Brevet FR3046897A1 — publié le 20170721

PROCEDE DE COMMANDE D'UN CAPTEUR D'IMAGE A PIXELS ACTIFS DOMAINE TECHNIQUE L'invention concerne les capteurs d'image électronique fonctionnant à partir de pixels actifs en technologie MOS. Plus précisément, l'invention concerne un procédé de commande des différents transistors qui 5 constituent le pixel actif. ETAT DE LA TECHNIQUE Les pixels actifs comprennent le plus souvent une photodiode transformant en charges électriques les photons reçus, et plusieurs transistors MOS permettant de contrôler la lecture de ces charges et leur 10 conversion en tension électrique. Dans un capteur matriciel, les lignes de pixels sont adressées individuellement et les tensions issues des pixels sont appliquées à des conducteurs de colonne communs aux pixels d'une même colonne. Des circuits de lecture en pied de colonne permettent d'échantillonner, pour chaque ligne de pixels adressée, les tensions 15 présentes sur les colonnes. Les échantillons sont stockés dans des capacités du circuit de lecture. Les échantillons sont ensuite convertis en numérique par un convertisseur analogique-numérique (par exemple un convertisseur pour chaque colonne de pixels). Les pixels actifs utilisant une photodiode comprennent 20 généralement au moins quatre transistors : un transistor de transfert qui sert à déverser les charges de la photodiode vers un noeud dit de lecture, qui est un noeud capacitif de stockage de charges ; un transistor de lecture qui est monté en suiveur de tension et dont la grille est reliée au noeud de lecture pour établir sur sa source une tension représentant la tension de ce noeud ; 25 un transistor de sélection de ligne commandé par un conducteur de ligne prévu pour sélectionner toute une ligne de pixels, et ce transistor de sélection permet de relier la sortie du transistor suiveur du pixel au conducteur de colonne correspondant et par là, au circuit de lecture en pied de colonne ; et un transistor de réinitialisation permettant de rétablir le potentiel du noeud de 30 lecture à une valeur de référence. Ces structures de pixels actifs permettent de réaliser une capture d'image par la technique dite "global shutter" : tous les pixels intègrent des charges générées par la lumière pendant une période d'intégration commune à tous les pixels. Les pixels sont ensuite lus séquentiellement ligne après 3046897 2 ligne. Cette technique de capture est avantageuse par rapport à la technique d'intégration à fenêtre glissante dite "rolling shutter" car elle permet notamment d'éviter des effets de distorsion lorsque l'on capture des images d'objets en mouvement. La séquence de commande des pixels pendant la phase d'intégration commune est la suivante : - le temps d'une impulsion de commande d'initialisation, on force l'évacuation des charges dans toutes les photodiodes. La fin de l'impulsion fixe le début de la période d'intégration des photodiodes : elles peuvent à nouveau accumuler les charges générées sous l'effet de la lumière à laquelle elles sont exposées. Ceci peut être obtenu en rendant conducteurs simultanément, le temps de l'impulsion d'initialisation, le transistor de transfert et le transistor de réinitialisation du noeud de lecture, et les charges sont alors évacuées par le drain du transistor de réinitialisation. Mais on préfère généralement utiliser un cinquième transistor spécifique pour la réinitialisation des photodiodes, dont la source est reliée à la photodiode du pixel, et les charges sont évacuées vers le drain de ce transistor. - on rend conducteur tous les transistors de transfert simultanément, le temps d'une impulsion de commande appliquée sur leur grille : les charges accumulées par chaque photodiode depuis le début de la période d'intégration courante se déversent dans le noeud de lecture associé. La fin de cette impulsion de commande de transfert fixe la fin de la période d'intégration pour tous les pixels. Après chaque période d'intégration, la phase de lecture des pixels peut commencer. C'est une lecture séquentielle des pixels, ligne après ligne. Pour chacun des pixels d'une ligne, on rend conducteur le transistor de sélection du pixel, le temps d'une impulsion de commande de sélection, et dans ce temps : - on échantillonne le niveau de signal qui s'établit sur le conducteur de 30 colonne dans le circuit de lecture en pied de colonne du pixel ; puis - on rend conducteur, le temps d'une impulsion de commande de réinitialisation, le transistor d'initialisation du noeud de lecture et on échantillonne dans le circuit de lecture le niveau de référence qui s'établit sur le conducteur de colonne. 3046897 3 Le circuit de lecture fournit en sortie pour chaque pixel, une mesure de la différence entre le niveau de signal et le niveau de référence du pixel. Mais ce niveau n'est pas une mesure précise de la quantité de charges générées dans la photodiode car le bruit aléatoire dit kTC n'est pas éliminé. 5 En effet, ce bruit est généré par la réinitialisation du noeud de lecture par le transistor de réinitialisation et se traduit par le fait que le potentiel auquel le noeud de lecture s'établit n'est pas tout à fait certain. Pour pouvoir éliminer cette incertitude, permettant la mesure précise de la quantité de charges générées dans la photodiode du pixel pour la période d'intégration 10 concernée, il faut pouvoir d'abord initialiser le noeud de lecture pour échantillonner le niveau de potentiel de référence, et seulement après établir le niveau de signal (transfert) pour l'échantillonner. C'est la lecture à double échantillonnage corrélé, dit "CDS". On ne sait pas faire cela avec la structure à 4 ou 5 transistors que l'on vient de présenter, lorsque l'on effectue une 15 séquence d'intégration commune sur tous les pixels en même temps. C'est ainsi qu'on a pu proposer dans l'art antérieur des structures comportant un noeud mémoire entre la photodiode et le noeud de lecture. Le noeud mémoire va permettre de conserver les charges générées par la photodiode après chacune des périodes d'intégration communes à tous les 20 pixels, le temps dans chaque ligne de pixels, d'initialiser le noeud de lecture des pixels, d'échantillonner le niveau de référence correspondant dans le circuit de lecture de chacun des pixels de la ligne, puis de déverser les charges du noeud mémoire dans le noeud de lecture et d'échantillonner le niveau de signal dans le circuit de lecture. La structure d'un pixel actif 25 correspondant comprend alors deux transistors (ou grilles) de transfert, un premier entre la photodiode et le noeud mémoire, et un deuxième entre le noeud mémoire et le noeud de lecture. Le premier transistor de transfert entre la photodiode et le noeud mémoire est alors celui qui commande la fin de chaque période d'intégration pour tous les pixels en même temps, fin qui coïncide avec la fin de l'impulsion de commande de transfert dans le noeud mémoire. Le deuxième transistor de transfert sert dans la phase de lecture séquentielle des lignes de pixels. Ces structures de pixels actifs qui ont été proposées, par exemple dans les publications FR2961631 et JP20063115150, pour permettre de 35 combiner une prise d'image par tous les pixels simultanément, dans la même 3046897 4 période d'intégration et une lecture "CDS" des pixels, ligne par ligne, offrent ainsi une dynamique vers le bas qui est optimisée, puisqu'elles sont à faible bruit de lecture (lecture CDS). Mais on cherche également à améliorer la dynamique des pixels 5 vers le haut, pour les fortes ambiances lumineuses et ceci sans augmenter la taille des pixels, qui est principalement déterminée par la surface occupée par la photodiode. Une solution proposée consiste à utiliser une capture successive de plusieurs images avec des temps d'intégration différents, et pour chaque 10 pixel, déterminer le signal le mieux adapté parmi les signaux obtenus. Mais cela augmente le temps global d'acquisition et de traitement. Une autre solution consiste à déterminer le temps mis par un pixel pour arriver à saturation pour en déduire une information sur le niveau de lumière en cas d'éclairements saturants. Cela suppose des pixels de structure plus 15 complexe et un traitement associé. Une autre solution utilise le transistor d'initialisation des photodiodes pendant la période d'intégration, pour permettre l'évacuation de charges en excès dans la photodiode, en polarisant la grille de ce transistor à une tension déterminée sous le seuil de conduction de transistor, pour ajuster le potentiel de la barrière de la région 20 semi-conductrice sous la grille. La réponse du pixel devient alors logarithmique à partir d'un certain seuil de luminosité. Mais cette solution est sensible aux dispersions technologiques (tensions de seuil des transistors, potentiel à vide des photodiodes). 25 RESUME DE L'INVENTION L'invention propose un autre procédé qui permet d'étendre la dynamique du capteur sans modifier ni la structure des pixels ni leur taille. Plus précisément, il propose d'effectuer au cours de la période d'intégration commune aux pixels, au moins un transfert des charges de la photodiode 30 dans le noeud mémoire via le premier transistor de transfert, avec un écrêtage de la quantité de charges contenues dans le noeud mémoire par rapport à un seuil fixé par le deuxième transistor de transfert, permettant un changement de pente de la courbe de réponse au-delà d'une intensité de flux lumineux correspondant à ce seuil d'écrêtage de charges. 3046897 5 L'invention concerne un procédé de commande d'un pixel actif dans un capteur d'image, la structure de pixel actif comprenant un élément photosensible, un noeud de lecture et un noeud mémoire entre l'élément photosensible et le noeud de lecture, un premier transistor de transfert de 5 charges entre l'élément photosensible et le noeud mémoire et un deuxième transistor de transfert de charges entre le noeud mémoire et le noeud de lecture, un transistor suiveur dont la grille est reliée au noeud de lecture et au moins un transistor d'initialisation du noeud de lecture. A chaque nouvelle période d'intégration, le procédé de commande 10 comprend les étapes suivantes, appliquées à tous les pixels simultanément : - application sur la grille de tous les premiers transistors de transfert - d'au moins un premier créneau de tension à un temps intermédiaire entre le début et la fin de la période d'intégration, commandant un déversement intermédiaire des charges de la photodiode dans le noeud 15 mémoire ; et - d'un créneau de tension final à la fin de la période d'intégration, commandant un déversement final des charges de la photodiode dans le noeud mémoire ; - application sur la grille de tous les deuxièmes transistors de transfert, d'un 20 deuxième créneau de tension après chaque premier créneau de tension et avant le créneau de tension final et le deuxième créneau de tension fixe une hauteur de barrière de potentiel sous la grille desdits deuxième transistors par rapport au potentiel du noeud mémoire, permettant un écrêtage des charges dans ledit noeud mémoire au-delà d'une quantité de charges 25 maximale pouvant être maintenue dans ledit noeud mémoire. De préférence, le procédé comprend l'application de N premiers et deuxièmes créneaux par période d'intégration, N entier, au moins égal à 1, et les N premiers créneaux de tension appliqués pendant une période d'intégration, découpent ladite période d'intégration en N+1 durées 30 d'intégration successives, de plus en plus courtes, et les N deuxièmes créneaux de tension associés définissent N seuils d'écrêtage dans le noeud mémoire qui vont croissants sur la période d'intégration. N est avantageusement choisi égal à 2. Ou bien, N est fixé en fonction d'une mesure de l'ambiance lumineuse, de préférence à une valeur 35 choisie parmi les valeurs 1 et 2. 3046897 6 Dans une variante, le moment d'application de chaque premier créneau et/ou le seuil d'écrêtage associé à chaque deuxième créneau sont déterminés en fonction d'une mesure de l'ambiance lumineuse. Dans la phase de lecture de chacun des pixels d'une ligne, le procédé effectue avantageusement un double échantillonnage corrélé pour chaque pixel, avec un premier échantillonnage d'un niveau de référence, correspondant à une initialisation du noeud de lecture, puis une deuxième échantillonnage d'un niveau de signal correspondant aux charges contenues dans le noeud mémoire à la fin de la période d'intégration et qui ont été 10 transférées pour la lecture dans le dit noeud de lecture. L'invention concerne également un capteur d'image comprenant au moins une ligne de pixels actifs, avec une structure de pixel comprenant un noeud mémoire entre un élément photosensible et un noeud de lecture du pixel, avec un premier transistor de transfert de charges prévu entre 15 l'élément photosensible et le noeud mémoire et un deuxième transistor de transfert de charges prévu entre le noeud mémoire et le noeud de lecture, et un circuit de séquencement des signaux nécessaires à une prise d'image comprenant une période d'intégration commune à tous les pixels, et une phase de lecture des pixels de chaque ligne successivement, et le circuit de 20 séquencement est configuré pour mettre en oeuvre un tel procédé de commande. D'autres caractéristiques et avantages de l'invention sont présentés dans la description suivante, en référence aux dessins annexés 25 dans lesquels : - la figure 1 illustre une structure générale d'un pixel actif à laquelle l'invention peut s'appliquer ; - la figure 2 est un chronogramme des signaux de commande d'un pixel pendant un cycle de prise d'image, dans un premier exemple de mise 30 en oeuvre de l'invention implémentant un (1) transfert/écrêtage par cycle; - les figures 3a à 3g montrent pour chacune des phases 1 à 8 de la période d'intégration du cycle, les diagrammes des potentiels correspondants dans la structure du pixel ; et 3046897 - la figure 4, la courbe de réponse correspondante d'un pixel, montrant la quantité de charges au noeud de lecture en fonction du flux lumineux; - les figures 5a à 5c montrent pour chacune des phases 9 à 11 de 5 la séquence de lecture CDS d'un pixel, les diagrammes des potentiels correspondants dans la structure du pixel ; - les figures 6 et 7 montrent le chronogramme de signaux et la courbe de réponse correspondante pàur le pixel, pour un autre exemple de mise en oeuvre implémentant deux transferts/écrêtage par cycle de prise 10 d'image. DESCRIPTION DETAILLEE L'invention porte sur un procédé prise d'image par un capteur d'image à pixels actifs, avec une structure de pixel qui comprend un noeud 15 mémoire entre la photodiode et le noeud de lecture. Il convient ainsi de décrire en détail une telle structure, afin de pouvoir ensuite expliquer le procédé de l'invention. STRUCTURE DES PIXELS Les pixels actifs sont réalisés en technologie CMOS dans une 20 couche active semi-conductrice dopée (par exemple dopée P) et comprennent en plus des photodiodes, qui sont en principe des photodiodes auto polarisées dites "pinned", des noeuds de stockage capacitifs et des transistors. Leurs réalisations utilisent les diverses technologies CMOS bien connues de l'homme de l'art. On se place dans le contexte d'un substrat de 25 couche active semi-conductrice dopée P, polarisé à un potentiel de référence zéro et dont les circuits sont alimentés par une tension d'alimentation positive, notée Vdd. Les différents transistors des pixels sont de type NMOS, avec des régions de source et de drain qui sont des diffusions de type N de part et d'autre d'un canal de type P, sous la grille. L'homme du métier saura 30 faire les adaptations nécessaires dans un contexte de substrat de couche active semi-conductrice dopée N. La figure 1 est un schéma électrique d'un exemple de constitution d'un pixel actif à noeud mémoire entre un élément photosensible et un noeud de lecture : le pixel PIX comprend une photodiode Dp, un noeud mémoire 35 MN qui est un noeud de stockage capacitif, un noeud de lecture SN, qui est 3046897 8 également un noeud de stockage capacitif, et un premier transistor de transfert TR1 entre la photodiode Dp et le noeud mémoire MN et un deuxième transistor de transfert TR2 entre le noeud mémoire MN et le noeud de lecture SN. Le pixel comprend également de manière classique un transistor de réinitialisation RST du noeud de lecture SN, dont la source est électriquement reliée au noeud de lecture et le drain est relié à la tension d'alimentation positive Vdd ; un transistor suiveur SF, dont la grille est électriquement reliée au noeud de lecture SN, et le drain est polarisé à la 10 tension d'alimentation Vdd. Dans l'exemple, le pixel comprend un transistor de sélection SEL dont la grille est reliée à un conducteur de ligne CL permettant la sélection de la ligne du pixel, dont le drain est électriquement relié à la source du transistor suiveur et dont la source est reliée à un conducteur de colonne CC de la matrice (les pixels étant organisés sous 15 forme de matrice, en n lignes de rang j égal 1 à n, et m colonnes de rang k égal 1 à m), chaque conducteur de colonne CC étant relié en pied de colonne, à un circuit de lecture CR commun à tous les pixels de la colonne. Dans l'exemple, un sixième transistor AB est également prévu, qui permet l'initialisation de la photodiode, par évacuation des charges par son 20 drain. Quand il n'est pas prévu, l'initialisation des photodiodes sera obtenue en activant (c'est-à-dire en rendant conducteurs) ensemble les transistors TRI, TR2 et RST dans chaque pixel. En pratique, ces transistors ne sont pas nécessairement tous constitués de manière classique, indépendamment des autres éléments du 25 pixel, avec une région de source, une région de drain, une région de canal séparant la source du drain et une grille isolée au-dessus du canal, comme représenté sur la figure 1. Certains transistors sont en réalité constitués essentiellement par une grille isolée à laquelle on peut appliquer un potentiel de commande. Ainsi, par exemple, le premier transistor de transfert TR1 peut 30 être constitué par une simple grille de transfert TRI-g isolée du substrat, surmontant une région de canal de type P qui est située entre la région N de photodiode Dp (source de TR1) et la région N du noeud mémoire MN (drain de TRI). De même : le deuxième transistor de transfert TR2 peut être constitué par une simple grille de transfert TR2-g isolée du substrat, surmontant une région de canal de type P qui est située entre la région N du 3046897 9 noeud mémoire MN (source de TR2) et la région N du noeud de lecture SN (drain de TR2). Egalement la source du transistor AB d'initialisation peut-être la région N de la photodiode qui accumule des charges générées par la lumière ; et la source du transistor RST peut être la région N du noeud de 5 lecture. Dans la suite des explications, on pourra utiliser le terme "grille" pour désigner ces transistors. Enfin certains au moins des transistors peuvent être communs à plusieurs pixels. Notamment le transistor de sélection SEL, le transistor suiveur SE et/ou le transistor d'initialisation AB des photodiodes peuvent être 10 communs à plusieurs ou tous les pixels. Egalement le transistor d'initialisation AB peut ne pas être prévu, comme déjà dit. Enfin, le transistor de sélection peut également ne pas être présent, la fonction de sélection étant alors assurée via le transistor de reset, par une commande de la tension de polarisation de drain apte à bloquer le transistor suiveur en dehors 15 des phases de lecture. Dans ce cas la source du transistor suiveur est directement reliée au conducteur colonne. Toutes ces variantes de structure de pixels actifs sont connues de l'homme de l'art. L'invention qui va être expliquée par rapport à la structure de la figure 1 s'applique aussi bien à ces différentes variantes. 20 La photodiode Dp des pixels est habituellement une photodiode auto polarisée à une tension notée Vpin définie par la technologie, c'est-à-dire qu'elle comporte sur la région diffusée de type N, une région diffusée superficielle de type P et la région superficielle est portée au potentiel de référence (zéro) du substrat. Pour une technologie donnée, la capacité de 25 stockage de la photodiode est définie par sa surface. Le noeud de lecture SN est généralement constitué par une région semi-conductrice dopée N à potentiel flottant. La capacité de stockage de charges de ce noeud de lecture est dimensionnée par sa concentration de dopants et sa géométrie. 30 Le noeud mémoire doit être réalisé différemment de la diffusion flottante du noeud de lecture, car son potentiel doit pouvoir être fixé de manière à permettre son utilisation comme noeud de stockage intermédiaire des charges de la photodiode, à la fin de la période d'intégration, le temps de permettre dans chaque pixel l'échantillonnage préalable, en phase de 35 lecture, du niveau de potentiel de référence du noeud de lecture. Il doit 304 6 89 7 10 cependant avoir une capacité de stockage équivalente à celle du noeud de lecture. L'homme de l'art a à disposition différentes technologies de noeud mémoire qui permettent cela. Dans un exemple, le noeud mémoire est réalisé par une région semi-conductrice surmontée d'une grille, et cette grille est polarisée à un potentiel qui permet d'établir la région semi-conductrice de noeud mémoire sous la grille à un niveau de potentiel déterminé intermédiaire entre le niveau Vpin de la photodiode et Vdd : on peut ainsi effectuer le déversement des charges de la photodiode dans le noeud mémoire à la fin de la période d'intégration ; et ensuite, le déversement des 10 charges contenues dans le noeud mémoire dans le noeud de lecture, en phase de lecture. Le potentiel appliqué pourrait varier selon la phase concernée, mais pour simplifier les explications qui vont suivre, on considère dans la suite que le potentiel du noeud mémoire MN est à une valeur fixe déterminée VmN. La capacité de stockage de charges du noeud mémoire 15 dépend dans cet exemple de la capacité de grille (donc de sa géométrie), de la concentration de dopants ...etc. On pourrait utiliser d'autres constitutions de noeud mémoire, comme celles décrites par exemple dans les publications de brevet W02006130443, US598629, ou FR2961631. 20 PROCEDE DE COMMANDE Une structure de pixel telle que celle qui vient d'être décrite est spécialement adaptée à un procédé de prise d'image dans lequel un cycle de prise d'image comprend une période d'intégration commune à tous les pixels, 25 suivie d'une lecture des pixels ligne par ligne, qui est une lecture CDS, à double échantillonnage corrélé. On précise que les pixels sont habituellement arrangés en une matrice de lignes et colonnes de pixels. INTEGRATION 30 Selon l'invention, on propose d'effectuer au cours de la période d'intégration commune de durée Ti, au moins un transfert de charges de la photodiode vers le noeud mémoire, à un temps intermédiaire entre le début et la fin de la période d'intégration et d'effectuer à la suite de chacun de ces transferts intermédiaires, un écrêtage de la quantité de charges contenues 35 dans le noeud mémoire, par rapport à un seuil déterminé. La photodiode 3046897 11 recommence à accumuler les charges à la suite du premier transfert. A la fin de la période d'intégration, ces nouvelles charges sont transférées dans le noeud mémoire, et elles s'ajoutent à celles que le noeud mémoire contenait déjà à la suite du ou des transferts et écrêtages effectués au cours de la 5 période d'intégration. Le transfert de charges dans le noeud mémoire à un temps intermédiaire est commandé par l'application d'un premier créneau de tension sur la première grille de transfert. L'écrêtage des charges contenues dans le noeud mémoire est obtenu par l'application après ce premier créneau, d'un deuxième créneau de tension sur la deuxième grille de 10 transfert, et la tension de ce créneau est à un niveau déterminé qui fixe le seuil d'écrêtage, c'est-à-dire la quantité maximale de charges qui pourra être maintenue dans le noeud mémoire, en fixant la hauteur de barrière de potentiel de la région semi-conductrice sous la grille des deuxièmes transistors de transfert par rapport au potentiel du noeud mémoire. 15 C'est ce que nous allons décrire maintenant en détail, avec l'aide du chronogramme de la figure 2 et des schémas des figures 3. Ces schémas représentent les diagrammes de potentiels dans la structure de pixel de la figure 1 pour les différentes phases 0 à 0 de la période d'intégration selon l'invention, dans un exemple de mise en oeuvre dans laquelle on réalise au 20 cours de la période d'intégration, et dans tous les pixels simultanément, N=1 transfert suivi d'un (1) écrêtage des charges contenues dans le noeud mémoire. Dans ces figures 3, les différentes grilles de transistor sont représentées par un rectangle, dont la couleur de fond est une indication de 25 la valeur du potentiel de grille appliqué : blanc=zéro ; noir=Vdd ; gris= potentiel intermédiaire entre zéro et Vdd. On part d'un état initial (non représenté) dans lequel les transistors de transferts sont non conducteurs. Durant la période d'intégration, le transistor d'initialisation du noeud de lecture sera généralement conducteur 30 (grille à Vdd), reliant le noeud de lecture SN à la tension d'alimentation Vdd. Le cycle d'intégration débute par une phase 0 d'initialisation de toutes les photodiodes. Dans l'exemple, un créneau de tension Pi est appliqué sur la grille d'initialisation AB-g des photodiodes (Figs. 2 et 3a) qui rend les transistors AB d'initialisation fortement conducteurs pour vider les 35 photodiodes de toutes leurs charges, via leurs drains DAB. La fin du créneau 3046897 12 d'initialisation Pi fait repasser ces transistors AB à l'état non conducteur et fixe l'instant to de début de la période d'intégration commune aux pixels d'un nouveau cycle de prise d'image (Figure 3b). Selon l'invention, au cours de la période d'intégration de charges 5 par la photodiode, on prévoit au moins une séquence d'une phase c.V de transfert des charges de la photodiode dans le noeud mémoire MN, à un temps intermédiaire, suivie d'une phase G d'écrêtage des charges contenues dans le noeud mémoire MN, avant une phase 0 de transfert final des charges dans le noeud mémoire. io Cette séquence se déroule comme suit : -Phase 0, de transfert intermédiaire (Figures 3c et 3d) : on applique simultanément sur la première grille de transfert TR1-g de tous les pixels, un premier créneau de tension Pla, à un temps t1 après le début (temps to) de la période d'intégration, et la tension du créneau abaisse 15 suffisamment la barrière de potentiel de la région semi-conductrice sous la grille TRI-g pour permettre le déversement des charges de la photodiode dans le noeud mémoire. En pratique, la tension du créneau P1a sera comprise entre Vpin et Vdd et déterminée par la technologie. Toutes les charges accumulées dans la photodiode depuis le temps to et que la 20 photodiode continue à engendrer se déversent dans le noeud mémoire MN (figure 3c). A la fin de ce créneau (au temps t2), la photodiode est à nouveau isolée _du _nceud _mémoire et recommence _à accumuler (conserver)_ies charges photo générées (figure 3d). -Phase 0, d'écrêtage (Figures 3e et 3f) : après la fin du premier 25 créneau, on applique un deuxième créneau de tension P2a sur la deuxième grille de transfert TR2-g de tous les pixels, au temps t3. La tension de ce créneau est une tension intermédiaire Va qui établit une hauteur ha de barrière de potentiel sous la deuxième grille par rapport au potentiel VmN du noeud mémoire : cette hauteur de barrière fixe une quantité de charges 30 maximale QO qui va pouvoir être maintenue dans le noeud mémoire (figurée par le motif à tirets obliques sur la figure 3e) : les charges en excès sont évacuées via le noeud de lecture SN et le transistor de réinitialisation, qui est passant, vers la source d'alimentation Vdd. En pratique Va est une tension de préférence comprise entre 0 et VmN, définie en fonction de la technologie 35 pour obtenir le seuil QO voulu (au-delà de VMN, il n'y aurait pas d'effet 3046897 13 d'écrêtage significatif). On note aussi que de manière habituelle et comme illustré sur les figures 2 et 3, le transistor de réinitialisation RST du noeud de lecture des pixels d'une ligne du capteur est généralement conducteur pendant toute la période d'intégration. C'est ainsi qu'il offre un chemin 5 d'évacuation des charges en excès du noeud mémoire. A la fin du deuxième créneau P2a, le noeud mémoire est à nouveau complètement isolé du noeud de lecture SN, et de la photodiode (figure 3f). Après cette séquence de phases de transfert et écrêtage au cours de 10 la période d'intégration, on passe à la phase 0 de transfert final, marquant la fin de la période d'intégration (Figures 3g et 3h). Dans cette phase 0, on applique, au temps tf, un créneau de tension Pf sur les grilles des premiers transistors de transfert, et la fin (front de descente) de ce créneau final marque la fin de la période d'intégration pour tous les pixels, au temps to+ Ti. 15 Ce créneau permet le déversement dans le noeud mémoire MN, des charges accumulées par la photodiode depuis la fin du premier créneau de transfert : ces charges s'ajoutent à celles maintenues dans le noeud mémoire à la suite des phases de transfert et d'écrêtage (2) et 0 (Figure 3g), pour constituer la quantité de charges représentative du niveau de signal capturé par le pixel. 20 C'est ce niveau qui va ensuite être lu dans la phase de lecture conduite de manière conventionnelle, de préférence avec un double échantillonnage corrélé. La phase 0 de transfert au temps t1 au cours de la période d'intégration a pour effet de diviser la période d'intégration TI en deux durées 25 d'intégrations successives Tia et Tb ; et la phase 0 d'écrêtage suivante, effectuée à la fin de la première durée d'intégration Tia, permet alors d'étendre la dynamique du pixel, c'est-à-dire la capacité à éviter la saturation du pixel en cas de fort éclairement, et ceci sans rien changer à sa sensibilité à faible éclairement. 30 C'est ce que montre la courbe de réponse correspondante de la figure 4, qui représente la quantité de charges obtenue à la fin d'une période d'intégration, qui est donc la quantité de charges finale dans le noeud mémoire, en fonction du flux lumineux F. En effet, de deux choses l'une : 3046897 14 - ou bien le flux lumineux F reçu par la photodiode dans la première période d'intégration était assez faible, aboutissant à une quantité de charges photo généréés Qa (Figure 2) inférieure ou égale à la quantité de charges QO, 5 - ou bien le flux lumineux F était plus fort, supérieur à un seuil FO qui produit au bout du temps Ti, la quantité de charges QO. Dans le premier cas, la quantité de charges Qa transférée dans le noeud mémoire dans la phase C) reste dans le noeud mémoire à la fin de la phase ® d'écrêtage, car elle est piégée par la barrière de potentiel établie 10 sous la deuxième grille TR2-g ; cette quantité Qa est proportionnelle à F et Tia. L'accumulation de charges qui reprend à la fin du premier transfert et se poursuit pendant la durée Tib produit une charge Qb proportionnelle à F et Tib . Dans la phase 0 de transfert final, les charges accumulées dans la photodiode au cours de la deuxième durée d'intégration Tib sont déversées 15 dans le noeud mémoire MN et elles s'ajoutent aux précédentes : à la fin de la durée Tib, le noeud mémoire contient la quantité de charges Qa + Qb, qui est proportionnelle à l'intensité F du flux lumineux et à la durée totale d'intégration Ti=Tia+Tib ; et c'est cette quantité de charges Qa + Qb qui sera lue dans la séquence à suivre de lecture du pixel. 20 Ainsi donc, lorsque le flux lumineux est inférieur au seuil FO, la quantité de charges stockée dans le pixel, qui constitue le signal de sortie du pixel, est proportionnelle à l'intensité F et à la durée totale d'intégration Ti=Tia + Tib. La courbe de réponse de la charge totale Q = Qa + Qb en fonction de F, représentée à la figure 4, possède une première section (pour E , qui est dans 10 l'exemple appliquée sur la grille SEL-g du transistor de sélection SEL. L'effet de cette sélection pour chaque pixel de la ligne est de relier électriquement la source du transistor suiveur SE au conducteur de colonne associé, CC , et donc au circuit de lecture CR en pied de colonne (Figure 1). La lecture CDS des pixels est effectuée dans ce temps de sélection, en isolant le noeud 15 de lecture de la tension d'alimentation Vdd (en porte la grille RST-g des pixels de la ligne sélectionnée au potentiel 0) et comprend la suite de phases 0 à ()suivantes: - phase 0 : on échantillonne le potentiel de référence du noeud de lecture SN, dans le circuit de lecture en pied de colonne. Cet échantillonnage est 20 représenté sur les figures 2 et 5a par la commande SHR. - phase e : on rend fortement conducteur le deuxième transistor de transfert TRA2 des pixels de la ligne sélectionnée, par un créneau de tension de niveau Vdd, appliquée sur leur grille TRA2-g, permettant le déversement de toutes les charges maintenues dans le noeud mémoire MN dans le noeud de 25 lecture SN (SHS, figures 2, 5b et 5c). - phase 0 : A la fin de ce créneau de transfert, le potentiel du conducteur de colonne CC est établit à un niveau de signal représentatif de la quantité de charges dans le noeud de lecture et ce niveau de signal est échantillonné dans le circuit de lecture en pied de colonne. 30 Cette séquence de lecture s'applique simultanément à tous les - pixels de la ligne sélectionnée, puis se répète pour chacune des lignes de pixels du capteur, successivement, jusqu'à la dernière ligne Une nouvelle période d'intégration d'un nouveau cycle d'intégration et lecture suivant peut démarrer avec une nouvelle phase 0 de 3046897 18 réinitialisation des photodiodes. En pratique, le nouveau cycle peut démarrer dès la fin du dernier transfert final défini par la phase O. Les différents signaux de commande des différentes séquences sont de manière conventionnelle fournis par un circuit de séquencement SQ 5 des pixels de la matrice (Figure 1) à partir de signaux d'horloge et d'alimentation du capteur. L'invention qui vient d'être décrite est particulièrement avantageuse pour les capteurs miniaturisés, si on envisage en outre de la 10 mettre en oeuvre avec des technologies de noeud mémoire qui offrent une capacité par unité de surface qui est intrinsèquement plus grande que celle permise par les technologies des photodiodes "pinned".