Brevet FR3048810A1 — publié le 20170915

CELLULE MEMOIRE CAM DESCRIPTION DOMAINE TECHNIQUE ET ART ANTÉRIEUR L'invention concerne le domaine des cellules mémoire CAM (mémoire adressable par le contenu), et avantageusement une TFET 7T-TCAM (CAM ternaire). Les cellules 16T TCAM classiques sont coûteuses en termes de superficie et de consommation d'énergie. L'émergence du marché IdO accélère le développement de solutions mémoire plus compactes et à bon rendement énergétique. La demande croissante pour une durée de vie de batterie plus longue, et implicitement, pour des dispositifs à bon rendement énergétique, dirige la recherche dans le domaine de la conception basse consommation en particulier pour l'ère de l'Internet des objets (IdO). La mémoire adressable par le contenu est un type spécial de mémoire à laquelle des données accèdent à la place d'un emplacement physique. Il s'agit d'une particularité attrayante qui rend les CAM populaires dans des implémentations de recherche par matériel grande vitesse, telles que des tables de consultation ou de recherche, la compression de données, le traitement d'image, les routeurs de réseau, etc. La vitesse de recherche dans la CAM est au détriment d'une consommation d'énergie élevée. Des efforts ont été réalisés pour optimiser la consommation d'énergie à la fois au niveau du système et du circuit en utilisation diverses techniques de circuit, telles qu'une échelle de fréquence à tension dynamique, un portillonnage d'énergie, etc. et/ou en sacrifiant une superficie de cellule de bits pour fournir moins de fuite tout en conservant une performance suffisante. La CAM binaire est le type le plus simple de CAM qui utilise des mots de recherche de données constitués uniquement de 1s et Os. La CAM ternaire (TCAM) permet un troisième état de concordance de « X » ou « indifférent » pour un ou plusieurs bits dans le mot de données stocké, ajoutant ainsi de la flexibilité à la recherche. Les transistors à effet de champ tunnel (TFET) sont meilleurs en termes de fuite en raison d'un principe de fonctionnement différent des CMOS. Les TFET 3048810 2 fonctionnent par un effet tunnel de bande à bande et, par conséquent, la pente sous le seuil théorique (S) n'est pas limitée à 60 mV/dec comme dans le cas des CMOS. Il convient de noter que les TFET fabriqués avec une S n'atteignant que 30 mV/dec ont déjà été mesurés. Bien qu'une grande variété de TFET soit présente dans la littérature, un record du 5 monde de performance a été établi lorsqu'on les a intégrés à une technologie FDSOI. Le progrès sur les dispositifs TFET a encouragé la recherche sur les circuits TFET et les quelques rapports publiés sur les circuits TFET se concentrent principalement sur la conception de cellules SRAM TFET. La plupart des rapports sur les SRAM TFET ont révélé des difficultés à obtenir une stabilité suffisante dans les opérations de lecture et d'écriture. Puisque la 10 stabilité dans les deux modes d'opération est par nature faible en raison de la performance électrique des TFET et de la faible tension d'alimentation, il est difficile pour les concepteurs de circuit de trouver le meilleur équilibre entre la lecture et l'écriture. En raison d'un courant à l'état passant des TFET inférieur à celui du MOSFET et des tensions d'alimentation plus basses, la performance des SRAM TFET est limitée et ne peut pas égaler 15 la performance de la SRAM CMOS. Dans le document N. Gupta et al., « Ultra-Low Leakage Sub-32nm TFET/CMOS Hybrid 32kb Pseudo Dual-Port Scratchpad with GHz Speed for Embedded Applications », dans ISCAS, IEEE, 2015, une SRAM double port 8T TFET est présentée, laquelle remédie aux problèmes de demi-sélection et de perturbation d'écriture et assure une consommation d'énergie statique inférieure au CMOS ( 0 pour un TFET de type p 102, et ainsi VGS > 0 et Vos REVENDICATIONS1. Cellule mémoire CAM (100) comprenant au moins : - un verrou (103) comprenant N premiers TFET (102) connectés en série les uns aux autres entre deux potentiels électriques d'alimentation pour que chacun d'une source et d'un drain de chacun des N premiers TFET (102) soit connecté soit à l'un des deux potentiels électriques d'alimentation soit à la source ou au drain d'un autre des N premiers TFET (102), et dans lequel au moins l'un des deux potentiels électriques d'alimentation est appliqué sur la grille de chacun des N premiers TFET (102) pour que les N premiers TFET (102) aient une tension Vos de polarisation inverse et une tension Vis de polarisation directe, avec N 2 ; - un bloc de sortie (106) connecté à N-1 noeuds de stockage (104) formés au niveau de points de connexion entre les N premiers TFET (102), et apte à lire une donnée stockée dans les N-1 noeuds de stockage (104) et/ou de fournir en sortie une valeur représentative d'une concordance ou d'une discordance entre une donnée de recherche et la donnée stockée dans les N-1 noeuds de stockage (104) ; - un bloc d'écriture (110) apte à appliquer une donnée destinée à être stockée dans les N-1 noeuds de stockage (104). 2. Cellule mémoire CAM (100) selon la revendication 1, dans laquelle : - le bloc d'écriture (110) comprend N-1 MOSFET (112) et au moins une première ligne de données dans laquelle la donnée destinée à être stockée dans au moins l'un des N-1 noeuds de stockage (104) peut être appliquée ; - chacun des N-1 MOSFET (112) a l'un de sa source ou de son drain connecté au dit au moins un des N-1 noeuds de stockage (104) et l'autre de sa source ou de son drain connecté à la première ligne de données. 3. Cellule mémoire CAM (100) selon la revendication 2, dans laquelle le bloc d'écriture (110) comprend N-1 premières lignes de données pour que chacune des N-1 premières lignes de données soit connectée à l'un des N-1 MOSFET (112). 3048810 18 4. Cellule mémoire CAM (100) selon l'une des revendications 2 et 3, dans laquelle la grille de chacun des N-1 MOSFET (112) est connectée à une ligne de mots d'écriture dans laquelle un signal de commande d'écriture est apte à être appliqué. 5 5. Cellule mémoire CAM (100) selon la revendication 4, dans laquelle : - le bloc d'écriture (110) comprend au moins deux premières lignes de données ; - un premier (112.1) des N-1 MOSFET est un MOSFET de type n'ayant l'un de sa source ou de son drain connecté à une première des deux premières lignes de 10 données et l'autre de sa source ou de son drain connecté à un premier (114.1) des N-1 noeuds de stockage ; - un second (112.2) des N-1 MOSFET est un MOSFET de type n'ayant l'un de sa source ou de son drain connecté à une seconde des deux premières lignes de données et l'autre de sa source ou de son drain connecté à un second (114.2) des N-1 15 noeuds de stockage. 6. Cellule mémoire CAM (100) selon l'une des revendications précédentes, dans laquelle le bloc de sortie (106) comprend un ou plusieurs seconds TFET (108) ayant chacun sa grille connectée à l'un des N-1 noeuds de stockage (104), l'un 20 de sa source ou de son drain connecté à une ligne de concordance et l'autre de sa source ou de son drain connecté à une seconde ligne de données dans laquelle la donnée de recherche est apte à être appliquée, et dans laquelle un potentiel électrique de la ligne de concordance est apte à se décharger lorsque la donnée de recherche ne correspond pas à la donnée stockée dans les N-1 noeuds de stockage (104). 25 7. Cellule mémoire CAM (100) selon la revendication 6, dans laquelle : - le bloc de sortie (106) comprend au moins deux secondes lignes de données ; 3048810 19 - un premier (108.1, 120.1) des seconds TFET est un TFET de type n ayant son drain connecté à la ligne de concordance et sa source connectée à une première des deux secondes lignes de données ; - un second (108.2, 120.2) des seconds TFET est un TFET de type p ayant 5 sa source connectée à la ligne de concordance et son drain connecté à une seconde des deux secondes lignes de données ; - les grilles desdits premier et second des second TFET sont connectées au même noeud de stockage (104) ou à deux noeuds de stockage différents (104.1, 104.2). 10 8. Cellule mémoire CAM (100) selon les revendications 5 et 7, dans laquelle les première et seconde lignes de données sont les mêmes lignes de données. 9. Cellule mémoire CAM (100) selon l'une des revendications 1 à 5, dans laquelle le bloc de sortie (106) comprend un ou plusieurs seconds TFET (114) ayant 15 chacun sa grille connectée à l'un des N-1 noeuds de stockage (104), l'un de sa source ou de son drain connecté à une ligne de bits de lecture et l'autre de sa source ou de son drain connecté à une ligne de mots de lecture dans laquelle un signal de déclenchement de lecture est destiné à être appliqué, et dans laquelle un potentiel électrique de la ligne de bits de lecture est apte à se décharger ou non selon la valeur stockée dans ledit un des N- 20 1 noeuds de stockage (104). 10. Cellule mémoire CAM (100) selon les revendications 5 et 7, ou selon la revendication 8, dans laquelle N = 3 et la cellule mémoire CAM (100) forme une TCAM. 25 11. Matrice mémoire CAM (1000) comprenant plusieurs cellules mémoire CAM (100) selon l'une des revendications précédentes, dans laquelle les cellules mémoire CAM (100) sont agencées selon une matrice de plusieurs rangées et de plusieurs colonnes. 30