Brevet FR3039925A1 — publié le 20170210

PROCÉDÉ D'APLANISSEMENT D'UNE PLAQUETTE Domaine La présente demande concerne la réalisation de composants électroniques dans et sur une plaquette de semiconducteur, et plus particulièrement un procédé d'aplanis5 sement d'une plaquette. Exposé de l'art antérieur Lors de la fabrication de certains composants électroniques comme des capteurs d'images CMOS éclairés par la face arrière, à une étape où les composants d'une même plaquette 10 n'ont pas encore été séparés en puces individuelles, on souhaite enlever la partie de la plaquette qui se situe à l'arrière des composants. Pour cela, afin de pouvoir manipuler la plaquette pendant des étapes de meulage et/ou de dissolution chimique de la face arrière, une poignée est collée sur la face avant de la 15 plaquette. Cette poignée est par exemple une tranche de silicium de même diamètre que la plaquette, la face à coller étant recouverte d'oxyde. Lors de la séparation en puces, la poignée est découpée en même temps que la plaquette. On souhaite réaliser un collage moléculaire de la poignée sur la plaquette et pour cela 20 les irrégularités, creux ou reliefs, de la surface de la plaquette ne doivent pas dépasser une hauteur de 10 nm. 3039925 B12779 - DD14709JB / 13-GR4-0377 2 La figure 1 est une vue schématique partielle et en coupe de la face supérieure d'une plaquette 1 de silicium à une étape précédant le collage d'une poignée. A la surface 3 de la plaquette existent des creux 5 résultant de la réalisation de 5 structures non représentées présentes sous la surface, par exemple des couches successives de métallisation séparées par des isolants. Ces creux ont des dimensions variables qui peuvent être supérieures à 100 nm et même aller jusqu'à 100 pin. Leur profondeur peut être de l'ordre de 10 à 200 nm. Ainsi, un aplanissement de 10 la plaquette est nécessaire avant de réaliser le collage moléculaire. Les figures 2A et 2B sont des vues schématiques et en coupe illustrant la plaquette de la figure 1 après des étapes successives d'un procédé d'aplanissement classique. 15 En figure 2A, une couche 7 d'oxyde de silicium, dont l'épaisseur est comprise entre 0,5 et 5 pin, a été déposée. La couche 7 épouse les irrégularités de la surface de la plaquette et ainsi les creux 5 sont reproduits sous la forme de creux 9 à la surface 11 de la couche 7. 20 En figure 2B, une étape de polissage mécano-chimique (couramment appelée CMP dans la technique) de la couche 7 a été réalisée, laissant en place une couche résiduelle 7a d'oxyde de silicium. La surface 13 de la couche 7a ne reproduit pas les creux 5. Mais il arrive que certains creux 15 de profondeur atténuée 25 mais encore supérieure à 10 nm subsistent dans la surface 13 de la couche 7a. Il existe donc un besoin pour améliorer les procédés d'aplanissement. Résumé 30 Ainsi, un mode de réalisation prévoit un procédé de formation d'une couche plane d'un matériau choisi sur une face d'une plaquette présentant des creux, le procédé comprenant les étapes suivantes : a) déposer une première couche du matériau choisi sur 35 la face ; 3039925 B12779 - DD14709JB / 13-GR4-0377 3 b) procéder à un polissage mécano-chimique de la première couche ; c) déposer une deuxième couche du matériau choisi sur la première couche ; et d) procéder à un polissage mécano-chimique de la deuxième couche. Selon un mode de réalisation, la profondeur desdits creux est de l'ordre de 10 à 200 nm, les épaisseurs des première et deuxième couches étant comprises entre 1 et 3 pin, et chaque étape de polissage retirant une épaisseur comprise entre 0,7 et 1,2 pin, d'où il résulte que la couche plane a une rugosité de surface inférieure à 10 nm. Selon un mode de réalisation, le procédé comprend en outre après l'étape d) une étape de collage moléculaire entre la 15 plaquette et une poignée. Selon un mode de réalisation, le procédé comprend en outre une étape de découpe de la plaquette en puces, des parties de la surface de la plaquette situées entre les puces étant en creux. 20 Selon un mode de réalisation, la plaquette est en silicium et le matériau choisi est de l'oxyde de silicium. Selon un mode de réalisation, les puces sont des capteurs d'images CMOS éclairés par la face arrière. Un mode de réalisation prévoit une puce électronique 25 dans laquelle des structures comportant des couches de métallisation séparées par des isolants sont recouvertes par une première couche d'un matériau, une deuxième couche du matériau recouvrant la première couche, une poignée étant liée par collage moléculaire sur la deuxième couche, des irrégularités étant 30 présentes à la surface desdites structures, et la deuxième couche ayant une rugosité inférieure à 10 nm. Selon un mode de réalisation, la profondeur desdites irrégularités est de l'ordre de 10 à 200 nm. Selon un mode de réalisation, la puce est un capteur 35 d'images CMOS éclairé par la face arrière. 3039925 B12779 - DD14709JB / 13-GR4-0377 4 Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation 5 avec les figures jointes parmi lesquelles : la figure 1, déjà décrite, est une vue schématique partielle et en coupe de la face supérieure d'une plaquette ; les figures 2A et 2B, déjà décrites, sont des vues schématiques et en coupe illustrant un procédé d'aplanissement ; 10 la figure 3 est une photographie d'une partie de la surface d'une plaquette après application du procédé illustré en figures 2A et 2B ; les figures 4A, 4B, 4C, 4D, sont des vues schématiques partielles et en coupe illustrant des étapes successives d'un 15 exemple de procédé d'aplanissement ; et Les figures aA et 5B présentent des nombres de défauts par plaquette, pour des plaquettes fabriquées par le procédé illustré en figures 2A et 2B, et pour des plaquettes fabriquées par le procédé illustré en figures 4A à 4D. 20 Description détaillée De mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Par souci de clarté, seuls les éléments qui sont utiles à la compréhension des modes 25 de réalisation décrits ont été représentés et sont détaillés. En particulier, des structures telles que des couches de métallisation formées sous la surface de la plaquette ne sont pas représentées. Dans la description qui suit, lorsque l'on fait 30 référence à des qualificatifs de position relative, tels que le terme "supérieur", il est fait référence à la position des éléments concernés dans les figures. Sauf précision contraire, l'expression "de l'ordre de" signifie à 10 % près, de préférence à 5 % près. 3039925 B12779 - DD14709JB / 13-GR4-0377 5 La figure 3 est une photographie d'une partie de la surface d'une plaquette après application du procédé illustré en figures 2A et 2B consistant à déposer une couche d'oxyde de silicium, puis à la polir par CMP. 5 Le polissage par CMP consiste à mettre la surface de la plaquette en contact avec la surface d'un tampon de polissage en présence d'une solution aqueuse comportant des composés chimiques et des particules abrasives, par exemple en oxyde de silicium. Un mouvement est assuré entre la plaquette et le tampon. A titre 10 d'exemple, le diamètre du tampon est supérieur au diamètre de la plaquette, et la plaquette est déplacée selon un mouvement orbital contre le tampon. La partie photographiée est située en périphérie de la plaquette. Une poignée a été fixée sur la surface, et la photographie, obtenue par microscopie acoustique à balayage, fait apparaître en noir les endroits où la liaison entre la plaquette et la poignée présente un défaut. Les parties dans lesquelles le collage moléculaire est de bonne qualité apparaissent en clair, ainsi que les parties situées à l'extérieur de la plaquette. Le bord de la plaquette est visible sous la forme d'une bande noire 20. On constate la présence de défauts 24, plus nombreux près de la périphérie de la plaquette. Ces défauts correspondent à des irrégularités de hauteurs supérieures à 10 nm dans la surface obtenue après l'étape de polissage. Il apparaît ainsi que le procédé classique consistant à déposer puis polir par CMP une couche d'oxyde est insuffisant pour réduire les hauteurs des irrégularités de la surface d'une plaquette de silicium sur laquelle on souhaite coller une poignée par collage moléculaire. Afin d'abaisser la rugosité de la surface en dessous du seuil de 10 nm préférable pour le collage moléculaire, on peut tenter d'optimiser ce procédé classique. Par exemple, on peut augmenter l'épaisseur de la couche déposée. Cependant, cette épaisseur est limitée en pratique à environ 5 pin. On peut aussi chercher à augmenter l'épaisseur enlevée lors de l'étape de polissage. Cependant, dans ce cas, surviennent des 3039925 B12779 - DD14709JB / 13-GR4-0377 6 modifications de l'état de surface de la couche qui empêchent de prolonger l'opération de polissage au-delà d'une épaisseur enlevée de l'ordre de 2 à 3 pin. Ainsi, quelle que soit la manière de mettre en oeuvre 5 un procédé d'aplanissement classique par CMP sur la surface inégale d'une plaquette, des irrégularités dont la hauteur dépasse 10 nm peuvent subsister à la surface de la couche d'oxyde. Au niveau de ces irrégularités, des défauts sont susceptibles d'apparaître dans le collage moléculaire de la poignée sur la 10 couche d'oxyde. Il se trouve que ces défauts sont localisés majoritairement à la périphérie de la plaquette. Au moment du collage de la poignée, la plaquette, qui contient des composants électroniques, n'a pas encore été découpée en puces individuelles. Il se trouve que, à la surface de la 15 plaquette, les parties situées entre les composants, dans lesquelles les découpes seront effectuées, sont en creux. Ces creux sont dus au procédé de fabrication des composants. Ils ont une profondeur de l'ordre de 100 à 200 nm, une largeur de l'ordre de 10 à 100 et une longueur qui peut aller jusqu'à la valeur 20 du diamètre de la plaquette. Ces creux peuvent subsister à la surface de la couche d'oxyde après l'étape de polissage de cette couche, et risquent d'être à l'origine de défauts dans le collage moléculaire de la poignée. Les inventeurs ont constaté que le passage d'un outil de découpe dans ces défauts est susceptible de 25 créer des fissures endommageant les puces environnantes. C'est pourquoi on souhaite disposer d'un autre procédé permettant d'abaisser la rugosité de la surface d'une plaquette à moins de 10 nm, ce procédé étant efficace tant dans les parties centrales que dans les parties périphériques de la plaquette. On 30 entend par rugosité les creux d'une surface mesurés par rapport à la surface moyenne assimilée localement à un plan : on parlera ici de profondeur. 3039925 B12779 - DD14709JB / 13-GR4-0377 7 Les figures 4A à 4D sont des vues schématiques et en coupe illustrant des étapes successives d'un procédé d'aplanissement appliqué à une plaquette ayant une surface supérieure irrégulière. 5 En figure 4A, une plaquette 1 de silicium a une surface supérieure 3 dans laquelle existent des creux ou irrégularités 5 de largeurs variables comprises entre une centaine de nanomètres et quelques centaines de micromètres, et des profondeurs de l'ordre de 10 à 200 nm. Une première couche 30 d'oxyde de silicium 10 est déposée sur la face supérieure de la plaquette. L'épaisseur de la couche d'oxyde 30 est comprise par exemple entre 1 et 3 pin. La couche 30 épouse les irrégularités de la surface 3 de la plaquette 1, et sa surface 32 présente des creux ou irrégularités 34. 15 En figure 4B, une première étape de polissage mécano- chimique de la face supérieure de la plaquette 1 est réalisée. Cette étape est effectuée de façon à retirer la partie supérieure de la couche 30 sur une épaisseur comprise par exemple entre 0,7 et 1,2 fun et à laisser en place une couche résiduelle 30a sur la 20 face supérieure. Aux endroits où des creux 5 de la surface de la plaquette ont des largeurs et des profondeurs importantes, il demeure sur la surface 36 de la couche 30a des creux ou irrégularités 38 dont la profondeur est atténuée par rapport à celle des creux 5. Ces défauts apparaissent notamment à la 25 périphérie de la plaquette. En figure 4C, une deuxième couche 40, de préférence à nouveau d'oxyde de silicium, est déposée sur la surface 36 de la couche 30a. L'épaisseur de la couche 40 est comprise par exemple entre 1 et 3 um. La surface de la couche 40 épouse les 30 irrégularités de la surface 36 de la couche 30a et en particulier les creux 38. En figure 4D, une deuxième étape de polissage mécano-chimique de la face supérieure de la plaquette est réalisée. Cette étape est effectuée de manière à retirer la partie supérieure de 3039925 B12779 - DD14709JB / 13-GR4-0377 8 la couche 40 sur une épaisseur comprise par exemple entre 0,7 et 1,2 fun et à laisser en place une couche 40a sur la couche 30a. Des mesures effectuées par les inventeurs montrent que la deuxième étape de polissage abaisse la rugosité de la surface 5 46 de la couche 40a à moins de 10 nm. Les figures 5A et 5B sont des graphiques présentant des nombres de défauts par plaquette pour diverses plaquettes. La figure 5A présente les nombres de défauts de vingt plaquettes Pl à P20 fabriquées par le procédé mettant en oeuvre un seul dépôt 10 de couche et un seul polissage. La figure 5B présente des nombres de défauts de sept plaquettes P21 à P27 fabriquées par le procédé comprenant le dépôt et le polissage d'une première couche puis le dépôt et le polissage d'une deuxième couche. Les défauts sont comptés après collage d'une poignée sur chaque plaquette. Des 15 lignes ont été tracées entre les points correspondant à chaque plaquette, afin de faciliter la visualisation. En figure SA, le nombre de défauts observés après le procédé d'aplanissement mettant en oeuvre une couche unique et un seul polissage peut atteindre plus de 3000, et est en moyenne 20 supérieur à 1000. En figure 5B, le nombre de défauts est au maximum de l'ordre de 200, et est en moyenne inférieur à 100. Ainsi, par rapport au procédé classique, le procédé comprenant le dépôt et le polissage d'une première couche puis le dépôt et le polissage d'une deuxième couche permet une réduction d'un facteur environ 25 dix du nombre de défauts observés sur les plaquettes. Selon un avantage supplémentaire, on a observé que ce sont essentiellement les défauts situés vers l'intérieur de la plaquette qui sont supprimés, ce qui augmente la surface de la partie de la plaquette exempte de défauts. 30 On notera que ce résultat est obtenu alors même que la somme des épaisseurs des deux couches déposées successivement peut être de l'ordre de l'épaisseur de la couche unique déposée dans le procédé classique, et que la somme des épaisseurs retirées par polissage des deux couches peut être de l'ordre de l'épaisseur 35 enlevée sur la couche unique. 3039925 B12779 - DD14709JB / 13-GR4-0377 9 Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, dans les étapes décrites en relation avec les figures 3A et 3D, bien que les couches 30 et 40 déposées 5 soient des couches d'oxyde de silicium, d'autres matériaux peuvent être utilisés. Bien que des épaisseurs particulières de couches déposées et des épaisseurs particulières enlevées par polissage aient été détaillées dans le mode de réalisation décrit, d'autres 10 variantes sont possibles utilisant d'autres épaisseurs, par exemple adaptées à d'autres dimensions d'irrégularités de la surface de la plaquette. En outre, bien que le procédé décrit ci-dessus soit appliqué à une plaquette de silicium, il apparaîtra qu'un procédé 15 similaire peut être utilisé pour aplanir la surface de plaquettes d'autres types de matériaux. REVENDICATIONS1. Procédé de formation d'une couche plane (40a) d'un matériau choisi sur une face d'une plaquette (1) présentant des creux (5), le procédé comprenant les étapes suivantes : a) déposer une première couche (30) du matériau choisi 5 sur la face ; b) procéder à un polissage mécano-chimique de la première couche ; c) déposer une deuxième couche (40) du matériau choisi sur la première couche ; et 10 d) procéder à un polissage mécano-chimique de la deuxième couche. 2. Procédé selon la revendication 1, dans lequel la profondeur desdits creux (5) est de l'ordre de 100 à 200 nm, les épaisseurs des première et deuxième couches (30, 40) étant 15 comprises entre 1 et 3 pin, et chaque étape de polissage retirant une épaisseur comprise entre 0,7 et 1,2 gm, d'où il résulte que la couche plane (40a) a une rugosité de surface inférieure à 10 nm. 3. Procédé selon la revendication 1 ou 2, comprenant en outre après l'étape d) une étape de collage moléculaire entre la 20 plaquette (1) et une poignée. 4. Procédé selon la revendication 3, comprenant en outre une étape de découpe de la plaquette (1) en puces, des parties de la surface (3) de la plaquette situées entre les puces étant en creux. 25 5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel la plaquette (1) est en silicium et le matériau choisi est de l'oxyde de silicium. 6. Procédé selon la revendication 4 ou 5, dans lequel les puces sont des capteurs d'images CMOS éclairés par la face 30 arrière. 7. Puce électronique dans laquelle la surface supérieure (3) de structures comportant des couches de métallisation séparées par des isolants est recouverte d'une première couche (30a) d'un matériau, une deuxième couche (40a) du 3039925 B12779 - DD14709JB / 13-GR4-0377 11 matériau recouvrant la première couche, une poignée étant liée par collage moléculaire sur la deuxième couche, ladite surface supérieure présentant des irrégularités (5), et la deuxième couche ayant une rugosité inférieure à 10 nm. 8. Puce selon la revendication 7, dans laquelle la profondeur desdites irrégularités (5) est de l'ordre de 100 à 200 nm. 9. Puce électronique selon la revendication 7 ou 8, dans laquelle la puce est un capteur d'images CMOS éclairé par la face 10 arrière.