Brevet FR3043854A1 — publié le 20170519

CIRCUIT INTEGRE COMPORTANT UN LIMITEUR DE PUISSANCE AMELIORE L'invention est relative aux circuits intégrés comportant un limiteur de puissance. La fonction limiteur de puissance permet notamment de protéger les composants présents dans les chaînes de réception et d'émission hyperfréquence des modules Transmission / Réception associés à chaque élément rayonnant d'un système antennaire composite. Une telle fonction limiteur de puissance est par exemple placée en amont de la chaîne de réception, entre l'élément rayonnant fonctionnant en récepteur, et les premiers étages de la chaîne de réception, en particulier l'amplificateur faible bruit de cette chaine, de manière à protéger ce dernier d'agressions électromagnétiques incidentes sur l'élément rayonnant. Une telle fonction limiteur de puissance est par exemple placée en aval de la chaîne d'émission, entre le dernier étage de la chaîne d'émission, en particulier l'amplificateur de puissance de cette chaîne, et l'élément rayonnant fonctionnant en émission, de manière à protéger l'amplificateur de puissance d'agressions électromagnétiques incidentes sur l'élément rayonnant, sans toutefois limiter le signal de puissance généré par la chaîne d'émission. Pour réaliser cette fonction limiteur de puissance, on connaît des limiteurs de puissance réalisés à partir d'une paire de diodes. Plus précisément, le limiteur de puissance est réalisé avec deux diodes (du type PN ou PIN une technologie à substrat isolant), associées en parallèle, dans une configuration « tête bêche », entre une première ligne portant le signal en tension à limiter, S, et une seconde ligne connectée à la masse. Ce montage permet de limiter le niveau maximal du signal en tension transmis sur la première ligne et ainsi assurer la fonction d'écrêtage de ce signal au-dessus d'un seuil positif d'écrêtage en tension définie par l'une des diodes et en dessous d'un seuil négatif d'écrêtage en tension définie pas l'autre diode. Malheureusement, les diodes PN ou PIN sur substrat isolant ne sont pas disponibles dans les technologies cibles, à savoir les technologies du type substrat « bulk », utilisées pour fabriquer les circuits intégrés réalisant les autres fonctions du module T/R, notamment les jonctions à la base des composants actifs de ces circuits intégrés, tels que les transistors Bipolaire et CMOS Dans les technologies utilisées pour fabriquer des circuits intégrés du type substrat « bulk » (pour lesquels les jonctions sont réalisées dans la masse du substrat), 3043854 2 notamment du type silicium/substrat « bulk » (pour lesquels le substrat est constitué de Silicium), on dispose de diodes PN réalisées à l'aide de caisson NWELL ou PWELL. Comme représenté sur la figure 1 pour le cas d'un caisson NWELL, le substrat 1 en silicium est dopée de manière à présenter un excès de porteurs de charge P. Un 5 premier volume du substrat, dénommé caisson 2, situé à l'aplomb des bornes 4 et 5 formant respectivement la cathode et l'anode de la diode à fabriquer, est dopé de manière à présenter un excès de porteurs de type N. Puis, à l'intérieur de ce caisson 2 du type NWELL, un second volume 3, situé à l'aplomb de l'anode 5, est dopé de manière à présenter un excès de porteurs de charge de type P. 10 Le schéma électrique équivalent de la structure de la figure 1 est représenté à la figure 2. Entre les bornes 5 et 4 une diode 6 PN est réalisée. Cependant, une diode parasite 8 est également créée à l'interface entre le substrat 1 et le caisson 2 du type NWELL. De manière similaire, une diode parasite est créée entre un substrat et un caisson 15 du type PWELL délimité dans ce substrat. Les figures 3, 4 et 5 représentent un schéma électrique équivalent d'un limiteur de puissance 10 constitué de deux diodes 11 et 12 en parallèle, en configuration « tête bêche », réalisées avec des diodes PN à caisson NWELL. Chaque diode est alors associée à une diode parasite, respectivement 13 et 14. 20 A la figure 3, dans le cas d'un signal en tension S inférieure au seuil d'activation en tension des diodes, c'est-à-dire dans le cas d'une utilisation en mode nominal du limiteur de puissance, les diodes ne sont pas activées. A la figure 4, dans le cas d'un signal en tension S supérieur au seuil positif d'activation en tension défini par la diode 11, cette dernière est activée et devient 25 passante de manière à écrêter l'alternance positive du signal en tension S. A la figure 5, dans le cas d'un signal en tension S inférieur au seuil négatif d'activation en tension défini par la diode 12, cette dernière est activée et devient passante de manière à écrêté l'alternance négative du signal. Cependant, dans ce dernier cas, la valeur absolue du signal en tension S ne 30 pourra pas excéder le seuil d'activation en tension de la diode parasite 14. Ainsi pour l'alternance négative, la diode parasite 14 impose le niveau d'écrêtage de la configuration « tête bêche ». Le domaine de fonctionnement avant écrêtage d'un limiteur de puissance en technologie « bulk » est donc contraint par la présence de ces diodes parasites. 35 Il est à noter que la mise en conduction de la diode parasite 14 peut perturber le circuit intégré dans son intégralité par l'injection de forts courants dans le substrat. 3043854 3 Ainsi, bien que les limiteurs de puissance comportant des paires de diodes en parallèles, en configuration « tête bêche » et réalisées à l'aide de caisson NWELL ou PWELL puissent être intégrés dans des circuits intégrés réalisés en technologie substrat « bulk », et offrir une protection contre des agressions fortes, ils limitent le domaine 5 d'utilisation des circuits qu'ils protègent, c'est-à-dire ceux dont le niveau est supérieur au seuil en tension d'activation des diodes parasites. En particulier, de tels limiteurs ne permettent pas d'envisager la protection d'une amplification de puissance d'une chaîne d'émission, car le signal de puissance délivré par cette chaîne peut dépasser plusieurs fois le seuil en tension d'activation des diodes 10 parasites, qui viennent alors écrêter le signal utile. Les diodes parasites limitent donc les applications possibles de tels limiteurs de puissance à des puissances inférieures à quelques centaines de milliwatts (mW). L'invention a donc pour but de répondre au problème précité. L'invention a pour objet un circuit intégré comportant un limiteur de puissance, 15 caractérisé en ce que ledit limiteur de puissance, comportant au moins une paire de diodes montées en parallèle l'une de l'autre et en configuration « tête-bêche » l'une par rapport à l'autre, chaque diode étant réalisée dans un caisson NWELL ou un caisson PWELL délimité dans un substrat dudit circuit intégré, en ce que le substrat est connecté à une masse dudit circuit intégré, et en ce que lesdites diodes sont connectées entre une 20 première ligne et une second ligne s'étendant respectivement entre une borne d'entrée et une borne de sortie du limiteur, chacune des première et seconde lignes étant polarisée par application d'un potentiel élaboré à partir d'un signal en tension à limiter et d'un potentiel de mode commun, une valeur dudit potentiel de mode commun étant fixée en fonction d'un seuil en tension d'activation d'une diode parasite existant entre le substrat et 25 le caisson à l'intérieur duquel est réalisée l'une desdites diodes. Suivant d'autres aspects avantageux de l'invention, le circuit comprend une ou plusieurs des caractéristiques suivantes, prise(s) isolément ou suivant toutes les combinaisons techniquement possibles : - un seuil d'écrêtage en puissance du limiteur de puissance dépend notamment de 30 la valeur du potentiel de mode commun. -une plage de fonctionnement en tension dudit limiteur de puissance, définie entre un seuil négatif d'écrêtage en tension et un seuil positif d'écrêtage en tension, dépend notamment de la valeur du potentiel de mode commun. - le limiteur de puissance est un limiteur de puissance radiofréquence. 35 3043854 4 - le limiteur de puissance comporte, montés en série entre la première ligne et la seconde ligne, une pluralité d'étages de diodes, chaque étage de diodes comportant une paire de diodes montées en parallèle l'une de l'autre et en configuration « tête - bêche » l'une par rapport à l'autre, chaque diode étant réalisée dans un caisson NWELL ou un 5 caisson PWELL délimité dans le substrat dudit circuit intégré. le circuit comporte en outre, en entrée et/ou en sortie dudit limiteur de puissance, un dispositif de transformation d'impédance. la seconde ligne est portée au potentiel de mode commun et la première ligne est portée au potentiel de mode commun augmenté du signal en tension à limiter. 10 le limiteur de puissance étant symétrique, la première ligne est portée au potentiel de mode commun augmenté de la moitié du signal en tension à limiter et la seconde ligne est portée au potentiel de mode commun diminué de la moitié du signal en tension à limiter. le circuit comporte, sur le substrat, un amplificateur de puissance d'une 15 chaîne d'émission d'un signal en tension, ledit limiteur de puissance étant connecté en sortie dudit amplificateur de puissance afin de protéger ce dernier. L'invention a également pour objet un procédé d'utilisation d'un circuit conforme au circuit précédent, consistant à porter le substrat dudit circuit intégré à un potentiel de masse et à polariser ladite au moins une paire de diodes constitutives dudit limiteur de 20 puissance en portant la première ligne à un premier potentiel et la second ligne à un second potentiel, les premier et second potentiels étant élaborés à partir d'un signal en tension à limiter et d'un potentiel de mode commun, une valeur dudit potentiel de mode commun étant sélectionnée en fonction d'un seuil en tension d'activation d'une diode parasite existant entre le substrat et le caisson à l'intérieur duquel est réalisée une diode 25 de ladite paire de diodes de manière à éviter l'activation de ladite diode parasite. L'invention sera mieux comprise à la lecture de la description qui va suivre, donnée uniquement à titre d'exemple et faite en se référant aux figures annexées, sur lesquelles : - la figure 1 est une représentation schématique en coupe d'une diode PN réalisée 30 à l'aide d'un caisson NWELL en technologie silicium/substrat « bulk » ; - la figure 2 est un schéma électrique équivalent de la diode PN de la figure 1 ; - les figures 3, 4 et 5 représentent différents états de fonctionnement d'un limiteur de puissance selon l'état de la technique du type comportant une paire de diodes en parallèle, en configuration « tête bêche » et réalisée à l'aide d'un caisson NWELL, comme 35 sur la figure 1; 3043854 5 - la figure 6 représente un limiteur de puissance selon un premier mode de réalisation de l'invention ; - les figures 7 et 8 sont des graphes permettant de comparer les puissances transmises et les gains par rapport à la puissance d'entrée pour un limiteur de puissance 5 selon la figure 6 et un limiteur de puissance selon la figure 9 ; - la figure 9 représente un limiteur de puissance selon un second mode de réalisation de l'invention comportant deux étages de diodes ; et, - la figure 10 représente un limiteur de puissance selon un troisième mode de réalisation de l'invention, comportant N étages de diodes et un moyen d'adaptation 10 d'impédance. En se référant à la figure 6, un premier mode de réalisation d'un limiteur de puissance selon l'invention va maintenant être présenté. Le limiteur 110 comporte une paire de diodes, respectivement 11 et 12, montées en parallèle l'une de l'autre, et disposées en configuration « tête bêche » l'une par rapport 15 à l'autre, entre une première ligne 21, connectant une première borne d'entrée 31 du limiteur 110 et une première borne de sortie 41 du limiteur 110, et une seconde ligne 22, connectant une seconde borne d'entrée 32 du limiteur 110 et une seconde borne de sortie 42 du limiteur 110. Les diodes 11 et 12 sont fabriquées à l'aide de caissons NWELL, réalisés dans la 20 masse du substrat, par dopage de manière à ce que le caisson présente un majorité de porteurs de charge du type N, alors que le substrat présente une majorité de porteurs de charge du type P. De préférence, le substrat est du Silicium. Chaque diode 11, 12 est donc associée à une diode parasite 13, 14 entre le substrat et le caisson NWELL correspondant. 25 Dans le limiteur 110, le substrat est connecté à la masse, alors que la seconde ligne 22 est portée à un potentiel de mode commun VMC et la première ligne 21 est portée à un potentiel de signal, qui correspond au signal en tension S à limiter augmenté du potentiel de mode commun VMC. Dit autrement, le potentiel de référence du signal en tension S est pris égal au potentiel de mode commun VMC. Le limiteur selon l'invention 30 prévoit donc de dissocier le potentiel de polarisation du substrat et le potentiel de référence du signal à limiter. De ce fait, les diodes 11 et 12 sont polarisées entre VMC et S+VMC. En fixant la valeur du potentiel de mode commun VMC de manière adéquate, notamment en fonction du seuil en tension d'activation des diodes parasites résultant de 35 la mise en oeuvre d'une technologie particulière pour réaliser le limiteur 110, la plage de fonctionnement nominale en tension du limiteur 110, définie entre un seuil négatif 3043854 6 d'écrêtage en tension et un seuil positif d'écrêtage en tension, est translatée vers les tensions positives pour éviter l'activation de la diode parasite 14. De plus, la sélection de la valeur du potentiel de mode commun VMC permet d'élargir la plage de fonctionnement nominale en tension du limiteur 110, en tenant compte du seuil d'activation de la diode 5 parasite et de la tension maximale que peut supporter le circuit intégré, caractéristique de la technologie mise en oeuvre. Pour élargir encore le seuil d'activation, il est proposé d'ajouter un second étage de diodes. Comme représenté sur la figure 9, dans un second mode de réalisation, le limiteur 10 210 comporte deux étages de diodes, El et E2, chaque étage comportant une paire de diodes 11 et 12, en parallèle et en configuration « tête bêche », chaque diode étant réalisées à l'aide d'un caisson NWELL ou PWELL. Les étages de diodes El et E2 sont montés en série l'un de l'autre, entre la première ligne 21 et la seconde ligne 22. Le substrat du limiteur 210 est porté au potentiel de masse, alors que la seconde 15 ligne 22 est maintenue au potentiel de mode commun VCM et la première ligne 21 est portée à un potentiel de signal correspondant au signal en tension S à limiter augmenté du potentiel de mode commune VCM. La valeur du seuil d'écrêtage du limiteur 210 est supérieure à celui du limiteur 110 du fait de la présence de deux étages de diodes, le signal S devant dépasser la somme 20 des seuils d'activation en tension des diodes 11 ou des diodes 12 en série des premier et second étages El et E2 avant d'être écrêté. Sur la figure 7, la puissance de sortie Pout en fonction de la puissance d'entrée Pin est donnée pour le limiteur 210 par la courbe m1 et pour le limiteur 110 par la courbe m2. 25 L'activation de la diode parasite 14 limite la puissance de sortie Pout du limiteur 110 à un premier seuil de limitation en puissance . En revanche, le limiteur 210, présente un second seuil de limitation en puissance qui est supérieur au premier seuil. La valeur de ces seuils dépend notamment de la valeur du potentiel de mode commun VCM. Par exemple, lorsque le potentiel de mode commun est de 2 V au-dessus 30 du potentiel de masse, le premier seuil est égal à égal à 18,6 dBm et le second seuil, à 27,7 dBm. Il est à noter que la technologie silicium/substrat « bulk » possède une limite de tenue en tension dépendant de la technologie, limite que ne peut pas dépasser la valeur du potentiel de mode commun VCM-FS. Cette valeur limite doit donc être respectée lors 35 de la conception de la fonction cible à réaliser. 3043854 7 Sur la figure 8, le limiteur 210 selon l'invention, dont le gain G en fonction de la puissance d'entrée Pin est représenté par la courbe m3, permet d'améliorer d'environ 10 dB le gain sur le signal utile par rapport au limiteur 110 dont le gain est représenté par la courbe m4. 5 Ainsi, l'ajustement du potentiel de mode commun VCM permet d'augmenter le seuil de limitation en puissance caractéristique du limiteur, de manière à protéger la fonction cible, placée en aval du limiteur, tout en conservant à cette fonction cible un fonctionnement nominal dans une plage en tension étendue. De manière plus générale, le seuil d'écrêtage en tension du limiteur selon 10 l'invention est ajustable en fonction du nombre d'étages de diodes placés en série. C'est ce qui est illustré par la figure 10 qui représente un troisième mode de réalisation du limiteur selon l'invention. Le limiteur 310 comporte N étages de diodes. Le seuil d'écrêtage en tension est fixé par le potentiel de mode commun VCM et limité par la tension maximale admissible par la technologie mise en oeuvre. 15 De manière particulièrement avantageuse, le limiteur 310 est placé entre un transformateur d'entrée 50 et un transformateur de sortie 60. Ces transformateurs permettent une transformation d'impédance qui apporte un degré de liberté additionnel au circuit intégré intégrant le limiteur 310. Par exemple, pour une impédance diminuée d'un facteur quatre au niveau du limiteur 310, à puissance égale, l'intensité du signal 20 transformé est multipliée par un facteur 2 et la tension du signal transformé est diminuée d'un facteur 2. En conséquence, la puissance du signal en tension à limiter appliquée au primaire du premier transformateur 50 ou au secondaire du second transformateur 60 peut être augmentée d'un facteur 2 avant que la tension du signal transformé ne déclenche l'écrêtage par le limiteur 310. Ainsi, la tenue en puissance du limiteur 310 est 25 augmentée de 6 dB. La possibilité d'une transformation d'impédance en amont et/ou en aval de la fonction de limiteur permet alors de réduire la valeur du potentiel de mode commun VCM si celle-ci s'avérait être top proche de la limite en tension caractéristique de la technologie mise en oeuvre. 30 La structure totalement symétrique du limiteur selon l'invention s'adapte naturellement à l'application d'un signal différentiel entre les bornes d'entrée 31 et 32 et/ou de sortie 41 et 42 du limiteur de puissance. Par exemple, la première ligne 21 est portée à un potentiel égal au potentiel de mode commun VMC augmenté de la moitié du signal à limiter, S/2, et la seconde ligne 22 35 est portée à un potentiel égal au potentiel de mode commun VMC diminué de la moitié du signal à filtre, S/2. Ainsi, la différence de potentiel entre les première et seconde lignes est 3043854 8 égale au signal en tension à limiter. L'avantage est ici d'améliorer encore de 6 dB la tenue en puissance du limiteur. Le limiteur de puissance selon l'invention permet de travailler dans un mode nominal étendu à l'écart du seuil d'activation en tension des diodes parasites. 5 Le limiteur de puissance selon l'invention est particulièrement bien adapté pour être placé entre l'étage de sortie d'une chaîne d'émission de puissance et un élément rayonnant d'une antenne, puisque le signal de puissance délivré par l'amplificateur de puissance de cet étage de sortie est un signal différentiel, qui ne sera pas écrêté par le limiteur de puissance dont la plage de fonctionnement en tension et en puissance est 10 étendue. Le limiteur de puissance selon l'invention peut être intégré directement au circuit intégré, c'est-à-dire réalisé en mettant en oeuvre les mêmes technologies que celles utilisées pour réaliser des composants actifs, notamment des transistors. De manière particulièrement avantageuse, le circuit intégré comporte, sur un 15 même substrat le limiteur de puissance selon l'invention et des composants des chaînes d'émission et/ou de réception d'un module T/R, en particulier un amplificateur de puissance et/ou un amplificateur faible bruit. Le module T/R ainsi réalisé présente donc un volume réduit facilitant son intégration à l'arrière d'un élément rayonnant de l'antenne. REVENDICATIONS1.- Circuit intégré comportant un limiteur de puissance, caractérisé en ce que ledit limiteur de puissance (110, 210, 310), comportant au moins une paire de diodes (11, 12) montées en parallèle l'une de l'autre et en configuration « tête bêche » l'une par rapport à l'autre, chaque diode étant réalisée dans un caisson NWELL ou un caisson PWELL délimité dans un substrat dudit circuit intégré, en ce que le substrat est connecté à une masse dudit circuit intégré, et en ce que lesdites diodes sont connectées entre une première ligne (21) et une second ligne (22) s'étendant respectivement entre une borne d'entrée et une borne de sortie du limiteur, chacune des première et seconde lignes étant polarisée par application d'un potentiel élaboré à partir d'un signal en tension à limiter (S) et d'un potentiel de mode commun (VCM), une valeur dudit potentiel de mode commun étant fixée en fonction d'un seuil en tension d'activation d'une diode parasite (14) existant entre le substrat et le caisson à l'intérieur duquel est réalisée l'une desdites diodes (12). 2.- Circuit intégré selon la revendication 1, dans lequel un seuil d'écrêtage en puissance du limiteur de puissance dépend notamment de la valeur du potentiel de mode commun (VCM). 3.- Circuit intégré selon la revendication 1 ou la revendication 2, dans lequel une plage de fonctionnement en tension dudit limiteur de puissance, définie entre un seuil négatif d'écrêtage en tension et un seuil positif d'écrêtage en tension, dépend notamment de la valeur du potentiel de mode commun (VCM). 4.- Circuit intégré selon l'une quelconque des revendications précédentes, dans lequel ledit limiteur de puissance est un limiteur de puissance radiofréquence. 5.- Circuit intégré selon l'une quelconque des revendications précédentes, 30 dans lequel ledit limiteur de puissance comporte, montés en série entre la première ligne (21) et la seconde ligne (22), une pluralité d'étages de diodes (E1, E2, ... EN), chaque étage de diodes comportant une paire de diodes (11, 12) montées en parallèle l'une de l'autre et en configuration « tête bêche » l'une par rapport à l'autre, chaque diode étant réalisée dans un caisson NWELL ou un caisson PWELL délimité dans le substrat dudit 35 circuit intégré. 25 3043854 10 6.- Circuit intégré selon l'une quelconque des revendications précédentes, comportant, en entrée et/ou en sortie dudit limiteur de puissance, un dispositif de transformation d'impédance (50, 60). 5 7.- Circuit intégré selon l'une quelconque des revendications 1 à 6, dans lequel la seconde ligne (22) est portée au potentiel de mode commun (VCM) et la première ligne (21) est portée au potentiel de mode commun (VCM) augmenté du signal en tension à limiter (S). 10 8.- Circuit intégré selon l'une quelconque des revendications 1 à 6, dans lequel, ledit limiteur de puissance étant symétrique, la première ligne (21) est portée au potentiel de mode commun (VCM) augmenté de la moitié du signal en tension à limiter (S) et la seconde ligne (22) est portée au potentiel de mode commun (VCM) diminué de la moitié du signal en tension à limiter (S). 15 9.- Circuit intégré selon la revendication 8, comportant, sur ledit substrat, un amplificateur de puissance d'une chaîne d'émission d'un signal en tension, ledit limiteur de puissance étant connecté en sortie dudit amplificateur de puissance afin de protéger ce dernier. 20 10.- Procédé d'utilisation d'un circuit intégré selon l'une quelconque des revendications 1 à 9, caractérisé en ce que qu'il consiste à porter le substrat dudit circuit intégré à un potentiel de masse et à polariser ladite au moins une paire de diodes (11, 12) constitutives dudit limiteur de puissance (110, 210, 310) en portant la première ligne à un premier potentiel et la second ligne à un second potentiel, les premier et second potentiels étant élaborés à partir d'un signal en tension à limiter (S) et d'un potentiel de mode commun (VCM), une valeur dudit potentiel de mode commun étant sélectionnée en fonction d'un seuil en tension d'activation d'une diode parasite (14) existant entre le substrat et le caisson à l'intérieur duquel est réalisée une diode (12) de ladite paire de diodes de manière à éviter l'activation de ladite diode parasite.