Brevet FR3036806A1 — publié le 20161202

PROCEDE ET DISPOSITIF ANALOGIQUE DE MESURE D'UNE PHASE D'UN SIGNAL SINUSOIDAL DOMAINE TECHNIQUE DE L'INVENTION Le domaine technique de l'invention est celui des dispositifs et procédés pour la mesure d'une phase d'un signal sinusoïdal. Une telle mesure de phase est par exemple utilisée dans les techniques de Microscopie à Sonde Locale (SPM en anglais pour Scanning Probe Microscopy) qui utilisent une boucle de régulation. C'est notamment le cas des Microscopes à Force Atomique (AFM en anglais pour Atomic Force Microscopy) et des Microscopes optiques à champ proche (NSOM en anglais pour Near-Field Scanning Optical Microscopy), mais cela peut aussi exister dans certains microscopes tunnel à balayage en mode dynamique (STM en anglais pour Scanning Tunneling Microscopy). Mais l'invention concerne aussi tous les dispositifs comportant une boucle à verrouillage de phase, et même plus généralement tous les dispositifs requérant une mesure de phase rapide. ARRIERE PLAN TECHNOLOGIQUE DE L'INVENTION Le domaine où ces techniques de mesure de phase doivent être particulièrement précises et rapides est celui des Microscopes à Force Atomique. Il permet donc de bien évaluer les techniques de l'art antérieur pour la mesure de phase. La microscopie à force atomique (AFM pour Atomic Force Microscopy) est une technique d'imagerie en microscopie à sonde locale permettant de visualiser la topographie de la surface d'un échantillon. Plus précisément, la technique AFM exploite les forces d'interaction (attraction/répulsion) entre les atomes de l'apex nanométrique d'une sonde locale assimilable à une pointe effilée, et les atomes surfaciques d'un échantillon. Le microscope à force atomique grâce à sa pointe, le plus souvent portée par l'extrémité libre d'un micro-levier flexible (cantilever), balaye la surface de l'échantillon dans les trois directions de l'espace. L'analyse des déflexions du micro-levier permet d'évaluer les forces d'interactions intervenant entre elle et l'échantillon. La microscopie à force atomique présente trois modes principaux : - le mode contact dans lequel la pointe appuie sur la surface et en est repoussée par les forces répulsives entre la pointe et la surface. Au cours du balayage horizontal, les directions des déviations de la pointe sont mesurées. La déviation verticale est transmise à la boucle de 3036806 2 contre réaction qui régule la hauteur de la pointe afin de maintenir constante la valeur de déviation entrée. La topographie de la surface est alors déduite des variations de hauteur de la pointe. - le mode « Tapping » ou contact intermittent, aussi appelé AM-AFM pour Amplitude 5 Modulation - Atomic Force Microscopy, dans lequel le levier vibre verticalement à une fréquence fixe proche de sa fréquence de résonance, de sorte à être en contact avec la surface au point le plus bas de la trajectoire. Au cours du balayage horizontal de la pointe, l'amplitude des oscillations est mesurée généralement par un détecteur RMS (Root Mean Square). Toutefois, l'invention peut être utilisée dans ce mode pour gagner en rapidité et en 10 précision, et fournir une information de phase que l'on enregistre simultanément à la topographie. L'amplitude d'oscillation est ici maintenue constante au moyen d'une boucle de contre-réaction, par modification de la hauteur de la pointe par rapport à la surface. La topographie de la surface est alors déduite des variations de hauteur de la pointe. - le mode sans contact NC-AFM (NC pour Non Contact, parfois appelé Near Contact) ou FM- 15 AFM pour Frequency Modulation-AFM, dans lequel le levier vibre verticalement à sa fréquence de résonance, sans contact avec la surface. Dans ce mode, les forces d'interactions modifient transitoirement cette fréquence de résonnance, la pulsation de résonnance w valant la racine carrée de la raideur divisée par la masse effective du levier. En réalité, la distance pointe/surface est si faible que les forces atomiques provoquent un effet mécanique 20 sur la pointe qui ajoute un terme de raideur (gradient de force conservatrice d'interaction). On mesure au moyen d'une démodulation à verrouillage de phase (PLL) cette variation de fréquence dépendant du gradient des forces d'interactions. Une boucle de régulation maintient la fréquence de résonnance constante au cours du balayage horizontal de la pointe, par modification de la hauteur pointe surface. La topographie de la surface est alors déduite 25 des variations de hauteur de la pointe. Une variante très proche du FM-AFM est le PM-AFM pour Phase-Modulation AFM, où le levier vibre à une fréquence fixe et où on mesure la phase entre le générateur d'excitation électrique de la pointe, qui fait vibrer la pointe, et le signal du mouvement détecté. Cette technique, a priori 30 prometteuse par sa simplicité, est peu usitée en raison de difficultés d'interprétation. Ces difficultés ont conduit au développement du Zéro Phase Mode (OPM-APM), où la phase est maintenue à la valeur -n/2 par la régulation de hauteur de la pointe. Ce mode produit des images identiques à celle du mode NC-AFM originel, mais la mise en oeuvre est beaucoup plus simple et 3036806 3 surtout d'une stabilité bien plus grande, ce qui permet d'envisager des applications de routine à l'air ou en milieu liquide. En outre, sa rapidité est bien plus élevée qu'une PLL, ce qui permet de préserver des chocs l'apex de la pointe tout en balayant plus rapidement (environ d'un facteur dix). Elle représente un perfectionnement indéniable, mais son déploiement est freiné par 5 l'absence de circuits efficaces et rapides, dédiés à ce type de mesure de phase. On connaît de l'art antérieur plusieurs procédés de mesure d'une phase d'un signal sinusoïdal. On note que pour un signal sinusoïdal de type A.sin(wt+w), on appelle amplitude la composante A, fréquence la composante w/(2n), et phase la composante (p. Si la phase à mesurer est liée à un 10 élément qui oscille à une fréquence propre, on notera cette fréquence propre fo. Et dans le cas de la microscopie à force atomique, où une pointe est appliquée sur un échantillon en exerçant dessus une certaine pression, cette pression est fonction de la fréquence de désaccord Af à laquelle on choisit de faire fonctionner la boucle d'asservissement. La fréquence totale résultante devient alors r0=f0+,8,f. Par exemple en mode répulsif, plus le désaccord est grand, plus la force 15 sera grande. Selon un premier procédé de l'art antérieur dont le dispositif associé est illustré à la figure 1, le signal sinusoïdal Sg=A.sin(wt+w), qu'on nommera signal d'entrée, est amené en entrée d'un premier comparateur Cl. Le premier comparateur Cl détecte les passages à zéro du signal 20 d'entrée Sg pour fournir un signal carré associé Sg', représenté à la figure 2. Un signal de référence Sr=sin(wt) sinusoïdal de même fréquence que le signal d'entrée Sg est amené en entrée d'un deuxième comparateur C2. Le deuxième comparateur C2 détecte les passages à zéro du signal de référence Sr pour fournir un signal carré associé Sr', représenté à la figure 2. Les deux signaux carrés Sg' et Sr' sont alors amenés sur deux entrées d'une porte logique Ou Exclusif Pl. 25 Un filtre RC en sortie de la porte logique P1 permet de moyenner la tension de sortie Sp de la porte logique Pl, ladite moyenne Sp' indiquant la phase cp du signal d'entrée Sg. Toutefois la rapidité de mesure de la phase est limitée par la constante de temps du filtre RC imposant un compromis entre la rapidité et l'ondulation résiduelle en sortie du filtre RC. 30 L'ondulation résiduelle est supprimée par l'usage d'un deuxième procédé de l'art antérieur dont le dispositif associé est illustré à la figure 3. Le filtre RC est remplacé par un intégrateur 11 formé d'une pompe de charge et d'une capacité, suivi d'un échantillonneur bloqueur Eb. A la figure 4 est 3036806 4 illustré le signal Spi en sortie de l'intégrateur 11 et le signal Sp2 en sortie de l'échantillonneur bloqueur Eb, qui indique la phase cp du signal d'entrée Sg. Durant les phases de blocage, un circuit logique CL commande la décharge de la capacité pour remettre à zéro l'intégrateur 11. 5 Toutefois, ce deuxième procédé est très sensible au bruit, la mesure de la phase étant détériorée par les décalages (« offsets » en anglais) de tension aux passages à zéro. On connaît un troisième procédé de l'art antérieur, utilisé lorsque la réjection de bruit importe plus que la rapidité de mesure. En référence à la figure 5, le signal d'entrée Sg=A.sin(wt+cp) et le 10 signal de référence Sr=sin(wt) sont amenés en entrée d'un multiplicateur M1. En sortie du multiplicateur M1 se trouve un signal Sq à deux composantes : C1=A.cos(2wt+cp) et C2=A.cos(cp). Ledit signal de sortie Sq du multiplicateur M1 est alors appliqué à l'entrée d'un filtre passe-bas F1, pour rejeter la composante C1=A.cos(2wt+q)). En divisant la composante restante C2=A.cos(cp) par A et en inversant le cosinus, il est possible d'extraire la phase cp du signal d'entrée Sg. Ce troisième 15 procédé améliore le rapport signal sur bruit d'un facteur au moins égal à dix, mais cela au détriment de la rapidité de mesure. DESCRIPTION GENERALE DE L'INVENTION L'invention propose un procédé de mesure d'un déphasage induit par un système analogique 20 déphaseur fonctionnant à une fréquence connue et délivrant un signal d'amplitude connue, ce procédé de mesure permettant des mesures rapides, précises, et présentant un rapport signal sur bruit satisfaisant. A priori, le système déphaseur ne modifie que la phase ou possède une régulation en amplitude, de sorte que l'amplitude du signal appliqué au procédé de l'invention est constante et connue a priori. Cela correspond au premier mode de réalisation. Mais selon un 25 second mode de réalisation particulier, l'invention est aussi apte à traiter des signaux dont l'amplitude n'est pas a priori connue, dès lors que le taux de variation de cette dernière reste suffisamment faible pour rester compatible avec une détection de type RMS analogique. On emploiera le terme « quasi constante » dans la suite. Nous verrons plus loin que cette amplitude est néanmoins connue a posteriori avec l'aide de moyens et d'étapes annexes. 30 L'invention propose donc un procédé de mesure d'un déphasage cp induit par un système analogique déphaseur fonctionnant à une fréquence fo et délivrant un signal d'amplitude A connue et quasi constante, comportant les étapes suivantes : 3036806 5 a) générer un premier signal de référence analogique de forme cos(2mfo.t), puis : envoyer ledit premier signal de référence analogique au système déphaseur recevoir du système déphaseur un signal d'entrée analogique de forme A.cos(2mfo.t+cp), où A est un facteur de proportionnalité connu et quasi constant 5 multiplier le premier signal de référence analogique et le signal d'entrée analogique, pour fournir un premier signal produit analogique intégrer le premier signal produit analogique entre un temps t et un temps t+1/fo, afin d'obtenir une première somme Si de forme (mA/w).cos(w) b) à la fin de l'étape d'intégration du § a), envoyer un signal de déclenchement de l'étape c), 10 c) calculer la valeur du déphasage cp au moyen d'au moins la première somme Si d) dès que les moyens de calcul ont acquis l'information à traiter, et en parallèle avec ce traitement, envoyer un signal de remise à zéro d'au moins la première somme Si. L'expression « au moins la première somme » des alinéas c) et d) se limite à cette première 15 somme dans le cas où la connaissance de l'amplitude est a priori (mode préférentiel appelé aussi premier mode). Elle sera explicitée ultérieurement dans le cas où cette connaissance est a posteriori (deuxième mode). L'étape d) qui mentionne « dès que les moyens de calculs ont acquis l'information à traiter », 20 représente en pratique un délai de l'ordre de quelques microsecondes, variant avec la rapidité des circuits utilisés. Quant à cette « information à traiter », il s'agit bien évidement du premier signal produit par intégration analogique entre un temps t et un temps t+1/fo, L'intégrateur possède la particularité d'intégrer exactement pendant une durée correspondant à 25 la période des signaux délivrés par le dispositif déphaseur. Le synchronisme parfait entre le signal d'entrée et le premier signal de référence élimine toute imprécision de calcul. Ce dispositif est particulièrement adapté aux systèmes analogiques déphaseurs fonctionnant à une fréquence fo moyenne. Un capteur de force d'un microscope à force atomique constitue un 30 tel système analogique déphaseur, grâce à la variation des propriétés mécaniques de son résonateur. Le procédé peut donc avantageusement être mis en oeuvre pour les modes PM-AFM, AM-AFM et FM-AFM de microscopes à force atomique. Toutefois le procédé est également 3036806 6 adapté aux systèmes analogiques déphaseurs fonctionnant à une fréquence fo élevée : il est donc utilisable au sein de de systèmes d'échographie médicale par exemple. Outre les caractéristiques principales qui viennent d'être mentionnées dans le paragraphe 5 précédent, le procédé selon le premier aspect de l'invention peut présenter une ou plusieurs caractéristiques complémentaires parmi les suivantes, considérées individuellement ou selon les combinaisons techniquement possibles. La mise en oeuvre de l'étape c) présente plusieurs variantes selon les divers modes de réalisation 10 de l'invention correspondant à la manière, a priori ou a posteriori, dont l'amplitude est connue. Dans chacun de ces modes, selon une variante les moyens de calcul peuvent être soit analogiques soit numériques. Selon un premier mode de réalisation, le facteur de proportionnalité A connu est fixé par 15 construction, par exemple en raison de la présence d'un dispositif de contrôle automatique de gain. Alors le déphasage est calculé à l'aide de la première somme seule. En pratique, on se contente le plus souvent de cos(w) déterminé par : CO. S1 COS(p) = 7r. A Selon une réalisation préférentielle de ce premier mode A=1, c'est-à-dire que le signal d'entrée appliqué au procédé de mesure A.cos(2mfo.t+cp) présente la même amplitude que le signal de 20 référence cos(2mfo.t), c'est-à-dire 1. L'expression « au moins la première somme » des alinéas c) et d) doit être interprétée comme « la première somme ». Après avoir réalisé l'étape a) de manière analogique, l'invention présente deux variantes pour l'étape c), selon que les moyens de calcul sont analogiques ou numériques. 25 Dans ce premier mode, selon une première variante les moyens de calcul sont analogiques. La valeur de cos(w) explicitée ci-dessus est aisée à obtenir par des circuits analogiques dédiés (comme par exemple l'AD734). Dans ce premier mode, selon une seconde variante les moyens de calcul sont numériques. L'une des méthodes les plus courantes consiste à utiliser une table mémorisant la fonction Arc cosinus 30 combinée à une technique d'interpolation linéaire ou polynômiale pour calculer le déphasage (p. On peut recourir à un DSP (Digital Signal Processor) ou à un FPGA (Field-Programmable Gate Array). 3036806 7 Selon un second mode de réalisation où le facteur de proportionnalité A est connu a posteriori, il existe aussi la possibilité d'employer des moyens de calcul analogiques ou numériques. Dans ce second mode de réalisation, le facteur de proportionnalité A est connu a posteriori, c'est-à-dire 5 implicitement, et doit être explicité par l'adjonction de moyens annexes réalisant une étape a') en parallèle de l'étape a). Alors le Procédé (METH) de mesure selon la revendication 1, s'énonce comme suit : Procédé (METH) de mesure d'un déphasage cp selon la revendication 1, pour lequel le facteur de proportionnalité A est connu indirectement, a posteriori, et dans lequel : 10 i) A est explicité par l'adjonction de moyens annexes réalisant une étape a') en parallèle de l'étape a), comportant les sous-étapes suivantes : ii) générer un deuxième signal de référence analogique de forme sin(2mfo.t), puis : ij) multiplier le deuxième signal de référence numérique et le signal d'entrée analogique Sga, pour fournir un deuxième signal produit analogique 15 ik) intégrer le deuxième signal produit analogique entre un temps t et un temps t+1/fo, afin d'obtenir une deuxième somme S2 de forme -(mA/w).sin(q)), j) les alinéas c) et d) s'expriment par : c) calculer la valeur du déphasage cp au moyen de la première somme Si et de la deuxième somme S2 20 d) dès que les moyens de calcul ont acquis l'information à traiter, et en parallèle avec ce traitement, envoyer un signal de remise à zéro de la première somme Si et de la deuxième somme S2. En d'autres termes, dans l'étape c) le déphasage cp est calculé à la fois au moyen de la première 25 somme Si et de la deuxième somme S2, et dans l'étape d) il y a remise à zéro de la première somme Si et de la deuxièmes somme S2. L'expression « au moins la première somme » des alinéas c) et d) doit dans ce second mode être interprétée comme « la première somme Si et la deuxième somme S2 ». Selon ce second mode de réalisation, qui représente la forme la plus générale de l'invention, le 30 procédé selon l'invention peut être réécrit comme suit, les étapes a) et a') étant réalisées en parallèle : a) générer un premier signal de référence analogique de forme cos(2mfo.t), puis : - envoyer ledit premier signal de référence analogique au système déphaseur 3036806 8 - recevoir du système déphaseur un signal d'entrée analogique de forme A.cos(2mfo.t+cp), où A est un facteur de proportionnalité connu et quasi constant - multiplier le premier signal de référence analogique et le signal d'entrée analogique, pour fournir un premier signal produit analogique SP1a 5 - intégrer ce premier signal produit analogique entre un temps t et un temps t+1/fo, afin d'obtenir une première somme Si de forme (mA/w).cos(w) a') générer un deuxième signal de référence analogique de forme sin(2mfo.t), puis : - multiplier le deuxième signal de référence numérique et le signal d'entrée analogique Sga, pour fournir un deuxième signal produit analogique SP2a 10 - intégrer le deuxième signal produit analogique entre un temps t et un temps t+1/fo, afin d'obtenir une deuxième somme S2 de forme -(mA/w).sin(q)), b) à la fin de l'étape d'intégration du § a), envoyer un signal de déclenchement de l'étape c), c) calculer la valeur du déphasage cp au moyen de la première somme Si et de la deuxième somme S2 15 d) dès que les moyens de calcul ont acquis l'information à traiter, et en parallèle avec ce traitement, envoi d'un signal de remise à zéro de la première somme Si et de la deuxième somme S2. Ainsi dans ce second mode de réalisation, l'expression « au moins la première somme » désigne à 20 la fois la première somme Si et la deuxième somme S2. Dans ce second mode aussi, l'invention présente deux variantes pour l'étape c), selon que les moyens de calcul sont analogiques ou numériques. Selon la variante analogique, l'amplitude explicitée et le déphasage sont calculables par des 25 moyens analogiques dédiés à partir de la première somme Si et de la deuxième somme S2. Des circuits analogiques (comme par exemple l'AD734) permettent d'obtenir les fonction carré et racine carrée, division et multiplication. On peut donc expliciter A par : A = ('L) 'I S12 +S22 7-1- avec w=2n.fo, et le déphasage, par tan (cp) avec : 30 tan (y) ) = -S2/S1 3036806 9 Selon la première variante, numérique : - pour l'amplitude, ledit dispositif numérique peut calculer directement l'expression de A ci-dessus. Ceci est réalisable par des moyens conventionnels connus de l'homme du métier (unité arithmétique d'un processeur DSP ou implémentation des différentes fonctions arithmétiques 5 dans un FPGA). - pour déterminer le déphasage cp, l'une des méthodes les plus répandues consiste à utiliser une table mémorisant la fonction Arc tangente combinée à une technique d'interpolation linéaire ou polynômiale. 10 Selon la seconde variante, numérique, les calculs de l'amplitude et du déphasage sont réalisés par un circuit ou un algorithme CORDIC qui transforme les coordonnées rectangulaires (51 et S2) en coordonnées polaires (A et cp). Généralement cet algorithme est mis en oeuvre dans un circuit ou une partie de circuit dédié que l'on appellera circuit CORDIC. Globalement, il repose sur des rotations successives (itérations) d'une matrice d'un vecteur normalisé. Le CORDIC est utilisé dans 15 l'invention pour approximer la fonction Arc Tangente. Cet algorithme de calcul de fonctions trigonométriques est maintenant standard. Ainsi, des composants CORDIC sont proposés sans surcoût par les constructeurs dans les circuits logiques programmables (FPGA) qu'ils produisent. Le document suivant détaille cet algorithme : « A survey 20 of CORDIC algorithms for FPGA based computers » de Ray Andraka, FPGA '98 Proceedings of the 1998 ACM/SIGDA sixth international symposium on Field programmable gate arrays, p191-200, ACM, New-York, 1998. Selon cette seconde variante numérique, utilisant un CORDIC, A et cp ne sont pas obtenues par la 25 succession des fonctions des formules ci-dessus, mais de manière itérative, par des approximations successives qui sont propres à ce circuit ou cet algorithme. Les équations de l'algorithme CORDIC sont données ci-dessous : = xi + yi.cli.2 i 30 yi + i = zi + cli.Tan 1(2 i) avec di=1 si yi>0 et -1 sinon. En choisissant les valeurs initiales suivantes, déterminées en utilisant les deux sommes 51 et S2: 3036806 10 xo = (w/n).A.cos Vo = (w/n).A.sin zo = 0, l'algorithme produit après p itérations : 5 xp = (w/n).A.Ap avec Ap = [el \/(1 + 2-20 yp= o zp= Tan-1.(coincp)= sy) L'amplitude fournie à la pième itération sera obtenue à partir de xp : A=( ii 10 et la phase directement à partir de zp. Selon un deuxième aspect, l'invention concerne un dispositif de mesure d'un déphasage cp induit par un système analogique déphaseur fonctionnant à une fréquence fo, comportant : - un premier générateur configuré pour générer un premier signal de référence 15 analogique de forme cos(2n.fo.t), - un premier multiplicateur connecté au premier générateur, configuré pour multiplier le premier signal de référence analogique et un signal d'entrée analogique de forme A.cos(2n.fo.t+(p), où A est un coefficient de proportionnalité, le signal d'entrée analogique provenant du système déphaseur, de sorte à fournir un premier signal 20 produit analogique, - un premier intégrateur analogique connecté au premier multiplicateur, configuré pour intégrer le premier signal produit analogique entre un temps t et un temps t+1/fo, afin d'obtenir une première somme de forme (n.A/w).cos(w), - des moyens de calcul connectés au moins indirectement au premier intégrateur, 25 configurés pour calculer la valeur du déphasage cp au moins au moyen de la première somme. Par connexion indirecte des moyens de calcul, on entend que l'intégrateur est connecté à un échantillonneur-bloqueur qui, lui, est connecté directement aux moyens de calcul. Outre les 30 caractéristiques principales qui viennent d'être mentionnées dans le paragraphe précédent, le dispositif selon l'invention peut présenter une ou plusieurs caractéristiques complémentaires parmi les suivantes, considérées individuellement ou selon les combinaisons techniquement possibles. 3036806 11 Dans le second mode de réalisation, le dispositif de mesure comporte : - un deuxième générateur configuré pour générer un deuxième signal de référence analogique de forme sin(2mfo.t), 5 - un deuxième multiplicateur connecté au deuxième générateur, configuré pour multiplier le deuxième signal de référence analogique et le signal d'entrée analogique, de sorte à fournir un deuxième signal produit analogique, - un deuxième intégrateur analogique connecté au deuxième multiplicateur, configuré pour intégrer le deuxième signal produit analogique entre un temps t et un temps 10 t+1/fo, afin d'obtenir une deuxième somme de forme -(mA/w).sin(cp), les moyens de calcul étant connectés au moins indirectement au deuxième intégrateur, et étant configurés pour calculer la valeur du déphasage cp et le coefficient de proportionnalité A à la fois au moyen de la première somme et de la deuxième somme. 15 Dans ce second mode de réalisation, le dispositif de mesure comprend : - un premier échantillonneur bloqueur connecté entre le premier intégrateur analogique et les moyens de calcul, pour mémoriser les valeurs de sortie du premier intégrateur, - un deuxième échantillonneur bloqueur connecté entre le deuxième intégrateur et le 20 calculateur, pour mémoriser les valeurs de sortie du deuxième intégrateur. Dans un mode de réalisation, le dispositif de mesure comporte un élément de contrôle connecté aux moyens de calcul, ledit élément de contrôle étant configuré pour commander lesdits moyens de calcul. 25 Dans un mode de réalisation, l'élément de contrôle est en outre connecté au premier intégrateur et au deuxième intégrateur, ledit élément de contrôle étant configuré pour commander ledit premier intégrateur et ledit deuxième intégrateur. 30 Dans un mode de réalisation non limitatif, le dispositif déphaseur est un microscope à force atomique, ou un système d'échographie. 3036806 12 L'invention et ses différentes applications seront mieux comprises à la lecture de la description qui suit et à l'examen des figures qui l'accompagnent. BREVE DESCRIPTION DES FIGURES 5 Les figures ne sont présentées qu'à titre indicatif et nullement limitatif de l'invention. Les figures montrent : - à la figure 1, déjà décrite, une représentation schématique d'un dispositif pour mettre en oeuvre un procédé selon un premier art antérieur - à la figure 2, déjà décrite, un diagramme montrant des tensions à différents points du 10 dispositif de la figure 1 - à la figure 3, déjà décrite, une représentation schématique d'un dispositif pour mettre en oeuvre un procédé selon un deuxième art antérieur - à la figure 4, déjà décrite, un diagramme montrant des tensions à différents points du dispositif de la figure 3 15 - à la figure 5, déjà décrite, une représentation schématique d'un dispositif pour mettre en oeuvre un procédé selon un troisième art antérieur - à la figure 6, un dispositif selon le premier mode de réalisation de l'invention - à la figure 7 un synoptique d'un dispositif selon le deuxième mode de réalisation de l'invention ; ce deuxième mode permettant de mesurer le déphasage induit par un 20 dispositif déphaseur dans le cas où un second signal Sr2a permet d'expliciter l'amplitude - à la figure 8, une représentation plus détaillée du dispositif de la figure 7 - à la figure 9, schématise les étapes du procédé selon le deuxième mode de réalisation de l'invention, qui représente la forme la plus générale de l'invention 25 DESCRIPTION DETAILLEE D'AU MOINS UN MODE DE REALISATION DE L'INVENTION L'invention propose un dispositif DISP et un procédé METH pour mesurer le déphasage cp induit par un système déphaseur analogique DP fonctionnant à une fréquence fo, montré à la figure 6. Le système déphaseur DP est apte à délivrer un signal d'entrée analogique Sga=A.cos(wt+cp), à partir d'un premier signal de référence analogique Sr1a=cos(wt). A est l'amplitude du signal 30 d'entrée analogique Sga ; cp est la phase du signal d'entrée analogique Sga ; w est la pulsation et vaut 2mfo. 3036806 13 Dans un mode de réalisation préféré, le système déphaseur DP est un capteur de force d'un microscope à force atomique, ou un système d'échographie. En effet, le dispositif DISP et le procédé METH proposés conviennent tout particulièrement aux fréquences fo moyennes à élevées. En considérant l'intégrale sur une période temporelle du produit entre le signal d'entrée analogique Sga et le premier signal de référence analogique Sr1a=cos(wt), on note que : 21-0,) Tr Si = 1A. cos(wt + w) cos(t) dt = (7A. cos (w) o De même, en considérant l'intégrale sur une période temporelle du produit entre le signal d'entrée Sga et un deuxième signal de référence analogique Sr2a= sin(wt), on note que : 21-0,) Tr S2 = 1A. cos(wt + w) sin(wt) dt = - -(A)A. sin(w) o Il convient de noter qu'ajouter une constante Voff au signal d'entrée analogique Sga n'affecte pas les résultats ci-dessus puisque : 21-[/(,) f021I/oe) Voff. cos(t) dt = 0 et fo Voff. sin(t) dt = 0 15 La figure 6 montre un dispositif DISP de mesure de la phase cp du signal d'entrée Sga conforme à l'invention selon le premier mode de réalisation où l'amplitude A est connue a priori, et fondé sur les égalités ci-dessus. La figure 8 montre un dispositif DISP de mesure de la phase cp du signal d'entrée Sga conforme à 20 l'invention selon le deuxième mode de réalisation où le facteur de proportionnalité A est connu indirectement, a posteriori, ce mode étant plus général. Il est également fondé sur les égalités ci-dessus, et ses étapes sont représentées en figure 9. Pour ces figures 6, 8 et 9, les éléments du dispositif DISP de mesure de la phase cp mettant en 25 oeuvre le procédé METH selon les divers éléments sont désignés comme suit : - un premier générateur G1 de signaux analogiques - un deuxième générateur G2 de signaux analogiques - un premier multiplicateur M1 - un deuxième multiplicateur M2 5 10 3036806 14 - un premier intégrateur 11 - un deuxième intégrateur 12 - des moyens de calcul CC - un premier échantillonneur bloqueur [Bi 5 - un deuxième échantillonneur bloqueur EB2 - un élément de contrôle CF. Le premier générateur G1 est destiné à produire un premier signal de référence analogique Sr1a, à destination du système déphaseur DP. Le deuxième générateur G2 est destiné à produire un 10 deuxième signal de référence analogique Sr2a, en quadrature avec le premier signal de référence analogique Sr1a, dont l'utilisation est expliquée plus loin. Le premier générateur G1 et le deuxième générateur G2 comportent une entrée via laquelle leur est fournie la fréquence fo de fonctionnement du système déphaseur DP. Le premier générateur 15 G1 et le deuxième générateur G2 sont donc configurés pour générer chacun un signal analogique de référence ayant une fréquence fo. Le premier signal analogique de référence Sr1a, généré par le premier générateur G1, est un signal sinusoïdal qui se présente sous la forme : Sr1a=cos(wt). Le deuxième signal analogique de référence Sr2a, généré par le deuxième générateur G2, est un signal sinusoïdal qui se présente sous la forme : Sr2a=sin(wt). 20 Le premier générateur G1 et le deuxième générateur G2 comportent chacun une sortie : la sortie du premier générateur G1 permet de délivrer le premier signal de référence Sr1a au premier multiplicateur Mi; la sortie du deuxième générateur G2 permet de délivrer le deuxième signal de référence Sr2a au deuxième multiplicateur M2. 25 Le premier multiplicateur M1 comporte une première entrée via laquelle lui est fourni le premier signal de référence Sr1a reçu du premier générateur G1. Le premier multiplicateur M1 comporte en outre une deuxième entrée via laquelle lui est fourni le signal d'entrée analogique Sga provenant du dispositif déphaseur DP. Ainsi, le premier multiplicateur M1 est apte à multiplier le 30 premier signal de référence Sr1a et le signal d'entrée analogique Sga, afin de générer un premier signal produit SP1a analogique. Le premier multiplicateur M1 comporte en outre une sortie pour envoyer le premier signal produit SP1a vers le premier intégrateur 11. 3036806 15 Le premier intégrateur 11 comporte une première entrée pour recevoir le premier signal produit SP1a. En outre, le premier intégrateur 11 comporte une deuxième entrée pour recevoir un signal de réinitialisation Rst par l'élément de contrôle CF : le premier intégrateur 11 est configuré pour intégrer le premier signal produit SP1a qu'il reçoit, jusqu'à réception du signal de réinitialisation 5 Rst. Le signal de réinitialisation Rst est envoyé par l'élément de contrôle CF après chaque durée 1/fo. Ainsi, le premier signal produit SP1a est intégré entre un temps t et un temps t+1/fo, pour produire une première somme Si. Le premier intégrateur 11 comporte une sortie pour fournir la première somme Si au premier échantillonneur bloqueur [Bi. Comme montré précédemment, la première somme Si vaut : Tr -coA. cos (cp) 10 De même, le deuxième multiplicateur M2 comporte une première entrée via laquelle lui est fourni le deuxième signal de référence Sr2a reçu du deuxième générateur G2. Le deuxième multiplicateur M2 comporte en outre une deuxième entrée via laquelle lui est fourni le signal d'entrée analogique Sga provenant du dispositif déphaseur DP. Ainsi, le deuxième multiplicateur 15 M2 est apte à multiplier le deuxième signal de référence Sr2a et le signal d'entrée analogique Sga, afin de générer un deuxième signal produit SP2a analogique. Le deuxième multiplicateur M2 comporte en outre une sortie pour envoyer le deuxième signal produit SP2a vers le deuxième intégrateur 12. 20 Le deuxième intégrateur 12 comporte une deuxième entrée pour recevoir le deuxième signal produit SP2a. En outre, le deuxième intégrateur 12 comporte une deuxième entrée pour recevoir un signal de réinitialisation Rst par l'élément de contrôle CF : le deuxième intégrateur 11 est configuré pour intégrer le deuxième signal produit SP2a qu'il reçoit, jusqu'à réception du signal de réinitialisation Rst. Le signal de réinitialisation Rst est envoyé par l'élément de contrôle CF après 25 chaque durée 1/fo. Ainsi, le deuxième signal produit SP2a est intégré entre un temps t et un temps t+1/fo, pour produire une deuxième somme S2. Le deuxième intégrateur 12 comporte une sortie pour fournir la deuxième somme S2 au deuxième échantillonneur bloqueur EB2. Comme montré précédemment, la deuxième somme S2 vaut : Tr - (7 A. sin (q)) 3036806 16 Le premier échantillonneur bloqueur [Bi et le deuxième échantillonneur bloqueur EB2 comportent des sorties pour fournir la première somme Si et la deuxième somme S2 aux moyens de calcul CC. 5 A un facteur près, les moyens de calcul CC reçoivent donc en entrée des approximations du cosinus et du sinus de la phase du signal d'entrée analogique Sga. Les moyens de calcul CC comportent une autre entrée via laquelle leur est fourni un signal de commande d'exécution Ext, pour déclencher la réalisation de calculs par les moyens de calcul CC. Le signal de commande d'exécution Ext est identique au signal de réinitialisation Rst précédemment évoqué. Les moyens 10 de calcul CC sont alors capables de calculer une valeur approximée de la phase cp du signal d'entrée analogique Sga, à partir des approximations du cosinus et du sinus de la phase cp dudit signal d'entrée Sga. Les moyens de calcul CC sont constitués soit de circuits analogiques, soit d'un ou plusieurs circuits 15 numériques. Dans un premier mode de réalisation où le facteur de proportionnalité A est connu a priori, le déphasage est calculable par des moyens analogiques au moyen de la première somme seule, en déterminant cos(p) par : co. S1 cos(p) = K. A 20 Mais il peut aussi être calculé par des moyens numériques. L'une des méthodes les plus simples consiste à utiliser une table mémorisant la fonction Arc cosinus combinée à une technique d'interpolation linéaire ou polynômiale pour calculer le déphasage (p. 25 Dans le second mode de réalisation où le facteur de proportionnalité A est connu a posteriori, il existe aussi la possibilité d'avoir des moyens de calcul analogiques ou numériques. En analogique, l'amplitude explicitée et le déphasage sont calculables par des moyens analogiques dédiés (comme par exemple l'AD734) à partir de la première somme Si et de la deuxièmes somme 52.Pour A, des circuits analogiques permettent d'obtenir les fonctions carré et 30 racine carrée, division et multiplication. On peut donc expliciter A par : A = ('L) 'I S12 +S22 n- 3036806 17 Et pour le déphasage, tan (cp) par le calcul suivant : tan (w)=-52/51 Mais il peut aussi être calculé par des moyens numériques. Pour l'amplitude, le calcul est évident 5 (DSP, unité de calcul conventionnelle). Pour la phase, l'une des méthodes les plus simples consiste à utiliser une table mémorisant la fonction Arc tan combinée à une technique d'interpolation pour calculer le déphasage (p. Selon une variante, ce calcul est réalisé par un circuit ou un algorithme CORDIC. Le document suivant détaille cet algorithme : « A survey of CORDIC algorithms for FPGA based computers » de Ray Andraka, FPGA '98 Proceedings of the 1998 ACM/SIGDA sixth 10 international symposium on Field programmable gate arrays, p191-200, ACM, New-York, 1998. Dans ce cas, A et cp ne sont pas obtenus par la succession des fonctions des formules ci-dessus, mais de manière itérative, par des approximations successives qui sont propres à ce circuit ou cet algorithme. 15 Les équations de l'algorithme CORDIC sont données ci-dessous : xi+i= xi + yi.cli.2 yi + i = zi + cli.Tan 1(2 i) avec di=1 si yi>0 et -1 sinon. 20 En choisissant les valeurs initiales suivantes, déterminées en utilisant les deux sommes 51 et S2 respectivement fournies par les intégrateurs 11 et 12: xo = (w/n).A.cos yo = (w/n).A.sin Zo = 0, 25 l'algorithme produit après p itérations : xp = (w/n).A.Ap avec Ap = .\/(1 + 2-2i) yp = o zp= Tang(-sirup)= cosy) L'amplitude fournie à la pième itération sera obtenue à partir de xp : 30 A=(rc .xp)/(w.Ap) et la phase directement à partir de zp. 3036806 18 On remarque que l'élément de contrôle CF, qui reçoit le signal Sr1a à la fréquence fo, commande de manière synchrone : - la sauvegarde des résultats des intégrations par 11 et 12 dans les échantillonneurs bloqueurs [Bi et EB2 5 - la remise à zéro des intégrateurs 11, 12 - le lancement des moyens de calcul CC. La figure 8 schématise un dispositif DISP mettant en oeuvre le procédé METH selon l'invention dans le second mode. Selon la variante, les moyens de calcul (CC) sont analogiques ou 10 numériques. Dans sa configuration initiale, le dispositif DISP est tel que : - les valeurs de sortie du premier intégrateur 11 et du deuxième intégrateur 12 sont mises à zéro 15 - les phases du premier signal de référence analogique Sr1a et du deuxième signal de référence analogique Sr2a sont mises à zéro, ce qui revient à dire que : - le premier signal de référence analogique Sr1a=cos(wt) est mis à un - le deuxième signal de référence analogique Sr2a=sin(wt) est mis à zéro. 20 Au bout d'un temps 1/fo, le dispositif DISP est remis dans sa configuration initiale et le calculateur CC est activé par le signal de commande d'exécution Ext. Selon une première étape gen_Sra, le premier signal de référence analogique Sr1a et le deuxième signal de référence analogique Sr2a sont générés respectivement par le premier générateur G1 et 25 le deuxième générateur G2. Selon une deuxième étape mult_Sga_Sr1a, le signal d'entrée analogique Sga et le premier signal de référence analogique Sr1a sont multipliés par le premier multiplicateur M1, de sorte à produire le premier signal produit SP1a. 30 Selon une troisième étape mult_Sgn_Sr2a réalisée simultanément à la deuxième étape, le signal d'entrée analogique Sga et le deuxième signal de référence analogique Sr2a sont multipliés par le deuxième multiplicateur M2, de sorte à produire le deuxième signal produit SP2a. 3036806 19 Selon une quatrième étape int_SP1a, le premier signal produit SP1n est intégré par le premier intégrateur 11 pendant une durée 1/fo, de sorte à produire la première somme Si. Comme expliqué précédemment, la première somme Si est une approximation de sin(w) à un facteur 5 près. Selon une cinquième étape int_SP2a réalisée simultanément à la quatrième étape, le deuxième signal produit SP2a est intégré par le deuxième intégrateur 12, de sorte à produire la deuxième somme S2. Comme expliqué précédemment, la deuxième somme S2 est une approximation de 10 cos(w) à un facteur près. Selon une sixième étape mem_S1, la première somme Si est mémorisée par le premier échantillonneur bloqueur [Bi. 15 Selon une septième étape mem_52 réalisée simultanément à la sixième étape, mem_S1, la deuxième somme S2 est mémorisée par le deuxième échantillonneur bloqueur EB2. Selon une huitième étape calc_Phi, les moyens de calcul CC déterminent, au moyen de la première somme Si et de la deuxième somme S2, la phase cp du signal d'entrée analogique Sga. 20 Selon une dixième étape calc_A, le calculateur CC extrait, au moyen de la première somme Si et de la deuxième somme S2, l'amplitude A du signal d'entrée Sg : (copr)V(.912 + S22). Comme vu précédemment, si l'on utilise un CORDIC, ce calcul sera effectué par itérations successives. 25 On note que les intégrateurs 11 et 12 réalisent les intégrations pendant une durée 1/fo, puis immédiatement à la fin de cette durée, les sommes Si, S2 sont transférées aux deux entrées du calculateur CC qui va calculer les valeurs de A et de (p. Bien entendu, l'invention n'est pas limitée aux exemples décrits et représentés car diverses 30 modifications peuvent y être apportées sans sortir de son cadre. REVENDICATIONS1. Procédé (METH) de mesure d'un déphasage cp induit par un système analogique déphaseur (DP) fonctionnant à une fréquence fo et délivrant un signal d'amplitude A connue et quasi constante, comportant les étapes suivantes : a) générer un premier signal de référence analogique de forme cos(2mfo.t), puis : envoyer ledit premier signal de référence analogique au système déphaseur recevoir du système déphaseur un signal d'entrée analogique de forme A.cos(2mfo.t+cp), où A est un facteur de proportionnalité connu et quasi constant multiplier le premier signal de référence analogique et le signal d'entrée analogique, pour fournir un premier signal produit analogique SP1a intégrer le premier signal produit analogique entre un temps t et un temps t+1/fo, afin d'obtenir une première somme Si de forme (mA/w).cos(cp) b) à la fin de l'étape d'intégration du § a), envoyer un signal de déclenchement de l'étape c), c) calculer la valeur du déphasage cp au moyen d'au moins la première somme Si d) dès que les moyens de calcul ont acquis l'information à traiter, et en parallèle avec ce traitement, envoi d'un signal de remise à zéro d'au moins la première somme Si. 2. Procédé (METH) de mesure d'un déphasage cp selon la revendication 1, pour lequel le facteur de proportionnalité A est connu directement, a priori, et dont les alinéas c) et d) se réduisent a: c) calculer la valeur du déphasage cp au moyen de la première somme Si d) dès que les moyens de calcul ont acquis l'information à traiter, et en parallèle avec ce traitement, envoyer un signal de remise à zéro de la première somme Si. 3. Procédé (METH) de mesure selon la revendication 1, pour lequel le facteur de proportionnalité A est connu indirectement, a posteriori, et dans lequel : i) A est explicité par l'adjonction de moyens annexes réalisant une étape a') en parallèle de l'étape a), comportant les sous-étapes suivantes : ii) générer un deuxième signal de référence analogique de forme sin(2mfo.t), puis : ij) multiplier le deuxième signal de référence numérique et le signal d'entrée analogique Sga, pour fournir un deuxième signal produit analogique SP2a ik) intégrer le deuxième signal produit analogique entre un temps t et un temps t+1/fo, 3036806 21 afin d'obtenir une deuxième somme S2 de forme -(mA/w).sin(cp), j) les alinéas c) et d) s'expriment par : c) calculer la valeur du déphasage cp au moyen de la première somme Si et de la deuxième somme S2 5 d) dès que les moyens de calcul ont acquis l'information à traiter, et en parallèle avec ce traitement, envoi d'un signal de remise à zéro de la première somme Si et de la deuxième somme S2. 4. Procédé (METH) de mesure selon la revendication 3 comprenant une étape c) consistant : 10 - à déterminer le facteur de proportionnalité A par: w -1/ + S22 , où Si est la première somme et S2 la seconde somme, et - à effectuer ce calcul par des moyens analogiques. 5. Procédé (METH) de mesure selon la revendication 3 comprenant une étape c) évaluant à 15 l'aide d'un circuit de calcul CORDIC, à la pleme itération le facteur de proportionnalité A à partir de xp : A=( ii .xp)/(w.Ap), et la phase cp directement à partir de zp. 6. Dispositif (DISP) de mesure d'un déphasage cp induit par un système analogique déphaseur (DP) fonctionnant à une fréquence fo, comportant : 20 - un premier générateur (G1) configuré pour générer un premier signal de référence analogique (Sr1a) de forme cos(2mfo.t), - un premier multiplicateur (M1) connecté au premier générateur (G1), configuré pour multiplier le premier signal de référence analogique (Sr1a) et un signal d'entrée analogique (Sga) de forme A.cos(2mfo.t+cp), où A est un coefficient de 25 proportionnalité, le signal d'entrée analogique (Sga) provenant du système déphaseur (DP), de sorte à fournir un premier signal produit analogique (SP1a) - un premier intégrateur analogique (11) connecté au premier multiplicateur (M1), configuré pour intégrer le premier signal produit analogique (SP1a) entre un temps t et un temps t+1/fo, afin d'obtenir une première somme (Si) de forme A.cos(w), 30 - un premier échantillonneur bloqueur ([Bi) connecté entre le premier intégrateur analogique (11) et les moyens de calcul (CC), pour mémoriser les valeurs de sortie du premier intégrateur (11), 3036806 22 - des moyens de calcul (CC) connectés au moins indirectement au premier intégrateur (11), configurés pour calculer la valeur du déphasage cp au moyen de la première somme (Si) - un élément de contrôle (CF) connecté aux moyens de calcul (CC), ledit élément de 5 contrôle (CF) étant configuré pour commander lesdits moyens de calcul (CC). 7. Dispositif (DISP) de mesure selon la revendication 6, comportant en outre : - un deuxième générateur (G2) configuré pour générer un deuxième signal de référence analogique (Sr2a) de forme sin(2mfo.t), 10 - un deuxième multiplicateur (M2) connecté au deuxième générateur (G2), configuré pour multiplier point à point le deuxième signal de référence analogique (Sr2a) et le signal d'entrée analogique (Sga), de sorte à fournir un deuxième signal produit analogique (SP2a), - un deuxième intégrateur analogique (12) connecté au deuxième multiplicateur (M2), 15 configuré pour intégrer le deuxième signal produit analogique (SP1a) entre un temps t et un temps t+1/fo, afin d'obtenir une deuxième somme (S2) de forme -A.sin(w), - un deuxième échantillonneur bloqueur (EB2) connecté entre le deuxième intégrateur (12) et les moyens de calcul (CC), pour mémoriser les valeurs de sortie du deuxième intégrateur (12), 20 - un élément de contrôle (CF) connecté aux moyens de calcul (CC), ledit élément de contrôle (CF) étant connecté au premier intégrateur (11) et au deuxième intégrateur (12), et configuré pour commander lesdits moyens de calcul (CC) les moyens de calcul (CC) étant connectés au moins indirectement au deuxième intégrateur (12), et étant configurés pour calculer la valeur du déphasage cp et le coefficient de 25 proportionnalité A à la fois au moyen de la première somme (Si) et de la deuxième somme (S2). 30