Brevet FR3036902A1 — publié le 20161202

B13863 - DD13823 ARCHITECTURE DE RECEPTEUR RADIO VERSATILE Domaine La présente description concerne le domaine des récepteurs de fréquences radio (RF), et en particulier un récepteur RF capable de sélectionner un canal parmi une pluralité 5 de sous-bandes. Exposé de l'art antérieur Aujourd'hui les combinés portables doivent souvent respecter de multiples normes RF, comme les normes 2G (deuxième génération), 3G, 4G, GPS (système de positionnement global), Wifi 10 (fidélité sans fil), Bluetooth, etc. Dans le but de maintenir les coûts de fabrication et de test le plus bas possible, le nombre de composants discrets utilisés pour mettre en oeuvre un récepteur RF pour une norme donnée s'est réduit en partant de plusieurs centaines jusqu'à atteindre seulement quelques dizaines. Il y a 15 aussi une évolution vers des solutions totalement intégrées. Une solution classique consiste à utiliser une architecture superhétérodyne pour abaisser en fréquence le signal RÎ jusqu'à une fréquence intermédiaire (IF) donnée. La sélection du canal RF dans des architectures de ce type pourrait être réalisée 20 en utilisant l'une de deux approches différentes. Une première approche serait d'utiliser un synthétiseur d'horloge RF pour abaisser en fréquence le signal à la fréquence 3036902 B13863 - DD13823 2 IF donnée, et d'utiliser un composant VCO (oscillateur contrôlé par tension) externe situé hors de la puce, de façon à obtenir un oscillateur local pour mélanger le signal et réaliser l'abaissement de fréquence. De plus il est typique d'utiliser un 5 filtre à quartz, centré sur la fréquence IF, pour éliminer par filtrage les sources d'interférences. La limitation principale de cette solution est qu'une exigence élevée pour le bruit de phase empêche l'intégration du VCO lui-même. En outre, le manque de possibilités de reconfiguration du composant situé hors de la puce 10 empêche de couvrir plusieurs noLmes ayant des largeurs de bande de canal différentes à l'aide d'un seul composant. Une approche alternative serait d'utiliser un synthétiseur de fréquence fixe pour réaliser l'abaissement de fréquence, et de réaliser le filtrage en utilisant un filtre 15 versatile. Cependant, une capacité de reconfiguration de la fréquence centrale est pratiquement impossible à obtenir -dans un tel cas, et la contrainte en termes de largeur de bande est extrêmement élevée. La publication de Pui-In Mak et al. intitulée "Two-step 20 Channel Selection-A Novel Technique for Reconfigurable Multistandard Transceiver Front-Ends", IEEE transactions on circuits and systems-I: Regular papers, Vol.52, No.7, July 2005, propose une partition du processus de sélection de canal entre des dispositifs frontaux RF et IF analogiques, de sorte que seule 25 une sélection grossière est nécessaire au niveau de la fréquence RF, et qu'une sélection fine est réalisée au niveau de la fréquence IF. Toutefois, bien que la solution décrite par Mak et sl. assure un bon compromis entre les deux solutions décrites 30 précédemment, elle comporte des inconvénients en ce qui concerne la précision de la sélection de fréquence, et en ce qui concerne le facteur de qualité qui peut être obtenu. On a donc besoin d'une architecture de récepteur alternative assurant une sélection de canal avec une meilleure 35 précision et un facteur de qualité supérieur par rapport aux 3036902 313863 - DD13823 3 solutions existantes, et d'une solution ayant une capacité de reconfiguration pour un fonctionnement multinorme. Résumé Un objet de modes de réalisation de la présente description est de répondre au moins partiellement à un ou plusieurs besoins de l'art antérieur. Selon un aspect, on prévoit un récepteur RF comprenant : un circuit d'abaissement de fréquence et d'échantillonnage adapté à : recevoir un signal RF d'entrée ayant une bande de signal 10 comprenant une pluralité de sous-bandes, chaque sous-bande comprenant une pluralité de canaux séparés par_ des espaces de canal de fréquence ; réaliser une transposition de fréquence et un échantillonnage pour générer un signal en temps discret dans lequel l'une sélectionnée de la pluralité de sous-bandes est 15 amenée d'une bande de fréquences initiale à une bande de fréquences inférieure ; et un filtre en temps discret ayant une bande passante variable, la bande passante du filtre en temps discret pouvant être contrôlée pour sélectionner l'un quelconque de la pluralité de canaux de la sous-bande sélectionnée. 20 Selon un mode de réalisation, le filtre en temps discret est contrôlable pour sélectionner un premier canal de la sous-bande sélectionnée en amenant une fréquence centrale du filtre en temps discret à une fréquence du premier canal. Selon un mode de réalisation, le circuit d'abaissement 25 de fréquence et d'échantillonnage comprend : un premier circuit de transposition adapté à transposer la sous-bande sélectionnée de la bande de fréquences initiale vers une bande de fréquences intermédiaire sur la base d'un premier signal de fréquence ; un circuit de génération de signal de fréquence adapté à générer le 3.0 premier signal de fréquence sur la base d'un signal de fréquence initiale généré en fonction de la sous-bande à sélectionner ; et un deuxième circuit de transposition adapté à transposer la sous-bande sélectionnée de la bande de fréquences intermédiaire vers la bande de fréquences inférieure. 3036902 B13863 - DD13823 4 Selon un mode de réalisation, le premier circuit de transposition comprend un mélangeur adapté à mélanger le signal d'entrée RF avec le premier signal de fréquence pour générer un signal intermédiaire ; le circuit d'abaissement de fréquence et 5 d'échantillonnage comprend un circuit d'échantillonnage piloté par un deuxième signal de fréquence pour échantillonner le signal intermédiaire et pour générer un signal en temps discret intermédiaire ; et le deuxième signal de fréquence est généré par le circuit de génération de signal de fréquence sur la base du 10 signal de fréquence initiale. Selon un mode de réalisation, le circuit de génération de signal de fréquence est adapté à générer le deuxième signal de fréquence en divisant le signal de fréquence initiale par un entier. 15 Selon un mode de réalisation, le deuxième circuit de transposition comprend : un décimateur adapté à décimer le signal à la fréquence centrale de la bande de fréquences intermédiaire et à transposer la bande de fréquences intermédiaire vers la bande de fréquences inférieure, dans lequel la décimation diminue la 20 cadence d'échantillonnage à fd-fs/Md, où fs est la fréquence du deuxième signal de fréquence, et Md est l'ordre de décimation du décimateur égal à un entier impair supérieur ou égal à 3 ; et un filtre anti-repliement adapté à réaliser un filtrage antirepliement avant la décimation, le filtre anti-repliement étant 25 adapté à avoir une bande passante d'une largeur égale ou supérieure à la largeur de bande combinée de la pluralité de canaux. Selon un mode de réalisation, le filtre anti-repliement comprend : un étage de filtre TIR adapté à recevoir la sous-bande 30 sélectionnée à la bande de fréquences intermédiaire ; et un filtre FIR couplé à une sortie du filtre TIR. Selon un mode de réalisation, le filtre anti-repliement est agencé pour avoir : une fréquence centrale à f5/4, où fs est la fréquence du deuxième signal de fréquence ; une largeur de 35 bande passante supérieure ou égale à la largeur de bande de la 3036902 E13863 - DD13823 sous-bande sélectionnée ; et des caractéristiques de bande de réjection rejetant le signal à IF1em*fd, où IF10 est la fréquence centrale du filtre anti-repliement, m est un entier supérieur ou égal à 1, et fd est égal à la fréquence fs/Md. Selon un mode de réalisation, le circuit de génération de signal de fréquence comprend une boucle à verrouillage de phase ayant un chemin de contre-réaction comprenant un circuit de division adapté à diviser le signal de fréquence initiale par un entier N, la valeur de N étant ajustée sur la base de la sous- bande à sélectionner. Selon un mode de réalisation, le filtre en temps discret est un filtre IIR à traitement en temps discret ayant une fréquence centrale ajustable, et une fonction de transfert Hc(z) basée sur l'équation : (1-- fl) H(z) == Gy 1-- (a +jy) z-1 où Gv est un gain en tension du filtre, et a, p et y sont des coefficients, les coefficients a et y étant variables et sélectionnés de telle sorte que (147>1. Selon un mode de réalisation, le coefficient p est 20 ajustable afin de contrôler la largeur de bande du filtre en temps discret. Selon un mode de réalisation, le filtre en temps discret comprend une pluralité de condensateurs commutés parmi lesquels au moins l'un a une capacité variable afin de sélectionner l'un 25 de la pluralité de canaux de la sous-bande sélectionnée. Selon un mode de réalisation, le filtre en temps discrt est adapté à avoir une largeur de bande passante variable entre une pluralité de valeurs, la pluralité de condensateurs commutés comprenant en outre au moins un condensateur adapté à avoir une 30 capacité variable pour sélectionner l'une de la pluralité de largeurs de bande passante. Selon un mode de réalisation, le filtre en -emps discret comprend : un premier amplificateur opérationnel à transimpédance ayant une première entrée couplée par l'intermédiaire d'un premier 3036902 313863 - DD13823 6 condensateur commuté à une première entrée pour recevoir une première composante de signal à partir du circuit d'abaissement de fréquence et d'échantillonnage ; et un deuxième amplificateur opérationnel à transimpédance ayant une deuxième entrée couplée par l'intermédiaire d'un deuxième condensateur commuté à une deuxième entrée pour recevoir une deuxième composante de signal à partir du circuit d'abaissement de fréquence et d'échantillonnage. Selon un mode de réalisation, le filtre en temps discret comprend en outre : un troisième condensateur couplé entre 10 l'entrée et une sortie du premier amplificateur opérationnel à transimpédance ; un quatrième condensateur columté couplé entre l'entrée et la sortie du premier amplificateur opérationnel à transimpédance ; un cinquième condensateur couplé entre l'entrée et une sortie du deuxième amplificateur opérationnel à 15 transimpédance ; un sixième condensateur comuuté couplé entre l'entrée et la sortie du deuxième amplificateur opérationnel à transimpédance ; un septième condensateur commuté couplé entre l'entrée du premier amplificateur opérationnel à transimpédance et la sortie du deuxième amplificateur opérationnel à transimpédance ; un huitième condensateur commuté couplé entre la sortie du premier amplificateur opérationnel à. transimpédance et l'entrée du deuxième amplificateur opérationnel à transimpédance ; et un circuit de commande pour générer des signaux de sélection pour contrôler la capacité d'au moins l'un des deuxième, troisième, quatrième, cinquième, sixième, septième et huitième condensateurs sur la base du canal à sélectionner. Selon un autre aspect, on prévoit un procédé de réception RF comprenant : recevoir par un récepteur RF un signal d'entrée RF ayant une bande de signal comprenant une pluralité de sous-bandes, chaque sous-bande comprenant une pluralité de canaux séparés par des espaces de canal de fréquence ; réaliser une transposition de fréquence et un échantillonnage pour générer un signal en temps discret dans lequel l'une sélectionnée de la pluralité de sous-bandes est amenée d'une bande de fréquences initiale vers une bande de fréquences inférieure ; et contrôler 3036902 B13863 - DD13823 7 un filtre en temps discret, ayant une bande passante variable, pour sélectionner l'un de la pluralité de canaux de la sous-bande sélectionnée. Brève description des dessins 5 Les fonctionnalités et avantages susmentionnés, et d'autres, apparaitront clairement avec la description détaillée suivante de modes de réalisation, donnés à titre d'illustration et non de limitation, en faisant référence aux dessins joints dans lesquels : 10 la figure 1 illustre schématiquement un récepteur RF selon un exemple de réalisation de la présente description ; la figure 2 représente des graphiques de fréquence représentant une sélection de canal par le récepteur RF de la figure 1 selon un exemple de réalisation ; 15 la figure 3A illustre un circuit d'abaissement de fréquence et d'échantillonnage du récepteur RF de la figure 1 plus en détail selon un exemple de réalisation ; les figures 3B, 3C et 3D illustrent schématiquement des exemples de réalisation du circuit de la figure 3A ; 20 la figure 4 illustre schématiquement le récepteur RF de la figure 1 plus en détail selon un exemple de réalisation de la présente description ; la figure 5A illustre schématiquement le récepteur RF de la figure 4 encore plus en détail selon un exemple de 25 réalisation de la présente description ; la figure 5B illustre des graphiques représentant des paramètres dans le récepteur de la figure 4 pour une plage de fréquences RF selon un exemple de réalisation ; la figure 6 est un diagramme spectral illustrant un 30 exemple de la fonction de transfert d'un filtre anti-repliement des figures 4 et 5A ; la figure 7A illustre schématiquement le filtre antirepliement des figures 4 et 5A plus en détail selon un exemple de réalisation ; 3036902 B13863 - DD13823 8 la figure 7B est un diagramme de réponse en fréquence de filtres représentant les réponses de filtres FIR-IIR et IIRFIR selon un exemple de réalisation ; la figure 8 illustre schématiquement plus en détail un 5 filtre passe-bande variable en temps discret de la figure 1 selon un exemple de réalisation ; la figure 9 est un graphique représentant un glissement de fréquence du filtre passe-bande variable en temps discret de la figure 1 selon un exemple de réalisation de la présente 10 description ; et la figure 10 est un graphique représentant un exemple de la fonction de transfert d'un circuit de décimation et de filtrage en temps discret de la figure 5A selon un exemple de réalisation. 15 Description détaillée Dans la présente description, le terme "connecté" est utilisé pour désigner une connexion électrique directe entre des composants, alors que le terme "couplé" est utilisé pour désigner une connexion électrique qui peut être directe, ou qui peut se 20 faire par l'intermédiaire d'un ou plusieurs composants intermédiaires comme des résistances, des condensateurs ou des transistors. Le terme "approximativement" est utilisé pour désigner une plage de plus ou moins 10% autour de la valeur en question. 25 La figure 1 illustre schématiquement un récepteur RF 100 selon un exemple de réalisation. Le récepteur 100 comprend une antenne RF 102 pour recevoir un signal d'entrée radiofréquence RFIN. Le récepteur RF 100 est par exemple capable de recevoir et de démoduler un canal 30 choisi parmi l'une d'une pluralité de sous-bandes. En particulier comme on va le décrire plus en détail dans la suite, le signal RF RFIN comprend par exemple une bande de signal BWRF comprenant une pluralité de sous-bandes BWIF, chaque sous-bande comprenant 2K canaux, où K est un entier supérieur ou égal à 1. Si on appelle 3036902 B13863 - DD13823 9 AFCH, l'espace de fréquence entre chaque canal, chaque sous-bande BWIF a ainsi par exemple une largeur de bande de 2KAFcH. L'antenne 102 est couplée à un circuit d'abaissement de fréquence et d'échantillonnage (DOWN-CONVERTING AND SAMPLING) 5 104. Le circuit 104 réalise par exemple une transposition de fréquence sur le signal d'entrée RF afin d'abaisser une sous-bande sélectionnée parmi les sous-bandes de sa bande de fréquences initiale à une bande de fréquences inférieure égale à IF2 0±KAFCH, où IF20 est une fréquence centrale de la bande de fréquences 10 inférieure. La fréquence centrale IF20 reste par exemple approximativement à la même fréquence quelle que soit celle des sous-bandes qui est sélectionnée. Le circuit d'abaissement de fréquence et d'échantillonnage 104 réalise aussi par exemple un échantillonnage à une 15 fréquence d'échantillonnage fs afin de générer un signal temporel discret. La fréquence d'échantillonnage fs est par exemple générée par un circuit de boucle à verrouillage de phase (PLL CIRCUIT) 106 sur la base d'un signal de fréquence généré par un oscillateur local (LO) 107 qui est par exemple un VCO ou similaire. CORMe cela 20 est représenté par une flèche en pointillé en figure 1, dans certains mode de réalisation le circuit PLL 106 génère aussi un signal de fréquence fLoRF utilisé par le circuit 104 pour abaisser en fréquence une sous-bande sélectionnée du signal RF, par exemple en utilisant un mélangeur (non illustré en figure 1). 25 L'abaissement de fréquence appliqué au signal RF RFIN est par exemple variable en fonction de la sous-bande à sélectionner. Cette variation est par exemple obtenue en faisant varier la fréquence du signal fs et/ou du signal fLcHF fourni par la boucle à verrouillage de phase 106. En particulier, le circuit. 30 106 reçoit par exemple un signal de commande SB indiquant une sous-bande à sélectionner et le circuit PLL 106 génère la fréquence du signal fs et/ou fL0RF en fonction du signal de commande SB. La variation dans le signal de fréquence fs et/ou fLORF est par exemple réalisée par pas grossiers. En effet, la 35 taille du pas entre les niveaux de fréquence doit permettre la 3036902 B13863 - DD13823 10 sélection d'une sous-bande comprenant :une pluralité de 2K canaux, plutôt qu'un canal unique. Ce relâchement dans la précision par rapport au cas dans lequel la sélection de canal est réalisée du côté PLL permet par exemple d'intégrer sur une puce au moins une 5 partie du circuit PLL 106, comme son oscillateur contrôlé par une tension (non illustré en figure 1). La sortie du circuit d'abaissement de fréquence et d'échantillonnage 104 est couplée à un filtre en temps discret (DTF) 108, qui a par exemple une bande passante qu'on fait glisser 10 sur la base d'un signal de sélection de canal CH. La fréquence centrale fo du filtre 108 peut être contrôlée de façon à sélectionner l'un des 2K canaux d'une sous-bande sélectionnée. En particulier, la fréquence centrale fo du filtre 108 est accordée sur un k-ième canal souhaité parmi les 2K canaux formant la sous- 15 bande sélectionnée, de façon à réaliser une sélection de canal et à éliminer par filtrage les interférences. Dans certains modes de réalisation, la largeur de bande du filtre 108 peut aussi être ajustée afin de couvrir des applications multinormes. Par conséquent, comme cela est représenté par une flèche en pointillés 20 en figure 1, le DTF 108 reçoit aussi par exemple un signal de sélection de largeur de bande BW, et est adapté à faire varier la largeur de bande de sa bande passante en fonction de ce signal. Le DTF 108 est par exemple un filtre TIR (à réponse impulsionnelle infinie), mis en oeuvre par exemple par un circuit 25 à capacités commutées comprenant un ou plusieurs condensateurs variables pour ajuster la fréquence centrale et la largeur de bande du DTF. Dans certains modes de réalisation décrits plus en détails ci-après, le DTF 108 est un circuit en temps discret de type biquadratique comprenant deux OTA (amplificateurs opéra- 30 tionnels à transimpédance, non illustrés en figure 1). La sortie du DTF 108 est par exemple couplée à un convertisseur analogique-numérique 110, qui convertit le signal analogique en temps discret en un signal numérique. Le signal numérique est par exemple démodulé par des circuits de traitement 35 numérique bien connus de l'homme de l'art et qui ne sont pas 3036902 313863 - DD13823 11 illustrés dans les figures. Par exemple, de tels circuits de traitement numérique peuvent comprendre un ou plusieurs circuits de décimation entière variable, un filtre de canal de bande de base variable et un circuit variable d'interpolation/décimation 5 non entière. La figure 2 représente des graphiques de fréquence représentant une sélection de canal par le récepteur RF 100 de la figure 1. Comme cela est illustré, dans un exemple, le signal RF comprend des sous-bandes voisines S31 et S32 qui correspondent 10 par exemple à une norme de communication, et des sous-bandes voisines SB3 et SB4. Chaque sous-bande comprend par exemple 2K canaux, bien que dans des variantes de réalisation une ou plusieurs des sous-bandes puissent comporter un nombre de canaux différents par rapport aux autres. Dans un tel cas, la largeur de 15 bande BWIF est égale à la largeur de bande de la sous-bande la plus grande. Dans l'exemple de la figure 2, chaque sous-bande comprend 10 canaux, c'est à dire que K est égal à 5. Dans des variantes de réalisation, K est égal à au moins 10, et est par exemple égal à environ 50. Chaque canal est par exemple séparé 20 d'un autre par un espacement de fréquence AfcH compris entre 1 et 50 KHz, par exemple d'environ 10 KHz. L'une sélectionnée des sous-bandes est transposée vers la bande de fréquences IF2 0±KAfcH. Par exemple, chacune des sous-bandes SB1 à S34 est centrée sur des fréquences RF tombant dans 25 la plage de 400 MHz à 3 GHz. Dans un exemple, les sous-bandes SB1 et SB2 sont centrées sur des fréquences d'environ 400 MHz et les sous-bandes SB3 et SB4 sont centrées sur des fréquences d'environ 800 MHz, bien que deux nombreuses autres fréquences soient possibles. La fréquence centrale IF20 de la bande de fréquences 30 la plus basse est par exemple dans la plage de 1 MHz à 10 MHz, et dans un mode de réalisation est égale à environ 5 MHz. Une courbe 202 en figure 2 représente la fonction de transfert du filtre en temps discret 108 de la figure 1, qui est décrit plus en détail dans la suite en relation avec la figure 35 10. On fait glisser la fréquence centrale de ce filtre afin de 3036902 B13863 - DD13823 12 sélectionner l'un des 2K canaux de la sous-bande sélectionnée, et dans certains cas la largeur de bande du filtre est ajustée. La figure 3A illustre le circuit d'abaissement de fréquence et d'échantillonnage de la figure 1 plus en détail selon 5 un exemple dans lequel il comprend une pluralité de circuits de transposition pour amener progressivement une sous-bande sélectionnée depuis sa bande de fréquences initiale jusqu'à la bande de fréquences inférieure. Par exemple, le circuit 104 comprend un circuit de transposition (TRANSP01) 302 pour abaisser 10 la sous-bande vers une bande de fréquences intermédiaire IF1=IF1 0±KAfCH, où IFlo est une fréquence centrale de la bande de fréquences intermédiaire, et un circuit de transposition (TRANSP02) 304 pour abaisser la bande de fréquences intermédiaire vers la bande de fréquences inférieure IF2=1F2 0±KAfCH- Un 15 échantillonnage est par exemple réalisé dans l'un ou dans les deux circuits de transposition 302, 304, comme on va le décrire maintenant en référence aux figures 3B à 3D. Les figures 3B à 3D illustrent schématiquement des exemples de réalisation des circuits de transposition 302 et 304. 20 Seules les fonctions de transposition principales de ces circuits sont illustrées, et l'homme de l'art saura comment sélectionner des filtres appropriés pour mettre en oeuvre ces circuits. Comme cela est illustré en figure 3B, dans un mode de réalisation le circuit de transposition 302 comprend un mélangeur 25 306, qui mélange le signal d'entrée REIN avec un signal de fréquence fLoRF généré sur la base d'un signal. fLo provenant de l'oscillateur de référence 107 pour générer le signal dans la bande intermédiaire IF1. Le circuit de transposition 304 comprend un circuit d'échantillonnage 308 pour échantillonner le signal à 30 une fréquence fs, égale par exemple à environ quatre fois la fréquence centrale du signal de bande intermédiaire 1E1, et un décimateur 310 pour réduire le nombre d'échantillons d'un facteur Md, et ainsi abaisser en fréquence la bande de fréquences intermédiaire IF1 à la bande de fréquences inférieure IF2. 3036902 313863 - DD13823 13 Comme cela est illustré en figure 30, dans un autre mode de réalisation, le circuit de transposition 302 comprend un circuit d'échantillonnage 312, qui sous-échantillonne le signal d'entréeRFIN. Ainsi, la fréquence d'échantillonnage fs est dans 5 ce cas égale, par exemple, à moins que la fréquence centrale fRF de la sous-bande sélectionnée. L'opération d'échantillonnage génère ainsi le signal à la bande de fréquences intermédiaire IF1. Le circuit de transposition 304 comprend un décimateur 314 pour réduire le nombre d'échantillons d'un facteur Md, et ainsi 10 abaisser en fréquence la bande de fréquences intermédiaire IF1 à la bande de fréquences inférieure IF2. Comme cela est illustré en figure 3D, dans un autre mode de réalisation, le circuit de transposition 302 comprend un circuit d'échantillonnage 316, qui sous-échantillonne le signal 15 d'entrée RFIN. Ainsi, la fréquence d'échantillonnage fsi est dans ce cas égale, par exemple, à moins que la fréquence centrale fRF de la sous-bande sélectionnée. L'opération d'échantillonnage génère ainsi le signal à la bande intermédiaire IF1. Le circuit de transposition 304 comprend un autre circuit d'échantillonnage 20 318, qui par exemple sous-échantillonne le signal à la bande de fréquences intermédiaire IF1 en appliquant une fréquence d'échantillonnage fs2. La fréquence d'échantillonnage f52 est par exemple égale à moins que la fréquence centrale IF10 de la bande de fréquences intermédiaire IF1. La bande de fréquences 25 intermédiaire IF1 est ainsi abaissée à la bande de fréquences inférieure IF2. Dans des variantes de réalisation, des éléments des modes de réalisation des figures 3B à 3D pourraient être combinés selon différentes combinaisons. Par exemple, le circuit 30 d'échantillonnage 308 et le décimateur 310 de la figure 33 pourraient être remplacés par le circuit de sous-échantillonnage 318. Dans un autre exemple, le mélangeur 306 de la figure 33, ou les circuits d'échantillonnage 312 et 316 des figures 3C et 3D 35 pourraient être remplacés par des circuits d'échantillonnage en 3036902 B13863 - DD13823 14 temps discret et passe-bande réalisant un abaissement de fréquence sur la base de la relation fRF-0- (L+)xfs, où fRF_o est la fréquence RF centrale de la sous-bande- à sélectionner et à abaisser, fs est la fréquence d'échantillonnage, L est l'harmonique utilisé pour obtenir l'abaissement, et = 0, 1/2, 1/4, est le rapport indiquant où le filtre de la bande de fréquences intermédiaire IF1 doit être centré, respectivement à fs, fs/2 ou f5/4. La figure 4 illustre le récepteur RF 100 de la figure 1 10 plus en détail dans le cas où le circuit d'abaissement et d'échantillonnage 104 est mis en oeuvre selon le mode de réalisation de la figure 3E. Un filtre anti-repliement 402 est par exemple prévu entre le mélangeur 306 et le circuit d'échantillonnage 308. Ce 15 filtre 402 est par exemple un filtre passe-bande analogique ou bien il pourrait être directement intégré dans un échantillonnage courant. Il assure un filtrage anti-repliement à la fréquence N.fs, ainsi qu'un filtrage du signal image IMGIFi. Ce filtre a par exemple une bande passante centrée sur la fréquence IF10 et 20 une largeur de bande d'environ 20 MHz. En outre, un filtre en temps discret (DTF) 404 est par exemple prévu avant le décimateur 310, et assure un filtrage antirepliement pour l'opération de décimation ainsi qu'une réjection d'image IF1 au vu de la bande de fréquences inférieure IF2. Cette 25 image est positionnée à -IF101-2IF20. En outre, la largeur de bande BWIF1 de ce filtre est adaptée pour couvrir toute la plage de fréquences de la sous-bande sélectionnée, en d'autres termes la plage de fréquences 2KAfcH, de façon à ne pas éliminer par filtrage le signal lui-même. Typiquement, BWIF1>2KAfcH. Le DTF 404 est par 30 exemple mis en oeuvre par un ou plusieurs filtres IIR (filtres à réponse impulsionnelle infinie) et/ou un ou plusieurs filtres FIR (filtres à réponse impulsionnelle finie) en fonction du niveau de réjection de repliement requis. Bien que cela ne soit pas illustré en figure 4, dans 35 certains modes de réalisation un ou plusieurs autres étages de 3036902 E13863 - DD13823 15 décimation et d'anti-repliement pourraient être ajoutés afin de réduire encore d'avantage la fréquence fmc_ à laquelle le convertisseur analogique-numérique 110 fonctionne. L'oscillateur de référence 107 est mis en oeuvre par un 5 oscillateur à quartz dans l'exemple de la figure 4, bien que dans des variantes de réalisation on puisse utiliser des types d'oscillateur différents. La boucle à verrouillage de phase 106 comprend par exemple un diviseur 406 pour diviser par un facteur R le signal de fréquence généré par l'oscillateur 107. Le signal 10 divisé est fourni à un mélangeur 408 pour le mélanger avec un signal de fréquence de contre-réaction fFB. La sortie du mélangeur 408 est couplée, par exemple par l'intermédiaire d'un filtre passe-bas variable 410, à un oscillateur contrôlé par tension 412, qui génère un signal de fréquence fpu,. Le signal fp1,1, a par 15 exemple sa fréquence divisée par un entier N par un diviseur de fréquence 414 afin de générer le signal de contre-réaction fFB. Comme cela est représenté en figure 4, le signal fpu, peut fournir directement le signal de fréquence f -LORF au mélangeur 306. En variante, le signal fpu, pourrait être divisé par un autre 20 diviseur de fréquence (non illustré en figure 4) pour générer le signal fL0RF. Le signal d'échantillonnage fs est par exemple généré en divisant le signal fpu, par un entier variable M avec un diviseur de fréquence 416. Ainsi les deux signaux de fréquence fLORF 25 verrouillage de phase commune. L'entier N est par exemple variable afin d'assurer une sélection de fréquence grossière. Par exemple, dans un mode de réalisation, un changement incrémentiel de l'entier N provoque un décalage BWch du signal fLoRF égal à largeur de bande d'une sous- 30 bande, c'est à dire 2kAfcH. La figure 5A illustre schématiquement des parties du récepteur RF 100 de la figure 4 encore plus en détail. Comme cela est illustré en figure 5A, la connexion en série d'un commutateur 502, d'un filtre passe-bande 504, d'un amplificateur à faible 35 bruit (LNA) 506 et d'un autre filtre passe-bande 508 est par et fs sont par exemple générés en utilisant une boucle à 3036902 E13863 - DD13823 16 exemple couplée entre l'antenne 102 et le mélangeur 306, et forme un dispositif frontal radio. Le commutateur 502 permet par exemple à l'antenne 102 d'être utilisée à la fois par un récepteur 100, et par un émetteur (non illustré dans les figures). Dans certains modes de réalisation, le filtre passe-bande 504 est un composant hors puce ayant une bande passante d'une largeur de bande qui est compatible avec les sous-bandes SB1, SB2, etc., et est typiquement égale à environ 20 MHz. Le mélangeur 306 comprend des circuits 306A et 306B recevant respectivement des composantes I et Q en 10 quadrature du signal RF. Le circuit 306A mélange la composante I avec le signal de fréquence fLoRF retardé de 90° par un circuit de retard de phase 510. Le circuit 306E mélange la composante Q avec le signal de fréquence fLoRF. Dans l'exemple de la figure 5A, le signal fLoRF est généré en divisant la fréquence du signal 15 fPLL par un entier R', qui dans certains modes de réalisation est réglé égal à 4. Une telle division de fréquence est avantageuse en ce qu'elle augmente la fréquence de fonctionnement du VCO, ce qui conduit à un facteur de qualité supérieur. La sortie du circuit 306A est par exemple fournie au 20 filtre passe-bande 402 par l'intermédiaire d'un amplificateur à gain variable 514A. De façon similaire, la sortie du circuit 306B est par exemple fournie au filtre passe-bande 402 par l'intermédiaire d'un amplificateur à gain variable 514E. Le circuit d'échantillonnage 308 comprend par exemple un circuit d'échantil- 25 lonnage 308A pour échantillonner le signal de la composante I, et - un autre circuit d'échantillonnage 308E pour échantillonner le signal de la composante Q. En outre, le décimateur 310 comprend par exemple un circuit de décimation 310A recevant le signal de la composante I, et un circuit de décimation 310E recevant le 30 signal de la composante Q. Le circuit ADC 110 comprend par exemple un ADC 110A pour réaliser une conversion numérique du signal de la composante I, et un ADC 110E pour réaliser une conversion numérique du signal de la composante Q. On notera que le convertisseur analogique-numérique 110 35 fonctionne à une fréquence fApc=fs/Md, où Md est l'ordre de 3036902 B13863 - DD13823 17 décimation appliqué par le décimateur 310. Dans certains modes de réalisation, la fréquence centrale IF10 du DTF 404 est réglée à fs/4- Un avantage de l'utilisation d'une fréquence d'échan5 tillonnage fs relativement élevée est que cela soulage les contraintes sur la réjection d'image réalisée par le filtre RF 402. Un avantage de l'utilisation d'une fréquenCe d'échantillonnage fs relativement faible est que cela réduit la consommation d'énergie des filtres en temps discret 404 et 108 et permet au 10 décimateur 310 d'appliquer un ordre de décimation Md plus faible. En outre, la fréquence IF20 est égale à IF10/Md, et ainsi en augmentant Md, la fréquence IF20 peut être réduite. Dans un mode de réalisation, Md est un entier impair. Dans un exemple, les compromis susmentionnés conduisent 15 à une fréquence d'échantillonnage centrale fso qui est réglée à environ 126 MHz, et l'ordre de décimation Md est réglé par exemple égal à 7. En outre, la fréquence centrale IFlo de la bande de fréquences intermédiaire est par exemple sélectionnée pour être approximativement égale à 31,5 MHz, et ainsi la fréquence 20 d'échantillonnage centrale fADCO de l'ADC est égale à fs0 /Md=18MHz. Cependant, de nombreuses autres valeurs seraient possibles. La fréquence d'échantillonnage fs est par exemple générée par la même PLL que celle utilisée pour la génération du 25 signal fLoRF, de telle sorte qu'une seule synthèse de fréquence est réalisée. Dans un mode de réalisation, fs=fPLL/M. La PLL fonctionne par exemple à R' fois la fréquence souhaitée, et ainsi fLORF=fPLL/R'. La bande de fréquences intermédiaire IF1 30 générée sur la base d'une fréquence d'oscillateur qui est supérieure à la fréquence de canal fRF, IFlup= f -LORFup-fRF, ou sur la base local fLoRFdw qui est inférieure à sorte que IF1dw=fRF--f -LORFdw- Il en 35 IFldw=f-RF- f PLL/R =fPLL/4.M d'une fréquence la fréquence de résulte que : pourrait être local fLORFup de sorte que d'oscillateur canal fRF, de (1) 3036902 B13863 "- DD13823 18 fPLL= (4.R' .1\1) fRF/ (4.M+R' ) (2) =* fRF/(4.M+RI) (3) fLORFolw=4'M'fRF/ (4.1v1+R' ) (4) IFlup= fPLL/R'-fRF=fPLL/414 (5) 5 =* fPLL=(4R.M) fRF/ (4.M-R' ) (6) IF1up-R' - fRF/ (4-1,4-R ) (7) fL0RFup=4.M.fRF/ (41'1-R' ) (8) La fréquence centrale IF20 de la bande de fréquences inférieure IF2 est le résultat de l'abaissement en fréquence 10 résultant du produit de convolution entre l'harmonique de rang L de fADC et la bande de fréquences inteLmédiaire IF1. Cette fréquence IF20 peut être exprimée de la façon suivante : /F20= min [(/F1 - = IF1 - (9) md 7 28 La fréquence du signal fiDLL généré par la boucle à 15 verrouillage de phase a un pas fini dépendant du rapport de division N de la PLL. Le premier abaissement en fréquence assure une sélection de sous-bande RF de K canaux espacés de AfcH et réalise une sélection de canal grossière : fPLL=N'R' (10) 20 Dans un exemple, le produit R'-2K. AfCH est fixé à une valeur d'environ 4 MHz, ce qui implique que 2K. 8fcH=1 MHz. Dans le cas où K-50, cela implique un espacement de canal AfcH de 10 KHz La valeur de la fréquence centrale fRF de la sous-bande 25 sélectionnée du signal d'entrée RF peut être définie comme suit sur la base du cas infradyne de l'équation (4) susmentionnée : fRF=N.2K- AfcR.(4.M+R')/4-M (11) où M et N sont les entiers de la PLL de la figure 4. La plage de M est par exemple la suivante : 30 M = fRF il, où [.1 est la partie entière (arrondi) (12) 4 FIF1dw AI= R, [if RF 11, où H est la partie entière (arrondi) (13) 4 Flo 3036902 B13863 - DD13823 19 L'entier N est par exemple déterminé par : N=[fRF. (4.M/2K.AfcH.(4-M+P')] (14) La figure 5B représente : 5 un graphique 520 fournissant des exemples de valeurs de l'entier N pour une plage de fréquences de 380 à 430 MHz ; un graphique 522 fournissant des exemples de valeurs de l'entier M pour la plage de fréquences de 380 à 430 MHz ; un graphique 524 fournissant des exemples de valeurs de 10 la fréquence fLoRF pour la plage de fréquences de 380 à 430 MHz ; un graphique 526 fournissant des exemples de valeurs de la fréquence d'échantillonnage fs pour la plage de fréquences de 380 à 430 MHz ; un graphique 528 fournissant des exemples de valeurs de 15 la fréquence centrale IF10 de la bande de fréquences intermédiaire IF1 pour la plage de fréquences de 380 à 430 MHz ; un graphique 530 fournissant des exemples de valeurs de la fréquence centrale IF20 de la bande de fréquences inférieure IF2 pour une plage de fréquences de 380 à 430 MHz ; et 20 un graphique 532 fournissant des exemples de valeurs de la fréquence de fonctionnement fADC du convertisseur analogique-numérique 110A, 110B pour une plage de fréquences de 380 à 430 MHz. La figure 6 est un diagramme de fréquence illustrant un 25 exemple de la réponse en fréquence du filtre en temps discret 404. Ce filtre assure par exemple une réjection anti-repliement avant la décimation à des multiples de la fréquence de l'ADC. Par exemple, les bandes de réjection BWrej-IF1 de ce filtre sont situées à IF101-m7fd, m étant des entiers positifs et négatifs. 30 Dans l'exemple de la figure 6, l'ordre Md' del'opération de décimation est égal à 7. Ainsi, la fréquence d'échantillonnage fs est divisée en 7 plages de fréquence ayant chacune une largeur fd, où fd=fs/Md. De façon plus générale, une valeur impaire de Md est par exemple choisie de sorte que la fréquence IF20 devient 3036902 B13863 - DD13823 20 égale à ±fd/4. En effet, la fréquence IF0 peut être définie de la façon suivante : IF20=minTL[ (IFlo- (L-fs) /Md) ] En supposant que IFlo est égal à fs/4, et que Md est impair et 5 est donc égal à 2n+1, où n est un entier, il en résulte que : IF20=fs/4Md*min(2n+1-4L), où L est un entier. Le minimum est lorsque 2n=4L, et donc n égal 2L. Dans le cas où n est pair, n=2p, où p est un entier, et donc le minimum est lorsque L=p. Ainsi IF20=fs/4Md=fd/4. En variante, dans le cas où n est 10 impair, n=2p+1, où p est un entier, et en prenant L=p+1, il s'en suit que IF20=fs/4Md*(2(2p+1)+1-4p), et ainsi 1F20=-fs/4Md-fd/4. Par exemple, le filtre 404 applique la fonction sinus cardinal, qui présente une encoche à chacune des fréquences de repliement, et qui est donc particulièrement bien adaptée à un 15 tel but anti-repliement. La fonction sinus cardinal est par exemple mise en oeuvre par un filtre FIR (filtre à réponse impulsionnelle finie). Pour augmenter encore d'avantage la sélectivité du filtre et améliorer la réjection, le filtre FIR est par exemple combiné avec une fonction de filtrage IIR 20 (filtrage à réponse impulsionnelle infinie). La figure 7A illustre schématiquement un exemple de réalisation du filtre en temps discret 404, dans lequel une pluralité d'étages de filtre IIR sont cascadés, chaque étage de filtre IIR comprenant par exemple un ou plusieurs filtres du 25 premier ordre. Les étages de filtre IIR cascadés sont suivis d'un étage FIR. Une telle solution présente l'avantage de limiter les problèmes de désadaptation, en permettant d'utiliser un seul rapport de capacité tout le long des étages du filtre. Dans l'exemple de la figure 7A, trois filtres IIR, IIR1 à IIR3, sont 30 cascadés, mais dans des variantes de réalisation la sélectivité du filtre pourrait être encore augmentée en ajoutant un ou plusieurs autres filtres IIR, et/ou en augmentant l'ordre d'un ou plusieurs de ces filtres ou du filtre FIR. La figure 7B est un diagramme de réponse en fréquence 35 d'un filtre représentant, par une ligne en pointillés 702, un 3036902 B13863 - DD13823 21 exemple de la réponse d'un type de filtre différent de celui de la figure 7A, constitué d'un étage FIR suivi d'un étage TIR, et par une ligne en trait plein 704, un exemple de la réponse obtenue par le filtre de la figure 7A. Comme cela est illustré, 5 avantageusement, l'utilisation d'un filtre TIR suivi d'un filtre FIR, dans cet ordre, donne une réponse particulièrement bien adaptée à l'architecture à fréquence IF glissante décrite ici. En effet, la largeur de bande de réjection est élevée et assure ainsi un bon filtrage à encoches sur toute la bande IF glissante. 10 La fonction de transfert passe-bas équivalente pour P étages IRR et un étage FIR d'ordre Md cascadés est donnée par la formule suivante : (1- f3)1) 1 H(z) =- z-ni (1-13 - Z-1)1) Md m=0 où p est un paramètre de sélectivité. 15 Dans certains modes de réalisation, le filtre est centré sur fs/4. L'ordre de décimation Md est un nombre impair, ce qui signifie que dans l'étage de décimation, le signal est de nouveau abaissé en fréquence à une fréquence qui est égale à IF2=fd/4. Le décalage de fréquence de 0 à f5/4 est réalisé par une substitution 20 de l'opérateur z de la façon suivante :fo z-rn z--"mei 2 1T lfs où fo est le décalage de fréquence. Par conséquent, dans le cas où fo=fs/4, z-m=>z-mr. Ainsi, dans le cas où le nombre P d'étages TIR est égal à 3, la fonction de transfert du filtre est par 25 exemple : md-1 Hc(z) = (1- ier 1 711- j711 (1 -.hg - Z-1)3 Md La figure 8 illustre schématiquement le filtre en temps discret 108 selon un exemple de réalisation. Ce filtre réalise par exemple un filtrage en bande étroite afin d'assurer une 30 présélection de canal parmi les 2K canaux dans une sous-bande sélectionnée. Une telle présélection de canal est par exemple Md-1 m=0 3036902 313863 - DD13823 22 réalisée en décalant la fonction de transfert du filtre de telle sorte que la fréquence centrale fo du filtre soit au-dessus du canal souhaité. Par exemple, dans un mode de réalisation, la fréquence centrale IF20 de la bande de fréquences inférieure IF2 5 est à approximativement 4,5 MHz. Par exemple, dans le cas où il y a 100 canaux dans la sous-bande sélectionnée, et où l'espacement entre canaux est égal à 10 KHz, la fréquence centrale fo du filtre peut glisser de jusqu'à -/+0,5 MHz, afin de sélectionner un canal souhaité. 10 Le DTF 108 comprend par exemple deux amplificateurs à transimpédance (OTA) 802, 804. Toutefois, le circuit de la figure 8 est simplement un exemple de mise en oeuvre, et la façon d'adapter le circuit de la figure 8 pour mettre en oeuvre une structure différentielle pour obtenir une plage dynamique améliorée, ou la 15 façon de mettre en oeuvre une structure de bascules de façon à pouvoir réduire la fréquence d'horloge et à permettre une connexion à un mode commun pour contrôler le potentiel pendant la phase de réinitialisation, apparaitront facilement à l'homme de l'art. 20 Une entrée négative de l'OTA 802 est couplée à une entrée 806A du DTF 108 recevant le signal de la composante I VinI par l'intermédiaire d'un condensateur 808A de capacité Cl. Un commutateur 810A est couplé entre le condensateur 808A et l'entrée 806A, et un commutateur 812A est couplé entre le condensateur 808A 25 est l'entrée négative de l'OTA 802, les commutateurs 810A, 812A étant contrôlés par un signal de phase (1)1. En outre, des conututateurs 814A, 816A, contrôlés par un signal de phase (1)2, sont couplés entre les noeuds respectifs du condensateur 808A et la masse. L'entrée négative de l'OTA 802 est aussi couplée à une 30 sortie de l'OTA 802 par l'intermédiaire d'une première branche comprenant un condensateur 818A de capacité variable C3, et par l'intermédiaire d'une deuxième branche comprenant un condensateur 820A de capacité variable 02 et des commutateurs 822A, 824A couplant respectivement le condensateur 820A à l'entrée négative 35 et à la sortie de l'OTA 802, les commutateurs 822A, 824A étant 3036902 313863 - DD13823 23 contrôlés par le signal de phase (1)1. Un connutateur 826A, contrôlé par le signal de phase e, est par exemple couplé entre les noeuds du condensateur 820A. La sortie de l'OTA 802 fournit par exemple le signal de 5 sortie de la composante I, Vaut', du filtre 108. De façon similaire, l'entrée négative de l'OTA 804 est couplée à une entrée 806B du DTF 108 recevant la composante Q VinQ, par l'intermédiaire d'un condensateur 808B de capacité Cl. Un commutateur 810B est couplé entre le condensateur 808E et 10 l'entrée 806B, et un commutateur 812B est couplé entre le condensateur 808B et l'entrée négative de l'OTA 802, les commutateurs 8108, 812B étant contrôlés par un signal de phase (1)1. En outre, des commutateurs 814B, 816B contrôlés par un signal de phase (1)2, sont couplés entre les noeuds respectifs du 15 condensateur 808B et la masse. L'entrée négative de l'OTA 804 est aussi couplée à une sortie de l'OTA 804 par l'intermédiaire d'une première branche comprenant un condensateur 8188 de capacité variable C3, et par l'intermédiaire d'une deuxième branche comprenant un condensateur 820B de capacité variable 02 et des 20 commutateurs 822B, 824E couplant respectivement le condensateur 820B à l'entrée négative et à la sortie de l'OTA 804, les commutateurs 822B, 824B, étant contrôlés par le signal de phase e. Un commutateur 826B contrôlé par le signal de phase 4)2, est par exemple couplé aux bornes du condensateur 8208. 25 La sortie de l'OTA 804 fournit par exemple le signal de sortie de la composante Q VoutQ du filtre 108. La sortie de l'OTA 802 est couplée à l'entrée négative de l'OTA 804 par l'intermédiaire d'un condensateur 828 de capacité variable Cx et de commutateurs 830 et 832 couplant respectivement 30 le condensateur 828 à la sortie de l'OTA 802 et à l'entrée négative de l'OTA 804, le commutateur 830 étant contrôlé par le signal de phase 4)1 et le commutateur 832 étant contrôlé par le signal de phase e. Des commutateurs 834, 836, contrôlé respectivement par les signaux de phase (1)1 et e, sont couplés entre les noeuds 35 respectifs du condensateur 828 et la masse. 3036902 B13863 - DD13823 24 L'entrée négative de l'OTA 802 est couplée à la sortie de l'OTA 804 par l'intermédiaire d'un condensateur 848 de capacité variable Cx et de commutateurs 850 et 852 couplant respectivement le condensateur 848 à l'entrée négative de l'OTA 802 et à la 5 sortie de l'OTA 804, le commutateur 850 étant contrôlé par le signal de phase (1)1 et le commutateur 852 étant contrôlé par le signal de phase 4)2. Des commutateurs 854, 856, respectivement contrôlés par les signaux de phase e et (1)1, sont couplés entre les noeuds respectifs du condensateur 848 et la masse. 10 En fonctionnement, les signaux de phase (1)1 et e sont insérés de manière alternée. Par exemple, le signal de phase (1)1 est activé pendant des périodes impaires d'un signal d'horloge, et amené à l'état bas pendant les périodes paires du signal d'horloge, alors que le signal de phase (1)2 est activé pendant les 15 périodes paires d'un signal d'horloge, et amené à l'état bas pendant les périodes impaires du signal d'horloge. L'utilisation des deux OTA 802, 804 et des deux signaux de phases (1)1 et (1)2 permet à la fréquence de fonctionnement du filtre 108 d'être divisée par deux par rapport à la fréquence nominale du signal d'échantil- 20 lonnage fs. Le DTF 108 comprend aussi par exemple un circuit de commande 860 recevant des signaux CH et BW indiquant un canal souhaité à sélectionner, et une largeur bande souhaitée du filtre, et générant des signaux de sélection Si, S2, S3 et Sx 25 correspondants pour contrôler les valeurs des capacités variables respectives C2, C3 et Cx. En effet, dans l'exemple de réalisation de la figure 8, tous les condensateurs sont variables excepté Cl. Cependant, dans des variantes de réalisation, le condensateur Cl pourrait être variable et/ou un ou plusieurs des autres 30 condensateurs C2, C3 et Cx pourraient avoir une capacité fixe. La fonction de transfert complexe du filtre, pour une fréquence centrale fo, peut être exprimée sous la forme suivante : (1-1e) Hc(z) = Gv 1- (a +jy) - z-1 3036902 B13863 - DD13823 25 où cx, p et y sont des coefficients, et Gv est une valeur de gain de tension. Les coefficients a et y peuvent être exprimés par : a = /3 - cos(2nfVfd) y==fl-5;ingrri où fd=fs/Md, Md étant l'ordre de décimation. Dans le circuit de la figure 8, la fréquence centrale fo du filtre glisse autour de la valeur nominale 1E20, centrée sur fd/4. Ainsi, f0=IF20+AIF2, avec IF20=fd/4. Ainsi la somme ouvy peut être exprimée de la façon suivante : A/F2) A- ALF2)] 10 a + y -f-sin (27r l cos (27r " à I d / La figure 9 est un graphique représentant la plage de glissement de fréquence de la fréquence centrale fo en fonction de la somme des coefficients cx+y sur la base de l'équation précédente. On peut voir qu'on peut faire glisser la fréquence 15 centrale fo dans la direction négative lorsque la somme a+y >1. Dans le circuit de la figure 8, les coefficients oc, y et GVC peuvent être définis de la façon suivante, où Gvc=Gv(1-p) représente le gain de tension d'entrée par conversion pendant chaque période d'horloge, égaux à : 20 a= C3/(C2+C3) y = Cx/(C2+C3) Gvc = C1/(C2+C3) En outre, les tailles des capacités 02, 03 et Cx, et leurs rapports par rapport à Cl peuvent être définies de la façon suivante : 25 C3 = cix«/(i-p)Gv Cx = C1xy/(1-13)Gv C2 = Clx (1-a)/ (1-13) Gv Ainsi, la valeur de 03, Cx et 02 peut être réglée de façon à obtenir une fréquence centrale fo souhaitée du filtre 108, comme 30 cela est déterminé par la somme des coefficients a et y, et une largeur de bande souhaitée du filtre 108, comme cela est déterminé par la valeur de p. On notera que Cl reste un degré de liberté. A 3036902 B13863 - DD13823 26 partir de cet ensemble d'équations, on peut voir que la soliutie a+y peut être exprimée par : a4-y = (C3+Cx)/(C2+C3) Par conséquent, un glissement négatif de la fréquence centrale fo peut être obtenu en faisant Cx > C2. Dans certains modes de réalisation, tous les condensateurs Cl, 02, 03 et Cx de la figure 8 sont égaux à un multiple entier ni d'une unité de capacité commune Cu, où i={1,2,3,x}. Cela présente l'avantage que les coefficients du 10 filtre deviennent indépendants de la dispersion analogique, ce qui signifie que le circuit est robuste vis-à-vis des dispersions technologiques et des variations de température. Les coefficients deviennent ainsi : a= n3/(n2+n3) 15 y = nx/(n2+n3) Gvc n1/(n2+n3) a47 = (n3+nx)/(n2+n3) Par exemple, pour une valeur de gain de tension Gv de 40, et pour une unité de capacité commune Cu de 2,2x10-13 F, le 20 tableau suivant donne des exemples des multiples entiers ni pour chacune des capacités pour des fréquences centrales fo de 4,5 et 4 MHz, et pour des valeurs de p de 0,967 (pmax dans le tableau) et de 0,9157 (min dans le tableau), qui correspondent par exemple respectivement à des largeurs de bande de 2*95 kHz et 2*255 kHz. 25 fo limax Pmin f0+1MHz prilax Pomin fo 4,5 MHz 0,967 0,9157 4 MHz 0,967 0,9157 nfb 217 85 217 85 n3 0 0 38 15 n2 217 85 180 70 Nx 210 78 207 77 n1 287 287 287 287 La figure 10 est un graphique représentant un exemple de la fonction de transfert globale Hc du filtre en temps discret 3036902 B13863 - DD13823 27 404, du circuit de décimation 310 et du filtre en temps discret 108, sur la base du filtre de la figure 8 et en supposant une fréquence d'échantillonnage fs de 126 MHz, une fréquence inteLmédiaire IF10 de 31,5 MHz, une valeur de Md égale à 7, et 5 une largeur de bande sélective à IF20 de 95 kHz. Comme cela est illustré par les 6 courbes notées 1002, 1004, 1006, 1008, 1010 et 1012, on peut faire glisser la bande passante par incréments d'environ 200 kHz dans la plage de 31 MHz à 32 MHz. Les inventeurs de la présente invention on trouvé que le facteur de qualité QI F2 10 est égal à 23,7, et que le facteur de qualité global équivalent à IFlo est o -{IF1-IF2 }-166. Ce facteur de qualité élevé est particulièrement remarquable au vu des contraintes d'intégration à la fréquence de 31,5 MHz. Un avantage de réaliser un échantillonnage et un 15 traitement en temps discret est qu'on économise de la surface de puce par rapport à une solution en temps continu. Un avantage de l'utilisation d'un filtre à capacités connutées pour mettre en oeuvre le filtre passe-bande variable 108 est que cela procure une fonction de transfert qui est robuste 20 vis-à-vis de variations technologiques puisqu'elle ne dépend que des ràpports de capacités. Un avantage de réaliser une décimation avant le traitement en temps discret est que cela permet de réduire encore plus la fréquence de fonctionnement du filtre passe-bande variable 25 108 et ainsi de réduire la consommation d'énergie. Avec la description ainsi faite d'au moins un mode de réalisation illustratif, diverses altérations, modifications et améliorations apparaitront facilement à l'homme de l'art. Par exemple, il apparaitra clairement à l'homme de l'art 30 que bien qu'on ait- décrit un exemple dans lequel le circuit de génération de signal de fréquence 106 comprend une boucle à verrouillage de phase, il serait possible d'utiliser d'autres types de circuits pour générer les signaux de fréquence fLoRF ét fs, 3036902 B13863 - DD13823 28 En outre, il apparaitra clairement à l'homme de l'art que les divers éléments décrits en relation avec les divers modes de réalisation pourraient être combinés, dans des variantes de réalisation, selon des combinaisons quelconques. REVENDICATIONS1. Récepteur RF comprenant : un circuit d'abaissement de fréquence et d'échantillonnage (104) adapté à : - recevoir un signal RF d'entrée (RFIN) ayant une bande 5 de signal (BWRF) comprenant une pluralité de sous-bandes (BWIF), chaque sous-bande comprenant une pluralité (2K) de canaux séparés par des espaces de canal de fréquence (AfcH) ; - réaliser une transposition de fréquence et un échantillonnage pour générer un signal en temps discret dans 10 lequel l'une sélectionnée de la pluralité de sous-bandes est amenée d'une bande de fréquences initiale à une bande de fréquences inférieure (IF2 0±KAfCH) ; et un filtre en temps discret (108) ayant une bande passante variable, la bande passante du filtre en temps discret 15 pouvant être contrôlée pour sélectionner l'un quelconque de la pluralité (2K) de canaux de la sous-bande sélectionnée. 2. Récepteur RF selon la revendication 1, dans lequel le filtre en temps discret (108) est contrôlable pour sélectionner un premier canal de la sous-bande sélectionnée en amenant une 20 fréquence centrale (fo) du filtre en temps discret (108) à une fréquence du premier canal. 3. Récepteur RF selon revendication 1 ou 2, dans lequel le circuit d'abaissement de fréquence et d'échantillonnage comprend : 25 un premier circuit de transposition (302) adapté à transposer la sous-bande sélectionnée de la bande de fréquences initiale vers une bande de fréquences intermédiaire (IF1 0±KAfCH) sur la base d'un premier signal de fréquence (fLORF) un circuit de génération de signal de fréquence (106) 30 adapté à générer le premier signal de fréquence (fLORF) sur la base d'un, signal de fréquence initiale (fPLL) généré en fonction de la sous-bande à sélectionner ; et un deuxième circuit de transposition (304) adapté à transposer la sous-bande sélectionnée de la bande de fréquences 3036902 B13863 - DD13823 30 intermédiaire (IF1 0±KAfCH) vers la bande de fréquences inférieure (IF2 0±KAfCH). 4. Récepteur RF selon la revendication 3, dans lequel : - le premier circuit de transposition (302) comprend un 5 mélangeur (306) adapté à mélanger le signal d'entrée RF (REIN) avec le premier signal de fréquence (f ,-LORF ) pour générer un signal intermédiaire ; - le circuit d'abaissement de fréquence et d'échantillonnage (104) comprend un circuit d'échantillonnage (308) piloté 10 par un deuxième signal de fréquence (fs) pour échantillonner le signal intermédiaire et pour générer un signal en temps discret intermédiaire ; et - le deuxième signal de fréquence (fs) est généré par le circuit de génération de signal de fréquence (106) sur la base 15 du signal de fréquence initiale. 5. Récepteur RF selon la revendication 4, dans lequel le circuit de génération de signal de fréquence (106) est adapté à générer le deuxième signal de fréquence (fs) en divisant le signal de fréquence initiale (fPLL ) par un entier (M). 20 6. Récepteur RF selon la revendication 4 ou 5, dans lequel le deuxième circuit de transposition (304) comprend : un décimateur (310) adapté à décimer le signal à la fréquence centrale (IFlo) de la bande de fréquences intermédiaire (IF1) et à transposer la bande de fréquences intermédiaire vers 25 la bande de fréquences inférieure (IF2 0±KAfCH), dans lequel la décimation diminue la cadence d'échantillonnage à fd=fs/Md, où fs est la fréquence du deuxième signal de fréquence, et Md est l'ordre de décimation du décimateur égal à un entier impair supérieur ou égal à 3 ; et 30 un filtre anti-repliement (404) adapté à réaliser un filtrage anti-repliement avant la décimation, le filtre antirepliemènt (404) étant adapté à avoir une bande passante d'une largeur égale ou supérieure à la largeur de bande combinée de la pluralité (2K) de canaux. 3036902 B13863 - DD13823 31 7. Récepteur RF selon la revendication 6, dans lequel le filtre anti-repliement (404) comprend : un étage de filtre IIR adapté à recevoir la sous-bande sélectionnée à la bande de fréquences intermédiaire (IF1 0±KnfCH) ; et un filtre FIR couplé à une sortie du filtre IIR. 8. Récepteur RF selon la revendication 6 ou 7, dans lequel le filtre anti-repliement (404) est agencé pour avoir : une fréquence centrale (IF10) à fs/4, où fs est la 10 fréquence du deuxième signal de fréquence ; une largeur de bande passante supérieure ou égale à la largeur de bande de la sous-bande sélectionnée (IF1 0±MfCH) ; et des caractéristiques de bande de réjection rejetant le signal à IFlem*fd, où IF10 est la fréquence centrale (IF10) du 15 filtre anti-repliement (404), m est un entier supérieur ou égal à 1, et fd est égal à la fréquence fs/Md. 9. Récepteur RF selon l'une quelconque des revendications 3 à 8, dans lequel le circuit de génération de signal de fréquence (106) comprend une boucle à verrouillage de phase ayant 20 un chemin de contre-réaction comprenant un circuit de division (414) adapté à diviser le signal de fréquence initiale par un entier N, la valeur de N étant ajustée sur la base de la sous-bande à sélectionner. 10. Récepteur RF selon l'une quelconque des revendi25 cations 1 à 9, dans lequel le filtre en temps discret (108) est un filtre IIR à traitement en temps discret ayant une fréquence centrale ajustable, et une fonction de transfert Hc(z) basée sur l'équation suivante : H c(z) = Gy 1 - (a + jy) - -1 30 où Gv est un gain en tension du filtre, et a, p et y sont des coefficients, les coefficients a et y étant variables et sélectionnés de telle sorte que airl. (1-fi) - 3036902 B13863 - DD13823 32 11. Récepteur RF selon la revendication 10, dans lequel le coefficient p est ajustable afin de contrôler la largeur de bande du filtre en temps discret (108). 12. Récepteur RF selon l'une quelconque des revendications 1 à 11, dans lequel le filtre en temps discret (108) comprend une pluralité de condensateurs commutés parmi lesquels au moins l'un a une capacité variable afin de sélectionner l'un de la pluralité (2K) de canaux de la sous-bande sélectionnée. 13. Récepteur RF selon la revendication 12, dans lequel 10 le filtre en temps discret (108) est adapté à avoir une largeur de bande passante variable entre une pluralité de valeurs, la pluralité de condensateurs commutés comprenant en outre au moins un condensateur adapté à avoir une capacité variable pour sélectionner l'une de la pluralité de largeurs de bande passante. 15 14. Récepteur RF selon la revendication 12 ou 13, dans lequel le filtre en temps discret (108) comprend : un premier amplificateur opérationnel à transimpédance (802) ayant une première entrée couplée par l'intermédiaire d'un premier condensateur commuté (808A) à une première entrée (806A) 20 pour recevoir une première composante de signal (I) à partir du circuit d'abaissement de fréquence et d'échantillonnage (104) ; et un deuxième amplificateur opérationnel à transimpédance (804) ayant une deuxième entrée couplée par l'intermédiaire d'un 25 deuxième condensateur commuté (808B) à une deuxième entrée (806B) pour recevoir une deuxième composante de signal (Q) à paitir du circuit d'abaissement de fréquence et d'échantillonnage (104). 15. Récepteur RF selon la revendication 14, dans lequel le filtre en temps discret .(108) comprend en outre 30 un troisième condensateur (818A) couplé entre l'entrée et une sortie du premier amplificateur opérationnel à transimpédance (802) ; un quatrième condensateur commuté (820A) couplé entre l'entrée et la sortie du premier amplificateur opérationnel à 35 transimpédance (802) ; 3036902 313863 - DD13823 33 un cinquième condensateur (818B) couplé entre l'entrée et une sortie du deuxième amplificateur opérationnel à transimpédance (804) ; un sixième condensateur commuté (820B) couplé entre 5 l'entrée et la sortie du deuxième amplificateur opérationnel à transimpédance (804) ; un septième condensateur commuté (848) couplé entre l'entrée du premier amplificateur opérationnel à transimpédance (802) et la sortie du deuxième amplificateur opérationnel à 10 transimpédance (804) ; un huitième condensateur commuté (828) couplé entre la sortie du premier amplificateur opérationnel à transimpédance (802) et l'entrée du deuxième amplificateur opérationnel à transimpédance (804) ; et 15 un circuit de commande (860) pour générer des signaux de sélection (S2 à Sx) pour contrôler la capacité d'au moins l'un des deuxième, troisième, quatrième, cinquième, sixième, septième et huitième condensateurs sur la base du canal à sélectionner. 16. Procédé de réception RF comprenant : 20 recevoir par un récepteur RF un signal d'entrée RF (RFIN) ayant une bande de signal (BWRF) comprenant une pluralité de sous-bandes (BWIF), chaque sous-bande comprenant une pluralité (2K) de canaux séparés par des espaces de canal de fréquence (AfCH) ; 25 réaliser une transposition de fréquence et un échantillonnage pour générer un signal en temps discret dans lequel l'une sélectionnée de la pluralité de sous-bandes est amenée d'une bande de fréquences initiale vers une bande de fréquences inférieure (IF2 0±KAfCH); et 30 contrôler un filtre en temps discret (108), ayant une bande passante variable, pour sélectionner l'un de la pluralité (2K) de canaux de la sous-bande sélectionnée.