Brevet FR3048306A1 — publié le 20170901

SUPPORT POUR UNE STRUCTURE SEMI-CONDUCTRICE DOMAINE DE L'INVENTION La présente invention concerne un support pour une structure semi-conductrice. ARRIERE PLAN TECHNOLOGIQUE DE L'INVENTION Les dispositifs intégrés sont usuellement formés sur des substrats qui servent principalement de support à leur fabrication. Toutefois, l'accroissement du degré d'intégration et des performances attendues de ces dispositifs entraine un couplage de plus en plus important entre leurs performances et les caractéristiques du substrat sur lequel ils sont formés. C'est particulièrement le cas des dispositifs RF, traitant des signaux dont la fréquence est comprise entre environ 3kHz et 300GHz, qui trouvent notamment leur application dans le domaine des télécommunications (téléphonie, Wi-Fi, Bluetooth."). A titre d'exemple de couplage dispositif/substrat, les champs électromagnétiques, issus des signaux hautes fréquences se propageant dans les dispositifs intégrés, pénètrent dans la profondeur du substrat et interagissent avec les éventuels porteurs de charge qui s'y trouvent. Il s'en suit une consommation inutile d'une partie de l'énergie du signal par perte de couplage et des influences possibles entre composants par diaphonie (« crosstalk » selon la terminologie anglo-saxonne). Selon un second exemple de couplage, les porteurs de charges du substrat peuvent entrainer la génération d'harmoniques non voulues, pouvant interférer avec les 3048306 2 signaux se propageant dans les dispositifs intégrés et dégradant leurs qualités. Ces phénomènes sont notamment observables lorsque 5 le substrat employé comprend une couche enterrée d'isolant, entre un support et une couche utile sur et dans laquelle sont formés les dispositifs intégrés. Les charges piégées dans l'isolant conduisent à accumuler sous cette couche d'isolant, dans le support, des charges de signes 10 complémentaires formant un plan conducteur. Dans ce plan conducteur, les charges mobiles sont susceptibles d'interagir fortement avec les champs électromagnétiques générés par les composants de la couche utile. 15 Pour se prémunir ou limiter ce phénomène, il est connu d'insérer entre l'isolant enterré et le support, directement sous l'isolant, une couche de piégeage de charges, par exemple une couche de 1 à 5 microns de silicium polycristallin. Les joints des grains formant le 20 poly cristal constituent alors des pièges pour les porteurs de charges, ceux-ci pouvant provenir de la couche de piégeage elle-même ou du support sous-jacent. De la sorte, on prévient l'apparition du plan conducteur sous l'isolant. 25 Le couplage dispositif/substrat dépend alors de l'intensité d'interaction des champs électromagnétiques avec les charges mobiles du support. La densité et/ou la mobilité de ces charges sont fonction de la résistivité du support. 30 Lorsque la résistivité du substrat est relativement importante (et donc une densité de charge relativement peu importante), supérieure à 1000 ohm.cm, une couche de piégeage de 1 à 5 microns d'épaisseur peut être adaptée pour limiter le couplage dispositif/substrat. On préserve 3048306 3 ainsi l'intégrité des signaux, et donc la performance radiofréquence des dispositifs intégrés de la couche utile. Lorsque, au contraire, la résistivité du substrat est 5 plus faible, inférieure à 1000 ohm.com, ou lorsque la performance attendue du dispositif intégré est élevée, il serait souhaitable de pouvoir former une couche de piégeage très épaisse, supérieure à 5 microns, voire à 10 ou 15 microns, pour repousser plus en profondeur dans le substrat 10 la zone dans laquelle les charges sont mobiles. On pourrait ainsi prévenir les interactions avec les champs électromagnétiques se propageant très profondément, et améliorer encore la performance des dispositifs intégrés de la couche utile. 15 Toutefois, il a été observé qu'une épaisseur de couche de piégeage supérieure à 5 microns ne conduisait pas à l'amélioration de performance attendue. 20 Le document US 20150115480 divulgue un substrat comprenant un support pour une structure semi-conductrice, le support étant muni d'une couche de piégeage formée d'un empilement de couches polycristallines ou amorphes de 25 silicium, de silicium germanium, de carbure de silicium et/ou de germanium. Ces couches sont passivées, c'est-à-dire que leurs interfaces sont constituées d'une fine couche d'isolant tel qu'un oxyde de silicium ou de nitrure de silicium. Une telle passivation est obtenue, selon ce 30 document, en exposant la surface libre de ces couches au cours de leur fabrication, à un environnement riche en oxygène ou en azote. Selon ce document, la structure multicouche de la 35 couche de piégeage permettrait de prévenir le phénomène de 3048306 4 recristallisation de la couche polycristalline de piégeage lorsque le substrat est exposé à une très haute température, par exemple lors de sa fabrication ou de la fabrication de dispositifs intégrés sur ce substrat. 5 Lorsque la couche de piégeage se recristallise, même partiellement, on affecte les performances RF du substrat et des dispositifs intégrés qui y seront formés, ce qui n'est bien sûr pas souhaitable. 10 Le support proposé par ce document ne donne toutefois pas entière satisfaction. En premier lieu, les fines couches d'isolant de passivation que ce document envisage de former ne sont 15 généralement pas stables en température, notamment lorsque cet isolant est du dioxyde de silicium. Une exposition à haute température du support peut conduire à la dissolution de l'oxyde dans les couches polycristallines, et à la disparition des couches de passivation. Les couches de 20 piégeage sont alors susceptibles de se recristalliser si le traitement à haute température du support se poursuit. Si ces couches de passivation isolantes sont formées avec suffisamment d'épaisseur pour assurer leur 25 stabilité en température, elles forment alors des barrières à la diffusion des charges présentent dans le support et dans les couches de l'empilement. Lorsque les pièges d'une couche de l'empilement sont tous saturés en porteurs de charges, ceux-ci restent confinés dans la couche et s'y 30 accumulent, et ne peuvent être entrainés vers d'autres pièges disponibles dans d'autres couches de l'empilement. Les performances RF du substrat en sont donc détériorées. De plus, les charges piégées dans les couches de 35 passivation isolantes relativement épaisses conduisent à 3048306 5 former des plans conducteurs sous leur surface, reproduisant les phénomènes observés sous une couche d'oxyde enterré d'une structure SOI qui ont été décrits antérieurement La structure polycristalline des couches de 5 piégeage ne peut que partiellement compenser cette quantité de charges additionnelles. A nouveau, les performances RF du substrat en sont détériorées. 10 OBJET DE L'INVENTION La présente invention vise à pallier tout ou partie des inconvénients précités. 15 BREVE DESCRIPTION DE L'INVENTION En vue de la réalisation de l'un de ces buts, l'objet de l'invention propose un support pour une 20 structure semi-conductrice comprenant une couche de piégeage de charges disposée sur un substrat de base. Selon l'invention la couche de piégeage est constituée d'une couche principale polycristalline et, intercalée dans la couche principale ou entre la couche principale et le 25 substrat de base, d'au moins une couche intercalaire polycristalline composée d'un alliage de silicium et de carbone ou de carbone, la couche intercalaire présentant une résistivité supérieure à 1000 ohm.cm. 30 La couche de piégeage est de la sorte stable en température, sans présenter les inconvénients des couches de passivation isolantes de l'état de la technique. 3048306 6 Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou selon toute combinaison techniquement réalisable : 5 - le substrat de base présente une résistivité supérieure à 1000 ohm.cm ; - la couche de piégeage présente une épaisseur supérieure à 10 microns ; 10 - Le support comprend entre 1 et 10 couches intercalaires; - la couche principale polycristalline est constituée de 15 grains de silicium de taille comprise entre 100 nm et 1000 nm ; - chaque couche intercalaire présente une épaisseur inférieure à lOnm ou à 5nm ; 20 - Le support comprend une couche d'isolant sur la couche de piégeage de charges ; - la (ou les) couche intercalaire polycristalline est 25 composée d'un alliage de silicium et de carbone présentant plus de 5% de carbone, comme du carbure de silicium. 30 L'objet de l'invention porte également sur une structure semi-conductrice comprenant un tel support, une couche d'isolant sur le support et une couche utile sur la couche d'isolant. La couche utile peut contenir au moins un composant. 35 3048306 7 L'objet de l'invention porte finalement sur un procédé de fabrication d'une structure semi-conductrice comprenant les étapes suivantes : a. fournir un support tel que précédemment décrit ; 5 b. former, sur ce support, la structure semi- conductrice. L'étape b de formation peut comprendre le transfert d'une couche utile sur le support. 10 La couche utile peut comprendre au moins un dispositif intégré. 15 BREVE DESCRIPTION DES DESSINS D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée de l'invention qui va suivre en référence aux figures annexées 20 sur lesquels : - La figure 1 représente schématiquement un support pour une structure semi-conductrice conforme à l'invention ; - la figure 2 représente la relation existante entre l'épaisseur d'une couche polycristalline et la taille moyenne des grains en surface de cette couche ; - la figure 3 représente un substrat du type semi-conducteur sur isolant comportant un support conforme à l'invention. 25 30 35 3048306 8 DESCRIPTION DETAILLEE DE L'INVENTION La figure 1 représente schématiquement un support 5 pour une structure semi-conductrice conforme à l'invention. Le support 1 peut avoir la forme d'une plaquette, circulaire, de dimension normalisée, par exemple de 200 mm ou 300 mm, voire 450 mm de diamètre. Mais l'invention n'est nullement limitée à ses dimensions ou à cette forme. 10 Ainsi, dans le cas où la structure semi-conductrice serait un dispositif intégré fini ou semi-fini, le support 1 prendra la forme d'un bloc de matériau de section longitudinale rectangulaire ou carré dont les dimensions, 15 de quelques millimètres à quelques centimètres, correspondent aux dimensions du dispositif intégré. Le support 1 comprend un substrat de base 3, typiquement de plusieurs centaines de microns d'épaisseur. 20 Préférentiellement, et notamment lorsque le support 1 a vocation à recevoir une structure semi-conductrice dont les performances RF attendues sont élevées, le substrat de base présente une résistivité élevée, supérieure à 1000 ohm.centimètre, et plus préférentiellement encore 25 supérieure à 3000 ohm.centimètre. On limite de la sorte la densité des charges, trous ou électrons, qui sont susceptibles de se déplacer dans le substrat de base. Mais l'invention n'est pas limitée à un substrat de base présentant une telle résistivité, et elle procure également 30 des avantages de performance RF lorsque le substrat de base présente une résistivité plus conforme, de l'ordre de quelques centaines d'ohm.centimètres. Pour des raisons de disponibilité et de coût, le 35 substrat de base est préférentiellement en silicium. Il 3048306 9 peut s'agir par exemple d'un substrat CZ à faible teneur en oxygène interstitiel qui présente, comme cela est bien connu en soi, une résistivité qui peut être supérieure à 1000 ohm.centimètre. Le substrat de base peut 5 alternativement être formé d'un autre matériau : il peut s'agir par exemple de saphir, de carbure de silicium, .... Le support 1 comporte également, directement en contact avec le substrat de base 3, une couche de piégeage 10 2. Comme cela a été évoqué dans le détail en introduction de la présente demande, la couche de piégeage a pour fonction de piéger les porteurs de charges pouvant être présents dans le support 1 et de limiter leur mobilité. C'est notamment le cas lorsque le support 1 est muni d'une 15 structure semi-conductrice émettant un champ électromagnétique pénétrant dans le support est donc susceptible d'interagir avec ces charges. Selon l'invention, la couche de piégeage 2 comprend 20 une couche principale polycristalline 2a. Pour les mêmes raisons de disponibilité et de coût qui ont déjà été évoquées, la couche principale 2a est préférentiellement en silicium polycristallin. Mais elle 25 peut être constituée d'un autre matériau semi-conducteur et polycristallin, ou comprendre une partie (par exemple une section 2a de la couche 2 sur la figure 1) en un autre matériau semi-conducteur et polycristallin. Il peut s'agir par exemple de germanium, de silicium germanium,.... 30 Dans tous les cas, la couche principale 2a présente une résistivité élevée supérieure à 3000 ohm.centimètre. À cette fin, la couche principale 2a n'est pas intentionnellement dopée, c'est-à-dire qu'elle présente une 35 concentration en dopant inférieure à 10 E14 atomes par 3048306 10 centimètre cube. Elle peut être riche en azote ou en carbone afin d'améliorer sa caractéristique de résistivité. La couche de piégeage 2 comprend également, 5 intercalée dans la couche principale 2a ou entre la couche principale 2a et le substrat de base 3, au moins une couche intercalaire polycristalline composée d'un alliage de silicium et de carbone ou de carbone, présentant une résistivité supérieure à 1000 ohm.centimètre. Il s'agit de 10 matériaux très stables en température, c'est-à-dire que même exposé à des températures très élevées dépassant celles qui sont généralement utilisées pour la fabrication de structures semi-conductrices (500° à 1300°), ces matériaux préservent leur structure micro et macroscopique. 15 En intercalant au moins une telle couche intercalaire 2b dans la couche principale polycristalline 2a, on forme un empilement stable en température qui prévient la recristallisation de la couche principale 20 polycristalline 2a lors des traitements thermiques que le support 1 peut subir. S'agissant de matériaux semi-conducteurs résistifs, on pallie aux inconvénients liés à l'usage d'un matériau 25 isolant. De plus, leurs propriétés de résistivité et de polycristallinité contribuent au piégeage des charges dans la couche 2, similairement à ce qui se produit dans la couche principale 2a. 30 Lorsque le support 1 comporte plusieurs couches intercalaires 2b, celles-ci peuvent être de même nature ou de nature différente, cette nature restant choisie dans la liste des matériaux précités. 3048306 11 La couche de piégeage 2 constituée, sur un substrat de base, de la couche principale 2a et d'au moins une couche intercalaire 2b, forme donc un support pour une structure semi-conductrice stable en température, c'est-à- 5 dire peu sujet à la recristallisation, et efficace pour le piégeage des porteurs de charge. Elle présente en effet une densité très importante de pièges accessibles aux charges. De plus, en intercalant de la sorte au moins une 10 couche 2b dans la couche principale 2a, il a été observé, de manière surprenante, qu'il était possible de former une couche de piégeage 2 d'épaisseur supérieure à 2 microns, permettant d'améliorer les performances RF du support. 15 Cette propriété est illustrée en référence à la figure 2 dont la description suit. Sur des substrats de silicium CZ standard, on a formé des couches de silicium polycristallines selon l'état de la technique et d'épaisseur croissante. Pour chacune de ces couches, et à 20 leurs surfaces, on a relevé la taille moyenne des grains du polycristal par imagerie SEM (acronyme de l'expression Anglo-saxonne « Surface Electron Microscopy », microscopie électronique à balayage). 25 Le graphe de la figure 2 représente (sous la forme de carré noir) la relation existante entre l'épaisseur d'une couche polycristalline (en abscisse et en microns) et la taille moyenne des grains en surface de cette couche (en ordonnée et en nanomètres). On observe que plus la couche 30 est épaisse et plus les grains sont de tailles importantes. Une couche de piégeage épaisse peut être souhaitée pour repousser plus en profondeur du support la zone résiduelle de porteurs de charge. Mais cela entraîne, comme 35 on l'observe, une augmentation de la taille des grains en 3048306 12 surface de la couche de piégeage. Cette surface est destinée à être placée juste sous la structure semiconductrice, elle est donc susceptible d'être soumise à un champ magnétique important. La performance RF de la 5 structure semi-conductrice sera donc très sensible au comportement des porteurs de charges au niveau de cette surface et à sa proximité. Or, une augmentation de la taille des grains pose 10 problème à deux titres. Tout d'abord, des grains de plus grandes tailles entrainent une densité de joints de grain moindre. Ces joints formant une zone privilégiée de piégeage des porteurs, la densité de pièges est réduite. 15 D'autre part, les grains forment également un espace de confinement pour les porteurs de charge qui y résident. Dans des grains de dimension importante, par exemple de l'ordre de grandeur d'un dispositif intégré, les charges se comportent, vues du dispositif, comme dans un 20 matériau sans défaut. Ces deux aspects se combinent pour diminuer la performance RF du support, lorsque les grains du poly cristal de la couche de piégeage sont de tailles 25 importantes. Des études complémentaires ont montré que la dimension des grains doit être préférentiellement comprise entre 100 nm (en deçà de laquelle leur stabilité thermique 30 n'est plus assurée et où l'on risque leur recristallisation en température) et 1000 nm (au-delà de laquelle la performance RF du support est affectée). Cette caractéristique de grains n'a jamais pu être obtenue pour une épaisseur de la couche de piégeage supérieure à environ 35 5 microns, et sur toute ton épaisseur. 3048306 13 Sur un substrat de base identique à celui de l'exemple précédent, on a formé une couche intercalaire de silicium polycristallin d'environ huit microns. A mi- 5 épaisseur de cette couche, on a formé une couche de carbure de silicium de lnm. La taille de grain en surface de la couche de silicium polycristallin a été mesurée de l'ordre de 800 nm. 10 Sur un deuxième substrat de base, on a formé une couche de silicium polycristallin d'environ 13 microns. Cinq couches de carbure de silicium de 80 nm ont été intercalées régulièrement dans la couche polycristalline. La taille des grains en surface de cette couche a été 15 mesurée de l'ordre de 800 nm. Sur un troisième substrat de base, on a formé une couche de silicium polycristallin d'environ 13 microns. Onze couches de carbures de silicium d'épaisseur 40 nm ont 20 été intercalées régulièrement dans la couche polycristalline. La taille de grain en surface de cette couche a été mesurée de l'ordre de 125 nm. Les trois mesures ont été placées sur le graphe de 25 la figure 2 et respectivement repérés A, B, C sur ce graphe. Il est très apparent sur cette figure que l'insertion des couches intercalaires permet de contrôler 30 l'évolution de la taille des grains dans l'épaisseur de la couche de piégeage, et qu'il est possible d'obtenir des grains de tailles comprises entre 100 et 1000 nanomètres, même pour des épaisseurs de couches supérieures à 5 ou 10 microns. 35 3048306 14 Selon une hypothèse (non limitative) d'interprétation de ces résultats, la (ou les) couche intercalaire composée d'un alliage de silicium et de carbone présente une différence de paramètre de maille 5 importante avec le silicium polycristallin de la couche principale (le paramètre de maille de la couche intercalaire étant plus petit que celui de la couche principale). On génère de la sorte une densité très importante de défauts cristallins, et on perd la relation 10 d'épitaxie entre les couches de poly-silicium et la couche intercalaire au cours de leurs croissances. L'arrangement polycristallin particulier de la couche principale sous une couche intercalaire est perdu, et n'est pas reproduit dans la portion de la couche principale au dessus de la couche 15 intercalaire. Ces observations permettent d'établir des caractéristiques avantageuses de la couche de piégeage 2 conforme à l'invention. 20 Ainsi la couche de piégeage peut avantageusement comporter entre 1 et 10 couches intercalaires. On peut contrôler de la sorte, et sans former un empilement excessivement complexe et coûteux, la taille des grains de 25 la couche de piégeage 2a, mêmes pour des épaisseurs de couches de piégeage 2 importantes, supérieures à 5 microns, et voir même supérieure à 10 microns. De préférence, chaque couche intercalaire 2b formée 30 d'un alliage de silicium et de carbone ou formée de carbone, présente un paramètre de maille inférieur au paramètre de maille du matériau (ou des matériaux) formant la couche principale 2a. 3048306 15 Avantageusement, l'épaisseur de la portion de couche principale 2a comprise entre deux couches intercalées 2b successives peut être comprise entre 0,2 et 2,5 micron. On évite ainsi que les grains deviennent de 5 taille trop importante dans la partie supérieure de cette portion. La couche de piégeage 2 peut présenter une épaisseur supérieure à 2, voire à 10 microns. Que son 10 épaisseur soit supérieure ou inférieure à ces limites, la couche principale 2a peut être composée de grain dont la taille est comprise entre 100 et 1000 nanomètres. On obtient alors un support 1 présentant des performances RF très améliorées par rapport à ce qu'il est possible 15 d'obtenir avec les supports selon l'état de la technique. Un alliage de silicium et de carbone, ou le carbone, formant la ou les couche(s) intercalaire(s), peut présenter un coefficient de dilatation thermique très 20 différent de celui formant la couche principale 2a. Il est dans ce cas préférable de limiter leur épaisseur, par exemple inférieur à 10 ou 5 nm. On évite de la sorte de créer des contraintes dans le support 1 lorsque celui-ci est soumis à une température élevée. 25 L'alliage de silicium et de carbone peut correspondre à du carbure de silicium, ou à du silicium dopé carbone. Préférentiellement, le silicium dopé carbone présente plus de 5% de carbone. 30 Finalement, et comme cela est représenté sur la figure 1, le support peut présenter une couche d'isolant 4 directement sur la couche de piégeage 2. Cette couche d'isolant 4, optionnelle, peut faciliter l'assemblage du 35 support 1 avec une structure semi-conductrice. 3048306 16 La fabrication du support 1 selon l'invention est particulièrement simple et réalisable avec des équipements 5 de dépôt standard de l'industrie. Selon un exemple, on fournit le substrat de base 3 que l'on place dans une chambre de dépôt conventionnel. Comme cela est bien connu en soi, le substrat de base 3 10 peut être préparé avant son dépôt, par exemple pour éliminer une couche d'oxyde natif de sa surface. Cette étape n'est pas obligatoire et cet oxyde peut être préservé. Il est en effet suffisamment fin, de 1 à 2 nm, pour ne pas avoir d'effet isolant (conduction à travers 15 cette couche par effet tunnel) dans la mesure où les traitements thermiques à venir ne l'auront pas fait complètement disparaître par dissolution. La chambre est parcourue par un flux de gaz 20 précurseurs, par exemple du SiH4, à une température de l'ordre de 1000°C pour faire croître la couche principale 2a, dans le cas présent en silicium polycristallin. En des instants déterminés de ce processus de 25 dépôt, un second gaz précurseur par exemple du C3H8, peut- être introduit dans la chambre pour une durée déterminée en vue de former la ou les couches intercalaires 2b. Le flux du premier gaz peut être interrompu pendant 30 cet intervalle de temps, de manière à former une couche intercalaire 2b riche, ou consistant, en carbone. Alternativement, le flux du premier gaz peut être maintenu pendant cet intervalle de temps, de manière à 35 former une couche intercalaire 2b consistant en un alliage 3048306 17 de silicium et de carbone. La proportion de carbone et de silicium dans cet alliage peut être contrôlée en ajustant les flux des précurseurs respectifs. 5 Cet enchainement peut être répété pour former la couche de piégeage 2 visée, la durée de circulation des différents flux déterminant l'épaisseur séparant les couches successives 2a, 2b. 10 On dispose à l'issue de cette phase de dépôt, d'un support 1 conforme invention. Celui-ci peut subir une étape facultative de polissage du côté de la couche de piégeage 2, pour fournir une surface lisse facilitant son assemblage avec une structure semi-conductrice. 15 Le support peut être muni d'une couche d'isolant 4, par exemple un oxyde de silicium ou un nitrure de silicium, déposés de manière conventionnelle. Cet isolant 4 peut également être poli. 20 Comme on l'a déjà évoqué, le support 1 a pour vocation de recevoir une structure semi-conductrice du côté de la couche de piégeage 2. 25 Cette structure peut être formée de multiples façons sur le support 1, mais avantageusement cette formation comprend une étape du transfert d'une couche utile 5 sur le support. 30 Comme cela est bien connu en soit, ce transfert est usuellement réalisé en assemblant la face d'un substrat donneur au support 1. Celui-ci peut être muni de la couche d'isolant 4 ou non. De la même manière, le substrat donneur peut avoir été muni préalablement d'une couche isolante 6 35 de même nature ou de nature différente de la couche 3048306 18 d'isolant 4. Il peut s'agir par exemple d'oxyde de silicium ou de nitrure de silicium. Après cette étape d'assemblage, le substrat donneur 5 est réduit en épaisseur pour former la couche utile 5. Cette étape de réduction peut être réalisée par amincissement mécanique ou chimique. Il peut s'agir également d'une fracture au niveau d'une zone fragile préalablement introduite dans le substrat donneur, par 10 exemple selon les principes de la technologie Smart CutTM Des étapes de finition de la couche utile 5, telles qu'une étape de polissage, un traitement thermique sous atmosphère réductrice ou neutre, une oxydation 15 sacrificielle peuvent être enchaînés à l'étape de réduction d'épaisseur. Lorsque le substrat donneur est un simple substrat, c'est-à-dire qu'il ne comprend pas de dispositif intégré, 20 on forme ainsi un substrat du type semi-conducteur sur isolant, dans lequel la couche utile 5 est une couche de semi-conducteurs vierge, comprenant le support de l'invention et comme cela est représenté sur la figure 3. Le substrat peut être alors utilisé pour la formation de 25 dispositifs intégrés. Lorsque le substrat donneur a été préalablement traité pour former à sa surface des dispositifs intégrés, on dispose à l'issue de ce procédé une couche utile 5 qui 30 comprend ces dispositifs. Par structure semi-conductrice, on désigne indifféremment un dispositif intégré que celui-ci soit 35 formé à base de matériaux semi-conducteurs ou non. Par 3048306 19 exemple, il peut s'agir d'un dispositif de type onde acoustique de surface ou de volume, typiquement réalisé sur et dans une couche en matériau piézo-électrique, tel que du tantalate de lithium. On désigne également par structure semi-conductrice une couche de matériaux vierge de dispositif, à base de matériau semi-conducteur ou non, et dans lequel peut être formé des dispositifs intégrés. 5 10 REVENDICATIONS1 Support (1) pour une structure semi-conductrice comprenant une couche de piégeage de charges (2) disposée sur un substrat de base (3) caractérisé en ce que la couche de piégeage (2) est constituée d'une couche principale polycristalline (2a) et, intercalée dans la couche principale (2a) ou entre la couche principale (2a) et le substrat de base (3), d'au moins une couche intercalaire (2b) polycristalline composée d'un alliage de silicium et de carbone ou de carbone, la couche intercalaire (2b) présentant une résistivité supérieure à 1000 ohm.cm. 2. Support (1) selon la revendication précédente dans lequel le substrat de base (3) présente une résistivité supérieure à 1000 ohm.cm. 3. Support (1) selon l'une des revendications précédentes dans lequel la couche de piégeage (2) présente une épaisseur supérieure à 5 ou 10 microns. 4. Support (1) selon l'une des revendications précédentes comprenant entre 1 et 10 couches intercalaires (2b). 5. Support (1) selon l'une des revendications précédentes dans lequel la couche principale poly cristalline (2a) est constituée de grains de silicium de taille comprise entre 100 nm et 1000 nm. 6. Support (1) selon l'une des revendications précédentes dans lequel chaque couche intercalaire (2b) présente une épaisseur inférieure à lOnm ou à 5nm. 30 3048306 21 7. Support (1) selon l'une des revendications précédentes, comprenant une couche d'isolant (4) sur la couche de piégeage de charges (2). 5 8. Support (1) selon l'une des revendications précédentes, dans lequel la ou les couche intercalaire (2b) polycristalline est composée d'un alliage de silicium et de carbone présentant plus de 5% de carbone. 10 9. Support (1) selon la revendication précédente dans lequel la couche intercalaire (2b) est du carbure de silicium. 10. Structure semi-conductrice comprenant : 15 - un support selon l'une des revendications 1 à 9 ; - une couche d'isolant (4, 6) sur le support ; - une couche utile (5) sur la couche d'isolant. 11. Structure semi-conductrice selon la revendication 20 précédente dans laquelle la couche utile (5) comprend au moins un dispositif intégré. 12. Procédé de fabrication d'une structure semiconductrice comprenant les étapes suivantes : 25 a. fournir un support (1) selon l'une des revendications 1 à 9 ; b. former, sur le support (1), la structure semiconductrice. 13. Procédé selon la revendication précédente dans lequel l'étape b de formation comprend le transfert d'une couche utile (5) sur le support. 3048306 22 14. Procédé selon la revendication précédente dans laquelle la couche utile (5) comprend au moins un dispositif intégré.