Brevet FR3036531A1 — publié le 20161125

Procédé de réalisation d'un circuit microfluidique au sein d'une structure intégrée tridimensionnelle, et structure correspondante. L'invention concerne les circuits intégrés, notamment les structures ou empilements tridimensionnels intégrés, et plus particulièrement la dissipation thermique à l'intérieur de telles structures. En fonctionnement, les différents composants des différents circuits intégrés ou puces de la structure tridimensionnelle libèrent de la chaleur ; or, cette chaleur libérée limite la puissance des circuits intégrés et par conséquent leurs performances, ce qui est particulièrement critique dans certaines applications, comme par exemple les applications de téléphonie. Par ailleurs, l'intensité de la chaleur et les flux thermiques ne sont pas uniformes à l'intérieur de la structure, et de nombreux obstacles thermiques comme par exemple des matériaux à faible conductivité thermique et/ou les circuits intégrés eux-mêmes limitent la dissipation thermique de la structure. Actuellement, on connait déjà des systèmes de refroidissement réalisés dans des structures tridimensionnelles intégrées mais ils comportent par exemple des canaux serpentant dans le silicium éventuellement à travers des vias TSV, et leur réalisation est complexe et nécessite un procédé de fabrication dédié. Selon un mode de réalisation, il est proposé ici un procédé de réalisation d'une structure intégrée tridimensionnelle offrant notamment une réalisation plus simple d'un circuit de dissipation thermique, compatible avec les procédés CMOS existants. Selon un aspect, il est proposé un procédé de réalisation d'un système de refroidissement thermique au sein d'une structure intégrée tridimensionnelle, ladite structure comprenant un premier et un deuxième éléments ayant chacun une partie d'interconnexion comportant des niveaux de métallisation enrobés dans une région isolante, les deux éléments étant mutuellement solidarisés par 3036531 2 l'intermédiaire de leur partie d'interconnexion respective, le premier élément comportant en outre au moins un via traversant en partie le substrat de ce premier élément et coopérant électriquement avec un moyen de connexion externe situé sur la face arrière de celui-ci. 5 Les deux éléments peuvent être par exemple deux puces, ou bien l'un au moins des deux éléments peut être une plateforme active ou passive connue par l'homme du métier sous l'appellation anglo-saxonne « interposer ». Selon une caractéristique générale de cet aspect ledit système 10 de refroidissement comprend : - une réalisation dans la région isolante de chaque partie d'interconnexion (communément désignée par l'homme du métier sous l'acronyme BEOL : Back End Of Line) d'un bloc métallique, les deux blocs métalliques étant 15 mutuellement en contact lors de la solidarisation mutuelle des deux éléments ; une réalisation dans le premier élément, simultanément à la réalisation dudit au moins un via traversant, d'au moins un via traversant additionnel contactant le bloc 20 métallique correspondant ; un retrait du métal contenu dans ledit au moins un via additionnel et dans les deux blocs, postérieurement à l'assemblage des deux éléments, par une gravure à partir de ladite face arrière de façon à former ledit système de 25 refroidissement thermique comportant une cavité à la place des blocs et au moins un passage traversant à la place dudit au moins un via additionnel traversant. En d'autre terme, selon cet aspect les passages traversants destinés à amener le fluide de refroidissement sont réalisés 30 simultanément aux vias TSV et sont à ce stade remplis de métal. Ces passages de refroidissement sont donc alignés verticalement avec les vias TSV. Puis ces passages sont vidés du métal simultanément à la formation des cavités par une même opération de gravure effectuée à 3036531 3 partir de la face arrière à la fin de l'assemblage de la structure tridimensionnelle. Les deux blocs métalliques, qui seront vidés ultérieurement pour former la cavité, forment des plots de collage (« bonding pads ») 5 sacrificiels et leur géométrie peut être conçue et optimisée de la même façon que celle des lignes de métal d'une partie d'interconnexion (« BEOL »), puisqu'ils sont réalisés dans cette partie BEOL (Ainsi les blocs ne sont pas nécessairement de forme parallélépipédique mais peuvent être de forme quelconque). 10 On obtient ainsi un système de refroidissement ayant un coût de réalisation réduit car obtenu par des étapes classiques d'un procédé CMOS et non pas par un procédé dédié. Par ailleurs le système de refroidissement peut être disposé au plus près des composants actifs. 15 Selon un autre aspect, il est proposé une structure intégrée tridimensionnelle comprenant un premier et un deuxième éléments ayant chacun une partie d'interconnexion comportant des niveaux de métallisation enrobés dans une région isolante, les deux éléments étant mutuellement solidarisées par l' intermédiaire de leur partie 20 d'interconnexion respective, le premier élément comportant en outre au moins un via traversant en partie le substrat de ce premier élément et coopérant électriquement avec un moyen de connexion externe situé sur la face arrière de celui-ci. Selon une caractéristique générale de cet autre aspect, ladite 25 structure intégrée tridimensionnelle comprend en outre un système de refroidissement thermique comportant au moins une cavité possédant une première partie située dans la région isolante de la partie d'interconnexion du premier élément et une deuxième partie située dans la région isolante de la partie d'interconnexion du deuxième 30 élément et au moins un passage traversant s'étendant depuis la face arrière du premier élément pour déboucher dans ladite au moins une cavité. D'autres avantages et caractéristiques de l' invention apparaitront à l'examen de la description détaillée de mode de mise en 3036531 4 oeuvre et de réalisation, nullement limitatifs et des dessins annexés sur lesquels : Les figures 1 à 10 illustrent schématiquement des modes de mise en oeuvre et de réalisation de l'invention. 5 Sur la figure 1 on part d'une plaque semi-conductrice (wafer) W1 dans laquelle on va réaliser une première puce 1, ou puce inférieure, d'une structure tridimensionnelle. La future puce inférieure comporte deux zones Z11 et Z12. La zone Z11 est destinée à comporter notamment des composants 11 10 surmontés par une partie d'interconnexion (BEOL) 12. La zone Z12 est destinée à recevoir un système de refroidissement. On effectue tout d'abord dans la première zone Z11, la partie connue par l'homme du métier sous la dénomination anglo-saxonne de « Front End Of Line » (FEOL), incorporant les différents composants 15 11 de la puce, par exemple des transistors. Puis, dans cet exemple, on réalise préalablement à la réalisation de la partie d'interconnexion 12, un via 13 traversant en partie le substrat 10 connu par l'homme du métier sous la dénomination TSV (Through Silicon Via) selon un procédé connu par 20 l'homme du métier. Il s'agit ici d'un via dit « TSV Middle », car il est réalisé après les composants et avant la formation de la partie BEOL. Simultanément à la réalisation du ou des TSV Middle, on réalise par les mêmes étapes de procédé des vias traversants additionnels 16 dans la zone Z12 du substrat. Les vias additionnels 25 verticalement alignés avec le ou les TSV 13, vont former comme on le verra plus en détail ci-après des passages de circulation fluidique pour un fluide de refroidissement (Entrée/sortie du fluide de refroidissement). Puis on réalise selon un procédé classique et connu en soi la 30 partie d'interconnexion (BEOL) 12 qui comporte un ensemble de niveaux de métallisation 121 dans la première zone Z11, enrobés dans une région isolante 122 qui recouvre la première zone Z11 et la deuxième zone Z12 au dessus du substrat. 3036531 5 La partie de la région isolante 122 située sur la deuxième zone Z12 diffère de celle située sur la première zone Z11 en ce qu'elle ne comporte à ce stade du procédé aucun niveau de métallisation. On procède ensuite comme illustré à la figure 2, à la réalisation 5 d'une portion de cavité 14 par un procédé de gravure localisée classique et connu en soi dans le matériau isolant de la région isolante 122 situé dans la deuxième zone Z12. La profondeur de ladite portion de cavité peut être par exemple de l'ordre de 4 micromètres. Les vias traversants additionnels 16 réalisés précédemment 10 débouchent dans la cavité 14. On réalise ensuite un dépôt pleine plaque d'un matériau métallique 41, par exemple du cuivre, afin de combler ladite portion de cavité 14. Le matériau métallique 41 utilisé ici est identique à celui constituant les vias additionnels 16 (figure 3). 15 Cela étant lorsque du cuivre est utilisé on ne forme pas dans la portion de cavité 14 de couche barrière préalablement au dépôt de cuivre. On procède ensuite à un polissage mécano-chimique classique 15 de la partie d'interconnexion 12 afin de préparer la surface de la 20 première puce 1 à un collage ultérieur sur une deuxième puce 2. Notamment, le polissage 15 retire le surplus de cuivre sur la surface supérieure de la puce, ne laissant du précédent dépôt de cuivre qu'un bloc B1 dans la cavité 14 (figure 4). Ce bloc B1 forme ici un plot de collage («bonding pad ») 25 Comme illustrée sur la figure 5, la deuxième puce 2 est préparée à partir d'une autre plaque semi-conductrice W2 sur laquelle on réalise la partie FEOL, comprenant les différents composants 21 situés dans la zone Z21, par exemple des transistors, et la partie d'interconnexion BEOL située au dessus du substrat 20 et qui 30 comporte un ensemble de niveaux de métallisation 221 dans la première zone Z21 enrobés dans un matériau isolant 222 identique au matériau isolant 122. Comme lors de la réalisation de la première puce 1, la partie de région isolante de la partie BEOL située dans la deuxième zone Z12 3036531 6 diffère de celle située dans la première zone Z11 en ce qu'elle ne comporte à ce stade du procédé aucun niveau de métallisation. On réalise également une deuxième portion de cavité 24 par un procédé de gravure localisée classique et connu en soi dans la zone 5 Z22 du matériau isolant 222 de la partie d'interconnexion 22 (figure 6). On réalise ensuite pleine plaque un dépôt de cuivre 41 afin de combler la dite portion de cavité 24 comme illustré à la figure 7. Là encore on s'affranchit d'une formation préalable d'une couche 10 barrière. On termine enfin la préparation de la deuxième puce 2 par un polissage mécano-chimique classique 25 de la partie d'interconnexion 22 afin de préparer la surface de la deuxième puce 2 à un collage ultérieur sur la première puce 1. Notamment, le polissage 25 retire le 15 surplus de cuivre sur la surface supérieure de la puce, ne laissant du précédent dépôt de cuivre qu'un bloc B2 dans la cavité 24, qui forme un plot de collage sacrificiel (figure 8). Après avoir individualisé la puce supérieure on effectue comme illustré à la figure 9 un collage face sur face par 20 l'intermédiaire des parties d'interconnexion 12 et 22 des deux puces. Ce collage est un collage moléculaire hybride métal-métal et isolant-isolant (typiquement SiO2-SiO2), classique et connu en soi. Par ce collage, les blocs de cuivre B1 et B2 se retrouvent en vis-à-vis de manière à ne former plus qu'un seul bloc B. 25 On réalise ensuite la passivation de la face arrière de la plaque W1 selon un procédé classique, par exemple le dépôt d'une couche de polymère 5, et on effectue une reprise de contact sur le via traversant 13 afin de le connecter à un moyen de connexion externe 3, par exemple un pilier de cuivre connu par l'homme du métier sous le terme 30 anglo-saxon «bump ». On effectue de même une reprise de contact sur les vias traversants 16 afin de les faire déboucher sur l'arrière de la plaque pour réaliser une gravure ultérieure du cuivre 41 remplissant les vias traversants 16 et le bloc B. 3036531 7 On procède ensuite (figure 10) au retrait du cuivre 41 contenu dans la cavité 4 et dans les vias traversants 16, selon un procédé classique de gravure humide à travers les vias traversants 16. On peut par exemple utiliser une gravure dite DSP (Diluted Sulfuric Peroxyde) 5 ou DPP (Diluted Phosphoric Peroxyde). Par cette étape on a réalisé la cavité 4 formant un réseau microfluidique ainsi que ses entrées/sorties 7 (passages traversants). On connecte les passages traversants 7 à un microsystème d'alimentation en fluide de refroidissement thermique 6, et on 10 encapsule la puce 2 dans une résine d'encapsulation 8. On obtient finalement, après découpe de la plaque Wl, une structure intégrée tridimensionnelle STR comprenant deux puces 1 et 2 mutuellement solidarisées par l'intermédiaire de leur partie d'interconnexion 12 et 22. Chacune des parties d'interconnexion 15 comprend plusieurs niveaux de métallisation enrobés dans les régions isolantes 122 et 222. La première puce 1 comporte au moins un via 13 traversant en partie le substrat 10 et coopérant électriquement avec un moyen de connexion externe 3 situé sur la face arrière FAR de celle-ci. 20 Ladite structure STR comprend un système de refroidissement thermique RT comportant une cavité 4 situé dans les parties d'interconnexion 12 et 22 des puces 1 et 2, et deux passages traversants 7 s'étendant depuis la face arrière de la première puce pour déboucher dans la cavité 4. 25 Il convient de noter que les modes de réalisation présentés ici ne sont nullement limitatifs. Notamment, bien qu'il soit question dans cet exemple de « TSV Middle », le procédé proposé ici est aussi compatible avec des « TSV Last », c'est à dire réalisés après la formation de la partie d'interconnexion 12. 30 De plus, bien qu'il soit décrit ici un procédé de type « puce sur plaque »(die-to-wafer), l'invention est également compatible avec une intégration de type «plaque sur plaque » connue par l'homme du métier sous l'appellation anglo-saxonne « wafer-to-wafer », limitée à des puces de tailles identiques mais plus simple du point de vue du 3036531 8 collage, (la résine d'encapsulation 8 sera alors mise en place après découpage de l'empilement des deux plaques 1 et 2). Le procédé peut être également étendu à plusieurs puces empilées sur l'élément 1. En outre, l'élément 1 n'est pas nécessairement une puce ou une 5 plaque mais peut être par exemple une plateforme active ou passive, connue par l'homme du métier sous l'appellation anglo-saxonne « interposer ». REVENDICATIONS1. Procédé de réalisation d'un système de refroidissement thermique au sein d'une structure intégrée tridimensionnelle (STR), ladite structure (STR) comprenant un premier et un deuxième élément (1,2) ayant chacun une partie d'interconnexion comportant des niveaux de métallisation (121, 221) enrobés dans une région isolante (122,222), les deux éléments étant mutuellement solidarisées par l'intermédiaire de leur partie d'interconnexion respective (12, 22), le premier élément (1) comportant en outre au moins un via (13) traversant en partie le substrat de ce premier élément (1) et coopérant électriquement avec un moyen de connexion externe situé sur la face arrière de celui-ci, caractérisé en ce qu'il comprend une réalisation dans la région isolante de chaque partie d'interconnexion (12, 22) d'un bloc métallique, les deux blocs métalliques (B1, B2) étant mutuellement en contact lors de la solidarisation mutuelle des deux éléments (1,2), une réalisation dans le premier élément (1), simultanément à la réalisation dudit au moins un via traversant (13), d'au moins un via traversant additionnel (16) contactant le bloc métallique correspondant, et postérieurement à l'assemblage des deux éléments (1,2), un retrait du métal (41) contenu dans ledit au moins un via additionnel (16) et dans les deux blocs (24, 14), par une gravure à partir de ladite face arrière de façon à former ledit système de refroidissement thermique comportant une cavité (4) à la place des blocs et au moins un passage traversant (7) à la place dudit au moins un via additionnel traversant (16). 2. Structure intégrée tridimensionnelle (STR), comprenant un premier et un deuxième éléments (1,2) ayant chacun une partie d'interconnexion comportant des niveaux de métallisation (121, 221) enrobés dans une région isolante (122,222), les deux éléments étant mutuellement solidarisés par l'intermédiaire de leur partie d'interconnexion respective (12, 22), le premier élément (1) comportant en outre au moins un via (13) traversant en partie le substrat de ce premier élément (1) et coopérant électriquement avec un 3036531 10 moyen de connexion externe situé sur la face arrière de celui-ci, caractérisée en ce qu'elle comprend en outre un système de refroidissement thermique (RT) comportant au moins une cavité (4) possédant une première partie située dans la région isolante de la 5 partie d'interconnexion (12) du premier élément et une deuxième partie située dans la région isolante (22) de la partie d'interconnexion du deuxième élément (2) et au moins un passage traversant (7) s'étendant depuis la face arrière du premier élément pour déboucher dans ladite au moins une cavité (4). 10