Brevet FR3042912A1 — publié le 20170428

B14673 - 15-GR2-0582 1 CAPTEUR D'IMAGES À GRANDE GAM1OE DYNAMIQUE Domaine La présente demande concerne l'imagerie à grande gamme dynamique ("high dynamic range imaging" en anglais). Exposé de l'art antérieur Un capteur d'image comporte classiquement une matrice de pixels comportant chacun une photodiode et un circuit de contrôle adapté à fournir un signal de sortie représentatif du niveau d'éclairement reçu par sa photodiode. Un tel capteur permet d'acquérir une image discrétisée et numérisée d'une scène (ou image numérique). Un tel capteur ne peut toutefois discriminer qu'un nombre fini de niveaux d'éclairement reçu par chaque photodiode. Il n'est donc pas toujours possible de capturer la totalité de la gamme d'éclairement ou gamme dynamique disponible dans une scène avec un temps d'exposition unique des photodiodes, notamment lorsque la scène est fortement contrastée. Pour obtenir une image à grande gamme dynamique, on a déjà proposé d'acquérir successivement plusieurs images d'une même scène avec des temps d'exposition du capteur distincts, puis de fusionner ces images en une image à grande gamme dynamique dans laquelle les valeurs des points d'image ou pixels correspondant aux zones les plus sombres de la scène sont basées sur les valeurs des pixels correspondants des images acquises avec les temps 3042912 B14673 - 15-GR2-0582 2 d'exposition les plus élevés, et les valeurs des pixels correspondant aux zones les plus lumineuses de la scène sont basées sur les valeurs des pixels correspondants des images acquises avec les temps d'exposition les plus faibles. 5 Un problème qui se pose est que certaines scènes comportent des sources lumineuses clignotantes, par exemple des éclairages ou des feux de signalisation à diodes électroluminescentes pulsées. Ces sources lumineuses s'allument et s'éteignent à des fréquences relativement élevées, typiquement de 10 l'ordre de 50 Hz à 2 kHz, avec des rapports cycliques d'allumage (période allumée sur période éteinte) qui peuvent être relativement faibles, par exemple de l'ordre de 0,1. Dans de nombreuses situations, il existe un risque que la lumière émise par de telles sources ne soit pas détectée ou soit incorrectement 15 détectée par le capteur. Cette problématique se pose tout particulièrement dans le domaine des capteurs d'images embarqués dans des véhicules automobiles pour analyser l'environnement des véhicules. En effet, les scènes acquises par de tels capteurs sont souvent fortement contrastées et sont susceptibles de comporter 20 des sources lumineuses clignotantes. La figure 1 illustre schématiquement cette problématique. Sur la figure 1, on a représenté deux phases Tframe successives d'acquisition d'une valeur représentative du niveau d'éclairement d'une photodiode d'un pixel dans un capteur d'images à grande gamme dynamique. Chaque phase d'acquisition Tframe comprend une ou plusieurs périodes d'intégration de la photodiode du pixel. Dans l'exemple représenté, chaque phase d'acquisition Tframe comprend trois périodes d'intégration successives TL, Tyl et Ts de la photodiode du pixel. La durée TL est supérieure à la durée Tm qui est elle-même supérieure à la durée T. Les durées des périodes d'intégration TL, Tm et Ts peuvent varier d'une phase d'acquisition à une autre selon les conditions de luminosité ambiante, étant entendu que la somme des durées TL, Tm et Ts est toujours inférieure ou égale à la durée Tframe, qui est généralement constante. A la fin de la première période 3042912 B14673 - 15-GR2-0582 3 d'intégration (la période TL dans cet exemple), une première valeur représentative du niveau d'éclairement de la photodiode est lue et mémorisée, et la photodiode est réinitialisée avant le début de la deuxième période d'intégration (la période Tm dans 5 cet exemple). A la fin de la deuxième période d'intégration, une deuxième valeur représentative du niveau d'éclairement de la photodiode est lue et mémorisée, et la photodiode est réinitialisée avant le début de la troisième période d'intégration (la période Ts dans cet exemple). A la fin de la troisième période 10 d'intégration, une troisième valeur représentative du niveau d'éclairement de la photodiode est lue. Une valeur de sortie finale du pixel est alors déterminée en tenant compte des trois valeurs de niveau d'éclairement préalablement correspondant aux temps d'intégration TL, Tm et Ts. 15 On a en outre représenté sur la figure 1 binaire LED représentatif de l'état d'une source clignotante placée en vis-à-vis du pixel, par exemple à diodes électroluminescentes pulsées. L'état haut du correspond à un état allumé de la source lumineuse, et 20 du signal LED correspond à un état éteint de la source Dans cet exemple, la fréquence de clignotement de acquises, un signal lumineuse une source signal LED l'état bas lumineuse. la source lumineuse est sensiblement égale à la fréquence d'acquisition des images par le capteur (égale à 1/Tframe), et le rapport cyclique d'allumage de la source lumineuse est de l'ordre de 0,1. Dans 25 l'exemple représenté, la source lumineuse est allumée pendant une partie de la période d'intégration TL, et est éteinte pendant tout le reste de la phase Tframe et notamment pendant les périodes d'intégration Tm et Ts. Ainsi, lors d'une phase d'acquisition Tframe, la lumière émise par la source lumineuse est mesurée par 30 la photodiode uniquement pendant la période d'intégration longue TL de la photodiode. Toutefois, dans de nombreuses situations, la photodiode du pixel sature pendant la période d'intégration longue TL de la phase d'acquisition Tframe, et la valeur lue à la fin de la période d'intégration longue TL ne contribue alors pas à la 35 valeur de sortie finale du pixel. Dans ce cas, l'allumage de la 3042912 B14673 - 15-GR2-0582 4 source lumineuse pendant la phase d'acquisition Tframe n'est pas détecté par le pixel. On notera que pour des sources clignotantes ayant une fréquence de clignotement du même ordre de grandeur que la 5 fréquence d'acquisition du capteur, et une durée d'allumage faible devant la période d'acquisition Tframe du capteur, la probabilité de se trouver dans la situation représentée en figure 1 est relativement élevée, dans la mesure où la période d'intégration TL occupe généralement la majeure partie de la période 10 d'acquisition Tframe- Lorsque le niveau de luminosité ambiante augmente, les durées TL, Tm et Ts peuvent être réduites, et il existe alors un risque significatif que la période d'allumage de la source lumineuse tombe en dehors des périodes d'intégration TL, Tm et Ts 15 du capteur. Là encore, la conséquence est que la valeur de sortie finale du pixel ne permet pas de détecter l'allumage de la source lumineuse. Par ailleurs, lorsque le niveau de luminosité ambiante est relativement élevé, il existe une probabilité importante que 20 le pixel sature pendant les périodes d'intégration TL et Tyl (on peut ne pas réduire les périodes TL et Tm pour conserver une dynamique globale importante dans l'image). Seule la période d'exposition Ts pourrait alors capturer une valeur non saturée. Toutefois, cette période Ts étant alors très brève, la probabilité 25 de détecter la lumière de la source clignotante est faible. Ainsi, il existe un besoin pour un capteur d'images à grande gamme dynamique apte à détecter des sources lumineuses clignotantes avec une plus grande fiabilité que les capteurs existants. 30 Résumé Pour cela, un mode de réalisation prévoit un capteur d'images comportant : une pluralité de pixels comportant chacun une première photodiode reliée à un premier noeud capacitif de stockage de charges par un premier transistor, et une deuxième 35 photodiode reliée à un deuxième noeud capacitif de stockage de 3042912 B14673 - 15-GR2-0582 5 charges par un deuxième transistor ; et un circuit de commande configuré pour, lors d'une phase d'acquisition d'une valeur représentative du niveau d'éclairement d'un pixel : acquérir une première valeur de sortie représentative du niveau d'éclairement 5 reçu par la première photodiode pendant une première période d'intégration ininterrompue ; et acquérir une deuxième valeur de sortie représentative du niveau d'éclairement reçu par la deuxième photodiode pendant une deuxième période d'intégration découpée en une pluralité de sous-périodes disjointes. 10 Selon un mode de réalisation, la deuxième période d'intégration est plus courte que la première période d'intégration, et les sous-périodes de la deuxième période d'intégration sont distribuées le long d'une période sensiblement égale à la première période d'intégration. 15 Selon un mode de réalisation, dans chaque pixel, la deuxième photodiode est en outre reliée à un troisième noeud capacitif de stockage de charges par un troisième transistor, et le circuit de commande est en outre configuré pour, lors d'une phase d'acquisition d'une valeur représentative du niveau 20 d'éclairement d'un pixel, acquérir une troisième valeur de sortie représentative du niveau d'éclairement reçu par la deuxième photodiode pendant une troisième période d'intégration découpée en une pluralité de sous-périodes disjointes. Selon un mode de réalisation, la troisième période 25 d'intégration est plus courte que les première et deuxième périodes d'intégration, et les sous-périodes de la troisième période d'intégration sont distribuées le long d'une période sensiblement égale à la première période d'intégration. Selon un mode de réalisation, les sous-périodes de la 30 deuxième période d'intégration et les sous-périodes de la troisième période d'intégration sont entrelacées. Selon un mode de réalisation, les sous-périodes de la deuxième période d'intégration ont sensiblement la même durée et le même espacement, et les sous-périodes de la troisième période 3042912 B14673 - 15-GR2-0582 6 d'intégration ont sensiblement la même durée et le même espacement. Selon un mode de réalisation, les sous-périodes de la deuxième période d'intégration ont des durées et/ou des 5 espacements variables au cours de la phase d'acquisition, et les sous-périodes de la troisième période d'intégration ont des durées et/ou des espacements variables au cours de la phase d'acquisition. Selon un mode de réalisation, les sous-périodes de la 10 deuxième période d'intégration et les sous-périodes de la troisième période d'intégration ont une distribution aléatoire OU semi-aléatoire. Selon un mode de réalisation, dans chaque pixel : le deuxième noeud capacitif est relié à un quatrième noeud par un 15 quatrième transistor ; le troisième noeud capacitif est relié au quatrième noeud par un cinquième transistor ; le quatrième noeud est relié à un noeud d'application d'un potentiel de réinitialisation par un sixième transistor ; et le premier noeud est connecté à la grille d'un septième transistor monté en source 20 suiveuse, la source du septième transistor étant reliée à une première piste conductrice de sortie par un huitième transistor. Selon un mode de réalisation, dans chaque pixel, le quatrième noeud est relié au premier noeud par un neuvième transistor. 25 Selon un mode de réalisation, dans chaque pixel, le quatrième noeud est connecté au premier noeud. Selon un mode de réalisation, dans chaque pixel, chacun des premier, deuxième et troisième noeuds est relié à un noeud d'application d'un potentiel de réinitialisation par un transistor 30 de réinitialisation, et chacun des premier, deuxième et troisième noeuds est connecté à la grille d'un transistor monté en source suiveuse. Selon un mode de réalisation, dans chaque pixel, la deuxième photodiode est en outre reliée à un noeud d'application 35 d'un potentiel de réinitialisation par un dixième transistor. 3042912 B14673 - 15-GR2-0582 7 Selon un mode de réalisation, chaque pixel a sa première photodiode surmontée par une première microlentille de forme hexagonale, et sa deuxième photodiode surmontée par une deuxième microlentille de forme carrée, le côté de la deuxième 5 microlentille ayant sensiblement la même longueur que le côté de la première microlentille, et les première et deuxième microlentilles ayant un côté commun. Selon un mode de réalisation, la capacité du deuxième noeud comprend un condensateur à tranchées profondes isolées, ou 10 un condensateur à empilement vertical métal-oxyde-métal. Selon un mode de réalisation, la capacité du troisième noeud comprend un condensateur à tranchées profondes isolées, ou un condensateur à empilement vertical métal-oxyde-métal. Brève description des dessins 15 Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1, précédemment décrite, illustre schéma-20 tiquement la problématique de la détection de sources lumineuses clignotantes par un capteur d'images à grande gamme dynamique traditionnel ; la figure 2 illustre schématiquement le fonctionnement d'un exemple d'un mode de réalisation d'un capteur d'images à 25 grande gamme dynamique ; la figure 3 est un schéma électrique d'un exemple d'un mode de réalisation d'un capteur d'images à grande gamme dynamique ; les figures 4, 5 et 6 sont des chronogrammes illustrant 30 un exemple d'un procédé de commande du capteur de la figure 3 ; la figure 7 est un schéma électrique d'un autre exemple d'un mode de réalisation d'un capteur d'images à grande gamme dynamique ; 3042912 B14673 - 15-GR2-0582 8 la figure 8 est un schéma électrique d'un autre exemple d'un mode de réalisation d'un capteur d'images à grande gamme dynamique ; et la figure 9 est une vue de dessus illustrant 5 schématiquement un exemple d'agencement des pixels dans un capteur d'images du type décrit en relation avec les figures 3 à 6. Description détaillée De mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, les diverses 10 figures ne sont pas tracées à l'échelle. Par souci de clarté, seuls les éléments qui sont utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les divers éléments périphériques que peut comporter un capteur d'image, en plus d'une matrice de pixels (décodeur de 15 ligne et de colonne, circuit de lecture, circuit de contrôle, unité de traitement de signal, etc.) n'ont pas été détaillés, les modes de réalisation décrits étant compatibles avec les éléments périphériques usuels d'un capteur d'image, moyennant, le cas échéant, des adaptations à la portée de l'homme de l'art. De plus, 20 les méthodes de reconstruction d'une valeur de sortie finale d'un pixel en tenant compte de valeurs de sortie intermédiaires correspondant à des niveaux d'exposition distincts du pixel n'ont pas été détaillées, les modes de réalisation décrits étant compatibles avec les méthodes de reconstruction couramment 25 utilisées dans les capteurs à grande gamme dynamique. Sauf précision contraire, les expressions "approximativement", "sensiblement", "environ" et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. Dans la présente description, on utilise le terme "connecté" pour désigner une liaison électrique 30 directe, sans composant électronique intermédiaire, par exemple au moyen d'une ou plusieurs pistes conductrices, et le terme "couplé" ou le terme "relié", pour désigner soit une liaison électrique directe (signifiant alors "connecté") soit une liaison via un ou plusieurs composants intermédiaires (résistance, diode, 35 condensateur, etc.). 3042912 B14673 - 15-GR2-0582 9 La figure 2 illustre schématiquement le fonctionnement d'un exemple d'un mode de réalisation d'un capteur d'images à grande gamme dynamique. Comme dans l'exemple de la figure 1, on considère ici 5 un capteur configuré pour, à chaque période d'acquisition Tframe d'une valeur représentative du niveau d'éclairement d'un pixel, acquérir trois valeurs représentatives du niveau d'éclairement du pixel, correspondant à trois niveaux d'exposition distincts du pixel, puis reconstruire une valeur de sortie finale du pixel en 10 tenant compte de ces trois valeurs. Dans l'exemple de la figure 2, on considère un capteur dans lequel chaque pixel comporte deux photodiodes distinctes susceptibles d'être intégrées ou exposées simultanément, avec des temps d'exposition distincts. Sur la figure 2, on a représenté une unique phase 15 d'acquisition Tframe d'une valeur représentative du niveau d'éclairement d'un pixel du capteur. La phase d'acquisition Tframe comprend une période d'intégration ininterrompue TL d'une première photodiode du pixel. La phase d'acquisition Tframe comprend en outre, parallèlement à la période d'intégration TL, c'est-à-dire 20 chevauchant au moins en partie la période d'intégration TL, deux périodes d'intégration Tm et Ts de la deuxième photodiode du pixel. A titre de variante (non représentée), les périodes d'intégration Tm et Ts peuvent se situer en dehors de la période d'intégration TL. Comme dans l'exemple de la figure 1, la durée 25 TL est supérieure à la durée Tm, qui est elle-même supérieure à la durée T. Les modes de réalisation décrits ne se limitent toutefois pas à ce cas particulier. A titre de variante, les durées d'intégration Ts et Tm peuvent être sensiblement identiques, ce qui permet d'améliorer les performances de 30 détection des sources lumineuses clignotantes au prix d'une légère diminution de la dynamique. Dans l'exemple de la figure 2, la période d'intégration Tm est divisée ou découpée en n sous-périodes d'intégration disjointes de durée Tm/n, et la période d'intégration Ts est divisée en n sous-périodes d'intégration 35 disjointes de durée Ts/n, ou n est un entier supérieur à 1, par 3042912 B14673 - 15-GR2-0582 10 exemple compris entre 10 et 500. Dans l'exemple représenté, les sous-périodes d'intégration de la période d'intégration Tm et les sous-périodes d'intégration de la période d'intégration Ts, sont entrelacées, c'est-à-dire que deux sous-périodes successives de 5 la période d'intégration Tm sont séparées par une sous-période de la période d'intégration Ts, et que deux sous-périodes successives de la période d'intégration Ts sont séparées par une sous-période de la période d'intégration Tm. Dans cet exemple, les sous-périodes d'intégration de la période d'intégration Tm et les sous- 10 périodes d'intégration de la période d'intégration Ts sont distribuées sur une période supérieure à la somme des périodes Tm et Ts. Dans l'exemple représenté, les n sous-périodes de la période d'intégration Tm et les n sous-périodes de la période 15 d'intégration Ts sont régulièrement distribuées le long d'une période sensiblement égale à la période d'intégration TL, et coïncidant sensiblement avec la période d'intégration TL. Un avantage réside alors dans la cohérence temporelle des mesures effectuées à l'issue des périodes d'intégration TL, Tm et Ts. A 20 titre de variante, les n sous-périodes de la période d'intégration Tm et les n sous-périodes de la période d'intégration Ts peuvent être régulièrement distribuées tout le long de la période d'acquisition Tframe- On a de plus représenté sur la figure 2 un signal binaire 25 LED représentatif de l'état d'une source lumineuse clignotante placée en vis-à-vis du pixel, par exemple une source à diodes électroluminescentes pulsées. L'état haut du signal LED correspond à un état allumé de la source lumineuse, et l'état bas du signal LED correspond à un état éteint de la source lumineuse. Dans 30 l'exemple représenté, la source lumineuse est allumée pendant environ un sixième de la période d'intégration longue TL, et est éteinte pendant tout le reste de la phase Tframe- La division des périodes d'intégration Tm et Ts en sous-périodes d'intégration disjointes, et l'étalement de ces sous-périodes le long d'une 35 période supérieure à la somme des périodes Tm et Ts, augmente la 3042912 B14673 - 15-GR2-0582 11 probabilité qu'au moins une partie de la période d'intégration Tm et/ou au moins une partie de la période d'intégration Ts coïncide avec la phase d'allumage de la source lumineuse clignotante. Dans l'exemple représenté, une sous-période de durée TM/n de la période 5 d'intégration Tm et une sous-période de durée Ts/n de la période d'intégration Ts tombent pendant la phase d'allumage de la source lumineuse clignotante. Ainsi, une partie de la lumière émise par la source lumineuse pendant la phase d'acquisition Tframe est détectée par le pixel et contribue à la valeur de sortie finale 10 du pixel. La prévision d'une période d'intégration TL ininterrompue sur une photodiode distincte permet de garantir les bonnes performances du pixel dans des conditions de faible luminosité. Des exemples d'architectures de pixels et de procédés 15 de commande de tels pixels permettant de mettre en oeuvre un fonctionnement du type illustré par la figure 2 vont être décrits plus en détail ci-après en relation avec les figures 3, 4, 5 et 6. La figure 3 est un schéma électrique d'un exemple d'un 20 mode de réalisation d'un capteur d'images à grande gamme dynamique adapté à mettre en oeuvre un fonctionnement du type décrit en relation avec la figure 2. Sur la figure 3, seul un pixel 100 du capteur a été représenté. En pratique, le capteur peut comporter une pluralité de pixels identiques ou similaires disposés en 25 matrice selon des lignes (ou rangées) et des colonnes, ainsi que des circuits, non représentés, de commande des pixels du capteur. Le pixel 100 de la figure 3 comprend une première photodiode PPD1. L'anode de la photodiode PPD1 est connectée à un noeud GND d'application d'un potentiel de référence bas du 30 capteur, par exemple la masse. La cathode de la photodiode PPD1 est reliée à un noeud de lecture capacitif SN du pixel par l'intermédiaire d'un transistor de transfert 101 dont la grille est reliée à un noeud d'application d'un signal de commande TG L. La capacité du noeud de lecture SN est représentée schématiquement 35 par un condensateur FD dont une première électrode est connectée 3042912 B14673 - 15-GR2-0582 12 au noeud SN et dont une deuxième électrode est connectée au noeud GND. En pratique, la capacité FD peut être constituée par les capacités parasites des différents éléments (pistes conductrices, transistors) connectés au noeud SN. A titre de variante, la 5 capacité FD peut comprendre un condensateur spécifique, de façon à augmenter sa capacité maximale de stockage de charge du noeud de lecture et ainsi diminuer le gain de conversion de charges en tension. Le noeud de lecture SN est relié à un noeud al du pixel par l'intermédiaire d'un transistor 103 dont la grille est reliée 10 à un noeud d'application d'un signal de commande TX L. Le noeud al est lui-même relié à un noeud VRT d'application d'un potentiel de référence haut - c'est-à-dire supérieur au potentiel du noeud GND - du capteur par l'intermédiaire d'un transistor 105 dont la grille est reliée à un noeud d'application d'un signal de commande 15 RST. Le pixel 100 de la figure 3 comprend en outre une deuxième photodiode PPD2. L'anode de la photodiode PPD2 est connectée au noeud GND. La cathode de la photodiode PPD2 est reliée à un premier noeud de stockage capacitif ST M du pixel par 20 l'intermédiaire d'un transistor de transfert 107 dont la grille est reliée à un noeud d'application d'un signal de commande TG M. La capacité du noeud de stockage ST M est représentée schématiquement par un condensateur MEM M dont une première électrode est connectée au noeud ST M et dont une deuxième 25 électrode est connectée au noeud GND. En pratique, la capacité MEM M peut être constituée par les capacités parasites des différents éléments (pistes conductrices, transistors) connectés au noeud ST M. A titre de variante, la capacité MEM M peut comprendre un condensateur spécifique. La capacité MEM M comprend 30 par exemple un condensateur à électrodes verticales de type CDTI (de l'anglais "Capacitor Deep Trench Isolation" - capacité à tranchées profondes isolées) formé dans le même substrat semiconducteur que les photodiodes et transistors du pixel. La prévision d'un condensateur de type CDTI permet avantageusement 35 de limiter la surface de substrat occupée par le pixel. Plus 3042912 B14673 - 15-GR2-0582 13 généralement, divers types de condensateurs à électrodes verticales peuvent être utilisés, par exemple un condensateur de type MOM (métal-oxyde-métal), un condensateur de type MIM (métalisolant-métal), ou un condensateur de type MOS (métal-oxyde- 5 semiconducteur). La capacité MEM M du noeud ST M est de préférence supérieure à la capacité FD du noeud SN, de façon à réduire le bruit kTC et augmenter la gamme dynamique. La cathode de la photodiode PPD2 est en outre reliée à un deuxième noeud de stockage capacitif ST S du pixel par l'intermédiaire d'un transistor de 10 transfert 109 dont la grille est reliée à un noeud d'application d'un signal de commande TG S. La capacité du noeud de stockage ST S est représentée schématiquement par un condensateur MEM S dont une première électrode est connectée au noeud ST S et dont une deuxième électrode est connectée au noeud GND. En pratique, 15 la capacité MEM S peut être constituée par les capacités parasites des différents éléments (pistes conductrices, transistors) connectés au noeud ST S. A titre de variante, la capacité MEM S peut comprendre un condensateur spécifique. De même que la capacité MEM M, la capacité MEM S comprend par exemple un 20 condensateur à électrodes verticales formé dans le même substrat semiconducteur que les photodiodes et transistors du pixel. La capacité MEM S du noeud ST S est de préférence supérieure à la capacité MEM M du noeud ST M, de façon à réduire encore d'avantage le bruit ktC et augmenter encore d'avantage la gamme dynamique. 25 La cathode de la photodiode PPD2 est par ailleurs reliée au noeud VRT par l'intermédiaire d'un transistor 111 dont la grille est reliée à un noeud d'application d'un signal de commande AB. Le pixel 100 de la figure 3 comprend en outre un transistor 113 reliant le noeud ST M au noeud al, la grille du transistor 113 30 étant reliée à un noeud d'application d'un signal de commande TX M. De plus, le pixel 100 comprend un transistor 115 reliant le noeud ST S au noeud al, la grille du transistor 115 étant reliée à un noeud d'application d'un signal de commande TX S. Le pixel 100 comprend par ailleurs un transistor 117 35 monté en source suiveuse, dont la grille est connectée au noeud 3042912 B14673 - 15-GR2-0582 14 de lecture SN. Le drain du transistor 117 est connecté à un noeud VDD d'application d'un potentiel de référence haut du capteur, par exemple égal au potentiel du noeud VRT, ou différent du potentiel du noeud VRT. Le pixel 100 comprend en outre un 5 transistor 119 reliant la source du transistor 117 à une piste conductrice de sortie CL du pixel, qui peut être commune à plusieurs pixels du capteur, par exemple à tous les pixels d'une même colonne du capteur. La grille du transistor 119 est reliée à un noeud d'application d'un signal de commande RD. 10 A titre de variante, le circuit de lecture du pixel, comprenant les transistors 105, 117 et 119, peut être partagé par un ou plusieurs pixels voisins. Dans l'exemple représenté, les transistors 101, 103, 105, 107, 109, 111, 113, 115, 117 et 119 du pixel 100 sont des 15 transistors MOS à canal N. Les photodiodes PPD1 et PPD2 sont par exemple des photodiodes pincées ("pinned photodiodes" en langue anglaise), c'est-à-dire des photodiodes entièrement déplétées à l'état réinitialisé. Les modes de réalisation décrits ne se limitent toutefois pas à ces exemples particuliers. 20 Le capteur de la figure 3 comprend en outre un circuit de commande, non représenté, fournissant les signaux de commande AB, TG L, TG M, TG S, TX L, TX M, TX S, RST et RD des transistors de contrôle des pixels du capteur. Les pixels sont par exemple commandés simultanément ligne par ligne, c'est-à-dire que tous 25 les pixels d'une même ligne reçoivent simultanément les mêmes signaux AB, TG L, TG M, TG S, TX L, TX M, TX S, RST et RD de commande de leurs transistors de contrôle. Le capteur de la figure 3 est par exemple commandé selon un procédé de commande de type à obturation déroulante ("rolling shutter" en anglais), c'est-à- 30 dire que la séquence de commande des transistors des pixels d'une même ligne lors d'une phase Tframe d'acquisition des valeurs de sortie des pixels de la ligne est répétée à l'identique pour toutes les lignes du capteur, avec un déphasage de l'ordre de Tframe /Nb row entre deux lignes successives de pixels, où Nb row 35 désigne le nombre de lignes de pixels du capteur. 3042912 B14673 - 15-GR2-0582 15 La figure 4 est un chronogramme illustrant un exemple d'un procédé de commande du capteur de la figure 3. Plus particulièrement, la figure 4 représente l'évolution, en fonction du temps (t), des signaux de commande AB, TG L, TG M, TG S, TX L, 5 TX M, TX S, RST et RD du pixel 100 de la figure3, lors d'une phase Tframe d'acquisition d'une valeur de sortie représentative du niveau d'éclairement du pixel. Les figures 5 et 6 sont des agrandissements de portions du chronogramme de la figure 4. A un instant tO de début de la phase d'acquisition 10 Tframe, les signaux AB, TG L, TG M, TG S, TX L, TX M, TX _S et RST sont à l'état haut, ce qui entraine la fermeture des transistors 101, 103, 105, 107, 113, 109, 115 et 111, et par conséquent la réinitialisation des photodiodes PPD1 et PPD2, et la réinitialisation du noeud de lecture SN et des noeuds de stockage 15 ST M et ST S à des potentiels proches du potentiel du noeud VRT. Le signal RD est quant à lui à l'état bas de façon à maintenir le transistor 119 bloqué, pour isoler la piste de sortie CL du reste du pixel. A un instant tl postérieur à l'instant tO, les signaux 20 AB, TG L, TG M, TG S, TX L, TX M, TX S et RST sont mis à l'état bas, ce qui entraine la réouverture des transistors 101, 103, 105, 107, 113, 109, 115 et 111. L'instant tl correspond au début de la période d'intégration TL de la photodiode PPD1, et le début de la première sous-période de la période d'intégration Tm de la 25 photodiode PPD2. A un instant t2 postérieur à l'instant tl, le signal TG M est mis à l'état haut, ce qui entraine la fermeture du transistor 107, et le transfert, sur le noeud de stockage ST M, des charges photogénérées accumulées dans la photodiode PPD2 30 depuis l'instant tl. A un instant t3 postérieur à l'instant t2, le signal TG M est remis à l'état bas, entrainant la réouverture du transistor 107. L'instant t3 marque la fin de la première sous-période d'intégration de la période d'intégration Tm de la 35 photodiode PPD2. L'instant t3 marque en outre le début de la 3042912 B14673 - 15-GR2-0582 16 première sous-période de la période d'intégration Ts de la photodiode PPD2. A un instant t4 postérieur à l'instant t3, le signal TG S est mis à l'état haut, ce qui entraine la fermeture du 5 transistor 109, et le transfert, sur le noeud de stockage ST S, des charges photogénérées accumulées dans la photodiode PPD2 depuis l'instant t3. A titre de variante, les instants t3 et t4 peuvent être confondus à condition de s'assurer que les transistors 107 et 109 ne soient pas simultanément à l'état 10 ouvert. A un instant t5 postérieur à l'instant t4, le signal TG S est remis à l'état bas, entrainant la réouverture du transistor 109. L'instant t5 marque la fin de la première sous-période de la période d'intégration Ts de la photodiode PPD2. 15 A un instant t6 postérieur à l'instant t5, le signal AB est mis à l'état haut, ce qui entraine la fermeture du transistor 111, et par conséquent la réinitialisation de la photodiode PPD2 (c'est-à-dire l'évacuation de toutes les charges de la photodiode PPD2 dans le cas d'une photodiode pincée). 20 A un instant t7 postérieur à l'instant t6, le signal AB est mis à l'état bas, entrainant la réouverture du transistor 111. L'instant t7 correspond au début de la deuxième sous-période de la période d'intégration Tm de la photodiode PPD2. La séquence de commande des signaux TG M, TG S et AB 25 allant de l'instant tl à l'instant t7 est répétée n fois, où n est le nombre de sous-périodes en lequel sont divisées les périodes d'intégration Tm et Ts de la photodiode PPD2. Par souci de simplification, le chronogramme de la figure 4 a été tracé pour n = 5. 30 La prévision d'une photodiode PPD2 pincée, c'est-à-dire entièrement déplétée à l'état réinitialisée, permet avantageusement d'assurer un transfert efficace, vers le noeud de stockage ST M, respectivement ST S, de l'ensemble des charges photogénérées dans la photodiode PPD2 à la fin de chaque sous-période de la 35 période d'intégration Tm, respectivement I. Un autre avantage 3042912 B14673 - 15-GR2-0582 17 est que l'utilisation d'une photodiode pincée permet de réduire de façon significative le courant d'obscurité, car les charges sont stockées dans le volume de la photodiode. De ce fait, les signaux acquis sont relativement indépendants des états 5 d'interfaces aux limites de la photodiode. En outre, l'utilisation d'une photodiode pincée permet la mise en oeuvre d'une lecture de type CDS (de l'anglais "Correlated Double Sampling" - ou lecture à échantillonnage double corrélé), indépendante du bruit kTC. On notera qu'une réinitialisation supplémentaire de la 10 photodiode PPD2 via le transistor 111 peut optionnellement être prévue entre la fin de chaque sous-période de la période d'intégration Tm et le début de la sous-période suivante de la période d'intégration Ts, c'est-à-dire entre les instants t3 et t4. 15 A un instant t8 postérieur à l'instant tl, par exemple après la fin de la dernière sous-période de la période d'intégration Ts de la photodiode PPD2, les signaux RST et TX _L sont mis à l'état haut, ce qui entraine la fermeture des transistors 105 et 103, et par conséquent la réinitialisation du 20 noeud de lecture SN à un potentiel proche du potentiel du noeud VRT. Dans cet exemple, le signal RD est en outre mis à l'état haut à l'instant t8, ce qui entraine la fermeture du transistor 119. Ainsi, un potentiel représentatif du potentiel du noeud de lecture SN est reporté sur la piste de sortie CL par l'intermédiaire des 25 transistors 117 et 119. A un instant t9 postérieur à l'instant t8, le signal RST est remis à l'état bas, entrainant la réouverture du transistor 105. Après l'instant t9, lors d'une étape RD REF, le potentiel de la piste de sortie CL est lu et mémorisé. 30 A un instant t10 postérieur à l'étape de lecture RD REF, le signal TG L est mis à l'état haut, ce qui entraine la fermeture du transistor 101, et le transfert, sur le noeud de lecture SN, des charges photogénérées accumulées dans la photodiode PPD1 depuis l'instant tl de début de la période d'intégration TL. 3042912 B14673 - 15-GR2-0582 18 A un instant tll postérieur à l'instant t10, le signal TG L est remis à l'état bas, entrainant la réouverture du transistor 101. L'instant tll marque la fin de la période d'intégration TL de la photodiode PPD1. Après l'instant t11, lors 5 d'une étape RD L, le potentiel de la piste de sortie CL est lu. Si on désigne par VREF le potentiel lu sur la piste de sortie CL lors de l'étape RD REF et par VL le potentiel lu sur la piste de sortie CL lors de l'étape RD L, la valeur VREF-VL définit une première valeur de sortie du pixel, correspondant à un premier 10 niveau d'exposition. A un instant t12 postérieur à l'étape de lecture RD L, le signal RST est mis à l'état haut, entrainant la fermeture du transistor 105 et par conséquent la réinitialisation du noeud de lecture SN à un potentiel proche du potentiel du noeud VRT. 15 A un instant t13 postérieur à l'instant t12, le signal RST est remis à l'état bas, entrainant la réouverture du transistor 105. A un instant t14 postérieur à l'instant t13, le signal TX M est mis à l'état haut, ce qui entraine la fermeture du 20 transistor 113. Les charges photogénérées accumulées sur le noeud de stockage ST M pendant la période d'intégration Tm de la photodiode PPD2 se répartissent alors sur les noeuds ST M, al et SN. A un instant t15 postérieur à l'instant t14, le signal 25 TX M est remis à l'état bas, ce qui entraine la réouverture du transistor 113. Après l'instant t15, lors d'une étape RD M, le potentiel de la piste de sortie CL est lu. Ce potentiel définit une deuxième valeur de sortie du pixel, correspondant à un deuxième niveau d'exposition inférieur au premier niveau. On 30 notera que dans cet exemple, le signal lu lors de l'étape RD M contient une composante de bruit kTC générée par l'ouverture du transistor 113. Cette composante peut être supprimée en lisant le potentiel de la piste de sortie CL avant l'instant t15 d'ouverture du transistor 113 (entre les instants t14 et t15). Dans ce cas, 3042912 B14673 - 15-GR2-0582 19 le signal lu contient une composante liée à l'injection de charges par la fermeture du transistor 113. A un instant t16 postérieur à l'étape de lecture RD M, le signal RST est mis à l'état haut, entrainant la fermeture du 5 transistor 105 et par conséquent la réinitialisation du noeud de lecture SN à un potentiel proche du potentiel du noeud VRT. A un instant t17 postérieur à l'instant t16, le signal RST est remis à l'état bas, entrainant la réouverture du transistor 105. A titre de variante, le signal TX M peut être 10 maintenu à l'état haut jusqu'à un instant postérieur à l'instant t16, par exemple jusqu'à l'instant t17, de façon à réinitialiser le noeud de stockage ST M à un potentiel proche du potentiel du noeud VRT. A un instant t18 postérieur à l'instant t17, le signal 15 TX S est mis à l'état haut, ce qui entraine la fermeture du transistor 115. Les charges photogénérées accumulées sur le noeud de stockage ST _S pendant la période d'intégration Ts de la photodiode PPD2 se répartissent alors sur les noeuds ST S, al et SN. 20 A un instant t19 postérieur à l'instant t18, le signal TX S est remis à l'état bas, ce qui entraine la réouverture du transistor 115. Après l'instant t19, lors d'une étape RD S, le potentiel de la piste de sortie CL est lu. Ce potentiel définit une troisième valeur de sortie du pixel, correspondant à un 25 troisième niveau d'exposition inférieur aux premier et deuxième niveaux. On notera que dans cet exemple, le signal lu lors de l'étape RD S contient une composante de bruit kTC générée par l'ouverture du transistor 115. Cette composante peut être supprimée en lisant le potentiel de la piste de sortie CL avant 30 l'instant t19 d'ouverture du transistor 115 (entre les instants t18 et t19). Dans ce cas, le signal lu contient une composante liée à l'injection de charges par la fermeture du transistor 115. Une valeur de sortie finale du pixel peut alors être déterminée en tenant compte des valeurs de sortie correspondant 35 aux premier, deuxième et troisième niveaux d'exposition. 3042912 B14673 - 15-GR2-0582 20 On notera que le potentiel du noeud ST S peut être réinitialisé à une valeur proche du potentiel du noeud VRT en fermant simultanément les transistors 105 et 115 (signaux RST et TX S simultanément à l'état haut). 5 A un instant t20 postérieur à l'instant t19, le signal RD est remis à l'état bas, ce qui entraine l'ouverture du transistor 119. Dans cet exemple, le signal TX L est en outre remis à l'état bas à l'instant t20, ce qui entraine l'ouverture du transistor 103. 10 A un instant t21 marquant la fin de la phase d'acquisition Tframe, les signaux AB, TG L, TG M, TG S, TX L, TX M, TX S et RT sont mis à l'état haut de façon à réinitialiser le pixel en vue d'une nouvelle phase d'acquisition. Diverses variantes du procédé de commande décrit en 15 relation avec la figure 4 peuvent être mises en oeuvre. En particulier, bien que l'on ait décrit un exemple de réalisation dans lequel le transistor 103 est maintenu fermé pendant les étapes de lecture RD REF et RD L, les modes de réalisation décrits ne se limitent pas à ce cas particulier. Le 20 maintien à l'état fermé du transistor 103 pendant les étapes de lecture RD REF et RD L a pour effet d'augmenter la capacité vue par le noeud de lecture SN du pixel lors de ces étapes de lecture, en lui ajoutant la capacité du noeud al. Ceci conduit à diminuer les niveaux de tension lus sur la piste de sortie CL du pixel. 25 Dans des conditions de faible luminosité, on pourra au contraire choisir d'ouvrir le transistor 103 pendant les étapes de lecture RD REF et RD L, de façon à augmenter les niveaux de tension lus sur la piste de sortie CL du pixel. Dans ce cas, l'évolution du signal TX L de commande du transistor 103 peut par exemple être 30 identique à celle du signal RST dans la période allant de l'instant t8 à l'instant t20. De plus, on a décrit ci-dessus un exemple de procédé de commande dans lequel la lecture du niveau d'éclairement reçu par la photodiode PPD1 pendant la période d'intégration longue TL est 35 une lecture de type à échantillonnage double corrélé, c'est-à- 3042912 B14673 - 15-GR2-0582 21 dire comportant une étape de réinitialisation du noeud de lecture SN puis de lecture du potentiel de réinitialisation du noeud SN, suivie d'une étape de transfert des charges photogénérées accumulées dans la photodiode PPD1 sur le noeud de lecture SN puis 5 de lecture du potentiel du noeud SN. Ce mode de lecture permet la fourniture d'une valeur de sortie du pixel très peu bruitée pour le premier niveau d'exposition, ce qui est tout particulièrement avantageux dans des conditions de faible luminosité. Toutefois, à titre de variante, les étapes de réinitialisation du noeud de 10 lecture SN (mise à l'état haut du signal RST entre les instants t8 et t9) et de lecture du potentiel de réinitialisation du noeud de lecture SN (étape RD REF) peuvent être omises. La figure 7 est un schéma électrique d'un autre exemple d'un mode de réalisation d'un capteur d'images à grande gamme 15 dynamique adapté à mettre en oeuvre un fonctionnement du type décrit en relation avec la figure 2. Sur la figure 7, seul un pixel 200 du capteur a été représenté. En pratique, le capteur peut comporter une pluralité de pixels identiques ou similaires disposés en matrice selon des lignes et des colonnes, ainsi que 20 des circuits, non représentés, de commande des pixels du capteur. Le pixel 200 de la figure 7 comprend de nombreux éléments communs avec le pixel 100 de la figure 3. Ces éléments ne seront pas décrits à nouveau. Le pixel 200 de la figure 7 diffère du pixel 100 de la figure 3 essentiellement en ce qu'il ne comprend 25 pas le transistor 103 du pixel 100 de la figure 3 entre le noeud de lecture SN et le noeud al. Dans le pixel 200 de la figure 7, le noeud SN est connecté directement au noeud al. Le pixel 200 de la figure 7 ne permet pas d'isoler le noeud de lecture SN du noeud al pour réaliser une lecture de la 30 photodiode PPD1 avec un gain de conversion de charges en tension élevé, comme le permet le pixel 100 de la figure 3. Toutefois, un avantage du pixel 200 de la figure 7 est qu'il comporte un transistor de moins que le pixel 100 de la figure 3, ce qui permet de diminuer la surface totale du pixel. 3042912 B14673 - 15-GR2-0582 22 La séquence des signaux de commande AB, TG L, TG M, TG S, TX M, TX S, RST et RD décrite en relation avec la figure 4 peut être appliquée sensiblement à l'identique au pixel 200 de la figure 7. 5 La figure 8 est un schéma électrique d'un autre exemple d'un mode de réalisation d'un capteur d'images à grande gamme dynamique adapté à mettre en oeuvre un fonctionnement du type décrit en relation avec la figure 2. Sur la figure 8, seul un pixel 300 du capteur a été représenté. En pratique, le capteur 10 peut comporter une pluralité de pixels identiques ou similaires disposés en matrice selon des lignes et des colonnes, ainsi que des circuits, non représentés, de commande des pixels du capteur. Le pixel 300 de la figure 8 comprend des éléments communs avec les pixels 100 de la figure 3 et 200 de la figure 7. En 15 particulier, le pixel 300 de la figure 8 comprend deux photodiodes PPD1 et PPD2 dont les anodes sont connectées à un noeud GND d'application d'un potentiel de référence bas, un transistor de transfert 101 recevant un signal de commande TG L et reliant la cathode de la photodiode PPD1 à un noeud de lecture capacitif SN 20 de capacité FD, un transistor de transfert 107 recevant un signal de commande TG M et reliant la cathode de la photodiode PPD2 à un noeud capacitif de stockage ST M de capacité MEM M, un transistor de transfert 109 recevant un signal de commande TG S et reliant la cathode de la photodiode PPD2 à un noeud capacitif de stockage 25 ST S de capacité MEM S, et un transistor 111 de réinitialisation de la photodiode PPD2 reliant la cathode de la photodiode PPD2 à un noeud VRT d'application d'un potentiel de référence haut. Le pixel 300 de la figure 8 comprend en outre un premier transistor de réinitialisation 105 L reliant le noeud SN au noeud 30 VRT, un deuxième transistor de réinitialisation 105 M reliant le noeud ST M au noeud VRT, et un troisième transistor de réinitialisation 105 S reliant le noeud ST S au noeud VRT. Les grilles des transistors 105 L, 105 M et 105 S sont reliées à un même noeud d'application d'un signal de commande RST. 3042912 B14673 - 15-GR2-0582 23 Le pixel 300 de la figure 8 comprend par ailleurs un premier transistor 117 L monté en source suiveuse, dont la grille est connectée au noeud de lecture SN, un deuxième transistor 117 M monté en source suiveuse, dont la grille est connectée au noeud 5 ST M, et un troisième transistor 117 S monté en source suiveuse, dont la grille est connectée au noeud ST S. Chacun des transistors 117 L, 117 M et 117 S a son drain relié au noeud VRT. Le pixel 300 comprend en outre un premier transistor de sélection 119 L reliant la source du transistor 117 L à une première piste 10 conductrice de sortie CL L du pixel, un deuxième transistor de sélection 119 M reliant la source du transistor 117 M à une deuxième piste conductrice de sortie CL M du pixel, et un troisième transistor de sélection 119 S reliant la source du transistor 117 S à une troisième piste conductrice de sortie CL S 15 du pixel. Les pistes de sortie CL L, CL M et CL S peuvent être communes à plusieurs pixels du capteur, par exemple à tous les pixels d'une même colonne du capteur. Dans cet exemple, les grilles des transistors de sélection 119 L, 119 M et 119 S du pixel 300 sont reliées à un même noeud d'application d'un signal 20 de commande RD. Les transistors 105 L, 105 M, 105 S, 117 L, 117 M, 117 S, 119 L, 119 M et 119 S sont par exemple des transistors MOS à canal N, les modes de réalisation décrits ne se limitant toutefois pas à ce cas particulier. Ainsi, la principale différence entre le pixel 300 de 25 la figure 8 et les pixels 100 de la figure 3 et 200 de la figure 7 est que, dans le pixel 300, chacun des noeuds capacitifs de stockage ST M et ST S, destinés à stocker les charges photogénérées pendant les périodes d'intégration TM et Ts respectivement, à son propre circuit de lecture. Ceci permet 30 d'éviter le partage des charges photogénérées entre les noeuds ST M, al et SN d'une part, et entre les noeuds ST S, al et SN d'autre part, lors de la lecture des niveaux de tension des noeuds ST M et ST _S à l'issue des périodes d'intégration TM et I. Ainsi, ceci permet d'augmenter les niveaux de tension lus en sortie du 3042912 B14673 - 15-GR2-0582 24 pixel et correspondant aux deuxième et troisième niveaux d'exposition respectivement. En outre, ceci permet de lire et mémoriser à l'extérieur du pixel les bruits kTC générés sur les noeuds de stockage MEM M et MEM S respectivement, au début des périodes 5 d'intégration Tyl et T. Ces niveaux de bruits peuvent alors être soustraits aux signaux lus lors des étapes de lecture des signaux intégrés sur les noeuds ST M et ST S à la fin des périodes d'intégration Tyl et I. La séquence des signaux de commande AB, TG L, TG M, 10 TG S, RST et RD décrite en relation avec la figure 4 peut par exemple être appliquée sensiblement à l'identique au pixel 300 de la figure 8. Un avantage des modes de réalisation décrits est que les valeurs des capacités FD, MEM M et MEM S peuvent être adaptées 15 spécifiquement en fonction du gain de conversion de charges en tension que l'on souhaite appliquer pour la lecture des charges photogénérées pendant les trois périodes d'intégration TL, Tyl et I. A titre d'exemple, les valeurs des capacités MEM M et MEM S peuvent être plus élevées que la valeur de la capacité FD, par 20 exemple 2 à 30 fois plus élevées que la valeur de la capacité FD, ce qui permet d'augmenter les durées des périodes d'intégration Tyl et Ts par rapport à un capteur d'images à grande gamme dynamique du type décrit en relation avec la figure 1, dans lequel les charges photogénérées pendant les trois périodes d'intégration 25 successives TL, Tyl et Ts sont converties en tension avec un même gain de conversion (défini par la capacité du noeud de lecture du pixel). L'allongement des périodes Tyl et Ts permet notamment d'augmenter encore les chances de détecter des sources lumineuses clignotantes pendant la phase d'acquisition Tframe- 30 Un autre avantage des modes de réalisation décrits est que les dimensions des photodiodes PPD1 et PPD2 peuvent être adaptées spécifiquement aux niveaux d'exposition que l'on souhaite obtenir. En particulier, la photodiode PPD2 peut présenter une surface d'exposition à la lumière plus petite que celle de la 35 photodiode PPD1, par exemple 2 à 10 fois plus petite que celle de 3042912 B14673 - 15-GR2-0582 25 la photodiode PPD1, de façon à générer un photocourant moins intense que la photodiode PPD1. Là encore, ceci permet d'augmenter les durées des périodes d'intégration Tm et Ts par rapport à un capteur d'images à grande gamme dynamique du type décrit en 5 relation avec la figure 1, dans lequel les charges photogénérées accumulées pendant les trois périodes d'intégration successives TL, Tyl et Ts proviennent d'une même photodiode. On notera par ailleurs que, du fait que photodiode PPD2 est régulièrement vidée dans les capacités MEM M et MEM S, la capacité de stockage de 10 charges intrinsèque de la photodiode PPD2 peut être nettement plus faible que celle de la photodiode PPD1. De plus, un avantage des modes de réalisation décrits est que la période d'intégration longue TL peut occuper une portion plus importante de la période d'acquisition Tframe que 15 dans un capteur du type décrit en relation avec la figure 1, dans lequel la somme des durées d'intégration TL, Tm et Ts doit être inférieure ou égale à la durée Tframe- Ainsi, outre le fait qu'ils augmentent la probabilité de détection des sources lumineuses clignotantes, un avantage des 20 modes de réalisation décrits est qu'ils permettent d'améliorer la gamme dynamique intrinsèque du capteur par rapport aux capteurs à grande gamme dynamique existants, en jouant sur les rapports entre les capacités de lecture et les dimensions de photodiodes, spécifiques aux différentes périodes d'intégration TL, Tyl et T. 25 Un autre avantage des modes de réalisation décrits est que les valeurs de sorties représentatives des niveaux d'éclairement du pixel pendant les périodes TL, Tm et Ts sont lues consécutivement, c'est-à-dire que deux lectures successives d'une valeur de sortie du pixel lors d'une même phase d'acquisition 30 Tframe ne sont pas séparées par une période d'intégration du pixel, comme cela est le cas dans les capteurs du type décrit en relation avec la figure 1. Ainsi, la valeur de sortie finale du pixel peut être déterminée directement sans avoir à stocker dans des mémoires les valeurs intermédiaires lues à l'issue des phases 35 d'intégration TL et Tm, comme cela est nécessaire dans les 3042912 B14673 - 15-GR2-0582 26 capteurs du type décrit en relation avec la figure 1. De plus, ceci permet de limiter les artefacts liés aux éventuels mouvements de la scène ou du capteur lors de l'acquisition. Plus particulièrement, les modes de réalisation décrits permettent de 5 conserver une cohérence temporelle entre les mesures réalisées pendant les périodes d'intégration TL, Tm et Ts, qui peuvent toutes trois partager une même fenêtre temporelle. La figure 9 est une vue de dessus illustrant schématiquement un exemple d'agencement des pixels dans un capteur 10 d'images à grande gamme dynamique du type décrit en relation avec les figures 3 à 6. Dans cet exemple, chaque pixel comprend deux photodiodes PPD1 et PPD2 (non visibles sur la figure 9), la photodiode PPD2 ayant, en vue de dessus, une plus petite surface que la photodiode PPD1. Dans l'exemple de la figure 9, le capteur 15 est un capteur d'images couleur dans lequel chaque pixel a ses photodiodes PPD1 et PPD2 surmontées d'un filtre couleur rouge (R), vert (G) ou bleu (B). Dans cet exemple, chaque pixel a sa photodiode PPD1 surmontée d'une microlentille 701 ayant sensiblement la forme d'un hexagone régulier, et a sa photodiode 20 PPD2 surmontée d'une microlentille 703 ayant sensiblement la forme d'un carré, de côté approximativement égal au côté de l'hexagone régulier formant la microlentille 701. Les microlentilles 701 et 703 recouvrant les photodiodes PPD1 et PPD2 d'un même pixel du capteur ont un côté commun. De plus, l'agencement des pixels est 25 tel que les microlentilles 701 et 703 des différents pixels du capteur remplissent sensiblement toute la surface occupée par la matrice de pixels du capteur. Un avantage de l'agencement de la figure 9 est qu'il permet de minimiser la surface totale occupée par le capteur. 30 Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, on a décrit ci-dessus des exemples de fonctionnement et de procédé de commande dans lesquels chacune des périodes d'intégration Tm et Ts est découpée en n tronçons 35 régulièrement espacés de même durée Tm/n, respectivement Ts/n. 3042912 B14673 - 15-GR2-0582 27 Les modes de réalisation décrits ne se limitent toutefois pas à ce cas particulier. A titre de variante, les durées et/ou l'espacement des sous-périodes d'intégration de la période d'intégration Tm peuvent varier au cours de la phase d'acquisition 5 Tframe- De même, les durées et/ou l'espacement des sous-périodes d'intégration de la période d'intégration Ts peuvent varier au cours de la phase d'acquisition Tframe- A titre d'exemple, les durées des sous-périodes d'intégration de la période d'intégration Tm, et les durées des 10 sous-périodes d'intégration de la période d'intégration Ts, peuvent augmenter tout au long de la phase d'acquisition Tframe, ou peuvent diminuer tout au long de la phase d'acquisition Tframe. A titre de variante, les durées des sous-périodes d'intégration de la période Tm d'une part, et les durées des sous- 15 périodes d'intégration de la période d'intégration Ts d'autre part, peuvent être constantes tout au long de la phase d'acquisition Tframe, mais être espacées deux à deux d'une durée variable, par exemple une durée croissante tout au long de la phase d'acquisition Tframe, ou un durée décroissante tout au long 20 de la phase d'acquisition Tframe- A titre de variante, les sous-périodes d'intégration de la période d'intégration Tm d'une part, et les sous-périodes d'intégration de la période d'intégration Ts d'autre part, peuvent être distribuées aléatoirement ou semi-aléatoirement long de la 25 phase d'acquisition Tframe- En outre, les modes de réalisation décrits ne se limitent pas aux exemples décrits ci-dessus dans lesquels les périodes d'intégration Tm et Ts sont divisées en un même nombre n de sous-périodes d'intégration. A titre de variante, la période 30 d'intégration Tm peut être découpée en n sous-périodes d'intégration et la période d'intégration Ts peut être découpée en n' sous-périodes d'intégration, avec n et n' entiers supérieurs à 1, par exemple compris entre 10 et 500, et n différent de n'. De plus, bien que l'on ait décrit ci-dessus des exemples 35 de capteurs d'images à grande gamme dynamique dans lesquels chaque 3042912 B14673 - 15-GR2-0582 28 pixel fournit trois valeurs de sortie correspondant à trois niveaux d'exposition distincts, les modes de réalisation décrits ne se limitent pas à ce cas particulier. En particulier, l'homme du métier saura adapter les 5 modes de réalisation décrits à un capteur dans lequel, à chaque acquisition, chaque pixel fournit seulement deux valeurs de sortie correspondant à deux niveaux d'exposition distincts. Dans ce cas, chaque phase d'acquisition Tframe d'une valeur représentative du niveau d'éclairement d'un pixel du capteur peut comporter une 10 période d'intégration ininterrompue TL de la photodiode PPD1 du pixel, et, parallèlement à la période d'intégration TL, une unique période d'intégration Tm de la photodiode PPD2 du pixel, la période Tm étant découpée en plusieurs sous-périodes d'intégration disjointes. Dans ce cas les transistors 109, 115, 105 S, 117 S et 15 119 S, ainsi que la capacité de stockage MEM S des exemples de pixels décrits en relation avec les figures 3 à 6 peuvent être omis. Par ailleurs, le nombre de périodes d'intégration découpées et entrelacées de la photodiode PPD2 au cours d'une même 20 phase d'acquisition Tframe peut être supérieur à 2. REVENDICATIONS1. Capteur d'images comportant : une pluralité de pixels (100 ; 200 ; 300) comportant chacun une première photodiode (PPD1) reliée à un premier noeud capacitif de stockage de charges (SN) par un premier transistor (101), et une deuxième photodiode (PPD2) reliée à un deuxième noeud capacitif de stockage de charges (ST M) par un deuxième transistor (107) ; et un circuit de commande configuré pour, lors d'une phase (Tframe) d'acquisition d'une valeur représentative du niveau 10 d'éclairement d'un pixel acquérir une première valeur de sortie représentative du niveau d'éclairement reçu par la première photodiode (PPD1) pendant une première période d'intégration ininterrompue (TL) ; et 15 acquérir une deuxième valeur de sortie représentative du niveau d'éclairement reçu par la deuxième photodiode (PPD2) pendant une deuxième période d'intégration (TM) découpée en une pluralité de sous-périodes disjointes. 2. Capteur selon la revendication 1, dans lequel ledit 20 circuit de commande est configuré de sorte que la deuxième période d'intégration (TM) soit plus courte que la première période d'intégration (TL), et que les sous-périodes de la deuxième période d'intégration soient distribuées le long d'une période sensiblement égale à la première période d'intégration (TL). 25 3. Capteur selon la revendication 1 ou 2, dans lequel, dans chaque pixel (100 ; 200 ; 300), la deuxième photodiode (PPD2) est en outre reliée à lin troisième noeud capacitif de stockage de charges (ST S) par un troisième transistor (109), et dans lequel' le circuit de commande est en outre configuré pour, lors d'une 30 phase (Tframe) d'acquisition d'une valeur représentative du niveau d'éclairement d'un pixel, acquérir une troisième valeur de sortie représentative du niveau d'éclairement reçu par la deuxième photodiode (PPD2) pendant une troisième période d'intégration (Te) découpée en une pluralité de sous-périodes disjointes. 3042912 B14673 - 15-GR2-0582 30 4. Capteur selon la revendication 3, dans lequel ledit circuit de commande est configuré de sorte que la troisième période d'intégration (Ts) soit plus courte que les première (TL) et deuxième (TM) périodes d'intégration, et que les sous-périodes de la troisième période d'intégration (Ts) soient distribuées le long d'une période sensiblement égale à la première période d'intégration (TL). 5. Capteur selon la revendication 3 ou 4, dans lequel ledit circuit de commande est configuré de sorte que les sous- périodes de la deuxième période d'intégration (TM) et les sous-périodes de la troisième période d'intégration (Ts) soient entrelacées. 6. Capteur selon l'une quelconque des revendications 3 à 5, dans lequel ledit circuit de commande est configuré de sorte que les sous-périodes de la deuxième période d'intégration (TM) aient sensiblement la même durée et le même espacement, et que les sous-périodes de la troisième période d'intégration (Ts) aient sensiblement la même durée et le même espacement. 7. Capteur selon l'une quelconque des revendications 3 à 5, dans lequel ledit circuit de commande est configuré de sorte que les sous-périodes de la deuxième période d'intégration (TM) aient des durées-et/ou des espacements variables au cours de la phase d'acquisition (Tframe), et que les sous-périodes de la troisième période d'intégration (Te) aient des durées et/ou des espacements variables au cours de la phase d'acquisition (Tframe). 8. Capteur selon l'une quelconque des revendications 3 à 5, dans lequel ledit circuit de commande est configuré de sorte que les sous-périodes de la deuxième période d'intégration (TM) et les sous-périodes de la troisième période d'intégration (Ts) 30 aient une distribution aléatoire ou semi-aléatoire. 9. Capteur selon l'une quelconque des revendications 3 à 8, dans lequel, dans chaque pixel (100 ; 200) : le deuxième noeud capacitif (ST M) est relié à un quatrième noeud (al) par un quatrième transistor (113) ; 3042912 B14673 - 15-GR2-0582 31 le troisième noeud capacitif (ST_S) est relié au quatrième noeud (al) par un cinquième transistor (115) ; le quatrième noeud (al) est relié à un noeud (VRT) d'application d'un potentiel de réinitialisation par un sixième 5 transistor (105) ; et le premier noeud (SN) est connecté à la grille d'un septième transistor (117) monté en source suiveuse, la source du septième transistor (117) étant reliée à une première piste conductrice de sortie (CL) par un huitième transistor (119). 10 10. Capteur selon la revendication 9, dans lequel, dans chaque pixel (100), le quatrième noeud (al) est relié au premier noeud (SN) par un neuvième transistor (103). 11. Capteur selon la revendication 9, dans lequel, dans chaque pixel (200), le quatrième noeud (al) est connecté au 15 premier noeud (SN). 12. Capteur selon l'une quelconque des revendications 3 à 8, dans lequel, dans chaque pixel (300), chacun des premier (SN), deuxième (ST M) et troisième (ST S) noeuds est relié à un noeud (VRT) d'application d'un potentiel de réinitialisation par 20 un transistor de réinitialisation (105 L, 105 M, 105 S), et chacun des premier (SN), deuxième (ST_M) et troisième (ST_S) noeuds est connecté à la grille d'un transistor (117_L, 117 M, 117_S) monté en source suiveuse. 13. Capteur selon l'une quelconque des revendications 1 25 à 12, dans lequel, dans chaque pixel (100 ; 200 ; 300), la deuxième photodiode (PPD2) est en outre reliée à un noeud (VRT) d'application d'un potentiel de réinitialisation par un dixième transistor (111). 14. Capteur selon l'une quelconque des revendications 1 30 à 13, dans lequel chaque pixel a sa première photodiode (PPD1) surmontée par une première microlentille (701) de forme hexagonale, et sa deuxième photodiode (PPD2) surmontée par une deuxième microlentille (703) de forme carrée, le côté de la deuxième microlentille (703) ayant sensiblement la même longueur 3042912 B14673 - 15-GR2-0582 32 que le côté de la première microlentille (701), et les première et deuxième microlentilles ayant un côté commun. 15. Capteur selon l'une quelconque des revendications 1 à 14, dans lequel la capacité du deuxième noeud (ST_M) comprend 5 un condenbateur à tranchées profondes isolées, ou un condensateur à empilement vertical métal-oxyde-métal. 16. Capteur selon l'une quelconque des revendications 3 à 15 en ce qu'elles dépendent de la revendication 3, dans lequel la capacité du troisième noeud (ST S) comprend un condensateur à 10 tranchées profondes isolées, ou un condensateur à empilement vertical métal-oxyde-métal.