Brevet FR3042067A1 — publié le 20170407

Protection contre le claquage prématuré de diélectriques poreux interlignes au sein d'un circuit intégré Des modes de mise en oeuvre et de réalisation de l'invention concernent les circuits intégrés, notamment les procédés technologiques CMOS, et plus particulièrement une protection contre le claquage prématuré de diélectriques poreux interlignes au sein de la partie d'interconnexion (communément désignée sous l'acronyme anglo-saxon BEOL : « Back End Of Line ») d'un circuit intégré. La partie d'interconnexion d'un circuit intégré comporte de façon classique au moins un niveau de métallisation, et en général plusieurs niveaux de métallisation comportant chacun des lignes électriquement conductrices, par exemple des lignes métalliques telles que des lignes en cuivre, permettant d'interconnecter les différents composants du circuit intégré entre eux et/ou aux entrées-sorties du circuit intégré. De façon à compléter cette interconnexion, la partie d'interconnexion comporte également généralement un ou plusieurs niveaux de vias, selon une dénomination communément utilisée par l'homme du métier, situés entre les niveaux de métallisation et permettant de relier entre elles certaines des lignes métalliques. Dans certains cas, il peut se produire un claquage prématuré d'une région diélectrique interlignes séparant deux lignes métalliques, en particulier lorsque ces deux lignes sont séparées d'une distance très petite, par exemple égale à la distance minimale spécifiée par le noeud technologique CMOS utilisé. Et, ceci est d'autant plus critique que le noeud technologique CMOS est de plus en plus avancé, c'est-à-dire lorsque cette distance minimale devient de plus en plus faible. Les inventeurs ont observé que ce phénomène de claquage prématuré se produisait en particulier en présence d'une différence de potentiel appliquée entre les deux lignes métalliques, combinée à une pénétration d'humidité et/ou de contamination ionique dans le diélectrique notamment lorsque celui-ci est poreux. 3042067 2 Les inventeurs en ont par conséquence déduit que ce phénomène de claquage prématuré était dû à un mécanisme de conduction assisté par la présence de défauts (pièges) dans le diélectrique. Plus précisément, les électrons se propagent alors par 5 sauts entre des états localisés dans la bande interdite du diélectrique qui sont supposés être des centres ionisés (donneurs d'électrons). Cet effet résulte de l'abaissement de l'énergie d'ionisation de ces centres avec l'application d'un champ électrique (différence de potentiel entre les lignes). Ce mécanisme de conduction se traduit alors par un 10 courant dénommé courant de Poole-Frenkel du nom des deux personnes qui ont mis en évidence d'une façon générale un tel mécanisme au sein d'un diélectrique. Aussi, est-il notamment proposé d'apporter une solution à ce claquage prématuré de diélectrique par l'utilisation d'au moins une 15 barrière diélectrique non poreuse insérée entre une partie poreuse d'au moins une région diélectrique et l'un au moins de deux éléments électriquement conducteurs, par exemple une piste ou ligne métallique ou un via, d'une partie d'interconnexion d'un circuit intégré, pour protéger ce circuit intégré contre un claquage de ladite au moins une 20 région diélectrique provoqué par une conduction électrique assistée par la présence de défauts au sein de ladite au moins une région diélectrique. Et une telle solution est largement compatible avec un procédé technologique CMOS en ce sens qu'elle ne nécessite l'adjonction de 25 seulement quelques étapes mais sans nécessiter de modification ou adjonction de masques ni modification du schéma de placement (« layout ») du circuit intégré. Ainsi, au lieu de s'attaquer à la cause de ce problème, c'est-à-dire la présence d'humidité et/ou la contamination ionique au sein de 30 la région diélectrique, et de tenter de supprimer voire de diminuer ces causes, les inventeurs partent du principe que de toute façon, ce chemin de conduction va exister à plus ou moins long terme dans le diélectrique et proposent une solution pour le casser autant que possible, c'est-à-dire empêcher autant que possible la circulation d'un 3042067 3 courant de fuite de type Poole Frenkel entre les deux éléments électriquement conducteurs séparés par cette région diélectrique, en utilisant au moins une barrière diélectrique non poreuse. En d'autres termes, selon un aspect, il est proposé un procédé 5 de protection d'un circuit intégré contre une conduction électrique assistée par la présence de défauts au sein d'une région diélectrique séparant deux éléments électriquement conducteurs de la partie d'interconnexion du circuit intégré, ce procédé comprenant une insertion d'au moins une barrière diélectrique non poreuse entre une 10 partie poreuse de ladite au moins une région diélectrique et l'un au moins des deux éléments électriquement conducteurs. Bien que l'on puisse en théorie insérer cette barrière diélectrique à n'importe quel endroit au sein de la partie poreuse de cette région diélectrique, il est technologiquement plus simple, lorsque 15 la région diélectrique comporte une partie centrale poreuse, d'insérer ladite au moins une barrière non poreuse entre cette partie centrale poreuse et l'un des deux éléments électriquement conducteur. Il est également préférable et plus aisé d'un point de vue technologique, d'insérer deux barrières diélectriques non poreuses 20 respectivement entre ladite partie centrale poreuse et lesdits deux éléments électriquement conducteurs. Selon un mode de mise en oeuvre, la partie poreuse de la région diélectrique se caractérise par une quantité de porosités supérieure ou égale à un premier seuil tandis que la barrière diélectrique non poreuse 25 se caractérise par une quantité de porosité inférieure à un deuxième seuil. En pratique, on peut choisir le premier seuil égal au deuxième seuil, par exemple égaux à 5%. En d'autres termes, la partie poreuse de la région diélectrique 30 comporte alors un volume de porosités (d'espaces vides) supérieur ou égal à 5% du volume total de la partie poreuse tandis que la barrière diélectrique non poreuse présente un volume de porosités inférieur à 5% du volume total de cette barrière. 3042067 4 Il est également avantageux que ladite partie poreuse de la région diélectrique comporte un matériau à faible constante diélectrique. On considèrera qu'un matériau à faible constante diélectrique 5 est par exemple un matériau dont la constante diélectrique est inférieure ou égale à 3,5. De nombreux matériaux peuvent être utilisés pour la partie poreuse de la région diélectrique, par exemple de l'oxyde de silicium carboné poreux (SiOC poreux) ou, de façon préférée, de l'oxyde de 10 silicium carboné et hydrogéné poreux (SiOCH poreux). Ladite au moins une barrière diélectrique non poreuse a préférentiellement une épaisseur comprise entre une épaisseur inférieure et une épaisseur supérieure. L'épaisseur inférieure est l'épaisseur limite acceptable pour 15 obtenir un bon effet barrière vis-à-vis du courant de fuite du diélectrique tandis que l'épaisseur supérieure est choisie de façon à ne pas trop augmenter la constante diélectrique de la région diélectrique comportant la partie poreuse préférentiellement à faible constante diélectrique et la barrière diélectrique non poreuse. 20 A titre indicatif, une épaisseur de barrière diélectrique non poreuse comprise entre lOnm et 30nm est acceptable. De nombreux matériaux peuvent être utilisés pour ladite au moins une barrière diélectrique non poreuse. On peut par exemple utiliser des nitrures ternaires ou encore du Tetra Ethyl Oxy Silane ou 25 tetra-ethoxy-silane (oxyde de type TEOS). Cela étant, du carbonitrure de silicium (SiCN) soit amorphe soit cristallin est un matériau préféré en raison notamment de sa bonne accroche sur les flancs verticaux de la partie centrale poreuse de la région diélectrique. 30 Comme indiqué précédemment, les deux éléments électriquement conducteurs peuvent comporter des lignes métalliques d'un même niveau de métallisation de ladite partie d'interconnexion ou encore des vias. 3042067 5 Cela étant, en raison de la longueur des pistes métalliques, il est statistiquement plus probable d'obtenir la création d'un chemin de conduction assisté par défauts au sein d'une région diélectrique interlignes. 5 Selon un autre aspect, il est proposé un circuit intégré, comprenant une partie d'interconnexion comportant au moins un niveau de métallisation possédant des éléments électriquement conducteurs mutuellement séparés par des régions diélectriques. Selon une caractéristique générale de cet autre aspect, le circuit 10 intégré comprend au moins une barrière diélectrique non poreuse située entre une partie poreuse d'au moins une région diélectrique et l'un au moins des deux éléments électriquement conducteurs séparés par ladite au moins une région diélectrique. Selon un mode de réalisation, ladite au moins une région 15 diélectrique comporte une partie centrale poreuse et ladite au moins une barrière non poreuse est située entre ladite partie centrale poreuse et l'un des éléments électriquement conducteurs. En variante, le circuit intégré peut comporter deux barrières diélectriques non poreuses respectivement situées entre ladite partie 20 centrale poreuse et lesdits deux éléments électriquement conducteurs. D'autres avantages et caractéristiques de l' invention apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : 25 - les figures 1 à 8 illustrent schématiquement différents modes de mise en oeuvre et de réalisation de l'invention. Sur la figure 1, la référence IC désigne un circuit intégré comportant un substrat semiconducteur SB au sein et sur lequel ont été réalisés différents composants tels que des transistors, non représentés 30 ici à des fins de simplification. Ces composants ainsi que la surface du substrat SB sont classiquement recouverts par une couche de passivation 1, par exemple une couche de dioxyde de silicium. 3042067 6 Les différents composants sont séparés de la partie d'interconnexion (BEOL) du circuit intégré, référencée ici par la référence RITX, par une première région diélectrique 2 communément désignée par l'homme du métier sous l'acronyme anglo-saxon PMD 5 (Pré Métal Diélectrique). La partie d'interconnexion RITX comporte plusieurs niveaux de métallisation et plusieurs niveaux de vias. Dans cet exemple, trois niveaux de métallisation Ml, M2 et M3 ont été représentés associés à deux niveaux de vias V1 et V2. 10 Dans cet exemple de réalisation, on a représenté deux pistes ou lignes métalliques Ll et L2 au sein du niveau de métallisation M1 et deux pistes métalliques L3 et L4 au niveau du deuxième niveau de métallisation M2. Dans cet exemple, les pistes métalliques du niveau M3 ainsi 15 que des vias situés au niveau de vias V1 et V2 sont situés à d'autres endroits du circuit intégré et ne sont donc pas représentés sur cette figure. Les différentes pistes métalliques, par exemple en cuivre, et vias, sont enrobés dans un matériau diélectrique généralement 20 dénommé par l'homme du métier sous l'acronyme anglo-saxon IMD (Inter Métal Diélectrique). Ces zones diélectriques IMD sont référencées ici par les références 6, 8 et 11. Le matériau diélectrique utilisé dans ces zones IMD 6, 8 et 11 25 est un matériau poreux à faible constante diélectrique (matériau low k). A titre d'exemple, le matériau utilisé est de l'oxyde de silicium carboné et hydrogéné (SiOCH) ayant un pourcentage de porosités compris entre 20 et 30 et une constante diélectrique k égale à 3. Chaque zone IMD 6, 8 et 11 est encapsulée entre deux couches 30 de protection 3, 7, 10 et 12, parallèles au substrat et destinée à protéger de l'oxydation le métal des pistes métalliques. On peut par exemple utiliser du carbonitrure de silicium (SiCN) qui permet de protéger les pistes métalliques en cuivre de 3042067 7 l'oxydation et évite également la diffusion du cuivre dans le matériau diélectrique IMD. Sur la figure 1, on voit que la région diélectrique interlignes séparant les deux lignes métalliques L1 et L2 comporte une partie 5 centrale 60 poreuse, formée ici de SiOCH, encadrée par deux barrières diélectriques 4 et 5 respectivement situées entre la partie centrale poreuse 60 et les deux lignes métalliques Ll et L2. De même, la région diélectrique interligne séparant les deux lignes L3 et L4 comporte une partie centrale poreuse 800, formée de 10 SiOCH, encadrée par deux barrières diélectriques 90 et 91 respectivement située entre la partie centrale poreuse 800 et les deux lignes métalliques L3 et L4. Ces barrières diélectriques 4, 5, 90, 91 sont formées d'un matériau diélectrique non poreux c'est-à-dire présentant un 15 pourcentage de porosités inférieur à 5. En pratique, on utilise avantageusement comme barrière diélectrique non poreuse du SiCN qui présente un pourcentage de porosités compris entre 2 et 3. Par ailleurs, comme on le voit sur la figure 1, chaque ligne 20 métallique, par exemple la ligne métallique L4, est elle-même encadrée par deux barrières diélectriques non poreuses, à savoir la barrière 91 et la barrière 92. Ceci résulte d'un mode de mise en oeuvre du procédé de fabrication dont on reviendra plus en détail ci-après. 25 En outre, la partie inférieure de chaque ligne métallique n'est pas au contact d'une barrière diélectrique non poreuse de façon à permettre un contact électrique éventuel avec un via sous-jacent. Là encore, cette absence de barrière diélectrique au niveau de la partie inférieure des lignes métalliques résulte d'un mode de mise en oeuvre 30 du procédé de fabrication. La région diélectrique interlignes séparant les lignes métalliques L3 et L4 est représentée plus en détail sur la partie droite de la figure 1. 3042067 8 On notera que sur cette partie droite, on a représenté la région diélectrique avec une forme trapézoïdale qui est une forme plus proche de la réalité car résultant du procédé de gravure. De par la présence d'humidité et/ou de contamination ionique, 5 et en raison également de la forme trapézoïdale de la région diélectrique, la densité de pièges augmente à l'interface et la présence accrue des ions à cette interface contribue à la création d'un courant de fuite I (courant assisté par les défauts). Cela étant, la présence des barrières de diffusion non poreuses 90 et 91 permet d'interrompre le 10 chemin de conduction entre les deux lignes métalliques et par conséquent de diminuer très fortement voire de supprimer ce courant de fuite I. On protège ainsi le circuit intégré contre un claquage prématuré de la région diélectrique interlignes. 15 Sur la figure 2, on a représenté un mode de réalisation du circuit intégré comportant des vias VA1 et VA2, situés aux niveaux de vias V1, et connectant électriquement et respectivement les lignes L 1L3 et L2-L4. Bien que statistiquement, il y ait plus de chance d'obtenir un 20 claquage prématuré de diélectrique entre deux lignes métalliques qu'entre deux vias, il est également avantageux, comme illustré sur la figure 2, de prévoir également des barrières de protection non poreuses au sein d'une région diélectrique inter vias. Plus précisément, dans l'exemple décrit, la région diélectrique 25 séparant les deux vias VA1 et VA2 comporte une partie centrale poreuse 8102 formée de SiOCH encadrée par deux barrières de protection non poreuses en SiCN respectivement référencées 8100 et 8101 On se réfère maintenant plus particulièrement aux figures 3 à 8 30 pour décrire un mode de mise en oeuvre d'un procédé de réalisation d'un tel circuit intégré. Sur ces figures, on va décrire la réalisation d'une ligne métallique située au sein de la zone diélectrique IMD référencée 8 3042067 9 mais bien entendu, ceci est valable pour tous les niveaux de métallisation et de vias. Sur la figure 3, on dépose la couche 8 de matériau diélectrique poreux (SiOCH par exemple) sur la couche de protection 7 recouvrant 5 le matériau diélectrique 6. Puis, comme illustré sur la figure 4, on procède, à une gravure localisée de la partie supérieure 80 de la zone 8 destinée à recevoir le niveau de métallisation M2. Cette gravure localisée permet de définir une tranchée 810 destinée à recevoir la future ligne métallique. 10 Dans le cas présent, la gravure ne s'étend pas jusque dans la partie inférieure 81 de la zone diélectrique IMD 8 car dans cet exemple, on ne réalise pas simultanément un via sous-jacent à la ligne métallique. Puis, comme illustré sur la figure 5, on dépose ensuite une 15 couche barrière non poreuse, par exemple du SiCN, de façon à recouvrir la partie supérieure 80 et à tapisser les parois verticales et la paroi de fond de la tranchée 810. Comme indiqué ci-avant, cette couche barrière peut comporter du SiCN. 20 Le SiCN est, comme on l'a décrit ci-avant, également déposé immédiatement après le polissage mécano chimique du niveau de métal précédent. A cet égard, on utilise, lorsque l'on dépose du SiCN, une étape préalable de nettoyage plasma (NH3) qui a pour but de supprimer la couche d'oxyde natif en surface du cuivre à 350°C. 25 Et, à cet égard, il a été observé que cette étape de nettoyage plasma permet également une meilleure accroche de la couche de SiCN sur le matériau poreux diélectrique 80, notamment sur les flancs verticaux de la tranchée 810. Le dépôt de cette couche barrière après nettoyage plasma, peut 30 s'effectuer à l'aide d'un plasma dans une chambre appropriée par introduction des gaz permettant le dépôt du SiCN (NH3 CH3 et He). La durée de ce palier fixe l'épaisseur de la couche. A titre indicatif dix secondes suffisent pour déposer 30nm. Le dépôt est alors terminé 3042067 10 et la dernière étape comprend le pompage des gaz restants et la redescente de la chambre à la pression atmosphérique. A ce stade, comme illustré sur la figure 5, on a donc formé les deux barrières de protection non poreuses 91 et 92. 5 Puis, comme illustré sur la figure 6, on effectue une gravure anisotrope GV, par exemple une gravure plasma, permettant d'éliminer la partie 93 recouvrant la paroi de fond de la tranchée 810 ainsi que la partie 100 recouvrant la partie supérieure 80 du diélectrique poreux. L'élimination de la partie 93 permet à la ligne métallique de 10 pouvoir être en contact électrique avec un éventuel élément électriquement conducteur sous-jacent, par exemple un via. Puis, comme illustré sur la figure 7, on dépose sur la structure illustrée à la figure 6, un empilement comportant une couche barrière (TaN/Ta) et une couche de cuivre. La couche barrière TaN/Ta permet 15 d'éviter la diffusion du cuivre dans le diélectrique. On procède ensuite, comme illustré sur la figure 8, à un polissage mécano chimique de façon à terminer la formation de la ligne métallique L4 puis à un recouvrement de cette ligne métallique L4 et du diélectrique adjacent par la couche de protection 10 en SiCN. 20 Il convient de noter que ce procédé de réalisation n'a nécessité l'adjonction que de quelques étapes supplémentaires par rapport à un procédé CMOS classique sans nécessiter de modifications de masques existants ni adjonctions de nouveaux masques. 25 REVENDICATIONS1. Procédé de protection d'un circuit intégré contre une conduction électrique assistée par la présence de défauts au sein d'une région diélectrique séparant deux éléments électriquement conducteurs de la partie d'interconnexion du circuit intégré, comprenant une insertion d'au moins une barrière diélectrique non poreuse (90, 91) entre une partie poreuse (800) de ladite au moins une région diélectrique et l'un au moins des deux éléments électriquement conducteurs (L3, L4). 2. Procédé selon la revendication 1, dans lequel ladite au moins une région diélectrique comporte une partie centrale poreuse (800) et on insert ladite au moins une barrière non poreuse (90,91) entre ladite partie centrale poreuse et l'un des deux éléments électriquement conducteurs. 3. Procédé selon la revendication 2, dans lequel on insert deux barrières diélectriques non poreuses (90, 91) respectivement entre ladite partie centrale poreuse (800) et lesdits deux éléments électriquement conducteurs (L3, L4). 4. Procédé selon l'une des revendications précédentes, dans lequel ladite partie poreuse (800) de la région diélectrique présente une quantité de porosités supérieure ou égale à un premier seuil et la barrière diélectrique non poreuse présente une quantité de porosités inférieure à un deuxième seuil. 5. Procédé selon la revendication 4, dans lequel le premier seuil est égal au deuxième seuil. 6. Procédé selon la revendication 5, dans lequel le premier seuil et le deuxième seuil sont égaux à 5%. 7. Procédé selon l'une des revendications précédentes, dans lequel ladite partie poreuse (800) de la région diélectrique comporte un matériau à faible constante diélectrique. 8. Procédé selon la revendication 7, dans lequel la constante diélectrique est inférieure ou égale 3,5. 3042067 12 9. Procédé selon l'une des revendications précédentes, dans lequel la partie poreuse (800) de la région diélectrique comprend de l'oxyde de silicium carboné et hydrogéné poreux. 10. Procédé selon l'une des revendications précédentes, dans 5 lequel on insert ladite au moins une barrière diélectrique non poreuse ayant une épaisseur comprise entre 10 nm et 30 nm. 11. Procédé selon l'une des revendications précédentes, dans lequel ladite au moins une barrière diélectrique (90, 91) comprend du carbonitrure de silicium. 10 12. Procédé selon l'une des revendications précédentes, dans lequel les deux éléments électriquement conducteurs comportent des lignes métalliques (L3, L4) d'un même niveau de métallisation de ladite partie d'interconnexion. 13. Utilisation d'au moins une barrière diélectrique non 15 poreuse (90, 91) insérée entre une partie poreuse (800) d'au moins une région diélectrique et l'un au moins de deux éléments électriquement conducteurs (L3, L4) d'une partie d'interconnexion d'un circuit intégré, pour protéger ledit circuit intégré contre un claquage de ladite au moins une région diélectrique provoqué par une conduction 20 électrique assistée par la présence de défauts au sein de ladite au moins une région diélectrique. 14. Circuit intégré, comprenant une partie d'interconnexion (RITX) comportant au moins un niveau de métallisation possédant des éléments électriquement conducteurs mutuellement séparés par des 25 régions diélectriques, caractérisé en ce qu'il comprend au moins une barrière diélectrique non poreuse (90, 91) située entre une partie poreuse (800) d'au moins une région diélectrique et l'un au moins des deux éléments électriquement conducteurs (L3, L4) séparés par ladite au moins une région diélectrique. 30 15. Circuit intégré selon la revendication 14, dans lequel ladite au moins une région diélectrique comporte une partie centrale poreuse (800) et ladite au moins une barrière non poreuse (90, 91) est située entre ladite partie centrale poreuse et l'un des deux éléments électriquement conducteurs. 3042067 13 16. Circuit intégré selon la revendication 15, comprenant deux barrières diélectriques non poreuses (90, 91) respectivement situées entre ladite partie centrale poreuse (800) et lesdits deux éléments électriquement conducteurs (L3, L4). 5 17. Circuit intégré selon l'une des revendications 14 à 16, dans lequel ladite partie poreuse (800) de la région diélectrique présente une quantité de porosités supérieure ou égale à un premier seuil et la barrière diélectrique non poreuse présente une quantité de porosités inférieure à un deuxième seuil. 10 18. Circuit intégré selon la revendication 17, dans lequel le premier seuil est égal au deuxième seuil. 19. Circuit intégré selon la revendication 18, dans lequel le premier seuil et le deuxième seuil sont égaux à 5%. 20. Circuit intégré selon l'une des revendications 14 à 19, dans 15 lequel ladite partie poreuse (800) de la région diélectrique comporte un matériau à faible constante diélectrique. 21. Circuit intégré selon la revendication 20, dans lequel la constante diélectrique est inférieure ou égale 3,5. 22. Circuit intégré selon l'une des revendications 14 à 21, dans 20 lequel la partie poreuse de la région diélectrique comprend de l'oxyde de silicium carboné et hydrogéné poreux. 23. Circuit intégré selon l'une des revendications 14 à 22, dans lequel ladite au moins une barrière diélectrique non poreuse a une épaisseur comprise entre 10 nm et 30 nm. 25 24. Circuit intégré selon l'une des revendicatio- ns 14 à 23, dans lequel ladite au moins une barrière diélectrique (90, 91) comprend du carbonitrure de silicium. 25. Circuit intégré selon l'une des revendications 14 à 24, dans lequel les deux éléments électriquement conducteurs comportent des 30 lignes métalliques (L3, L4) d'un même niveau de métallisation de ladite partie d'interconnexion.