Brevet FR3038774A1 — publié le 20170113

Procédé de réalisation d'un transistor haute tension à encombrement réduit, et circuit intégré correspondant Des modes de mise en oeuvre et de réalisation de l'invention concernent les circuits intégrés, et plus particulièrement la fabrication de transistors MOS capables de tenir une haute tension, par exemple de l'ordre de 15 volts, entre le drain et la grille. De tels transistors peuvent être utilisés par exemple dans les mémoires non volatiles du type électriquement effaçable et programmable (EEPROM). En général, un transistor MOS haute tension est à structure planaire avec un drain étendu (« drift » MOS) de façon à présenter une tension de claquage (« breakdown voltage » en anglais) élevée. Par exemple, un transistor MOS à drain étendu comporte généralement une région supplémentaire de drain dite « drift » ayant une plus faible densité de dopants entre la région de grille et la région de drain normal du transistor MOS de façon à éviter un champ électrique trop élevé lors d'une application d'une tension élevée entre la grille et le drain du transistor MOS. Toutefois, comme la couche diélectrique de grille d'un transistor MOS à drain étendu est généralement uniforme et fine, la partie d'extrémité de cette couche diélectrique située au voisinage du drain risque toujours d'être claquée à cause d'un phénomène d'accumulation de champ électrique (« electric field crowding » en anglais) lors de l'application d'une tension élevée. Par ailleurs, un transistor MOS à drain étendu planaire est également coûteux en termes d'encombrement surfacique. Ainsi, selon un mode de mise en oeuvre et de réalisation, il est proposé de diminuer l'empreinte sur silicium d'un transistor MOS haute tension tout en offrant des performances électriques équivalentes ou supérieures à celles d'un transistor planaire classique. Selon un aspect, il est proposé un circuit intégré, comprenant un substrat et au moins un transistor MOS comportant 3038774 2 une région de grille enterrée dans une tranchée du substrat, débouchant sur une face supérieure du substrat, et entourée par une région diélectrique tapissant les parois internes de la tranchée, une région de source et une région de drain situées 5 respectivement dans le substrat de part et d'autre de la tranchée au voisinage de ladite face supérieure, ladite région diélectrique possédant une zone diélectrique supérieure située au moins partiellement entre une partie supérieure de la région de grille et les régions de source et de drain, et une zone 10 diélectrique inférieure moins épaisse que la zone diélectrique supérieure et située entre une partie inférieure de la région de grille et le substrat. Un tel transistor MOS à grille enterrée avec une dimension non-uniforme de diélectrique de grille permet non seulement de 15 conserver les performances électriques du transistor MOS en utilisant la zone diélectrique inférieure relativement fine entre la région de canal et la région de grille, mais aussi de diminuer le risque de claquage en utilisant la zone diélectrique supérieure plus épaisse entre la région de drain et la région de grille. 20 De plus, un tel transistor haute tension ne nécessite pas d'espaceurs isolants. A titre indicatif, l'épaisseur maximale de la zone diélectrique supérieure peut être de l'ordre de 20 nm, et est plus élevée que l'épaisseur moyenne de 15 nm d'une couche de diélectrique de grille 25 d'un transistor MOS haute tension à structure planaire. Avantageusement, la structure verticale de la région de grille du transistor MOS à grille enterrée permet aussi de réduire l'empreinte sur silicium du transistor, par exemple jusqu'à 30 %, et cette structure est applicable pour les deux types, N et P, de transistors MOS. 30 Selon une variante possible, la région de grille comporte une zone de décrochement de grille entre la partie inférieure et la partie supérieure de la région de grille. 3038774 3 Selon une autre variante possible, la région diélectrique comporte une zone de décrochement de diélectrique entre la zone diélectrique inférieure et la zone diélectrique supérieure. Selon un autre aspect, il est proposé un procédé de fabrication 5 d'un transistor MOS, comprenant une formation d'une région de grille enterrée dans une tranchée du substrat, débouchant sur une face supérieure du substrat, une formation d'une région de source et d'une région de drain situées respectivement dans le substrat de part et d'autre de la 10 tranchée au voisinage de ladite face supérieure, une formation d'une région diélectrique tapissant les parois internes de la tranchée, entourant la région de grille et possédant une zone diélectrique supérieure située au moins partiellement entre une partie supérieure de la région de grille et les régions de source et de 15 drain, et une zone diélectrique inférieure moins épaisse que la zone diélectrique supérieure et située entre une partie inférieure de la région de grille et le substrat. Un tel procédé de fabrication complètement compatible avec un flot de fabrication CMOS permet avantageusement de réduire le 20 nombre de masques utilisés. Selon une variante possible, la formation de la région de grille comporte une formation d'une zone de décrochement de grille entre la partie inférieure et la partie supérieure de la région de grille. Selon un mode de mise en oeuvre applicable à cette variante, les 25 formations de la région diélectrique et de la région de grille comprennent une formation d'une première couche diélectrique tapissant la paroi interne de la tranchée, une formation d'une région sacrificielle de grille recouvrant la 30 première couche diélectrique et remplissant la tranchée, un retrait partiel de la région sacrificielle de grille de façon à obtenir la partie inférieure de la région de grille entourée par la zone diélectrique inférieure, 3038774 4 une formation d'une deuxième couche diélectrique recouvrant la première couche diélectrique et la partie inférieure de la région de grille, un retrait de la portion de la deuxième couche diélectrique 5 recouvrant la partie inférieure de la région de grille de façon à obtenir la zone diélectrique supérieure, et une formation de la région de grille comportant la partie supérieure séparée de la partie inférieure par la zone de décrochement de grille et entourée par les zones diélectriques supérieure et 10 inférieure. Selon une autre variante possible, la formation de la région diélectrique comporte une zone de décrochement de diélectrique entre la zone diélectrique inférieure et la zone diélectrique supérieure. Selon un mode de mise en oeuvre applicable à cette autre 15 variante, les formations de la région diélectrique et de la région de grille peuvent comprendre une gravure partielle d'une tranchée d'isolation laissant subsister sur ses parois latérales une première couche diélectrique et une gravure partielle du substrat sous-jacent de façon à obtenir ladite 20 tranchée, une formation sur la première couche diélectrique et sur les parois de la partie inférieure de la tranchée d'une deuxième couche diélectrique de façon à obtenir ladite région de décrochement de diélectrique, et 25 un remplissage de la tranchée par un matériau de grille. D'autre avantages et caractéristiques de l'invention apparaîtront à l'étude de la description détaillée de modes de réalisation, pris à titre d'exemples non limitatifs et illustrés par les dessins annexés sur lesquels : 30 - Les figures 1 à 16 illustrent de manière schématique différents modes de mise en oeuvre et de réalisation de l'invention. La figure 1 illustre un substrat S, par exemple en silicium et d'une épaisseur E de l'ordre de 2 i.tm, prévu pour une réalisation d'au moins un transistor MOS à grille enterrée TGE selon l'invention. 3038774 5 On forme tout d'abord, par oxydation, une couche sacrificielle CS de type SiO2 connue par l'homme du métier sous la dénomination « SACOX », par exemple de l'ordre de quelques nanomètres, sur toute la face supérieure FS du substrat S (Figure 2). 5 On réalise ensuite de façon classique et connue en soi une couche de nitrure de silicium CNS. Cette couche de nitrure CNS est utilisée ensuite comme un masque dur dans une étape suivante de gravure anisotrope pour former une tranchée T dans le substrat S. L'ouverture OUV de la tranchée T à 10 proximité de la face supérieure FS du substrat S est par exemple de l'ordre de 200 nm et la profondeur de la tranchée T est par exemple de l'ordre de 0,5 p.m. Puis, on forme par ré-oxydation une première couche diélectrique CD1, par exemple de l'ordre de quelques nanomètres, 15 tapissant toute la paroi interne de la tranchée T, comme on peut l'observer sur la figure 3. La figure 4 illustre une étape de dépôt d'une région sacrificielle de grille RSG, par exemple en poly-silicium, dans la tranchée T et sur tout le substrat S. Un tel dépôt est classique et connu 20 en soi. Sur la figure 5, la région sacrificielle de grille RSG déposée dans l'étape précédente est partiellement retirée par une étape classique de gravure sèche anisotrope de façon à obtenir une partie inférieure PI. Cette partie inférieure PI est entourée par une zone 25 diélectrique inférieure ZDI tapissant la paroi interne de la tranchée T. On reforme ensuite par croissance d'oxyde une deuxième couche diélectrique CD2 recouvrant la zone supérieure de la première couche diélectrique CD1 et la partie inférieure PI, comme illustré sur la figure 6. 30 Puis, un retrait partiel de la deuxième couche diélectrique CD2 est effectué, par une gravure sèche anisotrope, afin d'obtenir une zone diélectrique supérieure ZDS, située au-dessus de la zone diélectrique inférieure ZDI, et plus épaisse que la zone diélectrique inférieure ZDI (figure 7). 3038774 6 Cette différence d'épaisseur entre la zone diélectrique supérieure ZDS et la zone diélectrique inférieure ZDI offre un double avantage sur les performances électriques du futur transistor MOS, comme on le verra plus en détails ci-après. 5 Pour la formation d'une partie supérieure PS de la région de grille RG, on peut enlever complètement, dans un premier temps, la partie inférieure PI de la région de grille RG située dans la tranchée (figure 8) et former, dans un deuxième temps par une étape classique de dépôt de grille, la région de grille RG complète comportant la 10 partie inférieure PI entourée par la zone diélectrique inférieure ZDI et la partie supérieure PS entourée par la zone diélectrique supérieure ZDS, comme montré sur la figure 9. En variante on pourrait former directement, par une étape classique de dépôt de grille, une partie supérieure PS de la région de 15 grille RG située au-dessus de la partie inférieure PI pour obtenir la même région de grille RG que celle illustrée sur la figure 9. Après polissage mécano-chimique, on obtient (figure 10) la région de grille RS possédant une partie inférieure PI et une partie supérieure PS respectivement entourées par les zones diélectriques 20 inférieure ZDI et supérieure ZDS tapissant la tranchée T. Il convient de noter que comme la zone diélectrique supérieure ZDS est plus épaisse que la zone diélectrique inférieure ZDI, la région de grille RS comporte une zone de décrochement de grille ZDG entre la partie inférieure PI et la partie supérieure PS. 25 Puis, on forme, par des étapes classiques connues en soi, une région de source RS et une région de drain RD situées respectivement dans le substrat S de part et d'autre de la tranchée T au voisinage de ladite face supérieure FS du substrat S. De ce fait, on obtient enfin un transistor MOS à grille enterrée 30 TGE implémenté dans un circuit intégré IC, comme illustré sur la figure 11. Il convient de noter que la zone diélectrique supérieure ZDS est située au moins partiellement entre la partie supérieure PS de la région de grille RG et les régions de source RS et de drain RD. 3038774 7 Le transistor TGE comporte donc une grille enterrée avec un canal CNL en forme de U. Le fait que la zone diélectrique supérieure ZDS soit relativement plus épaisse, par exemple avec une épaisseur maximale de 5 l'ordre de 20 nm, permet d'obtenir une tension de claquage (« breakdown voltage » en anglais) élevée entre drain et grille. Le fait que la zone diélectrique inférieure ZDI reste fine, par exemple 9nm d'épaisseur, sur la majeure partie du canal CNL assure des bonnes performances électriques du transistor MOS TGE. 10 Il est possible d'obtenir une réduction d'empreinte jusqu'à 30% par rapport à un transistor MOS planaire. Dans une variante possible illustrée sur les figures 12 à 19, on peut former un transistor MOS à grille enterrée TGE à partir d'une tranchée d'isolation peu profonde (STI : « Shallow Trench Isolation ») 15 classique. La figure 12 illustre une telle tranchée d'isolation TS débouchant sur la face supérieure FS du substrat S et remplie par un matériau isolant MI, par exemple du dioxyde de silicium. Les bords de cette tranchée d'isolation TS forment de facto une 20 partie initiale PINI de la future tranchée T du transistor MOS à grille enterrée TGE. On enlève tout à bord, par une gravure anisotrope, une partie du matériau isolant MI et une partie du substrat S situé au-dessous de la partie initiale PINI de façon à obtenir une partie supplémentaire 25 PSUP de la tranchée T (figure 13). Une partie ZDINI du matériau MI subsiste sur les bords de la partie initiale PINI de la tranchée T et forme une première couche diélectrique. On forme ensuite, par oxydation, une deuxième couche 30 diélectrique CDS recouvrant la partie ZDINI et tapissant la partie supplémentaire PSUP de la tranchée T de façon à obtenir une zone diélectrique inférieure ZDI tapissant la partie supplémentaire PSUP de la tranchée T et une zone diélectrique supérieure ZDS tapissant la partie initiale PINI de la tranchée T (figure 14). 3038774 8 On notera que la région diélectrique RDI comporte une zone de décrochement de diélectrique ZDD entre la zone diélectrique inférieure ZDI et la zone diélectrique supérieure ZDS. Après une étape classique de dépôt du matériau de grille, par 5 exemple en poly-silicium, on forme la région de grille RG entourée par la zone diélectrique supérieure ZDS dans la partie initiale PINI de la tranchée T et par la zone diélectrique inférieure ZDI dans la partie supplémentaire PS de la tranchée T, comme illustré sur la figure 15. Sur la figure 16, on a illustré le transistor MOS à grille 10 enterrée TGE réalisé dans le circuit intégré IC après la formation classique des régions de drain RD et de source RS. REVENDICATIONS1. Circuit intégré (IC), comprenant un substrat (S) et au moins un transistor MOS (TGE) comportant une région de grille (RG) enterrée dans une tranchée (T) du substrat (S), débouchant sur une face supérieure (FS) du substrat (S), et entourée par une région diélectrique (RDI) tapissant les parois internes de la tranchée (T), une région de source (RS) et une région de drain (RD) situées respectivement dans le substrat (S) de part et d'autre de la tranchée (T) au voisinage de ladite face supérieure (FS), ladite région diélectrique (RDI) possédant une zone diélectrique supérieure (ZDS) située au moins partiellement entre une partie supérieure (PS) de la région de grille (RG) et les régions de source (RS) et de drain (RD), et une zone diélectrique inférieure (ZDI) moins épaisse que la zone diélectrique supérieure (ZDS) et située entre une partie inférieure (PI) de la région de grille (RG) et le substrat (S). 2. Circuit intégré (IC) selon la revendication 1, dans lequel la région de grille (RG) comporte une zone de décrochement de grille (ZDG) entre la partie inférieure (PI) et la partie supérieure (PS) de la région de grille (RG). 3. Circuit intégré (IC) selon la revendication 1, dans lequel la région diélectrique (RDI) comporte une zone de décrochement de diélectrique (ZDD) entre la zone diélectrique inférieure (ZDI) et la zone diélectrique supérieure (ZDS). 4. Procédé de fabrication d'un transistor MOS (TGE), comprenant une formation d'une région de grille (RG) enterrée dans une tranchée (T) du substrat (S), débouchant sur une face supérieure (FS) du substrat (S), une formation d'une région de source (RS) et d'une région de drain (RD) situées respectivement dans le substrat (S) de part et d'autre de la tranchée (T) au voisinage de ladite face supérieure (FS), une formation d'une région diélectrique (RDI) tapissant les parois internes de la tranchée (T), entourant la région de grille (RG) et possédant une zone diélectrique supérieure (ZDS) située au moins 3038774 10 partiellement entre une partie supérieure (PS) de la région de grille (RG) et les régions de source (RS) et de drain (RD), et une zone diélectrique inférieure (ZDI) moins épaisse que la zone diélectrique supérieure (ZDS) et située entre une partie inférieure (PI) de la région 5 de grille (RG) et le substrat (S). 5. Procédé selon la revendication 4, dans lequel la formation de la région de grille (RG) comporte une formation d'une zone de décrochement de grille (ZDG) entre la partie inférieure (PI) et la partie supérieure (PS) de la région de grille (RG). 10 6. Procédé selon la revendication 5, dans lequel les formations de la région diélectrique (RDI) et de la région de grille (RG) comprennent une formation d'une première couche diélectrique (CD1) tapissant la paroi interne de la tranchée (T), 15 une formation d'une région sacrificielle de grille (RSG) recouvrant la première couche diélectrique (CD1) et remplissant la tranchée (T), un retrait partiel de la région sacrificielle de grille (RSG) de façon à obtenir la partie inférieure (PI) de la région de grille (RG) 20 entourée par la zone diélectrique inférieure (ZDI), une formation d'une deuxième couche diélectrique (CD2) recouvrant la première couche diélectrique (CD1) et la partie inférieure (PI) de la région de grille (RG), un retrait de la portion de la deuxième couche diélectrique 25 (CD2) recouvrant la partie inférieure (PI) de la région de grille (RG) de façon à obtenir la zone diélectrique supérieure (ZDS), et une formation de la région de grille (RG) comportant la partie supérieure (PS) séparée de la partie inférieure (PI) par la zone de décrochement de grille (ZDG) et entourée par les zones diélectriques 30 supérieure (ZDS) et inférieure (ZDI). 7. Procédé selon la revendication 4, dans lequel la formation de la région diélectrique (RDI) comporte une zone de décrochement de diélectrique (ZDD) entre la zone diélectrique inférieure (ZDI) et la zone diélectrique supérieure (ZDS). 3038774 11 8. Procédé selon la revendication 7, dans lequel les formations de la région diélectrique (RDI) et de la région de grille (RG) comprennent une gravure partielle d'une tranchée d'isolation (TS) laissant 5 subsister sur ces parois latérales une première couche diélectrique (ZDINI) et une gravure partielle du substrat (S) sous-jacent de façon à obtenir ladite tranchée (T), une formation sur la première couche diélectrique (ZDINI) et sur les parois de la partie inférieure de la tranchée (T) d'une deuxième 10 couche diélectrique (CDS) de façon à obtenir ladite région de décrochement de diélectrique (ZDD), et un remplissage de la tranchée par un matériau de grille.