Brevet FR3025921A1 — publié le 20160318

Procédé de détermination d'une fréquence de rafraîchissement d'une matrice de pixels actifs OLED, et dispositif correspondant Des modes de mise en oeuvre et de réalisation selon l'invention concernent les dispositifs équipés de matrice(s) de pixels actifs du type OLED, et plus précisément la détermination de la fréquence de rafraîchissement des matrices de pixels actifs OLED. On connait de l'art antérieur des dispositifs dans lesquels des diodes électroluminescentes organiques, plus simplement désignés sous le vocable « diodes OLED », sont commandées à une fréquence de rafraîchissement par des circuits de contrôle munis de transistors. Un circuit de contrôle de transistor permet d'appliquer une tension aux bornes de la diode OLED après un rafraîchissement, et de maintenir cette tension jusqu'au prochain rafraîchissement. Cela est par exemple possible en utilisant le condensateur associé au transistor NMOS qui est connecté à l'anode de la diode OLED du pixel. Les circuits de contrôles comportent d'autres transistors MOS qui peuvent agir en tant qu'interrupteur. Ces transistors agissant en tant qu'interrupteur sont passants lors du rafraîchissement (qui a une durée courte), puis ils sont dans un état bloqué lorsque la tension est maintenue entre deux rafraîchissements. Des fuites de courant peuvent néanmoins apparaître au sein de ces transistors agissant en tant qu' interrupteur. Ces fuites de courant ont pour effet de provoquer une baisse de la tension aux bornes de la diode OLED, qui décroit progressivement à partir de l'instant où le transistor agissant comme interrupteur passe dans un état bloqué. Cette baisse de la tension aux bornes de la diode OLED est associée à une baisse de la luminosité émise par la diode OLED. Si cette baisse de luminosité est trop importante entre deux rafraîchissements, elle peut être perçue par l'utilisateur qui regarde la 3025921 2 matrice de pixels actifs OLED. Ce phénomène est couramment désigné par l'homme du métier sous le vocable anglo-saxon « flicker », c'est-à-dire clignotement. La période entre deux rafraîchissements est associée à une 5 fréquence de rafraîchissement. Pour limiter l'apparition du phénomène de clignotement, l'homme du métier sait qu'il est préférable d'utiliser une fréquence de rafraîchissement élevée, par exemple 50 ou 60 Hz. Ces fréquences de rafraîchissement élevées ont pour inconvénient d'être liées à une élévation de la consommation électrique. 10 Selon un mode de mise en oeuvre et de réalisation, il est proposé de déterminer une fréquence de rafraîchissement permettant de limiter l'apparition du phénomène de clignotement. Les inventeurs ont observé qu'en déterminant la durée à partir de laquelle une décroissance de luminosité devient perceptible, on peut 15 en déduire une fréquence de rafraîchissement qui permet de rendre le phénomène imperceptible. Cette fréquence de rafraîchissement peut ainsi être plus basse que les fréquences utilisées généralement sans pour autant que du clignotement ne soit perceptible. Selon un aspect, il est ainsi proposé un procédé 20 détermination d'une fréquence de rafraîchissement d'une matrice pixels actifs OLED, comportant pour chaque pixel un circuit contrôle commandable à ladite fréquence de rafraîchissement, procédé comprenant : - une commande simultanée à un premier instant d'un premier 25 circuit de contrôle factice et d'un deuxième circuit de contrôle factice analogues audit circuit de contrôle, - la commande du premier circuit comportant une application d'une première tension en entrée du premier circuit de façon à obtenir une première tension de sortie, 30 - la commande du deuxième circuit comportant une application de la première tension en entrée du deuxième circuit puis le placement du deuxième circuit dans un état fuiteux, de façon à obtenir une deuxième tension de sortie, de de de le 3025921 3 - une détermination de la durée séparant le premier instant d'un deuxième instant où la différence entre la première et la deuxième tension de sortie atteint un seuil, de façon à en déduire la fréquence de rafraîchissement. 5 En maintenant la première tension en entrée du premier circuit de contrôle, on fait en sorte que la première tension de sortie reste constante et égale à la tension aux bornes d'une diode OLED de la matrice de pixels actifs alors qu'elle est rafraîchie. La mise sous un état fuiteux du deuxième circuit de contrôle 10 permet quant à elle de placer ce circuit de contrôle dans un état similaire à celui d'un circuit de contrôle venant d'être rafraichi. On peut choisir le seuil pour qu'il corresponde à une baisse de la tension aux bornes d'une diode OLED qui produit une baisse de luminosité perceptible. 15 Dès que ce seuil est atteint, la période correspondant à la durée entre le premier et le deuxième instant est inversée et cette durée correspond à la fréquence de rafraîchissement recherchée : la fréquence la plus faible qui permet de rendre imperceptible le phénomène de clignotement. 20 On peut déterminer directement la durée entre le premier et le deuxième instant pour en déduire la fréquence de rafraîchissement. On pourra par exemple utiliser une cartographie ayant pour entrée la durée déterminée et pour sortie une fréquence de rafraîchissement. Des algorithmes de détermination de fréquence peuvent également être 25 utilisés. La commande du deuxième circuit peut comporter une charge d'un condensateur associé à un transistor NMOS et le placement dans un état fuiteux comporte la décharge de ce condensateur. Par condensateur associé à un transistor NMOS, on entend le 30 condensateur formé par la grille et le substrat de ce transistor séparés par un oxyde de grille. Selon un autre aspect, il est proposé un dispositif comportant : 3025921 4 - une matrice de pixels actifs OLED comportant pour chaque pixel un circuit de contrôle destiné à être commandé à une fréquence de rafraîchissement, - un premier circuit de contrôle factice et un deuxième circuit 5 de contrôle factice analogues audit circuit de contrôle, - des moyens de commande configurés pour commander simultanément à un premier instant le premier circuit de pixel factice et le deuxième circuit de pixel factice, les moyens de commande étant configurés pour commander le premier circuit en appliquant une 10 première tension en entrée du premier circuit de façon à obtenir une première tension de sortie, et pour commander le deuxième circuit en appliquant la première tension en entrée du deuxième circuit puis en plaçant le deuxième circuit dans un état fuiteux, de façon à obtenir une deuxième tension de sortie, 15 - des moyens configurés pour déterminer la durée séparant le premier instant d'un deuxième instant où la différence entre la première et la deuxième tension de sortie atteint un seuil, configurés en outre pour en déduire la fréquence de rafraîchissement de la matrice de pixels OLED. 20 Les moyens de commande peuvent être configurés pour commander le deuxième circuit en chargeant un condensateur associé à un transistor NMOS du deuxième circuit et le placement dans un état fuiteux comporte la décharge de ce condensateur. Le premier circuit de contrôle et le deuxième circuit de 25 contrôle peuvent comprendre chacun un premier transistor NMOS ayant sa source formant l'entrée du circuit de contrôle et son drain connecté à la grille d'un deuxième transistor NMOS ayant sa source formant la sortie du circuit de pixel factice. Un tel circuit correspond à un circuit de contrôle de pixel de 30 matrice OLED classique, ce qui permet d'observer des fuites de courant correspondant à celles de la matrice de pixels. Le dispositif peut comporter un circuit configuré pour placer le deuxième circuit de contrôle dans un état fuiteux comprenant un premier transistor NMOS ayant sa source destinée à recevoir la 3025921 5 première tension, son drain connecté à l'entrée du deuxième circuit de contrôle, et un deuxième transistor NMOS connecté entre l'entrée du deuxième circuit de contrôle et la masse. D' autres avantages et caractéristiques de l' invention 5 apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation nullement limitatifs, et des dessins annexés sur lesquels : - la figure 1 est un schéma d'un dispositif selon un mode de réalisation de l'invention, et 10 - la figure 2 est un diagramme illustrant l'évolution des tensions de sortie des circuits de contrôle. Sur la figure 1, on a représenté un dispositif DIS comportant une matrice de pixels actifs OLED référencée MPA. La matrice de pixels actifs MPA comporte des pixels actifs PIX qui comprennent 15 chacun une diode OLED DI et un circuit de contrôle CCO. Le circuit de contrôle de chaque pixel de la matrice de pixels MPA est commandé à une fréquence de rafraîchissement F, qui est fournie à un circuit de gestion des pixels GPI. Ce circuit de gestion commande des lignes de sélection de lignes de la matrice de pixels et des lignes qui sont 20 destinées à fournir une tension en entrée des circuits de contrôle des pixels pour leur rafraîchissement. A des fins de simplifications, un seul pixel actif PIX de la matrice de pixels MPA a été représenté. Le circuit de contrôle CCO comporte un premier transistor 25 NMOS TRO1 et un deuxième transistor NMOS TR02. La diode OLED DI est destinée à recevoir à sa cathode une tension de cathode VCA, qui est la même pour toutes les cathodes de diodes de la matrice de pixels MPA. L'anode de la diode OLED DI est connectée au circuit de contrôle CCO, et plus précisément à la source 30 du deuxième transistor NMOS TR02. Le deuxième transistor TR02 a son drain connecté à une ligne d'alimentation VDD et sa grille connectée au drain du premier transistor NMOS TR01, qui a sa source formant l'entrée E0 du circuit de contrôle CCO. L'entrée E0 est 3025921 6 contrôlée par le circuit de gestion des pixels GPI, et tel est également le cas de la grille 10 du premier transistor NMOS TR01. Le dispositif DIS comporte un premier circuit de contrôle factice CCF1 et un deuxième circuit de contrôle factice CCF2. Ces 5 circuits de contrôle factices CCF1 et CCF2 sont par exemple analogues aux circuits de contrôle CCO des pixels actifs de la matrice de pixels actifs MPA. Ainsi, ils comportent les mêmes composants et sont agencés de la même manière. Les circuits de contrôle factice CCF1 et CCF2 ne sont toutefois pas connectés à des diodes OLED. 10 Le premier circuit de contrôle factice CCF1 comporte un premier transistor NMOS TR11 ayant sa source formant l'entrée El du premier circuit de contrôle CCF1 et son drain connecté à la grille d'un deuxième transistor NMOS TR12 ayant sa source formant la sortie 51 du premier circuit de pixel factice. Le drain du deuxième transistor 15 NMOS TR12 est connecté à la ligne d'alimentation VDD. Le deuxième circuit de contrôle factice CCF2 comporte un premier transistor NMOS TR21 ayant sa source formant l'entrée E2 du deuxième circuit de contrôle CCF2 et son drain connecté à la grille d'un deuxième transistor NMOS TR22 ayant sa source formant la 20 sortie S2 du deuxième circuit de contrôle factice. Le drain du deuxième transistor NMOS TR22 est connecté à la ligne d'alimentation VDD. Dans les circuits de contrôle factice CCF1 et CCF2, les premiers transistors NMOS permettent de faire passer un niveau de 25 tension depuis l'entrée du circuit de contrôle factice pour charger un condensateur associé au deuxième transistor NMOS, c'est-à-dire le condensateur formé entre la grille et le substrat de ce transistor. Lorsqu'une tension est maintenue par le condensateur associé à un deuxième transistor NMOS, une tension de sortie apparait aux 30 sources de ces transistors, c'est-à-dire à la sortie Si du premier circuit de contrôle factice CCF1 et à la sortie S2 du deuxième circuit de contrôle factice CCF2. Lorsqu'une première tension est appliquée à l'entrée E du dispositif, cette tension peut être transmise à la grille du deuxième 3025921 7 transistor NMOS TR12 du premier circuit de contrôle factice qui va maintenir cette tension du fait de sa capacité MOS. Le premier transistor NMOS TR11 est alors contrôlé dans un état passant pendant au moins un laps de temps de stabilisation particulièrement court. 5 En maintenant la première tension en entrée E du dispositif, et à l'entrée El du premier circuit de contrôle factice CCF1, on empêche la circulation d'un courant de fuite IF1 à travers le transistor TR11. La tension maintenue du fait du condensateur associé au transistor TR11 est donc conservée. Tel est également le cas de la première tension de 10 sortie obtenue au point Si. Le dispositif comporte en outre un circuit CEF configuré pour placer le deuxième circuit de contrôle CCF2 dans un état fuiteux. Le circuit CEF comporte un transistor NMOS TRF1 ayant sa source connectée à l'entrée E du dispositif et son drain connecté au drain 15 d'un transistor NMOS TRF2 ayant sa source connectée à la masse. Le point commun des transistors TRF1 et TRF2 est connecté à l'entrée E2 du deuxième circuit de contrôle factice CCF2. Pour contrôler les états passants et bloqués des transistors TR11, TR21, TRF1 et TRF2, on contrôle leurs grilles, respectivement 20 référencées 1, 2, 3 et 4 sur la figure, par des moyens de commande configurés MC. Ces moyens de commande peuvent appliquer une première tension à l'entrée E du dispositif. Les moyens de commande MC sont configurés pour commander simultanément à un premier instant le premier circuit de pixel factice 25 CCF1 et le deuxième circuit de pixel factice CCF2. Plus précisément, les moyens de commande MC sont configurés pour commander le premier circuit de contrôle factice CCF1 en appliquant la première tension à l'entrée El du circuit pour obtenir la première tension de sortie. A cet effet, la grille 1 du premier transistor 30 NMOS TR11 est commandée pour que ce transistor soit passant. Les moyens de commande MC sont configurés pour commander le deuxième circuit de contrôle factice CCF2 en appliquant la première tension en entrée E2 du deuxième circuit pendant un laps de temps de stabilisation très court, puis en plaçant le deuxième circuit dans un 3025921 8 état fuiteux, de façon à obtenir une deuxième tension de sortie. A cet effet et pendant ce laps de temps de stabilisation très court, la grille 2 du premier transistor NMOS TR21 est commandée pour que ce transistor soit passant, la grille 4 du transistor NMOS TRF2 est 5 commandée pour que ce transistor soit bloqué, et la grille 3 du transistor TRF1 est commandée pour que ce transistor soit passant. A l'expiration du laps de temps de stabilisation très court, la grille 3 du transistor TRF3 est commandée pour que ce transistor soit bloqué, la grille 4 du transistor TRF2 est commandée pour que ce transistor soit 10 passant, et la grille 2 du premier transistor NMOS TR21 est commandée pour que ce transistor soit bloqué, comme tel est le cas pour un tel transistor de pixel qui vient d'être rafraîchi. Un courant de fuite IF2 peut alors circuler à travers le premier transistor NMOS TR21 vers la masse. De ce fait, la tension maintenue sur la grille du 15 transistor TR22 peut baisser, et tel est également le cas de la deuxième tension de sortie obtenue à la sortie S2 du deuxième circuit de contrôle factice CCF2. A l'expiration du laps de temps de stabilisation très court, et pour obtenir un fonctionnement semblable à celui d'un pixel de la 20 matrice, le premier transistor NMOS TR11 est également commandé par sa grille 1 dans un état bloqué, la commande de cette grille est donc la même que celle de la grille du premier transistor NMOS TR12. Les moyens de commande MC peuvent comporter un ou des circuits logiques ou tout autre circuit adapté pour appliquer des 25 tensions de grilles commandant des transistors dans des états passants ou bloqués. On peut noter que l'évolution de la deuxième tension de sortie correspond à l'évolution de la tension aux bornes de la diode OLED DI de la matrice de pixels MPA après que son circuit de contrôle ait été 30 commandé. Les premières et deuxièmes tensions de sorties sont comparées au moyen d'un comparateur CMP. Un générateur de courant GI1 est connecté entre la sortie Si du premier circuit de contrôle factice CCF1 et l'entrée correspondante ECMP1 du comparateur CMP. De la même 3025921 9 manière, un générateur de courant GI2 est connecté entre la sortie S2 du deuxième circuit de contrôle factice CCF2 et l'entrée correspondante ECMP2 du comparateur CMP. Les générateurs de courant GI1 et GI2 permettent de polariser les deuxièmes transistors 5 NMOS TR12 et TR21 pour qu'ils fonctionnent en suiveur. Le dispositif DIS comporte des moyens M configurés pour déterminer la durée séparant : - un premier instant à partir duquel on a commandé les deux circuits de contrôle factice simultanément, et 10 - un deuxième instant où la différence obtenue en sortie du comparateur CMP atteint un seuil. Ceci peut notamment être réalisé en déterminant la durée séparant le premier instant du deuxième instant. Ces moyens M peuvent comporter par exemple un circuit 15 logique ou tout autre circuit adapté pour la détermination de cette durée, par exemple un comparateur, un compteur. Ce seuil peut correspondre à une chute de tension suffisamment élevée pour qu'elle soit perceptible par l'oeil humain qui observe la matrice de pixels actifs OLED. 20 Les moyens M sont en outre configurés pour déduire de cette durée la fréquence de rafraîchissement F de la matrice de pixels OLED MPA. Ceci peut être réalisé au moyen d'une cartographie ou en utilisant des algorithmes de détermination de fréquence. Plus précisément la durée fournit, compte tenu d'une chute de 25 tension désirée aux bornes de la diode, une approximation au premier ordre de la pente de l'évolution de la tension de diode en fonction de la fréquence de rafraîchissement. Compte tenu des caractéristiques de la diode OLED, on peut déduire de la chute de tension, la chute de luminance et par conséquent obtenir une première approximation de la 30 fréquence de rafraîchissement à partir du rapport entre la chute de luminance et la pente. Cette première approximation est ensuite corrigée avec un facteur de correction prenant en compte la sensibilité de l'oeil humain à différentes fréquences. De tels facteurs de 3025921 10 corrections sont par exemple disponibles dans la norme VESA IDMS (Informative Display Measurement Standard) version 1.03. En d'autres termes la combinaison de ladite pente, des caractéristiques de la diode OLED et de la sensibilité de l'oeil humain 5 en fonction de la fréquence, fournit une cartographie permettant pour une durée mesurée de terminer la fréquence de rafraîchissement. Cette fréquence de rafraîchissement est ensuite fournie au circuit de gestion des pixels GPI qui gère la matrice de pixels MPA en commandant les circuits de contrôle des pixels à la fréquence de 10 rafraîchissement F. La figure 2 est un diagramme illustrant l'évolution des tensions de sortie des circuits de contrôle factices CCF1 et CCF2. Sur cette figure, la ligne en trait discontinue mixte correspond à la tension de sortie VS1 au point 51, c'est-à-dire en sortie du premier 15 circuit de contrôle factice CCF1. Cette valeur VS1 est constante, aucune fuite ne pouvant apparaître au sein de ce circuit de contrôle. La courbe en trait plein correspond à la tension de sortie au point S2, c'est-à-dire en sortie du deuxième circuit de contrôle factice CCF2. A un premier instant H, ce deuxième circuit de commande est 20 commandé et la tension d'entrée du dispositif est appliquée sur la grille du deuxième transistor NMOS TR22 qui délivre en sortie une tension égale à celle obtenue en sortie du premier circuit de contrôle factice CCF1. Cette application de tension est mise en oeuvre pendant un 25 temps de stabilisation très court, et ensuite, le circuit n'est plus commandé, et la tension est maintenue du fait du condensateur MOS associé au deuxième transistor NMOS TR22. C'est également après l'application de la tension pendant un temps de stabilisation très court que le circuit CEF configuré pour 30 placer le deuxième circuit de contrôle CCF2 dans un état fuiteux est commandé. Ces fuites provoquent une baisse de la tension de sortie du deuxième circuit de contrôle factice. 3025921 11 A l'instant 12, la différence entre les tensions de sortie dépasse le seuil TH, et la durée Ti sépare les deux instants. On peut mettre en oeuvre la détermination de la fréquence de rafraîchissement à tout moment lors du fonctionnement du dispositif. 5 Selon un aspect, on obtient une fréquence de rafraîchissement qui est la plus faible possible pour qu'un observateur ne perçoive pas de clignotement, ce qui permet de limiter la consommation d'énergie électrique. Des modes de mise en oeuvre et de réalisation de l'invention 10 sont bien adaptés pour l'affichage d'images fixes par des matrices de pixels actifs OLED. REVENDICATIONS1. Procédé de détermination d'une fréquence de rafraîchissement d'une matrice de pixels actifs OLED (MPA), comportant pour chaque pixel un circuit de contrôle commandable à ladite fréquence de rafraîchissement, le procédé comprenant : - une commande simultanée à un premier instant (I1) d'un premier circuit de contrôle factice (CCF1) et d'un deuxième circuit de contrôle factice (CCF2) analogues audit circuit de contrôle, - la commande du premier circuit comportant une application d'une première tension en entrée (El) du premier circuit de façon à obtenir une première tension de sortie, - la commande du deuxième circuit comportant une application de la première tension en entrée (E2) du deuxième circuit puis le placement du deuxième circuit dans un état fuiteux, de façon à obtenir une deuxième tension de sortie, - une détermination de la durée (T2) séparant le premier instant d'un deuxième instant où la différence entre la première et la deuxième tension de sortie atteint un seuil (TH), de façon à en déduire la fréquence de rafraîchissement (F). 2. Procédé selon la revendication 1, dans lequel la commande du deuxième circuit comporte une charge d'un condensateur associé à un transistor NMOS et le placement dans un état fuiteux comporte la décharge de ce condensateur. 3. Dispositif comportant : - une matrice de pixels actifs OLED (MPA) comportant pour chaque pixel un circuit de contrôle destiné à être commandé à une fréquence de rafraîchissement, - un premier circuit de contrôle factice (CCF1) et un deuxième circuit de contrôle factice (CCF2) analogues audit circuit de contrôle, - des moyens de commande (MC) configurés pour commander simultanément à un premier instant (I1) le premier circuit de pixel factice et le deuxième circuit de pixel factice, les moyens de 3025921 13 commande étant configurés pour commander le premier circuit en appliquant une première tension en entrée (El) du premier circuit de façon à obtenir une première tension de sortie, et pour commander le deuxième circuit en appliquant la première tension en entrée (E2) du 5 deuxième circuit puis en plaçant le deuxième circuit dans un état fuiteux, de façon à obtenir une deuxième tension de sortie, - des moyens configurés pour déterminer la durée (T2) séparant le premier instant d'un deuxième instant où la différence entre la première et la deuxième tension de sortie atteint un seuil (TH), 10 configurés en outre pour en déduire la fréquence de rafraîchissement (F) de la matrice de pixels OLED. 4. Dispositif selon la revendication 3, dans lequel les moyens de commande sont configurés pour commander le deuxième circuit en chargeant un condensateur associé à un transistor NMOS du deuxième 15 circuit et le placement dans un état fuiteux comporte la décharge de ce condensateur. 5. Dispositif selon la revendication 3 ou 4, dans lequel le premier circuit de contrôle et le deuxième circuit de contrôle comprennent chacun un premier transistor NMOS (TR11, TR21) ayant 20 sa source formant l'entrée du circuit de contrôle et son drain connecté à la grille d'un deuxième transistor NMOS (TR12, TR22) ayant sa source formant la sortie du circuit de pixel factice. 6. Dispositif selon l'une des revendications 3 à 5, comportant un circuit (CEF) configuré pour placer le deuxième circuit de contrôle 25 dans un état fuiteux comprenant un premier transistor NMOS (TRF1) ayant sa source destinée à recevoir la première tension, son drain connecté à l'entrée du deuxième circuit de contrôle, et un deuxième transistor NMOS (TRF2) connecté entre l'entrée du deuxième circuit de contrôle et la masse.