Brevet FR3026891A1 — publié le 20160408

Dispositif d'imagerie intégré à illumination face arrière avec routage d'interconnexion simplifié Des modes de réalisation de l'invention concernent les dispositifs d'imagerie, ou imageurs, intégrés à illumination face arrière, et plus particulièrement la simplification du routage de l'interconnexion entre les électrodes situées dans les tranchées profondes capacitives d'isolation de pixels et le ou les plots de contact (« pads ») destinés à recevoir une tension de polarisation de ces électrodes. Un capteur d'image comporte généralement une zone de pixels utiles, c'est-à-dire destinés à être effectivement illuminés, et une électronique de commande de ces pixels. Les pixels et l'électronique de commande sont réalisés au sein d'un substrat semiconducteur, par exemple en silicium. Parmi les capteurs d'image, ou « imageurs », on distingue ceux dits à illumination face avant et ceux dits à illumination face arrière. Dans les capteurs d'image à illumination face avant, les pixels sont illuminés par la face avant du substrat, c'est-à-dire celle supportant notamment la partie d'interconnexion (communément désignée par l'homme du métier sous l'acronyme anglosaxon BEOL : « Back End Of Lines »). Par contre, dans un capteur d'image à illumination face arrière, les pixels sont illuminés par la face arrière du substrat, c'est-à-dire celle opposée à la face avant. Par ailleurs, les pixels sont généralement délimités par des tranchées d'isolation profonde (DTI : Deep Trench Isolation) dont le but est d'assurer une isolation électrique et optique entre les pixels de façon à réduire voire supprimer la diaphotie (communément désignée par l'homme du métier sous l'expression anglo saxonne « crosstalk ») entre pixels adjacents. On rappelle ici que la diaphotie se traduit par un signal parasite provenant d'un pixel voisin et venant perturber le signal de pixel considéré. La diaphotie peut avoir une composante électrique et optique. Un article de Kitamura et autres, intitulé « Suppression of Crosstalk by Using Backside Deep Trench Isolation for 1.121.1m Backside Illuminated CMOS Image Sensor », IEEE 2012, a montré que l'utilisation de tranchées d'isolation profondes capacitives permettait de réduire de façon significative la diaphotie dans les capteurs d'image à illumination face arrière. Dans cet article, les tranchées d'isolation profondes capacitives sont remplies de métal par dépôt puis aplanissement par polissage mécanochimique (CMP : Chemical Mechanical Planarisation) de sorte que la structure métal/diélectrique/silicium se comporte comme un condensateur permettant d'accumuler des trous autour de la tranchée en appliquant une tension de polarisation négative sur le métal de remplissage de la tranchée, ce qui conduit à réduire la dégradation due au courant d'obscurité. Cela étant, cet article de Kitamura et autres ne mentionne pas les moyens au sein du capteur d'images permettant de connecter électriquement chacune des tranchées capacitives à la tension de polarisation. Or, cet aspect est important lors de la conception du capteur d'images en raison notamment de la présence de la logique de commande autour de la zone de pixels. Selon un mode de réalisation, il est proposé un capteur d'images à illumination face arrière comportant des tranchées d'isolation profonde capacitives connectées de façon simple à au moins un plot de contact destiné à recevoir une tension de polarisation de ces tranchées capacitives, sans perturber l'implantation de la logique de commande. Selon un mode de réalisation, il est également proposé un capteur d'images à illumination face arrière présentant une amélioration de l'efficacité quantique, c'est-à-dire le rapport entre le nombre de charges électroniques collectées et le nombre de photons incidents. Selon un aspect, il est proposé un dispositif d'imagerie intégré à illumination face arrière, comprenant un substrat semiconducteur, une zone de pixels utiles délimités par des tranchées d'isolation profonde capacitives ménagées dans le substrat semiconducteur. Selon une caractéristique générale de cet aspect, le dispositif comprend une zone périphérique située à l'extérieur de ladite zone de pixels utiles, cette zone périphérique comportant par exemple la logique de commande et généralement un ou plusieurs pixels de référence destinés à ne pas être illuminés, des plots de contact (« pads » en langue anglaise) et une couche électriquement conductrice continue configurée pour au moins former dans ladite zone de pixels utiles, une électrode dans chaque tranchée d'isolation profonde capacitive, et dans ladite zone périphérique, une couche de redistribution électriquement couplée d'une part à toutes les électrodes et d'autre part au moins à un plot de contact destiné à recevoir une tension de polarisation de toutes lesdites électrodes, ladite électrode étant située dans la tranchée capacitive correspondante entre un diélectrique de tranchée et au moins un matériau de remplissage de ladite tranchée électriquement isolante. Ainsi, le routage de l'interconnexion des électrodes avec ledit au moins un plot de contact destiné à recevoir la tension de polarisation est simplifié car il se fait par l'intermédiaire d'une couche électriquement conductrice continue qui a deux fonctions, à savoir d'une part une fonction de formation des électrodes des tranchées capacitives et d'autre part une fonction de couche de redistribution électriquement couplée au plot de contact. On évite ainsi notamment la réalisation de tranchées susceptibles d'interférer avec le volume occupé par l'électronique de commande, et destinées à contenir une liaison électrique pour réaliser cette interconnexion. Par ailleurs, le fait que les électrodes des tranchées capacitives soient réalisées par une couche électriquement conductrice et non pas par un remplissage complet de la tranchée par un métal, comme dans l'article de Kitamura évoqué ci-avant, simplifie la fabrication des capteurs d'image en s'affranchissant notamment d'étapes de polissage mécanochimique (CMP) avec les risques de délamination inhérents, et est parfaitement compatible avec les étapes de fabrication classique utilisées dans les procédés CMOS. Par ailleurs, la couche électriquement conductrice et continue, est avantageusement métallique, ce qui permet de rester compatible avec le procédé de fabrication CMOS en respectant des budgets thermiques faibles, typiquement inférieurs à 400°C. En outre, la couche électriquement conductrice continue agit comme un « guide de lumière », en particulier lorsqu'elle comprend du nitrure de titane, ce qui apporte un gain en termes d'efficacité quantique. Enfin, le matériau de remplissage de la tranchée permet, notamment lorsqu'il comprend du nitrure de silicium (Si3N4) d'effectuer une passivation de la tranchée et d'éviter en particulier une pénétration d'humidité à l'intérieur de celle-ci. Selon un mode de réalisation, le dispositif comprend en outre au moins un via électriquement conducteur, par exemple en aluminium, au contact de ladite couche de redistribution, ce via étant électriquement couplé audit au moins un plot de contact. Selon un mode de réalisation, le dispositif comprend en outre une couche terminale électriquement conductrice et optiquement opaque, typiquement en aluminium, située au-dessus de la zone périphérique, en contact avec ledit au moins un via, et une liaison électriquement conductrice reliant ladite couche terminale et ledit au moins un plot de contact. Cette couche terminale, typiquement en aluminium, qui recouvre la zone périphérique, permet ainsi d'assurer le contact électrique entre le via et le plot de contact qui est destiné à recevoir la tension de polarisation des électrodes, et assure également une fonction optique en ce sens qu'elle permet de cacher des pixels de référence destinés à ne pas être illuminés. Selon un mode de réalisation, la couche électriquement conductrice continue forme en outre un maillage continu sur les bords des ouvertures des tranchées et comporte une extension latérale formant ladite couche de redistribution, raccordée au maillage et s'étendant depuis au moins l'ouverture d'une tranchée située en périphérie de ladite zone de pixels utiles jusqu'à ladite zone périphérique. Cette extension latérale peut par exemple former une couronne périphérique continue autour du maillage. Et, dans ce cas, ledit au moins un via, avantageusement en forme de couronne, peut être au contact de ladite extension latérale. La couche électriquement conductrice et continue comprend au moins un matériau choisi dans le groupe formé par le titane, le nitrure de titane, le tungstène, l'aluminium. Plusieurs variantes sont possibles pour un tel capteur d'images en ce qui concerne notamment la composition du diélectrique de tranchées et d'une couche anti-reflet. Plus précisément, selon une première variante, le dispositif comprend une couche anti-reflet comportant un oxyde de silicium et un nitrure de silicium, située au-dessus du substrat à l'extérieur des tranchées. En effet, le substrat utilisé pour le capteur d'image peut être un substrat du type silicium sur isolant (SOI : Silicon On Insulator) comportant une couche électriquement isolante enterrée communément désignée par l'homme du métier sous le vocable anglo saxon de « BOX ». Et, cette couche isolante enterrée peut comprendre un sandwich oxyde de silicium-nitrure de silicium-oxyde de silicium. La couche anti-reflet utilisée dans cette variante résulte donc de cette couche isolante enterrée (BOX). Par ailleurs, dans cette première variante le dispositif comprend au moins une sous-couche diélectrique s'étendant dans les tranchées sous la couche électriquement conductrice continue et à l'extérieur des tranchées entre la couche anti-reflet et la couche électriquement conductrice continue, ladite au moins une sous-couche diélectrique formant dans chaque tranchée ledit diélectrique de tranchée. Une telle couche diélectrique peut comporter par exemple du dioxyde de silicium. Selon une autre variante, qui est notamment obtenue par retrait préalable de la couche isolante enterrée (BOX), ou en utilisant un substrat massif de silicium (« bulk »), le dispositif comprend un diélectrique, préférentiellement à forte permittivité électrique relative Er ou constante diélectrique K (typiquement une permittivité Er supérieure ou égale à 15), incluant un matériau présentant des charges fixes négatives, situé sur les parois des tranchées et à l'extérieur des tranchées au-dessus du substrat, et une couche anti-reflet située au moins en partie au-dessus du diélectrique à forte permittivité électrique, ledit diélectrique à forte permittivité électrique formant dans chaque tranchée ledit diélectrique de tranchée. Ainsi, dans cette variante, le diélectrique, de par la présence du matériau présentant des charges fixes négatives, s'étendant non seulement dans les tranchées mais aussi au-dessus du substrat, permet d'attirer les trous, ou de vider les états d'interface générant des électrons parasites, ce qui contribue à diminuer le courant d'obscurité. Une forte constante diélectrique, bien que non nécessaire, est avantageuse car une constante diélectrique élevée peut créer plus de charges (effet capacitif) et également augmenter le potentiel de surface du silicium (continuité du vecteur diélectrique), ce qui permet de vider les états d'interface générant des électrons parasites. En outre, il devient possible dans cette variante de prévoir une couche anti-reflet de meilleure qualité que la couche BOX utilisée dans la variante précédente, notamment lorsque la couche anti-reflet comprend un oxyde de tantale. Le diélectrique, préférentiellement à forte constante diélectrique, peut comprendre une couche d'oxyde permettant ainsi d'obtenir une interface de bonne qualité, recouverte par le matériau présentant des charges fixes négatives qui peut être par exemple choisi dans le groupe formé par Hf02, Zr02, A1203 ou un alliage de ces trois oxydes. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : - les figures 1 à 3 illustrent schématiquement différents modes de réalisation d'un dispositif d'imagerie intégré selon l'invention. La figure 1 est une vue schématique éclatée de la face arrière du dispositif d'imagerie illustrant différents niveaux du capteur, certains de ces niveaux ayant été volontairement représentés à des fins de clarté bien qu'ils soient en pratique recouverts par d'autres niveaux. Sur la figure 1, la référence 1 désigne un capteur d'images à illumination face arrière comportant une zone 2 de pixels utiles PX délimités par des tranchées d'isolation profonde capacitives 3 ménagées dans un substrat semiconducteur, par exemple en silicium. Le capteur comporte également à l'extérieur de la zone 2 de pixels utiles PX, une zone périphérique 4 incorporant généralement notamment des pixels de référence et une logique de commande des différents pixels. Les pixels utiles PX sont les pixels destinés à être effectivement illuminés tandis que les pixels de référence sont des pixels destinés à ne pas être illuminés pour notamment déterminer des décalages (offset) dus à des courants d'obscurité. Le dispositif 1 comporte également des plots de contact 6 dont au moins un, ici un plot de contact 60, est destiné à recevoir une tension de polarisation, typiquement une tension de polarisation négative, par exemple -1 volt. Comme on va le voir plus en détail ci-après, cette tension de polarisation est destinée à polariser les électrodes des tranchées d'isolation profonde capacitives. A cet égard, le dispositif comprend également une couche électriquement conductrice continue 5, par exemple en nitrure de titane ou bien en titane/nitrure de titane, configurée pour former dans la zone 2 de pixels utiles une électrode dans chaque tranchée d'isolation profonde capacitive et pour former dans la zone périphérique 4 une couche de redistribution 51 qui est électriquement couplée d'une part à toutes les électrodes et d'autre part au plot de contact 60 destiné à recevoir la tension de polarisation de toutes les électrodes. Comme on le voit sur cette figure, la couche électriquement conductrice continue 5 forme un maillage continu 50 sur les bords des ouvertures des tranchées et comporte une extension latérale 51 formant ici une couronne périphérique continue autour du maillage 50 et formant ladite couche de redistribution. Cette couronne latérale périphérique est raccordée au maillage 50 et s'étend depuis les ouvertures des tranchées 3 situées en périphérie de la zone 2 de pixels utiles. Au contact de cette extension latérale périphérique 51 est disposé un via périphérique 40 en forme de couronne, par exemple en aluminium. Le dispositif comporte également une couche terminale électriquement conductrice et optiquement opaque 41 connectée au plot de contact 60 par une liaison électriquement conductrice 42, également en aluminium. Cette couche terminale 41 se situe au-dessus de la couche de redistribution 51 et du via périphérique 40 avec lequel elle est en contact, bien que ce recouvrement n'ait pas été représenté à des fins de clarté sur la figure 1 comme indiqué ci-avant. De ce fait, il y a bien une liaison électrique entre le plot de contact 60 et l'ensemble des électrodes des tranchées capacitives qui vont donc pouvoir être polarisées avec la tension de polarisation appliquée sur le plot de contact 60. On se réfère maintenant plus particulièrement à la figure 2 qui illustre schématiquement une vue en coupe partielle du dispositif de la figure 1. Sur cette figure, la référence 8 désigne le substrat semiconducteur au sein duquel se situe la zone 2 de pixels utiles. Ce substrat comporte une face avant 80 supportant de façon classique, une partie d'interconnexion 10 communément désignée par l'homme du métier sous l'acronyme anglosaxon BEOL, et une face arrière 81, opposée à la face avant 80. A des fins de simplification, on n'a représenté schématiquement sur cette figure 2 que quelques pistes métalliques 100 du premier niveau de métallisation de la partie d'interconnexion 10 du capteur. Un pixel utile PX est délimité par une tranchée d'isolation profonde capacitive 3 et l'on a représenté schématiquement des zones actives de différents composants du pixel tels que des transistors, des photodiodes, etc. isolées latéralement par des zones d'isolation 70, par exemple du type tranchée peu profonde (STI : Shallow Trench Isolation). La face arrière 81 du substrat 8 est recouverte ici par une couche anti-reflet comportant une couche 90 de dioxyde de silicium et une couche 91 de nitrure de silicium Si3N4, ces deux couches résultant de la couche isolante enterrée BOX du substrat 8 qui était initialement un substrat du type silicium sur isolant. Chaque tranchée 3 comporte un diélectrique de tranchée 92 comportant ici par exemple une couche de dioxyde de silicium ayant une épaisseur de l'ordre de la dizaine de nm, prolongée à l'extérieur des tranchées 3 au-dessus de la couche de nitrure de silicium 91 par des portions plus épaisses, typiquement de l'ordre de 200 nm, et résultant de la formation lors du procédé de fabrication, d'un masque dur. Sur cette couche diélectrique 92 repose la couche électriquement conductrice continue 5, par exemple ici en nitrure de titane TiN. Comme on le verra plus en détails ci-après la géométrie de la couche électriquement conductrice continue 5 résulte d'un dépôt et d'un retrait partiel par un procédé usuel de photo-gravure. Cette couche électrique continue comporte ainsi une portion 52 située dans les tranchées 3 et, à l'extérieur des tranchées une portion 50 recouvrant la couche d'oxyde 92. La portion 50 se prolonge, en ce qui concerne les tranchées périphériques, par l'extension latérale 51 formant la couche de redistribution. Les tranchées sont remplies par un matériau de remplissage 93, par exemple du nitrure de silicium Si3N4. Ce matériau de remplissage recouvre également les portions 50 de la couche électriquement conductrice continue 5 et, le cas échéant, la couche de redistribution 51. Dans cet exemple de réalisation, les tranchées ont par exemple une hauteur de l'ordre de 2 microns avec une ouverture de l'ordre de 0,2 micron. L'épaisseur de la couche électriquement conductrice continue en nitrure de titane 5 est de l'ordre de 70 nm, et l'épaisseur de la couche de remplissage 93 peut être comprise entre 150 et 300 nm. L'ensemble de ces couches est recouvert par une couche 94 de nitrure de silicium SiN particulièrement riche en silicium, cette couche 94 étant elle-même recouverte d'une couche d'oxyde TEOS 95 ayant par exemple une épaisseur de l'ordre de 200 nm. Le via périphérique 40, par exemple en aluminium, traverse les couches 93, 94 et 95 pour venir au contact de la couche de redistribution 51. Les plots de contact 6 traversent les couches 90, 91, 94 et 95 pour venir contacter le premier niveau de métallisation 100 de la partie BEOL 10 du circuit intégré. Ainsi, le plot de contact 60 qui va être électriquement couplé au via périphérique 40 va recevoir la tension de polarisation des électrodes des tranchées capacitives par l'intermédiaire de la partie BEOL du circuit intégré. Le dispositif de la figure 2 est réalisé par des étapes classiques de procédé de fabrication CMOS. Plus précisément, après avoir réalisé les différents transistors du circuit intégré ainsi que la partie BEOL 10, on forme sur la couche de nitrure de silicium 91 la couche de masque dur 92 puis on réalise dans le substrat 8 les tranchées profondes. On réalise ensuite le diélectrique de tranchée en effectuant successivement une oxydation plasma à basse température suivie d'un dépôt conforme d'oxyde. On forme ensuite dans les tranchées et sur la couche de masque dur 92 la couche électriquement conductrice continue 5 en réalisant successivement par exemple un dépôt conforme du type dépôt de couche atomique (ALD) de façon à obtenir une épaisseur de l'ordre de 5 à 10 nm, suivi d'un dépôt plasma en phase vapeur de façon à compléter l'épaisseur jusqu'à 70 nm environ. On procède ensuite au remplissage des tranchées par le matériau de remplissage 93 puis, on définit la géométrie (maillage + extension latérale) de la couche électriquement conductrice 5 par une étape classique de photolithographie alignée sur les tranchées et l'on effectue une gravure du matériau de remplissage 93, de la couche électriquement conductrice continue 5 et de la couche de masque dur 92. On dépose ensuite sur la structure ainsi obtenue la couche 94 de nitrure de silicium riche en silicium et l'on réalise les orifices des futurs plots de contact 6. On dépose ensuite sur la structure ainsi obtenue l'oxyde TEOS 95. Puis, on réalise l'orifice du via périphérique 40 débouchant sur la couche de redistribution 51. Enfin, après avoir effectué une gravure supplémentaire au fond de l'orifice du plot de contact de façon à atteindre le niveau de métallisation 100, on forme ces plots de contact 6 et le via périphérique 40 en remplissant les orifices correspondants avec de 1 ' aluminium. La figure 3 illustre une variante de réalisation du dispositif de la figure 1. A des fins de simplification, seules les différences entre la figure 2 et la figure 3 seront maintenant décrites. Dans ce mode de réalisation, la couche anti-reflet 90, 91 de la figure 2 est supprimée et le diélectrique de tranchée est cette fois-ci un diélectrique 110 à forte constante diélectrique K (typiquement K supérieure ou égale à 15). Ce diélectrique de tranchée recouvre également les parties du substrat situées à l'extérieur des tranchées 3. Le diélectrique 110 comporte ici une couche d'oxyde recouverte par un matériau présentant des charges fixes négatives, par exemple du dioxyde d'hafnium Hf02. Le dioxyde de silicium permet d'obtenir une interface de bonne qualité avec le silicium du substrat tandis que le matériau présentant des charges fixes négatives permet d'attirer les trous lors du fonctionnement du capteur d'images, ce qui permet de diminuer le courant d'obscurité. Comme dans la variante de la figure 2, la couche électriquement conductrice et continue 5 recouvre cette fois-ci aux endroits appropriés, directement le diélectrique de grille 110 (portions 50, 51 et 52). Les tranchées sont là encore remplies par le matériau de remplissage 93 qui recouvre également les portions 50 et 51 de la couche électriquement conductrice continue en nitrure de titane. Dans cette variante de réalisation, une couche anti-reflet 111, de meilleure qualité que la couche anti-reflet du dispositif de la figure 2, par exemple comportant un oxyde de tantale, recouvre le matériau de remplissage 93 et, entre les tranchées, directement le diélectrique de grille 110. L'ensemble de ces couches est recouvert par la couche d'oxyde TEOS 95. Là encore, le dispositif de la figure 3 est obtenu par des étapes classiques de fabrication de procédé CMOS. Plus précisément, après avoir retiré sur la face arrière 81 du substrat 8 l'empilement oxyde de silicium/nitrure de silicium/oxyde de silicium formant la couche isolante enterrée (BOX) du substrat de type SOI, on dépose une couche d'oxyde de silicium formant masque dur de façon à pouvoir réaliser les tranchées dans le silicium. Puis, après avoir retiré ce masque dur, on procède à un dépôt de la couche de dioxyde de silicium recouvrant les parois des tranchées et la face arrière du substrat. Cette couche a typiquement une épaisseur de l'ordre de 2 nm. Puis on procède au dépôt de la couche de matériau présentant une charge négative, l'épaisseur de cette couche étant typiquement de l'ordre de 6 à 7 nm. On forme ensuite, d'une façon analogue à ce qui a été décrit ci-avant, la couche continue de nitrure de titane et l'on dépose sur la structure ainsi obtenue la couche de matériau de remplissage 93. On définit ensuite la géométrie de la couche électriquement conductrice et continue que l'on grave de façon à former le maillage autour des tranchées ainsi que la couche de redistribution. On dépose ensuite la couche anti-reflet en oxyde de tantale et le reste du procédé s'effectue d'une façon analogue à ce qui a été décrit en référence à la figure 2. L'aspect de l'invention selon lequel la couche électriquement conductrice continue 5 sert à former les électrodes des tranchées capacitives, et d'autre part à connecter électriquement ces tranchées au plot de contact, est particulièrement avantageuse dans le mode de réalisation illustré sur la figure 3. En effet, dans les réalisations de l'art antérieur de tranchées d'isolation profondes capacitives, tels que celles décrites dans l'article de Kitamura précité, le polissage mécano-chimique (CMP) nécessaire pour retirer de la face arrière de la plaquette, le métal ayant servi au remplissage des tranchées, endommage inévitablement les couches de matériaux déposées immédiatement sous ce métal. Ainsi, si l'on prévoit de déposer sous le métal de remplissage une couche d'un matériau diélectrique présentant des charges fixes négatives, afin de diminuer le courant d'obscurité des pixels, cette couche sera endommagée, voire totalement retirée, lors du polissage mécano-chimique (CMP) du métal de remplissage des tranchées, sur la surface des pixels. Seules les portions de matériau diélectrique présentant des charges fixes négatives situées dans les tranchées subsisteront. Dans le mode de réalisation illustré sur la figure 3, au contraire, il est possible de retirer les portions de la couche électriquement conductrice continue 5 qui doivent l'être sans endommager la couche de matériau diélectrique présentant des charges fixes négatives 110. Pour cela, on peut recourir à une chimie de gravure gravant la couche électriquement conductrice continue 5 de manière très sélective par rapport à la couche de matériau diélectrique présentant des charges fixes négatives 110. Dans l'exemple où le matériau de la couche 5 est du nitrure de titane (TiN) et le matériau diélectrique de la couche 110 est du dioxyde d'hafnium Hf02, il est possible de graver la première couche par rapport à la seconde en recourant à une gravure par voie humide avec une chimie du type connu par l'homme du métier sous l'appellation « Standard Clean 1 » ou plus simplement « SC1 » (NH4OH : H202 : H20) ou avec une chimie du type connu par l'homme du métier sous l'appellation SPM (H2504 : H202), avec une sélectivité supérieure à 100. D'autres chimies contenant des agents oxydants (H202 ou 03 (ozone)) peuvent aussi convenir. Une telle sélectivité est difficilement atteignable par polissage mécano-chimique (CMP). Ainsi, dans le mode de réalisation de la figure 3, il est possible de conserver une couche diélectrique 110 de bonne qualité sur toute la surface des pixels. REVENDICATIONS1. Dispositif d'imagerie intégré à illumination face arrière, comprenant un substrat semiconducteur et une zone (2) de pixels utiles (PX) délimités par des tranchées d'isolation profondes capacitives (3) ménagées dans le substrat, caractérisé en ce qu'il comprend une zone périphérique (4) située à l'extérieur de ladite zone (2) de pixels utiles, des plots de contacts (6), et une couche électriquement conductrice continue (5) configurée pour au moins former dans ladite zone de pixels utiles, une électrode dans chaque tranchée d'isolation profonde capacitive, et dans ladite zone périphérique, une couche de redistribution (51) électriquement couplée d'une part à toutes les électrodes et d'autre part à au moins un plot de contact (60) destiné à recevoir une tension de polarisation de toutes lesdites électrodes, ladite électrode étant située dans la tranchée capacitive correspondante entre un diélectrique de tranchée et au moins un matériau de remplissage de ladite tranchée électriquement isolant. 2. Dispositif selon la revendication 1, comprenant en outre au moins un via électriquement conducteur (40) au contact de ladite couche de redistribution et électriquement couplé audit au moins un plot de contact. 3. Dispositif selon la revendication 2, comprenant en outre une couche terminale (41) électriquement conductrice et optiquement opaque située au dessus de ladite zone périphérique, en contact avec ledit au moins un via (40), et une liaison électriquement conductrice (42) reliant ladite couche terminale et ledit au moins un plot de contact. 4. Dispositif selon l'une des revendications 1 à 3, dans lequel la couche électriquement conductrice continue (5) forme en outre un maillage continu (50) sur les bords des ouvertures des tranchées (3) et comporte une extension latérale (51) raccordée au maillage formant ladite couche de redistribution et s'étendant depuisau moins une ouverture d'une tranchée située en périphérie de ladite zone de pixels utiles jusqu'à ladite zone périphérique. 5. Dispositif selon la revendication 4, dans lequel l'extension latérale (51) forme une couronne périphérique continue autour du maillage. 6. Dispositif selon la revendication 4 ou 5 prise en combinaison avec la revendication 2 ou 3, dans lequel ledit au moins un via (40) est au contact de ladite extension latérale (51). 7. Dispositif selon l'une des revendications précédentes, dans lequel ladite couche électriquement conductrice et continue (5) comprend au moins un matériau choisi dans le groupe formé par le titane, le nitrure de titane, le tungstène, l'aluminium. 8. Dispositif selon l'une des revendications 1 à 7, comprenant en outre une couche anti-reflet (90, 91), comportant un oxyde de silicium et un nitrure de silicium, située au-dessus du substrat à l'extérieur des tranchées, et au moins une sous-couche diélectrique (92) s'étendant dans les tranchées sous la couche électriquement conductrice continue (52) et à l'extérieur des tranchées entre la couche anti-reflet et la couche électriquement conductrice continue, ladite au moins une sous-couche diélectrique (92) formant dans chaque tranchée ledit diélectrique de tranchée. 9. Dispositif selon la revendication 8, dans lequel ledit au moins un matériau de remplissage (93) est situé, dans les tranchées et à l'extérieur des tranchées, au dessus de la couche électriquement conductrice continue. 10. Dispositif selon l'une des revendications 1 à 7, comprenant en outre un diélectrique (110), incluant un matériau contenant des charges fixes négatives, situé sur les parois des tranchées et à l'extérieur des tranchées au-dessus du substrat et une couche anti-reflet (111) située au moins en partie au-dessus du diélectrique, ledit diélectrique formant dans chaque tranchée ledit diélectrique de tranchée. 11. Dispositif selon la revendication 10, dans lequel le diélectrique est un diélectrique ayant une forte constante diélectrique, par exemple supérieure ou égale à 15. 12. Dispositif selon la revendication 10 ou 11, dans lequel ledit au moins un matériau de remplissage (93) est situé, dans les tranchées et à l'extérieur des tranchées, au dessus de la couche électriquement conductrice continue, ladite couche anti-reflet étant située également au-dessus du matériau de remplissage. 13. Dispositif selon l'une des revendications 10 à 12, dans lequel le diélectrique (110) comprend une couche d'oxyde recouverte par le matériau présentant des charges fixes négatives. 14. Dispositif selon l'une des revendications 10 à 13, dans lequel le matériau présentant une charge électrique négative est choisi dans le groupe formé par Hf02, Zr02, A1203 ou un alliage de ces trois oxydes. 15. Dispositif selon l'une des revendications 10 à 14, dans lequel la couche anti-reflet (111) comprend un oxyde de tantale.