Brevet FR3033664A1 — publié le 20160916

TRANSISTOR A HETEROJONCTION A TENSION DE SEUIL AJUSTABLE L'invention concerne les transistors à haute mobilité électronique basés sur la présence d'hétérojonctions, et en particulier la fabrication de tels 5 transistors de type normalement bloqué. De nombreuses applications électroniques nécessitent dorénavant une amélioration de performances surtout dans l'électronique embarquée à destination de l'automobile et des transports terrestres, dans l'aéronautique, dans les systèmes médicaux ou dans des solutions domotiques par exemple. 10 Ces applications nécessitent pour la plupart des commutateurs pour forte puissance fonctionnant dans des gammes de fréquences fréquemment supérieures au megahertz. Historiquement, des commutateurs de puissance ont longtemps fait appel à des transistors à effet de champ basés sur un canal semi-conducteur, le plus 15 souvent du silicium. Pour des fréquences plus faibles, les transistors à jonction sont préférés car ils supportent des densités de courant plus élevées. Cependant, du fait de la tension de claquage relativement limitée de chacun de ces transistors, les applications de puissance nécessitent l'utilisation d'un grand nombre de transistors en série, ou des transistors plus longs, ce qui aboutit à 20 une résistance de passage plus élevée. Les pertes à travers ces transistors en série sont considérables, aussi bien en régime établi qu'en commutation. Une alternative pour des commutateurs de puissance, notamment à hautes fréquences, est l'utilisation de transistors à effet de champ à haute mobilité d'électrons, également désignés par le terme de transistor à effet de 25 champ à hétérostructure. Un tel transistor inclut la superposition de deux couches semi-conductrices ayant des bandes interdites différentes qui forment un puit quantique à leur interface. Des électrons sont confinés dans ce puits quantique pour former un gaz bidimensionnel d'électrons. Pour des raisons de tenue en haute tension et en température, ces transistors sont choisis de façon 30 à présenter une large bande d'énergie interdite. Pour certaines applications, notamment des applications de sécurité en vue d'isoler un circuit en cas de dysfonctionnement d'un système de commande, on utilise des transistors HEMT du type normalement bloqué, c'est-à-dire que leur tension de seuil de commutation est positive, de sorte que le 35 transistor reste bloqué en l'absence de signal de commande. Du fait de la nature intrinsèquement conductrice de la couche de gaz d'électrons formée entre une source et un drain, il est technologiquement plus facile de réaliser un transistor à hétérojonction de type normalement passant. 3033664 2 Cependant, plusieurs procédés de fabrication ont été développés en vue de former des transistors à hétérojonction de type normalement bloqué. Il est connu de réaliser des grilles de commande de type Schottky pour des transistors à hétérojonction de type normalement bloqué. Cependant, de tels transistors sont inadaptés pour de l'électronique de puissance du fait des niveaux de fuite en courant entre grille et drain et du fait de la sensibilité de la courbe courant/tension à la température. Différents procédés de fabrication ont aussi été développés pour réaliser des grilles de type MIS pour des transistors à heterojonction de type normalement bloqué. Selon une première approche, on superpose une couche binaire de nitrure de type III et une couche ternaire de nitrure de type III pour former une couche de gaz d'électrons à l'interface entre ces nitrures. On réalise un renfoncement par gravure dans la couche ternaire de nitrure afin de réduire localement l'épaisseur de cette couche ternaire. Lorsque l'épaisseur locale de la couche ternaire de nitrure est suffisamment faible, par exemple de 2 à 3 nm pour du AlGaN, le gaz d'électrons disparaît au niveau du renfoncement. Ensuite, on forme la grille au niveau du renfoncement. Le processus de gravure du renfoncement est encore insuffisamment maîtrisé pour garantir une épaisseur satisfaisante de la couche ternaire de nitrure dans le renfoncement. Selon une alternative, on réalise la gravure jusqu'à la couche binaire de nitrure, avec comme inconvénient d'avoir localement un fonctionnement de type MOSFET et donc une résistance à l'état passant relevée. En outre, l'état de surface obtenu lors de la gravure du renfoncement implique un piégeage d'une quantité importante de charges lors de la formation ultérieure d'un isolant de grille, ce qui perturbe le fonctionnement du transistor. Selon une deuxième approche, on superpose une couche binaire de nitrure de type III et une couche ternaire de nitrure de type III pour former une couche de gaz d'électrons à l'interface entre ces nitrures. On réalise un dopage de type P de la partie supérieure de la couche ternaire de nitrure, puis une gravure de la partie dopée pour conserver un élément dopé au niveau de la grille à former. L'état de surface obtenu lors de cette gravure est mauvais. En outre, ce procédé est incompatible avec des grilles de type MIS, ce qui induit des fuites entre grille et drain d'un niveau trop important. Selon une troisième approche, on superpose une couche binaire de nitrure de type III et une couche ternaire de nitrure de type III pour former une couche de gaz d'électrons à l'interface entre ces nitrures. On réalise un dopage de type P par implantation dans la couche binaire ou dans la couche ternaire jusqu'à la couche de gaz d'électrons, au niveau de la grille à former. Cependant, 3033664 3 les dopants implantés nécessitent une activation difficile à mettre en oeuvre, notamment par nécessité d'un chauffage à une température supérieure à 900°, incompatible avec la technologie CMos. Un tel procédé permet la formation d'une grille de type MIS mais n'est pas compatible avec des paramètres 5 d'adaptation de la tension de seuil. Par conséquent, la tension de seuil des transistors obtenus connaît d'importantes dispersions pour différents lots de transistors. Selon une quatrième approche, on superpose une couche binaire de nitrure de type III et une couche ternaire de nitrure de type III pour former une 10 couche de gaz d'électrons à l'interface entre ces nitrures. On forme un isolant de grille dans lequel des charges électrostatiques sont piégées, puis on forme le métal de grille sur cet isolant. Les charges électrostatiques piégées permettent d'ajuster plus précisément la valeur de la tension de seuil du transistor HEMT. L'isolant de grille est usuellement formé par superposition d'une couche 15 inférieure d'isolant chargée, surmontée d'une couche supérieure d'isolant non chargée. La couche inférieure d'isolant est par exemple chargée dès son dépôt ou par une étape d'implantation. Un tel procédé aboutit en pratique à piéger des charges à l'interface entre la couche inférieure et la couche supérieure, ce qui induit des fortes dispersions des tensions de seuil des transistors formés. 20 L'invention vise à résoudre un ou plusieurs de ces inconvénients. L'invention porte ainsi sur un transistor à effet de champ à haute mobilité électronique, comprenant : -des première et deuxième couches semiconductrices superposées pour former une couche de gaz d'électrons à leur interface; 25 -une grille de commande formée sur la deuxième couche semiconductrice; Dans lequel la grille de commande comprend : -une première couche d'oxyde de grille; -des nanocristaux de matériau conducteur ou semi-conducteur, les 30 nanocristaux présentant une charge électrostatique, lesdits nanocristaux étant isolés électriquement les uns des autres par la première couche d'oxyde de grille, -un métal de grille formé sur la première couche d'oxyde de grille. Selon une variante, la perméabilité diélectrique relative de la première 35 couche d'oxyde de grille est au moins égale à 5. Selon encore une variante, ladite première couche d'oxyde de grille contient essentiellement du A1203. 3033664 4 Selon une autre variante, le transistor comprend une deuxième couche d'oxyde de grille disposée entre les nanocristaux et la deuxième couche semiconductrice. Selon encore une autre variante, lesdites première et deuxième couches 5 d'oxyde de grille présentent une même composition chimique. Selon une variante, ladite première couche d'oxyde de grille présente une épaisseur supérieure à la deuxième couche d'oxyde de grille. Selon encore une variante, ladite première couche d'oxyde de grille présente une épaisseur comprise entre 6 et 20nm et dans lequel ladite 10 deuxième couche d'oxyde de grille présente une épaisseur comprise entre 1 et 10nm. Selon une variante, lesdits nanocristaux sont positionnés à une interface entre la deuxième couche semiconductrice et ladite première couche d'oxyde de grille. 15 L'invention porte en outre sur un procédé de réglage de la tension de seuil d'un transistor à effet de champ à haute mobilité électronique, comprenant les étapes de : -fourniture d'un transistor à effet de champ à haute mobilité électronique, comprenant : 20 -des première et deuxième couches semiconductrices superposées pour former une couche de gaz d'électrons à leur interface ; -une grille de commande formée sur la deuxième couche semiconductrice et présentant ; -une première couche d'oxyde de grille; 25 -des nanocristaux de matériau conducteur ou semi-conducteur, lesdits nanocristaux étant isolés électriquement les uns des autres par la première couche d'oxyde de grille ; -un métal de grille formé sur la couche d'oxyde de grille; -application d'un champ électrique sur les nanocristaux et sur l'interface 30 entre les première et deuxième couches semiconductrices, de façon générer un courant tunnel entre ladite interface et lesdits nanocristaux. Selon une variante, ladite application du champ électrique inclut l'application d'un potentiel sur le métal de grille supérieur au potentiel sur une électrode de conduction dudit transistor à effet de champ à haute mobilité 35 électronique. Selon encore une variante, la différence de potentiel entre le métal de grille et ladite électrode de conduction est au moins égale à 5V et au maximum égale à 15V. 3033664 5 Selon une autre variante, lesdits nanocristaux appliquent un champ électrostatique sur l'interface entre lesdites première et deuxième couches semiconductrices à l'issue de ladite application dudit champ électrique, de sorte que ledit transistor est alors bloqué en l'absence de polarisation appliquée sur 5 ledit métal de grille. D'autres caractéristiques et avantages de l'invention ressortiront clairement de la description qui en est faite ci-après, à titre indicatif et nullement limitatif, en référence aux dessins annexés, dans lesquels : 10 -les figures 1 et 2 sont des vues en coupe de deux variantes de transistors HEMT pouvant être mises en oeuvre dans le cadre de l'invention ; -les figures 3 à 7 sont des vues en coupe d'un transistor selon la figure 1 durant différentes étapes d'un exemple de procédé de fabrication ; 15 La figure 1 est une vue en coupe transversale schématique d'un premier exemple de transistor 1 de type HEMT (également désigné par le terme de transistor à effet de champ à haute mobilité d'électrons) pour la mise en oeuvre de l'invention. Le transistor 1 comporte un substrat 11, éventuellement une couche 20 tampon non illustrée et disposée sur le substrat 11, une couche semiconductrice 12 (par exemple de type III-V, par exemple en nitrure d'élément III, typiquement du GaN), une couche semi-conductrice 13 en un autre matériau (par exemple de type III-V, par exemple en nitrure d'élément III, typiquement du AlGaN) et une couche de gaz d'électrons 14 intrinsèquement formée de façon 25 connue en soi à l'interface entre les couches 12 et 13. Le substrat 11 peut être un isolant ou un semiconducteur de type silicium intrinsèque ou dopé. Le substrat 11 pourra par exemple être de type silicium à orientation de maille (111). Le substrat 11 peut également être du carbure de silicium, ou du saphir. Le substrat 11 peut présenter une épaisseur de l'ordre de 30 650 pm, typiquement comprise entre 500 pm et 2mm. La couche tampon déposée sur le substrat 11 sert d'intermédiaire entre ce substrat et la couche semi conductrice 12, pour permettre une adaptation de maille entre le substrat 11 et cette couche semi conductrice 12. La couche tampon peut typiquement être en nitrure d'aluminium. 35 La couche semi conductrice 12 peut typiquement présenter une épaisseur comprise entre 100nm et 511m. La couche semi conductrice 12 peut être formée de façon connue en soit par épitaxie sur la couche tampon. La couche semi conductrice 12 est typiquement un alliage binaire de nitrure d'élément III, par exemple du GaN. 3033664 6 La couche semi conductrice 13, typiquement appelée couche barrière, peut typiquement présenter une épaisseur comprise entre 5nm et 40nm, par exemple de 25nm. La couche semi conductrice 13 peut être formée de façon connue en soit par épitaxie sur la couche semi conductrice 12. La couche semi 5 conductrice 13 est typiquement un alliage ternaire de nitrure d'élément III, par exemple de l'AlGaN ou alliage binaire de nitrure d'élément III, par exemple du AIN. Le transistor 1 comporte de façon connue en soi des électrodes de 10 conduction 16 et 17 disposées sur la couche semi conductrice 13. L'une de ces électrodes sera désignée comme la source, l'autre électrode sera désignée comme le drain du transistor 1. Une grille de commande 2 est positionnée sur la couche semi conductrice 13 entre les électrodes de conduction 16 et 17. La grille de commande 2 comporte un oxyde de grille disposé sur la 15 couche semi conductrice 13. L'oxyde de grille est isolant électriquement. L'oxyde de grille comporte une couche inférieure 24 et une couche supérieure 22. Des nanocristaux 23 sont positionnés à l'interface entre la couche inférieure 24 et la couche supérieure 22. Un métal de grille 21 est disposé sur la couche supérieure 22. 20 Les nanocristaux 23 sont formés en matériau conducteur électriquement ou en matériau semi-conducteur. Des nanocristaux 23 sont isolés électriquement les uns des autres par la couche supérieure 22. Les nanocristaux 23 présentent une charge électrostatique de sorte qu'une zone 15 est formée à l'interface entre les couches 12 et 13 et à l'aplomb de la grille 2, 25 zone 15 dans laquelle le gaz d'électrons est supprimé en l'absence de polarisation de la grille 21. Les nanocristaux 23 et leurs charges électrostatiques permettent ainsi de former un transistor HEMT 1 de type normalement bloqué. Du fait que les nanocristaux 23 sont isolés électriquement les uns des autres, leurs charges électrostatiques sont plus facilement conservées et les 30 fuites de ces charges électrostatiques par les bords de la grille 2 sont fortement amoindries. Cette structure va à l'encontre du réflexe de l'homme du métier, de réaliser un élément continu pour obtenir une charge électrostatique homogène. Les charges électrostatiques des nanocristaux 23 sont obtenues par l'application d'un champ électrique à l'interface entre les couches semi 35 conductrices 12 et 13 sous la grille 2, de façon à faire transiter les électrons de la couche de gaz d'électrons 14 vers les nanocristaux 23 par effet tunnel. Un tel champ électrique est par exemple généré en appliquant une différence de potentiel entre le métal de grille 21 et une des électrodes de conduction 16 ou 17, comme cela sera détaillé par la suite. Lorsque le potentiel sur le métal de 3033664 7 grille 21 est supérieur au potentiel sur une des électrodes de conduction, les électrons sont attirés vers les nanocristaux 23. Avantageusement, la couche supérieure 22 et/ou la couche inférieure 24 5 est de type High-K, c'est-à-dire à haute perméabilité diélectrique. Une couche d'isolant à haute perméabilité diélectrique désignera par la suite un matériau dont la perméabilité diélectrique relative est au moins égale à 5. Avantageusement, cette perméabilité diélectrique relative sera au moins égale à 6, voire au moins égale à 7. La couche supérieure 22 pourra par exemple (mais 10 non limitativement) être réalisée en A1203 Hf02, Ta205, Zr02, TiO2 ou en mélange de ces oxydes, par exemple HfSiO, HfZrO, Nanolaminates Hf02/A1203. La couche 22 sera préférentiellement en A1203 réalisée par dépôt de couches atomiques en phase chimique (ALD). 15 L'utilisation d'une couche supérieure 22 et/ou d'une couche inférieure 24 de type High-K permet d'obtenir une charge électrostatique importante des nanocristaux 23 (et donc une variation de tension de seuil importante pour le transistor 1) même pour une tension de programmation réduite. Avantageusement, la couche supérieure 22 et la couche inférieure 24 20 présentent une même composition chimique. Ainsi, on limite les charges électrostatiques piégées à l'interface entre les couches 22 et 24, ce qui limite les dispersions pour la tension de seuil du transistor 1. Les nanocristaux 23 en semi-conducteur sont par exemple des nanocristaux de silicium. Les nanocristaux de silicium peuvent subir des étapes 25 de recuit et/ou de post-traitement ( par exemple traitement sous azote ou carbone dans un four conduisant à la formation de SiN, SiC). Les nanocristaux 23 conducteurs sont par exemple des nanocristaux métalliques appartenant aux colonnes du Ni et Co dans le tableau périodique des éléments avantageusement Ni, Pd, Pt. Les nanocristaux peuvent aussi être 30 formés en W, Ti, Ta. Ils peuvent aussi être formés par alliage d'un élément métallique de transition avec du silicium (siliciure), de l'azote (nitrure) ou du carbone (carbure) soit directement au cours du dépôt , soit par post-traitement dans un four de recuit, par exemple WSi2, WN, TiN, TaN, TaC. Enfin, les nanocristaux peuvent aussi être sous forme pure d'aluminium ou en alliages 35 d'aluminium (nitrure, siliciure ou carbure) par exemple des agglomérats d'Al, ou WAI, WAIN. De façon générale, les nanocristaux sont avantageusement distants les uns des autres de distances comprises entre 1 et 2 nm. 3033664 8 La présence du gaz d'électrons 14 à l'interface entre les couches semi conductrices 12 et 13 permet de disposer d'électrons à proximité des nanocristaux 23 pour charger ces nanocristaux 23 par effet tunnel. La tension de seuil du transistor 1 sera ajustée en fonction de la charge électrostatique des 5 nanocristaux 23 par ces électrons, à l'origine d'un champ électrostatique repoussant les électrons à l'interface entre les couches 12 et 13 sous la grille 2 en l'absence de polarisation de cette grille. La tension de seuil du transistor 1 sera ainsi adaptée en fonction de l'amplitude de la tension de programmation et de la durée d'application de cette tension de programmation. 10 Le dimensionnement de la couche inférieure 24 et de la couche supérieure 22 est déterminé pour permettre à la fois une migration d'électrons à travers les couches 13 et 24 par effet tunnel, et l'absence de claquage des couches 13, 24 ou 22 lors de l'application d'une tension de programmation. Une épaisseur d'oxyde équivalente tox ou EOT (correspondant à du 15 Si02) à partir de l'épaisseur réelle tmat d'un isolant est calculée par la formule suivante : t'- EOT - (3.9 X tmat K ) 20 Avec K la constante diélectrique relative de l'isolant considéré, en considérant que le Si02 a une constante diélectrique relative de 3,9. Le champ électrique utilisé pour piéger des électrons dans les nanocristaux 23 est compris entre 1 et 10 MV/cm pour du Si02. 25 Avec des couches 22 et 24 en A1203 et une couche 13 en AlGaN : -on suppose que l'épaisseur réelle de la couche de AlGaN 13 est de 10 nm (EOT de 4,59nm avec du AlGaN présentant une permittivité diélectrique relative de 8,5). Le champ de déclenchement d'effet tunnel à travers la couche 13 étant de 2,5 MV/cm, la tension nécessaire pour déclencher un effet tunnel à 30 travers la couche 13 seule est alors de 2,5 V; -on souhaite par exemple utiliser une épaisseur EOT de mm de la couche 24 superposée à l'épaisseur de lOnm de la couche de AlGaN 13, avec une épaisseur EOT de lOnm pour la couche 22 ; -le champ électrique de claquage du A1203 est approximé à 5 MV/cm et le 35 champ électrique de claquage du AlGaN est approximé à 5 MV/cm ; -on utilise par exemple une couche 24 d'une épaisseur réelle de 2 nm (pour une épaisseur EOT de 0,74nm, avec K=10,6). Le champ de déclenchement d'effet tunnel à travers la couche 24 étant de 2,5 MV/cm, la 3033664 9 tension nécessaire pour déclencher un effet tunnel à travers la couche 24 seule est de 2,5 V; -on utilise par exemple une couche 22 d'une épaisseur réelle de 8 nm (pour une épaisseur EOT de 2,94 nm). Le champ de déclenchement d'effet 5 tunnel à travers la couche 22 étant de 2,5 MV/cm, la tension nécessaire pour déclencher un effet tunnel à travers la couche 22 seule est de 2 V ; -une tension de programmation de 5 V s'avère donc suffisante pour générer l'effet tunnel de chargement des nanocristaux 23. Une tension de programmation de 10V permet de ne pas induire de claquage des couches 22, 10 24 et 13. Avec une couche d'AlGaN 13 d'une épaisseur de 20 nm (EOT de 9,18 nm), avec des couches 22 et 24 identiques à celles décrites ci-dessus, une tension de programmation de 7,5 s'avère suffisante pour gérer l'effet tunnel de 15 chargement des nanocristaux 23. Une tension de programmation de 12,5V permet de ne pas induire de claquage des couches 22, 24 et 13. De façon générale, une couche 13 en AlGaN présentera usuellement une épaisseur comprise entre 10 et 20 nm. 20 La couche inférieure 24 présentera avantageusement une épaisseur réelle comprise entre 1 et 10 nm. Cette épaisseur pourra par exemple être de 2 nm. La couche supérieure 22 présentera avantageusement une épaisseur réelle comprise entre 6 et 20 nm. Cette épaisseur pourra par exemple être de 8 25 nm, ou de 13 nm. La couche supérieure présentera une épaisseur avantageusement supérieure à celle de la couche inférieure 24. En l'absence de charges électrostatiques dans les nanocristaux 23, le transistor 1 se comporte comme un transistor de type normalement passant. En 30 appliquant une charge électrostatique appropriée dans les nanocristaux 23, on transforme le transistor 1 en transistor de type normalement bloqué. Ainsi, des transistors dans un même circuit intégré pourront sélectivement être de type normalement passant ou normalement bloqué, en fonction d'étapes de programmation respectives induisant des charges électrostatiques différentes 35 dans leur nanocristaux 23 de différents transistors HEMT. Des tensions de seuil positives d'un transistor 1 seront obtenues en chargeant les nanocristaux 23 d'électrons par effet tunnel. On peut également envisager d'obtenir des tensions de seuil positives d'un transistor 1 en appliquant une tension sur la grille de commande inférieure à celle d'une de ses 3033664 10 électrodes de conduction, de sorte que la tension de programmation chasse les électrons des nanocristaux 23 par effet tunnel à travers la couche semiconductrice 13 notamment. Une re-programmation peut être réalisée au cours du cycle de vie du 5 circuit intégré, par exemple pour modifier ou pour équilibrer la tension de seuil de certains transistors. La grille 2 d'un tel transistor 1 peut être modélisée comme suit. La grille 2 peut notamment être modélisée par deux capacités Cl et C2 en série, la 10 capacité C2 étant formée par la couche d'isolant supérieure 22 entre le métal de grille 21 et les nanocristaux 23, et la capacité Cl étant formée par la couche d'isolant inférieure 24 entre les nanocristaux 23 et l'interface entre les couches semi conductrices 12 et 13. On désignera par Vfg le potentiel des nanocristaux 23 et par Qfg la 15 charge des nanocristaux 23. On suppose que la capacité Cl présente une électrode connectée à la masse alors que la capacité C2 présente une électrode connectée au potentiel de grille Vg. On désignera par : -11in le courant tunnel à travers la couche d'isolant 24 vers les nanocristaux 23 ; 20 -11out le courant tunnel à travers la couche d'isolant 24 depuis les nanocristaux 23 ; -I2in le courant tunnel à travers la couche d'isolant 22 vers les nanocristaux 23 ; -I2out le courant tunnel à travers la couche d'isolant 22 depuis les 25 nanocristaux 23 ; Les relations suivantes sont alors applicables : C2 Qfg Vfg - *Vg + C1+ C2 C1+C2 dQfg = (Ili n+ Ilout)- (12in + I2out) dt Les courants 11in, 11 out, I2in et I2out sont par exemple calculés avec une approximation WKB (pour Wentzel Kramers Brilloin). La figure 8 illustre une simulation de variation de tension de seuil d'un transistor HEMT en fonction d'une durée de programmation, pour différentes tensions de programmation Vg, dans l'hypothèse d'une couche inférieure 24 30 35 3033664 11 d'une épaisseur de 5 nm en Si02 et d'une couche supérieure 22 d'une épaisseur de 10 nm en Si02. La figure 9 illustre une simulation de variation de tension de seuil d'un transistor HEMT en fonction d'une durée de programmation, pour différentes 5 tensions de programmation Vg, dans l'hypothèse d'une couche inférieure 24 d'une épaisseur réelle de 2 nm en A1203 et d'une couche supérieure 22 d'une épaisseur réelle de 8 nm en A1203. On constate que l'amplitude des tensions de programmation et la durée de leur application sont nettement plus réduites dans ce cas de figure pour obtenir une variation de tension de seuil donnée. 10 La figure 2 est une vue en coupe transversale schématique d'un deuxième exemple de transistor 1 de type HEMT. Le transistor 1 de la figure 2 diffère de celui de la figure 1 uniquement par la structure de sa grille de commande 2. Comme dans l'exemple de la figure 1, la grille de commande 2 est 15 positionnée sur la couche semi conductrice 13 entre les électrodes de conduction 16 et 17. La grille de commande 2 comporte un oxyde de grille disposé sur la couche semi conductrice 13. L'oxyde de grille est isolant électriquement. L'oxyde de grille est ici dépourvu de couche inférieure. Des nanocristaux 23 sont 20 positionnés directement contre la couche semi conductrice 13. Les nanocristaux 23 sont recouverts par une couche supérieure 22 de l'oxyde de grille. Un métal de grille 21 est disposé sur la couche supérieure 22. Les nanocristaux 23 sont également formés en matériau conducteur électriquement ou en matériau semi-conducteur. Des nanocristaux 23 sont 25 isolés électriquement les uns des autres par la couche supérieure 22. Les nanocristaux 23 présentent également une charge électrostatique de sorte que la zone 15 à l'aplomb de la grille 2 et à l'interface des couches 12 et 13 est dépourvue de gaz d'électrons. Comme dans l'exemple de la figure 1, les charges électrostatiques des nanocristaux 23 sont obtenues par l'application 30 d'un champ électrique à l'interface entre les couches semi conductrices 12 et 13 sous la grille 2, de façon à faire transiter les électrons de la couche de gaz d'électrons 14 vers les nanocristaux 23 par effet tunnel. L'effet tunnel est ici facilité par l'absence de couche inférieure de l'oxyde de grille. 35 Les figures 3 à 7 illustrent différentes étapes d'un procédé de fabrication d'un transistor 1 tel qu'illustré à la figure 1. À la figure 3, on dispose d'un précurseur du transistor 1, comportant un substrat 11, une couche tampon non illustrée et disposée sur le substrat 11, une première couche 12 d'un alliage de semi-conducteur de type III-V disposée sur 3033664 12 la couche tampon, et une deuxième couche 13 d'un alliage semi-conducteur de type III-V de façon à former un gaz d'électrons 14 à l'interface entre les couches 12 et 13. Ces différentes couches peuvent présenter les compositions, dimensions et structures telles que détaillées précédemment. Dans un souci de 5 lisibilité, le gaz d'électrons est illustré sous forme de couche 14 à l'interface entre la couche 12 et la couche 13. Une couche d'isolant inférieure 24 est disposée sur la couche semi conductrice 13, au moins au niveau de la grille de commande à former. La couche d'isolant 24 est avantageusement de type High K. La couche d'isolant 10 24 est par exemple formée en A1203. La couche d'isolant 24 est par exemple formée par épitaxie. À la figure 4, on a déposé des nanocristaux 23 sur la face supérieure de la couche d'isolant 24. Les nanocristaux 23 sont ici épars. La formation des nanocristaux 23 peut comprendre un dépôt physique en phase vapeur d'un 15 métal, suivi d'une étape de recuit. Le document `Very small-size and highdensity 13-FeSi2 nanocrystal assemblies grown on a Si(100) substrate using an embedded solid-phase epitaxy and bionanoprocess with protein ferritin' publié dans Applied Physics Letters Volume 91, pages 203102 à 203102-3 en novembre 2007, décrit un exemple de procédé de formation de nanocristaux 20 épars. À la figure 5, on a déposé une couche d'isolant supérieure 22 sur les nanocristaux 23 et la couche d'isolant inférieure 24. La couche d'isolant supérieure 22 est par exemple formée par une reprise du dépôt amorphe préférentiellement par dépôt par couches atomiques ou ALD (pour Atomic Layer 25 Déposition en langue anglaise). La couche d'isolant supérieure 22 présente avantageusement la même composition chimique que la couche inférieure 24. La couche d'isolant supérieure 22 permet d'isoler électriquement des nanocristaux 23 épars. À la figure 6, on a déposé un métal de grille 21 sur la couche d'isolant 30 supérieure 22. La grille 2 est mise en forme, par exemple par photolithographie. Par ailleurs, des électrodes de conduction (non illustrées) du transistor 1 ont également été formées sur la couche semi conductrice 13. À ce stade, la couche de gaz d'électrons 14 sous la grille 2 est continue et le transistor 1 est alors de type normalement passant. 35 À la figure 7, une polarisation est appliquée sur le métal de grille 21 de la grille 2. Le potentiel sur le métal de grille 21 est supérieur au potentiel appliqué sur les électrodes de conduction, de sorte qu'un champ électrique, tel qu'illustré par la flèche en biais, est appliqué sur l'interface entre les couches semi conductrices 12 et 13 et sous la grille 2. Lorsque ce champ présente une 3033664 13 amplitude suffisante, les électrons alors présents au niveau de cette interface sous la grille 2 traversent la couche semi conductrice 13 et la couche isolante 24 puis chargent les nanocristaux 23, comme illustré par les flèches. Des lors, le transistor 1 présente une zone dépourvue d'électrons sous la grille 2 à l'interface 5 entre les couches semi conductrices 12 et 13, de sorte qu'un transistor 1 de type normalement bloqué est formé. Dans les exemples qui sont détaillés auparavant, les couches 12 et 13 sont des nitrures d'éléments de type III. D'autres alliages semi-conducteurs 10 parmi les alliages semi-conducteurs de type III-V peuvent également être utilisés pour les couches 12 et 13. On peut par exemple envisager de former les couches 12 ou 13 avec du InP ou du GaAs. REVENDICATIONS1. Transistor à effet de champ (1) à haute mobilité électronique, comprenant : -des première et deuxième couches semiconductrices (12, 13) superposées pour former une couche de gaz d'électrons (14) à leur interface ; -une grille de commande (2) formée sur la deuxième couche semiconductrice (13) , Caractérisé en ce que la grille de commande (2) comprend : -une première couche d'oxyde de grille (22) ; -des nanocristaux (23) de matériau conducteur ou semi-conducteur, les nanocristaux présentant une charge électrostatique, lesdits nanocristaux étant isolés électriquement les uns des autres par la première couche d'oxyde de grille ; -un métal de grille (21) formé sur la première couche d'oxyde de grille (22). 15 2. Transistor à effet de champ (1) à haute mobilité électronique selon la revendication 1, dans lequel la perméabilité diélectrique relative de la première couche d'oxyde de grille (22) est au moins égale à 5. 20 3. Transistor à effet de champ (1) à haute mobilité électronique selon la revendication 2, dans lequel ladite première couche d'oxyde de grille (22) contient essentiellement du A1203. 4. Transistor à effet de champ (1) à haute mobilité électronique selon l'une 25 quelconque des revendications précédentes, comprenant une deuxième couche d'oxyde de grille (24) disposée entre les nanocristaux (23) et la deuxième couche semiconductrice (13). 5. Transistor à effet de champ (1) à haute mobilité électronique selon la 30 revendication 4, dans lequel lesdites première et deuxième couches d'oxyde de grille présentent une même composition chimique. 6. Transistor à effet de champ selon les revendications 2 et 5, dans lequel ladite première couche d'oxyde de grille (22) présente une épaisseur supérieure à 35 la deuxième couche d'oxyde de grille (24). 7. Transistor à effet de champ selon la revendication 6, dans lequel ladite première couche d'oxyde de grille (22) présente une épaisseur comprise entre 6 et 20nm et dans lequel ladite deuxième couche d'oxyde de grille (24) 40 présente une épaisseur comprise entre 1 et 1Onm. 3033664 8. Transistor à effet de champ (1) à haute mobilité électronique selon l'une quelconque des revendications 1 à 3, dans lequel lesdits nanocristaux (23) sont positionnés à une interface entre la deuxième couche semiconductrice (13) et ladite première couche d'oxyde de grille (22). 5 9. Procédé de réglage de la tension de seuil d'un transistor à effet de champ à haute mobilité électronique, comprenant les étapes de : -fourniture d'un transistor à effet de champ (1) à haute mobilité électronique, comprenant : 10 -des première et deuxième couches semiconductrices (12, 13) superposées pour former une couche de gaz d'électrons (14) à leur interface ; -une grille de commande (2) formée sur la deuxième couche semiconductrice (13) et présentant ; 15 -une première couche d'oxyde de grille (22) ; -des nanocristaux (23) de matériau conducteur ou semiconducteur, lesdits nanocristaux étant isolés électriquement les uns des autres par la première couche d'oxyde de grille ; -un métal de grille (21) formé sur la couche d'oxyde de grille (22) ; -application d'un champ électrique sur les nanocristaux (23) et sur l'interface entre les première et deuxième couches semiconductrices, de façon générer un courant tunnel entre ladite interface et lesdits nanocristaux. 10. Procédé de réglage de la tension seuil selon la revendication 9, dans lequel ladite application du champ électrique inclut l'application d'un potentiel sur le métal de grille supérieur au potentiel sur une électrode de conduction dudit transistor à effet de champ à haute mobilité électronique. 11. Procédé de réglage de la tension seuil selon la revendication 10, dans lequel la différence de potentiel entre le métal de grille et ladite électrode de conduction est au moins égale à 5V et au maximum égale à 15V. 12. Procédé de réglage de la tension seuil selon l'une quelconque des revendications 9 à 11, dans lequel lesdits nanocristaux (23) appliquent un champ électrostatique sur l'interface entre lesdites première et deuxième couches semiconductrices (12, 13) à l'issue de ladite application dudit champ électrique, de sorte que ledit transistor (1) est alors bloqué en l'absence de polarisation appliquée sur ledit métal de grille (21).