Brevet FR3024796A1 — publié le 20160212

AFFICHEUR LCD AVEC ADRESSAGE DE LIGNES PAR ECHANTILLONNAGE ET CONVERSION, ET PROCEDE D'AFFICHAGE DOMAINE TECHNIQUE L'invention concerne les afficheurs à cristaux liquides. Elle s'applique notamment mais non exclusivement aux afficheurs séquentiel couleur et l'invention sera décrite en détail à propos d'un afficheur séquentiel 5 couleur. ETAT DE L'ART Ces afficheurs comportent une boîte à lumière avec des sources de lumière de plusieurs couleurs, allumées successivement et non simultanément. Dans ce qui suit on ne parlera que des couleurs les plus 10 classiques, rouge (R), vert (V), bleu (B) bien que d'autres couleurs puissent être utilisées suivant des répartitions différentes. Des afficheurs n'utilisant que deux couleurs, par exemple vert et rouge sont concernés également. Les pixels de l'afficheur ne comportent pas de filtres colorés. L'image à afficher est décomposée électroniquement en trois composantes 15 chromatiques correspondant aux trois couleurs. Les pixels sont commandés en fonction de la composante rouge de l'image à afficher, la lumière rouge est allumée puis éteinte, puis les pixels sont commandés en fonction de la composante verte, la lumière verte est allumée puis éteinte, et enfin les pixels sont commandés en fonction de la lumière bleue et la lumière bleue 20 est allumée puis éteinte. La cadence rapide de ces commandes et allumages fait que l'oeil humain voit une image colorée mélangeant les trois composantes comme si ces trois composantes étaient affichées simultanément. Une trame d'image comprend donc trois sous-trames. Pour éviter 25 une gêne visuelle due à un phénomène dit de "colour breakup", les sous-trames peuvent être divisées chacune en deux ou trois, c'est-à-dire qu'il y aurait deux ou trois sous-trames rouges affichant la même image, deux ou trois vertes et deux ou trois bleues, dans une même trame. Chaque sous-trame comprend une phase d'écriture, ligne par ligne, de tous les niveaux de 30 luminance des points de l'image pour la couleur considérée ; puis une phase de stabilisation tenant compte du temps de réaction du cristal liquide ; puis une phase d'allumage de la source de la couleur considérée de la boîte à 3024796 2 lumière. Pour une trame de 16,67 millisecondes (fonctionnement à 60Hz), avec six sous-trames de 2,78 millisecondes, ces trois phases peuvent durer typiquement 0,7 milliseconde, 1,07 milliseconde, et 1 milliseconde. La phase d'écriture se décompose en une écriture de N lignes successives ; par exemple N=256 et la durée réservée à l'écriture d'une ligne est alors inférieure à 3 microsecondes. Un affichage séquentiel couleur nécessite donc des cristaux liquides et des circuits de commande à commutation très rapide, faute de quoi l'image affichée risque de présenter des défauts. L'invention a pour but 10 de limiter les contraintes de rapidité de commutation pour les afficheurs séquentiel couleur principalement, mais elle s'applique aussi aux afficheurs à mosaïque de pixels colorés tout particulièrement lorsqu'ils doivent afficher des informations (texte, symboles, etc.) qui ne sont pas des images vidéo. 15 Dans certaines applications d'affichage en mode séquentiel couleur, on affiche dans une première couleur spécifique des informations particulières, alors que le fond de l'image est affiché dans la ou les autres couleurs. C'est le cas par exemple (mais pas exclusivement) dans des afficheurs du domaine de l'avionique ou d'autres domaines où l'affichage 20 d'informations importantes est demandé en superposition avec une image de fond. Pour simplifier les explications on prendra l'exemple d'un afficheur bicolore où des informations critiques sont affichées en une première couleur rouge en superposition sur une image de fond affichée en vert, par exemple 25 l'image d'un paysage. Mais l'invention s'applique aussi si l'image de fond utilise deux couleurs ou plus, autres que la première couleur réservée aux informations et elle s'applique même comme on le verra si le fond est noir. Les informations peuvent être par exemple des symboles colorés, ou du texte coloré. 30 RESUME DE L'INVENTION L'invention a pour but d'améliorer les /Performances de l'afficheur en termes de luminosité ou respect des couleurs, en permettant d'augmenter dans certains cas le temps réservé à l'écriture de l'information dans les lignes 35 de pixels, et/ou le temps réservé à la stabilisation de l'orientation des cristaux 3024796 3 liquides après l'écriture, et/ou le temps d'allumage de la source de lumière colorée, tout en restant dans le temps de trame imposé (et dans le nombre de sous-trames choisi pour le mode séquentiel couleur). 5 Pour y parvenir l'invention propose un afficheur à cristaux liquides comportant des moyens d'adressage de ligne de pixels différents de ceux qui sont utilisés dans l'art antérieur, ces moyens permettant une écriture plus rapide d'une information à afficher lorsque cette information n'occupe pas toute la hauteur de l'afficheur, de sorte qu'on peut réserver plus de temps pour d'autres phases de l'affichage. L'invention propose d'autre part un nouveau procédé d'affichage d'image en séquentiel couleur avec une boîte à lumière comportant au moins deux sources de couleurs différentes, lorsque l'image comporte à la fois une information à afficher dans une première de ces couleurs et un fond à afficher qui ne comporte pas de composante dans la première couleur. Selon l'invention on propose donc un afficheur à cristaux liquides matriciel comportant au moins N lignes et P colonnes ; l'afficheur comporte une mémoire d'image contenant les données de luminance des pixels pour l'ensemble de l'image à afficher, parmi lesquelles des données pour chacune de M lignes contenant une information d'image non nulle, M inférieur ou égal à N, et un processeur graphique apte à extraire de la mémoire les adresses des M lignes, et pour chacune d'elles P niveaux de luminance à appliquer par P conducteurs de colonne aux P pixels de la ligne, avec une durée périodique TL pour l'écriture d'une ligne ; l'afficheur comporte encore un étage haute tension ayant N entrées et ayant N sorties connectées respectivement chacune à un conducteur de ligne respectif commun aux pixels d'une même ligne de la matrice pour permettre la sélection d'une ligne de pixels en vue de l'écriture de données de luminance dans cette ligne. L'afficheur est caractérisé en ce qu'il comporte : - N circuits d'échantillonnage et conversion ayant au moins une entrée commune de signal à échantillonner, cette entrée recevant du processeur graphique, pour l'écriture d'une ligne parmi les M, un motif de N mots binaires successifs au cours d'une durée TL, dans lequel le mot binaire de rang i dans la succession a une première valeur si la ligne de rang i doit 3024796 4 être écrite et une autre valeur dans le cas contraire, les mots binaires se succédant à une fréquence FH égale à au moins N/TL ; les circuits d'échantillonnage et conversion ont des entrées de commande d'échantillonnage distinctes les unes des autres, la sortie d'un circuit 5 d'échantillonnage et conversion de rang quelconque i étant reliée à une entrée correspondante de rang i de l'étage haute tension et fournissant sur cette entrée une tension qui est fonction du mot binaire reçu, - un circuit de commande d'échantillonnage actionné à la fréquence FH en synchronisme avec la succession de mots binaires de rang 10 i = 1 à N reçus sur l'entrée commune de signal des circuits d'échantillonnage et conversion, le circuit de commande d'échantillonnage appliquant successivement un ordre d'échantillonnage à chacune des N entrées de commande d'échantillonnage des circuits d'échantillonnage et conversion, de manière à échantillonner et bloquer dans le circuit d'échantillonnage et 15 conversion de rang i le mot binaire de rang i de la succession de N mots binaires, - une entrée de commande de l'étage haute tension pour appliquer aux N conducteurs de ligne des tensions en correspondance avec les tensions présentes sur les sorties des circuits d'échantillonnage et 20 conversion à la fin de la réception de la succession de N mots binaires, et pour maintenir ces tensions pendant une durée nécessaire à l'écriture d'une ligne. Les mots binaires sont de simples bits 0 ou 1 si on a besoin seulement de deux tensions VGon (pour l'écriture) et VGoff (pour une 25 absence d'écriture) sur les lignes de pixels. Par conséquent, l'adressage des lignes pour l'écriture utilise dans cet afficheur un principe autre que le principe classique d'un simple registre à décalage qui adresse successivement et systématiquement chacune des lignes de 1 à N même si elles ne comportent pas d'information de luminance 30 utile. Ce principe réduit le temps nécessaire à l'affichage d'une trame d'image lorsque l'information utile à afficher se présente sur un nombre de lignes M significativement inférieur à N (par exemple M REVENDICATIONS1. Afficheur à cristaux liquides matriciel comportant au moins N lignes et P colonnes, et comportant une mémoire d'image (MEMR) contenant les données de luminance des pixels pour l'ensemble de l'image à afficher, parmi lesquelles des données pour chacune de M lignes contenant une information d'image non nulle, M inférieur ou égal à N, et un processeur graphique (PRGR) apte à extraire de la mémoire les adresses des M lignes, et pour chacune d'elles P niveaux de luminance à appliquer par P conducteurs de colonne aux P pixels de la ligne, avec une durée périodique TL pour l'affichage d'une ligne, et un étage haute tension (DRV) ayant N 10 entrées et ayant N sorties connectées respectivement chacune à un conducteur de ligne respectif commun aux pixels d'une même ligne de la matrice pour permettre la sélection d'une ligne de pixels en vue de l'écriture de données de luminance dans cette ligne, caractérisé en ce qu'il comporte : - N circuits d'échantillonnage et conversion (E-C) ayant au moins 15 une entrée commune (VL) de signal à échantillonner, cette entrée recevant du processeur graphique, pour l'écriture d'une ligne parmi les M, un motif de N mots binaires successifs au cours d'une durée TL, dans lequel le mot binaire de rang i dans la succession a une première valeur si la ligne de rang i doit écrite et une autre valeur dans le cas contraire, les mots binaires se 20 succédant à une fréquence EH égale à au moins N/TL, les circuits d'échantillonnage et conversion ayant des entrées de commande d'échantillonnage distinctes les unes des autres, la sortie d'un circuit d'échantillonnage et conversion de rang quelconque i étant reliée à une entrée correspondante de rang i de l'étage haute tension et fournissant sur 25 cette entrée une tension (VGon, VGoff) qui est fonction du mot binaire reçu, - un circuit (RD) de commande d'échantillonnage actionné à la fréquence EH en synchronisme avec la succession de mots binaires de rang i = 1 à N reçus sur l'entrée commune de signal des circuits d'échantillonnage et conversion, le circuit de commande d'échantillonnage appliquant 30 successivement un ordre d'échantillonnage à chacune des N entrées de commande d'échantillonnage des circuits d'échantillonnage et conversion, de manière à échantillonner et convertir dans le circuit d'échantillonnage et 3024796 21 conversion de rang i le mot binaire de rang i de la succession de N mots binaires, - une entrée de commande (0E) de l'étage haute tension pour appliquer aux N conducteurs de ligne des tensions en correspondance avec 5 les tensions présentes sur les sorties des circuits d'échantillonnage et conversion à la fin de la réception de la succession de N mots binaires, et pour maintenir ces tensions pendant une durée nécessaire à l'écriture d'une ligne. 2. Afficheur à cristaux liquides matriciel selon la revendication 1, caractérisé en ce que les circuits d'échantillonnage et conversion sont des circuits doubles assurant l'échantillonnage d'une succession de N mots binaires tout en appliquant aux entrées de l'étage haute tension le résultat de l'échantillonnage et la conversion de la succession précédemment échantillonnée. 3. Afficheur à cristaux liquides selon l'une des revendications 1 et 2, caractérisé en ce que le circuit de commande d'échantillonnage est un registre à décalage actionné à la fréquence de décalage FFi en synchronisme avec la succession de mots binaires de rang i = 1 à N reçus sur l'entrée commune de signal des circuits d'échantillonnage et conversion, le registre ayant N sorties de rang i = 1 à N reliées aux entrées de commande d'échantillonnage, et le registre appliquant successivement sur une seule de ses sorties de rang i = 1 à N un bit de commande d'échantillonnage pendant que les autres sorties sont inactives. 4. Afficheur à cristaux liquides matriciel selon la revendication 3, caractérisé en ce que la matrice contient k groupes de N lignes, l'afficheur comportant kxN circuits d'échantillonnage-blocage dont les sorties sont associées par l'intermédiaire de l'étage haute tension aux kxN lignes de la matrice, chaque sortie du registre commandant simultanément les entrées de commande d'échantillonnage de k circuits d'échantillonnage et conversion, et le processeur graphique appliquant une succession de N groupes de k mots binaires en parallèle, sur k entrées parallèles communes chacune à un groupe de N circuits d'échantillonnage et conversion respectif. 3024796 22 5. Afficheur à cristaux liquides selon l'une des revendications 3 et 4, caractérisé en ce que le registre à décalage est bidirectionnel et comporte une entrée de sélection de direction de décalage pour effectuer un décalage s alternativement dans un sens puis dans l'autre pour des sous-trames différentes. 6. Afficheur à cristaux liquides selon l'une des revendications 1 à 5, pour l'affichage d'une image comportant une information d'une première lo composante de couleur d'illumination et d'un fond ne comportant pas la première couleur, l'afficheur comportant : - pour l'affichage du fond, des moyens pour appliquer successivement ligne par ligne les niveaux de luminance aux P colonnes de pixels en commençant par la première ligne de rang 1 de la matrice et en 15 terminant par la Nième ligne de rang N pour la ou les sous-trames ne correspondant pas à la première couleur, et - pour l'affichage de l'information dans une sous-trame de la première couleur, des moyens pour extraire de la mémoire d'image uniquement les données correspondant à M lignes contenant une information 20 à afficher dans la première couleur et des moyens pour sélectionner, pour l'écriture de la sous-trame de la première couleur, uniquement les M lignes concernées, ligne par ligne et plusieurs lignes simultanément lorsque les niveaux de luminance sont identiques pour plusieurs lignes. 25 7. Afficheur à cristaux liquides selon la revendication 6, dans lequel ladite information est affichée dans une couleur mixte, mélangeant une couleur du fond et ladite première couleur. 8. Procédé d'affichage d'image sur un afficheur à cristaux liquides 30 matriciel de N lignes et P colonnes, de type séquentiel couleur à au moins deux couleurs d'illumination, dans lequel l'image à afficher comporte une information comportant une composante d'une première des deux couleurs et un fond ne comportant pas de composante dans la première couleur, le fond et l'information étant fournis par une mémoire d'image contenant les 35 niveaux de luminance des pixels pour l'ensemble de l'image à afficher pour 3024796 23 chaque couleur et pour chaque ligne de la matrice et les niveaux étant appliqués pour chaque ligne aux P colonnes de la matrice avant une phase d'illumination avec la couleur correspondant à cette ligne, caractérisé en ce que pour l'affichage de l'information dans une sous-trame de la première 5 couleur, on extrait de la mémoire d'image uniquement les niveaux de luminance correspondant à M lignes comportant des points de luminance non nulle dans cette couleur, et on applique successivement à ces M lignes, ligne par ligne, les niveaux de luminance aux P colonnes de pixels sans appliquer de niveaux de luminance aux P colonnes pendant cette sous-trame 10 aux autres lignes. 9. Procédé selon la revendication 8, caractérisé en ce que l'écriture d'une ligne pendant une durée de ligne TL se fait en appliquant à un ensemble de N circuits d'échantillonnage et conversion un signal à 15 échantillonner qui est commun à tous ces circuits et qui, pour l'écriture d'une ligne pendant une durée TL, est une série de mots binaires se succédant à une fréquence FH au moins égale à NTTL, où le mot binaire de rang i dans la succession a une première valeur si la ligne de rang i doit être écrite et une autre valeur dans le cas contraire, et en échantillonnant ce signal 20 successivement dans chacun des circuits d'échantillonnage et conversion à la fréquence FH en synchronisme avec la succession de N mots binaires de manière à échantillonner et convertir dans le circuit d'échantillonnage et conversion de rang i le mot de rang i de la succession de N mots binaires, le circuit d'échantillonnage et conversion de rang i commandant l'application 25 d'une tension souhaitée, définie par le mot binaire de rang i, à la ligne de pixels de rang i. 10. Procédé selon la revendication 9, caractérisé en ce que en fonction du mot binaire de rang i, le circuit d'échantillonnage et conversion de 30 rang sélectionne et applique un niveau de tension sur la ligne de rang i, qui est un niveau de sélection (VGoff) si la ligne doit être écrite, et si la ligne ne doit pas être écrite, un niveau de désélection (VGon) ou un niveau intermédiaire parmi un ou des niveaux de tension intermédiaires (VGint1, VGint2). 3024796 24 11. Procédé selon l'une des revendications 8 et 9, caractérisé en ce que, pour l'affichage du fond et éventuellement des composantes de couleur de l'information autres que la première couleur, on applique successivement ligne par ligne les niveaux de luminance aux P colonnes de 5 pixels en commençant par la première ligne de rang 1 de la matrice et en terminant par la Nième ligne, de rang N, pour la ou les sous-trames ne correspondant pas à la première couleur. 12. Procédé selon l'une des revendications 9 à 11, caractérisé en 10 ce que le motif de N mots binaires successifs comporte plusieurs mots ayant la première valeur et les autres mots ayant d'autres valeurs si plusieurs lignes doivent recevoir des niveaux de luminance identiques pour leurs P pixels, ces lignes étant alors écrites toutes simultanément. 15 13. Procédé selon la revendication 12, dans lequel lesdites plusieurs lignes peuvent être écrites simultanément pour réinitialiser leurs P pixels. 14. Procédé selon l'une des revendications 9 à 12, caractérisé en 20 ce que dans le motif de N mots binaires successifs, les N mots ont tous la même valeur si toutes les lignes de la matrice doivent recevoir un niveau de réinitialisation de leurs P pixels, toutes ces lignes étant alors écrites toutes simultanément. 25 15. Procédé selon l'une des revendications 9 à 14, caractérisé en ce que les circuits d'échantillonnage et conversion assurent l'échantillonnage et la conversion d'une succession de N mots binaires pendant une phase d'écriture d'une ligne tout en appliquant aux entrées de l'étage haute tension le résultat de la conversion de la succession de N mots binaires reçue au 30 cours d'une période TL précédente. 35