Brevet FR3033104A1 — publié le 20160826

CONVERTISSEUR SIGMA-DELTA A HAUTE LINEARITE Domaine La présente demande concerne le domaine des convertisseurs analogique-numérique, et, plus particulièrement, des convertisseurs sigma-delta. Exposé de l'art antérieur Un convertisseur sigma-delta comprend typiquement un modulateur sigma-delta et un filtre numérique. Le signal analogique à numériser est appliqué en entrée du modulateur, et est échantillonné par ce dernier à une fréquence relativement élevée (par rapport à la fréquence maximale du signal d'entrée), appelée fréquence de sur-échantillonnage. Le modulateur produit, à la fréquence de sur-échantillonnage, des échantillons binaires représentatifs du signal analogique d'entrée. Le train de bits de sortie du modulateur sigma-delta est traité par le filtre numérique qui en extrait une valeur numérique sur N-bits (N étant la résolution de quantification du convertisseur sigma-delta), représentative du signal d'entrée. Le nombre d'échantillons binaires (c'est-à-dire le nombre de périodes de sur-échantillonnage) nécessaires pour produire une valeur numérique de sortie sur N-bits est désigné par l'acronyme OSR, de l'anglais "Over Sampling Ratio" (taux de sur-échantillonnage). 3033104 2 Le modulateur sigma-delta est typiquement constitué d'une boucle comportant au moins un circuit analogique d'intégration, un convertisseur analogique-numérique 1-bit, un convertisseur numérique-analogique 1-bit, et un soustracteur. Le 5 signal analogique d'entrée est appliqué en entrée du circuit d'intégration, qui l'échantillonne à la fréquence de sur-échantillonnage et fournit à cette même fréquence des échantillons analogiques représentatifs de la différence entre le signal d'entrée et un signal analogique de rétroaction. Les 10 échantillons analogiques de sortie du circuit d'intégration sont numérisés par le convertisseur analogique-numérique 1-bit (typiquement un comparateur). Les échantillons binaires ainsi obtenus forment le signal de sortie du modulateur. Ces échantillons binaires sont par ailleurs convertis en 15 échantillons analogiques par le convertisseur numérique-analogique 1-bit, le signal analogique ainsi obtenu formant le signal de rétroaction du modulateur. Le circuit d'intégration analogique peut comprendre un unique intégrateur analogique, ou plusieurs intégrateurs analogiques cascadés. Il peut aussi 20 comprendre un ou plusieurs soustracteurs, un ou plusieurs sommateurs, et/ou un ou plusieurs coefficients de pondération. Le nombre p d'intégrateurs analogiques définit généralement l'ordre du modulateur sigma-delta. Plus l'ordre p du modulateur est élevé, plus le nombre OSR d'échantillons nécessaires à l'obtention d'une valeur numérique de sortie sur N-bits peut être réduit (à niveaux de bruit de quantification identiques). En contrepartie, les modulateurs sigma-delta sont d'autant plus complexes à réaliser que leur ordre est élevé (stabilisation délicate). Le filtre numérique comprend, selon la structure du modulateur, un ou plusieurs intégrateurs numériques (généralement au moins autant que d'intégrateur analogique dans le modulateur), par exemple des compteurs, et réalise une fonction de filtrage destinée à extraire l'information utile du train de bits produit par le modulateur sigma-delta. Plus 3033104 3 particulièrement, le modulateur sigma-delta met en forme le signal utile par l'intermédiaire de sa fonction de transfert de signal STF, et le bruit de quantification par l'intermédiaire de sa fonction de transfert de bruit NTF. La STF est la fonction de 5 transfert liant le signal analogique d'entrée à numériser au signal de sortie du modulateur, et la NTF est la fonction de transfert liant le bruit de quantification introduit par le convertisseur analogique-numérique 1-bit du modulateur au signal de sortie du modulateur. La NTF permet de repousser le bruit de 10 quantification en dehors de la bande d'intérêt (dans laquelle se trouve le signal). Le filtre numérique est conçu de manière à extraire le signal dans les bandes de fréquence où l'atténuation du bruit de quantification par la NTF est élevée (c'est-à-dire dire là où se trouve le signal). La fonction de transfert de 15 signal STF est généralement égale à 1, et la fonction de transfert de bruit NTF s'exprime par exemple, pour un modulateur d'ordre p, par NTF(z)=(1-z-1)P. Il existe un besoin d'améliorer au moins en partie certains aspects des convertisseurs sigma-delta existants. 20 Résumé Ainsi, un mode de réalisation prévoit un convertisseur sigma-delta comportant un modulateur sigma-delta adapté à fournir une suite d'échantillons binaires) représentatifs d'un signal analogique d'entrée à numériser, dans lequel au moins un 25 signal analogique interne au modulateur est pondéré par un coefficient variable selon une première loi prédéterminée. Selon un mode de réalisation, le convertisseur comporte en outre un filtre numérique adapté à traiter les échantillons binaires) de sortie du modulateur, et au moins un 30 signal numérique interne au filtre numérique est pondéré par une deuxième loi prédéterminée. Selon un mode de réalisation, les première et deuxième lois prédéterminées sont identiques. Selon un mode de réalisation, le modulateur sigma-35 delta comprend un circuit analogique d'intégration, un 3033104 4 convertisseur numérique-analogique 1-bit, et une boucle de rétroaction, et le signal analogique interne au modulateur est un signal interne au circuit analogique d'intégration. Selon un mode de réalisation, le circuit analogique 5 d'intégration comprend au moins un filtre analogique, et le signal analogique interne au modulateur est un signal d'entrée d'un filtre analogique. Selon un mode de réalisation, le circuit analogique d'intégration comprend plusieurs filtres analogiques cascadés. 10 Selon un mode de réalisation, le convertisseur numérique-analogique signal analogique d' d'entrée du circuit constant 15 de seuil 1-bit comprend un comparateur, et : le entrée à numériser est appliquée sur un noeud analogique d'intégration ; et un potentiel é sur un noeud d'application d'un potentiel son du comparateur. Selon un mode de réalisation, le convertisseur est appliqu de comparai numérique-analogique 1-bit comprend un comparateur, et : le signal analogique d'entrée à numériser est appliquée sur un noeud d'application d'un potentiel de seuil de comparaison du 20 comparateur ; et un potentiel constant est appliqué sur un noeud d'entrée du circuit analogique d'intégration. Selon un mode de réalisation, la première loi variable prédéterminée est appliquée à un ou plusieurs signaux analogiques internes au modulateur de façon que tous les signaux 25 analogiques s'additionnant ou se soustrayant dans le modulateur soient à la même échelle vis-à-vis de la première loi. Selon un mode de réalisation, le filtre numérique comprend au moins un intégrateur numérique, et le signal numérique interne au filtre numérique est un signal d'entrée 30 d'un intégrateur numérique. Selon un mode de réalisation, le filtre numérique comprend plusieurs intégrateurs numériques cascadés. Selon un mode de réalisation, la première loi comprend au moins une phase de décroissance pendant une phase de 3033104 5 conversion d'un signal analogique d'entrée en un signal numérique de sortie par le convertisseur. Selon un mode de réalisation, la première loi est une loi exponentielle décroissante. 5 Selon un mode de réalisation, la première loi est constante pendant une première partie de la phase de conversion, et décroit exponentiellement pendant une deuxième partie de la phase de conversion. Selon un mode de réalisation, la première loi est 10 constante pendant une troisième partie de la phase de conversion. Selon un mode de réalisation, la première loi comprend au moins une phase non nulle suivie d'une phase nulle pendant une phase de conversion d'un signal analogique d'entrée en un 15 signal numérique de sortie par le convertisseur. Selon un mode de réalisation, la première loi est modifiée dynamiquement selon des règles prédéterminées pendant une phase de conversion d'un signal analogique d'entrée en un signal numérique de sortie par le convertisseur. 20 Selon un mode de réalisation, la première loi est appliquée avec un déphasage au niveau du modulateur sigma-delta et au niveau du filtre numérique. Selon un mode de réalisation, au moins deux lois distinctes sont appliquées sur des signaux analogiques internes 25 distincts du modulateur. Selon un mode de réalisation, au niveau du modulateur, la première loi variable est appliquée en faisant varier une capacité variable pendant une phase de conversion d'un signal analogique d'entrée en un signal numérique de sortie par le 30 convertisseur. Selon un mode de réalisation, la capacité variable comprend une pluralité de capacités commutables reliées en parallèle, dont les valeurs correspondent respectivement aux valeurs obtenues par dichotomie à partir d'une valeur de 3033104 6 capacité de base, la somme des valeurs des capacités commutables étant égale à la valeur de la capacité de base. Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, 5 seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : les figures 1A et 1B illustrent, sous forme de blocs, un exemple d'un convertisseur sigma-delta ; 10 la figure 2 est un schéma électrique détaillé d'un exemple de réalisation du modulateur sigma-delta de la figure 1A ; la figure 3 est un chronogramme illustrant l'évolution, en fonction du temps, de signaux de commande du 15 modulateur de la figure 2 la figure 4 est un diagramme illustrant l'évolution de la linéarité et du bruit, en fonction de l'OSR, dans un convertisseur sigma-delta du type décrit en relation avec les figures 1 à 3 20 les figures 5A et 5B illustrent, sous forme de blocs, un exemple d'un mode de réalisation d'un convertisseur sigma-delta ; la figure 6 est un diagramme illustrant l'évolution de la linéarité et du bruit, en fonction de l'OSR, dans un 25 convertisseur sigma-delta du type décrit en relation avec les figures 5A et 5B ; la figure 7 est un diagramme illustrant l'évolution de la linéarité et du bruit, en fonction de l'OSR, dans un autre exemple de convertisseur sigma-delta du type décrit en relation 30 avec les figures 5A et 5B ; la figure 8 est un diagramme illustrant l'évolution de la linéarité et du bruit, en fonction de l'OSR, dans un autre exemple de convertisseur sigma-delta du type décrit en relation avec les figures 5A et 5B ; 3033104 7 la figure 9 illustre, sous forme de blocs, un autre exemple d'un mode de réalisation d'un convertisseur sigma-delta ; et la figure 10 est un schéma électrique d'un exemple de 5 réalisation d'un circuit permettant de faire varier dynamiquement un coefficient de pondération d'un modulateur sigma-delta. Description détaillée De mêmes éléments ont été désignés par de mêmes 10 références aux différentes figures. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les détails de réalisation des filtres numériques des convertisseurs sigma-delta décrits n'ont pas été représentés, la 15 réalisation de ces filtres étant à la portée de l'homme du métier à la lecture de la présente description. Les figures lA et 1B illustrent, sous forme de blocs, un exemple d'un convertisseur sigma-delta d'ordre 4. Plus particulièrement, la figure lA représente le modulateur sigma- 20 delta du convertisseur, et la figure 1B représente le filtre numérique du convertisseur. Le modulateur sigma-delta de la figure lA comprend une borne d'entrée Al destinée à recevoir un signal analogique d'entrée Vin à numériser, et une borne de sortie A2 destinée à 25 fournir une suite d'échantillons binaire BS représentative du signal Vin. Par souci de simplification, on considère ici que le signal analogique d'entrée à numériser est constant pendant toute la durée nécessaire à la production d'une valeur de sortie numérique sur N-bits, soit OSR*T OSR, TOSR étant la période de 30 sur-échantillonnage du convertisseur. Les modes de réalisation décrits ci-après ne se limitent toutefois pas à ce cas particulier et peuvent être adaptés à la conversion de signaux analogiques variables. Le modulateur de la figure lA comprend un circuit 35 analogique d'intégration 101 comprenant une première entrée 3033104 8 connectée à la borne Al d'application du signal Vin, et une sortie A3 reliée à l'entrée d'un circuit de conversion analogique-numérique 1-bit 103, par exemple un comparateur 1-bit. La sortie du convertisseur 103 est connectée à la sortie A2 5 du modulateur, et est en outre reliée par une boucle de rétroaction à une deuxième entrée A4 du circuit d'intégration 101. Dans l'exemple représenté, on considère que le signal d'entrée Vin et le signal de sortie BS du modulateur sont normalisés, c'est-à-dire que la valeur 0 du signal binaire BS 10 correspond à un niveau de tension égal à la plus petite valeur que peut prendre le signal analogique Vin, et que la valeur 1 du signal BS correspond à un niveau de tension égal à la plus grande valeur que peut prendre le signal Vin. Ainsi, dans l'exemple représenté, la boucle de rétroaction est une simple 15 piste conductrice reliant la borne A2 à la borne A4, et le signal de rétroaction est directement le signal BS. Dans le cas où le signal binaire de sortie BS n'est pas à la même échelle que le signal d'entrée Vin, la boucle de rétroaction peut comporter un convertisseur numérique-analogique 1-bit entre les 20 bornes A2 et A4, le signal de rétroaction étant alors le signal de sortie du convertisseur numérique-analogique 1-bit. A chaque cycle k de durée TosR d'une phase de conversion du signal d'entrée Vin en une valeur numérique, avec k entier allant de 1 à OSR, le circuit d'intégration 101 prélève 25 un échantillon analogique Vin(k) du signal d'entrée, et le modulateur fournit, en sortie du convertisseur analogique-numérique 1-bit 103, un échantillon binaire BS(k) du signal de sortie. Dans l'exemple de la figure 1A, le circuit 30 d'intégration 101 comporte quatre intégrateurs analogiques cascadés Ial, Ia2, Ias et Ia4, et un circuit de sommation E. Chaque intégrateur comporte une entrée et une sortie, et a par exemple une fonction de transfert en z/(z-1), c'est-à-dire que, à chaque cycle, le signal intégré, ou signal de sortie de 3033104 9 l'intégrateur, est augmenté de la valeur du signal appliqué en entrée de l'intégrateur. Dans l'exemple représenté, l'intégrateur Ial reçoit sur son entrée un signal égal à la différence entre le signal 5 d'entrée Vin(k) pondéré par un coefficient b1, et le signal de rétroaction BS(k) pondéré par un coefficient a1. L'intégrateur Ia2 reçoit sur son entrée un signal égal au signal de sortie de l'intégrateur Ial pondéré par un coefficient c1. L'intégrateur Ia3 reçoit sur son entrée un signal égal au signal de sortie de 10 l'intégrateur Ia2 pondéré par un coefficient c2. L'intégrateur Ia4 reçoit sur son entrée un signal égal au signal de sortie de l'intégrateur Ia3 pondéré par un coefficient c3. Le circuit de sommation additionne le signal d'entrée Vin(k) pondéré par un coefficient b5, et les signaux de sortie des intégrateurs Ial, 15 Ia2, Ia3 et Ia4, pondérés respectivement par des coefficients c7, c6, c5 et c4. La sortie du circuit de sommation E est connectée à la borne A3 de sortie du circuit 101. De nombreuses variantes d'architectures de modulateurs sigma-delta peuvent être envisagées. De façon générale, les 20 modes de réalisation décrits s'appliquent à des modulateurs sigma-delta d'ordre p supérieur ou égal à 1, dans lesquels chacun des p intégrateurs analogiques Iaj, avec j entier allant de 1 à p, reçoit sur son entrée un signal égal à la différence entre le signal d'entrée Vin(k) pondéré par un coefficient bj et 25 le signal de rétroaction BS(k) pondéré par un coefficient aj, à laquelle s'additionne, si le rang j de l'intégrateur Iaj est supérieur à 1, le signal de sortie du modulateur Iaj_i de rang précédant pondéré par un coefficient cj_i. Le circuit de sommation E additionne le signal d'entrée Vin(k) pondéré par un 30 coefficient bp+1, le signal de sortie de l'intégrateur Iap de rang p pondéré par un coefficient cp, et, si p est supérieur à 1, le ou les signaux de sortie des intégrateurs de rang p-1, avec 1 entier allant de 1 à p-1, pondérés respectivement par des coefficients cp+l. Certains des coefficients susmentionnés 35 peuvent être nuls. Par exemple, dans le modulateur d'ordre 4 de 3033104 10 la figure 1, les coefficients b2, b3, b4, a2, a3 et a4 sont nuls. On notera que les modes de réalisation décrits peuvent aussi s'appliquer à des modulateurs comportant en outre une ou plusieurs contre-réaction analogiques de la sortie d'un 5 intégrateur analogique vers l'entrée d'un intégrateur analogique amont, au travers d'un coefficient de pondération spécifique, et/ou dans lesquels la sortie d'un intégrateur de rang i est additionnée, au travers d'un coefficient de pondération spécifique, à l'entrée d'un intégrateur aval de rang supérieur 10 ou égal à i+2. En outre, des délais peuvent être introduits entre les différents étages du circuit 101, et/ou entre le circuit 101 et le convertisseur 103. Le filtre numérique d'un convertisseur sigma-delta comprend généralement un intégrateur numérique, ou plusieurs 15 intégrateurs numériques en cascade. De préférence, un modulateur sigma-delta d'ordre p est associé à un filtre numérique comportant un nombre supérieur ou égal à p d'intégrateurs numériques. Dans l'exemple de la figure 1B, le filtre numérique comprend quatre intégrateurs numériques cascadés In1, In2, In3 20 et In4. Chaque intégrateur numérique, par exemple un compteur, comporte une entrée et une sortie, et, à chaque cycle, le signal intégré, ou signal de sortie de l'intégrateur, est augmenté de la valeur du signal appliqué en entrée de l'intégrateur. Le premier intégrateur In1 reçoit sur son entrée le signal binaire 25 BS de sortie du modulateur sigma-delta de la figure 1A, le deuxième intégrateur In2 reçoit sur son entrée un signal numérique de sortie de l'intégrateur In1, le troisième intégrateur In3 reçoit sur son entrée un signal numérique de sortie de l'intégrateur In2, et le quatrième intégrateur In4 30 reçoit sur son entrée un signal numérique de sortie de l'intégrateur In3. Le filtre de la figure 1B réalise une fonction de type passe-bas destinée à extraire l'information utile du train de bits produit par le modulateur sigma-delta. Plus généralement, le filtre numérique extrait le signal aux 35 fréquences où l'atténuation de la NTF est la plus importante. 3033104 11 Ainsi, selon la structure du modulateur, le filtre numérique peut réaliser une fonction passe-bas, une fonction passe-bande, ou une fonction passe-haut. L'intégration numérique est réalisée à la fréquence de 5 sur-échantillonnage du modulateur sigma-delta. Dans l'exemple représenté, les quatre intégrateurs numériques Inj sont commandés simultanément par un même signal de commande (Pcomp d, de fréquence 1/TOSR- La sortie du dernier intégrateur numérique In4 est reliée à un bloc de normalisation 105 qui a pour 10 fonction de convertir le signal fourni par l'intégrateur In4 en un code numérique sur N-bits, N étant un entier supérieur à 1 correspondant à la résolution du convertisseur sigma-delta. A titre d'exemple, le bloc 105 divise le signal qu'il reçoit par une valeur de référence, par exemple à égale à la valeur que 15 prendrait ce signal pour la valeur maximale autorisée du signal Vin, et fournit sur une borne de sortie A5 du convertisseur une valeur de sortie Sd représentative du résultat de la division quantifiée sur N-bits. Diverses variantes d'architectures de filtres 20 numériques peuvent être envisagées. En particulier, la topologie du filtre numérique peut être modifiée pour se rapprocher de celle du modulateur sigma-delta. Par exemple, au lieu de recevoir sur son entrée uniquement le signal de sortie du dernier intégrateur numérique In4 comme dans l'exemple de la 25 figure 1B, le circuit de normalisation 105 peut recevoir un signal égal à la somme des signaux de sortie des quatre intégrateurs In1, In2, Iris et In4. En outre, pour se rapprocher encore davantage de la topologie du modulateur sigma-delta, les signaux numériques internes du filtre numérique peuvent être 30 pondérés par des coefficients identiques à ceux du modulateur. La figure 2 est un schéma électrique détaillé illustrant un exemple (non limitatif) de réalisation du modulateur sigma-delta de la figure 1A. Dans l'exemple de la figure 2, chaque intégrateur Iaj 35 comprend un amplificateur opérationnel AO dont l'entrée est 3033104 12 reliée à la sortie par une capacité d'intégration Cij. L'entrée et la sortie de l'amplificateur opérationnel forment respectivement l'entrée et la sortie de l'intégrateur. Chaque intégrateur Iai comprend en outre, en parallèle de sa capacité 5 d'intégration Cij, un interrupteur de réinitialisation commandé par un signal .11).r. Dans la suite de la description, par souci de simplification, les interrupteurs du modulateur sont désignés par les mêmes références que leurs signaux de commande respectifs. 10 Les sorties des intégrateurs Ial, Ia2, Ia3 et Ia4 sont reliées respectivement à une première électrode d'une capacité Col, à une première électrode d'une capacité Co2, à une première électrode d'une capacité Co3 et à une première électrode d'une capacité Co4, par des premier, deuxième, troisième et quatrième 15 interrupteurs Par ailleurs, les premières électrodes des capacités Col, Co2, Co3 et Co4 sont reliées à un noeud R d'application d'un potentiel de référence, par exemple égal au potentiel moyen entre la valeur de sortie haute DACup et la valeur de sortie basse DACdn du convertisseur numérique- 20 analogique de contre-réaction, respectivement par des premier, deuxième, troisième et quatrième interrupteurs = 100, f(k) = e-(k-100)/20. Dans l'exemple de la figure 8, la loi de pondération dynamique appliquée au convertisseur sigma-delta est définie comme suit : pour k = 75, f(k) = e (75-40)/20. Sur les figures 6, 7 et 8, les courbes 601, respectivement 701, respectivement 801 représentent l'évolution de la linéarité L (en ordonnée à gauche) en fonction de l'OSR 15 (en abscisse), et les courbes 603, respectivement 703, respectivement 803, représentent l'évolution du bruit B exprimé en LSB (en ordonnée à droite) en fonction de l'OSR. Dans cet exemple, on a considéré un convertisseur sigma-delta effectuant une quantification sur N=16 bits. Les courbes de linéarité 401 20 et de bruit 403 de la figure 4, qui correspondent au même convertisseur sigma-delta mais dans lequel aucune pondération dynamique des signaux n'est effectuée, ont aussi été tracées sur les figures 6, 7 et 8 à des fins de comparaison. Sur la figure 6, on observe que pour un OSR égal à 70, 25 le bruit est sensiblement inchangé par rapport à l'exemple de la figure 4, mais que la linéarité est nettement améliorée, puisqu'elle passe d'une valeur environ égale à 13,5 à une valeur environ égale à 15,5. Pour des OSR plus élevés, on constate que la linéarité continue à s'améliorer par rapport à l'exemple de 30 la figure 4, mais que le bruit augmente significativement. Cette augmentation du bruit pour les OSR élevés peut notamment s'expliquer par l'atténuation importante des échantillons d'indice k élevés par la loi f(k). Sur la figure la figure 7, on observe que pour un OSR 35 égal à 140, la linéarité est augmentée d'environ 0,8 par rapport 3033104 25 à l'exemple de la figure 4, et que le bruit reste sensiblement au même niveau que dans l'exemple de la figure 4, soit environ 0,70 LSB. Sur la figure la figure 8, on observe que pour un OSR 5 égal à 100, la linéarité est augmentée d'environ 2 par rapport à l'exemple de la figure 4, et que le bruit reste sensiblement au même niveau que dans l'exemple de la figure 4. De façon générale, on observe que les lois du type utilisé dans l'exemple de la figure 7, c'est-à-dire comportant 10 une phase constante unitaire au début de la phase de conversion analogique-numérique du signal d'entrée, suivie d'une phase décroissante, par exemple exponentielle, à la fin de la phase de conversion, ou les lois du type utilisé dans l'exemple de la figure 8, c'est-à-dire comportant au début de la phase de 15 conversion analogique-numérique, suivie d'une phase décroissante, par exemple exponentielle, à un stade intermédiaire de la phase de conversion, puis d'une phase constante de niveau bas à la fin de la phase de conversion, permettent d'obtenir un bon compromis en termes de bruit et de 20 linéarité. Bien entendu, les plages de valeurs d'OSR d'intérêt, c'est-à-dire dans lesquelles un gain de linéarité est observé sans que le bruit ne soit dégradé de façon significative, dépendent de nombreux paramètres et notamment de l'ordre du 25 modulateur. On notera en outre que le gain en linéarité peut différer selon l'endroit du modulateur où est appliquée la pondération par la loi f(k). En particulier, plus la pondération est appliquée en amont dans le modulateur, puis le gain en 30 linéarité est élevé, mais plus l'augmentation du bruit de sortie sera significative si on considère un modulateur dont chaque bloc est soumis à un bruit temporel. Pour aider au choix d'une loi de pondération f(k) adaptée à l'application visée, il peut être tenu compte des 35 considérations suivantes. 3033104 26 Saturation : Les valeurs initiales (non pondérées) des coefficients du modulateur peuvent être déterminées par des méthodes usuelles de détermination des coefficients d'un modulateur sigma-delta. 5 Généralement, pour maximiser le rapport signal sur bruit, les valeurs des coefficients sont choisies de façon à maximiser les signaux internes au modulateur, en veillant toutefois à ne pas dépasser le seuil de saturation du modulateur. L'utilisation d'une loi f présentant des valeurs de pondération f(k) 10 supérieures à 1 risque alors de conduire à la saturation du modulateur. On préférera dans ce cas une loi f dont toutes les valeurs sont inférieures ou égales à 1. Si en revanche les coefficients du modulateur sont choisis de façon que les signaux internes du modulateur restent toujours éloignés du seuil de 15 saturation, la loi f peut présenter des valeurs supérieures à 1, ce qui permet notamment d'augmenter le rapport signal sur bruit. Variation de la loi f : De façon générale, la loi f peut présenter des phases de variation constante et/ou des phases de variation croissantes 20 pour satisfaire aux diverses contraintes du convertisseur sigma-delta, notamment en termes de bruit et/ou de continuité ou de périodicité (loi cyclique) de la loi f si les intégrateurs analogiques et numériques ne sont pas réinitialisés entre deux phases successives d'acquisition d'une valeur numérique du 25 signal (par exemple dans le cas d'un convertisseur sigma-delta utilisé pour numériser des signaux variables). Pour obtenir le gain de linéarité recherché, la loi f comporte toutefois au moins une phase de variation décroissante pendant une phase d'acquisition d'une valeur numérique du signal d'entrée. 30 Par ailleurs, on notera que par loi prédéterminée on entend que la loi est définie à la conception du modulateur ou lors d'une phase de configuration de ce dernier. Toutefois, la loi peut éventuellement être ajustée dynamiquement selon des règles prédéfinie, pendant une phase d'acquisition d'une valeur 3033104 27 numérique du signal d'entrée, par exemple afin d'adapter la loi aux caractéristiques du signal en cours de conversion. A titre de variante, plusieurs lois prédéterminées distinctes peuvent être utilisées pour pondérer les coefficients 5 du modulateur sigma-delta. A titre d'exemple, le coefficient c1 peut être multiplié par une première loi variable fl(k), et le coefficient c2 par une deuxième loi variable f2(k) distincte de la loi fl. Dans ce cas, pour respecter les règles susmentionnées de mise à l'échelle des différents signaux du modulateur, le 10 coefficient c6 est multiplié par la loi f2, le coefficient c7 est multiplié par la loi fl et par la loi f2, et le coefficient b5 est multiplié par la loi fl et par la loi f2. Au niveau du filtre numérique, le signal d'entrée de l'intégrateur numérique de rang 2 In2 peut être multiplié par la loi fl, et le signal 15 d'entrée de l'intégrateur numérique de rang 3 In3 est multiplié par la loi f2. Dans un autre exemple, le coefficient c2 peut être multiplié par une première loi variable fl(k). Dans ce cas, pour respecter la mise à l'échelle des différents signaux du 20 modulateur, les coefficients c6 et c7 sont multipliés par la loi fl(k). Une seconde loi f2(k) est appliquée au coefficient al de rétroaction. Le coefficient b5 est pondéré par fl(k)*f2(k). Enfin, une troisième loi f3(k) est appliquée au coefficient bl du signal d'entrée Vin. Au niveau du filtre numérique, le signal 25 d'entrée de l'intégrateur numérique de rang 1 In1 peut être multiplié par la loi f2(k+1) de pondération de la contre-réaction et le signal d'entrée de l'intégrateur numérique de rang 3 In3 peut être multiplié par la loi f1(k+1). On notera que les règles de mise à l'échelle dans cet exemple ne sont pas 30 appliquées en tout point, notamment entre les coefficients bl et al, modulés respectivement par deux lois distinctes f2 et f3. De même, l'application de la loi f3 n'est ici pas appliquée au filtre numérique. La loi de pondération du signal d'entrée du filtre diffère dans cet exemple de celle du modulateur. 35 Certaines pondérations peuvent donc être appliquées uniquement 3033104 28 sur l'un des coefficients du modulateur, en amont d'un intégrateur, sans remise à l'échelle en aval et sans être appliquées au filtre. Dans l'exemple précité, la loi f3 peut être différente de zéro sur les j premiers cycles, puis mise à 0 5 à partir d'un cycle k (avec 1 REVENDICATIONS1. Convertisseur sigma-delta comportant un modulateur sigma-delta adapté à fournir une suite d'échantillons binaires (BS(k)) représentatifs d'un signal analogique d'entrée (Vin) à numériser, dans lequel au moins un signal analogique interne au modulateur est pondéré par un coefficient variable selon une première loi (f) prédéterminée. 2. Convertisseur selon la revendication 1, comportant en outre un filtre numérique adapté à traiter les échantillons binaires (BS(k)) de sortie du modulateur, dans lequel au moins un signal numérique interne au filtre numérique est pondéré par une deuxième loi prédéterminée. 3. Convertisseur selon la revendication 2, dans lequel les première (f) et deuxième lois prédéterminées sont identiques. 4. Convertisseur selon l'une quelconque des revendications 1 à 3, dans lequel le modulateur sigma-delta comprend un circuit analogique d'intégration (101), un convertisseur numérique-analogique 1-bit (103), et une boucle de rétroaction, et dans lequel ledit au moins un signal analogique interne au modulateur est un signal interne au circuit analogique d'intégration (101). 5. Convertisseur selon la revendication 4, dans lequel le circuit analogique d'intégration (101) comprend au moins un filtre analogique (Ia3), et dans lequel ledit au moins un signal analogique interne au modulateur est un signal d'entrée d'un filtre analogique (Ia3). 6. Convertisseur selon la revendication 4 ou 5, dans lequel le circuit analogique d'intégration (101) comprend plusieurs filtres analogiques (Ial, Ia2, Ia3, Ia4) cascadés. 7. Convertisseur selon l'une quelconque des revendications 4 à 6, dans lequel le convertisseur numérique-analogique 1-bit (103) comprend un comparateur (201), et dans lequel : 3033104 34 le signal analogique d'entrée (Vin) à numériser est appliquée sur un noeud d'entrée (A1) du circuit analogique d'intégration (101) ; et un potentiel constant (R) est appliqué sur un noeud 5 d'application d'un potentiel de seuil de comparaison du comparateur (201). 8. Convertisseur selon l'une quelconque des revendications 4 à 6, dans lequel le convertisseur numérique-analogique 1-bit (103) comprend un comparateur (201), et dans 10 lequel : le signal analogique d'entrée (Vin) à numériser est appliquée sur un noeud d'application d'un potentiel de seuil de comparaison du comparateur (201) ; et un potentiel constant (R) est appliqué sur un noeud 15 d'entrée (A1) du circuit analogique d'intégration (101). 9. Convertisseur selon l'une quelconque des revendications 1 à 8, dans lequel la première loi variable prédéterminée (f) est appliquée à un ou plusieurs signaux analogiques internes au modulateur de façon que tous les signaux 20 analogiques s'additionnant ou se soustrayant dans le modulateur soient à la même échelle vis-à-vis de la première loi (f). 10. Convertisseur selon l'une quelconque des revendications 2, et 3 à 9 en ce qu'elles dépendent de la revendication 2, dans lequel le filtre numérique comprend au 25 moins un intégrateur numérique (In3), et dans lequel ledit au moins un signal numérique interne au filtre numérique est un signal d'entrée d'un intégrateur numérique (In3). 11. Convertisseur selon l'une quelconque des revendications 2, et 3 à 10 en ce qu'elles dépendent de la 30 revendication 2, dans lequel le filtre numérique comprend plusieurs intégrateurs numériques (Ini, In2, In3, In4) cascadés. 12. Convertisseur selon l'une quelconque des revendications 1 à 11, dans lequel la première loi (f) comprend au moins une phase de décroissance pendant une phase de 3033104 conversion d'un signal analogique d'entrée (Vin) en un signal numérique de sortie (Sd) par le convertisseur. 13. Convertisseur selon l'une quelconque des revendications 1 à 12, dans lequel la première loi (f) est une 5 loi exponentielle décroissante. 14. Convertisseur selon l'une quelconque des revendications 1 à 12, dans lequel la première loi (f) est constante pendant une première partie de la phase de conversion, et décroit exponentiellement pendant une deuxième partie de la 10 phase de conversion. 15. Convertisseur selon la revendication 14, dans lequel la première loi (f) est constante pendant une troisième partie de la phase de conversion. 16. Convertisseur selon l'une quelconque des 15 revendications 1 à 12, dans lequel la première loi (f) comprend au moins une phase non nulle suivie d'une phase nulle pendant une phase de conversion d'un signal analogique d'entrée (Vin) en un signal numérique de sortie (Sd) par le convertisseur. 17. Convertisseur selon l'une quelconque des 20 revendications 1 à 16, dans lequel la première loi (f) est modifiée dynamiquement selon des règles prédéterminées pendant une phase de conversion d'un signal analogique d'entrée (Vin) en un signal numérique de sortie (Sd) par le convertisseur. 18. Convertisseur selon l'une quelconque des 25 revendications 2, et 3 à 17 en ce qu'elles dépendent de la revendication 2, dans lequel la première loi (f) est appliquée avec un déphasage au niveau du modulateur sigma-delta et au niveau du filtre numérique. 19. Convertisseur selon l'une quelconque des 30 revendications 1 à 18, dans lequel au moins deux lois (f1, f2) distinctes sont appliquées sur des signaux analogiques internes distincts du modulateur. 20. Convertisseur selon l'une quelconque des revendications 1 à 19, dans lequel, au niveau du modulateur, la 35 première loi variable (f) est appliquée en faisant varier une 3033104 36 capacité variable (C) pendant une phase de conversion d'un signal analogique d'entrée (Vin) en un signal numérique de sortie (Sd) par le convertisseur. 21. Convertisseur selon la revendication 20, dans 5 lequel ladite capacité variable (C) comprend une pluralité de capacités (CP1, CP2, ..., CP5) commutables reliées en parallèle, dont les valeurs correspondent respectivement aux valeurs obtenues par dichotomie à partir d'une valeur de capacité de base, la somme des valeurs des capacités commutables étant égale 10 à la valeur de la capacité de base.