Brevet FR3029054A1 — publié le 20160527

Contrôle de la durée d'intégration dans un dispositif photosensible La présente invention concerne un procédé de commande d'un dispositif photosensible comportant une matrice de pixels photosensibles du type notamment réalisé par des techniques de dépôt de matériaux semiconducteurs. L'invention peut être mise en oeuvre pour de nombreuses applications telles que par exemple, l'imagerie médicale par rayons X ou la détection d'empreintes digitales. De nombreux capteurs d'image actuels sont constitués de pixels à plusieurs transistors réalisés par exemple au moyen de technologies mettant en oeuvre des semi-conducteurs complémentaires en silicium cristallin connus dans la littérature anglo-saxonne par leur abréviation CMOS pour : « Complementary Metal Oxide Semiconductor ». Les technologies CMOS permettent un degré d'intégration important. On connait par exemple des pixels comprenant en complément d'un élément photosensible, tel qu'une diode, trois transistors. Ces pixels sont connus sous le nom de pixel 3T. Un des transistors interne au pixel est utilisé pour réinitialiser les charges accumulées dans l'élément photosensible, le deuxième transistor est utilisé en suiveur et le troisième permet la lecture du pixel en connectant la sortie du transistor suiveur à un conducteur de colonne. Ce type de pixel nécessite une commande de réinitialisation, et une commande de lecture. Ces deux commandes sont généralement véhiculées par des conducteurs de ligne. Certains dispositifs ont recours à des technologies alternatives moins onéreuses à base dépôt de films en couches minces. Les pixels qui forment un tel dispositif comprennent généralement un élément photosensible associé à un élément remplissant une fonction d'interrupteur. L'élément photosensible est par exemple formé par une diode, montée en série avec l'élément interrupteur. L'élément interrupteur peut être par exemple un transistor ou une diode dite de commutation dont l'état « fermé » ou « passant » permet de lire les charges accumulées dans la diode photosensible lors d'un éclairement, et dont l'état « ouvert » ou « bloqué » permet à la diode photosensible d'accumuler des charges en fonction de l'éclairement. Les deux diodes sont montées avec des sens de conduction opposés, dans une configuration dite « tête-bêche ». 3029054 2 Ces technologies mettent en oeuvre des transistors à effet de champ à couches minces connus dans la littérature anglo-saxonne sous le nom de TFT pour : « Thin-film transistor ». Dans ces techniques de couches minces, plusieurs familles sont utilisées. Les transistors peuvent être à base 5 silicium amorphe hydrogéné (aSiH), de Silicium poly cristallin, d'oxyde amorphe ou cristallin d'indium, de gallium et de zinc connus sous leur abréviation anglo-saxonne : IGZO. D'autres familles de transistors de type TFT peuvent être mises en oeuvre comme par exemple les TFT organiques. Les techniques de dépôts en films minces de matériaux semi- 10 conducteurs sur des supports isolants en verre par exemple, permettent de réaliser des matrices de points photosensibles pouvant produire une image à partir d'un rayonnement visible ou proche du visible. Pour utiliser ces matrices dans la détection d'images radiologiques, on peut interposer entre le rayonnement X et la matrice, un écran scintillateur pour convertir le 15 rayonnement X en rayonnement lumineux dans la bande de longueurs d'onde auxquelles les pixels sont sensibles. A la différence des pixels 3T, les technologies alternatives ne possédent qu'un seul élément interrupteur. Elles ne nécessitent qu'une seule 20 ligne de commande par pixel, c'est ce qui fait leur simplicité. Lorsque l'élément interrupteur est à l'état passant les charges accumulées dans l'élément photosensible sont transférées par un conducteur de colonne vers un circuit de lecture. Au niveau du pixel, il n'y a pas de commande de réinitialisation. Le transfert des charges remplit la fonction de réinitialisation 25 du pixel. Autrement dit, l'opération de lecture et de réinitialisation sont simultanées. Un pixel donné n'est adressé qu'une seule fois par trame. En conséquence, son temps d'intégration est égal à la durée de la trame. Le contrôle du temps d'intégration peut être réalisé de façon 30 extérieure à la matrice photosensible, par exemple au moyen d'un obturateur ne laissant l'éclairage incident atteindre le dispositif qu'une fraction de la durée de la trame. Dans des applications à base de rayons X, la source est généralement contrôlée. Des flashes de rayons X sont émis en fonction du pilotage de la trame. De façon plus générale, le temps d'exposition du 3029054 3 dispositif photosensible n'est pas piloté par les commandes de la matrice photosensible. Dans les applications vidéo (prise d'images consécutives) avec contrôle de la source (stroboscopie), même si le pixel en état d'intégration ne 5 reçoit pas de lumière, l'élément actif continue à générer du signal parasite. Dans le cas de la photodiode, le courant d'obscurité va se superposer au signal utile, ce qui réduit la dynamique disponible du dispositif. Si le rayonnement incident est continu (pas d'obturateur) l'inconvénient est l'éventuelle saturation du pixel à cause d'un temps 10 d'intégration excessif par rapport à la quantité de rayonnement incident. Il est possible de réduire le temps d'intégration en augmentant la vitesse de la trame. Mais cette réduction entraine une diminution de la durée de lecture de chaque pixel et nécessite donc une augmentation de la bande passante. Une photodiode se comporte comme une capacité dans laquelle des charges 15 sont stockées durant le temps d'intégration. Lorsque la quantité de charges dépasse une limite dépendant de la polarisation de la photodiode l'excédent de charges peut soit se déverser sur les pixels voisins ce qui génère de la diaphonie entre pixels, soit sur le conducteur colonne utilisé pour la lecture des pixels en débloquant l'élément interrupteur, ce qui génère un artéfact 20 dans l'image issue du dispositif sous forme d'un trait vertical. Un contrôle de la durée d'intégration indépendant de la durée de la trame peut donc s'avérer utile afin d'éviter ces effets. Ceci est possible dans les dispositifs photosensible de type 3T au moyen du transistor de remise à zéro mais pas dans les dispositifs dont les pixels ne comprennent 25 qu'un seul élément interrupteur. L'invention vise à pallier tout ou partie des problèmes cités plus haut en proposant un mode de pilotage d'un dispositif photosensible à un seul élément interrupteur par pixel tout en permettant de contrôler la durée 30 d'intégration de chaque pixel. A cet effet, l'invention a pour objet un procédé de commande d'un dispositif photosensible comprenant une matrice de pixels repartis aux intersections de lignes et de colonnes de la matrice, chacun des pixels comprenant un élément photosensible apte à générer un signal électrique sous l'effet d'un rayonnement incident et un interrupteur de lecture piloté par 3029054 4 un conducteur de ligne, l'interrupteur de lecture permettant de transférer le signal électrique vers un conducteur de colonne, le dispositif comprenant en outre un circuit de lecture connecté au conducteur de colonne et destiné à lire successivement les différents pixels raccordés au conducteur de colonne, 5 le procédé conduisant pour chacun des pixels à activer l'interrupteur de lecture une première fois en désactivant le circuit de lecture associé et activer l'interrupteur de lecture une seconde fois en activant le circuit de lecture associé, la durée séparant la première activation et la seconde activation de l'interrupteur de lecture étant égale à une durée d'intégration 10 prédéfinie. Avantageusement, la seconde activation de l'interrupteur de lecture intervient au cours d'une phase de lecture d'une première ligne de pixel donnée à laquelle appartient l'interrupteur de lecture considéré, et dans lequel la première activation de l'interrupteur de lecture de pixels de la 15 première ligne donnée intervient pendant une phase de lecture d'une seconde ligne de pixels. Ces simultanéités permettent de ne pas allonger la durée totale de la trame. Dans un mode de réalisation préféré, on enchaîne des phases de lecture des différentes lignes de la matrice, chaque phase de lecture 20 comprenant deux étapes successives, une première des deux étapes consistant à activer l'interrupteur de lecture et le circuit de lecture, une seconde des deux étapes consistant à désactiver l'interrupteur de lecture et à remettre à zéro le circuit de lecture, dans lequel la première activation de l'interrupteur de lecture de pixels de la première ligne donnée intervient 25 pendant la seconde étape de la phase de lecture de la seconde ligne de pixels. La durée de la première étape peut être supérieure à la durée de la seconde étape afin de ne pas prolonger inutilement la durée de la seconde étape. 30 Avantageusement, le dispositif comprenant un registre vertical, des signaux de pilotage des interrupteurs de lecture sont générés via le registre vertical qui comprend un registre à décalage dont les sorties successives génèrent les signaux dans l'ordre des lignes de pixels, le registre à décalage recevant au moins deux jetons décalés temporellement, 35 le premier des deux jetons permettant d'initier la première activation de 3029054 5 l'interrupteur de lecture, le second des deux jetons permettant d'initier la seconde activation de l'interrupteur de lecture. Pour chacun des pixels, la première activation de l'interrupteur de lecture est répétée plusieurs fois, la durée séparant deux premières 5 activations successives étant inférieure à la durée d'intégration prédéfinie. Pour chacun des pixels, la première activation de l'interrupteur de lecture peut être répétée à chaque désactivation du circuit de lecture sauf pendant la durée d'intégration prédéfinie. Il est possible de prédéfinir plusieurs durées d'intégrations 10 distinctes, au moins l'une durées d'intégrations étant précédée par la première activation de l'interrupteur de lecture en désactivant le circuit de lecture associé. L'invention sera mieux comprise et d'autres avantages 15 apparaîtront à la lecture de la description détaillée d'un mode de réalisation donné à titre d'exemple, description illustrée par le dessin joint dans lequel : la figure 1 représente de façon schématique un pixel associé à un circuit de lecture ; la figure 2 représente un dispositif photosensible comprenant le 20 pixel et le circuit de lecture de la figure 1, et mettant en oeuvre un procédé conforme à l'invention ; la figure 3 représente sous forme de chronogramme différentes commandes du dispositif photosensible permettant de mettre en oeuvre le procédé décrit à l'aide de la figure 2 ; 25 la figure 4 représente un registre à décalage permettant de générer des signaux de pilotage du dispositif de la figure 2 ; la figure 5 représente sous forme de chronogramme, différentes commandes du dispositif photosensible adaptées au registre à décalage de la figure 4 ; 30 la figure 6 représente sous forme de chronogramme différentes commandes du dispositif photosensible adaptées à la réinitialisation multiple ; la figure 7 représente un extrait de chronogramme illustrant une lecture en double échantillonnage ; 3029054 6 la figure 8 représente un dispositif photosensible illustrant un procédé définissant plusieurs durées d'intégration distinctes. Par souci de clarté, les mêmes éléments porteront les mêmes repères dans les différentes figures. 5 Un dispositif photosensible permettant la mise en oeuvre de l'invention comprend des pixels photosensibles organisés en matrice. Les pixels sont disposés à l'intersection de lignes et de colonnes de la matrice. Dans la pratique de tels dispositifs peuvent comprendre un grand nombre de 10 pixels photosensibles. Il est courant que les matrices comprennent plusieurs milliers de lignes et de colonnes dans lesquelles les pixels sont identiques. La figure 1 représente un pixel 10 de la matrice associé à un circuit de lecture 11 disposé à une extrémité de la colonne à laquelle appartient le pixel représenté. Le circuit de lecture 11 est commun à tous les 15 pixels d'une même colonne mais pour ne pas surcharger la figure, un seul pixel est ici représenté. Le pixel 10 comprend un élément photosensible comme par exemple une photodiode 12. Alternativement, d'autres éléments photosensibles peuvent être mis en oeuvre, comme par exemple une 20 photorésistance ou un phototransistor. La photodiode 12 présente une capacité parasite 13 schématisée sur la figure 1. La capacité parasite est mise à profit dans la transformation du rayonnement incident en information électrique. Plus précisément, la photodiode 12 opère une conversion des photons reçus en charges électriques stockées dans la capacité 13 de la 25 photodiode 12. La photodiode est polarisée en inverse au moyen d'une tension Vbias négative présente à son anode. La cathode de la photodiode 12 forme le noeud 14 du pixel 10. Alternativement, il est possible d'inverser le montage de la photodiode. Le noeud du pixel est alors formé à l'anode et la tension de polarisation, présente sur la cathode, est alors positive. La tension 30 du noeud 14 est flottante, lorsque l'interrupteur 15 est ouvert. La tension du noeud 14 est fonction de l'éclairement reçu par le pixel 10. Le pixel 10 comprend en outre un interrupteur électronique formé ici par un transistor 15 permettant de raccorder le noeud 14 à un conducteur de colonne 16 de la matrice. Alternativement, la fonction d'interrupteur électronique peut 35 également être remplie par une diode de commutation. Le transistor 15 est 3029054 7 piloté par un signal SEL présent sur un conducteur de ligne 17 de la matrice. Le conducteur de ligne 17 est commun à tous les pixels 10 d'une même ligne de la matrice. Les transistors 15 des différents pixels 10 d'une même ligne sont donc pilotés simultanément par le même signal SEL. Pour lire le pixel 5 10, le signal SEL est activé et les charges accumulées au noeud 14 sont transférées sur le conducteur de colonne 16. Il est bien entendu que les appellations lignes et colonnes sont conventionnelles. Ces appellations peuvent être échangées. Le circuit de lecture 11 comprend un amplificateur 20 dont l'entrée 10 inverseuse est raccordée au conducteur de colonne 16. L'entrée non inverseuse de l'amplificateur 20 reçoit une tension de référence Vref. Une capacité 21 est placée dans la contreréaction de l'amplificateur 20 entre la sortie de l'amplificateur 20 et son entrée inverseuse. Lors de la lecture du pixel 10, les charges accumulées au noeud 14 sont transférées par le 15 transistor 15 vers la capacité 21. La tension de sortie V0 de l'amplificateur 20 est ensuite transférée vers un multiplexeur (non représenté) formé par exemple d'un ensemble d'interrupteurs commandés par un registre à décalage. Le multiplexeur permet de collecter les signaux issus des différentes colonnes de la matrice. Le circuit de lecture 11 comprend aussi 20 un interrupteur électronique 22 connecté en parallèle de la capacité 21. L'interrupteur 22 permet la remise à zéro du circuit de lecture 11. Plus précisément, lors de la lecture du pixel 10, l'interrupteur 22 est ouvert et le signal électrique du pixel est transposé en tension V0 à la sortie de l'amplificateur 20. Une fois la lecture achevée, le circuit de lecture 11 est 25 remis à zéro en fermant l'interrupteur 22. L'amplificateur 20 se comporte alors comme un suiveur et le conducteur de colonne 16 prend la tension Vref. Une phase de lecture du pixel 10 consiste donc à enchainer deux étapes. Dans une première étape, l'interrupteur 22 est ouvert permettant la lecture proprement dite du pixel 10 et dans une deuxième étape, suivant 30 immédiatement la première étape, l'interrupteur 22 est fermé afin de réinitialiser le potentiel de la capacité 21. La figure 2 représente un dispositif photosensible 25 comprenant 17 lignes et 17 colonnes de pixels 10 organisés en matrice. Les lignes sont 35 ici numérotées LO à L16. Comme énoncé plus haut, le nombre de lignes et 3029054 8 de colonnes ne sont donnés qu'à titre d'exemple. Les matrices réelles comprennent généralement un plus grand nombre de lignes ou de colonnes. Le dispositif photosensible 25 comprend en outre un registre vertical 26 permettant notamment de générer les signaux SEL des différentes lignes de 5 la matrice. A cet effet, le registre vertical 26 est raccordé à autant de conducteurs de ligne 17 que de lignes de la matrice. On retrouve aussi le circuit de lecture 11 raccordé à tous les conducteurs de colonne 16. Le circuit de lecture 11 comprend autant d'amplificateurs 20 que de colonnes de pixels dans la matrice. Le circuit de lecture 11 permet de lire les signaux générés 10 dans les différents pixels 10 en fonction de l'éclairement reçu par chacun. Un bloc séparé du registre vertical 26 permet de générer un signal RAZ permettant de piloter les différents interrupteurs 22 associés à chacun des amplificateurs 20 du circuit de lecture 11. Ce bloc peut générer aussi les horloges nécessaires au circuit de lecture 11 et au multiplexeur associé. Ce 15 bloc peut également être intégré au registre vertical 26. Le temps d'intégration d'un pixel 10 est défini comme la durée séparant deux activations successives du signal SEL. Entre ces deux activations, l'interrupteur 15 est ouvert et la photodiode 12 est isolée du 20 conducteur de colonne 16, ce qui permet une intégration des charges sur sa cathode. Afin de contrôler le temps d'intégration de chaque pixel 10, selon l'invention, pour une ligne de pixels 10 donnée, on ajoute une phase de lecture « à vide » séparée de la phase de lecture effective du temps d'intégration souhaité. Cette phase de lecture à vide consiste à fermer 25 l'interrupteur 22 et à activer le signal SEL simultanément afin de vider toutes les charges du noeud 14 vers la sortie de l'amplificateur 20 configuré en suiveur (Vout=Vref)- Autrement dit, le procédé consiste pour chacun des pixels à activer l'interrupteur de lecture 15 une première fois en désactivant le circuit 30 de lecture 11 associé et activer l'interrupteur de lecture 15 une seconde fois en activant le circuit de lecture 11 associé. La durée séparant la première activation et la seconde activation de l'interrupteur de lecture 15 étant égale à une durée d'intégration prédéfinie. L'activation du circuit de lecture 11 consiste en une lecture effective du pixel 10 et la désactivation du circuit de 3029054 9 lecture consiste en son utilisation sans lecture effective, autrement appelée « lecture à vide » ou réinitialisation du pixel. Une trame est définie comme un enchainement de phases de lecture successives de toutes les lignes de la matrice. L'invention permet 5 d'obtenir une durée d'intégration inférieure à la durée d'une trame. Avantageusement la première activation de l'interrupteur de lecture 15 d'une ligne donnée (lecture à vide) peut intervenir pendant une phase de lecture d'une autre ligne. Afin d'éviter l'activation simultanée de deux lignes, l'activation de l'interrupteur de lecture 15 de la ligne donnée pour sa 10 réinitialisation intervenant au début de la durée l'intégration intervient lors de la deuxième étape de la phase de lecture d'une autre ligne. Sur la figure 2, la réinitialisation de la ligne L15, notée R, intervient lors de la phase de lecture de la ligne L2, notée L, et plus précisément lors de sa deuxième étape. 15 La figure 3 représente sous forme de chronogramme, différentes commandes du dispositif photosensible 25. Ces commandes sont générées par le registre vertical 26. Sur la figure 2 sont représentés les signaux SEL des différentes lignes de pixels 10 du dispositif photosensible 25. Pour ne pas surcharger la figure, seuls les signaux des lignes LO, L1, L2, L13, L14, 20 L15 et L16 sont représentés. Les signaux SEL des lignes L3 à L12 peuvent facilement se déduire par décalage temporel. Sur la figure 3, le signal RAZ de pilotage des différents interrupteurs 22 du circuit de lecture 11 est également représenté. Par convention, les différents signaux sont représentés à un état bas lorsque l'interrupteur piloté est ouvert et à un état 25 haut lorsque l'interrupteur piloté est fermé. Les tensions des signaux SEL et RAZ correspondant aux deux niveaux sont adaptées aux interrupteurs utilisés. L'axe temporel du chronogramme est gradué en phases de lecture successives. La durée d'une phase est notée Tiigne. Cette durée est uniforme 30 pour toutes les lignes de la matrice et les phases de lecture s'enchainent dans l'ordre des lignes de la matrice. Plus précisément, durant la phase 0, la lecture de la ligne LO est réalisée. On retrouve les deux étapes repérées ici E0-1 et E0-2. Durant l'étape E0-1, le signal SEL de la ligne LO est activé (niveau haut) et l'interrupteur 15 de chacun des pixels de la ligne LO est 35 fermé. Durant l'étape E0-2, le signal RAZ est au niveau haut, permettant la 3029054 10 fermeture de l'ensemble des interrupteurs 22 du circuit de lecture 11. Cette étape correspond à la désactivation du circuit de lecture 11. En d'autres termes, les capacités 21 ne récupèrent pas de charges. La phase 0 est reproduite en fin de chronogramme après la phase 16. La durée d'une trame 5 s'étend entre deux phases identiques. Sur la figure 3, la durée d'une trame est repérée Ttrame et est visualisée entre le début de deux phases 0 successives. Les phases de lecture s'enchainant sans temps mort entre phases, on Ttrame = N.Tiigne, N représentant le nombre de lignes de pixels 10 de la matrice. N=17 dans l'exemple représenté. 10 La phase 1 suit immédiatement la phase 0 et ainsi de suite. Les phases de lecture des différentes lignes s'enchainent dans l'ordre des lignes. Les phases de différentes lignes sont toutes semblables. On y retrouve les étapes Ei-1 et Ei-2 pour une ligne courante i. Les étapes Ei-1 et Ei-2 sont respectivement semblables aux étapes E0-1 et E0-2. 15 Afin de définir une durée d'intégration Tint inférieure à la durée de la trame Ttrame, les pixels des différentes lignes sont réinitialisées une fois entre deux lectures effectives. Plus précisément, sans réinitialisation supplémentaire, la durée d'intégration serait égale à la durée de la trame à laquelle est soustrait la durée d'une sous étape de réinitialisation, c'est-à-dire 20 environ 16,5 durées d'une phase. Dans l'exemple représenté, les pixels de la ligne LO sont réinitialisés lors de la phase 4 et plus précisément lors de l'étape E4-2. Ainsi la durée d'intégration Tint est égale à 12 phases. Entre l'étape E0-1 (lecture effective de la ligne LO) et l'étape E4-2 (lecture à vide de la ligne LO) 25 l'intégration réalisée par les photodiodes 12 des pixels 10 de la ligne LO est simplement évacuée pas les conducteurs de colonne 16 sans être lue. Pour les autres lignes, la réinitialisation supplémentaire sans lecture d'une ligne courante i intervient 4 phases après l'étape Ei-2 de la ligne considérée. Par exemple pour la ligne L13, le signal SEL est activé 30 durant l'étape EO-2. Le registre vertical 26 peut être formé par un décodeur d'adresses. Alternativement, le registre vertical 26 peut être formé par un registre à décalage, qui occupe moins de surface, nécessite moins d'entrées et est relativement facile à intégrer dans une technologie TFT. 3029054 11 La figure 4 représente un exemple de registre à décalage pouvant être utilisé dans le registre vertical 26 pour générer les signaux SEL. Pour chaque ligne i, le signal SEL est formé à l'aide de deux bascules D : Di-1 et Di-2 raccordées en série. La sortie de la bascule Di-2 forme le signal SEL de 5 la ligne i et est connectée à l'entrée de la bascule Di+1-1. Un signal d'horloge CLK est commun à toutes les bascules D. Un jeton J est émis vers l'entrée de la bascule DO-1. La figure 5 représente sous forme de chronogramme, différentes commandes du dispositif photosensible adaptées au registre à décalage 10 représenté sur la figure 4. L'axe temporel est, comme pour la figure 3, découpé selon les phases de lectures des différentes lignes. On retrouve, comme sur la figure 3, les signaux SEL des lignes LO, L1, L2, L13, L14, L15 et L16 ainsi que le signal RAZ. Sur la figure 5, on a représenté le signal d'horloge CLK dont la fréquence est double de celle des phases ainsi que le 15 jeton J. Dans une trame, le jeton J est introduit deux fois, une fois pour la réinitialisation de la ligne de pixel (lecture à vide) et une autre fois pour la lecture proprement dite. Un décalage d'une demi-phase pour les deux jetons permet d'obtenir soit une fermeture simultanée des interrupteurs 15 et 22, pour la réinitialisation en début d'intégration, soit une fermeture de 20 l'interrupteur 15 suivie d'une fermeture de l'interrupteur 22 pour la lecture en fin d'intégration. Sur la figure 5, le premier jeton noté JR est émis en début de phase 0 et le second jeton noté JL est émis au milieu de la phase 12. Le décalage temporel entre les deux jetons donne la durée d'intégration Tint qui 25 est de 12,5 phases dans l'exemple représenté. Dans l'exemple représenté, les deux étapes des différentes phases ont des durées identiques. Cela est principalement dû à la fréquence de l'horloge CLK qui est double de celle des phases. Or la durée nécessaire pour que les charges accumulées dans un pixel 10 soient transférées vers la 30 capacité 21 du circuit de lecture 11 lors d'une opération de lecture (étape Ei1), est plus importante que la durée nécessaire à la réinitialisation de la capacité 21 (étape Ei-2). Pour un fonctionnement correct du procédé, en mettant en oeuvre une horloge symétrique, la fréquence d'horloge doit être définie en fonction de l'étape nécessitant la plus longue durée, en 35 l'occurrence l'étape Ei-1. L'étape Ei-2 est dont inutilement prolongée. 3029054 12 Avantageusement, on réduit la durée de toutes les étapes Ei-2 par rapport à la durée des étapes Ei-1. Cela permet de réduire la durée de trame. Cette différentiation des durées des étapes Ei-1 et Ei-2 est par exemple mise en oeuvre au moyen d'une horloge asymétrique, la durée d'un top d'horloge 5 utilisé pour une étape Ei-1 étant plus longue que celle d'un top d'horloge utilisé pour une étape Ei-2. Dans les cas de fort rayonnement incident (éclairage intense) où un temps d'intégration très court est nécessaire, une saturation des pixels 10 peut intervenir entre la lecture proprement dite du pixel et une réinitialisation ultérieure. On a vu plus haut que les charges accumulées dans le pixel entre la lecture et la réinitialisation sont évacuées dans le conducteur de colonne 16 sans être lues. Bien que ces charges ne soient pas utilisées, elle sont tout de même susceptibles de saturer le pixel avec les risques déjà mentionnés, 15 diaphonie ou artéfact sous forme de ligne verticale dans l'image. Ce risque de saturation est d'autant plus élevé que la durée d'intégration Tint souhaitée est faible par rapport à la durée d'une trame Ttrame. Pour limiter ce risque de saturation, on peut réinitialiser les pixels d'une ligne plusieurs fois avant de début de l'intégration proprement dite, la durée séparant deux réinitialisations 20 successives étant inférieure à la durée d'intégration prédéfinie Tint. La figure 6 représente, sous forme de chronogramme, différentes commandes du dispositif photosensible adaptées à la réinitialisation multiple avant l'intégration utile donnant lieu à la lecture des pixels. Dans l'exemple représenté la durée d'intégration Tint est égale à deux fois la durée d'une 25 phase, soit : Tint =2.Tligne. On a vu précédemment qu'un jeton JR émis en début d'une phase de lecture générait une réinitialisation sans lecture et qu'un jeton JL émis en milieu d'une phase de lecture générait une lecture du pixel. Pour réaliser des réinitialisations multiples, plusieurs jetons JR sont émis. La durée d'intégration Tint correspond à la durée séparant deux jetons 30 successifs sont le premier est un jeton JR et le second un jeton JL. On peut émettre des jetons de type JR au début de toutes les phases de lecture qui suivent le jeton JL jusqu'au jeton JR marquant le début de la durée d'intégration Tint. En dehors du temps d'intégration Tint, il est possible de réinitialiser le pixel considéré systématiquement, comme cela est représenté 35 sur la figure 6. Autrement dit, la première activation de l'interrupteur de 3029054 13 lecture 15 est répétée à chaque désactivation du circuit de lecture 11 sauf pendant la durée d'intégration prédéfinie Tint. Cette réinitialisation systématique n'est bien entendu pas obligatoire. Il est possible de mettre en oeuvre l'invention en réalisant la 5 lecture utile de chaque pixel en double échantillonnage corrélé. Celui-ci permet de soustraire les éventuels courants de fuite des transistors 15 qui partagent une même colonne et qui se superposent au signal utile, ainsi que l'offset de l'amplificateur 20. La figure 7 représente un extrait de chronogramme permettant de 10 mettre en oeuvre le double échantillonnage. Sur la figure 7, sont représentés un signal SEL pour une étape Ei-2 et le signal RAZ pour une étape Ei+1-1. Le double échantillonnage consiste à réaliser un premier échantillonnage 31 (interrupteur 22 ouvert) avec tous les transistors 15 ouverts juste avant un échantillonnage 32 réalisé pour la lecture proprement dite du pixel. Lors du 15 traitement de l'image réalisa en aval du multiplexeur, le signal issu du premier échantillonnage 31 est retranché du signal issu du second échantillonnage. Pour réaliser ces deux échantillonnages, on peut décaler le signal SEL de l'étape Ei+1-1 du signal RAZ de l'étape Ei-2. Une durée d illustrée sur la figure 7 représente ce décalage temporel. Le premier 20 échantillonnage 31 est réalisé pendant la durée d. La figure 8 représente un dispositif photosensible 25 illustrant un procédé définissant plusieurs durées d'intégration Tinti et Tint2. Le procédé consiste à lire durant une trame chacun des pixels plusieurs fois, chaque fois avec une durée d'intégration différente Tinti et Tint2. En sortie du circuit de lecture 11, on forme plusieurs images, 25 chacune avec une durée d'intégration distincte. Les images peuvent ensuite être fusionnées pour constituer une image à haute dynamique. On peut par exemple attribuer aux pixels saturés pendant une intégration longue, les valeurs issues d'une intégration courte multipliées par le facteur de gain égal à Tint2/Tint1 - 30 Sur la figure 8, on a représenté le dispositif photosensible lu avec deux durées d'intégration, l'une Tintl durant 3 phases de lecture et l'autre Tint2 durant 7 phases de lecture. La première durée d'intégration Tintl est lancée par une réinitialisation sans lecture de la ligne de pixels correspondante. Les deux durées d'intégration peuvent se suivre sans temps mort. Dans ce cas, 35 la lecture réalisée à la fin de la durée d'intégration Tintl vide les charges 3029054 14 accumulées dans les pixels de la ligne correspondante et lance le début de la seconde durée d'intégration Tint2. La réinitialisation intervenant avant la durée d'intégration Tintl permet de choisir de façon plus libre les deux durées d'intégration Tinti et T;nt2. La somme des deux durées d'intégration Tintl et Tint2 5 peut être inférieure à la durée totale d'une trame Ttrame. A l'issu de la lecture terminant la durée d'intégration Tint2 et avant de lancer, à la trame suivante, une nouvelle durée d'intégration Tinti, on peut, comme proposé à l'aide de la figure 6, réaliser plusieurs réinitialisations afin d'éviter tout risque de saturation des pixels. 10 Le chronogramme de la figure 8 peut être mis en oeuvre au moyen d'un registre s'inspirant de celui de la figure 4, par exemple en utilisant trois bascules par étage. REVENDICATIONS1. Procédé de commande d'un dispositif photosensible (25) comprenant une matrice de pixels (10) repartis aux intersections de lignes et de colonnes de la matrice, chacun des pixels (10) comprenant un élément photosensible (12) apte à générer un signal électrique sous l'effet d'un rayonnement incident et un interrupteur de lecture (15) piloté par un conducteur de ligne (17), l'interrupteur de lecture (15) permettant de transférer le signal électrique vers un conducteur de colonne (16), le dispositif comprenant en outre un circuit de lecture (11) connecté au conducteur de colonne (16) et destiné à lire successivement les différents pixels (10) raccordés au conducteur de colonne (16), le procédé conduisant pour chacun des pixels (10) à activer l'interrupteur de lecture (15) une première fois en désactivant le circuit de lecture (11) associé et activer l'interrupteur de lecture (15) une seconde fois en activant le circuit de lecture (11) associé, la durée séparant la première activation et la seconde activation de l'interrupteur de lecture étant égale à une durée d'intégration prédéfinie (Tint). 2. Procédé de commande selon la revendication 1, dans lequel la seconde activation de l'interrupteur de lecture (15) intervient au cours d'une phase de lecture d'une première ligne de pixel donnée à laquelle appartient l'interrupteur de lecture (15) considéré, et dans lequel la première activation de l'interrupteur de lecture (15) de pixels de la première ligne donnée intervient pendant une phase de lecture d'une seconde ligne de pixels. 3. Procédé de commande selon la revendication 2, dans lequel on enchaîne des phases de lecture des différentes lignes de la matrice, chaque phase de lecture comprenant deux étapes successives, une première des deux étapes (Ei-1) consistant à activer l'interrupteur de lecture (15) et le circuit de lecture (11), une seconde des deux étapes (Ei-2) consistant à désactiver l'interrupteur de lecture (15) et à remettre à zéro le circuit de lecture (11), dans lequel la première activation de l'interrupteur de lecture (15) de pixels de la première ligne donnée intervient pendant la seconde étape de la phase de lecture de la seconde ligne de pixels. 3029054 16 4. Procédé de commande selon la revendication 3, dans lequel la durée de la première étape (Ei-1) est supérieure à la durée de la seconde étape (Ei-2). 5 5. Procédé de commande selon l'une des revendications précédentes, dans lequel, le dispositif comprenant un registre vertical (26), des signaux (SEL) de pilotage des interrupteurs de lecture (15) sont générés via le registre vertical (26) qui comprend un registre à décalage (30) dont les sorties successives génèrent les signaux (SEL) dans l'ordre des lignes de 10 pixels (10), le registre à décalage (30) recevant au moins deux jetons (JR, JL) décalés temporellement, le premier des deux jetons (JR) permettant d'initier la première activation de l'interrupteur de lecture (15), le second des deux jetons (JL) permettant d'initier la seconde activation de l'interrupteur de lecture (15). 15 6. Procédé de commande selon l'une des revendications précédentes, dans lequel pour chacun des pixels, la première activation de l'interrupteur de lecture (15) est répétée plusieurs fois, la durée séparant deux premières activations successives étant inférieure à la durée 20 d'intégration prédéfinie (Tint). 7. Procédé de commande selon la revendication 6, dans lequel pour chacun des pixels (10) la première activation de l'interrupteur de lecture (15) est répétée à chaque désactivation du circuit de lecture (11) sauf 25 pendant la durée d'intégration prédéfinie (Tint). 8. Procédé de commande selon l'une des revendications précédentes, dans lequel plusieurs durées d'intégrations distinctes (Tint-1, Tinte) sont prédéfinies, au moins l'une durées d'intégrations étant précédée 30 par la première activation de l'interrupteur de lecture (15) en désactivant le circuit de lecture (11) associé.