Brevet FR3033933A1 — publié le 20160923

COUCHE THERMIQUEMENT STABLE DE PIEGEAGE DE CHARGES POUR UNE UTILISATION DANS LA FABRICATION DE STRUCTURES DE SEMI- CONDUCTEUR SUR ISOLANT REFERENCE CROISEE A UNE APPLICATION CONNEXE La présente demande comporte une revendication de priorité de la demande de brevet provisoire US n° 62/134 179 déposée le 17 mars 2015. DOMAINE DE L'INVENTION La présente invention concerne généralement le domaine de la fabrication de tranches semi-conductrices. Plus spécifiquement, la présente invention concerne un procédé de préparation d'un substrat support pour une utilisation dans la fabrication d'une structure de semi-conducteur sur isolant (par exemple, de silicium sur isolant), et plus particulièrement un procédé pour produire une couche de piégeage de charges dans la tranche support de la structure de semi-conducteur sur isolant. CONTEXTE DE L'INVENTION Les tranches semi-conductrices sont généralement préparées à partir d'un lingot monocristallin (par exemple, un lingot de silicium) qui est taillé et poli pour comporter un ou plusieurs plats ou encoches pour une orientation correcte de la tranche dans les procédures suivantes. Le lingot est ensuite découpé en tranches individuelles. Bien qu'il soit fait référence ici à, des tranches semi-conductrices réalisées à partir de silicium, d'autres matériaux peuvent être utilisés pour préparer les tranches semi-conductrices, tels que le germanium, le carbure de silicium, le silicium-germanium, l'arséniure de gallium, et d'autres alliages d'éléments du groupe III et du groupe V, tels que le nitrure de gallium ou le phosphure d'indium, ou des alliages d'éléments du groupe II et du groupe IV, tels que le sulfure de cadmium ou l'oxyde de zinc. Les tranches semi-conductrices (par exemple: les tranches de silicium) peuvent être utilisées dans la préparation de structures de couches composites. Une structure de couches composites (par exemple, une structure de semi-conducteur sur isolant, et plus particulièrement de silicium sur isolant (SOI) comprend généralement une tranche ou une couche support, une couche de dispositif, et un film isolant (c'est-à-dire, diélectrique) (généralement une couche d'oxyde) entre la couche support et la couche de dispositif. Généralement, la couche de dispositif a une épaisseur entre 0,01 et 20 micromètres, par exemple une épaisseur entre 0,05 et 20 micromètres. Les couches de dispositif à films épais peuvent avoir une épaisseur entre environ 1,5 micromètres et environ 20 3033933 2 micromètres. Les couches de dispositif à films minces peuvent avoir une épaisseur entre environ 0,01 micromètre et environ 0,20 micromètre. En général, les structures de couches composites, telles que de silicium sur isolant (SOI), de silicium sur saphir (SOS) et de silicium sur quartz, sont produites en plaçant deux tranches en contact étroit, 5 lançant de ce fait une liaison par les forces de van der Waal, suivie par un traitement thermique pour renforcer la liaison. Le recuit peut convertir les groupes terminaux silanol en liaisons siloxane entre les deux interfaces, renforçant de ce fait la liaison. Après le recuit thermique, la structure liée subit un traitement supplémentaire pour retirer une partie importante de la tranche donneuse pour réaliser un transfert de couche. 10 Par exemple, des techniques d'amincissement de tranche, par exemple, de gravure ou de polissage, peuvent être utilisées, souvent appelées BES01 (back etch SOI), dans lesquelles une tranche de silicium est liée à la tranche support et ensuite gravée lentement jusqu'à ce que seulement une couche mince de silicium subsiste sur la tranche support. Voir, par exemple, le brevet US n° 5 189 500. Ce procédé prend du temps, est 15 coûteux, gaspille l'un des substrats et n'a généralement pas une uniformité d'épaisseur appropriée pour les couches dont l'épaisseur est inférieure à quelques microns. Un autre procédé commun pour réaliser un transfert de couche utilise une implantation d'hydrogène suivie d'une séparation de couche induite thermiquement. Des particules (des atomes ou des atomes ionisés, par exemple, des atomes d'hydrogène ou 20 une combinaison d'atomes d'hydrogène et d'hélium) sont implantées à une profondeur spécifiée au-dessous de la surface avant de la tranche donneuse. Les particules implantées forment un plan de clivage dans la tranche donneuse à la profondeur spécifiée à laquelle elles ont été implantées. La surface de la tranche donneuse est nettoyée pour retirer les composés organiques ou les autres contaminants, tels que les composés de 25 bore, déposés sur la tranche pendant le processus d'implantation. La surface avant de la tranche donneuse est ensuite liée à une tranche support pour former une tranche liée par un processus de liaison hydrophile. Avant la liaison, la tranche donneuse et/ou la tranche support sont activées en exposant les surfaces des tranches à un plasma contenant, par exemple, de l'oxygène ou de l'azote. L'exposition au 30 plasma modifie la structure des surfaces dans un processus souvent appelé activation de surface, lequel processus d'activation rend les surfaces de l'une de la tranche donneuse et de la tranche support ou des deux hydrophiles. Les surfaces des tranches peuvent en glus être activées chimiquement par un traitement humide, tel qu'un décapage au SOI ou à l'acide fluorhydrique. Le traitement humide et l'activation par plasma peuvent avoir lieu 35 dans n'importe quel ordre, ou les tranches peuvent être soumises à un seul traitement. Les tranches sont ensuite pressées l'une contre l'autre, et une liaison est formée entre 3033933 3 elles. Cette liaison est relativement fragile, du fait des forces de van der Waal, et doit être renforcée avant qu'un autre traitement puisse avoir lieu. Dans certains processus, la liaison hydrophile entre la tranche donneuse et la tranche support (c'est-à-dire, une tranche liée) est renforcée par le chauffage ou le recuit 5 de la paire de tranches liées. Dans certains processus, la liaison des tranches peut avoir lieu à de faibles températures, telles qu'entre environ 300 °C et 500 °C. Les températures élevées provoquent la formation de liaisons covalentes entre les surfaces contiguës de la tranche donneuse et de la tranche support, solidifiant ainsi la liaison entre la tranche donneuse et la tranche support. Simultanément au chauffage ou au recuit de la tranche 10 liée, les particules implantées plus tôt dans le tranche donneuse affaiblissent le plan de clivage. Une partie de la tranche donneuse est ensuite séparée (c'est-à-dire, clivée) le long du plan de clivage de la tranche liée pour former la tranche de SOI. Le clivage peut être effectué en plaçant la tranche liée dans un dispositif de fixation dans lequel une force 15 mécanique est appliquée perpendiculairement aux côtés opposés de la tranche liée afin de séparer une partie de la tranche donneuse de la tranche liée. Selon certains procédés, des ventouses sont utilisées pour appliquer la force mécanique. La séparation de la partie de la tranche donneuse est lancée par l'application d'un coin mécanique au niveau du bord de la tranche liée au niveau du plan de clivage afin de lancer la propagation d'une 20 fissure le long du plan de clivage. La force mécanique appliquée par les ventouses tire ensuite la partie de la tranche donneuse de la tranche liée, formant ainsi une tranche de SOI. Selon d'autres procédés, la paire liée peut au lieu de cela être soumise à une température élevée pendant une période de temps pour séparer la partie de la tranche 25 donneuse de la tranche liée. L'exposition à la température élevée provoque le lancement et la propagation de fissures le long du plan de clivage, séparant ainsi une partie de la tranche donneuse. La fissure se forme du fait de la formation de vides à partir des ions implantés, qui se développent par mûrissement d'Ostwald. Les vides sont remplis avec de l'hydrogène et de l'hélium. Les vides deviennent des plaquettes. Les gaz sous pression 30 dans les plaquettes propagent des micro-cavités et des micro-fissures, lesquelles affaiblissent le silicium sur le plan d'implantation. Si le recuit est arrêté à l'instant approprié, la tranche liée affaiblie peut être clivée par un processus mécanique. Cependant, si le traitement thermique est poursuivi pendant un temps plus long et/ou à une température plus élevée, la propagation de micro-fissures atteint le niveau où toutes 35 les fissures fusionnent le long du plan de clivage, sépMrant ainsi une partie de la tranche donneuse. Ce procédé permet d'obtenir une meilleure uniformité de la couche transférée 3033933 4 et permet le recyclage de la tranche donneuse, mais nécessite généralement le chauffage de la paire liée qui a subi l'implantation à des températures approchant 500 oc ; L'utilisation de tranches de semi-conducteur sur isolant (par exemple, de silicium sur isolant) à haute résistivité pour des dispositifs en relation avec les radiofréquences 5 (RF), tels que des commutateurs d'antenne, offre des avantages par rapport aux substrats classiques en termes de coût et d'intégration. Afin de réduire la perte de puissance parasite et de réduire à un minimum la distorsion harmonique inhérente lors de l'utilisation de substrats conducteurs pour des applications haute fréquence, il est nécessaire, mais pas suffisant, d'utiliser des tranches de substrat avec une haute 10 résistivité. Par conséquent, la résistivité de la tranche support pour un dispositif RF est généralement supérieure à environ 500 Ohm-cm. En référence à la figure 1, une structure de silicium sur isolant 2 comprend une tranche de silicium à très haute résistivité 4, une couche d'oxyde enterré (BOX) 6, et une couche de dispositif en silicium 10. Un tel substrat est sujet à la formation de couches d'inversion ou d'accumulation de charges à 15 haute conductivité 12 au niveau de l'interface BOX/support provoquant la génération de porteurs libres (électrons ou trous), qui réduisent la résistivité effective du substrat et occasionnent des pertes de puissance parasites et une non linéarité des dispositifs lorsque les dispositifs sont mis en oeuvre à des fréquences RF. Ces couches d'inversion/accumulation peuvent être dues à une charge fixée à la BOX, à une charge 20 piégée dans l'oxyde, une charge piégée dans l'interface, et même une polarisation continue appliquée aux dispositifs eux-mêmes. Un procédé est par conséquent nécessaire pour piéger la charge dans les couches d'inversion ou d'accumulation induites de sorte que la haute résistivité du substrat soit maintenue même dans la région très proche de la surface. On sait que les 25 couches de piégeage de charges (CTL) entre les substrats supports à haute résistivité et l'oxyde enterré (BOX) peuvent améliorer la performance des dispositifs RF fabriqués en utilisant des tranches de SOI. Un certain nombre de procédés ont été suggérés pour former ces couches de piégeage d'interface à haute résistivité. Par exemple, en référence à la figure 2, un des procédés de création d'un semi-conducteur sur isolant 20 (par 30 exemple, un silicium sur isolant, ou SOI) avec une CTL pour des applications de dispositifs RF est basé sur le dépôt d'un film de silicium polycristallin non dopé 28 sur un substrat en silicium ayant une haute résistivité 22 et la formation ensuite d'un empilage d'un oxyde 24 et d'une couche de silicium supérieure 26 sur celui-ci. Une couche de silicium polycristallin 28 agit en tant que couche présentant de nombreux défauts entre le 35 substrat en silicium 22 et la couche d'oxyde enterré 24. Voir la figure 2, qui montre un film de silicium polycristallin pour une utilisation en tant que couche de piégeage de charges 3033933 5 28 entre un substrat à haute résistivité 22 et la couche d'oxyde enterré 24 dans une structure de silicium sur isolant 20. Un autre procédé consiste en l'implantation d'ions lourds pour créer une couche d'endommagement proche de la surface. Des dispositifs, tels que des dispositifs radiofréquences, sont incorporés dans la couche de silicium 5 supérieure 26. Il a été montré dans des études académiques que la couche de silicium polycristallin entre l'oxyde et le substrat améliore l'isolation des dispositifs, diminue les pertes de ligne de transmission et réduit les distorsions harmoniques. Voir, par exemple : H.S. Gamble et al. « Low-loss CPW lines on surface stabilized high resistivity silicon », 10 Microwave Guided Wave Lett., 9(10), pages 395 à 397, 1999; D. Lederer, R. Lobet et J.- P. Raskin, « Enhanced high resistivity SOI wafers for RF applications », IEEE Int SOI Conf., pages 46 et 47, 2004; D. Lederer et J.-P. Raskin, « New substrate passivation method dedicated to high resistivity SOI wafer fabrication with increased substrate resistivity », IEEE Electron Device Letters, vol. 26, n° 11, pages 805 à 807, 2005 ; D. 15 Lederer, B. Aspar, C. Laghaé et J.-P. Raskin, « Performance of RF passive structures and SOI MOSFETs transferred on a passivated HR SOI substrate », IEEE International SOI Conference, pages 29 et 30, 2006 ; et Daniel C. Kerret et d'autres, « Identification of RF harmonic distortion on Si substrates and its reduction using a trap-rich layer », Silicon Monolithic Integrated Circuits in RF Systems, 2008, SiRF 2008 (IEEE Topical Meeting), 20 pages 151 à 154, 2008. Les propriétés de la couche de piégeage de charges en silicium polycristallin dépendent des traitements thermiques appliqués au semi-conducteur sur isolant (par exemple, au silicium sur isolant). Un problème qui survient avec ces procédés consiste en ce que la densité de défauts dans la couche et l'interface a tendance à disparaître et à 25 devenir moins efficace pour le piégeage de charges alors que les tranches sont soumises aux processus thermiques nécessaires pour réaliser les tranches et installer les dispositifs sur celles-ci. Par conséquent, l'efficacité de la CTL de silicium polycristallin dépend des traitements thermiques appliqués au SOI. En pratique, le coût thermique de la fabrication de SOI et du traitement des dispositifs est si élevé que les pièges de charges dans le 30 silicium polycristallin classique sont essentiellement éliminés. L'efficacité de piégeage de charges de ces films devient très médiocre. RESUME DE L'INVENTION Selon un aspect, l'objet de la présente invention est de proposer un procédé de 35 fabrication de tranches de semi-conducteur sur isolant (par exemple, de silicium sur isolant) avec des couches thermiquement stables de piégeage de charges, qui préservent 3033933 6 l'efficacité de piégeage de charges et améliorent de manière significative la performance des dispositifs RF finis. En résumé, la présente invention concerne une structure multicouche. La structure multicouche comprend un substrat support semi-conducteur monocristallin comprenant 5 deux surfaces principales généralement parallèles, dont l'une est une surface avant du substrat support semi-conducteur monocristallin et l'autre est une surface arrière du substrat support semi-conducteur monocristallin, un bord circonférentiel joignant les surfaces avant et arrière du substrat support semi-conducteur monocristallin, un plan central entre la surface avant et la surface arrière du substrat support semi-conducteur 10 monocristallin, une région de surface avant ayant une profondeur D, telle que mesurée à partir de la surface avant et vers le plan central, et une région de corps entre les surfaces avant et arrière du substrat support semi-conducteur monocristallin, dans laquelle la région de surface avant comprend des pores, chacun des pores comprenant une surface de fond et une surface de paroi latérale, et en outre dans laquelle les pores sont remplis 15 avec un matériau semi-conducteur amorphe, un matériau semi-conducteur polycristallin, ou un oxyde semi-conducteur ; une couche diélectrique en contact avec la surface avant du substrat support semi-conducteur monocristallin ; et une couche de dispositif semiconductrice monocristalline en contact avec la couche diélectrique. La présente invention concerne en outre un procédé de formation d'une structure 20 multicouche. Le procédé comprend : la mise en contact d'une surface avant d'un substrat support semi-conducteur monocristallin avec une solution de gravure pour, de ce fait, graver des pores dans une région de surface avant du substrat support semi-conducteur monocristallin, dans lequel le substrat support semi-conducteur monocristallin comprend deux surfaces principales généralement parallèles, dont l'une est la surface avant du 25 substrat support semi-conducteur monocristallin et l'autre est une surface arrière du substrat support semi-conducteur monocristallin, un bord circonférentiel joignant les surfaces avant et arrière du substrat support semi-conducteur monocristallin, un plan central entre la surface avant et la surface arrière du substrat support semi-conducteur monocristallin, la région de surface avant ayant une profondeur D, telle que mesurée à 30 partir de la surface avant et vers le plan central, et une région de corps entre les surfaces avant et arrière du substrat support semi-conducteur monocristallin, dans lequel chacun des pores comprend une surface de fond et une surface de paroi latérale ; l'oxydation de la surface de fond et de la surface de paroi latérale de chacun des pores ; le remplissage de chacun des pores ayant la surface de fond oxydée et la surface de paroi latérale 35 oxydée avec un matériau semi-conducteur amorphe, un matériau semi-conducteur polycristallin, ou un oxyde semi-conducteur ; et la liaison d'une couche diélectrique sur 3033933 7 une surface avant d'un substrat donneur semi-conducteur monocristallin à la surface avant du substrat support semi-conducteur monocristallin pour, de ce fait, former une structure liée, dans lequel le substrat donneur semi-conducteur monocristallin comprend deux surfaces principales généralement parallèles, dont l'une est la surface avant du 5 substrat donneur semi-conducteur et l'autre est une surface arrière du substrat donneur semi-conducteur, un bord circonférentiel joignant les surfaces avant et arrière du substrat donneur semi-conducteur, et un plan central entre les surfaces avant et arrière du substrat donneur semi-conducteur. D'autres objets et caractéristiques de la présente invention seront en partie 10 évidents et en partie indiqués ci-après. BREVE DESCRIPTION DES DESSINS La figure 1 est une représentation d'une tranche de silicium sur isolant comprenant un substrat à haute résistivité et une couche d'oxyde enterré. 15 La figure 2 est une représentation d'une tranche de silicium sur isolant selon l'art antérieur, la tranche de SOI comprenant une couche de piégeage de charges en silicium polycristallin entre un substrat à haute résistivité et une couche d'oxyde enterré. La figure 3 est une représentation d'une tranche de silicium sur isolant selon la présente invention, la tranche de SOI comprenant une couche de piégeage de charges 20 poreuse entre un substrat à haute résistivité et une couche d'oxyde enterré. Les figures 4A à 4C représentent le processus de préparation d'une structure de semi-conducteur sur isolant selon la présente invention. DESCRIPTION DETAILLEE DE MODE(S) DE REALISATION DE L'INVENTION 25 Selon la présente invention, un procédé est fourni pour produire une couche de piégeage de charges sur un substrat support semi-conducteur monocristallin, par exemple, une tranche support semi-conductrice monocristalline, telle qu'une tranche support en silicium monocristallin. La tranche support semi-conductrice monocristalline comprenant la couche de piégeage de charges est utile dans la production d'une structure 30 de semi-conducteur sur isolant (par exemple, de silicium sur isolant). Selon la présente invention, la couche de piégeage de charges dans la tranche support semi-conductrice monocristalline est formée au niveau de la région à proximité de l'interface d'oxyde. De manière avantageuse, le procédé de la présente invention prévoit une couche de piégeage de charges qui est stable par rapport à un traitement thermique, tel que par 35 exemple les étapes de processus thermique suivantes dans la production du substrat de semi-conducteur sur isolant et la fabrication de dispositif. 3033933 8 Dans certains modes de réalisation de la présente invention, et en référence à la figure 3, un substrat support semi-conducteur monocristallin 42 (c'est-à-dire, un substrat support en silicium monocristallin) est préparé pour une utilisation dans la fabrication d'une structure de semi-conducteur sur isolant (par exemple, de silicium sur isolant) 40. 5 Dans certains modes de réalisation, le substrat support semi-conducteur monocristallin 42 est gravé pour former une couche poreuse 44 dans la région de surface avant du substrat 42. Le processus de gravure augmente l'aire de la surface exposée dans la région de surface avant du substrat support semi-conducteur monocristallin 42. Dans certains modes de réalisation, le substrat support semi-conducteur monocristallin 42 est gravé 10 électrochimiquement pour former une couche poreuse dans la région de surface avant dtr substrat. Lors du séchage et de l'exposition de la surface gravée à une atmosphère ambiante comprenant de l'oxygène (par exemple, de l'air), la surface gravée exposée du film poreux est oxydée. L'exposition à l'air lors du séchage peut être, dans certains modes de réalisation, suffisante pour l'oxydation des surfaces des pores. Dans certains modes 15 de réalisation, les pores peuvent être oxydés anodiquement ou oxydés thermiquement. Dans certains modes de réalisation, la région poreuse gravée, comprenant optionnellement un film d'oxyde, est remplie avec un matériau semi-conducteur. Dans certains modes de réalisation, la région poreuse gravée, comprenant optionnellement un film d'oxyde, est remplie avec un matériau semi-conducteur du même type que le substrat 20 support semi-conducteur monocristallin. Dans certains modes de réalisation, le substrat support semi-conducteur monocristallin comprend un substrat support en silicium monocristallin, et la région poreuse gravée est remplie avec du silicium. Dans certains modes de réalisation, du silicium polycristallin est déposé pour remplir les pores dans la couche poreuse. Dans certains modes de réalisation, du silicium amorphe est déposé 25 pour remplir les pores dans la couche poreuse. Dans certains modes de réalisation, la région poreuse gravée peut être oxydée pour, de ce fait, remplir les pores avec un oxyde semi-conducteur, par exemple, du dioxyde de silicium. La surface de la structure comprenant les pores remplis peut être polie pour que la surface puisse être liée. Par exemple, la structure remplie peut comprendre une couche excédentaire de matériau de 30 remplissage sur la surface avant du substrat support semi-conducteur monocristallin. La couche excédentaire de matériau de remplissage peut être polie pour que, de ce fait, la surface avant du substrat support puisse être liée. Le substrat support 42 résultant est approprié pour une utilisation dans la fabrication d'une structure de semi-conducteur sur isolant (par exemple, de silicium sur 35 isolant) 40. Un transfert de couche est effectué sur la surface polie, créant ainsi une structure de semi-conducteur sur isolant (par exemple, de silicium sur isolant) 40 3033933 9 comprenant le substrat support 42, la couche composite comprenant les pores 44 remplis, une couche diélectrique 46 (par exemple, d'oxyde enterré), et une couche de dispositif semi-conductrice monocristalline 48 (par exemple, une couche de silicium dérivée d'un substrat donneur en silicium monocristallin). La structure de semi-conducteur sur isolant (par exemple, de silicium sur isolant) 40 de la présente invention peut être utilisée en tant que substrat initial pour la fabrication de puces radiofréquences. Les puces résultantes ne présentent pas d'effets parasites. En particulier, une structure de semi-conducteur sur isolant (par exemple, de silicium sur isolant) 40 comprenant des substrats supports 42 préparés selon le procédé de la présente invention ne comporte pas de canal conducteur 10 induit au-dessous de l'oxyde enterré. Selon le procédé de la présente invention, un film composite 44 dans la région de surface avant du substrat support semi-conducteur monocristallin 42 est obtenu en fabriquant une couche poreuse, en oxydant les parois exposées des pores, et en remplissant de nouveau les pores avec un semi-conducteur (par exemple, du silicium) 15 déposé ou en remplissant de nouveau les pores avec un oxyde semi-conducteur (par exemple, du dioxyde de silicium). Le film composite 44 résultant est approprié pour une utilisation en tant que couche de piégeage riche thermiquement stable dans une tranche de SOI. La stabilité thermique est une différence fondamentale entre un silicium polycristallin ordinaire, qui est une couche de piégeage de charges classique, et le film 20 composite 44 dans la présente invention. A cet égard, le recuit d'une structure comprenant une couche de piégeage de charges classique, qui peut avoir lieu pendant les étapes de processus thermiques suivantes, amène le système dans un état d'énergie libre plus faible. Lorsque du silicium polycristallin se trouve dans la couche de piégeage de charges, une énergie est associée aux joints de grains, laquelle est réduite à un 25 minimum par la réduction à un minimum de l'aire des joints de grains. Cela réduit l'efficacité globale du silicium polycristallin en tant que couche de piégeage de charges. Lorsqu'un film composite de la présente invention est préparé en tant que couche de piégeage de charges, les parois d'oxyde divisent le film en grains, et le grossissement nécessite la dissolution des parois. Cela nécessite des températures supérieures à 1.100 30 °C. Par conséquent, le film composite dans la région de surface avant du substrat support semi-conducteur monocristallin est thermiquement stable dans la plage de température souhaitée. Les substrats destinés à être utilisés dans la présente invention comprennent un substrat support semi-conducteur, par exemple une tranche support semi-conductrice 35 monocristalline et un substrat donneur semi-conducteur, par exemple une tranche donneuse semi-conductrice monocristalline. La couche de dispositif semi-conductrice 48 3033933 10 dans une structure composite de semi-conducteur sur isolant 40 est dérivée de la tranche donneuse semi-conductrice monocristalline. La couche de dispositif semi-conductrice 48 peut être transférée sur le substrat support semi-conducteur 42 par des techniques d'amincissement de tranche telles que la gravure d'un substrat donneur semi-conducteur 5 ou par le clivage d'un substrat donneur semi-conducteur comprenant un plan d'endommagement. En général, la tranche support semi-conductrice monocristalline et la tranche donneuse semi-conductrice monocristalline comprennent deux surfaces principales généralement parallèles. L'une des surfaces parallèles est une surface avant du substrat, et l'autre surface parallèle est une surface arrière du substrat. Les substrats 10 comprennent un bord circonférentiel joignant les surfaces avant et arrière, une région de corps entre les surfaces avant et arrière, et un plan central entre les surfaces avant et arrière. Les substrats comprennent en plus un axe central imaginaire perpendiculaire au plan central et une longueur radiale qui s'étend de l'axe central jusqu'au bord circonférentiel. De plus, parce que les substrats semi-conducteurs, par exemple, les 15 tranches de silicium, présentent généralement une certaine variation d'épaisseur totale (TTV), un certain gauchissement, et une certaine flexion, le point central entre chaque point sur la surface avant et chaque point sur la surface arrière peut ne pas tomber précisément dans un plan. En pratique, cependant, la TTV, le gauchissement et la flexion sont généralement si faibles que, en tant qu'en première approximation, on peut dire que 20 les points centraux tombent dans un plan central imaginaire qui est à peu près équidistant entre les surfaces avant et arrière. Avant toute opération telle que décrite ici, la surface avant.et la surface arrière du substrat peuvent être sensiblement identiques. Une surface est appelée « surface avant » ou « surface arrière » simplement pour la commodité et généralement pour distinguer la 25 surface sur laquelle les opérations du procédé de la présente invention sont effectuées. Dans le contexte de la présente invention, une « surface avant » d'un substrat support semi-conducteur monocristallin, par exemple, d'une tranche support de silicium monocristallin, fait référence à la surface principale du substrat qui devient une surface intérieure de la structure liée. C'est sur cette surface avant que la couche de piégeage de 30 charges est formée. De plus, le substrat support semi-conducteur monocristallin peut être considéré comme comportant une région de surface avant ayant une profondeur D, telle que mesurée à partir de la surface avant du substrat support et vers le plan central. La longueur D définit la profondeur de la région de couche composite poreuse 44 formée conformément au procédé de la présente invention. La profondeur D, peut varier entre 35 environ 0,1 micromètre et environ 50 micromètres, par exemple entre environ 0,3 micromètre et environ 20 micromètres, par exemple entre environ 1 micromètre et environ 3033933 11 10 micromètres, par exemple entre environ 1 micromètre et environ 5 micromètres, telle que mesurée à partir de la surface avant du substrat support semi-conducteur monocristallin vers le plan central. Une « surface arrière » d'un substrat support semiconducteur monocristallin, par exemple, d'une tranche support, fait référence à la surface 5 principale qui devient une surface extérieure de la structure liée. De manière similaire, une « surface avant d'un substrat donneur semi-conducteur monocristallin, par exemple, d'une tranche donneuse de silicium monocristallin, fait référence à la surface principale du substrat donneur semi-conducteur monocristallin qui devient une surface intérieure de la structure liée. La surface avant d'un substrat donneur semi-conducteur monocristallin 10 comprend souvent une couche diélectrique 46 comprenant une ou plusieurs couches isolantes. La couche diélectrique 46 peut comprendre une couche de dioxyde de silicium, qui forme la couche d'oxyde enterré (BOX) dans la structure finale 40. Une « surface arrière » d'un substrat donneur semi-conducteur monocristallin, par exemple, d'une tranche donneuse de silicium monocristallin, fait référence à la surface principale qui 15 devient une surface extérieure de la structure liée. A la fin des étapes de liaison et d'amincissement de tranche classiques, le substrat donneur semi-conducteur monocristallin forme la couche de dispositif semi-conductrice 48 de la structure composite de semi-conducteur sur isolant (par exemple, de silicium sur isolant) 40. Le substrat support semi-conducteur monocristallin et le substrat donneur semi- 20 conducteur monocristallin peuvent être des tranches semi-conductrices monocristallines. Dans des modes de réalisation préférés, les tranches semi-conductrices comprennent un matériau semi-conducteur sélectionné dans le groupe consistant en le silicium, le carbure de silicium, le silicium-germanium, l'arséniure de gallium, le nitrure de gallium, le phosphure d'indium, l'arséniure d'indium et de gallium, le germanium, et des 25 combinaisons de ceux-ci. Les tranches semi-conductrices monocristallines, par exemple, la tranche support de silicium monocristallin et la tranche donneuse de silicium monocristallin, de la présente invention ont généralement un diamètre nominal d'au moins environ 150 mm, d'au moins environ 200 mm, d'au moins environ 300 mm, ou d'au moins environ 450 mm. Les épaisseurs des tranches peuvent varier d'environ 250 micromètres 30 à environ 1.500 micromètres, par exemple entre environ 300 micromètres et environ 1.000 micromètres, de manière appropriée dans la plage d'environ 500 micromètres à environ 1.000 micromètres. Dans certains modes de réalisation spécifiques, l'épaisseur de tranche peut être d'environ 725 micromètres. Dans des modes de réalisation particulièrement préférés, les tranches semi- 35 conductrices monocristallines comprennent des tranches de silicium monocristallin qui ont été découpées dans un lingot monocristallin obtenus conformément à des procédés de 3033933 12 croissance de cristal de Czochralski classiques ou à des procédés de croissance par zone flottante. Ces procédés, ainsi que des techniques standard de tranchage, de rodage, de gravure et de polissage de silicium sont présentés, par exemple, dans F. Shimura, Semiconductor Silicon Crystal Technology, Academic Press, 1989, et Silicon Chemical 5 Etching, (J. Grabmaier ed.) Springer-Verlag, N.Y., 1982. De préférence, les tranches sont polies et nettoyées par des procédés standards connus des hommes du métier. Voir, par exemple, W.C. O'Mara et al., Handbook of Semiconductor Silicon Technology, Noyes Publications. Si on le souhaite, les tranches peuvent être nettoyées, par exemple, dans une solution de SC1/SC2 standard. Dans certains modes de réalisation, les tranches de 10 silicium monocristallin de la présente invention sont des tranches de silicium monocristallin qui ont été découpées dans un lingot monocristallin obtenu par des procédés de croissance de cristal de Czochralski (« Cz ») classiques, ayant généralement un diamètre nominal d'au moins environ 150 mm, d'au moins environ 200 mm, d'au moins environ 300 mm, ou d'au moins environ 450 mm. De préférence, la tranche support de 15 silicium monocristallin et la tranche donneuse de silicium monocristallin présentent toutes les deux des surfaces qui ont été auparavant polies par poli miroir de telle sorte qu'elles sont exemptes de défauts de surface, tels que des rayures, de grandes particules, etc. L'épaisseur des tranches peut varier d'environ 250 micromètres à environ 1.500 micromètres, par exemple entre environ 300 micromètres et environ 1.000 micromètres, 20 de manière appropriée dans la plage d'environ 500 micromètres à environ 1.000 micromètres. Dans certains modes de réalisation spécifiques, l'épaisseur des tranches peut être d'environ 725 micromètres. Dans certains modes de réalisation, le substrat support semi-conducteur monocristallin et le substrat donneur semi-conducteur monocristallin, c'est-à-dire, la 25 tranche support semi-conductrice nnonocristalline et la tranche donneuse semi- conductrice monocristalline, comprennent de l'oxygène interstitiel en des concentrations qui sont généralement atteintes par le procédé de croissance de Czochralski. Dans certains modes de réalisation, les tranches semi-conductrices comprennent de l'oxygène en une concentration entre environ 4 PPMA et environ 18 PPMA. Dans certains modes de 30 réalisation, les tranches semi-conductrices comprennent de l'oxygène en une concentration entre environ 10 PPMA et environ 35 PPMA. De préférence, la tranche support de silicium monocristallin comprend de l'oxygène en une concentration ne dépassant pas environ 10 PPMA. L'oxygène interstitiel peut être mesuré selon la norme SEMI MF 1188-1105. 35 Le substrat support semi-conducteur monocristallin peut présenter n'importe quelle résistivité pouvant être obtenue par les procédés de Czochralski ou par zone flottante. 3033933 13 Dans certains modes de réalisation, le substrat support semi-conducteur monocristallin a une résistivité volumique minimum relativement faible, telle qu'inférieure à environ 100 ohm-cm, inférieure à environ 50 ohm-cm, inférieure à environ 1 ohm-cm, inférieure à environ 0,1 ohm-cm, ou même inférieure à environ 0,01 ohm-cm. Dans certains modes de 5 réalisation, le substrat support semi-conducteur monocristallin a une résistivité volumique minimum relativement faible, telle qu'inférieure à environ 100 ohm-cm, ou entre environ 1 ohm-cm et environ 100 ohm-cm. Les tranches à faible résistivité peuvent comprendre des dopants électriquement actifs, tels que du bore (de type p), du gallium (de type p), du phosphore (de type n), de l'antimoine (de type n), et de l'arsenic (de type n). 10 Dans certains modes de réalisation, le substrat support semi-conducteur monocristallin a une résistivité volumique minimum relativement élevée. Les tranches à haute résistivité sont généralement découpées dans des lingots monocristallins obtenus par le procédé de Czochralski ou le procédé par zone flottante. Les tranches à haute résistivité peuvent comprendre des dopants électriquement actifs, tels que du bore (de 15 type p), du gallium (de type p), de l'aluminium (de type p), de l'indium (de type p), du phosphore (de type n), de l'antimoine (de type n), et de l'arsenic (de type n), en des concentrations généralement très faibles. Les tranches de silicium développées par le procédé Cz peuvent être soumises à un recuit thermique à une température allant d'environ 600 °C à environ 1.000 °C afin d'annihiler les donneurs thermiques générés par 20 l'oxygène qui sont incorporés pendant la croissance du cristal. Dans certains modes de réalisation, la tranche support semi-conductrice monocristalline a une résistivité volumique minimum d'au moins 100 ohm-cm, d'au moins environ 500 ohm-cm, d'au moins environ 1.000 ohm-cm, ou même d'au moins environ 3.000 ohm-cm, par exemple entre environ 100 ohm-cm et environ 100.000 ohm-cm, ou entre environ 500 ohm-cm et 25 environ 100.000 ohm-cm, ou entre environ 1.000 ohm-cm et environ 100.000 ohm-cm, ou entre environ 500 ohm-cm et environ 10.000 ohm-cm, ou entre environ 750 ohm-cm et environ 10.000 ohm-cm, entre environ 1.000 ohm-cm et environ 10.000 ohm-cm, entre environ 2.000 ohm-cm et environ 10.000 ohm-cm, entre environ 3.000 ohm-cm et environ 10.000 ohm-cm, ou entre environ 3.000 ohm-cm et environ 5.000 ohm-cm. Dans certains 30 modes de réalisation, le substrat support semi-conducteur monocristallin à haute résistivité peut comprendre un dopant de type p, tel que du bore, du gallium, de l'aluminium, ou de l'indium. Dans certains modes de réalisation, le substrat support semiconducteur monocristallin à haute résistivité peut comprendre un dopant de type n, tel que du phosphore, de l'antimoine, ou de l'arsenic. Des procédés pour préparer des tranches à 35 haute résistivité sont connus dans l'art, et ces tranches à haute résistivité peuvent être 3033933 14 obtenues auprès de fournisseurs commerciaux tels que SunEdison Semiconductor Ltd. (St. Peters, MO ; autrefois MEMC Electronic Materials, Inc.). Dans certains modes de réalisation, la surface de tranche support semiconductrice monocristalline pourrait être endommagée intentionnellement par un 5 processus de projection d'abrasif ou par une gravure caustique. Du fait de l'utilisation d'un semi-conducteur à haute résistivité, par exemple, de silicium à haute résistivité, en tant que matériau de substrat support, dans certains modes de réalisation, un dopant de type p peut être implanté dans une région sur le côté arrière du substrat support avant la formation de silicium poreux pour favoriser la formation de 10 trous nécessaires pour la formation de silicium poreux. Cela peut être accompli en implantant des dopants, tels que du bore, à une faible profondeur sur le côté arrière de la tranche et en soumettant la tranche à un recuit d'implant. La profondeur de l'implant est suffisamment faible et l'épaisseur de la tranche est suffisamment grande pour que, au cours du traitement thermique de la structure multicouche de semi-conducteur sur isolant, 15 par exemple, de silicium sur isolant, dans la ligne de fabrication de dispositif, le dopant ne diffuse pas suffisamment près de l'interface de couche de piégeage de charges pour réduire la résistivité du silicium dans cette région, ce qui est nécessaire pour une bonne performance RF. Pour les substrats supports de type n à très haute résistivité, l'éclairage du côté 20 arrière peut être nécessaire pour produire des trous pour la formation de silicium poreux. Dans certains modes de réalisation, des tranches de type n faiblement dopées sont utilisées dans cette demande, et un éclairage à partir du côté arrière peut être utilisé de manière avantageuse pour commander le diamètre de pore moyen. Sans l'éclairage, les pores pourraient avoir un diamètre excessif supérieur à 100 nm. Pour du silicium dopé de 25 type n, la taille des pores et l'espacement entre les pores peuvent être réduits à environ 5 nm, et le réseau de pores semble généralement très homogène et interconnecté. Avec l'augmentation de l'éclairage, les tailles de pores et l'espacement entre les pores augmentent, tandis que l'aire de surface spécifique diminue. La structure devient anisotrope, avec de longs vides s'étendant perpendiculairement à la surface. 30 Dans certains modes de réalisation, la surface avant de la tranche support semi- conductrice est traitée pour former une couche poreuse. La couche poreuse peut être formée en mettant en contact la surface avant d'un substrat support semi-conducteur monocristallin avec une solution de gravure. Dans certains modes de réalisation, la solution de gravure comprend une solution aqueuse d'acide fluorhydrique. Des alcools, 35 tels que de l'alcool éthylique ou de l'alcool isopropylique, et des agents de surface, tels que du laurylsulfate de sodium et du CTEC, peuvent être ajoutés. Alors que le silicium 3033933 15 poreux (p-Si) est produit au niveau de l'anode de la cellule, des bulles d'hydrogène gazeux sont produites. Ces bulles adhèrent à la surface de la surface de p-Si qui se développe. Ces bulles agissent comme des masques, bloquant la circulation de courant et l'accès de l'acide fluorhydrique. Les alcools, tels que l'alcool éthylique ou l'alcool 5 isopropylique, et les agents de surface, tels que le laurylsulfate de sodium et le CTEC, aident à réduire cet effet. Un électrolyte type peut avoir un rapport 1:1:1 (acide fluorhydrique:eau:alcool), d'autres exemples ont un rapport 3:1 (acide fluorhydrique:alcool). Dans certains modes de réalisation, la tranche support est gravée électrochimiquement dans une solution d'acide fluorhydrique, par exemple, dans une 10 cellule en Téflon. Une telle cellule disponible dans le commerce est la double cellule de gravure humide pour la gravure de silicium poreux disponible auprès d'AMMT GmbH. La gravure électrochimique a lieu dans des conditions suffisantes pour graver des pores dans une région de surface avant du substrat support semi-conducteur monocristallin. Les propriétés du silicium poreux, telles que la porosité, l'épaisseur, le diamètre de pore et la 15 microstructure, dépendent des conditions d'anodisation. Ces conditions comprennent la concentration d'acide fluorhydrique, la densité de courant, le type et la résistivité de la tranche, la durée de l'anodisation, les conditions d'éclairage, de température et de séchage. Le choix des bonnes conditions pour obtenir une porosité et une taille de pore souhaitées est décrit dans l'art antérieur, par exemple « Porous silicon : a quantum 20 sponge structure for silicon based optoelectronics » de O. Bisi, S. Ossicini, L. Pavesi, Surface Science Reports, vol. 38 (2000) pages 1 à 126. Dans certains modes de réalisation, la densité de courant peut être dans la plage d'environ 5 mA/cm2 à environ 800 mA/cm2. Dans certains modes de réalisation, la durée de la gravure peut être entre environ 1 minute et environ 30 minutes. La température du bain est généralement 25 maintenue à la température ambiante. La porosité, c'est-à-dire, la densité de pores, augmente généralement lorsque la densité de courant augmente. De plus, pour une densité de courant fixée, la porosité diminue avec l'augmentation de la concentration d'acide fluorhydrique. Avec une concentration d'acide fluorhydrique et une densité de courant fixées, la porosité augmente 30 avec l'épaisseur et des gradients de porosité en profondeur apparaissent. Cela a lieu à cause de la dissolution chimique supplémentaire de la couche de silicium poreux dant l'acide fluorhydrique. Plus la couche est épaisse, plus le temps d'anodisation est long, et plus le temps de séjour du Si dans l'acide fluorhydrique est long, plus la masse de silicium poreux dissous chimiquement est élevée. Cet effet est beaucoup plus important pour le Si 35 faiblement dopé, tandis qu'il est presque négligeable pour le Si fortement dopé, du fait de l'aire de surface spécifique plus petite. 3033933 16 La région de surface avant peut être gravée à une profondeur moyenne entre environ 0,1 micromètre et environ 50 micromètres, par exemple entre environ 0,3 micromètre et environ 20 micromètres, par exemple entre environ 1 micromètre et environ 10 micromètres, par exemple entre environ 1 micromètre et environ 5 micromètres, telle 5 que mesurée à partir de la surface avant du substrat support semi-conducteur monocristallin vers les surfaces de fond des pores. Chacun des pores a une forme à peu près tubulaire ou cylindrique, par exemple les pores comprennent une surface de fond et une surface de paroi latérale. La forme des pores peut varier de manière significative d'un pore à un autre. Voir la figure 4A pour une représentation d'une région de surface avant 10 d'un substrat support semi-conducteur monocristallin 100 comprenant plusieurs pores 102. Cette figure représente du silicium à macro-pores. Les pores avec une forme à peu près cylindrique peuvent être considérés comme ayant un diamètre moyen entre environ 1 nanomètre et environ 1.000 nanomètres, par exemple entre environ 2 nanomètres et environ 200 nanomètres, tel que mesuré en n'importe quel point le long de la paroi 15 latérale des pores. Dans certains modes de réalisation, la région de surface avant peut être caractérisée par une densité de pores, c'est-à-dire, le volume total de pores en tant que pourcentage du volume total de la région de surface avant entre environ 5 % et environ 80 %, par exemple entre environ 5 % et environ 50 %. Dans certains modes de réalisation, la région de surface avant peut être caractérisée par une densité de pores, 20 c'est-à-dire, le volume total de pores en tant que pourcentage du volume total de la région de surface avant entre environ 5 % et environ 35 %, par exemple entre environ 5 % et environ 25 %. Dans un mode de réalisation spécifique, une tranche peut être gravée électrochimiquement dans une solution de 50 % d'éthano1/50 % d'acide fluorhydrique (48 % en poids) avec une densité de courant de 20 mA/cm2 et rincée ensuite dans de l'eau 25 déionisée. Le temps de gravure varie de 1 à 20 minutes, résultant ainsi en des épaisseurs de couche entre environ 0,3 et 1,5 microns. Les films présentent généralement une couleur noire profonde. D'autres compositions d'électrolyte peuvent être correctement choisies par un homme du métier comme décrit dans les revues citées ci-dessus. Dans certains modes de réalisation, le substrat support semi-conducteur 30 monocristallin comprenant une couche poreuse dans la région de surface avant peut être soumis à un séchage dans une atmosphère ambiante contenant de l'oxygène. L'opération de séchage est optionnellement précédée d'un nettoyage humide et d'un rinçage, et peut optionnellement être précédée de multiples rinçages et nettoyages. Dans certains modes de réalisation, les substrats supports sont soumis à un rinçage, suivi par un transfert vers 35 un poste de nettoyage humide et de rinçage, sont rincés avec de l'eau déionisée, ensuite séchés dans une atmosphère ambiante contenant de l'oxygène, par exemple de l'air ou 3033933 17 de l'oxygène purifié. Lors du séchage, les surfaces entières de paroi latérale des pores sont oxydées, aboutissant à un oxyde dit natif, qui a une épaisseur d'environ 1 nm. Si le séchage/oxydation est effectué à température ambiante, il prend généralement un peu de temps, par exemple, jusqu'à une heure, étant donné qu'après le bain fluorhydrique, la 5 surface est hydrophobe, étant terminée par de l'hydrogène. En outre, l'hydrogène est désorbé graduellement de la surface, lui permettant de s'oxyder. Le nettoyage peut également être effectué dans des solutions de nettoyage humide utilisées dans l'industrie des semi-conducteurs telles que RCA-clean, Piranha clean, ou dans de l'eau ozonisée. Dans ce cas, un oxyde chimique est formé sur les surfaces de paroi des pores, lequel est 10 généralement plus épais que l'oxyde natif, jusqu'à plusieurs nanomètres. Dans certains modes de réalisation, la couche d'oxyde natif peut en outre être oxydée pour former une couche d'oxyde plus épaisse. Cela peut être accompli par des moyens connus dans l'art, tels que l'oxydation thermique (dans laquelle une certaine partie du matériau semi-conducteur exposée sera consumée), un dépôt chimique en 15 phase vapeur d'oxyde, ou un dépôt d'oxyde par plasma. Dans certains modes de réalisation, le substrat support semi-conducteur monocristallin, par exemple, une tranche support de silicium monocristallin, comprenant des pores peut être oxydé thermiquement dans un four tel qu'un ASM A400. La température peut aller de 750 °C à 1.200 °C dans une atmosphère ambiante d'oxydation. 20 L'atmosphère ambiante d'oxydation peut être un mélange de gaz inertes, tel que l'Ar ou le N2, et l'02. La teneur en oxygène peut varier de 1 à 10 %, ou plus. Dans certains modes de réalisation, l'atmosphère ambiante d'oxydation peut atteindre 100 % (une « oxydation sèche »). Dans un exemple de mode de réalisation, les tranches supports semiconductrices peuvent être chargées dans un four vertical, tel qu'un A400. La température 25 est amenée à la température d'oxydation avec un mélange de N2 et d'02. Après que l'épaisseur d'oxyde souhaitée ait été obtenue, la fourniture d'02 est coupée et la température du four est réduite et les tranches sont déchargées du four. L'oxydation thermique peut être utilisée pour remplir des films poreux avec une faible porosité avec un oxyde semi-conducteur, par exemple, du dioxyde de silicium. 30 L'oxydation thermique de films très poreux n'est pas souhaitable, étant donné qu'elle pourrait résulter en la rupture des parois en silicium entre les pores voisins, abaissant ainsi la productivité. L'oxydation par plasma peut être utilisée, résultant en des épaisseurs de film de dioxyde de silicium sur les parois latérales des pores de 10 à 20 nm, en fonction des conditions du plasma telles que la fréquence et la puissance. 35 L'oxydation par plasma consiste à produire un plasma d'oxygène dans une chambre fermée (généralement sous vide). Le plasma peut être produit par un générateur de 3033933 18 plasma hyperfréquence, r.f. (radiofréquence), ou c.c. (courant continu). Celui-ci peut également être appelé réacteur de dépôt chimique en phase vapeur amélioré par plasma (réacteur PECVD). Dans certains modes de réalisation, un film d'oxyde sur le silicium poreux peut être 5 produit par oxydation anodique (généralement appelée anodisation,par exemple, anodisation d'aluminium). Cela est effectué en utilisant la même cellule électrochimique de silicium poreux. Cependant, l'électrolyte est remplacé par de l'acide sulfurique dilué (de l'acide sulfurique concentré est utilisé pour l'anodisation d'aluminium). Pour le silicium poreux, la littérature suggère l'utilisation de 1 M H2SO4. Si le courant est très élevé, une 10 formation d'arc peut se produire. L'oxydation des surfaces de la paroi latérale et du fond des pores dans des conditions de courant élevé dans des électrolytes d'oxydation, tels que l'acide sulfurique, est appelée oxydation électrolytique par plasma. Cependant, le courant est un courant continu, et il n'y a pas de fréquence. Dans certains modes de réalisation dans lesquels la région de surface avant a une 15 porosité relativement faible, par exemple une densité de pores entre environ 5 % et environ 25 %, une oxydation thermique peut être effectuée pour remplir le pore entier avec un oxyde semi-conducteur, par exemple, du dioxyde de silicium. La surface de la tranche ainsi préparée est conditionnée pour permettre une liaison de la tranche, comme décrit ci-dessous, et un remplissage des pores avec un matériau semi-conducteur n'est 20 pas nécessaire. Un transfert de couche supplémentaire est effectué, résultant en une tranche de SOI. Cette tranche a également une 4ème couche supplémentaire qui sert en tant que système d'élimination d'oscillations parasites si des puces RF sont réalisées sur ces tranches. Ce film d'élimination d'oscillations parasites n'a pas une haute densité de pièges, mais il est encore efficace dans la suppression d'oscillations parasites RF étant 25 donné qu'il a une très haute résistivité, c'est-à-dire, des propriétés semi-isolantes. Selon certains modes de réalisation du procédé de la présente invention, un matériau semi-conducteur est déposé dans les pores formés dans la région de surface avant de la tranche support semi-conductrice monocristalline. Voir la figure 4B représentant un substrat support semi-conducteur monocristallin 100 comprenant des 30 pores qui sont remplis avec un matériau semi-conducteur 104. Les surfaces des pores, par exemple, les surfaces de paroi latérale et de fond, peuvent comprendre une couche d'oxyde natif ou peuvent en plus être oxydées par oxydation thermique ou par plasma. Un matériau semi-conducteur approprié pour remplir les pores est optionnellement de la même composition que le substrat support semi-conducteur monocristallin à haute 35 résistivité. Ce matériau semi-conducteur peut être sélectionné dans le groupe consistant en le silicium, le carbure de silicium, le silicium-germanium, l'arséniure de gallium, le 3033933 19 nitrure de gallium, le phosphure d'indium, l'arséniure d'indium-gallium, le germanium, et des combinaisons de ceux-ci. Ces matériaux comprennent des matériaux semiconducteurs polycristallins et des matériaux semi-conducteurs amorphes. Dans certains modes de réalisation, les matériaux qui peuvent être polycristallins ou amorphes 5 comprennent le silicium (Si), le silicium-germanium (SiGe), le carbure de silicium (SIC), et le germanium (Ge). Un matériau polycristallin, par exemple, le silicium polycristallin, indique un matériau comprenant de petits cristaux de silicium ayant des orientations cristallines aléatoires. Les grains de silicium polycristallin peuvent avoir une taille d'environ 20 nanomètres. Selon le procédé de la présente invention, plus la taille des 10 grains cristallins du silicium polycristallin déposé est petite, plus la présence de défauts dans la couche de piégeage de charges est élevée. Le silicium amorphe comprend une forme allotropique non cristalline de silicium, qui manque d'ordre de plage courte et de plage longue. Les grains de silicium ayant une cristallinité ne dépassant pas environ 10 nanomètres peuvent également être considérés comme essentiellement amorphes. Le 15 silicium-germanium comprend un alliage de silicium-germanium en n'importe quel rapport molaire de silicium et de germanium. Le carbure de silicium comprend un composé de silicium et de carbone, dont le rapport molaire de silicium et de carbone peut varier. De préférence, la couche de piégeage de charges comprenant les pores remplis a une résistivité d'au moins environ 1.000 Ohm-cm, ou d'au moins environ 3.000 Ohm-cm, telle 20 qu'entre environ 1.000 Ohm-cm et environ 100.000 Ohm-cm, entre environ 1.000 Ohm- cm et environ 10.000 Ohm-cm, entre environ 2.000 Ohm-cm et environ 10.000 Ohm-cm, entre environ 3.000 Ohm-cm et environ 10.000 Ohm-cm, ou entre environ 3.000 Ohm-cm et environ 5.000 Ohm-cm. Le matériau pour remplir les pores dans la région de surface avant de la tranche 25 support semi-conductrice monocristalline peut être déposé par des moyens connus dans l'art. Par exemple, le matériau semi-conducteur peut être déposé en utilisant un dépôt chimique en phase vapeur métallo-organique (MOCVD), un dépôt physique en phase vapeur (PVD), un dépôt chimique en phase vapeur (CVD), un dépôt chimique en phase vapeur à faible pression (LPCVD), un dépôt chimique en phase vapeur amélioré par 30 plasma (PECVD), ou une épitaxie par faisceaux moléculaires (MBE). Les précurseurs de silicium pour le LPCVD ou le PECVD comprennent le méthylsilane, le tétrahydrure de silicium (silane), le trisilane, le disilane, le pentasilane, le néopentasilane, le tétrasilane, le dichlorosilane (SiH2Cl2), le trichlorosilane (SiHC13), le tétrachlorure de silicium (SiCI4), entre autres. Par exemple, du silicium polycristallin peut être déposé sur la couche 35 d'oxydation dé surface par pyrolyse du silane (SiH4) dans une plage de température entre environ 550 °C et environ 690 °C, par exemple entre environ 580 °C et environ 650 °C. La 3033933 20 pression de la chambre peut aller d'environ 70 à environ 400 mTorr. Du silicium amorphe peut être déposé par dépôt chimique en phase vapeur amélioré par plasma (PECVD) à des températures allant généralement d'environ 75 °C à environ 300 °C. Du silicium-germanium, particulièrement du silicium-germanium amorphe, peut être déposé à des 5 températures pouvant atteindre environ 300 °C par dépôt chimique en phase vapeur en incluant des composés organogermanium, tels que de l'isobutylgermane, des trichlorures d'alkylgermanium, et du trichlorure de diméthylaminogermanium. Du carbure de silicium peut être déposé par dépôt chimique en phase vapeur par plasma thermique dans des réacteurs épitaxiaux en utilisant des précurseurs tels que le tétrachlorure de silicium et le 10 méthane. Les précurseurs de carbone appropriés pour le CVD ou le PECVD comprennent le méthylsilane, le méthane, l'éthane, l'éthylène, entre autres. Pour le dépôt LPCVD, le méthylsilane est un précurseur particulièrement préféré étant donné qu'il fournit à la fois le carbone et le silicium. Pour le dépôt PECVD, les précurseurs préférés comprennent le silane et le méthane. Dans certains modes de réalisation, la couche de silicium peut 15 comprendre une concentration de carbone d'au moins environ 1 % sur une base atomique, par exemple entre environ 1 % et environ 10 %. L'épaisseur globale de la couche de piégeage de charges comprenant les pores remplis est dictée par le processus de gravure, comme décrit ci-dessus. Par conséquent, la région de surface avant du substrat semi-conducteur monocristallin peut comprendre 20 une couche de piégeage de charges comprenant des pores remplis ayant une profondeur moyenne entre environ 0,1 micromètre et environ 50 micromètres, par exemple entre environ 0,3 micromètre et environ 20 micromètres, par exemple entre environ 1 micromètre et environ 10 micromètres, par exemple entre environ 1 micromètre et environ 5 micromètres, telle que mesurée à partir de la surface avant du substrat support 25 semi-conducteur monocristallin vers les surfaces de fond des pores. L'étape de remplissage des pores sert à atteindre plusieurs objectifs. Un objectif est de permettre un transfert de couche supplémentaire. C'est-à-dire qu'un transfert de couche sur une surface poreuse n'est pas souhaité étant donné qu'il sera difficile d'effectuer une liaison de tranche avec celle-ci. Par ailleurs, une fois liée, cette tranche 30 devrait servir de raidisseur, permettant ainsi un clivage dans la tranche donneuse et dans la tranche de SOI finale et de transfert de couche éventuel. Un autre objectif est de créer une couche qui n'évolue pas lors des étapes ultérieures de recuit à haute température dans la finition de la tranche de SOI et dans la fabrication de dispositifs semi-conducteurs. Après le remplissage des pores, le substrat support semi-conducteur 35 monocristallin comprenant les pores remplis peut être soumis à un polissage chimico- mécanique (« CMP »). Le polissage chimico-mécanique peut avoir lieu par des procédés 3033933 21 connus dans l'art. Voir la figure 4C, qui représente un substrat support semi-conducteur monocristallin 100 soumis à un polissage CMP sur la surface de tranche. Les objectifs de cette étape sont (1) de réduire la rugosité de surface à un niveau auquel elle peut être liée à la tranche donneuse, et (2) de retirer une partie non interrompue du film de silicium 5 polycristallin, étant donné que la partie non interrompue ne présente pas la stabilité thermique souhaitée. Selon le procédé de la présente invention, la surface avant du substrat support comprenant des pores remplis peut être oxydée après le polissage CMP. Dans certains modes de réalisation, la surface avant peut être oxydée thermiquement (au cours de quoi 10 une certaine partie du film de matériau semi-conducteur déposé sera consumée) ou le film d'oxyde semi-conducteur (par exemple, de dioxyde de silicium) peut être développé par dépôt chimique en phase vapeur d'oxyde. La couche d'oxyde peut avoir une épaisseur entre environ 0,1 micromètre et environ 10 micromètres, par exemple entre environ 0,1 micromètre et environ 4 micromètres, par exemple entre environ 15 0,1 micromètre et environ 2 micromètres, ou entre environ 0,1 micromètre et environ 1 micromètre. Après les étapes décrites ci-dessus, le nettoyage des tranches est optionnel. Si on le souhaite, les tranches peuvent être nettoyées, par exemple, dans une solution standard de SC1/SC2. En plus, les tranches, particulièrement, la couche de dioxyde de silicium sur 20 la couche de piégeage de charges, peuvent être soumises à un polissage chimico- mécanique (CMP) pour réduire la rugosité de surface, de préférence au niveau auquel 1 11, n RMS2x2 micromètres2 est inférieur à environ 5 angstrôms, où Rq eff = le profil de rugosité contient des points ordonnés, régulièrement espacés le long du tracé, et yi est la distance verticale de la ligne moyenne au point de données. 25 La tranche support semi-conductrice monocristalline préparée selon le procédé décrit ici de manière à comprendre une couche de piégeage de charges est ensuite liée à un substrat donneur semi-conducteur monocristallin, par exemple, une tranche donneuse semi-conductrice monocristalline, qui est préparée conformément à des procédés de transfert de couche classiques. Le substrat donneur semi-conducteur monocristallin peut 30 être une tranche semi-conductrice monocristalline. Dans des modes de réalisation préférés, la tranche semi-conductrice comprend un matériau semi-conducteur sélectionné dans le groupe consistant en le silicium, le carbure de silicium, le silicium-germanium, l'arséniure de gallium, le nitruretle gallium, le phosphure d'indium, l'arséniure d'indium et de gallium, le germanium, et des combinaisons de ceux-ci. En fonction des propriétés 3033933 22 souhaitées du dispositif de circuit intégré final, la tranche donneuse semi-conductrice monocristalline (par exemple, de silicium) peut comprendre un dopant sélectionné dans le groupe consistant en le bore, l'arsenic et le phosphore. La résistivité de la tranche donneuse semi-conductrice monocristalline (par exemple, de silicium) peut aller de 1 à 50 5 Ohm-cm, généralement, de 5 à 25 Ohm-cm. La tranche donneuse semi-conductrice monocristalline peut être soumise à des étapes de processus standard comprenant une oxydation, une implantation et un nettoyage après implantation. Par conséquent, un substrat donneur semi-conducteur, tel qu'une tranche semi-conductrice monocristalline d'un matériau qui est utilisé de manière classique dans la préparation de structures semi- 10 conductrices multicouches, par exemple, une tranche donneuse de silicium monocristallin, qui a été gravée et polie et optionnellement oxydée, est soumis à une implantation d'ions pour former une couche d'endommagement dans le substrat donneur. La couche d'endommagement forme le plan de clivage final. Dans certains modes de réalisation, le substrat donneur semi-conducteur 15 comprend une couche diélectrique, c'est-à-dire, une couche isolante. Les couches diélectriques appropriées peuvent comprendre un matériau sélectionné parmi le dioxyde de silicium, le nitrure de silicium, l'oxynitrure de silicium, l'oxyde d'hafnium, l'oxyde de titane, l'oxyde de zirconium, l'oxyde de lanthane, l'oxyde de baryum, et une combinaison de ceux-ci. Dans certains modes de réalisation, la couche diélectrique a une épaisseur 20 d'au moins environ 10 nanomètres, par exemple entre environ 10 nanomètres et environ 10.000 nanomètres, entre environ 10 nanomètres et environ 5.000 nanomètres, entre 50 nanomètres et environ 400 nanomètres, ou entre environ 100 nanomètres et environ 400 nanomètres, par exemple d'environ 50 nanomètres, 100 nanomètres, ou 200 nanomètres. Dans certains modes de réalisation, la couche diélectrique comprend un ou 25 plusieurs matériaux isolants sélectionnés dans le groupe consistant en le dioxyde de silicium, le nitrure de silicium, l'oxynitrure de silicium, et n'importe quelle combinaison de ceux-ci. Dans certains modes de réalisation, la couche diélectrique a une épaisseur d'au moins environ 10 nanomètres, par exemple entre environ 10 nanomètres et environ 10.000 nanomètres, entre environ 10 nanomètres et environ 5.000 nanomètres, entre 50 30 nanomètres et environ 400 nanomètres, ou entre environ 100 nanomètres et environ 400 nanomètres, par exemple d'environ 50 nanomètres, 100 nanomètres, ou 200 nanomètres. Dans certains modes de réalisation, la couche diélectrique comprend de multiples couches de matériau isolant. La couche diélectrique peut comprendre deux couches isolantes, trois couches isolantes, ou plus. Chaque couche isolante peut comprendre un 35 matériau sélectionné parmi le dioxyde de silicium, l'oxynitrure de silicium, le nitrure de silicium, l'oxyde d'hafnium, l'oxyde de titane, l'oxyde de zirconium, l'oxyde de lanthane, 3033933 23 l'oxyde de baryum, et n'importe quelle combinaison de ceux-ci. Dans certains modes de réalisation, chaque couche isolante peut comprendre un matériau sélectionné dans le groupe consistant en le dioxyde de silicium, le nitrure de silicium, l'oxynitrure de silicium, et n'importe quelle combinaison de ceux-ci. Chaque couche isolante peut avoir une 5 épaisseur d'au moins environ 10 nanomètres, par exemple entre environ 10 nanomètres et environ 10.000 nanomètres, entre environ 10 nanomètres et environ 5.000 nanomètres, entre 50 nanomètres et environ 400 nanomètres, ou entre environ 100 nanomètres et environ 400 nanomètres, par exemple d'environ 50 nanomètres, 100 nanomètres, ou 200 nanomètres. 10 Dans certains modes de réalisation, la surface avant du substrat donneur semi- conducteur monocristallin (par exemple, un substrat donneur en silicium monocristallin) peut être oxydée thermiquement (au cours de quoi une partie du film de matériau semiconducteur déposé sera consumée) pour préparer le film d'oxyde semi-conducteur, ou le film d'oxyde semi-conducteur (par exemple, de dioxyde de silicium) peut être développé 15 par dépôt chimique en phase vapeur d'oxyde. Dans certains modes de réalisation, la surface avant du substrat donneur semi-conducteur monocristallin peut être oxydée thermiquement dans un four tel qu'un ASM A400 de la même manière que décrit ci-dessus. Dans certains modes de réalisation, les substrats donneurs sont oxydés pour réaliser une couche d'oxyde sur la couche de surface avant d'une épaisseur d'au moins 20 environ 10 nanomètres, par exemple entre environ 10 nanomètres et environ 10.000 nanomètres, entre environ 10 nanomètres et environ 5.000 nanomètres, ou entre environ 100 nanomètres et environ 800 nanomètres, par exemple d'environ 600 nanomètres. L'implantation d'ions peut être effectuée dans un instrument disponible dans le commerce, tel qu'un Applied Materials Quantum II, un Quantum LEAP, ou un Quantum X. 25 Les ions implantés comprennent le He, le H, le H2, ou des combinaisons de ceux-ci. L'implantation d'ions est effectuée avec une densité et une durée suffisantes pour former une couche d'endommagement dans le substrat donneur semi-conducteur. La densité d'implantation peut aller d'environ 1012 ions/cm2 à environ 1017 ions/cm2, par exemple d'environ 1014 ions/cm2 à environ 1017 ions/cm2, par exemple d'environ 1015 ions/cm2 à 30 environ 1016 ions/cm2. Les énergies d'implantation peuvent aller d'environ 1 keV à environ 3.000 keV, par exemple d'environ 5 keV à environ 1.000 keV, ou d'environ 5 keV à environ 200 keV, ou de 5 keV à environ 100 keV, ou de 5 keV à environ 80 keV. La profondeur de l'implantation détermine l'épaisseur de la couche de dispositif semiconductrice monocristalline dans la structure de SOI finale. Dans certains modes de 35 réalisation, il peut être souhaitable de soumettre les tranches donneuses semi- conductrices monocristallines, par exemple, les tranches donneuses de silicium 3033933 24 monocristallin, à un nettoyage après l'implantation. Dans certains modes de réalisation préférés, le nettoyage pourrait comprendre un nettoyage Piranha suivi d'un rinçage à l'eau déionisée et des nettoyages au SC1/SC2. Dans certains modes de réalisation de la présente invention, le substrat donneur 5 semi-conducteur monocristallin comportant une région d'implantation d'ions dans celui-ci formée par l'implantation d'ions hélium et/ou d'ions hydrogène est recuit à une température suffisante pour former un plan de clivage activé thermiquement dans le substrat donneur semi-conducteur monocristallin. Un exemple d'un outil approprié pourrait être un simple four électrique, tel qu'un modèle Blue M. Dans certains modes de 10 réalisation préférés, le substrat donneur semi-conducteur monocristallin dans lequel des ions ont été implantés est recuit à une température d'environ 200 °C à environ 350 °C, d'environ 225 °C à environ 350 °C, de préférence d'environ 350 °C. Le recuit thermique peut avoir lieu pendant un temps d'environ 2 heures à environ 10 heures, par exemple d'environ 2 heures. Un recuit thermique dans ces plages de température est suffisant 15 pour former un plan de clivage activé thermiquement. Après le recuit thermique pour activer le plan de clivage, la surface du substrat donneur semi-conducteur monocristallin est de préférence nettoyée. Dans certains modes de réalisation, le substrat donneur semi-conducteur monocristallin dans lequel des ions ont été implantés et optionnellement nettoyé et 20 optionnellement recuit est soumis à une activation de surface par plasma d'oxygène et/ou plasma d'azote. Dans certains modes de réalisation, l'outil d'activation de surface par plasma d'oxygène est un outil disponible dans le commerce, tel que ceux disponibles auprès de EV Group, tels que EVG®810LT Low Temp Plasma Activation System. La tranche donneuse semi-conductrice monocristalline dans laquelle des ions ont été 25 implantés et optionnellement nettoyée est chargée dans la chambre. Le vide est fait dans la chambre et elle est re-remplie avec du 02 ou du N2 à une pression inférieure à la pression atmosphérique pour, de ce fait, créer le plasma. La tranche donneuse semiconductrice monocristalline est exposée à ce plasma pendant le temps souhaité, qui peut aller d'environ 1 seconde à environ 120 secondes. L'oxydation de surface par plasma 30 d'oxygène ou d'azote est effectuée afin de rendre la surface avant du substrat donneur semi-conducteur monocristallin hydrophile et maniable pour sa liaison à un substrat support semi-conducteur monocristallin préparé conformément au procédé décrit ci-dessus. Après l'activation par plasma, la surface activée est rincée avec de l'eau déionisée. La tranche est ensuite essorée avant la liaison. 35 La couche de surface avant hydrophile du substrat donneur semi-conducteur monocristallin et la surface avant du substrat support semi-conducteur monocristallin, qui 3033933 25 est optionnellement oxydée, sont ensuite amenées en contact étroit pour former de ce fait une structure liée. La structure liée comprend une couche diélectrique, par exemple, un oxyde enterré, avec une partie de la couche diélectrique constituée par la surface avant oxydée du substrat support semi-conducteur monocristallin et une partie de la couche 5 diélectrique constituée par la surface avant oxydée du substrat donneur semi-conducteur monocristallin. Dans certains modes de réalisation, la couche diélectrique, par exemple, la couche d'oxyde enterré, a une épaisseur d'au moins environ 10 nanomètres, par exemple entre environ 10 nanomètres et environ 10.000 nanomètres, entre environ 10 nanomètres et environ 5.000 nanomètres, ou entre environ 100 nanomètres et environ 800 10 nanomètres, par exemple d'environ 600 nanomètres. Etant donné que la liaison mécanique est relativement fragile du fait de son maintien par les forces de van der Waal, la structure liée est en outre recuite pour solidifier la liaison entre la tranche donneuse et la tranche support. Dans certains modes de réalisation de la présente invention, la structure liée est recuite à une température 15 suffisante pour former un plan de clivage activé thermiquement dans le substrat donneur semi-conducteur monocristallin. Un exemple d'un outil approprié pourrait être un simple four électrique, tel que le modèle Bue M. Dans certains modes de réalisation préférés, la structure liée est recuite à une température d'environ 200 °C à environ 350 °C, d'environ 225 °C à environ 350 °C, de préférence d'environ 350 °C. Le recuit thermique peut avoir 20 lieu pendant un temps d'environ 0,5 heure à environ 10 heures, de préférence un temps d'environ 2 heures. Le recuit thermique dans ces plages de température est suffisant pour former un plan de clivage activé thermiquement. Après le recuit thermique pour activer le plan de clivage, la structure liée peut être clivée. Après le recuit thermique, la liaison entre le substrat donneur semi-conducteur 25 monocristallin et le substrat support semi-conducteur monocristallin est suffisamment résistante pour le lancement d'un transfert de couche par l'intermédiaire du clivage de la structure liée au niveau du plan de clivage. Le clivage peut s'effectuer conformément à des techniques connues dans l'art. Dans certains modes de réalisation, la structure liée peut être placée dans un poste de clivage classique fixée à des ventouses fixes sur un 30 côté et fixée à des ventouses supplémentaires sur un bras articulé sur l'autre côté. Une fissure est débutée à proximité de la fixation des ventouses et le bras mobile pivote autour de l'articulation, divisant la tranche. Le clivage retire une partie de la tranche donneuse semi-conductrice, laissant de ce fait une couche de dispositif semi-conductrice, de préférence une couche de dispositif de silicium, sur la structure composite de semi- 35 conducteur sur isolant. 3033933 26 Après le clivage, la structure clivée peut être soumise à un recuit à haute température afin de renforcer davantage la liaison entre la couche de dispositif transférée et le substrat support semi-conducteur monocristallin. Un exemple d'un outil approprié pourrait être un four vertical, tel qu'un ASM A400. Dans certains modes de réalisation 5 préférés, la structure liée est recuite à une température d'environ 1.000 °C à environ 1.200 °C, de préférence d'environ 1.000 °C. Le recuit thermique peut avoir lieu pendant un temps d'environ 0,5 heure à environ 8 heures, de préférence un temps d'environ 2 à 4 heures. Le recuit thermique dans ces plages de température est suffisant pour renforcer la liaison entre la couche de dispositif transférée et le substrat support semi-conducteur 10 monocristallin. Après le clivage et le recuit à haute température, la structure liée Peut être soumise à un processus de nettoyage destiné à retirer les minces particules d'oxyde thermique et de nettoyage de la surface. Dans certains modes de réalisation, la tranche donneuse semi-conductrice monocristalline peut être amenée à l'épaisseur et à la 15 régularité souhaitées en la soumettant à un processus de gravure en phase vapeur à l'acide chlorhydrique dans un réacteur épitaxial pour tranche unique à écoulement horizontal en utilisant du H2 en tant que gaz porteur. Dans certains modes de réalisation, une couche épitaxiale peut être déposée sur la couche de dispositif transférée. La tranche de SOI finie comprend le substrat support semi-conducteur monocristallin à haute 20 résistivité (par exemple, un substrat support en silicium monocristallin), une couche de piégeage de charges, une couche diélectrique (par exemple, une couche d'oxyde enterré) préparée à partir de l'oxydation du substrat donneur semi-conducteur monocristallin, et la couche de dispositif semi-conductrice (préparée en amincissant le substrat donneur), peut ensuite être soumise à des inspections de métrologie en fin de ligne et nettoyée à un 25 instant final en utilisant un processus SC1-SC2 type. Des puces radiofréquences de qualité améliorée peuvent être fabriquées à partir de cette tranche de SOI. Les parois d'oxyde réparties dans le silicium poreux empêchent la croissance des grains lors du recuit du silicium polycristallin. Par conséquent, le film d'élimination d'oscillations parasites maintient une grande aire de frontières de grains, et 30 par conséquent une densité élevée de pièges de charges. Enfin, dans les puces RF, les canaux conducteurs parasites ne sont pas induits, même si des étapes de traitement à haute température sont utilisées dans la fabrication des puces RF. L'invention ayant été décrite en détail, il sera évident que des modifications et des variantes sont possibles sans s'écarter de l'étendue de l'invention définie dans les 35 revendications jointes. 3033933 27 Etant donné que divers changements pourraient être apportés dans les compositions et les processus ci-dessus sans s'écarter de l'étendue de l'invention, il est voulu que tout sujet contenu dans la description ci-dessus soit interprété comme illustratif et non dans un sens limitatif. 5 Lors de la présentation d'éléments de la présente invention ou du ou des modes de réalisation préférés de celle-ci, les articles « un », « le », et « ledit » sont destinés à signifier qu'il y a un ou plusieurs des éléments. Les termes « comprenant », « incluant » et « ayant » sont destinés à être inclusifs et signifient qu'il peut y avoir des éléments supplémentaires autres que les éléments énumérés. 10 REVENDICATIONS1. Structure multicouche comprenant : un substrat support semi-conducteur monocristallin comprenant deux surfaces principales généralement parallèles, dont l'une est une surface avant du substrat support semi-conducteur monocristallin et l'autre est une surface arrière du substrat support semiconducteur monocristallin, un bord circonférentiel joignant les surfaces avant et arrière du substrat support semi-conducteur monocristallin, un plan central entre la surface avant et la surface arrière du substrat support semi-conducteur monocristallin, une région de surface avant ayant une profondeur D, telle que mesurée à partir de la surface avant et vers le plan central, et une région de corps entre les surfaces avant et arrière du substrat support semi-conducteur monocristallin, dans laquelle la région de surface avant comprend des pores, chacun des pores comprenant une surface de fond et une surface de paroi latérale, et en outre dans laquelle les pores sont remplis avec un matériau semi- conducteur amorphe, un matériau semi-conducteur polycristallin, ou un oxyde semi- conducteur ; une couche diélectrique en contact avec la surface avant du substrat support semi-conducteur monocristallin ; et une couche de dispositif semi-conductrice monocristalline en contact avec la couche diélectrique. 2. Structure multicouche selon la revendication 1, dans laquelle le substrat support semi-conducteur monocristallin et la couche de dispositif semi-conductrice monocristalline comprennent du silicium. 3. Structure multicouche selon la revendication 1, dans laquelle le substrat support semi-conducteur monocristallin comprend une tranche de silicium découpée dans un lingot de silicium monocristallin obtenu par le procédé de Czochralski ou le procédé de croissance par zone flottante. 4. Structure multicouche selon la revendication 1, dans laquelle le substrat support semi-conducteur monocristallin a une résistivité volumique entre environ 500 Ohm-cm et environ 100.000 Ohm-cm, ou entre environ 1.000 Ohm-cm et environ 100.000 Ohm-cm, ou entre environ 1.000 Ohm-cm et environ 10.000 Ohm-cm, ou entre environ 2.000 Ohm-cm et environ 10.000 Ohm-cm, ou entre environ 3.000 Ohm-cm et environ 10.000 Ohm-CM. 5. Structure multicouche selon la revendication 1, dans laquelle le substrat support semi-conducteur monocristallin a une résistivité volumique entre environ 3.000 Ohm-cm et environ 5.000 Ohm-cm. 3033933 29 6. Structure multicouche selon la revendication 1, dans laquelle la région de surface avant du substrat support semi-conducteur monocristallin a une profondeur, D, entre environ 0,1 micromètre et environ 50 micromètres, telle que mesurée à partir de la surface avant du substrat support semi-conducteur monocristallin vers les surfaces de 5 fond des pores. 7. Structure multicouche selon la revendication 1, dans laquelle la région de surface avant du substrat support semi-conducteur monocristallin a une profondeur, D, entre environ 0,3 micromètre et environ 20 micromètres, entre environ 1 micromètre et environ 10 micromètres, ou entre environ 1 micromètre et environ 5 micromètres, telle 10 que mesurée à partir de la surface avant du substrat support semi-conducteur monocristallin vers les surfaces de fond des pores. 8. Structure multicouche selon la revendication 1, dans laquelle la région de surface avant du substrat support semi-conducteur monocristallin comprend des pores avec une densité de pores entre environ 5 % et environ 80 %, ou entre environ 5 % et 15 environ 50%. 9. Structure multicouche selon la revendication 1, dans laquelle les pores ont une profondeur moyenne entre environ 1 micromètre et environ 10 micromètres, telle que mesurée à partir de la surface avant du substrat support semi-conducteur monocristallin vers les surfaces de fond des pores. 20 10. Structure multicouche selon la revendication 1, dans laquelle les pores ont une profondeur moyenne entre environ 1 micromètre et environ 5 micromètres, telle que mesurée à partir de la surface avant du substrat support semi-conducteur monocristallin vers les surfaces de fond des pores. 11. Structure multicouche selon la revendication 1, dans laquelle les pores ont un 25 diamètre moyen entre environ 1 nanomètre et environ 1.000 nanomètres, tel que mesuré en n'importe quel point le long de la paroi latérale des pores, ou entre environ 2 nanomètres et environ 200 nanomètres, tel que mesuré en n'importe quel point le long de la paroi latérale des pores. 12. Structure multicouche selon la revendication 1, dans laquelle la surface de 30 fond et la surface de paroi latérale de chacun des pores comprennent un film d'oxyde semi-conducteur. 13. Structure multicouche selon la revendication 1, dans laquelle les pores sont remplis avec un matériau semi-conducteur amorphe. 14. Structure multicouche selon la revendication 1, dans laquelle les pores sont 35 remplis avec du silicium amorphe. 3033933 30 15. Structure multicouche selon la revendication 1, dans laquelle les pores sont remplis avec un matériau semi-conducteur polycristallin. 16. Structure multicouche selon la revendication 1, dans laquelle les pores sont remplis avec du silicium polycristallin. 5 17. Structure multicouche selon la revendication 1, dans laquelle les pores sont remplis avec un oxyde semi-conducteur. 18. Structure multicouche selon la revendication 1, dans laquelle les pores sont remplis avec du dioxyde de silicium. 19. Structure multicouche selon la revendication 1, dans laquelle la couche 10 diélectrique comprend un matériau sélectionné dans le groupe consistant en le dioxyde de silicium, le nitrure de silicium, l'oxynitrure de silicium, l'oxyde d'hafnium, l'oxyde de titane, l'oxyde de zirconium, l'oxyde de lanthane, l'oxyde de baryum, et une combinaison de ceux-ci. 20. Structure multicouche selon la revendication 1, dans laquelle la couche 15 diélectrique comprend un matériau sélectionné dans le groupe consistant en le dioxyde de silicium, l'oxynitrure de silicium, le nitrure de silicium, et n'importe quelle combinaison de ceux-ci. 21. Structure multicouche selon la revendication 1, dans laquelle la couche diélectrique comprend une pluralité de couches, chaque couche isolante dans la pluralité 20 de couches comprenant un matériau sélectionné dans le groupe consistant en le dioxyde de silicium, l'oxynitrure de silicium, et le nitrure de silicium. 22. Structure multicouche selon la revendication 1, dans laquelle la couche diélectrique a une épaisseur d'au moins environ 10 nanomètres, par exemple entre environ 10 nanomètres et environ 10.000 nanomètres, entre environ 10 nanomètres et 25 environ 5.000 nanomètres, entre 50 nanomètres et environ 400 nanomètres, ou entre environ 100 nanomètres et environ 400 nanomètres, par exemple d'environ 50 nanomètres, 100 nanomètres, ou 200 nanomètres. 23. Procédé de formation d'une structure multicouche, le procédé comprenant : la mise en contact d'une surface avant d'un substrat support semi-conducteur 30 monocristallin avec une solution de gravure pour, de ce fait, graver des pores dans une région de surface avant du substrat support semi-conducteur monocristallin, dans lequel le substrat support semi-conducteur monocristallin comprend deux surfaces principales généralement parallèles, dont l'une est la surface avant du substrat support semiconducteur monocristallin et l'autre est une surface arrière du substrat support semi- 35 conducteur monocristallin, un bord circonférentiel joignant les surfaces avant et arrière du substrat support semi-conducteur monocristallin, un plan central entre la surface avant et 3033933 31 la surface arrière du substrat support semi-conducteur monocristallin, la région de surface avant ayant une profondeur, D, telle que mesurée à partir de la surface avant et vers le plan central, et une région de corps entre les surfaces avant et arrière du substrat support semi-conducteur monocristallin, dans lequel chacun des pores comprend une surface de 5 fond et une surface de paroi latérale ; l'oxydation de la surface de fond et de la surface de paroi latérale de chacun des pores ; le remplissage de chacun des pores ayant la surface de fond oxydée et la surface de paroi latérale oxydée avec un matériau semi-conducteur amorphe, un matériau semi- 10 conducteur polycristallin, ou un oxyde semi-conducteur ; et la liaison d'une couche diélectrique sur une surface avant d'un substrat donneur semi-conducteur monocristallin à la surface avant du substrat support semi-conducteur monocristallin pour, de ce fait, former une structure liée, dans lequel le substrat donneur semi-conducteur monocristallin comprend deux surfaces principales généralement 15 parallèles, dont l'une est la surface avant du substrat donneur semi-conducteur et l'autre est une surface arrière du substrat donneur semi-conducteur, un bord circonférentiel joignant les surfaces avant et arrière du substrat donneur semi-conducteur, et un plan central entre les surfaces avant et arrière du substrat donneur semi-conducteur. 24. Procédé selon la revendication 23, dans lequel le substrat support semi- 20 conducteur monocristallin et le substrat donneur semi-conducteur monocristallin comprennent du silicium. 25. Procédé selon la revendication 23, dans lequel le substrat support semiconducteur monocristallin et le substrat donneur semi-conducteur monocristallin comprennent une tranche de silicium découpée dans un lingot de silicium monocristallin 25 obtenu par le procédé de Czochralski ou le procédé de croissance par zone flottante. 26. Procédé selon la revendication 23, dans lequel le substrat support semiconducteur monocristallin a une résistivité volumique entre environ 500 Ohm-cm et environ 100.000 Ohm-cm, ou entre environ 1.000 Ohm-cm et environ 100.000 Ohm-cm, ou entre environ 1.000 Ohm-cm et environ 10.000 Ohm-cm, ou entre environ 2.000 Ohm- 30 cm et environ 10.000 Ohm-cm, ou entre environ 3.000 Ohm-cm et environ 10.000 Ohm- CM. 27. Procédé selon la revendication 23, dans lequel le substrat support semiconducteur monocristallin a une résistivité volumique entre environ 3.000 Ohm-cm et environ 5.000 Ohm-cm. 3033933 32 28. Procédé selon la revendication 23, dans lequel la région de surface avant du substrat support semi-conducteur monocristallin est gravée avec une densité de pores entre environ 5 % et environ 80 %, ou entre environ 5 % et environ 50 %. 29. Procédé selon la revendication 23, dans lequel la région de surface avant du 5 substrat support semi-conducteur monocristallin est mise en contact avec la solution de gravure pendant un temps suffisant pour graver des pores à une profondeur moyenne entre environ 1 micromètre et environ 10 micromètres, telle que mesurée à partir de la surface avant du substrat support semi-conducteur monocristallin vers les surfaces de fond des pores. 10 30. Procédé selon la revendication 23, dans lequel la région de surface avant du substrat support semi-conducteur monocristallin est mise en contact avec la solution de gravure pendant un temps suffisant pour graver des pores à une profondeur moyenne entre environ 1 micromètre et environ 5 micromètres, telle que mesurée à partir de la surface avant du substrat support semi-conducteur monocristallin vers les surfaces de 15 fond des pores. 31. Procédé selon la revendication 23, dans lequel la région de surface avant du substrat support semi-conducteur monocristallin est mise en contact avec la solution de gravure pendant un temps suffisant pour graver des pores avec un diamètre moyen entre environ 1 nanomètre et environ 1.000 nanomètres, tel que mesuré en n'importe quel point 20 le long de la paroi latérale des pores. 32. Procédé selon la revendication 23, dans lequel la région de surface avant du substrat support semi-conducteur monocristallin est mise en contact avec la solution de gravure pendant un temps suffisant pour graver des pores avec un diamètre moyen entre environ 2 nanomètres et environ 200 nanomètres, tel que mesuré en n'importe quel point 25 le long de la paroi latérale des pores. 33. Procédé selon la revendication 23, dans lequel la région de surface avant du substrat support semi-conducteur monocristallin comprenant des pores est séchée après la gravure. 34. Procédé selon la revendication 23, dans lequel la surface de fond et la surface 30 de paroi latérale de chacun des pores sont oxydées en mettant le substrat support semi- conducteur monocristallin comprenant les pores dans la région de surface avant de celui-ci en contact avec une atmosphère ambiante comprenant de l'oxygène. 35. Procédé selon la revendication 34, dans lequel l'atmosphère ambiante comprenant de l'oxygène est de l'air. 35 36. Procédé selon la revendication 23, dans lequel la surface de fond et la surface de paroi latérale de chacun des pores sont oxydées par une oxydation anodique. 3033933 33 37. Procédé selon la revendication 36, dans lequel l'oxydation anodique a lieu dans un électrolyte d'anodisation comprenant de l'acide sulfurique. 38. Procédé selon la revendication 23, dans lequel les pores sont remplis avec un matériau semi-conducteur amorphe. 5 39. Procédé selon la revendication 23, dans lequel les pores sont remplis avec du silicium amorphe. 40. Procédé selon la revendication 23, dans lequel les pores sont remplis avec un matériau semi-conducteur polycristallin. 41. Procédé selon la revendication 23, dans lequel les pores sont remplis avec du 10 silicium polycristallin. 42. Procédé selon la revendication 23, dans lequel les pores sont remplis avec un oxyde semi-conducteur. 43. Procédé selon la revendication 23, dans lequel les pores sont remplis avec du dioxyde de silicium. 15 44. Procédé selon la revendication 24, comprenant en outre le chauffage de la structure liée à une température et pendant un temps suffisants pour renforcer la liaison entre la couche diélectrique de la structure donneuse semi-conductrice et l'oxyde semiconducteur sur la surface avant du substrat support semi-conducteur monocristallin. 45. Procédé selon la revendication 23, dans lequel le substrat donneur semi- 20 conducteur monocristallin comprend un plan de clivage. 46. Procédé selon la revendication 45, comprenant en outre le clivage mécanique de la structure liée au niveau du plan de clivage du substrat donneur semi-conducteur monocristallin pour, de ce fait, préparer une structure clivée comprenant le substrat support semi-conducteur monocristallin, la couche d'oxyde semi-conducteur, la couche 25 diélectrique en contact avec la couche d'oxyde semi-conducteur, et une couche de dispositif semi-conductrice monocristalline en contact avec la couche diélectrique. 47. Procédé selon la revendication 46, comprenant en outre le chauffage de la structure clivée à une température et pendant un temps suffisants pour renforcer la liaison entre la couche de dispositif semi-conductrice monocristalline et le substrat support semi- 30 conducteur monocristallin.