Brevet FR3030155A1 — publié le 20160617

Multiplexeur analogique Des modes de réalisation de l'invention concernent les multiplexeurs analogiques, et plus précisément les multiplexeurs analogiques capables de faire passer des signaux haute tension avec des basses tensions de commande _tout en étant compatible avec un mode dit « rechange à froid » ou « cold spare » selon un dénomination anglo-saxonne bien connue de l'homme du métier. Généralement un multiplexeur analogique comprend plusieurs voies connectant respectivement plusieurs entrées à une sortie. Chaque voie comprend généralement un circuit CMOS commandable. Lorsque le multiplexeur est alimenté, l'une des voies est sélectionnée pour faire transmettre le signal présent à l'entrée correspondante vers la sortie. Lorsque le multiplexeur est dans le mode « cold spare », il n'est pas sous tension, et il est susceptible de remplacer un autre multiplexeur auquel il est connecté dans le cas où cet autre multiplexeur est défectueux. Cela étant, dans le mode « cold spare », le multiplexeur ne doit pas perturber le fonctionnement de l'autre multiplexeur, notamment en termes de consommation de courant. Selon un mode de réalisation, il est proposé un multiplexeur analogique dont les tensions grille-source et substrat-source des commutateurs analogiques sont contrôlées de façon à assurer la linéarité et le fonctionnement des commutateurs dans toute la gamme des signaux d'entrée et de sortie et réduire autant que possible les courants de fuite des commutateurs analogiques lorsque ceux-ci sont dans leur état bloqué. Selon un mode de réalisation, il est également proposé un multiplexeur analogique dont les commutateurs analogiques haute tension sont compatibles avec une technologie de commande faible tension. 3030155 2 Selon un autre mode de réalisation, il est encore proposé un multiplexeur analogique compatible avec le mode dit « cold spare ». Ainsi, selon un aspect, il est proposé un multiplexeur analogique comprenant plusieurs entrées et une sortie et plusieurs 5 circuits de commutation respectivement connectés entre les entrées et ladite sortie. Selon une caractéristique générale de cet aspect, chaque circuit de commutation comprend - un premier module de commutation du type NMOS 10 possédant un état passant et un état bloqué, - un deuxième module de commutation du type PMOS possédant un état passant et un état bloqué, les premier et deuxième modules de commutation étant connectés en parallèle entre l'entrée correspondante et la sortie, 15 - un premier module de contrôle destiné à être alimenté par une première tension d' alimentation et configuré pour réduire les courants de fuite du premier module de commutation lorsque le premier module de commutation est dans son état bloqué, et 20 - un deuxième module de contrôle destiné à être alimenté par une deuxième tension d'alimentation et configuré pour réduire les courants de fuite du deuxième module de commutation lorsque le deuxième module de commutation est dans son état bloqué. 25 En outre, le multiplexeur comprend au moins un circuit de sélection de tension configuré pour délivrer ladite deuxième tension d'alimentation qui est égale à la plus grande de la première tension d'alimentation et des tensions présentes à l'entrée et à la sortie. Ce circuit sélecteur de tension contribue au bon fonctionnement 30 du circuit de commutation dans un mode de fonctionnement normal (multiplexeur alimenté) ou bien dans un mode « cold spare ». Pour être compatible avec le mode dit « cold spare », le premier module de contrôle et le deuxième module de contrôle sont en outre avantageusement configurés de façon à ce que, lorsque la 3030155 3 première tension d'alimentation est nulle, les deux modules de commutation soient bloqués et toute consommation de courant au niveau de l'entrée et de la sortie soit nulle ou quasi nulle (aux fuites près) et en pratique inférieure à un seuil. 5 Ce seuil dépend essentiellement de la technologie utilisée et de la géométrie des transistors et est avantageusement déterminé par l'homme du métier de façon à ce que le multiplexeur non alimenté (en mode « cold spare ») ne perturbe pas le fonctionnement normal d'un autre multiplexeur auquel il est connecté. Ce seuil peut être par 10 exemple de l'ordre de 0,1% d'une consommation normale de courant en présence de la première tension d'alimentation non nulle. A titre indicatif ce seuil peut être de l'ordre de 0,1 1.1A. Le premier module de commutation peut avantageusement comprendre deux transistors NMOS à drain étendu connectés en série 15 entre l'entrée et la sortie et ayant leurs sources et substrats mutuellement connectés. Un tel montage est communément désigné par l'homme du métier sous l'acronyme anglo-saxon « back to back switch », ce qui permet de contrôler complètement la tension grille-source des deux 20 transistors NMOS à drain étendu. De la même manière, le deuxième module de commutation peut comprend deux transistors PMOS à drain étendu connectés en série entre l'entrée et la sortie et ayant leurs sources et substrats mutuellement connectés. 25 Avantageusement, l'utilisation des deux modules de commutation, respectivement du type NMOS et du type PMOS, connectés en parallèle entrée l'entrée et la sortie, permet de couvrir toute la gamme dynamique des signaux d'entrée et de sortie. Par ailleurs, comme l'entrée et la sortie sont connectées aux 30 drains des transistors NMOS et PMOS à drain étendu, on peut obtenir des impédances d'entrée et de sortie plus élevées. Selon un mode de réalisation, le premier module de contrôle comprend un premier bloc de commande commandable par un premier signal de commande binaire et configuré pour lorsque le premier 3030155 4 signal de commande binaire a une première valeur logique, tirer à la masse les grilles et les substrats des transistors NMOS du premier module de commutation de façon à le placer dans son état bloqué. Le premier module de contrôle peut comprendre en outre un 5 premier bloc d'entrée connecté à ladite entrée correspondante et configuré pour lorsque le premier signal de commande binaire a sa deuxième valeur logique correspondant à un état passant du premier module de commutation, asservir les tensions de grilles des transistors NMOS du premier module de commutation sur la tension présente à 10 l'entrée et limiter ces tensions de grille à la première tension d' alimentation. Selon un autre mode de réalisation, ledit deuxième module de contrôle est commandable par un deuxième signal de commande binaire, avantageusement complémentaire du premier signal binaire, et 15 configuré pour lorsque le deuxième signal de commande binaire a une première valeur logique, tirer à la deuxième tension d'alimentation, les grilles et les substrats des transistors PMOS du deuxième module de commutation de façon à le placer dans son état bloqué. Le deuxième module de commande peut être en outre configuré 20 pour lorsque le deuxième signal de commande binaire a sa deuxième valeur logique correspondant à un état passant du deuxième module de commutation, laisser les sources et substrats des transistors PMOS du deuxième module de commutation flottants et appliquer sur les grilles de ces transistors PMOS du deuxième module de commutation une 25 tension de grille voisine de la première tension d'alimentation. Selon encore un autre mode de réalisation, le circuit de sélection de tension du multiplexeur analogique comprend un transistor additionnel PMOS à drain étendu dont la grille est reliée à sa source par une résistance et alimentée par une source de courant, la 30 source du transistor additionnel étant connectée à ladite entrée et à la sortie par des diodes en inverse, la source étant destinée à délivrer ladite deuxième tension d'alimentation. Le multiplexeur analogique est avantageusement réalisé de façon intégrée. 3030155 5 D'autre avantages et caractéristiques de l'invention apparaîtront à l'étude de la description détaillée de modes de réalisation, pris à titre d'exemples non limitatifs et illustrés par les dessins annexés sur lesquels : 5 - la figure 1 présente un schéma bloc d'un exemple de multiplexeur analogique selon l'invention, - les figures 2 à 3 sont relatives à différents modes de réalisation d'un multiplexeur analogique selon l'invention, et 10 - les figures 4 à 5 sont relatives à un schéma d'affection des broches d'un multiplexeur analogique selon l'invention et à un mode de fonctionnement dit « cold spare ». La figure 1 montre un schéma des différents étages d'un multiplexeur analogique MA, par exemple de 16 voies, selon 15 l'invention incorporé au sein d'un circuit intégré CI. Le multiplexeur comporte un étage de commutation 3. L'étage de commutation 3 contient plusieurs circuits de commutation CCi associés aux voies correspondantes, par exemple 16 circuits de commutation CC1 à CC16, et connectés entre plusieurs entrées BE1 à 20 BE16 et une sortie BS. En fonction d'un signal de sélection SS appliqué sur la voie correspondante, le circuit de commutation correspondant est passant pour transmettre le signal d'entrée de la voie correspondante vers la sortie du multiplexeur analogique, ou bien est bloqué. 25 Un étage d'entrée d'adresse et de conversion de niveau 1 reçoit l'adresse numérique AO à A3 d'une voie à traiter, un signal d'activation ENb et un signal de référence VREF à ses entrées. Le signal d'activation est ensuite converti en le signal de sélection SS. Un étage de décodage 2 transmet ensuite le signal de sélection 30 SS au circuit de commutation analogique correspondant de la voie à traiter en fonction de l'adresse numérique reçue de l'étage précédent. Avantageusement, l'étage de commutation 3 comporte aussi un circuit de sélection de tension CST configuré pour assurer le bon fonctionnement du multiplexeur analogique notamment dans le mode 3030155 6 dit « cold spare ». L'architecture et le fonctionnement du circuit de sélection de tension CST seront détaillés ci-après. Le multiplexeur analogique possède en outre un étage de protection 4 protégeant l'ensemble du multiplexeur analogique contre 5 des éventuelles décharges électrostatiques. Comme tous les circuits de commutation CC1 à CC16 situés dans l'étage de commutation 3 sont identiques, on va maintenant décrire l'un des circuits de commutation CCi en se référant plus particulièrement aux figures 2 à 3. 10 Comme illustré sur la figure 2, le circuit de commutation CCi comporte - un premier module de commutation du type NMOS 5 possédant un état passant et un état bloqué, - un deuxième module de commutation du type PMOS 6 15 possédant un état passant et un état bloqué, - un premier module de contrôle 7 dédié au premier module de commutation du type NMOS 5 et - un deuxième module de contrôle 8 dédié au deuxième module de commutation du type PMOS 6. 20 Le signal de sélection SS comprend en fait ici un premier signal de commande binaire SCB1 et un deuxième signal de commande binaire SCB2. Les deux signaux sont complémentaires comme on le verra plus en détails ci-après. Lorsque le multiplexeur est dans un mode de fonctionnement 25 normal, c'est-à-dire alimenté par la tension d'alimentation Vdd non nulle et que le premier signal de commande binaire SCB1 est à l'état bas et que par conséquent le deuxième signal binaire SCB2 est à l'état haut, le circuit de commutation CCi est dans son état passant. Par contre, lorsque le premier signal de commande binaire 30 SCB1 est à l'état haut et que par conséquent le deuxième signal de commande binaire SCB2 est à l'état bas, le circuit de commutation CCi est dans son état bloqué. Les deux modules de commutation 5 et 6 sont connectés en parallèle entre l'entrée correspondante BEi et la sortie BS. Cette 3030155 7 structure ayant d'un coté un commutateur NMOS et de l'autre un commutation PMOS permet avantageusement d'assurer le fonctionnement du circuit de commutation CCi dans toute la gamme dynamique des signaux d'entrée. 5 Le premier module de commutation 5 comporte deux transistors NMOS 51 et 52 à drain étendu, de structure classique et connue en soi, connectés en série entre l'entrée BEi et la sortie BS. Les sources et substrats des deux transistors NMOS 51 et 52 sont mutuellement connectés. 10 Par analogie, le deuxième module de commutation 6 comporte deux transistors PMOS 61 et 62 à drain étendu connectés en série entre l'entrée BEi et la sortie BS et ayant leurs sources et substrats mutuellement connectés. Ainsi, les modules de commutation peuvent supporter des 15 signaux d'entrée et de sortie en haute tension, par exemple jusqu'à 16 V. L'utilisation des transistors 51, 52, 61 et 62 à drain étendu permet de supporter de tels signaux d'entrée haute tension (par exemple jusqu'à 16 volts) tout en utilisant une technologie basse 20 tension pour alimenter les grilles ces transistors (typiquement de l'ordre de quelques volts). Les impédances d'entrée et de sortie sont également élevées parce que l'entrée correspondante et la sortie du module de commutation sont connectées aux drains des transistors à drain étendu. 25 Par ailleurs, comme les sources et substrats de ces transistors 51, 52, 61 et 62 à drain étendu de chaque module de commutation sont mutuellement connectés à un noeud interne 50 et 60 (montage communément désigné par l'homme du métier sous l'acronyme anglo-saxon « back to back switch »), les tensions grille-source et substrat- 30 source des transistors à drain étendu peuvent être contrôlées, ce qui permet d'obtenir une linéarité élevée pour les modules de commutation et de réduire autant que possible les courants de fuite lorsque les modules de commutation sont dans leur état bloqué, comme on le verra plus en détails ci-après. 3030155 8 Le premier module de contrôle 7 montré sur la figure 2 comprend un premier bloc de commande 9, commandable par le premier signal de commande binaire SCB1 et comportant deux transistors auxiliaires NMOS à drain étendu 91 et 92. Le drain du 5 transistor auxiliaire NMOS 91 est connecté aux grilles des deux transistors NMOS 51 et 52 à drain étendu du premier module de commutation 5. Le drain du transistor auxiliaire NMOS 92 est connecté aux sources et substrats des deux transistors NMOS 51 et 52 à drain étendu du premier module de commutation 5. Les grilles des 10 transistors auxiliaires NMOS 91 et 92 sont commandables par le premier signal de commande binaire SCB1 et les sources de ces transistors auxiliaires sont connectées à la masse Vss. Lorsque le premier signal de commande binaire SCB1 a une première valeur logique, par exemple 3,3 V (état haut), les transistors 15 auxiliaires NMOS 91 et 92 sont dans leur état passant et les grilles et les substrats des transistors NMOS 51 et 52 du premier module de commutation 5 sont donc tirés à la masse Vss. Par conséquent, les transistors NMOS 51 et 52 du premier module de commutation 5 sont bloqués et le premier module de commutation 5 est alors placé dans 20 sont état bloqué. Les courants de fuite sont avantageusement limités du fait que les grilles, sources et substrats des NMOS 51 et 52 sont tirés à la masse. Le premier module de contrôle 7 comprend en outre un premier bloc d'entrée 10 comportant un transistor PMOS 101 à drain étendu 25 monté en suiveur dont la grille est connectée à ladite entrée correspondante BEi. Son drain est connecté à la masse Vss et sa source est connectée aux grilles des transistors NMOS 51 et 52 à travers une première diode haute tension Dl et à la première tension d'alimentation Vdd à travers une source de courant. 30 Une deuxième diode haute tension D2 est connectée entre la source et la grille du transistor PMOS 101. Les deux diodes Dl et D2 sont destinés à assurer une protection du transistor 101 et aussi une protection supplémentaire des transistors 51 et 52. 3030155 9 Lorsque le premier signal de commande binaire SCB1 a sa deuxième valeur logique, par exemple OV (état bas), les transistors 91 et 92 sont bloqués. La tension Vgnmos des grilles des transistors NMOS 51 et 52 est égale à la différence entre la tension du signal 5 d'entrée et la tension de seuil du transistor PMOS 101. Le premier module de commutation du type NMOS 5 est donc susceptible d'être passant. Néanmoins, la tension Vgnmos est également limitée par la tension d'alimentation Vdd. Si la tension du signal d'entrée est proche 10 de la tension Vdd, la tension Vgnmos ne sera pas suffisamment grande pour que les transistors NMOS 51 et 52 soient effectivement en état passant. Dans ce cas le premier module de commutation 5 est dans son état bloqué et ne peut pas transmettre le signal d'entrée vers la sortie. Le signal sera alors transmis par le deuxième module de commutation 15 6. On décrit maintenant l'architecture du deuxième module de contrôle 8, commandable par le deuxième signal de commande binaire SCB2, complémentaire du premier signal de commande binaire SCB1. Le deuxième module de contrôle 8 est alimenté par une 20 deuxième tension d'alimentation Vmax qui, est délivrée par le circuit de sélection de tension CST et qui, comme on le verra ci-après, est égale à la plus grande de la tension Vdd et des tensions présentes aux bornes BEi et BS (Vmax = Max (VBEi, VBS, Vdd)). Lorsque le multiplexeur est dans un mode de fonctionnement 25 normal, c'est-à-dire alimenté par la tension d'alimentation Vdd non nulle, la tension Vmax est égale à Vdd. Le deuxième module de contrôle 8 comporte un comparateur 80 dont les deux entrées sont couplées respectivement aux premier et deuxième signaux de commande binaire SCB1 et SCB2. La borne 30 d'alimentation positive est connectée à ladite deuxième tension d'alimentation Vmax. La borne d'alimentation négative est connectée à la masse Vss. Une première sortie du comparateur 80 est connectée à la grille d'un transistor de contrôle PMOS 81 à drain étendu dont la source est 3030155 10 connectée à la deuxième tension d'alimentation Vmax et dont le drain est connecté aux sources et substrats des deux transistors PMOS 61 et 62 à drain étendu du deuxième module de commutation 6. Une deuxième sortie du comparateur 80 est couplée aux grilles 5 des deux transistors PMOS 61 et 62 du deuxième module de commutation 6. Lorsque le deuxième signal de commande SCB2 a une première valeur logique, par exemple 0 V, la tension Vgpmos des grilles des deux transistors PMOS 61 et 62 est égale à la deuxième tension 10 d'alimentation Vmax et la tension de la grille du transistor de contrôle 81 égale à une tension statique valant par exemple 12 V. Cette tension statique est choisie pour que, lorsque le signal SCB2 a état haut, les transistors 61 et 62 soient passants pour des signaux d'entrée proches de la tension d'alimentation Vdd et pour que 15 les tensions de grille-source des transistors PMOS 61 et 62 ne dépassent pas une limite fixée, par exemple 4,8 V. Vmax valant ici Vdd, par exemple 16 V, le transistor de contrôle 81 est donc en état passant et la tension des sources et des substrats des deux transistors PMOS 61 et 62 est tirée à la deuxième 20 tension d'alimentation Vmax. Comme la tension Vgpmos des grilles des deux transistors PMOS 61 et 62 est aussi égale à la deuxième tension d'alimentation Vmax, le deuxième module de commutation du type PMOS 6 est en état bloqué et les courants de fuite sont minimisés du fait que les 25 tensions de grille, source et substrat des transistors PMOS 61 et 62 sont tirées à Vdd. Lorsque le deuxième signal de commande binaire SCB2 bascule à sa deuxième valeur logique (état haut), par exemple 3,3 V, la tension Vgpmos vaut 12 V et la tension de grille du transistor de contrôle 81 30 est égale à la deuxième tension d'alimentation Vmax (Vdd). Dans cette circonstance, le transistor de contrôle 81 est en état bloqué. En conséquence, les sources et substrats des transistors PMOS 61 et 62 du deuxième module de commutation 6 sont rendus flottants 3030155 11 et le deuxième module de commutation du type PMOS 6 est susceptible d'être en état passant. En fait, le deuxième module de commutation du type PMOS 6 n'est réellement passant que lorsque les tensions des signaux d'entrée 5 dépassent la somme de la tension statique (12V) et de la tension de seuil des transistors PMOS 61 et 62 du deuxième module de commutation 6. Le deuxième module de commutation 6 est ainsi configuré pour prendre le relais du premier module de commutation 5 lorsque les 10 tensions des signaux d'entrée sont proches de la première tension d'alimentation Vdd, typiquement pour des signaux compris entre environ 13 volts et Vdd (16 volts). Ainsi en fonction de la tension du signal d'entrée, lorsque les signaux SCB1 et SCB2 ont respectivement leurs états logiques bas et 15 haut, soit l'un des deux modules de commutation 5 et 6 est passant ou bloqué et l'autre bloqué ou passant, soit les deux modules de commutation sont passants. Dans la plupart des cas, la première tension d'alimentation Vdd est plus grande que celles des signaux d'entrée et de sortie. 20 Cependant, lorsque le multiplexeur analogique est en mode dit « cold spare » et complètement éteint, la première tension d'alimentation Vdd égale à zéro. Les tensions des signaux d'entrée et de sortie peuvent alors être plus grandes que celle de Vdd. Pour assurer le fonctionnement du deuxième module de 25 commutation du type PMOS 6, l'étage de commutation 3 comprend en outre au moins un circuit de sélection de tension CST tel que celui illustré sur la figure 3. Le circuit de sélection de tension CST comporte ici un transistor additionnel PMOS TA à drain étendu dont la grille est reliée 30 à sa source par une résistance et alimentée par une source de courant. La source du transistor additionnel TA est connectée à toutes les entrées BEi et à la sortie BS de l'étage de commutation 3 par des diodes D3 et D4 en inverse. La source du transistor additionnel TA est destinée à délivrer la deuxième tension d'alimentation Vmax. 3030155 12 Comme on l'a expliqué ci-avant, lorsque la tension d'alimentation Vdd est plus grande que la plus grande des signaux d'entrée correspondant et de sortie, le transistor additionnel PMOS TA fonctionne comme un commutateur et il n'y a pas de chute de tension 5 entre son drain et sa source. La deuxième tension d'alimentation Vmax vaut alors Vdd. Dans le mode « cold spare », la tension d'alimentation Vdd est égale à 0 et la source de courant est donc en mode éteint. La deuxième tension d'alimentation Vmax est alors égale à la plus grande tension 10 de la tension d'entrée présente à l'entrée correspondante BEi correspondante et de la tension de sortie diminuée de la tension de seuil de la diode D3 ou D4. Ainsi, la plus grande tension parmi la première tension d'alimentation Vdd et les tensions des signaux d'entrée et de sortie est 15 toujours sélectionnée par ce circuit de sélection de tension CST. On se réfère maintenant aux figures 4 à 5 pour illustrer un schéma d'affectation des broches du multiplexeur analogique selon l'invention et un mode de réalisation des deux multiplexeurs analogiques en mode dit « cold spare ». 20 La figure 4 illustre effectivement un schéma d'affectation des broches du multiplexeur analogique qui vient d'être décrit possédant 16 entrées IN1 à IN16 (correspondant aux 16 bornes BEI à BE16 de la figure 1) et une sortie. Les broches ADDR AO à A3 sont configurées pour recevoir l'adresse numérique de la voie à traiter et la broche ENb 25 permet d'activer le multiplexeur. Il y a aussi les broches liées aux signaux de tensions d'alimentation tels que +Vs, -Vs, VREF et GND. Le mode dit « cold spare » du multiplexeur analogique B est illustré sur la figure 5. Sur cette figure un multiplexeur analogique A est en 30 fonctionnement et alimenté par la première tension d'alimentation (Vdd = 16 V) et le multiplexeur analogique B est complètement éteint (Vdd = 0 V, VENb = 0 V). Dans cette circonstance, les deux signaux de commande binaires SCB1 et SCB2 valent également 0 V. En conséquence, le 3030155 13 deuxième module de commutation du type PMOS 6 du multiplexeur B est dans son état bloqué. Quant au premier module de commutation du type NMOS 5, comme la tension d'alimentation Vdd vaut OV, il est également dans sont état bloqué. 5 Par ailleurs, les courants de fuite sont bien réduits grâce au contrôle des tensions grille-source et substrat-source des transistors 51, 52, 61 et 62 des deux module de commutation 5 et 6, et, en ce qui concerne le module de commutation PMOS 6 grâce au circuit de sélection de tension CST qui impose Vmax = Max (VBEi, VBS, Vdd = 10 0). Par conséquent, si le multiplexeur A délivre un signal au multiplexeur B étant complètement éteint, les composants internes du multiplexeur B ne seront pas détruits. Par ailleurs, puisque Vmax = Max (VBEi, VBS, Vdd = 0), et que 15 les sources et substrats des transistors PMOS 61 et 62 du multiplexeur B sont tirés à Vmax et que les transistors 51 et 52 sont bloqués, même si une tension est présente sur l'une des entrées BEi ou sur la sortie BS du multiplexeur B en raison d'une connexion avec une broche du multiplexeur A, toute consommation de courant au niveau de l'entrée 20 et de la sortie du multiplexeur B est nulle aux fuites près, c'est-à-dire inférieure à un seuil défini par exemple de l'ordre de 0,1% d'une consommation normale de courant en présence de Vdd (16V). Le multiplexeur analogique B en mode dit « cold spare » ne perturbera donc pas le fonctionnement normal du multiplexeur 25 analogique A. Il est convient de noter que les sorties des multiplexeurs analogiques sont bidirectionnelles. Une des entrées ou la sortie du multiplexeur A pourrait couplée avec la sortie du multiplexeur B et vice versa. 30 Il est ainsi possible selon un aspect de l'invention d'obtenir un multiplexeur analogique haute tension réalisable avec une technologie de commande faible tension, compatible avec le mode « cold spare » et ayant une bonne linéarité des modules de commutation dans toute la 3030155 14 gamme dynamique des signaux grâce notamment au contrôle de la tension grille-source des transistors de ces modules de commutation. L'invention n'est pas limitée aux modes de réalisation qui viennent d'être décrits mais en embrasse toutes les variantes. 5 Ainsi alors qu'on a décrit un seul circuit de sélection de tension CST connecté à toutes les entrées il serait possible de prévoir plusieurs circuits identiques de sélection de tension respectivement affectés à plusieurs groupes d'entrées. REVENDICATIONS1. Multiplexeur analogique, comprenant plusieurs entrées (BE1 à BE16) et une sortie (BS) et plusieurs circuits de commutation respectivement connectés entre les entrées (BE1 à BE16) et ladite sortie (BS), caractérisé en ce que chaque circuit de commutation comprend un premier module de commutation du type NMOS (5) possédant un état passant et un état bloqué et un deuxième module de commutation du type PMOS (6) possédant un état passant et un état bloqué, connectés en parallèle entre l'entrée correspondante (BEi) et la sortie (BS), un premier module de contrôle (7) destiné à être alimenté par une première tension d'alimentation (Vdd) et configuré pour réduire les courants de fuite du premier module de commutation (5) lorsque le premier module de commutation (5) est dans son état bloqué, un deuxième module de contrôle (8) destiné à être alimenté par une deuxième tension d'alimentation (Vmax) et configuré pour réduire les courants de fuite du deuxième module de commutation (6) lorsque le deuxième module de commutation (6) est dans son état bloqué, et le multiplexeur comprend en outre au moins un circuit de sélection de tension (CST) configuré pour délivrer la deuxième tension d'alimentation (Vmax) égale à la plus grande de la première tension d'alimentation (Vdd) et des tensions présentes à l'entrée et à la sortie. 2. Multiplexeur analogique selon la revendication 1, dans lequel le premier module de contrôle et le deuxième module de contrôle sont en outre configurés de façon à ce que, lorsque la première tension d'alimentation (Vdd) est nulle, les deux modules de commutation soient bloqués et toute consommation de courant au niveau de l'entrée (BEi) et de la sortie (BS) soit nulle. 3. Multiplexeur analogique selon la revendication 1, dans lequel le premier module de contrôle et le deuxième module de contrôle sont en outre configurés de façon à ce que, lorsque la première tension d'alimentation (Vdd) est nulle, les deux modules de commutation soient bloqués et toute consommation de courant au niveau de l'entrée (BEi) et de la sortie (BS) soit inférieure à. un seuil 3030155 - 16 de l'ordre de 0,1% d'une consommation normale de courant en présence d'une première tension d'alimentation (Vdd) non nulle. 4. Multiplexeur analogique selon l'une des revendications précédentes, dans lequel ledit premier module de commutation (5) 5 comprend deux transistors NMOS (51 et 52) à drain étendu connectés en série entre l'entrée (BEi) et la sortie (BS) et ayant leurs sources et substrats mutuellement connectés, et ledit deuxième module de commutation (6) comprend deux transistors PMOS (61 et 62) à drain étendu connectés en série entre l'entrée (BEi) et la sortie (BS) et ayant 10 leurs sources et substrats mutuellement connectés. 5. Multiplexeur analogique selon la revendication 4, dans lequel ledit premier module de contrôle (7) comprend un premier bloc de commande (8) commandable par un premier signal de commande binaire (SCB1) et configuré pour lorsque le premier signal de 15 commande binaire (SCB1) a une première valeur logique, tirer à la masse (Vss) les grilles et les substrats des transistors NMOS (51 et 52) du premier module de commutation (5) de façon à le placer dans son état bloqué. 6. Multiplexeur selon la revendication 4 ou 5, dans lequel le 20 premier module de contrôle (7) comprend en outre un premier bloc d'entrée (8) connecté à ladite entrée correspondante (BEi) et configuré pour lorsque le premier signal de commande binaire (SCB1) a sa deuxième valeur logique correspondant à un état passant du premier module de commutation (5), asservir les tensions (Vgnmos) de grilles 25 des transistors NMOS (51 et 52) du premier module de commutation (5) sur la tension présente à l'entrée (BEi) et limiter ces tensions (Vgnmos) de grille à la première tension d'alimentation (Vdd). 7. Multiplexeur analogique selon l'une des revendications précédentes, dans lequel ledit deuxième module de contrôle (8) est 30 commandable par un deuxième signal de commande binaire (SCB2) et configuré pour lorsque le deuxième signal de commande binaire (SCB2) a une première valeur logique, tirer à la deuxième tension d'alimentation (Vmax), les grilles et les substrats des transistors 3030155 17 PMOS (61 et 62) du deuxième module de commutation (6) de façon à le placer dans son état bloqué. 8. Multiplexeur selon la revendication 7, dans lequel le deuxième module de commande (8) est en outre configuré pour lorsque 5 le deuxième signal de commande binaire (SCB2) a sa deuxième valeur logique correspondant à un état passant du deuxième module de commutation (6), laisser les sources et substrats des transistors PMOS (61 et 62) du deuxième module de commutation (6) flottants et appliquer sur les grilles de ces transistors PMOS (61 et 62) du 10 deuxième module de commutation (6) une tension de grille (Vgnmos) voisine de la première tension d'alimentation (Vdd). 9. Multiplexeur analogique selon l'une des revendications 5 ou 6 prise en combinaison avec l'une des revendications 7 ou 8, dans lequel le premier signal de commande binaire (SCB1) et le deuxième 15 signal de commande binaire (SCB2) sont des signaux complémentaires. 10. Multiplexeur analogique selon la revendication 1, dans lequel ledit au moins un circuit de sélection de tension (CST) comprend un transistor additionnel PMOS (TA) à drain étendu dont la grille est reliée à sa source par une résistance et alimentée par une 20 source de courant, la source du transistor additionnel (TA) étant connectée à ladite entrée (BEi) et à la sortie (BS) par des diodes (D3 et D4) en inverse, la source étant destinée à délivrer ladite deuxième tension d'alimentation (Vmax). 11. Multiplexeur analogique selon l'une des revendications 25 précédentes, réalisé de façon intégrée.