Brevet FR3025911A1 — publié le 20160318

BOUCLE A VERROUILLAGE DE PHASE A DEGRES DE LIBERTE MULTIPLES ET SON PROCEDE DE CONCEPTION ET DE FABRICATION L'invention porte sur une boucle à verrouillage de phase, sur des procédés de conception et de fabrication de telles boucles à verrouillage de phase et sur un récepteur à radiofréquences comprenant une telle boucle à verrouillage de phase. La boucle à verrouillage de phase (ou PLL, de l'anglais « Phase Locked Loop ») est un circuit électronique bien connu en soi, comprenant un oscillateur à fréquence contrôlée (généralement un oscillateur contrôlé en tension, ou VCO de l'anglais « Voltage Controlled Oscillator ») et un correcteur, ou contrôleur, en boucle fermée générant un signal de pilotage dudit oscillateur pour asservir son signal de sortie à un signal de référence (le correcteur est appelé également « filtre », car dans les réalisations les plus simples il s'agit d'un filtre passe-bas). Elle est utilisée notamment pour réaliser des synthétiseurs de fréquence ; en effet, en introduisant un diviseur de fréquence dans la boucle de rétroaction du correcteur, on obtient un signal de sortie du VCO à une fréquence multiple du signal de référence, généré par exemple par un oscillateur à quartz. Le signal de sortie du VCO (et donc de la PLL) est inévitablement affecté par un bruit de phase, qui a des origines multiples. Les principales sources de bruit de phase sont l'oscillateur de référence, générant le signal de référence, et l'oscillateur contrôlé en fréquence. Le correcteur est généralement conçu de manière à minimiser l'influence de ces sources de bruit dans la bande spectrale de fonctionnement de la boucle à verrouillage de phase, c'est-à-dire, à rejeter le bruit de phase dans une bande des fréquences donnée. Comme cela sera expliqué plus en détail dans la suite, cependant, dans une boucle à verrouillage de phase connue de l'art antérieur il existe une limite fondamentale au rejet du bruit de phase. Plus précisément, 3 0 il est possible de démontrer que le correcteur ne peut pas filtrer efficacement, à une même fréquence, le bruit de phase de référence et celui dû au VCO. Pour obtenir un signal de sortie à faible bruit de phase malgré cette limitation 3 0 2 5 9 1 1 2 intrinsèque, il est nécessaire d'utiliser des VCOs et des oscillateurs de référence de très haute qualité - et donc couteux - et difficilement intégrables sur des technologies silicium et/ou des correcteurs d'ordre élevé. Même en prenant ces précautions, les limitations intrinsèques de l'architecture 5 conventionnelle des boucles à verrouillage de phase empêchent un filtrage du bruit suffisamment efficace pour certaines applications. L'invention vise à remédier à cet inconvénient de l'art antérieur et à procurer une boucle à verrouillage de phase présentant un meilleur rejet du bruit de phase sans avoir nécessairement recours à des 10 VCOs et des oscillateurs de référence de très haute qualité et/ou à un correcteur d'ordre élevé. Conformément à l'invention, un tel but est atteint grâce à une boucle à verrouillage de phase, ou PLL, « à degrés de liberté multiples ». On entend par là une PLL comprenant au moins deux correcteurs ayant des 15 signaux d'entrée linéairement indépendants. Il convient de comprendre que ces correcteurs peuvent être réalisés sous la forme d'un dispositif physique unique, mais présentant au moins deux entrées, au moins une sortie et deux relations entrée/sortie (fonctions de transfert) linéairement indépendantes. Les documents [ChM-2007] et [SNI-2012] divulguent des PLL 20 qui peuvent être considérées à « deux degrés de liberté ». Dans le cas du document [ChM-2007], une PLL de type conventionnel est modifiée par l'ajout d'un chemin de signal réalisant une commande par anticipation (« feed-forward » en anglais) dans le but d'augmenter la vitesse de réponse de la boucle. Ce chemin de signal 25 présente un gain constant en fonction de la fréquence, ce qui ne permet aucune amélioration des performances de rejet du bruit de phase. La possibilité d'utiliser un correcteur en commande par anticipation présentant un gain variable en fonction de la fréquence est évoquée, mais aucune méthode de conception d'un tel correcteur n'est mentionnée. Par ailleurs, le document ne suggère pas qu'un tel correcteur pourrait être utilisé pour réduire le bruit de phase du signal de sortie. 3025911 3 Le document [SNI-2012] divulgue également une PLL comprenant, en plus d'un correcteur conventionnel, un chemin de signal réalisant une commande par anticipation. Ce dernier comprend un estimateur de fréquence suivi d'un filtre passe-bas. Dans ce cas non plus il n'est pas 5 question d'améliorer le rejet du bruit de phase, mais seulement d'augmenter la rapidité de synchronisation et d'assurer la stabilité de la boucle à verrouillage de phase. Un objet de l'invention permettant d'atteindre le but mentionné ci-dessus est un procédé de conception d'une boucle à verrouillage de phase, 10 du type comprenant ; - un oscillateur à fréquence contrôlée ; - un comparateur de phase, configuré pour déterminer une différence de phase entre un signal de sortie dudit oscillateur à fréquence contrôlée et un signal de référence ; 15 - un correcteur, dit premier correcteur, configuré pour recevoir en entrée un signal représentatif de ladite différence de phase et pour générer à sa sortie un signal dit premier signal de correction ; - au moins un autre correcteur, dit deuxième correcteur, configuré pour recevoir en entrée un signal représentatif de ou affecté par un 20 bruit de phase dudit signal de référence ou dudit signal de sortie dudit oscillateur à fréquence contrôlée et pour générer à sa sortie un signal dit deuxième signal de correction ; et - un moyen de génération d'un signal d'asservissement dudit oscillateur à fréquence contrôlée à partir desdits premier et deuxième 25 signaux de correction ; ledit procédé comprenant une étape de détermination de fonctions de transfert desdits correcteurs et étant caractérisé en ce que ladite étape est mise en oeuvre, au moyen d'un ordinateur, par application de la méthode H_ en utilisant : 30 - en entrée, une fonction de pondération d'un bruit de phase dudit oscillateur à fréquence contrôlée, dite première fonction de pondération, et une fonction de pondération d'un bruit de phase d'un signal de 3025911 4 référence, dite deuxième fonction de pondération, déterminées à partir de densités spectrales de puissance nominales desdits bruit ; et - en sortie, au moins une fonction de pondération d'un bruit de phase d'un signal de sortie de la boucle de verrouillage de phase ou d'un 5 erreur de suivi dudit signal de référence, dite troisième fonction de pondération, déterminée à partir d'un gabarit de densité spectrale de puissance de bruit de phase dudit signal de sortie devant être respecté. Selon différents modes de réalisation d'un tel procédé : - Ladite étape de détermination de fonctions de transfert 10 desdits correcteurs peut comprendre les sous-étapes suivantes : a) déterminer une densité spectrale de puissance nominale dudit signal de référence ; b) déterminer une densité spectrale de puissance nominale du bruit de phase dudit oscillateur à fréquence contrôlée ; 15 c) déterminer un gabarit de densité spectrale de puissance de bruit de phase dudit signal de sortie devant être respecté ; d) à partir desdites densités spectrales de puissance nominale et dudit gabarit de densité spectrale de puissance, déterminer au moins lesdites première, deuxième et troisième fonctions de pondération ; 20 e) construire un système augmenté desdites pondération ; et f) appliquer la méthode H_ audit système augmenté pour synthétiser les fonctions de transfert desdits correcteurs. - Ladite étape d) peut comprendre également la détermination d'une fonction de pondération en sortie, dite quatrième fonction 25 de pondération, de la densité spectrale de puissance dudit signal d'asservissement à partir d'un gabarit de densité spectrale de puissance dudit signal d'asservissement à respecter. - Le procédé peut comprendre également une sous-étape d') de simplification des fonctions de pondération déterminées lors de la sous- 30 étape d), les fonctions de pondération ainsi simplifiées étant utilisées lors de ladite sous-étape e), ladite simplification étant mise en oeuvre en approchant lesdites fonctions de pondérations par des fonctions de transfert d'ordre plus 3025911 5 faible et de module moins élevé au moins sur une plage spectrale de fonctionnement de la boucle à verrouillage de phase. - Le procédé peut comprendre également une sous-étape g) de simplification des fonctions de transfert synthétisées lors de ladite sous-5 étape f), ladite simplification étant mise en oeuvre en approchant lesdites fonctions de transfert par des fonctions de transfert d'ordre plus faible. - Ladite étape f) peut être mise en oeuvre avec une contrainte additionnelle, selon laquelle le module de la fonction de transfert entre ledit signal de sortie dudit oscillateur à fréquence contrôlée et ledit signal 10 de référence présente, dans au moins une plage spectrale, une pente supérieure ou égale à +20 db/décade et de préférence à 40 dB/décade. - Ladite boucle à verrouillage de phase peut comprendre au moins un autre correcteur, dit troisième correcteur, configuré pour recevoir en entrée un signal représentatif de ou affecté par un bruit de phase généré à 15 l'intérieur de ladite boucle, autre que ledit bruit de phase dudit signal de sortie dudit oscillateur à fréquence contrôlée, et pour générer à sa sortie un signal dit troisième signal de correction, ledit moyen de génération d'un signal d'asservissement dudit oscillateur à fréquence contrôlée étant configuré pour générer ledit signal d'asservissement également à partir dudit troisième signal 2 0 de correction. ladite étape de détermination de fonctions de transfert desdits correcteurs, mise en oeuvre par ladite méthode Ho., utilisant en entrée également une fonction de pondération dudit bruit de phase autre que ledit bruit de phase dudit signal de sortie dudit oscillateur à fréquence contrôlée, également déterminée à partir de la densité spectrale de puissance dudit 25 bruit. Un autre objet de l'invention est un procédé de fabrication d'une boucle à verrouillage de phase, du type comprenant ; un oscillateur à fréquence contrôlée ; un comparateur de phase pour déterminer une différence 3 0 de phase entre un signal de sortie dudit oscillateur à fréquence contrôlée et un signal de référence ; 3025911 6 - un correcteur, dit premier correcteur, configuré pour recevoir en entrée un signal représentatif de ladite différence de phase et pour générer à sa sortie un signal dit premier signal de correction ; - au moins un autre correcteur, dit deuxième correcteur, 5 configuré pour recevoir en entrée un signal représentatif de ou affecté par un bruit de phase dudit signal de référence ou dudit signal de sortie dudit oscillateur à fréquence contrôlée et pour générer à sa sortie un signal dit deuxième signal de correction ; et - un moyen de génération d'un signal d'asservissement 10 dudit oscillateur à fréquence contrôlée à partir desdits premier et deuxième signaux de correction ; ledit procédé comprenant : - une étape de conception de ladite boucle à verrouillage de phase ; et 15 - une étape de réalisation physique de la boucle à verrouillage de phase ainsi conçue ; caractérisé en ce que ladite étape de conception est mise en oeuvre par un procédé tel que défini ci-dessus. Avantageusement, ladite boucle à verrouillage de phase peut 20 comprendre au moins un autre correcteur, dit troisième correcteur, configuré pour recevoir en entrée un signal représentatif de ou affecté par un bruit de phase généré à l'intérieur de ladite boucle, autre que ledit bruit de phase dudit signal de sortie dudit oscillateur à fréquence contrôlée, et pour générer à sa sortie un signal dit troisième signal de correction, ledit moyen de génération 25 d'un signal d'asservissement dudit oscillateur à fréquence contrôlée étant configuré pour générer ledit signal d'asservissement également à partir dudit troisième signal de correction. Encore un autre objet de l'invention est une boucle à verrouillage de phase comprenant : 3 0 - un oscillateur à fréquence contrôlée ; 3025911 7 un comparateur de phase pour déterminer une différence de phase entre un signal de sortie dudit oscillateur à fréquence contrôlée et un signal de référence ; un correcteur, dit premier correcteur, configuré pour 5 recevoir en entrée un signal représentatif de ladite différence de phase et pour générer à sa sortie un signal dit premier signal de correction ; au moins un autre correcteur, dit deuxième correcteur, configuré pour recevoir en entrée un signal représentatif de ou affecté par un bruit de phase dudit signal de référence ou dudit signal de sortie dudit 10 oscillateur à fréquence contrôlée et pour générer à sa sortie un signal dit deuxième signal de correction ; et - un moyen de génération d'un signal d'asservissement dudit oscillateur à fréquence contrôlée à partir desdits premier et deuxième signaux de correction ; 15 caractérisée en ce que lesdits premier et deuxième correcteur présentent des fonctions de transfert non constantes, choisies de manière à permettre le rejet, dans une même bande de fréquence, du bruit de phase dudit signal de référence et du bruit de phase dudit signal de sortie dudit oscillateur à fréquence contrôlée. 20 Selon différents modes de réalisation d'une telle boucle à verrouillage de phase - Ledit deuxième correcteur peut être configuré pour recevoir en entrée : soit un signal représentatif de la phase dudit signal de référence ; soit une estimation du bruit de phase dudit signal de référence. 25 - Ladite boucle à verrouillage de phase peut comprendre également un circuit de détermination d'une estimation du bruit de phase dudit signal de référence comprenant : un module retardateur, configuré pour générer une version retardée d'un temps Td dudit signal de référence ; un module déphaseur, configuré pour générer une version dudit signal de z 30 référence présentant un déphasage Sy, avec g ç a - COrefTd = -2+27rk,ke z, où COref est la fréquence dudit signal de référence ; et un mélangeur configuré 3025911 8 pour recevoir en entrée les signaux de sortie desdits modules retardateur et déphaseur et pour fournir à sa sortie leur produit ; ledit deuxième correcteur étant configuré pour recevoir en entrée ladite estimation du bruit de phase dudit signal de référence. 5 - Ledit deuxième correcteur peut être configuré pour recevoir en entrée : soit un signal représentatif de la phase dudit signal de sortie dudit oscillateur à fréquence contrôlée ; soit une estimation du bruit de phase dudit signal de sortie dudit oscillateur à fréquence contrôlée. - Ladite boucle à verrouillage de phase peut comprendre 10 également un circuit de détermination d'une estimation du bruit de phase dudit signal de sortie comprenant : un module retardateur, configuré pour générer une version retardée d'un temps Td dudit signal de sortie ; un module déphaseur, configuré pour générer une version dudit signal de sortie présentant un déphasage Sy, avec Sv- cooTd --77 2 +22k,k e z, où a), est la 15 fréquence dudit signal de sortie ; et un mélangeur configuré pour recevoir en entrée les signaux de sortie desdits modules retardateur et déphaseur et pour fournir à sa sortie leur produit ; ledit deuxième correcteur étant configuré pour recevoir en entrée ladite estimation du bruit de phase dudit signal de sortie. - Ladite boucle à verrouillage de phase peut comprendre 2 0 également au moins un autre correcteur, dit troisième correcteur, configuré pour recevoir en entrée :un signal représentatif de ou affecté par un bruit de phase généré à l'intérieur de ladite boucle, autre que ledit bruit de phase dudit signal de sortie dudit oscillateur à fréquence contrôlée, et pour générer à sa sortie un signal dit troisième signal de correction, ledit moyen de génération 25 d'un signal d'asservissement dudit oscillateur à fréquence contrôlée étant configuré pour générer ledit signal d'asservissement également à partir dudit troisième signal de correction. Encore un autre objet de l'invention est une chaine de réception à radiofréquence comprenant : un préamplificateur à 3 0 radiofréquence ; un mélangeur configuré pour recevoir en entrée un signal de sortie dudit préamplificateur à radiofréquence et un signal sinusoïdal de 3025911 9 conversion de fréquence, et pour fournir en sortie un signal à fréquence intermédiaire ; et un circuit de génération dudit signal sinusoïdal de conversion de fréquence ; dans laquelle ledit circuit de génération dudit signal sinusoïdal de conversion de fréquence comprend une telle boucle à 5 verrouillage de phase, utilisant ledit mélangeur en tant que mélangeur dudit circuit de détermination d'une estimation du bruit de phase dudit signal de sortie, et un oscillateur configuré pour générer ledit signal de référence. D'autres caractéristiques, détails et avantages de l'invention ressortiront à la lecture de la description faite en référence aux dessins 10 annexés donnés à titre d'exemple et qui représentent, respectivement : - Les figures 1 et 2, deux représentations d'un schéma fonctionnel d'un PLL « à un degré de liberté » connue de l'art antérieur ; - La figure 3, un graphique permettant de comprendre pourquoi une PLL du type des figures 1 et 2 ne peut pas filtrer efficacement 15 toutes les contributions au bruit de phase de son signal de sortie ; - Les figures 4a et 4b, les schémas fonctionnels de deux variantes d'une PLL « à deux degrés de liberté » selon un premier mode de réalisation de l'invention utilisant un deuxième correcteur en mode de commande par anticipation (« feed forward » en anglais) ; 20 - Les figures 5a et 5b, les schémas fonctionnels de deux variantes d'une PLL « à deux degrés de liberté » selon un deuxième mode de réalisation de l'invention utilisant un deuxième correcteur en mode de rétroaction ; - Les figures 6a, 6b et 7, des gabarits fréquentiels servant 25 de données d'entrée d'un procédé de conception selon un mode de réalisation de l'invention ; - Les figures 8 et 9, des contraintes sur les fonctions de transfert en boucle fermées dérivées desdits gabarits fréquentiels et utilisés dans un procédé de conception selon un mode de réalisation de l'invention ; 3 0 - La figure 10, un schéma fonctionnel d'une PLL du type de la figure 4a, « augmentée » des fonctions de pondération visant à rejeter le bruit de phase selon les gabarits des figures 8 et 9 ; 302 5 9 1 1 10 - La figure 11, une représentation condensée du schéma fonctionnel de la figure 10 ; - La figure 12a, un schéma fonctionnel d'une PLL du type de la figure 4a, « augmentée » de fonctions de pondération visant à rejeter le 5 bruit de phase et, en outre, à imposer une contrainte sur le signal d'asservissement du VCO ; - La figure 12b, une représentation condensée du schéma fonctionnel de la figure 12a ; - Les figures 13a, 13b et 13c, des fonctions de transfert du 10 bruit de phase du VCO et du signal de référence obtenues en utilisant les pondérations de la figure 12a, ainsi que les contraintes que ces fonctions de transfert doivent respecter ; - La figure 13d, les diagrammes de Bode de ces pondérations ; 15 - Les figures 14 et 15, les fonctions de transfert des correcteurs synthétisés en utilisant les pondérations de la figure 12a ; - Les figures 16 à 19, diverses graphiques illustrant le résultat technique de l'invention ; - La figure 20, le schéma fonctionnel d'un circuit de 2 0 détermination d'une estimation du bruit de phase d'un signal ; - La figure 21, le schéma d'une PLL du type de la figure 4b, utilisant un circuit de détermination d'une estimation du bruit de phase du signal de référence selon la figure 20 ; - La figure 22 un correcteur PID analogique pouvant être 25 utilisé dans la PLL de la figure 21 ; - La figure 23, le schéma d'une PLL du type de la figure 5b, utilisant un circuit de détermination d'une estimation du bruit de phase du signal de sortie selon la figure 20 ; - La figure 24, le schéma fonctionnel d'une chaine de 3 0 réception à radiofréquence comprenant une PLL selon la figure 23 ; 3025911 11 - La figure 25, le schéma fonctionnel d'une PLL à trois degrés de liberté utilisant un deuxième correcteur en mode de commande par anticipation et un troisième correcteur en mode de rétroaction ; - La figure 26, l'application de la présente invention à une 5 PLL entièrement numérique ; et - La figure 27, le schéma fonctionnel d'une PLL à cinq degrés de liberté. La figure 1 montre le schéma fonctionnel d'une PLL analogique, recevant à son entrée un signal de référence sref=Vref-sin[cpref(t)], 10 Le signal de référence et le signal de sortie de la PLL, suut=Vout.cos [y(t)] sont fournis aux entrées d'un mélangeur MX, qui fournit à sa sortie leur produit : smxcx sinkpref(t)] - coskp (t)] 0( sinkpref(t)-Ey(t)] - sinkpref(t)-(p (t)]. On suppose que (Pref(t) et (puut(t) sont essentiellement des rampes de phase, ce qui signifie que les signaux de référence et de sortie s'écartent peu de sinusoïdes parfaites. 15 Un filtre passe-bas FPB supprime la composante « haute fréquence » sinkpref(t)-Ey(t)] de sri-,: à la sortie du filtre on obtient donc le signal su« sinkpref(t)-y(t)]. En supposant (pref(t)--y(t) - ce qui est normalement le cas en régime permanent - on peut approcher le sinus par l'arc, ce qui donne : suc REVENDICATIONS1. Procédé de conception d'une boucle à verrouillage de phase, du type comprenant ; un oscillateur à fréquence contrôlée (VCO, DCO) ; un comparateur de phase (CMP), configuré pour déterminer une différence de phase entre un signal de sortie dudit oscillateur à fréquence contrôlée et un signal de référence ; - un correcteur (Fi), dit premier correcteur, configuré pour 10 recevoir en entrée un signal représentatif de ladite différence de phase et pour générer à sa sortie un signal dit premier signal de correction ; au moins un autre correcteur (F2), dit deuxième correcteur, configuré pour recevoir en entrée un signal représentatif de ou affecté par un bruit de phase dudit signal de référence ou dudit signal de 15 sortie dudit oscillateur à fréquence contrôlée et pour générer à sa sortie un signal dit deuxième signal de correction ; et - un moyen (NA) de génération d'un signal d'asservissement (u) dudit oscillateur à fréquence contrôlée à partir desdits premier et deuxième signaux de correction ; 20 ledit procédé comprenant une étape de détermination de fonctions de transfert desdits correcteurs et étant caractérisé en ce que ladite étape est mise en oeuvre, au moyen d'un ordinateur, par application de la méthode H_ en utilisant : - en entrée, une fonction de pondération (Wb) d'un bruit de 25 phase dudit oscillateur à fréquence contrôlée, dite première fonction de pondération, et une fonction de pondération (W bref) d'un bruit de phase d'un ,-- bref/ signal de référence, dite deuxième fonction de pondération, déterminées à partir de densités spectrales de puissance nominales desdits bruit ; et en sortie, au moins une fonction de pondération (W,p,Ws) 30 d'un bruit de phase d'un signal de sortie de la boucle de verrouillage de phase ou d'un erreur de suivi dudit signal de référence, dite troisième fonction de 3025911 31 pondération, déterminée à partir d'un gabarit de densité spectrale de puissance de bruit de phase dudit signal de sortie devant être respecté. 2. Procédé selon la revendication 1 dans lequel ladite étape 5 de détermination de fonctions de transfert desdits correcteurs comprend les sous-étapes suivantes : a) déterminer une densité spectrale de puissance nominale dudit signal de référence ; b) déterminer une densité spectrale de puissance nominale 10 du bruit de phase dudit oscillateur à fréquence contrôlée ; c) déterminer un gabarit de densité spectrale de puissance de bruit de phase dudit signal de sortie devant être respecté ; d) à partir desdites densités spectrales de puissance nominale et dudit gabarit de densité spectrale de puissance, déterminer au 15 moins lesdites première, deuxième et troisième fonctions de pondération ; e) construire un système augmenté desdites pondération ; et f) appliquer la méthode H_ audit système augmenté pour synthétiser les fonctions de transfert desdits correcteurs. 20 3. Procédé selon la revendication 2 dans lequel ladite étape d) comprend également la détermination d'une fonction de pondération en sortie, dite quatrième fonction de pondération (Wu), de la densité spectrale de puissance dudit signal d'asservissement à partir d'un gabarit de densité spectrale de puissance dudit signal d'asservissement à respecter. 25 4. Procédé selon l'une des revendications 2 ou 3, comprenant également une sous-étape d') de simplification des fonctions de pondération déterminées lors de la sous-étape d), les fonctions de pondération ainsi simplifiées étant utilisées lors de ladite sous-étape e), ladite 3 0 simplification étant mise en oeuvre en approchant lesdites fonctions de pondérations par des fonctions de transfert d'ordre plus faible et de module 3025911 32 moins élevé au moins sur une plage spectrale de fonctionnement de la boucle à verrouillage de phase. 5. Procédé selon l'une des revendications 2 à 4 comprenant 5 également une sous-étape g) de simplification des fonctions de transfert synthétisées lors de ladite sous-étape f), ladite simplification étant mise en oeuvre en approchant lesdites fonctions de transfert par des fonctions de transfert d'ordre plus faible. 6. Procédé selon l'une des revendications 2 à 5 dans lequel ladite étape f) est mise en oeuvre avec une contrainte additionnelle, selon laquelle le module de la fonction de transfert (S) entre ledit signal de sortie dudit oscillateur à fréquence contrôlée et ledit signal de référence présente, dans au moins une plage spectrale, une pente supérieure ou égale à +20 db/décade et de préférence à 40 dB/décade. 7. Procédé selon l'une des revendications précédentes, dans lequel ladite boucle à verrouillage de phase comprend au moins un autre correcteur (F3), dit troisième correcteur, configuré pour recevoir en entrée un signal représentatif de ou affecté par un bruit de phase généré à l'intérieur de ladite boucle, autre que ledit bruit de phase dudit signal de sortie dudit oscillateur à fréquence contrôlée, et pour générer à sa sortie un signal dit troisième signal de correction, ledit moyen de génération d'un signal d'asservissement dudit oscillateur à fréquence contrôlée étant configuré pour générer ledit signal d'asservissement également à partir dudit troisième signal de correction. ladite étape de détermination de fonctions de transfert desdits correcteurs, mise en oeuvre par ladite méthode Ho., utilisant en entrée également une fonction de pondération dudit bruit de phase autre que ledit bruit de phase dudit signal de sortie dudit oscillateur à fréquence contrôlée, également déterminée à partir de la densité spectrale de puissance dudit bruit. 3025911 33 8. Procédé de fabrication d'une boucle à verrouillage de phase, du type comprenant ; - un oscillateur à fréquence contrôlée (VCO) ; - un comparateur de phase (CMP) pour déterminer une 5 différence de phase entre un signal de sortie dudit oscillateur à fréquence contrôlée et un signal de référence ; - un correcteur (F1), dit premier correcteur, configuré pour recevoir en entrée un signal représentatif de ladite différence de phase et pour générer à sa sortie un signal dit premier signal de correction ; 10 - au moins un autre correcteur (F2 ), dit deuxième correcteur, configuré pour recevoir en entrée un signal représentatif de ou affecté par un bruit de phase dudit signal de référence ou dudit signal de sortie dudit oscillateur à fréquence contrôlée et pour générer à sa sortie un signal dit deuxième signal de correction ; et 15 - un moyen (NA) de génération d'un signal (su, u) d'asservissement dudit oscillateur à fréquence contrôlée à partir desdits premier et deuxième signaux de correction ; ledit procédé comprenant : - une étape de conception de ladite boucle à verrouillage 20 de phase ; et - une étape de réalisation physique de la boucle à verrouillage de phase ainsi conçue ; caractérisé en ce que ladite étape de conception est mise en oeuvre par un procédé selon l'une des revendications précédentes. 25 9. Procédé selon la revendication 8, dans lequel ladite boucle à verrouillage de phase comprend au moins un autre correcteur (F3), dit troisième correcteur, configuré pour recevoir en entrée un signal représentatif de ou affecté par un bruit de phase généré à l'intérieur de ladite 3 0 boucle, autre que ledit bruit de phase dudit signal de sortie dudit oscillateur à fréquence contrôlée, et pour générer à sa sortie un signal dit troisième signal de correction, ledit moyen de génération d'un signal d'asservissement dudit 3025911 34 oscillateur à fréquence contrôlée étant configuré pour générer ledit signal d'asservissement également à partir dudit troisième signal de correction. ladite étape de conception étant mise en oeuvre par un procédé selon la revendication 7. 5 10. Boucle à verrouillage de phase comprenant : - un oscillateur à fréquence contrôlée (VCO) ; - un comparateur de phase (CMP) pour déterminer une différence de phase entre un signal de sortie dudit oscillateur à fréquence 10 contrôlée et un signal de référence ; - un correcteur (F1), dit premier correcteur, configuré pour recevoir en entrée un signal représentatif de ladite différence de phase et pour générer à sa sortie un signal dit premier signal de correction ; - au moins un autre correcteur (F2), dit deuxième 15 correcteur, configuré pour recevoir en entrée un signal représentatif de ou affecté par un bruit de phase dudit signal de référence ou dudit signal de sortie dudit oscillateur à fréquence contrôlée et pour générer à sa sortie un signal dit deuxième signal de correction ; et - un moyen (NA) de génération d'un signal (su, u) 20 d'asservissement dudit oscillateur à fréquence contrôlée à partir desdits premier et deuxième signaux de correction ; caractérisée en ce que lesdits premier et deuxième correcteur présentent des fonctions de transfert non constantes, choisies de manière à permettre le rejet, dans une même bande de fréquence, du bruit de phase 25 dudit signal de référence et du bruit de phase dudit signal de sortie dudit oscillateur à fréquence contrôlée. 11. Boucle à verrouillage de phase selon la revendication 10 dans lequel ledit deuxième correcteur est configuré pour recevoir en entrée : 3 0 - soit un signal représentatif de la phase dudit signal de référence ; 3025911 - soit une estimation du bruit de phase dudit signal de référence. 12. Boucle à verrouillage de phase selon la revendication 11 5 comprenant également un circuit de détermination d'une estimation du bruit de phase dudit signal de référence comprenant : - un module retardateur, configuré pour générer une version retardée d'un temps Td dudit signal de référence ; - un module déphaseur, configuré pour générer une version 10 dudit signal de référence présentant un déphasage Sy, avec g ç a - CO'fTd = -772+27rk ,k e Z, où coref est la fréquence dudit signal de référence ; et - un mélangeur (MIX) configuré pour recevoir en entrée les signaux de sortie desdits modules retardateur et déphaseur et pour fournir à 15 sa sortie leur produit ; ledit deuxième correcteur étant configuré pour recevoir en entrée ladite estimation du bruit de phase dudit signal de référence. 13. Boucle à verrouillage de phase selon la revendication 10 20 dans lequel ledit deuxième correcteur est configuré pour recevoir en entrée : - soit un signal représentatif de la phase dudit signal de sortie dudit oscillateur à fréquence contrôlée ; - soit une estimation du bruit de phase dudit signal de sortie dudit oscillateur à fréquence contrôlée. 25 14. Boucle à verrouillage de phase selon la revendication 13 comprenant également un circuit de détermination d'une estimation du bruit de phase dudit signal de sortie comprenant : - un module retardateur, configuré pour générer une 30 version retardée d'un temps Td dudit signal de sortie ; 3025911 36 un module déphaseur, configuré pour générer une version dudit signal de sortie présentant un déphasage Sy, avec Sv- cooTd --z 2 + 27rk ,k e Z , où c6oest la fréquence dudit signal de sortie ; et - un mélangeur configuré pour recevoir en entrée les 5 signaux de sortie desdits modules retardateur et déphaseur et pour fournir à sa sortie leur produit ; ledit deuxième correcteur étant configuré pour recevoir en entrée ladite estimation du bruit de phase dudit signal de sortie. 10 15. Boucle à verrouillage de phase selon l'une des revendications 10 à 14 comprenant également au moins un autre correcteur (F3, F4, F5), dit troisième correcteur, configuré pour recevoir en entrée :un signal représentatif de ou affecté par un bruit de phase généré à l'intérieur de ladite boucle, autre que ledit bruit de phase dudit signal de sortie dudit 15 oscillateur à fréquence contrôlée, et pour générer à sa sortie un signal dit troisième signal de correction, ledit moyen de génération d'un signal d'asservissement dudit oscillateur à fréquence contrôlée étant configuré pour générer ledit signal d'asservissement également à partir dudit troisième signal de correction. 20 16. Chaine de réception à radiofréquence comprenant : un préamplificateur à radiofréquence (LNA) ; un mélangeur (MRF) configuré pour recevoir en entrée un signal de sortie dudit préamplificateur à radiofréquence et un signal sinusoïdal 25 de conversion de fréquence, et pour fournir en sortie un signal à fréquence intermédiaire ; et - un circuit de génération dudit signal sinusoïdal de conversion de fréquence ; dans laquelle ledit circuit de génération dudit signal sinusoïdal 30 de conversion de fréquence comprend une boucle à verrouillage de phase selon la revendication 14, ou la revendication 15 lorsqu'elle dépend de la 3025911 37 revendication 14, utilisant ledit mélangeur en tant que mélangeur dudit circuit de détermination d'une estimation du bruit de phase dudit signal de sortie, et un oscillateur configuré pour générer ledit signal de référence. 5