Brevet FR3011666A1 — publié le 20150410

MEMOIRES SECURISEES AU MOYEN D'ELEMENTS D'IDENTIFICATION UNIQUES ÉTAT ANTERIEUR DE L'INVENTION A. Domaine de l'invention [0001] La présente invention porte de manière générale sur des systèmes et/ou des modules de micro-contrôleur sécurisés, et plus particulièrement sur des systèmes et des procédés relatifs à la protection de mémoires intégrées et à la mise en oeuvre d'éléments de mémoire à auto-protection à l'intérieur d'une architecture de système à mémoire. B. État antérieur de l'invention [0002] L'importance de la sécurité des données dans les systèmes informatiques actuels est bien admise par les personnes du métier. Des travaux de recherche et développement significatifs ont été entrepris sur de nombreux marchés dans le but d'établir des protocoles et des architectures de sécurité capables de maintenir l'intégrité de données conservées à l'intérieur de systèmes à mémoire. Bien que ces travaux aient abouti à des progrès majeurs dans la protection de systèmes, il existe néanmoins toujours un risque significatif que des données conservées à l'intérieur d'un système protégé soient piratées. [0003] La difficulté de concevoir et d'entretenir un système informatique protégé est liée à la tâche ardue que constitue le traitement de toutes les vulnérabilités potentielles du système qui peuvent mettre en danger la sécurité des données. L'une de ces vulnérabilités est la manière selon laquelle des clés de chiffrement sont générées et conservées à l'intérieur du système protégé ainsi que la manière dont ces clés sont mises en oeuvre dans des opérations de mise en mémoire. Si des clés de chiffrement ne sont pas dérivées d'une source unique et/ou suffisamment aléatoire, alors ces clés peuvent potentiellement être répliquées par un pirate et utilisées pour obtenir des informations à partir du système. Par exemple, si un individu est capable de prédire un nombre pseudo-aléatoire utilisé pour créer des clés de chiffrement à l'intérieur du système (par exemple de comprendre l'algorithme utilisé pour générer le nombre), alors cet individu est capable de dériver des clés de chiffrement pour déchiffrer des données conservées en mémoire dans le système. C'est pourquoi les ingénieurs en sécurité recherchent en permanence des moyens d'augmenter le caractère aléatoire des clés. [0004] Une deuxième vulnérabilité concerne le mappage d'adresses d'une mémoire qui définit le processus par lequel des données sont conservées dans une pluralité de cellules de mémoire. Dans certains systèmes à mémoire, des décodeurs d'adresses cryptent de manière efficace la séquence de mise en mémoire de données sur des cellules de mémoire selon un mappage de mémoire prédéfini. Ce mappage n'est pas unique à un module de mémoire spécifique mais est partagé entre des mémoires compatibles qui peuvent se trouver sur un grand nombre de dispositifs. En conséquence, dès lors qu'un mappage de mémoire est piraté à l'intérieur d'un dispositif, cette configuration mémoire peut être appliquée à d'autres mémoires compatibles de façon à pirater des données conservées en mémoire sur d'autres dispositifs. [0005] La Figure 1 illustre une architecture mémoire standard utilisée à l'intérieur de divers systèmes informatiques. Dans certains systèmes à mémoire, le modèle possède un agencement physique avec une matrice de cellules de mémoire dense et une zone périphérique moins compacte qui comprend des circuits de décodeur d'adresses, de multiplexage et de détection ainsi que des entrées et des sorties. Pour certaines mémoires non volatiles, la zone périphérique contient également des circuits de séquenceur qui prennent en charge des opérations de programmation et de suppression. Les personnes du métier pourront observer que le concept général de sécurité des données, et les systèmes et procédés correspondants, sont pertinents dans un ensemble très diversifié de systèmes informatiques, la totalité de ceux-ci étant concernés par la présente invention. [0006] Le système à mémoire 100 donné à titre d'exemple comprend une pluralité de cellules de mémoire qui sont adressées par l'intermédiaire de lignes de bits (dites canaux de bits sur les figures) et de lignes de mots (dites canaux de mots sur les figures). Le système 100 comprend également un décodeur d'adresses 110 qui est couplé à un bus d'adresses et qui identifie un emplacement/une adresse à l'intérieur de la matrice de cellules en fonction d'une entrée provenant du bus d'adresses. Le système 100 comprend des circuits de lecture/écriture 120 qui sont couplés à un bus de données. Les circuits de lecture/écriture 120 écrivent des données dans une ou plusieurs cellules ou lisent des données à partir d'une ou de plusieurs cellules en fonction d'instructions de mise en mémoire et d'une adresse/d'adresses de mémoire correspondante(s). Un dispositif de commande de pompe de charge 130 peut également être présent dans le système à mémoire 100. [00071 Dans certains systèmes à mémoire, à la fois les lignes de bits et les lignes de mots sont ordonnés et mappés selon une architecture connue. Par exemple, comme illustré à la Figure 2, les lignes de bits et les lignes de mots sont ordonnés et mappés séquentiellement de 0 à n-1 et de 0 à m-1 respectivement. En faisant référence à la Figure 2, les lignes 210-213 à l'intérieur des circuits de lecture/écriture sont structurés d'une manière qui permet à des données d'être lues et écrites dans un algorithme prédéfini et connu sur les cellules de mémoire. Les lignes 220-223 à l'intérieur du décodeur d'adresses sont structurés selon une configuration/un ordre correspondant à la structure à l'intérieur des circuits de lecture/écriture. De cette manière, le fonctionnement à l'intérieur de la mémoire peut ne pas nécessairement se dérouler d'une manière purement séquentielle mais néanmoins fonctionne selon un schéma répétable de manière cohérente sur une pluralité de systèmes à mémoire. En conséquence, la sécurité de la mémoire peut être mise en danger dès lors que ce schéma répétable est identifié et il peut être utilisé pour pirater d'autres dispositifs au moyen de la même configuration. [0008] La rémanence de données complique davantage la sécurité à l'intérieur d'un système à mémoire. Il est connu qu'aussi bien des cellules de mémoire volatiles que non volatiles peuvent présenter une rémanence de données. Après des opérations d'effacement et d'écrasement, les données effacées ou écrasées peuvent être reconstruites au moyen de schémas de données bien structurés, exploitant la représentation de données physiques résiduelles. De manière similaire, des données dans des mémoires volatiles peuvent persister après le retrait de l'alimentation système ; ceci est particulièrement flagrant dans des environnements basse température. Ce comportement de rémanence de données augmente encore l'importance des processus de sécurité utilisés dans la conservation de données dans une mémoire. [0009] Il est nécessaire de disposer de systèmes, dispositifs et procédés qui visent à résoudre les problèmes évoqués ci-dessus. RESUME DE LA PRESENTE INVENTION [00101 La présente invention porte sur des systèmes et des dispositifs à mémoire sécurisés, et plus particulièrement, sur des systèmes, des dispositifs et des procédés de génération et d'application d'éléments d'identification uniques à un processus de mappage de mémoire et/ou de chiffrement pour la conservation de données à l'intérieur d'une mémoire. Ces éléments d'identification uniques fournissent une source statistiquement aléatoire améliorée à partir de laquelle une configuration mémoire ou des clés de chiffrement peuvent être dérivés. L'application de ces clés à diverses architectures mémoires résulte en une amélioration de la sécurité des données conservées à l'intérieur du système à mémoire. [0011] Dans certains modes de réalisation, l'élément d'identification unique est lié à une ou plusieurs caractéristiques physiques du système à mémoire ou d'éléments à l'intérieur du système lui-même. Dans divers modes de réalisation, l'élément d'identification unique porte sur une signature de semiconducteur d'une plaquette de semiconducteur. Une signature ou caractéristique de semiconducteur peut être dérivée de différences physiques subtiles entre dispositifs à semiconducteur sur un dé unique et sur des dés de semiconducteur situés à différents emplacements sur une plaquette, ou peut être relative à celles-ci. Ces différences proviennent d'une non-uniformité et de petites imprécisions dans des étapes de traitement de plaquette et de lithographie, bien que ces dispositifs ou dés soient censés être identiques. Un élément physique à l'intérieur d'un système démontre sa spécificité par ses propriétés électriques, mécaniques, magnétiques, chimiques et autres. [0012] Les différences peuvent être statistiquement aléatoires et petites, et peuvent être mesurables sous la forme de petits gradients sur la totalité de la plaquette dans plus d'une direction, et de différences très petites en termes de capacitance, vitesse ou sensibilité thermique d'un transistor à l'autre. Ces différences sont utilisées pour générer des nombres statistiquement aléatoires qui sont uniques, non duplicables et répétables et qui sont utilisés pour renforcer des clés de chiffrement dérivées de ceux-ci. [0013] L'élément unique peut également être utilisé en relation avec un décodeur/codeur d'adresses de façon à randomiser davantage la manière ou la séquence selon laquelle des données sont conservées en mémoire. Dans certains modes de réalisation, un circuit de codage/décodage et un élément unique à l'intérieur d'un système à mémoire permettent aux mappages de mémoires de différer d'un dispositif à un autre. Plus particulièrement, le mappage d'adresses spécifique de la mémoire dépend de l'élément unique, qui est dérivé d'une caractéristique unique du dispositif à mémoire lui-même. En conséquence, un mappage d'adresses piraté ne peut pas être utilisé sur d'autres dispositifs pour extraire des données d'une mémoire. [0014] Il est également proposé une mémoire comprenant : [0015] - une pluralité de cellules de mémoire ; [0016] - un élément d'identification unique possédant une valeur d'identification unique associée à une caractéristique physique de la mémoire ; [0017] - un décodeur d'adresses couplé à la pluralité de cellules de mémoire, le décodeur d'adresses possédant une pluralité de lignes de mots mappés à la pluralité de cellules de mémoire ; et [0018] - des circuits de lecture/écriture couplés à la pluralité de cellules de mémoire, les circuits de lecture/écriture possédant une pluralité de lignes de bits mappés à la pluralité de cellules de mémoire. [0019] Les lignes de mots et/ou les lignes de bits sont mappés selon une configuration mémoire dérivée au moins partiellement de la valeur d'identification unique. [0020] Avantageusement, la mémoire peut comprendre en outre un module de codage, le module de codage étant couplé de façon à recevoir la valeur d'identification unique et à générer au moins une clé de chiffrement dérivée au moins partiellement de la valeur d'identification unique. [0021] Avantageusement, des données conservées dans la pluralité de cellules de mémoire peuvent être chiffrées au moyen de la au moins une clé de chiffrement. [0022] Avantageusement, la valeur d'identification unique peut être la clé de chiffrement ou une valeur d'une pluralité de valeurs utilisées pour générer la clé de chiffrement. [0023] Avantageusement, l'élément d'identification unique peut porter sur une signature de semiconducteur du micro-contrôleur. [0024] Avantageusement, la signature de semiconducteur peut être mesurable sous la forme d'au moins un gradient relatif à des variations physiques d'une plaquette de semiconducteur. [0025] Avantageusement, le au moins un gradient est sélectionné dans un groupe se composant de la capacitance, la sensibilité à la vitesse entre transistors et la sensibilité thermique entre transistors. [0026] Il est également proposé un procédé de création d'un mappage à l'intérieur d'une mémoire, le procédé comprenant : - la génération d'une valeur d'identification unique associée à une caractéristique physique de la mémoire, la valeur d'identification unique étant associée à une mesure de gradient relative à une variation de semiconducteur ; - la génération d'une configuration mémoire basée au moins partiellement sur la valeur d'identification unique ; et - la définition d'une pluralité de lignes de mots selon la configuration mémoire, la pluralité de lignes de mots étant couplée à une pluralité de cellules de mémoire qui contiennent des données. Avantageusement, le procédé peut comprendre en outre une étape de définition d'une pluralité de lignes de bits selon la configuration mémoire, la pluralité de lignes de bits étant couplée à la pluralité de cellules de mémoire qui contiennent des données. Avantageusement, la valeur d'identification unique peut être une amorce pour au moins une clé de chiffrement. DESCRIPTION SUCCINCTE DES DESSINS [0027] Il sera fait référence à des modes de réalisation donnés à titre d'exemple de la présente invention qui sont illustrés dans les figures annexées. Ces figures sont destinées à être illustratives et non limitatives. Bien que la présente invention soit généralement décrite dans le contexte de ces modes de réalisation, notre intention n'est pas de limiter ainsi la portée de la présente invention aux caractéristiques particulières des modes de réalisation illustrés et décrits. [0028] La Figure 1 est un diagramme de l'état antérieur de la technique illustrant une architecture mémoire typique à l'intérieur d'un système à mémoire. [0029] La Figure 2 est un diagramme de l'état antérieur de la technique illustrant un mappage de ligne bit et mot donné à titre d'exemple dans un système à mémoire. [0030] La Figure 3 est une architecture mémoire avec une protection intégrée selon divers modes de réalisation de la présente invention. [0031] La Figure 4 est un premier exemple spécifique d'un mappage spécifique à un dispositif utilisant une protection intégrée à l'intérieur d'un système à mémoire selon divers modes de réalisation de la présente invention. [0032] La Figure 5 est un deuxième exemple spécifique d'un mappage spécifique à un dispositif utilisant une protection intégrée à l'intérieur d'un système à mémoire selon divers modes de réalisation de la présente invention. [0033] La Figure 6 est un système de conservation en mémoire de données codées selon divers modes de réalisation de la présente invention. [0034] Les personnes du métier pourront observer que divers modes de réalisation et mises en oeuvre de la présente invention peuvent être réalisés conformément à la présente spécification. Tous ces modes de réalisation et mises en oeuvre sont destinés à être inclus dans la portée de la présente invention. De plus, les personnes du métier pourront observer que les divers systèmes à mémoire peuvent être employés à l'intérieur de nombreux et divers dispositifs et produits différents. DESCRIPTION DETAILLEE DES MODES DE REALISATION PREFERES [0035] Dans la description ci-après, à des fins d'explication, des détails spécifiques sont présentés afin de permettre de comprendre la présente invention. La présente invention peut, néanmoins, être réalisée sans certains, voire la totalité, de ces détails. Les modes de réalisation de la présente invention décrits ci-dessous peuvent être incorporés dans un certain nombre de composants, circuits, dispositifs, et systèmes électriques différents. Les structures et les dispositifs illustrés sous la forme de diagrammes fonctionnels sont illustratifs de modes de réalisation donnés à titre d'exemple de la présente invention et ne sont pas destinés à être utilisés comme prétexte visant à obscurcir les concepts globaux de la présente invention. Les liens entre composants à l'intérieur des figures ne visent pas à se limiter à des liens directs. Plus précisément, les liens entre composants peuvent être modifiés, reformatés ou autrement remplacés par des composants intermédiaires. [0036] Lorsque la spécification fait référence à "un mode de réalisation", cela veut dire qu'un élément, une caractéristique, une structure ou une fonction particulier/particulière décrit(e) en relation avec le mode de réalisation présenté est inclus(e) dans au moins un mode de réalisation envisagé de la présente invention. Ainsi, l'utilisation de l'expression "dans un mode de réalisation" en différents points de la présente spécification ne constitue pas une pluralité de références à un mode de réalisation unique de la présente invention. [0037] Divers modes de réalisation de la présente invention sont utilisés pour conserver de manière sécurisée des données à l'intérieur de systèmes à mémoire. Ces divers modes de réalisation ne sont ni limités à un type ou une taille de mémoire particulier ni limités par le dispositif ou le produit dans lequel la mémoire est installée. [0038] Une mémoire peut être un composant d'un système avec des relations et des hiérarchies définies. Dans divers modes de réalisation de la présente invention, la mémoire comprend un élément unique qui est utilisé pour générer des clés de chiffrement destinées à sécuriser des données conservées à l'intérieur de la mémoire. L'élément unique peut également être utilisé en relation avec un décodeur/codeur d'adresses de façon à randomiser davantage la manière ou la séquence selon laquelle des données sont conservées en mémoire. Ces systèmes, et la mémoire qu'ils contiennent, peuvent être intégrés sur un substrat unique ou contenir des composants discrets. De plus, des modes de réalisation de la présente invention sont applicables à un ensemble diversifié de protocoles et techniques de chiffrement qui peuvent être employés à l'intérieur du système après la génération de clés de chiffrement. [0039] Dans certains modes de réalisation, l'élément unique est une valeur d'identification associée aux caractéristiques physiques de la mémoire ou du système dans lequel la mémoire est installée (par exemple micro-contrôleur, mémoire ou module) et/ou dérivée de celles-ci. Dans un exemple, une signature ou une/des caractéristique(s) de semiconducteur sont utilisées en tant qu'élément unique ou sont utilisées pour amorcer un processus qui génère l'élément unique. Une signature ou caractéristique de semiconducteur peut être dérivée de ou porter sur des différences physiques subtiles entre dispositifs à semiconducteur dans un dé unique et parmi des dés de semiconducteur situés à différents emplacements sur une plaquette. Ces différences proviennent d'une non-uniformité et de petites imprécisions dans des étapes de traitement de plaquette et de lithographie, bien que ces dispositifs ou dés soient censés être identiques. Lorsque les éléments physiques sont manufacturés à partir d'un traitement de semiconducteur, ils peuvent être placés à des emplacements physiques différents ou orientés différemment, et des caractéristiques locales de processus de semiconducteur ne sont pas totalement homogènes vis-à-vis de ces éléments physiques. En conséquence, chaque élément physique présente sa propre spécificité en termes de propriétés électriques, mécaniques, magnétiques, chimiques et autres. [0040] Les différences peuvent être statistiquement aléatoires et minimes, et peuvent être mesurables sous la forme de petits gradients sur la totalité de la plaquette dans plus d'une direction, et de différences très petites en termes de capacitance, vitesse ou sensibilité thermique d'un transistor à l'autre. Par exemple, deux condensateurs par ailleurs identiques peuvent différer de 0,1% en termes de capacitance du fait d'une différence d'épaisseur de diélectrique et de superficie de plaque. La première peut être due à une variation dans une étape de formation de diélectrique, tandis que la deuxième résulte de variations dans des opérations de lithographie ou de gravure. Le travail de conception des semi-conducteurs vise normalement à minimiser ces différences de sorte que les performances du produit final soient maîtrisées à l'intérieur d'une tolérance donnée. Cependant, ces différences sont utilisées ici pour générer des nombres statistiquement aléatoires qui sont uniques, non duplicables et répétables. [0041] Les personnes du métier pourront observer que d'autres caractéristiques de la mémoire ou du système dans lequel la mémoire est installée peuvent être utilisées en tant qu'élément unique à l'intérieur de l'infrastructure de sécurité de la mémoire/du système. [0042] La Figure 3 illustre une mémoire avec une protection intégrée selon divers modes de réalisation de la présente invention. La mémoire 300 comprend une pluralité de cellules qui sont couplées à un décodeur d'adresses 310 par l'intermédiaire de lignes de mots (dites canaux de mots sur les figures) et sont couplées à des circuits de lecture/écriture 320 par l'intermédiaire de lignes de bits (dites canaux de bits sur les figures). La mémoire comprend en outre des circuits de codage/décodage 340 et un élément unique 330. Dans certaines mises en oeuvre, les circuits de codage/décodage 340 sont couplés à la fois à un bus d'adresses et à un bus de données. [0043] L'inclusion des circuits de codage/décodage 340 et de l'élément unique 330 à l'intérieur de la mémoire permet à des mappages d'adresses mémoire de différer d'un dispositif à l'autre. Plus particulièrement, le mappage d'adresses spécifique de la mémoire 300 dépend de l'élément unique 330, qui est dérivé d'une caractéristique unique du dispositif à mémoire lui-même. En conséquence, un mappage d'adresses piraté ne peut pas être utilisé sur d'autres dispositifs pour extraire des données d'une mémoire. Les circuits de codage/décodage 340 et l'élément d'identification 330 peuvent tous être physiquement intégrés à la mémoire (comme illustré à la figure) et être installés à l'intérieur des limites physiques de la zone périphérique de mémoire. Dans d'autres cas de figure, l'élément d'identification 330 et/ou les circuits de codage/décodage 340 peuvent être installés dans des composants physiquement discrets à l'intérieur d'un système. L'emplacement de l'élément d'identification 330 peut varier d'un système à l'autre et peut se situer en tout point d'où une caractéristique unique du système, ou de composants de celui-ci, peut être extraite. Dans un exemple, l'élément d'identification 330 peut être intégré au circuit de génération d'adresses d'un micro-contrôleur ou d'un dispositif de commande de mémoire d'un système complexe selon divers modes de réalisation de la présente invention. [0044] Les personnes du métier pourront observer que les exemples décrits ci-dessus illustrent un réagencement de lignes de mots et de lignes de bits, mais des mécanismes plus élaborés sont obtenus par des modes de réalisation de la présente invention. Par exemple, un codage d'adresses peut prendre en compte à la fois la ligne de mot et la position de bit lors de la création du mappage ou par l'utilisation de fonctions cryptographiquement fortes telles que AES. Les personnes du métier pourront observer l'importance d'éviter des collisions dans les mises en oeuvre de fonctions cryptographiquement fortes. [0045] De manière similaire à la génération de mappages d'adresses, l'élément d'identification à l'intérieur de la mémoire peut également être utilisé pour le codage et le décodage de contenus de données spécifiques à un dispositif. Dans sa forme la plus simple, la fonction de codage de données pourrait exécuter un OU exclusif sur des bits de données en fonction de l'élément d'identification. Des codages plus élaborés pourraient prendre en compte à la fois la valeur de données et l'adresse (ligne bit/mot) ou utiliser des processus cryptographiquement forts tels que AES (Advanced Encryption Standard). Les personnes du métier pourront observer qu'un grand nombre de processus cryptographiques peuvent être mis en oeuvre au moyen de l'élément unique et/ou d'un mappage d'adresses unique dans la génération de clés de chiffrement ; tous ces processus entrant dans la portée de la présente invention. [0046] Les Figures 4 et 5 illustrent différents mappages d'adresses mémoire sur deux dispositifs différents selon divers modes de réalisation. Comme indiqué ci-après, les différents mappages résultent d'un élément unique spécifique au dispositif (chaque élément est différent d'un dispositif à l'autre) qui est utilisé pour générer un mappage sur ce dispositif particulier. Dans divers modes de réalisation, une valeur associée à l'élément unique peut être un composant à l'intérieur d'une fonction de mappage qui définit un mappage particulier pour une mémoire. Du fait que cet élément unique est différent d'un dispositif à l'autre, le mappage d'adresses pour chaque dispositif sera également différent. [0047] Cette configuration mémoire unique peut également être combinée à un espace mémoire chiffré de façon à améliorer davantage la sécurité de la mémoire. Des exemples dans lesquels des clés de chiffrement sont générées sont décrits dans le brevet américain numéro 8 555 015, portant le titre "Microcontrôleur multicouche protégeant un contenu", ledit brevet étant incorporé ici à titre de référence. Les personnes du métier pourront observer que d'autres procédés et structures peuvent être utilisés dans la génération de clés de chiffrement et peuvent également être utilisés dans l'esprit et la portée de la présente invention. [0048] En faisant référence à la Figure 4, une mémoire 400 est illustrée possédant des circuits de codage/décodage 450 et un élément unique 440. La mémoire 400 possède également un mappage de mémoire qui a été généré au moyen d'une valeur associée à l'élément unique 440, aux lignes de mots 410-413 et aux lignes de bits 420-423 conformément au mappage de mémoire. [0049] Comme indiqué ci-dessus, les circuits de codage/décodage 450 peuvent également chiffrer des données avant mise en mémoire au moyen de clés dérivées de l'élément unique 440. Comme le mappage, les clés de chiffrement peuvent être générées au moyen de l'élément unique 440 conformément à divers modes de réalisation de la présente invention. La combinaison d'un mappage de mémoire et d'un chiffrement qui est généré à partir de l'élément unique 440 résulte en une architecture mémoire sécurisée qui diffère, à différents niveaux (chiffrement et mappage de mémoire), d'un dispositif à un autre. [0050] En faisant référence à la Figure 5, un mappage d'adresses différent est illustré selon divers modes de réalisation de la présente invention. Dans cet exemple, la mémoire 500 possède un mappage différent, comparé à celui de la Figure 4, qui comprend des lignes de mots 510-513 et des lignes de bits 520-523. Ce mappage est généré au moyen de l'élément unique 540 de façon à introduire un caractère aléatoire, spécifique à la mémoire 500 ou au système dans lequel elle est incorporée, dans le processus de génération de mappage d'adresses. [0051] Comme indiqué ci-dessus, la mémoire 500 peut également comprendre une protection de contenus de données par le chiffrement des données avant mise en mémoire. Dans certains modes de réalisation, les circuits de codage/décodage 550 utilisent des clés de chiffrement pour chiffrer des données conservées dans la mémoire et déchiffrer des données lues à partir de la mémoire. Ces clés de chiffrement peuvent être générées au moyen de l'élément unique 540 conformément à divers procédés connus des personnes du métier. [0052] La Figure 6 illustre un système de conservation en mémoire de données codées selon divers modes de réalisation de la présente invention. Le système comprend un dispositif à micro-contrôleur 600 qui communique avec une mémoire 610 par l'intermédiaire d'un bus. La mémoire 610 comprend une matrice de mémoires 615 dans laquelle des cellules de mémoire sont placées pour conserver en mémoire des données. [0053] Le dispositif à micro-contrôleur 600 comprend une unité de traitement centrale 620 couplée en communication à des circuits de codage/décodage de données et d'adresses 640 par l'intermédiaire d'une interface mémoire 625. Les circuits de codage/décodage de données et d'adresses 640 sont couplés à un secret 630 qui peut jouer le rôle de clé de chiffrement ou de composant dans la génération d'une clé de chiffrement. Ce secret 630 est généré au moyen d'un élément unique associé au dispositif à micro-contrôleur 600 et/ou à des composants de celui-ci conformes à la description ci-dessus. En conséquence, des données peuvent être chiffrées de manière unique, en fonction au moins partiellement de l'utilisation de l'élément unique pour la génération de clés au cours de la mise en mémoire et de la transmission des données. [0054] Bien que la Figure 6 ait été décrite en relation avec des architectures de micro-contrôleur (comprenant dans celles-ci une mémoire interne et/ou externe), les personnes du métier pourront observer que d'autres types de systèmes à mémoire peuvent utiliser divers modes de réalisation de la présente invention. Par exemple, un système à mémoire réparti de grande taille peut utiliser un élément d'identification pour à la fois authentifier des commandes de mémoire vis-à-vis d'un système et générer des clés de chiffrement pour une conservation en mémoire sécurisée de données à l'intérieur du système. D'autres mises en oeuvre de la présente invention à l'intérieur de systèmes à mémoire viendront aisément à l'esprit de personnes du métier. [0055] Compte tenu de la nature de l'élément unique, une ou des clés de chiffrement peuvent être générées à la demande et n'ont pas besoin d'être conservées dans une mémoire non volatile. À la différence de l'état antérieur de la technique, ceci permet la réalisation de systèmes basés sur une technologie de procédés de fabrication sans mémoire non volatile, qui peuvent être particulièrement avantageux parce que de nouveaux noeuds de processus denses ne disposent pas communément d'une mémoire non volatile. De plus, une mémoire non volatile augmente de manière significative le coût de ces processus lorsqu'elle est disponible. En outre, le système permet à des systèmes qui n'exigent pas une source d'alimentation électrique (par exemple une batterie) de conserver la clé. [0056] Dans divers exemples, le micro-contrôleur avec la mémoire peut contenir plus d'un élément d'identification unique et des secrets associés (par exemple des clés dérivées des éléments d'identification uniques ou créées à partir de ceux-ci), ainsi qu'un bloc de séparation de ressources additionnel. En fonction des exigences du système, ce bloc peut être simple (utilisant par exemple l'adresse des ressources pour la séparation) ou plus complexe (prenant par exemple en compte et considérant la fréquence d'utilisation des ressources, la charge système et d'autres entrées d'état système et externes). [0057] La description ci-dessus de la présente invention a été réalisée à des fins de clarté et de compréhension. Elle ne vise pas à limiter la présente invention à la forme précise décrite. Diverses modifications peuvent être envisagées à l'intérieur de la portée et de l'équivalence des revendications annexées. REVENDICATIONS1. Mémoire comprenant : une pluralité de cellules de mémoire ; un élément d'identification unique (330) possédant une valeur d'identification unique associée à une caractéristique physique de la mémoire ; un décodeur d'adresses (310) couplé à la pluralité de cellules de mémoire, le décodeur d'adresses possédant une pluralité de lignes de mots mappés à la pluralité de cellules de mémoire selon une configuration mémoire dérivée au moins partiellement de la valeur d'identification unique ; et des circuits de lecture/écriture (320) couplés à la pluralité de cellules de mémoire, les circuits de lecture/écriture possédant une pluralité de lignes de bits mappés à la pluralité de cellules de mémoire. 2. Mémoire selon la revendication 1, dans laquelle la pluralité de lignes de bits sont mappés à la pluralité de cellules de mémoire selon la configuration mémoire. 3. Mémoire selon la revendication 1 ou 2, comprenant en outre un module de codage, le module de codage étant couplé de façon à recevoir la valeur d'identification unique et à générer au moins une clé de chiffrement dérivée au moins partiellement de la valeur d'identification unique. 4. Mémoire selon la revendication 3, dans laquelle des données conservées dans la pluralité de cellules de mémoire sont chiffrées au moyen de la au moins une clé de chiffrement. 5. Mémoire selon la revendication 3 ou 4, dans laquelle la valeur d'identification unique est la clé de chiffrement ou une valeur d'une pluralité de valeurs utilisées pour générer la clé de chiffrement. 6. Système selon l'une quelconque des revendications 1 à 5, dans lequel l'élément d'identification unique porte sur une signature de semiconducteur du micro-contrôleur. 7. Système selon la revendication 6, dans lequel la signature de semiconducteur est mesurable sous la forme d'au moins un gradient relatif à des variations physiques d'une plaquette de semiconducteur. 8. Système selon la revendication 7, dans lequel le au moins un gradient est sélectionné dans un groupe se composant de la capacitance, la sensibilité à la vitesse entre transistors et la sensibilité thermique entre transistors. 9. Mémoire comprenant : une pluralité de cellules de mémoire ; un élément d'identification unique (330) possédant une valeur d'identification unique associée à une caractéristique physique de la mémoire ; des circuits de lecture/écriture (320) couplés à la pluralité de cellules de mémoire, les circuits de lecture/écriture possédant une pluralité de lignes de bits mappés à la pluralité de cellules de mémoire selon une configuration mémoire dérivée au moins partiellement de la valeur d'identification unique ; et un décodeur d'adresses (310) couplé à la pluralité de cellules de mémoire, le décodeur d'adresses possédant une pluralité de lignes de mots mappés à la pluralité de cellules de mémoire. 10. Mémoire selon la revendication 9, dans laquelle la pluralité de lignes de mots sont mappés à la pluralité de cellules de mémoire selon la configuration mémoire. 11. Mémoire selon la revendication 9 ou 10 comprenant en outre un module de codage, le module de codage étant couplé de façon à recevoir la valeur d'identification uniqueet à générer au moins une clé de chiffrement dérivée au moins partiellement de la valeur d'identification unique. 12. Mémoire selon la revendication 11, dans laquelle où la valeur d'identification unique est la clé de chiffrement ou une valeur d'une pluralité de valeurs utilisées pour générer la clé de chiffrement. 13. Système selon l'une quelconque des revendications 9 à 12, dans lequel l'élément d'identification unique porte sur une signature de semiconducteur du micro-contrôleur. 14. Système selon la revendication 13, dans lequel le au moins un gradient est sélectionné dans un groupe se composant de la capacitance, la sensibilité à la vitesse entre transistors et la sensibilité thermique entre transistors. 15. Procédé de création d'un mappage à l'intérieur d'une mémoire, le procédé comprenant : la génération d'une valeur d'identification unique associée à une caractéristique physique de la mémoire, la valeur d'identification unique étant associée à une mesure de gradient relative à une variation de semiconducteur ; la génération d'une configuration mémoire basée au moins partiellement sur la valeur d'identification unique ; et la définition d'une pluralité de lignes de mots selon la configuration mémoire, la pluralité de lignes de mots étant couplée à une pluralité de cellules de mémoire qui contiennent des données. 16. Procédé selon la revendication 15 comprenant en outre une étape de définition d'une pluralité de lignes de bits selon la configuration mémoire, la pluralité de lignes de bits étant couplée à la pluralité de cellules de mémoire qui contiennent des données. 22' 3011666 17. Procédé selon la revendication 15 ou 16, dans lequel la mesure de gradient porte sur une caractéristique physique sélectionnée dans un groupe se composant de la capacitance, la sensibilité à la vitesse entre transistors et la sensibilité thermique entre transistors. 18. Procédé selon la revendication 15, 16 ou 17, dans lequel la valeur d'identification unique est une amorce pour au moins une clé de chiffrement.