Brevet FR3013916A1 — publié le 20150529

B12721 - DD14420ST 1 CIRCUIT DE COMMANDE POUR CONVERTISSEUR DE PUISSANCE Domaine La présente description concerne de façon générale les circuits électroniques, plus particulièrement le domaine des convertisseurs de puissance et, encore plus particulièrement, la réalisation d'un circuit de commande pour convertisseur de puissance. Exposé de l'art antérieur Les convertisseurs de puissance sont largement utilisés dans l'industrie électronique. La présente description concerne plus particulièrement les alimentations comportant, entre deux bornes d'application d'une tension d'entrée de puissance continue ou non, deux interrupteurs en série dont le point milieu est généralement relié à un élément inductif constituant par exemple l'inductance du filtre de sortie, le primaire d'un transformateur, l'inductance d'un moteur électrique... La présence d'au moins deux interrupteurs en série entre deux bornes d'alimentation nécessite une commande évitant une conduction simultanée de ces deux interrupteurs. Ces inter- rupteurs sont généralement constitués de transistors à effet de champ, le plus souvent des transistors MOS, des JFETs ou des transistors à effet de champ à très haute mobilité (HEMTs). B12721 - DD14420ST 2 Cela conduit à prévoir, entre les périodes de conduction respectives des transistors, des "temps morts" pendant lesquels les deux transistors sont bloqués. Durant ces "temps morts", la tension grille-source est inférieure à la tension de seuil du 5 transistor et un courant circule en inverse soit par la diode interne de l'un des transistors s'il en possède une, soit par son canal, soit par une diode externe connectée en antiparallèle. Dans tous les cas, le passage de ce courant en inverse à ces instants engendre des pertes non souhaitées. 10 On cherche donc généralement à réduire le temps mort pendant lequel les deux interrupteurs de puissance sont bloqués. On a déjà proposé différentes solutions pour réduire ce temps mort. En particulier, la vitesse de commutation variant en fonction du point de fonctionnement du conver- 15 tisseur et de la température, on cherche à rendre ce temps mort auto-adaptatif pour qu'il soit le plus court possible tout en maintenant une protection contre le court-circuit. Ces solutions sont toutefois mal adaptées à des convertisseurs de puissance dont les transistors de découpage 20 sont alimentés par une tension relativement élevée (supérieure à 20V), ou à des convertisseurs de puissance dont les circuits de commande des interrupteurs à découpage sont constitués de transistors à effet de champ. Résumé 25 Un mode de réalisation de la présente description vise à proposer un circuit de commande pour convertisseur de puissance qui pallie tout ou partie des inconvénients des circuits usuels. Un mode de réalisation de la présente description vise 30 plus particulièrement une solution adaptée à tout circuit de puissance, par exemple, un convertisseur de puissance, dont les interrupteurs de découpage sont constitués de transistors à effet de champ (qu'ils soient ou non réalisés dans une même technologie) avec ou sans diode parasite interne entre drain et 35 source, en série entre deux bornes d'application d'une tension B12721 - DD14420ST 3 d'alimentation, et pilotés par des circuits de commande constitués eux aussi de transistors à effet de champ (réalisés ou non dans une même technologie). Un autre mode de réalisation vise plus particuliè- rement une solution d'adaptation automatique du temps mort de blocage simultané des interrupteurs de puissance, compatible avec les bornes habituellement accessibles dans un étage d'entrée d'un convertisseur de puissance. Ainsi, un mode de réalisation prévoit un circuit de commande d'un premier transistor à effet de champ d'un convertisseur de puissance, destiné à un convertisseur comportant au moins un premier et un second transistor en série entre deux bornes d'application d'une première tension, ledit circuit comportant un circuit de détection de l'ouverture du second transistor. Selon un mode de réalisation, le circuit, comportant : une borne de sortie destinée à être connectée à la grille du premier transistor ; et une borne d'entrée destinée à être connectée à la 20 source du premier transistor. Selon un mode de réalisation, le circuit comporte deux transistors de commande en série entre deux bornes d'application de tensions d'alimentation référencées par rapport au potentiel présent sur ladite borne d'entrée. 25 Selon un mode de réalisation, une première tension d'alimentation est positive ou nulle par rapport audit potentiel, la deuxième tension d'alimentation étant négative ou nulle par rapport audit potentiel de la borne d'entrée. Selon un mode de réalisation, le circuit de détection 30 comporte au moins un étage comportant un miroir de courant formé de deux transistors MOS dont un transistor a sa source reliée à une borne d'application de la seconde tension d'alimentation, l'autre transistor ayant sa source reliée à la borne de sortie du circuit de commande. B12721 - DD14420ST 4 Selon un mode de réalisation, le circuit comporte une borne de commande destinée à recevoir un signal de commande en fermeture ou en ouverture du premier transistor et de sélection entre deux modes de fonctionnement. Selon un mode de réalisation, le circuit comporte un bloc logique de combinaison dudit signal de commande et d'au moins un signal fourni par ledit circuit de détection. Selon un mode de réalisation, un premier mode de fonctionnement est activé avant l'ouverture du second transistor 10 pour permettre la détection de cette ouverture. Un mode de réalisation prévoit également un convertisseur de puissance comportant au moins un premier et un second transistor, en série entre deux bornes d'application d'une première tension, dans lequel les premier et second transistors 15 sont chacun commandés par un circuit tel que ci-dessus. Selon un mode de réalisation : un premier circuit de commande du premier transistor dont la borne d'entrée est reliée à une desdites bornes d'application de la tension continue ; et 20 un second circuit de commande du second transistor dont la borne d'entrée est reliée au point milieu de l'association en série des premier et second transistors. Selon un mode de réalisation, le circuit comporte en outre un circuit de fourniture des signaux de commande des 25 premier et second transistors. Un mode de réalisation prévoit également un procédé de commande d'un convertisseur, dans lequel une variation de la tension drain-source est détectée au niveau de la grille de chaque transistor. 30 Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : B12721 - DD14420ST la figure 1 est une représentation schématique, sous forme de blocs, d'un exemple de convertisseur de puissance équipé d'un mode de réalisation d'un circuit de commande des interrupteurs de son étage d'entrée ; 5 la figure 2 est une représentation plus détaillée d'un mode de réalisation d'une partie du circuit de commande de la figure 1 ; la figure 3 représente, de façon schématique et partielle, une partie du circuit de commande de la figure 2 ; les figures 4A et 4B reprennent partiellement des éléments du circuit de la figure 3, appliqués au circuit de commande d'un des interrupteurs de l'étage d'entrée du convertisseur, et illustrent deux configurations de fonctionnement ; les figures aA et 5B reprennent partiellement des éléments de la figure 3, appliqués au circuit de commande de l'autre des interrupteurs de l'étage d'entrée du convertisseur, et illustrent deux configurations de fonctionnement ; les figures 6A, 6B, 6C, 6D, 6E, 6F, 6G et 6H illustrent, 20 sous forme de chronogrammes, un mode de fonctionnement du convertisseur de puissance dans la configuration de la figure 4B ; les figures 7A, 7B, 7C, 7D, 7E, 7F, 7G et 7H illustrent, sous forme de chronogrammes, un mode de fonctionnement du 25 convertisseur de puissance dans la configuration de la figure 5B ; les figures 8A, 8B, 8C, 8D, 8E, 8F, 8G et 8H illustrent, sous forme de chronogrammes, un autre mode de fonctionnement du convertisseur de puissance dans la configu30 ration de la figure 4B ; les figures 9A, 9B, 9C, 9D, 9E, 9F, 9G et 9H illustrent, sous forme de chronogrammes, un autre mode de fonctionnement du convertisseur de puissance dans la configuration de la figure 5B ; B12721 - DD14420ST 6 la figure 10 représente schématiquement un mode de réalisation détaillé d'une variante d'un circuit de détection du circuit de la figure 2 ; et la figure 11 est un schéma bloc illustrant un exemple 5 d'architecture appliqué à la figure 1. Description détaillée De mêmes éléments ont été désignés par de mêmes références aux différentes figures. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation qui 10 vont être décrits, ont été représentés et seront détaillés. En particulier, le convertisseur de puissance n'a été illustré que par son étage d'entrée, les modes de réalisation décrits étant compatibles avec les réalisations usuelles de convertisseurs de puissance de type alimentation à découpage ou de tout circuit 15 utilisant au moins deux interrupteurs entre deux bornes d'application d'une tension. De plus, la génération de la tension d'alimentation du convertisseur n'a pas n'ont plus été détaillée, les modes de réalisation décrits étant là encore compatible avec les applications usuelles. 20 La figure 1 représente, de façon très schématique et sous forme de blocs, un mode de réalisation d'un circuit 1 de commande d'un étage d'entrée 22 d'un convertisseur de puissance 2 de type alimentation à découpage. L'étage d'entrée 22 comporte au moins deux transistors à effet de champ M2 et M1, en série 25 entre deux bornes 23 et 24 d'application d'une tension d'alimentation (tension d'entrée de puissance), dans cet exemple d'une tension positive VH par rapport à la masse. La tension d'entrée de puissance peut être approximativement constante à l'échelle de la fréquence de commutation des transistors M1 et 30 M2, mais être variable à plus basse fréquence (par exemple, la fréquence 50 Hz du réseau). Dans l'exemple arbitraire de la figure 1, le point milieu 25 entre les transistors M2 et M1 est relié à un élément inductif L dont l'autre électrode définit une borne 26 connectée 35 à un potentiel fixe fonction de l'application, par exemple, la B12721 - DD14420ST 7 masse. L'élément inductif L est symbolisé avec sa résistance série R. Cet élément inductif constitue, par exemple, le primaire d'un transformateur 27 dont le secondaire est symbolisé par un élément inductif Ls, relié à un circuit 28 comportant le secondaire de l'alimentation à découpage. Il s'agit d'un exemple et les modes de réalisation qui vont être décrits s'appliquent, quelle que soit la nature des éléments connectés en aval ou couplés à l'élément inductif L. Dans l'exemple de la figure 1, on a connecté la borne 26 au bloc 28 pour faire ressortir qu'elle est reliée au reste de l'application. La structure illustrée par la figure 1 est communément désignée par convertisseur en demi-pont. Dans un tel convertisseur, les transistors M1 et M2 sont commandés alternativement pour fournir de l'énergie à l'élément inductif L. Chaque transistor M1, M2 est commandé par un circuit 31, respectivement 32, constitué de transistors à effet de champ fournissant, sur une borne 321, respectivement 322, un signal de commande à sa grille. On considère un cas particulier dans lequel les circuits 31 et 32 ont des structures similaires. Pour simplifier la description qui suit et sauf précision contraire, on identifiera avec un indice "1" les éléments du circuit de commande affecté au transistor M1 du demi-étage bas, et avec un indice "2" les éléments du circuit de commande affecté au transistor M2 du demi-étage haut, et on mentionnera ces éléments sans indice lorsque l'on se réfère sans distinction aux deux circuits. Chaque circuit 3 (CTRL) comporte une borne 34 destinée à être reliée à la source du transistor M qu'il commande, donc au noeud 25 pour le circuit 32 et à la borne 24 pour le circuit 31. Chaque circuit 3 est alimenté par une tension appliquée entre deux bornes 36 et 38. Le potentiel de la borne 34 constitue un potentiel intermédiaire. En d'autres termes, chaque circuit 3 reçoit une tension positive ou nulle V+ par rapport à sa borne 34 et une tension négative ou nulle V- par rapport à sa borne 34. Ces tensions, référencées par rapport à la borne 34 B12721 - DD14420ST 8 qui correspond à la source du transistor M concerné, sont d'une part liées au besoin de bloquer les transistors M1 et M2 avec des tensions inférieures à leurs tensions de seuil Vth pour éviter le risque de conduction parasite qui pourrait autrement se produire suite à des variations des potentiels d'alimentation, et d'autre part liées au besoin de rendre passant les transistors Ml et M2 avec des tensions supérieures à leurs tensions de seuil. De façon usuelle, les circuits 3 commandent les transistors M1 et M2 pour qu'ils aient des phases alternées de conduction. Pour cela, chaque circuit reçoit, sur une borne 30, un signal IN de commande provenant d'un circuit symbolisé par un bloc 5 en figure 1, typiquement contrôlant les périodes de découpage de la tension d'entrée de puissance Vg en fonction des besoins de la charge. Le bloc 5 reçoit une information représentative des besoins de la charge sur une ou plusieurs entrées FB. La génération des signaux IN tient compte d'un besoin d'éviter une conduction simultanée des transistors M1 et M2 qui court-circuiterait les bornes d'alimentation 23 et 24. Toutefois, lors du blocage d'un des transistors M (M1 ou M2), avant mise en conduction de l'autre (M2, respectivement M1), le temps mort nécessaire pour éviter une conduction simultanée engendre des pertes liées à la conduction d'un courant en inverse dans un transistor, en raison d'une tension grille-source inférieure à sa tension seuil. L'amplitude de ce phénomène peut être réduit en rendant rapidement conducteur l'autre transistor (M2, respectivement MI) pour réduire ce temps de conduction inverse. Cela revient à réduire le temps mort. Toutefois, cela requiert une auto- adaptation du temps mort entre les périodes de conduction des deux transistors M1 et M2 car leurs vitesses de commutation (temps de mise en conduction et temps de blocage) dépendent entre autres du point de fonctionnement commuté et de la température. B12721 - DD14420ST 9 On prévoit de détecter, au niveau de la grille de chaque transistor M, donc de la borne 32 du circuit 3 correspondant, l'ouverture de l'autre transistor M et d'exploiter cette détection au niveau de ce même circuit de commande 3 afin de remettre en conduction le transistor M considéré. Ainsi, dès que le circuit de commande 3 du transistor M1, respectivement M2, détecte l'ouverture de l'autre transistor M2, respectivement M1, il provoque la fermeture du transistor M1, respectivement M2. Cela réduit automatiquement le temps 10 mort, donc les pertes. Le temps mort n'est donc plus généré de manière fixe par le bloc 5 de commande éloigné mais de manière auto-adaptative et localement par les circuits 3 (CTRL). Selon ce mode de réalisation, les circuits 31 et 32 ne 15 sont pas reliés l'un à l'autre pour se communiquer l'état dans lequel se trouve le transistor qu'ils pilotent respectivement. Cette information haute tension est directement récupérée par chaque circuit 3 au niveau de la grille, du côté basse tension, du transistor qu'il contrôle, supprimant ainsi le 20 besoin de composants haute tension ou d'un dispositif d'isolation supplémentaire. La figure 2 représente, de façon schématique et sous forme de blocs, un mode de réalisation d'un circuit 3. Pour simplifier, les circuits 31 et 32 des transistors M1 et M2 sont 25 structurellement identiques. Ils diffèrent par le fait qu'ils sont connectés à un transistor différent et, optionnellement, par des tensions V+ et V- qui les alimentent différentes. Chaque circuit 3 comporte un amplificateur 31 (DRIVER) commandé par des signaux logiques DET et IN. Le signal IN 30 correspond au signal de commande de mise en conduction du transistor considéré, provenant du circuit 5 qui exploite des informations relatives aux besoins de la charge. Le signal DET est un signal de détection. Les signaux IN et DET seront détaillés par la suite. L'amplificateur 31 est alimenté par les 35 tensions V+ et V- d'alimentation du circuit 3 (bornes 36 et 38). B12721 - DD14420ST 10 La borne 34 est reliée à une borne de référence 33, commune aux tensions V+ et V-. Le circuit 3 comporte en outre un circuit 4 de détection (DETECT) dont un mode de réalisation sera décrit ultérieurement et dont le rôle est de fournir une information DET relative à la commutation de l'autre transistor M2 ou M1 que celui associé au circuit 3 considéré. Le circuit 4 est alimenté par les tensions V+ et V-. La figure 3 représente, de façon plus détaillée, un exemple de réalisation de l'amplificateur 31. Ce dernier comporte un étage d'entrée 312 formé d'un circuit logique, par exemple une bascule D, dont le rôle est de combiner les états respectifs des signaux IN et DET pour sélectionner l'état d'un étage de sortie 314. Le circuit 312 est alimenté par les tensions V+ et V- et fournit donc un signal dont l'état haut est au niveau V+ et dont l'état bas est au niveau V- (en négligeant les chutes de tensions dans les transistors à l'état passant du circuit 312). Dans l'exemple de la figure 3, l'entrée D de la bascule 312 reçoit la tension V+, son entrée d'horloge reçoit le 20 signal DET, son entrée R de réinitialisation reçoit l'inverse du signal IN (inverseur 313). Le circuit 312 fournit le résultat de la combinaison sur la grille d'un premier transistor P d'un étage de sortie 314 du circuit 31. Cet étage de sortie 314 comporte deux tran- 25 sistors, respectivement P à canal P, et N à canal N, en série entre les deux bornes 36 et 38 d'application des potentiels V+ et V-. La grille du transistor N reçoit directement le signal IN inversé. Le point milieu de cette association en série définit la borne 32 de sortie du circuit 3, destinée à être connectée à 30 la grille du transistor M concerné. Lorsque le signal IN passe à l'état haut, le transistor P reste bloqué jusqu'à ce que l'ouverture de l'autre transistor M soit détectée, que le signal DET passe à l'état haut, validant ainsi le signal IN et donc la fermeture du 35 transistor M considéré. Lorsque le signal IN passe à l'état bas, B12721 - DD14420ST 11 les transistors P et N deviennent simultanément et instantanément bloqués. On prévoit une phase de fonctionnement, dite de surveillance, dans laquelle les deux transistors P et N sont 5 bloqués. Cette phase est déclenchée par une commutation du signal IN vers l'état haut, provoquée par le circuit 5, préalablement ou simultanément au blocage du transistor M de l'autre étage par commutation de son signal IN correspondant à l'état bas. Cette phase de surveillance prend fin lorsque 10 le blocage de l'autre transistor M est détecté et que le signal DET bascule à l'état haut. Lors de l'ouverture du transistor M1 ou M2, si le courant dans l'élément inductif L est positif, respectivement négatif, il force le passage en inverse dans le transistor M1, 15 respectivement M2. Pour un courant dans l'élément inductif L de n'importe quel signe lorsque le transistor Ml, respectivement M2, s'ouvre, le potentiel au noeud 25 varie et la présence des capacités parasites grille-drain Cgd et grille-source Cgs des transistors M fait qu'un courant circule non seulement à travers 20 la capacité drain-source Cds, mais également au niveau de la grille de l'autre transistor M2, respectivement M1 par l'intermédiaire de la capacité grille-drain Cgd. Le circuit 32, respectivement 31, est alors dans une phase de surveillance (son signal IN est à l'état haut et son signal DET est encore au 25 niveau bas), ce qui place l'étage de sortie 314 dans un état de haute impédance (transistors P et N bloqués). Le circuit 42, respectivement 41, peut alors détecter ce courant parasite qui renseigne sur l'ouverture du transistor M1, respectivement M2. La détection de ce courant par le circuit 42, respectivement 41, 30 force le signal DET12, respectivement DET21, vers l'état haut. Un mode de réalisation du circuit de détection 4 sera décrit par la suite en relation avec la figure 10. Pour l'instant, on se contente de noter que ce circuit détecte la présence d'un courant dans la grille du transistor M, alors que 35 celui-ci est dans un état bloqué. B12721 - DD14420ST 12 Le sens du courant parasite lors de l'ouverture du transistor Ml, respectivement M2, dans les capacités parasites du transistor M2, respectivement M1, à l'état ouvert, dépend du sens de variation du potentiel 25 qui dépend du sens de circulation du courant dans l'élément inductif L (figure 1). Les figures 4A et 4B reprennent, en partie, les éléments de la figure 3 pour illustrer le fonctionnement du circuit 32 à l'ouverture du transistor M1 alors que le courant dans l'élément inductif est positif et circule donc du noeud 25 au noeud 26. La figure 4A illustre la polarisation des transistors P2 et N2 en fonctionnement normal. La figure 4B illustre la polarisation des transistors P2 et N2 en mode surveillance. Pour ce qui suit, on néglige les chutes de tension à l'état passant dans les différents transistors, y compris de 15 ceux du détecteur 4 et du circuit logique 312. En fonctionnement normal, dans l'exemple de la figure 4A où l'on suppose que le transistor M2 est ouvert, les grilles respectives des transistors P2 et N2 sont portées au potentiel positif V2+. Le transistor P2 est donc bloqué et le transistor 20 N2 est passant. A l'ouverture du transistor M1, un courant parasite négatif Igd2 circule à travers la capacité grille-drain Cgd2 du transistor M2 (du drain à la grille), le transistor N2, la source de tension V2- pour atteindre le transistor M1 (non visible en figure 4A) et évacuer les charges parasites. 25 Quand le signal IN2 passe à l'état haut, le circuit 32 est placé en mode de surveillance, représenté par la figure 4B, tant que le signal DET fourni par le circuit 42 est à l'état bas. Dans ce mode de fonctionnement, le circuit 312 applique directement l'inverse du signal IN2 (donc un état bas) au 30 transistor N2 tandis qu'il maintient le niveau haut appliqué à la grille du transistor P2 jusqu'à la détection de commutation du transistor M1 marquant la fin de ce mode. Par conséquent, en mode de surveillance, les deux transistors N2 et P2 constituant l'étage de sortie 3142 du circuit 32 sont bloqués, l'étage 3142 35 est en haute impédance. Au blocage du transistor M1, le courant B12721 - DD14420ST 13 parasite circule alors du drain à la source du transistor M2 par ses capacités grille-drain Cgd2 et grille-source Cgs2. Dans le cas de la figure 4A, le passage du courant parasite négatif Igd2 n'a quasiment aucun impact sur l'allure de la tension de grille du transistor M2. Dans le cas de la figure 4B, le courant grille-drain négatif ne peut plus passer par le transistor N2 pour atteindre le potentiel V2- (sa diode parasite source-drain est polarisée en inverse). Par conséquent, les capacités Cgs2 et Cgd2 forment un pont diviseur capacitif et la capacité grille-source se charge et augmente la valeur du potentiel de grille d'une quantité dépendant de l'amplitude de la variation du potentiel au noeud 25 et des valeurs des capacités Cgd2 et Cgs2. En fait, à l'ouverture du transistor M1, on peut considérer, dans le cas d'un transistor à effet de champ M1 sans diode entre drain et source, que la variation de la tension de grille Vgs2 vaut dVgs2 = (Vth1-Vgs1).Cgd2/(Cgs2+Cgd2), où Vth1 représente la tension de seuil du transistor M1. Dans le cas d'un transistor M1 avec une diode en antiparallèle (interne ou non), la variation de la tension de grille Vgs2 vaut dVgs2 = Vf1.Cgd2/(Cgs2+Cgd2), où Vf1 représente la chute de tension aux bornes de la diode lors du passage du courant en inverse. On prévoit de détecter cette variation dVgs2 de la tension de grille du transistor M2 due au mode particulier de surveillance pour détecter l'ouverture du transistor M1. Ce fonctionnement est similaire, côté circuit 31 à l'ouverture du transistor M2 alors que le courant dans l'élément inductif L est négatif circulant du noeud 26 au noeud 25. Les figures aA et 5B reprennent, en partie, les éléments de la figure 3 pour illustrer le fonctionnement du circuit 31 à l'ouverture du transistor M2 alors que le courant dans l'élément inductif est positif et circule du noeud 25 au noeud 26. La figure aA illustre la polarisation des transistors P1 et N1 en fonctionnement normal. La figure 5B illustre la polarisation des transistors P1 et N1 en mode surveillance. B12721 - DD14420ST 14 En fonctionnement normal, dans l'exemple de la figure 5A où l'on suppose que le transistor M1 est ouvert, les grilles respectives des transistors P1 et N1 sont portées au potentiel positif V1+. Le transistor P1 est donc bloqué et le transistor N1 est passant. A l'ouverture du transistor M2, un courant parasite Igd1 positif circule à travers la capacité grille-drain Cgd1 du transistor M1 (de la grille au drain), le transistor N1, la source de tension V1- pour atteindre le transistor M2 et évacuer les charges parasites. Quand le signal IN1 passe à l'état haut, le circuit 31 est placé en mode de surveillance, représenté par la figure 5B, tant que le signal DET fourni par le circuit 41 est à l'état bas. Dans ce mode de fonctionnement, le circuit 312 applique directement l'inverse du signal IN1 (donc un état bas) au transistor N1 tandis qu'il maintient le niveau haut appliqué à la grille du transistor P1 jusqu'à la détection de commutation du transistor M2 marquant la fin de ce mode. Par conséquent, en mode de surveillance, les deux transistors N1 et P1 constituant l'étage de sortie 3141 du circuit 31 sont bloqués, l'étage 3141 est en haute impédance. Lors du blocage du transistor M2, le courant parasite positif Igd1 induit passe alors par le transistor N1 en conduction inverse et la grille au drain du transistor M1 par sa capacité grille-drain Cgd1. Dans le cas de la figure aA, le passage du courant parasite positif Igd1 n'a quasiment aucun impact sur l'allure de la tension de grille du transistor M1. Dans le cas de la figure 5B, le courant grille-drain positif ne passe plus par un transistor N1 correctement fermé pour atteindre le noeud 25. Ce courant passe toujours en inverse par le transistor N1 dont la tension grille-source est cette fois inférieure à sa tension seuil Vth2. La circulation de ce courant induit donc une variation négative dVgs1 de la tension de grille du transistor M1 égale à la chute de tension Vfm aux bornes du composant N1 conduisant le courant parasite Igd1 en inverse sous le seuil. On prévoit de détecter B12721 - DD14420ST 15 cette variation dVgs1 due au mode particulier de surveillance pour détecter l'ouverture du transistor M2. Ce fonctionnement est similaire, côté circuit 32, à l'ouverture du transistor M1 alors que le courant dans l'élément 5 inductif L est négatif circulant du noeud 26 au noeud 25. Les figures 6A, 6B, 6C, 6D, 6E, 6F, 6G et 6H illustrent, sous forme de chronogrammes, un exemple de fonctionnement du circuit dans la configuration de la figure 4B, c'est-dire de détection de l'ouverture du transistor Ml grâce au mode de 10 surveillance. Les figures 6A. à 6H représentent respectivement des exemples d'allures du courant IL dans l'inductance L en supposant une circulation du courant du noeud 25 vers le noeud 26, du courant de drain Id2 dans le transistor M2, du courant de drain Idl dans le transistor M1, du potentiel LX du noeud 25, 15 des états des signaux IN2 et DET12 où DET12 désigne le signal de détection fourni par le circuit 42 du circuit 32, de la tension grille-source Vgs2 du transistor M2, des états des signaux IN' et DET21 où DET21 désigne le signal de détection fourni par le circuit 41 du circuit 31, et de la tension grille-source Vgs1 du 20 transistor M1. Par la suite, on se place dans le cas arbitraire où les transistors M1 et M2 sont des transistors à effet de champ de même technologie et sans diode interne parasite en antiparallèle. Les tensions V1+ et V1-, respectivement V2+ et 25 V2-, sont assez éloignées de la tension de seuil Vth1, respectivement Vth2, de manière à ce que le transistor M1, respectivement M2, ait à la fois un bon état passant et bon état bloqué. On suppose un état initial (instant t60) dans lequel 30 le transistor M1 est passant et le transistor M2 bloqué. Un courant (positif) circule dans l'inductance L (figure 6A). Le transistor M2 étant bloqué, son courant de drain Id2 est nul (figure 6B) ou à un niveau négligeable (faible par rapport au courant traversant le transistor à l'état passant). Un courant 35 (négatif) circule dans le drain du transistor M1 à l'état B12721 - DD14420ST 16 passant (figure 6C). La tension LX au noeud 25 est approximativement nulle (figure 6D). Le signal DET12 (figure 6E), fourni par le circuit 32, et indiquant l'état du transistor M1 est à l'état bas (V2-). Le mode de surveillance est désactivé (signal IN2 à l'état bas (V2-)). La tension grille-source Vgs2 (figure 6F) du transistor M2 est à l'état bas V2-, inférieure à sa tension de seuil (Vth2) tandis que celle Vgs1 (figure 6H) du transistor Ml est à l'état haut V1+. Le signal IN1 est à l'état haut (figure 6H) et le signal DET21 est à l'état bas. A un instant t61, le circuit 5 provoque une commuta- tion du circuit 32 en mode surveillance en commutant le signal IN2 à l'état haut alors que le signal DET12 à l'état bas. Cette commutation à l'instant t61 est provoquée par le circuit 5, typiquement, avant le blocage du transistor M1 mais elle peut aussi avoir lieu au même instant ou après. A un instant t62, le transistor M1 reçoit une commande d'ouverture par la commutation du signal IN1 à l'état bas (figure 6G), provoquant une chute de sa tension grille-source (figure 6H) jusqu'à atteindre le niveau V1-. Lorsque cette tension devient inférieure à sa tension seuil Vth1 (instant t63), le transistor M1 se bloque. Cela entraîne une chute de la tension LX vers une valeur négative Vgs1-Vth1 (conduction du courant en inverse sous le seuil du transistor M1 sans diode de roue libre) atteinte à un instant t64. Entre les instants t63 et t64, la variation du potentiel du noeud 25 fait croître la tension grille-source Vgs2 du transistor M2 par le courant parasite circulant dans sa capacité grille-source Cgs2 (voir la figure 4B). On suppose que cette variation est détectée par le circuit 42 à un instant t65, postérieur à l'instant t64. Le signal DET12 passe alors à l'état haut. Cette information est reçue par le circuit logique 3122 du circuit 3 de commande du transistor M2 qui provoque l'arrêt du mode surveillance. A partir cet instant, on est sûr que le transistor M1 est ouvert et le transistor M2 peut donc être fermé. Le circuit 35 logique 3122 ferme alors le transistor P2 qui fait croître la B12721 - DD14420ST 17 tension grille-source du transistor M2 et provoque sa fermeture à un instant t66 (figure 6F), où un courant de drain Id2 apparaît tandis que celui du transistor M1 disparaît et que la tension LX commence à croître jusqu'à atteindre approximati- vement le potentiel VII. A un instant t65', dépendant de la constitution du circuit 42, et quelconque pourvu qu'il soit postérieur à l'instant t65 et antérieur au basculement du signal IN2 vers l'état bas (non visible aux figures) le signal DET12 bascule de nouveau vers l'état bas. Les figures 7A, 7B, 7C, 7D, 7E, 7F, 7G et 7H reprennent les signaux des figures 6A. à 6H et illustrent un exemple de fonctionnement du circuit dans la configuration de la figure 5B. Comme pour les figures 6A à 6H, on suppose que le courant IL dans l'inductance L est positif et circule du noeud 25 vers le noeud 26. On suppose un état initial (instant t70) correspondant à l'état final des figures 6A à 6H. A un instant t71, le circuit 5 provoque une commutation du circuit 31 en mode surveillance en commutant le signal IN' à l'état haut alors que le signal DET21 est à l'état bas. Cette commutation à l'instant t71 est provoquée par le circuit 5, typiquement, avant le blocage du transistor M2 mais elle peut aussi avoir lieu au même instant ou après. La commande d'ouverture du transistor M2 à l'instant t72 (commutation à l'état bas du signal IN2) provoque une chute de sa tension grille-source (figure 7F) jusqu'au niveau V2-. Lorsque cette tension grille-source Vgs2 devient inférieure à sa tension seuil Vth2 (instant t73), le transistor M2 se bloque. Cela entraîne l'annulation du courant Id2 dans le drain du transistor M2, la conduction du courant en inverse par le transistor M1 et une chute de la tension LX vers la valeur négative Vgs1-Vth1 qu'elle atteint à un instant t74. Entre les instants t73 et t74, la variation du potentiel du noeud 25 fait décroître la tension grille-source Vgs1 du transistor M1 par le B12721 - DD14420ST 18 courant parasite circulant dans sa capacité grille-source Cgs1 (voir la figure 5B) et dans l'étage de sortie 3141 du circuit 31. On suppose que cette variation est détectée par le circuit 41, à un instant t75, faisant passer le signal DET21 à l'état 5 haut. Cette information est reçue par le circuit logique 3121 du circuit 31 de commande du transistor M1 qui provoque immédiatement l'arrêt du mode surveillance. A partir de cet instant, on est sûr que le transistor M2 est ouvert et que le transistor M1 peut donc être fermé. Le 10 circuit logique 3121 ferme alors le transistor P1 qui fait croître la tension grille-source du transistor M1 et provoque sa fermeture à un instant t76 (figure 7H), où la tension LX commence à croître jusqu'à tendre vers une valeur faible, correspondant au produit de la résistance drain-source à l'état 15 passant du transistor par le courant qui le traverse. Pour simplifier, cette valeur est négligée et la figure 7H montre une annulation de la tension LX. A un instant t75', postérieur à l'instant t75, le signal DET21 bascule de nouveau vers l'état bas. 20 Les figures 8A, 8B, 8C, 8D, 8E, 8F, 8G et 8H sont des chronogrammes à rapprocher des figures 7A à 7H et illustrent la détection, par le circuit 31, de l'ouverture du transistor M2 alors que le courant dans l'inductance L est négatif circulant du noeud 26 au noeud 25. Le fonctionnement se déduit de celui 25 illustré par les figures 7A à 7H en considérant un courant IL négatif. Les instants ont été référencés t80, t81, t82, t83, t84, t85, t85' et t86. Les figures 9A, 9B, 9C, 9D, 9E, 9F, 9G et 9H sont des chronogrammes à rapprocher des figures 6A à 6H et illustrent la 30 détection, par le circuit 32, de l'ouverture du transistor M1 alors que le courant dans l'inductance L est négatif circulant du noeud 26 au noeud 25. Le fonctionnement se déduit de celui illustré par les figures 6A à 6G en considérant un courant IL négatif. Les instants ont été référencés t90, t91, t92, t93, 35 t94, t95, t95' et t96. B12721 - DD14420ST 19 La figure 10 représente un exemple de réalisation d'un circuit 41 de détection du courant grille-drain dans le transistor M1. La figure 10 prend l'exemple du circuit 41 affecté au transistor M1 mais le montage pour le transistor M2 est similaire, seules les connexions des entrées/sorties changent. Le circuit 4 se compose d'un détecteur 42 de courant Igd positif, d'un détecteur 44 de courant Igd négatif. Le circuit 42 comporte deux transistors MOS à canal N, N3 et N4, dont les grilles sont interconnectées. Le transistor N3 est relié, par son drain, à la borne 361 d'application du potentiel V1+ par une source de courant 421 et, par sa source, directement à la borne 381. Le transistor N4 est relié, côté drain, à la borne 361 par une résistance 422 et, côté source, directement à la borne 32. Un élément capacitif Cl relie grille et source du transistor N3 dont les grille et drain sont interconnectées. Le point milieu entre le transistor N4 et la résistance 422 fournit un signal DET2in indicateur de la commutation du transistor M2 pour un courant IL négatif. Lorsque le transistor M2 s'ouvre, le courant Igd1 circule par la diode parasite du transistor N1 (voir la figure 5B). Le potentiel de la borne 32, donc de la source du transistor N4 décroît tandis que sa grille reste à un même potentiel sous l'effet de la capacité Cl. La tension grille- source du transistor N4 se met donc à croître en même temps que la tension grille-source du transistor M1 décroît. Le déséquilibre engendré au niveau du miroir de courant fait croître le courant dans la branche du transistor N4 qui n'est plus limité par la valeur fixée par la source de courant 421. Cela provoque alors une commutation du drain du transistor N4 qui commute d'un niveau approximativement égal à V1+ vers un niveau approximativement égal à V1- (équivalent de la commutation de l'instant t75 à la figure 7G). Le circuit 44 de détection d'un courant Igd négatif 35 fonctionne selon le même principe et comporte deux transistors B12721 - DD14420ST 20 N5 et N6 montés en miroir de courant, le drain du transistor N5 étant relié par une source de courant à la borne 361. Sa source est reliée à la borne 32. Côté transistor N6, son drain est relié par une résistance 422 à la borne 361 et sa source est reliée directement à la borne 38. Les grilles des transistors N5 et N6 sont interconnectées au drain du transistor N5 et reliées, par un élément capacitif C2 à la borne 32. Le point milieu entre la résistance 422 et le transistor N6 fournit un signal DET2ip indicateur de la commutation du transistor M2 lorsque le courant IL est positif (instant t85, figure 8G). Dans un montage du type de celui de la figure 1, on peut se contenter d'un détecteur 42 côté transistor M2 et d'un détecteur 44 côté transistor M1 dans la mesure où le sens de circulation des courants est connu. La figure 11 représente un exemple d'architecture générale détaillant la figure 1. Un circuit 4 est affecté à chaque transistor M1 et M2. Les deux circuits 4 de la figure 11 peuvent être différents l'un de l'autre et fournir des signaux DET12 et DET21 basés soit sur un détecteur de courant parasite négatif 44 (figure 10), soit sur un détecteur de courant positif 42 (figure 10). Toutefois, les deux circuits 4 de la figure 11 peuvent aussi être semblables et être basés sur un détecteur de courant parasite positif et négatif 42 et 44 (figure 10) travaillant en parallèle. Aux figures précédentes, on a référencé les tensions V1+ et V1- différemment des tensions V2+ et V2-. Les tensions V+ et V- de chaque circuit pourront toutefois être identiques. Un avantage des modes de réalisation décrits est qu'il est désormais possible de raccourcir le temps mort entre les commutations des transistors de découpage d'un convertisseur de puissance. Un autre avantage est que le circuit est autonome et ne requiert aucun signal de commande externe. De plus, il ne requiert aucun composant haute tension ni dispositif d'isolation supplémentaire. Ce mode de réalisation est facilement utilisable avec les architectures classiques de circuits de commande B12721 - DD14420ST 21 utilisant une technologie à base de transistors à effet de champ et est compatible avec tout transistor de découpage à effet de champ. Divers modes de réalisation ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, la mise en oeuvre pratique du circuit de commande de convertisseur décrit ci-dessus est à la portée de l'homme du métier à partir des indications fonctionnelles données. En particulier, toute réalisation pratique d'un interrupteur associé au circuit de commande proposé pour détecter une variation de tension entre les bornes haute tension (drain et source) du transistor M au niveau de sa grille dans un domaine basse tension grâce au mode particulier de surveillance et aux détecteurs de courant parasite se déduit de la description fonctionnelle du circuit 3 couplé au transistor M. Par ailleurs, la réalisation de la combinaison logique des signaux IN et DET avec des portes logiques usuelles se déduit de la description fonctionnelle des états souhaités en sortie des circuits 312 et peut donc varier par rapport à l'exemple de la figure 3. De plus, le choix des niveaux de tension et des valeurs à donner aux composants dépend de l'application. De même, le choix des technologies des transistors à découpage et des transistors du circuit de commande dépend de l'application. REVENDICATIONS1. Circuit (3) de commande d'un premier transistor à effet de champ (M1, M2) d'un convertisseur de puissance, destiné à un convertisseur comportant au moins ledit premier et un second transistor en série entre deux bornes (23, 24) d'application d'une première tension (VH), ledit circuit comportant un circuit (4) de détection de l'ouverture du second transistor. 2. Circuit selon la revendication 1, comportant une borne de sortie (32) destinée à être connectée à la grille du premier transistor (M1, M2) ; et une borne d'entrée (34) destinée à être connectée à la source du premier transistor. 3. Circuit selon la revendication 2, comportant deux transistors de commande (P, N) en série entre deux bornes (36, 38) d'application de tensions d'alimentation (V+, V-) référencées par rapport au potentiel présent sur ladite borne d'entrée (34). 4. Circuit selon la revendication 3, dans lequel une première tension d'alimentation (V+) est positive ou nulle par rapport audit potentiel, la deuxième tension d'alimentation (V-) étant négative ou nulle par rapport audit potentiel de la borne d'entrée (34). 5. Circuit selon la revendication 4, dans lequel le circuit de détection (4) comporte au moins un étage (42, 44) comportant un miroir de courant formé de deux transistors MOS (N3, N4, N5, N6) dont un transistor (N3, N6) a sa source reliée à une borne d'application de la deuxième tension d'alimentation, l'autre transistor (N4, N5) ayant sa source reliée à la borne de sortie (32) du circuit de commande. 6. Circuit selon l'une quelconque des revendications 1 à 5, comportant une borne de commande destinée à recevoir un signal (IN) de commande en fermeture ou en ouverture du premier transistor (M1, M2) et de sélection entre deux modes de fonctionnement.B12721 - DD14420ST 23 7. Circuit selon la revendication 6, comportant un bloc logique (312) de combinaison dudit signal de commande (IN) et d'au moins un signal (DET) fourni par ledit circuit de détection (4). 8. Circuit selon la revendication 6 ou 7, dans lequel un premier mode de fonctionnement est activé avant l'ouverture du second transistor (M2, M1) pour permettre la détection de cette ouverture. 9. Convertisseur de puissance comportant au moins un premier (M1) et un second transistor (M2), en série entre deux bornes (23, 24) d'application d'une première tension (VH), dans lequel les premier et second transistors sont chacun commandés par un circuit (31, 32) conforme à l'une quelconque des revendications précédentes. 10. Convertisseur selon la revendication 9, dans lequel : un premier circuit de commande (31) du premier transistor (M1) dont une borne d'entrée (341) est reliée à une desdites bornes d'application de la tension continue (24) ; et un second circuit de commande (32) du second tran- sistor (M2) dont une borne d'entrée (342) est reliée au point milieu (25) de l'association en série des premier et second transistors. 11. Convertisseur selon la revendication 10, dans son 25 rattachement à l'une quelconque des revendications 6 à 8, comportant en outre un circuit (5) de fourniture des signaux de commande (IN', IN2) des premier (M1) et second (M2) transistors. 12. Procédé de commande d'un convertisseur selon la revendication 11, comportant une étape de détection, sur la 30 grille de chaque transistor, d'une variation de la tension drain-source de ce transistor.