Brevet FR3023066A1 — publié le 20160101

B13126 - Stacked LEDs and driver 1 DISPOSITIF OPTOELECTRONIQUE COMPRENANT DES DIODES ELECTROLUMINESCENTES ET UN CIRCUIT DE COMMANDE Domaine La présente invention concerne de façon générale les dispositifs optoélectroniques à base de matériaux semiconducteurs et leurs procédés de fabrication. La présente invention concerne plus particulièrement les dispositifs optoélectroniques comprenant des diodes électroluminescentes formées par des éléments tridimensionnels, notamment des microfils ou nanofils semiconducteurs. Exposé de l'art antérieur Par dispositifs optoélectroniques à diodes électro- luminescentes, on entend des dispositifs adaptés à effectuer la conversion d'un signal électrique en un rayonnement électromagnétique, et notamment des dispositifs dédiés à l'émission d'un rayonnement électromagnétique, notamment de la lumière. Des exemples d'éléments tridimensionnels adaptés à la réalisation de diodes électroluminescentes sont des microfils ou nanofils comprenant un matériau semiconducteur à base d'un composé comportant majoritairement au moins un élément du groupe III et un élément du groupe V (par exemple du nitrure de gallium GaN), appelé par la suite composé III-V, ou comportant majoritairement au moins un élément du groupe II et un élément du groupe VI (par exemple de l'oxyde de zinc Zn0), appelé par la suite composé II-VI. B13126 - Stacked LEDs and driver 2 Un dispositif optoélectronique peut comprendre plusieurs diodes électroluminescentes et un circuit de commande des diodes électroluminescentes. A titre d'exemple, il peut être souhaitable d'alimenter le dispositif optoélectronique avec une tension alternative, notamment la tension du secteur. Le circuit de commande des diodes électroluminescentes peut alors être adapté à redresser la tension alternative et à alimenter de façon sélective les diodes électroluminescentes pour s'adapter à la tension instantanée aux bornes du dispositif et, par exemple, contribuer à réduire les phénomènes de vacillement (en anglais « flickering ») de la lumière émise par les diodes électroluminescentes. Le document WO 2013/110029 décrit un dispositif optoélectronique de ce type. Les diodes électroluminescentes correspondent à des composants optoélectroniques discrets qui peuvent comprendre chacun une ou plusieurs diodes électroluminescentes. Le circuit de commande peut correspondre à un circuit intégré auquel sont connectés les composants optoélectroniques. Un inconvénient est que le nombre de diodes électro- luminescentes connectées au circuit intégré est limité par l'encombrement des composants optoélectroniques et l'écartement minimal devant être maintenu entre les composants optoélectroniques. En outre, le procédé de fabrication du dispositif optoélectronique peut être complexe dans la mesure où il comprend des étapes de connexion de chaque composant optoélectronique au circuit de commande. Résumé Ainsi, un objet d'un mode de réalisation est de pallier au moins en partie les inconvénients des dispositifs opto30 électroniques à diodes électroluminescentes décrits précédemment et de leurs procédés de fabrication. Un autre objet d'un mode de réalisation est d'augmenter la compacité du dispositif optoélectronique en réduisant l'espace occupé par les diodes électroluminescentes. B13126 - Stacked LEDs and driver 3 Un autre objet d'un mode de réalisation est de réduire l'encombrement du dispositif optoélectronique comprenant des diodes électroluminescentes montées en série. Un autre objet d'un mode de réalisation est de réduire 5 le nombre d'étapes du procédé de fabrication d'un dispositif optoélectronique. Un autre objet d'un mode de réalisation est que les dispositifs optoélectroniques à diodes électroluminescentes puissent être fabriqués à une échelle industrielle et à bas coût. 10 Ainsi, un mode de réalisation prévoit un dispositif optoélectronique comprenant : un premier circuit intégré comprenant un support comprenant des première et deuxième faces opposées, des groupes d'ensembles de diodes électroluminescentes reposant sur la 15 première face, chaque groupe comprenant au moins un ensemble de diodes électroluminescentes connectées en parallèle et/ou en série entre des première et deuxième bornes, et chaque ensemble de diodes électroluminescentes comprenant un élément semiconducteur filaire, conique ou tronconique ou plusieurs éléments semi- 20 conducteurs filaires, coniques ou tronconiques connectés en parallèle, le premier circuit intégré comprenant, en outre, dans le support, des premiers éléments d'isolation électrique latérale de portions du support autour de chaque ensemble, et, sur la deuxième face, pour chaque groupe, au moins un premier plot 25 conducteur relié à la première borne du groupe et un deuxième plot conducteur relié à la deuxième borne du groupe ; et un deuxième circuit intégré comprenant des troisième et quatrième faces opposées, des troisièmes plots conducteurs sur la troisième face reliés électriquement aux premiers et deuxièmes 30 plots conducteurs, le premier circuit intégré étant fixé sur la troisième face du deuxième circuit intégré. Selon un mode de réalisation, le support comprend un premier substrat comprenant des cinquième et sixième faces opposées, les diodes électroluminescentes étant situées du côté 35 de la cinquième face, et comprenant, pour chaque ensemble, au B13126 - Stacked LEDs and driver 4 moins un deuxième élément conducteur isolé du premier substrat et traversant le premier substrat depuis la cinquième face jusqu'à la sixième face et connecté à l'un des premiers plots conducteurs. Selon un mode de réalisation, les premiers éléments sont 5 adaptés à isoler électriquement latéralement des portions du premier substrat sous-jacentes aux diodes électroluminescentes de chaque ensemble. Selon un mode de réalisation, les premiers éléments comprennent des murs isolants s'étendant dans le premier substrat 10 depuis la cinquième face jusqu'à la sixième face. Selon un mode de réalisation, le deuxième circuit intégré comprend des drains thermiques traversant le deuxième circuit intégré depuis la troisième face jusqu'à la quatrième face. 15 Selon un mode de réalisation, le dispositif comprend, en outre, pour chaque ensemble, une couche d'électrode recouvrant chaque diode électroluminescente dudit ensemble et une couche conductrice recouvrant la couche d'électrode autour des diodes électroluminescentes dudit ensemble. 20 Selon un mode de réalisation, le deuxième élément est en contact avec la couche conductrice. Selon un mode de réalisation, le deuxième circuit intégré comprend un circuit redresseur destiné à recevoir une tension alternative. 25 Selon un mode de réalisation, le premier circuit intégré comprend N groupes d'ensembles de diodes électroluminescentes, où N est un nombre entier variant de 2 à 200, et le deuxième circuit intégré comprend N-1 interrupteurs, chaque interrupteur étant relié à la première borne ou la deuxième borne d'un desdits 30 groupes. Selon un mode de réalisation, le deuxième circuit intégré comprend N sources de courant, chacune de N-1 desdites sources de courant étant reliée à la première ou deuxième borne d'un desdits groupes. B13126 - Stacked LEDs and driver Selon un mode de réalisation, le dispositif comprend des quatrièmes plots conducteurs sur la quatrième face. Selon un mode de réalisation, au moins l'un des groupes comprend au moins deux ensembles de diodes électroluminescentes. 5 Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 est une vue en coupe, partielle et schématique, d'un mode de réalisation d'un dispositif optoélectronique à diodes électroluminescentes ; la figure 2 est une vue de détail de la figure 1 d'un mode de réalisation des diodes électroluminescentes à microfils 15 ou nanofils ; la figure 3 est une vue en coupe, partielle et schématique, d'un autre mode de réalisation d'un dispositif optoélectronique à diodes électroluminescentes à microfils ou nanofils ; 20 la figure 4 est une vue de dessus en coupe, partielle et schématique, du dispositif optoélectronique de la figure 1 ; les figures 5 à 8 sont des vues en coupe, partielles et schématiques, d'autres modes de réalisation d'un dispositif optoélectronique à diodes électroluminescentes à microfils ou 25 nanofils ; et les figures 9 et 10 sont des schémas de modes de réalisation du circuit de commande du dispositif optoélectronique représenté en figure 1. Description détaillée 30 Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle. En outre, seuls les éléments utiles à la compréhension de la présente 35 description ont été représentés et sont décrits. En particulier, B13126 - Stacked LEDs and driver 6 les circuits logiques du circuit de commande du dispositif optoélectronique décrit ci-après sont à la portée de l'homme de l'art et ne sont pas décrits en détail. Dans la suite de la description, sauf indication 5 contraire, les termes "sensiblement", "environ" et "de l'ordre de" signifient "à 10 % près". En outre, on entend par "composé principalement constitué d'un matériau" ou "composé à base d'un matériau" qu'un composé comporte une proportion supérieure ou égale à 95 % dudit matériau, cette proportion étant pré-10 férentiellement supérieure à 99 %. La présente description concerne des dispositifs optoélectroniques comprenant des diodes électroluminescentes formées à partir d'éléments tridimensionnels, par exemple des microfils, des nanofils, des éléments coniques ou des éléments 15 tronconiques. Dans la suite de la description, des modes de réalisation sont décrits pour des diodes électroluminescentes formées à partir de microfils ou de nanofils. Toutefois, ces modes de réalisation peuvent être mis en oeuvre pour des éléments tridimensionnels autres que des microfils ou des nanofils, par 20 exemple des éléments tridimensionnels en forme de pyramide. Le terme "microfil" ou "nanofil" désigne une structure tridimensionnelle de forme allongée selon une direction première indicationvilégiée dont au moins deux dimensions, appelées dimensions mineures, sont comprises entre 5 nm et 2,5 pin, de 25 préférence entre 50 nm et 2,5 gm, la troisième dimension, appelée dimension majeure, étant au moins égale à 1 fois, de préférence au moins 5 fois et encore plus préférentiellement au moins 10 fois, la plus grande des dimensions mineures. Dans certains modes de réalisation, les dimensions mineures peuvent être inférieures 30 ou égales à environ 1 gm, de préférence comprises entre 100 nm et 1 pm, plus préférentiellement entre 100 nm et 300 nm. Dans certains modes de réalisation, la hauteur de chaque microfil ou nanofil peut être supérieure ou égale à 500 nm, de préférence comprise entre 1 pin et 50 gm. B13126 - Stacked LEDs and driver 7 Dans la suite de la description, on utilise le terme "fil" pour signifier "microfil ou nanofil". De préférence, la ligne moyenne du fil qui passe par les barycentres des sections droites, dans des plans perpendiculaires à la direction privilégiée du fil, est sensiblement rectiligne et est appelée par la suite "axe" du fil. Selon un mode de réalisation, il est prévu un dispositif optoélectronique comprenant au moins deux circuits intégrés, également appelés puces. Le premier circuit intégré comprend au moins deux ensembles de diodes électroluminescentes formées sur la face avant d'un substrat semiconducteur et isolés électriquement l'un de l'autre. Des connexions verticales traversantes ou TSV (acronyme anglais pour Through Silicon Via) sont réalisées dans le substrat semiconducteur et isolées de ce dernier, chaque TSV reliant la face avant du substrat à la face arrière. Le deuxième circuit intégré comprend des composants électroniques, notamment des transistors, utilisés pour la commande des ensembles de diodes électroluminescentes du premier circuit intégré. Le premier circuit intégré est fixé au deuxième circuit intégré, par exemple par une liaison de type "Flip-Chip". Les billes de soudure qui relient la puce optoélectronique à la puce de commande assurent la liaison mécanique entre la puce optoélectronique et la puce de commande et assurent, en outre, la connexion électrique de chaque ensemble de diodes électroluminescentes à la puce de commande. Le premier circuit intégré est appelé circuit optoélectronique ou puce optoélectronique dans la suite de la description et le deuxième circuit intégré est appelé circuit de commande ou puce de commande dans la suite de la description. La puce optoélectronique et la puce de commande étant empilées, l'encombrement latéral du dispositif est réduit. A titre d'exemple, le dispositif optoélectronique occupe en vue de dessus une surface comprise entre 1 mm2 et quelques centimètres carrés. De plus, la puce optoélectronique peut avoir les mêmes dimensions que la puce de commande. De ce fait, la compacité du dispositif optoélectronique peut, de façon avantageuse, être augmentée. B13126 - Stacked LEDs and driver 8 De préférence, la puce optoélectronique comprend seulement des diodes électroluminescentes et des éléments de connexion de ces diodes électroluminescentes et la puce de commande comprend la totalité des composants électroniques nécessaires à la commande des diodes électroluminescentes de la puce optoélectronique. A titre de variante, la puce optoélectronique peut également comprendre d'autres composants électroniques en plus des diodes électroluminescentes. L'ensemble comprenant la puce optoélectronique fixée à la puce de commande peut être disposé dans un boîtier de protection. Le boîtier de protection peut être fixé à un support, par exemple un circuit imprimé, les connexions électriques de la puce de commande à un système externe étant réalisées au travers du boîtier. A titre de variante, la puce de commande, sur laquelle est fixée la puce optoélectronique, peut être fixée directement au support. La figure 1 est une vue en coupe, partielle et schématique, d'un mode de réalisation d'un dispositif optoélectronique 5 comprenant une puce optoélectronique 6 fixée à une puce de commande 7, la puce optoélectronique 6 comprenant des diodes électroluminescentes réalisées à partir de fils tels que décrits précédemment. A titre d'exemple, la puce optoélectronique 6 représentée en figure 1 comprend trois groupes G1, G2 et G3 d'ensembles de diodes électroluminescentes. Chaque groupe contient un ou plusieurs ensembles de diodes électroluminescentes, montés en série et/ou en parallèle. Chaque ensemble de diodes comprend une ou plusieurs diodes montées en série et/ou en parallèle. Par connexion de diodes en série, on entend que l'anode d'une diode est connectée à la cathode de l'autre diode. Par connexion de diodes en parallèle, on entend que les anodes des diodes sont connectées ensemble et que les cathodes des diodes sont connectées ensemble. Chaque ensemble de diodes électroluminescentes élémentaires est équivalent à une diode électroluminescente comprenant une anode et une cathode. Par connexion d'ensembles en série, on entend que l'anode d'un ensemble est connectée à la cathode de B13126 - Stacked LEDs and driver 9 l'autre ensemble. Par connexion d'ensemble en parallèle, on entend que les anodes des ensembles sont connectées ensemble et que les cathodes des ensembles sont connectées ensemble. Le nombre de groupes d'ensembles de diodes électro5 luminescentes dépend de l'application visée et peut varier de 1 à 200. En figure 1, on a représenté une structure de puce optoélectronique 6 comprenant : - un substrat semiconducteur 10 comprenant une face 10 inférieure 12 et une face supérieure 14 opposée, la face supérieure 14 étant de préférence plane au moins au niveau des groupes d'ensembles de diodes électroluminescentes ; - des groupes d'ensembles de diodes électroluminescentes G1, G2, G3, représentés de façon schématique, chaque groupe G1, 15 G2, G3 comprenant deux électrodes, également appelées bornes ; - une couche isolante 26 s'étendant sur la face 14 du substrat ; - une couche d'encapsulation 34 recouvrant l'ensemble de la structure et notamment chaque groupe G1, G2, G3 ; 20 - un support supplémentaire 36, également appelé poignée ; - une couche isolante 38 recouvrant la face inférieure 12 ; - pour chaque groupe G1, G2, G3, au moins un TSV 401, 25 402, 403, deux TSV étant représentés en figure 1, chaque TSV 401, 402, 403 comprenant une portion conductrice 421, 422, 423 qui est connectée à l'une des électrodes du groupe G1, G2, G3, qui s'étend dans le substrat 10 de la face supérieure 14 à la face inférieure 12 et qui est isolée du substrat 10 par une couche isolante 441, 30 442, 443, la portion conductrice 421, 422, 423 se prolongeant sur la couche isolante 38 par un plot conducteur 461, 462, 463 ; - des plots conducteurs 481, 482, 483 au contact de la face inférieure 12 au travers d'ouvertures 501, 502,503 prévues dans la couche isolante 38 ; et B13126 - Stacked LEDs and driver 10 - des moyens 52 d'isolation électrique, pour chaque groupe G1, G2, G3 d'ensembles de diodes électroluminescentes, de la portion 531, 532, 533 du substrat 10 qui s'étend entre la face 12 et la face 14 et entourant les groupes d'ensembles de diodes électroluminescentes G1, G2, G3 associés. Le dispositif optoélectronique 5 peut, en outre, comprendre une couche de luminophores, non représentée, confondue avec la couche d'encapsulation 34, ou prévue entre la couche d'encapsulation 34 et la poignée 36 ou prévue sur la poignée 36. La figure 2 est une vue de détail de la figure 1 d'un mode de réalisation du groupe G1 d'ensembles de diodes électroluminescentes dans lequel le groupe G1 comprend trois ensembles D1, D2, D3 de diodes électroluminescentes élémentaires. Les autres groupes G2 et G3 peuvent avoir une structure analogue au groupe G1. Le groupe G1 comprend : - des plots de germination 161, 162, 163 favorisant la croissance de fils et disposés sur la face 14 ; - des fils 201, 202, 203 répartis en au moins deux ensembles de fils (trois ensembles Dl ,D2, D3, de cinq fils chacun, étant représentés à titre d'exemple en figure 2) de hauteur H1, chaque fil 201, 202, 203 étant en contact avec l'un des plots de germination 161, 162, 163, chaque fil 201, 202, 203 comprenant une portion inférieure 221, 222, 223 de hauteur H2, en contact avec le plot de germination 161, 162, 163 et une portion supérieure 241, 242, 243, de hauteur H3, prolongeant la portion inférieure 221, 222, 223, la couche isolante 26 s'étendant sur les flancs latéraux de la portion inférieure 221, 222, 223 de chaque fil 201, 202, 203 ; - une coque 281, 282, 283 comprenant un empilement de 30 couches semiconductrices recouvrant chaque portion supérieure 241, 242, 243 ; - pour chaque ensemble D1, D2, D3, une couche 301, 302, 303 formant une électrode recouvrant chaque coque 281, 282, 283, et les reliant en s'étendant, pour cela, sur la couche isolante 35 26 ; B13126 - Stacked LEDs and driver 11 - éventuellement, pour chaque ensemble D1, D2, D3, une couche conductrice 321, 322, 323 recouvrant la couche d'électrode 301, 302, 303 entre les fils 201, 202, 203 mais ne s'étendant pas sur les fils 201, 202, 203. En outre, dans le mode de réalisation représenté en figure 2, le plot conducteur 481 se répartit en au moins un plot conducteur 48'1, 48'2, 48'3 par ensemble de fils, au contact de la face inférieure 12 au travers d'ouvertures 50'1, 50'2 ,50'3 prévues dans la couche isolante 38, chaque plot conducteur 48'1, 48'2, 48'3 étant sensiblement disposé à l'aplomb des fils 201, 202, 203 de chaque ensemble D1, D2, D3. En outre, les moyens d'isolation électrique 52 délimitent, pour chaque ensemble D1, D2, D3 de diodes électroluminescentes, la portion 53'1, 53'2, 53'3 du substrat 10 qui s'étend entre les faces 12 et 14 à l'aplomb des fils de l'ensemble D1, D2, D3. Le fil 201, 202, 203 et la coque 281, 282, 283 associée constituent une diode électroluminescente élémentaire. Dans le mode de réalisation représenté en figure 2, chaque ensemble D1, D2, D3 comprend donc plusieurs diodes électroluminescentes élémentaires connectées en parallèle. Dans le présent mode de réalisation, le support sur lequel reposent les diodes électroluminescentes élémentaires comprend le substrat 10, la couche isolante 38 et les plots de germination 161, 162, 163. En figure 2, les ensembles D1, D2, D3 de diodes électroluminescentes sont représentés connectés en série. Dans ce but, l'électrode 301 de l'ensemble D1 est connectée à la portion conductrice 421 du TSV 401. L'électrode 302 de l'ensemble D2 est connectée à la portion 53'1 de substrat associée à l'ensemble D1 et l'électrode 303 de l'ensemble D3 est connectée à la portion 53'2 de substrat associée à l'ensemble D2. Sur les figures 1 et 2, on a représenté une structure de puce de commande 7 comprenant : - un substrat semiconducteur 60 comprenant une face 35 inférieure 62 et une face supérieure 64 opposée ; B13126 - Stacked LEDs and driver 12 - des composants électroniques 66 formés dans et/ou sur le substrat 60, trois transistors MOS étant représentés à titre d'exemple en figure 1 ; - un empilement de couches isolantes 68 s'étendant sur 5 la face 64 du substrat 60 et sur les composants électroniques 66 et comprenant une face supérieure 69 en vis-à-vis de la puce optoélectronique 5 ; - des plots conducteurs 70 sur la couche isolante au sommet de l'empilement de couches isolantes 68 ; 10 - des éléments d'interconnexion, comprenant des pistes conductrices 72 réparties sur les couches isolantes 68 et des vias conducteurs 74 traversant les couches isolantes 68 et reliant les composants électroniques 66 et les plots conducteurs 70 ; - une couche isolante 76 recouvrant la face 15 inférieure 62 ; - éventuellement, au moins un TSV 78 traversant le substrat 60 qui permet la connexion en face arrière, le TSV 78 comprenant une portion conductrice 80 qui est connectée à l'un des vias 74 et qui s'étend dans le substrat 60 de la face 20 supérieure 64 à la face inférieure 62 et qui est isolée du substrat 60 par une couche isolante 82, la portion conductrice 80 se prolongeant sur la couche isolante 76 par un plot conducteur 84. Dans le présent mode de réalisation, la puce optoélectronique 6 est fixée à la puce de commande 7 par des 25 éléments conducteurs fusibles 86, par exemple des billes de soudure ou des billes d'indium. De préférence, au moins certaines billes de soudure 86 relient au moins certains des plots conducteurs 461, 462, 463, 481, 482, 483 de la puce optoélectronique 6 à l'un des plots conducteurs 70 de la puce de 30 commande 7 et assurent une liaison électrique entre ces plots conducteurs. Dans le mode de réalisation plus détaillé du groupe G1 représenté en figure 2, un seul TSV 401 est associé au groupe G1 qui est connecté à l'électrode 301 de l'ensemble D1. La connexion 35 entre la puce de commande 7 et l'ensemble D3 est réalisée par le B13126 - Stacked LEDs and driver 13 plot conducteur 48'3 qui est connecté à la puce de commande 7 par un élément conducteur fusible 86. A titre de variante, dans le cas où deux TSV 401 sont associés au groupe G1, le deuxième TSV 401 peut être connecté à la portion de substrat 53'3 du côté de la face 14. Selon un mode de réalisation, la mise en série et/ou en parallèle des différents ensembles de diodes électroluminescentes D1, D2, D3 peut être faite par la puce de commande 7. Dans ce cas, chaque ensemble D1, D2, D3 de diodes électroluminescentes a ses deux bornes de connexion reliées à la puce de commande 7 par des billes fusibles 86, l'une par un TSV, l'autre par un plot conducteur 48'1, 48'2, 48'3. Selon un mode de réalisation, la puce de commande 7 peut être fixée à un circuit externe, par exemple un circuit imprimé, 15 non représenté, par des billes de soudure 88, dont deux sont au contact des plots conducteurs 84. Dans le présent mode de réalisation, le substrat semiconducteur 10 correspond à une structure monolithique. Le substrat 10 semiconducteur est, par exemple, un substrat en 20 silicium, en germanium, en carbure de silicium, en un composé III-V, tel que du GaN ou du GaAs, ou un substrat en ZnO. De préférence, le substrat 10 est un substrat de silicium monocristallin. De préférence, le substrat semiconducteur 10 est dopé de façon à baisser la résistivité électrique jusqu'à une 25 résistivité proche de celle des métaux, de préférence inférieure à quelques mohm.cm. Le substrat 10 est de préférence un substrat fortement dopé avec une concentration de dopants comprise entre 5*1016 atomes/cm3 et 2* 102° atomes/cm3, de préférence entre 1*1019 atomes/cm3 et 2* 102° atomes/cm3, par exemple 5*1019 atomes/cm3. 30 Le substrat 10 a une épaisseur comprise entre 275 fun et 1500 pm, de préférence 725 pin. Dans le cas d'un substrat 10 de silicium, des exemples de dopants de type P sont le bore (B) ou l'indium (In) et des exemples de dopants de type N sont le phosphore (P), l'arsenic (As), ou l'antimoine (Sb). De préférence, le substrat B13126 - Stacked LEDs and driver 14 10 est dopé de type N au phosphore. La face 12 du substrat 10 de silicium peut être une face (100). Les plots de germination 161, 162, 163, appelés également îlots de germination, sont en un matériau favorisant la croissance des fils 201, 202, 203. Un traitement peut être prévu pour protéger les flancs latéraux des plots de germination et la surface des parties du substrat non recouvertes par les plots de germination pour empêcher la croissance des fils sur les flancs latéraux des plots de germination et sur la surface des parties du substrat non recouvertes par les plots de germination. Le traitement peut comprendre la formation d'une région diélectrique sur les flancs latéraux des plots de germination et s'étendant sur et/ou dans le substrat et reliant, pour chaque paire de plots, l'un des plots de la paire à l'autre plot de la paire, les fils ne croissant pas sur la région diélectrique. Ladite région diélectrique peut déborder au-dessus des plots de germination 161, 162, 163. A titre de variante, les plots de germination 161, 162, 163 peuvent être remplacés par une couche de germination recouvrant la face 14 du substrat 10 dans la zone associée à chaque ensemble D1, D2 ou D3. Une région diélectrique peut alors être formée au-dessus de la couche de germination pour empêcher la croissance de fils dans les emplacements non voulus. A titre d'exemple, le matériau composant les plots de germination 161, 162, 163 peut être un nitrure, un carbure ou un borure d'un métal de transition de la colonne IV, V ou VI du tableau périodique des éléments ou une combinaison de ces composés. La couche isolante 26 peut être en un matériau diélectrique, par exemple en oxyde de silicium (SiO2), en nitrure de silicium (SixNy, où x est environ égal à 3 et y est environ égal à 4, par exemple du Si3N4), en oxynitrure de silicium (SiOxNy où x peut être environ égal à 1/2 et y peut être environ égal à 1, par exemple du Si2ON2), en oxyde d'aluminium (A.1203), en oxyde d'hafnium (Hf02) ou en diamant. A titre d'exemple, l'épaisseur de B13126 - Stacked LEDs and driver 15 la couche isolante 26 est comprise entre 5 nm et 800 nm, par exemple égale à environ 30 nm. Les fils 201, 202, 203 sont, au moins en partie, formés à partir d'au moins un matériau semiconducteur. Le matériau semiconducteur peut être du silicium, du germanium, du carbure de silicium, un composé III-V, un composé II-VI ou une combinaison de ces composés. Les fils 201, 202, 203 peuvent être, au moins en partie, formés à partir de matériaux semiconducteurs comportant majori- tairement un composé III-V, par exemple des composés III-N. Des exemples d'éléments du groupe III comprennent le gallium (Ga), l'indium (In) ou l'aluminium (Al). Des exemples de composés III-N sont GaN, AIN, InN, InGaN, AlGaN ou AlInGaN. D'autres éléments du groupe V peuvent également être utilisés, par exemple, le phosphore ou l'arsenic. De façon générale, les éléments dans le composé III-V peuvent être combinés avec différentes fractions molaires. Les fils 201, 202, 203 peuvent être, au moins en partie, formés à partir de matériaux semiconducteurs comportant majori20 tairement un composé II-VI. Des exemples d'éléments du groupe II comprennent des éléments du groupe IIA, notamment le béryllium (Be) et le magnésium (Mg) et des éléments du groupe IIB, notamment le zinc (Zn) et le cadmium (Cd). Des exemples d'éléments du groupe VI comprennent des éléments du groupe VIA, notamment l'oxygène 25 (0) et le tellure (Te). Des exemples de composés II-VI sont ZnO, ZhMg0, CdZnO ou CdZnMg0. De façon générale, les éléments dans le composé II-VI peuvent être combinés avec différentes fractions molaires. Les fils 201, 202, 203 peuvent comprendre un dopant. A 30 titre d'exemple, pour des composés III-V, le dopant peut être choisi parmi le groupe comprenant un dopant de type P du groupe II, par exemple, du magnésium (Mg), du zinc (Zn), du cadmium (Cd) ou du mercure (Hg), un dopant du type P du groupe IV, par exemple du carbone (C) ou un dopant de type N du groupe IV, par exemple B13126 - Stacked LEDs and driver 16 du silicium (Si), du germanium (Ge), du sélénium (Se), du souffre (S), du terbium (Tb) ou de l'étain (Sn). La section droite des fils 201, 202, 203 peut avoir différentes formes, telles que, par exemple, une forme ovale, circulaire ou polygonale, notamment triangulaire, rectangulaire, carrée ou hexagonale. Ainsi, on comprend que, quand on mentionne ici le "diamètre" dans une section droite d'un fil ou d'une couche déposée sur ce fil, il s'agit d'une grandeur associée à la surface de la structure visée dans cette section droite, correspondant, par exemple, au diamètre du disque ayant la même surface que la section droite du fil. Le diamètre moyen de chaque fil 201, 202, 203 peut être compris entre 50 nm et 2,5 pin. La hauteur H1 de chaque fil 201, 202, 203 peut être comprise entre 250 nm et 50 pin. Chaque fil 201, 202 ,203 peut avoir une structure semiconductrice allongée selon un axe sensiblement perpendiculaire à la face 14. Chaque fil 201, 202, 203 peut avoir une forme générale cylindrique. Les axes de deux fils 20 adjacents peuvent être distants de 0,5 pin à 10 pin et de préférence de 1,5 }gym à 4 pin. A titre d'exemple, les fils 201, 202, 203 peuvent être régulièrement répartis, notamment selon un réseau hexagonal. Le nombre de fils 201, 202, 203 peut varier d'un ensemble D1, D2 et D3 à l'autre. A titre d'exemple, la portion inférieure 221, 222, 223 de chaque fil 201, 202, 203 est principalement constituée du composé III-N, par exemple du nitrure de gallium, dopé du même type que le substrat 10, par exemple de type N, par exemple au silicium. La portion inférieure 221, 222, 223 s'étend sur une hauteur H2 qui peut être comprise entre 100 nm et 25 pin. A titre d'exemple, la portion supérieure 241, 242, 243 de chaque fil 201, 202, 203 est au moins partiellement réalisée dans un composé III-N, par exemple du GaN. La portion supérieure 241, 242, 243 peut être dopée de type N, éventuellement moins fortement dopée que la portion inférieure 221, 222, 223 ou ne pas être intentionnellement dopée. La portion supérieure 241, 242, 243 s'étend sur une hauteur H3 qui peut être comprise entre 100 nm et 25 pin. B13126 - Stacked LEDs and driver 17 La coque 281, 282, 283 peut comprendre un empilement de plusieurs couches comprenant notamment : - une couche active recouvrant la portion supérieure 241, 242, 243 du fil 201, 202, 203 associé ; - une couche intermédiaire de type de conductivité opposé à la portion inférieure 221, 222, 223 et recouvrant la couche active ; et - une couche de liaison recouvrant la couche intermédiaire et recouverte par l'électrode 301, 302, 303. La couche active est la couche depuis laquelle est émise la majorité du rayonnement fourni par la diode électroluminescente élémentaire. Selon un exemple, la couche active peut comporter des moyens de confinement des porteurs de charge électrique, tels que des puits quantiques multiples. Elle est, par exemple, constituée d'une alternance de couches de GaN et de InGaN ayant des épaisseurs respectives de 5 à 20 nm (par exemple 8 nm) et de 1 à 10 nm (par exemple 2,5 nm). Les couches de GaN peuvent être dopées, par exemple de type N ou P. Selon un autre exemple, la couche active peut comprendre une seule couche d'InGaN, par exemple d'épaisseur supérieure à 10 nm. La couche intermédiaire, par exemple dopée de type P, peut correspondre à une couche semiconductrice ou à un empilement de couches semiconductrices et permet la formation d'une jonction P-N ou P-I-N, la couche active étant comprise entre la couche intermédiaire de type P et la portion supérieure 241, 242, 243 de type N de la jonction P-N ou P-I-N. La couche de liaison peut correspondre à une couche semiconductrice ou à un empilement de couches semiconductrices et permet la formation d'un contact ohmique entre la couche intermédiaire et l'électrode 301, 302, 303. A titre d'exemple, la couche de liaison peut être dopée très fortement du type opposé à la portion inférieure 221, 222, 223 de chaque fil 20, jusqu'à dégénérer la ou les couches semiconductrices, par exemple dopée de type P à une concentration supérieure ou égale à 1020 atomes/cm3. B13126 - Stacked LEDs and driver 18 L'empilement de couches semiconductrices peut comprendre une couche de blocage d'électrons formée d'un alliage ternaire, par exemple en nitrure de gallium et d'aluminium (A1GaN) ou en nitrure d'indium et d'aluminium (AlInN) en contact avec la couche active et la couche intermédiaire, pour assurer une bonne répartition des porteurs électriques dans la couche active. L'électrode 301, 302, 303 est adaptée à polariser la couche active de chaque fil 201, 202, 203 et à laisser passer le rayonnement électromagnétique émis par les diodes électro- luminescentes. Le matériau formant l'électrode 301, 302, 303 peut être un matériau transparent et conducteur tel que de l'oxyde d'indium-étain (ou ITO, acronyme anglais pour Indium Tin Oxide), de l'oxyde de zinc dopé à l'aluminium ou au gallium, ou du graphène. A titre d'exemple, la couche d'électrode 301, 302, 303 a une épaisseur comprise entre 5 nm et 200 nm, de préférence entre 20 nm et 50 nm. La couche conductrice 321, 322, 323 correspond, de préférence à une couche métallique, par exemple en aluminium, en argent, en cuivre ou en zinc. A titre d'exemple, la couche conduc- trice 321, 322, 323 a une épaisseur comprise entre 20 nm et 1000 nm, de préférence entre 100 nm et 200 nm. La couche d'encapsulation 34 est réalisée en un matériau isolant au moins partiellement transparent. L'épaisseur minimale de la couche d'encapsulation 34 est comprise entre 250 nm et 50 fun de sorte que la couche d'encapsulation 34 recouvre complètement chaque électrode 301, 302 ,303 au sommet des ensembles de diodes électroluminescentes D1, D2, D3. La couche d'encapsulation 34 peut être réalisée en un matériau inorganique au moins partiellement transparent. A titre d'exemple, le matériau inorganique est choisi parmi le groupe comprenant les oxydes de silicium du type SiOx où x est un nombre réel compris entre 1 et 2 ou SiOyNz où y et z sont des nombres réels compris entre 0 et 1 et les oxydes d'aluminium, par exemple A1203. La couche d'encapsulation 34 peut être réalisée en un matériau organique au moins partiellement transparent. A titre d'exemple, la couche d'encapsulation 34 est un polymère B13126 - Stacked LEDs and driver 19 silicone, un polymère époxyde, un polymère acrylique ou un polycarbonate. A titre d'exemple, la poignée 36 a une épaisseur comprise entre 50 gm et 5000 gm, de préférence entre 200 fun et 1000 gm. La poignée 36 est en un matériau au moins en partie transparent. Il peut s'agir de verre, notamment un verre borosilicate, par exemple du pyrex, ou de saphir. Selon un autre mode de réalisation, la poignée 36 n'est pas présente. La couche active de la coque 281, 282, 283 des diodes électroluminescentes élémentaires d'au moins l'un des ensembles de diodes électroluminescentes D1, D2, D3 peut être fabriquée de manière identique ou non à la couche active de la coque des diodes électroluminescentes élémentaires des autres ensembles de diodes électroluminescentes. Par exemple, la couche active de la coque 281 peut être adaptée pour émettre une lumière à une première longueur d'onde, par exemple une lumière bleue et la couche active de la coque 282 peut être adaptée pour émettre une lumière à une deuxième longueur d'onde différente de la première longueur d'onde, par exemple une lumière verte. Ceci peut être obtenu, par exemple, en adaptant les épaisseurs ou les compositions des puits quantiques composant ces couches actives. Dans le cas où les couches actives des coques 281, 282 sont fabriquées de manières différentes, une première étape de masquage peut être prévue pour protéger l'ensemble D2 pendant la réalisation de la couche active de la coque 281 et une seconde étape de masquage peut être prévue pour protéger l'ensemble D1 pendant la réalisation de la partie active de la coque 282. De plus, l'ensemble D3 peut être adapté pour émettre une lumière à une troisième longueur d'onde différente des première et deuxième longueurs d'onde, par exemple une lumière rouge. Ainsi la composition des lumières bleue, verte, et rouge peut être choisie pour qu'un observateur perçoive une lumière blanche par composition des couleurs, chaque diode, ou ensemble de diodes, émettant à une première, deuxième et troisième longueur d'onde pouvant être adressée indépendamment des autres afin d'ajuster la couleur. B13126 - Stacked LEDs and driver 20 Dans le mode de réalisation représenté en figure 1, chaque portion conductrice 421, 422, 423 peut correspondre à une couche ou à un empilement de couches recouvrant la couche isolante 441, 442, 443. Le coeur du TSV 401, 402, 403 peut être rempli en totalité ou seulement partiellement d'un matériau conducteur. Dans le mode de réalisation décrit précédemment, les TSV 401, 402, 403 viennent au contact de l'électrode 301, 302, 303 à la périphérie de chaque ensemble D1, D2, D3 de diodes électroluminescentes. Selon un autre mode de réalisation, un TSV peut, de plus, être prévu au niveau de chaque fil 201, 202, 203 de la puce optoélectronique 6. Chaque TSV vient au contact du plot de germination 161, 162, 163 du fil associé. Les TSV peuvent ne pas être connectés les uns aux autres. Les fils peuvent alors être polarisés séparément. A titre de variante, une électrode prévue du côté de la face arrière 12 du substrat 10, peut être connectée à l'ensemble des TSV associées à un même ensemble D1, D2, D3 de diodes électroluminescentes. Selon un autre mode de réalisation, un TSV peut venir au contact simultanément des plots de germination 161, 162, 163 de plusieurs fils 201, 202, 203 d'un même ensemble D1, D2, D3 de diodes électroluminescentes. Selon un autre mode de réalisation, chaque TSV 401, 402, 403 peut être formé par un matériau de remplissage, par exemple du silicium polycristallin, du tungstène ou un matériau métallique réfractaire qui supporte le budget thermique durant les étapes ultérieures du procédé de fabrication de la puce optoélectronique 6. Le silicium polycristallin a, de façon avantageuse, un coefficient de dilatation thermique proche du silicium et permet ainsi de réduire les contraintes mécaniques durant les étapes ultérieures réalisées à températures élevées du procédé de fabrication de la puce optoélectronique 6. Selon un autre mode de réalisation, au lieu de former un TSV avec un matériau de remplissage isolé du substrat 10 par des parois isolantes, le TSV peut être réalisé par des tranchées d'isolation délimitant une portion du substrat qui joue alors le rôle de la portion conductrice du TSV. De préférence, on utilise B13126 - Stacked LEDs and driver 21 alors du silicium fortement dopé, par exemple ayant une concentration de dopants supérieure ou égale à 1019 atomes/cm3, pour diminuer la résistance de cette connexion. Dans le présent mode de réalisation, les moyens 5 d'isolation électrique 52 comprennent des tranchées s'étendant sur toute l'épaisseur du substrat 10 et remplies d'un matériau isolant, par exemple un oxyde, notamment de l'oxyde de silicium, ou un polymère isolant. A titre de variante, l'isolation électrique de chaque portion de substrat 10 associée à chaque 10 diode est réalisée par le TSV 401. Selon une autre variante, les murs d'isolation électrique 52 comprennent des régions dopées d'un type de polarité opposé au substrat 10 et s'étendant sur toute la profondeur du substrat 10. Selon un autre mode de réalisation, le substrat 10 peut 15 ne pas être présent. Une couche miroir peut alors être disposée sur la face inférieure de la puce optoélectronique au contact des plots de germination 161, 162, 163. Selon un mode de réalisation, la couche miroir est adaptée à réfléchir au moins en partie le rayonnement émis par les diodes électroluminescentes élémen- 20 taires. La couche miroir peut être recouverte d'au moins une couche métallique. La couche isolante 38 recouvre alors directement la couche miroir (ou la couche métallique si elle est présente). Les plots conducteurs 461, 462, 463, 481, 482, 483 sont formés sur la couche isolante 38 comme cela a été décrit 25 précédemment. Dans ce mode de réalisation, le support sur lequel reposent les diodes électroluminescentes élémentaires comprend les plots de germination, la couche miroir et les plots conducteurs. 30 La figure 3 représente un autre mode de réalisation d'un dispositif optoélectronique 90 comprenant l'ensemble des éléments du dispositif optoélectronique 5 et dans lequel la puce de commande 7 comprend, en outre, des drains thermiques 92, deux drains thermiques 92 étant représentés à titre d'exemple en figure 35 3. Les drains thermiques 92 permettent, de façon avantageuse, B13126 - Stacked LEDs and driver 22 d'améliorer l'évacuation de la chaleur produite par la puce optoélectronique 6 en fonctionnement. De préférence, chaque drain thermique 92 s'étend sur la totalité de l'épaisseur de la puce de commande 7. Chaque drain thermique 92 est constitué d'un empilement de matériaux bons conducteurs de la chaleur. De préférence, la portion du drain thermique 92 qui s'étend dans le substrat 60 est isolée électriquement du substrat 60 et peut avoir une structure analogue à un TSV telle que décrite précédemment. Selon un exemple, le drain thermique 92 peut ne pas être connecté à la puce optoélectronique. C'est le cas du drain thermique 92 représenté à gauche en figure 3. Selon un autre exemple, le drain thermique 92 peut être connecté, par une bille de soudure 86, à un plot conducteur 93, comme cela est le cas du drain thermique 92 représenté à droite en figure 3, disposé sur une zone du substrat de la puce optoélectronique isolée des zones électriquement actives soit parce qu'elle est constituée d'une zone du substrat entièrement isolée du reste du substrat par des tranchées remplies d'isolant électrique, soit parce qu'elle est constituée d'une zone du substrat recouverte par une couche isolante électriquement. La figure 4 est une coupe de la figure 2 selon la ligne IV-IV. Sur cette figure, les murs d'isolation électrique 52 sont représentés entourant complètement la portion du substrat 10 associée à chaque ensemble de diodes électroluminescentes D1, D2, D3. Toutefois, à titre de variante, pour chaque paire d'ensembles de diodes électroluminescentes, un mur d'isolation électrique 52 peut être prévu seulement entre les deux ensembles adjacents sur la totalité de la largeur de la puce optoélectronique 6. A titre d'exemple, dans le plan de coupe de la figure 4, chaque mur d'isolation électrique peut avoir une largeur comprise entre 200 nm et 250 pin et préférentiellement entre 5 gm et 30 pm. Dans le mode de réalisation décrit précédemment, la couche isolante 26 recouvre la totalité du pourtour de la portion inférieure 221, 222, 223 de chaque fil 201, 202, 203. A titre de 35 variante, une partie de la portion inférieure 221, 222, 223, voire B13126 - Stacked LEDs and driver 23 la totalité de portion inférieure 221, 222, 223, peut ne pas être recouverte par la couche isolante 26. Dans ce cas, la coque 281, 282, 283 peut recouvrir chaque fil 20 sur une hauteur supérieure à H3, voire sur la hauteur H1. En outre, dans le mode de 5 réalisation décrit précédemment, la couche isolante 26 ne recouvre pas le pourtour de la portion supérieure 241, 242, 243 de chaque fil 201, 202, 203. A titre de variante, la couche isolante 26 peut recouvrir une partie de la portion supérieure 241, 242, 243 de chaque fil 201, 202, 203. De plus, selon une autre variante, la 10 couche isolante 26 peut, pour chaque fil 201, 202, 203, recouvrir partiellement la portion inférieure de la coque 281, 282, 283. Dans les modes de réalisation représentés sur les figures 1, 2 et 3, le dispositif optoélectronique 5 est relié électriquement à un circuit externe par les billes de soudure 88 15 prévus sur la face inférieure de la puce de commande 7. Toutefois, d'autres modes de connexion électrique peuvent être envisagés. La figure 5 représente un autre mode de réalisation dans lequel la puce de commande 7 est reliée électriquement à un circuit externe, par exemple un circuit imprimé, non représenté, par des 20 fils 94 qui sont connectés à la face supérieure 69 de la puce de commande 7 sur laquelle est fixée la puce optoélectronique 6. La figure 6 représente un autre mode de réalisation dans lequel la puce optoélectronique 6 est reliée électriquement à un circuit externe, par exemple un circuit imprimé, non représenté, 25 par des fils 95 qui sont connectés du côté de la face supérieure de la puce optoélectronique 6 à des plots conducteurs. La figure 7 représente un autre mode de réalisation dans lequel la puce optoélectronique 6 est reliée électriquement à un circuit externe, par exemple un circuit imprimé, non représenté, 30 par des billes de soudure 96 qui sont connectées du côté de la face inférieure 12 de la puce optoélectronique 6. La figure 8 représente un autre mode de réalisation dans lequel la puce optoélectronique 6 est reliée électriquement à un circuit externe, par exemple un circuit imprimé, non représenté, B13126 - Stacked LEDs and driver 24 par des billes de soudure 97 qui sont connectées à la face supérieure 69 de la puce de commande 7. Les modes de réalisation représentés sur les figures 5 à 8 permettent avantageusement de fixer la face arrière de la puce de commande 7 à un support conducteur thermiquement auquel peuvent être reliés les drains thermiques 92. Ceci améliore l'évacuation de la chaleur produite dans la puce de commande 7. Selon un mode de réalisation, le procédé de fabrication du dispositif optoélectronique 5 comprend les étapes suivantes : - fabrication de la puce optoélectronique 6 ; - fabrication de la puce de commande 7 ; - assemblage de la puce optoélectronique 6 avec la puce de commande 7 ; - éventuellement, mise en place de l'empilement de la 15 puce de commande 7 et de la puce optoélectronique 6 dans un boîtier de protection ; et - fixation de l'empilement de la puce de commande 7 et de la puce optoélectronique 6 sur un support. Un mode de réalisation d'un procédé de fabrication des 20 ensembles de diodes électroluminescentes D1, D2, D3 est décrit dans les demandes de brevet W02014/044960 et FR13/59413 qui seront considérées comme faisant partie intégrante de la présente description. Un mode de réalisation des TSV 421 du groupe de diodes 25 électroluminescentes G1, selon le mode de réalisation représenté en figure 2, comprend les étapes suivantes, les TSV 422, 423 pouvant être réalisés simultanément de la même façon : (1) Gravure d'au moins une ouverture traversant la couche isolante 38, le substrat 10, la couche isolante 26 pour 30 exposer la couche d'électrode 301. Cette ouverture peut avoir une section droite circulaire ou rectangulaire. De préférence, la couche d'électrode 301 est également gravée pour exposer une portion de la couche métallique 321. La gravure du substrat 10 peut être une gravure ionique réactive profonde (DRIE, acronyme 35 anglais pour Deep Reactive Ion Etching). La gravure de la portion B13126 - Stacked LEDs and driver 25 de la couche isolante 26 est aussi réalisée par gravure plasma avec la chimie adaptée à la couche isolante 26. En même temps, on peut graver la couche d'électrode 301. A titre de variante, la couche 301 peut être retirée des zones de formation des TSV avant l'étape de formation de la couche métallique 321. Des tranchées pour la réalisation des murs d'isolation électrique 52 peuvent être réalisées simultanément aux ouvertures prévues pour les TSV. (2) Formation de la couche isolante 441 par exemple en SiO2 ou SiON sur la couche 38 et sur les parois internes de l'ouverture gravée à l'étape (1). La couche isolante 441 est, par exemple, réalisée par dépôt conforme par PECVD (acronyme anglais pour Plasma Enhanced Chemical Vapor Deposition) ou par dépôt conforme d'un polymère isolant. La couche isolante 441 a une épaisseur comprise entre 200 nm et 5000 nm, par exemple d'environ 3 pin. La couche isolante 441 peut être formée en même temps que les murs d'isolation électrique 52. (3) Gravure de la couche isolante 441 pour exposer la couche conductrice 321 au fond de l'ouverture gravée à l'étape (2). Il s'agit d'une gravure anisotrope. (4) Gravure d'au moins une ouverture 501 dans la couche isolante 38 pour exposer une portion de la face 12 du substrat 10. Pour réaliser cette gravure, l'ouverture gravée à l'étape (1) peut être temporairement bouchée, par exemple par une résine. (5) Remplissage des TSV et formation des plots conducteurs 461, 48'1, 48'2, 48'3. Le remplissage des TSV peut être réalisé par dépôt électrolytique de cuivre. Le dépôt est alors planarisé avec une étape de polissage mécano-chimique (CMP). Ensuite, un dépôt métallique peut reprendre le contact sur les plots pour le reporter sur la face 12 du substrat 10. A titre de variante, les TSV 401 peuvent être réalisés du côté de la face supérieure 14 du substrat 10, par exemple avant la formation des coques 281, 282, 283. Les TSV 401 ne sont alors réalisés que sur une partie de l'épaisseur du substrat 10 et sont exposés du côté de la face inférieure 12 du substrat 10 après une B13126 - Stacked LEDs and driver 26 étape d'amincissement du substrat 12. Le remplissage des TSV peut alors être réalisé par dépôt chimique en phase vapeur (CVD, sigle anglais pour Chemical Vapor Deposition) et l'isolation des TSV peut se faire par oxydation thermique. Le procédé de fabrication de la puce de commande 7 peut comprendre les étapes classiques d'un procédé de fabrication d'un circuit intégré et n'est pas décrit plus en détail. Les méthodes d'assemblage de la puce optoélectronique 6 sur la puce de commande 7 peuvent comprendre des opérations de brasage. L'empilement métallique formant les plots conducteurs 461, 462, 463, 481, 482, 483, 70 est choisi de manière à être compatible avec les opérations de brasage utilisées dans l'industrie de l'électronique et notamment avec la brasure utilisée, par exemple en Cu avec finition OSP (acronyme anglais pour Organic Solderability Preservative) ou finition Ni-Au (par voie chimique, notamment pour obtenir une structure de type ENIG, acronyme anglais pour Electroless Nickel Immersion Gold, ou par voie ou électrochimique), Sn, Sn-Ag, Ni-Pd-Au, Sn-Ag-Cu, Ti-Wn-Au ou ENEPIG (acronyme anglais pour Electroless Nickel/ Electroless Palladium/ Immersion Gold). La figure 9 représente un schéma électrique équivalent d'un mode de réalisation du dispositif optoélectronique 5 dans lequel la puce de commande 7 est adaptée pour commander les groupes de diodes électroluminescentes de la puce optoélectronique 6 à partir d'une tension d'alimentation alternative. Toutefois, il est clair que le schéma électrique représenté en figure 9 n'est qu'un mode de réalisation et que les fonctions réalisées par la puce de commande 7 sont à adapter en fonction de l'utilisation prévue du dispositif optoélectronique 5. Dans ce mode de réalisation, la puce de commande 7 comprend deux bornes d'entrée IN' et IN2 destinées à recevoir une tension d'alimentation VALIm. A titre d'exemple, la tension d'entrée VAtimi peut être une tension sinusoïdale dont la fréquence est, par exemple, comprise entre 10 Hz et 1 MHz. La tension VAtim correspond, par exemple, à la tension du secteur. B13126 - Stacked LEDs and driver 27 La puce de commande 7 comprend un circuit redresseur double alternance 100 comprenant, par exemple, un pont de diodes formé par exemple de quatre diodes. Le circuit redresseur 100 reçoit la tension d'alimentation VALim et fournit une tension VIN. La puce optoélectronique 6 comprend N groupes de diodes électroluminescentes Gi, i variant de 1 à N, où N est un nombre entier compris entre 2 et 200, de préférence entre 2 et 20. Dans le présent mode de réalisation, les N groupes de diodes électroluminescentes Gi, sont connectés en série. Chaque groupe Gi peut comprendre plusieurs ensembles de diodes électroluminescentes, par exemple connectés en série. La connexion en série peut être réalisée directement au niveau de la puce optoélectronique 6. A titre d'exemple, chaque plot conducteur 48i d'un groupe de diodes électroluminescentes Gi se prolonge pour venir en contact avec le plot conducteur 46i+1 du groupe de diodes électroluminescentes Giil voisin. A titre de variante, la mise en série des groupes de diodes électroluminescentes peut être réalisée par des éléments de connexion situés dans la puce de commande 7. La puce de commande 7 comprend une source de courant 102 montée en série avec les groupes de diodes électroluminescentes G1 à GN. La cathode du dernier ensemble de diodes électroluminescentes du groupe Gi est reliée à l'anode du premier ensemble de diodes électroluminescentes du groupe Gi+1, pour i variant de 1 à N-1. La puce de commande 7 comprend, en outre, N-1 interrupteurs commandables SW1 à SWN_1. Chaque interrupteur SWi, i variant de 1 à N-1, est monté en parallèle entre la cathode du dernier ensemble de diodes électroluminescentes du groupe Gi et l'anode du premier ensemble de diodes 30 groupe Gi+1. Chaque interrupteur SWi, i commandé par un signal Si. La puce de commande 7 comprend, de tension adapté à fournir un signal tension VCS aux bornes de la source de 35 commande 7 comprend, en outre, un module électroluminescentes du variant de 1 à N-1, est en outre, un capteur 104 Sv représentatif de la courant 102. La puce de de commande 106 recevant B13126 - Stacked LEDs and driver 28 le signal Sv et fournissant les signaux S1 à SN_i_ de commande de la fermeture ou l'ouverture des interrupteurs SW1 à SWN_1. Le module de commande 106 correspond, de préférence, à un circuit dédié. Le fonctionnement du dispositif optoélectronique 5 selon le mode de réalisation représenté en figure 8 est le suivant en considérant que les interrupteurs sont parfaits. Le module de commande 106 est adapté à commander la fermeture ou l'ouverture des interrupteurs SWi, i variant de 1 à N-1, en fonction de la valeur de la tension Vcs aux bornes de la source de courant 102. Dans ce but, le module de commande 106 est adapté à comparer la tension Vcs à au moins un seuil. A titre d'exemple, la tension VIN fournie par le pont redresseur 100 est une tension sinusoïdale rectifiée comprenant une succession de cycles dans chacun desquels la tension VIN augmente depuis la valeur nulle passe par un maximum et diminue jusqu'à la valeur nulle. Au début de chaque cycle, tous les interrupteurs SWi, i variant de 1 à N-1, sont fermés. De ce fait, les groupes de diodes électroluminescentes G2 à GN sont court-circuités et la tension VIN se répartit entre le groupe de diodes électroluminescentes G1 et la source de courant 102. La tension VIN s'élève depuis la valeur nulle. Lorsque la tension aux bornes du groupe de diodes électroluminescentes G1 dépasse sa tension de seuil, le groupe de diodes électroluminescentes G1 devient passant et commence à émettre de la lumière. La tension aux bornes du groupe G1 de diodes électroluminescentes est alors sensiblement fixe et la tension Vcs continue à augmenter avec la tension VIN. Lorsque la tension Vcs dépasse un seuil, le module 106 commande l'ouverture de l'interrupteur SW1. La tension VIN se répartit alors entre les groupes G1 et G2 de diodes électroluminescentes et la source de courant 102. Lorsque la tension aux bornes du groupe G2 de diodes électroluminescentes dépasse sa tension de seuil, le groupe G2 de diodes électroluminescentes devient passant et commence à émettre de la lumière. La tension aux bornes du groupe G2 de diodes électroluminescentes est alors sensiblement fixe et la tension B13126 - Stacked LEDs and driver 29 VCS continue à augmenter avec la tension VIN. Lorsque la tension VCS dépasse un seuil, le module 106 commande l'ouverture de l'interrupteur SW2. Ces étapes sont répétées jusqu'à ce que l'interrupteur SWN_i_ soit ouvert. Toutes les diodes électro- luminescentes sont alors passantes. Lorsque la tension VIN décroît depuis son maximum, les interrupteurs SWN_i_ à SW1 sont successivement fermés dans cet ordre au fur et à mesure que la tension VIN décroît, par exemple chaque fois que la tension VCS passe en dessous d'un seuil. A titre de variante, lorsque les interrupteurs SW1 à SWN_i_ sont réalisés par des transistors à effet de champ à grille métal-oxyde ou transistors MOS, au lieu de mesurer la tension VCS, il peut être souhaitable de mesurer les tensions aux bornes des transistors. La figure 10 représente un autre mode de réalisation de la puce de commande 7. Dans ce mode de réalisation, la puce de commande 7 comprend une source de courant commandable 108i, i variant de 1 à N, associée à chaque groupe de diodes électroluminescentes Gi. Le module de commande 106 est adapté à activer ou désactiver indépendamment chaque source de courant 108i. Les sources de courant 108i, i variant de 1 à N, ont une borne commune. A chaque source de courant 108i, i variant de 1 à N, est associé un capteur 110i fournissant au module de commande 106 un signal SIi représentatif de la tension aux bornes de la source de courant 108i. La source de courant 108N a une borne reliée à la cathode du dernier ensemble de diodes électroluminescentes du groupe GN. Chaque source de courant 108i, i variant de 2 à N, a une borne reliée à la cathode du dernier ensemble de diodes électroluminescentes du groupe Gi. Le fonctionnement du dispositif optoélectronique 5 selon le mode de réalisation représenté en figure 9 est le suivant. Le module de commande 106 est adapté à activer successivement chaque source de courant 108i, i variant de 1 à N-1, tout en désactivant la source de courant précédemment activée, en fonction de la B13126 - Stacked LEDs and driver 30 tension aux bornes de chaque source de courant 102i, i variant de 1 à N. Divers modes de réalisation avec diverses variantes ont été décrits ci-dessus. On notera que l'homme de l'art pourra combiner divers éléments de ces divers modes de réalisation et variantes sans faire preuve d'activité inventive. A titre d'exemple, le schéma électrique du dispositif optoélectronique 5 représenté en figure 9 ou 10 peut être mis en oeuvre avec la structure du dispositif 5 représentée en figure 2 ou du dispositif 90 représentée en figure 3. REVENDICATIONS1. Dispositif optoélectronique (5 ; 90) comprenant : un premier circuit intégré (6) comprenant un support comprenant des première et deuxième faces opposées, des groupes (G1, G2, G3) d'ensembles (D1, D2, D3) de diodes électro- luminescentes reposant sur la première face, chaque groupe comprenant au moins un ensemble de diodes électroluminescentes connectées en parallèle et/ou en série entre des première et deuxième bornes, et chaque ensemble (D1, D2, D3) de diodes électroluminescentes comprenant un élément semiconducteur (201, 202, 203) filaire, conique ou tronconique ou plusieurs éléments semiconducteurs filaires, coniques ou tronconiques connectés en parallèle, le premier circuit intégré comprenant, en outre, dans le support, des premiers éléments (52) d'isolation électrique latérale de portions du support autour de chaque ensemble, et, sur la deuxième face, pour chaque groupe, au moins un premier plot conducteur (461, 462, 463) relié à la première borne du groupe et un deuxième plot conducteur (481, 482, 483) relié à la deuxième borne du groupe ; et un deuxième circuit intégré (7) comprenant des troisième et quatrième faces opposées, des troisièmes plots conducteurs (70) sur la troisième face reliés électriquement aux premiers et deuxièmes plots conducteurs, le premier circuit intégré étant fixé sur la troisième face du deuxième circuit intégré. 2. Dispositif optoélectronique selon la revendication 1, dans lequel le support comprend un premier substrat (10) comprenant des cinquième et sixième faces opposées (12, 14), les diodes électroluminescentes étant situées du côté de la cinquième face, et comprenant, pour chaque ensemble (D1, D2, D3), au moins un deuxième élément (401, 402, 403) conducteur isolé du premier substrat et traversant le premier substrat depuis la cinquième face jusqu'à la sixième face et connecté à l'un des premiers plots conducteurs. 3. Dispositif optoélectronique selon la revendication 2, dans lequel les premiers éléments (52) sont adaptés à isolerB13126 - Stacked LEDs and driver 32 électriquement latéralement des portions (531, 532, 533) du premier substrat (10) sous-jacentes aux diodes électroluminescentes de chaque ensemble (D1, D2, D3). 4. Dispositif optoélectronique selon la revendication 5 3, dans lequel les premiers éléments (52) comprennent des murs isolants s'étendant dans le premier substrat depuis la cinquième face jusqu'à la sixième face. 5. Dispositif optoélectronique selon l'une quelconque des revendications 1 à 4, dans lequel le deuxième circuit intégré 10 (7) comprend des drains thermiques (92) traversant le deuxième circuit intégré depuis la troisième face jusqu'à la quatrième face. 6. Dispositif optoélectronique selon l'une quelconque des revendications 1 à 5, comprenant, en outre, pour chaque 15 ensemble (D1, D2, D3), une couche d'électrode (301, 302, 303) recouvrant chaque diode électroluminescente dudit ensemble et une couche conductrice (321, 322, 323) recouvrant la couche d'électrode autour des diodes électroluminescentes dudit ensemble. 7. Dispositif optoélectronique selon les revendications 20 2 et 6, dans lequel le deuxième élément (401, 402, 403) est en contact avec la couche conductrice (321, 322, 323). 8. Dispositif optoélectronique selon l'une quelconque des revendications 1 à 7, dans lequel le deuxième circuit intégré (7) comprend un circuit redresseur (90) destiné à recevoir une 25 tension alternative (VALIM)- 9. Dispositif optoélectronique selon l'une quelconque des revendications 1 à 8, dans lequel le premier circuit intégré (6) comprend N groupes (G1, Gi, GN) d'ensembles de diodes électroluminescentes, où N est un nombre entier variant de 2 à 30 200, et dans lequel le deuxième circuit intégré (7) comprend N-1 interrupteurs (SW1, SWi, SWN), chaque interrupteur étant relié à la première borne ou la deuxième borne d'un desdits groupes (G1, Gi, GN). 10. Dispositif optoélectronique selon la revendication 35 9, dans lequel le deuxième circuit intégré (7) comprend N sourcesB13126 - Stacked LEDs and driver 33 de courant (1081, 108i, 108N), chacune de N-1 desdites sources de courant étant reliée à la première ou deuxième borne d'un desdits groupes (G1, Gi, GN). 11. Dispositif optoélectronique selon l'une quelconque 5 des revendications 1 à 10, comprenant des quatrièmes plots conducteurs (84) sur la quatrième face. 12. Dispositif optoélectronique selon l'une quelconque des revendications 1 à 11, dans lequel au moins l'un des groupes (G1, G2, G3) comprend au moins deux ensembles (D1, D2, D3) de 10 diodes électroluminescentes.