Brevet FR3016056A1 — publié le 20150703

B13021 - DD14760ST 1 SYSTÈME D'ACQUISITION D'IMAGES PAR HOLOGRAPHIE NUMÉRIQUE HÉTÉRODYNE Domaine La présente demande concerne le domaine de l'acquisition d'images, et vise plus particulièrement un système d'acquisition d'images par holographie numérique hétérodyne. 5 Exposé de l'art antérieur On désigne généralement par holographie numérique des techniques permettant d'enregistrer, à l'aide d'un capteur d'images numériques, la phase et l'amplitude d'un faisceau de lumière cohérente après réflexion ou transmission par un objet. 10 Les techniques d'holographie usuelles sont basées sur l'utilisation des interférences produites par la superposition de deux faisceaux lumineux cohérents, le premier, ou faisceau objet, étant transmis ou réfléchi par l'objet à examiner, et le deuxième, ou faisceau de référence, ne passant pas par l'objet à 15 examiner. L'holographie hétérodyne est une technique d'holographie dans laquelle le faisceau objet et le faisceau de référence sont légèrement décalés en fréquence. Un exemple de système d'acquisition d'image par holographie numérique 20 hétérodyne est par exemple décrit dans l'article intitulé B13021 - DD14760ST 2 "Numerical heterodyne holography with two-dimensionnai photodetector arrays" de F. Le Clerc et al. Il existe un besoin d'améliorer au moins en partie certains aspects des systèmes existants d'acquisition d'images 5 par holographie numérique hétérodyne. Résumé Pour cela, un mode de réalisation prévoit un système d'acquisition d'images par holographie numérique hétérodyne, comportant un capteur d'images ayant au moins une photodiode 10 couplée à un convertisseur analogique-numérique à sur-échantillonnage. Selon un mode de réalisation, le montage optique permettant de projeter simultanément sur le capteur des premier et deuxième faisceaux lumineux cohérents de fréquences 15 distinctes. Selon un mode de réalisation, le montage optique comprend un unique modulateur acousto-optique. Selon un mode de réalisation, le montage optique ne comprend pas de modulateur acousto-optique, et comprend une 20 source ultrasonore d'excitation d'un objet par lequel passe le deuxième faisceau lumineux. Selon un mode de réalisation, le convertisseur présente une fréquence de sur-échantillonnage égale à un nombre entier n de fois la fréquence de battement du système, c'est-à- 25 dire la valeur absolue de la différence entre les fréquences des premier et deuxième faisceaux. Selon un mode de réalisation, n est égal à 4. Selon un mode de réalisation, le convertisseur comprend un bloc d'échantillonnage analogique adapté à acquérir 30 n échantillons analogiques d'un signal de sortie de la photodiode à chaque période de battement du système. Selon un mode de réalisation, le bloc d'échantillonnage analogique est adapté à effectuer en analogique, à chaque période de battement une ou plusieurs 35 opérations arithmétiques à partir desdits échantillons. B13021 - DD14760ST 3 Selon un mode de réalisation, le convertisseur est adapté à fournir, après un nombre entier N de périodes de battement du système, un premier signal numérique sur m bits, représentatif de la partie réelle du champ complexe du deuxième faisceau lumineux, et un deuxième signal numérique sur m bits, représentatif de la partie imaginaire du champ complexe du deuxième faisceau lumineux, ou m est un nombre entier supérieur ou égal à 1. Selon un mode de réalisation, m est égal à log2. Selon un mode de réalisation, le convertisseur comprend un intégrateur comportant deux capacités d'intégration. Selon un mode de réalisation, le convertisseur comprend deux intégrateurs comportant chacun une capacité d'intégration. Selon un mode de réalisation, le capteur comporte en outre un circuit de filtrage passe-haut entre la photodiode et le convertisseur. Brève description des dessins Ces caractéristiques et leurs avantages, ainsi que 20 d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 représente de façon schématique un exemple d'un système d'acquisition d'images par holographie numérique 25 hétérodyne ; la figure 2 est un diagramme illustrant un exemple de fonctionnement du système de la figure 1 ; la figure 3 représente de façon schématique un autre exemple d'un système d'acquisition d'images par holographie 30 numérique hétérodyne ; la figure 4 représente de façon schématique un exemple d'un mode de réalisation d'un système d'acquisition d'images par holographie hétérodyne ; B13021 - DD14760ST 4 la figure 5 représente de façon schématique un autre exemple d'un mode de réalisation d'un système d'acquisition d'images par holographie hétérodyne ; les figures 6A. et 6B représente de façon schématique 5 un exemple de réalisation d'un convertisseur analogique-numérique à sur-échantillonnage de type sigma-delta ; la figure 7 est un diagramme illustrant de façon schématique un exemple de fonctionnement d'un mode de réalisation d'un système d'acquisition d'images par holographie 10 numérique hétérodyne ; la figure 8 représente de façon schématique et partielle un exemple d'un mode de réalisation d'un capteur d'images d'un système d'acquisition d'images par holographie numérique hétérodyne ; 15 la figure 9 représente de façon schématique et partielle une variante de réalisation d'un capteur d'images d'un système d'acquisition d'images par holographie numérique hétérodyne ; et les figures 10 à 12 représentent de façon schématique 20 et partielle d'autres variantes de réalisation d'un capteur d'images d'un système d'acquisition d'images par holographie numérique hétérodyne. Description détaillée Par souci de clarté, de mêmes éléments ont été 25 désignés par de mêmes références aux différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Par ailleurs, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été détaillés. En particulier, les diverses utilisations qui peuvent être faites d'un système 30 d'acquisition d'image par holographie numérique hétérodyne n'ont pas été détaillées, les modes de réalisation décrits étant compatibles avec toutes les applications connues de l'holographie numérique hétérodyne. B13021 - DD14760ST La figure 1 représente de façon schématique un exemple d'un système 100 d'acquisition d'images par holographie numérique hétérodyne. Le système 100 comprend une source lumineuse 101 (L) 5 adaptée à générer un faisceau lumineux cohérent de fréquence fi, par exemple une source laser. Le système 100 comprend en outre un séparateur 103, par exemple une lame 103 partiellement transparente et partiellement réfléchissante placée à 45 degrés par rapport à la direction d'émission de la source 101, permettant de diviser en deux parties le faisceau produit par la source 101. En sortie du séparateur 103, une première partie de faisceau, ou faisceau de référence R, est modulée par un premier modulateur acousto-optique MA01 décalant sa fréquence d'une valeur fMA01, et une deuxième partie de faisceau, ou faisceau objet 0, est modulée par un deuxième modulateur acousto-optique MA02 décalant sa fréquence d'une valeur fMA02 différente de la valeur f01. Le système est agencé de façon que le faisceau objet, de fréquence f L+fMA02, illumine un objet 105 (OBJ) à examiner, le faisceau de référence, de fréquence fi, +fMA01, ne passant pas par l'objet 105. Le faisceau de référence et le faisceau objet réfléchi ou transmis par l'objet 105 sont ensuite dirigés vers un élément de recombinaison 107, par exemple une lame partiellement réfléchissante et partiellement transparente qui les recombine. Le faisceau résultant fourni par l'élément 107, comportant à la fois le signal objet et le signal de référence, est projeté sur un capteur d'images 109 comportant une matrice de pixels (non visibles sur la figure 1). En fonctionnement, le capteur 109 voit une figure d'interférences présentant une fréquence de battement fB égale à la valeur absolue de la différence de fréquence entre le faisceau objet et le faisceau de référence, c'est-à-dire à la valeur absolue de la différence f02-f01. La figure 2 est un diagramme illustrant plus en détail le principe de fonctionnement du système de la figure 1. B13021 - DD14760ST 6 Le diagramme de la figure 2 comprend une courbe 201 représentant l'évolution en fonction du temps de l'intensité lumineuse I reçue par un pixel du capteur 109 du système de la figure 1, lorsque le capteur 109 est éclairé par le faisceau fourni par l'élément 107, combinant le faisceau objet de fréquence f L-FfMA02 et le faisceau de référence de fréquence fi+fmA01. Comme cela apparaît sur la figure, l'intensité I reçue évolue de façon sinusoïdale autour d'une valeur moyenne ou composante continue ao, avec une amplitude de crête de valeur al, à une fréquence égale à la fréquence de battement fB du système. Les intensités lumineuses reçues par différents pixels du capteur 109 peuvent avoir des composantes continues ao distinctes et/ou des amplitudes al distinctes, mais fluctuent toutes de façon sinusoïdale à la fréquence de battement fB, avec des déphasages propres. Dans cet exemple, la fréquence d'acquisition fo du capteur d'images 109 est égale à quatre fois la fréquence de battement fB du système. Ainsi, pour un pixel donné, le capteur 109 fournit quatre valeurs de sortie Il, 12, 13 et 14 en une période de battement TB = 1/fB du système. Lorsque quatre valeurs de sorties successives déphasées de 1-1/2, c'est-à-dire séparées d'un intervalle de temps TB/4, ont été acquises pour chaque pixel du capteur, c'est-à-dire lorsque quatre images successives ont été acquises par le capteur, le champ complexe E0 du faisceau objet reçu par le capteur 109 peut être déterminé, pour chaque pixel du capteur, par la formule E0 = (I1-I3) + j(I2-14). La composante 11-13 correspond à la partie réelle du champ E0, et la composante 1214 correspond à la partie imaginaire du champ Eo. La phase Po et l'amplitude Ao du signal objet reçu par chaque pixel du capteur peuvent être déterminés par les formules suivantes : FO = arctane2 - /4)/(I1 - /3)), et Ao = V(i1 - /3)2 + (12 - /4)2 . On notera que le ratio n entre la fréquence de 35 battement fB du système et la fréquence d'acquisition fo du B13021 - DD14760ST 7 capteur d'images peut être un nombre entier différent de 4, par exemple n = 2, n = 3, ou n = 5. Dans ce cas, le principe de fonctionnement est similaire à ce qui a été décrit précédemment, c'est-à-dire que, pour chaque pixel, le capteur acquière n 5 valeurs de sortie déphasées de 2n/n en une période de battement TB = 1/fB, puis ces valeurs sont utilisées pour déterminer, pixel par pixel, par des formules de calcul adaptées (différentes des formules mentionnées ci-dessus pour le cas n=4), l'amplitude Ao et la phase Po du faisceau objet reçu par 10 le capteur. La figure 3 représente de façon schématique un autre exemple d'un système 300 d'acquisition d'images par holographie numérique hétérodyne. Le système 300 comprend des éléments communs avec le système 100 de la figure 1. Seules les 15 différences entre ces deux systèmes seront détaillées ci-après. Le système 300 comprend, comme le système 100 de la figure 1, une source lumineuse 101, un séparateur 103 adapté à diviser un faisceau fourni par la source 101 en un faisceau objet et un faisceau de référence, un premier modulateur 20 acousto-optique MA01 adapté à décaler la fréquence du faisceau de référence d'une valeur fkA01, et un deuxième modulateur acousto-optique MA02 adapté à décaler la fréquence du faisceau objet d'une valeur fimp,02. Le système 300 est agencé de façon que le faisceau objet, de fréquence f L+fMA02, illumine un objet ou 25 échantillon 305 à analyser, et que le faisceau de référence, de fréquence fi, +fMA01, ne passe pas par l'objet 305. Dans le système 300, une partie de l'objet ou échantillon 305 est excitée par une onde ultrasonore focalisée de fréquence fus. Il en résulte que la fréquence des rayons du 30 faisceau objet passant par la partie excitée de l'échantillon est décalée à la valeurf +f L--MA02+fUS, alors que la fréquence des rayons du faisceau objet passant par les parties non-excitées de l'échantillon reste à la valeur f L-FfMA02- Ce décalage fréquentiel permet de "marquer" les photons du faisceau objet B13021 - DD14760ST 8 passés par la partie excitée de l'échantillon par rapport aux autres photons du faisceau objet. Le faisceau de référence et le faisceau objet sont ensuite dirigés vers un élément de recombinaison 107. Le faisceau résultant fourni par l'élément 107, comportant à la fois le signal objet et le signal de référence, est projeté sur un capteur d'images 109. Dans le système 300, la fréquence de battement fB du système est définie comme étant la valeur absolue de la différence de fréquence entre le faisceau de référence et la portion du faisceau objet passée par la partie excitée de l'échantillon 305. Ainsi, la fréquence de battement fB du système 300 est égale à la valeur absolue de la différence fMA02+fUS-fMA01- La fréquence d'acquisition fc du capteur d'images 109 est, comme dans l'exemple précédent, égale à n fois la fréquence de battement fB du système, ou n est un nombre entier, par exemple égal à quatre. Le principe de fonctionnement du système 300 est similaire à ce qui a été décrit précédemment en relation avec les figures 1 et 2, c'est-à-dire que, pour chaque pixel, le capteur acquière n valeurs de sortie successives déphasées de 2n/n en une période de battement TB = 1/fB du système. Ces valeurs de sortie sont ensuite utilisées pour déterminer, pixel par pixel, au moyen de formules de calcul adaptées, le champ complexe de la partie de faisceau objet modulée par l'échantillon 305, et en déduire des informations sur la portion excitée de l'échantillon 305. Un exemple plus détaillé de réalisation d'un système utilisant la technique du marquage ultrasonore de la lumière combinée avec la technique de l'holographie numérique hétérodyne est décrit dans l'article intitulé "Acousto-Optical Coherence Tomography with a digital holographic detection scheme" de Emilie Benoit a la Guillaume et al. Un inconvénient des systèmes d'acquisition d'images 35 par holographie numérique hétérodyne du type décrit en relation B13021 - DD14760ST 9 avec les figures 1 à 3 réside dans la complexité, le coût, et l'encombrement des modulateurs acousto-optiques. De plus, les modulateurs acousto-optiques entrainent une atténuation relativement importante des faisceaux lumineux, ce qui oblige à prévoir une source d'éclairement 101 relativement puissante. On notera que les modulateurs acousto-optiques usuels peuvent typiquement décaler la fréquence d'un faisceau lumineux d'une valeur de l'ordre de quelques MHz à quelques dizaines de MHz, par exemple d'une valeur comprise entre 5 et 100 MHz. De plus, dans le système de la figure 3, l'excitation ultrasonore d'une partie de l'objet à analyser peut provoquer un décalage de fréquence de la lumière passant par la partie excitée de l'objet d'une valeur comprise entre quelques centaines de kHz et quelques MHz, par exemple d'une valeur comprise entre 1 et 15 MHz. Or, la fréquence d'acquisition fc des capteurs d'image usuels est typiquement comprise entre quelques dizaines de Hz et quelques dizaines de kHz, par exemple entre 20 Hz et 20 kHz. C'est pour ces raisons que, dans les systèmes du type décrit en relation avec les figures 1 à 3, pour obtenir une fréquence de battement fB inférieure d'un facteur n à la fréquence d'acquisition fc du capteur (fB = fc/n), on prévoit deux modulateurs acousto-optique. En effet, même s'il serait possible d'obtenir des interférences entre le faisceau objet et le faisceau de référence avec un seul modulateur acousto-optique dans le système de la figure 1, ou sans modulateur acoustooptique dans le système de la figure 3, la fréquence de battement de ces interférences serait alors bien trop élevée par rapport à la fréquence d'acquisition du capteur d'images pour pouvoir mettre en oeuvre un fonctionnement du type décrit en relation avec la figure 2. A titre d'exemple numérique illustratif et non limitatif : dans le système de la figure 1, le capteur 109 peut avoir une fréquence d'acquisition fc de 8 kHz, et les décalages fréquentiels fMA01 et fMA02 introduits par les modulateurs MA01 et MA02 peuvent être respectivement de 79,999 MHz et de B13021 - DD14760ST 10 80,001 MHz pour obtenir une fréquence de battement fB = fMA02- fMA01 = 2 kHz = fc/4 ; et, dans le système de la figure 3, le capteur 109 peut avoir une fréquence d'acquisition fc de 8 kHz, et les décalages fréquentiels fMA01, f -MAO2 et fus introduits par les modulateurs MA01 et MA02 et par l'onde ultrasonore d'excitation de l'échantillon 305 peuvent être respectivement de 79,999 MHz, 77,001 MHz et 3 MHz, pour obtenir une fréquence de battement fB = f -MAO2 fUS fMA01 - 2 kHz = Un autre inconvénient des systèmes d'acquisition d'images par holographie numérique hétérodyne du type décrit en relation avec les figures 1 à 3 est lié aux seuils de saturation des pixels du capteur, qui limitent la puissance lumineuse qui peut être reçue par le capteur. En effet, la puissance lumineuse reçue par chaque pixel du capteur doit être suffisamment faible pour ne pas risquer de saturer le pixel avant la fin d'une période d'intégration TB/n du pixel, ce qui peut poser problème dans certaines applications. Un autre inconvénient des systèmes du type décrit en relation avec les figures 1 à 3 est que le rapport signal sur bruit en sortie du système est relativement faible, notamment en raison du fait qu'une part importante des charges photogénérées dans chaque pixel pendant une période d'intégration TB/n du pixel correspond à la composante continue ao du signal, qui n'est plus exploitée après la reconstruction du signal objet. A titre d'exemple, dans le système décrit en relation avec les figures 1 et 2, la composante continue ao de l'intensité I reçue par un pixel du capteur 109 est égale à la somme de l'intensité lumineuse Io du faisceau objet au niveau de ce pixel et de l'intensité lumineuse IR du faisceau de référence au niveau de ce pixel, et l'amplitude de crête al de l'intensité I reçue par le pixel s'exprime par la formule al =VIRI0 cos(OR -00), (I)R et (1)0 étant respectivement la phase du faisceau de référence et la phase du faisceau objet. L'amplitude de crête al correspond à la partie utile du signal reçu par le capteur, permettant notamment de reconstruire la phase et l'amplitude du faisceau objet. Il B13021 - DD14760ST 11 est donc souhaitable que la valeur al soit la plus élevée possible. Toutefois, si on augmente la puissance lumineuse totale fournie au capteur pour augmenter la valeur de la composante al, ceci provoque une augmentation au carré de la composante continue ao. Le rapport signal sur bruit n'est donc pas amélioré de façon significative et le seuil de saturation du pixel risque d'être atteint avant la fin d'une période d'intégration TB/n du pixel. Un objet des modes de réalisation décrits ci-après est 10 de prévoir un système d'acquisition d'images par holographie numérique hétérodyne permettant de pallier tout ou partie des inconvénients susmentionnés. Selon un aspect des modes de réalisation décrits, on prévoit un système d'acquisition d'images par holographie 15 numérique hétérodyne, comportant un capteur d'images à sur-échantillonnage, c'est-à-dire un capteur d'images ayant au moins une photodiode couplée à un convertisseur analogique-numérique à sur-échantillonnage, par exemple un convertisseur de type sigma-delta. 20 Comme cela sera expliqué plus en détail ci-après, l'utilisation d'un capteur d'images à sur-échantillonnage dans un système d'acquisition d'images par holographie numérique hétérodyne permet de réaliser un système fonctionnant avec une fréquence de battement fB = fcs/n, où fcs est la fréquence de 25 sur-échantillonnage du capteur. A titre d'exemple, la fréquence de sur-échantillonnage fcs peut être comprise entre 1 MHz et 100 MHz. On peut donc réaliser un système fonctionnant avec une fréquence de battement fB de l'ordre de plusieurs MHz à plusieurs dizaines de MHz. Ceci permet de réaliser un système 30 d'acquisition d'images par holographie numérique hétérodyne particulièrement simple, peu coûteux et peu encombrant. En particulier, ceci permet, comme illustré par les figures 4 et 5, d'économiser un modulateur acousto-optique par rapport à un système du type décrit en relation avec la figure 1, ou deux B13021 - DD14760ST 12 modulateurs acousto-optiques par rapport à un système décrit en relation avec la figure 3. La figure 4 représente de façon schématique un exemple d'un mode de réalisation d'un système 400 d'acquisition d'images par holographie numérique hétérodyne. Le système 400 comprend des éléments communs avec le système 100 de la figure 1. Seules les différences entre les systèmes 100 de la figure 1 et 400 de la figure 4 seront détaillées par la suite. Le système 400 comprend, comme le système 100 de la figure 1, une source lumineuse 101 adaptée à générer un faisceau lumineux cohérent de fréquence fi, et un séparateur 103 adapté à diviser un faisceau fourni par la source 101 en un faisceau objet 0 et un faisceau de référence R. Dans l'exemple de la figure 4, le faisceau objet 0 est modulé par un modulateur acousto-optique MA01 décalant sa fréquence d'une valeur fMA01, par exemple comprise entre 5 et 100 MHz, et le faisceau de référence R n'est pas modulé par un modulateur acousto-optique et reste donc à la fréquence fL. A titre de variante, le modulateur acousto-optique MA01 peut être agencé pour moduler le faisceau de référence R et pas le faisceau objet O. Le système 400 est agencé de façon que le faisceau objet, de fréquence fL+fMA01, illumine un objet 105 (OBJ) à examiner ou analyser, le faisceau de référence, de fréquence fi, ne passant pas par l'objet 105. Le faisceau de référence et le faisceau objet réfléchi ou transmis par l'objet 105 sont ensuite dirigés vers un élément de recombinaison 107 qui les recombine. Le faisceau résultant fourni par l'élément 107, comportant à la fois le signal objet et le signal de référence, est projeté sur un capteur d'images 409 à sur-échantillonnage, comportant un ou plusieurs pixels (non visibles sur la figure 4), par exemple une matrice de pixels, chaque pixel comportant une photodiode couplée à un convertisseur analogique-numérique à sur-échantillonnage. En fonctionnement, le capteur 409 voit une figure 35 d'interférences présentant une fréquence de battement fB égale à B13021 - DD14760ST 13 la valeur absolue de la différence de fréquence entre le faisceau objet et le faisceau de référence, c'est-à-dire égale à la valeur fiKA01. La fréquence de battement fB = FMA01 du système est choisie telle que la fréquence de sur-échantillonnage fcs du capteur 409 soit égale à un nombre n entier de fois la fréquence de battement fB, par exemple fcs = 4*fB. La figure 5 représente de façon schématique un exemple d'un mode de réalisation d'un système 500 d'acquisition d'images par holographie numérique hétérodyne. Le système 500 comprend des éléments communs avec le système 300 de la figure 3. Seules les différences entre les systèmes 300 de la figure 3 et 500 de la figure 5 seront détaillées par la suite. Comme le système 300 de la figure 3, le système 500 comprend une source lumineuse 101 adaptée à générer un faisceau lumineux cohérent de fréquence fi, et un séparateur 103 adapté à diviser un faisceau fourni par la source 101 en un faisceau objet 0 et un faisceau de référence R. Le système 500 est agencé de façon que le faisceau objet 0 illumine un objet ou échantillon 305 à analyser, et que le faisceau de référence ne passe pas par l'objet 305. Dans l'exemple de la figure 5, le faisceau de référence n'est pas modulé par un modulateur acousto-optique et reste donc à la fréquence fi, et le faisceau objet n'est pas modulé par un modulateur acousto-optique et reste donc aussi à la fréquence fi, avant d'atteindre l'objet 305. Dans le système 500, une partie de l'objet ou échantillon 305 est excitée par une onde ultrasonore focalisée de fréquence FUS' par exemple comprise entre 1 et 15 MHz. Il en résulte que la fréquence des rayons du faisceau objet passant par la partie excitée de l'échantillon est décalée à la valeur fi, +FUS, alors que la fréquence des rayons du faisceau objet passant par les parties non-excitées de l'échantillon reste à la valeur fL. Ce décalage fréquentiel permet, de façon similaire à ce qui a été décrit dans l'exemple de la figure 3, de "marquer" les photons du faisceau objet passés par la partie excitée de l'échantillon par rapport aux autres photons du faisceau objet. Le faisceau de B13021 - DD14760ST 14 référence et le faisceau objet sont ensuite dirigés vers un élément de recombinaison 107. Le faisceau résultant fourni par l'élément 107, comportant à la fois le signal objet et le signal de référence, est projeté sur un capteur d'images à sur- échantillonnage 409 qui peut être identique ou similaire à celui de la figure 4. En fonctionnement, le capteur 409 voit une figure d'interférences présentant une fréquence de battement fB égale à la valeur absolue de la différence de fréquence entre le faisceau de référence et la portion du faisceau objet passée par la partie excitée de l'échantillon 305, c'est-à-dire égale à la valeur fus. La fréquence de battement fB = fus du système 500 est choisie telle que la fréquence de sur-échantillonnage fcs du capteur 409 soit égale à un nombre n entier de fois la fréquence de battement fB, par exemple fcs = 4*fB. Les figures 6A. et 6B représentent schématiquement, sous forme de blocs, un exemple de réalisation d'un convertisseur analogique-numérique à sur-échantillonnage 600 de type sigma-delta. La figure 6A. est une vue d'ensemble du convertisseur 600, et la figure 6B représente de façon plus détaillée un bloc de modulation du convertisseur 600. Le convertisseur 600 comprend une entrée IN adaptée à recevoir un signal analogique à numériser, et une sortie OUT adaptée à fournir, à une fréquence d'échantillonnage fe, des échantillons de sortie numérisés sur m-bits, ou m est un nombre entier supérieur ou égal à 1. Le convertisseur 600 comprend un modulateur à sur-échantillonnage 601 (AI MODULATOR) qui reçoit en entrée le signal analogique appliqué sur l'entrée IN du convertisseur, et fournit en sortie une suite d'échantillons intermédiaires basse résolution, des échantillons de 1-bit dans cet exemple, à une fréquence de sur-échantillonnage fs plus élevée que la fréquence d'échantillonnage fe, par exemple égale à un multiple de la fréquence d'échantillonnage fe. B13021 - DD14760ST 15 Le modulateur 601 est représenté de façon plus détaillée en figure 6B. Il comprend un circuit analogique de soustraction 611 à deux entrées, respectivement positive (+) et négative (-), et une sortie. Ce circuit peut par exemple être constitué par un montage à capacités commutées. L'entrée positive du circuit 611 est reliée à l'entrée IN du convertisseur 600, et la sortie du circuit 611 est reliée à une entrée d'un intégrateur analogique 613, qui peut par exemple comprendre un condensateur en contre-réaction d'un amplificateur. Le modulateur 601 comprend en outre un comparateur 615 cadencé à la fréquence de sur-échantillonnage fs du convertisseur. Le comparateur 615 a une première entrée reliée à une sortie de l'intégrateur 613, et une deuxième entrée adaptée à recevoir un signal de référence VREF. La sortie du comparateur 615 correspond dans cet exemple à la sortie du modulateur 601. En fonctionnement, le comparateur 615 compare, à la fréquence fs, le signal de sortie de l'intégrateur 613 au signal de référence VREF, et fournit un signal de sortie numérique sur 1-bit correspondant au résultat de la comparaison. La sortie du comparateur 615 est de plus reliée à l'entrée d'un convertisseur numérique-analogique 1-bit 617, la sortie du convertisseur 617 étant reliée à l'entrée négative du circuit 611. Le convertisseur 600 comprend en outre un filtre numérique 603 (FILTER) qui reçoit en entrée les échantillons intermédiaires de 1-bit fournis par le modulateur 601, et fournit à sa sortie, à la fréquence de sur-échantillonnage fs, une suite d'échantillons intermédiaires numériques de p-bits par échantillon, ou p est un nombre entier supérieur ou égal à m. Le filtre 603 a notamment pour fonction de générer des échantillons haute résolution représentatifs du signal analogique d'entrée à partir des échantillons de 1-bit fournis par le modulateur 601, et de réaliser un filtrage passe-bas permettant de supprimer en grande partie le bruit de introduit par le modulateur 601. A titre d'exemple, le filtre 603 comprend un intégrateur numérique B13021 - DD14760ST 16 d'ordre 1, c'est-à-dire un compteur qui effectue une sommation d'échantillons successifs du signal de sortie du modulateur 601. Dans ce cas particulier, le nombre p de bits des échantillons intermédiaires en sortie du filtre 603 est égal au nombre m de bits des échantillons de sortie du convertisseur 600. Le convertisseur 600 comprend en outre un circuit de sous-échantillonnage 605 (DECIMATOR) qui reçoit en entrée les échantillons intermédiaires de p-bits fournis par le filtre 603 à la fréquence fs, et fournit en sortie une suite d'échantillons de sortie de m-bits par échantillon, à la fréquence d'échantillonnage fe ou fréquence de sortie du convertisseur 600. La sortie du circuit de sous-échantillonnage 605 est reliée à la sortie OUT du convertisseur 600. La figure 7 est un diagramme illustrant de façon schématique un exemple de fonctionnement d'un système d'acquisition d'images par holographie numérique hétérodyne comportant un capteur d'images à sur-échantillonnage, par exemple un système du type décrit en relation avec la figure 4 ou 5. Le diagramme de la figure 7 comprend une courbe 701 représentant l'évolution, en fonction du temps, de l'intensité lumineuse I reçue par un pixel du capteur 409 du système, lorsque le capteur 409 est éclairé par le faisceau fourni par l'élément 107, combinant le faisceau objet et le faisceau de référence. Comme cela apparaît sur la figure, l'intensité I reçue évolue de façon sinusoïdale autour d'une valeur moyenne ou composante continue ao, avec une amplitude de crête de valeur al, à une fréquence égale à la fréquence de battement fB du système (fB = fMA01 dans l'exemple de la figure 4 et fB = fUS dans l'exemple de la figure 5). Les intensités lumineuses reçues par différents pixels du capteur 409 peuvent avoir des composantes continues ao distinctes et/ou des amplitudes al distinctes, mais fluctuent toutes de façon sinusoïdale à la fréquence de battement fB, avec des déphasages propres. B13021 - DD14760ST 17 Dans cet exemple, la fréquence de sur-échantillonnage fcs du capteur d'images 409 est égale à n=4 fois la fréquence de battement fB du système. A la différence des systèmes des figures 1 à 3 dans lesquels, pour un pixel donné du capteur 109, 5 l'acquisition du champ complexe du faisceau objet au niveau du pixel peut être effectuée en une période de battement TB du système, dans le mode de réalisation de la figure 7, pour un pixel donné du capteur 409, une acquisition du champ complexe du faisceau objet reçu au niveau du pixel s'effectue en N périodes 10 de battement TB, où N est un nombre entier supérieur à 1. A chaque période de battement TB d'une période N*TB d'acquisition du champ complexe du faisceau objet au niveau du pixel, quatre valeurs analogiques de sortie du pixel ili, i2i, i3i et i4i sont acquises à des instants successifs décalés de 15 TB/4 (c'est-à-dire avec un déphasage de n/2), où i est un nombre entier allant de 1 à N. On se ramène ainsi, dans cet exemple à l'observation, pendant la période d'acquisition N*TB, de quatre signaux continus il, i2, i3 et i4 échantillonnés à la fréquence fB. On notera que si le pixel fournit un signal représentatif 20 d'une accumulation de charges photogénérées dans sa photodiode, la photodiode du pixel peut être réinitialisée entre deux acquisitions successives d'une valeur analogique de sortie du pixel. Si en revanche la photodiode du pixel est polarisée à une tension de référence fixe et si le pixel fournit un signal 25 représentatif d'un photo-courant circulant dans la photodiode, le pixel peut ne pas être réinitialisé entre deux acquisitions successives d'une valeur analogique de sortie du pixel. Un convertisseur analogique-numérique à sur-échantillonnage couplé à la photodiode du pixel, par exemple un convertisseur de type 30 sigma-delta, peut fournir, à l'issue de la période d'acquisition N*TB, pour chacun des signaux continus il, i2, i3 et i4 observés, un échantillon numérique de m bits représentatif du niveau du signal, ou m est un nombre entier supérieur à 1, par exemple compris dans la plage allant de 8 à 24. A titre 35 d'exemple, le nombre m de bits des échantillons de sortie peut B13021 - DD14760ST 18 être égal à log2(N) pour un modulateur delta sigma d'ordre 1. Pour chaque pixel du capteur, le champ complexe E0 du faisceau objet reçu par le capteur peut être déterminé par la formule E0 = (il-i3) + j(i2-i4), la composante il-i3 correspondant à la partie réelle du champ E0, et la composante i2-i4 correspondant à la partie imaginaire du champ Eo. La phase Po et l'amplitude Ao du signal objet reçu par chaque pixel du capteur peuvent être déterminés par les formules suivantes : Po = arctanOEi2 - - i3)) , et Ao = - 13)2 +(/2_/4)2 On On notera que le ratio n entre la fréquence de battement fB du système et la fréquence de sur-échantillonnage fcs du capteur d'images peut être un nombre entier différent de 4, par exemple n = 2, n = 3, ou n = 5. Dans ce cas, le principe de fonctionnement est similaire à ce qui a été décrit précédemment, mais les formules de reconstruction du champ complexe du signal objet sont différentes. Dans l'exemple susmentionné où n=4, afin de réduire les contraintes sur la gamme dynamique du convertisseur analogique-numérique à sur-échantillonnage, les opérations de soustraction il-i3 et i2-i4 peuvent être effectuées avant la fourniture des échantillons numérisés sur m bits, par exemple au moment de l'acquisition des valeurs analogiques ili, i2i, i3i et i4i comme cela sera expliqué plus en détail en relation avec les exemples de capteur des figures 8 et 9. Dans ce cas, on se ramène à l'observation, pendant la période d'acquisition de durée N*TB, de deux signaux continus il-i3 et i2-i4, chacun des deux signaux étant échantillonnés à la fréquence fB. Le convertisseur analogique-numérique à sur-échantillonnage couplé à la photodiode permet alors de fournir, à l'issue de la période d'acquisition N*TB, pour chacun des deux signaux continus il-i3 et i2-i4 observés, un échantillon numérique de m bits représentatif du niveau du signal. Un avantage est que la composante continue ao du signal reçu par chaque pixel du capteur est éliminée avant la phase de numérisation proprement B13021 - DD14760ST 19 dite par le convertisseur analogique numérique, ce qui réduit les contraintes sur la dynamique du convertisseur. Les modes de réalisation décrits ne se limitent toutefois pas à cette solution particulière. A titre de variante, les différences il- i3 et i2-i4 peuvent être calculées sur des échantillons numériques de 1-bit, au sein d'un ou plusieurs compteurs d'un filtre numérique du convertisseur à sur-échantillonnage. La figure 8 représente de façon schématique et partielle un exemple non limitatif de réalisation du capteur 10 d'images 409 des systèmes d'acquisition d'images des figures 4 et 5, dans le cas n = 4. Sur la figure 8, seul un pixel 801 du capteur 409 a été représenté. Le pixel 801 peut comprendre une photodiode (non représentée) et un ou plusieurs transistors de commande (non 15 représentés). En pratique, le capteur 409 peut comporter une pluralité de pixels identiques ou similaires au pixel 801, par exemple disposés en matrice. Le capteur 409 comprend en outre, couplé au pixel 801, un circuit 803 de conversion analogique-numérique à sur-échantillonnage. Dans cet exemple, le circuit 20 803 a un noeud d'entrée analogique VIN relié à un noeud de fourniture d'un signal de sortie du pixel 801, et deux sorties numériques RE et 1M de m bits chacune, adaptées à fournir des signaux numériques représentatifs respectivement de la partie réelle et de la partie imaginaire du champ complexe du faisceau 25 objet au niveau du pixel 801. En pratique, le capteur 409 peut comporter plusieurs circuits de conversion analogique-numérique à sur-échantillonnage similaires ou identiques au circuit 803. A titre d'exemple, le capteur 409 peut comporter un circuit de conversion analogique-numérique par pixel du capteur. 30 Alternativement, pour réduire la surface totale du capteur, un circuit de conversion analogique-numérique peut être partagé par plusieurs pixels du capteur au moyen de multiplexeurs. Le circuit 803 comprend un bloc analogique d'échantillonnage 821, adapté à acquérir dans un ou plusieurs 35 condensateurs des échantillons analogiques du signal de sortie B13021 - DD14760ST 20 du pixel 801 à la fréquence de sur-échantillonnage fcs du capteur, soit quatre échantillons iii, i2i, i3i et i4i par période de battement TB du système dans cet exemple. Le bloc 821 est en outre adapté à effectuer en analogique, à chaque période de battement TB de la période d'acquisition N*TB, des opérations arithmétiques sur les échantillons analogiques acquis. Plus particulièrement, dans cet exemple, le bloc 821 est adapté à calculer en analogique, à chaque période de battement TB, les différences i1i-i3i et i2-i4. Dans l'exemple de la figure 8, le bloc 821 comprend un condensateur Cl reliant le noeud VIN à un noeud Ai, un condensateur C2 reliant le noeud VIN à un noeud A2, un interrupteur Si reliant le noeud Al à un noeud d'application d'un premier potentiel de référence VR, un interrupteur S2 reliant le noeud A2 au noeud VR, un interrupteur S3 reliant le noeud Ai à noeud B de sortie du bloc 821, et un interrupteur S4 reliant le noeud A2 au noeud B. Le circuit 803 comprend en outre un premier circuit ou bloc 823 de conversion analogique-numérique, adapté à convertir en analogique un signal numérique d'entrée DS1 de 1-bit par échantillon et à soustraire le signal analogique résultant au signal analogique iii-i3i calculé par le bloc 821, et un deuxième circuit ou bloc 825 de conversion analogique-numérique, adapté à convertir en analogique un signal numérique d'entrée D52 de 1-bit par échantillon et à soustraire le signal analogique résultant au signal analogique i2-i4 i calculé par le bloc 821. Dans l'exemple de la figure 8, le bloc 823 comprend un condensateur C3 reliant le noeud Ai à un noeud Dl, un interrupteur S5 reliant le noeud Dl au noeud VR, un interrupteur S6 reliant le noeud Dl à un noeud El, un interrupteur S7 reliant le noeud El à un noeud d'application d'un deuxième potentiel de référence VH, par exemple supérieur au potentiel VR, et un interrupteur S8 reliant le noeud El à un noeud d'application d'un troisième potentiel de référence VL inférieur au potentiel B13021 - DD14760ST 21 VH, par exemple inférieur au potentiel VR. L'interrupteur S7 a un noeud de commande recevant le signal numérique DS1 à convertir, et l'interrupteur S8 a un noeud de commande recevant le complémentaire du signal DS1. De plus, dans l'exemple de la figure 8, le bloc 825 comprend un condensateur C4 reliant le noeud A2 à un noeud D2, un interrupteur S9 reliant le noeud D2 au noeud VR, un interrupteur S10 reliant le noeud D2 à un noeud E2, un interrupteur Sll reliant le noeud E2 au noeud VH, et un interrupteur S12 reliant le noeud E2 au noeud VL. L'interrupteur Sll a un noeud de commande recevant le signal numérique DS2 à convertir, et l'interrupteur S12 a un noeud de commande recevant le complémentaire du signal DS2. Le circuit 803 comprend en outre un intégrateur 827 adapté à intégrer séparément les composantes il-i3 et i2-i4 du 15 signal de sortie du pixel 801. Dans l'exemple de la figure 8, l'intégrateur 827 comporte un amplificateur différentiel 828 dont une entrée positive (+) est reliée à un noeud d'application d'un potentiel de référence, par exemple la masse, et dont une entrée négative 20 (-) est reliée au noeud B. L'amplificateur différentiel 828 comporte en outre une sortie F couplée au noeud B par trois branches parallèles : une première branche comportant un interrupteur de réinitialisation S13 reliant le noeud F au noeud B ; une deuxième branche comportant, en série entre le noeud F 25 et le noeud B, un interrupteur S14, un premier condensateur d'intégration CINT1 et un interrupteur S15 ; et une troisième branche comportant, en série entre le noeud F et le noeud B, un condensateur d'intégration CINT2 interrupteur S16, un deuxième et un interrupteur S17. 30 Le circuit 803 comprend en outre un convertisseur analogique-numérique 1-bit 829 comportant une entrée analogique reliée au noeud F de sortie de l'intégrateur 827. Dans l'exemple de la figure 8, le convertisseur 829 comporte deux sorties numériques G1 et G2 de 1-bit chacune. Le convertisseur 829 est 35 adapté à fournir sur sa sortie Gl, à la fréquence fc5/4, une B13021 - DD14760ST 22 suite d'échantillons de 1-bit représentative de la différence i1-i3, formant le signal DS1, et, sur sa sortie G2, à la fréquence fC5/4, une suite d'échantillons de 1-bit représentative de la différence i2-i4, formant le signal DS2. La 5 sortie G1 du convertisseur 829 peut être directement reliée au noeud de commande de l'interrupteur S7, et être reliée au noeud de commande de l'interrupteur S8 par l'intermédiaire d'un inverseur. La sortie G2 du convertisseur 829 peut être directement reliée au noeud de commande de l'interrupteur S11, 10 et être reliée au noeud de commande de l'interrupteur S12 par l'intermédiaire d'un inverseur. Le convertisseur 829 peut par exemple comprendre un comparateur (non représenté) dont une entrée est reliée au noeud F, et dont une sortie, fournissant un signal binaire 15 représentatif du résultat de la comparaison du signal d'entrée à un seuil, est reliée à la sortie G1 du convertisseur par l'intermédiaire d'une première bascule ou cellule à retard (non représentée), et à la sortie G2 du convertisseur par l'intermédiaire d'une deuxième bascule ou cellule à retard (non 20 représentée). Le circuit 803 comprend en outre un premier circuit 831 de filtrage numérique (FILTER) qui reçoit en entrée les échantillons intermédiaires de 1-bit fournis par le convertisseur 829 sur sa sortie Gl. Le circuit 831 est adapté à 25 fournir, à l'issue d'une période d'acquisition N*TB, sur une sortie de m bits reliée à la sortie RE du circuit 803, un échantillon numérique de m bits représentatif de la différence il-i3. Le circuit 803 comprend en outre un second circuit 833 de filtrage numérique (FILTER) qui reçoit en entrée les 30 échantillons intermédiaires de 1-bit fournis par le convertisseur 829 sur sa sortie G2. Le circuit 833 est adapté à fournir, à l'issue d'une période d'acquisition N*TB, sur une sortie de m bits reliée à la sortie IM du circuit 803, un échantillon numérique de représentatif de différence i2-i4. A 35 titre d'exemple, chacun des circuits 831 et 833 comprend un B13021 - DD14760ST 23 compteur qui additionne les valeurs de N échantillons successifs des signaux DS1 et DS2 respectivement, le circuit 831 fournissant sur la sortie RE le résultat sur de la somme des N échantillons successifs du signal DS1, et le circuit 833 fournissant sur la sortie 1M le résultat sur de la somme des N échantillons successifs du signal DS2. Dans ce cas, le nombre m de bits des échantillons de sortie est égal à log2(N). Un exemple de fonctionnement du circuit 803 de la figure 8 va maintenant être décrit. Pendant une période d'acquisition N*TB du champ complexe du faisceau objet au niveau du pixel, à chaque période de battement TB du système, les interrupteurs Si à S6, S9, S10 et S13 à S17 sont commandés comme suit : initialement, les interrupteurs S13, S14, S15, S16 et 15 S17 sont fermés (passants) et les autres interrupteurs sont ouverts (non passants) ; pendant une première période d'acquisition PH1 correspondant sensiblement au premier quart de la période TB, les interrupteurs Si et S5 sont fermés (passants), et les 20 interrupteurs S2 à S4, S6, S9, S10 et S13 à S17 sont ouverts (non passants) ; pendant une deuxième période d'acquisition PH2 correspondant sensiblement au deuxième quart de la période TB, les interrupteurs S2 et S9 sont fermés, et les interrupteurs Si, 25 S3 à S6, S9, S10 et S13 à S17 sont ouverts ; pendant une troisième période d'acquisition PH3 correspondant sensiblement au troisième quart de la période TB, les interrupteurs S3, S6, S14 et S15 sont fermés, et les interrupteurs Si, S2, S4, S5, S9, S10, S13, S16 et S17 sont 30 ouverts ; et pendant une quatrième période d'acquisition PH4 correspondant sensiblement au quatrième quart de la période TB, les interrupteurs S4, S10, S16 et S17 sont fermés, et les interrupteurs Si à S3, S5, S6, S9, et S13 à 515 sont ouverts. B13021 - DD14760ST 24 Ainsi, pendant chaque période PH3, le résultat analogique de la différence i1i-i3i, auquel est soustraite la valeur analogique du signal de contre-réaction piloté par le signal DS1, est intégré dans le condensateur CINT1, et le 5 résultat de l'intégration est appliqué en entrée du circuit de conversion analogique 1-bit 829. De plus, pendant chaque période PH4, le résultat analogique de la différence i2-i4, auquel est soustraite la valeur analogique du signal de contre-réaction piloté par le signal DS2, est intégré dans le condensateur 10 CINT2, et le résultat de l'intégration est appliqué en entrée du circuit de conversion analogique 1-bit 829. Dans cet exemple, le circuit 829 commandé pour acquérir et fournir sur sa sortie Gl, à chaque période PH3, un échantillon correspondant à la numérisation sur 1-bit de la 15 sortie F de l'intégrateur 827, et pour acquérir et fournir sur sa sortie G2, à chaque période PH4, un échantillon correspondant à la numérisation sur 1-bit de la sortie F de l'intégration. Après une période N*TB d'acquisition du champ complexe du faisceau objet au niveau du pixel 801, le circuit 803 peut 20 être réinitialisé par fermeture des interrupteurs S13, S14, S15, S16 et S17. La figure 9 représente de façon schématique et partielle une variante de réalisation du capteur d'images 409 de la figure 8. Le capteur de la figure 9 comprend de nombreux 25 éléments communs avec le capteur de la figure 8. Dans la suite, seules les différences entre les capteurs des figures 8 et 9 seront détaillées. Sur la figure 9, seul un pixel 801 du capteur 409 a été représenté. En pratique, le capteur 409 peut comporter une 30 pluralité de pixels identiques ou similaires au pixel 801, par exemple disposés en matrice. Le capteur 409 comprend en outre, couplé au pixel 801, un circuit 903 de conversion analogique-numérique à sur-échantillonnage. Dans cet exemple, le circuit 903 a un noeud d'entrée analogique VIN relié à un noeud de 35 fourniture d'un signal de sortie du pixel 801, et deux sorties B13021 - DD14760ST 25 numériques RE et 1M de chacune (avec m = log2(N) dans le cas d'un convertisseur d'ordre 1), adaptées à fournir des signaux numériques représentatifs respectivement de la partie réelle et de la partie imaginaire du champ complexe du faisceau objet au niveau du pixel 801. En pratique, le capteur 409 peut comporter plusieurs circuits de conversion analogique-numérique à sur-échantillonnage similaires ou identiques au circuit 903. A titre d'exemple, le capteur 409 peut comporter un circuit de conversion analogique-numérique par pixel du capteur. Alternativement, pour réduire la surface totale du capteur, un circuit de conversion analogique-numérique peut être partagé par plusieurs pixels du capteur au moyen de multiplexeurs. Le circuit 903 comprend des éléments communs avec le circuit 803 de la figure 8. Seules les différences entre ces 15 deux circuits seront détaillées ci-après. Le circuit 903 comprend un circuit ou bloc analogique d'échantillonnage 921 similaire au bloc 821 de la figure 8. Le bloc 921 de la figure 9 diffère du bloc 821 de la figure 8 seulement par le fait qu'il comprend non pas un unique noeud de 20 sortie B relié au noeud Al par l'interrupteur S3 d'une part, et au noeud A2 par l'interrupteur S4 d'autre part, mais deux noeuds de sortie B1 et B2 distincts reliés respectivement au noeud Al par l'interrupteur S3, et au noeud A2 par l'interrupteur S4. Une autre différence entre le circuit 903 de la figure 25 9 et le circuit 803 de la figure 8 est que le circuit 903 ne comprend pas, comme dans le circuit 803, un intégrateur 827 à double capacité d'intégration, mais comprend à la place deux intégrateurs 927A et 927B à simple capacité d'intégration. L'intégrateur 927A est adapté à intégrer la composantes il-i3 du 30 signal de sortie du pixel 801, et l'intégrateur 927B est adapté à intégrer la composante i2-i4 du signal de sortie du pixel 801. Dans l'exemple de la figure 9, l'intégrateur 927A comporte un amplificateur différentiel 928A dont une entrée positive (+) est reliée à un noeud d'application d'un potentiel 35 de référence, par exemple la masse, et dont une entrée négative B13021 - DD14760ST 26 (-) est reliée au noeud Bi, et l'intégrateur 927B comporte un amplificateur différentiel 928B dont une entrée positive (+) est reliée à un noeud d'application d'un potentiel de référence, par exemple la masse, et dont une entrée négative (-) est reliée au noeud B2. L'amplificateur différentiel 928A comporte une sortie HA couplée au noeud B1 par deux branches parallèles : une première branche comportant un interrupteur de réinitialisation Sl3A ; et une deuxième branche comportant un condensateur d'intégration CINT1. De plus, l'amplificateur différentiel 928B comporte une sortie HB couplée au noeud B2 par deux branches parallèles : une première branche comportant un interrupteur de réinitialisation Sl3B ; et une deuxième branche comportant un condensateur d'intégration CINT2. Dans l'exemple de la figure 9, le noeud HA est relié au noeud F d'entrée du convertisseur analogique-numérique 1-bit 829 par un interrupteur S18, et le noeud HB est relié au noeud F par un interrupteur S19. Le fonctionnement du circuit 903 de la figure 9 est similaire à celui du circuit 803 de la figure 8. En particulier, les interrupteurs Si à S6, S9 et S10 du circuit 903 peuvent être commandés de la même façon que dans le circuit 803 de la figure 8. Dans le circuit 903, l'interrupteur S18 peut être ouvert pendant les phases de fonctionnement PH1, PH2 et PH4 et fermé pendant les phases de fonctionnement PH3, et l'interrupteur S19 peut être ouvert pendant les phases de fonctionnement PH1, PH2 et PH3 et fermé pendant les phases de fonctionnement PH4. Après une période N*TB d'acquisition du champ complexe du faisceau objet au niveau du pixel 801, le circuit 903 peut être réinitialisé par fermeture des interrupteurs Sl3A et Sl3B (les autres interrupteurs étant ouverts). Un avantage du capteur de la figure 9 par rapport au capteur de la figure 8 est qu'il permet de limiter des risques d'erreur liés à d'éventuels phénomènes d'interférence ou diaphonie (en anglais "crosstalk") entre les condensateurs d'intégration CINT1 et CINT2. B13021 - DD14760ST 27 On notera que dans un capteur d'images à sur-échantillonnage d'un système d'acquisition d'images par holographie numérique hétérodyne, par exemple un capteur du type décrit en relation avec les figures 8 et 9, notamment lorsque la 5 composante continue ao (figure 7) du signal reçu par un pixel du capteur est importante devant la composante alternative al, il peut être avantageux de filtrer la composante ao avant l'échantillonnage analogique du signal par le modulateur à sur-échantillonnage (formé par les blocs 821, 823, 825, 827 et 829 10 dans l'exemple de la figure 8 et par les blocs 921, 823, 825, 927A, 927B et 829 dans l'exemple de la figure 9). Des exemples de circuits adaptés à réaliser cette fonction de filtrage passe-haut vont maintenant être décrits en relation avec les figures 10, 11 et 12. 15 La figure 10 représente de façon schématique et partielle un exemple de réalisation d'un capteur d'images comportant au moins un pixel 801 et un circuit 1003 de filtrage passe-haut d'un signal de sortie de ce pixel. A titre d'exemple, dans un capteur à sur-échantillonnage, le circuit de filtrage 20 1003 peut être placé entre la sortie du pixel 801 et l'entrée VIN du modulateur à sur-échantillonnage du capteur. Dans l'exemple de la figure 10, le pixel 801 comporte une photodiode polarisée en inverse par une tension de référence VDD constante, et fournissant sur sa cathode K un courant 25 représentatif de l'intensité lumineuse reçue par le pixel. Le pixel 801 peut en outre comporter divers éléments de commande non représentés. Dans une application à un système d'acquisition d'images par holographie numérique hétérodyne du type décrit ci-avant, le courant fourni par la photodiode comporte composante 30 continue idc qui correspond à la composante continue ao du signal lumineux reçu par le pixel, et une composante alternative iac qui correspond à la composante alternative al du signal lumineux reçu par le pixel. Le filtre 1003 comprend un amplificateur différentiel 35 1005 dont une entrée positive (+) est reliée à un noeud B13021 - DD14760ST 28 d'application d'un potentiel de référence, par exemple à la masse, et dont une entrée négative (-) est reliée au noeud à la cathode K de la photodiode. L'amplificateur différentiel 1005 comporte en outre un noeud de sortie T qui peut être relié au noeud VIN. Le noeud T est couplé au noeud K par deux branches parallèles : une première branche comportant un interrupteur de réinitialisation S20 ; et une deuxième branche comportant un condensateur d'intégration C5. Le filtre 1003 comprend en outre une source de courant commandable 1007 reliant le noeud K à un noeud d'application de la tension VDD de polarisation de la photodiode. Le filtre 1003 comprend de plus un circuit analogique 1009 de commande (CMD) de la source 1007, dont une entrée est reliée au noeud T et dont une sortie est reliée à un noeud de commande de la source 1007. En fonctionnement, le condensateur C5 se charge à une valeur représentative de la valeur moyenne du courant reçu sur l'entrée négative de l'amplificateur différentiel 1005, qui est lui-même égal à la différence entre le courant délivré par la photodiode et le courant délivré par la source 1007. Le circuit de commande 1009 contrôle la source de courant 1007 pour qu'elle délivre un courant continu représentatif de la moyenne du signal de sortie de l'amplificateur 1005. Le signal de sortie fourni sur le noeud T converge vers une tension alternative centrée sur une valeur moyenne constante. Cette tension alternative est représentative de la seule composante alternative du signal lumineux reçu par le pixel. Le filtre 1003 peut être réinitialisé par fermeture de l'interrupteur S20. La figure 11 représente de façon schématique et partielle un autre exemple de réalisation d'un capteur d'images comportant au moins un pixel 801 et un circuit 1103 de filtrage passe-haut d'un signal de sortie de ce pixel. A titre d'exemple, dans un capteur à sur-échantillonnage, le circuit de filtrage 1103 peut être placé entre la sortie du pixel 801 et l'entrée VIN du modulateur à sur-échantillonnage du capteur. B13021 - DD14760ST 29 Dans l'exemple de la figure 11, le pixel 801 est identique ou similaire au pixel 801 de la figure 10. Le filtre 1103 comprend, comme dans l'exemple de la figure 10, un amplificateur différentiel 1005 dont l'entrée positive (+) est reliée à un noeud d'application d'un potentiel de référence, par exemple à la masse, et dont l'entrée négative (-) est reliée à la cathode K de la photodiode. Le noeud T de sortie de l'amplificateur 1005 peut être relié au noeud VIN d'entrée d'un modulateur à sur-échantillonnage. Dans cet exemple, le noeud T est relié au noeud K par une résistance R1 ou une capacité (non représentée). Le filtre 1103 comprend en outre une source de courant commandable 1007 reliant le noeud K à un noeud d'application de la tension VDD de polarisation de la photodiode. Le filtre 1103 comprend de plus un circuit 1109 de commande de la source de courant 1007, ce circuit comportant un noeud d'entrée L relié au noeud T et un noeud de sortie M relié à un noeud de commande de la source de courant 1007. Le circuit de commande 1109 comprend un condensateur C6 reliant un noeud 0 à un noeud d'application d'un potentiel de référence, par exemple à la masse, et un condensateur C7 reliant un noeud P à un noeud d'application d'un potentiel de référence, par exemple à la masse. Le circuit 1109 comprend en outre un interrupteur S21 reliant le noeud L au noeud 0, un interrupteur S22 reliant le noeud 0 au noeud M, un interrupteur S23 reliant le noeud L au noeud P, et un interrupteur S24 reliant le noeud P au noeud M. En fonctionnement, à chaque période de battement TB du signal lumineux reçu par le pixel 801, le niveau du signal de sortie de l'amplificateur 1005 peut être échantillonné dans les condensateurs C6 et C7 à deux instants distincts déphasés de Pi. Pour cela, l'interrupteur S21 est fermé et les interrupteurs S22, S23 et S24 sont ouverts à un premier instant tO, puis l'interrupteur S23 est fermé et les interrupteurs S21, S22 et S24 sont ouverts à un deuxième instant tl=t0+TB/2. Après l'instant tl, les interrupteurs S24 et S22 peuvent être fermés, ce qui revient à appliquer sur le noeud M un signal B13021 - DD14760ST 30 représentatif de la moyenne du signal de sortie de l'amplificateur 1005. Le signal de sortie fourni sur le noeud T converge vers une tension alternative centrée sur une valeur moyenne constante. Cette tension alternative est représentative de la seule composante alternative du signal lumineux reçu par le pixel. Un avantage du circuit de filtrage passe-haut de la figure 11 est qu'il permet une amplification efficace de la partie alternative iac du signal de sortie de la photodiode. De plus, le fonctionnement du circuit 1103 ne comprend pas de phase de réinitialisation. La figure 12 représente de façon schématique et partielle un autre exemple de réalisation d'un capteur d'images comportant au moins un pixel 801 et un circuit 1203 de filtrage passe-haut d'un signal de sortie de ce pixel. A titre d'exemple, dans un capteur à sur-échantillonnage, le circuit de filtrage 1203 peut être placé entre la sortie du pixel 801 et l'entrée VIN du modulateur à sur-échantillonnage du capteur. Dans l'exemple de la figure 12, le pixel 801 est identique ou similaire au pixel 801 des figures 11 et 12. Le filtre 1203 comprend, comme dans l'exemple de la figure 10, un amplificateur différentiel 1005 dont l'entrée positive (+) est reliée à un noeud d'application d'un potentiel de référence, par exemple à la masse, et dont l'entrée négative (-) est reliée à la cathode K de la photodiode. Le noeud de sortie T de l'amplificateur 1005 peut au noeud VIN d'entrée d'un modulateur à sur-échantillonnage. Le noeud T est en outre couplé au noeud K par deux branches parallèles : une première branche comportant un interrupteur de réinitialisation S20 ; et une deuxième branche comportant un condensateur d'intégration C5. Dans cet exemple, le filtre 1203 comprend en outre une source de courant commandable 1207 reliant le noeud K à un noeud d'application de la tension VDD de polarisation de la photodiode. Une différence entre le filtre 1203 de la figure 12 et le filtre 1003 de la figure 10 est que, dans le filtre 1203, la B13021 - DD14760ST 31 source de courant 1207 est une source à commande numérique. Dans le cas d'un capteur d'images à sur-échantillonnage, par exemple un capteur du type décrit en relation avec les figures 8 et 9, la source de courant 1207 peut être commandée par un signal numérique sur correspondant à un signal de sortie du convertisseur analogique-numérique à sur-échantillonnage. On peut par exemple prévoir avant la phase d'acquisition du champ complexe du faisceau objet au niveau du pixel 801, une phase d'acquisition d'un signal de commande de la source de courant 1207. Un avantage de cet exemple de réalisation est qu'il permet de réutiliser le matériel du capteur à sur-échantillonnage et notamment le convertisseur à sur-échantillonnage pour générer un signal de commande de la source de courant via une recherche dichotomique de la valeur moyenne du signal. Dans l'exemple représenté, la source de courant 1207 comprend m transistors MOS à canal P tro, tri, tr2, trm_i en parallèle entre le noeud VDD et le noeud K, chaque transistor recevant sur sa grille de commande, respectivement bo, bi, b2, bm_i, un bit du signal de commande. Dans cet exemple les transistors tro, sont de dimensions distinctes, ce qui permet de tenir compte du poids des différents bits du mot de commande de la source 1207. A titre d'exemple non limitatif, si le transistor tro à une largeur de canal W et une longueur de canal L, le transistor tri peut avoir un rapport largeur/longueur égal à 2*W/L, le transistor tr2 peut avoir un rapport largeur/longueur égale à 4*W/L, et ainsi de suite jusqu'au transistor trm_i qui peut avoir un rapport largeur/longueur égal 2m-l*W/L. Outre les avantages déjà mentionnés de simplification et de réduction de coût et d'encombrement, un avantage des modes de réalisation décrits dans la présente demande est qu'ils permettent de réaliser des systèmes d'acquisition d'images par holographie numérique hétérodyne dans lesquels les contraintes liées aux risques de saturation des pixels du capteur sont très atténuées par rapport aux systèmes existants. En effet, dans les B13021 - DD14760ST 32 modes de réalisation décrits, la fréquence de réinitialisation des photodiodes peut être nettement plus élevée que dans les systèmes existants, ce qui permet notamment de pouvoir utiliser des intensités lumineuses plus élevées pour éclairer l'objet à examiner ou analyser. Un autre avantage des modes de réalisation décrits est qu'ils permettent de réaliser des systèmes d'acquisition d'images par holographie numérique hétérodyne présentant, en sortie du système d'acquisition, un meilleur rapport signal sur bruit que les systèmes existants. Cette amélioration du rapport signal sur bruit est notamment liée au fait que l'utilisation d'un convertisseur analogique-numérique permet de réduire le bruit du système de quantification par rapport aux systèmes existants. L'amélioration du rapport signal sur bruit peut en outre être amplifiée par l'utilisation d'un circuit de filtrage passe-haut du type décrit en relation avec les figures 10 à 12. La suppression du signal continu avant conversion du signal résiduel alternatif permet en particulier de focaliser les ressources de quantification sur la seule composante alternative, ce qui permet notamment de réduire le facteur de sur-échantillonnage nécessaire à l'obtention d'un signal de sortie utile quantifié sur un nombre donné de bits. De plus, l'erreur résiduelle de cette phase de filtrage de la composante continue est supprimée par l'intégration de la différence de deux échantillons au niveau de l'intégrateur du modulateur delta sigma. Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, les modes de réalisation décrits ne se limitent pas aux exemples spécifiques de capteurs d'images à sur-échantillonnage décrits en relation avec les figures 8 et 9. Plus généralement, l'homme de l'art saura obtenir le fonctionnement recherché en utilisant d'autres architectures de capteurs d'images à sur-échantillonnage. L'homme de l'art saura B13021 - DD14760ST 33 en outre adapter les architectures décrites au cas où le rapport n entre la fréquence de battement fB du système et la fréquence de sur-échantillonnage fcs du capteur est différent de 4, et où les formules de reconstruction du champ complexe du faisceau objet sont différentes des formules susmentionnées. En outre, les modes de réalisation décrits ne se limitent pas aux exemples de plages de fréquences de fonctionnement mentionnées dans la présente description. REVENDICATIONS1. Système (400 ; 500) d'acquisition d'images par holographie numérique hétérodyne, comportant un capteur d'images (409) ayant au moins une photodiode couplée à un convertisseur analogique-numérique à sur-échantillonnage (803 ; 903). 2. Système (400 ; 500) selon la revendication 1, comportant un montage optique permettant de projeter simultanément sur le capteur des premier (R) et deuxième (0) faisceaux lumineux cohérents de fréquences distinctes. 3. Système (400) selon la revendication 2, dans lequel 10 le montage optique comprend un unique modulateur acousto-optique (MA01). 4. Système (500) selon la revendication 2, dans lequel le montage optique ne comprend pas de modulateur acoustooptique, et comprend une source ultrasonore d'excitation d'un 15 objet (305) par lequel passe le deuxième faisceau lumineux (0). 5. Système (400 ; 500) selon l'une quelconque des revendications 2 à 4, dans lequel le convertisseur (803 ; 903) présente une fréquence de sur-échantillonnage (fCs) égale à un nombre entier n de fois la fréquence de battement (fB) du 20 système, c'est-à-dire la valeur absolue de la différence entre les fréquences des premier (R) et deuxième (0) faisceaux. 6. Système (400 ; 500) selon la revendication 5, dans lequel n est égal à 4. 7. Système (400 ; 500) selon la revendication 5 ou 6, 25 dans lequel le convertisseur (803 ; 903) comprend un bloc d'échantillonnage analogique (821 ; 921) adapté à acquérir n échantillons analogiques (iii, i2i, i3i, i4i) d'un signal de sortie de la photodiode à chaque période de battement (TB) du système. 30 8. Système (400 ; 500) selon la revendication 7, dans lequel le bloc d'échantillonnage analogique (821 ; 921) est adapté à effectuer en analogique, à chaque période de battement (TB) une ou plusieurs opérations arithmétiques à partir desdits échantillons (iii, i2i, i3i, i4i).B13021 - DD14760ST 35 9. Système (400 ; 500) selon la revendication 7 ou 8, dans lequel le convertisseur (803 ; 903) est adapté à fournir, après un nombre entier N de périodes de battement (TB) du système, un premier signal numérique sur, représentatif de la 5 partie réelle du champ complexe du deuxième faisceau lumineux (0), et un deuxième signal numérique sur, représentatif de la partie imaginaire du champ complexe du deuxième faisceau lumineux (0), ou m est un nombre entier supérieur ou égal à 1. 10. Système (400 ; 500) selon la revendication 9, dans 10 lequel m est égal à log2(N). 11. Système (400 ; 500) selon l'une quelconque des revendications 1 à 10, dans lequel le convertisseur (803) comprend un intégrateur (827) comportant deux capacités d'intégration. 15 12. Système (400 ; 500) selon l'une quelconque des revendications 1 à 10, dans lequel le convertisseur (903) comprend deux intégrateurs (927A, 927B) comportant chacun une capacité d'intégration. 13. Système (400 ; 500) selon l'une quelconque des 20 revendications 1 à 12, dans lequel le capteur (409) comporte en outre un circuit (1003 ; 1103 ; 1203) de filtrage passe-haut entre la photodiode et le convertisseur (803 ; 903).