Brevet FR3010603A1 — publié le 20150313

B12623 - DD14032ST 1 DISPOSITIF D'ACQUISITION COMPRESSIVE D'UNE IMAGE Domaine La présente demande concerne le domaine des capteurs d'image CMOS de façon générale, et vise plus particulièrement un capteur d'image CMOS adapté à mettre en oeuvre des méthodes 5 d'acquisition compressive ("compressive sensing" en anglais). Exposé de l'art antérieur Un capteur d'image CMOS comprend généralement une pluralité de pixels disposés en lignes et en colonnes. Chaque pixel comporte une photodiode utilisée en inverse, dont la 10 capacité de jonction est déchargée par un photo-courant en fonction d'une intensité lumineuse reçue. La mesure du niveau d'éclairement reçu par un pixel s'effectue en mesurant une grandeur représentative de la tension aux bornes de la photodiode à des instants choisis parmi lesquels la fin d'une 15 période dite d'intégration, avant et après laquelle le pixel est réinitialisé par rechargement de sa photodiode. Classiquement, lors d'une phase d'acquisition d'une image, pour chaque pixel du capteur, une valeur de sortie représentative du niveau d'éclairement reçu par le pixel pendant 20 l'intégration est lue, numérisée, et mémorisée sous forme numérique. Pour réduire la quantité de données numériques à B12623 - DD14032ST 2 stocker/traiter en aval du capteur, la phase d'acquisition est souvent suivie d'une phase de compression de l'image numérisée. Cette méthode classique d'acquisition d'une image numérisée complète, suivie d'une phase de compression de l'image numérisée, présente plusieurs inconvénients. En particulier, l'acquisition d'une image numérisée complète est relativement longue, ce qui constitue une limitation à l'augmentation des cadences d'acquisition des images. En outre, cette acquisition d'une image numérisée complète entraîne une consommation d'énergie électrique relativement importante par les circuits de lecture et de conversion analogique-numérique du capteur. Par ailleurs, la phase de compression de l'image numérisée peut être relativement longue et complexe, et implique de prévoir une unité de traitement numérique du signal dédiée à cette compression en sortie du capteur, éventuellement sur la même puce que le capteur. Ces divers inconvénients posent notamment problème dans les systèmes dans lesquels il existe des contraintes importantes sur l'acquisition et la compression des images en termes de vitesse de traitement et/ou de consommation électrique. Pour tenter de pallier tout ou partie de ces inconvénients, on a déjà proposé des méthodes dites d'acquisition compressive, dans lesquelles la phase de compression est mise en oeuvre dans le domaine analogique, en amont du ou des convertisseurs analogique-numérique, combinée avec la phase d'acquisition. Certaines de ces méthodes d'acquisition compressive, que l'on appellera ci-après méthodes d'acquisition compressive à fusionnement de pixels, permettent une acquisition et une compression simultanée de l'image en prévoyant, au lieu de lire et numériser une valeur de sortie représentative d'un niveau d'éclairement reçu par chaque pixel individuellement, d'effectuer une pluralité de mesures non-cohérentes basées chacune sur un support de mesure comportant plusieurs pixels du capteur, par exemple la totalité des pixels du capteur, ou un sous-ensemble B12623 - DD14032ST 3 de pixels du capteur. Chaque mesure est une somme pondérée des niveaux de luminosité reçus par les différents pixels d'un support de mesure. Les coefficients de pondération sont générés de façon aléatoire ou pseudo aléatoire. Ces coefficients peuvent être binaires (0 ou 1), ce qui facilite la mise en oeuvre des opérations de sommation pondérée. Lors de l'acquisition d'une image, plusieurs mesures avec des jeux de coefficients de pondération différents sont généralement prévues sur un même support de mesure, étant entendu que, pour obtenir un effet de compression, le nombre total de mesures effectuées sur le capteur doit être inférieur au nombre de pixels du capteur. Il est ainsi possible de réduire la durée d'acquisition de l'image et la consommation électrique liée à l'acquisition, notamment grâce au fait qu'une quantité moins importante de données est lue et numérisée par le capteur. En outre, les traitements de compression dans le domaine numérique, postérieurs à l'acquisition, peuvent être réduits ou supprimés. L'image d'origine peut être reconstruite à partir de l'image compressée et de la matrice des coefficients de pondération utilisés lors de l'acquisition. Cette reconstruction exploite la parcimonie de l'image d'origine dans une base de décomposition particulière, par exemple dans une base en cosinus discrets ou dans une base d'ondelettes. Les théories de l'acquisition compressive à fusion-25 nement de pixels ont été exposées en détail dans diverses publications, par exemple dans l'article intitulé "An Introduction To Compressive Sensing" d'Emmanuel J. Candès et al. Par ailleurs, des architectures de capteurs d'image CMOS utilisant l'acquisition compressive à fusionnement de 30 pixels ont été décrites dans les articles intitulés "Block-Based Compressive Sensing in a CMOS Image Sensor", de M. R. Dadkhah et al., et "CMOS Image Sensor With Per-Column EA ADC and Programmable Compressed Sensing" de Yusuke Oike et al. D'autres méthodes d'acquisition compressive, que l'on 35 appellera ci-après méthodes d'acquisition compressive sans B12623 - DD14032ST 4 fusionnement de pixels, permettent une acquisition et une compression simultanée de l'image en prévoyant, au lieu de lire et numériser une valeur de sortie représentative d'un niveau d'éclairement reçu par chaque pixel du capteur, de sélectionner de façon aléatoire ou pseudo-aléatoire un certain nombre de pixels sur le capteur, et de lire et numériser uniquement les valeurs de sortie des pixels sélectionnés. Contrairement à l'acquisition compressive avec fusionnement de pixels, les valeurs des pixels sélectionnées sont ici lues et numérisées à d'autres valeurs de pixel). le rapport entre le nombre de lors de l'acquisition et le individuellement (sans sommation Le taux de compression est alors pixels sélectionnés en lecture nombre total de pixels du capteur. L'image d'origine peut être reconstruite à partir de l'image compressée, à condition de connaître les positions, dans la matrice de pixels du capteur, des pixels sélectionnés en lecture lors de l'acquisition. Comme dans le cas de l'acquisition compressive à fusionnement de pixels, la reconstruction exploite la parcimonie de l'image d'origine dans une base de décomposition particulière. Cette reconstruction peut être effectuée par des méthodes identiques ou similaires à celles utilisées dans le domaine de l'acquisition compressive à fusionnement de pixels. Un exemple de système mettant en oeuvre une acquisition compressive sans fusionnement de pixels est présenté dans l'article intitulé "Chaotic Scan: A Low Complexity Video Transmission System for Efficiently Sending Relevant Image Features", de R. Dogaru et al. On notera que dans le domaine de l'acquisition compressive (avec ou sans fusionnement de pixels), l'utilisation de générateurs pseudo-aléatoires, c'est-à-dire ayant un comportement prédictif, présente l'avantage de permettre, au moment de la reconstruction de l'image d'origine, de pouvoir générer une deuxième fois les valeurs binaires non cohérentes utilisées lors de l'acquisition - comme coefficients de B12623 - DD14032ST pondération dans le cas d'une acquisition compressive avec fusionnement de pixels - ou comme masque de sélection des pixels à lire dans le cas d'une acquisition compressive sans fusionnement de pixels. On peut ainsi reconstruire l'image 5 d'origine sans avoir à transmettre avec l'image compressée les valeurs binaires non-cohérentes utilisées lors de l'acquisition. Il existe un besoin pour un capteur d'image CMOS adapté à mettre en oeuvre des méthodes d'acquisition compressive, ce capteur améliorant au moins en partie certains aspects des capteurs de l'art antérieur utilisant l'acquisition compressive. En particulier, il existe un besoin pour un capteur CMOS permettant d'obtenir, à qualité d'image équivalente, un meilleur taux de compression que les capteurs de l'art antérieur utilisant l'acquisition compressive, ou, à taux de compression équivalent, une meilleur qualité d'image que les capteurs de l'art antérieur utilisant l'acquisition compressive. Résumé Ainsi, un mode de réalisation prévoit capteur d'image CMOS comportant : une pluralité de pixels ; un premier circuit analogique de calcul d'un ou plusieurs estimateurs statistiques basés sur des valeurs de sortie analogiques de pixels du capteur ; et un deuxième circuit adapté à mettre en oeuvre un procédé d'acquisition compressive d'une image, dans lequel le taux de compression appliqué est fonction du ou des estimateurs statistiques calculés par le premier circuit. Selon un mode de réalisation, les pixels sont répartis en plusieurs blocs de pixels, et le taux de compression est adapté bloc par bloc en fonction du ou des estimateurs statistiques calculés par le premier circuit. Selon un mode de réalisation, dans chaque bloc, un ou plusieurs estimateurs statistiques basés sur les valeurs de sortie des pixels du bloc sont calculés par le premier circuit, et le taux de compression du bloc est fonction du ou des estimateurs statistiques calculés pour le bloc. B12623 - DD14032ST 6 Selon un mode de réalisation, le deuxième circuit comprend une matrice de capacités commutées. Selon un mode de réalisation, le deuxième circuit comprend un ou plusieurs opérateurs analogiques de calcul 5 d'estimateurs statistiques. Selon un mode de réalisation, le procédé d'acquisition compressive est un procédé d'acquisition compressive sans fusionnement de pixels ; le deuxième circuit comprend un circuit de génération de valeurs binaires pseudo-aléatoires à espérance 10 de sortie commandable ; et le taux de compression est ajusté en jouant sur l'espérance de sortie du circuit de génération de valeurs binaires pseudo-aléatoires. Selon un mode de réalisation, le circuit de génération de valeurs binaires pseudo-aléatoires à espérance de sortie 15 commandable comprend un générateur de valeurs binaires pseudo- aléatoires à espérance de sortie fixe, et un étage d'adaptation d'espérance. Selon un mode de réalisation, le générateur comprend une matrice de cellules à retard. 20 Selon un mode de réalisation, l'étage d'adaptation d'espérance comprend une pluralité de cellules d'adaptation d'espérance recevant chacune plusieurs signaux binaires pseudoaléatoires à espérance de sortie fixe fournis par le générateur, et mettant en oeuvre une fonction d'adaptation d'espérance qui 25 tient compte d'un signal de commande représentatif d'un ou plusieurs estimateurs statistiques calculés par le premier circuit. Selon un mode de réalisation, le signal de commande est une valeur quantifiée de variance. 30 Selon un mode de réalisation, le procédé d'acquisition compressive est un procédé d'acquisition compressive avec fusionnement de pixels ; et le taux de compression est ajusté en jouant sur le nombre de mesures d'acquisition compressive effectué sur chaque support de mesure de l'image. B12623 - DD14032ST 7 Selon un mode de réalisation, le ou les estimateurs statistiques sont choisis dans le groupe comportant la moyenne, la variance, le coefficient d'asymétrie, la kurtosis, et les moments statistiques d'ordre supérieur à 4. Selon un mode de réalisation, les pixels sont disposés en matrice. Selon un mode de réalisation, le ou les estimateurs statistiques calculés par le premier circuit sont numérisés et transmis dans l'image compressée. Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 représente schématiquement, sous forme de blocs, un exemple d'un mode de réalisation d'un capteur d'image CMOS adapté à mettre en oeuvre des méthodes d'acquisition compressive ; la figure 2 représente schématiquement, sous forme de 20 blocs, un exemple d'un mode de réalisation d'un générateur de valeurs binaires pseudo-aléatoires susceptible d'être utilisé dans le capteur de la figure 1 ; et la figure 3 illustre plus en détail le schéma électrique et le fonctionnement d'un exemple de réalisation d'un 25 pixel susceptible d'être utilisé dans une variante de réalisation du capteur de la figure 1. Description détaillée Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures. De 30 plus, seuls les éléments utiles à la compréhension des modes de réalisation décrits ci-après ont été détaillés. En particulier, les procédés et dispositifs susceptibles d'être utilisés pour reconstruire des images non compressées à partir d'images capturées en acquisition compressive n'ont pas été détaillés, 35 les modes de réalisation de dispositifs et procédés B12623 - DD14032ST 8 d'acquisition compressive décrits ci-après étant compatibles avec les procédés et dispositifs de reconstruction usuels du domaine de l'acquisition compressive. Selon un aspect des modes de réalisation décrits ci-5 après, on prévoit un capteur d'image CMOS comportant : une pluralité de pixels ; des circuits adaptés à calculer, dans le domaine analogique, c'est-à-dire en amont d'un ou plusieurs conver- tisseurs analogique-numérique du capteur, un ou plusieurs 10 estimateurs statistiques ou pseudo-statistiques basés chacun sur les valeurs de sortie soit de la totalité des pixels du capteur, soit d'un sous-ensemble de pixels du capteur ; et des circuits de mise en oeuvre d'une méthode d'acquisition compressive, dans lesquels le nombre de valeurs 15 lues, numérisées, et transmises dans l'image finale lors de l'acquisition compressive dépend du ou des estimateurs statistiques calculés pour l'image, de façon à adapter le taux de compression de l'image en fonction de ces estimateurs. Les estimateurs statistiques calculés sont par exemple 20 des moments statistiques tels que la moyenne (moment d'ordre 1) et/ou la variance (moment d'ordre 2) et/ou le coefficient d'asymétrie (moment d'ordre 3) et/ou la kurtosis (moment d'ordre 4) et/ou des moments d'ordre supérieur à 4. Des estimateurs statistiques autres que des moments peuvent être utilisés, par 25 exemple la variation totale, ou tout autre estimateur pseudo- statistique basé sur la combinaison d'une fonction convexe ou/et d'une fonction concave. Plus généralement, tout estimateur statistique ou pseudo-statistique représentatif du degré de parcimonie de l'image ou d'une portion de l'image peut être 30 utilisé. La figure 1 représente schématiquement, sous forme de blocs, un exemple d'un mode de réalisation préféré d'un capteur d'image CMOS 100 adapté à mettre en oeuvre des méthodes d'acquisition compressive. On notera que dans cet exemple, le 35 capteur 100 est adapté à mettre en oeuvre non seulement des B12623 - DD14032ST 9 méthodes d'acquisition compressive, mais aussi des méthodes d'acquisition d'une image complète non compressée. Dans le mode de réalisation de la figure 1, le capteur 100 est adapté à mettre en oeuvre des méthodes d'acquisition compressive sans fusionnement de pixels. Il comprend un générateur de valeurs binaires pseudo-aléatoires, utilisé pour sélectionner de façon non-cohérente des pixels à lire, à numériser et à transmettre dans l'image compressée lors d'une acquisition compressive. Selon un aspect du mode de réalisation de la figure 1, l'espérance de sortie du générateur pseudoaléatoire dépend d'un ou plusieurs estimateurs statistiques calculés pour l'image en cours d'acquisition. Plus particulièrement, on peut prévoir de diminuer l'espérance de sortie du générateur - et donc d'augmenter le taux de compression - lorsque le degré de parcimonie de l'image est élevé, et d'augmenter l'espérance de sortie du générateur - et - lorsque le degré de donc de diminuer le taux de compression parcimonie de l'image est faible. Le capteur 100 comprend une pluralité de pixels 101 identiques, disposés selon une matrice 103. Dans l'exemple de la figure 1, donné à titre explicatif, la matrice 103 comprend 8 lignes, référencées R1 à R8 (de haut en bas dans l'orientation de la figure) et 8 colonnes, référencées Cl à C8 (de gauche à droite dans l'orientation de la figure), soit 64 pixels. Les modes de réalisation décrits ci-après sont bien entendus compatibles avec des matrices de dimensions différentes et, plus généralement, avec d'autres agencements des pixels, notamment des agencements non matriciels. Les pixels 101 du capteur 100 sont de préférence des pixels actifs, c'est-à-dire qu'ils comprennent chacun un photodétecteur et un amplificateur de sortie actif à base de transistors MOS. Ceci permet l'acquisition d'images faiblement bruitées par rapport à un capteur à pixels passifs, c'est-à-dire un capteur dans lequel chaque pixel comprend un photodétecteur mais ne comprend pas son propre amplificateur de sortie. Les B12623 - DD14032ST 10 pixels 101 sont par exemple des pixels à trois transistors MOS pour un photodétecteur, du type couramment désigné dans la technique par l'appellation "pixel 3T", ou des pixels à quatre transistors MOS pour un photodétecteur, du type couramment désigné dans la technique par l'appellation "pixel 4T". Plus généralement, les modes de réalisation décrits sont compatibles avec tous types de pixels connus. Dans la suite, on considérera à titre d'exemple de réalisation non limitatif, que, dans le capteur 100, les sorties des pixels d'une même colonne de la matrice 103 sont connectées à une même piste conductrice de sortie 105 (partiellement représentée sur la figure 1), et les sorties des pixels de colonnes distinctes de la matrice 103 sont connectées à des pistes de sortie 105 distinctes. De plus, on considèrera dans cet exemple que les pixels du capteur 100 sont commandables simultanément par ligne, c'est-à-dire que dans chaque ligne de pixels, les grilles de commande de transistors de commande réalisant une même fonction (réinitialisation, lecture, transfert de charges, etc.) sont connectées à une même piste conductrice (non représentée) recevant un signal de commande commun à tous les pixels de la ligne, et les grilles de commande de pixels appartenant à des lignes distinctes sont connectées à des pistes de commande distinctes. Dans l'exemple représenté, le capteur 100 comprend un circuit 107 adapté à fournir des signaux de commande aux différentes lignes de pixels de la matrice 103. Le capteur 100 comprend un circuit 130 adapté à calculer, dans le domaine analogique, un ou plusieurs estimateurs statistiques basés sur des valeurs de sortie de pixels du capteur. Dans l'exemple de la figure 1, on prévoit de diviser la matrice 103 en plusieurs blocs ou sous-ensembles de pixels voisins, et, lors de l'acquisition compressive d'une image, de calculer un ou plusieurs estimateurs statistiques représentatifs du degré de parcimonie de chaque bloc. Dans chaque bloc, une acquisition compressive de la portion d'image définie par le bloc est alors mise en oeuvre, en choisissant le B12623 - DD14032ST 11 taux de compression du bloc en fonction du ou des estimateurs statistiques du bloc. Dans l'exemple représenté, donné à titre explicatif, la matrice 103 est divisée en quatre blocs matriciels Bj (avec j 5 entier allant de 1 à 4) de mêmes dimensions, soit deux lignes de deux blocs de 4x4 pixels chacun. Le bloc B1 comprend les pixels communs aux lignes R1 à R4 et aux colonnes Cl à C4, le bloc B2 comprend les pixels communs aux lignes R1 à R4 et aux colonnes C5 à C8, le bloc B3 comprend les pixels communs aux lignes R5 à 10 R8 et aux colonnes Cl à C4, et le bloc B4 comprend les pixels communs aux lignes R5 à R8 et aux colonnes C5 à C8. Dans cet exemple, le circuit 130 est adapté à calculer, pour chaque bloc, la moyenne des valeurs de sortie des pixels du bloc, et la variance des valeurs de sortie des pixels 15 du bloc. L'homme de l'art saura toutefois adapter l'architecture proposée pour calculer d'autres estimateurs statistiques. Dans l'exemple représenté, le circuit 130 comprend, au pied de chaque colonne de la matrice 103, un opérateur analogique 131 adapté à élever au carré la valeur analogique lue 20 sur la piste de sortie 105 de cette colonne. Le circuit 130 comprend en outre une matrice 133 de capacités commutées, adaptée à stocker un certain nombre de valeurs analogiques lues sur les pistes de sortie 105 de la matrice de pixels 103, ou en sortie des opérateurs 131. 25 Lors de la mise en oeuvre d'une acquisition compressive, on prévoit dans cet exemple de commander la lecture des pixels de la matrice 103 ligne par ligne, selon un mode de lecture du type couramment désigné dans la technique par l'appellation anglo-saxonne "rolling shutter" (obturateur 30 déroulant). Dans un premier temps, on prévoit de lire les lignes de pixels correspondant à une première ligne de blocs Bj de la matrice 103, c'est-à-dire les lignes R1, R2, R3 et R4 dans cet exemple. Pour chaque pixel lu, la valeur de sortie du pixel, 35 ainsi que le carré de cette valeur - calculé par l'opérateur 131 B12623 - DD14032ST 12 associé à la colonne à laquelle appartient le pixel - sont stockés dans la matrice 133. Dans cet exemple, la matrice 133 est dimensionnée de façon à pouvoir contenir simultanément les valeurs de sortie de tous les pixels d'une ligne de blocs Bi, ainsi que, pour chaque pixel, le carré de la valeur de sortie du pixel. Dans l'exemple de la figure 1, la matrice 133 comprend donc au moins (2 blocs)*(4*4 pixels par bloc)*(2 valeurs par pixel) = 64 capacités. Les grandeurs analogiques lues sur les pistes de sortie 105 et en sortie des opérateurs 131 sont par exemple des tensions. Toutefois, l'homme du métier saura adapter les modes de réalisation décrits au cas où d'autres grandeurs analogiques, par exemple des courants, sont lues sur les pistes 105 et/ou en sortie des opérateurs 131. Une fois la lecture d'une ligne de blocs Bi effectuée, et les valeurs de pixel et valeurs de pixel au carré correspondantes transférées dans la matrice 133, la variance de chacun des blocs lus est calculée, en analogique, sur la base des valeurs contenues dans la matrice 133. Pour cela, le circuit 130 comprend, outre les éléments susmentionnés, un ou plusieurs opérateurs analogiques 135 de calcul de variance - un opérateur 135 par bloc stocké dans la matrice 133 soit deux opérateurs 135 travaillant en parallèle dans l'exemple de la figure 1. Chaque opérateur 135 comprend, dans cet exemple, un premier opérateur analogique de calcul de moyenne 136, qui reçoit de la matrice 133 les valeurs de sortie des pixels d'un bloc, et fournit une valeur analogique représentative de la moyenne des valeurs de pixel du bloc, et un second opérateur analogique de calcul de moyenne 137, qui reçoit de la matrice 133 les carrés des valeurs de sortie des pixels du bloc, et fournit une valeur analogique représentative de la moyenne des carrés des valeurs de pixel du bloc. Chaque opérateur 135 comprend en outre, dans cet exemple, un opérateur analogique 138 qui reçoit la valeur de sortie de l'opérateur 136 et élève cette valeur au carré, et un opérateur analogique de soustraction 139 B12623 - DD14032ST 13 qui reçoit les valeurs de sortie des opérateurs 138 et 137, et fournit une valeur représentative de la différence entre la valeur de sortie de l'opérateur 137 et la valeur de sortie de l'opérateur 138. La valeur de sortie de l'opérateur 139 est ainsi représentative de la variance du bloc, qui est égale à la moyenne des carrés des valeurs de pixel du bloc moins le carré de la moyenne des valeurs de pixel du bloc. Dans l'exemple représenté, le capteur 100 comprend un convertisseur analogique-numérique (ADC) 142 en sortie de chaque opérateur 135 (soit deux convertisseurs 142 dans l'exemple de la figure 1), permettant de numériser la valeur analogique de variance calculée par l'opérateur 139 correspondant. Dans l'exemple représenté, le capteur 100 comprend en outre un convertisseur analogique-numérique 141 en sortie de chaque opérateur 135 (soit deux convertisseurs 141 dans l'exemple de la figure 1), permettant de numériser la valeur analogique de moyenne calculée par l'opérateur 136 correspondant. On notera que dans l'exemple décrit ci-après, seule la variance est utilisée pour déterminer le taux de compression à appliquer à chaque bloc d'image. Les convertisseurs analogique-numérique 141 sont donc optionnels. Il peut toutefois être intéressant dans certaines applications de pouvoir disposer de plusieurs estimateurs statistiques pour chaque bloc, et notamment de la moyenne, soit pour déterminer le taux de compression à appliquer au bloc, soit pour d'autres raisons. Dans le mode de réalisation de la figure 1, on prévoit, pour chaque bloc, de mettre en oeuvre une acquisition compressive des valeurs de pixel du bloc contenues dans la matrice 133, en adaptant le taux de compression du bloc en fonction de la variance du bloc. A titre d'exemple, le taux de compression peut être d'autant plus élevé que la variance est faible, et inversement. Dans cet exemple, le capteur 100 comprend un étage de numérisation 190 comprenant autant de convertisseurs analogique-35 numérique 192 que la matrice de pixels 103 comprend de colonnes B12623 - DD14032ST 14 - soit huit convertisseurs 192 dans l'exemple représenté. Dans le cas d'une acquisition d'une image complète non compressée, les convertisseurs 192 peuvent être reliés directement aux pistes 105 de sortie de colonne de la matrice 103, c'est-à-dire que les valeurs de sortie des pixels sont numérisées directement au fur et à mesure de la lecture, sans passer par la matrice de capacités commutées 133. Dans le cas d'une acquisition compressive, les convertisseurs 192 peuvent être reliés en sortie de la matrice de capacités commutées 133, pour numériser des valeurs analogiques stockées dans la matrice 133. Par soucis de simplification, les connexions entre les pistes de sortie 105 de la matrice 103 et les convertisseurs 192 d'une part, et entre la matrice 133 et les convertisseurs 192 d'autre part, n'ont pas été représentées. Dans le mode de réalisation de la figure 1, pour la mise en oeuvre de l'acquisition compressive proprement dite, le capteur 100 comprend un circuit 170 de génération de signaux binaires pseudo-aléatoires à espérance de sortie variable. Dans cet exemple, le circuit 170 comprend un générateur 172 de signaux binaires pseudo-aléatoires à espérance de sortie fixe, et un étage d'adaptation d'espérance. Dans cet exemple, le générateur 172 comprend un nombre de sorties pseudo-aléatoires égal au nombre de colonnes de la matrice de pixels 103, soit huit sorties ak (avec k entier allant de 1 à 8) dans l'exemple représenté. Dans cet exemple, comme cela sera expliqué plus en détail en relation avec la figure 2, chaque sortie ak est un mot de 3 bits ak(m), avec m entier allant de 1 à 3. Chaque bit ak(m) de chaque sortie ak du générateur 172 a une espérance fixe - par exemple de 1/2 - ce qui signifie que la probabilité que, pour un tirage, la valeur ak(m) soit égale à la valeur binaire '1', est de 1/2. A chaque sortie ak du générateur 172, est associée une cellule d'adaptation d'espérance 174k qui reçoit les signaux générés sur la sortie ak par le générateur 172 et fournit un 35 signal pseudo-aléatoire ak' - un signal binaire dans cet exemple B12623 - DD14032ST 15 - dont l'espérance dépend d'un signal de commande reçu par la cellule 174k. Les cellules 174k forment ensemble l'étage d'adaptation d'espérance du circuit 170. Les différentes cellules 174k peuvent être commandables individuellement. Dans l'exemple représenté, les sorties binaires al', a2', a3' et a4', respectivement a5', a6', a7' et a8', du circuit 170, sont dédiées à la mise en oeuvre de l'acquisition compressive du premier bloc, respectivement du deuxième bloc, de la ligne de blocs Bj stockée dans la matrice de capacités commutées 133. Dans cet exemple, les cellules d'adaptation d'espérance correspondantes 1741, 1742, 1743 et 1744, respectivement 1745, 1746, 1747 et 1748, reçoivent un même signal de commande représentatif de la variance du premier bloc, respectivement du deuxième bloc. A titre d'exemple, le signal de commande reçu par les cellules 1741 à 1744, respectivement 1745 à 1748, est la variance du premier bloc, respectivement du deuxième bloc, quantifiée sur un ou plusieurs bits - par exemple sur deux bits - par le convertisseur 142 correspondant. Lors de l'acquisition compressive des blocs d'image contenus dans la matrice 133, on peut prévoir de parcourir la matrice 133 ligne par ligne, et, pour chaque ligne, de lire, numériser et transmettre dans l'image compressée uniquement les valeurs des pixels dont la position dans la ligne coïncide avec un '1' dans le mot de valeurs binaires formé par les signaux des sorties al' à a8' du circuit 170. A chaque changement de ligne de lecture dans la matrice 133, le mot de sortie du circuit 170 peut être mis à jour. Dans un deuxième temps, on peut prévoir de lire les lignes de la matrice de pixels 103 correspondant à une deuxième ligne de blocs Bj, c'est-à-dire les lignes R5, R6, R7 et R8 dans cet exemple, et de stocker dans la matrice 133, pour chaque pixel lu, la valeur de sortie du pixel, ainsi que le carré de cette valeur. Les étapes susmentionnées de calcul de variance et d'acquisition compressive des données stockées dans la matrice B12623 - DD14032ST 16 133 peuvent alors être réitérées, et ainsi de suite jusqu'à ce que la totalité de la matrice de pixels 103 ait été traitée. La figure 2 représente de façon plus détaillée un exemple de réalisation du circuit 170 de génération de signaux 5 binaires pseudo-aléatoires à espérance de sortie variable de la figure 1. Dans cet exemple, le générateur pseudo-aléatoire 172 à espérance de sortie fixe est un automate cellulaire à comportement chaotique adapté à générer périodiquement huit mots 10 de sortie pseudo-aléatoires al à ag - chaque mot de sortie comportant 3 bits pseudo-aléatoires dans cet exemple. Le générateur 172 comprend un nombre de registres à décalage égal au nombre de mots de sortie à générer, soit huit registres à décalage 201k dans cet exemple. Chaque registre à décalage 201k 15 comprend plusieurs cellules à entier allant de 1 à 3 dans 172 comprend une matrice de retard, trois cellules ck,l avec 1 cet exemple. Ainsi, le générateur cellules à retard à trois lignes d'indice 1 et huit colonnes d'indice k. Les modes de réalisation décrits ne se limitent bien entendu à cet exemple particulier de 20 dimensionnement du générateur pseudo-aléatoire. Lors de l'initialisation de l'automate, un mot d'initialisation INIT à huit bits est chargé dans la ligne d'indice 1=1 de la structure à décalage. A chaque front montant ou descendant d'un signal 25 d'horloge (non représenté), le mot de 8 bits mémorisé dans chaque ligne d'indice 1 de la matrice est transféré vers la ligne suivante d'indice 1+1, à l'exception du mot mémorisé dans la ligne d'indice 1=3 qui est transféré vers les sorties al à ag de la matrice. Dans la ligne d'indice 1=1, chaque cellule ck,' 30 (avec k allant de 1 à 8) est mise à jour par un circuit (non représenté) mettant en oeuvre une fonction de transition ou fonction d'automate du générateur. A titre d'exemple, la nouvelle valeur de la cellule ck,' peut être basée sur les valeurs de cellules de la ligne d'indice 1=2, c'est-à-dire des 35 valeurs qu'avaient des cellules de la ligne d'indice 1=1 au B12623 - DD14032ST 17 front d'horloge précédent. A titre d'exemple, la fonction de transition du générateur peut être telle que : Ck,1 = XORPR(C k +1,2 Ck,21 C k ) où XOR désigne la fonction logique OU exclusif et OR désigne la fonction logique OU non exclusif. Les modes de réalisation décrits ne se limitent toutefois pas à cette fonction de transition particulière. Après un certain nombre de mises à jour de l'automate, le mot à 8 bits en sortie de chaque ligne d'indice 1 a des propriétés pseudo-aléatoires de la matrice. Dans le cas où la fonction de transition susmentionnée est utilisée, l'espérance de chaque cellule à retard du générateur 172 est égale à 1/2. Dans le circuit 170, chaque sortie ak du générateur 172 est constituée par les sorties binaires des trois cellules à retard du registre à décalage de la colonne de rang k de la matrice. Chaque sortie ak du générateur est couplée à une cellule d'adaptation d'espérance 174k. Dans cet exemple, chaque cellule 174k reçoit les valeurs stockées dans les différentes cellules ck,l du registre à décalage 201k du même rang k (soit 3 valeurs dans l'exemple de la figure 2). Plus généralement, à partir de l'enseignement décrit dans l'exemple de la figure 2, l'homme de l'art saura obtenir l'effet d'adaptation d'espérance 25 recherché dès lors que chaque cellule 174k reçoit au moins deux valeurs binaires pseudo-aléatoires provenant de cellules à retard du générateur 172. Dans cet exemple, chaque cellule 174k reçoit en outre un mot numérique de commande en adaptation d'espérance, par exemple un mot de deux bits (v1,v2). Le mot 30 (vl,v2) correspond par exemple à une valeur de variance quantifiée sur deux bits par un convertisseur analogique-numérique 142 dans l'exemple de la figure 1. Chaque cellule 174k met en oeuvre une fonction d'adaptation d'espérance qui, à chaque changement d'état de l'automate, génère une valeur 35 binaire pseudo-aléatoire ak' à partir des valeurs qu'elle B12623 - DD14032ST 18 reçoit, en tenant compte du mot de commande en adaptation d'espérance. La fonction d'adaptation d'espérance est par exemple telle que : ak'=ck,3(v1(v2 + ck,2) + v2ck,2ck,1, c'est-à-dire que : si (vl,v2) = (0,0), ce qui correspond à une variance faible, ak' = 0, ce qui correspond à une espérance de sortie nulle ; si (vl,v2) = (0,1), ce qui correspond à une variante 10 moyenne, ak' = AND3(ck,3,ck,2,ck,1), ce qui correspond à une espérance de sortie de 1/8 ; si (vl,v2) = (1,0), ce qui correspond à une variance forte, ak' = AND2(ck,3,ck,2), ce qui correspond à une espérance de sortie de 1/4 ; et 15 si (vl,v2) = (1,1), ce qui correspond à une variante très forte, ak' = ck,3, ce qui correspond à une espérance de sortie de 1/2. Les modes de réalisation décrits ne se limitent toutefois pas à cette fonction d'adaptation d'espérance 20 particulière. On notera de plus que le capteur de la figure 1 ne se limite pas à l'utilisation d'un générateur pseudo-aléatoire du type décrit en relation avec la figure 2. L'homme de l'art saura mettre en oeuvre le fonctionnement recherché en utilisant d'autres types de générateurs pseudo-aléatoires à espérance de 25 sortie commandable. Un avantage des modes de réalisation décrits en relation avec les figures 1 et 2 est qu'il permettent de réaliser une acquisition compressive d'une image divisée en blocs, en ajustant le taux de compression dans chaque bloc en 30 fonction d'estimateurs statistiques représentatifs du degré de parcimonie du bloc, et donc de son aptitude à être compressé avec des pertes limitées. On peut ainsi améliorer le compromis entre le taux de compression appliqué et la qualité de l'image acquise. B12623 - DD14032ST 19 On notera que pour pouvoir reconstruire l'image d'origine à partir de l'image compressée, il convient de transmettre, dans l'image compressée, les valeurs des signaux de commande en adaptation d'espérance appliqués aux cellules 174k lors de l'acquisition compressive des différents blocs d'image, ainsi que le mot INIT d'initialisation du générateur 172. Ceci permet, lors du décodage, de pouvoir générer une deuxième fois les valeurs binaires pseudo-aléatoires utilisées lors de l'acquisition compressive). En fonction de l'application envisagée et de ses contraintes spécifiques, l'homme du métier saura adapter l'architecture décrite en relation avec les figures 1 et 2, et notamment les circuits de calcul d'estimateurs statistiques. En particulier, on pourra prévoir de sérialiser d'avantage, respectivement paralléliser d'avantage les calculs analogiques d'estimateurs statistiques selon que l'on souhaite réduire la quantité de circuits nécessaires à ces calculs, respectivement réduire le temps d'acquisition d'une image ou trame. On notera que les modes de réalisation décrits peuvent être adaptés à une architecture dite 3D, c'est-à-dire comportant plusieurs niveaux de circuits superposés. Dans ce cas, des calculs analogiques d'estimateurs statistiques peuvent être mis en oeuvre en partie ou en totalité par des circuits analogiques superposés à la matrice de pixels. Ce type d'architecture permet un gain en terme d'encombrement, et peut en outre permettre de paralléliser d'avantage les opérations de lecture des pixels et de calcul des estimateurs statistiques ou pseudo-statistiques. En outre, le générateur pseudo-aléatoire peut être réalisé dans un niveau circuit superposé à la matrice de pixels. Ceci peut permettre, dans certains cas, de pouvoir disposer de plus d'espace pour réaliser le générateur pseudo-aléatoire, et par conséquent de pouvoir réaliser un générateur pseudo-aléatoire particulièrement robuste. La figure 3 illustre un exemple de réalisation d'un 35 pixel CMOS 301 susceptible d'être utilisé dans une variante de B12623 - DD14032ST 20 réalisation du capteur de la figure 1. Le pixel 301 comprend un photodétecteur 303, une photodiode dans cet exemple, un transistor MOS de réinitialisation 305, et plusieurs étages de lecture, trois étages 307m avec m entier allant de 1 à 3 dans cet exemple, comprenant chacun deux transistors MOS 309m et 311m. Dans cet exemple, les transistors 305, 309m et 311m sont des transistors à canal N. L'anode de la photodiode 303 est reliée à un noeud de potentiel de référence bas GND du capteur, par exemple la masse, et la cathode de la photodiode 303 est reliée à un noeud d'accumulation SN du pixel. Le transistor 305 relie le noeud SN à un noeud d'application d'un potentiel VRT de réinitialisation. Dans chaque étage de sortie 307m, les transistors 309m et 311m relient le noeud SN à une piste de sortie 313m du pixel, qui peut être commune à plusieurs pixels du capteur. Plus particulièrement, dans chaque étage de sortie 307m, le transistor 309m a sa grille connectée au noeud SN, un premier noeud de conduction (source ou drain selon la polarisation appliquée) connecté à un noeud d'application d'un potentiel de polarisation VpoLm_, et un deuxième noeud de conduction (drain ou source selon la polarisation appliquée) relié à la piste de sortie 313m correspondante par l'intermédiaire du transistor 311m ou transistor de lecture. En fonctionnement, le pixel 301 reçoit des signaux de commande RST et CMDm appliqués respectivement sur les grilles des transistors 305 et 311m. Ainsi, le pixel 301 permet de lire simultanément une valeur de sortie du pixel sur plusieurs pistes de sortie 313m distinctes. Le pixel 301 est par exemple configuré pour permettre une lecture en courant sur les pistes de sortie 313m. Pour cela, dans chaque étage de lecture 307m du pixel, la piste de sortie 313m est couplée à un potentiel de polarisation VpOLm+ supérieur au potentiel VpoLm_. Lorsque le transistor 311m correspondant est à l'état passant, le courant IouTm circulant dans la piste de sortie 313m du pixel est alors représentatif du potentiel du noeud SN du pixel. B12623 - DD14032ST 21 La structure de pixel de la figure 3 permet de réaliser certaines opérations de calcul localement au niveau du pixel, en mode courant. On peut ainsi prévoir de réduire la quantité de circuits analogiques nécessaire au calcul des 5 estimateurs statistiques à l'extérieur de la matrice de pixels. Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, moyennant quelques ajustements du 10 capteur à la portée de l'homme du métier, les modes de réalisation décrits dans la présente demande sont compatibles avec une acquisition compressive avec fusionnement de pixels. Pour cela, on peut par exemple prévoir, en aval de la matrice de capacités commutées 133, des circuits adaptés à réaliser des 15 sommations pondérées des valeurs de pixels d'un même bloc d'image stocké dans la matrice 133. On peut par exemple prévoir un générateur pseudo-aléatoire à espérance fixe ou variable, ayant un nombre de sorties binaires égal au nombre de pixels du support de mesure utilisé pour l'acquisition compressive (par 20 exemple un bloc Bi). Les mots de valeurs binaires pseudoaléatoires fournis par le générateur peuvent être utilisés comme coefficients de pondération pour les mesures d'acquisition compressive. Pour ajuster le taux de compression en fonction des estimateurs statistiques calculés pour chaque bloc, on peut 25 jouer sur le nombre de mesures d'acquisition compressive effectué sur chaque support de mesure. En outre, moyennant quelques ajustements du capteur à la portée de l'homme du métier, les modes de réalisation décrits ci-dessus sont compatibles avec un mode d'acquisition 30 compressive dans lequel l'image n'est pas divisée en blocs, et où le ou les estimateurs statistiques sont calculés à l'échelle de l'image entière. Le taux de compression choisi en fonction du ou des estimateurs statistiques peut alors être le même pour l'image entière. B12623 - DD14032ST 22 De plus, dans les modes de réalisation décrits ci-dessus, les blocs d'image utilisés pour calculer le ou les estimateurs statistiques peuvent avoir des dimensions et/ou des coordonnées dans la matrice de pixels différentes de celles des blocs d'image auxquels un même taux de compression est appliqué lors de l'acquisition compressive proprement dite. Par ailleurs, les modes de réalisation décrits ne se limitent pas au cas où l'image compressée contient uniquement des valeurs de pixels ou des sommes de valeurs de pixels. En particulier, on peut prévoir de transmettre dans l'image compressée d'autres données qui peuvent être des fonctions non linéaires de valeurs de pixel. On peut par exemple prévoir, pour chaque bloc d'image Bi, de transmettre, outre les valeurs de pixels ou de sommes de pixels transmises lors de l'acquisition compressive proprement dite, un ou plusieurs estimateurs statistiques (moyenne, variance ou autre) calculés pour le bloc. Les inventeurs ont constaté que ceci permet d'améliorer de façon significative la qualité de l'image reconstruite, pour un coût relativement limité en terme de taux de compression. De plus, à titre d'exemple, dans le capteur 100 de la figure 1, étant donné que les carrés des valeurs de pixel des blocs sont disponibles dans la matrice de capacités commutées 133, on peut prévoir de transmettre dans l'image compressée non seulement des mesures d'acquisition compressive (avec ou sans fusionnement de pixels) portant sur les valeurs de pixel des blocs, mais aussi des mesures portant sur les carrés des valeurs de pixel des blocs. Par exemple, à chaque mise à jour du générateur pseudo-aléatoire utilisé pour les mesures d'acquisition compressive, on peut prévoir d'utiliser le même mot de sortie du générateur pseudo- aléatoire non seulement pour effectuer une ou plusieurs mesures portant sur les valeurs de sortie de pixel du bloc elles-mêmes, mais aussi pour effectuer une ou plusieurs mesures portant sur les carrés des valeurs de sortie de pixel du bloc. Par ailleurs, pour certaines applications, on peut 35 prévoir de numériser et transmettre dans l'image compressée B12623 - DD14032ST 23 uniquement les valeurs des estimateurs statistiques calculés par le circuit 130. On notera que lorsque les valeurs transmises dans l'image compressée sont des combinaisons de valeurs de sortie de 5 plusieurs pixels du capteur, on peut avantageusement obtenir des images de bonne qualité avec des pixels de petites dimensions. On notera de plus que les modes de réalisation décrits ci-dessus ne se limitent pas à l'exemple particulier susmentionné dans lequel les signaux de commande du taux de 10 compression appliqué à chaque bloc d'image sont des signaux numériques (variances quantifiées par des convertisseurs analogique-numérique 142 dans l'exemple de la figure 1). On pourra prévoir une commande analogique du taux de compression. De plus, les calculs analogiques d'estimateurs statistiques 15 permettant de déterminer le taux de compression à appliquer à chaque bloc peuvent être effectués soit en courant soit en tension. Dans le cas d'une implémentation en courant, on privilégiera l'utilisation de pixels à lecture en courant, par exemple du type décrit en relation avec la figure 3. Dans le cas 20 d'une implémentation en tension, on privilégiera l'utilisation de pixels à lecture en tension, par exemple avec des circuits de traitement analogique disposés en pied de colonne tel que décrit en relation avec la figure 1. REVENDICATIONS1. Capteur d'image CMOS (100) comportant : une pluralité de pixels (101) ; un premier circuit analogique (130) de calcul d'un ou plusieurs estimateurs statistiques basés sur des valeurs de sortie analogiques de pixels (101) du capteur (100) ; et un deuxième circuit adapté à mettre en oeuvre un procédé d'acquisition compressive d'une image, dans lequel le taux de compression appliqué est fonction du ou des estimateurs statistiques calculés par le premier circuit (130). 2. Capteur (100) selon la revendication 1, dans lequel lesdits pixels (101) sont répartis en plusieurs blocs (Bi) de pixels (101), et dans lequel, le taux de compression est adapté bloc par bloc en fonction du ou des estimateurs statistiques calculés par le premier circuit (130). 3. Capteur (100) selon la revendication 2, dans lequel : dans chaque bloc (Bi), un ou plusieurs estimateurs statistiques basés sur les valeurs de sortie des pixels (101) du bloc (Bi) sont calculés par le premier circuit (130) ; et le taux de compression du bloc est fonction du ou des estimateurs statistiques calculés pour le bloc. 4. Capteur (100) selon l'une quelconque des revendications 1 à 3, dans lequel le deuxième circuit (130) comprend une matrice (133) de capacités commutées. 5. Capteur (100) selon l'une quelconque des revendications 1 à 4, dans lequel le deuxième circuit (130) comprend un ou plusieurs opérateurs analogiques (131, 135) de calcul d'estimateurs statistiques. 6. Capteur (100) selon l'une quelconque des 30 revendications 1 à 5, dans lequel : ledit procédé d'acquisition compressive est un procédé d'acquisition compressive sans fusionnement de pixels ;B12623 - DD14032ST 25 le deuxième circuit comprend un circuit (170) de génération de valeurs binaires pseudo-aléatoires à espérance de sortie commandable ; et le taux de compression est ajusté en jouant sur 5 l'espérance de sortie dudit circuit (170) de génération de valeurs binaires pseudo-aléatoires. 7. Capteur (100) selon la revendication 6, dans lequel le circuit (170) de génération de valeurs binaires pseudoaléatoires à espérance de sortie commandable comprend un 10 générateur (172) de valeurs binaires pseudo-aléatoires à espérance de sortie fixe, et un étage d'adaptation d'espérance. 8. Capteur (100) selon la revendication 7, dans lequel le générateur (172) comprend une matrice de cellules à retard (ck,l) 15 9. Capteur (100) selon la revendication 7 ou 8, dans lequel l'étage d'adaptation d'espérance comprend une pluralité de cellules d'adaptation d'espérance (174k) recevant chacune plusieurs signaux binaires pseudo-aléatoires à espérance de sortie fixe fournis par le générateur (172), et mettant en 20 oeuvre une fonction d'adaptation d'espérance qui tient compte d'un signal de commande (vl,v2) représentatif d'un ou plusieurs estimateurs statistiques calculés par le premier circuit (130). 10. Capteur (100) selon la revendication 9, dans lequel ledit signal de commande (v1, v2) est une valeur quantifiée de 25 variance. 11. Capteur (100) selon l'une quelconque des revendications 1 à 5, dans lequel : ledit procédé d'acquisition compressive est un procédé d'acquisition compressive avec fusionnement de pixels ; et 30 le taux de compression est ajusté en jouant sur le nombre de mesures d'acquisition compressive effectué sur chaque support de mesure (Bi) de l'image. 12. Capteur (100) selon l'une quelconque des revendications 1 à 11, dans lequel le ou les estimateurs 35 statistiques sont choisis dans le groupe comportant la moyenne,B12623 - DD14032ST 26 la variance, le coefficient d'asymétrie, la kurtosis, et les moments statistiques d'ordre supérieur à 4. 13. Capteur (100) selon l'une quelconque des revendications 1 à 12, dans lequel lesdits pixels (101) sont disposés en matrice (103). 14. Capteur (100) selon l'une quelconque des revendications 1 à 13, dans lequel le ou les estimateurs statistiques calculés par le premier circuit (130) sont numérisés et transmis dans l'image compressée.