Brevet FR2999836A1 — publié le 20140620

DOMAINE DE L'INVENTION Le domaine de l'invention est celui des procédés de conversion d'un signal numérique en signal analogique par modulation de largeur d'impulsion. L'invention concerne également des convertisseurs de signal numérique en signal analogique configurés pour la mise en oeuvre de tels procédés. ETAT DE LA TECHNIQUE La conversion de signal numérique en signal analogique par modulation de largeur d'impulsion (appelé en anglais « Pulse Width Modulation » ou PWM) 10 comprend deux étapes : la génération, à partir d'un signal numérique codé sur n bits - le paramètre n étant appelé résolution de la conversion - et de valeur N, ou N est un entier inférieur ou égal à 2-1, d'un signal binaire, échantillonné sur 2" coups d'horloge, valant 1 pendant les N premiers coups d'horloge et 0 pendant les 15 2"-N coups d'horloge suivant, de sorte que son rapport cyclique soit égal à N/2", et le filtrage passe-bas du signal binaire pour obtenir un signal analogique dont la valeur moyenne est représentative du rapport cyclique. On a représenté en figure 1 un exemple de signal binaire généré au cours 20 d'un tel procédé pour un signal numérique de valeur N=22 codé sur n=6 bits. Ce procédé est mis en oeuvre par un dispositif appelé convertisseur numérique-analogique (ou « digital to analog converter », en anglais, également connu sous l'acronyme « D/A converter »), qui comprend un module appelé générateur de modulation de largeur d'impulsion, ou générateur PWM, et un filtre 25 passe-bas. Le procédé de conversion décrit ci-avant présente des inconvénients. En effet, le générateur PWM doit présenter une fréquence élevée, car il doit générer, un signal échantillonné sur 2" coups d'horloge, et ce à la fréquence à laquelle il reçoit les signaux numériques à convertir. Par ailleurs, le contenu spectral du signal 30 binaire obtenu est riche à basse-fréquence. Pour que le filtrage soit efficace, l'atténuation du filtre passe-bas doit être ch suffisante à f = fe -' où fech représente la fréquence d'échantillonnage du signal 2n binaire (la fréquence de coupure du filtre doit donc être inférieure à cette fréquence), de sorte que plus la résolution n de la conversion est importante, plus le signal binaire obtenu présente un spectre à basse fréquence, et plus il est difficile de le filtrer. Il faut alors utiliser des filtres d'ordre de plus en plus élevé, des filtres à base d'éléments actifs, ou dans le cas de filtre passif à base de résistance et condensateur (communément appelés filtre R-C), des composants de fortes valeurs, ce qui peut augmenter la complexité, la consommation électrique du convertisseur, ou augmenter sa taille - par exemple, des condensateurs de fortes valeurs présentent une plus grande taille. Toujours dans le cas de filtres passif, l'utilisation d'un élément résistif de forte valeur (supérieur à quelques kilo-Ohms) peut nécessiter l'ajout en sortie d'un amplificateur monté en suiveur afin de ramener la sortie du montage a une impédance suffisamment basse. La contrainte de taille peut notamment empêcher la possibilité d'utilisation de tels convertisseurs dans une électronique numérique intégrée. Enfin, si le filtrage n'est pas adapté à un signal binaire de trop basse fréquence, le rapport signal sur bruit du signal analogique obtenu se trouve fortement dégradé. PRESENTATION DE L'INVENTION L'invention a pour but de pallier au moins l'un des problèmes précités. A cet égard, l'invention a pour objet un procédé de conversion d'un signal numérique en signal analogique, comprenant : la génération à partir d'un signal numérique codé sur n bits et de valeur N où N est un entier inférieur ou égal à 2e-1, d'un signal binaire échantillonné sur 2" coups d'horloge, valant 1 pendant N coups d'horloge et valant 0 pendant 2"-N coups d'horloge, de sorte que son rapport cyclique soit égal à N/2", et le filtrage du signal binaire pour obtenir un signal analogique dont la valeur moyenne est représentative dudit rapport cyclique, le procédé étant caractérisé en ce que les N coups d'horloge à 1 du signal binaire (Sb) sont décomposés sous la forme A.2P+B où A et B sont respectivement la partie entière et le reste de la division euclidienne de N par 2P, et p est un entier choisi entre 0 et n, et la génération du signal binaire comprend la génération de 2P périodes comportant chacune un créneau à 1, B créneaux présentant une largeur correspondant à A+1 coups d'horloge, et 2P-B créneaux présentant une largeur correspondant à A coups d'horloge. Avantageusement, mais facultativement, le procédé de conversion selon l'invention peut en outre comprendre au moins l'une des caractéristiques suivantes : B périodes du signal binaire présentent un rapport cyclique égal à (A+1)/2" et 219-B périodes signal binaire présentent un rapport cyclique égal à N2". Les B périodes présentant un rapport cyclique égal à (A+1)/2" sont les B premières périodes du signal binaire. Les B périodes présentant un rapport cyclique égal à (A+1)/2' sont réparties parmi les 2P périodes. p est compris entre 1 et n-1. le signal binaire est échantillonné à une fréquence d'échantillonnage fech, et le filtrage de ce signal est réalisé par un filtre passe-bas présentant une fréquence de coupure égale à fech/2". L'invention a également pour objet un procédé de calibrage d'un convertisseur de signal numérique en signal analogique, comprenant la mise en oeuvre d'une étape de génération à partir d'un signal numérique codé sur n bits et de valeur N où N est un entier inférieur ou égal à 2n-1, d'un signal binaire échantillonné sur 2n coups d'horloge, valant 1 pendant N coups d'horloge et valant 0 pendant 2n-N coups d'horloge, de sorte que son rapport cyclique soit égal à N/2n, dans lequel les N coups d'horloge à 1 du signal binaire sont décomposés sous la forme A.2P+B où A et B sont respectivement la partie entière et le reste de la division euclidienne de N par 2, et p est un entier choisi entre 0 et n, et la génération du signal binaire comprend la génération de 2P périodes, chaque période comportant un créneau à 1, B créneaux présentant une largeur correspondant à A+1 coups d'horloge, et 2P-B créneaux présentant une largeur correspondant à A coups d'horloge, ledit procédé étant mis en oeuvre sur un même signal numérique pour différentes valeurs du paramètre p, le procédé comprenant en outre la sélection d'un paramètre p. L'invention concerne également un convertisseur de signal numérique en signal analogique, comprenant : un module de conversion recevant en entrée un signal numérique codé sur n bits, et générant un signal binaire échantillonné sur 2" coups d'horloge, et un module de filtrage dudit signal binaire, le convertisseur étant configuré pour la mise en oeuvre du procédé de conversion selon l'invention. La génération d'un signal binaire décomposé en sous-périodes comprenant chacune un créneau permet de diminuer l'énergie dans les basses-fréquences du signal ainsi obtenu, ce qui rend possible l'utilisation de filtres passe-bas à fréquence de coupure plus élevée que dans l'art antérieur. Les filtres utilisés sont donc moins complexes, et ne nécessitent plus de composants de grandes tailles ou de consommation électrique importante, et le convertisseur ainsi obtenu peut être miniaturisé. Le rapport signal-sur-bruit du signal analogique obtenu en sortie de convertisseur, à filtrage équivalent est également amélioré. En outre, la génération proposée du signal binaire n'apporte pas de complexité importante par rapport à la génération de signal binaire de l'art antérieur. DESCRIPTION DES FIGURES D'autres caractéristiques, buts et avantages de la présente invention apparaîtront à la lecture de la description détaillée qui va suivre, au regard des figures annexées, données à titre d'exemples non limitatifs et sur lesquelles : la figure 1, déjà décrite, représente un signal binaire obtenu lors de la conversion d'un signal numérique par un procédé de modulation de largeur d'impulsion selon l'art antérieur. la figure 2 représente schématiquement un convertisseur numérique-analogique conforme à un mode de réalisation de l'invention, la figure 3 représente les principales étapes du procédé selon un mode de réalisation de l'invention, la figure 4 représente le signal binaire obtenu au cours de la mise en oeuvre du procédé selon un mode de réalisation de l'invention, les figures 5a et 5b représentent respectivement le contenu fréquentiel de signaux binaires obtenus avec un procédé de conversion de l'art antérieur et un procédé selon un mode de réalisation de l'invention. La figure 6 représente les étapes d'un procédé de calibrage d'un convertisseur conforme à un mode de réalisation de l'invention. la figure 7 représente l'amplitude du bruit de différents signaux binaires obtenus conformément au procédé selon l'invention en fonction du rapport cyclique desdits signaux. DESCRIPTION DETAILLEE D'AU MOINS UN MODE DE REALISATION On a représenté en figure 2 un convertisseur 1 de signal numérique S, en signal analogique Sa. Il comprend un générateur de modulation de largeur d'impulsion, également désigné par générateur PWM 10, recevant en entrée un signal numérique Sn, et générant, à partir de ce signal Sn, un signal binaire Sb. Le générateur PWM est un module de traitement configuré pour réaliser une fonction numérique, fonctionnant à une fréquence d'horloge f supérieure à deux fois la bande passante souhaitée du signal Sa multipliée par 2, n étant la résolution du convertisseur-, Le convertisseur 1 comprend en outre un filtre 20 passe-bas, adapté pour filtrer le signal binaire Sb pour obtenir en sortie un signal analogique Sa dont la valeur moyenne correspond au rapport cyclique du signal binaire Sb. On a représenté en figure 3 le procédé de conversion mis en oeuvre par le convertisseur 1. Au cours d'une première étape 100, le générateur PWM reçoit en entrée un signal numérique codé sur n bits, et de valeur N comprise entre 0 et 2"-1et génère un signal binaire Sb échantillonné sur 2"-1 coups d'horloge, et présentant un rapport cyclique égal à N/2". Or, tout nombre N compris entre 0 et 2"-1 peut se décomposer de la manière suivante : N = A.2P + B OÙ A est la partie entière de la division de N par 2P et B est le reste,. Et avec les contraintes suivantes : 0 Les B périodes comprenant un créneau à 1 d'une largeur correspondant à A+1 coups d'horloge présentent donc un rapport cyclique de (A+1)/2"-P, tandis que les 2P-B périodes comprenant un créneau à 1 d'une largeur correspondant à A coups d'horloge présentent un rapport cyclique de A/2"-P. Les B périodes comprenant un créneau à 1 d'une largeur correspondant à A+1 coups d'horloge (c'est-à-dire présentant un rapport cyclique de (A+1)/2"-P) peuvent être réparties parmi les 2P périodes, par exemple de façon pseudo-aléatoire ou de manière à alterner entre une telle période et une période de rapport cyclique A/2"-P. Alternativement, lesdites B périodes peuvent être les B dernières périodes Très avantageusement lesdites B périodes sont les B premières périodes, et les 2P-B périodes suivantes sont les périodes présentant un rapport cyclique de A/2" On a représenté en figure 4 un exemple de signal binaire Sb généré à partir d'un signal numérique N codé sur n=6 bits, et de valeur N=22. N est décomposé de la façon suivante : N=8xA+B= 8 x 2 + 6 = 6(2 + 1) + (8 - 6). 2 Le signal binaire Sb comprend donc 2P=8 périodes, parmi lesquelles B=6 périodes comprennent un créneau à 1 de largeur correspondant à A+1=3 coups d'horloge, et deux comprennent un créneau à 1 de largeur correspondant à A=2 coups d'horloge. Sur la figure 3, les B=6 périodes de créneau de largeur correspondant à A+1=3 coups d'horloges sont les 6 premières périodes. Le signal binaire décomposé en périodes ainsi obtenu présente le même rapport cyclique que celui obtenu grâce à un procédé de modulation de largeur d'impulsion classique, c'est-à-dire un rapport cyclique de N/2". Le signal analogique obtenu comme décrit dans la suite présente donc une valeur moyenne de N1/2". En revanche, comme visible sur les figures 5a et 5b, le bruit du signal obtenu, représenté en figure 5b, présente moins de contribution basse-fréquence, c'est-à-dire inférieure à 200kHz, par rapport au bruit obtenu par un procédé de modulation de largeur d'impulsion classique. On peut ainsi filtrer le signal binaire Sb à une fréquence de coupure supérieure. De retour à la figure 3, le procédé comprend, suite à l'étape de génération du signal binaire, une étape 200 de filtrage dudit signal, mise en oeuvre par un filtre passe-bas 20. Comme indiqué précédemment, le bruit du signal binaire présente une composante basse-fréquence diminuée par rapport au bruit obtenu avec un procédé de conversion classique. Sur la figure 5a, on a représenté le contenu fréquentiel du signal binaire obtenu par le procédé de conversion par modulation de largeur d'impulsion selon l'art antérieur, mis en oeuvre pour une fréquence d'échantillonnage de 81,92Mhz, et une résolution de 12 bits. La composante principale de ce spectre est de l'ordre de 20kHz et on observe que le bruit est très important sur tout le spectre de 0 à 1 MHz. Sur la figure 5b, on a représenté le contenu fréquentiel du signal binaire Sb obtenu lors de la mise en oeuvre du procédé selon l'invention selon les mêmes caractéristiques, et avec un paramètre p choisi égal à 5. Ce bruit est centré sur une composante de 640kHz. Ainsi, le filtrage du signal ne nécessite plus un filtre passe-bas de fréquence de coupure inférieure à 20kHz, mais inférieure à 640kHz. De manière plus générale, le filtrage doit être réalisé par un filtre présentant une fréquence de coupure inférieure ou égale à égale à fech/2"-P, où fedi est la fréquence d'échantillonnage du signal binaire, la fréquence de coupure étant donc bien supérieure à celle requise dans le procédé de modulation de largeur d'impulsion classique, car celle-ci est multipliée par un facteur 2. Le filtre passe-bas 10 du convertisseur ne nécessite donc pas d'ordres importants ni de composants de fortes valeurs. La taille et la consommation électrique du convertisseur 1 sont donc réduites. De retour à la figure 3, le procédé de conversion est avantageusement répété (flèche 300) à une fréquence de réception de signaux numériques Sn, de manière à générer en sortie des signaux analogiques avec la même fréquence. On va maintenant décrire, en référence aux figures 6 et 7, un procédé de calibrage d'un convertisseur numérique-analogique. En référence à la figure 6, un tel procédé comprend la mise en oeuvre, sur un même signal numérique d'entrée, et pour une pluralité de paramètres p possibles, de l'étape 100 de génération de signal binaire décrite ci-avant en référence à la figure 3, dans laquelle le signal binaire généré est décomposé en 2P périodes parmi lesquelles B périodes comprennent un créneau à 1 d'une largeur correspondant à A+1 coups d'horloge, et 2P-B périodes comprennent un créneau à 1 d'une largeur correspondant à A coups d'horloges. Les différentes variantes de réalisation décrites ci-avant sont également applicables. Le procédé comprend ensuite une étape 150 de sélection du paramètre p pour lequel le signal binaire obtenu est optimal. En référence à la figure 7, on a représenté un exemple d'amplitude du bruit d'un signal binaire obtenu en fonction de son rapport cyclique N/2", sur une résolution de 12 bits, pour un paramètre p variant de 4 à 7, et pour la méthode classique de modulation de largeur d'impulsion. Le paramètre p optimal est celui pour lequel le meilleur compromis est atteint entre un faible bruit sur toute la plage des rapports cycliques, et une faible variation du bruit en fonction d'une variation de rapport cyclique. L'optimisation du paramètre p tient aussi compte de l'augmentation de la fréquence de coupure du filtre passe- bas par rapport au procédé de modulation de largeur d'impulsion classique. Un exemple est fourni ci-après en référence à la figure 7. Sur cette figure, le bruit d'un signal binaire obtenu avec un paramètre p égal à 4 est de l'ordre du double de celui obtenu avec un procédé de modulation de largeur d'impulsion classique. Avec le paramètre p=5, la fréquence de coupure du filtre a augmenté d'un rapport 32 par rapport à celle du procédé de modulation de largeur d'impulsion (PWM) classique, le filtre est donc bien plus aisé à réaliser. En outre le bruit est le même que pour le procédé PWM. Pour les valeurs de p égales à 6 et 7, la variation du bruit est importante mais pour certaines valeurs du rapport cyclique (par exemple 50%) le bruit est nettement diminué par rapport à celui obtenu pour le procédé PWM classique. En l'espèce le paramètre p optimal sur toute la plage de rapports cycliques est donc 5. Dans le cas général, pour une application particulière, le choix pourrait être différent et adapté aux contraintes de l'utilisation du signal généré. Le procédé de conversion numérique-analogique permet donc d'obtenir un signal binaire plus simple à filtrer, et présenter autant voire moins de bruit qu'un signal binaire obtenu par un procédé classique de modulation de largeur d'impulsion. Le convertisseur mettant en oeuvre ce procédé présente une taille et une consommation électrique réduites. REVENDICATIONS1. Procédé de conversion d'un signal numérique (Se) en signal analogique (Sa), comprenant : - la génération à partir d'un signal numérique (Se) codé sur n bits et de valeur N où N est un entier inférieur ou égal à 2"-1, d'un signal binaire (Sb) échantillonné sur 2" coups d'horloge, valant 1 pendant N coups d'horloge et valant 0 pendant 2"-N coups d'horloge, de sorte que son rapport cyclique soit égal à N/2n, et - le filtrage du signal binaire (Sb) pour obtenir un signal analogique (Sa) dont la valeur moyenne est représentative dudit rapport cyclique, le procédé étant caractérisé en ce que les N coups d'horloge à 1 du signal binaire (Sb) sont décomposés sous la forme A.2P+B où A et B sont respectivement la partie entière et le reste de la division euclidienne de N par 2, et p est un entier choisi entre 0 et n, et la génération du signal binaire (Sb) comprend la génération de 2P périodes comportant chacune un créneau à 1, B créneaux présentant une largeur correspondant à A+1 coups d'horloge, et 2P-B créneaux présentant une largeur correspondant à A coups d'horloge. 2. Procédé de conversion selon la revendication 1, dans lequel B périodes du signal binaire (Sb) présentent un rapport cyclique égal à (A+1)/2" et 2P-B périodes signal binaire (Sb) présentent un rapport cyclique égal à N2". 3. Procédé de conversion selon la revendication 2, dans lequel les B périodes présentant un rapport cyclique égal à (A+1)/2" sont les B premières périodes du signal binaire (Sb). 4. Procédé de conversion selon la revendication 2, dans lequel les B périodes présentant un rapport cyclique égal à (A+1)/2" sont réparties parmi les 2P périodes. 5. Procédé de conversion selon l'une des revendications précédentes, dans lequel p est compris entre 1 et n-1. 6. Procédé de conversion selon l'une des revendications précédentes, dans lequel le signal binaire (Sb) est échantillonné à une fréquence d'échantillonnage f ech, et le filtrage de ce signal est réalisé par un filtre passe-bas présentant une fréquence de coupure égale à fech/rP. 7. Procédé de calibrage d'un convertisseur (1) de signal numérique (Se) en signal analogique (Sa), comprenant la mise en oeuvre d'une étape de génération à partir d'un signal numérique (Sa) codé sur n bits et de valeur N où N est un entier inférieur ou égal à 2"-1, d'un signal binaire (Sb) échantillonné sur 2" coups d'horloge, valant 1 pendant N coups d'horloge et valant 0 pendant 2e-N coups d'horloge, de sorte que son rapport cyclique soit égal à N/2", dans lequel les N coups d'horloge à 1 du signal binaire (Sb) sont décomposés sous la forme A.2P+B où A et B sont respectivement la partie entière et le reste de la division euclidienne de N par 2, et p est un entier choisi entre 0 et n, et la génération du signal binaire (Sb) comprend la génération de 2P périodes, chaque période comportant un créneau à 1, B créneaux présentant une largeur correspondant à A+1 coups d'horloge, et 2P-B créneaux présentant une largeur correspondant à A coups d'horloge, ledit procédé étant mis en oeuvre sur un même signal numérique (Su) pour différentes valeurs du paramètre p, le procédé comprenant en outre la sélection d'un paramètre p pour lequel un compromis est atteint entre un faible bruit sur toute la plage des rapports cycliques, et une faible variation du bruit en fonction d'une variation de rapport cyclique. 8. Convertisseur (1) de signal numérique (Se) en signal analogique (S.), comprenant : un module de conversion (10) recevant en entrée un signal numérique (Sa) codé sur n bits, et générant un signal binaire (Sb) échantillonné sur 2" coups d'horloge, et un module de filtrage (20) dudit signal binaire, le convertisseur étant caractérisé en ce qu'il est configuré pour la mise en oeuvre du procédé selon l'une des revendications précédentes.