Brevet FR3008226A1 — publié le 20150109

Composants semiconducteurs et procédés de fabrication La présente invention concerne globalement des procédés de fabrication de composants et, plus particulièrement, des procédés de fabrication de composants à base de carbure de silicium qui utilisent une extension de terminaison de jonction. La tension de claquage de la jonction bloquante dans le sens inverse définit ordinairement la tension inverse maximale que peut supporter un composant semiconducteur (à jonction P-N). Une telle jonction bloquante peut comprendre, par exemple, une jonction P-N d'un thyristor, une diode de Schottky à barrière de jonction (JBS), un transistor bipolaire à jonction (BJT), un transistor bipolaire à grille isolée (TBGI) ou une jonction correspondante dans un transistor à effet de champ métal-oxyde-semiconducteur (MOSFET). Généralement, un claquage par avalanche survient dans ces composants à une tension sensiblement inférieure à la tension de claquage idéale si aucune terminaison n'est présente, car des champs électriques extrêmement puissants existent à certains endroits (les "points à champ puissant") dans le composant soumis à une polarisation inverse. Un point à champ puissant d'une jonction bloquante soumise à une polarisation inverse apparaît généralement à des endroits où une jonction P-N n'est plus plane, p.ex. dans une zone de courbure, notamment sur le pourtour ou les bords de la surface active du composant. En particulier, la tension de claquage est critique pour les composants de grande puissance tels que les composants à base de carbure de silicium (SiC). Par ailleurs, des propriétés telles que l'insensibilité d'un type de composant (dont la terminaison) à la variation de la charge aux interfaces et de la dose active sont plus importantes dans des composants à base de SiC que dans des composants à base de silicium (Si) en raison de différences fondamentales entre les matériaux qui les constituent. Les composants semiconducteurs peuvent recourir à toutes sortes de structures et de procédés pour obtenir une hausse de la tension de claquage. Par exemple, des régions d'extensions de terminaisons de jonctions (JTE) peuvent être utilisées près de parties marginales de la jonction P-N formée par la surface active du composant. Globalement, une région de JTE peut être considérée comme une extension plus légèrement dopée d'une région semiconductrice fortement dopée adjacente à une région semiconductrice légèrement dopée, d'un type de conductivité opposé, pour former ladite jonction P-N. La principale fonction de la région à JTE consiste à réduire, en prolongeant latéralement la jonction bloquante, la forte concentration de champ électrique qui, sinon, existerait au voisinage de la partie sans terminaison de la jonction P-N. Outre la tension de claquage, la conception de la JTE affecte un certain nombre de propriétés essentielles du composant semiconducteur, dont la fiabilité et la tolérance de variations des charges en surface, et beaucoup de propriétés affectées ont des relations mutuelles complexes. Cependant, des procédés classiques de fabrication de composants semiconducteurs comportent de multiples étapes d'implantation exécutées successivement, ce qui renchérit le coût des implants. On a donc besoin de procédés perfectionnés pour fabriquer des composants semiconducteurs conçus avec une JTE. En outre, il peut être souhaitable de proposer un type de JTE qui améliore les propriétés essentielles des composants semiconducteurs à base de carbure de silicium telles que la tension de claquage, la tolérance des charges à la variation des charges en surface et la fiabilité. Une première forme de réalisation de l'invention concerne un procédé de fabrication de composant semiconducteur. Le procédé comporte la réalisation d'une couche semiconductrice en carbure de silicium, la couche semiconductrice comprenant une première région dopée à l'aide d'un dopant d'un premier type. Le procédé comporte en outre l'implantation d'un second type de dopant dans la couche semiconductrice à l'aide d'un unique masque d'implantation et d'une dose d'implantation sensiblement similaire afin de former une seconde région et une extension de terminaison de jonction (JTE) dans la couche semiconductrice, la dose d'implantation étant d'environ 2 x 1013 cm-2 à environ 12 x 1013 - Cm 2. Une autre forme de réalisation de l'invention concerne un composant semiconducteur. Le composant semiconducteur comporte un substrat et une couche semiconductrice en carbure de silicium disposée sur le substrat. La couche semiconductrice comprend une première région, une seconde région et une extension de terminaison de jonction (JTE), la première région étant dopée avec un premier type de dopant afin d'avoir un premier type de conductivité, et la seconde région et la JTE étant dopées avec un second type de dopant afin d'avoir un second type de conductivité. Une dose implantée dans la seconde région et la JTE est d'environ 2 x 1013 cm-2 à environ 12 x 1013 cm-2 et une concentration de dopant dans la seconde région est sensiblement identique à la concentration de dopant dans la JTE. Une autre forme de réalisation de l'invention concerne un composant semiconducteur. Le composant semiconducteur comporte un substrat et une couche semiconductrice en carbure de silicium disposée sur le substrat. La couche semiconductrice comprend une première région, une seconde région et une extension de terminaison de jonction (JTE), la première région étant dopée avec un premier type de dopant afin d'avoir un premier type de conductivité, et la seconde région et la JTE étant dopées avec un second type de dopant afin d'avoir un second type de conductivité. Une dose implantée dans la seconde région et la JTE est d'environ 2 x 1013 cm-2 à environ 7,5 x 1013 cm-2 et une concentration de dopant dans la seconde région est sensiblement identique à la concentration de dopant dans la JTE. L'invention sera mieux comprise à l'étude détaillée de quelques modes de réalisation pris à titre d'exemples non limitatifs et illustrés par les dessins annexés sur lesquels : -la Figure 1 est une vue en coupe illustrant schématiquement une étape d'un procédé de fabrication de composant semiconducteur selon certaines formes de réalisation de l'invention ; -la Figure 2 est une vue en coupe illustrant schématiquement une étape d'un procédé de fabrication de composant semiconducteur selon certaines formes de réalisation de l'invention ; -la Figure 3 est une vue en coupe illustrant schématiquement une étape d'un procédé de fabrication de composant semiconducteur selon certaines formes de réalisation de l'invention ; -la Figure 4 est une vue en coupe illustrant schématiquement une étape d'un procédé de fabrication d'un MOSFET selon certaines formes de réalisation de l'invention ; -la Figure 5 est une vue en coupe illustrant schématiquement une étape d'un procédé de fabrication d'un MOSFET selon certaines formes de réalisation de l'invention ; -la Figure 6 est une vue en coupe illustrant schématiquement une étape d'un procédé de fabrication d'un MOSFET selon certaines formes de réalisation de l'invention ; -la Figure 7 est une vue en coupe illustrant schématiquement une étape d'un procédé de fabrication d'un MOSFET selon certaines formes de réalisation de l'invention ; et -la Figure 8 est une vue en coupe d'un composant semiconducteur selon certaines formes de réalisation de l'invention. Comme expliqué en détail ci-après, certaines des formes de réalisation de l'invention comprennent des procédés de fabrication de composants semiconducteurs à base de carbure de silicium (SiC) comportant une extension de terminaison de jonction (JTE). Au sens du présent fascicule, le terme "couche" désigne un matériau disposé d'une manière continue ou discontinue sur au moins une partie d'une surface sous-jacente. Par ailleurs, le terme "couche" n'implique pas forcément une épaisseur uniforme du matériau disposé, et le matériau disposé peut avoir une épaisseur uniforme ou variable. En outre, l'expression "une couche", au sens du présent fascicule, désigne une couche unique ou une pluralité de couches, sauf s'il en va clairement autrement compte tenu du contexte. Au sens du présent fascicule, l'expression "disposées sur" se rapporte, sauf mention spécifique contraire, à des couches disposées directement au contact les unes des autres ou indirectement par l'intermédiaire de couches intercalées entre elles. L'adjectif "adjacentes", tel qu'il est employé ici, signifie que les deux couches sont disposées d'une façon contiguë et sont directement au contact l'une de l'autre. Dans le présent exposé, quand une couche est décrite comme étant "sur" une autre couche ou un autre substrat, il doit être entendu que les couches peuvent soit être directement au contact les unes des autres soit avoir un élément/une couche (ou plusieurs) entre les couches. Par ailleurs, le terme "sur" décrit la position relative des couches les unes par rapport aux autres et ne signifie pas forcément "par-dessus", car la position relative au-dessus ou au- dessous dépend de l'orientation du composant par rapport à la personne qui le regarde. De plus, l'utilisation de "haut", "bas", "au-dessus", "au-dessous" et de variantes de ces termes n'est faite que par commodité et, sauf stipulation contraire, ne requiert aucune orientation particulière des éléments. Comme décrit en détail ci-après, un procédé de fabrication de composant semiconducteur est proposé. Les figures 1 à 3 illustrent schématiquement un procédé selon une forme de réalisation de l'invention pour fabriquer un composant semiconducteur 100. Comme indiqué sur la Figure 1, le procédé comporte la réalisation d'une couche semiconductrice 120 en carbure de silicium (SiC). La couche semiconductrice comprend une première région 121 dopée avec un premier type de dopant (par exemple un dopant de type N) de façon à avoir un premier type de conductivité (par exemple de type N). Dans certaines formes de réalisation, la couche semiconductrice 120 peut en outre être disposée sur un substrat 110. Le substrat 110 et la couche semiconductrice 120 peuvent être de type N ou de type P. Par exemple, la couche semiconductrice peut être une couche de SiC de n'importe quel polytype de carbure de silicium, notamment le polytype 3C-SiC, 4H-SiC ou 6H-SiC. Le substrat 110 peut être en carbure de silicium. Dans une forme de réalisation, le substrat peut être un substrat en SiC N+ fortement dopé et la couche semiconductrice de SiC peut elle aussi être de type N. La concentration de dopant dans le substrat peut être d'environ 1018 cm-3 à environ 1021 cm-3. Dans certaines formes de réalisation, la concentration de dopant dans la couche de SiC du composant semiconducteur peut être d'environ 1014 cm-3 à environ 1017 cm-3. Dans certaines formes de réalisation, une couche tampon (non représentée) peut en outre être disposée entre le substrat 110 et la couche semiconductrice 120. La couche semiconductrice 120 peut être formée par croissance épitaxiale par-dessus le substrat. Par exemple, une technique de dépôt telle que le dépôt en phase vapeur par voie chimique (DVC) peut être employée pour former la couche semiconductrice 120. Dans certaines formes de réalisation, l'épaisseur de la couche semiconductrice 120 peut être d'environ 1 micromètre à environ 200 micromètres. Le procédé comporte en outre, comme indiqué sur les figures 2 et 3, l'implantation, dans la couche semiconductrice 120, d'un second type de dopant (par exemple un dopant de type P), à l'aide d'un unique masque d'implantation 130, et d'une dose d'implantation sensiblement similaire 140 afin de former une seconde région 122 et une extension 124 de terminaison de jonction (JTE) dans la couche semiconductrice 120. L'acronyme "JTE" utilisé ici désigne une extension plus légèrement dopée d'une région semiconductrice plus fortement dopée (seconde région) qui est adjacente à une région semiconductrice légèrement dopée, d'un type de conductivité opposé, afin de former une jonction P-N. L'une des fonctions de la JTE est de réduire le puissant champ électrique qui, sinon, existerait au voisinage de la partie sans terminaison de la jonction P-N, et surtout sur le pourtour de la surface active du composant, en prolongeant latéralement la jonction bloquante. La première région 122 peut être appelée "région de puits" dans des composants semiconducteurs tels qu'un transistor à effet de champ métal-oxyde-semiconducteur (MOSFET) ou un transistor bipolaire à grille isolée (TBGI). Par ailleurs, dans des composants semiconducteurs tels qu'un transistor bipolaire à jonction (BJT) ou un thyristor, la première région peut aussi être appelée "région de base". Dans le cadre de la suite de la présente description, les expressions "région de puits" et "première région" sont employées d'une manière interchangeable. Cependant, il faut souligner que la description ci-après peut également s'appliquer à la "région de base" dans le contexte d'un BJT ou d'un thyristor. Comme illustré sur la Figure 3, au moins une partie de la JTE est disposée dans une zone dopée en même temps que la première région 122 et contiguë à cette dernière. Cette zone peut être appelée "région de terminaison de puits" et peut en outre comprendre la jonction bloquante évoquée plus haut. Toujours en référence à la Figure 3, le repère 125 désigne la jonction bloquante définie par la région de puits 122 dans la couche semiconductrice 120. L'expression "unique masque d'implantation" employée dans le présent fascicule se rapporte à un masque unique servant à réaliser le profil/la dose de dopant requis dans la surface active (p.ex. la région de puits 122) et la dose effective requise dans la région de JTE 124. Dans certaines formes de réalisation, le procédé peut en outre comporter la formation de motifs sur la couche semiconductrice 120 à l'aide de l'unique masque d'implantation, par exemple par photolithographie et le dopant peut être implanté dans la seconde couche semiconductrice 120 à l'aide de méthodes d'implantation ionique classiques (Fig. 2). Comme illustré sur les figures 2 et 3, l'unique masque d'implantation 130 comprend en outre un certain nombre de régions de fenêtres 131 définissant la région de puits 122 et la JTE 124 dans la couche semiconductrice 120. Les régions de fenêtres 131 sont en outre caractérisées par une densité de fenêtres ouvertes. L'expression "densité de fenêtres ouvertes" employée dans le présent fascicule se rapporte au rapport surface non masquée/surface totale. L'expression "profil de densité de fenêtres ouvertes" employé dans le présent fascicule se rapporte au nombre définissant la densité de fenêtres ouvertes en fonction de la distance à croissance latérale par rapport à la jonction bloquante primaire. Dans certaines formes de réalisation, la pluralité de régions de fenêtres 131 comprennent en outre une région 135 définissant la jonction bloquante primaire 125 dans la couche semiconductrice 120, comme illustré sur les figures 2 et 3. Dans ces conditions, la densité de fenêtres ouvertes des régions de fenêtres 131 décroît latéralement dans une direction partant de la région 135 qui définit la jonction bloquante primaire 125 (comme indiqué par une flèche sur la Figure 2). Dans certaines formes de réalisation, une densité de fenêtres ouvertes des régions de fenêtres varie latéralement de façon qu'une dose effective implantée varie d'environ 80% de la dose totale implantée dans la jonction bloquante primaire à environ 10% de la dose totale implantée dans une partie terminale de la JTE, et plus particulièrement d'environ 70% à environ 10%. Comme indiqué plus haut, la densité de fenêtres ouvertes des régions de fenêtres 134 définissant la JTE 124 décroît latéralement. Dans certaines formes de réalisation, la densité de fenêtres ouvertes des régions de fenêtres 134 varie d'environ 90% dans la jonction bloquante primaire 135 à environ 5% dans une partie terminale 136 de la JTE 124. Plus particulièrement, la densité de fenêtres ouvertes des régions de fenêtres 134 peut varier d'environ 80% dans la jonction bloquante primaire 135 à environ 10% dans une partie terminale 136 de la JTE 124. Plus particulièrement encore, la densité de fenêtres ouvertes des régions de fenêtres 134 peut varier d'environ 70% dans la jonction bloquante primaire 135 à environ 10% dans une partie terminale 136 de la JTE 124. L'expression "dose d'implantation sensiblement similaire" employée dans le présent fascicule signifie que l'unique dose d'implantation servant à réaliser le profil de dopage requis de la région de puits 122 et de la JTE 124 varie d'environ moins de 5%. Cela constitue une différence par rapport à des procédés selon la technique antérieure utilisés pour fabriquer la région de puits 122 et la JTE 124, dans lesquels différents masques d'implantation ainsi que différentes doses d'implantation sont employés pour modifier le profil de concentration de dopant dans la région de puits et la JTE. Comme le comprendra un spécialiste ordinaire de la technique, l'utilisation de deux masques et doses d'implantation différents aboutit à une augmentation du nombre d'étapes du processus et à un renchérissement du coût du processus. Dans certaines formes de réalisation, la dose d'implantation est d'environ 2 x 1013 cm-2 à environ 12 x 1013 cm-2. Plus particulièrement, la dose d'implantation peut être d'environ 2 x 1013 cm-2 à environ 7,5 x 1013 cm-2. Plus particulièrement encore, la dose d'implantation peut être d'environ 2 x 1013 cm-2 à environ 5 x 1013 -2 e . Comme le comprendra un spécialiste ordinaire de la technique, l'étape d'implantation peut comprendre une ou plusieurs sous-étapes de processus d'implantation où l'implantation peut être effectuée à l'aide d'une seule énergie/dose d'implantation ou à l'aide de multiples énergies/doses d'implantation lors de chacune des sous-étapes de processus d'implantation. Cependant, comme évoqué plus haut, l'implantation est réalisée à l'aide d'un unique masque d'implantation et d'une dose d'implantation sensiblement similaire pour former des régions de puits et de JTE. Dans certaines formes de réalisation, l'implantation d'un second type de dopant dans la couche semiconductrice 120 s'effectue à un ou plusieurs niveaux d'énergie d'implantation, de plus de 5 keV à moins de 700 keV. Plus particulièrement, l'implantation d'un second type de dopant dans la couche semiconductrice 120 peut s'effectuer à un ou plusieurs niveaux d'énergie d'implantation, de plus de 20 keV à moins de 400 keV pour fournir une dose totale d'implantation dans les limites définies ci-dessus. La région de puits 122 et la JTE 124 peuvent en outre comprendre une unique structure de puits ou un certain nombre de structures, comme indiqué sur la Figure 3. Dans certaines formes de réalisation, la région de puits 122 comprend un certain nombre de structures de puits distinctes et la JTE comprend un certain nombre de structures de JTE. Dans certaines formes de réalisation, la JTE 124 comprend un certain nombre de régions distinctes, séparables les unes des autres (en fonction de la dose effective dans la région spécifique de JTE). Les régions distinctes dans la JTE 124 sont dopées avec le second type de dopant (par exemple de type P), de façon qu'un dopage effectif de la JTE décroisse dans une direction partant d'un bord de la jonction bloquante primaire. Le dopage effectif de la JTE (défini par la charge d'accepteurs moins la charge de donneurs dans 124) peut être régulé en partie en modifiant, pendant l'implantation, la densité de la surface masquée par rapport à celle de la surface non masquée. La dose/le dopage effectif de la JTE est défini comme le produit de la dose/du dopant implanté par le rapport de la densité spatiale de la surface non masquée à la surface totale (densité de fenêtres ouvertes). Le dopage effectif de la JTE peut être modifié sur la distance à croissance latérale à partir de la jonction bloquante primaire en modifiant le rapport surface non masquée/surface totale en fonction de la densité de fenêtres ouvertes. Comme évoqué plus haut, la couche semiconductrice 120 peut être dopée à l'aide d'un premier type de dopant afin d'avoir un premier type de conductivité. La région de puits 122 et la JTE 124 peuvent en outre être dopées avec un second type de dopant afin d'avoir un second type de conductivité. Par exemple, les premier et second types de conductivité peuvent être le type N et le type P. Dans ces conditions, le procédé comporte la formation d'une région de puits P et d'une JTE à dopage P dans la couche semiconductrice en SiC de type N. On peut citer, comme exemples nullement limitatifs de dopants de type P appropriés, le bore, l'aluminium, le gallium, le magnésium, le carbone, le calcium ou des combinaisons de ceux-ci. On peut citer, comme exemples nullement limitatifs de dopants de type N appropriés, l'azote, le phosphore, l'arsenic, l'antimoine ou des combinaisons de ceux-ci. Il faut souligner que le procédé de fabrication de composant semiconducteur peut s'appliquer à un certain nombre de types de composants, en fonction du dopage spécifique. Ainsi, des exemples nullement limitatifs appropriés du composant semiconducteur 100 comprennent un transistor à effet de champ métal-oxydesemiconducteur (MOSFET), un transistor bipolaire à grille isolée (TBGI), un transistor bipolaire à jonctions (BJT), un thyristor ou une diode. Dans certaines formes de réalisation, le composant semiconducteur est un MOSFET. Considérant maintenant les figures 4 à 7, il y est présenté un procédé de fabrication de MOSFET 100 selon certaines formes de réalisation de l'invention. Dans ces conditions, le procédé peut comporter en outre l'étape d'élimination du masque d'implantation 130, suivie du dopage de la couche semiconductrice pour former une région de source 123 d'un premier type de conductivité (par exemple de type N), comme indiqué sur la Figure 4. La région de source peut être formée, par exemple, par photolithographie et implantation ionique, comme envisagé plus haut pour d'autres régions. Ensuite, une région de base (région P+) 141 peut être formée, comme indiqué sur la Figure 5. Une électrode de drain 127 peut aussi être formée, par exemple, par dépôt en phase vapeur et/ou électrodéposition au contact d'une surface du substrat 110 opposée à la surface au contact de la couche semiconductrice 120 (Figure 6). Une électrode de grille 128 peut également être formée sur la couche semiconductrice, tout d'abord en disposant une couche isolante 129 sur la couche semiconductrice 120, puis en formant l'électrode de grille 128 sur la couche isolante 129 (Figure 7). Le dioxyde de silicium peut constituer un exemple nullement limitatif approprié de matériau pour la couche isolante 129. Une électrode de source 126 peut être formée au contact de la région de source 123, par exemple, par dépôt en phase vapeur et/ou électrodéposition (Figure 5). Comme évoqué plus haut, les procédés de formation de puits P et de JTE selon la technique antérieure comportent différentes suites de masquage et étapes d'implantation. Des procédés selon certaines formes de réalisation de l'invention permettent d'utiliser un unique masque d'implantation et une dose d'implantation sensiblement similaire afin de former simultanément la région de puits et la JTE. Ainsi, les étapes du processus pour la formation du puits et de la JTE peuvent être combinées, ce qui pourrait simplifier le déroulement global du processus et réduire les coûts d'implantation et de traitement. Par ailleurs, à la différence de composants semiconducteurs à base de Si, la combinaison de l'implantation dans la JTE avec l'implantation dans la région de puits/base pour obtenir un profil unique ou une seule étape de processus dans les composants semiconducteurs à base de SiC est plus complexe du fait d'un certain nombre de facteurs matériels et technologiques. Dans les MOSFET de puissance à base de SiC, la mobilité dans le canal d'inversion est bien moindre que dans des MOSFET classiques à base de Si. Afin de réduire les pertes de conduction, les MOSFET à base de SiC sont ordinairement conçus avec des canaux très courts, par exemple de moins de 0,7 gm. Par conséquent, pour prévenir une pénétration prématurée ou un claquage limité par un abaissement de barrière induite par le drain, une dose implantée plus forte que la dose critique est utilisée pour former les régions de puits. Par ailleurs, comme le dopant dans le SiC diffuse très lentement et nécessite de très hautes températures, l'implantation ionique est le procédé préférable pour former des régions de puits. Les moyens classiques pour l'implantation ionique se limitent à des niveaux d'énergie tels que les profondeurs de jonctions obtenues sont de l'ordre de xj = 1 gin ou moins. Cela fait encore augmenter la concentration requise des puits pour prévenir la pénétration et obtenir des résistances intrinsèques suffisamment faibles sous la région de source. Les doses optimales implantées dans la région de puits/base qui en résultent ont tendance à être de nombreuses fois supérieures à Qc (définie par Qc = EsEc, où Es est la constante diélectrique et Ec est le champ critique) dans les composants à base de SiC. Une dose de 5 x 1013cm-2 peut être implantée dans un exemple de région de puits d'un MOSFET à base de SiC, alors que la dose optimale implantée dans une JTE peut être de 1 à 2 x 1013cm-2. Des formes de réalisation de la présente invention permettent une implantation de la même dose dans les régions optimisées de puits et de JTE à SiC tout en utilisant des techniques d'implantation ionique classiques moins coûteuses et ordinairement compatibles avec de plus grands volumes. Dans une forme de réalisation est proposé un composant semiconducteur. La Figure 8 représente un composant semiconducteur 100 selon une forme de réalisation de l'invention. Le composant semiconducteur 100 comporte un substrat 110 et une couche semiconductrice 120 en carbure de silicium disposée sur le substrat 110. Comme illustré sur la Figure 3, la couche semiconductrice 120 comprend une première région 121, une seconde région 122 et une JTE 124. La première région 121 est dopée avec un premier type de dopant afin d'avoir un premier type de conductivité. La seconde région 122 et la JTE 124 sont dopées avec un second type de dopant afin d'avoir un second type de conductivité. Dans certaines formes de réalisation, le premier type de dopant est du type P et le second type de dopant est du type N. Dans d'autres formes de réalisation, le premier type de dopant est du type N et le second type de dopant est du type P. Dans ces conditions, le composant semiconducteur comporte, dans une couche semiconductrice 120, une seconde région 122 de type P (également appelée région de puits P) et une JTE 124 de type P. La seconde région 122 et la JTE 24 sont en outre caractérisées par une dose implantée et une concentration de dopant. L'expression "dose implantée" utilisée ici se rapporte à une quantité de dopant implantée dans la seconde région et diffère de l'expression "doses d'implantation" qui se rapporte à la dose utilisée pour l'implantation. L'expression "dose implantée" utilisée ici se rapporte à la concentration intégrée de dopant depuis une surface de la couche semiconductrice jusqu'à la jonction métallurgique. Dans certaines formes de réalisation, une dose implantée dans la seconde région et la JTE est d'environ 2 x 1013 cm-2 à environ 12 x 1013 cm-2. Plus particulièrement, la dose implantée peut être d'environ 2 x 1013 cm-2 à environ 7,5 x 1013 cm-2. Plus particulièrement encore, la dose implantée peut être d'environ 2 x 1013 cm-2 à environ 5 x 1013 cm-2. Par ailleurs la concentration de dopant à un emplacement ponctuel donné dans la seconde région est sensiblement la même que la concentration de dopant à un emplacement ponctuel donné dans la JTE. Comme évoqué plus haut, des exemples nullement limitatifs appropriés du composant semiconducteur 100 comprennent un transistor à effet de champ métal-oxyde-semiconducteur (MOSFET), un transistor bipolaire à grille isolée (TBGI), un transistor bipolaire à jonctions (BJT), un thyristor ou une diode. Dans certaines formes de réalisation, le composant semiconducteur est un MOSFET. Dans certaines formes de réalisation, le composant semiconducteur est un TBGI. Revenant à la Figure 7, il y est représenté un MOSFET 100 selon certaines formes de réalisation de l'invention. Le MOSFET 100 comporte un substrat 110 et une couche semiconductrice 120 disposée sur le substrat 110. Le MOSFET 100 comporte en outre une électrode de grille 128 disposée sur une surface de la couche semiconductrice 120. Par exemple, l'électrode de grille 128 peut être disposée sur un isolant 129, lequel est directement au contact de la couche semiconductrice 120, comme indiqué sur la Figure 7. Le MOSFET 100 comporte en outre une électrode de drain 127 disposée au voisinage immédiat d'une surface du substrat 110 opposée à la surface sur laquelle est disposée la couche semiconductrice 120. Par ailleurs, comme représenté sur la Figure 7, la couche semiconductrice 120 comprend une première région 121 d'un premier type de conductivité (par exemple de type N) et une seconde région 122 (par exemple une région de puits) et une JTE 124 d'un second type de conductivité (par exemple de type P). Le MOSFET 100 comporte en outre une région de source 123 d'un premier type de conductivité (par exemple de type N) au contact d'une électrode de source 126. REVENDICATIONS1. Procédé de fabrication de composant semiconducteur (100), le procédé comportant : la réalisation d'une couche semiconductrice (120) en carbure de silicium, la couche semiconductrice (120) comprenant une première région (121) dopée avec un premier type de dopant ; et l'implantation, dans la couche semiconductrice (120), d'un second type de dopant à l'aide d'un unique masque d'implantation (130) et d'une dose d'implantation sensiblement similaire afin de former dans la couche de semiconducteur (120) une seconde région (122) et une extension de terminaison de jonction (JTE) (124) ; la dose d'implantation étant d'environ 2 x 1013 cm-2 à environ 12 x 1013 cm-2. 2. Procédé selon la revendication 1, dans lequel l'unique masque d'implantation (130) comprend une pluralité de régions de fenêtres (131) définissant la seconde région (122) et la JTE (124) dans la couche semiconductrice (120), les régions de fenêtres (131) comprenant en outre une région (135) définissant dans la couche semiconductrice (120) une jonction bloquante primaire (125), et dans lequel une densité de fenêtres ouvertes des régions de fenêtres (131) décroît latéralement dans une direction partant de la région (135) définissant la jonction bloquante primaire (125). 3. Procédé selon la revendication 2, dans lequel une densité de fenêtres ouvertes dans la région (135) définissant la jonction bloquante primaire (125) est inférieure à 80%. 4. Procédé selon la revendication 2, dans lequel une densité de fenêtres ouvertes des régions de fenêtres (131) varie latéralement de façon qu'une dose effective implantée varie d'environ 80% dansla jonction bloquante primaire (125) à environ 10% de la dose totale implantée dans une partie terminale (136) de la JTE (124). 5. Procédé selon la revendication 2, dans lequel une densité de fenêtres ouvertes des régions de fenêtres (131) varie latéralement de façon qu'une dose effective implantée varie d'environ 70% dans la jonction bloquante primaire (125) à environ 10% de la dose totale implantée dans une partie terminale (136) de la JTE (124). 6. Procédé selon la revendication 1, dans lequel la dose d'implantation est d'environ 2 x 1013 cm-2 à environ 7,5 x 1013 cm-2. 7. Procédé selon la revendication 1, dans lequel la dose d'implantation est d'environ 2 x 1013 cm-2 à environ 5 x 1013 cm-2. 8. Procédé selon la revendication 1, dans lequel l'implantation d'un second type de dopant dans la couche semiconductrice (120) est réalisée à un ou plusieurs niveaux d'énergie d'implantation de plus de 5 keV à moins de 700 keV. 9. Procédé selon la revendication 1, dans lequel le premier type de dopant est du type N et le second type de dopant est du type P. 10. Procédé selon la revendication 1, dans lequel la JTE (124) comprend une pluralité de régions distinctes séparées les unes des autres, et dans lequel les régions distinctes dans la JTE (124) sont dopées avec le second type de dopant, de façon qu'un profil effectif de dopage de la JTE (124) décroisse dans une direction partant d'un bord de la jonction bloquante primaire (125). 11. Procédé selon la revendication 1, dans lequel le composant semiconducteur (100) est un transistor à effet de champ métal-oxyde-semiconducteur (MOSFET). 12. Procédé selon la revendication 1, dans lequel le composant semiconducteur (100) est un transistor bipolaire à grille isolée (TBGI). 13. Composant semiconducteur (100) comportant : un substrat (110) en carbure de silicium (SiC) ; une couche semiconductrice (120) en carbure de silicium disposée sur le substrat (110), la couche semiconductrice (120) comprenant une première région (121), une seconde région (122) et une extension de terminaison de jonction (JTE) (124) ; dans lequel la première région (121) est dopée avec un premier type de dopant afin d'avoir un premier type de conductivité, et la seconde région (122) et la JTE (124) sont dopées avec un second type de dopant afin d'avoir un second type de conductivité ; dans lequel une dose implantée dans la seconde région (122) et la JTE (124) est d'environ 2 x 1013 cm-2 à environ 12 x 1013 CM-2 ; et dans lequel une concentration de dopant dans la seconde région (122) est sensiblement la même que la concentration de dopant dans la JTE (124). 14. Composant semiconducteur (100) selon la revendication 13, dans lequel le premier type de dopant est du type N et le second type de dopant est du type P. 15. Composant semiconducteur (100) selon la revendication 13, dans lequel la JTE (124) comprend une pluralité de régions distinctes séparées les unes des autres, et dans lequel les régions distinctes dans la JTE (124) sont dopées avec le second type de dopant, de façon qu'un profil effectif de dopage de la JTE (124) décroisse dans une direction partant d'un bord de la jonction bloquante primaire (125). 16. Composant semiconducteur (100) selon la revendication 13, le composant semiconducteur (100) étant un transistor à effet de champ métal-oxyde-semiconducteur (MOSFET). 17. Composant semiconducteur (100), comprenant : un substrat (110) ; une couche semiconductrice (120) en carbure de silicium disposée sur le substrat (110), la couche semiconductrice (120) comprenant une première région (121), une seconde région (122) et une extension de terminaison de jonction (JTE) (124) ; dans lequel la première région (121) est dopée avec un premier type de dopant afin d'avoir un premier type de conductivité, et la seconde région (122) et la JTE (124) sont dopées avec un second type de dopant afin d'avoir un second type de conductivité ; dans lequel une dose implantée dans la seconde région (122) et la JTE (124) est d'environ 2 x 1013 cm-2 à environ 7,5 x 1013 CM-2 ; dans lequel une concentration de dopant dans la seconde région (122) est sensiblement la même que la concentration de dopant dans la JTE (124). 18. Composant semiconducteur (100) selon la revendication 17, dans lequel le premier type de dopant est du type N et le second type de dopant est du type P. 19. Composant semiconducteur (100) selon la revendication 17, dans lequel la JTE (124) comprend une pluralité de régions distinctes séparées les unes des autres, et dans lequel les régions distinctes dans la JTE (124) sont dopées avec le second type de dopant, de façon qu'un profil effectif de dopage de la JTE (124) décroisse dans une direction partant d'un bord de la jonction bloquante primaire (125). 20. Composant semiconducteur (100) selon la revendication 17, le composant semiconducteur (100) étant un transistor à effet de champ métal-oxyde-semiconducteur (MOSFET).