Brevet FR3002390A1 — publié le 20140822

Procédé et dispositif pour compenser le désappariement des décalages de plusieurs convertisseurs analogiques/numériques temporellement entrelacés L'invention concerne le traitement d'un signal échantillonné, et plus particulièrement la correction de ce signal échantillonné pour corriger la disparité de décalages, en général de tension, (« offset ») de plusieurs convertisseurs analogiques/numériques d'un système de conversion analogique/numérique délivrant ce signal échantillonné. L'invention s'applique notamment mais non exclusivement à la correction du désappariement entre les différentes valeurs des décalages de plusieurs convertisseurs analogiques/numériques effectuant respectivement des conversions analogiques/numériques temporellement décalées d'un signal analogique de façon à augmenter la fréquence globale d'échantillonnage. Certaines applications actuelles requièrent des convertisseurs analogiques/numériques présentant une fréquence d'échantillonnage et une résolution élevées. Parmi ces applications on trouve les transmissions TV par câble, les communications optiques, les communications satellite dans lesquelles un ou plusieurs signaux modulés sont transmis simultanément sur une large bande fréquentielle (par exemple de plusieurs GHz de large). Par ailleurs l'utilisation de modulations de plus en plus complexes requiert une numérisation des signaux sur un grand nombre de bits. Des architectures à un seul convertisseur peinent à satisfaire les performances demandées à un coût acceptable en terme de consommation et d'encombrement surfacique. Aussi des structures à entrelacement temporel comportant plusieurs convertisseurs analogiques/numériques dits « temporellement entrelacés » (TIADCs : Time-Interleaved Analog-to-Digital Converters) se sont imposées pour permettre de répondre à ce besoin. Dans une telle structure les convertisseurs analogiques/numériques effectuent respectivement des conversions analogiques/numériques temporellement décalées d'un signal analogique. En d'autres termes, si la structure comporte M convertisseurs, ceux-ci échantillonnent successivement chacun à leur tour le signal à une fréquence égale à Fs/M, où Fs est la fréquence d'échantillonnage globale de la structure. Cependant l'inconvénient de ce type de structure réside dans le fait que des désappariements (« mismatches »), même légers, entre les convertisseurs créent des raies ou bandes fréquentielles parasites pouvant se situer dans la zone fréquentielle du signal utile. Et dans le cas par exemple de signaux de télévision contenant plusieurs canaux, ces raies ou bandes parasites peuvent perturber certains de ces canaux. Ces désappariements peuvent avoir différentes causes, comme par exemple des décalages (« offset ») différents entre les convertisseurs de la structure. Dans ce cas cela crée des raies parasites localisées à des fréquences multiples de Fs/M. En outre ces décalages peuvent varier dans le temps. Selon un mode de mise en oeuvre et de réalisation il est proposé un procédé et un dispositif de traitement d'un signal échantillonné issu d'une structure convertisseurs temporellement entrelacés permettant d'estimer la valeur de décalage (« offset ») de chaque convertisseur analogique/numérique de la structure, de corriger les valeurs des échantillons pour tenir compte de cette valeur estimée de décalage en tension, et donc de compenser le désappariement de ces décalages, tout en étalant sur tout le spectre fréquentiel les raies fréquentielles résiduelles résultant de la quantification du signal corrigé. Selon un aspect, il est proposé un procédé de traitement d'un signal échantillonné comportant plusieurs trains d' échantillons respectivement issus de plusieurs convertisseurs analogiques/numériques temporellement entrelacés, c'est-à-dire effectuant respectivement des conversions analogiques/numériques temporellement décalées d'un signal analogique; le procédé selon cet aspect comprend, après une phase transitoire, pour chaque échantillon courant de chaque train issu du convertisseur correspondant, une élaboration d'un mot numérique de correction appartenant à une séquence pseudo-aléatoire de mots numériques dont la moyenne des valeurs est égale ou quasi égale à une valeur du décalage dudit convertisseur correspondant estimée à partir des valeurs d' échantillons du train issu du convertisseur correspondant, et une soustraction dudit mot numérique de correction à un échantillon intermédiaire courant obtenu à partir de cet échantillon courant de façon à obtenir un échantillon courant corrigé. La phase transitoire correspond par exemple au nombre d'échantillons courants nécessaire pour obtenir une précision jugée acceptable, pour l'application envisagée, sur la valeur estimée du décalage qui va correspondre à la moyenne des valeurs de ladite séquence pseudo-aléatoire de mots numériques. Cette période transitoire peut être plus ou moins longue en fonction de la façon dont est estimée cette valeur moyenne. Ainsi, par exemple ladite estimation de la valeur du décalage de tension du convertisseur correspondant peut comprendre une moyenne mobile modifiée (« MMA : Modified Moving Average ») des valeurs des échantillons issus de ce convertisseur. L'utilisation d'une moyenne mobile modifiée de période L échantillons, calculée par exemple à partir d'un groupe de valeurs d'échantillons contenant l'échantillon courant et une pluralité d'échantillons précédents de ce train, est particulièrement avantageuse car elle permet d'actualiser fréquemment la valeur estimée et elle permet notamment de suivre dans le temps les changements dus à la température par exemple. Une moyenne mobile modifiée, bien qu'ayant une période de L échantillons, est en pratique toujours calculée sur un très grand nombre d'échantillons et la valeur estimée a alors une précision acceptable après une durée correspondant à plusieurs périodes de L échantillons. Cela étant une moyenne classique faite tous les L échantillons sur un groupe de L d'échantillons, et fournissant une valeur estimée fixée tous les L échantillons, peut être également envisagée. Toute autre moyenne, comme par exemple une moyenne pondérée, peut également être envisagée. Bien entendu pendant la phase transitoire les étapes d'élaboration du mot numérique de correction et de soustraction mentionnées ci-avant peuvent être identiques à celles effectuées après cette phase transitoire, mais la valeur du mot de correction ne sera pas égale ou quasi égale à la valeur de décalage du convertisseur correspondant. L'échantillon courant corrigé et l'échantillon courant issu du convertisseur peuvent être codés sur un même nombre de bits. Dans ce cas l'échantillon intermédiaire courant peut être identique à l'échantillon courant. Toutefois, afin de diminuer le bruit dû aux résidus d'offset, l'échantillon courant corrigé peut être avantageusement codé sur un plus grand nombre de bits que celui de l'échantillon courant délivré par le convertisseur correspondant. Dans ce cas, l'échantillon intermédiaire courant peut être l'échantillon courant complété par un nombre adéquat de bits de poids faibles égaux à O. De par cette soustraction avec les mots de correction issus de ladite séquence pseudo-aléatoire, la valeur moyenne des échantillons issus du convertisseur correspondant est « continuellement » égalisée à une valeur de référence constante, en pratique une valeur nulle ou quasi-nulle. Le décalage estimé du convertisseur correspondant est donc pris en compte pour effectuer une correction correspondante au niveau de chaque échantillon. Puisque la séquence pseudo-aléatoire a comme moyenne la valeur estimée du décalage, certains mots de correction ont une valeur supérieure à cette valeur estimée de décalage, d'autres ont une valeur inférieure, d'autres une valeur égale. En conséquence, au niveau de chaque échantillon pris individuellement, la correction peut être plus ou moins juste engendrant un bruit local. Cela étant globalement ces perturbations, dues aux erreurs de quantification lors de la correction, ne se traduisent pas par des raies fréquentielles parasites localisées à des fréquences multiples de Fs/M mais sont étalées sur tout le spectre fréquentiel. Une façon particulièrement simple de réaliser la séquence pseudo-aléatoire ayant comme moyenne la valeur estimée du décalage, consiste à élaborer une séquence pseudo-aléatoire initiale de moyenne nulle ou quasi-nulle et de sommer sur chaque mot délivré par cette séquence initiale ladite valeur estimée du décalage. Selon un mode de mise en oeuvre, les échantillons corrigés de chaque train sont codés sur n bits et ladite élaboration du mot numérique de correction comprend une estimation à partir des valeurs dudit groupe d'échantillons, de ladite valeur du décalage dudit convertisseur correspondant codée sur b bits et associée audit échantillon courant, b étant supérieur à n, une détermination dudit mot numérique de correction codé sur n bits à partir de la valeur estimée de décalage codée sur b bits et de b-n bits, par exemple les b-n bits de poids faibles, d'un mot numérique initial issu d'une séquence pseudo-aléatoire initiale de mots numériques initiaux dont les valeurs ont une moyenne nulle ou quasi nulle. Ainsi la valeur de « l'offset » du convertisseur correspondant est déterminée sur un nombre de bits supérieur à celui des échantillons délivrés par le convertisseur, ce qui permet d'estimer la partie décimale de « l'offset ». Cette partie décimale est corrigée par b-n bits, par exemple les b-n bits de poids faibles, du mot numérique initial issu de la séquence pseudo-aléatoire initiale, et le mot numérique de correction est donc la partie entière de la valeur estimée de l'offset qui est soit inchangée, soit incrémentée de 1 soit décrémentée de 1 en fonction des valeurs des b-n bits du mot numérique initial utilisés pour ladite correction. Ceci permet d'effectuer une estimation d'offset et une correction égale en moyenne à la valeur estimée tout en limitant le nombre de bits de chaque échantillon corrigé à n bits, par exemple 10 bits, au lieu de chercher à augmenter ce nombre pour corriger la partie décimale de « l'offset ». Plus précisément, selon un mode de mise en oeuvre, ladite détermination du mot numérique de correction comprend la délivrance dudit mot numérique initial, une élaboration d'un mot numérique modifié comportant b-n bits du mot numérique initial complétés par n bits de poids forts ayant tous la même valeur logique (par exemple la valeur logique 0 ou la valeur logique 1), et une sommation du mot numérique modifié et de ladite valeur estimée de décalage, le mot numérique de correction étant formé par les n bits de poids forts du mot de b bits résultant de ladite sommation. Selon un autre aspect, il est proposé un dispositif de traitement, comprenant des moyens d'entrée pour recevoir un signal échantillonné comportant plusieurs trains d'échantillons respectivement issus de plusieurs convertisseurs analogiques/numériques temporellement entrelacés, c'est-à-dire aptes à effectuer respectivement des conversions analogiques/numériques temporellement décalées d'un signal analogique, et un module de traitement configuré pour, après une phase transitoire, pour chaque échantillon courant de chaque train issu du convertisseur correspondant, élaborer un mot numérique de correction appartenant à une séquence pseudo-aléatoire de mots numériques dont la moyenne des valeurs est égale ou quasi égale à une valeur du décalage dudit convertisseur correspondant estimée à partir des valeurs d'échantillons du train issu du convertisseur correspondant, et soustraire ledit mot numérique de correction d'un échantillon intermédiaire courant issu de cet échantillon courant de façon à délivrer un échantillon courant corrigé. Selon un mode de réalisation dans lequel les échantillons corrigés sont codés sur n bits, le module de traitement comprend, pour chaque train d'échantillons, un premier bloc configuré pour estimer ladite valeur du décalage dudit convertisseur correspondant codée sur b bits et associée audit échantillon courant, b étant supérieur à n, et un deuxième bloc configuré pour déterminer ledit mot numérique de correction codé sur n bits à partir de la valeur estimée de décalage codée sur b bits délivrée par le premier bloc et de b-n bits d'un mot numérique initial issu d'un générateur d'une séquence pseudo-aléatoire initiale de mots numériques initiaux dont les valeurs ont une moyenne nulle ou quasi nulle. Le deuxième bloc comprend par exemple ledit générateur de ladite séquence pseudo-aléatoire initiale, des moyens de modification configurés pour délivrer un mot numérique modifié comportant b-n bits du mot numérique initial complétés par n bits de poids forts ayant tous la même valeur logique, et des moyens de sommation configurés pour sommer le mot numérique modifié et ladite valeur estimée de décalage, le mot numérique de correction étant formé par les n bits de poids forts du mot de b bits délivré par les moyens de sommation. Selon un mode de réalisation le module de traitement est configuré pour estimer la valeur du décalage de tension du convertisseur correspondant par une moyenne mobile modifiée des valeurs des échantillons issus de ce convertisseur. Selon un autre aspect il est proposé un circuit intégré incorporant un dispositif de traitement tel que défini ci-avant. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : les figures 1 à 5 illustrent schématiquement des modes de mise en oeuvre et de réalisation d'un procédé et d'un dispositif de traitement selon l' invention. Sur la figure 1, la référence SCV désigne un système ou structure de conversion analogique numérique d'un signal analogique x(t). Dans l'exemple décrit ici, le système de conversion analogique est à entrelacement temporel et comprend plusieurs convertisseurs analogiques numériques temporellement entrelacés (ici M convertisseurs analogiques numériques) ADC0-ADCm-1. Le convertisseur analogique numérique ADC., est piloté par le signal d'horloge Comme illustré plus particulièrement sur la figure 2, la fréquence du signal d'horloge clk., est égale à Fs/M où Fs désigne la fréquence effective à laquelle le signal analogique x(t) est échantillonné. Fs peut être typiquement égale à plusieurs GHz ou plusieurs dizaines de GHz. La période de chaque signal d'horloge clk., est égale à MTs où Ts désigne la période du signal d'horloge clk ayant Fs comme fréquence. Par ailleurs, l'échantillonnage du signal analogique x(t) est effectué en parallèle et chaque convertisseur ADC., échantillonne le même signal analogique avec un décalage temporel égal à Ts par rapport au convertisseur précédent. Chaque convertisseur ADC., délivre un train d'échantillons Un convertisseur analogique peut présenter un certain nombre d'imperfections, notamment un décalage (« offset »). Ce décalage est généralement un décalage en tension. En présence d'un tel décalage, une valeur nulle du signal analogique d'entrée se traduit par un mot numérique non nul. L'offset se traduit ainsi par un décalage horizontal de la caractéristique de transfert du convertisseur. Les M convertisseurs analogiques numériques du système de conversion SCV n'ont généralement pas le même décalage. Ce désappariement entre les différents décalages se traduit dans le spectre fréquentiel du signal échantillonné, par des raies parasites apparaissant à des fréquences multiples de Fs/M. Il est donc proposé un procédé de traitement du signal échantillonné visant d'une part à estimer pour chacun des convertisseurs ADC., une valeur de son décalage, et à corriger les échantillons en conséquence de façon à compenser le désappariement tout en étalant sur tout le spectre fréquentiel les raies résiduelles provenant d'une correction imparfaite. Ce procédé de traitement est mis en oeuvre au sein d'un dispositif de traitement DIS dont les M bornes d'entrée BE0-BEm-1 reçoivent les M trains d'échantillons 5-énjkl, avec m variant de 0 à M-1. A cet égard, le dispositif DIS comporte un module de traitement MT1 délivrant en sortie les trains d'échantillons traités iin[k], avec m variant de 0 à M-1. Les traitements effectués sur chacun des M trains d'échantillons sont identiques. Ils sont par exemple effectués en parallèle. On ne décrira maintenant, en se référant plus particulièrement aux figures 3 et suivantes, que les traitements effectués sur le train d'échantillons 3-(in[1] issu du convertisseur ADC.' Le module de traitement MT1 est donc configuré pour, pour chaque échantillon courant de ce train, élaborer un mot numérique de correction mcm[k] appartenant à une séquence pseudoaléatoire de mots numériques dont la moyenne des valeurs est égale ou quasi égale à la valeur estimée du décalage en tension ôn[k] du convertisseur correspondant ADC'' cette valeur de décalage ôn[k] étant calculée à partir des valeurs d'un groupe d'échantillons, en effectuant ici une moyenne mobile modifiée de période L échantillons. Et même si les traitements décrits ici sont appliqués dès le premier échantillon courant, ce n'est seulement qu'après une phase transitoire de plusieurs périodes de L échantillons, que la moyenne des valeurs des mots de corrections aura convergé vers la valeur du décalage en tension du convertisseur correspondant avec une précision acceptable. Le nombre L peut être par exemple choisi de l'ordre d'un million. Par ailleurs, le module de traitement MT1 est configuré pour soustraire, dans un soustracteur STR, le mot numérique de correction mcm[k] de l'échantillon courant 3-(m[1] de façon à délivrer l'échantillon corrigé im[k]. L'échantillon corrigé in[k] peut être alors obtenu par la formule (I) ci-dessous : (I) Comme illustré sur la figure 3, les échantillons 3-(m[1], issus du convertisseur ADC'' sont dans cet exemple codés sur n bits, par exemple 10 bits, de même que les échantillons corrigés im[k]. Le module de traitement comprend alors, associé au convertisseur ADC'' un premier bloc BLC1', configuré pour, à partir des valeurs 3-(m[1] d'un groupe d'échantillons, estimer ici en effectuant une moyenne mobile modifiée de période L échantillons, la valeur du décalage ôn[k]. Le décalage ôn[k] peut être alors obtenu par la formule (II) ci-dessous : = m[kIÔm[k [1( 11 ± 3/,, [1(1 L L ôm[0] est pris égal à 0. Le nombre L peut être par exemple choisi égal à une puissance de 2 afin d'éviter l'utilisation d'un diviseur, cette opération de division pouvant alors être effectuée par un simple câblage. Ce décalage (offset) est déterminé sur un nombre de bits b supérieur à n. Le nombre b peut par exemple être pris égal à 16. Le deuxième bloc BLC2', du module de traitement, associé également au convertisseur ADC'' comprend, comme illustré plus particulièrement sur la figure 4, un générateur GEN configuré pour délivrer une séquence pseudo-aléatoire initiale de mots numériques initiaux a1[k] dont les valeurs ont une moyenne nulle ou quasi nulle. Comme illustré sur la figure 5, le générateur GEN peut être par exemple du type basé sur un registre à décalage à rétroaction linéaire ou LFSR (« Linear Feedback Shift Register »), de structure et de fonctionnement bien connus de l'homme du métier. Plus précisément, comme illustré sur la figure 5, le registre à décalage comporte ici q bascules BSC1-BSCq connectées en série et rebouclées par l'intermédiaire de plusieurs portes logiques, ici trois portes logiques PLI, PL2, PL3, par exemple du type OU EXCLUSIF. Au rythme du signal d'horloge clkm par exemple, commandant les bascules, les q sorties des bascules délivrent les q bits d'un mot numérique initial a1[k] de la séquence pseudoaléatoire. En théorie, les valeurs des mots a1[k] ont une moyenne nulle lorsque q est égal à l'infini. En pratique, lorsque q a une valeur élevée, par exemple 32, on peut estimer que les valeurs des mots a1[k] ont une moyenne nulle ou quasi nulle. Bien entendu, ce type de générateur aléatoire n'est qu'un exemple particulier non limitatif. D'autres types de générateurs aléatoires bien connus de l'homme du métier peuvent être également utilisés comme par exemple un générateur congruentiel linéaire. Le bloc BLC2', comporte également des moyens de modification M1 configurés pour délivrer un mot numérique modifié a2[k] comportant dans cet exemple les b-n bits de poids faibles du mot numérique initial a1[k] complétés par n bits de poids forts ayant tous la même valeur logique, ici la valeur logique O. En pratique, les moyens de modification 1\41 peuvent être réalisés simplement par câblage, les n emplacements d'un registre destinés à contenir le mot a2[k] et correspondant aux n bits de poids forts étant par exemple reliés en permanence à la masse. Le mot numérique modifié a2[k] a par conséquent b bits et est sommé dans des moyens de sommation SM, typiquement un additionneur classique, au décalage ôn[k] également codé sur b bits. Le résultat de la sommation est un mot sur b bits auquel des moyens M2 retirent les b-n bits de poids faibles de façon à ne conserver que n bits et former ainsi le mot numérique de correction mcm[k]. Là encore, les moyens M2 peuvent très bien être réalisés simplement par câblage. On voit donc que, puisque l'on rajoute à des mots numériques d'une séquence pseudoaléatoire initiale de valeur moyenne nulle, la valeur estimée ôn[k] du décalage, la séquence pseudoaléatoire de mots de correction fournie par le bloc BLC2', a pour moyenne cette valeur de décalage. La valeur du mot numérique de correction mcm[k] peut donc être parfois supérieure à la valeur du décalage, parfois inférieure, parfois égale. Ces séquences pseudoaléatoires délivrées par les M blocs BLC2', permettent ainsi d'étaler sur tout le spectre du signal les raies résiduelles causées par les erreurs de quantification sur le signal corrigé. Les moyens de traitement MT1 peuvent être réalisés par un circuit intégré spécifique (ASIC) ou bien éventuellement de façon logicielle au sein d'un microprocesseur ou encore au sein d'un réseau logique programmable (« FPGA : Field Programmable Gate Array »). L'invention n'est pas limitée aux modes de réalisation et de mise en oeuvre qui viennent d'être décrits mais en embrasse toutes les variantes. Ainsi, bien qu'avantageuse car permettant d' actualiser continuellement les valeurs de décalage estimées, notamment en présence de modifications de température par exemple, la moyenne mobile modifiée effectuée par chaque bloc BLC1', peut être remplacée par une moyenne fixe effectuée sur un groupe de L échantillons ou tout autre type de moyenne. Par ailleurs, il n'est pas nécessaire d'utiliser tous les bits des échantillons pour estimer une valeur de décalage. On peut utiliser un nombre de bits inférieur, par exemple deux bits, ce qui nécessitera alors un temps de convergence plus long et donc une phase transitoire plus longue. Les b-n bits du mot numérique initial ne sont pas nécessairement les b-n bits de poids faibles mais peuvent être b-n bits quelconques de ce mot numérique initial. Afin de diminuer le bruit dû aux résidus d'offset, l'échantillon courant corrigé iin[k] peut être codé sur un plus grand nombre de bits que celui de l'échantillon courant 3-(in[1] délivré par le convertisseur correspondant ADC. Ainsi si l'on suppose que l'échantillon courant 3-(in[1] est codé sur n' bits et que l'échantillon courant corrigé iin[k] est codé sur n bits, avec n supérieur à n', le premier bloc BLC1', prend n' bits en entrée et sort toujours b bits avec b supérieur à n. Le soustracteur STR soustrait toujours le mot de correction de n bits, mais cette fois ci non pas à l'échantillon courant 3-(in[1] de n' bits, mais à un échantillon intermédiaire courant de n bits obtenu en complétant l'échantillon courant 3-(in[1] par n-n' bits de poids faibles égaux à O. Là encore, cette obtention de l'échantillon intermédiaire courant peut s'effectuer simplement par câblage. REVENDICATIONS1. Procédé de traitement d'un signal échantillonné comportant plusieurs trains d' échantillons ( 3-(m [k]) respectivement issus de plusieurs convertisseurs analogi ques/numériques temporellement entrelacés (ADC.,), le procédé comprenant, après une phase transitoire, pour chaque échantillon courant (3-(m[1]) de chaque train issu du convertisseur correspondant, une élaboration d'un mot numérique de correction (mcm[k]) appartenant à une séquence pseudo- aléatoire de mots numériques dont la moyenne des valeurs est égale ou quasi égale à une valeur du décalage (6.[k]) dudit convertisseur correspondant (ADC.,) estimée à partir des valeurs d'échantillons du train issu du convertisseur correspondant, et une soustraction dudit mot numérique de correction (mcm[k]) à un échantillon intermédiaire courant issu de cet échantillon courant (3-(m[1]), de façon à délivrer un échantillon courant corrigé (im[k]). 2. Procédé selon la revendication 1, dans lequel les échantillons corrigés (im[k]) sont codés sur n bits et ladite élaboration comprend une estimation de ladite valeur du décalage (6.[k]) dudit convertisseur correspondant codée sur b bits et associée audit échantillon courant (3-(m[1]), b étant supérieur à n, une détermination dudit mot numérique de correction (mcm[k]) codé sur n bits à partir de la valeur estimée de décalage codée sur b bits et de b-n bits d'un mot numérique initial (alm[k]) issu d'une séquence pseudo-aléatoire initiale de mots numériques initiaux dont les valeurs ont une moyenne nulle ou quasi nulle. 3. Procédé selon la revendication 2, dans lequel ladite détermination du mot numérique de correction comprend la délivrance dudit mot numérique initial (alm[k]), une élaboration d'un mot numérique modifié (a2m[k]) comportant les b-n bits du mot numérique initial complétés par n bits de poids forts ayant tous la même valeur logique, une sommation du mot numérique modifié et de ladite valeurestimée de décalage, le mot numérique de correction étant formé par les n bits de poids forts du mot de b bits résultant de ladite sommation. 4. Procédé selon l'une des revendications précédentes, dans lequel ladite estimation de la valeur du décalage du convertisseur correspondant comprend une moyenne mobile modifiée des valeurs des échantillons issus du convertisseur. 5. Dispositif de traitement, comprenant des moyens d'entrée (BE0-BEm) pour recevoir un signal échantillonné comportant plusieurs trains d' échantillons respectivement issus de plusieurs convertisseurs analogiques/numériques, et un module de traitement (MT1) configuré pour, après une phase transitoire, pour chaque échantillon courant de chaque train issu du convertisseur correspondant, élaborer un mot numérique de correction appartenant à une séquence pseudo-aléatoire de mots numériques dont la moyenne des valeurs est égale ou quasi égale à une valeur du décalage dudit convertisseur correspondant estimée à partir des valeurs d'échantillons du train issu du convertisseur correspondant, et soustraire ledit mot numérique de correction (mcm[k]) d'un échantillon intermédiaire courant issu de cet échantillon courant (3-(in[1]), de façon à délivrer un échantillon courant corrigé (iin[k]). 6. Dispositif selon la revendication 5, dans lequel les échantillons corrigés sont codés sur n bits et le module de traitement (MT1) comprend, pour chaque train, un premier bloc (BLC1m) configuré pour estimer ladite valeur du décalage dudit convertisseur correspondant codée sur b bits et associée audit échantillon courant, b étant supérieur à n, et un deuxième bloc (BLC2m) configuré pour déterminer ledit mot numérique de correction codé sur n bits à partir de la valeur estimée de décalage codée sur b bits délivrée par le premier bloc et de b-n bits d'un mot numérique initial issu d'un générateur (GEN) d'une séquence pseudo-aléatoire initiale de mots numériques initiaux dont les valeurs ont une moyenne nulle ou quasi nulle. 7. Dispositif selon la revendication 6, dans lequel le deuxième bloc (BLC2m) comprend ledit générateur (GEN) de ladite séquence pseudo-aléatoire initiale, des moyens de modification configurés pour délivrer un mot numérique modifié comportant les b-n bits du mot numérique initial complétés par n bits de poids forts ayant tous la même valeur logique et des moyens de sommation (SM) configurés pour sommer le mot numérique modifié et ladite valeur estimée de décalage, le mot numérique de correction étant formé par les n bits de poids forts du mot de m bits délivré par les moyens de sommation. 8. Dispositif selon l'une des revendications 5 à 7, dans lequel le module de traitement est configuré pour estimer la valeur du décalage du convertisseur correspondant par une moyenne mobile modifiée des valeurs des échantillons. 9. Circuit intégré, incorporant un dispositif de traitement (DIS) selon l'une des revendications 5 à 8.