Brevet FR3004875A1 — publié le 20141024

CONVERTISSEUR ANALOGIQUE-NUMERIQUE DIFFERENTIEL AVEC COMMUTATION PERIODIQUE DES VOIES L'invention concerne les convertisseurs analogique-numérique, et plus spécialement les convertisseurs de haute résolution et haute linéarité fonctionnant en mode différentiel, c'est-à-dire dans lesquels les signaux analogiques d'entrée à convertir sont appliqués en différentiel à une chaîne de traitement différentielle. La chaîne de traitement, représentée à la figure 1, comprend notamment un amplificateur d'entrée différentiel très linéaire AMP1 et un circuit suiveur-bloqueur THA. L'amplificateur d'entrée différentiel comporte deux entrées Ep et En, l'une recevant une tension Vinp et l'autre recevant une tension Vin,. Ces deux tensions sont référencées par rapport à une masse commune de la chaîne de traitement, et le signal analogique différentiel qu'on veut convertir est la différence (Vinp - Vine). L'amplificateur d'entrée a deux sorties S et S' fournissant respectivement des tensions Voutp et Vout, dont la différence, proportionnelle à la différence des tensions d'entrée, constitue le signal différentiel appliqué au circuit suiveur-bloqueur. Le circuit suiveur-bloqueur fournit à partir des tensions Voutp et Vout, une tension différentielle bloquée, stabilisée pendant le temps nécessaire pour effectuer une conversion analogique-numérique de cette tension. La chaîne de traitement différentielle est constituée de manière symétrique pour que les tensions d'entrée Vinp et Vin, soient traitées de manière symétrique. Elle peut être considérée comme comportant deux voies identiques qui fonctionnent en parallèle, l'une traitant le signal Vinp et l'autre traitant le signal Vin,. Lorsque le signal différentiel d'entrée est très petit par rapport à la dynamique de signaux acceptable, on peut considérer que les voies fonctionnent vraiment de manière symétrique. Mais lorsque le signal différentiel est important, on constate le phénomène suivant : la consommation de puissance de l'une des voies devient différente de la consommation de puissance de l'autre voie. Il en résulte un échauffement différent des transistors des deux voies et donc une variation de température différente pour les transistors d'une paire différentielle. Or, ces transistors ont un gain de transconductance nominal qui est le même dans les mêmes conditions de température, mais qui varie si la température varie. Il en résulte que pour un signal d'entrée d'amplitude importante le gain des deux voies devient déséquilibré, ce qui fausse la proportionnalité entre la valeur Vinp- Vine et la valeur Voutp - Vaut,. Ce phénomène, néfaste pour la linéarité, est malheureusement d'autant plus marqué qu'on cherche une bonne linéarité de fonctionnement de toute la chaîne de traitement analogique. En effet, une bonne linéarité est obtenue à la condition que les transistors soient polarisés par des courants élevés. L'échauffement est alors plus grand et les différences d'échauffement dans une paire de branches différentielles sont également plus grandes. Lorsque les signaux d'entrée sont à très haute fréquence, le phénomène de différence d'échauffement disparaît en raison du fait que les constantes de temps thermiques sont relativement élevées : les transistors des deux voies n'ont pas le temps de s'échauffer différemment avant que le signal s'inverse et inverse le sens de la différence de température. Mais à plus basse fréquence, la difficulté existe. En particulier dans des applications telles que la conversion analogique-numérique dans un oscilloscope numérique, on veut pouvoir traiter des signaux d'entrée ayant des fréquences basses ou très basses, au-dessous de 1 Mégahertz, voire même des signaux continus. Dans ce cas, la constante de temps thermique ne permet pas de neutraliser l'effet des échauffements différents dans une paire de branches. Pour éviter le mieux possible cette difficulté, l'invention propose un convertisseur analogique-numérique ayant un étage d'entrée différentiel recevant un signal différentiel d'entrée à convertir et ayant deux sorties différentielles, suivi d'un étage de suivi et maintien à deux entrées différentielles fournissant périodiquement un niveau de signal différentiel bloqué représentant le niveau de signal d'entrée à convertir, et une chaîne de conversion recevant périodiquement le niveau de signal différentiel bloqué et comprenant un circuit de codage fournissant un code numérique correspondant à ce niveau, caractérisé en ce qu'il comporte un circuit de commutation apte à commander une interversion périodique des niveaux des deux sorties différentielles de l'étage d'entrée, et un moyen de correction du code numérique apte à modifier le code numérique en fonction de l'état d'interversion des sorties différentielles pour fournir un code numérique dépendant de la valeur du signal différentiel d'entrée mais indépendant de l'état d'interversion. La période de commutation est de préférence un multiple 2N de la période de fonctionnement de l'étage de suivi et maintien, où N est un nombre entier supérieur ou égal à 1. Cette période est de préférence programmable et le circuit de commutation est de préférence débrayable, les sorties différentielles n'étant pas interverties périodiquement lorsque le circuit est débrayé. Le circuit de commutation fournit un signal de commutation qui est appliqué à l'étage d'entrée différentiel, et qui est appliqué également, à travers un circuit à retard, au circuit de codage pour annuler l'effet sur la valeur du code de l'interversion des niveaux de sortie de l'étage d'entrée différentiel. La correction appliquée au code numérique dépend du type de codage du convertisseur. Pour un convertisseur qui fournit un code binaire, la correction comprend une inversion du bit le plus significatif (MSB) du code. Pour un convertisseur qui fournit un code thermométrique, la correction comprend une inversion du nombre de 1 et du nombre de zéros dans le code. La commutation des sorties différentielles de l'étage d'entrée se fait de préférence à un moment où l'étage de suivi et maintien est dans un mode bloqué, c'est-à-dire pendant une demi-période d'échantillonnage pendant laquelle le niveau de sortie qu'il fournit est maintenu fixe. L'inversion du code numérique de sortie se fait avec la périodicité de l'inversion des niveaux des sorties différentielles de l'étage d'entrée, mais avec un décalage temporel correspondant au temps nécessaire à la conversion analogique-numérique, de manière qu'il y ait bien une corrélation entre l'état des sorties différentielles et l'état du code numérique engendré par la conversion. Lorsque l'étage d'entrée différentiel comprend une paire de branches différentielles alimentées par un courant constant, avec dans chaque branche un transistor et une charge reliée au collecteur de ce transistor, on prévoit dans l'étage d'entrée un circuit d'aiguillage pour connecter alternativement le collecteur de chaque transistor à l'une ou à l'autre des sorties de l'étage, sous la commande du signal de commutation. Dans le cas où la charge reliée au collecteur d'un transistor comporte un transistor de type cascode monté entre le collecteur et la sortie 5 de l'étage, on prévoit alors de relier au collecteur non pas un transistor cascode mais une paire de transistors de type cascode reliés l'un à une des sorties différentielles l'autre à l'autre sortie, les transistors étant commandés en opposition de phase par le signal de commutation et son complément logique. 10 L'inversion périodique des sorties différentielles de l'étage d'entrée, avec l'inversion correspondante du code numérique de sortie permet une amélioration de la linéarité (amélioration du coefficient de non-linéarité intégrale INL, c'est-à-dire diminution de la déviation par rapport à la réponse linéaire idéale), et également une possibilité de calibration du 15 décalage de tension d'entrée (offset) lorsque l'amplificateur d'entrée est muni d'un système de réglage de l'offset. L'endroit où s'effectue l'inversion est le plus en amont possible dans la voie analogique de traitement du signal d'entrée. A l'intérieur de l'étage d'entrée différentiel, on peut envisager d'intervertir les niveaux de 20 sorties différentielles par un croisement des charges de l'étage d'entrée plutôt que par un croisement des entrées de l'étage d'entrée, bien que cette dernière solution soit également possible. D'autres caractéristiques et avantages de l'invention apparaîtront 25 à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels : - la figure 1 représente l'architecture générale d'un convertisseur analogique-numérique ; - la figure 2 représente un étage d'entrée différentiel ; 30 - la figure 3 représente un convertisseur analogique-numérique selon l'invention ; - la figure 4 représente un étage d'entrée différentiel modifié pour permettre la mise en oeuvre de l'invention. Le convertisseur analogique-numérique de la figure 1 comporte comme on l'a dit un étage d'entrée différentiel AMP1 recevant des tensions analogiques Vinp et Vine dont la différence Vinp -Vine représente le signal différentiel d'entrée analogique à convertir en un code numérique représentant ce signal. Le rôle de l'étage d'entrée est un rôle d'amplification et d'adaptation d'impédance. L'étage d'entrée comporte deux sorties différentielles S et S' sur lesquelles apparaissent des tensions Voutp et Vaut, dont la différence représente encore le signal d'entrée à convertir, l'amplificateur étant linéaire. Ces sorties sont reliées aux entrées d'un étage de suivi et de maintien THA qui est un circuit suiveur-bloqueur actionné par une horloge périodique à haute fréquence CLK. Pendant une demi-période de l'horloge CLK (demi-période de suivi CLKT), l'étage de suivi et de maintien laisse passer le signal qu'il reçoit des sorties S et S' de l'étage d'entrée ; pendant l'autre demi-période (demi-période de blocage CLKH), l'étage de suivi et de maintien bloque le niveau de signal tel qu'il l'a reçu à la fin de la demi-période précédente. Les sorties du circuit suiveur bloqueur THA sont appliquées aux entrées d'un amplificateur AMP2 qui réalise également une fonction d'adaptation d'impédance. Les sorties de ce deuxième étage d'amplification sont appliquées aux entrées d'un circuit de quantification analogique QUA qui représente le coeur du convertisseur. Ce circuit de quantification détermine dans quelle gamme de tensions se situe le niveau analogique reçu, par rapport à une gamme de niveaux possibles. Les multiples sorties analogiques de ce circuit de quantification sont appliquées à des circuits de mise en forme LTCH qui les transforment en signaux logiques qui vont permettre de définir un code numérique représentant le niveau de signal analogique reçu. Ce code numérique est produit dans un circuit de codage ENC recevant les sorties du circuit de mise en forme. Le circuit de codage produit un code binaire ou un code de Gray ou encore un code thermométrique à partir de l'état logique des sorties des circuits LTCH. Enfin, les sorties du circuit de codage peuvent être appliquées à une série d'amplificateurs BUF dont les sorties constituent les sorties numériques du convertisseur analogique-numérique. Un séquenceur SEQ contrôle le fonctionnement des différents circuits indiqué ci-dessus. Il est cadencé par l'horloge CLK, ou par une fréquence multiple de CLK, et il définit en particulier les phases de suivi CLKT et de maintien CLKH du suiveur-bloqueur THA. La figure 2 représente à titre d'exemple une constitution de l'étage d'entrée différentiel AMP1 . Il s'agit d'un étage d'amplification linéaire utilisant une paire de branches différentielles avec un transistor Ti, Tl dans chaque branche. Ici, les transistors sont des transistors bipolaires, mais ils pourraient être des transistors MOS. Les émetteurs des transistors des deux branches de la paire sont reliés entre eux à travers des résistances d'émetteur respectives identiques R, R'. La paire est alimentée en courant sortant par une source de courant SC connectée au point de jonction des résistances. Les branches comportent des charges symétriques reliées au collecteur du transistor de la branche respective et alimentées par une tension d'alimentation Vdd. Dans cet exemple, la charge est constituée par un ensemble d'une résistance de charge Rc, R'c et d'un transistor T2, T'2 dit "transistor cascade". Les transistors cascode réalisent une adaptation d'impédance et un changement de niveau de mode commun des signaux de sortie. Ils sont insérés entre le collecteur d'un transistor (Ti ou Tl ) et la sortie de l'étage (S ou S') et ont leurs bases connectées entre elles (et pouvant être connectées à un potentiel fixe Vcasc). Les bases des transistors d'entrée Ti, Tl servent à appliquer un 25 signal d'entrée différentiel Vinp - Vine. Les collecteurs des transistors cascode T2, T'2 servent de sorties S, S' de l'étage et fournissent une tension différentielle Voutn, Voutp. De préférence, le signal d'entrée Vin, Vine n'est pas appliqué directement aux bases des transistors Ti, Tl mais il est appliqué par 30 l'intermédiaire d'un étage de linéarisation de gain unitaire. Cet étage assure une contre-réaction avec gain élevé de l'émetteur du transistor Ti (ou respectivement Tl ) vers la base de ce transistor. Pour Vin, l'étage de linéarisation comprend une paire différentielle de branches alimentées par une source de courant de valeur I. La base du transistor T3 reçoit la tension 35 Vin. La charge du transistor T3 est une résistance ; la charge du transistor T4 est une source de courant de valeur 1/2 moitié de la source de courant qui alimente la paire. Le collecteur du transistor T4 est relié à la base du transistor Ti. La base du transistor T4 reçoit en retour la tension sur l'émetteur du transistor Ti. La tension d'entrée Vinp est propagée sur la base du transistor Ti. Les deux transistors T3 et T4 constituent un amplificateur de contre-réaction de l'émetteur de Ti vers la base de Ti, améliorant la linéarité de l'étage d'entrée différentiel. L'étage de linéarisation pour l'entrée Vin, est identique à celui de l'entrée Vin, l'entrée Vin, étant appliquée à la base du transistor T'3. La tension d'entrée Vin, est propagée sur la base du transistor T'l avec un rebouclage de l'émetteur de T'l vers la base de T'4 et du collecteur de T'4 vers la base de T'l. L'étage d'entrée de la figure 2 est donné à titre d'exemple. Les étages de linéarisation sont facultatifs ; la tension dynamique d'entrée Vinp - Vin, est reportée des bases de T3 et T'3 sur les bases de Ti et T'l. Les entrées Ep et En du convertisseur peuvent donc être considérées comme étant soit les bases de Ti et T'1 soit les bases de T3 et T'3. Les sorties S et S' de l'étage AMP1, sur lesquels apparaissent les tensions de sortie Voutp et Voutn sont reliées aux entrées de l'étage suiveur- bloqueur THA (non représenté sur la figure 2). Ce dernier comporte essentiellement deux capacités de stockage pour recevoir les niveaux de tension Voutp et Vout, pendant une phase de suivi (demi-période d'horloge CLKT) et pour maintenir ces niveaux ensuite pendant une phase de blocage (demi-période d'horloge CLKH) pendant laquelle est exécutée la conversion analogique-numérique dans les étages qui suivent. Selon l'invention, on prévoit qu'on inverse périodiquement le signe du signal analogique à convertir à l'intérieur de l'étage d'entrée ou à la sortie de l'étage d'entrée, c'est-à-dire très en amont dans la chaîne de conversion, et on inverse périodiquement le résultat de la conversion en synchronisme avec l'inversion du signe du signal (avec la latence appropriée), de manière que le résultat de la conversion soit transparent pour l'utilisateur, c'est-à-dire que la sortie numérique du convertisseur représente la valeur Vin-Vinn indépendamment de cette inversion périodique. La figure 3 représente les modifications d'architecture générale du convertisseur qui en résultent. Le séquenceur SEQ comporte maintenant un circuit de commutation périodique SW qui commande l'interversion périodique des niveaux des deux sorties différentielles de l'étage d'entrée et qui agit sur le codeur ENC avec un retard approprié pour corriger le code numérique de sortie en fonction de l'état d'interversion des sorties différentielles. L'action du circuit de commutation SW s'exerce sur l'amplificateur d'entrée AMP1, et ce dernier reçoit à cet effet des signaux périodiques complémentaires SWH et SWL fournis par le circuit SW. L'étage AMP1 est modifié comme on le verra et il fournit sur ses sorties S et S' un signal proportionnel au signal d'entrée Vin, Vine mais dont le signe est inversé à chaque demi-période de la commutation. La période peut être quelconque, pourvue qu'elle soit faible devant les constantes de temps thermique du circuit, le but étant d'éviter que ne s'établisse une différence de température entre les éléments (notamment les transistors) des deux voies qui traitent le signal différentiel, comme on l'a expliqué précédemment. La période de commutation peut être notamment la période de 20 l'horloge CLK ou un multiple 2N (N supérieur ou égal à 1) de cette période, par exemple deux fois, quatre fois ou huit fois la période de l'horloge CLK. Le signal de commutation SWH SWL est par ailleurs transmis, avec un retard établi par un circuit à retard DL, au circuit de codage ENC, pour commander périodiquement l'inversion numérique du code fourni par le 25 codeur. Le retard correspond au temps de latence de la chaîne de conversion analogique-numérique pour qu'il y ait une correspondance entre le code obtenu (inversé ou non inversé) et le signal analogique (inversé ou non inversé) en sortie du suiveur bloqueur THA. La commutation à l'intérieur de l'étage d'entrée AMP1 est faite en 30 fonction de la constitution de cet étage. Elle peut s'effectuer sur les entrées (bases des transistors Ti et T'1 ou même bases des transistors T3 et T'3). Toutefois on préfère faire la commutation sur les charges de l'étage AMP1, c'est-à-dire qu'on préfère inverser les connexions entre les collecteurs des transistors Ti et T'1 et les sorties S et S' de l'étage plutôt qu'inverser les connexions entre les entrées de l'étage et les bases des transistors Ti, T'1 ou T3, T'3. La figure 4 montre par exemple comment l'étage d'entrée de la figure 2 peut être modifié pour que les signaux Voutp et Vaut, soient périodiquement intervertis. Dans cet exemple, on dédouble la paire de transistors cascode T2 et T'2 en deux paires identiques de transistors cascode, T2, T'2 et T2a, T'2a. Les transistors d'une paire sont rendus conducteurs périodiquement pendant que les transistors de l'autre paire sont bloqués et réciproquement. Pour cela, les bases des transistors T2 et T'2 de la première paire sont commandés par le signal SWH ; les bases des transistors T2a et T'2a de la deuxième paire sont commandés par le signal complémentaire SWL. Les collecteurs des transistors T2 et T'2a sont reliés à la sortie S ; les collecteurs des transistors T2a et T'2 sont reliés à la sortie S'. Ainsi, pour un même signal d'entrée Vin, Vine, le signal Voutp est appliqué alternativement sur la sortie S pendant les demi-périodes SWH et sur la sortie S' pendant les demi-périodes SWL; et réciproquement, le signal Vaut, est appliqué sur la sortie S' pendant les demi-périodes SWH et sur la sortie S pendant les demi-périodes SWL. Lorsque le code fourni par le circuit de codage numérique est un code binaire pur, la correction de code engendrée par le signal de commutation SWH ou SWL peut être une simple inversion du bit le plus significatif de la conversion, ce bit représentant le signe du signal numérisé. Si le code était différent, la correction pourrait être différente. Par exemple, si le code est un code thermométrique comprenant un nombre de 1 consécutifs suivi d'un nombre de zéros consécutifs, la correction de code consisterait à remplacer le nombre de 1 par le nombre de zéros et réciproquement. La commutation est de préférence programmable : on choisit de faire ou ne pas faire une commutation, par exemple en fonction de l'application dans laquelle est utilisé le convertisseur. Pour une application de conversion analogique-numérique de signaux radiofréquence, la commutation est inutile et sera désactivée. Pour une application de conversion de signaux de fréquence inférieure à 1 MHz (dans un oscilloscope par exemple) la commutation sera activée. La période de commutation est elle-même réglable et peut être réglée par exemple par choix d'un coefficient multiplicateur 2N de la période de fonctionnement du suiveur-bloqueur. N est un entier supérieur ou égal à 1, de préférence égal à 1,2 ou 3. La figure 5 représente un exemple de signaux de commutation SWH dans quatre cas différents A, B, C, D : cas où la commutation est désactivée, cas où elle est activée avec des périodes égales à deux fois, quatre fois ou huit fois la période de l'horloge CLK. Les signaux SWL, non représentés, sont complémentaires des signaux SWH. La commutation s'effectue exclusivement lorsque le suiveur- bloqueur THA est en mode bloqué (pendant que CLKT est au niveau bas, CLKH au niveau haut), pour ne pas introduire de perturbation dans la chaîne de conversion en aval du suiveur bloqueur. Les fronts de montée des signaux SWH sont donc de préférence retardés par rapport aux fronts de montée de l'horloge CLK. Il est souhaitable que l'amplificateur différentiel d'entrée AMP1 comporte des moyens d'autocalibration de l'offset (c'est-à-dire de la tension de décalage d'entrée pour laquelle le signal différentiel de sortie est égal à zéro). Avec le principe adopté pour la chaîne de conversion, on peut facilement présenter une tension fixe en entrée, et obtenir un niveau numérique de sortie dont la variation périodique représente l'offset. En fonction de ce niveau on réglera l'offset pour ramener celui-ci à zéro.25 REVENDICATIONS1. Convertisseur analogique-numérique ayant un étage d'entrée différentiel recevant un signal différentiel d'entrée (Vin, Vine) à convertir et ayant deux sorties différentielles (S, S'), suivi d'un étage de suivi et maintien (THA) à deux entrées différentielles fournissant périodiquement un niveau de signal différentiel bloqué représentant le signal d'entrée à convertir, et une chaîne de conversion (QUA, ENC) recevant le niveau de signal différentiel bloqué et comprenant un circuit de codage (ENC) fournissant un code numérique correspondant à ce niveau, caractérisé en ce qu'il comporte un circuit de commutation (SW) apte à commander une interversion périodique des niveaux des deux sorties différentielles de l'étage d'entrée, et un moyen de correction du code numérique, apte à modifier le code numérique en fonction de l'état d'interversion des sorties différentielles pour fournir un code numérique dépendant de la valeur du signal différentiel d'entrée mais indépendant de l'état d'interversion. 2. Convertisseur selon la revendication 1, caractérisé en ce que la période du circuit de commutation est un multiple 2N de la période de fonctionnement de l'étage de suivi et maintien, où N est un nombre entier supérieur ou égal à 1. 3. Convertisseur selon l'une des revendications 1 et 2, caractérisé en ce que la période du circuit de commutation est programmable. 4. Convertisseur selon l'une des revendications 1 à 3, caractérisé en ce que le circuit de commutation est débrayable, les sorties différentielles n'étant pas interverties périodiquement lorsque le circuit est débrayé. 5. Convertisseur selon l'une des revendications 1 à 4, caractérisé en ce que le circuit de commutation fournit un signal de commutation (SWH, SWL) qui est appliqué à l'étage d'entrée différentiel, etqui est appliqué également, à travers un circuit à retard (DL), au circuit de codage pour annuler l'effet de l'interversion des niveaux de sortie de l'étage d'entrée différentiel. 6. Convertisseur selon la revendication 5, caractérisé en ce que la commande d'interversion des sorties différentielles a lieu au cours d'une demi-période de fonctionnement de l'étage de suivi et maintien pendant laquelle l'étage de suivi et maintien fournit un niveau de signal bloqué. 7. Convertisseur selon l'une des revendications 5 et 6, caractérisé en ce que l'étage d'entrée différentiel comprend une paire de branches différentielles alimentées par un courant constant, comportant dans chaque branche un transistor (Ti, T-1) et une charge reliée au collecteur de ce transistor, et un circuit d'inversion pour connecter alternativement le collecteur de chaque transistor à l'une ou à l'autre des sorties (S, S') de l'étage sous la commande du signal de commutation. 8. Convertisseur selon la revendication 7, caractérisé en ce que la charge reliée au collecteur d'un transistor comporte une paire de transistors de type cascode reliés par ailleurs l'un à une des sorties différentielles l'autre à l'autre sortie, les transistors étant commandés en opposition de phase par le signal de commutation et par son complément.