Brevet FR3009652A1 — publié le 20150213

PROCEDE DE FABRICATION D'UN CIRCUIT CMOS ORGANIQUE ET CIRCUIT CMOS ORGANIQUE PROTEGE CONTRE LES UV DOMAINE DE L'INVENTION L'invention se rapporte aux circuits CMOS organiques, notamment à la fabrication de ceux-ci. ETAT DE LA TECHNIQUE Les circuits CMOS organiques comprennent usuellement un transistor MOS organique de type N et un transistor MOS organique de type P, partageant une grille commune ainsi qu'un drain et une source commune. Si la technologie organique offre un certain nombre d'avantages, par exemple en termes de coût de fabrication, les matériaux semi- conducteurs entrant dans la constitution des transistors se dégradent cependant sous l'effet de rayonnements ultraviolets qui cassent leurs chaines organiques, et par conséquent les liaisons électroniques induisant l'effet semi-conducteur. Par exemple, une exposition à un fort rayonnement ultraviolet détruit en grande partie l'effet semiconducteur d'un matériau semi-conducteur organique de type N, le rapport Ion/Ioff entre le courant en mode passant Ion et le courant à l'état bloqué Ioff d'un transistor organique de type N passant de -6 décades à -1 décade, rendant de ce fait le transistor non fonctionnel. Un circuit CMOS peut subir un premier rayonnement ultraviolet (UV) lors de sa fabrication en raison des techniques de fabrication employées, et un second type de rayonnement ultraviolet lors de son utilisation, par exemple les ultraviolets solaires. D'une manière générale, pour fabriquer un élément semi-conducteur sur une face d'un support, une couche de matériau semi-conducteur est tout d'abord déposée sur l'ensemble de ladite face, puis une gravure est mise en oeuvre pour éliminer le matériau semi- conducteur en excès afin de le laisser uniquement l'élément semi-conducteur souhaité. Or, certaines gravures, notamment les gravures au plasma consistant à bombarder le matériau à retirer à l'aide d'un gaz ionisé, génère une forte quantité de rayonnements ultraviolets et ne sont donc pas appropriées pour définir un élément semi-conducteur organique. Par ailleurs, lors de la vie d'un circuit CMOS, ce dernier est sujet à des rayonnements ultraviolets, notamment d'origine solaire, et sans mesure particulière, on observe une dégradation des matériaux semi-conducteurs entrant dans la constitution du circuit CMOS. EXPOSE DE L'INVENTION Un but de l'invention est de proposer un circuit CMOS de sensibilité réduite au rayonnement UV. A cet effet, l'invention a pour objet un circuit CMOS organique comprenant un substrat sur lequel sont formés un transistor organique de type N et un transistor organique de type P, lesdits transistors comportant respectivement une couche de matériau semiconducteur de type N et une couche de matériau semi-conducteur de type P. Selon l'invention, une face de chacune des couches semi-conducteur, opposée au substrat, est recouverte d'une couche anti-ultraviolet constituée de matériau électriquement isolant absorbant et/ou réfléchissant les rayonnements ultra-violets. Un autre but de l'invention est de proposer un procédé de fabrication d'un circuit CMOS qui protège les matériaux semi-conducteurs constitutifs des transistors contre les UV au cours même de la fabrication. A cet effet, un objet de l'invention concerne un procédé de fabrication d'un circuit CMOS organique comprenant un substrat sur lequel sont formés un transistor organique de type N et un transistor organique de type P, le procédé comportant : - la réalisation de première, deuxième et troisième électrodes conductrices distinctes sur une face d'un support ; - le dépôt sur l'ensemble de la face du support d'une première couche de matériau semi-conducteur organique d'un premier type de conductivité ; - le retrait partiel de la première couche de matériau semi-conducteur de manière à conserver uniquement une première portion de matériau semi-conducteur recouvrant au moins partiellement la première électrode, au moins partiellement la deuxième électrode et une zone de la face du support reliant les première et deuxième électrodes ; - le dépôt sur l'ensemble de la face du support d'une seconde couche de matériau semi-conducteur organique d'un second type de conductivité, opposé au premier type de conductivité ; - le retrait partiel de la seconde couche de matériau semi-conducteur de manière à conserver uniquement une seconde portion recouvrant au moins partiellement la deuxième électrode, au moins partiellement la troisième électrode et une zone de la face du support reliant les deuxième et troisième électrodes. Selon l'invention : - préalablement au retrait partiel de la première couche de matériau semi-conducteur, une couche anti-ultraviolet constituée d'un matériau électriquement isolant absorbant et/ou réfléchissant les rayonnements ultra-violets est déposée sur la première portion de matériau semi-conducteur ; et - préalablement au retrait partiel de la seconde couche de matériau semi-conducteur, une couche anti-ultraviolet constituée d'un matériau électriquement isolant absorbant et/ou réfléchissant les rayonnements ultra-violets est déposée sur la seconde portion de matériau semi-conducteur. Selon un mode de réalisation, les couches anti-ultraviolet comprennent une matrice organique dans laquelle sont dispersées des particules de ZnO, de Ti02, de Ce02 et/ou d' organoclay. De telles particules absorbent fortement le rayonnement UV sur une large gamme de longueurs d'onde. Notamment, l'oxyde de zinc absorbe les UV entre 200 et 390 nanomètres. Les organoclay, tels que décrits par exemple dans la demande FR 2 925 518, bloquent quant à eux les UV au-delà de 390 nanomètres. La combinaison de particules de ZnO, de Ti02, de Ce02 avec des organoclay permet donc d'étendre la gamme de protection contre les UV. Par ailleurs, utiliser une matrice organique dans laquelle sont dispersées des particules, permet de contrôler l'adhérence de la couche de protection sur la couche de matériau semi-conducteur, et donc facilite le retrait des couches de protection si cela est souhaité. De manière avantageuse, les particules sont enrobées de silice, ce qui permet d'éviter une photocatalyse des particules ultérieurement ou lors de la fabrication même du circuit CMOS. Non seulement, cela permet donc d'obtenir des particules stables dans le temps, et donc une fonction de blocage des rayonnements UV stable dans le temps, mais cela évite également que des produits issues de la photocatalyse n'interagissent avec les matériaux semi-conducteurs et dégradent donc ceux-ci. De manière avantageuse, les particules ont leurs dimensions comprises entre 1 nanomètre et 200 nanomètres, et de préférence entre 20 nanomètres et 30 nanomètres. En limitant la taille des particules, on réduit ainsi le risque de formation d'agrégats. Les particules sont ainsi réparties de manière homogène dans les couches anti-UV. De manière avantageuse, les particules représentent 45% à 55% de la masse des couches anti-ultraviolet, ce qui permet un dépôt aisé de la couche anti-UV, et limite donc le coût de fabrication du circuit CMOS. De manière avantageuse, les couches anti-ultraviolet comprennent du latex de polystyrène et/ou l'acide pyrène carboxylique, ce qui protège les particules contre l'oxydation, et par conséquent évite que ces dernières perdent leur pourvoir anti-UV. Selon un mode de réalisation, les couches anti-ultraviolet ont une épaisseur comprise entre 50 nanomètres et 800 nanomètres, et de préférence entre 100 nanomètres et 200 nanomètres. De telles épaisseurs offrent un bon compromis entre le fonctionnement des transistors, dont la qualité dépend de l'épaisseur de la couche isolante intercalée entre les électrodes de grille et les couches de matériaux semi-conducteur, et la protection contre les UV. Selon un mode de réalisation, chaque transistor comprend une couche de matériau diélectrique intercalée entre la couche anti-ultraviolet recouvrant la couche de matériau semi-conducteur du transistor et une électrode de grille du transistor, et l'épaisseur totale de la couche diélectrique et de la couche anti-ultraviolet du transistor est inférieure à 1 micromètre. On observe en effet qu'au-delà d'une épaisseur totale de la couche isolante, les transistors présentent des caractéristiques médiocres. Selon un mode de réalisation, la matrice organique est constitué d'un polymère fluoré, notamment de CYTOP. Selon un mode de réalisation du procédé, les couches anti-ultraviolet présentent une épaisseur supérieure à 800 nanomètres, et les couches anti-ultraviolets sont ôtées après la finalisation des première et deuxième portions de matériau semi-conducteur. Une épaisseur importante permet en effet d'optimiser la protection contre les UV lors de la fabrication du circuit CMOS. Selon un mode de réalisation du procédé, les retraits partiels des couches de matériau semi-conducteur sont réalisés au moyen d'une gravure au plasma, une telle technique convenant à présent pour la fabrication d'un circuit CMOS organique.35 BREVE DESCRIPTION DES FIGURES L'invention sera mieux comprise à la lecture de la description qui va suivre, donnée uniquement à titre d'exemple, et réalisée en relation avec les dessins annexés, dans lesquels des références identiques désignent des éléments identiques, et dans lesquels : - les figures 1 à 11 sont des vues schématiques en coupe illustrant un procédé selon un premier mode de réalisation de l'invention ; et - les figures 12 à 14 sont des vues schématique en coupe illustrant un procédé selon un second mode de réalisation selon l'invention. DESCRIPTION DETAILLEE DE L'INVENTION Comme cela est connu en soi, un circuit CMOS comporte un transistor organique de type P et un transistor organique de type N partageant une grille commune, la source d'un transistor étant par ailleurs le drain de l'autre transistor. Dans ce qui suit, il est décrit une topologie de transistor de type « grille haute ». Bien évidemment, l'invention s'applique à tout type de topologie, notamment une topologie de type « grille basse ». De même, il est décrit des électrodes communes aux deux transistors, ces électrodes consistant par exemple un seul élément qui remplit deux fonctions. On comprendra que l'invention s'applique également à tout type d'électrode et de schéma de connexion de celle-ci. Il va à présent être décrit en relation avec les figures 1 à 11 un procédé de fabrication d'un circuit CMOS organique selon un premier mode de réalisation. Le procédé débute (figure 1) par la réalisation d'un substrat 10 organique ou inorganique d'une épaisseur comprise entre 25 micromètres et 1 millimètre, en silice, en silicium, en téréphtalate de polyéthylène (PET), en naphtalate de polyéthyle (PEN), en polyimide (PI), en polyether imide (PEI), en polyether sulfone (PES), en polysulfone (PSF), en sulfure de polyphénylène (PPS), en polyether éther cétone (PEEK), en polyacrylate (PA), en polyamide imide (PAT), en polystyrène, en polyéthylène, en polypropylène, en une résine polyamine, en une résine carbonate ou en une résine cellulosique. Par exemple, le substrat est constitué de PET ou de PEN d'une épaisseur comprise entre 100 micromètres et 150 micromètres, notamment 125 micromètres, ce qui permet de définir un substrat flexible et présentant une bonne tenue en température et une bonne tenue mécanique.35 Le procédé se poursuit (figure 2) par le dépôt d'une couche en matériau conducteur 12 sur une épaisseur comprise entre 20 nanomètres et 100 nanomètres, de préférence 30 nanomètres, puis une gravure, par exemple chimique, est mise en oeuvre pour définir une première, deuxième et une troisième électrodes 14, 16, 18 définissant les électrodes de drain et de source de deux transistors organiques (figure 3). Le matériau constitutif des électrodes 14, 16, 18 est un métal, par exemple de l'or (Au), de l'agent (Ag), du cuivre (Cu), du nickel (Ni), du palladium (Pd), du platine (Pt), de l'aluminium (Al), du titane (Ti), du chrome (Cr), du molybdène (Mo), un polymère conducteur, par exemple du poly(3,4-éthylènedioxythiophène) (PEDOT) mélangé avec du poly(styrène sulfonate) de sodium (PSS), de la polyaniline (Pani), ou un oxyde métallique conducteur, par exemple de l'oxyde d'indium-étain (ITO), de l'oxyde de zinc enduit d'aluminium (AZO), du trioxyde de tungstène (W03). De manière optionnelle, lorsque les électrodes sont constituées de métal, un matériau modifiant leur travail de sortie est par ailleurs déposé sur celles-ci afin d'améliorer l'injection de charges dans les matériaux semi-conducteurs avec lesquels elles seront ultérieurement en contact pour former des transistors. Par exemple, la première électrode 14 et une portion de la deuxième électrode 16, sur lesquelles est ultérieurement déposé un élément semi-conducteur de type N constitutif du transistor de type N, sont recouvertes d'une couche de quelques nanomètres de SAM (pour self assembled monolayer »), notamment de 4-(methylsulfany1)-thiophenol (MeSTP), de 4-methoxythiophenol (MeOTP), de 4-methylthiophenol (MeTP), de 4- aminothiophenol (ATP), de 4-nitrothiophenol (NOTP), de cysteamine (CT), de 1- decanethiol (DT), de 1H,1H,2H,2H-perfluorodecanethiol (PFDT), ou de 1H,1H,2H,2H- perfluorooctanethiol (PFOT). De même, la troisième électrode 18 et une portion de la deuxième électrode 14 sur lesquelles est ultérieurement déposé un élément semi-conducteur de type P constitutif d'un transistor de type P, sont recouvertes d'une couche de quelques nanomètres de SAM, notamment de perfluorobenzenethiol (PFBT). De manière avantageuse, avant le dépôt des couches de SAM, le substrat 10 et les électrodes 14, 16, 18, subissent un nettoyage améliorant la greffe des SAM sur les 35 électrodes et l'adhérence du substrat vis-à-vis des matériaux semi-conducteurs ultérieurement déposés. Par exemple, le nettoyage est réalisé au moyen d'un plasma. Dans une étape suivante, une couche de matériau semi-conducteur organique de type N 20 est déposée sur la totalité du support 10 et des électrodes 14, 16, 18 (figure 4). L'épaisseur de la couche de matériau semi-conducteur est de préférence comprise entre 70 nanomètres et 120 nanomètres afin de réduire, voire d'éviter, des résistances parasites dans les transistors organiques. Le procédé se poursuit en suite par le dépôt d'un premier masque anti-UV 22 sur la couche de matériau semi-conducteur organique de type N 22, la géométrie du masque correspondant à celle de l'élément semi-conducteur entrant dans la constitution du transistor organique de type N (figure 5). Le masque anti-UV 22 est constitué d'un matériau organique électriquement isolant et présentant par ailleurs un pouvoir réflecteur ou absorbant de rayonnement anti-UV qui protège contre les UV la portion de matériau semi-conducteur 24 sur laquelle il est déposé, comme cela sera expliqué plus en détail par la suite. Une gravure est alors appliquée pour ôter la couche de matériau semi-conducteur de type N 20, hormis la portion 24 sur laquelle est déposé le masque anti-UV 22 (figure 6). En raison de la présence de ce dernier, il est possible d'utiliser des gravures s'accompagnant d'émission d'UV, et compris d'émission élevée d'UV. Notamment, une gravure au plasma est mise en oeuvre, cette technique ayant l'avantage d'être une gravure sèche s'appliquant uniquement à la surface visée et permettant de graver orthogonalement la couche 20. D'autres gravures sont cependant possibles, par exemple une gravure chimique. Lors d'une étape suivante, une couche de matériau semi-conducteur de type P 26 est déposée sur la totalité de l'ensemble obtenu à l'étape précédente (figure 7). L'épaisseur de la couche 26 est comprise entre 70 nanomètres et 120 nanomètres afin de limiter les résistances parasites. Un second masque anti-UV 28 est ensuite déposé sur la couche de matériau semiconducteur organique de type P 26, la géométrie du second masque 28 correspondant à celle de l'élément semi-conducteur entrant dans la constitution du transistor organique de type P (figure 8). Le second masque anti-UV 26 est constitué d'un matériau organique électriquement isolant et présentant par ailleurs un pouvoir réflecteur ou absorbant de rayonnement anti-UV qui protège contre les UV la portion de matériau semi-conducteur 26 sur laquelle il est déposé, comme cela sera expliqué plus en détail par la suite. Une gravure est alors appliquée pour ôter la couche de matériau semi-conducteur de type P 26, hormis la portion 30 sur laquelle est déposé le masque anti-UV 22 (figure 9). En raison de la présence de ce dernier, il est également possible d'utiliser des gravures s'accompagnant d'émission d'UV, et compris d'émission élevée d'UV. Notamment, une gravure au plasma est mise en oeuvre. D'autres gravures sont cependant possibles, par exemple une gravure chimique. Dans une étape suivante, une couche de diélectrique organique 32 est formée de manière à isoler électriquement les portions de matériau semi-conducteur 24, 30 et à laisser dégagée une portion de la deuxième électrode 16 (figure 10). Par exemple, la couche de diélectrique est déposée sur le support 10, les électrodes 14, 16, 18 et les ilots formés des portions de matériau semi-conducteur 24, 30 et des masques anti-UV 22, 28, puis une portion de la couche diélectrique 32 est gravée de manière à dégager une portion de la deuxième électrode 16. La couche diélectrique 32 est par exemple constituée d'un polymère fluoré, notamment de CYTOP, de polyvinylphénol (PVP), de polyméthacrylate de méthyle (PMMA) combiné ou non à de l'acrylate, de polystyrène ou de polyimide, et a une épaisseur comprise entre 500 nanomètres et 1 micromètre. Enfin, le procédé se termine par le dépôt d'une première et d'une deuxième électrodes de grille conductrices 34, 36 sur la couche de diélectrique 32, respectivement au-dessus des première et deuxièmes électrodes 14, 16 et au-dessus de la deuxième et troisième électrodes 16, 18, d'une épaisseur comprise entre 30 nanomètres et 1 micromètre, et de préférence entre 50 nanomètres et 200 nanomètres, ainsi qu'une reprise de contact conductrice 38 avec la deuxième électrode 38. Les électrodes 34, 38 et la reprise de contact 38 sont par exemple constituées d'un matériau décrit en relation avec les électrodes 14, 16, 18, par exemple un matériau identique à celui des électrodes 14, 16, 18. Il est ainsi obtenu un circuit CMOS comprenant un transistor organique de type N, constitué de la première et de la deuxième électrodes 14, 16 formant le drain et la source du transistor, de la portion semi-conductrice de type N 24, de la couche diélectrique 32 et de la grille 34, et d'un transistor organique de type P, constitué de la deuxième et de la troisième électrode 16, 18, formant la source et le drain du transistor, de la portion semiconductrice de type P 30, de la couche diélectrique 32 et de la grille 36. Les couches semi-conductrices organiques entrant dans la constitution des transistors N et P ont donc été protégées des UV lors de la fabrication du circuit et sont protégées au cours de l'utilisation du circuit par les masques anti-UV 22, 28. Il va à présent être décrit en relation avec les figures 12 à 14 un procédé selon un second mode de réalisation. Les premières étapes du procédé selon le second mode de réalisation sont identiques ou analogues aux premières étapes du premier mode de réalisation décrites en relation avec les figures 1 à 9, l'épaisseur et la constitution des masques anti-UV 22 et 28 pouvant cependant varier de la manière décrite ci-dessous. Le procédé se poursuit par le retrait des masques 22 et 28 (figure 12). Ce retrait est réalisé par voie liquide par un solvant, de manière orthogonale aux couches active du CMOS, tel que le cyclohexane ou tous les fluoro-solvant, ou par d'autres techniques telle que la gravure laser ou la gravure au plasma. La couche diélectrique 32 est ensuite déposée (figure 13) de manière analogue à l'étape décrite en relation avec la figure 10, puis les grilles 34, 36 et la reprise de contact 38 sont réalisée de manière analogue à l'étape décrite en relation avec la figure 11. Le matériau semi-conducteur des portions 24, 30 est constitué de molécules de faible masse moléculaire, couramment appelées « petites molécules », et notamment de molécules de masse moléculaire inférieure à 1000 g/mol, ou de polymères constitués de macromolécules de plus grande masse moléculaire. Ces deux types de semi-conducteurs organiques ont pour point commun de présenter un système conjugué provenant de l'alternance de simples et de doubles liaisons carbone-carbone, et ainsi de présenter un effet semi-conducteur. A titre d'exemples de matériaux semi-conducteurs organiques de faible masse moléculaire, on peut citer ceux de type polyacène, oligo-thiophène ou phtalocyanine. A titre d'exemple de matériaux semi-conducteurs organiques polymères, on peut citer ceux de type polyacétylène, polyphénylène, polythiophène ou poly(phénylène/vinylène). Il peut notamment s'agir d'un semi-conducteur organique choisi dans le groupe comprenant le pentacène, le tétracène, l'anthracène, le naphthalène, l'alpha-6-thiophène, l'alpha-4-thiophène, le pérylène et ses dérivés, le rubrène et ses dérivés, le coronène et ses dérivés, le diimide tétracarboxylique de pérylène et ses dérivés, le dianhydride tétracarboxylique de pérylène et ses dérivés, le polythiophène et ses dérivés, le polyparaphenylène-vinylène et ses dérivés, le polyparaphénylène et ses dérivés, le polyfluorène et ses dérivés, le copolymère, le polyfluorène-oligothiophène et ses dérivés, le polythiophène-vinylène et ses dérivés, un copolymère aromatique hétérocyclique de polythiophène et ses dérivés, le oligonaphthalène et ses dérivés, l'alpha-5-thiophène oligothiophène et ses dérivés, le phthalocyanine qui ne contient pas de métal et ses dérivés, le dianhydride pyromellitique et ses dérivés, le diimide pyromellitique et ses dérivés, le dianhydride d'acide tétracarboxylique de pérylène et ses dérivés, le diimide tétracarboxylique de pérylène et ses dérivés, le diimide tétracarboxylique de naphtalène et ses dérivés ou dianhydride-acide tétracarboxylique de naphtalène et ses dérivés. Avantageusement, le matériau semi-conducteur organique de type P est choisi parmi le pentacène, le tétracène et l'anthracène, le Tips pentacène modifié, le polythiophène, P3HT (poly(3-hexylthiophène)), le PCDTBT (poly[N- 9'-heptadecany1-2,7-carbazole-alt- 5,5-(4,7-di-2-thieny1-2',1',3'-benzothiadiazolep, et est de préférence du pentacène. Avantageusement, le matériau semi-conducteur organique de type P est choisi parmi le pérylène diimide, le fullerène, le PCBM ([6,6]-phényl-C61-butyrate de méthyle), le PCNEPV (poly [oxa-1,4-phényl ène-(1-cyano-1,2-vinyl ène)-(2-méthoxy-5-(3, 7-diméthyl- octyloxy)-1,4-phénylène)-1,2-(2-cyanovinylène)-1,4-phénylèneD, et le polyfluorène. Les masques anti-UV 22, 30 sont quant à eux constitués d'une composition comprenant une matrice organique, notamment polymère, dans laquelle sont dispersées, ou sur laquelle sont déposées, des particules qui bloquent les UV par absorption ou réflexion. La matrice dans laquelle sont dispersées les particules, est par exemple déposée par une technique du type « sol-gel », une technique de dépôt sous vide, une technique de pulvérisation cathodique, par une technique de dépôt à la tournette, une technique de dépôt au couteau, ou autres. La matrice organique est avantageusement constituée d'un polymère n'ayant pas d'affinité avec les matériaux semi-conducteurs constitutifs des transistors et par conséquent ne détériorant pas ces derniers. De plus, dans le cadre du mode de réalisation dans lequel les masques 22, 30 sont retirés, la matrice est également choisie pour pouvoir être facilement retirée par gravure sans induire la gravure des portions semi-conductrices 24, 30 sur lesquelles elles sont déposées. A cet effet, la matrice des masques anti-UV 22, 30 est constituée d'un polymère fluoré, notamment du CYTOP, qui n'a pas d'affinité chimique avec les matériaux semi-conducteurs organiques usuels, et pouvant être gravé par un solvant dit « orthogonal », tel que l'acétate de butyle, l'acétate d'éthyle ou l'acétate de méthyle, qui ne détériore pas non plus les matériaux semi-conducteurs organiques.35 D'autres polymères sont également possibles, comme par exemple des polymères vinyliques, notamment le polystyrène, qui peuvent être gravés par un solvant comme l'acétate d'éthyle. Les particules bloquant les UV sont quant à elles des particules de ZnO, de Ti02, et/ou de Ce02. En variante, ou de manière supplémentaire, des pigments organiques anti-UV tel que décrits dans la demande FR 2 955 115 sont dispersées dans la matrice organique. De manière avantageuse, des particules d'organoclay sont également dispersées dans, ou déposées sur la matrice, de manière à étendre la gamme d'UV bloqués. Les organoclays comprennent en effet du pyrène et/ou du phénylhydroxybenzotriazole qui bloquent les UV jusqu'à 400 nanomètres de longueur d'onde. Les organoclay présentent l'avantage de minimiser les défauts électriques, les pièges notamment. Les organoclays sont par exemple décrits dans la demande FR 2 925 518. Une combinaison de particules de ZnO et de particules d'organoclay permet ainsi de bloquer les UV dans la gamme 200-400 nanomètres. Les organoclays sont par exemple fabriquées en suivant le mode opératoire décrit dans la demande FR 2 925 359, la taille des éléments organoclays obtenus étant de 30 nanomètres environ. Ces éléments sont plats, présentent une face organique, et sont dispersables jusqu'à 30% en masse dans l'eau ou dans des solvants organiques, tel qu'un alcool, une cétone, un solvant chloré, ou un solvant fluoré, comme par exemple du perfluoro alkane/decane/hexane ou du perfluoro isobutène. La solution comportant les organoclays ainsi obtenue est ensuite chargée avec les particules anti-UV organiques, par exemple selon le mode opératoire décrit dans la demande FR 2 925 359, puis un liant, par exemple de l'acrylate, est ajouté. La composition obtenue est alors par exemple enduite par tournette ou au couteau. De manière avantageuse, la composition comprend également un matériau qui bloque des longueurs d'onde visibles, par exemple un colorant, afin notamment de protéger les matériaux semi-conducteurs lors de forte émission dans le visible en raison de certains techniques de gravure utilisée, notamment la gravure au plasma. De manière avantageuse, des particules inorganiques, par exemple du des particules de ZnO et/ou de pyrène, sont ajoutés à la composition afin de décaler le spectre d'absorption dans l'UV. De manière avantageuse, un polystyrène, un pyrène ou un dérivé de ceux-ci, par exemple du latex de polystyrène et/ou de l'acide pyrène carboxylique, est ajouté à la matrice, afin d'inhiber un effet de surface photocatalytique des particules dispersées. En effet, les particules organiques anti-UV sont usuellement très sensibles à l'oxydation par le dioxygène et l'ozone. En outre, les particules d'oxyde peuvent, sous l'effet d'une photocatalyse, produire des radicaux libres susceptibles de réagir avec les matériaux semi-conducteurs organiques, et donc dégrader ces derniers. Aussi, si les gravures des couches de matériau semi-conducteur sont différées, sans mesure particulière, il existe un risque de voir les particules s'oxyder. De même, la mise en oeuvre d'un plasma, notamment lors d'une gravure au plasma, produit fréquemment de l'ozone, qui peut également dégrader lesdites particules. Un dérivé du pyrène ou de polystyrène permet donc de se prémunir d'un tel phénomène. Par exemple un dérivé du pyrène selon la formulation suivante, avec n = 1 à 4, peut être utilisé : De manière avantageuse, les particules dispersées dans la matrice sont enrobées d'une coquille de silice, ce qui permet également d'éviter une photocatalyse de ces dernières. La coquille de silice permet également de formuler de manière aisée les particules via la chimie des agents de couplage silane. En encapsulant les particules, leur stabilité dans le mélange est augmentée et leur intégration est améliorée. De manière avantageuse, les particules ont leurs dimensions comprises entre 1 nanomètre et 200 nanomètres, et de préférence entre 20 nanomètres et 30 nanomètres, et représentent 35% à 55% de la masse de la couche anti-ultraviolet, ce qui permet un dépôt aisé de la couche anti-UV. En limitant la taille des particules, on réduit ainsi le risque de formation d'agrégats et donc le risque de zones dépourvues de particules anti-UV qui ne protègeraient pas les matériaux semi-conducteurs. Par ailleurs, on choisissant un tel pourcentage en masse, la composition formée de la matrice et des particules dispersées se dépose aisément sous la forme d'un film et peut en outre se retirer facilement. En variante, une dispersion colloïdale de ZnO est par exemple utilisée, où le ZnO représente 35% en masse et est dispersé dans un solvant organique, par exemple d'alcool ou de cétone, un tel sol colloïdal pouvant être formulé avec un liant organique, comme de l'acrylate par exemple, et déposé à la tournette ou au couteau sur la couche à protéger. De manière avantageuse, des nanoparticules de ZnO sous forme de palets de 30 nanomètres de diagonal au moins et de 20 nanomètres d'épaisseur, telles que celles commercialisées par les sociétés EVONIK er BYK sont utilisées. Les palets ont pour avantage de s'auto arranger sur le substrat pour former des couches continues. La composition et/ou l'épaisseur des masques anti-UV sont avantageusement choisies en fonction du type de protection anti-UV souhaité pour le circuit CMOS. Notamment, lorsque le circuit CMOS comprend dans sa forme finale les masques antiUV 22 et 30, l'épaisseur de ces derniers est choisie pour perturber au minimum le fonctionnement des transistors. Notamment, les masques 22, 30 et la couche de diélectrique 32 forment ensemble une couche isolante ayant pour fonction d'isoler les électrodes de grille des couches de matériaux semi-conducteurs. De préférence, l'épaisseur totale de matériau isolant entre une électrode de grille et le matériau semiconducteur associé est inférieure à 1 micromètre. Au-delà, on observe une dégradation sensible des performances des transistors. L'épaisseur des masques est en outre choisie en fonction de la quantité de rayonnements UV susceptible d'impacter les masques anti-UV. Notamment, lorsqu'une gravure au plasma est utilisée pour la fabrication des transistors, l'épaisseur des masques est choisie en fonction de la puissance du plasma. Avantageusement, une couche de polymère fluoré dans laquelle sont dispersées entre 45% et 55% en masse de particules de ZnO, dont l'épaisseur est comprise entre 50 et 200 nanomètres, permet de protéger efficacement du rayonnement UV généré par un plasma de puissance inférieure à 10 watts. De même, une épaisseur supérieure à 200 nanomètres permet de protéger efficacement contre une puissance de plasma comprise entre 10 watts et 50 watts, et une épaisseur supérieure au micromètre permet de protéger les matériaux semi-conducteurs contre des puissances de plasma supérieures à 50 watts. Lorsque les masques anti-UV sont retirés, et ne font donc pas partie du circuit CMOS final, l'utilisateur possède plus de degrés de liberté pour le choix de la composition et de l'épaisseur desdits filtres. Le filtre peut ainsi présenter une épaisseur supérieure à 800 nanomètres, voire supérieure au micromètre, pour garantir une protection sensiblement totale contre les UV générés par des puissances importantes de plasma. Bien entendu, d'autres types de gravure peuvent être utilisés, par exemple des gravures chimiques, pour éliminer le surplus de matériaux semi-conducteurs. Lorsque les masques anti-UV ont pour but de protéger contre les rayonnements UV uniquement, une épaisseur comprise entre 100 nanomètres et 200 nanomètres permet une protection efficace. REVENDICATIONS1. Circuit CMOS organique comprenant un substrat (10) sur lequel sont formés un transistor organique de type N (14, 16, 24, 32, 34) et un transistor organique de type P (16, 18, 30, 32, 36), lesdits transistors comportant respectivement une couche de matériau semi-conducteur de type N (24) et une couche de matériau semiconducteur de type P (30), caractérisé en ce qu'une face de chacune des couches semi-conducteur (24, 30), opposée au substrat (10), est recouverte d'une couche anti-ultraviolet (22, 28) constituée de matériau électriquement isolant absorbant et/ou réfléchissant les rayonnements ultra-violets. Circuit CMOS organique selon la revendication 1, caractérisé en ce que les couches anti-ultraviolet (22, 28) comprennent une matrice organique dans laquelle sont dispersées des particules de ZnO, de TiO2, de Ce02 et/ou d'organoclay. Circuit CMOS selon la revendication 2, caractérisé en ce que les particules sont enrobées de silice. Circuit CMOS selon la revendication 2 ou 3, caractérisé en ce que les particules ont leurs dimensions comprises entre 1 nanomètre et 200 nanomètres, et de préférence entre 20 nanomètres et 30 nanomètres. Circuit CMOS selon la revendication 2, 3 ou 4, caractérisé en ce que les particules représentent 45% à 55% de la masse de la couche anti-ultraviolet. Circuit CMOS selon l'une quelconque des revendications précédentes, caractérisé en ce que les couches anti-ultraviolet (22, 28) comprennent du latex de polystyrène et/ou l'acide pyrène carboxylique. Circuit CMOS selon l'une quelconque des revendications précédentes, caractérisé en ce que les couches anti-ultraviolet (22, 28) ont une épaisseur comprise entre 50 nanomètres et 800 nanomètres, et de préférence entre 100 nanomètres et 200 nanomètres. 10 2. 153. 4. 20 5. 25 6. 30 7. 358. Circuit CMOS selon l'une quelconque des revendications précédentes, caractérisé en ce que chaque transistor comprend une couche de matériau diélectrique (32) intercalée entre la couche anti-ultraviolet (22, 28) recouvrant la couche de matériau semi-conducteur (24, 30) du transistor et une électrode de grille (34, 36) du transistor, et en ce que l'épaisseur totale de la couche diélectrique (32) et de la couche anti-ultraviolet (22, 28) du transistor est inférieure à 1 micromètre. 9. Procédé de fabrication d'un circuit CMOS organique comprenant un substrat (10) sur lequel sont formés un transistor organique de type N (14, 16, 24, 32, 34) et un transistor organique de type P (16, 18, 30, 32, 36), le procédé comportant : - la réalisation de première, deuxième et troisième électrodes conductrices distinctes (14, 16, 18) sur une face d'un support (10); - le dépôt sur l'ensemble de la face du support (10) d'une première couche de matériau semi-conducteur organique (20) d'un premier type de conductivité ; - le retrait partiel de la première couche de matériau semi-conducteur (20) de manière à conserver uniquement une première portion (24) de matériau semiconducteur recouvrant au moins partiellement la première électrode (14), au moins partiellement la deuxième électrode (16) et une zone de la face du support (10) reliant les première et deuxième électrodes (14, 16) ; - le dépôt sur l'ensemble de la face du support (10) d'une seconde couche de matériau semi-conducteur organique (26) d'un second type de conductivité, opposé au premier type de conductivité ; - le retrait partiel de la seconde couche de matériau semi-conducteur (26) de manière à conserver uniquement une seconde portion (30) recouvrant au moins partiellement la deuxième électrode (16), au moins partiellement la troisième électrode (18) et une zone de la face du support (10) reliant les deuxième et troisième électrodes (16, 18); caractérisé en ce que : - préalablement au retrait partiel de la première couche de matériau semi- conducteur (20), une couche anti-ultraviolet (22) constituée de matériau électriquement isolant absorbant et/ou réfléchissant les rayonnements ultraviolets est déposée sur la première portion (24) de matériau semi-conducteur ; et - préalablement au retrait partiel de la seconde couche de matériau semi- conducteur (26), une couche anti-ultraviolet (28) constituée de matériau électriquement isolant absorbant et/ou réfléchissant les rayonnements ultraviolets est déposée sur la seconde portion (30) de matériau semi-conducteur.10. Procédé de fabrication d'un circuit CMOS organique selon la revendication 9, caractérisé en ce que les couches anti-ultraviolet (22, 28) comprennent une matrice organique dans laquelle sont dispersées des particules de ZnO, de TiO2, de Ce02 et/ou d' organoclay. 11. Procédé de fabrication d'un circuit CMOS organique selon la revendication 10, caractérisé en ce que les particules sont enrobées de silice. 12. Procédé de fabrication d'un circuit CMOS organique selon la revendication 10 ou 11, caractérisé en ce que les particules ont leurs dimensions comprises entre 1 nanomètre et 200 nanomètres, et de préférence entre 20 nanomètres et 30 nanomètres. 13. Procédé de fabrication d'un circuit CMOS organique selon la revendication 10, 11 ou 12, caractérisé en ce que les particules représentent 45% à 55% de la masse de la couche anti-ultraviolet. 14. Procédé de fabrication d'un circuit CMOS organique selon l'une quelconque des revendications 10 à 13, caractérisé en ce que la matrice organique est constitué d'un polymère fluoré, notamment de CYTOP. 15. Procédé de fabrication d'un circuit CMOS organique selon l'une quelconque des revendications 9 à 14, caractérisé en ce que les couches anti-ultraviolet (22, 28) comprennent du latex de polystyrène et/ou l'acide pyrène carboxylique. 16. Procédé de fabrication d'un circuit CMOS organique selon l'une quelconque des revendications 9 à 15, caractérisé en ce que les couches anti-ultraviolet (22, 28) ont une épaisseur comprise entre 50 nanomètres et 800 nanomètres, et de préférence entre 100 nanomètres et 200 nanomètres. 17. Procédé de fabrication d'un circuit CMOS organique selon l'une quelconque des revendications 9 à 15, caractérisé en ce que les couches anti-ultraviolet (22, 28) ont une épaisseur supérieure à 800 nanomètres, et en ce que les couches antiultraviolets sont ôtées après la finalisation des première et deuxième portions de matériau semi-conducteur.18. Procédé de fabrication d'un circuit CMOS organique selon l'une quelconques des revendications 9 à 17, caractérisé en ce que les retraits partiels des couches de matériau semi-conducteur (20, 26) sont réalisés au moyen d'une gravure au plasma.