Brevet FR2999018A1 — publié le 20140606

B12128 - DD14061CV 1 ECRAN D'AFFICHAGE À DIODES ÉLECTROLUMINESCENTES ORGANIQUES Domaine La présente description concerne un écran d'affichage à diodes électroluminescentes organiques, notamment un écran d'affichage pour un viseur tête haute. Exposé de l'art antérieur Les viseurs tête haute, également appelés afficheurs tête haute, collimateurs tête haute ou systèmes de visualisation tête haute, encore connus sous le sigle HUD, de l'anglais HeadUp Display, sont des systèmes d'affichage en réalité augmentée qui permettent d'intégrer une information visuelle sur une scène réelle vue par un observateur. En pratique, de tels systèmes peuvent être placés dans la visière d'un casque, dans le cockpit d'un avion ou au sein de l'habitacle d'un véhicule. Ils sont ainsi positionnés à faible distance des yeux de l'utilisateur, par exemple à quelques centimètres ou dizaines de centimètres. Les informations visuelles sont fournies par un écran d'affichage. De façon classique, il s'agit d'un écran à tube cathodique. La tendance actuelle est de remplacer les écrans à tube cathodique des viseurs tête haute par des écrans d'affichage matriciels moins encombrants. Il serait souhaitable de pouvoir utiliser des écrans matriciels à diodes électro- B12128 - DD14061CV 2 luminescentes organiques qui comprennent des pixels d'affichage disposés en rangées et en colonnes. Toutefois, dans un viseur tête haute, l'écran d'affichage doit pouvoir fournir une luminance d'au moins 70000 candelas par mètre carré. Ceci peut correspondre à la fourniture de courants d'intensités trop élevées incompatibles avec le bon fonctionnement des écrans d'affichage à diodes électroluminescentes organiques classiques. Résumé Ainsi, un mode de réalisation prévoit un écran d'affichage matriciel comprenant successivement : un support ; au moins une première portion métallique ; un empilement de couches incluant des transistors ; et des diodes électroluminescentes organiques. Selon un mode de réalisation, la première portion métallique est connectée à au moins l'un des transistors. Selon un mode de réalisation, la première portion métallique s'étend en vis-à-vis de plusieurs pixels d'affichage. Selon un mode de réalisation, la première portion métallique s'étend en vis-à-vis de tous les pixels d'affichage. Selon un mode de réalisation, chaque pixel d'affichage comprend au moins l'un desdits transistors, la première portion métallique étant connectée audit transistor pour chaque pixel 25 d'affichage. Selon un mode de réalisation, la portion métallique est pleine. Selon un mode de réalisation, la portion métallique comprend des ouvertures traversantes. 30 Selon un mode de réalisation, l'écran comprend, en outre, une électrode reliée à la cathode de chaque diode électroluminescente, et au moins une deuxième portion métallique, au même niveau que la première portion métallique, connectée à l'électrode. B12128 - DD14061CV 3 Selon un mode de réalisation, la deuxième portion métallique s'étend le long d'un bord de la première portion métallique. Selon un mode de réalisation, l'écran comprend 5 plusieurs deuxièmes portions métalliques, chaque deuxième portion métallique s'étendant le long d'un bord de la première portion métallique et étant connectée à l'électrode. Selon un mode de réalisation, l'empilement comprend des troisièmes portions métalliques, l'épaisseur des troisièmes 10 portions métalliques étant strictement inférieure à l'épaisseur de la première portion métallique. Selon un mode de réalisation, les transistors comprennent des transistors à couches minces. Un mode de réalisation prévoit également un viseur 15 tête haute comprenant un écran d'affichage tel que défini précédemment. Un mode de réalisation prévoit également un procédé de réalisation d'un écran d'affichage matriciel comprenant les étapes successives suivantes : 20 - fournir un support ; - former sur le support au moins une première portion métallique ; - former, sur la première portion métallique, un empilement de couches incluant des transistors ; et 25 - former des diodes électroluminescentes organiques sur l'empilement. Selon un mode de réalisation, le procédé comprend, après l'étape de formation de l'empilement et avant l'étape de formation des diodes électroluminescentes organiques, l'étape de 30 dépôt d'une couche de planarisation sur l'empilement. Selon un mode de réalisation, les transistors sont réalisés en silicium polycristallin déposé à basse température ou technologie LTPS. Selon un mode de réalisation, la première portion 35 métallique est réalisée par un procédé damascène. B12128 - DD14061CV 4 Selon un mode de réalisation, le procédé comprend la réalisation d'au moins une reprise de contact entre l'un des transistors et la première portion métallique. Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 représente, sous la forme d'un schéma-10 bloc, un exemple de viseur tête haute ; la figure 2 représente, de façon partielle et schématique, le circuit équivalent d'un exemple de pixel d'affichage d'un écran matriciel à diodes électroluminescentes organiques ; 15 la figure 3 représente une coupe transversale, partielle et schématique, du pixel d'affichage de la figure 2 selon un exemple dans lequel le pixel d'affichage est réalisé avec des transistors à couches minces ; la figure 4 est une coupe transversale, partielle et 20 schématique, d'un mode de réalisation d'un écran matriciel à diodes électroluminescentes ; la figure 5 est une coupe de la figure 4 selon la ligne V-V ; la figure 6 est une coupe analogue à la figure 3 d'un 25 pixel d'affichage de l'écran de la figure 4 ; et la figure 7 est une coupe analogue à la figure 5, partielle et agrandie, d'une variante de l'écran d'affichage de la figure 4. Par souci de clarté, de mêmes éléments ont été 30 désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits, les diverses figures ne sont pas tracées à l'échelle. B12128 - DD14061CV Description détaillée Dans la suite de la description, sauf indication contraire, les termes "quasiment", "sensiblement", "environ" et "de l'ordre de" signifient "à 10 % près". 5 La figure 1 illustre, de façon schématique, le fonctionnement d'un viseur tête haute 5. Une lame semi-transparente 10 est placée entre l'oeil d'un utilisateur 12 et une scène à observer 14. Les objets de la scène à observer 14 sont généralement situés à l'infini ou à une 10 distance importante de l'observateur 12. La lame semi- 15 transparente 10 est inclinée selon un angle de 450 un axe reliant la scène 14 et l'observateur 12. permet de transmettre les informations provenant de à destination de l'observateur 12, sans altérer mations. par rapport La lame 10 la scène 14 ces infor- Un système de projection 15 est prévu pour projeter une image vue par l'observateur 12 à la même distance que l'image réelle de la scène 14 et la superposer à celle-ci. Ce système comprend un écran d'affichage 16 situé au point focal 20 objet d'un système optique 18. L'écran d'affichage 16 est commandé par un module de commande d'écran d'affichage 20 qui détermine les images à afficher, par exemple à partir de signaux fournis par des capteurs non représentés. Le système de projection 15 est placé perpendi- 25 culairement à l'axe reliant la scène 14 et l'observateur 12 de façon que le faisceau issu du système optique 18 atteigne la lame semi-transparente 10 perpendiculairement à cet axe. Le faisceau issu du système optique 18 atteint ainsi la lame semitransparente 10 avec un angle de 45° par rapport à sa surface et 30 est réfléchi vers l'observateur 12. L'image affichée sur l'écran 16 est collimatée à l'infini par le système optique 18. L'observateur 12 n'a pas à faire d'effort d'accommodation, ce qui limite la fatigue visuelle de ce dernier. La lame semitransparente 10 combine l'image de la scène 14 et l'image issue 35 du système de projection 15, d'où il résulte que l'observateur B12128 - DD14061CV 6 12 visualise une image comprenant l'image projetée superposée à l'image de la scène 14. L'écran d'affichage 16 est généralement un écran à tube cathodique. Il serait souhaitable de pouvoir utiliser un 5 écran matriciel à la place d'un écran à tube cathodique, notamment pour réduire l'encombrement de l'écran. On appelle pixel d'image, le plus petit élément d'une image numérique susceptible d'être affichée par l'écran matriciel 16. On appelle pixel d'affichage, le plus petit élément de l'écran 16 pour 10 afficher une image. Pour un écran couleur, l'affichage d'un pixel d'image peut nécessiter plusieurs pixels d'affichage, par exemple des pixels d'affichage rouge, vert et bleu. Les pixels d'affichage d'un écran matriciel sont régulièrement répartis en rangées et en colonnes. A titre d'exemple, un écran d'affichage 15 16 monochrome, utilisé dans un viseur tête haute, peut comprendre typiquement de 300 à 1500 rangées et de 300 à 1500 colonnes, par exemple 640 colonnes et 480 rangées. A titre d'exemple, tous les écrans adaptés à la norme d'affichage VGA (sigle anglais pour Video Graphics Array) peuvent être 20 envisagés. Il serait souhaitable de pouvoir utiliser un écran d'affichage matriciel à diodes électroluminescentes organiques, ou OLED (sigle anglais pour Organic Light-Emitting Diode) comme écran d'affichage 16 d'un viseur tête haute. 25 La figure 2 représente, de façon partielle et schématique, un exemple de pixel d'affichage 22 d'un écran matriciel OLED. Chaque pixel d'affichage 22 comprend une diode électroluminescente organique 32, deux transistors à effet de champ de type P TFT1 et TFT2, et un condensateur C. La cathode 30 de la diode 32 est reliée à une électrode de cathode Vc qui peut être commune à tous les pixels d'affichage 22 de l'écran. Pour chaque rangée de l'écran, une ligne de sélection V SELECTION est connectée à la grille du transistor TFT1 de tous les pixels d'affichage de la rangée. Pour chaque colonne de l'écran, une 35 ligne de transmission d'un signal de donnée VDATA est connectée B12128 - DD14061CV 7 à l'une des bornes de conduction du transistor TFT1 de chaque pixel d'affichage de la colonne. L'autre borne de conduction du transistor TFT1 est connectée à une armature du condensateur Cs et à la grille du transistor TFT2. Pour chaque colonne de l'écran, une ligne d'alimentation VDD est connectée, pour chaque pixel d'affichage 22 de la colonne, à l'autre armature du condensateur Cs et à une borne de conduction du transistor TFT2, l'autre borne de conduction du transistor TFT2 étant connectée à l'anode de la diode 32. L'activation du pixel d'affichage 22 comprend une phase de sélection et une phase d'émission. Pendant la phase de sélection, le transistor TFT1 est passant. Le condensateur Cs est chargé par le potentiel appliqué à la ligne VDATA qui dépend de l'intensité lumineuse d'émission souhaitée pour la diode 32. Pendant la phase d'émission, la ligne VDD est mise à un potentiel de référence haut et l'électrode de cathode Vc est mise à un potentiel de référence bas. Un courant circule dans la diode 32 dont l'intensité est commandée par le transistor TFT2 et dépend de la tension aux bornes du condensateur C. La figure 3 représente le pixel 22, vu selon une coupe transversale, dans le cas où les transistors TFT1 et TFT2 sont des transistors à couches minces. Chaque pixel d'affichage 22 comprend successivement du bas vers le haut : une zone 40 servant notamment de support à l'ensemble de l'écran ; une zone 42 comprenant les transistors TFT1 et TFT2 et les lignes conductrices VDATA, V SELECTION et VDD ; une zone 44 comprenant la diode 32 et l'électrode de 30 cathode Vc ; et une zone 46 servant notamment de revêtement de protection. On utilise de façon classique un substrat 50 pour réaliser la zone 40. Dans le présent exemple, le rayonnement 35 lumineux émis par les diodes 32 est destiné à être vu depuis le B12128 - DD14061CV 8 haut en figure 3. Le substrat 50 peut être en un matériau isolant ou conducteur. De préférence, le substrat 50 est en un matériau bon conducteur de la chaleur, par exemple un matériau semiconducteur pour faciliter l'évacuation de la chaleur produite par les transistors et les diodes, notamment du silicium, ou un matériau métallique. A titre d'exemple, les transistors de la zone 42 sont des transistors à couches minces. Les régions de source, de drain et de canal des transistors sont alors réalisées dans des couches minces d'un matériau semiconducteur ayant une épaisseur de l'ordre ou inférieure à une centaine de nanomètres, par exemple du silicium amorphe, du silicium microcristallin, du silicium polycristallin, du silicium monocristallin, du séléniure de cadmium, ou de l'oxyde de zinc. Tout type de procédé de fabrication de transistor à couches minces peut être mis en oeuvre. A titre d'exemple, lorsque le matériau semiconducteur est du silicium polycristallin, le procédé de fabrication des transistors à couches minces peut être un procédé à base de silicium polycristallin déposé à basse température ou procédé LTPS (Sigle anglais pour Low Temperature Polysilicium). Plus précisément, la zone 42 comprend : une couche isolante 52, par exemple en oxyde de silicium, recouvrant le substrat 50 ; des portions 54, 56 d'un matériau semiconducteur, notamment du silicium polycristallin ou amorphe, formées sur la couche 52. La portion 54 comprend des portions 58, 60 correspondant aux régions de source ou de drain du transistor TFT1, une portion 62 correspondant à la région de canal du transistor TFT1, et une portion 64 constituant une électrode inférieure du condensateur C. La portion 56 comprend des portions 66, 68 correspondant aux régions de source ou de drain du transistor TFT2 et une portion 70 correspondant à la région de canal du transistor TFT2 ; une couche diélectrique 72, par exemple en oxyde de 35 silicium, recouvrant les portions du matériau semiconducteur 54, B12128 - DD14061CV 9 56 et la couche 52, et servant d'isolant de grille 74 pour le transistor TFT1, de couche diélectrique 76 pour le condensateur Cs et d'isolant de grille 78 pour le transistor TFT2 ; des portions métalliques, formées sur la couche 5 diélectrique 72, notamment une portion métallique 80 formant la grille métallique du transistor TFT1, une piste métallique, non représentée, formant la ligne de sélection V SELECTION, une portion métallique formant l'électrode supérieure 82 du condensateur Cs, et une portion métallique 84 formant la grille 10 métallique du transistor TFT2 ; une couche diélectrique 86, par exemple en oxyde de silicium, recouvrant la couche diélectrique 72 et les portions métalliques 80, 82, 84 ; des vias métalliques, seuls quatre vias 88, 90, 92 et 15 94 étant visibles en figure 3, traversant les couches diélectriques 86 et 72 et venant au contact des régions 58, 60 de source et de drain du transistor TFT1, de l'électrode supérieure 82 du condensateur de stockage Cs, de la grille métallique 84 du transistor du transistor TFT2, des régions 66 20 et 68 de source et de drain du transistor TFT2 ; des pistes ou portions métalliques 96, 98, 100 et 102, formées sur la couche diélectrique 86 au contact des vias 88, 90, 92, 94, la piste métallique 102 formant notamment la ligne VDD et la piste métallique 96 formant la ligne VDATA ; 25 une couche isolante 104, également appelée couche de lissage ou couche de planarisation, recouvrant la couche isolante 86 et les pistes métalliques 96, 98, 100 et 102 et utilisée pour obtenir une face 105 plane sur laquelle est formée la diode électroluminescente 32. 30 A titre d'exemple, les pistes, les vias et les portions métalliques de la zone 42 sont réalisés en molybdène, en titane, en tungstène, en un alliage de tungstène et de molybdène ou en aluminium. A titre d'exemple, la zone 42 représentée en figure 3 35 est fabriquée par la formation de couches successives sur le B12128 - DD14061CV 10 substrat 50. A titre de variante, la zone 42 est formée sur un support intermédiaire puis est reportée sur le substrat 50, le support intermédiaire étant alors retiré. Une ouverture 106 est formée dans la couche 104 et 5 expose la portion métallique 100. La zone 44 comprend : une électrode d'anode 108 de la diode électroluminescente 32 recouvrant la couche 104 et s'étendant dans l'ouverture 106 de façon que l'électrode 108 soit connectée 10 électriquement à la région de drain 66 du transistor TFT2 ; une couche isolante 110 formée sur la couche 104 et une partie de l'électrode 108 ; une diode électroluminescente 112 formée sur l'électrode 108, pouvant elle-même comprendre un empilement de 15 plusieurs couches ; et une électrode de cathode 114 de la diode électroluminescente recouvrant la diode 112 et la couche isolante 110 et s'étendant sur la totalité de l'écran d'affichage. La cathode 114 est en un matériau conducteur et au moins en partie 20 transparent, par exemple une couche d'argent ayant une épaisseur comprise entre 10 et 25 nia. La zone 46 peut comprendre : un filtre coloré 116 recouvrant la cathode 114 ; et une couche de protection 118 recouvrant le filtre 25 coloré 116. En outre, une piste métallique recouvrant la couche isolante 86 est prévue à la périphérie de l'écran matriciel et est connectée à l'électrode de cathode 114. L'épaisseur des pistes métalliques prévues sur la 30 couche isolante 86 est, pour un écran à diodes électroluminescentes classique, généralement de l'ordre de quelques dixièmes de micromètres. De façon classique, la ligne d'alimentation VDD a une largeur de 10 gm pour un pixel d'affichage ayant une largeur de 40 gm et la piste métallique connectée à 35 l'électrode de cathode 104 a une largeur de 2 mm. B12128 - DD14061CV 11 Pour une application dans un viseur tête haute, la ligne d'alimentation VDD doit pouvoir transmettre plusieurs milliampères et le courant collecté par l'électrode de cathode peut atteindre plusieurs ampères. Pour un écran matriciel à diodes électroluminescents classique, avec les dimensions des pistes métalliques utilisées pour réaliser la ligne d'alimentation VDD, on obtiendrait des chutes de tension importantes sur la ligne VDD, ce qui pourrait nuire au bon fonctionnement de l'écran, notamment en raison de phénomènes de diaphonie. En outre, la piste métallique connectée à l'électrode de cathode devrait avoir une épaisseur de plusieurs micromètres, voire de plus de 10 gm pour avoir une résistance suffisamment faible, ce qui n'est pas envisageable. En effet, il n'est pas possible de former une diode électroluminescente organique sur une surface trop irrégulière induite par l'épaisseur des pistes métalliques sous-jacentes car les couches organiques de la diode sont très fines et généralement déposées par évaporation. Une surface trop irrégulière peut engendrer des discontinuités au niveau des couches organiques déposées et induire ainsi des courts-circuits entre anode et cathode. Il est donc nécessaire, si la surface est trop irrégulière, de déposer une couche de lissage, par exemple en polyimide, déposée notamment à la tournette, avant la formation des diodes. Mais plus les irrégularités de surface à combler sont importantes, plus cette couche de lissage doit être épaisse. Dans ces conditions, l'évacuation calorique vers le substrat peut être dégradée. Par ailleurs, le via de contact vers l'électrode à travers cette couche de lissage doit être d'autant plus grand que la couche à traverser est épaisse car il est difficile de faire un front raide de petite dimension dans une grosse épaisseur de matériau organique. Ceci engendre une perte de surface utile au niveau du pixel. Il est donc difficile d'utiliser des structures classiques d'écran matriciel à diodes électroluminescentes 35 organiques pour une application de viseur tête haute. B12128 - DD14061CV 12 Ainsi, un objet d'un mode de réalisation est de prévoir un écran matriciel à diodes électroluminescentes organiques palliant au moins en partie certains des inconvénients des écrans existants. Un autre objet est que la luminance de l'écran matriciel à diodes électroluminescentes est augmentée par rapport à un écran matriciel à diodes électroluminescentes organiques classique. Un autre objet est que l'épaisseur de la couche de 10 lissage 104 est réduite par rapport à un écran matriciel à diodes électroluminescentes classique. Un autre objet est que l'épaisseur des pistes métalliques situées sur la couche isolante 86 est réduite par rapport à un écran matriciel à diodes électroluminescentes 15 organiques classique. La présente invention consiste à réaliser les lignes d'alimentation VDD des pixels d'affichage et/ou les pistes métalliques connectées à l'électrode de cathode par des pistes conductrices, de préférence des pistes métalliques, différentes 20 de celles formées sur la couche isolante 86. Les figures 4 à 6 sont des vues en coupe d'un écran d'affichage 150 selon un mode de réalisation. En figure 4, la zone 46 n'est pas représentée. Par rapport à l'écran d'affichage représenté en figure 25 3, l'écran d'affichage 150 selon le présent mode de réalisation comprend, en outre, une zone supplémentaire 152 entre la zone 42 dans laquelle sont formés les transistors TFT1 et TFT2 et le substrat 50. La zone 152 comprend une couche isolante 154 et des portions métalliques 155 réalisées en surface de la couche 30 isolante 154. Selon un mode de réalisation, une couche supplémentaire peut être prévue entre ces portions métalliques et la couche isolante 154. A titre d'exemple, les portions métalliques 155 sont avantageusement en cuivre, mais elles peuvent être en d'autres 35 métaux, par exemple en aluminium. B12128 - DD14061CV 13 A titre d'exemple, si les portions métalliques 155 sont en cuivre, la couche supplémentaire sous-jacente est en Ti/TiN ou Ta/TaN, classiquement utilisée comme barrière de diffusion du cuivre. A titre d'exemple, l'épaisseur des portions métal- liques 155 est de 1 à 10 pin, par exemple 2 um et l'épaisseur de la partie de la couche isolante 154 interposée entre les portions métalliques 155 et le substrat 50 est d'environ 100 à 1000 nm. La partie de la couche isolante 154 interposée entre les portions métalliques 155 et le substrat 50 isole électriquement les portions métalliques 155 par rapport au substrat 50 dans le cas où le substrat est en un matériau conducteur de l'électricité. Dans le cas où le substrat 50 est en un matériau qui est un isolant électrique, les portions conductrices 155 peuvent être formées directement sur le substrat 50. Les portions métalliques 155 comprennent une portion métallique 156 comportant une zone centrale 157, visible en figure 5, s'étendant sensiblement sous la totalité de la zone 42 dans laquelle sont formés les transistors et se prolongeant par des plots de connexion 158. A titre d'exemple, la zone centrale 157 a, dans le plan de coupe de la figure 5, une section carrée dont le côté mesure, par exemple, de 10 mm à 200 mm, par exemple environ 70 mm, se prolongeant, à deux coins opposés, par deux plots de connexion 158. Chaque portion de connexion 158 est destinée, en fonctionnement, à être connectée à une source d'un potentiel de référence. Dans le présent mode de réalisation, la zone centrale 157 est une zone métallique continue. Les portions métalliques 155 comprennent, en outre, deux pistes métalliques 160, 162 qui s'étendent le long de deux côtés contigus de la zone centrale 157 et se rejoignent au niveau d'un plot de connexion 164. Les portions métalliques 155 comprennent, en outre, deux pistes métalliques 166, 168 qui s'étendent le long des deux autres côtés contigus de la zone centrale 157 et se rejoignent au niveau d'un plot de connexion B12128 - DD14061CV 14 170. A titre d'exemple, chaque piste métallique 160, 162, 166, 168 a une longueur de l'ordre de la dimension des côtés de l'écran, soit entre 10 mm à 200 mm, par exemple environ 70 mm, et une largeur de 1 mm à 10 mm, par exemple d'environ 2 mm. Comme cela est visible en figure 4, l'électrode de cathode 114 se prolonge latéralement pour être connectée à sa périphérie aux pistes métalliques 160, 162, 166, 168. La portion métallique 156 joue le rôle de la ligne d'alimentation VDD décrite précédemment. Comme cela est visible en figure 6, la zone 42 est réalisée de façon analogue à ce qui a été décrit précédemment en relation avec la figure 3 à la différence que la ligne d'alimentation VDD décrite précédemment n'est plus réalisée par une piste métallique formée sur la couche isolante 86 et que chaque pixel d'affichage comprend un via conducteur 172 traversant la couche isolante 52 pour venir connecter la région de source 56 du transistor de commande TFT2 à la portion métallique 156, comme cela est représenté en figure 4, ou traversant les couches isolantes 52 et 86 pour connecter l'électrode supérieure du condensateur Cs à la portion métallique 156. Selon un mode de réalisation, notamment lorsque les portions métalliques 155 sont en cuivre, les portions métalliques 155 sont réalisées selon un procédé de gravure analogue au procédé de gravure de type damascène mis en oeuvre notamment dans la fabrication de circuits intégrés. Selon un tel procédé, la couche isolante 154 est déposée sur le substrat 50. On réalise ensuite des ouvertures dans la couche isolante 154 aux emplacements prévus des portions métalliques 155, ces ouvertures ne s'étendant pas sur la totalité de l'épaisseur de la couche isolante 154. Une couche Ti/TiN ou Ta/TaN peut à ce stade éventuellement être déposée sur toute la surface. Puis une couche de cuivre, est déposée sur la totalité de la structure obtenue et pénètre en particulier dans les évidements. Une étape de planarisation mécano-chimique ou CMP (sigle anglais pour Chemical Mechanical Planarisation) est réalisée pour éliminer la B12128 - DD14061CV 15 partie superficielle de couche de cuivre jusqu'à atteindre la surface de la couche isolante 154 et délimiter les portions métalliques 155 dans les évidements. Selon un autre mode de réalisation, dans le cas où les 5 portions métalliques 155 sont dans un matériau qui peut être gravé par une gravure chimique, la formation des portions 155 peut comprendre le dépôt d'une couche métallique sur une couche isolante et la gravure de la couche métallique pour définir les portions métalliques 155. La couche 52 peut alors être formée 10 sur et entre les portions métalliques 155. Les pistes métalliques de l'écran d'affichage dans lesquelles circulent les courants d'intensités les plus élevées sont réalisées par les portions métalliques 155 dans le présent mode de réalisation, et non par des portions métalliques de la 15 zone 42 dans laquelle sont formés les transistors des pixels d'affichage. Les dimensions des portions 155 sont adaptées pour permettre la circulation de tels courants. En particulier, selon un mode de réalisation, l'épaisseur des portions métalliques 96, 98, 100, 102 de la zone 42 est faible, inférieur au micromètre, 20 typiquement de l'ordre de 0,1 ou 0,2 pin, ce qui n'induit pas une surface trop irrégulière. Il n'est alors pas nécessaire de déposer de couche de lissage 104 d'épaisseur trop importante qui nuirait à l'évacuation de calories à travers le substrat. On limite ainsi également les risques de courts-circuits au niveau 25 des diodes électroluminescentes. Ainsi, l'épaisseur des portions métalliques 96, 98, 100, 102 de la zone 42 est au moins deux fois, de préférence au moins 5 fois, plus préférentiellement au moins 10 fois, encore plus préférentiellement au moins 20 fois, plus petite que l'épaisseur des portions métalliques 155. On a 30 par exemple 2 gm d'épaisseur pour la zone 155 et 0,1 gm pour les pistes de la zone 42). La figure 7 représente un autre mode de réalisation de la portion métallique 156 dans lequel la zone centrale 157 est traversée par des ouvertures 174 remplies d'un matériau isolant 35 176 et disjointes les unes des autres. A titre d'exemple, les B12128 - DD14061CV 16 ouvertures 174 sont réparties en rangées et en colonnes. De façon avantageuse, le mode de réalisation représenté en figure 7 facilite la formation des portions métalliques 155. En effet, dans le cas où un procédé de gravure de type damascène est mis 5 oeuvre, il est généralement préférable d'avoir une densité sensiblement uniforme de portions métalliques et isolantes sur l'ensemble de la surface à traiter pour réduire les défauts de non planéité, et notamment la formation de profil en cuvette (en anglais "dishing") lors de l'étape de polissage mécano-chimique, 10 liée à la différence de vitesse de polissage entre les portions métalliques et isolantes. Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, chaque pixel d'affichage peut avoir une 15 structure différente de celle représentée en figure 3 et comprendre un nombre plus important de transistors. REVENDICATIONS1. Ecran d'affichage matriciel (16) comprenant successivement : un support (50) ; au moins une première portion métallique (156) ; un empilement de couches (52, 72, 86, 104) incluant des transistors (TFT1, TFT2) ; et des diodes électroluminescentes organiques (32). 2. Ecran selon la revendication 1, dans lequel la première portion métallique (156) est connectée à au moins l'un des transistors (TFT1, TFT2). 3. Ecran selon la revendication 1, dans lequel la première portion métallique (156) s'étend en vis-à-vis de plusieurs pixels d'affichage (22). 4. Ecran selon la revendication 3, dans lequel la 15 première portion métallique (156) s'étend en vis-à-vis de tous les pixels d'affichage (22). 5. Ecran selon la revendication 4, dans lequel chaque pixel d'affichage (22) comprend au moins l'un desdits transistors (TFT1, TFT2), la première portion métallique (156) 20 étant connectée audit transistor pour chaque pixel d'affichage. 6. Ecran selon l'une quelconque des revendications 1 à 5, dans lequel la portion métallique (156) est pleine. 7. Ecran selon l'une quelconque des revendications 1 à 5, dans lequel la portion métallique (156) comprend des 25 ouvertures traversantes (174). 8. Ecran selon l'une quelconque des revendications 1 à 7, comprenant, en outre, une électrode (114) reliée à la cathode de chaque diode électroluminescente (32), et au moins une deuxième portion métallique (160, 162, 166, 168), au même niveau 30 que la première portion métallique (156), connectée à l'électrode. 9. Ecran selon la revendication 8, dans lequel la deuxième portion métallique (160, 162, 166, 168) s'étend le long d'un bord de la première portion métallique (156).B12128 - DD14061CV 18 10. Ecran selon la revendication 8 ou 9, comprenant plusieurs deuxièmes portions métalliques (160, 162, 166, 168), chaque deuxième portion métallique s'étendant le long d'un bord de la première portion métallique (156) et étant connectée à l'électrode (114). 11. Ecran selon l'une quelconque des revendications 1 à 10, dans lequel l'empilement comprend des troisièmes portions métalliques (96, 98, 100, 102), l'épaisseur des troisièmes portions métalliques étant strictement inférieure à l'épaisseur de la première portion métallique (156). 12. Ecran selon l'une quelconque des revendications 1 à 10, dans lequel les transistors (TFT1, TFT2) comprennent des transistors à couches minces. 13. Viseur tête haute (5) comprenant un écran d'affichage (16) selon l'une quelconque des revendications 1 à 12. 14. Procédé de réalisation d'un écran d'affichage matriciel (16) comprenant les étapes successives suivantes : - fournir un support (50) ; former sur le support au moins une première portion métallique (156) ; - former, sur la première portion métallique, un empilement de couches (52, 72, 86, 104) incluant des transistors (TFT1, TFT2) ; et - former des diodes électroluminescentes organiques (32) sur l'empilement. 15. Procédé selon la revendication 14, comprenant, après l'étape de formation de l'empilement et avant l'étape de formation des diodes électroluminescentes organiques (32), l'étape de dépôt d'une couche de planarisation (104) sur l'empilement. 16. Procédé selon la revendication 14 ou 15, dans lequel les transistors (TFT1, TFT2) sont réalisés en silicium polycristallin déposé à basse température ou technologie LTPS.B12128 - DD14061CV 19 17. Procédé selon l'une des revendications 14 à 16, dans lequel la première portion métallique (156) est réalisée par un procédé damascène. 18. Procédé selon l'une des revendications 14 à 17, 5 comprenant la réalisation d'au moins une reprise de contact entre l'un des transistors (TFT1, TFT2) et la première portion métallique (156).