Brevet FR3009148A1 — publié le 20150130

PREAMPLIFICATEUR DE CHARGE DOMAINE TECHNIQUE DE L'INVENTION Le domaine technique de l'invention est celui des capteurs source de charge. La présente invention concerne un préamplificateur de charge pour convertir une charge électrique générée dans un capteur source de charge en un signal de tension. ARRIERE PLAN TECHNOLOGIQUE DE L'INVENTION Un capteur est généralement suivi d'un conditionneur assurant la conversion de la grandeur électrique en sortie du capteur en une grandeur électrique exploitable, généralement une tension. Dans le cas de mesures physiques à l'aide d'un capteur délivrant une charge électrique sous l'effet d'un signal à mesurer, aussi appelé « capteur source de charge », tel un capteur piézoélectrique, le conditionneur approprié est un préamplificateur de charge. En référence à la figure 1, un préamplificateur de charge comporte un amplificateur inverseur de phase Al, ici de type opérationnel, et un condensateur Cm, appelé « condensateur mémoire », collectant la charge délivrée par le capteur CAP. Le capteur CAP est représenté par une source de charge qc. Plus précisément, l'amplificateur opérationnel Al comporte une borne d'entrée inversée reliée à une sortie du capteur CAP, et une borne d'entrée non inverseuse reliée à une tension de référence. Le condensateur mémoire Cm est placé entre la borne d'entrée inverseuse et la borne de sortie de l'amplificateur opérationnel Al. On note que l'amplificateur inverseur de phase Al pourrait également être de type transconductance. La mesure de la tension aux bornes du condensateur mémoire Cm est proportionnelle à la quantité de charge qc générée par le capteur CAP, et indépendante de la capacité du capteur CAP et des câbles de liaison. La décharge, aussi appelée « remise à zéro », du condensateur mémoire stockant la charge électrique délivrée par le capteur, peut s'effectuer de façon permanente ou de façon impulsionnelle, périodique ou non, à l'aide d'un système de remise à zéro placé dans une boucle de contre-réaction de l'amplificateur de charge. On note qu'il importe d'éviter la saturation de l'amplificateur opérationnel et de maintenir une dynamique de mesure suffisante. Dans le cas d'une remise à zéro permanente, il est connu d'utiliser un système de remise à zéro comportant une résistance placée en parallèle du condensateur mémoire, permettant la décharge du condensateur mémoire. La valeur de la résistance doit être choisie très élevée pour réduire le bruit qu'elle apporte. En effet, le capteur a généralement un courant de fuite Ide dépendant de paramètres tels que la température, les conditions de polarisation électrique du capteur, les doses d'irradiation reçues, etc. Ce courant de fuite génère un bruit de grenaille de variance 2q1det, où q est la charge élémentaire d'un électron. Si la résistance a une valeur égale à 2kT/(q.ldet), soit 52MOhms pour lnA, la puissance du bruit de grenaille est doublée. Or une résistance de cet ordre de grandeur n'est pas réalisable sous forme de pure résistance passive pour des raisons dimensionnelles inadaptées aux circuits intégrés. En référence à la figure 2, on utilise classiquement des composants actifs SRZ polarisés à de très faibles courants, pour remplacer la résistance. Le composant actif SRZ génère un courant de décharge id contrôlé par les variations de la tension de sortie VspAc de l'amplificateur opérationnel Al. Dans le mode de réalisation de la figure 2, le composant actif SRZ est un transistor MOS, équivalent à un générateur de courant contrôlé en tension. Le courant de décharge id est contrôlé par l'écart entre la tension de sortie VspAc et une valeur de référence Vref, correspondant à la tension de sortie au repos du préamplificateur de charge. Le courant de décharge id délivré par le composant actif SRZ apporte au condensateur mémoire Cm une charge opposée à la charge générée par le signal et stockée dans le condensateur mémoire Cm. Cependant, l'élément actif ajoute des bruits à la mesure. En effet, le bruit d'un élément actif dépend directement du courant qui le traverse. En fonctionnement statique, c'est-à-dire en l'absence de signal, ces bruits dépendent des courants de polarisation de l'élément actif, qui sont minimalisés pour limiter la source de bruit. Mais en fonctionnement dynamique, c'est-à-dire après l'arrivée d'un signal, dès que la charge électrique correspondant au signal a commencé à être stockée sur le condensateur mémoire, le composant actif est activé et le courant de décharge qu'il fournit en entrée du préamplificateur de charge augmente. Ce courant de décharge atteint une valeur maximale sensiblement en même temps que la charge stockée dans le condensateur mémoire, éventuellement légèrement plus tard si le chemin électrique correspondant est plus lent que le circuit de charge du condensateur mémoire. Le courant traversant l'élément actif passe donc d'une valeur de repos faible à une valeur beaucoup plus grande nécessaire pour décharger le condensateur mémoire. Ce courant transitoire est source de bruit dont la variance croît avec l'amplitude dudit courant. On peut ainsi réaliser un système de remise à zéro peu bruyant en l'absence de signal, mais il n'est pas possible de maintenir cette propriété lors de la mesure d'un signal. Or ce bruit induit une fluctuation supplémentaire sur la mesure du signal et cette fluctuation est d'autant plus importante que le maximum de courant de décharge est proche de l'instant d'arrivée du signal à l'entrée de l'amplificateur de charge. DESCRIPTION GENERALE DE L'INVENTION L'invention propose un préamplificateur de charge permettant de limiter ce bruit. Selon un premier aspect, l'invention concerne essentiellement un préamplificateur de charge pour convertir une charge électrique générée dans un capteur source de charge en un signal de tension, comportant : - un amplificateur inverseur de phase comportant une entrée liée au capteur source de charge, - un condensateur mémoire connecté entre l'entrée et une sortie de l'amplificateur inverseur de phase, - un système de remise à zéro connecté à l'entrée de l'amplificateur inverseur de phase, pour fournir au condensateur mémoire un courant de décharge en fonction d'un signal de contrôle. En outre, le préamplificateur de charge comporte un élément de contrôle connecté entre le système de remise à zéro et la sortie de l'amplificateur inverseur de phase, et adapté pour fournir le signal de contrôle au système de remise à zéro, ledit signal de contrôle étant proportionnel à l'écart entre la tension de sortie de l'amplificateur inverseur de phase et une tension de référence, ledit coefficient de proportionnalité étant inférieur à un pour des hautes fréquences. Outre les caractéristiques principales qui viennent d'être mentionnées dans le paragraphe précédent, le dispositif selon l'invention peut présenter une ou plusieurs caractéristiques complémentaires parmi les suivantes, considérées individuellement ou selon les combinaisons techniquement possibles : - ledit coefficient de proportionnalité est supérieur à un pour des basses fréquences - le préamplificateur de charge comporte un amplificateur à transconductance modifié comportant : o un élément résistif o un premier transistor à effet de champ d'un premier type, la grille et le drain du premier transistor étant reliés o un deuxième transistor à effet de champ de même type que le premier transistor, les sources du premier transistor et du deuxième transistor étant à un même potentiel fixe, les grilles du premier transistor et du deuxième transistor étant connectées via l'élément résistif o un condensateur connecté entre la grille et le drain du deuxième transistor - l'élément résistif comporte un deuxième amplificateur à transconductance, polarisé par un courant faible - le préamplificateur de charge comporte : o une source de courant continu o un troisième transistor à effet de champ de type complémentaire au premier transistor, tel que : ^ le drain du troisième transistor est connecté au drain du premier transistor ^ la source du troisième transistor est connectée à la source de courant ^ la grille du troisième transistor est soumise à la tension de sortie de l'amplificateur inverseur de phase o un quatrième transistor à effet de champ de type complémentaire au premier transistor, tel que : ^ le drain du quatrième transistor est connecté au drain du deuxième transistor ^ la source du troisième transistor est connectée à la source de courant ^ la grille du troisième est soumise à la tension de référence - le système de remise à zéro comporte un transistor à effet de champ dont la source est connectée au drain du deuxième transistor - le système de remise à zéro comporte un transistor bipolaire dont l'émetteur est connecté au drain du deuxième transistor - le système de remise à zéro est polarisé par un courant de fuite du capteur. On entend par « type » de transistor, un transistor à canal N ou à canal P. Un transistor à canal N et un transistor à canal P sont dits de type complémentaire. L'invention et ses différentes applications seront mieux comprises à la lecture de la description qui suit et à l'examen des figures qui l'accompagnent. BREVE DESCRIPTION DES FIGURES Les figures ne sont présentées qu'à titre indicatif et nullement limitatif de l'invention. Les figures montrent : - à la figure 1, déjà décrite, un préamplificateur de charge selon l'art antérieur - à la figure 2, déjà décrite, un préamplificateur de charge avec une fonction de remise à zéro selon l'art antérieur - à la figure 3, un préamplificateur de charge avec une fonction de remise à zéro, selon un mode de réalisation de l'invention - à la figure 4, des modules permettant la fonction de remise à zéro, selon un mode de réalisation de l'invention. DESCRIPTION DETAILLEE D'AU MOINS UN MODE DE REALISATION DE L'INVENTION La figure 3 montre un préamplificateur de charge PAC selon un mode de réalisation de l'invention. Le préamplificateur de charge PAC comporte une entrée E connectée à une sortie d'un capteur CAP source de charge, et une sortie S connectée à un dispositif d'acquisition ACQ de tension. Le préamplificateur de charge PAC comporte : - un amplificateur inverseur de phase Al comportant : o une entrée liée à l'entrée E du préamplificateur de charge PAC, c'est-à-dire liée au capteur CAP source de charge o une sortie liée à la sortie S du préamplificateur de charge PAC, c'est-à-dire liée au dispositif d'acquisition ACQ de tension - un condensateur mémoire Cm comportant : o une première borne connectée à l'entrée E du préamplificateur de charge PAC o une deuxième borne connectée à la sortie S du préamplificateur de charge PAC - un système de remise à zéro SRZ comportant : o une sortie connectée à l'entrée E du préamplificateur de charge PAC, o une entrée connectée à un élément de contrôle CTL - l'élément de contrôle CTL comportant : o une sortie connectée à l'entrée du système de remise à zéro o une première entrée connectée à la sortie S du préamplificateur de charge PAC o une deuxième entrée soumise à une tension de référence Vref Tel que décrit précédemment, l'amplificateur inverseur de phase Al est de type opérationnel (voir figure 1) ou bien de type transconductance. Le condensateur mémoire Cm, connecté en contre-réaction entre l'entrée E et la sortie S de l'amplificateur inverseur de phase, forme un intégrateur de Miller. Le système de remise à zéro SRZ fournit un courant de décharge id au condensateur mémoire Cm. Dans un mode de réalisation, le système de remise à zéro SRZ est réalisé à l'aide de transistors. Enfin, l'élément de contrôle CTL régule la tension de sortie VSPAC de l'amplificateur inverseur de phase Al à la tension de référence Vref. La figure 4 montre un mode de réalisation d'un système de remise à zéro SRZ et d'un élément de contrôle CTL selon un mode de réalisation de l'invention. Le système de remise à zéro SRZ est dans le cas présent un transistor MOSFET canal P, monté en grille commune. Dans un autre mode de réalisation, le système de remise SRZ à zéro est un transistor MOSFET, canal Pou canal N, monté en source commune. Dans un autre mode de réalisation, le système de remise à zéro SRZ est un transistor bipolaire NPN ou PNP, monté en émetteur commun. Dans un autre mode de réalisation, le système de remise à zéro SRZ est un transistor bipolaire NPN ou PNP, monté en base commune. Dans un mode de réalisation décrit, le système de remise à zéro SRZ est polarisé par le courant de fuite du capteur CAP, présent en entrée du préamplificateur de charge PAC. Dans un autre mode de réalisation, le système de remise à zéro SRZ est polarisé par une source de courant dédiée. Le système de remise à zéro SRZ fournit un courant de décharge id contrôlé par un signal de contrôle Sg fourni par l'élément de contrôle CTL. Dans le mode de réalisation décrit, l'élément de contrôle CTL est un amplificateur à transconductance modifié à l'aide d'un réseau résistance-capacité. Plus précisément, l'amplificateur à transconductance comporte : - une source de courant continu lo - un premier transistor MP1 à effet de champ à canal P - un deuxième transistor MP2 à effet de champ à canal P - un troisième transistor MN3 à effet de champ à canal N - un quatrième transistor MN4 à effet de champ à canal N - un élément résistif R - un condensateur C. Il est évident que le fonctionnement ne serait pas modifié si on choisissait les transistors différemment. En effet, le premier transistor MP1 et le deuxième transistor MP2 pourraient être de type à canal N ; le troisième transistor MN3 et le quatrième transistor MN4 seraient alors de type à canal P. Il suffit en effet que les deux groupes de transistors soient de type complémentaire. Le premier transistor MP1 et le deuxième transistor MP2 sont montés en miroir de courant modifié : - la grille et le drain du premier transistor MP1 sont connectés - la source du premier transistor MP1 et la source du deuxième transistor MP2 sont à un même potentiel fixe VDD - la grille du premier transistor MP1 et la grille du deuxième transistor MP2 sont reliées par l'intermédiaire de l'élément résistif R. On note que l'élément résistif R isole le premier transistor MP1 du second transistor MP2, alors qu'ils sont reliés dans un montage en miroir de courant classique. - le drain du premier transistor MP1 est connecté à la source de courant par l'intermédiaire du troisième transistor MN3 - le drain du deuxième transistor MP2 est connecté à la source de courant par l'intermédiaire du quatrième transistor MN4. - la grille et le drain du deuxième transistor MP2 sont connectés par l'intermédiaire du condensateur C. Plus précisément : - le drain du troisième transistor MN3 est connecté au drain du premier transistor MP1 - la source du troisième transistor MN3 est connectée à la source de courant lo - le drain du quatrième transistor MN4 est connecté au drain du deuxième transistor MP2 - la source du quatrième transistor MN4 est connectée à la source de courant lo. De plus : - la grille du troisième transistor MN3 est soumise à la tension de sortie VSPAC de l'amplificateur inverseur de phase Al - la grille du troisième transistor MN3 est soumise à la tension de référence Vref. Ainsi, la tension en sortie de l'amplificateur à transconductance est proportionnelle à l'écart entre la tension de sortie VspAc de l'amplificateur inverseur de phase AI, et la tension de référence Vref. La tension en sortie de l'amplificateur à transconductance est le signal de contrôle Sg appliqué au système de remise à zéro SRZ. Mais le coefficient de proportionnalité varie en fonction de la fréquence, comme le montre le diagramme en gain de Bode de l'élément de contrôle CTL, représenté à la figure 5. En basses fréquences, c'est-à-dire en régime statique, c'est-à-dire en l'absence de détection, le gain gdB de l'élément de contrôle est élevé. Dans le cas présent, il est de 36 décibels. Puis, à partir d'une certaine fréquence fo, le gain gdB chute avant de se rétablir à une valeur inférieure à un, dans le cas présent -12 décibels. L'élément de contrôle CTL se comporte donc comme un amplificateur en basses fréquences, et comme un atténuateur dans une bande de fréquences plus élevées. En effet, en basses fréquences, le condensateur C est équivalent à un circuit ouvert, tandis qu'en hautes fréquences, le condensateur C est équivalent à un circuit fermé. En hautes fréquences, la grille et le drain du deuxième transistor MP2 sont donc au même potentiel. Le deuxième transistor MP2 se comporte alors comme une résistance de charge de valeur connue et maîtrisable en fixant le courant lo débité par la source de courant. On note qu'à partir d'une certaine fréquence, le gain chute à nouveau : cela est dû à la présence de capacités parasites non représentées sur la figure et aux limites de mobilité des porteurs de charge dans les matériaux des transistors. Le comportement d'amplificateur et d'atténuateur en fonction des fréquences est avantageux. En effet, un gain gdB élevé permet d'avoir une meilleure précision de régulation de la tension VSPAC en sortie de l'amplificateur inverseur de phase Al. De plus, un gain gdB faible permet de limiter le pic de courant id en sortie du système de remise à zéro SRZ. Plus précisément, après l'arrivée d'un signal issu du capteur CAP, pour assurer une décharge du condensateur mémoire Cm qui limite le bruit transitoire, l'élément de contrôle CTL fournit au système de remise à zéro SRZ une fraction de l'écart entre la tension de sortie VSPAC de l'amplificateur inverseur de phase Al et la tension de référence Vref- L'élément de contrôle CTL agit donc comme un atténuateur de tension, ce qui limite la valeur maximale atteinte par le courant de décharge id par rapport à la situation de l'art antérieur dans laquelle l'écart entre la tension de sortie VspAc de l'amplificateur inverseur et la tension de référence Vref est directement appliqué avec un gain égal ou supérieur à un. De plus, pour assurer une précision suffisante de régulation statique de la tension en sortie VSPAC de l'amplificateur inverseur de phase Al, c'est-à-dire s'assurer que la tension de sortie VspAc de l'amplificateur inverseur de phase Al soit voisine de la tension de référence Vref en l'absence de détection, le gain de l'élément de contrôle CTL en basse fréquence augmente quand la fréquence diminue. L'élément de contrôle CTL permet donc : - de contrôler la tension de sortie VSPAC de l'amplificateur inverseur de phase Al pour qu'elle soir proche de la tension de référence Vref en régime statique - de contrôler le courant id fourni par le système de remise à zéro SRZ afin de le limiter en régime dynamique. L'élément de contrôle CTL permet ainsi d'asservir la tension de sortie VspAc de l'amplificateur inverseur de phase Al à une tension de référence Vref qui, après l'arrivée d'un signal, assure le retour à la tension de référence Vref en réduisant le bruit indissociable de cette opération. REVENDICATIONS1- Un préamplificateur de charge (PAC) pour convertir une charge électrique générée dans un capteur (CAP) source de charge en un signal de tension (VspAc), comportant : - un amplificateur inverseur de phase (AI) comportant une entrée (E) liée au capteur (CAP) source de charge, - un condensateur mémoire (Cm) connecté entre l'entrée (E) et une sortie (S) de l'amplificateur inverseur de phase (AI), - un système de remise à zéro (SRZ) connecté à l'entrée (E) de l'amplificateur inverseur de phase (AI), pour fournir au condensateur mémoire (Cm) un courant de décharge (id) en fonction d'un signal de contrôle (Sg), caractérisé en ce qu'un élément de contrôle (CTL) est connecté entre le système de remise à zéro (SRZ) et la sortie (S) de l'amplificateur inverseur de phase (AI), et est adapté pour fournir le signal de contrôle (Sg) au système de remise à zéro (SRZ), ledit signal de contrôle (Sg) étant proportionnel à l'écart entre la tension de sortie (VSpAC) de l'amplificateur inverseur de phase (AI) et une tension de référence (Vref), ledit coefficient de proportionnalité étant inférieur à un dans une bande de hautes fréquences. 2- Un préamplificateur de charge (PAC) selon la revendication précédente, caractérisé en ce que ledit coefficient de proportionnalité est supérieur à un pour des basses fréquences. 3- Un préamplificateur de charge (PAC) selon l'une des revendications précédentes, comportant un amplificateur à transconductance modifié comportant : - un élément résistif (R) - un premier transistor (MP1) à effet de champ d'un premier type, la grille et le drain du premier transistor (MP1) étant reliés- un deuxième transistor (MP2) à effet de champ de même type que le premier transistor (MP1), les sources du premier transistor (MP1) et du deuxième transistor (MP2) étant à un même potentiel fixe, les grilles du premier transistor (MP1) et du deuxième transistor (MP2) étant connectées via l'élément résistif (R) - un condensateur (C) connecté entre la grille et le drain du deuxième transistor (MP2). 4- Un préamplificateur de charge (PAC) selon la revendication précédente, caractérisé en ce que l'élément résistif (R) comporte un deuxième amplificateur à transconductance, polarisé par un courant faible. 5- Un préamplificateur de charge (PAC) selon l'une des revendications 3 à 4, comportant : - une source de courant continu (le) - un troisième transistor (MN3) à effet de champ de type complémentaire au premier transistor (MP1), tel que : o le drain du troisième transistor (MN3) est connecté au drain du premier transistor (MP1) o la source du troisième transistor (MN3) est connectée à la source de courant (le) o la grille du troisième transistor (MN3) est soumise à la tension de sortie (vspAc) de l'amplificateur inverseur de phase (AI) - un quatrième transistor (MN4) à effet de champ de type complémentaire au premier transistor (MP1), tel que : o le drain du quatrième transistor (MN4) est connecté au drain du deuxième transistor (MP2) o la source du troisième transistor (MN3) est connectée à la source de courant (Io) o la grille du troisième transistor (MN3) est soumise à la tension de référence (Vref). 6- Un préamplificateur de charge (PAC) selon l'une des revendications 3 à 5, caractérisé en ce que le système de remise à zéro (SRZ) comporte un transistor à effet de champ dont la source est connectée au drain du deuxième transistor (MP2). 7- Un préamplificateur de charge (PAC) selon l'une des revendications 3 à 5, caractérisé en ce que le système de remise à zéro (SRZ) comporte un transistor bipolaire dont l'émetteur est connecté au drain du deuxième transistor (MP2). 8- Un préamplificateur de charge (PAC) selon l'une des revendications précédentes, caractérisé en ce que le système de remise à zéro (SRZ) est polarisé par un courant de fuite du capteur (CAP).