Brevet FR3007579A1 — publié le 20141226

B12760 - 13-GR2C0-0502FR01 1 ELÉMENT DE CAPTEUR D'IMAGE Domaine La présente invention concerne de façon générale les circuits électroniques et, plus particulièrement, la réalisation d'un pixel pour dispositif d'acquisition d'image. Exposé de l'art antérieur Les capteurs d'image basés sur des matrices de photodiodes définissant des pixels d'image sont de plus en plus répandus. On associe souvent le terme pixel, qui se réfère en principe à l'image, à l'élément unitaire d'un capteur d'image, c'est-à-dire à une photodiode. Dans certaines applications, on cherche à réaliser des pixels de grande taille (pouvant atteindre quelques dizaines de micromètres de côté, voire plus). On a déjà proposé de simuler un pixel de grande taille au moyen de plusieurs pixels interconnectés. Toutefois, cela ne permet pas d'obtenir la dynamique et la sensibilité que l'on peut espérer atteindre en augmentant la taille de la photodiode d'un pixel. Résumé Un mode de réalisation de la présente description vise 20 à proposer une nouvelle structure d'élément de capteur d'image qui pallie tout ou partie des inconvénients des éléments usuels. B12760 - 13-GR2C0-0502FR01 2 Un autre mode de réalisation de la présente description vise à proposer un élément de capteur d'image particulièrement adapté à une taille importante, typiquement supérieure à quelques dizaines de micromètres. Un autre objet d'un mode de réalisation de la présente description vise à proposer une solution ne nuisant pas à la rapidité de traitement des signaux. Un autre objet d'un mode de réalisation de la présente description est de proposer une structure compatible avec les 10 traitements habituels des signaux produits par la photodiode. Pour atteindre tout ou partie de ces objets ainsi que d'autres, on prévoit un élément de capteur d'image comportant au moins quatre régions chacune associée en son centre à une grille de transfert, lesdites grilles de transfert étant inter- 15 connectées en un noeud unique. Selon un mode de réalisation, l'élément comprend en outre au moins un transistor de réinitialisation et au moins un transistor monté en source suiveuse. Selon un mode de réalisation, l'élément comprend en 20 outre au moins un transistor de lecture. Selon un mode de réalisation, chaque région a une taille de quelques micromètres de côté. Selon un mode de réalisation, les grilles de transfert ont des formes octogonales. 25 Selon un mode de réalisation, on prévoit également un capteur d'image comprenant un réseau matriciel d'éléments. Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes 30 de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 représente le schéma électrique d'un mode de réalisation d'un élément de capteur d'image auquel s'applique la présente description ; B12760 - 13-GR2C0-0502FR01 3 la figure 2 est une vue de dessus illustrant un exemple de topographie usuelle d'un élément de capteur d'image ; la figure 3 représente la topographie d'un mode de réalisation d'un élément de capteur d'image ; la figure 4 représente le schéma électrique équivalent du pixel de la figure 3 ; la figure de réalisation d'un la figure 10 zone centrale d'une la figure mode de réalisation 5 représente la topographie d'un autre mode élément de capteur d'image ; 6 est un agrandissement schématique d'une région du pixel de la figure 5 ; et 7 illustre, de façon très schématique, un d'un capteur d'image. Description détaillée De mêmes éléments ont été désignés par de mêmes 15 références aux différentes figures. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et seront détaillés. En particulier, les étapes de fabrication des éléments de capteur d'image en matrice pour réaliser un capteur ou un dispositif d'acquisition 20 d'image n'ont pas été détaillées, les modes de réalisation décrits étant compatibles avec les techniques couramment utilisées dans l'industrie microélectronique. De plus, la génération des signaux de commande et l'exploitation des signaux fournis par le capteur d'image et ses éléments n'ont pas non 25 plus été détaillées, les modes de réalisation décrits étant là encore compatibles avec les techniques usuelles. On utilisera parfois le terme pixel pour désigner un élément d'un capteur d'image, c'est-à-dire un circuit élémentaire traité, du point de vue de l'image exploitée, comme un pixel de celle-ci. 30 Dans la description qui suit, sauf indication contraire, on utilise des qualificatifs de position (droite, gauche, haut, bas, etc.) et d'orientation (vertical, horizontal, oblique dessus, dessous, etc.) en considérant arbitrairement l'orientation des figures. Sauf indication contraire, les B12760 - 13-GR2C0-0502FR01 4 expressions approximativement, sensiblement et de l'ordre de, signifient à 10 pourcent près. La figure 1 représente le schéma électrique d'un exemple de pixel 1 dit à quatre transistors (41) ou à grille de 5 transfert. Une photodiode (jonction PN) a son anode électriquement connectée à la masse et sa cathode reliée, par l'intermédiaire d'un transistor Ni, généralement MOS à canal N, à un noeud SN de détection (sense node). Le noeud SN est destiné 10 à stocker temporairement un niveau de potentiel représentatif des charges reçues par la photodiode sous l'effet de l'éclairement. Ce noeud SN est relié à la grille d'un transistor N2, généralement MOS à canal N, monté en source suiveuse, entre une borne 12 d'application d'un potentiel d'alimentation (VDD) 15 et un transistor N3, généralement MOS à canal N, de lecture. La source du transistor N3 est connectée à un conducteur 14 de colonne (COL) et reçoit, sur sa grille, un signal de commande READ en lecture. Pour réinitialiser le pixel entre deux périodes d'intégration et de lecture, le noeud SN est, par ailleurs, 20 connecté par l'intermédiaire d'un transistor N4 de réinitia- lisation, généralement MOS à canal N, à une borne 12' d'application d'un potentiel VRT de réinitialisation. La grille du transistor N4 reçoit un signal RST de commande en réinitialisation. Le plus souvent, les bornes 12 et 12' sont 25 confondues, les potentiels VRT et VDD étant identiques. L'ensemble de l'élément est entouré d'une tranchée d'isolement STI (Shallow Trench Isolation) ou DTI (Deep Trench Isolation), séparant le pixel des pixels voisins dans l'arrangement matriciel formant le capteur d'image. 30 Le fonctionnement d'un pixel tel qu'illustré en figure 1 est usuel. On fixe une période d'intégration pendant laquelle la diode PD accumule des charges. Puis, le transistor Ni (généralement appelé grille de transfert) est rendu passant pour transférer les charges au noeud SN, les transistors N4 et N3 35 étant ouverts. La lecture du potentiel sur le noeud SN B12760 - 13-GR2C0-0502FRO1 s'effectue en rendant passant le transistor N3. En fin de lecture, le noeud SN est réinitialisé au potentiel VRT par le transistor N4. La figure 2 représente un exemple de topographie d'un 5 pixel du type de celui représenté en figure 1. La photodiode est réalisée sous la forme d'une jonction de surface carrée. La grille G1 du transistor Ni s'étend le long d'un côté de la photodiode (par exemple le côté droit) et est reliée par un conducteur vertical à une ligne de commande horizontale d'application d'un signal de commande TG. Les trois autres transistors N2, N3 et N4 sont disposés sur un autre côté de la photodiode. Les grilles respectives des transistors N2, N3 et N4 ont été référencées G2, G3 et G4. Dans l'exemple de la figure 2, on suppose que les bornes 12 et 12' sont confondues c'est-à-dire que le potentiel appliqué au drain D2 du transistor N2 est identique au potentiel appliqué au drain D4 du transistor N4. Les sources respectives des transistors N3 et N4 ont été référencées S3 et S4. Dans certaines réalisations, le transistor N3 est omis et la commande en lecture est obtenue par une modulation du signal appliqué sur le drain D2 du transistor N2 qui, dans ce cas, n'est pas identique au potentiel VRT (bornes 12 et 12' distinctes). Une topographie telle qu'illustrée par la figure 2 25 convient généralement pour des pixels ayant une taille jusqu'à quelques micromètres. Pour des pixels de taille plus importante, cette topographie pose plusieurs problèmes. D'une part, le temps de transfert entre les régions de la photodiode qui sont éloignées de la grille de transfert et le 30 noeud SN devient trop long par rapport à la fréquence des périodes d'intégration. De plus, la taille de la grille de transfert devient vite démesurée. Or, plus le transistor Ni a une taille importante, plus la surface disponible pour capter la lumière est réduite pour une taille de pixel donnée. B12760 - 13-GR2C0-0502FR01 6 On a déjà proposé d'améliorer la canalisation des charges vers la grille de transfert en jouant sur le dopage de l'anode de la photodiode. Toutefois, cette technique s'avère insuffisante lorsque la taille augmente de trop. Une autre difficulté est de préserver un facteur de transfert de charge élevé (CVF, Charge to Voltage Factor). Ce facteur dépend essentiellement de la valeur de la capacité parasite CSN illustrée en pointillés en figure 1 représentant la capacité du noeud de détection. Plus cette capacité est importante, plus le facteur de transfert est faible. Or, en augmentant la longueur de la grille de transfert au niveau de la photodiode, on accroît également la valeur de la capacité CSN et on dégrade donc le facteur de transfert CVF. En outre, en augmentant la taille des régions des 15 transistors et de la grille de transfert en périphérie d'une photodiode, on nuit à la symétrie du pixel, donc à l'efficacité du dispositif d'acquisition d'image réalisé. Les inventeurs prévoient de réaliser une topographie particulière dans laquelle plusieurs grilles de transfert sont 20 réparties dans le pixel (dans la photodiode). La figure 3 représente un mode de réalisation d'une topographie d'un élément de capteur d'image. Selon ce mode de réalisation, un pixel 1 comporte quatre régions 11, 12, 13 et 14 ayant chacune, en son centre, un transistor de transfert Ni. 25 Toutes les régions partagent trois autres transistors : N2, monté en source suiveuse, N3 de lecture et N4 de réinitialisation. Ces transistors N2, N3 et N4 sont de préférence réalisés approximativement à l'extrémité du pixel 1 dans la direction horizontale ou verticale. Par exemple, dans la 30 structure représentée par la figure 3, les transistors N2, N3 et N4 sont réalisés dans un coin de la région 13. Le noeud de détection SN est commun à toutes les régions et est donc constitué d'un conducteur reliant les régions actives des transistors Ni aux transistors N2, N3 et N4. Le conducteur 24 35 relie les noeuds de détection des centres des différentes B12760 - 13-GR2C0-0502FR01 7 régions 11, 12, 13 et 14 à la zone 35 intégrant en périphérie les transistors N2, N3 et N4. Le conducteur 25 relie les grilles de transfert G1 à leur commande horizontale située en périphérie du pixel. Selon un mode de réalisation préféré, les différentes grilles G1 des transistors Ni ont une forme annulaire, de préférence octogonale, de façon à présenter des tronçons perpendiculaires ou diagonaux de chaque région 11, 12, 13, 14. Un tel mode de réalisation, de préférence octogonal, de la grille de transfert améliore considérablement le facteur de transfert de charge de la structure tout en réduisant la valeur de la capacité parasite CSN. En particulier, pour une taille de pixel donnée, la longueur de la grille de transfert G1 est inférieure à celle qu'il serait nécessaire de réaliser dans une structure du type de celle de la figure 2. Selon un mode de réalisation simplifié, les transistors N2, N3 et N4 reprennent la structure illustrée en relation avec la figure 2. La différence par rapport à cette structure est que le conducteur 24 du noeud de détection est distribué pour rejoindre les centres respectifs des quatre régions 11 à 14. Pour favoriser l'écoulement des charges depuis les différentes régions de la photodiode jusqu'à la grille de transfert, on prévoit une adaptation des niveaux de dopage afin de créer des canaux d'écoulement de charge (30, figure 3). Les canaux ont, par exemple, une fo= conique s'élargissant vers la grille de transfert. On pourra toutefois prévoir des canaux rectilignes voir des canaux multi-doigts. La figure 4 représente le schéma électrique équivalent de la topographie de la figure 3. On a symbolisé les régions sous la forme de photodiodes séparées. Toutefois, on notera que dans la figure 3, l'ensemble du pixel est entouré par un unique caisson ou tranchée d'isolement STI ou DTI. Les régions constituant les photodiodes n'étant pas séparées les unes des autres. L'élément 1 est réalisé à l'intérieur d'une tranchée B12760 - 13-GR2C0-0502FRO1 8 d'isolement STI ou DTI de forme carrée, délimitant la photodiode, donc le pixel, par rapport aux pixels voisins. On notera donc que les quartiers entourant chaque transistor Ni ne sont également pas isolés les uns des autres. Par rapport à une réalisation telle que proposée dans le document US-A-2011/0180689, une différence est donc que, dans la réalisation de la figure 3, on est en présence d'une unique photodiode et non de plusieurs photodiodes connectées en parallèle. La figure 5 représente une topographie d'un autre mode de réalisation selon lequel l'élément l' comporte seize régions 10, donc seize grilles de transfert (seize transistors N1). On notera ici que le nombre de régions est à adapter en fonction de la taille du pixel. La figure 6 est un agrandissement schématique d'une zone centrale (transistor Ni) d'une région 10. Comme pour la figure 3, les différentes grilles G1 des transistors Ni ont de préférence une forme annulaire, de préférence octogonale, de façon à présenter des tronçons 20 perpendiculaires ou diagonaux de chaque région 10. Les connexions électriques respectent le schéma électrique de la figure 4 et ressortent mieux de la vue agrandie de la figure 6. Par exemple, les régions actives 20 du transistor Ni sont interconnectées par deux pistes verticales 21 25 et 23 reliées par une piste horizontale 24 définissant le noeud SN. Le signal TG est appliqué sur la grille G1 à l'aide d'un conducteur horizontal 25. A la différence d'une topographie dans laquelle la grille de transfert serait susceptible d'être partagée entre 30 plusieurs pixels en étant réalisée au centre de la structure, on est ici en présence d'une unique photodiode, la tranchée d'isolement STI ou DTI étant périphérique à l'ensemble de la structure. En figure 5, on a illustré partiellement (dans le 35 sous-pixel du coin inférieur droit la présence de quatre B12760 - 13-GR2C0-0502FR01 9 microlentilles 32 de focalisation sur les quatre quartiers de la région. Les microlentilles sont centrées sur les quartiers respectifs de chaque région 10 et non sur le centre du sous-pixel faute de quoi, la focalisation interviendrait dans la zone 5 centrale dépourvue de zone active de la photodiode. Cette figure fait ressortir un avantage de cette topographie qui est de rendre un pixel de dimensions importantes (plusieurs dizaines de lm de côté) compatible avec l'utilisation de plusieurs microlentilles de focalisation. On améliore ainsi la sensibilité 10 du pixel. La figure 7 représente un exemple d'arrangement matriciel de pixels tels qu'illustrés par la figure 3. Pour simplifier la représentation, les différents conducteurs en lignes et en colonnes n'ont pas été illustrés en figure 5. On a 15 symbolisé les ensembles de trois transistors par des blocs référencés N. Les modes de réalisation décrits ci-dessus permettent d'augmenter considérablement la taille des pixels sans nuire au facteur de transfert de charge ni au rapport d'encombrement des 20 transistors par rapport à la photodiode. En particulier, la symétrie obtenue dans la structure proposée est particulièrement avantageuse. Un autre avantage des modes de réalisation décrits est qu'ils sont compatibles avec les générations et exploitations 25 usuelles des signaux de commande d'un pixel. Un autre avantage des modes de réalisation qui ont été décrits est qu'ils sont en outre compatibles avec les technologies de fabrication habituelles des capteurs d'image. A titre d'exemple particulier ou de réalisation, la 30 taille d'un pixel réalisable par la structure illustrée en relation avec les figures 3 et suivantes peut dépasser les dizaines de micromètres et atteindre quelques centaines de micromètres, par exemple une taille est comprise entre 30 et 200 micromètres. B12760 - 13-GR2C0-0502FR01 10 Divers modes de réalisation ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, le nombre de régions à intégrer dans un pixel dépend de la taille souhaitée et de la capacité de transfert de charge au niveau de chaque quartier de région. De plus, la mise en oeuvre pratique des modes de réalisation qui ont été décrits est à la portée de l'homme du métier à partir des indications fonctionnelles données ci-dessus et en utilisant des techniques en elles-mêmes usuelles. REVENDICATIONS1. Elément de capteur d'image comportant au moins quatre régions (11, 12, 13, 14) chacune associée en son centre à une grille de transfert (Ni), lesdites grilles de transfert étant interconnectées en un noeud (SN) unique. 2. Elément selon la revendication 1, comprenant en outre au moins un transistor (N4) de réinitialisation et au moins un transistor (N2) monté en source suiveuse. 3. Elément selon la revendication 2, comprenant en outre au moins un transistor (N3) de lecture. 4. Elément selon l'une quelconque des revendications 1 à 3, dans lequel chaque région a une taille de quelques micromètres de côté. 5. Elément selon l'une quelconque des revendications 1 à 4, dans lequel les grilles de transfert (Ni) ont des formes 15 octogonales. 6. Capteur d'image comprenant un réseau matriciel d'éléments conformes aux revendications précédentes.