Brevet FR3005542A1 — publié le 20141114

B12191 - 12-GR2-0592 1 SYSTÈME D'ACQUISITION D'IMAGE MULTI-CAPTEUR Domaine La présente demande concerne un système comportant plusieurs dispositifs d'acquisition d'image numérique. Elle vise plus particulièrement la problématique de la synchronisation des dispositifs d'acquisition d'image les uns par rapport aux autres dans un tel système. Exposé de l'art antérieur On a déjà proposé des systèmes comportant plusieurs dispositifs d'acquisition d'image, par exemple des caméras numériques, disposés de façon à observer une même scène sous des angles différents, ou différentes portions d'une scène étendue. Dans certaines applications, on souhaite pouvoir synchroniser les dispositifs d'acquisition d'image les uns par rapport aux autres, par exemple pour faire en sorte que des périodes d'intégration de capteurs d'image des différents dispositifs commencent et se terminent aux mêmes instants. Les solutions de synchronisation usuelles posent toutefois divers problèmes. Résumé Ainsi, un mode de réalisation prévoit un système 20 comprenant au moins deux dispositifs d'acquisition d'image comprenant chacun : un circuit de fourniture d'un signal d'horloge primaire ; et un circuit synthétiseur de fréquence B12191 - 12-GR2-0592 2 adapté à générer au moins un signal d'horloge secondaire à partir dudit signal d'horloge primaire, le circuit synthétiseur de fréquence comprenant au moins une boucle à verrouillage de phase fractionnaire. Selon un mode de réalisation, le système comprend en outre un circuit de fourniture d'un premier signal périodique de synchronisation. Selon un mode de réalisation, chaque dispositif comprend en outre un circuit d'asservissement de la valeur fractionnaire de la boucle à verrouillage de phase fractionnaire de son circuit synthétiseur de fréquence, sur la position relative d'un deuxième signal périodique de synchronisation, interne audit dispositif, par rapport au premier signal de synchronisation. Selon un mode de réalisation, dans chaque dispositif, la période du deuxième signal de synchronisation est un multiple de la période du signal d'horloge secondaire généré par le circuit synthétiseur de fréquence du dispositif. Selon un mode de réalisation, le circuit de fourniture 20 du premier signal de synchronisation est relié aux dispositifs par liaison filaire. Selon un mode de réalisation, le circuit de fourniture du premier signal de synchronisation est relié aux dispositifs par liaison sans fil. 25 Selon un mode de réalisation, dans chaque dispositif, le circuit de fourniture du signal d'horloge primaire du dispositif comprend un oscillateur à cris tal. Selon un mode de réalisation, le système comprend en outre un circuit de commande des disposit ifs. 30 Un autre mode de réalisation prévoit un procédé de synchronisation d'un système comprenant au moins deux dispositifs d'acquisition d'image, chaque dispositif comprenant un circuit de fourniture d'un signal d'horloge primaire, et un circuit synthétiseur de fréquence adapté à générer au moins un 35 signal d'horloge secondaire à partir du signal d'horloge B12191 - 12-GR2-0592 3 primaire, le circuit synthétiseur de fréquence comprenant au moins une boucle à verrouillage de phase fractionnaire, ce procédé comprenant : transmettre un premier signal périodique de synchronisation aux dispositifs ; et dans chaque dispositif, asservir la valeur fractionnaire de la boucle à verrouillage de phase fractionnaire du circuit synthétiseur de fréquence du dispositif, sur la position relative d'un deuxième signal périodique de synchronisation, interne au dispositif, par rapport au premier signal de synchronisation. Selon un mode de réalisation, dans chaque dispositif, la période du deuxième signal de synchronisation interne au dispositif est un multiple de la période du signal d'horloge secondaire généré par le circuit synthétiseur de fréquence du dispositif. Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 représente schématiquement, sous forme de blocs, un exemple d'un système comportant plusieurs dispositifs d'acquisition d'image ; la figure 2 représente schématiquement, sous forme de blocs, un autre exemple d'un système comportant plusieurs 25 dispositifs d'acquisition d'image ; et la figure 3 représente schématiquement, sous forme de blocs, un exemple d'un mode de réalisation d'un système comportant plusieurs dispositifs d'acquisition d'image. Description détaillée 30 Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures. De plus, seuls les éléments utiles à la compréhension des modes de réalisation qui vont être décrits ont été représentés et seront détaillés. En particulier, parmi les divers éléments que 35 comporte un dispositif d'acquisition d'image, seuls les éléments B12191 - 12-GR2-0592 4 susceptibles de participer à la synchronisation de ce dispositif avec d'autres dispositifs seront détaillés. En ce qui concerne les autres éléments d'un dispositif d'acquisition d'image (capteur d'image, unité de traitement de signal, interface de 5 sortie d'image, etc.), les modes de réalisation décrits sont compatibles avec les composants usuels d'un dispositif d'acquisition d'image. En outre, l'exploitation faite des images acquises par les différents dispositifs d'acquisition d'image n'a pas non plus été détaillée, cette exploitation étant là 10 encore compatible avec les utilisations usuelles des images acquises par des systèmes multi-capteur (assistance à la conduite de véhicules automobiles, sécurité, inspection optique industrielle, etc.). La figure 1 représente schématiquement, sous forme de 15 blocs, un exemple d'un système 100 comportant plusieurs dispositifs d'acquisition d'image. Dans l'exemple représenté, le système 100 comprend deux dispositifs d'acquisition d'image 1011 et 1012. Chaque dispositif d'acquisition d'image 101i, avec i entier allant de 1 à 2 dans cet exemple, comprend au moins un 20 capteur d'image (non représenté), et peut comprendre divers éléments périphériques (non représentés), par exemple des circuits de lecture des pixels du capteur, une unité de traitement de signal, une interface de commande et de paramétrage du capteur, une interface de sortie d'image rapide, 25 des registres de stockage de paramètres de réglage, etc. Dans cet exemple, chaque dispositif d'acquisition d'image 101i comprend en outre un circuit 103i (CLK) de fourniture d'un signal d'horloge primaire à une fréquence de référence. A titre d'exemple, le circuit 103i comprend un oscillateur à cristal 30 fournissant un signal d'horloge primaire à une fréquence de l'ordre de quelques dizaines de kilohertz à quelques mégahertz, par exemple comprise entre 20 kHz et 20 MHz. Chaque dispositif 101i comprend en outre un circuit 105i synthétiseur de fréquence, adapté à générer, à partir du signal d'horloge 35 primaire fourni par le circuit 103i, un ou plusieurs signaux B12191 - 12-GR2-0592 d'horloge secondaires de fréquences supérieures ou égales à la fréquence du signal primaire, par exemple comprises entre 100 MHz et 1 GHz. Pour cela, le circuit 105i comprend au moins une boucle à verrouillage de phase, généralement désignée dans 5 la technique par le sigle PLL (de l'anglais "Phase-Locked Loop") recevant le signal d'horloge primaire généré par le circuit 103i et fournissant des signaux d'horloge secondaires de fréquences supérieures ou égales à la fréquence du signal primaire. Dans cet exemple, la PLL du circuit 105i est une PLL à multiplication fréquentielle entière (I-PLL, "integer PLL" en anglais), c'est- à-dire qu'elle fournit des signaux d'horloge secondaires dont les fréquences sont des multiples de la fréquence du signal d'entrée (à savoir la fréquence du signal d'horloge primaire fourni par le circuit 103i dans cet exemple). Le ou les signaux d'horloge secondaires générés par le circuit 105i sont utilisés pour cadencer les différents composants du dispositif 101i, et notamment les cycles d'intégration/lecture des pixels du capteur d'image du dispositif 101i. Le système 100 de la figure 1 comprend en outre un circuit 107 de contrôle (CTRL) ou de commande des dispositifs d'acquisition d'image 1011 et 1012. Le circuit 107 est relié aux dispositifs d'acquisition d'image 1011 et 1012, et est adapté à commander le démarrage ou l'interruption de phases de fourniture de flux d'images ou flux vidéo par les dispositifs 1011 et 1012. Le circuit 107 peut aussi, le cas échéant, communiquer des paramètres de réglage aux dispositifs 101i, par exemple des paramètres de temps d'intégration, de sensibilité, de niveau d'exposition des capteurs, etc. A titre d'exemple, après le démarrage, via le circuit 107, d'une phase d'acquisition d'images, les dispositifs 101i fonctionnent de façon autonome et ne reçoivent plus de signaux du circuit 107 jusqu'à l'interruption, via le circuit 107, de la phase d'acquisition d'image. B12191 - 12-GR2-0592 6 Les images acquises par les dispositifs 101i peuvent être fournies à un dispositif extérieur, non représenté, en vue d'être enregistrées, concaténées, analysées, etc. Ainsi, dans le système 100 de la figure 1, chaque dispositif d'acquisition d'image 101i a sa propre horloge primaire ou horloge de référence 103i, dont la fréquence conditionne des fréquences d'horloge secondaires cadençant les cycles de fonctionnement du dispositif, et notamment les cycles d'intégration et de lecture des pixels du dispositif. Toutefois, en pratique, il existe souvent, entre les fréquences de référence fournies par les circuits 103i des différents dispositifs 101i, un léger écart résultant d'imprécisions de fabrication. Cet écart fréquentiel, même s'il est minime, peut entraîner une dérive significative des cycles de fonctionnement des dispositifs 101i les uns par rapport aux autres, lorsque le système acquière des flux d'images pendant des durées relativement longues, sans interruption ou réinitialisation. Ceci peut poser problème dans certaines applications. Pour limiter la dérive temporelle des cycles de fonctionnement des dispositifs 101i les uns par rapport aux autres, on peut prévoir de réinitialiser ou redémarrer périodiquement les dispositifs 101i via le circuit de contrôle 107. Toutefois, ceci oblige à interrompre régulièrement l'acquisition des images, ce qui peut poser problème dans certaines applications. La figure 2 représente schématiquement, sous forme de blocs, un autre exemple d'un système 200 comportant plusieurs dispositifs d'acquisition d'image. Dans l'exemple représenté, le système 200 comprend deux dispositifs d'acquisition d'image 2011 et 2012. Chaque dispositif d'acquisition d'image 201i, avec i entier allant de 1 à 2 dans cet exemple, comprend au moins un capteur d'image (non représenté), et peut comprendre divers éléments périphériques (non représentés). Une différence avec le système de la figure 1 est que, 35 dans le système 200, les dispositifs 201i n'ont pas leur propre B12191 - 12-GR2-0592 7 horloge de référence ou horloge primaire comme dans le système de la figure 1, mais partagent un même circuit 203 (CLK), externe aux dispositifs 201i, de fourniture d'un signal d'horloge primaire. A titre d'exemple, le circuit 203 comprend un oscillateur à cristal et fournit un signal d'horloge primaire à une fréquence de l'ordre de quelques dizaines de kilohertz à quelques MHz, par exemple comprise entre 20 kHz et 20 MHz. Chaque dispositif 201i comprend, comme dans l'exemple de la figure 1, un circuit 105i synthétiseur de fréquence, adapté à générer, à partir du signal d'horloge primaire fourni par le circuit 203, un ou plusieurs signaux d'horloge secondaires à des fréquences supérieures ou égales à la fréquence du signal primaire, par exemple des fréquences comprises entre 100 MHz et 1 GHz. Dans cet exemple, chaque circuit 105i comprend, comme dans l'exemple de la figure 1, au moins une boucle à verrouillage de phase à multiplication fréquentielle entière (I-PLL). Le ou les signaux d'horloge secondaires générés par chaque circuit 105i sont utilisés pour cadencer les différents éléments du dispositif 101i correspondant, et notamment les cycles d'intégration/lecture des pixels du capteur du dispositif 101i. Le système 200 de la figure 2 comprend en outre un circuit 107 de contrôle (CTRL) ou de commande des dispositifs d'acquisition d'image 2011 et 2012, qui peut être similaire ou 25 identique au circuit 107 de la figure 1. Ainsi, dans le système 200 de la figure 2, une même horloge de référence 203 est partagée par les dispositifs d'acquisition d'image 201. Ceci permet d'éviter les problèmes susmentionnés de dérive temporelle des cycles de fonctionnement 30 des différents dispositifs d'acquisition d'image les uns par rapport aux autres. Toutefois, cette solution n'est pas adaptée aux systèmes dans lesquels une distance importante sépare les dispositifs d'acquisition d'image les uns des autres. En effet, la transmission du signal d'horloge primaire généré par le B12191 - 12-GR2-0592 8 circuit 203 sur une grande distance pose divers problèmes pratiques. La figure 3 représente schématiquement, sous forme de blocs, un exemple d'un mode de réalisation d'un système 300 comportant plusieurs dispositifs d'acquisition d'image. Dans l'exemple représenté, le système 300 comprend deux dispositifs d'acquisition d'image 3011 et 3012. Chaque dispositif d'acquisition d'image 301i, avec i entier allant de 1 à 2 dans cet exemple, comprend au moins un capteur d'image (non représenté), et peut comprendre divers éléments périphériques (non représentés), par exemple des circuits de lecture des pixels du capteur, une unité de traitement de signal, une interface de commande et de paramétrage du capteur, une interface de sortie d'image rapide, des registres de stockage de données de paramétrage, etc. Dans cet exemple, chaque dispositif d'acquisition d'image 301i comprend un circuit 103i (CLK) de fourniture d'un signal d'horloge primaire à une fréquence de référence. A titre d'exemple, le circuit 103i comprend un oscillateur à cristal, par exemple un oscillateur à quartz, et fournit un signal d'horloge primaire à une fréquence de l'ordre de quelques dizaines de kilohertz à quelques mégahertz, par exemple comprise entre 20 kHz et 20 MHz. Chaque dispositif 301i comprend en outre un circuit 305i synthétiseur de fréquence, adapté à générer, à partir du signal d'horloge primaire fourni par le circuit 103i, un ou plusieurs signaux d'horloge secondaires de fréquences supérieures ou égales à la fréquence du signal primaire, par exemple comprises entre 100 MHz et 1 GHz. Pour cela, le circuit 305i comprend au moins une boucle à verrouillage de phase, ou PLL, recevant le signal d'horloge primaire généré par le circuit 103i et fournissant au moins un signal d'horloge secondaire de fréquence supérieure ou égale à la fréquence du signal primaire. Le ou les signaux d'horloge secondaires générés par le circuit 305i sont utilisés pour cadencer les différents éléments du dispositif 301i, et B12191 - 12-GR2-0592 9 notamment les cycles d'intégration/lecture des pixels du capteur d'image du dispositif 301i. Selon un aspect du mode de réalisation de la figure 3, la PLL du circuit 305i est une PLL à multiplication fréquentielle fractionnaire, ou PLL fractionnaire (F-PLL, "fractional PLL" en anglais), c'est-à-dire qu'elle est adaptée à fournir des signaux d'horloge secondaires à des fréquences égales à la fréquence du signal d'entrée reçu (à savoir la fréquence primaire fournie par le circuit 103i dans cet exemple), multipliée par un nombre fractionnaire ou nombre décimal programmable. Ainsi, pour une fréquence de référence donnée appliquée en entrée du circuit 305i, le nombre de fréquences distinctes susceptibles d'êtres générées par le circuit 305i est considérablement plus élevé que le nombre de fréquences distinctes susceptibles d'être générées par le circuit 105i des figures 1 et 2. En d'autres termes, la résolution fréquentielle ou précision du synthétiseur de fréquence 305i est considérablement plus élevée que la résolution fréquentielle ou précision du synthétiseur de fréquence 105i des figures 1 et 2. Selon un autre aspect du mode de réalisation de la figure 3, le système 300 comprend en outre un circuit 303 de synchronisation (SYNC) des dispositifs d'acquisition d'image 301i, externe aux dispositifs 301. Le circuit 303 est adapté à générer un signal périodique de synchronisation basse fréquence, et à transmettre ce signal basse fréquence aux dispositifs 301i. Par signal basse fréquence, on entend ici un signal susceptible d'être transmis aisément (sans dégradation) sur de longues distances, par exemple un signal de période supérieure ou égale à 1 ms, et de préférence comprise entre 5 et 50 ms. La liaison entre le circuit 303 et les dispositifs 301i peut être une liaison électrique filaire, ou une liaison sans fil, par exemple une liaison radiofréquence. Chaque dispositif 301i comprend un circuit 311i adapté 35 à mesurer la position temporelle relative d'un signal périodique B12191 - 12-GR2-0592 10 de synchronisation interne au dispositif, par rapport au signal de synchronisation externe provenant du circuit 303. Le signal de synchronisation interne peut coïncider (temporellement) avec un évènement choisi du cycle d'acquisition d'images par le dispositif 301i, par exemple un instant de début ou de fin d'une période d'intégration du capteur d'image. Plus généralement, tout signal périodique dont la fréquence est corrélée à la fréquence d'un signal d'horloge secondaire du dispositif 301i, généré par le synthétiseur de fréquence 305i, peut être utilisé comme signal de synchronisation interne. Le circuit 311i est en outre adapté à modifier de façon dynamique la valeur fractionnaire de la PLL du synthétiseur de fréquence 305i, en réaction à la détection d'une éventuelle dérive temporelle du signal de synchronisation interne par rapport au signal de synchronisation externe, de façon à corriger cette dérive. Pour cela, le circuit 311i comprend par exemple une boucle numérique à verrouillage du type désigné dans la technique par le sigle DLL (de l'anglais "Digital Locked Loop"), recevant les deux signaux de synchronisation (interne et externe), et agissant sur la valeur fractionnaire de la PLL du circuit 305i, en fonction de la dérive temporelle mesurée entre le signal de synchronisation interne et le signal de synchronisation externe. La programmation du circuit synthétiseur de fréquence 305i est donc asservie sur la mesure de dérive temporelle entre les signaux de synchronisation interne et externe fournis au circuit 311i, de façon à bloquer cette dérive. A titre d'exemple, le circuit 311i joue sur la programmation du circuit synthétiseur de fréquence 305i de façon à faire coïncider la fréquence du signal de synchronisation interne ou un multiple de cette fréquence avec la fréquence du signal de synchronisation externe. Le système 300 de la figure 3 comprend en outre un circuit 107 de contrôle (CTRL) ou de commande des dispositifs d'acquisition d'image 3011 et 3012, qui peut être similaire ou 35 identique au circuit 107 des figures 1 et 2. Le cas échéant, le B12191 - 12-GR2-0592 11 circuit 303 peut comprendre des éléments communs avec le circuit de contrôle 107, par exemple un microprocesseur. La liaison entre le circuit 107 et les dispositifs 301i peut être une liaison filaire ou une liaison sans fil. Un avantage du mode de réalisation de la figure 3 est que la dérive temporelle des cycles de fonctionnement des dispositifs 301i les uns par rapport aux autres, liée à d'éventuels écarts fréquentiels entre les horloges primaires de ces dispositifs, est corrigée automatiquement sans qu'il soit nécessaire d'interrompre l'acquisition des images. Un autre avantage du mode de réalisation de la figure 3 est qu'il est compatible avec des systèmes dans lesquels des distances importantes séparent les différents dispositifs d'acquisition d'image les uns des autres. En effet, le mode de réalisation de la figure 3 ne comprend aucune transmission de signaux haute fréquence entre les différents dispositifs ou entre un circuit commun et les différents dispositifs. Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, les modes de réalisation proposés ne se limitent pas aux exemples représentés aux figures de systèmes comportant deux dispositifs d'acquisition d'image. L'homme de l'art saura mettre en oeuvre le fonctionnement recherché dans des systèmes comportant un nombre de dispositifs d'acquisition d'image supérieur à deux. REVENDICATIONS1. Système (300) comprenant au moins deux dispositifs (301i) d'acquisition d'image comprenant Chacun : un circuit (103i) de fourniture d'un signal d'horloge primaire ; et un circuit (305i) synthétiseur de fréquence adapté à générer au moins un signal d'horloge secondafre à partir dudit signal d'horloge primaire, ledit circuit (305i) synthétiseur de fréquence comprenant au moins une boucle à verrouillage de phase fractionnaire. 2. Système (300) selon la revendication 1, comprenant en outre un circuit (303) de fourniture d'un premier signal périodique de synchronisation. 3. Système (300) selon la revendication 2, dans lequel chaque dispositif (301i) comprend en outre un circuit (311i) d'asservissement d'une valeur fractionnaire de la boucle à verrouillage de phase fractionnaire de son circuit (305i) synthétiseur de fréquence, sur la position relative d'un deuxième signal périodique de synchronisation, interne audit dispositif (301i ) , par rapport audit premier signal de synchronisation. 4. Système (300) selon la revendication 3, dans lequel, dans chaque dispositif (301i), la période dudit deuxième signal de synchronisation est un multiple de la période dudit au moins un signal d'horloge secondaire généré par le circuit (305i) synthétiseur de fréquence du dispositif. 5. Système (300) selon l'une quelconque des revendications 2 à 4, dans lequel ledit circuit (303) de fourniture du premier signal de synchronisation est relié auxdits dispositifs (301i) par liaison filaire. 6. Système (300) selon l'une quelconque des revendications 2 à 4, dans lequel ledit circuit (303) de fourniture du premier signal de synchronisation est relié auxdits dispositifs (301i) par liaison sans fil.B12191 - 12-GR2-0592 13 7. Système (300) selon l'une quelconque des revendications 1 à 6, dans lequel, dans- chaque dispositif (301i), le circuit (103i) de fourniture du signal d'horloge primaire du dispositif comprend un oscillateur à cristal. 8. Système selon l'une quelconque des revendications 1 à 7, comprenant en outre un circuit (107) de commande desdits dispositifs (301i). 9. Procédé de synchronisation d'un système (300) comprenant au moins deux dispositifs (301i) d'acquisition 10 d'image, chaque dispositif (301i) comprenant un circuit (103i) de fourniture d'un signal d'horloge primaire, et un circuit (305) synthétiseur de fréquence adapté à générer au moins un signal d'horloge secondaire à partir du signal d'horloge primaire, ledit circuit (305i) synthétiseur de fréquence 15 comprenant au moins une boucle à verrouillage de phase fractionnaire, ce procédé comprenant : transmettre un premier signal périodique de synchronisation auxdits dispositifs (301i) ; et dans chaque dispositif (301i), asservir une valeur 20 fractionnaire de la boucle à verrouillage de phase fractionnaire du circuit (305i) synthétiseur de fréquence du dispositif (301i), sur la position relative d'un deuxième signal périodique de synchronisation, interne au dispositif (301i), par rapport audit premier signal de synchronisation. 25 10. Procédé selon la revendication 9, dans lequel, dans chaque dispositif (301i), la période dudit deuxième signal de synchronisation interne au dispositif (301i) est un multiple de la période dudit au moins un signal d'horloge secondaire généré par le circuit (305i) synthétiseur de fréquence du dispositif 30 (301i).