Brevet FR2990783A1 — publié le 20131122

Procédé de traitement d'une mémoire non volatile, en particulier une mémoire du type EEPROM, pour le stockage puis l'extraction d'une information, et dispositif de mémoire correspondant L'invention concerne les mémoires, notamment les mémoires non volatiles, telles que par exemple les mémoires mortes du type électriquement programmable et effaçable (mémoires du type EEPROM) et plus particulièrement le stockage d'une information enfouie dans le contenu du plan mémoire, ainsi que son extraction. Les applications de l'invention sont multiples, comme par exemple le stockage d'un identifiant unique, ou bien d'une clé d'authentification cryptographique. On peut encore citer, sans que ce soit limitatif, des applications d'anticlonage ou de contrôle d'un non remplacement de pièces, par exemple des pièces automobiles, telle que par exemple des odomètres. Selon un mode de mise en oeuvre et de réalisation, il est proposé de stocker une information dans la mémoire sans altérer le contenu initial de cette mémoire obtenu lors d'une lecture classique de la mémoire et tout en rendant inaccessible cette information lors de cette lecture classique de la mémoire. Selon un autre mode de mise en oeuvre et de réalisation, il est proposé un stockage éphémère de cette information. Selon un autre mode de mise en oeuvre et de réalisation, il est proposé de stocker ladite information dans la mémoire de façon totalement « gratuite » c'est-à-dire non seulement sans nécessiter d'emplacement mémoire supplémentaire, mais également sans nécessiter de circuiterie supplémentaire dédiée à l'extraction de cette information. Les mémoires non volatiles, notamment de type EEPROM, sont sujettes à des corruptions de données dues à des emplacements mémoires ou cellules mémoires défectueux communément désignés par l'homme du métier sous la dénomination anglosaxonne de « single bit fails ». Ces défauts peuvent être présents initialement sur des mémoires « neuves » ou bien être absents initialement mais générés au cours du temps durant la vie de la pièce. Ces défauts peuvent être dus par exemple à des défectivités dans le procédé de fabrication, à des claquages d'oxydes, à des apparitions de pertes en rétention sur des cellules-mémoires isolées. Ces emplacements mémoires défectueux conduisent, lors de la lecture des bits contenus dans ces emplacements, à des valeurs logiques erronées. Une solution classique consiste à utiliser un code correcteur d'erreur ou Ecc (« Error code correction ») pour corriger la valeur logique erronée d'un bit. Plus précisément, avec un code correcteur d'erreur, si l'on ajoute s bits de contrôle à b bits de données on peut corriger r erreurs parmi les b+s bits. Généralement les codes correcteurs d'erreurs utilisés dans le domaine des mémoires permettent de corriger une seule erreur (r=1) dans le mot de b+s bits. Deux erreurs dans une mémoire peuvent être corrigées à condition que les deux emplacements défectueux correspondent à deux bits non situés dans le même groupe de (b+s) bits. Selon un mode de mise en oeuvre et de réalisation, il est proposé d'utiliser le code correcteur d'erreur associé à la mémoire et d'effectuer une injection volontaire d'erreur dans les mots stockés dans la mémoire. La position dans un mot, de l'erreur injectée, permet de définir une information, enregistrable et lisible. Par ailleurs, lors d'une utilisation normale de la mémoire, l'erreur en lecture est localisée et corrigée par le code correcteur d'erreur, donc masquée. Et, lors d'une écriture (lors d'une reprogrammation), l'erreur est effacée et l'information initialement stockée est perdue. Selon un aspect, il est proposé un procédé de traitement d'une mémoire non volatile destinée à stocker des mots contenant des bits de donnée et des bits de contrôle permettant une correction d'erreur avec un code correcteur d'erreur ; cette mémoire non volatile est par exemple de type électriquement programmable et effaçable (EEPROM). Le procédé comprend un stockage d'une information dans le plan mémoire, ce stockage comporte une écriture dans le plan mémoire d'au moins un mot numérique modifié par rapport à au moins un mot numérique initial n'ayant aucun bit erroné, ledit au moins un mot numérique modifié contenant un bit ayant une valeur modifiée par rapport à la valeur de ce bit dans ledit au mois un mot numérique initial, les autre bits du mots numérique modifié ayant des valeurs identiques à celles de ces mêmes bits dans le mot numérique initial, la position du bit modifié dans ledit au moins un mot numérique modifié définissant la valeur de l'information numérique. Le bit modifié peut se situer dans tous les bits du mot, y compris les bits de contrôle. Cela étant, il est particulièrement simple de prévoir que le bit du mot modifié qui a sa valeur modifiée, soit un bit de données, et que les bits de contrôle du mot numérique modifié aient des valeurs déterminées à partir des valeurs des bits de données dudit au moins un mot numérique initial. En effet, comme on le verra plus en détail ci après, ceci permet d'extraire de façon particulièrement simple l'information en désactivant les moyens formant code correcteur d'erreur. Et ceci permet aussi de stocker ladite information dans la mémoire de façon totalement « gratuite » c'est-à-dire non seulement sans nécessiter d'emplacement mémoire supplémentaire, mais également sans nécessiter de circuiterie supplémentaire dédiée à l'extraction de cette information. Selon un mode de mise en oeuvre, en pratique, le stockage de ladite information dans le plan-mémoire comporte une écriture dans le plan mémoire de plusieurs mots numériques respectivement modifiés par rapport à plusieurs mots numériques initiaux n'ayant aucun bit erroné, chaque mot numérique modifié contenant un bit ayant une valeur modifiée par rapport à la valeur de ce bit dans ledit mot numérique initial correspondant, les autres bits du mot numérique modifié ayant des valeurs identiques à celles de ces mêmes bits dans le mot numérique initial correspondant, les positions respectives des bits modifiés dans les mots numériques modifiés définissant ensemble la valeur de l'information numérique. Selon un mode de mise en oeuvre, le procédé comprend en outre un traitement d'extraction effectué sur chaque mot numérique modifié, délivrant la position du bit modifié dans chaque mot numérique modifié. Une première possibilité pour effectuer cette extraction, que le bit modifié soit situé dans le champ des bits de données ou bien dans le champ des bits de contrôle, consiste à désactiver le code correcteur d'erreur, et à effectuer une lecture du mot avec le code correcteur d'erreur désactivé. Dans un cas particulièrement simple où chaque mot initial ne contient que des « 1 » (champ FF), le traitement d'extraction comprend, après désactivation du code correcteur d'erreur, la détermination de la position du « 0 » dans chaque mot numérique modifié. Cela étant, les mots numériques initiaux peuvent avoir des contenus quelconques. Aussi, selon un mode de mise en oeuvre possible, le traitement d'extraction comprend une désactivation du code correcteur d'erreur, une lecture de chaque mot numérique modifié, et une détermination de ladite valeur de l'information numérique comportant une comparaison des bits de chaque mot numérique modifié avec les bits du mot initial correspondant, le résultat de chaque comparaison fournissant la position du bit modifié dans le mot numérique correspondant. Et les bits du mot initial correspondant peuvent être avantageusement obtenus par une lecture du mot numérique modifié avec le code correcteur d'erreur activé. En variante, l'extraction de la position de l'erreur peut être effectuée par la mémoire elle-même, et plus particulièrement par le code correcteur d'erreur, la position du bit modifié dans chaque mot numérique modifié étant alors détectée et stockée dans les registres volatils des moyens formant correction d'erreur. Selon un mode de mise en oeuvre, le procédé comprend en outre une reprogrammation du plan mémoire avec au moins un nouveau mot numérique remplaçant au moins un mot numérique modifié. Ainsi, toute programmation ultérieure de la mémoire efface l'information puisque la correction d'erreur est active. Il est tout à fait possible que certains des mots numériques modifiés comportent, outre le bit volontairement modifié, une autre erreur résultant par exemple d'une cellule mémoire défectueuse. Aussi, est-il avantageusement prévu de prévoir une redondance de mots numériques modifiés stockés. Plus précisément, selon un mode de mise en oeuvre, le stockage de ladite information comporte en outre, pour au moins un mot numérique initial, une écriture dans le plan mémoire à n adresses différentes de n mots numériques modifiés identiques correspondant à ce mot numérique initial, n étant supérieur à deux et pouvant être pair ou impair. Le traitement d' extraction comprend alors n extractions effectuées sur les n mots numériques modifiés délivrant n positions du bit modifié. Et en cas de discordance entre les n positions, on effectue un choix majoritaire entre ces n positions. Selon un autre aspect, il est proposé un dispositif de mémoire non volatile stockant dans le plan-mémoire des mots contenant des bits de données et des bits de contrôle permettant une correction d'erreur avec un code correcteur d'erreur, ainsi qu'au moins une information numérique dont la valeur est définie par au moins une position d'un bit modifié dans au moins un mot numérique modifié par rapport à au moins un mot numérique initial n'ayant aucun bit erroné, le bit modifié ayant une valeur modifiée par rapport à la valeur de ce bit dans ledit au moins un mot numérique initial, les valeurs des autres bits du mot numérique modifié étant identiques à celles de ces mêmes bits de données dans le mot numérique initial. Selon un mode de réalisation, le bit du mot numérique modifié ayant sa valeur modifiée est un bit de donnée et les bits de contrôle du mot numérique modifié ont des valeurs déterminées à partir des valeurs des bits de données dudit au moins un mot numérique initial. Selon un mode de réalisation, le dispositif stocke plusieurs mots numériques respectivement modifiés par rapport à plusieurs mots numériques initiaux n'ayant aucun bit erroné, chaque mot numérique modifié contenant un bit ayant une valeur modifiée par rapport à la valeur de ce bit dans ledit mot numérique initial correspondant, les autres bits du mot numérique modifié ayant des valeurs identiques à celles de ces mêmes bits dans le mot numérique initial correspondant, les positions respectives des bits modifiés dans les mots numériques modifiés définissant ensemble la valeur de l'information numérique. Selon un autre aspect, il est proposé un système comprenant un dispositif de mémoire tel que défini ci-avant, et, en outre, des moyens d'extraction configurés pour effectuer un traitement d'extraction sur chaque mot numérique modifié et délivrer la position du bit modifié dans chaque mot numérique modifié. Selon un mode de réalisation, les moyens d'extraction comportent des moyens formant code correcteur d'erreur, des moyens de lecture, des moyens de traitement configurés pour déterminer ladite valeur de l'information numérique, et des moyens de commande configurés pour d'une part désactiver les moyens formant code correcteur d'erreur et activer les moyens de lecture pour lire chaque mot numérique modifié, et d'autre part activer les moyens formant code correcteur d'erreur ainsi que les moyens de lecture pour lire chaque mot numérique modifié, cette lecture fournissant les valeurs des bits de chaque mot numérique initial, les moyens de traitement comportant en outre des moyens de comparaison configurés pour effectuer une comparaison des bits de chaque mot numérique modifié avec les bits du mot initial correspondant, le résultat de chaque comparaison fournissant la position du bit modifié dans le mot numérique correspondant. Selon une variante de réalisation, les moyens d'extraction, comportent outre les moyens de lecture, des moyens formant code correcteur d'erreur et des moyens de commande configurés pour activer les moyens formant code correcteur d'erreur et activer les moyens de lecture pour lire chaque mot numérique modifié, les moyens formant code correcteur d'erreur étant aptes à détecter la position du bit modifié dans chaque mot numérique modifié. Selon un mode de réalisation, le système comprend en outre des moyens d'écriture et les moyens de commande sont en outre configurés pour activer les moyens d'écriture de façon à effectuer une reprogrammation du plan mémoire avec au moins un nouveau mot numérique remplaçant au moins un mot numérique modifié. Selon un mode de réalisation, le dispositif de mémoire stocke, pour au moins un mot numérique initial, à n adresses différentes, n mots numériques modifiés identiques correspondant à ce mot numérique initial, et les moyens d'extraction sont configurés pour effectuer n extractions sur les n mots numériques modifiés délivrant n positions du bit modifié, et en cas de discordance entre les n positions, les moyens de traitement sont configurés pour effectuer un choix majoritaire entre ces n positions de façon à déterminer la position du bit modifié. D' autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : les figures 1 à 10, essentiellement schématiques, ont trait à différents modes de mise en oeuvre et de réalisation de l'invention. Sur la figure 1, la référence DIS désigne un exemple de dispositif de mémoire selon l'invention. Ce dispositif DIS comporte une mémoire MM, par exemple une mémoire EEPROM, ainsi que des moyens classiques d'écriture/lecture dans cette mémoire MM comportant notamment des moyens HV permettant d'appliquer une tension élevée de programmation, des décodeur lignes et colonnes DECX et DECY ainsi qu'un amplificateur de lecture AMPL relié à un registre de données RDD. Le dispositif DIS comporte également des moyens ECC formant code correcteur d'erreur, de structure classique et connue en soi. Le dispositif DIS comprend également des moyens de commande MCM comportant par exemple des moyens logiques de structure classique capables d'activer les différents moyens de lecture/écriture. Comme on le verra plus en détail ci après, la mémoire MM est destinée à stocker une information qu'il convient ensuite d'extraire. A cet égard, le dispositif DIS comporte des moyens d'extraction comportant, outre les moyens de lecture et de commande qui viennent d'être décrits, des moyens de traitement MTR destinés à déterminer la valeur de cette information extraite. Dans l'exemple de réalisation décrit ici, le dispositif de mémoire DIS est par exemple situé au sein d'un système SYS, par exemple une carte électronique, comportant d'autres circuits intégrés. Comme on le verra plus en détail ci après, la valeur de l'information stockée dans la mémoire MM va pouvoir être retrouvée par la comparaison de deux mots numériques (un mot numérique initial et un mot numérique modifié) par exemple obtenus par deux lectures de la mémoire MM avec le code correcteur d'erreur respectivement activé et désactivé.. C'est pour cette raison que dans ce mode de réalisation, les moyens de traitement MTR comprennent un comparateur CMP relié au registre de données RDD de la mémoire MM, et un bloc de traitement BT destiné à déterminer la valeur de l'information INF à partir du résultat de la comparaison effectuée par le comparateur CMP. Sur la figure 2, la référence 1 désigne le type de mot numérique destiné à être stocké dans le plan mémoire de la mémoire MM. Ce mot numérique 1 comporte un champ de bits de données ZD et un champ de bits de contrôle ZS. Dans l'exemple décrit ici, et à des fins de simplification, on suppose que chaque mot 1 comporte huit bits de données b1-b8 et quatre bits de contrôle sl-s4. Comme il est classique et connu, des moyens formant code correcteur d'erreur et référencés ECC, de structure classique et connue en soi, sont des moyens permettant, lors de la lecture d'un mot dans la mémoire, de déterminer un syndrome à partir des bits de données b et de l'ensemble des bits de contrôle s. On rappelle ici qu'un syndrome est le résultat de calculs intermédiaires effectués lors de la correction d'erreur, permettant de détecter et de localiser l'erreur. A l'inverse, les moyens ECC sont également capables de calculer un ensemble de bits de contrôle sl-s4 à partir d'un ensemble de bits de données bl-b8 (figure 3). Un exemple de stockage d'informations dans la mémoire MM va maintenant être décrit en se référant plus particulièrement aux figures 4 et 5. On élabore tout d'abord (étape 40) le champ de données ZD et le champ de contrôle ZS d'un mot numérique initial MTI. Puis, on modifie l'un des bits de données bi du mot numérique initial MTI (étape 41). On obtient donc un mot numérique modifié MTM que l'on stocke (étape 42) dans la mémoire MM. Et, comme on va le voir ci- après, la position du bit modifié dans le mot MTM définit la valeur de l'information numérique. Bien entendu les moyens d'écriture sont en outre configurés pour écrire un tel mot dont les bits de contrôle ne correspondent pas aux bits de données. Un exemple concret est illustré sur la figure 5. Dans cet exemple, on suppose que le bit de données b5 du mot initial MTI a été modifié par la valeur -b5, de façon à définir le mot numérique modifié MTM. Bien entendu, les bits de contrôle sl-s4 ont été déterminés à partir des valeurs des bits de données b1-b8 du mot numérique initial MTI. On voit donc que l'information numérique INF peut être définie par un mot numérique MTRS de huit bits, ayant par exemple tous la valeur logique « 1 », excepté le cinquième bit de ce mot MTRS qui a la valeur logique « 0 ». Dans cet exemple, il est par conséquent possible de définir huit valeurs logiques différentes pour une information INF puisqu'il est possible de changer un bit de données parmi huit. En variante, la position du bit modifié peut être codée sur 3 bits (8 positions possibles dans les bits de données). L'information INF est alors un mot numérique de 3 bits ayant 8 valeurs possibles. On notera que l'information INF est « transparente » vis-à-vis du contenu initial de la mémoire MM pour un utilisateur lisant la mémoire de façon classique. En effet, puisque aucun des bits (bits de données et bits de contrôle) du mot initial MTI n'est erroné, et que le mot modifié MTM ne comporte qu'un seul bit erroné, les moyens ECC vont, lors de la lecture du mot MTM, détecter et corriger le bit erroné b5 pour délivrer en sortie le mot initial MTI. Par contre, il est prévu un traitement d'extraction effectué sur le mot numérique modifié MTM et délivrant la position du bit modifié dans ce mot numérique modifié. Un exemple de traitement d'extraction est illustré sur la figure 6. Dans cet exemple, les moyens de commande MCM sont configurés pour activer le code correcteur d'erreur ECC (étape 60). Et, comme expliqué ci-avant, la lecture du mot MTM dans la mémoire MM (étape 61) permet de retrouver le mot initial MTI. Puis les moyens de commande MCM désactivent (étape 62) les moyens ECC formant code correcteur d'erreur. Les moyens de commande MCM activent ensuite les moyens de lecture de la mémoire MM de façon à lire le mot numérique modifié MTM dans la mémoire MM (étape 63. Les moyens de comparaison CMP des moyens d'extraction MTR effectuent alors une comparaison bit à bit (étape 64) entre les bits de données du mot MTI et les bits de données du mot MTM. Le bloc de traitement BT détermine alors la position POS du bit modifié, ce qui permet de déterminer la valeur de l'information INF. Bien entendu l'ordre dans lequel sont effectuées les deux lectures n'a aucune importance. Dans un cas particulièrement simple où le mot initial MTI ne contient que des « 1 » par exemple, la comparaison bit à bit n'est pas nécessaire, et il suffit simplement de déterminer le rang du « 0 » dans le mot numérique modifié. Bien entendu, si le bit modifié du mot MTM est situé dans les bits de contrôle sl-s4, on peut appliquer la même procédure que celle qui vient d'être décrite pour les bits de données, c'est-à-dire une désactivation des moyens ECC et une comparaison bit à bit du mot MTM et du mot MTI, moyennant cependant l'adjonction d'une circuiterie dédiée permettant de sortir la valeur corrigée des bits de contrôle. Non seulement, comme expliqué ci-avant, l'information INF est « enfouie » dans le contenu de la mémoire MM, en ce sens que le stockage est « transparent » lors d'une lecture classique de la mémoire, mais ce stockage est également éphémère car l'information INF disparaît lors d'une reprogrammation du plan mémoire avec un nouveau mot numérique remplaçant le mot numérique modifié. Ceci est expliqué plus en détail sur la figure 7. On suppose, après lecture du mot MTM, que l'on souhaite reprogrammer la mémoire MM avec un nouveau mot numérique MTN ayant un champ ZD de bits de données différent. Les moyens ECC déterminent alors (étape 80) le champ ZS des bits de contrôle du mot MTN. Le mot MTN est alors réécrit dans la mémoire MM (étape 81) à la place du mot MTM. Il est alors impossible de retrouver l'information INF. Bien entendu, tout ce qui vient d'être décrit peut se généraliser à plusieurs mots initiaux MTI1-MTIp (figure 8). A cet égard, on modifie (étape 90) chaque mot initial MTIi en un mot numérique modifié MTMi. Ainsi, chaque mot numérique modifié MTMi contient un bit ayant une valeur modifiée par rapport à la valeur de ce bit dans le mot numérique initial correspondant MTIi, les autres bits du mot numérique modifié ont des valeurs identiques à celles de ces mêmes bits dans le mot numérique initial correspondant. Les positions respectives des bits modifiés dans les mots numériques modifiés définissent alors ensemble la valeur de l'information numérique INF. En pratique, l'information INF peut, comme illustré sur la figure 8, être représentée par p mots numériques MTRSi, la valeur logique « 0 » dans chacun des mots MTRSi définissant une position de bits modifiés. On voit donc ici que le nombre de valeurs logiques possibles d'information INF dépend du nombre de bits des mots MTRSi et du nombre p. En variante, comme expliqué ci-avant, l'information INF peut être un mot numérique de taille plus réduite dont la valeur logique représente les valeurs des rangs des bits modifiés dans les mots numériques modifiés. En ce qui concerne l'extraction de l'information INF, ce qui a été décrit précédemment pour un mot numérique modifié s'applique ici pour chacun des mots numériques modifiés MTMi. Il n'est pas impossible, dans certains cas, que certains emplacements ou cellules mémoire du plan mémoire soient défectueux. Ceci peut alors conduire à des mots numériques modifiés MTM contenant deux bits erronés. C'est la raison pour laquelle il est avantageusement prévu un stockage redondant de certains au moins des mots numériques modifiés MTM dans la mémoire MM. Ceci est illustré, dans un exemple particulier, sur la figure 9. D'une façon générale, pour effectuer une telle redondance, on peut écrire, pour au moins un mot numérique initial, n mots numériques modifiés identiques correspondant à ce mot numérique initial à n adresses différentes. En pratique, il est statistiquement très improbable que les n emplacements mémoire destinés à recevoir les n mots modifiés comprennent tous une cellule-mémoire défectueuse (ce qui équivaudrait à avoir 2 erreurs dans chacun des n mots modifiés). Aussi, statistiquement la majorité de ces n emplacements mémoire ne contiendront aucune cellule-mémoire défectueuse. Bien que la valeur 3 pour n soit une valeur acceptable, plus le nombre n sera grand, plus cette statistique sera exacte. Dans l'exemple illustré sur la figure 9, on suppose que n est égal à 3. Ainsi, à partir d'un mot numérique initial MTI, on effectue une modification (étape 100) de ce mot MTI pour obtenir un mot numérique modifié MTM. On stocke alors ce mot MTM (étape 101) trois adresses différentes, à savoir les adresses @1, @2 et @3. Pour extraire l'information numérique INF, on désactive (étape 102) les moyens ECC et l'on effectue une lecture du mot MTM à l'adresse @1 (étape 103), une lecture du mot MTM à l'adresse @2 (étape 104) et une lecture du mot MTM à l'adresse @3 (étape 105). On effectue ensuite trois comparaisons bit à bit de chaque mot MTM extrait avec le mot numérique initial MTI correspondant (étape 106), que l'on a par exemple obtenu par une lecture du mot modifié MTM avec le code ECC activé, de façon à obtenir trois positions P051, POS2, POS3 pour le bit modifié. Dans le cas où les trois positions P051, POS2, POS3 sont identiques (étape 107), la position effective du bit modifié dans le mot MTM est bien l'une des positions P0 Si. Dans le cas où il n'y a pas égalité entre les différentes positions POSi, le bloc de traitement BT des moyens d'extraction MTR effectue un choix majoritaire (étape 108) de façon à obtenir la position POS. Ainsi, par exemple, si deux des positions sont identiques et diffèrent de la troisième position, c'est la valeur de ces deux positions identiques qui sera prise en compte pour la valeur POS. En variante il serait possible d'effectuer le choix majoritaire sur les contenus des n mots modifiés pour ne garder qu'un seul mot modifié MTM et comparer ensuite ce mot MTM avec le mot MTI correspondant obtenu par lecture du mot MTM avec le code ECC activé, de façon à obtenir la position de l'erreur. Bien que dans l'exemple ci-avant, n ait été choisi impair, il est tout à fait possible de choisir n pair, par exemple égal à 4. En effet une valeur paire n'interdit pas le vote à la majorité, car en cas d'erreurs multiples on n'a pas que deux candidats, à savoir une valeur exacte unique et une valeur fausse unique mais une valeur exacte unique et très probablement des valeurs fausses différentes. Dans les exemples qui viennent d'être décrits, l'extraction de l'information INF enfouie dans le contenu du plan mémoire MM se faisait par désactivation et activation des moyens ECC. En variante, comme illustré sur la figure 10, les moyens de commande peuvent être configurés pour activer les moyens ECC formant code correcteur d'erreur et activer les moyens de lecture pour lire (étape 110) chaque mot numérique modifié MTM. Les moyens ECC sont alors aptes à détecter (étape 111) la position du bit modifié dans chaque mot numérique modifié. Bien que l'invention ait été décrite ci avant à titre d'exemple avec des mots de huit bits de données et de quatre bits de contrôle, l'invention peut également s'appliquer avec des mots de 32 bits de données et de 6 bits de contrôle. Ainsi, si le bit modifié doit être situé dans les bits de données d'un mot, la lecture des bits de données dans la variante où les moyens ECC sont désactivés, fait apparaître un bit modifié dont le rang (de 0 à 31) correspond à une information logique INF représentée par un mot de cinq bits. Dans le cas d'une mémoire EEPROM de 64 Kbits, comportant 2048 mots de (32+6) bits, on peut donc enfouir 10240 bits dans la mémoire puisque l'on peut injecter une erreur (32 positions possibles) dans chacun des 2048 mots. A titre d'exemple, la mémoire est livrée à l'initialisation en champs de FF avec l'information logique INF « enfouie » dans ces champ s. L'utilisateur de la mémoire extrait et exploite l'information logique INF, par exemple en stockant cette information logique INF dans une mémoire supplémentaire protégée. L'utilisateur peut ensuite écrire ses propres données utilisateur dans le plan mémoire et en conséquence, tout ou partie de l'information logique INF est définitivement effacé. L'invention peut avantageusement s'appliquer au contrôle du non-remplacement d'un odomètre sur un véhicule. Lors de la première installation du boîtier contenant l'odomètre, la mémoire est livrée par exemple avec une information INF « enfouie » dans un contenu initial (champs FF par exemple). L'utilisateur extrait l'information logique INF comme expliqué ci-avant et la stocke dans une mémoire supplémentaire protégée qui peut se situer sur la même carte que celle supportant l'odomètre, ou bien dans un autre circuit intégré sur une autre carte. L'utilisateur stocke ensuite ses propres données utilisateur et efface ainsi l'information INF. Si ultérieurement, un tiers malveillant souhaite remplacer l'odomètre existant par autre odomètre présentant une valeur kilométrique plus faible, une éventuelle information logique insérée par le tiers malveillant dans le nouvel odomètre ne coïncidera certainement pas avec celle initialement contenue dans la mémoire supplémentaire protégée. Une alerte peut alors être émise. REVENDICATIONS1. Procédé de traitement d'une mémoire non volatile destinée à stocker des mots contenant des bits de données et des bits de contrôle permettant une correction d'erreur avec un code correcteur d'erreur, le procédé comprenant un stockage d'une information (INF) dans le plan- mémoire comportant une écriture dans le plan mémoire d'au moins un mot numérique (MTM) modifié par rapport à au moins un mot numérique initial (MTI) n'ayant aucun bit erroné, ledit au moins un mot numérique modifié contenant un bit ayant une valeur modifiée par rapport à la valeur de ce bit dans ledit au moins un mot numérique initial, les autres bits du mot numérique modifié ayant des valeurs identiques à celles de ces mêmes bits dans le mot numérique initial, la position du bit modifié dans ledit au moins un mot numérique modifié (MTM) définissant la valeur de l'information numérique (INF). 2. Procédé selon la revendication 1, dans lequel le bit du mot numérique modifié ayant sa valeur modifiée est un bit de donnée (bi) et les bits de contrôle du mot numérique modifié ont des valeurs déterminées à partir des valeurs des bits de données dudit au moins un mot numérique initial. 3. Procédé selon la revendication 1 ou 2, dans lequel le stockage de ladite information dans le plan-mémoire comporte une écriture dans le plan mémoire de plusieurs mots numériques (MTMi) respectivement modifiés par rapport à plusieurs mots numériques initiaux (MTIi) n'ayant aucun bit erroné, chaque mot numérique modifié contenant un bit ayant une valeur modifiée par rapport à la valeur de ce bit dans ledit mot numérique initial correspondant, les autres bits du mot numérique modifié ayant des valeurs identiques à celles de ces mêmes bits dans le mot numérique initial correspondant, les positions respectives des bits modifiés dans les mots numériques modifiés définissant ensemble la valeur de l'information numérique. 4. Procédé selon l'une des revendications précédentes, comprenant en outre un traitement d'extraction effectué sur chaquemot numérique modifié et délivrant la position du bit modifié dans chaque mot numérique modifié (MTMi). 5. Procédé selon la revendication 4, dans lequel le traitement d'extraction comprend une désactivation du code correcteur d'erreur (ECC) et une lecture de chaque mot numérique modifié. 6. Procédé selon la revendication 5, dans lequel la détermination de ladite valeur de l'information numérique (INF) comporte une comparaison des bits de chaque mot numérique modifié avec les bits du mot initial correspondant, le résultat de chaque comparaison fournissant la position du bit modifié dans le mot numérique correspondant. 7. Procédé selon la revendication 5 ou 6, comprenant en outre une activation du code correcteur d'erreur et une lecture de chaque mot numérique modifié, cette lecture fournissant les valeurs des bits de chaque mot numérique initial (MTI). 8. Procédé selon la revendication 4, dans lequel le traitement d'extraction comprend une détection par le code correcteur d'erreur (ECC), de la position du bit modifié dans chaque mot numérique modifié. 9. Procédé selon l'une des revendications 4 à 8, comprenant en outre une reprogrammation du plan mémoire avec au moins un nouveau mot numérique (MTN) remplaçant au moins un mot numérique modifié. 10. Procédé selon l'une des revendications 4 à 9, dans lequel le stockage de ladite information comporte en outre pour au moins un mot numérique initial, une écriture dans le plan mémoire à n adresses différentes (@i) de n mots numériques modifiés identiques correspondant à ce mot numérique initial, et ledit traitement d'extraction comprend n extractions effectuées sur les n mots numériques modifiés délivrant n positions du bit modifié, et en cas de discordance entre les n positions, un choix majoritaire entre ces n positions. 11. Dispositif de mémoire non volatile stockant dans le plan-mémoire des mots contenant des bits de données et des bits de contrôlepermettant une correction d'erreur avec un code correcteur d'erreur, ainsi qu'au moins une information numérique (INF) dont la valeur est définie par au moins une position d'un bit modifié dans au moins un mot numérique (MTM) modifié par rapport à au moins un mot numérique initial (MTI) n'ayant aucun bit erroné, le bit modifié ayant une valeur modifiée par rapport à la valeur de ce bit dans ledit au moins un mot numérique initial, les valeurs des autres bits du mot numérique modifié étant identiques à celles de ces mêmes bits de données dans le mot numérique initial. 12. Dispositif selon la revendication 11, dans lequel le bit du mot numérique modifié (MTM) ayant sa valeur modifiée est un bit de donnée et les bits de contrôle du mot numérique modifié ont des valeurs déterminées à partir des valeurs des bits de données dudit au moins un mot numérique initial. 13. Dispositif selon la revendication 11 ou 12, stockant plusieurs mots numériques (MTMi) respectivement modifiés par rapport à plusieurs mots numériques initiaux (MTIi) n'ayant aucun bit erroné, chaque mot numérique modifié contenant un bit ayant une valeur modifiée par rapport à la valeur de ce bit dans ledit mot numérique initial correspondant, les autres bits du mot numérique modifié ayant des valeurs identiques à celles de ces mêmes bits dans le mot numérique initial correspondant, les positions respectives des bits modifiés dans les mots numériques modifiés définissant ensemble la valeur de l'information numérique. 14. Dispositif selon l'une des revendications 11 à 13, dans lequel le dispositif de mémoire est du type électriquement programmable et effaçable. 15. Système comprenant un dispositif de mémoire (DIS) selon l'une des revendications 11 à 14, comprenant en outre des moyens d'extraction configurés pour effectuer un traitement d'extraction sur chaque mot numérique modifié et délivrer la position du bit modifié dans chaque mot numérique modifié. 16. Système selon la revendication 15, dans lequel les moyens d'extraction comportent des moyens formant code correcteur d'erreur(ECC), des moyens de lecture, des moyens de traitement (BT) configurés pour déterminer ladite valeur de l'information numérique, et des moyens de commande (MCM) configurés pour désactiver les moyens formant code correcteur d'erreur et activer les moyens de lecture pour lire chaque mot numérique modifié, les moyens de traitement comportant des moyens de comparaison configurés pour effectuer une comparaison des bits de chaque un mot numérique modifié avec les bits du mot initial correspondant, le résultat de chaque comparaison fournissant la position du bit modifié dans le mot numérique correspondant. 17. Système selon la revendication 16, dans lequel les moyens de commande (MCM) sont en outre configurés pour activer les moyens formant code correcteur d'erreur et activer les moyens de lecture pour lire chaque mot numérique modifié, cette lecture fournissant les valeurs des bits de chaque mot numérique initial. 18. Système selon la revendication 15, dans lequel les moyens d'extraction comportent des moyens de lecture, des moyens formant code correcteur d'erreur (ECC) et des moyens de commande (MCM) configurés pour activer les moyens formant code correcteur d'erreur et activer les moyens de lecture pour lire chaque mot numérique modifié, les moyens formant code correcteur d'erreur étant aptes à détecter la position du bit modifié dans chaque mot numérique modifié. 19. Système selon l'une des revendications 15 à 18, comprenant en outre des moyens d'écriture et les moyens de commande (MCM) sont en outre configurés pour activer les moyens d'écriture de façon à effectuer une reprogrammation du plan mémoire avec au moins un nouveau mot numérique remplaçant au moins un mot numérique modifié. 20. Système selon l'une des revendications 15 à 19, dans lequel le dispositif de mémoire stocke, pour au moins un mot numérique (MTI) initial, à n adresses différentes (@i) n mots numériques modifiés identiques correspondant à ce mot numérique initial, et les moyens d'extraction sont configurés pour effectuer n extractions sur les n mots numériques modifiés délivrant n positions du bit modifié, eten cas de discordance entre les n positions, les moyens de traitement sont configurés pour effectuer un choix majoritaire entre ces n positions de façon à déterminer la position du bit modifié.