Brevet FR2981190A1 — publié le 20130412

B11229 - 11-R0-0626FR01 1 CIRCUIT D'ÉCOULEMENT DE CHARGES ÉLECTRIQUES POUR UNE MESURE TEMPORELLE Domaine de l'invention La présente invention concerne de façon générale les circuits électroniques, et plus particulièrement la réalisation d'un circuit permettant de retenir des charges électriques de 5 façon contrôlable pour une mesure temporelle. Exposé de l'art antérieur Dans de nombreuses applications, on souhaite disposer d'une information représentative d'un temps écoulé entre deux évènements, qu'il s'agisse d'une mesure précise ou approxi- 10 mative. Un exemple d'application concerne la gestion temporelle de droits d'accès, notamment à des médias. L'obtention de cette information représentative du temps écoulé requiert classiquement une mesure temporelle par un circuit électronique alimenté, par exemple au moyen d'une 15 batterie, afin de ne pas perdre l'évolution de l'information lorsque le circuit n'est pas utilisé. Il serait souhaitable de disposer d'une mesure temporelle qui fonctionne même lorsque le circuit électronique de mesure n'est pas alimenté. 20 On a déjà proposé, par exemple dans la demande de brevet W02008012459, un dispositif électronique dans lequel le B11229 - 11-R0-0626FR01 2 temps écoulé entre deux évènements est déterminé en mesurant la charge d'un élément capacitif de stockage dont une électrode est connectée à une électrode d'un élément capacitif d'écoulement de charges présentant une fuite dans son espace diélectrique. 5 L'élément de stockage est chargé lorsque le dispositif est alimenté, et sa charge résiduelle, après une interruption de l'alimentation, est mesurée lorsque le dispositif est de nouveau alimenté. Cette charge résiduelle est considérée comme représentative du temps écoulé entre les deux instants 10 d'alimentation du dispositif. L'élément d'écoulement de charges comprend une région de plus faible épaisseur dans son espace diélectrique, adaptée à laisser fuir des charges par effet tunnel. La vitesse de décharge de l'élément de stockage est liée aux dimensions de la 15 région de fuite de l'élément d'écoulement. En particulier, la vitesse de décharge de l'élément de stockage croît lorsque l'épaisseur de la région de fuite diminue et/ou lorsque la surface (vu de dessus) de la région de fuite augmente. Un inconvénient est que, en pratique, le dimension- 20 nement de la région de fuite est fortement dépendant de la filière technologique de fabrication considérée. En effet, le circuit de rétention de charges est généralement intégré à une puce comportant d'autres composants, par exemple des mémoires, des blocs logiques, etc. Pour ne pas augmenter le coût de 25 fabrication de la puce, on cherche à réaliser le circuit de rétention de charges sans étape de fabrication supplémentaire par rapport aux étapes de fabrication des autres composants. Dans certaines filières technologiques récentes, les couches diélectriques disponibles pour réaliser la région de fuite de 30 l'élément d'écoulement sont trop minces pour permettre une décharge lente de l'élément de stockage, même en réduisant au maximum la surface de la région de fuite. Il en résulte que la mesure temporelle ne peut fonctionner, en l'absence d'alimentation, que pendant un temps très court inadapté à la 35 plupart des applications. B11229 - 11-R0-0626FR01 3 Résumé Ainsi, un objet d'un mode de réalisation de la présente invention est de prévoir un élément d'écoulement de charges électriques pour une mesure temporelle, palliant tout ou partie des inconvénients des éléments d'écoulement de charges connus. Un autre objet d'un mode de réalisation de la présente invention est de prévoir un élément d'écoulement de charges à faible vitesse de fuite, réalisable quelle que soit la filière 10 technologique de fabrication considérée. Un autre objet d'un mode de réalisation de la présente invention est de prévoir un circuit de rétention de charges électriques contrôlable pour une mesure temporelle. Ainsi, un mode de réalisation de la présente invention 15 prévoit un circuit d'écoulement de charges pour une mesure temporelle, comprenant une pluralité d'éléments capacitifs élémentaires électriquement en série, chaque élément capacitif élémentaire présentant une fuite au travers de son espace diélectrique. 20 Selon un mode de réalisation de la présente invention, chaque élément capacitif élémentaire comprend un empilement d'une première électrode, d'une couche diélectrique, et d'une seconde électrode, ladite couche diélectrique comprenant au moins une région de plus faible épaisseur adaptée à laisser 25 circuler des charges par effet tunnel. Selon un mode de réalisation de la présente invention, les premières électrodes sont formées dans un même premier niveau conducteur ou semiconducteur d'une puce de circuit intégré, et les secondes électrodes sont formées dans un même 30 second niveau conducteur de la puce. Selon un mode de réalisation de la présente invention, la couche diélectrique comprend un empilement oxyde-nitrureoxyde, la région de plus faible épaisseur étant en oxyde de silicium. B11229 - 11-R0-0626FR01 4 Selon un mode de réalisation de la présente invention, les premières et secondes électrodes sont en silicium polycristallin. Selon un mode de réalisation de la présente invention, 5 les premières électrodes sont des régions d'un substrat semiconducteur, et les secondes électrodes sont en silicium polycristallin. Selon un mode de réalisation de la présente invention, chaque élément capacitif élémentaire a une capacité comprise 10 entre 1*10-15 et 5*10-15 farads. Un autre mode de réalisation de la présente invention prévoit un circuit électrique de rétention de charges pour une mesure temporelle, comportant un élément capacitif de stockage de charges relié à un circuit d'écoulement de charges du type 15 susmentionné. Selon un mode de réalisation de la présente invention, l'élément capacitif de stockage a une capacité comprise entre 10*10-12 et 100*10-12 farads. Selon un mode de réalisation de la présente invention, 20 le circuit de rétention de charges comporte en outre un élément capacitif d'initialisation relié à un noeud flottant commun à l'élément de stockage et au circuit d'écoulement. Selon un mode de réalisation de la présente invention, l'élément capacitif d'initialisation a une capacité comprise 25 entre 10*10-15 et 100*10-15 farads. Selon un mode de réalisation de la présente invention, le circuit de rétention de charges comporte en outre un dispositif de mesure de la charge résiduelle de l'élément de stockage, ledit dispositif comprenant, relié à chaque noeud 30 commun à deux éléments capacitifs successifs du circuit d'écoulement de charges, un comparateur adapté à comparer le potentiel du noeud à un seuil. Un autre mode de réalisation de la présente invention prévoit une puce de circuit intégré réalisée dans et sur un 35 substrat semiconducteur, comportant des cellules mémoire non B11229 - 11-R0-0626FR01 volatiles, des blocs logiques comprenant des transistors MOS, et un circuit de rétention de charges électriques pour une mesure temporelle du type susmentionné. Brève description des dessins 5 Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 est un schéma électrique d'un exemple d'un 10 circuit adapté à retenir des charges électriques de façon contrôlable pour une mesure temporelle ; les figures 2A à 2D sont des vues en coupe représentant des étapes d'un procédé de fabrication d'un exemple d'un élément d'écoulement de charges électriques pour une mesure 15 temporelle ; la figure 3 est un schéma électrique d'un mode de réalisation d'un circuit adapté à retenir des charges électriques de façon contrôlable pour une mesure temporelle ; la figure 4 est une vue en coupe représentant un mode 20 de réalisation d'un élément d'écoulement de charges électriques pour une mesure temporelle ; la figure 5 est une vue de dessus représentant une variante de réalisation de l'élément d'écoulement de charges électriques de la figure 4 ; et 25 la figure 6 est une vue en coupe représentant un autre mode de réalisation d'un élément d'écoulement de charges électriques pour une mesure temporelle. Description détaillée Par souci de clarté, de mêmes éléments ont été 30 désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle. Par ailleurs, seuls les éléments utiles à la compréhension de l'invention ont été représentés et seront 35 décrits. En particulier, la destination des mesures temporelles B11229 - 11-R0-0626FR01 6 générées par les circuits décrits n'a pas été détaillée, les modes de réalisation décrits étant compatibles avec les applications usuelles de telles mesures temporelles. La figure 1 est un schéma électrique d'un exemple d'un circuit 10 adapté à retenir des charges électriques de façon contrôlable pour une mesure temporelle. Le circuit 10 comprend un premier élément capacitif Cl dont une première électrode 11 est connectée à un noeud flottant F et dont une seconde électrode 12 est connectée à une borne 13 d'application d'un potentiel, et un second élément capacitif C2 dont une première électrode 14 est connectée au noeud F et dont une seconde électrode 15 est connectée à une borne 16 d'application d'un potentiel. Le circuit 10 comporte en outre un troisième élément capacitif C3 dont une première électrode 17 est connectée au noeud F et dont une seconde électrode 18 est connectée à une borne 19 d'application d'un potentiel, et dont l'espace diélectrique est conçu, par sa permittivité et/ou par son épaisseur, pour présenter des fuites non négligeables dans le temps. L'élément capacitif Cl présente une capacité de rétention de charges supérieure à celle de l'élément C3, et l'élément capacitif C2 présente une capacité de rétention de charges supérieure à celle de l'élément C3, mais inférieure à celle de l'élément Cl. Un rôle de l'élément capacitif Cl (élément de stockage) est de stocker des charges électriques. Un rôle de l'élément capacitif C3 (élément d'écoulement) est de décharger l'élément de stockage Cl, relativement lentement par rapport à une connexion directe de son électrode 11 à la masse. Un rôle de l'élément capacitif C2 est de permettre une injection de charges dans l'élément capacitif Cl, en évitant les contraintes (stress) qui résulteraient, pour l'élément d'écoulement C3, d'une charge directe de l'élément de stockage Cl par application d'une tension d'alimentation entre le noeud F et la borne 13. Lors d'une étape d'initialisation d'une phase de 35 rétention de charges, les bornes 13 et 19 sont à un potentiel de B11229 - 11-R0-0626FR01 7 référence, par exemple la masse, et un potentiel d'alimentation haute (positif par rapport à la masse) Valim est appliqué sur la borne 16, ce qui entraîne la charge de l'élément capacitif Cl. En variante, pour charger l'élément Cl, la borne 19 peut être mise à la masse, et les bornes 16 et 13 à des potentiels respectivement positif et négatif par rapport à la masse. Lorsque la tension d'alimentation n'est plus appliquée entre les bornes 16 et 13, par exemple lorsque le circuit n'est plus alimenté, l'élément de stockage Cl se décharge de façon contrôlée (relativement lentement) à travers l'élément d'écoulement C3. On notera qu'une phase de décharge contrôlée peut aussi être prévue lorsque le circuit est encore alimenté. Lors de la phase de décharge, les bornes 13, 16 et 19 peuvent être laissées flottantes, ou mises à un même potentiel de référence, par exemple la masse. Lors d'une étape de lecture, après une phase de décharge, la charge résiduelle de l'élément de stockage Cl est mesurée (pour la mesure, le dispositif doit être alimenté). La charge résiduelle de l'élément Cl est considérée comme représentative du temps écoulé entre la fin de l'étape d'initialisation et l'étape de lecture. Une étape de réinitialisation (remise à zéro) peut, le cas échéant, être prévue pour décharger entièrement l'élément de stockage Cl à travers l'élément capacitif C2. Pour cela les bornes 19 et 16 peuvent être mises à la masse, et la borne 13 à un potentiel d'alimentation haute (par exemple Valim). En variante, la borne 19 peut être mise à la masse, et les bornes 13 et 16 à des potentiels respectivement positif et négatif par rapport à la masse. On peut aussi prévoir une phase de décharge contrôlée accélérée de l'élément de stockage Cl (à travers l'élément d'écoulement C3), par exemple à des fins de test du circuit de mesure temporelle. Pour cela, la borne 19 peut être mise à la masse, et les bornes 13 et 16 peuvent être polarisées à un même potentiel positif par rapport à la masse, par exemple un B11229 - 11-R0-0626FR01 8 potentiel compris entre le potentiel de masse et le potentiel Valim. Des exemples de réalisation et de fonctionnement d'un circuit de rétention de charges électriques pour une mesure 5 temporelle, du type décrit en relation avec la figure 1, sont décrits de façon plus détaillée dans la demande de brevet W0200812459 déjà mentionnée ci-dessus. Ce document décrit notamment un exemple d'un circuit adapté à mesurer la charge résiduelle de l'élément de stockage Cl et à en déduire une 10 information relative au temps écoulé entre la fin de l'étape d'initialisation d'une phase de rétention de charges, et l'étape de lecture. On s'intéresse ici plus particulièrement à la réalisation de l'élément capacitif C3 d'écoulement contrôlé des 15 charges électriques. Les figures 2A à 2D sont des vues en coupe représentant des étapes d'un procédé de fabrication d'un exemple d'un élément capacitif C3 d'écoulement de charges électriques pour une mesure temporelle. Dans cet exemple, l'élément C3 est 20 réalisé dans une filière technologique de fabrication de puces semiconductrices comportant à la fois des mémoires non volatiles et des blocs logiques à base de transistors MOS (non visibles sur les figures). Les puces sont réalisées à partir d'un substrat semiconducteur 21, par exemple en silicium. Les 25 mémoires non volatiles sont au moins partiellement réalisées sur une couche isolante 23, par exemple en oxyde de silicium. La couche 23 comprend par exemple des caissons isolants formés dans la partie supérieure du substrat selon une technique de réalisation de régions isolantes couramment appelée STI, de 30 l'anglais "Shallow Trench Isolation" - isolation par tranchées peu profondes. Tout autre procédé de réalisation d'une couche isolante 23 d'épaisseur adaptée peut toutefois être utilisé. Chaque cellule mémoire comprend, superposés dans l'ordre à partir de la face supérieure de la couche 23, une électrode 35 inférieure réalisée dans un premier niveau de silicium B11229 - 11-R0-0626FR01 9 polycristallin Pl, un empilement diélectrique oxyde-nitrureoxyde (par exemple oxyde de silicium - nitrure de silicium oxyde de silicium) correspondant à un premier niveau diélectrique ONO, et une électrode supérieure réalisée dans un 5 second niveau de silicium polycristallin P2. Les transistors MOS comprennent, superposées dans l'ordre au dessus d'une région de substrat convenablement dopée, une couche d'oxyde de silicium (isolant de grille) réalisée dans un second niveau diélectrique GO1 d'épaisseur inférieure au niveau ONO, et une grille en 10 silicium polycristallin réalisée dans le niveau P2. On cherche à réaliser l'élément C3 d'écoulement de charges sans étapes de fabrication supplémentaires par rapport aux étapes de fabrication des cellules mémoire et des transistors MOS, c'est-à-dire en utilisant uniquement les 15 niveaux conducteurs et isolants susmentionnés. Lors d'étapes de fabrication de l'élément d'écoulement C3, illustrées par la figure 2A, un caisson isolant 23 en oxyde de silicium (STI) est formé dans la partie supérieure du substrat 21, et une première électrode 18 est formée à la 20 surface du caisson 23, dans le niveau de silicium polycristallin Pl. L'électrode 18 est revêtue d'une couche diélectrique 25, réalisée dans le niveau ONO. Un masque en résine 27 est formé à la surface de la couche diélectrique 25, délimitant une fenêtre coïncidant, vu de dessus, avec la région de fuite de l'élément 25 d'écoulement C3. On notera que la couche 23 n'est pas nécessairement un caisson de type STI mais peut être réalisée par tout procédé adapté de formation d'une couche isolante. On veillera toutefois à ce que l'épaisseur de diélectrique (ou épaisseur équivalente) entre le substrat et l'électrode 18 soit 30 au moins égale à l'épaisseur du diélectrique de l'élément capacitif C2. La figure 2B illustre une étape au cours de laquelle la région non masquée de la couche diélectrique 25 est éliminée par gravure, la gravure s'arrêtant sur le silicium poly- B11229 - 11-R0-0626FR01 10 cristallin P1 de l'électrode 18. Le masque de résine 27 est ensuite retiré. La figure 2C illustre une étape de formation d'une couche diélectrique 29, réalisée dans le niveau G01, à la place de la portion de la couche 25 éliminée à l'étape précédente. A titre d'exemple, le niveau GO1 peut être réalisé par croissance d'oxyde, par exemple selon un procédé de traitement thermique rapide couramment désigné par le sigle RTP, de l'anglais "Rapid Thermal Processing". La figure 2D illustre la formation d'une électrode supérieure 17 de l'élément d'écoulement C3, dans le niveau de silicium polycristallin P2. La couche 29, définissant la région de fuite de l'élément C3, doit être adaptée, par son épaisseur et/ou sa permittivité diélectrique, à laisser s'écouler des charges électriques entre les électrodes 17 et 18, par effet tunnel. La vitesse d'écoulement des charges doit être non négligeable, mais suffisamment lente pour permettre une décharge lente de l'élément de stockage Cl (figure 3), et donc une mesure temporelle, en l'absence d'alimentation, pendant une durée significative, par exemple de plusieurs heures ou jours. Dans certaines filières technologiques récentes, l'épaisseur de l'oxyde GO1 est de l'ordre 2 nm, ce qui n'est pas suffisant pour permettre une décharge lente de l'élément de stockage Cl, même en réduisant au maximum la surface (vu de dessus) de la région de fuite 29. A titre d'exemple, pour une épaisseur d'oxyde GO1 de 2 nm, le temps de décharge de l'élément de stockage Cl est de l'ordre de la seconde, alors qu'il est de plusieurs heures pour une épaisseur d'oxyde GO1 de 3 nm. Pour pallier cet inconvénient, on prévoit un élément d'écoulement de charges pour une mesure temporelle, comprenant une pluralité d'éléments capacitifs reliés en série, chaque élément capacitif présentant une fuite au travers de son espace diélectrique. B11229 - 11-R0-0626FR01 11 La figure 3 est un schéma électrique d'un mode de réalisation d'un circuit 30 adapté à retenir des charges électriques de façon contrôlable pour une mesure temporelle. Le circuit 30 diffère du circuit 10 de la figure 1 en ce que l'élément d'écoulement C3 du circuit 10 a été remplacé par un élément d'écoulement C3' comprenant une pluralité d'éléments capacitifs C3i'(i allant de 1 à n, et n étant un nombre entier supérieur à 1) reliés en série, chaque élément capacitif C3i' présentant une fuite dans son espace diélectrique. Les inventeurs ont constaté que lorsque des éléments capacitifs d'écoulement de charges du type décrit en relation avec les figures 1 et 2A à 2D sont mis en série, la résistance vue par les charges électriques, lors de la fuite par effet tunnel, croit proportionnellement au nombre d'éléments capacitifs, conduisant à une décroissance exponentielle de la vitesse de décharge de l'élément de stockage Cl. Fonctionnellement, le circuit de rétention de charges 30 de la figure 3 peut être utilisé de la même façon que le circuit 10 de la figure 1, c'est-à-dire qu'en appliquant des potentiels adaptés sur les bornes 13, 16 et 19, on peut prévoir des étapes d'initialisation d'une phase de rétention de charges, des phases de décharge contrôlée de l'élément de stockage Cl, des étapes de lecture de la charge résiduelle de l'élément Cl, des étapes de remise à zéro, et des phases de décharge contrôlée accélérée de l'élément Cl. Dans l'exemple de la figure 3, une pluralité de comparateurs CPj, j allant de 1 à n-1, sont reliés à des noeuds intermédiaires Fj de l'élément d'écoulement C3'. Lors d'une phase de lecture, chaque comparateur CPj reçoit en entrée le potentiel du noeud Fj commun aux éléments capacitifs C3j' et C3j+1', et compare ce potentiel à un seuil. Dans un exemple de réalisation, un même seuil de comparaison est fixé pour tous les comparateurs, par exemple inférieur au potentiel pris par le noeud Fn_l lorsque l'élément de stockage Cl est chargé. Chaque comparateur CPj fournit une information binaire sur une borne de B11229 - 11-R0-0626FR01 12 sortie O. Lorsque l'élément de stockage Cl se décharge, les comparateurs vont commuter l'un après l'autre, en commençant par le comparateur CPn_1. Le mot binaire formé par l'ensemble des informations binaires disponibles sur les bornes Oi (n-1 bits) fournit une information relative à l'état de charge de l'élément de stockage Cl, et donc au temps écoulé depuis le début de la phase de décharge de l'élément Cl. Ce circuit de mesure présente l'avantage d'être de conception simple par rapport à un circuit de mesure de la charge résiduelle directement connecté aux bornes de l'élément Cl. L'homme du métier saura toutefois prévoir tout autre circuit adapté pour mesurer la charge résiduelle de l'élément de stockage Cl et en déduire une information relative à un temps écoulé. Pour le bon fonctionnement du circuit 30, le noeud F et les noeuds intermédiaires Fi sont de préférence flottants, c'est-à-dire séparés, par un espace diélectrique, de toute borne d'application de potentiel, et non directement connectés à une région non isolée du substrat semiconducteur de la puce (auquel cas les fuites dans le substrat pourraient être prépondérantes devant les fuites à travers l'élément d'écoulement C3'). A titre d'exemple de réalisation, la capacité de l'élément de stockage Cl est comprise entre 10*10-12 et 100*10-12 farads (10 à 100 picofarads), par exemple de l'ordre de 50*10-12 farads, la capacité de l'élément d'initialisation C2 est comprise entre 10*10-15 et 100*10-15 farads (10 à 100 femtofarads), par exemple de l'ordre de 50*10-15 farads, et la capacité de chaque élément capacitif élémentaire C3i' est comprise entre 1*10-15 et 5*10-15 farads (1 à 5 femtofarads), par exemple de l'ordre de 2*10-15 farads. En tout état de cause, du fait des épaisseurs de diélectrique utilisées, les éléments capacitifs Cl et C2 présentent des fuites parasites (à travers leurs espaces diélectriques) négligeables par rapport à l'élément d'écoulement C3'. A titre d'exemple la capacité de l'élément C2 est réalisée en utilisant comme diélectrique un oxyde habituellement utilisé B11229 - 11-R0-0626FR01 13 pour réaliser un point de mémoire non volatile apte à conserver une information pendant une durée d'au moins 20 ans, alors que la durée d'écoulement des charges à travers l'élément C3' peut être de l'ordre de quelques jours. A fortiori, l'épaisseur du diélectrique de l'élément Cl étant supérieure à l'épaisseur du diélectrique de l'élément C2, les fuites parasites à travers l'élément Cl sont tout à fait négligeables devant les fuites à travers l'élément d'écoulement C3'. La figure 4 est une vue en coupe représentant un mode de réalisation d'un élément C3' d'écoulement de charges électriques pour une mesure temporelle. Dans l'exemple de la figure 4, l'élément C3' comprend trois éléments capacitifs C31', C32' et C33' reliés en série, chaque élément capacitif C3i' présentant une fuite dans son espace diélectrique. Chaque élément C3i' est un élément du type décrit en relation avec la figure 2D, réalisé dans les niveaux conducteurs P1 et P2 et dans les niveaux diélectriques ONO et GO1 d'une puce de circuit intégré. Les éléments C3i' sont juxtaposés et connectés deux à deux alternativement par leurs électrodes inférieures (niveau Pl) et par leurs électrodes supérieures (niveau P2). Dans cet exemple, les électrodes inférieures (niveau Pl) des éléments C31' et C32' sont confondues, et les électrodes supérieures (niveau P2) des éléments C32' et C33' sont confondues. L'électrode supérieure (niveau Pl) de l'élément C31' est 25 destinée à être connectée au noeud F (figure 3) et l'électrode inférieure (niveau P2) de l'élément C33' est destinée à être connectée à la borne 13. La figure 5 est une vue de dessus représentant une variante de réalisation de l'élément C3' d'écoulement de charges 30 électriques de la figure 4. Dans cette variante, l'élément C3' comprend quinze éléments capacitifs C3i' reliés en série, chaque élément capacitif C3i' présentant une fuite dans son espace diélectrique. Comme l'illustre la figure 5, les éléments C3i' sont juxtaposés deux à deux et agencés, vu de dessus, en B11229 - 11-R0-0626FR01 14 serpentin. Cette configuration permet de minimiser la surface occupée par l'élément d'écoulement de charges. Dans un exemple de réalisation, l'épaisseur du diélectrique de l'élément de stockage Cl (figure 3) est comprise entre 15 et 20 nm, l'épaisseur du diélectrique de l'élément capacitif d'initialisation C2 (figure 3) est comprise entre 7 et 10 nm, l'épaisseur du niveau diélectrique GO1 est de l'ordre de 2 nm, et la surface, vu de dessus, des régions de fuite 29, est une surface carrée ou rectangulaire d'approximativement 0,3 à 0,4 iam par 0,4 à 0,5 gm, par exemple de 0,38 iam par 0,46 iam. Un avantage des modes de réalisation décrits en relation avec les figures 4 et 5 est qu'ils ne nécessitent pas d'étape de fabrication supplémentaire par rapport aux étapes de fabrication d'une puce de circuit intégré comprenant à la fois 15 des mémoires non volatiles et des blocs logiques à base de transistors MOS. La figure 6 est une vue en coupe représentant un autre mode de réalisation d'un élément C3' d'écoulement de charges électriques pour une mesure temporelle. Dans cet exemple, 20 l'élément C3' comprend six éléments capacitifs C3i' reliés en série, chaque élément C3i' présentant une fuite dans son espace diélectrique. L'élément C3' est réalisé dans une filière technologique de fabrication de puces semiconductrices comportant des blocs logiques à base de transistors MOS (non 25 visibles sur la figure), ces puces étant réalisées à partir d'un substrat 61 de type semiconducteur sur isolant. Le substrat 61, par exemple en silicium, est une couche épitaxiée de quelques iam d'épaisseur formée à la surface d'une couche isolante BOX, par exemple en oxyde de silicium, la couche BOX étant elle-même 30 formée à la surface d'un support 63, par exemple en silicium. Des régions isolantes STI, par exemple en oxyde de silicium, s'étendent verticalement depuis la surface du substrat 61 jusqu'à la couche isolante BOX, délimitant des régions 65 de substrat entièrement isolées les unes des autres. Les 35 transistors MOS sont formés dans et sur les régions 65. Chaque B11229 - 11-R0-0626FR01 15 transistor MOS comprend, au dessus d'une région de substrat convenablement dopée, un empilement d'une couche d'oxyde de silicium (isolant de grille) réalisée dans un niveau diélectrique G01, et d'une grille réalisée dans un niveau de silicium polycristallin Pl. On cherche à réaliser l'élément C3' d'écoulement de charges sans étapes de fabrication supplémentaires par rapport aux étapes de fabrication des transistors MOS, c'est-à-dire en utilisant uniquement les niveaux conducteurs et isolants susmentionnés. Chaque élément capacitif C3i' comprend un empilement d'une électrode inférieure 67, constituée par une région 65 du substrat semiconducteur 61, d'une couche diélectrique 69, réalisée dans le niveau G01, et d'une électrode supérieure 71 formée dans le niveau de silicium polycristallin Pl. La couche 69, par son épaisseur et sa permittivité, présente des fuites non négligeables dans le temps. Les éléments C3i' sont juxtaposés et reliés deux à deux, alternativement par leurs électrodes supérieures et par leurs électrodes inférieures. En pratique, dans et au dessus de chaque région 65 de substrat, sont formés au maximum deux éléments C3i'. Les éléments C3i' d'une même région 65 sont connectés par leurs électrodes inférieures (constituées par le substrat 61 lui-même), et des éléments C3i' de caissons voisins sont connectées par leurs électrodes supérieures (en silicium polycristallin du niveau Pl). Ce mode de réalisation présente l'avantage de ne pas nécessiter d'étape de fabrication supplémentaire par rapport aux étapes de fabrication d'une puce de circuit intégré formée dans et sur un substrat de type semiconducteur sur isolant, et comprenant des blocs logiques réalisés à base de transistors MOS. Plus généralement, l'homme du métier saura réaliser, dans toute technologie adaptée, en prévoyant ou non des étapes 35 de fabrication spécifiques, un élément d'écoulement de charges B11229 - 11-R0-0626FR01 16 pour une mesure temporelle, comprenant une pluralité d'éléments capacitifs en série, chaque élément capacitif présentant une fuite dans son espace diélectrique. Un avantage d'un tel élément d'écoulement de charges 5 est que la vitesse de fuite des charges peut être relativement lente, quelle que soit la filière technologique de fabrication utilisée pour réaliser l'élément. En particulier, l'élément d'écoulement de charges proposé permet de réaliser une mesure temporelle, en l'absence d'alimentation, pendant une durée de 10 plusieurs heures ou plusieurs jours, en utilisant une couche d'oxyde de silicium de moins de 3 nm d'épaisseur pour réaliser la région de fuite de l'élément. Des modes de réalisation particuliers de la présente invention ont été décrits. Diverses variantes et modifications 15 apparaîtront à l'homme de l'art. En particulier, l'homme du métier saura utiliser un élément d'écoulement de charges du type proposé dans tout circuit adapté à retenir des charges électriques pour une mesure temporelle, autre que celui décrit en relation avec la figure 3. REVENDICATIONS1. Circuit (C3') d'écoulement de charges pour une mesure temporelle, comprenant une pluralité d'éléments capacitifs élémentaires (C3i') électriquement en série, chaque élément capacitif élémentaire présentant une fuite au travers de son espace diélectrique. 2. Circuit (C3') d'écoulement de charges selon la revendication 1, dans lequel chaque élément capacitif élémentaire (C3i') comprend un empilement d'une première électrode (P1 ; 61), d'une couche diélectrique (ONO, G01), et d'une seconde électrode (P2 ; 71, P1), ladite couche diélectrique comprenant au moins une région (29 ; 69) de plus faible épaisseur adaptée à laisser circuler des charges par effet tunnel. 3. Circuit (C3') d'écoulement de charges selon la revendication 2, dans lequel lesdites premières électrodes sont formées dans un même premier niveau (P1 ; 61) conducteur ou semiconducteur d'une puce de circuit intégré, et dans lequel lesdites secondes électrodes sont formées dans un même second niveau (P2 ; P1) conducteur de la puce. 4. Circuit (C3') d'écoulement de charges selon la revendication 2 ou 3, dans lequel ladite couche diélectrique (ONO) comprend un empilement oxyde-nitrure-oxyde, ladite au moins une région (29) de plus faible épaisseur étant en oxyde de silicium (G01). 5. Circuit (C3') d'écoulement de charges selon l'une quelconque des revendications 2 à 4, dans lequel lesdites premières et secondes électrodes sont en silicium polycristallin. 6. Circuit (C3') d'écoulement de charges selon l'une quelconque des revendications 2 à 4, dans lequel lesdites premières électrodes sont des régions d'un substrat semiconducteur (61), et lesdites secondes électrodes sont en silicium polycristallin (P1).B11229 - 11-R0-0626FR01 18 7. Circuit (C3') d'écoulement de charges selon l'une quelconque des revendications 1 à 6, dans lequel chaque élément capacitif élémentaire (C3i') a une capacité comprise entre 1*10-15 et 5*10-15 farads. 8. Circuit (30) électrique de rétention de charges pour une mesure temporelle, comportant un élément capacitif (C1) de stockage de charges relié à un circuit (C3') d'écoulement de charges selon l'une quelconque des revendications 1 à 7. 9. Circuit (30) selon la revendication 8, dans lequel 10 l'élément capacitif (C1) de stockage a une capacité comprise entre 10*10- 12 et 100*10-12 farads. 10. Circuit (30) selon la revendication 8 ou 9, comportant en outre un élément capacitif (C2) d'initialisation relié à un noeud (F) flottant commun à l'élément (C1) de 15 stockage et au circuit (C3') d'écoulement. 11. Circuit (30) selon la revendication 10, dans lequel l'élément capacitif (C2) d'initialisation a une capacité comprise entre 10*10-15 et 100*10-15 farads. 12. Circuit (30) selon l'une quelconque des revendi- 20 cations 8 à 11, comportant en outre un dispositif de mesure de la charge résiduelle de l'élément (C1) de stockage, ledit dispositif comprenant, relié à chaque noeud (Fi) commun à deux éléments capacitifs (C3i', C3i+1') successifs du circuit (C3') d'écoulement de charges, un comparateur (CPi) adapté à comparer 25 le potentiel dudit noeud (Fi) à un seuil. 13. Puce de circuit intégré réalisée dans et sur un substrat semiconducteur, comportant des cellules mémoire non volatiles, des blocs logiques comprenant des transistors MOS, et un circuit (30) de rétention de charges électriques pour une 30 mesure temporelle selon l'une quelconque des revendications 8 à 12.