Brevet FR2983994A1 — publié le 20130614

B11-3651FR 1 Procédé de simulation du comportement électrique d'une diode intégrée et système informatique correspondant L'invention concerne la simulation du comportement électrique de dispositifs intégrés, par exemple sur silicium en utilisant une modélisation compacte de ces dispositifs, et en particulier les modèles compacts de diodes intégrées sur silicium. L'invention s' applique tout particulièrement, mais non exclusivement, à la modélisation compacte de diodes intégrées afin de prédire leur comportement en présence de décharges électrostatiques (ESD : Electrostatic Discharges). Dans le domaine de la microélectronique, une décharge électrostatique peut se produire tout au long de la vie d'un circuit intégré, et constitue un vrai problème pour la fiabilité de ce circuit intégré ainsi qu'une cause majeure de défaillance. Afin de définir de la robustesse ESD d'un circuit intégré vis-à-vis des décharges électrostatiques, on peut effectuer différents tests qui obéissent à des modèles différents. On peut notamment citer les tests dits HBM (« Human Body Model »), MM (« Machine Model »), et CDM (« Charged Device Model »). Le test HBM correspond au courant de décharge généré par une personne qui toucherait avec le bout de son doigt un composant relié à la masse. Le circuit électrique permettant de simuler ce type de décharge comprend classiquement un condensateur, typiquement de 100 picofarads, en série avec une résistance typiquement de 1500 Ohms, le circuit étant connecté au composant sous test. Le condensateur est chargé alors à une tension de l'ordre de quelques kilovolts. L'impulsion ESD correspondante correspond à une impulsion de courant dont la durée moyenne est de 300 nanosecondes avec un pic de courant variant entre 1 et 3 ampères en fonction de la valeur de la tension de précharge. Le modèle MM correspond à une décharge ESD que produirait une machine touchant le composant ou une personne manipulant un outil métallique touchant le composant. Le modèle MM est sensiblement le même que le modèle HBM mais avec des valeurs de condensateur et de résistance différentes. Le modèle CDM diffère des modèles HBM et MM et permet de simuler un composant chargé qui se décharge au travers d'au moins une de ses broches contactant par exemple un plan de masse. Une telle décharge ESD se présente alors comme une impulsion de courant de grande amplitude (typiquement 15 ampères) pendant une durée extrêmement faible, typiquement une nanoseconde. Les éléments d'un circuit intégré particulièrement sensibles aux impulsions ESD du type HBM ou MM sont notamment les ports d'entrée/sortie et la circuiterie en périphérie du circuit intégré. Par contre, les charges résultant d'une impulsion ESD du type CDM n'empruntent pas forcément les chemins d'entrée/sortie pour s'évacuer mais peuvent emprunter tout chemin à l'intérieur du composant pour s'évacuer vers un seul point de contact. Une structure de protection ESD est une structure, connectée par exemple aux entrées/sorties du circuit, destinée à acheminer le courant de décharge sans dégradation dans la partie fonctionnelle du circuit intégré. La structure ESD vise donc à empêcher le courant de décharge de pénétrer dans le coeur du circuit tout en limitant la tension à ses bornes. Les diodes sont des composants couramment utilisés dans le cadre des protections ESD. Afin d'aider les concepteurs de circuits intégrés à mieux optimiser les circuits de protection contre des décharges électrostatiques, en particulier de type CDM, il est nécessaire de prédire le comportement transitoire des structures de protection dont le déclenchement tardif peut générer d'éventuelles surtensions pouvant dégrader le circuit à protéger. Dans ce contexte, il est particulièrement avantageux de disposer de modèles permettant de retranscrire fidèlement le comportement des structures de protection, en particulier des diodes, lors d'évènements transitoires très rapides, tels que des évènements ESD. Bien que des modèles compacts de diodes existent déjà, ceux-ci se contentent de modéliser son comportement en courant continu (comportement DC : Direct Current) en zone de faible à moyenne injection et d'ajouter un comportement capacitif. De tels modèles ne permettent pas de répondre à la problématique spécifique des composants ESD, qui sont soumis à des évènements transitoires très rapides et à de forts niveaux de courants. On rappelle ici que la notion de modèle compact, bien connue de l'homme du métier, se rapporte à un modèle basé sur des expressions analytiques, généralement en un nombre limité, ces modèles étant utilisés avec des simulateurs classiques, par exemple des simulateurs connus par exemple sous les dénominations ELDO, SPECTRE, SPICE, et commercialisés par les sociétés CADENCE ou MENTOR. Un modèle compact se distingue ainsi notamment d'une simulation dite « TCAD » qui utilise généralement une modélisation par éléments finis, extrêmement coûteuse en temps de calcul. Les comportements physiques des diodes de protection lors d'évènements transitoires rapides dus aux décharges électrostatiques ont été mis en évidence, notamment dans la thèse de Jean-Robert Manouvrier intitulée « Comportement des diodes de protection lors d'évènements transitoires rapides dues aux ESD : outils de caractérisation, physique du semiconducteur et modélisation » (Université Montpellier II, Sciences et Techniques du Languedoc, juillet 2008), et dans l'article de Jean-Robert Manouvrier et autres intitulé « Characterization of the Transient Behavior of Gated/STI Diodes and their Associated BJT in the CDM Time Domain », EOS/ESD SYMPOSIUM 07-165. Plus particulièrement, en régime de forte injection, la concentration des porteurs majoritaires peut devenir plus élevée que la concentration de dopants, afin de neutraliser la charge de diffusion des porteurs minoritaires. Cela entraîne une modulation de la conductivité et donc de la résistance du caisson. Ainsi, lors de la caractérisation transitoire des diodes dans des gammes de temps et de courant propres aux décharges électrostatiques on peut observer l'effet dit de « recouvrement en direct » (« ForwardRecovery effect ») se traduisant par une surtension aux bornes de la diode lors que ce dernière devient passant et qui résulte de la modulation de la conductivité, surtension d'autant plus importante que le front de montée de l'impulsion ESD incidente est rapide. On peut également citer l'effet dit de recouvrement en inverse (« Reverse-Recovery effect ») se traduisant par un arrêt de la diode non immédiat avec une tension diminuant lentement et un courant transitoire négatif. Ce recouvrement en inverse est du au temps nécessaire pour évacuer la charge de diffusion des porteurs préalablement stockés dans le caisson de la diode. Il a alors été proposé dans la thèse précitée, ainsi que dans l'article de Jean-Robert Manouvrier et autres intitulé « A Physics-base compact model for ESD protection diodes under very fast transients », EOS/ESD symposium 2008, un modèle compact de diode prenant en compte la résistance modulée (résistance du caisson) mais également une résistance série constante liée aux régions actives et aux interconnexions, ainsi que la jonction PN proprement dite correspondant à l'interface entre l'implantation et le caisson. Un tel modèle permet de reproduire convenablement l'effet de recouvrement en direct par simulation. Cependant, ce modèle ne reproduit pas fidèlement le comportement de la diode en mode bloqué ainsi que l'effet de recouvrement en inverse. En effet, lors de simulations transitoires, la diminution de la tension après l'arrêt de la diode se fait de manière trop brutal. Ainsi si ce modèle est couplé avec un second modèle compact, par exemple un second modèle de diode mis en parallèle et en inverse du premier, le second modèle va être soumis au recouvrement en inverse trop brutal du premier modèle de diode. Finalement, une surtension aux bornes de la deuxième diode apparaît, car le recouvrement inverse trop abrupte de la première diode entraine un recouvrement en direct de la deuxième diode qui subit un front de montée très raide. Le résultat de simulation se trouve alors erroné. Selon un mode de mise en oeuvre, il est proposé un nouveau modèle compact de diode permettant non seulement la reproduction du phénomène de recouvrement en direct, mais également une reproduction fidèle du phénomène de recouvrement inverse et du comportement de la diode en mode bloqué. Selon un aspect, il est proposé un procédé de simulation du comportement électrique d'une diode intégrée dans une situation donnée, ladite diode comprenant au sein d'un caisson ayant un premier type de conductivité, par exemple le type de conductivité N, -une première région active ayant un deuxième type de conductivité opposé au premier type, par exemple une région dopée P+, et -au moins une deuxième région active ayant le premier type de conductivité, par exemple une région dopée N+, lesdites régions actives formant l'anode et la cathode de la diode, -et des connexions sur les régions actives ; le procédé comprend une modélisation compacte de la diode et une prise en compte de cette modélisation compacte dans un simulateur pour la détermination du comportement électrique de la diode dans ladite situation donnée, par exemple en présence d'une impulsion ESD ; cette modélisation compacte de la diode comprend une modélisation d'une résistance série relative aux régions actives et auxdites connexions, une modélisation de la jonction PN de la diode, et une modélisation de la résistance de caisson pour des valeurs positives du courant traversant la diode faisant intervenir un modèle de modulation de conductivité. Selon une caractéristique générale de cet aspect, la modélisation compacte comprend en outre une modélisation de la résistance de caisson pour des valeurs négatives dudit courant, par une courbe croissant de façon abrupte depuis une valeur de résistance initiale correspondant à une valeur de courant nulle, jusqu'à un palier. L'inventeur a en effet observé qu'en agissant sur la résistance de caisson dans la plage négative de courant, il devenait possible à la fois de rendre correctement compte de l'effet de recouvrement inverse de la diode, afin d'éviter l'apparition d'artéfact lors de la simulation avec le modèle de la diode, et de mieux reproduire le comportement réel de la diode en mode bloqué. Et, l'inventeur a également observé qu'il convenait que le modèle confère à la résistance de caisson, une valeur forte dès que le courant traversant la diode et donc le caisson, devient négatif. C'est la raison de cette pente abrupte qui va permettre à la résistance de caisson de croître très fortement jusqu'à atteindre ledit palier. Cette pente ne doit pas être trop faible, car dans ce cas, le phénomène de recouvrement inverse n'est pas correctement modélisé. Ainsi, à titre d'exemple non limitatif, le palier peut avoir une valeur au moins égale à deux fois ladite valeur de résistance initiale, et la pente peut être par exemple une pente négative au moins égale en valeur absolue à quarante fois ladite valeur initiale par ampère. Il est également possible par exemple que la valeur du palier soit au moins égale à huit fois la valeur de résistance initiale, et dans ce cas, la pente peut être une pente négative au moins égale en valeur absolue à mille fois ladite valeur de résistance initiale par ampère. Il est également préférable, bien que cela ne soit pas indispensable, que la pente ne soit pas trop forte afin de limiter le risque de divergence de la simulation. Ainsi, on limitera de préférence la valeur du palier à 30 fois la valeur de résistance initiale et on limitera la valeur absolue de la pente à 10000 fois la valeur de résistance initiale par ampère. Selon un mode de mise en oeuvre, la modélisation de la diode comprend le produit d'un premier terme, faisant intervenir ledit modèle de modulation de conductivité, et d'un deuxième terme, valable pour toute valeur de courant, et contribuant à l'obtention de ladite courbe pour les valeurs négatives de ce courant, ce deuxième terme ayant une influence quasi nulle sur le premier terme pour les valeurs positives du courant. En d'autres termes, avec une telle approche, ce nouveau modèle compact ne modifie pas les acquis de l'ancien modèle compact décrit dans la thèse et l'article précités. Selon un mode de mise en oeuvre, le premier terme est égal à Rsmo(1+ Qd/Q0) où Rsmo désigne ladite valeur initiale de résistance du caisson, Qd la charge de diffusion et QO la charge seuil du caisson. Le deuxième terme comprend alors par exemple une fraction possédant au numérateur un premier coefficient et au dénominateur une fonction tangente hyperbolique de l'exponentielle du produit du courant traversant la diode par un deuxième coefficient, la valeur du palier dépendant de la valeur du premier coefficient et la valeur de la pente dépendant de la valeur du deuxième coefficient. A titre d'exemple non limitatif, le deuxième terme est égal à 1/2(1+(2drw+1)/(1+2drw.tanh(exp(I.SL)))) où drw est le premier coefficient, tanh désigne la fonction tangente hyperbolique, exp désigne la fonction exponentielle, SL est le deuxième coefficient, et I désigne le courant traversant la diode. Le coefficient drw peut être ainsi compris par exemple entre 1 et 30, tandis que le coefficient SL est avantageusement supérieur à 30. Selon un autre aspect, il est proposé un système informatique comprenant des moyens configurés pour mettre en oeuvre le procédé tel que défini ci avant. Selon un autre aspect, il est également proposé un produit programme d'ordinateur chargeable directement dans une mémoire d'un système informatique, comprenant des portions de code de logiciel pour l'exécution du procédé tel que défini ci avant, lorsque ledit programme est exécuté sur ledit système informatique. Il est encore proposé, selon un autre aspect, un support lisible par un système informatique, par exemple une mémoire, ayant des instructions exécutables par ordinateur, adaptées pour provoquer l'exécution par le système informatique du procédé tel que défini ci avant. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : - la figure 1 illustre très schématiquement les principales étapes d'un mode de mise en oeuvre d'un procédé selon l'invention ; - la figure 2 illustre schématiquement deux exemples de réalisation d'une diode intégrée ; - la figure 3 illustre schématiquement un exemple de modèle de diode selon l'invention ; - la figure 4 illustre une courbe représentant l'évolution de la résistance de caisson pour des valeurs de courant négatif ; - les figures 5 et 6 illustrent schématiquement un exemple de volume de conduction d'une diode intégrée ; - la figure 7 illustre une évolution comparée de la tension aux bornes d'une diode à grille lors du recouvrement en inverse en utilisant un modèle compact de l'art antérieur et un modèle selon l' invention, - la figure 8 illustre schématiquement un exemple de structure de protection ESD utilisant deux diodes montées en anti-parallèle, - les figures 9 et 10 illustrent une évolution de la tension au niveau du noeud anode de la structure de la figure 8 en présence d'une décharge ESD en utilisant un modèle de l'état de l'art antérieur et un modèle selon l'invention, et - les figures 11 et 12 illustrent l'évolution du courant en fonction de la tension aux bornes de la diode en mode bloqué, en utilisant un modèle de l'art antérieur et un modèle selon l'invention. Sur la figure 1, la référence SINF désigne globalement un système informatique, par exemple un ordinateur, comportant des moyens tels qu'une unité centrale et des moyens de mémoire, configurés pour mettre en oeuvre un mode de mise en oeuvre du procédé de l'invention. Selon ce mode de mise en oeuvre illustré sur la figure 1, des paramètres d'entrée, tels que notamment des paramètres géométriques de la diode intégrée et la valeur du dopage du caisson, sont utilisés pour déterminer (10) des paramètres du modèle compact MDC de la diode, tels que par exemple la résistance du caisson, le temps de transit... Puis le modèle compact ainsi paramétré est utilisé dans un simulateur, par exemple un simulateur du type SPICE, pour effectuer une simulation 11 du comportement de la diode en présence d'une situation environnementale donnée, par exemple une impulsion ESD, et obtenir par exemple l'évolution de la tension V aux bornes de la diode et du courant I la traversant. Le concepteur de circuit intégré pourra ainsi évaluer le comportement de la diode de protection ESD et éventuellement modifier certains paramètres géométriques de cette dernière. Si l'on se réfère maintenant à la figure 2, on voit sur cet exemple de réalisation qu'une diode de protection ESD comporte plusieurs parties distinctes. Par exemple, dans le cas d'une diode P+/Nwell, on trouve : - un caisson 1 de type N faiblement dopé (généralement désigné par l'homme du métier sous l'acronyme anglosaxon Nwell), - une prise caisson 2 de type N plus fortement dopée que le caisson, - une diffusion P+ fortement dopée 3, située dans le caisson, afin de constituer la jonction P+/Nwell, - un matériau isolant 4 entre la prise caisson N+ et l'implantation P+ qui peut être une tranchée profonde remplie d'oxyde (STI, Shallow Trench Isolation). On obtient alors une diode STI référencée DSTI. Une telle diode est illustrée sur la partie basse de la figure 2. En variante, le matériau isolant entre la prise caisson N+ et l'implantation P+ peut être une zone faiblement dopée (puits N : Nwell) protégée de la formation de siliciure métallique grâce à une grille de transistor MOS. Il s'agit alors d'une diode à effet de champ ou diode à grille GD (« gated diode », selon une dénomination anglosaxonne bien connue de l'homme du métier). Une telle diode à grille GD est illustrée sur la partie haute de la figure 2. Un modèle compact selon l'invention peut s'appliquer à tout type de diode intégrée, notamment les diodes DSTI et GD. La diode comporte également une isolation périphérique ou anneau de garde, non représentée ici sur ces figures, qui est utilisée pour isoler les diodes des autres structures implantées sur le substrat de silicium du circuit intégré. Dans le cas d'une diode P+/Nwell, la jonction PN intrinsèque se situe à l'interface entre l'implantation P+ et le caisson Nwell. Du fait de leurs forts dopages, les implantations P+ et N+, qui constituent respectivement l'anode et la cathode, permettent de créer un contact faiblement résistif entre la jonction et les lignes d'interconnexions. Cependant, la résistance située entre la prise caisson et la jonction intrinsèque n'est pas négligeable et dépend de la résistance du caisson dont la valeur est d'autant plus grande que le caisson est faiblement dopé. La largeur de diode est notée W, l'espacement entre les zones actives LPN, la longueur et le nombre d'implantations (ici P+) (ou de doigts) respectivement LACT et N. Le modèle de la diode comprend trois éléments (figure 3) : - une résistance série constante Rso liée aux régions d'actives (prises caisson et implantation) et aux interconnexions, - une résistance modulée Rsm qui est la résistance du caisson, - la jonction PN correspondant à l'interface entre l'implantation et le caisson. Cette jonction est elle-même divisée en trois parties distinctes : - la jonction intrinsèque qui modélise le courant de conduction de la diode, ID, - une capacité de diffusion qui modélise l'effet de stockage de charge dans le caisson. Le courant associé à cette capacité est noté courant de diffusion IDIFF, - une capacité d'appauvrissement (de déplétion) liée à la zone de charge d'espace de la jonction. Le courant généré par cette capacité est noté 'DEP. Ces trois courants constituent donc le courant total de la diode, noté I. Equations du modèle Le courant de la jonction intrinsèque ID en fonction de la tension à ses bornes est donné par l'équation de Shockley. 1D=Is ( ( -1 (1) exp D Is est le courant de saturation et UT est la tension thermodynamique. Le courant de diffusion IDIFF est défini par la dérivée par rapport au temps de la charge de diffusion QD : DIFF d(QD ) (2) dt Le courant capacitif IDEp de la zone de charge d'espace est défini par : d(VD) IDEp=Ci (3) dt La zone de charge d'espace est équivalente à la capacité variable C1, appelée capacité d'appauvrissement (de déplétion), modélisée par l'équation classique : 30 Cj CjO ( V -MJ (4) 1- PourV D VJ Cjo, VJ et MJ sont respectivement la capacité de jonction pour une polarisation nulle, le potentiel interne de jonction et le coefficient du gradient de la jonction (égal à 0.33 pour une jonction graduelle, 0.5 si elle est abrupte). Une approximation linéaire de cette formule pour une tension VD proche de VJ permet de s'affranchir des problèmes de convergence au voisinage de VJ. ( V -MJ C j -C jo 1- =D Pour VD FC.VJ (1- FCruj La tension totale aux bornes de la diode, V, est égale à la somme des chutes de potentiel relatives aux différentes parties de la diode. VRSM, VRSO et VD représentent respectivement les tensions aux bornes de la résistance modulée RSM, de la résistance constante Rso et de la jonction PN intrinsèque. FC est le coefficient de linéarisation de la capacité de jonction. En d'autres termes FC est utilisé pour l'approximation linéaire de la formule pour une tension VD proche de VJ. Ainsi lorsque la tension avoisine VJ, fixé par FC.VJ avec 0,5 En pratique, le deuxième terme TT2 peut être égal 1/2(1+(2drw+1)/(1+2drw.tanh(exp(I.SL)))) où drw est un premier coefficient dont dépend la valeur du palier Rp, tanh désigne la fonction tangente hyperbolique, exp désigne la fonction exponentielle et SL est un deuxième coefficient dont dépend la valeur de la pente de la courbe. Le coefficient drw peut être compris entre 1 et 30, tandis que le coefficient SL, représentatif de la pente, est de préférence supérieur à 30. On remarque ici que le deuxième terme TT2 a une influence quasi nulle sur le premier terme TT1 pour les valeurs positives du courant. En effet, pour des valeurs positives du courant, et compte tenu de la présence de la fonction exponentielle, la fonction tangente hyperbolique tend rapidement vers la valeur 1, ce qui rend le deuxième terme TT2 égal à 1. Bien que cela ne soit pas indispensable pour la simulation, il peut être intéressant d'introduire dans le deuxième terme TT2 le coefficient tanh (1) de façon à retrouver une valeur de la résistance de caisson égale à Rsmo lorsque la valeur de courant I est nulle. Plus précisément, dans ce cas, le deuxième terme TT2 serait égal à 1/2(1+(2drw +1)/(1+2drw.tanh(exp(I. SL))/tanh(1))). Quant à la dégradation de la mobilité, elle est modélisée par le modèle de Canali. La mobilité p. des porteurs de charges (minoritaires ou majoritaires) dans le caisson est donc définie par : = 1+110.E (8) usAT 110, USAT et E représentent respectivement la mobilité des porteurs de charges sous un faible champ électrique, la vitesse de saturation et le champ électrique. Détermination des paramètres du modèle autres que ceux figurant dans le terme TT2 La détermination de ces paramètres va être maintenant décrite. Cette détermination est globalement identique à celles décrites dans la thèse et l'article précités auxquels l'homme du métier pourra se référer à toutes fins utiles. En ce qui concerne la mobilité 1,t, des valeurs de vitesse de saturation de porteurs de charges sont indiquées dans le tableau ci-dessous. Symbole Electrons Trous Unité VSAT 1.07e+7 8.7e+6 CM/S La mobilité !A des porteurs de charges est calculée à partir du dopage du caisson, Nw, suivant le modèle de Masetti. ( 13, ±i-tconst i.to(N)=1.t..1.exp (9) ( Cs N' 1+( NI" 1+ r w Les coefficients du modèle de Masetti pour le calcul de la mobilité sont indiqués dans le tableau ci-dessous. N° Symbole Electrons Trous Unité 1 Ilm n1 52.2 44.9 cn12fV.s 2 µm n2 52.2 0 cm2/V.s 3 111 43.4 29.0 cm2/V.s 4 13, 0 9.23e+16 CM-3 5 Cr 9.68°+16 2.23°+17 CM-3 6 Cs 3.34e+20 6.1e+20 CM-3 7 a 0.68 0.719 1 8 B 2 2 1 9 liconst 1417 470.5 cm2/V.s Le champ électrique dans le caisson est par ailleurs défini par le rapport entre la tension aux bornes de la résistance modulée VRSM et la longueur du volume de conduction suivant l'équation de Poisson : E = VRSM L (10) Afin d'intégrer la dégradation de la mobilité dans le modèle, tous les paramètres électriques sont exprimés en fonction des dimensions du volume de conduction. Afin de pouvoir exprimer les paramètres électriques en fonction de la géométrie du volume de conduction, il est nécessaire de définir ce dernier. Ce volume ne se présente pas sous la forme d'un barreau. Il est alors difficile de déterminer la section de conduction et la distance parcourue par les porteurs minoritaires. Le principe est donc de considérer ce volume comme un barreau en utilisant une section S et une distance L moyennes. La largeur W du volume de conduction V est connue et égale à la largeur de la diode. Cette distance est donc considérée comme un facteur appliqué à la section de conduction. Elle est totalement indépendante de la profondeur moyenne H et de la longueur L du volume de conduction (figures 5 et 6). Une diode possédant N doigts a un volume total de conduction égal à 2N volumes de conduction élémentaires (situés entre une prise caisson et un doigt). A partir de ces considérations, on définit la section S et le volume V de conduction tels que : S =2.N.W.H (11)30 V =2.N. IL joli foW (12) Is est le courant de saturation de la jonction. Il est défini en fonction de la surface SALT et du périmètre PACT de la région active implantée (P+ dans le cas d'une diode P+/Nwell) par : Is=JSA'SACT ± J P (13) SP - ACT JSA et Jsp sont respectivement les courants de saturation par unité de surface (en A/[tm2) et par unité de périmètre (A/[tm). La surface et le périmètre d'une diode multi-doigts sont définis en fonction du nombre N de doigts et des dimensions de chacune des diffusions : SALT = N.L AcT.W (14) TACT = 2.N AcT +w) (15) La résistance modulée Rsmo est exprimée en fonction de la résistivité du caisson pw, de la section S et de la longueur de conduction L : Rsmo =PW (16) Cette résistivité est calculée à partir de la mobilité des porteurs majoritaires lamAj et la concentration de dopants dans le caisson Nw. P' q.11,m4J.N. 1 (17) La charge seuil QO est la charge due aux dopants dans le volume de conduction. La présence d'atomes donneurs (de type N) ou accepteurs (de type P) entraîne un excès ou un déficit d'électrons vis à vis du silicium. Cette charge est donc calculée par l'intégrale volumique de la concentration de dopant dans le volume de conduction : fQo = 2.q.1L o or. n',,(1,h,w).dl.dh.dw (18) Une expression simplifiée de la charge seuil faisant intervenir les dimensions du volume de conduction est donnée par les équations suivantes : Qo = q.Nw.V (19) V = 2.N .7 qH.W .L (20) Le volume étant défini par des dimensions et un dopage moyens, un facteur de forme noté yq a été introduit. Ce facteur permet de prendre en compte la forme (non parallélépipédique) du volume de conduction et le dopage (non homogène) dans le caisson (Profil de dopage,...). Lorsque le volume s'apparente à un barreau et que le dopage est homogène en tout point du volume, ce facteur est égal à 1. Le temps de transit est défini de manière générale comme le rapport entre la charge stockée QD (de diffusion) et le courant de conduction de la jonction ID. Le terme de 'transit' est un abus de langage car le temps de transit n'est pas relatif à une distance à parcourir mais à un volume à remplir. En effet, il représente la durée nécessaire aux porteurs minoritaires pour occuper le volume de conduction. Ainsi, il est plus rigoureux de le considérer comme le temps nécessaire à l'établissement de la charge de diffusion dans le caisson. D'une façon générale, compte tenu des considérations évoquées ci avant concernant la distribution des charges et le volume de conduction, on définit le temps de transit tel que : TT = (L)2 NTT .D Où NTT désigne le facteur de distribution des porteurs minoritaires dans le caisson, et D la constante de diffusion. Si cette distribution est triangulaire (on dit que la diode a une base courte) et que la section de conduction est égale à la surface d'active (la diode est un barreau uniforme), alors le facteur de distribution est égal à 2. Le temps de transit est alors défini simplement par: (L)2 T 2.D Le coefficient de diffusion D est défini par la mobilité des porteurs minoritaires dans le caisson, puN, et la tension thermodynamique, UT, suivant la relation d'Einstein : D - UT MIN (23) Pour une région faiblement dopée comme le caisson, la mobilité des porteurs de charges a une forte valeur ce qui augmente le temps nécessaire à leur diffusion dans le caisson. La partie constante de la résistance série propre à la diode, Rso, est liée aux résistances séries des prises caissons, RPRISES, des implantations, RIMP, qui sont les anodes et les cathodes de la diode ainsi que de la résistance des interconnexions métalliques, RMETAL Rso = RPRISES RIMP + RMETAL (24) Si l'on considère que les porteurs de charge traversent verticalement les diffusions en direction des contacts, on peut définir les résistances RPRISES et RIMP telles que : 19 (21) (22) R PRISES P PRISES ; R1mp P IMP N+1 W.LACT PRISES W.LACT IMP Hj la profondeur de jonction, LACT PRISES et LACT IMP correspondent respectivement à la longueur des prises caissons et des implantations. Les résistivités ppiusEs et pimp sont définies par les équations suivantes : 1 P PRISES P IMP PRISES 'N PRISES .1'1111UP ' N IMP 1-1PRISES et Ilimp ainsi que NPRISES et NiMP représentent respectivement la mobilité des porteurs majoritaires et la concentration de dopants des prises caissons et des implantations. La capacité de jonction (ou de déplétion) pour une polarisation nulle est définie en fonction de la géométrie de la zone fortement dopée telle que : C, C JO 3 ACT (27) Cho est la capacité de jonction surfacique exprimée en f/[tm2. Simulation du comportement de la diode Le modèle de la diode qui vient d'être exposé est ensuite utilisé dans le simulateur du type SPICE, par exemple, qui permet de simuler le comportement de la diode lors d'une impulsion ESD, par exemple, afin d'obtenir la réponse en tension de la diode en fonction du temps. Ainsi, alors que l'évolution de la tension en fonction du temps présentait lors du recouvrement en inverse, comme illustré sur la figure 7, une diminution brutale 70 en utilisant le modèle de l'art antérieur, on ne retrouve pas cette diminution brutale en utilisant le modèle selon l'invention qui vient d'être décrit. De ce fait, alors que l'évolution de la tension au cours du temps au niveau du noeud anode d'une structure de protection STD 1 Hj 1 Hj (25) (26) utilisant des diodes montées en anti-parallèle (figure 8) et subissant par exemple une décharge ESD du type CDM, présentait lors de la simulation utilisant le modèle de l'art antérieur, comme illustré sur la figure 9, une surtension significative ne reflétant pas le comportement réel des diodes, on ne retrouve pas cette surtension lors de la simulation en utilisant pour chacune des deux diodes le modèle compact selon l'invention qui vient d'être décrit (figure 10). De même, alors que avec le modèle de l'art antérieur, on obtenait un comportement simulé de la diode ne reflétant pas correctement le comportement réel de celle-ci en mode bloqué ou inverse (zone Z1 sur la figure 11), on voit sur la figure 12 que le modèle selon l'invention permet de mieux faire coller le comportement simulé de la diode avec le comportement réel. REVENDICATIONS1. Procédé de simulation du comportement électrique d'une diode intégrée dans une situation donnée, ladite diode comprenant au sein d'un caisson ayant un premier type de conductivité, une première région active ayant un deuxième type de conductivité opposé au premier type et au moins une deuxième région active ayant le premier type de conductivité, les régions actives formant l'anode et la cathode de la diode, et des connexions sur les régions actives, ledit procédé comprend une modélisation compacte de la diode et une prise en compte de cette modélisation compacte dans un simulateur pour la détermination du comportement électrique de la diode dans ladite situation donnée, ladite modélisation compacte de la diode comprenant une modélisation d'une résistance série relative aux régions actives et auxdites connexions, une modélisation de la jonction PN de la diode et une modélisation de la résistance de caisson pour des valeurs positives du courant traversant la diode faisant intervenir un modèle de modulation de conductivité, caractérisé en ce que ladite modélisation compacte comprend en outre une modélisation de la résistance de caisson (Rsm) pour des valeurs négatives dudit courant par une courbe (CV) croissant de façon abrupte depuis une valeur de résistance initiale (Rsmo) correspondant à une valeur de courant nulle jusqu'à un palier (Rp). 2. Procédé selon la revendication 1, dans lequel ledit palier (Rp) a une valeur au moins égale à 2 fois ladite valeur de résistance initiale et la pente est une pente négative au moins égale en valeur absolue à 40 fois ladite valeur de résistance initiale par Ampère. 3. Procédé selon la revendication 1, dans lequel ledit palier (Rp) a une valeur au moins égale à 8 fois ladite valeur de résistance initiale et la pente est une pente négative au moins égale en valeur absolue à 1000 fois ladite valeur de résistance initiale par Ampère. 4. Procédé selon l'une des revendications précédentes, dans lequel la modélisation de la diode comprend le produit d'un premier terme (TT1) faisant intervenir ledit modèle de modulation deconductivité, et d'un deuxième terme (TT2), valable pour toute valeur du courant, et contribuant à l'obtention de ladite courbe pour les valeurs négatives du courant, ce deuxième terme ayant une influence quasi nulle sur le premier terme pour les valeurs positives du courant. 5. Procédé selon la revendication 4, dans lequel le premier terme est égal à Rsmo(1+ Qd/Q0) où Rsmo désigne ladite valeur initiale de résistance, Qd la charge de diffusion et QO la charge seuil du caisson. 6. Procédé selon la revendication 4 ou 5, dans lequel le deuxième terme (TT2) comprend une fraction possédant au numérateur un premier coefficient (drw) et au dénominateur une fonction tangente hyperbolique de l'exponentielle du produit du courant (I) par un deuxième coefficient (SL), la valeur du palier (Rp) dépendant de la valeur du premier coefficient (drw) et la valeur de la pente (PNT) dépendant de la valeur du deuxième coefficient (SL). 7. Procédé selon la revendication 6, dans lequel le deuxième terme est égal à 1/2(1+(2drw+1)/(1+2drw.tanh(exp(I.SL)))) où drw est le premier coefficient, tanh désigne la fonction tangente hyperbolique, exp désigne la fonction exponentielle et SL est le deuxième coefficient, I le courant traversant la diode. 8. Procédé selon la revendication 7, dans lequel le coefficient drw est compris entre 1 et 30. 9. Procédé selon la revendication 7 ou 8, dans lequel le coefficient SL est supérieur à 30. 10. Système informatique comprenant des moyens configurés pour mettre en oeuvre le procédé selon l'une des revendications 1 à 9. 11. Produit programme d'ordinateur chargeable directement dans une mémoire d'un système informatique, comprenant des portions de code de logiciel pour l'exécution du procédé selon l'une des revendications 1 à 9 lorsque ledit programme est exécuté sur ledit système informatique. 12. Support lisible par un système informatique, ayant des instructions exécutables par ordinateur adaptées pour provoquerl'exécution par le système informatique du procédé selon l'une des revendications 1 à 9.