Brevet FR2985827A1 — publié le 20130719

PROCÉDÉ DE TEST D'UN CIRCUIT INTÉGRÉ Domaine de l'invention La présente invention concerne un procédé de test d'un circuit intégré, notamment pour modéliser son comportement non linéaire. Exposé de l'art antérieur Lors de la fabrication d'un nouveau circuit intégré, des tests peuvent être réalisés pour déterminer quel est le comportement du circuit intégré lorsqu'il reçoit des signaux de grande amplitude, également appelés grands signaux. Par fabri- cation d'un nouveau circuit intégré, on entend indifféremment la conception d'un circuit intégré correspondant à un nouveau circuit électronique ou comprenant de nouveaux composants électroniques ou la mise en oeuvre d'un nouveau procédé pour la fabrication d'un circuit intégré correspondant à un circuit électronique classique. Il est généralement souhaitable que le comportement linéaire d'un circuit intégré soit conservé pour des signaux reçus par le circuit intégré ayant les plus grandes amplitudes possibles. Dans ce but, le procédé de test comprend généralement la détermination de paramètres qui sont représentatifs de l'écart du comportement du circuit intégré par rapport à un comportement linéaire. Ces paramètres sont appelés par la suite paramètres de quantification du comportement non linéaire. Lorsque les paramètres de non linéarité ne sont pas dans des B11523 - 11-GR1-1147FR01 2 plages de valeurs souhaitées, il peut être nécessaire de modifier le circuit intégré. Un exemple de paramètre de non linéarité est le point de compression à 1 dB ou IP1 dB qui quantifie le comportement non linéaire du circuit. Dans la zone linéaire, lorsque la puissance d'entrée augmente, la puissance de sortie augmente selon un rapport constant. A partir d'un certain niveau d'entrée, la puissance de sortie devient plus faible que prévue. Le point de compression à 1 dB est le point pour lequel la puissance de sortie est de ldB inférieure à la puissance théorique idéale. Un autre paramètre de non linéarité est le point d'interception de troisième ordre ou IP3. Il s'agit d'un paramètre de non linéarité qui caractérise l'intermodulation du circuit intégré. Un signal, dont le spectre en fréquence comprend deux raies fondamentales à des fréquences proches, est fourni au circuit. Le point d'interception IP3 est alors obtenu en déterminant l'intersection de la droite théorique d'évolution de la puissance de sortie en fonction de la puissance d'entrée pour l'une des fréquences fondamentales et la droite théorique d'évolution de la puissance de sortie en fonction de la puissance d'entrée pour une fréquence d'intermodulation d'ordre 3. Le point IP3 est le point d'intersection entre ces deux courbes. De façon générale, un fabricant de circuits intégrés dispose d'une bibliothèque de modèles pour chaque composant électronique susceptible d'être utilisé lors de la conception d'un nouveau circuit intégré. Il s'agit de modèles complexes qui permettent de simuler le comportement du composant électronique dans la plupart des conditions de fonctionnement possibles, notamment en petits signaux et en grands signaux, pour différentes conditions de polarisation du circuit intégré et pour différentes températures de fonctionnement. Des exemples de modèles sont les modèles BSIM (acronyme anglais pour Berkeley Short-Channel IGEET Model) ou PSP (acronyme anglais pour Berkeley Short-Channel IGEET Model) qui sont une famille de B11523 - 11-GR1-1147FR01 3 modèles de transistors à effet de champ à grille isolée ou transistors MOS (acronyme anglais pour Metal Oxide Semiconductor). Lors de la conception d'un nouveau circuit intégré, le 5 modèle de chaque composant électronique du circuit intégré est utilisé pour simuler le comportement du circuit intégré. Un exemple de simulation numérique est la méthode de l'équilibrage harmonique (en anglais harmonic balance) qui permet, notamment, d'étudier les phénomènes de distorsion qui peuvent se produire 10 lorsque le circuit intégré reçoit un signal comprenant plusieurs fréquences et dont l'amplitude correspond à un comportement grand signal. Ces procédés de simulation numérique permettent de déterminer les paramètres de quantification du comportement non linéaire. 15 Toutefois, la conception d'un nouveau circuit intégré peut nécessiter la conception d'un nouveau composant électronique. Le fabricant de circuits intégrés peut alors ne pas disposer du modèle complexe pour ce nouveau composant électronique. De même, il peut résulter de la modification d'un procédé 20 de fabrication d'un circuit intégré que les modèles complexes utilisés jusqu'alors pour simuler le comportement du circuit intégré ne peuvent plus être utilisés. La détermination d'un nouveau modèle complexe d'un composant électronique est un processus long et complexe. A 25 titre d'exemple, le modèle BSIM4.4 de la famille de modèles BSIM pour un transistor MOS demande la détermination de plus de 302 paramètres. A titre d'exemple, le modèle PSP103.1 de la famille de modèles PSP pour un transistor MOS demande la détermination de plus de 319 paramètres. 30 En outre, la mise au point d'un nouveau circuit intégré peut nécessiter plusieurs itérations successives de fabrication et de test d'un circuit intégré. Il peut ne pas être envisageable pour des raisons de temps et de coût de concevoir pour chaque tentative de nouveaux modèles complexes de 35 composants électroniques. B11523 - 11-GR1-1147FR01 4 Une autre possibilité consiste, lorsque le circuit intégré est fabriqué, à mesurer les paramètres de quantification du comportement non linéaire par des procédés de test sur le circuit intégré qui sont sensés correspondre à une simulation expérimentale des conditions d'excitation susceptibles d'être imposées au circuit intégré selon l'application visée. Un exemple de procédé de test par simulation expérimentale est connu sous le nom de méthode "Load-Pull" et consiste à présenter au circuit intégré différentes impédances de source et de charge (ou d'entrée et de sortie) et à mesurer son comportement en puissance, pour un signal d'entrée, dont le spectre en fréquence comprend deux raies à des fréquences voisines, et un point de polarisation donnés. En particulier, pour un circuit intégré comprenant une borne d'entrée et une borne de sortie et pour des impédances d'entrée et de sortie fixes, une méthode de mesure comprend l'application à la borne d'entrée d'un signal dont le spectre en fréquence comprend deux raies à des fréquences voisines, la mesure du signal à la borne de sortie et la détermination de l'évolution du gain de transmission en fonction de l'amplitude du signal d'entrée pour l'une des fréquences initiales et pour certaines des fréquences d'intermodulation et d'harmoniques dues aux non linéarités du circuit. Les paramètres de quantification du comportement non linéaire peuvent être mesurés à partir de ces courbes. Un inconvénient est que la mesure des courbes d'évolution de la puissance de sortie d'un circuit intégré en fonction de la puissance d'entrée nécessite un outillage complexe dont la mise en oeuvre peut ne pas être compatible, pour des raisons de coût et de délai, avec les contraintes rencontrées à une échelle industrielle par les fabricants de circuits intégrés. Il existe donc un besoin d'un procédé de test d'un circuit intégré qui permet une détermination rapide d'au moins 35 un paramètre (par exemple le point d'interception IP1 1 dB ou le B11523 - 11-GR1-1147FR01 point d'interception IP3) de quantification du comportement non linéaire du circuit intégré en l'absence de modèles complexes d'au moins un composant électronique du circuit intégré et sans réaliser des mesures à grands signaux sur le circuit intégré. 5 Résumé Un objet d'un exemple de réalisation est de prévoir un procédé de test d'un circuit intégré évitant au moins certains des inconvénients des procédés de test antérieurs. Un autre objet d'un exemple de réalisation est que le 10 procédé de test est simple et peut être mis en oeuvre à coût réduit. Un autre objet d'un exemple de réalisation est de prévoir un procédé de test qui peut être mis en oeuvre avec les mêmes dispositifs que ceux utilisés de façon classique pour la 15 détermination des modèles complexes de composants électroniques. Dans ce but, un exemple de réalisation prévoit un procédé de test d'un circuit intégré dans lequel sont pris en compte au moins des dérivées premières et secondes des paramètres S du circuit intégré. 20 Selon un exemple de réalisation de l'invention, le procédé comprend les étapes suivantes : fournir des paramètres S du circuit intégré ; déterminer un modèle équivalent non linéaire du circuit intégré à partir des paramètres S fournis et des 25 dérivées premières et secondes des paramètres S fournis ; et quantifier le comportement non linéaire du circuit intégré à partir du modèle équivalent non linéaire. Selon un exemple de réalisation de l'invention, l'étape de fourniture des paramètres S comprend la mesure des 30 paramètres S du circuit intégré par un dispositif de mesure connecté au circuit intégré. Selon un exemple de réalisation de l'invention, des tensions et/ou des courants sont appliqués au circuit intégré en fonctionnement et les dérivées premières et secondes des B11523 - 11-GR1-1147FR01 6 paramètres S fournis sont déterminées par rapport aux tensions et/ou aux courants. Selon un exemple de réalisation de l'invention, les paramètres S sont mesurés pour plusieurs points de polarisation du circuit intégré, et les dérivées premières et secondes des paramètres S mesurés sont déterminées pour l'un des points de polarisation. Selon un exemple de réalisation de l'invention, le procédé comprend : la détermination d'un modèle équivalent linéaire comprenant des composants électroniques dont les valeurs sont obtenues seulement à partir des paramètres S fournis ; et la détermination du modèle équivalent non linéaire en attribuant à au moins l'un des composants électroniques des 15 coefficients non linéaires d'ordre 2 et 3 à partir des dérivées premières et secondes des paramètres S fournis. Selon un exemple de réalisation de l'invention, le circuit intégré comprend un nombre N de ports, N étant un nombre entier supérieur ou égal à 2, à chaque port étant appliqué un 20 signal à une valeur de référence pour la mesure des paramètres S, et les dérivées premières et secondes des paramètres S fournis comprennent les dérivées partielles premières et secondes par rapport à chaque signal, déterminées aux valeurs de référence. 25 Selon un exemple de réalisation de l'invention, l'étape de simulation comprend l'application d'une méthode d'équilibrage harmonique au modèle équivalent non linéaire. Selon un exemple de réalisation de l'invention, le procédé comprend les étapes suivantes : 30 fabriquer le circuit intégré ; et tester le circuit intégré fabriqué par le procédé de test tel que défini précédemment. Selon un exemple de réalisation de l'invention, l'étape de test est suivie de la fabrication d'une version 35 modifiée du circuit intégré en fonction du résultat du test. B11523 - 11-GR1-1147FR01 7 Dans ce but, un exemple de réalisation prévoit un système de test d'un circuit intégré adapté à la mise en oeuvre du procédé de test tel que défini précédemment, comprenant un dispositif de fourniture des paramètres S du circuit intégré et un dispositif de simulation du comportement du circuit intégré à partir du modèle équivalent non linéaire du circuit intégré. Selon un exemple de réalisation de l'invention, le dispositif comprend un dispositif de mesure des paramètres S du circuit intégré. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante d'exemples de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 représente, de façon schématique, un exemple de réalisation d'un système de test d'un circuit intégré ; la figure 2 représente, sous la forme d'un schéma par 20 blocs, un exemple de réalisation d'un procédé de test d'un circuit intégré ; les figures 3 et 4 représentent, de façon schématique, des exemples de réalisation de modèles non linéaires d'un transistor MOS ; et 25 la figure 5 représente des courbes d'évolution de la puissance de sortie pour des raies de fréquences particulières en fonction de la puissance d'entrée, obtenues respectivement par simulation à partir du modèle de la figure 3 et par des mesures sur le circuit intégré. 30 Description détaillée Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures. La figure 1 représente un exemple de réalisation d'un système de test 10 d'un circuit intégré 12 (DUT). Le circuit 35 intégré 12 peut comprendre plusieurs composants électroniques, B11523 - 11-GR1-1147FR01 8 par exemple des transistors bipolaires, des transistors MOS, des résistances, des capacités, des inductances, des amplificateurs, des atténuateurs, des filtres, des coupleurs, des égaliseurs, etc. Il peut toutefois également correspondre à un composant 5 électronique unique, par exemple un transistor MOS ou un transistor bipolaire. Le circuit intégré 12 comprend de 1 à N ports, où N est un entier naturel supérieur ou égal à 2. Les ports sont les points du circuit intégré 12 auxquels des courants électriques entrent dans le circuit intégré 12 ou 10 sortent du circuit intégré 12. Dans l'exemple de réalisation de la figure 1, le circuit intégré 12 comprend deux ports d'accès Pl, P2- Le système de test 10 comprend un dispositif de mesure 14 (VNA) des paramètres S (de l'anglais Scattering parameters), 15 également appelés coefficients de diffraction ou de répartition, du circuit intégré 12. Le dispositif de mesure 14 est couplé aux ports P1 et P2 du circuit intégré 12. Le dispositif de mesure 14 peut être un analyseur de réseau 14, par exemple un analyseur de réseau vectoriel. Il peut s'agir de l'analyseur de réseau 20 commercialisé sous l'appellation VNA N5230A par la société Agilent Technologies. Le système de test 10 comprend, en outre, un module de traitement 16 (pP), comprenant par exemple un processeur, recevant des données fournies par le dispositif de mesure 14. Le 25 module de traitement 16 est relié à une interface 18 (IHM) comprenant, par exemple, un écran d'affichage et un système de saisie de données, comprenant par exemple un clavier et une souris. A titre de variante, le dispositif de mesure 14 et le module de traitement 16 peuvent être, en partie ou en totalité, 30 confondus. En outre, le dispositif de mesure 14 peut être relié à une interface comprenant, par exemple, un écran d'affichage et un système de saisie de données, comprenant par exemple un clavier et une souris. B11523 - 11-GR1-1147FR01 9 La figure 2 représente, de façon schématique, un exemple de réalisation d'un procédé de test du circuit intégré 12 de la figure 1. Le procédé comprend successivement une étape 20 de fabrication du circuit intégré ; une étape 22 de détermination des paramètres S du circuit intégré 12 pour plusieurs points de polarisation ; une étape 24 de détermination d'un modèle non linéaire de fonctionnement du circuit intégré 12 à partir des paramètres S et des dérivées partielles premières et secondes (d'ordres 1 et 2) des paramètres S ; une étape 26 de simulation numérique du modèle non linéaire de fonctionnement pour déterminer le comportement aux grands signaux du circuit intégré ; et éventuellement une étape 28 de fabrication d'un 15 circuit intégré corrigé si nécessaire. Les inventeurs ont mis en évidence que l'utilisation des dérivées partielles premières des paramètres S permet d'estimer de façon satisfaisante les effets non linéaires d'ordre 2 (par exemple l'apparition dans le spectre du signal de 20 sortie de raies aux harmoniques d'ordre 2 et aux fréquences d'intermodulation d'ordre 2) qui se produisent lors du fonctionnement du circuit intégré 12 et que l'utilisation des dérivées partielles premières et secondes des paramètres S permet d'estimer de façon satisfaisante les effets non linéaires 25 d'ordre 3 (par exemple l'apparition dans le spectre du signal de sortie de raies aux harmoniques d'ordre 3 et aux fréquences d'intermodulation d'ordre 3) qui se produisent lors du fonctionnement du circuit intégré 12. L'exemple de procédé de réalisation va être décrit de 30 façon générale et, à des fins d'illustration, plus précisément dans l'exemple particulier dans lequel le circuit intégré 12 est un transistor MOS. A l'étape 22, les paramètres S du circuit intégré 12 sont mesurés. De façon générale, les paramètres S sont utilisés B11523 - 11-GR1-1147FR01 10 pour décrire le comportement électrique de circuits électriques linéaires en fonction des signaux d'entrée. Une définition des paramètres S se trouve dans l'ouvrage intitulé "Composants, dispositifs et circuits actifs 5 en micro-ondes" de P. F. Combes, J. Graffeuil et J.F. Sautereau (éditions Dunod, Paris, 1985, pages 123-125). Les paramètres S peuvent être mis sous la forme d'une matrice. La matrice de paramètres S décrivant un circuit intégré 12 comprenant N ports comprend N2 éléments, chaque élément 10 correspondant à un nombre complexe. Pour mesurer les paramètres S, il faut fixer au préalable les conditions de fonctionnement du circuit intégré 12, en particulier les impédances appliquées aux ports, en général 50 S2, la température de fonctionnement du circuit intégré 12 et le point de polarisation du circuit 15 intégré 12, notamment les composantes constantes des tensions appliquées aux ports du circuit intégré 12, etc. A chaque port du circuit intégré 12 est attribué un nombre entier n qui varie de 1 à N ou N est le nombre total de ports. On appelle an et bn respectivement les ondes incidente et 20 réfléchie au port n. En outre, on appelle A et B respectivement les vecteurs ondes incidentes et ondes réfléchies définis selon les relations (1) suivantes : (bi ( a1 B = A = (1) b' aN Les paramètres S relient les ondes incidentes avec les 25 ondes réfléchies par les ports du circuit intégré 2. Pour un circuit intégré à N ports, les paramètres S peuvent être mis sous forme matricielle selon la relation (2) suivante : (b, Sl,N `val B = SA = - (2) b"il SN 1 --- SN,N ai - N i Un élément Si,j de la matrice S, i et j étant chacun 30 un nombre entier variant de 1 à N, peut être déterminé par la relation (3) suivante : B11523 - 11-GR1-1147FR01 bi, si, J " 1,] ak =0 pour k =1 Dans l'exemple de réalisation représenté en figure 1, le circuit intégré 12 a deux ports P1 et P2. La matrice de paramètres S du circuit intégré 12 a la forme générale donnée 5 par la relation (4) suivante : S = (S1,1 S1,2 (4) \S2,1 S22 En outre, dans l'exemple particulier dans lequel le circuit intégré 12 est un transistor MOS, le port P1 correspond par exemple à la grille du transistor MOS et le port P2 10 correspond au drain du transistor MOS. A l'étape 22, les paramètres S sont mesurés pour plusieurs points de polarisation du circuit intégré 12. Plus précisément, les paramètres S sont mesurés pour un point de polarisation de référence et pour des points de polarisation 15 voisins du point de polarisation de référence. La polarisation d'un circuit intégré comprend généralement la fixation des tensions constantes alimentant le circuit intégré et la fixation de la composante continue de chaque tension et/ou chaque courant variable appliqué aux ports 11 (3) 20 du circuit intégré. Le point de polarisation de correspond alors à des premières valeurs des tensions et des composantes continues des tensions variables au circuit intégré et chaque point de polarisation référence constantes appliquées voisin du point de polarisation de référence est obtenu en modifiant la 25 composante continue d'une seule courant variable sans modifier autres tensions/courants. Les chaque point de polarisation tension variable ou d'un seul les composantes continues des paramètres Si,i mesurés pour sont fournis au module de traitement 16. 30 Dans l'exemple particulier dans lequel le circuit intégré 12 est un transistor MOS fabriqué dans un substrat semiconducteur et monté en source commune, la détermination du point de polarisation de référence du transistor MOS comprend la B11523 - 11-GR1-1147FR01 12 détermination de la tension constante appliquée à la source du transistor MOS, de la tension constante appliquée au substrat, de la composante constante VGS appliquée entre la grille et la source du transistor MOS et de la composante constante VDS appliquée entre le drain et la source du transistor MOS. Chaque point de polarisation voisin du point de polarisation de référence est obtenu en faisant varier la composante continue de la tension VGS ou VDS, les autres tensions n'étant pas modifiées. A titre d'exemple, le point de polarisation de référence correspond à une tension grille-source dont la composante continue est supérieure à la tension de seuil du transistor MOS et une tension drain-source dont la composante continue est de plusieurs centaines de millivolts. A l'étape 24, le module de traitement 16 détermine un modèle équivalent non linéaire du circuit intégré 12. La détermination du modèle équivalent non linéaire du circuit intégré 12 peut être mise en oeuvre par le module de traitement 16 en utilisant le logiciel commercialisé sous l'appellation Advanced Design System (ADS) par la société Agilent Technologies. A titre de variante, le modèle équivalent non linéaire peut être déterminé, au moins en partie, par le dispositif de mesure 14. Un modèle non linéaire comprenant un nombre réduit de paramètres est sélectionné. Un modèle non linéaire du circuit intégré 12 correspond à un circuit électronique dont le fonctionnement reproduit, avec plus ou moins de précision, le fonctionnement du circuit intégré 12 lors de simulations numériques. Le modèle non linéaire comprend des composants électroniques, notamment des résistances, des condensateurs, des sources de courant, des sources de tension, des inductances, etc. Le modèle est dit non linéaire dans la mesure où certains composants électroniques sont considérés comme des composants non linéaires, notamment les condensateurs et les sources de courant ou de tension. B11523 - 11-GR1-1147FR01 13 La figure 3 représente un exemple de modèle équivalent non linéaire d'un transistor MOS. Le modèle équivalent non linéaire peut être mis en oeuvre par le logiciel commercialisé sous l'appellation Advanced Design System (ADS) par la société Agilent Technologies. Dans cet exemple, le transistor MOS est modélisé par un circuit 30 comprenant trois bornes G, S et D correspondant respectivement à la grille, la source et le drain du transistor. On appelle : VGS la tension entre la grille et la source qui comprend la somme d'une composante continue VGSO et d'une composante variable vGS ; VDS la tension entre le drain et la source qui comprend la somme d'une composante continue VDSO et d'une 15 composante variable vDS ; IG le courant entrant au noeud G qui comprend la somme d'une composante continue IG0 et d'une composante variable iG qui sont nuls pour le transistor MOS ; et ID le courant entrant au noeud D qui comprend la somme 20 d'une composante continue ID0 et d'une composante variable iD. Dans la suite de la description, il est fait référence indifféremment à un composant électronique (par exemple un condensateur) et à la propriété principale (la capacité) de ce composant électronique. 25 Le circuit 30 comprend : un noeud A couplé à la borne G ; un noeud B couplé à la borne D ; un noeud C couplé à la borne S ; un condensateur CGS disposé entre les bornes A et C ; 30 un condensateur CDS disposé entre les bornes B et C ; un condensateur CGD disposé entre les bornes A et B ; une résistance RDS disposée entre les bornes B et C en parallèle du condensateur CDS ; et une source de courant SC contrôlée en tension, 35 disposée entre les bornes B et C, en parallèle du condensateur B11523 - 11-GR1-1147FR01 la tension modèle non 14 CDS et qui fournit un courant lm égal au produit de vGS par un gain GM. La figure 4 représente un autre exemple de MOS. Dans cet exemple, le transistor circuit 40 comprenant l'ensemble des linéaire d'un transistor 5 MOS est modélisé par un éléments du circuit 30 et comprenant, en outre : une résistance RG en série avec une entre les bornes G et A ; une résistance RD en série avec une 10 entre les bornes D et B ; et une résistance Rs en série avec une entre les bornes S et C. Dans un premier temps, le module de inductance LG inductance LD inductance Ls traitement 16 considère que chaque composant électronique du modèle équivalent 15 est un composant linéaire. Le module de traitement 16 détermine alors l'expression de chaque composant électronique en fonction des paramètres S. A titre de variante, le module de traitement 16 peut déterminer l'expression de chaque composant électronique à partir des paramètres d'admittance Y, des paramètres 20 d'impédance Z, des paramètres hybrides H, des paramètres de transfert T ou des paramètres ABCD qui peuvent tous se déduire des paramètres S. A titre d'exemple, on considère que le modèle du circuit intégré 12 est le modèle représenté en figure 3, que le 25 transistor MOS est polarisé en source commune et que la composante variable vGS est une tension sinusoïdale de fréquence f. Les paramètres d'admittance du circuit intégré 12 est donnée par la relation (5) suivante 'G = Yl1VGS Yl2VDS (5) 30 ID = Y21VGS Y22VDS De façon connue, les paramètres Y11, Y12, Y21 et Y22 peuvent être exprimés en fonction des paramètres S. Les parties linéaires des composants électroniques du modèle sont données par les relations (6) suivantes : 35 GM = Re{Y21} (6) B11523 - 11-GR1-1147FR01 15 GDS = l/RDS = Re {(Y22+Y12)} CDS = ImI(Y22+Y12)/(21-1f)} CGS = ImI(Y11+Y12)/(21-1f)} CGD = Iml(-Y12)/(211f)} où Re{U} et Im{U} sont respectivement la partie réelle et la partie imaginaire du nombre complexe U. Le modèle non linéaire est obtenu en utilisant les formules de Taylor pour chaque composant non linéaire. A titre d'exemple, l'expression du gain GM est donnée par la relation (7) suivante en négligeant les dérivées partielles croisées : aGm 1 ê2Gm 2 êGm 1 ê2Gm 2 GM Gmo + VGS 2!2GS VGS DS VDS 2 (7) êtiGS 2!D S " aY D'autres approximations peuvent être faites, par exemple en considérant que le gain GM dépend essentiellement de la tension VGS et que GDS dépend essentiellement de la tension 15 VDS- Pour chaque composant électronique, le terme avec l'indice 0 correspond au terme linéaire donné par les relations (6). Les termes comprenant la tension vGS ou la tension vDS correspondent aux termes non linéaires d'ordre 2 et les termes 20 comprenant la tension vGs 2 ou la tension vDS2 correspondent aux termes non linéaires d'ordre 3. Les termes non linéaires d'ordre 2 des composants électroniques du modèle équivalent entraînent des effets non linéaires d'ordre 2 lors de la simulation du circuit intégré avec le modèle équivalent, notamment la 25 formation des harmoniques d'ordre 2 et des intermodulations d'ordre 2. Les termes non linéaires d'ordre 2 et d'ordre 3 des composants électroniques du modèle équivalent entraînent des effets non linéaires d'ordre 3 lors de la simulation du circuit intégré avec le modèle équivalent, notamment la formation des 30 harmoniques d'ordre 3 et des intermodulations d'ordre 3. Le module de traitement 16 détermine les termes non linéaires pour chaque composant électronique non linéaire du modèle équivalent du circuit intégré 12. Dans ce but, le module de traitement 16 détermine, pour chaque composant électronique B11523 - 11-GR1-1147FR01 16 non linéaire, les dérivées partielles premières et secondes du terme linéaire de l'expression du composant électronique par rapport à chaque tension ou courant DC appliqué à un port du circuit intégré. Dans l'exemple particulier du modèle représenté en figure 3, les composants non linéaires sont les capacités CGS, CGD et CDS, la résistance de sortie RDS et le gain GM. Il est alors déterminé : les dérivées partielles premières êGm / êvGs , êGm / êvps , êGips / êVGs , êGips / êVps , êCGs / êvGs , êCGs / êvps , 'CGD / &v-Gsf 'CGD / &v-DS, 'CDS / êvGs et 'CDS / êvps ; et les dérivées partielles secondes ê2Gm / 'vis, ê2Gm êvD2s, 2Gips v2Gs, 2Gips 2CGS &'CGS / 2CGD \/G' S &'CGD / \/l2D'Sf 2CDS \/G' S et 2CDs'vis - Les valeurs précédentes sont déterminées au point de polarisation de référence du circuit intégré 12. Les dérivées précédentes sont obtenues à partir des dérivées des paramètres S mesurés à différents points de 20 polarisation. A titre d'exemple, lorsque le point de polarisation de référence correspond à une tension grille-source VGSO de 440 mV et une tension drain-source VDSO de 900 mV, des paramètres S sont déterminés pour les points de polarisation obtenus en 25 faisant varier la tension VDSO entre 899,4 mV et 900,6 mV sans modifier VGSO. Ces paramètres S sont utilisés pour déterminer les dérivées partielles êGm /êvps et ê2Gm /êvî,s au point de polarisation de référence. D'autres paramètres S sont déterminés pour les points 30 de polarisation obtenus en faisant varier la tension VGSO entre 439,4 mV et 440,6 mV sans modifier VDSO. Ces paramètres S sont utilisés pour déterminer les dérivées partielles êGm /êvGs et / / (Jvs au point de polarisation de référence. A l'étape 24, le modèle équivalent non linéaire à 35 utiliser peut être plus ou moins compliqué selon le type de B11523 - 11-GR1-1147FR01 17 circuit intégré 12 que doit représenter le modèle équivalent non linéaire. La première fois qu'un modèle équivalent non linéaire est sélectionné pour simuler le comportement d'un circuit intégré, il peut être souhaitable de prévoir une étape de validation pour confirmer que le modèle équivalent non linéaire sélectionné va permettre de simuler le comportement du circuit intégré 12 avec une précision suffisante. L'étape de validation peut être réalisée en comparant des simulations obtenues avec le modèle équivalent non linéaire du circuit intégré à des mesures réalisées directement sur le circuit intégré. Les mesures sont par exemple réalisées par la méthode "Load-Pull". Par la suite, il n'est plus nécessaire de prévoir cette étape de validation lorsque le modèle équivalent non linéaire est utilisé pour simuler le comportement d'un circuit intégré analogue à celui utilisé pour la validation. A titre de variante, à l'étape 24, les paramètres S et les dérivées premières et secondes des paramètres S peuvent être déterminés à partir d'un modèle complexe du circuit intégré 12 lorsque celui-ci est disponible, par exemple un modèle de la famille BSIM ou PSP. Dans ce cas, l'étape 22 de mesure des paramètres S au point de polarisation de référence et à différents points de polarisation autour du point de polarisation de référence peut ne pas être présente. En outre, des dérivées d'ordre 3 ou d'ordres supérieurs des paramètres S peuvent être déterminées. A l'étape 26, le procédé comprend la simulation numérique du circuit intégré 12 à partir du modèle équivalent non linéaire du circuit intégré 12 pour quantifier les phénomènes de non-linéarité qui se produisent lors du fonctionnement du circuit intégré 12. La simulation peut être mise en oeuvre par des procédés de simulation numériques classiques. Il peut s'agir d'un procédé de simulation numérique mettant en oeuvre un procédé d'équilibrage harmonique (en anglais harmonic balance). Un exemple de procédé d'équilibrage harmonique est décrit au chapitre 3 de l'ouvrage intitulé "Non linear microwave and RF B11523 - 11-GR1-1147FR01 18 circuits" de Stephen A. Maas (éditions Artech House, 2003). La simulation numérique peut être mise en oeuvre en utilisant le logiciel commercialisé sous l'appellation Advanced Design System (ADS) par la société Agilent Technologies. Un autre exemple de 5 procédé de simulation numérique est un procédé de simulation de type « transitoire ». Le procédé d'équilibrage harmonique permet notamment de déterminer des paramètres de quantification du comportement non linéaire, par exemple les points de compression IP1 et IP3. 10 A l'étape 26, les paramètres de quantification du comportement non linéaire peuvent être comparés à des valeurs de référence pour déterminer si les effets non linéaires qui se produiraient lors du fonctionnement du circuit intégré 12 ne sont pas incompatibles avec l'utilisation prévue du circuit intégré 12. A 15 titre d'exemple, il peut être souhaitable que les points de compression IP1 et IP3 soient supérieurs à des valeurs de référence. Lorsqu'il est déterminé que le comportement du circuit intégré 12 aux grands signaux est satisfaisant, le procédé de test peut s'arrêter après l'étape 26. Lorsqu'il est 20 déterminé que le comportement du circuit intégré 12 aux grands signaux n'est pas satisfaisant, le procédé de test peut se poursuivre à l'étape 28. En outre, d'autres simulations que les simulations de comportement aux grands signaux peuvent être réalisées, éven- 25 tuellement en adaptant le modèle équivalent non linéaire par rapport à ce qui a été décrit précédemment. A titre d'exemple, le modèle équivalent non linéaire peut être adapté pour être utilisé pour simuler le fonctionnement du circuit intégré 12 lorsqu'il reçoit des signaux bruités. En outre, à l'étape 26, 30 lorsque les dérivées d'ordre 3 et/ou d'ordres supérieurs des paramètres S ont été déterminées à l'étape 24, la simulation peut permettre la détermination de paramètres de quantification d'effets non linéaire d'ordre 4 et/ou d'ordres supérieurs. A l'étape 28, le circuit intégré 12 est modifié. Ceci 35 peut signifier au moins l'une des possibilités suivantes : B11523 - 11-GR1-1147FR01 19 -la structure d'au moins un composant électronique du circuit intégré 12 peut être modifiée. Par exemple, lorsque le composant électronique est un transistor MOS, la forme de la grille peut être modifiée ; -le circuit électrique correspondant au circuit intégré peut être modifié par ajout ou retrait de composants électroniques ; et/ou -le procédé de fabrication du circuit intégré peut être modifié. Par exemple, lorsque le procédé comprend des étapes de photolithogravure, la nature des produits de gravure utilisés peut être modifiée. Lorsque le procédé comprend des étapes de recuit thermique, la durée ou la température de recuit peut être modifiée. A l'étape 28, un circuit intégré 12 modifié est fabriqué. Le procédé peut alors être répété depuis l'étape 22 de façon à déterminer les paramètres de quantification du comportement non linéaire du circuit intégré modifié pour définir dans quelle mesure le comportement du circuit intégré 12 modifié s'est amélioré. Des essais de comparaisons ont été réalisés pour valider la pertinence du modèle équivalent non linéaire décrit précédemment. Des essais ont été réalisés en comparant des simulations obtenues avec le modèle équivalent non linéaire pour un transistor NMOS, monté en source commune, réalisé dans une technologie pour laquelle la longueur du canal est de 32 nm et par rapport à des mesures réalisées directement sur le transistor. Les mesures ont été réalisées par un système de mise en oeuvre de la méthode "Load-Pull". La méthode "Load-Pull" est, par exemple, décrite dans l'ouvrage "Étude d'amplificateurs faible niveau à haute linéarité en technologies intégrées HEMT AsGa pour applications spatiales" de Joseph Taphuh Mouafo (Université de Limoges, année 2008, Thèse n°81-2008, pages 164- 165). Le signal variable vGS appliqué à la grille du transistor comportait une raie à une fréquence de 2 GHz et une raie à une fréquence de 2,05 GHz. Le transistor NMOS a été polarisé à une B11523 - 11-GR1-1147FR01 20 tension grille-source VGSO de 440 mV et une tension drain-source VDSO de 900 mV. La figure 5 représente des courbes d'évolution de la puissance de sortie (Psortie) en fonction de la puissance d'entrée (rentrée) appliquée. Les triangles 50 sont les résultats des simulations du modèle équivalent non linéaire décrit précédemment. Les courbes 52 et 54 en trait pointillées correspondent aux mesures par méthode "Load-Pull". La courbe 52 correspond à la puissance de sortie associée à la raie fondamentale de 2 GHz et la courbe 54 correspond à la puissance de sortie associée à la raie d'intermodulation d'ordre 3 de 1,95 GHz. Le point 1P3 a été déterminé. Les mesures selon la méthode "Load-Pull" donnent un point 1P3 de 6,65 dBm tandis que la simulation en utilisant le modèle équivalent non linéaire décrit précédemment donne un point 1P3 de 7,15 dBm. Les valeurs 50 obtenues par simulation en utilisant le modèle équivalent non linéaire décrit précédemment sont bien en accord avec les valeurs mesurées par la méthode "Load-Pull". Les écarts entre les courbes de mesure 52 et 54 et les simulations (triangles 50) étaient inférieurs à 0,3 dB. Le modèle équivalent non linéaire décrit précédemment peut donc être utilisé pour des simulations même à des impédances différentes des impédances utilisées pour les mesures des paramètres S. Ainsi, en déduisant un modèle équivalent non linéaire à l'aide de mesures des paramètres S sous 50 ohms, on obtient un modèle équivalent non linéaire dont le comportement est valable pour des impédances de source et de charge quelconques. Des modes de réalisation particuliers de la présente invention ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, les paramètres S sont déterminés pour une température de mesure. Le modèle de fonctionnement non linéaire déterminé selon le présent exemple de réalisation est adapté pour la température de mesure. Si une simulation doit être réalisée à une température différente de la B11523 - 11-GR1-1147FR01 21 température de mesure, alors les paramètres S sont mesurés à cette nouvelle température pour déterminer un modèle de comportement non linéaire à cette nouvelle température. Un avantage des exemples de réalisation du procédé de test d'un circuit intégré décrits précédemment est qu'il permet la détermination de paramètres de quantification du comportement non linéaire du circuit intégré, c'est-à-dire du comportement du circuit intégré à grands signaux, à l'aide des paramètres S qui sont mesurés pour des petits signaux. Un autre avantage des exemples de réalisation du procédé de test d'un circuit intégré décrits précédemment est qu'il permet de suivre l'évolution du comportement non linéaire d'un circuit intégré en fonction de l'évolution du procédé de fabrication du circuit intégré. Un autre avantage des exemples de réalisation du procédé de test d'un circuit intégré décrits précédemment est qu'il permet de simuler le comportement d'un circuit intégré à des fréquences supérieures à la fréquence du signal d'entrée appliquée au circuit intégré. En effet, la simulation des effets non linéaires et plus précisément des harmoniques d'ordre 2 et d'ordre 3 traduit le comportement du circuit intégré à des fréquences égales à 2 et 3 fois la fréquence de la fréquence fondamentale du signal d'entrée. Un autre avantage des exemples de réalisation du procédé de test d'un circuit intégré décrits précédemment est qu'il permet de réduire la durée de réalisation des simulations du comportement d'un circuit intégré. En effet, le modèle équivalent non linéaire d'un circuit intégré tel que décrit précédemment mis en oeuvre dans le procédé de test est plus simple qu'un modèle complexe de ce même circuit intégré, par exemple un modèle complexe de la famille PSP ou BSIM. De ce fait, une simulation utilisant le modèle équivalent non linéaire du circuit intégré est plus rapide qu'une simulation mettant en oeuvre directement le modèle complexe de ce circuit intégré.