Brevet FR2979168A1 — publié le 20130222

DOMAINE TECHNIQUE La présente invention concerne des procédés de formation de structures semi-conductrices liées en utilisant des techniques d'intégration en trois dimensions (3D), et des structures semi-conductrices liées formées par de tels procédés. CONTEXTE L'intégration en trois dimensions (3D) de deux structures semi-conductrices, ou plus, peut produire un certain nombre d'avantages pour des applications microélectroniques. Par exemple, l'intégration 3D de 15 composants microélectroniques peut améliorer les performances électriques et la consommation d'énergie tout en réduisant l'encombrement du dispositif. Voir, par exemple le document de P. Garrou, et al., « Manuel de l'intégration 3D », Wiley-VCH (2008). 20 L'intégration 3D de structures semi-conductrices peut s'effectuer par la fixation d'une puce semi-conductrice sur une ou plusieurs autres puces semi-conductrices (c.-à-d., puce-puce (D2D)), la fixation d'une puce de semi-conductrice sur une ou plusieurs tranches semi- 25 conductrices (c.-à-d., puce-tranche (D2W)), ainsi que la fixation d'une tranche semi-conductrice sur une ou plusieurs autres tranches semi-conductrices (c.-à-d., tranche-tranche (W2W)), ou une combinaison de celles-ci. 30 Les techniques de liaison utilisées dans la liaison d'une structure semi-conductrice à une autre structure semi-conductrice peuvent être classées de différentes manières ; l'une étant de savoir si une couche de matériau intermédiaire est disposée entre les deux structures semi-conductrices pour les lier ensemble, et la seconde étant de savoir si l'interface de liaison permet aux électrons (c.-à-d. au courant électrique) de passer à travers l'interface. Les procédés dits de « liaison directe » sont des procédés dans lesquels une liaison chimique directe solide-solide est établie entre deux structures semi-conductrices pour les lier ensemble, sans utiliser de matériau de liaison intermédiaire entre les deux structures semi10 conductrices pour les lier ensemble. Des procédés de liaison directe métal-métal ont été développés pour lier un matériau métallique au niveau d'une surface d'une première structure semi-conductrice à un matériau métallique au niveau d'une surface d'une seconde 15 structure semi-conductrice. Les procédés de liaison directe métal-métal peuvent également être classés selon la gamme de température dans laquelle chacun est réalisé. Par exemple, certains procédés de liaison directe métal-métal sont réalisés à 20 des températures relativement élevées, entraînant au moins une fusion partielle du matériau métallique au niveau de l'interface de liaison. De tels procédés de liaison directe peuvent être indésirables pour une utilisation dans la liaison de structures semi- 25 conductrices traitées qui comprennent une ou plusieurs structures de dispositif, étant donné que les températures relativement élevées peuvent affecter les structures de dispositif précédemment formées. Les procédés de « liaison par thermocompression » sont 30 des procédés de liaison directe dans lesquels une pression est appliquée entre les surfaces de liaison à des températures élevées comprises entre deux cents degrés Celsius (200 °C) et environ cinq cents degrés Celsius (500 °C), et souvent entre environ trois cents 35 degrés Celsius (300 °C) et environ quatre cents degrés Celsius (400 °C). D'autres procédés de liaison directe qui peuvent être réalisés à des températures de deux cents degrés Celsius (200 °C) ou moins ont été développés. De tels procédés de liaison directe réalisés à des températures de deux cents degrés Celsius (200 °C) ou moins sont appelés ici procédés de liaison directe « à ultra-basse température ». Les procédés de liaison directe à ultra- basse température peuvent être réalisés par l'élimination soigneuse des impuretés de surface et des composés de surface (par exemple, les oxydes natifs), et en augmentant la surface de contact intime entre les deux surfaces à l'échelle atomique. La surface de contact intime entre les deux surfaces est généralement accomplie en polissant les surfaces de liaison pour réduire la rugosité de surface jusqu'à des valeurs proches de l'échelle atomique, en appliquant une pression entre les surfaces de liaison pour entraîner une déformation plastique, ou à la fois en polissant les surfaces de liaison et en appliquant une pression pour atteindre une telle déformation plastique. Après avoir mis les deux surfaces en contact physique direct, une onde de liaison peut être initiée au niveau de l'interface entre les deux surfaces d'aboutement et propagée le long de celle-ci. Une liaison chimique directe est établie entre les deux surfaces d'aboutement au niveau du front d'onde lorsque celui-ci se propage à travers l'interface de liaison entre les deux surfaces d'aboutement. Certains procédés de liaison directe à ultra-basse température peuvent être effectués sans appliquer de pression entre les surfaces de liaison au niveau de l'interface de liaison, bien qu'une pression puisse être appliquée entre les surfaces de liaison au niveau de l'interface de liaison dans d'autres procédés de liaison directe à ultra-basse température afin de parvenir à une adhérence adaptée au niveau de l'interface de liaison. Les procédés de liaison directe à ultra-basse température dans lesquels une pression est appliquée entre les surfaces de liaison sont souvent appelés dans l'art procédés de « liaison assistée par les surfaces » ou procédés « SAB ». Ainsi, les termes « liaison assistée par les surfaces » et « SAB », tels qu'utilisés ici, signifient et comprennent tout procédé de liaison directe dans lequel un premier matériau est directement lié à un second matériau en aboutant le premier matériau contre le second matériau et en appliquant une pression entre les surfaces de liaison au niveau de l'interface de liaison à une température de deux cents degrés Celsius (200 °C) ou moins. BREF RÉSUMÉ Ce résumé est fourni pour présenter une sélection de concepts dans une forme simplifiée. Ces concepts sont décrits plus en détail dans la description détaillée d'exemples de modes de réalisation de l'invention ci-dessous. Ce résumé n'est pas destiné à identifier les principales caractéristiques ou les caractéristiques essentielles de l'objet revendiqué, ni destiné à être utilisé pour limiter la portée de l'objet revendiqué. Dans certains modes de réalisation, la présente invention comprend des procédés de formation de structures semi-conductrices liées. Conformément à de tels procédés, une structure de substrat qui comprend une couche relativement mince de matériau sur un corps de substrat relativement épais peut être fournie. Une pluralité d'interconnexions traversantes peut être formée à travers la couche relativement mince de matériau de la première structure de substrat. Une première structure semi-conductrice traitée peut être liée par-dessus la couche relativement mince de matériau de la première structure de substrat sur un côté de celle-ci opposé au corps de substrat relativement épais, et au moins un élément conducteur de la première structure semi-conductrice traitée peut être couplé électriquement avec au moins une interconnexion traversante de la pluralité d'interconnexions traversantes. Une couche transférée de matériau peut être fournie sur la première structure semi-conductrice traitée sur un côté de celle-ci opposé à la première structure de substrat. Au moins un élément parmi une interconnexion électrique, une interconnexion optique, et une interconnexion fluidique peut être formé dans la couche transférée de matériau. Une seconde structure semi-conductrice traitée peut 5 être fournie sur la couche transférée de matériau sur un côté de celle-ci opposé à la première structure semi-conductrice traitée. Le corps de substrat relativement épais de la structure de substrat peut être supprimé, laissant la couche relativement mince de 10 matériau de la structure de substrat liée à la première structure semi-conductrice traitée. Au moins une interconnexion traversante de la pluralité d'interconnexions traversantes peut être couplée électriquement à un élément conducteur d'une autre 15 structure. Dans des modes de réalisation supplémentaires, la présente invention comprend des structures semi- conductrices liées fabriquées en utilisant les procédés 20 décrits dans les présentes. Par exemple, dans certains modes de réalisation, la présente invention inclut des structures semi-conductrices liées qui comprennent une structure de substrat, une pluralité de structures semi-conductrices traitées, et une couche transférée de 25 matériau sur la pluralité de structures semiconductrices traitées sur un côté de celles-ci opposé à la structure de substrat. La structure de substrat comporte une pluralité d'interconnexions traversantes qui s'étendent à travers une couche relativement mince 30 de matériau, et un corps de substrat relativement épais lié à la couche de matériau. La pluralité de structures semi-conductrices traitées est couplée électriquement à la pluralité d'interconnexions traversantes sur un côté de la couche relativement mince de matériau opposé au 35 corps de substrat relativement épais. Au moins un élément parmi une interconnexion électrique, une interconnexion optique, et une interconnexion fluidique est disposé dans la couche transférée de matériau. BRÈVE DESCRIPTION DES DESSINS Bien que le mémoire descriptif se termine par des revendications mettant particulièrement en évidence et revendiquant clairement ce que l'on considère comme 5 étant les modes de réalisation de l'invention, les avantages des modes de réalisation de l'invention peuvent être plus aisément évalués au vu de la description de certains exemples de modes de réalisation de l'invention lorsqu'elle est lue en 10 parallèle avec les dessins annexés, dans lesquels : Les figures lA à 1K sont des vues en coupe simplifiées de structures semi-conductrices et représentent la formation d'une structure intermédiaire qui peut être formée pendant la fabrication de structures de semi- 15 conductrices liées, conformément à des exemples de modes de réalisation de l'invention ; Les figures 2A à 2E sont des vues en coupe simplifiées de structures semi-conductrices et représentent formation d'une structure semi-conductrice liée 20 partir d'une structure intermédiaire représentée sur figure 1K, conformément à des exemples de modes réalisation de l'invention, dans lesquelles des interconnexions électriques sont formées couche semi-conductrice transférée sur la 25 intermédiaire ; Les figures 3A à 3C sont des vues en coupe simplifiées de structures semi-conductrices et représentent la formation d'une autre structure semi-conductrice liée à partir de la structure intermédiaire représentée sur la 30 figure 1K, conformément à des exemples de modes de réalisation supplémentaires de l'invention, dans lesquelles des interconnexions optiques sont formées dans une couche semi-conductrice transférée sur la structure intermédiaire ; 35 Les figures 4A à 4D sont des vues en coupe simplifiées de structures semi-conductrices et représentent la formation d'interconnexions optiques, conformément à des exemples de techniques qui peuvent être employées la à la de dans une structure dans les procédés décrits en référence aux figures 3A à 3C ; Les figures 5A à 5E sont des vues en coupe simplifiées de structures semi-conductrices et représentent la 5 formation d'une autre structure semi-conductrice liée à partir de la structure intermédiaire représentée sur la figure 1K, conformément à des exemples de modes de réalisation supplémentaires de l'invention, dans lesquelles des interconnexions fluidiques sont formées 10 dans une couche semi-conductrice transférée sur la structure intermédiaire ; La figure 6 est une vue simplifiée en perspective partiellement écorchée d'une structure semi-conductrice liée, intégrée en trois dimensions, qui peut être 15 formée en utilisant des modes de réalisation des procédés de la présente invention, et qui comprend de multiples couches de structures semi-conductrices traitées avec des couches d'interconnexion entre elles possédant trois types différents d'interconnexions ; et 20 La figure 7 est partiellement écorchée d'une conductrice liée, intégrée autre structure senti- une vue simplifiée en perspective en trois dimensions, qui peut être formée en utilisant des modes de réalisation des procédés de la présente invention, et qui comprend 25 de multiples couches de structures semi-conductrices traitées avec des couches d'interconnexion entre elles possédant deux types différents d'interconnexions. DESCRIPTION DÉTAILLÉE 30 Les illustrations présentées ici ne sont pas destinées à être des vues réelles d'une structure semiconductrice, d'un dispositif, d'un système ou d'un procédé en particulier, mais sont simplement des représentations idéalisées qui sont utilisées pour 35 décrire des modes de réalisation de l'invention. Les titres utilisés ici ne doivent pas être considérés comme limitant le champ d'application des modes de réalisation de l'invention tels que définis par les revendications ci-dessous et leurs équivalents légaux. Les concepts décrits dans les titres spécifiques sont généralement applicables dans d'autres sections de l'ensemble du mémoire descriptif. Le terme « structure semi-conductrice », tel qu'utilisé ici, désigne et inclut toute structure qui est utilisée dans la formation d'un dispositif semi-conducteur. Les structures semi-conductrices incluent, par exemple, des puces et des tranches (par exemple, des substrats de support et des substrats de dispositif), ainsi que des assemblages ou des structures composites qui comportent deux puces et/ou tranches, ou plus, intégrées en trois dimensions les unes aux autres. Les structures semi-conductrices incluent également des dispositifs semi-conducteurs entièrement fabriqués, ainsi que des structures intermédiaires formées lors de la fabrication des dispositifs semi-conducteurs. Le terme « structure semi-conductrice traitée », tel qu'utilisé ici, désigne et inclut toute structure semiconductrice qui comporte une ou plusieurs structures de dispositif au moins partiellement formées. Les structures semi-conductrices traitées sont un sous-ensemble des structures semi-conductrices, et toutes les structures semi-conductrices traitées sont des structures semi-conductrices. Le terme « structure semi-conductrice liée », tel qu'utilisé ici, signifie et inclut toute structure qui comporte deux structures semi-conductrices ou plus qui sont jointes ensemble. Les structures semi-conductrices liées sont un sous-ensemble des conductrices, et toutes les conductrices liées sont des conductrices. Par ailleurs, les conductrices liées qui comportent une ou structures semi-conductrices traitées sont des structures semi-conductrices traitées. structures structures structures structures semi-semi-semi-semi-plusieurs également Le terme « structure de dispositif », tel qu'utilisé ici, désigne et inclut toute partie d'une structure semi-conductrice traitée qui est, comporte, ou définit au moins une partie d'un composant actif ou passif d'un dispositif semi-conducteur devant être formé sur ou dans la structure semi-conductrice. Par exemple, les structures de dispositif comprennent des composants actifs et passifs transistors, 10 résistances, de circuits intégrés tels que des des capteurs, des condensateurs, des des lignes conductrices, des vias conducteurs, et des plots de connexion conducteurs. Le terme « interconnexion électrique », tel qu'utilisé ici, signifie une structure 15 interconnecter de dispositif fournissant au et inclut tout élément conducteur dans semi-conductrice qui est utilisé pour électriquement au moins deux structures dans la structure semi-conductrice en moins une partie d'un chemin de courant électrique entre les au moins deux structures de dispositif. 20 Le terme « interconnexion traversante » ou « TWI », tel qu'utilisé ici, signifie et inclut tout via conducteur s'étendant à travers au moins une partie d'une première structure semi-conductrice, qui est utilisé pour fournir une interconnexion structurelle et/ou 25 électrique entre la première structure semi-conductrice et une seconde structure semi-conductrice à travers une interface entre la première structure semi-conductrice et la seconde structure semi-conductrice. Les interconnexions traversantes sont également appelées 30 dans l'art par d'autres termes, tels que « vias à travers le silicium », « vias à travers le substrat », « vias à travers la tranche », ou les abréviations de ces termes, telles que « TSV » ou « TWV ». Les TWI s'étendent typiquement à travers une structure semi35 conductrice dans une direction globalement perpendiculaire aux surfaces principales généralement plates de la structure semi-conductrice (à savoir, dans une direction parallèle à l'axe « Z »). Les interconnexions traversantes sont un type 40 d'interconnexion électrique. Le terme « interconnexion optique », tel qu'utilisé ici, signifie et inclut tout élément dans une structure semi-conductrice qui est utilisé pour fournir un chemin qui est conducteur d'un rayonnement électromagnétique à une ou plusieurs longueurs d'onde entre au moins deux structures de dispositif optique dans la structure semi-conductrice. Bien que le terme « optique » soit utilisé, des interconnexions optiques peuvent être utilisées pour fournir un chemin pour une ou plusieurs longueurs d'onde d'un rayonnement électromagnétique, lesquelles longueurs d'onde peuvent être dans ou hors du domaine visible du spectre du rayonnement électromagnétique (par exemple, dans l'un ou les deux du domaine visible et du domaine infrarouge du spectre du rayonnement électromagnétique). Le terme « interconnexion fluidique », tel qu'utilisé ici, signifie et inclut tout élément dans une structure semi-conductrice qui est utilisé pour fournir une partie d'un chemin ou d'un passage de fluide qui est utilisé pour faire circuler un fluide à travers au moins une partie de la structure semi-conductrice. Par exemple, une interconnexion fluidique peut comprendre une première section d'un passage de fluide qui relie une deuxième section du passage de fluide avec une troisième section du passage de fluide. Conformément à certains modes de réalisation de l'invention, une structure de substrat récupérable peut être temporairement liée à une structure semiconductrice et utilisée dans la formation d'une structure semi-conductrice liée. La structure de substrat récupérable peut être retirée de la structure semi-conductrice après le traitement de la structure semi-conductrice pour former la structure semiconductrice liée. Le traitement peut inclure la fourniture d'une couche transférée de matériau sur la structure semi-conductrice, la formation d'au moins un élément parmi une interconnexion électrique, une interconnexion optique, et une interconnexion fluidique dans la couche transférée de matériau, et la liaison d'une autre structure semi-transférée traitée pardessus la couche transférée de matériau. Les figures lA à 1C illustrent la fabrication d'une structure de substrat 120 (figure 1C) qui peut être employée dans certains modes de réalisation de l'invention. En se référant à la figure 1A, une structure de substrat 100, qui comporte une couche relativement mince de matériau 102 sur un corps de substrat relativement épais 104, est fournie. Dans certains modes de réalisation, la structure de substrat 100 peut comprendre un substrat à l'échelle d'une tranche ayant un diamètre moyen de plusieurs centaines de millimètres ou plus. À titre d'exemple non limitatif, la couche relativement mince de matériau 102 peut avoir une épaisseur moyenne d'environ vingt microns (20 pm) ou moins, d'environ deux microns (2 pm) ou moins, d'environ un micron et demi (1,5 pm) ou moins, ou même d'environ 1 micron (1 pm) ou moins. Le corps de substrat relativement épais 104 peut avoir une épaisseur moyenne de, par exemple, entre environ six cents microns (600 pm) et plusieurs centimètres. La couche relativement mince de matériau 102 peut comprendre un matériau semi-conducteur tel que, par exemple, du silicium ou du germanium. Un tel matériau semi-conducteur peut être polycristallin ou, au moins, être constitué substantiellement de matériau monocristallin, et peut être dopé ou non dopé. Dans des modes de réalisation supplémentaires, la couche relativement mince de matériau 102 peut comprendre un matériau céramique, tel qu'un oxyde (par exemple, de l'oxyde de silicium (Si02), de l'oxyde d'aluminium (A1203), etc.), un nitrure (par exemple, du nitrure de silicium (Si3N4), du nitrure de bore (BN), etc.), ou un oxynitrure (par exemple, de l'oxynitrure de silicium (Sion)). Le corps de substrat relativement épais 104 peut avoir une composition différente de celle de la couche relativement mince de matériau 102, mais peut lui-même comprendre un matériau semi-conducteur ou un matériau céramique, tel que mentionné en relation avec la couche mince de matériau 102. Dans des modes de réalisation supplémentaires, le corps de substrat relativement épais 104 peut comprendre un métal ou un alliage métallique. Dans certains modes de réalisation, la couche relativement mince de matériau 102 peut être fixée temporairement au corps de substrat relativement épais 104 en utilisant des techniques de liaison temporaire telles que celles décrites dans la demande de brevet américain n ° de série 12/837 326, déposée le 15 juillet 2010 au nom de Sadaka et" al.!, et qui est Le corps de substrat relativement épais 104 peut comprendre une partie récupérable et réutilisable de la structure de substrat 100, tel que discuté plus en détail ci-dessous. En se référant à la figure 1B, une pluralité 20 d'interconnexions traversantes 112 peut être formée à travers la couche relativement mince de matériau 102 pour former la structure de substrat 110 de la figure 1B. Divers procédés pour former des interconnexions traverantes 112 sont connus dans l'art 25 et peuvent être employés dans les modes de réalisation de la présente invention. À titre d'exemple non limitatif, une couche de masque configuré peut être fournie sur la surface principale exposée de la couche mince de matériau 102. La couche de masque configuré 30 peut comporter des ouvertures qui s'étendent à'travers celle-ci aux emplacements auxquels on souhaite former les interconnexions traversantes 112 à travers la couche mince de matériau 102. Un procédé de gravure (par exemple, un procédé de gravure chimique humide 35 anisotrope ou un procédé de gravure sèche par ions réactifs anisotrope) peut ensuite être utilisé pour graver des trous de via à travers la couche mince de matériau 102. Après la formation des trous de via, la couche de masque configuré peut être retirée, et les trous de via peuvent être remplis avec un ou plusieurs métaux ou alliages métalliques conducteurs (par exemple, du cuivre ou un alliage de cuivre) pour former les interconnexions traversantes 112. Par exemple, un ou plusieurs procédés parmi un dépôt physique en phase vapeur (PVD), un procédé de dépôt chimique en phase vapeur (CVD), un procédé de dépôt autocatalytique, et un procédé de placage électrolytique peuvent être utilisés pour fournir le matériau conducteur dans les trous de via. Après le dépôt ou autre fourniture du matériau conducteur dans les trous de via, un procédé de gravure ou de polissage peut être utilisé pour enlever tout matériau conducteur présent sur la surface 102 pour former les interconnexions traversantes 112. Après la formation de la pluralité d'interconnexions traversantes 112 à travers la couche relativement mince de matériau 102, une ou plusieurs couches de redistribution (RDL) 122 peuvent éventuellement être formées par-dessus la couche mince de matériau 102 sur un côté de celle-ci opposé au corps de substrat relativement épais 104 pour former la structure de substrat 120 représentée sur la figure 1C. Comme on le sait dans l'art, des couches de redistribution peuvent être utilisées pour redistribuer les emplacements des éléments électriques d'une première structure ou d'un premier dispositif, de manière à correspondre à une configuration d'éléments conducteurs sur une autre structure à laquelle, ou un autre dispositif auquel il ou elle doit être couplé(e). En d'autres termes, une couche de redistribution peut avoir une première configuration d'éléments conducteurs sur un premier côté de la couche de redistribution et une seconde configuration différente d'éléments conducteurs sur un second côté opposé de la couche de redistribution, les éléments conducteurs sur le premier côté étant interconnectés électriquement à travers la couche de redistribution avec les éléments conducteurs correspondant respectivement sur le second côté opposé. Comme le montre la figure 1C, la couche de redistribution 122 peut comprendre une pluralité d'éléments conducteurs 124 qui sont disposés à l'intérieur d'un matériau diélectrique 126 et entourés par celui-ci. Les éléments conducteurs 124 peuvent inclure un ou plusieurs éléments parmi des plots conducteurs, des lignes ou des traces conductrices s'étendant latéralement, et des vias conducteurs s'étendant verticalement. Par ailleurs, la couche de redistribution 122 peut comprendre une pluralité de couches formées séquentiellement les unes par-dessus les autres, chaque couche comprenant des éléments conducteurs 124 et un matériau diélectrique 126, et les éléments conducteurs 124 d'une couche peuvent être en contact physique et électrique direct avec les éléments conducteurs 124 dans des couches adjacentes, de telle sorte que les éléments conducteurs 124 de la couche de redistribution 122 s'étendent de manière continue à travers le matériau diélectrique 126 depuis un côté de la couche de redistribution 122 jusqu'au côté opposé de la couche de redistribution 122. Sur le côté de la couche de redistribution 122 adjacent à la couche relativement mince de matériau 102 et aux interconnexions traversantes 112, les éléments conducteurs 124 de la couche de redistribution 122 peuvent être disposés en une configuration qui est complémentaire d'une configuration dans laquelle les interconnexions traversantes 112 sont disposées, de telle sorte que les interconnexions traversantes 112 30 soient en contact physique et électrique direct avec les éléments conducteurs 124 correspondants de la couche de redistribution 122. La configuration des éléments conducteurs 124 de la couche de redistribution 122 peut être redistribuée dans toute 35 l'épaisseur de la couche de redistribution 122 d'un côté à l'autre de celle-ci, tel que décrit ci-dessus. En se référant à la figure 1D, après formation de la couche de redistribution 122, au moins une structure semi-conductrice traitée 132A peut être liée par-dessus 40 la couche relativement mince de matériau 102 de la structure de substrat 120 sur un côté de celle-ci opposé au corps de substrat relativement épais 104 pour former la structure 130 de la figure 1D. Par exemple, la au moins une structure semi-conductrice traitée 132A peut être liée directement à la couche de redistribution 122, comme le montre la figure 1D. Dans certains modes de réalisation, une pluralité de structures semi-conductrices traitées 132A, 132B, 132C peuvent être liées à la couche de redistribution 122 par-dessus la couche relativement mince de matériau 102 de la structure de substrat 120 sur un côté de celle-ci opposé au corps de substrat relativement épais 104, comme le montre la figure 1D. La pluralité de structures semi-conductrices traitées 132A, 132B, 132C peut être disposée latéralement, les unes à côté des autres, le long d'un plan commun orienté parallèlement à une surface principale de la première structure de substrat 120, tel que représenté sur la figure 1D. En d'autres termes, chacune de la pluralité des structures semi-conductrices traitées 132A, 132B, 132C peut occuper une zone différente sur la structure de substrat 120, et peut être positionnée de telle sorte qu'un plan puisse être tracé parallèlement à une surface principale de la première structure de substrat 120 qui passe par chacune des structures semiconductrices traitées 132A, 132B, 132C. La ou les structures semi-conductrices traitées 132A, 132B, 132C peuvent comprendre, par exemple, des puces semi-conductrices, et peuvent comporter un ou plusieurs 30 éléments parmi des processeurs de signaux électroniques, des dispositifs de mémoire, et des dispositifs optoélectroniques (par exemple, des diodes électroluminescentes, des lasers, des photodiodes, des cellules solaires, etc.). 35 En liant les structures semi-conductrices traitées 132A, 132B, 132C à la structure de substrat 120, les éléments conducteurs 134 des structures semiconductrices traitées 132A, 132B, 132C peuvent être couplés électriquement avec les éléments conducteurs 124 de la couche de redistribution 122 et aux interconnexions traversantes 112 qui s'étendent à travers la couche relativement mince de matériau 102. Le procédé de liaison utilisé pour lier les structures 5 semi-conductrices traitées 132A, 132B, 132C à la structure de substrat 120 peut être effectué à une température ou à des températures d'environ 400 °C ou moins. Dans certains modes de réalisation, les structures semi-conductrices traitées 132A, 132B, 132C 10 peuvent être liées à la structure de substrat 120 en utilisant un procédé de liaison directe par thermocompression ou sans thermocompression, effectué à une température ou à des températures d'environ 400 °C ou moins. Dans certains modes de réalisation, les 15 structures semi-conductrices traitées 132A, 132B, 132C peuvent être liées à la structure de substrat 120 en utilisant un procédé de liaison directe à ultra-basse température effectué à une température ou à des températures d'environ 200 °C ou moins. Dans certains 20 cas, le procédé de liaison peut être effectué sensiblement à température ambiante. L'exécution du procédé de liaison à des températures aussi basses peut éviter des dommages involontaires aux structures de dispositif dans les structures semi-conductrices 25 traitées 132A, 132B, 132C. De plus, le procédé de liaison peut comprendre un procédé de liaison assistée par les surfaces dans certains modes de réalisation. Le procédé de liaison directe peut comprendre un procédé de liaison directe oxyde-oxyde (par exemple, dioxyde de 30 silicium-dioxyde de silicium), et/ou un procédé de liaison directe métal-métal (par exemple, cuivre-cuivre). Dans certains modes de réalisation, d'autres structures semi-conductrices traitées peuvent être empilées et 35 électriquement et physiquement couplées avec les structures semi-conductrices traitées 132A, 132B, 132C en utilisant un ou plusieurs procédés d'intégration en trois dimensions (3D). Des exemples de tels procédés sont décrits ci-dessous en référence aux figures lE à 40 1H. En se référant à la figure 1E, après la liaison des structures semi-conductrices traitées 132A, 132B, 132C à la structure de substrat 120, un matériau diélectrique 138 peut être déposé sur et autour des structures semi-conductrices traitées 132A, 132B, 132C pour former la structure 140 de la figure 1E. Le matériau diélectrique 138 peut comprendre, par exemple, un matériau polymère ou un matériau d'oxyde (par exemple, de l'oxyde de silicium), et peut être déposé en utilisant, par exemple, un procédé de dépôt par rotation ou un procédé de dépôt chimique en phase vapeur (CVD). Un matériau d'oxyde qui puisse être déposé avec une faible contrainte et à un taux de dépôt relativement élevé peut être souhaitable. Le matériau d'oxyde peut avoir une composition qui ne sera pas dégradée par un traitement ultérieur (par exemple, des recuits effectués à des températures allant jusqu'à 400 °C). A titre d'exemple non limitatif, dans certains modes de réalisation, le matériau diélectrique 138 peut comprendre une couche d'oxyde ayant une épaisseur d'environ trente microns (30 pm) déposée en utilisant un procédé de dépôt chimique en phase vapeur assisté par plasma (PECVD) à une température d'environ 400 °C. La couche d'oxyde peut être déposée à un taux compris entre environ 1,8 et environ 3 microns par minute. La contrainte résiduelle dans un film déposé de ce type peut n'être que d'environ 15 MPa. Le matériau diélectrique 138 peut être déposé de manière conforme sur la structure 130 de la figure 1D de telle sorte que la surface principale exposée 139 du matériau diélectrique 138 comporte des pics et des vallées. Les pics peuvent être situés au-dessus des structures semi-conductrices traitées 132A, 132B, 132C, et les vallées peuvent être situées au-dessus des régions entre les structures semi-conductrices traitées 132A, 132B, 132C, comme représenté sur la figure 1E. En se référant à la figure 1F, la surface principale exposée 139 du matériau diélectrique 138 peut être aplanie, et une partie du matériau diélectrique 138 40 peut être enlevée pour exposer les structures semi- conductrices traitées 132A, 132B, 132C à travers le matériau diélectrique 138 et former la structure 150 représentée sur la figure 1F. Par exemple, un procédé de gravure chimique (sèche ou humide), un procédé de 5 polissage mécanique, ou un procédé de polissage mécano-chimique (CMP) peut être utilisé pour aplanir la surface principale 139 du matériau diélectrique 138, enlever une partie du matériau diélectrique 138, et exposer les structures semi-conductrices traitées 132A, 10 132B, 132C à travers le matériau diélectrique 138. Comme le montre la figure 1G, une pluralité supplémentaire d'interconnexions traversantes 162 peuvent être formées au moins partiellement à travers les structures semi-conductrices traitées 132A, 132B, 15 132C pour former la structure 160. Les interconnexions traversantes supplémentaires 162 peuvent être formées à travers les structures de semi-conductrices traitées 132A, 132B, 132C à partir des surfaces principales exposées de celles-ci jusqu'aux éléments conducteurs 20 134 dans les structures semi-conductrices traitées 132A, 132B, 132C. Les interconnexions traversantes 162 peuvent être formées tel que décrit précédemment en relation avec la formation des interconnexions traversantes 112. Les procédés, cependant, peuvent être 25 limités à des températures d'environ 400 °C ou moins afin d'éviter d'endommager les structures de dispositif au sein des structures semi-conductrices traitées 132A, 132B, 132C. En se référant à la figure 1H, après la formation des 30 interconnexions traversantes 162 supplémentaires, les procédés décrits ci-dessus en relation avec les figures 1D à 1G peuvent être utilisés pour fournir des structures semi-conductrices traitées 132D, 132E, 132D supplémentaires verticalement par-dessus les structures 35 semi-conductrices traitées 132A, 132B, 132C et former la structure semi-conductrice liée 170 représentée sur la figure 1H. À titre d'exemple, une structure semiconductrice traitée 132D peut être directement liée à la structure semi-conductrice traitée 132A, une 40 structure semi-conductrice traitée 132E peut être directement liée à la structure semi-conductrice traitée 132B, et une structure semi-conductrice traitée 132F peut être directement liée à la structure semiconductrice traitée 132C. Ces procédés de liaison peuvent être limités à des températures d'environ 400 °C ou moins afin d'éviter d'endommager les structures de dispositif au sein des structures semiconductrices traitées 132A à 132F, et peuvent comprendre un procédé 10 thermocompression, un de liaison directe par procédé de liaison sans thermocompression, ou un procédé de liaison directe à ultra-basse température. En outre, dans certains modes de réalisation, les procédés de liaison directe peuvent comprendre des procédés de liaison assistée par les 15 surfaces. Dans cette configuration, les structures semiconductrices traitées 132D, 132E, 132F sont disposées respectivement verticalement par-dessus les structures semi-conductrices traitées 132A, 132B, 132C le long des 20 lignes orientées perpendiculairement aux surfaces principales de la première structure de substrat 120. Par exemple, la structure semi-conductrice traitée 132A et la structure semi-conductrice traitée 132D sont disposées verticalement l'une par-dessus l'autre le 25 long d'une ligne commune orientée perpendiculairement aux surfaces principales de la première structure de substrat 120. En d'autres termes, la structure semiconductrice traitée 132A et la structure semiconductrice traitée 132D sont disposées de telle sorte 30 qu'une ligne commune puisse être tracée perpendiculairement aux surfaces principales de la première structure de substrat 120 à travers chacune de la structure semi-conductrice traitée 132A et de la structure semi-conductrice traitée 132D. 35 Après la liaison des structures semi-conductrices traitées 132D, 132E, 132F aux structures semiconductrices traitées 132A, 132B, 132C, des interconnexions traversantes supplémentaires 172 peuvent être formées au moins partiellement à travers 40 les structures semi-conductrices traitées 132D, 132E, 132F. Les interconnexions traversantes supplémentaires 172 peuvent être formées à travers les structures semiconductrices traitées 132D, 132E, 132F à partir des surfaces principales exposées de celles-ci jusqu'aux interconnexions traversantes 162 ou aux autres éléments conducteurs des structures semi-conductrices traitées 132A, 132B, 132C. Les interconnexions traversantes 172 peuvent être formées tel que décrit précédemment en relation avec la formation des interconnexions traversantes 112. Les procédés, cependant, peuvent être limités à des températures d'environ 400 °C ou moins afin d'éviter d'endommager les structures de dispositif au sein des structures semi-conductrices traitées 132A à 132F. Les procédés décrits ci-dessus en relation avec les figures 1D à 1G peut être répétés une ou plusieurs fois supplémentaires, comme désiré, pour intégrer verticalement un nombre quelconque de couches supplémentaires de structures semi-conductrices traitées par-dessus les structures semi-conductrices traitées 132A à 132F dans un procédé d'intégration en trois dimensions (3D). Après la formation de la structure semi-conductrice liée 170 de la figure 1H, une couche transférée de matériau 212 (figure 1K) peut être fournie sur les structures semi-conductrices traitées 132A à 132F sur un côté de celles-ci opposé à la structure de substrat 120. Des exemples de procédés qui peuvent être utilisés pour fournir la couche transférée de matériau 212 (figure 1K) par-dessus les structures semi-conductrices traitées 132A à 132F sont décrits ci-dessous en référence aux figures 1I à 1K. À titre d'exemple non limitatif, la couche transférée de matériau 212 peut être fournie par-dessus les structures semi-conductrices traitées 132A à 132F pour former la structure semi-conductrice liée 210 de la figure 1K en utilisant ce qu'on appelle dans l'art un procédé SMARTCUT®. Ces procédés sont décrits en détail, par exemple, dans le brevet américain n ° RE39 484 attribué à Bruel (publié le 6 février 2007), le brevet américain n ° 6 303 468 attribué à Aspar et al. (publié le 16 octobre 2001), le brevet américain n ° 6 335 258 attribué à Aspar et al. (publié le ler janvier 2002), le brevet américain n ° 6 756 286 attribué à Moriceau et al. (publié le 9 juin 2004), le brevet américain n 6 809 044 attribué à Aspar et al. (publié le 26 octobre 2004), et le brevet américain n '6 946 365 attribué à Aspar et al. (20 septembre 2005),- En se référant à la figure. 1I, dans un procédé SMARTCUT®, une pluralité d'ions (par exemple, un ou plusieurs éléments parmi des ions d'hydrogène, d'hélium, ou de gaz inerte) peut être implantée dans une structure de substrat supplémentaire 190 le long d'un plan d'implantation ionique 192. Dans certains modes de réalisation, la pluralité d'ions peut être implantée dans la structure de substrat supplémentaire 190 avant la liaison de la structure de substrat supplémentaire 190 par-dessus les structures semiconductrices traitées 132A à 132F, tel que décrit ci-dessous en référence à la figure 1J. La structure de substrat supplémentaire 190 peut 25 comprendre un matériau semi-conducteur tel que, par exemple, du silicium ou du germanium. Un tel matériau semi-conducteur peut être polycristallin ou, au moins, être constitué substantiellement de matériau monocristallin, et peut être dopé ou non dopé. Dans des 30 modes de réalisation supplémentaires, la structure de substrat supplémentaire 190 peut comprendre un matériau céramique, tel qu'un oxyde (par exemple, de l'oxyde de silicium (Si02), de l'oxyde d'aluminium (A1203), etc.), un nitrure (par exemple, du nitrure de silicium 35 (Si3N4), du nitrure de oxynitrure (par exemple, (Sion)), Dans certains structure de substrat bore (BN), etc.), ou un de l'oxynitrure de silicium modes de réalisation, la supplémentaire 190 peut comprendre un substrat à l'échelle d'une tranche. Les ions peuvent être implantés le long d'une direction sensiblement perpendiculaire à la surface principale de la structure de substrat supplémentaire globalement planaire 190. Comme on le sait dans l'art, la profondeur à laquelle les ions sont implantés dans la structure de substrat supplémentaire 190 est au moins partiellement fonction de l'énergie avec laquelle les ions sont implantés dans la structure de substrat supplémentaire 190. D'une manière générale, les ions 10 implantés avec une énergie moindre seront implantés à des profondeurs relativement plus faibles, tandis que les ions implantés avec une énergie supérieure seront implantés à des profondeurs relativement plus importantes. 15 Les ions peuvent être implantés dans la structure de substrat supplémentaire 190 avec une énergie prédéterminée choisie pour implanter les ions à une profondeur souhaitée au sein de la structure de substrat supplémentaire 190. Les ions peuvent être 20 implantés dans la structure de substrat supplémentaire 190 avant ou après la liaison de la structure de substrat supplémentaire 190 par-dessus les structures semi-conductrices traitées 132A à 132F, tel que décrit ci-dessous en référence à la figure 1J. À titre 25 d'exemple particulier non limitatif, le plan d'implantation ionique 192 peut être disposé dans la structure de substrat supplémentaire 190 à une profondeur D par rapport à une surface principale 194 de la structure de substrat supplémentaire 190, 30 comprise entre environ cent nanomètres (100 nm) et environ mille nanomètres (1000 nm). Comme on le sait dans l'art, inévitablement au moins certains ions peuvent être implantés à une profondeur autre que la profondeur d'implantation souhaitée D, et un graphique 35 de la concentration des ions en fonction de la profondeur dans la structure de substrat supplémentaire 190 par rapport à la surface principale 194 de la structure de substrat supplémentaire 190 (par exemple, avant la liaison) peut présenter une courbe globalement en forme de cloche (symétrique ou asymétrique) ayant un maximum à la profondeur d'implantation souhaitée. Après l'implantation des ions dans la structure de substrat supplémentaire 190, les ions peuvent définir un plan d'implantation ionique 192 (illustré en pointillé sur la figure 1I) dans la structure de substrat supplémentaire 190. Le plan d'implantation ionique 192 peut comprendre une couche ou une région dans la structure de substrat supplémentaire 190 qui est alignée avec le (par exemple, centrée autour du) plan de concentration ionique maximale au sein de la structure de substrat supplémentaire 190. Le plan d'implantation ionique 192 peut définir une zone de faiblesse au sein de la structure de substrat supplémentaire 190 le long de laquelle la structure de substrat supplémentaire 190 peut être clivée ou fracturée dans un procédé ultérieur. En se référant à la figure 1J, la structure de substrat supplémentaire 190 peut être liée à la structure semi20 conductrice 170 de la figure 1H par-dessus les structures semi-conductrices traitées 132A à 132F sur un côté de celles-ci opposé à la première structure de substrat 120 pour former la structure semi-conductrice liée 200 représentée sur la figure 1J. Dans certains 25 modes de réalisation, un procédé de liaison directe peut être utilisé pour lier la structure de substrat supplémentaire 190 à la structure semi-conductrice liée 170. Éventuellement, un matériau de liaison (non représenté) peut être utilisé pour lier la structure de 30 substrat supplémentaire 190 à la structure semiconductrice liée 170. Un tel matériau de liaison peut comprendre un ou plusieurs éléments parmi, par exemple, de l'oxyde de silicium, du nitrure de silicium et leurs mélanges. Un tel matériau de liaison peut être formé ou 35 autrement fourni sur l'une des surfaces d'aboutement, ou sur les deux surfaces d'aboutement de la structure de substrat supplémentaire 190 et de la structure semiconductrice liée 170 pour améliorer la liaison entre elles. Dans certains modes de réalisation, la structure de substrat supplémentaire 190 peut être liée à la structure semi-conductrice liée 170 à une température d'environ 400 °C ou moins, ou même à environ 350 °C ou moins. Dans d'autres modes de réalisation, toutefois, le procédé de liaison peut être effectué à des températures plus élevées. Après la liaison de la structure de substrat supplémentaire relativement épaisse 190 à la structure semi-conductrice liée 170, la structure de substrat supplémentaire 190 peut être amincie pour former la couche transférée de matériau 212 et la structure semiconductrice liée 210 représentées sur la figure 1K. Une partie 196 (figure 1J) de la structure de substrat supplémentaire 190 peut être retirée de la structure de substrat supplémentaire 190, en laissant uniquement la couche transférée de matériau relativement mince 212 sur la surface 103 de la structure semi-conductrice liée 170. Par exemple, la structure de substrat supplémentaire 190 peut être chauffée pour amener la structure de substrat supplémentaire 190 à se cliver ou se fracturer le long du plan d'implantation ionique 192. Dans certains modes de réalisation, au cours de ce procédé de clivage, la température de la structure de substrat supplémentaire 190 peut être maintenue à environ 400 °C ou moins, ou même à environ 350 °C ou moins. Dans d'autres modes de réalisation, cependant, le procédé de clivage peut être effectué à des températures plus élevées. Éventuellement, des forces mécaniques peuvent être appliquées à la structure de substrat supplémentaire 190 pour provoquer ou aider le clivage de la structure de substrat supplémentaire 190 le long du plan d'implantation ionique 192. Dans des modes de réalisation supplémentaires, la couche transférée de matériau relativement mince 212 peut être fournie sur la structure semi-conductrice liée 170 en liant la structure de substrat supplémentaire 190 (par exemple, une couche ayant une épaisseur moyenne de plus d'environ 100 microns) à la structure semi-conductrice liée 170, et en amincissant ensuite la structure de substrat supplémentaire 190 à partir du côté de celle-ci opposé à la structure semi5 conductrice liée 170. Par exemple, la structure de substrat supplémentaire 190 peut être amincie par l'enlèvement de matériau à partir d'une surface principale exposée de la structure de substrat supplémentaire 190. Par exemple, du matériau peut être 10 retiré à partir de la surface principale exposée de la structure de substrat supplémentaire 190 en utilisant un procédé chimique (par exemple, un procédé de gravure chimique humide ou sèche), un procédé mécanique (par exemple, un procédé de rectification ou de rodage), ou 15 un procédé de polissage mécano-chimique (CMP). En utilisant de tels procédés de liaison et d'amincissement, l'épaisseur de la couche relativement mince de matériau 102 peut être supérieure à vingt microns (20 pm) dans certains modes de réalisation. 20 Dans des modes de réalisation supplémentaires, l'épaisseur de la couche relativement mince de matériau 102 peut être inférieure à vingt microns (20 pm). Dans certains modes de réalisation, de tels procédés peuvent être effectués à une température ou 25 des températures d'environ 400 °C ou moins, ou même d'environ 350 °C ou moins. Dans d'autres modes de réalisation, toutefois, de tels procédés peuvent être effectués à des températures plus élevées. Dans d'autres modes de réalisation encore, la couche 30 transférée de matériau relativement mince 212 peut être formée in situ par-dessus (par exemple, sur) la surface principale exposée de la structure semi-conductrice liée 170. Par exemple, la structure semi-conductrice liée 210 de la figure 1K peut être formée par le dépôt 35 d'un matériau semi-conducteur, tel que du silicium, du polysilicium, ou du silicium amorphe, sur une surface principale exposée de la structure semi-conductrice liée 170 à une épaisseur souhaitable. Dans certains modes de réalisation, le procédé de dépôt peut être 40 effectué à une température ou à des températures d'environ 400 °C ou moins, ou même d'environ 350 °C ou moins. Par exemple, un procédé de dépôt à basse température pour former la couche transférée de matériau relativement mince 212 peut être effectué en utilisant un procédé de dépôt chimique en phase vapeur assisté par plasma, comme on le sait dans l'art. Dans d'autres modes de réalisation, cependant, le procédé de dépôt peut être effectué à des températures plus élevées. 10 La structure semi-conductrice liée 210 de la figure 1K est une structure intermédiaire qui peut subir d'autres traitements pour former un dispositif semi-conducteur fonctionnel fini. Par exemple, après la formation de la structure semi-conductrice liée 210 de la figure 1K, au 15 moins un élément parmi une interconnexion électrique, une interconnexion optique, et une interconnexion fluidique peut être formé dans la couche transférée de matériau 212, et une ou plusieurs autres structures semi-conductrices traitées peuvent être fournies par- 20 dessus la couche transférée de matériau 212 dans des procédés d'intégration en trois dimensions supplémentaires. Par exemple, des exemples de modes de réalisation des procédés qui peuvent être utilisés pour former une ou 25 plusieurs interconnexions électriques dans la couche transférée de matériau 212 de la structure semiconductrice liée 210 de la figure 1K sont décrits ci-dessous en référence aux figures 2A à 2E. En se référant à la figure 2A, une pluralité 30 d'interconnexions électriques 302 peut être formée dans la couche transférée de matériau 212 pour former la structure semi-conductrice liée 300 de la figure 2A. Dans certains modes de réalisation, les interconnexions électriques 302 peuvent comprendre des interconnexions 35 traversantes, et chaque interconnexion électrique 302 peut s'étendre à travers la couche transférée de matériau 212 jusqu'à l'une des interconnexions traversantes 172, de sorte que chaque interconnexion électrique 302 soit structurellement et électriquement couplée avec l'une des interconnexions traversantes 172. Les interconnexions électriques 302 peuvent comprendre un matériau conducteur, tel qu'un métal ou un alliage métallique (par exemple, du cuivre ou un alliage de cuivre). Les interconnexions électriques 302 peuvent être formées en utilisant des procédés tel que décrit précédemment en relation avec les interconnexions traversantes 112 en référence à la figure 1B. Après la formation de la pluralité d'interconnexions électriques 302 dans la couche transférée de matériau 212, une ou plusieurs couches de redistribution (RDL) 312 peuvent éventuellement être formées par-dessus la couche transférée de matériau 212 sur un côté de celle-ci opposé aux structures semiconductrices traitées 132A à 132F pour former la structure semi-conductrice liée 310 représentée sur la figure 2B. La couche de redistribution 312 peut comprendre une pluralité d'éléments conducteurs 314, qui sont disposés au sein d'un matériau diélectrique 316 et entourés par celui-ci, et peut être formée tel que décrit précédemment en relation avec la couche de redistribution 122 en référence à la figure 1C. Les éléments conducteurs 314 peuvent inclure un ou plusieurs éléments parmi des plots conducteurs, des lignes ou des traces conductrices s'étendant latéralement, et des vias conducteurs s'étendant verticalement. En outre, la couche de redistribution 312 peut comprendre une pluralité de couches formées séquentiellement l'une sur l'autre, chaque couche comprenant des éléments conducteurs 314 et un matériau diélectrique 316. En se référant à la figure 2C, après la formation de la couche de redistribution 312, au moins une structure semi-conductrice traitée 322 peut être liée par-dessus la couche transférée de matériau 212 sur un côté de celle-ci opposé aux structures semi-conductrices traitées 132A à 132F pour former la structure semiconductrice liée 320 de la figure 2C. Par exemple, la au moins une structure semi-conductrice traitée 322 peut être liée directement à la couche de redistribution 312, comme le montre la figure 2C. Un ou plusieurs éléments conducteurs 324 de la structure semi-conductrice traitée 322, tels que des plots de connexion, peuvent être électriquement et structurellement couplés avec les éléments conducteurs 314 de la couche de redistribution 312, et les interconnexions électriques 302 dans la couche transférée de matériau 212. A titre d'exemple non limitatif, le dispositif semiconducteur traité supplémentaire 322 peut comprendre une puce semi-conductrice, et peut comporter un ou plusieurs éléments parmi un processeur de signaux électroniques, un dispositif de mémoire, et un dispositif optoélectronique (par exemple, une diode électroluminescente, un laser, une photodiode, une cellule solaire, etc.). La structure semi-conductrice traitée supplémentaire 322 peut être directement liée au matériau diélectrique 316, aux interconnexions électriques 314, ou à la fois au matériau diélectrique 316 et aux interconnexions électriques 314 de la couche de redistribution 312. Le procédé de liaison directe utilisé pour lier le dispositif semi-conducteur traité supplémentaire 322 au matériau diélectrique 316 et/ou aux interconnexions électriques 314 peut être effectué à une température ou à des températures d'environ 400 °C ou moins. Dans certains modes de réalisation, le procédé de liaison peut comprendre un procédé de liaison directe par thermocompression ou sans thermocompression, effectué à une température ou à des températures d'environ 400 °C ou moins. Dans des modes de réalisation supplémentaires, le procédé de liaison peut comprendre un procédé de liaison directe à ultra-basse température effectué à une température ou à des températures d'environ 200 °C ou moins. Dans certains cas, le procédé de liaison peut être effectué sensiblement à température ambiante. De plus, le procédé de liaison peut comprendre un procédé de liaison assistée par les surfaces dans certains modes de réalisation. Le procédé de liaison directe peut comprendre un procédé de liaison directe oxyde-oxyde (par exemple, dioxyde de silicium-dioxyde de silicium), et/ou un procédé de liaison directe métal-métal (par exemple, cuivre- cuivre). En se référant à la figure 2D, après la liaison de la structure semi-conductrice traitée supplémentaire 322 à la structure semi-conductrice liée 310 de la figure 2B, le corps substrat relativement épais 104 de la première structure de substrat 120 peut être retiré, en laissant la couche relativement mince de matériau 102 et les interconnexions traversantes 112 s'étendant à travers celle-ci liées à la couche de redistribution 122 et aux structures semi-conductrices traitées 132A à 132F. Par exemple, le corps de substrat relativement épais 104 peut être séparé et récupéré de la couche relativement mince de matériau 102 d'une manière qui ne cause pas de dommages significatifs ou irréparables au corps de substrat relativement épais 104. Après avoir retiré le corps de substrat relativement épais 104 de la structure de substrat 120 dans la structure semi-conductrice liée 320 (figure 2C), le corps de substrat relativement épais 104 peut être récupéré et réutilisé. Par exemple, le corps de substrat relativement épais 104 peut être réutilisé une ou plusieurs fois dans des procédés de formation de structures semi-conductrices liées, tels que ceux décrits ici. Éventuellement, une bosse conductrice 332 peut être fournie sur l'extrémité exposée de chacune des interconnexions traversantes 112 pour former la structure semi-conductrice liée 330 de la figure 2D. Les bosses conductrices 332 peuvent comprendre un métal un ou alliage métallique conducteur, tel qu'un alliage de soudure par refusion, et peuvent être utilisées pour faciliter le couplage structurel et électrique des interconnexions traversantes 112 de la structure semiconductrice liée 330 aux éléments conducteurs d'une autre structure, qui peut être ou comporter un substrat ou un dispositif de niveau supérieur. Par exemple, comme représenté sur la figure 2E, la structure semi-conductrice liée 330 de la figure 2D 5 peut être structurellement et électriquement couplée à une structure 342 pour former la structure semiconductrice liée 340 représentée sur la figure 2E. Par exemple, la structure 342 peut comprendre une autre structure semi-conductrice traitée ou une carte de 10 circuit imprimé. Comme le montre la figure 2E, la structure 342 peut comprendre une pluralité d'éléments conducteurs 344 et un matériau diélectrique entourant 344 peuvent comprendre, connexion. Les bosses 15 332 peuvent être alignées avec et aboutées éléments conducteurs 344. Les bosses 332 peuvent être chauffées pour amener le matériau des bosses conductrices 332 à refusionner, après quoi le matériau peut être refroidi et solidifié, 20 formant ainsi une liaison structurelle et électrique entre les interconnexions traversantes 112 et les éléments conducteurs 344 de la structure 342. La structure semi-conductrice liée 340 de la figure 2E peut subir d'autres traitements, en fonction de ce qui 25 est nécessaire ou souhaitable, afin de rendre la structure semi-conductrice liée 340 adaptée à son usage prévu. À titre d'exemple non limitatif, un revêtement protecteur ou un matériau d'enrobage peut être fourni par-dessus au moins une partie de la structure semi- 30 conductrice liée 340, et/ou un matériau de liaison protecteur peut être fourni entre la structure 342 et la couche de matériau 102, entre et autour des bosses conductrices 332. Tel que mentionné précédemment, non seulement des 35 interconnexions électriques peuvent être formées dans la couche transférée de matériau 212 de la structure semi-conductrice liée 210 de la figure 1K, mais des interconnexions optiques et des interconnexions fluidiques peuvent être également être formées dans 346. Les éléments conducteurs par exemple, des plots de conductrices contre les conductrices celle-ci. Des exemples de modes de réalisation des procédés qui peuvent être utilisés pour former une ou plusieurs interconnexions optiques dans la couche transférée de matériau 212 de la structure semi- conductrice liée 210 de la figure 1K sont décrits ci-dessous en référence aux figures 3A à 3C et 4A à 4D. Comme le montre la figure 3A, une ou plusieurs interconnexions optiques 402 peuvent être formées dans la couche transférée de matériau 212. Dans certains modes de réalisation, les interconnexions optiques 402 peuvent comprendre des colonnes (par exemple, des cylindres) globalement droites orientées verticalement (c.-à-d., verticalement par rapport à la perspective de la figure 3A) qui ont une composition, une taille et une forme qui les amènent à être configurées pour se comportent comme des guides d'ondes pour une ou plusieurs longueurs d'onde d'un rayonnement électromagnétique. Les interconnexions optiques 402 peuvent comprendre ce que l'on appelle dans l'art des « vias optique » (0V) ou des « vias optiques à travers le silicium » (TSOV). La composition des interconnexions optiques 402 peut différer de la composition de la couche transférée de matériau 212, de sorte qu'il y ait un changement dans l'indice de réfraction à la frontière entre les interconnexions optiques 402 et la couche transférée de matériau 212. En d'autres termes, la couche transférée de matériau 212 peut comprendre un matériau qui présente un premier indice de réfraction, et les interconnexions optiques 402 peuvent comprendre un matériau qui présente un second indice de réfraction différent. A titre d'exemple non limitatif, dans certains modes de réalisation, la couche transférée de matériau 212 peut comprendre du silicium, et les interconnexions optiques 402 peuvent comprendre un matériau polymère (par exemple, un matériau polymère polynorbornène). Divers procédés pour former des interconnexions optiques, comme les interconnexions optiques 402, sont - 2979168 32 connus dans l'art et peuvent être employés dans les modes de réalisation de l'invention. Un exemple d'un procédé qui peut être utilisé pour fabriquer de telles interconnexions optiques 402 dans la couche transférée 5 de matériau 212 est décrit ci-dessous en référence aux figures 4A à 4D. La figure 4A est une vue agrandie simplifiée de la couche transférée de matériau 212. Tel que représenté ici, une pluralité d'ouvertures 404 peut être formée à travers la couche transférée de 10 matériau 212. Pour former les ouvertures 404, une couche de masque configuré peut être fournie sur la surface principale exposée 406 de la couche transférée de matériau 212. La couche de masque configuré peut comporter des ouvertures s'étendant à travers celle-ci 15 aux emplacements auxquels on souhaite former les ouvertures 404 (et les interconnexions optiques 402) à travers la couche transférée de matériau 212. Un procédé de gravure (par exemple, un procédé de gravure chimique humide anisotrope ou un procédé de gravure 20 sèche par ions réactifs anisotrope) peut ensuite être utilisé pour graver les ouvertures 404 à travers la couche transférée de matériau 212. Si la couche transférée de matériau 212 comprend du silicium, les surfaces exposées 408 de la couche 25 transférée de matériau 212 à l'intérieur des ouvertures 404 peuvent éventuellement être oxydées pour former une couche de dioxyde de silicium sur les surfaces exposées 408. Dans cette configuration, la couche de matériau d'oxyde peut servir de matériau de 30 gainage optique entourant les interconnexions optiques 402. En se référant à la figure 4B, après avoir formé les ouvertures 404, la couche de masque configuré peut être retirée, et un matériau polymère précurseur 410 peut 35 être appliqué sur la surface principale exposée 406 de la couche transférée de matériau 212 et au moins partiellement dans les ouvertures 404. Par exemple, un procédé de rotation peut être utilisé pour appliquer un matériau précurseur polymère liquide 410 sur la surface principale exposée 406 de la couche transférée de matériau 212 et au moins partiellement dans les ouvertures 404. Éventuellement, les surfaces à l'intérieur des ouvertures 404 peuvent être au moins partiellement recouvertes d'un matériau diélectrique, tel que du dioxyde de silicium, un autre matériau d'oxyde, ou un matériau de nitrure. Comme le montre la figure 4B, dans certains modes de réalisation, les ouvertures 404 peuvent n'être que partiellement remplies avec le matériau précurseur polymère 410 après 10 le procédé de dépôt initial. En se référant à la figure 4C, une pression peut être appliquée sur le matériau précurseur polymère liquide déposé 410 en utilisant, par exemple, un gaz sous pression, pour amener le matériau précurseur polymère 15 410 à au moins remplir sensiblement les ouvertures 404, après quoi le matériau polymère précurseur 410 peut être polymérisé pour former un matériau polymère solide 412 qui est disposé à l'intérieur des ouvertures 404. Dans certains procédés, le matériau 410 peut pénétrer 20 dans les ouvertures 404 et les remplir sans avoir à appliquer de pression. Après la fourniture du matériau polymère solide 412 dans les ouvertures 404, un excédent de matériau polymère solide 412 peut être disposé sur la surface 25 principale 406 de la couche transférée de matériau 212, tel que représenté sur la figure 4C. Comme le montre la figure 4D, l'excédent de matériau polymère solide 412 sur la surface principale 406 peut être supprimé en utilisant, par exemple, un procédé de gravure chimique, 30 un procédé de polissage mécanique et/ou un procédé de polissage mécano-chimique (CMP). Le retrait de l'excédent de matériau polymère 412 définit et forme les interconnexions optiques 402, qui comprennent les parties restantes du matériau polymère 412 dans les 35 ouvertures 404. En se référant à nouveau à la figure 3A, chacune des interconnexions optiques 402 peut être alignée et couplée optiquement avec un guide d'ondes respectif ou tout autre dispositif ou structure optiques (par exemple, un laser, une diode électroluminescente, une photodiode, etc.) dans les structures semi-conductrices traitées sous-jacentes 132A à 132F. En se référant à la figure 3B, après la formation des interconnexions optiques 402 dans la couche transférée de matériau 212, au moins une structure semiconductrice traitée 422 peut être liée par-dessus la couche transférée de matériau 212 sur un côté de celle-ci opposé aux structures semi-conductrices traitées 132A à 132F pour former la structure semi-conductrice liée 420 de la figure 3B. A titre d'exemple non limitatif, le dispositif semi-conducteur traité supplémentaire 422 peut comprendre une puce semiconductrice, et peut comporter un ou plusieurs dispositifs optoélectroniques 424, qui sont configurés pour recevoir et/ou émettre un rayonnement électromagnétique (par exemple, une diode électroluminescente, un laser, une photodiode, une cellule solaire, etc.). Comme le montre la figure 3B, le dispositif semi-conducteur traité 422 peut également comporter un ou plusieurs guides d'ondes 426, qui peuvent comprendre des sections s'étendant latéralement et/ou des sections s'étendant verticalement (du point de vue de la figure 3B). Les guides d'ondes 426 peuvent être couplés fonctionnellement (c'est-à-dire, optiquement) avec les dispositifs optoélectroniques 424, de sorte qu'un rayonnement électromagnétique puisse être transporté vers et/ou à partir des dispositifs optoélectroniques 424 à travers les guides d'ondes 426. Les guides d'ondes 426 peuvent également être couplés fonctionnellement avec les interconnexions optiques 402 dans la couche transférée de matériau 212, et à d'autres structures de dispositif actif au sein de la structure semi-conductrice liée 420 (ou à une sortie optique, pour le couplage à un autre dispositif optiquement actif en dehors de la structure semiconductrice liée 420). La structure semi-conductrice traitée supplémentaire 422 peut être directement liée à la couche transférée 40 de matériau 212. Le procédé de liaison directe utilisé pour lier le dispositif semi-conducteur traité supplémentaire 422 à la couche transférée de matériau 212 peut être effectué à une température ou à des températures d'environ 400 °C ou moins. Dans certains modes de réalisation, le procédé de liaison peut comprendre un procédé de liaison directe par thermocompression, ou un procédé de liaison directe sans thermocompression, effectué à une température ou à des températures d'environ 400 °C ou moins. Dans des modes de réalisation supplémentaires, le procédé de liaison peut comprendre un procédé de liaison directe à ultra-basse température effectué à une température ou à des températures d'environ 200 °C ou moins. Dans certains cas, le procédé de liaison peut être effectué sensiblement à température ambiante. De plus, le procédé de liaison peut comprendre un procédé de liaison assistée par les surfaces dans certains modes de réalisation. Le procédé de liaison directe peut comprendre un procédé de liaison directe oxyde-oxyde (par exemple, dioxyde de silicium-dioxyde de silicium), et/ou un procédé de liaison directe métal-métal (par exemple, cuivre-cuivre). En se référant à la figure 3C, après la liaison de la structure semi-conductrice traitée supplémentaire 422 à la structure semi-conductrice liée 400 de la figure 3B pour former la structure semi-conductrice liée 420, la structure semi-conductrice liée 420 peut subir d'autres traitements, tel que décrit précédemment en référence aux figures 2D et 2E, pour former la structure semi- conductrice liée 430 représentée sur la figure 3C. Par exemple, le corps de substrat relativement épais 104 de la première structure de substrat 120 peut être retiré (et éventuellement récupéré et réutilisé), une bosse conductrice 432 peut être fournie sur l'extrémité exposée de chacune des interconnexions traversantes 112, et la structure qui en résulte peut être structurellement et électriquement couplée à une autre structure 434 pour former la structure semiconductrice liée 430 représentée sur la figure 3C. Par exemple, la structure 434 peut comprendre une autre structure semi-conductrice traitée ou une carte de circuit imprimé. Comme le montre la figure 3C, la structure 434 peut comprendre une pluralité d'éléments conducteurs 436 (par exemple, des plots de connexion) et un matériau diélectrique entourant 438. Les bosses conductrices 432 peuvent être alignées avec les éléments conducteurs 436, aboutées contre ceux-ci, et liées à ceux-ci, formant ainsi une liaison structurelle et électrique entre les interconnexions traversantes 112 et les éléments conducteurs 344 de la structure 342. La structure semi-conductrice liée 430 de la figure 3C peut subir d'autres traitements, en fonction de ce qui est nécessaire ou souhaitable, afin de rendre la structure semi-conductrice liée 430 adaptée à son usage prévu. À titre d'exemple non limitatif, un revêtement protecteur ou un matériau d'enrobage peut être fourni par-dessus au moins une partie de la structure semiconductrice liée 430, et/ou un matériau de liaison protecteur peut être fourni entre la structure 434 et la couche de matériau 102, entre et autour des bosses conductrices 432. Des exemples de modes de réalisation des procédés qui peuvent être utilisés pour former une ou plusieurs 25 interconnexions fluidiques dans la couche transférée de matériau 212 de la structure semi-conductrice liée 210 de la figure 1K sont décrits ci-dessous en référence aux figures 5A à 5E. Les interconnexions fluidiques devant être formées 30 peuvent faire partie d'un circuit de fluide à travers lequel un fluide peut être amené à circuler à des fins de refroidissement des dispositifs semi-conducteurs traités dans la structure semi-conductrice liée pendant le fonctionnement. 35 Comme le montre la figure 5A, un ou plusieurs évidements 502 (par exemple, des canaux) peuvent être formés dans (par exemple, au moins partiellement à travers) la couche transférée de matériau 212 pour former la structure semi-conductrice liée 500 représentée sur la figure 5A. Par exemple, comme représenté sur les figures 5A et 5B, un évidement unique 502 peut être formé dans, et partiellement à travers, la couche transférée de matériau 212, lequel évidement 502 possède une forme serpentine qui fait des va-et-vient à travers la couche transférée de matériau 212. Le ou les évidements 502 peuvent toutefois avoir toute autre forme dans des modes de 10 réalisation supplémentaires de l'invention. Divers procédés qui peuvent être utilisés pour former un tel évidement 502 sont connus dans l'art et peuvent être employés dans les modes de réalisation de l'invention. À titre d'exemple non limitatif, une 15 couche de masque configuré peut être fournie sur la surface principale exposée de la couche transférée de matériau 212. La couche de masque configuré peut comporter une ou plusieurs ouvertures s'étendant à travers celle-ci à l'emplacement auquel, ou aux 20 emplacements auxquels on souhaite former le ou les évidements 502 dans la couche transférée de matériau 212. Un procédé de gravure (par exemple, un procédé de gravure chimique humide anisotrope ou un procédé de gravure sèche par ions réactifs anisotrope) 25 peut ensuite être utilisé pour graver le ou les évidements 502 dans la couche transférée de matériau 212. Après la formation du ou des évidements 502, la couche de masque configuré peut être retirée. 30 En se référant à la figure 5C, dans certains modes de réalisation, une couche de matériau protecteur 512 peut être fournie au moins sur les surfaces exposées de la couche transférée de matériau 212 à l'intérieur des évidements 502. Dans certains modes de réalisation, la 35 couche de matériau protecteur 512 peut également être fournie sur la surface principale 214 de la couche transférée de matériau 212 en dehors de évidements 502, tel que représenté sur la figure 5C. La couche de matériau protecteur 512 peut être utilisée pour protéger les surfaces exposées de la couche transférée de matériau 212 dans les évidements 502, contre les dommages qui pourraient autrement être causés par un liquide destiné à circuler à travers les interconnexions fluidiques devant être formées par les évidements 502. Par exemple, dans des modes de réalisations dans lesquels la couche transférée de matériau 212 comprend du silicium ou du germanium, la couche de matériau protecteur 512 peut comprendre de l'oxyde de silicium ou de l'oxyde de germanium, respectivement. Un tel matériau d'oxyde peut être formé par l'oxydation de la surface de la couche transférée de matériau 212 (par exemple, en utilisant un procédé d'oxydation à basse température), ou par le dépôt d'un matériau d'oxyde en utilisant, par exemple, un procédé de dépôt chimique en phase vapeur (CVD) à basse température. En se référant à la figure 5D, après la formation des évidements 502 dans la couche transférée de matériau 212, une autre couche de matériau 522 peut être fournie par-dessus la couche transférée de matériau 212 pour recouvrir et enfermer les évidements 502 et former la structure semi-conductrice liée 520 représentée sur la figure 5D. En recouvrant et en enfermant les évidements 502, une ou plusieurs interconnexions fluidiques 504 (c'est-à-dire, des passages de fluide) sont définies, lesquelles s'étendent à travers la structure semi-conductrice liée 520 au niveau de l'interface entre la couche transférée de matériau 212 et la couche de matériau 522. La couche de matériau 522 peut comprendre au moins une partie d'une structure de substrat, et peut comprendre au moins une partie d'une structure de substrat à 35 l'échelle d'une tranche dans certains modes de réalisation. La couche de matériau 522 peut comprendre, par exemple, l'un quelconque des matériaux mentionnés précédemment relativement à la structure de substrat supplémentaire 190 de la figure 1I. Dans certains modes 40 de réalisation, la couche de matériau 522 peut avoir la même composition que celle de la couche transférée de matériau 212. À titre d'exemple non limitatif, la couche de matériau 522 peut être fournie sur la couche transférée de matériau 212 en utilisant un procédé SMARTCUT®, tel que décrit précédemment en référence aux figures 1I et 1J. Par exemple, une pluralité d'ions (par exemple, un ou plusieurs éléments parmi des ions d'hydrogène, d'hélium, ou de gaz inerte) peut être implantée dans une structure de substrat supplémentaire (non représentée) le long d'un plan d'implantation ionique, la structure de substrat supplémentaire peut ensuite être liée à la couche transférée de matériau 212, après quoi la structure de substrat supplémentaire peut être fracturée le long du plan d'implantation ionique de manière à retirer une partie de la structure de substrat en laissant la couche de matériau 522 liée à la couche transférée de matériau 212. La couche de matériau 522 peut être directement liée à la couche transférée de matériau 212. Le procédé de liaison directe utilisé pour lier la couche de matériau 522 à la couche transférée de matériau 212 peut être effectué à une température ou à des températures d'environ 400 °C ou moins. Dans certains modes de réalisation, le procédé de liaison peut comprendre un procédé de liaison directe par thermocompression effectué à une température ou à des températures d'environ 400 °C ou moins. Dans des modes de réalisation supplémentaires, le procédé de liaison peut comprendre un procédé de liaison directe à ultra-basse température effectué à une température ou à des températures d'environ 200 °C ou moins. Dans certains cas, le procédé de liaison peut être effectué sensiblement à température ambiante. De plus, le procédé de liaison peut comprendre un procédé de liaison assistée par les surfaces dans certains modes de réalisation. Le procédé de liaison directe peut comprendre un procédé de liaison directe oxyde-oxyde (par exemple, dioxyde de silicium-dioxyde de silicium), et/ou un procédé de liaison directe métal-métal (par exemple, cuivre-cuivre). Dans certains modes de réalisation, une couche de liaison 524 peut être formée ou autrement fournie sur 5 la surface de la couche de matériau 522 devant être liée au matériau diélectrique transféré 212. Par exemple, la couche de liaison 524 peut comprendre une couche d'oxyde (par exemple, du dioxyde de silicium) dans des modes de réalisation dans lesquels la couche 10 de matériau protecteur 512 comprend également une couche d'oxyde. L'usinage des compositions de la couche de liaison 524 et de la couche de matériau protecteur 522 peut également faciliter la liaison de la couche de matériau 522 au matériau diélectrique transféré 212 15 dans un procédé de liaison directe (par exemple, un procédé de liaison directe oxyde-oxyde). Après avoir recouvert et enfermé les évidements 502 dans la couche transférée de matériau 212 avec la couche de matériau 522 pour former l'interconnexion 20 fluidique 504, une ou plusieurs ouvertures d'accès 532A, 532B peuvent être formées à travers la couche de matériau 522, qui s'étendent jusqu'à l'interconnexion fluidique 504 dans la couche transférée de matériau 212, tel que représenté dans la structure 25 semi-conductrice liée 530 de la figure 5E. Par exemple, des procédés de masquage et de gravure, tels que ceux décrits précédemment dans les présentes peuvent être utilisés pour former les ouvertures d'accès 532A, 532B à travers la couche de matériau 522 jusqu'à 30 l'interconnexion fluidique 504 dans la structure semiconductrice liée 530. Par exemple, une première ouverture d'accès 532A peut donner accès à une première extrémité d'une interconnexion fluidique 504, et une seconde ouverture d'accès 532B peut donner accès à une 35 seconde extrémité opposée de l'interconnexion fluidique 504. Dans cette configuration, la première ouverture d'accès 532A peut fournir une entrée de fluide vers l'interconnexion fluidique 504, et la seconde ouverture d'accès 532B peut fournir une sortie de fluide à partir 40 de l'interconnexion fluidique 504. Un premier conduit de fluide 534A peut ensuite être couplé à la première ouverture d'accès 532A, et un second conduit de fluide 534B peut être couplé à la seconde ouverture d'accès 532B, comme le montre la figure 5E. Dans cette configuration, pendant le fonctionnement et l'utilisation des structures semi-conductrices traitées 132A à 132F au sein de la structure semi-conductrice liée 530, du fluide (par exemple, un liquide de refroidissement) peut être amené à circuler à travers le premier conduit de fluide 534A et la première ouverture d'accès 532A jusque dans l'interconnexion fluidique 504, à traverser l'interconnexion fluidique 504, et à sortir de l'interconnexion fluidique 504 à travers la seconde ouverture d'accès 532B et le second conduit de fluide 534B, tel que représenté par les flèches directionnelles dans les conduits de fluide 534A, 534B. Ainsi, une ou plusieurs interconnexions fluidiques 504 peuvent être formées dans la couche transférée de matériau 212. Après la formation de la structure semi-conductrice liée 530 de la figure 5E, la structure semi-conductrice liée 530 peut subir d'autres traitements tel que décrit précédemment en relation avec la structure semiconductrice liée 320 en référence aux figures 2C à 2E, et en relation avec la structure semi-conductrice liée 420 en référence aux figures 3B et 3C. Tel que discuté précédemment, les modes de réalisation de la présente invention permettent la fabrication d'interconnexions électriques, optiques et microfluidiques inter-strates dans des structures semiconductrices liées intégrées en trois dimensions, qui comportent une pluralité de strates comprenant chacune une ou plusieurs structures semi-conductrices traitées. Dans les modes de réalisation décrits ci-dessus, chaque couche d'interconnexions inter-strates ne comprend qu'un seul type d'interconnexion (c'est-à-dire, un élément parmi des interconnexions électriques, des interconnexions optiques et des interconnexions fluidiques). Dans des modes de réalisation supplémentaires de l'invention, une ou plusieurs des couches d'interconnexions inter-strates peuvent comprendre deux ou trois types différents d'interconnexions (par exemple, des interconnexions 5 électriques et optiques, des interconnexions électriques et fluidiques, des interconnexions optiques et fluidiques, ou des interconnexions électriques, optiques, et fluidiques). De telles couches d'interconnexions peuvent être fabriquées en utilisant 10 les procédés décrits ci-dessus, en masquant et en protégeant la couche transférée de matériau 212 au-dessus des régions devant inclure un type d'interconnexion, tandis qu'un autre type d'interconnexion est fabriqué dans une région 15 différente non masquée de la couche transférée de matériau 212. Le masque peut ensuite être retiré et un autre masque peut être appliqué au-dessus des interconnexions précédemment fabriquées tandis qu'un autre type d'interconnexions est fabriqué dans une 20 région différente non masquée de la couche transférée de matériau 212. La figure 6 est une vue en perspective simplifiée partiellement écorchée d'une structure semi-conductrice liée 600 qui comprend deux couches d'interconnexions 25 inter-strates 602A et 602B, qui peut être fabriquée conformément aux modes de réalisation des procédés de l'invention, tels que décrits précédemment. La structure semi-conductrice liée 600 comprend une première couche 604A de structures semi-conductrices 30 traitées 132A à 132F, une deuxième couche 604B de structures semi-conductrices traitées 132G à 132L, et une troisième couche 604C de structures semiconductrices traitées 132M à 132R. Les structures semiconductrices traitées 132A à 132R peuvent comprendre, 35 par exemple, des puces semi-conductrices, et peuvent comporter un ou plusieurs processeurs de signaux électroniques, dispositifs de mémoire, et dispositifs optoélectroniques (par exemple, des diodes électroluminescentes, des lasers, de photodiodes, des 40 cellules solaires, etc.). Certaines des structures semi-conductrices traitées 132A à 132R dans chacune des couches 604A à 604C peuvent être empilées verticalement les unes par-dessus les autres, et peuvent être couplées fonctionnellement les unes avec les autres. Chacune des couches d'interconnexions 602A et 602B peut comprendre une couche transférée de matériau 212, tel que décrit plus haut. Comme le montre la figure 6, chacune des couches d'interconnexions 602A et 602B comporte au moins une interconnexion électrique 302, au moins une interconnexion optique 402, et au moins une interconnexion fluidique 504. Dans certains modes de réalisation, une ou plusieurs des interconnexions électriques 302, des interconnexions optiques 402 et des interconnexions fluidiques 504 peuvent être couplées fonctionnellement avec une ou plusieurs des structures semi-conductrices traitées 132A à 132R. La structure semi-conductrice liée 600 comporte également une structure de substrat 120, tel que décrit précédemment aux présentes, par-dessus laquelle la première couche 604A de structures semi-conductrices traitées 132A à 132F est liée. Tel que discuté précédemment, la structure de substrat 120 peut comprendre une couche relativement mince de matériau 102 sur un corps de substrat relativement épais 104, avec une pluralité d'interconnexions traversantes 112 formée à travers la couche de matériau 102. En outre, une couche de redistribution 122 peut être fournie par-dessus la couche de matériau 102, tel que décrit précédemment. Comme le montre la figure 6, dans certains modes de réalisation, au moins une interconnexion optique 302 et/ou au moins une interconnexion microfluidique 504, peut aussi être formée dans la couche relativement mince de matériau 102. En outre, comme le montre la figure 6, chacune des couches d'interconnexions 602A et 602B peut également comporter une couche de redistribution122, qui peut être utilisée pour redistribuer les interconnexions électriques 302, les interconnexions optiques 402 et les interconnexions fluidiques 504. Les procédés décrits ci-dessus peuvent être répétés autant de fois que nécessaire pour former un nombre 5 souhaitable de couches de dispositifs semi-conducteurs traités avec des couches d'interconnexions entre elles. Après la formation de la structure semi-conductrice liée 600 représentée sur la figure 6, la structure semi-conductrice liée 600 peut subir d'autres 10 traitements, tel que décrit précédemment en relation avec la structure semi-conductrice liée 320 en référence aux figures 2C à 2E, et en relation avec la structure semi-conductrice liée 420 en référence aux figures 3B et 3C. 15 Dans la structure de semi-conductrice liée 600 de la figure 6, chaque couche d'interconnexions comporte chacun des éléments parmi les interconnexions électriques, les interconnexions optiques et les interconnexions fluidiques. Dans des modes de 20 réalisation supplémentaires, chaque couche d'interconnexions peut ne comprendre qu'un seul type d'interconnexions, ou seulement deux types d'interconnexions. Par exemple, la figure 7 illustre une structure semi- 25 conductrice liée 700 qui est semblable à la structure semi-conductrice liée 600 de la figure 6 et comporte une première couche 604A de structures semiconductrices traitées 132A à 132F, une deuxième couche 604B de structures semi-conductrices traitées 132G à 30 132L, et une troisième couche 604C de structures semiconductrices traitées 132M à 132R. Une première couche d'interconnexions inter-strates 702A est disposée entre la première couche 604A de structures semi-conductrices traitées 132A à 132F et la deuxième couche 604B de 35 structures semi-conductrices traitées 132G à 132L, et une seconde couche d'interconnexions inter-strates 702B est disposée entre la deuxième. couche 604B de structures semi-conductrices traitées 132G à 132L et la troisième couche 604C de structures semi-conductrices traitées 132M à 132R. Chacune des couches d'interconnexions 702A et 702B peut comprendre une couche transférée de matériau 212, tel 5 que décrit plus haut. Comme le montre la figure 7, chacune des couches d'interconnexions 702A et 702B comporte au moins une interconnexion électrique 302. La première couche d'interconnexions 702A comporte également des interconnexions fluidiques 504, mais ne 10 comporte pas d'interconnexions optiques 402. La seconde couche d'interconnexion 702B comporte des interconnexions optiques 402, mais ne comporte pas d'interconnexions fluidiques 504. Une telle configuration peut être souhaitable, par exemple, dans 15 des modes de réalisation dans lesquels une ou plusieurs des structures semi-conductrices traitées 132A à 132L comprend un dispositif semi-conducteur haute puissance, tel qu'un processeur de signaux électroniques, et dans lesquels une ou plusieurs des structures semi- 20 conductrices traitées 132M à 132R comprend un ou plusieurs dispositifs optiques, tels qu'un laser, une diode électroluminescente ou une photodiode. La structure semi-conductrice liée 700 comporte également une structure de substrat 120, tel que décrit 25 précédemment aux présentes, par-dessus laquelle la première couche 604A de structures semi-conductrices traitées 132A à 132F est liée. Tel que discuté précédemment, la structure de substrat 120 peut comprendre une couche relativement mince de 30 matériau 102 sur un corps de substrat relativement épais 104, avec une pluralité d'interconnexions traversantes 112 formée à travers la couche de matériau 102. En outre, une couche de redistribution 122 peut être fournie par-dessus la 35 couche de matériau 102, tel que décrit précédemment. Bien que non représenté sur la figure 7, dans certains modes de réalisation, au moins une interconnexion optique 302 et/ou au moins une interconnexion microfluidique 504 peuvent également être formées dans 40 la couche relativement mince de matériau 102. En outre, comme le montre la figure 7, chacune des couches d'interconnexions 702A et 702B peut également comporter une couche de redistributionl22, qui peut être utilisée pour redistribuer les interconnexions électriques 302, les interconnexions optiques 402 et les interconnexions fluidiques 504. Après la formation de la structure semi-conductrice liée 700 représentée sur la figure 7, la structure semi-conductrice liée 700 peut subir d'autres traitements, tel que décrit précédemment en relation avec la structure semi-conductrice liée 320 en référence aux figures 2C à 2E, et en relation avec la structure semi-conductrice liée 420 en référence aux figures 3B et 3C. D'autres exemples de modes de réalisation non limitatifs de l'invention sont décrits ci-dessous. Mode de réalisation 1 : Procédé de formation d'une structure semi-conductrice liée, comprenant : la fourniture d'une structure de substrat comprenant une couche relativement mince de matériau sur un corps de substrat relativement épais ; la formation d'une pluralité d'interconnexions traversantes à travers la couche relativement mince de matériau de la structure de premier de substrat ; la liaison d'une première structure semi-conductrice traitée par-dessus la couche relativement mince de matériau de la première structure de substrat sur un côté de celle-ci opposé au corps de substrat relativement épais et le couplage électrique d'au moins un élément conducteur de la première structure semi-conductrice traitée avec au moins une interconnexion traversante de la pluralité d'interconnexions traversantes ; la fourniture d'une couche transférée de matériau par-dessus la première structure semi-conductrice traitée sur un côté de 35 celle-ci opposé à la première structure de substrat ; la formation d'au moins un élément parmi une interconnexion électrique, une interconnexion optique, et une interconnexion fluidique dans la couche transférée de matériau ; la fourniture d'une seconde structure semi-conductrice traitée par-dessus la couche transférée de matériau sur un côté de celle-ci opposé à la première structure semi-conductrice traitée ; le retrait du corps de substrat relativement épais de la structure de substrat et la conservation de la couche relativement mince de matériau de la structure de substrat liée à la première structure semi-conductrice traitée ; et le couplage électrique d'au moins une interconnexion traversante de la pluralité d'interconnexions traversantes à un élément conducteur d'une autre structure. Mode de réalisation 2 : Procédé selon mode de réalisation 1, dans lequel la fourniture de la structure de substrat comprend en outre la liaison temporaire de la couche relativement mince de matériau au corps de substrat relativement épais, et dans lequel le retrait du corps de substrat relativement épais de la structure de substrat et la conservation de la couche relativement mince de matériau de la structure de substrat liée à la au moins une structure semiconductrice traitée comprend la séparation du corps de substrat relativement épais de la couche relativement mince de matériau. Mode de réalisation 3 : Procédé selon le mode de réalisation 1 ou 2, comprenant en outre la formation d'au moins une couche de redistribution par-dessus la couche relativement mince de matériau de la structure de substrat sur le côté de celle-ci opposé au corps substrat relativement épais avant la liaison de la première structure semi-conductrice traitée par-dessus la couche relativement mince de matériau de la structure de substrat, et dans lequel la liaison de la première structure semi-conductrice traitée par-dessus la couche relativement mince de matériau de la structure de substrat comprend la liaison de la première structure semi-conductrice traitée à la couche de redistribution. Mode de réalisation 4 : Procédé selon l'un quelconque des exemples de modes de réalisation 1 à 3, dans lequel la liaison de la première structure semi-conductrice traitée par-dessus la couche relativement mince de matériau de la structure de substrat comprend la liaison de la première structure semi-conductrice traitée par-dessus la couche relativement mince de matériau de la structure de substrat à une température ou à des températures inférieures à environ 400 °C. Mode de réalisation 5 : Procédé selon l'un quelconque des modes de réalisation 1 à 4, comprenant en outre la 10 sélection d'une autre structure pour comprendre un circuit imprimé. Mode de réalisation 6 : Procédé selon l'un quelconque des modes de réalisation 1 à 5, comprenant en outre la formation d'une pluralité supplémentaire 15 d'interconnexions traversantes à travers la première structure semi-conductrice traitée après la liaison de la première structure semi-conductrice traitée pardessus la couche relativement mince de matériau de la structure de substrat. 20 Mode de réalisation 7 : Procédé selon l'un quelconque des modes de réalisation 1 à 6, comprenant en outre la réutilisation du corps de substrat relativement épais de la structure de substrat dans un procédé de formation d'une structure semi-conductrice liée. 25 Mode de réalisation 8 : Procédé selon l'un quelconque des modes de réalisation 1 à 7, dans lequel la fourniture de la couche transférée de matériau pardessus la première structure semi-conductrice traitée sur le côté de celle-ci opposé à la première structure 30 de substrat comprend : la liaison d'une structure de substrat supplémentaire comprenant un matériau semiconducteur par-dessus la première structure semiconductrice traitée sur le côté de celle-ci opposé à la première structure de substrat ; et la formation de la 35 couche transférée de matériau pour comprendre au moins une partie du matériau semi-conducteur de la structure de substrat supplémentaire. Mode de réalisation 9 : Procédé selon le mode de réalisation 8, comprenant en outre : l'implantation d'ions dans la structure de substrat supplémentaire le long d'un plan d'implantation ionique ; et la fracturation de la structure de substrat supplémentaire le long du plan d'implantation ionique après la liaison de la structure de substrat supplémentaire par-dessus la première structure semi-conductrice traitée. Mode de réalisation 10 : Procédé selon le mode de réalisation 9, dans lequel la fracturation de la structure de substrat supplémentaire le long du plan d'implantation ionique comprend le chauffage de la structure de substrat supplémentaire à une température ou à des températures inférieures à environ 400 °C pour amener la structure de substrat supplémentaire à se fracturer le long du plan d'implantation ionique. Mode de réalisation 11 : Procédé selon l'un quelconque des modes de réalisation 1 à 10, dans lequel la formation d'au moins un élément parmi une interconnexion électrique, une interconnexion optique, et une interconnexion fluidique dans la couche transférée de matériau comprend la formation de deux éléments ou plus parmi une interconnexion électrique, une interconnexion optique, et une interconnexion fluidique dans la couche transférée de matériau. Mode de réalisation 12 : Procédé selon l'un quelconque des modes de réalisation 1 à 11, dans lequel la formation d'au moins un élément parmi une interconnexion électrique, une interconnexion optique, et une interconnexion fluidique dans la couche transférée de matériau comprend la formation d'une pluralité supplémentaire d'interconnexions traversantes à travers la couche transférée de matériau. Mode de réalisation 13 : Procédé selon le mode de 35 réalisation 12, comprenant en outre le couplage électrique d'au moins une interconnexion traversante de la pluralité supplémentaire d'interconnexions traversantes avec un élément conducteur de la seconde structure semi-conductrice traitée. Mode de réalisation 14 : Procédé selon l'un quelconque des modes de réalisation 1 à 11, dans lequel la 5 formation d'au moins un élément parmi une interconnexion électrique, une interconnexion optique, et une interconnexion fluidique dans la couche transférée de matériau comprend la formation d'au moins une interconnexion optique à travers la couche 10 transférée de matériau. Mode de réalisation 15 : Procédé selon le mode de réalisation 14, dans lequel la deuxième structure semiconductrice traitée comprend au moins un composant optique, et dans lequel le procédé comprend en outre le 15 couplage fonctionnel de la au moins une interconnexion optique avec le au moins un composant optique de la deuxième structure semi-conductrice traitée. Mode de réalisation 16 : Procédé selon l'un quelconque des modes de réalisation 1 à 11, dans lequel la 20 formation d'au moins un élément parmi une interconnexion électrique, une interconnexion optique, et une interconnexion fluidique dans la couche transférée de matériau comprend la formation d'au moins une interconnexion fluidique dans la couche transférée 25 de matériau. Mode de réalisation 17 : Structure semi-conductrice liée, comprenant : une structure de substrat, comprenant : une pluralité d'interconnexions traversantes qui s'étendent à travers une couche 30 relativement mince de matériau ; et un corps de substrat relativement épais lié à la couche de matériau ; une pluralité de structures semi- conductrices traitées électriquement couplées à la pluralité d'interconnexions traversantes sur un côté de 35 la couche relativement mince de matériau opposé au corps de substrat relativement épais ; une couche transférée de matériau par-dessus la première structure semi-conductrice traitée sur un côté de celle-ci opposé à la structure de substrat ; et au moins un élément parmi une interconnexion électrique, une interconnexion optique, et une interconnexion fluidique dans la couche transférée de matériau. Mode de réalisation 18 : Structure semi-conductrice liée selon le mode de réalisation 17, dans laquelle la couche relativement mince de matériau a une épaisseur moyenne d'environ un micron et demi (1,5 pm) ou moins. Mode de réalisation 19 : Structure semi-conductrice liée selon le mode de réalisation 17 ou le mode de réalisation 18, comprenant en outre au moins deux éléments parmi une interconnexion électrique, une interconnexion optique, et une interconnexion fluidique dans la couche transférée de matériau. Mode de réalisation 20 : Structure semi-conductrice liée selon l'un quelconque des modes de réalisation 17 à 19, comprenant en outre au moins une structure semiconductrice traitée supplémentaire par-dessus la couche transférée de matériau sur un côté de celle-ci opposé à la pluralité de structures semi-conductrices traitées. Mode de réalisation 21 : Structure semi-conductrice liée selon le mode de réalisation 20, dans lequel le au moins un élément parmi une interconnexion électrique, une interconnexion optique, et une interconnexion fluidique dans la couche transférée de matériau est couplé fonctionnellement avec la au moins une structure semi-conductrice traitée supplémentaire. Les exemples de modes de réalisation de l'invention décrits ci-dessus ne limitent pas le champ d'application de l'invention, étant donné que ces modes de réalisation sont simplement des exemples de modes de réalisation de l'invention, qui est définie par le champ d'application des revendications annexées et leurs équivalents légaux. Tous les modes de réalisation équivalents sont destinés à être compris dans le champ d'application de la présente invention. En effet, diverses modifications de l'invention, en plus de celles présentées et décrites ici, telles que des combinaisons utiles alternatives des éléments décrits, apparaîtront à l'homme de l'art à partir de la description. En d'autres termes, une ou plusieurs caractéristiques d'un exemple de mode de réalisation 5 décrit ici pourront être combinées avec une ou plusieurs caractéristiques d'un autre exemple de réalisation décrit ici pour fournir des modes de réalisation supplémentaires de l'invention. Ces modifications et modes de réalisation sont également 10 destinés à entrer dans le champ d'application des revendications annexées. REVENDICATIONS1. Procédé de formation d'une structure semiconductrice liée, comprenant : la fourniture d'une structure de substrat (100) 5 comprenant une couche relativement mince de matériau (102) sur un corps de substrat relativement épais (104) ; la formation d'une pluralité d'interconnexions traversantes (112) à travers la couche relativement 10 mince de matériau (102) de la structure de substrat (100) ; la liaison d'une première structure semi-conductrice traitée (132) par-dessus la couche relativement mince de matériau (102) de la structure de substrat (100) sur 15 un côté de celle-ci opposé au corps de substrat relativement épais (104), et le couplage électrique d'au moins un élément conducteur (134) de la première structure semi-conductrice traitée (132) avec au moins une interconnexion traversante (112) de la pluralité 20 d'interconnexions traversantes (112) ; la fourniture d'une couche transférée de matériau (212) par-dessus la première structure semi-conductrice traitée (132) sur un côté de celle-ci opposé à la structure de substrat (100) ; 25 la formation d'au moins un élément parmi une interconnexion électrique (302), une interconnexion optique (402), et une interconnexion fluidique (504) dans la couche transférée de matériau (212) ; la fourniture d'une deuxième structure semi-conductrice 30 traitée (322, 422) par-dessus la couche transférée de matériau (212) sur un côté de celle-ci opposé à la première structure semi-conductrice traitée (132) ; le retrait du corps de substrat relativement épais (104) de la structure de substrat (100) et la 35 conservation de la couche relativement mince dematériau (102) de la structure de substrat (100) liée à la première structure semi-conductrice traitée (132) ; et le couplage électrique d'au moins une interconnexion traversante (112) de la pluralité d'interconnexions 5 traversantes (112) à un élément conducteur d'une autre structure (342, 434). 2. Procédé selon la revendication 1, dans lequel la fourniture de la structure de substrat (100) comprend en outre la liaison temporaire de la couche 10 relativement mince de matériau (102) au corps de substrat relativement épais (104), et dans lequel le retrait du corps de substrat relativement épais (104) de la structure de substrat (100) et la conservation de la couche relativement mince (102) de matériau de la 15 structure du substrat (100) liée à la au moins une structure semi-conductrice traitée (132) comprend la séparation du corps substrat relativement épais (104) de la couche relativement mince de matériau (102). 3. Procédé selon la revendication 1, comprenant en 20 outre la formation d'au moins une couche de redistribution (122) par-dessus la couche relativement mince de matériau (102) de la structure de substrat (100) sur le côté de celle-ci opposé au corps de substrat relativement épais (104) avant la liaison de 25 la première structure de semi-conductrice traitée (132) par-dessus la couche relativement mince de matériau (102) de la structure de substrat (100), et dans lequel la liaison de la première structure semi-conductrice traitée (132) par-dessus la couche relativement mince 30 de matériau (102) de la structure de substrat (100) comprend la liaison de la première structure semiconductrice traitée (102) à la couche de redistribution (122). 4. Procédé selon la revendication 1, dans lequel la 35 liaison de la première structure semi-conductrice traitée (132) par-dessus la couche relativement mince de matériau (102) de la structure de substrat (100) comprend la liaison de la première structure semi-conductrice traitée (132) par-dessus la couche relativement mince de matériau (102) de la structure de substrat (100) à une température ou à des températures inférieures à environ 400 °C. 5. Procédé selon la revendication 1, comprenant en outre la sélection de l'autre structure (342, 434) pour comprendre un circuit imprimé. 6. Procédé selon la revendication 1, comprenant en outre la formation d'une pluralité supplémentaire d'interconnexions traversante (162, 172) à travers la première structure semi-conductrice traitée (132) après la liaison de la première structure semi-conductrice traitée (132) par-dessus la couche relativement mince de matériau (102) de la structure de substrat (100). 7. Procédé selon la revendication 1, comprenant en outre la réutilisation du corps de substrat relativement épais (104) de la structure de substrat (100) dans un procédé de formation d'une structure semi-conductrice liée. 8. Procédé selon la revendication 1, dans lequel la fourniture de la couche transférée de matériau (212) par-dessus la première structure semi-conductrice traitée (132) sur le côté de celle-ci opposé à la structure de substrat (100) comprend : la liaison d'une structure de substrat supplémentaire (190) comprenant un matériau semi-conducteur par-dessus la première structure semi-conductrice traitée (132) sur le côté de celle-ci opposé à la structure de substrat (100) ; et la formation de la couche transférée de matériau (212) pour comprendre au moins une partie du matériau semiconducteur de la structure de substrat supplémentaire (190). 9. Procédé selon la revendication 8, comprenant en outre :l'implantation d'ions dans la structure de substrat supplémentaire (190) le long d'un plan d'implantation ionique (192) ; et la fracturation de la structure de substrat supplémentaire (190) le long du plan d'implantation ionique (192) après la liaison de la structure de substrat supplémentaire (190) par-dessus la première structure semi-conductrice traitée (132). 10. Procédé selon la revendication 9, dans lequel la 10 fracturation de la structure de substrat supplémentaire (190) le long du plan d'implantation ionique (192) comprend le chauffage de la structure de substrat supplémentaire (190) à une température ou à des températures inférieures à environ 400 °C pour amener 15 la structure de substrat supplémentaire (190) à se fracturer le long du plan d'implantation ionique (192). 11. Procédé selon revendication 1, dans lequel la formation d'au moins un élément parmi une interconnexion électrique (302), une interconnexion 20 optique (402), et une interconnexion fluidique (504) dans la couche transférée de matériau (212) comprend la formation de deux éléments ou plus parmi une d'interconnexion électrique (302), une interconnexion optique (402), et une interconnexion fluidique (504) 25 dans la couche transférée de matériau (212). 12. Procédé selon la revendication 1, dans lequel la formation d'au moins élément parmi une interconnexion électrique (302), une interconnexion optique (402), et une interconnexion fluidique (504) dans la couche 30 transférée de matériau (212) comprend la formation d'une pluralité supplémentaire d'interconnexions traversantes à travers la couche transférée de matériau (212). 13. Procédé selon la revendication 12, comprenant en 35 outre le couplage électrique d'au moins une interconnexion traversante de la pluralité supplémentaire d'interconnexions traversantes avec unélément conducteur (324) de la deuxième structure semiconductrice traitée (322). 14. Procédé selon revendication 1, dans lequel la formation d'au moins un élément parmi une interconnexion électrique (302), une interconnexion optique (402), et une interconnexion fluidique (504) dans la couche transférée de matériau (212) comprend la formation d'au moins une interconnexion optique (402) à travers la couche transférée de matériau (212). 15. Procédé selon la revendication 14, dans lequel la deuxième structure semi-conductrice traitée (422) comprend au moins un composant optique (424), et dans lequel le procédé comprend en outre le couplage fonctionnel de la au moins une interconnexion optique (402) avec le au moins un composant optique (424) de la deuxième structure semi-conductrice traitée (422). 16. Procédé selon revendication 1, dans lequel la formation d'au moins un élément parmi une interconnexion électrique (302), une interconnexion optique (402), et une interconnexion fluidique (504) dans la couche transférée de matériau (212) comprend la formation d'au moins une interconnexion fluidique (504) dans la couche transférée de matériau (212). 17. Structure semi-conductrice liée, comprenant : 25 une structure de substrat (100), comprenant : une pluralité d'interconnexions traversantes (112) s'étendant à travers une couche relativement mince de matériau (102) ; et un corps de substrat relativement épais (104) lié à la 30 couche relativement mince de matériau (102) ; une pluralité de structures semi-conductrices traitées (132) couplées électriquement à la pluralité d'interconnexions traversantes (112) sur un côté de la couche relativement mince de matériau (102) opposé au 35 corps de substrat relativement épais (104) ;une couche de matériau transférée (212) par-dessus la première structure semi-conductrice traitée (132) sur un côté de celle-ci opposé à la structure de substrat (100) ; et au moins un élément parmi une interconnexion électrique (302), une interconnexion optique (402), et une interconnexion fluidique (504) dans la couche transférée de matériau (212). 18. Structure semi-conductrice liée selon la 10 revendication 17, dans laquelle la couche relativement mince de matériau (102) a une épaisseur moyenne d'environ un micron et demi (1,5 pm) ou moins. 19. Structure semi-conductrice liée selon la revendication 17, comprenant en outre au moins deux 15 éléments parmi une interconnexion électrique (302), une interconnexion optique (402), et une interconnexion fluidique (504) dans la couche transférée de matériau (212). 20. Structure semi-conductrice liée selon la 20 revendication 17, comprenant en outre au moins une structure semi-conductrice traitée supplémentaire (322, 422) par-dessus la couche transférée de matériau (212) sur un côté de celle-ci opposé à la pluralité des structures semi-conductrices traitées (132). 25 21. Structure semi-conductrice liée selon la revendication 20, dans laquelle le au moins un élément parmi une interconnexion électrique (302), une interconnexion optique (402), et une interconnexion fluidique (504) dans la couche de matériau transférée 30 (212) est couplé fonctionnellement avec la au moins une structure semi-conductrice traitée supplémentaire (132).