Brevet FR2998419A1 — publié le 20140523

B12071 - 12-R0-0561FR01 1 PROTECTION D'UN CIRCUIT INTÉGRÉ CONTRE DES ATTAQUES Domaine La présente demande concerne la protection d'un circuit intégré contre des attaques extérieures et, en particulier, contre des attaques réalisées depuis la face arrière du circuit intégré. La présente demande concerne aussi la protection contre des attaques réalisées depuis la face avant du circuit intégré. Exposé de l'art antérieur Il peut être souhaitable de protéger un circuit intégré contre des attaques extérieures qui visent, par exemple, à déterminer la structure et le fonctionnement du circuit, à accéder à des données confidentielles stockées dans le circuit, ou encore à perturber le fonctionnement du circuit. Un exemple d'attaque consiste à graver partiellement des couches isolantes depuis la face avant du circuit intégré pour accéder à des pistes métalliques, et à créer des plots métalliques connectés à ces pistes pour mesurer les signaux qui y transitent. Un autre exemple d'attaque consiste à graver localement le substrat depuis la face arrière du circuit intégré, pour accéder à des régions actives du circuit intégré, et à créer des plots métalliques connectés à ces régions pour mesurer les signaux qui y transitent. Des dispositifs de protection d'un circuit intégré B12071 - 12-R0-0561FR01 2 contre des attaques par la face avant ou par la face arrière ont été proposés. Ces dispositifs posent toutefois divers problèmes. Résumé Ainsi, un mode de réalisation prévoit un circuit 5 intégré comprenant : un substrat semiconducteur d'un premier type de conductivité ; une pluralité de régions du premier type de conductivité s'étendant verticalement depuis la surface du substrat, chacune des régions étant délimitée latéralement sur toute sa périphérie par une région du second type de 10 conductivité ; et un dispositif de détection d'une variation de la résistance du substrat entre chaque région du premier type de conductivité et une prise de polarisation du substrat à un potentiel de référence. Selon un mode de réalisation, le substrat contient au 15 moins un caisson définissant une zone active du circuit intégré, les régions du premier type de conductivité s'étendant sur une profondeur au moins égale à celle du caisson. Selon un mode de réalisation, les régions du premier type de conductivité s'étendent sur une profondeur supérieure à 20 celle du caisson. Selon un mode de réalisation, le circuit intégré comprend en outre une région du second type de conductivité s'étendant sous au moins une partie du caisson, les régions du premier type de conductivité s'étendant sur une profondeur au 25 moins égale à celle de la région du second type de conductivité. Selon un mode de réalisation, chacune des régions du premier type de conductivité est reliée à un noeud d'application d'un potentiel par l'intermédiaire d'un interrupteur. Selon un mode de réalisation, les noeuds sont reliées 30 entre eux par un chemin conducteur formé du côté de la face avant du circuit intégré. Selon un mode de réalisation, le dispositif est adapté à détecter une rupture du chemin conducteur. B12071 - 12-R0-0561FR01 3 Selon un mode de réalisation, le dispositif est en outre adapté à mettre en oeuvre des mesures de protection du circuit intégré. Selon un mode de réalisation, le substrat semi5 conducteur est constitué d'une couche de matériau semiconducteur épitaxiée sur un support semiconducteur. Brève description des dessins Ces caractéristiques et leurs avantages, ainsi que d'autres, seront exposés en détail dans la description suivante 10 de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : les figures lA à 1C et la figure 2 illustrent un exemple d'un circuit intégré muni d'un mode de réalisation d'un dispositif de protection contre des attaques ; 15 la figure 3 est une vue en coupe représentant le circuit intégré de la figure lA lors de la mise en oeuvre d'une attaque par la face arrière ; la figure 4 est un schéma électrique simplifié du dispositif de protection du circuit intégré des figures lA à 1C 20 et 2 ; les figures aA et 5B sont des chronogrammes illustrant le fonctionnement du dispositif de protection du circuit intégré des figures lA à 1C et 2 ; et les figures 6A à 6C illustrent un autre exemple d'un 25 circuit intégré muni d'un mode de réalisation d'un dispositif de protection contre des attaques. Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des 30 circuits intégrés, les diverses figures ne sont pas tracées à l'échelle. Description détaillée A titre d'exemple, un dispositif de protection contre des attaques par la face avant d'un circuit intégré peut 35 comprendre des pistes métalliques formées dans le ou les B12071 - 12-R0-0561FR01 4 derniers niveaux de métallisation du circuit intégré (c'est-à-dire le ou les niveaux les plus éloignés du substrat), qui recouvrent des pistes métalliques transmettant des signaux utiles du circuit. Le dispositif de protection peut en outre 5 comprendre un circuit adapté à détecter une rupture des pistes métalliques du dispositif de protection et, lorsqu'une rupture est détectée, à mettre en oeuvre des mesures de protection du circuit intégré telles que l'arrêt du circuit ou l'effacement de données confidentielles stockées dans le circuit. Un problème 10 est qu'un tel dispositif de protection est inefficace contre des attaques du côté de la face arrière du circuit intégré. A titre d'exemple, un dispositif de protection contre des attaques par la face arrière d'un circuit intégré peut comprendre un boîtier de protection encapsulant le circuit 15 intégré, ainsi qu'un circuit adapté à détecter une ouverture non autorisée du boîtier et, en cas d'ouverture frauduleuse, à mettre en oeuvre des mesures de protection du circuit intégré telles que l'arrêt du circuit ou l'effacement de données confidentielles stockées dans le circuit. Un problème est qu'un 20 tel dispositif de protection est encombrant et relativement coûteux à réaliser. Un objet des modes de réalisation décrits ci-après est de pallier tout ou partie de ces problèmes. Selon un premier aspect d'un mode de réalisation, pour 25 détecter des attaques par la face arrière d'un circuit intégré, on prévoit de définir, sous des zones actives du circuit, un chemin dont la résistance est mesurée, une augmentation de la résistance de ce chemin étant synonyme d'une gravure du substrat sous au moins une partie des zones actives, et donc d'une 30 attaque par la face arrière du circuit intégré. Les figures lA à 1C et 2 illustrent un exemple d'un circuit intégré 100 muni d'un mode de réalisation d'un dispositif de protection contre des attaques. Les figures lA et 2 sont des vues partielles, respectivement en coupe et de 35 dessus, du circuit intégré 100. Les figures 1B et 1C sont des B12071 - 12-R0-0561FR01 vues en coupe partielles de la figure lA selon les plans B-B et C-C de la figure lA. Le circuit intégré 100 comprend un substrat semiconducteur 102, par exemple en silicium, dans une partie 5 supérieure duquel sont formées des zones actives du circuit intégré. Dans l'exemple représenté, le substrat 102 est une couche épitaxiée sur un support semiconducteur 104. A titre de variante, le substrat 102 peut être un substrat massif faiblement résistif, sans couche épitaxiée supérieure. Dans l'exemple représenté, le substrat 102 et le support 104 sont dopés de type P (P). A titre d'exemple, le substrat 102 et le support 104 peuvent être dopés à une concentration de dopants telle que leur résistivité soit de l'ordre de 10 Q.cm, par exemple comprise entre 8 et 12 Q.cm. Dans une partie supérieure du substrat 102, est formé au moins un caisson semiconducteur 106 qui définit une zone active du circuit 100, dans laquelle des composants électroniques peuvent être réalisés. Dans cet exemple, un seul caisson 106 dopé de type N (NW) a été représenté. En dessous de la zone active 106, est formée une région 108 dopée de type N (DNW), de niveau de dopage inférieur à celui de la zone 106. La zone active 106 et la région sous-jacente 108 sont traversées verticalement par des régions 113 dopées de type P débouchant dans le substrat 102 qui, comme on le verra ci-après, 25 participent à la détection d'attaques par la face arrière. Dans cet exemple, chaque région 113 comprend une partie supérieure 110 de niveau de dopage (PW) supérieur à celui du substrat 102, s'étendant depuis la face avant du substrat jusqu'à une profondeur similaire ou égale à celle de la zone active 106. 30 Dans cet exemple, chaque région 113 comprend en outre une partie inférieure 111 de même niveau de dopage que le substrat 102, s'étendant depuis la face inférieure de la région 110 sur une profondeur similaire ou égale à celle de la région 108. Chaque région 113 est ainsi entourée latéralement, sur toute sa 35 périphérie, par une région dopée de type N, à savoir le caisson B12071 - 12-R0-0561FR01 6 106 et la région 108 qu'elle traverse dans cet exemple. Dans l'exemple représenté, les régions 113 ont, vu de dessus (figures 1B et 1C), la forme de carrés de quelques centaines de nanomètres à quelques micromètres de côté, par exemple de moins que 5 fun de côté. D'autres formes et/ou dimensions peuvent toutefois être prévues. Vu de dessus, la surface occupée par les régions 113 est de préférence très inférieure à la surface occupée par les zones actives du circuit intégré. Dans un mode de réalisation préféré, des régions 113 sont réparties dans ou à proximité des zones actives sensibles du circuit intégré, de façon que, vu de dessus, les régions 113 occupent moins de 1% de la surface active du circuit intégré. A titre d'exemple, la profondeur des zones actives 106 et des régions 110 peut être comprise entre 0,8 et 1,2 um, par exemple de l'ordre de 1 um, et la profondeur des régions 108 et 111 peut être comprise entre 1,6 et 2,4 um, par exemple de l'ordre de 2 um. Les régions 110 peuvent être dopées à une concentration de dopants telle que leur résistivité soit de l'ordre de 0,1 Q.cm, par exemple comprise entre 0,08 et 0,12 Q.cm. Les concentrations de dopants des régions 106 et 108 peuvent être proches l'une de l'autre. A titre d'exemple, la résistivité de la région 108 peut être de l'ordre de deux fois celle des régions 110. Les modes de réalisation décrits ne se limitent toutefois pas aux exemples numériques susmentionnés. En surface des régions 110, des régions 112, de faible épaisseur, fortement dopées de type P (P+), peuvent être prévues. Les régions 112 permettent la prise d'un contact électrique amélioré sur les régions 110. Des plots de contact (non représentés) en un matériau conducteur peuvent être formés sur les régions 112 pour appliquer un potentiel sur les régions 110 sous-jacentes. Dans l'exemple représenté, chaque région 110 est reliée à un noeud ou à une borne 114 d'application d'un potentiel, par l'intermédiaire d'un interrupteur SW, par exemple un transistor MOS formé dans la zone active 106 du circuit intégré. Dans l'exemple représenté, les noeuds 114 sont connectés les uns aux autres par des pistes B12071 - 12-R0-0561FR01 7 métalliques conductrices 116. En fonctionnement, le substrat 102 est polarisé à un potentiel de référence, par exemple la masse (GND), par l'intermédiaire d'une ou plusieurs prises de contact de polarisation, non représentées. A titre d'exemple, des régions de prise de contact dopées de type P peuvent s'étendre à la périphérie du circuit intégré, pour permettre, en fonctionnement, la polarisation du substrat à un potentiel de référence. Selon le premier aspect, pour détecter une attaque par la face arrière du circuit intégré 100, on prévoit de surveiller, pour chacune des régions 113, la valeur de la résistance R du chemin électrique entre le noeud 114 couplé à la région 113, et le substrat 102, ou, plus spécifiquement, entre le noeud 114 couplé à la région 113, et un noeud ou rail d'application d'un potentiel de référence GND au circuit 100. Une augmentation de la résistance R de l'un des chemins électriques ainsi définis peut signifier qu'une gravure de la face arrière du circuit 100 sous la région 113 a été réalisée. La figure 3 est une vue en coupe illustrant la réalisation d'une attaque par faisceau d'ions lourds (FIB) sur le circuit 100. Une telle attaque est réalisée sur une surface localisée de la face arrière du circuit intégré, et la réduction d'épaisseur par la face arrière se fait généralement sur des largeurs de l'ordre de la centaine de micromètres. Lors d'une attaque de ce genre, le support 104 et au moins une portion du substrat 102 sont retirées dans la zone attaquée. Si l'attaque est réalisée sous une région 113 du dispositif de protection (comme cela est représenté en figure 3), l'élimination du support 104 et d'une partie du substrat 102 sous cette région entraîne une augmentation de la résistance du chemin électrique entre le noeud 114 relié à cette région et le substrat 102. On notera de plus que les étapes de gravure par bombardement d'ions lourds sont généralement prévues pour s'arrêter sur une interface entre deux régions dopées de types de conductivité opposés, ou sur une région isolante. Cette stratégie est B12071 - 12-R0-0561FR01 8 généralement adoptée par les attaquants car elle permet d'enlever de la matière depuis la face arrière jusqu'à des régions dopées proches de la surface de la couche semiconductrice dans laquelle sont formés les composants électroniques, ce qui limite la profondeur des derniers puits d'accès à des signaux du circuit intégré. Dans le cas de la structure proposée ici, l'attaque de type FIB s'arrêtera probablement à l'interface entre le substrat 102 (P) et le caisson 108 (DNW). Le chemin électrique entre le noeud 114 et le substrat 102 peut donc même être totalement interrompu (résistance infinie). Les régions 113 sont de préférence suffisamment nombreuses et rapprochées les unes des autres pour que, en cas d'attaque par gravure FIB de la face arrière, le substrat soit gravé sous au moins une région 113. A titre d'exemple, des régions 113 voisines sont séparées deux à deux d'une distance de l'ordre de 50 à 100 pin. Les régions 113 sont par exemple disposées en matrice (vu de dessus). Selon un deuxième aspect, le dispositif de protection du circuit intégré 100 être prévu pour permettre de détecter 20 aussi des attaques par la face avant. Pour cela, les pistes conductrices 116 reliant les noeuds 114 les uns aux autres peuvent être formées dans le ou les derniers niveaux de métallisation du circuit intégré, et définir un chemin conducteur entre un noeud ou une borne 25 d'entrée IN du dispositif de protection, et un noeud ou une borne de sortie OUT du dispositif de protection (figure 2). Dans un mode de réalisation préféré, les pistes métalliques du chemin conducteur 116 sont disposées de façon qu'il soit difficile voire impossible pour un attaquant d'accéder à des régions 30 sensibles du circuit 100 depuis la face avant, sans rompre le chemin conducteur 116. A titre d'exemple, les pistes métalliques du chemin 116 recouvrent au moins en partie des pistes métalliques destinées à transmettre des signaux utiles du circuit 100. Pour détecter une attaque par la face avant du 35 circuit intégré 100, on peut prévoir de surveiller l'intégrité B12071 - 12-R0-0561FR01 9 du chemin conducteur 116 entre le noeud IN et le noeud OUT du dispositif de protection. La figure 4 est un schéma électrique simplifié du dispositif de protection décrit en relation avec les figures LA 5 à 1C, 2 et 3. Le dispositif de protection comprend le chemin conducteur 116, relié par une première extrémité au noeud d'entrée IN et par une deuxième extrémité au noeud de sortie OUT, et passant par la pluralité de noeuds 114. Chaque noeud 114 est relié à une borne ou rail d'application d'un potentiel de 10 référence GND par une branche comprenant un interrupteur SW en série avec une résistance R, qui correspond à la résistance du chemin électrique entre la face avant de la région 113 couplée au noeud 114, et la masse. Le dispositif de protection comprend donc, en parallèle entre le chemin conducteur 116 et la masse 15 (ou substrat 102), une pluralité de branches comprenant chacune un interrupteur SW en série avec un chemin électrique de résistance R, passant par le substrat 102 sous des régions actives du circuit intégré. Dans l'exemple représenté, le dispositif de protection de la figure 4 comprend en outre un 20 circuit 401 adapté à commander individuellement les interrupteurs SW, à appliquer une différence de potentiel entre le chemin conducteur 116 et la masse, et à détecter une éventuelle variation de la résistance R du chemin électrique de l'une des branches parallèles susmentionnées. Le circuit 401 peut en outre 25 être adapté à détecter une rupture du chemin conducteur 116 entre le noeud IN et le noeud OUT. La figure aA illustre très schématiquement un exemple de fonctionnement du dispositif de protection de la figure 4 selon le premier aspect, c'est-à-dire lorsqu'il est utilisé pour 30 détecter une attaque par la face arrière du circuit intégré 100. La figure aA est un chronogramme illustrant l'évolution en fonction du temps, lors d'une phase de détection d'attaque par la face arrière, d'une tension VIN appliquée par le circuit 401 entre le noeud VIN et la masse, d'une tension VOUT lue sur le 35 noeud OUT en l'absence d'attaque par la face arrière, et d'une B12071 - 12-R0-0561FR01 10 tension VouT' lue sur le noeud OUT en cas d'attaque par la face arrière. Lors d'une phase de détection d'attaque par la face arrière, les résistances R des chemins électriques définis par les régions 113 sont testées successivement les unes après les autres. Pour tester la résistance R de l'une des branches du dispositif de protection, l'interrupteur SW de cette branche est fermé, et tous les autres interrupteurs SW sont ouverts. Une tension VIN non nulle, par exemple positive, est appliquée entre le noeud IN et la masse. Dans cet exemple, la tension VIN est appliquée sous la forme d'une impulsion relativement brève. En l'absence d'attaque, la résistance R du chemin électrique de la branche testée est à une valeur relativement faible, et l'impulsion appliquée sur le noeud IN est au moins partiellement évacuée vers la masse par l'intermédiaire de cette résistance. L'impulsion appliquée sur le noeud IN n'est donc pas transmise au noeud OUT, ou alors avec une atténuation relativement importante (signal VOUT)- En cas d'attaque par la face arrière localisée sous la région 113 de la branche testée, la résistance R a une valeur supérieure à sa valeur normale, voire une valeur infinie. L'impulsion appliquée sur le noeud IN est donc transmise au noeud OUT sans atténuation, ou avec une atténuation faible (signal VOUT')- Ainsi, pour un niveau d'impulsion donné appliqué sur le noeud IN, le niveau d'impulsion lu sur le noeud OUT est différent selon qu'une gravure du substrat a ou n'a pas été réalisée en regard de la région 113 de la branche testée. Le circuit 401 est adapté à détecter un niveau d'impulsion anormal sur le noeud OUT, et à en déduire qu'une attaque par la face arrière est en cours. La phase de détection de la figure aA peut être réitérée autant de fois que le dispositif de protection comprend de branches parallèles, en sélectionnant à chaque fois une nouvelle branche à tester à l'aide des interrupteurs SW. Pour le bon fonctionnement du dispositif, lors de phases de détection d'attaques par la face arrière, on prévoit de préférence d'appliquer un niveau d'impulsion VIN tel que la B12071 - 12-R0-0561FR01 11 tension appliquée entre la face avant de la région 113 de la branche sélectionnée et la masse, soit inférieure à la tension de seuil de la jonction PN entre la région 110 et la zone active 106, et à la tension de seuil de la jonction PN entre la région 111 et la région 108 (typiquement 0,6 V). La figure 5B illustre schématiquement un exemple de fonctionnement du dispositif de protection de la figure 4 selon le deuxième aspect, c'est-à-dire lorsqu'il est utilisé pour détecter une attaque par la face avant du circuit intégré 100. La figure 5B est un chronogramme illustrant l'évolution en fonction du temps, lors d'une phase de détection d'attaque par la face avant, d'une tension VIN appliquée par le circuit 401 entre le noeud VIN et la masse, d'une tension VbuT lue sur le noeud OUT en l'absence d'attaque par la face avant, et d'une tension VouT' lue sur le noeud OUT en cas d'attaque par la face avant. Lors d'une phase de détection d'une attaque par la face avant, la continuité du chemin conducteur 116 entre les noeuds IN et OUT est testée. Pour cela, dans cet exemple, tous les interrupteurs SW du dispositif de protection sont ouverts, et une tension VIN non nulle, par exemple positive, est appliquée entre le noeud IN et la masse. Dans cet exemple, la tension VIN est appliquée sous la forme d'une impulsion relativement brève. En l'absence d'attaque, l'impulsion appliquée sur le noeud IN est transmise sur le noeud OUT par la ligne conductrice 116. En cas d'attaque par la face avant, le chemin conducteur 116 est interrompu, et l'impulsion appliquée sur le noeud IN n'est donc pas transmise sur le noeud OUT. Le circuit 401 est adapté à détecter une absence d'impulsion sur le noeud OUT, et à en déduire qu'une attaque par la face avant est en cours. A titre d'exemple, des phases de détection d'attaques par la face avant et/ou par la face arrière peuvent être prévues à chaque mise sous tension du circuit intégré 100, et/ou, B12071 - 12-R0-0561FR01 12 périodiquement ou de façon continue, pendant le fonctionnement du circuit intégré 100. Le circuit 401 peut en outre être adapté à mettre en oeuvre, lorsqu'une attaque par la face avant et/ou par la face arrière est détectée, des mesures de protection du circuit intégré 100 telles que l'arrêt du circuit 100 ou l'effacement de données confidentielles stockées dans le circuit 100. Le principe de détection d'attaques décrit en relation avec les figures lA à 1C, les figures 2 à 4, et les figures 5A et 5B, s'applique aussi à des circuits intégrés comportant des régions actives dopées de type P. Les figures 6A à 6C illustrent un exemple d'un circuit intégré 600 comportant des régions actives dopées de type P, et muni d'un dispositif de protection contre des attaques du type décrit en relation avec les figures lA à 1C et 2. La figure 6A est une vue en coupe partielle du circuit 600. Les figures 6B et 6C sont des vues en coupe partielles selon les plans B-B et C-C de la figure 6A. Le circuit 600 comprend de nombreux éléments en commun avec le circuit 100 des figures lA à 1C et 2. Seules les différences entre ces deux circuits seront soulignées ci-après. Le circuit intégré 600 diffère du circuit 100 en ce qu'il comprend, dans une partie supérieure du substrat 102, en remplacement du caisson 106 dopé de type N du circuit 100, un caisson semiconducteur 606 dopé de type P (PW) qui définit une zone active du circuit 600, dans laquelle des composants électroniques peuvent être réalisés. Comme le circuit 100, le circuit 600 comprend une région 108 dopée de type N (DNW), s'étendant sous la région active 606. La zone active 606 et la région sous-jacente 108 sont, comme dans le circuit 100, traversées verticalement par des régions 113 dopées de type P, débouchant dans le substrat 102. Dans le circuit 600, la partie supérieure 110 de chaque région verticale 113 est délimitée latéralement par une mince région 607 dopée de type N (NW), de profondeur similaire ou égale à celle de la zone active 606, formant une gaine ou couronne isolant latéralement la région 110 B12071 - 12-R0-0561FR01 13 de la zone active 606 qu'elle traverse. Chaque région 113 est ainsi entourée latéralement, sur toute sa périphérie, par une région dopée de type N, à savoir la région 607 et la région 108 qu'elle traverse dans cet exemple. Le principe de détection d'attaques par la face arrière et/ou par la face avant décrit en relation avec les figures LA à 1C, les figures 2 à 4, et les figures 5A et 5B, s'applique au circuit intégré 600. Le principe de détection d'attaques proposé s'applique 10 aussi lorsque le circuit intégré à protéger comprend à la fois des régions actives de type N, et des régions actives de type P. Un avantage du mode de protection d'un circuit intégré décrit, est qu'il permet de protéger un circuit intégré non seulement contre des attaques par la face arrière, mais aussi 15 contre des attaques par la face avant. En outre, ce dispositif présente l'avantage d'une détection d'attaque par la face arrière dès le début de celle-ci, puisque la résistance R varie dès que la structure de la face arrière du dispositif est altérée. Il permet également la 20 détection d'une attaque en tout endroit de la face arrière du circuit intégré si la structure proposée est déployée sur l'ensemble des zones actives. Il permet de plus de localiser une attaque par la face arrière. Un autre avantage est que la surface semiconductrice 25 nécessaire à la réalisation du dispositif de protection décrit est relativement faible. En outre, la réalisation du dispositif de protection proposé ne nécessite pas d'étape de fabrication supplémentaire par rapport à la réalisation d'un circuit intégré comprenant des 30 régions actives de type N (NW), des régions actives de type P (PW), et une région profonde de type N (DNW) située sous les régions actives de type N et/ou P. Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de 35 l'art. B12071 - 12-R0-0561FR01 14 En particulier, l'ensemble des types de conductivité des différentes régions des dispositifs décrits en relation avec les figures lA à 1C, et 6A. à 6C, peuvent être inversés par rapport à ce qui a été décrit. De plus, les modes de réalisation décrits ne se limitent pas à la protection de circuits intégrés comprenant une région enterrée 108 s'étendant sous la totalité des zones actives du circuit. Plus généralement, l'homme de l'art saura obtenir le fonctionnement recherché en prévoyant un dispositif de protection comportant une pluralité de régions verticales de même type de conductivité que le substrat, entourées latéralement, sur toute leur périphérie, par des régions de type de conductivité opposé à celui du substrat, ces régions verticales étant au moins aussi profondes, voire plus profondes, que les caissons définissant des zones actives du circuit. Par ailleurs, les modes de réalisation décrits ne se limitent pas aux exemples de fonctionnement décrits en relation avec les figures SA et 5B. Pour détecter des attaques par la face arrière, tout circuit permettant la mesure d'une variation de la résistance R d'un chemin électrique d'une branche du dispositif de protection, peut être utilisé en remplacement du circuit 401 décrit en relation avec ces figures. En outre, pour détecter des attaques par la face avant, tout circuit permettant de détecter l'interruption du chemin conducteur 116, peut être utilisé en remplacement du circuit 401. REVENDICATIONS1. Circuit intégré (100 ; 600) comprenant : un substrat semiconducteur (102) d'un premier type de conductivité ; une pluralité de régions (112, 110, 113) du premier type de conductivité s'étendant verticalement depuis la surface du substrat, chacune desdites régions étant délimitée latéralement sur toute sa périphérie par une région (106, 108 ; 607, 108) du second type de conductivité ; et un dispositif (401) de détection d'une variation de la 10 résistance du substrat entre chaque région du premier type de conductivité et une prise de polarisation du substrat à un potentiel de référence. 2. Circuit intégré (100 ; 600) selon la revendication 1, dans lequel le substrat (102) contient au moins un caisson 15 (106 ; 606) définissant une zone active du circuit intégré, lesdites régions (112, 110, 113) du premier type de conductivité s'étendant sur une profondeur au moins égale à celle dudit caisson (106 ; 606). 3. Circuit intégré (100 ; 600) selon la revendication 20 2, dans lequel lesdites régions (112, 110, 113) du premier type de conductivité s'étendent sur une profondeur supérieure à celle dudit caisson (106 ; 606). 4. Circuit intégré (100 ; 600) selon la revendication 2 ou 3, comprenant en outre une région (108) du second type de 25 conductivité s'étendant sous au moins une partie dudit caisson (106 ; 606), lesdites régions (112, 110, 113) du premier type de conductivité s'étendant sur une profondeur au moins égale à celle de ladite région (108) du second type de conductivité. 5. Circuit intégré (100 ; 600) selon l'une quelconque 30 des revendications 1 à 4, dans lequel chacune desdites régions (112, 110, 113) du premier type de conductivité est reliée à un noeud (114) d'application d'un potentiel par l'intermédiaire d'un interrupteur (SW).B12071 - 12-R0-0561FR01 16 6. Circuit intégré (100 ; 600) selon la revendication 5, dans lequel lesdits noeuds (114) sont reliées entre eux par un chemin conducteur (116) formé du côté de la face avant du circuit intégré. 7. Circuit intégré (100 ; 600) selon la revendication 6, dans lequel ledit dispositif (401) est adapté à détecter une rupture dudit chemin conducteur (116). 8. Circuit intégré (100 ; 600) selon l'une quelconque des revendications 1 à 7, dans lequel ledit dispositif (401) est 10 en outre adapté à mettre en oeuvre des mesures de protection du circuit intégré. 9. Circuit intégré selon l'une quelconque des revendications 1 à 8, dans lequel le substrat semiconducteur (102) est constitué d'une couche de matériau semiconducteur épitaxiée sur 15 un support semiconducteur (104).