Brevet FR2991122A1 — publié le 20131129

Procédé de transmission/réception d'informations numériques sous forme de trames avec des bits de parités éventuellement cryptés, et dispositif d'émission/réception correspondant L'invention concerne la transmission d'informations depuis et/ou à destination d'un dispositif d'émission/réception, en particulier un dispositif d'émission/réception radiofréquence, ou tête radiofréquence, par exemple dans le domaine de la communication champ proche, plus connu par l'homme du métier sous la dénomination anglo-saxonne NFC (« Near Field Communication »), et notamment mais non exclusivement lorsque ces informations sont transmises cryptées. La communication champ proche (NFC) est une technologie de connectivité sans fil qui permet une communication sur une courte distance entre des dispositifs électroniques, comme par exemple des cartes à puces sans contact et des lecteurs. La technologie NFC est particulièrement adaptée pour connecter tout type de dispositifs utilisateurs et permet des communications rapides et faciles. Parmi les protocoles de communication utilisables dans la technologie NFC, on peut également citer les protocoles type A et type B définis dans la norme ISO-14 443. Dans la technologie NFC, la transmission des informations se fait généralement sous forme de trames, comme c'est le cas par exemple pour le protocole type A de la norme ISO-14 443. Les trames échangées comportent des bits de données et des bits de parités. Classiquement, en émission les bits de parités sont calculés par la tête d'émission/réception, à partir des bits de données qui doivent être réellement transmis sur le canal de transmission et d'une règle de calcul prédéterminée, qui est en général propre à la norme de communication utilisée. En réception, les bits de parités reçus sont vérifiés par la tête d'émission/réception en procédant à un calcul de ces bits de parités à partir des bits de données reçus et de ladite règle de calcul, puis à une comparaison de ces bits de parités calculés avec les bits de parités extraits des trames reçues. Il existe par ailleurs des protocoles de communication utilisant également des trames de transmission, mais au sein desquelles les bits de données sont cryptés. Par ailleurs les bits de parités sont calculés non pas à partir des bits de données cryptés qui seront réellement transmis mais à partir des bits de données non cryptés, puis ces bits de parités ainsi calculés sont ensuite cryptés. Malgré ce calcul spécifique et cet encryptage des bits de parités, certains de ces protocoles restent compatibles avec la norme ISO 14 443, notamment au niveau de la structure des trames de transmission. C'est le cas par exemple pour le protocole de communication connu sous la marque déposée MIFARE®. Des informations sur ce protocole sont notamment divulgués dans le document de la société NXP Semiconductors intitulé « AN 10833, MIFARE type identification procedure » rev 3.2, 29 août 2011, 018432. D'autres détails sur ce protocole sont fournis par exemple dans le document de Michael Silbermann, intitulé « Security Analysis of Contactless Payment Systems in Practice », 2 novembre 2009, Ruhr- Universitât Bochum. L'utilisation de tels protocoles de transmission cryptée est incompatible avec l'utilisation de tête d'émission/réception classiques en raison notamment du calcul et de l'encryptage spécifiques des bits de parités. Il est donc nécessaire de développer des têtes d' émission/réception spécifiques incorporant l'algorithme de cryptage/décryptage et le calcul et la vérification des bits de parités spécifiques à de tels protocoles de transmission. Par ailleurs, les informations numériques à transmettre sont élaborées par un microcontrôleur hôte et transmises en clair sur un bus à la tête d'émission/réception ce qui représente un point faible pour la sécurité. Selon un mode de mise en oeuvre et de réalisation, il est proposé un procédé de transmission/réception d'informations cryptées conjointement avec des bits de parités cryptés, par exemple selon le protocole MIFARE®, ayant une sécurité renforcée et utilisable avec une tête d'émission/réception ayant une structure classique compatible avec une transmission/réception d'informations non cryptées. Selon un aspect, il est proposé un procédé de transmission d'informations par un dispositif intégré d'émission/réception, par exemple un dispositif ou tête d'émission/réception radiofréquence, capable d'encapsuler les informations à transmettre sous forme de trames comportant des blocs de bits desdites informations transmettre respectivement suivis par des bits de parités, ledit dispositif intégré d'émission/réception comportant une fonction de calcul des bits de parités à partir des bits d'informations réellement transmis. Selon une caractéristique générale de cet aspect, le dispositif intégré d'émission/réception est connecté par un bus de liaison à un autre dispositif intégré, par exemple un microcontrôleur hôte, et le procédé comprend le placement du dispositif intégré d'émission/réception et dudit autre dispositif intégré dans un premier état comportant au sein dudit autre dispositif intégré une élaboration des informations à transmettre, un cryptage de ces informations et une élaboration de bits de parités cryptés à partir des bits des informations non cryptées, par exemple selon le protocole MIFARE®, une transmission sur le bus des bits desdites informations cryptées et des bits de parités cryptés, une désactivation de ladite fonction de calcul des bits de parités et, au sein du dispositif intégré d' émission/réception, une élaboration desdites trames à partir des bits des informations cryptées et des bits de parités cryptés reçus sur le bus. Ainsi selon cet aspect, le cryptage des informations et l'élaboration des bits de parités cryptés s'effectuent dans le microcontrôleur hôte (l'algorithme de cryptage/décryptage est par exemple stocké dans une mémoire morte protégée du microcontrôleur), ce qui permet une transmission cryptée sur le bus de liaison. Par ailleurs, il est possible, moyennant une désactivation de la fonction de calcul des bits de parités au sein de la tête d'émission/réception, d'utiliser une tête d'émission/réception de structure classique qui est alors employée dans cette configuration (avec la fonction de calcul des bits de parités désactivée) non pas pour calculer les bits de parité mais pour encapsuler les informations cryptées et les bits de parités cryptés reçus sur le bus dans des trames de transmissions selon un format prédéfini, par exemple celui conforme à la norme ISO 14 443. Selon un autre aspect, il est proposé un procédé de réception d'informations par un dispositif intégré d'émission/réception, par exemple radiofréquence, les informations reçues étant encapsulées sous forme de trames comportant des blocs de bits desdites informations respectivement suivis par des bits de parités, ledit dispositif intégré d'émission/réception comportant une fonction de calcul des bits de parités à partir des bits d'informations réellement reçus. Selon une caractéristique générale de cet autre aspect, le dispositif intégré d'émission/réception est connecté par un bus de liaison à autre dispositif intégré, par exemple un microcontrôleur hôte, les informations ainsi que les bits de parités reçus sont cryptés, par exemple selon le protocole MIFARE®, et le procédé comprend le placement du dispositif intégré d'émission/réception et dudit autre dispositif intégré dans un premier état comportant une désactivation de ladite fonction de calcul des bits de parités, une extraction des bits des informations cryptées et des bits de parités cryptés des trames au sein du dispositif intégré d'émission/réception, une transmission sur le bus des bits desdites informations cryptées et des bits de parités cryptés, et au sein dudit autre dispositif intégré un décryptage de ces informations et une vérification des bits de parités cryptés à partir des bits des informations non cryptées. Ainsi selon cet autre aspect, le décryptage des informations et la vérification des bits de parités cryptés s'effectuent dans le microcontrôleur hôte, ce qui permet une transmission cryptée sur le bus de liaison. Par ailleurs, là encore, il est possible, moyennant une désactivation de la fonction de calcul des bits de parités au sein de la tête d'émission/réception, d'utiliser une tête d'émission/réception de structure classique qui dans cette configuration (avec la fonction de calcul des bits de parités désactivée) n'est pas utilisée pour vérifier les bits de parités reçus, mais pour simplement extraire des trames reçues les bits des informations cryptées et les bits de parités cryptés et les transmettre sur le bus de liaison à destination du microcontrôleur hôte. Bien qu'il soit possible de transmettre sur le bus de liaison les bits des informations cryptées et les bits de parités cryptées de façon quelconque, il est particulièrement avantageux, notamment pour des facilités d'implémentation matérielle et d'interprétation, de transmettre les bits des informations cryptées sur le bus sous forme de groupes de bits successifs respectivement séparés par des groupes de bits de séparation ou groupes de parités, et le bit de parité crypté associé à chaque groupe de bits étant alors contenu au sein du groupe de parité suivant ledit groupe de bits. Les groupes de bits et les groupes de bits de séparation sont de préférence des octets, ce qui permet d'utiliser un microcontrôleur ayant une unité centrale classique 8 bits sans faire de compression de données, ce qui est particulièrement avantageux en termes de temps de calcul car une telle compression de données nécessite un nombre de cycles de calculs plus important. Par ailleurs le bit de parité crypté contenu dans un groupe de séparation est avantageusement le bit de poids fort ou bit de signe dudit groupe de séparation, ce qui permet de déterminer très facilement sa valeur logique. Il est également possible de faire fonctionner la tête d'émission/réception de façon tout à fait classique lorsque les bits de parités sont calculés de façon classique à partir des bits des informations, cryptées ou non, réellement transmis sur le canal de transmission, par exemple un canal radiofréquence. En effet il convient alors par exemple de réactiver la fonction de calcul des bits de parités au sein du dispositif d'émission/réception. Plus précisément, selon un mode de mise en oeuvre, le procédé de transmission comprend en outre le placement du dispositif intégré d'émission/réception et dudit autre dispositif intégré dans un deuxième état (correspondant à un deuxième mode de fonctionnement ou deuxième configuration du dispositif d'émission/réception) comportant au sein dudit autre dispositif intégré, par exemple le microcontrôleur hôte, une élaboration des informations à transmettre, une transmission sur le bus des bits desdites informations élaborées, une activation de ladite fonction de calcul des bits de parités et, au sein du dispositif intégré d'émission/réception une élaboration desdites trames à partir des bits des informations reçus sur le bus et des bits de parités calculés par ladite fonction à partir de ces bits reçus. De même, en réception, selon un mode de mise en oeuvre, le procédé comprend en outre le placement du dispositif intégré d'émission/réception dans un deuxième état (correspondant à une deuxième configuration du dispositif d'émission/réception) comportant une activation de ladite fonction de calcul des bits de parités, une extraction des bits des informations et des bits de parités des trames au sein du dispositif intégré d'émission/réception, une vérification des bits de parités à l'aide de ladite fonction de calcul des bits de parités, et une transmission sur le bus des bits desdites informations et des bits de parités vérifiés ou bien d'indications d'erreurs de parités. Selon un autre aspect, il est proposé un dispositif intégré d' émission/réception, formant par exemple une tête d' émission/réception radiofréquence, capable d' encapsuler les informations à transmettre sous forme de trames comportant des blocs de bits desdites informations respectivement suivis par des bits de parités, et capable d'extraire des trames reçues les bits des informations reçues et les bits de parités reçus. Selon une caractéristique générale de cet autre aspect, le dispositif intégré d'émission/réception comprend un port d'entrée/sortie, des moyens de calcul des bits de parités à partir des bits d'informations réellement transmis ou reçus possédant un premier état (correspondant à un premier mode de fonctionnement ou une première configuration du dispositif d'émission/réception) dans lequel ils sont désactivés, et des moyens de traitement configurés pour, lorsque les moyens de calcul sont dans leur premier état, recevoir sur le port d'entrée/sortie des bits d'informations cryptées et des bits de parités cryptés, élaborer lesdites trames à partir des bits des informations cryptées et des bits de parités cryptés reçus sur le bus, extraire les bits d'informations cryptées et des bits de parités cryptés des trames reçues et les délivrer au port d'entrée/sortie. Selon un mode de réalisation, les bits des informations cryptées sont reçus par et délivrer au port d'entrée/sortie sous forme de groupes de bits successifs, par exemple des octets, respectivement séparés par des groupes de bits de séparation ou groupes de parités, par exemple des octets, et le bit de parité crypté associé à chaque groupe de bits est contenu dans le groupe de parité suivant ledit groupe de bits. Ce bit de parité est de préférence le bit de poids fort dudit groupe de parité. Selon un mode de réalisation, les moyens de calcul des bits de parités possèdent un deuxième état (correspondant à un deuxième mode de fonctionnement ou à une deuxième configuration du dispositif d'émission/réception) dans lequel ils sont activés, et les moyens de traitement sont configurés pour, lorsque les moyens de calcul sont dans leur deuxième état, recevoir sur le port d'entrée/sortie des bits d'informations, élaborer lesdites trames à partir des bits des informations et des bits de parités calculés par les moyens de calcul, extraire les bits d'informations et les bits de parités des trames reçues, vérifier les bits de parités à l'aide de ladite fonction de calcul des bits de parités et délivrer au port d'entrée/sortie les bits desdites informations et les bits de parités vérifiés ou bien des indications d'erreurs de parités. Selon un autre aspect il est proposé un système comprenant un dispositif intégré d'émission/réception tel que défini ci-avant, et un autre dispositif intégré, par exemple un microcontrôleur hôte, possédant un port d'entrée/sortie connecté au port d'entrée/sortie du dispositif intégré d'émission/réception par un bus de liaison, ledit autre dispositif intégré comportant des moyens de traitement configurés pour, lorsque les moyens de calcul des bits de parités sont dans leur premier état, élaborer et crypter les informations à transmettre ainsi que les bits de parités à partir des bits des informations non cryptées, transmettre les informations cryptées et les bits de parités cryptés sur le bus de liaison, recevoir des bits d'informations cryptées et des bits de parités cryptés en provenance du bus de liaison, et vérifier les bits de parités cryptés. Selon un mode de réalisation, ledit autre dispositif intégré comprend des moyens de commande configurés pour transmettre au dispositif intégré d'émission/réception un signal de commande, par exemple une trame de contrôle spécifique, pour placer les moyens de calcul des bits de parités dans leur premier état ou leur deuxième état, c'est-à-dire placer le dispositif d'émission/réception dans son premier ou dans son deuxième mode de fonctionnement (première ou deuxième configuration). D' autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : les figures 1 à 11, essentiellement schématiques, sont relatives à différents modes de mise en oeuvre et de réalisation de l'invention. Sur la figure 1, la référence SYS désigne un système comportant un premier dispositif intégré DIS1 et un deuxième dispositif intégré DIS2. Les dispositifs DIS1 et DIS2 sont ici des circuits intégrés ou puces, distincts, capables d'échanger des informations sur un bus de liaison BS. Dans l'exemple décrit ici, le dispositif DIS1 est un dispositif d'émission/réception, radiofréquence, équipé d'une antenne ANT et capable d'émettre et/ou de recevoir des informations sur un canal de transmission CH, ici un canal de transmission radiofréquence. Les informations transmises sur le canal de transmission CH le sont sous forme de trames comportant des blocs de bits desdites informations, respectivement suivis par des bits de parités. Ces trames peuvent être par exemple conformes dans leur structure, à celles décrites dans la norme ISO 14 443A. Le système SYS peut ainsi dialoguer avec un autre équipement selon la technologie NFC. L' autre dispositif intégré DIS2, est par exemple un microcontrôleur hôte, par exemple un microcontrôleur NFC, réalisé sous la forme d'une puce, distincte de la puce DIS1. Dans l'exemple décrit ici, le microcontrôleur DIS2 est un microcontrôleur ayant une unité centrale UC classique huit bits, associée à différentes mémoires dont une mémoire programme MM. Par ailleurs, dans l'exemple décrit ici, le microcontrôleur DIS2 comporte également une mémoire supplémentaire MMP, ici une mémoire protégée, comportant un algorithme de cryptage/décryptage des informations à émettre, ainsi qu'un algorithme de calcul des bits de parités et de cryptage de ces bits de parités. En variante l'algorithme de cryptage/décryptage des informations à émettre, ainsi que l'algorithme de calcul des bits de parités et de cryptage de ces bits de parités peut être implémenté par un module de logique câblée MMP incorporé dans le microcontrôleur. Cet algorithme de cryptage/décryptage et de calcul et de cryptage des bits de parités peut être par exemple celui permettant d'implémenter le protocole de transmission MIFARE®. Cela étant, tout autre type d'algorithme de cryptage prévoyant également un calcul des bits de parité à partir non pas des bits réellement transmis sur le canal CH, mais à partir des bits non cryptés, est possible. Alors que, conformément à la norme ISO 14 443, par exemple, chaque octet transmis doit être suivi par un bit de parité pour détecter les erreurs de transmission, et calculé à partir des bits de l'octet transmis, les bits de parités dans le protocole MIFARE® sont, comme décrit par exemple dans le document de Michael Silbermann précité, calculés à partir des bits des informations non cryptées (« plaintext » selon une dénomination anglosaxonne bien connue de l'homme du métier). Puis, ces bits de parités calculés sont en outre cryptés. Plus précisément, le bit de parité associé à l'octet N peut être crypté avec le même bit de clé que celui utilisé pour crypter le premier bit de l'octet suivant N+1. Outre les moyens qui viennent d'être décrits, le dispositif DIS2 comporte également une interface INT2 avec le bus BS, qui peut être par exemple un bus SPI, I2C, UART. La tête d'émission/réception radiofréquence DIS1, présente une structure classique de tête d'émission/réception, compatible par exemple avec la norme ISO 14 443A ou B ou encore les normes ISO 15 693 ou ISO 18 092, à une exception structurelle mineure dont on reviendra plus en détail ci-après, et concernant l'activation ou la désactivation des moyens de calcul de bits de parités. Si l'on se réfère maintenant plus particulièrement à la figure 2, on voit que la tête d'émission/réception DIS1 comporte un port d'entrée/sortie ou interface INT1 avec le bus de liaison BS ainsi qu'un étage radiofréquence ETRF connecté à l'antenne ANT. La structure de l'étage radiofréquence ETRF est classique et connue en soi et comporte notamment des moyens de modulation/démodulation des trames, ainsi que des oscillateurs locaux permettant d'ajuster la fréquence porteuse sur le canal de transmission CH. Le dispositif DIS1 comporte également un contrôleur de trames CLT comportant les moyens de calcul de bits de parités MCL, configurés pour calculer les bits de parités selon une fonction logique prédéfinie, par exemple celle définie dans la norme ISO 14 443. Le contrôleur de trames CLT comporte également des moyens de traitement aptes, en émission, à encapsuler les bits d'informations et les bits de parités au sein de trames ayant une structure compatible avec celle prévue par la norme de transmission utilisée, et, en réception, à extraire les bits d'informations et les bits de parités et à éventuellement les vérifier. Le dispositif DIS comporte également classiquement un module PCM de gestion d'alimentation. Comme on le voit par ailleurs sur la figure 2, les moyens de calcul MCL peuvent être activés ou désactivés à l'aide d'un signal de commande SC émis par exemple par le microcontrôleur DIS2. Ce signal de commande SC peut être formé par une trame de contrôle spécifique. En fait, l'activation ou la désactivation des moyens de calcul MCL correspond à un premier ou un deuxième mode de fonctionnement de la tête d'émission/réception DIS1, c'est-à-dire à une première ou à une deuxième émission/réception). Plus précisément, lorsque configuration de cette tête d les moyens de calcul MCL sont activés, correspondant à un deuxième état de fonctionnement de la tête DIS1, cette dernière se comporte de façon tout à fait classique et va notamment, comme on le verra plus en détail ci-après, calculer et vérifier les bits de parités, en accord par exemple avec la norme ISO 14 443, à partir des bits d'informations réellement transmis ou reçus. Par contre, lorsque les moyens de calcul MCL sont désactivés, correspondant à un premier mode de fonctionnement de la tête DIS1, les moyens de traitement MT du contrôleur de trames vont simplement élaborer, en émission, les trames compatibles avec la norme ISO 14 443 par exemple, à partir des bits d'informations cryptées et des bits de parités cryptés reçus sur le bus de liaison BS. En réception, les moyens de traitement ne vont pas vérifier les bits de parités cryptés reçus, mais simplement extraire des trames reçues, les bits d'informations cryptées et les bits de parités cryptés et les transmettre, via l'interface INT1, sur le bus de liaison BS à destination du microcontrôleur DIS2, qui effectuera le décryptage des informations ainsi que des bits de parités et leur vérification. Il convient de noter ici que cette modification structurelle mineure (activation ou désactivation des moyens de calcul de bits de parités) peut s'effectuer très simplement par une modification du programme d'exécution contenu dans la mémoire programme du contrôleur de trames. On se réfère maintenant plus particulièrement à la figure 3, pour illustrer un premier mode de mise en oeuvre du procédé selon l' invention. On suppose ici que le microcontrôleur hôte DIS2 a placé la tête d'émission/réception dans son premier mode de fonctionnement, à savoir avec les moyens MCL de calcul des bits de parités désactivés. En effet, dans ce mode de mise en oeuvre, les informations à transmettre sur le canal de transmission CH doivent être cryptées ainsi que leurs bits de parités, par exemple selon le protocole MIFARE®. Dans une étape 30, le microcontrôleur DIS2 élabore tout d'abord les informations à transmettre, en fonction de l'application sans contact choisie, et stockée par exemple dans un élément sécurisé (« secure element » en langue anglaise), tel que par exemple une carte SIM, ou bien dans une partie sécurisée de la mémoire du microcontrôleur. Les moyens de traitement du microcontrôleur DIS2 (unité centrale UC et mémoire protégée MMP) effectuent alors un cryptage des informations INF à transmettre (étape 31) et élaborent et cryptent les bits de parités correspondants (étape 32) en utilisant l'algorithme de cryptage MIFARE®. Les bits d'informations cryptées INFC et les bits de parités cryptés PCi vont être ensuite transmis sous forme de trames TRBSC sur le bus de liaison BS. Plus précisément, les moyens de traitement vont tout d'abord former les trames TRBSC (étape 33). Un exemple d'une telle trame TRBSC est illustré schématiquement sur la figure 4. Les bits des informations cryptées sont transmis sous forme d'octets OCTC1-n. Et, chaque octet OCTCi est séparé par un octet de séparation ou octet de parité OCTPi qui, comme illustré sur la figure 5, contient le bit de parité crypté PCi associé à l'octet d'information OCTCi qui le précède. Plus précisément, dans l'exemple décrit ici, le bit de parité crypté PCi est le bit b8 de poids fort (MSB). Les autres bits bl-b7 peuvent être de valeur quelconque. Une telle transmission de bits de parités cryptés permet de pleinement utiliser la structure 8 bits du microcontrôleur sans effectuer de compression de données, ce qui simplifie grandement la réalisation et évite d'augmenter le nombre de cycles de calcul. Par ailleurs, le fait de placer le bit de parité crypté au niveau du bit de poids fort, qui est généralement le bit de signe, permet d'en déterminer très aisément et très facilement, de façon classique, la valeur. Les trames TRBSC ainsi formées sont transmises (étape 34) sur le bus de liaison BS à destination de la tête d'émission/réception DIS1. Celle-ci reçoit les trames TRBSC (étape 35) au niveau du port d'entrée/sortie INT1 et les moyens de traitement MT du contrôleur de trames CLT vont alors élaborer les trames de transmission TRCH destinées à être émises sur le canal de transmission CH. Dans l'exemple décrit ici, les trames TRCH doivent être compatibles avec la norme de transmission ISO 14 443A, dont la structure est rappelée sur la figure 6. Plus précisément, une trame TRCH débute par un en-tête S (Start of frame) et se termine par une indication de fin de trame E (End of frame). Entre les indications S et E, sont situés les octets OCTi contenant les bits des informations à transmettre. Par ailleurs, chaque octet est suivi par un bit de parité Pi. Les moyens de traitement MT du contrôleur de trames CLT de la tête d'émission/réception DIS1 vont par conséquent former les trames TRCH en extrayant les octets OCTCi représentatifs des bits d'informations cryptées reçus dans les trames TRBSC, pour les placer en lieu et place des octets OCTi (figure 6). Ils vont par ailleurs extraire des octets de séparation OCTPi les bits de parités cryptés correspondants PCi pour les insérer entre les octets OCTCi dans les trames TRCH. Ces trames vont être ensuite délivrées à l'étage d'émission radiofréquence ETRF afin d'être transmises (étape 37) sur le canal de transmission CH. Un exemple de mise en oeuvre en ce qui concerne la réception d'informations et de bits de parités cryptés, est illustré sur la figure 7. Après réception (étape 70) d'une trame TRCH provenant du canal de transmission CH, les moyens de traitement du contrôleur de trames CLT extraient (étape 71) les bits d'informations cryptées INFC et les bits de parités cryptés PCi et forment (étape 72) les trames TRBSC (figure 4) d'une façon analogue à ce qui a été décrit précédemment. Les trames TRBSC sont alors transmises (étape 73) sur le bus de liaison BS à destination du microcontrôleur DIS2. Celui-ci reçoit (étape 74) les trames TRBSC et les moyens de traitement du microcontrôleur effectuent alors un décryptage (étape 75) des bits d'informations cryptées et des bits de parités cryptés et effectuent également une vérification de ces bits de parités, typiquement en les recalculant et en comparant les bits de parités recalculés avec ceux effectivement reçus. Comme indiqué précédemment, la tête d'émission/réception radiofréquence DIS1 peut être également utilisée de façon classique pour transmettre des informations conformément par exemple à la norme 14 443 type A, mais avec un calcul classique de bits de parités. A cet égard, la tête d'émission/réception DIS1 sera placée dans son deuxième mode de fonctionnement, c'est-à-dire avec une activation des moyens de calcul MCL des bits de parités. Un exemple de mise en oeuvre du procédé de transmission dans un tel cas est illustré sur la figure 8. Les informations à transmettre INF sont tout d'abord élaborées (étape 80) par le microcontrôleur hôte DIS2, puis ces informations sont là encore transmises sur le bus de liaison BS à destination de la tête d'émission/réception DIS1 sous forme de trames TRBS qui sont formées dans une étape 81. A cet égard, un exemple de trames TRBS est illustré schématiquement sur la figure 9. On voit ici que les octets OCTi des informations INF sont transmis les uns à la suite des autres sans insertion de quelconques bits de parités. Après transmission (étape 82) des trames TRBS sur le bus de liaison BS, celles-ci sont reçues (étape 83) par la tête d'émission/réception radiofréquence DIS 1. Les bits de parités Pi sont alors calculés (étape 84) par les moyens de calcul MCL en accord avec la norme de transmission utilisée. Ainsi, dans le cas où la norme 14 443 type A est utilisée, la transmission se fait avec une parité impaire. Plus précisément, le résultat d'une fonction logique XOR sur l'ensemble des bits de l'octet de données et du bit de parité doit être impair. Une fois les bits de parités calculés, les trames TRCH sont élaborées par le contrôleur de trames CLT de façon à présenter la structure illustrée sur la figure 6 (étape 85). Les trames TRCH ainsi formées sont délivrées ensuite à l'étage ETRF pour transmission (étape 86) sur le canal de transmission CH via l'antenne ANT. En réception (figure 10), après réception des trames TRCH (étape 100), les moyens de traitement MT du dispositif DIS1 extraient (étape 101) les bits d'informations INF et les bits de parités Pi, et procèdent (étape 102) à une vérification des bits de parités. A cet égard, de façon classique, les moyens de calcul MCL recalculent les bits de parités Pi à partir des bits d'informations INF et les moyens de traitement comparent ces bits de parités recalculés avec les bits de parités effectivement reçus de façon à détecter une éventuelle erreur de transmission. Puis, les trames TRBS (figure 9) sont formées (étape 103) par les moyens de traitement MT et transmises (étape 104) sur le bus de liaison BS. Ces trames contiennent les bits de parités vérifiés donc corrects ou des indications (codes) d'erreurs si un ou plusieurs bits de parités ont été détectés comme erronés après vérification. Le microcontrôleur hôte DIS2 reçoit (étape 105) les trames TRBS et effectue le traitement des informations INF (étape 106). Comme indiqué ci-avant, le positionnement de la tête d'émission/réception dans son premier ou dans son deuxième mode de fonctionnement peut dépendre d'un signal de commande SC délivré par des moyens de commande réalisés par exemple de façon logicielle au sein du microcontrôleur hôte DIS2. La transmission du signal de commande SC (étape 110, figure 11) peut se concrétiser par la transmission sur le bus BS d'une trame de contrôle spécifique. A la réception de cette trame de contrôle spécifique, les moyens de calcul MCL des bits de parités du contrôleur de trames CTL de la tête d'émission/réception pourront être alors activés ou désactivés (étape 111). REVENDICATIONS1. Procédé de transmission d'informations par un dispositif intégré d'émission/réception capable d'encapsuler les informations à transmettre sous forme de trames comportant des blocs de bits desdites informations à transmettre respectivement suivis par des bits de parités, ledit dispositif intégré d'émission/réception (DIS1) comportant une fonction de calcul des bits de parités à partir des bits d'informations réellement transmis, caractérisé en ce que, le dispositif intégré d'émission/réception étant connecté par un bus de liaison à autre dispositif intégré, le procédé comprend le placement du dispositif intégré d'émission/réception (DIS1) et dudit autre dispositif intégré (DIS2) dans un premier état comportant au sein dudit autre dispositif intégré (DIS2) une élaboration des informations à transmettre, un cryptage (31) de ces informations et une élaboration (32) de bits de parités cryptés à partir des bits des informations non cryptées, une transmission (34) sur le bus des bits desdites informations cryptées et des bits de parités cryptés, une désactivation de ladite fonction de calcul des bits de parités et, au sein du dispositif intégré d'émission/réception (DIS1) une élaboration (36) desdites trames à partir des bits des informations cryptées et des bits de parités cryptés reçus sur le bus (BS). 2. Procédé selon la revendication 1, dans lequel les bits des informations cryptées sont transmis sur le bus sous forme de groupes de bits successifs (OCTCi) respectivement séparés par des groupes (OCTPi) de bits de séparation, et le bit de parité crypté (PCi) associé à chaque groupe de bits est contenu au sein du groupe de séparation suivant ledit groupe de bits. 3. Procédé selon la revendication 2, dans lequel les groupes de bits (OCTCi) et les groupes de bits de séparation (OCTPi) sont des octets. 4. Procédé selon la revendication 2 ou 3, dans lequel le bit de parité crypté (PCi) contenu dans un groupe de séparation est le bit de signe dudit groupe de séparation. 5. Procédé selon l'une des revendications précédentes, comprenant en outre le placement du dispositif intégré d'émission/réception et dudit autre dispositif intégré dans un deuxième état comportant au sein dudit autre dispositif intégré (DIS2) une élaboration (80) des informations à transmettre, une transmission (82) sur le bus des bits desdites informations élaborées, une activation de ladite fonction de calcul des bits de parités et, au sein du dispositif intégré d'émission/réception (DIS1) une élaboration (85) desdites trames (TRCH) à partir des bits des informations reçus sur le bus et des bits de parités calculés par ladite fonction à partir de ces bits reçus. 6. Procédé de réception d'informations par un dispositif intégré d'émission/réception, les informations reçues étant encapsulées sous forme de trames comportant des blocs de bits desdites informations respectivement suivis par des bits de parités, ledit dispositif intégré d'émission/réception comportant une fonction de calcul des bits de parités à partir des bits d'informations réellement reçus, caractérisé en ce que, le dispositif intégré d'émission/réception (DIS1) étant connecté par un bus de liaison à autre dispositif intégré (DIS2) et les informations ainsi que les bits de parités reçus étant cryptés, le procédé comprend le placement du dispositif intégré d'émission/réception et dudit autre dispositif intégré dans un premier état comportant une désactivation de ladite fonction de calcul des bits de parités, une extraction (71) des bits des informations cryptées et des bits de parités cryptés des trames au sein du dispositif intégré d'émission/réception, une transmission (73) sur le bus des bits desdites informations cryptées et des bits de parités cryptés, et au sein dudit autre dispositif intégré (DIS2) un décryptage (75) de ces informations et une vérification (75) des bits de parités cryptés à partir des bits des informations non cryptées. 7. Procédé selon la revendication 6, dans lequel les bits des informations cryptées sont transmis sur le bus sous forme de groupes de bits successifs (OCTCi) respectivement séparés par des groupes de bits de séparation (OCTPi), et le bit de parité crypté associé à chaquegroupe de bits est transmis au sein du groupe de séparation suivant ledit groupe de bits. 8. Procédé selon la revendication 7, dans lequel les groupes de bits et les groupes de bits de séparation sont des octets. 9. Procédé selon la revendication 7 ou 8, dans lequel le bit de parité crypté contenu dans un groupe de séparation est le bit de signe dudit groupe de séparation. 10. Procédé selon l'une des revendications 6 à 9, comprenant en outre le placement du dispositif intégré d'émission/réception dans un deuxième état comportant une activation de ladite fonction de calcul des bits de parités, une extraction (101) des bits des informations et des bits de parités des trames au sein du dispositif intégré d'émission/réception, une vérification (102) des bits de parités à l'aide de ladite fonction de calcul des bits de parités, et une transmission (104) sur le bus des bits desdites informations et des bits de parités vérifiés ou bien d'indications d'erreurs de parité. 11. Dispositif intégré d' émission/réception capable d'encapsuler les informations à transmettre sous forme de trames (TRCH) comportant des blocs de bits desdites informations respectivement suivis par des bits de parités, et capable d'extraire des trames reçues les bits des informations reçues et les bits de parités reçus, caractérisé en ce que le dispositif intégré d'émission/réception (DIS 1) comprend un port d'entrée/sortie (INT1), des moyens de calcul (MCL) des bits de parités à partir des bits d'informations réellement transmis ou reçus possédant un premier état dans lequel ils sont désactivés, et des moyens de traitement (MT) configurés pour, lorsque les moyens de calcul sont dans leur premier état, recevoir sur le port d'entrée/sortie des bits d'informations cryptées et des bits de parités cryptés, élaborer lesdites trames à partir des bits des informations cryptées et des bits de parités cryptés reçus sur le bus, extraire les bits d'informations cryptées et des bits de parités cryptés des trames reçues et les délivrer au port d'entrée/sortie. 12. Dispositif intégré selon la revendication 11, dans lequel les bits des informations cryptées sont reçus par et délivrer au portd'entrée/sortie (INT1) sous forme de groupes de bits successifs respectivement séparés par des groupes de bits de séparation, et le bit de parité crypté associé à chaque groupe de bits est contenu dans le groupe de séparation suivant ledit groupe de bits. 13. Dispositif intégré selon la revendication 12, dans lequel les groupes de bits et les groupes de bits de séparation sont des octets. 14. Dispositif intégré selon la revendication 12 ou 13, dans lequel le bit de parité crypté contenu dans un groupe de séparation est le bit de signe dudit groupe de séparation. 15. Dispositif intégré selon l'une des revendications 11 à 14, dans lequel les moyens de calcul (MCL) des bits de parités possèdent un deuxième état dans lequel ils sont activés, et les moyens de traitement (MT) sont configurés pour, lorsque les moyens de calcul sont dans leur deuxième état, recevoir sur le port d'entrée/sortie des bits d'informations, élaborer lesdites trames (TRCH) à partir des bits des informations et des bits de parités calculés par les moyens de calcul, extraire les bits d'informations et les bits de parités des trames reçues, vérifier les bits de parités à l'aide de ladite fonction de calcul des bits de parités et délivrer au port d'entrée/sortie les bits desdites informations et les bits de parités vérifiés ou bien des indications d'erreurs de parité. 16. Dispositif intégré selon l'une des revendications précédentes, formant une tête d'émission/réception radiofréquence. 17. Système comprenant un dispositif intégré d'émission/réception (DIS1) selon l'une des revendications 11 à 15, et un autre dispositif intégré (DIS2) possédant un port d'entrée/sortie (INT2) connecté au port d'entrée/sortie (INT1) du dispositif intégré d'émission/réception (DIS1) par un bus de liaison (BS), ledit autre dispositif intégré (DIS2) comportant des moyens de traitement (UC, MMP) configurés pour, lorsque les moyens de calcul des bits de parités sont dans leur premier état, élaborer et crypter les informations à transmettre ainsi que les bits de parités à partir des bits des informations non cryptées, transmettre les informations cryptées et les bits de parités cryptés sur le bus de liaison, recevoir des bitsd'informations cryptées et des bits de parités cryptés en provenance du bus de liaison, et vérifier les bits de parités cryptés. 18. Système selon la revendication 17, dans lequel les bits des informations cryptées sont transmis sur le bus sous forme de groupes de bits successifs respectivement séparés par des groupes de bits de séparation, et le bit de parité crypté associé à chaque groupe de bits est contenu dans le groupe de séparation suivant ledit groupe de bits. 19. Système selon la revendication 18, dans lequel les groupes de bits et les groupes de bits de séparation sont des octets. 20. Système selon la revendication 18 ou 19, dans lequel le bit de parité crypté contenu dans un groupe de séparation est le bit de signe dudit groupe de séparation. 21. Système selon l'une des revendications 17 à 20, dans lequel ledit autre dispositif intégré (DIS2) comprend des moyens de commande configurés pour transmettre au dispositif intégré d'émission/réception un signal de commande (SC) pour placer les moyens de calcul des bits de parités dans leur premier état ou leur deuxième état. 22. Système selon l'une des revendications 17 à 21, dans lequel ledit autre dispositif intégré (DIS2) est un microcontrôleur.