Brevet FR2982420A1 — publié le 20130510

B11-3091FR 1 Transistor MOS à grille de grande longueur. L'invention concerne les transistors MOS (Metal Oxyde Semiconductor), et plus particulièrement les transistors à grille de grande longueur ou large grille. Les dimensions des transistors réalisés dans un substrat semiconducteurs sont actuellement limitées notamment en ce qui concerne les dimensions de la grille de commande. En effet, au-delà d'une certaine longueur, la grille peut se creuser lors des étapes de réalisation, par exemple lors d'un polissage mécanochimique, conduisant alors à l'obtention de grille d'épaisseur non homogène, plus fine au centre que sur son pourtour. Par exemple, dans le cas d'une technologie 20 nm, les règles de conception (DRM : Design Rules Manual selon un acronyme anglosaxon bien connu de l'homme du métier) imposent que la longueur de grille d'un transistor à large grille soit limitée à 2 um. En effet au-delà de cette valeur se produit un creusement de grille mentionnée ci-avant. Or certains circuits analogiques par exemple nécessitent d'avoir des transistors de longueurs de grilles importantes, typiquement supérieures à 2 um, par exemple égale à 4 um. Une solution pour obtenir une grille de longueur totale importante désirée consiste à connecter en série plusieurs transistors MOS ayant chacun une grille de longueur réduite (inférieure au seuil au-delà duquel peut se produire l'effet de creusement) et de connecter ensemble les différentes grilles. Cela étant ; les contacts nécessaires à la connexion électrique entre les régions de source et de drain de deux transistors adjacents génèrent des capacités parasites qui sont préjudiciables aux performances globales de l'ensemble ainsi réalisé, par exemple selon l'application envisagée, en termes de retards et bande passante. Selon un mode de réalisation, il est proposé un transistor MOS à grille isolée capable d'avoir une grille de dimension totale équivalente aussi grande que possible sans risque de creusement de la grille tout en conservant des performances acceptables pour le transistor. Selon un aspect, il est proposé, dans un mode de réalisation, un transistor MOS, qui peut être de type N ou de type P, comprenant au sein d'un substrat semi-conducteur, une région de source et une région de drain, ainsi qu'une grille isolée disposée au-dessus du substrat entre les régions de drain et de source. Selon une caractéristique générale, la grille est segmentée avec au moins deux segments de grille, chaque segment de grille étant apte à commander une portion de canal dans le substrat, tous les segments de grille étant électriquement reliés, et le transistor comprend en outre des zones semi-conductrices de liaison de même type de conductivité que celle des zones de drain et de source et s'étendant dans le substrat de manière à coupler électriquement deux portions de canal adjacentes. L'utilisation d'une grille segmentée permet ainsi d'augmenter la taille totale de la grille en évitant les risques de creusement de la grille. Ainsi dans une technologie 20 nm, chaque segment de grille a de préférence une longueur inférieure ou égal à 2 pm. Par ailleurs le transistor MOS est avantageusement exempt de contact sur le substrat entre les segments de grille. En effet l'utilisation d'une grille segmentée en combinaison avec les zones semi-conductrices de liaison s'étendant dans le substrat de manière à coupler électriquement deux portions de canal adjacentes, permet en outre de s'affranchir des contacts entre des transistors de l'art antérieur connectés en série, ce qui réduit les capacités parasites. Le fait d'avoir plusieurs segments de grille permet en outre d'améliorer certaines performances électriques du transistor MOS telles que notamment l'appariement (« matching » en langue anglaise) et les performances en courant continu (DC selon un acronyme anglosaxon bien connu de l'homme du métier) telles que la conductance de sortie (gds) et le gain intrinsèque du transistor (gm/gds). Les segments de grille peuvent avoir une longueur identique. Cela étant, avantageusement, au moins un segment de grille peut posséder une longueur différente des autres segments de grille. En effet une segmentation non constante de la grille (segments de longueurs différentes) est préférable à une segmentation constante de la grille (segments de longueurs identiques) en terme de performances DC et en terme de vitesse de transmission du signal dans le cas d'un transistor MOS de type P. Le segment de grille adjacent à la région de drain peut posséder une longueur plus petite que celle du segment de grille adjacent à la région de source. Ceci permet d'améliorer les performances DC dans le cas d'un transistor NMOS. En variante, le segment de grille adjacent à la région de source peut posséder une longueur plus petite que celle du segment de grille adj acent à la région de drain. Ceci permet d' améliorer les performances DC dans le cas d'un transistor PMOS. D' autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée d'un mode de réalisation, nullement limitatifs, et des dessins annexés sur lesquels les figures 1 et 2 représentent respectivement de manière schématique une vue de dessus et une vue en coupe selon la ligne II- Il' d'un mode de réalisation d'un transistor MOS selon l'invention. Le transistor MOS 1, par exemple un transistor MOS à canal N, comprend au sein d'un substrat 2 semi-conducteur, par exemple du silicium de type de conductivité P, une région de drain 3 et une région de source 4 toutes deux de type de conductivité N. La région de drain 3 est typiquement reliée via un premier contact électrique 5 à une source d'alimentation Vdd, et la région de source 4 est reliée via un second contact électrique 6 à la masse GND. Le transistor MOS comprend une grille 7 isolée disposée au- dessus du substrat 2 semi-conducteur entre la région de source 3 et la région de drain 4. La grille 7 comprend une pluralité de segments 8 de grille, par exemple en polysilicium, électriquement reliés ensemble par exemple via des contacts 11 et une piste métallique d'un niveau de métallisation d'un circuit intégré incorporant le transistor. La métallisation peut ainsi former l'entrée de signal In du transistor et la région de drain 3 peut former la sortie de signal Out. Chaque segment de grille 8 est isolée de la portion de substrat sous-jacente par un oxyde de grille 10, par exemple du dioxyde de silicium. Chaque segment de grille est par ailleurs flanqué de façon classique d'espaceurs isolants 15. Chaque segment 8 de grille commande une portion de canal 14 formée dans le substrat. Des zones de liaisons 9, de même type de conductivité que la zone de source 3 et la zone de drain 4, sont formées dans le substrat, typiquement par implantation, de manière à électriquement coupler deux portions de canal adjacentes 14. L'assemblage de segments 8 de grille pour réaliser une grille de transistor permet de concevoir un transistor MOS à large grille dont la taille de grille n'est pas limitée tout en respectant les règles de conception (DRM) imposées par la technologie. L'espace entre deux espaceurs voisins est réduit et les zones de liaison 9 semi-conductrices permettent d'éviter l'utilisation de contacts métalliques entre les segments 8 de grille pouvant générer des capacités parasites préjudiciables. Comme cela est représenté sur les figures 1 et 2, les segments 8 de grille peuvent posséder des longueurs Li différentes. La longueur totale Lt de la grille est égale à la somme des longueurs Li. La longueur maximale d'un segment de grille est inférieure à un seuil choisi en fonction de la technologie (limite technologique). Ce seuil est notamment fixé par les règles de conception (DRM) propres à la technologie utilisée, de façon en particulier à éviter un phénomène de creusement de la grille lors de la fabrication. Ainsi pour une technologie de 20 nm, la longueur maximale d'un segment de grille est égale à 2 i.tm. A titre d'exemple non limitatif, si l'on souhaite réaliser un transistor ayant une grille de longueur totale de 4 i.tm, on pourra utiliser par exemple quatre segments de grille ayant respectivement des longueurs égales à 0,25 µm ; 0,75 µm ; 1 µm ; 2 i.tm, ou bien quatre segments de longueur égales à 1 i.tm. En utilisant des segments 8 de grille de longueurs différentes, certaines performances (de transmission ou DC selon le type de transistor) sont augmentées par rapport à un transistor à grille segmentée comportant des segments de longueur constante. Le segment le plus court est ici placé du côté drain. Le fait que le segment de grille adjacent à la région de drain possède une longueur plus petite que celle du segment de grille adjacent à la région de source permet d'améliorer les performances DC du transistor NMOS. En variante, le segment de grille adjacent à la région de source peut posséder une longueur plus petite que celle du segment de grille adjacent à la région de drain. Ceci permet d'améliorer les performances DC dans le cas d'un transistor PMOS. REVENDICATIONS1. Transistor MOS comprenant au sein d'un substrat (2) semiconducteur, une région de source (3) et une région de drain (4), ainsi qu'une grille (7) isolée disposée au-dessus du substrat (2) entre les régions de drain (4) et de source (3), caractérisé en ce que la grille (7) est segmentée avec au moins deux segments (8) de grille, chaque segment (8) de grille étant apte à commander une portion de canal dans le substrat (2), tous les segments (8) de grille étant électriquement reliés, et le transistor (1) comprend en outre des zones semi-conductrices de liaison (9) de même type de conductivité que celle des zones de drain (4) et de source (3) et s'étendant dans le substrat (2) de manière à coupler électriquement deux portions de canal adjacentes. 2. Transistor MOS selon la revendication 1, dans lequel au moins un segment (8) de grille possède une longueur différente des autres segments (8) de grille. 3. Transistor MOS selon la revendication 1 ou 2, dans lequel le segment (8) de grille adjacent à la région de drain (3) possède une longueur plus petite que celle du segment de grille adjacent à la région de source. 4. Transistor MOS selon la revendication 1 ou 2, dans lequel le segment de grille adjacent à la région de source possède une longueur plus petite que celle du segment de grille adjacent à la région de drain. 5. Transistor MOS selon l'une des revendications 1 à 4, dans lequel la longueur de chaque segment (8) de grille est inférieure ou égale à un seuil de limitation technologique. 6. Transistor MOS selon la revendication 5, dans lequel le seuil de limitation technologique est égal à 2 um pour une technologie 20 nm.