Brevet FR2989850A1 — publié le 20131025

FILTRE PASSE-BAS AYANT UN DÉLAI AUGMENTÉ La présente invention concerne un filtre RC passe-bas, et un circuit intégré comprenant un tel filtre. La figure 1 illustre un filtre RC passe-bas FO conventionnel comprenant un noeud d'entrée de filtre N1, un noeud de sortie de filtre N2, une résistance R et un condensateur C. La résistance R a une première borne couplée au noeud N1, et une seconde borne couplée au noeud N2. Le condensateur C a une première borne (ou plaque positive) couplée au noeud N2, et une seconde borne (ou plaque négative) couplée à la masse GND. Le filtre FO comprend en outre une première porte inverseuse IG1 et une seconde porte inverseuse IG2. La porte IG1 est 15 couplée en entrée à un noeud NO et en sortie au noeud N1, et la porte IG2 est couplée en entrée au noeud N2 et en sortie à un noeud N3. Les portes inverseuses IG1, IG2 sont chacune alimentées électriquement par une tension +V, et sont couplées à la masse (non représentée en figure 1). 20 En outre, le noeud N1 reçoit un premier signal logique S1 (signal d'entrée de filtre), et le noeud N2 fournit un second signal logique S2 (signal de sortie de filtre). Le filtre FO peut être mis en oeuvre dans divers circuits tels que des oscillateurs en anneau, des bus, 25 etc. pour diverses applications telles que les communications et l'automobile. Si le signal au niveau du noeud N1 est à une valeur de tension élevée, le condensateur C se charge progressivement via la résistance R à une vitesse correspondant à une constante 30 de temps T (tau). De même, si le signal au niveau du noeud N1 est à une faible valeur de tension (à la masse), le condensateur C se décharge progressivement via la résistance R selon la même constante de temps. La constante de temps est le produit de la résistance R et 35 de la capacité C, de sorte qu'une constante de temps T est égale au temps nécessaire pour que le condensateur atteigne 63% de la tension d'alimentation +V. Il est connu que le condensateur est entièrement chargé ou déchargé au bout d'une période de 5*T, et est chargé ou déchargé à 50% environ au bout d'une période de ln(2)*T 0,7*RC [secondes]. La tension du condensateur VC est égale à la différence de potentiel entre ses deux bornes (ou plaques). La figure 2 illustre des chronogrammes des signaux logiques SO, Si, S2, S3 aux noeuds NO, N1, N2, N3, ainsi que la tension du condensateur VC dans le temps t. Par souci de simplicité, on suppose dans ce qui suit que le temps de commutation des portes inverseuses IG1, IG2 est instantané, et que le point de commutation de la porte inverseuse IG2 est égal à +V/2. Initialement, le signal SO est à une valeur logique 15 basse « 0 » (masse GND), le signal S1 est à une valeur logique haute « +V », le signal S2=+V et le signal S3=0. La plaque positive du condensateur C est couplée à l'alimentation électrique +V au moyen de la porte inverseuse IG1, et sa plaque négative est à la masse. Le 20 condensateur est entièrement chargé, de sorte que VC=+V. A un temps tl, le signal SO passe de 0 à +V et le signal S1=0 en sortie de la porte IG1. Le condensateur C est découplé de l'alimentation et commence à se décharger, passant de la tension +V à O. Par conséquent, 25 la tension au noeud N2 commence à diminuer à partir de +V. Le signal S3 reste à O. À un temps t2, la tension décroissante au noeud N2 traverse le point de commutation +V/2 de la porte inverseuse IG2, de sorte que le signal S3 passe de 0 à +V 30 en sortie de la porte IG2. Le délai entre les temps tl, t2 correspond à un délai de temps de montée dl du filtre F0. À un temps t3, le signal SO passe de +V à 0, et le signal S1 revient à +V. Le condensateur C est à nouveau 35 couplé à l'alimentation électrique et commence à se charger de 0 à la tension +V. Par conséquent, la tension commence à augmenter au noeud N2. Le signal S3 reste à +V. À un temps t4, la tension croissante au niveau du noeud N2 traverse le point de commutation +V/2 de la porte inverseuse IG2, de sorte que le signal S3 passe de +V à 0 en sortie de la porte IG2. Le délai entre les temps t3, t4 correspond à un délai de temps de descente d2 du filtre F0. La figure 2 illustre par conséquent le délai du filtre passe-bas FO en sortie en réponse à un changement (faible à élevé, ou élevé à faible) se produisant au 10 niveau du noeud d'entrée de filtre Nl. Par conséquent, une impulsion de signal S1 appliquée au noeud d'entrée de filtre N1 avec une largeur inférieure au temps nécessaire pour que la tension au noeud N2 se charge ou se décharge jusqu'au point de commutation +V/2 depuis un état 15 déchargé ou chargé n'entraîne pas un changement d'état logique au niveau du noeud N3. De ce fait, les impulsions ou « rebonds » inférieurs au délai dl, d2 (c'est-à-dire, d=0,7*-r secondes) sont filtrés par le filtre. A titre d'exemple illustratif, si un délai d=100 nS 20 est requis, la constante de temps T = 100/0,7-140 nS = R*C. Pour une capacité maximale de 1 pF du condensateur C, la valeur de la résistance R est égale à 140 kOhms. Lorsqu'elle est mise en oeuvre sur un substrat semi-conducteur, la résistance est fonction 25 d'une résistance par carré [Ohms/carré]. Pour une résistance par carré typique de 1 kOhms/carré, 140 carrés de surface de semi-conducteur sont nécessaires pour mettre en oeuvre la résistance R. En outre, le condensateur C est mis en oeuvre sous la forme de deux 30 plaques parallèles à la surface du substrat semiconducteur, de sorte que la surface occupée par la résistance et le condensateur est non-négligeable. Si l'on souhaite avoir un délai d augmenté, la taille de la résistance et du condensateur peut être trop large. 35 Il peut par conséquent être souhaitable de fournir un filtre passe-bas avec un délai plus important pour des valeurs de résistance et de capacité données. Des modes de réalisation de l'invention concernent un filtre passe-bas comprenant un noeud d'entrée de filtre configuré pour recevoir un premier signal logique, un noeud de sortie de filtre configuré pour fournir un second 5 signal logique, un élément résistif comprenant une première borne couplée au noeud d'entrée et une seconde borne couplée au noeud de sortie, et un élément capacitif comprenant une première borne couplée au noeud de sortie et une seconde borne, dans lequel le filtre comprend en 10 outre des moyens pour fournir un troisième signal logique, qui est l'inverse du premier signal logique, à la seconde borne de l'élément capacitif. Selon un mode de réalisation, le filtre comprend en outre une première porte inverseuse couplée en sortie au 15 noeud d'entrée de filtre, et une seconde porte inverseuse couplée en entrée au noeud de sortie de filtre. Selon un mode de réalisation, la seconde borne de l'élément capacitif est couplée à l'entrée de la première porte inverseuse. 20 Selon un mode de réalisation, le filtre comprend en outre une porte inverseuse couplée au noeud d'entrée en entrée et à la seconde borne de l'élément capacitif en sortie. Selon un mode de réalisation, la porte inverseuse est 25 alimentée électriquement par une alimentation en tension supérieure à une alimentation en tension fournissant le premier signal logique. Selon un mode de réalisation, le premier signal logique varie entre une faible valeur de tension et une 30 première valeur de tension élevée, et le troisième signal logique varie entre une faible valeur de tension et une seconde valeur de tension élevée supérieure à la première valeur de tension élevée. Selon un mode de réalisation, le filtre comprend en 35 outre un moyen de réglage de délai configure pour recevoir sur une entrée un signal d'activation, et sur une autre entrée le premier signal logique, et pour fournir le troisième signal logique en sortie uniquement lorsque le signal d'activation est activé. Selon un mode de réalisation, l'élément capacitif est un condensateur équivalent comprenant deux ou plusieurs 5 condensateurs couplés en parallèle. Selon un mode de réalisation, le condensateur équivalent est un condensateur empilé mis en oeuvre sur un substrat semi-conducteur. Des modes de réalisation de l'invention concernent 10 également un circuit intégré comprenant un filtre passe-bas selon un mode de réalisation. Des modes de réalisation de l'invention concernent également un dispositif comprenant un filtre passe-bas selon un mode de réalisation. 15 Des modes de réalisation de l'invention concernent également un procédé de filtrage d'un premier signal logique à l'aide de moyens de filtrage comprenant des noeuds d'entrée et de sortie, un élément résistif comprenant une première borne couplée au noeud d'entrée et 20 une seconde borne couplée au noeud de sortie, et un élément capacitif comprenant une première borne couplée au noeud de sortie et une seconde borne, le procédé comprenant l'application du premier signal logique au noeud d'entrée, la fourniture d'un second signal logique 25 au niveau du noeud de sortie, et la fourniture d'un troisième signal logique, qui est l'inverse du premier signal logique, à la seconde borne de l'élément capacitif. Selon un mode de réalisation, le procédé comprend en 30 outre la fourniture d'un moyen de réglage de délai recevant sur une entrée un signal d'activation et sur une autre entrée le signal logique présent au niveau du noeud d'entrée, et la fourniture en sortie du signal logique d'entrée inverse à la seconde borne des moyens 35 capacitifs. Selon un mode de réalisation, le procédé comprend en outre l'étape consistant à faire varier le premier signal logique entre une faible valeur de tension et une première valeur de tension élevée, et à faire varier le troisième signal logique entre une faible valeur de tension et une seconde valeur de tension élevée supérieure à la première valeur de tension élevée. Des modes de réalisation de la présente invention font maintenant l'objet d'une description à titre non limitatif en relation avec les dessins joints, parmi lesquels : - La figure 1 décrite précédemment illustre un filtre passe-bas conventionnel, - La figure 2 décrite précédemment illustre des chronogrammes correspondant au filtre de la figure 1, - La figure 3 illustre un filtre passe-bas selon un 15 mode de réalisation de la présente invention, - La figure 4 illustre des chronogrammes correspondant au filtre de la figure 3, - La figure 5 illustre un filtre passe-bas selon un autre mode de réalisation de la présente invention, 20 - La figure 6 illustre un filtre passe-bas selon un autre mode de réalisation de la présente invention, - La figure 7 illustre un filtre passe-bas selon un autre mode de réalisation de la présente invention, - La figure 8 illustre un filtre passe-bas selon un 25 autre mode de réalisation de la présente invention, - La figure 9A illustre une capacité équivalente qui peut être utilisée dans un filtre passe-bas selon n'importe quel mode de réalisation de la présente invention, 30 - La figure 9B illustre une vue en coupe transversale d'une telle capacité équivalente mise en oeuvre sur un substrat semi-conducteur, et - La figure 10 illustre un exemple d'application d'un filtre passe-bas selon n'importe quel mode de réalisation 35 de la présente invention. La figure 3 illustre un filtre passe-bas Fl selon un mode de réalisation de la présente invention. Le filtre Fl comprend un noeud d'entrée de filtre N1, un noeud de sortie de filtre N2, un noeud d'entrée inverse N1', une résistance R et un condensateur C. La résistance R a une première borne couplée au noeud N1 et une seconde borne couplée au noeud N2. Le condensateur C a une première borne (ou plaque positive) couplée au noeud N2, et une seconde borne (ou plaque négative) couplée au noeud Ni'. Un premier signal logique S1 (signal d'entrée de filtre) est fourni au niveau du noeud N1, un second signal logique S2 (signal de sortie de filtre) est fourni au niveau du noeud N2, et un troisième signal logique S1' est fourni au niveau du noeud N1', dans lequel le troisième signal logique S1' (signal d'entrée inverse) est l'inverse du premier signal logique Sl. Le filtre F1 comprend en outre une première porte inverseuse IG1, une seconde porte inverseuse IG2 et une troisième porte inverseuse IG3. La porte IG1 est couplée en entrée à un noeud NO et en sortie au noeud N1, et la porte IG2 est couplée en entrée au noeud N2 et en sortie à un noeud N3. La porte IG3 est couplée en entrée au noeud N1 et en sortie au noeud Ni'. La porte IG3 fournit ainsi l'inverse du signal S1 au noeud N1' en tant que signal S1'. Les portes inverseuses IG1, IG2, IG3 sont chacune alimentées électriquement par une tension +V, et sont également couplées à la masse (non représentée dans les figures). La figure 4 illustre des chronogrammes des signaux logiques SO, Si, S1', S2, S3 aux noeuds NO, N1, N1', N2, N3, ainsi que la tension du condensateur VC dans le temps t. Par souci de simplicité, on suppose dans ce qui suit que le temps de commutation des portes inverseuses IG1, IG2, IG3 est instantané, et que le point de commutation de la porte inverseuse IG2 est égal à +V/2. Les signaux présents aux noeuds N2, N3 tels qu'illustrés en figure 2 du filtre conventionnel FO tel qu'illustré en figure 1 sont représentés en pointillés sur les graphes correspondants de la figure 4. Initialement, le signal SO est à une valeur logique basse « 0 » (masse GND), le signal S1 est à une valeur logique haute « +V », le signal S1' est l'inverse du signal Si, donc Sl'=0, le signal S2=+V et le signal S3=0. Le condensateur a sa plaque positive couplée à l'alimentation électrique au moyen de la porte IG1, et sa plaque négative à la masse via la porte IG3. Le condensateur C est par conséquent entièrement chargé, de sorte que VC=+V. À un temps tl', le signal SO passe de 0 à +V. De ce fait, le signal S1=0, et le signal Sl'=+V. Le condensateur a ainsi sa plaque négative couplée à l'alimentation électrique au moyen de la porte IG3, et sa plaque positive à la masse au moyen de la porte IG1. Le condensateur est polarisé en inverse de sorte qu'il se charge et se décharge entre 0 et -V. La tension VC est égale à la différence de potentiel entre les deux plaques, c'est-à-dire VC=S2-S1'. Inversement, la tension au noeud N2 est égale à la somme 20 de la tension du condensateur et de la tension du signal présent sur la plaque négative, ainsi S2=VC+S1'. Etant donné que le condensateur C a été entièrement chargé à la tension positive, c'est-à-dire à la tension VC=+V juste avant le temps tl', la tension au noeud N2 est brièvement 25 poussée à la tension +V+V ou +2*V. La tension du condensateur C commence ensuite à osciller de +V à -V. La tension au noeud N2 diminue depuis +2*V, et le signal S3 reste à O. À un temps t2', la tension décroissante au noeud N2 30 traverse le point de commutation +V/2 de la porte inverseuse IG2, de sorte que la tension S3 passe de 0 à +V en sortie de la porte IG2. Le délai entre les temps tl', t2' correspond à un délai de temps de montée dl' du filtre Fl. Etant donné que la tension au noeud N2 a été 35 poussée à la tension plus élevée +2*V, un temps plus long est nécessaire pour que la tension au noeud N2 diminue jusqu'au point de commutation +V/2. De ce fait, le délai est augmenté approximativement du double. À un temps t3', le signal SO passe de +V à 0, de sorte que le signal S1=-FV, et que le signal S1'=0. Le 5 condensateur C a encore sa plaque positive couplée à l'alimentation électrique au moyen de la porte IG1, et sa plaque négative à la masse via la porte IG3. Etant donné que le condensateur C a été entièrement chargé à la tension négative, c'est-à-dire à la tension VC=-V juste 10 avant le temps t3', la tension au noeud N2 est brièvement tirée à une valeur de tension négative -V, puisque S2= -V+0 =-V. La tension du condensateur C commence alors à osciller de -V à +V. La tension au noeud N2 augmente, et le signal S3 reste à +V. 15 À un temps t4', la tension croissante au noeud N2 traverse le point de commutation de la porte inverseuse IG2, de sorte que le signal S3 passe de +V à 0 en sortie de la porte IG2. Le délai entre les temps t3', t4' correspond à un délai de temps de descente d2' du filtre 20 Fi. Là encore, étant donné que la tension au noeud N2 a été tirée à la tension -V, un temps plus long est nécessaire pour que la tension au noeud N2 augmente jusqu'au point de commutation +V/2, ce qui augmente le délai approximativement du double. 25 La figure 4 illustre par conséquent les délais dl', d2' qui font le double de la longueur des délais dl, d2 illustrés en figure 2 en relation avec le filtre conventionnel F0. Partant des mêmes valeurs de résistance R et de capacité C, ainsi que des mêmes longueurs 30 d'impulsion et valeurs de tension (GND, +V/2, +V), le délai du filtre passe-bas Fl est égal à d=T*ln(2)*2 en réponse à un changement (faible à élevé, ou élevé à faible) se produisant au niveau du noeud d'entrée de filtre Ni. 35 La figure 5 illustre un filtre passe-bas F2 selon un mode de réalisation de la présente invention, comprenant en outre un moyen de modification de délai. Le filtre F2 diffère du filtre Fl de la figure 3 en ce qu'une porte NON ET NG1 est interposée entre les noeuds N1, N1' au lieu de la porte inverseuse IG3. La porte NG1 reçoit sur une entrée un signal d'activation EN, et sur une autre entrée le premier signal logique S1 présent au niveau du noeud Nl. La porte NG1 fournit en sortie le troisième signal logique S1' au niveau du noeud Nr. De ce fait, lorsque le signal d'activation est mis au 0 logique, la seconde borne du condensateur C est maintenue au 1 logique, polarisant en inverse le condensateur. Ainsi, le condensateur C se charge et se décharge entre 0 et -V, et le filtre se comporte de manière similaire à celui décrit en relation avec la figure 1. Toutefois, si le signal d'activation est mis au 1 logique, le troisième signal logique S1' est fourni au noeud N1', et le filtre se comporte de manière similaire à celui décrit en relation avec la figure 3. Un tel filtre peut par conséquent fournir deux délais différents pour répondre à une exigence d'application nécessitant à la fois un délai plus court et un délai plus long, ou peut être réglé pour un délai uniquement selon les besoins du client. La figure 6 illustre un filtre passe-bas F3 selon un mode de réalisation de la présente invention. Le filtre F3 diffère du filtre Fl de la figure 3 en ce que la porte inverseuse IG3 n'est pas présente. Au lieu de cela, le noeud N1' est couplé directement à l'entrée de la porte inverseuse IG1. L'homme de l'art notera que, dans les modes de 30 réalisation des figures 3, 5 et 6, les valeurs aux noeuds N1, N1' ne commutent pas exactement en même temps du fait de la présence des portes IG3, NG1, IG1 respectivement. Quoi qu'il en soit, on part du principe que le temps de commutation de ces portes est négligeable, au moins vis-35 à-vis de la constante de temps. En variante, un délai correspondant peut être intégré de sorte que les signaux aux noeuds N1, N1' commutent à peu près en même temps. La figure 7 illustre un filtre passe-bas F4 selon un mode de réalisation de la présente invention. Le filtre F4 diffère du filtre Fl de la figure 3 en ce que les signaux aux noeuds N1, N1' sont fournis directement par un ou plusieurs moyens de fourniture de signaux SS. Par exemple, le moyen de fourniture de signaux peut fournir deux signaux, l'un étant l'inverse de l'autre, de sorte que le signal logique au noeud N1 est l'inverse du signal logique au noeud Ni'. La figure 8 illustre un filtre passe-bas F5 selon un mode de réalisation de la présente invention. Le filtre F5 diffère du filtre Fl de la figure 3 en ce qu'est prévue une porte inverseuse IG3' alimentée par une valeur de tension +M*V, tandis que les portes IG1, IG2 ont une alimentation en tension +V. Ainsi, le délai peut être encore augmenté. L'équation mathématique gouvernant le délai peut par conséquent être résumée comme suit : d = R*C*1n[2*(M+1)] équation 1 où M est la multiplication de la valeur de tension +V. Ainsi, au lieu que la tension au noeud N2 varie entre -V et +2*V, elle variera entre -M*V et +(M+1)*V. Pour le filtre Fl de la figure 3, les portes IG1, IG3 25 ont toutes deux l'alimentation en tension +V, ainsi M=1. Par conséquent, le délai peut être exprimé sous la forme d = R*C*1n[2(1+1)] = R*C*1n[4] R*C*1,38. Toutefois, considérant le filtre F5 de la figure 8, si la porte IG1 a une alimentation en tension +V et si la porte IG3 a une 30 alimentation en tension +2*V, alors M=2. De ce fait, d=R*C*1n[2(2+1)] R*C*1,79. A titre d'exemple illustratif, on considère le filtre Fl, dans lequel M=1. Si le délai requis d = 100 nS comme précédemment, la constante de temps i = 100/1,38 = 72 nS. 35 En supposant que le condensateur C=1 pF et que la résistance par carré soit égale à 1 kOhms/carré, la résistance R=72 kOhms. La taille de la surface de la résistance fait approximativement la moitié de celle du filtre conventionnel F0. Inversement, si, comme précédemment, R = 140 kOhms, C = 1 pF, le délai d = 140nS*1,38 = 193 nS. Si l'on considère le filtre F5, 5 l'augmentation du délai ou la diminution de la taille est encore plus prononcée pour les mêmes valeurs. Un délai augmenté peut par conséquent être obtenu avec les mêmes valeurs de résistance et de capacité, ou il est sinon possible d'obtenir des valeurs de résistance et de 10 capacité réduites pour un même délai. La figure 9A illustre un schéma de principe d'une capacité équivalente Ceq pouvant être utilisée avec n'importe lequel des modes de réalisation du filtre décrits ci-dessus. Etant donné que la valeur de capacité 15 équivalente Ceq de deux ou plusieurs capacités Cl, C2 en parallèle est égale à la somme de leurs valeurs de capacité individuelles, Ceq=C1+C2...., cette propriété peut être exploitée dans un filtre. En particulier, la figure 9A illustre deux condensateurs Cl et C2 connectés 20 en parallèle entre les noeuds N2, N1' pour former une capacité équivalente Ceq. Le condensateur Cl a une plaque positive 11, une plaque négative 12, et un oxyde 13 entre les plaques. Le condensateur C2 a une plaque positive 21, une plaque négative 22, et un oxyde 23 entre les plaques. 25 Ainsi, les plaques 11, 21 sont couplées au noeud N2, et les plaques 12, 22 sont couplées au noeud Ni'. La figure 9B illustre une vue en coupe transversale de la capacité équivalente Ceq mise en oeuvre sur un substrat semi-conducteur. La capacité Ceq comprend, de 30 bas en haut, un substrat semi-conducteur S comprenant un caisson dopé W, une première couche d'oxyde 01, une première couche de polysilicium Pl, une seconde couche d'oxyde 02 et une seconde couche de polysilicium P2. Le caisson W, par exemple un caisson dopé n, forme la plaque 35 11 du condensateur Cl. La couche d'oxyde 01 forme l'oxyde 13 du condensateur Cl, et la couche de polysilicium Pl forme les deux plaques 12 et 22 des condensateurs Cl, S2. La couche d'oxyde 02 forme l'oxyde 23 du condensateur C2, et la couche de polysilicium P2 forme la plaque 21 du condensateur C2. La couche d'oxyde 01 peut être plus épaisse que la 5 couche d'oxyde 02 et être ainsi capable de résister à des tensions plus élevées. En particulier, le condensateur C2 peut être un condensateur ONO (oxyde-nitrure-oxyde) capable de résister à une tension inférieure +V, et le condensateur Cl peut être un condensateur haute tension 10 capable de résister à une tension plus élevée, de sorte que le condensateur Cl est capable de résister à la tension augmentée +2*V. De ce fait, la constante de temps, plutôt que d'être égale à t=0,7*R*C (ou Ceq) comme dans l'art antérieur, est égale à t=0,7*R*(2*C1+C2). 15 La figure 10 illustre un exemple d'application d'un filtre passe-bas F selon l'un quelconque des modes de réalisation de la présente invention décrits plus haut. Deux dispositifs DV1, DV2 sont couplés par une connexion « I2C » (Inter-IC) comprenant une alimentation en tension 20 VS, une masse commune GND, une ligne de données série SDA, et une ligne d'horloge série SCL. Les lignes SDA, SCL sont toutes deux couplées à l'alimentation en tension VS via des résistances de rappel vers un niveau haut Rpi, Rp2, et à la masse commune GND via des condensateurs Cpi, 25 Cp2. Chaque ligne SDA, SCL comprend en outre des résistances série Rsl, Rs2, et un condensateur CC est présente entre les lignes. La spécification I2C exige une configuration « à drain ouvert », dans laquelle un dispositif DV1, DV2 peut soit tirer une ligne SDA, SCL 30 vers le bas, soit la laisser ouverte. Les résistances Rpl, Rp2 tirent ainsi les lignes vers la valeur d'alimentation en tension si aucun dispositif DV1, DV2 ne tire les lignes vers une valeur basse. Chaque dispositif DV1, DV2 comprend une entrée de 35 données SDA(in), une entrée d'horloge SCL(in), une sortie de données SDA(out), et une sortie d'horloge SCL(out). Un filtre (F1, F2, F3, F4, F5) selon la présente invention et désigné généralement sous la référence F est agencé sur les entrées SDA(in), SCL(in). Chaque sortie SDA(out), SCL(out) est couplée à la ligne respective SDA, SCL via un transistor NMOS T. Le transistor est couplé sur sa borne de source à la masse commune GND, sur sa borne de drain à la ligne SDA ou SCL, et sur sa borne de grille à la commande de sortie. L'homme de l'art comprendra que les portes inverseuses IG1, IG2 ne sont pas indispensables à 10 l'invention. Il va également de soi que le condensateur C n'a pas besoin d'être entièrement chargé et déchargé à chaque fois. En outre, au lieu de la valeur ln(2)- 0,7, une valeur différente peut être prévue, en fonction du chargement/déchargement souhaité du noeud de sortie de 15 filtre. L'homme de l'art comprendra en outre que, bien que la tension appliquée à la seconde borne du condensateur C ne soit pas toujours l'inverse de celle appliquée au noeud d'entrée de filtre, par exemple si le signal d'activation 20 est mis à 0, une telle condition est possible ou valide au moins une partie du temps. Les termes « condensateur » et « résistance » sont supposés inclure tous les éléments capacitifs et résistifs, et peuvent inclure plusieurs condensateurs ou 25 résistances en série/parallèle, ou d'autres dispositifs assurant des fonctions résistives ou capacitives. En outre, bien que le signal S2 ne soit pas, à proprement parler, un signal logique, il présente des valeurs de tension faibles et élevées périodiques. 30 Enfin, les éléments des divers modes de réalisation peuvent être combinés, tel que le moyen de réglage de délai et l'alimentation électrique M*V, etc. REVENDICATIONS1. Filtre passe-bas (F1, F2, F3, F4, F5) comprenant : - un noeud d'entrée de filtre (N1) configuré pour 5 recevoir un premier signal logique (S1), - un noeud de sortie de filtre (N2) configuré pour fournir un second signal logique (S2), - un élément résistif (R) comprenant une première borne couplée au noeud d'entrée (N1) et une seconde borne 10 couplée au noeud de sortie (N2), et - un élément capacitif (C, Ceq) comprenant une première borne couplée au noeud de sortie (N2) et une seconde borne, caractérisé en ce que le filtre comprend en outre des 15 moyens (IG3, NG1, SS, IG1, IG3') pour fournir un troisième signal logique (Si'), qui est l'inverse du premier signal logique, à la seconde borne de l'élément capacitif (C, Ceq). 20 2. Filtre (F1, F2, F3, F5) selon la revendication 1, comprenant en outre : - une première porte inverseuse (IG1) couplée en sortie au noeud d'entrée de filtre (N1), et - une seconde porte inverseuse (IG2) couplée en 25 entrée au noeud de sortie de filtre (N2). 3. Filtre (F3) selon la revendication 2, dans lequel la seconde borne (N1') de l'élément capacitif (C, Ceq) est couplée à l'entrée de la première porte inverseuse 30 (IG1). 4. Filtre (F1, F5) selon l'une des revendications 1 ou 2, comprenant en outre une porte inverseuse (IG3) couplée au noeud d'entrée (N1) en entrée et à la seconde 35 borne (N1') de l'élément capacitif (C, Ceq) en sortie. 5. Filtre selon la revendication 4, dans lequel la porte inverseuse (IG3) est alimentée électriquement par une alimentation en tension (+M*V) supérieure à une alimentation en tension (+V) alimentant le premier signal logique (S1) 6. Filtre (F5) selon l'une des revendications 1 à 4, dans lequel le premier signal logique (S1) varie entre une faible valeur de tension (0, GND) et une première 10 valeur de tension élevée (+V), et le troisième signal logique (S1') varie entre une faible valeur de tension (0, GND) et une seconde valeur de tension élevée (+M*V) supérieure à la première valeur de tension élevée. 15 7. Filtre selon l'une des revendications 1 à 4, comprenant un moyen de réglage de délai (NG1) configuré pour recevoir sur une entrée un signal d'activation (EN), et sur une autre entrée le premier signal logique (S1), et pour fournir le troisième signal logique (S1') en 20 sortie uniquement lorsque le signal d'activation est activé. 8. Filtre selon l'une des revendications 1 à 7, dans lequel l'élément capacitif (C) est un condensateur 25 équivalent (Ceq) comprenant deux ou plusieurs condensateurs (C1, C2) couplés en parallèle. 9. Filtre selon la revendication 8, dans lequel le condensateur équivalent (Ceq) est un condensateur empilé 30 mis en oeuvre sur un substrat semi-conducteur (S). 10. Circuit intégré comprenant un filtre passe-bas selon l'une des revendications 1 à 9. 35 11. Dispositif (DV1, DV2) comprenant un filtre passe- bas selon l'une des revendications 1 à 9. 12. Procédé de filtrage d'un premier signal logique (S1) à l'aide de moyens de filtrage (F1, F2, F3, F4, F5) comprenant des noeuds d'entrée (N1) et de sortie (N2), un élément résistif (R) comprenant une première borne couplée au noeud d'entrée (N1) et une seconde borne couplée au noeud de sortie (N2), et un élément capacitif (C) comprenant une première borne couplée au noeud de sortie (N2) et une seconde borne, le procédé comprenant : - l'application du premier signal logique (Si) au 10 noeud d'entrée (N1), et - la fourniture d'un second signal logique (S2) au niveau du noeud de sortie (N2), caractérisé en ce qu'il comprend également la fourniture d'un troisième signal logique (S1') qui est 15 l'inverse du premier signal logique à la seconde borne de l'élément capacitif. 13. Procédé selon la revendication 12, comprenant en outre la fourniture d'un moyen de réglage de délai (NG1) 20 recevant sur une entrée un signal d'activation (EN) et sur une autre entrée le signal logique (S1) présent au niveau du noeud d'entrée (N1), et fournissant en sortie le signal logique d'entrée inverse à la seconde borne des moyens capacitifs. 25 14. Procédé selon l'une des revendications 11 ou 12, comprenant en outre les étapes consistant à : - faire varier le premier signal logique (S1) entre une faible valeur de tension (0, GND) et une première 30 valeur de tension élevée (+V), et - faire varier le troisième signal logique (S1') entre une faible valeur de tension (0, GND) et une seconde valeur de tension élevée (+M*V) supérieure à la première valeur de tension élevée.