Brevet FR2982418A1 — publié le 20130510

CAPTEUR D'IMAGE A DEFILEMENT ET SOMMATION NUMERIQUE MULTIPHASE L'invention concerne les capteurs d'image linéaire à défilement et intégration de signal (ou capteurs TDI, de l'anglais : "Time Delay Integration Linear Sensors"), dans lesquels une image d'une ligne de points d'une scène observée est reconstituée par addition d'images successives prises par plusieurs lignes photosensibles observant successivement une même ligne de la scène au fur et à mesure que la scène défile devant le capteur perpendiculairement aux lignes. Ces capteurs sont utilisés par exemple dans des systèmes d'observation de la terre par satellite. Ils comprennent plusieurs lignes parallèles de pixels photosensibles ; le séquencement des circuits de commande des différentes lignes (contrôle de temps d'exposition puis de lecture des charges photogénérées) est synchronisé par rapport au défilement relatif de la scène et du capteur, de manière que toutes les lignes du capteur voient une seule ligne de la scène observée. Les signaux générés sont ensuite additionnés point à point pour chaque point de la ligne observée. Le rapport signal/bruit théorique est amélioré dans le rapport de la racine carrée du nombre N de lignes du capteur. Ce nombre peut aller de quelques lignes à une centaine selon les applications (contrôle industriel, observation terrestre, radiographie panoramique dentaire ou mammographie). Dans les capteurs à transfert de charges (capteurs CCD), l'addition des signaux point par point se faisait naturellement et sans bruit de lecture en vidant dans une ligne de pixels les charges générées et accumulées dans la ligne de pixels précédente, en synchronisme avec le déplacement relatif de la scène et du capteur. La dernière ligne de pixels, ayant accumulé N fois les charges engendrées par la ligne de scène observée, pouvait ensuite être transférée vers un registre de sortie et convertie lors d'une phase de lecture, en tension ou courant électrique. De tels capteurs à transfert de charges existent, soit dans des technologies traditionnelles avec grilles de transfert adjacentes réalisées à partir d'au moins deux niveaux de silicium polycristallin, le deuxième niveau recouvrant en partie le premier, soit dans des technologies à un seul niveau de grille de silicium polycristallin, plus compatibles avec les technologies actuelles de fabrication de circuits intégrés logiques CMOS. Des capteurs de charge utilisant des pixels actifs de technologie CMOS présentent cependant des avantages et un exemple en a été décrit dans la demande de brevet W02008034794. Il n'y a pas de transfert de charge de ligne à ligne puisque les pixels actifs ne fonctionnent pas par transfert de charge mais fournissent une tension sur un conducteur de colonne. Pour faire l'addition des signaux correspondant à une même ligne d'image vue par les différentes lignes de pixels, on utilisait une conversion analogique-numérique pour fournir une représentation numérique de la sortie de chaque pixel et on additionnait N valeurs numériques issues de N pixels qui avaient successivement vus le point d'image au cours du défilement. Toutefois, le principe décrit dans cette demande ne permettait pas de faire une lecture de signal par double échantillonnage corrélé véritable. De plus, un problème qu'on rencontre avec les capteurs à défilement et intégration est la dégradation de la fonction de transfert de modulation liée au fait que le défilement relatif de la scène devant le capteur est continu tandis que l'information pixel est traitée de manière discrète. Ainsi, une image de barres noires et blanches au pas des pixels, qui fournirait en sortie du capteur une amplitude de signal crête à crête de valeur unitaire si l'image était statique (en omettant de considérer la fonction de transfert de modulation purement géométrique), ne fournit plus qu'une amplitude crête à crête de 0,64 si l'image défile. Cette valeur de 0,64 est la composante de défilement de la fonction de transfert de modulation (il y a d'autres composantes, liées à d'autres facteurs, qui peuvent affaiblir encore la fonction de transfert de modulation globale). On pourrait bien sûr réduire la taille des pixels pour compenser la faible fonction de transfert de modulation par une augmentation de la résolution théorique. En divisant le pas des pixels par deux, on multiplie la résolution par deux. Mais cela oblige à multiplier aussi le nombre de convertisseurs analogiques-numériques. L'invention a pour but de proposer une structure de capteur TDI 35 CMOS à pixels actifs qui augmente la valeur de la fonction de transfert de modulation liée au défilement. Pour cela on propose un capteur dont les pixels, de préférence de forme généralement carrée, comportent au moins deux photodiodes, et éventuellement trois ou même quatre, disposées successivement dans le sens du défilement de l'image devant le capteur, avec des noeuds de stockage de charge entre les photodiodes du pixel et entre les photodiodes de pixels adjacents d'une même colonne de pixels, avec deux grilles de transfert associées à chaque photodiode, entre la photodiode et les deux noeuds qui l'encadrent. Les noeuds de stockage d'un pixel de rang i sont reliés à un conducteur de colonne et il y a autant de circuits d'échantillonnage et de conversion analogique-numérique qu'il y a de pixels dans une colonne. Les grilles de transfert sont commandées de manière à transférer les charges d'une photodiode soit vers un noeud de stockage situé en aval de la photodiode soit vers un noeud situé en amont. Cette commande des grilles se fait selon un cycle périodique de plusieurs phases (autant de phases que de photodiodes dans le pixel). La période du cycle est le temps de défilement relatif entre le capteur et la scène sur une distance égale à la hauteur du pixel, c'est-à-dire sur un pas des pixels en colonne. A chaque phase, il y a un noeud de stockage qui ne reçoit pas de charges des photodiodes ; les autres reçoivent des charges des photodiodes qui lui sont adjacentes ; le noeud qui ne reçoit pas de charges est permuté à chaque nouvelle phase selon une permutation circulaire. Les charges reçues par les autres noeuds de stockage sont converties en numérique et sont additionnées entre elles, avec un décalage temporel, sur les différentes phases d'une période et sur N périodes successives. L'addition se fait en synchronisme avec le défilement, c'est-à-dire qu'on additionne entre elles des charges issues de photodiodes différentes mais qui ont vu la même portion d'image au cours des différentes phases. Dans le cas d'un capteur fonctionnant avec deux phases, qui est le cas le plus simple, les pixels de forme carrée comportent deux photodiodes, qu'on peut appeler photodiode aval et photodiode amont, un noeud de stockage de charges central situé entre les deux photodiodes, un noeud de stockage de charges aval situé entre la photodiode aval du pixel et la photodiode amont d'un pixel situé immédiatement en aval du pixel considéré, et un noeud de stockage amont situé entre la photodiode amont du pixel considéré et la photodiode aval d'un pixel situé immédiatement en amont. Le noeud aval comme le noeud amont sont donc partagés entre deux pixels adjacents. Plus précisément, dans le cas d'un fonctionnement en deux phases, on propose selon l'invention un capteur d'image à défilement et sommation de charges synchronisée avec le défilement relatif de l'image devant le capteur, comprenant N lignes de pixels réparties avec un pas D ; chaque pixel de rang i en colonne dans le sens du défilement a de préférence une forme généralement carrée et comprend une première et une deuxième photodiodes disposées successivement dans le sens du défilement et trois noeuds de stockage de charges séparés des photodiodes par des grilles de transfert de charges ; les noeuds de stockage comprennent un noeud central situé entre les deux photodiodes et deux autres noeuds, partagés avec les pixels adjacents, qui sont un noeud aval situé entre la première photodiode du pixel de rang i et la deuxième photodiode du pixel de rang i+1 situé immédiatement en aval du pixel de rang i, et un noeud amont situé entre la deuxième photodiode du pixel de rang i et la première photodiode du pixel de rang i-1 situé immédiatement en amont du pixel de rang i. Le capteur comprend encore : - un circuit de conversion analogique-numérique associé à chaque pixel ; - des moyens de commande des grilles de transfert et des circuits de conversion pour transférer les charges d'une photodiode vers l'un ou l'autre des noeuds de stockage qui l'encadrent puis les convertir, selon un cycle périodique de période Tp où Tp est le temps de défilement sur une distance égale à un pas des lignes de pixels, avec deux phases telles que : - à la fin d'une première phase, les charges des deux photodiodes sont transférées dans le noeud central ; - à la fin d'une deuxième phase, les charges de la première photodiode du pixel de rang i ainsi que les charges de la deuxième photodiode du pixel aval de rang i+1 sont transférées dans le noeud aval, puis les charges présentes dans le noeud aval sont converties dans le convertisseur analogique-numérique de rang i associé au pixel de rang i; - des moyens pour accumuler dans le convertisseur de rang i les 35 résultats de la ou les conversions effectuées au cours d'un cycle de deux phases avec le résultat précédemment accumulé dans le convertisseur de rang i-1 à la fin du cycle précédent. Dans un premier mode de réalisation, des moyens de sélection 5 sont prévus pour sélectionner indépendamment l'un de l'autre le noeud central ou le noeud aval afin de lire les charges qui y sont contenues ; on peut en particulier réinitialiser les noeuds indépendamment l'un de l'autre, et lire les charges après réinitialisation ou après transfert de charges indépendamment pour chaque noeud. Dans ce cas, à la fin de la première 10 phase, après transfert des charges dans le noeud central, les charges de ce noeud sont converties dans le circuit de conversion de rang i associé au pixel de rang i. Dans un autre mode de réalisation, le noeud central et le noeud 15 aval sont électriquement reliés par un conducteur de manière à constituer un noeud électriquement commun ; on ne prévoit pas de moyen pour sélectionner les noeuds indépendamment l'un de l'autre ; dans ce cas, les charges contenues dans le noeud électriquement commun sont converties dans le circuit de conversion de rang i seulement à la fin de la deuxième 20 phase mais pas à la fin de la première phase ; les charges des deux phases, provenant de différentes photodiodes sont additionnées analogiquement dans le noeud commun avant d'être converties en numérique. Des moyens de réinitialisation du noeud commun sont prévus pour réinitialiser le noeud au cours de la première phase, avant transfert de charges dans le noeud central, 25 mais pas au cours de la deuxième phase avant transfert de charges dans le noeud aval. Dans le cas d'un fonctionnement à trois phases, le pixel, de préférence de forme généralement carrée, comporte trois photodiodes 30 disposées successivement dans le sens du défilement, deux noeuds de stockage centraux entre les photodiodes, et deux autres noeuds partagés avec les pixels adjacents, qui sont respectivement un noeud de stockage aval entre la première photodiode du pixel de rang i et la dernière photodiode du pixel de rang i+1 situé immédiatement en aval, et un noeud de stockage 35 amont entre la dernière photodiode du pixel de rang i et la première photodiode du pixel de rang i-1 situé immédiatement en amont ; il y a des grilles de transfert de charges entre les photodiodes et les noeuds de stockage, aussi bien à l'intérieur du pixel qu'entre les photodiodes de deux pixels adjacents. Les grilles de transfert sont actionnées au cours des trois phases successives de manière que deux des noeuds de stockage reçoivent des charges mais pas le troisième. Celui qui ne reçoit pas de charges tourne par permutation circulaire d'une phase à la suivante, de telle manière que les charges déversées dans un noeud de stockage correspondent chaque fois à une même portion d'image vue par le pixel. Les charges de ces noeuds de stockage sont lues et converties en numérique au cours des trois phases (une conversion respective dans chaque phase pour chacun des noeuds de stockage qui ont reçu des charges, c'est-à-dire ici deux conversions par phase) ; une addition est faite sur les trois phases en faisant en sorte que les résultats additionnés proviennent à chaque fois de deux photodiodes adjacentes qui ne sont pas les mêmes au cours des trois phases mais qui sont celles qui ont vu la même portion d'image pendant le cycle de trois phases. Une addition numérique est par ailleurs faite sur les résultats de conversion de N pixels ayant vu la même portion d'image au cours du défilement du capteur devant l'image. Un fonctionnement en quatre phases voire même plus est également envisageable mais la complexité augmente et l'amélioration de la fonction de transfert de modulation devient marginale. Plus généralement, pour P phases : chaque pixel, de préférence de forme généralement carrée, comporte P photodiodes, disposées successivement dans le sens du défilement du capteur devant l'image, avec des noeuds de stockage de charge entre les photodiodes du pixel et entre les photodiodes de pixels adjacents d'une même colonne de pixels, avec deux grilles de transfert associées à chaque photodiode, entre la photodiode et les deux noeuds de stockage qui lui sont adjacents ; les noeuds de stockage peuvent être sélectionnés pour être reliés à un conducteur de colonne et à autant de circuits de conversion analogique-numérique qu'il y a de pixels dans une colonne, et chaque circuit de conversion est apte à faire P-1 conversions simultanées correspondant aux charges de P-1 noeuds de stockage (c'est-à-dire qu'un circuit de conversion associé à un pixel comporte P-1 circuits d'échantillonnage et P-1 convertisseurs travaillant en parallèle) ; les grilles de transfert sont commandées de manière à transférer les charges d'une photodiode soit vers un noeud de stockage situé en aval de la photodiode soit vers un noeud situé en amont, selon un cycle périodique de période Tp correspondant à la durée de défilement sur une distance D ; le cycle comporte P phases de durées égales ; la commande des grilles est telle qu'à chaque phase il y a un noeud de stockage qui ne reçoit pas de charges des photodiodes et le noeud qui ne reçoit pas de charges est permuté à chaque nouvelle phase selon une permutation circulaire ; les charges reçues par les autres noeuds de stockage sont converties en numérique et sont additionnées entre elles sur les différentes phases d'une période en faisant en sorte que les résultats additionnés proviennent à chaque fois de deux photodiodes adjacentes qui ne sont pas les mêmes au cours des P phases mais qui sont celles qui ont vu la même portion d'image pendant le cycle de P phases. Une addition numérique est par ailleurs faite sur les résultats de conversion de N pixels ayant vu la même portion d'image au cours du défilement du capteur devant l'image. Pour faciliter l'addition numérique au cours des différentes phases et l'addition entre les N pixels qui ont vu la même portion d'image, on prévoit que les circuits de conversion analogique-numérique fonctionnent chacun avec au moins un compteur dont le contenu est incrémenté proportionnellement à la valeur analogique du signal à convertir ; on prévoit que le contenu du compteur correspondant au pixel de rang i est initialisé, au début d'un cycle périodique de deux (ou trois ou plus) phases mais pas entre deux (ou trois ou plus) phases du même cycle, à une valeur qui est le résultat accumulé par le compteur correspondant du circuit de conversion de rang précédent i-1. D'autres caractéristiques et avantages de l'invention apparaîtront 30 à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels : - la figure 1 représente l'architecture générale d'un capteur selon l'invention ; - la figure 2 représente schématiquement un pixel actif CMOS à 5 35 transistors ; - la figure 3 représente schématiquement une colonne de pixels agencés selon l'invention pour un fonctionnement en deux phases ; - la figure 4 représente une succession de captures d'image du capteur selon l'invention pour un fonctionnement en cycles périodiques de 5 deux phases ; - la figure 5 représente un schéma électrique de pixels en colonne associés chacun à un circuit de conversion analogique-numérique respectif ; - la figure 6 représente un chronogramme de fonctionnement du capteur des figures 3 à 5 ; 10 - la figure 7 représente un schéma électrique dans une variante de réalisation où les deux noeuds de stockage d'un pixel sont reliés électriquement ; - la figure 8 représente un chronogramme de fonctionnement du capteur de la figure 7 ; 15 - la figure 9 représente une structure de pixels pour un fonctionnement en trois phases ; - la figure 10 représente un schéma de capture d'image dans un cycle de trois phases ; - la figure 11 représente un chronogramme du fonctionnement de 20 la structure de la figure 9. Sur la figure 1, on a représenté une structure générale de capteur d'image à défilement et sommation de charges. Le capteur comporte N lignes de pixels ; l'image à observer se déplace par rapport au capteur dans 25 une direction représentée par une flèche DPL, perpendiculaire aux lignes c'est-à-dire parallèle aux colonnes de pixels. La vitesse de défilement est synchronisée avec la séquence d'intégration et lecture des charges générées par la lumière, de sorte que si le pas des pixels en colonne est D et la vitesse de défilement est V, on effectue une intégration et une lecture de charges 30 cycliquement avec une période temporelle Tp=D/V. Les charges lues par une ligne de pixels pendant une période sont additionnées aux charges lues par la ligne de pixel précédente (par rapport au sens de la flèche DPL) pendant la période précédente. Les charges sont additionnées sur N périodes correspondant à l'observation d'une même portion d'image successivement 35 par les N lignes de pixels. Les pixels sont des pixels actifs réalisés en technologie CMOS. Ils effectuent une conversion charge-tension à l'intérieur du pixel : chaque pixel recueille des charges générées par la lumière qui l'éclaire et transmet sur un conducteur de sortie un potentiel correspondant aux charges recueillies au 5 cours d'une période. Le conducteur de sortie est un conducteur de colonne commun à tous les pixels d'une même colonne. Les pixels sont adressés ligne par ligne pour qu'un pixel d'une ligne reporte un potentiel sur son conducteur de colonne, après quoi le conducteur de colonne reçoit le potentiel correspondant au pixel de la ligne suivante. Un décodeur de ligne 10 DEC1 réalise cet adressage successif des lignes. Les potentiels présents sur les conducteurs de colonne sont échantillonnés, de préférence par double-échantillonnage, et sont numérisés par des convertisseurs numérique-analogique placés en dehors de la matrice de N lignes de pixels. Dans la structure de la figure 1, on prévoit une matrice 15 de circuits de conversion (échantillonnage et conversion analogique-numérique), un circuit de conversion respectif étant associé à chaque pixel de la matrice, et un deuxième décodeur de ligne DEC2 servant à sélectionner une ligne de circuits de conversion lorsque la ligne de pixels associée est sélectionnée par le convertisseur DEC1. 20 Ainsi, lorsqu'une ligne de pixels est sélectionnée pour une lecture des signaux (potentiels) engendrés par les pixels de cette ligne en fonction de l'image qui défile devant cette ligne pendant une période Tp, on sélectionne en même temps une ligne d'échantillonneurs et convertisseurs. On produit un résultat numérique pour chaque pixel. Ce résultat est 25 additionné avec les résultats obtenus à la période précédente par la ligne de pixels précédente qui a vu la même portion d'image dans cette période précédente. L'addition est numérique. Un circuit général de séquencement SEQ, établit les signaux de commande nécessaires pour des décodeurs DEC1 et DEC2 et pour un 30 circuit de commande ADCCTRL. Le circuit SEQ est commandé par un signal d'horloge CLK qui cadence l'ensemble de la lecture. Le circuit ADCCTRL est un circuit de pilotage des convertisseurs, qui fournit une rampe et une horloge de comptage et des impulsions de commande de conversion à des moments bien déterminés. Enfin, le décodeur DEC2 établit aussi les impulsions de commande d'échantillonnage de chaque ligne de circuits de conversion. La figure 2 représente un exemple de pixel individuel Pi de rang i en colonne, formé sur un substrat semiconducteur. Les pixels sont de préférence de forme généralement carrée (représentée par un trait pointillé) et répartis à un pas D aussi bien en ligne qu'en colonne, dans le cas général où on désire la même résolution en ligne et en colonne. Le pixel Pi est un pixel actif de type classique ; il comporte : - une photodiode PPD, en général une photodiode dite "pinned", c'est-à-dire ayant un potentiel de surface fixé par une fine couche superficielle dopée qui la recouvre ; - un noeud de stockage de charges ND qui est une diffusion de type N+ dans le substrat ; - une grille de transfert (hachurée) entre la photodiode et le noeud de stockage, pouvant être commandée par un signal de transfert TRA qui transfère les charges générées dans la photodiode vers le noeud de stockage ; - un transistor de lecture ayant un drain relié à une tension 20 d'alimentation Vdd, une grille (hachurée) reliée au noeud de stockage ND, et une source ; ce transistor reporte sur sa source un potentiel qui représente le potentiel du noeud de stockage ; - un transistor de sélection de ligne ayant une grille commandée par un signal SEL issu d'un conducteur de ligne commun à tous les pixels 25 d'une même ligne et provenant du décodeur DEC1 ; le drain du transistor de sélection est relié à la source (ou constitué par la même diffusion que la source) du transistor de lecture ; la source du transistor de sélection est reliée au conducteur de colonne CC qui constitue la sortie de tous les pixels d'une même colonne ; le potentiel du noeud de stockage est reporté sur le 30 conducteur de colonne lorsque le pixel est sélectionné par le signal SEL ; - une grille de réinitialisation du potentiel du noeud de stockage, commandée par un signal de réinitialisation RST, située entre le noeud de stockage et un drain porté à un potentiel de référence Vref ; - et enfin, facultativement, une grille de réinitialisation globale du 35 potentiel de la photodiode, située entre la photodiode et un drain porté à un potentiel de référence qui peut être Vref ; cette grille, commandée par un signal GR, permet d'empêcher la photodiode d'accumuler des charges pour définir un temps d'intégration de charges désiré pour tous les pixels de la matrice. Le pixel Pi fournit sur le conducteur de colonne CC : - d'abord un potentiel de réinitialisation après réinitialisation du noeud ND par le signal RST ; - puis un potentiel de signal utile, après transfert de charges de la photodiode vers le noeud ND par le signal TRA. Ces deux potentiels sont fournis, lors de la sélection de la ligne de rang i par le décodeur DEC1, au circuit d'échantillonnage de rang i qui est sélectionné aux mêmes moments par le décodeur DEC2. La figure 3 représente une vue d'une colonne de pixels d'un 15 capteur selon l'invention. Elle fait partie d'une structure générale conforme à la figure 1 mais la structure du pixel est différente de celle de la figure 2 et va être expliquée par comparaison avec le pixel de la figure 2. Le pixel a là encore une forme généralement carrée représentée par des traits pointillés et le pas de répartition des pixels est D, de préférence 20 aussi bien dans le sens des lignes que dans le sens des colonnes. La durée d'un cycle d'intégration et lecture des charges d'un pixel est Tp = D/V. Mais le pixel comprend maintenant deux photodiodes et trois noeuds de stockage qui sont un noeud de stockage aval, un noeud de stockage amont et un noeud de stockage central. Toutefois le noeud de stockage aval est partagé avec le 25 pixel situé immédiatement en aval et le noeud de stockage amont est partagé avec le pixel situé immédiatement en amont de sorte que s'il y a N pixels dans la colonne, il y a au total 2N noeuds de stockage dans la colonne et non pas 3N. Le côté amont et le côté aval sont pris en référence à la direction de déplacement de l'image, représentée par la flèche DPL. 30 Sur la figure 3, le pixel Pi de rang i comporte une photodiode PPDai et une photodiode PPDbi, un noeud de stockage central NDC; situé entre les photodiodes mais séparé de chacune d'elles par une grille de transfert respective, un noeud de stockage aval NDE; qui est le noeud de 35 stockage amont du pixel Pi±i situé immédiatement en aval du pixel Ph et enfin un noeud de stockage amont NDEi_i qui est le noeud aval du pixel amont 13;_1. Des grilles de transfert respectives permettent de commander le transfert des charges de la photodiode PPDai soit vers le noeud central NDC; soit vers le noeud aval NDEi. De même, des grilles respectives permettent de transférer des charges de la photodiode PPDID; soit vers le noeud central NDC; soit vers le noeud amont NDEi_i. Les grilles correspondant au noeud central sont commandées simultanément par un signal de transfert TRA correspondant à un transfert de charges interne à l'intérieur du pixel ; les grilles correspondant aux noeuds externes, aval et amont, sont commandées par un signal de transfert TRA' qui commande le transfert de charges en provenance de deux pixels différents vers un même noeud de stockage qui est un noeud aval pour l'un des pixels et amont pour l'autre pixel. Les photodiodes ont été représentées ici avec des surfaces rectangulaires pour permettre de loger dans le carré de côté D les deux photodiodes, le noeud de stockage central, la moitié des noeuds de stockage aval et amont, et les grilles de transfert et autres éléments de fonctionnement associés à chaque noeud. Ces autres éléments (transistor de lecture, transistor de sélection, grilles et drains de réinitialisation) ont la même disposition et les mêmes fonctions que dans le pixel de la figure 2, résumées ci-dessous : - grilles de réinitialisation de chaque noeud de stockage commandées par des signaux de réinitialisation, - transistor de lecture ayant sa grille reliée au noeud de stockage et sa source reliée au conducteur de colonne CC, - transistor de sélection de ligne commandé par un signal de sélection (attention : la sélection des noeuds de stockage est individuelle, c'est-à-dire que des signaux de sélection différents permettent de lire le potentiel de n'importe quel noeud de stockage) ; - grille facultative de réinitialisation globale du potentiel des 30 photodiodes, commandée par un signal GR. Le principe de l'invention est le suivant : comme à la figure 1, un circuit de conversion analogique-numérique respectif CONV; de rang i est associé à chaque pixel de rang i ; sous l'appellation simplifiée "circuit de 35 conversion", on inclut ici à la fois un circuit d'échantillonnage des potentiels à convertir et le convertisseur analogique-numérique proprement dit qui convertit le potentiel échantillonné (en fait une différence de deux échantillons de potentiel) en une valeur numérique. De plus, comme on le verra, il est préférable que le circuit de conversion associé à un pixel exécute 5 directement une fonction d'addition numérique pour additionner un résultat issu d'un pixel dans un cycle périodique et un résultat issu d'un autre pixel dans un cycle précédent. La fonction d'addition de N valeurs issus de N pixels différents qui voient la même portion d'image est dans ce cas distribuée dans les différents circuits de conversion ; on considérera donc 10 que l'appellation "circuit de conversion" inclut aussi cette fonction d'addition distribuée. Selon l'invention, des moyens de commande des grilles de transfert et des circuits d'échantillonnage et de conversion sont prévus pour assurer le cycle périodique suivant, ayant deux phases de durées égales ; la 15 période Tp correspond au défilement de l'image sur un pas D des lignes de pixels. Les deux phases se chevauchent en partie comme on le verra. 1. première phase Les charges intégrées par les deux photodiodes pendant cette phase sont transférées dans le noeud central NDCi, puis les charges du 20 noeud central sont converties dans le circuit de conversion de rang i CONV; associé au pixel de rang i, en même temps que les charges des autres noeuds centraux sont converties dans les circuits de conversion associés aux autres pixels. 2. deuxième phase, 25 a). les charges intégrées pendant cette phase par la première photodiode PPDai du pixel de rang i, ainsi que les charges intégrées pendant cette phase par la deuxième photodiode PPDbi±i du pixel de rang i+1 (pixel immédiatement en aval), sont transférées dans le noeud de stockage aval NDE; ; de même, les charges de la deuxième 30 photodiode PPDbi du pixel de rang i ainsi que les charges de la première photodiode PPDai_i du pixel de rang i-1 (pixel amont) sont transférées dans le noeud amont NDEi-i, b). puis les charges présentes dans le noeud aval NDE; sont converties dans le circuit de conversion CONV; de rang i ; de même, les 35 charges présentes dans le noeud amont NDEi_i, qui est en même temps le noeud aval du pixel Pi_1, sont converties par le circuit de conversion CON\41 de rang i-1. Les résultats de la conversion effectuée par le circuit de 5 conversion de rang i au cours de ces deux phases sont accumulés dans ce circuit et viennent s'ajouter au résultat accumulé dans le circuit de conversion de rang i-1 à la fin du cycle précédent. L'addition numérique relative aux différents pixels qui ont vu la 10 même portion d'image se fait de préférence de la manière suivante : le circuit de conversion CONV; comprend de préférence un convertisseur à rampe comprenant un compteur qui compte à une fréquence donnée pendant une durée définie par la différence de potentiels à convertir ; la différence entre le contenu final du compteur et le contenu initial représente une valeur 15 analogique de cette différence de potentiel. On connecte alors les compteurs des différents circuits de conversion de manière que le contenu du compteur du circuit de rang i-1 soit appliqué comme contenu initial du compteur du circuit de rang i avant le déclenchement de la nouvelle conversion. L'accumulation numérique des résultats de conversion des deux 20 phases se fait en ne réinitialisant pas le contenu du compteur après la fin de la première phase, c'est-à-dire en conservant comme contenu initial du compteur au début de la deuxième phase le contenu du compteur à la fin de la première phase. Le contenu du compteur à la fin de la deuxième phase représente la somme des résultats de conversion des deux phases. 25 La figure 4 illustre le processus qui vient d'être décrit. On y voit la manière dont les charges des photodiodes des pixels sont alternativement dirigées vers le noeud central puis vers les noeuds aval et amont pour que dans la deuxième phase on additionne des charges en provenance de celles 30 des photodiodes qui ont vu la même portion d'image que dans la première phase bien que l'image se soit déplacée de D/2 entre les deux phases. Quatre étapes sont représentées et correspondent respectivement à la fin de chaque phase PH1a, PH1b, PH2a, PH2b de deux cycles successifs pendant lesquels l'image s'est déplacée de deux fois le pas D 35 devant une ligne d'image de largeur D. Les pixels sont représentés par des carrés adjacents de largeur D ; les noeuds de stockage aval et amont sont figurés par la ligne de séparation entre deux carrés ; les noeuds de stockage centraux sont représentés par une ligne tiretée horizontale au milieu du carré. La ligne d'image est représentée à une position fixe par une zone tachetée de largeur D (largeur comptée dans le sens du défilement) ; le déplacement relatif des pixels du capteur par rapport à l'image se fait de l'aval vers l'amont (du haut vers le bas de la figure) devant cette bande. La ligne d'image tachetée est représentée à côté du capteur pour que la figure reste lisible. Les flèches courbes représentent le transfert des charges dans les noeuds centraux (première phase PH1a, PH2a de chacun des cycles) puis dans les noeuds aval et amont, c'est-à-dire entre deux pixels (deuxième phase PH1b, PH2b des cycles). Les numéros de circuit de conversion inscrits à la droite des pixels 15 en regard des emplacements de noeuds de stockage indiquent quel circuit reçoit les potentiels correspondant à chaque noeud pour les échantillonner et les convertir. On voit que - le convertisseur de rang i-1 convertit d'abord (PH1a) depuis le noeud central les charges accumulées par les deux photodiodes du pixel Pi-1, 20 puis convertit (PH1b) à partir du noeud aval les charges issues de la photodiode aval du pixel Pi_1 et la photodiode amont du pixel P; ; dans la deuxième phase on utilise donc un groupe de deux photodiodes qui ont vu la même ligne d'image que celles de la première phase ; - dans le cycle suivant PH2a, PH2b on fait la même chose, mais si 25 on considère la même ligne d'image c'est avec le pixel Pi et le convertisseur CONV; que les opérations commencent ; c'est pourquoi le deuxième cycle doit additionner les résultats de la conversion faite par le circuit de conversion CONV; (associé au pixel Pi) aux résultats de la conversion faite au cycle précédent par le circuit de conversion CON Vi-1. 30 La figure 5 représente une colonne de pixels (trois pixels successifs Pi-1, Pi, P41) avec les circuits de conversion associés à ces pixels (CONVi_i, CONVi, CONVi+i). Un conducteur de colonne CC relie les sorties de tous les pixels et transmet aux circuits de conversion les potentiels des 35 noeuds de stockage. Les pixels sont représentés sous forme de circuiterie électrique et correspondent à la description physique faite en relation avec les figures 2 et 3. La configuration décrite ci-dessous suppose que la lecture est faite par double échantillonnage corrélé dans laquelle on effectue dans l'ordre les opérations suivantes : réinitialisation du noeud de stockage, échantillonnage du niveau de réinitialisation, puis transfert de charges des photodiodes vers les noeuds de stockage et enfin échantillonnage du niveau de potentiel utile représentant les charges. Par ailleurs, dans l'exemple de réalisation de la figure 5, le circuit 10 de conversion de rang i comprend : - deux capacités d'échantillonnage, l'une pour stocker un niveau de potentiel de réinitialisation sous la commande d'un premier signal d'échantillonnage SHR;, l'autre pour stocker un niveau de potentiel utile sous la commande d'un deuxième signal d'échantillonnage SHS; ; les signaux 15 SHR; et SHS; sont émis en synchronisme avec la mise en communication, par un signal SEL; ou SEL';, d'un noeud de stockage (NDC; ou NDE;) avec le conducteur de colonne ; - un générateur de rampe de tension linéaire qui peut être commun à tous les circuits de conversion et qui fournit une rampe de tension 20 RMP ; cette rampe est appliquée à une borne de la deuxième capacité ; - un comparateur CMP dont les entrées sont reliées aux deux capacités, qui a initialement un premier état en début de conversion et qui bascule dans un deuxième état lorsque le potentiel sur sa deuxième entrée atteint, sous l'influence de la rampe appliquée à la deuxième capacité, 25 le potentiel sur sa première entrée ; - un compteur CPT qui compte des impulsions à une fréquence fixe à partir du début de la rampe et qui s'arrête de compter sous la commande du comparateur lorsque le comparateur bascule ; on a représenté pour simplifier un signal d'horloge CLK dont il faut comprendre 30 qu'il autorise le comptage seulement à partir du début de la rampe de tension RMP. Le contenu du compteur est incrémenté au cours de la rampe de tension d'une valeur qui représente la différence entre le potentiel de réinitialisation et le potentiel utile. Cependant, comme on le verra, le contenu 35 initial du compteur peut être imposé à partir du contenu final (au cycle précédent) du compteur situé en amont, pour effectuer directement dans le circuit de conversion CONV; de rang i la somme d'un résultat courant avec le contenu obtenu dans le compteur du circuit de rang précédent CONVi_i à la fin du cycle précédent. Ainsi, le contenu du compteur à la fin d'un Nième cycle représente la somme des résultats de la conversion des charges recueillies dans N pixels ayant vu la même portion d'image au cours de N cycles de lecture successifs. Un signal SHIFT autorise le transfert du résultat du convertisseur CONVi_ldans le compteur du convertisseur CONVi. Le noeud de stockage central du pixel Pi peut être relié au conducteur de colonne par un conducteur de sélection de ligne SEL;. Le noeud de stockage aval NDE; peut être sélectionné séparément par un conducteur de sélection de ligne SEL';. Les noeuds de stockage centraux NDC; peuvent être réinitialisés tous simultanément par un signal RST, et de même les noeuds de stockage aval et amont peuvent être réinitialisés tous simultanément par un signal RST'. Les charges peuvent être transférées des deux photodiodes d'un pixel vers le noeud central NDC; par un signal TRA commun à tous les pixels ; de même, les charges peuvent être transférées des deux photodiodes vers les noeuds aval et amont par un signal TRA' commun à tous les pixels. Un signal GR commun à tous les pixels permet de réinitialiser le potentiel de toutes les photodiodes. Le circuit de la figure 5 fonctionne de la manière suivante, expliquée en référence au chronogramme de la figure 6 qui représente les deux phases PH1a et PH1b, puis PH2a, PH2b de deux cycles de mesure de 25 période Tp. Les signaux suivants sont représentés : - TRA qui commande le transfert de charges des photodiodes vers les noeuds centraux avec une périodicité Tp, et TRA' qui commande le transfert vers les noeuds aval et amont également avec une périodicité Tp, 30 les signaux TRA' étant décalés de Tp/2 par rapport aux signaux TRA ; - RST et RST' signaux de remise à zéro, de périodicité Tp, décalés de Tp/2 l'un par rapport à l'autre ; - GR, facultatif, de périodicité Tp/2, la fin du signal GR étant à la même position temporelle par rapport à la fin du signal TRA et par rapport à 35 la fin du signal TRA' ; - SEL1 à SELN, signaux de sélection des lignes 1 à N, pendant lesquels les noeuds de stockage centraux sont reliés au conducteur de colonne CC, que ce soit pour une mesure de potentiel de réinitialisation ou pour une mesure de potentiel d'éclairement ; - SEL'i à SEL'N, signaux de sélection successive des lignes 1 à N, pendant lesquels les noeuds de stockage aval sont reliés au conducteur de colonne, là encore pour une mesure de potentiel de réinitialisation ou de potentiel utile ; - SHR1 à SHRN, signaux d'échantillonnage des niveaux de potentiel de réinitialisation dans la première capacité des circuits de conversion respectifs CONV1 à CONVN ; ces signaux sont produits en correspondance avec les signaux de sélection de ligne : le signal SHR; du circuit CONV; est émis pendant que le signal SEL; sélectionne les noeuds centraux de la ligne de rang i, et il est à nouveau émis pendant que le signal SEL'i sélectionne les noeuds aval de cette ligne ; l'échantillonnage des niveaux de réinitialisation se fait donc deux fois par cycle dans chaque circuit de conversion (dans la même capacité) ; - SHS1 à SHSN, signaux d'échantillonnage des niveaux de potentiel d'éclairement dans la deuxième capacité des circuits de conversion respectifs CONV1 à CONVN ; ces signaux sont également produits en correspondance avec les signaux de sélection de ligne : le signal SHS; du circuit CONV; est émis pendant que le signal SEL; sélectionne les noeuds centraux de la ligne de rang i, et il est à nouveau émis pendant que le signal SEL'i sélectionne les noeuds aval de cette ligne ; l'échantillonnage des niveaux de potentiel utile se fait deux fois par cycle dans chaque circuit de conversion (dans la même capacité) ; - CONV : commande de conversion, simultanée dans tous les circuits de conversion, après le signal d'échantillonnage SHSN de la dernière ligne ; la commande de conversion déclenche la rampe de tension et le comptage par les compteurs ; elle se fait deux fois par cycle, d'abord après l'échantillonnage des potentiels utiles de tous les noeuds centraux puis après l'échantillonnage des potentiels utiles des noeuds aval. - enfin, le signal SHIFT commun à tous les convertisseurs, qui autorise le transfert du contenu du convertisseur de rang i-1 dans le 35 compteur du convertisseur de rang i pour initialiser ce compteur à une valeur qui représente un cumul de résultats de conversion des lignes de rang 1 à i-1 qui ont vu la même portion d'image que le convertisseur de rang i ; la conversion produira un résultat qui s'ajoutera à ce contenu initial. La durée d'intégration de charges à l'intérieur de chaque phase est soit Tp/2, soit une durée Tint/2 inférieure à Tp/2 et réglable par l'ajustement de la position du signal GR lorsque ce signal est utilisé. La fin du signal GR définit le début de la durée d'intégration pour tous les pixels. La fin des impulsions TRA et TRA' définit la fin de la durée d'intégration, respectivement de la première et la deuxième phase, puisque ces signaux vident le contenu des photodiodes vers des noeuds de stockage. Lorsque le signal GR n'est pas utilisé, la fin de l'impulsion TRA ou TRA' définit aussi le point de départ d'une nouvelle durée d'intégration. Le cycle périodique en deux phases se déroule de la manière suivante : Première phase PH1a - a) intégration de charges dans les photodiodes pendant une durée Tint/2 ; pendant cette durée, les convertisseurs convertissent les signaux échantillonnés à la phase précédente ; - b) vers la fin de la durée d'intégration Tint/2, lorsque les signaux du cycle précédent ont été convertis, le signal SHIFT transfère les résultats accumulés dans les compteurs de rang i-1 vers les compteurs de rang i, pour tous les circuits de conversion, pour initialiser les compteurs en fonction de ces résultats avant une nouvelle conversion ; - c) vers la fin de la durée d'intégration, avant ou pendant ou après le signal SHIFT, un signal RST global est émis pour réinitialiser le potentiel de tous les noeuds de stockage centraux ; - d) après le signal RST, les noeuds de stockage centraux des lignes 1 à N sont sélectionnés successivement par les signaux SEL1 à SELN ; le conducteur de colonne reçoit à chaque fois un potentiel de réinitialisation respectif et les signaux d'échantillonnage SHR1 à SHRN échantillonnent ces potentiels à chaque fois dans la première capacité du convertisseur correspondant ; les signaux SEL; restent inactifs ; - e) le signal TRA est émis et transfère les charges de toutes les 35 photodiodes vers les noeuds centraux ; la commande TRA' reste inactive ; - f) après le signal TRA, les noeuds de stockage centraux des lignes 1 à N sont à nouveau sélectionnés successivement par les signaux SEL1 à SELN ; le conducteur de colonne reçoit à chaque fois un potentiel utile représentant les charges stockées dans un noeud de stockage central ; les signaux d'échantillonnage SHR1 à SHRN échantillonnent ces potentiels utiles à chaque fois dans la deuxième capacité du convertisseur correspondant ; les signaux SEL; restent inactifs ; - g) après tous ces échantillonnages de potentiels de réinitialisation et de potentiels utiles, la commande de conversion CONV est appliquée à tous les convertisseurs simultanément ; cette commande déclenche la rampe de tension et le comptage des compteurs ; le compteur s'incrémente en fonction des différences de potentiel échantillonnées dans le convertisseur. Les étapes f et g sont considérées dans ce qui précède et dans ce qui suit comme faisant partie de la phase PH1a car elles sont relatives aux charges intégrées pendant la phase PH1a, mais elles se déroulent alors que la deuxième phase PH1b a commencé, c'est-à-dire alors que des charges ont recommencé à être intégrées dans les photodiodes après la fin du signal de transfert TRA. Les deux phases sont donc identiques mais se chevauchent en partie. Deuxième phase PH1b La deuxième phase se déroule de la même manière mais concerne les noeuds aval et non les noeuds centraux. Par conséquent, dans la deuxième phase, le signal TRA devient inactif et est remplacé par le signal TRA' ; les signaux SEL1 à SELN deviennent inactifs et sont remplacés par les signaux SEL'1 à SELN, D'autre part, contrairement à la première phase, il n'y a pas d'émission d'un signal SHIFT, c'est-à-dire que les compteurs ne sont pas réinitialisés. Ils gardent le résultat qu'ils ont acquis à la fin de la conversion des charges intégrées pendant la première phase ; la conversion des charges générées pendant la deuxième phase PH1b incrémente donc les compteurs à partir du résultat cumulé de la première phase. Ce n'est qu'après la fin de cette deuxième conversion que le signal SHIFT sera à nouveau émis. Le circuit de conversion de rang N CONVN accumule les résultats des éclairements vus par les N circuits de conversion au cours de N cycles successifs et correspondant à la même portion d'image. Il fournit un résultat global de mesure. Ce résultat sort avec la périodicité Tp. La structure selon l'invention engendre un bruit inférieur à celui que produirait une structure ordinaire dans laquelle les charges de deux photodiodes adjacentes seraient transférées toujours chacune dans son propre noeud de stockage. En effet, le transfert dans la structure de l'invention réalise une addition de charges sans bruit et les sommations numériques qui engendrent du bruit ne sont faites qu'après cette sommation analogique de charges. Dans ce qui précède, on a considéré que le noeud de stockage aval et le noeud de stockage central sont associés chacun à un transistor de réinitialisation, un transistor de lecture et un transistor de sélection de ligne. C'est pourquoi il faut alors un signal de sélection de ligne SEL'; pour le noeud aval, différent du signal de sélection de ligne SEL; du noeud central. Mais on peut aussi envisager une solution un peu différente : tout en ayant des noeuds de stockage différents qui encadrent chaque photodiode, avec des signaux TRA et TRA' distincts comme décrit précédemment, on peut prévoir de relier électriquement les deux noeuds par un conducteur électrique (ce conducteur prenant un contact sur les deux noeuds qui sont en pratique des diffusions de type N dans le circuit intégré). Cette variante de réalisation est représentée à la figure 7 où on voit que les noeuds central NDC; et aval NDE; sont connectés par un conducteur. Les deux noeuds physiquement différents, dont l'un va recevoir des charges mais pas l'autre, deviennent alors électriquement un noeud commun en ce sens qu'ils sont réinitialisés simultanément, puis lus simultanément. Dans la phase PH1a, les deux noeuds sont réinitialisés simultanément par un seul transistor de réinitialisation commandé par un seul signal RST ; leur niveaux de réinitialisation commun est échantillonné (signal SEL; et simultanément signal SHR;) ; puis les charges de deux photodiodes sont transférées dans un noeud par le signal TRA (c'est alors le noeud central qui reçoit les charges des deux photodiodes qui encadrent ce noeud) ; dans la phase PH1b, les charges continuent à être intégrées dans les photodiodes et sont ensuite transférées à nouveau dans le noeud commun, sans réinitialisation intermédiaire, par le signal TRA' (c'est alors le noeud aval qui reçoit les charges des deux photodiodes qui l'encadrent). Les charges reçues dans ces deux phases s'additionnent analogiquement (sans bruit) dans le noeud de stockage commun et ne sont converties en numérique qu'après cette addition. Une seule conversion est donc faite pour chaque période Tp, ce qui réduit le bruit et qui relâche les contraintes de rapidité pour les convertisseurs. Le potentiel qui en résulte sur le noeud commun est appliqué au conducteur de colonne par le transistor de lecture et le transistor de sélection (SEL;) commun aux deux noeuds reliés ; il est échantillonné par l'impulsion SHS; simultanée avec SEL;. Il n'y a pas de conducteur de sélection SEL';. Dans cette réalisation, le chronogramme est celui de la figure 8 ; 15 les différences par rapport à la figure 6 sont les suivantes : - il n'y a qu'un signal de réinitialisation RST de périodicité Tp/2, avant le signal TRA mais pas avant TRA' ; - les signaux SHR et SHS qui suivent le signal ont une périodicité de Tp et non Tp/2, les signaux SHR suivant l'impulsion RST et étant 20 antérieures au signal TRA, les signaux SHS suivant les impulsions TRA' ; - les signaux SEL1 à SELN sont synchrones des signaux SHR1 à SHRN respectivement, ainsi que des signaux SHS1 à SHSN ; il n'y a pas de signaux SEL'. - et les impulsions de conversion ont une périodicité Tp et non 25 Tp/2 et suivent le dernier signal SHSN. La description des figures 3 à 8 est relative à un capteur fonctionnant périodiquement avec deux phases ; on pourrait cependant envisager également un plus grand nombre de phases. Le pixel de forme 30 générale carrée est divisé en un plus grand nombre de photodiodes, avec plusieurs noeuds de stockage centraux entre les photodiodes du pixel, et en outre un noeud de stockage aval partagé avec le pixel aval et un noeud de stockage amont partagé avec le pixel amont. Il est nécessaire alors que les circuits de conversion soient 35 capables d'échantillonner plusieurs valeurs de potentiel de réinitialisation de noeuds de stockage et plusieurs valeurs de potentiel utiles au cours d'une même phase ; ce sont des circuits assurant une multiple conversion à chaque étape de conversion (et il y a une étape de conversion pour chaque phase). Plus précisément, s'il y a P phases, il faut échantillonner au cours d'une phase P-1 niveaux de réinitialisation et P-1 niveaux utiles et convertir P-1 différences de potentiel séparément ; les résultats des P-1 conversions sont ajoutés numériquement. Par exemple, s'il y a trois phases, il y a trois photodiodes dans chaque pixel, un noeud de stockage aval partagé, un noeud de stockage 10 amont partagé, et deux noeuds de stockage centraux qu'on peut appeler noeud central aval et noeud central amont. Il y a alors une permutation circulaire de l'utilisation des noeuds de stockage permettant de transférer les charges d'une photodiode dans un sens qui tend à ramener vers un groupe de noeuds qui varie à chaque phase 15 les charges des photodiodes qui voient la même portion d'image au cours de ces phases. P-1 noeuds sont utilisés, un Pième noeud n'est pas utilisé et ce noeud tourne par permutation circulaire. La fonction de transfert de modulation, qui passe de 0,64 à 0,90 lorsqu'on passe d'une phase à deux phases, est encore améliorée et devient 20 0,95 avec trois phases On pourrait utiliser aussi une structure à quatre phases, qui améliore encore la fonction de transfert de modulation, mais cette augmentation est de moins en moins significative au fur et à mesure que le nombre de phases augmente. Avec quatre phases la valeur théorique de la 25 fonction est de 0,97 et l'amélioration n'est donc que d'environ 2%. La figure 9 représente une structure pour trois phases, avec trois photodiodes PPDai, PPDbi, PPDci par pixel de forme généralement carrée. La figure 10 représente, selon le même principe que la figure 4, le schéma de capture d'une image en trois phases PH1a, PH1 b, PH1c, montrant la 30 permutation circulaire de l'amont vers l'aval du noeud non utilisé. La figure 11 représente le chronogramme de fonctionnement en trois phases, avec des signaux de transfert TRA, TRA' et TRA", associés à chacun des trois noeuds de stockage d'un pixel et communs à tous les pixels, des signaux de réinitialisation RST, RST' et RST" associés à chacun des 35 noeuds d'un pixel et communs à tous les pixels, des signaux de sélection de ligne SEL, SEL' et SEL" associés à chacun des noeuds d'un pixel et spécifiques à chaque pixel de 1 à N. Les signaux d'échantillonnage SHR et SHS ne sont pas représentés pour ne pas compliquer la figure ; ils sont synchronisés avec les signaux de sélection de ligne et il faut comprendre qu'il y a deux séries d'échantillonnage et deux séries de conversion faites à chaque phase puisque deux noeuds de stockage sur trois reçoivent des charges de photodiodes adjacentes à chaque phase. Ces échantillonnages se font successivement s'il n'y a qu'un conducteur de colonne. Le signal de conversion CONV représente la commande de conversion simultanée de deux différences de potentiels analogiques. Il est répété à chaque phase, donc avec une périodicité Tp/3. Le signal SHIFT représente l'initialisation des compteurs des circuits de conversion à partir du contenu d'un compteur de rang précédent à la fin du cycle précédent. Il est émis avec la périodicité Tp. Pour chaque phase on a deux signaux de réinitialisation simultanés, le troisième étant inactif et une permutation circulaire lorsqu'on change de phase. De même, on a deux signaux de transfert simultanés et le troisième inactif. En ce qui concerne les signaux de sélection de ligne, ils ne peuvent pas être simultanés s'il n'y a qu'un conducteur de colonne, et dans ce cas ils se succèdent : une série de signaux SEL'i à SEL'N succède à une série SEL1 à SELN. Là encore chaque phase utilise deux séries de signaux, par exemple SEL1 à SELN et SEL'1 à SEL'N, la troisième étant inactive et on effectue pour les autres phases une permutation circulaire. Pour un pixel de rang i lu par un circuit de conversion de rang i : Phase 1 : on réinitialise d'abord le noeud amont et le noeud central amont d'un pixel de rang i ; on échantillonne ligne par ligne les deux potentiels de réinitialisation ; puis on autorise le transfert de charges des photodiodes vers ces deux noeuds (les charges de la photodiode qui est entre les deux noeuds se partagent entre les deux noeuds) ; on échantillonne ligne par ligne les potentiels utiles de ces noeuds ; on convertit simultanément ou successivement deux différences de potentiel dans un circuit de conversion de rang i qui a été préalablement initialisé à partir du pixel précédent qui a vu la même portion d'image ; le noeud central aval est inutilisé et ne reçoit pas de charge. Phase 2 : on réinitialise les deux noeuds centraux ; on 35 échantillonne les deux potentiels de réinitialisation dans le même circuit de conversion qui n'a pas été réinitialisé après la phase 1 ; on autorise ensuite le transfert de charges des photodiodes vers les deux noeuds considérés (les charges des photodiodes adjacentes à ces deux noeuds se partagent) ; on échantillonne et on convertit à nouveau deux différences d'échantillons dans le circuit de conversion ; le noeud amont reste inutilisé. Phase 3 : même chose mais on utilise le noeud central aval et le noeud aval ; le noeud central amont n'est pas utilisé. Le noeud qui n'est pas utilisé subit donc une permutation circulaire. Après la phase 3, on transfère, simultanément pour tous les 10 pixels, les résultats de comptage accumulés dans le convertisseur de rang i vers les compteurs du convertisseur de rang i+1 pour effectuer le cumul nécessaire. Ainsi, au cours de la première phase PH1a, si on considère trois 15 noeuds de stockage adjacents d'indice i : - le niveau de réinitialisation d'un premier noeud de stockage, obtenu à la suite du signal RST est échantillonné dans une capacité d'échantillonnage pendant une première impulsion de sélection SEL; ; - puis le niveau de réinitialisation d'un deuxième noeud, 20 obtenu à la suite du signal RST' simultané avec RST, est échantillonné dans une autre capacité pendant une impulsion de sélection SEL'; ; - puis les niveaux utiles sont stockés (après les impulsions de transfert simultanées TRA et TRA') dans deux autres capacités pendant une autre impulsion SEL; et une autre impulsion SEL'; ; 25 - puis deux conversions analogiques-numériques sont faites à partir des échantillons stockés dans quatre capacités. A la phase suivante, on recommence avec le deuxième et le troisième noeuds de stockage, en utilisant des signaux de réinitialisation RST' et RST" au lieu de RST, RST', des signaux de sélection SEL' et SEL" 30 au lieu de SEL et SEL', des signaux de transfert simultanés TRA' et TRA" au lieu de TRA et TRA', etc. Et de même pour la troisième phase, par permutation circulaire. La réinitialisation des compteurs n'est faite qu'à chaque nouveau cycle périodique de trois phases, ici avant la conversion des charges 35 intégrées pendant la phase PH1a. On remarquera que le capteur d'image selon l'invention a une structure qui peut fonctionner de manière bidirectionnelle, c'est-à-dire qu'on peut inverser le sens de défilement de l'image sans perdre le bénéfice du fonctionnement TDi ; il faut alors prévoir par exemple une inversion des connexions des compteurs, ou encore prévoir d'associer au pixel de rang i le convertisseur de rang N-i. On peut également choisir d'accumuler les charges sur un nombre de pixels n inférieur à N si on le désire. Il faut alors remettre à zéro les compteurs au bout de n périodes et lire le résultat sur la sortie du nième 10 compteur. REVENDICATIONS1. Capteur d'image à défilement et sommation de charges synchronisée avec le défilement relatif entre le capteur et l'image, comprenant N lignes de pixels réparties avec un pas D, chaque pixel de rang i en colonne comprenant une première et une deuxième photodiodes (PPDai, PPDbi) disposées successivement dans le sens du défilement et trois noeuds de stockage de charges séparés des photodiodes par des grilles de transfert de charges, les noeuds de stockage comprenant un noeud central (NDC;) situé entre les deux photodiodes et deux autres noeuds, partagés avec les pixels adjacents, qui sont un noeud aval (NDE;) situé entre la première photodiode du pixel de rang i et la deuxième photodiode du pixel de rang i+1 situé immédiatement en aval du pixel de rang i, et un noeud amont (NDEi_i) situé entre la deuxième photodiode du pixel de rang i et la première photodiode du pixel de rang i-1 situé immédiatement en amont du pixel de rang i, le capteur comprenant encore : - un circuit de conversion analogique-numérique (CONVi) de rang i associé à chaque pixel de rang i ; - des moyens de commande des grilles de transfert et des circuits de conversion pour transférer les charges d'une photodiode vers l'un ou l'autre des noeuds de stockage qui l'encadrent puis les convertir, selon un cycle périodique de période Tp où Tp est le temps de défilement sur une distance égale à un pas des lignes de pixels, avec deux phases telles que : - à la fin d'une première phase les charges des deux photodiodes sont transférées dans le noeud central, ; - à la fin d'une deuxième phase de durée Tp/2, les charges de la première photodiode du pixel de rang i ainsi que les charges de la deuxième photodiode du pixel aval de rang i+1 sont transférées dans le noeud aval, puis les charges présentes dans le noeud aval sont converties dans le circuit de conversion de rang i (CONVi) associé au pixel de rang i ; - des moyens pour accumuler dans le circuit de conversion de rang i les résultats de la ou les conversions effectuées au cours d'un cycle dedeux phases avec le résultat précédemment accumulé dans le circuit de conversion de rang i-1 à la fin du cycle précédent. 2. Capteur d'image selon la revendication 1, caractérisé en ce que le pixel a une forme généralement carrée. 3. Capteur d'image selon l'une des revendication 1 et 2, caractérisé en ce que des moyens de sélection sont prévus pour sélectionner indépendamment l'un de l'autre le noeud central ou le noeud aval afin de lire les charges qui y sont contenues d'autre part, et en ce que à la fin de la première phase, après transfert des charges dans le noeud central, les charges de ce noeud sont converties dans le circuit de conversion de rang i associé au pixel de rang i. 4. Capteur d'image selon l'une des revendications 1 et 2, caractérisé en ce que le noeud central et le noeud aval sont électriquement reliés par un conducteur de manière à constituer un noeud électriquement commun, et en ce que les charges contenues dans le noeud électriquement commun sont converties dans le circuit de conversion de rang i seulement à la fin de la deuxième phase mais pas à la fin de la première phase. 5. Capteur d'image selon la revendication 4, caractérisé en ce que des moyens de réinitialisation du noeud commun sont prévus pour réinitialiser ce noeud au cours de la première phase avant transfert des 25 charges dans le noeud central, mais pas au cours de la deuxième phase. 6. Capteur selon la revendication 1, caractérisé en ce que les circuits de conversion analogique-numérique comportent chacune un compteur dont le contenu est incrémenté proportionnellement à la valeur 30 analogique du signal à convertir, et le contenu du compteur correspondant au pixel de rang i est initialisé, au début d'un cycle périodique de deux phases mais pas entre deux phases du même cycle, à une valeur qui est le résultat accumulé par le compteur du circuit de conversion de rang suivant i- 35 7. Capteur d'image à défilement et sommation de charges synchronisée avec le défilement relatif entre le capteur et l'image, comprenant N lignes de pixels réparties avec un pas D, chaque pixel, de forme généralement carrée, comportant P photodiodes, P entier supérieur à 2, disposées successivement dans le sens du défilement du capteur devant l'image, avec des noeuds de stockage de charge entre les photodiodes du pixel et entre les photodiodes de pixels adjacents d'une même colonne de pixels, avec des grilles de transfert entre les photodiodes et les noeuds de stockage, les noeuds de stockage pouvant être reliés à un conducteur de colonne et à autant de circuits de conversion analogique-numérique qu'il y a de pixels dans une colonne, les grilles de transfert étant commandées de manière à transférer les charges d'une photodiode soit vers un noeud de stockage situé en aval de la photodiode soit vers un noeud situé en amont, selon un cycle périodique de période correspondant à la durée de défilement sur une distance D, le cycle comportant P phases de durées égales, la commande des grilles étant telle qu'à chaque phase il y a un noeud de stockage qui ne reçoit pas de charges des photodiodes et le noeud qui ne reçoit pas de charges est permuté à chaque nouvelle phase selon une permutation circulaire, les charges reçues par les autres noeuds de stockage sont converties en numérique et sont additionnées entre elles sur les différentes phases d'une période et sur N périodes successives en synchronisme avec le défilement.