Brevet FR2980917A1 — publié le 20130405

B11-2381FR 1 Procédé de réalisation d'une liaison traversante électriquement conductrice L'invention concerne les circuits intégrés et plus particulièrement les structures intégrées tridimensionnelles comprenant un assemblage d'au moins deux circuits intégrés assemblés par exemple face avant contre face arrière. Les circuits intégrés comprennent généralement au voisinage de leur face avant un réseau d'interconnexion (« BEOL : Back End Of Line » en langue anglaise) comportant des lignes métalliques. Afin de former une liaison électrique entre des lignes métalliques de deux circuits intégrés assemblés face avant contre face arrière (« back to front » en langue anglaise), on réalise des liaisons traversantes électriquement conductrices, couramment désignées sous l'acronyme anglo-saxon de « TSV : Through Silicon Via ». Ces liaisons peuvent être réalisées avant la réalisation du réseau d'interconnexion du circuit intégré, en formant un pilier conducteur depuis la face avant du circuit intégré s'étendant dans le substrat de silicium, puis en amincissant ce substrat depuis sa face arrière, le pilier débouchant alors sur la nouvelle face arrière. La liaison traversante électriquement conductrice ainsi formée est une liaison de type « TSV Middle » selon un vocable anglo-saxon bien connu de l'homme du métier. Il est également possible de réaliser une liaison traversante électriquement conductrice après la réalisation du réseau d'interconnexion (approche dite « TSV Last »). Afin de réaliser une telle liaison traversante électriquement conductrice, on aminci le substrat de silicium depuis sa face arrière de manière à former une nouvelle face arrière. On forme alors une cavité sur cette face arrière débouchant sur une ligne du réseau d'interconnexion et l'on forme une couche électriquement conductrice sur les parois de la cavité en contact avec ladite ligne et amenant un contact électrique sur la nouvelle face arrière. Lors des étapes d'amincissement permettant la réalisation des liaisons traversantes électriquement conductrices, on assemble les circuits intégrés d'une même plaque semi-conductrice (« wafer » en langue anglaise) avec une plaque formant un support rigide ou une poignée de maintien («handle » en langue anglaise). De manière classique, on fixe la plaque formant un support rigide au moyen d'une colle, contre la face avant des circuits intégrés. Cette face avant peut être recouverte de piliers de cuivre (« copper pillars » en langue anglaise, et il est donc nécessaire d'utiliser une couche de colle recouvrant ces piliers. Après la fixation au moyen d'une colle d'un support rigide, il n'est pas possible de mettre en oeuvre des étapes de fabrication sous des températures élevées, par exemple supérieures à 250° Celsius. En outre, une fois le circuit intégré complété, l'étape de retrait du support rigide peut endommager les circuits intégrés. Il a été proposé de faire glisser vers l'extérieur le support rigide pendant un recuit. Cette solution a pour inconvénient de ne permettre un amincissement des supports semi-conducteur que de l'ordre de 80 micromètres d'épaisseur, et de nécessiter un nettoyage de la couche de colle. Il a également été proposé de d'utiliser un support rigide traversé par une pluralité de cavités à travers lesquelles on fait passer un agent chimique apte à nettoyer la colle pour détacher le support. Cette solution conserve les limitations en température dues à l'utilisation de colle des autres solutions. Selon un mode de mise en oeuvre, il est proposé de former des liaisons traversantes électriquement conductrice sans utiliser de colle pour fixer un support rigide. Selon un aspect, il est proposé un procédé de réalisation d'une liaison traversante électriquement conductrice au sein d'un premier support semi-conducteur ayant une face avant et comportant un substrat de silicium, ledit procédé comprenant : - une formation d'une première couche isolante au dessus de ladite face avant du premier support semi-conducteur, - une réalisation d'une poignée de maintien comprenant au sein d'un support semi-conducteur additionnel rigide, par exemple ayant une épaisseur de l'ordre de plusieurs centaines de micromètres, comportant une couche intermédiaire semi-conductrice une formation de part et d'autre de ladite couche intermédiaire semi-conductrice d'une région poreuse et d'une couche isolante additionnelle, - un collage direct de ladite première couche isolante et de ladite couche isolante additionnelle, - un amincissement du substrat de silicium dudit premier support semi-conducteur de manière à former une face arrière opposée à ladite face avant, ladite liaison traversante électriquement conductrice étant réalisée depuis ladite face arrière postérieurement à l'étape d'amincissement (« TSV last ») ou depuis ladite face avant préalablement à l'étape d'amincissement (« TSV Middle » ou « TSV First »), ladite liaison électrique débouchant alors après amincissement sur ladite face arrière. Ainsi, en formant la première couche isolante et la couche isolante additionnelle, on peut mettre en oeuvre un collage direct, c'est- à-dire un collage moléculaire, de ces deux couches et ne pas utiliser de colle pour fixer un support rigide, c'est-à-dire ladite poignée de maintien. La formation de ladite région poreuse peut comprendre : - une implantation d'atomes dopants dans ledit support additionnel rigide de manière à former une région enfouie dopée d'un côté de ladite couche intermédiaire semi-conductrice, - une formation d'au moins une cavité traversant ladite couche intermédiaire semi-conductrice et débouchant dans ladite région enfouie dopée, - une formation de pores dans ladite région enfouie dopée par un procédé électrochimique. Ladite au moins une cavité permet d'obtenir un accès à la région enfouie dopée pour mettre en oeuvre le procédé électrochimique. Au sein d'une solution électrolytique (comportant par exemple de l'acide fluorhydrique), on peut, au moyen d'un contact électrique en bordure du support additionnel rigide, faire passer un courant et obtenir une porosification de la région enfouie dopée. Lors de la réalisation d'une liaison traversante électriquement conductrice de type « TSV Middle » ou « TSV First », on peut réaliser ladite liaison traversante électriquement conductrice préalablement à ladite étape d'amincissement en formant un pilier conducteur s'étendant dans le substrat de silicium du premier support depuis le voisinage de la face avant du support semi-conducteur. L'étape d'amincissement permettra alors d'atteindre le fond du pilier. On peut assembler ladite face arrière du premier support d'où débouche ladite liaison traversante électriquement conductrice avec une face avant d'un deuxième support semi-conducteur, les premiers et deuxièmes supports semi-conducteurs formant une structure intégrée tridimensionnelle. Le procédé peut comprendre une fracture de ladite région poreuse de façon à séparer d'une part la couche résiduelle semiconductrice, la couche isolante additionnelle collée à la couche isolante du premier support, et d'autre part le reste du support additionnel rigide. On peut facilement fracturer la couche poreuse pour retirer le support additionnel rigide. Ainsi, on n'a pas utilisé de procédé chimique pour retirer une colle. Par ailleurs, le support additionnel rigide peut être réutilisé pour mettre en oeuvre un autre procédé de réalisation d'une liaison traversante électriquement conductrice. Le premier support semi-conducteur peut comprendre un réseau d'interconnexion, par exemple de type « BEOL », situé au voisinage de sa face avant et l'on forme un pilier conducteur depuis une ligne métallique de ce réseau d'interconnexion traversant la couche isolante du premier support et la couche isolante additionnelle et saillant d'une face libre du premier support opposée à ladite face arrière du premier support. Le deuxième support semi-conducteur peut être situé au sein d'une plaque semi-conductrice (« wafer » en langue anglaise). Le premier support peut être situé préalablement à l'étape d'assemblage avec ledit deuxième support au sein d'une plaque semi conductrice, de type « wafer » découpée pour ladite étape d'assemblage, on forme alors un assemblage de type « die to wafer » selon une expression anglo-saxonne bien connue de l'homme du métier. Il est également possible de ne pas découper la plaque semiconductrice et d'assembler deux plaques, par exemple lors d'un assemblage de type « wafer to wafer » selon une expression anglo- saxonne bien connue de l'homme du métier. D'autres avantages et caractéristiques de l'invention apparaîtront à l'étude de la description détaillée de modes de mise en oeuvre, pris à titre d'exemples non limitatifs et illustrés par les dessins annexés sur lesquels : - les figures 1A, 1B, 1C, 1D et 2 à 8 illustrent différents modes de mise en oeuvre d'un procédé selon l'invention. En se référant aux figures 1A, 1B, 1C et 1D, on va décrire les étapes de réalisation d'une poignée de maintien au sein d'un support rigide SR. Le support rigide SR peut être par exemple une plaque semi-conductrice (« wafer ») comportant du silicium, et son épaisseur peut être de l'ordre de plusieurs centaines de micromètres, par exemple 700 micromètres. En outre, on peut utiliser une plaque de silicium ayant un dopage de type n (produisant un excès d'électrons). Une étape d'implantation d'atomes, par exemple de bore, peut être mise en oeuvre depuis la face FAA du support SR (figure 1B). Les paramètres de cette étape d'implantation (énergie, température, durée...) sont choisis pour obtenir une région enfouie dopée RED sous une couche semi-conductrice intermédiaire SCI ayant une épaisseur de l'ordre de 20 micromètres. Des cavités CVR, ici représentées au nombre de deux, sont ensuite réalisées lors d'une étape de photolithographie dans laquelle une résine RESR est ouverte pour former les cavités CVR qui traversent la couche SCI et débouchent dans la région enfouie dopée RED. Ces cavités CVR peuvent avoir une largeur de l'ordre de 10 micromètres. Comme illustré sur la figure 1C, on peut retirer la résine RESR, afin de former, au moyen des cavités, une région poreuse dans le support SR. Un procédé électrochimique est mis en oeuvre à travers les cavités CVR, et le silicium de la région enfouie dopée RED (dopée p) est transformée plus rapidement que le reste du support SR en silicium poreux. On peut ensuite former une couche isolante additionnelle ISOA, par exemple en dioxyde de silicium (SiO2), au dessus de la couche semi-conductrice intermédiaire SCI, par exemple au moyen d'une étape de dépôt chimique en phase vapeur (« PVD : Physical Vapor Deposition » en langue anglaise). La couche isolante additionnelle ISOA peut avoir une épaisseur de l'ordre de 500 nanomètres. Sur la figure 2, on a représenté un support semi-conducteur SC1, par exemple situé au sein d'une plaque de type « wafer ». Le support SC1 comporte une face avant FA1 disposée ici au dessus d'une région comportant des composants COMPl. Une telle région COMP1 est bien connue de l'homme du métier sous l'acronyme anglo-saxon de « FEOL : Front End Of Line » et comporte par exemple des transistors TR. Au dessus de sa face avant FA1, on a réalisé un réseau d'interconnexion ITX1, par exemple un réseau de type « BEOL », comportant une pluralité de lignes métalliques et de vias, et notamment une ligne LM1, par exemple située sur le niveau de métallisation le plus haut, et une ligne LM11, par exemple située sur le niveau de métallisation le plus bas du réseau d'interconnexion ITX1. Après la formation de la région COMP1 et préalablement à la réalisation du réseau d'interconnexion ITX1, on a réalisé un pilier conducteur PC, comportant du cuivre, depuis la face avant FA1, traversant la région COMP1 et s'étendant dans le substrat SUBI, par exemple un substrat en silicium, du support SC1. La ligne métallique LM11 sera réalisée au dessus et en contact électrique avec le pilier PC. Le pilier PC est partiellement encapsulé dans une couche isolante ISOP et une couche ACC, par exemple comportant du tantale, du nitrure de tantale (TaN) et du cuivre, ces matériaux étant déposés par des étapes de dépôt chimique en phase vapeur (« PVD : Physical Vapor Deposition » en langue anglaise), et la couche ACC permet d'empêcher la diffusion du cuivre dans le silicium et de permettre l'accroche du cuivre qui remplira le pilier PC. Le pilier PC peut avoir par exemple une hauteur hp de l'ordre de 15 micromètres et une largeur lp de l'ordre de 3 micromètres. Les lignes métalliques et les vias du réseau d'interconnexion ITX1 sont encapsulées dans une région isolante ISOS1, par exemple en dioxyde de silicium, dont la face libre FISO1 est destinée à être collée à une face libre FISOA de la couche isolante additionnelle représentée sur la figure 1D. Ainsi, comme illustré sur la figure 3, les faces FISO1 et FISOA sont collées directement, c'est-à-dire sans apport de matière adhésive. Des étapes préalables d'aplanissement et de préparation de surface peuvent avoir été mises en oeuvre afin de faciliter un tel collage. On notera que ce collage est facilité par l'utilisation d'un même matériau pour la couche ISOA et la région ISOS1, par exemple du dioxyde de silicium. Une fois ces deux couches collées, le support rigide SR et le premier support semi-conducteur SC1 forment un semble suffisamment rigide pour permettre l'amincissement d'un des deux supports assemblés. Ainsi, comme illustré sur la figure 4, on peut amincir le substrat SUBI du premier support semi-conducteur SC1. Cet amincissement est mis en oeuvre depuis la face opposée à ladite face avant FISO1 et permet d'atteindre le fond du pilier conducteur PC. Le pilier PC débouche alors sur une face FB1. On a également formé, au voisinage de cette face FB1, une couche de passivation PAS1, comportant par exemple du dioxyde de silicium. Une ligne métallique, couramment appelée ligne de redistribution RDL1, est réalisée sur la face FB1, en contact électrique avec le pilier PC, au dessus d'une couche ACCB1 formant une barrière et une couche d'accroche. En contact avec la ligne de redistribution RDL1, on a réalisé un pilier CPU de type « copper pillar » comprenant un tronc de cuivre CUl et à son extrémité libre une couche d'un alliage à basse température de fusion SAC1, par exemple une couche comportant un alliage étain- argent-cuivre. En outre, on a formé une couche de polymère UF, par exemple une couche de résine du type « pre-applied underfill », selon un vocable anglais bien connu de l'homme du métier. On notera que le pilier conducteur PC débouchant sur la face FB1 forme alors une liaison traversante électriquement conductrice. En outre, il est également possible de former une liaison traversante électriquement conductrice de type « TSV last » en contact électrique avec la ligne LM11 après l'amincissement du substrat SUBI. Lors d'un assemblage de type « die to wafer », une étape de découpe du premier support SC1 peut être mise en oeuvre. On peut ensuite assembler le premier support SC1 (éventuellement découpé) avec un deuxième support semi-conducteur SC2, comme illustré sur la figure 5. Le support SC2 comprend ici un réseau d'interconnexion ITX2, un substrat SUB2, et un pilier de cuivre CU2 en contact électrique avec une ligne du réseau d'interconnexion ITX2. Le pilier de cuivre CU2 est saillant d'une face libre du support SC2 et il est assemblé avec le pilier CPU du support SC1. La couche d'alliage à basse température de fusion SAC1 permet, après fusion, d'obtenir un contact électrique entre le pilier CU2 et le pilier de type « copper pillar » CPIl. Un tel assemblage correspond à un assemblage eutectique. La couche de polymère UF comble l'espace entre les deux supports semi-conducteurs SC1 et SC2. Une fois l'assemblage mis en oeuvre, on peut retirer une partie du support rigide SR (figure 6). A cet effet, on peut former une fracture au sein de la région poreuse RP, par exemple en insérant une lame dans cette région. La structure poreuse de cette région va permettre de propager la fracture et de séparer d'une part le reste du support rigide SR, et d'autre part la couche semi-conductrice intermédiaire SCI, la couche isolante additionnelle ISOA, et les deux supports semi-conducteurs assemblés SC1 et SC2. La formation d'une fracture permet de ne pas mettre en oeuvre d'étapes de retrait d'une colle. On peut alors former un contact électrique au voisinage de la face avant du premier support semi-conducteur SC1. Comme illustré sur la figure 7, on peut déposer une résine RESF1 sur la couche intermédiaire semi-conductrice SCI apte à combler les cavités CVR et à permettre la passivation de la couche SCI, puis on peut mettre en oeuvre une étape de photolithographie pour former une cavité CVRES1, par exemple au dessus de la ligne métallique LM1. Ensuite, comme illustré sur la figure 8, on peut graver depuis la cavité CVRES1, la couche SCI, la couche isolante additionnelle ISOA et au moins une partie de la région isolante ISOS1, la cavité CVRES1 débouchant alors sur la ligne LM1. Afin de former un pilier conducteur permettant de raccorder la structure intégrée tridimensionnelle formée par les deux supports SC1 et SC2 assemblés, une couche d'isolation ISOP1 et une couche d'accroche et de barrière ACCP1 sont formés sur les parois de la cavité CVRES1 et sur la couche de résine RESF1, la couche d'isolation ISOP1 étant retirée du fond de la cavité CVRES1. Une couche de résine RESF11 est ensuite formée pour permettre la formation d'un pilier de cuivre de type « copper pillar » en contact électrique avec la ligne LM1. Comme illustré sur la 9, un pilier de cuivre de type CPI1 1 est formé par exemple par une étape de dépôt électrochimique dans laquelle du cuivre sera déposé dans la cavité CVRES1 et comblera cette cavité jusqu'à remplir la cavité formée dans la résine RESF11. Une couche d'alliage à basse température de fusion SAC11 est également formée à l'extrémité libre du pilier CPI1 1, par exemple pour permettre la mise en oeuvre d'un assemblage « flip chip » selon un vocable anglo-saxon bien connu de l'homme du métier. On obtient une structure intégrée tridimensionnelle comprenant les deux supports semi-conducteurs assemblés SC1 et SC2, et l'étape d'amincissement du premier support SC1 n'a pas nécessité d'utilisation d'une colle pour la fixation du support rigide. En outre, la structure présentée sur la figure 9 peut correspondre à un assemblage dit « wafer to wafer », on va maintenant décrire une variante de l'invention dans laquelle l'assemblage est un assemblage de type « die to wafer » en se référant à la figure 10. Sur cette figure, le premier support semi-conducteur SC1 a été découpé préalablement à l'étape d'assemblage avec le deuxième support semi-conducteur SC2. Une résine RID, couramment désignée sous le vocable anglo-saxon de « polymer interdie filler », permet de combler l'espace entre les différentes parties du premier support SC1 ayant été découpées. En outre, le retrait du support rigide SR par fracture a été mis en oeuvre après les étapes de découpage et d'assemblage. REVENDICATIONS1. Procédé de réalisation d'une liaison traversante électriquement conductrice au sein d'un premier support semi- conducteur (SC1) ayant une face avant (FA1) et comportant un substrat de silicium (SUBI), ledit procédé comprenant : - une formation d'une première couche isolante (ISOS1) au dessus de ladite face avant du premier support semi-conducteur, - une réalisation d'une poignée de maintien comprenant au sein d'un support semi-conducteur additionnel rigide (SR) comportant une couche intermédiaire semi-conductrice (SCI) une formation de part et d'autre de ladite couche intermédiaire semi-conductrice d'une région poreuse (RP) et d'une couche isolante additionnelle (ISOA), - un collage direct de ladite première couche isolante et de ladite couche isolante additionnelle, - un amincissement du substrat de silicium dudit premier support semi-conducteur de manière à former une face arrière (FB1) opposée à ladite face avant, ladite liaison traversante électriquement conductrice étant réalisée depuis ladite face arrière postérieurement à l'étape d'amincissement ou depuis ladite face avant préalablement à l'étape d'amincissement, ladite liaison électrique débouchant alors après amincissement sur ladite face arrière. 2. Procédé selon la revendication 1, dans lequel la formation de ladite région poreuse (RP) comprend : - une implantation d'atomes dopants dans ledit support additionnel rigide de manière à former une région enfouie dopée (RED) d'un côté de ladite couche intermédiaire semi-conductrice, - une formation d'au moins une cavité (CVR) traversant ladite couche intermédiaire semi-conductrice et débouchant dans ladite région enfouie dopée, - une formation de pores dans ladite région enfouie dopée par un procédé électrochimique. 3. Procédé selon la revendication 1 ou 2, dans lequel on réalise ladite liaison traversante électriquement conductrice préalablement à ladite étape d'amincissement en formant un pilier conducteur (PC) s'étendant dans le substrat de silicium du premier support depuis le voisinage de la face avant du support semi-conducteur. 4. Procédé selon l'une quelconque des revendications précédentes, dans lequel on assemble ladite face arrière du premier support d'où débouche ladite liaison traversante électriquement conductrice avec une face avant d'un deuxième support semi- conducteur (SC2), les premiers et deuxièmes supports semi- conducteurs formant une structure intégrée tridimensionnelle 5. Procédé selon l'une quelconque des revendications précédentes, comprenant en outre une fracture de ladite région poreuse (RP) de façon à séparer d'une part la couche résiduelle semi- conductrice, la couche isolante additionnelle collée à la couche isolante du premier support, et d'autre part le reste du support additionnel rigide. 6. Procédé selon la revendication 5, dans lequel le premier support semi-conducteur comprend un réseau d'interconnexion (ITX1) situé au voisinage de sa face avant et l'on forme un pilier conducteur (CPI11) depuis une ligne métallique de ce réseau d'interconnexion traversant la couche isolante du premier support et la couche isolante additionnelle et saillant d'une face libre du premier support opposée à ladite face arrière du premier support. 7. Procédé selon l'une des revendications 4 à 6, dans lequel ledit deuxième support semi-conducteur (SC2) est situé au sein d'une plaque semi-conductrice. 8. Procédé selon la revendication 7, dans lequel ledit premier support est situé préalablement à l'étape d'assemblage avec ledit deuxième support au sein d'une plaque semi-conductrice découpée pour ladite étape d'assemblage.