Brevet FR2980037A1 — publié le 20130315

B11-2305FR 1 Procédé d'assemblage de circuits intégrés et structure intégrée tridimensionnelle correspondante L'invention concerne les circuits intégrés et plus particulièrement les structures intégrés tridimensionnelles comprenant un assemblage d'au moins deux circuits intégrés. De manière classique, on peut former des liaisons électriques entre deux circuits intégrés en formant un ensemble de piliers de cuivre entre ces circuits intégrés. Ces piliers de cuivre, généralement désignés par l'homme du métier sous le vocable anglo-saxon de « copper pillars » et également de « copper post », sont disposés entre les circuits intégrés et l'espace restant entre les deux circuits intégrés est généralement comblé par une résine du type « pre-applied underfill » selon un vocable anglo-saxon bien connu de l'homme du métier. On obtient alors une structure intégrée tridimensionnelle dans laquelle les lignes métalliques des circuits intégrés sont reliés par un ensemble de piliers et également par des liaisons traversantes électriquement conductrices (« TSV : Through Silicon Via » selon un vocable anglo-saxon bien connu de l'homme du métier) permettant d'amener des contacts électrique sur les faces arrières des circuits intégrés. Un tel procédé d'assemblage de deux circuits intégrés peut comprendre une formation au sein d'un premier circuit intégré de liaisons traversantes dites « TSV middle » après la formation des composants formant la partie bien connue de l'homme du métier sous l'acronyme anglo-saxon de « FEOL : Front End of Line », une formation de piliers de type « copper pillar » sur la face avant de ce circuit intégré, un amincissement de ce premier circuit intégré (comprenant une fixation d'un support formant une poignée de maintien par collage), une formation de piliers de type « copper post sur la face arrière du circuit intégré en contact avec des liaisons traversantes, un assemblage des piliers de type « copper post » avec des piliers de type « copper pillar » disposés sur la face avant d'un deuxième circuit intégré. Un tel procédé a notamment pour inconvénient de nécessiter une fixation d'une poignée de maintient au dessus de piliers hauts (de type « copper pillars ») et de comprendre une étape d'assemblage dans laquelle l'alignement est difficile à réaliser. En outre, les liaisons traversantes dites « TSV middle » de ces structures ont des hauteurs initiales de l'ordre de 50 micromètres pour une largeur par exemple de l'ordre de 6 micromètres, leur remplissage par un matériau conducteur est difficile à mettre en oeuvre et est généralement couteux. Selon un mode de mise en oeuvre et de réalisation, il est proposé de simplifier l'assemblage de deux circuits intégrés. Selon un aspect, il est proposé un procédé d'assemblage d'un premier circuit intégré et d'un deuxième circuit intégré ayant chacun une face avant et une face arrière, le procédé comprenant : - un collage direct de la face arrière du premier circuit intégré et de la face avant du deuxième circuit intégré, - une formation d'au moins un pilier électriquement conducteur traversant le premier circuit intégré depuis la face avant du premier circuit intégré, par exemple la face obtenue après la réalisation de la partie dite « FEOL », et débouchant sur une ligne métallique du deuxième circuit intégré. On forme ainsi une liaison traversante, non pas dans un seul circuit intégré, mais dans un assemblage de circuits intégrés. Cette liaison traversante peut être réalisée après la partie « FEOL » du premier circuit intégré et traverse ce circuit intégré jusqu'à atteindre une ligne métallique du deuxième circuit intégré. Par ailleurs, l'utilisation d'un collage direct, ou collage moléculaire, permet d'assembler les deux circuits intégrés sans apport de matière adhésive et sans utilisation d'une résine comblant l'espace entre les deux circuits intégrés. L'alignement des deux circuits intégrés est par ailleurs facilité. Avantageusement, le procédé comprend en outre préalablement à l'étape de collage un amincissement du premier circuit intégré et une formation d'une région isolante, par exemple en dioxyde de silicium, s'étendant dans le premier circuit intégré et débouchant sur ladite face arrière à coller. L'étape de collage direct comprend alors un collage de dioxyde de silicium contre du dioxyde de silicium, plus facile à mettre en oeuvre qu'un collage de silicium contre du dioxyde de silicium. La formation dudit pilier traversant peut être suivie d'une formation d'au moins une ligne du premier niveau de métallisation du premier circuit intégré au dessus et en contact électrique avec ledit pilier traversant. Le procédé peut comprendre en outre une réalisation d'un réseau d'interconnexion au dessus de la face avant du premier circuit intégré et une réalisation d'un pilier électriquement conducteur saillant d'une face non assemblée du premier circuit intégré en contact électrique avec au moins une ligne du réseau d'interconnexion. Ce réseau d'interconnexion correspond à l'ensemble couramment désigné par l'homme du métier sous l'acronyme anglo-saxon de « BEOL : Back End Of Line ». Le pilier saillant est réalisé sur une face non assemblée, par exemple au dessus du niveau de métallisation le plus élevé du premier circuit intégré. Selon un autre aspect, il est proposé une structure intégrée tridimensionnelle comprenant un assemblage d'un premier circuit intégré et d'un deuxième circuit intégré, dans lequel la face arrière du premier circuit intégré est collée directement à la face avant du deuxième circuit intégré et comprenant au moins un pilier électriquement conducteur traversant le premier circuit intégré depuis le voisinage de la face avant du premier circuit intégré et débouchant sur une ligne métallique du deuxième circuit intégré. La structure peut comprendre une région isolante au voisinage de l'interface entre les deux circuits intégrés traversée par ledit pilier traversant Le pilier traversant débouche en outre sur une ligne métallique disposée au sein du premier niveau de métallisation du premier circuit intégré. Le premier circuit intégré peut comprendre un réseau d'interconnexion au dessus du pilier traversant et au moins un pilier électriquement conducteur saillant d'une face non assemblée du premier circuit intégré en contact électrique avec au moins une ligne du réseau d'interconnexion. D'autres avantages et caractéristiques de l'invention apparaîtront à l'étude de la description détaillée de modes de mise en oeuvre et de réalisation, pris à titre d'exemples non limitatifs et illustrés par les dessins annexés sur lesquels : - les figures 1 à 8 illustrent schématiquement différentes étapes d'un mode de mise en oeuvre d'un procédé et un mode de réalisation d'une structure intégrée tridimensionnelle selon l'invention. Sur la figure 1, on a représenté un premier circuit intégré CIl comportant un substrat SUB, par exemple en silicium, et une partie comportant des composants du type « FEOL » comprenant notamment des transistors TR. Les transistors TR sont encapsulés dans une région isolante PMD, bien connue de l'homme du métier sous le vocable anglo-saxon de « pre-metal dielectric ». Une région CA est formée au dessus de la région isolante PMD. La région CA peut comprendre une couche de dioxyde de silicium (SiO2) et également une couche d'arrêt de polissage mécano-chimique. On notera que la partie du type « FEOL » est disposée de manière classique au voisinage de la face avant du circuit intégré CIl. Sur la figure 2, on a représenté le circuit intégré CIl après un assemblage d'un support formant une poignée de maintien PM contre la région CA, au moyen d'une colle temporaire CO. La colle temporaire CO est déposée sur une surface plane, contrairement à la colle utilisée dans l'art antérieure qui est déposée sur une surface comprenant des piliers de type « copper pillars », la fixation de la poignée est donc facilitée. La poignée de maintien PM peut être par exemple une plaque semi-conductrice d'une épaisseur de l'ordre de plusieurs centaines de micromètres. On peut ainsi amincir le circuit intégré CIl, comme illustré sur la figure 3. Le substrat SUB a été aminci au moyen par exemple d'étapes de polissage mécaniques et/ou mécano-chimiques, et la poignée de maintien PM permet de rigidifier l'ensemble formé par le circuit intégré CIl et cette poignée PM. On peut ainsi amincir le substrat SUB jusqu'à une épaisseur de l'ordre de la quinzaine de micromètres. On peut ensuite déposer une couche de dioxyde de silicium par exemple par un dépôt chimique en phase vapeur de dioxyde de silicium pour former une couche OX ayant une épaisseur de l'ordre du micromètre. La face inférieure de la couche OX, opposée à l'interface substrat SUB/couche OX, forme alors la face arrière BF1 du circuit intégré CIl. Comme illustré sur la figure 4, on peut assembler le circuit intégré CIl avec un deuxième circuit intégré Cl2. Plus précisément, la face arrière BF1 du circuit intégré CIl est assemblée avec la face avant FF2 du circuit intégré Cl2. La face avant du circuit intégré Cl2 est la face supérieure libre d'un réseau d'interconnexion ITX2 du type « BEOL ». Ce réseau d'interconnexion ITX2 comprend notamment une ligne métallique LM2, ici disposée sur le niveau de métallisation le plus haut du réseau d'interconnexion ITX2. Le circuit intégré Cl2 comporte en outre un substrat SUB2, par exemple en silicium. Sur la figure 5, on a représenté les circuits intégrés CIl et Cl2 après une étape de retrait de la poignée PM et de la colle temporaire CO. Une étape de nettoyage peut être mise en oeuvre sur la région CA. Comme illustré sur la figure 6, un pilier électriquement conducteur PC est réalisé de manière à former une liaison électrique entre le circuit intégré CIl et le circuit intégré Cl2. Afin de former le pilier PC, une cavite a ete formée depuis la face libre de la région CA de manière à traverser la région CA, la couche PMD, le substrat SUB aminci, la couche OX, l'interface IF, et une partie du réseau d'interconnexion ITX2 de manière à déboucher sur la ligne métallique LM2, on comble alors la cavité par du cuivre au moyen d'une étape de dépôt électrochimique utilisant une couche d'accroche ACC. La couche d'accroche ACC peut comporter des couches de nitrure de tantale (TaN), de tantale, et de cuivre afin d'obtenir une barrière de diffusion du cuivre et une couche conductrice en cuivre permettant de mettre en oeuvre un dépôt électrochimique. La couche d'accroche ACC peut être réalisée au moyen d'étapes de dépôt chimique en phase vapeur (« PVD : Physical Vapour Deposion » en langue anglaise). La région CA est retirée au cours de ces étapes et l'on peut ensuite former des lignes métalliques du premier niveau de métallisation Ml du circuit intégré CIl, notamment la ligne LM1 au dessus et en contact avec le pilier conducteur PC. Le pilier PC peut avoir une largeur LP par exemple de l'ordre de 3 micromètres, et une profondeur PP par exemple de l'ordre de 15 micromètres (suffisante pour rejoindre la ligne métallique LM2). Ces dimensions permettent de faciliter le remplissage par du cuivre du pilier PC. En outre, les dimensions des liaisons dites « TSV Middle » peuvent être de manière classique une largeur de 6 micromètres pour une hauteur de 50 micromètres, et l'étape de dépôt électrochimique permettant de former une telle liaison sera plus longue et plus couteuse que l'étape de dépôt électrochimique permettant de former le pilier PC. On peut ensuite réaliser, au dessus du premier niveau de métallisation Ml du circuit intégré CIl contenant la ligne métallique LM1, un réseau d'interconnexion ITX1 du type « BEOL ». Le réseau d'interconnexion ITX1 comprend ici quatre niveaux de métallisation Ml, M2, M3 et M4 interconnectés par des vias. Bien entendu, le circuit intégré CIl peut comporter un nombre plus élevé de niveaux de métallisations. Afin de connecter les circuits intégrés CIl et Cl2 par exemple dans un assemblage de type « flip chip » selon un vocable anglo-saxon bien connu de l'homme du métier, un pilier de cuivre de type « copper pillar » peut être réalisé au dessus du réseau d'interconnexion ITX1. Ainsi, un plot d'aluminium ALU est réalisé au dessus du niveau de métallisation M4 de manière à être en contact électrique avec au moins une ligne de ce niveau de métallisation M4. La face avant FF1 du circuit intégré CIl est également passivée par une couche PAS comportant par exemple du dioxyde de silicium ouverte au moins au niveau du plot d'aluminium ALU. Une couche d'accroche ACCP est également réalisée au dessus de la couche de passivation PAS et une couche de résine RES déposée au dessus de la couche d'accroche ACCP. Une cavité CVP est formée dans la résine RES au voisinage du plot d'aluminium. Une étape de dépôt électrochimique peut ainsi être mise en oeuvre pour former un pilier de type « copper pillar » dans la cavité CVP. Sur la figure 8, on a représenté les circuits intégrés CIl et Cl2 assemblés de manière à former une structure intégré tridimensionnelle STR comportant un pilier CPP de type « copper pillar » formé au dessus du plot d'aluminium ALU. La couche de résine RES a été retirée et la couche d'accroche ACCP a été retiré sauf sous le pilier CPP. Le pilier CPP comporte de manière classique une portion de cuivre CU et à son extrémité libre une couche d'un alliage à basse température de fusion SAC, par exemple un alliage étain-argent- cuivre. On peut également scier les plaques comportant les circuits intégrés CIl et Cl2 de manière à obtenir des assemblages individuels. On obtient une structure intégré tridimensionnelle STR comprenant un assemblage d'un premier circuit intégré CIl et d'un deuxième circuit intégré Cl2, dans lequel la face arrière BF1 du premier circuit intégré est collée directement à la face avant FF2 du deuxième circuit intégré et comprenant au moins un pilier électriquement conducteur PC traversant le premier circuit intégré depuis le voisinage de la face avant du premier circuit intégré, c'est-à- dire au voisinage du réseau d'interconnexion ITX1, et débouchant sur une ligne métallique LM2 du deuxième circuit intégré Cl2. La structure comprend en outre une région isolante, la couche OX au voisinage de l'interface IF entre les deux circuits intégrés. Le pilier PC débouche en outre sur une ligne métallique LM1 disposée au sein du premier niveau de métallisation Ml du premier circuit intégré CIl. Le premier circuit intégré comprend un réseau d'interconnexion au dessus du pilier traversant PC et au moins un pilier électriquement conducteur CPP saillant d'une face non assemblée du premier circuit intégré Cil en contact électrique avec au moins une ligne du réseau d'interconnexion ITX1. Selon un aspect, on obtient un procédé d'assemblage de circuits intégrés ne nécessitant pas de formation de piliers de cuivre entre les circuits intégrés encapsulés dans une résine, ce qui permet de simplifier l'assemblage et d'en réduire le coût. La fixation de la poignée de maintien PM est simplifiée, cette poignée étant fixée sur une surface plane. Selon un autre aspect, le collage direct permet de faciliter l'alignement des circuits intégrés et le collage permet d'obtenir un assemblage plus robuste que lorsque des piliers de cuivre sont assemblés entre les circuits intégrés. Selon encore un autre aspect, les dimensions des piliers traversant, plus petites que celles des liaisons de type « TSV middle », permettent d'obtenir des piliers plus faciles et plus rapide à former, et également d'augmenter la densité de piliers. REVENDICATIONS1. Procédé d'assemblage d'un premier circuit intégré (CIl) et d'un deuxième circuit intégré (Cl2) ayant chacun une face avant et une face arrière, le procédé comprenant : - un collage direct de la face arrière (BF1) du premier circuit intégré et de la face avant (FF2) du deuxième circuit intégré, - une formation d'au moins un pilier électriquement conducteur (PC) traversant le premier circuit intégré depuis la face avant du premier circuit intégré et débouchant sur une ligne métallique (LM2) du deuxième circuit intégré. 2. Procédé selon la revendication 1, comprenant en outre préalablement à l'étape de collage un amincissement du premier circuit intégré et une formation d'une région isolante (OX) s'étendant dans le premier circuit intégré et débouchant sur ladite face arrière (BF1) à coller. 3. Procédé selon la revendication 1 ou 2, dans lequel la formation dudit pilier traversant est suivie d'une formation d'au moins une ligne (LM1) d'un premier niveau de métallisation (Ml) du premier circuit intégré au dessus et en contact électrique avec ledit pilier traversant (PC). 4. Procédé selon l'une quelconque des revendications précédentes, comprenant en outre une réalisation d'un réseau d'interconnexion (ITX1) au dessus de la face avant du premier circuit intégré et une réalisation d'un pilier électriquement conducteur saillant d'une face non assemblée du premier circuit intégré en contact électrique avec au moins une ligne du réseau d'interconnexion. 5. Structure intégrée tridimensionnelle comprenant un assemblage d'un premier circuit intégré (CIl) et d'un deuxième circuit intégré (Cl2), dans lequel la face arrière (BF1) du premier circuit intégré est collée directement à la face avant (FF2) du deuxième circuit intégré et comprenant au moins un pilier électriquement conducteur (PC) traversant le premier circuit intégré depuis levoisinage de la face avant du premier circuit intégré et débouchant sur une ligne métallique (LM2) du deuxième circuit intégré. 6. Structure selon la revendication 5, comprenant une région isolante (OX) au voisinage de l'interface entre les deux circuits intégrés traversée par ledit pilier traversant (PC). 7. Structure selon la revendication 5 ou 6, dans laquelle le pilier traversant débouche en outre sur une ligne métallique (LM1) disposée au sein du premier niveau de métallisation (Ml) du premier circuit intégré 8. Structure selon l'une quelconque des revendications 5 à 7, dans laquelle le premier circuit intégré comprend un réseau d'interconnexion (ITX1) au dessus du pilier traversant et au moins un pilier électriquement conducteur (CPP) saillant d'une face non assemblée du premier circuit intégré en contact électrique avec au moins une ligne du réseau d'interconnexion (ITX1).