Brevet FR2967797A1 — publié le 20120525

B10-3109FR 1 Système et procédé d'alimentation d'un composant par exemple un processeur L'invention concerne les composants électroniques et notamment leur alimentation. Elle s'applique particulièrement mais non limitativement à l'alimentation d'un processeur. Un processeur est un composant capable d'exécuter de nombreuses opérations. Pour cela il est notamment nécessaire de l'alimenter avec une tension d'alimentation et de lui envoyer un signal d'horloge qui définit sa cadence. Au cours de son fonctionnement opérationnel, il existe des périodes de temps au cours desquelles le processeur n'est plus utilisé. I1 peut être alors avantageux de définir des périodes de veille correspondant aux périodes au cours desquelles le processeur n'est plus utilisé. Pendant ces périodes de veille on n'enverra plus de signal d'horloge au processeur. Ainsi, le processeur n'exécutera plus d'opération, « le temps sera figé ». Cela étant, le processeur continue d'être alimenté avec la tension d'alimentation. Cela induit des courants de fuites qui peuvent être importants. A terme, ces courants peuvent avoir un impact sur la consommation du processeur. Pour faire baisser les courants de fuite il est possible au cours de ces périodes de veille de baisser la tension d'alimentation. Cela étant le passage d'une période normale à une période de veille risque de prendre un temps assez important. De même le passage de la période de veille à une période de fonctionnement normal peut prendre un temps assez important avec pour conséquence une attente du fonctionnement du processeur. D'autre part, la tension d'alimentation ne doit pas baisser en deçà d'une tension appelée tension de rétention VRET. En effet, si le processeur ne reçoit pas une tension d'alimentation supérieure ou égale à la tension de rétention alors il perd toutes les données qu'il avait stockées dans ses registres internes. Selon un mode de mise en oeuvre et de réalisation il est proposé de réduire la consommation du processeur, en particulier en mode de veille, tout en permettant une conservation des données du processeur. Le processeur est un composant électronique ayant une capacité interne inhérente à sa structure semi conductrice. Les inventeurs ont observé qu'il était possible d'utiliser cette capacité interne dans la gestion de l'alimentation du processeur. En effet, cette capacité interne permet au processeur de conserver à ses bornes une tension résiduelle après une interruption de son alimentation. I1 est ainsi proposé selon un mode de mise en oeuvre et de réalisation, un système et un procédé d'alimentation qui utilisent la tension résiduelle pour optimiser la consommation du processeur au cours des périodes de veille. I1 est également proposé selon un mode de mise en oeuvre et de réalisation, un système avec une réactivité suffisante pour utiliser la tension résiduelle. Selon un aspect, il est proposé un procédé comprenant : après une interruption d'une application aux bornes d'un composant présentant une capacité à ses bornes, par exemple un processeur, d'une première tension d'alimentation ayant un premier niveau d'alimentation : a-) un contrôle du niveau de la tension résiduelle aux bornes du composant, et b-) lorsque cette tension résiduelle devient inférieure à un premier seuil supérieur à une tension minimale, par exemple une tension de rétention, une application aux bornes du composant d'une tension auxiliaire supérieure ou égale à la tension de rétention et inférieure audit premier niveau, c-) une interruption de l'application de la tension auxiliaire, et d-) une répétition des étapes a-), b-) et c-) jusqu'au rétablissement de l'application de ladite première tension aux bornes du composant. Alors que la première alimentation est interrompue il n'est pas nécessaire d'alimenter de manière continue le composant par exemple un processeur avec une alimentation auxiliaire. I1 est donc possible de réaliser une économie de consommation tout en conservant les données du processeur. En outre, ce procédé permet une commutation très rapide (de l'ordre de quelques centaines de nanosecondes) entre la première tension et la tension auxiliaire. Selon un mode de mise en oeuvre, l'étape d'interruption de la tension auxiliaire est réalisée lorsque la tension aux bornes du composant est supérieure à un deuxième seuil supérieur au premier seuil ; ce deuxième seuil est intrinsèquement inférieur à la tension auxiliaire. Selon un mode de mise en oeuvre, la première tension d'alimentation est issue d'une première source d'alimentation et la tension auxiliaire est issue d'une deuxième source d'alimentation distincte de la première source d'alimentation. Selon un autre mode de mise en oeuvre, la première tension d'alimentation et la tension auxiliaire sont issues d'une même source d'alimentation. I1 est ainsi possible d'utiliser une même source d'alimentation pour alimenter le composant en mode de fonctionnement normal et en mode de veille. Selon un autre aspect, il est proposé un système comprenant : - une première source d'alimentation capable de délivrer aux bornes d'un composant présentant une capacité interne à ses bornes, par exemple un processeur, une première tension d'alimentation ayant un premier niveau, - des moyens d'alimentation auxiliaire capables de délivrer aux bornes du composant une tension auxiliaire ayant un niveau supérieur ou égal à une tension de rétention et inférieur au premier niveau de tension, - des moyens de contrôle configurés pour contrôler la tension aux bornes du composant, -des moyens de gestion configurés pour, après une interruption de la délivrance de ladite première tension d'alimentation aux bornes du composant : a-) activer les moyens de contrôle pour contrôler le niveau de la tension résiduelle aux bornes du composant, et b-) lorsque cette tension résiduelle devient inférieure à un premier seuil supérieur à une tension minimale par exemple une tension de rétention, relier électriquement les moyens d'alimentation auxiliaire aux bornes du composant, c-) interrompre l'application de la tension auxiliaire, et d-) répéter les étapes a-), b-) et c-) jusqu'au rétablissement de l'application de ladite première tension aux bornes du composant. Selon un mode de réalisation, les moyens de gestion sont configurés pour interrompre l'application de la tension auxiliaire lorsque la tension aux bornes du composant est supérieure à un deuxième seuil supérieur au premier seuil. Selon un mode de réalisation, les moyens de gestion comprennent un premier commutateur connecté entre le composant et la première source d'alimentation, et possédant une première configuration dans laquelle il est passant de façon à relier électriquement la première source d'alimentation au composant et une deuxième configuration dans laquelle il est ouvert ; les moyens d'alimentation auxiliaire comprennent une deuxième source d'alimentation, distincte de la première source d'alimentation, et un deuxième commutateur connecté entre le composant et la deuxième source d'alimentation, et possédant une première configuration dans laquelle il est ouvert et une deuxième configuration dans laquelle il est passant de façon à relier électriquement la deuxième source d'alimentation au processeur, et les moyens de gestion comprennent en outre des moyens de commande configurés pour placer le premier commutateur et le deuxième commutateur dans leur première configuration, ou pour activer les moyens de contrôle et placer le premier commutateur dans sa deuxième configuration et le deuxième commutateur dans sa première configuration, ou pour placer le premier commutateur et le deuxième commutateur dans leur deuxième configuration. Le passage d'un mode de fonctionnement normal à un mode de veille est rapide grâce à l'utilisation de commutateurs. Selon un mode de réalisation, le deuxième commutateur présente une résistance dans l'état passant supérieure à la résistance du premier commutateur dans l'état passant. Ainsi, le contrôle de la tension résiduelle peut se faire rapidement avec un commutateur que l'on peut basculer plus rapidement parce qu'il n'a pas les mêmes contraintes que le premier commutateur. Selon un mode de réalisation, les moyens de gestion comprennent un premier commutateur connecté entre le processeur et la première source d'alimentation, et possédant une première configuration dans laquelle il est passant de façon à relier électriquement la première source d'alimentation au composant et une deuxième configuration dans laquelle il est ouvert, les moyens d'alimentation auxiliaire comprennent ladite première source d'alimentation et un deuxième commutateur connecté entre le composant et la première source d'alimentation, et possédant une première configuration dans laquelle il est ouvert et une deuxième configuration dans laquelle il est passant de façon à relier électriquement la première source d'alimentation au composant, le deuxième commutateur présente une résistance dans l'état passant supérieure à la résistance du premier commutateur dans l'état passant, et les moyens de gestion comprennent en outre des moyens de commande configurés pour placer le premier commutateur et le deuxième commutateur dans leur première configuration, ou pour activer les moyens de contrôle et pour placer le premier commutateur dans sa deuxième configuration et le deuxième commutateur dans sa première configuration, ou pour placer le premier commutateur et le deuxième commutateur dans leur deuxième configuration. Selon un mode de réalisation, le premier et deuxième commutateur comprennent chacun au moins un transistor à effet de champ et la largeur de canal dudit au moins un transistor du deuxième commutateur est plus faible que celle dudit au moins un transistor du premier commutateur. Ce mode de réalisation permet également un contrôle de la tension résiduelle qui peut se faire rapidement avec un commutateur que l'on peut basculer plus rapidement parce qu'il n'a pas les mêmes contraintes que le premier commutateur. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés, sur lesquels : - les figures 1, 3, 5 et 6 illustrent des modes de réalisation d'un système d'alimentation selon l'invention ; - les figures 2 et 4 illustrent des modes de mise en oeuvre d'un procédé de gestion de l'alimentation selon l'invention. La figure 1 illustre un système d'alimentation d'un composant P par exemple un processeur alimenté par une première source d'alimentation Aliml capable de délivrer une première tension ayant un premier niveau d'alimentation V1 et des moyens d'alimentation auxiliaire AUX capable de délivrer une tension auxiliaire VAUX ayant un niveau supérieur ou égal à une tension de rétention VRET du processeur. Le système comprend des moyens de contrôle MCT de la tension VP aux bornes du composant et des moyens de gestion MG connectés entre la première source d'alimentation Aliml, les moyens d'alimentation auxiliaire AUX et le composant P. En référence à la figure 2, les moyens de gestions MG sont configurés pour après une interruption d'une application de la première source d'alimentation Aliml aux bornes du composant P réaliser les étapes suivantes : étape 20 : activer les moyens de contrôle MCT pour contrôler le niveau de la tension résiduelle aux bornes du composant, (au cours de cette étape, la tension aux bornes du composant VP est contrôlée par les moyens de contrôle MCT. Le composant n'est pas alimenté. Cela étant, la tension VP aux bornes du composant a une valeur de tension résiduelle et n'est pas immédiatement égale à 0. En effet, le composant a une capacité interne), étape 21 : tester si la tension résiduelle VP est inférieure à un premier seuil VS1 supérieur à une tension minimale, par exemple la tension de rétention VRET, du composant P. Si non alors on revient à l'étape 20. (A titre d'exemple, la tension VRET est égale à 0.6 volt, la tension VS1 est égale à 0.8 volt et la tension VAUX est égale à 1 volt). Si oui on passe à l'étape 22, étape 22 : relier électriquement les moyens d'alimentation auxiliaire AUX aux bornes du composant, étape 23 : interrompre l'application de la tension auxiliaire VAUX lorsque la tension VP aux bornes du composant P est supérieure à un deuxième seuil VS2, supérieur à VS1 (par exemple VS2 est égal à 0.9 volt), étape 24 : si l'application de ladite première tension aux bornes du composant P n'est pas rétablie, répéter les étapes 20, 21, 22, 23. La figure 3 illustre de manière plus détaillée un mode de réalisation d'un système de gestion de l'alimentation selon l'invention. Les moyens de gestion comprennent un premier commutateur SC1 connecté entre la première source d'alimentation Aliml et le composant P et des moyens de commande COM. Les moyens d'alimentation auxiliaire AUX comprennent une deuxième source d'alimentation Alim2 distincte de la première source d'alimentation et un deuxième commutateur SC2 connecté entre Alim2 et le composant. Le premier commutateur SC1 possède une première configuration dans laquelle il est passant de façon à relier électriquement la première source d'alimentation au composant et une deuxième configuration dans laquelle il est ouvert. Le deuxième commutateur SC2 possède une première configuration dans laquelle il est ouvert et une deuxième configuration dans laquelle il est passant de façon à relier électriquement la deuxième source d'alimentation au composant. Les moyens de commandes COM sont configurés pour placer le premier commutateur SC1 et le deuxième commutateur SC2 dans leur première configuration, ou pour activer les moyens de contrôle MCT et placer le premier commutateur dans sa deuxième configuration et le deuxième commutateur dans sa première configuration, ou pour placer le premier commutateur et le deuxième commutateur dans leur deuxième configuration. La figure 4 illustre un exemple de l'évolution de la tension VP aux bornes du composant P et des configurations des premier et deuxième commutateurs SC1, SC2. Dans un premier temps, le mode de veille est activé pour cela le premier commutateur SC1 est placé dans une configuration dans laquelle il est ouvert. Les premier et deuxième commutateurs sont alors dans une configuration dans laquelle ils sont ouverts. Ainsi, l'application de la première alimentation Aliml et de la tension VAUX aux bornes du composant est interrompue. La tension résiduelle aux bornes du composant décroît jusqu'à atteindre un seuil VS1. Lorsque ce seuil est atteint alors le deuxième commutateur SC2 est placé dans une configuration dans laquelle il est fermé. Ainsi la deuxième source d'alimentation Alim2 est reliée électriquement aux bornes du processeur. Ainsi, la tension VP augmente progressivement aux bornes du composant jusqu'à être égale à la tension auxiliaire VAUX. La capacité interne C du composant se charge et le temps de montée dépend de la contrainte RC, où R représente le chemin résistif entre la source Alim2 et le composant P. Puis lorsque le seuil VS2 est atteint, on interrompt la tension auxiliaire. Le commutateur SC2 est placé dans une configuration dans laquelle il est ouvert. Ainsi la tension VP aux bornes du composant décroît jusqu'à atteindre la tension VS1 à laquelle on commande de nouveau la fermeture du commutateur SC2. Lorsque le mode de fonctionnement normal est réactivé, le commutateur SC1 est placé dans une configuration dans laquelle il est fermé. Le composant est alors alimenté par la première source d'alimentation Aliml. La figure 5 illustre une autre alternative du mode de réalisation illustré sur la figure 1. Dans cette alternative la première source d'alimentation Aliml est également utilisée par les moyens d'alimentation auxiliaire AUX pour fournir la tension d'alimentation auxiliaire. La figure 6 illustre en détail un mode de réalisation des commutateurs SC1 et SC2. Ils comportent chacun ici des transistors à effet de champs FET à canal P par exemple, montés en parallèle ayant la source reliée du coté de l'alimentation, le drain coté du composant et la grille reliée au moyens de commande COM. Les transistors du premier commutateur SC1 ont une largeur de canal L1 plus importante que la largeur de canal L2 des transistors du deuxième commutateur. Ainsi, le premier commutateur a une résistance plus faible que le deuxième commutateur. Ces choix correspondent à des contraintes de fonctionnement de ces deux commutateurs. Le premier commutateur a en effet pour fonction d'alimenter le composant par exemple un processeur alors que le mode de fonctionnement normal est activé. Le courant qui le traverse a donc une valeur relativement importante (de l'ordre de 100 mA) et une résistance à l'état passant importante entraînerait une forte chute résistive. Une faible résistance du commutateur SC1 à l'état passant peut être obtenue grâce à une grande largeur de canal L1. Le deuxième commutateur a pour fonction d'alimenter le composant par intermittence alors que le mode de veille est activé. Au cours de ce mode, la consommation du composant par exemple un processeur est sensiblement égale à celle générée par ses courants de fuite. Ainsi le courant qui traverse le commutateur SC2 est faible (de l'ordre de 10 mA). Par contre il est préférable que ce commutateur puisse passer d'un état passant à un état bloqué rapidement. Cela est possible avec une faible largeur de canal L2. La présente invention est compatible avec une gestion d'alimentation du processeur et d'une mémoire coopérant avec ce processeur, et décrite dans la demande de brevet français déposée ce jour au nom de la demanderesse et ayant pour titre «Procédé et système de gestion de l'alimentation d'un composant, par exemple un processeur, et d'une mémoire, par exemple une mémoire cache dudit processeur ». Le contenu de cette autre demande de brevet français est incorporé à la présente demande de brevet. Ainsi, en mode de veille notamment, on peut alimenter la mémoire en la basculant sur autre source d'alimentation ayant un niveau supérieur ou égal à la tension de fonctionnement de la mémoire. REVENDICATIONS1. Procédé comprenant : après une interruption d'une application aux bornes d'un composant présentant une capacité interne à ses bornes, par exemple un processeur, d'une première tension d'alimentation ayant un premier niveau d'alimentation (V 1) : a-) un contrôle du niveau de la tension résiduelle (VP) aux bornes du composant (P), et b-) lorsque cette tension résiduelle devient inférieure à un premier seuil (VS1) supérieur à une tension minimale, par exemple une tension de rétention (VRET), une application aux bornes du composant d'une tension auxiliaire (VAUX) supérieure ou égale à la tension de rétention (VRET) et inférieure audit premier niveau, c-) une interruption de l'application de la tension auxiliaire, et d-) une répétition des étapes a-), b-) et c-) jusqu'au rétablissement de l'application de ladite première tension aux bornes du composant (P). 2. Procédé selon la revendication 1, dans lequel l'étape d'interruption de la tension auxiliaire est réalisée lorsque la tension aux bornes du composant (VP) est supérieure à un deuxième seuil (VS2) supérieur au premier seuil (VS1). 3. Procédé selon la revendication 1 ou 2, dans lequel la première tension d'alimentation est issue d'une première source d'alimentation et la tension auxiliaire est issue d'une deuxième source d'alimentation distincte de la première source d'alimentation. 4. Procédé selon la revendication 1 ou 2, dans lequel la première tension d'alimentation et la tension auxiliaire sont issues d'une même source d'alimentation. 5. Système comprenant : -une première source d'alimentation (Aliml) capable de délivrer aux bornes d'un composant présentant une capacité interne à ses bornes, par exemple un processeur, une première tension d'alimentation ayant un premier niveau (V 1),- des moyens d'alimentation auxiliaire (AUX) capables de délivrer aux bornes du composant une tension auxiliaire (VAUX) ayant un niveau supérieur ou égal à une tension de rétention (VRET) et inférieur au premier niveau de tension (V 1), -des moyens de contrôle configurés pour contrôler la tension (MCT) aux bornes du composant (VP), - des moyens de gestion configurés pour, après une interruption de la délivrance de ladite première tension d'alimentation aux bornes du composant : a-) activer les moyens de contrôle (MCT) pour contrôler le niveau de la tension résiduelle aux bornes du composant, et b-) lorsque cette tension résiduelle (VP) devient inférieure à un premier seuil (VS1) supérieur à une tension minimale par exemple une tension de rétention (VRET), relier électriquement les moyens d'alimentation auxiliaire (AUX) aux bornes du composant, c-) interrompre l'application de la tension auxiliaire (VAUX), et d-) répéter les étapes a-), b-) et c-) jusqu'au rétablissement de l'application de ladite première tension aux bornes du composant (P). 6. Système selon la revendication 5, dans lequel les moyens de gestion sont configurés pour interrompre l'application de la tension auxiliaire (VAUX) lorsque la tension aux bornes du composant (VP) est supérieure à un deuxième seuil (VS2) supérieur au premier seuil (VS1). 7. Système selon la revendication 5 ou 6, dans lequel les moyens de gestion comprennent un premier commutateur (SC1) connecté entre le composant (P) et la première source d'alimentation (Aliml), et possédant une première configuration dans laquelle il est passant de façon à relier électriquement la première source d'alimentation au composant et une deuxième configuration dans laquelle il est ouvert, les moyens d'alimentation auxiliaire comprennent une deuxième source d'alimentation (Alim2), distincte de la première source d'alimentation, et un deuxième commutateur (SC2) connecté entre le composant (P) et la deuxième source d'alimentation,et possédant une première configuration dans laquelle il est ouvert et une deuxième configuration dans laquelle il est passant de façon à relier électriquement la deuxième source d'alimentation au composant, et les moyens de gestion comprennent en outre des moyens de commande (COM) configurés pour placer le premier commutateur et le deuxième commutateur dans leur première configuration, ou pour activer les moyens de contrôle et placer le premier commutateur dans sa deuxième configuration et le deuxième commutateur dans sa première configuration, ou pour placer le premier commutateur et le deuxième commutateur dans leur deuxième configuration. 8. Système selon la revendication 7, dans lequel le deuxième commutateur présente une résistance dans l'état passant supérieure à la résistance du premier commutateur dans l'état passant. 9. Système selon la revendication 5 ou 6 dans lequel les moyens de gestion comprennent un premier commutateur (SC1) connecté entre le composant (P) et la première source d'alimentation (Aliml), et possédant une première configuration dans laquelle il est passant de façon à relier électriquement la première source d'alimentation au composant et une deuxième configuration dans laquelle il est ouvert, les moyens d'alimentation auxiliaire comprennent ladite première source d'alimentation et un deuxième commutateur (SC2) connecté entre le composant (P) et la première source d'alimentation, et possédant une première configuration dans laquelle il est ouvert et une deuxième configuration dans laquelle il est passant de façon à relier électriquement la première source d'alimentation au composant, le deuxième commutateur présente une résistance dans l'état passant supérieure à la résistance du premier commutateur dans l'état passant, et les moyens de gestion comprennent en outre des moyens de commande (COM) configurés pour placer le premier commutateur et le deuxième commutateur dans leur première configuration, ou pour activer les moyens de contrôle et pour placer le premier commutateur dans sa deuxième configuration et le deuxième commutateur dans sa première configuration, ou pour placer le premiercommutateur et le deuxième commutateur dans leur deuxième configuration. 10. Système selon la revendication 7 ou 9, dans lequel le premier et deuxième commutateur (SC1, SC2) comprennent chacun au moins un transistor à effet de champ et la largeur de canal dudit au moins un transistor du deuxième commutateur (SC2) est plus faible que celle dudit au moins un transistor du premier commutateur (SC1).