Brevet FR2969377A1 — publié le 20120622

B10-5021FR 1 Procédé de fabrication de puces de circuits intégrés 5 La présente invention concerne le domaine des puces de circuits intégrés et de leurs procédés de fabrication. Lorsque l'on fabrique collectivement des puces de circuits 10 intégrés sous forme de plaquettes, il est souvent fait usage de plaquettes supports de renforcement, souvent appelées des poignées, qui sont fixées par l'intermédiaire de couches de colle. I1 existe notamment une difficulté liée au démontage de ces plaquettes supports car il faut généralement chauffer les couches de colle et agir 15 mécaniquement sur les plaquettes supports pour les faire glisser et les enlever. Selon un mode de mise en oeuvre, il est proposé un procédé de fabrication évitant au moins en partie les inconvénients cités ci-dessus. 20 I1 est proposé un procédé de fabrication de puces de circuits intégrés qui comprend : réaliser des parties avant intégrées de puces de circuits intégrés dans des emplacements d'une plaquette de substrat épaisse, lesdites parties avant présentant une face avant ; monter une plaquette support comprenant une face d'appui placée au-dessus 25 desdites parties avant, cette plaquette support comprenant une couche superficielle d'affaiblissement par l'intermédiaire de laquelle le montage est fixé ; réaliser des parties arrière intégrées des puces de circuits intégrés dans les emplacements de la plaquette de substrat amincie : et détruire ladite couche superficielle d'affaiblissement de 30 façon à démonter la plaquette support. La couche superficielle d'affaiblissement de la plaquette support peut s'étendre au-dessus desdites parties avant intégrées des puces de circuits intégrés et la colle de maintien peut être interposée entre la couche superficielle d'affaiblissement et la face avant desdites 35 parties avant intégrées des puces de circuits intégrés. La couche superficielle d'affaiblissement de la plaquette support peut s'étendre autour de la périphérie de la plaquette de substrat et une couche périphérique de colle de maintien peut être interposée entre cette couche superficielle d'affaiblissement, lesdites parties avant intégrées des puces de circuits intégrés pouvant présenter une face avant en appui sur la face d'appui de la plaquette support. Le procédé peut comprendre, après le montage de la plaque support et avant la réalisation des parties arrière intégrées : amincir la plaquette de substrat par l'arrière. Le procédé peut comprendre : réaliser, par l'avant et/ou par l'arrière, des vias de connexion électrique traversant la plaquette de substrat et reliant les parties avant intégrées et les parties arrière intégrées des puces de circuits intégrés. Le procédé peut comprendre : réaliser des parties avant intégrées des puces de circuits intégrés comprenant des circuits intégrés et des réseaux avant d'interconnexion électrique ; et réaliser des parties arrière intégrées des puces de circuits intégrés comprenant des moyens de connexion électrique extérieure. La plaquette support peut comprendre une plaquette de silicium et la couche superficielle d'affaiblissement peut comprendre du silicium poreux résultant d'une attaque électrochimique de cette plaquette de silicium. Des modes de fabrication de puces de circuits intégrés vont maintenant être décrits à titre d'exemples non limitatifs illustrés par le dessins sur lequel : - les figures 1 à 5 représentent des coupes de puces de circuits intégrés en cours de fabrication, dans différentes étapes de fabrication ; - les figures 6, 8 à 10 représentent des coupes de puces de circuits intégrés en cours de fabrication, dans différentes autres étapes de fabrication ; - et la figure 7 représente une vue de dessus de la figure 6. En se reportant aux figures 1 à 5, on va décrire une variante de fabrication collective de puces de circuits intégrés. Comme illustré sur la figure 1, on dispose d'une plaquette de substrat épaisse 10 présentant une face avant 11 et une face arrière 12. On réalise dans des emplacements 13 de la plaquette de substrat 10, des parties avant intégrées 10a. Par exemple, à partir de sa face avant 11, on réalise des trous borgnes 14 et on inclut dans ces trous une matière conductrice de l'électricité de façon à former des vias de connexion électrique 15. Puis, par exemple, on réalise, dans les emplacements 13, sur la face avant 11 de la plaquette de substrat 10, des parties avant comprenant des circuits intégrés 16 et des réseaux avant de connexion électrique 17 dans une couche avant 18 présentant une face avant 19, ces réseaux avant d'interconnexion électrique 17 reliant sélectivement les vias de connexion électrique 15 et les circuits intégrés 16. Les vias de connexion électrique 15 peuvent par exemple être reliés aux premiers niveaux métalliques des réseaux d'interconnexion électrique 17. Dans une variante de réalisation, on pourrait réaliser les circuits intégrés 16, puis les vias de connexion électrique 15 et les réseaux avant d'interconnexion électrique 17, en même temps que la couche avant 18. Ensuite, comme illustré sur la figure 2, on monte la plaquette de substrat 10 sur une plaquette support avant 20 présentant une couche superficielle arrière d'affaiblissement 21 qui présente une face arrière d'appui 22, dans une position telle que la couche superficielle d'affaiblissement 21 est en regard de la face avant 19 de la couche avant 18, en interposant une couche de colle de maintien 23 qui s'étend donc entre la face avant 19 de la couche avant 18 et la face arrière d'appui 22 de la plaquette support avant 20, totalement ou en différents endroits. La plaquette support 20 étant par exemple en silicium, la couche superficielle d'affaiblissement 21 peut être formée par du silicium poreux résultant d'une attaque électrochimique adaptée du silicium, par électrolyse dans un électrolyte d'acide fluorhydrique, au travers de passages d'un masque. La couche superficielle d'affaiblissement 21 en silicium poreux pourrait être formée sur des parties de la surface de la plaquette support 20. Ensuite, comme illustré sur la figure 3, on procède à un amincissement de la plaquette de substrat 10, par sa face arrière 12, jusqu'à découvrir, à l'arrière, les vias de connexion électrique 15. I1 en résulte que les vias de connexion électrique 15 traversent la plaquette de substrat amincie 10 qui présente alors une face arrière 24. Cet amincissement peut être réalisé par un polissage mécano-chimique. Ensuite, comme illustré sur la figure 4, on procède à la réalisation, dans les emplacements 13, de parties arrière intégrées 10b. Ces parties arrière intégrées l0b peuvent comprendre des moyens arrière de connexion électrique extérieure 25 sur la face arrière 24 de la plaquette de substrat amincie 10, en reliant sélectivement, à l'arrière, ces moyens arrière de connexion électrique extérieure 25 aux vias de connexion électrique 15. Ces moyens arrière de connexion électrique extérieure 25 peuvent comprendre des piliers ou des billes de connexion électrique 26, en saillie par rapport à une couche arrière d'intégration 27. On obtient alors une plaquette de puces de circuits intégrés 28 qui, dans les emplacements 13, comprennent respectivement des portions 29 de la plaquette de substrat amincie 10, les parties avant intégrées l0a formées par les circuits intégrés 16, les réseaux d'interconnexion électrique 17 avec des portions de la couche avant 18, les parties arrière intégrées l0b formées par les moyens arrière de connexion électrique 25 avec des portions de la couche arrière 27, ainsi que les vias traversants de connexion électrique correspondants 18. Selon une variante de réalisation, les vias de connexion électrique 15 peuvent être réalisés après l'amincissement de la plaquette de substrat 10. Pour cela, on procède, par l'arrière, à la réalisation des trous traversants 14 au travers de la plaquette de substrat amincie 10, par exemple jusqu'au premier niveau métallique des réseaux avant d'interconnexion 17, et on inclut une matière conductrice dans ces trous 14 de façon à former les vias de connexion électrique 15. Puis, on procède à la réalisation des moyens arrière de connexion électrique extérieure 25. Ensuite, comme illustré sur la figure 5, on procède à une destruction de la couche superficielle d'affaiblissement 21, de façon à démonter la plaquette support 20. Pour cela, on peut procéder à une attaque chimique de la couche superficielle d'affaiblissement 21 par exemple par immersion de l'ensemble dans une solution d'hydroxyde de potassium, le produit chimique d'attaque atteignant la couche superficielle d'affaiblissement 21 par son bord périphérique. Dans une variante de réalisation, la plaquette support 20 peut présenter des passages traversants répartis de telle sorte que le produit d'attaque peut atteindre la couche superficielle d'affaiblissement 21 en différents endroits de sa surface. Dans une variante de réalisation, avant de procéder à la destruction de la couche superficielle 21, on peut monter, si besoin, une plaque arrière de transfert du côté de la couche arrière 27, cette plaque de transfert pouvant être munie d'une couche collante sur laquelle les extrémités arrière des piliers ou billes 26 sont collées. Ensuite, si besoin, on peut procéder à un nettoyage de la face avant 19 de façon à enlever la colle 23. Ensuite, on peut procéder à une singularisation des puces de circuits intégrés 28, par exemple par un sciage traversant de la plaquette de puces de circuits intégrés 28 le long de lignes de séparation passant entre les emplacements 13. En se reportant aux figures 6 à 10, on va décrire une autre variante de fabrication collective de puces de circuits intégrés pour lesquelles les mêmes références que dans l'exemple décrit en référence aux figures 1 à 10 sont employées. Comme illustré sur les figures 6 et 7, disposant de la plaquette de substrat épaisse 10, par exemple circulaire, munie des parties avant intégrées 10a, des parties arrière intégrées l0b et des vias de connexion électrique 15, conformément à la figure 1 de l'exemple précédant, on monte une plaquette support 30 de la manière suivante. La plaquette support 30 présente une surface arrière d'appui 31 sur laquelle on place en appui la face avant 19 de la couche avant 18. La plaquette support 30 présente un rebord périphérique 32 en saillie par rapport à sa surface arrière d'appui 31, qui entoure la plaquette de substrat 10 et la couche avant 18 et à l'intérieur duquel ces dernière sont introduites. Ce rebord périphérique 32 présente une couche superficielle intérieure d'affaiblissement 33 qui entoure la face périphérique 34 de la plaquette de substrat 10 et de la couche avant 18. La couche superficielle d'affaiblissement 21 peut s'étendre sur toute ou sur des parties de la périphérie intérieure du rebord 32. Selon une variante de réalisation, le rebord périphérique 32 pourrait comprendre des portions périphériques. Entre la couche superficielle intérieure d'affaiblissement 33 et la face périphérique 34, on interpose une couche annulaire de colle de maintien 35, sans que cette couche de colle 35 n'atteigne la surface d'appui 31. Ensuite, comme illustré sur la figure 8, de façon équivalente à la figure 3, on procède à un amincissement de la plaquette de substrat 10, par l'arrière de façon à découvrir, à l'arrière, les vias de connexion électrique 15, en obtenant une face arrière 24. Avantageusement, cette surface arrière 24 s'étend dans un plan qui passe au-dessus et à distance de l'extrémité 32a du rebord en saillie 32 de la plaquette support 20. Puis, de façon équivalente à la figure 4, on procède à la réalisation de moyens de connexion électrique 25 dans une couche arrière 27, les moyens de connexion électrique 25 comprenant des piliers ou des billes de connexion électrique 26 en saillie par rapport à la couche arrière 27. On obtient alors, comme précédemment, une plaquette de puces de circuits intégrés 28 dans les emplacements 13. Ensuite, comme illustré sur la figure 9, de façon équivalente à la figure 5, on procède à une destruction de la couche superficielle d'affaiblissement 33 par une attaque chimique par exemple en plongeant l'ensemble dans un bain de façon à désolidariser la plaquette support 30 de la plaquette de puces de circuits intégrés 28. Ensuite, comme illustré sur la figure 10, on procède à la séparation de la plaquette support 30 et de la plaquette de puces de circuits intégrés 28, en extrayant cette dernière de l'évidement créé par le rebord périphérique 32 entourant la face d'appui 31 de la plaquette support 30. I1 résulte de ce qui précède que la montage et le démontage des plaquettes support est facilité et que, plus particulièrement, le démontage peut être exécuté statiquement, c'est-à-dire sans contrainte sur les plaquettes de puces de circuits intégrés fabriquées. La présente invention ne se limite pas aux exemples ci-dessus décrits. En particulier, les caractéristiques structurelles et fonctionnelles des modes de fabrication et des puces de circuits intégrés peuvent être combinées différemment. Bien d'autres variantes de réalisation sont possibles, sans sortir du cadre défini par les revendications annexées. REVENDICATIONS1. Procédé de fabrication de puces de circuits intégrés, comprenant : réaliser des parties avant intégrées (l0a) de puces de circuits intégrés dans des emplacements (13) d'une plaquette de substrat (10), lesdites parties avant présentant une face avant (19) ; monter une plaquette support (20, 30) comprenant une face d'appui (22, 31) placée au-dessus desdites parties avant, cette plaquette support comprenant une couche superficielle d'affaiblissement (21, 33) par l'intermédiaire de laquelle le montage est fixé ; réaliser des parties arrière intégrées (l0b) des puces de circuits intégrés dans les emplacements (13) de la plaquette de substrat (10) ; et détruire ladite couche superficielle d'affaiblissement (21, 33) de façon à démonter la plaquette support (20, 30). 2. Procédé selon la revendication 1, dans lequel la couche superficielle d'affaiblissement (21) de la plaquette support (20) s'étend au-dessus desdites parties avant intégrées (l0a) des puces de circuits intégrés et une colle de maintien (23) est interposée entre la couche superficielle d'affaiblissement (21) et la face avant (19) desdites parties avant intégrées (l0a) des puces de circuits intégrés. 3. Procédé selon la revendication 1, dans lequel la couche superficielle d'affaiblissement (33) de la plaquette support (30) s'étend autour de la périphérie (31) de la plaquette de substrat (10) et une couche périphérique de colle de maintien (35) est interposée entre cette couche superficielle d'affaiblissement et dans lequel lesdites parties avant intégrées (l0a) des puces de circuits intégrés présentent une face avant (19) en appui sur la face d'appui (31) de la plaquette support (30). 4. Procédé selon l'une quelconque des revendications précédentes, comprenant, après le montage de la plaque support et avant la réalisation des parties arrière intégrées : amincir la plaquette de substrat (10) par l'arrière. 5. Procédé selon l'une quelconque des revendications précédentes, comprenant : réaliser, par l'avant et/ou par l'arrière, des vias de connexion électrique (15) traversant la plaquette de substrat (10) et reliant les parties avant intégrées (l0a) et les parties arrière intégrées (l0b) des puces de circuits intégrés. 6. Procédé selon l'une quelconque des revendications précédentes, comprenant : réaliser des parties avant intégrées (l0a) des puces de circuits intégrés comprenant des circuits intégrés (16) et des réseaux avant d'interconnexion électrique (17) ; et réaliser des parties arrière intégrées (l0b) des puces de circuits intégrés comprenant des moyens de connexion électrique extérieure (25). 7. Procédé selon l'une quelconque des revendications précédentes, dans lequel la plaquette support (20, 30) comprend une plaquette de silicium et la couche superficielle d'affaiblissement (21, 33) comprend du silicium poreux résultant d'une attaque électrochimique de cette plaquette de silicium.