Brevet FR2975813A1 — publié le 20121130

Le présent document concerne un secteur de mémoire programmable électriquement, une mémoire en tant que telle comprenant un tel secteur et un procédé de fabrication d'un tel secteur de mémoire. Il concerne aussi un procédé de programmation d'un secteur de mémoire programmable électriquement. Enfin, il concerne un dispositif électronique, comme une carte à puce sans contact par exemple, qui comprend au moins une telle mémoire programmable électriquement. Certaines utilisations des mémoires programmable électriquement imposent des fortes contraintes en terme d'espace disponible, comme dans le cas d'une implémentation sur une carte à microprocesseur, aussi dénommée carte à puce. Dans ces utilisations, il est courant d'utiliser des mémoires FLASH, qui présentent l'avantage d'une structure très simple et d'une grande compacité, permettant d'atteindre une capacité de stockage importante sur une surface réduite. Toutefois, ces mémoires FLASH nécessitent l'application de courants importants pour leur programmation, ce qui induit des courants de fuite importants et une consommation énergétique globalement élevée. Or, pour des implémentations sur une carte à puce sans contact par exemple, l'énergie disponible est très faible puisqu'une telle carte à puce ne dispose généralement pas de source d'alimentation interne et est simplement télé-alimentée par un lecteur externe. A titre d'illustration, la figure 1 illustre un secteur d'une mémoire non volatile électriquement programmable de type FLASH, organisée dans un plan mémoire selon une matrice de n X n cellules Cg disposées en lignes et colonnes, chacune se trouvant à l'intersection d'une ligne de mots WL; et d'une ligne de bit BLi. Chaque cellule Cg comprend un transistor à grille flottante ayant sa grille G connectée à la ligne de mot WL;, son drain D connecté à la ligne de bit BLi et sa source S connectée à une ligne de source SL. Dans une telle structure de l'état de la technique, on appelle page physique de la mémoire un ensemble des cellules mémoires 2 connectées à une même ligne de mots WL;. Le secteur d'une mémoire est un ensemble de pages dont les lignes de source LS sont interconnectées et se trouvent toujours au même potentiel électrique. Dans une telle mémoire, chaque cellule Cij, représentée sur la figure 2 par un transistor à grille flottante, peut contenir une information binaire, qui peut être modifiée par une opération de programmation pour mettre cette valeur à « 1 », qui consiste à piéger des charges électriques dans la grille flottante du transistor, ou par une opération d'effacement pour mettre cette valeur à « 0 », par extraction des charges de la grille flottante. A titre d'exemple, la programmation d'une telle cellule d'une mémoire FLASH selon la méthode appelée CHISEL, pour la dénomination anglo-saxonne de Channel Initiated Secondary Electron, propose de fixer le potentiel VD de son drain D relié à une ligne de bit à la valeur de 3,8 V, le potentiel de sa source VS à 0 V, et le potentiel Vs de son caisson à une valeur négative, par exemple -0.5 V, pour une température de fonctionnement de 25 °C. Ces conditions induisent un courant de programmation dans chaque cellule de 24 nA, soit un courant de 12 µA circulant dans une ligne de bit pour un secteur comprenant 512 cellules sur une ligne de bits (n=512). En remarque, cette méthode de programmation CHISEL repose sur l'augmentation de la tension entre le drain et le caisson de chaque cellule, ce qui est avantageux pour l'efficacité de la programmation mais ce qui induit aussi une augmentation d'un courant de fuite par ligne de bit, qui s'élève à 25 µA dans l'exemple numérique choisi : il en résulte un courant consommé total de 37 µA sur une ligne de bit, ce qui est important, et dépasse par exemple le maximum acceptable pour une implémentation au sein d'une carte à puce sans contact. Ainsi, il existe un besoin d'une mémoire non volatile électriquement programmable qui permette de répondre à la double contrainte d'une forte densité et d'une faible consommation énergétique. A cet effet, l'invention repose sur un procédé de programmation électrique d'au moins une partie d'un secteur d'une mémoire non volatile, caractérisé en ce qu'il comprend une étape consistant à générer un potentiel de programmation dans une ligne de bit liée à au moins deux cellules mémoires du même secteur dont les deux caissons sont distincts et portés à deux potentiels différents. Le potentiel du caisson associé à une cellule à programmer peut être porté à une valeur négative, alors que le potentiel du caisson associé à une autre cellule est porté à une valeur supérieure ou égale à zéro. Le secteur peut être de type FLASH et le courant induit dans une ligne de bit pour une opération de programmation peut être inférieur ou égal à 35 µA. 15 L'invention porte aussi sur un secteur pour mémoire non volatile programmable électriquement, comprenant des cellules mémoires (Cij) connectées à des lignes de mot (WL;) et à des lignes de bits (BLi), chaque cellule consistant en au moins un transistor comprenant une grille G 20 connectée à une ligne de mot, un drain D connecté à une ligne de bit et une source S connectée à une ligne de source SL, et comprenant un caisson, caractérisé en ce qu'il comprend au moins deux caissons distincts et isolés entre eux comprenant chacun plusieurs cellules du secteur, pouvant prendre des potentiels différents, et en ce que le secteur comprend au moins une 25 ligne de bit reliée électriquement au drain D d'au moins deux cellules montées sur deux caissons distincts. Le secteur pour mémoire peut comprendre une ligne de source unique à laquelle sont reliées toutes les sources S de toutes les cellules du secteur. 30 Le secteur pour mémoire peut être partagé en plusieurs caissons d'une ou plusieurs pages chacun, les lignes de bit étant continues et reliées à une cellule de chaque page. Le secteur pour mémoire peut comprendre deux caissons ou un nombre de caisson supérieur ou égal à 3. L'écartement formant l'isolation entre deux caissons peut être inférieur ou égal à 10 µm, ou inférieur ou égal à 5 µm, ou inférieur ou égal à 3 µm. La mémoire non volatile programmable électriquement peut comprendre au moins un secteur pour mémoire tel que décrit précédemment. Cette mémoire peut être de type FLASH. La mémoire peut comprendre un dispositif de commande qui met en oeuvre le procédé de programmation électrique décrit précédemment. L'invention porte aussi sur un dispositif électronique caractérisé en ce qu'il 20 comprend au moins une mémoire non volatile programmable électriquement telle que décrite ci-dessus. Ce dispositif électronique peut être une carte à puce avec ou sans contact. 25 L'invention porte aussi sur un procédé de fabrication d'un secteur, caractérisé en ce qu'il comprend une étape de fabrication du secteur à partir d'au moins deux caissons distincts, ou une étape de séparation d'au moins un caisson par des caissons enterrés. 30 Ces objets, caractéristiques et avantages de la présente invention seront exposés en détail dans la description suivante d'un mode d'exécution 15 particulier fait à titre non-limitatif en relation avec les figures jointes parmi lesquelles : La figure 1 représente schématiquement la structure d'une mémoire FLASH selon un état de la technique. La figure 2 représente schématiquement un transistor d'une mémoire FLASH selon un état de la technique. La figure 3 représente schématiquement la structure d'une mémoire FLASH selon un mode de réalisation de l'invention. La figure 4 représente schématiquement l'évolution du courant par rapport à la tension entre le drain et le caisson dans un exemple d'implémentation de l'invention. La figure 3 représente schématiquement un secteur d'une mémoire FLASH selon un mode de réalisation. Il se compose toujours de n X n cellules Cg organisées en lignes et colonnes, chacune se trouvant à l'intersection d'une ligne de mots WL; et d'une ligne de bit BLi. Chaque cellule Cg comprend un transistor à grille flottante ayant sa grille G connectée à la ligne de mot WL;, son drain D connecté à la ligne de bit BLi. Toutes les cellules ont leur source S connectée à la même ligne de source SL. A la différence du secteur de l'état de la technique représenté sur la figure 1, les cellules de ce secteur sont associées à deux caissons distincts, isolés électriquement, de sorte qu'ils peuvent être portés à deux potentiels VB1, VB2 différents. Dans ce mode de réalisation, chaque caisson comprend la moitié des cellules du secteur, par exemple 256 x 512 cellules chacun pour un secteur de 512 x 512 cellules au total. Pour obtenir l'isolation entre les deux caissons, un faible espacement suffit, par exemple inférieur ou égal à 10 µm, voire inférieur ou égal à 5 µm, voire même inférieur égal à 3 µm, selon le compromis souhaité entre la qualité de l'isolation électrique et la compacité du secteur mémoire. Chaque caisson comprend ainsi la moitié des pages du secteur mémoire. Chaque page est disposée intégralement sur un des deux caissons. Les lignes de bit restent continues et reliées au drain de toutes les cellules d'une colonne, incluant donc 256 cellules des premier et second caissons. L'architecture décrite ci-dessus permet la mise en oeuvre d'un procédé avantageux de programmation du secteur mémoire. En effet, si on souhaite programmer des cellules liées au premier caisson, alors le potentiel DB1 du premier caisson est porté à une valeur négative, par exemple égale à -0,5 V, alors que le potentiel du second caisson reste à une valeur plus élevée, de préférence supérieure ou égale à 0 V. Ensuite, en agissant sur la ligne de bit concernée par les cellules à programmer, le potentiel de drain VD est porté à la valeur de programmation, par exemple de 3,8 V en reprenant les valeurs numériques citées en rapport avec l'état de la technique. Ainsi, il apparaît que toutes les cellules liées au premier caisson sont positionnées dans la configuration électrique telle qu'explicitée dans l'exemple en référence avec la figure 2, qui permet leur programmation efficace, selon la méthode CHISEL. En revanche, toutes les cellules liées au second caisson mais reliées à la même ligne de bit qui participe à la programmation des cellules du premier caisson, sont dans des conditions électriques différentes. En résumé, et pour illustrer l'effet technique obtenu par une telle approche, on reprend les valeurs numériques utilisées précédemment. Chaque cellule de la ligne de bit concernée associée au premier caisson est traversée par un courant de 24 nA. En revanche, si le potentiel VB2 du second caisson est égal à zéro, le courant traversé par ses cellules est réduit à 3 nA. En remarque, la figure 4 illustre par la courbe 1 la variation du courant en fonction de la tension au sein d'un transistor. Les cellules du premier caisson se trouvent au point P1 de cette courbe alors que les cellules du second caisson se trouvent au point P2. Il en ressort que le courant total consommé par les transistors de la ligne de bit concernée s'élève à : 256 x 24 + 256 x 3 = 7 µA. En ajoutant un courant de fuite toujours égal à 25 µA, il en résulte que le courant total consommé par cette opération de programmation dans une ligne de bit s'élève à 32 µA, ce qui est significativement inférieur aux 37 µA calculés précédemment avec la solution de l'état de la technique. Naturellement, les valeurs numériques mentionnées ci-dessus le sont à titre d'exemple. L'effet technique de réduction de consommation d'énergie serait obtenu pour toute autre valeur, dès lors que les deux caissons sont positionnés à des potentiels différents, le caisson non concerné par l'opération prenant une valeur supérieure à l'autre caisson. De préférence, le caisson en cours de programmation prendra un potentiel négatif alors qu'un autre caisson aura un potentiel supérieur ou égal à zéro. D'autre part, d'autres implémentations que celle représentée par la figure 3 sont naturellement envisageables, par exemple en partageant le secteur en trois ou plus de trois caissons distincts. Chaque caisson peut de plus comprendre des nombres égaux ou différents de cellules et un secteur selon cette architecture peut comprendre tout autre nombre de cellules. Finalement, il est avantageux d'utiliser plusieurs secteurs tels que présentés ci-dessus pour former une mémoire complète. De manière optimale, tous les secteurs d'une mémoire non volatile se présenteront donc selon cette architecture. De plus, une telle mémoire comprend aussi un dispositif de commande qui met en oeuvre le procédé de programmation électrique avantageux explicité ci-dessus. Le fait d'atteindre une réduction de consommation tout en conservant une 30 compacité de mémoire très élevée, dans une mémoire FLASH telle que décrite ci-dessus, permet une implémentation très avantageuse au sein d'une carte à puce, et notamment au sein d'une carte à puce sans contact. En remarque, l'architecture a été décrite dans le cadre d'une mémoire programmable électriquement de type flash mais elle peut naturellement être reprise dans tout autre type de mémoire programmable électriquement, particulièrement dans toute mémoire dont la consommation est importante et qu'il est intéressant de réduire, notamment les mémoires dont la programmation se fait par électrons chauds. Dans tous les cas, elle a pour effet de réduire la consommation d'énergie nécessaire à une opération de programmation. Enfin, un procédé de fabrication d'un secteur mémoire selon l'architecture décrite précédemment comprend une étape de fabrication à partir d'au moins deux caissons distincts, ou une étape de séparation d'au moins un caisson par des caissons enterrés, selon une méthode connue par sa dénomination anglo-saxonne de « Triple well ».20 REVENDICATIONS: 1. Procédé de programmation électrique d'au moins une partie d'un secteur d'une mémoire non volatile, caractérisé en ce qu'il comprend une étape consistant à générer un potentiel de programmation dans une ligne de bit liée à au moins deux cellules mémoires du même secteur liées à deux caissons distincts portés à deux potentiels différents. 2. Procédé de programmation électrique selon la revendication précédente, caractérisé en ce que le potentiel du caisson associé à une cellule à programmer est porté à une valeur négative, alors que le potentiel du caisson associé à une autre cellule est porté à une valeur supérieure ou égale à zéro. 3. Procédé de programmation électrique selon l'une des revendications précédentes, caractérisé en ce que le secteur est de type FLASH et en ce que le courant induit dans une ligne de bit pour une opération de programmation est inférieur ou égal à 35 µA. 4. Secteur pour mémoire non volatile programmable électriquement, comprenant des cellules mémoires (Cij) connectées à des lignes de mot (WL;) et à des lignes de bits (BLi), chaque cellule consistant en au moins un transistor comprenant une grille G connectée à une ligne de mot, un drain D connecté à une ligne de bit et une source S connectée à une ligne de source SL, et étant formée sur un caisson, caractérisé en ce qu'il comprend au moins deux caissons distincts et isolés entre eux liés chacun à plusieurs cellules du secteur, pouvant prendre des potentiels différents, et en ce que le secteur comprend au moins une ligne de bit reliée électriquement au drain D d'au moins deux cellules liées à deux caissons distincts. 5. Secteur pour mémoire selon la revendication précédente, caractérisé en ce qu'il comprend une ligne de source unique à laquelle sont reliées toutes les sources S de toutes les cellules du secteur. 6. Secteur pour mémoire selon la revendication 4 ou 5, caractérisé en ce qu'il est partagé en plusieurs caissons d'une ou plusieurs pages chacun, les lignes de bit étant continues et reliées à une cellule de chaque page. 10 7. Secteur pour mémoire selon l'une des revendications 4 à 6, caractérisé en ce qu'il comprend deux caissons ou un nombre de caisson supérieur ou égal à 3. 15 8. Secteur pour mémoire selon l'une des revendications 4 à 7, caractérisé en ce que l'écartement formant l'isolation entre deux caissons est inférieur ou égal à 10 µm, ou inférieur ou égal à 5 µm, ou inférieur ou égal à 3 µm. 20 9. Mémoire non volatile programmable électriquement, caractérisée en ce qu'elle comprend au moins un secteur pour mémoire selon l'une des revendications 4 à 8. 10. Mémoire selon la revendication précédente, caractérisée en ce qu'elle 25 est de type FLASH. 11. Mémoire selon la revendication 9 ou 10, caractérisée en ce qu'elle comprend un dispositif de commande qui met en oeuvre le procédé de programmation électrique selon l'une des revendications 1 à 3. 30 12. Dispositif électronique caractérisé en ce qu'il comprend au moins une mémoire non volatile programmable électriquement selon l'une des revendications 9 à 11. 13. Dispositif électronique selon la revendication précédente, caractérisé en ce qu'il est une carte à puce avec ou sans contact. 14. Procédé de fabrication d'un secteur selon l'une des revendications 1 à 3, caractérisé en ce qu'il comprend une étape de fabrication du secteur à partir d'au moins deux caissons distincts, ou une étape de séparation d'au moins un caisson par des caissons enterrés.15