Brevet FR2967796A1 — publié le 20120525

B10-3107FR 1 Procédé et système de gestion de l'alimentation d'un composant, par exemple un processeur et d'une mémoire, par exemple une mémoire cache dudit processeur L'invention concerne les composants électroniques et notamment leur alimentation. Elle s'applique particulièrement mais non limitativement à l'alimentation d'un composant électronique par exemple un processeur, et d'une mémoire, par exemple une mémoire cache coopérant avec ce composant à une même fréquence de fonctionnement. On peut alimenter un composant, par exemple un processeur, et une mémoire coopérant avec ce composant avec une même source d'alimentation. Cela étant, dans le cas d'un processeur, lorsque la cadence des opérations varie, on peut faire varier, par exemple entre 1.1 volt et 0.6 volt, la tension d'alimentation fournie au processeur en fonction de cette cadence de manière à optimiser la consommation. Mais la mémoire quant à elle nécessite une tension minimale de fonctionnement, par exemple 0.95 volt, en deçà de laquelle elle ne peut plus coopérer avec le processeur. On peut alimenter le processeur et la mémoire avec deux sources d'alimentation distinctes. Cela étant, même si les deux tensions sont théoriquement identiques leur réalisation technologique et les parcours résistifs inductifs ou capacitifs éventuellement différents entre les sources et le composant ou la mémoire, peuvent conduire à une différence de tension entre la tension réellement appliquée au composant et celle réellement appliquée à la mémoire. Cette différence de tension fournie est problématique car les fréquences de fonctionnement maximales du composant et de la mémoire ne sont alors pas identiques. Les deux composants doivent alors coopérer dans un mode dégradé (le plus lent des deux imposant la vitesse de l'ensemble). I1 est proposé selon un mode de mise en oeuvre et de réalisation, un système et un procédé d'alimentation qui autorise un fonctionnement normal non dégradé à une même fréquence du composant, par exemple un processeur et de la mémoire tout en pouvant faire varier la tension d'alimentation du composant de manière à optimiser la consommation et continuer à permettre une coopération éventuellement de la mémoire avec le processeur, ou à tout le moins éviter une perte des données mémorisées. Selon un aspect, il est proposé un procédé de gestion de l'alimentation d'un composant, par exemple un processeur ou un microcontrôleur, et d'une mémoire coopérant avec le composant comprenant : - une alimentation du composant et de la mémoire avec une première source d'alimentation variable ayant un premier niveau de tension d'alimentation supérieure à une tension de fonctionnement de la mémoire, et - lorsque le niveau de la tension de la première source d'alimentation chute et atteint un seuil supérieur ou égal à la tension minimale de fonctionnement de la mémoire, un basculement de l'alimentation de la mémoire sur une deuxième source d'alimentation ayant un deuxième niveau de tension supérieur ou égal à la tension minimale de fonctionnement de la mémoire, le composant restant alimenté par la première source. En d'autres termes, lorsque la tension fournie par la première source d'alimentation est par exemple supérieure à la tension minimale de fonctionnement de la mémoire on utilise une seule même source de fonctionnement. Le composant et la mémoire coopèrent à la même vitesse dans un mode optimisé jusqu'à la baisse de la tension fournie par la première source d'alimentation en dessous du seuil. Cette chute de tension se produit notamment lorsque l'activité du composant baisse, de façon à optimiser la consommation. Lorsque la tension de la première source d'alimentation baisse en deçà du seuil qui peut par exemple être égal à la tension de fonctionnement de la mémoire, alors la mémoire est alimentée par une deuxième source d'alimentation. On peut ainsi faire varier la tension d'alimentation du composant dans tout l'intervalle comprenant les tensions acceptées par ce composant. I1 n'y a plus de limite basse de cet intervalle par la tension de fonctionnement de la mémoire. On peut ainsi optimiser davantage la consommation. Ce procédé permet en outre un basculement très rapide (de l'ordre de quelques centaines de nanosecondes) entre la tension d'alimentation et la tension auxiliaire. Selon mode de mise en oeuvre, le basculement comprend une alimentation transitoire de la mémoire avec une tension d'alimentation transitoire ayant un troisième niveau supérieur ou égal à celui de la tension de rétention de la mémoire jusqu'à ce que la mémoire soit effectivement alimentée par la deuxième source d'alimentation. En effet, lorsque la tension d'alimentation de la mémoire est en deçà de la tension de rétention alors la mémoire perd les données qui y sont stockées. Or, au cours du basculement de l'alimentation la tension d'alimentation de la mémoire peut chuter. L'utilisation d'une alimentation transitoire permet de conserver au cours du basculement une tension d'alimentation aux bornes de la mémoire supérieure à la tension de rétention. Ainsi, il n'y a pas de risque que la mémoire perde ses données. La tension d'alimentation transitoire peut être délivrée par une troisième source d'alimentation ayant ledit troisième niveau, ou bien par la première source d'alimentation. I1 n'est alors pas nécessaire de disposer d'une troisième source de tension supplémentaire. Selon un mode de mise en oeuvre, lorsque le niveau de tension de la première source repasse au dessus dudit seuil on effectue les opérations inverses de celles effectuées lors de la chute de tension de la première source de façon à alimenter la mémoire et le composant avec la première source d'alimentation. Ainsi, suite au basculement sur la même première source d'alimentation la mémoire et le composant peuvent de nouveau coopérer à la même fréquence avec une tension issue de la même source. Selon un autre aspect, il est proposé un système de gestion de l'alimentation d'un composant et d'une mémoire coopérant avec le composant, comprenant : - une première source d'alimentation variable capable d'avoir un premier niveau de tension d'alimentation supérieure à une tension minimale de fonctionnement de la mémoire et couplée au composant, - une deuxième source d'alimentation ayant un deuxième niveau de tension supérieur ou égal à la tension minimale de fonctionnement de la mémoire, - des moyens de commutation commandables, connectés entre la première source d'alimentation, la deuxième source d'alimentation et la mémoire, possédant une première configuration dans laquelle ils relient électriquement la première source et la mémoire et une deuxième configuration dans laquelle ils relient électriquement la deuxième source et la mémoire, - des moyens de commande configurés pour placer les moyens de commutation dans la première configuration lorsque le niveau de tension de la première alimentation est supérieur à un seuil supérieur ou égal à la tension minimale de fonctionnement de la mémoire et pour placer les moyens de commutation dans la deuxième configuration lorsque le niveau de tension de la première alimentation est inférieur ou égale au seuil. Selon un mode de réalisation, les moyens de commutation comprennent un premier commutateur connecté entre la première source d'alimentation et la mémoire et un deuxième commutateur connecté entre la deuxième source d'alimentation et la mémoire, le premier commutateur et le deuxième commutateur étant respectivement dans l'état passant et dans l'état bloqué dans la première configuration des moyens de commutation et le premier commutateur et le deuxième commutateur étant respectivement dans l'état bloqué et dans l'état passant dans la deuxième configuration des moyens de commutation. Selon un mode de réalisation, le système comprend en outre des moyens d'alimentation transitoire configurés pour délivrer une tension d'alimentation transitoire ayant un troisième niveau supérieur ou égal à la tension de rétention de la mémoire, et dans lequel les moyens de commutation possèdent une troisième configuration dans laquelle il relient électriquement les moyens d'alimentation transitoire à la mémoire, et, les moyens de commandes sont configurés pour placer les moyens de commutation dans ladite troisième configuration lors du basculement des moyens de commutation de leur première configuration à leur deuxième configuration et inversement. Selon un autre mode de réalisation, les moyens de commande sont configurés pour placer les moyens de commutation dans ladite troisième configuration lorsque le premier commutateur et le deuxième commutateur sont bloqués, et les moyens de commutation comprennent un troisième commutateur, connecté entre la mémoire et moyens d'alimentation transitoire, et passant dans ladite troisième configuration des moyens de commutation. Selon un autre mode de réalisation, les moyens d'alimentation transitoire comprennent une troisième source d'alimentation ayant ledit troisième niveau, distincte de la première source et de la deuxième source d'alimentation. Selon un autre mode de réalisation, les moyens d'alimentation transitoire comprennent la première source d'alimentation. Selon un autre mode de réalisation, le premier commutateur et le deuxième commutateur comprennent chacun au moins un transistor à effet de champ, la résistance à l'état passant dudit au moins un transistor du deuxième commutateur étant supérieure à la résistance à l'état passant dudit au moins un transistor du premier commutateur. L'utilisation d'une résistance plus importante permet de limiter le courant de court circuit lorsque le troisième commutateur et le deuxième commutateur sont passants. Selon un autre mode de réalisation, le troisième commutateur comprend au moins un transistor à effet de champ, la résistance à l'état passant dudit au moins un transistor du troisième commutateur étant supérieure à la résistance à l'état passant dudit au moins un transistor du premier commutateur et à la résistance à l'état passant dudit au moins un transistor du deuxième commutateur. Ainsi lorsque le troisième commutateur et le deuxième commutateur sont passants le courant de court circuit est limité. Selon un autre mode de réalisation, les substrats des transistors du premier commutateur et du deuxième commutateur sont reliés l'un à l'autre. Les transistors du premier commutateur et du deuxième commutateur peuvent donc être accolés. La fabrication des transistors occupe une surface moins importante pour un même nombre de transistors. Selon un autre mode de réalisation, les substrats des transistors du premier et deuxième commutateurs sont reliés à la deuxième source d'alimentation. Ainsi, on évite ainsi dans le cas où la tension d'alimentation de la première source d'alimentation est égale à 0 un passage de courant par la diode du transistor du deuxième commutateur à travers le transistor du premier commutateur vers la première alimentation. Selon un autre mode de réalisation, le composant comprend un processeur. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés, sur lesquels : - les figures 1, 3, 4 et 6 illustrent des modes de réalisation d'un système d'alimentation selon l'invention ; - les figures 2 et 5 illustrent un mode de mise en oeuvre d'un procédé de gestion de l'alimentation selon l'invention. La figure 1 illustre un mode de réalisation d'un système selon l'invention. I1 comprend une première source d'alimentation variable Aliml délivrant une tension d'alimentation V1, une deuxième source d'alimentation Alim2 délivrant une tension d'alimentation V2, des moyens de commutations MC, un composant P par exemple un processeur, et une mémoire MM alimentée par une tension VMM à ses bornes. Des moyens de commutation MC permettent d'alimenter la mémoire avec une tension égale à V1 ou V2 en fonction de leur configuration. Les moyens de commutations MC, sont commandables par des moyens . de commande CONT. Le niveau de la tension V1 dépend de l'activité du processeur. La première source d'alimentation Aliml est également contrôlée dans cet exemple par les moyens de commande CONT de façon à délivrer un niveau V1 correspondant à l'activité du processeur. Les moyens de commandes configurent les moyens de commutation MC en fonction du niveau de la tension V1. La figure 2 illustre un procédé d'alimentation d'un composant P et d'une mémoire MM selon l'invention. Dans une étape 1 le composant P et la mémoire MM sont alimentés par une première source d'alimentation Aliml. Dans une étape 2 on teste si la tension d'alimentation V1 de la première source d'alimentation Aliml est inférieure à une tension de seuil Vs. Cette tension de seuil est supérieure ou égale, par exemple égale, à une tension minimale de fonctionnement de la mémoire. Quand la tension d'alimentation de la première source d'alimentation Aliml chute pour atteindre la tension de seuil Vs, alors on passe à une étape 3. Sinon on poursuit le procédé en revenant à la première étape 1. Au cours de l'étape 3 on bascule l'alimentation de la mémoire MM sur la deuxième source d'alimentation Alim2. Suite à ce basculement, on poursuit dans une étape 4 l'alimentation du composant P avec la première source d'alimentation Aliml et on alimente dans une étape 5 la mémoire MM avec la deuxième source d'alimentation Alim2. I1 convient de noter ici que la tension V1 peut continuer à chuter. Mais même dans ce cas, le processeur et la mémoire peuvent continuer à coopérer à la cadence imposée par le processeur. Dans une étape 6 on teste si la tension d'alimentation de la première alimentation Aliml est supérieure à la tension de seuil Vs. Si elle n'est pas supérieure on poursuit le procédé en revenant aux étapes 4 et 5. Quand la tension d'alimentation de la première alimentation Aliml remonte et devient supérieure à la tension de seuil Vs, alors on passe à une étape 7, dans laquelle on bascule l'alimentation de la mémoire MM sur la première source d'alimentation Aliml. Ainsi on peut retourner à l'étape 1 au cours de laquelle le composant P et la mémoire MM sont alimentés par la première source d'alimentation Aliml. La figure 3 illustre en détail les moyens de commutation MC selon un premier mode de réalisation. Les moyens de commutation MC comprennent deux commutateurs SC1 et SC2 respectivement connectés entre la mémoire et la première source d'alimentation Aliml et la deuxième source d'alimentation Alim2. L'état passant ou bloqué des commutateurs SC1 et SC2 est contrôlé par des moyens de commande CONT. Les moyens de commutation possèdent une première configuration dans laquelle ils relient électriquement la première source Aliml et la mémoire MM et une deuxième configuration dans laquelle ils relient électriquement la deuxième source Alim2 et la mémoire MM. Dans la première configuration le premier commutateur SC1 et le deuxième commutateur SC2 sont respectivement passant et bloqué. Dans la deuxième configuration le premier commutateur SC1 et le deuxième commutateur SC2 sont respectivement bloqué et passant. Lors du changement de configuration le commutateur SC1 et SC2 ne peuvent pas être simultanément passants car il s'ensuivrait un court circuit. L'exemple ci-dessous permet d'illustrer le fait que les deux commutateurs ne peuvent pas être commandables de façon à être simultanément passants. Dans cet exemple, les contraintes et hypothèses suivantes sont considérées - une chute résistive maximum acceptable dans les commutateurs SC1 et SC2 est égale à 5mV, - un courant de 50 mA maximum est consommé par la mémoire quand elle est reliée électriquement à la première source d'alimentation, c'est-à-dire lorsqu'elle coopère à la même vitesse que le composant (P) dans un mode de fonctionnement optimisé. Les moyens de commutation MC sont alors dans leur première configuration dans laquelle le commutateur SC1 est passant et le commutateur SC2 est bloqué, -un courant de 12,5 mA est consommé par la mémoire lorsqu'elle coopère avec le composant P dont l'activité a baissé de telle sorte que la tension V1 d'alimentation Alim 1 est inférieure à la tension de seuil. Les moyens de commutation MC sont alors dans leur deuxième configuration dans laquelle le commutateur SC1 est bloqué et le commutateur SC2 est passant, - la tension de seuil Vs est choisie de telle sorte que le maximum de différence entre la tension V1 et la tension V2 au moment de la transition est inférieure à 200mV. Par exemple si V2 est égale à une tension minimale de fonctionnement de la mémoire VFON=0.95 volt alors Vs doit être telle que la valeur absolue de (VFON-Vs) soit inférieure à 100mV. On obtient ainsi une résistance à l'état passant du commutateur SC1 égale à 5mV/50mA= 0.1 Ohm et du commutateur SC2 égale à 5mV/12,5mA= 0,4 Ohm. Avec ces valeurs si les deux commutateurs SC1 et SC2 sont à l'état passant simultanément alors l'intensité de court circuit est : 0.2 / (0.4+0.1) = 400mA. C'est un courant qui provoquerait un écroulement inacceptable des tensions des alimentations Aliml ou Alim2. I1 faut donc que les commutateurs soient commandés de façon à être non couvrants. L'homme du métier saura adapter l'architecture des moyens de commandes CONT, par exemple des moyens logiques, de façon à respecter cette contrainte. Les deux commutateurs SC1 et SC2 ne peuvent pas non plus être simultanément bloqués car il y aurait alors un risque que la tension VMM aux bornes de la mémoire MM devienne inférieure à une tension de rétention VRET en deçà de laquelle la mémoire perd les données qui y sont stockées. Bien qu'il soit possible d'adapter la commande des moyens de commutation pour éviter cette situation, une solution particulièrement simple prévoit que les moyens de commutation MC comprennent un troisième commutateur SC3. Ce commutateur SC3 connecté par exemple entre la première source d'alimentation et la mémoire va acheminer aux bornes de la mémoire une tension supérieure à la tension de rétention VRET lorsque les deux commutateurs SC1 et SC2 sont bloqués. Au cours de son activation, le commutateur SC3 sera passant simultanément avec le premier et/ou le deuxième commutateur, mais étant donné que l'intensité consommée par la mémoire au cours des basculements est très faible, la résistance du troisième commutateur SC3 peut être choisie plus importante. Cela permet de diminuer l'intensité de court circuit. A titre d'exemple, au cours du basculement la mémoire n'est plus en fonctionnement, elle consomme un courant de fuite d'environ 4mA à 125° C. Une chute résistive plus importante peut être acceptée dans le troisième commutateur SC3. I1 n'y a en effet aucune contrainte relative à un fonctionnement en coopération avec le composant P. Par exemple on peut accepter une chute résistive de 100mV. On obtient une résistance à l'état passant pour le commutateur SC3 de 100 mV / 4 mA = 25 Ohm. Si les commutateurs SC3 et SC2 sont à l'état passant simultanément alors l'intensité de court circuit est : 0.2 / (25+0.4) _ 7.9 mA. Si les commutateurs SC1 et SC3 sont passants alors il n'y a pas de court circuit car ils sont reliés au même potentiel (tension Vl). Ainsi, le courant de court circuit est fortement diminué et ne provoque pas d'écroulement des tensions d'alimentation. La figure 4 illustre un autre mode de réalisation dans lequel la tension de rétention VRET, ou bien une tension supérieure à cette tension de rétention est fournie par une troisième source alimentation Alim3. Si l'on suppose une différence de tension entre la troisième source Alim3 et la tension minimale de fonctionnement de la mémoire VFON inférieure à 0.2 Volt, les calculs énoncés ci avant sont toujours valables. Un cas supplémentaire de court circuit se présente lorsque les commutateurs SC1 et SC3 sont couvrants, le courant de court circuit est alors égale à 0.2 / (25+0.1) = 7.97 mA. C'est un courant à peu prés identique au cas où les deux commutateurs SC2 et SC3 sont passants, il n'y a pas de risque de destruction. La figure 5 illustre des exemples d'évolution de la tension V1 de la première source d'alimentation, de la tension V2 de la deuxième source d'alimentation, de la tension VMM aux bornes de la mémoire, et des positions des trois commutateurs SC1, SC2, SC3. La tension de la première source d'alimentation varie, elle passe d'une valeur maximum par exemple 1,1 volt à une valeur inférieure par exemple 0.6 volt puis repasse à sa valeur maximum. Au cours de cette chute et de cette montée de tension la tension V1 passe par deux fois par la valeur de seuil Vs. Cette valeur Vs est supérieure à la tension minimale de fonctionnement de la mémoire VFON. Par exemple la tension minimale de fonctionnement VFON de la mémoire peut être 0,95 volt. Les basculements étapes 3 et 7 interviennent au cours du franchissement du seuil Vs par la tension V1 par le haut ou par le bas. Dans un premier temps, la tension de la première source d'alimentation a une valeur maximum par exemple 1.1 volt. Dans les moyens de commutation, le premier commutateur SC1 est passant, le deuxième commutateur est bloqué et le troisième commutateur SC3 est bloqué. La tension VMM aux bornes de la mémoire MM est alors égale (à la perte résistive par le commutateur SC1 dans son état passant prés) à la tension V1 de la première source d'alimentation. Puis lors de la chute de la première tension d'alimentation V1, lorsqu'elle atteint la tension de seuil Vs, le basculement d'alimentation est réalisé par les moyens de commutation MC. Ce basculement comporte trois temps. Dans un premier temps, le premier commutateur SC1 reste passant, le commutateur SC3 devient passant, et le deuxième commutateur est bloqué. Dans un deuxième temps, seul le commutateur SC3 est passant. Dans un troisième temps, les commutateurs SC3 et SC2 sont passants. Principalement, au cours de ce basculement les premier et deuxième commutateurs SC1 et SC2 sont bloqués et le troisième commutateur SC3 est passant. La tension VMM aux bornes de la mémoire MM est égale à la tension de rétention VRET fournie par une troisième source d'alimentation. Puis à l'issue du basculement le commutateur SC2 est passant et les commutateurs SC1 et SC3 sont bloqués. La tension VMM aux bornes de la mémoire VMM est alors égale à la tension V2 de la deuxième source d'alimentation (à la perte résistive par le commutateur SC2 à son état passant prés) c'est-à-dire à la tension minimale de fonctionnement VFON. Lorsque la tension V1 repasse au dessus de la tension de seuil Vs alors un autre basculement est réalisé. Ce basculement comporte trois temps. Dans un premier temps, le deuxième commutateur SC2 reste passant, le commutateur SC3 devient passant, et le premier commutateur est bloqué. Dans un deuxième temps, seul le commutateur SC3 est passant. Dans un troisième temps, les commutateurs SC3 et SC1 sont passants. Principalement, au cours de ce basculement les premier et deuxième commutateurs SC1 et SC2 sont bloqués et le troisième commutateur SC3 (figure 5) est passant. La tension VMM aux bornes de la mémoire MM est égale à la tension de rétention VRET. Puis à l'issue du basculement le commutateur SC1 est passant et les commutateurs SC2 et SC3 sont bloqués. On se retrouve ainsi dans la situation initiale. La durée de chacun des deux basculements est par exemple de 100 ns. Cette durée est très faible puisqu'elle ne représente que quelques centaines instructions d'un processeur dans le cas où le composant P est un processeur fonctionnant à plusieurs GHz. La figure 6 illustre un mode de réalisation des commutateurs SC1 et SC2. Ils comportent chacun ici des transistors à effet de champ FET à canal P par exemple, montés en parallèle, ayant la source reliée coté alimentation, le drain coté mémoire et la grille reliée au moyens de commande CONT. Les substrats des transistors TRI du premier commutateur SC1 sont reliés aux substrats des transistors TR2 du deuxième commutateur SC2. Bien qu'il soit possible de relier les substrats à Aliml, il est préférable, notamment pour éviter un passage de courant par la diode du transistor TR2 du deuxième commutateur à vers le substrat commun, et donc vers la première alimentation, lorsque la tension V1 baisse pour atteindre 0 Volt, que les substrats soient reliés à l'alimentation Alim2. REVENDICATIONS1. Procédé de gestion de l'alimentation d'un composant (P) et d'une mémoire (MM) coopérant avec le composant comprenant : - une alimentation du composant (P) et de la mémoire (MM) avec une première source d'alimentation variable (Aliml) ayant un premier niveau de tension d'alimentation (Vl) supérieure à une tension minimale de fonctionnement de la mémoire (VFON), et - lorsque le niveau de la tension de la première source d'alimentation (V1) chute et atteint un seuil (VS) supérieur ou égal à la tension minimale de fonctionnement de la mémoire (VFON), un basculement de l'alimentation de la mémoire (MM) sur une deuxième source d'alimentation (Alim2) ayant un deuxième niveau de tension (V2) supérieur ou égal à la tension minimale de fonctionnement de la mémoire (VFON), le composant restant alimenté par la première source. 2. Procédé selon la revendication 1, dans lequel ledit basculement comprend une alimentation transitoire de la mémoire (MM) avec une tension d'alimentation transitoire ayant un troisième niveau supérieur ou égal à celui de la tension de rétention de la mémoire (MM) jusqu'à ce que le mémoire soit effectivement alimentée par la deuxième source d'alimentation (Alim2). 3. Procédé selon la revendication 2 dans lequel la tension d'alimentation transitoire est délivrée par une troisième source d'alimentation (Alim3) ayant ledit troisième niveau. 4. Procédé selon la revendication 2 dans lequel la tension d'alimentation transitoire est délivrée par la première source d'alimentation (Aliml). 5. Procédé selon l'une des revendications précédentes dans lequel lorsque le niveau de tension de la première source repasse au dessus dudit seuil (Vs) on effectue les opérations inverses de celles effectuées lors de la chute de tension de la première source de façon à alimenter la mémoire (MM) et le composant (P) avec la première source d'alimentation (Aliml). 6. Système de gestion de l'alimentation d'un composant (P) et d'une mémoire (MM) coopérant avec le composant, comprenant : - une première source d'alimentation variable (Aliml) capable d'avoir un premier niveau de tension d'alimentation (Vl) supérieure à une tension minimale de fonctionnement (VFON) de la mémoire et couplée au composant (P), - une deuxième source d'alimentation (Alim2) ayant un deuxième niveau de tension (V2) supérieur ou égal à la tension minimale de fonctionnement de la mémoire (VFON), -des moyens de commutation (MC) commandables, connectés entre la première source d'alimentation (Aliml), la deuxième source d'alimentation (Alim2) et la mémoire (MM), possédant une première configuration dans laquelle ils relient électriquement la première source (Aliml) et la mémoire (MM) et une deuxième configuration dans laquelle ils relient électriquement la deuxième source (Alim2) et la mémoire (MM), - des moyens de commande (CONT) configurés pour placer les moyens de commutation (MC) dans la première configuration lorsque le niveau de tension de la première alimentation (Aliml) est supérieur à un seuil (VS) supérieur ou égal à la tension minimale de fonctionnement de la mémoire (VFON) et pour placer les moyens de commutation (MC) dans la deuxième configuration lorsque le niveau de tension de la première alimentation (Aliml) est inférieur ou égale au seuil (VS). 7. Système gestion de l'alimentation selon la revendication 6, dans lequel les moyens de commutation (MC) comprennent un premier commutateur (SC1) connecté entre la première source d'alimentation (Aliml) et la mémoire (MM) et un deuxième commutateur (SC2) connecté entre la deuxième source d'alimentation (Alim2) et la mémoire (MM), le premier commutateur (SC1) et le deuxième commutateur étant respectivement dans l'état passant et dans l'état bloqué dans la première configuration des moyens de commutation et le premier commutateur (SC1) et le deuxième commutateur étantrespectivement dans l'état bloqué et dans l'état passant dans la deuxième configuration des moyens de commutation. 8. Système selon la revendication 6 ou 7, comprenant en outre des moyens d'alimentation transitoire configurés pour délivrer une tension d'alimentation transitoire ayant un troisième niveau supérieur ou égal à la tension de rétention de la mémoire (VRET), et dans lequel les moyens de commutation (MC) possèdent une troisième configuration dans laquelle il relient électriquement les moyens d'alimentation transitoire à la mémoire, et, les moyens de commandes (CONT) sont configurés pour placer les moyens de commutation (MC) dans ladite troisième configuration lors du basculement des moyens de commutation de leur première configuration à leur deuxième configuration et inversement. 9. Système selon les revendications 7 et 8, dans lequel les moyens de commande sont configurés pour placer les moyens de commutation (MC) dans ladite troisième configuration lorsque le premier commutateur (SC1) et le deuxième commutateur (SC2) sont bloqués, et les moyens de commutation comprennent un troisième commutateur (SC3), connecté entre la mémoire (MM) et moyens d'alimentation transitoire, et passant dans ladite troisième configuration des moyens de commutation. 10. Système selon la revendication 8 ou 9, dans lequel les moyens d'alimentation transitoire comprennent une troisième source d'alimentation (Alim3) ayant ledit troisième niveau, distincte de la première source et de la deuxième source d'alimentation (Aliml, Alim2). 11. Système selon la revendication 8 ou 9, dans lequel les moyens d'alimentation transitoire comprennent la première source d'alimentation (Aliml). 12. Système selon l'une quelconque des revendications 7 à 11, dans lequel le premier commutateur (SC1) et le deuxième commutateur (SC2) comprennent chacun au moins un transistor à effet de champ, la résistance à l'état passant dudit au moins un transistor (TR2) du deuxième commutateur (SC2) étant supérieure à la résistance à l'étatpassant dudit au moins un transistor (TRI) du premier commutateur (SC1). 13. Système selon l'une quelconque des revendications 9 à 11, dans lequel le troisième commutateur (SC3) comprend au moins un transistor à effet de champ, la résistance à l'état passant dudit au moins un transistor (TR3) du troisième commutateur (SC3) étant supérieure à la résistance à l'état passant dudit au moins un transistor (TRI) du premier commutateur (SC1) et à la résistance à l'état passant dudit au moins un transistor (TR2) du deuxième commutateur (SC2). 14. Système selon l'une des revendications 12 à 13, dans lequel les substrats des transistors du premier commutateur et du deuxième commutateur (TRI, TR2) sont reliés l'un à l'autre. 15. Système selon l'une des revendications 12 à 13, dans lequel les substrats des transistors du premier et deuxième commutateurs (TRI, TR2) sont reliés à la deuxième source d'alimentation (Alim2). 16. Système selon l'une des revendications 6 à 15, dans lequel le composant comprend un processeur.