Brevet FR2972567A1 — publié le 20120914

METHODE DE FORMATION D'UNE STRUCTURE DE GE SUR III/V SUR ISOLANT Le domaine de cette invention est celui des structures de semi-conducteur sur isolant (« Semiconductor On Insulator », SeOI) permettant la formation de transistors à canal à haute mobilité. Plus précisément, l'invention concerne une méthode améliorée pour réaliser de telles structures. ETAT DE L'ART Au cours des quarante dernières années, la technologie de la microélectronique a été en mesure de réduire les dimensions de son élément de base, c'est-à-dire le transistor, et d'augmenter ainsi la densité des transistors dans des circuits, ainsi que d'améliorer les performances de chaque transistor. Cette augmentation s'avère suivre une courbe exponentielle très bien connue, appelée "loi de- Moore". Pour la première partie de cette courbe, l'augmentation de performance était directement due aux dimensions inférieures du transistor, mais au cours des dix dernières années, la technologie CMOS ("Complemntary Metal-Oxide Semiconductor », en terminologie anglo-saxonne) à base de silicium de haute performance s'est reposée fortement sur des innovations de matériaux au niveau du transistor pour maintenir les tendances de performances générationnelles. Un aspect des innovations de matériaux était d'augmenter la contrainte dans le cristal de silicium n pour augmenter la mobilité des porteurs et atteindre ainsi une haute densité de courant, laquelle se traduit directement par une performance supérieure pour le circuit. Cet aspect a été poussé à ses limites pour les dernières générations, il est donc maintenant inconcevable de continuer à accumuler plus de contrainte, sinon l'augmentation de mobilité sature même si une contrainte supérieure est appliquée. Toutefois, la nécessité d'obtenir plus de performance par le biais de l'augmentation de mobilité des porteurs est toujours présente. Les transistors de type à effet de champ, ou « Field-effect transistors » (FET), s'appuient sur un champ électrique pour contrôler le profil et donc la conductivité d'un canal d'un type de porteur de charge dans un matériau semi-conducteur. De nouveaux matériaux à haute mobilité sont supposés remplacer le silicium, dans les canaux de ces transistors. Les matériaux à haute mobilité les plus étudiés pour les NFET ("Transistor à effet de champ à canal N") sont des matériaux III/V, et en particulier le GaAs et l'InGaAs. Du pur germanium ou des alliages de SiGe sont habituellement envisagés pour les PFET ("Transistor à effet de champ à canal P"). Toutefois, la fabrication de structures comprenant de tels matériaux nouveaux, en particulier de structures de semi-conducteur sur isolant (SeOI), reste problématique. Des structures SeOI comprennent une ou plusieurs couches minces de matériaux semi-conducteurs sur une couche isolante enterrée, recouvrant un substrat support, constitué en général de silicium. Mais, le silicium d'une part et le GaAs ou l'InGaAs d'autre part sont des matériaux cristallins ayant des paramètres de maille très différents qui ne peuvent pas s'adapter facilement. Une couche d'InGaAs réalisée par croissance sur un substrat de silicium comprend par conséquent des défauts, désadaptations et dislocations de cristaux qui réduisent considérablement les performances, saû f si une couche tampon très épaisse est réalisée par croissance sur un support de silicium pour s'adapter à la grande différence de paramètre de maille, ce qui est long et coûteux. Des substrats support plus compatibles existent, constitués par exemple de GaAs ou d'InP, mais ces substrats alternatifs sont coûteux et présentent un diamètre limité (plaquettes d'InP de 150 mm par rapport à des plaquettes de silicium de 300 mm). Toutes ces solutions sont inadaptées pour la fabrication de microélectronique à haut rendement. Par ailleurs, le fait de s'écarter du silicium pour des matériaux à haute mobilité implique d'avoir deux structures SeOI différentes pour des transistors à effet de champ à canal N et P, alors que le silicium permet les deux. Enfin, il existe un autre obstacle majeur pour former un transistor III/V traditionnel avec source et drain implantés. En effet, un transistor nécessite trois électrodes, deux desquelles étant des points de connexion avec le matériau semi-conducteur dans un transistor à effet de champ (au niveau de la source et du drain). Mais, en raison de défauts d'implantation de dopage qui sont impossibles à corriger, les contacts métalliques avec des matériaux III/V présentent une haute résistance qui réduit également la performance. Pour toutes ces raisons, le silicium reste le matériau préféré pour l'instant. I1 existe par conséquent un besoin pour une méthode pour former une structure SeOI permettant une fabrication à haut rendement d'un transistor à canal à haute mobilité III/V, avec des contacts de source et de drain à basse résistance d'accès. RESUME DE L'INVENTION Pour ces raisons, la présente invention propose une méthode pour former une structure de semi-conducteur sur isolant qui comprend une couche semi-conductrice de matériau III/V, caractérisée en ce qu'elle comprend les étapes suivantes c (a) la croissance d'une couche de germanium 20 relaxée sur un substrat donneur ; (b) la croissance d'au moins une couche de matériau III/V sur la couche de germanium ; (c) la formation d'un plan de clivage dans la couche de germanium relaxée ; 25 (d) le transfert d'une partie clivée du substrat donneur à un substrat support, la partie clivée étant une partie du substrat donneur clivée au niveau du plan de clivage, qui comprend l'au moins une couche de matériau III/V. 30 Du fait que la structure est réalisée à partir de substrats support en silicium, des plaquettes industrielles de 300 mm peuvent être fabriquées. Une production à haut rendement et de faible coût est possible. Par ailleurs, la couche de germanium peut être utilisée pour former des contacts à basse résistance, car l'hétérojonction Ge-III/V est connue comme étant du type non Schottky (aucune barrière de potentiel ne se produit au niveau de la jonction). La source et le drain sont ensuite implantés dans la couche de germanium. Des caractéristiques préférées, mais non limitatives, de la présente invention sont les suivantes : le matériau III/V est InGaAs ; - le substrat donneur est constitué de silicium ; l'étape (a) de croissance d'une couche de germanium relaxée comprend une sous-étape précédente (al) de croissance d'une couche tampon de germaniure de silicium d'adaptation de maille sur le substrat donneur, la couche de germanium relaxée étant formée par croissance sur la couche tampon de germaniure de silicium ; l'étape (c) de formation d'un plan de clivage dans la couche de germanium relaxée comprend une sous- étape précédente (cl) de formation d'une couche isolante sur l'au moins une couche de matériau III/V et/ou sur le substrat support ; - l'étape (cl) de formation d'une couche isolante comprend une oxydation thermique du substrat support ; 6 - l'étape (c1) de formation d'une couche isolante comprend un dépôt d'une couche d'oxyde sur l'au moins une couche de matériau III/V ; - l'étape (b) de croissance d'au moins une couche de matériau III/V sur la couche de germanium comprend une sous-étape successive (loi) de formation d'une couche mince de silicium sur l'au moins une couche de matériau III/V ; - le substrat support est une structure de silicium sur isolant comprenant une couche isolante. Dans un deuxième aspect, l'invention propose une structure de Ge sur III/V sur isolant comprenant un substrat support, une couche isolante, au moins une couche de matériau III/V sur la couche isolante, une couche de germanium sur l'au moins une couche de matériau III/V. Par ailleurs, la structure de Ge sur III/V sur isolant telle formée selon l'invention permet la fabrication de transistors à effet de champ à canal N et P. Dans un troisième aspect, l'invention propose un transistor à effet de champ à canal N formé dans une structure de Ge sur III/V sur isolant selon le deuxième aspect de l'invention, le transistor à effet de champ à canal N comprenant une grille dans une cavité dans la couche de germanium jusqu'à la couche de matériau III/V, la grille étant isolée de la couche de germanium et de la couche de matériau III/V par un matériau diélectrique high-K ; une région de source dans la couche de germanium sur un premier côté de la cavité ; et une région de drain dans la couche de germanium sur l'autre côté de la cavité. Dans un quatrième aspect, l'invention propose une méthode pour fabriquer un transistor à effet de champ à canal N selon le troisième aspect de l'invention, comprend les étapes suivantes - la formation d'une structure de Ge sur III/V sur isolant selon le deuxième aspect de l'invention ; - la formation d'une cavité dans la couche de germanium jusqu'à la couche de matériau III/V ; - le dépôt dans la cavité d'un matériau diélectrique high-K et d'une grille, la grille étant isolée de la couche de germanium et de la couche de matériau III/V par le matériau diélectrique à high-K ; - l'implantation d'une région de source et d'une région de drain dans la couche de germanium sur chaque côté de la cavité. Dans un cinquième aspect, l'invention propose un transistor _à effet de champ à canal P formé dans une structure de Ge sur III/V sur isolant selon le deuxième aspect de l'invention, -le transistor à effet de champ à canal N comprenant un îlot sur la couche de germanium, l'îlot comprenant une grille isolée de la couche de germanium par un matériau diélectrique à high-K ; une région de source dans la couche de germanium sur un premier côté de l'îlot ; et une région de drain dans la couche de germanium sur l'autre côté de l'îlot. 2972567 s Dans un sixième aspect, l'invention propose une méthode pour fabriquer un transistor à effet de champ à canal P selon le cinquième aspect de l'invention, comprenant les étapes suivantes : 5 - la formation d'une structure de Ge sur III/V sur isolant selon le deuxième aspect de l'invention ; - la formation d'un îlot sur la couche de germanium en déposant un matériau diélectrique high-K et une grille, la grille étant isolée de la couche de 10 germanium par le matériau diélectrique high-K ; l'implantation d'une région de source et d'une région de drain dans la couche de germanium sur chaque côté de l'îlot. Des caractéristiques préférées, mais non 15 limitatives, de la présente invention sont les suivantes - la structure de Ge sur III/V sur isolant est formée selon le premier aspect de l'invention, la méthode comprend une étape de formation d'une cavité 20 dans la couche tampon jusqu'à la couche de germanium avant l'étape de formation de l'îlot, la grille étant isolée de la couche tampon par le matériau diélectrique high-K ; - la couche de germanium est partiellement évidée 25 avant l'étape de formation de l'îlot. DESCRIPTION DES FIGURES Les objets, caractéristiques et avantages ci- 30 dessus, ainsi que d'autres, de cette invention ressortiront dans la description détaillée ci-après d'un mode de réalisation illustratif de celle-ci, qui doit être lue en référence aux dessins annexés, sur lesquels : - la figure 1 représente des étapes d'un mode de 5 réalisation d'une méthode selon le premier aspect de l'invention ; - la figure 2 représente des étapes d'un autre mode de réalisation d'une méthode selon le premier aspect de l'invention ; 10 - la figure 3 est une vue en coupe transversale d'un transistor à effet de champ à canal N fabriqué selon un mode de réalisation d'une méthode selon le deuxième aspect de l'invention ; - la figure 4 est une vue en coupe transversale 15 d'un mode de réalisation d'un transistor à effet de champ à canal P fabriqué selon un mode de réalisation d'une méthode selon le troisième aspect de l'invention. DESCRIPTION DETAILLEE 20 Couche III/V sur donneur Si/Ge En référence aux dessins, une méthode selon un mode de réalisation possible de l'invention sera maintenant décrite. 25 L'invention propose d'intercaler une couche de germanium relaxée 2 entre un substrat donneur 1, avantageusement composé de silicium, et au moins une couche 3 de matériau III/V, le matériau III/V étant par exemple de l'InP, de l'AsGa, de l'InAs et 30 avantageusement de l'InAsGa, en raison de sa haute mobilité de porteurs de charge. En effet, les mailles du Ge et des matériaux III/V sont suffisamment proches pour permettre la croissance d'une couche de matériau III/V sur le dessus de la couche de Ge relaxée sans problème d'adaptation de maille. Par ailleurs, des méthodes de croissance d'une couche de Ge relaxée sur le dessus d'un substrat donneur de silicium nu sont connues de l'homme du métier. Une couche est "relaxée" si son matériau cristallin a un paramètre de maille sensiblement identique à son paramètre de maille nominal, où le paramètre de maille du matériau est sous sa forme d'équilibre sans contrainte appliquée sur celui-ci. Inversement, une couche est "sous contrainte" si son matériau cristallin est sollicité élastiquement en tension ou en compression. Par exemple, une couche sous contrainte peut-être formée par croissance épitaxiale d'un matériau sur un deuxième matériau les 2 matériaux ayant un paramètre de maille différent. Comme le germanium et le silicium ont un paramètre de maille différent, une première méthode pour obtenir la croissance d'une couche de Ge relaxée sur le dessus d'un substrat de silicium consiste à faire croître une couche d'adaptation de maille, composée de germanium contraint à sa base (cette fine couche de Ge aura le même paramètre de maille dans le plan que le silicium, par conséquent fortement contrainte en raison de la désadaptation de 4 % entre les paramètres de maille) et progressivement relaxée alors que la couche s'épaissit. A partir d'une épaisseur suffisante, la croissance de germanium est totalement relaxée. Cette technique nécessite habituellement une couche de Ge d'une épaisseur d'au moins 2 um. En variante, une couche tampon de germaniure de silicium 7 d'adaptation de maille est utilisée. Cette couche tampon 7 est formée par croissance sur le substrat donneur de silicium 1 avant la croissance de la couche de germanium relaxée, et est constituée de SiGe relaxé, avec_ fine proportion crnissante de germanium alors que la couche tampon 7 s'épaissit. Ainsi, au niveau de son interface entre le substrat donneur de silicium 1, la couche tampon 7 est essentiellement constituée de silicium, et au niveau de son interface avec la couche de germanium relaxée 2, la couche tampon 7 comprend une proportion suffisante de germanium pour? permettre la croissance de germanium relaxé pur sans problèmes d'adaptation de maille. Cette technique nécessite habituellement une couche tampon 7 de 2 à 5 microns d'épaisseur. En variante, la totalité du substrat donneur peut être constitué de SiGe et agit comme une couche d'adaptation de maille. Le germanium relaxé peut être formé par croissance directement sur ce substrat de SiGe. Formation d'une structure SeOI Des étapes d'un mode de réalisation de la méthode pour former une structure de semi-conducteur sur isolant 10 qui comprend une couche semi-conductrice 3 de matériau III/V selon l'invention, sont représentées sur la figure 1. La couche de germanium relaxée 2 est formée par croissance sur le substrat donneur 1, comme expliqué précédemment. Ensuite, au moins une couche 3 d'un matériau III/V, avantageusement une couche d'InAsGa, est formée par croissance sur la couche de germanium 2. Un substrat support 4 est également préparé, ledit substrat support 4 étant avantageusement composé de silicium, ou n'importe quels mitres matériaux généralement utilisés pour des substrats. Le substrat support 4 peut être un substrat de silicium sur isolant standard, comprenant une couche isolante 5 sous une couche mince de silicium 8. Si le substrat support 4 n'est pas une structure de silicium sur isolant, autrement dit si le substrat support 4 ne comprend pas une couChe isolante 5, la couche isolante 5 est avantageusement formée sur l'au: moins une couche 3 de matériau III/V et/ou sur le substrat support 4. Dans le mode de réalisation représenté par la figure 1, la couche isolante est formée par une oxydation thermique du substrat support 4. Par exemple, si le substrat support 4 est constitué de silicium, une couche isolante de dioxyde de silicium est formée. En variante, la couche isolante 5 peut être déposée, en particulier sur la couche de matériau III/V 3. Des oxydes sont également préférés. Avantageusement, une couche d'oxyde est formée ou déposée sur les deux surfaces. En effet, un collage oxyde/oxyde est reconnue comme étant de bonne qualité. En variante, il est également possible de former une couche mince de silicium 8 sur la couche de matériau III/V 3 avant la formation de l'au moins une couche isolante 5, une sous-structure de silicium sur isolateur est ainsi reconstituée quand les substrats donneurs et support 1, 4 sont unis. Ce mode de réalisation est représenté par la figure 2. Un plan de clivage 6 est ensuite formé dans la couche de germanium relaxée 2. Il peut être noté que cette étape pourrait être effectuée avant l'étape de formation d'une couche isolante 5, ou même simultanément si la couche isolante 5 est formée seulement sur le substrat support 4. Dans ce but, la couche de germanium relaxée 3 est implantée par exemple suivant la technologie Smart-CutTM avec des espèces ioniques comme l'hydrogène. L'implantation conduit à la création du plan de clivage 6 qui est une zone amaigrie enterrée. En outre, le substrat donneur 1 est uni au substrat support 4 et ensuite séparé en clivant le substrat de source 1 à une profondeur correspondant à la profondeur de pénétration de l'espèce implantée (le plan de clivage 6), c'est-à-dire dans la couche de germanium 6. Avantageusement, si la couche de germanium a été formée par croissance sur une couche tampon de germaniure de silicium 7, le plan de clivage peut être formé dans cette sous-couche 7. De cette manière, une structure SeOI 10 (et plus précisément une structure de Ge sur III/V sur isolant) est obtenue, elle contient le substrat support 4 et une partie clivée du substrat donneur 1 qui comprend l'au moins une couche 3 de matériau III/V et un résidu de la couche de germanium 2 (ou, si applicable, la couche de germanium 2 et un résidu de la couche tampon de germaniure 7). Un substrat dé-stratifié restant l' étant une partie de l'ancien substrat de source 1, éventuellement surmonté d'un résidu de la couche de germanium 2 (ou, si applicable, d'un résidu de la couche tampon de germaniure 7) est également produit. En ce qui concerne le collage, il est possible avec ou sans activation (en particulier dans le cas d'une collage oxyde/oxyde), mais l'option préférée est le collage par activation CMP (polissage chimicomécanique). Structure de Ge sur III/V sur isolant Selon un deuxième aspect de l'invention, une structure de Ge sur III/V sur isolant est proposée, cette structure étant formée grâce à une méthode de formation d'une structure SeOI 10 telle que décrite précédemment. La structure de Ge sur III/V sur isolant 10 comprend un substrat support 4, une couche isolante 5, au moins une couche 3 de matériau III/V sur la couche isolante 5, une couche de germanium 2 sur l'au moins une couche 3 de matériau III/V. D'une manière particulièrement avantageuse, la structure 10 comprend finalement de bas en haut : - un substrat de silicium 4, une couche isolante d'oxyde de silicium 5, - éventuellement une couche mince de silicium 8 - une couche d'InAsGa 3, - une couche de Ge relaxée 2, - une couche tampon de germaniure résiduel 7. 30 Transistor à effet de champ à canal N Selon un troisième aspect et un quatrième aspect de l'invention, un transistor à effet de champ à canal N 20a fabriqué à partir d'une structure de Ge sur III/V sur isolant 10 telle que décrite précédemment et un procédé de fabrication d'un transistor à effet de champ à canal N 20a sont proposés respectivement. Un tel transistor à effet de champ à canal N 20a hautes performances est représenté par la figure 3. Comme déjà expliqué, les transistors à effet de champ s'appuient sur un champ électrique pour contrôler le profil et donc la conductivité d'un canal d'un type de porteur de charge dans un matériau semi-conducteur. Dans le type N (négatif), les porteurs de charge sont les électrons. Ainsi, le semi-conducteur est dopé P (ou non dopé si exploité dans des conditions « Fully-Depleted », c'est-à-dire totalement appauvri en charges) et, quand il est activé, un canal N se forme et le courant peut circuler. Pour fabriquer un tel transistor à effet de champ -à canal N 20a, la structure de Ge sur III/V sur isolant 10 est formée dans une première étape. Ensuite, une cavité 21 est formée dans la couche de germanium 2 jusqu'à la couche de matériau III/V 3. Par le biais de cette cavité 21, la couche de germanium 2 est séparée en deux parties liées seulement par la couche d'InAsGa 3 généralement non dopée pour un mode de fonctionnement Fully-Depleted. Une couche d'un matériau diélectrique « high-K » 22 est ensuite déposée en premier. Le terme de diélectrique high-K se réfère à un matériau avec une haute constante diélectrique k (par rapport au dioxyde de silicium) : de courants de fuite dus à l'effet tunnel doivent être évités, entraînant l'utilisation de matériaux isolants spécifiques. La grille 23 est ensuite déposée et recouverte avec un matériau diélectrique high-K 22. La grille 23 est avantageusement constituée de métal et elle est isolée par rapport aux autres couches par le matériau diélectrique high-K 22. Enfin, une région de source 24 et une région de drain 25 sont formées par implantation dans les deux parties de la couche de germanium 2 séparées par la cavité 21. En effet, comme déjà expliqué, la couche de Ge est utilisée pour former des contacts à basse résistance, car l'hétérojonction Ge-III/V est connue comme étant du type non Schottky. Le transistor à effet de champ à canal N est maintenant opérationnel. En appliquant une tension positive grille-source suffisante (indiquée comme la tension de seuil du transistor à effet de champ), le canal conducteur apparaît : suffisamment d'électrons doivent être attirés près de la grille pour contrer les ions dopants ajoutés à la couche 3, il forme d'abord une région libre de porteurs mobiles appelée une région de déplétion. En outre, une augmentation de tension grille-source attirera encore plus d'électrons vers la grille qui sont en mesure de créer l'apparition d'un excès de charges négatives, ce processus est appelé inversion. Transistor à effet de champ à canal P Selon un cinquième aspect et un sixième aspect de l'invention, un transistor à effet de champ à canal P 20b fabriqué à partir d'une structure de Ge sur III/V sur isolant 10 telle que décrite précédemment et un procédé de fabrication d'un transistor à effet de champ à canal P 20b sont proposés respectivement. Un tel transistor à effet de champ à canal P 20b de haute performance est représenté par la figure 4. Dans le type P (positif), les porteurs de charge sont les trous. Ainsi, le semi-conducteur est dopé N (ou non dopé si exploité dans des conditions Fully-Depleted) et, quand il est activé, un canal P se forme et le courant peut circuler. Ceci est un fonctionnement inverse par rapport à un transistor à effet de champ à canal N. Pour fabriquer un tel transistor à effet de champ à canal P 20b, la structure de Ge sur III/V sur isolant est formée dans une première étape. Ensuite, un îlot 26 est formé sur la coucher de germanium 2 : une couche d'un matériau diélectrique high-K 22 est déposée en premier. Une grille 23 est ensuite déposée. Celle-ci est de préférence une grille en métal. En effet, pour des trous, la couche à haute mobilité est la couche de germanium 2, de sorte que la couche de germanium 2 n'est pas séparée en deux parties. Avantageusement, la couche de germanium 2 est néanmoins partiellement évidée avant la formation de l'îlot. Ainsi, un canal de germanium plus mince sera plus facile à ouvrir. S'il existe une couche de germaniure 7, une cavité est formée dans cette couche jusqu'à la couche de germanium 2, de manière à avoir l'îlot formé directement sur la couche de germanium 2. La grille 23 est avantageusement réalisée en métal et est isolée par rapport aux autres couches par le matériau diélectrique high-K 22. Enfin, une région de source 24 et une région de drain 25 sont formées par implantation dans les deux parties de la couche de germanium 2 sur chaque côté de l'îlot 26. Le transistor à effet de champ à canal P est maintenant opérationnel. De manière similaire au transistor à effet de champ à canal N, en appliquant une tension positive grille-source suffisante, le canal conducteur apparaît ; suffisamment de trous doivent être attirés de la couche d'InAsGa 3 à la couche de germanium 2 pour contrer les ions dopants ajoutés. Bien entendu, l'invention n'est pas limitée aux exemples de réalisation ci-dessus décrits et représentés, à partir desquels on pourra prévoir d'autres modes et d'autres formes de réalisation, sans pour autant sortir du cadre de l'invention. REVENDICATIONS1. Méthode pour former une structure de semi-conducteur sur isolant (10) qui comprend une couche semi-conductrice (3) de matériau III/V, caractérisée en ce qu'elle comprend les étapes suivantes : (a) la croissance d'une couche de germanium relaxée (2) sur un substrat donneur (1) (b) la croissance d'au moins une couche (3) de matériau III/V sur la couche de germanium (2) ; (c) la formation d'un plan de clivage (6) dans la couche de germanium relaxée (2) ; (d) le transfert d'une partie clivée du substrat donneur (1) à un substrat support (4), la partie clivée étant une partie du substrat donneur (1) clivée au niveau du plan de clivage (6), qui comprend l'au moins une _couche (3) de matériau III/V. 2. Méthode selon la revendication 1, dans laquelle le matériau III/V est l'InGaAs. 3. Méthode selon l'une quelconque des revendications 1 à 2, dans laquelle le substrat donneur (1) est constitué de silicium. 4. Méthode selon la revendication 3, dans laquelle l'étape (a) de croissance d'une couche de germanium relaxée (2) comprend une sous-étape précédente (al) de croissance d'une couche tampon de germaniure de silicium (7) d'adaptation de maille sur le substrat donneur (1), la couche de germanium relaxée (2) étant formée par croissance sur la couche tampon de germaniure de silicium (7). 5. Méthode selon l'une quelconque des revendications 1 à 4, dans laquelle l'étape (c) de formation d'un plan de clivage (6) dans la couche de germanium relaxée (2) comprend une sous-étape précédente (cl) de formation d'une couche isolante (5) sur l'au moins une couche (3) de matériau III/V et/ou sur le substrat support (4). 6. Méthode selon la revendication 5, dans laquelle l'étape (cl) de formation d'une couche isolante (5) 10 comprend une oxydation thermique du substrat support (4). 7. Méthode selon l'une quelconque des revendications 5 à 6, dans laquelle l'étape (cl) de formation d'une couche isolante (5) comprend un dépôt 15 d'une couche d'oxyde sur l'au moins une couche (3) de matériau III/V. 8. Méthode selon l'une quelconque des revendications 5 à 7, dans laquelle l'étape (b) de croissance d'au moins une couche (3) de matériau III/V 20 sur la couche. de germanium (2) comprend une sous-étape successive (bl) de formation d'une couche mince de silicium (8) sur l'au moins une couche (3) de matériau III/V. 9. Méthode selon l'une quelconque des 25 revendications 1 à 4, dans laquelle le substrat support (4) est une structure de silicium sur isolant comprenant une couche isolante (5). 10. Structure de Ge sur III/V sur isolant (10) comprenant un substrat support (4), une couche isolante 30 (5), au moins une couche (3) de matériau III/V sur lacouche isolante (5), une couche de germanium (2) sur l'au moins une couche (3) de matériau III/V. 11. Transistor à effet de champ à canal N (20a) formé dans une structure de Ge sur III/V sur isolant (10) selon la revendication 10, le transistor à effet de champ à canal N (20a) comprenant : une grille (23) dans une cavité (21) dans la couche de germanium (2) jusqu'à la couche de matériau III/V (3), la grille (23) étant isolée de la couche de germanium (2) et de la couche de matériau III/V (3) par un matériau diélectrique high-K (22) ; une région de source (24) dans la couche de germanium (2) sur un premier côté de la cavité (21) ; et une région de drain (25) dans la couche de germanium (2) sur l'autre côté de la cavité (21). 12. Méthode pour fabriquer un transistor à effet de champ à canal N (20a) selon la revendication 11, comprenant les étapes suivantes - la formation d'une structure de Ge sur III/V sur isolant (10) selon la revendication 10 ; - la formation d'une cavité (21) dans la couche de germanium (2) jusqu'à la couche de matériau III/V (3) ; - le dépôt dans la cavité (21) d'un matériau diélectrique high-K (22) et d'une grille (23), la grille étant isolée de la couche de germanium (2) et de la couche de matériau III/V (3) par le matériau diélectrique high-K (22) ; - l'implantation d'une région de source (24) et 30 d'une région de drain (25) dans la couche de germanium (2) sur chaque côté de la cavité (21). 13. Transistor à effet de champ à canal P (20b) formé dans une structure de Ge sur III/V sur isolant (10) selon la revendication 10, le transistor à effet de champ à canal N (20b) comprenant : un îlot (26) sur la couche de germanium (2), l'îlot (26) comprenant une grille (23) isolée de la couche de germanium (2) par un matériau diélectrique high-K (22) ; une région de source (24) dans la couche de germanium (2) sur un premier côté de l'îlot (26) ; et une région de drain (25) dans la couche de germanium (2) sur l'autre côté de l'îlot (26). 14. Méthode pour fabriquer un transistor à effet de champ à canal P (20b) selon la revendication 13, 15 comprenant les étapes suivantes - la formation d'une structure de Ge sur III/V sur isolant (10) selon la revendication 10 ; - la formation d'un îlot (26) sur la couche de germanium (2) en déposant un matériau diélectrique 20 high-K (22) et une grille (23), la grille (23) étant isolée de la couche de germanium (2) par le matériau diélectrique high-K (22) ; - l'implantation d'une région de source (24) et d'une région de drain (25) dans la couche de germanium 25 (2) sur chaque côté de l'îlot (26). 15. Méthode selon la revendication 14, dans laquelle la structure de Ge sur III/V sur isolant (10) est formée par la méthode de la revendication 4, comprenant une étape de formation d'une cavité dans la 30 couche tampon (7) jusqu'à la couche de germanium (2) avant l'étape de formation de l'îlot (26), la grille 2972.567 23 (23) étant isolée de la couche tampon (7) par le matériau diélectrique high-K (22). 16. Méthode selon l'une quelconque des revendications 14 à 15, dans laquelle la couche de 5 germanium (2) est partiellement évidée avant l'étape de formation de l'îlot (26).