Brevet FR2963159A1 — publié le 20120127

.. PROCEDES DE FORMATION DE STRUCTURES SEMI-CONDUCTRICES LIEES, ET STRUCTURES SEMI-CONDUCTRICES FORMEES PAR CES PROCEDES Domaine Des modes de réalisation de la présente invention concernent généralement des procédés pour former des structures semi-conductrices liées, et les structures résultantes formées en utilisant ces procédés. Contexte L'intégration tridimensionnelle (3D) de deux structures semi-conductrices ou plus peut apporter un certain nombre d'avantages dans des applications microélectroniques. Par exemple, une intégration tridimensionnelle de composants microélectroniques peut résulter en une performance électrique et une consommation d'énergie améliorées tout en réduisant la surface de l'empreinte de dispositif. Voir, par exemple, P. Garrou, et d'autres « The Handbook of 3D Integration », Wiley-VCH (2008). L'intégration tridimensionnelle de structures semi-conductrices peut se faire par la fixation d'une puce semi-conductrice à une ou plusieurs puces semi- conductrices supplémentaires (c'est-à-dire, puce à puce (D2D)), d'une puce semi-conductrice à une ou plusieurs tranches de semi-conducteur (c'est-à-dire, puce à tranche (D2W)), ainsi que d'une tranche de semi-conducteur à une ou plusieurs tranches de semi- conducteur supplémentaires (c'est-à-dire, tranche à tranche (W2W)), ou une combinaison de celles-ci. Souvent, les puces semi-conductrices ou les tranches de semi-conducteur individuelles peuvent être relativement minces et difficiles à manipuler avec un équipement pour traiter les puces ou les tranches. Ainsi, des puces ou tranches dites de « support » peuvent être attachées aux puces ou tranches réelles qui comprennent dans celles-ci les composants actifs et passifs des dispositifs à semi-conducteurs fonctionnels. Généralement, les puces ou tranches de support ne comprennent pas les composants actifs ou passifs d'un dispositif à semi-conducteurs à former. Ces puces et tranches de support sont appelées, dans le présent document, « substrats de support ». Les substrats de support augmentent l'épaisseur globale des puces ou tranches et facilitent la manipulation des puces ou tranches par l'équipement de traitement utilisé pour traiter les composants actifs et/ou passifs dans les puces ou tranches fixées à celles-ci qui comprendront les composants actifs et passifs d'un dispositif à semi-conducteurs à fabriquer sur celles-ci. Ces puces ou tranches qui comprennent les composants actifs et/ou passifs d'un dispositif à semi-conducteurs à fabriquer sur celles-ci, ou qui comprendront finalement les composants actifs et/ou passifs d'un dispositif à semi-conducteurs à fabriqué sur celles-ci à la fin du processus de fabrication, sont appelées, dans le présent document, « substrats de dispositif ». Les substrats de support sont généralement attachés à des substrats de dispositif en utilisant un adhésif. Des procédés de liaison similaires peuvent également être utilisés pour fixer une puce ou une tranche qui comprend les composants actifs et/ou passifs d'un ou de plusieurs dispositifs à semi-conducteurs dans celle-ci à une autre puce ou tranche qui comprend également les composants actifs et/ou passifs d'un ou de plusieurs dispositifs à semi- conducteurs dans celle-ci. Les adhésifs généralement utilisés pour lier une puce ou une tranche (par exemple, un substrat de support) à une autre puce ou tranche (par exemple, un substrat de dispositif) peuvent présenter des problèmes aux étapes de traitement subséquentes utilisées pour fabriquer les composants actifs et/ou passifs d'un ou de plusieurs dispositifs à semi-conducteurs dans les puces ou tranches. Bref résumé Des modes de réalisation de la présente invention peuvent proposer des procédés et des structures pour former des structures semi-conductrices, et, plus particulièrement, des procédés et des structures pour former des structures semi-conductrices liées. Ce résumé est fourni pour introduire une sélection de concepts, sous une forme simplifiée, qui est décrite davantage dans la description détaillée de modes de réalisation de l'invention. Ce résumé n'est pas destiné à identifier les caractéristiques principales ou les caractéristiques essentielles de l'objet revendiqué, il n'est pas non plus destiné à être utilisé pour limiter l'étendue de l'objet revendiqué. Par conséquent, dans certains modes de réalisation 35 de la présente invention, des procédés de formation de structures semi-conductrices liées comprennent la liaison temporaire d'une première structure semi-conductrice à une deuxième structure semi-conductrice en réalisant des liaisons atomiques ou moléculaires directes entre une surface de liaison de la première structure semi-conductrice et une surface de liaison de la deuxième structure semi-conductrice. La première structure semi-conductrice peut être sélectionnée pour avoir une surface active sur un premier côté de la première structure semi-conductrice et une surface arrière sur un deuxième côté opposé de la première structure semi-conductrice et pour comprendre au moins une structure de dispositif formée sur un substrat. Le substrat de la première structure semi-conductrice peut être aminci en retirant un matériau du substrat à partir de la surface arrière de la première structure semi-conductrice. La surface arrière de la première structure semi-conductrice peut être liée de manière permanente à une surface d'une troisième structure semi-conductrice après l'amincissement du substrat de la première structure semi-conductrice et alors que la première structure semi-conductrice reste temporairement liée à la deuxième structure semi-conductrice. La deuxième structure semi-conductrice peut ensuite être séparée de la première structure semi-conductrice. Dans des modes de réalisation supplémentaires de l'invention, des procédés de formation de structures semi-conductrices comprennent la liaison temporaire d'une première structure semi-conductrice à une deuxième structure semi-conductrice sans utiliser un adhésif entre une surface de liaison de la première structure semi-conductrice et une surface de liaison de la deuxième structure semi-conductrice. La première structure semi-conductrice est sélectionnée pour avoir une surface active sur un premier côté de la première structure semi-conductrice et une surface arrière sur un deuxième côté opposé de la première structure semi-conductrice, et pour comprendre au moins une structure de dispositif formée sur un substrat. La surface arrière de la première structure semi-conductrice est liée de manière permanente à une surface d'une troisième structure semi-conductrice alors que la première structure semi-conductrice reste temporairement liée à la deuxième structure semi-conductrice. La deuxième structure semi-conductrice peut ensuite être séparée de la première structure semi-conductrice. Des modes de réalisation de l'invention comprennent également des structures semi-conductrices qui comprennent une première structure semi-conductrice et une deuxième structure semi-conductrice temporairement liée à la première structure semi-conductrice sans adhésif entre elles. La première structure semi-conductrice a une surface active sur un premier côté de la première structure semi-conductrice et une surface arrière sur un deuxième côté opposé de la première structure semi-conductrice. La première structure semi-conductrice comprend un substrat et au moins une structure de dispositif formée sur le substrat. Une énergie de liaison entre la première structure semi-conductrice et la deuxième structure semi-conductrice est d'environ 1000 mJ/m2 ou moins. Une troisième structure semi-conductrice est liée de manière permanente à la surface arrière de la première structure semi-conductrice, et une énergie de liaison entre la première structure semi-conductrice et la troisième structure semi-conductrice est au moins d'environ à 1200 mJ/m2.35 Brève description des dessins Les modes de réalisation de la présente invention peuvent être compris plus complètement avec référence à la description détaillée qui suit de modes de réalisation de la présente invention et aux figures jointes, sur lesquelles : les figures lA à lE sont des vues schématiques en coupe transversale simplifiées de structures semi-conductrices et illustrent des modes de réalisation exemplaires de l'invention pour former des structures semi-conductrices liées ; les figures 2A à 2E sont des vues schématiques en coupe transversale simplifiées de structures semi-conductrices et illustrent des modes de réalisation exemplaires supplémentaires de l'invention pour former des structures semi-conductrices liées ; les figures 3 et 4 sont des vues schématiques en coupe transversale simplifiées de structures semi-conductrices et illustrent un exemple d'un procédé qui peut être utilisé pour lier temporairement une structure semi-conductrice (par exemple, une puce ou une tranche) à une autre structure semi-conductrice (par exemple, une autre puce ou tranche) ; et les figures 5 à 7 sont des vues schématiques en coupe transversale simplifiées de structures semi-conductrices et illustrent un autre exemple d'un procédé qui peut être utilisé pour lier temporairement une structure semi-conductrice à une autre structure semi-conductrice. Description détaillée Les illustrations présentées dans le présent document ne sont pas considérées comme des vues réelles d'un quelconque matériau, dispositif, système, ou procédé particulier, mais sont simplement des représentations idéalisées qui sont utilisées pour décrire des modes de réalisation de l'invention. Les rubriques présentées dans le présent document ne devraient pas être considérées comme limitant l'étendue des modes de réalisation de l'invention telle que définie par les revendications qui suivent et leurs équivalents légaux. Les concepts décrits dans une quelconque rubrique spécifique sont généralement applicables à d'autres sections dans la description entière. Un certain nombre de références sont citées dans le présent document, dont les présentations entières sont incorporées dans le présent document dans leur intégralité par voie de référence à toutes fins. En outre, aucune des références citées, indépendamment de la manière selon laquelle elles sont caractérisées dans le présent document, n'est admise en tant qu'art antérieur par rapport à l'invention de l'objet revendiqué dans le présent document. Telle qu'utilisée dans le présent document, l'expression « structure semi-conductrice » désigne et comprend toute structure qui est utilisée dans la formation d'un dispositif à semi-conducteurs. Les structures semi-conductrices comprennent, par exemple, des puces et des tranches (par exemple, des substrats de support et des substrats de dispositif), ainsi que des ensembles ou des structures composites qui comprennent deux puces et/ou tranches ou plus intégrées de manière tridimensionnelle les unes avec les autres. Les structures semi-conductrices comprennent également des dispositifs à semi-conducteurs entièrement fabriqués, ainsi que des structures intermédiaires formées pendant la fabrication de dispositifs à semi-conducteurs. 4. Tel qu'utilisée dans le présent document, l'expression « structure semi-conductrice traitée » désigne et comprend toute structure semi-conductrice qui comprend une ou plusieurs structures de dispositif au moins partiellement formées. Les structures semi-conductrices traitées sont un sous-ensemble de structures semi-conductrices, et toutes les structures semi-conductrices traitées sont des structures semi-conductrices. Telle qu'utilisée dans le présent document, l'expression « structure semi-conductrice liée » désigne et comprend toute structure qui comprend deux structures semi-conductrices ou plus qui sont fixées l'une à l'autre. Les structures semi-conductrices liées sont un sous-ensemble de structures semi-conductrices, et toutes les structures semi-conductrices liées sont des structures semi-conductrices. En outre, les structures semi-conductrices liées qui comprennent une ou plusieurs structures semi-conductrices traitées sont également des structures semi-conductrices traitées. Telle qu'utilisée dans le présent document, l'expression « structure de dispositif » désigne et comprend toute partie d'une structure semi-conductrice traitée qui est, comprend ou définit au moins une partie d'un composant actif ou passif d'un dispositif à semi-conducteurs à former sur ou dans la structure semi-conductrice. Par exemple, des structures de dispositif comprennent les composants actifs et passifs de circuits intégrés tels que des transistors, des transducteurs, des condensateurs, des résistances, des lignes conductrices, des trous d'interconnexion conducteurs, et des pastilles de contact conductrices. Telle qu'utilisée dans le présent document, l'expression « interconnexion à travers la tranche » ou « TWI » désigne et comprend tout trou d'interconnexion conducteur s'étendant à travers au moins une partie d'une première structure semi-conductrice qui est utilisé pour réaliser une interconnexion structurelle et/ou électrique entre la première structure semi- conductrice et une deuxième structure semi-conductrice à travers une interface entre la première structure semi-conductrice et la deuxième structure semi-conductrice. Les interconnexions à travers la tranche sont également désignées dans l'art par d'autres expressions, telles que « trous d'interconnexion à travers le silicium », « trous d'interconnexion à travers le substrat », « trous d'interconnexion à travers la tranche », ou par des abréviations de ces expressions, telles que « TSV » ou « TWV ». Les TWI s'étendent généralement à travers une structure semi-conductrice dans une direction généralement perpendiculaire aux surfaces principales généralement plates de la structure semi-conductrice (c'est-à-dire, dans une direction parallèle à l'axe « »). Telle qu'utilisée dans le présent document, l'expression « surface active », lorsqu'elle est utilisée en relation avec une structure semi-conductrice traitée, désigne et comprend une surface principale exposée de la structure semi-conductrice traitée qui a été, ou qui sera, traitée pour former une ou plusieurs structures de dispositif dans et/ou sur la surface principale exposée de la structure semi-conductrice traitée. Telle qu'utilisée dans le présent document, l'expression « surface arrière », lorsqu'elle est utilisée en relation avec une structure semi-conductrice traitée, désigne et comprend une surface principale exposée de la structure semi-conductrice traitée sur un côté de la structure semi-conductrice traitée opposé à une surface active de la structure semi-conductrice. Telle qu'utilisée dans le présent document, l'expression « matériau semi-conducteur III-V » désigne et comprend tout matériau composé principalement d'un ou de plusieurs éléments du groupe IIIA de la table périodique (B, Al, Ga, In et Tl) et d'un ou de plusieurs éléments du groupe VA de la table périodique (N, P, As, Sb et Bi). Telle qu'utilisée dans le présent document, l'expression « coefficient de dilatation thermique », lorsqu'elle est utilisée en relation avec un matériau ou une structure, désigne le coefficient de dilatation thermique linéaire moyen du matériau ou de la structure à température ambiante. Des modes de réalisation de l'invention comprennent des procédés et des structures pour former des structures semi-conductrices et, plus particulièrement, des structures semi-conductrices qui comprennent des structures semi-conductrices liées et des procédés de formation de ces structures semi-conductrices liées. Les modes de réalisation de procédés et de structures de l'invention peuvent être utilisés à diverses fins, par exemple, pour des processus d'intégration tridimensionnelle et pour former des structures intégrées tridimensionnelles. Des modes de réalisation exemplaires de l'invention sont décrits ci-dessous avec référence aux figures lA à 1E. La figure lA illustre une structure semi-conductrice traitée 100. La structure semi-conductrice traitée 100 peut comprendre un certain nombre de structures de dispositif 104. Les structures de dispositif 104 sont formées dans et/ou sur un substrat 106. Le substrat 106 peut comprendre un ou plusieurs matériaux. Ces matériaux peuvent comprendre, par exemple, un matériau semi-conducteur tel que du silicium (Si), du germanium (Ge), un matériau semi-conducteur III-V, etc. En outre, le substrat 106 peut comprendre un monocristal de matériau semi-conducteur ou une couche épitaxiale de matériau semi-conducteur. Dans des modes de réalisation supplémentaires, le substrat 106 peut comprendre un ou plusieurs matériaux diélectriques, tels qu'un oxyde (par exemple, le dioxyde de silicium (SiO2) ou l'oxyde d'aluminium (Al203)), un nitrure (par exemple, le nitrure de silicium (Si3N4) ou le nitrure de bore (EN)), etc. Comme montré sur la figure 1A, les structures de dispositif 104 comprennent une pluralité de TWI 105. Chaque TWI 105 peut comprendre une structure généralement colonnaire (par exemple, cylindrique) comprenant un matériau électriquement conducteur, tel qu'un ou plusieurs métaux ou alliages de métaux. Chaque TWI 105 peut également comprendre une structure multicouche ou multirégion comprenant, par exemple, des régions de transition, des régions de barrière, des régions conductrices, etc., chacune d'elles pouvant comprendre un matériau différent. La structure semi-conductrice traitée 100 comprend une surface active 108 et une surface arrière 110. La surface arrière 110 de la structure semi-conductrice traitée 100 peut comprendre une surface principale exposée généralement plate du substrat 106. La surface active 108 de la structure semi-conductrice traitée 100 peut comprendre un matériau diélectrique 109, tel qu'un oxyde (par exemple, le dioxyde de silicium (SiO2) ou l'oxyde d'aluminium (Al2O3)), un nitrure (par exemple, le nitrure de silicium (Si3N4) ou le nitrure de bore (EN)), etc. La figure 1E illustre une structure semi-35 conductrice liée 120 qui peut être formée en liant - 12 temporairement la structure semi-conductrice traitée 100 de la figure lA à une autre structure semi-conductrice 122. La structure semi-conductrice 122 peut comprendre, par exemple, un substrat de support. Par exemple, la structure semi-conductrice 122 peut comprendre un matériau semi-conducteur, tel que du silicium (Si), du germanium (Ge), un matériau semi-conducteur III-V, etc. La structure semi-conductrice 122 peut, en option, comprendre un monocristal de matériau semi-conducteur ou une couche épitaxiale de matériau semi-conducteur. Dans des modes de réalisation supplémentaires, la structure semi-conductrice 122 peut comprendre un ou plusieurs matériaux diélectriques, tels qu'un oxyde (par exemple, le dioxyde de silicium (SiO2) ou l'oxyde d'aluminium (Al203)), un nitrure (par exemple, le nitrure de silicium (Si3N4), le nitrure de bore (BN) ou le nitrure d'aluminium (AIN)), etc. La structure semi-conductrice 122 peut comprendre un matériau sélectionné pour présenter un coefficient de dilatation thermique qui est au moins sensiblement égal au coefficient de dilatation thermique présenté par la structure semi-conductrice 100 de la figure lA (par exemple, dans les limites d'environ vingt pour cent (20 %) du coefficient de dilatation thermique présenté par la structure semi-conductrice 100). Toujours en référence à la figure 1B, la structure semi-conductrice traitée 100 peut être liée temporairement et directement à la structure semi-conductrice 122 en réalisant des liaisons atomiques ou moléculaires entre une surface de liaison de la structure semi-conductrice traitée 100 et la structure semi-conductrice 122 le long d'une interface de liaison 126 entre elles. Autrement dit, la structure semi-conductrice traitée 100 peut être liée temporairement et directement à la structure semi-conductrice 122 sans - 13 utiliser un adhésif ou un quelconque autre matériau de liaison intermédiaire entre la structure semi-conductrice traitée 100 (figure 1A) et la structure semi-conductrice 122. La nature des liaisons atomiques ou moléculaires entre la structure semi-conductrice traitée 100 et la structure semi-conductrice 122 dépendra des compositions de matériaux de chacune de la structure semi-conductrice traitée 100 et de la structure semi-conductrice 122. Ainsi, selon certains modes de réalisation, des liaisons atomiques ou moléculaires directes peuvent être réalisées, par exemple, entre au moins l'un de l'oxyde de silicium et de l'oxyde de germanium et au moins l'un du silicium, du germanium, de l'oxyde de silicium et de l'oxyde de germanium. A titre d'exemple et non de limitation, la surface active 108 de la structure semi-conductrice 100 peut comprendre un oxyde (par exemple, le dioxyde de silicium (SiO2)), et la structure semi-conductrice 122 peut être au moins sensiblement composée du même oxyde (par exemple, le dioxyde de silicium (SiO2)). Dans ces modes de réalisation, un processus de liaison directe de surfaces d'oxyde de silicium à oxyde de silicium peut être utilisé pour lier la surface active 108 de la structure semi-conductrice 100 à une surface de liaison 124 de la structure semi-conductrice 122. La résistance de la liaison peut être définie comme la capacité d'une structure semi-conductrice liée à résister à une délamination d'interface par une charge externe. La résistance de la liaison peut être caractérisée par une énergie de liaison (surface) spécifique. L'énergie de liaison peut également être définie comme l'énergie de surface spécifique moyenne (donnée par le symbole y) des deux surfaces de liaison de la structure semi-conductrice liée et est égale à l'énergie nécessaire pour séparer deux surfaces liées, c'est-à-dire, où y = 1/2nEb, où n est le nombre de liaisons formées sur une surface unitaire (densité de liaisons) et Eb est l'énergie de chaque liaison. Une approche commune pour la mesure de la résistance de la liaison utilise une géométrie de test à double poutre en porte-à-faux dans des conditions de calage constantes. Un coin d'une épaisseur h est inséré au niveau de l'interface de liaison entre deux tranches d'épaisseur t de manière à délier une zone de longueur de fissure L. L'énergie de surface est ensuite calculée en utilisant la simple formule : 3h2Et3 Des informations supplémentaires concernant cette approche commune peuvent être trouvées dans les publications de Maszara et d'autres, J. Appl. Phys., 64, 4943 (1988) et de Tong et d'autres, Semiconductor Wafer Bonding : Science and Technology, page 27, Wiley, New York (1999). La liaison temporaire directe établie entre la surface active 108 de la structure semi-conductrice 100 et la surface de liaison 124 de la structure semi- conductrice 122 peut résulter en une énergie de liaison entre la surface active 108 de la structure semi- conductrice 100 et la surface de liaison 124 de la structure semi-conductrice 122 qui est entre environ 10 mJ/m2 et environ 1000 mJ/m2. Plus particulièrement, la liaison temporaire directe établie entre la surface active 108 de la structure semi-conductrice 100 et la surface de liaison 124 de la structure semi-conductrice 122 peut résulter en une énergie de liaison entre la surface active 108 de la structure semi-conductrice 100 et la surface de liaison 124 de la structure semi-conductrice 122 qui est entre environ 300 mJ/m2 et environ 700 mJ/m2. Dans certains modes de réalisation, la liaison temporaire directe entre la surface active 108 de la structure semi-conductrice 100 et la surface de liaison 124 de la structure semi-conductrice 122 peut être établie en formant chacune de la surface active 108 de la structure semi-conductrice traitée 100 et de la surface de liaison 124 de la structure semi-conductrice 122 pour qu'elles aient des surfaces relativement lisses, et en mettant par la suite en butée la surface active 108 et la surface de liaison 124 l'une contre l'autre et en maintenant le contact entre la surface active 108 et la surface de liaison 124 pendant un processus de recuit. Par exemple, chacune de la surface active 108 de la structure semi-conductrice 100 et de la surface de liaison 124 de la structure semi-conductrice 122 peut être formée pour présenter une rugosité de surface quadratique moyenne (RRMS) d'environ deux nanomètres (2,0 nm) ou moins, d'environ un nanomètre (1,0 nm) ou moins, ou même d'environ un quart de nanomètre (0,25 nm) ou moins. Dans certains modes de réalisation, chacune de la surface active 108 de la structure semi-conductrice 100 et de la surface de liaison 124 de la structure semi-conductrice 122 peut être formée pour avoir une rugosité de surface quadratique moyenne (RRms) entre environ un quart de nanomètre (0,25 nm) et environ deux nanomètres (2,0 nm), ou même entre environ un demi-nanomètre (0,5 nm) et environ un nanomètre (1,0 nm). Le processus de recuit peut comprendre le chauffage de la structure semi-conductrice 100 et de la structure semi-conductrice 122 dans un four à une température entre environ cent degrés Celsius (100 °C) et environ quatre cents degrés Celsius (400 °C) pendant un temps entre environ deux minutes (2 mn) et environ quinze heures (15 h). Chacune de la surface active 108 de la structure semi-conductrice 100 et de la surface de liaison 124 de la structure semi-conductrice 122 peut être formée pour être relativement lisse, comme mentionné ci-dessus, en utilisant au moins l'un d'un processus de polissage mécanique et d'un processus de gravure chimique. Par exemple, un processus de polissage chimico- mécanique (CMP) peut être utilisé pour aplanir et/ou réduire la rugosité de surface de chacune de la surface active 108 de la structure semi-conductrice 100 et de la surface de liaison 124 de la structure semi-conductrice 122. Au moins l'une de la surface active 108 de la structure semi-conductrice 100 et de la surface de liaison 124 de la structure semi-conductrice 122 peut être activée avant d'établir la liaison temporaire directe le long de l'interface de liaison 126 entre elles pour augmenter l'énergie de liaison entre la surface active 108 de la structure semi-conductrice 100 et la surface de liaison 124 de la structure semi-conductrice 122. Autrement dit, la chimie de surface d'au moins l'une de la surface active 108 de la structure semi-conductrice 100 et de la surface de liaison 124 de la structure semi-conductrice 122 peut être modifiée de manière sélective avant d'établir la liaison directe temporaire entre elles. La chimie de surface peut être modifiée pour personnaliser de manière sélective l'énergie de liaison au niveau de l'interface entre la surface active 108 de la structure semi-conductrice 100 et la surface de liaison 124 de la structure semi-conductrice 122 pour qu'elle soit dans les plages mentionnées dans le présent document. En tant qu'exemple non limitatif, un processus d'activation par plasma peut être utilisé pour activer au moins l'une de la surface active 108 de la structure semi-conductrice 100 et de la surface de liaison 124 de la structure semi-conductrice 122. Le traitement d'activation par plasma peut être effectué dans une chambre de plasma dans les conditions suivantes : - de l'oxygène, de l'azote, de l'argon ou de l'hélium gazeux avec un écoulement de gaz entre 0 à 100 sccm (par exemple, entre 50 et 75 sccm) ; - une puissance entre 25 et 2500 Watts (par exemple, entre 150 et 1000 Watts) ; - une pression entre 20 et 200 mTorr (par exemple, entre 50 et 100 mTorr) ; et - une durée d'exposition entre 5 s et 5 mn (par exemple, entre 10 et 60 secondes). Dans certains modes de réalisation, une seule de la structure semi-conductrice traitée 100 et de la structure semi-conductrice 122 peut être soumise à un processus d'activation de surface comme décrit ci-dessus, et l'autre peut ne pas être soumise à un processus d'activation de surface pour personnaliser de manière sélective une énergie de liaison entre la structure semi-conductrice traitée 100 et la structure semi-conductrice 122 et/ou réduire la probabilité de formation par inadvertance d'une liaison permanente entre elles. En outre, avant le processus de recuit, au moins l'une de la surface active 108 de la structure semi- conductrice traitée 100 et de la surface de liaison 124 de la structure semi-conductrice 122 peut être soumise à un ou plusieurs traitements de nettoyage. Par exemple, la surface active 108 et la surface de liaison 124 peuvent être nettoyées pour retirer des polluants organiques et/ou des polluants ioniques. Dans les modes de réalisation dans lesquels la surface active 108 et la surface de liaison 124 comprennent des matériaux qui ne sont pas des oxydes mais qui sont soumis à une oxydation, la surface active 108 et la surface de liaison 124 peuvent être soumises à un processus de retrait d'oxyde. En tant qu'exemple non limitatif, la structure semi-conductrice traitée 100 et la structure semi-conductrice 122 peuvent être trempées dans de l'eau désionisée (DI), après quoi elles peuvent être immergées dans une solution 1/1/5 d'hydroxyde d'ammonium (NH4OH) , de peroxyde d'hydrogène (H2O2) et d'eau (H2O) à une température entre environ cinquante degrés Celsius (50 °C) et environ quatre-vingt degrés Celsius (80 °C) pendant une période entre environ une minute (1 mn) et environ quinze minutes (15 mn). Ce premier traitement de nettoyage peut résulter en la formation d'une mince couche de dioxyde de silicium sur les surfaces traitées. La structure semi-conductrice traitée 100 et la structure semi-conductrice 122 peuvent ensuite être renvoyées dans un bain d'eau désionisée (DI), après quoi elles peuvent être immergées dans une solution 1/50 d'acide fluorhydrique (HF) et d'eau (H2O) à une température entre environ vingt degrés Celsius (20 °C) et environ trente degrés Celsius (30 °C) pendant une période entre environ dix secondes (10 s) et environ cinq minutes (5 mn). Ce traitement de nettoyage peut retirer toute couche de dioxyde de silicium formée par le premier traitement de nettoyage, ainsi que certains polluants ioniques. La structure semi-conductrice traitée 100 et la structure semi-conductrice 122 peuvent ensuite être renvoyées dans un bain d'eau désionisée (DI), après quoi elles peuvent être immergées dans une solution 1:1:6 d'acide chlorhydrique (HC1), de peroxyde d'hydrogène (H2O2) et d'eau (H2O) à une température entre environ cinquante degrés Celsius (50 °C) et environ quatre-vingt degrés Celsius (80 °C) pendant une période entre environ une minute (1 min) et environ quinze minutes (15 mn). Ce traitement de nettoyage peut retirer tous les polluants ioniques restants (par exemple, les ions métalliques). Dans certains modes de réalisation, une seule de la structure semi-conductrice traitée 100 et de la structure semi-conductrice 122 peut être soumise à un traitement de nettoyage comme décrit ci-dessus, et l'autre peut ne pas être soumise à un traitement de nettoyage pour réduire la probabilité de formation par inadvertance d'une liaison permanente entre elles. Dans des modes de réalisation supplémentaires, une liaison temporaire directe peut être établie entre la surface active 108 de la structure semi-conductrice traitée 100 et la surface de liaison 124 de la structure semi-conductrice 124 en utilisant des procédés tels que décrits ci-dessous avec référence aux figures 3 et 4. Dans les procédés décrits avec référence aux figures 3 et 4, une aire d'interface liée peut être formée entre la surface active 108 de la structure semi-conductrice traitée 100 et la surface de liaison 124 de la structure semi-conductrice 122, et l'aire d'interface liée est sélectionnée pour être inférieure à l'aire totale entre la surface active 108 de la structure semi-conductrice traitée 100 et la surface de liaison 124 de la structure semi-conductrice 122 le long de l'interface de liaison 126 entre elles. L'aire d'interface liée est définie comme l'aire entre la structure semi-conductrice traitée 100 et la structure semi-conductrice 122 sur laquelle des liaisons atomiques et/ou moléculaires directes sont présentes. Par exemple, l'aire d'interface liée entre la surface active 108 de la structure semi-conductrice traitée 100 et la surface de liaison 124 de la structure semi-conductrice 122 peut être formée de manière sélective pour être inférieure à environ quatre-vingt pour cent (80 %), inférieure à environ cinquante pour cent (50 %), ou même inférieure à environ vingt pour cent (20 %) de l'aire totale entre la surface active 108 de la structure semi-conductrice traitée 100 et de la surface de liaison 124 de la structure semi-conductrice 122 le long de l'interface de liaison 126 entre elles. Pour réduire l'aire d'interface liée entre la structure semi-conductrice traitée 100 et la structure semi-conductrice 122, une pluralité d'évidements peuvent être formés dans ou sur au moins l'une de la surface active 108 de la structure semi-conductrice traitée 100 et de la surface de liaison 124 de la structure semi-conductrice 122. Par exemple, la figure 3 illustre une pluralité d'évidements 130 formés sur la structure semi-conductrice 122. Les évidements 130 peuvent être formés en dessinant la structure semi-conductrice 122 ou un matériau prévu sur la structure semi-conductrice 122. Par exemple, un matériau diélectrique 128 (par exemple, une couche d'un oxyde, tel que le dioxyde de silicium (SiO2)) peut être formé sur la structure semi-conductrice 122, et le matériau diélectrique 128 peut être dessiné en utilisant un processus de masquage et de gravure pour former les évidements 130 dans le matériau diélectrique 128. Une couche de masque dessinée peut être formée sur le matériau diélectrique 128 en utilisant des processus photolithographiques connus dans l'art. La couche de masque dessinée peut comprendre des ouvertures à travers celle-ci aux emplacements auxquels on souhaite former les évidements 130 dans le matériau diélectrique 128 sous-jacent. Le matériau diélectrique 128 exposé à travers les ouvertures dans la couche de masque dessinée sus-jacente peut ensuite être soumis à un agent de gravure en utilisant un processus de gravure chimique humide ou un processus de gravure ionique réactive sèche. Des évidements (tels que les évidements 130 sur la structure semi-conductrice 122) peuvent également, en option, être formés dans ou sur la surface active 108 de la structure semi-conductrice traitée 100. En référence à la figure 4, après avoir formé les évidements 130 dans ou sur l'une de la surface de liaison 124 de la structure semi-conductrice 122 et de la surface active 108 de la structure semi-conductrice traitée 100, ou sur les deux, une liaison temporaire directe peut être établie entre la surface active 108 de la structure semi-conductrice traitée 100 et la surface de liaison 124 de la structure semi-conductrice 122, comme examiné précédemment en relation avec la figure 3. Comme montré sur la figure 4, l'aire d'interface liée entre la structure semi-conductrice traitée 100 et la structure semi-conductrice 122 est l'aire sur laquelle le matériau diélectrique 128 est en butée contre la surface active 108 de la structure semi-conductrice traitée 100 (l'aire qui n'est pas occupée par les évidements 130). Comme montré sur la figure 4, dans certains modes de réalisation, la surface active 108 de la structure semi-conductrice traitée 100 peut comprendre des caractéristiques de dispositif conductrices exposées 104' (par exemple, des pastilles de liaison, des pistes, etc.). Ces caractéristiques de dispositif conductrices 104' peuvent comprendre, par exemple, un matériau métallique (c'est-à-dire, un métal ou un alliage de métaux). Dans ces modes de réalisation, la pluralité d'évidements 130 peuvent être formés en un motif qui est sélectionné pour comprendre une image miroir d'un motif des caractéristiques de dispositif conductrices 104'. En conséquence, les évidements 130 peuvent être alignés avec les caractéristiques de dispositif conductrices 104' lors de l'établissement de la liaison temporaire entre la structure semi-conductrice traitée 100 et la structure semi- conductrice 122. La liaison établie entre la structure semi-conductrice traitée 100 et la structure semi-conductrice 122 peut comprendre des liaisons atomiques ou moléculaires directes entre le matériau diélectrique 128 de la structure semi-conductrice 122 et un matériau diélectrique 109 de la structure semi-conductrice traitée 100 entourant les caractéristiques de dispositif conductrices 104' au niveau de la surface active 108 de la structure semi-conductrice traitée 100. Dans ces modes de réalisation, les matériaux des caractéristiques de dispositif conductrices 104' peuvent ne pas être en contact avec la structure semi-conductrice 122 d'une quelconque manière significative pendant le processus de liaison, ce qui peut éviter une oxydation et/ou d'autres formes de dégradation des caractéristiques des caractéristiques de dispositif conductrices 104' qui pourraient autrement apparaître lors de la liaison de la structure semi-conductrice traitée 100 et de la structure semi-conductrice 122. Dans des modes de réalisation supplémentaires, une liaison temporaire directe peut être établie entre la surface active 108 de la structure semi-conductrice traitée 100 et la surface de liaison 124 de la structure semi-conductrice 122 en utilisant des procédés tels que décrits ci-dessous avec référence aux figures 5 à 7. Dans les procédés décrits avec référence aux figures 5 à 7, comme dans les procédés décrits avec référence aux figures 3 et 4, une aire d'interface liée peut être formée entre la surface active 108 de la structure semi-conductrice traitée 100 et la surface de liaison 124 de la structure semi-conductrice 122 qui est sélectionnée pour être inférieure à l'aire totale entre la surface active 108 de la structure semi-conductrice traitée 100 et la surface de liaison 124 de la structure semi-conductrice 122 le long de l'interface de liaison 126 entre elles. En outre, comme examiné en relation avec les figures 3 et 4, une pluralité d'évidements 130 peuvent être formés dans ou sur au moins l'une de la surface active 108 de la structure semi-conductrice traitée 100 et de la surface de liaison 124 de la structure semi-conductrice 122 pour réduire l'aire d'interface liée entre la structure semi-conductrice traitée 100 et la structure semi-conductrice 122. Par exemple, la figure 5 illustre les évidements 130 formés sur la structure semi-conductrice 122. Les évidements 130 peuvent être formés comme décrit précédemment en relation avec la figure 3. Des évidements (tels que les évidements 130 sur la structure semi-conductrice 122) peuvent également, en option, être formés dans ou sur la surface active 108 de la structure semi-conductrice traitée 100. Comme montré sur la figure 5, un autre matériau diélectrique 129 peut être prévu sur le matériau diélectrique 128 sur les aires à l'extérieur des évidements 130 sur la surface de liaison 124 de la structure semi-conductrice 122. Le matériau diélectrique 129 peut être prévu sur le matériau diélectrique 128 avant de former les évidements 130. Autrement dit, le matériau diélectrique 129 peut être prévu (par exemple, déposé) sur le matériau diélectrique 128 sur la surface de liaison 124 de la structure semi-conductrice 122, et la pluralité d'évidements 130 peuvent être formés à travers le matériau diélectrique 129 et au moins une partie du matériau diélectrique 128. Dans des modes de réalisation supplémentaires, le matériau diélectrique 129 peut être prévu sur le matériau diélectrique 128 après avoir formé les évidements 130. Dans ces modes de réalisation, le matériau diélectrique 129 peut être prévu uniquement sur les surfaces du matériau diélectrique 128 à l'extérieur des évidements 130, et non sur les surfaces du matériau diélectrique 128 dans les évidements 130. Dans certains modes de réalisation, le matériau diélectrique 128 peut être sélectionné de manière à comprendre un matériau diélectrique à température élevée, et le matériau diélectrique 129 peut être sélectionné pour comprendre un matériau diélectrique à faible température. Telle qu'utilisée dans le présent document, l'expression « matériau diélectrique à faible température » désigne et comprend tout matériau diélectrique qui subira au moins l'un d'une dégradation, d'une décomposition et d'un dégagement gazeux lors du chauffage du matériau diélectrique à une température connue inférieure à quatre cents degrés Celsius (400 °C). Telle qu'utilisée dans le présent document, l'expression « matériau diélectrique à température élevée » désigne et comprend tout matériau diélectrique qui ne subira pas l'un quelconque d'une dégradation, d'une décomposition et d'un dégagement gazeux lors du chauffage du matériau diélectrique à quatre cents degrés Celsius (400 °C). En tant qu'exemples non limitatifs, le matériau diélectrique à température élevée 128 peut comprendre un oxyde (par exemple, le dioxyde de silicium (SiO2) ou l'oxyde d'aluminium (Al2O3)) ou un nitrure (par exemple, le nitrure de silicium (Si3N4), le nitrure de bore (BN) ou le nitrure d'aluminium (A1N)). En tant qu'exemples non limitatifs, le matériau diélectrique à faible température 129 peut comprendre du tétraéthylorthosilicate (TEOS) ou un polymère. Comme montré sur la figure 6, un matériau diélectrique à faible température 129 peut également être prévu sur une aire ou des aires de la surface active 108 de la structure semi-conductrice traitée 100'. Par exemple, comme mentionné précédemment, dans certains modes de réalisation, la surface active 108 de la structure semi-conductrice traitée 100 peut comprendre des caractéristiques de dispositif conductrices exposées 104' (par exemple, des pastilles de liaison, des pistes, etc.). Dans ces modes de réalisation, un matériau diélectrique à faible température 129 peut être dessiné en utilisant un processus de masquage et de gravure pour former les évidements 104' dans le matériau diélectrique 129 et 128. Une couche de masque dessinée peut être formée sur le matériau diélectrique 129 en utilisant des processus photolithographiques connus dans l'art. La couche de masque dessinée peut comprendre des ouvertures à travers celle-ci aux emplacements auxquels on souhaite former les évidements 104' dans le matériau diélectrique 129 et 128 sous-jacent. Le matériau diélectrique 129 et 128 exposé à travers les ouvertures dans la couche de masque dessinée sus-jacente peut ensuite être soumis à un agent de gravure en utilisant un processus de gravure chimique humide ou un processus de gravure ionique réactive sèche. Le matériau diélectrique 129 et 128 ne recouvre pas les caractéristiques de dispositif conductrices exposées 104' d'une quelconque manière significative, comme montré sur la figure 6. En référence à la figure 7, après avoir prévu le matériau diélectrique à faible température 129 sur au moins l'une de la surface active 108 de la structure semi-conductrice 100 et de la surface de liaison 124 de la structure semi-conductrice 122, et après avoir formé les évidements 130 dans ou sur l'une de la surface de liaison 124 de la structure semi-conductrice 122 et de la surface active 108 de la structure semi-conductrice traitée 100, ou sur les deux, une liaison temporaire directe peut être établie entre la surface active 108 de la structure semi-conductrice traitée 100 et la surface de liaison 124 de la structure semi-conductrice 122, comme examiné précédemment en relation avec la figure 3. Comme montré sur la figure 7, l'aire d'interface liée entre la structure semi-conductrice traitée 100 et la structure semi-conductrice 122 est l'aire sur laquelle le matériau diélectrique 128 est en butée contre la surface active 108 de la structure semi-conductrice traitée 100 (c'est-à-dire, l'aire qui n'est pas occupée par les évidements 130). Comme décrit précédemment en relation avec les figures 3 et 4, la pluralité d'évidements 130 peuvent être formés en un motif qui est sélectionné pour comprendre une image miroir d'un motif des caractéristiques de dispositif conductrices 104'. En conséquence, les évidements 130 peuvent être alignés avec les caractéristiques de dispositif conductrices 104' lors de l'établissement de la liaison temporaire entre la structure semi-conductrice traitée 100 et la structure semi-conductrice 122. La liaison établie entre la structure semi-conductrice traitée 100 et la structure semi-conductrice 122 peut comprendre des liaisons atomiques ou moléculaires directes entre le matériau diélectrique à faible température 129 de la structure semi-conductrice 122 et le matériau diélectrique à faible température 109 de la structure semi-conductrice traitée 100. Dans ces modes de réalisation, les matériaux des caractéristiques de dispositif conductrices 104' peuvent ne pas être en contact avec la structure semi-conductrice 122 d'une quelconque manière significative pendant le processus de liaison, ce qui peut éviter une oxydation et/ou d'autres formes de dégradation des caractéristiques des caractéristiques de dispositif conductrices 104' qui pourraient autrement apparaître lors de la liaison la structure semi-conductrice traitée 100 et de la structure semi-conductrice 122. Dans la liaison temporaire de la structure semi-conductrice 122 à la structure semi-conductrice traitée 100, la structure semi-conductrice 122 et la structure semi-conductrice traitée 100 peuvent être chauffées au moins à une température connue à laquelle le matériau diélectrique à faible température 129 subira au moins l'un d'une dégradation, d'une décomposition et d'un dégagement gazeux. En conséquence, le matériau diélectrique à faible température 129 se dégradera, se décomposera et/ou dégazera pendant le processus de liaison, ce qui peut résulter en la formation d'une liaison relativement plus faible entre la structure semi-conductrice 122 et la structure semi-conductrice traitée 100 que celle qui se produirait autrement en l'absence de cette dégradation, cette décomposition et/ou ce dégagement gazeux. Une telle liaison temporaire plus faible peut faciliter la séparation subséquente de la structure semi-conductrice 122 de la structure semi-conductrice traitée 100, comme examiné plus en détail ci-dessous. De nouveau en référence à la figure 1C, après la liaison temporaire de la structure semi-conductrice 122 à la structure semi-conductrice traitée 100, le substrat 106 de la structure semi-conductrice traitée 100 peut être aminci pour former une autre structure semi-conductrice 140. Le substrat 106 peut être aminci, par exemple, en retirant un matériau du substrat 106 à partir de la surface arrière 110 de celui-ci. Le matériau peut être retiré à partir de la surface arrière 110 du substrat 106 en utilisant au moins l'un d'un processus de polissage mécanique et d'un processus de gravure chimique. Par exemple, un processus de polissage chimico-mécanique (CMP) peut être utilisé pour retirer un matériau du substrat 106 à partir de la surface arrière 110. Comme montré sur la figure lC, la structure semi-conductrice traitée 100 peut comprendre des TWI 105 qui s'étendent partiellement à travers le substrat 106, et le substrat 106 peut être aminci à un point auquel les TWI 105 sont exposées à travers la surface arrière 110 du substrat 106 de la structure semi-conductrice traitée 100. La figure lD illustre une autre structure semi-conductrice 160 qui peut être fabriquée en formant une liaison permanente entre la structure semi-conductrice 140 de la figure 1C et une autre structure semi-conductrice traitée 170. La liaison permanente établie entre la structure semi-conductrice 140 et la structure semi-conductrice 170 le long d'une interface de liaison entre elles peut résulter en une énergie de liaison entre la structure semi-conductrice 140 et la structure semi-conductrice 170 qui est au moins d'environ 1200 mJ/m2. Plus particulièrement, la liaison permanente établie entre la structure semi-conductrice 140 et la structure semi-conductrice 170 peut résulter en une énergie de liaison entre la structure semi-conductrice 140 et la structure semi-conductrice 170 qui est entre environ 1600 mJ/m2 et environ 3000 mJ/m2. La structure semi-conductrice traitée 170 peut être généralement similaire à la structure semi-conductrice traitée 100 de la figure 1A, et peut comprendre un certain nombre de structures de dispositif 174 formées dans et/ou sur un substrat 176, bien que le type et/ou la conception de la structure semi-conductrice traitée 170 puissent différer de ceux de la structure semi-conductrice traitée 100. Le substrat 176 peut comprendre un matériau semi- conducteur, tel que l'un quelconque de ceux décrits précédemment en relation avec le substrat 106 de la figure 1A. La structure semi-conductrice traitée 170 peut également comprendre des structures métalliques 175, qui peuvent être couplées structurellement et/ou électriquement aux TWI 105 de la structure semi-conductrice 140. Les structures métalliques 175 peuvent comprendre une ou plusieurs de pastilles, de pistes, de lignes électriquement conductrices, etc. En outre, les structures métalliques 175 peuvent comprendre une structure multicouche ou multirégion comprenant, par exemple, des régions de transition, des régions de barrière, des régions conductrices, etc., chacune d'elles pouvant comprendre un matériau différent. Dans certains modes de réalisation, les TWI 105 et les structures métalliques 175 peuvent comprendre le même matériau (par exemple, un métal ou un alliage de métaux, tel qu'un alliage à base de cuivre), et une liaison métal-métal peut être établie entre les TWI 105 et les structures métalliques 175. Par exemple, un processus de liaison par thermo-compression métal-métal { peut être utilisé pour former une liaison entre les TWI 105 et les structures métalliques 175. Dans ces procédés, une pression peut être appliquée entre la structure semi-conductrice 140 et la structure semi- conductrice traitée 170 alors que la structure semi- conductrice 140 et la structure semi-conductrice traitée 170 sont chauffées. La combinaison de la pression et de la chaleur résulte en la formation d'une liaison métal-métal entre les TWI 105 et les structures métalliques 175. Par exemple, une pression entre environ 0,14 MPa et environ 1,43 MPa peut être entre la structure semi-conductrice 140 et la traitée 170 alors que la 140 et la structure semi- sont chauffées à une 200 °C et environ 400 °C. Pour éviter une oxydation pendant le processus de appliquée structure structure semi-conductrice semi-conductrice conductrice traitée 170 température entre environ liaison, le processus de liaison peut dans une atmosphère réductrice telle d'azote et entre environ quatre pour environ dix pour cent (10 %) d'hydrogène Dans certains modes de réalisation, les structures métalliques 175 peuvent même matériau (par exemple, un métal ou être effectué qu'un mélange cent (4 %) par volume. les TWI 105 comprendre un alliage et et le de métaux, tel qu'un alliage à base de cuivre), et une liaison métal-métal peut être établie entre les TWI 105 et les structures métalliques 175. Par exemple, un processus de liaison non par thermo-compression métal- métal peut être utilisé pour former une liaison entre les TWI 105 et les structures métalliques 175. Dans ces procédés, une pression externe n'est pas appliquée entre la structure semi-conductrice 140 et la structure semi-conductrice traitée 170. De plus, la liaison non par thermo-compression peut être effectuée à une température ambiante et sous une pression atmosphérique. En plus, la structure semi-conductrice 140 peut être liée de manière permanente à la structure semi- conductrice traitée 170 en liant un matériau diélectrique 178 au substrat 106 de la structure semi-conductrice 100. Le matériau diélectrique 178 peut comprendre, par exemple, un oxyde (par exemple, le dioxyde de silicium (SiO2) ou l'oxyde d'aluminium (Al203)), un nitrure (par exemple, le nitrure de silicium (Si3N4) le nitrure de bore (BN) ou le nitrure d'aluminium (A1N)), etc. Après avoir lié de manière permanente la structure semi-conductrice 140 de la figure 1C et la structure semi-conductrice traitée 170, la structure semi-conductrice 122 qui est liée temporairement à la structure semi-conductrice 100 peut être retirée de la structure semi-conductrice 160 de la figure 1D pour former la structure semi-conductrice 180 montrée sur la figure 1E. La structure semi-conductrice 122 peut être retirée de la structure semi-conductrice 160, par exemple, en appliquant une force mécanique entre la structure semi-conductrice 122 et la partie restante de la structure semi-conductrice 160 (figure 1D). Par exemple, un couple de rotation peut être appliqué entre la structure semi-conductrice 122 et la partie restante de la structure semi-conductrice 160. Pour appliquer un tel couple de rotation entre la structure semi-conductrice 122 et la partie restante de la structure semi-conductrice 160, un premier dispositif à mandrin peut être attaché à la structure semi-conductrice 122 et un deuxième dispositif à mandrin peut être attaché à la partie restante de la structure semi-conductrice 160, et un couple peut être appliqué entre la structure semi-conductrice 122 et la partie restante de la structure semi-conductrice 160 en appliquant un couple de rotation entre le premier dispositif à mandrin et le deuxième dispositif à mandrin. Ces dispositifs et équipements à mandrin sont connus dans l'art. En tant que modes de réalisation non limitatifs supplémentaires, une lame peut être insérée entre la structure semi-conductrice 122 et la partie restante de la structure semi-conductrice 160, un jet de fluide à haute pression peut être dirigé entre la structure semi-conductrice 122 et la partie restante de la structure semi-conductrice 160, ou une force de flexion peut être appliquée à la structure semi-conductrice 160 pour séparer la structure semi-conductrice 122 de la partie restante de la structure semi-conductrice 160. Dans les modes de réalisation de l'invention décrits ci-dessus en relation avec les figures lA à 1E, des TWI 105 sont présentes dans la structure semi-conductrice traitée 100 avant de lier la structure semi-conductrice traitée 100 à une autre structure semi-conductrice traitée 170. Dans des modes de réalisation supplémentaires de l'invention, des TWI peuvent être formées à travers au moins une structure semi-conductrice traitée après avoir lié au moins une structure semi-conductrice traitée à au moins une structure semi-conductrice traitée supplémentaire. Des exemples de ces procédés sont décrits ci-dessous avec référence aux figures 2A à 2E. La figure 2A illustre une structure semi- conductrice traitée 200 qui comprend un certain nombre de structures de dispositif 204. Les structures de dispositif 204 sont formées dans et/ou sur un substrat 206. Le substrat 206 peut comprendre, par exemple, un ou plusieurs matériaux semi-conducteurs, tels que du silicium (Si), du germanium (Ge), un matériau semi- conducteur III-V, etc. En outre, le substrat 206 peut comprendre un monocristal de matériau semi-conducteur ou une couche épitaxiale de matériau semi-conducteur. Dans des modes de réalisation supplémentaires, le substrat 206 peut comprendre un ou plusieurs matériaux diélectriques, tels qu'un oxyde (par exemple, le dioxyde de silicium (SiO2) ou l'oxyde d'aluminium (Al2O3)) , un nitrure (par exemple, le nitrure de silicium (Si3N4) , le nitrure de bore (BN) ou le nitrure d'aluminium (A1N)), etc. Comme montré sur la figure 2A, les structures de dispositif 204 ne comprennent pas de TWI (telles que les TWI 105 de la figure 1A) à ce point dans le processus de fabrication. La structure semi-conductrice traitée 200 comprend une surface active 208 et une surface arrière 210. La surface arrière 210 de la structure semi-conductrice traitée 200 peut comprendre une surface principale exposée généralement plate du substrat 206. La surface active 208 de la structure semi-conductrice traitée 200 peut comprendre un ou plusieurs matériaux diélectriques 209, tels qu'un oxyde (par exemple, le dioxyde de silicium (SiO2) ou l'oxyde d'aluminium (Al2O3)), un nitrure (par exemple, le nitrure de silicium (Si3N4), le nitrure de bore (BN) ou le nitrure d'aluminium (A1N)), etc. La figure 2B illustre une structure semi-conductrice liée 220 qui peut être formée en liant temporairement la structure semi-conductrice traitée 200 de la figure 2A à une autre structure semi- conductrice 222. La structure semi-conductrice 222 peut comprendre, par exemple, un substrat de support. Par exemple, la structure semi-conductrice 222 peut comprendre un matériau semi-conducteur, tel que du silicium (Si), du germanium (Ge), un matériau semi- conducteur III-V, etc. La structure semi-conductrice 2 peut, en option, comprendre un monocristal de matériau semi-conducteur ou une couche épitaxiale de matériau semi-conducteur. Dans des modes de réalisation supplémentaires, la structure semi-conductrice 222 peut comprendre un ou plusieurs matériaux diélectriques, tels qu'un oxyde (par exemple, le dioxyde de silicium (SiO2) ou l'oxyde d'aluminium (Al203)), un nitrure (par exemple, le nitrure de silicium (Si3N4), le nitrure de bore (BN) ou le nitrure d'aluminium (A1N)), etc. La structure semi-conductrice 222 peut comprendre un matériau sélectionné pour présenter un coefficient de dilatation thermique qui est au moins sensiblement égal à un coefficient de dilatation thermique présenté par la structure semi-conductrice 200 de la figure 2A (par exemple, dans les limites d'environ vingt pour cent (20 %) du coefficient de dilatation thermique présenté par la structure semi-conductrice 100). Toujours avec référence à la figure 2B, la structure semi-conductrice traitée 200 peut être directement liée temporairement à la structure semi-conductrice 222 en utilisant l'un quelconque des procédés décrits précédemment dans le présent document pour lier temporairement et directement la structure semi-conductrice traitée 100 de la figure lA à la structure semi-conductrice 122 de la figure 1B. Par exemple, l'un quelconque des procédés décrits dans le présent document en relation avec les figures 1B, et 3 à 7 peut être utilisé pour lier la structure semi-conductrice traitée 200 à la structure semi-conductrice 222. Dans des modes de réalisation supplémentaires de l'invention, le processus de recuit peut comprendre le chauffage de la structure semi-conductrice 200 et de la structure semi-conductrice 222 dans un four à une température entre environ cent degrés Celsius (100 °C) et environ huit cents degrés Celsius (800 °C), ou entre environ cent degrés Celsius (100 °C) et environ quatre cents degrés Celsius (400 °C), pendant un temps entre environ deux minutes (2 mn) et environ quinze heures (15 h). Comme montré sur la figure 2C, après avoir lié temporairement la structure semi-conductrice 222 à la structure semi-conductrice traitée 200, le substrat 206 de la structure semi-conductrice traitée 200 peut être aminci pour former une autre structure semi-conductrice 240. Le substrat 206 peut être aminci, par exemple, en retirant un matériau du substrat 206 à partir de la surface arrière 210 de celui-ci. Le matériau peut être retiré à partir de la surface arrière 210 du substrat 206 en utilisant au moins l'un d'un processus de polissage mécanique et d'un processus de gravure chimique. Par exemple, un processus de polissage chimico-mécanique (CMP) peut être utilisé pour retirer un matériau du substrat 206 à partir de la surface arrière 210. La figure 2D illustre une autre structure semi-conductrice 260 qui peut être formée en formant une liaison permanente entre la structure semi-conductrice 240 de la figure 2C et une autre structure semi- conductrice traitée 270. La liaison permanente établie entre la structure semi-conductrice 240 et la structure semi-conductrice 270 le long d'une interface de liaison entre elles peut résulter en une énergie de liaison entre la structure semi-conductrice 240 et la structure semi-conductrice 270 qui est au moins d'environ 1200 mJ/m2. Plus particulièrement, la liaison permanente établie entre la structure semi-conductrice 240 et la structure semi-conductrice 270 peut résulter en une énergie de liaison entre la structure semi- conductrice 240 et la structure semi-conductrice 270 qui est entre environ 1600 mJ/m2 et environ 3000 mJ/m2. La structure semi-conductrice traitée 270 peut être généralement similaire à la structure semi- conductrice traitée 200 de la figure 2A et peut comprendre un certain nombre de structures de dispositif 274 formées dans et/ou sur un substrat 276. Le substrat 276 peut comprendre un matériau semi-conducteur, tel que l'un quelconque de ceux précédemment décrits en relation avec le substrat 206 de la figure 2A. La structure semi-conductrice traitée 270 peut également comprendre des structures métalliques 275. Les structures métalliques 275 peuvent comprendre une ou plusieurs de pastilles, de pistes, de lignes électriquement conductrices, etc. En outre, les structures métalliques 275 peuvent comprendre une structure multicouche ou multirégion comprenant, par exemple, des régions de transition, des régions de barrière, des régions conductrices, etc., chacune d'elles pouvant comprendre un matériau différent. La structure semi-conductrice 240 peut être liée de manière permanente à la structure semi-conductrice traitée 270 par un matériau diélectrique de liaison 278 (figure 2E) au substrat 206 de la structure semi- conductrice 200. Le matériau diélectrique 278 peut comprendre un ou plusieurs, par exemple, d'un oxyde (par exemple, le dioxyde de silicium (SiO2) ou l'oxyde d'aluminium (Al2O3) ) ou d'un nitrure (par exemple, le nitrure de silicium (Si3N4), le nitrure de bore (EN), le nitrure d'aluminium (A1N)), etc. Après avoir lié de manière permanente la structure semi-conductrice 240 de la figure 2C et la structure semi-conductrice traitée 270, des TWI 205 peuvent être formées à travers la structure semi-conductrice 200 et jusqu'aux structures métalliques 275. Par exemple, des trous d'interconnexion peuvent être formés par gravure ou par retrait au laser à travers la structure semi-conductrice 200 jusqu'aux structures métalliques 275. Un ou plusieurs processus de dépôt (par exemple, un processus de dépôt chimique sans courant et/ou un processus de dépôt électrolytique) peuvent ensuite être utilisés pour appliquer un ou plusieurs matériaux conducteurs dans les trous d'interconnexion et sur et au dessus des structures métalliques 275, formant ainsi les TWI 205 pour qu'elles soient interconnectées structurellement et électriquement avec les structures métalliques 275. Après avoir lié de manière permanente la structure semi-conductrice 240 de la figure 2C et la structure semi-conductrice traitée 270, la structure semi-conductrice 222 qui est liée temporairement à la structure semi-conductrice 200 peut être retirée de la structure semi-conductrice 260 de la figure 2D pour former la structure semi-conductrice 280 montrée sur la figure 2E. La structure semi-conductrice 222 peut être retirée de la structure semi-conductrice 260 en utilisant, par exemple, les procédés examinés précédemment en relation avec la figure lE. Des modes de réalisation de la présente invention peuvent être utilisés dans l'intégration tridimensionnelle de tout type ou tous types de structures semi-conductrices comprenant une intégration puce à puce (D2D), une intégration puce à tranche (D2W), une intégration tranche à tranche (W2W), ou une combinaison de ces processus d'intégration. Par exemple, dans un processus d'intégration puce à tranche (D2W), une tranche de semi-conducteur traitée peut être liée directement et temporairement à une tranche de substrat de support comme décrit précédemment dans le présent document pour la manipulation et le traitement subséquents de la tranche de semi-conducteur traitée. La tranche de semi-conducteur traitée peut ensuite être séparée de la tranche de substrat de support et montée sur une bande. La tranche de semi-conducteur traitée peut ensuite être découpée pour former des puces individuelles montées sur la bande, qui peuvent ensuite être testées quant à leur fonctionnement correct. Les bonnes puces connues (KGD) peuvent ensuite être prélevées et liées de manière permanente sur une autre tranche de semi-conducteur traitée en utilisant des procédés de liaison permanente comme décrit précédemment dans le présent document. Dans un autre exemple d'un processus d'intégration puce à tranche (D2W), les bonnes puces connues (KGD) peuvent être liées directement et temporairement à une tranche de substrat de support comme décrit précédemment dans le présent document pour une manipulation et un traitement subséquents (par exemple, un amincissement et/ou la formation de TWI) des bonnes puces connues alors qu'elles sont montées sur la tranche de substrat de support. Les bonnes puces connues traitées peuvent ensuite être liées de manière permanente à une autre tranche de semi-conducteur traitée alors que la tranche de substrat de support reste liée aux bonnes puces connues sur les côtés de celles-ci opposés à une autre tranche de semi-conducteur traitée. Les bonnes puces connues (et l'autre tranche de semi-conducteur traitée liée de manière permanente à celles-ci) peuvent être séparées de la tranche de substrat de support. Des exemples supplémentaires de modes de réalisation non limitatifs de l'invention sont décrits ci-dessous. Mode de réalisation 1 : un procédé de formation d'une structure semi-conductrice liée, consistant à : lier temporairement une première structure semi-conductrice à une deuxième structure semi-conductrice en réalisant des liaisons atomiques ou moléculaires directes entre une surface de liaison de la première structure semi-conductrice et une surface de liaison de la deuxième structure semi-conductrice ; sélectionner la première structure semi-conductrice pour qu'elle ait une surface active sur un premier côté de la première structure semi-conductrice et une surface arrière sur un deuxième côté opposé de la première structure semi-conductrice et pour qu'elle comprenne au moins une structure de dispositif formée sur un substrat ; amincir le substrat de la première structure semi-conductrice en retirant un matériau du substrat à partir de la surface arrière de la première structure semi-conductrice ; lier de manière permanente la surface arrière de la première structure semi- conductrice à une surface d'une troisième structure semi-conductrice après l'amincissement du substrat de la première structure semi-conductrice et alors que la première structure semi-conductrice reste temporairement liée à la deuxième structure semi- conductrice ; et séparer la deuxième structure semi-conductrice de la première structure semi-conductrice. Mode de réalisation 2 : le procédé du mode de réalisation 1, consistant en outre à sélectionner la première structure semi-conductrice pour qu'elle comprenne au moins une interconnexion à travers la tranche, et dans lequel l'amincissement du substrat de la première structure semi-conductrice consiste à exposer au moins une partie de ladite au moins une interconnexion à travers la tranche à travers la surface arrière de la première structure semi- conductrice, et dans lequel la liaison permanente de la surface arrière de la première structure semi-conductrice à une surface de la troisième structure semi-conductrice consiste à interconnecter électriquement ladite au moins une interconnexion à travers la tranche avec au moins une structure conductrice de la troisième structure semi-conductrice. Mode de réalisation 3 : le procédé du mode de réalisation 1, consistant en outre à former au moins une interconnexion à travers la tranche à travers la première structure semi-conductrice et interconnecter électriquement ladite au moins une interconnexion à travers la tranche avec au moins une structure conductrice de la troisième structure semi-conductrice après la liaison de manière permanente de la surface arrière de la première structure semi-conductrice à la surface de la troisième structure semi-conductrice. Mode de réalisation 4 : le procédé de l'un quelconque des modes de réalisation 1 à 3, dans lequel la liaison temporaire de la première structure semi-conductrice à la deuxième structure semi-conductrice consiste à lier temporairement la première structure semi-conductrice à la deuxième structure semi-conductrice sans utiliser un adhésif entre la première structure semi-conductrice et la deuxième structure semi-conductrice. Mode de réalisation 5 : le procédé de l'un quelconque des modes de réalisation 1 à 4, dans lequel la réalisation de liaisons atomiques ou moléculaires directes entre la surface de liaison de la première structure semi-conductrice et la surface de liaison de la deuxième structure semi-conductrice consiste à réaliser des liaisons atomiques ou moléculaires directes entre au moins l'un de l'oxyde de silicium, du nitrure de silicium et de l'oxyde de germanium et au moins l'un du silicium, du germanium, de l'oxyde de silicium, du nitrure de silicium et de l'oxyde de germanium. Mode de réalisation 6 : le procédé de l'un quelconque des modes de réalisation 1 à 5, dans lequel la liaison temporaire de la première structure semi-conductrice à la deuxième structure semi-conductrice consiste à : former chacune de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice pour qu'elles aient une rugosité de surface d'environ deux nanomètres (2 nm) ou moins ; mettre la surface de liaison de la première structure semi-conductrice en butée contre la surface de liaison de la deuxième structure semi-conductrice ; et maintenir la surface de liaison de la première structure semi-conductrice et la surface de liaison de la deuxième structure semi-conductrice à une température entre environ deux cents degrés Celsius (200 °C) et environ quatre cents degrés Celsius (400 °C) pendant un temps entre environ deux minutes (2 mn) et environ quinze heures (15 h). Mode de réalisation 7 : le procédé du mode de réalisation 6, consistant en outre à maintenir une pression entre la surface de liaison de la première structure semi-conductrice et la surface de liaison de la deuxième structure semi-conductrice entre environ 0,14 MPa et environ 1,43 MPa tout an maintenant la surface de liaison de la première structure semi-conductrice et la surface de liaison de la deuxième structure semi-conductrice à la température entre environ deux cents degrés Celsius (200 °C) et environ quatre cents degrés Celsius (400 °C) pendant le temps entre environ deux minutes (2 mn) et environ quinze heures (15 h). Mode de réalisation 8 : le procédé du mode de réalisation 6 ou du mode de réalisation 7, consistant en outre à activer au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice avant de mettre en butée la surface de liaison de la première structure semi-conductrice contre la surface de liaison de la deuxième structure semi-conductrice. Mode de réalisation 9 : le procédé de l'un quelconque des modes de réalisation 1 à 5, dans lequel la liaison temporaire de la première structure semi-conductrice à la deuxième structure semi-conductrice consiste à former une aire d'interface liée entre la surface de liaison de la première structure semi-conductrice et la surface de liaison de la deuxième structure semi-conductrice qui représente environ quatre-vingt pour cent (80 %) ou moins de l'aire totale entre la surface de liaison de la première structure semi-conductrice et la surface de liaison de la deuxième structure semi-conductrice le long d'une interface de liaison entre elles. Mode de réalisation 10 : le procédé du mode de réalisation 9, consistant en outre à former une pluralité d'évidements dans au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice. Mode de réalisation 11 : le procédé du mode de réalisation 10, dans lequel la formation d'une pluralité d'évidements dans au moins l'une de la surface de liaison de la première structure semi- conductrice et de la surface de liaison de la deuxième structure semi-conductrice consiste à : former la pluralité d'évidements en un motif sur l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice ; et sélectionner le motif pour qu'il comprenne une image miroir d'un autre motif de caractéristiques métalliques sur l'autre de la surface de liaison conductrice et de la structure semi-conductrice. Mode de réalisation 12 : le procédé du mode de réalisation 10 ou du mode de réalisation 11, dans lequel la formation d'une pluralité d'évidements dans au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice consiste à : déposer un premier matériau diélectrique sur un deuxième matériau diélectrique sur au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice ; sélectionner le premier matériau diélectrique pour qu'il comprenne un matériau diélectrique à faible température qui subira au moins l'un d'une dégradation, d'une décomposition et d'un dégagement gazeux lors du chauffage du matériau diélectrique à faible température à une température connue inférieure à environ quatre cents degrés Celsius (400 °C) ; et former la pluralité d'évidements à travers au moins une partie du premier matériau diélectrique. Mode de réalisation 13 : le procédé du mode de réalisation 12, consistant en outre à chauffer le matériau diélectrique à faible température à une température supérieure à la température connue pour affaiblir une liaison entre le matériau diélectrique à faible température et un autre matériau. première structure semide liaison de la deuxième de la surface Mode de réalisation 14 : le procédé de l'un quelconque des modes de réalisation 1 à 5, dans lequel la liaison temporaire de la première structure semi-conductrice à la deuxième structure semi-conductrice consiste à former au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice pour qu'elle ait une rugosité de surface entre environ un quart de nanomètre (0,25 nm) et environ deux nanomètres (2,0 nm). Mode de réalisation 15 : le procédé du mode de réalisation 14, dans lequel la formation d'au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice pour qu'elle ait une rugosité de surface entre environ un quart de nanomètre (0,25 nm) et environ deux nanomètres (2,0 nm) consiste à former chacune de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice pour qu'elles aient une rugosité de surface entre environ un demi-nanomètre (0,5 nm) et environ un nanomètre (1,0 nm). Mode de réalisation 16 : le procédé de formation d'une structure semi-conductrice, consistant à : lier temporairement une première structure semi-conductrice à une deuxième structure semi-conductrice sans utiliser un adhésif entre une surface de liaison de la première structure semi-conductrice et une surface de liaison de la deuxième structure semi-conductrice ; sélectionner la première structure semi-conductrice pour qu'elle ait une surface active sur un premier côté de la première structure semi-conductrice et une surface arrière sur un deuxième côté opposé de la première structure semi- conductrice et pour qu'elle comprenne au moins une structure de dispositif formée sur un substrat ; lier de manière permanente la surface arrière de la première structure semi-conductrice à une surface d'une troisième structure semi-conductrice alors que la première structure semi-conductrice reste temporairement liée à la deuxième structure semi-conductrice ; et séparer la deuxième structure semi-conductrice de la première structure semi-conductrice. Mode de réalisation 17 : le procédé du mode de réalisation 16, dans lequel la liaison temporaire de la première structure semi-conductrice à la deuxième structure semi-conductrice consiste à : former chacune de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice pour qu'elles aient une rugosité de surface d'environ deux nanomètres (2 nm) ou moins ; mettre la surface de liaison de la première structure semi-conductrice en butée contre la surface de liaison de la deuxième structure semi-conductrice ; et maintenir la surface de liaison de la première structure semi-conductrice et la surface de liaison de la deuxième structure semi-conductrice à une température entre environ deux cents degrés Celsius (200 °C) et environ quatre cents degrés Celsius (400 °C) pendant un temps entre environ deux minutes (2 mn) et environ quinze (15) heures. Mode de réalisation 18 : le procédé du mode de réalisation 16 ou du mode de réalisation 17, consistant en outre à activer au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice. Mode de réalisation 19 : le procédé de l'un quelconque des modes de réalisation 16 à 18, dans lequel la liaison temporaire de la première structure semi-conductrice à la deuxième structure semi-conductrice consiste à former une aire d'interface de liaison entre la surface de liaison de la première structure semi-conductrice et la surface de liaison de la deuxième structure semi-conductrice qui représente environ quatre-vingt pour cent (80 %) ou moins de l'aire de surface totale d'au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi- conductrice. Mode de réalisation 20 : le procédé du mode de réalisation 19, consistant en outre à former une pluralité d'évidements dans au moins l'une de la surface de liaison de la première structure semi- conductrice et de la surface de liaison de la deuxième structure semi-conductrice. Mode de réalisation 21 : le procédé du mode de réalisation 20, dans lequel la formation d'une pluralité d'évidements dans au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice consiste à : former la pluralité d'évidements en un motif sur l'une de la surface de liaison de la première structure semi- conductrice et de la surface de liaison de la deuxième structure semi-conductrice ; et sélectionner le motif pour qu'il comprenne une image miroir d'un autre motif de caractéristiques métalliques sur l'autre de la surface de liaison de la première structure semi- conductrice et de la surface de liaison de la deuxième structure semi-conductrice. Mode de réalisation 22 : le procédé du mode de réalisation 20 ou du mode de réalisation 21, dans lequel la formation d'une pluralité d'évidements dans au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice consiste à : déposer un premier matériau diélectrique sur un deuxième matériau diélectrique sur au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice ; sélectionner le premier matériau diélectrique pour qu'il comprenne un matériau diélectrique à faible température qui subira au moins l'un d'une dégradation, d'une décomposition et d'un dégagement gazeux lors du chauffage du matériau diélectrique à faible température à une température connue inférieure à environ quatre cents degrés Celsius (400 °C) ; et former la pluralité d'évidements à travers au moins une partie du premier matériau diélectrique. Mode de réalisation 23 : le procédé du mode de réalisation 22, consistant en outre à chauffer le matériau diélectrique à faible température à une température supérieure à la température connue pour affaiblir une liaison entre le matériau diélectrique à faible température et un autre matériau. Mode de réalisation 24 : le procédé du mode de réalisation 16, dans lequel la liaison temporaire de la première structure semi-conductrice à la deuxième structure semi-conductrice consiste à former au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice pour qu'elle ait une rugosité de surface entre environ un quart de nanomètre (0,25 nm) et environ deux nanomètres (2,0 nm). Mode de réalisation 25 : une structure semi- conductrice, comprenant : une première structure semi- conductrice comportant une surface active sur un premier côté de la première structure semi-conductrice et une surface arrière sur un deuxième côté opposé de la première structure semi-conductrice, la première structure semi-conductrice comprenant un substrat et au moins une structure de dispositif formée sur le substrat ; une deuxième structure semi-conductrice liée temporairement à la première structure semi-conductrice sans adhésif entre elles, une énergie de liaison entre la première structure semi-conductrice et la deuxième structure semi-conductrice étant d'environ 1000 mJ/m2 ou moins ; une troisième structure semi-conductrice liée de manière permanente à la surface arrière de la première structure semi-conductrice, une énergie de liaison entre la première structure semi-conductrice et la troisième structure semi-conductrice étant au moins d'environ 1200 mJ/m2. Mode de réalisation 26 : la structure semi-conductrice du mode de réalisation 25, comprenant en outre des liaisons atomiques ou moléculaires directes entre une surface de liaison de la première structure semi-conductrice et une surface de liaison de la deuxième structure semi-conductrice. Mode de réalisation 27 : la structure semi-conductrice du mode de réalisation 26, dans laquelle la surface de liaison de la première structure semi-conductrice comprend au moins l'un de l'oxyde de silicium, du nitrure de silicium et de l'oxyde de germanium, et la surface de liaison de la deuxième structure semi-conductrice comprend au moins l'un du silicium, du germanium, de l'oxyde de silicium, du nitrure de silicium et de l'oxyde de germanium. Mode de réalisation 28 : la structure semi-conductrice de l'un quelconque des modes de réalisation 25 à 27, comprenant en outre au moins une interconnexion à travers la tranche s'étendant de ladite au moins une structure de dispositif de la première structure semi-conductrice à travers le substrat de la première structure semi-conductrice au moins jusqu'à une structure conductrice de la troisième structure semi-conductrice. Mode de réalisation 29 : la structure semi-conductrice du mode de réalisation 25, dans laquelle chacune d'une surface de liaison de la première structure semi-conductrice et d'une surface de liaison de la deuxième structure semi-conductrice a une rugosité de surface d'environ deux nanomètres (2 nm) ou moins. Mode de réalisation 30 : la structure semi-conductrice du mode de réalisation 25, dans laquelle au moins l'une d'une surface de liaison de la première structure semi-conductrice et d'une surface de liaison de la deuxième structure semi-conductrice a une rugosité de surface entre environ un quart de nanomètre (0,25 nm) et environ deux nanomètres (2 nm). Mode de réalisation 31 : la structure semi-conductrice du mode de réalisation 30, dans laquelle chacune de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice a une rugosité de surface entre environ un demi-nanomètre (0,5 nm) et environ un nanomètre (1 nm). Mode de réalisation 32 : la structure semi-conductrice du mode de réalisation 25, comprenant en outre une pluralité d'évidements dans au moins l'une d'une surface de liaison de la première structure semi-conductrice et d'une surface de liaison de la deuxième structure semi-conductrice. Mode de réalisation 33 : la structure semi- conductrice du mode de réalisation 32, dans laquelle les évidements de la pluralité d'évidements sont disposés en un motif sur l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice, et dans laquelle le motif comprend une image miroir d'un autre motif de caractéristiques métalliques sur l'autre de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice. Mode de réalisation 34 : la structure semi- conductrice du mode de réalisation 32 ou du mode de réalisation 33, dans laquelle les évidements de la pluralité d'évidements s'étendent au moins partiellement à travers un premier matériau diélectrique sur au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice, le premier matériau diélectrique comprenant un matériau diélectrique à faible température. Mode de réalisation 35 : la structure semi-conductrice du mode de réalisation 34, comprenant en outre un deuxième matériau diélectrique sous-jacent au premier matériau diélectrique sur ladite au moins une de la surface de liaison de la première structure semi- conductrice et de la surface de liaison de la deuxième structure semi-conductrice, le deuxième matériau diélectrique comprenant un matériau diélectrique à température élevée. Les modes de réalisation de l'invention décrits ci-dessus ne limitent pas l'étendue de l'invention, étant donné que ces modes de réalisation ne sont que des exemples de modes de réalisation de l'invention, laquelle est définie par l'étendue des revendications jointes et leurs équivalents légaux. Tous les modes de réalisation équivalents sont destinés à tomber dans l'étendue de la présente invention. En effet, diverses modifications de l'invention, en plus de celles présentées et décrites dans le présent document, telles que d'autres combinaisons utiles des éléments décrits, deviendront évidentes aux hommes du métier à partir de la description. Ces modifications sont également destinées à tomber dans l'étendue des revendications jointes. Les rubriques ne sont utilisées dans le présent document qu'à des fins de clarté et de commodité et ne limitent pas l'étendue des revendications qui suivent. REVENDICATIONS1. Procédé de formation d'une structure semi-conductrice liée, consistant à : lier temporairement une première structure semi-conductrice à une deuxième structure semi-conductrice en réalisant des liaisons atomiques ou moléculaires directes entre une surface de liaison de la première structure semi-conductrice et une surface de liaison de la deuxième structure semi-conductrice ; sélectionner la première structure semi-conductrice pour qu'elle ait une surface active sur un premier côté de la première structure semi-conductrice et une surface arrière sur un deuxième côté opposé de la première structure semi-conductrice et pour qu'elle comprenne au moins une structure de dispositif formée sur un substrat ; amincir le substrat de la première structure semi-conductrice en retirant un matériau du substrat à partir de la surface arrière de la première structure semi-conductrice ; lier de manière permanente la surface arrière de la première structure semi-conductrice à une surface d'une troisième structure semi-conductrice après avoir aminci le substrat de la première structure semi-conductrice et alors que la première structure semi-conductrice reste liée temporairement à la deuxième structure semi-conductrice ; et séparer la deuxième structure semi-conductrice de 30 la première structure semi-conductrice. 2. Procédé selon la revendication 1, consistant en outre à sélectionner la première structure semi-conductrice pour qu'elle comprenne au moins une 35 interconnexion à travers la tranche, et dans lequell'amincissement du substrat de la première structure semi-conductrice consiste à exposer au moins une partie de ladite au moins une interconnexion à travers la tranche à travers la surface arrière de la première structure semi-conductrice, et dans lequel la liaison permanente de la surface arrière de la première structure semi-conductrice à une surface de la troisième structure semi-conductrice consiste à interconnecter électriquement ladite au moins une interconnexion à travers la tranche avec au moins une structure conductrice de la troisième structure semi-conductrice. 3. Procédé selon la revendication 1, consistant en outre à former au moins une interconnexion à travers la tranche à travers la première structure semi-conductrice et interconnecter électriquement ladite au moins une interconnexion à travers la tranche avec au moins une structure conductrice de la troisième structure semi-conductrice après avoir liée de manière permanente la surface arrière de la première structure semi-conductrice à la surface de la troisième structure semi-conductrice. 4. Procédé selon la revendication 1, dans lequel la liaison temporaire de la première structure semi-conductrice à la deuxième structure semi-conductrice consiste à lier temporairement la première structure semi-conductrice à la deuxième structure semi- conductrice sans utiliser un adhésif entre la première structure semi-conductrice et la deuxième structure semi-conductrice. 5. Procédé selon la revendication 4, dans lequel 35 la réalisation de liaisons atomiques ou moléculairesdirectes entre la surface de liaison de la première structure semi-conductrice et la surface de liaison de la deuxième structure semi-conductrice consiste à réaliser des liaisons atomiques ou moléculaires directes entre au moins l'un de l'oxyde de silicium, du nitrure de silicium et de l'oxyde de germanium et au moins l'un du silicium, du germanium, de l'oxyde de silicium, du nitrure de silicium et de l'oxyde de germanium. 6. Procédé selon la revendication 1, dans lequel la liaison temporaire de la première structure semi-conductrice à la deuxième structure semi-conductrice consiste à : former chacune de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice pour qu'elles aient une rugosité de surface d'environ deux nanomètres (2 nm) ou moins ; mettre la surface de liaison de la première structure semi-conductrice en butée contre la surface de liaison de la deuxième structure semi-conductrice ; et maintenir la surface de liaison de la première structure semi-conductrice et la surface de liaison de la deuxième structure semi-conductrice à une température entre environ deux cents degrés Celsius (200 °C) et environ quatre cents degrés Celsius (400 °C) pendant un temps entre environ deux minutes (2 mn) et environ quinze heures (15 h). 7. Procédé selon la revendication 6, consistant en outre à maintenir une pression entre la surface de liaison de la première structure semi-conductrice et la surface de liaison de la deuxième structure semi-conductrice entre environ 0,14 MPa et environ 1,43 MPa tout en maintenant la surface de liaison de la première structure semi-conductrice et la surface de liaison de la deuxième structure semi-conductrice à la température entre environ deux cents degrés Celsius (200 °C) et environ quatre cents degrés Celsius (400 °C) pendant un durée entre environ deux minutes (2 mn) et environ quinze heures (15 h). 8. Procédé selon la revendication 6, consistant en outre à activer au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice avant de mettre la surface de liaison de la première structure semi-conductrice en butée contre la surface de liaison de la deuxième structure semi-conductrice. 9. Procédé selon la revendication 1, dans lequel la liaison conductrice consiste à surface de conductrice structure temporaire de la première structure semià la deuxième structure semi-conductrice former une aire d'interface liée entre la liaison de la première structure semiet la surface de liaison de la deuxième semi-conductrice qui représente environ quatre-vingt pour cent (80 %) ou moins de l'aire totale entre la surface de liaison de la première structure semi-conductrice et la surface de liaison de la deuxième structure semi-conductrice le long d'une interface de liaison entre elles. 10. Procédé selon la revendication 9, consistant en outre à former une pluralité d'évidements dans au moins l'une de la surface de liaison de la premièrestructure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice. 11. Procédé selon la revendication 10, dans lequel la formation d'une pluralité d'évidements dans au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice consiste à : former la pluralité d'évidements en un motif sur l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice ; et sélectionner le motif pour qu'il comprenne une image miroir d'un autre motif de caractéristiques métalliques sur l'autre de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice. 12. Procédé selon la revendication 10, dans lequel la formation d'une pluralité d'évidements dans au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice consiste à : déposer un premier matériau diélectrique sur un deuxième matériau diélectrique sur au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice ; sélectionner le premier matériau diélectrique pour qu'il comprenne un matériau diélectrique à faible température qui subira au moins l'un d'une dégradation, d'une décomposition et d'un dégagement gazeux lors du chauffage du matériau diélectrique à faible température à une température connue inférieure à environ quatre cents degrés Celsius (400 °C) ; etformer la pluralité d'évidements à travers au moins une partie du premier matériau diélectrique. 13. Procédé selon la revendication 12, consistant en outre à chauffer le matériau diélectrique à faible température à une température supérieure à la température connue pour affaiblir une liaison entre le matériau diélectrique à faible température et un autre matériau. 14. Procédé selon la revendication 1, dans lequel la liaison temporaire de la première structure semi-conductrice à la deuxième structure semi-conductrice consiste à former au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice pour qu'elle ait une rugosité de surface entre environ un quart de nanomètre (0,25 nm) et environ deux nanomètres (2,0 nm). 15. Procédé selon la revendication 14, dans lequel la formation d'au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi- conductrice pour qu'elle ait une rugosité de surface entre environ un quart de nanomètre (0,25 nm) et environ deux nanomètres (2,0 nm) consiste à former chacune de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice pour qu'elles aient une rugosité de surface entre environ un deminanomètre (0,5 nm) et environ un nanomètre (1,0 nm). 16. Procédé de formation d'une structure semi-35 conductrice, consistant à :lier temporairement une première structure semi-conductrice à une deuxième structure semi-conductrice sans utiliser un adhésif entre une surface de liaison de la première structure semi-conductrice et une surface de liaison de la deuxième structure semi-conductrice ; sélectionner la première structure semi-conductrice pour qu'elle ait une surface active sur un premier côté de la première structure semi-conductrice et une surface arrière sur un deuxième côté opposé de la première structure semi-conductrice et pour qu'elle comprenne au moins une structure de dispositif formée sur un substrat ; lier de manière permanente la surface arrière de la première structure semi-conductrice à une surface d'une troisième structure semi-conductrice alors que la première structure semi-conductrice reste liée temporairement à la deuxième structure semi- conductrice ; et séparer la deuxième structure semi-conductrice de la première structure semi-conductrice. 17. Procédé selon la revendication 16, dans lequel la liaison temporaire de la première structure semi- conductrice à la deuxième structure semi-conductrice consiste à : former chacune de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice pour qu'elles aient une rugosité de surface d'environ deux nanomètres (2 nm) ou moins ; mettre la surface de liaison de la première structure semi-conductrice en butée contre la surface de liaison de la deuxième structure semi-conductrice ; 35 etmaintenir la surface de liaison de la première structure semi-conductrice et la surface de liaison de la deuxième structure semi-conductrice à une température entre environ deux cents degrés Celsius (200 °C) et environ quatre cents degrés Celsius (400 °C) pendant un temps entre environ deux minutes (2 mn) et environ quinze heures (15 h). 18. Procédé selon la revendication 16, consistant en outre à activer au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice. 19. Procédé selon la revendication 16, dans lequel la liaison temporaire de la première structure semi-conductrice à la deuxième structure semi-conductrice consiste à former une aire d'interface de liaison entre la surface de liaison de la première structure semi- conductrice et la surface de liaison de la deuxième structure semi-conductrice qui représente environ quatre-vingt pour cent (80 %) ou moins de l'aire de surface totale d'au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice. 20. Procédé selon la revendication 19, consistant en outre à former une pluralité d'évidements dans au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice. 21. Procédé selon la revendication 20, dans lequel 35 la formation d'une pluralité d'évidements dans au moinsl'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice consiste à : former la pluralité d'évidements en un motif sur l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice ; et sélectionner le motif pour qu'il comprenne une image miroir d'un autre motif de caractéristiques métalliques sur l'autre de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice. 22. Procédé selon la revendication 20, dans lequel la formation d'une pluralité d'évidements dans au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice consiste à : déposer un premier matériau diélectrique sur un deuxième matériau diélectrique sur au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice ; sélectionner le premier matériau diélectrique pour qu'il comprenne un matériau diélectrique à faible température qui subira au moins l'un d'une dégradation, d'une décomposition et d'un dégagement gazeux lors du chauffage du matériau diélectrique à faible température à une température connue inférieure à environ quatre cents degrés Celsius (400 °C) ; et former la pluralité d'évidements à travers au moins une partie du premier matériau diélectrique. 23. Procédé selon la revendication 22, consistant 35 en outre à chauffer le matériau diélectrique à faibletempérature à une température supérieure à la température connue pour affaiblir une liaison entre le matériau diélectrique à faible température et un autre matériau. 24. Procédé selon la revendication 16, dans lequel la liaison temporaire de la première structure semi-conductrice à la deuxième structure semi-conductrice consiste à former au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice pour qu'elle ait une rugosité de surface entre environ un quart de nanomètre (0,25 nm) et environ deux nanomètres (2,0 nm). 25. Structure semi-conductrice, comprenant : une première structure semi-conductrice comportant une surface active sur un premier côté de la première structure semi-conductrice et une surface arrière sur un deuxième côté opposé de la première structure semi-conductrice, la première structure semi-conductrice comprenant un substrat et au moins une structure de dispositif formée sur le substrat ; une deuxième structure semi-conductrice liée temporairement à la première structure semi-conductrice sans adhésif entre elles, une énergie de liaison entre la première structure semi-conductrice et la deuxième structure semi-conductrice étant d'environ 1000 mJ/m2 ou moins ; une troisième structure semi-conductrice liée de manière permanente à la surface arrière de la première structure semi-conductrice, une énergie de liaison entre la première structure semi-conductrice et la troisième structure semi-conductrice étant au moins d'environ 1200 mJ/m2. 26. Structure semi-conductrice selon la revendication 25, comprenant en outre des liaisons atomiques ou moléculaires directes entre une surface de liaison de la première structure semi-conductrice et une surface de liaison de la deuxième structure semi-conductrice. 27. Structure semi-conductrice selon la revendication 26, dans laquelle la surface de liaison de la première structure semi-conductrice comprend au moins l'un de l'oxyde de silicium, du nitrure de silicium et de l'oxyde de germanium, et la surface de liaison de la deuxième structure semi-conductrice comprend au moins l'un du silicium, du germanium, de l'oxyde de silicium, du nitrure de silicium et de l'oxyde de germanium. 28. Structure semi-conductrice selon la revendication 25, comprenant en outre au moins une interconnexion à travers la tranche s'étendant de ladite au moins une structure de dispositif de la première structure semi-conductrice à travers le substrat de la première structure semi-conductrice au moins jusqu'à une structure conductrice de la troisième structure semi-conductrice. 29. Structure semi-conductrice selon la revendication 25, dans laquelle chacune d'une surface de liaison de la première structure semi-conductrice et d'une surface de liaison de la deuxième structure semi-conductrice a une rugosité de surface d'environ deux nanomètres (2 nm) ou moins. 30. Structure semi-conductrice selon la revendication 25, dans laquelle au moins l'une d'une surface de liaison de la première structure semi-conductrice et d'une surface de liaison de la deuxième structure semi-conductrice a une rugosité de surface entre environ un quart de nanomètre (0,25 nm) et environ deux nanomètres (2 nm). 31. Structure semi-conductrice selon la revendication 30, dans laquelle chacune de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice a une rugosité de surface entre environ un demi-nanomètre (0,5 nm) et environ un nanomètre (1 nm). 32. Structure semi-conductrice selon la revendication 25, comprenant en outre une pluralité d'évidements dans au moins l'une d'une surface de liaison de la première structure semi-conductrice et d'une surface de liaison de la deuxième structure semi-conductrice. 33. Structure semi-conductrice selon la revendication 32, dans laquelle les évidements de la pluralité d'évidements sont disposés en un motif sur l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice, et dans laquelle le motif comprend une image miroir d'un autre motif de caractéristiques métalliques sur l'autre de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice. y 2963159 64 34. Structure semi-conductrice selon la revendication 32, dans laquelle les évidements de la pluralité d'évidements s'étendent au moins partiellement à travers un premier matériau 5 diélectrique sur au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice, le premier matériau diélectrique comprenant un matériau diélectrique à faible 10 température. 35. Structure semi-conductrice selon la revendication 34, comprenant en outre un deuxième matériau diélectrique sous-jacent au premier matériau 15 diélectrique sur au moins l'une de la surface de liaison de la première structure semi-conductrice et de la surface de liaison de la deuxième structure semi-conductrice, le deuxième matériau diélectrique comprenant un matériau diélectrique à température 20 élevée.