Brevet FR2966285A1 — publié le 20120420

B10353 - 09-GR3-518 1 PROCÉDÉ DE FORMATION DE CIRCUITS INTÉGRÉS SUR SUBSTRAT SEMICONDUCTEUR CONTRAINT Domaine de l'invention La présente invention concerne un procédé de formation de circuits intégrés sur un substrat semiconducteur contraint. Plus particulièrement, la présente invention concerne un procédé dans lequel le substrat semiconducteur subit une contrainte biaxiale. Exposé de l'art antérieur Les composants électroniques intégrés sont généralement formés sur des tranches, encore appelées supports ou substrats, de matériaux semiconducteurs. Ces matériaux autorisent le déplacement de porteurs, électrons et trous, permettant le bon fonctionnement des composants électroniques. A titre d'exemple de composants électroniques impliquant le déplacement de porteurs, on peut citer les transistors MOS dont la structure comprend un canal dans lequel des électrons ou des trous se déplacent. De nombreux procédés ont été proposés pour améliorer la mobilité des porteurs dans les substrats semiconducteurs. Notamment, il est connu que la mobilité des électrons est relativement bonne dans un substrat de silicium, tandis que B10353 - 09-GR3-518 2 celle des trous est optimisée dans un substrat de silicium-germanium. Il est également connu que la mobilité des porteurs peut être améliorée en modifiant la structure cristallographique d'un substrat semiconducteur, en lui appliquant une contrainte en compression ou en tension. Notamment, en appliquant une contrainte uniaxiale en compression, la mobilité des trous dans un substrat semiconducteur est améliorée. L'application d'une contrainte uniaxiale en tension améliore, quant à elle, la mobilité des électrons. Dans le cas de transistors MOS, il a été proposé d'appliquer une contrainte sur le canal du transistor en remplaçant le matériau des régions de source et de drain par un matériau adapté à appliquer une contrainte sur le canal adjacent. On obtient ainsi des régions contraintes localisées au niveau du canal des transistors. Il est également connu que l'application d'une contrainte biaxiale, c'est-à-dire une contrainte selon les deux dimensions en surface d'un substrat, formée à partir par exemple des deux côtés d'un canal de transistor MOS, améliore la mobilité des électrons d'environ 80 % et celle des trous de l'ordre de 60 %. Ceci est notamment décrit dans la publication de M.T. Currie et al. intitulée "Carrier mobilities and process stability of strained Si n- and p-MOSFETs on SiGe virtual substrates", J. Vac. SCI. Technol. B 19(6), Nov/Dec 2001, pp. 2268-2279 qui présente l'utilisation d'un substrat de silicium-germanium relaxé permettant d'appliquer une contrainte en tension biaxiale dans un film de silicium. Les procédés connus permettant de former des substrats contraints de façon uniaxiale ont l'inconvénient d'être relativement complexes à réaliser puisqu'ils impliquent la formation de deux matériaux distincts pour les transistors MOS à canal N et à canal P. De plus, l'amélioration de la mobilité des porteurs dans de tels substrats dépend de la taille des transistors. Les procédés connus permettant de former des B10353 - 09-GR3-518 3 substrats contraints de façon biaxiale ont l'inconvénient, quant à eux, de former des couches contraintes dans lesquelles la densité de défauts (dislocations) est très élevée. Ainsi, un besoin existe d'un procédé d'application d'une contrainte biaxiale uniforme sur l'ensemble de la surface d'un substrat semiconducteur relativement simple à réaliser et palliant tout ou partie des inconvénients ci-dessus. Résumé Un objet d'un mode de réalisation de la présente invention est de prévoir un procédé de formation d'une tranche semiconductrice contrainte, en tension ou en compression, dans laquelle la contrainte est uniforme et biaxiale. Un autre objet d'un mode de réalisation de la présente invention est de prévoir un procédé relativement simple à mettre 15 en oeuvre. Ainsi, un mode de réalisation de la présente invention prévoit un procédé de formation d'un circuit électronique sur un substrat semiconducteur contraint, comprenant les étapes suivantes : former, sur une première face d'un substrat 20 semiconducteur, des composants électroniques définissant des puces électroniques à découper ; et former au moins des portions d'une couche de matériau semiconducteur poreux du côté d'une deuxième face du substrat semiconducteur, opposée à la première face, de façon à courber le substrat semiconducteur. 25 Selon un mode de réalisation de la présente invention, les portions de couche de matériau semiconducteur poreux présentent une épaisseur comprise entre 75 et 125 pm. Selon un mode de réalisation de la présente invention, le procédé est adapté à former un substrat semiconducteur 30 contraint en tension et comprend en outre les étapes suivantes : réaliser un premier recuit à une température comprise entre 425 et 475°C, pendant une durée inférieure à 10 minutes, sous une ambiance non oxydante ; et réaliser un deuxième recuit à une température comprise entre 250 et 350°C, sous oxygène, pendant 35 une durée comprise entre 45 et 75 minutes. B10353 - 09-GR3-518 4 Selon un mode de réalisation de la présente invention, la formation des portions de matériau semiconducteur poreux sur la deuxième face du substrat semiconducteur est obtenue en réalisant les étapes suivantes : former, sur un support semiconducteur, des portions de matériau semiconducteur poreux ; appliquer un traitement adapté à rendre le support semiconducteur plan ; et coller le support semiconducteur sur la deuxième face du substrat semiconducteur. Selon un mode de réalisation de la présente invention, le traitement adapté à rendre le support semiconducteur plan est un recuit à une température comprise entre 430 et 480°C sous ambiance non oxydante pendant une durée inférieure à 10 minutes. Selon un mode de réalisation de la présente invention, le procédé est adapté à former un substrat semiconducteur contraint en compression et comprend en outre une étape consistant à placer le matériau semiconducteur poreux dans un bain d'acide fluorhydrique après collage. Selon un mode de réalisation de la présente invention, le procédé est adapté à former un substrat semiconducteur contraint en tension et comprend en outre une étape consistant à recuire le dispositif à une température comprise entre 250 et 350°C sous oxygène, pendant une durée comprise entre 45 et 75 minutes, après collage. Selon un mode de réalisation de la présente invention, les portions de matériau semiconducteur poreux sont formées sur l'ensemble de la deuxième face du substrat semiconducteur. Selon un mode de réalisation de la présente invention, le collage du support semiconducteur sur la deuxième face du substrat semiconducteur est réalisé par le côté opposé aux portions de matériau semiconducteur poreux. Selon un mode de réalisation de la présente invention, le collage du support semiconducteur sur la deuxième face du substrat semiconducteur est réalisé par le côté comprenant les portions de matériau semiconducteur poreux. B10353 - 09-GR3-518 Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif 5 en relation avec les figures jointes parmi lesquelles : les figures 1 à 4 illustrent les résultats d'étapes d'un procédé selon un mode de réalisation de la présente invention ; les figures 5A, 5B, et 6 à 8 illustrent des résultats 10 d'étapes d'une variante d'un procédé selon un mode de réalisation de la présente invention ; et les figures 9 et 10 illustrent deux résultats d'une variante d'un procédé selon un mode de réalisation de la présente invention. 15 Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle. 20 Description détaillée Les figures 1 à 4 illustrent des résultats d'étapes d'un procédé permettant d'appliquer une contrainte, en tension ou en compression, sur un substrat semiconducteur sur lequel sont formés des composants électroniques. 25 A l'étape illustrée en figure 1, on part d'un dispositif 1 comprenant un substrat semiconducteur 10 en surface duquel sont formés des composants électroniques 12, non représentés en détail. Dans la suite de la description, on considèrera à titre d'exemple non limitatif un substrat 10 de 30 silicium. De préférence, le substrat 10 est aminci avant de réaliser l'étape suivante du procédé et présente par exemple une épaisseur comprise entre 100 et 200 pm. Les composants électroniques 12 peuvent être des composants intégrés formés directement sur le substrat 35 semiconducteur, des puces électroniques reportées sur le B10353 - 09-GR3-518 6 substrat, ou tout autre type de composant. Les composants électroniques 12 peuvent être complètement formés, par exemple avec leurs niveaux d'interconnexions supérieurs et/ou leur couche de protection supérieure (encapsulation). Dans ce cas, les circuits intégrés sont prêts à être découpés en puces individuelles. Les composants électroniques 12 peuvent également être des composants quasi-finis, à savoir qu'un petit nombre d'étapes, par exemple de formation d'une couche de protection supérieure, suffit pour obtenir, après découpe, des puces électroniques individuelles finies. A l'étape illustrée en figure 2, on a formé sur la face inférieure du substrat 10, à savoir sur la face opposée à celle sur laquelle sont formés les composants électroniques 12, une couche 14 de silicium poreux constitué de pores 15, de façon à obtenir un dispositif 16. Par exemple, le silicium poreux 14 peut être formé par électrolyse en présence d'une solution acide. De façon classique, les pores 15 du silicium poreux 14 s'étendent majoritairement dans une direction verticale (pénétrant dans la structure dans la direction de son épaisseur), et sont représentés dans les figures par de fines tranchées verticales. Pour former la couche de silicium poreux 14 par électrolyse, on peut utiliser les contacts électriques présents sur la face supérieure du substrat 10 (face avant), qui sont prévus par exemple dans le dernier niveau d'interconnexion. De plus, le dispositif 1 pourra être maintenu, pendant l'électrolyse, de différentes manières, et notamment en utilisant un système d'aspiration du côté de la face avant du dispositif 1 ou en utilisant un système comprenant un joint torique adapté à maintenir cette face avant dans l'équipement d'électrolyse. Comme cela est illustré en figure 2, les inventeurs ont constaté que, si on ne prend pas de précautions particulières, la formation de la couche de silicium poreux 14 tend à courber l'ensemble de la tranche de telle sorte que sa B10353 - 09-GR3-518 7 face supérieure soit concave, ce qui implique que la portion supérieure du substrat 10 dans lequel sont formés les composants 12 se retrouve contrainte en compression. On notera que la courbure représentée dans les figures est amplifiée par rapport à la réalité, par souci de clarté. L'ensemble du dispositif 16 de la figure 2 est en réalité très légèrement courbé selon deux directions définissant un plan tangent à la surface du dispositif 16, ce qui correspond à une contrainte biaxiale et uniforme adaptée à améliorer la mobilité des différents porteurs. La contrainte, en compression dans le cas de la figure 2, peut être contrôlée pour modifier de façon précise la mobilité des porteurs d'une quantité souhaitée. Pour cela, on peut jouer sur l'épaisseur de la couche de silicium poreux 14 ou sur la porosité de cette couche 14. A titre d'exemple, la couche de silicium poreux 14 peut avoir une épaisseur comprise entre 75 et 125 }gym, par exemple de 100 }gym, le taux de porosité peut être compris entre 45 et 65 %, par exemple de 50 %, et le diamètre des pores 15 peut être compris entre 2 et 10 nm, par exemple de 3 nm. Le dispositif obtenu en figure 2 est un dispositif 16 dans lequel le substrat semiconducteur 10 est contraint en compression, la contrainte étant biaxiale et uniforme (le centre de courbure du dispositif est situé du côté opposé au silicium poreux), ce qui améliore, dans le cas d'un substrat de silicium, la mobilité des porteurs de type P (de 80 % environ) et des porteurs de type N (de 60 % environ). A l'étape illustrée en figure 3, la structure du dispositif 16 a été redressée de façon à obtenir un dispositif 18 plan. Pour cela, on réalise un recuit du dispositif 16 sous une ambiance non oxydante (par exemple sous vide, sous une atmosphère d'azote...). Ce recuit peut être par exemple réalisé à une température comprise entre 425 et 475°C, de préférence à 450°C, par exemple pendant une durée inférieure à 10 minutes, de préférence pendant 5 minutes. Ce recuit permet d'éliminer une B10353 - 09-GR3-518 8 partie de l'hydrogène présent dans les pores 15 du silicium poreux 14 et donc de supprimer la contrainte que le silicium poreux transmet à la portion de silicium non poreux 10. A l'étape illustrée en figure 4, on a réalisé un second recuit du dispositif 18, sous oxygène. A titre d'exemple, ce recuit peut être réalisé à une température comprise entre 250 et 350°C, par exemple à 300°C, pendant une durée comprise entre 45 et 75 minutes, par exemple de 60 minutes. Ce recuit sous oxygène a pour effet d'obtenir un dispositif 20 dans lequel le substrat 10 est courbé dans un sens opposé à celui du dispositif 16, le substrat 10 étant ainsi contraint en tension. On obtient ainsi des composants électroniques 12 formés en surface d'un substrat contraint en tension, la contrainte étant biaxiale et uniforme. Ceci améliore la mobilité des porteurs. Par exemple, dans le cas d'un substrat de silicium contraint en tension selon une contrainte biaxiale, on obtient une mobilité améliorée des porteurs de type N de l'ordre de 80 % et une mobilité améliorée des porteurs de type P de l'ordre de 60 Le procédé décrit en relation avec les figures 1 à 4 est adapté au cas de composants électroniques 12 formés sur un substrat massif 10. Cependant, ce procédé ne peut s'appliquer dans le cas de substrat 10 de type semiconducteur sur isolant (SOI). En effet, pour former une couche de silicium poreux, l'électrolyse nécessite le passage d'un courant entre les deux faces du dispositif. Il n'est donc pas possible de réaliser une électrolyse dans le cas où une couche isolante est interposée entre le substrat semiconducteur supérieur et un support inférieur. Les figures 5A, 5B, 6 et 7 illustrent des étapes d'une variante de réalisation adaptée à de tels cas. On notera que cette variante s'applique également au cas d'un substrat massif. Les figures 5A et 5B illustrent des résultats d'une étape préliminaire à la formation de composants électroniques sur un substrat contraint. B10353 - 09-GR3-518 9 En figure 5A, on part d'un dispositif 28 comprenant un substrat semiconducteur 30 en surface duquel sont formés des composants électroniques 12, non représentés en détail. De la même façon que dans le cas de la figure 1, le substrat 30 est aminci, et peut être prêt ou quasiment prêt à la découpe (composants électroniques 12 encapsulés, ou non). Le dispositif 28 est ainsi quasiment prêt à être découpé pour former des puces électroniques individuelles. Comme cela est représenté en figure 5B (dispositif 31), un second substrat semiconducteur 32 aminci, par exemple un substrat de silicium d'épaisseur comprise entre 100 et 300 }gym, est transformé de façon que sa face inférieure 34 soit en silicium poreux, sur une épaisseur comprise entre 75 et 125 }gym, par exemple de 100 }gym. La couche de silicium poreux 34 comprend des pores 35, principalement verticaux, et peut être formée par une électrolyse en présence d'une solution acide selon un procédé classique. Le substrat semiconducteur 32 est plan. Pour obtenir une telle structure, on forme une couche de silicium poreux sur la face arrière du substrat 32 qui modifie la courbure du substrat, comme nous l'avons vu en relation avec la figure 2. Le dispositif 31 obtenu subit ensuite un traitement permettant de le rendre plan, par exemple un recuit sous une ambiance non oxydante (par exemple sous vide, sous une atmosphère d'azote...), réalisé à une température comprise entre 425 et 475°C, de préférence à 450°C, pendant une durée inférieure à 10 minutes, de préférence pendant 5 minutes. La figure 6 illustre le résultat d'une étape ultérieure de collage des substrats 30 et 32 de façon à obtenir un dispositif 36. Le collage peut être réalisé par tout procédé connu, par exemple par adhésion moléculaire. Dans l'exemple qui suit, le substrat 32 est collé sur le substrat 30 par l'intermédiaire de sa surface supérieure, c'est-à-dire par l'intermédiaire de sa surface en matériau semiconducteur massif, non transformée en silicium poreux 34. On obtient ainsi un B10353 - 09-GR3-518 10 dispositif constitué de la superposition des dispositifs représentés en figures 5A et 5B. Les figures 7 et 8 illustrent deux variantes formées à partir du dispositif 36 obtenu après collage des dispositifs des 5 figures 5A et 5B. Dans le cas de la figure 7, un traitement a été appliqué à la couche de silicium poreux de façon que sa surface inférieure se courbe et devienne convexe, et que cette courbure se transmette au substrat 30. On obtient un dispositif 37 dans 10 lequel la portion supérieure du substrat 30, qui porte les composants électroniques 12, est contrainte en compression. Pour obtenir le dispositif 37, on place le dispositif 36, ou au moins la couche de silicium poreux 34, en immersion dans une solution d'acide fluorhydrique (HF). Ceci a pour effet 15 de tapisser les pores du silicium poreux d'hydrogène. Ainsi, le silicium poreux 34 se courbe et une contrainte en compression est transmise jusqu'au substrat de silicium 30. Dans le cas de la figure 8, un traitement différent a été appliqué au dispositif 36 de la figure 6 de façon à obtenir 20 un dispositif 38 dans lequel le substrat semiconducteur 30 subit une contrainte en tension. Pour obtenir ce dispositif, un recuit tel que celui décrit en relation avec la figure 4 peut être réalisé, par exemple un recuit réalisé à 300°C pendant environ une heure et sous oxygène. 25 Ceci a pour effet de modifier la structure de la couche de silicium poreux 34, par désorption des atomes d'hydrogène des pores 35 du silicium poreux, et donc de courber de façon convexe la surface supérieure du substrat 32. Du fait du collage du substrat 30 sur le substrat 32, la contrainte en 30 tension est transmise au substrat 30 et celui-ci est également en tension. Ainsi, en fonction du traitement appliqué sur le dispositif 36 obtenu à l'étape de la figure 6, on obtient un circuit électronique formé sur un substrat contraint, de manière 35 biaxiale et uniforme, en tension ou en compression. B10353 - 09-GR3-518 11 Les figures 9 et 10 illustrent deux variantes de réalisation correspondant, respectivement, à des résultats d'étapes similaires à ceux des figures 2 et 4. Dans ces deux variantes de réalisation, la couche 12 comprenant les composants électroniques est représentée plus en détail, et comprend des premières régions 40 dans lesquelles sont formés les composants électroniques de puces électroniques et des deuxièmes régions 42 correspondant à des zones de découpe des puce électroniques en puces individuelles. Dans ces deux variantes de réalisation, le substrat 10 comprend des portions de silicium poreux 44 uniquement en regard des zones de puces électroniques 40. Pour obtenir des portions de silicium poreux réparties sur la tranche semiconductrice 10, on pourra par exemple, avant l'électrolyse formant le silicium poreux, prévoir de former des régions isolantes, sur la face inférieure du substrat 10, en regard des zones de découpe 42. La variante des figures 9 et 10 permet d'obtenir une contrainte, dans l'exemple du dispositif 46 de la figure 9 en compression et dans l'exemple du dispositif 48 de la figure 10 en tension, équivalente à celle obtenue respectivement dans les dispositifs des figures 2 et 4, tout en conservant les zones de découpe des puces électroniques individuelles relativement denses (non poreuses) et adaptées aux procédés de découpe actuellement utilisés. On notera que, une fois le dispositif comprenant un substrat contraint en tension ou en compression obtenu, pour réaliser la découpe du dispositif en puces électroniques individuelles, on pourra prévoir de former, sur une des deux faces du dispositif, une couche de résine de façon à planariser la structure et à faciliter la découpe. Des modes de réalisation particuliers de la présente invention ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, dans le cas de la variante décrite en relation avec les figures 5A, 5B, et 6 à 8, on pourra prévoir un collage entre les dispositifs des B10353 - 09-GR3-518 12 figures 5A et 5B non pas par la couche supérieure massive 32 de la structure de la figure 5B mais par le côté inférieur de cette structure, à savoir par la couche de silicium poreux 34. Pour réaliser les étapes permettant d'appliquer une contrainte sur une telle structure, on prévoira une étape de planarisation de façon à faire apparaître, sur la partie inférieure de la structure, la couche de silicium poreux 34. Cette variante procure l'avantage d'une structure finale relativement fine. De plus, on a décrit ici un dispositif comprenant un substrat semiconducteur 10, 32 en silicium. On notera que le substrat 10, 32 pourra également être en tout matériau susceptible d'être transformé en surface en un matériau poreux. Notamment, on pourra utiliser du silicium-germanium ou du germanium. De plus, à titre de variante, on pourra également prévoir de découper le dispositif en puces individuelles directement à partir de la structure des figures 3 ou 6. Le traitement permettant de former une couche de matériau poreux courbée qui transmet sa contrainte à la partie supérieure du dispositif pourra alors être réalisé sur les puces individuelles découpées. Dans le cas où le substrat 10, 32 est en silicium, on utilisera de préférence un substrat dopé de type P dont la concentration en porteurs majoritaires est comprise entre 5.1014 et 5.1019 atomes/cm3. A titre d'exemple, pour obtenir un silicium poreux dont la porosité est de l'ordre de 50 %, bien adaptée aux étapes de transformation ultérieures permettant de courber le dispositif, on pourra réaliser une électrolyse en utilisant, pour un substrat de type P (dopage de 1015 atomes/cm3), un courant de l'ordre de 10 mA/cm2 dans une solution d'acide fluorhydrique de concentration supérieure à 35 %. On notera que l'on pourra également remplacer l'éthanol habituellement utilisé dans la solution d'acide fluorhydrique par de l'acide acétique pour réduire la porosité du silicium poreux à un pourcentage B10353 - 09-GR3-518 13 inférieur à 50 % et augmenter ainsi la courbure du dispositif obtenu. L'utilisation de l'acide acétique permet aussi d'utiliser des densités de courant élevées (supérieures à 100 mA/cm2), réduisant ainsi le temps d'anodisation. REVENDICATIONS1. Procédé de formation d'un circuit électronique sur un substrat semiconducteur contraint, comprenant les étapes suivantes : former, sur une première face d'un substrat semi-5 conducteur (10, 30), des composants électroniques définissant des puces électroniques à découper (12, 40) ; et former au moins des portions d'une couche de matériau semiconducteur poreux (14, 34, 44) du côté d'une deuxième face du substrat semiconducteur, opposée à la première face, de façon 10 à courber le substrat semiconducteur. 2. Procédé selon la revendication 1, dans lequel les portions de couche de matériau semiconducteur poreux (14, 34, 44) présentent une épaisseur comprise entre 75 et 125 }gym. 3. Procédé selon la revendication 1 ou 2, adapté à 15 former un substrat semiconducteur contraint en tension, comprenant en outre les étapes suivantes : réaliser un premier recuit à une température comprise entre 425 et 475°C, pendant une durée inférieure à 10 minutes, sous une ambiance non oxydante ; et 20 réaliser un deuxième recuit à une température comprise entre 250 et 350°C, sous oxygène, pendant une durée comprise entre 45 et 75 minutes. 4. Procédé selon la revendication 1 ou 2, dans lequel la formation des portions de matériau semiconducteur poreux (34) 25 sur la deuxième face du substrat semiconducteur (30) est obtenue en réalisant les étapes suivantes : former, sur un support semiconducteur (32), des portions de matériau semiconducteur poreux (34) ; appliquer un traitement adapté à rendre le support 30 semiconducteur plan ; et coller le support semiconducteur (32) sur la deuxième face du substrat semiconducteur (30). 5. Procédé selon la revendication 4, dans lequel le traitement adapté à rendre le support semiconducteur (32) planB10353 - 09-GR3-518 15 est un recuit à une température comprise entre 430 et 480°C sous ambiance non oxydante pendant une durée inférieure à 10 minutes. 6. Procédé selon la revendication 4 ou 5, adapté à former un substrat semiconducteur contraint en compression, comprenant en outre une étape consistant à placer le matériau semiconducteur poreux dans un bain d'acide fluorhydrique après collage. 7. Procédé selon la revendication 4 ou 5, adapté à former un substrat semiconducteur contraint en tension, comprenant en outre une étape consistant à recuire le dispositif à une température comprise entre 250 et 350°C sous oxygène, pendant une durée comprise entre 45 et 75 minutes, après collage. 8. Procédé selon l'une quelconque des revendications 1 15 à 7, dans lequel les portions de matériau semiconducteur poreux (14, 34) sont formées sur l'ensemble de la deuxième face du substrat semiconducteur (10, 30). 9. Procédé selon l'une quelconque des revendications 4 à 8, dans lequel le collage du support semiconducteur (32) sur 20 la deuxième face du substrat semiconducteur (30) est réalisé par le côté opposé aux portions de matériau semiconducteur poreux (34). 10. Procédé selon l'une quelconque des revendications 4 à 8, dans lequel le collage du support semiconducteur (32) sur 25 la deuxième face du substrat semiconducteur (30) est réalisé par le côté comprenant les portions de matériau semiconducteur poreux (34).