Brevet FR2973158A1 — publié le 20120928

PROCEDE DE FABRICATION D'UN SUBSTRAT DE TYPE SEMI-CONDUCTEUR SUR ISOLANT POUR APPLICATIONS RADIOFREQUENCES DOMAINE DE L'INVENTION La présente invention concerne un procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences et un substrat obtenu par ledit procédé. 10 ARRIERE PLAN DE L'INVENTION Il existe à l'heure actuelle différents types de substrats pour la réalisation de dispositifs radiofréquences (RF). Un premier type de substrat rassemble les substrats comprenant une couche de 15 silicium sur substrat isolant, comme par exemple les substrats silicium sur quartz (ou SOQ, acronyme du terme anglo-saxon « Silicon on Quartz »), silicium sur saphir (ou SOS, acronyme du terme anglo-saxon « Silicon on Sapphire »), ou encore silicium sur verre (SOG, acronyme de « Silicon on Glass »). Ces substrats procurent d'excellentes performances en radiofréquence mais présentent 20 de piètres caractéristiques en ce qui concerne les dispositifs logiques, en raison de la qualité inférieure du silicium. Ils sont en outre très onéreux. Un deuxième type de substrat est un substrat de silicium massif à haute résistivité (« High Resistivity (HR) bulk Silicon » selon la terminologie anglo-saxonne). Par « haute résistivité », on entend typiquement une résistivité électrique supérieure à 25 500 Ohm.cm. Ces substrats présentent des performances inférieures aux premiers, et les dispositifs logiques ne bénéficient pas des avantages des structures de type SOI, mais ils présentent l'intérêt d'être peu onéreux. Un troisième type de substrat est un substrat dit HR-SOI (« High Resistivity Silicon on 30 Insulator »), c'est-à-dire constitué d'une couche de silicium sur un substrat de silicium à haute résistivité, une couche épaisse d'oxyde étant enterrée à l'interface. Cette couche d'oxyde est donc généralement désignée par le terme BOX (« Buried OXide »). De tels substrats sont particulièrement avantageux pour le fonctionnement des dispositifs logiques, mais présentent de moindres performances en radiofréquence que les 35 substrats SOQ ou SOS.5 En effet, ces substrats présentent l'inconvénient d'inclure parfois une couche de faible résistivité sous la couche d'oxyde. Par « faible résistivité », on entend dans le présent texte une résistivité électrique inférieure à 500 Ohm.cm. La présence de cette couche de faible résistivité peut être due à une contamination de la surface des substrats (par exemple par une condensation de bore et/ou de phosphore) avant le collage. Ces contaminants sont alors encapsulés à l'interface de collage, et sont susceptibles de diffuser dans le substrat à haute résistivité. Une autre cause de la formation de la couche de faible résistivité intervient lorsque le substrat de départ est un substrat de silicium avec une forte densité d'atomes d'oxygène interstitiels : il est alors nécessaire d'effectuer un traitement thermique pour faire précipiter l'oxygène et obtenir la haute résistivité attendue. Cependant, il arrive que des atomes d'oxygène diffusent dans le substrat avant ou pendant ce traitement, ce qui conduit à la formation dans le substrat de régions avec un faible taux de précipitation - donc une faible résistivité -, notamment au voisinage de la surface du substrat. Ces deux causes sont actuellement difficiles à maîtriser. Un quatrième type de substrat consiste en un substrat de type HR-SOI dans lequel le substrat HR est amélioré par l'ajout de pièges. Différentes techniques ont été développées dans ce but, mais elles présentent l'inconvénient d'être très sensibles aux traitements thermiques mis en oeuvre pour fabriquer le SOI puis les dispositifs sur ce dernier. Ainsi, il est connu de déposer une couche de silicium poly-cristallin entre la couche d'oxyde (BOX) et le substrat HR. On pourra se référer à cet égard aux publications suivantes : D. Lederer, R. Lobet and J.-P. Raskin, "Enhanced high resistivity SOI wafers for RF applications," IEEE Intl. SOI Conf., pp. 46-47, 2004 ; D. Lederer and J.-P. Raskin, "New substrate passivation method dedicated to high resistivity SOI wafer fabrication with increase substrate resistivity," IEEE Electron Device Letters, vol. 26, no. 11, pp. 805-807, 2005 ; D. Lederer et J.-P. Raskin, "RF performance of a commercial SOI technology transferred onto a passivated HR silicon substrate", IEEE Transactions on Electron Devices, vol. 55, no. 7, pp. 1664-1671, 2008 ; et D. C. Kerr et al., "Identification of RF harmonic distortion on Si substrates and its reduction using a trap-rich layer", 978-1-4244-1856-5/08, IEEE 2008 IEEE. La figure 1 illustre un tel substrat qui comprend successivement un substrat de silicium HR 1, une couche 4 de silicium poly-cristallin, une couche 2 d'oxyde et une couche 3 de silicium monocristallin, qui constitue la couche active du substrat. Cependant, le silicium poly-cristallin recristallise à haute température, et les dopants présents à l'interface entre la couche de silicium poly-cristallin et le substrat de silicium HR diffusent dans ce dernier, ce qui a pour effet d'en diminuer la résistivité. La courbe (a) du graphique de la figure 2 (en pointillés) illustre la variation de résistivité électrique p du substrat 1 de la figure 1 recouvert de la couche de silicium poly-cristallin 4 en fonction de la profondeur d après un traitement thermique à 1100°C pendant 6 heures, simulant le budget thermique de réalisation du substrat HR-SOI. Sur ce graphique, l'abscisse d=0 correspond donc à la surface supérieure de la couche de silicium poly-cristallin, c'est-à-dire à l'interface entre le BOX 2 et la couche de silicium poly-cristallin 4. La résistivité est mesurée par la méthode SRP (acronyme du terme anglo-saxon « Spreading Resistance Profiling »). Comme on peut le voir sur la courbe (a), la résistivité diminue très rapidement dans la couche 4 pour atteindre un palier minimal qui se prolonge, après l'interface silicium poly- cristallin / silicium HR, dans le substrat 1. A partir d'une profondeur de l'ordre de 2 µm sous le BOX, la résistivité du substrat 1 augmente rapidement pour atteindre des valeurs de résistivité élevées. La baisse de la résistivité observée sur cette courbe s'explique par une recristallisation du silicium poly-cristallin au cours de traitement thermique susmentionné et/ou par une diffusion des dopants à l'interface entre la couche 4 de silicium poly-cristallin et le substrat 1, voire par une contamination de la surface supérieure de la couche 4. En effet, comme on peut le voir sur la figure 5, où la photographie (a) est une image prise au microscope à transmission électronique (TEM) de l'interface entre la couche 4 et le substrat 1, environ un tiers du silicium poly-cristallin a recristallisé à partir de l'interface avec le substrat 1. Une autre technique consiste à faire diffuser de l'or à travers la totalité du substrat de silicium HR. On peut se référer par exemple à l'article de D.M. Jordan, Kanad Mallik, R.J. Falster, P.R. Wilshaw, "Serai-insulating silicon for microwave devices", Solid-state phenomena Vols 156-158 (2010) pp 101-106, dont les auteurs proposent d'introduire des impuretés d'or dans le substrat de silicium au moyen d'un dépôt d'or sur le substrat suivi de la diffusion sous l'effet d'un traitement thermique à haute température. L'effet de ces impuretés d'or est d'introduire des niveaux profonds dans la bande interdite et de bloquer le niveau de Fermi au milieu de la bande interdite, ce qui génère une très haute résistivité du matériau. Cependant, il est indispensable d'éviter que l'or ne s'échappe du substrat ; en effet, il s'agit d'un élément réduisant très fortement la durée de vie du silicium et une contamination de la salle blanche et/ou de la couche mince de silicium dégraderait fortement les performances des dispositifs qui y sont fabriqués. A cet effet, il est nécessaire de prévoir des barrières de diffusion efficaces (par exemple en nitrure), mais ceci se ferait au détriment des performances des dispositifs. En effet, par exemple, des charges de nitrures affectent les tensions de seuil des transistors. On peut encore citer le brevet US 6,548,382 qui propose au contraire d'éviter la présence d'impuretés dans le substrat HR en les piégeant dans une couche formée soit par implantation d'espèces gazeuses, soit par implantation de particules qui forment des précipités insensibles aux traitements thermiques ultérieurs. Lesdites particules peuvent consister en de l'oxygène et/ou en d'autres matériaux, à l'exclusion des métaux et des semi-conducteurs. Ces précipités constituent alors des sites de piégeage des impuretés. Le document WO 2010/002515 propose quant à lui une alternative à l'emploi d'un substrat de base en silicium HR dans les substrats HR-SOI mentionnés plus haut, en remplaçant ce substrat de base massif par une structure comprenant une couche semi-conductrice épaisse à haute résistivité sur un support de résistivité standard. Pour éviter que des dopants ou contaminants présents dans le support ne risquent de diffuser dans cette couche semi-conductrice hautement résistive et ainsi diminuer sa résistivité, il est préconisé de disposer, entre le support et ladite couche semi-conductrice, une barrière de diffusion. Une telle barrière de diffusion peut consister en une ou plusieurs couches d'oxyde de silicium et/ou de nitrure de silicium et présente une épaisseur d'au moins 20 nm. Par ailleurs, de par sa forte épaisseur (de l'ordre de 50 à 100 µm), cette couche résistive est assimilable à un substrat. Les substrats pour dispositifs radiofréquence sont sujets au fait qu'à haute fréquence, le champ électrique pénètre dans le substrat, et affecte les éventuels porteurs de charges qu'il rencontre, avec pour conséquences, d'une part, une consommation inutile d'énergie (cet effet est appelé « transmission loss » selon la terminologie anglo-saxonne, ou « perte d'insertion ») ; d'autre part, l'influence sur d'autres dispositifs, dont le comportement sera modifié à travers le substrat (effet désigné par le terme anglais de « crosstalk »). De plus, la montée et descente du signal induit une variation de la capacité du substrat qui conduit à la génération d'ondes à des fréquences harmoniques de la fréquence principale. Ces ondes harmoniques et leurs combinaisons peuvent constituer des signaux parasites particulièrement gênants pour les applications radiofréquences. L'utilisation d'une couche de silicium poly-cristallin bloque le potentiel sous le BOX, limitant ainsi les variations de capacité et donc réduisant la puissance des ondes harmoniques générées. Enfin, la présence éventuelle de charges dans le BOX, ainsi que l'utilisation de tensions continues par certain dispositifs peut conduire à la création d'une couche d'accumulation ou d'inversion (donc très conductrice) sous le BOX. La couche de silicium poly-cristallin, bloquant le potentiel sous le BOX, supprime cet effet négatif. Un premier but de l'invention est donc de définir un procédé permettant de fabriquer un substrat de type HR-SOI avec des propriétés améliorées pour les applications radiofréquences. Un autre but de l'invention est de procurer un substrat de type HR-SOI dans ou sur lequel on puisse fabriquer des composants pour dispositifs radiofréquences présentant des caractéristiques de fonctionnement améliorées. BREVE DESCRIPTION DE L'INVENTION Conformément à l'invention, il est proposé un procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquence, comprenant successivement les étapes suivantes : (a) fourniture d'un substrat de silicium présentant une résistivité électrique supérieure à 500 Ohm.cm, (b) formation sur ledit substrat d'une couche de silicium poly-cristallin, ledit procédé étant caractérisé en ce qu'il comprend, entre les étapes a) et b), une étape de formation, sur le substrat, d'une couche d'un matériau diélectrique d'épaisseur comprise entre 0,5 et 10 nm. De manière avantageuse, le procédé comprend, après l'étape (b), les étapes successives suivantes : (c) formation d'une couche d'un matériau diélectrique sur ladite couche de silicium poly-cristallin et/ou sur une couche d'un matériau semi-conducteur d'un substrat donneur, (d) collage du substrat obtenu à l'étape (c) sur le substrat donneur, la(les) couche(s) de diélectrique formées à l'étape (c) étant à l'interface, (e) détachement de ladite couche mince du substrat donneur. La couche de silicium poly-cristallin présente une concentration en dopants inférieure ou égale à 1016 cm-3, de préférence inférieure ou égale à 1014 cm-3. Par ailleurs, la couche de silicium poly-cristallin présente une épaisseur comprise entre 100 et 10000 nm, de préférence entre 300 et 3000 nm. Selon un mode préféré de réalisation de l'invention, le matériau diélectrique formé sous la couche de silicium poly-cristallin est de l'oxyde de silicium. L'invention concerne également un substrat de base pour la formation d'un substrat de type semi-conducteur sur isolant, comprenant un substrat de silicium présentant une résistivité électrique supérieure à 500 Ohm.cm et une couche de silicium poly-cristallin, caractérisé en ce qu'il comprend, entre le substrat et la couche de silicium poly-cristallin, une couche d'un matériau diélectrique présentant une épaisseur comprise entre 0,5 et 10 nm. Un autre objet de l'invention est un substrat de type semi-conducteur sur isolant pour applications radiofréquences, comprenant successivement un substrat de silicium présentant une résistivité électrique supérieure à 500 Ohm.cm, une couche de silicium poly-cristallin, une couche d'un matériau diélectrique et une couche de matériau semi-conducteur monocristallin, caractérisé en ce qu'il comprend, entre le substrat et la couche de silicium poly-cristallin, une couche d'un matériau diélectrique présentant une épaisseur inférieure ou égale à 2 nm et en ce que la couche de silicium poly-cristallin présente une résistivité électrique au moins égale à celle du substrat. La couche de silicium poly-cristallin présente une concentration en dopants inférieure ou égale à 1016 cm-3, de préférence inférieure ou égale à 1014 cm-3. La couche de silicium poly-cristallin présente une épaisseur comprise entre 100 et 10000 nm, de préférence entre 300 et 3000 nm. L'invention concerne enfin un dispositif radiofréquence comprenant des composants formés dans ou sur la couche de matériau semi-conducteur d'un substrat de type semi-conducteur sur isolant tel que décrit ci-dessus. BREVE DESCRIPTION DES DESSINS D'autres caractéristiques et avantages de l'invention ressortiront de la description détaillée qui va suivre, en référence aux dessins annexés sur lesquels : - la figure 1 est un schéma d'un substrat de type HR-SOI connu, - la figure 2 est un graphique présentant la variation de résistivité électrique en fonction de la profondeur dans le substrat, pour un substrat selon l'art antérieur (a) et un substrat conforme à l'invention (b), - la figure 3 est un schéma d'un substrat HR-SOI conforme à l'invention, - les figures 4A à D illustrent de manière schématique les étapes du procédé de fabrication du substrat HR-SOI conforme à l'invention, - la figure 5 présente des photographies prises au microscope à transmission électronique de la couche de silicium poly-cristallin d'un substrat HR-SOI selon l'art antérieur (a) et d'un substrat HR-SOI conforme à l'invention (b), - la figure 6 est un graphique présentant la variation de résistivité électrique en fonction de la profondeur dans le substrat, pour un substrat conforme à l'invention dans lequel la couche de diélectrique située sous la couche de silicium poly-cristallin est une couche d'oxyde de silicium (b) et pour un substrat similaire mais présentant, à la place de la couche d'oxyde, une couche de nitrure de silicium (c), - la figure 7 est une photographie prise au microscope à transmission électronique de la couche de silicium poly-cristallin d'un substrat HR-SOI conforme à l'invention, dans lequel la couche de diélectrique est une couche de nitrure de silicium. DESCRIPTION DETAILLEE DE L'INVENTION La figure 3 illustre un exemple de substrat de type semi-conducteur sur isolant HR-SOI conforme à l'invention. Il est précisé ici que, pour faciliter la visualisation, les épaisseurs des différentes couches ne sont pas représentées de manière proportionnelle les unes par rapport aux autres. Ce substrat est obtenu à partir d'un substrat de base (tel qu'illustré à la figure 4B) comprenant successivement un substrat 1 de silicium de haute résistivité, une couche 5 d'un matériau diélectrique, tel que de l'oxyde de silicium, et une couche 4 de silicium polycristallin. Dans ce substrat de base, l'épaisseur de la couche 5 de matériau diélectrique est comprise entre 0,5 et 10 nm, de préférence entre 3 et 5 nm. La description détaillée qui va suivre se réfère généralement à de l'oxyde de silicium (SiO2) comme matériau diélectrique préféré, la couche 5 étant alors désignée par le terme « couche d'oxyde ». Cependant, l'invention n'est pas limitée à ce matériau, et peut être mise en oeuvre au moyen de tout autre matériau diélectrique, tel que du nitrure de silicium ou tout diélectrique à faible constante diélectrique (dit « Iow-k » selon la terminologie anglo-saxonne). Le procédé de fabrication de ce substrat de base est décrit en détail plus bas. Un substrat de type semi-conducteur sur isolant (HR-SeOl) est fabriqué à partir de ce substrat de base par toute méthode appropriée. En référence à la figure 3, ce substrat HR-SeOI comprend successivement le substrat 1 de haute résistivité, la couche 4 de silicium poly-cristallin (du substrat de base), une couche 2 d'un matériau diélectrique, également appelée BOX, et une couche 3 de matériau semi-conducteur, par exemple du silicium (cas d'un substrat SOI). Eventuellement, ledit substrat SOI comprend également, entre le substrat 1 de haute résistivité et la couche 4 de silicium poly-cristallin, la couche d'oxyde 5, mais dont l'épaisseur est inférieure à l'épaisseur de la couche 5 du substrat de base. En effet, comme on le verra plus bas, l'épaisseur de la couche d'oxyde 5 du substrat de base diminue pendant la formation du SOI, sous l'effet des traitements thermiques appliqués. Cette couche d'oxyde 5 se distingue d'une couche d'oxyde natif par sa stoechiométrie (SiO2) et par sa densité, qui est plus élevée. Le substrat 1 est un substrat de silicium de haute résistivité. On entend dans le présent texte par « haute résistivité » une résistivité électrique effective supérieure à 500 Ohm.cm, de préférence supérieure à 1000 Ohm.cm et de manière encore préférée supérieure à 3000 Ohm.cm, la résistivité électrique effective étant la résistivité d'un élément résistif homogène dans un circuit électrique équivalent. La couche 4 présente une structure poly-cristalline, c'est-à-dire qu'elle est constituée de différentes régions d'orientation cristalline différente ainsi que, le cas échéant, de zones amorphes. Lorsque la couche 4 comprend des zones amorphes, celles-ci cristallisent lors des traitements thermiques subis ultérieurement par le substrat. Eventuellement, la couche 4 peut être déposée sous forme de silicium amorphe, qui deviendra poly-cristallin pendant les traitements thermiques ultérieurs. La couche 4 est réalisée avantageusement par un dépôt MOCVD (dépôt chimique en phase vapeur aux métallo-organiques). La couche 4 présente de préférence une très faible concentration de dopants, c'est-à- dire une concentration inférieure ou égale à 1016 cm-3, de manière encore préférée inférieure ou égale à 1014 cm-3 et de manière encore préférée inférieure à 1012 cm-3. Il a en effet été démontré dans les publications de D. Lederer et D.C. Kerr précitées que les défauts présents aux joints de grains du silicium poly-cristallin amélioraient de manière notable la performance des dispositifs radiofréquences formés sur un tel substrat SOI. La couche 3 est quant à elle en tout matériau semi-conducteur à partir duquel on peut réaliser les dispositifs souhaités. De manière préférée, cette couche 3 est en silicium monocristallin mais elle peut également être en germanium, en SiGe, en un alliage de type III-V ou de type Il-VI, etc. Elle est dite couche utile car c'est sur ou dans cette couche que sont fabriqués les dispositifs. Entre le substrat 1 et la couche 4 de silicium poly-cristallin du SOI, la couche 5 de dioxyde de silicium présente une épaisseur typiquement inférieure à 2 nm. Elle est donc suffisamment fine pour être transparente aux porteurs libres, de sorte qu'elle n'empêche pas la couche 4 de silicium poly-cristallin de jouer son rôle de piégeage des porteurs qui circulent dans le substrat 1 sous-jacent. Il est à noter que la couche 5 n'est pas nécessairement continue : elle peut en effet avoir été brisée sous l'effet des contraintes mécaniques importantes qui s'exercent sur elle lors des traitements thermiques subis lors de la fabrication du SOI et des dispositifs formés dans ou sur celui-ci. Une méthode de fabrication du substrat HR-SOI va maintenant être décrite, en référence aux figures 4A à 4D. Les figures 4A et 4B illustrent les étapes de la formation du substrat de base 1, 5, 4. Comme illustré à la figure 4A, on forme, sur le substrat 1 à haute résistivité, la couche 5 de diélectrique, par exemple de SiO2. L'épaisseur de cette couche d'oxyde va diminuer lors des traitements thermiques ultérieurs. On forme la couche 5 de manière à ce qu'à l'issue de la fabrication du SOI ou du dispositif radiofréquence final, l'épaisseur résiduelle de la couche 5 soit nulle ou suffisamment faible pour ne pas faire obstacle au passage des porteurs du substrat 1 à la couche 4 de silicium poly-cristallin (i.e. inférieure ou égale à 2 nm environ). L'épaisseur initiale de la couche 5 doit cependant être suffisante pour empêcher la couche 4 de silicium poly-cristallin de recristalliser au cours des traitements thermiques de fabrication du SOI ou du dispositif radiofréquence final, ou tout au moins retarder fortement cette recristallisation. Compte tenu de ces contraintes, un choix judicieux consiste à former la couche 5 de diélectrique avec une épaisseur comprise entre 0,5 et 10 nm, de préférence entre 3 et 5 nm, le choix de l'épaisseur pouvant être effectué en fonction du budget thermique (température, durée) que le substrat de base doit subir jusqu'à l'obtention du dispositif final. Ainsi, il a été vérifié qu'avec une épaisseur de 3,5 nm de SiO2, on évite la recristallisation du silicium poly-cristallin pendant un traitement thermique ultérieur à 1100cC pendant quelques heures, ce qui correspond typiquement au budget thermique subi pendant la formation du substrat semi-conducteur sur isolant puis la fabrication des dispositifs radiofréquences dans ou sur la couche utile. La couche 5 a également une fonction de piégeage, lors de sa formation, des dopants indésirables présents à la surface du substrat 1. En référence à la figure 4B, on fait croître sur la couche 5 la couche 4 de silicium polycristallin ou amorphe. L'homme du métier connaît les techniques utilisables pour déposer une telle couche sous forme poly-cristalline ou amorphe. L'épaisseur de la couche 4 est comprise entre 100 et 10000 nm, de préférence entre 300 et 3000 nm. Le substrat ainsi obtenu constitue donc un substrat de base pour la mise en oeuvre d'un procédé de fabrication d'un substrat de type semi-conducteur sur isolant, dont les étapes sont décrites ci-dessous. En référence à la figure 4C, on forme sur la couche 4 du substrat de base une couche 2 de matériau diélectrique qui est destinée à former tout ou partie du BOX. Selon un mode de réalisation particulier, ladite couche 2 forme à elle seule le BOX. De manière alternative (non illustrée), il est possible de former une couche de matériau diélectrique à la fois sur la couche 4 du substrat de base et sur la face du substrat donneur qui sera collée au substrat de base en vue du report de la couche mince 3, la somme des épaisseurs desdites couches de diélectrique étant égale à l'épaisseur souhaitée du BOX 2. Selon une autre variante (non illustrée), la couche destinée à former le BOX est formée en totalité sur la face du substrat donneur destinée à être collée au substrat de base. Le matériau de la couche 2 peut être de l'oxyde de silicium ou bien, de manière particulièrement avantageuse, un matériau à faible constante diélectrique (« low k »). En référence à la figure 4D, on colle, sur la structure ainsi formée, un substrat donneur 30 comprenant la couche destinée à devenir la couche utile 3. L'homme du métier est à même de choisir une technique appropriée parmi toutes les techniques connues. Il peut par exemple, comme illustré ici, mettre en oeuvre un procédé de type Smart-CutO, qui implique, avant le collage, de former dans le substrat donneur 30 une zone de fragilisation 31 qui délimite la couche 3. Ensuite, il met en oeuvre un détachement de la couche 3 vis-à-vis du substrat donneur 30. Lorsqu'une zone de fragilisation a été créée, il peut provoquer un clivage le long de cette zone au moyen de forces mécaniques et/ou thermiques et/ou chimiques. De manière alternative, il peut procéder à un amincissement du substrat donneur 30 par l'arrière (procédé connu sous le terme BESOI (acronyme du terme anglo-saxon « Bonded and Etched-Back Silicon-On-Insulator »). Après des étapes optionnelles de polissage / planarisation, on obtient le substrat illustré à la figure 3. On peut ensuite former, dans ou sur la couche 3 de ce SOI, un dispositif radiofréquence par tout procédé connu de l'homme du métier. Comme le procédé de fabrication de ce dispositif implique également des traitements thermiques à haute température, l'épaisseur de la couche 5 d'oxyde située sous la couche 4 de silicium poly-cristallin peut être amenée à diminuer encore, jusqu'à devenir éventuellement nulle. Cependant, elle aura permis, jusqu'à l'issue de ce procédé, d'empêcher ou de retarder fortement la recristallisation du silicium poly-cristallin et donc de conserver à la couche 4 sa structure poly-cristalline et par conséquent sa résistivité élevée. Si la couche d'oxyde 5 est suffisamment fine (typiquement inférieure à 0,8 nm), elle est susceptible d'avoir disparu à l'issue des traitements thermiques. Dans le cas d'une couche d'oxyde 5 plus épaisse, son épaisseur peut diminuer de quelques angstrôms, ce qui n'entraîne pas la disparition de la couche. Cependant, les traitements thermiques subis par le substrat génèrent dans la couche 5 des contraintes mécaniques très fortes qui tendent à briser la couche et la rendre discontinue. Par ailleurs, il semble qu'il se produise une dissolution de l'oxyde au niveau des joints de grains, autorisée par une concentration en oxygène dans la couche 4 de silicium poly- cristallin qui est inférieure à la solubilité de l'oxygène dans cette couche. Par ailleurs, même s'il reste une épaisseur résiduelle d'oxyde sous la couche 4 de silicium poly-cristallin, cette épaisseur est suffisamment faible pour ne pas conférer à la couche d'oxyde un caractère isolant. Par conséquent, la couche 4 de silicium poly-cristallin est apte, malgré cette éventuelle couche résiduelle d'oxyde, à piéger les porteurs libres qui circulent dans le substrat 1, surtout si elle est discontinue. La courbe (b) du graphique de la figure 2 (en trait plein) illustre la variation de résistivité électrique p dans le substrat de la figure 4B en fonction de la profondeur d après un traitement thermique à 1100°C pendant 6 heures, simulant le budget thermique de réalisation du substrat HR-SOI.. Comme indiqué plus haut, l'abscisse d=0 correspond donc à la surface supérieure de la couche de silicium poly-cristallin, c'est-à-dire à l'interface entre le BOX 2 et la couche de silicium poly-cristallin 4. L'épaisseur de la couche d'oxyde 5 a été exagérée sur ce graphique à des fins d'illustration ; en effet, cette épaisseur est en réalité de l'ordre de quelques nanomètres. Comme on peut le voir sur la courbe (b), la résistivité reste sensiblement constante dans la couche de silicium poly-cristallin à partir de l'interface avec le BOX tout en étant supérieure à la résistivité maximale observée dans le silicium poly-cristallin du substrat de l'art antérieur (l'augmentation en forme de créneau que l'on observe au voisinage de la couche sous-jacente d'oxyde 5 est un artefact de la mesure SRP). La résistivité chute brutalement à l'interface entre la couche d'oxyde 5 et le substrat 1, mais elle atteint néanmoins, à l'interface avec le substrat 1, une valeur minimale qui est bien supérieure à la valeur obtenue avec le substrat de l'art antérieur. En effet, la résistivité minimale observée dans le substrat 1 de silicium HR est de l'ordre de 80 Ohm.cm, soit environ deux ordres de grandeur de plus que dans l'art antérieur. Ce maintien, dans la couche 4, d'une résistivité élevée, est dû au fait que, contrairement au cas de l'art antérieur, le silicium poly-cristallin n'a pas recristallisé au cours de traitement thermique susmentionné. On peut observer cette conservation de la structure poly-cristalline sur la photographie (b) de la figure 5, qui présente une image prise au microscope à transmission électronique de l'interface entre les couches 4 et 5 et le substrat 1 du substrat de la figure 3. Ce résultat est essentiellement dû à la présence de la couche d'oxyde 5 qui, ayant une structure amorphe, a empêché la recristallisation du silicium poly-cristallin. Par ailleurs, l'obtention, dans le substrat 1 de silicium HR, d'une valeur minimale de résistivité sensiblement supérieure à celle obtenue avec un substrat de l'art antérieur, peut s'expliquer par le piégeage, par la couche d'oxyde 5, d'au moins une partie des contaminants qui étaient présents à la surface du substrat 1. Cet effet particulier de l'oxyde de silicium est mis en évidence sur le graphique de la figure 6, qui représente la variation de résistivité dans un substrat de base conforme à l'invention, c'est-à-dire comprenant successivement un substrat 1 de silicium HR, une couche 5 de SiO2, et une couche 4 de silicium poly-cristallin (courbe (b) en trait plein) et dans un substrat similaire au précédent, mais dans lequel la couche 5 de SiO2 a été remplacée par une couche d'un autre matériau diélectrique, en l'occurrence du nitrure de silicium (courbe (c) en traits pointillés). L'origine de l'axe des abscisses (d=0) correspond à la surface supérieure de la couche 4 de silicium poly-cristallin. Ces deux substrats ont subi un traitement thermique à 1100°C pendant 6 heures, et présentent une couche 5 (respectivement de SiO2 et de Si3N4) de l'ordre de 3,5 nm après l'application du budget thermique. On constate que la couche 5 de nitrure de silicium a joué, comme la couche de SiO2, un rôle de blocage de la recristallisation, visible par le fait que la résistivité du silicium polycristallin reste à une valeur élevée, contrairement au cas de l'art antérieur. L'absence de recristallisation de la couche de silicium poly-cristallin est également visible à la figure 7, qui est une photographie au microscope à transmission électronique de l'interface entre les couches 4 et 5 et le substrat 1 du substrat de la figure 3, et sur laquelle on distingue, dans la couche 5, différents grains de silicium. Bien que, dans l'exemple présenté ici, la couche de nitrure de silicium n'ait eu sensiblement aucun effet (par rapport au cas de l'art antérieur) sur la résistivité du substrat 1 de silicium HR au voisinage de l'interface, il pourrait y être remédié en supprimant toute contamination à la surface du substrat 1 avant le dépôt de la couche de nitrure de silicium. Exemple de mise en oeuvre de l'invention Une première étape consiste à mettre en oeuvre un nettoyage spécifique du substrat de silicium à haute résistivité. Ce nettoyage a pour objectif de minimiser la quantité de dopants (principalement des atomes de bore et de phosphore) à la surface du substrat. Un procédé de nettoyage approprié comprend par exemple successivement un nettoyage à l'acide fluorhydrique (HF) dilué à 0,2% pour retirer l'oxyde chimique, puis un nettoyage à l'ozone et à l'acide chlorhydrique (HCI) pour former une fine couche d'oxyde (c'est-à-dire d'épaisseur 0,7 à 0,8 nm environ). Ce cycle peut être mis en oeuvre à deux reprises pour augmenter la consommation de la surface du silicium sur laquelle les contaminants indésirables sont situés. Dans une deuxième étape, on forme une fine couche d'oxyde (de 0,5 à 10 nm environ) à la surface du substrat de silicium à haute résistivité. Parmi les techniques adaptées, on peut citer un traitement standard d'oxydation thermique (connu de l'homme du métier sous l'acronyme RTO pour « Rapid Thermal Oxidation »), une oxydation thermique sèche ou encore un traitement plasma oxygène à basse température. Il convient de veiller à limiter la durée d'exposition du substrat à l'air ambiant de la salle blanche, afin d'éviter la condensation de dopants indésirables à la surface. Ensuite, on fait croître une couche de silicium poly-cristallin non dopé sur la couche mince d'oxyde précédemment formée. A cet effet, on peut employer soit une méthode classique de dépôt chimique en phase vapeur à basse pression (LPCVD ou « Low Pressure Chemical Vapour Deposition ») ou de dépôt chimique en phase vapeur métallo-organique (MOCVD). A titre d'exemple, l'épaisseur de la couche de silicium poly-cristallin est d'environ 1 µm 5 et présente une concentration en dopants la plus faible possible, c'est-à-dire de l'ordre de 1014 cm-3 au plus, de préférence inférieure à 1012 cm-3. De manière optionnelle, on peut effectuer une étape de dépôt d'oxyde ou d'oxydation, de traitement thermique et de planarisation en vue de préparer la surface de la structure ainsi obtenue pour le collage avec un substrat donneur comprenant la couche mince de silicium 10 destinée à devenir la couche utile. On fabrique ensuite le substrat SeOl par toute méthode connue de l'homme du métier, la structure précédemment formée étant destinée à constituer le substrat récepteur ou substrat de base. De manière avantageuse, on met en oeuvre un procédé Smart Cut O. Il va de soi que les exemples que l'on vient de donner ne sont que des illustrations 15 particulières en aucun cas limitatives quant aux domaines d'application de l'invention. REVENDICATIONS1. Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquence, comprenant successivement les étapes suivantes : (a) fourniture d'un substrat (1) de silicium présentant une résistivité électrique supérieure à 500 Ohm.cm, (b) formation sur ledit substrat (1) d'une couche (4) de silicium poly-cristallin, ledit procédé étant caractérisé en ce qu'il comprend, entre les étapes a) et b), une étape de formation, sur le substrat (1), d'une couche (5) d'un matériau diélectrique d'épaisseur comprise entre 0,5 et 10 nm. 2. Procédé selon la revendication 1, caractérisé en ce qu'il comprend, après l'étape (b), les étapes successives suivantes : (c) formation d'une couche d'un matériau diélectrique sur ladite couche (4) de silicium poly-cristallin et/ou sur une couche (3) d'un matériau semi-conducteur d'un substrat donneur (30), (d) collage du substrat obtenu à l'étape (c) sur le substrat donneur (30), la(les) couche(s) de diélectrique formées à l'étape (c) étant à l'interface, (e) détachement de ladite couche mince (3) du substrat donneur (30). 3. Procédé selon l'une des revendications 1 ou 2, caractérisé en ce que la couche (4) de silicium poly-cristallin présente une concentration en dopants inférieure ou égale à 1016 cm-3, de préférence inférieure ou égale à 1014 cm-3. 4. Procédé selon l'une des revendications 1 à 3, caractérisé en ce que la couche (4) de silicium poly-cristallin présente une épaisseur comprise entre 100 et 10000 nm, de préférence entre 300 et 3000 nm. 5. Procédé selon l'une des revendications 1 à 4, caractérisé en ce que le matériau diélectrique de la couche (5) formée entre le substrat (1) et la couche de silicium poly- cristallin (4) est de l'oxyde de silicium. 6. Substrat de base pour la formation d'un substrat de type semi-conducteur sur isolant, comprenant un substrat (1) de silicium présentant une résistivité électrique supérieure à 500 Ohm.cm et une couche (4) de silicium poly-cristallin, caractérisé en ce qu'il comprend, 20entre le substrat (1) et la couche (4) de silicium poly-cristallin, une couche (5) d'un matériau diélectrique présentant une épaisseur comprise entre 0,5 et 10 nm. 7. Substrat de type semi-conducteur sur isolant pour applications radiofréquences, comprenant successivement un substrat (1) de silicium présentant une résistivité électrique supérieure à 500 Ohm.cm, une couche (4) de silicium poly-cristallin, une couche (2) d'un matériau diélectrique et une couche (3) de matériau semi-conducteur monocristallin, caractérisé en ce qu'il comprend, entre le substrat (1) et la couche (4) de silicium polycristallin, une couche (5) d'un matériau diélectrique présentant une épaisseur inférieure ou égale à 2 nm et en ce que la couche (4) de silicium poly-cristallin présente une résistivité électrique au moins égale à celle du substrat (1). 8. Substrat selon la revendication 7, caractérisé en ce que la couche (4) de silicium poly-cristallin présente une concentration en dopants inférieure ou égale à 1016 cm-3, de 15 préférence inférieure ou égale à 1014 cm-3. 9. Substrat selon l'une des revendications 7 ou 8, caractérisé en ce que la couche (4) de silicium poly-cristallin présente une épaisseur comprise entre 100 et 10000 nm, de préférence entre 300 et 3000 nm. 10. Dispositif radiofréquence comprenant des composants formés dans ou sur la couche (3) de matériau semi-conducteur d'un substrat de type semi-conducteur sur isolant selon l'une des revendications 7 à 9.