Brevet FR2965973A1 — publié le 20120413

HETEROSTRUCTURE SEMI-CONDUCTRICE ET TRANSISTOR DE TYPE HEMT, EN PARTICULIER POUR APPLICATIONS CRYOGENIQUES A BAS BRUIT ET A BASSE FREQUENCE L'invention porte sur un transistor à effet de champ à haute mobilité électronique (HEMT, de l'anglais « High Electron Mobility Transistor ») destiné en particulier - mais pas exclusivement - à être utilisé à des températures cryogéniques, à bas bruit et à basse fréquence. L'invention porte également sur une hétérostructure à partir de laquelle peut être réalisé un tel transistor. Le transistor à effet de champ à jonction (JFET, de l'anglais « Junction Field Effect Transistor ») en silicium (Si) est le composant de choix pour toutes les applications qui nécessitent une haute impédance d'entrée et un faible niveau de bruit dans le domaine des basses fréquences. Typiquement, son niveau du bruit équivalent d'entrée est d'environ 1 nV/Hz à 1 kHz. Cependant, les JFET ne peuvent pas fonctionner à des températures cryogéniques, inférieures à 40K environ, et au-dessous de 100K environ on observe une nette dégradation de leurs performances en termes de transconductance et de niveau de bruit. Voir à ce propos l'article de F. Ayela et al. « Noise measurements on silicon J-FETs at low temperature using a very high Q superconducting resonator», Rev. Sci. Instrum. 62 (11), novembre 1991, pages 2816 - 2821. Le couplage entre un détecteur refroidi à température cryogénique et son électronique d'acquisition à JFET doit donc se faire par l'intermédiaire d'un câble qui introduit des bruits supplémentaires et dont la 25 capacité réduit la vitesse d'acquisition. Les JFET et MESFET (transistors à effet de champ métal-semiconducteur, de l'anglais « MEtal-Semiconductor Field Effect Transistor ») en GaAs constituent une alternative aux JFET en silicium pour les applications cryogéniques. Les performances de ces composants sont 30 décrites par l'article de R. K. Kirschman et J. A. Lipa « Further evaluation of GaAs FETs for cryogenic readout ». Leur niveau de bruit à basse fréquence est typiquement plus élevé que celui des JFET en Si. Les transistors à effet de champ à haute mobilité électronique (HEMT) peuvent fonctionner aussi bien à température ambiante qu'à basse température. Ces dispositifs ont d'excellentes performances dans le domaine des hyperfréquences, mais ils présentent un niveau de bruit relativement important à des fréquences inférieures à 1GHz environ. Voir à ce propos : - R. Plana et al. « Noise in AIGaAs/InGaAs/GaAs Pseudomorphic HEMT's from 10 Hz to 18 GHz », IEEE Transactions on Electron Devices, Vol. 40, No 5, mai 1993 ; et - E. Grémion et al. «Development of Ultra-Low Noise 10 HEMTs for Cryoelectronics at 4.2K », J. Low Temp. Phys. (2008) 151, pages 971 - 978. En outre, leur courant de fuite de grille est bien supérieur à celui des JFET. Plusieurs solutions alternatives ont été proposées pour réduire le courant de grille des HEMT ; voir à ce propos les articles suivants : 15 - S. Mizuno et al. « Large Gate Leakage Current in AIGaN/GaN High Electron Mobility Transistors », Jpn. J. Appl. Phys. Vol. 41 (2002), pages 5125 - 5126 ; - H. C. Lin et al. « Enhancement-mode GaAs metal-oxidesemiconductor high-electron-mobility transistors with atomic layer deposited 20 AI2O3 as gate dielectric », Applied Physics Letters 91, 212101 (2007); et - A. Nagayama et al. « Suppression of Gate Leakage Current in n-AIGaAs Power HEMTs », IEEE Transactions on Electron Devices, Vol. 47, No 3, mars 2000. La mise en oeuvre de ces solutions s'avère complexe et ne 25 permet pas d'atteindre un niveau de bruit aussi bas que celui des JFET en Silicium. L'invention vise à surmonter les inconvénients précités de l'art antérieur et plus particulièrement à permettre la réalisation de transistors présentant une haute impédance, un faible courant de fuite de grille et un 30 faible niveau de bruit à basse fréquence, et susceptibles de fonctionner à des températures cryogéniques. Un premier objet de l'invention est une hétérostructure pouvant servir d'élément de base pour la réalisation d'un tel transistor. Une hétérostructure semi-conductrice selon l'invention comprend : - un substrat ; une couche tampon déposée sur ou au-dessus dudit substrat ; - une couche d'espacement déposée sur ou au-dessus de ladite couche tampon ; et - une couche barrière déposée sur ladite couche d'espacement ; dans cette hétérostructure : - un dopage est prévu dans la couche barrière, ou à l'interface entre la couche d'espacement et la couche barrière ; et - lesdites couches barrière et d'espacement sont réalisées en un ou plusieurs matériaux semi-conducteur présentant une bande interdite plus large que le ou les matériaux constituant ladite couche tampon ; l'hétérostructure étant caractérisé en ce que : - ladite couche barrière comprend une première sous- couche barrière, en contact avec ladite couche d'espacement, et une deuxième sous-couche barrière, éloignée de ladite couche d'espacement ; et en ce que - ladite deuxième sous-couche barrière présente une bande interdite plus large que ladite première sous-couche barrière. Selon différents modes de réalisation de l'invention : - Ladite couche barrière peut être réalisée en un matériau semi-conducteur contenant de l'Aluminium, ladite deuxième sous-couche barrière présentant une teneur en aluminium plus élevée que ladite première sous-couche barrière. En particulier, elle peut être réalisée en AIXGal_XAs avec un coefficient stoechiométrique x ayant : dans ladite première sous-couche barrière, une valeur comprise entre 0,18 et 0,33 ; et dans ladite deuxième sous-couche barrière, une valeur comprise entre 0,35 et 0,5. De préférence, le coefficient stoechiométrique x de ladite deuxième sous-couche barrière peut avoir une valeur comprise entre 0,38 et 0,42. - Ladite première sous-couche barrière peut présenter une épaisseur comprise entre 3 nm et 10 nm et ladite deuxième sous-couche 5 barrière une épaisseur comprise entre 3 nm et 50 nm. - Ladite couche d'espacement peut comprendre une première sous-couche d'espacement, en contact avec ladite couche barrière, une deuxième sous-couche d'espacement déposée sur ou au-dessus de ladite première sous-couche et une troisième sous-couche d'espacement 10 déposée sur ou au-dessus de ladite deuxième sous-couche ; et ladite deuxième sous-couche d'espacement peut présenter une bande interdite plus large que lesdites première et troisième sous-couches d'espacement. Plus particulièrement, ladite couche d'espacement peut être réalisée en AI,Gal_XAs, le coefficient stoechiométrique x ayant : dans lesdites première et troisième 15 sous-couches d'espacement, une valeur comprise entre 0,18 et 0,33 ; et dans ladite deuxième sous-couche d'espacement, une valeur comprise entre 0,35 et 0,5. De préférence, le coefficient stoechiométrique x de ladite deuxième sous-couche d'espacement peut avoir une valeur comprise entre 0,38 et 0,42. Dans un mode de réalisation particulièrement avantageux, ladite 20 première sous-couche d'espacement peut présenter une épaisseur comprise entre 3 nm et 15 nm, ladite deuxième sous-couche d'espacement une épaisseur comprise entre 1 nm et 50 nm et ladite troisième sous-couche d'espacement présenter une épaisseur comprise entre 3 nm et 10 nm. - L'hétérostructure de l'invention peut comporter également, 25 entre lesdites couches tampon et d'espacement, une couche épitaxiale réalisée en un matériau semi-conducteur de bande interdite moins large. En particulier, cette couche épitaxiale peut être réalisée en InyGal_yAs, le coefficient stoechiométrique y prenant une valeur comprise entre 0,10 et 0,30. Avantageusement, ladite couche épitaxiale peut présenter une épaisseur 30 comprise entre 1 et 20 nm. - L'hétérostructure peut comprendre aussi une couche de recouvrement déposée sur ou au-dessus de ladite couche barrière. - Ladite couche tampon et/ou ladite couche de recouvrement et/ou ledit substrat peuvent être en GaAs. - Le dopage peut être de type N, et en peut se présenter 5 sous la forme d'un plan de dopage, être réalisé en Si et avoir une concentration comprise entre 1.1012 cm' et 5.1013 cm-2. Un deuxième objet de l'invention est un transistor de type HEMT réalisé à partir d'une hétérostructure telle que décrite ci-dessus. Avantageusement, un tel transistor peut avoir un contact de grille de longueur 10 comprise entre 1 et 100 dam et de largeur comprise entre 100 pm et 10 mm. Un troisième objet de l'invention est l'utilisation d'un tel transistor à une température cryogénique, c'est à dire inférieure ou égale à 100K, de préférence inférieure ou égale à 77K (température d'ébullition de l'azote liquide à 1 atmosphère) et de manière encore préférée inférieure ou 15 égale à 4,2 K (température d'ébullition de l'hélium liquide). D'autres caractéristiques, détails et avantages de l'invention ressortiront à la lecture de la description faite en référence aux dessins annexés donnés à titre d'exemple et qui représentent, respectivement : - La figure 1, la structure et la structure de bande d'une 20 hétérostructure et d'un transistor de type HEMT selon l'art antérieur ; - La figure 2, la structure et la structure de bande d'une hétérostructure et d'un transistor de type HEMT selon un mode de réalisation de l'invention ; et - La figure 3, la configuration d'électrodes d'un transistor de 25 type HEMT selon un mode de réalisation de l'invention. Les transistors de type HEMT se basent sur un gaz bidimensionnel d'électrons («2DEG » de l'anglais « 2-Dimensional Electron Gaz ») confiné dans un puits de potentiel formé dans une hétérostructure, à l'interface entre deux matériaux semi-conducteurs présentant des bandes 30 interdites de largeurs différentes. Les électrons du gaz sont espacés des donneurs dont ils proviennent par une couche de matériau semi-conducteur à large bande interdite, ce qui leur assure une mobilité élevée. Ils se trouvent dans un état dégénéré, et leur comportement est quasiment indépendant de la température. Les transistors HEMT les plus courants sont de type AsGa/AIxGal_xAs, où AsGa constitue le semi-conducteur à « petite » bande interdite et AIxGal_xAs le semi-conducteur à « grande » bande interdite. Plus la teneur en Al, exprimée par le paramètre « x », est élevée, plus la bande interdite du AlxGal_xAs est large, ce qui réduit le courant de fuite de la grille du transistor ; on observe également une diminution du niveau de bruit lorsque la valeur de « x » augmente. Mais une concentration excessive d'AI induit l'apparition de centres DX, qui capturent les électrons et constituent ainsi une source de bruit 1/f. Les centres DX commencent à apparaitre dès que x dépasse une valeur de 0,2 ; le meilleur compromis entre efficacité d'ionisation des atomes donneurs (généralement Si), efficacité de leur transfert à l'interface AIxGal_xAs/AsGa et leur piégeage à basse température est atteint pour x_0,33. D'autres matériaux semi-conducteurs peuvent être utilisés pour la réalisation de HEMT. On peut citer, à titre d'exemple, le système GaN/AIxGal_XN dans lequel, aussi, Al permet d'élargir la bande interdite, mais a également l'effet collatéral d'engendrer des centres DX. La figure 1 (qui n'est pas à l'échelle) illustre à la fois la structure et la structure de bandes (plus exactement, l'allure de la bande de conduction) d'une hétérostructure permettant la réalisation d'un HEMT selon l'art antérieur. La figure 1 est un graphique dans lequel l'axe des abscisses est une coordonnée spatiale (axe z, perpendiculaire au dispositif qui a une structure planaire) et l'axe des ordonnées représente l'énergie de la bande de conduction ; Ef représente l'énergie de Fermi. L'hétérostructure comprend, à partir du bas : - un substrat SS semi-isolant, par exemple en GaAs intrinsèque ; - une couche épitaxiale « tampon » H, également en GaAs intrinsèque ; une couche « d'espacement » E, en AIxGal_xAs intrinsèque avec x compris entre 0,18 et 0,33 ; un plan de dopage DS (ou « dopage 8 ») de type N, en - une couche « barrière » B, également en AIxGal_xAs intrinsèque avec x compris entre 0,18 et 0,33 ; et une couche de recouvrement, ou « cap layer », A en GaAs, intrinsèque ou dopé, dont la fonction est de protéger de l'oxydation les couches sous-jacentes contenant de l'Aluminium. 10 La couche tampon présente une épaisseur de l'ordre du micromètre, les couches d'espacement et barrière de quelques dizaines de nanomètres et la couche de recouvrement de quelques nanomètres. Les électrons issus des atomes donneurs de Si migrent vers l'interface entre la couche tampon et la couche d'espacement, où ils forment un gaz 15 bidimensionnel indiqué par la référence 2DEG. La figure 2 (qui n'est pas à l'échelle) représente, de la même manière, la structure et la structure de bandes d'une hétérostructure permettant la réalisation d'un HEMT selon un mode de réalisation de l'invention. 20 Cette hétérostructure comprend, à partir du bas : - un substrat SS semi-isolant, par exemple en GaAs intrinsèque ; - une couche épitaxiale « tampon » h, également en GaAs intrinsèque ; 25 - une couche épitaxiale g en InyGal_yAs, avec 0,10 9 Plusieurs variantes de l'invention peuvent être envisagées. En particulier, il n'est pas essentiel que la couche d'espacement présente la structure composite illustrée sur la figure 2, et la couche g peut être omise. Par ailleurs, le principe de l'invention peut s'appliquer à des matériaux semi- s conducteurs autres que le système AIXGa,_XAs/GaAs, comme par exemple GaN/AlxGal_XN. L'utilisation d'un plan de dopage (ou « dopage de type 8 ») n'est pas essentielle, mais permet d'obtenir des transistors HEMT avec une plus grande transconductance en réduisant la distance entre la grille et le gaz bidimensionnel de porteurs. D'autres dopants que le Silicium peuvent être 10 utilisés ; un dopage P est aussi possible, en principe, mais il conduirait à des transistors présentant des performances électroniques moins bonnes en raison de la mobilité réduite des trous. Par ailleurs, l'hétérostructure peut être plus complexe que celle illustrée par la figure 2, et comprendre des couches ou sous-couches supplémentaires. 15 Le transistor de l'invention est particulièrement adapté à des applications cryogéniques, à des températures inférieures ou égales à 100 K et de préférence inférieures ou égales à 77 K (température d'ébullition de l'azote liquide). Mais cela n'est pas une limitation essentielle, et le dispositif peut également trouver des applications à des températures plus élevées. 20 Un HEMT peut être réalisé sur l'hétérostructure de la figure 2 en déposant une électrode de source S et une électrode de drain D sur la couche de recouvrement, de manière à former des contacts ohmiques, et une électrode de grille G directement sur la couche barrière, de manière à former un contact Schottky. Cette configuration est illustrée sur la figure 3. Il a été 25 trouvé que les dimensions de l'électrode de grille, de forme généralement rectangulaire, ont une grande influence sur le niveau de bruit du dispositif ; en particulier, l'utilisation d'une électrode de surface relativement grande permet de minimiser l'effet des fluctuations statistiques à l'origine du bruit. Les meilleurs résultats sont obtenus en prenant une largeur de grille W comprise 30 entre 100 pm et 10 mm et une longueur de grille Lg comprise entre 1 µm et 100 µm. 2965973 io Un dispositif selon un mode de réalisation particulier de l'invention présente la structure suivante : Substrat en GaAs semi-isolant ; Couche tampon en GaAs, épaisseur 1 dam ; Pas de couche g ; Couche d'espacement homogène, en AI0,33Ga0.67As, épaisseur 20 nm ; - Plan de dopage en Si, concentration 1,91013 cm-2 ; - Couche barrière composée d'une première sous-couche en AIo,33Gao.67As, épaisseur 5 nm et d'une deuxième sous-couche en AIo,4oGao.6oAs, épaisseur 10 nm ; - Couche de recouvrement en GaAs, épaisseur 6 nm ; Lg=8 pm, W=2 mm. Ses caractéristiques électronique à 4,2 K et avec une tension 15 drain-source Vds=0,1V, une tension grille-source Vgs=-0,18V et un courant drain-source Ids=1mA sont : Courant de fuite de grille Igs inférieure à 0,1 pA ; - Puissance dissipée dans le transistor : 100 pVV ; - Transconductance g,,, : 50 mS ; 20 Conductance de sortie gd : 2,1 mS ; - Capacité de grille-source Cgs : 23 pF ; Capacité de grille-drain Cgd : 3,3 pF ; Gain en tension : 10,7 avec une résistance de charge de 301 S~ ; 25 - Niveau de bruit équivalent d'entrée en tension : 0,9 nV/IHz à 1 kHz ; - Fréquence à laquelle le niveau de bruit 1/f est égale à celui du bruit blanc : 48 kHz ; - Fréquence de coupure en courant fc= gm/(2rcCgs) 30 0,4 GHz ; ii - Fréquence de coupure RC avec impédance de source RS=10 kSZ, fc=1/(2'nRsC9s)=0,69 MHz. REVENDICATIONS1. Hétérostructure semi-conductrice comprenant : - un substrat (SS) ; - une couche tampon (h) déposée sur ou au-dessus dudit 5 substrat ; une couche d'espacement (d, e, f) déposée sur ou au-dessus de ladite couche tampon ; et une couche barrière (b, c) déposée sur ladite couche d'espacement ; 10 dans laquelle : - un dopage (DS) est prévu dans la couche barrière, ou à l'interface entre la couche d'espacement et la couche barrière ; et - lesdites couches barrière et d'espacement sont réalisées en un ou plusieurs matériaux semi-conducteur présentant une bande interdite 15 plus large que le ou les matériaux constituant ladite couche tampon ; caractérisé en ce que : - ladite couche barrière comprend une première sous-couche barrière (c), en contact avec ladite couche d'espacement, et une deuxième sous-couche barrière (b), éloignée de ladite couche d'espacement ; 20 et en ce que - ladite deuxième sous-couche barrière (b) présente une bande interdite plus large que ladite première sous-couche barrière (c). 2. Hétérostructure semi-conductrice selon la revendication 1, dans laquelle ladite couche barrière est réalisée en un matériau semi- 25 conducteur contenant de l'Aluminium, ladite deuxième sous-couche barrière présentant une teneur en Aluminium plus élevée que ladite première sous-couche barrière. 3. Hétérostructure semi-conductrice selon la revendication 2, dans laquelle ladite couche barrière est réalisée en AIXGal_XAs et dans 30 laquelle le coefficient stoechiométrique x a : - dans ladite première sous-couche barrière, une valeur comprise entre 0,18 et 0,33 ; et 7- dans ladite deuxième sous-couche barrière, une valeur comprise entre 0,35 et 0,5. 4. Hétérostructure semi-conductrice selon la revendication 3, dans laquelle le coefficient stoechiométrique x de ladite deuxième sous-5 couche barrière a une valeur comprise entre 0,38 et 0,42. 5. Hétérostructure semi-conductrice selon l'une des revendications précédentes, dans laquelle ladite première sous-couche barrière présente une épaisseur comprise entre 3 nm et 10 nm et ladite deuxième sous-couche barrière une épaisseur comprise entre 3 nm et 50 nm. 10 6. Hétérostructure semi-conductrice selon l'une des revendications précédentes, dans laquelle : - ladite couche d'espacement comprend une première sous-couche d'espacement (1), en contact avec ladite couche barrière, une deuxième sous-couche d'espacement (e) déposée sur ou au-dessus de ladite 15 première sous-couche et une troisième sous-couche d'espacement (d) déposée sur ou au-dessus de ladite deuxième sous-couche ; et - ladite deuxième sous-couche d'espacement (e) présente une bande interdite plus large que lesdites première (1) et troisième (d) sous-couches d'espacement. 20 7. Hétérostructure semi-conductrice selon la revendication 6, dans laquelle ladite couche d'espacement est réalisée en AlxGal_XAs et dans laquelle le coefficient stoechiométrique x a : - dans lesdites première et troisième sous-couches d'espacement, une valeur comprise entre 0,18 et 0,33 ; et 25 - dans ladite deuxième sous-couche d'espacement, une valeur comprise entre 0,35 et 0,5. 8. Hétérostructure semi-conductrice selon la revendication 7, dans laquelle le coefficient stoechiométrique x de ladite deuxième sous-couche d'espacement a une valeur comprise entre 0,38 et 0,42. 30 9. Hétérostructure semi-conductrice selon l'une des revendications 6 à 8, dans laquelle ladite première sous-couche d'espacement présente une épaisseur comprise entre 3 nm et 15 nm, laditeh 14 deuxième sous-couche d'espacement une épaisseur comprise entre 1 nm et 50 nm et ladite troisième sous-couche d'espacement présente une épaisseur comprise entre 3 nm et 10 nm. 10. Hétérostructure semi-conductrice selon l'une des revendications précédentes comportant également, entre lesdites couches tampon et d'espacement, une couche épitaxiale (g) réalisée en un matériau semi-conducteur de bande interdite moins large. 11. Hétérostructure semi-conductrice selon la revendication 10 dans laquelle ladite couche épitaxiale est réalisée en InyGa1_yAs, le coefficient stoechiométrique y prenant une valeur comprise entre 0,10 et 0,30. 12. Hétérostructure semi-conductrice selon l'une des revendications 10 ou 11, dans laquelle ladite couche épitaxiale présente une épaisseur comprise entre 1 et 20 nm. 13. Hétérostructure semi-conductrice selon l'une des revendications précédentes, dans laquelle ladite couche tampon est en GaAs. 14. Hétérostructure semi-conductrice selon l'une des revendications précédentes, comprenant aussi une couche de recouvrement (a) déposée sur ou au-dessus de ladite couche barrière. 15. Hétérostructure semi-conductrice selon l'une des revendications précédentes, dans laquelle ledit substrat est en GaAs. 16. Hétérostructure semi-conductrice selon l'une des revendications précédentes, dans laquelle ledit dopage est de type N. 17. Hétérostructure semi-conductrice selon la revendication 16, dans laquelle ledit dopage se présente sous la forme d'un plan de dopage et est réalisé en Si avec une concentration comprise entre 11012 cm-2 et 51013 cm'. 18. Transistor à effet de champ à haute mobilité électronique - HEMT - réalisé à partir d'une hétérostructure selon l'une des revendications précédentes. 19. Transistor selon la revendication 18 comprenant un contact de grille (G) présentant une longueur (Lg) comprise entre 1 et 100 pmm et une largeur (W) comprise entre 100 pm et 10 mm. 2965973 is 20. Utilisation d'un transistor selon l'une des revendications 18 ou 19 à une température inférieure ou égale à 100 K, de préférence inférieure ou égale à 77K et de manière encore préférée inférieure ou égale à 4,2 K.