Brevet FR2959867A1 — publié le 20111111

DISPOSITIF MICROELECTRONIQUE A PORTIONS DISJOINTES DE SEMI-CONDUCTEUR ET PROCEDE DE REALISATION D'UN TEL DISPOSITIF DESCRIPTION DOMAINE TECHNIQUE L'invention concerne un dispositif microélectronique comportant des portions disjointes de semi-conducteur, et plus particulièrement un dispositif microélectronique comportant un ou plusieurs transistors formés à partir de telles portions disjointes de semi-conducteur en tant que zones actives. L'invention est particulièrement adaptée au 15 domaine des transistors à film mince (TFT), et notamment celui des transistors à film mince organique (OFET ou OTFT). ÉTAT DE LA TECHNIQUE ANTÉRIEURE La réalisation d'un dispositif à film 20 mince, tel qu'un transistor à film mince, comportant une couche mince de semi-conducteur par exemple à base d'un matériau organique, implique une mise en forme de cette couche de semi-conducteur afin de réaliser ensuite les électrodes qui formeront des contacts 25 électriques de source et de drain, mais également pour que le transistor obtenu présente un faible courant Ioff (correspondant au courant IDS pour VGS = 0 et VDS = Va1im) et des capacités parasites les plus faibles possible. 2 Pour pouvoir mettre en forme la couche de semi-conducteur, l'équipement utilisé pour déposer la couche de semi-conducteur doit donc disposer d'un système d'alignement. Ce type d'équipement à alignement dérive des équipements d'impression traditionnels, comme par exemple des machines d'impression en rouleau (« roll-to-roll processing » en anglais), dont les performances, en termes de précision d'alignement, sont généralement mauvaises. En raison de ces imprécisions d'alignement, ces transistors à film mince sont dimensionnés avec des marges (sur les dimensions) supérieures aux tolérances minimales d'alignement des équipements, ce qui limite fortement la densité d'intégration de ces transistors pouvant être obtenue. EXPOSÉ DE L'INVENTION Un but de la présente invention est de proposer un nouveau dispositif semi-conducteur, ainsi qu'un nouveau procédé de réalisation de dispositif semi-conducteur, dont la structure permette de s'affranchir des étapes d'alignement devant être mises en oeuvre au cours de la réalisation des dispositifs semi-conducteurs à film mince de l'art antérieur. Pour cela, la présente invention propose un dispositif microélectronique comportant : - une pluralité de portions de semi-conducteur disjointes de dimensions Lsc, Wsc et de formes sensiblement similaires, isolées électriquement les unes des autres et formant une couche de semi- conducteur, chacune des portions de semi-conducteur 3 étant espacée des portions de semi-conducteur adjacentes d'une distance EsCHr Escv sensiblement constante, - au moins deux électrodes disposées en contact avec, ou contre, la couche de semi-conducteur telles qu'une distance Lcana1 maximale séparant les deux électrodes soit inférieure à une plus grande dimension Lsc d'une des portions de semi-conducteur, dans lequel la forme et les dimensions Lsc, WsC des portions de semi-conducteur, l'espacement E CHr Escv entre les portions de semi-conducteur, la forme et les dimensions LSD, WSD des électrodes ainsi que la disposition des électrodes par rapport aux portions de semi-conducteur sont tels qu'au moins une des portions de semi-conducteur relie électriquement les deux électrodes entre elles. On propose donc de réaliser la couche de semi-conducteur d'un dispositif microélectronique sous la forme d'un ensemble de petites portions de semi- conducteur réparties par exemple de façon homogène, dimensionnées et espacées telles que statistiquement on obtienne, en disposant au moins deux électrodes du dispositif contre ces portions de semi-conducteur sans alignement particulier par rapport à ces portions de semi-conducteur, au moins une surface de semi-conducteur, par exemple destinée à former une ou plusieurs zones actives du dispositif, qui soit « auto-alignée » par rapport aux électrodes, c'est-à-dire ici apte à réaliser une conduction électrique entre les deux électrodes. Ainsi, un tel dispositif peut être réalisé tel qu'au moins une des portions de semi- 4 conducteur soit apte à assurer une conduction électrique entre les deux électrodes sans avoir à se préoccuper de l'alignement des électrodes vis-à-vis des portions de semi-conducteur. De plus, une telle couche de semi-conducteur permet de réaliser plusieurs dispositifs semi-conducteur, par exemple des transistors, les uns à côté des autres qui seront automatiquement isolés électriquement les uns des autres en choisissant un espacement minimal adéquat entre les électrodes des dispositifs étant donné que les portions de semi-conducteur sont initialement isolées électriquement les unes des autres, seules les électrodes de chaque dispositif étant reliées électriquement entre elles par une ou plusieurs des portions de semi-conducteur. La couche de semi-conducteur peut être avantageusement une couche mince, c'est-à-dire une couche d'épaisseur inférieure ou égale à environ 100 nm lorsque le semi-conducteur est un matériau organique ou inférieure ou égale à environ 100 nm ou quelques dizaines de nanomètres, par exemple environ 50 nm, lorsque le semi-conducteur est un matériau inorganique. Chacune des portions de semi-conducteur peut comporter une forme allongée, ou oblongue, dont une plus grande dimension LSC est orientée sensiblement parallèlement aux plus grandes dimensions Lss des autres portions de semi-conducteur. Selon un mode de réalisation avantageux, chacune des portions de semi-conducteur peut comporter une forme sensiblement rectangulaire. Les portions de semi-conducteur peuvent être disposées, dans un plan parallèle à une face principale de la couche de semi-conducteur au contact de laquelle sont disposées les électrodes, conformément 5 à un motif régulier de lignes parallèles. Un tel motif a notamment pour avantage d'être facilement réalisable en raison de la répétitivité du motif qui peut être formé de plusieurs lignes de portions de semi-conducteur, ce motif étant répété une ou plusieurs fois. Dans ce cas, des espaces EsCH entre les portions de semi-conducteur d'une même ligne peuvent être décalés, par rapport à des espaces entres les portions de semi-conducteur d'une ligne adjacente et selon une direction parallèle aux lignes, d'une distance D égale à environ la plus grande dimension Lsc des portions de semi-conducteur divisée par n, avec n nombre réel supérieur à 1. Ainsi, on obtient un décalage ligne à ligne des portions de semi-conducteur, formant un motif de répétition régulier desdites lignes. Dans ce cas, la plus grande dimension Lsc des portions de semi-conducteur peut être sensiblement égale à n fois la distance maximale Lcanal séparant les deux électrodes et/ou la plus grande dimension WSD des électrodes peut être supérieure à environ n fois la plus petite dimension Wsc des portions de semi-conducteur. Les plus grandes dimensions Lsc des portions de semi-conducteur peuvent être sensiblement perpendiculaires à une plus grande dimension WSD des 6 électrodes, les électrodes pouvant être de formes et de dimensions WSD, LSD sensiblement similaires. Le dispositif peut comporter au moins un transistor dont une zone active peut être formée par ladite au moins une des portions de semi-conducteur reliant électriquement les deux électrodes entre elles, lesdites électrodes formant des électrodes de source et de drain du transistor. Le dispositif peut comporter une pluralité de transistors, chaque transistor pouvant comporter : - au moins deux électrodes formant des électrodes de source et de drain disposées en contact avec la couche de semi-conducteur telles qu'une distance Lcanal maximale séparant les deux électrodes d'un des transistors soit inférieure à environ la plus grande dimension Lsc d'une des portions de semi-conducteur, - une zone active formée par au moins une des portions de semi-conducteur reliant électriquement les deux électrodes dudit transistor entre elles, et dans lequel, - les plus grandes dimensions Lss des portions de semi-conducteur peuvent être sensiblement perpendiculaires à une plus grande dimension WSD des électrodes, les électrodes pouvant être de formes et de dimensions WSD, LSD sensiblement similaires, - une distance ETR séparant les électrodes de deux transistors, selon une direction parallèle à la plus grande dimension des portions de semi-conducteur, pouvant être supérieure à environ la plus grande dimension des portions de semi-conducteur, et 7 - les électrodes de deux transistors pouvant être décalées, selon une direction sensiblement parallèle à la plus grande dimension WsD des électrodes, d'une distance Eco supérieure à environ la plus petite dimension Wsc des portions de semi-conducteur. Le ou chaque transistor peut comporter en outre un diélectrique de grille et une grille disposés en regard de la zone active dudit transistor. Les portions de semi-conducteur peuvent être à base d'au moins un semi-conducteur organique. L'invention concerne en outre un procédé de réalisation d'un dispositif microélectronique comportant au moins les étapes de : - réalisation d'une pluralité de portions de semi-conducteur disjointes de dimensions Lsc. Wsc et de formes sensiblement similaires, isolées électriquement les unes des autres et formant une couche de semi-conducteur, chacune des portions de semi-conducteur étant espacée des portions de semi- conducteur adjacentes d'une distance ESCH, Escv sensiblement constante, - réalisation d'au moins deux électrodes disposées en contact avec la couche de semi-conducteur telles qu'une distance Lcanal maximale séparant les deux électrodes soit inférieure à environ une plus grande dimension Lsc d'une des portions de semi-conducteur, la forme et les dimensions Lsc. Wsc des portions de semi-conducteur, l'espacement EsCH, Escv entre les portions de semi-conducteur, la forme et les dimensions LSD, WsD des électrodes ainsi que la disposition des électrodes par rapport aux portions de 8 semi-conducteur étant tels qu'au moins une des portions de semi-conducteur relie électriquement les deux électrodes entre elles. Les portions de semi-conducteur peuvent être réalisées en mettant en oeuvre une étape de dépôt du semi-conducteur de type sérigraphie, impression par tampon ou héliographie, ou en mettant en oeuvre une étape de dépôt d'une couche dudit semi-conducteur puis une étape d'ablation par laser ou par photolithogravure ou par emboutissage de la couche de semi-conducteur. Les portions de semi-conducteur peuvent être tout d'abord réalisées sur un substrat, les électrodes pouvant être ensuite réalisées sur les portions de semi-conducteur. Dans une variante, les électrodes peuvent être tout d'abord réalisées sur un substrat, les portions de semi-conducteur pouvant être ensuite réalisées sur les électrodes. BRÈVE DESCRIPTION DES DESSINS La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés à titre purement indicatif et nullement limitatif en faisant référence aux dessins annexés sur lesquels : - les figures 1 à 3 sont des vues de dessus schématiques d'une partie des éléments d'un dispositif microélectronique, objet de la présente invention, selon un mode de réalisation particulier, - les figures 4 et 5 sont des vues en coupe schématiques d'un dispositif microélectronique, objet 9 de la présente invention, selon deux exemples de réalisation particuliers. Des parties identiques, similaires ou équivalentes des différentes figures décrites ci-après portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre. Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. Les différentes possibilités (variantes et modes de réalisation) doivent être comprises comme n'étant pas exclusives les unes des autres et peuvent se combiner entre elles. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS On se réfère tout d'abord à la figure 1 qui représente schématiquement et partiellement un dispositif microélectronique 100 comportant une couche de semi-conducteur 102 formée par une pluralité de portions disjointes de semi-conducteur 104. Ces portions disjointes de semi-conducteur 104 ont toutes, sur l'exemple de la figure 1, une forme rectangulaire et des dimensions sensiblement similaires d'une portion à l'autre. Etant donné que les portions 104 sont disjointes, c'est-à-dire non en contact les unes avec les autres, elles sont isolées électriquement les unes des autres. On voit sur la figure 1 que les portions de semi-conducteur 104 forment, dans le plan (X,Y), un 30 motif régulier discrétisé de rectangles, formant des 10 lignes parallèles les unes aux autres de portions de semi-conducteur 104. De plus, les espaces séparant les portions de semi-conducteur 104 sont de dimensions sensiblement constantes entre toutes les portions de semi-conducteur 104. En variante, les portions de semi-conducteur 104 peuvent avoir une forme autre qu'une forme rectangulaire, tout en étant répartis régulièrement. D'une ligne à l'autre, les portions de semi-conducteur 104 ne sont pas alignées verticalement (selon l'axe y) les unes au-dessus des autres. En effet, d'une ligne à l'autre, les portions de semi-conducteur 104 sont décalées horizontalement (selon l'axe x). De plus, il existe une régularité dans ce décalage horizontal. Le motif formé par les portions 104 est composé de plusieurs groupes similaires de lignes de portions de semi-conducteur disposés les uns au-dessus des autres. Ainsi, sur l'exemple de la figure 1, on voit que le motif formé par l'ensemble des portions de semi-conducteur 104 est constitué par des groupes similaires de quatre lignes disposés les uns au-dessus des autres. En d'autres termes, les portions de semi-conducteur 104 d'une des lignes sont alignées verticalement (selon l'axe Y) avec les portions de semi-conducteur 104 de la 4ème ligne inférieure et de la 4ème ligne supérieure par rapport à ladite ligne. Un autre exemple de motif formé par les portions de semi-conducteur 104 de la couche 102 est représenté sur la figure 2. Sur cet exemple, on voit que d'une ligne à l'autre, les portions de semi-conducteur 104 sont décalées horizontalement d'une 11 distance D. De plus, sur cet exemple, les portions de semi-conducteur 104 d'une ligne sont alignées verticalement (selon l'axe Y) avec les portions de semi-conducteur 104 se trouvant cinq lignes au-dessus ou en-dessous de cette ligne. Etant donné que ce décalage D est identique d'une ligne à l'autre, on a donc : Lsc + E H = n * D avec Lsc : longueur (ou plus généralement la 10 plus grande dimension) d'une portion de semi-conducteur 104, ESCH : espacement horizontal entre deux portions de semi-conducteur 104, c'est-à-dire la distance séparant deux portions de semi-conducteur 104 15 adjacentes d'une même ligne, n : nombre de portions de semi-conducteur 104 pour former le pas de répétition, supérieur à 1. Sur l'exemple de la figure 2, on a n = 5 car l'alignement initial d'une ligne de portions de 20 semi-conducteur 104 se retrouve cinq lignes plus loin. L'espacement entre deux lignes de portions de semi-conducteur 104, noté Escv sur l'exemple de la figure 2, peut être sensiblement similaire à l'espacement horizontal entre deux portions de semi- 25 conducteur 104, tel que Escv = Escs• Bien que sur les exemples des figures 1 et 2 les portions de semi-conducteur 104 aient chacune une forme rectangulaire, ces portions peuvent avoir une forme différente, mais avantageusement une forme 30 oblongue ou allongée. 12 Une partie des portions de semi-conducteur disjointes 104 est destinée à formée la ou les zones actives du dispositif microélectronique 100, et à être en contact avec des électrodes du dispositif microélectronique 100. Sur l'exemple de la figure 1, le dispositif microélectronique 100 comporte deux transistors 106a, 106b comportant chacun deux électrodes, respectivement référencées 108a, 108b et 108c, 108d. Ces électrodes 108a-108d correspondent aux électrodes de source et de drain des transistors 106a, 106b et sont disposées contre la couche de semi-conducteur 102 formée par les portions de semi-conducteur 104. Chacune de ces électrodes 108a-108d a une forme sensiblement rectangulaire dont la longueur (la plus grande dimension) est disposée sensiblement perpendiculairement à la longueur des portions de semi-conducteur 104. De plus, les deux électrodes 108a, 108b et 108c, 108d de chaque transistor 106a, 106b sont espacées l'une de l'autre d'une distance Lcanal, qui correspond à la longueur du canal du transistor, qui est inférieure à LSC. Ainsi, les portions de semi-conducteur 104 qui sont en contact avec les deux électrodes 108a, 108b, ou 108c, 108d d'un des transistors 106a, 106b sont donc aptes à former un chemin de conduction électrique entre ces deux électrodes. Ces portions de semi-conducteur 104 forment donc la zone active (source + drain + canal) du transistor. Sur l'exemple de la figure 1, on voit que chacune des zones actives des transistors 106a et 106b est formée par neuf portions de semi-conducteur 104 qui 13 sont en contact avec les deux électrodes 108a, 108b ou 108c, 108d du transistor en question. Etant donné que les portions de semi-conducteur 104 et les électrodes 108a-108d sont dimensionnées telles que Lcanal Lsc, quel que soit l'emplacement des transistors 106a, 106b sur la couche de semi-conducteur 102, aucune des portions de 14 semi-conducteur 104 ne peut court-circuiter les électrodes les plus proches de chacun des transistors 106a, 106b. La longueur des électrodes 108a-108d, notée WsD, est choisie de préférence telle que WsD » Wsc ou telle que WsD > n . W avec Wsc correspondant à la largeur des portions de semi-conducteur 104 ou, plus généralement, à la plus petite dimension des portions 104 étant donné que les portions de semi-conducteur 104 peuvent avoir une forme autre qu'une forme rectangulaire. Etant donné que les électrodes 108a-108d sont réalisées sans alignement vis-à-vis de la couche de semi-conducteur 102, le respect de la condition WsD » Wsc ou WsD > n . Wsc permet d'aboutir à une faible dispersion statistique du nombre de portions de semi-conducteur 104 formant les zones actives des différents transistors réalisés à partir des portions de semi-conducteur 104, et donc une faible dispersion du courant ION entre ces différents transistors. On voit donc que plus le nombre n du motif formé par les portions de semi-conducteur 104 est grand, plus cette dispersion sera faible. La densité des transistors pouvant être obtenue est fonction de l'espacement entre deux 25 transistors ETR, et donc fonction de la valeur de Lsc (car ETR > Lsc) Le paramètre n est donc le paramètre qui conditionne le compromis entre la dispersion des caractéristiques des éléments du dispositif 30 microélectronique 100 et la densité de ces éléments. 15 Les transistors 106a, 106b comportent également des lignes de connexion, ou lignes électriques, 110 reliées électriquement aux électrodes 108a-108d et formées sur la couche de semi-conducteur 102. De telles lignes électriques 110 sont par exemple représentées sur la figure 3. Etant donné que ces lignes électriques 110 peuvent s'étendre sur la couche de semi-conducteur 102 telles qu'elles se retrouvent au-dessus ou en-dessous d'autres contacts ou lignes électriques et/ou d'autres électrodes de transistors adjacents, on positionne ces lignes 110 telles qu'une distance Eco, correspondant à l'espacement entre deux éléments conducteurs de deux transistors distincts, soit supérieure à Wsc, c'est-à-dire supérieure à la largeur des portions de semi-conducteur 104. Ainsi, en respectant la condition Eco > Woo, on garantit qu'une portion de semi-conducteur 104 qui est en contact avec l'un des deux éléments électriquement conducteur (ligne électrique ou électrode) qui sont disposés l'un au- dessus de l'autre ne le soit pas avec l'autre des deux éléments. Ainsi, il est possible de réaliser les électrodes 108a-108d sans alignement particulier vis-à-vis de la ou des zones actives du dispositif microélectronique 100. Dans l'exemple décrit ici, les deux transistors 106a, 106b sont du même type, par exemple tous les deux dopés n ou p. Toutefois, il est également possible que les deux transistors 106a, 106b soient des transistors de types différents, pouvant ainsi former un dispositif CMOS. Un tel dispositif peut être obtenu 16 soit en déposant des zones de semi-conducteur dopés selon des types différents (par exemple n et p), soit en déposant des matériaux d'électrodes différents au sein d'un même transistor ou entre les deux transistors. On se réfère maintenant à la figure 4 qui représente une vue en coupe du dispositif microélectronique 100 selon un premier exemple de réalisation. Le dispositif microélectronique 100 comporte un substrat 112, par exemple à base de verre ou de tout autre matériau isolant ou tout matériau recouvert d'un film isolant, sur lequel sont disposées les portions de semi-conducteur 104 formant la couche de semi-conducteur 102. Les portions de semi-conducteur 104 peuvent être à base de n'importe quel matériau semi-conducteur, tant organique qu'inorganique. Lorsque les portions de semi-conducteur 104 sont à base d'un matériau organique, ce matériau est par exemple du pentacène ou du poly(triarylamine). Lorsque les portions de semi-conducteur 104 sont à base d'un matériau inorganique, ce matériau est par exemple de l'oxyde de zinc (ZnO), du silicium amorphe ou du polysilicium. Les électrodes 108a-108d sont réalisées sur les portions de semi-conducteur 104 et sont à base d'un matériau électriquement conducteur, par exemple un métal tel que de l'or. Les zones 114a, 114b des portions 104, délimitées par des pointillées sur la figure 4, forment les zones actives des transistors 106a, 106b. 17 Les portions de semi-conducteur 104 et les électrodes 108a-108d sont recouvertes par une couche diélectrique 115, par exemple à base de SiO2, de Si3N4 ou de polymères isolants tels que du polystyrène ou de polymère fluoré tel que du CYTOP®, sur laquelle sont réalisées des grilles 116a, 116b des transistors 106a, 106b, par exemple à base d'un métal tel que de l'or, de l'argent ou une encre métallique ou de polysilicium. Des portions 118a, 118b de la couche diélectrique 115 se trouvant entre les grilles 116a, 116b et les zones actives 114a, 114b forment les diélectriques de grille des transistors 106a, 106b. Dans une variante de ce premier exemple de réalisation, il est possible de disposer les électrodes 108a-108d directement contre ou en contact avec le substrat 112, puis de former les portions de semi- conducteur 104 telles qu'elles recouvrent les électrodes 108a-108d. Les portions de semi-conducteur 104 seraient dans ce cas recouvertes par la couche diélectrique 115 sur laquelle les grilles 116a, 116b seraient disposées. On se réfère maintenant à la figure 5 qui représente une vue en coupe du dispositif microélectronique 100 selon un second exemple de réalisation. Par rapport au premier exemple de réalisation de la figure 4, les grilles 116a, 116b sont tout d'abord disposées contre le substrat 112. Ces grilles 116a, 116b sont recouvertes par la couche diélectrique 115. Les électrodes 108a-108d sont ensuite réalisées sur la couche diélectrique 115. Enfin, les 18 portions de semi-conducteur 104 sont réalisées sur la couche diélectrique 115 et sur les électrodes 108a-108d. Dans une variante de ce second exemple de réalisation, il est possible que les portions de semi-conducteur 104 soient disposées contre la couche diélectrique 115 et que les électrodes 108a-108d soient ensuite réalisées sur les portions de semi-conducteur 104. Dans les exemples précédemment décrits, le dispositif microélectronique 100 comporte plusieurs transistors. Toutefois, il est tout à fait possible que le dispositif semi-conducteur 100 comporte, à la place des transistors, d'autres composants électroniques comportant chacun au moins deux électrodes, par exemple des diodes. Différentes techniques de réalisation peuvent être mises en oeuvre pour réaliser la couche de semi-conducteur 102 comportant les portions disjointes de semi-conducteur 104. Le choix de la technique à mettre en oeuvre sera notamment fait en fonction des dimensions des portions de semi-conducteur 104. Ainsi, pour des portions de semi-conducteur 104 de largeur Wsc de l'ordre de 1 pm ou plus généralement inférieure à environ 10 pm, ces portions 104 pourront être réalisées avantageusement par lithographie Nanoimprint ou par impression par tampon (« Stamping » en anglais), ou encore un dépôt pleine couche de semi-conducteur puis par ablation laser ou par photolithogravure de cette couche. Pour des portions de semi-conducteur 104 de largeur Wsc 19 supérieure ou égale à environ 10 }gym, ces portions 104 pourront être réalisées avantageusement par héliographie ou bien par les techniques précédemment citées. Le nombre n pourra être choisi relativement grand, par exemple de l'ordre de 10, ou compris entre 10 et 20, afin d'avoir une faible dispersion (environ 10 %) sur les caractéristiques électriques des éléments du dispositif semi-conducteur 100. Ainsi, avec un nombre n égal à 10 et une largeur Wsc égale à environ 1 }gym, la longueur des électrodes WSD sera choisie supérieure à environ 10 }gym. La longueur de canal Lcana1 est par exemple égale à environ 5 }gym. Dans ce cas, la longueur Lsc des portions 104 est par exemple égale à environ n*Lcanal, c'est-à-dire égale à environ 50 }gym. L'espacement entre les transistors ETR sera donc choisi supérieur à 50 }gym, par exemple égal à environ 60 }gym. Les dimensions EssH et Escv entre les portions de semi-conducteur pourront être choisies les plus petites possibles, à condition que l'isolement électrique entre les portions de semi-conducteur 104 soit bien conservé. Ces dimensions pourront être de l'ordre du micromètre lorsque les portions 104 sont réalisées par héliographie, ou de l'ordre d'environ 100 nm lorsque les portions 104 sont réalisées par emboutissage, ou de l'ordre de quelques dizaines de nanomètres lorsque les portions 104 sont réalisées par photolithogravure ou par ablation laser. De manière générales, les dimensions minimales pouvant être 20 atteintes dépendront de la ou des techniques mises en oeuvre pour réaliser la couche de semi-conducteur 102. Les dimensions indiquées ci-dessus illustrent bien le fait que, étant donné que la réalisation du dispositif semi-conducteur 100 n'implique pas la mise en oeuvre d'étape d'alignement, il est possible d'augmenter la densité d'intégration des éléments électroniques réalisés à partir de la couche semi-conductrice 102. Ainsi, comme indiqué ci-dessus, la longueur de canal d'un des transistors peut être égale à environ 5 pm, ce qui bien inférieur à la longueur de canal des transistors généralement réalisés et qui nécessitent la mise en oeuvre d'étapes d'alignement. La longueur des électrodes WSD, par exemple égale à environ 10 pm dans l'exemple donné ci-dessus, est également bien inférieure à longueur des électrodes des transistors nécessitant une étape d'alignement, généralement égale à environ 1 mm.20 REVENDICATIONS1. Dispositif microélectronique (100) comportant : - une pluralité de portions (104) de semi-conducteur disjointes de dimensions Lsc. Wsc et de formes sensiblement similaires, isolées électriquement les unes des autres et formant une couche (102) de semi-conducteur, chacune des portions (104) de semi- conducteur étant espacée des portions (104) de semi- conducteur adjacentes d'une distance ESCH, Escv sensiblement constante, - au moins deux électrodes (108a, 108b, 108c, 108d) disposées en contact avec la couche (102) de semi-conducteur telles qu'une distance Lcanal maximale séparant les deux électrodes (108a, 108b, 108c, 108d) soit inférieure à une plus grande dimension Lsc d'une des portions (104) de semi-conducteur, dans lequel la forme et les dimensions Lsc. Wsc des portions (104) de semi-conducteur, l'espacement EscH, Escv entre les portions (104) de semi-conducteur, la forme et les dimensions LsD, WSH des électrodes (108a, 108b, 108c, 108d) ainsi que la disposition des électrodes (108a, 108b, 108c, 108d) par rapport aux portions (104) de semi-conducteur sont tels qu'au moins une des portions (104) de semi-conducteur relie électriquement les deux électrodes (108a, 108b, 108c, 108d) entre elles.30 22 2. Dispositif (100) selon la revendication 1, dans lequel chacune des portions (104) de semi-conducteur comporte une forme allongée dont une plus grande dimension Lsc est orientée sensiblement parallèlement aux plus grandes dimensions Lsc des autres portions (104) de semi-conducteur. 3. Dispositif (100) selon la revendication 2, dans lequel chacune des portions (104) de semi- conducteur comporte une forme sensiblement rectangulaire. 4. Dispositif (100) selon l'une des revendications 2 ou 3, dans lequel les portions (104) de semi-conducteur sont disposées, dans un plan parallèle à une face principale de la couche (102) de semi-conducteur au contact de laquelle sont disposées les électrodes (108a, 108b, 108c, 108d), conformément à un motif régulier de lignes parallèles. 5. Dispositif (100) selon la revendication 4, dans lequel des espaces Escs entre les portions (104) de semi-conducteur d'une même ligne sont décalés, par rapport à des espaces entres les portions (104) de semi-conducteur d'une ligne adjacente et selon une direction parallèle aux lignes, d'une distance D égale à environ la plus grande dimension Lsc des portions (104) de semi-conducteur divisée par n, avec n nombre réel supérieur à 1.30 23 6. Dispositif (100) selon la revendication 5, dans lequel la plus grande dimension Lac des portions (104) de semi-conducteur est sensiblement égale à n fois la distance Lcanal maximale séparant les deux électrodes (108a, 108b, 108c, 108d) et/ou dans lequel la plus grande dimension WSD des électrodes (108a, 108b, 108c, 108d) est supérieure à environ n fois la plus petite dimension Wac des portions (104) de semi-conducteur. 7. Dispositif (100) selon l'une des revendications 2 à 6, dans lequel les plus grandes dimensions Lac des portions (104) de semi-conducteur sont sensiblement perpendiculaires à une plus grande dimension WSD des électrodes (108a, 108b, 108c, 108d), les électrodes (108a, 108b, 108c, 108d) étant de formes et de dimensions WSD, LSD sensiblement similaires. 8. Dispositif (100) selon l'une des revendications précédentes, comportant au moins un transistor (106a, 106b) dont une zone active (114a, 114b) est formée par ladite au moins une des portions (104) de semi-conducteur reliant électriquement les deux électrodes (108a, 108b, 108c, 108d) entre elles, lesdites électrodes (108a, 108b, 108c, 108d) formant des électrodes de source et de drain du transistor (106a, 106b).30 24 9. Dispositif (100) selon l'une des revendications précédentes, comportant une pluralité de transistors (106a, 106b), chaque transistor (106a, 106b) comportant : - au moins deux électrodes (108a, 108b, 108c, 108d) formant des électrodes de source et de drain disposées en contact avec la couche (102) de semi-conducteur telles qu'une distance Lcanal maximale séparant les deux électrodes (108a, 108b, 108c, 108d) d'un des transistors (106a, 106b) soit inférieure à environ la plus grande dimension Lsc d'une des portions (104) de semi-conducteur, - une zone active (114a, 114b) formée par au moins une des portions (104) de semi-conducteur reliant électriquement les deux électrodes (108a, 108b, 108c, 108d) dudit transistor (106a, 106b) entre elles, et dans lequel, - les plus grandes dimensions Lsc des portions (104) de semi-conducteur sont sensiblement perpendiculaires à une plus grande dimension WsD des électrodes (108a, 108b, 108c, 108d), les électrodes (108a, 108b, 108c, 108d) étant de formes et de dimensions WSD, LSD sensiblement similaires, - une distance ETR séparant les électrodes (108b, 108c) de deux transistors (106a, 106b), selon une direction parallèle à la plus grande dimension Lsc des portions (104) de semi-conducteur, pouvant être supérieure à environ la plus grande dimension Lsc des portions (104) de semi-conducteur, et - les électrodes (108a, 108b, 108c, 108d) de deux transistors (106a, 106b) étant décalées, selon 25 une direction sensiblement parallèle à la plus grande dimension WSD des électrodes (108a, 108b, 108c, 108d), d'une distance Eco supérieure à environ la plus petite dimension Wsc des portions (104) de semi-conducteur. 10. Dispositif (100) selon l'une des revendications 8 ou 9, dans lequel le ou chaque transistor (106a, 106b) comporte en outre un diélectrique de grille (118a, 118b) et une grille (116a, 116b) disposés en regard de la zone active (114a, 114b) dudit transistor (106a, 106b). 11. Procédé de réalisation d'un dispositif microélectronique (100) comportant au moins les étapes 15 de : - réalisation d'une pluralité de portions (104) de semi-conducteur disjointes de dimensions Lss, Wsc et de formes sensiblement similaires, isolées électriquement les unes des autres et formant une 20 couche (102) de semi-conducteur, chacune des portions (104) de semi-conducteur étant espacée des portions (104) de semi-conducteur adjacentes d'une distance ESCH, Escv sensiblement constante, - réalisation d'au moins deux électrodes 25 (108a, 108b, 108c, 108d) disposées en contact avec la couche (102) de semi-conducteur telles qu'une distance Lcanal maximale séparant les deux électrodes (108a, 108b, 108c, 108d) soit inférieure à environ une plus grande dimension Lac d'une des portions (104) de semi- 30 conducteur, 26 la forme et les dimensions Lsc, Wsc des portions (104) de semi-conducteur, l'espacement ESCH, Escv entre les portions (104) de semi-conducteur, la forme et les dimensions LSD, WSD des électrodes (108a, 108b, 108c, 108d) ainsi que la disposition des électrodes (108a, 108b, 108c, 108d) par rapport aux portions (104) de semi-conducteur étant tels qu'au moins une des portions (104) de semi-conducteur relie électriquement les deux électrodes (108a, 108b, 108c, 108d) entre elles. 12. Procédé selon la revendication 11, dans lequel les portions (104) de semi-conducteur sont réalisées en mettant en oeuvre une étape de dépôt du semi-conducteur de type sérigraphie, impression par tampon ou héliographie, ou en mettant en oeuvre une étape de dépôt d'une couche dudit semi-conducteur puis une étape d'ablation par laser ou par photolithogravure ou par emboutissage de la couche de semi-conducteur. 13. Procédé selon l'une des revendications 11 ou 12, dans lequel les portions (104) de semi-conducteur sont tout d'abord réalisées sur un substrat (112), les électrodes (108a, 108b, 108c, 108d) étant ensuite réalisées sur les portions (104) de semi-conducteur, ou dans lequel les électrodes (108a, 108b, 108c, 108d) sont tout d'abord réalisées sur un substrat (112), les portions (104) de semi-conducteur étant ensuite réalisées sur les électrodes (108a, 108b, 108c, 108d).