Brevet FR2948482A1 — publié le 20110128

L'invention concerne, de façon générale, le domaine des afficheurs électroniques, tels par exemple que les panneaux publicitaires de grand format utilisables en extérieur. Plus précisément, l'invention concerne un dispositif d'affichage d'images ou de vidéos commandé à distance, comprenant au moins un module d'affichage incluant une pluralité de cellules d'affichage et une pluralité de microcircuits électroniques de commande dont chacun est conçu pour commander au moins une cellule d'affichage qui lui est associée, chaque microcircuit commandant chaque cellule associée en réponse à la détection, par ce microcircuit, de données de commande destinées à ladite cellule associée et appartenant à un ensemble de données de commande reçues par le module d'affichage. Un dispositif d'affichage de ce type est notamment évoqué dans la demande de brevet WO 2004/034362. Les dispositifs d'affichage électronique, dont des exemples sont donnés dans les documents de brevets US 5 309 174, US 2002/0165776, et US 7 369 058, présentent sur les panneaux d'affichage traditionnels, tels que les panneaux publicitaires utilisant des affiches de papier, le double avantage de permettre l'affichage d'une image dynamique, et de pouvoir être mis à jour à distance, c'est-à-dire sans intervention humaine sur place. Cependant, la complexité d'un dispositif d'affichage électronique croît rapidement avec sa taille, de sorte que la réalisation de panneaux d'affichage de grand format, par exemple de 4 mètres sur 3 mètres, s'avère particulièrement délicate. Dans ce contexte, la présente invention a notamment pour but de proposer un dispositif d'affichage 2 électronique doté d'une structure permettant d'en réduire considérablement la complexité. A cette fin, le dispositif d'affichage de l'invention, par ailleurs conforme à la définition générique qu'en donne le préambule ci-dessus, est essentiellement caractérisé en ce que le module d'affichage comprend des moyens conçus pour transmettre à la pluralité de microcircuits l'ensemble de données de commande sous forme d'un flux série de données de commande, en ce que chaque microcircuit comprend un registre à décalage conçu pour recevoir le flux série de données de commande, et en ce que les registres à décalage des microcircuits dudit module d'affichage sont reliés en série les uns aux autres pour former un super registre à décalage sélectivement traversé par le flux série de données de commande relatif audit module d'affichage. Dans le mode de réalisation préféré de l'invention, chaque microcircuit comporte des moyens de mémoire dédiés conçus pour stocker les données de commande contenues dans le flux série de données de commande et relatives à chaque cellule associée à ce microcircuit. Grâce à cet agencement, le microcircuit dispose de toute la durée de la trame d'une image pour commander de façon optimale chaque cellule d'affichage qui lui est associée indépendamment des propriétés du balayage telles que la résolution de l'écran. La gestion centralisée des affichages, notamment en termes de téléchargement, de nombre d'images, de durée de chaque image et de fréquence de renouvellement des images, peut alors être assurée avec une très grande souplesse. 3 En outre, chaque microcircuit comporte très avantageusement des moyens de surveillance de fonctionnement délivrant des données d'autodiagnostic. Cette caractéristique permet d'augmenter les possibilités de gestion à distance du dispositif d'affichage en optimisant sa maintenance. Dans ce cas, le registre à décalage de chaque microcircuit du module est de préférence conçu pour permettre sélectivement une circulation de données dans l'un quelconque de deux sens différents, et ce registre à décalage est sélectivement commandé pour émettre un flux série de données d'autodiagnostic en sens inverse du flux série de données de commande. Le dispositif d'affichage de l'invention peut alors être piloté à partir d'un centre de gestion permettant de télécharger les écrans publicitaires et d'en vérifier le bon chargement, et de contrôler en temps réel le fonctionnement correct du dispositif, en particulier le niveau de qualité de l'écran (nombre de pixels défectueux, luminosité, dérive dans le temps, etc.), ce qui permet de diminuer dans de fortes proportions les coûts de gestion et les interventions sur site pour maintenance. Il est également judicieux de prévoir que chaque microcircuit comprenne des moyens d'asservissement électrique de chaque cellule associée à ce microcircuit et / ou des moyens d'asservissement optique de chaque cellule associée à ce microcircuit. Les caractéristiques de commande des cellules d'affichage, telles que l'amplitude ou la durée des impulsions, peuvent alors être optimisées pour obtenir le meilleur aspect optique des pixels de l'image et une durée de vie maximale de ces cellules d'affichage. 4 Le dispositif d'affichage de l'invention offre la plus grande souplesse d'exploitation dans le cas où une seule cellule d'affichage est associée à chaque microcircuit. Chaque cellule d'affichage comprend par exemple au moins un composant à émission de champ doté d'une cathode, les moyens de surveillance de fonctionnement pouvant alors comprendre au moins des moyens de mesure conçus pour mesurer le courant de cathode de ce composant à émission de champ. Le composant à émission de champ est par exemple constitué par une source de nanotubes de carbone à cathode luminescente utilisé en triode ou en diode, tel que connu de l'homme du métier sous l'acronyme "FEN" et décrit dans le brevet US-2009-0051261-Al. Dans le cas où chaque cellule d'affichage comprend au moins un tel composant à émission de champ, les moyens de surveillance de fonctionnement peuvent, en variante ou de façon cumulative, comprendre au moins des moyens de mesure conçus pour mesurer le potentiel de cathode de ce composant à émission de champ. Dans le cas où chaque cellule d'affichage comprend au moins un composant à émission de champ doté d'une cathode, les moyens d'asservissement électrique de cette cellule comprennent par exemple des moyens pour asservir à une valeur fixe le courant de cathode de ce composant à émission de champ. Par ailleurs, dans le cas où chaque cellule d'affichage comprend au moins un composant luminescent, chaque microcircuit comprend avantageusement un transistor conçu pour commander un composant luminescent correspondant de chaque cellule d'affichage associée en fonction de données de commande de luminance représentatives, pour chaque image affichée, d'une durée ajustable d'activation de ce transistor pendant un intervalle de temps prédéterminé. Les moyens d'asservissement optique de chaque 5 cellule associée à un microcircuit peuvent alors comprendre des moyens de mesure photométriques conçus pour comparer à un quantum d'énergie prédéterminé l'énergie optique émise par ledit composant luminescent pendant une fraction de la durée ajustable d'activation, et des moyens de commutation pour désactiver ledit transistor après l'émission dudit quantum d'énergie par le composant luminescent. Dans le cas où le dispositif de l'invention présente des dimensions importantes, il comprend de préférence une pluralité de modules d'affichage juxtaposés et identiques. Dans ce cas, il peut être judicieux de prévoir qu'il comprenne aussi une platine principale dotée de moyens de transmission à distance, éventuellement par satellite, et que cette platine principale soit reliée à chaque module par un système principal de bus de données. En particulier, il peut être souhaitable de prévoir que lesdits moyens conçus pour transmettre un ensemble de données de commande à la pluralité de microcircuits comprennent un microcontrôleur, que chaque module comprenne, outre le microcontrôleur, une mémoire, un contrôleur d'accès mémoire, deux ensembles de portes logiques, et des bus reliés au système principal de bus de données, et que le contrôleur d'accès mémoire et les ensembles de portes logiques soient conçus pour offrir sélectivement, à la platine principale ou au microcontrôleur, un accès direct à la mémoire. 6 D'autres caractéristiques et avantages de l'invention ressortiront clairement de la description qui en est faite ci-après, à titre indicatif et nullement limitatif, en référence aux dessins annexés, dans lesquels : - la figure 1 est un schéma représentant un mode d'exploitation d'un dispositif conforme à un mode de réalisation avancé de l'invention; - la figure 2 est un schéma représentant une 10 structure possible d'une partie d'un dispositif conforme à l'invention; - la figure 3 est un schéma illustrant l'architecture générale, au niveau central et au niveau d'un module d'affichage, d'un dispositif conforme à un 15 mode de réalisation préféré de l'invention; - les figures 4 et 5 sont des organigrammes illustrant des transactions possibles entre un centre de gestion et un dispositif conforme à un mode de réalisation avancé de l'invention; 20 - la figure 6 est un schéma illustrant un premier exemple de structure d'un microcircuit utilisable dans un dispositif conforme à l'invention; - la figure 7 est un schéma illustrant un deuxième exemple de structure d'un microcircuit utilisable dans un 25 dispositif conforme à l'invention; - la figure 8 est un schéma illustrant un troisième exemple de structure d'un microcircuit utilisable dans un dispositif conforme à l'invention; et - la figure 9 est un schéma illustrant un quatrième 30 exemple de structure d'un microcircuit utilisable dans un dispositif conforme à l'invention. 7 Comme annoncé précédemment, la présente invention concerne un dispositif d'affichage AFF IM commandé à distance (figure 1). Bien que la description ci-après fasse référence à plusieurs modes de réalisation possibles de l'invention et décrive de nombreuses fonctionnalités dans un but de clarification optimale de cette invention, il est ici explicitement convenu que le caractère nécessaire ou au contraire seulement optionne 1 de c h a c u n e d e s fonctionnalités décrites ci-après sera déterminé par la teneur des revendications. Dans son mode de réalisation le plus avancé (figure 1), le dispositif AFF IM de l'invention peut être relié à un centre de gestion CTR GST, par l'intermédiaire d'un satellite géostationnaire SAT, par une liaison L COMM d'envoi de commandes de fonctionnement ou d'affichage, et par une liaison L DIAG de diagnostic. La liaison L COMM permet au centre de gestion CTR GST d'adresser au dispositif d'affichage AFF IM des commandes de changement de mode de fonctionnement ou d'affichage d'images, alors que la liaison L DIAG permet notamment au dispositif d'affichage AFF IM d'adresser au centre de gestion CTR GST le résultat d'un autodiagnostic, sous forme de données relatives au fonctionnement de ce dispositif AFF IM. Comme le montre la figure 2, le dispositif AFF IM comprend un ou plusieurs modules d'affichage MDL, dont chacun comprend une pluralité de microcircuits électroniques de commande MCI, et une pluralité de cellules d'affichage CELL, référencées sur la figure 3 mais non illustrées de façon explicite. Bien que chaque microcircuit MCI puisse être conçu pour commander plusieurs cellules d'affichage CELL, 8 chacun de ces microcircuits MCI est de préférence conçu pour commander une seule cellule d'affichage CELL associée à ce microcircuit. Par convention, le mot "cellule d'affichage" désigne 5 ici un ensemble fonctionnel destiné à afficher un point élémentaire ou "pixel" d'une image. Comme cependant une image peut être monochrome ou polychrome, chaque pixel peut lui-même être un pixel monochrome ou un pixel couleur (trichrome). 10 Dans le cas d'une image monochrome, l'ensemble fonctionnel destiné à afficher un pixel de cette image peut par exemple être constitué par des nanotubes de carbone à émission de champ, connu de l'homme du métier sous l'acronyme "FEN", tel que décrit dans le brevet EP 1 15 498 931. En revanche, dans le cas d'une image polychrome utilisant la même technologie, l'ensemble fonctionnel destiné à afficher un pixel couleur de cette image sera par exemple constitué de trois sources de nanotubes de 20 carbone - FEN. Bien qu'un pixel couleur apparaisse ainsi équivalent à trois pixels monochromes, l'appellation de "sous-pixels" sera privilégiée pour désigner les points affichés par les trois sources de nanotubes de carbone - 25 FEN qui forment un ensemble fonctionnel destiné à afficher un pixel couleur. La figure 3 illustre, à l'intérieur du cadre en pointillés, l'un des modules d'affichage MDL et, à l'extérieur du cadre, les composants du dispositif AFF IM 30 qui sont communs à l'ensemble des modules MDL en cas de pluralité de tels modules. Plus précisément, le dispositif AFF IM comprend une platine principale PLAT PRINC et des bus de transmission 9 d'informations relatives au système que constitue ce dispositif, à savoir un bus principal de contrôle SYS CTL BUS, un bus principal de données SYS DAT BUS, et un bus principal d'adresses SYS ADR BUS. La platine principale PLAT PRINC comprend notamment un processeur d'image, une mémoire de trame et une interface vidéo. Ces composants, bien connus de l'homme du métier, n'ont pas été représentés sur les figures. La platine principale PLAT PRINC, qui est en relation avec le centre de gestion CTR GST à travers les liaisons L COMM et L DIAG, constitue le circuit électronique de plus haut niveau de hiérarchie du dispositif AFF IM. L'électronique de chaque module d'affichage MDL, telle que représentée sur la figure 3, se situe au niveau intermédiaire de la hiérarchie, et chaque microcircuit MCI, dont différents modes de réalisation sont illustrés aux figures 6 à 9, se situe au niveau le plus bas de la hiérarchie de commande du fonctionnement du dispositif AFF IM. Comme le montre la figure 3, l'électronique de chaque module d'affichage MDL comprend notamment un microcontrôleur MCO pilotant une pluralité de microcircuits MCI, une mémoire SRAM, deux ensembles de portes à trois états logiques 3 ST LOG 1 et 3 ST LOG 2, un contrôleur DMA CTL de mémoire à accès direct, un décodeur d'adresses DECOD AD, des bus de contrôle, de données et d'adresses liés au m o d u l e M D L et respectivement référencés MDL CTL BUS, MDL DAT BUS, et MDL ADR BUS, ainsi que des bus de contrôle, de données et d'adresses liés au microcontrôleur MCO et respectivement référencés MCO CTL BUS, MCO DAT BUS, et MCO ADR BUS. 10 Le décodeur d'adresses DECOD AD est conçu pour pouvoir délivrer sélectivement un signal d'interruption Interr au microcontrôleur MCO et un signal d'autorisation Autor au contrôleur DMA CTL de mémoire, ce contrôleur DMA CTL étant lui-même conçu pour délivrer sélectivement des signaux de commande Comm à chacun des ensembles de portes 3 ST LOG 1 et 3 ST LOG 2. Les données de commande émises par le centre de gestion CTR GST sur la liaison L COMM forment un flux de données de commande, et chaque microcircuit MCI comprend un registre à décalage SRG ou BIDIR SRG qui reçoit une partie de ce flux de données de commande sous forme d'un flux série. Par ailleurs, les registres à décalage SRG ou BIDIR SRG des microcircuits MCI de chaque module d'affichage MDL sont reliés en série les uns aux autres (figures 2 et 3) pour former un registre à décalage global, ou "super registre", qui est traversé par le flux série de données de commande, ou par un flux série de données de diagnostic, relatif à ce module d'affichage. Chaque microcircuit MCI est repéré par une adresse éventuellement en partie définie par son emplacement dans le super registre du module MDL auquel il appartient, de sorte que des données de commande spécifiques peuvent être adressées de façon individuelle à chacune des cellules CELL d'affichage. Dans le mode de réalisation le plus avancé et comme évoqué précédemment, chaque microcircuit MCI est en outre doté de moyens de contrôle de fonctionnement conçus pour délivrer des données d'autodiagnostic représentatives du fonctionnement de la cellule CELL associée à ce microcircuit MCI, le registre à décalage BIDIR SRG de ce microcircuit MCI étant alors bidirectionnel. 11 Dans ces conditions, le super registre à décalage que forment les registres à décalage BIDIR SRG des différents microcircuits MCI de chaque module d'affichage MDL peut être traversé dans un sens par les données de commande de fonctionnement et d'affichage adressées par le centre de gestion CTR GST aux différentes cellules CELL associées aux différents microcircuits MCI de ce module, et être traversé en sens inverse par des données d'autodiagnostic émanant de chacun de ces microcircuits et destinées au centre de gestion CTR GST. La platine principale PLAT PRINC du dispositif AFF IM reçoit les signaux vidéo émis par le centre CTR GST selon un protocole établi. Ces signaux vidéo sont stockés dans la mémoire de trame de cette platine, de sorte que le processeur d'image de cette platine PLAT PRINC peut, après identification et séparation des données vidéo correspondant aux différents modules MDL, adresser ces données vidéo à ces différents modules. Bien qu'il puisse a priori être envisagé d'adresser les données vidéo aux différents modules via une liaison série, cette solution est difficilement compatible, dans l'état actuel de la technologie, avec les exigences de débit et de fréquence d'horloge d'un affichage haute résolution. Il est donc recommandé d'établir la communication entre le processeur d'image de la platine principale PLAT PRINC et le microcontrôleur MCO de chaque module MDL au moyen du système principal de communication illustré, composé des bus principaux SYS CTL BUS, SYS DAT BUS, et SYS ADR BUS sur lesquels les informations circulent en parallèle. De même, il est préférable d'utiliser un bus de données à 16 bits plutôt qu'à 8 bits pour limiter la 12 largeur de la bande passante de ce système principal de communication. La mémoire SRAM permet de stocker les données vidéo relatives aux différentes cellules CELL du module d'affichage MDL avant leur envoi vers les différents microcircuits, ainsi que les données d'autodiagnostic émanant de ces différents microcircuits MCI avant leur envoi vers la platine principale PLAT PRINC. L'accès à cette mémoire SRAM se fait au moyen de l'architecture standard constituée par les bus de mémoire MDL CTL BUS, MDL DAT BUS, et MDL ADR BUS du module MDL. Comme montré à la figure 3, la liaison entre les bus SYS CTL BUS, SYS DAT BUS, et SYS ADR BUS du système principal, les bus MDL CTL BUS, MDL DAT BUS, et MDL ADR BUS de la mémoire du module MDL, et les bus MCO CTL BUS, MCO DAT BUS, et MCO ADR BUS du microcontrôleur, est réalisée par les ensembles 3 ST LOG 1 et 3 ST LOG 2 de portes à de trois états logiques. Plus précisément, ces deux ensembles de portes permettent de connecter les bus SYS CTL BUS, SYS DAT BUS, et SYS ADR BUS du système principal aux bus MDL CTL BUS, MDL DAT BUS, et MDL ADR BUS de la mémoire du module, pendant que ces derniers restent isolés des bus MCO CTL BUS, MCO DAT BUS, et MCO ADR BUS du microcontrôleur, ou de connecter les bus MCO CTL BUS, MCO DAT BUS, et MCO ADR BUS du microcontrôleur aux bus MDL CTL BUS, MDL DAT BUS, et MDL ADR BUS de la mémoire du module, pendant que ces derniers restent isolés des bus SYS CTL BUS, SYS DAT BUS, et SYS ADR BUS du système principal. Il est ainsi possible d'accéder à la mémoire SRAM soit depuis le microcontrôleur MCO du module MDL, soit 13 depuis le processeur d'image de la platine principale PLAT PRINC. Dans le cas d'une pluralité de modules reliés aux mêmes bus du système principal, chaque module individuel doit pouvoir détecter si une commande spécifique ou un paquet de données vidéo, envoyés par la platine principale, lui sont effectivement dédiés. Dans ce but, chaque commande ou paquet des données vidéo, transmis par la platine principale, utilise les bits les plus significatifs du bus principal d'adresses SYS ADR BUS pour identifier le module concerné par cette commande ou ces données. Le décodeur d'adresses DECOD AD situé au niveau du module MDL a justement pour fonction de surveiller constamment les bits les plus significatifs du bus principal d'adresses SYS ADR BUS et de répondre à la réception des bits d'identification du module MDL en lançant l'action appropriée dans le module. Le contrôleur d'accès mémoire DMA CTL a quant à lui 20 pour fonction de faciliter et réguler l'accès à la mémoire SRAM. En fait, l'envoi des données vidéo de la platine principale PLAT PRINC vers le module MDL et le stockage de ces données dans la mémoire SRAM peuvent se faire de 25 plusieurs manières. La voie la plus standard consiste à faire en sorte que la platine principale PLAT PRINC envoie d'abord les données au microcontrôleur MCO, et que ce dernier stocke les données dans la mémoire SRAM. Cependant, cette technique complexifie la programmation 30 du microcontrôleur MCO et rend difficile la combinaison de cette tâche avec la lecture des données de la mémoire SRAM et avec leur envoi en mode série aux différents microcircuits MCI. 14 Une solution plus appropriée, qui est illustrée à la figure 3, consiste à utiliser un contrôleur d'accès mémoire DMA CTL pour permettre à la platine principale PLAT PRINC de commander directement la mémoire SRAM du module MDL sans aucune intervention du microcontrôleur MCO. Pour ce faire, comme indiqué précédemment, les ensembles de portes à trois états logiques 3 ST LOG 1 et 3 ST LOG 1 sont conçus pour pouvoir relier les bus MDL CTL BUS, MDL DAT BUS, et MDL ADR BUS de mémoire du module aux bus SYS CTL BUS, SYS DAT BUS, et SYS ADR BUS du système principal tout en les isolant des bus MCO CTL BUS, MCO DAT BUS, et MCO ADR BUS du microcontrôleur, ce qui permet à la platine principale PLAT PRINC de stocker directement les données vidéo dans les adresses appropriées de la mémoire SRAM. Pour limiter encore le nombre d'opérations que doit exécuter le processeur d'image de la platine principale PLAT PRINC, ce processeur peut aussi envoyer simplement les données vidéo par le bus principal de données SYS DAT BUS en mode "rafale", c'est-à-dire sans envoyer les adresses d'accompagnement à l'exception des bits les plus significatifs permettant d'identifier le module concerné, pendant que le contrôleur DMA CTL du module concerné fournit automatiquement ses propres adresses en utilisant par exemple un système d'auto-incrémentation pour la génération de ces adresses. La figure 4 illustre l'organisation des opérations permettant le chargement, dans le dispositif AFF IM, d'une image émise par le centre de gestion CTR GST. Ces opérations sont les suivantes. 15 41 - Le centre de gestion CTR GST envoie au dispositif AFF IM une commande de chargement d'une image; 42 - Le dispositif AFF IM est supposé accuser réception de cette commande dans un temps imparti; a - Après trois demandes restées sans réponse, le centre de gestion CTR GST passe en mode Alarme et déclenche une intervention sur site pour vérifier ou réparer le dispositif AFF IM; 43 - Après réception de la confirmation par le dispositif AFF IM de réception de l'image : a - le centre CTR GST envoie des données image et des informations concernant l'affichage; b - le centre CTR GST envoie une information de fin de chargement; 44 - Le dispositif AFF IM est supposé accuser réception de l'information de fin de chargement dans un temps imparti; a - Après trois demandes restées sans réponse, le centre de gestion CTR GST passe en mode Alarme et déclenche une intervention sur site pour vérifier ou réparer le dispositif AFF IM; 45 - Après réception de la confirmation par le dispositif AFF IM de réception de l'information de fin de chargement, le centre CTR GST envoie au dispositif AFF IM une commande de lecture de l'image affichée; 46 - Le dispositif AFF IM est supposé accuser réception de la commande de lecture dans un temps imparti; 16 a - Après trois demandes restées sans réponse, le centre de gestion CTR GST passe en mode Alarme et déclenche une intervention sur site pour vérifier ou réparer le dispositif AFF IM; 47 - Le dispositif AFF IM envoie au centre CTR GST les informations relatives à l'affichage et une information de fin d'envoi; 48 - Le centre CTR GST analyse les informations relatives à l'affichage, passe en mode Alarme en cas d'anomalie, et déclenche éventuellement, en fonction de l'anomalie constatée, une intervention sur site pour vérifier ou réparer le dispositif AFF IM; 49 - En l'absence d'anomalie, le centre CTR GST valide la transaction avec le dispositif AFF IM. La figure 5 illustre l'organisation des opérations permettant la vérification, par le centre de gestion CTR GST, de l'état de fonctionnement d'un dispositif AFF IM. Ces opérations sont les suivantes. 51 - Le centre de gestion CTR GST envoie au dispositif AFF IM une commande de vérification de son fonctionnement; 52 - Le dispositif AFF IM est supposé accuser réception de cette commande dans un temps imparti; a - Après trois demandes restées sans réponse, le centre de gestion CTR GST passe en mode Alarme et déclenche une intervention sur site pour vérifier ou réparer le dispositif AFF IM; 17 53 - Après réception de la confirmation par le dispositif AFF IM de réception de la commande, le centre CTR GST envoie une requête de sélection d'une image test spécifique du dispositif AFF IM, par exemple une mire à 50% de blanc; 54 - Le dispositif AFF IM est supposé accuser réception de cette commande dans un temps imparti; a - Après trois demandes restées sans réponse, le centre de gestion CTR GST passe en mode Alarme et déclenche une intervention sur site pour vérifier ou réparer le dispositif AFF IM; 55 - Le dispositif AFF IM stocke les données relatives à l'affichage de l'image test; 56 - Le centre de gestion CTR GST adresse au dispositif AFF IM une requête d'envoi des données stockées; 57 - Le dispositif AFF IM est supposé accuser réception de cette requête dans un temps imparti; a - Après trois demandes restées sans réponse, le centre de gestion CTR GST passe en mode Alarme et déclenche une intervention sur site pour vérifier ou réparer le dispositif AFF IM; 58 - Le dispositif AFF IM envoie au centre CTR GST les informations relatives à l'affichage et une information de fin d'envoi; 59 - Le centre CTR GST analyse les informations relatives à l'affichage, passe en mode Alarme en cas d'anomalie, et déclenche éventuellement, en fonction de l'anomalie constatée, une intervention sur site pour vérifier ou réparer le dispositif AFF IM; 18 60 - En l'absence d'anomalie, le centre CTR GST valide la séquence de scrutation du dispositif AFF IM. Les opérations précédentes, qui se situent à un niveau de hiérarchie supérieur, impliquent l'exécution, à un niveau plus bas, d'autres opérations dont quelques exemples sont donnés ci-après. Un premier exemple concerne l'envoi d'une commande à un module MDL. Chaque action au niveau d'un module d'un dispositif AFF IM est initialisée par une commande envoyée par le processeur d'image de la platine principale PLAT PRINC de ce dispositif. Ce processeur met le code de la commande souhaitée sur le bus principal de données SYS DAT BUS, ainsi que le code d'identification du module MDL concerné sur les bits les plus significatifs du bus principal d'adresses SYS ADR BUS. Le décodeur d'adresse DECOD AD du module MDL auquel la commande est destinée détecte le code correct d'identification du module MDL concerné et envoie une commande d'interruption Interr à son microcontrôleur MCO, qui commute en mode lecture pour lire le code de commande via son bus de données MCO DAT BUS. Le choix de commandes possibles est très vaste et comprend notamment les commandes suivantes initialisation de stockage des données vidéo dans la mémoire SRAM; initialisation de l'envoi des données vidéo vers les microcircuits MCI; initialisation de la fonction d'autodiagnostic et stockage dans la mémoire SRAM des données d'autodiagnostic concernant le vieillissement ou la défectuosité d'une cellule d'affichage CELL; initialisation de l'envoi des données d'autodiagnostic vers la platine principale PLAT PRINC; et initialisation 19 dans les microcircuits MCI d'un cycle de compensation optique permettant de compenser des anomalies ou hétérogénéités d'affichage. Pour éviter tout conflit de données sur les bus SYS CTL BUS, SYS DAT BUS, et SYS ADR BUS du système principal, certaines de ces commandes sont spécifiquement prévues pour un module seulement, comme c'est par exemple l e c a s d e 1 a commande d'envoi des données d'autodiagnostic vers la platine principale. Pour cette raison, il est nécessaire d'assigner un code unique d'identification à chacun des modules MDL. En revanche, d'autres commandes peuvent être globalement utilisées par tous les modules en même temps, comme c'est par exemple le cas de la commande d'envoi des données vidéo vers les microcircuits MCI. En conséquence, le décodeur d'adresse DECOD AD de chaque module MDL devra répondre non seulement au code unique d'identification du module auquel il appartient, mais également au code commun d'identification utilisé pour tous les modules. Un deuxième exemple d'opérations effectuées au niveau de chaque module concerne le stockage des données vidéo dans la mémoire SRAM de ce module. Après réception du code de commande correspondant et du code correct d'identification du module, le bus principal de données SYS DAT BUS de ce module est relié au bus de données correspondant MDL DAT BUS de la mémoire du module sélectionné, et isolé des bus MCO ADR BUS, MCO DAT BUS et MCO CTL BUS du microcontrôleur MCO par les ensembles 3 ST LOG 1 et 3 ST LOG 2 de portes à trois états logiques, placés à cet effet dans un état approprié. Le processeur d'image de la platine principale PLAT PRINC lit alors les données vidéo de sa mémoire de trame, et les envoie en mode rafale ("burst"), via le bus 20 principal de données SYS DAT BUS, vers la mémoire SRAM du module MDL sélectionné. En même temps, le contrôleur DMA CTL du module sélectionné génère automatiquement des adresses correctes pour la mémoire SRAM, en utilisant par exemple un dispositif d'auto-incrémentation. Un troisième exemple d'opérations effectuées au niveau de chaque module concerne l'envoi des données vidéo aux microcircuits MCI de ce module. Après réception du code de commande correspondant et du code commun d'identification utilisé pour tous les modules, les bus MCO ADR BUS, MCO DAT BUS, et MCO CTL BUS du microcontrôleur MCO de chaque module MDL sont reliés aux bus MDL ADR BUS, MDL DAT BUS, et MDL CTL BUS de la mémoire de ce module, et isolés des bus SYS ADR BUS, SYS DAT BUS, et SYS CTL BUS du système principal par les ensembles de portes 3 ST LOG 1 et 3 ST LOG 2 placés à cet effet dans un état approprié. Le microcontrôleur MCO de chaque module MDL lit alors les données vidéo à partir des adresses consécutives de sortie de la mémoire SRAM, et envoie ces données à la chaîne des microcircuits MCI liés à ce module, chaque microcircuit MCI faisant partie très d'un long registre à décalage utilisant une communication série, par exemple un protocole de communication série asynchrone. Une fois que toutes les données vidéo ont été stockées à l'intérieur d e s registres SRG ou BIDIR SRG des microcircuits MCI, l'activation des cellules d'affichage CELL peut commencer. Un quatrième exemple d'opérations effectuées au niveau de chaque module concerne la collecte des données d'autodiagnostic en provenance des microcircuits MCI de ce module. 21 Après réception du code de commande correspondant et du code commun d'identification utilisé pour tous les modules, les bus MCO ADR BUS, MCO DAT BUS, et MCO CTL BUS du microcontrôleur MCO de chaque module sont reliés aux bus MDL ADR BUS, MDL DAT BUS, et MDL CTL BUS de la mémoire de ce module, et isolés des bus SYS ADR BUS, SYS DAT BUS, et SYS CTL BUS du système principal par les ensembles de portes 3 ST LOG 1 et 3 ST LOG 2 placés à cet effet dans un état approprié. En même temps, le microcontrôleur MCO de chaque module envoie une requête d'autodiagnostic à tous les microcircuits MCI de ce module MDL, via une communication série. Chacun de ces microcircuits MCI effectue la mesure de vieillissement de la cellule d'affichage CELL qui lui est associée, et/ou en détecte la défectuosité, et renvoie ces données d'autodiagnostic au microcontrôleur MCO. Pour ce faire, la direction du décalage de la communication série doit cependant être inversée, ce qui rend n é c e s s a i r e l'utilisation d'un registre à décalage bidirectionnel au niveau de chaque microcircuit MCI, comme indiqué ultérieurement. Le microcontrôleur MCO lit alors les données d'autodiagnostic reçues, et les stocke à des adresses appropriées dans la mémoire SRAM. Un cinquième exemple d'opérations effectuées au niveau de chaque module MDL concerne l'envoi des données d'autodiagnostic vers la platine principale PLAT PRINC de ce module. Après réception du code de commande correspondant et du code correct d'identification du module sélectionné, le bus principal de données SYS DAT BUS du dispositif AFF IM est relié au bus de données MDL DAT BUS de la mémoire du module et isolé des bus MCO ADR BUS, MCO DAT BUS, et MCO CTL BUS du microcontrôleur MCO par 22 les ensembles de portes 3 ST LOG 1 et 3 ST LOG 2 placés à cet effet dans un état approprié. Le contrôleur d'accès mémoire DMA CTL du module sélectionné génère automatiquement les adresses correctes pour la mémoire SRAM. Les données d'autodiagnostic sont lues à partir de la mémoire SRAM et envoyées directement, via le bus principal de données SYS DAT BUS, vers la platine principale PLAT PRINC, où ces données subissent un traitement ultérieur. Un sixième exemple d'opérations effectuées au niveau de chaque module MDL concerne le lancement d'un cycle de compensation optique des cellules d'affichage CELL associées aux microcircuits MCI de ce module. Après réception du code de commande correspondant et du code commun d'identification utilisé pour tous les modules, le microcontrôleur MCO de chaque module MDL envoie une commande de compensation optique, via la communication série, à tous les microcircuits MCI de ce module. Ces microcircuits exécutent alors, indépendamment les uns des autres, un cycle de compensation optique, et stockent les données de compensation dans leurs registres internes, cette opération n'impliquant donc aucune communication de données entre les microcircuits MCI et le microcontrôleur MCO. Les figures 6 à 9, sur lesquelles les mêmes références désignent les mêmes composants, illustrent différents modes de réalisation possibles d'un microcircuit MCI. Le microcircuit de la figure 6 est le seul microcircuit illustré qui soit conçu pour ne commander qu'une cellule d'affichage CELL monochrome, par exemple formée d'une seule source de nanotubes de carbone à émission de champ FEN, les microcircuits illustrés aux 23 figures 7 à 9 étant en revanche conçus pour commander une cellule d'affichage CELL couleur, par exemple formée de trois sources de nanotubes de carbone à émission de champ FEN 1, FEN 2, et FEN 3 dont le premier émet une couleur rouge, le second une couleur verte, et le troisième une couleur bleue. Par ailleurs, seul le microcircuit illustré à la figure 9 est conçu pour pouvoir effectuer un autodiagnostic, c'est-à-dire susceptible de délivrer des données d'autodiagnostic qui peuvent être renvoyées du dispositif d'affichage AFF IM vers le centre de gestion CTR GST par la liaison L DIAG (figure 1). La figure 6, qui représente donc le mode de réalisation le plus élémentaire d'un microcircuit MCI, est particulièrement bien adapté à la commande d'une source FEN à cathode électroluminescente du type décrit dans le brevet EP 1 498 931, utilisé en configuration triode et comportant donc une anode, une cathode et une grille. Bien qu'il soit a priori possible de commander un tel composant FEN en modulant sa tension de grille tout en conservant sa cathode et son anode à des potentiels fixes, il est préférable de le commander en contrôlant le potentiel de sa cathode. Ce procédé permet en effet de contrôler de manière très précise la lumière émise par un tel composant FEN en contrôlant le courant circulant sur sa cathode et dont l'intensité est sensiblement proportionnelle à l'intensité de la lumière émise. En outre, ce procédé permet de faire fonctionner l'électronique de mesure du courant de la cathode et de commande du composant FEN au potentiel flottant de la cathode, de sorte que le microcircuit MCI a seulement 24 besoin de gérer la modulation du potentiel de la cathode, qui est très inférieur à la différence de potentiel entre la cathode et la grille. Ce microcircuit MCI élémentaire pourrait également être utilisé pour contrôler le flux lumineux émis par une lampe utilisant la même technologie que le composant FEN à savoir une source froide émissive type nanotubes de carbone et une configuration diode ou triode. Ce système permettrait d'envisager une ligne de 10 production unique de lampes indépendante de la puissance lumineuse du produit fabriqué. Dans les modes de réalisation illustrés, le contrôle de tension de cathode de chaque composant FEN est réalisé par un transistor DMOS de type N à haute tension 15 flottante, référencé DMOS, DMOS 1, DMOS 2 ou DMOS 3. Quand la grille du transistor DMOS, DMOS 1, DMOS 2 ou DMOS 3 est ouverte, le potentiel de drain de ce transistor, et par conséquent le potentiel de cathode du composant FEN, FEN 1, FEN 2 ou FEN 3 correspondant, 20 atteignent automatiquement une valeur pour laquelle le courant de cathode du composant FEN, FEN 1, FEN 2 ou FEN 3 est nul. Pour protéger chaque transistor DMOS, il peut être judicieux de monter une diode Zener (non représentée par 25 souci de lisibilité) en parallèle sur ce transistor de manière à écrêter le potentiel de drain de ce transistor à une valeur maximale donnée, ce qui produit, dans le composant FEN correspondant, un certain courant de fuite qui peut être choisi pour obtenir un rapport prédéterminé 30 de contraste. Quand le pixel ou le sous-pixel constitué par le composant FEN, FEN 1, FEN 2, ou FEN 3 est activé, le courant de cathode de ce composant est mesuré par la 25 chute de tension aux bornes d'une résistance RST connectée en série avec le transistor DMOS, DMOS 1, DMOS 2 ou DMOS 3 correspondant. Ce courant de cathode ainsi mesuré est comparé à une référence interne Voo, et le signal d'erreur amplifié par un amplificateur différentiel AMP DIFF à fort gain est utilisé pour ajuster la tension de grille du transistor DMOS, DMOS 1, DMOS 2 ou DMOS 3. En utilisant ce type de boucle négative d'asservissement, le potentiel de drain du transistor DMOS est automatiquement ajusté d'une manière telle qu'il donne une valeur prédéfinie et très stable du courant de cathode. Quand les caractéristiques électriques du composant FEN changent, par exemple en raison des effets de son vieillissement, la boucle d'asservissement électrique formée par la résistance RST, l'amplificateur différentiel AMP DIFF, et la source de tension de référence Voo entraîne le potentiel de cathode vers le potentiel zéro en augmentant la tension entre la cathode et la grille, afin de compenser la diminution de lumière émise par le composant FEN. Comme exposé précédemment, tous les microcircuits MCI d'un même module MDL sont connectés en série. Plus précisément, le registre à décalage SRG ou BIDIR SRG de chacun des microcircuits MCI d'un même module MDL forme une partie d'un super registre de données qui passe par tous les microcircuits MCI de ce module, les registres à décalages SRG et BIDIR SRG étant simplement connectés les uns aux autres par l'intermédiaire d'amplificateurs-tampons tels que AMP TAMP (figures 6 à 8) ou AMP TAMP 1 et AMP TAMP 2 (figure 9). Les données envoyées par la platine principale PLAT PRINC aux microcircuits MCI de chaque module MDL via 26 le microcontrôleur MCO de ce module, et qui circulent, par exemple selon un protocole de communication série asynchrone, d'un microcircuit MCI au suivant depuis le microcontrôleur MCO jusqu'au dernier microcircuit du module, incluent notamment des données de luminance de chaque pixel ou sous-pixel. Dès que ces données de luminance relatives à une trame d'image sont chargées dans l'ensemble des registres à décalage qui appartiennent aux différents microcircuits MCI d'un même module MDL et qui forment ensemble le super registre à décalage de ce module, le pixel ou les sous-pixels commandés par chaque microcircuit de ce module sont activés. Plusieurs techniques de contrôle de la luminance, c'est-à-dire du niveau de gris, peuvent a priori être utilisées, et notamment la modulation d'amplitude des impulsions, connue sous l'acronyme PAM, la modulation en durée des impulsions, connue sous l'acronyme PWM, ou même une combinaison des deux. Les modes de réalisation illustrés utilisent une modulation de la fraction de temps d'éclairement de chaque pixel ou sous-pixel, qui offre une excellente linéarité de l'échelle de luminance et qui permet d'utiliser des circuits relativement simples. Pour ce faire, le temps est divisé en intervalles de temps successifs de même durée, et chaque composant FEN est activé pour briller avec son intensité lumineuse nominale pendant une fraction réglable de chacun de ces intervalles de temps successifs. Par exemple, pour une image monochrome dont la luminance a une résolution de 8 bits, chaque intervalle de temps correspond à la durée de production de 256 impulsions d'horloge, et chaque pixel peut, pendant 27 chaque intervalle de temps, être activé pendant une fraction de cet intervalle de temps comprise entre zéro et 255/256, la situation étant la même pour chaque sous-pixel d'une image couleur. La quantité d'énergie optique émise par un pixel ou un sous-pixel pendant la durée séparant deux impulsions d'horloge successives définit ainsi une unité élémentaire d'énergie optique correspondant au bit de plus petit poids (noté 1 LSB) du code de luminance sur 8 bits. Bien que le signal d'horloge puisse être généré par chaque microcircuit MCI, ce signal d'horloge est fourni, dans tous les modes de réalisation illustrés, par un circuit de synchronisation HLG 0 qui extrait ce signal d'horloge des impulsions de synchronisation qui sont contenues dans le flux de données circulant dans le super registre à décalage du module MDL concerné, ce qui permet une synchronisation parfaite de l'activation de tous les pixels d'un même module MDL. Chaque microcircuit MCI comprend par ailleurs un registre de luminance, noté LUM RG ou 3 LUM RG, qui est relié au registre à décalage SRG ou BIDIR SRG, et dans lequel sont stockées les données de luminance issues de ce registre à décalage et relatives au microcircuit MCI concerné, dès que les données de luminance pour la trame d'image en cours et pour tous les pixels du module MDL concerné ont été délivrées. La présence de ces registres de luminance LUM RG et 3 LUM RG est particulièrement avantageuse, puisqu'elle permet d'exploiter la donnée de luminance contenue dans chacun de ces registres de luminance pendant que les données de luminance relatives à la trame d'image suivante entrent dans le registre à décalage SRG ou BIDIR SRG, de sorte que la durée totale de chaque trame, 28 qui est typiquement de 20ms, reste disponible et utilisable pour commander les composants FEN. Chaque microcircuit MCI comprend également un compteur LUM CTL ou 3 LUM CTL dans lequel sont transférées, au lancement de chaque nouvelle trame d'image, les données de luminance temporairement stockées dans le registre de luminance LUM RG, et dont le contenu est décrémenté au rythme des impulsions d'horloge délivrées par le circuit de synchronisation HLG O. Ce compteur LUM CTL ou 3 LUM CTL agit par ailleurs, en fonction de son contenu, sur un ou plusieurs commutateurs à semi-conducteurs, tels que SW, et SW 1, SW 2 et SW 3, dont chacun relie sélectivement la grille du transistor DMOS, DMOS 1, DMOS 2 ou DMOS 3 à l'amplificateur AMP DIFF. Plus précisément, le fonctionnement du mode de réalisation le plus élémentaire illustré à la figure 6 est le suivant. Juste avant le lancement d'une nouvelle trame d'image, le compteur LUM CTL reçoit du registre de luminance LUM RG la donnée, par exemple codée sur 8 bits, qui représente la luminance à donner au composant FEN pendant la durée de la prochaine trame, c'est-à-dire la fraction de cette durée pendant laquelle le composant FEN doit être activé. Dès le lancement de cette trame, et aussi longtemps que le contenu de ce compteur LUM CTL reste différent de zéro, le commutateur SW relie la grille du transistor DMOS à l'amplificateur AMP DIFF, de sorte que le composant FEN reste activé par le transistor DMOS. Dès que le contenu du compteur LUM CTL, décrémenté au rythme du signal d'horloge délivré par le circuit 29 HLG 0, atteint la valeur zéro, le commutateur SW change d'état et ouvre la grille du transistor DMOS s'ouvre. Ce fonctionnement assure que l'énergie lumineuse totale émise par le composant FEN pendant une trame est directement proportionnelle à la donnée de luminance contenue dans le registre de luminance LUM RG juste avant le lancement de cette trame. La figure 7 illustre un mode de réalisation plus élaboré d'un microcircuit MCI, qui se distingue du mode de réalisation de la figure 6 par le fait qu'il est conçu pour piloter une cellule d'affichage couleur, par exemple formée de composants FEN 1, FEN 2, et FEN 3 au lieu d'une cellule monochrome. Ce microcircuit MCI plus élaboré pourrait également être utilisé pour contrôler la couleur et le flux lumineux émis par une lampe utilisant la même technologie que le composant FEN à savoir une source froide émissive type nanotubes de carbone et une configuration diode ou triode. Le mode de réalisation illustré à la figure 7, de même que les modes de réalisation des figures 8 et 9, mettent en oeuvre un procédé de commande séquentiel des différents composants FEN 1, FEN 2 et FEN 3, dont chacun est donc commandé, pendant un tiers de la durée de chaque trame, comme est commandé le composant FEN du mode de réalisation de la figure 6. En d'autres termes, les différentes couleurs élémentaires rouge, verte et bleue, du pixel trichrome, qui sont respectivement émises par les composants FEN 1, FEN 2 et FEN 3, sont activées de façon séquentielle. Ce fonctionnement séquentiel permet d'utiliser une résistance RST unique et un amplificateur différentiel 30 AMP DIFF unique pour mesurer et contrôler le courant de cathode de chacun des composants FEN 1, FEN 2 et FEN 3. En revanche, le microcircuit de la figure 7 et des figures suivantes comprend trois transistors DMOS 1, DMOS 2 et DMOS 3 dont chacun pilote un composant FEN 1, FEN 2 et FEN 3 correspondant, et trois commutateurs SW 1, SW 2 et SW 3 dont chacun relie sélectivement la grille de l'un des transistors à l'amplificateur différentiel AMP DIFF. Par ailleurs, le registre de luminance LUM RG monochrome de la figure 6 est remplacé par un registre de luminance 3 LUM RG qui est successivement chargé par les trois données de luminance respectivement relatives aux trois sous-pixels à afficher. De même, le compteur LUM CTL de la figure 6 est remplacé par un compteur 3 LUM CTL, qui est successivement chargé par ces trois données de luminance. Pendant le premier tiers de la durée d'une trame, la valeur de la première donnée de luminance est chargée dans le compteur 3 LUM CTL et décrémentée au rythme du signal d'horloge fourni par le circuit de synchronisation HLG 0, le commutateur SW 1 étant commandé en conséquence par le compteur 3 LUM CTL pendant que les commutateurs SW 2 et SW 3 placent les transistors DMOS 2 et DMOS 3 en état d'inactivité. Pendant le deuxième tiers de la durée d'une trame, la valeur de la deuxième donnée de luminance est chargée dans le compteur 3 LUM CTL et décrémentée au rythme du signal d'horloge fourni par le circuit de synchronisation HLG 0, le commutateur SW 2 étant commandé en conséquence par le compteur 3 LUM CTL pendant que les commutateurs SW 1 et SW 3 placent les transistors DMOS 1 et DMOS 3 en état d'inactivité. 31 De même, pendant le troisième tiers de la durée d'une trame, la valeur de la troisième donnée de luminance est chargée dans le compteur 3 LUM CTL et décrémentée au rythme du signal d'horloge fourni par le circuit de synchronisation HLG 0, le commutateur SW 3 étant commandé en conséquence par le compteur 3 LUM CTL pendant que les commutateurs SW 1 et SW 2 placent les transistors DMOS 1 et DMOS 2 en état d'inactivité. La figure 8 illustre un mode de réalisation plus élaboré d'un microcircuit MCI, qui se distingue du mode de réalisation de la figure 7 par le fait qu'il est doté d'une boucle d'asservissement optique, également présente sur le mode de réalisation de la figure 9. En plus du contrôle de la luminosité et de la colorimétrie, ce microcircuit MCI plus élaboré pourrait également contrôler le vieillissement et/ou la défectuosité d'une lampe utilisant la même technologie que le composant FEN à savoir une source froide émissive type nanotubes de carbone et une configuration diode ou triode,. Cette boucle d'asservissement optique pourrait également s'appliquer pour lampe utilisant une source monochromatique. E n effet, bien que la boucle d'asservissement électrique utilisant la mesure du courant de cathode de chaque composant FEN fournisse un contrôle stable et précis de l'intensité de lumière émise par ce composant FEN, une boucle d'asservissement optique utilisant une mesure directe du rendement optique de ce composant FEN permet d'améliorer encore sensiblement les performances du dispositif. Le principe de la boucle d'asservissement utilisée dans les modes de réalisation illustrés aux figures 8 et 32 9 consiste à faire en sorte que l'énergie optique émise par chaque composant FEN tel que FEN 1, FEN 2 et FEN 3 pendant la durée allouée au bit de poids le plus faible (1 LSB) de la donnée de luminance, c'est-à-dire pendant le temps séparant deux impulsions successives du signal d'horloge délivré par le circuit HLG 0, corresponde exactement à un quantum prédéfini d'énergie optique. Pour ce faire, chaque composant FEN est conçu pour pouvoir, au moins à l'état neuf ou pleinement opérationnel, émettre ce quantum d'énergie optique pendant un temps inférieur à celui qui sépare deux impulsions du signal d'horloge, c'est-à-dire pendant un temps inférieur à la durée du 1 LSB du signal de luminance, et chaque composant FEN, au moins à l'état neuf ou pleinement opérationnel, est commandé pour n'être éclairé que pendant la fraction de la durée de chaque 1 LSB du signal de luminance qui est nécessaire pour permettre à ce composant d'émettre le quantum prédéfini d'énergie optique. La boucle optique, qui permet de compenser le vieillissement et les dispersions de performance des différents composants FEN, comprend au moins, pour chaque microcircuit MCI, un photo-détecteur PHOT tel qu'une photodiode ou un phototransistor, une source de tension de référence V10r un commutateur SW 0 à semi-conducteurs, un condensateur CDS, un comparateur CMP, et un circuit logique LOG. De façon très schématique, le fonctionnement de la boucle d'asservissement optique, par exemple utilisée pour contrôler le fonctionnement du composant FEN 1, est le suivant. 33 Avant toute opération de cette boucle, le condensateur CDS est chargé à la tension de référence Vio par la fermeture transitoire du commutateur SW O. Le photo-détecteur PHOT est monté sur le module MDL de manière à récupérer une partie de la lumière émise par le composant FEN 1 à réguler, et par exemple disposé pour recevoir le rayonnement émis vers l'arrière du dispositif AFF IM à l'endroit où le microcircuit MCI est fixé. Le courant produit par le photo-détecteur PHOT, qui est directement proportionnel à l'intensité de lumière émise, décharge le condensateur CDS préalablement chargé à la tension fixe de référence V10. L'entrée du comparateur CMP est reliée à la borne commune au photo-détecteur PHOT et au condensateur CDS, de sorte que la sortie du comparateur CMP change d'état lorsque le condensateur CDS est complètement déchargé. Aussi longtemps que le condensateur CDS n'est pas déchargé, le composant FEN 1 est activé, au moins pour autant qu'il doive l'être conformément à la valeur du signal de luminance en cours de lecture. Dès que le condensateur CDS est totalement déchargé, le changement d'état de la sortie du comparateur CMP peut être exploité par le circuit logique LOG pour interrompre immédiatement l'activation du composant FEN 1, avant même la fin de la durée du 1 LSB du signal de luminance en cours de lecture. Ainsi, plus la lumiere emise par le composant FEN 1 est intense, plus la décharge du condensateur CDS est rapide, et plus la désactivation de ce composant est précoce. Grâce à ce type de modulation de durée, la quantité d'énergie émise par le composant FEN 1 pendant la durée de chaque 1 LSB du signal de luminance est fixe 34 et indépendante de l'efficacité de ce composant ou des effets de son vieillissement. En réalité, les modes de réalisation illustrés aux figures 8 et 9 ne permettent d'exploiter directement le signal de sortie du comparateur CMP pour contrôler l'instant de désactivation des composants FEN 1 à FEN 3. En effet, comme le photo-détecteur PHOT récupère non seulement la lumière émise à tour de rôle par les composants FEN 1 à FEN 3 mais aussi la lumière ambiante, il n'est pas souhaitable que la compensation optique utilise une valeur d'intensité lumineuse acquise en temps réel, ce qui conduirait à un risque élevé de commande incorrecte de la luminance de chaque composant FEN. Pour éviter ce phénomène indésirable, il convient d'appliquer la compensation optique en utilisant une mesure d'intensité lumineuse acquise en l'absence de perturbation par la lumière ambiante, par exemple la nuit, le résultat de cette mesure étant mémorisé pour être ultérieurement exploitable à tout moment. A cette fin, les microcircuits illustrés aux figures 8 et 9 comprennent un décodeur DCOD, un compteur-registre 3 PWM, et une horloge HLG 1 à fréquence élevée, dont la fréquence est par exemple au moins 8 ou 16 fois supérieure à celle du signal d'horloge délivré par le circuit de synchronisation HLG O. Le décodeur DCOD a pour fonction de produire un signal de mise à jour MAJ en réponse à la détection d'un code inséré dans le flux de données traversant le super registre à décalage de chaque module MDL et requérant la mise à jour de la valeur du quantum d'énergie optique. En effet, comme cette mise à jour n'est réalisée qu'à la demande et par exemple une fois par nuit, le microcircuit MCI doit être informé de la nécessité d'effectuer cette 35 mise à jour. Ainsi, quand le code assigné à cette opération est détecté par le décodeur DCOD, ce dernier déclenche un cycle de mise à jour du quantum d'énergie optique. Le compteur-registre 3 PWM a pour fonction de compter et de mémoriser, sous la forme d'un nombre d'impulsions de l'horloge HLG 1 à haute fréquence, la durée d'émission du quantum d'énergie optique pour chacun des composants FEN 1, FEN 2, et FEN 3, le compteur- registre 3 PWM devant donc mémoriser trois valeurs. En effet, comme l'efficacité optique de chacun des composants FEN 1, FEN 2, et FEN 3 n'est pas nécessairement la même que celle des deux autres composants, il convient de mémoriser la durée d'émission du quantum d'énergie optique pour chacun de ces composants. Au lancement d'un cycle de mise à jour du quantum d'énergie optique par le décodeur DCOD, le compteur-registre 3 PWM reçoit un signal RAZ de remise à zéro qui efface les valeurs précédemment mémorisées dans ce compteur-registre, et le condensateur CDS est chargé au potentiel V10 par fermeture transitoire du commutateur SW O. Puis, le composant FEN 1 est activé à l'apparition 25 d'une impulsion du signal d'horloge issu du circuit de synchronisation HLG O. La lumière émise par le composant FEN 1 excite le photo-détecteur PHOT, qui décharge le condensateur CDS, pendant que les impulsions d'horloge à fréquence élevée 30 délivrées par l'horloge HLG 1 depuis le déclenchement du composant FEN 1 sont comptées et mémorisées dans le compteur-registre 3 PWM. 36 Lorsque le condensateur CDS est totalement déchargé, le comparateur CMP change d'état et envoie au compteur-registre 3 PWM un signal Stop qui interrompt le comptage des impulsions de l'horloge HLG 1 et commande la mémorisation des impulsions comptées dans ce compteur-registre. Le nombre d'impulsions de l'horloge HLG 1 mémorisé dans le compteur-registre 3 PWM représente alors la durée exacte, mesurée en nombre d'impulsions de l'horloge HLG 1, de l'émission par le composant FEN 1 d'un quantum d'énergie optique représentant 1 LSB de toute donnée de luminance ultérieurement adressée à ce composant. Le condensateur CDS est alors à nouveau chargé au potentiel V10 par fermeture transitoire du commutateur SW 0 et, à l'apparition de l'impulsion suivante du signal d'horloge issu du circuit de synchronisation HLG 0, le composant FEN 2 est activé. Comme précédemment avec le composant FEN 1, la lumière émise par le composant FEN 2 excite le photo- détecteur PHOT, qui décharge le condensateur CDS, pendant que les impulsions d'horloge à fréquence élevée délivrées par l'horloge HLG 1 depuis le déclenchement du composant FEN 2 sont comptées et mémorisées dans le compteur-registre 3 PWM. Le processus précédemment décrit se poursuit ainsi de façon séquentielle jusqu'à ce que le compteur-registre 3 PWM ait mémorisé la durée exacte, mesurée en nombre impulsions de l'horloge HLG 1, de l'émission d'un quantum d'énergie optique par chacun des composants FEN 1, FEN 2 et FEN 3. Les informations contenues dans le compteur-registre 3 PWM peuvent alors être utilisées, jusqu'à leur mise à 37 jour ultérieure, pour assurer la compensation optique des composants FEN 1 à FEN 3. Pour ce faire, le compteur-registre 3 PWM reçoit, à l'apparition de chaque impulsion d'horloge délivrée par le circuit de synchronisation HLG 0, un signal Rech de recharge qui a pour effet de recharger, dans le compteur interne de ce compteur-registre 3 PWM, le nombre d'impulsions d'horloge HLG 1 mémorisé dans le premier registre interne du compteur-registre 3 PWM et représentatif de la durée d'émission d'un quantum d'énergie optique par le composant FEN 1. Le nombre chargé dans ce compteur interne est alors décrémenté à la fréquence de l'horloge rapide HLG 1 par les impulsions issues de cette horloge. Lorsque le nombre chargé dans le compteur interne atteint zéro, le compteur-registre 3 PWM délivre au circuit logique LOG un signal qui a pour effet de provoquer la désactivation du composant FEN 1 par ce circuit logique LOG. Au début du deuxième tiers de la période de trame, le nombre d'impulsions d'horloge HLG 1 mémorisé dans le deuxième registre interne du compteur-registre 3 PWM et représentatif de la durée d'émission d'un quantum d'énergie optique par le composant FEN 2 est chargé dans le compteur interne de ce compteur-registre 3 PWM. Le nouveau nombre chargé dans ce compteur interne est alors décrémenté à la fréquence de l'horloge rapide HLG 1 par les impulsions issues de cette horloge, et le processus précédemment décrit se poursuit séquentiellement pour les composants FEN 2 et FEN 3 comme pour le composant FEN 1. Le procédé précédemment décrit fait implicitement l'hypothèse que les photo-détecteurs PHOT des différents 38 microcircuits MCI ont exactement les mêmes caractéristiques de fonctionnement, et que le couplage optique entre le photo-détecteur et chacun des composants FEN 1, FEN 2 et FEN 3 est le même pour tous les photo- détecteurs et pour tous les composants FEN. Dans la mesure où cette hypothèse peut ne pas être spontanément vérifiée, il est judicieux de procéder à un cycle de calibration en usine pour corriger tout écart. La correction des éventuels écarts pourra par exemple être obtenue en utilisant, dans chaque microcircuit MCI, un registre non-volatile et un convertisseur numérique-analogique (non représentés aux dessins), le convertisseur ayant pour fonction de délivrer, en tant que tension de référence V10 de la boucle d'asservissement et pour chaque composant FEN, une tension définie par une valeur mémorisée dans le registre et obtenue par calibration en usine au moyen d'une référence de tension externe et unique, utilisée pour tous les microcircuits MCI. La figure 9 illustre un mode de réalisation encore plus élaboré d'un microcircuit MCI, qui se distingue des modes de réalisation des figures 6 à 8 par le fait qu'il est doté de moyens d'autodiagnostic et d'un registre à décalage bidirectionnel BIDIR SRG, associé à deux amplificateurs-tampons AMP TAMP 1 et AMP TAMP 2. Ce microcircuit MCI encore plus élaboré pourrait également être utilisé pour informer une gestion centralisée d'un problème de perte de flux lumineux ou d'une défectuosité d'une lampe utilisant la même technologie que le composant FEN à savoir une source froide émissive type nanotubes de carbone et une configuration diode ou triode. 39 La fonction d'autodiagnostic implique en effet que chaque microcircuit MCI soit capable de renvoyer au centre de gestion CTR GST des informations concernant le vieillissement, la dégradation, et éventuellement la défectuosité du pixel ou des sous-pixels commandés par ce microcircuit, de sorte que le centre de gestion puisse décider des mesures à prendre en cas d'anomalie, par exemple le remplacement d'un module d'affichage MDL. La dégradation d'un composant FEN peut être détectée et évaluée en mesurant le potentiel de drain du transistor DMOS qui commande la cathode de ce composant. Comme expliqué précédemment, la boucle d'asservissement électrique utilisant la référence de tension Voo et l'amplificateur différentiel AMP DIFF permet de contrôler le courant de cathode de chaque composant FEN à une valeur constante indépendante de l'efficacité de ce composant. Cependant, en cas de dégradation d'un composant FEN, le transistor DMOS associé à ce composant devra contrôler la tension de cathode en augmentant la différence de potentiel entre la cathode et la grille afin de conserver un courant de cathode constant. Par conséquent, la mesure du potentiel de drain du transistor DMOS est un très bon indicateur du degré de dégradation du composant FEN : une diminution significative du potentiel du drain du transistor DMOS quand le composant FEN est activé indique qu'une dégradation importante de ce composant s'est produite. Dans la mesure où le drain du transistor DMOS est un noeud à haute tension, la mesure du potentiel de drain de ce transistor est par exemple réalisée au moyen d'un pont résistif diviseur tel que P 1, P 2, et P 3. Naturellement, le phénomène peut-être plus grave. A un certain moment, la dégradation du composant FEN peut 40 atteindre un niveau tel que le potentiel de drain du transistor DMOS devrait être en dessous du potentiel zéro pour maintenir un courant de cathode constant. Comme cette condition ne peut être réalisée, la boucle d'asservissement ne peut plus fonctionner correctement, et le courant de cathode du composant FEN chute. Bien que ce phénomène puisse être partiellement compensé par la boucle d'asservissement optique, l'aggravation de la dégradation du composant FEN peut être telle que ce composant ne peut plus émettre le quantum prédéfini d'énergie optique pendant le temps alloué à son activation pendant chaque LSB de la donnée de luminance. La prévention de cette situation peut être assurée en vérifiant que le courant traversant la cathode de chaque composant FEN est supérieur à zéro, et donc que la chute de tension à travers la résistance de mesure RST dépasse une limite inférieure prédéterminée. Lorsque cette chute de tension devient inférieure à 20 cette limite, le remplacement du composant FEN ou du module MDL concerné est indispensable. La surveillance de la chute de tension dans la résistance RST permet également de détecter une situation de destruction ou d'inactivité soudaine d'un composant 25 FEN, résultant par exemple d'un mauvais contact ou de la rupture de son ampoule. En conclusion, la dégradation et l'éventuelle destruction d'un ou plusieurs des composants FEN 1, FEN 2 ou FEN 3 peuvent être détectées efficacement en mesurant 30 le potentiel de drain du transistor DMOS et la chute de tension à travers la résistance de mesure RST. A la place du décodeur DCOD utilisé dans le microcircuit MCI de la figure 8, le microcircuit MCI de 41 la figure 9 utilise un décodeur DCOD 2 plus évolué et capable de détecter, dans le flux de données traversant le super registre à décalage du module MDL, non seulement le code requérant la mise à jour de la compensation optique et à réception duquel ce décodeur délivre un signal MAJ, mais aussi un code requérant l'envoi de données d'autodiagnostic. En réponse à la détection du code requérant l'envoi de ces données d'autodiagnostic, le décodeur DCOD 2 délivre un signal Diag qui inverse le sens du flux des données circulant dans le registre BIDIR SRG et qui provoque la préparation et l'envoi vers le microcontrôleur MCO des données d'autodiagnostic relatives au microcircuit MCI. L'inversion du sens de circulation des données dans le registre BIDIR SRG implique l'activation d'un des amplificateurs-tampons AMP TAMP 1 et AMP TAMP 2 et la désactivation de l'autre amplificateur-tampon, c'est-à-dire son passage dans un état de haute impédance. L'élaboration des données d'autodiagnostic est réalisée au moyen d'un multiplexeur analogique MUX, d'un convertisseur analogique-numérique CAN, et d'un registre intermédiaire DIAG RG. Le multiplexeur MUX a pour fonction d'envoyer séquentiellement vers le convertisseur CAN les signaux analogiques de tension traduisant l'état de fonctionnement du microcircuit MCI, c'est-à-dire la tension aux bornes de la résistance de mesure RST et les potentiels de drain des différents transistors DMOS 1, DMOS 2 et DMSO 3. Ces signaux, convertis en données numériques d'autodiagnostic par le convertisseur CAN, sont transitoirement stockés dans le registre DIAG RG avant 42 d'être injectés dans le registre BIDIR SRG à destination finale du centre de gestion CTR GST, via le microcontrôleur MCO du module MDL concerné et via la platine principale PLAT PRINC du dispositif AFF IM. Une fois parvenues au centre de gestion CTR GST, les données d'autodiagnostic sont analysées pour détecter toute anomalie et prendre toute mesure correctrice adéquate si nécessaire. Comme tous les microcircuits MCI d'un même module MDL font partie du super registre à décalage du module, les données d'autodiagnostic sont expédiées par les différents microcircuits, à la suite les unes des autres, dans une même opération d'ensemble. La fonction d'autodiagnostic étant complètement indépendante de la boucle d'asservissement optique, elle peut être appliquée sur un microcircuit MCI commandant une cellule d'affichage CELL monochrome à un seul composant FEN, ou à une cellule d'affichage couleur utilisant trois composants FEN. En conséquence, la description relative à l'autodiagnostic, donnée ci-dessus pour un microcircuit MCI à cellule couleur et doté d'une boucle d'asservissement optique s'applique également à un microcircuit à cellule monochrome ou couleur, dépourvu de boucle d'asservissement optique. REVENDICATIONS. 1. Dispositif d'affichage d'images commandé à distance, comprenant au moins un module d'affichage (MDL) incluant une pluralité de cellules d'affichage (CELL) et une pluralité de microcircuits électroniques de commande (MCI) dont chacun est conçu pour commander au moins une cellule d'affichage qui lui est associée, chaque microcircuit commandant chaque cellule associée (CELL) en réponse à la détection, par ce microcircuit (MCI), de données de commande destinées à ladite cellule associée et appartenant à un ensemble de données de commande reçues par le module d'affichage (MDL), caractérisé en ce que le module d'affichage (MDL) comprend des moyens (MCO) conçus pour transmettre à la pluralité de microcircuits (MCI) l'ensemble de données de commande sous forme d'un flux série de données de commande, en ce que chaque microcircuit (MCI) comprend un registre à décalage (SRG, BIDIR SRG) conçu pour recevoir le flux série de données de commande, et en ce que les registres à décalage (SRG, BIDIR SRG) des microcircuits (MCI) dudit module d'affichage (MDL) sont reliés en série les uns aux autres pour former un super registre à décalage sélectivement traversé par le flux série de données de commande relatif audit module d'affichage (MDL). 2. Dispositif d'affichage suivant la revendication 1, caractérisé en ce que chaque microcircuit (MCI) comporte des moyens de mémoire dédiés (LUM RG, 3 LUM RG) conçus pour stocker les données de commande contenues dans le flux série de données de commande et relatives à chaque cellule (CELL) associée à ce microcircuit. 44 3. Dispositif d'affichage suivant l'une quelconque des revendications précédentes, caractérisé en ce que chaque microcircuit (MCI) comporte des moyens de surveillance de fonctionnement (RST, P 1, P 2, P 3) délivrant des données d'autodiagnostic. 4. Dispositif d'affichage suivant la revendication 3, caractérisé en ce que le registre à décalage (BIDIR SRG) de chaque microcircuit (MCI) du module (MDL) est conçu pour permettre sélectivement une circulation de données dans l'un quelconque de deux sens différents, et en ce que ce registre à décalage (BIDIR SRG) est sélectivement commandé pour émettre un flux série de données d'autodiagnostic en sens inverse du flux série de données de commande. 5. Dispositif d'affichage suivant l'une quelconque des revendications précédentes, caractérisé en ce que chaque microcircuit (MCI) comprend des moyens d'asservissement électrique (Voo, AMP D I FF, RST) de chaque cellule (CELL) associée à ce microcircuit (MCI). 6. Dispositif d'affichage suivant l'une quelconque des revendications précédentes, caractérisé en ce que chaque microcircuit (MCI) comprend des moyens d'asservissement optique (V10r SW 0, CDS, PHOT, CMP) de chaque cellule (CELL) associée à ce microcircuit (MCI). 7. Dispositif d'affichage suivant l'une quelconque des revendications précédentes, caractérisé en ce qu'une seule cellule d'affichage (CELL) est associée à chaque microcircuit (MCI). 8. Dispositif d'affichage suivant l'une quelconque des revendications précédentes combinée à la revendication 3, caractérisé en ce que chaque cellule d'affichage (CELL) comprend au moins un composant à émission de champ (FEN, FEN 1) doté d'une cathode, et en 45 ce que les moyens de surveillance de fonctionnement comprennent au moins des moyens de mesure (RST, MUX, CAN) conçus pour mesurer le courant de cathode de ce composant à émission de champ (FEN, FEN 1). 9. Dispositif d'affichage suivant l'une quelconque des revendications précédentes combinée à la revendication 3, caractérisé en ce que chaque cellule d'affichage (CELL) comprend au moins un composant à émission de champ (FEN, FEN 1) doté d'une cathode, et en ce que les moyens de surveillance de fonctionnement comprennent au moins des moyens de mesure (P 1 à p 3, MUX, CAN) conçus pour mesurer le potentiel de cathode de ce composant à émission de champ (FEN, FEN 1). 10. Dispositif d'affichage suivant l'une quelconque des revendications précédentes combinée à la revendication 5, caractérisé en ce que chaque cellule d'affichage (CELL) comprend au moins un composant à émission de champ (FEN, FEN 1) doté d'une cathode, et en ce que les moyens d'asservissement électrique (Voo, AMP DIFF, RST) de cette cellule (CELL) comprennent des moyens pour asservir à une valeur fixe le courant de cathode de ce composant à émission de champ (FEN, FEN 1). 11. Dispositif d'affichage suivant l'une quelconque des revendications précédentes, caractérisé en ce que chaque cellule d'affichage (CELL) comprend au moins un composant luminescent (FEN, FEN 1), et en ce que chaque microcircuit (MCI) comprend un transistor (DMOS, DMOS 1 à DMOS 3) conçu pour commander un composant luminescent correspondant (FEN, FEN 1) de chaque cellule d'affichage associée (CELL) en fonction de données de commande de luminance représentatives, pour chaque image affichée, d'une durée ajustable d'activation de ce transistor 46 (DMOS, DMOS 1 à DMOS 3) pendant un intervalle de temps prédéterminé. 12. Dispositif d'affichage suivant les revendications 6 et 11, caractérisé en ce que les moyens d'asservissement optique (V10r SW 0, CDS, PHOT, CMP) de chaque cellule (CELL) associée à un microcircuit (MCI) comprennent des moyens de mesure photométriques (Vio, CDS, PHOT, CMP) conçus pour comparer à un quantum d'énergie prédéterminé l'énergie optique émise par ledit composant luminescent (FEN, FEN 1) pendant une fraction de la durée ajustable d'activation, et des moyens de commutation (LOG, SW 1 à SW 3) pour désactiver ledit transistor (DMOS, DMOS 1 à DMOS 3) après l'émission dudit quantum d'énergie par le composant luminescent. 13. Dispositif d'affichage suivant l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend une pluralité de modules d'affichage (MDL) juxtaposés et identiques. 14. Dispositif d'affichage suivant la revendication 13, caractérisé en ce qu'il comprend une platine principale (PLAT PRINC) dotée de moyens de transmission à distance, éventuellement par satellite, et en ce que cette platine principale (PLAT PRINC) est reliée à chaque module (MDL) par un système principal de bus de données (SYS ADR BUS, SYS DAT BUS, SYS CTL BUS). 15. Dispositif d'affichage suivant la revendication 14, caractérisé en ce que lesdits moyens (MCO) conçus pour transmettre un ensemble de données de commande à la pluralité de microcircuits (MCI) comprennent un microcontrôleur (MCO), en ce que chaque module (MDL) comprend, outre le microcontrôleur, une mémoire (SRAM), un contrôleur d'accès mémoire (DMA CTL), deux ensembles (3 ST LOG 1 et 3 ST LOG 2) de portes logiques, et des bus 47 reliés au système principal de bus de données (SYS ADR BUS, SYS DAT BUS, SYS CTL BUS), et en ce que le contrôleur d'accès mémoire et les ensembles de portes logiques sont conçus pour offrir sélectivement, à la platine principale (PLAT PRINC) ou au microcontrôleur (MCO), un accès direct à la mémoire (SRAM).