Brevet FR2955701A1 — publié le 20110729

B9932FR - 09-GR3-341-348 1 STRUCTURE COMPACTE DE CAPTEUR D'IMAGE Domaine de l'invention La présente invention concerne un capteur d'image et un procédé de formation d'un capteur d'image et en particulier un capteur d'image comprenant un réseau de pixels. Exposé de l'art antérieur Des capteurs d'image monolithiques comprennent des photodiodes et des transistors formés dans un substrat de silicium. Plus particulièrement, ces capteurs d'image comprennent un réseau de pixels dont chacun comprend une photodiode pincée couplée à un noeud de lecture par un transistor de transfert. La charge cumulée par la photodiode pendant une période d'intégration peut être transférée vers le noeud de lecture par le transistor de transfert. La lecture de la tension stockée sur le noeud de lec- ture est réalisée en utilisant un circuit de lecture, comprenant généralement un transistor à source suiveuse ayant sa grille couplée au noeud de lecture. En outre, un transistor de remise à zéro est également prévu et est couplé au noeud de lecture, permettant à la tension du noeud de lecture d'être réinitialisée après chaque lecture. Pour réduire le nombre de composants, le circuit de lecture est souvent partagé par plus d'une photodiode. B9932FR - 09-GR3-341-348 2 La sensibilité du capteur d'image est dans une certaine mesure déterminée par la surface active dans laquelle des photons peuvent être capturés et convertis en charge électrique. Ainsi, pour augmenter la sensibilité du capteur d'image, une option serait d'augmenter la dimension de la surface active de chaque pixel. Toutefois, il serait difficile de faire cela sans augmenter la dimension totale du capteur d'image. Résumé Des modes de réalisation de la présente invention 10 visent à traiter au moins partiellement un ou plusieurs des problèmes de l'art antérieur. Selon un aspect de la présente invention il est prévu un capteur d'image comprenant : une pluralité de zones de pixel délimitées par les tranchées d'isolement, chaque zone de pixel 15 comprenant une photodiode ; une grille de transfert associée à chacune des zones de pixel et agencée pour transférer une charge à partir de la photodiode vers un noeud de lecture ; et un circuit de lecture pour lire la tension sur au moins un des noeuds de lecture, le circuit de lecture comprenant une 20 pluralité de transistors dont au moins un est disposé au moins partiellement au dessus d'une zone de pixel de la pluralité de zones de pixel. Selon un mode de réalisation, ledit au moins un transistor est un transistor MOS ayant une source et un drain 25 formés dans la zone de pixel, et un empilement de grille recouvrant au moins partiellement la zone de pixel. Selon un mode de réalisation, ledit au moins un transistor est formé dans un caisson dopé formé dans la zone de pixel. 30 Selon un mode de réalisation, les tranchées d'isolement délimitant les zones de pixel sont des tranchées d'isolement profondes, DTI, et ledit au moins un transistor a une région de canal délimitée d'au moins un côté par un isolement à tranchée peu profonde, STI. B9932FR - 09-GR3-341-348 3 Selon un mode de réalisation, les zones de pixel sont formées dans une tranche de silicium et ledit au moins un transistor formé au moins partiellement au dessus d'une zone de pixel est formé d'un premier côté de la tranche de silicium et le capteur d'image est agencé pour être éclairé d'un second côté du substrat de silicium opposé au premier côté. Selon un mode de réalisation, ledit au moins un transistor comprend : un transistor à source suiveuse formé au moins partiellement au dessus d'une première des zones de pixel et comportant une borne de commande couplée au noeud de lecture, l'une de ses bornes de courant principales étant couplée à une ligne de colonne ; et un transistor de remise à zéro formé au moins partiellement au dessus d'une seconde zone de pixel adjacente à la première zone de pixel, le transistor de remise à zéro étant couplé entre le noeud de lecture et un niveau de tension de réinitialisation. Selon un mode de réalisation, le circuit de lecture comprend un noeud de lecture couplé aux photodiodes de la paire de zones de pixel, et au moins partiellement au dessus d'une des deux zones de pixel est formé un transistor à source suiveuse, et au moins partiellement au dessus de l'autre des deux zones de pixel est formé le transistor de remise à zéro. Selon un mode de réalisation, ledit au moins un transistor comprend en outre : un transistor de lecture formé au moins partiellement au dessus d'une troisième zone de pixel adjacente à la première ou seconde zone de pixel, le transistor de lecture étant couplé entre le transistor à source suiveuse et une ligne de colonne. Selon un mode de réalisation, le circuit de lecture comprend une zone de lecture couplée à quatre des zones de pixel, le transistor à source suiveuse étant formé au moins partiellement au dessus de la première zone de pixel, le transistor de remise à zéro étant formé au moins partiellement au dessus de la deuxième zone de pixel, le transistor de lecture étant formé au moins partiellement au dessus de la troisième B9932FR - 09-GR3-341-348 4 zone de pixel et un deuxième des transistors à source suiveuse étant formé au dessus de la quatrième zone de pixel. Selon un mode de réalisation, la grille de transfert comprend un empilement de grille formé sur un bord de la 5 photodiode. Selon un mode de réalisation, la grille de transfert comprend une colonne formée dans une ouverture dans la tranchée d'isolement délimitant chaque zone de pixel, un noeud de lecture étant également formé dans l'ouverture, de façon adjacente à la 10 colonne. Selon un mode de réalisation, au dessus d'au moins une des zones de pixel est formée une plaque réfléchissante agencée pour réfléchir la lumière non absorbée dans la zone de pixel. Selon un autre aspect de la présente invention il est 15 prévu un dispositif électronique comprenant le capteur d'image ci-dessus. Selon un autre aspect de la présente invention il est prévu un procédé de fabrication d'un capteur d'image comprenant : former dans une tranche de silicium des tranchées 20 d'isolement délimitant une pluralité de zones de pixel ; former une photodiode dans chaque zone de pixel ; former une grille de transfert en association avec chacune des zones de pixel et disposée pour transférer des charges à partir de la photodiode vers un noeud de lecture ; et former au moins un transistor au 25 moins partiellement au dessus d'une zone de pixel de la pluralité de zones de pixel, ledit au moins un transistor formant un circuit de lecture pour lire la tension sur l'un des noeuds de lecture. Brève description des dessins 30 Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : Les figures 1 et 2 représentent schématiquement des 35 exemples de circuit de pixel d'un capteur d'image ; B9932FR - 09-GR3-341-348 la figure 3 représente en vue de dessus une partie d'un capteur d'image selon un exemple ; la figure 4A représente en vue de dessus une partie d'un capteur d'image selon un mode de réalisation de la présente 5 invention ; les figures 4B et 4C sont des vues en coupe du capteur d'image de la figure 4A ; la figure 5A représente, en vue de dessus, une partie d'un capteur d'image selon un autre mode de réalisation de la 10 présente invention ; la figure 5B est une vue en coupe du capteur d'image de la figure 5A ; la figure 6 représente schématiquement un circuit de pixel selon un autre exemple ; 15 la figure 7A représente, en vue de dessus, une partie d'un capteur d'image selon un autre mode de réalisation de la présente invention ; la figure 7B est une vue en coupe du capteur d'image de la figure 7A ; la figure 8 représente schématiquement un circuit de pixel selon encore un autre exemple ; la figure 9A représente en vue de dessus une partie d'un capteur d'image selon un autre mode de réalisation de la présente invention ; la figure 9B est une vue en coupe du capteur d'image de la figure 9A ; et la figure 10 représente schématiquement un dispositif de capture d'image selon un mode de réalisation de la présente invention. Dans les diverses figures, de mêmes caractéristiques sont désignées par de mêmes références. Description détaillée Les figures 1 et 2 représentent des exemples de circuits de pixel dits 2T et 1T75, respectivement. 20 25 30 B9932FR - 09-GR3-341-348 6 Le circuit de pixel 100 de la figure 1 comprend deux photodiodes pincées 102 et 104 dont chacune est couplée à un noeud de lecture (SN) 106 par un transistor de transfert respectif 108, 110. Les transistors 108, 110 sont par exemple des transistors MOS recevant sur leurs grilles des tensions de transfert TGO et TG1. Le noeud de lecture 106 est en outre couplé à un circuit de lecture. En particulier le noeud de lecture est couplé, d'une part, à la grille d'un transistor à source suiveuse 112 qui a son drain couplé à une tension d'alimentation VRT et sa source couplée à une ligne de colonne 114 et, d'autre part, à une tension de réinitialisation VRST par l'intermédiaire d'un transistor de remise à zéro 116 qui reçoit un signal de remise à zéro RST sur sa grille. Le circuit de pixel 200 de la figure 2 comprend quatre photodiodes pincées 202, 204, 206, 208 dont chacune est couplée à un noeud de lecture (SN) 210 par l'intermédiaire d'un transistor de transfert respectif 212, 214, 216 et 218. Les transistors de transfert 212 à 218 sont par exemple des transistors MOS et reçoivent sur leurs grilles respectives des tensions de transfert TGO à TG3. Le noeud de lecture 210 est couplé à un circuit de lecture. En particulier, le noeud de lecture est couplé à la grille d'un transistor à source suiveuse 220 dont le drain est couplé à la tension d'alimentation VRT et la source à une ligne de colonne 222 via un transistor de lecture 224. Le transistor de lecture 224 reçoit sur sa grille un signal de lecture RD. Le noeud de lecture 210 est également couplé à la tension d'alimentation VRT par un transistor de remise à zéro 226 qui reçoit sur sa grille une tension de remise à zéro RST. Les circuits de pixel 100 et 200 fonctionnent en accumulant des charges sur les photodiodes pendant une phase d'intégration et en transférant ensuite les charges accumulées dans chacune des photodiodes au noeud de lecture avant de les fournir à la ligne de colonne par l'intermédiaire du transistor à source suiveuse et, dans le cas du circuit 200, du transistor de lecture. B9932FR - 09-GR3-341-348 7 La figure 3 représente en vue de dessus une partie 300 d'un capteur d'image mettant en oeuvre quatre des circuits de pixel 100 de la figure 1. Des tranchées d'isolement forment des quadrillages 302 et 304 dont chacun délimite quatre zones de pixel disposées deux par deux, le quadrillage 302 délimitant des zones 305A à 305D et le quadrillage 304 délimitant des zones 305E à 305H. Chacune de ces zones de pixel comprend une photo-diode sous-jacente (non représentée en figure 3) qui stocke des charges accumulées pendant la période d'intégration. Deux grilles de transfert 306 et 308 sont disposées sur chaque quadrillage 302, 304, chacune s'étendant sur une paire correspondante des zones de pixel et permettant le transfert de charge simultanément à partir de la paire de zones de pixel vers des noeuds de lecture correspondant 310 et 312. Un transistor à source suiveuse 112 et un transistor de remise à zéro 116 associés à chaque noeud de lecture 310, 312 de chaque quadrillage 302, 304, sont disposés de chaque côté des quadrillages 302, 304. Une séparation S entre les quadrillages 302, 304 laisse la place de former ces transistors entre les tranchées d'isolement. Une structure similaire à celle de la figure 3 pourrait être utilisée pour mettre en oeuvre le circuit de pixel de la figure 2 dans lequel un noeud de lecture, un transistor à source suiveuse, un transistor de remise à zéro, et un transistor de lecture sont prévus dans chaque bloc de quatre zones de pixel. Il serait souhaitable d'agrandir les zones de pixel délimitées par chacun des quadrillages 302 et 304 sans augmenter la dimension totale du capteur d'image et/ou de réduire la dimension d'ensemble du capteur d'image sans réduire la dimension des zones de pixel. La figure 4A représente en vue de dessus une partie 400 d'un capteur d'image mettant également en oeuvre le circuit de pixel 100 de la figure 1. Des tranchées d'isolement forment un quadrillage 402 délimitant dans cet exemple un total de huit zones de pixel 405A à 405H. Ces zones de pixel correspondent par B9932FR - 09-GR3-341-348 8 exemple respectivement aux zones de pixel 305A à 305H délimitées par les quadrillages 302 et 304 de la figure 3 mais le quadrillage 402 est continu, sans séparation S. Ainsi chacune des zones de pixel de la partie 400 peut être plus grande que celles de la figure 3 et/ou le capteur d'image d'ensemble peut être plus compact. Comme dans le mode de réalisation de la figure 3, chaque zone de pixel 405A à 405H comprend une photodiode sous-jacente (non représentée en figure 3). Dans le mode de réalisa- tion de la figure 4A, en plus d'une grille de transfert 406, un transistor supplémentaire est formé dans chaque zone de pixel et en particulier le transistor supplémentaire a une électrode de grille qui recouvre au moins partiellement chaque zone de pixel 405A à 405H. Dans le cas des zones de pixel 405A, 405D, 405E et 405H, le transistor supplémentaire est le transistor à source suiveuse 112 du circuit de pixel de la figure 1, et dans le cas des zones de pixel 405B, 405C, 405F et 405G, le transistor supplémentaire est le transistor de remise à zéro du circuit de pixel de la figure 1. Bien que cela ne soit pas représenté en figure 4A, chacun des transistors supplémentaires 112, 116 est par exemple un transistor MOS ayant des noeuds de source et de drain formés dans du silicium des régions de pixel 405A à 405H. Chaque zone de pixel 405A à 405H comprend en outre un contact de substrat 408 qui sert de contact pour le transistor de transfert et le transistor à source suiveuse. La figure 4B est une vue en coupe selon la ligne A-A de la figure 4A passant par deux zones de pixel adjacentes 405A, 405C. En particulier, la coupe traverse les grilles de transfert 406 des zones de pixel 405A à 405C, le transistor à source suiveuse 112 de la zone de pixel 405A et le transistor de remise à zéro 116 de la zone de pixel 405C. La structure, en coupe, comprend un substrat de type P (P-SUB) 410 divisé par des tranchées d'isolement 412 du quadrillage 402. Dans cet exemple, les tranchées d'isolement 412 sont des isolements par tranchées profondes (DTI) bien que dans B9932FR - 09-GR3-341-348 9 des variantes de réalisation, des isolements par tranchées peu profondes (STI) pourraient être utilisées. La photodiode de chaque zone de pixel 405A, 405C est constituée d'une région 414 faiblement dopée de type N (N-) entourée d'une région 416 fortement dopée de type P de tous les côtés sauf d'un côté 418 par lequel des charges peuvent être transférées. La grille de transfert 406 est formée au-dessus de la zone de pixel 405A entre le côté 418 de la photodiode et un noeud de lecture 420 constitué d'une région fortement dopée de type N (N+). Le transistor à source suiveuse 112 de la région de pixel 405A est formé dans un caisson dopé de type P 422 qui, dans cet exemple contacte le noeud de lecture 420. D'un côté du transistor 112, un isolement par tranchée peu profonde (STI) 424 s'étend par exemple en travers de la zone de pixel entre les isolements à tranchées profondes. Dans cet exemple, le transistor à source suiveuse 112 a donc une région de canal isolée d'un côté par le STI 424 et de l'autre côté par la tranchée DTI 412 qui sépare les zones de pixel 405A et 405C. Le transistor à source suiveuse 112 comprend un empilement de grille comprenant une électrode de grille 426 formée au-dessus de la région délimitée par le STI 424 et le DTI 412. Comme pour les autres transistors représentés dans la coupe, on a représenté ici par simplicité une seule électrode de grille d'un empilement de grille et pas d'isolement de grille, les espaceurs, etc. Comme cela est représenté schématiquement en figure 4B, l'électrode de grille 426 est couplée au noeud de lecture 420 qui, dans cet exemple, est commun aux zones de pixel 405A et 405C. Le transistor de remise à zéro 116 est formé de façon similaire dans la zone de pixel 405C dans un caisson de type P 428. Le transistor 116 a une région de canal délimitée d'un côté par un STI 430 et de l'autre côté par le DTI 405C délimitant la zone de pixel, et comporte une électrode de grille 432. B9932FR - 09-GR3-341-348 10 La figure 4C est une vue en coupe prise selon la ligne B-B de la figure 4C qui passe, dans une direction perpendiculaire à la section A-A, par les transistors à source suiveuse 112 et les transistors de remise à zéro 116 de la rangée de quatre zones de pixel 405A, 405B, 405E et 405F. Les caissons de type P 422 s'étendent dans cet exemple en travers de la largeur des zones de pixel. Dans les caissons de type P 422, des deux côtés de l'électrode de grille 406, sont formés un noeud de source 434 et un noeud de drain 436 constitués de régions fortement dopée de type N. Le noeud de drain 434 est couplé à la tension d'alimentation VRT et le noeud de source 436 est couplé à la ligne de colonne 114. De façon similaire, les transistors de remise à zéro 116 des zones de pixel 405B et 405F sont formés dans les caissons de type P 428 et s'étendent à nouveau sur la largeur des zones de pixel. Dans les caissons de type P 428, des deux côtés de l'électrode de grille 432, un noeud de source 438 et un noeud de drain 440 sont formés sur des régions fortement dopées de type N. Les noeuds de drain et de source 438 et 440 sont couplés à la tension de réinitialisation VRST et à un noeud de lecture, respectivement. Le substrat de type P 410 et les isolements par tranchées profondes ont par exemple la même profondeur, comprise entre 1 et 10 }gym. Le DTI 412 a par exemple une largeur de 0,1 à 0,4 }gym et les zones de pixel sont par exemple dans les régions de 1 à 10 pm2. Les STI 424 et 430 ont par exemple une largeur de 0,1 à 0,4 }gym et une profondeur de 0,2 à 1 }gym, correspondant par exemple à 2 et 10 % de la profondeur du DTI 412. Le capteur d'image de la figure 4A est agencé pour être éclairé par la face arrière. En particulier, les transis- tors à source suiveuse et de remise à zéro sont formés sur la face avant tandis que la lumière entre dans le substrat de type P 410 à partir de la face opposée, appelée ici face arrière. Ceci est avantageux car la formation de transistors sur la face avant ne gène pas l'entrée de lumière dans les zones de pixel. B9932FR - 09-GR3-341-348 11 Un autre avantage est que, en formant des isolements par tranchée peu profonde 424, 430 entre les transistors à source suiveuse et de remise à zéro et le reste des zones de pixel, la région du substrat de type P 410 sous ces transistors reçoit encore des photons qui sont convertis en charges et stockés dans la photodiode et donc ces régions contribuent à la surface active de pixel du dispositif. La figure 5A représente une partie 500 d'un capteur d'image mettant en oeuvre le circuit de pixel 200 de la figure 2. De nombreuses caractéristiques telles que le quadrillage 402, les zones de pixel 405A à 405H et les grilles de transfert 406 sont identiques à celles de la figure 4A et ne seront pas décrites à nouveau en détail. Au lieu que chaque zone de pixel 405A à 405H comprenne un transistor à source suiveuse 112 ou un transistor de remise à zéro 116, en figure 5A, les zones de pixel sont groupées en blocs de quatre dont trois comprennent un transistor à source suiveuse, un transistor de lecture et un transistor de remise à zéro 220, 224, 226, respectivement, et dont la quatrième comprend par exemple seulement la grille de transfert. A titre de variante, cette quatrième région de pixel pourrait comprendre un second transistor à source suiveuse comme cela est représenté par un bloc en pointillés en figure 5A. En utilisant deux transistors à source suiveuse couplés en parai- lèle, ceci doublera la largeur effective du transistor à source suiveuse ce qui conduit à une densité spectrale de bruit réduite et à une augmentation de la dynamique du capteur d'image. La figure 5B est une vue en coupe correspondant à la ligne C-C de la figure 5A passant par la rangée de zones de pixel 405A, 405B, 405E et 405F et passant en particulier par les transistors de remise à zéro, à source suiveuse et de lecture des zones 405A, 405E et 405F, et par un second transistor à source suiveuse disposé dans la zone de pixel 405B. Les transistors à source suiveuse et de remise à zéro 35 de la figure 5B ont la même structure que celle illustrée en B9932FR - 09-GR3-341-348 12 figure 4C et ne seront pas décrits à nouveau en détail. Le transistor de lecture 224 est similaire aux transistors à source suiveuse et de remise à zéro et comprend, dans le caisson de type P 428, un noeud de drain 502 couplé aux noeuds de source 434 des transistors à source suiveuse, un noeud de source 504 couplé à une ligne de colonne 222 et un empilement de grille comprenant une électrode 506 couplée au signal de lecture RD pour le commander quand une lecture doit prendre place. La figure 6 représente schématiquement un exemple de variante de circuit de pixel 600 dans laquelle les transistors de transfert sont formés verticalement entre des zones de pixel adjacentes, plutôt qu'au dessus de chaque zone de pixel, et ainsi chaque transistor de transfert peut accéder à deux zones de pixel. Un tel circuit est par exemple décrit dans la demande de brevet parallèle FR 09/57427 de la demanderesse. Le circuit 600 comprend une paire de photodiodes pincées 602, 604. La photodiode 602 est couplée à un noeud de lecture 606 par un transistor de transfert 608 qui reçoit sur sa grille une première tension de transfert TGO et par un transis- tor de transfert 610 qui couple également la photodiode 604 au noeud de lecture 606. La photodiode 604 est également couplée à la grille d'un autre circuit de pixel non représenté en figure 6 par un autre transistor de transfert, également non représenté en figure 6. Un transistor à source suiveuse 612 a sa grille couplée au noeud de lecture 606 et sa source couplée à une ligne de colonne 614. Un transistor de remise à zéro 616 est couplé entre le noeud de lecture 606 et une tension de réinitialisation VRST. En fonctionnement, à la fin de la phase d'accumula- tion, le transistor de transfert 608 est d'abord activé pour transférer la charge de la photodiode 602 vers le noeud de lecture 606 et la tension sur le noeud 606 est lue par le transistor à source suiveuse 612. Alors, la charge accumulée par la photodiode 604 est transférée au noeud de lecture 606 en activant le transistor de transfert 610. Le transistor 610 est B9932FR - 09-GR3-341-348 13 également couplé à la photodiode 602 mais, comme la charge en provenance de la photodiode a déjà été transférée, seule la charge de la photodiode 604 sera transférée quand le transistor est activé. La tension sur le noeud 606 est à nouveau lue par le transistor à source suiveuse 612. Cette séquence de transfert et de lecture se continue sur les autres circuits de pixel (non représenté en figure 6). La figure 7A représente en vue de dessus une partie 700 d'un capteur d'image mettant en oeuvre, dans chaque colonne, le circuit de pixel 600 de la figure 6. Des tranchées d'isolement forment un quadrillage 702 délimitant des zones de pixel 705A à 705H dans deux colonnes de quatre rangées. Chaque zone de pixel 705A à 705H comprend une photodiode (non représentée en figure 7A). Des grilles de transfert 706 sont formées verticalement dans des ouvertures 708 entre les zones de pixel adjacentes de la même rangée. Une première zone de pixel 705A, 705C de chaque colonne délimitée par des tranchées d'isolement 702 comprend un pixel masqué 709, une ouverture 708 communiquant entre la région 709 et la zone 705A et dans laquelle est formée une grille de transfert verticale qui met en oeuvre le transistor 608 de la figure 6. Dans les ouvertures 708, d'un côté de chaque grille de transfert verticale 706, est formé un noeud de lecture 710 vers lequel des charges doivent être transférés à partir des zones de pixel voisines. Dans chaque zone de pixel 705A à 705H, l'un d'un transistor à source suiveuse 612 et d'un transistor de remise à zéro 616 du circuit de pixel de la figure 6 est formé. En figure 7A, ces transistors 612, 616 sont formés au centre de chaque zone de pixel bien que, dans des variantes de réalisation, les transistors pourraient être formés de façon décentrée et pourraient recouvrir les tranchées d'isolement d'un ou de plusieurs côtés. Des paires de zones de pixel 705A à 705H partagent des transistors à source suiveuse et de remise à zéro communs 612 et 616. Par exemple, en figure 7A, les zones de pixel 705A et 705B partagent les transistors à source suiveuse B9932FR - 09-GR3-341-348 14 et de remise à zéro 612 et 616, respectivement, formés au-dessus d'elles, et les noeuds de lecture 710 dans les ouvertures 708 des deux côtés de la zone de pixel sont couplés à la grille du transistor à source suiveuse, tandis que le transistor de remise à zéro est couplé entre ces noeuds de lecture 710 et la tension de réinitialisation VRST (non représentée en figure 7A). La figure 7B est une vue en coupe selon la ligne D-D de la figure 7A passant par les grilles de transfert verticales 706 de deux zones de pixel adjacentes 705A et 705B d'une rangée et par les transistors à source suiveuse et de remise à zéro 612, 616 de chaque zone de pixel 705A, 705B. Une couche faiblement dopée de type N 711 est prise en sandwich entre un substrat sous-jacent de type P 712 et une couche de recouvrement de type P 714. Chacune des grilles de transfert verticales 716 de chaque côté des pixel 705A, 705B comprend un coeur conducteur 716 formant un électrode de grille entourée d'une couche isolante 718, isolant le corps conducteur 716 du silicium environnant de type N et de type P. Dans l'exemple de la figure 7B, les tranchées d'isolement et les grilles de transfert s'étendent toutes dans le substrat de type P 712 bien que dans des variantes de réalisation ces éléments pourraient s'étendre seulement vers le fond de la couche N- 711. Par exemple, les DTI 716 et les grilles de transfert verticales 706 ont chacune une profondeur comprise entre 1 et 10 }gym et une largeur comprise entre 0,1 et 0,4 }gym. Les coeurs conducteur 716 sont par exemple en silicium polycristallin dopé et les couches isolantes 718 sont par exemple en oxyde de silicium, nitrure de silicium, oxynitrure de silicium ou une structure multicouches comprenant toute combinaison de ces matériaux et ayant une épaisseur de 1 à 15 nm. Chacune des zones de pixel 705A à 705H a par exemple une dimension de 0.8 à 10 pm2 et les ouvertures 708 occupent par exemple de 10 à 100 % de la largeur des zones de pixel. En fonctionnement, pendant une période d'intégration, 35 des charges sont accumulées dans la couche N- 711 de chaque zone B9932FR - 09-GR3-341-348 15 de pixel et une tension basse, par exemple entre -1 et 0 volt, est appliquée au coeur conducteur 716 de chaque grille de transfert verticale pour empêcher un transfert de charge entre zones de pixel adjacentes. Pendant une phase ultérieure de transfert et de lecture, une tension comprise par exemple entre 1 et 3 volts est appliquée au coeur conducteur 716 de chacune des grilles de transfert successivement pour transférer la charge à partir d'une zone de pixel correspondante. L'ordre de lecture est choisi pour commencer à vider les zones de pixel 705A et 705C en utilisant la grille de transfert de cette zone. Alors, quand une tension de transfert est appliquée à la grille de transfert entre les zones de pixel 705A et 705B, seule la charge de la zone de pixel 705B est transférée et le transfert continue de cette façon. Le transistor à source suiveuse 612 dans la zone de pixel 705A est formé dans un caisson de type P 720, par exemple en silicium dopé de type P et comprend un empilement de grille comprenant une électrode de grille 722 formée sur le caisson de type P 720. Le caisson de type P 720 est délimité des deux côtés par des isolements à tranchées peu profondes 724, 726. De façon similaire, le transistor de remise à zéro 616 est formé dans un caisson de type P 728 par exemple en silicium fortement dopé de type P et comprend un empilement de grille comportant une électrode de grille 730 formée au dessus du caisson de type P 728. Le caisson de type P 728 est délimité des deux côtés par des isolements à tranchées peu profondes 732, 734, respectivement. La figure 8 représente schématiquement un circuit de pixel 800 qui est très similaire au circuit de pixel 600 de la figure 6 et qui utilise également des grilles de transfert verticales entre zones de pixel, mais dans lequel quatre zones de pixel sont couplées à un noeud de lecture commun et dans lequel un transistor de lecture est en outre prévu. Un circuit similaire est par exemple décrit dans la demande de brevet parallèle FR 09/57427. B9932FR - 09-GR3-341-348 16 Le circuit de pixel 800 comprend quatre photodiodes 802, 804, 806 et 808. La photodiode 802 est couplée à un noeud de lecture 810 par des grilles de transfert verticales 812 et 814, la photodiode 804 est couplée au noeud de lecture 810 par des grilles de transfert verticales 814 et 816, la photodiode 806 est couplée au noeud de lecture 810 par des grilles de transfert verticales 816 et 818 et la photodiode 808 est couplée au noeud de grille 810 par la grille de transfert verticale 818. Les grilles de transfert verticales 812, 814, 816 et 818 sont commandées par des tensions de commande 'GO, TG1, TG2 et TG3, respectivement. Le noeud de lecture 810 est également couplé à la grille d'un transistor à source suiveuse 820 dont la source est couplée à une ligne de colonne 822 par un transistor de lecture 824 qui reçoit sur sa grille un signal de lecture RD. Le noeud de lecture 810 est également couplé à une tension d'alimentation VRT par un transistor de remise à zéro 826 commandé sur sa grille par un signal de remise à zéro RST. La figure 9A représente en vue de dessus une partie 900 d'un capteur d'image mettant en oeuvre le circuit de pixel de la figure 8. La configuration est similaire à celle de la figure 7A et de mêmes caractéristiques sont désignées par de mêmes références et ne seront pas décrites à nouveau en détail. Alors qu'en figure 7A des paires de zones de pixel comprennent un transistor à source suiveuse 612 et un transistor de remise à zéro 616, dans le mode de réalisation de la figure 9A, chaque groupe de quatre zones de pixel comprend un transistor à source suiveuse 820, un transistor de lecture 824 et un transistor de remise à zéro 826. Ces transistors sont positionnés dans chaque zone de pixel de façon similaire à celles de la figure 7A. La quatrième zone de pixel ne comprend par exemple pas de transistor. Par exemple, les zones de pixel 705A, 705C et 705D de la figure 9A comprennent le transistor de remise à zéro 826, le transistor à source suiveuse 820 et le transistor de lecture 824 respectivement tandis que la zone de pixel 705B ne comprend pas de transistor. Cet espace pourrait être utilisé par un second B9932FR - 09-GR3-341-348 17 transistor à source suiveuse pour chaque circuit de pixel comme dans le mode de réalisation de la figure 5A décrite ci-dessus. A titre de variante, comme cela est représenté par les blocs en pointillés 902 de la figure 9A, des revêtements protecteurs pourraient être disposés au dessus de ces zones de pixel pour réfléchir la lumière provenant de la face arrière et non absorbée dans l'épaisseur de silicium traversé. Ce peut être le cas pour le lumière rouge par exemple. La figure 9B est une vue en coupe correspondant à une ligne E-E traversant le capteur d'image de la figure 9A et traversant en particulier la zone de pixel 705B sur laquelle est formé un revêtement protecteur 902 et une zone de pixel 705D dans laquelle est formé un transistor de lecture. Comme avec la structure représentée dans la figure 7B, les zones de pixel du capteur d'image comprennent une couche faiblement dopée de type N 711 prise en sandwich entre un substrat sous-jacent de type P 712 et une couche de recouvrement de type P 714. Les zones de pixel sont délimitées par des isolements à tranchées profondes 904, par exemple, en réalisant une capacité MOS: en oxyde de silicium/silicium polycristallin dopé. Sur la zone de pixel 705B, la couche de protection 902 est par exemple en un métal tel que l'aluminium, le cuivre, le tungstène, le titane ou le tantale. La plaque protectrice 902 est par exemple au même niveau que les électrodes de grille des transistors de lecture à source suiveuse et de remise à zéro et, dans certains modes de réalisation, peut être formée pendant la même étape de dépôt de métal. Dans la zone de pixel 705D, le transistor de lecture 824 est formé dans un caisson dopé de type P 906. Les noeuds de source et de drain 908, 910 sont par exemple des régions fortement dopées de type N dans le caisson P de part et d'autre d'une région de canal sur laquelle est formé un empilement de grille comprenant une électrode de grille 912. Le caisson de type P 906 est délimité des deux côtés par des isolements par tranchées peu profondes 914, 916. B9932FR - 09-GR3-341-348 18 Pendant la fabrication d'un capteur d'image ayant la structure des figures 4A, 5A, 7A ou 9A, les quadrillages de tranchées d'isolement sont par exemple formés dans une tranche de silicium et ensuite la photodiode et le caisson des transistors à source suiveuse, de remise à zéro et/ou de lecture sont formés avant de former des empilements de grille et les sources et drains. La figure 10 représente un dispositif électronique 1000 comprenant un microprocesseur 1002 et un capteur d'image 1004 comprenant par exemple un réseau de pixels tel que décrit ici et associé à un circuit de commande 1006 qui produit les signaux RST, TG et RD dans le cas des circuits de pixel 200 et 800 pour commander les circuits de pixel du capteur d'image. Le circuit de lecture 1008 est également couplé au capteur d'image, et comprend par exemple des commutateurs et des condensateurs pour échantillonner et mémoriser des valeurs de tension lues à partir des lignes de lecture en colonne du capteur d'image 1004. Une mémoire 1010, par exemple, mémorise des images captées par le capteur d'image et un affichage 1012, par exemple, affiche les images capturées. Le dispositif électronique 1000 est par exemple un appareil et/ou une caméra vidéo numérique, un dispositif mobile ou une console de jeu portable pouvant capter des images, une caméra couplée au réseau, un ordinateur ou autre dispositif de capture d'image numérique comportant un capteur d'image adapté à capter des images fixes et/ou mobiles. Un avantage des modes de réalisation décrits est que, en formant le circuit de lecture, par exemple les transistors à source suiveuse et/ou de remise à zéro du circuit de pixel sur les zones de pixel, la dimension totale du capteur d'image peut être réduite et/ou la dimension de chaque zone de pixel peut être augmentée. Si dans les circuits antérieurs il y a un écart S tel que représenté en figure 3 compris entre 0,2 et 1 }gym, sans cet espacement, les zones de pixel pourraient être de 5 à 40 % plus grandes. B9932FR - 09-GR3-341-348 19 Alors que la présente invention a été décrite en relation avec divers modes de réalisation particuliers, il sera clair pour l'homme de l'art que diverses variantes et modifications pourraient être utilisées. Par exemple, il sera clair pour l'homme de l'art que différents positionnement des transistors à source suiveuse et de remise à zéro sur les zones de pixel seraient possibles. En outre, bien que des exemples aient été décrits dans lequel les zones de pixel sont délimitées par un quadrillage de tranchées profondes non actives, dans des variantes de réalisation ces tranchées profondes pourraient être actives, c'est-à-dire comprendre un coeur conducteur isolé auquel une tension peut être appliquée pour créer un canal de charges en surface pour réduire le courant d'obscurité à l'interface. En outre il sera clair pour l'homme de l'art qu'une ou plusieurs des tranchées profondes décrites ici (DTI) pourraient être remplacées par des tranchées peu profondes (STI). De plus, des tranchées peu profondes (STI) 424, 430, 914, 916) pourraient être remplacées par des tranchées d'oxydation localisée (LOCOS), un isolement par jonction, etc. En outre, bien que l'on ait indiqué à titre d'exemple des circuits 2T et 1'75 il sera clair pour l'homme de l'art que l'invention peut s'appliquer aux circuits de lecture d'autres circuits de pixel ayant le même nombre de transistors par photodiode ou un nombre différent. Bien que les transistors décrits ici soient des transistors MOS il sera clair pour l'homme de l'art que l'invention s'applique à d'autres technologies. En outre il sera clair pour l'homme de l'art que, alors que, dans les modes de réalisation décrits ici, au plus un transistor du circuit de lecture est formé sur une zone de pixel donnée, dans des variantes de réalisation plus d'un transistor pourrait être formé sur une zone de pixel donnée. Par exemple dans le mode de réalisation de la 7A, la zone de pixel 705A pourrait être couverte d'un transistor à source suiveuse 112 et B9932FR - 09-GR3-341-348 20 d'un transistor de remise à zéro 705B alors que la zone de pixel adjacente 705B pourrait n'être recouverte d'aucun transistor et au lieu de cela une plaque de protection pourrait être prévue de façon similaire au cas de la figure 9A. Il sera clair pour l'homme de l'art que les caractéristiques décrites en relation avec les divers modes de réalisation pourraient être combinées selon diverses combinaisons. Par exemple, tandis que dans le mode de réalisation de la figure 4B les photodiodes sont positionnées latéralement par rapport au transistor à source suiveuse 112 et au transistor de remise à zéro 116, dans d'autres modes de réalisation ces transistors pourraient être positionnés au dessus des photodiodes. REVENDICATIONS1. Capteur d'image comprenant : une pluralité de zones de pixel délimitées par des tranchées d'isolement (412, 702, 904), chaque zone de pixel comprenant une photodiode (414, 416, 711, 712) ; une grille de transfert (406, 706) associée à chacune des zones de pixel et agencée pour transférer une charge à partir de la photodiode vers un noeud de lecture (420, 710) ; et un circuit de lecture pour lire la tension sur au moins un des noeuds de lecture, le circuit de lecture comprenant une pluralité de transistors (112, 116, 220, 224, 226) dont au moins un est disposé au moins partiellement au dessus d'une zone de pixel de la pluralité de zones de pixel. 2. Capteur d'image selon la revendication 1, dans lequel ledit au moins un transistor est un transistor MOS ayant une source et un drain formés dans la zone de pixel, et un empilement de grille recouvrant au moins partiellement la zone de pixel. 3. Capteur d'image selon la revendication 1 ou 2, dans lequel ledit au moins un transistor est formé dans un caisson dopé (422, 428, 720, 728, 906) formé dans la zone de pixel. 4. Capteur d'image selon l'une quelconque des revendications 1 à 3, dans lequel les tranchées d'isolement délimitant les zones de pixel sont des tranchées d'isolement profondes, DTI, (412, 719, 904) et dans lequel ledit au moins un transistor a une région de canal délimitée d'au moins un côté par un isolement à tranchée peu profonde, STI, (424, 430, 732, 734). 5. Capteur d'image selon l'une quelconque des revendications 1 à 4, dans lequel les zones de pixel sont formées dans une tranche de silicium et dans lequel ledit au moins un transistor formé au moins partiellement au dessus d'une zone de pixel est formé d'un premier côté de la tranche de silicium et dans lequel le capteur d'image est agencé pour être éclairé d'un second côté du substrat de silicium opposé au premier côté.B9932FR - 09-GR3-341-348 22 6. Capteur d'image selon l'une quelconque des revendications 1 à 5, dans lequel ledit au moins un transistor comprend : un transistor à source suiveuse (122, 220, 612, 820) formé au moins partiellement au dessus d'une première des zones de pixel et comportant une borne de commande couplée au noeud de lecture, l'une de ses bornes de courant principales étant couplée à une ligne de colonne (114, 222, 614, 822) ; et un transistor de remise à zéro (116, 226, 616, 826) formé au moins partiellement au dessus d'une seconde zone de pixel adjacente à la première zone de pixel, le transistor de remise à zéro étant couplé entre le noeud de lecture et un niveau de tension de réinitialisation (VRST). 7. Capteur d'image selon la revendication 6, dans lequel le circuit de lecture comprend un noeud de lecture couplé aux photodiodes de la paire de zones de pixel, dans lequel au moins partiellement au dessus d'une des deux zones de pixel est formé un transistor à source suiveuse, et au moins partiellement au dessus de l'autre des deux zones de pixel est formé le transistor de remise à zéro. 8. Capteur d'image selon la revendication 6, dans lequel ledit au moins un transistor comprend en outre : un transistor de lecture (224, 824) formé au moins partiellement au dessus d'une troisième zone de pixel adjacente à la première ou seconde zone de pixel, le transistor de lecture étant couplé entre le transistor à source suiveuse et une ligne de colonne (222, 822). 9. Capteur d'image selon la revendication 8, dans lequel le circuit de lecture comprend une zone de lecture couplée à quatre des zones de pixel, le transistor à source suiveuse étant formé au moins partiellement au dessus de la première zone de pixel, le transistor de remise à zéro étant formé au moins partiellement au dessus de la deuxième zone de pixel, le transistor de lecture étant formé au moins partielle- ment au dessus de la troisième zone de pixel et un deuxième desB9932FR - 09-GR3-341-348 23 transistors à source suiveuse étant formé au dessus de la quatrième zone de pixel. 10. Capteur d'image selon l'une quelconque des revendications 1 à 9, dans lequel la grille de transfert comprend un empilement de grille formé sur un bord (418) de la photodiode. 11. Capteur d'image selon l'une quelconque des revendications 1 à 9, dans lequel la grille de transfert comprend une colonne (706) formée dans une ouverture (708) dans la tranchée d'isolement délimitant chaque zone de pixel, un noeud de lecture (710) étant également formé dans l'ouverture, de façon adjacente à la colonne. 12. Capteur d'image selon la revendication 11, dans lequel au dessus d'au moins une des zones de pixel est formée une plaque réfléchissante (902) agencée pour réfléchir la lumière non absorbée dans la zone de pixel. 13. Dispositif électronique comprenant le capteur d'image selon l'une quelconque des revendications 1 à 12. 14. Procédé de fabrication d'un capteur d'image comprenant : former dans une tranche de silicium des tranchées d'isolement (412, 702, 904) délimitant une pluralité de zones de pixel ; former une photodiode (414, 416, 710, 714) dans chaque zone de pixel ; former une grille de transfert (406, 706) en association avec chacune des zones de pixel et disposée pour transférer des charges à partir de la photodiode vers un noeud de lecture (420) ; et former au moins un transistor (112, 116, 220, 224, 226, 612, 614, 616, 820, 824, 826) au moins partiellement au dessus d'une zone de pixel de la pluralité de zones de pixel, ledit au moins un transistor formant un circuit de lecture pour lire la tension sur l'un des noeuds de lecture.