Brevet FR2954627A1 — publié le 20110624

/5335FR 1 PROCEDE DE CONVERSION A/N ET DETECTEUR D'IMAGE RADIOGRAPHIQUE ET APPAREIL DE RADIOGRAPHIE La présente invention concerne de façon générale le domaine de la détection d'image radiographique, et porte en particulier sur un procédé de conversion A/N et un détecteur d'image radiographique et un appareil de radiographie. Dans le domaine de la détection d'image radiographique, un détecteur d'image radiographique typique comprend généralement un réseau convertisseur optique-électrique, un circuit de conversion analogique-numérique (A/N) et un circuit de transfert numérique ayant un port de communication. Le réseau convertisseur optique-électrique convertit directement des rayons X en un signal électrique ou convertit la lumière visible résultant du passage des rayons X à travers un scintillateur en un signal électrique; le circuit de conversion A/N est utilisé pour convertir un signal électrique analogique en un signal numérique; le circuit de transfert numérique transfère un signal d'image numérique par le port de communication à l'hôte d'un système de détection de rayons X. Le principe de fonctionnement du détecteur d'image radiographique est le suivant. Les rayons X incidents homogènes éclairent un objet à tester. Etant donné que des substances ayant des densités différentes dans l'objet à tester absorbent les rayons X à des niveaux différents, les rayons X émergents contiennent des informations de densité de différentes parties de l'objet à tester. Le détecteur d'image radiographique est utilisé pour recevoir les rayons X émergents, le réseau convertisseur optique-électrique convertissant directement un signal de rayons X en un signal électrique ou permettant aux rayons X de passer à travers un scintillateur pour être convertis en un signal de lumière visible et être ensuite convertis en un signal électrique par le réseau convertisseur optique-électrique. Etant donné que les rayons X reçus par le détecteur d'image radiographique ont une distribution d'intensité différente en différentes positions spatiales, le réseau convertisseur optique-électrique obtiendra des signaux électriques d'intensités différentes en /5335FR 2 différentes positions spatiales, et la distribution spatiale des intensités de ces signaux électriques reflète exactement les informations de densité en différentes parties de l'objet à tester. Le signal électrique obtenu par le réseau convertisseur optique-électrique est converti par un circuit de conversion A/N en un signal d'image numérique, qui est ensuite transféré par le circuit de transfert numérique et le port de communication à l'hôte d'un système de détection de rayons X pour ainsi obtenir une image numérique qui reflète les informations de densité en différentes parties de l'objet à tester. Le circuit de conversion A/N dans le détecteur d'image radiographique est utilisé pour convertir un signal électrique analogique en un signal d'image numérique, ce qui est une étape clé de l'acquisition d'une image numérique par le détecteur d'image radiographique. Deux indices de performances sont cruciaux dans la procédure de conversion A/N, à savoir la précision de quantification de l'image numérique et la vitesse de lecture de l'image, la précision de quantification déterminant la résolution en niveaux de gris de l'image numérique résultante tandis que la vitesse de lecture détermine dans une grande mesure la vitesse d'imagerie du détecteur d'image radiographique, c'est-à-dire le temps s'écoulant entre l'exposition par le tube à rayons X et l'obtention de l'image numérique. Un détecteur d'image radiographique idéal devrait avoir une précision de quantification élevée et une grande vitesse de lecture en même temps. Toutefois, dans l'art antérieur, ces deux indices sont incompatibles l'un avec l'autre. En d'autres termes, une imagerie rapide est généralement accomplie en sacrifiant la précision de quantification. Une précision de quantification élevée ne peut être atteinte qu'en prise de vue statique. Cette incompatibilité apparaît de façon encore plus prononcée dans un détecteur d'image radiographique de grand format, qui comprend généralement plusieurs millions de pixels d'image, c'est-à-dire qu'il existe des millions d'unités de conversion optique-électrique dans le réseau convertisseur optique-électrique. Pour convertir les signaux électriques analogiques stockés dans ces millions d'unités de conversion optique-électrique en signaux d'image numériques, la vitesse de conversion A/N est d'importance cruciale. /5335FR 3 On divise généralement les procédés de conversion A/N existants en deux types. Un premier procédé de conversion A/N utilise directement une puce A/N pour réaliser une conversion A/N dans laquelle un mode de conversion en série peut être adopté, qui consiste à utiliser une puce A/N pour convertir successivement les signaux électriques analogiques dans les millions d'unités de conversion optique-électrique, mais quand ce procédé est adopté, la vitesse de lecture des images est trop lente, presque inacceptable; un procédé de conversion en parallèle peut également être adopté: les millions d'unités de conversion optique-électrique dans le réseau convertisseur optique-électrique sont généralement agencées sous la forme d'une matrice de milliers de rangées et de milliers de colonnes, une puce A/N peut être connectée à chaque ligne de données de façon à pouvoir convertir simultanément les signaux analogiques dans les milliers d'unités de conversion optique-électrique, améliorant ainsi efficacement la vitesse de lecture des images, mais les milliers de puces A/N agencées ensemble occupent alors un très grand espace, ce qui rend finalement inacceptables le volume et la masse du détecteur d'image radiographique. Une solution de compromis consiste à faire partager une seule puce A/N par plusieurs lignes de données, ce qui surmonte en partie l'inconvénient de la solution technique précédente, mais est en conflit avec le développement des détecteurs d'image radiographique qui vise à atteindre une plus petite taille, une plus grande légèreté et une plus grande vitesse de lecture. L'autre procédé de conversion A/N utilise des unités de circuit simples telles que des puces N/A et des comparateurs pour réaliser une conversion A/N. Les puces N/A génèrent de façon séquentielle, conformément à une séquence de données croissante monotone conçue à l'avance, des tensions de référence de comparaison allant de petite à grande qui sont ensuite comparées, dans le comparateur, aux signaux analogiques devant être convertis provenant des unités de conversion optique-électrique. Le comparateur verrouille la sortie lorsque les tensions de référence de comparaison sont supérieures aux signaux analogiques devant être convertis, achevant ainsi la conversion A/N desdites unités. Quand le mode de conversion en parallèle est adopté, c'est-à-dire que les signaux analogiques sont /5335FR 4 convertis simultanément sur des milliers de lignes de données, afin d'économiser l'espace occupé par les circuits, on peut utiliser une seule puce N/A pour fournir des tensions de référence de comparaison pour toutes les lignes de données, mais en connectant un comparateur à chaque ligne de données; étant donné que les signaux analogiques convertis en même temps peuvent être grands ou petits, la puce N/A doit chaque fois générer toutes les tensions de référence de comparaison de petite à grande, ce qui entraîne un gaspillage du temps de conversion lorsque les signaux analogiques sont plus petits. En outre, si la puce N/A génère une par une, pour que le pas soit de 1, les tensions de référence de comparaison qui couvrent complètement tout l'espace de quantification, une grande durée est encore requise. Dans la pratique courante, la séquence de données conçue est non linéaire ou linéaire par morceaux, ce qui permet d'augmenter efficacement la vitesse de lecture des images. Considérons à titre d'exemple une précision de quantification de 14 bits: si on adopte une séquence de données linéaire dont le pas vaut 1, il est nécessaire de générer au total 16.383 tensions de comparaison; si on adopte une séquence de données non linéaire ou linéaire par morceaux, quelques milliers d'itérations ou moins suffiront à couvrir la plage de données allant de 0 à 16.383. Toutefois, cette solution technique atteint également une plus grande vitesse de lecture en sacrifiant la précision de quantification, et en même temps, pour garantir un certain niveau de précision de quantification, au moins un millier ou même plusieurs milliers d'itérations sont nécessaires, et il est certain que cette solution rendra non uniforme la précision de quantification des signaux dans la plage globale de l'espace de quantification, c'est-à-dire que la précision de quantification sera élevée dans certaines plages de signal mais faible dans d'autres, augmentant fortement de ce fait la probabilité de création d'artefacts d'image dans les images numériques. Le principal problème à résoudre par la présente invention est de procurer un procédé de conversion A/N pour conversion de signal radiographique, et un détecteur d'image radiographique et un appareil de radiographie ayant une grande vitesse de conversion et une précision de quantification élevée. /5335FR 5 Pour résoudre ce problème, selon un premier aspect, la solution technique de la présente invention est un procédé de conversion A/N pour conversion de signal radiographique qui comprend les étapes suivantes: générer n niveaux de tension de référence Vi obtenus par conversion d'une entrée numérique binaire à n bits, pour i = 1, ... n, dont le (nùi)1eme bit vaut 1 les autres bits 0; régler i à 1, Vr(i) = Vi; une étape de comparaison: pour comparer un signal d'image analogique à une tension d'accumulation Vr(i); si le signal d'image analogique est supérieur à la tension d'accumulation Vr(i), régler le (nùi)1ème bit du signal d'image numérique à 1 et i = i + 1, et Vr(i) = Vr(i i) + V;, et retourner à l'étape de comparaison; si le signal d'image analogique est inférieur à la tension d'accumulation Vr(i), régler le (nùi)1ème bit du signal d'image numérique à 0 et i = i + 1, et Vr(i) = V;, et retourner à l'étape de comparaison. Selon un autre aspect, un détecteur d'image radiographique selon la présente invention comprend un circuit de conversion A/N pour conversion de signal radiographique, le circuit de conversion A/N comprenant un circuit de génération de tension de référence, une porte, un accumulateur, un comparateur et un codeur, dans lequel: le codeur est utilisé pour commander la porte afin d'envoyer la sortie du circuit de génération de tension de référence à l'accumulateur; le comparateur est utilisé pour comparer le signal d'image analogique à des sorties de l'accumulateur et délivrer le résultat de comparaison au codeur. Le circuit de génération de tension de référence peut comprendre un convertisseur N/A et une porte inverseuse pour changer le signe de la sortie du convertisseur N/A. L'accumulateur peut comprendre un premier étage formant section d'addition et un second étage formant section de maintien connectés par l'intermédiaire d'un interrupteur. /5335FR 6 En outre, le premier étage formant section d'addition peut être constitué de la façon suivante: une résistance Rl et une résistance R2 jouent respectivement le rôle de deux résistances d'entrée de la borne d'entrée inverseuse d'un amplificateur Ul; une résistance R3 et un condensateur Cl connectés en parallèle sont connectés entre la borne d'entrée inverseuse et la borne de sortie de l'amplificateur Ul pour former une boucle de rétroaction; la borne d'entrée non inverseuse de l'amplificateur Ul est connectée à la masse; un interrupteur S1 est connecté en série dans la boucle série formée par la résistance R3 et le condensateur Cl; une borne de la résistance R2 est connectée à une borne d'entrée du niveau de référence; une borne de Rl est t o connectée à la sortie du second étage formant section de maintien. Le second étage formant section de maintien peut être constitué de la façon suivante: une résistance R5 et un amplificateur U3 sont connectés en série, un condensateur C2 et un montage en série d'une résistance R6 et d'un interrupteur S3 sont connectés en parallèle et ensuite connectés entre la borne d'entrée inverseuse et 15 la borne de sortie de l'amplificateur U3 pour former une boucle de rétroaction négative, et la borne d'entrée non inverseuse de l'amplificateur U3 est connectée à la masse. De plus, le détecteur d'image radiographique selon la présente invention peut comprendre en outre une unité de commande logique maître qui est utilisée pour 20 commander le circuit de génération de tension de référence et le codeur. Tous les canaux de conversion A/N du circuit de conversion A/N peuvent partager un ou plusieurs circuits de génération de tension de référence. Selon un autre aspect, un procédé de conversion A/N pour conversion de signal radiographique selon la présente invention comprend les étapes suivantes: 25 générer n niveaux de tension de référence Vi obtenus par conversion d'une entrée numérique binaire à n bits, pour i = 1, ... n, dont le (nùi)1eme bit vaut 1 les autres bits 0; régler i à 1, Vr(i) = Vi et Vr(o) = 0; une étape de comparaison: pour comparer un signal d'image analogique à 30 une tension d'accumulation Vr(i); /5335FR 7 si le signal d'image analogique est supérieur à la tension d'accumulation Vr(i), régler le (nùi)1ème bit du signal d'image numérique à 1 et i = i + 1, et Vr(i) = + V;, et retourner à l'étape de comparaison; si le signal d'image analogique est inférieur à la tension d'accumulation Vr(i), régler le (nùi)1ème bit du signal d'image numérique à 0 et i = i + 1, et Vr(i) = Vr(i-2) + V;, et retourner à l'étape de comparaison. Selon encore un autre aspect, un détecteur d'image radiographique selon la présente invention comprend un circuit de conversion A/N pour conversion de signal radiographique, le circuit de conversion A/N comprenant un circuit de génération de tension de référence, un accumulateur, un comparateur et un codeur, dans lequel: l'accumulateur est utilisé pour accumuler les sorties du circuit de génération de tension de référence et envoyer le résultat d'accumulation au comparateur; le comparateur est utilisé pour comparer le signal d'image analogique à la sortie de l'accumulateur et délivrer un résultat de comparaison au codeur. Le circuit de génération de tension de référence peut comprendre un convertisseur N/A. L'accumulateur peut comprendre un premier étage formant section d'addition et un second étage formant section de maintien connectés par l'intermédiaire d'un interrupteur, et une section d'attaque de sortie connectée par une borne à la sortie du premier étage formant section d'addition. Le premier étage formant section d'addition peut être constitué de la façon suivante: une résistance Rl et une résistance R2 jouent respectivement le rôle de deux résistances d'entrée de borne d'entrée inverseuse pour un amplificateur Ul; une résistance R3 et un condensateur C 1 connectés en parallèle sont connectés entre la borne d'entrée inverseuse et la borne de sortie de l'amplificateur Ul pour former une boucle de rétroaction; la borne d'entrée non inverseuse de l'amplificateur Ul est connectée à la masse; un interrupteur S1 est connecté en série dans la boucle série formée par la résistance R3 et le condensateur Cl; une borne de la résistance R2 est connectée à une borne d'entrée du niveau de référence; une borne de Rl est connectée à la sortie du second étage formant section de maintien. /5335FR 8 Le second étage formant section de maintien peut être constitué de la façon suivante: une résistance R5 et un amplificateur U3 sont connectés en série, un condensateur C2 et un montage en série d'une résistance R6 et d'un interrupteur S3 sont connectés en parallèle et ensuite connectés entre la borne d'entrée inverseuse et la borne de sortie de l'amplificateur U3 pour former une boucle de rétroaction négative, et la borne d'entrée non inverseuse de l'amplificateur U3 est connectée à la masse. La section d'attaque de sortie peut comprendre: une résistance R8 et un amplificateur U5 connectés en série; une résistance R9 connectée entre la borne d'entrée inverseuse et la borne de sortie de l'amplificateur U5. De plus, le détecteur d'image radiographique selon la présente invention peut comprendre en outre une unité de commande logique maître qui est utilisée pour commander le circuit de génération de tension de référence et le codeur. Tous les canaux de conversion A/N du circuit de conversion A/N peuvent partager un ou plusieurs circuits de génération de tension de référence. Selon encore un autre aspect, un appareil de radiographie selon la présente invention comprend le détecteur d'image radiographique selon l'un des aspects précédents. Par comparaison avec l'état de l'art, le procédé de conversion A/N et le détecteur d'image radiographique et l'appareil de radiographie selon la présente invention offrent les avantages suivants. Premièrement, pour un détecteur d'image radiographique de grand format dont la précision de quantification est de n bits, la présente invention choisit de générer une tension de référence binaire à n bits V;, pour i = 1, ..., n, dont le (nùi)1ème bit vaut 1 et les autres bits 0, c'est-à-dire que la valeur de la première tension de référence vaut la moitié de la tension de quantification maximale, la valeur de la deuxième tension de référence vaut la moitié de ladite moitié, et ainsi de suite. En d'autres termes, lesdites tensions de référence décroissent successivement de moitié. En outre, la valeur du (nùi)1eme bit du signal d'image numérique est réglée conformément au résultat de comparaison du signal d'image analogique et du signal /5335FR 9 de niveau d'accumulation Vr généré par les tensions de référence V;. Le niveau Vr est généré simplement par le processus de superposition des tensions V;, mais le sens de chaque superposition dépend du résultat de la dernière comparaison. Si le signal d'image analogique est supérieur au niveau d'accumulation courant Vr(i) (Vr(1) = V1), alors le (nùi)1ème bit du signal d'image numérique est mis à 1 et i = i + 1; si i n'est pas égal à n, alors Vr(i) = Vr(,-1) + V; et une comparaison suivante est réalisée; si le signal d'image analogique est inférieur au niveau d'accumulation courant Vr(i), alors le (nùi)1eme bit du signal d'image numérique est mis à 0 et i = i + 1; si i n'est pas égal à n, alors Vr(i) = Vr(,-1) ù V; et une comparaison suivante est réalisée. Dans toutes ces situations, le nombre de comparaisons nécessaires dépend totalement du nombre n choisi de bits de quantification. La solution technique de la présente demande peut nettement réduire la durée de conversion tout en assurant une certaine précision de quantification. Deuxièmement, l'adoption du procédé de la présente invention permet d'atteindre une précision de quantification de n bits dans tout l'espace de quantification, de sorte que des signaux analogiques de différents niveaux ont la même précision de quantification, ce qui réduit efficacement les artefacts d'image produits en raison de la quantification. En outre, étant donné que tous les canaux de conversion A/N partagent un ou plusieurs circuits de génération de tension de référence, l'aire du panneau occupée par le réseau de conversion entier peut être minimisée, et en même temps une différence entre différents canaux de conversion n'a plus rien à voir avec le niveau de référence. Les personnes ayant des compétences ordinaires dans l'art pourront comprendre de façon complète les caractéristiques individuelles, les aspects et les avantages de la présente invention à l'étude de la description suivante considérée conjointement avec les figures. Sur les figures, les mêmes numéros de référence repèrent les mêmes éléments. La figure 1 est un organigramme du procédé de conversion A/N pour conversion de signal radiographique selon la présente invention; /5335FR 10 la figure 2 est un schéma synoptique du circuit de conversion A/N du détecteur d'image radiographique selon la présente invention; la figure 3 est un schéma d'un mode de réalisation de la figure 2; la figure 4 est un schéma d'un mode de réalisation de l'accumulateur de la figure 3; la figure 5 est un chronogramme du fonctionnement de l'accumulateur représenté sur la figure 4; la figure 6 est un organigramme d'un autre procédé de conversion A/N selon la présente invention; la figure 7 est un schéma synoptique d'un autre circuit de conversion A/N selon la présente invention; la figure 8 est un schéma d'un mode de réalisation de la figure 7; la figure 9 est un schéma d'un mode de réalisation de l'accumulateur du circuit de conversion A/N représenté sur la figure 8; et la figure 10 est un chronogramme du fonctionnement de l'accumulateur représenté sur la figure 9. Les solutions techniques, les caractéristiques et les avantages de la présente invention vont maintenant être décrits au moyen d'exemples de réalisation. La figure 1 représente un procédé de conversion A/N servant à convertir un signal d'image analogique en un signal d'image numérique à n bits, comprenant: étape 1): générer n tensions de référence binaires à n bits V;, pour i = 1, ..., n, dont le (nùi)1ème bit vaut 1 et les autres bits 0; par exemple quand n = 3, Vi est la tension correspondant à 100 en binaire (100b), V2 est la tension correspondant à 010b et V3 est la tension correspondant à 00 lb; étape 2): régler i à 1, et régler le niveau d'accumulation Vr(i) à un niveau de référence Vi; étape 3): étape de comparaison pour comparer un signal d'image analogique à une tension d'accumulation Vr(i); /5335FR 11 si le signal d'image analogique est supérieur à la tension d'accumulation Vr(i), alors étape 4): régler le (nùi)1eme bit du signal d'image numérique à 1, et i = i + 1; étape 5): déterminer si i est égal à n; si i n'est pas égal à n, alors étape 6): régler Vr(i) = Vr(,-1) + V; et retourner à l'étape 3), sinon fin du procédé; si le signal d'image analogique est inférieur à la tension d'accumulation Vr(i), alors étape 7): régler le (nùi)1eme bit du signal d'image numérique à 0 et i = i + 1; étape 8): déterminer si est égal à n; si i n'est pas égal à n, alors étape 9): régler Vr(i) = Vr(,-1) ù V; et retourner à l'étape 3), sinon fin du procédé. Le procédé sert à convertir un signal d'image analogique en un signal d'image numérique à n bits. En d'autres termes, la précision de quantification de la présente invention pour un signal d'image analogique correspond à 2n ù 1 niveaux, n pouvant être n'importe quel entier positif. Pour un détecteur d'image de grand format, la précision de quantification est un indice clé pour pondérer les performances du détecteur d'image de grand format. Par adoption de la solution technique de ce procédé, l'utilisateur peut sélectionner la précision de quantification à la demande. En outre, la précision de quantification peut être uniforme dans tout l'espace de quantification. Tous les signaux peuvent atteindre la même précision de quantification n. On peut observer d'après les étapes décrites plus haut que le présent procédé génère séquentiellement des tensions de référence binaires Vi, dont le nombre de bits est le même que le nombre de bits de la précision de quantification, pour i = 1, ..., n, et dont le (nùi)ième bit vaut 1 et les autres bits 0; à savoir, V1 = 10...0, V2 = 010...0, Vn = 0...01. On peut observer qu'en ce qui concerne V1 à Vn, Vi = 2Vi+l. Si la précision de quantification requise par un détecteur d'image de grand format est de 5 bits, les tensions de référence générées sont: V1 = 10000, V2 = 01000, V3 = 00100, V4 = 00010, V5 = 00001. /5335FR 12 Selon le procédé de la présente invention, une fois que les tensions de référence ont été générées, en commençant par la tension de référence V1 ou, en d'autres termes, en commençant par la valeur médiane de la quantification, le signal d'image analogique est comparé à un premier niveau d'accumulation (à savoir, la tension de référence V1); si le signal d'image analogique est supérieur au niveau d'accumulation, le (nùi)ième bit du signal d'image numérique est réglé à 1 et i = i + 1, c'est-à-dire qu'une tension de référence suivante est générée; à l'étape 5), il est déterminé si i est égal à n, c'est-à-dire qu'il est déterminé si n tensions de référence ont toutes été accumulées et comparées; si i n'est pas égal à n, l'étape 6) règle Vr(i) = Vr(iùl) + Vi, c'est-à-dire qu'une nouvelle tension de référence est additionnée à la valeur du niveau d'accumulation précédent pour obtenir un nouveau niveau d'accumulation, et l'exécution retourne à l'étape 3) pour effectuer une nouvelle comparaison, sinon le procédé prend fin. Si le signal d'image analogique est inférieur au niveau d'accumulation, à l'étape 7) le (nùi)ième bit du signal d'image numérique est réglé à 0 et i = i + 1; à l'étape 8), il est déterminé si i est égal à n; si non, l'étape 9) règle Vr(i) = Vr(iùl) ù Vi, c'est-à-dire qu'une nouvelle tension de référence est soustraite de la tension d'accumulation courante pour obtenir un nouveau niveau d'accumulation, et l'exécution retourne à l'étape 3) pour effectuer une nouvelle comparaison, sinon le procédé prend fin. Le niveau d'accumulation généré à la iième itération au cours du processus global est obtenu par des opérations d'addition et de soustraction des i niveaux de référence précédents qui décroissent progressivement de moitié. Les signes des opérations (addition ou soustraction) sont déterminés par les résultats de comparaison obtenus à ces itérations. Si le résultat de comparaison de cette itération indique que le signal d'image analogique est supérieur au niveau d'accumulation courant, alors le bit correspondant du signal d'image numérique doit être "1", et sinon "0". Quand le nombre cible n de bits de quantification est déterminé à la conception, la durée d'une conversion de tous les canaux de conversion en parallèle /5335FR 13 est fixée à: n itérations x durée d'une seule itération, ce qui augmente fortement la vitesse de conversion A/N des images. La figure 2 représente le circuit de conversion A/N dans un détecteur d'image radiographique, servant à convertir un signal d'image analogique en un signal d'image numérique à n bits, comprenant un circuit de génération de tension de référence 1, une porte 5, un accumulateur 2, un comparateur 3 et un codeur 4. Le comparateur 3 est utilisé pour comparer le signal d'image analogique à la sortie (c'est-à-dire le niveau d'accumulation Vr(i)) de l'accumulateur 2 et délivrer le résultat au codeur 4; le codeur 4 est utilisé pour commander la porte 5 afin d'envoyer la sortie du circuit de génération de tension de référence 1 à l'accumulateur 2. Le circuit de génération de tension de référence 1 est utilisé pour générer n tensions de référence binaires à n bits Vi, pour i = 1, ..., n, dont le (nùi)ième bit vaut 1 et les autres bits 0. L'accumulateur 2 est utilisé pour accumuler la sortie du circuit de génération de tension de référence 1. Le comparateur 3 est utilisé pour comparer le signal d'image analogique à la sortie de l'accumulateur 2. Le codeur 4 est utilisé pour régler les bits du signal d'image numérique conformément au résultat de comparaison obtenu par le comparateur 3 et commander la porte 5 de la façon suivante: si le résultat de comparaison obtenu par le comparateur 3 est vrai, alors le bit correspondant du signal d'image numérique est réglé à 1 et le codeur 4 commande la porte 5 pour envoyer la tension de référence Vi+1 à l'accumulateur 2; si le résultat de comparaison obtenu par le comparateur 3 est faux, alors le bit correspondant du signal d'image numérique est réglé à 0 et le codeur 4 commande la porte 5 pour envoyer la tension de référence ùVi+1 à l'accumulateur 2. La figure 3 représente un mode de réalisation du circuit représenté sur la figure 2. On peut également observer sur la figure 3 que le circuit de génération de tension de référence 1 peut comprendre un convertisseur N/A 10 et une porte inverseuse 11 pour changer le signe de la sortie du convertisseur N/A. /5335FR 14 Le convertisseur N/A 10 peut générer n tensions de référence à n bits Vi, et la porte inverseuse 11 change le signe des tensions de référence Vi (i = 1, ..., n), c'est-à-dire que la sortie de la porte inverseuse 11 est ûVi. L'accumulateur 2 accumule les signaux qu'il reçoit en entrée; une borne d'entrée du comparateur 3 est connectée au signal d'image analogique, son autre borne d'entrée est connectée à la sortie de l'accumulateur 2, c'est-à-dire que le comparateur 3 compare le signal d'image analogique à la sortie de l'accumulateur; le codeur 4 règle les bits du signal d'image numérique conformément au résultat de comparaison obtenu par le comparateur 3, à savoir règle le (nû1)ième bit (bit de poids fort) du signal d'image numérique conformément au premier résultat de comparaison, règle le (nû2)ième bit (deuxième bit de poids fort) du signal d'image numérique conformément au deuxième résultat de comparaison, ..., règle le (nûi)ième bit du signal d'image numérique conformément au iième résultat de comparaison, ..., règle le 0iéme bit (bit de poids faible) du signal d'image numérique conformément au nième résultat de comparaison. Le comparateur 3, le codeur 4 et la porte 5 sont conformes à l'art antérieur et ne seront pas davantage décrits. La description qui suit considère à titre d'exemple un détecteur d'image radiographique de grand format, dont la précision de quantification est de 5 bits, pour décrire le principe de fonctionnement du circuit de conversion A/N représenté sur la figure 2. En premier lieu, le convertisseur N/A 10 génère une tension V1 = 10000b, la porte inverseuse 11 change le signe de V1 pour obtenir ûV1, la porte 5 sélectionne une borne d'entrée positive, la tension V1 est envoyée à l'accumulateur 2, l'accumulateur 2 délivre la tension d'accumulation Vr(1) = V1, Vr(1) est à son tour appliquée à une borne d'entrée du comparateur 3 pour être comparée à un signal d'image analogique, provenant de pixels d'image, appliqué à l'autre borne d'entrée du comparateur 3, dont le résultat de comparaison est appliqué au codeur 4; si ladite tension de signal est supérieure à la tension d'accumulation Vr(1), le codeur 4 règle le bit de poids fort du multiplet de sortie à 1, sinon il réglerait le bit de poids fort du /5335FR 15 multiplet de sortie à 0. En outre, si le bit de poids fort du multiplet de sortie est 1, la porte 5 continue à sélectionner la borne d'entrée positive. Durant la deuxième comparaison, le convertisseur N/A 10 génère une tension V2 = 01000b, la porte inverseuse 11 change le signe de V2 en ùV2, étant donné que la sortie de la porte 5 est l'entrée positive, la tension V2 est envoyée à l'accumulateur 2, la sortie Vr(2) de l'accumulateur est donc V1 + V2 = 11000b, laquelle valeur est à son tour comparée dans le comparateur 3 au signal d'image; on suppose que cette valeur est supérieure à la tension du signal d'image, auquel cas le codeur 4 règle le deuxième bit de poids fort du multiplet de sortie à 0, et en même temps la porte 5 sélectionne la borne d'entrée négative. Durant la troisième comparaison, le convertisseur N/A 10 génère une tension V3 = 00100b, la porte inverseuse 11 change son signe pour obtenir ùV3; étant donné que la sortie de la porte 5 est l'entrée négative, la tension ùV3 est envoyée à l'accumulateur 2, la sortie Vr(3) de l'accumulateur 2 est donc V1 + V2 ù V3, laquelle valeur est comparée dans le comparateur 3 à la tension du signal d'image, le codeur 4 règle le bit correspondant du multiplet de sortie conformément au résultat de comparaison, et commande en même temps la direction ou entrée sélectionnée par la porte 5. Ce processus est répété jusqu'à ce que les n bits du multiplet de sortie aient tous été réglés. Le multiplet de sortie obtenu à la fin est exactement le signal d'image numérique obtenu par conversion dudit signal d'image analogique. La figure 4 représente l'accumulateur 2 du circuit de conversion A/N représenté sur la figure 2. L'accumulateur 2 comprend un premier étage formant section d'addition et un second étage formant section de maintien, connectés par l'intermédiaire d'un interrupteur S2. Dans un mode de réalisation de la présente invention, le premier étage formant section d'addition est constitué de la façon suivante: une résistance R1 et une résistance R2 jouent respectivement le rôle de deux résistances d'entrée de la borne d'entrée inverseuse d'un amplificateur Ul; une résistance R3 et un condensateur Cl connectés en parallèle sont connectés entre la borne d'entrée inverseuse et la borne de sortie de l'amplificateur Ul pour former une boucle de rétroaction; la borne d'entrée non inverseuse de l'amplificateur Ul est connectée à la masse; un interrupteur S1 est /5335FR 16 connecté en série dans la boucle série formée par la résistance R3 et le condensateur Cl; une borne de la résistance R2 est connectée à la borne d'entrée du niveau de référence; une borne de R1 est connectée à la sortie du second étage formant section de maintien. Dans ce mode de réalisation, le second étage formant section de maintien est constitué de la façon suivante: une résistance R5 et un amplificateur U3 sont connectés en série, un condensateur C2 et un montage en série d'une résistance R6 et d'un interrupteur S3 sont connectés en parallèle et ensuite connectés entre la borne d'entrée inverseuse et la borne de sortie de l'amplificateur U3 pour former une boucle de rétroaction négative, et la borne d'entrée non inverseuse de l'amplificateur U3 est connectée à la masse. Dans le premier étage formant section d'addition, la résistance R1 et la résistance R2 forment ensemble les résistances de l'entrée inverseuse; la résistance Rl est connectée par une borne à la sortie du second étage formant section de maintien; la résistance R2 est connectée par une borne à la borne d'entrée du niveau de référence; la résistance R3 et le condensateur Cl sont connectés en parallèle pour former le circuit de rétroaction négative de ladite section d'addition; l'interrupteur S1 est connecté en série dans la boucle série formée par la résistance R3 et le condensateur Cl. Ce dont Ul forme le coeur est un circuit additionneur-intégrateur. Quand S1 est fermé, sa tension de sortie est exactement la tension accumulée sur Cl: Voue = ûR3x((V1/R1) + (V2/R2)) Quand R1 = R2 = R3: Vout = û(V 1 + V2) Quand l'accumulation est stable, si on ouvre S1, alors le résultat d'accumulation est maintenu sur Cl. Dans le second étage formant section de maintien, la résistance R5 forme la résistance d'entrée inverseuse en série, qui est connectée par une borne à la sortie du premier étage formant section d'addition par l'intermédiaire de l'interrupteur Si; la résistance R6 et le condensateur C2 sont connectés en parallèle pour former le circuit /5335FR 17 de rétroaction négative de ladite section de maintien; S3 est connecté en série dans la boucle série formée par R6 et C2. La sortie de l'accumulateur global est exactement la sortie du second étage. De façon similaire au premier étage, ce dont U3 forme le coeur est un circuit inverseur-intégrateur. Concernant la conception d'un accumulateur, les personnes ayant des compétences ordinaires dans l'art peuvent imaginer d'autres variantes de réalisation conformes à son principe, qui sont illimitées et ne seront pas listées une par une. Le fonctionnement dudit accumulateur va maintenant être décrit en détail à propos de la figure 5. La figure 5 est un chronogramme du fonctionnement de l'accumulateur représenté sur la figure 4, spécifiquement des trois interrupteurs S1, S2 et S3, ainsi que de la séquence chronologique de la tension de référence d'entrée V; (apparaissant sur la figure 4 sous la forme d'une source de tension V;). Sur la figure 5: V1-V4 sont des tensions de référence. La valeur absolue de chaque niveau de référence est la moitié du niveau précédent, mais le sens positif ou négatif doit être déterminé par le résultat de comparaison précédent, et sélectionné par une porte. 1. Entrée de valeurs absolues de tensions de référence en symétrie positive- négative, lesdites valeurs absolues décroissant progressivement de moitié en escalier. 2. Dans le premier processus d'accumulation, une entrée de niveau de référence positif est d'abord choisie, la section de maintien d'accumulation est effacée par l'interrupteur S3 avant le début d'une nouvelle séquence d'accumulation. 3. Dans la période de temps de chaque itération, l'interrupteur S1 est d'abord fermé, donc la sortie d'accumulation précédente (0 pour la première itération) et le niveau de référence courant se superposent sur le condensateur Cl. Dans la même période de temps, l'interrupteur S1 est ouvert, puis l'interrupteur S2 et l'interrupteur S3 sont fermés simultanément, de sorte que le résultat superposé est transféré au condensateur C2. Le niveau sur le condensateur C2 est transmis par l'intermédiaire de l'étage de sortie à une borne d'entrée du comparateur pour être comparé. Sur la base du résultat de comparaison, si le signal d'accumulation est supérieur au signal d'image amplifié par intégration, le niveau de référence suivant sera choisi comme étant un niveau de référence négatif. Si le signal d'accumulation est inférieur au signal d'image, le niveau de référence suivant sera choisi comme étant une entrée positive. Les étapes 2-7 sont répétées jusqu'à ce que tous les échelons de niveau de référence aient été parcourus. Sur la figure, la flèche 70 indique que le niveau de sortie du second étage formant section de maintien est remis à 0; la flèche O indique que le niveau de 15 référence et le niveau de sortie courant du second étage formant section de maintien sont additionnés; la flèche OO indique que S1 est ouvert et le résultat d'accumulation du premier étage est maintenu sur Cl; la flèche ® indique que le résultat d'accumulation du premier étage est transféré au second étage formant section de maintien; la flèche OO indique que le second étage formant section de maintien 20 maintient le résultat d'accumulation précédent durant le processus d'accumulation suivant (avec mise à jour du niveau de référence). On notera que le rang du niveau de référence (c'est-à-dire le nombre de bits du signal d'image numérique obtenu par conversion) peut être n'importe quel nombre, selon le convertisseur N/A de niveau de référence choisi et le rapport signal 25 sur bruit acceptable. De nouveau à propos de la figure 2, le circuit de conversion A/N du détecteur d'image radiographique de la présente invention comprend en outre une unité de commande logique maître 7 pour commander le circuit de génération de tension de référence et le codeur. 10/5335FR 4. 5. 6. 7. 8. 18 /5335FR 19 La fonction principale de l'unité de commande logique maître 7 est de (mais n'est pas limitée à) commander le début et la fin du processus de conversion A/N, et la synchronisation entre le circuit de génération de niveau de référence et le codeur. Le processus de synchronisation peut être prédéfini par l'intermédiaire d'un signal en temps réel (incluant un signal d'horloge) de n'importe quel type ou sur la base d'une seule et même horloge originelle. L'unité de commande logique maître 7 peut être constituée de n'importe quels dispositifs logiques programmables et/ou non programmables sur site, ou de microcontrôleurs de n'importe quelles formes. Un ou plusieurs circuits de génération de tension de référence peuvent être partagés par tous les canaux de conversion A/N du circuit de conversion A/N. Comme représenté sur la figure 6, la présente demande porte en outre sur un procédé de conversion A/N pour conversion de signal radiographique, le procédé comprenant: étape 100): générer n tensions de référence binaires V;, pour i = 1, ..., n, dont le (nùi)1eme bit vaut 1 et les autres bits 0; étape 101): régler i à 1, et régler le niveau d'accumulation Vr(i) au niveau de référence Vi; étape 102): étape de comparaison pour comparer un signal d'image analogique à une tension d'accumulation Vr(i); si le signal d'image analogique est supérieur à la tension d'accumulation Vr(i), alors étape 103): régler le (nùi)1eme bit du signal d'image numérique à 1, et i = i + 1; étape 104): déterminer si i est égal à n; si non, alors étape 105): régler Vr(i) = Vr(,-i) + Vi et retourner à l'étape 102), sinon fin du procédé; si le signal d'image analogique est inférieur à la tension d'accumulation Vr(i), alors étape 106): régler le (nùi)1eme bit du signal d'image numérique à 0, et i = i + 1; étape 107): déterminer si i est égal à n; /5335FR 20 si non, alors étape 108): régler Vr(i) = Vr(iù2) + Vi et retourner à l'étape 102), sinon fin du procédé. On notera que dans ce procédé, Vr(o) = 0 et Vr(1) = V1. Ce procédé sert à convertir un signal d'image analogique en un signal d'image numérique à n bits. En d'autres termes, la précision de quantification pour un signal d'image analogique selon la présente invention peut correspondre à 2n û 1 niveaux, n pouvant être n'importe quel entier positif. Pour un détecteur d'image de grand format, la précision de quantification est un indice clé pour pondérer les performances du détecteur d'image de grand format. Par adoption de la solution technique de ce procédé, l'utilisateur peut sélectionner la précision de quantification à la demande. En outre, la précision de quantification peut être uniforme dans tout l'espace de quantification. Tous les signaux peuvent atteindre la même précision de quantification n. On peut observer d'après les étapes décrites plus haut que le présent procédé génère séquentiellement des tensions de référence binaires V;, dont le nombre de bits est le même que le nombre de bits de la précision de quantification, pour i = 1, ..., n, et dont le (nûi)1ème bit vaut 1 et les autres bits 0; à savoir, Vi = 10...0, V2 = 010...0, Vn = 0...01. On peut observer qu'en ce qui concerne Vi à Vn, Vi = 2V;+1. Si la précision de quantification requise par un détecteur d'image de grand format est de 5 bits, les tensions de référence générées sont: Vi = 10000, V2 = 01000, V3 = 00100, V4 = 00010, V5 = 00001. Selon le procédé de la présente invention, une fois que les tensions de référence ont été générées, en commençant par la tension de référence Vi ou, en d'autres termes, en commençant par la valeur médiane de la quantification, le signal d'image analogique est comparé au premier niveau d'accumulation (à savoir, la tension de référence Vi); si le signal d'image analogique est supérieur au niveau d'accumulation, le (nûi)'ème bit du signal d'image numérique est réglé à 1 et i = i + 1, c'est-à-dire qu'une tension de référence suivante est générée; à l'étape 104), il est déterminé si i est égal à n, c'est-à-dire qu'il est déterminé si n tensions de référence ont toutes été accumulées et comparées; si i n'est pas égal à n, l'étape 105) règle Vr(i) /5335FR 21 = Vr(,-1) + Vl, c'est-à-dire qu'une nouvelle tension de référence est additionnée à la valeur du niveau d'accumulation précédent, et l'exécution retourne à l'étape 102) pour effectuer une nouvelle comparaison, sinon le procédé prend fin. Si le signal d'image analogique est inférieur au niveau d'accumulation, alors à l'étape 106) le (nûi)1ème bit du signal d'image numérique est réglé à 0 et i = i + 1; à l'étape 107), il est déterminé si i est égal à n; si non, l'étape 108) règle Vr(l) = Vr(1-2) + Vl, c'est-à-dire que le dernier résultat d'accumulation est mis au rebut et un plus petit niveau de référence est superposé au résultat d'accumulation précédent, et l'exécution retourne à l'étape 102) pour effectuer une nouvelle comparaison, sinon le procédé prend fin. Le niveau d'accumulation généré à la i1ème itération durant le processus global est obtenu par une opération d'addition dans un seul sens des i précédents niveaux de référence qui décroissent progressivement de moitié. Toutefois, le fait que chaque niveau de référence doit être accumulé ou non dépend du résultat de comparaison. Chaque comparaison est ici considérée comme étant un nouvel essai. Si la tension d'accumulation dépasse le signal d'image, indiquant que le niveau de référence accumulé à cette itération est trop élevé, alors un plus petit niveau (moitié de l'amplitude du niveau de référence courant) doit être utilisé pour un autre essai. Si le résultat de comparaison de cette itération indique que le signal d'image analogique est supérieur au niveau d'accumulation courant, cela signifie que cet essai est réussi et que le bit du signal d'image numérique correspondant doit être "1", et sinon "0". Quand le nombre cible n de bits de quantification est déterminé à la conception, la durée d'une conversion de tous les canaux de conversion en parallèle est réglée à: n itérations X durée d'une seule itération, ce qui augmente fortement la vitesse de conversion A/N des images. Comme représenté sur la figure 7, la présente invention porte également sur un détecteur d'image radiographique qui comprend un circuit de conversion A/N pour conversion de signal radiographique, le circuit de conversion A/N comprenant un circuit de génération de tension de référence l', un accumulateur 2', un /5335FR 22 comparateur 3 et un codeur 4. L'accumulateur 2' accumule la sortie du circuit de génération de tension de référence 1' et délivre le résultat d'accumulation (c'est-à-dire le niveau d'accumulation Vr(,» au comparateur 3; le comparateur 3 compare le signal d'image analogique à la sortie de l'accumulateur 2' et délivre le résultat au codeur 4. Comme représenté sur la figure 8, le circuit de génération de tension de référence 1' comprend un convertisseur N/A 10. Dans ledit circuit, le circuit de génération de tension de référence 1' comprend seulement un convertisseur N/A 10, sans comprendre une porte inverseuse 11 (représentée sur la figure 2), et le codeur 4 règle les bits correspondants du signal d'image numérique conformément au résultat du comparateur 3. Le comparateur 3 et le codeur 4 sont conformes à l'art antérieur et ne seront pas davantage décrits. La description qui suit considère à titre d'exemple un détecteur d'image radiographique de grand format, dont la précision de quantification est de 5 bits, pour décrire le principe de fonctionnement du circuit de conversion A/N représenté sur la figure 7. En premier lieu, le convertisseur N/A 10 génère une tension V1 = 10000b, la tension V1 est transférée à l'accumulateur 2', l'accumulateur 2' délivre la tension d'accumulation Vr(1) = V1, Vr(1) est à son tour appliquée à une borne d'entrée du comparateur 3 pour être comparée à un signal d'image, provenant de pixels d'image, appliqué à l'autre borne d'entrée du comparateur 3, dont le résultat de comparaison est appliqué au codeur 4; si ladite tension de signal est supérieure à la tension d'accumulation Vr(i), le codeur 4 règle le bit de poids fort du multiplet de sortie à 1, sinon il réglerait le bit de poids fort du multiplet de sortie à 0. On suppose que le bit de poids fort est réglé à 1 dans cet exemple. Durant la deuxième comparaison, une tension V2 = 01000b est générée par le convertisseur N/A 10, la tension V2 est ensuite transférée à l'accumulateur 2' de sorte que la sortie Vr(2) de l'accumulateur est V1 + V2 = 11000b, laquelle valeur est à son tour comparée dans le comparateur 3 au signal d'image; on suppose que la valeur est inférieure à la tension du signal d'image, donc le deuxième bit de poids fort du multiplet de sortie est réglé à 0 par le codeur 4. /5335FR 23 Durant la troisième comparaison, une tension V3 = 00100b est générée par le convertisseur N/A 10, en même temps l'accumulateur met au rebut le résultat d'accumulation précédent Vr(2) mais accumule une nouvelle tension de référence et le résultat d'accumulation précédent Vr(1), donc le niveau d'accumulation est Vr(3) = Vr(1) + V3 = V1 + V3 = 10100b, laquelle valeur est à son tour comparée dans le comparateur 3 au signal d'image. Ce processus est répété jusqu'à ce que les n bits du multiplet de sortie aient tous été réglés. Le multiplet de sortie obtenu à la fin est exactement le signal d'image numérique obtenu par conversion dudit signal d'image analogique. La figure 9 représente l'accumulateur 2' qui comprend un premier étage formant section d'addition et un second étage formant section de maintien, connectés par l'intermédiaire d'un interrupteur. Comme représenté sur la figure 9, dans un mode de réalisation de l'accumulateur, le premier étage formant section d'addition est constitué de la façon suivante: une résistance Rl et une résistance R2 jouent respectivement le rôle de deux résistances d'entrée de la borne d'entrée inverseuse d'un amplificateur Ul; une résistance R3 et un condensateur C 1 connectés en parallèle sont connectés entre la borne d'entrée inverseuse et la borne de sortie de l'amplificateur Ul pour former une boucle de rétroaction; la borne d'entrée non inverseuse de l'amplificateur Ul est connectée à la masse; un interrupteur S1 est connecté en série dans la boucle série formée par la résistance R3 et le condensateur Cl; une borne de la résistance R2 est connectée à la borne d'entrée d'un niveau de référence; une borne de Rl est connectée à la sortie du second étage formant section de maintien. Le second étage formant section de maintien est constitué de la façon suivante: une résistance R5 et un amplificateur U3 sont connectés en série, un condensateur C2 et un montage en série d'une résistance R6 et d'un interrupteur S3 sont connectés en parallèle et ensuite connectés entre la borne d'entrée inverseuse et la borne de sortie de l'amplificateur U3 pour former une boucle de rétroaction négative, et la borne d'entrée non inverseuse de l'amplificateur U3 est connectée à la masse. /5335FR 24 On peut observer que la résistance R1 et la résistance R2 constituent ensemble les résistances d'entrée inverseuse du premier étage formant section d'addition; la résistance R1 est connectée par une borne à la sortie du second étage formant section de maintien; la résistance R2 est connectée par une borne à la borne d'entrée du niveau de référence; la résistance R3 et le condensateur Cl sont connectés en parallèle pour former le circuit de rétroaction négative dudit premier étage formant section d'addition; l'interrupteur S1 est connecté en série dans la boucle série formée par la résistance R3 et le condensateur Cl; la résistance R5 forme une résistance d'entrée inverseuse série, dont une borne est connectée à la sortie du premier étage formant section d'addition par l'intermédiaire de l'interrupteur Sl; la résistance R6 et le condensateur C2 sont connectés en parallèle pour former le circuit de rétroaction négative dudit second étage formant section de maintien; l'interrupteur S3 est connecté en série dans la boucle série formée par la résistance R6 et le condensateur C2. Par comparaison à la figure 4, la principale différence est que la sortie vers le comparateur est issue du premier étage et non du second étage. Ce dont Ul forme le coeur est un circuit additionneur-intégrateur. Quand S1 est fermé, sa tension de sortie est exactement la tension accumulée sur Cl: Voue = ûR3x((V1/R1) + (V2/R2)) Quand R1 = R2 = R3: Vout = û(V1 + V2) Quand l'accumulation est stable, si on ouvre S1, alors le résultat d'accumulation est maintenu sur Cl. Dans le second étage, de façon similaire au premier étage, ce dont U3 forme le coeur est un circuit inverseur-intégrateur. De nouveau à propos de la figure 7, le détecteur d'image radiographique de la présente invention comprend en outre une unité de commande logique maître 7 qui est utilisée pour commander le circuit de génération de tension de référence l' et le codeur 4. La fonction principale de l'unité de commande logique maître 7 est de (mais n'est pas limitée à) commander le début et la fin du processus de conversion AIN, et /5335FR 25 la synchronisation entre le circuit de génération de niveau de référence et le codeur. Le processus de synchronisation peut être prédéfini par l'intermédiaire d'un signal en temps réel (incluant un signal d'horloge) de n'importe quel type ou sur la base d'une seule et même horloge originelle. L'unité de commande logique maître 7 peut être constituée de n'importe quels dispositifs logiques programmables et/ou non programmables sur site, ou de microcontrôleurs de n'importe quelles formes. La figure 10 est un chronogramme correspondant à la figure 9. Le mode de réalisation représenté sur la figure 9 va maintenant être décrit à propos de la figure 10. Sur la figure 10, le fonctionnement des trois interrupteurs S1, S2 et S3 ainsi que la séquence chronologique de la tension de référence d'entrée V; sont représentés. Sur la figure 10: V1-V4 sont des tensions de référence. La valeur absolue de chaque niveau de référence est la moitié du niveau précédent, mais le fait que le résultat d'accumulation doit être maintenu ou non est déterminé par le résultat de comparaison précédent. Les valeurs absolues des tensions de référence d'entrée positive décroissent progressivement de moitié en escalier. 1. Dans le premier processus d'accumulation, le résultat d'accumulation précédent est effacé par l'interrupteur S3. 2. Dans la période de temps de chaque itération, l'interrupteur S1 est d'abord fermé, donc le résultat d'accumulation précédent (0 pour la première itération) et le niveau de référence courant se superposent sur le condensateur Cl. 3. Le résultat de superposition est ensuite transféré au comparateur 3 pour être comparé au signal d'image amplifié par intégration. 4. Sur la base du résultat de comparaison, si le signal d'accumulation est supérieur au signal d'image amplifié par intégration, l'interrupteur S2 reste ouvert et ce résultat superposé sera mis au rebut. /5335FR 26 5. Si le signal d'accumulation est inférieur au signal d'image, l'interrupteur S1 est ouvert, puis l'interrupteur S2 et l'interrupteur S3 sont simultanément fermés et le résultat superposé est transféré au condensateur C2. 6. Les étapes 2-5 sont répétées jusqu'à ce que tous les échelons de niveau de référence aient été parcourus. Sur ladite figure, la flèche 70 indique que le niveau de sortie courant du second étage formant section de maintien est remis à 0; la flèche OO indique que le niveau de référence et le niveau de sortie courant du second étage formant section de maintien sont additionnés; la flèche OO indique que S1 est ouvert et le résultat d'accumulation du premier étage est maintenu sur Cl; la flèche ® indique que le résultat d'accumulation courant est directement transféré au comparateur pour une comparaison; la flèche OO indique que le résultat d'accumulation est transféré au second étage pour être maintenu si le résultat de comparaison indique que le signal d'image est supérieur au niveau d'accumulation; la flèche © indique que le résultat d'accumulation précédent est maintenu sur le second étage formant section de maintien durant le processus d'accumulation suivant (avec mise à jour du niveau de référence). On notera que le rang du niveau de référence (c'est-à-dire le nombre de bits du signal d'image numérique obtenu par conversion) peut être n'importe quel nombre, selon le convertisseur N/A de niveau de référence choisi et le rapport signal sur bruit acceptable. En même temps, avec la structure de circuit représentée sur la figure 9, il est nécessaire que la polarité du niveau de référence soit opposée à celle du niveau de signal. Il est également acceptable que le niveau de référence soit donné sous la forme d'une différence, ou ait été changé de signe ou translaté avant comparaison. En outre, la présente invention décrit un appareil de radiographie, qui comprend le détecteur d'image radiographique décrit plus haut et comprend en outre un réseau convertisseur optique-électrique et un circuit de transfert numérique ayant un port de communication. Le circuit de conversion A/N a été décrit en détail plus haut, de sorte qu'il ne sera pas davantage décrit. Le détecteur d'image radiographique /5335FR 27 peut être un détecteur d'image à panneau. Le point clé est que le niveau de référence est partagé, mais chaque canal comprend une section d'accumulation et maintien unique. Quand le détecteur d'image radiographique est en cours d'utilisation, le réseau convertisseur optique-électrique reçoit les rayons X ayant traversé l'objet exposé ou la lumière visible résultant du passage des rayons X à travers un scintillateur, convertit les rayons X ou la lumière visible en un signal électrique analogique qu'il stocke dans ses unités de conversion optique-électrique; le circuit de conversion A/N convertit les signaux analogiques stockés dans les unités de conversion optique-électrique en signaux d'image numériques; le circuit de transfert numérique transfère les signaux d'image numériques par le port de communication à l'hôte du système de détection de rayons X, pour ainsi obtenir l'image numérique qui reflète les informations de densité de l'objet exposé. En résumé, le procédé et le circuit de conversion A/N décrits par la présente invention, servant à convertir un signal d'image analogique en un signal d'image numérique à n bits, peuvent être appliqués à n'importe quel détecteur d'image radiographique à panneau. Bien que certains modes de réalisation spécifiques de la présente invention aient été décrits dans ce qui précède, diverses modifications et divers remplacements par des équivalents peuvent être apportés sans sortir de la portée définie par les revendications annexées, de sorte que ces modifications et ces remplacements par des équivalents doivent être inclus dans la portée de protection de la présente invention. /5335FR 28 LISTE DE COMPOSANTS 1, 1' Circuit de génération de tension de référence 2, 2' Accumulateur 3 Comparateur 4 Codeur 5 Porte 7 Unité de commande logique maître Convertisseur N/A REVENDICATIONS1. Procédé de conversion A/N pour conversion de signal radiographique, servant à convertir un signal d'image analogique en un signal d'image numérique à n bits, 5 caractérisé en ce que le procédé comprend les étapes suivantes: générer n niveaux de tension de référence V; obtenus par conversion d'une entrée numérique binaire à n bits, pour i = 1, ...n, dont le (n-i)'eme bit vaut 1 et les autres bits 0; régler i à 1, Vr(I) = VI; une étape de comparaison: pour comparer un signal d'image analogique à une 10 tension d'accumulation Vr(i); si le signal d'image analogique est supérieur à la tension d'accumulation Vr(i), régler le (nùi)'ème bit du signal d'image numérique à 1 et i = i + 1, et Vr(;) = Vr(;ù~) + V;, et retourner à l'étape de comparaison; si le signal d'image analogique est inférieur à la tension d'accumulation Vr(i), 15 régler le (nùi)'eme bit du signal d'image numérique à 0 et i = i + 1, et V,(,) = V,, et retourner à l'étape de comparaison. 2. Détecteur d'image radiographique, comprenant un circuit de conversion A/N pour conversion de signal radiographique apte à mettre en oeuvre le procédé selon la revendication 1, caractérisé en ce que le circuit de conversion A/N comprend un circuit 20 de génération de tension de référence (1), une porte (5), un accumulateur (2), un comparateur (3) et un codeur (4), dans lequel: le codeur est utilisé pour commander la porte afin d'envoyer la sortie du circuit de génération de tension de référence à l'accumulateur; le comparateur est utilisé pour comparer le signal d'image analogique à des 25 sorties de l'accumulateur et délivrer le résultat de comparaison au codeur. 3. Détecteur d'image radiographique selon la revendication 2, dans lequel le circuit de génération de tension de référence comprend un convertisseur N/A et une porte inverseuse pour changer le signe de la sortie du convertisseur N/A./5335FR 30 4. Détecteur d'image radiographique selon la revendication 3, dans lequel l'accumulateur comprend un premier étage formant section d'addition et un second étage formant section de maintien, connectés par l'intermédiaire d'un interrupteur. 5. Détecteur d'image radiographique, comprenant un circuit de conversion A/N pour conversion de signal radiographique apte à mettre en œuvre le procédé selon la revendication 1, caractérisé en ce que le circuit de conversion A/N comprend un circuit de génération de tension de référence (1'), un accumulateur (2'), un comparateur (3) et un codeur (4), dans lequel: l'accumulateur est utilisé pour accumuler les sorties du circuit de génération de tension de référence et envoyer le résultat d'accumulation au comparateur; le comparateur est utilisé pour comparer le signal d'image analogique à la sortie de l'accumulateur et délivrer un résultat de comparaison au codeur. 6. Détecteur d'image radiographique selon la revendication 5, dans lequel le circuit de génération de tension de référence comprend un convertisseur N/A. 7. Détecteur d'image radiographique selon la revendication 5, dans lequel l'accumulateur comprend un premier étage formant section d'addition et un second étage formant section de maintien connectés par l'intermédiaire d'un interrupteur, et une section d'attaque de sortie connectée par une borne à la sortie du premier étage formant section d'addition. 8. Détecteur d'image radiographique selon la revendication 4 ou 7, dans lequel le premier étage formant section d'addition est constitué de la façon suivante: une résistance R1 et une résistance R2 jouent respectivement le rôle de deux résistances d'entrée de la borne d'entréè inverseuse d'un amplificateur U1; une résistance R3 et un condensateur Cl connectés en parallèle sont connectés entre la borne d'entrée inverseuse et la borne de sortie de l'amplificateur U1 pour former une boucle de rétroaction; la borne d'entrée non inverseuse de l'amplificateur U1 est connectée à la masse; un interrupteur S1 est connecté en série dans la boucle série formée par la résistance R3 et le condensateur Cl; une borne de la résistance R2 est connectée à une borne d'entrée de niveau de référence; une borne de R1 est connectée à la sortie du second étage formant section de maintien./5335FR 3 9. Détecteur d'image radiographique selon l'une quelconque des revendications 2 à 8, comprenant en outre une unité de commande logique maître (7) qui est utilisée pour commander le circuit de génération de tension de référence et le codeur. 10. Appareil de radiographie, caractérisé en ce qu'il comprend un détecteur 5 d'image radiographique de l'une quelconque des revendications 2 à 9.