Brevet FR2953640A1 — publié le 20110610

i La présente invention est relative à un procédé de fabrication d'une structure de type semi-conducteur sur isolant, à pertes électriques diminuées. Elle concerne également une telle structure. Domaine technique de l'invention L'invention se place donc dans le contexte général de la fabrication d'une structure de type semiconducteur sur isolant (SOI), par le procédé SmartCut (marque déposée). Ce procédé est décrit de manière détaillée par exemple dans le brevet US 5,374,564. Etat de la technique Une structure de ce type comporte généralement une couche de support, généralement en silicium monocristallin présentant une résistivité élevée, une couche isolante d'oxyde, et une couche mince de matériau semiconducteur. Cette couche mince est destinée à recevoir des composants, typiquement des composants électroniques. En particulier dans des applications dans lesquelles on fait usage de radio-fréquences, par exemple dans le domaine de la radiophonie, une partie des ondes émises peut être absorbée par le substrat support, malgré la présence de la couche isolante. On parle de pertes électriques. Pour répondre à cette difficulté, on a proposé d'augmenter la résistivité du substrat support au-delà de 500 0.cm, voire au-delà de quelques milliers d'Ohms.cm. Mais cela ne s'avère pas suffisant. On a alors proposé de déposer sur la face supérieure du substrat support (c'est à dire celle qui reçoit la couche isolante et la couche mince), une couche d'un matériau dont la densité de pièges à porteurs de charge est élevée. Une couche de silicium polycristallin est particulièrement adaptée pour assurer cette fonction. Sa structure est formée d'une multitude de grains cristallins présentant des frontières défectueuses (joint de grains) formant pièges, ce qui rend l'ensemble particulièrement peu conducteur. On réduit ainsi les courants de fuite et les pertes de résistivité au niveau du substrat support. La technique mise en oeuvre consiste à déposer une couche de silicium polycristallin sur le substrat support, puis à appliquer les étapes habituelles du procédé SmartCut. Or, en procédant à des tests sur des structures ainsi obtenues, le présent demandeur a constaté que la technique en question ne permettait pas de réduire les pertes électriques de façon satisfaisante. La présente invention vise à résoudre ce problème en fournissant un procédé de fabrication d'une structure de type semi-conducteur sur isolant, à pertes électriques diminuées, dans lequel la couche de silicium polycristallin qui est disposée sur le substrat support, présente le caractère résistif escompté. Exposé de l'invention Il s'agit donc d'un procédé de fabrication d'une structure de type semi-conducteur sur isolant, à pertes électriques diminuées, qui comprend successivement un substrat support en silicium, une couche d'oxyde et une couche mince d'un matériau semi-conducteur, une couche de silicium polycristallin étant intercalée entre le substrat support et la couche d'oxyde, ce procédé comprenant les étapes suivantes : a) oxydation d'un substrat donneur en matériau semi- conducteur pour y former en surface une couche d'oxyde ; b) implantation d'ions dans le substrat donneur pour y former une zone de fragilisation ; c) collage du substrat donneur sur le substrat support, la couche d'oxyde étant située à l'interface de collage, le dit substrat support ayant subi un traitement thermique apte à lui conférer une haute résistivité, c'est à dire une résistivité supérieure à 500 Q.cm, sa face supérieure qui reçoit le substrat donneur étant revêtue de ladite couche de silicium polycristallin ; d) fracture du substrat donneur selon la zone de fragilisation pour transférer sur le substrat support une couche mince de matériau semi conducteur ; e) mise en oeuvre d'au moins une stabilisation de ladite 5 structure ainsi réalisée. Ce procédé est remarquable en ce que ledit traitement apte à conférer une haute résistivité audit substrat support est mis en oeuvre avant la formation de la couche de silicium polycristallin, et que l'étape e), comporte au moins une étape thermique longue, mise en oeuvre à une 10 température qui n'excède pas 950°C, pendant au moins 10 minutes. Le dépôt de silicium polycristallin est donc réalisé après le traitement apte à conférer au substrat support une haute résistivité, de sorte que les hautes températures mises en oeuvre lors de ce traitement n'affectent pas le caractère polycristallin de la couche de silicium 15 polycristallin. De même, le budget thermique mis en oeuvre lors du traitement thermique de la structure finale n'est pas suffisant pour modifier ce caractère polycristallin. Selon d'autres caractéristiques avantageuses et non 20 limitatives : - la résistivité dudit substrat support est supérieure à 1000 Q.cm, de préférence supérieure à 2000 Q.cm, encore plus préférentiellement supérieure à 3000 Q.cm ; - l'étape thermique longue est mise en oeuvre pendant 25 plusieurs heures ; - il comporte un traitement court mis en oeuvre pendant moins de 10 minutes, à une température supérieure à 1000°C, avantageusement pendant une à deux minutes, à une température de l'ordre de 1200°C ; - ledit traitement thermique apte à conférer une haute 30 résistivité au substrat support comprend au moins une étape menée à une température comprise entre 500 et 1200°C, pendant 30 minutes à 20 heures ; - ledit traitement thermique apte à conférer une haute résistivité au substrat support est un traitement de recuit en trois étapes, la 35 deuxième étape étant menée à une température inférieure à celle des deux autres étapes ; - lesdites trois étapes sont mises en oeuvre respectivement à une température comprise entre 1000 et 1200°C pendant 1 à 10 heures, 600 à 900°C pendant 1 à 10 heures, et 900 à 1200°C pendant 1 à 48 heures ; - à l'étape e), ladite stabilisation comprend au moins un traitement thermique de stabilisation et un traitement thermique d'amincissement de la couche mince ; - à l'étape c), avant le dépôt de la couche de silicium polycristallin, on dépose sur le substrat receveur une couche semi- conductrice dite de découplage de réseau cristallin, c'est à dire présentant un paramètre de maille différent de celui du silicium monocristallin ; - ladite couche de découplage contient du silicium polycristallin ; - ladite couche de découplage contient aussi un matériau semi-conducteur à base de silicium et d'une autre espèce atomique ; - ledit matériau conducteur à base de silicium est du SiC ou du SiGe ; - on procède au dépôt de ladite couche de découplage et de la couche de silicium polycristallin, en continu, c'est à dire dans un premier temps, par alimentation simultanée de deux sources de gaz, respectivement de silicium polycristallin et de l'autre espèce atomique, puis par alimentation seule de la source de silicium polycristallin ; - on dépose également sur la couche de silicium polycristallin, une nouvelle couche de découplage ; - on dépose encore, sur ladite nouvelle couche de découplage, au moins un empilement constitué d'une couche de silicium polycristallin et d'une couche de découplage ; L'invention concerne également une structure de type semi-conducteur sur isolant, à pertes électriques diminuées, qui comprend successivement un substrat support en silicium, une couche d'oxyde et une couche mince d'un matériau semi-conducteur, une couche silicium polycristallin étant intercalée entre le substrat support et la couche d'oxyde et est remarquable en ce que la couche de silicium polycristallin présente ne résistivité supérieure à 5000 Ohms.cm.35 Brève description des figures D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description qui va suivre de certains modes de réalisation préférentiels. Cette description sera donnée en référence aux dessins annexés dans lesquels : - les figures 1 a à 1G représentent les différentes étapes du procédé conforme à l'invention ; - la figure 2 est une vue de détail d'une partie de la structure au sein de laquelle est intercalée une couche dite de découplage ; - la figure 3 est une variante de la figure 2 dans laquelle une couche supplémentaire de découplage est formée sur le silicium polycristallin ; - la figure 4 est une vue en coupe d'une structure selon 15 l'invention dont on se propose de tester la résistivité. Description de modes de réalisation particuliers de l'invention Comme indiqué plus haut, le procédé selon l'invention est de 20 type SmartCut. Ainsi, à la figure 1A est représenté un substrat donneur 1 en silicium (Si), de préférence monocristallin, que l'on recouvre d'une couche 10 de dioxyde de silicium (S102). Cela correspond à la figure I B. Cette couche d'oxyde peut résulter d'une oxydation thermique 25 du substrat donneur 1 ou avoir été formé par dépôt, classiquement, par l'une des techniques de dépôt chimique en phase vapeur bien connues de l'homme du métier sous les abréviations CVD et LPCVD (pour "Chemical Vapor Deposition" et "Low Pressure Chemical Vapor Deposition"). En se reportant à la figure 1C, ledit substrat donneur est 30 soumis à une implantation d'espèces atomiques ou ioniques à travers la couche d'oxyde 2. Par "implantation d'espèces atomiques ou ioniques", on entend tout bombardement de ces espèces susceptibles de les introduire dans le substrat donneur avec une concentration maximale à une 35 profondeur prédéterminée du substrat par rapport à la surface bombardée, en vue d'y créer une zone de fragilisation 13. Ce type d'implantation est effectué selon le procédé connu sous la dénomination SmartCut. La zone de fragilisation 13 délimite une couche 11 mince du reste 12 du substrat donneur 1. L'implantation d'espèces atomiques ou ioniques peut être une implantation simple, c'est-à-dire une implantation d'une seule espèce atomique telle que par exemple une implantation d'hydrogène, d'hélium ou de gaz rare. L'implantation peut également être une co-implantation 10 d'espèces atomiques ou ioniques. Un substrat receveur 2 est représenté à la figure 1 D. Il s'agit d'un substrat massif en silicium. Ce substrat support présente la caractéristique d'avoir subi un traitement thermique apte à lui conférer une autre résistivité, c'est-à-dire 15 une résistivité supérieure à 500 0.cm, voire supérieure à 1000, de préférence encore supérieure à 2000, voire encore plus préférentiellement supérieure à 3000 0.cm. Ce traitement peut avoir été mis en oeuvre dès la fabrication du substrat ou ultérieurement, dans le cadre du présent procédé. 20 Ce traitement thermique apte à conférer au substrat support 2 une haute résistivité est par exemple un traitement thermique comprenant au moins une étape menée à une température comprise entre 500 et 1200°C pendant 30 minutes à 20 heures. Dans un autre mode de réalisation, ce traitement comprend un 25 traitement de recuit en trois étapes, la deuxième étape étant menée à une température inférieure à celle des deux autres étapes. Avantageusement, ces trois étapes sont mises en oeuvre respectivement à une température comprise entre 1000 et 1200°C pendant 1 à 10 heures, 600 à 900° C pendant 1 à 10 heures et 900 à 1200°C 30 pendant 1 à 48 heures. La première étape de ce traitement avantageux et optionnel, également connu sous le terme anglais " High-low-High treatment", a pour fonction de faire sortir l'oxygène d'une zone superficielle du substrat, par un phénomène dit d"'exodiffusion" pour obtenir une zone dénudée, c'est-à-dire 35 une zone sans précipités d'oxygène. Il s'agit donc d'une zone présentant moins de défauts qu'initialement, ce qui est avantageux pour le dépôt ultérieur de polysilicium. La deuxième étape de ce procédé a pour objet de permettre la nucléation, c'est-à-dire la création "d'embryons" de précipités d'oxygène interstitiels. Enfin, la troisième étape de ce procédé a pour fonction de permettre la croissance des précipités créés à l'étape précédente, c'est-à-dire de constituer des amas d'oxyde. Cela se traduit par une augmentation de la résistivité du matériau. En tout état de cause, ce traitement d'augmentation de la résistivité du substrat 20 est mis en oeuvre avant le dépôt, sur ce dernier, d'une couche 20 de silicium polycristallin. Le fait de procéder ainsi permet de conserver la structure polycristalline de la couche 20. Après retournement du substrat donneur 1, on procède alors à sa mise en contact avec la couche 20 du substrat support 8, de sorte que la couche d'oxyde 10 rentre en contact avec la couche de polysilicium 20. Le collage entre les deux substrats s'effectue de façon préférée mais non obligatoire, par adhésion moléculaire. On effectue un recuit de décollement et procède ensuite au détachement du reste 12 du substrat donneur 1, au niveau de la zone de fragilisation 13, de façon à transférer la couche 11 sur le substrat support 2, plus précisément sur la couche de polysilicium 20. On obtient ainsi un substrat 3 de type de semiconducteur sur isolant qui se trouve à l'état semi fini. On met alors en oeuvre une stabilisation de la structure 3 ainsi réalisée. Conformément à l'invention, cette stabilisation comporte une étape thermique longue, mise en oeuvre à une température qui n'excède pas 950°C pendant au moins 10 minutes, et éventuellement un traitement court mis en oeuvre pendant moins de 10 minutes à une température supérieure à 1000°C. Préférentiellement, l'étape thermique longue est mise en oeuvre pendant plusieurs heures tandis que le traitement court est mis en 35 oeuvre pendant 1 à 2 minutes à une température de l'ordre de 1200°C. Plus précisément, ces étapes de finition comprennent au moins un des traitements suivants : a) traitement thermique de stabilisation avant polissage, permettant de consommer la zone du substrat donneur endommagé par la 5 séparation au niveau de l'interface 13 ; b) traitement mécanique et chimique de polissage (CMP) afin de consommer la matière de la couche 11 pour arriver à l'épaisseur voulue ; c) traitement thermique final d'amincissement afin de parvenir à l'épaisseur finale souhaitée. 10 En respectant les conditions de température et de durée indiquées plus haut, les budgets thermiques mis en oeuvre ne sont pas suffisants pour que le polysilicium recristallise et perde ses effets bénéfiques. Toutefois, le fait de limiter la durée et/ou la température des 15 traitements lors de la stabilisation de la structure, engendre une fragilisation de l'interface créée de sorte qu'il est très utile d'effectuer des traitements intermédiaires aptes à renforcer la cohésion de la structure. On pense notamment à un traitement, mis en oeuvre antérieurement au collage à l'aide d'un plasma. 20 Conformément à un mode de réalisation préféré du procédé selon l'invention, la couche de silicium polycristallin, est formée sur une couche 21 dite "de découplage de réseau cristallin", c'est-à-dire une couche à gradient de concentration qui présente un paramètre de maille différent de celui du silicium que forme le substrat support. 25 Cette différence de paramètre de maille est par exemple supérieure à 5 %. Cette couche de découplage contient avantageusement du silicium polycristallin, mais en aucun cas du silicium monocristallin pur. Selon un mode de réalisation préféré, elle contient aussi un 30 matériau semiconducteur à base de silicium et d'une autre espèce atomique. Il s'agit par exemple de SiC ou de SiGe. L'avantage de cette couche à gradient entre le substrat support 2 et la couche de polysilicium est qu'elle permet d'éviter que le 35 polysilicium ne recristallise à partir de la couche 11. Cette couche à gradient permet de s'opposer à la recristallisation du polysilicium. La couche de polysilicium, par ses cavités et joints de grains, permet de : - piéger les contaminants générant une chute de la résistivité (B, P, Ca, Na, etc.) ; - faire barrière aux charges électriques contenues sous l'oxyde 10; - empêcher la diffusion de l'oxygène interstitiel contenu dans l'oxyde 10 (diffusion qui aurait pour effet un mauvais piégeage ; on parle 10 d'effet "gettering"). De préférence, la couche de découplage 21 ainsi que la couche de polysilicium 20 sont fabriquées dans une même étape de dépôt, de manière continue, ce qui signifie que l'on forme d'abord la couche 21 en injectant un premier gaz pour constituer le polysilicium ainsi qu'un second 15 pour constituer l'autre espèce atomique puis, une fois l'épaisseur souhaitée atteinte, on coupe l'arrivée du deuxième gaz en continuant à injecter le gaz pour former la couche de polysilicium. Comme montré à la figure 3, on peut également constituer une nouvelle couche de découplage de polysilicium, ce qui permet d'éviter que 20 celle-ci ne recristallise à partir de la couche mince de matériau semiconducteur 11. Eventuellement, on peut ainsi former un empilage couche de découplage 21/couche de polysilicium 20/couche de découplage 21/couche de polysilicium 20, etc. 25 Avantageusement, l'épaisseur totale de la couche de polysilicium et de la ou des couches de découplage est comprise entre 3000 et 10000 A, avec un rapport 10 entre l'épaisseur de la couche de polysilicium et la couche de découplage. A la figure 4, on se propose de tester la résistivité d'une 30 structure obtenue conformément à l'invention. Cette caractérisation est faite d'une part à l'aide de la méthode bien connue dite "4PP" (pour "four points probe"), à savoir par l'utilisation de 4 électrodes traversant l'ensemble de la structure. Une seconde méthode dite "SRP", également bien connue, 35 permet de tracer l'évolution de la résistivité en fonction de la profondeur, par le biais d'un biseau, comme le montre ladite figure précitée. 5 2953640 i0 Quelque soit la méthode utilisée, on constate que la structure traitée selon le procédé selon l'invention conserve une haute résistivité, comparativement à la même structure qui n'aurait pas subi le procédé selon l'invention. Ainsi, en utilisant la méthode dite 4PP et en réalisant des tests comparatifs, on passe d'une résistivité moyenne de 4 à 5000 0.cm, à plus de 700 000 0.cm. Ceci est dû au fait que le polysilicium a conservé sa structure polycristalline. On notera enfin que le dépôt d'une couche à gradient entre le substrat support et le silicium polycristallin peut également être mis en oeuvre dans le cadre de la fabrication d'une structure de type SOI, autrement que par la technique SmartCut.15 REVENDICATIONS1. Procédé de fabrication d'une structure de type semi-conducteur sur isolant (3), à pertes électriques diminuées, qui comprend successivement un substrat support en silicium (2), une couche d'oxyde (10) et une couche mince d'un matériau semi-conducteur (11), une couche de silicium polycristallin (20) étant intercalée entre le substrat support (2) et la couche d'oxyde (10), ce procédé comprenant les étapes suivantes : a) oxydation d'un substrat donneur (1) en matériau semi-conducteur pour y former en surface une couche d'oxyde (10) ; b) implantation d'ions dans le substrat donneur pour y former 10 une zone de fragilisation (13) ; c) collage du substrat donneur (1) sur le substrat support (2), la couche d'oxyde (10) étant située à l'interface de collage, le dit substrat (2) support ayant subi un traitement thermique apte à lui conférer une haute résistivité, c'est à dire une résistivité supérieure à 500 Q.cm, sa face 15 supérieure qui reçoit le substrat donneur (1) étant revêtue de ladite couche de silicium polycristallin (20) ; d) fracture du substrat donneur (1) selon la zone de fragilisation (13) pour transférer sur le substrat support (2) une couche mince (11) de matériau semi conducteur ; 20 e) mise en oeuvre d'au moins une stabilisation thermique de ladite structure (3) ainsi réalisée, caractérisé par le fait que ledit traitement apte à conférer une haute résistivité audit substrat support (2) est mis en oeuvre avant la formation de la couche de silicium polycristallin (20), et que l'étape e) 25 comporte au moins une étape thermique longue, mis en oeuvre à une température qui n'excède pas 950°C, pendant au moins 10 minutes. 2. Procédé selon la revendication 1, caractérisé par le fait que la résistivité dudit substrat support (2) est supérieure à 1000 Q.cm, de préférence supérieure à 2000 Q.cm, encore plus préférentiellement 30 supérieure à 3000 Q.cm. 3. Procédé selon la revendication 1 ou 2, caractérisé par le fait que l'étape thermique longue est mise en oeuvre pendant plusieurs heures. 4. Procédé selon l'une des revendications 1 à 3, caractérisé par le fait qu'il comporte un traitement court mis en oeuvre pendant moins de 10 minutes, à une température supérieure à 1000°C, avantageusement pendant une à deux minutes, à une température de l'ordre de 1200°C. 5. Procédé selon l'une des revendications précédentes, caractérisé par le fait que ledit traitement thermique apte à conférer une haute résistivité au substrat support (2) comprend au moins une étape menée à une température comprise entre 500 et 1200°C pendant 30 minutes à 20 heures. 6. Procédé selon l'une des revendications précédentes, caractérisé par le fait que ledit traitement thermique apte à conférer une haute résistivité au substrat support (2) est un traitement de recuit en trois étapes, la deuxième étape étant menée à une température inférieure à celle des deux autres étapes. 7. Procédé selon la revendication 6, caractérisé par le fait que lesdites trois étapes sont mises en oeuvre respectivement à une température comprise entre 1000 et 1200°C pendant 1 à 10 heures, 600 à 900°C pendant 1 à 10 heures, et 900 à 1200°C pendant 1 à 48 heures. 8. Procédé selon l'une des revendications précédentes, caractérisé par le fait qu'à l'étape e), ladite stabilisation thermique comprend au moins un traitement thermique de stabilisation et un traitement thermique d'amincissement de la couche mince (11). 9. Procédé selon l'une des revendications précédentes, caractérisé par le fait que, à l'étape c), avant le dépôt de la couche de silicium polycristallin (20), on dépose sur le substrat receveur une couche semi-conductrice (21) dite de découplage de réseau cristallin, c'est à dire présentant un paramètre de maille différent de celui du silicium monocristallin. 10. Procédé selon la revendication 9, caractérisé par le fait que ladite couche de découplage (21) contient du silicium polycristallin. 11. Procédé selon la revendication 10, caractérisé par le fait que ladite couche de découplage (21) contient aussi un matériau semi-conducteur à base de silicium et d'une autre espèce atomique. 12. Procédé selon la revendication 11, caractérisé par le fait 35 que ledit matériau conducteur à base de silicium est du SiC ou du SiGe. 13. Procédé selon la revendication 11 ou 12, caractérisé par le fait que l'on procède au dépôt de ladite couche de découplage (21) et de la couche de silicium polycristallin (20), en continu, c'est à dire dans un premier temps, par alimentation simultanée de deux sources de gaz, respectivement de silicium polycristallin de l'autre espèce atomique, puis par alimentation seule de la source de silicium polycristallin. 14. Procédé selon l'une des revendications 9 à 13, caractérisé par le fait que l'on dépose également sur la couche de silicium polycristallin (20), une nouvelle couche de découplage (21). 15. Procédé selon la revendication 14, caractérisé par le fait que l'on dépose encore, sur ladite nouvelle couche de découplage (21), au moins un empilement constitué d'une couche de silicium polycristallin (20) et d'une couche de découplage (21). 16. Structure de type semi-conducteur sur isolant (3), à pertes électriques diminuées, qui comprend successivement un substrat support en silicium (2), une couche d'oxyde (10) et une couche mince d'un matériau semi-conducteur (11), une couche silicium polycristallin (20) étant intercalée entre le substrat support (2) et la couche d'oxyde (10), caractérisé en ce que la couche de silicium polycristallin (20) présente une résistivité supérieure à 5000 Ohms.cm.