Brevet FR2960990A1 — publié le 20111209

La présente invention concerne un processeur de traitement de données numériques pour l'exécution d'un calcul de transformée de Fourier rapide directe dite FFT (de l'Anglais « Fast Fourier Transform ») ou de transformée de Fourier rapide inverse dite IFFT (de l'Anglais « Inverse Fast Fourier Transform »). Elle concerne également un dispositif de télécommunication émetteur/récepteur comportant au moins un tel processeur. Un tel processeur trouve sont utilité dans un grand nombre d'applications de télécommunication, notamment dans les dispositifs à modulation/démodulation multi porteuses des signaux émis/reçus. En effet, dans ce type de dispositifs, la modulation/démodulation fait intervenir généralement et avantageusement un calcul numérique de FFT/IFFT, notamment dans le cadre de la radio logicielle ou radio reconfigurable SDR (de l'Anglais « Software Defined Radio »). Un dispositif d'émission/réception de type SDR est un dispositif dans lequel la conversion numérique/analogique se fait au plus près de l'antenne, de sorte que les traitements de modulation/démodulation et de codage/décodage exécutés par le dispositif de télécommunication se font sur des signaux numériques. Ces signaux numériques se prêtent effectivement mieux à un traitement reconfigurable, c'est-à-dire capable de s'adapter à différentes normes ou à différentes évolutions. Aujourd'hui par exemple, de nombreuses normes de communication sans fil existent. Une conséquence immédiate de cette prolifération de normes est le besoin grandissant en dispositifs capables de gérer des normes différentes. La limitation en capacité de calcul et la consommation électrique excessive des processeurs de traitement du signal programmables font de ces dispositifs une solution mal adaptée pour répondre complètement à ce besoin. Par conséquent une solution purement logicielle n'est pas envisageable et l'utilisation d'opérateurs matériels s'impose. Une première solution pour gérer plusieurs normes consiste à juxtaposer au sein d'un même dispositif de télécommunication les différentes chaînes de traitement des normes considérées comportant chacune leurs opérateurs matériels. Cette solution est simple à implémenter mais présente l'inconvénient majeur de ne pas être efficace en termes de surface de silicium utilisée. En outre, son évolutivité est limitée aux normes considérées initialement et la complexité de sa mise en oeuvre n'est pas optimale. En effet, la complexité de cette solution correspond à la somme des complexités de chaque norme à laquelle s'ajoute celle des organes de reconfiguration. Une autre solution consiste à concevoir les différentes chaînes de traitement de telle sorte qu'elles mettent en commun une partie de leurs modules fonctionnels et opérateurs matériels. Cette seconde solution prévoit une paramétrisation du dispositif de sorte que sa reconfiguration pour qu'il exécute telle ou telle chaîne de traitement ne nécessite qu'un changement de valeurs de paramètres. Notamment, une technique de mise en commun d'opérateurs matériels est présentée dans l'article de L. Alaus et al, intitulé « Promising technique of parametrization for reconfigurable radio, the Common Operators Technique : fundamentals and examples », publié dans Journal of Signal Processing Systems, DOI 10.1007/s11265-009-0353-04, le 14 mars 2009. Selon cette solution, les opérateurs mis en commun étant reconfigurables par un simple chargement de paramètres, ils permettent d'obtenir un dispositif reconfigurable tout en limitant le nombre d'éléments matériels à implémenter. A titre d'exemple, cet article indique qu'un opérateur matériel de calcul de FFT/IFFT peut être avantageusement mis en commun parce qu'il est sollicité par un grand nombre de normes. En effet, la plupart des normes de télécommunication actuelles ou en préparation sont basées sur des modulations de type OFDM (de l'Anglais « Orthogonal Frequency Division Multiplexing »). La modulation OFDM est un procédé de codage de signaux numériques par répartition en fréquences orthogonales. Le principe de la modulation OFDM consiste à multiplexer une communication en la répartissant sur des sous canaux envoyés simultanément sur des fréquences indépendantes. Le coeur même d'une modulation OFDM comporte un calcul de FFT. L'opérateur FFT intervient plus généralement en tant qu'opérateur de base de fonctions de réception de signaux dans le domaine fréquentiel dans la majorité des normes. Par exemple, un opérateur FFT est utilisé dans une implémentation fréquentielle d'une estimation de canal par égalisation, dans une modulation/démodulation multi porteuses, dans un algorithme de désétalement et dans l'exécution d'une fonction dite de « canalisation » (i.e. sélection de canal) en banc de filtres. Cet opérateur peut donc être utilisé à différents niveaux d'une chaîne de traitement et dans le cadre de différentes normes. Il permet d'envisager l'obtention d'un dispositif de télécommunication reconfigurable présentant un nombre limité d'opérateurs matériels de calcul de FFT. L'invention concerne plus précisément un processeur à au moins un opérateur papillon, remplissant cette fonction d'opérateur FFT par une approche algorithmique dite de Cooley-Tukey en subdivision de type Radix-2. Un tel processeur est par exemple décrit dans l'article de J. Takala et al, intitulé « Scalable FFT Processors and Pipelined Butterfly Units », publié dans Journal of VLSI Signal Processing, vol. 43, pages 113-123, Springer en 2006. Selon un mode de réalisation avantageux présenté dans cet article, l'opérateur papillon du processeur présente une architecture en pipeline pour la réception et le traitement cadencés de données d'entrée au rythme d'un signal d'horloge, cette architecture en pipeline comportant une pluralité de modules matériels d'addition, soustraction et multiplication et de liens de transmission cadencée de données entre ces modules. Un avantage majeur de cette architecture en pipeline est de limiter très sensiblement le nombre de modules matériels nécessaires dans l'opérateur papillon, à savoir par exemple deux modules de multiplication, quatre modules d'addition et/ou soustraction et deux multiplexeurs au lieu de généralement quatre modules de multiplication et six modules d'addition et/ou soustraction ou trois modules de multiplication et neuf modules d'addition et/ou soustraction dans des architectures équivalentes sans pipeline. Il en résulte une réduction très significative de la surface occupée par l'opérateur papillon et une consommation largement réduite, pour une perte en vitesse de fonctionnement finalement limitée. Les modules matériels utilisés, même si leur nombre est réduit, restent néanmoins propres à l'implémentation précitée de l'opérateur FFT. Notamment, puisque l'opérateur FFT n'est pas utilisé en codage/décodage de canal qui est, outre la modulation/démodulation, une autre fonction essentielle des terminaux d'émission/réception en télécommunication, d'autres modules matériels doivent être ajoutés pour réaliser le codage de canal. Or la majorité des normes impose un procédé de codage de canal pour assurer une fiabilité des données transmises. En effet, le codage de canal sert à lutter contre les perturbations apportées par le canal de transmission en remplaçant le message à transmettre par un message moins vulnérable, par exemple en codant ce message avec un codeur convolutif. L'algorithme de Viterbi, un algorithme de type « Turbo décodeur » ou l'algorithme BCJR (issu des noms de ses inventeurs Bahl, Cocke, Jelinek et Raviv) sont alors des techniques généralement utilisées pour le décodage de signaux traités par code convolutif. L'implémentation de l'une de ces techniques dans un dispositif d'émission/réception de type SDR augmente sensiblement sa complexité parce qu'elle nécessite des modules matériels et un processeur spécifiques. Il peut ainsi être souhaité de prévoir un processeur de traitement de données qui permette de résoudre au moins une partie des problèmes et contraintes précités et/ou d'améliorer la reconfigurabilité d'un dispositif de télécommunication. L'invention a donc pour objet un processeur de traitement de données numériques comportant au moins un opérateur papillon pour l'exécution d'un calcul de transformée de Fourier rapide, cet opérateur papillon présentant une architecture en pipeline pour la réception et le traitement cadencés de données d'entrée au rythme d'un signal d'horloge, cette architecture en pipeline comportant une pluralité d'éléments incluant des modules matériels d'addition, soustraction et multiplication et des liens de transmission cadencée de données entre ces modules, dans lequel au moins un élément de cette architecture en pipeline est configurable à l'aide d'au moins un paramètre programmable, entre une première configuration dans laquelle l'opérateur papillon réalise ledit calcul de transformée de Fourier rapide et une seconde configuration dans laquelle l'opérateur papillon réalise un calcul de métriques d'une implémentation d'un algorithme de décodage canal. L'idée originale exploitée par l'invention provient du constat que l'implémentation par opérateur(s) papillons du calcul de FFT ressemble à une implémentation possible du calcul de valeurs de métriques de branches et du calcul de valeurs de métriques de chemins et de survivants d'un algorithme de décodage canal. Cette implémentation à schéma de papillon d'un algorithme de décodage canal fait apparaître une mise en commun possible de plusieurs modules matériels d'addition et soustraction utilisés dans un processeur de calcul de FFT à opérateurs papillons et en particulier dans un processeur présentant avantageusement une architecture en pipeline. Ainsi, en paramétrant astucieusement au moins un élément de cette architecture, il devient envisageable de concevoir un unique processeur de traitement de données numériques capable, selon son paramétrage, de réaliser un calcul de FFT à opérateurs papillons et un calcul de valeurs de métriques de branches et/ou de valeurs de métriques de chemins et de survivants d'une implémentation d'un algorithme de décodage canal. Les fonctions de modulation/démodulation et de décodage canal peuvent ainsi être remplies dans un même dispositif de télécommunication sur la base d'opérateurs matériels communs, limitant d'autant le nombre et la taille des éléments matériels à intégrer dans le dispositif. En outre, le calcul de FFT s'opérant sur des données complexes, le processeur obtenu, configurable entre un calcul de FFT et un calcul de métriques d'une implémentation d'un algorithme de décodage canal, est capable de traiter des données d'entrée soit dures (binaires) soit souples (codées sur plusieurs bits) pour exécuter l'algorithme de décodage canal. De façon optionnelle, l'élément configurable est configurable à l'aide du paramètre programmable entre la première configuration dans laquelle l'opérateur papillon réalise le calcul de transformée de Fourier rapide, une deuxième configuration dans laquelle l'opérateur papillon réalise un calcul de valeurs de métriques de branches d'une implémentation d'un algorithme de décodage canal et une troisième configuration dans laquelle l'opérateur papillon réalise un calcul de valeurs de métriques de chemins et de survivants d'une implémentation d'un algorithme de décodage canal. De façon optionnelle également, l'élément configurable comporte un lien comprenant un ensemble multiplexeur à plusieurs entrées et une sortie et à sélection de l'une des entrées à l'aide au moins du paramètre programmable. De façon optionnelle également, l'ensemble multiplexeur à plusieurs entrées et une sortie comporte deux multiplexeurs à deux entrées et une sortie, la sortie de l'un des deux multiplexeurs, dit multiplexeur amont, étant reliée à l'une des entrées de l'autre des multiplexeurs, dit multiplexeur aval, pour la fourniture d'un ensemble multiplexeur à trois entrées et une sortie, et dans lequel le multiplexeur aval est à sélection de l'une de ses deux entrées à l'aide du paramètre programmable. De façon optionnelle également, l'opérateur papillon comporte un premier étage de multiplications comportant deux modules matériels de multiplication réelle, un deuxième étage d'addition et soustraction comportant un module matériel d'addition et un module matériel de soustraction, les premier et deuxième étages formant un module de multiplication complexe à architecture en pipeline, et un troisième étage comportant deux modules matériels d'addition/soustraction recevant les sorties des modules matériels du deuxième étage. De façon optionnelle également, les deux modules matériels d'addition/soustraction sont configurables à l'aide du paramètre programmable entre la première configuration dans laquelle ils basculent d'additionneur en soustracteur et inversement à chaque cycle d'horloge et la seconde configuration dans laquelle ils fonctionnent en soustracteur uniquement. De façon optionnelle également, un processeur de traitement de données numériques selon l'invention comporte une pluralité d'opérateurs papillons configurables entre ladite première configuration et ladite seconde configuration, ces opérateurs papillons étant structurés entre eux pour un calcul de transformée de Fourier rapide par une approche algorithmique de Cooley-Tukey en treillis de type Radix-2 et pour une implémentation d'un algorithme de décodage canal en treillis à quatre symboles de référence. L'invention a également pour objet un dispositif de télécommunication à modulation/démodulation multi porteuses des signaux émis/reçus et à décodage de signaux traités par un code convolutif, comportant au moins un processeur de traitement de données numériques tel que défini précédemment. De façon optionnelle, un dispositif de télécommunication selon l'invention est à modulation et démodulation de type OFDM. De façon optionnelle également, un dispositif de télécommunication selon l'invention est de type multi-normes, comportant au moins un modulateur/démodulateur à modulation et démodulation OFDM compatible avec chaque norme implémentée et au moins un décodeur de signal codé par un code convolutif compatible avec chaque norme implémentée. L'invention sera mieux comprise à l'aide de la description qui va suivre, donnée uniquement à titre d'exemple et faite en se référant aux dessins annexés dans lesquels : la figure 1 représente schématiquement la structure, à huit entrées inversées et huit sorties ordonnées, d'un réseau de traitement de données en treillis pour l'implémentation d'un calcul de FFT/IFFT par une approche algorithmique de Cooley-Tukey en subdivision de type Radix-2, la figure 2 représente schématiquement la structure d'un opérateur papillon utilisé par le réseau de traitement de données de la figure 1, - la figure 3 représente schématiquement l'implémentation possible en modules d'addition/soustraction et de multiplication de l'opérateur papillon de la figure 2, la figure 4 représente schématiquement la structure générale d'une chaîne de traitement de données pour une implémentation d'un algorithme de décodage canal, la figure 5 représente schématiquement la structure d'un opérateur papillon utilisable par une partie de la chaîne de traitement de données de la figure 4, les figures 6A et 6B représentent schématiquement une implémentation possible en modules d'addition/soustraction de l'opérateur papillon de la figure 5, les figures 7 et 8 représentent schématiquement la structure générale d'un processeur à opérateur papillon selon deux modes de réalisation de l'invention, et la figure 9 représente schématiquement la structure générale d'un dispositif de télécommunication selon un mode de réalisation de l'invention. La transformée de Fourier rapide directe FFT est un algorithme de calcul de la transformée de Fourier discrète. Cet algorithme est utilisé en traitement numérique du signal pour transformer des données discrètes du domaine temporel ou spatial dans le domaine fréquentiel. Soient par exemple N valeur temporelles discrètes x[0], ..., x[N-1] d'un signal x. Les N valeurs fréquentielles de la transformée de Fourier discrète X de ce signal x sont définies par la formule suivante : N-1 X [k] = x[n].wkn , pour k = 0, ..., N-1, où w = e N n=0 La transformée de Fourier discrète inverse étant équivalente à la transformée de Fourier discrète directe, à un signe et facteur 1/N près, la transformée de Fourrier rapide inverse IFFT repose sur le même algorithme que la FFT pour calculer cette transformée de Fourier discrète inverse. Tout processeur de traitement de données numériques configuré pour l'exécution d'un calcul de transformée de Fourier rapide directe FFT est donc également apte au calcul de transformée de Fourier rapide inverse IFFT. Une implémentation particulièrement simple et très utilisée du calcul de FFT est l'approche algorithmique de Cooley-Tukey en subdivision de type Radix-2. Elle suppose que le nombre N d'échantillons transformés soit une puissance de deux et subdivise de façon récursive le traitement de n échantillons en deux traitements identiques de taille n/2 à une échelle inférieure. En effet, à une première échelle : N-1 2eN/2-1 2z N/2-1 2z -nk -i-2nk -(2n+1)k X [k] = I x[n].e N = x[2n].e N + x[2n + 1].e N n=0 n=0 n=0 N/2-1 2zr - nk -i 2' k N/2-1 2z nk X[k]= x[2n].e N/2 +e N x[2n+1].e N/2 n=0 n=0 2z nk N/2 N/2-1 X [1(1= 1 x[2n]. n=02zr N/2-1 - ~N/2nk +wk x[2n+1]. n=0 De façon récurrente, un calcul de FFT à une échelle donnée est réalisé par deux calculs de FFT à une échelle inférieure, l'un portant sur les échantillons pairs, l'autre sur les échantillons impairs du signal à l'échelle donnée. A l'aide de simplifications supplémentaires bien connues, on obtient ainsi un traitement en treillis à plusieurs échelles (ou niveaux) impliquant autant d'étapes successives. Un exemple de treillis est illustré sur la figure 1, à entrées inversées (de l'Anglais « bit-reversed input ») pour N = 8 impliquant trois étapes St1, St2 et St3. Chaque étape comporte N/2 calculs en papillon, pour un nombre total de N/2 x log2(N) calculs en papillon, tels que celui illustré sur la figure 2. Ce calcul en papillon nécessite le calcul croisé de deux données yk[0] et yk[1], comportant une multiplication complexe de l'une des données, yk[1 ], par un facteur W pour fournir une valeur intermédiaire, puis une addition et une soustraction complexes entre yk[0] et cette valeur intermédiaire pour fournir deux données yk+1[0] et yk+1[1]. Dans l'exemple illustré sur la figure 1, le facteur W vaut w° à l'échelle/étape St1, w° ou w2 à l'échelle/étape St2 et w°, w1, w2 ou w3 à l'échelle/étape St3. Les deux relations liant yk+1[0] et yk+1[1] à yk[0] et yk[1] prennent la forme suivante : Yk+l [0] = Yk [0]+W -Yk [i], Yk+l [i] = Yk [0] - w.Yk [i]- En pratique, le calcul en papillon est réalisé par un opérateur structuré en un premier étage de multiplication complexe et un second étage d'addition et soustraction complexes recevant en entrée les données de sorties du premier étage. Pour réaliser sa multiplication complexe, le premier étage comporte des modules matériels de multiplication réelle, des modules matériels d'addition/soustraction réelle et des liens de transmission de données entre ces modules. Pour réaliser son addition et sa soustraction complexes, le second étage comporte des modules matériels d'addition/soustraction réelle et des liens de transmission de données vers ces modules. Plus précisément, en notant : Yk[i]=a+ab, W =c+id, Yk[0]=e+ if, où a, b, c, d, e et f sont des valeurs réelles, on fait apparaître le besoin en modules matériels de multiplication, addition et soustraction réelles : Yk+~[0]=[e+(ac-bd)]+i[f +(bc+ad)], yk+~[1]=[e-(ac-bd)]+i[f - (bc + ad)]. Sous cette forme simple, le calcul réalisé par un opérateur papillon nécessite a priori quatre modules matériels de multiplication réelle, trois modules matériels d'addition réelle et trois modules matériels de soustraction réelle, comme cela est représenté en partie gauche de la figure 3. Plus précisément, le premier étage de multiplication complexe de l'opérateur papillon 10 représenté en partie gauche de la figure 3, portant la référence 12, comporte quatre modules de multiplication 14, 16, 18 et 20 pour réaliser respectivement les produits ad, bc, bd et ac, un module d'addition 22 recevant les données de sortie des modules 14 et 16 pour réaliser la somme ad + bc et un module de soustraction 24 recevant les données de sortie des modules 18 et 20 pour réaliser la soustraction ac - bd. Le second étage d'addition et soustraction complexes de l'opérateur papillon 10, portant la référence 26, comporte : un module d'addition 28 recevant la donnée de sortie du module 22 et la variable f pour réaliser l'opération ad + bc + f, fournissant ainsi la partie imaginaire notée FFt-ImO de yk+,[0], un module d'addition 30 recevant la donnée de sortie du module 24 et la variable e pour réaliser l'opération ac - bd + e, fournissant ainsi la partie réelle notée FFt-ReO de yk+, [0], un module de soustraction 32 recevant la donnée de sortie du module 22 et la variable f pour réaliser l'opération - ad - bc + f, fournissant ainsi la partie imaginaire notée FFt-Im1 de yk+1[1], et un module de soustraction 34 recevant la donnée de sortie du module 24 et la variable e pour réaliser l'opération bd - ac + e, fournissant ainsi la partie réelle notée FFt-Rel de yk+1[1]. Selon une architecture en pipeline qui s'avère plus avantageuse, le même calcul réalisé par un opérateur papillon peut ne nécessiter que deux modules matériels de multiplication réelle et quatre modules d'addition et/ou soustraction réelles, mais utilise alors en plus deux multiplexeurs, comme cela est représenté en partie droite de la figure 3. Cette architecture tire profit du fait que les multiplications réelles ac et bc, d'une part, et ad et bd, d'autre part, peuvent être effectuées en deux cycles d'horloge successifs. Plus précisément, le premier étage 12' de multiplication complexe de l'opérateur papillon 10' représenté en partie droite de la figure 3 comporte tout d'abord à un premier niveau séquentiel : trois registres R1, R2 et R3, recevant respectivement et successivement les opérandes c et d pour le registre R1, les opérandes b et f pour le registre R2 (dans lequel l'opérande f n'est pas exploité et systématiquement écrasé par l'opérande b suivant) et les opérandes a et e pour le registre R3 (dans lequel l'opérande e n'est pas exploité et systématiquement écrasé par l'opérande a suivant), un module de multiplication 36 alimenté par les registres R1 et R2 pour réaliser successivement en deux cycles d'horloge les opérations bc et bd, et un module de multiplication 38 alimenté par les registres R1 et R3 pour réaliser successivement en deux cycles d'horloge les opérations ac et ad. Il comporte ensuite à un second niveau séquentiel : - deux registres R4 et R5, recevant respectivement les sorties des modules de multiplication 36 et 38, un module d'addition 40 recevant la sortie du registre R4 et celle du module de multiplication 38 pour réaliser l'opération ac - bd, et un module de soustraction 42 recevant la sortie du registre R5 et celle du module de multiplication 36 pour réaliser l'opération bc + ad. Le second étage 26' d'addition et soustraction complexes de l'opérateur papillon 10' comporte : deux registres R6 et R7, recevant respectivement les sorties des modules d'addition 40 et de soustraction 42, deux registres R8 et R9, recevant chacun successivement les opérandes b et f, dans lesquels l'opérande b n'est pas exploité et systématiquement écrasé par l'opérande f suivant, ces deux registres permettant le stockage temporaire de deux valeurs successives de l'opérande f pendant que les calculs en deux cycles d'horloge du premier étage 10' de multiplication complexe sont exécutés, un multiplexeur 44 à deux entrées et une sortie, relié aux deux registres R8 et R9, basculant à chaque cycle d'horloge d'un registre à l'autre pour sélectionner à chaque fois la première des deux valeurs de f stockées temporairement, deux registres R10 et R11, recevant chacun successivement les opérandes a et e, dans lesquels l'opérande a n'est pas exploité et systématiquement écrasé par l'opérande e suivant, ces deux registres permettant le stockage temporaire de deux valeurs successives de e pendant que les calculs en deux cycles d'horloge du premier étage 10' de multiplication complexe sont exécutés, un multiplexeur 46 à deux entrées et une sortie, relié aux deux registres R10 et R11, basculant à chaque cycle d'horloge d'un registre à l'autre pour sélectionner à chaque fois la première des deux valeurs de e stockées temporairement, un module d'addition/soustraction 48, basculant à chaque cycle d'horloge d'additionneur en soustracteur ou l'inverse, recevant les sorties du registre R6 et du multiplexeur 44 pour réaliser successivement les opérations f + (bc + ad) et f - (bc + ad), fournissant ainsi successivement la partie imaginaire notée FFt-ImO de yk+1[0] et la partie imaginaire notée FFt-Im1 de yk+1 [1 ], et un module d'addition/soustraction 50, basculant à chaque cycle d'horloge d'additionneur en soustracteur ou l'inverse, recevant les sorties du registre R7 et du multiplexeur 46 pour réaliser successivement les opérations e + (ac - bd) et e - (ac - bd), fournissant ainsi successivement la partie réelle notée FFt-ReO de yk+1 [0] et la partie réelle notée FFt-Re1 de yk+1 [1 ]. Il apparaît donc clairement que les deux structures d'opérateur papillon 10 et 10' illustrées sur la figure 3 sont équivalentes en termes de calcul effectué pour la réalisation d'un calcul de FFT. Mais la structure 10' en pipeline présente une meilleure optimisation de la surface utilisée et une consommation plus faible que la structure 10. La structure générale d'une chaîne de traitement de données pour une implémentation d'un algorithme de décodage canal, par exemple l'algorithme de Viterbi, est représentée sur la figure 4. Cet algorithme a pour but de trouver par récurrence la séquence d'états la plus probable ayant produit une séquence mesurée [X0,..., XN_1] dans le cas d'un signal codé par un codeur convolutif, c'est-à-dire un codeur comportant un registre à décalage dans lequel chaque bit entrant génère un décalage dans le registre et un résultat en sortie. Son principe est de comparer chaque valeur reçue avec toutes les sorties possibles du registre à décalage de manière à déterminer quel a été le décalage de ce registre le plus probable qui a engendré la valeur reçue. La connaissance de ce décalage permet de connaître la valeur qui l'a provoqué et par conséquent la valeur génératrice du message reçu. Pour chaque valeur de message reçu, on obtient une structure en treillis reportant en ordonnée l'ensemble des états possibles du registre à décalages et en abscisse l'ensemble des transitions possibles, le motif du treillis se répétant invariablement dans le temps à chaque nouvelle entrée du codeur. En sortie du codeur, seules certaines séquences binaires sont possibles. Elles correspondent aux différents chemins qui existent dans le diagramme en treillis. L'application d'un algorithme de décodage canal, et en particulier de l'algorithme de Viterbi, consiste alors à rechercher, dans le treillis, la séquence binaire la plus proche de la séquence reçue. En pratique, le déroulement de l'algorithme comporte les trois opérations suivantes, à chaque instant et pour chaque état du treillis : un calcul de valeurs de métriques de branches réalisé par un bloc 52, consistant à calculer à la réception de N symboles (pour un rendement de 1/N) des valeurs représentant la vraisemblance des symboles reçus par rapport aux 2N symboles possibles. Ces 2N valeurs sont appelées les métriques de branches et notées BmOO, Bm01, Bm10 et Bm11 pour N = 2, un calcul de valeurs de métriques de chemins et de survivants réalisé par un bloc 54, consistant à déterminer l'état le plus probable du registre à décalage. Pour chaque noeud du treillis, une métrique de chemin représentant la probabilité cumulée pour ce noeud de faire partie de la séquence émise est mise à jour en tenant compte de la métrique de chemin calculée au cycle précédent et des valeurs de métriques de branches courantes. Cette mise à jour comporte le calcul de deux métriques de chemins et la sélection de la plus faible (chemin survivant) ; une mémorisation du bit de décision réalisée par un bloc 56, en vue de restituer le signal décodé en fin de trame par une technique de remontée des survivants. Concrètement, le bloc 52 calcule la différence entre une valeur reçue et les sorties possibles du registre à décalage. Il est généralement qualifié de bloc BMC (de l'Anglais « Branch Metric Computation »). Le bloc 54, généralement qualifié de bloc ACS (de l'Anglais « Add, Compare, Select ») réalise à chaque noeud du treillis des additions de deux métriques de chemins avec les métriques de branches, une comparaison des deux métriques de chemins obtenues et une sélection de la plus faible. Pour un calcul sur la base de quatre métriques de branches BmOO, BmOl, Bm1O et Bml 1 calculées par le bloc BMC 52, on peut ainsi faire apparaître un opérateur papillon tel que celui représenté sur la figure 5, pour le calcul des deux métriques de chemins suivantes : Pmk [t +1] = VitO = Min(Pmk [t] + BmOO, Pmk+1 [t] + Bml 0), Pmk+N, a [t +1] = Viti = Min(Pmk [t] + BmOl, Pmk+1 [t] + Bml 1) Indépendamment de l'équation précédente, lorsque les quatre métriques de branches BmOO, BmOl, Bm1O et Bm11 résultent d'un couple (x, y) de valeurs d'entrée possibles, elles peuvent par exemple être calculées de la façon suivante : BmOO = x+ y BmO1=x-y Bm1O = -x - y Bml1=-x+y En considérant que la détection d'un minimum par comparaison de deux valeurs peut être réalisée à l'aide d'un soustracteur couplé à un multiplexeur, on note que cet opérateur papillon nécessite, pour réaliser les calculs des blocs BMC 52 et ACS 54, à savoir un calcul de valeurs de métriques de branches et de valeurs de métriques de chemins et de survivants d'une implémentation d'un algorithme de décodage canal : pour chacun des deux calculs de valeurs de métriques de chemins et de survivants, deux modules matériels d'addition et un module matériel de soustraction (bloc ACS 54), quatre modules matériels d'addition ou soustraction pour le calcul des quatre valeurs de métriques de branches BmOO, BmOl, Bm1O et Bml 1 (bloc BMC 52. Comme cela est représenté sur la figure 6A, si l'on note (x, y) le couple de valeurs d'entrée possibles, alors le bloc BMC 52 de l'opérateur papillon de la figure 5 comporte à un premier niveau séquentiel : un module d'addition 60 pour réaliser l'opération x+y = BmOO, et - un module de soustraction 62 pour réaliser l'opération x-y = BmOl , et à un second niveau séquentiel : un module de soustraction 64 recevant en entrée la sortie du module 60 à soustraire à la valeur « 0 » pour réaliser l'opération 0-(x+y) = Bm10, et un module de soustraction 66 recevant en entrée la sortie du module 62 à soustraire à la valeur « 0 » pour réaliser l'opération 0-(x-y) = Bm11. Comme cela est représenté sur la figure 6B, si l'on note PO et P1 les deux métriques de chemins calculées au cycle précédent, alors le bloc ACS 54 de l'opérateur papillon de la figure 5 comporte à un premier niveau séquentiel : - un module d'addition 68 recevant la métrique de branche BmOO ou BmOi et la variable PO pour réaliser l'opération PO + BmOO ou PO + BmO1, et un module d'addition 70 recevant la métrique de branche Bm10 ou Bm11 et la variable P1 pour réaliser l'opération P1 + Bm10 ou P1 + Bm11, et à un deuxième niveau séquentiel : un module de soustraction 72 recevant les données de sorties des modules 68 et 70 pour une comparaison de PO + BmOO et P1 + Bm1O permettant d'en déduire la valeur de VitO, ou pour une comparaison de PO + BmOi et P1 + Bm11 permettant d'en déduire la valeur de Viti . Il apparaît alors que la structure en papillon et en pipeline de l'opérateur papillons 10' de FFT, d'une part, et la structure en papillon de l'opérateur de décodage canal de la figure 5, d'autre part, impliquent des configurations matérielles permettant d'envisager une mise en commun d'une partie de leurs modules matériels d'addition/soustraction et des liens entre ces modules au sein d'une même architecture, moyennant un paramétrage d'au moins un élément, module et/ou lien, de cette architecture à l'aide d'au moins un multiplexeur par exemple. En particulier, l'ensemble E constitué du second niveau séquentiel du premier étage 12' de multiplication complexe et du second étage 26' d'addition et soustraction complexes de l'opérateur papillon 10' présente quatre modules matériels d'addition et/ou soustraction tout comme l'ensemble constitué des premier et second niveaux séquentiels du bloc BMC 52. Cet ensemble E peut donc être utilisé moyennant paramétrage, soit en configuration de calcul de FFT, soit en configuration de calcul de métriques de branches d'un algorithme de décodage canal, tel que par exemple l'algorithme de Viterbi, mais aussi un algorithme de type « Turbo décodeur » ou BCJR. En particulier également, l'ensemble constitué des premier et second niveaux séquentiels du bloc ACS 54 présente trois modules matériels d'addition et/ou soustraction. Cet ensemble peut donc tirer profit des modules matériels de l'ensemble E. L'ensemble E peut donc être utilisé moyennant paramétrage également, soit en configuration de calcul de FFT, soit en configuration de calcul de métriques de chemins et de survivants d'un algorithme de décodage canal, tel que par exemple l'algorithme de Viterbi, mais aussi un algorithme de type « Turbo décodeur » ou BCJR. En conclusion, l'architecture en pipeline de l'opérateur papillon 10' peut être très simplement modifiée pour pouvoir être utilisée moyennant paramétrage, soit en configuration de calcul de FFT, soit en configuration de calcul de métriques de branches d'un algorithme de décodage canal, soit en configuration de calcul de métriques de chemins et de survivants d'un algorithme de décodage canal. On obtient ainsi par exemple le processeur de traitement de données 80 représenté schématiquement sur la figure 7. Ce processeur 80 comporte au moins un opérateur papillon 82 quasiment identique à celui de la partie droite de la figure 3 (opérateur 10'). Cet opérateur papillon 82 à architecture en pipeline comporte les mêmes éléments R1 à R11 et 36 à 50 que l'opérateur papillon 10'. Ceux-ci ne seront donc pas de nouveau décrits. En revanche, il diffère de l'opérateur papillon 10' en ce qu'il comporte en outre un multiplexeur supplémentaire 84 à deux entrées et une sortie s'interposant entre la sortie du multiplexeur 44 et l'entrée du module d'addition/soustraction 48 à laquelle le multiplexeur 44 est relié dans l'architecture de l'opérateur papillon 10'. L'une des deux entrées du multiplexeur supplémentaire 84 reçoit ainsi la sortie du multiplexeur 44 et son autre entrée est reliée à la sortie du module d'addition 40. En outre, quatre sorties de l'opérateur papillon 82 sont en particulier observées : la sortie S1 du module d'addition 40, la sortie S2 du module d'addition/soustraction 48, la sortie S3 du module d'addition/soustraction 50 et la sortie S4 du module d'addition 42. Enfin, certains éléments du processeur de traitement de données 80 sont configurables à l'aide d'au moins un paramètre programmable pour que l'opérateur papillon 82 puisse être utilisé soit en configuration de calcul de FFT, soit en configuration de calcul de métriques de branches d'un algorithme de décodage canal, soit en configuration de calcul de métriques de chemins et de survivants d'un algorithme de décodage canal. Ces éléments configurables sont représentés en grisé. Il s'agit du multiplexeur 84 et des modules d'addition/soustraction 48 et 50. Selon une première configuration FFT, un ensemble A de paramètres est fourni en entrée des registres R1, R2, R3 du processeur 80, le multiplexeur 84 est configuré pour fournir la sortie du multiplexeur 44 en entrée du module d'addition/soustraction 48 et les deux modules d'addition/soustraction 48 et 50 sont configurés pour basculer d'additionneur en soustracteur et inversement à chaque cycle d'horloge. L'ensemble A de paramètres contient les mêmes paramètres que ceux fournis à l'opérateur 10', à savoir, successivement c, d pour le registre R1, b, f pour le registre R2 et a, e pour le registre R3. Cette première configuration permet de retrouver exactement l'architecture et la configuration de l'opérateur 10', d'où un fonctionnement du processeur 80 en configuration de calcul de FFT. Les sorties observées dans cette première configuration sont S2 (pour les résultats successifs FFt-Im0 et FFt-Im1) et S3 (pour les résultats successifs FFt-Re0 et FFt-Re1). On remarque que dans cette première configuration, toutes les ressources du processeur 80 sont effectivement utilisées. Selon une deuxième configuration BMC, un ensemble B de paramètres est fourni en entrée des registres R1, R2, R3 du processeur 80, le multiplexeur 84 est configuré pour fournir la sortie du multiplexeur 44 en entrée du module d'addition/soustraction 48 et les deux modules d'addition/soustraction 48 et 50 sont configurés en soustracteurs. L'ensemble B de paramètres fournis au processeur 80 contient l'élément neutre « 1 » de la multiplication pour le registre R1, les valeurs successives x, « 0 » pour le registre R2 et « 0 », y pour le registre R3. Cette deuxième configuration permet d'escamoter les multiplications des modules 36 et 38 grâce à la valeur « 1 » fournie au registre R1 et d'obtenir les résultats x+y et x-y en sorties des modules 40 et 42. Par un bon cadencement des multiplexeurs 44 et 46, elle permet également de fournir la valeur « 0 » aux modules de soustraction 48 et 50 de sorte que ces derniers fournissent les résultats -x-y et -x+y. Les sorties observées dans cette deuxième configuration sont S1 (pour le résultat x+y = Bm00), S2 (pour le résultat -x-y = Bm10), S3 (pour le résultat -x+y = Bm11), et S4 (pour le résultat x-y = Bm01). Selon une troisième configuration ACS, un ensemble C de paramètres est fourni en entrée des registres R1, R2, R3 du processeur 80, le multiplexeur 84 est configuré pour fournir la sortie du module d'addition 40 en entrée du module d'addition/soustraction 48 et le module d'addition/soustraction 48 est configuré en soustracteur. L'ensemble C de paramètres fournis au processeur 80 contient : l'élément neutre « 1 » de la multiplication pour le registre R1, les valeurs successives P0, Bm10 pour le registre R2 et P1, BmOO pour le registre R3 (ensemble Cl), ou l'élément neutre « 1 » de la multiplication pour le registre R1, les valeurs successives P0, Bm11 pour le registre R2 et P1, Bm01 pour le registre R3 (ensemble C2). Cette troisième configuration permet d'escamoter les multiplications des modules 36 et 38 grâce à la valeur « 1 » fournie au registre R1 et d'obtenir successivement les résultats PO+BmOO et P1+Bm10 (lorsque l'ensemble Cl est fourni en entrée) ou PO+Bm01 et P1+Bm11 (lorsque l'ensemble C2 est fourni en entrée) en sortie du module d'addition 40. Les résultats successifs fournis par le module 40 sont ensuite soustraits entre eux par le module 48 configuré en soustracteur, grâce au multiplexeur 84 et au décalage provoqué par le registre R6. Les sorties observées dans cette deuxième configuration sont S1 (pour les résultats successifs PO+BmOO et P1+Bm1O lorsque Cl est fourni en entrée, pour les résultats successifs PO+Bm01 et P1+Bm11 lorsque C2 est fourni en entrée) et S2 (pour le résultat PO+BmOO - (P1+Bm10) lorsque Cl est fourni en entrée, pour le résultat PO+Bm01 - (P1+Bm11) lorsque C2 est fourni en entrée). En variante, le processeur de traitement de données 80 peut être conçu, de façon complètement équivalente, comme illustré sur la figure 8. Dans cette variante de réalisation, il n'est pas ajouté de multiplexeur supplémentaire 84. Le multiplexeur 44 à deux entrées et une sortie de l'opérateur 10' est simplement remplacé par un multiplexeur 84' à trois entrées et une sortie configurable pour fonctionner strictement comme l'ensemble des deux multiplexeurs 44 et 84 tels qu'assemblés l'un (le multiplexeur 44) en amont de l'autre. Ainsi, les trois entrées du multiplexeur 84' sont reliées aux sorties des registres R8 et R9 et du module d'addition 40. La sortie du multiplexeur 84' est reliée à l'une des entrées du module de soustraction/addition 48. Il apparaît clairement que le processeur de traitement de données 80 décrit précédemment est configurable à l'aide d'au moins un paramètre pour effectuer un calcul de FFT dans une première configuration, un calcul de métriques de branches d'une implémentation d'un algorithme de décodage canal dans une deuxième configuration et un calcul de métriques de chemins et de survivants d'une implémentation d'un algorithme de décodage canal dans une troisième configuration. Le basculement d'une configuration à l'autre est très simple à réaliser dans les exemples détaillés précédemment par simple paramétrisation des modules d'addition/soustraction 48, 50 et des liens possibles entre le module 48 et les éléments 40, 46. Alors que les algorithmes FFT et de décodage canal sont différents tant dans les données qu'ils traitent que dans les fonctions qu'ils réalisent, la mise en commun de modules matériels de soustraction et/ou d'addition et la conception d'une structure commune sont rendues possibles grâce à la mise en évidence originale d'une similarité de fonctionnement d'opérateurs papillons qu'ils mettent en oeuvre. Par rapport à un processeur de traitement de données à opérateur papillon apte uniquement à effectuer un calcul de FFT et présentant une architecture en pipeline à deux multiplicateurs, il nécessite juste l'ajout ou le remplacement d'un multiplexeur. Ainsi, en comparant un opérateur de calcul FFT à un opérateur de calcul de valeurs de métriques de branches et de valeurs de métriques de chemins et de survivants d'une implémentation d'un algorithme de décodage canal à l'opérateur précédemment décrit, on réduit de façon très significative le besoin en opérateurs d'addition et/ou soustraction. Le gain est d'autant plus important que les calculs de FFT et de décodage canal ne sont généralement pas réalisés simultanément. En outre, séparer les calculs de métriques de branches et les calculs de métriques de chemins et de survivants d'un algorithme de décodage canal permet d'éviter de dupliquer inutilement les ressources matérielles. Par ailleurs, les ressources globales nécessaires aux calculs de FFT, d'une part, et aux calculs de décodage canal, d'autre part, étant différentes (en se référant aux normes actuelles, la taille des FFT oscille entre 64 et 2048, ce qui nécessite entre 32 et 1024 opérateurs papillons par étape du treillis, alors que les degrés des polynômes générateurs des codes convolutifs varient entre 4 et 8, ce qui nécessite entre 8 et 128 papillons), et les ressources globales nécessaires aux calculs de métriques de branches, d'une part, et aux calculs de métriques de chemins et de survivants, d'autre part, étant également différentes, le fait de pouvoir paramétrer les trois configurations précitées permet de vraiment optimiser la taille et l'utilisation d'un microprocesseur implémentant une pluralité de tels opérateurs papillons reconfigurables. Au final, c'est une meilleure répartition des ressources selon les besoins des standards ciblés qui est assurée. Plus précisément, les ressources devant être allouées pour les calculs de FFT sont généralement très supérieures à celles nécessaires aux traitements d'un algorithme de décodage canal et en particulier de l'algorithme de Viterbi, de sorte qu'une parallélisation des calculs de décodage canal permettant de les accélérer est rendue possible sans surcoût en termes d'opérateurs reconfigurables. Un autre avantage de cette structure commune est de pouvoir tirer profit, dans le mode de décodage canal, du fait que les données traitées dans le mode FFT doivent pouvoir être complexes et que leurs parties réelles et imaginaires sont en général entières. En mode de décodage canal, le processeur de traitement est alors capable de fonctionner aussi bien avec des données d'entrée dures (binaires) que des données d'entrée souples (entières). Enfin, compte tenu de la variabilité de la performance des technologies microélectroniques, il est avantageux de proposer des processeurs de base les plus réguliers possible. En effet, il est alors envisageable d'implanter de tels processeurs en surnombre dans une architecture redondante et de les configurer a posteriori en fonction des performances ou des pannes éventuelles de chacun de ces processeurs. Par conséquent un processeur de traitement de données 80 tel que celui décrit précédemment est avantageusement intégré dans un dispositif de télécommunication 86 à modulation/démodulation multi porteuses des signaux émis/reçus et à décodage de signaux traités par un code convolutif comme illustré sur la figure 9. On note que le processeur 80 peut comporter une pluralité d'opérateurs papillon reconfigurables 821, ..., 82, tels que l'opérateur 82 décrit précédemment. Le dispositif 86 illustré sur la figure 9 est plus précisément un terminal de télécommunication, mais l'invention peut bien sûr être mise en oeuvre dans d'autres types de dispositifs de télécommunication tels qu'une station de base d'un réseau de télécommunication, un modem, un décodeur sans fil ou un équipement de télécommunication de type CPE (de l'Anglais « Customer Premises Equipment »). Les applications de ce processeur de traitement à deux modes de fonctionnement FFT et décodage canal sont multiples que ce soit pour un dispositif à norme unique ou pour un dispositif multi-normes. En effet, beaucoup de normes mettent par exemple en oeuvre une modulation OFDM (calcul de FFT) et nécessitent un décodage canal de code convolutif (par exemple l'algorithme de Viterbi), parmi lesquels : la radiodiffusion numérique terrestre DAB, la télédiffusion numérique terrestre (DVB-T, DVB-H), la radiodiffusion numérique terrestre T-DMB, la radiodiffusion numérique DRM, les liaisons filaires : ADSL, VDSL, modem sur courant porteur (Homeplug), modem câble (norme Docsis), les réseaux sans-fils basés sur les normes 802.11a, 802.11g (Wi-Fi), 802.16 (WiMAX) et HiperLAN, les réseaux mobiles de nouvelle génération (4G). Cette liste n'est bien sûr pas exhaustive puisque la quasi totalité des normes actuelles ou à l'étude utilise une modulation OFDM et/ou un décodage canal de code convolutif. En outre, des travaux récents ont montré que la FFT pouvait être appliquée à des opérations plus diversifiées qu'une simple modulation. Notamment, elle peut être utilisée pour des calculs de corrélation, la genèse de filtres de type FIR, l'estimation de canal ou la détection de plusieurs utilisateurs. De plus, il a été montré que la structure en Radix-2 peut être facilement utilisée comme structure de base pour réaliser d'autres types de Radix. De même, l'algorithme de Viterbi a lors d'études passées été étendu au décodage des Turbos Codes. Ainsi, l'architecture commune FFT/décodage canal proposée peut être utilisée par une majorité des fonctions de dispositifs de télécommunication et ne se restreint pas aux seuls blocs de décodage canal et de modulation/démodulation. On notera enfin que l'invention ne se limite pas aux modes de réalisation envisagés. Il apparaîtra en effet à l'homme de l'art que diverses modifications peuvent être apportées au mode de réalisation décrit ci-dessus, à la lumière de l'enseignement qui vient de lui être divulgué. Dans les revendications qui suivent, les termes utilisés ne doivent pas être interprétés comme limitant les revendications au mode de réalisation exposé dans la présente description, mais doivent être interprétés pour y inclure tous les équivalents que les revendications visent à couvrir du fait de leur formulation et dont la prévision est à la portée de l'homme de l'art en appliquant ses connaissances générales à la mise en oeuvre de l'enseignement qui vient de lui être divulgué. REVENDICATIONS1. Processeur (80) de traitement de données numériques comportant au moins un opérateur papillon (82 ; 821, ..., 82m) pour l'exécution d'un calcul de transformée de Fourier rapide, cet opérateur papillon présentant une architecture en pipeline pour la réception et le traitement cadencés de données d'entrée (A, B, C) au rythme d'un signal d'horloge, cette architecture en pipeline comportant une pluralité d'éléments (R1, ..., R11, 36, 38, 40, 42, 44, 46, 48, 50, 84 ; 84') incluant des modules matériels d'addition, soustraction et multiplication et des liens de transmission cadencée de données entre ces modules, caractérisé en ce qu'au moins un élément (48, 50, 84 ; 84') de cette architecture en pipeline est configurable à l'aide d'au moins un paramètre programmable, entre une première configuration dans laquelle l'opérateur papillon réalise ledit calcul de transformée de Fourier rapide et une seconde configuration dans laquelle l'opérateur papillon réalise un calcul de métriques d'une implémentation d'un algorithme de décodage canal. 2. Processeur (80) de traitement de données numériques selon la revendication 1, dans lequel l'élément configurable (48, 50, 84 ; 84') est configurable à l'aide du paramètre programmable entre la première configuration dans laquelle l'opérateur papillon réalise le calcul de transformée de Fourier rapide, une deuxième configuration dans laquelle l'opérateur papillon réalise un calcul de valeurs de métriques de branches d'une implémentation d'un algorithme de décodage canal et une troisième configuration dans laquelle l'opérateur papillon réalise un calcul de valeurs de métriques de chemins et de survivants d'une implémentation d'un algorithme de décodage canal. 3. Processeur (80) de traitement de données numériques selon la revendication 1 ou 2, dans lequel l'élément configurable (48, 50, 84 ; 84') comporte un lien comprenant un ensemble multiplexeur (44, 84 ; 84') à plusieurs entrées et une sortie et à sélection de l'une des entrées à l'aide au moins du paramètre programmable. 4. Processeur (80) de traitement de données numériques selon la revendication 3, dans lequel l'ensemble multiplexeur (44, 84) à plusieurs entrées et une sortie comporte deux multiplexeurs à deux entrées et une sortie, la sortie de l'un des deux multiplexeurs, dit multiplexeur amont (44), étant reliée à l'une des entrées de l'autre des multiplexeurs, dit multiplexeur aval (84), pour la fourniture d'un ensemble multiplexeur à trois entrées et une sortie, et dans lequel le multiplexeuraval (84) est à sélection de l'une de ses deux entrées à l'aide du paramètre programmable. 5. Processeur (80) de traitement de données numériques selon l'une quelconque des revendications 1 à 4, dans lequel l'opérateur papillon comporte un premier étage (R1, R2, R3, 36, 38) de multiplications comportant deux modules matériels de multiplication réelle (36, 38), un deuxième étage (R4, R5, 40, 42) d'addition et soustraction comportant un module matériel d'addition (40) et un module matériel de soustraction (42), les premier et deuxième étages formant un module de multiplication complexe à architecture en pipeline, et un troisième étage (R8, R9, R10, R11, 44, 46, R6, R7, 84, 48, 50 ; 84') comportant deux modules matériels d'addition/soustraction (48, 50) recevant les sorties des modules matériels du deuxième étage. 6. Processeur (80) de traitement de données numériques selon la revendication 5, dans lequel les deux modules matériels d'addition/soustraction (48, 50) sont configurables à l'aide du paramètre programmable entre la première configuration dans laquelle ils basculent d'additionneur en soustracteur et inversement à chaque cycle d'horloge et la seconde configuration dans laquelle ils fonctionnent en soustracteur uniquement. 7. Processeur (80) de traitement de données numériques selon l'une quelconque des revendications 1 à 6, comportant une pluralité d'opérateurs papillons (821, ..., 82n) configurables entre ladite première configuration et ladite seconde configuration, ces opérateurs papillons étant structurés entre eux pour un calcul de transformée de Fourier rapide par une approche algorithmique de Cooley-Tukey en treillis de type Radix-2 et pour une implémentation d'un algorithme de décodage canal en treillis à quatre symboles de référence. 8. Dispositif de télécommunication (84) à modulation/démodulation multi porteuses de signaux émis/reçus et à décodage de signaux traités par un code convolutif, comportant au moins un processeur (80) de traitement de données numériques selon l'une quelconque des revendications 1 à 7. 9. Dispositif de télécommunication (84) selon la revendication 8, à modulation et démodulation de type OFDM. 10. Dispositif de télécommunication (84) selon la revendication 9, de type multi-normes, comportant au moins un modulateur/démodulateur à modulation et démodulation OFDM compatible avec chaque norme implémentée et au moins undécodeur de signal codé par un code convolutif compatible avec chaque norme implémentée.