Brevet FR2959866A1 — publié le 20111111

,13L,...j R - CAS ALONGA & JOSSE Paris - Munich - Alicante - Grenoble CONSEILS EN PROPRIÉTÉ INDUSTRIELLE EUROPEAN PATENT AND TRADEMARK ATTORNEYS 8, avenue Percier ù F 75008 PARIS Tél. : 33 (0)1 45 61 94 64 Fax : 33 (0)1 45 63 94 21 e-mail : paris@casalonga.com DEMANDE DE BREVET B09-5180FR 09-GR3-477 Société par actions simplifiée dite : STMicroelectronics (Crolles2) SAS Société anonyme dite : STMicroelectronics SA Procédé de réalisation d'au moins une liaison traversante électriquement conductrice au sein d'un substrat semi-conducteur dans un circuit intégré et circuit intégré correspondant. Invention de : François GUYADER Yannick SANCHEZ Nicolas HOTELLIER Thierry BERGER Procédé de réalisation d'au moins une liaison traversante électriquement conductrice au sein d'un substrat semi-conducteur dans un circuit intégré et circuit intégré correspondant L'invention concerne les circuits intégrés, et plus particulièrement la réalisation au sein des substrats semi-conducteurs de ces circuits intégrés, de liaisons traversantes électriquement conductrices communément désignés par l'homme du métier sous l'acronyme anglo- saxon de TSV (Through Silicon Vias). Une autre application pour ces liaisons traversantes réside dans l'interconnexion de circuits intégrés empilés. L'intégration des dispositifs micro-électroniques est un défi majeur compte tenu des enjeux commerciaux liés aux nouvelles technologies. L'intégration passe classiquement par une réduction de la taille des transistors. Cependant la réduction de la taille des composants atteint ses limites, les effets quantiques liés à la réduction de taille devenant prépondérants et difficilement contrôlables avec les technologies actuelles. Aussi, une autre voie d'intégration à explorer comprend la réalisation de composants actifs sur les deux faces d'un substrat semi-conducteur afin d'en augmenter la densité surfacique. Pour faire communiquer les composants des deux faces il est nécessaire de faire appel à des liaisons traversantes électriquement conductrices (TSV) et reliant les deux faces du substrat. Les liaisons traversantes peuvent permettre également de connecter des composants situés sur une face du substrat à des billes de connexion (« bumps » en langue anglaise) disposées de l'autre côté du substrat. Ces liaisons traversantes sont généralement reliées aux billes de connexion par des couches ou lignes métalliques communément désignées par l'homme du métier sous la dénomination de couches de redistribution (redistribution layers). De telles liaisons traversantes présentent des capacités parasites dont les plus importantes se situent entre le substrat du circuit intégré et la couche de redistribution connectée à la bille de connexion. Selon un mode de mise en oeuvre et de réalisation, il est proposé un procédé de réalisation d'une liaison traversante électriquement conductrice permettant de diminuer cette capacité parasite prépondérante entre notamment la couche de redistribution et le substrat du circuit intégré. Les inventeurs ont en effet observé qu'une succession d'étapes technologiques effectuées classiquement dans la réalisation de la liaison traversante contribuait à augmenter cette capacité parasite. Plus précisément, lors de la gravure de la couche isolante tapissant la cavité dans laquelle sera réalisée la liaison traversante, visant à venir contacter un niveau de métallisation, cette couche isolante voit en surface son épaisseur diminuer ce qui contribue in fine à l'augmentation de la capacité parasite entre la couche de redistribution et le substrat du circuit intégré. I1 est donc notamment proposé ici de protéger cette couche isolante. Selon un aspect, il est proposé un procédé de réalisation d'au moins une liaison traversante électriquement conductrice au sein d'un substrat semi-conducteur d'un circuit intégré, le circuit intégré comprenant au moins un niveau de métallisation séparé d'une première face du substrat par une région de séparation. Le procédé comprend une première gravure du substrat de façon à former un orifice traversant le substrat débouchant sur une deuxième face du substrat opposée à la première et s'étendant jusqu'à ladite région de séparation, une formation d'une région isolante sur la deuxième face du substrat et sur les parois latérales et de fond dudit orifice, une deuxième gravure anisotrope de ladite région isolante et d'une partie de ladite région de séparation de façon à prolonger l'orifice jusqu'au niveau de métallisation, et une formation d'une région électriquement conductrice de l'orifice venant contacter ledit niveau de métallisation. Selon une caractéristique générale de cet aspect, le procédé comprend entre la formation de ladite région isolante et ladite deuxième gravure, une formation d'un masque de protection s'étendant sur au moins une partie de ladite région isolante située à l'extérieur dudit orifice. On protège ainsi de façon efficace la majeure partie de cet oxyde de champ formant la région isolante pour ne laisser par exemple qu'une faible partie (située au voisinage immédiat du pourtour de l'orifice) sujette à la gravure anisotrope. Ainsi, selon un mode de mise en oeuvre, la formation du masque de protection comprend un dépôt d'une couche de protection de façon à recouvrir ladite région isolante et l'ouverture dudit orifice et une gravure localisée de ladite couche de protection de façon à dégager au moins une partie de ladite ouverture, et en général la totalité de l'ouverture voire une région périphérique légèrement plus grande que l'ouverture. Le dépôt de la couche de protection peut comprendre le dépôt d'une résine photosensible ou bien le dépôt d'un diélectrique par induction centrifuge (connu par l'homme du métier sous la dénomination de « spin-on diélectrique »). Le dépôt de la couche de protection peut également comprendre le dépôt d'un film sec (« dry film » en langue anglaise). La couche de protection peut avoir dans certains cas une viscosité supérieure à 500 centipoises. Ceci permet en particulier lorsque la couche de protection du type résine ou spin-on diélectrique est déposée de façon statique, qu'elle ne tombe pas au fond de l'orifice. Par contre, lorsque le dépôt de la couche de protection comprend un dépôt dynamique rotatif, la viscosité devient moins critique pour autant que la vitesse de rotation reste supérieure à 500 tours par minute par exemple. Selon une première variante, la couche de protection peut être une couche de protection sacrificielle. En d'autres termes, il est alors prévu un retrait du masque de protection avant formation de ladite région électriquement conductrice. Selon une autre variante, il peut être prévu un maintien du masque de protection après la deuxième gravure et une formation d'une partie de ladite région électriquement conductrice au-dessus d'une partie du masque de protection. Dans ce cas, la partie restante du masque de protection sert alors avantageusement de couche tampon formant amortisseur ce qui est notamment particulièrement intéressant pour absorber une partie au moins des contraintes mécaniques, par exemple lors de chutes du circuit intégré sur le sol. Dans cette variante, le masque de protection remplit alors une double fonction, à savoir la protection de l'oxyde de champ durant ladite gravure anisotrope de cette oxyde de champ et une fonction d'amortisseur qui permet de réduire des endommagements du circuit intégré lors de sa chute. Lorsque le masque de protection est utilisé également comme couche d'amortissement, le matériau formant ce masque de protection a 10 de préférence un allongement à la rupture supérieur à 8%. Selon un mode de mise en oeuvre, on réalise plusieurs liaisons traversantes disposées à la périphérie d'une zone du circuit intégré et dans ce cas, on forme le masque de protection au-dessus de ladite zone. En général, le substrat du circuit intégré fait partie d'une plaque 15 semi-conductrice et le dépôt de ladite couche de protection est un dépôt pleine plaque. Selon un autre aspect, il est proposé un circuit intégré comprenant un substrat semi-conducteur, au moins un niveau de métallisation séparé d'une première face du substrat par une région de séparation, et au moins 20 une liaison traversante électriquement conductrice au sein du substrat réalisée par le procédé tel que défini ci-avant. Selon un autre aspect, il est proposé un circuit intégré comprenant un substrat semi-conducteur, au moins un niveau de métallisation séparé d'une première face du substrat par une région de séparation et au moins 25 une liaison traversante électriquement conductrice au sein du substrat, ainsi qu'une région isolante disposée sur la deuxième face du substrat, opposée à la première, et comportant une partie amincie autour de ladite liaison traversante. Cette partie amincie résulte de la partie de la région isolante non protégée par le masque de protection lors de la gravure 30 anisotrope. Selon un mode de réalisation, le circuit intégré comprend à l'extérieur de la liaison traversante, une couche tampon formant amortisseur disposée entre ladite région isolante et une couche électriquement conductrice connectée à un contact en forme de bille. Cette couche tampon comprend avantageusement un matériau ayant un allongement à la rupture supérieur à 8%. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée d'un mode de réalisation et de mise en oeuvre, nullement limitatifs, et des dessins annexés sur lesquels : - la figure 1 illustre schématiquement un exemple de liaison traversante connectée d'un côté à une bille de connexion, - les figures 2 à 7 illustrent les principales étapes d'un mode de mise en oeuvre d'un procédé selon l'invention, - la figure 8 illustre une variante de l'invention, - la figure 9 illustre un autre exemple de mise en oeuvre et de réalisation selon l'invention et, - la figure 10 illustre encore un autre exemple possible de mise en oeuvre de l'invention. Sur la figure 1, la référence CI désigne un circuit intégré comportant un substrat SB, par exemple en silicium d'une épaisseur par exemple de 70 microns, au travers duquel a été réalisé une liaison traversante électriquement conductrice TSV permettant, dans l'exemple décrit ici, de relier un plot de contact ou pad situé en regard d'une première face, ou face avant, du substrat à une bille de connexion BL ou « bump » située en regard d'une deuxième face du substrat, ou face arrière. Cette connexion entre le plot de contact et la bille de connexion s'effectue par l'intermédiaire d'une couche de redistribution RDL disposée en regard de la deuxième face du substrat et d'un niveau de métallisation Ml disposé dans la partie d'interconnexion (communément désignée par l'homme du métier sous le vocable anglo-saxon de « BEOL : Back End Of Lines») disposée sur la première face du substrat. On se réfère maintenant plus particulièrement aux figures 2 à 7 pour illustrer les principales étapes d'un premier mode de mise en oeuvre d'un procédé de réalisation d'une telle liaison traversante électriquement conductrice TSV. Selon la figure 2, une première face FA ou face avant du substrat supporte des composants, non représentés ici à des fins de simplifications, tels que par exemple des transistors, et le circuit intégré CI comporte au-dessus de cette face FA une partie d'interconnexion de structure classique et connue en soi référencée BEOL. Cette partie d'interconnexion comporte différents niveaux de métallisation au sein desquels sont réalisés des pistes métalliques mutuellement séparées par des régions de séparation diélectriques RS. Par ailleurs, des orifices électriquement conducteurs ou vias permettent de connecter les pistes métalliques entre niveaux de métallisation adjacents. Sur la figure 2, la référence P l désigne une portion de piste métallique située au niveau du métal Ml et séparée de la face avant du substrat FA par la région de séparation RS comportant de façon classique des couches diélectriques ainsi que des couches barrières. On procède ensuite (figure 3) à une première gravure du substrat SB pour former un orifice OR traversant le substrat débouchant au niveau de la face arrière FAR et s'étendant jusqu'à la région de séparation RS. Une telle gravure du substrat SB en silicium est bien connue de l'homme du métier et peut être par exemple une gravure chimique réalisée après avoir délimité l'orifice OR à l'aide d'une résine photosensible. Après avoir réalisé cette première gravure, on forme une région isolante RIS sur la face arrière FAR du substrat et sur les parois latérales et de fond de l'orifice OR. Cette région RIS est formée ici typiquement d'un oxyde de silicium, par exemple du dioxyde de silicium que l'on peut déposer de façon classique à l'aide d'un dépôt chimique en phase vapeur du type CVD ou PECVD. Cet oxyde, également désigné sous le vocable d'oxyde de champ, a 25 par exemple une épaisseur de 3 microns. Puis, comme illustré sur la figure 4, on dépose une couche de protection CP de façon à recouvrir ladite région isolante RIS ainsi que l'ouverture de l'orifice OR. Plusieurs possibilités existent pour former cette couche de 30 protection CP. Selon une première possibilité, on peut utiliser comme couche de protection une résine photosensible classique. De nombreux fournisseurs de résine existent et on peut notamment citer la compagnie japonaise JSR Corporation ou bien la société japonaise FUJI ou encore la société 35 japonaise ASAHI GLASS COMPANY (AGC). La résine peut être déposée de façon classique en mode statique ou bien en mode dynamique avec une vitesse de rotation prédéfinie. Dans le cas où on effectue une dispense statique, il est préférable de choisir une résine ayant une viscosité supériorité à 500 centipoises de façon à ce que la résine ne tombe pas au fond de l'orifice OR. Lorsqu'on effectue une dispense dynamique, il est préférable de choisir une vitesse de rotation supérieure à 500 tours par minute. Dans ce cas, la viscosité est moins critique. On pourra par exemple choisir une résine à base de Novolac 10 commercialisée par la Société FUJI ou bien encore une résine du type AL-X2000 commercialisée par la société japonaise AGC. On rappelle ici qu'une résine à base de Novolac désigne toute résine thermo plastique à base de phénol-formaldéhyde ayant un excès de phénol dans la réaction chimique. 15 On verra plus en détail ci-après que la couche de protection CP peut être soit une couche sacrificielle qui sera retirée avant finalisation de la liaison TSV et formation notamment de la couche de redistribution RDL soit une couche qui sera laissée en place. Lorsque l'on prévoit qu'une résine doive rester en place avant 20 formation de la couche de redistribution RDL, on utilisera plutôt la dénomination de « spin-on diélectrique » bien connue de l'homme du métier. Là encore, il est possible de déposer le diélectrique en mode statique ou en mode dynamique. 25 Dans le cas d'une dispense statique, on choisira de préférence une viscosité supérieure à 500 centipoises tandis que dans le cas d'une dispense dynamique, on choisira de préférence une vitesse de rotation supérieure à 500 tours par minute, la viscosité étant là encore moins critique. 30 On peut également utiliser à titre d'exemple en tant que « diélectrique spin-on », la résine AL-X2000 de la compagnie japonaise AGC. Une autre possibilité pour former la couche de protection CP consiste à utiliser un film sec (dry film). L'utilisation d'un tel film sec 35 est également bien connue de l'homme du métier. Le dépôt comporte porte le déroulement d'une résine entre deux films de mylar. A toutes fins utiles, l'homme du métier pourra se référer à l'article de Jacquet et autres intitulé « Cost Effective Dry Lithography Solution For Through Silicon Via Technology » pour plus de détails concernant les propriétés des films secs et leur dépôt. Après avoir formé la couche de protection CP, on procède à une insolation classique de celle-ci au moyen d'un solvant de façon à dégager (figure 5) l'orifice OR. A cet égard, dans l'exemple illustré sur la figure 5, on dégage non seulement l'orifice OR mais également une région périphérique RPH située à périphérie immédiate de cet orifice OR. Le reliquat de couche CP forme alors un masque de protection MP destiné à protéger la région isolante sous-jacente RIS. On procède ensuite (figure 6) à une deuxième gravure GR2, typiquement une gravure plasma ou bien une gravure sèche, anisotrope, de façon à graver la partie de fond de la région isolante RIS ainsi que la partie sous-jacente de la région de séparation RS de façon à prolonger l'orifice OR jusqu'à la piste métallique P l située au niveau de métal M1. Durant cette opération de gravure GR2, la majeure partie de l'oxyde de champ RIS est protégé par le masque de protection, mais il en résulte un amincissement de la partie RISA située uniquement au niveau de la région périphérique RPH (figure 5) qui n'était pas protégée par le masque de protection MP. A titre indicatif, après l'opération de gravure GR2, l'épaisseur de la partie amincie RISA est de l'ordre de 1,5 microns. Par contre, puisque l'épaisseur de 3 microns de l'oxyde de champ située sous le masque de protection n'a pas été affectée, la capacité parasite entre le substrat SB et la couche de redistribution RDL diminue par rapport à un procédé classique de l'art antérieur dans lequel l'oxyde de champ voit son épaisseur diminuer lors de la gravure GR2. Après cette gravure GR2, on retire dans ce mode de mise en oeuvre (figure 7) le masque de protection MP par exemple par une gravure sèche bien connue de l'homme du métier. Après avoir retiré le masque de protection MP, on forme dans l'orifice une région électriquement conductrice REC venant contacter la piste métallique P l au niveau de métallisation M1. Plus précisément, cette région électriquement conductrice comporte par exemple de façon classique une couche barrière comportant du titane et du nitrure de titane surmontée d'une couche d'accroche sur laquelle va être déposée la couche de redistribution RDL par exemple en cuivre. Sur la figure 7, seule la couche RDL a été référencée, les couches barrières et d'accroche n'ayant pas été référencées. Sur la figure 7, la région électriquement conductrice REC se prolonge vers la droite de cette figure en direction de la bille de connexion BL. La région électriquement conductrice REC est enfin recouverte généralement d'une résine de passivation RSP. Alors que dans le mode de mise en oeuvre illustré sur la figure 7, on a retiré le masque de protection avant de déposer la région électriquement conductrice REC et notamment la couche de redistribution RDL, il est possible, comme illustré sur la figure 8, de conserver le masque de protection MP et de réaliser la région électriquement conductrice REC et notamment la couche de redistribution RDL au-dessus de ce masque de protection MP. Dans ce cas, le masque de protection joue également un rôle de couche d'amortissement pouvant prévenir des dégâts susceptibles de produire lors d'un choc du circuit intégré sur le sol par exemple. Dans le cas où l'on choisit de laisser le masque de protection MP en place, il est alors préférable de choisir un matériau ayant un allongement avant rupture supérieur à 8%. A cet égard, on pourra choisir également la résine AL-X2000 de la Société AGC qui présente un allongement avant rupture d'environ 20%. Généralement, comme illustré sur la figure 9, les circuits intégrés sont réalisés en grand nombre sur une plaque PLQ semi-conductrice communément désignée par l'homme du métier sous la dénomination anglo-saxonne de « Wafer ». Par ailleurs, comme illustré sur la figure 9, les liaisons traversantes TSV sont généralement situées à la périphérie du circuit intégré CI. Dans ces conditions, le dépôt de la couche de protection CP est un dépôt pleine plaque et, après retrait partiel de la couche de protection pour délimiter les orifices des futures liaisons traversantes TSV, le masque de protection de chaque circuit intégré recouvre la zone ZZ délimitée par la zone périphérique ZPH destinée à recevoir les liaisons TSV. On a vu précédemment, notamment sur la figure 5, que le masque de protection MP permettait non seulement de dégager l'orifice OR mais laisser également découverte une région périphérique autour de cet orifice OR. Dans le mode de mise en oeuvre de la figure 10, il est possible que le masque de protection MP couvre totalement la partie supérieure de la région isolante RIS quitte à déborder partiellement sur l'ouverture de l'orifice OR. Ce mode de mise en oeuvre présente ainsi l'avantage de protéger complètement la région RIS et par conséquent de diminuer encore la capacité parasite entre la couche RDL et le substrat SB. I1 présente cependant l'inconvénient, par rapport au mode de réalisation de la figure 5, de nécessiter un nettoyage optimisé de l'orifice après ouverture du masque de protection. REVENDICATIONS1. Procédé de réalisation d'au moins une liaison traversante électriquement conductrice au sein d'un substrat semiconducteur d'un circuit intégré, ledit circuit intégré comprenant au moins un niveau de métallisation (Ml) séparé d'une première face (FA) du substrat (SB) par une région de séparation (RS), ledit procédé comprenant une première gravure du substrat de façon à former un orifice (OR) traversant le substrat débouchant sur une deuxième face (FAR) du substrat opposée à la première et s'étendant jusqu'à ladite région de séparation (RS), une formation d'une région isolante (RIS) sur la deuxième face (FAR) du substrat et sur les parois latérale et de fond dudit orifice (OR), une deuxième gravure anisotrope (GR2) de ladite région isolante et d'une partie de ladite région de séparation de façon à prolonger l'orifice jusqu'au niveau de métallisation (Ml), et une formation d'une région électriquement conductrice (REC) dans l'orifice venant contacter ledit niveau de métallisation, caractérisé en ce qu'il comprend entre la formation de ladite région isolante (RIS) et ladite deuxième gravure (GR2), une formation d'un masque de protection (MP) s'étendant sur au moins une partie de ladite région isolante située à l'extérieur dudit orifice (OR). 2. Procédé selon la revendication 1, dans lequel la formation du masque de protection (MP) comprend un dépôt d'une couche de protection (CP) de façon à recouvrir ladite région isolante et l'ouverture dudit orifice, et une gravure localisée de ladite couche de protection de façon à dégager au moins une partie de ladite ouverture. 3. Procédé selon la revendication 2, dans lequel la couche de protection (CP) a une viscosité supérieure à 500 centipoises. 4. Procédé selon la revendication 2 ou 3, dans lequel le dépôt de 30 ladite couche de protection (CP) comprend un dépôt dynamique rotatif avec une vitesse de rotation supérieure à 500 tours par minute. 5. Procédé selon l'une des revendications 2 à 4, dans lequel le dépôt de la couche de protection (CP) comprend le dépôt d'une résine photosensible. 6. Procédé selon l'une des revendications 2 à 4, dans lequel le dépôt de la couche de protection (CP) comprend le dépôt d'un film sec. 7. Procédé selon l'une des revendications 2 à 4, dans lequel le dépôt de la couche de protection (CP) comprend le dépôt d'un diélectrique par induction centrifuge. 8. Procédé selon l'une des revendications précédentes, 10 comprenant un retrait du masque de protection (MP) avant formation de ladite région électriquement conductrice (REC). 9. Procédé selon l'une des revendications 1 à 7, comprenant un maintien du masque de protection (MP) après la deuxième gravure (GR2) et une formation d'une partie de ladite région électriquement conductrice 15 (REC) au dessus d'une partie du masque de protection. 10. Procédé selon l'une des revendications précédentes, dans lequel le masque de protection (MP) comporte un matériau ayant un allongement à la rupture supérieur à 8%. 11. Procédé selon l'une des revendications précédentes, 20 comprenant la réalisation de plusieurs liaisons traversantes (TSV) disposées à la périphérie d'une zone (ZZ) du circuit intégré, et la formation dudit masque de protection au dessus de ladite zone (ZZ). 12. Procédé selon la revendication 11 prise en combinaison avec la revendication 2, dans lequel ledit substrat du circuit intégré fait partie 25 d'une plaque semiconductrice (PLQ), et le dépôt de ladite couche de protection est un dépôt pleine plaque. 13. Circuit intégré, comprenant un substrat semiconducteur (SB), au moins un niveau de métallisation (Ml) séparé d'une première face (FA) du substrat par une région de séparation (RS), et au moins une 30 liaison traversante électriquement conductrice (TSV) au sein du substrat réalisé par le procédé selon l'une des revendications 1 à 1l. 14. Circuit intégré selon la revendication 13, dans lequel la région isolante (RIS) disposée sur la deuxième face du substrat, opposée à lapremière, comporte une partie amincie (RISA) autour de ladite liaison traversante. 15. Circuit intégré selon la revendication 13 ou 14, comprenant à l'extérieur de ladite liaison traversante, une couche tampon (MP) formant amortisseur disposée entre ladite région isolante (RIS) et ladite couche électriquement conductrice (REC) connectée à un contact en forme de bille. 16. Circuit intégré selon la revendication 15, dans lequel ladite couche tampon (MP) comprend un matériau ayant un allongement à la 10 rupture supérieur à 8%.