Brevet FR2943654A1 — publié le 20101001

REALISATION D'UN DISPOSITIF MICRO-ELECTRONIQUE COMPORTANT UN COMPOSANT NEMS EN SILICIUM MONOCRISTALLIN ET UN TRANSISTOR DONT LA GRILLE EST REALISEE DANS LA MEME COUCHE QUE LA STRUCTURE MOBILE DE CE COMPOSANT DESCRIPTION DOMAINE TECHNIQUE La présente invention concerne le domaine des dispositifs microélectroniques dotés d'au moins un 10 composant NEMS (NEMS pour � Nana Electro-Mechanical Systems �) et/ou MEMS (MEMS pour � Micro Electro Mechanical Systems �) co-intégrés sur un même substrat avec au moins un transistor. L'invention permet de former une structure 15 mobile d'un composant MEMS ou NEMS dans du Si monocristallin, et un transistor à partir d'une même couche semi-conductrice, et apporte des améliorations notamment en termes de nombre d'étapes de procédé de fabrication nécessaires pour réaliser le composant MEMS 20 et le circuit électronique. ART ANTERIEUR Il est connu de vouloir intégrer sur un même substrat, une structure de NEMS et/ou de MEMS avec un ou plusieurs transistors d'un circuit CMOS. 25 Pour cela, des méthodes différentes existent, et ont été présentées par exemple dans le document : "On Integrated CMOS-MEMS System-on-Chip", Soumik Ghosh et Magdy Bayoumi, conférence IEEE-NEWCAS 2005, pp. 31-34.5 2 Une approche appelée � pre-CMOS �, prévoit la réalisation d'une structure MEMS avant de réaliser les composants du circuit CMOS. Selon une autre approche, dite � intermediate-CMOS �, on interrompt les étapes de réalisation du circuit CMOS dites de � Front-End � ou de � Back-End � afin de réaliser le MEMS. Une troisième approche dite � post-CMOS �, prévoit de définir la structure mobile MEMS après les composants CMOS, ce qui impose des contraintes importantes sur le choix des matériaux et des conditions du procédé utilisés afin de respecter des contraintes de budget thermique. Un inconvénient commun à ces différentes approches est lié au nombre d'étapes de fabrication nécessaires pour réaliser le composant MEMS et le circuit CMOS. Le document : � From VHF to UHF CMOS-MEMS monolithically integrated resonators �, Teva et al., IEEE-MEMS Janvier 2008, divulgue un procédé de réalisation d'un dispositif microélectronique dans lequel la structure mécanique mobile d'un MEMS est réalisée à partir de couches de polysilicium également utilisées pour former la grille d'un transistor MOS. L'utilisation du silicium polycristallin pour réaliser la structure mobile d'un MEMS limite cependant les performances mécaniques ainsi que la fiabilité de cette structure MEMS. Le document FR 2 906 238 divulgue la fabrication d'une structure MEMS en silicium monocristallin, co-intégré avec un transistor. Le 3 transistor et la structure MEMS sont réalisés à l'aide d'une technologie SON (SON pour � Silicon on Nothing �) dans laquelle le canal des transistors est maintenu au dessus d'une cavité. Pour réaliser les transistors en technologie SON, on peut effectuer une gravure sélective d'une première zone de SiGe par rapport à une deuxième zone de Si reposant sur cette première zone et destinée à former le canal. Le retrait total du SiGe est difficile à obtenir lorsque la dimension critique de la zone de SiGe est importante, ce qui impose de réaliser des transistors de faible taille de canal. Un autre document : � A monolithic high-g SOI-MEMS accelerometer for measuring projectile launch and flight accelerations �, Bradford D. Davis et al., IEEE 2004, divulgue un procédé d'intégration dans lequel on forme, dans une même couche de silicium, une structure mobile d'un MEMS et des canaux de transistors d'un circuit CMOS. Le procédé présenté dans ce document est limité en termes de résolution de lithographie de la structure mécanique du MEMS, qui est réalisée après celle des lignes métalliques d'interconnexion. Il se pose le problème de trouver un nouveau procédé de réalisation d'un dispositif microélectronique comportant un système électromécanique de type MEMS ou NEMS doté d'une structure mobile en semi-conducteur monocristallin, ainsi qu'un ou plusieurs transistors formés sur un même substrat, dans lequel, notamment, le nombre d'étapes de 4 fabrication nécessaires pour réaliser la structure MEMS et les transitors est réduit. L'invention concerne également un dispositif mis en oeuvre par un procédé tel que décrit 5 précédemment. EXPOSÉ DE L'INVENTION L'invention concerne un procédé de réalisation d'un dispositif microélectronique comprenant, sur un même substrat, au moins un composant 10 électro-mécanique doté d'une structure mobile en matériau semi-conducteur monocristallin et des moyens d'actionnement et/ou de détection de la structure mobile, et d'au moins un transistor, le procédé comprenant les étapes consistant 15 à . a) prévoir un substrat doté d'au moins une première couche semi-conductrice comportant au moins une région donnée dans laquelle une zone de canal du transistor est prévue, 20 b) gravure d'une deuxième couche semi-conductrice à base de matériau semi-conducteur donné reposant sur une couche isolante placée sur ladite première couche semi-conductrice, la gravure étant prévue de manière à former au moins un motif de la dite 25 structure mobile du composant dans une zone de matériau semi-conducteur monocristallin du matériau de la deuxième couche semi-conductrice et au moins un motif de grille en regard de ladite région donnée. Le matériau semi-conducteur donné peut être 30 du Si. Selon une possibilité, la première couche semi-conductrice et/ou al deuxième couche semi-conductrices peuvent être à base de l'un des matériaux semi-conducteurs suivants : SiGe, Ge, Si. 5 La région donnée de la première couche semi-conductrice dans laquelle une zone de canal est prévue, peut être une zone dopée. Ainsi l'étape a) peut comprendre une étape de dopage de ladite région donnée. Selon une possibilité de mise en oeuvre, la région peut être éventuellement une zone de semi- conducteur intrinsèque. Les moyens d'actionnement et/ou de détection peuvent être sous forme d'électrodes, par exemple pour une détection capacitive, ou de lignes, par exemple pour une détection piézorésistive. Au moins un motif dudit composant électromécanique peut être formé dans la couche semicondutrice à l'étape b), par gravure, et de sorte que la grille du transistor est reliée à cette électrode. Ce motif peut être un motif d'électrode, par exemple d'une électrode de détection. Cela permet de s'affranchir de différents niveaux d'interconnexions métalliques pour mettre en oeuvre la liaison électrique entre le composant électro- mécanique et le transistor. On peut ainsi réduire le nombre d'étapes du procédé pour connecter ces composants, tout en limitant les phénomènes de capacités parasites entre le composant électro-mécanique et le circuit de traitement connecté à ce composant. 6 Etablir une liaison directe entre une électrode du composant électromécanique et la grille du transistor permet d'éviter une liaison par l'intermédiaire de niveaux d'interconnexions métalliques qui génère des capacités parasites. En limitant les capacités parasites, il peut être possible de prévoir un gain du transistor plus faible, et de réduire ainsi la consommation. Le transistor peut appartenir à un circuit analogique de traitement prévu directement en sortie du composant électro-mécanique et doté d'au moins un étage d'amplification du signal issu du composant électromécanique. On peut effectuer un traitement analogique du signal de sortie du composant électro-mécanique au plus près du composant électro-mécanique afin d'améliorer le rapport signal à bruit. Le transistor peut être un transistor d'amplification ou agencé de manière à fonctionner comme transistor d'amplification. Le transistor peut être utilisé pour réaliser l'amplification directe dans un montage en transimpédance du signal de sortie du composant électro-mécanique, par exemple un signal de sortie provenant d'une variation de capacité consécutive au déplacement de la structure mobile du composant. Le transistor peut être doté d'une grille de dimension critique comprise entre 0.13 pm et 0.35 pm. Le composant électro-mécanique peut être un composant NEMS. Dans ce cas, la structure mobile peut avoir une dimension critique comprise entre 1 nm et 1 pm. 7 Selon une première possibilité de mise en oeuvre du procédé, la première couche semi-conductrice peut appartenir à un substrat massif, communément appelé � bulk �. Dans ce cas, le procédé peut comprendre en outre, préalablement à l'étape b), la formation de ladite couche isolante sur la première couche semi-conductrice du substrat. Selon cette première possibilité de mise en oeuvre, le procédé peut comprendre en outre : la gravure au moins partielle de ladite couche isolante en regard de ladite région donnée pour former une zone de diélectrique de grille pour ledit transistor. Cette zone de diélectrique de grille peut être formée par gravure de ladite couche isolante, puis oxydation du susbtrat de manière à former une zone d'oxyde de semi-conducteur. Cela peut permettre de former un diélectrique de grille de bonne qualité. Le procédé peut comprendre en outre, la réalisation d'au moins une ouverture dans ladite couche isolante dévoilant la première couche semi-conductrice, la formation d'au moins une zone sacrificielle semi-conductrice à base de SiXGe1_X (avec x > 0) au fond de cette ouverture, puis la formation de ladite deuxième couche semi-conductrice par croissance sur ladite zone sacrificielle semi-conductrice et ladite couche isolante. Selon une possibilité, le procédé peut comprendre en outre, après la formation la zone sacrificielle semi-conductrice à base de SiXGe1_X 8 - la formation d'au moins une deuxième couche isolante, de manière à recouvrir la deuxième couche semi-conductrice et entourer les flancs de la structure mobile, - le retrait d'une épaisseur donnée de ladite deuxième couche isolante en regard de ladite structure, - la libération de la structure mobile par gravure sélective du matériau de la deuxième couche isolante vis-à-vis du matériau semi-conducteur de la deuxième couche semi-conductrice. Le procédé peut comprendre en outre, le retrait de la zone sacrificielle semi-conductrice à base de SiXGe1_X. Cela peut être réalisé avant la libération, et en particulier avant la gravure sélective du matériau de la deuxième couche isolante vis-à-vis du matériau semi-conducteur de la deuxième couche semi-conductrice ou pendant la libération, après ladite gravure sélective du matériau de la deuxième couche isolante vis-à-vis du matériau semi-conducteur de la deuxième couche semi-conductrice. Selon une deuxième possibilité de mise en oeuvre du procédé, la première couche semi-conductrice peut être une couche de support d'un substrat SOI recouverte par ladite couche isolante du substrat SOI, ladite deuxième couche étant une couche de Si monocristallin du substrat SOI reposant sur ladite couche isolante. Après l'étape b), le procédé peut comprendre en outre : la formation d'au moins une deuxième couche isolante, de manière à recouvrir la 9 deuxième couche semi-conductrice et les flancs de la structure mobile, le procédé comprenant en outre les étapes de : - retrait d'une épaisseur donnée de ladite 5 deuxième couche isolante en regard de ladite structure mobile, - libération de la structure mobile par gravure sélective du matériau de la deuxième couche isolante vis-à-vis du matériau semi-conducteur de la 10 deuxième couche semi-conductrice. La première couche isolante et la deuxième couche isolante peuvent être à base d'un même matériau diélectrique donné, la libération par gravure sélective comprenant le retrait d'une zone de la première couche 15 isolante en regard de ladite structure mobile. Le matériau diélectrique donné peut être du SiO2. Dans ce cas, la gravure sélective peut être réalisée à l'aide de HF sous forme de vapeur. Préalablement à l'étape de libération, une 20 couche de protection peut être formée sur ladite deuxième couche semi-conductrice en regard dudit transistor. Préalablement à ladite étape de libération, le procédé peut comprendre une formation de contacts et 25 dans la deuxième couche isolante et d'éléments d'interconnexion au dessus de cette deuxième couche isolante. BRÈVE DESCRIPTION DES DESSINS La présente invention sera mieux comprise à 30 la lecture de la description d'exemples de réalisation donnés, à titre purement indicatif et 10 nullement limitatif, en faisant référence aux dessins annexés sur lesquels : - les figures 1A-1J et 2A-2B, illustrent un exemple de procédé de réalisation d'un dispositif microélectronique comprenant au moins un composant électromécanique et un transistor formés sur un même substrat, la grille et la structure mobile du composant électro-mécanique étant formées à partir d'une même couche de Si ; - les figures 3A-3F et 4A-4B, illustrent un autre exemple de procédé de réalisation d'un dispositif microélectronique comprenant au moins un composant électromécanique et d'un transistor formés sur un même substrat, la grille et la structure mobile du composant électro-mécanique étant formées à partir d'une même couche de Si monocristallin ; - la figure 5 illustre une variante d'étape de libération d'une structure mobile d'un composant électromécanique effectuée au cours d'un exemple de procédé suivant l'invention ; - les figures 6 et 7 illustrent un exemple de dispositif microélectronique mis en oeuvre à l'aide d'un procédé suivant l'invention et doté d'un composant électromécanique MEMS ou NEMS ayant une structure mobile en Si monocristallin et au moins un transistor dont la grille a été formée dans la même couche que ladite structure mobile ; Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre. 11 Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS Un exemple de procédé de réalisation d'un dispositif microélectronique suivant l'invention, va à présent être donné en liaison avec les figures 1A-1J, et 2A-2B (le dispositif en cours de réalisation étant représenté sur les figures 1A-1J selon une vue en coupe transversale, seuls les éléments situés dans le plan de coupe étant représentés sur ces figures). Le matériau de départ de ce procédé peut être un substrat 100, qui peut être un substrat massif encore appelé � bulk �, à base d'un matériau semi- conducteur tel que du silicium. Dans ce substrat 100, on peut définir tout d'abord un caisson ou une zone dopée 104, dans laquelle au moins une zone de canal d'un transistor est prévue. Cette zone 104 dopée peut être réalisée par exemple par implantation du substrat 100 par un dopage qui peut être par exemple de type P, par exemple à l'aide de Bore et selon une concentration de l'ordre de 1*1017 atomes*cm-3. Selon une possibilité, la région 104 du substrat 100 dans laquelle une zone de canal de transistor est destinée à être réalisée, peut être une zone de Si intrinsèque. Une couche isolante 106 est ensuite formée 30 sur le substrat 100. Le matériau diélectrique de la 12 couche isolante 106, est un diélectrique choisi de manière à pouvoir être gravé de manière sélective vis-à-vis du silicium. Le matériau diélectrique de la couche isolante 106 peut être par exemple du SiO2 formé par oxydation thermique du substrat, de manière à réaliser une épaisseur diélectrique qui peut être par exemple de l'ordre d'une centaine de nanomètres (figure 1A). Ensuite, on grave, par exemple par gravure humide, la couche isolante 106, de manière à former au moins une ouverture dans une zone de cette couche 106 située en regard de la zone dopée 104, l'ouverture dévoilant cette zone dopée 104. Dans cette ouverture, on forme ensuite une zone de diélectrique 107 de grille d'épaisseur réduite, par exemple comprise entre 5 et 10 nanomètres. Le diélectrique de grille peut être formé par exemple par oxydation thermique du substrat 100. Cela peut permettre de former un diélectrique de bonne qualité (figure 1B). D'autres ouvertures (non représentées sur la figure 1B) dans la couche isolante 106, dans lesquelles des contacts sont destinées à être formés, peuvent être également réalisées. Ensuite, on forme au moins un trou dévoilant le substrat 100 dans la couche isolante 106, dans une région dans laquelle une partie d'au moins un composant électro-mécanique du type NEMS (NEMS pour Nana Electro-Mechanical System) ou MEMS (MEMS pour Micro Electro-Mechanical System) est destiné à être réalisée. Ce trou peut être formé par exemple par gravure anisotrope de la couche isolante 106. 13 Au fond du trou, on forme ensuite une zone 110 à base de Si1_yGey (avec y par exemple de l'ordre de 0.6), par croissance par épitaxie sur le substrat 100, par exemple de manière à obtenir une épaisseur de l'ordre de 60 nanomètres. L'épitaxie réalisée peut être sélective de sorte que le Si1_yGey est formé uniquement sur des zones du substrat 100 situées au fond du trou. Ensuite, on fait croitre une couche de Si, sur la ou les zones 110 de Si1_yGey, ainsi que sur la couche isolante 106. Cela conduit à former du Si monocristallin sur la zone 110 à base de Si1_yGey, et du Si polycristallin sur la couche de diélectrique 106 (figure 1C). Puis, on forme des motifs M1, M2, M3, et M'1, dans la couche 112 de Si (figure ID), dont au moins un motif M1 d'une structure mobile 112a du composant électromécanique NEMS ou MEMS, au moins un motif M2 d'une partie 112b destinée à former une première électrode d'actionnement et/ou de détection du composant électro-mécanique, au moins un motif M3 d'une partie 112c destinée à former une deuxième électrode d'actionnement et/ou de détection du composant électromécanique, ainsi qu'au moins un motif M'1 d'une partie 112d destinée à former une grille d'un transistor. La structure mobile 112a peut comprendre une partie sous forme d'un barreau. Ce barreau peut avoir une dimension critique de qui peut être comprise, par exemple, entre 10 nanomètres et 1 micromètre dans le cas où on réalise une structure NEMS. 14 Le motif M'1 de grille de transistor formé dans la couche 112 peut être réalisé de sorte que ce dernier est relié à un motif d'électrode du composant électro-mécanique. Ainsi selon cette possibilité de mise en oeuvre, le composant et le transistor peuvent être connectés entre eux et éventuellement polarisés par un même potentiel, sans qu'il soit nécessaire de prévoir une interconnexion à l'aide d'un niveau métallique supérieur. Dans ce cas là, la liaison entre le composant électromécanique et le transistor peut être prévue avec une dimension critique supérieure à la plus large dimension de la structure mécanique mobile destinée à être libérée, de manière à ne libérer que cette structure mobile lors d'une étape ultérieure de libération de cette structure mobile (figure 1D et figure 2A, la figure 2A montrant en vue de dessus les motifs réalisés dans la couche de Si monocristallin pour former des parties du composant et du transistor, la zone de SiGe 110 et les zones dans lesquelles des ouvertures ont été réalisées dans la couche de diélectrique étant délimitées par des traits discontinus sur cette figure, tandis que la zone 104 est délimitée par des pointillés). Le transistor en cours de réalisation peut être un transistor d'un circuit analogique ayant au moins une fonction d'amplification et qui peut être situé directement en sortie du composant électro- mécanique. Ce circuit analogique peut également comporter d'autres transistors (non représentés sur les figures). Le transistor peut être un transistor 15 d'amplification comportant un canal par exemple de longueur comprise entre 0.1 pm et plusieurs pm ou plusieurs dizaines de micromètres, la dimension critique de la grille étant comprise par exemple entre 0.13 pm et 0.35 pm. La réalisation de ces motifs M1, M2, M3, et M' l peut comprendre une étape de photolithographie lors de laquelle on expose une couche de résine à un rayonnement ultra-violet, puis de gravure à travers cette couche de résine. Selon une variante, la réalisation de ces motifs peut comprendre une étape de photolithographie lors de laquelle on expose une couche de résine à un rayonnement ultra-violet lointain, puis on expose cette couche de résine à un faisceau d'électrons (communément appelé � e-beam �), puis de gravure anisotrope à travers la couche de résine (non représentée). Cette lithographie hybride utilisant la gravure par faisceau d'électrons permet de réaliser certains motifs de taille très faible par exemple de l'ordre de plusieurs nanomètres ou plusieurs dizaines de nanomètres. Puis, on effectue un retrait de la zone à base de Si1_yGey. Ce retrait peut être réalisé par exemple par gravure isotrope de Si1_yGey, par exemple à l'aide d'une gravure plasma qui peut être réalisée par exemple à l'aide de CF4 On dépose ensuite (figure 1E) une couche de matériau diélectrique 120 sur la couche de Si 112, par exemple une couche de SiO2 permettant notamment de protéger et maintenir le composant électro-mécanique et en particulier sa structure mobile 112a. Le matériau 16 diélectrique 120 peut être par exemple déposé par un procédé TEOS ou SACVD, avec une épaisseur par exemple de l'ordre de 150 nanomètres. Le matériau diélectrique 120 peut être déposé de manière à recouvrir la couche 112 de Si et entourer la structure mobile 112a du composant (figure 1E). Ce dépôt peut être suivi d'une étape de polissage mécanico-chimique (communément appelée CMP). Ensuite, on peut doper les zones de source, de drain, et de grille du transistor, ainsi que la structure NEMS ou MEMS, par exemple en réalisant une implantation. Dans le cas où, avantageusement, la couche de Si 112 relie la structure du composant électro- mécanique MEMS ou NEMS au transistor, la zone de cette couche formant la liaison entre le composant électromécanique et le transistor, peut être également dopée par implantation. Pour cela, un dopage N+, par exemple avec du phosphore peut être par exemple réalisé, selon une concentration qui peut être par exemple de l'ordre de 1*1019 atomes*cm-3, ou comprise entre 1*1018 atomes*cm-3 et 1*1021 atomes*cm-3. Ensuite, une autre implantation, par exemple de type P++, de certaines zones du caisson 104 peut être réalisée afin de former des contacts ohmiques. Puis, une autre implantation, par exemple de type N++, de certaines zones de la couche de Si 112 peut être effectuée afin de former des contacts de type ohmique pour la grille, pour la source, pour le drain, 17 ainsi que pour les électrodes du composant électromécanique. Ensuite, on peut déposer une autre couche de matériau diélectrique 124 supplémentaire sur la couche de matériau diélectrique 120. Le dépôt de cette couche peut être conforme. Les matériaux diélectriques 120, et 124 sont choisis de manière à pouvoir être gravés sélectivement vis-à-vis du silicium monocristallin, et peuvent être du SiO2. Les couches empilées de matériaux diélectriques 120, et 124 forment une couche isolante dont on peut retirer ensuite une portion dans une zone située au-dessus de la structure mécanique 112a mobile du composant électromécanique MEMS ou NEMS. Ce retrait localisé des couches diélectriques 120, 124, peut être effectué pour permettre ultérieurement de libérer la structure 112a sans altérer le reste de la couche semi-conductrice 112 (figures 1G et 1H)). Puis (figure 1H), on réalise des ouvertures 131 dans les couches diélectriques 120 et 124, de manière à dévoiler la couche 112 de Si monocristallin. On forme alors des contacts 132 au fond de ces ouvertures 131, par exemple par siliciuration de la couche 112, de manière à former des zones à base de PtSi ou de NiSi par exemple. On peut ensuite réaliser un premier niveau métallique d'interconnexion, en déposant dans les ouvertures 131, un métal 140, ou un alliage métallique, par exemple de l'AlSi remplissant les ouvertures 131 et recouvrant la couche diélectrique 18 124, dans lequel on forme des pistes ou des lignes (figure 1I, et figure 2B illustrant le dispositif selon une vue de dessus, une fois le premier niveau métallique d'interconnexion réalisé). Un recuit du métal peut être ensuite éventuellement effectué. Un recuit d'activation des dopants peut être également réalisé. Puis, on effectue une libération de la structure mécanique 112a mobile du composant électro- mécanique. Cette libération peut être mise en oeuvre par gravure isotrope des couches diélectriques 120 et 124. Pour libérer la structure 112a tout en évitant de graver inutilement d'autres parties de la couche 112 de Si monocristallin, l'empilement des couches diélectriques 120 et 124 est prévu avec une épaisseur inférieure dans une zone située au-dessus de la structure 112a mobile. La libération peut être réalisée par exemple à l'aide de HF. L'utilisation de HF sous forme de vapeur peut permettre de limiter les risques de collage de la structure mobile 112a lors de sa libération (figure 1J). Selon une variante de l'exemple de procédé qui vient d'être donné, la couche diélectrique 124 peut être formée par dépôt non-conforme. Dans ce cas, la libération de la structure 112a mobile peut être réalisée par gravure anisotrope des couches diélectriques 120 et 124. Dans cet exemple de procédé on peut former une épaisseur de matériau diélectrique différente pour isoler le composant électro-mécanique du substrat et pour réaliser l'oxyde de grille du transistor. 19 La couche semi-conductrice dans laquelle sont réalisés la structure du composant électromécanique et le transistor peut également présenter des différences d'épaisseurs localisées. Par exemple, on peut prévoir une épaisseur plus importante en regard de la structure mobile du composant électromécanique que pour la grille du transistor. Cela peut être obtenu, par exemple à l'aide de gravures partielles, de reprises d'épitaxies, ou des 10 épitaxies différentes. Un autre exemple de procédé de réalisation d'un dispositif microélectronique suivant l'invention, va à présent être donné en liaison avec les figures 3A-3F, et 4A-4B (le dispositif étant vu sur les figures 15 3A-3F selon une vue en coupe transversale, seuls les éléments situés dans le plan de coupe étant représentés sur ces figures). Le matériau de départ de ce procédé est dans cet exemple, un substrat 200, de type SOI (SOI 20 pour � Silicon On Insulator � ou silicium sur isolant) qui peut être formé d'une couche de support 201 semi-conductrice en silicium, d'une couche isolante 206 d'oxyde enterré (� burried oxide � selon la terminologie anglo-saxonne), et d'une fine couche semi- 25 conductrice 212 en Si mono-cristallin. Dans la couche de support 201 du substrat SOI, on réalise tout d'abord un caisson, c'est-à-dire une zone dopée 204 prévue notamment pour au moins un canal de transistor. Ce dopage peut être réalisé par 30 photolithographie d'une couche (non représentée) puis implantation à travers des ouvertures formées dans 20 cette couche, de manière à doper certaines zones du support 201, par exemple selon un dopage P, qui peut être réalisé à l'aide de Bore, selon une concentration par exemple de 1e17 atomes*cm-3. Ensuite, on défini dans la couche semi-conductrice en Si mono-cristallin 212, des motifs MI, M2, M3, d'au moins un composant électro-mécanique de type NEMS ou MEMS dont au moins un motif M1 d'une structure 212a destinée à former la partie mobile du composant électromécanique, ainsi que des motifs M2, M3 d'électrodes 212b, 212c de ce composant. On réalise également des motifs d'au moins un transistor, et notamment, un motif M'1 d'une électrode de grille 212d. La couche semi-conductrice 212 peut être avantageusement structurée de sorte qu'une électrode du composant électro-mécanique formée dans cette couche est reliée à la grille du transistor, ces deux éléments pouvant être polarisés par l'intermédiaire d'un même potentiel de polarisation (figure 3B et figure 4A, la figure 4A montrant les motifs réalisés dans la couche semi-conductrice 212 selon une vue de dessus, la zone 204 dopée située sous la couche semi-conductrice 212 étant également représentée). Les motifs dans la couche de Si monocristallin peuvent être réalisés par photolithographie, puis gravure, par exemple une gravure anisotrope, qui peut être réalisée à l'aide d'un plasma utilisant par exemple du SF6. Selon une variante, les motifs peuvent être obtenus à l'aide d'une étape de photolithographie, ou à 30 21 l'aide d'une étape de photolithographie optique DUV (DUV pour � Deep Ultra Violet �) pour former certains motifs, et de lithographie par faisceau d'électrons pour réaliser certains autres motifs de faible taille. Ensuite (figure 3C), on forme une couche de matériau diélectrique 220, de manière à recouvrir les motifs réalisés dans la couche de Si monocristallin 212 et à rendre plan l'empilement de couches. Cela peut être réalisé par dépôt d'un oxyde de silicium, par exemple par procédé TEOS, ou SACVD (SACVD pour � Sub-Atmospheric Chemical Vapor Deposition �) de manière à former une couche d'épaisseur par exemple de l'ordre de 150 nanomètres. Le matériau diélectrique 220 est choisi de manière à pouvoir être gravé sélectivement vis-à-vis du Si monocristallin de la couche 212. Une étape de polissage CMP peut être ensuite réalisée. Puis, à l'aide d'étapes de photolithographie et d'implantation, on effectue un dopage de la source, du drain, de la grille du transistor, ainsi que d'au moins certaines zones du composant électro-mécanique, et éventuellement de la partie reliant le transistor avec ce composant. Ce dopage peut être réalisé par exemple par dopage N+, avec du phosphore, selon une concentration par exemple de 1e19 atomes*cm-3 ou compris entre 1e18 atomes*cm-3 et entre 1ez1 atomes*cm-3. Un recuit de diffusion peut être ensuite effectué pour permettre d'homogénéiser la répartition des dopants, notamment dans l'épaisseur du silicium monocristallin de la zone du composant MEMS ou NEMS. 22 Ensuite, à l'aide d'étapes de photolithographie et d'implantation, on peut doper à nouveau le caisson 204, et en particulier des zones de ce dernier dans laquelle au moins un contact ohmique avec un élément d'interconnexion métallique est destiné à être réalisé, par exemple par dopage P++. Puis, on dépose une deuxième couche de matériau diélectrique 224, telle qu'une couche d'oxyde de silicium afin, notamment, de réaliser une isolation électrique des structures en silicium mono-cristallin vis-à-vis des niveaux métalliques d'interconnexion destinés à être réalisés ultérieurement. Un amincissement de la deuxième couche diélectrique 224 dans une zone située au dessus du composant électro-mécanique, peut être ensuite réalisé (figure 3D). Les épaisseurs des couches diélectriques 220 et 224 et la répartition de ces couches sont prévues en fonction d'une étape ultérieure de libération finale de la structure mobile du composant électro-mécanique. De même que pour le matériau diélectrique 220, le matériau diélectrique 224 est choisi de manière à pouvoir être gravé de manière sélective vis-à-vis du silicium monocristallin. Ensuite, on forme une pluralité de contacts, parmi lesquels figurent des contacts 232a, 232b, pour les zones de source et de drain, au moins un contact 232c qui peut être pour la grille 212d du transistor et partagé par une des électrodes du composant électro-mécanique, un contact 232d pour le caisson 204, un contact 232e pour la partie mobile du composant électromécanique, et un contact 232g pour une 23 électrode du composant électromécanique. Ces contacts 232a, 232b, 232c, 232d, 232e, 232g peuvent être réalisés par formation d'ouvertures dans les couches diélectriques 220, 224, de manière à dévoiler la couche de silicium monocristallin 212, puis siliciuration de la couche 212 de silicium monocristallin, par exemple de manière à former des zones à base par exemple de NiSi, ou de PtSi (figure 3E et figure 4B représentant selon une vue de dessus les motifs formés dans la couche de Si monocristallin, ainsi que les contacts réalisés sur cette couche). Puis, on réalise des éléments d'interconnexion sur les contacts, par exemple par dépôt d'un alliage métallique 240 tel que de l'AlSi, puis photolithographie, puis gravure de cet alliage métallique 240 (figure 3F). Ensuite, on peut effectuer un recuit du métal, et d'activation des dopants. Puis, on libère la structure 212a mécanique mobile du composant électro-mécanique NEMS ou MEMS par gravure des matériaux diélectriques 220 et 224. Pour cela, une gravure isotrope à l'aide de HF peut être effectuée dans le cas où les matériaux diélectriques 220 et 224 sont à base d'oxyde de silicium. L'emploi de HF sous forme de vapeur peut permettre de réduire les risques de collage de l'élément mobile 212a lorsque celui-ci est libéré. L'épaisseur des couches diélectriques 220, 224 peut avoir été prévue plus faible en regard du composant électro-mécanique pour permettre sa libération et suffisamment importante au dessus du 24 reste de l'empilement pour permettre de protéger les autres parties de l'empilement. Selon une variante de réalisation (figure 5), une couche de protection 250 peut être prévue au dessus du transistor avant d'effectuer l'étape de libération du composant NEMS/MEMS, sans altérer les couches diélectriques 220, 224, au-dessus de ce dernier. Cette couche de protection 250 peut être par exemple à base de Si3N4r ou de Si amorphe, ou de HfO2. La couche de protection 250 peut être déposée par exemple de manière conforme après gravure anisotrope des couches 220, 224 et gravée localement de manière à permettre un accès au composant électromécanique. Des structures d'isolation (non représentées) par exemple de type STI (STI pour � shallow trench isolation �), ou LOCOS peuvent être également réalisées. Selon une possibilité de mise en oeuvre (non représentée) des espaceurs peuvent avoir été prévus pour améliorer les performances électriques du transistor. Des zones implantées par exemple de type LDD peuvent être également réalisées. Sur la figure 6, un exemple de dispositif microélectronique mis en oeuvre à l'aide d'un procédé suivant l'invention et doté d'un composant électromécanique NEMS et/ou MEMS (référencé C sur cette figure) ayant une structure mobile 316a en Si monocristallin et au moins un transistor (référencé T sur cette figure) dont la grille 316c a été formée dans 25 la même couche 316 que ladite structure mobile est donné. Le dispositif est également doté de moyens d'actionnement et/ou de détection de la structure mobile qui peuvent être de type électrostatique ou thermoélastique ou piézoélectrique, thermique, magnétique. Sur la figure 6, le composant électromécanique C comporte des moyens d'actionnement sous forme d'une électrode 350 et des moyens de détection sous forme d'une électrode 360. Le composant C peut être également doté de moyens de détection des mouvements de la structure mobile, par exemple de type capacitif ou piézorésistif. Dans l'exemple de la figure 6, les moyens de détection sont dotés d'une électrode 360 formée dans la couche 316 et reliée à la grille 316 du transistor par l'intermédiaire de cette couche 316. Une variante de ce dispositif est donnée 20 sur la figure 7. Selon cette variante, le drain 370 du transistor T est relié à l'électrode 350 d'actionnement du composant électro-mécanique et à un potentiel Vdd, tandis que la structure mobile 316a est 25 sous forme d'un barreau mis à un potentiel Vdc. La grille 316c du transistor T est quant à elle connectée à l'électrode 360 de détection du composant et à un potentiel Vg, tandis que la source 371 du transistor T est mise à un potentiel de référence. Ce dispositif 30 forme un oscillateur élémentaire. Ce type de dispositif est adapté pour des applications basse consommation, et 26 peut éventuellement appartenir à un réseau comportant une pluralité de composants C et de transistors T associés. Un tel réseau peut être intégré par exemple dans un capteur chimique ou biologique, ou un capteur inertiel tel qu'un capteur de vibration, un accéléromètre, ou un gyromètre, ou dans un système résonant doté de résonateurs électro-mécaniques par exemple dans des applications RF de référence de temps, de filtres, ou de VCO.10 REVENDICATIONS1. Procédé de réalisation d'un dispositif microélectronique comprenant, sur un même substrat (100, 200), au moins un composant électro-mécanique (C) doté d'une structure mobile en matériau semi-conducteur monocristallin et de moyens d'actionnement et/ou de détection de la structure mobile, et d'au moins un transistor (T), le procédé comprenant les étapes consistant à : a) prévoir un substrat doté d'au moins une première couche semi-conductrice (100, 200) comportant au moins une région (104, 204) dans laquelle une zone de canal dudit transistor est prévue, b) graver une deuxième couche semi-conductrice (112, 212) à base d'un matériau semi-conducteur donné, reposant sur une couche isolante (106, 206) placée sur la première couche semi-conductrice, de manière à former, au moins un motif 20 (Ml) de la dite structure mobile du dit composant dans une zone de matériau semi-conducteur monocristallin (112a, 212a) de la deuxième couche semi-conductrice, et au moins un motif (M'1) de grille du dit transistor en regard de ladite région donnée. 25 2. Procédé selon la revendication 1, dans lequel, à l'étape b), au moins un motif (M3) dudit composant (C) est formé dans la deuxième couche semi-conductrice (112, 212) et relié au transistor. 15 30 28 3. Procédé selon la revendication 2, le motif (M3) étant relié à la grille dudit transistor. 4. Procédé selon l'une des revendications 1 à 3, ledit transistor (T) appartenant à un circuit analogique doté d'au moins un étage d'amplification. 5. Procédé selon l'une des revendications 1 à 4, le transistor (T) étant un transistor d'amplification. 6. Procédé selon l'une des revendications 1 à 5, le transistor ayant une grille de dimension critique d'au moins 0.13 pm. 7. Procédé selon l'une des revendications 1 à 6, dans lequel la première couche semi-conductrice est une couche d'un substrat bulk (100), le procédé comprenant en outre, préalablement à l'étape b), la formation de la couche isolante (106) sur le substrat (100). 8. Procédé selon la revendication 7, le procédé comprenant en outre : la gravure au moins partielle de ladite couche isolante (106) pour former une zone de diélectrique (107) de grille pour ledit transistor en regard de ladite région donnée. 9. Procédé selon la revendication 7 ou 8, comprenant en outre : la réalisation d'au moins une ouverture dans ladite couche isolante (106) dévoilant 29 la première couche semi-conductrice (100), la formation d'au moins une zone sacrificielle semi-conductrice (110) à base de SiXGe1_X (avec x > 0) au fond de cette ouverture, puis la formation de ladite deuxième couche semi-conductrice (112) par croissance sur ladite zone sacrificielle semi-conductrice (110) et la couche isolante (106). 10. Procédé selon la revendication 9, comprenant en outre, après la formation la zone sacrificielle semi-conductrice (110) à base de SiXGe1_X, les étapes consistant à : - former au moins une deuxième couche isolante (120-124), de manière à recouvrir la deuxième couche semi-conductrice (112) et entourer les flancs de la structure mobile (112a) : - retirer d'une épaisseur donnée de ladite deuxième couche isolante (120-124) en regard de ladite structure (112a), - libérer la structure mobile (112a) par gravure sélective du matériau de la deuxième couche isolante (120-124) vis-à-vis du matériau semi-conducteur de la deuxième couche semi-conductrice (112). 11. Procédé selon la revendication 9 ou 10, comprenant en outre, le retrait de la zone sacrificielle semi-conductrice (110) à base de SiXGe1_X.30 30 12. Procédé selon l'une des revendications 1 à 6, dans lequel la première couche semi-conductrice est une couche de support (201) d'un substrat SOI recouverte par ladite couche isolante (206) du substrat SOI, ladite deuxième couche (212) étant une couche de Si monocristallin du substrat SOI reposant sur ladite couche isolante (206). 13. Procédé selon la revendication 12, comprenant en outre : après l'étape b), la formation d'au moins une deuxième couche isolante (220-224), de manière à recouvrir la deuxième couche semi-conductrice (212), le procédé comprenant en outre les étapes de : - retrait d'une épaisseur donnée de ladite deuxième couche isolante (220-224) en regard de ladite structure (212a), - libération de la structure mobile (212a) par gravure sélective du matériau de la deuxième couche isolante (220-224) vis-à-vis du matériau semi- conducteur de la deuxième couche semi-conductrice (212). 14. Procédé selon la revendication 10 ou 13, dans lequel la première couche isolante (206) et la deuxième couche isolante (220-224) sont à base d'un même matériau diélectrique donné, la libération par gravure sélective comprenant le retrait d'une zone de la première couche isolante (206) en regard de ladite structure mobile (212a).30 15. Procédé selon l'une des revendications 10 ou 13 ou 14, dans lequel ledit matériau diélectrique donné est du SiO2, la gravure sélective étant réalisée à l'aide de HF sous forme de vapeur. 16. Procédé selon l'une des revendications 10 à 15, dans lequel, préalablement à ladite étape de libération, une couche de protection (250) est formée sur ladite deuxième couche semi-conductrice en regard dudit transistor. 17. Procédé selon l'une des revendications 10 à 16, comprenant, préalablement à ladite étape de libération, la formation de contacts dans la deuxième couche isolante et d'éléments d'interconnexion.