Brevet FR2927441A1 — publié le 20090814

OBJET SANS CONTACT A CIRCUIT INTEGRE CONNECTE AUX BORNES D'UN CIRCUIT PAR COUPLAGE CAPACITIF L'invention concerne des circuits intégrés, des objets portatifs sans contact comportant de tels circuits intégrés, ainsi que des procédés de fabrication de ces objets sans contact. Elle concerne plus particulièrement des circuits intégrés comportant, à leur face active, une première couche diélectrique formant couche de passivation et des plages de connexion affleurant au travers d'ouvertures de ladite couche de passivation, ces circuits intégrés étant par la suite incorporés dans des objets portatifs sans contact par une connexion, par couplage capacitif, aux bornes d'un circuit formant antenne monté sur un support desdits objets. Les objets portatifs sans contact visés dans la présente invention sont des objets au format carte, dits cartes à puce, disposant d'un mode de fonctionnement sans contact, ou alors, des objets de formats variés, destinés notamment à une identification par radiofréquences (RFID), par exemple, en remplacement des codes-barres. On dénomme alors couramment ces derniers objets de formats variés des étiquettes électroniques (� tag �, en langue anglaise) ou des coeurs d'objets (� inlay �, en langue anglaise). De tels objets portatifs sans contact de l'art antérieur comportent, d'une part, un circuit intégré et, d'autre part, un circuit conducteur formant antenne. Les bornes circuit signaux circuit. La connexion des plages de contact du circuit intégré aux bornes d'un circuit conducteur formant antenne est réalisée selon différentes méthodes. du circuit formant antenne sont connectées au intégré, pour l'émission et la réception des radiofréquence entre un lecteur distant et ledit Généralement, elle est réalisée en utilisant la méthode dite de câblage par fils (� wire bonding �, en langue anglaise). Dans ce cas, les plages de contacts du circuit intégré sont connectées aux bornes de contact du circuit conducteur formant antenne par des fils de connexion généralement en or. Deux opérations de soudure sont alors nécessaires pour chaque contact. Une première, sur les plages de connexion du circuit intégré et, une seconde, sur les bornes du circuit formant antenne. La connexion peut alternativement être réalisée en utilisant une méthode de connexion au moyen de protubérances (� bumps �, en langue anglaise). Dans ce cas, une boule, généralement en or, est déposée sur les plages de contact du circuit intégré. Celui-ci est par la suite retourné (� flip-chip � en langue anglaise) pour une connexion aux bornes du circuit conducteur formant antenne. Les méthodes ci-dessus présentent l'inconvénient suivant de nécessiter une faible tolérance au positionnement des moyens de connexion, en pratique, de l'ordre de quelques dizaines de microns. En effet, dans les applications RFID en particulier et, plus particulièrement, dans les applications RFID fonctionnant à Ultra Haute Fréquence (UHF), en pratique à partir de 400 Mhz, les dimensions du circuit intégré, comme celles des bornes de contact du circuit formant antenne, sont très réduites, de quelques centaines de microns. La surface des plages de contact de ce circuit est encore plus réduite, puisqu'elle se présente en général sous une forme carré de moins de 100 �m de côté. A cause de cette faible tolérance au positionnement, les cadences de production sont réduites. Aussi, les méthodes précitées connues de l'art antérieur ne sont pas appropriées à la production en masse d'objets sans contact à bas coûts. C'est la raison pour laquelle une nouvelle méthode a été imaginée. Cette méthode est divulguée dans le document brevet publié sous le numéro FR-2894714-Al. Dans cette méthode, les dimensions des plages de contact du circuit intégré sont considérablement augmentées et la connexion entre lesdites plages de contact et les bornes de contact de l'antenne est réalisée, non pas par contact ohmique, mais par couplage capacitif. La tolérance au positionnement du circuit pour la connexion aux bornes du circuit formant antenne est alors sensiblement améliorée. Néanmoins, cette dernière méthode présente différents inconvénients. Tout d'abord, la réalisation desdites plages de contact nécessite, des dérogations aux règles de dessins des circuits intégrés qui doivent être obtenues chez les fondeurs afin d'autoriser une modification des dimensions des plages de contact. En effet, ces règles de dessins imposent des limites de densité globales de métal dans le circuit intégré et locales, au niveau de chaque couche de métallisation desdits circuits. En augmentant considérablement les dimensions des plages de contact de la dernière couche de métallisation du circuit, ces règles ne sont plus respectées, non seulement localement, mais aussi, et parfois, globalement. De plus, l'usage quasi-exclusif de la dernière couche métal du circuit intégré pour les plages de contact larges impose un positionnement différent des interconnexions normalement présentes sur cette dernière couche et par suite, un dessin nouveau, des masques différents. Finalement, cette dernière couche ne peut plus être exploitée. Il n'est plus possible d'inclure simplement des blocs de propriété intellectuelle (� IP blocs � en langue anglaise) utilisant des connexions sur la dernière couche métal. Enfin, compte tenu des dimensions importantes des plages de contact, des capacités parasites sont générées dans le circuit intégré, qui sont susceptibles d'occasionner des comportements fautifs de ce circuit. Cela n'est pas acceptable. En ce qui concerne les règles de dessins des circuits intégrés. On notera qu'il existe un nombre minimum de plages de contact pour que lesdites règles de dessin soient respectées. Or, dans le brevet précité FR-28947l4-Al, les plaques de contact ne constituent pas des plages de connexion. Une nouvelle dérogation aux règles de dessins est donc nécessaire. Enfin, dans ce brevet précité le circuit intégré doit être dessiné avec ces plaques de connexion le rendant impropre à tout autre mode de mise en boîtier. L'objet divulgué dans ce brevet antérieur n'est donc pas compatible avec l'ensemble des circuits intégrés. Compte tenu de ce qui précède, un problème technique objectif que se propose de résoudre l'invention est de réaliser, à moindres coûts, un circuit intégré, un objet portatif comportant un tel circuit, ainsi qu'un procédé de fabrication de cet objet portatif, qui pallie les inconvénient précités de l'état de la technique et qui, en particulier, est compatible avec l'ensemble des circuits intégrés produits, ne nécessite pas de dérogation aux règles de dessins des circuits intégrés, permette le positionnement de blocs d'IP à la dernière couche métal et limite l'existence de capacités parasites dans le circuit, et ce, tout en présentant une tolérance au positionnement importante, en vue d'une production en masse des objets sans contact à bas coûts, avec des cadences de production importantes. La solution de l'invention à ce problème posé a pour premier objet un circuit intégré comportant, à sa face active, une première couche diélectrique formant couche de passivation et des plages de contact affleurant au travers d'ouvertures de ladite couche de passivation, caractérisé en ce que ledit circuit comporte en outre des plaques pour une connexion dudit circuit par couplage capacitif à des bornes d'un circuit second, ces plaques étant positionnées à la surface de la couche de passivation et électriquement connectées aux plages de contact, et recouvertes d'une deuxième couche diélectrique. Elle a pour second objet un objet portatif sans contact comprenant un circuit intégré tel que ci-dessus, et un circuit formant antenne porté par un support, dans lequel objet, les plaques de connexions du circuit intégré sont connectées à des bornes du circuit formant antenne du support, par couplage capacitif. Elle a pour troisième objet un procédé de fabrication d'un objet sans contact tel que ci-dessus, caractérisé en ce qu'il comporte les étapes suivantes selon lesquelles : on fournit des galettes de circuits intégrés (wafers en langue Anglaise) portant une couche de passivation munie d'ouvertures auxquelles affleurent des plages de contact ; on positionne des plaques de connexion à la surface de la couche de passivation, de sorte que lesdites plaques soient électriquement connectées aux plages de contact ; on recouvre lesdites plaques de connexion d'une couche diélectrique ; et on positionne les circuits intégrés sur des supports portant un circuit formant antenne de manière que les plaques de connexion soient disposées au regard de bornes dudit circuit formant antenne. Ainsi, contrairement à l'enseignement de l'état de la technique contenu dans le document brevet précité FR- 2894714-A1, les plaques de contact, qui réalisent le couplage capacitif, sont positionnées à la surface de la couche de passivation. Il n'est donc pas nécessaire de modifier les dessins de réalisation des circuits intégrés. Un post-traitement des circuits intégrés suffit. Les coûts de fabrications des objets sans contact sont considérablement réduits. Les capacités parasites dues à la présence des plaques sont limitées car la couche de passivation éloigne lesdites plaques des différentes connexions des fonctions électroniques internes du circuit intégré. L'invention sera mieux comprise à la lecture de la 10 description qui va suivre, et au regard des dessins annexés, dans lesquels : la figure 1 montre, en perspective, un circuit intégré selon l'invention ; la figure 2 présente, en coupe transversale, une 15 portion d'un circuit intégré selon l'invention portant des plaques de connexion ; la figure 3 présente, en coupe transversale, une portion d'un objet sans contact selon l'invention ; et la figure 4 illustre, en perspective, la tolérance 20 au position du circuit intégré conformément à l'invention. Le circuit intégré 1 présenté aux figures 1 et 2 se présente sous la forme d'un parallélépipède rectangle de plus ou moins une centaine de microns d'épaisseur, et de 25 quelques centaines de microns de large et de long, par exemple 900 gm de long et 600 gm de large. Ce circuit 1 comporte un substrat silicium 2 composé d'une superposition de couches, par exemple au nombre de 10, chaque couche comprenant des circuits intégrés 3, les 30 circuits de deux couches superposées étant interconnectés au moyen de vias 4. La dernière couche métal du circuit intégré selon l'invention, qui définit sa face active, présente 2 plages 4 de contact ou plus, par exemple 3, 4, 6 ou 8. Ces plages 4 ont, dans un exemple, une surface de 35 l'ordre de 80 gm x 80 gm, bien inférieure à la surface du circuit intégré 1. La dernière couche métal est recouverte d'une couche de diélectrique : la couche de passivation 6. Cette couche de passivation 6, par exemple en silicium isolant, présente une épaisseur sensiblement constante comprise entre 1 et 7 gm, par exemple de l'ordre de 3 gm en moyenne. Elle comporte des ouvertures 7 situées en regard des plages de contact 5, de manière à permettre un accès auxdites plages 5 en vue de leur connexion. Les plages de contact 5 affleurent au travers de ces ouvertures 7. Selon l'invention, le circuit intégré 1 comporte en outre des plaques de connexion 8. Ces plaques 8 sont positionnées à la surface de la couche de passivation 6. Elles sont électriquement connectées aux plages de contact 5 du circuit intégré, au travers des ouvertures 7. Les dimensions des plaques de connexion 8 sont bien supérieures à celles des plages de contact 5, du moins en ce qui concerne la largeur et la longueur de ces plaques 8. Par exemple, pour un circuit intégré dont les dimensions de la face active sont de 900 gm et long et de 600 gm de large, les dimensions de chaque plaque de connexion seront de 200 gm x 500 pm. Grâce à cette différence de taille, les contraintes de positionnement ainsi que les contraintes d'orientation des circuits intégrés sont relâchées lors de l'opération de packaging des objets sans contact incorporant les circuits intégrés. En pratique, lorsque le circuit intégré comporte 2 plaques de connexion 8, la surface de chaque plaque est de l'ordre du tiers de la surface totale du circuit intégré. L'épaisseur des plaques 8 est relativement faible, de l'ordre de quelques micron, par exemple 6 gm. Les plaques de connexion 8 sont au moins en partie recouvertes d'une couche diélectrique 9 constituées, de même que la couche de passivation, de silicium. Avantageusement, cette couche 9 recouvre entièrement les plaques 8 et la couche de passivation 6. Cela permet une meilleure protection aux chocs électrostatiques (ESD, en langue anglaise), qui sont la cause de nombreuses défaillances de circuits intégrés. L'épaisseur de cette couche diélectrique 9 est sensiblement constante, dans un exemple, de l'ordre de 10 �m. L'invention s'appliquant préférentiellement à des circuits RFID UHF de fréquence supérieure à 400 MHz, notamment 433 MHz, de 800 à 900 MHz et au-delà du GHz, la face active de ces derniers présentent une surface d'environ 0,5 mm2, soit par exemple 625 pm x 800 �m. Afin de réaliser une connexion par capacité selon l'invention, l'ajout d'une interface supplémentaire pour la connexion capacitive ne pourra ce justifier que pour des plaques de connexion dont la surface (longueur x largeur) est au minimum quatre fois supérieure à la surface (longueur x largeur) des plages de contacts d'origine, soit au minimum 200 pm x 200 �m. D'autre part, afin de conserver la souplesse de positionnement dues aux tolérances mécaniques relâchées pour le montage, il faut considérer que, dans le cas de deux plaques de contact, chacune des plaques ne pourra recouvrir au maximum que deux cinquièmes de la face active du circuit intégré, soit dans notre cas, 250 pm x 800 pm. Avec une épaisseur moyenne de la couche isolante de 3 �m pour une permittivité relative de 4, et une permittivité de référence (pour le vide Epsilon° = 8,85. 1012 F/m), cela permet de réaliser une capacité nominale par plaque de connexion de l'ordre de 500 fF à 2,4 pF. On notera, qu'en ajoutant, dans un circuit électrique équivalent, une capacité en série telle que celle qui est constituée par les plaques de connexion ci-dessus, alors il est possible de réaliser des antennes avec ou sans court circuit d'essai (courant continu). En conséquence, les règles de dessin et d'optimisation des antennes sont assouplies. Les objets portatifs sans contact selon l'invention sont des objets normalisés dont le format peut être quelconque. Ils sont par exemple au format carte, ou alors, dans des formats plus restreints, et constituent alors des étiquettes RFID. Dans certains cas, le format des objets sans contact de l'invention est plus important que celui d'une carte. C'est le cas, par exemple, des portefeuilles dits électroniques. Les objets RFID plus particulièrement visés dans la présente invention sont des objets RFID-UHF répondant aux normes EPC Class 1 Gen II ou ISO 18000-6c. Ainsi que cela est plus particulièrement montré à la figure 3, ces objets portatifs :LO comportent un circuit intégré 1 tel que décrit ci-dessus, ainsi qu'un circuit second : le circuit conducteur formant antenne 11. Le circuit formant antenne 11 est par exemple imprimé à la surface d'un support 12 diélectrique de l'objet, notamment par sérigraphie, flexographie ou héliogravure, offset ou à jet d'encre. L'encre conductrice utilisée est préférentiellement une encre polymère chargée en éléments conducteurs tels que l'argent, le cuivre ou le carbone. Dans un autres exemple, le circuit formant antenne 11 est constituée par une bande métallique estampée contrecollée à la surface du support 12 voire d'un fil bobiné. Le support 12 est par exemple un support en matériau souple. Il s'agira alors de papier ou de plastique. Dans un autre exemple, le support 12 est un support en matériau rigide. Il s'agira alors de plastique dur ou de résine. Le circuit formant antenne 11 définit une piste sur son support 12 dont les extrémités terminales constituent des bornes de connexion 13 destinées à être connectées aux plaques de connexion 8 du circuit intégré, par couplage capacitif. En effet, dans les objets portatifs sans contact 10 selon l'invention, la connexion entre les plaques de connexion 8 du circuit intégré 1 et les bornes de connexion 13 d antenne 11 est une connexion capacitive, la capacité étant formée entre lesdites plaques 8 et lesdites bornes 13 du circuit formant antenne, séparée par la couche diélectrique 9. Ainsi que cela est montré à la figure 4, la ou les capacités de couplage sont réalisées par la mise en 10 regard des plaques 8 et des bornes 13. A partir du moment où il existe une capacité de liaison interne dans le circuit intégré 1, on obtient une nouvelle optimisation du montage grâce à une tolérance au positionnement encore accrue. En effet, dans le cas ou la 15 capacité de couplage a une valeur plus grande que la capacité interne du circuit intégré 1, il faut choisir, pour des raisons de production évidentes, un positionnement acceptant une erreur de plus ou moins 20 % des plaques 8. Grâce à l'invention, le positionnement du 20 circuit intégré 1 sur le support 12 portant le circuit formant antenne 11 accepte une certaine tolérance. En effet, deux capacités Cl et C2, disposées en série dans un circuit, sont équivalentes à une capacité CE = (Cl x C2)/(Cl + C2). Si la capacité C2 est plus grande que Cl, 25 ce qui est le cas dans le montage de l'invention, alors la capacité équivalente CE tend vers une valeur égale à Cl. Autrement dit, lorsque deux capacités de valeurs différentes sont disposées en série, la valeur de la capacité du circuit ainsi formé est proche de la valeur 30 de la capacité de plus faible valeur dans ce circuit. Par exemple, si la capacité de couplage C2 est égale à 5 fois la capacité interne Cl, alors la capacité équivalente CE est égale à 5/6 x Cl. Dans le cas où C2 augmente de 20 %, soit C2 = 6 x Cl, alors CE = 6/7 x Cl ce qui donne une 35 dispersion de CE de 2,8 %. De même, si cette capacité C2 perd 20 % et passe à quatre fois Cl, alors CE = 4/5 et on a une dispersion de 4 %. Autrement dit, 20 % d'erreur sur la valeur nominale de la capacité de couplage due à une erreur de positionnement de 20 % des surfaces conductrices disposées en regard l'une de l'autre n'occasionne qu'une variation de capacité du circuit de quelques pourcents. La tolérance au positionnement est encore accrue selon l'invention. On notera en outre que les valeurs précitées de 2,8 % et 4 % correspondent à des dispersions acceptables dans l'industrie des semi-conducteurs. Bien entendu, les performances des objets sans contact selon l'invention sont améliorées, compte tenu du fait que les plaques sont positionnées non pas dans la dernière couche métal du circuit intégré, mais à la surface supérieure de la couche de passivation. De ce fait, les plaques sont éloignées des circuits internes du circuit intégrés. L'effet est alors immédiat : la diminution des capacités parasites est à l'origine de performances améliorées des fonctions travaillant avec des signaux pouvant subir un couplage capacitif avec les plaques. On notera que, dans d'autres variantes de réalisation de l'invention, le circuit second n'est pas un circuit formant antenne mais, par exemple, un circuit intégré comportant, à sa face active, des bornes de connexion. La face active du circuit second est disposée en regard de la face active du circuit intégré selon l'invention portant les plaques de connexion, de telle sorte que lesdites plaques soient elles-mêmes positionnées en regard des bornes de connexion du circuit second. L'assemblage des deux circuits est réalisé par exemple au moyen d'une colle isolante spécifique. Le couplage capacitif est réalisé entre, d'une part, le premier circuit intégré portant les plaques et, d'autre part, le circuit intégré second portant les bornes. Pour la fabrication des circuits intégrés selon l'invention, on procède de manière classique, par la réalisation de masques définissant les circuits et utilisés pour la réalisation de galettes (� wafers �, en langue anglaise) en utilisant la technique de photolithogravure. Les wafers comportent plusieurs dizaines de milliers de circuit intégrés. Ainsi que cela a été indiqué précédemment, contrairement à l'état de la technique divulgué dans le document brevet FR-2894714-Al, il n'est pas nécessaire, pour la fabrication des circuits intégrés selon l'invention, de modifier les dessins des circuits intégrés portés par les wafers et, en particulier, les dessins relatifs à la dernière couche métal des circuits intégrés portant les plages de contact. En effet, cette couche reste intacte. Il en va de même de la couche de passivation et des ouvertures qui y sont pratiquées. Il est ainsi possible d'inclure tous blocs IP, sans aucune restriction de dessin. Le procédé semi-conducteur est standard. Les wafers livrés par les fondeurs aux encarteurs ou fabricants d'objets RFID sont ainsi inchangés. Contrairement au brevet précité, il n'y a pas de surcoût associé à la production des wafer. Par contre, pour la réalisation des circuits intégrés selon l'invention, les wafers doivent subir un post-traitement. Ce post-traitement comprend les étapes suivantes selon lesquelles, on positionne des plaques de connexion à la surface de la couche de passivation des circuits intégrés des wafers. Ces plaques de contact sont par exemple sérigraphiées à la surface de la couche de passivation. Elles comportent une première partie, localisée dans les ouvertures et une seconde partie sur la couche de passivation. Il comprend en outre une étape selon laquelle les plaques de connexion sont recouvertes, au moins partiellement, d'une couche de diélectrique. Une fois les wafer préparés puis affinés au dos (� back grinding �, en langue anglaise). A l'issue de cette étape, leur épaisseur est :réduite à environ 100 �m contre environ 600 �m à l'origine pour une intégration plus simple. Puis, les circuits intégrés sont découpés (étape de sciage) et l'ensemble du wafer est positionné sur un plastique adhésif particulier (� blue tape �, en langue anglaise), comme usuellement pratiqué dans l'industrie des semi-conducteurs. Ensuite, les circuits intégré sont positionnés un par un sur les supports du circuit formant antenne. Les plaques du circuit intégré sont mises en regard des bornes du circuit formant antenne. De la matière adhésive peut être déposée entre les bornes de connexion du circuit formant antenne avant la mise en place le circuit intégré sur le support. Une fois la matière adhésive déposée, le circuit est positionné sur le support de manière que les plaques métallique de la puce soient en regard des bornes de connexion du circuit formant antenne. Sous l'effet de la pression exercée, l'adhésif s'étale et recouvre toute la surface de la puce, entre les bornes de connexion du circuit formant antenne. Une liaison capacitive est ainsi réalisée entre chaque plaque métallique et chaque borne de connexion qui lui correspond. La valeur de la capacité obtenue, est proportionnelle à la surface des plaques en regard et à la valeur de la permittivité de la couche d'isolant qui les sépare, et est inversement proportionnelle à l'épaisseur de cette couche d'isolant. Grâce à l'invention, il n'y a plus de lien de dépendance entre les fournisseurs de circuits intégrés et les fabricant d'objets sans contact. Les coûts de REVENDICATIONS 1. Circuit intégré (1) comportant, à sa face active, une première couche diélectrique formant couche de passivation (6) et des plages de contact (5) affleurant au travers d'ouvertures (7) de ladite couche de passivation, caractérisé en ce que ledit circuit comporte en outre des plaques (8) pour une connexion dudit circuit par couplage capacitif à des bornes d'un circuit second, ces plaques étant positionnées à la surface de la couche de passivation et électriquement connectées aux plages de contact, et recouvertes d'une deuxième couche diélectrique (9). 2. Circuit selon la revendication 1, caractérisé en ce que le circuit second est un circuit formant antenne (11) et en ce que le circuit intégré (1) est destiné à être incorporé dans un objet portatif sans contact (10). 3. Circuit selon la revendication 1, caractérisé 20 en ce que le circuit second est un circuit intégré. 4. Circuit selon l'une des revendications précédentes, en ce que la longueur et la largeur des plaques de connexion (8) est supérieure à la longueur et 25 la largeur des plages de contact (5). 5. Circuit selon l'une des revendications précédentes, caractérisé en ce que la surface des plaques de connexion (8) est au minimum quatre fois supérieure à 30 la surface des plages de contact (5). 6. Circuit selon l'une des revendications précédentes, caractérisé en ce que chaque plaque recouvreau maximum deux cinquièmes de la face active du circuit intégré (1). 7. Circuit selon l'une des revendications précédentes, caractérisé en ce que la couche de passivation (6) est d'épaisseur sensiblement constante, comprise entre 1 et 7 �m. 8. Objet portatif sans contact (10) comprenant un circuit intégré (1) selon l'une des revendications précédentes et un circuit formant antenne (11) porté par un support (12), dans lequel objet, les plaques de connexion (8) du circuit intégré sont connectées à des bornes (13) du circuit formant antenne (11), par couplage capacitif. 9. Objet selon la revendication 8, caractérisé en ce qu'il est un objet RFID. 10. Objet selon la revendication 9, caractérisé en ce qu'il est un objet RFID UHF. 11. Objet selon l'une des revendications 8, 9 ou 10, caractérisé en ce que l'épaisseur de la couche 25 diélectrique (9) est sensiblement constante. 12. Procédé de fabrication d'un objet portatif sans contact (10) selon l'une des revendications 6 à 9, caractérisé en ce qu'il comporte les étapes suivantes 30 selon lesquelles : on fournit des galettes de circuits intégrés (1) portant une couche de passivation (6) munie d'ouvertures auxquelles affleurent des plages de contact (5) ; on positionne des plaques de connexion (8) à la 35 surface de la couche de passivation (6), de sorte quelesdites plaques (8) soient électriquement connectées aux plages de contact (5); on recouvre lesdites plaques de connexion (8) d'une couche diélectrique (9) ; et on positionne les circuits intégrés (1) sur des supports (12) portant un circuit formant antenne (11) de manière que les plaques de connexion (8) soient disposées au regard de bornes (13) dudit circuit formant antenne.