Brevet FR2924532A1 — publié le 20090605

CAPTEUR D'IMAGE A PIXEL A QUATRE OU CINQ TRANSISTORS AVEC REDUCTION DE BRUIT DE REINITIALISATION L'invention concerne les capteurs d'image réalisés en technologie CMOS, dont les pixels individuels, agencés en réseau de lignes et de colonnes, sont constitués chacun par une photodiode associée à quelques transistors. Les capteurs ainsi réalisés en technologie CMOS ont l'avantage de permettre de réaliser sur une même puce de circuit intégré en silicium à la fois le capteur d'image proprement dit, c'est-à-dire en général une matrice de points photosensibles, et des circuits électroniques de traitement d'image complexes. Cette technologie CMOS a par ailleurs l'avantage de consommer moins d'énergie que les technologies CCD (technologie à transfert de charges) plus anciennes. La constitution la plus simple qui a été imaginée pour un pixel à transistors MOS est représentée schématiquement à la figure 1 ; c'est un pixel à trois transistors et il comprend une photodiode PD recevant la lumière de l'image, un transistor de lecture TL ayant sa grille reliée à la photodiode, un transistor de sélection de ligne TS relié entre le transistor de lecture et un conducteur de colonne COL pour appliquer au conducteur de colonne un potentiel représentant la quantité de charges intégrées dans la photodiode, et un transistor de réinitialisation TR relié à la photodiode pour vider périodiquement les charges générées sur la photodiode. La photodiode est exposée à la lumière alors que les autres éléments sont de préférence masqués par une couche opaque. Le transistor de lecture TL a une fonction de transistor suiveur : sa grille est reliée à la photodiode ; son drain est relié à une alimentation Vdd ou une tension fixe ; sa source recopie le potentiel de la photodiode lors de la phase de lecture. Le transistor de sélection de ligne TS est rendu conducteur uniquement pendant la phase de lecture d'une ligne de pixels déterminée ; sa grille est à cet effet reliée à un conducteur de ligne SEL commun à tous les pixels de cette ligne. Il relie pendant la phase de lecture la source du transistor de lecture au conducteur de colonne COL qui est commun à tous les pixels d'une même colonne. On a également proposé des schémas de pixels à quatre ou cinq transistors, permettant notamment d'acquérir globalement toute l'image pendant une durée d'exposition qui non seulement est la même pour tous les points d'image (ou pixels) mais qui commence au même instant pour tous les pixels et se termine au même instant, avant qu'on ne passe à une opération de lecture des charges électroniques engendrées en chaque point par cette exposition. Ces pixels à quatre ou cinq transistors utilisent un stockage intermédiaire, sur un noeud de stockage situé dans le pixel, des charges accumulées sur la photodiode ; un transfert des charges de la photodiode ~o vers le noeud de stockage est effectué avant de procéder à une lecture de signal sur un conducteur de colonne. La publication de brevet FR 2 855 326 en donne un exemple. Un pixel à cinq transistors est représenté à la figure 2 en schéma électrique et à la figure 3 en coupe. Il comporte : 15 - une photodiode PD1 (zone diffusée N1 de type N recouverte d'une diffusion superficielle P1 de type P, le tout dans un substrat de type P) apte à accumuler des charges photosensibles pendant une durée d'exposition, - une zone de stockage N2 de type N apte à recevoir et conserver 20 temporairement les charges de la zone photosensible, - une première grille de transfert G1 (pouvant être considérée comme la grille d'un transistor Ti) commandée par un conducteur de transfert TRA (commun à toute la matrice) pour autoriser le transfert de charges de la zone photosensible NI vers la zone de stockage N2, 25 - une deuxième grille de transfert G2 (pouvant être considérée comme la grille d'un transistor T2) pour autoriser le vidage de charges de la photodiode PD1 vers un drain d'évacuation qui est une région NO de type N reliée à un conducteur d'alimentation Vdd commun à toute la matrice ; cette grille G2 est commandée par un conducteur GRST de réinitialisation globale, 30 - une troisième grille G3 (pouvant être considérée comme la grille d'un transistor de réinitialisation T3)pour autoriser le vidage des charges de la zone de stockage N2 vers un drain d'évacuation qui est une région N3 de type N reliée au conducteur d'alimentation Vdd ; ce vidage est commandé par un conducteur RST commun à toute une ligne de pixels, - un premier transistor MOS suiveur T4 ayant son drain (N'3 qui est en pratique constitué par la même région diffusée que N3) relié au conducteur d'alimentation au potentiel Vdd, et sa grille G4 reliée à la zone de stockage N2 de telle manière que le potentiel de la source du premier transistor MOS T4 suive, lorsque ce transistor conduit un courant, les variations du potentiel de la zone de stockage, - un deuxième transistor MOS T5 pour autoriser la conduction de courant dans le premier transistor MOS T4, le drain du deuxième transistor étant relié à la source N4 du premier, la source N5 du deuxième transistor étant reliée à un conducteur de colonne COL commun à tous les pixels d'une même colonne, et le deuxième transistor T5 ayant sa grille G5 commandée par le conducteur SEL de sélection d'une ligne de pixels. La matrice fonctionne de la manière suivante pour une prise d'image et une lecture de cette image : a. état initial : au départ, avant un temps tO correspondant au début d'une nouvelle prise de vue, tous les conducteurs de ligne RST, qui ont un rôle de commande de réinitialisation, ont été mis au potentiel Vdd ; toutes les zones de stockage N2 sont au potentiel Vdd ; les conducteurs de sélection de ligne SEL sont à la masse ; le conducteur GRST est à la masse et les canaux sous les grilles G2 sont fermés ; le conducteur de transfert TRA est au potentiel de masse ; b. réinitialisation avant une nouvelle période d'exposition : une impulsion de réinitialisation globlale peut être appliquée à un instant initial au conducteur GRST, ce qui ouvre toutes les barrières de potentiel sous les grilles G2 et vide les charges des photodiodes de toute la matrice ; l'impulsion est une impulsion au niveau de potentiel Vdd; lorsqu'elle se termine, les barrières de potentiel sous les grilles G2 sont refermées pour toute la matrice ; les régions photosensibles N1 sont dès lors isolées et peuvent accumuler des charges en fonction de la lumière qui les éclaire ; les zones de stockage N2 sont isolées et chargées à un potentiel de référence qui est ici le potentiel d'alimentation Vdd ; c. exposition : à partir de là, les zones photosensibles recueillent et stockent, 35 pour tous les pixels de l'image, les charges photogénérées par l'exposition à la lumière ; le potentiel de la zone photosensible baisse en proportion de l'éclairement reçu sur le pixel pendant la durée d'exposition choisie ; d. fin d'exposition : une impulsion brève, d'un instant t1 à un instant t'1 est appliquée au conducteur TRA, et la durée d'exposition se termine à l'instant t'1 ; l'impulsion vide les charges de la zone photosensible N1 dans la zone de stockage N2 ; le potentiel du point N2 chute d'une valeur qui est proportionnelle aux charges déversées et qui représente l'éclairement pendant la durée d'exposition ; ~o e. avant lecture de la matrice : la zone de stockage N2 est isolée ; son potentiel reste constant (au courant d'obscurité près) pendant toute la phase de lecture de l'image, lecture qui se fait ligne par ligne ; f. lecture d'une ligne (phase 1) : 15 - on lit une ligne en rendant conducteur le transistor T5 et donc le transistor T4 par le conducteur SEL ; le transistor T4 se comporte alors en suiveur de tension et reporte sa tension de grille sur sa source, au décalage VT près correspondant au seuil de conduction du transistor T4 ; la valeur du potentiel de la zone N2, diminuée de la tension de seuil VT est reportée sur 20 le conducteur de colonne COL, à travers les transistors T4 et T5 ; le potentiel du conducteur de colonne est mémorisé, par exemple dans une première capacité d'un dispositif échantillonneur-bloqueur en bout de colonne, en attente d'une nouvelle mesure de potentiel effectuée immédiatement après et destinée à éliminer, par soustraction, l'influence de la tension de seuil sur la 25 mesure ; g. lecture d'une ligne (phase 2) : on active le conducteur de ligne RST de la même ligne de pixels, la zone N2 passe au potentiel Vdd ; le potentiel de colonne prend la valeur Vdd diminuée de la tension de seuil VT ; puis on remet ce conducteur 30 à la masse ; le potentiel de la colonne est alors stocké par une deuxième capacité de l'échantillonneur bloqueur ; en soustrayant cette mesure de la mesure effectuée à l'étape f, on élimine l'inconnue VT qui peut varier d'un pixel à l'autre, et on obtient une évaluation précise du potentiel de la zone N2, représentant l'éclairement du pixel ; 35 h. lecture des autres lignes : on ramène à zéro le potentiel du conducteur de sélection de ligne SEL, isolant la colonne COL de ce pixel, et on passe à la lecture d'une autre ligne. Un pixel à quatre transistors ne comporterait pas le transistor T2 mais fonctionnerait globalement de la même manière, à l'exception du fait que la réinitialisation du noeud de stockage N2 par le conducteur RST se ferait pendant une deuxième impulsion sur le conducteur TRA, rendant conducteur le transistor de transfert Ti et vidant ainsi à la fois le noeud de stockage et la photodiode. On comprend que pour ces deux types de pixels, chaque lecture est faite par différence entre un potentiel résultant de la réinitialisation de la zone de stockage et un potentiel résultant de l'éclairement après cette réinitialisation. On élimine donc un certain nombre de facteurs d'erreurs telles que l'erreur sur VT. Mais on n'élimine pas toutes les sources d'erreur. Il y a en particulier une source d'erreur dans le fait que le transistor de réinitialisation T3 engendre un certain bruit. Au moment où on le rend conducteur, il a une résistance de passage de courant Roä qui n'est pas nulle et qui engendre un bruit. Ce bruit représente le fait que le potentiel appliqué à la zone de stockage à ce moment n'est pas véritablement Vdd mais est une valeur qui peut fluctuer autour de Vdd. La fluctuation dépend notamment de la capacité C du noeud de stockage N2. Ce bruit est généralement appelé "bruit kTC" ou "bruit thermique des commutateurs", dépendant de la température absolue T et la capacité C ; k est la constante de Boltzmann. Si on l'exprime en charge électrique, ce bruit est égal à (kTC)112 . Si on évalue ce bruit en nombre d'électrons, on constate qu'il est à peu près égal à 400x(C)1"2, à 300K, la capacité étant exprimée en picofarads ; cette valeur n'est pas négligeable devant les nombres d'électrons utiles générés par un éclairement à faible niveau. La fluctuation de niveau de potentiel se retrouve sur le transistor de lecture T5 et sur le conducteur de colonne et elle n'est pas éliminée par la lecture en double échantillonnage car elle n'a pas forcément la même valeur lors du premier échantillonnage et lors de la réinitialisation de la zone de stockage N2 car le bruit kTC est un bruit de composante temporelle. Pour éliminer le risque d'introduction d'un bruit de type kTC dans le signal, l'invention propose de diviser la région de stockage N2 en deux parties dont l'une, adjacente à la grille de réinitialisation G3, est recouverte d'une région diffusée ou implantée de même type de conductivité que le substrat dans lequel est formé la photodiode, cette région étant portée au potentiel fixe du substrat, et l'autre n'est pas recouverte par une telle région et n'est pas adjacente à la grille de réinitialisation. Ceci fixe le niveau de potentiel de la région N2 au moment de la réinitialisation a une valeur qui ne dépend que de paramètres technologiques et qui n'est pas soumise à un bruit de type kTC. Ainsi, l'invention propose un capteur d'image à matrice de pixels à transistors MOS, organisée en lignes et colonnes, chaque pixel comportant une photodiode recevant la lumière de l'image, une grille de transfert et une zone de stockage de charges séparée de la photodiode par la grille de transfert, et une grille de réinitialisation adjacente à la zone de stockage de charges pour vider vers un drain d'évacuation les charges accumulées dans cette zone, caractérisé en ce que la zone de stockage de charges comporte deux parties distinctes, la première partie, non-adjacente à la grille de réinitialisation comportant une première région d'un premier type de conductivité formée dans un substrat d'un second type de conductivité opposé au premier, et un contact électrique sur cette première région, relié électriquement à la grille d'un transistor de lecture, la deuxième partie, adjacente à la grille de réinitialisation, comportant une deuxième région du premier type recouverte par une troisième région du second type reliée électriquement au potentiel du substrat. La troisième région qui recouvre la deuxième région de la zone de stockage de charges est maintenue au potentiel du substrat, et elle fixe le potentiel de la deuxième région à une valeur maximale imposée par les caractéristiques technologiques des deuxième et troisième régions. Les fluctuations de potentiel de la zone de stockage de charges à la fin de la phase de réinitialisation sont donc empêchées. Ceci est rendu possible à la condition que la première partie de la zone de stockage de charges - celle qui n'est pas recouverte d'une région dopée de type opposé - ne soit pas adjacente à la grille de réinitialisation. Il n'est pas nécessaire de relier le drain d'évacuation (drain N3 du transistor de réinitialisation T3) à un potentiel de référence bien fixe, il suffit de le relier à un potentiel d'alimentation suffisamment haut (en pratique le potentiel d'alimentation générale de la matrice) pour drainer toutes les charges. La référence de potentiel de la zone de stockage de charges pendant la deuxième phase d'échantillonnage, à la fin de la réinitialisation, est maintenant donnée par le potentiel maximal de la deuxième région dopée de la zone de stockage de charges et non par le potentiel de la région de drain. Pour le reste, la construction du pixel, qu'il soit à quatre ou à cinq transistors peut être la même que celle qui a été décrite en référence aux figures 2 et 3. La première partie de la zone de stockage de charges, non adjacente à la grille de réinitialisation, peut être adjacente ou non à la grille de transfert (G1 sur les figures 2 et 3). Si elle est adjacente à la grille de transfert, elle peut occuper soit toute la longueur sur laquelle la zone de stockage est adjacente à la grille de transfert, soit une partie seulement de cette longueur, le reste de la longueur étant occupé par la deuxième partie de la zone de stockage. La photodiode utilisée dans cette configuration est de préférence une photodiode constituée par une région de type N diffusée dans un substrat P, cette région étant recouverte par une région P maintenue au potentiel du substrat. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels : - les figures 1 à 3, déjà décrites, représentent la constitution classique de pixels à trois et cinq transistors de l'art antérieur ; - la figure 4 représente une coupe d'un pixel selon l'invention dans laquelle on voit plus spécialement la zone de stockage de charges modifiée selon l'invention ; - la figure 5 représente les signaux servant pendant les phases de lecture des charges à la fin d'un cycle d'intégration de charges 35 photogénérées dans une ligne de pixels ; - la figure 6 représente un échantillonneur faisant partie du circuit de lecture au pied des colonnes de la matrice de pixels ; - la figure 7 (7a à 7e) représente le processus d'accumulation et transfert de charges dans les puits de potentiel qui se forment dans les 5 régions de type N du substrat lors des différentes étapes d'un cycle de lecture de charges. La structure schématique électrique du pixel selon l'invention est la même que celle de la figure 2 et les mêmes références qu'à la figure 2 10 seront utilisées pour désigner les mêmes éléments. On fera dans toute la suite l'hypothèse que les charges intégrées sont des électrons, dans des régions de type N (premier type de conductivité), le substrat étant de type P (deuxième type de conductivité) ; le substrat définit alors un potentiel de référence qui est une masse et l'alimentation du pixel se fait par une tension 15 positive Vdd de quelques volts. Les types de conductivité et les signes des potentiels pourraient être tous inversés. Les éléments du pixel selon l'invention, visibles sur la figure 4 et communs à ceux de la figure 3, sont les suivants : - photodiode PD1 ayant son anode constituée par le substrat de 20 type P, électriquement relié à la masse, et ayant sa cathode constituée par une région N1 de type N diffusée dans le substrat et recouverte par une région P1 de type P maintenue au potentiel du substrat soit par un contact électrique comme cela est représenté soit par le fait que cette région est adjacente à une diffusion P+ formée dans le substrat et reliée au potentiel du 25 substrat ; - zone de stockage constituée principalement par une région N2 de type N diffusée dans le substrat de type P ; - une première grille de transfert G1 commandée par un conducteur de transfert TRA (commun à toute la matrice) pour autoriser le 30 transfert de charges de la photodiode (région N1) vers la zone de stockage N2, - une deuxième grille G2 pour autoriser le vidage de charges de la photodiode PD1 vers un drain d'évacuation qui est une région NO de type N reliée à un conducteur d'alimentation Vdd commun à toute la matrice ; cette 35 grille G2 est commandée par un conducteur de réinitialisation globlale GRST ; elle pourrait aussi être commandée par un conducteur de sélection de ligne SEL ; - une troisième grille G3 pour autoriser le vidage des charges de la zone de stockage N2 vers un drain d'évacuation qui est une région N3 de type N reliée au conducteur d'alimentation Vdd ; le vidage des charges est commandé par un conducteur RST commun à toute la ligne de pixels et relié à la grille G3 ; - un premier transistor MOS suiveur T4 ayant son drain (N'3) relié au conducteur d'alimentation, et sa grille G4 reliée électriquement par un conducteur à la zone de stockage N2 de telle manière que le potentiel de la source du premier transistor MOS T4 suive, lorsque ce transistor conduit un courant, les variations du potentiel de la zone de stockage N2, - un deuxième transistor MOS T5 pour autoriser la conduction de courant dans le premier transistor MOS T4, le drain du deuxième transistor étant relié à la source N4 du premier, la source N5 du deuxième transistor étant reliée à un conducteur de colonne COL commun à tous les pixels d'une même colonne, et le deuxième transistor T5 ayant sa grille G5 commandée par un conducteur SEL de sélection d'une ligne de pixels. Selon l'invention, la zone de stockage N2 est constituée en deux 20 parties adjacentes qui sont deux régions N2a et N2b de type N, séparées fictivement par une ligne pointillée sur la figure 4. La première région N2a est pourvue d'un contact électrique superficiel 10 qui permet de la relier électriquement à la grille G4 du transistor suiveur ou transistor de lecture T4. La deuxième région N2b est 25 dépourvue d'un tel contact, mais elle est recouverte par une région superficielle P2 dopée de type P (peu profonde mais fortement dopée). Cette région P2 est maintenue au potentiel du substrat, soit par un contact électrique soit par le fait qu'elle est adjacente à une région P+ diffusée directement dans le substrat. 30 La région superficielle P2 et la région N2b sont adjacentes au canal 12 situé sous la grille de réinitialisation G3. La région N2a au contraire n'est pas adjacente au canal 12 situé sous la grille de réinitialisation G3. Par conséquent, lors de la réinitialisation, les charges présentes 35 dans la région N2b se déversent directement dans le drain N3 à travers le canal 12 situé sous la grille G3, mais les charges présentes dans la région N2a se déversent d'abord dans la région N2b avant de parvenir au canal 12 puis au drain N3. La figure 5 représente les signaux qui définissent le cycle d'intégration et de lecture de charges, pour une ligne de pixels. Ce cycle est périodique et les lignes sont lues les unes après les autres, après qu'un signal de transfert sur le conducteur TRA ait transféré toutes les charges de la photodiode vers la zone de stockage N2 pour tous les pixels de la matrice simultanément. Le signal SEL correspondant à une ligne donnée rend conducteur le transistor de sélection T5 de tous les transistors de cette ligne pendant une durée courte devant la période du cycle mais suffisante pour permettre pendant ce temps l'émission de trois autres signaux SHS, RST, et SHR servant à la lecture des charges accumulées au cours du cycle. Après la phase de lecture définie par le signal SEL, les charges recommencent à s'accumuler dans la photodiode en fonction de l'éclairement du pixel jusqu'au signal TRA suivant. S'il y a un transistor T2 (pixel à cinq transistors), l'accumulation ne recommence qu'après fermeture puis réouverture du transistor T2. La durée du cycle est par exemple de 20 millisecondes. La durée du signal SEL pour une seule ligne est suffisamment brève, par exemple 20 microsecondes, pour que toutes les lignes puissent être lues successivement pendant la durée de 20 millisecondes. Dès le début du signal SEL, le niveau de potentiel présent sur le contact 10 de la sous-zone de stockage N2a est reporté sur le conducteur de colonne (avec un décalage de tension constant qui résulte de la tension grille-source du transistor de lecture). Le transistor de lecture T4 agit en effet en simple suiveur de tension, sa source étant reliée par le transistor T5 au conducteur de colonne ; le conducteur de colonne est de préférence alimenté par une source de courant constant pour que son potentiel suive bien les variations du potentiel de grille. Le niveau de potentiel qui est ainsi reporté sur le conducteur de colonne est d'autant plus faible que l'éclairement a été plus intense (ou plus prolongé). Un premier signal d'échantillonnage SHS est émis après le début de l'impulsion SEL, à destination d'un circuit de lecture situé au pied des colonnes de pixels (c'est-à-dire un circuit de lecture commun à toute la matrice). Ce circuit de lecture comprend, pour chaque colonne, un double échantillonneur représenté schématiquement à la figure 6 ; il est de constitution classique pour un capteur d'image de technologie MOS et il est donné seulement à titre d'exemple. Le signal SHS sert à déclencher, pour tous les échantillonneurs, l'échantillonnage du niveau de tension présent à cet instant sur les conducteurs de colonne. L'échantillonnage se fait classiquement en stockant dans une première capacité Cl, le niveau de tension présent sur le conducteur de colonne COL. Puis, le signal SHS est interrompu et le niveau de tension du 10 conducteur de colonne est conservé dans la capacité. Un signal bref RST est alors émis et appliqué à la grille G3 de la ligne de pixels considérée, pour rendre conducteur le canal 10 situé sous cette grille. Les charges de la zone de stockage N2 se vident vers le drain, réinitialisant le potentiel de cette zone, potentiel qui avait diminué du fait de 15 l'éclairement. Le potentiel de la zone de stockage N2 ainsi réinitialisée est reporté sur le conducteur de colonne puisque le transistor T5 est encore conducteur. Enfin, un deuxième signal d'échantillonnage SHR est émis à destination des circuits de lecture. Il déclenche l'échantillonnage du nouveau 20 potentiel du conducteur de colonne. Cet échantillonnage se fait par exemple en stockant le potentiel dans une deuxième capacité C2. La capacité C2 conserve ensuite ce potentiel. Un amplificateur différentiel peut alors déterminer, après la fin du signal SHR, la différence entre les niveaux de potentiel de la zone de 25 stockage avant réinitialisation et de la zone de stockage après réinitialisation, de sorte qu'à chaque cycle le signal mesuré est bien le signal dû à l'éclairement, à la condition cependant que le potentiel de réinitialisation soit bien constant d'un cycle à l'autre, ce qui était mal vérifié dans l'art antérieur du fait du bruit en kTC. 30 Les signaux SHS et SHR représentés en pointillés sur la figure 5 sont utilisés pour la lecture d'autres lignes de pixels ; ils sont appliqués au même échantillonneur double de la figure 6 mais servent à échantillonner les signaux correspondant à d'autres lignes de pixels. On va montrer de manière plus approfondie que la nouvelle structure de la figure 4 permet d'obtenir un potentiel de réinitialisation bien constant et dépourvu de bruit en kTC. La figure 7 représente les niveaux de potentiel associés aux différentes zones situées dans le plan de coupe de la figure 4 au cours d'un des cycles périodiques d'intégration et lecture de charges générées par l'éclairement du pixel. Les différentes parties 7a, 7b, 7c, 7d, 7e représentent les différentes étapes au cours du cycle de lecture. On a représenté l'état des potentiels dans les régions N où sont accumulés les électrons. Le sens ~o de croissance des potentiels est classiquement tourné vers le bas de la figure, les potentiels les plus positifs étant les plus en bas. En 7a, on a représenté l'état des potentiels à la fin d'une période d'accumulation de charges photogénérées dans la photodiode, c'est-à-dire à la fin d'un cycle d'intégration. Les étapes de lecture de ces charges 15 commencent alors. Le niveau de potentiel dans la région NI a atteint une valeur V1 qui dépend de la quantité de charges accumulées dans la photodiode donc de l'éclairement reçu depuis la fin du cycle précédent. Le potentiel V1 est d'autant plus bas que l'éclairement a été plus important. Dans la région N2, qui a été vidée auparavant de ses charges, le potentiel 20 est un potentiel VSO fixé par le fait que la région P2 recouvrant la région N2b est reliée à la masse. En 7b, une impulsion brève de transfert sur le conducteur TRA abaisse la barrière de potentiel existant sous la grille G1. Les charges intégrées dans la photodiode se déversent intégralement dans le noeud de 25 stockage N2 et font descendre le potentiel de cette région à une valeur VS, la différence VSO-VS représentant l'éclairement du pixel. En 7c, l'impulsion de transfert se termine et la barrière de potentiel sous la grille G1 remonte pour isoler à nouveau la région Ni de la photodiode et lui permettre d'accumuler à nouveau des charges. L'impulsion 30 de lecture SHS de la ligne sélectionnée par le signal SEL est alors émise et le potentiel VS est lu grâce aux transistors T4 et T5 qui recopient ce potentiel sur le conducteur de colonne. En 7d, le noeud de stockage N2 est vidé de ses charges par l'ouverture de la barrière de potentiel sous la grille G3 pendant l'application 35 de l'impulsion RST de la ligne considérée. Les charges se déversent dans le drain N3 au potentiel Vdd. Le potentiel de la région N2a reste cependant fixé à la valeur VSO fixée par la présence de la région P2. En effet, les charges de la région N2a, qui pourraient se vider si elle était adjacente à la grille G3, ne peuvent pas se vider complètement à cause de la barrière constituée par la région N2b au potentiel VSO. Le potentiel des deux régions se fixe donc à la valeur VSO qui ne dépend que de la technologie (profondeurs et dopages des régions P2 et N2). La valeur de ce potentiel n'est pas bruitée par un bruit de type kTC ; il reste stable d'une trame à la suivante. En 7e, on interrompt l'impulsion RST, on referme la barrière de potentiel sous la grille G3, et on émet l'impulsion SHR qui permet de reporter sur le conducteur de colonne, à travers les transistors T4 et T5, la valeur du potentiel VSO. Une nouvelle intégration de charges commence dans la photodiode. Cette intégration commence dès l'arrêt de l'impulsion de transfert TRA dans un pixel à quatre transistors. Dans un pixel à cinq transistors, l'intégration peut être retardée par l'abaissement temporaire de la barrière de potentiel sous la grille G2 (réinitialisation globale), abaissement qui vide les charges de la photodiode. On comprend que les principes de transfert exposés ci-dessus fonctionnent à la condition que le potentiel de piédestal de la photodiode (potentiel fixé par la technologie employée en l'absence de charges dans la photodiode) doit être plus faible que le potentiel de piédestal du noeud de stockage (potentiel en l'absence de charges là aussi), qui lui-même doit être plus faible que le potentiel du drain N3. Les potentiels de piédestal sont fixés par les dopages des zones P1, NI et P2, N2. Pour cela, on prévoit notamment que la région N2 est plus dopée que la région N1. Le potentiel VSO lu dans la deuxième phase (SHR) du cycle de lecture n'est pas lié à la profondeur du puits de potentiel engendré dans le drain N3, et par conséquent il n'est pas nécessaire de fixer très précisément à une valeur de référence le potentiel appliqué au drain N3 comme il pouvait être souhaitable de le faire dans l'art antérieur. On appliquera donc au drain N3 un potentiel suffisamment supérieur au potentiel VSO pour permettre le drainage des charges, et ce potentiel peut être tout simplement le potentiel Vdd d'alimentation générale du capteur d'image. Sur les figures 4 et 7, on a représenté la région N2a comme étant adjacente à la grille de transfert G1. Elle peut en effet être adjacente à la grille de transfert, soit sur toute la longueur selon laquelle la région N2 touche la grille de transfert, soit sur une partie seulement de cette longueur ; dans ce dernier cas, c'est la région N2b qui touche la grille de transfert sur le reste de cette longueur. II est possible aussi que la région N2a ne soit pas adjacente à la grille de transfert. Par exemple, toute zone de stockage N2 est recouverte de la diffusion P2 à l'exception d'une petite zone et un contact électrique 10 est pris sur cette petite zone. II est d'ailleurs préférable que la zone N2 soit presque entièrement constituée par une zone N2a (donc recouverte d'une implantation de type P), et que seule une petite partie, juste suffisante pour placer un contact électrique, soit constituée en zone N2b (non recouverte d'une implantation de type P). Si cette petite zone N2a est placée au milieu de la zone N2b, ni adjacente à la grille G3 ni adjacente à la grille G1, on évite avantageusement des problèmes d'alignement lors de l'étape de masquage qui définit cette zone. L'invention a été décrite à propos d'un capteur dont les pixels sont à quatre ou cinq transistors. Elle est applicable à d'autres structures ayant un nombre de transistors différent, mais dans laquelle les charges photogénérées sont stockées provisoirement dans une zone de stockage du pixel avant d'être lues. REVENDICATIONS 1. Capteur d'image à matrice de pixels à transistors MOS, organisée en lignes et colonnes, chaque pixel comportant une photodiode (PD1) recevant la lumière de l'image, une grille de transfert (G1) et une zone de stockage de charges (N2) séparée de la photodiode par la grille de transfert, et une grille de réinitialisation (G3) adjacente à la zone de stockage de charges pour vider vers un drain d'évacuation (N3) les charges accumulées dans cette zone, caractérisé en ce que la zone de stockage de charges comporte deux parties distinctes, la première partie, non-adjacente à la grille de réinitialisation (G3) comportant une première région (N2a) d'un ~o premier type de conductivité formée dans un substrat d'un second type de conductivité opposé au premier, et un contact électrique sur cette première région, relié électriquement à la grille (G4) d'un transistor de lecture (T4), la deuxième partie, adjacente à la grille de réinitialisation, comportant une deuxième région (N2b) du premier type recouverte par une troisième région 15 (P2) du second type reliée électriquement au potentiel du substrat. 2. Capteur d'image selon la revendication 1, caractérisé en ce que la troisième région (P2) qui recouvre la deuxième région de la zone de stockage de charges est maintenue au potentiel du substrat. 3. Capteur d'image selon l'une des revendications 1 et 2, caractérisé en ce que le drain d'évacuation est relié à un potentiel d'alimentation générale (Vdd) de la matrice. 25 4. Capteur d'image selon l'une des revendications 1 à 3, caractérisé en ce que la première partie (N2a) de la zone de stockage de charges, non adjacente à la grille de réinitialisation (G3), est adjacente à la grille de transfert (G1) et occupe une partie de la longueur sur laquelle la zone de stockage est adjacente à la grille de transfert, le reste de la longueur 30 étant occupé par la deuxième partie de la zone de stockage. 20 . Capteur d'image selon l'une des revendications 1 à 3, caractérisé en ce que la première partie (N2a) de la zone de stockage de charges, non adjacente à la grille de réinitialisation (G3), est adjacente à la grille de transfert (G1) et occupe toute la longueur sur laquelle la zone de 5 stockage est adjacente à la grille de transfert. 6. Capteur d'image selon l'une des revendications 1 à 3, caractérisé en ce que la première partie (N2a) de la zone de stockage de charges, non adjacente à la grille de réinitialisation (G3), n'est pas adjacente à la grille de transfert (G1). 7. Capteur d'image selon l'une des revendications 1 à 6, caractérisé en ce que le pixel comprend un transistor de sélection de ligne (T5) relié entre le transistor de lecture (T4) et un conducteur de colonne (COL) pour appliquer au conducteur de colonne un potentiel représentant les charges stockées dans la zone de stockage. 8. Capteur selon la revendication 7, caractérisé en ce que le transistor de lecture (T4) est un transistor monté en suiveur, avec son drain relié à une tension d'alimentation et sa source reliée au drain du transistor de sélection (T5). 9. Capteur d'image selon l'une des revendications 1 à 8, caractérisé en ce qu'il comporte une deuxième grille de réinitialisation (G2), entre la photodiode et un deuxième drain d'évacuation de charges, pour évacuer directement les charges de la photodiode vers ce drain. 10. Capteur d'image selon l'une des revendications 1 à 9, caractérisé en ce que la photodiode comporte une région du premier type de conductivité, diffusée dans le substrat de type opposé, cette région étant recouverte par une région du type opposé recouvrant la région du premier type et portée au potentiel du substrat.