Brevet FR2931321A1 — publié le 20091120

La présente invention a pour objet les convertisseurs sigma-delta permettant notamment d'assurer une conversion analogique-numérique. L'invention s'applique plus particulièrement aux domaines nécessitant l'acquisition et la numérisation de signal, tels que la réception radio reconfigurable, les applications audio, le biomédical et l'instrumentation. En raison de la demande des applications large bande filaire ou des applications large bande non filaire de génération 3G, il est nécessaire de disposer de convertisseurs analogique numérique de haute vitesse, par exemple supérieure à 2MS/s et de haute résolution, par exemple supérieure à 12 bits. On connaît l'emploi de convertisseurs sigma-delta pour des applications de bande passante étroite ou moyenne. De tels convertisseurs sigma delta sont par exemple définis dans la demande FR 2 700 648. Les convertisseurs sigma-delta comportent un ou plusieurs étages de traitement sigma-delta, un étage de traitement sigma-delta comportant de façon connue une cellule de traitement, un quantificateur et un convertisseur numérique-analogique disposée dans la boucle de retour de l'étage de traitement. L'utilisation de convertisseurs sigma delta pour des applications de large bande est limitée, en raison de contraintes de taux de suréchantillonnage notamment. Une solution connue pour assurer une conversion de haute résolution tout en ayant un taux de suréchantillonnage faible, permettant ainsi d'utiliser les convertisseurs sigma-delta pour des applications large bande, consiste à utiliser un convertisseur d'ordre élevé. La figure 1 représente un premier exemple de solution apportée pour obtenir des convertisseurs sigma-delta d'ordre élevé. La structure représentée comporte L étages de traitement disposés en cascade. Selon cette structure, chaque étage de traitement 2; traite une partie du bruit de l'étage de traitement 2;_i précédent. Il peut alors s'avérer préférable d'effectuer un prétraitement numérique pour obtenir à partir des différentes sorties le signal qui sera ensuite traité par une cellule de traitement numérique disposée en aval du convertisseur. De telles structure, dénommées MASH (Multi stage Noise Shaping), permettent d'obtenir des convertisseurs stables car composés uniquement d'étages de traitement stables bien que sensibles aux appariements entre l'étage de pré filtrage numérique et les cellules de traitement analogiques des étages de traitement 2;. Des structures dites MOSMASH ont été récemment proposées, par exemple dans la publication �Mixed-Order Sturdy MASH Delta-Sigma Modulator� de N. MAGHARI, S. KWON, G . TEMES et U. MOON. Ces structures MOSMASH utilisent des étages de traitement d'ordre deux en cascade avec un rebouclage global. De telles structures nécessitent l'emploi de quantificateurs multibit et s'avèrent sensibles à la distorsion. La figure 2 représente un autre exemple de structure de convertisseur sigma delta d'ordre élevé. Une telle structure appelée MSCL (Multi Stage Closed Loop) est par exemple divulguée par la demande internationale WO 95/23456. Dans une telle structure, qui comporte L étages de traitement 4i' chaque étage de traitement traite le bruit de quantification de l'étage précédent et la sortie de chaque étage de traitement 4i est rebouclée sur toutes les entrées des étages de traitement précédents 4i à 4i_l. Le rebouclage global permet d'éviter le recours au prétraitement numérique mentionné dans le cas des structures MASH. Des structures MSCL se composent exclusivement d'étages de traitement 4i d'ordre 1 à faible distorsion et présentent pour cette raison une performance crête rapport signal sur bruit (encore appelé SNR en anglais) relativement faible. Il existe un besoin pour bénéficier de convertisseurs sigma-delta comportant plusieurs étages de traitement, qui soient à faible distorsion et qui soient peu sensibles aux 20 disparités entre les étages de traitement. Au sens de l'invention, � faible distorsion � a la même signification que dans la publication J. Silva, U. Moon, J. Steensgaard et G.C. Termes � Wide band low-distorsion delta-sigma ADC topology� L'invention vise à répondre à ce besoin. Elle y parvient grâce à un 25 convertisseur sigma-delta comportant une pluralité d'étages de traitement sigma-delta, chaque étage de traitement comportant une cellule de traitement analogique et un quantificateur, les étages de traitement étant reliés ensemble de telle sorte qu'un étage de traitement traite au moins une partie du bruit d'un autre étage de traitement du convertisseur, 30 au moins un étage de traitement, notamment chaque étage de traitement, comportant une cellule de traitement analogique passe-bas ou passe-haut d'ordre au moins deux ou, passe-bande d'ordre au moins quatre. On désigne par �ordre d'un étage de traitement� l'ordre de la cellule de traitement qu'il comporte et par � ordre d'une cellule de traitement � le nombre d'intégrateurs de la cellule de traitement. Au moins un étage de traitement, notamment chaque étage de traitement du convertisseur sigma-delta, peut être un étage de traitement à faible distorsion. Un étage de traitement à faible distorsion au sens de l'invention est par exemple tel que représenté à la figure 3. Un tel étage de traitement 5 présente un signal d'entrée X appliqué à la fois à l'entrée 7 de l'étage de traitement et réinjecté au niveau d'un sommateur 8 entre la cellule de traitement analogique 6 et le quantificateur 9. L'emploi d'un étage de traitement à faible distorsion permet d'obtenir une fonction de transfert du signal égale à 1, ce qui permet de limiter les conséquences des non linéarités de la cellule de traitement analogique sur le signal utile en sortie de l'étage de traitement. Dans tout ce qui va suivre, � étage de traitement � correspond à � étage de 15 traitement sigma-delta �, sauf si le contraire est spécifié. Au moins un des quantificateurs peut être un quantificateur multibit, l'emploi d'un tel quantificateur multibit permettant par exemple d'assurer une conversion de haute résolution tout en ayant un taux de suréchantillonnage relativement faible. Chaque étage de traitement peut comporter un système de rebouclage. 20 Au moins un étage de traitement peut comporter un quantificateur sur 1,5 bit et un convertisseur numérique-analogique (CNA) sur 1,5 bit. Les étages de traitement peuvent être assemblés selon une structure en cascade et le quantificateur sur 1,5 bit peut être intégré au dernier étage de traitement de la structure en cascade. 25 L'emploi d'un tel quantificateur dans un convertisseur sigma delta peut permettre par exemple d'obtenir un rapport signal sur bruit supérieur de plus de 6 dB par rapport au rapport signal sur bruit obtenu avec un convertisseur dans lequel les étages de traitement comportent tous des comparateurs, c'est-à-dire des quantificateurs sur 1 bit. Un tel convertisseur analogique-numérique présente une très bonne linéarité, ce 30 qui peut permettre d'éviter d'avoir recours aux solutions classiques pour remédier au problème fréquent causé par la non linéarité des convertisseurs numérique-analogique multibit placés dans la boucle de retour des étages de traitement. Ces solutions sont par exemple le rebouclage sur un bit, la calibration numérique pour linéariser le convertisseur numérique-analogique ou encore des techniques de multiplexage aléatoire permettant de limiter les amplitudes des raies parasites dues à la distorsion du signal. Le convertisseur selon l'invention peut ne comporter qu'un seul étage de traitement comportant un quantificateur sur 1,5 bit et un CNA sur 1,5 bit, ce qui peut permettre d'éviter d'utiliser un trop grand nombre de quantificateurs multibit. Tous les autres étages de traitement du convertisseur peuvent comporter un quantificateur monobit et un CNA monobit. Les étages de traitement du convertisseur peuvent se présenter sous la forme 10 d'une structure MSCL telle que définie précédemment afin d'obtenir une structure GMSCL (MSCL généralisé). Le iène étage de traitement de la structure traite par exemple le bruit du i-lème étage de traitement de la structure. Selon un premier exemple de mise en oeuvre de l'invention, au moins un étage 15 de traitement, notamment chaque étage de traitement, comporte une cellule de traitement analogique passe-bas d'ordre deux ou passe-haut d'ordre deux, ce qui peut permettre d'assurer une conversion de haute résolution tout en ayant un taux de suréchantillonnage faible. La cellule de traitement analogique passe-bas ou passe-haut d'ordre deux peut être une cellule de traitement à faible distorsion réalisé à l'aide d'une première cellule de 20 traitement élémentaire passe-bas, respectivement passe-haut, d'ordre un et d'une deuxième cellule de traitement élémentaire passe-bas, respectivement passe-haut, d'ordre un. L'invention permet d'utiliser comme première et deuxième cellules de traitement élémentaire un intégrateur dont la fonction de transfert G(z) est représentée fi selon la transformation en z par la formule suivante : G(z) �1 z ,respectivement une 25 cellule de traitement élémentaire passe-haut dont la fonction de transfert G(z) est représentée selon la transformation en z par la formule suivante : G(z) 1J z L'invention peut permettre d'utiliser des cellules de traitement à faible distorsion d'ordre deux, ce qui peut permettre d'améliorer encore les performances du convertisseur sigma-delta obtenu. Selon un autre mode de mise en oeuvre de l'invention, au moins un étage de traitement, notamment chaque étage de traitement, comporte une cellule de traitement analogique passe bande d'ordre quatre, ce qui peut permettre d'assurer une conversion de haute résolution tout en ayant un taux de suréchantillonnage faible. La cellule de traitement analogique passe-bande d'ordre quatre peut être réalisé à l'aide d'une première cellule de traitement élémentaire passe-bande d'ordre deux et d'une deuxième cellule de traitement élémentaire passe-bande d'ordre deux. L'invention permet d'utiliser comme première et deuxième cellules de traitement élémentaire un résonateur dont la fonction de transfert G(z) est représentée selon cos(2 ~z rz la transformation en z par la formule suivante : G(z) 1 (2 cos) z r' j z C` où fe est la fréquence centrale de la bande passante considérée et fe la fréquence d'échantillonnage. L'invention permet d'obtenir des étages de traitement passe-bande d'ordre élevé à faible distorsion par mise en cascade d'étages de traitement d'ordre deux à faible 15 distorsion. L'utilisation d'étages de traitement passe-haut ou passe-bas d'ordre deux, respectivement passe-bande d'ordre quatre, permet par exemple d'obtenir une mise en forme du bruit de quantification plus efficace que dans le cas de la structure représentée à la figure 2 qui ne comporte que des étages de traitement d'ordre un, respectivement d'ordre 20 deux. Le convertisseur peut ne comporter que des étages de traitement de même ordre. En variante, le convertisseur peut comporter des étages de traitement d'ordres différents, un convertisseur d'ordre cinq étant par exemple obtenu avec deux étages de 25 traitement d'ordre deux et un étage de traitement d'ordre un. La première et la deuxième cellule de traitement élémentaire peuvent être assemblées de telle sorte que la sortie de la première cellule de traitement élémentaire soit reliée à l'entrée de la deuxième cellule de traitement élémentaire et que l'une au moins de la première cellule de traitement élémentaire et de la deuxième cellule de traitement élémentaire ait son entrée reliée à l'entrée d'un gain pur et sa sortie reliée à la sortie de ce gain. L'invention a encore pour objet, selon un autre de ses aspects, un procédé de conversion d'un signal analogique en un signal numérique, dans lequel on utilise un convertisseur sigma-delta tel que défini précédemment. L'invention a encore pour objet, selon un autre de ses aspects, un système de rebouclage de la sortie d'un étage de traitement sigma-delta assemblé selon une structure MSCL, notamment GMSCL, comportant une pluralité d'étages de traitement comportant un quantificateur, dans lequel la sortie de chaque quantificateur est rebouclée sur une entrée de chaque autre étage de traitement de la structure. L'invention permet, dans le cas des structures MSCL dans lesquelles la sommation des sorties numériques fournit une sortie multibit, d'effectuer l'opération de rebouclage de chaque sortie avant que cette sortie ne soit additionnée aux autres sorties, ce qui peut permettre d'éviter d'avoir recours, dans la boucle de retour, à un CNA multibit, ce dernier présentant les inconvénients mentionnés ci-dessus. Chaque quantificateur est par exemple un comparateur. L'invention a encore pour objet, selon un autre de ses aspects, un convertisseur sigma delta comportant une pluralité d'étages de traitements sigma delta, chaque étage de traitement comportant une cellule de traitement analogique et un quantificateur, les étages de traitement étant reliés ensemble de telle sorte qu'un étage de traitement traite au moins une partie du bruit d'un autre étage de traitement du convertisseur et, l'un au moins des quantificateurs étant un quantificateur multibit. Au moins un étage de traitement, notamment chaque étage de traitement, peut comporter une cellule de traitement analogique passe-bas d'ordre deux ou passe-haut d'ordre deux ou passe-bande d'ordre quatre. L'invention pourra être mieux comprise au vu de la description qui va suivre, d'exemples de mise en oeuvre de celle-ci, et à l'examen du dessin annexé, sur lequel : les figures 1 et 2 représentent des exemples de convertisseurs sigma-delta déjà connus, - la figure 3 représente de façon schématique un exemple d'étage de traitement sigma delta à faible distorsion, - la figure 4 représente un premier mode de réalisation d'un convertisseur selon l'invention, - la figure 5 représente une première variante d'étage de traitement selon le premier mode de réalisation de la figure 4, - la figure 6 représente des variantes de mise en oeuvre de cellules de traitement d'étages de traitements selon le premier mode de réalisation, - la figure 7 représente un convertisseur comportant des étages de traitement selon la figure 5, - la figure 8 représente une deuxième variante d'étage de traitement selon le 10 premier mode de réalisation de la figure 4, - la figure 9 représente un convertisseur comportant des étages de traitement selon la figure 8, - la figure 10 représente une autre variante du premier mode de réalisation d'un convertisseur selon l'invention, 15 - la figure 11 représente un deuxième mode de réalisation d'un convertisseur selon l'invention, - la figure 12 représente une autre variante de mise en oeuvre du premier mode de réalisation d'un convertisseur selon l'invention, - la figure 13 est un diagramme représentant de façon schématique des 20 résultats de rapport signal sur bruit pour différents convertisseurs, - la figure 14 représente un système de rebouclage connu de la sortie d'un étage de traitement sigma-delta intégré à un convertisseur sigma-delta assemblé selon une structure MSCL et, - la figure 15 représente un système de rebouclage selon l'invention de la 25 sortie d'un étage de traitement sigma-delta intégré à un convertisseur sigma-delta assemblé selon une structure MSCL ou GMSCL. On a représenté à la figure 4 un premier mode de réalisation d'un convertisseur sigma-delta 1 selon l'invention. On peut qualifier la structure d'un tel convertisseur de structure GMSCL (MSCL généralisé). 30 Ce convertisseur 1 reçoit pour entrée un signal X a pour sortie un signal Y et comporte une pluralité d'étages de traitement sigma delta 10;, à savoir L étages de traitement dans l'exemple décrit. Les étages de traitement sigma delta 10i sont reliés entre eux selon une structure MSCL telle que représentée à la figure 2. Chaque étage de traitement 10; comporte dans l'exemple décrit une première entrée 11i, une deuxième entrée de rebouclage 12i, une première sortie 13; et une deuxième sortie de rebouclage 14i. Comme on peut le voir sur la figure 4, à l'exception du premier étage loi du convertisseur qui reçoit à sa première entrée 11 i le signal d'entrée X, la première entrée 11i de chaque étage 10; reçoit le signal provenant de la deuxième sortie de rebouclage 14i_j de 1' étage de traitement 10i_i précédent et la deuxième sortie de rebouclage 14i est appliquée à la première entrée 1 1i+i de l'étage de traitement 10;+i suivant. L'ensemble des signaux de la première sortie 13i de chaque étage de traitement 10i est rassemblé par des sommateurs 18i qui permettent d'obtenir le signal de sortie Y. Le signal de sortie Y est rebouclé sur l'entrée 121 de l'étage de traitement loi par l'intermédiaire d'un convertisseur numérique-analogique (CNA) 1'k. Similairement, les deuxièmes entrées de rebouclage 12i des autres étages l0i reçoivent un signal combinaison linéaire des premières sorties 13i. On a représenté à la figure 5 un premier exemple d'étage de traitement sigma delta loi selon l'invention. Comme on peut le voir à la figure 5, chaque étage de traitement 10i comporte une cellule de traitement analogique 20i, un quantificateur 30i et un CNA 40i. Chaque étage de traitement 10i est un étage de traitement à faible distorsion. Le signal de la première entrée 11i de l'étage de traitement est d'abord appliqué, après multiplication par un gain pur 22i et après soustraction du signal de la deuxième entrée 12i de rebouclage multiplié par un gain pur 34i, à la cellule de traitement analogique 20i. Le signal de la première entrée Ili est par ailleurs réinjecté, après multiplication par un gain pur 25i, par le biais d'un sommateur 32i au signal en sortie de la cellule de traitement 20i, après que ce dernier a été multiplié par un gain pur 26i. Le signal en sortie du sommateur 32i est appliqué à l'entrée du quantificateur 30i dont la sortie constitue la première sortie 13i de l'étage de traitement 10i. Le quantificateur 30i et le CNA 40i peuvent être monobit ou multibit. Le signal de sortie du quantificateur 30i est par ailleurs appliqué à l'entrée du CNA 40i dont la sortie constitue, après soustraction du signal en sortie du sommateur 32i, après que ce dernier a été multiplié par un gain pur 38;, la deuxième sortie de rebouclage 14; de l'étage de traitement 10i. Les valeurs des gains 22;, 25; 26;, 34; et 38; sont empiriques et dépendent de l'ordre de l'étage de traitement 10;. Les valeurs de gains peuvent être reconfigurables pour augmenter encore la performance de l'étage de traitement quand le signal d'entrée est très faible. La valeur du gain pur 38L du Le1le étage de traitement est par exemple nulle La cellule de traitement analogique 20; de fonction de transfert H(z) représentée selon la transformation en z peut être une cellule de traitement passe-bas d'ordre deux ou une cellule de traitement passe-haut d'ordre deux afin de réaliser un étage de traitement à faible distorsion d'ordre deux. En variante, la cellule de traitement analogique 20; peut être une cellule de traitement passe-bande d'ordre quatre. La cellule de traitement analogique de fonction de transfert H(z) est par exemple obtenue grâce à l'une des structures représentées à la figure 6. La cellule de traitement 20; peut être obtenue en utilisant une premier cellule de traitement élémentaire 20a; et une deuxième cellule de traitement élémentaire 20b;, ces première et deuxième cellules de traitement élémentaires ayant la même fonction de transfert G(z) représentée selon la transformée en z. Les cellules de traitement élémentaires 20a; et 20b; correspondent par exemple à des blocs de base du type de cellule de traitement considéré, à savoir z G(z) � pour une cellule de traitement élémentaire passe-bas, 1 (z ri zr G(z) � pour un cellule de traitement élémentaire passe-haut ou, 1J zn cos(2~~ )z ri (z rz G(z)� 1 C2 cos(2nfe/ z r' J z r' passe-bande où fc est la fréquence centrale de la bande passante considérée et fe la fréquence d'échantillonnage. pour un cellule de traitement élémentaire Comme on peut le voir à la figure 6, la sortie de la première cellule de traitement élémentaire 20a, peut être reliée à l'entrée de la deuxième cellule de traitement élémentaire 20bi. Dans un premier exemple, la sortie de la première cellule de traitement élémentaire 20ai est également reliée à l'entrée d'un gain pur 39i dont la sortie est sommée à la sortie de la deuxième cellule de traitement élémentaire 20bi. La valeur du gain 39; est par exemple égale à 2. Dans un autre exemple, l'entrée de la première cellule de traitement élémentaire 20ai est reliée à l'entrée du gain pur 39i, la sortie de ce gain 39; étant sommée à la sortie de la première cellule de traitement élémentaire 20ai pour constituer l'entrée de la deuxième cellule de traitement élémentaire 20bi. Dans un autre exemple, la cellule de traitement 20; n'est pas réalisée à l'aide de deux cellules de traitement élémentaires d'ordres inférieurs, sa fonction de transfert étant directement implémentée en tant que telle. On a représenté à la figure 7 un convertisseur 1 comportant L étages de traitement 10; tels que représentés à la figure 5. Dans l'exemple décrit, chaque quantificateur 30; et chaque CNA 40i de chaque étage de traitement l0i est multibit. L'invention n'est bien entendu pas limitée à un tel exemple. Au moins un étage de traitement loi comporte par exemple un quantificateur monobit, encore appelé comparateur, et un CNA monobit. Si le modèle linéaire du quantificateur est vérifié, le signal Y(z) obtenu en sortie du convertisseur 1 s'écrit selon la transformation en z : Y(z) �X (z) J K a NTF . (z) . L où NTFi(z) est la fonction de transfert du bruit du iè'ne étage. On a représenté à la figure 8 un autre exemple d'étage de traitement loi' selon l'invention. Dans cet exemple, la cellule de traitement 20i est remplacée par deux cellules de traitement élémentaires 20ai et 20bi de même fonction de transfert selon la transformation en z, par exemple G(z) �1 z z ù pour une cellule de traitement élémentaire fi z r. passe-bas, G(z) �~ pour une cellule de traitement élémentaire passe-haut ou, 1i z cos(' L /. )z ri �z rz G(z) � ~pour une cellule de traitement élémentaire passe-bande. 1 C2cos(2 )z r' J z r' La première cellule de traitement élémentaire 20a; a pour entrée la différence entre : - le produit du signal en première entrée 11; de l'étage de traitement 10; par un gain pur 22; et - le produit du signal en deuxième entrée de rebouclage 12; par un gain pur M. La deuxième cellule de traitement élémentaire 20b; a pour entrée la somme : - du produit du signal en sortie de la première cellule de traitement élémentaire 20a; par un gain pur 26i, - du produit du signal en première entrée 11; par un gain pur 25;, moins le produit du signal en deuxième entrée de rebouclage 12; par un gain pur 41;. Le quantificateur 30; a pour entrée la somme du signal en sortie de la deuxième cellule de traitement élémentaire 20b; et du produit du signal en première entrée Il, par un gain pur 43;. Le signal en sortie du quantificateur 30; constitue le signal en première sortie de l'étage de traitement 13;. Le CNA 40; a pour signal d'entrée le signal en sortie du quantificateur 30;. Le signal en deuxième sortie de rebouclage 14; est constitué par la différence entre le signal en sortie du CNA 40; et le produit du signal en entrée du quantificateur 30; par un gain pur 38;. Les valeurs des gains 22;, 25; 26;, 34;, 38; ,41; et 43; sont empiriques et dépendent de l'ordre de l'étage de traitement 10;. Ces valeurs de gains peuvent être reconfigurables pour augmenter encore la performance de l'étage de traitement quand le signal d'entrée est très faible. La valeur du gain pur 38L du Leme étage de traitement peut être nulle. On a représenté à la figure 9 un convertisseur comportant L étages de traitement 10;' tels que représentés à la figure 8. Dans l'exemple considéré, chaquz quantificateur 30; et chaque CNA 40; de chaque étage de traitement 10;' est multibit. L'invention n'est pas limitée à un tel exemple. Au moins un étage de traitement peut par exemple comporter un quantificateur monobit, encore appelé comparateur, et un 5 CNA monobit. On a représenté à la figure 10 un autre exemple de convertisseur 1 selon l'invention. Comme on peut le voir, ce convertisseur 1 comporte une alternance d'étages de traitement 10; tels que décrits en référence à 1a figure 5 et d'étages de traitement 10;' tels 10 que décrits en référence à la figure 8. On a représenté à la figure 1l un deuxième mode de réalisation d'un convertisseur selon l'invention. Comme on peut le voir sur cette figure, un signal d'entrée X est appliqué au convertisseur 1, ce dernier présentant en sortie un signal Y. 15 Le convertisseur 1 comporte dans cet exemple L étages de traitement sigma delta 10, , chaque étage de traitement 10;" comportant une cellule de traitement analogique 20; par exemple similaire à celles décrites en référence au premier mode de réalisation de la figure 4 ainsi qu'un quantificateur 30, et un CNA 40;. Les quantificateurs représentés sont tous multibit mais on ne sort pas du cadre 20 de la présente invention lorsque l'un au moins des quantificateurs est un comparateur. Comme on peut le voir, chaque cellule de traitement 20; a pour signal d'entrée la somme : - du produit du signal d'entrée X du convertisseur 1 avec un gain pur 81;, - du produit du signal de sortie d'un CNA 80 ayant pour signal d'entrée le 25 signal de sortie Y du convertisseur avec un gain pur 82i et, - des i-1 sorties des cellules de traitement 20i des étages de traitement l0i", avec j compris entre 1 et i-1, ces j sorties étant respectivement multipliées par un gain pur 83;x. Chaque quantificateur 30, a pour signal d'entrée la somme : 30 - du produit du signal en sortie de la cellule de traitement 20; avec un gain pur 84;, - du produit du signal d'entrée X du convertisseur avec un gain pur 85; et, du produit par un grain pur 87;,j pour chaque étage de traitement 10j" précédent, j étant compris entrê 1 et i-1, du signal résultant de la différence entre : - le produit par un gain pur 86j du signal d'entrée du 5 convertisseur 30j et, - le signal en sortie du CNA 40,. Chaque CNA 40; a pour signal d'entrée le signal de sortie du quantificateur 30;. Enfin, le convertisseur comporte un sommateur 88 qui reçoit comme entrées les sorties de chaque étage de traitement 10i" du convertisseur et a pour sortie le signal de 10 sortie Y du convertisseur. On a représenté à la figure 12 un mode de réalisation préféré d'un convertisseur selon l'invention. Le convertisseur selon la figure 12 diffère de celui décrit en référence à l'exemple illustré à la figure 7 par le fait qu'à l'exception de l'étage de traitement 10L, tous 15 les quantificateurs 30;, avec i compris entre 1 et L-1 sont des comparateurs, ce qui évite d'avoir recours à des CNA pour les étages de traitement 10; autres que l'étage de traitement 10L. Les cellules de traitement 20; sont par exemple réalisées à l'aide d'une première cellule de traitement élémentaire 20ai et d'une deuxième cellule de traitement 20 élémentaire 20b;, ces cellules de traitement élémentaires 20a; et 20b; ayant la même fonction de transfert G(z) et correspondant à des blocs de base du type de cellule de traitement considéré, à savoir pour une cellule de traitement élémentaire passe-bas, G(z) �I~zri r, r' G(z) �1 z (.1 pour une cellule de traitement élémentaire passe-haut ou, r~ 25 G(z) � pour une cellule de traitement élémentaire passe-bande où fc est la fréquence centrale de la bande passante considérée et fe la fréquence d'échantillonnage. Comme on peut le voir à la figure 12, le quantificateur 30L du dernier étage de traitement du convertisseur est un quantificateur sur 1,5 bit. Le CNA 40L recevant comme signal d'entrée le signal de sortie du quantificateur sur 1,5 bit est également sur 1,5 bit. On a représenté à la figure 13 un diagramme représentant différents rapports signal sur bruit en fonction de l'amplitude du signal d'entrée X pour différents convertisseurs sigma delta. La courbe 110 correspond au cas d'un convertisseur connu représenté à la figure 2. La courbe 120 correspond à un convertisseur MSCL dont les coefficients ont été optimisés de façon empirique. La courbe 130 correspond au cas du convertisseur de la figure 2 dans lequel un comparateur a été remplacé par un quantificateur 1,5 bit. La courbe 140 correspond au cas d.'un convertisseur MASH 22. La courbe 150 correspond au cas d'un convertisseur GMSCL selon l'invention tel que représenté à la figure 12. Comme on peut le voir sur la figure 13, un convertisseur selon l'invention présente un rapport signal sur bruit supérieur à celui des convertisseurs connus sur une large plage d'amplitudes. On a représenté à la figure 14 un système de rebouclage connu de la sortie d'un étage de traitement sigma-delta intégré à un convertisseur sigma-delta assemblé selon une 20 structure MSCL. Comme on peut le voir à la figuré 14, la sommation des signaux de sortie de chaque quantificateur 30; fournit un signal de sortie multibit. Il est par conséquent nécessaire d'utiliser un CNA 40; dans la boucle du retour, ce qui peut entraîner des problèmes de non linéarité. 25 Un exemple de système de rebouclage selon l'invention est représenté à la figure 15. Selon cet exemple, le rebouclage est effectué en sortie de chaque quantificateur 30;, avant la sommation des signaux de sortie de chaque quantificateur. Le système selon la figure 15 permet, en utilisant un rebouclage par sortie de chaque quantificateur 30; et non pas un rebouclage global sur la somme de toutes les sorties des 30 quantificateurs 30; de s'affranchir de l'usage d'un CNA40; multibit. Des techniques de calibration numérique simples peuvent être utilisées en plus du système représenté à la figure 15. On peut par exemple utiliser le système représenté à la figure 15 pour boucler les étages de traitement 10; représentés à la figure 12. L'invention n'est pas limitée aux exemples qui viennent d'être décrits. L'invention permet de bénéficier d'une nouvelle architecture de convertisseur sigma delta comportant une pluralité d'étages de traitement sigma delta à faible distorsion, peu sensible aux disparités entre les étages, en utilisant la mise en cascade d'étages de traitement élémentaires stables à faible distorsion et un rebouclage global. L'architecture de convertisseur proposée est générale et peut être utilisée pour tous les types de convertisseurs sigma delta, passe-bas, passe-bande et passe-haut, quel que soit l'ordre. Dans les revendications, l'expression � comportant un � doit être comprise comme � comportant au moins un �, sauf si le contraire est précisé. REVENDICATIONS1. Convertisseur sigma-delta comportant une pluralité d'étages de traitement sigma-delta, chaque étage de traitement comportant une cellule de traitement analogique et un quantificateur, les étages de traitement étant reliés ensemble de telle sorte qu'un étage de traitement traite au moins une partie du bruit d'un autre étage de traitement du convertisseur, au moins un étage de traitement comportant une cellule de traitement analogique passe-bas ou passe-haut d'ordre au moins deux ou passe-bande d'ordre au moins quatre. 2. Convertisseur selon la revendication 1, l'un au moins des quantificateurs 10 étant un quantificateur multibit. 3. Convertisseur selon l'une des revendications précédentes, chaque étage de traitement comportant un système de rebouclage. 4. Convertisseur selon l'une des revendications précédentes, au moins un étage de traitement comportant un quantificateur sur 1,5 bit et un système de rebouclage 15 comportant un convertisseur numérique analogique (CNA) sur 1,5 bit. 5. Convertisseur selon la revendication précédente, les étages de traitement étant assemblés selon une structure en cascade et le quantificateur sur 1,5 bit étant intégré au dernier étage de traitement de la structure. 6. Convertisseur selon la revendication précédente, ne comportant qu'un seul 20 étage de traitement comportant un quantificateur sur 1,5 bit et un CNA sur 1,5 bit, les autres étages de traitement comportant un quantificateur monobit. 7. Convertisseur selon l'une quelconque des revendications précédentes, au moins un étage de traitement étant un étage de traitement à faible distorsion. 8. Convertisseur selon l'une quelconque des revendications précédentes, au 25 moins un étage de traitement comportant une cellule de traitement analogique passe-bas d'ordre deux. 9. Convertisseur selon la revendication précédente, la cellule de traitement analogique passe-bas d'ordre deux étant réalisée à l'aide d'une première cellule de traitement élémentaire passe-bas d'ordre un et d'une deuxième cellule de traitement 30 élémentaire passe-bas d'ordre un. 10. Convertisseur selon la revendication précédente, les première et deuxième cellules de traitements élémentaire passe-bas d'ordre un ayant pour fonction de transfert selon la transformation en z : z r' G(z) �- 1 ( zn 11. Convertisseur selon l'une quelconque des revendications précédentes, au moins un étage de traitement comportant une cellule de traitement analogique passe-haut d'ordre deux. 12. Convertisseur selon la revendication précédente, la cellule de traitement analogique passe-haut d'ordre deux étant réalisée à l'aide d'une première cellule de traitement élémentaire passe-haut d'ordre un et d'une deuxième cellule de traitement élémentaire passe-haut d'ordre un. 13. Convertisseur selon la revendication précédente, les première et deuxième cellules de traitement élémentaire passe-haut d'ordre un ayant pour fonction de transfert selon la transformation en z : G(z)�-rZ ri 1J z' 14. Convertisseur selon l'une quelconque des revendications précédentes, comportant au moins un étage de traitement comportant une cellule de traitement analogique passe bande d'ordre quatre. 15. Convertisseur selon la revendication précédente, la cellule de traitement analogique passe bande d'ordre quatre étant réalisée à l'aide d'une première cellule de traitement élémentaire passe-bande d'ordre deux et d'une deuxième cellule de traitement élémentaire passe bande d'ordre deux. 16. Convertisseur selon la revendication précédente, les première et deuxième cellules de traitement élémentaire passe bande d'ordre deux ayant pour fonction de transfert selon la transformation en z : cos(2 f )z r~ Cz r2 G(z) 1 (.2 cos(2,zf / z z 17. Convertisseur selon l'une quelconque des revendications 9, 10, 12, 13, 15 ou 16, les première et le deuxième cellules de traitement élémentaire étant assemblées de telle sorte que la sortie de la première cellule de traitement élémentaire soit reliée à l'entrée de la deuxième cellule de traitement élémentaire et que l'une au moins de la première cellule de traitement élémentaire et de la deuxième cellule de traitement élémentaire ait son entrée reliée à l'entrée d'un gain pur et sa sortie reliée à la sortie de ce gain. 18. Convertisseur selon l'une quelconque des revendications précédentes, comportant au moins deux étages de traitement d'ordres différents. 19. Procédé de conversion d'un signal analogique en un signal numérique, dans lequel on utilise un convertisseur sigma-delta tel que défini dans l'une quelconque des revendications précédentes. 20. Système de rebouclage de la sortie d'un étage de traitement sigma-delta assemblé selon une structure MSCL, notamment GMSCL, comportant une pluralité d'étages de traitement comportant un quantificateur, dans lequel la sortie de chaque quantificateur est rebouclée sur une entrée de chaque autre étage de traitement de la structure. 21. un convertisseur sigma delta comportant une pluralité d'étages de traitements sigma delta, chaque étage de traitement comportant une cellule de traitement analogique et un quantificateur, les étages de traitement étant reliés ensemble de telle sorte qu'un étage de traitement traite au moins une partie du bruit d'un autre étage de traitement du convertisseur et, l'un au moins des quantificateurs étant un quantificateur multi bit.