Brevet FR2931322A1 — publié le 20091120

La présente invention a pour objet les convertisseurs sigma-delta permettant notamment d'assurer une conversion analogique-numérique. L'invention s'applique plus particulièrement aux domaines nécessitant l'acquisition et la numérisation de signal, tels que la réception radio reconfigurable, les applications audio, le biomédical et l'instrumentation. En raison de la demande des applications large bande filaire ou des applications large bande non filaire de génération 4G ou LTE (Long Term Évolution), il est nécessaire de disposer de convertisseurs analogique numérique de haute vitesse, par exemple supérieure à 5MS/s et de haute résolution, par exemple supérieure à 14 bits. On connaît l'emploi de convertisseurs sigma-delta pour des applications de bande passante étroite ou moyenne. De tels convertisseurs sigma delta sont par exemple définis dans la demande FR 2 700 648. Les convertisseurs sigma-delta comportent un ou plusieurs étages de traitement sigma-delta, un étage de traitement sigma-delta comportant de façon connue une cellule de traitement, un quantificateur et un convertisseur numérique-analogique disposé dans la boucle de retour de l'étage de traitement. L'utilisation de convertisseurs sigma delta pour des applications de large bande est limitée, en raison de contraintes de taux de suréchantillonnage notamment. Une solution connue pour assurer une conversion de haute résolution tout en ayant un taux de suréchantillonnage faible, permettant ainsi d'utiliser les convertisseurs sigma-delta pour des applications large bande, consiste à utiliser un convertisseur d'ordre élevé. La figure 1 représente un premier exemple de solution apportée pour obtenir des convertisseurs sigma-delta d'ordre élevé. La structure représentée comporte L étages de traitement disposés en cascade. Selon cette structure, chaque étage de traitement 2i traite une partie du bruit de l'étage de traitement 2;_i précédent. Il s'avère alors nécessaire d'effectuer un prétraitement numérique pour obtenir à partir des différentes sorties le signal qui sera ensuite traité par une cellule de traitement numérique disposée en aval du convertisseur. De telles structure, dénommées MASH (Multi stage Noise Shaping), permettent d'obtenir des convertisseurs stables car composés uniquement d'étages de traitement stables bien que sensibles aux appariements entre l'étage de pré filtrage numérique et les cellules de traitement analogiques des étages de traitement 2i. Des structures dites MOSMASH ont été récemment proposées, par exemple dans la publication � Mixed-Order Sturdy MASH Delta-Sigma Modulator � de N. MAGHARI, S. KWON, G . TEMES et U. MOON. Ces structures MOSMASH utilisent des étages de traitement d'ordre deux en cascade avec un rebouclage global. De telles structures nécessitent l'emploi de quantificateurs multibit et s'avèrent sensibles à la distorsion. La figure 2 représente un autre exemple de structure de convertisseur sigma delta d'ordre élevé. Une telle structure appelée MSCL (Multi Stage Closed Loop) est par exemple divulguée par la demande internationale WO 95/23456. Dans une telle structure, qui comporte L étages de traitement 4i, chaque étage de traitement traite le bruit de quantification de l'étage précédent et la sortie de chaque étage de traitement 4i est rebouclée sur toutes les entrées des étages de traitement précédents 41 à 4;_i. Le rebouclage global permet d'éviter le recours au prétraitement numérique mentionné dans le cas des structures MASH. Des structures MSCL se composent exclusivement d'étages de traitement 4i d'ordre 1 à faible distorsion et présentent pour cette raison une performance crête rapport signal sur bruit (encore appelé SNR en anglais) relativement faible. Il existe un besoin pour bénéficier de convertisseurs sigma-delta comportant plusieurs étages de traitement, qui soient à faible distorsion et qui soient peu sensibles aux disparités entre les étages de traitement. Au sens de l'invention, � faible distorsion � a la même signification que dans la publication J. Silva, U. Moon, J. Steensgaard et G.C. Termes � Wide band low-distorsion delta-sigma ADC topology � L'invention vise à répondre à ce besoin. Elle y parvient grâce à un convertisseur sigma-delta comportant une pluralité d'étages de traitement sigma-delta, chaque étage de traitement comportant une cellule de traitement analogique et un quantificateur, les étages de traitement étant reliés ensemble de telle sorte qu'un étage de traitement traite au moins une partie du bruit d'un autre étage de traitement du convertisseur, au moins un étage de traitement, notamment chaque étage de traitement, comportant une cellule de traitement analogique passe-bas ou passe-haut d'ordre au moins deux ou, passe-bande d'ordre au moins quatre. On désigne par � ordre d'un étage de traitement � l'ordre de la cellule de traitement qu'il comporte et par � ordre d'une cellule de traitement � le nombre de pôles de la fonction de transfert de la cellule de traitement. Au moins un étage de traitement, notamment chaque étage de traitement du convertisseur sigma-delta, peut être un étage de traitement à faible distorsion. Un étage de traitement à faible distorsion au sens de l'invention est par exemple tel que représenté à la figure 3. Un tel étage de traitement 5 présente un signal d'entrée X appliqué à la fois à l'entrée 7 de l'étage de traitement et réinjecté au niveau d'un sommateur 8 entre la cellule de traitement analogique 6 et le quantificateur 9 qui est dans l'exemple décrit un quantificateur multibit. L'emploi d'un étage de traitement à faible distorsion permet d'obtenir une fonction de transfert du signal égale à 1, ce qui permet de limiter les conséquences des non linéarités de la cellule de traitement analogique sur le signal utile en sortie de l'étage de traitement. Dans tout ce qui va suivre, � étage de traitement � correspond à � étage de traitement sigma-delta �, sauf si le contraire est spécifié. Au moins un des quantificateurs peut être un quantificateur multibit, l'emploi d'un tel quantificateur multibit permettant par exemple d'assurer une conversion de haute résolution tout en ayant un taux de suréchantillonnage relativement faible. Chaque étage de traitement peut comporter un système de rebouclage. Au moins un étage de traitement peut comporter un quantificateur sur 1,5 bit et un convertisseur numérique-analogique (CNA) sur 1,5 bit. Les étages de traitement peuvent être assemblés selon une structure en cascade et le quantificateur sur 1,5 bit peut être intégré au dernier étage de traitement de la structure en cascade. L'emploi d'un tel quantificateur dans un convertisseur sigma delta peut permettre par exemple d'obtenir un rapport signal sur bruit supérieur de plus de 6 dB par rapport au rapport signal sur bruit obtenu avec un convertisseur dans lequel les étages de traitement comportent tous des comparateurs, c'est-à-dire des quantificateurs sur 1 bit. Un tel convertisseur analogique-numérique présente une très bonne linéarité, ce qui peut permettre d'éviter d'avoir recours aux solutions classiques pour remédier au problème fréquent causé par la non-linéarité des convertisseurs numérique-analogique multibit placés dans la boucle de retour des étages de traitement. Ces solutions sont par exemple le rebouclage sur un bit, la calibration numérique pour linéariser le convertisseur numérique-analogique ou encore des techniques de multiplexage aléatoire permettant de limiter les amplitudes des raies parasites dues à la distorsion du signal. Le convertisseur selon l'invention peut ne comporter qu'un seul étage de traitement comportant un quantificateur sur 1,5 bit et un CNA sur 1,5 bit, ce qui peut permettre d'éviter d'utiliser un trop grand nombre de quantificateurs multibit. Tous les autres étages de traitement du convertisseur peuvent comporter un quantificateur monobit et un CNA monobit. Les étages de traitement du convertisseur peuvent se présenter sous la forme d'une structure MSCL telle que définie précédemment afin d'obtenir une structure GMSCL (MSCL généralisé). Le ième étage de traitement de la structure traite par exemple le bruit du i-lème étage de traitement de la structure. Selon un premier exemple de mise en oeuvre de l'invention, au moins un étage de traitement, notamment chaque étage de traitement, comporte une cellule de traitement analogique passe-bas d'ordre deux ou passe-haut d'ordre deux, ce qui peut permettre d'assurer une conversion de haute résolution tout en ayant un taux de suréchantillonnage faible. La cellule de traitement analogique passe-bas ou passe-haut d'ordre deux peut être une cellule de traitement à faible distorsion réalisée à l'aide d'une première cellule de traitement élémentaire passe-bas, respectivement passe-haut, d'ordre un et d'une deuxième cellule de traitement élémentaire passe-bas, respectivement passe-haut, d'ordre un. L'invention permet d'utiliser comme première et deuxième cellules de traitement élémentaire un intégrateur, par exemple un intégrateur avec retard dont la Z fonction de transfert en z G(z) est : G(z) = ~ ou un intégrateur sans retard dont la 1ûz fonction de transfert en z G(z) est : G(z) = 1 1ùz i L'invention peut en variante permettre d'utiliser comme première et deuxième cellules de traitement élémentaire une cellule de traitement élémentaire passe-haut dont la fonction de transfert en z G(z) est représentée par les formules suivantes : G(z) = ù Z ou G(z) = 1 1+z 1+z-i Sauf si le contraire est spécifié, on désignera par la suite par � fonction de 10 transfert � une fonction de transfert représentée selon la transformée en z. L'invention peut permettre d'utiliser des cellules de traitement à faible distorsion d'ordre deux, ce qui peut permettre d'améliorer encore les performances du convertisseur sigma-delta obtenu. Selon un autre mode de mise en oeuvre de l'invention, au moins un étage de 15 traitement, notamment chaque étage de traitement, comporte une cellule de traitement analogique passe bande d'ordre quatre, ce qui peut permettre d'assurer une conversion passe bande de haute résolution tout en ayant un taux de suréchantillonnage faible. La cellule de traitement analogique passe-bande d'ordre quatre peut être réalisée à l'aide d'une première cellule de traitement élémentaire passe-bande d'ordre deux 20 et d'une deuxième cellule de traitement élémentaire passe-bande d'ordre quatre. L'invention permet d'utiliser comme première et deuxième cellules de traitement élémentaire un résonateur de fonction de transfert G(z) avec cos(2nf~ )z û z 2 1û cos(2n )z-1 2~f~e z ou G(z) = f f e -1+z-2 1-2cos( e)Z +Z 1-2cos(2~,)Z où fc est la fréquence centrale de la bande passante considérée et fe la fréquence 25 d'échantillonnage. G(z) = L'invention permet d'obtenir des étages de traitement passe-bande d'ordre élevé à faible distorsion par mise en cascade d'étages de traitement d'ordre deux à faible distorsion. L'utilisation d'étages de traitement passe-haut ou passe-bas d'ordre deux, respectivement passe-bande d'ordre quatre, permet par exemple d'obtenir une mise en forme du bruit de quantification plus efficace que dans le cas de la structure représentée à la figure 2 qui ne comporte que des étages de traitement d'ordre un, respectivement d'ordre deux. Le convertisseur peut ne comporter que des étages de traitement de même 10 ordre. En variante, le convertisseur peut comporter des étages de traitement d'ordres différents, un convertisseur d'ordre cinq étant par exemple obtenu avec deux étages de traitement d'ordre deux et un étage de traitement d'ordre un. La première et la deuxième cellule de traitement élémentaire peuvent être 15 assemblées de telle sorte que la sortie de la première cellule de traitement élémentaire soit reliée à l'entrée de la deuxième cellule de traitement élémentaire et que l'une au moins de la première cellule de traitement élémentaire et de la deuxième cellule de traitement élémentaire ait son entrée reliée à l'entrée d'un gain pur et sa sortie reliée à la sortie de ce gain. 20 Sauf lorsque le contraire est spécifié, on désigne par � gain pur � un nombre réel, au sens mathématique du terme. Le convertisseur est par exemple agencé de façon à ce que les zéros de la fonction de transfert du bruit de quantification du convertisseur comportent au moins une paire de nombres complexes conjugués. 25 L'invention peut par exemple permettre, en répartissant les zéros de la fonction de transfert du bruit de quantification dans la bande passante du signal de réduire la puissance du bruit de quantification dans la bande utile, ce qui peut permettre d'améliorer encore la performance du convertisseur selon la structure GMSCL obtenue. L'invention peut ainsi permettre d'augmenter la robustesse du convertisseur 30 vis-à-vis des non-idéalités des composants utilisés, notamment des quantificateurs, de réduire la performance demandée aux composants analogiques et elle est particulièrement adaptée aux technologies CMOS avancées utilisant une tension d'alimentation faible et un gain intrinsèque relativement limité pour certains composants, comme les amplificateurs opérationnels. L'invention permet par exemple d'augmenter le facteur de mérite (FoM) du convertisseur analogique-numérique obtenu. Un convertisseur d'ordre 2, respectivement d'ordre 3, respectivement d'ordre 4, respectivement d'ordre 5, respectivement d'ordre 6, respectivement d'ordre 7, respectivement d'ordre 8, dont tous les zéros de la fonction de transfert du bruit de quantification correspondent à des paires de nombres complexes conjugués peut présenter, par rapport à un convertisseur dont tous les zéros de la fonction de transfert du bruit de quantification se trouvent en de (c'est-à-dire que "1" est un zéro multiple de la transformée en z de la fonction de transfert du bruit de quantification) une amélioration du rapport signal sur bruit de 3,5 dB, respectivement 8 dB, respectivement 13 dB, respectivement 18 dB, respectivement 23 dB, respectivement 28 dB, respectivement 34 dB. On parlera par la suite d' �optimisation des zéros de la fonction de transfert du bruit de quantification �. Le facteur de mérite d'un convertisseur d'ordre 4 peut par exemple être quadruplé. Au moins une cellule de traitement d'un étage de traitement, notamment la cellule de traitement de chaque étage de traitement, peut être agencée de façon à ce que les zéros de la fonction de transfert du bruit de quantification dudit étage de traitement comportent une paire de nombres complexes conjugués. La cellule de traitement comporte par exemple une boucle de retour interne présentant une entrée reliée en aval de la sortie de la deuxième cellule de traitement élémentaire, étant notamment reliée à la sortie de la deuxième cellule de traitement élémentaire, et une sortie reliée en amont de l'entrée de la première cellule de traitement élémentaire, étant notamment reliée à l'entrée de la première cellule de traitement élémentaire, cette boucle de retour interne comportant un gain pur. Chaque étage de traitement est par exemple agencé de façon à ce que les zéros de la fonction de transfert du bruit de quantification soient optimisés comme décrit ci-dessus et les étages de traitement sont assemblés selon une structure en cascade, la fonction de transfert du bruit de quantification du convertisseur obtenu étant le produit des fonctions de transfert du bruit de quantification de chacun des étages de traitement. Les zéros de la fonction de transfert du bruit de quantification du convertisseur sont alors les zéros de la fonction de transfert du bruit de quantification de chacun des étages de traitement. De cette façon, au moins une partie des zéros de la fonction de transfert du bruit de quantification du convertisseur est constituée par des paires de nombres complexes conjugués. Une telle technique d'amélioration du rapport signal sur bruit par optimisation des zéros de la fonction de transfert du bruit de quantification de chaque étage de traitement, indépendamment les uns des autres, peut être qualifiée d'� optimisation locale des zéros de la fonction de transfert du bruit de quantification�. En variante, les étages de traitement sont dépourvus de boucle de retour interne et au moins deux étages de traitement voisins du convertisseur interagissent de façon à ce que les zéros de la fonction de transfert du bruit de quantification du convertisseur comportent au moins une paire de nombres complexes conjugués. On désigne par � étages de traitement voisins du convertisseur � les étages i- l et i ou i et i+l, i étant un entier naturel. Ces deux étages de traitement comporte par exemple des cellules de traitement réalisées à l'aide d'une première et d'une deuxième cellule de traitement élémentaire et l'entrée et la sortie de la deuxième cellule de traitement élémentaire de l'un des deux étages de traitement sont par exemple reliées à l'entrée du quantificateur de l'étage de traitement précédent, de façon à injecter le bruit de quantification dudit étage de traitement à l'entrée du quantificateur de l'étage de traitement précédent. L'invention permet ainsi d'ajouter une paire de zéros étant des nombres complexes conjugués à la fonction de transfert du bruit de quantification du convertisseur. L'invention a encore pour objet, selon un autre de ses aspects, un procédé de conversion d'un signal analogique en un signal numérique, dans lequel on utilise un convertisseur sigma-delta tel que défini précédemment. L'invention a encore pour objet, selon un autre de ses aspects, un système de rebouclage de la sortie d'un étage de traitement sigma-delta assemblé selon une structure MSCL, notamment GMSCL, comportant une pluralité d'étages de traitement comportant un quantificateur, dans lequel la sortie de chaque quantificateur est rebouclée sur une entrée de chaque autre étage de traitement de la structure. L'invention permet, dans le cas des structures MSCL dans lesquelles la sommation des sorties numériques fournit une sortie multibit, d'effectuer l'opération de rebouclage de chaque sortie avant que cette sortie ne soit additionnée aux autres sorties, ce qui peut permettre d'éviter d'avoir recours, dans la boucle de retour, à un CNA multibit, ce dernier présentant les inconvénients mentionnés ci-dessus. Chaque quantificateur est par exemple un comparateur. L'invention a encore pour objet, selon un autre de ses aspects, un convertisseur sigma delta comportant une pluralité d'étages de traitements sigma delta, chaque étage de traitement comportant une cellule de traitement analogique et un quantificateur, les étages de traitement étant reliés ensemble de telle sorte qu'un étage de traitement traite au moins une partie du bruit d'un autre étage de traitement du convertisseur et, l'un au moins des quantificateurs étant un quantificateur multibit. Au moins un étage de traitement, notamment chaque étage de traitement, peut comporter une cellule de traitement analogique passe-bas d'ordre deux ou passe-haut d'ordre deux ou passe-bande d'ordre quatre. L'invention pourra être mieux comprise au vu de la description qui va suivre, d'exemples de mise en oeuvre de celle-ci, et à l'examen du dessin annexé, sur lequel : - les figures 1 et 2 représentent des exemples de convertisseurs sigma-delta déjà connus, - la figure 3 représente de façon schématique un exemple d'étage de traitement sigma delta à faible distorsion, - la figure 4 représente un premier mode de réalisation d'un convertisseur selon l'invention, - la figure 5 représente une première variante d'étage de traitement selon le premier mode de réalisation de la figure 4, - la figure 6 représente des variantes de mise en oeuvre de cellules de traitement d'étages de traitements selon le premier mode de réalisation, - la figure 7 représente un convertisseur comportant des étages de traitement selon la figure 5, - la figure 8 représente une deuxième variante d'étage de traitement selon le premier mode de réalisation de la figure 4, - la figure 9 représente un convertisseur comportant des étages de traitement 30 selon la figure 8, - la figure 10 représente une autre variante du premier mode de réalisation d'un convertisseur selon l'invention, - la figure 11 représente un deuxième mode de réalisation d'un convertisseur selon l'invention, - la figure 12 représente une autre variante de mise en oeuvre du premier mode de réalisation d'un convertisseur selon l'invention, - la figure 13 est un diagramme représentant de façon schématique des résultats de rapport signal sur bruit pour différents convertisseurs, - la figure 14 représente un système de rebouclage connu de la sortie d'un étage de traitement sigma-delta intégré à un convertisseur sigma-delta assemblé selon une structure MSCL, - la figure 15 représente un système de rebouclage selon l'invention de la sortie d'un étage de traitement sigma-delta intégré à un convertisseur sigma-delta assemblé selon une structure MSCL ou GMSCL, - les figures 16 à 19 sont d'autres variantes de mise en oeuvre de cellules de traitement d'étages de traitement selon le premier mode de réalisation, - les figures 20a et 20b représentent respectivement la densité spectrale de puissance du bruit de quantification d'un étage de traitement comportant une cellule de traitement selon la figure 16 et la puissance du bruit de quantification en fonction du gain pur dans la boucle de retour interne de la cellule de traitement selon la figure 16, - la figure 21 représente la densité spectrale de puissance du bruit de quantification d'un étage de traitement comportant une cellule de traitement selon la figure 18 ou 19, - la figure 22 représente un exemple de convertisseur dont les zéros de la fonction de transfert du bruit de quantification sont optimisés de façon globale et, - la figure 23 est un diagramme représentant de façon schématique des résultats de rapport signal bruit distorsion pour différents convertisseurs. On a représenté à la figure 4 un premier mode de réalisation d'un convertisseur sigma-delta 1 selon l'invention. On peut qualifier la structure d'un tel convertisseur de structure GMSCL (MSCL généralisé). Ce convertisseur 1 reçoit pour entrée un signal X a pour sortie un signal Y et comporte une pluralité d'étages de traitement sigma delta 10;, à savoir L étages de traitement dans l'exemple décrit. Les étages de traitement sigma delta 10i sont reliés entre eux selon une structure MSCL telle que représentée à la figure 2. Chaque étage de traitement 10; comporte dans l'exemple décrit une première entrée Ili, une deuxième entrée de rebouclage 12;, une première sortie 13; et une deuxième sortie de rebouclage 14i. Comme on peut le voir sur la figure 4, à l'exception du premier étage l01 du convertisseur qui reçoit à sa première entrée 111 le signal d'entrée X, la première entrée 1 li de chaque étage 10; reçoit le signal provenant de la deuxième sortie de rebouclage 14i_1 de 1' étage de traitement l0i_1 précédent et la deuxième sortie de rebouclage 14; est appliquée à la première entrée 1 l;+1 de l'étage de traitement 10;+1 suivant. L'ensemble des signaux de la première sortie 13; de chaque étage de traitement 10; est rassemblé par des sommateurs 18; qui permettent d'obtenir le signal de sortie Y. Le signal de sortie Y est rebouclé sur l'entrée 121 de l'étage de traitement l01 par l'intermédiaire d'un convertisseur numérique-analogique (CNA, en anglais DAC) 17L. Similairement, les deuxièmes entrées de rebouclage 12; des autres étages 10; reçoivent un signal combinaison linéaire des premières sorties 13;. On a représenté à la figure 5 un premier exemple d'étage de traitement sigma delta 10; selon l'invention. Comme on peut le voir à la figure 5, chaque étage de traitement 10; comporte une cellule de traitement analogique 20;, un quantificateur 30; et un CNA 40;. Chaque étage de traitement 10; est un étage de traitement à faible distorsion. Le signal de la première entrée 11, de l'étage de traitement est d'abord appliqué, après multiplication par un gain pur 22; et après soustraction du signal de la deuxième entrée 12; de rebouclage multiplié par un gain pur 34;, à la cellule de traitement analogique 20;. Le signal de la première entrée Ili est par ailleurs réinjecté, après multiplication par un gain pur 25;, par le biais d'un sommateur 32; au signal en sortie de la cellule de traitement 20;, après que ce dernier a été multiplié par un gain pur 26;. Le signal en sortie du sommateur 32; est appliqué à l'entrée du quantificateur 30; dont la sortie constitue la première sortie 13; de l'étage de traitement 10;. Le quantificateur 30; et le CNA 40; peuvent être monobit ou multibit. Le signal de sortie du quantificateur 30; est par ailleurs appliqué à l'entrée du CNA 40; dont la sortie correspond, après soustraction du signal en sortie du sommateur 32;, après que ce dernier a été multiplié par un gain pur 38;, à un signal qui est multiplié par un gain pur 37; pour constituer la deuxième sortie de rebouclage 14; de l'étage de traitement 10i. Les valeurs des gains 22;, 25; 26;, 34;, 37; et 38; sont empiriques et dépendent de l'ordre de l'étage de traitement 10;. Les valeurs de gains peuvent être reconfigurables pour augmenter encore la performance de l'étage de traitement quand le signal d'entrée est très faible. Le gain pur 37; est par exemple égal à 1. La valeur du gain pur 38L du Leme étage de traitement est par exemple nulle La cellule de traitement analogique 20; de fonction de transfert H(z) peut être une cellule de traitement passe-bas d'ordre deux ou une cellule de traitement passe-haut d'ordre deux afin de réaliser un étage de traitement à faible distorsion d'ordre deux. En variante, la cellule de traitement analogique 20; peut être une cellule de traitement passe-bande d'ordre quatre. La cellule de traitement analogique de fonction de transfert H(z) est par exemple obtenue grâce à l'une des structures représentées à la figure 6. La cellule de traitement 20; peut être obtenue en utilisant une première cellule de traitement élémentaire 20a; et une deuxième cellule de traitement élémentaire 20b;, ces première et deuxième cellules de traitement élémentaires ayant par exemple la même fonction de transfert G(z). Les cellules de traitement élémentaires 20a; et 20b; correspondent par exemple à des blocs de base du type de cellule de traitement considéré, à savoir G(z) = z ~ ou G(z) = 1 -1 pour une cellule de traitement élémentaire 1ûz- 1ûz passe-bas, G(z) = ù z l~ ou G(z) = 1 i pour une cellule de traitement élémentaire l+z l+z passe-haut ou, G(z) ou G z i 1ù 2 cos(27fc z+ z 1ù 2 cos(27cf f z+ z-z une cellule de traitement élémentaire passe-bande où f est la fréquence centrale de la bande passante considérée et fe la fréquence d'échantillonnage. cos 7GJ -1 -2 ùz pour Comme on peut le voir à la figure 6, la sortie de la première cellule de traitement élémentaire 20a; peut être reliée à l'entrée de la deuxième cellule de traitement élémentaire 20b;, le cas échéant via un gain pur 36; par exemple égal à 1 et dont la sortie est reliée à l'entrée de la deuxième cellule de traitement élémentaire 20b;. Dans un premier exemple, la sortie du gain par 36; est également reliée à l'entrée d'un gain pur 39; dont la sortie est sommée à la sortie de la deuxième cellule de traitement élémentaire 20b;. La valeur du gain 39; est par exemple égale à 2. Dans un autre exemple, l'entrée de la première cellule de traitement élémentaire 20a; est reliée à l'entrée du gain pur 39;, la sortie de ce gain 39; étant sommée à la sortie de la première cellule de traitement élémentaire 20a; pour constituer l'entrée de la deuxième cellule de traitement élémentaire 20b;. La sortie de la deuxième cellule de traitement élémentaire 20bi est par exemple reliée à l'entrée du gain pur 36;. La cellule de traitement 20; peut encore être obtenue en utilisant une première cellule de traitement élémentaire 20a; et une deuxième cellule de traitement élémentaire 15 20b; de même ordre mais présentant des fonctions de transfert différentes. La première cellule de traitement élémentaire 20a; a par exemple pour fonction de transfert G1(z)= 1û 1 i pour une cellule de traitement passe-bas, cos( / )z-1 ù z-2 .fe G1(z) _ 1û 2 cos(2~f~~) zù1 + zù2 1 +1z i pour une cellule de traitement passe-haut et la deuxième cellule de traitement z 20 élémentaire 20b; a par exemple pour fonction de transfert G2(z) 1 pour une cellule 1ùz pour une cellule de traitement 1 passe-bande, ou G2(z)= û z 1+z_1 pour une cellule de traitement passe-hau ou inversement. Dans un tel cas, le gain pur 39; est par exemple égal à 1. pour une cellule de traitement passe-bande, ou G1(z)= _ù1 1ù cos( de traitement passe-bas, G1 (z) = ' f 1û 2 cos(2~f / ) z-1 +z' En variante des exemples représentés à la figure 6, la cellule de traitement 20; d'au moins un étage de traitement 10i peut être agencée pour optimiser les zéros de la fonction de transfert du bruit de quantification dudit étage de traitement. La cellule de traitement analogique de fonction de transfert H(z) est par exemple obtenue grâce à l'une des structures représentées aux figures 16 à 19, qui sont des représentations partielles d'autres variantes d'étages de traitement 10; selon la figure 5. Dans les exemples des figures 16 à 19, le gain pur 26; a été posé égal à 1 et n'a pas été représenté. Dans les exemples des figures 16 à 19, l'étage de traitement 10; comporte par exemple une boucle de retour interne comportant un gain pur 50; de valeur c;. Les fonctions de transfert de la première cellule de traitement élémentaire 20a; et de la deuxième cellule de traitement élémentaire 20b; peuvent être égales ou non, correspondant par exemple aux blocs de base du type de cellule de traitement considéré mentionnés en référence à la figure 6. En variante, la première cellule de traitement élémentaire 20a; a par exemple 1 pour fonction de transfert G1(z)= 1û 1 pour une cellule de traitement passe-bas, z cos(2n )z-1 ûz 2 .fe G1(z) _ 1û2cos(2~ f~e)z 1 +z 2 _1 pour une celle de traitement passe-haut et la deuxième cellule de traitement - élémentaire 20b; a par exemple pour fonction de transfert G2(z)= z1_1 pour une cellule 1ùz pour une cellule de traitement 1 passe-bande, ou G2(z)= ûz 1 pour une cellule de traitement passe-haut ou inversement. 1+z-' Dans l'exemple de la figure 16, la sortie de la deuxième cellule de traitement 20b; est reliée à l'entrée du gain pur 50;, dont la sortie est reliée à l'entrée de la première cellule de traitement 20a;. pour une cellule de traitement passe-bande, ou G1(z)= 1 l+z GJ~/ -1 1ùcos( de traitement passe-bas, G1 (z) = fe 1- 2 cos(2~fC fe) z 1 + z-2 La fonction de transfert du signal d'un tel étage de traitement 10i peut rester unitaire mais la fonction de transfert du bruit de quantification de cet étage de traitement 10; se trouve par exemple modifiée. En supposant le quantificateur 30; linéaire, les valeurs des gains purs 34;, 36; et 39; égales à 1, la fonction de transfert de la première cellule de traitement élémentaire 20a; z égale à ~ 1_ et la fonction de transfert de la deuxième cellule de traitement élémentaire z 20b; égale à 1 ~ la fonction de transfert du bruit de quantification NTF(z) devient 1-z NTF(z)=l-(2-ci )z-1 +z-2. Les zéros de cette fonction de transfert sont deux nombres complexes conjugués. On a représenté à la figure 20a l'amplitude 200 en dB de la fonction de transfert du bruit de quantification de l'étage de traitement selon la figure 16 et l'amplitude 210 de la fonction de transfert du bruit de quantification d'un étage de traitement sans boucle de retour interne comportant le gain pur 50i. Comme on peut le voir, lorsque les zéros de la fonction de transfert du bruit de quantification comportent une paire de nombres complexes conjugués, une entaille est ménagée dans la courbe 200, ce qui correspond à une réduction du bruit de quantification dans la bande utile. On a représenté à la figure 20b la puissance du bruit de quantification dans la bande passante en fonction de la valeur c; du gain pur 50i. Comme on peut le voir, le choix d'une certaine valeur pour ce gain pur 50;, qui revient à déplacer les zéros de la fonction de transfert du bruit de quantification de l'étage de traitement, permet de diminuer la puissance du bruit de quantification. Dans l'exemple représenté, en choisissant c; proche de 0,003, on peut minimiser la puissance du bruit de quantification qui est alors comprise entre -27 et -28 dB. A titre de comparaison, sans introduction de la boucle de retour interne, c'est-à-dire lorsque c; est nul, la fonction de transfert du bruit de quantification et la puissance du bruit de quantification est comprise entre -22 et -23 dB. Dans l'exemple de la figure 17, la sortie de la deuxième cellule de traitement élémentaire 20b; est reliée à l'entrée du gain pur 50; dont la sortie est reliée à l'entrée de la 30 première cellule de traitement élémentaire 20a;, en aval de l'entrée du gain pur 39;. Dans l'exemple de la figure 18, le signal résultant de la sommation du signal en sortie de la deuxième cellule de traitement élémentaire 20b; et du gain pur 39; constitue le signal d'entrée du gain pur 50i dont la sortie est reliée à l'entrée de la première cellule de traitement élémentaire 20a;. L'étage de traitement représenté à la figure 18 présente par exemple, en supposant le quantificateur 30; linéaire, les valeurs des gains purs 34;, 36; et 39; égales à 1, la fonction de transfert de la première cellule de traitement élémentaire 20a; égale à 1 1 z-i et la fonction de transfert de la deuxième cellule de traitement élémentaire 20b; égale à , une fonction de transfert du signal égale à 1 et une fonction de transfert du bruit de 1ûz quantification NTF(z) avec 1û2(1ûci )z-'+(1ûci )z-2 NTF(z) = 1+2ciz-i ûciz-2 Dans la variante d'étage de traitement 10i représentée à la figure 19, la sortie de la deuxième cellule de traitement élémentaire 20b; est reliée à l'entrée du gain pur 50; dont la sortie est reliée à l'entrée de la première cellule de traitement élémentaire 20a;, en amont de l'entrée du gain pur 39;. On a représenté à la figure 21 l'amplitude en dB de la fonction de transfert du bruit de quantification de l'étage de traitement selon la figure 18 ou 19. Similairement à la réponse représentée à la figure 20a, la présence de la boucle de retour interne comportant le gain pur 50; permet de ménager une entaille dans la courbe de l'amplitude de la fonction de transfert du bruit de quantification, permettant de réduire le bruit de quantification dans la bande utile. Dans un autre exemple, la cellule de traitement 20; n'est pas réalisée à l'aide de deux cellules de traitement élémentaires d'ordres inférieurs, sa fonction de transfert étant directement implémentée en tant que telle. On a représenté à la figure 7 un convertisseur 1 comportant L étages de traitement 10; tels que représentés à la figure 5. Ces L étages de traitement sont par exemple tels que décrits en référence à l'une des figures 16 à 19.Dans l'exemple décrit, chaque quantificateur 30; et chaque CNA 40; de chaque étage de traitement 10; est multibit. z L'invention n'est bien entendu pas limitée à un tel exemple. Au moins un étage de traitement 10i comporte par exemple un quantificateur monobit, encore appelé comparateur, et un CNA monobit. Si le modèle linéaire du quantificateur est utilisé, le signal Y(z) obtenu en sortie du convertisseur 1 s'écrit selon la transformation en z : Y(z)=X(z)+f J NTF.(z). où NTF;(z) est la fonction de transfert du bruit de quantification du ième étage. On a représenté à la figure 8 un autre exemple d'étage de traitement 10;' selon l'invention. Dans cet exemple, la cellule de traitement 20; est remplacée par deux cellules de traitement élémentaires 20a; et 20b; de même fonction de transfert, par exemple G(z) = z ~ ou G(z) = 1 i pour une cellule de traitement élémentaire 1ùz 1ùz passe-bas, G(z) = ou G(z) = 1 _1 pour une cellule de traitement élémentaire l+z vvo i vvo ~)z-1 passe-haut ou, G(z) = 2~ fer ou G(z) = /e 2~ ' 1ù2cos( 7e)z +z 2 1ù2cos( fc fe)Z +Z une cellule de traitement élémentaire passe-bande. La première cellule de traitement élémentaire 20a; a pour entrée la différence entre : - le produit du signal en première entrée Ili de l'étage de traitement 10; par un gain pur 22; et - le produit du signal en deuxième entrée de rebouclage 12; par un gain pur 34;. La deuxième cellule de traitement élémentaire 20b; a pour entrée la somme : - du produit du signal en sortie de la première cellule de traitement élémentaire 20a; par un gain pur 26;, - du produit du signal en première entrée Ili par un gain pur 25;, moins le produit du signal en deuxième entrée de rebouclage 12; par un gain pur 4W. z -1 1+ pour Le quantificateur 30; a pour entrée la somme du signal en sortie de la deuxième cellule de traitement élémentaire 20b; et du produit du signal en première entrée l li par un gain pur 43;. Le signal en sortie du quantificateur 30; constitue le signal en première sortie de l'étage de traitement 13;. Le CNA 40; a pour signal d'entrée le signal en sortie du quantificateur 30i. Le signal en deuxième sortie de rebouclage 14; est constitué par la différence entre le signal en sortie du CNA 40; et le produit du signal en entrée du quantificateur 30; par un gain pur 38;. Les valeurs des gains 22;, 25; 26;, 34;, 38; ,41; et 43; sont empiriques et dépendent de l'ordre de l'étage de traitement 10;. Ces valeurs de gains peuvent être reconfigurables pour augmenter encore la performance de l'étage de traitement quand le signal d'entrée est très faible. La valeur du gain pur 38L du Lème étage de traitement peut être nulle. On a représenté à la figure 9 un convertisseur comportant L étages de traitement 10;' tels que représentés à la figure 8. Dans l'exemple considéré, chaque quantificateur 30; et chaque CNA 40; de chaque étage de traitement 10;' est multibit. L'invention n'est pas limitée à un tel exemple. Au moins un étage de traitement 20 peut par exemple comporter un quantificateur monobit, encore appelé comparateur, et un CNA monobit. On a représenté à la figure 10 un autre exemple de convertisseur 1 selon l'invention. Comme on peut le voir, ce convertisseur 1 comporte une alternance d'étages de 25 traitement 10; tels que décrits en référence à la figure 5, par exemple tels que décrits en référence à l'une des figures 16 à 19 et d'étages de traitement 10;' tels que décrits en référence à la figure 8. On a représenté à la figure 11 un deuxième mode de réalisation d'un convertisseur selon l'invention. 30 Comme on peut le voir sur cette figure, un signal d'entrée X est appliqué au convertisseur 1, ce dernier présentant en sortie un signal Y. Le convertisseur 1 comporte dans cet exemple L étages de traitement sigma delta 10,, chaque étage de traitement 10," comportant une cellule de traitement analogique 20; étant par exemple similaire à celles décrites en référence à la figure 5, notamment à celles décrites en référence à l'une des figures 16 à 19, ainsi qu'un quantificateur 30; et un CNA 40;. Les quantificateurs représentés sont tous multibit mais on ne sort pas du cadre de la présente invention lorsque l'un au moins des quantificateurs est un comparateur. Comme on peut le voir, chaque cellule de traitement 20; a pour signal d'entrée la somme : - du produit du signal d'entrée X du convertisseur 1 avec un gain pur 81;, - du produit du signal de sortie d'un CNA 80 ayant pour signal d'entrée le signal de sortie Y du convertisseur avec un gain pur 82; et, - des i-1 sorties des cellules de traitement 20, des étages de traitement 10i", avec j compris entre 1 et i-1, ces j sorties étant respectivement multipliées 15 par un gain pur 83,,. Chaque quantificateur 30, a pour signal d'entrée la somme : - du produit du signal en sortie de la cellule de traitement 20, avec un gain pur 84,, - du produit du signal d'entrée X du convertisseur avec un gain pur 85, et, 20 - du produit par un gain pur 87,,, pour chaque étage de traitement 10i" précédent, j étant compris entre 1 et i-1, du signal résultant de la différence entre : - le produit par un gain pur 86, du signal d'entrée du convertisseur 30, et, 25 - le signal en sortie du CNA 40,. Chaque CNA 40, a pour signal d'entrée le signal de sortie du quantificateur 30,. Enfin, le convertisseur comporte un sommateur 88 qui reçoit comme entrées les sorties de chaque étage de traitement 10," du convertisseur et a pour sortie le signal de sortie Y du convertisseur. 30 On a représenté à la figure 12 un mode de réalisation préféré d'un convertisseur selon l'invention. Le convertisseur selon la figure 12 diffère de celui décrit en référence à l'exemple illustré à la figure 7 par le fait qu'à l'exception de l'étage de traitement 10L, tous les quantificateurs 30;, avec i compris entre 1 et L-1 sont des comparateurs, ce qui évite d'avoir recours à des CNA pour les étages de traitement 10; autres que l'étage de traitement 10L. Les cellules de traitement 20; sont par exemple réalisées à l'aide d'une première cellule de traitement élémentaire 20a; et d'une deuxième cellule de traitement élémentaire 20b;, ces cellules de traitement élémentaires 20a; et 20b; ayant la même fonction de transfert G(z) et correspondant à des blocs de base du type de cellule de traitement considéré, à savoir G(z) = z-1_1 pour une cellule de traitement élémentaire passe-bas, 1ùz 1 G(z) = z ~ pour une cellule de traitement élémentaire passe-haut ou, 1+z G(z f ) = e pour une cellule de traitement élémentaire 1û2cos(2nf~ -1 +z passe-bande où f est la fréquence centrale de la bande passante considérée et fe la fréquence d'échantillonnage. En variante, au moins un étage de traitement 10;, notamment chaque étage de traitement 10;, comporte une cellule de traitement 20; réalisée à l'aide d'une première cellule de traitement élémentaire 20a; et d'une deuxième cellule de traitement élémentaire 20b; de même ordre mais présentant des fonctions de transfert différentes. La première cellule de traitement élémentaire 20a; a par exemple pour fonction de transfert Gi(z)= 1û 1 i pour une celle de traitement passe-bas, G1(z) = 2~f ' J e pour une cellule de traitement passe-bande, ou Gi(z)= lù2cos( e)Z +Z 1 +1z i pour une cellule de traitement passe-haut et la deuxième cellule de traitement 1û cos(2n )z1 - élémentaire 20b; a par exemple pour fonction de transfert G2(z)= 11_1 pour une cellule 1ùz cos(L7Gf e fe )2-1 ù zù2 de traitement passe-bas, G1 (z) = 1ù2cos(2~fe fe)z +z 2 1 passe-bande, ou G1(z)= z + z1 pour une cellule de traitement passe-haut ou inversement. l Chaque cellule de traitement 10i est par exemple telle que représenté à l'une des figures 16 à 19. Comme on peut le voir à la figure 12, le quantificateur 30L du dernier étage de traitement du convertisseur est un quantificateur sur 1,5 bit. Le CNA 40L recevant comme signal d'entrée le signal de sortie du quantificateur sur 1,5 bit est également sur 1,5 bit. On a représenté à la figure 13 un diagramme représentant différents rapports signal sur bruit en fonction de l'amplitude du signal d'entrée X pour différents convertisseurs sigma delta. La courbe 110 correspond au cas d'un convertisseur connu représenté à la figure 2. La courbe 120 correspond à un convertisseur MSCL dont les coefficients ont été optimisés de façon empirique. La courbe 130 correspond au cas du convertisseur de la figure 2 dans lequel un comparateur a été remplacé par un quantificateur 1,5 bit. La courbe 140 correspond au cas d'un convertisseur MASH 22. La courbe 150 correspond au cas d'un convertisseur GMSCL assemblé selon la structure représentée à la figure 12, chaque étage de traitement 10; comportant une cellule de traitement analogique 20; similaire à celles décrites en référence à la figure 6. Comme on peut le voir sur la figure 13, un convertisseur selon l'invention présente un rapport signal sur bruit supérieur à celui des convertisseurs connus sur une large plage d'amplitudes. En particulier, lorsque chaque étage de traitement 10; comporte une cellule de traitement 20; telle que décrite en référence aux figures 16 à 19, la fonction de transfert du bruit de quantification du convertisseur est le produit des fonctions de transfert du bruit de quantification de chaque étage de traitement, ce qui permet, en jouant sur la valeur du gain pour une cellule de traitement pur 50; de chaque étage de traitement 10i, comme représenté à la figure 20b, de déplacer les zéros de la fonction de transfert du bruit de quantification de chaque étage de traitement, indépendamment des autres étages de traitement. On peut ainsi répartir dans la bande utile du signal les zéros de la fonction de transfert du bruit de quantification du convertisseur, une telle méthode pouvant être qualifiée d'optimisation locale des zéros de la fonction de transfert du bruit de quantification du convertisseur. En variante, les zéros de la fonction de transfert du bruit de quantification du convertisseur peuvent être optimisés de façon globale, comme décrit en référence à la 10 figure 22. Dans l'exemple de la figure 22, le convertisseur est un convertisseur à deux étages assemblés selon la structure représentée à la figure 7. Cependant une telle optimisation globale des zéros de la fonction de transfert du bruit de quantification du convertisseur pourrait encore être réalisée pour des 15 convertisseurs tels que représentés aux figures 9 à 12. L'invention n'est par ailleurs pas limitée à l'optimisation globale des zéros de la fonction de transfert du bruit de quantification d'un convertisseur ne comportant que deux étages de traitement. Chaque cellule de traitement analogique 20; est dans l'exemple décrit réalisée 20 selon l'une des possibilités décrites à la figure 6 et la sortie de la deuxième cellule de traitement 20b2 du deuxième étage de traitement 102 du convertisseur , ainsi que l'entrée du gain pur 392 de deuxième étage sont chacun reliés à l'entrée d'un gain pur 421, respectivement 431, dont la sortie est soustraite à la sortie du gain pur 261 du premier étage de traitement 101. 25 Les deux gains purs introduits 421 et 431 ont par exemple tous deux la même valeur, par exemple d , k et d étant des nombres réels. d est par exemple égal au gain pur 371 en deuxième sortie de rebouclage 141 du premier étage de traitement 101, et peut être égal à 2n, n étant un entier naturel. La fonction de transfert du bruit de quantification du convertisseur représenté à (1ùz 1)21ù(2ùk)z 1 +z2] 30 la figure 22 est NTF(z) d Par rapport à la fonction de transfert du bruit de quantification d'un convertisseur différent uniquement de celui représenté à la figure 22 par l'absence des gains purs 421et 431, une telle fonction de transfert comporte une paire de zéros supplémentaire étant des nombres complexes conjugués, ce qui peut permettre d'obtenir un gain d'environ 10dB du rapport signal sur bruit. Dans le cas d'un convertisseur comportant plus de deux étages de traitement, les étages de traitement sont reliés deux à deux comme représenté à la figure 22. Les gains purs 42; et 43; sont par exemple différents des gains 42;+1 et 43;+1. L'optimisation des zéros de la fonction de transfert du bruit de quantification du convertisseur peut permettre d'améliorer les performances du convertisseur en terme de rapport signal bruit distorsion, comme représenté à la figure 23. Sur cette figure, la courbe 200 correspond au rapport signal bruit distorsion en fonction de l'amplitude du signal d'entrée d'un convertisseur selon la figure 12 dont les zéros de la fonction de transfert du bruit de quantification sont optimisés. Les courbes 210 et 220 correspondent à des convertisseurs de même ordre sans optimisation des zéros de la fonction de transfert du bruit de quantification. On a représenté à la figure 14 un système de rebouclage connu de la sortie d'un étage de traitement sigma-delta intégré à un convertisseur sigma-delta assemblé selon une structure MSCL. Comme on peut le voir à la figure 14, la sommation des signaux de sortie de chaque quantificateur 30; fournit un signal de sortie multibit. Il est par conséquent nécessaire d'utiliser un CNA 40; dans la boucle du retour, ce qui peut entraîner des problèmes de non linéarité. Un exemple de système de rebouclage selon l'invention est représenté à la figure 15. Selon cet exemple, le rebouclage est effectué en sortie de chaque quantificateur 30;, avant la sommation des signaux de sortie de chaque quantificateur. Le système selon la figure 15 permet, en utilisant un rebouclage par sortie de chaque quantificateur 30; et non pas un rebouclage global sur la somme de toutes les sorties des quantificateurs 30; de s'affranchir de l'usage d'un CNA40; multibit. Des techniques de calibration numérique simples peuvent être utilisées en plus du système représenté à la figure 15. On peut par exemple utiliser le système représenté à la figure 15 pour boucler les étages de traitement 10i représentés à la figure 12. L'invention n'est pas limitée aux exemples qui viennent d'être décrits. L'invention permet de bénéficier d'une nouvelle architecture de convertisseur sigma delta comportant une pluralité d'étages de traitement sigma delta à faible distorsion, peu sensible aux disparités entre les étages, en utilisant la mise en cascade d'étages de traitement élémentaires stables à faible distorsion et un rebouclage global. L'architecture de convertisseur proposée est générale et peut être utilisée pour tous les types de convertisseurs sigma delta, passe-bas, passe-bande et passe-haut, quel que soit l'ordre. Dans les revendications, l'expression � comportant un � doit être comprise comme � comportant au moins un �, sauf si le contraire est précisé. REVENDICATIONS1. Convertisseur sigma-delta (1) comportant une pluralité d'étages de traitement sigma-delta (10i), chaque étage de traitement (10i) comportant une cellule de traitement analogique (20i) et un quantificateur (30i), les étages de traitement (10i) étant reliés ensemble de telle sorte qu'un étage de traitement traite au moins une partie du bruit d'un autre étage de traitement du convertisseur, au moins un étage de traitement (10i) comportant une cellule de traitement analogique (20i) passe-bas ou passe-haut d'ordre au moins deux ou passe-bande d'ordre au moins quatre. 2. Convertisseur selon la revendication 1, l'un au moins des quantificateurs 10 (30i) étant un quantificateur multibit. 3. Convertisseur selon l'une des revendications précédentes, chaque étage de traitement (10i) comportant un système de rebouclage. 4. Convertisseur selon l'une des revendications précédentes, au moins un étage de traitement (loi) comportant un quantificateur (30i) sur 1,5 bit et un système de 15 rebouclage comportant un convertisseur numérique analogique (CNA) (40i) sur 1,5 bit. 5. Convertisseur selon la revendication précédente, les étages de traitement (10i) étant assemblés selon une structure en cascade et le quantificateur (30i) sur 1,5 bit étant intégré au dernier étage de traitement de la structure. 6. Convertisseur selon la revendication précédente, ne comportant qu'un seul 20 étage de traitement (10i) comportant un quantificateur (30i) sur 1,5 bit et un CNA sur 1,5 bit, les autres étages de traitement (10i) comportant un quantificateur (30i) monobit. 7. Convertisseur selon l'une quelconque des revendications précédentes, au moins un étage de traitement (10i) étant un étage de traitement à faible distorsion. 8. Convertisseur selon l'une quelconque des revendications précédentes, au 25 moins un étage de traitement (loi) comportant une cellule de traitement analogique (20i) passe-bas d'ordre deux. 9. Convertisseur selon la revendication précédente, la cellule de traitement analogique passe-bas (20i) d'ordre deux étant réalisée à l'aide d'une première cellule de traitement élémentaire (20ai) passe-bas d'ordre un et d'une deuxième cellule de traitement 30 élémentaire (2obi) passe-bas d'ordre un. 10. Convertisseur selon la revendication précédente, les première et deuxième cellules de traitements élémentaire passe-bas d'ordre un (20a,, 20b1) ayant pour fonction de transfert selon la transformation en z : 1 G(z) = z ., ou G(z) =- 1ù _, z 1.-z 11. Convertisseur selon l'une quelconque des revendications précédentes, au moins un étage de traitement (10i) comportant une cellule de traitement analogique (20;) passe-haut d'ordre deux. 12. Convertisseur selon la revendication précédente, la cellule de traitement analogique (20;) passe-haut d'ordre deux étant réalisée à l'aide d'une première cellule de traitement élémentaire (20a;) passe-haut d'ordre un et d'une deuxième cellule de traitement élémentaire (20b;) passe-haut d'ordre un. 13. Convertisseur selon la revendication précédente, les première et deuxième cellules de traitement élémentaire (20a;, 20b;) passe-haut d'ordre un ayant pour fonction de transfert selon la transformation en z : _ - z-' ]. G(z) ou G(z) = 1+z t 1+z _, 14. Convertisseur selon l'une quelconque des revendications précédentes, comportant au moins un étage de traitement (10i) comportant une cellule de traitement analogique (20;) passe bande d'ordre quatre. 15. Convertisseur selon la revendication précédente, la cellule de traitement 20 analogique (20;) passe bande d'ordre quatre étant réalisée à l'aide d'une première cellule de traitement élémentaire (20a;) passe-bande d'ordre deux et d'une deuxième cellule de traitement élémentaire (20b;) passe bande d'ordre deux. 16. Convertisseur selon la revendication précédente, les première et deuxième cellules de traitement élémentaire (20a;, 20b;) passe bande d'ordre deux ayant 25 pour fonction de transfert selon la transformation en z : cos(2 ~c )z-t û 2 1û cos(2 ~% . )z t G(z) = ou G(z) _ 1ù2cos(2 fe)z-I+z-2 1ù2cos(2 /c/Je)z-+z-215 17. Convertisseur selon l'une quelconque des revendications 9, 10, 12, 13,. 15 ou 16, les première et deuxième cellules de traitement élémentaire (20a;, 20b;) étant assemblées de telle sorte que la sortie de la première cellule de traitement élémentaire (20a1) soit reliée à l'entrée de la deuxième cellule de traitement élémentaire (20b;) et que l'une au moins de la première cellule de traitement élémentaire (20a;) et de la deuxième cellule de traitement élémentaire (20b;) ait son entrée reliée à l'entrée d'un gain pur (39,) et sa sortie reliée à la sortie de ce gain pur (39i). 18. Convertisseur selon l'une quelconque des revendications précédentes, comportant au moins deux étages de traitement (10i) d'ordres différents. 19. Convertisseur selon l'une quelconque des revendications précédentes, étant agencé de façon à ce que les zéros de la fonction de transfert du bruit de quantification du convertisseur (1) comportent au moins une paire de nombres complexes conjugués. 20. Convertisseur selon la revendication précédente, au moins une cellule de traitement (20,) d'un étage de traitement (1.0;) étant agencée de façon à ce que les zéros de la fonction de transfert du bruit de quantification dudit étage de traitement (10i) comportent une paire de nombres complexes conjugués. 21. Convertisseur selon l'une des revendications 9, 12 et 15 et selon la revendication 20, au moins une cellule de traitement (20;) comportant une boucle de retour interne dont l'entrée est reliée en aval de la sortie de la deuxième cellule de traitement élémentaire (20bi) et dont la sortie est reliée en amont de l'entrée de la première cellule de traitement élémentaire (20a1), cette boucle de retour interne comportant un gain pur (50;). 22. Convertisseur selon la revendication 19, au moins deux étages de traitement voisins (1Oi, 10i+j) du convertisseur (1) interagissant de façon à ce que les zéros de la fonction de transfert du bruit de quantification du convertisseur comportent au moins une paire de nombres complexes conjugués. 23. Convertisseur selon l'une des revendications 9, 12 et 15 et selon la revendication 22, l'entrée et la sortie de la deuxième cellule de traitement élémentaire (20b;+1) d'un des deux étages de traitement (10,+l) étant reliées à l'entrée du quantificateur (30i) de l'étage de traitement (10;) précédent. 24. Procédé de conversion d'un signal analogique en un signal numérique, dans lequel on utilise un convertisseur sigma-delta (1) tel que défini dans l'une quelconque des revendications précédentes.