Brevet FR2933233A1 — publié le 20100101

Titre SUBSTRAT DE HAUTE RESISTIVITE BON MARCHE ET PROCEDE DE FABRICATION ASSOCIE Contexte de l'invention La présente invention concerne un substrat présentant une résistivité électrique élevée. Elle concerne également un procédé de fabrication d'un tel substrat. Les substrats de résistance électrique élevée (généralement désignés HR, pour haute résistivité) trouvent des applications dans la fabrication de dispositifs microélectroniques, optoélectroniques, photovoltaïques et microélectromécaniques, plus particulièrement de dispositifs électroniques qui fonctionnent à très haute fréquence (typiquement plus de 100 MHz), tels que les dispositifs radiofréquence que l'on trouve dans les applications de télécommunications et de détection radio. Etat de la technique Des exemples de tels substrats HR sont par exemple décrits dans les documents US2006166451 et US2007032040. Ils comprennent généralement une couche supérieure dans ou sur laquelle seront formés des dispositifs haute fréquence, une couche isolante en dessous de la couche supérieure et un support de haute résistivité. Dans certains cas, des couches supplémentaires peuvent être insérées entre la couche isolante et le support pour améliorer encore les propriétés de résistance électrique élevée du substrat. Bien que les substrats HR connus puissent fournir des dispositifs aux performances améliorées en termes de réduction de la perte de signal dans le support ou d'amélioration du rapport signal sur bruit grâce à la diminution 1 des phénomènes de couplage (� crosstalk � selon l'expression anglo- saxonne), ils souffrent encore d'un inconvénient majeur lié à leur coût très élevé. Ceci est particulièrement vrai pour les substrats qui recevront des dispositifs devant être intégrés dans des produits dont le prix est sensible, comme les produits de grande consommation (marché des télécommunications). Ce constat s'explique en partie par le fait que les substrats HR connus comprennent un support de haute résistivité qui est lui-même d'un coût élevé en comparaison des supports classiques, non HR. On comprendra que la fabrication d'un support HR nécessite des étapes supplémentaires avant ou pendant la fabrication du substrat HR. Dans le cas du silicium monocristallin, ces étapes pourraient par exemple impliquer un long recuit à multiples paliers pour précipiter l'oxygène résiduel du support. Les références citées ci-dessus comprennent également des étapes additionnelles comme l'élaboration d'une couche supplémentaire entre la couche isolante et le support, ou le retrait d'une couche superficielle du support pour améliorer encore ou maintenir la résistivité élevée du substrat. Ces étapes ont également tendance à augmenter le coût et la complexité de fabrication des substrats HR connus. Le but de la présente invention est donc de proposer des substrats de haute résistivité qui peuvent être obtenus à moindre coût par rapport aux substrats 25 HR connus et qui nécessitent un procédé de fabrication bien plus simple. Plus précisément, l'invention concerne un substrat (1, 11) ayant une résistivité élevée et comprenant un support (2) ayant une résistivité normale ; 30 - une couche semi-conductrice de haute résistivité (3) sur le substrat de support, présentant une résistivité supérieure à 1000 Ohm.cm ; une couche isolante (4) sur la couche de haute résistivité (3) ; et - une couche supérieure (5) sur la couche isolante (4). L'invention concerne également un procédé de fabrication d'un substrat (1, 11) ayant une résistivité élevée, qui comprend les étapes suivantes : obtenir un support (2) présentant une résistivité normale ; élaborer une couche semi-conductrice de haute résistivité (3) sur le substrat de support (2) pour former une première structure intermédiaire (7) ; élaborer une couche isolante (4) sur la première structure intermédiaire (7) ; - assembler la structure intermédiaire (7) avec un substrat donneur (8) pour former une deuxième structure intermédiaire (9) ; réduire l'épaisseur du substrat donneur (8) de la deuxième structure intermédiaire (9) pour former le substrat (1, 11). Brève description des dessins D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description qui va maintenant être donnée par renvoi aux dessins annexés qui représentent, dans un but illustratif, mais non limitatif, plusieurs modes de réalisation possibles, et dans lesquels : la figure 1 illustre un substrat selon un premier mode de réalisation de l'invention ; la figure 2 représente un substrat selon un deuxième mode de réalisation de l'invention ; les figures 3a à 3e représentent un procédé de fabrication du substrat selon le premier mode de réalisation ; les figures 4a à 4f représentent un procédé de fabrication du substrat selon le deuxième mode de réalisation. Description de modes de réalisation particuliers La figure 1 représente un substrat (1) ayant une résistivité élevée selon un premier mode de réalisation de l'invention. Le substrat (1) présente un diamètre quelconque, par exemple de 300 mm, 200 mm, ou d'autres diamètres en fonction de son application finale. II comprend une couche supérieure (5) dans ou sur laquelle seront finalement formés des dispositifs. Dans certains cas, des dispositifs comme les dispositifs CMOS classiques peuvent être formés par des techniques bien connues directement sur ou dans la couche supérieure (5). Dans d'autres cas, des couches supplémentaires (non représentées sur la figure 1) peuvent s'avérer nécessaires au-dessus de la couche supérieure (5) pour former les dispositifs, comme c'est le cas, par exemple, des dispositifs HEMT à base de nitrure de gallium. L'épaisseur de la couche supérieure (5) peut dépendre de l'application, mais elle sera typiquement comprise entre 10 nm et environ 1 pm, en se basant sur les besoins et les capacités de production actuels. Dans tous les cas, l'épaisseur de la couche supérieure (5) n'affecte pas au premier ordre les propriétés de résistivité élevée du substrat HR (1) de l'invention. Par ailleurs, la nature du matériau qui compose la couche supérieure peut être choisie librement en fonction de l'application du dispositif final, le choix le plus fréquent consistant à sélectionner une couche supérieure en silicium monocristallin, même si d'autres matériaux sont possibles, comme le carbure de silicium, le nitrure de gallium, etc. Le. substrat HR (1) comprend également une couche isolante (4) sur laquelle est disposée la couche supérieure (5). Dans la plupart des cas, la couche isolante (4) est constituée de dioxyde de silicium, car ce matériau peut être facilement obtenu par dépôt ou par oxydation d'un substrat de silicium, comme cela sera expliqué dans de plus amples détails dans la description. L'épaisseur de la couche isolante peut aller de quelques nanomètres, par exemple 10 nm, à 100 ou 200 nm, mais d'autres épaisseurs sont également possibles. Hormis le dioxyde de silicium, d'autres matériaux possibles pour la couche isolante (4) sont le nitrure de silicium, les diélectriques à constante diélectrique (� k �) élevé ou faible, et les combinaisons de couches de chacun de ces matériaux respectifs. Le substrat HR (1) de l'invention comprend également un support (2). Par opposition aux substrats HR de la technique antérieure, le support (2) du substrat HR (1) de l'invention présente une résistivité normale. Par � normale �, on entend une résistivité qui correspond à la résistivité de supports qui n'ont pas été conçus pour fournir des propriétés de haute résistivité. Cette résistivité normale est généralement comprise entre 8 Ohm.cm et 30 Ohm.cm, selon le niveau de dopage existant dans la masse du support (2). Comme le support (2) correspond à un support classique, on peut se le procurer pour un coût bien inférieur à celui d'un support HR. En particulier, le support (2) peut être choisi pour posséder des propriétés cristallines ou d'autres caractéristiques qui en font un support très bon marché. En variante, il peut s'agir d'une tranche de silicium recyclée qui a été utilisée dans des étapes précédentes de fabrication. Dans d'autres cas, le support (2) pourrait être un support en quartz, en silicium polycristallin, en carbure de silicium polycristallin, ou en nitrure d'aluminium polycristallin. Évidemment, le support (2) pourra également être choisi en silicium monocristallin. Enfin, le substrat (1) comprend une couche semi-conductrice de haute résistivité (3) disposée sur le substrat de support et présentant une résistivité supérieure à 1000 Ohm.cm. La couche semi-conductrice de haute résistivité (3) est positionnée en dessous de la couche isolante (4), comme le montre la figure 1. La couche semi-conductrice de haute résistivité (3) constitue la particularité du substrat (1) qui permet d'obtenir les propriétés de résistivité élevée de l'invention. Un élément essentiel de l'invention consiste donc à fournir une telle couche d'une épaisseur et présentant le niveau de résistivité exigé par l'application et par le dispositif final ciblés. Dans un mode de réalisation préféré, la couche semi-conductrice de haute résistivité (3) est une couche de silicium amorphe non dopé. Le caractère non dopé (ou non intentionnellement dopé) de cette couche (3) garantit sa résistivité élevée. Par � couche de silicium amorphe non dopé �, on entend que la concentration de dopant, indifféremment p ou n, doit être inférieure à 5.1012 atomes/cm3. Le caractère amorphe de cette couche permet de se la procurer à moindre coût et sur n'importe quel support (2) qui a été choisi comme substrat (1). Le support (2) ne doit donc pas nécessairement être de qualité monocristalline. La couche semi-conductrice de haute résistivité (3) peut également être élaborée en silicium polycristallin. Quel que soit le matériau choisi pour former la couche semi-conductrice de haute résistivité (3), la résistivité est de préférence sélectionnée pour être supérieure ou égale à 10 kOhm.cm. De plus, dans la plupart des cas, en particulier quand la couche semi-conductrice de haute résistivité (3) est constituée de silicium amorphe non dopé, son épaisseur peut être comprise entre 20 nm et 5000 nm. La résistivité de cette couche peut encore être améliorée en incorporant une certaine densité d'espèces de l'azote, par exemple entre 1.1013 atomes/cm3 et 1.1015 atomes/cm3. Par conséquent, on comprendra que l'invention comprend le remplacement du support HR onéreux des substrats HR de la technique antérieure par un support (2) de qualité médiocre, mais de coût inférieur, sur lequel a été formée une couche semi-conductrice de haute résistivité (3) bon marché. Considérons maintenant la figure 2, qui présente un deuxième mode de réalisation du substrat (11) selon l'invention. Tout comme le substrat HR (1) du premier mode de réalisation, le substrat HR (11) comprend également un support (2) avec une résistivité normale, une couche semi-conductrice de haute résistivité (3) disposée sur le substrat de support et présentant une résistivité supérieure à 1000 Ohm.cm, une couche isolante (4) positionnée sur la couche de haute résistivité (2), et une couche supérieure (5) disposée sur la couche isolante. Comme ces éléments du deuxième mode de réalisation sont identiques à ceux du premier, leur description détaillée ne sera pas répétée ici. Par rapport au substrat HR (1) du premier mode de réalisation, le substrat HR (11) comprend en plus une couche de barrière à la diffusion (6) sur le support (2) et en dessous de la couche semi-conductrice de haute résistivité (3). Cette couche de barrière à la diffusion (6) empêche ou limite la diffusion de contaminants ou de dopants éventuels depuis le support à l'intérieur de la couche semi-conductrice de haute résistivité (3). Comme l'incorporation de dopants ou de contaminants dans la couche semi-conductrice de haute résistivité (3) diminuerait inévitablement sa résistivité, la présence de la couche de barrière à la diffusion est particulièrement adaptée quand le support (2) est susceptible de contenir de tels dopants ou contaminants. De plus, il faut noter à ce stade que la diffusion de dopants et de contaminants depuis la couche supérieure (5) à l'intérieur de la couche semi-conductrice de haute résistivité (3) est également empêchée par la présence de la couche isolante (4) et peut encore être réduite en choisissant un matériau approprié pour cette couche. Par exemple, comme cela a été indiqué plus haut, la couche isolante (4) peut comprendre ou être composée d'une coûche de nitrure de silicium riche en nitrure qui pourrait également servir de couche de barrière à la diffusion très efficace. Revenons à la couche de barrière à la diffusion (6) disposée sur le support (2) : la composition de cette couche (6) peut être, sans limitation, du dioxyde de silicium, du nitrure de silicium, ou une combinaison de ces matériaux. Elle peut comprendre de multiples couches qui renferment ces matériaux ou d'autres. Enfin, la couche de barrière à la diffusion (6) a de préférence une épaisseur d'au moins 20 nm. Dans un mode de réalisation préféré, la couche de barrière à la diffusion (6) est une couche de nitrure de silicium riche en nitrure, c.-à-d. une couche de 7 SiXNy qui renferme plus d'atomes d'azote qu'une couche de nitrure de silicium Si3N4 stoechiométrique. Le nitrure de silicium riche en nitrure, élaboré par exemple par dépôt chimique en phase vapeur qui peut être assisté par plasma, est connu pour être un diélectrique à fortes charges piégées et de haute résistivité. La couche de barrière à la diffusion (6) de ce mode de réalisation préféré comporte plusieurs avantages : elle fournit une barrière efficace contre la diffusion de dopants depuis le support (2) à l'intérieur de la couche semi-conductrice de haute résistivité (3) ; elle forme un diélectrique de haute résistivité qui contribue à la résistivité élevée du substrat (1) ; elle constitue une source d'espèces azotées qui peuvent migrer à l'intérieur de la couche semi-conductrice de haute résistivité (3) et augmenter encore la résistivité de cette dernière. Les figures 3a à 3e présentent un procédé de fabrication typique du substrat (1) de l'invention. Dans la première étape de la figure 3a, un support (2) présentant une résistivité normale est fourni. Dans un exemple particulier, le support (2) est une tranche de silicium monocristallin et présente une résistivité comprise entre 8 Ohm.cm et 30 Ohm.cm. Dans la deuxième étape de la figure 3b, une couche semi-conductrice de haute résistivité (3) est élaborée sur le support (2) pour former une première structure intermédiaire (7). Pour ceci, on peut déposer une couche de silicium amorphe ou polycristallin non dopé sur le support (2), par dépôt chimique en phase vapeur ou dépôt physique en phase vapeur. Dans une troisième étape représentée sur la figure 3c, une couche isolante (4).est formée sur la première structure intermédiaire (7). On peut y parvenir de plusieurs manières. Dans une première approche, la couche isolante (4) est obtenue en déposant un matériau isolant sur la couche de résistivité élevée (3) de la première structure intermédiaire. Dans une autre approche, la couche isolante (4) est obtenue en oxydant la couche de silicium non dopé de résistivité élevée (3). La structure intermédiaire (7) avec la couche isolante (4) est assemblée avec un substrat donneur (8) pour former une deuxième structure intermédiaire (9), comme le montrent les figures 3c et 3e. Bien que ces figures ne l'indiquent pas, il est éventuellement possible de prévoir un substrat donneur (8) avec une couche superficielle isolante. Dans une autre approche d'élaboration de la couche isolante (4) sur la première structure intermédiaire (7) représentée sur la figure 3d, la couche isolante est principalement formée sur ou dans le substrat donneur (8), et cette couche est positionnée sur la première structure intermédiaire (7) durant l'assemblage de la structure intermédiaire (7) avec le substrat donneur (8) pour former la deuxième structure intermédiaire (9) de la figure 3e. Quelle que soit l'approche sélectionnée, une étape de polissage de la surface exposée de la première structure intermédiaire (7) et/ou du substrat donneur (8) et/ou de la couche isolante (4) peut être exécutée avant l'étape d'assemblage afin d'améliorer la cohésion. Enfin, l'épaisseur du substrat donneur (8) de la deuxième structure intermédiaire (9) est réduite pour former le substrat (1). Toutes les techniques de réduction d'épaisseur connues peuvent être utilisées pour cette étape, comme la technique d'amincissement par polissage et gravure, la technique Smart CutTM fondée sur une implantation ionique et un clivage, etc. Les étapes d'assemblage et/ou de réduction de l'épaisseur peuvent nécessiter certains traitements thermiques. Ces traitements peuvent transformer partiellement ou totalement la nature de la couche semi- conductrice de haute résistivité (3). Par exemple, une couche amorphe initialement déposée (3) peut être partiellement ou totalement transformée en une couche polycristalline (3). Cela ne devrait pas modifier les propriétés de résistivité élevée de cette couche. Les figures 4a à 4f présentent un procédé de fabrication typique du substrat (11) selon le deuxième mode de réalisation de l'invention. La plupart des étapes décrites en référence au premier mode de réalisation s'appliquent à ce deuxième mode de réalisation et ne seront donc pas répétées. En particulier, la nature du matériau, le niveau de résistivité et l'étape de polissage supplémentaire avant l'assemblage s'appliquent à la description suivante. Pour rappel, dans ce mode de réalisation, un substrat HR (11) comprend une couche de barrière à la diffusion (6) sur le support (2) et en dessous de la couche semi-conductrice de haute résistivité (3). L'insertion de cette couche de barrière à la diffusion (6) dans le procédé de fabrication offre bien plus d'options en terme de procédé de fabrication, la plupart d'entre elles étant décrites ici sans aucune intention d'être exhaustif. Dans la première étape de la figure 4a, un support (2) présentant une 20 résistivité normale est fourni. Dans la deuxième étape de la figure 4b, la couche de barrière à la diffusion (6) est élaborée sur le support (2) avant l'étape de formation de la couche semi-conductrice de haute résistivité (3) de la figure 4c. Dans l'une des 25 options préférées, comme cela a été expliqué au paragraphe précédent, la formation de la couche de barrière à la diffusion passe par un dépôt chimique en phase vapeur de nitrure de silicium riche en nitrure. Le dépôt peut être assisté par plasma. 30 Ensuite, similairement aux figures 3c et 3d et à la description associée du mode de réalisation précédent, la couche isolante peut être élaborée par plusieurs approches qui correspondent aux figures 4d et 4e. Après l'assemblage de la structure intermédiaire (7) avec le substrat donneur (8) pour former la deuxième structure intermédiaire (9) de la figure 4f, l'épaisseur du substrat donneur (8) de la deuxième structure intermédiaire (9) est réduite pour former le substrat (11), par des techniques connues décrites ci-dessus. Enfin, la résistivité élevée de la couche semi-conductrice (3) peut encore être augmentée en y introduisant des espèces azotées. Comme cela a été détaillé dans un précédent paragraphe, on peut y parvenir en formant une couche de barrière à la diffusion (6) riche en azote, de sorte qu'au moins certaines espèces azotées puissent migrer à l'intérieur de la couche de résistivité élevée (3). En variante, des espèces azotées, comme des ions d'azote, peuvent être implantées à travers la couche supérieure (5) et la couche isolante (4) pour atteindre une concentration souhaitée d'azote comprise entre 1.1013 atomes/cm3 et 1.1015 atomes/cm3. L'invention propose donc une approche bon marché pour obtenir des substrats (1, 11) présentant une résistivité électrique élevée, et peut être appliquée à un large éventail d'applications, l'exemple particulier présenté ci-dessus ne devant pas être considéré comme limitant la présente invention, dont la portée ne peut être déterminée qu'en référence aux revendications. Revendications1. Substrat (1, 11) ayant une résistivité élevée comprenant un support (2) ayant une résistivité normale ; une couche semi-conductrice de haute résistivité (3) disposée sur le substrat de support et présentant une résistivité supérieure à 1000 Ohm.cm ; une couche isolante (4) positionnée sur la couche de haute résistivité (3) ; et une couche supérieure (5) disposée sur la couche isolante (4). 2. Substrat selon la revendication 1, dans lequel le support (2) présente une résistivité comprise entre 8 Ohm.cm et 30 Ohm.cm 3. Substrat selon la revendication 1, dans lequel la couche semi-conductrice de haute résistivité (3) présente une résistivité supérieure ou égale à 10 kOhm.cm Substrat selon la revendication 1 comprenant en outre une couche de barrière à la diffusion (6) sur le support (2) et en dessous de la couche semi-conductrice de haute résistivité (3). 5. Substrat selon la revendication 4, dans lequel la couche de barrière à la diffusion (6) est une couche de dioxyde de silicium ou de nitrure de silicium ou une combinaison de ces couches, qui a une épaisseur d'au moins 20 nm. 6. Substrat selon la revendication 4, dans lequel la couche de barrière à la diffusion (6) est une couche de nitrure de silicium riche en nitrure. 7. Substrat selon la revendication 1, dans lequel la couche de résistivité élevée (3) est une couche de silicium amorphe ou polycristallin non 1230dopé. 8. Substrat selon la revendication 7, dans lequel la couche de résistivité élevée (3) renferme en outre une concentration d'azote qui est comprise entre 1.1013 atomes/cm3 et 1.1015 atomes/cm3. 9. Substrat selon la revendication 1, dans lequel le support (2) et la couche supérieure (5) sont des substrats de silicium monocristallin. 10. Substrat selon la revendication 1, dans lequel le support (2) est choisi dans le groupe du quartz, du silicium polycristallin, du carbure de silicium polycristallin et du nitrure d'aluminium polycristallin. 11. Substrat selon la revendication 1 dans lequel la couche isolante (4) comprend un matériau choisi dans le groupe constitué par le nitrure de silicium, les diélectriques à constante diélectrique élevé, les diélectriques à constante diélectrique faible, l'oxyde de silicium et toutes les combinaisons de ces matériaux. 12. Substrat selon la revendication 1, dans lequel la couche isolante (4) est une couche de dioxyde de silicium et a une épaisseur allant de 10 nm à 200 nm. 13. Substrat selon la revendication 1, dans lequel la couche semi- conductrice de haute résistivité (3) a une épaisseur allant de 20 nm à 5000 nm. 14. Procédé de fabrication d'un substrat (1, 11) ayant une résistivité élevée, qui comprend les étapes suivantes : - obtenir un support (2) présentant une résistivité normale ; élaborer une couche semi-conductrice de haute résistivité (3) sur le substrat (2) pour former une première structure intermédiaire (7) ; élaborer une couche isolante (4) sur la première structure intermédiaire (7) ; assembler la structure intermédiaire (7) avec un substrat donneur (8) pour former une deuxième structure intermédiaire (9) ; réduire l'épaisseur du substrat donneur (8) de la deuxième structure intermédiaire (9) pour former le substrat (1, 11). 15. Procédé selon la revendication 14, dans lequel le support (2) est une tranche de silicium monocristallin et présente une résistivité comprise entre 8 Ohm.cm et 30 Ohm.cm. 16. Procédé selon la revendication 14, dans lequel l'étape d'élaboration d'une couche semi-conductrice de haute résistivité (3) sur le support (2) comprend le dépôt d'une couche de silicium non dopé par dépôt chimique en phase vapeur ou par dépôt physique en phase vapeur. 17. Procédé selon la revendication 14, qui comprend en outre l'étape d'implantation d'ions azotés à l'intérieur de la couche semi-conductrice de haute résistivité (3) pour augmenter encore sa résistivité. 18. Procédé selon la revendication 14, dans lequel l'étape d'élaboration d'une couche isolante (4) comprend le dépôt d'un matériau isolant sur la couche de haute résistivité (3). 25 19. Procédé selon la revendication 14, dans lequel l'étape d'élaboration d'une couche isolante (4) comprend l'oxydation de la couche de silicium non dopé de haute résistivité (3). 20. Procédé selon la revendication 14, dans lequel l'étape d'élaboration 30 d'une couche isolante (4) comprend la formation d'une couche isolante à la surface de la tranche donneuse (8) et est exécutée durant l'étape d'assemblage de la première structure intermédiaire (7) avec le20substrat donneur (8). 21. Procédé selon la revendication 14, qui comprend en outre une étape de polissage de la surface exposée de la première structure intermédiaire (7) et/ou du substrat donneur (8) et/ou de la couche isolante (4) avant l'étape d'assemblage. 22. Procédé selon la revendication 14, comprenant en outre la formation d'une couche de barrière à la diffusion (6) sur le support (2) avant ~o l'étape d'élaboration de la couche semi-conductrice de haute résistivité (3). 15