Brevet FR2919107A1 — publié le 20090123

ATTENUATEUR PAR ECHELON Arrière-plan de l'invention Domaine de l'invention La présente invention concerne un atténuateur par échelon et, plus particulièrement, un atténuateur par palier qui peut obtenir une faible valeur d'atténuation avec adaptation d'entrée et de sortie même quand des résistances de petites dimensions et des commutateurs CMOS sont utilisés et a des caractéristiques de large bande de manière à obtenir une valeur d'affaiblissement ayant des échelons multiples. Description de l'art connexe En général, un atténuateur est un type de composant électromagnétique qui est utilisé quand un signal ayant une forte puissance est présent en entrée, pour atténuer la puissance du signal d'entrée à une valeur appropriée. En particulier, un atténuateur par échelon capable de déterminer une valeur d'atténuation dans de multiples échelons est largement utilisé dans divers types de récepteurs, tels qu'un récepteur CATV (pour Community Antenna Television , en anglais), qui a une grande plage dynamique. Par rapport à un atténuateur à contrôle analogique, un atténuateur numérique par échelons obtient une valeur d'atténuation plus précise et présente une meilleure performance dans un environnement où la température varie. En outre, l'atténuateur par échelons consomme moins de puissance et a une distorsion relativement plus faible que l'atténuateur analogique. En particulier, dans une conception de circuit intégré, il est très important de contrôler avec précision un niveau de puissance d'entrée et de transmettre la puissance d'entrée contrôlée à un bloc suivant. Dans ce but, un atténuateur par échelons qui fournit un contrôle précis est utilisé. Généralement, une configuration de circuit de base d'un atténuateur est divisée en une configuration de type T, une configuration de type Pi et une configuration de type en T ponté. Sur les figures 1A à 1C, les trois configurations sont respectivement représentées. Un atténuateur par échelon selon l'art antérieur comprend les configurations de circuit de base des atténuateurs, représentés sur les figures 1A à 1C, qui sont connectés en série entre eux, et des commutateurs qui bipassent les configurations de circuit individuelles. Des transistors MOS (pour Metal Oxyde Semiconducteur ) sont généralement utilisés pour les commutateurs. Quand le transistor MOS de déviation (de type by-pass en anglais) utilisé dans l'atténuateur par échelons selon l'art connexe est dans un état de résistance à l'état conducteur (RON), il peut être représenté par un modèle équivalent avec une valeur proche d'une résistance nulle. Toutefois, lorsque le transistor MOS a une valeur plus proche de 0 0, la taille du transistor MOS doit augmenter, ce qui entraîne une augmentation des coûts de fabrication. L'augmentation de dimensions de celui-ci entraîne une augmentation de capacité parasite, qui rétrécit sa plage de fréquences. En conséquence, il est très difficile de réaliser une valeur de 0 0 avec le transistor MOS. Dans le circuit réel, l'atténuation provoquée par le transistor MOS ne peut pas être évitée. Malgré des variations dans le processus de fabrication et les dimensions, le transistor MOS dans l'état RON a une résistance de plusieurs ohms à plusieurs dizaines d'ohms. Une perte d'insertion selon la résistance du transistor MOS dans l'état RON peut être obtenue par l'équation 1 suivante. IL = -201og 2Z 2Z0 + Reg Dans l'équation 1, Zo est l'impédance d'entrée et de sortie, Req est une résistance à l'état conducteur du transistor. L'unité de chacune des deux valeurs est l'Ohm. Par exemple, quand l'impédance d'entrée et de sortie est de 50 ohms et la résistance RON est de 10 ohms, la perte d'insertion est de 0,827 dB. Par conséquent, quand le transistor est utilisé pour dériver un signal dans l'atténuateur par échelons, une atténuation additionnelle dans la plage de 1 à 3 dB se produit à cause de transistors MOS, résistances parallèles et divers effets parasites. Pour ces raisons, il est très difficile de réduire la taille de l'atténuateur par échelons et réaliser un circuit qui peut obtenir une faible quantité d'atténuation, par exemple, de 5 dB. Résumé de l'invention [Equation 1] Un aspect de la présente invention propose un atténuateur par échelon qui peut obtenir une faible valeur d'atténuation. Un aspect de la présente invention propose un atténuateur par échelon comprenant : des première et deuxième résistances connectées en série l'une avec l'autre entre une borne d'entrée et une borne de sortie ; un premier commutateur connecté en parallèle entre les deux extrémités d'une des première et deuxième résistances ; un deuxième commutateur ayant une extrémité connectée à la borne d'entrée ; une troisième résistance ayant une extrémité connectée à l'autre extrémité du deuxième commutateur et l'autre extrémité connectée à une borne de terre ; des quatrième et cinquième résistances ayant un ensemble d'extrémités connecté à un noeud de connexion entre la première résistance et la deuxième résistance et l'autre ensemble d'extrémités connecté à une borne de terre ; et un troisième commutateur ayant une extrémité connectée à la borne de sortie ; une sixième résistance ayant une extrémité connectée à l'autre extrémité du troisième commutateur et l'autre extrémité connectée à la borne de terre ; un quatrième commutateur ayant une extrémité connectée à l'une de la borne d'entrée et de la borne de sortie ; et une septième résistance ayant une extrémité connectée à l'autre extrémité du quatrième commutateur et l'autre extrémité connectée à une borne entre les bornes d'entrée et de sortie alors que l'une borne n'est pas connectée au quatrième commutateur. A la fois le deuxième commutateur et le troisième commutateur peuvent être mis en circuit ouvert ou en court-circuit et le quatrième commutateur peut être mis en court-circuit ou en circuit ouvert en opposition avec le deuxième commutateur et le troisième commutateur. Le premier commutateur peut être mis en circuit ouvert quand le quatrième commutateur est en court-circuit. La première et la deuxième résistance peuvent avoir la même valeur de résistance. Les troisième à sixième résistances peuvent avoir la même valeur de résistance. Les premier au troisième commutateurs peuvent être 15 des transistors MOS. Brève description des dessins Les aspects ci-dessus et autres, caractéristiques et d'autres avantages de la présente invention seront 20 plus clairement compris à partir de la description détaillée ci-dessous prise en liaison avec les dessins annexés, sur lesquels : les figures 1A à 1C sont des schémas de circuit illustrant respectivement une structure d'un 25 atténuateur selon l'art connexe ; la figure 2 est un schéma de circuit illustrant un atténuateur par échelon selon un mode de réalisation exemplaire de la présente invention ; la figure 3 est un schéma de circuit illustrant 30 deux atténuateurs de type Pi selon le mode de réalisation de la présente invention ; la figure 4 est un schéma illustrant un procédé pour déterminer une résistance en fonction d'une valeur d'atténuation d'un atténuateur de type Pi ; la figure 5 est un schéma de circuit illustrant deux atténuateurs de type en T ponté selon un mode de réalisation exemplaire de la présente invention ; la figure 6 est un schéma illustrant un procédé pour déterminer une résistance en fonction d'une valeur d'atténuation de l'atténuateur de type en T ponté ; la figure 7 est un schéma de circuit illustrant un atténuateur par échelon selon l'art connexe ayant des atténuateurs de type Pi connectés en série l'un avec l'autre ; la figure 8 est un schéma illustrant un résultat d'un test sur des caractéristiques de fonctionnement d'un atténuateur par échelon selon un mode de réalisation exemplaire de la présente invention ; et la figure 9 est un schéma illustrant un résultat d'un test sur des caractéristiques de fonctionnement de l'atténuateur par échelon représenté sur la figure 7. Description détaillée du mode de réalisation préféré Des modes de réalisation exemplaires de la présente invention seront maintenant décrits en détail en référence aux dessins annexés. L'invention peut toutefois être mise en oeuvre sous de nombreuses formes différentes et ne devrait pas être considérée comme limitée aux modes de réalisation exposés ici. Au contraire, ces modes de réalisation sont fournis afin que cette description soit approfondie et complète et transmette totalement la portée de l'invention à l'homme du métier. Sur les dessins, les formes et dimensions peuvent être exagérées par souci de clarté. La figure 2 est un schéma de circuit illustrant un 5 atténuateur par échelon selon un mode de réalisation exemplaire de l'invention. Comme représenté sur la figure 2, l'atténuateur par échelon selon le mode de réalisation de l'invention comprend une pluralité de résistances R1 à R7 et de 10 commutateurs M1 à M4. De manière spécifique, les résistances et les commutateurs sont connectés comme suit. La première résistance R1 et la deuxième résistance R2 peuvent être connectées en série l'une à 15 l'autre entre une borne d'entrée IN et une borne de sortie OUTPUT. Le premier commutateur M1 peut être connecté en parallèle entre les deux extrémités de la deuxième résistance R2. Dans un autre mode de réalisation de 20 l'invention, le premier commutateur M1 peut être connecté en parallèle entre les deux extrémités de la première résistance R. Le premier commutateur M1 peut être formé par un transistor MOS. Ici, le transistor MOS comprend un drain et une source qui sont connectés 25 aux deux extrémités de la deuxième résistance R2, respectivement, et une grille qui reçoit un signal de commande V. Par exemple, quand le premier commutateur M1 est formé par un transistor MOS à canal N, si le signal de commande VC1 est à un niveau haut HIGH, le 30 premier commutateur M1 est mis en court-circuit, et si le signal de commande VC2 est à un niveau bas LOW, le premier commutateur M1 peut être mis en circuit ouvert. Le deuxième commutateur M2 a une extrémité qui peut être connectée à la borne d'entrée IN. La troisième résistance R3 a une extrémité qui peut être connectée à l'autre extrémité du deuxième commutateur M2 et l'autre extrémité qui peut être connectée à une borne de terre. Comme pour le premier commutateur MI, la deuxième résistance R2 peut comprendre un transistor MOS. Ici, le transistor MOS comprend un drain et une source qui peuvent être connectés à la borne d'entrée IN et à l'une extrémité de la troisième résistance R3, respectivement, et une grille qui reçoit un signal de commande VC2. Par exemple, quand le deuxième commutateur M2 est formé par un transistor MOS à canal N, si le signal de commande VC2 est à un niveau haut HIGH, le deuxième commutateur M2 peut être mis en court-circuit, et si le signal de commande VC2 est à un niveau bas LOW, le deuxième commutateur M2 peut être mis en circuit ouvert. La quatrième résistance R4 et la cinquième résistance R5 ont un ensemble d'extrémités qui peut être connecté à un noeud de connexion entre la première résistance R1 et la deuxième résistance R2 et l'autre ensemble d'extrémités connecté à la borne de terre. Le troisième commutateur M3 a l'extrémité qui peut être connectée à la borne de sortie OUTPUT. La sixième résistance R6 a une extrémité qui peut être connectée à l'autre extrémité du troisième commutateur M3 et l'autre extrémité qui peut être connectée à la borne de terre. L'une extrémité de chacun du premier commutateur M1 et du deuxième commutateur M2 peut être connectée à la borne d'entrée IN. La troisième résistance R3 a une extrémité qui peut être connectée à l'autre extrémité du deuxième commutateur M2 et l'autre extrémité qui peut être connectée à la borne de terre. Comme pour le premier commutateur M1 et le deuxième commutateur M2, le troisième commutateur M3 peut être formé par un transistor MOS. Ici, le transistor MOS comprend un drain et une source connectés à la borne de sortie OUTPUT et à l'une extrémité de la sixième résistance R6, respectivement, et une grille qui reçoit le signal de commande VC2. Par exemple, quand le troisième commutateur M3 est formé par un transistor MOS à canal N, si le signal de commande VC2 est à un niveau haut HIGH, le troisième commutateur M3 est mis en court-circuit, et si le signal de commande VC2 est à un niveau bas LOW, le troisième commutateur M3 peut être mis en circuit ouvert. Le quatrième commutateur M4 a une extrémité qui peut être connectée à la borne de sortie OUTPUT. Le septième transistor R7 peut être connecté entre l'autre extrémité du quatrième commutateur M4 et la borne d'entrée IN. Dans un autre mode de réalisation, le quatrième commutateur M4 a l'une extrémité qui peut être connectée à la borne d'entrée IN et la septième résistance R7 peut être connectée entre l'autre extrémité du quatrième commutateur M4 et la borne de sortie OUTPUT. Ci-après, le fonctionnement de l'invention sera 30 décrit en détail en référence aux dessins annexés. la figure 3 est un schéma de circuit illustrant deux atténuateurs de type Pi mis en oeuvre selon un mode de réalisation exemplaire de l'invention. Précisément, comme représenté dans le schéma de circuit de la figure 3, le deuxième commutateur M2 et le troisième commutateur M3 sont mis en court-circuit et le quatrième commutateur M4 est mis en circuit ouvert selon le mode de réalisation représenté sur la figure 2. Dans le mode de réalisation de l'invention, à la fois le deuxième commutateur M2 et le troisième commutateur M3 sont mis en circuit ouvert ou en court-circuit et le quatrième commutateur M4 est mis en court-circuit ou en circuit ouvert en opposition avec le deuxième commutateur M2 et le troisième commutateur M3. Précisément, quand les deuxième au quatrième commutateurs M2 à M4 sont formés par des transistors MOS, le signal de commande VC2 appliqué à la grille du deuxième commutateur M2 ou du troisième commutateur M3 est l'inverse d'un signal de commande VV2 appliqué à la 20 grille du quatrième commutateur M4. Comme représenté sur la figure 3, quand le deuxième commutateur M2 et le troisième commutateur M3 sont mis en court-circuit, et le quatrième commutateur M4 est mis en circuit ouvert, une configuration de 25 circuit ayant deux atténuateurs de type Pi connectés en série l'un avec l'autre est formée. La figure 4 est un schéma illustrant un procédé pour déterminer une résistance en fonction d'une valeur d'atténuation d'un atténuateur de type Pi. Sur la 30 figure 4, Zin et Zout indiquent des impédances d'entrée et de sortie, respectivement. Quand une valeur 5 d'atténuation désirée et une impédance désirée d'entrée et de sortie sont déterminées, des résistances individuelles des atténuateurs de type Pi peuvent être déterminées par les équations 2 à 4 qui suivent. RP1 = 1 L [Equation 2] 1010 + 1 1 L Zin(1010 - RP2 = L 1 [Equation 3] 1010 +1 1 RS Zout(1010 -1) RS L L 10 R8=-(1010-1) ZinXZout [Equation 4] L 10 10 Dans les équations 2 à 4 ci-dessus, L se réfère à la valeur d'atténuation désirée en dB et l'unité de RP1r RP2r Zin et Zout est en Ohms Q. 15 Par exemple, les présents inventeurs ont conçu de manière que chacune de la première résistance RI et de la deuxième résistance R2 ait une valeur de résistance de 67,2 0, et chacune de troisième résistance R3 à la sixième résistance R6 aient une valeur de résistance de 20 196,2 0. De cette manière, l'atténuateur, représenté sur la figure 3, a une impédance d'entrée et de sortie de 75 0 et chacun des atténuateurs de type Pi a une atténuation de 7 dB. Ici, quand le premier commutateur (transistor MOS) est mis en court-circuit, une quantité d'atténuation de 10 dB peut être obtenue par la quantité d'atténuation de 7 dB de l'atténuateur de type Pi connecté à la borne d'entrée IN et une quantité d'atténuation de 3 dB du premier commutateur lui-même. En outre, quand le premier commutateur est mis en circuit ouvert, une quantité d'atténuation d'environ 15 dB peut être obtenue par les deux atténuateurs de type Pi ayant chacun une quantité d'atténuation de 7 dB. La figure 5 est un schéma de circuit illustrant deux atténuateurs de type en T ponté selon un autre mode de réalisation exemplaire de la présente invention. Précisément, sur la figure 5, dans le mode de réalisation de l'invention représenté sur la figure 2, le deuxième commutateur M2 et le troisième commutateur M3 sont mis en circuit ouvert et le quatrième commutateur M4 est mis en court-circuit. Comme représenté sur la figure 5, quand le deuxième commutateur M2 et le troisième commutateur M3 sont mis en circuit ouvert, le quatrième commutateur M4 est mis en court-circuit, et le premier commutateur M1 est mis en circuit ouvert, la quatrième résistance R4 et la cinquième résistance R5 peuvent être considérées comme une résistance dans laquelle les quatrième et cinquième résistances sont connectées en parallèle l'une avec l'autre. Par conséquent, un atténuateur de type en T ponté peut être réalisé. Précisément, afin de réaliser l'atténuateur de type en T ponté, quand le quatrième commutateur M4 est mis en court-circuit, le premier commutateur M1 doit être mis en circuit ouvert. La figure 6 est un schéma illustrant un procédé pour déterminer une résistance en fonction d'une valeur d'atténuation de l'atténuateur de type en T ponté. Comme pour la figure 4, sur la figure 5, Zin et Zout indiquent des impédances d'entrée et de sortie, respectivement. Quand une valeur d'atténuation désirée et une impédance désirée d'entrée et de sortie sont déterminées, des résistances individuelles dans l'atténuateur de type en T ponté peuvent être déterminées par les équations 5 et à 6 qui suivent. Rp = Z [Equation 5] 1020 -1 L Rs = Z0(1020 -1) [Equation 6] Dans les équations 5 et 6 ci-dessus, L indique une 15 valeur d'atténuation désirée en dB et Zo indique une impédance caractéristique de circuit en O. Par exemple, les présents inventeurs ont conçu l'atténuateur, représenté sur la figure 3, de manière que l'atténuateur de la figure 3 ait une impédance 20 d'entrée et de sortie de 75 Qet l'atténuateur de type en T ponté ait une valeur d'atténuation de 5 dB. Chacune de la première résistance R1 et la deuxième résistance R2 aient une valeur de résistance de 67,2 0 lors de la détermination des valeurs d'atténuation des 25 atténuateurs de type Pi décrits ci-dessus. De la même manière, chacune de la quatrième résistance R4 et de la cinquième résistance R5 est déterminée pour avoir une valeur de résistance de 196,2 O. Du fait que la quatrième résistance R4 et la cinquième résistance R5 sont connectées en parallèle l'une avec l'autre, une résistance ayant une valeur de résistance de 98,1 0 est connectée en pratique entre la borne de terre et un noeud de connexion entre la première résistance R1 et la deuxième résistance R2. Les présents inventeurs déterminent la septième résistance R7 pour avoir une valeur de résistance de 58,4 0 pour obtenir ainsi une quantité d'atténuation de 5 dB. Ainsi, selon le mode de réalisation de l'invention, le deuxième commutateur M2 et le troisième commutateur M3 sont mis en court-circuit et le quatrième commutateur M4 est mis en circuit ouvert pour former ainsi deux atténuateurs de type Pi connectés en série l'un avec l'autre. En outre, le deuxième commutateur M2 et le troisième commutateur M3 sont mis en circuit ouvert et le quatrième commutateur M4 est mis en court-circuit pour former l'atténuateur de type en T ponté. De plus, du fait que le premier commutateur M1 est connecté à l'un des deux atténuateurs de type Pi connectés en série l'un avec l'autre pour former une voie de déviation ( by-pass way en anglais), il est possible de sélectionner seulement un des deux atténuateurs de type Pi. Précisément, le mode de réalisation de l'invention a une structure qui comprend un atténuateur de type en T ponté et deux atténuateurs de type Pi. L'atténuateur de type en T ponté peut être utilisé pour obtenir la plus faible quantité d'atténuation. Les deux atténuateurs de type Pi connectés en série l'un avec l'autre peuvent être utilisés pour obtenir une plus grande quantité d'atténuation. Afin de comparer l'atténuateur par échelon selon l'art connexe avec l'atténuateur par échelon selon le mode de réalisation de l'invention, les présents inventeurs ont fabriqué un atténuateur par échelon selon l'art connexe dans lequel des atténuateurs de type Pi, représentés sur la figure 7, connectés en série l'un avec l'autre sont formés en utilisant des transistors MOS ayant la même dimension que ceux des modes de réalisation de l'invention. L'atténuateur par échelon, représenté sur la figure 7, est conçu pour avoir une impédance d'entrée et de sortie de 75 Q. L'atténuateur de type Pi connecté à une borne d'entrée IN est conçu pour avoir une quantité d'atténuation de 5 dB. L'atténuateur de type Pi connecté à une borne de sortie OUTPUT est conçu pour avoir une quantité d'atténuation de 10 dB. Les commutateurs de déviation ( by-pass en anglais) M1 et M2 sont prédisposés séparément pour les atténuateurs de type Pi. Précisément, l'atténuateur par échelon, représenté sur la figure 7, a une atténuation de 5 dB quand le commutateur M1 est en circuit ouvert et le commutateur M2 est en court-circuit, une atténuation de 10 dB quand le commutateur M1 est en court-circuit et le commutateur M2 est en circuit ouvert et une atténuation de 15 dB quand le commutateur M1 est en circuit ouvert et le commutateur M2 est en circuit ouvert. Dans ce but, il est conçu que l'atténuateur de type Pi connecté à la borne d'entrée IN a une résistance série RS1 ayant une valeur de résistance de 45 0 et deux résistances en parallèle RP1 ayant chacune une valeur de résistance de 265 0, et l'atténuateur de type Pi connecté à la borne de sortie OUTPUT a une résistance série RS2 ayant une valeur de résistance de 106 0 et deux résistances en parallèle RP2 ayant chacune une valeur de résistance de 144 0. La figure 8 est un schéma illustrant un résultat d'un test sur des caractéristiques de fonctionnement de l'atténuateur par échelon selon le mode de réalisation de la présente invention représenté sur la figure 2. La figure 9 est un schéma illustrant un résultat d'un test sur des caractéristiques de fonctionnement de l'atténuateur par échelon représenté sur la figure 7. Comme représenté sur la figure 8A, l'atténuateur par échelon selon le mode de réalisation de l'invention a des quantités d'atténuation de 5,302 dB, 10,622 dB et 14,888 dB à une fréquence de 1 GHz quand l'atténuateur par échelon a la configuration d'atténuateur (figure 3 et figure 5) qui peut obtenir des quantités d'atténuation de 5 dB, 10 dB et 15 dB. Toutefois, comme représenté sur la figure 9A, l'atténuateur par échelon de l'art connexe a une quantité d'atténuation de 5,741 dB quand les deux commutateurs M1 et M2 sont mis en court-circuit, une quantité d'atténuation de 8,951 dB quand seul le commutateur M2 est mis en circuit ouvert, une quantité d'atténuation de 12,435 dB quand seul le commutateur M1 est mis en circuit ouvert, et une quantité d'atténuation de 15,068 dB quand les deux commutateurs M1 et M2 sont en circuit ouvert. Quand des caractéristiques d'adaptation d'entrée sont comparées, comme représenté sur la figure 8B, l'atténuateur par échelon selon le mode de réalisation de l'invention a une impédance près du centre du diagramme de Smith par rapport à la totalité des quantités d'atténuation, c'est-à-dire une impédance de 75 0. D'autre part, comme représenté sur la figure 9B, comme l'atténuateur par échelon selon l'art connexe a une quantité d'atténuation inférieure, l'atténuateur à une impédance éloignée de 75 0 et une désadaptation d'entrée peut être trouvée. Ainsi, l'atténuateur par échelon selon l'art connexe est fortement influencé par la précision de la quantité d'atténuation par les commutateurs formés par les transistors MOS prédisposés pour le déviateur (by-pass), et peut donc entraîner une désadaptation d'entrée et de sortie. Toutefois, l'atténuateur par échelon selon le mode de réalisation de l'invention obtient une précision de la quantité d'atténuation et maintient une adaptation d'entrée et de sortie. Comme exposé ci-dessus, selon les modes de réalisation exemplaires de l'invention, l'atténuateur par échelon ayant deux atténuateurs de type Pi et un atténuateur de type en T ponté qui partagent certaines résistances est utilisé pour empêcher une réduction de la plage de fréquences à cause de l'utilisation de transistors MOS et réduire l'atténuation de puissance de signal et de bande de fréquence par les transistors MOS, en obtenant ainsi une faible valeur d'atténuation et en réduisant la désadaptation d'entrée et de sortie. Alors que la présente invention a été présentée et décrite en liaison avec les modes de réalisation exemplaires, il ressortira pour l'homme du métier que des modifications et variations peuvent être apportées sans sortir de l'esprit et de la portée de l'invention telle que définie par les revendications jointes. REVENDICATIONS 1. Atténuateur par échelon comprenant : des première et deuxième résistances connectées en série l'une avec l'autre entre une borne d'entrée et une borne de sortie ; un premier commutateur connecté en parallèle entre les deux extrémités d'une des première et deuxième résistances ; un deuxième commutateur ayant une extrémité connectée à la borne d'entrée ; une troisième résistance ayant une extrémité connectée à l'autre extrémité du deuxième commutateur et l'autre extrémité connectée à une borne de terre ; des quatrième et cinquième résistances ayant un ensemble d'extrémités connecté à un noeud de connexion entre la première résistance et la deuxième résistance et l'autre ensemble d'extrémités connecté à une borne de terre ; et un troisième commutateur ayant une extrémité connectée à la borne de sortie ;une sixième résistance ayant une extrémité connectée à l'autre extrémité du troisième commutateur et l'autre extrémité connectée à la borne de terre ; un quatrième commutateur ayant une extrémité connectée à l'une de la borne d'entrée et de la borne de sortie ; et une septième résistance ayant une extrémité connectée à l'autre extrémité du quatrième commutateur et l'autre extrémité connectée à une borne entre les bornes d'entrée et de sortie alors que l'une borne n'est pas connectée au quatrième commutateur. 2. Atténuateur par échelon selon la revendication 1, dans lequel à la fois le deuxième commutateur et le troisième commutateur sont mis en circuit ouvert ou en court-circuit et le quatrième commutateur est mis en court-circuit ou en circuit ouvert en opposition avec le deuxième commutateur et le troisième commutateur. 3. Atténuateur par échelon selon la revendication 1, dans lequel le premier commutateur est mis en circuit ouvert quand le quatrième commutateur est en court-circuit. 4. Atténuateur par échelon selon la revendication 1, dans lequel la première et la deuxième 25 résistance ont la même valeur de résistance. 5. Atténuateur par échelon selon la revendication 1, dans lequel les troisième à sixième résistances ont la même valeur de résistance. 6. Atténuateur par échelon selon la 30 revendication 1, dans lequel les premier au troisième commutateurs sont des transistors MOS.