Brevet FR2914489A1 — publié le 20081003

B8149 - 06-GR4-661 1 PROCÉDÉ DE FABRICATION DE COMPOSANTS ÉLECTRONIQUES Domaine de l'invention La présente invention concerne le domaine des composants électroniques, et plus particulièrement un procédé de fabrication de composants électroniques haute densité sur un subs- trat. La présente invention concerne également des structures obtenues par ce procédé. Exposé de l'art antérieur Le brevet US N 6 399 502 décrit un procédé de fabrication de la structure illustrée en figure 1. Dans un substrat semiconducteur 1, qui correspond à la partie supérieure d'un substrat massif ou à une couche semi-conductrice reposant sur une couche isolante (SOI), une ouverture rectangulaire 3 est formée. On réalise alors des croissances par épitaxie successives et alternées de couches de silicium-germanium (SiGe) 5, 9, 13 et de silicium 7, 11, 15 qui se forment sur la surface principale supérieure du substrat 1 et sur le fond et les parois latérales de l'ouverture 3. La dernière couche 15 peut être en un matériau autre que du silicium, par exemple un diélectrique, déposé de toute manière appropriée. Une fois ces croissances effectuées, un polissage mécano-chimique (CMP) est réalisé pour obtenir la structure illustrée B8149 - 06-GR4-661 2 en figure 1 ayant une surface principale supérieure plane, au niveau de laquelle affleurent des portions verticales des couches 5, 9 et 13 et des couches 7, 11 et 15 de l'empilement formé dans l'ouverture 3. Ce procédé permet d'obtenir en surface du substrat 1, une succession horizontale de motifs formés dans des matériaux différents, ces motifs ayant des largeurs faibles et pouvant être bien contrôlées. En effet, les couches de silicium-germanium 5, 9 et 13 et de silicium 7, 11 et 15 étant formées par des croissances épitaxiales dans le fond et sur les parois latérales de l'ouverture 3, les portions verticales de ces couches affleurent, une fois le polissage effectué, au niveau de la surface de la structure de la figure 1. Les épaisseurs des couches successives deviennent les largeurs des motifs formés sur le dessus du dispositif représenté en figure 1. Dans la technique, les largeurs de motifs enterrés en surface d'un substrat sont généralement obtenues par des opérations de photolithogravure. Or, les masquages impliqués dans ces procédés ne permettent pas d'obtenir des zones de dimensions inférieures à un certain seuil. Le procédé décrit ci-dessus, qui utilise des croissances par épitaxie bien contrôlées, permet d'obtenir, sur la surface d'une structure, des motifs ayant des dimensions qui peuvent être extrêmement petites, par exemple de l'ordre du nanomètre. Dans le brevet US N 6 399 502, les portions des couches successivement formées sont directement utilisées pour obtenir des fils quantiques, des détecteurs à base de silicium-germanium et de silicium, ou des structures laser à base de silicium. Résumé de l'invention La présente invention propose, à partir de la structure représentée en figure 1, un nouveau procédé d'obtention de composants électroniques sur un substrat semiconducteur massif ou de type semiconducteur sur isolant. La présente invention vise également des structures obtenues par ce procédé, par exemple des condensateurs ou des diodes. B8149 - 06-GR4-661 3 Pour atteindre tout ou partie de ces objets ainsi que d'autres, il est prévu un procédé de fabrication d'un composant électronique sur un substrat semiconducteur comprenant les étapes suivantes : réaliser au moins une ouverture dans le substrat ; former dans le fond et sur les parois de l'ouverture et sur le substrat une succession alternée de couches d'un premier matériau et d'un deuxième matériau, le deuxième matériau étant gravable sélectivement par rapport au premier matériau et au substrat ; araser les portions de couches du premier matériau et du deuxième matériau qui ne sont pas situées dans ladite ouverture ; graver une partie du premier matériau pour obtenir des tranchées ; et remplir les tranchées d'au moins un troisième matériau. Selon un mode de réalisation de la présente invention, 15 le troisième matériau est déposé par un procédé dit de dépôt ALD. Selon un mode de réalisation de la présente invention, le substrat est en silicium, le premier matériau est du silicium-germanium, le deuxième matériau est du silicium, et la structure 20 regroupant le substrat, le premier matériau et le deuxième matériau est dopée d'un premier type de conductivité sur une profondeur supérieure à la profondeur de l'ouverture. Selon un mode de réalisation de la présente invention, les couches de silicium-germanium et les couches de silicium 25 sont formées par épitaxie. Selon un mode de réalisation de la présente invention, le remplissage par le troisième matériau comprend les étapes suivantes : déposer une couche isolante dans le fond et sur les parois des tranchées et sur le substrat ; déposer une couche 30 conductrice sur la couche isolante ; et former un premier contact relié à la couche conductrice et un second contact relié au substrat de façon à former un condensateur entre le premier contact et le second contact. Selon un mode de réalisation de la présente invention, 35 le remplissage par le troisième matériau comprend les étapes B8149 - 06-GR4-661 4 suivantes : déposer au moins une couche semiconductrice dopée d'un second type de conductivité ; et former un premier contact lié à la couche semiconductrice dopée et un second contact lié au substrat de façon à former une diode entre le premier contact et le second contact. Un mode de réalisation de la présente invention pré-voit un condensateur comprenant, dans un substrat de silicium muni d'une ouverture, un empilement de cuvettes formées alter-nativement en silicium-germanium et en silicium, chaque cuvette comprenant un fond et des parois verticales, le substrat et les cuvettes étant dopés d'un premier type de conductivité, une partie des parois verticales des cuvettes en silicium-germanium étant ôtées pour former des tranchées remplies d'un empilement d'un matériau isolant et d'un matériau conducteur, des contacts étant pris respectivement sur le matériau conducteur et sur le substrat. Un mode de réalisation de la présente invention pré-voit une diode comprenant, dans un substrat de silicium muni d'une ouverture, un empilement de cuvettes formées alter-nativement en silicium-germanium et en silicium, chaque cuvette comprenant un fond et des parois verticales, le substrat et les cuvettes étant dopés d'un premier type de conductivité, une partie des parois verticales des cuvettes en silicium-germanium étant ôtées pour former des tranchées remplies d'au moins une couche semiconductrice d'un second type de conductivité, des contacts étant pris respectivement sur la couche semiconductrice et sur le substrat. Selon un mode de réalisation de la présente invention, les tranchées ont une largeur inférieure à 10 nm. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : B8149 - 06-GR4- 661 la figure 1, décrite précédemment, est une vue en perspective et en coupe de la structure obtenue par le procédé décrit dans le brevet US N 6 399 502 ; les figures 2A à 2C illustrent des résultats d'étapes 5 d'un procédé de fabrication d'un condensateur selon un mode de réalisation de l'invention ; et la figure 3 est une vue en coupe du résultat d'étapes d'un procédé de fabrication d'une diode selon un mode de réalisation de l'invention. Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des composants semiconducteurs intégrés, les diverses figures ne sont pas tracées à l'échelle. Description détaillée La présente invention propose un nouveau procédé d'obtention de composants électroniques, dans lequel les étapes initiales sont sensiblement équivalentes à celles décrites précédemment en relation avec le brevet US N 6 399 502 et dont la structure finale est illustrée en figure 1. Contrairement à ce qui est décrit dans le brevet susmentionné, selon des modes de réalisation de l'invention, les couches 5, 9 et 13 ne sont pas nécessairement en silicium-germanium, les couches 7, 11 et 15 ne sont pas nécessairement en silicium et la formation de ces couches ne résulte pas nécessairement de croissances épitaxiales. Plus généralement, les couches 5, 9 et 13 sont en un premier matériau, et les couches 7, 11 et 15 sont en un deuxième matériau, ces deux matériaux pouvant être gravés sélectivement l'un par rapport à l'autre et également, de préférence, pour l'un au moins d'entre eux, par rapport au substrat 1. Le substrat est dopé d'un premier type de conductivité sur une profondeur supérieure à la profondeur de l'ouverture 3. Dans le cas où les couches 5, 9 et 13 et les couches 7, 11 et 15 sont des couches semiconductrices, elles sont également dopées du premier type de conductivité. On pourra alors réaliser un B8149 - 06-GR4-661 6 dopage initial du substrat 1 puis un dopage in situ des diverses couches pendant leur dépôt. On pourra aussi réaliser le dopage de la partie supérieure du substrat 1, des couches 5, 9 et 13 et des couches 7, 11 et 15 après formation de ces couches, par implantation-diffusion. La figure 2A représente, en perspective et en coupe, la structure obtenue, selon une première étape de la présente invention, après avoir gravé les couches 5, 9 et 13 du premier matériau, la gravure étant sélective par rapport au deuxième matériau des couches 7, 11 et 15 et par rapport au substrat 1. Cette gravure est réalisée pour obtenir, à la place de la partie supérieure des portions verticales des couches 5, 9 et 13, des tranchées 17. Du fait de la formation initiale des couches 5, 9 et 13 et des couches 7, 11 et 15, ces tranchées 17 peuvent avoir des largeurs de quelques nanomètres et n'être distantes que de quelques nanomètres. Cette gravure sélective peut être effectuée par tout moyen connu dans la technique en fonction de la nature des premier et deuxième matériaux et du substrat 1. Les figures 2B et 2C illustrent des étapes d'un mode de réalisation de la présente invention appliqué à la formation d'un condensateur ayant pour structure initiale la structure illustrée en figure 2A. Dans ce mode de réalisation, les couches 5, 9 et 13 et les couches 7, 11 et 15 doivent être des couches conductrices et au moins une partie supérieure du substrat 1 doit être dopée, comme cela a été décrit ci-dessus. La figure 2B est une vue en coupe de la structure obtenue après dépôt d'une couche isolante 19 sur la structure de la figure 2A. La couche isolante 19 s'étend sur la surface supérieure du substrat 1 et dans le fond et sur les parois des tranchées 17. On choisi un mode de dépôt adapté à un dépôt dans des zones très restreintes, tel que par exemple le dépôt dit "ALD" (Atomic Layer Deposition) ou divers modes de dépôt par voie chimique en phase vapeur (CVD), assistés ou non par plasma, mis en oeuvre dans des conditions de faible cinétique. B8149 - 06-GR4-661 7 La figure 2C est une vue en coupe de la structure obtenue après dépôt d'une couche conductrice 21 sur la couche isolante 19 de la structure de la figure 2B et après formation de contacts du condensateur. La couche conductrice 21 s'étend au-dessus de la couche 19, au-dessus du substrat 1 et dans l'espace restant dans les tranchées 17. A titre d'exemple, cette couche 21 peut également être formée par un dépôt "ALD". L'ensemble du substrat 1 dopé, des portions restantes des couches conductrices du premier matériau 5, 9, 13 et des couches conductrices du deuxième matériau 7, 11, 15 forme la première électrode du condensateur. La couche isolante 19 constitue le diélectrique du condensateur, et la couche conductrice 21 constitue la seconde électrode du condensateur. On procède ensuite à la formation des contacts du condensateur. Diverses méthodes de formation de contacts sont connues dans la technique. Par exemple, comme cela est illustré en figure 2C, il est possible de créer un premier contact 23 directement sur la couche conductrice 21, et d'éliminer en un autre endroit de la surface de la structure une portion de la couche conductrice 21 et de la couche isolante 19 pour former le second contact 25 qui est relié au substrat 1. La figure 3 est une vue en coupe d'une structure de diode selon un autre mode de réalisation de la présente invention. Dans cette structure, les couches 5, 9 et 13 et les couches 7, 11 et 15 sont des couches semiconductrices dopées d'un même type de conductivité que le substrat 1. En figure 3, un matériau semiconducteur 27 a été amené à croître par épitaxie sur la structure de la figure 2A. On remplit ainsi les tranchées 17 et une couche semiconductrice se forme sur le substrat 1. Le matériau semiconducteur 27 est un matériau dopé de type de conductivité opposé à celui du substrat 1, des couches semiconductrices 5, 9 et 13 et des couches semi- conductrices 7, 11 et 15. A titre d'exemple, le substrat 1, les couches 5, 9 et 13 et les couches 7, 11 et 15 peuvent être B8149 - 06-GR4-661 8 fortement dopés de type P et la couche 27 peut être fortement dopée de type N. L'ensemble du substrat 1 dopé, des portions restantes des couches semiconductrices dopées 5, 9, 13 et des couches semiconductrices dopées 7, 11 et 15 forme ainsi la première zone active de la diode et la couche 27 forme la seconde zone active de la diode. On procède ensuite à la formation des contacts de la diode. Diverses méthodes de formation de contacts sont connues dans la technique. Par exemple, comme cela est illustré en figure 3, il est possible de créer un premier contact 29 directement sur la couche semiconductrice 27, et d'éliminer en un autre endroit de la surface de la structure une portion de la couche semiconductrice 27 pour former le second contact 31 qui est relié au substrat 1. Il est connu de réaliser des ouvertures dans un substrat par photolithogravure et de réaliser des diodes et des condensateurs le long des parois de ces ouvertures. Les zones de contact actives par unité de surface de substrat de ces diodes et de ces condensateurs sont alors augmentées, ce qui augmente la capacité par unité de surface de substrat dans le cas d'un condensateur et augmente la densité de courant par unité de surface de substrat que peut supporter une diode. La présente invention offre l'avantage de réaliser cette structure dans des tranchées de dimensions bien inférieures à celles que l'on peut obtenir par photolithogravure. Pour une surface donnée du substrat (en vue de dessus), les capacités des condensateurs et les densités de courant que peuvent supporter les diodes sont donc augmentées par le procédé de fabrication de composants selon la présente invention. Des modes de réalisation particuliers de la présente invention ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier : - le substrat 1 peut être un substrat de type semiconducteur massif ou de type semiconducteur sur isolant ; ce substrat 1 35 peut être en silicium ou en germanium ; B8149 - 06-GR4-661 9 - les couches 5, 9 et 13 peuvent être en silicium-germanium (SiGe) et les couches 7, 11 et 15 peuvent être en silicium. A titre de variante dans le cas de la formation d'un conden- sateur, les couches 7, 11 et 15 peuvent être en tout autre matériau conducteur et notamment en un métal ; - la couche 19 peut être en tout matériau isolant pouvant être déposé dans des ouvertures de petites dimensions, par exemple de l'oxyde d'hafnium HfO2 ; - la couche 21 peut être en tout semiconducteur dopé (silicium, germanium...) ou en un métal pouvant être formé par un dépôt "ALD" ; - la couche 27 peut être une couche de silicium, de germanium ou de silicium-germanium. A titre de variante, dans le cas de la fabrication d'une diode, une ou plusieurs couches intermédiaires moins dopées que la couche 27 et que l'ensemble du substrat 1, des couches 5, 9 et 13 et des couches 7, 11 et 15 peuvent être déposées entre les deux portions fortement dopées, selon le type de diode que l'on souhaite obtenir. L'ouverture 3 a été illustrée dans les figures comme étant une ouverture rectangulaire, mais l'ouverture 3 peut également prendre tout type de forme, comme par exemple une ouverture de forme circulaire, hexagonale, ou autre. De plus, il est possible de réaliser plusieurs ouvertures dans le subs- trat 1. La gravure réalisée à l'étape de la figure 2A a été définie comme permettant de graver le premier matériau des couches 5, 9 et 13 sélectivement par rapport au deuxième maté- riau des couches 7, 11 et 15 et au substrat 1. A titre de variante, la gravure peut graver le deuxième matériau des couches 7, 11 et 15 par rapport au premier matériau des couches 5, 9 et 13 et au substrat 1. On obtient alors une structure différente de celle de la figure 2A dans laquelle les tranchées ne sont pas créées dans les zones du premier matériau mais dans les zones du deuxième matériau. Les étapes suivantes du procédé B8149 - 06-GR4-661 10 de fabrication de composants électroniques restent alors identiques à celles décrites en relation avec les figures 2B, 2C et 3. Dans l'exemple représenté en relation avec les figures, on a formé six couches 5, 7, 9, 11, 13 et 15 de divers matériaux dans l'ouverture 3. Bien entendu, l'ouverture 3 peut contenir plus ou moins de six couches de matériaux différents. REVENDICATIONS 1. Procédé de fabrication d'un composant électronique sur un substrat semiconducteur (1) comprenant les étapes suivantes : réaliser au moins une ouverture (3) dans le subs- trat (1) ; former dans le fond et sur les parois de l'ouverture (3) et sur le substrat (1) une succession alternée de couches d'un premier matériau (5, 9, 13) et d'un deuxième matériau (7, 11, 15), le deuxième matériau étant gravable sélectivement par rapport au premier matériau et au substrat (1) ; araser les portions de couches du premier matériau (5, 9, 13) et du deuxième matériau (7, 11, 15) qui ne sont pas situées dans ladite ouverture (3) ; graver une partie du premier matériau (5, 9, 13) pour obtenir des tranchées (17) ; et remplir les tranchées (17) d'au moins un troisième matériau (19, 21, 27). 2. Procédé selon la revendication 1, dans lequel le troisième matériau est déposé par un procédé dit de dépôt ALD. 3. Procédé selon la revendication 1, dans lequel le substrat (1) est en silicium, le premier matériau (5, 9, 13) est du silicium-germanium, le deuxième matériau (7, 11, 15) est du silicium, et dans lequel la structure regroupant le substrat (1), le premier matériau (5, 9, 13) et le deuxième matériau (7, 11, 15) est dopée d'un premier type de conductivité sur une profondeur supérieure à la profondeur de l'ouverture (3). 4. Procédé selon la revendication 3, dans lequel les couches de silicium-germanium (5, 9, 13) et les couches de silicium (7, 11, 15) sont formées par épitaxie. 5. Procédé selon la revendication 4, dans lequel le remplissage par le troisième matériau comprend les étapes suivantes : déposer une couche isolante (19) dans le fond et sur les parois des tranchées (17) et sur le substrat (1) ;B8149 - 06-GR4-661 12 déposer une couche conductrice (21) sur la couche isolante (17) ; et former un premier contact (23) relié à la couche conductrice (21) et un second contact (25) relié au substrat (1) de façon à former un condensateur entre le premier contact (23) et le second contact (25). 6. Procédé selon la revendication 4, dans lequel le remplissage par le troisième matériau comprend les étapes suivantes : déposer au moins une couche semiconductrice (27) dopée d'un second type de conductivité ; et former un premier contact (29) lié à la couche semi-conductrice (27) dopée et un second contact (31) lié au substrat (1) de façon à former une diode entre le premier contact (29) et le second contact (31). 7. Condensateur comprenant, dans un substrat (1) de silicium muni d'une ouverture (3), un empilement de cuvettes formées alternativement en silicium-germanium (5, 9, 13) et en silicium (7, 11, 15), chaque cuvette comprenant un fond et des parois verticales, le substrat (1) et les cuvettes (5, 7, 9, 11, 13, 15) étant dopés d'un premier type de conductivité, une partie des parois verticales des cuvettes en silicium-germanium (7, 11, 15) étant ôtée pour former des tranchées (17) remplies d'un empilement d'un matériau isolant (19) et d'un matériau conducteur (21), des contacts (23, 25) étant pris respectivement sur le matériau conducteur (21) et sur le substrat (1). 8. Diode comprenant, dans un substrat (1) de silicium muni d'une ouverture (3), un empilement de cuvettes formées alternativement en silicium-germanium (5, 9, 13) et en silicium (7, 11, 15), chaque cuvette comprenant un fond et des parois verticales, le substrat (1) et les cuvettes (5, 7, 9, 11, 13, 15) étant dopés d'un premier type de conductivité, une partie des parois verticales des cuvettes en silicium-germanium (7, 11, 15) étant ôtée pour former des tranchées (17) remplies d'au moins une couche semiconductrice (27) d'un second type deB8149 - 06-GR4-661 13 conductivité, des contacts (29, 31) étant pris respectivement sur la couche semiconductrice (27) et sur le substrat (1). 9. Condensateur selon la revendication 7 ou diode selon la revendication 8, caractérisé en ce que les tranchées (17) ont une largeur inférieure à 10 nm.