Brevet FR2916896A1 — publié le 20081205

ECHANTILLONNEUR-BLOQUEUR A DOUBLE COMMUTATEUR L'invention concerne les échantillonneurs-bloqueurs, notamment ceux qui sont destinés à être placés en amont d'un convertisseur analogique-numérique. Un échantillonneur-bloqueur fonctionne périodiquement, sous la commande d'une horloge, selon deux phases alternées : la première phase est la phase d'échantillonnage pendant laquelle on vient stocker dans une capacité de stockage un niveau de tension d'un signal d'entrée (notamment un signal analogique qu'on veut convertir en numérique) ; la deuxième phase est la phase de blocage, pendant laquelle on maintient à sa valeur la tension échantillonnée, c'est-à-dire la tension stockée dans la capacité, et ceci tout le temps qui est nécessaire aux opérations faites en aval de l'échantillonneurbloqueur. Typiquement, dans une application à un convertisseur analogique-numérique, on sait que l'opération de conversion analogique-numérique prend un certain temps et la phase de blocage maintient le niveau de tension échantillonnée pendant tout le temps nécessaire à la conversion, avant de passer à une phase d'échantillonnage suivante et à une conversion suivante. Parmi les qualités qu'on attend d'un échantillonneur-bloqueur, il y a notamment la rapidité de fonctionnement, une recopie précise de la tension d'entrée dans la capacité de stockage, et un maintien sans pertes de la tension stockée dans la capacité de stockage pendant le temps du blocage. La figure 1 représente un échantillonneur-bloqueur de l'art antérieur qui présente de bonnes caractéristiques de ce point de vue mais dont on a constaté qu'il pouvait présenter un défaut sur lequel on reviendra plus loin. L'échantillonneur de la figure 1 est destiné à échantillonner une tension d'entrée Vin. II comprend essentiellement un transistor d'entrée T1 dont la base est reliée à une entrée E recevant la tension Vin, l'émetteur étant relié à une source de courant constant SC1, et le collecteur étant connecté à une tension d'alimentation Vcc (positive pour un transistor Ti de type NPN). L'émetteur du transistor T1 recopie la tension d'entrée Vin en la décalant de la chute de tension Vbe présente entre base et émetteur du transistor. Cette tension Vbe peut être considérée comme constante, c'est-à- dire indépendante de la tension d'entrée Vin, du fait que le courant I1 parcourant l'émetteur du transistor T1 est constant. L'émetteur du transistor Ti est donc porté à un potentiel Vin -Vbe. Il est relié par une résistance RI à la base d'un deuxième transistor T2 dont l'émetteur est relié à une capacité d'échantillonnage Cech dont le rôle est de stocker une quantité de charges représentant la valeur de la tension V;,, à échantillonner. Ce transistor T2 est monté de manière à avoir deux modes de fonctionnement différents : - dans une phase d'échantillonnage de la tension d'entrée, il fonctionne en suiveur de tension et son émetteur prend la valeur de la tension sur sa base diminuée d'une chute de tension base-émetteur Vbe. On peut considérer là encore que la chute de tension Vbe est constante, indépendante de la tension Vin, et on considérera que c'est la même tension Vbe que celle qui apparaît entre base et émetteur du transistor T1 ; dans cette phase d'échantillonnage, le transistor T2 est maintenu dans un état conducteur et est parcouru par un courant constant ; la tension aux bornes de la capacité Ceci, prend la valeur Vin -2.Vbe; -dans une phase de blocage, le transistor T2 est placé dans un état bloqué, il n'est parcouru par aucun courant ; dans cette phase de blocage, la capacité ne peut pas se décharger ni se charger du fait du blocage de la conduction du transistor T2 et elle conserve sa charge jusqu'à la phase d'échantillonnage suivante. Les phases d'échantillonnage et de blocage sont définies par deux signaux d'horloge complémentaires HE et HB, de préférence symétriques. La phase d'échantillonnage est définie par un niveau haut de HE . La phase de blocage est définie par un niveau haut de HB. Pour passer d'une phase à l'autre, un commutateur de courant agit pour autoriser ou interdire le passage d'un courant constant dans l'émetteur du transistor T2 ; de plus, dans la phase de blocage, le commutateur de courant agit également pour abaisser le potentiel de base du transistor T2 et accélérer ainsi son blocage. Le courant constant dans le transistor T2 est un courant fourni par une source de courant SC2 et sa valeur 12 peut être la même que la valeur I1 du courant de la source SC1. Le transistor T2 peut être identique au transistor T1. Si les courants sont identiques et les transistors identiques, la chute de tension base-émetteur Vbe sera identique dans les deux transistors lorsqu'ils sont parcourus par ces courants (donc dans la phase d'échantillonnage). Le commutateur qui bloque ou rend conducteur le transistor T2 comprend une paire différentielle de deux transistors T3 et T4 alimentés par la source de courant SC2 et commandés respectivement par les signaux d'horloge HB et HE. Pendant la phase d'échantillonnage, le transistor T3 est conducteur (HE au niveau haut) et le transistor T4 est bloqué (HB au niveau bas). La totalité du courant 12 de la source SC2 passe dans le transistor T2, et un potentiel Vin -- 2.Vbe est appliqué à la capacité d'échantillonnage (la chute de tension dans la résistance RI, due au courant de base de T2, peut être considérée comme négligeable) ; le décalage 2.Vbe est constant et les variations de la tension de la capacité représentent donc fidèlement les variations de la tension d'entrée Vin ; le décalage 2.Vbe poserait encore moins de problème dans un système différentiel où on échantillonnerait une tension différentielle Vin+ - Vin_ avec deux ensembles comme celui de la figure 1 ; la tension de sortie serait alors la différence entre les tensions stockées sur les capacités ; le décalage 2.Vbe disparaîtrait dans cette soustraction. Pendant la phase de blocage, le transistor T4 est conducteur (HB au niveau haut) et le transistor T3 est bloqué (HE au niveau bas). La mise en conduction du transistor T4 tend à faire circuler un courant de valeur 12 dans ce transistor et ce courant provient initialement du transistor T1 ; il parcourt la résistance RI et la chute de tension qui en résulte dans la résistance RI abaisse le potentiel de base du transistor T2 et le bloque. Enfin, un circuit de maintien de polarisation de blocage, CLMP, applique à la base du transistor T2, pendant la phase de blocage, une tension qui recopie sensiblement la tension présente sur la capacité de stockage, de sorte que la tension base-émetteur de T2 reste au voisinage de zéro pendant la phase de blocage quelle que soit la valeur ou les variations de la tension d'entrée. Ce circuit empêche ainsi la tension base-émetteur de T2 de descendre trop bas, ce qui tendrait à saturer le transistor T4, ralentissant le retour au mode d'échantillonnage après la fin de la phase de blocage. Le circuit CLMP possède un transistor de sortie T7 dont l'émetteur est relié à la base du transistor T2 et au collecteur du transistor T4 ; ce transistor T7 contribue ensuite à fournir le courant 12 nécessaire au transistor T4 pendant la phase de blocage, courant qui était initialement fourni par le transistor Ti à travers la résistance R1. Ce circuit de la figure 1 pourrait être transposé en une configuration différentielle, avec une tension d'entrée différentielle Vin+, Vin_ : il y aurait alors deux circuits identiques à celui de la figure 1, l'un recevant Vin+ comme tension d'entrée et l'autre recevant Vin_ comme tension d'entrée. La capacité d'échantillonnage serait étant connectée entre les sorties de ces circuits ; elle pourrait être remplacée par un montage en Pi ou en Té de trois capacités pour disposer d'une référence par rapport à une masse. Dans ce circuit de la figure 1, on remarque que le blocage du transistor T2 se fait d'autant plus rapidement que sa base est plus vite portée à un potentiel suffisamment bas. Or la baisse de potentiel de cette base résulte de la chute de tension dans la résistance R1, et cette chute résulte elle-même de la mise en conduction du transistor T4 qui se met à laisser passer le courant 12 de la source SC2. Il faut donc un courant de source SC2 assez important ou une résistance suffisamment élevée pour permettre un blocage rapide du transistor T2. Un blocage rapide est nécessaire pour éviter des distorsions, par exemple sous forme d'une variation de tension de la capacité de stockage pendant le début de cette phase de blocage. Mais une résistance trop forte introduit un bruit supplémentaire en mode d'échantillonnage. Et un courant trop important dans la source SC2 n'est pas favorable au blocage rapide du transistor ou à un retour rapide en mode de conduction. On propose selon l'invention une nouvelle solution pour permettre de choisir un ensemble de valeurs plus favorables pour la résistance R1 et le courant de la source SC2. Par exemple la résistance peut avoir une valeur plus petite, ou bien le courant dans la source SC2 peut être plus petit (ce qui permet d'ailleurs de faire des transistors T2, T3, T4 plus petits si on le souhaite) ; ou enfin les deux choix en même temps. En résumé, l'invention propose de prévoir que le courant de la source SC1 (celle qui est connectée à l'émetteur du transistor d'entrée Ti) est commuté entre la phase d'échantillonnage et la phase de blocage : dans la phase d'échantillonnage il est appliqué directement (sans passer par la résistance R1) à l'émetteur du transistor d'entrée ; dans la phase de blocage il est appliqué à l'émetteur par l'intermédiaire de la résistance RI. Ainsi, au début de la phase de blocage, la résistance RI est parcourue par la somme des courants des sources SC1 et SC2 et non plus seulement par le courant de la source SC2. Plus précisément, l'invention propose un échantillonneur-bloqueur comprenant un premier transistor d'entrée dont la base reçoit une tension d'entrée à échantillonner et dont l'émetteur est parcouru par un courant issu d'une première source de courant, et un deuxième transistor ayant sa base reliée par une résistance à l'émetteur du premier transistor et ayant son émetteur relié à une capacité d'échantillonnage, l'émetteur et la base du deuxième transistor étant reliés à un circuit de commutation commandé par des signaux d'horloge complémentaires définissant une phase d'échantillonnage et une phase de blocage, le circuit de commutation comprenant une paire différentielle d'un troisième et un quatrième transistors ayant leurs émetteurs réunis et alimentés par une deuxième source de courant commune, le troisième transistor étant relié à l'émetteur du deuxième transistor pour autoriser le passage du courant de la deuxième source dans le deuxième transistor en phase d'échantillonnage et l'interdire en phase de blocage, le quatrième transistor de la paire étant relié à la base du deuxième transistor pour abaisser le potentiel de cette dernière en phase de blocage, caractérisé en ce que la première source de courant est reliée à l'émetteur du premier transistor par l'intermédiaire d'un commutateur commandé par les signaux d'horloge, ce commutateur connectant la première source de courant à l'émetteur du premier transistor soit par l'intermédiaire de la résistance, pendant la phase de blocage, soit sans passer par la résistance, pendant la phase d'échantillonnage. Le commutateur comprend par exemple une paire différentielle d'un cinquième et un sixième transistors dont les émetteurs sont reliés à la première source de courant et dont les bases sont commandées par les signaux d'horloge, l'un des transistors ayant son collecteur relié à une borne de la résistance, l'autre à l'autre borne. Selon un mode de réalisation particulier, la liaison entre le 35 cinquième transistor et la résistance, de même que la liaison entre le sixième transistor et la résistance, et la liaison entre le quatrième transistor et la base du deuxième, se font chacune par l'intermédiaire d'un transistor monté en diode. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels : - la figure 1, déjà décrite, représente un échantillonneur-bloqueur de l'art antérieur ; - la figure 2 représente un échantillonneur-bloqueur selon l'invention ; - la figure 3 représente une variante de réalisation de l'échantillonneur-bloqueur selon l'invention. L'échantillonneur-bloqueur de la figure 2 comporte des éléments qui correspondent fonctionnellement à ceux de la figure 1 et qui portent les mêmes références. Le transistor d'entrée Ti reçoit sur sa base la tension d'entrée Vin à échantillonner. Son collecteur est relié au potentiel positif d'alimentation Vcc (les transistors étant de préférence des transistors bipolaires NPN). Son émetteur est relié à une borne d'une résistance RI dont l'autre borne est reliée à la base d'un deuxième transistor T2. L'une ou l'autre des bornes de la résistance peut être reliée à une première source de courant SC1 comme on le verra plus loin. La source de courant SC1 tire un courant constant 11 vers la masse. Le deuxième transistor T2 a aussi son collecteur relié à Vcc. Son émetteur est relié au collecteur d'un troisième transistor T3 dont la base est commandée par le signal d'horloge HE dont le niveau haut définit la phase d'échantillonnage. Le transistor T3 est relié par son émetteur à une source de courant SC2 tirant un courant constant 12, de sorte que le transistor T2 est parcouru par le courant 12 lorsque le transistor T3 est rendu conducteur, à savoir pendant la phase d'échantillonnage. L'émetteur du transistor T2 est par ailleurs relié à une capacité d'échantillonnage Cech. La sortie S de l'échantillonneur est prise sur cette capacité. Un transistor T4 identique au transistor T3 est commandé en opposition de phase avec le transistor T3, c'est-à-dire que sa base est commandée par un signal d'horloge HB qui est complémentaire du signal HE et qui définit la phase de blocage de l'échantillonneur. Le transistor T4 a son émetteur relié à la source de courant SC2 et son collecteur relié à la base du deuxième transistor T2. Le courant de la source SC2 est aiguillé soit vers le transistor T3 pendant la phase d'échantillonnage soit vers le transistor T4 pendant la phase de blocage. Deux transistors supplémentaires sont prévus : un cinquième transistor T5 et un sixième transistor T6, commandés en opposition de phase, l'un (T5) par le signal HE pour être conducteur pendant la phase d'échantillonnage, l'autre (T6) par le signal HB pour être conducteur pendant la phase de blocage. Ils sont alimentés par la source de courant SC1 qui est reliée à leurs émetteurs réunis, de sorte que le courant de cette source est aiguillé soit vers le transistor T5 soit vers le transistor T6 selon la phase en cours. Le cinquième transistor T5 a son collecteur relié à la borne de la résistance R1 qui est reliée à l'émetteur du transistor d'entrée T1. Le sixième transistor T6 a son collecteur relié à l'autre borne de la résistance R1, c'est-à-dire à la borne reliée à la base du deuxième transistor T2. Comme à la figure 1, un circuit de maintien de polarisation de blocage, CLMP, applique à la base du transistor T2, pendant la phase de blocage, une tension qui recopie sensiblement la tension présente sur la capacité de stockage, de sorte que la tension base-émetteur de T2 reste au voisinage de zéro pendant la phase de blocage. Le circuit CLMP possède un transistor de sortie T7 dont l'émetteur est relié à la base du transistor T2 et au collecteur du transistor T4 ; ce transistor T7 contribue ensuite à fournir au transistor T41e courant 12 pendant la phase de blocage. Pendant la phase d'échantillonnage, le cinquième transistor T5 est conducteur et absorbe le courant de la source de courant SC1. Le circuit fonctionne comme celui de la figure 1 : le transistor d'entrée T1 transfère sur son émetteur une tension Vin-Vbe qui suit la tension d'entrée Vin, le décalage de tension Vbe étant une tension base-émetteur qui est fixée par les caractéristiques technologiques et géométriques du transistor Ti et par le courant fixe I1 qui le parcourt. Le courant qui parcourt la résistance R1 est négligeable pendant cette phase : c'est le courant de base du transistor T2 ; la chute de tension dans la résistance RI est négligeable. Le transistor T2 est conducteur et parcouru par le courant 12 de la source SC2. La tension qui apparaît sur l'émetteur de T2 est une tension V;n-2Vbe en faisant l'hypothèse que la chute de tension base émetteur de T2 est la même que celle de Ti. Cette tension Vin-2Vbe est stockée sur la capacité d'échantillonnage. Le décalage de 2Vbe ne varie pas d'un échantillon au suivant et la tension stockée sur la capacité suit donc bien les variations de la tension Vin. Pendant la phase de blocage les transistors T3 et T5 cessent d'être conducteurs et les transistors T4 et T6 deviennent conducteurs. Le courant de la source SC1 se met à passer dans le transistor T6 et non plus dans le transistor T5 ; mais pour passer dans le transistor T6, en provenance de l'émetteur du transistor T1, il doit parcourir la résistance RI. La chute de tension dans la résistance R1 au début de la phase de blocage est R1(11+12) et non pas R1.12 comme dans le schéma de la figure 1. En effet, au début de cette phase, le circuit de maintien de polarisation CLMP ne fournit pas encore de courant par le transistor T7, et le courant 12 ne peut provenir que de la résistance R1 ; celle-ci est donc bien parcourue à la fois par le courant I1 et le courant 12. Ce n'est qu'ensuite qu'un courant est fourni par le transistor T7 du circuit de maintien de polarisation CLMP, diminuant le courant dans la résistance R1. Avec ce circuit de la figure 2, il est possible de choisir une valeur de résistance plus faible que celle qui était nécessaire dans le cas de la figure 1, tout en assurant un blocage franc de la base du transistor T2 en début de phase de blocage. Alternativement, il est possible, en gardant la même valeur de résistance R1, de choisir un courant 12 plus faible que dans le cas de la figure 1 en assurant un blocage franc du transistor T2. Alternativement encore, on peut à la fois diminuer la résistance R1 et le courant 12. Enfin, dans le cas où on diminue le courant 12, on peut aussi diminuer la taille des transistors T2, T3 et T4. Une telle diminution n'est cependant pas obligatoire car si on conserve la même taille de transistors avec un courant plus petit on peut avoir l'avantage d'une meilleure linéarité de fonctionnement de ces transistors. Au final, la structure selon l'invention permet d'avoir une 35 impédance d'entrée moins fluctuante à résistance RI égale ; en effet, les fluctuations entre mode d'échantillonnage et mode de blocage sont directement liées à 12 (courant 11+12 dans le transistor T1 en mode blocage, et courant Il seulement en mode d'échantillonnage) et le courant 12 est plus faible que ce qu'il était dans le cas de la figure 1. Le temps de commutation peut être plus faible qu'auparavant. La consommation de courant globale peut diminuer si on peut diminuer 12. La figure 3 représente une variante de réalisation dans laquelle on a inséré une diode D4 (en pratique un transistor monté en diode c'est-à-dire avec son collecteur et sa base réunies, ou alors une diode Schottky) entre la base du transistor T2 et le collecteur du transistor T4, une diode D5 entre l'émetteur du transistor Ti et le collecteur du transistor T5, et une diode D6 entre la base du transistor T2 et le collecteur du transistor T6. Ces diodes permettent de faire chuter d'une tension de quelques centaines de millivolts la tension sur les collecteurs des transistors T4, T5, T6. Ceci rapprochera la valeur de tension collecteur-émetteur des transistors T4, T5, T6 de la valeur de tension collecteur-émetteur du transistor T3. Ceci permet à la fois de réduire les risques de claquage ou de fuites des transistors T4, T5, T6 lorsqu'ils sont bloqués, et également de réduire les risques de saturation du transistor T3 lorsqu'il est conducteur. On peut ainsi mieux homogénéiser les temps de réponse du groupe de transistors T2, T3, T4, ce qui est important pour assurer une commutation franche de l'ensemble du circuit lors des changements de phase, et on peut travailler à une même tension collecteur-émetteur optimisée pour tous ces transistors. On peut alternativement remplacer les transistors montés en diode D4, D5, D6, ou les diodes Schottky, par des transistors montés en cascode, c'est-à-dire que leur base est polarisée par une tension constante au lieu d'être reliée à leur collecteur, le but étant toujours d'abaisser de quelques centaines de millivolts la tension collecteur-émetteur des transistors T4, T5, T6 dans la phase d'échantillonnage. Les structures de la figure 2 et de la figure 3 sont des structures non-différentielles. L'invention est applicable à des structures différentielles. Dans ce cas, on utilise deux circuits symétriques l'un recevant une tension d'entrée Vin+ et l'autre une tension d'entrée Vin_. Les circuits comportent chacun une capacité d'échantillonnage et on peut réunir les deux sorties par une capacité supplémentaire aux bornes de laquelle on trouvera une tension de sortie différentielle représentant la tension différentielle d'entrée Vin+ - Vin... La tension de décalage 2. Vbe qui existait entre la tension d'entrée et la tension aux bornes de la capacité d'échantillonnage disparaît en raison de la symétrie du circuit. On notera que le commutateur de courant constitué ici par les transistors T5 et T6 montés en paire différentielle pourrait être remplacé par d'autres structures de commutation. Une application principale des échantillonneurs-bloqueurs selon l'invention est la réalisation d'un étage d'entrée d'un convertisseur ~o analogique-numérique. REVENDICATIONS 1. Echantillonneur-bloqueur comprenant un premier transistor d'entrée (Ti) dont la base reçoit une tension d'entrée à échantillonner (V;,,) et dont l'émetteur est parcouru par un courant issu d'une première source de courant (SC1), et un deuxième transistor (T2) ayant sa base reliée par une résistance (R1) à l'émetteur du premier transistor et ayant son émetteur relié à une capacité d'échantillonnage (Cech), l'émetteur et la base du deuxième transistor étant reliés à un circuit de commutation commandé par des signaux d'horloge complémentaires (HE, HB) définissant une phase d'échantillonnage et une phase de blocage, le circuit de commutation comprenant une paire différentielle d'un troisième (T3) et un quatrième (T4) transistors ayant leurs émetteurs réunis et alimentés par une deuxième source de courant commune (SC2), le troisième transistor étant relié à l'émetteur du deuxième transistor pour autoriser le passage du courant de la deuxième source dans le deuxième transistor en phase d'échantillonnage et l'interdire en phase de blocage, le quatrième transistor de la paire étant relié à la base du deuxième transistor pour abaisser le potentiel de cette dernière en phase de blocage, caractérisé en ce que la première source de courant (SC1) est reliée à l'émetteur du premier transistor par l'intermédiaire d'un commutateur (T5, T6) commandé par les signaux d'horloge (HE, HB), ce commutateur connectant la première source de courant à l'émetteur du premier transistor (Ti) soit par l'intermédiaire de la résistance (RI), pendant la phase de blocage, soit sans passer par la résistance, pendant la phase d'échantillonnage. 2. Echantillonneur-bloqueur selon la revendication 1, caractérisé en ce que le commutateur comprend une paire différentielle d'un cinquième (T5) et un sixième (T6) transistors dont les émetteurs sont reliés à la première source de courant et dont les bases sont commandées par les signaux d'horloge, l'un des transistors ayant son collecteur relié à une borne de la résistance, l'autre à l'autre borne. 3. Echantillonneur-bloqueur selon la revendication 2, caractérisé en ce que la liaison entre le cinquième transistor et la résistance, de même que la liaison entre le sixième transistor et la résistance, et la liaison entre le quatrième transistor et la base du deuxième, se font chacune par l'intermédiaire d'un transistor respectif (D4, D5, D6), ou d'une diode, introduisant une chute de tension de quelques centaines de millivolts. 4. Echantillonneur-bloqueur à structure différentielle caractérisé en ce qu'il comporte deux circuits symétriques selon l'une des revendications 1 ~o à 3, l'un recevant une tension Vin+ sur son entrée et l'autre recevant une tension V;,,_.