Brevet FR2911451A1 — publié le 20080718

Procédé et dispositif de traitement d'un signal incident, en particulier de filtrage et de conversion analogique/numérique La présente invention concerne le traitement d'un signal analogique, et plus particulièrement le filtrage et la conversion analogique/numérique d'un tel signal. L'invention s'applique avantageusement mais non limitativement au traitement des signaux, en particulier radiofréquences, subissant un filtrage et une conversion en signal numérique. C'est le cas par exemple pour des signaux de télévision numérique terrestre, ou plus généralement pour des signaux véhiculés dans les systèmes de transmission à multiplexage fréquentiel. Un signal analogique incident, par exemple comportant des informations situées dans une plage fréquentielle désirée (canal désiré par exemple) et des composantes fréquentielles situées en-dehors de ladite plage fréquentielle désirée (canaux adjacents au canal désiré), subit généralement une ou plusieurs transpositions de fréquences afin de le ramener en bande de base. Le signal incident descendu en bande de base est alors destiné, après filtrage, à être converti sous forme numérique pour subir ensuite des traitements spécifiques, comme par exemple des traitements de décodage de canal comportant notamment une démodulation et des traitements de décodage de source. Le filtrage et la conversion analogique/numérique sont généralement réalisés par des éléments externes, c'est-à-dire par des éléments non intégrés. Il n'est donc pas possible de réaliser la partie analogique et la partie numérique d'un dispositif de traitement d'un signal radiofréquence sur un seul circuit intégré. De plus, les éléments externes de la partie analogique du traitement du signal ne peuvent pas suivre la même évolution, notamment en terme de taille, que la partie numérique réalisée en technologie CMOS. Il est ainsi proposé, par exemple, un dispositif et un procédé permettant le filtrage et la conversion analogique/numérique d'un signal tout en limitant la présence d'éléments non intégrés. Selon un aspect, il est proposé un procédé de traitement d'un signal incident dans lequel on élabore un signal intermédiaire tiré du signal incident. Puis, on délivre le signal intermédiaire à un circuit de filtrage et de conversion analogique/numérique (CFCANI) comprenant au moins une entrée en courant pour recevoir le signal intermédiaire, plusieurs sorties (SI1, SI2, SI3), des moyens capacitifs d'entrée (MCEI) connectés à l'entrée, plusieurs circuits élémentaires (CIl, Cl2, CI3) configurables de conversion par approximations successives connectés chacun entre l'entrée et une des sorties (SI1, SI2, SI3) et comprenant chacun un groupe de condensateurs élémentaires commutés. Puis, on configure successivement et cycliquement chaque circuit élémentaire (CIl, Cl2, CI3) : - dans un état de filtrage dans lequel on relie le groupe de condensateurs élémentaires commutés aux moyens capacitifs d'entrée, puis -dans plusieurs états distincts de conversion analogique/numérique, puis -dans un état de référence dans lequel le groupe de condensateurs élémentaires commutés présente une charge capacitive de référence, lesdites sorties délivrant chacune successivement un échantillon de plusieurs bits d'un signal numérique de sortie correspondant au signal intermédiaire filtré. Le procédé met en oeuvre des moyens de filtrage capacitifs ainsi qu'un convertisseur à approximations successives en utilisant la technique de capacités commutées. Ainsi, il devient possible d'une part d'intégrer les moyens de filtrage et de conversion avec le reste du dispositif de traitement du signal. D'autre part, les moyens de filtrage et le convertisseur sont réalisés à partir de condensateurs et d'interrupteurs dont la taille et la réalisation au sein d'un circuit intégré évoluent en même temps que la technologie utilisée. La partie analogique peut alors être améliorée en même temps que la partie numérique. On offre ici l'avantage de mêler au sein d'un même circuit les étapes de filtrage et de conversion analogique/numérique, ce qui permet de réduire le coût de conception et le bruit de la chaîne de traitement. On a encore pour avantage d'utiliser la technique des capacités commutées passives, aussi bien pour le filtrage que pour la conversion analogique/numérique ce qui permet en particulier d'adopter une fréquence d'échantillonnage élevée. Le circuit de filtrage et de conversion analogique/numérique (CFCANI) comprend avantageusement au moins N+2 sorties (SI1, SI2, SI3) délivrant chacune, à une fréquence de délivrance fd, un échantillon de N bits du signal numérique de sortie, et N+2 circuits élémentaires (CIl, Cl2, CI3) connectés chacun entre l'entrée et une des N+2 sorties (SI1, SI2, SI3) et comprenant chacun au moins un groupe de N+l condensateurs élémentaires commutés montés en parallèle (CE11, CE12, CE13, CE14, CE21, CE22, CE23, CE24, CE31, CE32, CE33, CE34) ainsi qu'un comparateur (COMP1, COMP2, COMP3) connecté à la sortie correspondante (SI1, SI2, SI3). Selon ce mode de mise en oeuvre, on configure alors successivement et cycliquement chaque circuit élémentaire (CIl, Cl2, CI3), à une fréquence de commande Fs égale au moins au produit du nombre de circuits élémentaires par la fréquence de délivrance fd, et avec un décalage temporel de 1/Fs entre deux circuits élémentaires consécutifs, et : - le groupe des N+l condensateurs élémentaires est relié aux moyens capacitifs d'entrée dans l'état de filtrage, - les N+l condensateurs sont connectés entre le comparateur (COMP1, COMP2, COMP3) et une première ou une deuxième tension de référence (Vhigh, Vi0) sélectivement afin d'obtenir, successivement à la fréquence Fs, les N bits d'un échantillon du signal numérique de sortie à la sortie correspondante (SI1, SI2, SI3) dans N états distincts de conversion analogique-numérique, et - le groupe des N+l condensateurs élémentaires présente une charge capacitive de référence dans l'état de référence. Le rapport de la valeur de la capacité des moyens capacitifs d'entrée sur la somme des capacités des N+l condensateurs élémentaires est avantageusement supérieur à un seuil choisi en fonction de la largeur de bande du signal analogique. La valeur de ce seuil permet d'ajuster les paramètres du filtrage, et notamment la fréquence de coupure fcpr, en fonction des caractéristiques du signal. L'homme du métier saura ajuster la valeur de ce seuil selon l'application et des performances désirées. A titre indicatif, avec un seuil relativement élevé et pour un filtrage relativement raide avec un seul condensateur de filtrage CIIR, la fréquence de coupure fcpr du filtrage passe-bas est donnée par la relation : C ~1 CIIR 2 où C est égal à la somme des capacités des N+l condensateurs élémentaires et Fs est la fréquence d'échantillonnage. Ainsi, avec une fréquence d'échantillonnage Fs égale à 600MHz et pour obtenir une fréquence de coupure fcpr de l'ordre de 2,4 MHz, on choisira un seuil égal à 40. De même, pour un signal de largeur de bande de 10MHz et pour une fréquence d'échantillonnage Fs de 600MHz, on choisira un seuil égal à 19 de manière à obtenir une fréquence de coupure fcpr égale à 5MHz. La bande utile est répartie entre -5MHz et +5MHz et le bord de la bande est atténué de 3dB. Les moyens capacitifs d'entrée peuvent comprendre un seul condensateur de filtrage et, dans l'état de filtrage de chaque circuit élémentaire, le groupe des N+l condensateurs élémentaires dudit circuit élémentaire est relié au condensateur de filtrage. Le condensateur de filtrage permet de réaliser un filtrage du signal grâce à une capacité importante, dite capacité mémoire , par rapport aux capacités élémentaires des circuits élémentaires. De plus, Fs le condensateur de filtrage n'est pas remis à zéro mais reste connecté au signal intermédiaire en continue. Lorsque le signal intermédiaire, qui est un signal en courant, évolue, le condensateur de filtrage permet de moyenner sa valeur sur le temps et d'effectuer ainsi le filtrage. Plus particulièrement, le condensateur de filtrage moyenne les échantillons qui sont convertis par les circuits élémentaires. On obtient ainsi un filtrage passe-bas sur le signal. Le nombre de circuits élémentaires dépend du nombre d'étapes de traitement nécessaires au filtrage et à la conversion du signal intermédiaire par le dispositif. Ainsi, pour une conversion d'un signal analogique en signal numérique de N bits, le procédé comporte selon un mode de mise en oeuvre : - une étape de filtrage au cours de laquelle le signal est également chargé dans les condensateurs élémentaires, - N étapes de conversion pour obtenir les N bits et - une étape de remise à zéro ( réinitialisation ) des condensateurs élémentaires au cours de laquelle ces derniers sont ramenés dans un état de référence. Si on augmente le nombre d'étapes, le nombre de circuits élémentaires doit également augmenter de manière à pouvoir constamment traiter le signal intermédiaire. Selon un mode de mise en oeuvre, les moyens capacitifs d'entrée peuvent comprendre en outre au moins un condensateur de filtrage supplémentaire, le circuit de filtrage et de conversion analogique/numérique comprenant alors un nombre de sorties supplémentaires et de circuits élémentaires supplémentaires égal au nombre de condensateurs de filtrage supplémentaires ; l'état de filtrage de chaque circuit élémentaire comprend alors différents sous-états de filtrage dans lesquels le groupe de N+l condensateurs élémentaires est respectivement relié aux différents condensateurs de filtrage. On place alors successivement ledit circuit élémentaire dans chacun des sous-états de filtrage. Un deuxième condensateur de filtrage permet d'effectuer une moyenne supplémentaire sur les valeurs déjà moyennée par le premier condensateur de filtrage. On effectue ainsi un deuxième filtrage passe-bas. On peut donc obtenir un filtre d'ordre plus ou moins élevé selon le nombre de condensateurs de filtrage. De plus, les condensateurs de filtrage supplémentaires ajoutent des étapes dans le traitement du signal. Ainsi, pour chaque condensateur de filtrage supplémentaire, on ajoute un circuit élémentaire dans le dispositif. Après l'état de référence, on peut configurer le circuit élémentaire dans un état de calibration dans lequel on relie le comparateur du circuit élémentaire à deux tensions égales de manière à déterminer et corriger son décalage. L'état de calibration a pour but de limiter le décalage (en anglais : offset) qui peut apparaître au niveau du comparateur et introduire du bruit dans le signal converti. Cet état ajoute une étape dans le traitement du signal et un circuit élémentaire est ajouté. L'entrée en courant pour recevoir le signal intermédiaire peut être une entrée différentielle et chaque circuit élémentaire comprend alors un deuxième groupe de N+l condensateurs élémentaires commutés montés en parallèle. Bien que le procédé selon cet aspect soit compatible avec tout type de procédé de transposition de fréquence précédant le filtrage et la conversion analogique/numérique, cet aspect se combine avantageusement avec le procédé de transposition de fréquence décrit dans la demande de brevet intitulée Procédé et dispositif de traitement d'un signal incident, en particulier, de transposition de fréquence déposée au nom de la Demanderesse le même jour que la présente demande de brevet. En d'autres termes, dans une application particulière, on délivre le signal incident à un étage transconducteur et on relie une sortie en courant de l'étage transconducteur au condensateur de filtrage de façon à délivrer au condensateur de filtrage un signal en courant et son opposé respectivement au cours des deux demi périodes de chaque période d'un signal périodique et obtenir ainsi, au niveau du condensateur de filtrage, un signal transposé en fréquence en tant que signal intermédiaire. Lors de l'occurrence de chaque demi période du signal périodique, la tension de ladite sortie en courant, vue dudit condensateur de filtrage, est initialisée à une valeur égale à celle de la tension dudit condensateur de filtrage. Le signal considéré ici est un signal en courant. Lors de la transposition en fréquence, le dispositif de transposition de fréquence délivre au condensateur de filtrage, le signal en courant et son opposé durant chaque demi période du signal de transposition. Le dispositif initialise d'abord la tension de la sortie en courant, c'est-à-dire qu'on égalise la tension de la sortie en courant et la tension du condensateur. I1 n'y a pas alors de mouvement de charges (courant parasite) dû à une différence de tension lorsque la sortie en courant initialisée et le condensateur de filtrage sont reliés, c'est-à-dire lors de l'occurrence d'une demi période du signal périodique. Le gain n'est alors pas dégradé. L'étage transconducteur peut comprendre deux sorties en courant délivrant respectivement deux signaux en courant de signe opposé. Dans un tel mode de mise en oeuvre, on relie, à chaque première demi période du signal périodique, la première sortie en courant au condensateur de filtrage et, à chaque deuxième demi période du signal périodique, la deuxième sortie en courant au condensateur de filtrage. De plus, l'initialisation de la tension de la première sortie en courant comprend la fixation, au moins à la fin, et de préférence pendant la totalité, de chaque deuxième demi période du signal périodique, de la tension de ladite première sortie en courant à la valeur de la tension du condensateur de filtrage, et l'initialisation de la tension de la deuxième sortie en courant comprend la fixation, au moins à la fin, et de préférence pendant la totalité, de chaque première demi période du signal périodique, de la tension de ladite deuxième sortie en courant à la valeur de la tension du condensateur de filtrage. Durant la première demi période, la tension du condensateur de filtrage évolue en même temps que celle de la première sortie en courant, en fonction du signal, alors que la tension de la deuxième sortie en courant évolue de manière indépendante en fonction des charges qui en sortent. Ainsi, une différence entre la tension du condensateur de filtrage et la tension de la deuxième sortie en courant apparaît durant la première demi période c'est-à-dire durant la demi période au cours de laquelle la deuxième sortie en courant n'est pas reliée au condensateur de filtrage. Afin d'éviter, lors de l'occurrence de la deuxième demi période, les courants parasites dus à cette différence de tension, on initialise la tension de la deuxième sortie en courant avant de relier cette deuxième sortie en courant au condensateur de filtrage. Cette initialisation consiste ici à imposer la tension du condensateur de filtrage à la deuxième sortie en courant. De cette façon, la différence de tension est nulle, les charges sortant de la deuxième sortie en courant sont absorbées et les courants parasites sont évités. En d'autres termes, préférentiellement, lors de chaque demi période du signal périodique, une sortie en courant de l'étage transconducteur est reliée au condensateur de filtrage tandis qu'on impose la tension du condensateur de filtrage à l'autre sortie en courant de l'étage transconducteur. Préférentiellement, on fixe la tension d'une des sorties en courant à la valeur de la tension du condensateur de filtrage par l'intermédiaire d'un étage amplificateur monté en suiveur entre le condensateur de filtrage et les sorties en courant. L'étage amplificateur monté en suiveur permet d'imposer la tension d'entrée à la sortie, sans modifier la tension d'entrée. Dans le cas présent, la tension d'entrée de l'étage amplificateur est la tension du condensateur de filtrage et la tension de sortie de l'étage amplificateur est la tension de la sortie en courant de l'étage transconducteur qui n'est pas reliée au condensateur de filtrage par le dispositif de transposition. Ainsi, l'étage amplificateur permet d'imposer la tension du condensateur de filtrage à la sortie en courant qui sera reliée audit condensateur lors de la prochaine demi période, sans modifier la tension du condensateur de filtrage, c'est-à-dire en limitant la dégradation du signal. De cette façon, lorsque la sortie en courant est reliée au condensateur de filtrage lors de l'occurrence de la demi période suivante du signal périodique, la tension de la sortie en courant et la tension du condensateur de filtrage sont égales. Selon un autre mode de mise en oeuvre, l'étage transconducteur comprend une seule sortie en courant délivrant un signal en courant, dans lequel : - chaque première demi période du signal périodique comprend une première partie durant laquelle on relie ladite sortie en courant au condensateur de filtrage, et - chaque deuxième demi période du signal périodique comprend une première partie durant laquelle on relie ladite sortie en courant au condensateur de filtrage de façon opposée à celle effectuée durant la première partie de la première demi période du signal périodique, et dans lequel l'initialisation de la tension de la sortie en courant comprend : - la fixation de la tension de la sortie en courant à la valeur opposée de la tension du condensateur de filtrage au moins à la fin de la deuxième partie de chaque première demi période du signal périodique, et - la fixation de la tension de la sortie en courant à la valeur de la tension du condensateur de filtrage au moins à la fin de la deuxième partie de chaque deuxième demi période du signal périodique. Dans ce mode de mise en oeuvre, on inverse la connexion entre l'étage de transposition et le condensateur de filtrage à chaque demi période du signal périodique. Or, la sortie de l'étage transconducteur peut présenter une capacité parasite qui est également inversée à chaque demi période. Ainsi, lors de l'occurrence de chaque demi période, le condensateur de filtrage est relié à la capacité parasite dont la tension est inversée par rapport à celle du condensateur de filtrage. Pour éviter alors un courant parasite et donc une dégradation du signal, on impose la tension opposée du condensateur de filtrage à la sortie en courant, avant l'inversion par l'étage de transposition de fréquence. De cette façon, lors de l'occurrence de la demi période suivante, la tension de la sortie en courant vue du condensateur de filtrage est égale à la tension dudit condensateur. La fixation de la tension de la sortie en courant à la valeur correspondante est effectuée par exemple durant toute la deuxième partie de la demi période correspondante du signal périodique. Là encore, préférentiellement, on fixe la tension de la sortie en courant à la valeur de la tension du condensateur de filtrage ou l'opposée de cette valeur par l'intermédiaire d'un étage amplificateur monté en suiveur entre le condensateur de filtrage et la sortie en courant. Quel que soit le mode de mise en oeuvre, la ou les sorties en courant de l'étage transconducteur sont avantageusement mais non nécessairement différentielles. Dans une autre application particulière, le signal incident est un signal radiofréquence et l'étage transconducteur appartient à un étage amplificateur faible bruit. Bien que les aspects précédents soient compatibles avec tout traitement numérique ultérieur du signal converti, ils se combinent avantageusement avec le procédé de filtrage décrit dans la demande de brevet intitulée Procédé et dispositif de filtrage et de conversion analogique/numérique d'un signal analogique déposée au nom de la Demanderesse le même jour que la présente demande de brevet. En d'autres termes, dans une application particulière, le circuit de filtrage et de conversion analogique/numérique est apte à filtrer les composantes fréquentielles du signal intermédiaire situées en-dehors d'une plage fréquentielle désirée ; le procédé comprend alors avantageusement en outre : - une remise en forme du signal numérique de sortie dans une forme sensiblement identique, au moins dans ladite plage fréquentielle désirée, à la forme du signal intermédiaire et - un filtrage numérique final du signal numérique de sortie remis en forme, de façon à filtrer les composantes fréquentielles situées en dehors de ladite plage fréquentielle désirée. La plage fréquentielle désirée est par exemple la largeur de bande du signal utile ou la largeur du canal fréquentiel désiré. Le circuit de filtrage et de conversion analogique/numérique réalise un filtrage analogique ayant pour but de filtrer par exemple les résidus de canaux adjacents. De cette façon, le filtrage analogique permet d'une part de limiter la dynamique du convertisseur analogique/numérique, et d'autre part d'adapter la fréquence d'échantillonnage du convertisseur analogique/numérique à la largeur de bande du signal utile intermédiaire filtré. La conversion analogique/numérique se trouve ainsi améliorée par rapport au signal utile à convertir. Cependant, dans la mesure où le filtrage analogique est réalisé notamment avec des condensateurs dits condensateurs mémoires tels que le condensateur de filtrage, l'ordre du filtrage analogique est bas, par exemple inférieur ou égal à 2, et ne permet pas d'obtenir pour certaines applications une bonne coupure des adjacents . Le filtrage analogique entraîne également une déformation, dans la plage fréquentielle désirée, du signal intermédiaire. Cette déformation a pour conséquence une perte d'informations ou une dégradation du signal utile. L'étape de remise en forme permet notamment de corriger la déformation du signal provoquée par le filtrage analogique. On peut ainsi, malgré un filtrage analogique d'ordre bas, par exemple d'ordre 1, d'une part limiter la dynamique du convertisseur analogique/numérique, et d'autre part limiter la dégradation du signal utile. L'étape de remise en forme permet de récupérer, au moins sur la plage fréquentielle désirée, un signal identique ou quasi-identique au signal intermédiaire. Le filtrage numérique final permet alors de filtrer les fréquences situées en-dehors de la plage fréquentielle désirée. Ce filtrage final est effectué numériquement et peut donc présenter une fonction de transfert élaborée et adaptée au spectre du signal à filtrer, sans être encombrant ni coûteux pour autant. I1 permet aussi de filtrer efficacement les adjacents sans déformation de la bande utile du signal numérique remis en forme. On reporte ainsi l'étape de filtrage du signal utile intermédiaire durant la partie de traitement numérique. I1 est en effet plus facile et moins coûteux de réaliser une fonction de transfert élaborée avec un filtre numérique qu'avec un filtre analogique. De plus, grâce notamment au condensateur de filtrage, on limite la dynamique du convertisseur analogique/numérique lors de la conversion du signal, tout en évitant la perte d'information ou la dégradation du signal utile. Selon un mode de mise en oeuvre, la remise en forme est effectuée au sein d'un filtre numérique de remise en forme ayant une fréquence de travail égale à la fréquence de commande Fs et présentant une fonction de transfert inverse de la fonction de transfert du filtrage analogique effectué par le circuit de filtrage et de conversion analogique/numérique au moins dans ladite plage fréquentielle désirée. On obtient donc, à la sortie du filtre de remise en forme, dans la plage fréquentielle, un signal identique à celui qu'on aurait obtenu en absence de filtrage analogique. La fonction de transfert du filtre numérique de remise en forme peut être calculée à partir de la fonction de transfert du filtrage analogique. La conversion d'une fonction de transfert analogique en fonction de transfert numérique est classique pour l'homme du métier. Ce calcul est de plus simplifié par le fait que la fréquence de travail du filtre numérique est égale à la fréquence de commande Fs du circuit élémentaire (i.e. du convertisseur analogique/numérique), c'est-à-dire est égale à la fréquence d'échantillonnage. Selon un autre mode de mise en oeuvre, la remise en forme est effectuée au sein d'un filtre numérique de remise en forme ayant une fréquence de travail différente, de préférence inférieure à la fréquence de commande Fs, et présentant une fonction de transfert dont les coefficients résultent d'une approximation de l'inverse de la fonction de transfert du filtrage analogique effectué par le circuit de filtrage et de conversion analogique/numérique, au moins dans ladite plage fréquentielle désirée. Ce mode de mise en oeuvre concerne plus particulièrement le cas où le convertisseur analogique/numérique sur-échantillonne le signal intermédiaire filtré. Le sur-échantillonnage permet d'obtenir un signal numérique plus fidèle au signal intermédiaire filtré. Cependant, il n'est pas nécessaire d'utiliser la même fréquence de sur- échantillonnage pour le traitement numérique. Ainsi, il est fréquent d'utiliser une fréquence de travail plus petite que la fréquence d'échantillonnage. Dans ce cas, le calcul de l'équivalent numérique de la fonction de transfert inverse du filtrage analogique se fait de manière différente et peut en particulier être calculé plus facilement par approximation dans la plage fréquentielle désirée. Plus précisément, la détermination des coefficients comporte avantageusement une sélection de fréquences de référence choisies dans ladite plage fréquentielle désirée et, pour chacune de ces fréquences de référence, une minimisation de l'écart entre la valeur correspondante de la fonction de transfert inverse du filtrage analogique et la valeur correspondante de la fonction de transfert du filtre de remise en forme. En d'autres termes, la fonction de transfert du filtre de remise en forme est calculée dans cet exemple en considérant un nombre fini de fréquences choisies dans la plage fréquentielle désirée et pour lesquelles on minimise l'écart entre la valeur réelle de la fonction de transfert de filtre de remise en forme et la valeur souhaitée égale à l'inverse de la fonction de transfert du filtrage analogique. Préférentiellement, les fréquences de références sont choisies de manière uniforme dans la plage fréquentielle désirée. Le choix uniforme des fréquences de référence permet d'obtenir une approximation correcte de la fonction de transfert inverse du filtrage analogique par la fonction de transfert du filtre de remise en forme sur toute la largeur de la plage fréquentielle désirée. La fonction de transfert du filtre de remise en forme est par exemple du type à réponse impulsionnelle finie. La fonction de transfert peut alors s'écrire sous une forme polynomiale dont seuls les coefficients sont à déterminer. En particulier, des méthodes de minimisation d'écart permettent de déterminer les coefficients pour ce type de filtre. Préférentiellement, on effectue la remise en forme et le filtrage numérique final au sein d'un même filtre dont la fonction de transfert, au moins dans la plage fréquentielle désirée, est égale au produit de la fonction de transfert du filtre de remise en forme par la fonction de transfert du filtre numérique final. Ce mode de mise en oeuvre peut être appliqué que la fréquence de travail du filtre soit égale ou différente de la fréquence de commande Fs. Ce mode de mise en oeuvre permet d'effectuer l'étape de remise en forme et l'étape de filtrage numérique final en même temps. Cela permet d'éviter l'obtention d'un signal numérique avec un grand nombre de bits entre le filtre de remise en forme et le filtrage numérique final, en raison de la remise en forme du signal même en- dehors de la plage fréquentielle désirée. I1 suffit pour cela de multiplier les deux fonctions de transfert pour n'en obtenirqu'une. Le signal obtenu à la sortie du filtre reste le même mais la réalisation du dispositif s'en trouve simplifiée. Selon un autre aspect, il est proposé un dispositif de traitement d'un signal incident, comprenant un circuit de filtrage et de conversion analogique/numérique (CFCANI) d'un signal intermédiaire tiré du signal incident, comprenant : -au moins une entrée en courant pour recevoir le signal intermédiaire ; -plusieurs sorties (SIl, SI2, SI3) ; - des moyens capacitifs d'entrée (MCEI) connectés à l'entrée ; - plusieurs circuits élémentaires (CIl, Cl2, CI3) configurables de conversion par approximations successives connectés chacun entre l'entrée et une des sorties (SIl, SI2, SI3) et comprenant chacun un groupe de condensateurs élémentaires commutés ; chaque circuit élémentaire (CIl, Cl2, CI3) possédant un état de filtrage dans lequel le groupe de condensateurs élémentaires est relié aux moyens capacitifs d'entrée, plusieurs états distincts de conversion analogique/numérique, et un état de référence dans lequel le groupe de condensateurs élémentaires commutés présente une charge capacitive de référence, lesdites sorties étant aptes à délivrer chacune successivement un échantillon de plusieurs bits d'un signal numérique de sortie correspondant au signal intermédiaire filtré. Le dispositif comprend en outre de préférence des moyens de commande aptes à placer successivement et cycliquement, chaque circuit élémentaire dans l'état de filtrage, puis dans les états successifs de conversion analogique/numérique, puis dans l'état de référence. De préférence, les sorties (SIl, SI2, SI3) sont aptes à délivrer chacune, à une fréquence de délivrance fd, un échantillon de plusieurs bits du signal numérique de sortie, et les moyens de commande sont aptes à placer, à une fréquence de commande Fs égale au moins au produit du nombre de circuits élémentaires par la fréquence de délivrance fd et avec un décalage temporel de 1/Fs entre deux circuits élémentaires consécutifs, successivement chaque circuit élémentaire (CIl, Cl2, CI3) dans l'état de filtrage, puis dans les états de conversion analogique/numérique afin d'obtenir, successivement à la fréquence Fs, les bits d'un échantillon du signal numérique de sortie à la sortie correspondante (SIl, SI2, SI3), puis dans l'état de référence. De préférence, le circuit de filtrage et de conversion analogique/numérique (CFCANI) comprend : - au moins N+2 sorties (SIl, SI2, SI3) aptes à délivrer chacune, à la fréquence de délivrance fd, un échantillon de N bits du signal numérique de sortie, - au moins N+2 circuits élémentaires connectés chacun entre l'entrée et une des N+2 sorties (SIl, SI2, SI3) et comprenant chacun au moins un groupe de N+l condensateurs élémentaires (CE11, CE12, CE13, CE14, CE21, CE22, CE23, CE24, CE31, CE32, CE33, CE34) commutés montés en parallèle et de N+l interrupteurs configurables (Ill, I12, I13, I14, I21, I22, I23, I24, I31, I32, I33, I34) ainsi qu'un comparateur (COMP1, COMP2, CMOP3) connecté à la sortie correspondante (SIl, SI2, SI3), le groupe de N+l condensateurs élémentaires de chaque circuit élémentaire : - étant relié aux moyens capacitifs d'entrée dans l'état de filtrage dudit circuit élémentaire, -étant connectés entre le comparateur et une première ou une deuxième tension de référence (Vhigh, Vi0) sélectivement dans les N états distincts de conversion analogique/numérique dudit circuit élémentaire, et -présentant une charge capacitive de référence dans l'état de référence dudit circuit élémentaire. Le rapport de la valeur de la capacité des moyens capacitifs d'entrée sur la somme des capacités des N+l condensateurs élémentaires est de préférence supérieur à un seuil choisi en fonction de la largeur de bande du signal analogique. Les valeurs des N+l condensateurs élémentaires de chaque circuit élémentaire sont par exemple C/2, C/4,..., C/2N, C/2N. Les moyens capacitifs d'entrée comprennent un condensateur de filtrage et, pour chaque circuit élémentaire, les interrupteurs des N condensateurs élémentaires de valeurs C/2, C/4,..., C/2N-', C/2N possèdent trois états de commutation et l'interrupteur du (N+l)1ème condensateur de valeur C/2N possède deux états de commutation. Les moyens de commandes sont aptes à configurer les interrupteurs d'un circuit élémentaire dans le même état de commutation durant l'état de filtrage du circuit élémentaire, et dans les autres états de commutation durant les N états distincts de conversion analogique/numérique et l'état de référence. Préférentiellement, les moyens capacitifs d'entrée comprennent en outre au moins un condensateur de filtrage supplémentaire. Le dispositif comprend un nombre de sorties supplémentaires et de circuits élémentaires supplémentaires égal au nombre de condensateurs de filtrage supplémentaires, et pour chaque circuit élémentaire, chaque interrupteur possède en outre un nombre supplémentaire d'états de commutation égal au nombre de condensateurs de filtrage supplémentaires. L'état de filtrage de chaque circuit élémentaire comprend différents sous-états de filtrage dans lesquels le groupe des N+l condensateurs élémentaires est respectivement relié aux différents condensateurs de filtrage et les moyens de commandes sont aptes à configurer les interrupteurs du circuit élémentaire de façon à successivement le placer dans chacun des sous-états de filtrage. Dans l'état de référence d'un circuit élémentaire, l'interrupteur du condensateur élémentaire de valeur C/2 dudit circuit élémentaire est configuré de façon à connecter ledit condensateur élémentaire de valeur C/2 à une des deux tensions de référence et les interrupteurs des N autres condensateurs élémentaires sont configurés de façon à connecter lesdits N condensateurs élémentaires à l'autre des deux tensions de référence. Préférentiellement, le circuit de filtrage et de conversion analogique/numérique comprend une sortie supplémentaire et un circuit élémentaire supplémentaire et chaque circuit élémentaire possède en outre un état de calibration dans lequel le comparateur est relié à deux tensions égales de manière à déterminer et corriger son décalage. Les moyens de commandes sont en outre aptes à configurer les interrupteurs de chaque circuit élémentaire de façon à le placer dans son état de calibration après son état de référence. Le dispositif peut également présenter une architecture différentielle dans laquelle chaque circuit élémentaire comprend un deuxième groupe de N+l condensateurs élémentaires commutés montés en parallèle et de N+l interrupteurs configurables. Dans une application particulière, il est proposé un dispositif de traitement d'un signal incident comprenant : - un étage transconducteur comprenant une entrée pour recevoir le signal incident, - des moyens de transposition de fréquence connectés entre l'étage transconducteur et le condensateur de filtrage comportant : - des moyens de génération aptes à délivrer un signal périodique, - un jeu de commutateurs configurable en réponse à un signal de commande, - des moyens de commande aptes à délivrer le signal de commande à partir du signal périodique pour configurer le jeu de commutateurs de façon à relier une sortie en courant de l'étage transconducteur au condensateur de filtrage et délivrer au condensateur de filtrage un signal en courant et son opposé respectivement au cours des deux demi périodes de chaque période du signal périodique et obtenir ainsi, au niveau du condensateur de filtrage, un signal transposé en fréquence en tant que signal intermédiaire. Le dispositif comprend en outre des moyens d'initialisation aptes à initialiser, lors de l'occurrence de chaque demi période du signal périodique, la tension de la sortie en courant, vue dudit condensateur de filtrage, à une valeur égale à celle de la tension dudit condensateur de filtrage. Selon un mode de réalisation du dispositif, l'étage transconducteur comprend deux sorties en courant aptes à délivrer respectivement deux signaux en courant de signe opposé. Le jeu de commutateurs possède un premier état dans lequel il relie la première sortie en courant au condensateur de filtrage et un deuxième état dans lequel il relie la deuxième sortie en courant au condensateur de filtrage. Les moyens de commande sont aptes à délivrer le signal de commande de façon à configurer ledit jeu de commutateurs dans le premier état durant chaque première demi période du signal périodique et dans le deuxième état durant chaque deuxième demi période du signal périodique. De plus, les moyens d'initialisation sont aptes à : - fixer la tension de la première sortie en courant à la valeur de la tension du condensateur de filtrage au moins à la fin de chaque deuxième demi période du signal périodique, - fixer la tension de la deuxième sortie en courant à la valeur de la tension du condensateur de filtrage au moins à la fin de chaque première demi période du signal périodique. Préférentiellement, les moyens d'initialisation comprennent un jeu supplémentaire de commutateurs configurable en réponse à un signal de commande supplémentaire ainsi que des moyens supplémentaires de commande aptes à délivrer le signal de commande supplémentaire à partir du signal périodique. Le jeu supplémentaire de commutateurs possède un premier état dans lequel il relie le condensateur de filtrage à la deuxième sortie en courant et un deuxième état dans lequel il relie le condensateur de filtrage à la première sortie en courant. Les moyens supplémentaires de commande sont aptes à délivrer le signal de commande supplémentaire de façon à configurer ledit jeu supplémentaire de commutateurs dans le premier état au moins à la fin de chaque première demi période du signal périodique et dans le deuxième état au moins à la fin de chaque deuxième demi période du signal périodique. Les moyens supplémentaires de commande sont par exemple aptes à délivrer le signal de commande supplémentaire de façon à configurer ledit jeu supplémentaire de commutateurs dans respectivement le premier état et le deuxième état durant respectivement toute la première demi période et toute la deuxième demi période du signal périodique. Selon un autre mode de réalisation, l'étage transconducteur comprend une seule sortie en courant apte à délivrer le signal en courant. Le jeu de commutateurs configurable possède un premier état dans lequel il relie la sortie en courant au condensateur de filtrage, un deuxième état dans lequel il relie, de façon opposée à celle effectuée dans le premier état, la sortie en courant au condensateur de filtrage et un troisième état dans lequel il déconnecte électriquement la sortie en courant du condensateur de filtrage. Les moyens de commande sont aptes à délivrer le signal de commande de façon à configurer ledit jeu de commutateurs dans le premier état durant la première partie de chaque première demi période du signal périodique, dans le deuxième état durant la première partie de chaque deuxième demi période du signal périodique et dans le troisième état durant la deuxième partie de chaque première demi période et deuxième demi période du signal périodique. Les moyens d'initialisation sont aptes à -fixer la tension de la sortie en courant à la valeur opposée de la tension du condensateur de filtrage au moins à la fin de la deuxième partie de chaque première demi période du signal périodique, - fixer la tension de la sortie en courant à la valeur de la tension du condensateur de filtrage au moins à la fin de la deuxième partie de chaque deuxième demi période du signal périodique. Préférentiellement, les moyens d'initialisation comprennent un jeu supplémentaire de commutateurs configurable en réponse à un signal de commande supplémentaire ainsi que des moyens supplémentaires de commande aptes à délivrer le signal de commande supplémentaire à partir du signal périodique. Le jeu supplémentaire de commutateurs possède un premier état dans lequel il relie le condensateur de filtrage à la sortie en courant, un deuxième état dans lequel il relie, de façon opposée à celle effectuée dans le premier état, le condensateur de filtrage à la sortie en courant et un troisième état dans lequel il déconnecte électriquement le condensateur de filtrage de la sortie en courant. Les moyens supplémentaires de commande sont aptes à délivrer le signal de commande supplémentaire de façon à configurer ledit jeu supplémentaire de commutateurs dans le premier état au moins à la fin de la deuxième partie de chaque première demi période du signal périodique, dans le deuxième état au moins à la fin de la deuxième partie de chaque deuxième demi période du signal périodique et dans le troisième état durant la première partie de chaque première et deuxième demi période du signal périodique. Les moyens supplémentaires de commande sont par exemple aptes à délivrer le signal de commande supplémentaire de façon à configurer ledit jeu supplémentaire de commutateurs dans respectivement le premier état et le deuxième état durant toute la deuxième partie de respectivement la première demi période et la deuxième demi période du signal périodique. Préférentiellement, les moyens d'initialisation comprennent en outre un étage amplificateur monté en suiveur entre le condensateur de filtrage et la ou les sorties en courant par l'intermédiaire du jeu supplémentaire de commutateurs. Préférentiellement, le dispositif présente une architecture différentielle. Dans une autre application particulière, il est proposé un dispositif dans lequel le circuit de filtrage et de conversion analogique/numérique est apte à filtrer le signal intermédiaire de façon à filtrer les composantes fréquentielles situées en dehors d'une plage fréquentielle désirée. Le dispositif comprend en outre des moyens de remise en forme aptes à remettre en forme le signal numérique de sortie dans une forme sensiblement identique à la forme initiale du signal intermédiaire, au moins dans la plage fréquentielle désirée, et des moyens additionnels de filtrage aptes à effectuer un filtrage numérique final du signal numérique remis en forme de façon à filtrer les composantes fréquentielles situées en-dehors de ladite plage fréquentielle désirée. Selon un mode de réalisation, les moyens de remise en forme comportent un filtre numérique de remise en forme ayant une fréquence de travail égale à la fréquence de commande Fs et présentant une fonction de transfert inverse de la fonction de transfert du filtrage analogique effectué par le circuit de filtrage et de conversion analogique/numérique au moins dans ladite plage fréquentielle désirée. Selon un autre mode de réalisation, les moyens de remise en forme comportent un filtre numérique de remise en forme ayant une fréquence de travail différente et de préférence inférieure à la fréquence de commande Fs et présentant une fonction de transfert dont les coefficients résultent d'une approximation de l'inverse de la fonction de transfert du filtrage analogique effectué par le circuit de filtrage et de conversion analogique/numérique au moins dans la plage fréquentielle désirée. Les coefficients sont par exemple déterminés de sorte que pour chaque fréquence prise dans un groupe de fréquences de référence choisies dans ladite plage fréquentielle, l'écart entre la valeur correspondante de la fonction de transfert inverse du filtrage analogique et la valeur correspondante de la fonction de transfert du filtre de remise en forme est minimal. Le filtre de remise en forme est par exemple du type à réponse impulsionnelle finie. Préférentiellement, les moyens de remise en forme et les moyens additionnels de filtrage numérique comportent un même filtre dont la fonction de transfert est égale au produit de la fonction de transfert du filtre de remise en forme par la fonction de transfert du filtre numérique final. Le dispositif peut être réalisé sous la forme d'un circuit intégré. Selon un autre aspect, il est proposé un récepteur de signal radio-fréquence comprenant un dispositif de traitement d'un signal radiofréquence tel que défini précédemment. D'autres avantages et caractéristiques apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels : - la figure 1 est un schéma synoptique de la structure interne d'un mode de réalisation d'un dispositif ; - la figure 2 représente un mode de réalisation d'un circuit de filtrage et de conversion analogique/numérique ; - les figures 3 à 9 représentent différents états de configuration du circuit de filtrage et de conversion analogique/numérique de la figure 2 ; et - les figures 10 à 24 illustrent schématiquement d'autres modes de réalisation et de mise en oeuvre. Sur la figure 1, la référence REC désigne un récepteur d'un signal radio-fréquence par exemple un téléphone mobile cellulaire. Le récepteur REC comprend une antenne ANT captant le signal incident, un étage ETA de traitement analogique du signal et un étage ETN de traitement numérique du signal. L'étage ETA de traitement analogique et l'étage ETN de traitement numérique sont séparés par un circuit de filtrage et de conversion analogique/numérique CFCANI et CFCANQ. On considère que le signal incident capté par l'antenne ANT comprend, par exemple, plusieurs canaux fréquentiels présentant chacun une fréquence centrale propre à chaque canal et une largeur identique qu'on appellera plage fréquentielle . L'étage ETA de traitement analogique comporte en tête un étage amplificateur faible bruit LNAI, LNAQ connecté à l'antenne ANT. Cet étage amplificateur LNAI, LNAQ est suivi d'un étage de transposition de fréquence MTRI, MTRQ. Chaque étage de transposition de fréquence MTRI, MTRQ reçoit le signal issu de l'étage amplificateur LNAI, LNAQ et délivre ici un signal transposé en bande de base, qu'on appellera signal intermédiaire, à partir d'un signal de transposition. Les signaux de transposition sont mutuellement déphasés de 90 entre les deux étages de transposition MTRI, MTRQ. Le signal de transposition a une fréquence égale à la fréquence centrale du canal désiré. En conséquence, le signal intermédiaire se retrouve avec une fréquence centrale égale ou environ égale à la fréquence nulle. En d'autres termes, on obtient en sortie des deux étage de transposition MTRI et MTRQ, sur les deux voies de traitement I et Q, deux signaux analogiques en quadrature, en bande de base, c'est-à-dire présentant le signal utile centré autour de la fréquence nulle. Dans la suite du texte, on ne décrira maintenant que l'une des deux voies de traitement, par exemple la voix I, étant bien entendu que la voie Q présente une structure analogue. A la sortie du mélangeur MTRI, est disposé le circuit de filtrage et de conversion analogique/numérique CFCANI. Le circuit CFCANI permet d'une part de filtrer les canaux adjacents au signal utile, c'est-à-dire les canaux situés au-delà de la plage fréquentielle du canal désiré et centré sur la fréquence nulle, et d'autre part de convertir le signal intermédiaire filtré en signal numérique de sortie. Le signal numérique de sortie est alors traité dans un étage numérique ETN de structure classique et connue en soi et comportant notamment un bloc BTDS de traitement et de démodulation du signal. Le bloc BTDS reçoit également un signal de la voie Q et peut alors effectuer les traitements classiques de décodage de canal, notamment la démodulation, et de source. Le bloc BTDS peut être réalisé de façon logicielle au sein d'un processeur. La figure 2 représente un mode de réalisation du circuit de filtrage et de conversion analogique numérique CFCANI, en architecture différentielle. I1 va de soi que ce mode de réalisation n'est pas limité à une architecture différentielle, et l'homme du métier saura aisément adapter la description qui suit à une architecture non différentielle. Dans ce mode de réalisation, le circuit CFCANI comprend des moyens capacitifs d'entrée MCEI comportant deux condensateurs de filtrage CIIRi et CJJR2. Les condensateurs de filtrage CIIRi et CJJR2 sont des condensateurs dits condensateurs mémoires dont la capacité est élevée et n'est pas remise à zéro. I1 comprend également des circuits élémentaires permettant, d'une part, de filtrer le signal intermédiaire avec les moyens capacitifs d'entrée MCEI et, d'autre part, de convertir par approximations successives le signal intermédiaire filtré de manière à délivrer des échantillons de N bits d'un signal numérique de sortie. Compte tenu du nombre (2) de condensateurs de filtrage et du fait que le circuit CFCANI possède en outre un état de calibration, du reste optionnel, (comme on le verra plus en détails ci-après), le circuit CFCANI comporte N+4 circuits élémentaires. Dans l'exemple décrit ici, N est pris égal à 3. Le circuit CFCANI comprend ainsi 7 circuits élémentaires dont quatre n'ont pas été représentés par soucis de simplification. Les circuits élémentaires CIl, Cl2, CI3 comprennent chacun un comparateur COMP1, COMP2, COMP3 présentant chacun une borne positive et une borne négative. Les circuits élémentaires CIl, Cl2, CI3 comprennent également une sortie SI1, SI2, SI3 délivrant chacune, à la fréquence fd, des échantillons de 3 bits du signal numérique de sortie. I1 est également prévu deux tensions de référence Vhigh et VioW. Les tensions Vhigh et VioW sont choisies de préférence de manière à ce que leur moyenne (Vhigh+VioW)/2 soit la tension de travail autour de laquelle on souhaite que les moyens capacitifs d'entrée MCEI fonctionnent et de manière à ce que leur différence (Vhigh-Vlow) corresponde à peu près à l'amplitude de variation du signal intermédiaire. Le circuit élémentaire CIl comprend deux groupes de 4 interrupteurs Ill, I12, I13, I14, Ill', I12', I13', I14' et de 4 condensateurs élémentaires CE11, CE12, CE13, CE14, CEll', CE12', CE13', CE14' de valeur respective C/2, C/4, C/8, C/8, C/2, C/4, C/8, C/8. Un premier groupe de condensateurs élémentaires comprend les condensateurs élémentaires CE11, CE12, CE13, CE14 et les interrupteurs Ill, I12, I13, I14. Chaque condensateur élémentaire CE11, CE12, CE13, CE14 comprend une première borne qui est reliée à la borne positive du comparateur COMP1, et une deuxième borne qui est reliée respectivement à un interrupteur Ill, I12, I13, I14. Un deuxième groupe de condensateurs élémentaires comprend les condensateurs élémentaires CEll', CE12', CE13', CE14' et les interrupteurs Ill', I12', I13', I14'. Chaque condensateur élémentaire CE11', CE12', CE13', CE14' comprend une première borne qui est reliée à la borne négative du comparateur COMP1, et une deuxième borne qui est reliée respectivement à un interrupteur Ill', I12', I13', I14'. Les interrupteurs Ill, I12, I13, Ill', I12', I13' comprennent quatre états de commutation et les interrupteurs I14 et I14' comprennent trois états de commutation. Le circuit CIl comprend également un interrupteur supplémentaire Il5 reliant les entrées du comparateur COMP1 à une tension de masse VM. Le circuit élémentaire Cl2 comprend deux groupes de 4 interrupteurs I21, I22, I23, I24, I21', I22', I23', I24' et de 4 condensateurs élémentaires CE21, CE22, CE23, CE24, CE21', CE22', CE23', CE24' de valeur respective C/2, C/4, C/8, C/8, C/2, C/4, C/8, C/8. Un premier groupe de condensateurs élémentaires comprend les condensateurs élémentaires CE21, CE22, CE23, CE24 et les interrupteurs I21, I22, I23, I24. Chaque condensateur élémentaire CE21, CE22, CE23, CE24 comprend une première borne qui est reliée à la borne positive du comparateur COMP2, et une deuxième borne qui est reliée respectivement à un interrupteur I21, I22, I23, I24. Un deuxième groupe de condensateurs élémentaires comprend les condensateurs élémentaires CE21', CE22', CE23', CE24' et les interrupteurs I21', I22', I23', I24'. Chaque condensateur élémentaire CE21', CE22', CE23', CE24' comprend une première borne qui est reliée à la borne négative du comparateur COMP2, et une deuxième borne qui est reliée respectivement à un interrupteur I21', I22', I23', I24'. Les interrupteurs I21, I22, I23, I21', I22', I23' comprennent quatre états de commutation et les interrupteurs I24 et I24' comprennent trois états de commutation. Le circuit Cl2 comprend également un interrupteur supplémentaire I25 reliant les entrées du comparateur COMP2 à une tension de masse VM. Le circuit élémentaire CI3 comprend deux groupes de 4 interrupteurs I31, I32, I33, I34, I31', I32', I33', I34' et de 4 condensateurs élémentaires CE31, CE32, CE33, CE34, CE31', CE32', CE33', CE34' de valeur respective C/2, C/4, C/8, C/8, C/2, C/4, C/8, C/8. Un premier groupe de condensateurs élémentaires comprend les condensateurs élémentaires CE31, CE32, CE33, CE34 et les interrupteurs I31, I32, I33, I34. Chaque condensateur élémentaire CE31, CE32, CE33, CE34 comprend une première borne qui est reliée à la borne positive du comparateur COMP3, et une deuxième borne qui est reliée respectivement à un interrupteur I31, I32, I33, I34. Un deuxième groupe de condensateurs élémentaires comprend les condensateurs élémentaires CE31', CE32', CE33', CE34' et les interrupteurs I31', I32', I33', I34'. Chaque condensateur élémentaire CE31', CE32', CE33', CE34' comprend une première borne qui est reliée à la borne négative du comparateur COMP3, et une deuxième borne qui est reliée respectivement à un interrupteur I31', I32', I33', I34'. Les interrupteurs I31, I32, I33, I31', I32', I33' comprennent quatre états de commutation et les interrupteurs I34 et I34' comprennent trois états de commutation. Le circuit CI3 comprend également un interrupteur supplémentaire I35 reliant les entrées du comparateur COMP3 à une tension de masse VM. On considère qu'avant le premier état de configuration de chaque circuit élémentaire, celui-ci est dans son mode commun, c'est-à-dire que le potentiel des bornes du comparateur est égal à VM, et que le potentiel de la deuxième borne de chaque condensateur élémentaire est égal à (Vh,gh+Vlow)/2. La figure 3 représente le premier état de configuration du circuit élémentaire CIl qui marque le début d'un cycle de filtrage et de conversion d'un échantillon du signal intermédiaire. Dans ce premier état de configuration, les interrupteurs Ill, I12, I13, I14 du premier groupe de condensateurs élémentaires sont configurés dans un même premier état de commutation dans lequel ils relient la deuxième borne de chaque condensateur élémentaire CE11, CE12, CE13, CE14 à l'entrée en courant du circuit CFCANI ainsi qu'au condensateur de filtrage CIIR1 relié à l'entrée en courant. La configuration du deuxième groupe de condensateurs élémentaires est similaire à celle du premier groupe. De plus, l'interrupteur I15 relie les deux bornes du comparateur COMP1, et donc la première borne de chaque condensateur élémentaire du premier et du deuxième groupe de condensateurs élémentaires, à la tension de masse VM. Le circuit élémentaire CIl est placé alors dans son premier sous-état de filtrage au cours duquel le signal intermédiaire est intégré et échantillonné dans le premier et le deuxième groupe de condensateurs élémentaires durant une durée 1/Fs. La fréquence de commande Fs du circuit CFCANI définit donc la fréquence d'échantillonnage. Ce premier sous-état de filtrage réalise d'une part un filtrage anti-repliement (en anglais : anti-alias) grâce à l'intégration du signal dans les condensateurs élémentaires durant une durée 1/Fs. D'autre part, ce premier sous-état de filtrage réalise également un filtrage à réponse impulsionnelle infinie IIR (en anglais : infinite impulse response) grâceau condensateur de filtrage CIIR1 qui moyenne le signal intermédiaire. Le condensateur de filtrage CIIR1 permet de moyenner le signal intermédiaire sur une durée supérieure à 1/Fs car le condensateur n'est pas remis à zéro. On obtient alors un filtrage passe-bas de fonction de transfert : Cü (C+CHR1 ûCzzxi z ) C La figure 4 représente le deuxième sous-état de filtrage du circuit élémentaire CIl. Dans ce deuxième sous-état de filtrage, les interrupteurs Ill, I12, I13, I14 du premier groupe de condensateurs élémentaires sont configurés dans un même deuxième état de commutation dans lequel ils relient la deuxième borne de chaque condensateur élémentaire CE11, CE12, CE13, CE14 au condensateur de filtrage supplémentaire CIIR2. La configuration du deuxième groupe de condensateurs élémentaires est similaire à celle du premier groupe. De plus, l'interrupteur I15 relie toujours les deux bornes du comparateur COMP1, et donc la première borne de chaque condensateur élémentaire du premier et du deuxième groupe de condensateurs élémentaires, à la tension de masse VM. Ce deuxième sous-état de filtrage réalise un deuxième ordre de filtrage à réponse impulsionnelle infinie IIR grâce au condensateur de filtrage supplémentaire CIIR2 qui moyenne le signal auparavant moyenné par le condensateur de filtrage CIIR1. On obtient alors un filtrage passe-bas total de fonction de transfert : C2 (C+Czzxi -CHR1.z ).(C+CHR2 -CHR2.z ) Durant les deux sous-états de filtrage du circuit élémentaire CIl, le potentiel des premières bornes des condensateurs élémentaires reste égal à VM, tandis que le potentiel des deuxièmes bornes des condensateurs élémentaires varient autour de (Vh,gh+Vlow)/2 en fonction du signal intermédiaire filtré. Ainsi, si le signal intermédiaire filtré est positif, alors le potentiel des deuxièmes bornes du premier groupe de condensateurs élémentaires devient supérieur à (Vh,gh+V1ow)/2, par exemple ((Vhigh+Vlow)/2)+dV, tandis que le potentiel des deuxièmes bornes du deuxième groupe de condensateurs élémentaires devient inférieur à (Vhigh+Vlow)/2, par exemple ((Vhigh+Vlow)/2)-dV. Dans le même temps, le deuxième circuit élémentaire Cl2 est placé dans son premier sous-état de filtrage afin de traiter l'échantillon de signal intermédiaire arrivant durant le deuxième sous-état de filtrage du circuit élémentaire CI1. La figure 5 représente le premier état de conversion analogique/numérique du circuit élémentaire CIl. Dans ce premier état de conversion, l'interrupteur I15 est ouvert ; pour le premier groupe de condensateurs élémentaires, l'interrupteur Il relie la deuxième borne du condensateur élémentaire CE11 (de capacité C/2) à la tension de référence Vhigh et les interrupteurs I2, I3 et I4 relient la deuxième borne des condensateurs élémentaires CE12, CE13 et CE14 (de capacité : C/4+C/8+C/8=C/2) à la tension de référence VIoW ; pour le deuxième groupe de condensateurs élémentaires, l'interrupteur Il' relie la deuxième borne du condensateur élémentaire CE11' (de capacité C/2) à la tension de référence VIoW et les interrupteurs I2', I3' et I4' relient la deuxième borne des condensateurs élémentaires CE12', CE13' et CE14' (de capacité : C/4+C/8+C/8=C/2) à la tension de référence Vhigh. De cette façon, chaque groupe de condensateurs élémentaires se comporte comme si les deuxièmes bornes des condensateurs élémentaires avaient toutes été reliées à une tension égale à (Vh,gh+Vlow)/2. Les variations de potentiel autour de (Vh,gh+Vlow)/2 qui sont apparues au niveau des deuxièmes bornes des condensateurs élémentaires pendant les sous-états de filtrage deviennent alors des variations de potentiel, de signe opposé, autour de VM au niveau des premières bornes des condensateurs élémentaires, c'est-à-dire aux niveau des bornes du comparateur COMP1. Ainsi, si le signal intermédiaire filtré est positif, alors le potentiel de la borne positive (respectivement négative) du comparateur COMP1 devient égale à VMûdV (respectivement VM+dV), et la sortie SI1 du comparateur COMP1 est négative. On obtient alors le bit de poids fort de l'opposé du signal numérisé, à la sortie SI1 du comparateur COMP1. Si par exemple la sortie SI1 du comparateur COMP1 est positive, alors le bit de poids fort est 1. Si la sortie SI1 est négative, le bit de poids fort est 0. On considère, pour la suite de la description, que le bit de poids fort à la sortie SI1 est : 1. Dans le même temps, le deuxième circuit élémentaire Cl2 est placé dans son deuxième sous-état de filtrage et le troisième circuit élémentaire CI3 est placé dans son premier sous-état de filtrage afin de traiter l'échantillon de signal intermédiaire arrivant durant le deuxième sous-état de filtrage du circuit élémentaire Cl2 et le premier état de conversion du circuit élémentaire CIl. La figure 6 représente le deuxième état de conversion analogique/numérique du circuit élémentaire CIl. Dans ce deuxième état de conversion, les interrupteurs du circuit élémentaire CIl restent dans le même état de commutation que lors du premier état de conversion, sauf les interrupteurs I12 et I12' et éventuellement Ill et Ill' en fonction de la valeur du bit de poids fort. En effet, lorsque la deuxième borne d'un condensateur élémentaire de valeur C/2N du premier groupe (respectivement deuxième groupe) de condensateurs élémentaires est reliée à la tension de référence Vhigh (respectivement VioW), la tension (Vhigh-VIoW)/2N est soustraite (respectivement additionnée) au niveau de la tension de la borne positive (respectivement négative) du comparateur COMP1. La valeur du bit alors obtenu indique si on recentre la dynamique du convertisseur autour de zéro pour déterminer le bit suivant (cas où le bit obtenu est 0), ou bien si on soustrait une tension supplémentaire pour déterminer le bit suivant (cas où le bit obtenu est 1). Donc, si le bit de poids fort est égal à 0, il faut additionner (respectivement soustraire) (VhighùVIoW)/4 à la borne positive (respectivement négative) du comparateur COMP1 pour recentrer la dynamique du convertisseur. Cela est réalisé en reliant la deuxième borne du condensateur CE11 à la tension de référence VI,, et la deuxième borne du condensateur de capacité inférieure, en l'occurrence le condensateur élémentaire CE12 de valeur C/4, à la tension de référence Vhigh. Le circuit se trouve alors dans une configuration permettant de déterminer le bit suivant. Dans le cas présent, le bit de poids fort est égal à 1, donc les interrupteurs Ill et Ill' ne changent pas d'état de commutation et l'interrupteur' I12 (respectivement I12') relie la deuxième borne du condensateur élémentaire CE12 (respectivement CE12') à la tension de référence Vhigh (respectivement VI,), de manière à soustraire (respectivement additionner) la tension (Vhigh-VIoW)/4 au niveau de la borne positive (respectivement négative) du comparateur COMP1. On obtient alors le deuxième bit du signal à numériser, à la sortie SI1 du comparateur COMP1. Si la sortie SI1 du comparateur COMP1 est positive, alors le deuxième bit est 1. Si la sortie est négative, alors le deuxième bit est 0. On considère, pour la suite de la description, que le deuxième bit à la sortie SI1 est : 0. Dans le même temps, le deuxième circuit élémentaire Cl2 est placé dans son premier état de conversion, le troisième circuit élémentaire CI3 est placé dans son deuxième sous-état de filtrage et le quatrième circuit élémentaire est placé dans son premier sous-état de filtrage. La figure 7 représente le troisième état de conversion analogique/numérique du circuit élémentaire CIl. Dans ce troisième état de conversion, les interrupteurs du circuit élémentaire CIl restent dans le même état de commutation que lors du deuxième état de conversion, sauf les interrupteurs I13 et I13' et éventuellement I12 et I12' en fonction du deuxième bit. Lorsque le deuxième bit est égal à 1, les interrupteurs I12 et I12' ne changent pas d'état de commutation. Dans le cas présent, le deuxième bit est 0, donc on recentre la dynamique du convertisseur autour de zéro en additionnant (respectivement en soustrayant) une tension (VhighûVIoW)/8 à la borne positive (respectivement négative) du comparateur COMP1. Cela est réalisé en changeant l'état de commutation des interrupteurs I12 et I12' de manière à relier la deuxième borne du condensateur CE12 (respectivement CE12') à la tension de référence VIoW (respectivement Vhigh), et en changeant l'état de commutation des interrupteurs I13 et I13' de manière à relier la deuxième borne du condensateur CE13 (respectivement CE13') à la tension de référence Vhigh (respectivement Vi0 ). On obtient alors le troisième bit du signal à numériser, à la sortie SI1 du comparateur COMP1. Si la sortie SI1 du comparateur COMP1 est positive, alors le troisième bit est 1. Si la sortie est négative, alors le troisième bit est 0. On considère, pour la suite de la description, que le troisième bit à la sortie SI1 est : 1. Dans le même temps, le deuxième circuit élémentaire Cl2 est placé dans son deuxième état de conversion, le troisième circuit élémentaire CI3 est placé dans son premier état de conversion, le quatrième circuit élémentaire est placé dans son deuxième sous-état de filtrage et le cinquième circuit élémentaire est placé dans son premier sous-état de filtrage. La figure 8 représente l'état de référence du circuit élémentaire CIl. En effet, les trois bits de l'échantillon de signal numérique de sortie ont été déterminés par le circuit élémentaire CIl. Le circuit CIl est alors réinitialisé (remis dans un état de référence) de manière à pouvoir traiter l'échantillon de signal suivant. Dans cet état de référence, l'interrupteur I15 relie chaque borne du comparateur COMP1 à la tension de masse VM. De plus les interrupteurs Il, I4', I3' et I2' relient la deuxième borne des condensateurs élémentaires CE 11, CE14', CE13' et CE12' à la tension de référence Vh,gh et les interrupteurs I2, I3, I4 et Il' relient la deuxième borne des condensateurs élémentaires CE12, CE13, CE14 et CEll' à la tension de référence Vi0 de manière à ce que chaque groupe de condensateurs élémentaires se comporte comme si les deuxièmes bornes des condensateurs élémentaires avaient toutes été reliées à une tension égale à (Vh,gh+Vlow)/2. L'état de référence permet de placer le circuit élémentaire CIl dans un mode commun. Dans le même temps, le deuxième circuit élémentaire Cl2 est placé dans son troisième état de conversion, le troisième circuit élémentaire CI3 est placé dans son deuxième état de conversion, le quatrième circuit élémentaire est placé dans son premier état de conversion, le cinquième circuit élémentaire est placé dans son deuxième sous-état de filtrage et le sixième circuit élémentaire est placé dans son premier sous-état de filtrage. La figure 9 représente un état de calibration du circuit élémentaire CIl. Dans cet état de calibration, les interrupteurs sont dans le même état de commutation que dans l'état de référence sauf l'interrupteur I15 qui ne relie plus chaque borne du comparateur COMP1 à la tension de masse VM. L'état de référence permet de déterminer le décalage du comparateur COMP1 en lui faisant comparer la tension milieu du premier et du deuxième groupe de condensateurs élémentaires qui sont identiques et égales à VM, car le circuit élémentaire CIl était placé dans l'état de référence juste avant. Ainsi, le signe de la sortie SI1 du comparateur COMP1 permet de connaître le signe de son décalage et ainsi de le corriger. Dans le même temps, le deuxième circuit élémentaire Cl2 est placé dans son état de référence, le troisième circuit élémentaire CI3 est placé dans son troisième état de conversion, le quatrième circuit élémentaire est placé dans son deuxième état de conversion, le cinquième circuit élémentaire est placé dans son premier état de conversion, le sixième circuit élémentaire est placé dans son deuxième sous-état de filtrage et le septième circuit élémentaire est placé dans son premier sous-état de filtrage. Lors de l'étape suivante, le premier circuit élémentaire CIl est replacé dans le premier sous-état de filtrage et ainsi de suite. Ainsi, tous les échantillons de signal intermédiaire ont pu être traités par le circuit CFCANI. On se réfère maintenant plus particulièrement aux figures 10 à 19 pour illustrer un autre mode de réalisation qui permet, en combinaison avec celui illustré sur les figures 1 à 9, d'améliorer encore les performances de la chaîne de réception, notamment en ce qui concerne les moyens de transposition de fréquence MTRI, MTRQ. La figure 10 représente ainsi un premier mode de réalisation de l'étage de transposition de fréquence MTRI, en architecture différentielle. I1 va de soi que ce premier mode de réalisation n'est pas limité à une architecture différentielle, et l'homme du métier saura aisément adapter la description qui suit à une architecture non différentielle. Dans ce premier mode de réalisation, l'étage amplificateur LNAI comprend deux étages transconducteurs de sortie LNAI1 et LNAI2 à architecture différentielle. L'étage transconducteur LNAI1 présente par exemple une transconductance égale à Gm, et l'étage LNAI2 présente par exemple une transconductance égale à ùGm. On obtient ainsi respectivement aux deux sorties différentielles en courant de l'étage amplificateur LNAI deux signaux en courant de signe opposé. Les signaux en courant de signe opposé sont alors transmis d'abord à l'étage de transposition de fréquence MTRI, puis au condensateur de filtrage CIIR1. L'étage de transposition MTRI comprend un générateur de signal GEN et des moyens de commande MC 1. Le générateur GEN délivre un signal périodique SP (figure 13) aux moyens de commande MC1 qui délivrent à partir dudit signal périodique SP un signal de commande SC1. Le signal de commande SC1 permet de commander un jeu de commutateurs configurable. Le jeu de commutateurs relie d'une part la sortie différentielle de l'amplificateur LNAI1 aux deux bornes du condensateur de filtrage CIIR1 par l'intermédiaire de deux transistors Tl, T2, et d'autre part la sortie différentielle de l'amplificateur LNAI2 aux deux bornes du condensateur de filtrage CIIR1 par l'intermédiaire de deux transistors T3, T4. Les transistors Tl, T2, T3, T4, par exemple des transistors MOS, sont utilisés comme interrupteurs et sont commandés respectivement par leur tension de grille G1, G2, G3, G4. Le signal de commande SC1 est élaboré à partir du signal périodique SP de façon à relier alternativement, au rythme des demi périodes du signal SP, la sortie de l'amplificateur LNAI1 et la sortie de l'amplificateur LNAI2 au condensateur de filtrage CIIR1. Le signal SC1 désigne ici, à des fins de simplification, globalement le signal de commande des transistors Tl à T4, étant précisé bien entendu que ce signal SC1 se compose en fait de quatre signaux élémentaires commandant respectivement les grilles des transistors. Les moyens MC1 sont par exemple réalisés à partir de portes logiques. Le générateur GEN délivre également le signal périodique SP à des moyens supplémentaire de commande MC2 qui délivrent à partir dudit signal périodique SP un signal de commande supplémentaire SC2. Les moyens MC2 sont également réalisés à partir de portes logiques. Le signal de commande supplémentaire SC2 permet de commander un jeu supplémentaire de commutateurs. Le jeu supplémentaire de commutateurs relie les deux bornes du condensateur CIIR1 à la sortie différentielle de l'amplificateur LNAI1 par l'intermédiaire de deux transistors T5, T6 et d'un bloc amplificateur suiveur à architecture différentielle comportant deux amplificateurs montés en suiveurs S1, S2. Le jeu supplémentaire de commutateurs relie également les deux bornes du condensateur de filtrage CIIR1 à la sortie différentielle de l'amplificateur LNAI2 par l'intermédiaire de deux transistors T7, T8 et des deux amplificateurs S1, S2. Les transistors T5, T6, T7, T8 sont utilisés comme interrupteurs et sont commandés respectivement par leur tension de grille G5, G6, G7, G8 à partir de quatre signaux logiques formant globalement le signal de commande SC2. Le bloc amplificateur S1, S2 est monté en suiveurs et est donc capable d'imposer à sa sortie, son potentiel d'entrée. Le signal de commande SC2, qui commande les grilles G5, G6, G7, G8, permet donc d'imposer la tension U du condensateur CIIR1 à la sortie de l'amplificateur LNAI1 ou de l'amplificateur LNAI2, c'est-à-dire d'imposer la valeur de la tension U comme valeur de la tension V1 ou V2. La figure 11 représente le premier état de configuration de l'étage de transposition MTRI. Dans ce premier état, les moyens de commande MC1 bloquent les transistors T3 et T4 via les tensions de grille G3, G4, tandis que les transistors Tl et T2 sont rendus passants. Ainsi, dans le premier état, le condensateur CIIR1 est relié à la sortie différentielle de l'amplificateur LNAI1 qui délivre un courant proportionnel au signal incident, et la tension U du condensateur CIIR1 est égale à la tension V1. De plus, toujours pour le premier état, les moyens supplémentaires de commande MC2 bloquent les transistors T5 et T6, tandis que les transistors T7 et T8 sont rendus passants. Ainsi, les amplificateurs montés en suiveur S1, S2 peuvent imposer la valeur de la tension U comme valeur de la tension V2 de la sortie différentielle de l'amplificateur LNAI2. La figure 12 représente le deuxième état de configuration de l'étage de transposition MTRI. Dans ce deuxième état, les moyens de commande MC1 bloquent les transistors Tl et T2 via les tensions de grille G1, G2, tandis que les transistors T3 et T4 sont rendus passants. Ainsi, dans le deuxième état, le condensateur CIIR1 est relié à la sortie différentielle de l'amplificateur LNAI2 qui délivre un courant proportionnel au signal incident et de signe opposé, et la tension U du condensateur CIIR1 est égale à la tension V2. De plus, toujours pour le deuxième état, les moyens supplémentaires de commande MC2 bloquent les transistors T7 et T8, tandis que les transistors T5 et T6 sont rendus passants. Ainsi, les amplificateurs montés en suiveur S1, S2 peuvent imposer la valeur de la tension U comme valeur de la tension V1 de la sortie différentielle de l'amplificateur LNAI1. La figure 13 représente un exemple de signal périodique SP délivré par le générateur GEN aux moyens de commandes MC1 et aux moyens supplémentaires de commande MC2. Le signal périodique SP présente une période Tc qui correspond à la fréquence de transposition, en l'occurrence la fréquence centrale du canal à traiter. Durant la première demi période du signal périodique SP, les moyens de commande MC1 et les moyens supplémentaires de commande MC2 vont configurer l'étage de transposition MTRI dans le premier état, tandis que durant la deuxième demi période du signal périodique SP, les moyens de commande MC1 et les moyens supplémentaires de commandes MC2 vont configurer l'étage de transposition MTRI dans le deuxième état. Ainsi, le condensateur CIIR1 reçoit un signal en courant dont le signe est inversé toutes les demi périodes du signal périodique. Le signal aux bornes du condensateur CIIR1, qui est le signal intermédiaire, est donc un signal transposé en fréquence. De plus, afin d'éviter des courants parasites à chaque changement d'état de l'étage de transposition de fréquence MTRI, on impose la valeur de la tension U du condensateur CIIR1 comme valeur de la tension de la sortie différentielle de l'amplificateur LNAI1 ou LNAI2 qui n'est pas reliée au condensateur CIIR1. La figure 14 représente un deuxième mode de réalisation de l'étage de transposition de fréquence MTRI', en architecture différentielle. I1 va de soi que ce deuxième mode de réalisation n'est pas limité à une architecture différentielle, et l'homme du métier saura aisément adapter la description qui suit à une architecture non-différentielle. Dans ce deuxième mode de réalisation, l'étage amplificateur LNAI comprend un seul étage transconducteur présentant par exemple une transconductance égale à Gm et par conséquent une seule sortie différentielle en courant. Le signal en courant est transmis d'abord à l'étage de transposition de fréquence MTRI', puis au condensateur de filtrage CIIR1. L'étage de transposition MTRI' comprend un générateur de signal GEN' et des moyens de commande MC1'. Le générateur GEN' délivre un signal périodique SP' (figure 19) aux moyens de commande MC1' qui délivrent à partir dudit signal périodique SP' un signal de commande SC1'. Le signal de commande SC1' permet de commander un jeu de commutateurs configurable. Le jeu de commutateurs relie la sortie différentielle de l'amplificateur LNAI, aux deux bornes du condensateur de sortie CIIR1, soit directement par l'intermédiaire de deux transistors Tl', T2', soit de manière inversée par l'intermédiaire de deux transistors T3' et T4'. Les transistors Tl', T2', T3', T4' sont utilisés comme interrupteurs et sont commandés par leur tension de grille, à partir de quatre signaux logiques formant globalement le signal SC1'. Le générateur GEN' délivre également le signal périodique SP' à des moyens supplémentaire de commande MC2' qui délivrent à partir dudit signal périodique SP' un signal de commande supplémentaire SC2'. Le signal de commande supplémentaire SC2' permet de commander un jeu supplémentaire de commutateurs configurable. Le jeu supplémentaire de commutateurs relie les bornes du condensateur CIIR1 à la sortie différentielle de l'amplificateur LNAI par l'intermédiaire de transistors T5', T6', T7', T8', et de deux amplificateurs montés en suiveurs S1, S2. Les transistors T5', T6', T7', T8' sont utilisés comme interrupteurs et sont commandés par leur tension de grille, à partir de quatre signaux logiques formant globalement le signal SC2'. Dans le cas présent, le bloc amplificateur différentiel suiveur S1, S2 permet d'imposer la tension U du condensateur CIIR1 ou son opposée à la sortie de l'amplificateur LNAI, c'est-à-dire d'imposer la valeur de la tension U ou son opposée (-U) comme valeur de la tension V. La figure 15 représente le premier état de configuration de l'étage de transposition MTRI'. Dans ce premier état, les moyens de commande MC1' bloquent les transistors T3' et T4', tandis que les transistors Tl' et T2' sont rendus passants. Ainsi, dans le premier état, le condensateur CIIR1 est relié directement la sortie différentielle de l'amplificateur LNAI et reçoit un courant proportionnel au signal incident. La valeur de la tension V de la sortie différentielle de l'amplificateur LNAI est la même que la valeur de la tension U du condensateur CIIR1. De plus, toujours pour le premier état, les moyens supplémentaires de commande MC2' bloquent les transistors T5', T6', T7', T8'. La figure 16 représente le deuxième état de configuration de l'étage de transposition MTRI'. Dans ce deuxième état, les moyens de commande MC1' bloquent les transistors Tl', T2', T3', T4' de sorte que le condensateur CIIR1 n'est pas électriquement relié à la sortie différentielle de l'amplificateur LNAI. Par contre, les moyens supplémentaires de commande MC2' rendent passants les transistors T5' et T6', tandis que les transistors T7' et T8' sont bloqués. Ainsi, les amplificateurs montés en suiveur S1, S2 peuvent imposer l'opposée de la valeur de la tension U, comme valeur de la tension V de la sortie différentielle de l'amplificateur LNAI, avant l'inversion des connexions entre l'amplificateur LNAI et le condensateur CIIR1. La figure 17 représente le troisième état de configuration de l'étage de transposition MTRI'. Dans ce troisième état, les moyens de commande MC1' bloquent les transistors Tl' et T2', tandis que les transistors T3' et T4' sont rendus passants. Ainsi, dans le troisième état, le condensateur CIIR1 est relié de manière inversée à la sortie différentielle de l'amplificateur LNAI et reçoit un courant proportionnel au signal incident mais de signe opposé. La valeur de la tension V de sortie de l'amplificateur LNAI est égale mais de signe opposé à la tension U du condensateur CIIR1. De plus, pour le troisième état comme pour le premier état, les moyens supplémentaires de commande MC2' bloquent les transistors T5', T6', T7', T8'. La figure 18 représente le quatrième état de configuration de l'étage de transposition MTRI'. Dans ce quatrième état, les moyens de commande MC1' bloquent les transistors Tl', T2', T3', T4' de sorte que le condensateur CIIR1 n'est pas relié à la sortie différentielle de l'amplificateur LNAI. Par contre, les moyens supplémentaires de commande MC2' rendent passants les transistors T7' et T8', tandis que les transistors T5' et T6' sont bloqués. Ainsi, les amplificateurs montés en suiveur S1, S2 peuvent imposer la valeur de la tension U comme valeur de la tension V de la sortie différentielle de l'amplificateur LNAI, avant l'inversion des connexions entre l'amplificateur LNAI et le condensateur CIIR1. La figure 19 représente un exemple de signal périodique SP' délivré par le générateur GEN' aux moyens de commandes MC1' et aux moyens supplémentaires de commande MC2'. Le signal périodique SP' présente une période Tc qui correspond à la fréquence de transposition, en l'occurrence la fréquence centrale du canal à traiter. Durant la première demi période du signal périodique SP', les moyens de commande MC1' et les moyens supplémentaires de commande MC2' vont configurer l'étage de transposition MTRI' dans le premier état et le deuxième état, tandis que durant la deuxième demi période du signal périodique SP', les moyens de commande MC1' et les moyens supplémentaires de commandes MC2' vont configurer l'étage de transposition MTRI' dans le troisième état et le quatrième état. Durant une première partie Pl de la première demi période, le signal SP' configure, par l'intermédiaire des moyens de commande MC1 et des moyens supplémentaires de commandes MC2, l'étage de transposition dans le premier état. Durant ce premier état, l'étage amplificateur LNAI délivre au condensateur CIIR1 un signal en courant proportionnel et non inversé du signal incident. La tension V de sortie de l'amplificateur LNAI est de même valeur que la tension U du condensateur CIIR1. Puis durant la deuxième partie P2 de la première demi période, le signal périodique SP' configure l'étage de transposition dans le deuxième état jusqu'à la fin de la première demi période. Dans le deuxième état, la sortie différentielle de l'étage amplificateur LNAI n'est plus reliée au condensateur CIIR1, mais la valeur opposée de la tension U dudit condensateur CIIR1 est imposée comme valeur de la tension V de la sortie différentielle de l'amplificateur LNAI. On a donc une valeur de tension V égale à (ùU). Durant une première partie Pl de la deuxième demi période du signal périodique SP', l'étage de transposition est configuré dans le troisième état dans lequel les sorties différentielles de l'étage amplificateur LNAI sont reliées au condensateur CIIR1 de manière inversée. Au début de la deuxième demi période, la tension U du condensateur est donc égale à l'opposée (-V) de la tension de la sortie différentielle de l'amplificateur LNAI vue dudit condensateur. Durant ce troisième état, l'étage amplificateur LNAI délivre au condensateur CIIR1 un signal en courant proportionnel et inversé du signal incident. La tension V de sortie de l'amplificateur LNAI est de même valeur que l'opposée (-U) de la tension du condensateur CIIR1. Puis durant la deuxième partie P2 de la deuxième demi période, le signal périodique SP' configure l'étage de transposition dans le quatrième état jusqu'à la finde la deuxième demi période. Dans le quatrième état, la sortie différentielle de l'étage amplificateur LNAI n'est plus reliée au condensateur CIIR1, mais la valeur de la tension U dudit condensateur CIIR1 est imposée comme valeur de la tension V de la sortie différentielle de l'amplificateur LNAI. On a donc une valeur de tension V égale à la tension U du condensateur CIIR1. Ainsi, le condensateur CIIR1 reçoit, durant une partie Pl de chaque demi période, un signal en courant dont le signe est inversé toutes les demi périodes du signal périodique. Le signal aux bornes du condensateur CIIR1 est donc un signal transposé en fréquence qui constitue le signal intermédiaire. De plus, afin d'éviter des courants parasites à chaque demi période du signal périodique SP', on impose la valeur de la tension U ou son opposée (-U) comme valeur de la tension V de la sortie différentielle de l'amplificateur LNAI durant une partie P2 de la deuxième partie de chaque demi période. Enfin, la première partie Pl de la première demi période et la première partie Pl de la deuxième demi période pourront être choisies de manière à présenter une durée égale ou différente. I1 en va de même pour la deuxième partie P2 de chacune des demi périodes. De plus, la durée relative de la première partie Pl et de la deuxième partie P2 d'une même demi période sera adaptée selon les cas, de manière à permettre un fonctionnement optimum de ce premier mode de réalisation. On se réfère maintenant plus particulièrement aux figures 20 et suivantes pour illustrer un autre mode de réalisation qui permet, en combinaison avec celui illustré sur les figures 1 à 9 ou avec celui illustré sur les figures 10 à 19, d'améliorer encore les performances de la chaîne de réception. Dans cet exemple, le filtrage effectué par le circuit CFCANI est un filtrage analogique d'ordre bas. Dans le cas particulier d'un filtrage passe-bas d'ordre 1 et de fréquence de coupure fo, cela signifie qu'un signal à une fréquence égale à 10.fo sera atténué de 20 décibels. Si on souhaite avoir une atténuation plus importante à la fréquence 10.fo, soit on choisit un filtrage d'ordre plus élevé (un filtrage d'ordre 2 donnera une atténuation de 40 décibels à 10.fo), soit on choisit une fréquence de coupure f'o plus petite que fo (car l'atténuation augmente entre 10.f'o et 10.fo). L'ordre du filtrage étant fixé par le nombre de condensateurs de filtrage des moyens capacitifs d'entrée MCEI, un filtrage efficace des canaux adjacents se fait en choisissant une fréquence de coupure située dans la plage fréquentielle désirée, c'est-à-dire dans le canal désiré. Cela a cependant comme conséquence de filtrer également le signal utile. Ainsi, pour les fréquences de la plage fréquentielle désirée qui sont plus grandes que la fréquence de coupure, l'atténuation est d'au moins 3 décibels (cela correspond à l'atténuation de la fréquence de coupure). Le filtrage du circuit CFCANI déforme donc une partie du signal. En contrepartie, les canaux adjacents sont filtrés malgré l'ordre bas du filtrage. Ainsi, la conversion analogique/numérique du signal intermédiaire filtré nécessitera une dynamique moins élevée, c'est-à-dire un nombre de bits plus petit. Idéalement, l'échantillonnage permet de conserver l'intégralité de l'information lorsque la fréquence d'échantillonnage Fs est égale à au moins deux fois la fréquence la plus élevée du signal à échantillonner. Grâce à la fréquence de coupure du filtrage effectué par le circuit CFCANI choisie volontairement basse, la fréquence d'échantillonnage Fs pourra également être choisie basse. De plus, comme le filtrage analogique a été important, la quantité d'informations du signal intermédiaire filtré, y compris en dehors du signal utile, est réduite. Le signal intermédiaire filtré peut alors être numérisé avec un nombre plus petit de bits. On va décrire maintenant plus en détail la structure interne de l'étage ETN de traitement numérique utilisé dans ce mode de réalisation. L'étage ETN comprend un filtre de remise en forme FRFI. Le filtre FRFI est un filtre numérique, par exemple un filtre à réponse impulsionnelle finie dont la fonction de transfert est choisie égale ou sensiblement égale à l'inverse de la fonction de transfert du filtrage effectué par le circuit CFCANI sur au moins la plage fréquentielle désirée, c'est-à-dire dans le canal du signal désiré. Ce filtre FRFI permet de reconstruire le signal incident aussi bien à l'intérieur qu'en-dehors de la plage fréquentielle désirée. On retrouve donc en sortie du filtre FRFI un signal proche du signal intermédiaire sortant du mélangeur MTRI. On effectue alors à nouveau un filtrage numérique, par exemple passe-bas ou passe-bande, afin de filtrer à nouveau les canaux adjacents remis en forme par le filtre FRFI. L'étage ETN de traitement numérique comprend ainsi un filtre FPBNI numérique permettant de filtrer les canaux adjacents. Cependant, le filtre numérique FPBNI peut maintenant présenter un ordre élevé, puisqu'il est plus facile, moins encombrant et moins coûteux de réaliser un filtre numérique d'ordre élevé qu'un filtre analogique d'ordre élevé. I1 est donc possible de réaliser un filtre FPBNI capable de filtrer les canaux adjacents en déformant peu ou pas le signal utile. Ainsi, grâce au dispositif tel que décrit, il est possible de réaliser le filtrage du signal utile avec un filtre numérique sans avoir besoin pour autant d'un convertisseur analogique-numérique présentant une dynamique élevée. Le filtre FRFI et le filtre FPBNI peuvent être réalisés au sein d'un même filtre numérique FNI. I1 suffit pour cela de multiplier les fonctions de transfert respectives des deux filtres FRFI et FPBNI et de réaliser numériquement le filtre FNI qui en résulte. La réalisation d'un seul et même filtre réalisant à la fois la remise en forme du signal et le filtrage passe-bas d'ordre élevé, permet de simplifier la réalisation du dispositif et d'améliorer le signal utile obtenu. Le signal final obtenu sur la voie I est alors envoyé au bloc BTDS. La figure 21 représente un diagramme sur lequel sont mentionnées les différentes étapes d'une mise en oeuvre du procédé correspondant à l'architecture de la figure 20. Ainsi, il est prévu une première étape 1 durant laquelle on effectue un filtrage analogique et une conversion analogique/numérique du signal intermédiaire. Le filtrage analogique est ici volontairement bas, c'est-à-dire qu'on filtre également au moins une partie du signal utile, afin de limiter la largeur fréquentielle du signal intermédiaire filtré. Le signal numérique de sortie nécessite ainsi un nombre de bits moins important. Dans une deuxième étape 2, on remet en forme le signal numérique de sortie afin de compenser la déformation du signal utile intermédiaire filtré. Cette remise en forme peut être effectuée notamment en utilisant un filtre dont la fonction de transfert est égale à l'inverse de celle du filtrage analogique du circuit CFCANI. Une fois le signal numérique de sortie remis en forme, on filtre à nouveau les canaux adjacents car ils ont également été remis en forme durant la deuxième étape 2. Ainsi, la troisième étape 3 comprend un filtrage numérique du signal numérique de sortie remis en forme afin de ne garder que le signal utile. En particulier, le filtrage numérique final peut être effectué avec un ordre beaucoup plus élevé que le filtrage analogique, ce qui permet le filtrage des canaux adjacents sans la déformation du signal utile. On va maintenant décrire plus en détail la deuxième étape 2. On considère dans un premier mode de mise en oeuvre que le filtre FRFI de remise en forme est cadencé à une fréquence de travail égale à la fréquence d'échantillonnage Fs du convertisseur analogique/numérique. Le filtre FRFI présente alors une fonction de transfert égale à l'inverse de la fonction de transfert du filtrage analogique effectué par le circuit CFCANI. Par exemple, en reprenant l'expression G de la fonction de transfert du filtrage analogique effectué par le circuit CFCANI et en l'écrivant sous la forme équivalente F en numérique, on a C2 (C+Czzxi ùCzzx1•e-2inf/Fs).(C+CHR2 ùCzzxz•e zinfiFs) Le filtre FRFI est alors choisi de façon à présenter une fonction de transfert H égale à : (C+CHR1 ùCzzxi•e-2inf/Fsv.(C+CIIR2 ùCzzx2•e-2inf/Fs) H=F i = C2 L'homme du métier saura aisément réaliser cette fonction de transfert H en numérique. 15 On considère dans un autre mode de mise en oeuvre le cas où le filtre FRFI est cadencé à une fréquence de travail Fs/Ndi, différente de celle d'échantillonnage Fs du convertisseur analogique/numérique. La fonction H ne peut plus être déterminée comme précédemment et la fonction de transfert du filtre FRFI de remise en forme est alors une 20 approximation Happrox de l'inverse H de la fonction de transfert du filtrage analogique effectué par le circuit CFCANI. Cette approximation Happrox est la plus proche de la fonction H dans la bande du signal que l'on souhaite remettre en forme. La figure 22 représente un diagramme de détermination d'une 25 fonction de transfert approximative de la fonction H. On considère le cas dans lequel le filtre FRFI est un filtre à réponse impulsionnelle finie d'ordre Nfir. La fonction de transfert Happrox du filtre FRFI s'écrit alors sous la forme : f 2f 2 1.'Ndii•'F ,2 E+ TN{ ivF Hap,prax 0[1~ ~t s ...}ë?14fir 30 La détermination de la fonction de transfert approximée Happrox comporte la détermination des coefficients [ao ;ai ;... ;aNfir-1] F= 5 10 L i IMir- 1 '.f Ndiv F minimisant l'écart entre la fonction de transfert H et la fonction Happrox sur la largeur de bande du signal utile. Dans une première étape 10, on choisit donc la forme de la fonction de transfert Happrox et plus particulièrement l'ordre de la fonction de transfert Happrox qui fournit le nombre de coefficients [ao ;ai ;... ;aNfir_i] à déterminer. Dans une deuxième étape 20, on choisit un nombre fini de fréquences de référence f2, ..., fNfrq pour lesquelles on va minimiser l'écart entre les deux fonctions de transfert H et HapproX. Le choix de ces fréquences et leur nombre vont déterminer directement la précision de l'approximation, ainsi que la complexité du calcul de HapproX. Ainsi, on choisit préférablement des fréquences de référence uniformément réparties dans la plage fréquentielle désirée. On construit alors un vecteur Fref dont les coordonnés sont les fréquences de référence déterminées précédemment, puis, dans une troisième étape 30, on calcule le vecteur Href dont les coordonnées sont les valeurs de la fonction de transfert H pour chacune des fréquences de référence. On a donc : I Fre{ = f et : Href""H1. Fref'I fi H(f1) H(f2) Nfrq. H(f_Nfrq) Enfin, dans une quatrième et dernière étape 40, on calcule les coefficients [ao ;ai ;... ;aNfir_1] de manière matricielle, de façon à 30 minimiser l'écart entre la fonction de transfert souhaitée H et la fonction approximée Happrox. Le calcul utilise une première matrice E définie par : fir-1 f Nfir - 1 wl E=exp 2in f Nfrq t'Nfrq f Nfir---1 f Nfrq à partir de laquelle on calcule les coefficients de Happrox avec la 10 formule suivante : ref 15 Les figures 23 et 24 illustrent de manière graphique un exemple d'approximation d'une fonction de transfert H par un filtre FIR 20 d'ordre 3 (Nf,r=3), cadencé à une fréquence 6 fois plus petite (Nd,v=6) et de fonction de transfert Happrox. La figure 23 représente le module des deux fonctions de transfert et la figure 24 représente le déphasage. On constate que sur la plage fréquentielle PFD [-10MHz ; 10MHz] représentant un canal fréquentiel, les courbes ont des valeurs 25 similaires. On reporte ainsi la difficulté de conception de filtres et du convertisseur analogique-numérique vers la partie numérique, quelle que soit la fréquence de travail des filtres numériques et la fréquence d'échantillonnage Fs du convertisseur. 30 REVENDICATIONS 1. Procédé de traitement d'un signal incident dans lequel on élabore un signal intermédiaire tiré du signal incident, on délivre le signal intermédiaire à un circuit de filtrage et de conversion analogique/numérique (CFCANI) comprenant au moins une entrée en courant pour recevoir le signal intermédiaire, plusieurs sorties (SIl, SI2, SI3), des moyens capacitifs d'entrée (MCEI) connectés à l'entrée, plusieurs circuits élémentaires (CIl, Cl2, CI3) configurables de conversion par approximations successives connectés chacun entre l'entrée et une des sorties (SIl, SI2, SI3) et comprenant chacun un groupe de condensateurs élémentaires commutés, procédé dans lequel on configure successivement et cycliquement chaque circuit élémentaire (CIl, Cl2, CI3) : - dans un état de filtrage dans lequel on relie le groupe de 15 condensateurs élémentaires commutés aux moyens capacitifs d'entrée, puis - dans plusieurs états distincts de conversion analogique/numérique, puis - dans un état de référence dans lequel le groupe de condensateurs 20 élémentaires commutés présente une charge capacitive de référence, lesdites sorties délivrant chacune successivement un échantillon de plusieurs bits d'un signal numérique de sortie correspondant au signal intermédiaire filtré. 25 2. Procédé selon la revendication 1 dans lequel le circuit de filtrage et de conversion analogique/numérique (CFCANI) comprend au moins N+2 sorties (SIl, SI2, SI3) délivrant chacune, à une fréquence de délivrance fd, un échantillon de N bits du signal numérique de sortie, et N+2 circuits élémentaires (CIl, Cl2, CI3) connectés chacun entre 30 l'entrée et une des N+2 sorties (SIl, SI2, SI3) et comprenant chacun au moins un groupe de N+l condensateurs élémentaires commutés montés en parallèle (CE11, CE12, CE13, CE14, CE21, CE22, CE23, CE24, CE31,CE32, CE33, CE34) ainsi qu'un comparateur (COMP1, COMP2, COMP3) connecté à la sortie correspondante (SI1, SI2, SI3), procédé dans lequel on configure successivement et cycliquement chaque circuit élémentaire (CIl, Cl2, CI3), à une fréquence de commande Fs égale au moins au produit du nombre de circuits élémentaires par la fréquence de délivrance fd, et avec un décalage temporel de 1/Fs entre deux circuits élémentaires consécutifs, et dans lequel : - le groupe des N+l condensateurs élémentaires est relié aux moyens capacitifs d'entrée dans l'état de filtrage, - les N+l condensateurs sont connectés entre le comparateur (COMP1, COMP2, COMP3) et une première ou une deuxième tension de référence (Vhigh, Vi0) sélectivement afin d'obtenir, successivement à la fréquence Fs, les N bits d'un échantillon du signal numérique de sortie à la sortie correspondante (SI1, SI2, SI3) dans N états distincts de conversion analogique-numérique, et - le groupe des N+l condensateurs élémentaires présente une charge capacitive de référence dans l'état de référence. 3. Procédé selon la revendication 2 dans lequel le rapport de la valeur de la capacité des moyens capacitifs d'entrée (MCEI) sur la somme des capacités des N+l condensateurs élémentaires est supérieur à un seuil choisi en fonction de la largeur de bande du signal analogique. 4. Procédé selon la revendication 2 ou 3 dans lequel les moyens capacitifs d'entrée (MCEI) comprennent un condensateur de filtrage (CIIR1) et dans lequel, dans l'état de filtrage de chaque circuit élémentaire (CIl, Cl2, CI3), le groupe des N+l condensateurs élémentaires dudit circuit élémentaire est relié au condensateur de filtrage (CIIRI). 5. Procédé selon l'une des revendications 2 à 4 dans lequel : - les moyens capacitifs d'entrée (MCEI) comprennent en outre au 30 moins un condensateur de filtrage supplémentaire (CIIR2), - le circuit de filtrage et de conversion analogique/numérique (CFCANI) comprend un nombre de sorties supplémentaires et de circuits élémentaires supplémentaires égal au nombre de condensateurs de filtrage supplémentaires, et- l'état de filtrage de chaque circuit élémentaire (CIl, Cl2, CI3) comprend différents sous-états de filtrage dans lesquels le groupe de N+l condensateurs élémentaires est respectivement relié aux différents condensateurs de filtrage (CIIR1, CIIR2) dans lequel on place successivement ledit circuit élémentaire (CIl, Cl2, CI3) dans chacun des sous-états de filtrage. 6. Procédé selon l'une des revendications 2 à 5 dans lequel, après l'état de référence, on configure le circuit élémentaire (CIl, Cl2, CI3) dans un état de calibration dans lequel on relie le comparateur (COMP1, COMP2, COMP3) du circuit élémentaire (CIl, Cl2, CI3) à deux tensions égales de manière à déterminer et corriger son décalage. 7. Procédé selon l'une des revendications 2 à 6 dans lequel l'entrée en courant pour recevoir le signal intermédiaire est une entrée différentielle et dans lequel chaque circuit élémentaire (CIl, Cl2, CI3) comprend un deuxième groupe de N+l condensateurs élémentaires commutés montés en parallèle (CEll', CE12', CE13', CE14', CE21', CE22', CE23', CE24', CE31', CE32', CE33', CE34'). 8. Procédé selon l'une des revendications 2 à 7 en combinaison avec la revendication 4, dans lequel on délivre le signal incident à un étage transconducteur (LNAI), on relie une sortie en courant de l'étage transconducteur (LNAI) au condensateur de filtrage (CIIR1) de façon à délivrer au condensateur de filtrage (CIIR1) un signal en courant et son opposé respectivement au cours des deux demi périodes de chaque période d'un signal périodique (SP, SP') et obtenir ainsi, au niveau du condensateur de filtrage (CIIR1), un signal transposé en fréquence en tant que signal intermédiaire, et dans lequel, lors de l'occurrence de chaque demi période du signal périodique (SP, SP'), la tension de ladite sortie en courant, vue dudit condensateur de filtrage (CIIR1), est initialisée à une valeur égale à celle de la tension (U) dudit condensateur de filtrage (CIIR1). 9. Procédé selon l'une des revendications 2 à 8 en combinaison avec la revendication 4 dans lequel le circuit de filtrage et de conversion analogique/numérique (CFCANI) est apte à filtrer les composantesfréquentielles du signal intermédiaire situées en dehors d'une plage fréquentielle désirée, et le procédé comprend en outre - une remise en forme (2) du signal numérique de sortie dans une forme sensiblement identique, au moins dans ladite plage fréquentielle désirée, 5 à la forme du signal intermédiaire et - un filtrage numérique final (3) du signal numérique de sortie remis en forme de façon à filtrer les composantes fréquentielles situées en dehors de ladite plage fréquentielle désirée. 10. Dispositif de traitement d'un signal incident, comprenant un 10 circuit de filtrage et de conversion analogique/numérique (CFCANI) d'un signal intermédiaire tiré du signal incident, comprenant : - au moins une entrée en courant pour recevoir le signal intermédiaire ; - plusieurs sorties (SIl, SI2, SI3) ; 15 - des moyens capacitifs d'entrée (MCEI) connectés à l'entrée ; - plusieurs circuits élémentaires (CIl, Cl2, CI3) configurables de conversion par approximations successives connectés chacun entre l'entrée et une des sorties (SIl, SI2, SI3) et comprenant chacun un groupe de condensateurs élémentaires commutés ; chaque circuit 20 élémentaire (CIl, Cl2, CI3) possédant un état de filtrage dans lequel le groupe de condensateurs élémentaires est relié aux moyens capacitifs d'entrée, plusieurs états distincts de conversion analogique/numérique, et un état de référence dans lequel le groupe de condensateurs élémentaires commutés présente une charge capacitive de référence, 25 lesdites sorties étant aptes à délivrer chacune successivement un échantillon de plusieurs bits d'un signal numérique de sortie correspondant au signal intermédiaire filtré. 11. Dispositif selon la revendication 10 comprenant en outre des moyens de commande aptes à placer successivement et cycliquement, 30 chaque circuit élémentaire dans l'état de filtrage, puis dans les états successifs de conversion analogique/numérique, puis dans l'état de référence. 12. Dispositif selon la revendication 11 dans lequel les sorties (SIl, SI2, SI3) sont aptes à délivrer chacune, à une fréquence dedélivrance fd, un échantillon de plusieurs bits du signal numérique de sortie, et dans lequel les moyens de commande sont aptes à placer, à une fréquence de commande Fs égale au moins au produit du nombre de circuits élémentaires par la fréquence de délivrance fd et avec un décalage temporel de 1/Fs entre deux circuits élémentaires consécutifs, successivement chaque circuit élémentaire (CIl, Cl2, CI3) dans l'état de filtrage, puis dans les états de conversion analogique/numérique afin d'obtenir, successivement à la fréquence Fs, les bits d'un échantillon du signal numérique de sortie à la sortie correspondante (SI1, SI2, SI3), puis dans l'état de référence. 13. Dispositif selon la revendication 12 dans lequel le circuit de filtrage et de conversion analogique/numérique (CFCANI) comprend : - au moins N+2 sorties (SI1, SI2, SI3) aptes à délivrer chacune, à la fréquence de délivrance fd, un échantillon de N bits du signal numérique de sortie, - au moins N+2 circuits élémentaires connectés chacun entre l'entrée et une des N+2 sorties (SI1, SI2, SI3) et comprenant chacun au moins un groupe de N+l condensateurs élémentaires (CE11, CE12, CE13, CE14, CE21, CE22, CE23, CE24, CE31, CE32, CE33, CE34) commutés montés en parallèle et de N+l interrupteurs configurables (Ill, I12, I13, I14, I21, I22, I23, I24, I31, I32, I33, I34) ainsi qu'un comparateur (COMP1, COMP2, CMOP3) connecté à la sortie correspondante (SI1, SI2, SI3), le groupe de N+l condensateurs élémentaires de chaque circuit élémentaire : - étant relié aux moyens capacitifs d'entrée dans l'état de filtrage dudit circuit élémentaire, - étant connectés entre le comparateur et une première ou une deuxième tension de référence (Vhigh, Vi0) sélectivement dans les N états distincts de conversion analogique/numérique dudit circuit élémentaire, et - présentant une charge capacitive de référence dans l'état de référence dudit circuit élémentaire. 14. Dispositif selon la revendication 13 dans lequel le rapport de la valeur de la capacité des moyens capacitifs d'entrée sur la somme descapacités des N+l condensateurs élémentaires est supérieur à un seuil choisi en fonction de la largeur de bande du signal analogique. 15. Dispositif selon la revendication 13 ou 14 dans lequel les valeurs des N+l condensateurs élémentaires de chaque circuit élémentaire sont C/2, C/4,..., C/2N, C/2N. 16. Dispositif selon la revendication 15 dans lequel les moyens capacitifs d'entrée (MCEI) comprennent un condensateur de filtrage (CIIRI) et dans lequel, pour chaque circuit élémentaire (CIl, Cl2, CI3), les interrupteurs (Ill, I12, I13, I21, I22, I23, I31, I32, I33) des N condensateurs élémentaires de valeurs C/2, C/4,..., C/2N-', C/2N possèdent trois états de commutation et l'interrupteur (I14, I24, I34) du (N+1)1ème condensateur de valeur C/2N possède deux états de commutation ; les moyens de commandes étant aptes à configurer les interrupteurs d'un circuit élémentaire dans le même état de commutation durant l'état de filtrage, dans les autres états de commutation durant les N états distincts de conversion analogique/numérique et dans l'état de référence. 17. Dispositif selon la revendication 16 dans lequel : - les moyens capacitifs d'entrée (MCEI) comprennent en outre au 20 moins un condensateur de filtrage supplémentaire (CIIR2), - le dispositif comprend un nombre de sorties supplémentaires et de circuits élémentaires supplémentaires égal au nombre de condensateurs de filtrage supplémentaires, et - pour chaque circuit élémentaire (CIl, Cl2, CI3), chaque 25 interrupteur possède en outre un nombre supplémentaire d'états de commutation égal au nombre de condensateurs de filtrage supplémentaires ; l'état de filtrage de chaque circuit élémentaire comprenant différents sous-états de filtrage dans lesquels le groupe des N+l condensateurs élémentaires est respectivement relié aux différents 30 condensateurs de filtrage (CIIR1, CJJR2); - les moyens de commandes étant aptes à configurer les interrupteurs d'un circuit élémentaire de façon à successivement le placer dans chacun des sous-états de filtrage. 18. Dispositif selon l'une des revendications 13 à 17 dans lequel, dans l'état de référence d'un circuit élémentaire (CIl, Cl2, CI3), l'interrupteur (Ill , I21, I31) du condensateur élémentaire (CE 1 1, CE21, CE31) de valeur C/2 dudit circuit élémentaire est configuré de façon à connecter ledit condensateur élémentaire de valeur C/2 à une des deux tensions de référence (Vhigh) et les interrupteurs (I12, I13, I14, I22, I23, I24, I32, I33, I34) des N autres condensateurs élémentaires (CE12, CE13, CE14, CE22, CE23, CE24, CE32, CE33, CE34) sont configurés de façon à connecter lesdits N condensateurs élémentaires à l'autre des deux tensions de référence (Vi0 ). 19. Dispositif selon l'une des revendications 13 à 18 dans lequel le circuit de filtrage et de conversion analogique/numérique (CFCANI) comprend une sortie supplémentaire et un circuit élémentaire supplémentaire et dans lequel chaque circuit élémentaire (CIl, Cl2, CI3) possède en outre un état de calibration dans lequel le comparateur (COMP1, COMP2, COMP3) est relié à deux tensions égales de manière à déterminer et corriger son décalage ; les moyens de commandes étant en outre aptes à configurer les interrupteurs de chaque circuit élémentaire de façon à le placer dans son état de calibration après son état de référence. 20. Dispositif selon l'une des revendications 13 à 19 présentant une architecture différentielle dans laquelle chaque circuit élémentaire (CIl, Cl2, CI3) comprend un deuxième groupe de N+l condensateurs élémentaires (CEll', CE12', CE13', CE14', CE21', CE22', CE23', CE24', CE31', CE32', CE33', CE34') commutés montés en parallèle et de N+l interrupteurs configurables (Ill', I12', I13', I14', I21', I22', I23', I24', I31', I32', I33', I34'). 21. Dispositif selon l'une des revendications 10 à 20 en combinaison avec 16 comprenant en outre : - un étage transconducteur (LNAI) comprenant une entrée pour recevoir le signal incident, - des moyens de transposition de fréquence (MTRI) connectés entre l'étage transconducteur (LNAI) et le condensateur de filtrage (CIIRi), comportant :- des moyens de génération (GEN, GEN') aptes à délivrer un signal périodique (SP, SP'), - un jeu de commutateurs configurable (Tl, T2, T3, T4, Tl', T2', T3', T4') en réponse à un signal de commande (SC1, SCl'), - des moyens de commande (MC1, MC1') aptes à délivrer le signal de commande (SC1, SC1') à partir du signal périodique (SP, SP') pour configurer le jeu de commutateurs (Tl, T2, T3, T4, Tl', T2', T3', T4') de façon à relier une sortie en courant de l'étage transconducteur (LNAI) au condensateur de filtrage (CIIR1) et délivrer au condensateur de filtrage (CIIR1) un signal en courant et son opposé respectivement au cours des deux demi périodes de chaque période du signal périodique (SP, SP') et obtenir ainsi, au niveau du condensateur de filtrage (CIIR1), un signal transposé en fréquence en tant que signal intermédiaire, le dispositif comprenant en outre des moyens d'initialisation aptes à initialiser, lors de l'occurrence de chaque demi période du signal périodique (SP, SP'), la tension de la sortie en courant, vue dudit condensateur de filtrage (CIIR1), à une valeur égale à celle de la tension (U) dudit condensateur de filtrage (CIIR1). 22. Dispositif selon l'une des revendications 10 à 21 en combinaison avec 16 dans lequel le circuit de filtrage et de conversion analogique/numérique (CFCANI) est apte à filtrer le signal intermédiaire de façon à filtrer les composantes fréquentielles situées en dehors d'une plage fréquentielle désirée, le dispositif comprenant en outre : - des moyens de remise en forme (FRFI) aptes à remettre en forme le signal numérique de sortie dans une forme sensiblement identique à la forme initiale du signal intermédiaire, au moins dans la plage fréquentielle désirée, et - des moyens additionnels de filtrage (FPBNI) aptes à effectuer un filtrage numérique final du signal numérique remis en forme de façon à filtrer les composantes fréquentielles situées en-dehors de ladite plage fréquentielle désirée. 23. Dispositif selon l'une des revendications 10 à 22, réalisé sous la forme d'un circuit intégré. 24. Récepteur de signal radio-fréquence (REC) comprenant un dispositif de traitement d'un signal radiofréquence selon l'une des revendications 10 à 23.