Brevet FR2920943A1 — publié le 20090313

PROCEDE ET DISPOSITIF DE COMPENSATION AUTOMATIQUE D'UN ECART DE PHASE SUR UN SIGNAL DE SYNCHRONISATION REÇU PAR UN EQUIPEMEMNT DISTANT Domaine de l'invention La présente invention se rapporte au domaine des équipements vidéo. La présente invention se rapporte plus particulièrement à un dispositif pour la réception d'un signal de synchronisation sur un réseau de communication à commutation par paquets, par exemple de type IP (acronyme de l'expression anglaise � Internet Protocol �), que le réseau soit filaire (par exemple Ethernet (IEEE802.3)) ou non filaire, (par exemple IEEE 802.16 D- 2004). Etat de la technique Les progrès dans la capacité des réseaux IP à transporter tout type de signaux (données ou vidéo) font qu'il est possible d'utiliser de tels réseaux comme architecture � backbone � pour les studios vidéo. Un intérêt majeur de cette évolution est d'avoir alors une infrastructure unique pour le transport de données. Alors que dans le passé, plusieurs médias étaient nécessaires pour transporter différents types de signaux entre les équipements, les propriétés de multiplexage offertes par la couche IP permettent de réduire à un le nombre des médias nécessaires : un réseau IP qui relie les différents équipements. Dans l'état de la technique, la synchronisation d'équipements vidéo (caméras, etc...) dans un studio est réalisée par la transmission d'un signal de synchronisation communément appelé � Genlock � ou encore � black burst �. Par exemple, le signal Genlock est 2 composé de deux signaux de synchronisation, l'un est répété toutes les 40 ms et indique le début de la trame vidéo, l'autre est répété toutes les 64 �s (pour un format standard et moins pour un format HD) et indique le début des lignes dans la trame vidéo. Les formes d'onde des signaux de synchronisation sont fonction du format de l'image transmise sur le réseau. Par exemple pour une image en haute définition, le signal de synchronisation a une forme dite tri-level (-300mV, Ov, +300 mv). Lorsqu'un signal de synchronisation est acheminé vers divers équipements à synchroniser par un câble coaxial dédié, on est assuré d'une durée de transmission constante, sans gigue (phénomène nommé � jitter � en anglais). A partir d'un tel signal, tout équipement est en mesure de reconstruire une horloge de cadencement propre à son fonctionnement qui garantit que son fonctionnement est rigoureusement en phase avec tous les équipements reliés au même réseau. Par exemple, deux caméras synchronisées par un signal Genlock circulant sur un câble coaxial dédié, génèrent chacune une vidéo d'un contenu différent mais rigoureusement en fréquence et en phase l'une par rapport à l'autre. Un inconvénient connu présenté par un réseau IP/Ethernet vient de ce qu'il introduit une forte gigue dans une transmission de signaux et en particulier pour la transmission d'un signal de synchronisation. Lorsqu'un tel signal est acheminé par une liaison IP/Ethernet à divers équipements à synchroniser, cette gigue se traduit par des fluctuations temporelles de la durée avec laquelle l'information portée par le signal de synchronisation parvient aux équipements. Dans l'art antérieur, on connaît des dispositifs pour reconstruire au niveau de chaque caméra, une horloge de cadencement propre à cette caméra 3 permettant de s'affranchir de la gigue. Le principe de ces dispositifs repose sur une forte atténuation de l'amplitude de la gigue du signal de synchronisation au niveau de la réception. On peut garantir ainsi qu'une image générée par une caméra est rigoureusement en phase avec toutes les images générées par les caméras voisines reliées au même réseau. Des exemples de tels dispositifs d'atténuation de la gigue sont décrits dans la demande internationale PCT FR2007/050918, ils agissent sur des signaux numériques dits de compteur (ou PCR, qui est l'acronyme de l'expression anglo-saxonne � Program Clock Reference �), qui sont représentatifs de signaux d'horloge très précis de référence. Ces signaux numériques sont fournis à des caméras au travers un réseau afin qu'elles puissent localement reconstruire des signaux d'horloge en phase avec l'horloge de référence. Le dispositif de réception selon l'art 20 antérieur comporte des moyens pour : recevoir des paquets contenant des échantillons du réseau provenant de données échantillonnées toutes les périodes Teh; - régénérer une rampe de comptage CSR_PCR1 à 25 l'aide d'une boucle à verrouillage de phase PLL1; - initialiser un second compteur CPT tous les passages à zéro dudit premier compteur CSR_PCR1; - générer des tops image tous les passages à zéro dudit second compteur CPT; et 30 - reconstituer un signal de synchronisation à partir desdits tops image. La boucle à verrouillage de phase PLL1 (� PLL � est l'acronyme de l'expression anglo-saxonne 35 � Phase Locked Loop �) du dispositif de réception se comporte comme un filtre passe-bas qui atténue 4 partiellement la gigue présente sur des échantillons reçus PCRr qui ont circulé sur le réseau. Toutefois, cette demande internationale de brevet ne fait pas mention du problème de suppression automatique d'un retard de synchronisation entre différents équipements. En effet, la durée de transport du signal de synchronisation produit par le coté émission jusqu'à un équipement à synchroniser est particulière à chaque équipement. Les écarts de durée de transport introduisent des déphasage dans les synchronisations des différents équipements. Or ces déphasages ne sont pas compensés par de dispositifs de l'art antérieur Dans l'art antérieur, il n'est pas fait mention du problème de compensation du déphasage de signaux de synchronisation parvenant jusqu'à différents équipements à synchroniser reliés à un réseau, excepté dans la demande de brevet français FR0755691. Dans cette dernière demande, on décrit des moyens pour réaliser une compensation manuelle de déphasage de synchronisation arrivant jusqu'à chaque équipement. Le problème technique que la présente invention se propose de résoudre est de réaliser une compensation automatique du déphasage. Exposé de l'invention A cet effet, la présente invention concerne un dispositif de réception apte à recevoir des paquets dans un réseau de communication par paquets comportant au moins deux stations, ledit dispositif comportant des moyens pour : recevoir des paquets contenant des échantillons PCRr dudit réseau, lesdits échantillons PCRr provenant de données échantillonnées toutes les périodes Teh, où Teh est issue d'une base de temps synchronisée sur toutes les stations dudit réseau; - régénérer une rampe de comptage CSR_PCR1 à l'aide d'une boucle à verrouillage de phase PLL1 délivrant en outre une horloge reconstituée CLK_out1; - initialiser, à tous les passages à zéro de 5 la rampe de comptage CSR_PCR1, un compteur image CPT qui est cadencé par l'horloge reconstituée CLK_out1; - générer des tops image tous les passages à zéro dudit compteur image CPT; et - reconstituer un signal de synchronisation 10 SGD�st à partir desdits tops image ; - transmettre le signal de synchronisation SGD�st à un équipement distant à synchroniser EQ ; caractérisé en ce qu'il comporte des moyens pour : - recevoir un signal de synchronisation 15 retour SGF.nal identique au signal de synchronisation reçu par l'équipement EQ; - extraire des tops image retour à partir du signal de synchronisation retour SGFnal; - transmettre à la boucle à verrouillage de 20 phase PLL1 une somme entre l'échantillon reçu PCRr et un échantillon ECH1 d'un signal de comptage SCPTI, délivré par le compteur image CPT, ledit échantillonnage étant réalisé à une cadence donnée par les tops image retour. Brève description des dessins 25 On comprendra mieux l'invention à l'aide de la description, faite ci-après à titre purement explicatif, d'un mode de réalisation de l'invention, en référence aux figures annexées : - la Figure 1 illustre la transmission d'une 30 information Genlock entre deux caméras reliées par un réseau IP/Ethernet ; - la Figure 2 illustre l'interfaçage entre un domaine analogique et un réseau IP/Ethernet ; - la Figure 3 illustre la régénération du 35 signal Genlock côté réception selon l'art antérieur ; 6 - la Figure 4 représente schématiquement une architecture d'une boucle à verrouillage de phase d'un dispositif de réception selon l'art antérieur ; - la figure 5 illustre un exemple de situation dans laquelle un équipement reçoit un signal de synchronisation SGF.nal retardé par rapport au signal de synchronisation SGD.st délivré par un dispositif de réception selon l'art antérieur ; - la figure 6 représente schématiquement une 10 architecture d'un dispositif de réception selon l'invention. Description détaillée des modes de réalisation de l'invention Le monde actuel analogique est interfacé vers 15 le réseau IP/Ethernet côté émission, et le réseau IP/Ethernet est interfacé vers le monde analogique côté réception, comme cela est illustré Figure 1. Sur cette même figure, le coté émission est constitué d'un � Maître Genlock � (ou � Genlock master �) 20 MGE qui est connecté à une interface Analogique/IP I_AIP. Le Maître Genlock MGE produit un signal Genlock SGO à destination des interfaces I AIP. Le coté réception est constitué de deux caméras (CAM1, CAM2) chacune connectées à une interface 25 IP/Analogique I_IPA. Les interfaces I_IPA qui seront, à terme, incluses dans les caméras elles-mêmes ont la charge de reconstruire des signaux Genlock SG1, SG2 à destination des caméras CAM1, CAM2. Les caméras CAM1, CAM2 produisent chacune un signal vidéo SV1, SV2 qu'on 30 souhaite synchroniser parfaitement. Les cotés émissions et réception sont reliés entre eux par un réseau à commutation par paquets qui est à l'origine d'une gigue apparaissant sur le signal Genlock SGO. 35 7 Un top d'échantillonnage, à la période Teh, est généré à partir d'une première couche de synchronisation, par exemple IEEE1588, est adressé aux cotés émission et réception. En effet, le protocole PTP (acronyme anglais de � Precision Time Protocol �) basé sur IEEE1588 permet d'obtenir une synchronisation entre les équipements connectés sur un réseau Ethernet de l'ordre de la microseconde. En d'autres termes, toutes les bases de temps de chaque équipement évoluent en même temps à une précision près de l'ordre de la microseconde. Ces bases de temps peuvent être utilisées dans ce cas pour générer chacune leur propre top d'échantillonnage à la période Teh. L'utilisation de la couche IEEE1588 n'est pas un passage obligé. Tout système permettant de fournir des tops d'échantillonnage à la période Teh sur les différents équipements connectés sur un réseau peut convenir. On peut par exemple utiliser un top d'échantillonnage de période 5ms issu d'une couche physique de transmission sans fil. Sur la Figure 2, on détaille des traitements du signal Genlock SGO issu de MGE, au sein de l'interface I_AIP. Tout d'abord, un module EXS extrait des informations de synchronisation du signal SGO afin de récupérer une horloge vidéo de cadencement (notée Clk video sur la Figure 2). Plus précisément, le module EXS est en charge de générer un top image à chaque début d'image. De plus, le module EXS comporte un compteur image, par exemple un compteur à 40 ms, qui n'est pas représenté sur la Figure 2. La sortie de ce compteur image évolue suivant une rampe de comptage passant par 0 à chaque période image, c'est-à-dire toutes les 40 ms si on considère le compteur image cité en exemple ci-dessus. Le compteur image délivre un signal en marches d'escalier. Les marches ont une hauteur unitaire. L'excursion du signal, c'est-à-dire la hauteur 8 correspondant à l'écart de niveau entre la plus basse des marches et la plus haute des marches est égale à 40ms.Fout, où Fout est la fréquence de l'horloge Clk video. Le compteur CPT délivre successivement toutes les valeurs entières de 0 à 40 ms.Fout -1. L'horloge vidéo de cadencement est employée pour cadencer un compteur CPT_PCR. La sortie du compteur CPT_PCR est une rampe de comptage CSE_PCR, dont la période vaut m périodes image. Toutes les � m � images, le compteur CPT_PCR est réinitialisé, c'est-à-dire que la rampe de comptage CSE_PCR est remise à 0. Par � rampe comptage � on désigne un signal en marches d'escalier. Les marches ont une hauteur (ou incrément de comptage AC) unitaire. L'excursion du signal, c'est-à-dire la hauteur correspondant à l'écart de niveau entre la plus basse des marches et la plus haute des marches est égale à m.40ms.Foät. Le compteur CPTPCR1 délivre successivement toutes les valeurs entières de 0 à m.40 ms.Fout -1. Par la suite, un module LCH échantillonne la rampe de comptage CSE_PCR est toutes les périodes Teh pour produire des échantillons PCRe. Ces échantillons PCRe sont envoyés sur le réseau et circulent jusqu'au côté réception au travers une interface avec réseau (bloc INTE). La figure 3 représente le côté réception selon l'art antérieur. L'interface I_IPA récupère les échantillons PCRe qui ont été envoyés sur le réseau. Ces échantillons PCRe sont reçus au travers une interface réseau (module INTR) avec un retard lié au transport entre le dispositif d'émission et le dispositif de réception : le module INTR produit des échantillons PCRr. Les échantillons PCRe, qui ont été produits à intervalles réguliers Teh côté émission, arrivent à intervalles irréguliers côté réception : ceci est dû majoritairement à la gigue introduite lors du transport sur le réseau. Les échantillons PCRr sont pris en compte à intervalles 9 réguliers Teh et de ce fait, la majeure partie de la gigue introduite lors du transport de paquets est éliminée. L'imprécision entre les instants d'échantillonnage de l'émission et de la réception est absorbée par une boucle à verrouillage de phase PLL1 dont la bande passante est appropriée. Les caractéristiques de la boucle PLL1 garantissent une génération d'horloge reconstituée CLK_out, avec une gigue réduite. La boucle à verrouillage de phase PLL1 se comporte comme un système recevant des échantillons PCRr et délivrant : - une horloge reconstituée CLK_out1, - une rampe de comptage CSR_PCR1 et, - des échantillons locaux PCR_loc1. Lorsque la boucle PLL1 fonctionne en régime établi, les échantillons PCRr sont sensiblement égaux aux échantillons PCR_loc1. L'horloge reconstituée CLK_out, cadence un compteur image CPT similaire au compteur image coté émission, par exemple un compteur 40 ms. Le compteur image CPT est réinitialisé à chaque passage par 0 de la rampe de comptage CSR_PCR1. Entre deux initialisations successives, le compteur image CPT évolue librement et produit un top image qui alimente un générateur local de Genlock, GEG pour produire un signal Genlock reconstruit SG1, SG2 destiné à synchroniser les caméras CAM1, CAM2. Le signal Genlock reconstruit SG1, SG2, qui est généré à partir de la rampe de comptage CSR_PCR1 et de horloge reconstituée CLK_out, est en phase avec le signal Genlock SGO du coté émission, au coup d'horloge près. La figure 4 représente une architecture d'une boucle à verrouillage de phase PLL1 employée dans une interface I IPA selon l'art antérieur. 10 La boucle à verrouillage de phase PLL, comporte : - un comparateur d'échantillons CMP, qui compare les échantillons PCRr et des échantillons locaux PCR_Loc, et délivrant un résultat de comparaison des échantillons, ou un signal d'erreur ERR ; - un correcteur COR, recevant le signal ERR et délivrant un signal d'erreur corrigé ERC ; - un oscillateur paramétrable VCO1 recevant le signal d'erreur corrigé ERC et délivrant une horloge reconstituée CLK_out,, l'horloge CLK_out, a une fréquence qui dépend du signal ERC; - un compteur CPT_PCR, qui produit une rampe de comptage CSR_PCR, suivant une cadence imprimée par 15 l'horloge reconstituée CLK_out,; - un système de maintien de valeur LATCH,, qui génère des échantillons locaux PCR_loc, à partir des valeurs de la rampe de comptage CSR_PCR, aux instants Tech; 20 La figure 5 illustre un exemple de situation dans laquelle un dispositif de réception selon l'invention présente un intérêt particulier. Un dispositif d'émission DE selon l'art antérieur reçoit un premier signal de synchronisation 25 SG,. Il transmet sur un réseau des échantillons PCRe qui sont reçus notamment par un dispositif de réception DR selon l'art antérieur identique à ceux dont le fonctionnement a été présenté précédemment. A partir d'échantillons reçus PCRR, le 30 dispositif de réception DR génère un signal de synchronisation SGDist, qui est synchrone avec SG,. Le signal de synchronisation SGDist est destiné à être utilisé pour synchroniser un équipement distant EQ, par exemple Final 35 effectivement reçu par l'équipement EQ peut être retardé par rapport à SGDist par le transport jusqu'à l'équipement EQ. Ce retard n'est pas automatiquement compensé par des une caméra. Le signal de synchronisation SG 11 dispositifs de réception selon l'art antérieur. Dans cette situation particulière, plusieurs équipements sont � synchronisés � par des signaux de synchronisation. Lorsque les équipements sont des caméras, les images produites par les caméra sont donc synchrones mais ne sont pas présentées en phase. L'invention se propose de compenser automatiquement le retard du signal de synchronisation en se basant sur une comparaison entre le signal de synchronisation SGF.nal et le signal de synchronisation SGD�st. De cette façon, les signaux de synchronisation arrivant sur les différents équipements sont synchrones et en phase. La figure 6 représente schématiquement une architecture d'un dispositif de réception selon l'invention. Le dispositif de réception selon l'invention comporte en outre : - Un module ESYNC similaire au module EXS du dispositif d'émission selon l'art antérieur, le module ESYNC extrait des informations de synchronisation du signal de synchronisation SGF.nal pour générer un top image retour ; - un système de maintien de valeur LCH, qui génère des échantillons locaux ECH1 à partir des valeurs d'un signal de comptage SCPTI, délivré par le compteur image CPT à des instants définis par les tops images retour; - un dispositif de sommation d'échantillons SOM, le dispositif SOM reçoit des échantillons reçus PCRR et des échantillons locaux ECH1, il délivre une somme d'échantillons à la boucle PLL1. En phase d'accrochage, les échantillons locaux ECH1ont une valeur qui varie à une cadence définie par les tops images retour. Par exemple, lorsque la 12 période Tech vaut 5 ms et la période du top image retour vaut 40 ms, une même valeur d'échantillon ECH1 sera sommée sur 8 échantillons PCRR consécutifs. En régime établi, les échantillons locaux ECH1ont une valeur quasi constante. L'invention est décrite dans ce qui précède à titre d'exemple. Il est entendu que l'homme du métier est à même de réaliser différentes variantes de l'invention sans pour autant sortir du cadre du brevet. REVENDICATIONS 1. Dispositif de réception apte à recevoir des paquets dans un réseau de communication par paquets comportant au moins deux stations, ledit dispositif comportant des moyens pour : recevoir des paquets contenant des échantillons PCRr dudit réseau, lesdits échantillons PCRr provenant de données échantillonnées toutes les périodes Teh, où Teh est issue d'une base de temps synchronisée sur toutes les stations dudit réseau; -régénérer une rampe de comptage CSR_PCR1 à l'aide d'une boucle à verrouillage de phase PLL1 délivrant en outre une horloge reconstituée CLK_out1; - initialiser, à tous les passages à zéro de la rampe de comptage CSR_PCR1, un compteur image CPT qui est cadencé par l'horloge reconstituée CLK_out1; - générer des tops image tous les passages à zéro dudit compteur image CPT; et - reconstituer un signal de synchronisation 20 SGD�st à partir desdits tops image ; - transmettre le signal de synchronisation SGD�st à un équipement distant à synchroniser EQ ; caractérisé en ce qu'il comporte des moyens pour : - recevoir un signal de synchronisation 25 retour SGF.nal identique au signal de synchronisation reçu par l'équipement EQ; - extraire des tops image retour à partir du signal de synchronisation retour SGFnal; - transmettre à la boucle à verrouillage de 30 phase PLL1 une somme entre l'échantillon reçu PCRr et un échantillon ECH1 d'un signal de comptage SCPTI, délivré par le compteur image CPT, ledit échantillonnage étant réalisé à une cadence donnée par les tops image retour.