Brevet FR2922045A1 — publié le 20090410

Transistor à forte mobilité électronique et son procédé de fabrication L'invention se rapporte aux transistors à forte mobilité électronique (High electronic mobility transistor : HEMT). Le principe de fonctionnement du HEMT est identique à celui d'un transistor à effet de champ à grille Schottky de type MESFET. II est basé sur la modulation de la conductance entre deux contacts ohmiques appelés "Source" et "Drain", par l'action électrostatique d'une électrode de commande dénommée "Grille". La variation de cette conductance est proportionnelle au nombre de porteurs libres dans le canal, et donc au courant entre source et drain. C'est l'effet d'amplification transistor qui permet de transformer un faible signal appliqué sur la grille en un signal plus fort récupéré sur le drain. La figure 1 illustre un exemple de structure de transistor de type HEMT utilisant une hétérojonction conventionnelle AIGaAs/GaAs selon l'art connu comportant une électrode de source 6, une électrode de grille 8, une électrode de drain 10. Cette structure comporte en outre une couche 14 de GaAs non dopée agissant comme un canal pour les électrons sur un substrat 12 de GaAs semi-conducteur. Sur la couche 14 de GaAs non dopée, est disposée une couche 16 de AIxGa1_xAs et une couche 18 de AIxGa1_xAs dopée. Une couche de AxGa1_xAs non dopée supérieure supporte les électrodes. L'hétéro-interface du transistor est ainsi réalisée avec deux matériaux : un matériau à grand gap (de type AlGaAs) et une couche de canal (de type GaAs). En raison de la discontinuité des bandes de conduction, un champ électrique est créé à l'interface 15 et conduit à la formation d'un gaz d'électrons libres bidimensionnel formé à l'interface des couches 14 et 16 et schématisé par une ligne pointillée en figure 1. Spécifiquement les électrons générés dans la couche 18 de l'AlGas dopée n peuvent passer dans la couche 14 en GaAs. Dans cette couche on dispose ainsi d'une structure à forte mobilité d'électrons sans impuretés de dopage. Typiquement on peut atteindre une densité d'électrons de 4.10 12 cm-2. Dans le cas du HEMT, la juxtaposition d'un matériau à grande bande interdite et d'un matériau à petite bande interdite implique la création d'une discontinuité de bande de conduction à l'interface entre les deux matériaux (Modèle d'Anderson : c'est en 1962 que R. L. Anderson a proposé le modèle de l'hétérojonction qui sera le plus utilisé et deviendra une référence dans son domaine. Dans ce modèle, lors de la jonction de deux semi-conducteurs à bandes interdites différentes, les niveaux de Fermi s'alignent. La conservation des paramètres physiques de part et d'autre de l'interface entraîne des courbures des bandes d'énergie de conduction et de valence, ainsi que des discontinuités à l'interface pour ces deux bandes). Cette "hétérojonction", entraîne la formation d'un puits de potentiel dans le matériau à petit gap où transfèrent et s'accumulent les électrons provenant de la couche donneuse. L'hétérojonction est caractérisée par la discontinuité de bande de conduction entre les deux matériaux. Le transfert de charges génère dans la couche donneuse, une zone désertée. Le profil électrique de charges détermine la courbure de bande de part et d'autre de l'hétérojonction, ce qui se traduit par la formation d'un puits de potentiel de forme triangulaire dans le canal. Pour une largeur de puits inférieure à la longueur d'onde de De Broglie, apparaissent les effets quantiques. Ces effets se traduisent par la quantification des niveaux d'énergie des électrons et par la restriction du mouvement des porteurs dans un plan parallèle à l'hétérojonction. On appelle gaz d'électrons bidimensionnel (2DEG : two Dimensional Electron Gas), l'accumulation des électrons dans ce puits. L'hétérojonction permet la séparation spatiale des atomes donneurs ionisés et des électrons libres. Ces électrons ne sont donc plus soumis aux interactions sur impuretés ionisées, et peuvent alors atteindre des mobilités importantes. Le HEMT bénéficie donc d'un transport électronique dans un gaz (quasi-bidimensionnel) bien supérieur à celui d'un matériau dopé d'une double hétérojonction, améliorant encore ainsi le confinement des électrons dans le canal. Les performances fréquentielles des HEMT sont liées au temps de transit entre la source et le drain. Monter en fréquence revient donc à réduire les dimensions du composant, mais également à utiliser des matériaux présentant des mobilités électroniques élevées. II a également été proposé d'autres structures de HEMT telle que celle illustrée en figure 2a dans laquelle l'effet piézoélectrique généré par des couches AIGaN/GaN est exploité. En effet une couche barrière de AIGaN non dopée 43 est contrainte en terme de paramètre de maille à la surface d'une couche GaN 42 développant un champ piézoélectrique Ppiezo de direction identique à la différence de polarisation spontanée APo schématisée en figure 2b. Une densité de gaz 2DEG s'accumule dans le canal 42 due à la superposition des champs. Il est ainsi possible d'avoir des structures actives sans voir recours à des phénomènes de dopage, source de dislocations et donc d'imperfections diminuant les performances de la structure de transistor. Dans ce contexte, la présente invention concerne plus spécifiquement des structures de transistors HEMT comportant des hétérostructures de InAIN sur GaN. En effet, le matériau InAIN présente d'excellentes propriétés pour des applications en opto-électronique comme décrit notamment dans la publication de J.F. Carlin et al. Applied Physics Letters, 83, 668, 2003) . Par exemple InAIN contenant 17% de ln constitue une excellente barrière. Afin d'assurer les performances de tels transistors, il est nécessaire de passiver la couche supérieure externe, et ce notamment pour diminuer les phénomènes de dispersion des caractéristiques électriques. Le terme de dispersion s'entend en terme de réponse du composant à une excitation électrique de grand signal dans le domaine temporel. Selon l'art connu, actuellement la passivation de ces composants est basée sur l'utilisation de films diélectriques déposés par différentes techniques tels que la PECVD (Plasma Enhanced Chemical Vapor Deposition) de type Si3N4 ou SiO2. Dans ce contexte la présente invention propose une nouvelle structure de transistor comportant une couche de passivation comportant un composé d'AI2O3 de réalisation particulièrement aisée et sans problème d'adaptation de maille, puisque cette couche de passivation peut avantageusement être obtenue par oxydation de la couche à base de InAIN, elle-même. Plus précisément l'invention a pour objet un transistor bipolaire à 30 grande mobilité électronique comprenant : • un substrat semiconducteur, • au moins une première couche de matériau semiconducteur à forte résistivité à base de GaN, • au moins une première couche barrière de grande bande 35 interdite à base de InxAl1_xN une interface dite de gaz 2D chargée en électrons et en charges positives entre lesdites couches de matériau à forte résistivité et de grande bande interdite, caractérisé en ce qu'il comprend en outre une couche de passivation comportant de l'alumine à la surface de la couche barrière. Selon une variante de l'invention, le transistor comporte en outre une seconde couche de forte résistivité. Selon une variante, la seconde couche de forte résistivité est à base de AIN. Selon une variante, le transistor comporte en outre une seconde 10 couche barrière. Selon une variante la seconde couche barrière est à base de AIN. Selon une variante, le transistor comprend en outre une couche diélectrique à la surface de la couche de passivation. Selon une variante, le transistor comprend des électrodes de drain 15 et de source réalisées à la surface de la couche de passivation. Selon une variante, le transistor comprend une électrode de grille réalisée à la surface de la couche de diélectrique. Selon une variante, le transistor comprend une électrode de grille réalisée dans l'épaisseur de la couche de diélectrique. 20 L'invention a aussi pour objet un procédé de fabrication d'un transistor à grande mobilité électronique selon l'invention, caractérisé en ce qu'il comprend les étapes suivantes : • la réalisation d'un empilement de couches semiconductrices à la surface d'un substrat comportant notamment une couche à 25 forte résistivité comportant du GaN et une couche barrière de grande bande interdite à base de In,Al1_XN ; • le chauffage dudit empilement de manière à oxyder en surface et partiellement en épaisseur, ladite couche de InXAI1_XN et former ainsi une couche supérieure de passivation à base de 30 Al203. Selon une variante, le chauffage dudit empilement est effectué à une température comprise entre environ 500°C et 1000°C. Selon une variante, le chauffage dudit empilement est effectué à une température comprise entre environ 700°C et 900°C. Selon une variante, le procédé comprend en outre une étape de recuit en présence d'un flux gazeux d'hydrogène ou de deutérium. Selon une variante, le procédé comprend la réalisation d'une couche diélectrique à la surface de la couche de passivation. Selon une variante, le procédé comprend la réalisation d'électrodes de source et de drain à la surface de la couche de passivation. Selon une variante, le procédé comprend la réalisation d'une électrode de grille à la surface de la couche diélectrique. L'invention sera mieux comprise et d'autres avantages 10 apparaîtront à la lecture de la description qui va suivre donnée à titre non limitatif et grâce aux figures annexées parmi lesquelles : • la figure 1 illustre le principe de fonctionnement d'un premier exemple de transistor de type HEMT selon l'invention ; • la figure 2a illustre le principe de fonctionnement d'un second exemple de transistor de type HEMT selon l'art connu ; • la figure 2b schématise la création d'un gaz 2D dans la structure de transistor illustrée en figure 2a ; • la figure 3 schématise la structure de transistor de l'invention comportant deux couches à forte résistivité et deux couches barrière ; • la figure 4 illustre les performances en terme de courant pour des transistors de type HEMT et un transistor de type MISHEMT ; • la figure 5 illustre l'évolution des valeurs des résistances de contact en fonction de l'épaisseur des couches barrière. Le transistor selon l'invention présente la structure illustrée en figure 3 et définie dans un mode de réalisation par l'empilement de couches semiconductrices suivant : 30 • sur un substrat 1 de type saphir ou carbure de silicium ou diamant ou de silicium • une couche 2 dite de nucléation 2 correspondant à une couche de matériau à haute résistivité pouvant être à base de • une couche 3 correspondant également à une couche de 35 matériau à haute résistivité à base de GaN 15 20 25 • une couche 4 dite barrière de matériau à grande bande interdite à base de AIN • une couche 5 correspondant à une couche barrière de matériau à grande bande interdite à base de InXAl1_xN • une couche 6 de passivation à base de AI2O3 • une couche supérieure 7 de protection en matériau diélectrique. Les procédés utilisés peuvent être de type croissance CVD (ou (chemical vapor deposition) ou MOCVD (Metalorganic Chemical Vapor Deposition) ou bien encore RF-MBE (Radio Frequency Molecular Beam Epitaxy). Typiquement l'épaisseur totale des couches 3, 4, 5, 6 peut être de l'ordre de quelques dizaines de nanomètres et plus précisément la couche 6 peut présenter une épaisseur de l'ordre de quelques nanomètres. Le choix des couches 2, 3 d'une part et 4, 5 d'autre part permet de créer le gaz 2D nécessaire à l'interface desdites couches de manière à permettre le fonctionnement du transistor. Par ailleurs le transistor selon l'invention comporte des électrodes de drain Ed, source Es et grille Eg. Les électrodes Ed et Es sont à la surface de la couche 5, alors que l'électrode de grille est à la surface de la couche de passivation 6. Ces électrodes sont avantageusement réalisées à partir de contacts ohmiques de très faible résistance de type notamment Ti/AI/Ni/Au. La figure 4 met en évidence l'amélioration des performances du transistor en présence d'une couche de passivation (courbe 4b) par rapport à une structure ne comportant pas de couche de passivation (courbe 4a) et dans laquelle l'électrode de grille est directement en contact avec la couche barrière de InXAl1_XN. En effet il apparaît sur ces courbes expérimentales que le courant de grille est bien meilleur (courbe 4b) de part une très forte diminution des courant de fuite comparé au composant classique sans passivation (courbe 4a). La figure 5 illustre l'évolution des valeurs des résistances de contact en fonction de l'épaisseur des couches barrière. II apparaît une dépendance très nette. Il est donc important de minimiser l'épaisseur de la couche barrière. Ceci est facilité selon l'invention grâce à l'utilisation de couche fine d'InAIN capable de créer cependant un gaz 2D efficace. On peut ainsi atteindre des valeurs de 0,35 û.mm avec 5 nm de couche barrière. En utilisant une couche barrière de 10 nm, il est aussi possible d'en graver une partie par RIE notamment pour améliorer la qualité des contacts ohmiques en terme de résistance d'accès. Nous allons décrire ci-après plus en détails la réalisation de la couche de passivation à base de AI203. De manière générale, selon l'invention la couche de InxAl1_xN est oxydée par un procédé rapide utilisant l'oxygène ambiant. Ce dernier peut être introduit dans une chambre dédiée, à une certaine température. Le substrat comportant la couche de InxAl1_xN est introduit dans ladite chambre durant le temps nécessaire correspondant au temps nécessaire à la formation de l'épaisseur requise de couche de passivation. La température de la chambre est rapidement élevée à une température comprise entre environ 500°C et 1000°C, et plus précisément entre 700°C et 900°C. Typiquement pour une chambre maintenue à 800°C, la vitesse d'oxydation du composé InAIN est d'environ 1 nm par minute. Selon cette étape d'oxydation de la couche de InxAli_xN, la surface de ladite couche se transforme en AI203. Ainsi ce procédé d'oxydation peut être utilisé pour obtenir une couche isolante de très grande qualité pour la grille dans une hétérostructure de InxAli_xN/GaN. La couche d'oxyde peut jouer la fonction de diélectrique isolant. Pour améliorer les performances obtenues, on peut avantageusement envisager de réaliser en fin de procédé, une étape d'hydrogénation permettant de réduire l'activité électrique des défauts qui peuvent être générés au cours de l'étape d'oxydation de la couche de InxAI1xN. REVENDICATIONS 1. Transistor à grande mobilité électronique comprenant : • un substrat semiconducteur (1), • au moins une première couche de matériau semiconducteur à forte résistivité (2) à base de GaN, • au moins une première couche barrière de grande bande interdite (4) à base de InXAI1_XN , • une interface dite de gaz 2D chargée en électrons et en charges positives au niveau desdites couches de matériau à forte résistivité et de grande bande interdite, caractérisé en ce qu'il comprend en outre une couche de passivation (6) comportant de l'alumine à la surface de la couche barrière. 2. Transistor à grande mobilité électronique selon la revendication 1, caractérisé en ce qu'il comporte en outre une seconde couche de forte 15 résistivité (3). 3. Transistor à grande mobilité électronique selon la revendication 2, caractérisé en ce que la seconde couche de forte résistivité (3) est à base de AIN. 4. Transistor à grande mobilité électronique selon l'une des revendications 1 à 3, caractérisé en ce qu'il comporte en outre une seconde couche barrière (5). 25 5. Transistor à grande mobilité électronique selon la revendication 4, caractérisé en ce que la seconde couche barrière (5) est à base de AIN. 6. Transistor à grande mobilité électronique selon l'une des revendications 1 à 5, caractérisé en ce qu'il comprend en outre une couche 30 diélectrique (7) à la surface de la couche de passivation (6). 20 7. Transistor à grande mobilité électronique selon l'une des revendications 1 à 4, caractérisé en ce qu'il comprend des électrodes de drain et de source réalisées à la surface de la couche de passivation. 8. Transistor à grande mobilité électronique selon l'une des revendications 6 ou 7, caractérisé en ce qu'il comprend une électrode de grille réalisée à la surface de la couche de diélectrique 9. Transistor à grande mobilité électronique selon l'une des 10 revendications 6 ou 7, caractérisé en ce qu'il comprend une électrode de grille réalisée dans l'épaisseur de la couche de diélectrique (7) 10. Procédé de fabrication d'un transistor à grande mobilité électronique selon l'une des revendications 1 à 5, caractérisé en ce qu'il 15 comprend les étapes suivantes : • la réalisation d'un empilement de couches semiconductrices à la surface d'un substrat comportant notamment une couche à forte résistivité (2) comportant du GaN et une couche barrière de grande bande interdite (4) à base de InxAli_XN ; 20 • le chauffage dudit empilement de manière à oxyder en surface et partiellement en épaisseur ladite couche de InxAl1_xN et former ainsi une couche supérieure de passivation à base de Al203. 25 11. Procédé de fabrication d'un transistor à grande mobilité électronique selon la revendication 10, caractérisé en ce que le chauffage dudit empilement est effectué à une température comprise entre environ 500°C et 1000°C. 30 12. Procédé de fabrication d'un transistor à grande mobilité électronique selon la revendication 11, caractérisé en ce que le chauffage dudit empilement est effectué à une température comprise entre environ 700°C et 900°C. 35 510 13. Procédé de fabrication d'un transistor à grande mobilité électronique selon l'une des revendications 10 à 12, caractérisé en ce qu'il comprend en outre une étape de recuit en présence d'un flux gazeux d'hydrogène ou de deutérium. 14. Procédé de fabrication d'un transistor à grande mobilité électronique selon l'une des revendications 10 à 13, caractérisé en ce qu'il comprend la réalisation d'une couche diélectrique à la surface de la couche de passivation. 15. Procédé de fabrication d'un transistor à grande mobilité électronique selon l'une des revendications 10 à 14, caractérisé en ce qu'il comprend la réalisation d'électrodes de source et de drain à la surface de la couche de passivation. 15 16. Procédé de fabrication d'un transistor à grande mobilité électronique selon l'une des revendications 14 ou 15, caractérisé en ce qu'il comprend la réalisation d'une électrode de grille à la surface de la couche diélectrique. 20