Brevet FR2910709A1 — publié le 20080627

PROCEDE DE FABRICATION D'UN CAPTEUR COMPRENANT UNE PHOTODIODE ET UN TRANSISTOR DE TRANSFERT DE CHARGES Domaine technique L'invention concerne un procédé de fabrication d'un capteur comprenant une photodiode et un transistor de transfert de charges associé. Le procédé selon l'invention concerne en particulier la réalisation d'un tel capteur en technologie MOS. L'invention trouve une application avantageuse pour la réalisation de capteurs d'image CMOS ou CCD. Etat de la technique antérieure Un tel capteur est par exemple décrit dans le document Dl (US 2006/0124976) et représenté sur la figure 1. Le capteur de Dl est réalisé sur un substrat 100 de type P- et comprend une grille 102, une région de verrouillage 106 (en anglais, pinning layer) fortement dopée en impuretés de type P+, une région d'accumulation 108 dopée en impuretés de type N et située sous la région 106, une région de lecture 110 fortement dopée en impuretés de type N. La longueur de la région de lecture 110 est limitée d'un côté par la grille 102 et d'un autre côté par une bordure d'isolement 112 ; la région 110 forme un drain flottant du transistor. Les régions 106, 108 sont limitées d'un côté par une bordure d'isolement 114 et d'un autre côté par la grille 102 ; les régions 106, 108 forment avec le substrat 100 deux jonctions PN de la photodiode. La région d'accumulation 108 forme à la fois le canal volumique de la photodiode et la source du transistor. Le fonctionnement d'un tel capteur comprend une phase d'accumulation et une phase de transfert. Lors de la phase d'accumulation, un potentiel de masse est appliqué sur le substrat 100 et sur la région de 2910709 2 verrouillage 106 et un potentiel Vd de polarisation inverse est appliqué sur la région d'accumulation 108 ; lorsque des photons viennent frapper une surface supérieure 118 de la diode, des paires electrons - trous 5 sont générés dans la diode, dans les régions 108, 106, et 100 et les électrons sont ici stokés dans la région N 108. Lors de la phase de transfert, la grille 102 du transistor de transfert est rendue passante, un canal de transfert surfacique se crée sous la grille 102 et les 10 électrons générés par photoémission dans la région 108 sont transférés vers la région de lecture 110 dont le contenu peut être ensuite lu par des moyens de lecture appropriés (non représentés sur la figure 1). Les profondeurs des régions 106, 108, et les 15 concentrations en dopant N, P de ces régions sont choisies de sorte que, lorsque le potentiel Vp est appliqué sur la région 108, les zones de charge d'espace des deux jonctions PN de la diode se rencontrent. Ainsi, lors de la phase d'accumulation, aucun porteur 20 majoritaire ne peut être extrait de la région 108. Une telle diode est dite verrouillée (pinned diode en anglais) ou complètement déplétée. Dans les capteurs à photodiode, apparaît souvent un problème de rémanence du à un mauvais transfert de 25 charges. Ceci est du à la différence de position entre le canal volumique de la photodiode (région 108) et le canal surfacique du transistor, situé sous la grille du transistor. Dans le document Dl, ce problème est limité en 30 réalisant une grille 102 enterrée de sorte que le canal de transfert sous la grille se trouve en contact avec la zone d'accumulation 108. Le transfert des charges se trouve ainsi facilité, car les charges n'ont pas besoin de transiter par la zone de verrouillage 108. Le capteur de Dl est toutefois difficile à réaliser. Les différentes implantations d'impuretés 2910709 3 dopantes et la réalisation de la grille nécessitent en effet l'utilisation de masques différents, ayant chacun une définition imprécise, ce qui entraîne une définition imprécise des différentes régions ou un empiètement d'une 5 région sur l'autre ou d'une région d'implantation sur la grille. Description de l'invention L'invention propose un procédé de fabrication d'un 10 capteur à photodiode et transistor de transfert de charges ne présentant pas cet inconvénient. Pour cela, l'invention propose un procédé comprenant les étapes suivantes : El . formation d'une région d'isolement (214) sur 15 un substrat (200), E2 formation de la diode d'un premier côté (gauche) de la région d'isolement (214), la diode étant auto-alignée sur la région d'isolement {214), E3 . remplacement de la région d'isolement (214) 20 par une grille (226) du transistor de transfert. Ainsi, dans le procédé selon l'invention, on prévoit de réaliser tout d'abord une région d'isolement, qui servira ensuite à définir avec précision les différentes régions de la diode sans utiliser un masque 25 d'implantation dont les limites sont peu précises. Après réalisation de la diode, la région d'isolement est remplacée par la grille du transistor. La partie enterrée de la grille est ainsi définie avec précision par rapport aux différentes régions de la 30 diode, sans utiliser un masque. L'étape El de formation de la région d'isolement peut comprendre les étapes suivantes : Ell : dépôt d'une couche d'oxyde (202) E12 . dépôt d'un premier masque (210) présentant 35 une première fenêtre (208), 2910709 4 E15 : Croissance d'une couche d'oxyde de silicium (202) localisée dans la première fenêtre (208) pour former la région d'isolement (214). Une technique de type LOCOS peut être utilisée pour 5 réaliser la région d'isolement. Le procédé selon l'invention peut également comprendre une première implantation (étape E13) d'impuretés dopantes d'un premier type dans la fenêtre (208) pour former une première région dopée (212) située 10 sous la région d'isolement (214). Cette première implantation permet ainsi de réaliser un dopage de la région du substrat qui sera située à la fin sous la grille du transistor, c'est-à-dire de la région de canal du transistor. On peut ainsi 15 ajuster la tension du seuil du transistor et prévoir éventuellement une protection contre le perçage volumique du transistor. Cette première étape d'implantation d'impuretés est réalisée par exemple après l'étape E12 de dépôt du 20 premier masque et avant l'étape E15 d'oxydation localisée. On utilise ainsi un même masque pour définir la première région dopée et la future grille du transistor, qui sont ainsi auto-alignées l'une par rapport à l'autre. 25 Après formation de la région d'isolement, l'étape E2 de formation de la diode peut comprendre les étapes suivantes : E22 : deuxième implantation d'impuretés dopantes du 30 premier type (P) pour former une deuxième région dopée (218) s'étendant du premier côté de la région d'isolement E23 : troisième implantation d'impuretés dopantes du deuxième type (N) pour former une troisième région dopée (220) s'étendant du premier côté de la région 35 d'isolement (212), et s'étendant en dessous de la deuxième région dopée (218). 2910709 5 La deuxième implantation et la troisième implantation peuvent être auto-alignées sur la région d'isolement, sans utiliser un masque définissant la limite de la région d'isolement. La région d'isolement 5 protège elle-même le substrat situé en dessous. L'étape E2 comprend également l'étape E21 suivante, réalisée avant la deuxième implantation et la troisième implantation : E21 : dépôt d'un deuxième masque (216), couvrant le substrat d'un deuxième côté de la région 10 d'isolement, opposé au premier côté, et couvrant partiellement la région d'isolement (214). Le deuxième masque protège ainsi surtout la région du substrat adjacente à la région d'isolement et il n'a pas besoin d'être défini avec précision au dessus de la 15 zone d'isolement, qui est suffisante pour protéger le substrat situé en dessous. L'étape E3 de remplacement de la région d'isolement (214) par la grille (226) du transistor de transfert peut comprendre les étapes suivantes : 20 E33 enlèvement de la région d'isolement par désoxydation E34 : dépôt et gravure d'un diélectrique de grille et d'une couche de matériau de grille dans la région précédemment recouverte par la région d'isolement. 25 Enfin le procédé peut encore comprendre une étape E4, réalisée après l'étape E2 ou après l'étape E3 . formation d'un drain du transistor (E4), auto-aligné sur un deuxième côté de la région d'isolement ou de la grille. 30 Lorsque l'étape E4 est réalisée après l'étape E2, le drain est auto-aligné sur la grille du transistor. L'invention concerne également un capteur d'image, comprenant un capteur à photodiode et transistor de transfert de charges réalisé selon le procédé décrit ci-35 dessus. 2910709 6 Brève description des figures L'invention sera mieux comprise et d'autres caractéristiques et avantages apparaîtront à la lecture de la description qui va suivre, d'un exemple de procédé 5 selon l'invention. La description est à lire en relation au dessin annexé dans lequel : • la figure 1, déjà décrite, est une coupe schématique d'un capteur connu comprenant une photodiode et un transistor de transfert de charges associé, 10 • les figures 2 à 7 sont des coupes schématiques illustrant les étapes de fabrication d'un capteur selon l'invention, • la figure 8 illustre les étapes essentielles du procédé de l'invention 15 • la figure 9 détaille certaines étapes de la figure 8. Description détaillée de modes de mise en oeuvre de l'invention Sur les dessins, une même référence est utilisée 20 pour un même objet représenté sur plusieurs figures. Dans ce qui suit, on décrira seulement les étapes de procédé relatives à l'invention. Le procédé de l'invention pourra être par ailleurs complété par des étapes connues et non spécifiques à l'invention. 25 Dans le mode de réalisation ci-dessous, le capteur est réalisé sur un substrat massif faiblement dopé en impuretés du premier type P. Dans d'autres modes de réalisation, le capteur peut être réalisé dans un caisson du premier type P réalisé dans un substrat du deuxième 30 type N. Dans d'autres modes de réalisation également, on utilise un substrat épitaxié, comprenant un substrat dopé en impuretés du premier type P et comprenant en surface une couche épitaxiée faiblement dopée P- dans laquelle sont réalisés la photodiode et le transistor, ou bien 35 encore un substrat isolant (technologie SOI, Silicon On Isulator par exemple). 2910709 7 Dans les modes de réalisation décrits également, le premier type de dopant est le type P et le deuxième type de dopant est le type N. Mais l'inverse est bien sûr possible. 5 Les figures représentent des coupes selon les axes (X, Z), du transistor et de la diode selon l'invention. Les axes X, Y, Z sont définis tels que : • la surface supérieure du substrat définit le plan (X, 0, Y), la largeur des différentes régions du substrat 10 étant définie selon l'axe des Y, la longueur des différentes régions étant définie selon la direction X, et la section des différentes régions étant définie dans le plan (X, Y), • l'axe Z s'étend perpendiculairement à la surface 15 supérieure du substrat, depuis la surface supérieure du substrat en direction de la surface inférieure du substrat, la profondeur des différentes régions du substrat étant définie selon l'axe Z et positivement vers le bas, 20 • sur les figures, l'axe X s'étend horizontalement de gauche à droite, l'axe Y s'étend perpendiculairement vers l'arrière (et n'est donc pas représenté) et l'axe Z s'étend verticalement vers le bas. Les figures présentent seulement des coupes 25 partielles de la diode et du transistor. Les parties connues du capteur ne sont pas représentées. Notamment, les zones actives de la diode et du drain du transistor de transfert sont tronquées. En pratique, la diode est limitée à une extrémité par une 30 bordure d'isolement (non représentée) et à une autre extrémité par la région d'isolement 214 ou la grille 226 du transistor. De la même façon, le drain du transistor est limité à une extrémité par la région d'isolement 214 ou la grille 226 du transistor et à une autre extrémité 35 par une bordure d'isolement (non représentée). La bordure d'isolement côté diode et la bordure d'isolement côté 2910709 8 transistor sont similaires aux bordures d'isolement 112, 114 de la figure 1 et sont réalisées selon un procédé similaire connu tel qu'un procédé d'isolement par tranchées peu profondes (STI, Shallow Trench Isulation). 5 Egalement, le procédé de l'invention pourra avantageusement être complété par des étapes connues de réalisation de contacts métalliques nécessaires à l'alimentation électrique des différentes parties du capteur. 10 Dans les modes de réalisation décrits, la diode est réalisée à gauche du transistor de transfert ; elle s'étend d'un premier côté (gauche) de la grille du transistor de transfert, entre une première bordure d'isolement (non représentée) et la grille. Le transistor 15 de transfert est quant à lui à droite de la diode (qui forme en pratique la source du transistor), le drain du transistor s'étend d'un deuxième côté (droite) de la grille, entre la grille et une deuxième bordure d'isolement (non représentée). L'inverse (diode à droite 20 du transistor) est bien sûr possible. Comme dit précédemment, le procédé selon l'invention comprend essentiellement les étapes suivantes (figure 8) 25 El : formation d'une région d'isolement 214 sur un substrat, E2 : formation de la diode d'un premier côté (dans l'exemple représenté, à gauche) de la région d'isolement 214, la diode étant auto-alignée sur la région 30 d'isolement 214, E3 : remplacement de la région d'isolement 214 par une grille 226 du transistor de transfert de charges. Les figures 2 à 4 détaillent à titre d'exemple un 35 mode de réalisation dans lequel la région d'isolement 214 est de type oxyde épais et est réalisée selon un procédé 2910709 9 de type LOCOS (Localized Oxydation of Silicon). La région d'isolement 214 est dans ce cas formée (étape El) de la manière suivante. Une couche d'oxyde 202 d'environ 200 à 500 Angstrôm 5 est déposée (étape E11) sur le substrat 200. Un premier masque 210 présentant une première fenêtre 208 est ensuite déposé sur la couche d'oxyde 202 (étape E12) de la manière suivante. Une couche de nitrure (tel que du nitrure de silicium Si3N4) 204 d'environ 200 à 10 500 Angstrôm est déposée (étape E121) sur l'oxyde 202. Ensuite, la couche de nitrure 204 est recouverte (étape 122) d'un masque de résine 206 présentant la fenêtre 208, de manière connue par le dépôt d'une couche de résine suivi d'une gravure de la résine par photolithographie. 15 Le nitrure apparent dans la fenêtre 208 est ensuite éliminé (étape 123), par un procédé de gravure par photolithographie par exemple. La figure 2 présente le résultat de l'étape E12 : le premier masque 210 présente ainsi une fenêtre 208 dans une couche de nitrure 204 20 recouverte d'une couche de résine 206. La couche de résine 206 est nécessaire, d'une part pour définir la région de substrat à doper pour former le canal du transistor, et d'autre part pour définir (graver) le masque de nitrure. Le masque de nitrure 204 est quant à 25 elle nécessaire pour définir la région d'oxydation localisée pour former la région d'isolement 214 selon la technique LOCOS. Une première implantation d'impuretés du premier type P est ensuite réalisée dans la fenêtre 208 (étape 30 E13), faisant apparaître une première région 212 fortement dopée (P+) sous la couche d'oxyde 202, de section similaire à celle de la fenêtre 208 La première région 212 forme la région de canal du transistor. La première implantation peut comprendre une implantation 35 superficielle d'ajustement de la tension de seuil du transistor de transfert (encore appelée implantation de 2910709 10 canal) et éventuellement une implantation intermédiaire d'antiperçage, pour protéger le transistor contre un éventuel perçage volumique). La première implantation est bien sûr alignée sur le masque de résine 206. La figure 3 5 présente le résultat de l'étape E13, après une implantation superficielle et une implantation intermédiaire. Le premier masque de résine 206 est ensuite enlevé. Puis, grâce un traitement thermique sous atmosphère 10 oxydante, la partie du substrat silicium située sous la couche d'oxyde 202 et localisée dans la première fenêtre 208 est oxydée pour former la région d'isolement 214 selon la technique LOCOS (étape E15). 15 La région d'isolement 214 est située (figure 4) au dessus de la première région 212 précédemment implantée lors de l'étape E12. La région d'isolement 214 est alignée sur le masque 210. Le premier masque de nitrure 204 est ensuite 20 enlevé. Après formation de la région d'isolement 214 (étape El), la diode est formée (étape E2) de la manière suivante. 25 Un deuxième masque 216 de résine est déposé (étape E21, figure 5), qui recouvre partiellement la région d'isolement 214 et surtout la région de substrat adjacente à la région d'isolement 214 et située du côté opposé à (dans l'exemple représenté, à droite de) la 30 diode. A noter que la précision de la définition du masque de résine au dessus de la région d'isolement 214 importe peu. L'essentiel étant que la région du substrat adjacente à la région d'isolement 214 et opposée à la diode soit protégée par le masque de résine. 35 Puis une deuxième implantation (étape E22) d'impuretés du premier type est réalisée, faisant 2910709 11 apparaître une deuxième région 218 fortement dopée (P+) du premier côté (ici à gauche) de la région d'isolement 214. Les impuretés traversent la couche mince d'oxyde 202, mais pas la région d'isolement 214 qui est beaucoup 5 plus épaisse. La deuxième implantation est ainsi auto-alignée sur la région d'isolement 214, et n'est pas tributaire de l'imprécision de la définition du masque 216. La deuxième région dopée 218 forme la région de verrouillage de la diode. La région 218 s'étend du 10 premier côté de la région 214, entre la région 214 et la bordure d'isolement (non représentée) côté diode, et sur une deuxième profondeur assez faible (implantation surfacique). Puis une troisième implantation (étape E23) 15 d'impuretés du deuxième type N est réalisée, faisant apparaître une troisième région 220 faiblement dopée (N-) du premier côté (ici à gauche) de la région d'isolement 214 et située en dessous de la deuxième région dopée 218. La troisième implantation est auto-alignée sur la région 20 d'isolement 214, pour la même raison que la deuxième implantation est auto-alignée sur la région d'isolement 214. La troisième région dopée 220 forme la région d'accumulation de la diode. La région 220 s'étend du premier côté (à gauche) de la région 214, entre la région 25 214 et la bordure d'isolement (non représentée) côté diode, en dessous de la région 218 et sur une troisième profondeur assez forte (implantation profonde). Le choix de la quantité d'impuretés et de l'énergie d'implantation (qui définit la profondeur d'implantation) 30 pour les différentes étapes d'implantation tient compte notamment de : • tension de seuil du transistor et protection contre le perçage, pour l'implantation de la région 212, • propriété "verrouillée" de la diode et contact entre 35 la région 220 d'accumulation de la diode et le canal 2910709 12 212 du transistor pour l'implantation des régions 218, 220. Après formation de la diode (étape E2), la région 5 d'isolement 214 est remplacée par la grille 226 du transistor (étape E3) de la manière suivante. La région d'isolement 214, et également la couche 202 d'oxyde, est tout d'abord enlevée (étape E33) par une technique connue de désoxydation de la surface du 10 substrat. La grille 226 est ensuite formée (étape E34) par dépôt et gravure d'un diélectrique de grille et d'une couche de matériau de grille dans la région précédemment recouverte par la région d'isolement, par exemple de la 15 manière suivante : • croissance d'une couche d'oxyde mince de SiO2 (non représentée), par oxydation de la surface du substrat, • dépôt d'une couche de matériau de grille 222 (par exemple une couche de polysilicium ou tout autre 20 matériau approprié, ou bien une couche d'isolant recouverte d'une couche de polysilicium) puis d'une couche de résine sur la couche d'oxyde mince • gravure de la couche de résine (par exemple par photolithographie) pour ne conserver qu'un troisième 25 masque 224 de résine situé au dessus de la première région dopée 212 et au dessus de l'espace laissé libre après enlèvement de la région d'isolement 214 (figure 6), • élimination de la couche de diélectrique de grille et 30 de la couche de matériau de grille par photolithographie aux endroits non recouverts par le troisième masque 224, • élimination du troisième masque 224 de résine (fig 7) La grille 226 ainsi formée peut s'étendre sur une 35 longueur légèrement supérieure à la longueur de la région d'isolement 214 qu'elle remplace, et empiéter ainsi au 2910709 13 dessus des régions dopées 218, 220, du fait notamment de l'imprécision de la taille du masque 224. Toutefois, la définition précise de la grille n'a pas d'influence sur le transfert des charges depuis la source 220 vers le 5 drain 228 du transistor. Le procédé selon l'invention est complété par une étape E4 de formation d'un drain 228 du transistor, d'un deuxième côté de la région d'isolement 214 ou de la 10 grille 226. L'étape E4 comprend : • le dépôt d'un quatrième masque (non représenté) de résine qui recouvre partiellement la région d'isolement 214 et surtout la région de substrat adjacente à la région d'isolement 214 et située du côté de la diode 15 • une quatrième implantation d'impuretés du deuxième type N, faisant apparaître une quatrième région 228 dopée (N) du deuxième côté (ici à droite) de la région d'isolement 214. La quatrième région dopée 228 forme le drain du 20 transistor. La région 228 s'étend du deuxième côté de la grille, entre la grille et la bordure d'isolement (non représentée) côté transistor. L'étape E4 peut être réalisée après l'étape E3 de remplacement de la région d'isolement 214 par la grille 25 226. L'étape E4 peut également être réalisée après l'étape E2, avant l'étape E21 de dépôt du deuxième masque. Dans ce cas, la quatrième implantation est auto-alignée sur la région d'isolement 214, pour la même 30 raison que la deuxième implantation est auto-alignée sur la région d'isolement 214. REVENDICATIONS 1. Procédé de fabrication d'un capteur comprenant une photodiode et un transistor de transfert associé, le procédé comprenant les étapes suivantes : El : formation d'une région d'isolement (214) sur 5 un substrat (200), E2 formation de la diode d'un premier côté {gauche) de la région d'isolement (214), la diode étant auto-alignée sur la région d'isolement (214), E3 : remplacement de la région d'isolement (214) 10 par une grille (226) du transistor de transfert. 2. Procédé selon la revendication 1, dans lequel l'étape El comprend les étapes suivantes : Ell : dépôt d'une couche d'oxyde (202) 15 E12 : dépôt d'un premier masque (210) présentant une première fenêtre (208), E15 : oxydation d'une partie du substrat silicium située sous la couche d'oxyde (202) et localisée dans la première fenêtre (208) pour former la région d'isolement 20 (214). 3. Procédé selon l'une des revendications 1 ou 2, dans lequel l'étape El de formation de la région d'isolement (214) comprend également une première 25 implantation {étape E13) d'impuretés dopantes d'un premier type dans la fenêtre (208) pour former une première région dopée (212) située sous la région d'isolement (214). 30 4. Procédé selon l'une des revendications précédentes, dans lequel la région d'isolement (214) est une région d'oxyde épais obtenue par un procédé de type LOCOS. 2910709 15 5. Procédé selon l'une des revendications précédentes, dans lequel l'étape E2 de formation de la diode comprend les étapes suivantes : E22 : deuxième implantation d'impuretés dopantes du premier type (P) pour former une deuxième région dopée (218) s'étendant du premier côté de la région d'isolement (212), E23 : troisième implantation d'impuretés dopantes l0 du deuxième type (N) pour former une troisième région dopée (220) s'étendant du premier côté de la région d'isolement (212), et s'étendant en dessous de la deuxième région dopée (218). 15 6. Procédé selon la revendication 5, dans lequel l'étape E2 comprend également l'étape E21 suivante, réalisée avant la deuxième implantation et la troisième implantation : E21 : dépôt d'un deuxième masque (216), couvrant le 20 substrat d'un deuxième côté de la région d'isolement, opposé au premier côté, et couvrant partiellement la région d'isolement (214). 7. Procédé selon l'une des revendications 25 précédentes, dans lequel l'étape E3 de remplacement de la région d'isolement (214) par la grille (226) du transistor de transfert comprend les étapes suivantes : E33 : enlèvement de la région d'isolement (214) par désoxydation 30 E34 : dépôt et gravure d'un diélectrique de grille et d'une couche de matériau de grille dans la région précédemment recouverte par la région d'isolement. 8. Procédé selon l'une des revendications 35 précédentes, comprenant également une étape E4, réalisée après l'étape E2 ou après l'étape E3 : 2910709 16 E4 formation d'un drain du transistor, auto- aligné sur un deuxième côté de la région d'isolement ou de la grille. 5 9. Capteur d'image, comprenant un capteur à photodiode et transistor de transfert de charges réalisé selon le procédé d'une des revendications précédentes.