Brevet FR2922680A1 — publié le 20090424

Procédé de fabrication d'un composant microélectronique avec réalisation de nanocristaux métalliques localisés sur une couche en matériau diélectrique Domaine technique de l'invention L'invention est relative à un procédé de fabrication d'un composant 10 microélectronique comportant la réalisation de nanocristaux sur une couche en matériau diélectrique à base de silicium comportant successivement : -la dégradation de zones prédéterminées de la couche en matériau diélectrique, - le dépôt d'un matériau réactif sur la couche en matériau diélectrique. 15 État de la technique Les dispositifs mémoire à stockage de charges servent essentiellement pour 20 les mémoires de type Flash. Ces dispositifs sont basés sur un transistor à effet de champ possédant une grille supplémentaire, flottante, située dans le diélectrique de grille, entre le canal et la grille de contrôle. La grille flottante du transistor, dont le potentiel peut varier, peut être continue, c'est-à-dire constituée par une couche, ou être discrète, c'est-à-dire de type granulaire. 25 Les grilles flottantes discrètes sont généralement réalisées au moyen de cristaux semi-conducteur ou métallique situés dans le diélectrique de grille du transistor pour piéger des charges électriques. Selon la quantité de charges électriques piégées dans la grille, les caractéristiques électriques du 30 transistor sont modifiées, permettant de définir des états 1 et 0.5 La difficulté de réalisation des transistors à grille flottante discrète réside dans l'élaboration d'un diélectrique de grille, de préférence en SiO2, avec des nanocristaux constituant des grains (� dots � en anglais) de silicium. Les nanocristaux de silicium doivent présenter une taille la plus homogène possible et leur répartition doit être homogène et très dense. Actuellement, plusieurs techniques sont utilisées pour former les nanocristaux des grilles flottantes discrètes. Une première technique consiste à déposer sur une couche d'oxyde des cristaux de silicium par dépôt chimique en phase vapeur à basse pression (LPCVD ou � Low Pressure Chemical Vapour Deposition � en anglais). Cette technique est notamment décrite par Ino et al. dans l'article � Rugged surface polycrystalline silicon film deposition and its application in a stacked dynamic random access memory capacitor electrode �, Journal of Vacuum Science and Technology, B14(2), Mar/Apr 1996. Dans des conditions optimales de température et de pression, des agglomérats de silicium se forment et croissent à la surface de l'oxyde par apport de silicium sous forme gazeuse (par exemple avec du silane : SiH4). Les germes se forment alors aléatoirement à la surface de l'oxyde. Lorsque l'agglomérat atteint une taille critique, la croissance a lieu à l'endroit où se trouve le germe. Cette technique ne permet pas de contrôler la position des germes puisqu'elle se base sur la formation d'agglomérats aléatoirement sur la surface. Une autre technique consiste à utiliser une couche de silicium amorphe qui sert de couche de germination à la formation des cristaux de silicium. L'apport de silicium est également réalisé par voie gazeuse. Cette technique permet un meilleur contrôle de la densité de grains de silicium, mais a pour principal inconvénient une taille trop importante des grains (entre 100 et 150 nm de diamètre).30 Il est également possible de former directement des nanocristaux de silicium par dépôt chimique en phase vapeur au moyen de précurseurs comme le silane, le disilane ou le dichlorosilane. Le contrôle de la germination d'un nanocristal de silicium est réalisé en modulant la pression et la température de dépôt. Selon les conditions, la densité des nanocristaux peut être ajustée entre 1010 et quelques 1012 cm-2 et la taille des nanocristaux est généralement comprise entre 2 et 10 nm. Cependant, cette technique, comme les deux précédentes, ne permet pas une localisation précise des nanocristaux, qui sont toujours situés aléatoirement à la surface de l'oxyde. Il est également difficile d'obtenir une faible disparité en taille des nanocristaux. Un procédé qui améliore la localisation des nanocristaux de silicium a été décrit par Mazen et al. dans l'article � Preferential nucleation of silicon nanocrystals on electron beam exposed SiO2 surfaces �, Microelectronics Engineering, 73-74 (2004) 632-638. Un film d'oxyde de silicium est bombardé par un canon à électron, pour modifier chimiquement la surface des zones exposées. Lors du dépôt, subséquent, des cristaux de silicium, ces cristaux sont préférentiellement localisés sur les zones bombardées. Cependant, des nanocristaux de silicium sont également présent hors des zones désirées. Objet de l'invention L'invention a pour but la réalisation d'un composant microélectronique comportant des nanocristaux, sur une couche en matériau diélectrique, avec une localisation précise des nanocristaux et un meilleur contrôle de la taille des nanocristaux. Le procédé selon l'invention doit également présenter une plus grande facilité de mise en oeuvre et une plus grande liberté dans le choix des matériaux constituant les nanocristaux. Selon l'invention, ce but est atteint par le fait qu'il comporte la réalisation d'un traitement thermique après le dépôt du matériau réactif, en matériau métallique, le matériau réactif réagissant avec les zones dégradées de la couche en matériau diélectrique pour former les nanocristaux. Description sommaire des dessins D'autres avantages et caractéristiques ressortiront plus clairement de la 10 description qui va suivre de modes particuliers de réalisation de l'invention donnés à titre d'exemples non limitatifs et représentés aux dessins annexés, dans lesquels : Les figures 1 à 3 représentent en vue schématique, en coupe, les étapes 15 successive de réalisation d'un composant microélectronique selon l'invention, Les figures 4 et 5 illustrent respectivement l'utilisation du procédé selon l'invention à la fabrication d'un transistor à grille flottante et à la formation de 20 nanotubes. Description de modes de réalisation préférentiels de l'invention 25 Comme illustré à la figure 1, une couche 1 en matériau diélectrique à base de silicium est réalisée, par toute technique adaptée, sur un substrat 2. La couche 1 en matériau diélectrique est réalisée, par exemple, par oxydation thermique d'un substrat en silicium ou par dépôt chimique en phase vapeur. La couche 1 en matériau diélectrique a, par exemple, une épaisseur 30 comprise entre 5 et 10 nm et est en oxyde de silicium.5 La couche 1 en oxyde de silicium est ensuite attaquée de manière sélective pour former des zones dégradées 3. Les zones dégradées 3, situées dans la couche 1, présentent une composition chimique différente de celle du reste de la couche 1. Les zones dégradées 3 sont enrichies en silicium par rapport à la composition moyenne de la couche 1 en matériau diélectrique à base de silicium. La dégradation sélective de la couche 1, formant les zones dégradées 3, peut être réalisée, par exemple, au moyen d'un bombardement par un io faisceau électronique, d'un bombardement ionique ou d'un claquage d'oxyde sous fort champ électrique. Si la dégradation est réalisée par un faisceau d'électrons, des motifs cylindriques ayant un diamètre compris entre 2 et 10 nm sont, de préférence, réalisés. Le faisceau d'électrons présente alors une dose comprise entre 1 et 10C/cm2 et une tension d'accélération comprise 15 entre 10 et 100keV. La formation, dans une couche d'oxyde de silicium, de zones enrichies en silicium, a été décrite par Fujita et al. dans l'article � Nanostructure fabrication using the selective thermal desorption of SiO2 induced by electron 20 beams �, Applied Physic Letter, 69(5), 638 (1996). Dans cet article, Fujita utilise un canon à électrons pour définir, dans une couche de silice, des zones enrichies en silicium. L'excès de silicium est utilisé par la suite, pour éliminer l'oxyde de silicium et ainsi structurer la couche d'oxyde de silicium. 25 Un matériau réactif 4, de type métallique, est ensuite déposé sur la couche 1 en matériau diélectrique qui présente les zones dégradées 3, enrichies en silicium. Le dépôt du matériau réactif 4 est avantageusement non sélectif, mais peut être également de type sélectif. Si le dépôt est non sélectif (figure 2), le matériau réactif est déposé sur toute la couche 1, sans distinction. A 30 l'inverse, si le dépôt est sélectif, le matériau réactif n'est déposé que sur les zones dégradées 3 de la couche 1. Le matériau réactif 4 est un métal, par exemple Pt, Ni, Co, Ti, qui est avantageusement déposé de manière non sélective par exemple par pulvérisation (Physical Vapour Deposition en anglais). Le matériau réactif 4 présente alors une épaisseur comprise, de préférence, entre 1,5 et 22 nm. Cependant, suivant les applications recherchées, des épaisseurs plus importantes peuvent être utilisées. Comme illustré à la figure 3, les zones dégradées 3 étant recouvertes par le matériau réactif 4, l'ensemble est soumis à un traitement thermique, dont la température est comprise, de préférence, entre 400 et 700°C et dont le temps de traitement varie, avantageusement, entre 1 et 5 minutes. Lors de ce traitement thermique, le matériau réactif 4 et les zones dégradées 3 réagissent pour former des nanocristaux 5 en matériau métallique. Si le matériau réactif 4 est un métal choisi parmi Pt, Ni, Co, Ti, lors du traitement thermique, le matériau réactif 4 réagit avec le silicium des zones dégradées 3 pour former un siliciure de ce métal dans les zones dégradées 3, par exemple PtSi, NiSi... Le matériau réactif 4 qui n'a pas réagi avec le silicium des zones 3 est ensuite éliminé de manière classique, de préférence, par voie humide. De cette manière, la couche 1 présente après traitement thermique des nanocristaux 5 en matériau métallique, partiellement enterrés, dont la 25 localisation a été déterminée avec précision lors de l'étape de dégradation. Comme illustré à la figure 4, pour réaliser un transistor à grille flottante, la couche 1 munie de nanocristaux 5 en matériau métallique est recouverte par une couche additionnelle en matériau diélectrique 6. La couche additionnelle 30 en matériau diélectrique 6 a, de préférence, la même composition chimique que la couche 1 initiale. Ainsi, les nanocristaux 5 sont encapsulés à l'intérieur d'une multicouche en matériau diélectrique, comportant les couches 1 et 6. La multicouche peut alors former un diélectrique de grille, de type flottant, d'un dispositif mémoire de type flash. Comme illustré à la figure 5, pour réaliser d'autres types de composants microélectroniques, les nanocristaux 5 en matériau métallique de type siliciure, peuvent être utilisés comme catalyseur pour réaliser la croissance et la localisation spatiale de nanotubes 7 de carbones. La croissance des nanotubes est alors réalisée de manière connue, de préférence entre 600 et 900°C sous flux d'éthylène (C2H4) en se basant, par exemple, sur les articles de Nihei et al � Direct Diameter-Controlled Growth of Multiwall Carbon Nanotubes on Nickel Silicides Layer � Japanese Journal of Applied Physics, 42 (2003), L721-723 ou Esconjauregui et al. � Carbon nanotube catalysis by metal silicide : resolving inhibition versus growth � Nanotechnology 18 (2007), 015602. Avantageusement, si le matériau réactif 4 est le platine, les nanocristaux 5 sont alors en PtSi et peuvent servir, dans un autre mode de réalisation (non représenté), de catalyseur à la croissance de nanofils de silicium. La taille et la position des germes de PtSi conditionnent alors le diamètre et la localisation de ces nanofils. De manière classique, le siliciure de platine se déplace à la surface du nanofil de silicium et quitte la couche en matériau diélectrique. La croissance de nanofils de silicium au moyen d'un catalyseur en PtSi a été décrit, par exemple, par Baron et al. dans l'article � Low pressure chemical vapour deposition growth of silicon quantum dots on insulator for microelectronics devices �, Journal of Crystal Growth, 209 (2000), 1004. Dans ces deux derniers modes de réalisation, les nanotubes 7 ou les 30 nanofils ont un diamètre égale à celui du nanocristal 5 métallique à partir duquel la croissance a lieu. Revendications 1. Procédé de fabrication d'un composant microélectronique comportant la réalisation de nanocristaux (5) sur une couche (1) en matériau diélectrique à base de silicium comportant successivement : - la dégradation de zones (3) prédéterminées de la couche (1) en matériau diélectrique, - le dépôt d'un matériau réactif (4) sur la couche (1) en matériau 1 o diélectrique, procédé caractérisé en ce qu'il comporte la réalisation d'un traitement thermique après le dépôt du matériau réactif (4), en matériau métallique, le matériau réactif (4) réagissant avec les zones dégradées (3) de la couche (1) en matériau diélectrique pour former les nanocristaux (5). 15 2. Procédé selon la revendication 1, caractérisé en ce que la dégradation de la couche (1) en matériau diélectrique est réalisée par une technique choisie parmi le bombardement par faisceau électronique, le bombardement ionique et le claquage d'oxyde sous fort champ électrique. 3. Procédé selon l'une des revendications 1 et 2, caractérisé en ce que le matériau réactif (4) est un métal choisi parmi Pt, Ni, Co, Ti,. 4. Procédé selon la revendication 3, caractérisé en ce que le dépôt du 25 métal est réalisé par pulvérisation. 5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que le composant microélectronique étant un transistor à grille flottante, le procédé comporte, après la réalisation des nanocristaux (5), le dépôt d'une 30 couche additionnelle en matériau diélectrique (6). 8 20 6. Procédé selon l'une des revendications 1 à 4, caractérisé en ce que les nanocristaux (5) servent de catalyseur à la formation de nanotubes ou de nanofils.5