Brevet FR2900296A1 — publié le 20071026

PROCÉDÉ ET DISPOSITIF DE DEMULTIPLEXAGE TEMPOREL SYNCHRONE DESCRIPTION DOMAINE TECHNIQUE ET ART ANTÉRIEUR L'invention concerne le domaine du démultiplexage temporel permettant de restituer, sur N voies, N signaux démultiplexés, à partir d'un signal porteur contenant les N signaux multiplexés temporellement, N étant un nombre entier positif. L'invention s'applique notamment au pilotage, direct ou indirect, de microstructures MEMS (MicroElectroMechanical System en anglais, ou microsystème électromécanique) ou de microélectrodes, ou encore de réseaux d'électrodes. Le multiplexage temporel permet de transmettre, sur un seul signal, appelé signal porteur, N signaux sous la forme d'échantillons espacés temporellement de façon régulière. La fréquence de succession des échantillons dans le signal porteur est égale au produit de la fréquence d'échantillonnage des signaux à multiplexer par le nombre de signaux à multiplexer. La figure 1 représente un démultiplexeur analogique 1 permettant de démultiplexer un signal choisi parmi des signaux multiplexés temporellement transmis dans un signal porteur. Le démultiplexeur 1 comporte un interrupteur 2, appelé interrupteur de stockage, commandé par un signal de commande 8, appelé signal de stockage, et relié en série à un autre interrupteur 3, appelé interrupteur de restitution, lui-même commandé par un signal de commande 9, appelé signal de restitution. Un condensateur 4 est relié entre un point de connexion disposé entre les deux interrupteurs 2, 3 et un potentiel de référence 5 tel une masse. Le signal porteur est appliqué sur une borne d'entrée 6 du démultiplexeur 1. Les interrupteurs 2 et 3 sont mis en position fermée par leurs signaux de commande respectifs 8 et 9 lorsqu'un échantillon du signal multiplexé à récupérer est présent sur la borne d'entrée 6. Cet échantillon est alors stocké dans le condensateur 4. A la fin de la durée de cet échantillon, un échantillon d'un autre des signaux multiplexés se trouve alors sur la borne d'entrée 6. L'interrupteur de stockage 2 est alors mis en position ouverte par le signal de stockage 8 tandis que le signal de restitution 9 maintient l'interrupteur de restitution 3 en position fermée pendant la durée d'une période du signal porteur, c'est-à-dire la durée séparant deux échantillons d'un même signal multiplexé dans le signal porteur. On obtient donc sur une borne de sortie 7 chaque échantillon du signal à récupérer, chacun des échantillons étant présent sur la borne de sortie 7 pendant une période du signal porteur. Le signal démultiplexé obtenu correspond au signal d'origine échantillonné. Dans le cas où l'on désire démultiplexer plusieurs signaux multiplexés temporellement dans un même signal porteur, il est nécessaire d'utiliser un démultiplexeur pour chaque signal que l'on souhaite démultiplexer. La figure 2 comporte plusieurs chronogrammes illustrant le démultiplexage de plusieurs signaux. Le chronogramme 20 représente un signal porteur comportant sept signaux multiplexés temporellement 10 à 16. Seuls les trois premiers échantillons de chacun des sept signaux sont représentés l'échantillon 10a est le premier échantillon du premier signal 10, l'échantillon 11a est le premier échantillon du second signal 11, l'échantillon 10b est le second échantillon du premier signal 10, l'échantillon 11b est le second échantillon du second signal 11, etc. La période du signal porteur 20 est donc, par exemple, la somme des durées des premiers échantillons 10a à 16a des sept signaux multiplexés 10 à 16. On appellera période k du signal porteur 20 la période comportant les k-ièmes échantillons des signaux multiplexés 10 à 16 dans le signal porteur 20. Le chronogramme 21 représente le premier signal 10 démultiplexé, obtenu avec un premier démultiplexeur analogique similaire au démultiplexeur 1 de la figure 1. Ce signal est composé de la succession des échantillons 10a, 10b, ..., chaque échantillon étant d'une durée égale à la période du signal porteur 20, et correspond au premier signal d'origine 10 échantillonné. Le chronogramme 22 représente le second signal 11 démultiplexé, obtenu avec un second démultiplexeur analogique similaire au démultiplexeur 1 de la figure 1. Là encore, ce signal est composé de la succession des échantillons 11a, 11b, ., chaque échantillon étant d'une durée égale à la période du signal porteur 20, et correspond au second signal d'origine 11 échantillonné. Toutefois, ce second signal est décalé dans le temps, d'une durée égale à la durée du premier échantillon 10a du premier signal 10 multiplexé, par rapport au premier signal 10 démultiplexé. En effet, ce type de démultiplexage ne préserve pas la synchronisation relative existante entre les signaux avant le multiplexage, les échantillons de chaque signal démultiplexé étant lus les uns après les autres. Chaque signal démultiplexé est donc décalé dans le temps par rapport au signal démultiplexé dans une voie voisine. On peut donc bien obtenir en sortie tous les signaux démultiplexés mais décalés temporellement les uns par rapport aux autres. Ce décalage sera d'autant plus grand que l'on choisira deux signaux distants dans l'ordre de multiplexage. EXPOSÉ DE L'INVENTION La présente invention a pour but de proposer un procédé et un dispositif permettant, lors d'un démultiplexage de différents signaux multiplexés temporellement dans un même signal porteur, de restituer ces signaux tout en conservant le synchronisme relatif existant entre eux avant le multiplexage. Pour cela, la présente invention propose un procédé de démultiplexage d'au moins un signal multiplexé temporellement dans un signal porteur, comportant au moins les étapes de : stockage d'un k-ième échantillon du signal multiplexé, mémorisation du k-ième échantillon pendant au moins une période k du signal porteur, et - restitution, pendant une période k+1 du signal porteur, dudit k-ième échantillon du signal multiplexé, simultanément au stockage d'un (k+1)-ième échantillon du signal multiplexé, k étant un nombre entier positif non nul. Ainsi, ce procédé permet de réaliser un démultiplexage d'un signal en restituant les échantillons d'une même période du signal porteur de manière synchrone, indépendamment de la position initiale des échantillons dans le signal porteur, du 15 fait que cette restitution soit réalisée une période après la période de mémorisation. De plus, lorsque le procédé réalise le démultiplexage d'au moins deux signaux multiplexés temporellement dans le même signal porteur, les signaux 20 restitués en sortie conservent le synchronisme relatif existant entre eux avant le multiplexage et ne sont plus décalés temporellement entre eux d'un facteur multiple de la durée d'un échantillon comme dans le cas du démultiplexage selon l'art antérieur. 25 Le k-ième échantillon d'un signal multiplexé peut également être mémorisé pendant la période k+1, du signal porteur, simultanément à la restitution dudit k-ième échantillon. Les étapes de restitution des k-ièmes 30 échantillons des signaux multiplexés peuvent être réalisées simultanément et/ou à partir d'un même 10 instant lorsque le procédé réalise le démultiplexage d'au moins deux signaux multiplexés temporellement dans le même signal porteur. La ou les étapes de restitution du ou des k-ièmes échantillons peuvent être réalisées pendant toute la durée de la période k+1. Les (2k-1)-ièmes échantillons d'un signal multiplexé peuvent être stockés et mémorisés dans des premiers moyens de mémorisation et les (2k)-ièmes échantillons de ce signal multiplexé peuvent être stockés et mémorisés dans des seconds moyens de mémorisation. La présente invention concerne également un dispositif de démultiplexage d'au moins un signal multiplexé temporellement dans un signal porteur, comportant : une borne d'entrée sur laquelle est appliqué le signal porteur, - une borne de sortie sur laquelle sont restitués les échantillons du signal multiplexé, - des premiers et des seconds moyens de mémorisation des échantillons du signal multiplexé, un premier interrupteur commandé de stockage reliant la borne d'entrée aux premiers moyens de mémorisation, un premier interrupteur commandé de restitution reliant les premiers moyens de mémorisation à la borne de sortie, un second interrupteur commandé de stockage reliant la borne d'entrée aux seconds moyens de mémorisation, un second interrupteur commandé de restitution reliant les seconds moyens de mémorisation à la borne de sortie. Ce dispositif permet la mise en oeuvre d'un démultiplexage d'un signal en restituant les échantillons de ce signal indépendamment de la position des échantillons dans le signal porteur, du fait que cette restitution soit réalisée une période après une période de mémorisation grâce aux deux moyens de mémorisation indépendants. BRÈVE DESCRIPTION DES DESSINS La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés à titre purement indicatif et nullement limitatif en faisant référence aux dessins annexés sur lesquels : - la figure 1 représente un démultiplexeur analogique temporel selon l'art antérieur, - la figure 2 représente des chronogrammes d'un signal porteur comportant des signaux multiplexés temporellement et de ces signaux démultiplexés par des démultiplexeurs selon l'art antérieur, - la figure 3 représente un démultiplexeur analogique temporel, objet de la présente invention, selon un premier mode de réalisation, la figure 4 représente deux démultiplexeurs analogiques temporels, objets de la présente invention, selon le premier mode de réalisation, - la figure 5 représente des chronogrammes d'un signal porteur comportant des signaux multiplexés temporellement et de ces signaux démultiplexés par des démultiplexeurs selon l'invention...DTD: Des parties identiques, similaires ou équivalentes des différentes figures décrites ci-après portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS On se réfère tout d'abord à la figure 3 qui représente un démultiplexeur analogique temporel 100, objet de la présente invention, selon un premier mode de réalisation. Ce démultiplexeur 100 comporte une borne d'entrée 6 sur laquelle est appliqué un signal porteur 20 de signaux multiplexés temporellement 10 à 16, par exemple similaire au signal porteur 20 de la figure 2. Cette borne d'entrée 6 est reliée à l'entrée d'un premier interrupteur de stockage 103, commandé par un premier signal de stockage 107. La sortie de ce premier interrupteur de stockage 103 est reliée à des premiers moyens de mémorisation 101, par exemple à une première borne d'un condensateur 101 dont la seconde borne est reliée à un potentiel de référence 5, tel une masse. La première borne du premier condensateur 101 est également reliée à l'entrée d'un premier interrupteur de restitution 104, également commandé par un premier signal de restitution 108, dont la sortie est reliée à une borne de sortie 7 du démultiplexeur 100. C'est sur cette borne de sortie 7 que le démultiplexeur 100 restitue les signaux démultiplexés 10 à 16. Le démultiplexeur 100 comporte également un second interrupteur de stockage 105, commandé par un second signal de stockage 109, des seconds moyens de mémorisation 102, par exemple un condensateur 102 similaire au premier condensateur 101, et un second interrupteur de restitution 106, également commandé par un second signal de restitution 110. Ces trois éléments 105, 102 et 106 sont reliés les uns aux autres de manière similaire au premier interrupteur de stockage 103, au premier condensateur 101 et au premier interrupteur de restitution 104. L'entrée du premier interrupteur de stockage 103 est reliée à l'entrée du second interrupteur de stockage 105, et la sortie du premier interrupteur de restitution 104 est reliée à la sortie du second interrupteur de restitution 106. Ce démultiplexeur 100 permet de démultiplexer un signal multiplexé temporellement dans un signal porteur. Les signaux multiplexés peuvent être aussi bien des signaux numériques que des signaux analogiques, en tension ou en courant. Ici, les signaux multiplexés sont des signaux analogiques en tension. Le principe du démultiplexeur 100 est de stocker le premier échantillon du signal à restituer dans le premier condensateur 101 pendant la première période du signal porteur, lorsque ce premier échantillon est présent sur la borne d'entrée 6, en fermant le premier interrupteur de stockage 103 au moyen du premier signal de stockage 107. Ensuite, pendant la seconde période du signal porteur, le second échantillon de ce même signal est stocké dans le second condensateur 102 en fermant le second interrupteur de stockage 105 au moyen du second signal de stockage 109. Pendant la troisième période, le troisième échantillon est stocké dans le premier condensateur 101, puis le quatrième échantillon dans le second condensateur 102 pendant la quatrième période, et ainsi de suite. Les interrupteurs de stockage 103 et 105 sont mis en position fermée pendant une durée égale ou inférieure à la durée de l'échantillon à stocker. Lorsque l'échantillon n'est plus présent sur la borne d'entrée 6, l'interrupteur de stockage 103 ou 105 se trouve alors en position ouverte. On ne parle alors plus de stockage, mais de mémorisation car l'échantillon est conservé en mémoire dans le condensateur 101 ou 102, sans que l'interrupteur de stockage 103 ou 105 fasse la liaison entre la borne d'entrée 6 et le condensateur 101 ou 102. Pendant qu'un échantillon est mémorisé dans le second condensateur 102, c'est-à-dire pendant au moins une (2k)-ième période du signal porteur, k étant un nombre entier positif non nul, le contenu du premier condensateur 101 est restitué sur la borne de sortie 7 en fermant le premier interrupteur de restitution 104 commandé par le premier signal de restitution 108. Respectivement, pendant qu'un échantillon est mémorisé dans le premier condensateur 101, c'est-à-dire pendant au moins une (2k-1)-ième période du signal porteur, le contenu du second condensateur 102 est restitué sur la borne de sortie 7 en fermant le second interrupteur de restitution commandé par le second signal de restitution 110. Le premier signal de restitution 108 permet donc de fermer le premier interrupteur de restitution 104 pendant les périodes paires 2, 4, 6,... du signal porteur, tandis que le second signal de restitution 110 permet de fermer le second interrupteur de restitution 106 pendant les périodes impaires 1, 3, du signal porteur. Le second signal de restitution 110 correspond donc au premier signal de restitution 108 inversé. Ainsi, on stocke et mémorise l'information dans un des deux condensateurs, pendant que l'on vient restituer l'information stockée dans l'autre condensateur lors de la période précédente, le rôle des condensateurs (restitution ou stockage/mémorisation) étant inversé d'une période à l'autre. Il est également possible, comme cela est représenté sur la figure 3, que le démultiplexeur 100 comporte, après sa borne de sortie 7, un amplificateur opérationnel 111 monté en suiveur. Cet amplificateur opérationnel 111 réalise, après la restitution des échantillons, une étape d'amplification linéaire de gain unitaire sur les échantillons restitués. Cet amplificateur opérationnel 111 permet, notamment lorsque les signaux multiplexés ont une fréquence élevée, que ces signaux démultiplexés obtenus en sortie ne soient pas dégradés, par exemple au niveau des tensions restituées. Le démultiplexage de deux signaux multiplexés temporellement 10 et 14 dans un même signal porteur 20 par deux démultiplexeurs analogiques temporels 100a et 100b, objets de la présente invention, va maintenant être décrit en liaison avec les chronogrammes représentés sur la figure 5. Ici, les deux démultiplexeurs 100a, 100b utilisés, représentés sur la figure 4, sont similaires au démultiplexeur 100 de la figure 3. Toutefois, contrairement au démultiplexeur 100 de la figure 3, les démultiplexeurs 100a et 100b de la figure 4 ne comportent pas d'amplificateur opérationnel 111 après leurs bornes de sortie 7a et 7b. Le premier chronogramme de la figure 5 représente un signal porteur 20 comportant sept signaux multiplexés temporellement 10 à 16, par exemple similaire au signal porteur 20 de la figure 2. Seuls les trois premiers échantillons de chacun des signaux 10 à 16 sont représentés sur ce chronogramme. Dans cet exemple de démultiplexage, le premier démultiplexeur 100a réalise le démultiplexage du premier signal 10 et le second démultiplexeur 100b réalise le démultiplexage du cinquième signal 14. Le chronogramme 30 représente les échantillons stockés et mémorisés dans le premier condensateur 101a du premier démultiplexeur 100a, et le chronogramme 31 les échantillons stockés et mémorisés dans le second condensateur 102a du premier démultiplexeur 100a. Comme cela est décrit précédemment, le premier condensateur 101a va réaliser le stockage, la mémorisation et la restitution des échantillons du premier signal 10 des périodes impaires du signal porteur 20 tandis que le second condensateur 102a stocke, mémorise et restitue les échantillons des périodes paires du signal porteur 20. Ainsi, sur l'exemple de la figure 5, le condensateur 101a réalise le stockage et la mémorisation des échantillons 10a, 10c, ... tandis que le condensateur 102a réalise le stockage et la mémorisation des échantillons 10b, 10d, ....Le stockage des échantillons est réalisé pendant une durée égale ou inférieure à la durée de l'échantillon à stocker, les signaux de stockage 107a et 109a commandant les interrupteurs de stockage 103a et 105a pour qu'ils soient en position fermée uniquement pendant au plus la durée de l'échantillon à stocker. Chacun des échantillons du premier signal 10 est donc stocké alternativement dans le premier et le second condensateur 101a et 102a. L'information stockée est mémorisée dans le condensateur jusqu'à ce qu'un nouvel échantillon soit stocké dans ce condensateur. Sur le chronogramme 30, l'échantillon 10a est stocké, puis mémorisé jusqu'à ce que l'échantillon 10c soit stocké dans le condensateur, remplaçant ainsi le premier échantillon 10a. Un trait pointillé représente, pour chaque échantillon, la séparation entre le stockage et la mémorisation. Ici, les durées de stockage et de mémorisation d'un échantillon représentent ensemble environ deux périodes du signal porteur. De manière similaire, le chronogramme 32 représente les échantillons stockés et mémorisés dans le premier condensateur 101b du second démultiplexeur 100b, et le chronogramme 33 les échantillons stockés et mémorisés dans le second condensateur 102b du second démultiplexeur 100b. Ainsi, sur l'exemple de la figure 5, le premier condensateur 101b réalise le stockage et la mémorisation des échantillons 14a, 14c, tandis que le second condensateur 102b réalise le stockage et la mémorisation des échantillons 14b, 14d, ....Le stockage des échantillons est également réalisé pendant une durée égale ou inférieure à la durée de l'échantillon à stocker, les signaux de stockage 107b et 109b commandant les interrupteurs de stockage 103b et 105b pour qu'ils soient en position fermée uniquement pendant au plus la durée de l'échantillon à stocker. Chacun des échantillons du cinquième signal 14 est donc stocké et mémorisé alternativement dans le premier et second condensateur 101b et 102b. Comme précédemment, le stockage est suivi d'une période de mémorisation, séparée par un trait pointillé sur les chronogrammes 32 et 33, jusqu'au stockage d'un nouvel échantillon dans le condensateur, les durées de stockage et de mémorisation d'un échantillon représentant ensemble environ deux périodes du signal porteur. Le chronogramme 34 représente le signal restitué sur la sortie 7a du premier démultiplexeur 100a. Ce signal est bien le premier signal d'origine 10 échantillonné, composé des échantillons successifs 10a, 10b, .. Chaque échantillon est d'une durée équivalente à une période du signal porteur 20. Ce signal est obtenu en fermant successivement les interrupteurs de restitution 104a et 106a pendant une période. Ainsi, pendant la première période, le second interrupteur de restitution 106a est mis en position fermée par le second signal de restitution 110a. Etant donné qu'aucun échantillon n'est stocké dans le second condensateur 102a durant la première période du signal porteur 20, aucun signal n'est restitué sur la borne de sortie 7a pendant cette première période. Pendant la seconde période, le premier interrupteur de restitution 104a est mis en position fermée tandis que le second interrupteur de restitution 106a est mis en position ouverte. Ainsi, le contenu du premier condensateur 101a, c'est-à-dire le premier échantillon 10a, est restitué sur la borne de sortie 7a pendant la seconde période, et ainsi de suite pour les autres périodes. Le second signal de restitution 110 correspond donc au premier signal de restitution 108 inversé. Le chronogramme 35 représente le signal restitué sur la sortie 7b du second démultiplexeur 100b. Ce signal est bien le cinquième signal d'origine 14 échantillonné, composé des échantillons successifs 14a, 14b, .... Etant donné que les signaux de restitution 108b et 110b sont identiques aux signaux de restitution 108a et 110a, le signal restitué sur la sortie 7b du second démultiplexeur 100b est bien synchronisé avec le signal restitué sur la sortie 7a du premier démultiplexeur 100a. Selon l'invention, on stocke et on mémorise les échantillons dans différents condensateurs et on les lit ensuite simultanément tous les k-ièmes échantillons stockés et mémorisés des différents signaux multiplexés sont lus au même moment par différents démultiplexeurs, les signaux de restitution appliqués aux différents démultiplexeurs étant identiques. La structure du démultiplexeur et le fait que, quel que soit le numéro du signal que l'on veut récupérer, les signaux de restitution sont identiques, garantissent que les échantillons du signal de sortie sont restitués au même instant t, correspondant au début d'une période, pendant la même durée qui est ici la durée totale de la période. Le décalage dans le temps apparaissant entre les signaux démultiplexés d'un même signal porteur par plusieurs dispositifs 1 de l'art antérieur est bien supprimé en utilisant plusieurs démultiplexeurs selon l'invention. Les signaux en sortie sont restitués avec un retard temporel connu, ici égal à une période du signal porteur. Pour obtenir un fonctionnement cohérent sans erreur de niveau sur le signal démultiplexé, les signaux de stockage 107 et 109 d'un démultiplexeur sont non recouvrants entre eux, c'est-à-dire que les deux interrupteurs de stockage 103 et 105 d'un démultiplexeur 100 ne se trouvent pas en position fermée simultanément. De même, les signaux de restitution 108 et 110 d'un démultiplexeur 100 sont non recouvrants entre eux pour ne pas avoir simultanément les deux interrupteurs de restitution 104 et 106 du démultiplexeur 100 en position fermée. L'exemple décrit sur les figures 4 et 5 comporte deux démultiplexeurs. Il n'existe aucune limitation quant au nombre de démultiplexeurs que l'on peut utiliser, ce nombre dépendant du nombre de signaux multiplexés dans le signal porteur que l'on veut démultiplexer, chaque démultiplexeur traitant un de ces signaux. Dans le cas d'un démultiplexage de 4 signaux analogiques multiplexés échantillonnés à la fréquence de 20kHz, dans un signal porteur de fréquence porteuse de 20 kHz (la succession des échantillons se faisant à la fréquence de 4x20kHz), les valeurs des condensateurs du ou des démultiplexeurs sont par exemple de 1 pF. Lorsque le signal porteur est un signal en tension, les condensateurs d'un même démultiplexeur peuvent avoir des valeurs différentes. Les signaux de restitution ont donc dans ce cas une fréquence égale à 20kHz. Le démultiplexeur 100, objet de la présente invention, peut être réalisé aussi bien en électronique discrète qu'en électronique intégrée. Dans le cas d'un circuit intégré, il est possible de symétriser le démultiplexeur 100 lors de sa fabrication, c'est-à-dire avoir la partie composée du premier interrupteur de stockage 103, du premier condensateur 101 et du premier interrupteur de restitution 104, similaire à la partie composée du second interrupteur de stockage 105, du second condensateur 102 et du second interrupteur de restitution 106, pour réduire les erreurs dues aux défauts d'appariement apparaissant lors d'une fabrication non symétrisée. Les signaux de stockage de plusieurs démultiplexeurs traitant plusieurs signaux multiplexés dans un même signal porteur peuvent par exemple être générés par un compteur de type anneau de manière à envoyer un signal de stockage identique aux différents démultiplexeurs de façon séquentielle. L'invention peut être utilisée, par exemple, dans toutes les applications transmettant une information analogique de façon synchrone à plusieurs voies : correction de gain pour une matrice de pixels, commande de micro miroirs, Un exemple d'application est la stimulation de tissu nerveux vivant à l'aide de matrice de microélectrodes (ou MEA). L'invention permet de répondre aux besoins de cette application car il peut y avoir autant de signaux de stimulation différents que de microélectrodes, un même signal de stimulation pouvant être appliqué à plusieurs microélectrodes choisies de manière arbitraire. Dans ce cas, toutes les électrodes peuvent être soumises au même signal de stimulation de manière synchrone...FT: PROCEDE ET DISPOSITIF DE DEMULTIPLEXAGE TEMPOREL SYNCHRONE REVENDICATIONS 1. Procédé de démultiplexage d'au moins un signal multiplexé temporellement (10) dans un signal porteur (20), comportant au moins les étapes de : - stockage d'un k-ième échantillon (10a) du signal multiplexé (10), - mémorisation du k-ième échantillon (10a) pendant au moins une période k du signal porteur (20), et - restitution, pendant une période k+1 du signal porteur (20), dudit k-ième échantillon (10a) du signal multiplexé (10), simultanément au stockage d'un (k+1)-ième échantillon (10b) du signal multiplexé (10), k étant un nombre entier positif non nul. 2. Procédé de démultiplexage selon la revendication 1, le k-ième échantillon (10a) étant également mémorisé pendant la période k+1 du signal porteur (20), simultanément à la restitution dudit kième échantillon (10a). 3. Procédé de démultiplexage selon l'une des revendications 1 ou 2, réalisant le démultiplexage d'au moins deux signaux multiplexés temporellement (10, 14), les étapes de restitution des k-ièmes échantillons (10a, 14a) des signaux multiplexés (10, 14) étant réalisées simultanément et/ou à partir d'un même instant.30 4. Procédé de démultiplexage selon l'une des revendications précédentes, la ou les étapes de restitution du ou des k-ièmes échantillons (10a, 14a) étant réalisées pendant toute la durée de la période k+1. 5. Procédé de démultiplexage selon l'une des revendications précédentes, les (2k-1)-ièmes échantillons d'un signal multiplexé (10) étant stockés et mémorisés dans des premiers moyens de mémorisation (101a) et les (2k)-ièmes échantillons de ce signal multiplexé (10) étant stockés et mémorisés dans des seconds moyens de mémorisation (102a). 6. Procédé de démultiplexage selon l'une des revendications précédentes, le ou les signaux multiplexés (10, 14) étant du type analogique. 7. Procédé de démultiplexage selon l'une des revendications précédentes, comportant, après la ou les étapes de restitution, au moins une étape d'amplification linéaire de gain unitaire sur les échantillons restitués. 8. Dispositif de démultiplexage (100) d'au moins un signal multiplexé temporellement (10) dans un signal porteur (20), comportant : - une borne d'entrée (6) sur laquelle est appliqué le signal porteur (20), - une borne de sortie (7) sur laquelle sont restitués les échantillons du signal multiplexé (10), 30 - des premiers (101) et des seconds (102) moyens de mémorisation des échantillons du signal multiplexé (10), - un premier interrupteur commandé de stockage (103) reliant la borne d'entrée (6) aux premiers moyens de mémorisation (101), - un premier interrupteur commandé de restitution (104) reliant les premiers moyens de mémorisation (101) à la borne de sortie (7), - un second interrupteur commandé de stockage (105) reliant la borne d'entrée (6) aux seconds moyens de mémorisation (102), - un second interrupteur commandé de restitution (106) reliant les seconds moyens de mémorisation (102) à la borne de sortie (7). 9. Dispositif de démultiplexage (100) selon la revendication 8, le premier (101) et/ou le second (102) moyen de mémorisation étant un condensateur. 10. Dispositif de démultiplexage (100) selon l'une des revendications 8 ou 9, comportant, après la borne de sortie (7), un amplificateur opérationnel (111) monté en suiveur. 25