Brevet FR2904472A1 — publié le 20080201

Procédé de fabrication d'un circuit intégré encapsulé et circuit intégré encapsulé associé L'invention concerne un procédé de fabrication d'un circuit intégré encapsulé et un circuit intégré encapsulé obtenu par ce procédé. L'invention a notamment pour but de fiabiliser la fabrication des connexions reliant des plots du circuit intégré à des broches conductrices d'un boîtier destiné à recevoir ce circuit. L'invention trouve une application avantageuse dans le domaine du packaging des circuits intégrés. De manière générale, les circuits intégrés comportent des plots de petite taille reliés à leurs entrées / sorties. Ces plots permettent la connexion du circuit intégré avec des circuits extérieurs. Toutefois, ces plots sont difficilement accessibles et ne peuvent pas être directement soudés sur un circuit imprimé portant des circuits électroniques. Pour faciliter la connexion du circuit intégré avec d'autres circuits, il est connu d'interfacer le circuit intégré avec un boîtier comportant des broches de taille suffisamment importante pour être soudées sur un circuit imprimé. A cette fin, on fixe le circuit intégré sur le boîtier, et on relie les plots aux broches du boîtier, en soudant des connexions filaires d'une part aux plots du circuit intégré et d'autre part aux broches du boîtier (opération de Wire-Bonding). Toutefois, de telles connexions filaires sont fragiles et leur réalisation est techniquement délicate, puisqu'elles doivent être soudées individuellement à un plot et à une borne. Par ailleurs, dans le domaine des applications militaires, il est important que les connexions soient suffisamment robustes pour résister aux fortes accélérations présentes et que l'assemblage du circuit intégré avec le boîtier soit hermétique. En outre, il est important que la face active du circuit intégré (celle portant les plots) soit accessible le plus longtemps possible lors de la phase de fabrication, afin de pouvoir vérifier la qualité de fabrication du circuit intégré ainsi que celle des connexions jusqu'aux dernières étapes de l'encapsulation. Or cette accessibilité du circuit intégré et des connexions n'est pas possible aujourd'hui en utilisant les techniques permettant de réaliser des connexions par une technique autre que le Wire-Bonding (BUMPS ou TAB par exemple), techniques qui imposent de positionner la 2904472 2 face active du circuit intégré en regard d'un circuit imprimé ou ne permettent pas une encapsulation hermétique du circuit intégré. L'invention se propose de résoudre les problèmes précités. A cette fin, on relie les plots du circuit intégré à des pistes 5 conductrices d'un support par l'intermédiaire de couches minces conductrices. Le dépôt d'une couche mince conductrice impose de nombreuses contraintes, à savoir : - déposer une épaisseur importante sur des topologies de facteur de 10 forme élevé, les circuits intégrés rodés ayant une épaisseur comprise entre 150 et 400 micromètres, ce qui peut induire localement des amincissements de ces mêmes couches conductrices ; - définir des lignes de connexions par une opération de photolitographie sur les topologies de facteur de forme élevées, tout en évitant les 15 problèmes de résidus pouvant provoquer des courts circuits ou des fuites ; - réaliser plusieurs niveaux d'interconnexions pour adresser le cas de boîtiers multi-niveaux ; - tenir compte de différences de tenue mécanique entre les différents composants en présence, tels que le silicium, les dépôts métalliques et les 20 éléments du boîtier. Pour surmonter ces contraintes, dans une mise en oeuvre, on planarise les surfaces de connexions entre les plots du circuit intégré et les pistes conductrices du support sur lequel sont implantés les circuits intégrés. Cette étape de planarisation a pour but de faciliter le dépôt des couches 25 minces entre les plots et les pistes, ainsi que les opérations de photolitographie. En outre, on traite le maximum d'étapes possibles au niveau de pseudo-plaquettes regroupant de nombreux circuits intégrés découpés, afin de pouvoir utiliser des équipements classiques de l'industrie micro-électronique et minimiser les coûts de production. 30 Plus précisément, on réalise un support en céramique en forme de disque comportant une multitude de cavités traversantes et des pistes conductrices s'étendant autour des cavités. Des circuits intégrés individualisés (résultat de l'opération de découpe de tranches de silicium) sont positionnés à l'intérieur de ces cavités, de sorte qu'un circuit intégré 35 entre en coopération avec une cavité lui correspondant. On crée ainsi des 2904472 3 pseudo-plaquettes de circuits intégrés qui facilitent l'industrialisation du procédé selon l'invention. Ensuite, on met à niveau les différentes surfaces à connecter entre elles de manière à faciliter les étapes de dépôt des couches minces et les 5 opérations de photo-lithographie. A cette fin, les cavités entre le support et les circuits intégrés sont remplies de résine et une couche de résine polymère photo-sensible (type BCB par exemple) est déposée sur l'ensemble du support. Dans une autre étape du procédé, on réalise les connexions 10 électriques par un dépôt de couche mince entre les circuits intégrés et les pistes du support. A cet effet, on ouvre des vias sur les plots de métallisation des circuits intégrés et sur les pistes conductrices du support. Puis, après avoir recouvert les plots et les pistes d'un conducteur jouant le rôle de barrière de diffusion pour les connexions, on réalise un dépôt d'une couche 15 mince de cuivre par dépôt électrolytique. Après dépôt, cette couche est recouverte d'une fine couche de diélectrique pour sa protection. En variante, la couche mince de cuivre est réalisée via une technique classique de dépôt dite Lift -off pour lequel on ne polarise pas la pseudoplaquette de circuits intégrés. 20 On découpe ensuite le support autour de chaque cavité de manière à obtenir des circuits à connexions déportées. Ces circuits à connexions déportées comportent chacun un circuit intégré fixé sur un support individuel, le circuit intégré ayant ses plots reliés aux pistes du support. Ces circuits à connexions déportées sont alors fermés 25 hermétiquement à l'aide de capots rapportés soudés sur des faces de ces circuits. A cette fin, les capots comportent des anneaux qui sont soudés sur des anneaux de soudure des circuits à connexions déportés. Les anneaux de soudure des circuits sont réalisés préalablement pour l'ensemble des circuits de la plaque, avant leur découpe. 30 En outre, dans une mise en oeuvre, on dédouble chaque plot du circuit intégré de manière que chaque plot possède une première et une deuxième surface de connexion. La première surface de connexion est utilisée pour réaliser des tests de fonctionnement du circuit intégré. La deuxième surface de connexion est utilisée pour la connectique du circuit intégré avec les 35 broches du boîtier portant le circuit intégré. 2904472 4 L'invention concerne donc un procédé de fabrication d'un circuit intégré encapsulé dans un support individuel, le circuit intégré comportant des plots conducteurs sur sa face active, les plots étant connectés à des entrées/sorties du circuit intégré, 5 caractérisé en ce qu'il comporte les étapes suivantes : positionner contre une plaque de verre un support comportant une matrice de cavités traversantes et de pistes conductrices, - déposer des circuits intégrés dans les cavités du support, de sorte que chaque circuit intégré se trouve à l'intérieur d'une cavité, 10 - injecter de la résine dans les cavités entre les parois des cavités et les parois extérieures des circuits intégrés, - réaliser, par dépôt de couches minces, des liaisons électriques entre les pistes des cavités et les plots pour l'ensemble des circuits intégrés implantés dans le support, et 15 - découper autour de chaque cavité de manière à obtenir des circuits individuels comportant chacun un circuit intégré implanté sur un support individuel. L'invention sera mieux comprise à la lecture de la description qui suit et à l'examen des figures qui l'accompagnent. Celles-ci ne sont données qu'à 20 titre illustratif mais nullement limitatif de l'invention. Ces figures montrent : - figures 1-3 : une représentation schématique d'une étape du procédé selon l'invention permettant la réalisation d'une pseudo-plaquette de circuits intégrés en positionnant des circuits dans des cavités d'un support céramique en forme de plaquette de silicium ; 25 - figure 4-7 : des représentations schématiques d'étapes du procédé selon l'invention permettant de réaliser une planarisation de la face arrière du support et une planarisation entre les zones de connexions des pistes conductrices du support et les zones de connexions des circuits intégrés ; - figures 8-13 : des représentations schématiques d'étapes du procédé 30 selon l'invention permettant de réaliser des lignes de connexions entre les plots des circuits intégrés et les pistes du support ; - figures 14-20: des représentations schématiques d'étapes du procédé selon l'invention permettant la fermeture hermétique des circuits intégrés et la connexion des pistes du support à des broches de contact pour 35 l'interfaçage du circuit intégré avec un circuit imprimé ; 2904472 5 - figures 21-22 : des représentations schématiques d'un circuit intégré à plot simple classique et d'un circuit intégré à plots dédoublés selon l'invention. Les éléments identiques conservent la même référence d'une figure à 5 l'autre. Par ailleurs, sur les figures, les zones pour lesquelles un grandissement est représenté sont entourées. La figure 1 montre une plaque 1 de verre sensiblement circulaire qui présente la forme d'une pseudo-plaquette de silicium. Un film adhésif 2, qui est par exemple une couche mince de cire, un film polyvinyle, ou une couche 10 de résine polyimide, est déposé sur la plaque 1. La figure 2 montre une étape dans laquelle on positionne et on aligne un support 5 en céramique circulaire contre la plaque 1 en verre. Ce support 5 est positionné contre le film 2 à l'aide d'un équipement permettant par exemple le wafer-bonding ou l'assemblage de circuits intégrés sur substrat 15 de verre ou de silicium. Le support 5 comporte des cavités 6 traversantes et des pistes 7 conductrices s'étendant autour des cavités 6. Ces cavités 6 et ces pistes 7 sont réparties sur le support 5 de manière à former une véritable matrice de cavités 6 et de pistes conductrices 7. 20 La dimension du support 5 est identique à celle de la plaque 1 de verre. La technique de réalisation de ce support 5 est similaire à celle utilisée pour la réalisation de boîtiers multi-niveaux traditionnels de type BGA. Par ailleurs, les pistes 7 comportent des plots de connexions 7.1, 7.2 qui s'étendent en surface du support 5 en céramique. Ces plots de 25 connexions 7.1, 7.2 sont reliées entre eux par l'intermédiaire d'une partie conductrice 7.3 située sous la surface du support 5. Le premier plot de connexion 7.1 débouche à proximité de la cavité, tandis que le deuxième plot 7.2 débouche dans le support 5 de manière décalée par rapport au premier plot de connexion. 30 Le support 5 est positionné contre la plaque 1, de sorte que les plots de connexions 7.1, 7.2 sont positionnés du coté de la plaque 1 en verre. Ensuite, dans l'étape de la figure 3, des circuits intégrés 11 sont disposés à l'intérieur des cavités 6 à l'aide d'un outil de type FlipChip Bonder, le support 5 étant pourvu à cet effet de marques d'alignement. 35 Plus précisément, ces circuits intégrés 11 sont disposés de sorte que leur face active 12 est positionnée contre la plaque 1. Ces faces actives 12 2904472 6 portent les plots conducteurs des circuits intégrés 11 reliés aux entrées/sorties de ces circuits. Ainsi, chacun des circuits 11 se trouve à l'intérieur d'une cavité 6 lui correspondant. Cette étape permet de positionner les faces actives 12 des circuits 11 sensiblement au même niveau que les 5 plots de connexion 7.1 et 7.2 du support 5. Dans le cas où le film 2 est une résine ou une cire, l'ensemble formé par la plaque 1, le film 2, les circuits intégrés 11 et le support 5 est maintenu en température pour en assurer la cohésion, de préférence à une température inférieure à 100 degrés. 10 La figure 4 montre une étape dans laquelle on remplit d'une résine 14 en époxy ou en silicone les espaces entre les parois externes des circuits intégrés 11 et les parois des cavités 6 du support 5. Plus précisément, la résine 14 est injectée dans les cavités 6, de sorte que les circuits intégrés 11 sont recouverts de résine, la hauteur de résine 14 15 étant sensiblement la même que celle des cavités 6. Cette résine 14 est durcie par recuit à basse température, le film 2 étant tel qu'il supporte la température de ce recuit. De préférence, la résine 14 présente un coefficient d'expansion thermique, un module de Young, et une température de transition 20 compatibles avec les matériaux et budgets thermiques utilisés dans ce processus d'assemblage. Comme montré dans l'agrandissement de la zone de jointure entre le circuit intégré 11, la couche de résine 14, et le support 5, il peut exister des différences de niveaux entre les surfaces de ces éléments. En effet, ces 25 éléments peuvent présenter à leur surface de petites aspérités 13. De même, les tolérances d'épaisseur résultant du processus de fabrication du support 5, les tolérances d'épaisseur du circuit intégré 11, du film 2 et de la résine 14 peuvent induire une différence de niveau entre les surfaces de ces éléments après assemblage. 30 Dans une étape représentée à la figure 5, on réalise une mise à niveau de l'ensemble obtenu, de manière à positionner la face du circuit intégré 11 opposée à la face active 11, la couche de résine 14 et le support 5 céramique dans le même plan. Cette mise à niveau est réalisée par des techniques de rodage classique de plaquettes de silicium. Ainsi, comme 35 montré sur l'agrandissement de la figure 5, les aspérités 13 ont disparu et 2904472 7 l'ensemble des éléments 5,14, et face arrière du circuit intégré 11 est à niveau. Cette opération de rodage a pour but d'éliminer une dizaine de microns de l'ensemble de la face arrière pour garantir la planéité de 5 l'ensemble et faciliter les opérations technologiques ultérieures, notamment des opérations nécessitant une rotation à grande vitesse. Ensuite, on élimine le film 2 adhésif pour faciliter la séparation du support 5 de la plaque 1. A cet effet, en fonction du film 2 utilisé (cire, résine polyimide ou époxy), on met en oeuvre une technique de retrait choisie parmi 10 les techniques suivantes : exposition UV, recuit thermique, laser ou retrait chimique humide. Un nettoyage chimique en voie humide par un solvant postérieur, tel que l'acétone, peut être utile pour éliminer des résidus des faces actives 4 des circuits intégrés 1. Une fois le film 2 éliminé, on sépare le support 5 de la plaque 1 et on 15 le retourne suivant la flèche 17. On obtient alors, comme représenté à la figure 6, une structure comportant le support 5 céramique circulaire à l'intérieur duquel sont implantés les circuits intégrés 11. Comme montré ci-après, cette structure pourra subir des opérations technologiques ultérieures assimilables à celles effectuées sur tranches de silicium dans l'industrie 20 micro-électronique. Il se peut que les faces actives 12 des circuits intégrés 11 ne soient pas au même niveau que les plots de connexions 7.1, comme le montre l'agrandissement de la zone de jointure entre les circuits intégrés 11 et le support 5 de la figure 7. 25 Dans ce cas, on recouvre l'ensemble du support 5 d'une couche 18 de diélectrique polymère photo-sensible de type BCB, polyimide ou tout autre polymère photo-sensible de faible constante diélectrique (k REVENDICATIONS 1 - Procédé de fabrication d'un circuit intégré (11) encapsulé dans un support (45) individuel, le circuit intégré (11) comportant des plots (15) conducteurs sur sa face (12) active, les plots (15) étant connectés à des entrées/sorties du circuit intégré (11), caractérisé en ce qu'il comporte les étapes suivantes : - positionner contre une plaque (1) de verre un support (5) comportant une matrice de cavités (6) traversantes et de pistes (7) conductrices, - déposer des circuits intégrés (11) dans les cavités (6) du support (5), de sorte que chaque circuit intégré (11) se trouve à l'intérieur d'une cavité, - injecter de la résine (14) dans les cavités (6) entre les parois des cavités (6) et les parois extérieures des circuits intégrés (11), - réaliser, par dépôt de couches minces, des liaisons (27) électriques entre les pistes des cavités (6) et les plots (15) pour l'ensemble des circuits intégrés (11) implantés dans le support (5), et - découper autour de chaque cavité (6) de manière à obtenir des circuits (43) individuels comportant chacun un circuit intégré (11) implanté sur un support (45) individuel. 2 - Procédé selon la revendication 1, caractérisé en ce que : - la plaque (1) de verre et le support (5) présentent la forme d'une pseudo-plaquette de silicium. 3 - Procédé selon la revendication 1 ou 2, caractérisé en ce que : - les pistes (7) du support et les faces (12) actives des circuits intégrés (11) sont positionnés du côté de la plaque (1). 4 - Procédé selon l'une des revendications 1 à 3, caractérisé en ce qu'il comporte l'étape suivante : - positionner entre le support (5) et la plaque (1) de verre un film (2) adhésif, tel qu'une couche de résine de type polyimide, un film polyvinyle ou une couche de cire, pour fixer le support (5) et les circuits (11) intégrés sur cette plaque (1). 5 - Procédé selon l'une des revendications 1 à 4, caractérisé en ce que, après l'injection de résine (14), il comporte l'étape suivante : -effectuer le rodage du support (5) de manière à positionner une face des circuits intégrés, la couche de résine (14) entre le circuit et le support, et le support (5) dans un même plan. 2904472 14 6 - Procédé selon l'une des revendications 1 à 5, caractérisé en ce que, avant de réaliser les liaisons (27) électriques entre les pistes (7) et les plots (15), il comporte l'étape suivante : - déposer une couche (18) de résine BCB ou tout autre polymère 5 photo-sensible de faible constante diélectrique (k 7 - Procédé selon l'une des revendications 1 à 6, caractérisé en ce que, pour réaliser les liaisons (27) électriques entre les pistes (7) et les plots 10 (15), il comporte les étapes suivantes : - réaliser des vias (16) sur les plots (15) des circuits intégrés et sur les pistes (7) du support, - déposer sur l'ensemble du support (5) une sous-couche (21) de matériau conducteur jouant un rôle de barrière de diffusion pour le dépôt de 15 matériau conducteur à réaliser, - déposer une couche (25) de résine dans laquelle sont réalisées par photo-lithographie classique des ouvertures (28) définissant les chemins des liaisons électriques entre les pistes (11) du support et les plots (15) des circuits intégrés, 20 - réaliser un dépôt sélectif électrolytique d'une couche (27) de matériau conducteur à l'intérieur des ouvertures (28) sur le métal de la sous-couche (21), -retirer la couche (25) de résine utilisée pour définir les chemins des liaisons, et 25 - graver la sous-couche (21) de matériau conducteur excédentaire pour la retirer. 8 - Procédé selon la revendication 7, caractérisé en ce que : - on dépose la couche (27) de matériau conducteur de manière qu'elle présente une épaisseur d'au moins 5 micromètres. 30 9 - Procédé selon la revendication 7 ou 8, caractérisé en ce qu'il comporte l'étape suivante : - déposer une couche (29) de diélectrique photosensible sur les liaisons (27) électriques réalisées pour les protéger. 10 - Procédé selon l'une des revendications 1 à 9, caractérisé en ce 35 qu'il comporte l'étape suivante : 2904472 15 - fermer hermétiquement le circuit (43) individuel par deux capots (47, 48) rapportés. 11 - Procédé selon la revendication 10, caractérisé en ce que pour fermer le circuit (43) individuel, il comporte les étapes suivantes : 5 -réaliser deux anneaux (31, 32) de soudure autour des faces débouchantes des circuits intégrés (11) de la plaque (5), - fixer un capot (47, 48) sur chacun de ces anneaux (31, 32) de soudure, - chaque capot (47, 48) comportant également un anneau (49, 50) de 10 soudure, les anneaux (49, 50) de soudure du capot étant fixés aux anneaux (31, 32) de soudure réalisés autour de chaque circuit (11) intégré. 12 - Procédé selon la revendication 11, caractérisé en ce que pour réaliser les anneaux (31, 32) autour des circuits intégrés, il comporte les étapes suivantes : 15 - réaliser un premier anneau (31) sur le support autour de la face active (12) de chaque circuit intégré par une technique de lift-off, - déposer une couche (39) de résine sur la face du support portant le premier anneau (31) de manière à protéger ce premier anneau (31), - réaliser le deuxième anneau (32) sur le support autour de la face du 20 circuit intégré opposée à la face active (12) par une technique de lift-off, et - éliminer la couche (39) de protection. 13 - Procédé selon l'une des revendications 1 à 12, caractérisé en ce qu'il comporte les étapes suivantes : - reporter par soudure un SCI (Solid Column Interposer) (55) contre le 25 support individuel, ce SCI comportant des colonnes (56) de connexion soudées aux pistes (7.2) du support individuel. 14 - Procédé selon l'une des revendications précédentes, caractérisé en ce qu'il comporte l'étape suivante : - dédoubler chaque plot (15) du circuit intégré de manière que chaque 30 plot possède une première (139) et une deuxième (140) surface de connexion, - la première surface (139) de connexion étant utilisée pour réaliser des tests de fonctionnement du circuit intégré (1), - la deuxième surface (140) de connexion étant utilisée pour la 35 connectique du circuit intégré (1) avec un autre élément, - les surfaces de connexions (139, 140) étant reliées entre elles. 2904472 16 15 - Procédé selon la revendication 14, caractérisé en ce que pour réaliser les deux surfaces de connexion (139, 140), il comporte les étapes suivantes : - réaliser deux ouvertures (142, 143) dans une couche de passivation 5 (141) déposée au dessus d'une zone conductrice (144) rectangulaire reliée à une entrée ou une sortie du circuit intégré. 16 - Procédé selon la revendication 15, caractérisé en ce que : - la zone conductrice (144) présente une dimension de 135 micromètres sur 80 micromètres, 10 - les deux surfaces de connexion (139, 140) réalisées présentant sensiblement la forme d'un carré de 60 micromètres de côté. 17 - Circuit intégré encapsulé obtenu avec le procédé selon l'une des revendications 1 à 16.