Brevet FR2909471A1 — publié le 20080606

Dispositif semi-conducteur de sécurité et application à un système d'accès à un réseau de diffusion multimédias. La présente invention concerne un dispositif semi- conducteur de sécurité. Elle trouve application à un système d'accès à un réseau de diffusion multimédias. Dans l'état de la technique, il est connu de connecter un dispositif semi-conducteur de sécurité intermédiaire d'un connecteur galvanique, à contacts électriques, ou encore par une antenne d'échange de rayonnement comme des radio fréquences, à un système de contrôle hôte. Particulièrement, cette architecture est mise en oeuvre dans le cas d'une carte à puce contenant un microprocesseur de sécurité, et au moins une mémoire qui est connectée par l'intermédiaire d'un lecteur de cartes à puce à un système contrôlé hôte. Dans une application, la carte à puce coopère à la sécurité permettant d'activer le système contrôlé hôte, comme un décodeur pour récepteur de télévision payante. Dans le document US-A-2004/0111631, il est décrit une utilisation de cartes à circuit semi-conducteur de sécurité connectées au moyen de lecteurs à des dispositifs pour permettre un accès à un contenu audio et vidéo encrypté. Dans cet état de la technique, il est décrit une méthode pour utiliser la carte de manière amovible pour fournir des données d'activation d'un droit à accéder au contenu crypté qui sera rendu accessible par un autre dispositif comme un lecteur de flux de télévision numérique. À l'aide de moyens techniques dérivés de la cryptologie, il est calculé une nouvelle clé d'activation du déchiffrement et une clé cryptée de nouveau est alors transmise à un lecteur de cartes mémoires connecté au lecteur de flux de télévision numérique. La sécurité de la méthode est alors assurée par le degré de chiffrement de la transmission des données entre la carte mémoire et le lecteur de cartes à microcircuit. 2909471 2 Une telle solution, qui dépend de la robustesse des méthodes de chiffrement utilisées, est toujours inversible à condition de disposer de moyens suffisants de cryptanalyse. Quand il s'agit d'un accès à des données présentant une valeur 5 commerciale importante, un tel effort de déchiffrement peut alors présenter un intérêt commercial et, de ce fait, les solutions de l'état de la technique qui se fondent sur la complexité des méthodes de cryptologie ne sont pas satisfaisantes. Dans le document WO-A-00/24958, la sécurité des cartes à 10 microcircuit a été renforcée notamment par l'utilisation de dopants dans au moins une couche semi-conducteur utilisé pour la réalisation du microcircuit inséré dans la carte. Il est ainsi possible de bloquer une voie d'accès illicite aux évolutions des signaux électriques traités dans le microcircuit et, d'en déduire 15 directement ou à l'aide de la lecture traditionnelle des signaux produits sur les pavés de connexion de la carte à microcircuit, une reconstitution du code de chiffrement et par la même une possibilité de casser les clés de chiffrement lors de l'exploitation illicite de la carte à microcircuit. Cependant, une telle solution de 20 protection ne protège pas la simple lecture des signaux sur les pavés de connexion de la carte à microcircuit et elle peut donc elle aussi être contournée à l'aide des moyens de cassage des codes de cryptologie. La présente invention apporte un remède à cet état de la 25 technique. En effet, l'invention concerne un dispositif semi-conducteur de sécurité qui est intégré dans au moins un circuit intégré implémentant un système contrôlé hôte, du genre comportant au moins un microprocesseur destiné à exécuter le contrôle de l'accès à un contenu de données accessible. 30 L'invention se caractérise notamment par le fait que le microprocesseur destiné à exécuter le contrôle d'accès du système contrôlé hôte est implémenté sur le circuit intégré 2909471 3 implémentant un système contrôlé hôte de type multitâche et sur lequel sont arbitrairement réparties : - - au moins une première zone pour constituer un processeur de sécurité et préférentiellement une multiplicité de 5 zones pour constituer ensemble un tel processeur et réparties arbitrairement dans le circuit intégré en respectant des contraintes de fabrication de circuits intégrés, et - - et au moins une seconde zone, destinée à servir de zone mémoire pour maintenir des données et ou des programmes pour 10 faire fonctionner ladite première zone de processeur de sécurité et préférentiellement une multiplicité de zones pour constituer ensemble un tel processeur et réparties arbitrairement dans le circuit intégré en respectant des contraintes de fabrication de circuits intégrés. 15 Selon un autre aspect de l'invention, au moins une fréquence de fonctionnement du processeur de sécurité est notablement inférieure à au moins une fréquence de fonctionnement du circuit intégré, et préférentiellement selon un multiple entier. 20 Selon un autre aspect de l'invention, au moins l'une des dites première et/ou seconde zones de silicium est implémentée sous un masque de protection au moins partiel contre les intrusions par un rayon optique, visible ou non, infrarouge ou non, ou par un faisceau de particules. 25 Selon un autre aspect de l'invention, la seconde zone coopère avec une zone de mémoire, dans laquelle est enregistré le programme d'autorisation d'accès exécuté par ladite première zone. Selon un autre aspect de l'invention, les échanges de 30 données, instructions et/ou adresses entre le processeur de sécurité et d'autres zones exploitées lors d'un processus de sécurité sont contrôlés dans le temps au moyen d'un registre de façon à être entrelacées dans des flux correspondant à d'autres 2909471 4 processus, plus rapides notamment, exécutés par le reste du circuit intégré de façon à rendre plus difficile leur identification. Selon un autre aspect de l'invention, le processeur de sécurité implémenté dans la première zone, ou sa pluralité de 5 zones réparties, et la seconde zone, ou sa pluralité de zones composantes est un processeur monotâche. Selon un autre aspect de l'invention, les masques de protection sont établies sur au moins une zone composante. Selon un autre aspect de l'invention, le masque de 10 protection est établi aussi sur au moins une zone du système contrôlé hôte. Selon un autre aspect de l'invention, le masque de protection est porté à un potentiel déterminé. Selon un autre aspect de l'invention, le masque de 15 protection est établi à l'intérieur du circuit intégré. Selon un autre aspect de l'invention, le masque de protection est établi sur l'ensemble de la périphérie du circuit intégré. Selon un autre aspect de l'invention, la zone mémoire 20 comporte au moins une zone composante réalisant une mémoire à adressage par blocs comme une mémoire FLASH. Selon un autre aspect de l'invention, au moins une zone composante de mémoire de pages coopère avec un module de gestion de données qui applique au moins un traitement 25 déterminé des données d'au moins un bloc. Selon un autre aspect de l'invention, le module de gestion de données est configuré de manière à échanger les données entre au moins deux blocs de ladite zone mémoire. Selon un autre aspect de l'invention, le module de gestion 30 de données comporte un moyen pour détecter une période de non utilisation pour initier un traitement déterminé des données d'au moins un bloc. 2909471 5 Selon un autre aspect de l'invention, au moins l'une des dites zones composantes est réservée pour le dépôt d'un détecteur de rayonnement optique caractéristique d'une agression. 5 Selon un autre aspect de l'invention, au moins l'une des dites zones composantes est réservée pour le dépôt d'un détecteur de courants. Selon un autre aspect de l'invention, le dispositif comporte aussi un circuit d'alarme connecté le cas échéant à un circuit 10 d'action déclenchant une action de protection ou pour appliquer des contre-mesures électromagnétiques. L'invention concerne aussi une application à un système d'accès à un réseau de diffusion multimédias dont le processeur de sécurité est intégré dans une zone de silicium réservé dans un 15 dispositif semi-conducteur de sécurité. D'autres caractéristique et avantages de la présente invention seront mieux compris à l'aide de la description et des dessins parmi lesquels - la figure 1 représente un schéma-bloc d'une architecture 20 d'un appareil d'exploitation d'un réseau de diffusion de créations multimédias ; - la figure 2 représente un schéma-bloc d'un circuit intégré monopuce mettant en oeuvre le dispositif de l'invention ; - - la figure 3 représente un mode particulier de réalisation 25 d'un circuit intégré équipé d'un moyen de protection selon l'invention ; - - la figure 4 représente un mode particulier de réalisation d'une autre mesure de protection dans un circuit intégré selon l'invention ; 30 -- la figure 5 représente un mode particulier de réalisation d'une autre mesure de protection dans un circuit intégré selon l'invention ; 2909471 6 - - la figure 6 représente un mode particulier de réalisation d'une autre mesure de protection dans un circuit intégré selon invention ; et - - la figure 7 représente un circuit intégré destiné à servir à 5 la fois de désembrouilleur pour un processeur rapide de traitement de TV numérique et de processeur de sécurité pour autoriser le désembrouillage sur l'exécution d'un processus déterminé de contrôle d'accès. À la figure 1, on a représenté le schéma bloc d'une 10 architecture classique dans l'état de technique. Un équipement 1 est destiné à permettre un utilisateur d'accéder à un contenu multimédia au moyen d'un circuit d'accès 3 à une source multimédias comme un réseau de télédiffusion d'oeuvres multimédias. 15 Par ailleurs, l'utilisateur reçoit du fournisseur d'accès à la source multimédias une carte d'accès sécurisé 5 sous la forme d'une carte à microprocesseur. Lorsque l'utilisateur désire exploiter l'équipement 1, il introduit la carte à microprocesseur 5 dans un connecteur d'accès 20 7 intégré à l'équipement 1. Le connecteur d'accès fait partie, ou coopère avec, un lecteur de cartes à puce sécurisé 9 qui est connecté comme organe d'entrée à un circuit d'autorisation d'accès 1 1. Le circuit d'autorisation d'accès 11 produit un code de validation d'accès qui est exploitée par un processeur 13. En 25 réponse à la procédure d'accès sécurisé déroulé par la lecture du code crypté à l'intérieur de la carte à puce 5, le processeur de gestion de l'accès et de l'exploitation de la source multimédias produit un code permettant d'activer par une borne d'entrée d'activationl 5 au circuit d'accès aux sources multimédias du 30 circuit d'accès 3. L'utilisateur peut alors consulter la source multimédia disponible. Particulièrement, un tel circuit intégré est capable d'exécuter plusieurs processus de traitement de l'information, avec une horloge de fonctionnement très rapide, 2909471 7 comme un désembrouilleur de signaux de TV numérique. Ces processus ne sont autorisés qu'à l'issue de l'exécution d'un processus de sécurité par le processeur de sécurité de la carte à microcircuit. 5 Lorsque un pirate souhaite détecter les moyens pour accéder à un équipement comme l'équipement 1, il lui suffit de capturer à l'aide d'un analyseur de signaux 17 qui comporte une sonde d'analyse des signaux, les signaux échangés au niveau du connecteur d'accès 7, ou un peu plus loin dans l'équipement 1, 10 avec la carte à microprocesseur 5. Il suffit alors de mettre en oeuvre des moyens de cryptanalyse pour casser les codes d'accès malgré les moyens de chiffrement utilisés. L'architecture représentée à l'aide de la figure 2 d'un mode 15 particulier de réalisation de l'invention, permet de porter remède à cet inconvénient majeur de l'état la technique. Pour empêcher l'accès physique aux signaux échangés entre la carte à microcircuit 5 (figure 1) et le lecteur de cartes 9 (figure 1), l'architecture proposée intègre le circuit de la carte 20 amovible du système de contrôle d'accès sécurisé à l'équipement de contrôle 1 dans le processeur 13 (figure 1). En effet, on remarque que dans un grand nombre d'applications, et particulièrement dans celles concernant le contrôle d'accès sécurisé à du contenu multimédia, la carte à microcircuit est 25 destinée à rester connectée en permanence dans le lecteur. De ce fait, le concept de base de l'invention consiste à réserver sur la surface de silicium du processeur de contrôle d'accès interne à l'équipement 1, une partie de surface sur laquelle seront implémentées les fonctions de sécurité dévolues 30 au processeur de la carte à puce 5 utilisée dans l'état de la technique. Essentiellement, l'invention consiste à répartir arbitrairement, mais dans le but de cacher le processus de sécurité dans le circuit intégré du système hôte de type 2909471 8 multitâches contrôlé, dans les diverses zones composant le circuit intégré. Il en résulte que l'accès à une zone du circuit intégré est insuffisant pour acquérir une connaissance sur le processus de sécurité réparti dans une multiplicité de zones. 5 À cet effet, le processeur 21 de l'invention destiné à équiper un équipement d'accès à un contenu multimédia comporte des bus de données 25 et d'instructions 23 qui relient les différentes zones intégrées du silicium 21. Selon l'invention une première zone 27 -- 31 implémente 10 les fonctions de sécurité réservées dans l'état la technique à une carte à puce. Dans ce but, il est prévu : -- un coeur de microprocesseur de sécurité 27, utilisant typiquement les topogrammes d'un microcircuit de sécurité pour carte mémoire ; 15 une zone réalisant une fonction de mémoire, particulièrement destiné à conserver de manière sécurisée des données et ou des instructions exécutées par un séquenceur interne au coeur de microprocesseur de sécurité 27, les données inscrites dans la dite zone réalisant une fonction de mémoire 29 20 représentants les données temporaires ainsi que les données permanentes utilisées par les fonctions de sécurité permettant un contrôle d'accès sécurisé de la manière déjà connue comme telles on est implémenté sur une carte à microcircuit comme dans l'état de technique ; et 25 -- une zone 31 dans laquelle sont regroupées les différents moyens de gestion des entrées sorties sécurisées entre le coeur de la zone 27 et la mémoire de la zone 9 d'une part et le reste du micro circuit 21. À la figure 2, on a aussi représenté trois zones de 30 microcircuit dévolues aux fonctions assurées par le processeur de contrôle d'accès 13 dans l'équipement de l'état la technique représentée à la figure 1 et qui sont essentiellement : 2909471 9 - - un coeur de microprocesseur de services 33 utilisant typiquement les topogrammes du microcircuit du processeur 13 de la figure 1 dans l'état de la technique ; - - une zone 35 sur laquelle sont diffusées des cellules 5 mémoire de services pour le coeur 33 ; et - - une zone 37 dans laquelle sont regroupés les différents moyens de gestion des entrées sorties sécurisées entre le coeur de microprocesseur de services 33 et sa mémoire associée de la zone 35 d'une part et l'extérieur du processeur 21 de contrôle 10 d'accès sécurisé dans sa relation ou connexion avec un circuit d'accès (non représenté à la figure 2) à une source de contenus multimédia dans un équipement d'exploitation de contenus multimédia, d'autre part. Grâce à cette architecture, il n'est plus possible d'utiliser 15 un analyseur de signaux comme l'analyseur 17 dans l'état de la technique de la figure 1 puisque les communications entre le processeur de sécurité 27 et le processeur de services 33 se font à l'intérieur du circuit intégré 21 qui n'est plus accessible par ce moyen. 20 Pour augmenter encore la difficulté d'un tel accès, la zone de processeur de sécurité est elle- même divisée en une pluralité de zones composantes. Chaque zone composante de la zone de processeur de sécurité est alors répartie sur une surface ou dans un volume du circuit intégré total accueillant initialement le 25 système hôte de type multitâches contrôlé par le processeur de sécurité. Ces zones composantes sont arbitrairement réparties dans le circuit intégré dans le but de cacher les processus exécutés par la zone totale de processeur de sécurité parce qu'elles voisinent alors des zones du circuit intégré qui exécutent 30 d'autres processus. La même mesure de division de la zone de mémoire associée au processus de sécurité est mise en oeuvre en la divisant arbitrairement en une pluralité de zones composantes de 2909471 10 la zone mémoire associée au processus de sécurité. Chaque zone composante de la zone mémoire associée au processus de sécurité est alors répartie dans une surface ou dans un volume du circuit intégré total accueillant initialement le système hôte 5 contrôlé par le processeur de sécurité. Ces zones composantes sont arbitrairement réparties dans le circuit intégré dans le but de cacher les processus exécutés par la zone totale de processeur de sécurité parce qu'elles voisinent alors des zones du circuit intégré qui exécutent d'autre processus. 10 Préférentiellement, les zones composantes de processeur de sécurité ou de mémoire associé au processeur de sécurité sont réparties dans le circuit intégré total accueillant initialement le système hôte contrôlé par le processeur de sécurité lors de sa fabrication par implémentation de zones diffusées ainsi qu'il est 15 connu dans la technique de fabrication des circuits intégrés. Bien entendu, la répartition déterminée des zones composantes dans le but de cacher le processus de sécurité dans les autres processus exécutés par le circuit intégré est aussi contrainte par les règles de fabrication des circuits intégrés d'une part et par les 20 règles de routage dans les circuits intégrés. L'invention s'applique aussi au cas où il existe plusieurs circuits intégrés pour réaliser le système hôte, et particulièrement dans le cas où ces circuits intégrés sont réalisés sur une même plaquette ou wafer de base de fabrication des circuits intégrés. 25 Cependant, il serait encore possible d'obtenir un accès aux signaux évoluant lors de l'exécution des procédures d'accès sécurisé en utilisant un moyen de détection de la circulation des signaux dans le silicium du circuit intégré 21. Par exemple, il est connu que des rayonnements électromagnétiques, et particulière- 30 ment des rayonnements infrarouges sont dégagés par le passage des signaux dans les différentes couches du circuit intégré et que leur détection pourrait permettre de déduire des informations concernant les moyens de sécurité mis en oeuvre pour contrôler 2909471 11 l'accès à la source multimédias. Afin d'empêcher une telle situation, l'invention compose un moyen complémentaire qui consiste à déposer au moins un masque contre de tels moyens de détection, essentiellement quand le détecteur de piratage travaille 5 sur un mode optique, c'est-à-dire en exploitant des rayons issus du coeur du circuit intégré lui-même. À cette fin, on imagine que le pirate dégage le boîtier du circuit intégré 21 et accède à l'une ou l'autre des deux faces externes du silicium actif du processeur de l'invention. Selon 10 l'invention, il est prévu de disposer au moins une couche de masquage contre les rayons électromagnétiques, et particulièrement : des moyens pour arrêter le rayonnement électromagnétique généré par le fonctionnement du circuit 15 intégré, -- des moyens pour arrêter les rayons, comme des rayons infrarouges, générés par le fonctionnement du circuit intégré ; et qui serait détectée par la disposition d'une sonde de détection à la disposition d'un pirate. 20 Particulièrement, il est connu d'ajouter à la surface du circuit intégré, ou sous la couche servant de corps ou de substrat au circuit intégré, des couches épitaxiées n'exerçant pas de fonction directe dans le fonctionnement du circuit intégré, mais modifiant, réduisant, ou arrêtant complètement les rayonnements 25 électromagnétiques échangés avec l'extérieur. Bien entendu, l'invention s'applique à d'autres techniques de fabrication de circuits intégrés. En particulier, la disposition d'une telle couche à l'intérieur du silicium du circuit intégré entraîne que toute manipulation tendant à sa suppression conduit à la destruction du 30 circuit intégré. Du fait de la répartition déterminée dans le but de cacher le processus de sécurité des zones composantes réalisant le processeur de sécurité dans le circuit intégré réalisant le système 2909471 12 hôte contrôlé, il est possible de réaliser une mesure de masquage de protection sur l'ensemble du circuit intégré ou seulement sur une partie de celui-ci, mais en mélangeant volontairement le masquage de protection non seulement sur les zones 5 composantes du processeur de sécurité mais aussi sur d'autres zones correspondant au système hôte contrôlé de façon à éviter de désigner à l'agression potentielle les zones de sécurité. De plus, il est prévu que certaines couches implémentant des masques de protection soient enterrées dans le volume du 10 circuit intégré total de sorte que leur retrait par des méthodes physiques entraînerait la destruction du circuit intégré. Particulièrement dans ce cas, le masque de protection peut être porté à des potentiels électriques déterminés dans le but d'augmenter la protection contre les accès agressifs. Dans ce 15 cas, les potentiels électriques déterminés dans le but d'augmenter la protection contre les accès agressifs peuvent être générés par des générateurs de tension programmés intégrés dans le circuit intégré et les signaux de contrôle déterminés par programme enregistré dans une zone mémoire protégée par exemple. 20 À la figure 3, on a représenté une vue en coupe 41 d'un circuit intégré selon l'invention qui comporte essentiellement au moins une partie 47 constituée par une pluralité de couches épitaxiées constituées de manière à fonctionner comme un coeur de microprocesseur de sécurité 27 dans le processeur de 25 l'invention représenté à la figure 2, et une partie 49 constituée par une pluralité de couches épitaxiées constituées de manière à fonctionner comme une mémoire associée à la partie 47 dans le processeur 21 de l'invention représenté la figure 2. Par ailleurs, le reste du circuit intégré a été représenté 30 avec un substrat 43 et une partie 45 composée d'autre couches épitaxiées servant à d'autres fonctions comme celles d'entrées sorties dans le processeur 21 vu en coupe 41. 2909471 13 Selon l'invention, il est déposé un masque 53, sur au moins une face du circuit intégré, ici la face supérieure dans la vue en coupe 41, le masque étant au moins partiellement opaque à des rayonnements intrusifs destinés : 5 ou bien à pénétrer les premières couches actives de l'une ou l'autre des parties 47 ou 49 de la partie de sécurité du processeur de l'invention ; ou bien, à détecter les rayonnements électromagnétiques produits par le fonctionnement de l'une ou l'autre de ces parties 10 47 ou 49. Le masque 53 constitue un mode particulier de réalisation d'un masque de protection selon l'invention. Particulièrement, à la figure 3, on a représenté deux parties de masque rassemblant : 15 --une partie de masque 51 au-dessus d'une zone active A. de la première zone 47 et -- une partie de masque 52 au-dessus d'une zone active B. de la seconde zone 49. Il en résulte que lorsque un pirate place une sonde de 20 détection de rayonnement optique 55 au-dessus d'une partie active A, les rayonnements produits par la sonde ou les rayonnements générés par le fonctionnement de la partie actif 47 sont masqués et ne sont pas détectés au moins sur la zone active A par la sonde 55. 25 Dans d'autres modes de réalisation, le masque 53 est aussi disposé sur la face libre de substrat 43, vue en dessous dans la vue en coupe 41 de la figure 3. Dans d'autres modes de réalisation, le masque 53 est disposé à la fois sur la partie supérieure et sur la partie de substrat. Dans d'autres modes de 30 réalisation, le masque 53 est enterré entre deux couches actives du circuit intégré multicouches épitaxiées. À la figure 4, on a représenté un autre mode de réalisation d'un moyen de protection selon l'invention. Dans le circuit intégré 2909471 14 de l'invention représenté sous la forme du microcircuit 61 à la figure 4, au moins une zone active du silicium est réservée pour le dépôt d'une photo diode 59 capable de détecter un rayonnement optique dans une longueur d'onde déterminée 5 comme une longueur d'onde infrarouge, qui est alors connectée, par les moyens connus de réalisation de fonctions électroniques dans les circuits intégrés, à un circuit d'alarme 63 réalisé dans une autre zone de silicium du micro circuit 61. Le circuit d'alarme 63 comporte un comparateur non 10 représenté. Le comparateur comporte une première entrée connectée au potentiel le plus élevé de la photo diode 63 et une seconde entrée connectée à un circuit non représenté, mais qui est constitué de moyens qui permettent que une borne de sortie du comparateur passe de l'état inactif à l'état actif : 15 -- lorsqu'un niveau suffisant d'énergie, par exemple dans une bande du spectre déterminé comme le spectre infrarouge, et/ou -- lorsque le signal détecté par la photo diode 59 répond à un critère de cohérence indiquant qu'il reçoit un flux de données 20 parasites. Le circuit d'alarme 63 est connecté par la borne de sortie du comparateur précité à un circuit 65 déclenchant une action de protection au niveau du microcircuit 61. Particulièrement, le circuit d'action de protection 65 comporte un registre qui peut être 25 lu par des processus logiciels exécutés par le microcircuit et qui est alors déclenché prioritairement pour placer le microcircuit 61 dans un état non accessible électriquement. À la figure 5 on a représenté un autre mode de réalisation d'un moyen de protection selon l'invention. Dans le circuit intégré 30 de l'invention, représenté sous la forme du microcircuit 71 à la figure 5, au moins une zone active du silicium est réservée pour le dépôt d'un circuit réalisant une sonde de courants 73 connectée électriquement avec un bouclier B de protection 2909471 15 conducteur contre les interférences électromagnétiques. Le bouclier B est constitué par un réseau de fil conducteurs qui sont directement déposés par un processus physicochimique sur au moins une face et préférentiellement sur l'ensemble des faces du 5 micro circuit 71 et il constitue un mode particulier de réalisation d'un masque de protection selon l'invention. Constituant une équipotentielle électrique, le bouclier B peut : - ou bien être interrompu localement par une intervention 10 d'un pirate qui place une sonde d'injection de courants pour intervenir dans le fonctionnement du microcircuit 71 ; - - ou bien être surchargé localement par une sonde placée par le pirate. La disposition d'une sonde de courants 73 intégrée dans le 15 circuit 71, est un moyen permettant de détecter des courants supplémentaires correspondant à l'intervention extérieure d'un pirate. La sonde de courants 73 est implémentée par une zone réservée à cet effet sur le microcircuit 71 à l'intérieur du bouclier B, et électriquement connectée par un moyen connu à une autre 20 zone 75 du circuit intégré 71 dans laquelle est intégré un circuit d'alarme. Le circuit d'alarme 75 est doté de moyen permettant de détecter un courant parasite caractéristique d'une intervention d'un pirate. À cette fin, le circuit d'alarme 75 comporte un comparateur dont une première entrée est connectée à la sortie25 de la sonde de courants 73 et dont une seconde entrée est connectée à un moyen pour simuler une valeur ou une fonction d'alarme caractéristiques d'un courant parasite d'intervention de pirate. Lorsqu'une telle valeur de seuil est atteinte, le 30 comparateur du circuit d'alarme 75 passe de l'état inactif à l'état actif et, la sortie du comparateur étant connectée à un circuit 77 pour appliquer des contre mesures électromagnétiques, des contre mesures électromagnétiques sont alors appliquées. 2909471 16 Particulièrement, le circuit 77 pour appliquer des contre mesures électromagnétiques comporte un registre qui peut être lu par des processus logiciels exécutés par le microcircuit et qui est alors déclenché prioritairement pour placer le microcircuit 71 dans un 5 état non accessible électriquement. Dans un autre mode de réalisation de moyens de protection contre les intrusions physiques sur un microcircuit selon l'invention, il est prévu de disposer dans le silicium du microcircuit au moins une sonde de détection de tension dans au 10 moins une zone du circuit intégré. La sonde de détection de tension est connectée par un moyen convenable à un circuit d'alarme qui comporte essentiellement un comparateur ainsi qu'il a été défini dans les deux modes de réalisation précédents. Le comparateur présente une première borne d'entrée connectée à la 15 sortie de la sonde de détection de tension et une seconde borne d'entrée, connectée à un moyen pour générer une fonction électrique de seuil caractéristique d'un signal de tension d'intrusion dans au moins une zone du microcircuit. Lorsque le comparateur détecte une intrusion lorsque la tension appliquée 20 sur sa première borne dépasse la fonction de seuil appliquée à sa seconde borne, une borne de sortie du comparateur change d'état. La borne de sortie du comparateur est alors connectée à un circuit pour appliquer une contre mesure d'intrusion. Particulièrement, le circuit pour appliquer une contre mesure 25 d'intrusion comporte un registre qui peut être lu par des processus logiciels exécutés par le microcircuit et qui est alors déclenché prioritairement pour placer le microcircuit protégé dans un état non accessible électriquement. Dans un autre mode de réalisation de moyen de protection 30 contre des intrusions physiques sur un microcircuit selon l'invention, il est prévu de disposer dans le silicium du microcircuit au moins une sonde de détection de fréquences sur au moins une zone du circuit intégré. La sonde de détection d'un 2909471 17 signal de fréquence d'intrusion est connectée par un moyen convenable à un circuit d'alarme qui comporte essentiellement un comparateur ainsi qu'il été défini ci-dessus. Le comparateur présente une première borne d'entrée connectée à la sortie de la 5 sonde de détection d'un signal de fréquence d'intrusion et une seconde borne d'entrée, connectée à un moyen pour générer une fonction électrique de seuil, caractéristiques d'un signal de fréquence d'intrusion dans au moins une zone du microcircuit. Lorsque le comparateur détecte une intrusion lorsque le signal de 10 fréquence appliqué sur sa première borne départ à sa fonction de seuil appliquée passa secondement, une borne de sortie du comparateur changeait état. La borne de sortie du comparateur est alors connectée à un circuit pour appliquer une contre mesure d'intrusion. Particulièrement, le circuit pour appliquer une contre 15 mesure d'intrusion comporte un registre qui peut être lu par des processus logiciels exécutés par le microcircuit et qui est alors déclenché prioritairement pour placer le microcircuit protégé dans un état non accessible électriquement. À la figure 6, on a représenté un autre mode de réalisation 20 d'un moyen de protection contre des les intrusions logicielles sur un microcircuit selon l'invention. À la figure 6, on a représenté une partie de la zone mémoire comme la zone mémoire 29 dans le processeur 21 selon l'invention dans le mode de réalisation de la figure 2. Particulièrement, la mémoire implémentée dans la 25 zone 29 et qui est représentée dans la zone en tirets 91, est une mémoire de pages, l'adressage d'une zone mémoire étant exécuté par un moyen logiciel qui met en oeuvre un module de gestion d'adresses 85 sur le bus des adresses 81. Un exemple d'une telle mémoire est une mémoire flash. 30 De même, les données échangées entre la mémoire 91 et le processeur de sécurité comme le processeur 27 dans le processeur du mode de réalisation de la figure 2, sont contrôlées par un module de gestion de données 87 connectées au bus de 2909471 18 données 83. Selon l'invention, il est prévu dans la zone mémoire un tampon de page 89 supplémentaire qui est disposé de manière à recevoir un bloc de données contenues dans l'une des pages P#1 , P#2, ... P#N de la zone de mémoire de pages 91. 5 En effet, on s'est aperçu que certaines intrusions logicielles accédaient au contenu de la mémoire 29 ou de tout autre mémoire dans un processeur de sécurité qui n'est pas protégé par un moyen de l'invention, pendant que d'autres processus logiciels s'exécutent en relation avec des données 10 maintenues dans d'autres zones mémoire. Dans de telles intrusions logicielles, on a détecté que au moins une partie de la mémoire pouvait être vidée par une instruction de lecture de page, de sorte que une partie importante du code des données temporairement disposées dans la zone mémoire pouvait ainsi se 15 trouver à disposition d'une intrusion logicielle. Selon l'invention, lorsque le module de gestion d'adresses 85 d'une zone mémoire 91 protégée par le moyen de l'invention détecte que la mémoire est dans un mode de non utilisation, au moins une partie des pages maintenues dans la mémoire de 20 pages 91 est échangée de sorte que au moins une partie déterminée d'une page P#k est échangée avec le contenu d'une page P#j. À cette fin, à des instants prédéterminés pendant une période de non utilisation, le circuit de gestion d'adresses 85 qui est équipé d'un moyen de mélange des pages maintenu dans la 25 zone 91 de mémoire de pages, échange les contenus des deux pages déterminées P#k et P#j. Par exemple, le contenu de la page P#k est transféré dans un tampon de page 89, puis le contenu de la page P#j est transféré dans la page disponible P#k. Enfin dans une troisième étape, le contenu du tampon de page 89 30 est transféré dans la page disponible P#j. Tout schéma d'échange impliquant au moins deux pages de la zone mémoire 91, peut être mis en oeuvre grâce au moyen de l'invention. Inversement, avant de retourner dans un état 2909471 19 d'utilisation, la zone mémoire 91 doit être remise en état et le schéma inverse des champs des pages est alors mis en oeuvre simplement. Dans ce but, la zone mémoire 91 de l'invention coopère 5 avec au moins un circuit d'échange de pages selon un schéma d'échange de pages prédéterminé enregistrées dans une mémoire particulière de schémas d'échange de pages. Le circuit d'échange de pages coopère avec les modules de gestion d'adresses 85 et de gestion de données 87 ainsi qu'avec un tampon de page en 10 cours d'échange 89. A la figure 7, on a représenté un circuit intégré selon un mode particulier de réalisation de l'invention, destiné à servir à la fois : - de désembrouilleur pour un processeur rapide de 15 traitement de TV numérique servant de système hôte contrôlé et - de processeur de sécurité pour autoriser le désembrouillage sur l'exécution d'un processus déterminé de contrôle d'accès. Le circuit intégré représenté à la figure 7 comporte les 20 zones nécessaires à implémentation de la fonction de décembre galerie le cas échéant d'autres processus rapide de traitement de télévision numérique qui n'a pas été représentée spécifiquement au dessin. À l'intérieur du circuit intégré 100 représenté à la figure 7, 25 on a fabriqué en recourant aux techniques connues de fabrication de circuits intégrés, et principalement par diffusion, une pluralité de zones composantes : - - un premier ensemble de zones 103,104, 105, 106 composantes de la zone intégrant un microprocesseur destiné à 30 exécuter le contrôle de l'accès ; et - - un second ensemble de zones 107 et 108 composantes de la zone mémoire associé au microprocesseur de sécurité. 2909471 20 Les deux ensembles de zones composantes 103 -- 108 sont arbitrairement repartis dans le circuit intégré global 100. Cependant, ainsi qu'il a été expliqué plus haut, le concepteur du circuit intégré a appliqué deux règles ou ensemble de règles qui 5 sont : -- le choix de la localisation d'une zone composante dans le circuit intégré 100 est déterminé de manière à cacher le processus ou la partie de processus ou les données échangées dans le processus de sécurité à des agressions extérieures ; et 10 -- le choix de la localisation d'une zone composante dans le circuit intégré 100 est déterminé en fonction des règles traditionnelles de fabrication des circuits intégrés d'une part et des règles de routage des blocs implémentant des processus de traitement de données. 15 On a par ailleurs représenté deux bus respectivement 101 de données et 100 d'adresses ainsi qu'il est connu dans la technique de fabrication de circuits intégrés. Chaque zone composante du processeur de sécurité ou de sa mémoire associé peut être connectée à l'un et/ou à l'autre bus 101, 102. Dans 20 d'autres modes de réalisation, deux zones composantes sont connectées l'une autre par leurs propres chemins de communication. Par ailleurs on a représenté à la figure 7 deux masques de protection 110,111, le premier masque 110 couvrant trois zones 25 composantes 106--108 et des zones appartenant au désembrouilleur associé au système hôte contrôlé dans le circuit intégré 100. Le second masque de protection 111 couvre seulement une zone composante 103 du seul processeur de sécurité ainsi que le cas échéant une partie du désembrouilleur 30 associé au système hôte contrôlé dans le circuit intégré 100. Particulièrement dans le cas du premier masque de protection 110, on remarque qu'il couvre aussi bien des zones composantes 2909471 21 appartenant au processeur de sécurité que des zones composantes appartenant à sa zone mémoire associée. Ainsi qu'on l'a déjà décrit plus haut, le processeur de sécurité implémenté dans le circuit intégré global 100 fonctionne 5 selon des processus multitâches et avec une fréquence d'horloge ou de travail relativement faible, par exemple de l'ordre de 40 MHz. À la différence, le désembrouilleur associé au système hôte contrôlé dans le circuit intégré 100 fonctionne à des fréquences d'horloge bien supérieures. Il en résulte que les données et les 10 adresses échangées sur les bus et autres structures de communication entre zones du circuit intégré 100 peuvent se trouver entrelacées sur lesdites structures de communication. Dans un mode de réalisation, on détermine la fréquence de travail du processeur de sécurité selon un sous multiple 15 déterminé de la fréquence de travail du désembrouilleur du système hôte contrôlé. Il en résulte notamment que les échanges entre diverses zones du circuit intégré global 100 peuvent fonctionner avec un système de trames de communication si on utilise un gestionnaire de trames de communication entre les 20 différentes zones du circuit intégré global 100. Dans un mode de réalisation, non représenté à la figure 7, au moins l'un des masques de protection 110 et/ou 111 est porté à un potentiel déterminé à l'aide d'un générateur de potentiel ainsi qu'il a été décrit plus haut. Le générateur de potentiel peut 25 être activé à l'aide d'un programme enregistré dans l'une des zones mémoire 107, 108 et exécuté par une partie convenable du processeur de sécurité. Le générateur de potentiel est connecté par des moyens connus à un pavé de connexion interne de la couche de masquage qui sert de masque de protection, par 30 exemple la couche 110. REVENDICATIONS 1 - Dispositif semi-conducteur de sécurité, caractérisé en ce que il est intégré dans au moins un circuit intégré, sur un même substrat, implémentant un système hôte de type au moins monotâche, du genre comportant au moins un microprocesseur destiné à exécuter le contrôle de l'accès à un contenu de données accessibles, le microprocesseur destiné à exécuter le contrôle d'accès du système hôte étant implémenté sur le même circuit intégré implémentant un système hôte au moins monotâche et sur lequel sont arbitrairement réparties : - - au moins une première zone (27 ; 103 - 106) pour constituer un processeur de sécurité et préférentiellement une multiplicité de zones pour constituer ensemble un tel processeur et réparties arbitrairement dans le circuit intégré hôte en respectant des contraintes de fabrication de circuits intégrés, et - - et au moins une seconde zone (29 ; 107 û 108), destinée à servir de zone mémoire pour maintenir des données et/ou des programmes pour faire fonctionner ladite première zone de processeur de sécurité et préférentiellement une multiplicité de zones pour constituer ensemble un tel processeur et réparties arbitrairement dans le circuit intégré hôte en respectant des contraintes de fabrication des circuits intégrés. 2 û Dispositif selon la revendication 1, caractérisé en ce que au moins une fréquence de fonctionnement du processeur de sécurité est notablement inférieure à au moins une fréquence de fonctionnement du circuit intégré, et préférentiellement selon un multiple entier. 3 û Dispositif selon la revendication 1, caractérisé en ce que au moins l'une des dites première et/ou seconde zones de silicium est implémentée sous un masque de protection au moins partiel contre les intrusions par un rayon optique, visible ou non, infrarouge ou non, ou par un faisceau de particules. 2909471 23 4 ù Dispositif selon la revendication 1, caractérisé en ce que la seconde zone coopère avec une zone de mémoire, dans laquelle est enregistré le programme d'autorisation d'accès exécuté par ladite première zone. 5 5 ù Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce que les échanges de données, instructions et/ou adresses entre le processeur de sécurité et d'autres zones exploitées lors d'un processus de sécurité sont contrôlés dans le temps au moyen d'un registre de façon à être 10 entrelacées dans des flux correspondant à d'autres processus, plus rapides notamment, exécutés par le reste du circuit intégré de façon à rendre plus difficile leur identification. 6 ù Dispositif selon la revendication 1, caractérisé en ce que le processeur de sécurité implémenté dans la première zone 15 (27), ou sa pluralité de zones réparties (103 ù 106), et la seconde zone (29), ou sa pluralité de zones composantes (107 ù 108) est un processeur obéissant aux règles de fonctionnement de type multitâches. 7 ù Dispositif selon la revendication 3 ou selon les 20 revendications 3 et 5, caractérisé en ce que les masques de protection (110, 111) sont établies sur au moins une zone composante (103 ; 106 ù 108). 8 ù Dispositif selon la revendication 7, caractérisé en ce que le masque de protection (110, 111) est établi aussi sur au 25 moins une zone du système contrôlé hôte. 9 - Dispositif selon l'une quelconque des revendications 7 ou 8, caractérisé en ce que le masque de protection est porté à un potentiel déterminé. 10 ù Dispositif selon la revendication 9, caractérisé en ce 30 que le masque de protection est établi à l'intérieur du circuit intégré (100). 2909471 24 11 ù Dispositif selon l'une quelconque des revendications 7 à 9, caractérisé en ce que le masque de protection est établi sur l'ensemble de la périphérie du circuit intégré (100). 12 ù Dispositif selon l'une des revendications précédentes, 5 caractérisé en ce que la zone mémoire (29) comporte au moins une zone composante réalisant une mémoire à adressage par blocs comme une mémoire FLASH. 13 ù Dispositif selon la revendication 12, caractérisé en ce que au moins une zone composante de mémoire de pages 10 coopère avec un module de gestion de données (87) qui applique au moins un traitement déterminé des données d'au moins un bloc (89). 14 ù Dispositif selon la revendication 13, caractérisé en ce que le module de gestion de données (87) est configuré de 15 manière à échanger les données entre au moins deux blocs de ladite zone mémoire. 15 ù Dispositif selon l'une quelconque des revendications 13 ou 14, caractérisé en ce que le module de gestion de données (87) comporte un moyen pour détecter une période de non 20 utilisation pour initier un traitement déterminé des données d'au moins un bloc (89). 16 ù Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce que au moins l'une des dites zones composantes est réservée pour le dépôt d'un détecteur de 25 rayonnement optique (59) caractéristique d'une agression. 17 ù Dispositif selon l'une quelconque des revendications précédentes, caractérisé en que au moins l'une des dites zones composantes est réservée pour le dépôt d'un détecteur de courants (73). 30 18 ù Dispositif selon l'une quelconque des revendications 16 ou 17, caractérisé en ce qu'il comporte aussi un circuit d'alarme (63 ; 75) connecté le cas échéant à un circuit d'action 2909471 25 (65 ; 77) déclenchant une action de protection ou pour appliquer des contre-mesures électromagnétiques. 19 - Application à un système d'accès à un réseau de diffusion multimédias dont le processeur de sécurité est intégré 5 dans une zone de silicium réservé dans un dispositif semi-conducteur de sécurité selon l'une des revendications précédentes.