Brevet FR2908947A1 — publié le 20080523

UNITE D'ACQUISITION DE PHASE ASYNCHRONE AVEC TRAMAGE La présente invention concerne le domaine de boucles à verrouillage de phase, et en particulier les boucles à verrouillage de phase numériques. Dans la conception des boucles à verrouillage de phase (PLL pour phase locked loops ), une question centrale est le détecteur de phase puisqu'il a un certain nombre de facteurs qui limitent la performance de la PLL. Dans les PLL numériques, les limitations principales deviennent plus critiques lorsque le domaine de temps est quantifié. Une PLL analogique classique est typiquement construite comme le montre la figure 1. Un détecteur de phase 22 est utilisé pour déterminer la différence entre deux signaux de phase, l'un étant le signal de réaction. La sortie du détecteur de phase est fournie à la section de filtre 14, qui peut par exemple être du type P (proportionnel) uniquement, mais sera typiquement de type PI (proportionnel intégral), donnant ce que l'on appelle une PLL de type II. Le filtre alimente un oscillateur commandé 1(qui sur la figure 1 est un oscillateur commandé en tension ou courant). La fréquence générée est divisée et renvoyée à l'entrée. L'analyse d'une telle boucle à verrouillage de phase ou PLL est typiquement effectuée en utilisant la formule de Black, pour analyser la largeur de bande de la boucle fermée, le taux de dépassement, la compensation et similaires. Les PLL analogiques ont quelques limitations pour lesquelles les PLL numériques ont une performance bien meilleure. Cela résulte de la nature différente des PLL numériques, c'est-à-dire les PLL où le signal de phase est échantillonné puis utilisé pour 2908947 2 commander finalement un oscillateur commandé numérique ou DCO (pour Digitally Controlled Oscillator). Les avantages des PLL numériques sont : a) une rémanence simple et précise. S'il n'y a pas 5 de référence, une PLL numérique peut utiliser son réglage de DCO actuel ou un certain réglage de DCO historique pour soutenir la même fréquence de sortie. Une PLL numérique reposera typiquement sur la stabilité de son signal d'horloge pour 10 parvenir à cela, qui proviendra principalement d'un oscillateur à cristal. Les PLL analogiques ont typiquement beaucoup moins d'éléments stables dans leur structure sur lesquels elles peuvent reposer. 15 b) Une PLL numérique n'aura aucune difficulté à fournir des largeurs de bande extrêmes comme 10 MHz, ce qui est très difficile pour les PLL analogiques. A nouveau, une PLL numérique repose sur la stabilité de son horloge. 20 c) Une PLL sera capable de manipuler des fréquences d'entrée extrêmement basses comme 1 Hz. Une PLL analogique introduira beaucoup de bruit du détecteur de phase, de la pompe de charge et similaires, car tout le bruit des éléments 25 analogiques se rabattra sur une petite bande de fréquence. Une PLL numérique typique ressemble beaucoup à une PLL analogique, comme le montre la figure 2. Si l'on accepte qu'un traitement numérique puisse être 30 conçu de telle sorte que des erreurs, telles que des erreurs d'arrondissement et de coupure, puissent toujours être limitées à des niveaux suffisamment bas, les sources d'erreurs restantes suivantes existent . 35 a) Bien que non directement visible, l'horloge du système (stabilité, bruit) fera partie des termes d'erreur restants. 2908947 3 b) L'échantillonnage d'entrée limite la précision. c) La synthèse de fréquence de sortie limite la précision en étant à la fois dans la boucle de 5 réaction et en contribution directe de la sortie. Divers circuits de l'art antérieur sont décrits dans les brevets US n S 5 602 884 ; 7 006 590 et 5 905 388. 10 Selon la présente invention, il est proposé une boucle à verrouillage de phase numérique comprenant une unité d'acquisition de phase recevant un signal d'entrée échantillonné au niveau d'une première entrée ; un détecteur de phase numérique recevant au 15 niveau d'une première entrée une sortie de l'unité d'acquisition de phase ; un oscillateur commandé numérique produisant un signal de sortie numérique ; et une chaîne de réaction couplant le signal de sortie numérique de l'oscillateur commandé numérique 20 à une seconde entrée du détecteur de phase numérique dans le domaine numérique. Différents types de types de détection d'horloge pour une acquisition simple peuvent être employés : asynchrone, synchrone et sous-synchrone (petit 25 écart). Dans un aspect, l'invention propose un nouveau procédé asynchrone d'échantillonnage de tout signal d'entrée afin de parvenir à une meilleure performance en quantification de temps. Par suite, le fait d'être capable de partager l'horloge nécessaire 30 entre de nombreux quantificateurs, réduisant ainsi la puissance lorsque de nombreux signaux de référence sont échantillonnés, représente un avantage supplémentaire. 35 On décrira à présent l'invention plus en détail, à titre d'exemple uniquement, en référence aux dessins qui l'accompagnent, dans lesquels : 2908947 4 - la figure 1, est un schéma de principe d'une PLL analogique de l'art antérieur ; - la figure 2, est un schéma de principe d'une PLL numérique ; 5 - la figure 3, est un schéma de principe d'une PLL numérique avec acquisition de phase de toute la boucle numérique ; - la figure 4, est un schéma de principe d'une PLL avec détection asynchrone et commande de 10 phase/fréquence ; la figure 5, montre les niveaux de quantification de manière graphique ; la figure 6, montre les niveaux de quantification avec des gammes de bruit de 15 quantification ; la figure 7, montre les niveaux de quantification et la reconstruction d'un certain nombre de lignes de phase correctes ; - la figure 8, montre la fréquence générale 20 d'entrée quantifiée ; - la figure 9, est un diagramme montrant un tramage structurel sous la forme d'une détection à deux tonalités ; - la figure 10, est un diagramme montrant un 25 tramage structurel sous la forme d'une détection à deux tonalités, la fréquence d'entrée n'étant pas synchrone ; et - la figure 11, est un diagramme montrant un tramage pseudo-aléatoire. 30 En se référant à la figure 2, celle-ci montre une PLL numérique avec un détecteur de phase numérique 14 fournissant un signal de commande au DCO 16 via un filtre à boucle 14. La sortie physique de la PLL est 35 fournie par le synthétiseur de fréquence 10. La sortie du synthétiseur de fréquence est envoyée à travers le diviseur 18 à l'unité de différenciation 2908947 5 12, qui produit l'entrée du détecteur de phase avec des entrées positives et négatives. L'horloge de réaction est en fait un dérivé proche de la sortie du DCO, spécialement si le DCO 5 est étendu pour couvrir de plus basses fréquences. L'application de cette observation est que l'échantillonnage du signal de réaction ne donne en fait pas d'informations supplémentaires, mais peut au mieux ajouter du bruit. En d'autres termes, il n'y a 10 pas d'informations dans le signal de réaction qui n'étaient déjà présentes dans les signaux de sortie du DCO. Cela signifie que la boucle peut être changée en une section d'entrée simple (à deux ports) et une boucle numérique comme le montre la figure 3. 15 L'application du DCO par synthèse de fréquence à travers le diviseur de réaction a été éliminée sans changer réellement la nature de la boucle. L'utilisation d'une boucle numérique a de nombreux avantages, tels qu'une vérification plus simple, un 20 changement de caractéristique du filtre en changeant les paramètres mathématiques de la boucle numérique. Dans le même temps, il faudrait comprendre qu'une détection asynchrone avec tramage, encore appelé selon l'expression anglo-saxonne "dithering", ne 25 dépend pas de l'utilisation de l'élimination du diviseur de réaction, mais sert à clarifier qu'en fait la performance de la boucle est principalement limitée par le processus d'échantillonnage du signal d'entrée, tandis que le signal de réaction n'est pas 30 réellement limité en précision. L'horloge pilotant la bascule bistable d'échantillonnage doit avoir une performance assez bonne. Tout bruit sur l'horloge d'échantillonnage peut être vu comme le même bruit (bien que de signe 35 opposé) sur l'entrée avec une horloge dépourvue de bruit, et soit ainsi sujet au transfert de la boucle numérique. S'il y a trop de bruit sur l'horloge 2908947 6 d'échantillonnage, le bruit sur l'entrée peut être fourni par le transfert de l'entrée à la sortie à un niveau tel que les exigences de sortie en termes de scintillement ne sont plus satisfaites. Dans des 5 mises en oeuvre réelles, cela implique que la qualité de l'horloge d'échantillonnage nécessite d'être au moins assez bonne et, pour des largeurs de bande larges de la PLL, contribue en grande partie au budget total lié au scintillement de sortie. La 10 qualité de cette horloge est élevée et elle est donc coûteuse en termes de puissance et de superficie. L'aspect puissance peut être important pour des questions de performance supplémentaire : lorsque tous les signaux sont traités sur un seul substrat 15 d'une puce, chaque bit de consommation de puissance se traduira sur la performance du bruit final. Il est ainsi très attractif d'avoir aussi peu de signal d'horloge d'échantillon que possible. En termes génériques, la performance d'une 20 horloge d'échantillonnage peut être et devra être exprimée en termes de bruit de quantification. Toute horloge aura une meilleure performance aiguë qui est directement liée à la fréquence absolue : plus l'horloge d'échantillonnage est élevée, plus l'erreur 25 d'échantillonnage est petite. A titre d'exemple, une horloge de 1 GHz déduira-t-elle un bruit de quantification de 1 ns pic à pic ? Il s'agit de la précision aiguë. Une amélioration de précision n'est possible qu'en consultant la relation du signal 30 échantillonné et de l'horloge d'échantillonnage sur de plus longues périodes. Il s'agit d'un point commun entre tous les procédés d'échantillonnage possibles. Dans diverses mises en oeuvre antérieures de la boucle à verrouillage de phase numérique, on a 35 utilisé une détection synchrone, une détection asynchrone et une détection sous-synchrone. Les divers procédés de détection ont des réglages 2908947 7 d'horloge légèrement différents : a) la détection synchrone choisit l'horloge d'échantillonnage pour tracer le signal d'entrée comme un entier multiple de celui-ci. 5 Ehorloge_échantillon = N*fentrée. L'erreur de phase aiguë peut être quelconque entre 0 et 1 du cycle d'horloge d'échantillon, et sera forcée à un courant continu, en raison du suivi. Cela est non souhaitable du fait que le détecteur 10 de phase aura tout d'abord 0 comme sortie possible, auquel cas la sortie dérivera (à de très faibles vitesses) par rapport à la sortie avec un comportement pic à pic de ce 1 cycle d'horloge d'échantillonnage. Dans un détecteur 15 de phase adapté, cela peut être changé pour ne pas permettre la position 0 et utiliser, par exemple -1/2 et +1/2 au lieu de 0 et 1 cycle d'horloge d'échantillonnage. Cela mènera toutefois à un comportement de pompage 20 (cycle limite) autour des niveaux de quantification. b) La détection sous-synchrone choisit l'horloge d'échantillonnage sur la même fréquence que la détection synchrone, mais ajoute un petit 25 écart, par exemple de 1 kHz. Cela implique que le bruit de quantification d'entrée parvienne à un comportement de type dents de scie, avec une taille du cycle d'horloge d'échantillonnage (pic à pic) et une vitesse 30 de répétition (dans cet exemple) de 1 kHz. Cette erreur peut être filtrée en utilisant une DPLL de faible largeur de bande. c) La détection asynchrone ne place aucune relation particulière entre l'entrée et 35 l'horloge d'échantillonnage. En termes généraux, il s'agit de la plus simple à mettre en oeuvre. Elle crée une incertitude 2908947 8 d'erreur de quantification d'entrée dans le domaine de temps et le spectre et ultérieurement est impossible à filtrer de façon fiable. 5 L'avantage principal des circuits de détection synchrone est que la performance est commandée relativement facilement, mais au prix de relations fixes entre le signal échantillonné et l'horloge d'échantillonnage. Cela induit que lorsqu'une horloge 10 d'échantillonnage fonctionne très précisément pour une entrée, elle peut être extrêmement imprécise pour le signal suivant. Cela implique qu'un circuit avec de multiples entrées numériques qui nécessitent toutes un échantillonnage précis, requiert une 15 horloge d'échantillonnage séparée pour chaque signal d'entrée. Il s'agit une opération coûteuse : les horloges d'échantillonnage doivent toujours avoir une bonne qualité, mais il en existe à présent de multiples. Ainsi, la puissance augmente, la 20 performance du système baisse vraisemblablement. L'avantage principal de la détection asynchrone est que la détection est, dans un sens général mauvaise de façon égale pour toutes les entrées et ne souffre pas de l'inconvénient de partager la 25 même horloge sur de multiples signaux d'entrée. Cela réduit les exigences supplémentaires en termes de puissance d'avoir plus qu'une horloge d'échantillonnage générée, et cela est ainsi vraiment crucial pour la performance d'autres aspects de la 30 conception. Toutefois, la détection asynchrone présente le désavantage que la précision aiguë est encore limitée à un seul cycle de l'horloge d'échantillonnage, et qu'il n'est pas simple d'indiquer quoi que ce soit sur le bruit de 35 quantification à plus long terme. A une vitesse de détection vraiment élevée de 1 GHz, cela impliquerait une imprécision de 1 ns pic à pic, qui pour quelques 2908947 9 applications, n'est simplement pas assez bon. Dans un système de décalage de temps synchrone, il est relativement simple d'améliorer le bruit de quantification à des niveaux acceptables, mais aux 5 dépens d'une puissance et d'une superficie supplémentaires et d'une performance globale plus mauvaise. Ensuite, l'utilisation d'une détection synchrone est une forme de réaction qui influence un peu plus encore la complexité des choses. Elle est 10 très attractive pour être capable d'utiliser un blocage d'acquisition de phase asynchrone avec une performance décente, comme cela permet d'éviter un signal de réaction physique (coûteux et complexe), que ce soit une horloge d'échantillonnage ou une 15 réaction réelle, tout en donnant une performance suffisamment bonne. Cela a été atteint en dotant le mode de réalisation de la figure 3 d'un moyen de commande sur l'horloge d'échantillonnage. Cela peut ressembler au mode de réalisation montré sur la 20 figure 4. Sur la figure 4, l'horloge d'échantillonnage est produite par un synthétiseur de fréquence 44, recevant une entrée du DCO 42 commandée à son tour par l'unité de commande de phase/fréquence 40. 25 La commande donnée est dans le domaine de fréquence et de phase de l'horloge d'échantillonnage. Des mises en oeuvre réelles peuvent n'utiliser que l'un des deux côtés de commande, seulement si la phase est l'intégrale de la fréquence. 30 Le type de commande donné sur l'horloge d'échantillonnage peut adopter de nombreuses formes. Afin de clarifier les différents types, on introduit un procédé graphique pour montrer le bruit de quantification sur une figure. Sur la figure 5, les 35 niveaux de quantification sont introduits en tant qu'axe vertical bien qu'ils soient effectivement également dans le domaine du temps. Les fronts du 2908947 10 signal d'entrée sont indiqués avec les points 51 sur la figure. Ce diagramme d'échantillonnage particulier montre une erreur de quantification à courant continu (qui est un cas spécial). Il y a également bien 5 entendu un certain nombre de cycles d'horloge d'échantillonnage réels entre des bords d'entrée individuels, mais ce nombre est traité comme un facteur commun qui est retiré de l'équation, car ce nombre ne porte pas les informations dans l'erreur de 10 quantification. Sur la figure 6, la gamme des instants de fronts corrects possibles est ajoutée sous forme de petites lignes verticales 61 pour chaque front du signal d'entrée. 15 Sur la figure 7, un certain nombre de lignes droites 71 possibles qui sont toutes en accord avec les fronts détectés après quantification sont tracées. Les erreurs de quantification peuvent à présent 20 toujours être définies comme " cycle d'échantillonnage ou niveau de quantification. Qui plus est, entre deux bords de référence, le changement maximal de niveau de quantification peut toujours être tracé dans la gamme de " niveau de 25 quantification. En fait, s'il y avait, par exemple, 0,6 niveau de quantification de bord à bord, on pourrait le retracer comme -0,4 niveau de quantification, avec un incrément de 1 sur le nombre commun de cycles d'horloge d'échantillonnage entre 30 les bords d'entrée. Si la mutualité entre l'entrée et l'horloge d'échantillonnage est observée, cela peut aider à la compréhension : l'horloge d'échantillonnage échantillonne l'entrée, mais en fait l'entrée 35 échantillonne également l'horloge d'échantillonnage : seule l'une de nombreuses horloges d'échantillonnage est prélevée pour 2908947 11 donner des informations. Cela peut à nouveau être lié à l'erreur de quantification entre " cycle d'horloge d'échantillonnage. La plupart des situations d'échantillonnage ne 5 ressembleront pas à celles de la figure 5, mais en fait plus à celles de la figure 8, avec un petit écart fractionnaire entre la fréquence d'entrée et la fréquence d'échantillonnage. Cette figure montre plus clairement l'effet des erreurs de quantification : 10 les endroits où les niveaux de quantification sont coupés par le signal d'entrée donnent des informations supplémentaires, mais la fréquence de ces informations dépend du petit écart de fréquence (a priori inconnu). 15 A présent, nous devons établir des procédés appropriés pour atteindre un bruit de quantification plus petit, c'est-à-dire établir les lignes de phase effectives avec plus de précision que tracées sur la figure 7. Il y a de nombreux points communs avec la 20 conversion AD normale, et l'on suit les procédés suivants pour donner de bons résultats : tramage structurel et tramage pseudo-aléatoire ou bruyant. Les deux procédés ont pour objectif d'avoir la ligne de phase d'entrée transversale sur les lignes 25 de quantification, du fait que cela donne des informations de phase que nous recherchons. Une première manière pour obtenir ces points transversaux consiste à changer les lignes de quantification de lignes horizontales droites en 30 lignes inclinées, résolvant ainsi le problème principal pour les erreurs de quantification à courant continu. Cela est montré sur la figure 9. La fréquence détectée sur la figure 9 est à présent synchrone avec l'horloge d'échantillonnage, et il est 35 important de comprendre également ce qui se passe si cette fréquence n'est pas étroitement liée à l'horloge, une situation qui est montrée sur la 2908947 12 figure 10. Sur la figure 10, le tramage donne plus de points là où les lignes de quantification sont traversées, et en fait, on peut lire que les lignes qui peuvent 5 être tracées ont un maximum d'erreur de phase qui est de seulement 25 % du cycle de l'horloge d'échantillonnage, si bien que l'amélioration est un facteur de 4. On ne peut pas garantir que les deux tonalités donnent des informations supplémentaires, 10 ce qui explique que les 8 bords d'entrée ne donnent pas une amélioration avec un facteur de 8, mais de la moitié de cette valeur. La forme de tramage est un écart de phase triangulaire, qui est le même que celui utilisant deux fréquences de détection à tour 15 de rôle (en conséquence une détection à deux tonalités). La récupération effective de la ligne de phase correcte est à présent possible, comme montré, et la récupération effective d'une ligne de phase est 20 correcte, mais non nécessairement une opération robuste avec ce procédé. La robustesse requiert typiquement moins de cohérence entre la fréquence d'entrée et l'horloge d'échantillonnage, qui peut être assistée en ajoutant plus d'un signal de 25 tramage, ainsi une superposition de plusieurs tonalités. A titre d'exemple, on peut utiliser un mélange d'un triangle de haute fréquence et de basse fréquence ou deux triangles avec une petite différence de fréquence (donnant un battement), et 30 cetera. Dans la mesure où l'on utilise de nombreuses fréquences, cela deviendra identique à un signal bruyant, qui est la seconde classe de tramage : bruit ou bruit pseudo-aléatoire. Ici, le gros avantage est que leur robustesse n'est jamais une préoccupation : 35 un simple calcul de moyenne suffit. Le tramage pseudo-aléatoire a quelques avantages majeurs . 2908947 13 a) La commande sur le tramage signifie que le bruit n'a pas besoin d'entrer dans la boucle : il s'agit d'une quantité connue et commandée de sorte qu'il n'y a pas de traversée du bruit pseudo-aléatoire si on ne le souhaite pas. b) L'amélioration de l'acquisition de ligne de phase peut être atteinte par un simple moyen de calcul de moyenne, qui est une fonction simple à mettre en oeuvre, en matériel comme en logiciel. c) Le signal trame pseudo-aléatoire introduira un peu moins de problèmes avec tirage de phase dans une solution intégrée qu'un signal d'horloge permanent. La plus grosse limitation sur l'amélioration de performance du tramage pseudo-aléatoire est qu'il se comporte uniquement avec une racine carrée, pas de façon linéaire. Mais pour une utilisation réelle des 20 PLL numériques, cela est suffisant. 5 10 15 REVENDICATIONS 1. Boucle à verrouillage de phase numérique comprenant . - une unité d'acquisition de phase 22 recevant un signal d'entrée échantillonné au niveau d'une 5 première entrée ; - un détecteur de phase numérique 14 recevant au niveau d'une première entrée une sortie de l'unité d'acquisition de phase ; - un oscillateur commandé numérique 16 produisant 10 un signal de sortie numérique ; et - une chaîne de réaction couplant le signal de sortie numérique de l'oscillateur commandé numérique à une seconde entrée du détecteur de phase numérique 14 dans le domaine numérique. 15 2. Boucle à verrouillage de phase numérique selon la revendication 1, comprenant en outre un synthétiseur de fréquence 10 destiné à générer un signal de fréquence physique à partir de la sortie de 20 l'oscillateur commandé numérique 16. 3. Boucle à verrouillage de phase numérique selon la revendication 1 ou 2, comprenant en outre une unité d'échantillonnage 12 couplée à une entrée de l'unité 25 d'acquisition de phase. 4. Boucle à verrouillage de phase numérique selon la revendication 3, dans laquelle l'unité d'échantillonnage est cadencée par un signal 30 d'horloge asynchrone. 5. Boucle à verrouillage de phase numérique selon la revendication 4, comprenant en outre un second oscillateur commandé numérique 42 connecté à un 35 second synthétiseur de fréquence 44 pour générer 2908947 ledit signal d'horloge. 6. Boucle à verrouillage de phase numérique selon la revendication 5, comprenant en outre une unité de commande de phase/fréquence 40 destinée à commander ledit second oscillateur commandé numérique 42. 7. Boucle à verrouillage de phase numérique selon la revendication 6, dans laquelle l'unité de commande de 10 phase/fréquence trame le signal d'horloge. 8. Boucle à verrouillage de phase numérique comprenant . une unité d'échantillonnage 12 asynchrone 15 destinée à échantillonner un signal d'entrée ; une unité d'acquisition de phase 22 recevant le signal d'entrée échantillonné ; un oscillateur commandé numérique 16 produisant une sortie numérique ; et 20 - une boucle de commande pour l'oscillateur commandé numérique. 9. Boucle à verrouillage de phase numérique selon la revendication 8, dans laquelle un signal d'horloge 25 tramé est appliqué à l'unité d'échantillonnage asynchrone. 10. Boucle à verrouillage de phase numérique selon la revendication 9, comprenant en outre une chaîne de 30 réaction couplant la sortie numérique de l'oscillateur commandé numérique 16 à une seconde entrée de l'unité d'acquisition de phase dans le domaine numérique. 15