Brevet FR2904495A1 — publié le 20080201

SYSTEMES, PROCEDES ET APPAREILS POUR UNE TECHNIQUE DE GENERATION D'UN LONG RETARD POUR LA DETECTION SPECTRALE D'UNE RADIO COGNITIVE Demande connexe [0001] Cette demande revendique la priorité du document US n 0/820 751 de série américain provisoire, intitulé Systems, Methods, and Apparatuses for a Long Delay Generation Technique for Spectrum-Sensing of Cognitive Radios, déposé le 28 juillet 2006, dont la description est incluse dans les présentes dans sa totalité à titre de référence. Domaine de l'invention [0002] La présente invention concerne de manière générale la détection spectrale pour les radios cognitives et en particulier la détection spectrale en utilisant une technique de génération d'un retard long pour l'autocorrélation analogique (AAC). Contexte de l'invention [0003] La demande toujours croissante des communications sans fil pèse sur les ressources de spectre sans fil de plus en plus sollicitées. Récemment, la technologie de la radio cognitive (CR) a été proposée en vue d'accroître l'efficacité de l'exploitation du spectre en fournissant une gestion dynamique des ressources en spectre. En réalité, cette gestion des ressources est susceptible de permettre aux utilisateurs d'utiliser des parties des ressources de spectre autorisées qui ne sont pas pleinement 2904495 2 exploitées par leurs utilisateurs principaux pendant des périodes données et dans des lieux donnés. Ainsi, avec l'introduction de la gestion dynamique des ressources de spectre, le système CR est susceptible de 5 permettre l'utilisation des segments de spectre inoccupés tout en garantissant le maintien de leurs droits aux utilisateurs principaux. [0004] Afin d'allouer des ressources de spectre non utilisées, les systèmes CR doivent comprendre une 10 technique de détection spectrale pour identifier de façon exacte et rapide le statut d'utilisation du spectre dans une large gamme de fréquences dans la couverture des différents standards de communication. De plus, les techniques de détection spectrale sont de 15 préférence de faibles consommatrices d'énergie et sont faciles à mettre en oeuvre. [0005] De manière générale, on peut classer les premières techniques de détection spectrale en deux groupes ù (1) la détection d'énergie et (2) la 20 détection de fonction. Toutefois, l'utilisation de ces deux techniques de détection spectrale n'est pas idéale dans un système CR. En fait, les techniques de détection spectrale par l'énergie requièrent une sélection soigneuse d'un ou plusieurs niveaux seuil et 25 elles sont parfois vulnérables au bruit de même qu'à l'équivalent bruit causé par les signaux modulés numériques de la bande large. De manière similaire, les techniques de détection spectrale par fonction requièrent des temps de traitements très longs, une quantité excessive de matériel numérique et sont de grosses consommatrices d'énergie. 2904495 3 Bref résumé de l'invention [0006] Selon un mode de réalisation de l'invention à titre d'exemple, il est prévu un procédé 5 d'autocorrélation numérique. Le procédé peut comprendre la fourniture d'un signal d'entrée courant analogique, la fourniture d'un signal retardé analogique où le signal retardé analogique est à la traîne à hauteur d'une durée de retard prédéterminée par rapport au 10 signal d'entrée courant analogique, la corrélation du signal d'entrée courant analogique avec le signal retardé analogique pour générer des données de corrélation et la détection d'un type de signal basé sur la correspondance des données de corrélation à une 15 signature du type de signal où la signature est associée avec la durée de retard prédéterminée. [0007] Selon un autre mode de réalisation de l'invention, il est prévu un système d'autocorrélation analogique. Le système peut comprendre un signal 20 d'entrée courant analogique ainsi qu'un générateur de retard qui fournit un signal retardé analogique où le signal retardé analogique est à la traîne du signal d'entrée courant analogique à hauteur d'une durée de retard prédéterminée. Le système peut également 25 comprendre un multiplicateur qui multiplie le signal retardé analogique par le signal d'entrée courant analogique de manière à générer une sortie de produit de la multiplication, un intégrateur qui intègre la sortie de produit de la multiplication pour générer des 30 données de corrélation ainsi qu'un module de commande d'accès au support physique (Medium Access Control, 2904495 4 MAC) qui détecte un type de signal sur la base de la correspondance des données de corrélation à une signature du type de signal, où la signature est associée avec la durée de retard prédéterminée. 5 [0008] Selon encore un autre mode de réalisation, il est prévu un système d'autocorrélation analogique. Le système peut comprendre un moyen pour fournir un signal d'entrée courant analogique et un moyen pour fournir un signal retardé analogique où le signal 10 retardé analogique est à la traîne à hauteur d'une durée de retard prédéterminée par rapport au signal d'entrée courant analogique. Le système peut également comprendre un moyen pour corréler le signal d'entrée courant analogique avec le signal retardé analogique 15 pour générer des données de corrélation ainsi qu'un moyen pour détecter un type de signal sur la base de la correspondance des données de corrélation à une signature du type de signal, où la signature est associée avec la durée de retard. 20 Brève description des nombreuses vues du (des) dessin(s) [0009] Ayant maintenant décrit l'invention dans des termes généraux, nous faisons référence aux dessins annexés, lesquels ne sont pas systématiquement mis à 25 l'échelle et sur lesquels : [0010] La figure 1 illustre un environnement de fonctionnement pour mettre en oeuvre une autocorrélation analogique (AAC) afin de déterminer une réception de signal cohérent, selon un mode de réalisation servant 30 d'exemple de l'invention. [0011] La figure 2 illustre un générateur de 2904495 5 retard long mis en oeuvre avec un étage de registres à décalage, selon un mode de réalisation servant d'exemple de l'invention. [0012] La figure 3 illustre a générateur de délai 5 long mis en oeuvre avec des cellules de mémoire à accès aléatoire (Random-Access-Memory, RAM), selon un mode de réalisation servant d'exemple de l'invention. [0013] La figure 4 illustre une méthode servant d'exemple pour la détection spectrale en utilisant 10 l'autocorrélation analogique (AAC), selon un mode de réalisation servant d'exemple de l'invention. [0014] La figure 5 illustre une structure de trame servant d'exemple d'un signal d'un standard WLAN 802.11a, selon un mode de réalisation de 15 l'invention. [0015] Les figures 6A et 6B illustrent l'autocorrélation analogique associée avec la détection d'un signal conforme WLAN 802.11a, selon un mode de réalisation servant d'exemple de l'invention. 20 [0016] Les figures 7 à 9 illustrent des simulations de l'autocorrélation analogique avec différents retards, selon un mode de réalisation servant d'exemple de l'invention. 25 Description détaillée de l'invention [0017] Nous allons maintenant décrire la présente invention de façon plus détaillée en référence aux dessins annexés, sur lesquels sont montrés certains modes de réalisation de l'invention, tous les modes de 30 réalisation n'y étant toutefois pas montrés. En réalité, ces inventions peuvent être concrétisées dans 2904495 6 plusieurs formes différentes et le lecteur ne devra pas interpréter qu'elles sont limitées aux modes de réalisation tels qu'exposés dans les présentes ; ces modes de réalisation sont en fait fournis afin que la 5 présente description réponde aux exigences légales applicables. Des numéros de symbole similaires font référence à des éléments similaires partout. [0018] Des modes de réalisation de l'invention servant d'exemples peuvent prévoir une technique 10 d'autocorrélation analogique (AAC) pour détecter ou déterminer si un ou plusieurs spectres sont occupés au moment courant. Selon un mode de réalisation servant d'exemple de l'invention, la technique AAC peut impliquer la comparaison d'un signal reçu par rapport à 15 un signal retardé afin de déterminer des données de corrélation. Les données de corrélation peuvent ensuite être utilisées par la technique AAC pour déterminer si un signal cohérent a été détecté. Si un signal cohérent a été détecté, la technique AAC peut alors déterminer 20 que le spectre associé au signal reçu soit occupé au moment courant. Le lecteur appréciera qu'une ou plusieurs parties de la technique AAC puissent être mises en application dans le domaine analogique afin de permettre un fonctionnement moins consommateur 25 d'énergie et des calculs en temps réel. [0019] Comme mentionné en début, la technique AAC peut s'appuyer sur la mise en retard d'un ou de plusieurs signaux reçus conformément à une fonction de retardement. Avec la mise en oeuvre de la fonction de 30 retardement pour son utilisation dans le cadre de la technique AAC, des modes de réalisation servant 2904495 7 d'exemple de l'invention peuvent prévoir un générateur de délai long. Le générateur de délai long conformément aux modes de réalisation servant d'exemple de l'invention peut fournir un ou plusieurs retards dans 5 le domaine numérique sans qu'il n'y ait de perte affectant la capacité d'autocorrélation du signal. De manière générale, le générateur de délai long peut comprendre un ou plusieurs convertisseurs analogiques-numériques (ADC), des éléments de mémoire ainsi que des 10 convertisseurs numériques-analogiques (DAC). L'élément de mémoire peut être mis en oeuvre avec un étage de registres à décalage ou avec des cellules de mémoire à accès aléatoire (RAM). [0020] Le générateur de délai long conformément à 15 un mode de réalisation de l'invention peut fournir le retard dans le domaine numérique. L'ajout d'un retard aux signaux reçus dans le domaine numérique ne provoque pas d'impact dû à la longueur du retard sur la qualité de signal du signal retardé. En fait, qu'il s'agisse 20 d'un retard d'une durée courte ou longue, le seul impact sur la qualité du signal retardé est généralement dû uniquement à sa conversion du domaine analogique dans le domaine numérique et à sa reconversion du domaine numérique dans le domaine 25 analogique. Par conséquent, le retard fourni par le générateur de délai long peut être choisi sans qu'une corruption n'affecte l'intégrité du signal reçu. Selon un mode de réalisation servant d'exemple de l'invention, le plus petit niveau de retard pouvant 30 être appliqué peut être déterminé par la vitesse de l'horloge de l'élément de mémoire tandis que le plus 2904495 8 grand niveau de retard pouvant être appliqué peut être déterminé par la taille de l'élément de mémoire. [0021] La figure 1 illustre des composants d'un système AAC 100 qui comprend une antenne 102, un 5 syntoniseur 104 ainsi qu'un générateur de délai long 106, un multiplicateur 108, un intégrateur 110, un amplificateur 112, un convertisseur analogique-numérique (ADC) 114 et un module de commande d'accès au support physique (MAC) 116. 10 [0022] Nous allons maintenant décrire le fonctionnement du système AAC 100 conjointement avec les figures 1 et 2. A l'étape 202, un signal d'entrée courant x(t) peut être obtenu en provenance de l'antenne 102 et du syntoniseur 104. De façon tout à 15 fait particulière, des signaux radio fréquence (RF) peuvent être reçus en premier par l'antenne 102. L'antenne 102 peut être une antenne large bande, omnidirectionnelle pouvant fonctionner dans une large gamme de fréquences, éventuellement allant de plusieurs 20 mégahertz, (MHz) à plusieurs gigahertz (GHz), selon un mode de réalisation servant d'exemple de l'invention. Les signaux RF reçus par l'antenne 102 peuvent être fournis au syntoniseur 104, qui traite les signaux RF reçus et délivre en sortie le signal d'entrée courant 25 x (t) . [0023] Selon un monde de réalisation de l'invention, le syntoniseur 104 peut être un récepteur radio fréquence (RF) qui filtre le signal RF reçu dans un segment de spectre particulier. La largeur de bande 30 du segment de spectre peut correspondre à une plage de plusieurs MHz, bien que des tailles de largeur de bande 2904495 9 variantes puissent être utilisées sans sortir de la portée des modes de réalisation de l'invention. Le syntoniseur 104 peut également convertir vers le bas la fréquence du signal filtré, éventuellement dans la 5 plage de plusieurs MHz afin de réduire les exigences opérationnelles du générateur de délai long 106. Consécutivement au filtrage décrit ci-dessus et/ou à la conversion-abaissement de fréquence, le syntoniseur 104 peut délivrer en sortie le signal d'entrée courant 10 x (t) . [0024] Comme illustré par l'étape 204, le signal d'entrée courant x(t) peut être retardé en utilisant un générateur de délai long 106. En particulier, le signal d'entrée courant x(t) peut être fourni avec une 15 certaine durée de retard ou la valeur Td. La valeur de retard Td fournie par le générateur de délai long 106 peut être une valeur prédéterminée et unique, associée avec un ou plusieurs formats de signal périodique. Comme il sera décrit de façon plus détaillée ci-après, 20 le générateur de délai long 106 peut retarder le signal d'entrée courant x(t) en fonction de la valeur de retard Td dans le domaine numérique. Toutefois, le générateur de délai long 106 peut délivrer le signal retardé x(t- Td) dans le domaine analogique. 25 [0025] A l'étape 206, conformément à la technique d'autocorrélation analogique, le signal d'entrée courant x(t) peut être comparé ou corrélé avec le signal retardé x(t-Td) pour générer des données de corrélation. De façon tout à fait particulière, 30 l'autocorrélation analogique entre le signal d'entrée d'origine x(t) et le signal retardé correspondant 2904495 10 x(t-Td) peut être réalisée en multipliant ces deux signaux avec un multiplicateur analogique 108 et en intégrant le produit en résultant avec un intégrateur analogique 110 pour générer les données de corrélation 5 analogiques. L'intégrateur analogique 110 peut être un intégrateur à fenêtre glissante selon un mode de réalisation servant d'exemple de la présente invention. Les données de corrélation analogiques fournies à la sortie de l'intégrateur 110 peuvent ensuite être 10 amplifiées par l'amplificateur 112 et numérisées par le convertisseur analogique-numérique (DAC) 114. [0026] A l'étape 208, les données de corrélation numérisées peuvent ensuite être analysées par un module de commande d'accès au support physique (MAC) 116. En 15 particulier, le module MAC 116 peut déterminer si les données de corrélation numérisées correspondent à une signature d'un signal connu ou d'un type de signal associé avec la valeur de retard Td. Par exemple, le module MAC 116 peut déterminer si les données de 20 corrélation numérisées dépassent un ou plusieurs seuils. Si le module MAC 116 détermine que les données de corrélation numérisées ne correspondent pas à une signature d'un signal connu ou à un type de signal, alors le module MAC 116 peut déterminer qu'aucun signal 25 cohérent n'a été détecté ou identifié dans le signal d'entrée courant x(t), comme cela est illustré par l'étape 210. [0027] Par contre, le module MAC 116 peut déterminer que les données de corrélation numérisées 30 correspondent à une signature d'un signal connu ou à un type de signal. Par exemple, les données de corrélation 2904495 11 numérisées peuvent dépasser un ou plusieurs seuils. Dans cette circonstance, le module MAC 116 peut déterminer que le signal d'entrée reçu est un signal cohérent, comme cela est illustré par l'étape 212. 5 Selon un mode de réalisation de l'invention, le module MAC 116 peut également identifier ou, sinon, fournir une indication du signal d'entrée reçu et/ou le type de signal d'entrée reçu. [0028] Comme décrit à l'étape 204, dans le cadre 10 de la génération du signal retardé x(t- Id), le générateur de délai long 106 peut recourir à la quantification et à la régénération. Le lecteur appréciera que le signal non retardé û autrement dit, le signal d'entrée courant x(t)û peut de façon 15 facultative être quantifié et régénéré (mais non retardé d'une quelconque valeur de retard Id), éventuellement aussi par le générateur de délai long 106. Ce faisant, La qualité des deux signaux peut être équivalente, renforçant l'éventualité d'une 20 autocorrélation. Par ailleurs, le retard inhérent impliqué dans le cadre de la quantification et de la régénération du signal retardé x(t- Td) sera de façon très probable fourni automatiquement par le signal d'entrée courant x(t), supprimant de ce fait la 25 nécessité d'un bloc de contrôle de synchronisation complexe auquel sont imputables les retards inhérents dans le cadre de la quantification et de la régénération. [0029] Un générateur de délai long utilisant un 30 étage de registres à décalage. Selon un mode de réalisation de l'invention, un générateur de délai long 2904495 12 106 de la figure 1 peut être mis en oeuvre en utilisant un étage de registres à décalage. Comme illustré par la figure 3, le générateur de délai long 106 peut comprendre un convertisseur analogique-numérique (ADC) 5 302, un étage de registres à décalage 304, un ensemble de circuits d'adressage 306 dans les communications avec l'étage de registres à décalage 304 ainsi que deux ou plusieurs convertisseurs numériques-analogiques (DAC) 308, 310. 10 [0030] Comme décrit ci-dessus en relation avec la figure 1, le signal d'entrée courant x(t) peut avoir été converti-abaissé en fréquence et limité dans la largeur bande par le syntoniseur en amont 104. Ainsi, l'exigence opérationnelle, y compris la fréquence 15 d'échantillonnage, du convertisseur ADC 302 sur la figure 3 peut être réduite. En fait, la fréquence d'échantillonnage du convertisseur ADC 302 fs peut déterminer le retard unitaire Tud de l'étage de registres à décalage 304. La résolution de l'ADC 302 20 peut être égale à la largeur en bits de l'étage de registres à décalage 304 et à la résolution des DAC 308, 310. [0031] En faisant encore référence à la figure 3, le signal d'entrée courant x(t) peut être échantillonné 25 et numérisé avec l'ADC 302 en accord avec un signal d'horloge, éventuellement à chaque flanc d'horloge montant ou descendant, produisant de ce fait un signal d'entrée courant numérisé x'(t). Le signal d'entrée courant numérisé x'(t) peut ensuite être stocké dans 30 une première colonne / un premier registre (0) de l'étage de registres à décalage 304. Pour chaque signal 2904495 13 d'horloge, éventuellement au flanc montant ou descendant, l'étage de registres de décalage 304 peut déplacer ou décaler les données depuis la colonne précédente / le registre précédant vers la colonne 5 suivante / le registre suivant. En conséquent, au temps t, l'étage de registre à décalage 304 peut stocker le signal d'entrée courant x'(t) dans la Oèime colonne / le 0ième registre, un premier signal retardé x'(t-TUd) dans la première colonne /le premier registre, un 10 deuxième signal retardé x'(t-2TUd) dans la 2ième colonne / le 2ième registre, un troisième signal retardé x'(t-3TUd) dans la 3ième colonne / le 3ième registre, et ainsi de suite, où TUd est le retard jusque-là fourni par chaque colonne / registre de 15 l'étage de registres à décalage 304. Si le retard souhaité est Td, alors la sortie souhaitée peut être à la colonne / au registre n, où n = Td / TUd. Ainsi, le signal retardé à la nième colonne / au nième registre de l'étage de registres à décalage 304 peut être 20 x' (t-n•TUd) . [0032] Une fois la colonne / le registre n souhaité(e) déterminé(e), l'ensemble de circuits d'adressage 306 peut sélectionner le signal de retard numérisé x'(t- n.Tud) à partir de la nième colonne / du 25 nième registre en tant qu'entrée à appliquer au convertisseur DAC 310 en vue de sa régénération en un signal retardé analogique x'' (t- n•TUd). De manière similaire, le signal d'entrée courant numérisé x'(t) délivré en sortie par la 0ième colonne / le 0ième 30 registre peut être fourni au DAC 308 en vue de sa régénération en un signal retardé analogique x'' (t). 2904495 14 Par conséquent, les sorties du générateur de délai long 106 peuvent être le signal d'entrée courant régénéré x" (t) (t) et le signal d'entrée retardé x'' (t-n •TUd) . L'utilisation des deux convertisseurs sensiblement 5 identiques DAC 308, 310, qui seront amorcés avec le même signal d'horloge, permet que les signaux régénérés x" (t) (t) et x'' (t-n •TUd) aient une qualité équivalente l'un par rapport à l'autre, minimisant ainsi l'action produite par les DAC 308, 310 sur le calcul 10 d'autocorrélation analogique consécutif. [0033] Le lecteur appréciera que le générateur de délai long 106 mis en oeuvre avec un étage de registres à décalage 304 puisse utiliser un ensemble de circuits d'adressage relativement simpliste 306. Par exemple, 15 comme montré par la figure 3, l'étage de registres à décalage 304 peut ne pas nécessiter d'adressage d'entrée parce que l'entrée appliquée au générateur de délai long 106 peut toujours être fournie à la 0ième colonne / au 0ième registre de l'étage de registres à 20 décalage 304. De plus, l'entrée d'un premier DAC 308 peut être une connectique physique en liaison avec la sortie de la 0ième colonne /du 0ième registre de l'étage de registres à décalage 304. L'ensemble de circuits d'adressage 306 peut alors choisir l'entrée 25 d'un second DAC 310 parmi N sorties de chaque colonne / registre. [0034] Un générateur de délai long utilisant une RAM. Selon un mode de réalisation de l'invention, un générateur de délai long 106 de la figure 1 peut en 30 variante être mis en oeuvre en utilisant une mémoire d'accès aléatoire (RAM). Comme illustré par la figure 2904495 15 4, le générateur de délai long 106 peut comprendre un convertisseur analogique-numérique (ADC) 402, une RAM 404, un contrôleur de mémoire 406 dans les communications avec la RAM 404 et deux ou plusieurs 5 convertisseurs numériques-analogiques (DAC) 408, 410. [0035] Comme décrit ci-dessus en relation avec la figure 1, le signal d'entrée courant x(t) peut avoir été converti-abaissé en fréquence et limité dans la largeur bande par le syntoniseur en amont 104. Ainsi, 10 l'exigence opérationnelle, y compris la fréquence d'échantillonnage, de l'ADC 402 sur la figure 4 peut être réduite. En fait, la fréquence d'échantillonnage de l'ADC 402 f3 peut déterminer le retard unitaire nid de l'étage de registres à décalage 404. La résolution 15 du convertisseur ADC 402 peut être égale à la largeur en bits de l'étage de registres à décalage 404 et à la résolution des DAC 408, 410. [0036] En faisant encore référence à la figure 4, le signal d'entrée courant x(t) peut être échantillonné 20 et numérisé avec l'ADC 402 en accord avec un signal d'horloge, éventuellement à chaque flanc d'horloge montant ou descendant, produisant de ce fait un signal d'entrée courant numérisé x'(t). Le signal d'entrée courant numérisé x'(t) peut ensuite être stocké dans 25 une rangée arbitraire de la mémoire RAM 404, qui peut être déterminée par le contrôleur de mémoire 406. Pour chaque signal d'horloge, éventuellement à chaque flanc montant ou descendant, le contrôleur de mémoire 406 peut déterminer la position de stockage suivante, 30 autrement dit, l'adressage en rangée de la rangée suivante du RAM 404. Par exemple, le contrôleur de 2904495 16 mémoire 406 peut commencer avec la rangée du bas (par exemple la rangée 0) de la mémoire RAM 404 et incrémenter l'adresse de rangée de manière séquentielle, comme montré sur la figure 4. En 5 conséquent, au temps t, la mémoire RAM 404 peut avoir stocké le signal d'entrée courant x'(t) à la 0ième rangée, le premier signal retardé x'(t-TUd) à la première rangée, le deuxième signal retardé x' (t-2 TUd) à la deuxième rangée, le troisième signal retardé 10 x'(t-3 TUd) à la troisième rangée, et ainsi de suite, où Tud est le retard unitaire de chaque rangée de la mémoire RAM 404. Si le retard souhaité est Td, alors l'adresse de rangée souhaitée de la sortie peut être à la rangée n, où n = Td / TUd. Ainsi, le signal retardé à 15 la nième rangé de la mémoire RAM 404 peut être x' (t-n •TUd) . Le lecteur appréciera toutefois que le contrôleur de mémoire 406 puisse également déterminer la position de stockage suivante dans une rangée non contiguë ou une rangée non séquentielle de la mémoire 20 RAM 404 sans sortir de la portée des modes de réalisation de l'invention. [0037] Une fois la rangée souhaitée n calculée, le contrôleur de mémoire 406 peut sélectionner le signal retardé numérisé x'(t- n•TUd) provenant de la nième 25 rangée en tant qu'entrée à appliquer au DAC 410 en vue de sa régénération en un signal retardé analogique x" (t-n •TUd) . De manière similaire, le signal d'entrée courant numérisé x'(t) produit en sortie de la 0ième rangée peut être fourni au DAC 408 en vue de sa 30 régénération en un signal retardé analogique x'' (t). Par conséquent, les sorties du générateur de délai long 2904495 17 106 peuvent être le signal d'entrée courant régénéré x" (t) et le signal d'entrée retardé x" (t-n •TUd) . L'utilisation des deux convertisseurs sensiblement identiques DAC 408, 410 qui seront amorcés avec le même 5 signal d'horloge, permet que les signaux régénérés x" (t) et x" (t-n •TUd) aient une qualité équivalentes l'un par rapport à l'autre, minimisant ainsi l'effet produit par les DAC 408, 410 sur le calcul d' autocorrélation analogique consécutif. 10 [0038] Le lecteur appréciera qu'un générateur de délai long 106 mis en oeuvre en utilisant la RAM 404 puisse être de taille inférieure à celui mis en oeuvre en utilisant un étage de registres à décalage 304. En fait, l'élément de stockage unitaire de la RAM 304 peut 15 avoir un encombrement moindre et être moins consommateur d'énergie qu'un étage de registres à décalage 204. [0039] Mode de réalisation servant d'exemple de l'AAC en utilisant un signal conforme IEEE 802.11. 20 Selon un mode de réalisation servant d'exemple de l'invention, une technique d'autocorrélation analogique (AAC) peut être utilisée avec le générateur de délai long 106 peut être simulé pour une variété de types de signal. Selon un signal servant d'exemple, un signal 25 conforme à la norme IEEE 802.11a - Multiplexage par répartition orthogonale de la fréquence (Orthogonal Frequency Division Multiplexing, OFDM) peut comporter des préambules de synchronisation 502 en début d'une structure de trame 500, comme montré sur la figure 5. 30 Le préambule du type de signal conforme à la norme IEEE 802.11a peut comporter des préambules courts 504, 2904495 18 des intervalles de garde 506 et des préambules longs 508. Les préambules courts 504 peuvent contenir dix préambules identiques (t1 - t2o), chacun d'une durée de 0,8 microsecondes (ps). Les intervalles de garde 506 5 peuvent comporter deux signaux de 0, 8 ps. Les préambules longs 508 peuvent comporter deux signaux identiques (T1 - T2), chacune ayant une durée de 3,2 ps. Sur la figure 5, la quantité du retard approprié Td dans le cas de la norme 802.11a peut être 10 des multiples de 0,8 ps. [0040] A titre d'exemple, la figure 6A illustre une comparaison entre un signal d'entrée conforme IEEE 802.11a courant x" (t) et un signal conforme IEEE 802.11 retardé x" (t- Td), lorsque la durée de 15 retard Td est de 3,2 ps. Dans ce cas, l'autocorrélation peut avoir deux valeurs de données de corrélation hautes, l'une en raison de la corrélation des six préambules courts 602 et l'autre en raison de lacorrélation d'un préambule long 604. Le lecteur 20 appréciera que les données de corrélation puissent être obtenues en multipliant le signal conforme IEEE 802.11a x" (t) et un signal conforme IEEE 802.11 retardé x" (t-Td) en utilisant un multiplicateur 108 et en intégrant le résultat avec l'intégrateur 110. Par 25 ailleurs, la figure 6B illustre une comparaison entre un signal d'entrée courant x" (t) et un signal retardé x" (t-Td) , lorsque la durée de retard Td est de 4,0 ps. Dans ce cas, l'autocorrélation peut avoir une valeur haute en raison de la corrélation de sept préambules 30 courts 610. Par conséquent, si le résultat de l'AAC a deux valeurs hautes avec le retard de 3,2 ps et une 2904495 19 valeur haute avec le retard de 4,0 ps, le signal reçu peut être identifié comme un signal conforme 802.11a. En d'autres termes, le retard de 3,2 ps et de 4,0 ps peut être une signature de signal conforme 802.11a. 5 [0041] Les résultats de la simulation servant d'exemple suivants tels que montrés sur les figures 7 à 9 peuvent s'appliquer à des générateurs de délai long 106 mis en oeuvre avec un étage de registres à décalage 304 ou une RAM 404. L'entrée appliquée au générateur de 10 délai long 106 peut être définie pour un signal conforme IEEE 802.11a centré sur 40 MHz. L'intervalle vide pour le signal conforme IEEE 802.11a peut être défini à 4,0 ps avec un intervalle de garde 506 de 0,25 ps. Les données contenues dans le signal conforme 15 IEEE 802.11a peuvent être modulées par une modulation d'amplitude en quadrature à 64 états (MAQ 64). Pour les objectifs des résultats de simulation sur les figures 7 à 8, le syntoniseur 104, le multiplicateur 108 et l'intégrateur 110 ont été supposés idéaux. De manière 20 similaire, la résolution et la largeur en bits des ADC 302, 402, de l'étage de registres à décalage 304 ou de la RAM 404 ainsi que les DAC 308, 310 ou 408, 410 ont été supposées être infinis. [0042] La figure 7 illustre le résultat de 25 simulation AAC lorsque le retard Td est défini comme 3,2 ps. De façon tout à fait particulière, la figure 7A illustre le signal d'entrée courant x'' (t) contenant trois trames du signal conforme IEEE 802.11a. La figure 7B illustre le signal retardé de la figure 7A, qui est 30 la sortie retardée x'' (t- Td) du générateur de délai long 106. La figue 7C illustre la sortie de la 2904495 20 multiplication du signal d'entrée courant x'' (t) avec le signal retardé x'' (t- Td) par le multiplicateur 108. La figure 7D illustre les données de corrélation générées en intégrant la sortie du multiplicateur 108 5 avec l'intégrateur 110. Comme montré sur la figure 7D, les données de corrélation peuvent faire que chaque trame ait deux pics hauts 702, 704. Ainsi, la définition d'une valeur seuil à environ 0,6 V, une signature consistant à contenir deux pics avec un 10 retard de 3,2 ps peut être acquise et un signal conforme 802.11a peut être identifié sur la base de la signature. [0043] La figure 8 illustre le résultat de simulation AAC lorsque la durée de retard Td est 15 définie à 4,0 ps. De façon tout à fait particulière, la figure 8A illustre un signal d'entrée courant x'' (t) contenant trois trames conformes 802.11a. La figure 8B illustre le signal retardé de la figure 7A, qui est la sortie retardée x'' (t-Td) du générateur de délai long 20 106. La figure 8C illustre la sortie de la multiplication du signal d'entrée courant x'' (t) avec le signal retardé x'' (t-Td) par le multiplicateur 108. La figure 8D illustre les données de corrélation générées en intégrant la sortie du multiplicateur 108 25 avec l'intégrateur 110. Comme montré sur la figure 8D, les données de corrélation peuvent faire que chaque trame ait un pic haut 802. Ainsi, la définition d'une valeur seuil d'environ 0,6 V permet qu'une signature consistant donc en la définition du seuil à environ 30 0,6 V, une signature consistant à avoir un pic avec un retard de 4,0 ps puissent être acquises et qu'un signal 2904495 21 conforme 802.11a puisse être identifié sur la base de la signature. [0044] La figure 9 illustre le résultat de simulation AAC dans le cas de l'utilisation d'un 5 générateur de délai long sans blocs constitutifs à hautes performances. De façon toute particulière, dans la simulation de la figure 9, la durée de retard Td est définie à 4,0 ps, la fréquence d'échantillonnage du ADC 202, 302 et du convertisseur DAC 208, 210, 308, 310 est 10 définie à 320 MHz et la résolution du convertisseur ADC 202, 302 et du convertisseur DAC 208, 210, 308, 310 ainsi que la largeur des registres à décalage 204 ou de la RAM 304 sont définies à 5 bits. Dans cette simulation, l'antenne 102, le syntoniseur 104, le 15 multiplicateur 108 et l'intégrateur sont supposés être idéaux. [0045] Le signal d'entrée courant de la figure 9A x'' (t) contenant trois trames du signal conforme IEEE 802.11a. La figure 9B illustre le signal retardé 20 de la figure 9A, qui est la sortie retardée x'' (t-Td) du générateur de délai long 106. La figure 9C illustre la sortie issue de la multiplication du signal d'entrée courant x" (t) avec le signal retardé x" (t- Td) par le multiplicateur 108. La figure 9D illustre les données 25 de corrélation générées en intégrant la sortie du multiplicateur 108 avec l'intégrateur 110. Le lecteur appréciera que les données de corrélation de la figure 9D soient quasiment identiques à celles fournies par la figure 8D. En fait, comme montré sur la figure 9D, 30 chaque trame a un pic haut 802. Ainsi, la définition d'une valeur seuil à environ 0,6 V permet qu'une 2904495 22 signature consistant à avoir un pic avec un retard de 4,0 ps puisse être acquise et que le signal 802.11a puisse être identifié sur la base de la signature. [0046] De nombreuses modifications et d'autres 5 modes de réalisation des inventions exposées dans les présentes pourront venir à l'esprit de l'homme du métier dans l'art dont relèvent ces inventions en tirant les bénéfices des enseignements présentés dans les descriptions ci-dessus et dans les dessins 10 associés. Par conséquent, le lecteur admettra que les inventions ne sont pas limitées aux modes de réalisation divulgués et que les modifications et d'autres modes de réalisation sont destinés à entrer dans la portée des revendications annexées. Bien que 15 des termes spécifiques aient été employés dans les présentes, ils sont utilisés uniquement dans leur sens générique et à titre descriptif et ils ne doivent pas être considérés comme limitatifs. REVENDICATIONS 1. Procédé d'autocorrélation analogique, comprenant : fournir un signal d'entrée courant analogique ; fournir un signal retardé analogique, où le signal retardé analogique est à la traîne du signal d'entrée courant analogique à hauteur d'une durée de retard prédéterminée ; corréler le signal d'entrée courant analogique avec le signal retardé analogique pour générer des 10 données de corrélation ; et détecter un type de signal type sur la base de la correspondance de données de corrélation à une signature de type de signal, où la signature est associée avec la durée de retard prédéterminée. 15 2. Procédé selon la revendication 1, où la fourniture du signal retardé analogique comprend : numériser un signal d'entrée d'origine analogique associé avec le signal d'entrée courant analogique stocker le signal d'entrée d'origine numérisé dans 20 un premier emplacement de mémoire d'un élément de mémoire ayant une pluralité d'emplacements de mémoire ; 2904495 24 décaler le signal d'entrée d'origine numérisé dans le premier emplacement de mémoire vers un ou plusieurs deuxièmes emplacements de mémoire, où chaque deuxième emplacement de mémoire est associé avec une durée de 5 retard ; et régénérer le signal retardé analogique à partir de l'un du un ou des deuxièmes emplacements de mémoire. 3. Procédé selon la revendication 2, où l'élément de mémoire est un étage de registres à décalage, où la pluralité des emplacements de mémoire comprend des registres de l'étage de registres à décalage. 4. Procédé selon la revendication 2, comprenant en outre la régénération du signal d'entrée courant analogique provenant du premier emplacement de mémoire. 5. Procédé selon la revendication 2, où le décalage du signal d'entrée d'origine numérisé comprend le décalage du signal d'entrée d'origine numérisé dans le premier élément de mémoire vers un ou plusieurs deuxièmes emplacements de mémoire sur la base d'un ou de plusieurs flancs d'horloge. 6. Procédé selon la revendication 2, où le signal d'entrée d'origine analogique est obtenu en : recevant des signaux radio fréquence (RF) au moyen d'une antenne ; et filtrant les signaux RF reçus au moyen d'un syntoniseur pour obtenir le signal d'entrée d'origine analogique. 7. Procédé selon la revendication 6, où le filtrage des signaux RF reçus comprend la conversion en 30 abaissement de fréquence des signaux RF reçus. 2904495 25 8. Procédé selon la revendication 1, où la fourniture du signal retardé analogique comprend : numériser les signaux d'entrée d'origine analogiques pour générer une pluralité de signaux 5 d'entrée numérisés ; fournir une mémoire d'accès aléatoire (RAM) ayant une pluralité de rangées ; sélectionner une première rangée de la pluralité de rangées dans une première période et au moins une 10 deuxième rangée de la pluralité de rangées dans une deuxième période consécutive à la première période, où un premier signal d'entrée numérisé de la pluralité de signaux d'entrée numérisés est stocké dans la première rangée et un deuxième signal d'entrée numérisé de la 15 pluralité de signaux d'entrée numérisés est stocké dans la deuxième rangée, où la deuxième rangée est associée avec une durée de retard provenant de la première rangée ; et régénérer le signal retardé analogique provenant 20 de la deuxième rangée de la RAM. 9. Procédé selon la revendication 8, comprenant en outre la régénération du signal d'entrée courant analogique provenant de la première rangée de la RAM. 10. Procédé selon la revendication 1, où la 25 signature est en outre associée avec un nombre prédéterminé de pics à l'intérieur des données de corrélation qui dépassent au moins un seuil. 11. Procédé selon la revendication 1, où la corrélation du signal d'entrée courant analogique avec le signal retardé analogique pour générer les données de corrélation comprend : 2904495 26 multiplier le signal d'entrée courant analogique par le signal retardé analogique pour générer une sortie du produit de la multiplication ; et intégrer la sortie du produit de la multiplication 5 pour générer les données de corrélation. 12. Procédé selon la revendication 1, où la corrélation du signal d'entrée courant analogique avec le signal retardé analogique pour générer les données de corrélation comprend : 10 numériser les données de corrélation, où le type de signal est détecté sur la base des données de corrélation numérisées correspondant à la signature du type de signal. 13. Système d'autocorrélation analogique, 15 comprenant : un signal d'entrée courant analogique ; un générateur de retard qui fournit un signal retardé analogique, où le signal retardé analogique est à la traîne du signal d'entrée courant analogique à 20 hauteur d'une durée de retard prédéterminée ; un multiplicateur qui multiplie le signal retardé analogique avec le signal d'entrée courant analogique pour générer une sortie du produit de la multiplication ; 25 un intégrateur qui intègre la sortie du produit de la multiplication pour générer les données de corrélation ; et un module de commande d'accès au support physique (MAC) qui détecte un type de signal sur la base de la 30 correspondance des données de corrélation à une 2904495 27 signature du type de signal, où la signature est associée avec la durée de retard prédéterminée. 14. Système selon la revendication 13, où le générateur de retard comprend : 5 un convertisseur analogique-numérique (ADC) qui numérise un signal d'entrée analogique reçu au moment courant pour générer un signal d'entrée numérisé ; un élément de mémoire ayant une pluralité d'emplacements de mémoire, où le signal d'entrée 10 numérisé est stocké dans un premier emplacement de mémoire de la pluralité d'emplacements de mémoire, où le signal d'entrée numérisé est décalé du premier emplacement de mémoire vers un ou plusieurs deuxièmes emplacements de mémoire, où chaque deuxième emplacement 15 de mémoire est associé avec une durée de retard ; un ensemble de circuits d'adressage pour sélectionner l'un du un ou des plusieurs deuxièmes emplacements de mémoire ; et un premier convertisseur numérique-analogique (DAC) 20 qui régénère le signal retardé analogique provenant de l'un sélectionné de l'un ou plusieurs deuxièmes emplacements de mémoire. 15. Système selon la revendication 14, où l'élément de mémoire est un étage de registres à 25 décalage, où la pluralité des emplacements de mémoire comprend des registres de l'étage de registres à décalage. 16. Système selon la revendication 14, comprenant en outre un deuxième convertisseur numérique-analogique 30 (DAC) qui régénère le signal d'entrée courant analogique provenant du premier emplacement de mémoire. 2904495 28 17. Système selon la revendication 14, où le signal d'entrée numérisé dans la première mémoire est décalé vers un ou plusieurs deuxièmes emplacements de mémoire sur la base d'un ou plusieurs flancs d'horloge. 5 18. Système selon la revendication 14, comprenant en outre : une antenne qui reçoit des signaux radio fréquence (RF) ; et un syntoniseur qui filtre les signaux RF reçus 10 pour obtenir le signal d'entrée d'origine analogique. 19. Système selon la revendication 18, où le syntoniseur convertit en abaissant leur fréquence les signaux RF reçus. 20. Système selon la revendication 13, où le 15 générateur de retard comprend : un convertisseur analogique-numérique (ADC) qui numérise les signaux d'entrée d'origine analogiques pour générer une pluralité de signaux d'entrée numérisés ; 20 un élément de mémoire ayant une pluralité de rangées ; un contrôleur de mémoire pour sélectionner une première rangée de la pluralité de rangées au cours d'une première période et au moins une deuxième rangée 25 de la pluralité de rangées au cours d'une deuxième période consécutive à la première période, où un premier signal d'entrée numérisé de la pluralité des signaux d'entrée est stocké dans la première rangée et un deuxième signal d'entrée numérisé de la pluralité de 30 signaux est stocké dans la deuxième rangée, où la 2904495 29 deuxième rangée est associée avec une durée de retard provenant de la première rangée ; et un premier convertisseur numérique-analogique (DAC) qui régénère le signal retardé analogique provenant de 5 la deuxième rangée de la RAM. 21. Système selon la revendication 20, comprenant en outre un deuxième convertisseur numérique-analogique (DAC) qui régénère le signal d'entrée courant analogique provenant de la première rangée de la RAM. 10 22. Système selon la revendication 13, où la signature est en outre associée avec un nombre prédéterminé de pics à l'intérieur des données de corrélation qui dépassent au moins un seuil. 23. Système selon la revendication 13, comprenant 15 en outre un convertisseur analogique-numérique qui numérise les données de corrélation, où le module de commande d'accès au support physique (MAC) détecte le type de signal sur la base de la correspondance des données de corrélation numérisées à la signature du 20 type de signal. 24. Système d'autocorrélation analogique, comprenant : un moyen pour fournir un signal d'entrée courant analogique ; 25 un moyen pour fournir un signal retardé analogique, où le signal retardé analogique est à la traîne du signal d'entrée courant analogique à hauteur d'une durée de retard prédéterminée ; un moyen pour corréler le signal d'entrée courant 30 analogique avec le signal retardé analogique pour générer les données de corrélation ; et 2904495 30 un moyen pour détecter un type de signal sur la base de la correspondance des données de corrélation à une signature du type de signal, où la signature est associée avec la durée de retard prédéterminée.