Brevet FR2897467A1 — publié le 20070817

CONDENSATEUR MIM Domaine de l'invention La présente invention concerne la fabrication de circuits semiconducteurs. Plus particulièrement, la présente invention concerne la structure et la fabrication de condensateurs de type métal-isolant-métal (MIM) formés dans des niveaux de métallisations d'interconnexion de circuits semiconducteurs. Exposé de l'art antérieur Des condensateurs MIM formés dans des niveaux de métallisation d'interconnexion de circuits semiconducteurs sont utilisés dans de très nombreuses applications. Par exemple, de tels condensateurs sont utilisés comme condensateurs de découplage, ou comme filtres par exemple entre deux circuits ou composants, ou dans des oscillateurs commandés en tension ou encore dans des applications radiofréquences, ou encore comme tout ou partie d'éléments mémoire, par exemple dans des mémoires vives dynamiques (DRAM)... La figure 1 illustre, en vue en coupe un condensateur MIM connu. Ce condensateur est obtenu en formant, dans un diélectrique interniveau ILD, une première électrode El du condensateur. L'électrode El est généralement constituée d'une ligne L dont le fond et les parois latérales sont séparés du diélectrique périphérique ILD par une couche mince 3 d'un matériau d'accrochage/barrière. Pour compléter le condensateur, on forme, dans un diélectrique interniveau IMD superposé au diélectrique ILD et à la ligne L, une ouverture dans laquelle sont déposées successivement une couche mince isolante 7 et une couche mince 8 d'un matériau d'accrochage/barrière, l'ouverture restante étant comblée au moyen d'un conducteur V. La couche isolante 7, la couche barrière 8 et le conducteur de remplissage V sont retirés de la surface supérieure du diélectrique IMD. On obtient ainsi une seconde électrode E2 du condensateur constituée de la couche barrière 8 et du conducteur V et séparée de la première électrode sous-jacente E1 par l'isolant 7. Les diélectriques interniveau ILD et IMD sont géné- ralement en oxyde de silicium (SiO2). La couche d'accrochage 3 est en tantale (Ta), titane (Ti), nitrure de tantale (TaN), nitrure de titane (TiN) ou un multicouche d'au moins deux de ces conducteurs. La ligne L et le conducteur V sont généralement en cuivre. Les diélectriques ILD et IMD sont alors généralement séparés par une couche isolante 10 de passivation du cuivre ouverte en même temps que le diélectrique IMD avant les dépôts de l'isolant interélectrode 7 et de la seconde électrode E2. La capacité C du condensateur ainsi obtenu est proportionnelle à la permittivité électrique E de l'isolant interélectrode 7 et à la surface S en regard des électrodes E1 et E2 et inversement proportionnelle à l'épaisseur e de l'isolant 7 (C=ES/e). Pour augmenter la valeur de la capacité C, on a cherché à réduire la valeur de l'épaisseur e. Toutefois, une telle réduction se heurte à diverses limites. Notamment, une limite réside dans la contrainte d'avoir un isolant inter- électrode 7 d'épaisseur homogène. Par ailleurs, une réduction de l'épaisseur e s'accompagne d'une diminution de la tension de claquage de l'isolant 7. La réduction de l'épaisseur e est donc limitée par la différence de tension susceptible d'apparaître entre les électrodes E1 et E2. De plus, une réduction de l'épaisseur e s'accompagne d'une augmentation des dysfonctionnements liés aux courants de fuite. On peut également utiliser des isolants à forte permittivité E tels que, par exemple, des oxydes de hafnium (HfO2, E=18), de tantale (Ta2O5, E=26) ou de zirconium (E=22 à 25 selon la stoechiométrie) ou des oxydes plus complexes tels que des céramiques ayant des permittivités très élevées, c'est-à-dire supérieures à 100, pouvant atteindre et dépasser 3000. Toutefois, le recours à de tels matériaux à forte permittivité E pose des problèmes de fabrication. En effet, l'isolant 7 est déposé alors que des composants semiconducteurs, non-représentés, sont déjà présents dans un substrat sous-jacent. Un problème réside dans le fait que des conditions de dépôt des matériaux à forte permittivité E sont parfois incompatibles avec la présence des composants. Un autre problème réside dans le fait que les matériaux à forte permittivité E peuvent être détériorés par les étapes ultérieures de fabrication des composants, en particulier par les cycles thermiques. Un autre problème réside dans le fait qu'il est complexe d'obtenir une couche mince homogène d'un matériau à forte permittivité E qui soit non polluée par des contaminants qui abaissent sa permittivité réelle de façon non maîtrisée et variable. On a également cherché à augmenter la capacité C du condensateur en augmentant sa surface S. Pour ce faire, on a proposé diverses structures pour accroître la première électrode E1 dans l'épaisseur h du diélectrique interniveau ILD. Ainsi, une solution couramment utilisée consiste à déposer une couche métallique mince, généralement de même nature que les couches d'accrochage 3 et 8, avant le dépôt de l'isolant interélectrode 7. Cela permet d'accroître l'électrode E1 en regard des parois verticales de l'électrode E2. Toutefois, un tel accroissement de la surface S dans le diélectrique ILMi se heurte à diverses limites. Notamment, la volonté de réduction croissante des dimensions et des coûts des dispositifs semiconducteurs conduit à une réduction des épaisseurs des niveaux de métallisation. La volonté d'augmenter la surface S dans le diélectrique IMD se heurte alors à la volonté de réduction de son épaisseur h. On a alors proposé de conférer au condensateur des formes complexes visant à accroître la surface S dans le diélectrique IMD non seulement dans la direction verticale, mais également selon la direction horizontale. Cependant, des accroissements horizontaux se heurtent encore à la réduction des dimensions. En outre, les procédés de dépôt conforme de couches métalliques minces selon des contours complexes sont relativement difficiles et coûteux à mettre en oeuvre. Au regard des améliorations des performances électriques obtenues, de telles solutions sont considérées comme trop coûteuses. La réalisation des condensateurs MIM devient donc un obstacle majeur à la réduction des dimensions des circuits semiconducteurs les comportant. La présente invention vise à proposer une structure de condensateur qui pallie tout ou partie des inconvénients des condensateurs MIM connus. La présente invention vise à proposer un tel conden-20 sateur qui présente une capacité élevée. La présente invention vise à proposer un tel condensateur qui présente des dimensions d'intégration réduites. La présente invention vise à proposer un tel condensateur qui ne constitue pas un obstacle à la réduction de 25 l'épaisseur du niveau de métallisations d'interconnexion dans lequel il est formé. La présente invention vise également à proposer un procédé de fabrication d'un tel condensateur qui pallie tout ou partie des inconvénients des procédés de fabrication des 30 condensateurs MIM connus. La présente invention vise à proposer un tel procédé qui soit relativement simple et peu coûteux à mettre en oeuvre aux regards des améliorations obtenues tant en termes des performances électriques du condensateur résultant qu'en termes 35 de surface d'intégration. Résumé de l'invention Pour atteindre tout ou partie de ces objets et d'autres, la présente invention prévoit un condensateur formé dans un matériau poreux. Selon un mode de réalisation de la présente invention, le matériau poreux présente une porosité homogène comprise entre 20 et 40 les pores du matériau ayant des ouvertures de 20 à 30 nm. Selon un mode de réalisation de la présente invention, 10 le matériau poreux est du SiOCH. Selon un mode de réalisation de la présente invention, le matériau poreux est de l'oxyde de silicium poreux. La présente invention prévoit également un procédé de formation d'un condensateur, dans lequel le condensateur est 15 formé dans une couche d'un matériau poreux. Selon un mode de réalisation de la présente invention, le matériau poreux présente une porosité homogène comprise entre 20 et 40 les pores du matériau ayant des ouvertures d'un diamètre de 15 à 30 nm. 20 Selon un mode de réalisation de la présente invention, le matériau poreux est de l'oxyde de silicium poreux ou du SiOCH. Selon un mode de réalisation de la présente invention, le procédé comporte les étapes suivantes : former une couche de matériau poreux ; déposer sur et dans le matériau poreux une première couche conductrice ; déposer sur la couche conductrice une couche isolante ; et déposer sur la couche isolante au moins une deuxième couche conductrice, la première couche conductrice et la couche isolante étant des couches minces d'une épaisseur telle que leur somme soit inférieure au diamètre des pores du matériau poreux. 25 30 Selon un mode de réalisation de la présente invention, la couche du matériau poreux est déposée sur une ligne conductrice. Selon un mode de réalisation de la présente invention, la deuxième couche conductrice est constituée d'une sous-couche métallique mince déposée sur la couche isolante et d'une couche métallique épaisse déposée sur la sous-couche. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 décrite précédemment illustre, en vue en 15 coupe, un condensateur MIM connu ; les figures 2A à 2F illustrent, en vue en coupe, différentes étapes de formation d'un condensateur selon un mode de réalisation de la présente invention ; les figures 3A à 3D illustrent, en vue en coupe, des 20 agrandissements localisés d'un premier emplacement des figures 2B à 2F, respectivement ; et les figures 4A à 4D illustrent, en vue en coupe, des agrandissements localisés d'un second emplacement des figures 2B à 2E, respectivement. 25 Description détaillée Par souci de clarté, les mêmes éléments ont été désignés par les mêmes références aux différentes figures. De plus, comme cela est habituel dans la représentation des circuits semiconducteurs, les diverses figures ne sont pas tracées à 30 l'échelle. Les figures 2A à 2E illustrent, en vue en coupe, différentes étapes de formation d'un condensateur dans des niveaux de métallisation d'interconnexion d'un circuit semi-conducteur selon un mode de réalisation de la présente 35 invention. Comme l'illustre la figure 2A, le procédé part d'un circuit semiconducteur dans lequel au moins un niveau de métallisation d'interconnexion est déjà formé. Par exemple, une ligne conductrice L est formée dans un diélectrique épais ILD. Le bas et les parois latérales de la ligne L sont de préférence séparés du diélectrique ILD par une couche barrière 3 et une couche de passivation 10 recouvre au moins la surface supérieure de la ligne L. La couche barrière 3 et la couche de passivation 10 sont en des matériaux aptes à éviter la diffusion du métal de la ligne L. Par exemple, la ligne L est en cuivre, la couche barrière 3 est un multicouche Ta/TaN ou Ti/TiN et la couche de passivation 10 est une couche de nitrure de silicium Si3N4 s'étendant sur les surfaces supérieures coplanaires du diélectrique ILD et de la ligne L. Le procédé se poursuit par le dépôt, sur la couche 10, d'un diélectrique interniveau IMD. Par exemple, le diélectrique IMD est une couche d'oxyde de silicium d'une épaisseur comprise entre 0,1 et 1 pm. Ensuite, comme l'illustre la figure 2B, le diélectrique IMD et la couche de passivation 10 sont ouvertes localement pour découvrir au moins partiellement la surface supérieure de la ligne L. Pour ce faire, on utilise un masque M de résine formé sur le diélectrique IMD. De préférence, le masque M est maintenu en place après la formation d'une ouverture W. On dépose au fond de l'ouverture W une couche 20 d'un matériau poreux. La couche 20 est déposée de façon à ne pas remplir complètement l'ouverture W. Le matériau poreux constituant la couche 20 présente une porosité de 20 à 40 les dimensions des pores étant sensiblement homogènes. De plus, les pores sont interconnectés de façon à permettre l'écoulement d'un fluide depuis la surface supérieure de la couche 20 jusqu'à sa surface inférieure en contact avec la ligne L. Selon un mode de réalisation, le matériau poreux constituant la couche 20 est isolant et ses pores ont un diamètre allant de 15 à 30 nm. Par exemple, la couche 20 est en oxyde de silicium (SiO2) poreux ou en un composé carboné d'oxyde de silicium de formule SiOCH déposé par dépôt chimique en phase vapeur (CVD) ou à la tournette (spin on). Les figures 3A et 4A illustrent des agrandissements de la structure de la surface de la couche 20 au niveau des empla- cements III et IV, respectivement, encadrés en traits pointillés en figure 2B. L'emplacement 3A se situe au bord de l'ouverture W. L'emplacement 4A se trouve éloigné des parois de l'ouverture W. Les figures 3A et 4A illustrent les pores P du matériau poreux constituant la couche 20. Les figures 3B à 3D sont des agrandissements de la surface de la couche 20 au même emplacement III que la figure 2B effectués respectivement à la surface des figures 2C à 2E. De façon similaire, les figures 4B à 4D sont des agrandissements des figures 2C à 2E effectués au même emplacement IV de la surface de la couche 20 que la figure 2B. Aux étapes suivantes illustrées aux figures 2C, 3B et 4B, une couche métallique mince 22 est déposée dans l'ouverture W. L'épaisseur et le mode de dépôt de la couche 22 sont choisis de façon à pénétrer dans les pores P sans les remplir ni les obturer. Par exemple, la couche 22 est une couche de tungstène (W), de titane, de ruthénium (Ru) ou de nitrure de tantale (TaN) d'une épaisseur non nulle inférieure à 5 nm, de préférence inférieure à 3 nm. La couche 22 est déposée en phase vapeur par le procédé de dépôt en couches atomiques connu sous l'acronyme ALD. Lors d'un tel dépôt, le matériau destiné à constituer la couche 22 étant sous forme de vapeur peut s'infiltrer et se déposer dans tous les pores P de la couche 20. De plus, du fait de l'interconnexion des pores P, la vapeur circule jusqu'à la ligne L sur lequel il se dépose également. Il y a alors une continuité électrique entre la couche 22 et la ligne L. On notera que la couche 22 se dépose également sur les parois libres de l'ouverture W, tant dans la couche 22 qu'au-dessus, ainsi que sur le masque M. la couche 22 en contact avec la ligne L est destinée à constituer une première électrode du condensateur. Ensuite, comme l'illustrent les figures 2D, 3C et 4C, une couche mince isolante 24 est déposée. La couche 24 est en un matériau isolant de forte permittivité électrique, apte à être déposé en phase vapeur. La couche 24 est déposée de façon homogène sur toute la couche 22, notamment dans les pores P, le long des parois de l'ouverture W et à l'aplomb du masque M. La couche 24 est par exemple une couche de HfO2, de Ta2O5, de TiO2, ou de ZrO2 déposée par un dépôt ALD sur une épaisseur inférieure à 5 nm, de préférence inférieure à 3 nm. La couche 24 est destinée à constituer l'isolant interélectrode du condensateur. Ensuite, comme l'illustrent les figures 2E, 3D et 4D, une couche conductrice 26 destinée à constituer une seconde électrode du condensateur est déposée de façon homogène sur toute la couche 24 de façon à combler les pores P et le haut de l'ouverture W. La couche 26 est par exemple un bicouche constitué d'une couche mince 27 d'accrochage déposée par un procédé ALD et une couche épaisse 28 déposée par un procédé électrolytique. La couche d'accrochage 27 est par exemple une couche de TaN, de Ru, de W, de Ti, de TiN, de Ta ou de Cu ou un multicouche de ces conducteurs déposée sur une épaisseur inférieure à 5 nm, de préférence d'au plus 3 nm. La couche épaisse 28 est par exemple une couche de cuivre déposée de façon à remplir l'ouverture W. Le procédé se poursuit, comme l'illustre la figure 2F, par l'élimination du masque M et des portions des couches 22, 24 et 26 superposées au masque M de façon à ne laisser en place les couches 22, 24 et 26 que dans l'ouverture W de la figure 2B. Par exemple, après le dépôt de la couche 26, on procède à un aplanissement mécano chimique CMP s'arrêtant sur le diélectrique IMD. Ensuite, la fabrication du circuit semiconducteur continue par la mise en oeuvre des étapes courantes par exemple de formation de niveaux de métallisation d'interconnexion supplémentaires au-dessus du niveau IMD, la passivation de la structure, la découpe de puces et leur mise en boîtier. Le condensateur selon la présente invention formé dans le matériau poreux 20 présente une surface S considérablement accrue. En effet, la surface du condensateur se développe dans tous les pores P interconnectés. Les inventeurs ont calculé que pour une couche de SiOCH obtenue en dopant par du méthyle de l'oxyde de silicium, d'une surface de 140x140 pm2, d'une porosité de l'ordre de 30 ayant des pores d'un diamètre de 30 nm et d'une longueur de 25 nm, le gain de surface par rapport au condensateur plan de la figure 1 est compris entre 500 et 600 A un tel accroissement de la surface correspond un accroissement correspondant de la capacité du condensateur (C=ES/e). Un tel accroissement de la capacité permet de se dispenser du recours actuel à des isolants du type oxyde 15 complexe ou céramique. Compte tenu de la valeur importante de l'accroissement de la capacité, la contrainte de mise en oeuvre des procédés de dépôt ALD des couches métalliques 22 et 26 et isolante 24 est négligeable. 20 De plus, le procédé selon l'invention est compatible avec une réduction des dimensions des circuits semiconducteurs et en particulier de la surface disponible dans le niveau IMD pour former le condensateur. On notera que l'épaisseur de la couche 20 est choisie 25 de façon à laisser dégagée une partie haute de la fenêtre W suffisamment importante pour pouvoir former la seconde électrode 26 et mettre en oeuvre l'aplanissement décrit en relation avec la figure 2F. Bien entendu, la présente invention est susceptible de 30 diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, l'homme de l'art comprendra que l'on a considéré que la première électrode 22 contacte une ligne de métallisation L sous-jacente qu'à titre d'exemple non limitatif. Comme c'est déjà le cas pour des condensateurs connus, la pre- 35 mière électrode peut contacter une ligne de métallisation voisine formée dans le même diélectrique IMD ou dans un niveau supérieur. Dans ce dernier cas, la couche 22 n'est retirée que partiellement de la surface supérieure du diélectrique IMD. Par ailleurs, l'homme de l'art saura apporter toutes modifications de matériaux et d'épaisseur nécessaires dans une filière technologique donnée. Ainsi, l'homme de l'art saura adapter l'isolant interélectrode 24 aux contraintes de dépôt décrites précédemment. L'homme de l'art saura également adapter la couche de passivation 10 à la structure de la ligne L. En particulier, on a supposé précédemment que la couche de passivation 10 est une couche isolante s'étendant sur la ligne L et le diélectrique ILD. Cependant, la couche 10 peut être limitée à la surface de la ligne L et être conductrice. De façon similaire, l'homme de l'art saura adapter les matériaux conducteurs utilisés à la filière technologique utilisée. En particulier, l'homme de l'art adaptera le matériau de la première électrode 22 au matériau poreux 20 utilisé. L'homme de l'art adaptera également le choix du ou des matériaux conducteurs constituant la seconde électrode 26 à la contrainte de dépôt conforme localisé dans les pores P et de remplissage du haut de l'ouverture W. De plus, on a décrit le dépôt direct d'un matériau poreux. On pourra toutefois déposer ou faire croître un matériau non poreux qui sera ensuite rendu poreux. De façon générale, bien que la présente invention a été décrite dans le cadre d'une filière de silicium elle s'applique à toute filière de fabrication de circuits semiconducteurs. REVENDICATIONS 1. Condensateur, caractérisé en ce qu'il est formé dans un matériau poreux (20). 2. Condensateur selon la revendication 1, dans lequel le matériau poreux (20) présente une porosité homogène comprise entre 20 et 40 les pores (P) dudit matériau ayant des ouver- tures de 20 à 30 nm. 3. Condensateur selon la revendication 1 ou 2, dans lequel le matériau poreux (20) est du SiOCH. 4. Condensateur selon la revendication 1 ou 2, dans 10 lequel le matériau poreux (20) est de l'oxyde de silicium poreux. 5. Procédé de formation d'un condensateur sous forme monolithique, caractérisé en ce que le condensateur est formé dans une couche d'un matériau poreux (20). 15 6. Procédé selon la revendication 5, dans lequel le matériau poreux (20) présente une porosité homogène comprise entre 20 et 40 les pores (P) dudit matériau ayant des ouver- tures d'un diamètre de 15 à 30 nm. 7. Procédé selon la revendication 5 ou 6, dans lequel 20 le matériau poreux (20) est de l'oxyde de silicium poreux ou du SiOCH. 8. Procédé selon la revendication 5, dans lequel le procédé comporte les étapes suivantes : former une couche de matériau poreux (20) ; 25 déposer sur et dans le matériau poreux une première couche conductrice (22) ; déposer sur la couche conductrice une couche isolante (24) ; et déposer sur la couche isolante au moins une deuxième 30 couche conductrice (26, 27, 28), la première couche conductrice et la couche isolante étant des couches minces d'une épaisseur telle que leur somme soit inférieure au diamètre des pores du matériau poreux. 9. Procédé selon la revendication 8, dans lequel la couche du matériau poreux (20) est déposée sur une ligne conductrice (L). 10. Procédé selon la revendication 8 ou 9, dans lequel la deuxième couche conductrice (26) est constituée d'une sous-couche métallique mince (27) déposée sur la couche isolante et d'une couche métallique épaisse (28) déposée sur la sous-couche.