Brevet FR2890240A1 — publié le 20070302

TRANSISTOR EN COUCHE MINCE DOMAINE TECHNIQUE La présente invention concerne un transistor en couche mince. Plus particulièrement, la présente invention concerne un transistor en couche mince capable de supprimer de manière efficace l'effet kink. ETAT DE L'ART ANTERIEUR Grâce à des avantages tels qu'un petit volume, un poids léger, l'affichage en couleur et ainsi de suite, l'affichage à matrice active a été largement appliqué dans des produits tels que les téléphones mobiles, les appareils photo numériques, les dispositifs d'affichage informatique et les télévisions, etc. Et la qualité d'affichage des images pour l'affichage à matrice active repose grandement sur son composant principal, à savoir le transistor en couche mince (TFT). La figure 1 représente schématiquement une vue de dessus d'un transistor en couche mince de l'art antérieur, et la figure 2 représente schématiquement la courbe de relation entre la tension de drain et le courant de drain pour le transistor en couche mince. Veuillez vous référer aux figures 1 et 2 en même temps. Lorsque la tension de drain (VD) du drain 104 varie de manière constante, le courant de drain (IDS) varie également. En général, le courant de fonctionnement idéal pour le transistor en couche mince (TFT) 100 est le courant de drain (IDS) dans la région de saturation. Cependant, concernant la TFT 100, un phénomène appelé courant d'effet kink tend à se produire lorsque la tension de drain VD atteint la tension d'effet kink Vk. Par conséquent, la manière d'accroître la tension d'effet kink Vk du TFT 100 afin d'éviter le courant d'effet kink est devenue l'un des sujets de recherche contemporain important. La figure 3 représente schématiquemer..t une vue de dessus d'un TFT symétrique de l'art antérieur. En se référant à la figure 3, concernant le TFT 200 double grille symétrique, la première grille 222 et la seconde grille 224 ont la même largeur, et il existe des régions légèrement dopées 205 sur les deux côtés de la première grille 222 et de la seconde grille 224. Etant donné que la structure 220 double grille symétrique permet l'accroissement de l'impédance entre la source 202 et le drain 204, l'effet kink peut être supprimé pour empêcher, en conséquence, le courant de fuite. Néanmoins, uniquement le courant dans la région de canal (non représentée) adjacente au drain 204 atteint l'état de saturation lorsque la tension appliquée sur le drain 204 est au-dessus de la tension seuil VT (sur la figure 2) dans cette structure 220 double grille symétrique. Et quelle que soit la tension appliquée sur le drain 204, le courant dans la région de canal (non représentée) adjacente à la source 202 apparaît dans une relation linéaire avec cette tension. Donc, lorsque la tension de drain augmente, l'effet kink se produit dans la région de canal adjacente à la source 202 et provoque le courant d'effet kink. Afin de résoudre les inconvénients posés par le TFT 200 double grille symétrique, un TFT double grille asymétrique est proposé. La figure 4 représente schématiquement une vue de dessus d'un TFT double grille asymétrique de l'art antérieur. En se référant à la figure 4, on constate que la largeur 11 de la première grille 322 adjacente à la source 302 est plus grande que la largeur 12 de la seconde grille 324 adjacente au drain 304. Tel que décrit ci-dessus, la tension d'effet kink pour le TFT 330 double grille asymétrique peut être relevée en prévoyant la première grille 322 avec une largeur 11 plus grande. En outre, dans la limite où la somme des largeurs 11 et 12 pour les première 322 et seconde 324 grilles est une constante, la largeur 12 de la seconde grille 324 a besoin d'être raccourcie autant que possible de sorte que la première grille 322 fournie ait une largeur 11 suffisamment longue. Néanmoins, dans le cas où la largeur 12 de la seconde grille 324 est trop petite, l'effet de canal court et l'effet de porteur chaud tendent à apparaître, provoquant ainsi le courant de fuite du transistor en couche mince 300 double grille asymétrique et une dégradation des caractéristiques des dispositifs. EXPOSE DE L'INVENTION Au vu de ce qui précède, un objet de la présente invention consiste à fournir un transistor en couche mince capable de supprimer le courant d'effet kink. Un autre objet de la présente invention consiste à fournir un transistor en couche mince doté d'une mobilité de porteur élevée. Afin d'atteindre les objets mentionnés ci-dessus ou d'autres, la présente invention fournit un 2890240 4 transistor en couche mince. Le transistor en couche mince comprend un substrat, une couche d'isolation de grilles, une structure double grille, une première région légèrement dopée et une deuxième région légèrement dopée. Dans lequel, le substrat comprend une région de source, une région de drain, une région fortement dopée, une première région de canal et une seconde région de canal. La région de source et la région de drain sont respectivement disposées sur les côtés opposés du substrat. La région fortement dopée est disposée entre la région de source et la région de drain, la première région de canal est disposée entre la région fortement dopée et la région de source, et la seconde région de canal est disposée entre la région fortement dopée et la région de drain. En outre, la couche d'isolation de grilles couvre le substrat et la structure double grille comprend une première grille disposée sur la couche d'isolation de grilles au-dessus de la première région de canal et une seconde grille disposée sur la couche d'isolation de grilles au-dessus de la seconde région de canal. De plus, la première région légèrement dopée est disposée entre la seconde région de canal et la région fortement dopée et la deuxième région légèrement dopée est disposée entre la seconde région de canal et la région de drain. De même, la longueur de la deuxième région légèrement dopée est plus grande que la longueur de la première région légèrement dopée. Dans un mode de réalisation préféré de la présente invention, lorsque le substrat est un substrat de silicium de type p, la région fortement dopée, la première région légèrement dopée et la deuxième région légèrement dopée sont des régions dopées de type n. Inversement, lorsque le substrat est un substrat de silicium de type n, la région fortement dopée, la première région légèrement dopée et la deuxième région légèrement dopée sont des régions dopées de type p. De plus, la largeur de la seconde grille est plus petite que la largeur de la première grille. De plus, un matériau de la couche d'isolation de grilles comporte un oxyde de silicium, par exemple. La présente invention fournit également un transistor en couche mince. Le transistor en couche mince comprend un substrat, une couche d'isolation de grilles et une structure double grille. Ici, le substrat comprend une région de source, une région de drain, une première région légèrement dopée, une deuxième région légèrement dopée, une première région de canal et une seconde région de canal. La région de source et la région de drain sont respectivement disposées sur les côtés opposés du substrat. La première région légèrement dopée est disposée sur le substrat et entre la région de source et la région de drain. La première région de canal est disposée entre la première région légèrement dopée et la région de source, la seconde région de canal est disposée entre la première région légèrement dopée et la région de drain, et la deuxième région légèrement dopée est disposée entre la seconde région de canal et la région de drain. En outre, la couche d'isolation de grilles couvre le substrat, et la structure double grille comprend une première grille disposée sur la couche 2890240 6 d'isolation de grilles au-dessus de la première région de canal et une seconde grille disposée sur la couche d'isolation de grilles au-dessus de la seconde région de canal. De plus, la largeur de la seconde grille est plus petite que la largeur de la première drille. Dans un mode de réalisation préféré de la présente invention, le transistor en couche mince mentionné ci-dessus comprend en outre une couche diélectrique et une couche métallique. Ici, la couche diélectrique ayant une ouverture peut être disposée sur la couche d'isolation de grilles et elle couvre la structure double grille. En outre, la couche métallique est disposée sur la couche diélectrique et au--dessus de la structure double grille et de la première région légèrement dopée. Et la couche métallique remplit l'ouverture afin d'être raccordée électriquement à la structure double grille. De plus, lorsque le substrat est un substrat de silicium de type p, la première région légèrement dopée et la deuxième région légèrement dopée sont des régions dopées de type n. Inversement, lorsque le substrat est un substrat de silicium de type n, la première région légèrement dopée et la deuxième région légèrement dopée sont des régions dopées de type p. Dans un mode de réalisation préféré de la présente invention, le transistor en couche mince mentionné ci-dessus peut en outre comprendre une troisième région légèrement dopée disposée entre la première région de canal et la région de source et la longueur de la troisième région légèrement dopée est plus petite que la longueur de la première région légèrement dopée. De plus, lorsque le substrat est un substrat de silicium de type p, la première région légèrement dopée, la deuxième région légèrement dopée et la troisième région légèrement dopée sont des région dopées de type n. Inversement, lorsque le substrat est un substrat de silicium de type n, la première région légèrement dopée, la deuxième région légèrement dopée et la troisième région légèrement dopée sont des régions dopées de type p. Dans un mode de réalisation préféré de la présente invention, un matériau de la couche d'isolation de grilles est un oxyde de silicium, par exemple. Dans le transistor en couche mince basé sur la présente invention, la longueur de la deuxième région légèrement dopée est plus grande que la longueur de la première région légèrement dopée par un accroissement de la longueur de la deuxième région légèrement dopée afin de former une structure à région légèrement dopée asymétrique. La structure légèrement dopée asymétrique peut accroître l'impédance entre la source et le drain et ainsi améliorer le courant de fuite du transistor en couche mince. En outre, une région légèrement dopée est directement formée entre la première grille et la seconde grille dans la structure double grille asymétrique possédant une largeur de la première grille plus grande que celle de la seconde grille, et ainsi l'impédance entre la première région et la deuxième région peut être relevée afin d'améliorer l'effet de courant de fuite du transistor en couche mince. De plus, la couche métallique disposée sur la structure double grille est raccordée électriquement à la structure double grille et couvre la région légèrement dopée. De la sorte, en utilisant la couche métallique, le photocourant de fuite du transistor en couche mince causé par un éclairage peut être évité et la mobilité de porteur du TFT peut également être améliorée. On comprendra qu'à la fois la description générale précédente et la description détaillée suivante sont exemplaires et sont destinées à fournir une meilleure explication de l'invention telle que revendiquée. BREVE DESCRIPTION DES DESSINS Les dessins annexés sont inclus afin de fournir une meilleure compréhension de l'invention et sont incorporés dans et constituent une partie de ce mémoire descriptif. Les dessins illustrent des modes de réalisation de l'invention et, conjointement avec la description servent à expliquer les principes de l'invention. La figure 1 représente schématiquement une vue de dessus d'un transistor en couche mince de l'art antérieur. La figure 2 représente schématiquement la courbe de relation entre la tension de drain et le courant de drain du transistor en couche mince. La figure 3 représente schématiquement une vue de dessus d'un transistor en couche mince symétrique de 30 l'art antérieur. La figure 4 représente schématiquement une vue de dessus d'un transistor en couche mince asymétrique de l'art antérieur. La figure 5 représente schématiquement une vue en coupe transversale d'un transistor en couche mince selon le premier mode de réalisation de la présente invention. La figure 6A représente schématiquement une vue de dessus d'un transistor en couche mince selon le deuxième mode de réalisation de la présente invention. La figure 6B représente schématiquement une coupe transversale le long d'une ligne I-I' de la. figure 6A. La figure 6C représente schématiquement une vue de dessus d'un transistor en couche mince doté d'une couche métallique selon le deuxième mode de réalisation de la présente invention. La figure 6D représente schématiquement la coupe transversale le long d'une ligne II-II' sur la figure 6C La figure 6E représente schématiquement la coupe transversale le long de la ligne III-III' de la figure 6C. DESCRIPTION DE MODES DE REALISATION PARTICULIERS La figure 5 représente schématiquement une vue en coupe transversale d'un transistor en couche mince selon un premier mode de réalisation de la présente invention. En se référant à la figure 5, le transistor en couche mince 450 comprend un substrat 400, une couche 410 d'isolation de grilles, une structure 420 double grille, une première région légèrement dopée 430 et une deuxième région légèrement dopée 440. De même, le substrat 400 comprend une région 402 de source, une région 404 de drain, une région fortement dopée 406, une première région 407 de canal et une seconde région 408 de canal. La région 402 de source et la région 404 de drain sont disposées respectivement sur les côtés opposés du substrat 400. La région fortement dopée 406 est disposée entre la région 402 de source et la région 404 de drain, la première région 407 c.e canal est disposée entre la région fortement dopée 406 et la région 402 de source, et la seconde région 408 de canal est disposée entre la région fortement dopée 406 et la région 404 de drain. De plus, la première région légèrement dopée 430 est disposée entre la seconde région 408 de canal et la région fortement dopée 406, et la deuxième région légèrement dopée 440 est disposée entre la seconde région 408 de canal et la région 404 de drain. Il est intéressant de remarquer que la longueur L3 de la deuxième région légèrement dopée 440 est plus grande que la longueur L4 de la première région légèrement dopée 430. Tel qu'examiné précédemment, la couche 410 d'isolation de grilles couvre le substrat 400 et le matériau de la couche 410 d'isolation de grilles est un oxyde de silicium, par exemple. La structure 420 double grille comprend une première grille 422 disposée sur la couche 410 d'isolation de grilles au-dessus de la première région 407 de canal et une seconde grille 424 disposée sur la couche 410 d'isolation de grilles au-dessus de la seconde région 408 de canal. Il est intéressant de remarquer ici que la somme des largeurs L1 et L2 de la première grille 422 et de la seconde grille 424 est une constante, et la largeur L2 de la seconde grille 424, par exemple, est plus petite que la largeur L1 de la première grille 422 dans le présent mode de réalisation. C'est-à-dire, la longueur de la région 407 de canal est plus grande que celle de la région 408 de canal. En outre, le substrat 400 dans le présent mode de réalisation est un substrat de silicium de type p. La région fortement dopée 406, la première région légèrement dopée 430 et la deuxième régicn légèrement dopée 440 sont toutes des régions dopées de type n, par exemple. Dans un mode de réalisation préféré, par exemple, le substrat 400 est un substrat de silicium de type n et la région fortement dopée 406, la première région légèrement dopée 430 et la deuxième région légèrement dopée 440 sont toutes des régions dopées de type p. Etant donné que la longueur de la deuxième région légèrement dopée 440 disposée entre la région 404 de drain et la région fortement dopée 406 dans le transistor en couche mince 450 est relativement plus grande, en comparaison de la longueur d'une région légèrement dopée de l'art antérieur, l'effet de canal court se produisant dans la région 408 de canal avec une longueur plus courte, peut être évité et les caractéristiques des dispositifs du transistor en couche mince 450 peuvent être améliorées. La figure 6A représente schématiquement une vue de dessus d'un transistor en couche mince selon un deuxième mode de réalisation de la présente invention, et la figure 6B illustre schématiquement la coupe transversale le long d'une ligne I-I' de la figure 6A. Veuillez vous référer aux figures 6A et 6B simultanément. Le transistor en couche mince 550 comprend un substrat 500, une couche 510 d'isolation de grilles, et une structure 520 double grille. De plus, le substrat 500 comprend une région 502 de source, une région 504 de drain, une première région légèrement dopée 505, une deuxième région légèrement dopée 506, une première région 507 de canal et une deuxième région 508 de canal. La région 502 de source et la région 504 de drain sont disposées respectivement sur les côtés opposés du substrat 500. La première région légèrement dopée 505 est disposée sur le substrat 500 et entre la région 502 de source et la région 504 de drain. La première région 507 de canal est disposée entre la première région légèrement dopée 505 et une région 502 de source, la seconde région 508 de canal est disposée entre la première région légèrement dopée 505 et la région 504 de drain, et la deuxième région légèrement dopée 506 est disposée entre la seconde région 508 de canal et une région 504 de drain. Tel qu'examiné précédemment, la couche 510 d'isolation de grilles couvre le substrat 500 et le matériau de la couche 510 d'isolation de grilles est un oxyde de silicium, par exemple. La structure 520 double grille est disposée sur la couche 510 d'isolation de grilles. La structure 520 double grille comprend une première grille 522 disposée sur la couche 510 d'isolation de grilles au-dessus de la première région 507 de canal et une seconde grille 524 disposée sur la couche 510 d'isolation de grilles au-dessus de la seconde région 508 de canal. Ici, la somme des largeurs L5 et L6 de la première grille 522 et de la seconde grille 524 est une constante et la largeur L5 de la seconde grille 524, est plus petite que la largeur L6 de la première grille 522. C'est-à-dire, la longueur de la région 507 de canal est plus grande que celle de la région 508 de canal. En particulier, la première région légèrement dopée 505 formée entre la première grille 522 et la seconde grille 524 dans la structure 520 double grille asymétrique permet un accroissement de l'impédance entre les grilles 522 et 524. Ainsi, la tension d'effet kink peut être relevée et une formation de l'effet kink peut être retardée, fournissant une suppression plus forte d'un courant de fuite dans le transistor en couche mince 550. De plus, étant donné qu'il est inutile de se préoccuper de la précision d'alignement requise pour une formation d'une région fortement dopée entre la première grille 522 et la seconde grille 524, la distance entre la première grille 522 et la seconde grille 524 pourrait être réduite autant que possible et des volumes de dispositifs pourraient être minimisés. Référence est encore faite à la figure 6B. Afin d'accentuer l'effet de suppression du courant de fuite du transistor en couche mince 550, une troisième région légèrement dopée 509 disposée entre la première région 507 de canal et la région 502 de source est en outre incluse. En outre, le substrat 500 dans le présent mode de réalisation est un substrat de silicium de type p, et la première région légèrement dopée 505, la deuxième région légèrement dopée 506 et la troisième région légèrement dopée 509 sont toutes des régions dopées de type n, par exemple. Dans un autre mode de réalisation, par exemple, le substrat 500 est un substrat de silicium de type n et la première région légèrement dopée 505, la deuxième région légèrement dopée 506 et la troisième région légèrement dopée 509 sont, à l'inverse, des régions dopées de type p. Il est intéressant de remarquer que, pour relever la mobilité de porteur dans le transistor en couche mince 550, une couche métallique 540 peut être disposée sur la couche 510 d'isolation de grilles et cette couche métallique 540 est raccordée électriquement à la structure 520 double grille. La figure 6C représente schématiquement une vue de dessus d'un transistor en couche mince avec une couche métallique selon le deuxième mode de réalisation de la présente invention, et les figures 6D et 6E représentent schématiquement les coupes transversales le long de lignes II-II' et III-III' sur la figure 6C, respectivement. Veuillez vous référer aux figures 6C, 6D et 6E s=_multanément. Une couche diélectrique 530 et une couche métallique 540 sont disposées sur la couche 510 d'isolation de grilles, et ici, la couche diélectrique 530 couvre la structure 520 double grille et a une ouverture 530 située autour de la position où se raccordent la première grille 522 et la seconde grille 524. La couche métallique 540 est disposée sur la couche diélectrique 530 et au-dessus de la structure 520 double grille et de la première région légèrement dopée 505 et elle remplit l'ouverture 532 afin d'être raccordée électriquement à la structure 520 double grille. En particulier, tel que mentionné ci-dessus, la couche métallique 540 est disposée sur la couche diélectrique 530 et elle couvre la première région légèrement dopée 505 et une partie de la première région 507 de canal et de la seconde région 508 de canal. Donc, lorsque le transistor en couche mince 550 est appliqué sur le dispositif électroluminescent organique de type actif, la couche métallique 540 est capable de réfléchir des lumières provenant de la couche électroluminescente organique (non représentée) au-dessus du transistor en couche mince 550 et d'empêcher des lumières de toucher la première région 507 de canal et la seconde région 508 de canal, ce qui provoque le phénomène de "photocourant de fuite". Par ailleurs, la couche métallique 540 est formée au moment où la couche métallique de source (non représentée) et la couche métallique de drain (non représentée) du transistor en couche mince 550 sont formées, ainsi aucun processus de fabrication par masque photographique supplémentaire n'est requis. Pour résumer, le transistor en couche mince basé sur la présente invention possède au moins les 25 avantages suivants. i. En appliquant la structure à région légèrement dopée asymétrique dans la structure double grille asymétrique, la longueur de la région légèrement dopée entre le drain et la région de canal plus courte est plus grande que celle de la région légèrement dopée entre la région de source et la région de canal plus longue. Ainsi, le champ électrique peut être retenu afin d'éviter l'effet de canal court. ii. Une formation de la région légèrement dopée entre les deux grilles de la structure double grille est prévue. Cette région légèrement dopée permet un accroissement de l'impédance entre la région de source et la région de drain. De la sorte, la tension d'effet kink du transistor en couche mince peut être relevée et par conséquent le courant de fuite peut être supprimé de manière efficace. De plus, étant donné qu'aucune région fortement dopée n'est formée entre les deux grilles du transistor en couche mince, il est inutile de se préoccuper du problème de précision d'alignement qui est requis lors d'une formation de la région fortement dopée. Ainsi, la distance entre les deux grilles pourrait être réduite afin de minimiser le volume total des dispositifs dans le processus de fabrication du transistor en couche mince. iii. La couche métallique disposée sur et raccordée électriquement à la structure double grille est capable d'accroître la mobilité de porteur entre la région de source et la région de drain et une vitesse de réaction des dispositifs est relevée. En outre, cette couche métallique avec la couche 'Tétanique de source et la couche métallique de drain sont formées au même moment, ainsi, aucune quantité supplémentaire de masque photographique d'un processus de fabrication n'est requise. iv. Lorsque le transistor en couche mince de la 30 présente invention est appliqué sur l'affichage électroluminescent organique de type actif, la couche métallique disposée sur la région légèrement dopée est capable de réfléchir des lumières et d'éviter le phénomène de photocourant de fuite pour le transistor en couche mince, en conséquence. Ainsi, le taux d'utilisation des lumières des affichages peut être remonté et une qualité d'affichage peut être améliorée. L'homme du métier constatera de manière évidente que diverses modifications et variations peuvent être apportées à la structure de la présente invention sans s'écarter de __a portée de l'invention. En vue des descriptions précédentes, il est prévu que la présente invention couvre des modifications et variations de cette invention si ces dernières entrent dans la portée des revendications suivantes et de leurs équivalents. REVENDICATIONS 1. Transistor en couche mince (540, 550) comprenant. un substrat (400, 500) comprenant: une région (402, 502) de source et une région (404, 504) de drain disposées respectivement sur des côtés opposés du substrat; une région fortement dopée (406) disposée entre la région de source et la région de drain; une première région (407, 507) de canal disposée entre la région fortement dopée et la région de source; et une seconde région (408, 508) de canal disposée entre la région fortement dopée et la région de drain; une couche (410, 510) d'isolation de grilles couvrant le substrat; une structure (420, 520) double grille comprenant: une première grille (422, 522) disposée sur la couche d'isolation de grilles au-dessus de la première région de canal; et une seconde grille (424, 524) disposée sur la couche d'isolation de grilles au-dessus de la seconde région de canal; une première région légèrement dopée (430, 505) disposée entre la seconde région de canal et la région fortement dopée; et une deuxième région légèrement dopée (440, 506) disposée entre la seconde région de canal et la région de drain, dans lequel la longueur (L3) de la deuxième région légèrement dopée est plus grande que la longueur (L4) de la première région légèrement dopée. 2. Transistor en couche mince (450, 550) selon la revendication 1, dans lequel la largeur (L2, L5) de la seconde grille est plus petite que la largeur (L1, L6) de la première grille. 3. Transistor en couche mince (450, 550) selon la revendication 1, dans lequel le substrat est un substrat de silicium de type p. 4. Transistor en couche mince (450, 550) selon la revendication 3, dans lequel la région fortement dopée (406) et la deuxième région légèrement dopée (440, 506) sont des régions dopées de type n. 5. Transistor en couche mince (450, 550) selon la revendication 1, dans lequel le substrat (400, 500) est un substrat de silicium de type n. 6. Transistor en couche mince (450, 550) selon la revendication 5, dans lequel la région fortement dopée (406), la première région légèrement dopée (430, 505) et la deuxième région légèrement dopée (440, 506) sont des régions dopée de type p. 7. Transistor en couche mince (450, 550) selon la revendication 1, dans lequel un matériau de la couche (410, 510) d'isolation de grilles comporte un oxyde de silicium. 8. Transistor en couche mince (450, 550) comprenant. un substrat (400, 500) comprenant: une région (402, 502) de source et une région (404, 504) de drain disposées respectivement sur des côtés opposés du substrat; une première région légèrement dopée (430, 505) disposée sur le substrat et entre la région de source et la région de drain; une première région (407, 507) de canal disposée entre la première région légèrement dopée 15 et la région de source; et une seconde région (408, 508) de canal disposée entre la première région légèrement dopée et la région de drain; et une deuxième région légèrement dopée (440, 20 506) disposée entre la seconde région de canal et la région de drain; une couche (410, 510) d'isolation de grilles couvrant le substrat, et une structure (420, 520) double grille comprenant. une première grille (422, 52) sur la couche d'isolation de grilles au-dessus de la première région de canal; et une seconde grille (424, 524) disposée sur la couche d'isolation de grilles au-dessus de la seconde région de canal. 9. Transistor en couche mince (450, 550) selon la revendication 8, comprenant en outre une couche diélectrique (530) disposée sur la couche (410, 510) d'isolation de grilles, dans lequel la couche diélectrique a une ouverture (532) et. couvre la structure (420, 520) double grille. 10. Transistor en couche mince (450, 550) selon la revendication 9, comprenant en outre une couche métallique (540) disposée sur la couche diélectrique (530) et au-dessus de la structure (420, 520) double grille et de la première région légèrement dopée (430, 505), dans lequel la couche métallique remplit l'ouverture afin d'être raccordée électriquement à la structure double grille. 11. Transistor en couche mince (450, 550) selon la revendication 8, dans lequel le substrat (400, 500) 20 est un substrat de silicium de type p. 12. Transistor en couche mince (450, 550) selon la revendication 11, dans lequel la première région légèrement dopée (430, 505) et la deuxième région légèrement dopée (440, 506) sont des régions dopées de type n. 13. Transistor en couche mince (450, 550) selon la revendication 8, dans lequel le substrat (400, 500) 30 est un substrat de silicium de type n. 14. Transistor en couche mince (450, 550) selon la revendication 11, dans lequel la première région légèrement dopée (430, 505) et la deuxième région légèrement dopée (440, 506) sont des régions dopées de type p. 15. Transistor en couche mince (450,, 550) selon la revendication 8, comprenant en outre une troisième région légèrement dopée (509) disposée entre la première région (407, 507) de canal et la région (402, 502) de source, dans lequel, la longueur de la troisième région légèrement dopée est plus petite que la longueur de la première région légèrement dopée (430, 505). 16. Transistor en couche mince (450, 550) selon la revendication 15, dans lequel le substrat (400, 500) est un substrat de silicium de type p. 17. Transistor en couche mince (450, 550) selon la revendication 16, dans lequel la première région légèrement dopée (430, 505), la deuxième région légèrement dopée (440, 506) et la troisième région légèrement dopée (509) sont des régions dopées de type n. 18. Transistor en couche mince (450, 550) selon la revendication 15, dans lequel le substrat (400, 500) est un substrat de silicium de type n. 19. Transistor en couche mince (450, 550) selon la revendication 18, dans lequel la première région légèrement dopée (430, 505), la deuxième région légèrement dopée (440, 506) et la troisième région légèrement dopée (509) sont des régions dopées de type P. 20. Transistor en couche mince (450, 550) selon la revendication 8, dans lequel un matériau de la 10 couche (410, 510) d'isolation de grilles comporte un oxyde de silicium.