Brevet FR2888687A1 — publié le 20070119

La présente invention concerne le traitement de signal et s'applique notamment, mais non exclusivement, au traitement d'un signal issu d'un capteur électromagnétique installé sur un véhicule automobile et associé à une unité de contrôle électronique, également appelée E.C.U. (Electronic Control Unit) par l'homme du métier. Il est connu d'utiliser sur un véhicule automobile un capteur électromagnétique associé à une roue dentée et produisant un signal analogique en principe représentatif de la rotation de cette roue dentée. Plus précisément, l'alternance des dents de la roue dentée génère un signal périodique de forme sinusoïdale, dont la fréquence augmente avec celle de la rotation de la roue. Le passage du capteur d'une dent de la roue dentée à un creux se traduit par une transition positive ou négative du signal issu du capteur. Cependant, il arrive que le signal issu du capteur soit perturbé par des bruits électriques. II est alors difficile de savoir si la transition positive ou négative est générée par le passage d'une dent à un creux de la roue dentée ou si elle est due au bruit électrique, surtout lorsque le signal issu du capteur est de faible amplitude, par exemple lors de l'étape de synchronisation au démarrage ou lorsque la roue tourne à faible vitesse. II est alors nécessaire de traiter le signal analogique issu du capteur afin d'éliminer le signal parasite, en générant un signal logique représentatif du signal analogique issu du capteur mais dépourvu de perturbations électriques. L'E.C.0 étant dotée en général d'un microcontrôleur, la solution classique et connue de l'homme du métier consiste à utiliser la capacité de calcul de l'E.C.0 en réalisant un filtre logiciel appliqué au signal analogique issu du capteur. Ainsi, et en se référant à la figure 1, à chaque front significatif, le microprocesseur détermine le temps TN_, écoulé depuis le front significatif précédent. II en déduit le temps T prévisionnel de la prochaine occurrence du front significatif. On entend pas fronts significatifs deux fronts descendants ou bien deux fronts montants. En effet, pour des raisons de charge du calculateur, l'E.C.U. ne peut pas effectuer les calculs à chaque front détecté. La valeur de temps T permet de centrer une fenêtre d'acceptance Face sur l'instant prévu de la détection du prochain front significatif. Hors de cette fenêtre d'acceptance Face, le signal détecté est ignoré, c'est à dire qu'aucun front significatif n'est pris en compte, ceci afin de s'affranchir des parasites. En vue de garantir un bon traitement du signal, la fenêtre d'acceptance Facc doit être suffisamment restreinte ou tout au moins être une fraction de T. Si tel n'est pas le 35 cas, alors le filtrage est très mauvais, voire inexistant. En outre, le principe de fonctionnement avec une fenêtre d'acceptance Facc interdit, sauf encore une fois à agrandir ladite fenêtre et risquer de ne plus avoir un filtre efficace comme mentionné ci-dessus, d'attendre le front significatif suivant si ce dernier ne se produit pas dans l'intervalle de temps de ladite fenêtre d'acceptance Facc. La présente invention a pour but de remédier à ces inconvénients, et en particulier de proposer un dispositif de filtrage fonctionnant indépendamment de I'E.C.U. Selon un premier aspect, l'invention concerne un dispositif de filtrage d'un signal représentatif d'un phénomène de période instantanée déterminée délivré en sortie d'au moins un capteur implanté dans un véhicule automobile, caractérisé en ce qu'il comprend: - un comparateur A offrant en sortie un premier signal logique SA représentatif des transitions positives et négatives du signal SM de sortie du capteur, - une horloge G délivrant un signal SG servant de base de temps à l'ensemble du dispositif, - des moyens E, D, F permettant de fixer un temps de filtrage TF;,t dudit signal 15 SM de sortie du capteur, - un bloc de suppression B recevant en entrée ledit premier signal logique SA et délivrant en sortie un deuxième signal logique SB dont la durée de maintien tn dans un état logique dépend au moins dudit temps de filtrage TFiit, et - un bloc de contrôle C gérant au moins l'ensemble des signaux du dispositif, 20 et ayant pour signaux d'entrée au moins lesdits premier et deuxième signaux logiques SA, SB. Dans un mode de réalisation possible de l'invention, les moyens E, D, F comprennent: - un compteur F dont le comptage est déclenché par ledit bloc de contrôle C lorsque ledit deuxième signal logique SB change d'état, ledit comptage ne dépassant pas une valeur maximale tdmax, ledit compteur F étant réinitialisé par ledit bloc de contrôle C lorsque ladite valeur maximale tdmax est atteinte ou lorsque ledit deuxième signal logique SB change d'état, - un registre E stockant une fraction de la valeur contenue dans le compteur F à réception d'un signal de commande de stockage Str émanant du bloc de contrôle C, ledit signal de commande de stockage Str étant envoyé lorsque au moins un changement d'état est détecté sur ledit premier signal logique SA pendant ledit temps de filtrage TF;,t, et - un décompteur D contenant la valeur stockée dans ledit registre E et dont un premier décompte est déclenché par ledit bloc de contrôle C lorsque au moins un changement d'état est détecté sur ledit deuxième signal logique SB. Avantageusement, le bloc de suppression B fonctionne sélectivement en mode "transparent", ledit deuxième signal logique SB étant alors identique audit signal d'entrée SA, ou en mode garde, ledit deuxième signal logique SB restant alors inchangé quel que soit ledit premier signal logique SA. Dans ce cas, le bloc de suppression B adopte initialement ledit mode "transparent", passe en mode garde après une première transition dudit premier signal logique SA, et adopte ensuite ledit mode "transparent" ou ledit mode garde selon que ledit décompteur D a atteint ou non la valeur zéro. De préférence, la valeur stockée dans ledit registre E est forcée à une valeur minimale tdmin lorsque la valeur issue dudit compteur F est inférieure à tdminÉ Le compteur F peut être déclenché lorsque ledit deuxième signal logique SB change d'état. Dans un autre mode de réalisation possible de l'invention, le décompteur D est rechargé avec la valeur contenue dans le registre E lorsque ledit premier signal logique SA change d'état et tant que ledit premier décompte n'a pas atteint la valeur zéro, un nouveau décompte par ledit décompteur D étant ensuite déclenché par ledit bloc de contrôle C. Avantageusement, le bloc de contrôle C est conçu pour ne recharger le décompteur D qu'un nombre de fois prédéfini pendant ledit temps de filtrage TFiitÉ L'invention concerne également un procédé de filtrage d'un signal SM représentatif d'un phénomène de période instantanée déterminée délivré en sortie d'au moins un capteur implanté dans un véhicule automobile, consistant au moins à : - détecter une première transition positive ou négative du signal SM de sortie du capteur; - convertir la première transition positive ou négative en un premier signal 25 logique SA; créer un deuxième signal logique SB ayant le même état logique que le premier signal logique SA et maintenir le deuxième signal logique SB dans ce même état logique; - stocker dans un registre E une fraction d'une valeur contenue dans un 30 compteur F si la fraction de la valeur n'est pas égale à zéro; - stocker dans le registre E une valeur minimale tdmin prédéfinie si la fraction de la valeur est inférieure à la valeur minimale tdmin - initialiser un décompteur D avec la valeur stockée dans le registre E; - déclencher le décompteur D; - déclencher le compteur F, le comptage ne pouvant dépasser une valeur maximale tdmax prédéfinie; -recharger le décompteur D avec la valeur stockée dans le registre E si le décompte n'a pas atteint la valeur zéro et si une nouvelle transition positive ou négative du signal SM est détectée, le nombre de rechargements du décompteur D n'excédant pas un nombre entier prédéfini; et - placer le deuxième signal logique SB dans le même état logique que le premier signal logique SA si le décompteur D a atteint la valeur 0; L'invention et les avantages qui en découlent apparaîtront plus clairement à la lecture de la description qui suit d'un mode de réalisation préféré, donnée purement à titre d'exemple non- limitatif par référence aux dessins annexés, dans lesquels: - La figure 1 représente le schéma de principe de fonctionnement d'un dispositif conforme à l'art antérieur, - La figure 2 représente le schéma de principe de fonctionnement d'un dispositif conforme à l'invention, et - La figure 3 représente un schéma du dispositif selon l'invention. La figure 3 présente un schéma du dispositif selon l'invention qui comprend un comparateur A, une horloge G, des moyens E, D, F, un bloc de suppression B et un bloc de contrôle C. Le comparateur A reçoit sur son entrée différentielle le signal SM en sortie du capteur, et délivre sur sa sortie un premier signal logique SA représentatif des transitions positives et négatives du signal SM en sortie du capteur. Le signal logique SA peut donc encore contenir les signaux parasites. L'horloge G délivre un signal SG qui sert de base de temps à l'ensemble du dispositif. Les moyens E, D, F permettent de fixer un temps de filtrage TF;,t du signal SM 25 de sortie du capteur. Le bloc de suppression B reçoit en entrée le premier signal logique SA et délivre en sortie le deuxième signal logique SB dont la durée de maintien tn dans un état logique dépend au moins du temps de filtrage TF;,t. Le bloc de suppression B fonctionne sélectivement en mode "transparent", auquel cas le deuxième signal logique SB est alors identique au signal d'entrée SA, ou en mode garde, auquel cas le deuxième signal logique SB reste inchangé quel que soit le premier signal logique SA. Le bloc de contrôle C gère l'ensemble des signaux du dispositif. Il compte parmi ses signaux d'entrée les premier et deuxième signaux logiques SA, SB, et contient un compteur interne. Les moyens E, D, F comprennent un compteur F, un registre E et un décompteur D. Le compteur F contient la durée de maintien tn du deuxième signal logique SB. Le comptage est déclenché lorsque le deuxième signal logique SB change d'état, et ne peut dépasser une valeur maximale prédéterminée tdmax. Il est réinitialisé lorsque la valeur maximale tdmax est atteinte ou lorsque le deuxième signal logique SB change de nouveau d'état. Le registre E stocke une fraction de la valeur contenue dans le compteur F à réception d'un signal de commande de stockage Str émanant du bloc de contrôle C. Le signal de commande de stockage Str est envoyé lorsqu'un changement d'état est détecté sur le premier signal logique SA pendant le temps de filtrage TFiitÉ Cependant, la valeur contenue dans le registre E est forcée à une valeur minimale tdmin lorsque la fraction de la valeur contenue dans le compteur F est inférieure à tdmin (la valeur la plus grande d'entre tdmin et celle contenue dans le compteur F est toujours retenue). Le décompteur D décompte à partir de la valeur stockée dans le registre E. Un premier décompte est déclenché par le bloc de contrôle C lorsqu'un changement d'état est détecté sur le deuxième signal logique SB. Lorsque le décompte atteint la valeur 0, le bloc de suppression passe en mode "transparent". Tant que le décompte n'a pas atteint la valeur 0, le bloc de suppression reste en mode garde. Ainsi, selon une réalisation préférée de l'invention, la fréquence de l'horloge G peut par exemple être fixée à 196 kHz, la valeur maximale tdmax peut par exemple être fixée à 2,1 ms représentée par 256 impulsions, la valeur minimale tdmin peut par exemple être fixée à 8,2 ps cette valeur est efficace si on procède à une synchronisation d'horloge à 196 kHz chaque fois que F est mis à zéro représentée par une impulsion, et la valeur stockée dans le registre E peut par exemple être fixée à un 32ème de la valeur contenue dans le compteur F. Cette fraction est réalisable en transférant la valeur binaire contenue dans le compteur F dans le registre E sauf les 5 bits les moins significatifs. On peut ensuite fixer à 16 le nombre maximum de rechargements successifs du décompteur D avec la valeur stockée dans le registre E, avant que le décomptage n'atteigne la valeur 0. Ainsi le temps de filtrage TFiit n'excède pas la moitié (16/32) de la durée de maintien tn du deuxième signal logique SB à un état donné. Dans le cas, par exemple, où initialement le signal SM est nul et donc ne présente pas de transition positive ou négative, le premier signal logique SA est mis par exemple à l'état bas. Le décompteur D contient 1 sur tous les bits, le registre E est forcé à la valeur minimale tdmin, le compteur F contient 1 sur tous les bits, le bloc de suppression B est en mode "transparent", le deuxième signal logique SB étant ainsi identique au premier signal logique SA, et donc mis à l'état bas. Dans l'hypothèse par exemple où le signal SM présente ensuite une transition positive, le premier signal logique SA change d'état et passe donc à l'état haut. Le bloc de suppression B, étant toujours en mode "transparent", place le deuxième signal logique SB à l'état haut. Le bloc de contrôle C, détectant le changement d'état du deuxième signal logique SB, commande au registre E de stocker la 32ème de la valeur contenue dans le compteur F. Le registre E est alors forcé à la valeur maximale d'entre tdmin et de celle contenue dans le compteur F, représenté dans notre exemple par la valeur 1 binaire. Simultanément, le bloc de contrôle C charge le décompteur D avec la valeur contenue dans le registre E, déclenche le décompteur D, réinitialise à la valeur 0 le compteur F et déclenche le compteur F. Par ailleurs, le décompteur D n'étant plus à 0, le bloc de suppression B passe 10 en mode garde. De plus, la valeur de chargement du décompteur D étant paramétré de sorte à être inférieure à la valeur maximale tdmax que peut atteindre le compteur F, le décompte sera fini avant que le compteur F ne se bloque à la valeur maximale tdmax, c'est-à-dire 256. Pendant le décompte, le bloc de contrôle C scrute le premier signal logique SA afin de détecter un éventuel changement d'état. Si le décompteur D atteint la valeur 0 sans que le premier signal logique SA n'ait changé d'état, alors le bloc de suppression B passe en mode "transparent", le bloc de contrôle C scrute alors le deuxième signal logique SB afin de détecter un éventuel changement d'état, le compteur F continue de compter, ne s'arrêtant que lorsqu'il a atteint la valeur maximale tdmax ou lorsqu'il reçoit un signal de réinitialisation. Si pendant le décompte, le bloc de contrôle C détecte un changement d'état du premier signal logique SA, alors le bloc de contrôle C recharge le décompteur D avec la valeur contenue dans le registre E et déclenche de nouveau le décompte. Dans cette condition, le rechargement successif, respectivement le déclenchement successif, du décompteur D ne peut pas excéder le nombre maximum prédéterminé, c'est-à-dire 16 (puisque dans notre exemple, le décompteur D ne peut être respectivement rechargé successivement et déclenché successivement qu'au maximum 16 fois). Si ce nombre maximum est atteint, alors que le bloc de contrôle C détecte encore un changement d'état du premier signal logique SA, le décompteur D n'est pas rechargé et atteint donc la valeur 0, faisant ainsi passer le bloc de suppression B en mode "transparent". Cette limite évite ainsi de manquer définitivement un signal passant dans une plus haute fréquence, dans le cas par exemple d'un mauvais contact du capteur. Le décompteur D ayant atteint la valeur 0, le bloc de suppression passe en mode "transparent", et le bloc de contrôle C scrute de nouveau le deuxième signal logique SB. REVENDICATIONS 1. Dispositif de filtrage d'un signal représentatif d'un phénomène de période instantanée déterminée délivré en sortie d'au moins un capteur implanté dans un véhicule automobile, caractérisé en ce qu'il comprend: un comparateur (A) offrant en sortie un premier signal logique (SA) représentatif des transitions positives et négatives du signal (SM) de sortie du capteur, - une horloge (G) délivrant un signal (SG) servant de base de temps à l'ensemble du dispositif, - des moyens (E, D, F) permettant de fixer un temps de filtrage (TF;,t) dudit signal (SM) de sortie du capteur, - un bloc de suppression (B) recevant en entrée ledit premier signal logique (SA) et délivrant en sortie un deuxième signal logique (SB) dont la durée de maintien (tn) dans un état logique dépend au moins dudit temps de filtrage (TF;,t), et - un bloc de contrôle (C) gérant au moins l'ensemble des signaux du dispositif, et ayant pour signaux d'entrée au moins lesdits premier et deuxième signaux logiques (SA, 15 SB). 2. Dispositif de filtrage selon la revendication 1, caractérisé en ce que les moyens (E, D, F) comprennent: - un compteur (F) dont le comptage est déclenché par ledit bloc de contrôle (C) lorsque ledit deuxième signal logique (SB) change d'état, ledit comptage ne dépassant pas une valeur maximale (tdmax), ledit compteur (F) étant réinitialisé par ledit bloc de contrôle (C) lorsque ladite valeur maximale (tdmax) est atteinte ou lorsque ledit deuxième signal logique (SB) change d'état, - un registre (E) stockant une fraction de la valeur contenue dans le compteur (F) à réception d'un signal de commande de stockage (Str) émanant du bloc de contrôle (C), ledit signal de commande de stockage (Str) étant envoyé lorsque au moins un changement d'état est détecté sur ledit premier signal logique (SA) pendant ledit temps de filtrage (TF;,t), et - un décompteur (D) contenant la valeur stockée dans ledit registre (E) et dont un premier décompte est déclenché par ledit bloc de contrôle (C) lorsque au moins un 30 changement d'état est détecté sur ledit deuxième signal logique (SB). 3. Dispositif de filtrage selon la revendication 1 ou 2, caractérisé en ce que ledit bloc de suppression (B) fonctionne sélectivement en mode "transparent', ledit deuxième signal logique (SB) étant alors identique audit signal d'entrée (SA), ou en mode garde, ledit deuxième signal logique (SB) restant alors inchangé quel que soit ledit premier signal logique (SA), et en ce que ledit bloc de suppression (B) adopte initialement ledit mode "transparent', passe en mode garde après une première transition dudit premier signal logique (SA), et adopte ensuite ledit mode "transparent" ou ledit mode garde selon que ledit décompteur (D) a atteint ou non la valeur zéro. 4. Dispositif de filtrage selon l'une quelconque des revendications précédentes combinées à la revendication 2, caractérisé en ce que la valeur stockée dans ledit registre (E) est forcée à une valeur minimale (tdmin) lorsque la valeur issue dudit compteur (F) est inférieure à tdminÉ 5. Dispositif de filtrage selon l'une quelconque des revendications 10 précédentes combinées à la revendication 2, caractérisé en ce que ledit compteur (F) est déclenché lorsque ledit deuxième signal logique (SB) change d'état. 6. Dispositif de filtrage selon l'une quelconque des revendications précédentes combinées à la revendication 2, caractérisé en ce que ledit décompteur (D) est rechargé avec la valeur contenue dans le registre (E) lorsque ledit premier signal logique (SA) change d'état et tant que ledit premier décompte n'a pas atteint la valeur zéro, un nouveau décompte par ledit décompteur (D) étant ensuite déclenché par ledit bloc de contrôle (C). 7. Dispositif de filtrage selon la revendication 6, caractérisé en ce que le bloc de contrôle (C) est conçu pour ne recharger le décompteur (D) qu'un nombre de fois 20 prédéfini pendant ledit temps de filtrage (TFi,t). 8. Procédé de filtrage d'un signal (SM) représentatif d'un phénomène de période instantanée déterminée délivré en sortie d'au moins un capteur implanté dans un véhicule automobile, consistant au moins à : -détecter une première transition positive ou négative du signal (SM) de sortie 25 du capteur; - convertir la première transition positive ou négative en un premier signal logique (SA); - créer un deuxième signal logique (SB) ayant le même état logique que le premier signal logique (SA) et maintenir le deuxième signal logique (SB) dans ce même 30 état logique; - stocker dans un registre (E) une fraction d'une valeur contenue dans un compteur (F) si la fraction de la valeur n'est pas égale à zéro; - stocker dans le registre (E) une valeur minimale (tdmin) prédéfinie si la fraction de la valeur est inférieure à la valeur minimale tdmin; - initialiser un décompteur (D) avec la valeur stockée dans le registre (E) ; - déclencher le décompteur (D) ; - déclencher le compteur (F), le comptage ne pouvant dépasser une valeur maximale (tdmax) prédéfinie; - recharger le décompteur (D) avec la valeur stockée dans le registre (E) si le décompte n'a pas atteint la valeur zéro et si une nouvelle transition positive ou négative du signal (SM) est détectée, le nombre de rechargements du décompteur (D) n'excédant pas un nombre entier prédéfini; et - placer le deuxième signal logique (SB) dans le même état logique que le premier signal logique (SA) si le décompteur (D) a atteint la valeur 0;