Brevet FR2892562A1 — publié le 20070427

DISPOSITIF DE PASSIVATION D'UN COMPOSANT A SEMI- CONDUCTEUR LATERAL Le domaine de l'invention est celui des composants électroniques latéraux fonctionnant à haute tension et plus particulièrement celui des composants hyperfréquences de puissance. Ces composants sont par exemple des transistors. Un composant latéral est un composant dans lequel la circulation du courant principal s'effectue parallèlement à la surface du substrat sur au moins une partie de son trajet dans le composant. Les transistors MESFET (acronyme de l'expression anglo-saxonne Metal Semi-conductor Field Effect Transistor ) latéraux, presque tous les transistors MESFET GaAs, les transistors HEMTs, (acronyme de l'expression anglosaxonne High Electron Mobility Transistor ) les LDMOS, l'immense majorité des transistors MOS des circuits numériques en silicium sont des composants totalement latéraux ou presque totalement latéraux. Parmi les transistors MOS (acronyme de l'expression anglo- saxonne Metal Oxyde Semi-conductor ), les transistors D-MOS sont partiellement latéraux. La catégorie des transistors purement verticaux, c'est-à-dire non-latéraux, comprend la majorité des transistors bipolaires, les transistors à induction électrostatique (Static Induction Transistors ou SIT, à grille Schottky ou PIN), certains U-MOS et certains V-MOS. Dans la suite on entend par composant latéral un composant totalement ou partiellement latéral. On rappelle brièvement le fonctionnement d'un transistor latéral 1 en relation avec la figure 1. Le transistor 1 représenté en coupe comprend un substrat 10 en semi-conducteur qui comprend au moins une couche Cl sur laquelle sont déposées des métallisations de la source 20, de la grille 30 et du drain 40 entre lesquelles sont déposés des dispositifs de passivation 50' en matériau isolant. Ces dispositifs de passivation ont notamment pour fonction de protéger la surface du semi-conducteur d'une perturbation en surface ou au voisinage de cette surface. Le courant circule principalement dans la partie de la couche 1 située entre la source et le drain, désignée canal. Un problème rencontré avec ces transistors latéraux est celui de l'accumulation d'électrons dans le dispositif de passivation au cours du fonctionnement du transistor, notamment dans le dispositif 50' situé entre les métallisations de la grille et du drain. Ces électrons ainsi piégés sont 5 responsables de nombreux problèmes : - ils provoquent un pincement électro-statique parasite du canal dans la zone grille-drain, - ils augmentent la résistance du dispositif à l'état passant, - ils font chuter l'excursion (ou plage de variation) en courant, la 10 densité de puissance disponible, le rendement de conversion énergétique du système qui comporte le composant, ce système étant par exemple un amplificateur ou un oscillateur, - ils provoquent de graves instabilités lentes, plus ou moins réversibles, des caractéristiques du composant, instabilités qui dégradent les 15 performances des systèmes qui comportent le composant, - ils rendent impossible l'obtention de modèles électriques fiables, modèles absolument nécessaires pour l'ingénierie des systèmes qui comportent le composant. Ce type d'effets provoque aussi une dégradation lente et 20 progressive du composant qui impacte directement sur sa fiabilité opérationnelle. Les effets parasites de ce type sont appelés effets de traînage ( lag en anglosaxon). Ils sont déjà présents dans les composants latéraux à base de GaAs et InP fonctionnant à des tensions de crête inférieures à 30 25 V. Ils sont très renforcés dans les composants en cours de développement à base de semi-conducteurs à grande bande interdite (composés III-N et SiC), destinés à fonctionner à des tensions crête bien supérieures, entre 60 et 300 V selon les cas. La forte tension déplace la distribution énergétique électronique 30 vers les hautes énergies. L'augmentation de la bande interdite du semi-conducteur réduit les marches de potentiel entre semi-conducteur et isolant. Ces deux effets favorisent l'injection d'électrons dans l'isolant. Les électrons injectés se localisent dans des niveaux profonds de l'isolant, où ils peuvent rester très longtemps si aucune excitation externe ( lumière, agitation 35 thermique, fort champ électrique) ne vient !es en déloger. Une solution pour limiter les effets dus à l'accumulation des électrons, consiste à n'exploiter qu'une petite partie des potentialités offertes par les propriétés électriques du matériau semi-conducteur. Pour donner un ordre de grandeur, on fait fonctionner les prototypes de transistors HEMT GaN actuels entre 25 et 30 V au lieu des 70 à 100 V qu'autoriserait le champ de claquage du matériau. On en tire des densités de puissance de 3 à 6 W/mm sur des petits transistors alors que l'on pourrait en espérer plus de 10 W/mm, le record mondial se situant actuellement vers 36 W/mm sur un petit transistor. Une autre solution porte sur l'adjonction de plaques de champ de part et d'autre de la grille du transistor. L'utilisation de ces plaques de champ latérales peut permettre de limiter l'amplitude des effets, en réduisant l'amplitude du champ électrique en bord de grille, mais il s'agit d'une réduction quantitative et non d'une suppression qualitative. Le flux de porteurs à forte énergie est plus faible, mais il reste encore une proportion des porteurs du canal du transistor qui peuvent être injectés dans l'isolant et y être stockés. Les effets délétères sont minimisés et ralentis, mais ils sont encore présents. Le but de l'invention est de réduire l'accumulation d'électrons dans 20 le dispositif de passivation au cours du fonctionnement du transistor indépendamment de l'utilisation de plaques de champ latérales. L'invention peut être éventuellement utilisée en complément de plaques de champ latérales. 25 Pour atteindre ce but, l'invention propose un composant électronique à semi-conducteur latéral, le semi-conducteur comprenant au moins une couche Cl sur laquelle est disposé au moins un dispositif de passivation, la couche Cl présentant un minimum de bande de conduction MBC1. II est principalement caractérisé en ce que le dispositif de passivation comporte au 30 moins une cellule élémentaire comprenant elle-même au moins une couche barrière C2 disposée sur la couche Cl et une couche de collection C3 disposée sur la couche C2, de minimum de bande de conduction respectif MBC2 et MBC3, avec MBC2 supérieure à MBC1 et MBC3 et en ce que la couche C2 présente une épaisseur inférieure à 20 nm, cette cellule visant à 4 éviter une accumulation d'électrons dans le dispositif de passivation au cours du fonctionnement du composant. Le rôle de la couche barrière C2 est de s'opposer au passage des électrons en provenance de la couche Cl. Le rôle de la couche de collection C3 est de collecter les électrons qui ont franchi la couche C2 ou qui s'y sont momentanément arrêtés, stockés temporairement dans des niveaux profonds. La couche C2 est telle qu'elle induit une barrière de potentiel abrupte pour les électrons qui voudraient passer de la couche Cl vers la couche C2. La couche C2 doit être suffisamment fine pour autoriser le passage de la couche C2 vers la couche Cl ou la couche C3 des électrons qui ont pu être stockés dans des niveaux profonds de la couche C2. II comprend de préférence un empilement de plusieurs cellules élémentaires par exemple de 10 à 20 cellules de manière à former pour la 15 couche Cl une protection d'épaisseur suffisante. Le rôle de la couche C3 est aussi d'évacuer vers le drain les électrons collectés. Pour ce faire la métallisation de drain est configurée de manière à autoriser le passage sans obstacle électrique des électrons de la couche C3 vers cette électrode : selon une caractéristique de l'invention, le dispositif de 20 passivation étant situé à côté d'un drain qui comporte une métallisation, chaque couche C3 de la ou des cellules élémentaires est en contact avec la métallisation du drain. Selon une autre caractéristique de l'invention, la couche C3 présente une résistivité inférieure à 1012 Ohm.cm. 25 La couche C3 présente avantageusement une épaisseur inférieure à 20 nm. De préférence, l'empilement présente une épaisseur inférieure à 1.5 pm. Selon un premier mode de réalisation, la couche C2 est une couche 30 d'oxyde de silicium et la couche C3 est une couche de nitrure de silicium ou de silicium amorphe. Selon un deuxième mode de réalisation, la couche C2 est une couche de nitrure d'aluminium et la couche C3 est une couche de nitrure de gallium ou de nitrure d'aluminium-gallium ou de nitrure de gallium-indium ou un 35 composé de nitrure d'aluminium-gallium-indium ou de carbure de silicium. Selon un troisième mode de réalisation, la couche C2 est une couche de carbone ou de composés carbone-azote et la couche C3 est une couche de carbure de silicium ou de silicium. Le carbone est par exemple du SP3 ou du diamant. 5 Selon une caractéristique de l'invention, le composant est un transistor, par exemple un transistor de type MESFET ou HEMT ou MOS. Selon une autre caractéristique de l'invention, le composant est un transistor hyperfréquence de puissance. Le composant est par exemple destiné à fonctionner à des puissances 10 de crêtes comprises entre 50 et 350 V. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit, faite à titre d'exemple non limitatif et en référence aux dessins annexés dans lesquels : 15 la figure 1 déjà décrite représente schématiquement un transistor de l'état de la technique vu en coupe, la figure 2 représente schématiquement un exemple de réalisation d'un dispositif de passivation conforme à l'invention, comportant une cellule élémentaire, 20 la figure 3 représente schématiquement les minima de bande de conduction pour les couches Cl, C2 et C3 en fonction de la direction perpendiculaire à la surface de la couche Cl, la figure 4 représente schématiquement un exemple de dispositif de passivation comprenant un empilement de cellules élémentaires, 25 la figure 5 représente schématiquement une métallisation du drain comprise entre deux dispositifs de passivation. On va décrire l'invention en prenant un transistor comme exemple de composant. Le transistor peut être un transistor de type 30 MESFET ou HEMT ou MOS. Selon un premier mode de réalisation de l'invention décrit en relation avec la figure 2, l'isolant de passivation traditionnel est remplacé par un dispositif de passivation qui comporte une cellule élémentaire 52 ; cette cellule 52 comprend une couche C2 dite couche barrière disposée sur la 35 couche Cl et, sur la couche C2, une couche C3 dite couche de collection. 6 Le rôle de la couche barrière C2 est de s'opposer au passage des électrons en provenance de la couche Cl. Le rôle de la couche de collection C3 est de collecter et évacuer vers le drain les électrons qui ont franchi la couche C2 ou qui s'y sont momentanément arrêtés, stockés temporairement dans des niveaux profonds. Les couches Cl, C2 et C3 ont une bande de conduction dont les minima sont respectivement désignés MBC1, MBC2 et MBC3, comme illustré figure 3. Selon l'invention, MBC2 est supérieur à MBC1 et supérieur à MBC3. Il n'y a pas de positionnement imposé pour MBC3 par rapport à MBC1, comme illustré sur la figure. De la sorte, la couche C2 induit une barrière de potentiel abrupte pour les électrons qui voudraient passer de la couche Cl vers la couche C2. En outre, l'épaisseur de la couche C2 doit être suffisamment épaisse pour empêcher le passage de la très grande majorité ( > 99% ) des électrons qui circulent dans la couche Cl lorsque le transistor est en opération. Elle doit être par contre suffisamment fine pour que des électrons qui ont pu être stockés dans des niveaux profonds de la couche C2, soient autorisés à passer par effet tunnel de la couche C2 vers la couche Cl ou la couche C3. En pratique, lorsque la couche C2 est constituée d'un isolant usuel tel que SiO2, Si3N4, AIN, BN, C, CN, etc, l'épaisseur optimale se situe entre 3 et 15 nm. La couche C3 n'est pas forcément très isolante, mais elle doit présenter un champ électrique de claquage aussi fort que possible. En effet, il faut éviter autant que possible les phénomènes de claquage puisque l'on recherche toujours une bonne tenue en tension du transistor. Un minimum de bande de conduction MBC3 faible conduit généralement à un champ de claquage faible. Ce dernier peut néanmoins être augmenté en ajustant l'épaisseur de la couche C3 : en effet, le champ effectif de claquage de la couche C3 est d'autant plus grand que la couche est fine. C'est une conséquence de la nature du principal mécanisme de claquage : l'ionisation par impact. Cette couche C3 joue le rôle d'un puits quantique à électrons. Si la couche est trop fine, l'énergie du premier niveau lié où les électrons sont arrêtés dans le puits quantique va monter, ce qui 7 risque de diminuer l'efficacité de collection. L'épaisseur optimale se situe entre 1 et 20 nm. Le rôle de la couche C3 est aussi d'évacuer vers le drain les électrons collectés. Pour ce faire la métallisation de drain 40 est configurée de manière à autoriser le passage sans obstacle électrique des électrons de la couche C3 vers cette électrode. Cette électrode présente donc au moins une zone de contact avec la couche C3, comme illustré figure 5. Selon un autre mode de réalisation décrit en relation avec la figure 4, le dispositif de passivation 50 comprend un empilement de cellules élémentaires 52 de manière à former pour la couche Cl une protection d'épaisseur suffisante, typiquement comprise entre 0.1 et 1 pm. Cet empilement peut être complété par un isolant épais de type couche C2. Des exemples d'empilement de 20 cellules élémentaires ont été réalisés. Chaque couche mesurant environ 6 nm d'épaisseur, une cellule élémentaire bicouche mesure environ 12 nm et le super-réseau constitué par l'empilement atteint environ 240 nm. Les couches C2 et C3 sont par exemple déposées sur toute la surface du substrat, c'est-à-dire sur la couche Cl. Pour former la métallisation du drain, on creuse une tranchée dans l'empilement jusqu'à la couche Cl et on dépose le métal du drain sur les flancs de la tranchée pour qu'au moins les bords de la couche C3 soient en contact avec le métal. Le métal peut combler toute la tranchée. Selon un premier mode de réalisation du super-réseau, les couches C2 sont des couches d'oxyde de silicium et les couches C3 des couches de nitrure de silicium ou de silicium amorphe. Elles sont par exemple déposées de manière classique par dépôt chimique en phase vapeur activé par plasma ou PECVD , acronyme de l'expression anglo-saxonne Plasma Enhanced Chemical Vapor Deposition . Selon un deuxième mode de réalisation du super-réseau, les couches C2 sont des couches de nitrure d'aluminium et les couches C3 des couches de nitrure de gallium ou de nitrure d'aluminium-gallium ou de nitrure de gallium-indium ou d'un composé de nitrure d'aluminium-gallium-indium ou de carbure de silicium. Elles sont par exemple déposées de manière classique par pulvérisation cathodique ou PVD , acronyme de l'expression anglo-saxonne Physical Vapor Deposition , ou encore par dépôt chimique en phase vapeur ou CVD , acronyme de l'expression anglo-saxonne Chemical Vapor Deposition . Selon un troisième mode de réalisation du super-réseau, les couches C2 sont des couches de carbone ou de composés carbone-azote et les couches C3 des couches de carbure de silicium ou de silicium. Le carbone est par exemple du SP3 ou du diamant. Elles sont par exemple déposées de manière classique par PECVD , ou encore par CVD . Ce troisième super-réseau présente plusieurs avantages : ~o une forte conductivité thermique des couches C2, une attaque des couches, par gravure plasma, à base de précurseurs oxygénés ou fluorés, sélective par rapport à une couche Cl en GaN ou AIGaN, une forte conductivité thermique des couches C3, pour la version 15 carbure de silicium. Selon une variante, on dope les couches C2 pour introduire des charges fixes selon ce que l'on désire, et/ou on dope les couches C3 pour optimiser le profil global de champ et/ou la conduction électrique dans les couches collectrices C3. REVENDICATIONS 1. Composant électronique à semi-conducteur latéral, le semi-conducteur comprenant au moins une couche Cl sur laquelle est disposé au moins un dispositif de passivation (50), la couche Cl présentant un minimum de bande de conduction MBC1, caractérisé en ce que le dispositif de passivation (50) comporte au moins une cellule élémentaire (52) comprenant elle-même au moins une couche barrière C2 disposée sur la couche Cl et une couche de collection C3 disposée sur la couche C2, de minimum de bande de conduction respectif MBC2 et MBC3, avec MBC2 supérieure à MBC1 et MBC3 et en ce que la couche C2 présente une épaisseur inférieure ~o à 20 nm, cette cellule (52) visant à éviter une accumulation d'électrons dans le dispositif de passivation (50) au cours du fonctionnement du composant. 2. Composant électronique selon la revendication précédente, caractérisé en ce qu'il comprend un empilement de plusieurs cellules 15 élémentaires (52). 3. Composant électronique selon la revendication précédente, caractérisé en ce que l'empilement comprend entre 10 à 20 cellules. 20 4. Composant électronique selon l'une quelconque des revendications précédentes, caractérisé en ce que le dispositif de passivation (50) étant situé à côté d'un drain qui comporte une métallisation (40), chaque couche C3 de la ou des cellules élémentaires (52) est en contact avec la métallisation du drain (40). 25 5. Composant électronique selon l'une quelconque des revendications précédentes, caractérisé en ce que la couche C3 présente une résistivité inférieure à 1012 Ohm.cm. 30 6. Composant électronique selon l'une quelconque des revendications précédentes, caractérisé en ce que la couche C3 présente une épaisseur inférieure à 20 nm. 7. Composant électronique selon l'une quelconque des revendications 2 à 6, caractérisé en ce que l'empilement présente une épaisseur inférieure à 1.5 pm. 8. Composant électronique selon l'une quelconque des revendications précédentes, caractérisé en ce que la couche C2 est une couche d'oxyde de silicium et la couche C3 est une couche de nitrure de silicium ou de silicium amorphe. 10 9. Composant électronique selon l'une quelconque des revendications 1 à 7, caractérisé en ce que la couche C2 est une couche de nitrure d'aluminium et la couche C3 est une couche de nitrure de gallium ou de nitrure d'aluminium-gallium ou de nitrure de gallium-indium ou un composé 15 de nitrure d'aluminium-gallium-indium ou de carbure de silicium. 10. Composant électronique selon l'une quelconque des revendications 1 à 7, caractérisé en ce que la couche C2 est une couche de carbone ou de composés carbone-azote et la couche C3 est une couche de 20 carbure de silicium ou de silicium. 11. Composant électronique selon la revendication précédente, caractérisé en ce que le carbone est du SP3 ou du diamant. 25 12. Composant électronique selon l'une quelconque des revendications précédentes, caractérisé en ce que le composant est un transistor (1). 13. Composant électronique selon la revendication précédente, 30 caractérisé en ce que le transistor (1) est un transistor de type MESFET ou HEMT ou MOS. 14. Composant électronique selon l'une quelconque des revendications précédentes, caractérisé en ce que le composant est un 35 transistor hyperfréquence de puissance.5 11 15. Composant électronique selon l'une quelconque des revendications précédentes, caractérisé en ce que le composant est destiné à fonctionner à des puissances de crêtes comprises entre 50 et 350 V.5