Brevet FR2897996A1 — publié le 20070831

Arrière-plan de l'invention Le domaine de l'invention est celui des télécommunications numériques. L'invention trouve une application particulière dans le domaine des communications numériques radiofréquence entre une station de base et un terminal mobile et notamment dans les applications conformes à l'évolution des systèmes de téléphonie mobile de troisième génération connus sous le nom de HSDPA (High Speed Downlink Packet Access) et définis par I'UMTS Forum. Le principe de HSDPA se base sur l'adaptation rapide du lien consistant à attribuer la majorité des ressources aux utilisateurs dont les conditions de canal sont favorables. Cette norme autorise des modulations de type QPSK et 16QAM, cette dernière offrant une efficacité spectrale supérieure. Cependant, la modulation de type 16QAM est très sensible aux interférences et son utilisation nécessite des techniques de traitement avancées en réception. Parmi ces traitement avancés, on connaît l'annuleur d'interférence MPIC (Multipath Interference Canceller) décrit dans le document K. Higuchi, A. Fujiwara et M. Sawahachi "Multipath interference canceller for high-speed packet transmission with adaptive modulation and coding schme in W-CDMA forward link", IEEE Journal on Selected Areas in Communications, Vol. 20, n 2, pages 419-432, février 2002, ci-après [Higuchi]. Ce récepteur MPIC offre, pour les systèmes HSDPA, des performances supérieures au récepteur conventionnel RAKE utilisé en UMTS de base. Le récepteur MPIC est un récepteur multi-utilisateurs non linéaire avec une structure en étages. Il appartient à la famille des 30 récepteurs H-PIC (Nard Paraliei Tnterference Canceller), dans resquels une (3éCiSinr jure ,Y)Ur z,ymboles transmis st nse !. 1i \/el le -,aque ,interference est effet ee i tous Ces codes en même temps. Le principe de fonctionnement du MPIC consiste à régénérer de 35 l'interférence en utilisant les symboles estimés à la sortie de l'étage courant. Cette interférence est ensuite retranchée du signal reçu et le signal résultant constitue l'entrée de l'étage suivant. L'interférence est régénérée et annulée suivant chaque trajet du canal. Dans la suite de ce document, nous utiliserons les notations suivantes : : durée du temps symbole; durée du temps chip; : facteur d'étalement (Q =1', / ; s: facteur de sur-échantillonnage (nombre d'échantillons par temps chip); 10 ci,: code d'étalement k (k = L...,K ); K: nombre de codes d'étalement alloués; s : code d'embrouillage; : vecteur des symboles estimés après une décision dure (hard decision en anglais) avec (4 ri, où (,,...,a,, sont les 15 vecteurs des symboles estimés correspondant aux différents codes après une décision dure; à: vecteur des symboles estimés après une décision souple {loft decision en anglais) avec à = ... (47, où ... sont les vecteurs des symboles estimés correspondant aux différents codes 20 après une décision souple; v(i): impulsion de mise en forme en racine du cosinus surélevé (dite demi-Nyquist) ; : temps de retard dus aux différents trajets (exprimés en nombre d'échantillons); 25 : gains complexes des différents trajets; L : nombre de trajets du canal; - j.T : transposée matricielle; (.)* : conjugué complexe. La figure 1 représente un récepteur MPIC 12 à m étages 30 (premier étage 13, étages intermédiaires 14 et dernier étage 15) dont la sfructur est` obtenue oartb ion schéma ploc générique donné J 1r ,e ,-,lcluch. Les paramètres utilisés dans cette figure sont définis rommE, suit : 35 r(t) : signal analogique reçu en bande de base; : signal discret reçu en bande de base après échantillonnage au rythme TJS; réplique estimée du signal transmis suivant le trajet 1 (r L) à la sortie de l'étage m (r Pour chaque trajet, le signal en sortie des moyens 113 d'échantillonnage est fourni en entrée d'un multiplicateur 21 qui multiplie le signal chip à chip par le conjugué complexe du code d'embrouillage s* pour le désembrouiller. Le signal issu du multiplicateur 21, est fourni en entrée d'un corrélateur 111 (filtre de désétalement) correspondant à chacun des codes d'intérêt C*l à C*k. Le signal en sortie de chaque corrélateur 111 est fourni en entrée de moyens 31 de décimation adaptés à garder un échantillon 10 chaque Q chips, ce qui consiste à effectuer, en analogique, un échantillonnage au rythme symbole. Le bloc ET'11 d'estimation des symboles comporte également des moyens 114 de compensation du canal adaptés à multiplier, pour chaque trajet 1, le signal en sortie des moyens de décimation 31 par le 15 conjugué complexe hi* du gain du canal correspondant. Il comporte également, pour chacun des codes d'étalement c, un sommateur 115 des signaux suivant les différents trajets. En sortie de chaque sommateur 115, le signal, qui constitue une décision souple des symboles est fourni en entrée d'un dispositif 20 32 de décision (dépendant du type de modulation utilisé) et apte à donner, pour les différents codes d'étalement Ck une estimation dure des symboles véhiculés par le signal, Dans le bloc de régénération d'interférence ET12 on retrouve pratiquement les mêmes opérations qu'au niveau de la chaîne d'émission 25 (par exemple d'une station de base). Ce bloc comporte notamment : - des moyens 31' permettant le sur-échantillonnage des symboles estimés d'un facteur Q afin de les ramener au rythme chip; - des moyens 111' permettant d'étaler les symboles estimés k respectivement par les codes CI à Ck; 30 - un sommateur 115' ; Ur rrtIltiPlIr,alei -idapté applique ;e ode i'embrcirillage en iÎ rili ie ;1cylal 0: t le -1 30rnl-f ate I,, x ri séquence - des moyens 113' permettant le sur-échantillonnage du signal en sortie 35 des moyens 116' d'un facteur S afin de le ramener au rythme rapide; - des moyens 119' adaptés à effectuer un filtrage à l'impulsion de mise en forme en demi-Nyquist ; - des moyens 114' adaptés à pondérer, suivant chaque trajet, le signal après mise en forme par le coefficient du canal correspondant ; et - des moyens 112' adaptés à introduire le retard correspondant r Les deux dernières opérations sont désignées par filtrage canal , et permettent d'obtenir les signaux 1,,,, (i) qui sont des répliques estimées du signal transmis suivant les différents trajets 1 du canal, au rythme rapide, à la sortie de l'étage In . Dans cette structure, les signaux sont transmis d'un étage à l'autre au rythme rapide (rythme d'échantillonnage). La structure du premier étage 13 est similaire à celle de l'étage intermédiaire 14 de la figure 2. La différence réside au niveau du bloc d'estimation des symboles qui est directement obtenu du bloc ET11 en court-circuitant l'entrée, c'est-à-dire en attaquant les entrées suivant les différents trajets par le même signal, et qui correspond au signal discret reçu en bande de base r(i). L'homme du métier comprendra que le dernier étage 15 du récepteur MPIC 12, ne comporte pas de bloc de régénération d'interférence ET12, mais seulement un bloc d'estimation, similaire au bloc d'estimation des symboles ET11 des étages intermédiaires 14, ce bloc comprenant en outre un bloc de conversion parallèle/série des symboles estimés. Comme décrit dans le document [Higuchi], le récepteur MPIC 12 25 décrit précédemment permet une amélioration notable en termes de taux d'erreur binaire (TEB) et de débit de sortie. Cependant, son implémentation conduit à une complexité en opérations arithmétiques (multiplications, additions complexes) de 5 à 25 fois supérieures à celles d'un récepteur conventionnel RAKE utilisé en 30 UMTS de base (voir l'étude de complexité ci-après) J eu et eSLiHlé de 11 erlti0l', La présente invention a pour but principal de proposer une structure à faible complexité pour l'annuleur d'interférence MPIC. 35 Plus précisément, l'invention concerne un dispositif de réception d'un signal analogique à étalement de spectre en bande de base issu d'un canal de propagation mufti-trajets, ce signal analogique véhiculant des symboles, ce dispositif de réception comportant une structure à au moins deux étages, chaque étage comportant un bloc d'estimation des symboles, et, à l'exception du dernier étage, un bloc de régénération d'interférence utilisant les symboles estimés par le bloc d'estimation de symbole de cet étage. Conformément à l'invention, les signaux sont transmis au rythme chip d'un étage à l'autre et chacun des blocs de régénération d'interférences utilise une mise en forme en Nyquist complet. 10 On rappelle que dans le récepteur MPIC avec structure classique décrit précédemment en référence aux figures 1 et 2, une mise en forme en demi-Nyquist est utilisée dans le bloc ET12 de régénération d'interférences, et un banc de filtres adaptés à la mise en forme en demi-Nyquist est utilisé à l'entrée du bloc ET11 d'estimation des symboles. 15 Conformément à l'invention, on effectue une mise en forme pour la régénération d'interférences en utilisant un Nyquist complet (cosinus surélevé), au lieu d'un demi-Nyquist. Cette caractéristique permet avantageusement de supprimer le banc de filtres à l'entrée du bloc d'estimation des symboles. 20 En procédant ainsi, on regroupe la mise en forme en demi-Nyquist et le banc de filtres adaptés à la mise en forme dans un même filtre. La structure du récepteur conforme à l'invention permet de réduire la part des traitements effectués au rythme rapide, qui sont les 25 plus coûteux et par conséquent entraîne une réduction de la complexité globale du MPIC. Cette structure permet également de réduire la charge mémoire par rapport au récepteur MPIC avec structure classique. Le fait de transmettre les signaux entre les différents étages au rythme chi!) permet de réduire encore la complexité. Plus précisément, 30 l'opération consistant à retrancher l'interférence du signal reçu à rentrée chenue étape eqt effectuée dans reptei ir ive, L-VS',;ICII je epii2e ef dans e JisposItit eteptice 3elon l'invention, au rythme On réduit ainsi considérablement !e nombre d'opérations arythmiques nécessaires au fonctionnement de ce récepteur. 35 Dans un mode particulier de réalisation de l'invention, le bloc de détection de symboles du premier étage du dispositif de réception selon l'invention est constitué par un récepteur RAKE multicode comportant un unique filtre corrélateur de désétalement pour chacun desdits codes, et dans lequel la compensation de canal s'effectue au rythme chip. Cette caractéristique permet avantageusement de réduire la complexité du récepteur, puisqu'elle ne nécessite que K corrélateurs au lieu des (K x L) corrélateurs du récepteur MPIC avec structure classique décrit précédemment en référence aux figures 1 et 2. Dans la suite de ce document, on dira que le premier étage du dispositif de réception selon l'invention est un récepteur RAKE multicode avec une structure T (pour compensation au rythme chip) par opposition au récepteur RAKE multicode du récepteur MPIC avec structure classique 12, dans lequel la compensation s'effectue au rythme symbole et que l'on nommera structure Ts . Corrélativement, l'invention vise aussi un procédé itératif de réception d'un signal analogique à étalement de spectre en bande de base issu d'un canal de propagation multi-trajets, ce signal analogique véhiculant des symboles, ce procédé comportant : - une étape pour obtenir une première estimation des symboles correspondant à chacun des codes ; - une étape pour régénérer, à partir des symboles estimés, des interférences pour chacun desdits trajets ; et - une étape dite "étape d'annulation d'interférences" pour délivrer une deuxième estimation des symboles en annulant les interférences du signal analogique pour chacun desdits trajets. Conformément à l'invention, les interférences sont régénérées au rythme chip et l'étape de régénération d'interférences utilise une mise en forme en Nyquist complet. Dans un mode particulier de réalisation, les différentes étapes du procédé de réception sont déterminées par des instructions de 30 programmes d'ordinateurs i 'onsequen( e lInvention , Ise programme Jidiriateu e support zi'intoi mations -iei()gPari-lMe étant susceptible d'être mis en oeuvre dans un dispositif de réception ou plus généralement dans un ordinateur, ce programme comportant des 35 instructions adaptées à la mise en oeuvre des étapes d'un procédé de réception tel que décrit ci-dessus. Ce programme peut utiliser n'importe quel langage de programmation, et être sous la forme de code source, code objet, ou de code intermédiaire entre code source et code objet, tel que dans une forme partiellement compilée, ou dans n'importe quelle autre forme souhaitable. L'invention vise aussi un support d'informations lisible par un ordinateur, et comportant des instructions d'un programme d'ordinateur tel que mentionné ci-dessus. Le support d'informations peut être n'importe quelle entité ou dispositif capable de stocker le programme. Par exemple, le support peut comporter un moyen de stockage, tel qu'une ROM, par exemple un CD ROM ou une ROM de circuit microélectronique, ou encore un moyen d'enregistrement magnétique, par exemple une disquette (floppy dise) ou un disque dur. D'autre part, le support d'informations peut être un support transmissible tel qu'un signal électrique ou optique, qui peut être acheminé via un câble électrique ou optique, par radio ou par d'autres moyens. Le programme selon l'invention peut être en particulier téléchargé sur un réseau de type Internet. Alternativement, le support d'informations peut être un circuit intégré dans lequel le programme est incorporé, le circuit étant adapté pour exécuter ou pour être utilisé dans l'exécution du procédé en question. Brève description des dessins D'autres caractéristiques et avantages de la présente invention ressortiront de la description faite ci-dessous, en référence aux dessins annexés qui en illustrent un exemple de réalisation dépourvu de tout caractère limitatif. Sur les figures : la figure 1 déjà décrite représente un récepteur MPIC avec tructure - iassique déià Je( i"ite eprêsen e MPTC de figure la figure 3 représente un dispositif de réception conforme à l'invention dans un mode particulier de réalisation la figure 4 représente le premier étage du dispositif de réception de la figure 3 ; la figure 5 représente un étage intermédiaire du dispositif de réception de la figure 3 ; la figure 6 représente le dernier étage du dispositif de réception de la figure 3 ; la figure 7 représente, sous forme d'organigramme, les principales étapes d'un programme de réception conforme à l'invention, dans un mode particulier de réalisation ; et 10 les figures 8 à 11 illustrent le gain en complexité pouvant être obtenu par le dispositif de réception selon l'invention. Description détaillée d'un mode de réalisation Dans les figures qui vont maintenant être décrites, les éléments 15 déjà décrits en référence aux figures 1 et 2 conservent les mêmes références. La figure 3 représente la structure d'un dispositif de réception 10 conforme à l'invention dans un mode particulier de réalisation. Dans le mode de réalisation décrit ici, ce récepteur comporte M étages (premier 20 étage 130, étages intermédiaires 140 et dernier étage 150). A la différence du récepteur MPIC avec structure classique décrit en référence aux figures 1 et 2, dans le dispositif de réception 10 selon l'invention, les signaux sont transmis d'un étage à l'autre au rythme chip. Les signaux d'entrée-sortie sont définis comme suit : 25 (j) est le signal reçu au rythme chip après filtrage adapté à l'impulsion de mise en forme en demi-Nyquist et correction du retard suivant le trajet 1. Il est obtenu suivant: 30 où i est l'impulsion. unité (impulsion de Dirac numérique), représente l'opération ,'tie convolution ru).iTiérIque présente. pération d'échdriLillurindyd du ryd-une uhlpii (j) est le signal d'entrée au rythme chip de l'étage m suivant le 35 trajet 1. Il est obtenu suivant: où a est le facteur de réjection des interférences et 5i(m_I)l (j) est le signal d'interférence régénéré au rythme chip à la sortie de l'étage (mù1) suivant le trajet 1, en utilisant une mise en forme en Nyquist complet. ?'rte-,}r () est exprimé comme suit: É=i ,--,s 10 où Î.(._I),(i) est la réplique estimée à l'étage (mù1) du signal transmis suivant le trajet t obtenu en effectuant une mise en forme avec un Nyquist complet. Elle est reliée à la réplique estimée à la sortie de l'étage (mù1) de la structure classique i-j._I)t(i) par (voir Figure 1): 15 La figure 4 représente le premier étage 130 du dispositif 10 de réception conforme à l'invention représenté à la figure 3. 20 Ce premier étage 130 comporte principalement deux blocs, à savoir un bloc d'estimation des symboles ET110 et un bloc de régénération des interférences ET120. Dans cet exemple, le bloc d'estimation des symboles ET110 est constitué par un récepteur RAKE multicode avec un filtre corrélateur 25 unique pour chaque code d'étalement ck, on parle d'un Rake avec structure . Comme dans le récepteur MPIC 12 avec structure classique, le premier étage 130 du dispositif de réception 10 conforme à l'invention comporte, en sortie des moyens de filtrage 119 adaptés à la mise me .ilLi-Pte ;luné de iierri 1\1yaUlÇi Signai =nti oyens 11 pour corriger ies retards suivant les différents Trajets et des moyens 113 d'échantillonnage des signaux corrigés au rythme clip. Tc. 10 11 Pour chaque trajet, le signal en sortie des moyens 113 d'échantillonnage constitue le signal de sortie y, (j) transmis aux étages suivants (voir figure 3). Il est fourni en entrée de moyens 114 de compensation du canal adaptés à multiplier, pour chaque trajet 1, le signal par le conjugué complexe hi* du gain du canal correspondant suivant ce trajet. Cette compensation de canal s'effectue au rythme chip. Les signaux suivant les différents trajets sont ensuite sommés par un sommateur 115. 10 Le signal en sortie du sommateur 115 est fourni en entrée d'un multiplicateur 21 qui multiplie le signal chip à chip par le conjugué complexe du code d'embrouillage s* pour le désembrouiller. Le signal issu du multiplicateur 21, est fourni en entrée d'un corrélateur 111 correspondant à chacun des codes d'intérêt C*l à c* . 15 Le signal en sortie de chaque corrélateur 111 est fourni en entrée de moyens 31 de décimation adaptés à garder un échantillon chaque Q chips, ce qui consiste à effectuer, en analogique, un échantillonnage au rythme symbole. On obtient ainsi un signal constitué par une décision souple des 20 symboles qui est fourni en entrée d'un dispositif 32 de décision apte à donner, pour les différents codes d'étalement une estimation dure des symboles véhiculés par le signal. Dans Le bloc de régénération d'interférences ET120 du premier étage 130 du dispositif 10 de réception, on utilise des moyens 1190 de 25 mise en forme qui utilisent un Nyquist complet y(i) au lieu d'un demi- Nyquist v(i). L'impulsion de Nyquist est supposée connue par le terminal mobile, sinon calculée et sauvegardée à l'avance selon: 30 y (a 0(je ,7allSatIOP " TI e e une partie aes traitements effectues a rentrée du bloc d'estimation des symboles ET11 du MPIC avec structure classique 12 (correction des 35 retards par les moyens 112 et échantillonnage au rythme chip par les moyens 113, voir Figure 2) à la sortie du bloc de régénération d'interférence ET120 du dispositif de réception 10 selon l'invention pour pouvoir transmettre les signaux d'interférence vä au rythme chip. Le signal d'interférence suivant le trajet Z est obtenu après correction du retard et échantillonnage au rythme chip du signal résultant de la somme de toutes les répliques du signal reçu suivant les différents trajets à l'exception du trajet en question. La figure 5 représente un étage intermédiaire 140 de niveau r du dispositif 10 de réception conforme à l'invention représenté à la figure 3. Le bloc EI'110 d'estimation des symboles de cet étage intermédiaire 140 a une structure similaire à celle du bloc ET11 d'estimation des symboles du récepteur MPIC avec structure classique 12 décrit en référence à la figure 2. Toutefois, et de façon très avantageuse, le banc de filtres 119 présent à l'entrée du bloc El'11 du récepteur MPIC avec structure classique 12 a été supprimé, en conséquence de l'utilisation de moyens 1190 d'une mise en forme de Nyquist complet dans le bloc Ef120 de régénération d'interférence. On notera également que les moyens 112 de correction des retards et 113 d'échantillonnage au rythme chip ont été déplacés en amont à la sortie du bloc de régénération d'interférence Ef120 de l'étage précédent comme décrit précédemment en référence à la figure 4. Le bloc El"120 de régénération d'interférence de cet étage intermédiaire 140 a une structure identique à celle du bloc E'120 de régénération d'interférence du premier étage 130 décrit en référence à la figure 4. La figure 6 représente le dernier étage 150 du dispositif 10 de réception conforme à l'invention représenté à la figure 3. Ce dernier étage 150 ne comporte pas de bloc de régénération rférence, ?! '.omporte un ploc ETC 10 d'estimation des svmbcles similaire e ui Je 'étage iererméniaire 140 décrit référence a la Figure dans lequel on a ajouté un bloc 33 de multiplexage assurant ia conversion parallèle/série des symboles estimés pour une dérision finale. La figure 7 représente, sous forme d'organigramme, les principales étapes d'un procédé de réception conforme à l'invention. Ce procédé peut être mis en oeuvre par le dispositif 10 de réception selon l'invention décrit précédemment. Le procédé de réception selon l'invention décrit ici comporte une étape EIO de réception du signal analogique r(t) à étalement de spectre 5 en bande de base issu d'un canal de communication. Cette étape El() de réception est suivie par une étape E20 permettant de délivrer le signal reçu au rythme chip Tc suivant les différents trajets. Cette étape est réalisée en utilisant les moyens 119 adaptés à effectuer un filtrage adapté à l'impulsion de mise en forme 10 discrète en racine de demi-Nyquist, les moyens 112 de correction des retards, et les moyens 113 d'échantillonnage des signaux corrigés au rythme chip T. L'étape E20 d'échantillonnage au rythme chip est suivie par une étape E30 d'obtention d'une première estimation des symboles 15 correspondant à chacun des codes d'étalement L'étape E30 d'obtention d'une première estimation des symboles est suivie par une étape E40 au cours de laquelle on régénère, à partir des symboles estimés (â,,...,âK) obtenus à l'étape précédente E30 des interférences pour chacun des trajets. 20 Cette étape E40 de régénération comporte deux sous-étapes, à savoir : - une sous-étape E401 de régénération, à partir des symboles estimés d,,...,dK, des répliques .i'il du signal analogique correspondant aux différents trajets et 25 - une sous-étape E402 au cours de laquelle on régénère les interférences pour chacun desdits trajets, à partir de ces répliques . Conformément à l'invention, les interférences sont régénérées au rythme chip et la sous-étape E401 de régénération d'interférences utilise une mise en forme de Nyquist complet. 30 L'étape E40 de régénération des interférences est suivie par une étape F50 dite 'étape d'annulation d'interférences" au coure,. de laquelle on délivre i.one deuxième estimation lesdits symboles en nt interférences du signal analogique r(t) pour chacun des trajets. Comme décrit précédemment, celle-ci est obtenue en 35 retranchant du signal reçu r(i) toutes les répliques du signal transmis suivant les différents trajets du canal à l'exception de la réplique correspondant aux trajets en question. Dans une variante préférée de réalisation, le dispositif de réception comporte plus de deux étages. Dans ce cas, les étages supplémentaires sont conformes aux étages intermédiaires 140 décrits précédemment en référence à la figure 3. Ainsi l'étape E50 d'annulation d'interférences est suivie par un test E60 au cours duquel on vérifie si l'étage en cours est le dernier étage 10 du dispositif de réception. Si tel est le cas le procédé se termine et les symboles estimés par le procédé sont ceux obtenus dm , d2K à la deuxième estimation. Dans le cas contraire, le résultat du test E60 est négatif et on réitère les étapes E40 de régénération et E50 d'annulation d'interférences 15 pour affiner l'estimation aux étages suivants. Etude de complexité Une étude de complexité en termes d'opérations arithmétiques 20 complexes est considérée dans ce paragraphe. Cette étude va nous permettre de montrer le gain en complexité apporté par le dispositif de réception 10 selon l'invention. Nous allons considérer le traitement d'une sous trame 1TI (Transmission Time Interval) correspondant à une durée de 3 slots en HSDPA mode FDD (Frequency Division Duplex). Avec un 25 facteur d'étalement Qù16, la sous trame contient N ù 3 x 160 = 480 symboles. La longueur du signal discret reçu r(i) en échantillons dépend du facteur de sur-échantillonnage S, elle est donnée par : P N _ 1)S+U+W U est la longueur en échantillons du demi yquist (ie Nyquist complet :''!p ren ! r chantillons) 1 st i àspei-sion temporelle canai de propagation en échantillons ~~ en échantillons). Dans la suite on va évaluer la complexité en termes d'additions et 35 multiplications complexes pour le récepteur MP1C avec structure classique 12 et pour le dispositif de réception 10 conforme à l'invention. 30 Les opérations de décision dure ne sont pas prises en compte dans l'évaluation de la complexité. En effet, ces opérations sont identiques pour les deux structures et ainsi non concernées par la réduction de complexité. Il est important de noter qu'une opération de décision dure pour un symbole particulier revient tout simplement à calculer un nombre de distances euclidiennes correspondant à la taille de l'alphabet de la modulationutilisée et de choisir comme symbole décidé l'élément de l'alphabet qui permet de minimiser cette distance. 10 1) Récepteur MPIC avec structure classique 12 Bloc d'estimation des symboles: P x U additions complexes • Filtrage demi-Nyquist par trajet: P x U multiplications complexes • Désembrouillage par trajet: N x Q multiplications complexes N x Q additions complexes 15 Désétalement par code par trajet: x Q multiplications complexes • Compensation du canal par code: N x L multiplications complexes • Recombinaison des trajets par code: N x L additions complexes Bloc de régénération d7nterférence: 20 • Etalement par code: N x Q multiplications complexes • Combinaison des codes: N x Q x K additions complexes • Embrouillage: N x Q multiplications complexes P x U additions complexes Mise en forme en demi-Nyquist: P x U multiplications complexes 25 Filtrage canal: P x L multiplications complexes * Génération des signaux d'entrée de l'étage suivant: IF x additions complexes P x L multiplications complexes Additions complexes MultIplications complexes Px() Tableau 1: Complexité du Raite structure Additions complexes Multiplications complexes Px2xU+L 2xPx NxKx(Q+QxL+L) Nx(Qx(K-1-1)-t-Lx QxK+K Tableau 2: Complexité de l'étage 1 avec structure classique, Additions complexes Multiplications complexes Px(U+UxL-1- P x +UxL+2xL) NxKx(Q+QxL+L) Nx x(K , x K K Tableau 3: complexité de l'étage m (1 • Désembrouillage par trajet: N x Q multiplications complexes Cas du premier étage: N x Q multiplications complexes N x Q additions complexes Désétalement par code par trajet: N x Q multiplications complexes , x Q additions complexes Cas du premier étage (par code): N x Q multiplications complexes • Compensation du canal par code: N x L multiplications complexes Cas du premier étage: NxQxL multiplications complexes • Recombinaison des trajets par code: N x L additions complexes Cas du premier étage: N x Q x L additions complexes Bloc de régénération d'interférence: • Etalement par code x 0 nukiplicions compic\,_s 2. 5 mbinaison des codes ../\i Ir! Mise en forme en Nyquist compre:: P x -1) additions comp Id \ cs P x (2 x U ù multiplications complexes * Filtrage canal: P x L multiplications complexes • Génération des signaux d'entrés de l'étage suivant: {rxLx,'L additions complexes NxQxL NxQxL multiplications conl lie\ es Additions complexes Multiplications complexes PxU+i\ixQx K PxU+NxQ K , Additions complexes Px (3 xU+Lx( N x Q xLx K Additions complexes Multiplications complexes Px(2xU+Lx(Lù1)ùl)+ Nx(KxLx(QI-1)+Qx(K+L Px(2xU+Lù1)+ Nx(Qx(K+L+1)+Lx(Q+QxK+K)) Tableau 5: Complexité du Rake structure . Tableau 6: Complexité de l'étage 1 avec la nouvelle structure. Tableau 7: Complexité de l'étage m m Additions complexes Multiplications complexes NxKxLx(Q+1) NxLx(Q+QxK+K) Tableau 8: Complexité de l'étage M avec la nouvelle structure. Complexité totale pour M étages Additions com plexes Multiplications complexes MPIC , x T MxU , -1)xUxL+ avec Px Px + structure 2x(Mù1)xL (m x L2 classique N x K x x (Q + Q x L + L mxLxo+QxK+K)+ 12 N x (,If -1)x Q x (K +1) Dispositif Px \1ù1)xU+ ltùl)xU-h de 1 réception I menton y ( - ,.KxLx ' T\ x _ x0x _ T !eau 9: Complexité totale pour M étages. Multiplications complexes Px (3 xU+L- 2 xNxQx (K + L +1) Exemple d'application Afin d'évaluer le gain en complexité apporté par l'utilisation de la nouvelle structure, nous considérons le cas d'une communication multicode HSDPA mode FDD. Les différents paramètres utilisés pour l'application sont résumés au Tableau 10. Nombre de codes K =1, .,15 codes d'étalement Nombre de symboles N = 480 symboles Facteur d'étalement Q -= 16 chips Nombre d'étages MPIC M = 2,3 et 4 étages Canal UMTS Vehicular-A ETSI Nombre de trajets L = 6 trajets Dispersion temporel du W =10 chips canal Longueur du demi-Nyquist = 8 chips Facteur de sur- S = 2 et 4 échantillons échantillonnage Tableau 10 : Différents paramètres entrant dans l'évaluation de la complexité. [ETSI] TR 101 112, UMTS; Selection procedures for the choke of radio transmission technologies of the UMTS, V32.0 (1998-04), Sophia Antipo 25 France. Avant de donner les résultats concernant la comparaison de la complexité entre le récepteur MPIC avec structure classique 12 et le dispositif 10 de réception selon l'invention, nous avons préféré 30 premièrement donner une comparaison en complexité entre la structure T et T du Rake. Aux figures 8 et 9 est donné le rapport de complexité structure /structure T en fonction du nombre de codes d'étalement alloués pour S = 2 et 4 échantillons, respectivement. 35 Plus précisément : les figures 8A et 9A donnent le rapport de complexité en terme ,' dditlons _omplexec, e nombre de codes d'étaiement alloués pour -2 et eLriantillorib. respectivement ; et 40 les figures 8B et 9B donnent le rapport de complexité en terme de multiplications complexes structure /structure T en fonction du 10 15 20 nombre de codes d'étalement alloués pour S = 2 et 4 échantillons, respectivement. La première chose à remarquer est que pour le cas monocode (K=1), les deux structures T et du Rake ont pratiquement la même complexité. Cependant, une fois que le nombre de codes alloués augmente, le rapport de complexité prend de l'importance en faveur de la structure Tc , A titre d'exemple, pour K =15 codes, le rapport de complexité est de 2,5 pour S = 2 et de 1,5 pour S = 4. Il est important de remarquer que les courbes du rapport de complexité ont pratiquement la même allure que ce soit pour les additions complexes ou pour les multiplications complexes. En passant de S = 2 (figure 8) à S=4 (figure 9), le rapport de complexité décroît. On peut montrer que ce rapport tend vers 1 quand S devient très grand indépendamment du nombre de codes alloués (voir Tableaux 1 et 5). L'explication de ce comportement est la suivante : le gain apporté par l'utilisation de la structure l', est dû à la réduction du nombre de corrélateurs (filtres adaptés aux codes d'étalement), et par conséquent à l'optimisation de la part des traitements effectués au rythme chip...DTD: Par contre, faire augmenter le nombre de sur-échantillonnage S revient à augmenter la part des traitements effectués au rythme rapide. Ces derniers sont identiques pour les deux structures (voir Tableaux 1 et 5), et deviennent dominants pour S grand. En pratique le facteur de sur-échantillonnage S prend des valeurs relativement faibles de 2, 4 et au maximum 8, d'où l'intérêt d'utiliser une structure T, pour le Rake au niveau du premier étage du dispositif 10 de réception selon l'invention au lieu d'une structure 1', . Aux figures 10 et 11 est donné le rapport de complexité MPIC avec structure classique 12/dispositif 10 de réception selon l'invention en fonction du nombre de codes alloués et du nombre d'étage constituant le MW 'Joui lire 10) et S = 4 (figure 11), is ore( isemenl, : les figures 10A et 11A donnent le rapport de complexité en terme d'additions complexes MPIC classique/structure selon l'invention en 35 fonction du nombre de codes alloués et du nombre d'étages pour S = 2 et 4 échantillons, respectivement et les figures 10B et 11B donnent le rapport de complexité en terme de multiplications complexes MPIC classique/structure selon l'invention en fonction du nombre de codes alloués et du nombre d'étages pour S = 2 et 4 échantillons, respectivement. Ces résultats montrent que la nouvelle structure permet de réduire d'un facteur 2 à 3 la complexité du MPIC avec structure classique. Ce rapport est d'autant plus élevé que le facteur de sur-échantillonnage est important. Ce comportement est dû au fait que l'optimisation de la complexité pour la nouvelle structure concerne la part des traitements effectués au rythme rapide. Par ailleurs, le rapport de complexité devient plus important lorsque le nombre d'étages augmente, ce qui est tout à fait logique en considérant le principe sur lequel est basée la réduction de la complexité pour la nouvelle structure. En revanche, on observe une légère perte en gain de complexité en augmentant le nombre de codes alloués. En effet, en augmentant le nombre de codes alloués, la part des traitements effectués au rythme chip prend de l'importance vis-à-vis à ceux effectués au rythme rapide. Les tableaux 11 et 12 ci-après montrent l'ordre de grandeur du nombre d'opérations arithmétiques complexes nécessaires pour les deux structures du MPIC. K M Opérations Structure Nouvelle Rapport codes étages (complexes) classique structure classique/nouvelle) 2 Addition 3175768 1645280 1, 9302 Multiplication 2906152 1337264 2,1732 Arithmétique 6081920 2982544 2,0392 3 Addition 5845038 2944382 19851 Multiplication 5259726 2320670 2,2665 Arithmétique 11104764 5265052 2,1091 4 Addition 8514308 4243484 2,0064 Multiplication 7613300 3304076 2,3042 Arithmétique 16127608 7547560 2, 1368 2 Addition 3703768 1966880 1,8831 Multiplication 3434152 1658864 2,0702 Arithmétique 7137920 3625744 1,9687 3 Addition 6656238 3549182 1,8754 Multiplication 6070926 2925470 2,0752 Arithmétique 12727164 6474652 1, 9657 4 Addition 9608708 5131484 1,8725 Multiplication 8707700 4192076 2,0772 Arithmétique 18316408 9323560 1,9645 2 Addition 4231768 2288480 1,8492 Multiplication 3962152 1980464 2,0006 Arithmétique 8193920 4268944 1,9194 3 Addition 7467438 4153982 1,7977 Multiplication 6882126 3530270 1,9495 Arithmétique 14349564 7684252 1,8674 4 Addition 10703108 6019484 17781 Multiplication 9802100 5080076 1,9295 Arithmétique 20505208 11099560 1,8474 Tableau 11: Complexité du MPIC avec structure classique et nouvelle structure en fonction du nombre de codes alloués et du nombre d'étages pour S = 2 échantillons. K M Opérations Structure Nouvelle Rapport codes étages (complexes) classique structure (classique/nouvelle) 2 Addition 9764400 4354624 2, 2423 Multiplication 9125328 3677152 2,4816 Arithmétique 18889728 3677152 2, 3519 3 Addition 18267996 7608764 2,4009 Multiplication 16943772 6246140 2,7127 Arithmétique 35211768 6246140 2,5415 4 Addition 26771592 10862904 2,4645 Multiplication 24762216 8815128 2,8091 Arithmétique 51533808 8815128 2,6188 2 Addition 10292400 4676224 2,2010 Multiplication 9653328 3998752 2,4141 Arithmétique 19945728 8674976 2,2992 3 Addition 19079196 8213564 2,3229 Multiplication 17754972 6850940 2,5916 Arithmétique 36834168 15064504 2,4451 4 Addition 27865992 11750904 2,3714 Multiplication 25856616 9703128 2,6648 Arithmétique 53722608 21454032 2,5041 2 Addition 10820400 4997824 2,1650 Multiplication 10181328 4320352 2,3566 Arithmétique 21001728 9318176 2,2538 3 Addition 19890396 8818364 2,2556 Multiplication 18566172 7455740 2,4902 Arithmétique 38456568 16274104 2,3631 4 Addition 28960392 12638904 2 2914 Multiplication 26951016 10591128 2,5447 Arithmétique 55911408 23230032 2,4069 Tableau 12: Complexité du MPIC avec structure classique et nouvelle structure en fonction du nombre de codes alloués et du nombre d'étages pour S = 4 échantillons. Application de l'invention Le domaine d'application de l'invention est celui des récepteurs avancés pour les terminaux mobiles 3G et plus. La structure du MPIC 10 proposé par l'invention permet son implémentation pour équiper !es erminau,t nohllec, .1SIDPA. En effet -omplexite u IvIPL utilisant cette nouvelle structure est compatible avec les performances obtenues. Quoique développée ici pour te lien descendant, la nouvelle structure peut être utilisée en lien montant (Le., au niveau des stations de 15 base) où les annuleurs d'interférence trouvent leur origine. En fait, la structure de réception proposée peut être utilisée dans tout système de communication sans fil utilisant le CDMA comme technique d'accès, nécessitant un traitement avancé et où une portion significative des codes d'étalement est connue {exemple des systèmes utilisant du multicode REVENDICATIONS 1. Dispositif (10) de réception d'un signal analogique (r(t)) à étalement de spectre en bande de base issu d'un canal de propagation mufti-trajets, ledit signal analogique véhiculant des symboles, ledit dispositif de réception comportant une structure à au moins deux étages (130, 140, 150), chaque étage comportant un bloc d'estimation (ETIIO) desdits symboles, et, à l'exception du dernier étage (150), un bloc (ET120) de régénération d'interférence utilisant les symboles estimés par le bloc d'estimation de symbole dudit étage, ce dispositif étant caractérisé en ce que les signaux sont transmis au rythme chip d'un étage à l'autre et en ce que chacun desdits blocs de régénération d'interférences (ET120) utilise une mise en forme en Nyquist complet (1190). 2. Dispositif de réception selon la revendication 1, caractérisé en ce que ledit bloc de détection de symboles (ET110) du premier étage (130) est constitué par un récepteur RAKE multicode comportant un unique filtre corrélateur de désétalement (111) pour chacun desdits codes, et dans lequel la compensation de canal s'effectue au rythme chip. 3. Procédé itératif de réception d'un signal analogique (r(t)) à étalement de spectre en bande de base issu d'un canal de propagation mufti-trajets, ledit signal analogique véhiculant des symboles, ce procédé comportant : -une étape (E30) pour obtenir une première estimation ) desdits symboles correspondant à chacun desdits codes (ci, ck) ; - une étape (E40) pour régénérer, à partir desdits symboles estimés (a, âj des interférences pour chacun desdits trajets et - une étape (E50) dite "étape d'annulation d'interférences" pour délivrer deuxième estimation / desdits symboles en annulant lesdites rIterférences Dignai analogique (ri 'cil; O)u chacun lesdits iiiaïets procédé étant earacténsé en ce que lesdites Interférences sont régénérées (E40) au rythme chip et en ce que ladite étape (E40) de régénération d'interférences utilise une mise en forme de Nyquist complet. 4. Programme d'ordinateur comportant des instructions pour l'exécution des étapes du procédé de réception selon la revendication 3 lorsque ledit programme est exécuté par un ordinateur. 5. Support d'enregistrement lisible par un ordinateur sur lequel est enregistré un programme d'ordinateur comprenant des instructions pour l'exécution des étapes du procédé de réception selon la revendication 1