Brevet FR2895115A1 — publié le 20070622

DETECTEUR DE PICS PARASITES DANS L'ALIMENTATION D'UN CIRCUIT INTEGRE Domaine de 1'invention La presente invention concerne, de fagon generale, les circuits electroniques et, plus particulierement, la detection de perturbations accidentelles ou volontaires clans 1'alimen- tation d'un circuit electronique. L'invention s'applique plus particulierement a la detection de telles perturbations clans le cadre d'attaques par injection de fautes clans 1'execution de programmes ou d'algorithmes par le circuit. Expose de 1'art anterieur La figure 1 represente, de fagon tres schematique, un exemple de carte a puce 10 du type auquel s'applique a titre d'exemple la presente invention. Une telle carte est le plus souvent constituee d'un support en matiere plastique sur ou clans lequel est rapportee une puce 1 de circuit integre associee a des contacts 2 de communication avec un terminal (non represente), ou a des elements d'emission-reception radiofrequence pour une communication sans contact. La figure 2 represente, de fagon tres schematique et sous forme de blocs, un deuxieme exemple d'application de la presente invention a un recepteur 20 de signaux diffuses de fagon controlee, par exemple un decodeur de signaux de tele- vision regu par une antenne satellite 21 pour affichage sur un ecran 22 de type ecran de television. Le decodage des emissions revues est subordonne a des droits d'acces geres par le decodeur 20 (par exemple de type connu sous la denomination Set Top Box). Dans certains cas, le decodeur 20 comporte un lecteur de carte a puce 10 du type de celle illustree par la figure 1 dont le circuit integre 1 contient les droits d'acces (plus precisement un identifiant et generalement une cle de chiffrement) necessaires au decodage correct des emissions. Dans d'autres cas, des circuits integres (non representes) internes au decodeur 20 comportent des elements de gestion des droits d'acces (notamment, de dechiffrement). La figure 3 represente, de fagon tres schematique et sous forme de blocs, un exemple classique de microcontroleur 1, par exemple d'une carte a puce, auquel s'applique a titre d'exemple la presente invention. Un tel circuit comporte une unite centrale de traitement 31 (CPU) susceptible d'executer les programmes le plus souvent contenus clans une memoire non volatile 32 (NVM), par exemple de type ROM ou EEPROM, avec laquelle elle communique au moyen d'un ou plusieurs bus 33. Le ou les bus 33 vehiculent des signaux (d'adresse, de commande et de donnees) entre les differents elements du circuit 1 et entre tout ou partie de ces elements et une interface 34 d'entree/sortie (I/0) pour communiquer avec ou sans contact avec 1'exterieur. Le plus souvent, des elements de memorisation volatile 35 (MEM) de type RAM et/ou de type registres sont contenus clans le circuit 1. D'autres fonctions (bloc 36, FCT) peuvent etre egalement etre integrees au circuit 1 en fonction de 1'application. Par exemple, de telles fonctions peuvent comporter une cellule de chiffrement, une cellule de verification d'integrite, etc. Le circuit 10 manipule des quantites numeriques (qu'il s'agisse d'instructions de programme ou de donnees) qui, clans les applications que vise la presente invention, conditionnent 1'acces a certaines informations (par exemple des programmes telediffuses). I1 peut s'agir de Iles secretes d'algorithmes de chiffrement, de codes secrets d'authentification, d'etapes d'algorithmiques d'un programme, etc. Differentes attaques sont susceptibles d'etre mises en oeuvre pour tenter de percer les secrets du circuit in-Leg-re ou de rendre inoperante une protection de donnees traitees, en examinant les signaux d'entree/sorties et/ou la consommation du circuit ou tout autre grandeur influencee par son fonctionnement. En particulier, des attaques dites par injection de fautes consistent a provoquer une perturbation clans le fonc- tionnement du circuit integre 1 lors de 1'execution d'un algorithme de cryptographie ou de decodage et a interpreter le fonctionnement ulterieur du circuit pour tenter de decouvrir les quantites secretes. Plus simplement, la perturbation peut engendrer un saut clans un programme visant a ne pas executer des instructions susceptibles d'interdire 1'acces a des donnees. La perturbation la plus repandue clans les attaques par injection de fautes est une perturbation sur 1'alimentation du circuit (glitch attack) consistant a provoquer un pic parasite de duree tres breve clans 1'alimentation du circuit. Pour tenter de contrer de telles attaques, les circuits integres comportent des outils logiciels et/ou materiels reagissant a une perturbation clans le fonctionnement du circuit (contre mesure), de fagon a bloquer le fonctionnement du circuit, empecher la sortie d'informations confidentielles, rendre inexploitable un resultat d'un calcul, etc. lorsqu'une tentative de fraude est detectee. Parmi ces outils, la presente invention concerne plus particulierement les detecteurs de perturbations de 1'alimentation d'un circuit, par exemple, agissant directement sur le circuit en reinitialisant 1'unite centrale interdisant ainsi au pirate eventuel de tirer profit de la perturbation. Le besoin de detecteur de pics parasites d'alimentation provient notamment de 1'imperfection des regulateurs de tension dont sont le plus souvent equipes les circuits elec- troniques en raison des besoins de miniaturisation qui empechent d'utiliser des condensateurs de filtrage de taille suffisante. La figure 4 represente, de fagon tres schematique et sous forme de blocs, un exemple classique de circuit de detection de pics parasites clans 1'alimentation d'un circuit electronique. Ce detecteur est base sur un comparateur de tension 41 (COMP) dont les deux entrees regoivent une tension proportionnelle a la tension d'alimentation Vdd apres filtrage par des circuits resistifs et capacitifs presentant des constantes de temps differentes. Des diviseurs de tension (resistances R11 et R12 en serie et resistances R21 et R22 en serie) entre une borne 42 d'application du potentiel Vdd et la masse 43 sont couples aux deux bornes d'entree (- et +) du comparateur 41, un condensateur Cl, respectivement C2 reliant 1'entree correspondante du comparateur (point milieu du pant resistif associe) a la masse pour constituer la cellule de filtrage. La sortie du comparateur 41 traverse un element 44 adaptateur de niveau (BUF) dont la sortie est reliee a une borne R de reinitialisation de 1' unite centrale 31. Le circuit de la figure 4 est decrit, par exemple, clans le document US-A-2003/0226082. Les valeurs donnees aux cellules de filtrage definissent des constantes de temps differentes pour detecter un parasites d'alimentation. Un inconvenient du circuit de la figure 4 est qu'il ne permet pas de detecter des pics parasites rapides sur 1'alimentation. Or, de plus en plus, les attaques par pics parasites exploitent des durees de pics tres faibles (inferieures a une centaine de nanosecondes). Les limites du circuit de la figure 4 proviennent non seulement des filtrages operes sur les deux entrees du comparateur 41, mais egalement de la structure meme de ce comparateur, basee sur une structure d'amplificateur operationnel. Une telle structure est par ailleurs complexe. Un autre inconvenient de la solution decrite en 35 relation avec la figure 4, la encore aggravee par la structure interne du comparateur, est que le circuit devient encore plus complexe pour detecter a la fois des pics parasites positifs et negatifs. Resume de 1'invention La presente invention vise a pallier tout ou partie des inconvenients connus des detecteurs de pics parasites d'alimentation d'un circuit integre. L'invention vise plus particulierement un detecteur rapide, capable de detecter des pics parasites de faibles durees (inferieures a la centaine de nanosecondes). L'invention vise egalement une solution simple et peu encombrante clans le circuit integre. L'invention vise egalement une solution compatible avec une detection de pics parasites positifs et/ou negatifs. Pour atteindre tout ou partie des objets ainsi que d'autres, la presente invention prevoit un circuit de detection de pics parasites sur 1'alimentation d'un circuit electronique, comportant au moins un premier transistor dont la borne de commande est reliee a une borne d'application d'un premier potentiel d'une tension d'alimentation du circuit et dont une premiere borne de conduction est reliee a une borne d'application d'un deuxieme potentiel par 1'intermediaire d'au moins un premier element resistif, la deuxieme borne de conduction du premier transistor fournissant le resultat de la detection. Selon un mode de realisation de la presente invention, un premier element capacitif retie ladite premiere borne de conduction a une borne d'application d'un potentiel de reference de la tension d'alimentation, les valeurs respectives du premier element resistif et du premier element capacitif etant choisies en fonction de la duree minimale des pics parasites a detecter. Selon un mode de realisation de la presente invention, un deuxieme element resistif forme, avec ledit premier element resistif, un pant diviseur de tension dont une borne intermediaire est connectee a ladite premiere borne de conduction du premier transistor. Selon un mode de realisation de la presente invention, un troisieme element resistif relie ladite borne intermediaire a la premiere borne de conduction du premier transistor. Selon un mode de realisation de la presente invention, ladite borne de commande du premier transistor est reliee directement a ladite borne d'application du premier potentiel de la tension d'alimentation. Selon un mode de realisation de la presente invention, un premier element resistif secondaire relie ladite borne 10 d'application du premier potentiel de la tension d'alimentation a la borne de commande du premier transistor. Selon un mode de realisation de la presente invention, un deuxieme element resistif secondaire relie ladite borne de commande du premier transistor au potentiel de reference de la 15 tension d'alimentation. Selon un mode de realisation de la presente invention, le circuit comporte un deuxieme transistor de type oppose au premier pour constituer un detecteur de pics parasites bidirectionnel, les bornes de commande respectives des deux tran- 20 sistors etant reliees ensemble a ladite borne d'application du premier potentiel de la tension d'alimentation. Selon un mode de realisation de la presente invention, le deuxieme transistor est connecte en parallele sur le premier. Selon un mode de realisation de la presente invention, 25 le deuxieme transistor a sa premiere borne de conduction reliee a une premiere electrode d'un deuxieme element capacitif dont 1'autre electrode est reliee a ladite borne d'application du potentiel de reference, chaque transistor etant associe a un premier element resistif de valeur differente. 30 Selon un mode de realisation de la presente invention, ledit premier transistor est un transistor MOS. Selon un mode de realisation de la presente invention, ledit premier transistor est un transistor bipolaire. Selon un mode de realisation de la presente invention, 35 les premier et deuxieme potentiels sont identiques. les elements resistifs et/ou capacitifs sont choisis en fonction de 1'amplitude et de la duree minimale des pics a detecter. L'invention prevoit egalement un circuit electronique comportant un detecteur de pics parasites sur son alimentation. L'invention prevoit egalement une carte a puce, un decodeur electronique, un lecteur de carte, un circuit de chiffrement/dechiffrement comportant un detecteur de pics parasites Breve description des dessins Ces objets, caracteristiques et avantages, ainsi que d'autres de la presente invention seront exposes en detail clans la description suivante de modes de realisation particuliers faite a titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 qui a decrite precedemment represente une carte a puce du type auquel s'applique a titre d'exemple la presente invention ; la figure 2 qui a decrite precedemment represente un 20 systeme de decodeur de signaux de television du type auquel s'applique a titre d'exemple la presente invention ; la figure 3 qui a ete decrite precedemment represente, de fagon tres schematique et sous forme de blocs, un exemple de circuit integre du type auquel s'applique la presente 25 invention ; la figure 4 qui a ete decrite precedemment represente un exemple classique de detecteur de pics parasites ; la figure 5 represente, de fagon tres schematique et sous forme de blocs, un mode de realisation d'un detecteur de 30 pics parasites selon la presente invention ; la figure 6 illustre le fonctionnement du detecteur de la figure 5 ; la figure 7 represente le schema electrique detaille d'un premier mode de realisation d'un detecteur de pics 35 parasites negatifs selon la presente invention ; la figure 8 represente le schema electrique detaille d'un premier mode de realisation d'un detecteur de pics parasites positifs selon la presente invention ; la figure 9 represente un mode de realisation d'un 5 detecteur de pics parasites positifs et negatifs selon la presente invention ; la figure 10 represente un autre mode de realisation d'un detecteur de pics parasites positifs et negatifs selon la presente invention ; 10 la figure 11 represente un deuxieme mode de realisation d'un detecteur de pics parasites negatifs selon la presente invention ; la figure 12 represente un troisieme mode de realisation d'un detecteur de pics parasites negatifs selon la 15 presente invention ; la figure 13 represente un quatrieme mode de realisation d'un detecteur de pics parasites negatifs selon la presente invention ; la figure 14 represente un cinquieme mode de 20 realisation d'un detecteur de pics parasites negatifs selon la presente invention ; la figure 15 represente un sixieme mode de realisation d'un detecteur de pics parasites negatifs selon la presente invention ; 25 la figure 16 represente un mode de realisation a transistor bipolaire d'un detecteur de pics parasites negatifs selon la presente invention ; et la figure 17 represente un mode de realisation a transistor bipolaire d'un detecteur de pics parasites positifs 30 selon la presente invention. De memes elements ont ete designes par les memes references aux differentes figures. Pour des raisons de clarte, seuls les elements qui sont utiles a la comprehension de l'invention ont ete representes aux figures et seront decrits 35 par la suite. En particulier, l'exploitation du signal de detection d'un pic parasite n'a pas ete detaillee, 1'invention etant compatible avec toute exploitation classique d'un tel signal de detection. Description detainee Une caracteristique d'un aspect de la presente invention est de comparer directement une information proportionnelle mais non filtree de la tension d'alimentation du circuit par rapport a un seuil, ce seuil etant de preference auto-adaptatif en fonction de cette tension d'alimentation. la figure 5 represente, de fagon tres schematique realisation d'un detecteur de pics parasites negatifs selon presente invention. Un element de comparaison 51 (COMP) compare la tension 15 Vcc appliquee entre une borne positive 52 et une borne de masse 53 par rapport a une tension seuil Vth. Le resultat fourni par le comparateur 51 est le signal de detection DETECT exploitable, comme on le verra par la suite, preferentiellement sous la forme d'un signal de tension Vd. La tension Vth correspond de 20 preference a une valeur moyenne Vm de la tension Vcc minoree d'une tension de decalage Voff. Fonctionnellement, un additionneur 54 soustrait la tension Voff fournie par un bloc 55 (OFFSET) a la tension moyenne Vm fournie par un filtre passe-bas 56 (LPF) recevant la tension Vcc. 25 Un avantage de la presente invention qui ressort deja du schema fonctionnel de la figure 5 est sa capacite a detecter des pics de faible duree grace a la comparaison directe du signal Vcc qui clans ce mode de realisation n'est pas filtre. La figure 6 illustre, par un chronogramme, le 30 fonctionnement du circuit de la figure 5. Cette figure represente un exemple d'allure de la tension Vcc a partir de laquelle est calculee la valeur moyenne Vm et la tension seuil Vth (inferieure a la valeur Vm pour un detecteur de pics negatifs). La tension Vcc est generalement bruitee par differents 35 parasites, par exemple, les commutations operees par le circuit 10 sous forme de blocs, un schema fonctionnel d'un mode et de la qu'elle alimente. Le choix de la tension Voff conditionne 1'amplitude des pics parasites pris en compte par le detecteur. Dans 1'exemple de la figure 6, on suppose qu'a un instant t1, un pic parasite negatif d'amplitude suffisante depasse le seuil Vth. Cela provoque alors un basculement de la sortie du comparateur 51. Dans cet exemple, on suppose une tension Vd a 1'etat haut (H) en presence d'un pic parasite. La presence du pic peut elle-meme suffire a diminuer legerement la valeur moyenne. La duree d'etat haut du signal de detection Vd depend de la duree du pic. Si necessaire, un element de memorisation (non represents) de 1'activation du signal DETECT est prevu. Selon un mode de realisation prefers de la presente invention, 1'element de comparaison 51 est constitue d'un simple transistor MOS. Plus generalement, it pourra s'agir de n'importe quel type de transistor (bipolaire, FET etc.). La figure 7 represente un premier mode de realisation d'un circuit 61 de detection selon 1'invention. Le comparateur 51 est, pour un detecteur de pics negatifs sur une tension Vcc positive, constitue d'un transistor MOS MP51 a canal P. La grille du transistor MP51 est reliee directement a la borne 52 d'application de la tension Vcc. Un pant diviseur constitue clans cet exemple de deux elements resistifs R1 et R2 en serie entre les bornes 52 et 53 a son point milieu 59 relict a la source du transistor MP51, un element capacitif C reliant ce point milieu 59 a la masse 53. Fonctionnellement, le point 59 correspond a la sortie du filtre passe-bas 56 (figure 5) tandis que la grille du transistor MP51 represente 1'entree inverseuse (-) du comparateur 51. Enfin, une source de courant 3 retie de preference le drain du transistor MP51 a la masse. La tension Vd aux bornes de cette source de courant represente le signal de detection DETECT. Ce signal en tout ou rien est facilement exploitable par un circuit ou systeme comme un signal numerique indicateur d'une tentative d'attaque. La constante de temps du filtre passe-bas est determinee par le produit de la resistance R1 par le condensateur C (frequence de coupure fc = 1/2nR1C). Le decalage (Voff) par rapport au niveau moyenne (Vm) est, en premiere approximation, fixe par les resistances R1 et R2 et par la tension seuil du transistor MP51 (Voff = (R1.Vcc)/(R1+R2) + IVtl, on 1Vtl represente la valeur absolue de la tension seuil du transistor MP51). Le transistor MP51 est passant lorsque la tension Vcc bruitee, diminuee de la valeur moyenne Vm fixee par les elements R1 et C, devient superieure ou egale a la valeur absolue de sa tension seuil Vt. Dans le mode de realisation de la figure 7, cette condition sur la conduction est reglable par la resistance R2. Plus la valeur de la resistance R2 augmente, plus la tension Voff est faible. La source de courant 3 est constituee, par exemple, d'une simple resistance ou d'une source de courant active. On veillera cependant a ce que sa resistance equivalente soit supe- rieure a la valeur de la resistance R1 afin de ne pas absorber les pics parasites a detecter. L'objectif de la source de courant 3 est de fournir, a ses bornes, une tension (Vd) representative de la detection en tirant une partie du courant vers la masse (pull-down). Au repos, la consommation est limitee a la circulation clans le pant resistif R1, R2 dont les valeurs sont donc preferentiellement choisies suffisamment importantes (plusieurs dizaines de kilo ohms). Un compromis doit cependant etre effectue entre la place disponible clans le circuit et la consom- mation au repos. A titre d'exemple particulier de realisation, un montage du type de celui illustre par la figure 7 pourra etre realise avec des composants ayant des valeurs suivantes : R1 = 100 kQ ; R2 = 1 MC ; Source de courant active 3 d'un pA ; et C = 3 pF. Un avantage de la presente invention est que le circuit de detection est particulierement simple a realiser. En particulier, le comparateur de 1'invention est reduit a un transistor. La figure 8 represente un premier mode de realisation d'un circuit 71 de detection de pics parasites positifs par rapport a une tension Vcc positive selon la presente invention. La seule difference par rapport au montage de la figure 7 est le recours a un transistor MN51 a canal N au lieu d'un transistor a canal P. En figure 8, la source de courant 3 a ete representee sous la forme d'une resistance R3. Toutefois, une source de courant active 3 est preferee pour son gain de place par rapport a une resistance R3 de plusieurs centaines de kiloohms. Pour un transistor a canal N, le decalage Voff par rapport a la valeur moyenne Vm devient, en premiere approximation : Voff = IVtl-(R1.Vcc)/(R1+R2), on 1Vtl represente la valeur absolue de la tension seuil du transistor MN51. Pour simplifier, la resistance R3 (ou source de courant de sortie) n'est pas illustree clans les figures suivantes. Cette source de courant active ou passive peut d'ailleurs etre integree au circuit d'interpretation du resultat de la detection situe en anal du detecteur proprement dit. La figure 9 represente un mode de realisation d'un detecteur 81 de pics parasites positifs et negatifs par rapport a une tension Vcc. Dans 1'exemple de la figure 9, la realisation d'un tel detecteur bidirectionnel est particulierement simple car, clans la plupart des cas, on peut se contenter de seuils dissymetriques. Cela est en pratique le cas pour des circuits a regulateurs bases sur des transistors de puissance a canal N qui filtrent mieux les pics positifs que les pics negatifs. I1 suffit alors de placer deux transistors MP51 a canal P et MN51 a canal N en parallele (source du transistor MP51 et drain du transistor MN51 cote condensateur C) sans qu'il soit necessaire de modifier les elements (resistances R1, R2, condensateur C) utilises pour etablir la valeur moyenne et les seuils. Les grilles respectives des transistors MP51 et MN51 regoivent, de preference directement, la tension Vcc. Dans le montage de la figure 10, le decalage fixant le seuil de detection des pics negatifs par rapport a la valeur moyenne de la tension Vcc est inferieur au decalage fixant le seuil de detection des pics positifs par rapport a la meme valeur moyenne de la tension Vcc. La figure 10 represente un autre mode de realisation d'un detecteur bidirectionnel 91 de pics parasites applique au cas on 1'on souhaite avoir des seuils de detection symetriques (par exemple, clans le cas de circuits alimentes par des regulateurs moins efficaces que les regulateurs a transistors de puissance a canal N). Dans ce cas, it faut dissocier la source du transistor MP51 (reliee au condensateur C et au point milieu 59) du drain du transistor MN51. Un condensateur C' supplementaire retie le drain du transistor MN51 au point milieu de deux resistances en serie R1' et R1" remplagant alors la resistance R1. Un dimensionnement approprie des resistances permet d'obtenir des seuils identiques de detection de pics negatifs et positifs. On decrira par la suite differents modes de realisation et variantes en relation avec un detecteur de pics parasites negatifs sur une tension d'alimentation positive. Taus ces modes de realisation et variantes s'appliquent egalement a des detecteurs de pics positifs en remplagant le type de canal du transistor comme en figure 8 et a des detecteurs bidirectionnels en associant deux transistors de type de canal differents, de preference, comme en figure 9. La figure 11 represente un deuxieme mode de realisation 62 d'un detecteur de pics parasites negatifs selon 1'invention. Par rapport au premier mode de realisation (61, figure 7), la resistance R2 a ete supprimee. Cela supprime toute consommation du detecteur au repos. Toutefois, cela limite le reglage potentiel de la tension de decalage Voff qui devient alors fonction de la valeur de la resistance R1 et de la tension seuil Vt du transistor MOS MP51, mais aussi de son rapport largeur/longueur de grille (W/L) et de la valeur de la source de courant de sortie (3, figure 7) dont les effets ne peuvent plus etre negliges. La figure 11 illustre egalement une variante de 1'invention selon laquelle le potentiel applique sur la resistance R1 (borne 52') est une tension Vb differente de la tension Vcc. La grille du transistor MP51 reste reliee a la borne 52 recevant la tension Vcc bruitee. Par exemple, la tension Vb est une tension de polarisation fixe. Cet exemple ne constitue toutefois pas un mode de realisation prefere clans la mesure on la tension moyenne Vm ne suit alors pas les eventuelles variations de la tension Vcc. Selon un autre exemple, la tension Vb est une tension differente de la tension Vcc tout en restant nee a cette derniere pour preserver le caractere auto-adaptatif du seuil de detection. La figure 12 represente un troisieme mode de realisation d'un detecteur 63 de pics parasites negatifs selon 1'invention. Un pont diviseur, constitue de deux elements resistifs R4 et R5 en serie entre la borne 52 et la masse 53, preleve une information (point milieu 57 du pont) proportionnelle a la tension Vcc pour son application sur la grille du transistor MP51. La resistance R4 effectue un filtrage avec la capacite de grille du transistor MP51 et est donc etre choisie avec une valeur relativement faible par rapport a la valeur de la resistance R1 afin de ne pas nuire a la detection. Plus la tension du point 57 est faible, plus le detecteur est sensible. Meme avec ce filtrage qui rend le detecteur legerement moins sensible, 1'invention reste avantageuse par rapport au circuit connu (figure 4), notamment par la simplicite du comparateur. Un avantage du mode de realisation de la figure 12 est que le pont R4, R5 constitue un deuxieme element de reglage de la tension de decalage Voff par rapport a la valeur moyenne. Plus la valeur de la resistance R5 augmente par rapport a la valeur de la resistance R4, plus le seuil (VTh) s'ecarte de la valeur moyenne Vm. Cela permet, par exemple, de s'affranchir de la resistance R2 (representee en pointilles pour insister sur son caractere optionnel) sans perdre la possibilite de regler la valeur du decalage Voff. On reduit alors 1'encombrement du detecteur, les resistances R4 et R5 etant de valeurs plus faibles que les resistances R1 et R2 et prenant donc moins de place. Par contre, cela engendre une consommation permanente legerement plus importante du detecteur par rapport au mode de realisation de la figure 7. La figure 13 represente un quatrieme mode de realisation d'un detecteur 64 de pics parasites negatifs selon la presente invention. Une resistance additionnelle R6 est intercalee entre le point milieu 59 du pont diviseur des resistances R1 et R2 et la source 59' du transistor MP51. Le role de la resistance R6 est d'apporter un reglage supplementaire pour le filtrage de la valeur moyenne Vm. Un tel mode de realisation peut servir en particulier clans le cas on le point 59 est le point milieu d'un pont diviseur resistif utilise a d'autres fins clans le circuit electronique. On peut ainsi partager un meme pont diviseur avec d'autres applications (par exemple, avec le regulateur de tension), ce qui reduit 1'encombrement. Fonctionnellement, cela revient a considerer que le point milieu 59 correspond a la borne 52' d'application de la tension Vb (figure 11) differente de la tension Vcc. Cette tension Vb reste toutefois ici proportionnelle a la tension Vcc, ce qui permet de preserver le caractere auto-adaptatif du seuil de detection. La figure 14 represente un cinquieme mode de reali- sation d'un detecteur 65 de pics negatifs selon 1'invention. Ce detecteur est ici represente clans sa forme la plus simple on une resistance R1 est connectee entre la borne 52 d'application de la tension Vcc et la source du transistor MP51 dont la grille regoit directement la tension Vcc. Dans ce mode de realisation, la capacite parasite source-substrat du transistor MP51 joue le role du condensateur C. La figure 15 represente le schema electrique d'un sixieme mode derealisation d'un detecteur 66 de pics negatifs selon la presente invention. Deux transistors MOS a canal P MP1 et MP2 sont mantes en diode et en serie entre la borne 52 et la resistance R1. Une telle structure permet de reduire la tension aux bornes du pant diviseur R1, R2, donc les valeurs de ces resistances et, par consequent, leurs tailles. La figure 15 illustre une autre variante selon laquelle une resistance R4 (en pointilles) relie la grille du transistor MP51 a la borne 52 d'application de la tension Vcc. Cette resistance R4 introduit un Leger filtrage mais peut le cas echeant etre prevue avec une valeur la plus faible possible, de fagon a ne pas nuire a la bande passante du detecteur. La figure 16 represente le schema electrique d'un mode de realisation de 1'invention adapte a 1'utilisation d'un transistor bipolaire N51 pour realiser un detecteur de pics parasites negatifs. Par rapport au mode de realisation de la figure 7, la seule difference est le remplacement du transistor MP51 par un transistor PNP dont 1'emetteur est relict au point 59, dont le collecteur fournit le signal DETECT (aux bornes d'un element par exemple resistif R3 de tirage du potentiel de sortie vers le bas) et dont la base est reliee a la borne 52 d'application de la tension Vcc. Le decalage Voff par rapport a la valeur moyenne Vm de la tension Vcc depend, en premiere approximation, du rapport VccR1/(R1+R2) et de la chute de tension base-emetteur Vbe du transistor bipolaire. La figure 17 represente un autre mode de realisation a transistor bipolaire P51 pour detecter des pics positifs. Par rapport au montage de la figure 8, le transistor MN51 est remplace par un transistor NPN dont 1'emetteur est relict au point 59, dont la base regoit la tension Vcc et dont le collecteur fournit le signal de detection. Par rapport au detecteur negatif, it faut (dans le cas du bipolaire) prevoir une source courant (par exemple, la resistance R3) tirant la sortie vers le potentiel Vcc. Un avantage de la presente invention est qu'elle permet une detection de pics parasites de fagon simple et 5 fiable. Un autre avantage de la presente invention est qu'elle permet de reutiliser des elements presents a d'autres endroits du circuit electronique (notamment les ponts diviseurs resistifs). 10 Un autre avantage de la presente invention est qu'elle est compatible avec toute exploitation classique d'un signal de detection de perturbation par pic parasite sur 1'alimentation d'un circuit electronique. Bien entendu, la presente invention est susceptible de 15 diverses variantes et modifications qui apparaitront a 1'homme de 1'art. En particulier, bien que les differents modes de realisation aient ete decrits en relation avec une application a la detection de pics sur une alimentation positive, it s'agit d'une convention de signe arbitraire. 20 De plus, les differents modes de realisations et variantes sont combinables (y compris en mixant les families de transistors) et les dimensions a donner aux differentes resistances et capacites sont a la portee de 1'homme du metier a partir des indications fonctionnelles donnees ci-dessus et de 25 1'application. Les elements resistifs (en principe des resistances integrees) pourront si besoin etre realises par des transistors MOS. En outre, 1'invention s'applique egalement a des circuits integres mantes directement sur des cartes elec- 30 troniques. Par exemple, le detecteur peut etre situe cote lecteur de carte clans la mesure on le signal d'alimentation provient de ce lecteur, que ce soit avec ou sans contact. REVENDICATIONS 1. Circuit de detection de pics parasites sur 1'alimentation d'un circuit electronique (1), caracterise en ce qu'il comporte au moins un premier transistor (MP51, MN51, N51, P51) dont la borne de commande est reliee a une borne (52) d'application d'un premier potentiel d'une tension d'alimentation (Vcc) du circuit et dont une premiere borne de conduction est reliee a une borne (52, 52') d'application d'un deuxieme potentiel (Vb, Vcc) par 1'intermediaire d'au moins un premier element resistif (R1), la deuxieme borne de conduction du premier transistor fournissant le resultat (Vd) de la detection. 2. Circuit selon la revendication 1, clans lequel un premier element capacitif (C) relie ladite premiere borne de conduction a une borne (53) d'application d'un potentiel de reference de la tension d'alimentation (Vcc), les valeurs respectives du premier element resistif (R1) et du premier element capacitif etant choisies en fonction de la duree minimale des pics parasites a detecter. 3. Circuit selon 1'une quelconque des revendications 1 et 2, clans lequel un deuxieme element resistif (R2) forme, avec ledit premier element resistif (R1), un pant diviseur de tension dont une borne intermediaire (59) est connectee a ladite premiere borne de conduction du premier transistor (MP51, MN51, N51, P51). 4. Circuit selon la revendication 3 Bans son rattachement a la revendication 2, clans lequel un troisieme element resistif (R6) relie ladite borne intermediaire (59) a la premiere borne de conduction du premier transistor (MP51, MN51, N51, P51). 5. Circuit selon 1'une quelconque des revendications 1 a 4, clans lequel ladite borne de commande du premier transistor (MP51, MN51, N51, P51) est reliee directement a ladite borne (52) d'application du premier potentiel de la tension d'alimentation (Vcc). 6. Circuit selon 1'une quelconque des revendications 1 a 4, clans lequel un premier element resistif secondaire (R4) relie ladite borne (52) d'application du premier potentiel de la tension d'alimentation (Vcc) a la borne de commande du premier transistor (MP51, MN51, N51, P51). 7. Circuit selon la revendication 6, clans lequel un deuxieme element resistif secondaire (R5) relie ladite borne de commande du premier transistor (MP51, MN51, N51, P51) au potentiel de reference de la tension d'alimentation (Vcc). 8. Circuit selon 1'une quelconque des revendications 1 a 7, comportant un deuxieme transistor (MN51, P51) de type oppose au premier (MP51, N51) pour constituer un detecteur de pics parasites bidirectionnel, les bornes de commande respectives des deux transistors etant reliees ensemble a ladite borne (52) d'application du premier potentiel de la tension d'alimentation (Vcc). 9. Circuit selon la revendication 8, clans lequel le deuxieme transistor (MN51) est connecte en parallele sur le premier (MP51). 10. Circuit selon la revendication 8 Bans son rattachement a la revendication 2, clans lequel le deuxieme transistor (MN51, P51) a sa premiere borne de conduction reliee a une premiere electrode d'un deuxieme element capacitif (C') dont 1'autre electrode est reliee a ladite borne (53) d'application du potentiel de reference, chaque transistor etant associe a un premier element resistif de valeur differente. 11. Circuit selon 1'une quelconque des revendications 1 a 10, clans lequel ledit premier transistor (MP51) est un transistor MOS (MP51, MN51). 12. Circuit selon 1'une quelconque des revendications 1 a 10, clans lequel ledit premier transistor est un transistor bipolaire (N51, P51). 13. Circuit selon 1'une quelconque des revendications 1 a 12, clans lequel les premier et deuxieme potentiels sont 35 identiques. 14. Circuit selon 1'une quelconque des revendications 1 a 13, clans lequel les elements resistifs et/ou capacitifs sont choisis en fonction de 1'amplitude et de la duree minimale des pics a detecter. 15. Circuit electronique comportant un detecteur de pics parasites sur son alimentation, caracterise en ce que le detecteur est conforme a 1'une quelconque des revendications 1 a 14.