Brevet FR2897701A1 — publié le 20070824

La présente invention concerne un système sécuritaire d'acquisition d'informations numériques. Dans les systèmes d'acquisition et de traitement de données, il est souvent nécessaire de garantir le fonctionnement sécuritaire de ceux-ci quand ils sont utilisés dans des applications critiques comme par exemple la gestion de systèmes ferroviaires ou de centrales nucléaires. On appelle fonctionnement en sécurité ou sécuritaire un mode de fonctionnement dans lequel les erreurs de traitement, dues à un aléa, par exemple, sont rapidement détectées. De tels systèmes utilisent souvent des techniques de redondance. Par exemple, la technique bien connue des plates-formes logicielles dites deux parmi trois utilise trois processeurs qui effectuent exactement la même opération. En cas de résultats différents, la solution retenue est celle obtenue par deux des processeurs. Pour les acquisitions d'événements ponctuels rapides et aléatoires de tels systèmes ne sont pas adaptés. En particulier, les contraintes temporelles des différents éléments de la chaîne d'acquisition et de traitement étant trop disparates, il n'est pas possible d'envisager une sécurisation globale de celle-ci. Chaque maillon de la chaîne doit donc être protégé indépendamment. Le but de l'invention est donc de proposer un système capable de sécuriser l'acquisition et la mémorisation d'une information ponctuelle. L'objet de l'invention est donc un système sécuritaire d'acquisition d'informations numériques émises sur un signal à une fréquence déterminée, caractérisé en ce qu'il comporte : - des moyens d'acquisition des informations numériques émises sur le signal fonctionnant au rythme d'une horloge d'acquisition, synchronisée avec le signal porteur des informations numériques, - des moyens de détection d'absence d'information numérique sur le signal, - des moyens de mémorisation connectés en sortie des moyens d'acquisition, - des moyens de restitution fonctionnant au rythme d'une horloge synchronisée avec un signal de restitution et connectés en sortie des moyens de mémorisation, et - les moyens d'acquisition sont adaptés pour transmettre aux moyens de mémorisation, soit les informations acquises durant une période d'un cycle synchronisé sur le signal de restitution, soit un drapeau représentatif de ce qu'aucune information n'a été acquise pendant cette période de cycle, les informations acquises et le drapeau étant codés par des moyens de codage avant leurs transmissions et étant décodés par des moyens de décodage des moyens de restitution en sortie des moyens de mémorisation. D'autres caractéristiques de l'invention sont : - les moyens de codage sont adaptés pour coder les informations sous la forme d'un flux série résultat d'une opération OU-exclusif entre les informations à transmettre et une séquence pseudo-aléatoire, et les moyens de décodage sont adaptés pour décoder le flux série par application sur celui-ci d'une opération OU-exclusif avec la même séquence pseudo-aléatoire ; - les moyens de codage des données acquises sont synchronisés sur 15 l'horloge d'acquisition de façon à émettre le flux série au rythme d'un bit par coup d'horloge ; - la durée de transmission du drapeau est inférieure à celle des données à acquérir ; - les moyens d'acquisition comportent des moyens d'émission d'un 20 signal vers les moyens de restitution, ce signal étant apte à informer les moyens de restitution qu'une information a été acquise, ou non, pendant le cycle ; -le cycle est synchronisé par un signal issu des moyens de restitution ; et - les moyens de mémorisation comportent aux moins deux mémoires 25 premier entré/premier sorti dans lesquelles les informations codées des données acquises ou de drapeau sont mémorisées alternativement à chaque cycle. L'invention sera mieux comprise à la lecture de la description qui va suivre, donnée uniquement à titre d'exemple, et faite en référence aux dessins en 30 annexe dans lesquels : - la figure 1 est un schéma de principe d'un système d'acquisition selon l'invention ; et - la figure 2 est un chronogramme de fonctionnement d'un tel système ; et - la figure 3 est un schéma logique d'un codeur / décodeur utilisé dans un mode de réalisation préféré du système d'acquisition. En référence à la figure 1, un système d'acquisition 1 comporte des moyens d'acquisition 2 connectés à des moyens de restitution 3 par l'intermédiaire de moyens de mémorisation 4. Les moyens 2 d'acquisition comportent un multiplexeur 5 à deux entrées. La première entrée 6 est propre à recevoir des données D en provenance, par exemple, d'un capteur ou d'une balise d'un système de communication sol-train de type ERTMS (European Rail Traffic Management System û Système de Gestion du Trafic Ferroviaire Européen) ou CBTC (Communications Based Train Control û Commande de Trains Basée sur les Communications). Ces données sont ponctuelles dans le sens où de grandes périodes sans donnée s'interposent entre chaque arrivée de données sur le multiplexeur 5. Elles sont aléatoires dans le sens où il n'est pas possible de déterminer l'instant d'arrivée de ces données. La seconde entrée 7 reçoit un signal ND représentatif d'une absence de données généré par un détecteur 8 des moyens d'acquisition 2. Ce détecteur 8 présente une entrée 9 de réception d'un signal d'horloge CLK1 synchronisé avec le rythme d'acquisition des données. Le détecteur 8 comporte une deuxième entrée 9A pour la réception du signal de données D et une troisième entrée 10 pour la réception d'un signal C de cycle de restitution en provenance des moyens 3. Ce cycle a une période supérieure à celle des messages arrivant en entrée. Les moyens 2 d'acquisition comportent également un codeur 11 dont l'entrée est reliée à la sortie du multiplexeur 5 pour coder les données D ou le signal ND représentatif de l'absence de données. Le détecteur 8 commande le multiplexeur 5 ainsi que le codeur 11. Il est également connecté à une entrée 12 des moyens 3 de restitution pour émettre un signal P de présence/absence de données pendant un cycle. La sortie du codeur 11 est connectée à l'entrée des moyens 4 de mémorisation. Ceux-ci comportent deux mémoires 13, 14 Premier entré û Premier sorti , dites également mémoires FIFO (de l'anglais First ln û First Out ) dont les entrées et sorties sont en parallèle. Les sorties des deux mémoires 13, 14 sont connectées aux moyens 3 de restitution. Les moyens 3 de restitution comportent un multiplexeur 15 recevant en entrée les données en provenance des mémoires 13, 14. Les moyens 3 de restitution comportent un décodeur 16 connecté à la sortie du multiplexeur 15 et dont la sortie 17 est connectée au reste de la chaîne de restitution. Les moyens 3 de restitution comportent également un générateur 18 de cycle 10 dont une entrée 19 reçoit une horloge de restitution CLK2. Cette horloge est synchronisée avec le rythme de fonctionnement des équipements se trouvant en aval du système 1 d'acquisition. Le générateur 18 est connecté au multiplexeur 15 et au décodeur 16 pour transmettre des signaux d'horloge et de commande. II reçoit sur son entrée 12 le signal P de présence/absence de données provenant du détecteur 8. Le fonctionnement du système va maintenant être décrit. Le fonctionnement général du système 1 est basé sur le cycle C généré par le générateur 18. Ce cycle a une période supérieure à celle des messages arrivant en entrée. Durant un cycle, le détecteur 8 détecte la présence de données D. Si 20 des données 6 sont présentes, celles-ci sont codées par le codeur 11 avant d'être transmises aux moyens 4 de mémorisation. Si aucune donnée 6 n'est détectée pendant le cycle, le détecteur 8 génère, en fin de cycle, une séquence ND, ou drapeau, telle que l'aval de la chaîne de traitement, puisse en déduire qu'aucune donnée n'a été reçue pendant 25 le cycle. Le drapeau ND est également codé par le codeur 11 avant d'être transmis aux moyens 4 de mémorisation. Ainsi, le multiplexeur 5 est placé en amont du codeur 11 de façon à fournir à celui-ci soit les données D, soit le drapeau ND. Lors d'un cycle, le codeur 11 écrit les données codées dans une des 30 mémoires 13, 14 pendant que le multiplexeur 15 lit les données contenues dans l'autre mémoire, et ceci en alternant à chaque cycle. La sélection de la mémoire d'écriture, respectivement de lecture, est synchronisée sur le cycle grâce à une logique d'aiguillage initialisée au démarrage du système. Ces données sont décodées par le décodeur 16 capable d'effectuer la fonction inverse du codeur 11 afin de restituer les données originales en sortie 17. Le détecteur 8 transmet aux moyens 3 de restitution, et en particulier au générateur 18 de cycles, le signal P représentatif de la présence ou de l'absence de données pendant le cycle. Cette information est utilisée par le générateur 18 pour informer le décodeur 16 du type de décodage à effectuer selon le type de données lues dans les moyens 4 de mémorisation. Ce fonctionnement du système 1 d'acquisition est illustré par le 10 chronogramme de la figure 2. Ce chronogramme schématique est divisé en cycles pair et impair. L'absence de données est symbolisée par les pavés numérotés ND comme le signal d'absence de données et les données par les pavés numérotés D comme le signal de données. 15 Les moyens 2 d'acquisition, ligne ACQUIS, émettent en fin de cycle le drapeau ND quand aucune donnée n'a été détectée comme dans les cycles Cl et C3. En revanche, dans les cycles C2 et C4, ce sont les données reçues D qui sont transmises. Les moyens 3 de restitution, ligne RESTIT, Bisent et décodent les 20 données contenues dans les moyens 4 de mémorisation lors du cycle suivant. Par exemple, la donnée enregistrée lors du cycle C2 est lue lors du cycle C3. On constate que lorsqu'une donnée commence à être acquise pendant la transmission du drapeau, comme par exemple, sur le schéma, en fin de cycle C3, les premiers bits de cette donnée sont perdus, le temps que le 25 codage du drapeau s'achève. Pour minimiser cette perte, la durée de transmission du drapeau est choisie très inférieure à celle de la donnée à acquérir. Par exemple, cette durée est choisie inférieure à la durée de transmission du préambule de message avant le flux de données effectives ; ou bien ce drapeau est transmis au rythme d'une 30 horloge locale à fréquence très supérieure à celle de la fréquence d'acquisition des données d'entrée. On constate aisément qu'une désynchronisation entre les moyens d'acquisition et les moyens de restitution va entraîner une impossibilité de décodage des informations. Par exemple, lors d'un cycle sans donnée, le décodage va générer en sortie un signal différent du drapeau ND. Dans un mode de réalisation proposé de l'invention, le codeur 11 et le décodeur 16 sont composés, figure 3, d'une fonction OU exclusif 21 à deux entrées, l'une correspondant aux données à coder/décoder et l'autre à un générateur pseudo aléatoire 22. Les données sont présentées en entrée du codeur / décodeur sous la forme d'un flux série. Le caclencement du codage s'effectue au rythme de l'horloge d'acquisition, celui du décodage au rythme de l'horloge de restitution. Ainsi, le codeur 11 émet le flux série de données codées au rythme d'un bit codé par coup d'horloge. La synchronisation effectuée par le détecteur 8 et le générateur 18 fait que le bit de la séquence pseudo aléatoire qui a servi à coder un bit d'information est le même que celui qui sert à décoder le bit correspondant, ce qui permet de retrouver la valeur initiale puisque A e B e B = A, c'est-à-dire qu'une opération OU- exclusif effectuée deux fois avec le même paramètre est égale à l'opération identité. Le drapeau ND d'absence de données est injecté dans le multiplexeur 5 pendant une durée prédéterminée. Le système d'acquisition ainsi décrit s'implémente de façon préférentielle sur un circuit intégré de type FPGA ( Field Programmable Gate-Arrays - Réseau de Portes Programmable) ou ASIC ( Application Specific Integrated Circuit - Circuit Intégré Spécifique à une application) ce qui permet de le réaliser pour un coût réduit. Le système décrit permet ainsi, avantageusement, de créer une chaîne sécuritaire d'acquisition de données ponctuelles, rapides et aléatoires, ce qui le rend particulièrement adapté à une utilisation dans les systèmes ferroviaires. REVENDICATIONS 1. Système sécuritaire d'acquisition d'informations numériques émises sur un signal à une fréquence déterminée, caractérisé en ce qu'il comporte : -des moyens (2) d'acquisition des informations numériques émises sur le signal fonctionnant au rythme d'une horloge d'acquisition (CLK1),, synchronisée avec le signal porteur des informations numériques, - des moyens de détection d'absence d'information numérique sur le signal, - des moyens (4) de mémorisation connectés en sortie des moyens d'acquisition, -des moyens (3) de restitution fonctionnant au rythme d'une horloge synchronisée avec un signal de restitution (CLK2) et connectés en sortie des moyens de mémorisation (4), et - les moyens (2) d'acquisition sont adaptés pour transmettre aux moyens de mémorisation (4), soit les informations acquises durant une période d'un cycle synchronisé sur le signal de restitution (CLK2), soit un drapeau (ND) représentatif de ce qu'aucune information n'a été acquise pendant cette période de cycle, les informations acquises et le drapeau étant codés par des moyens de codage (11) avant leurs transmissions et étant décodés par des moyens de décodage (16) des moyens de restitution (3) en sortie des moyens de mémorisation (4). 2. Système sécuritaire d'acquisition d'informations numériques selon la revendication 1, caractérisé en ce que les moyens de codage (11) sont adaptés pour coder les informations sous la forme d'un flux série résultat d'une opération OU-exclusif entre les informations à transmettre et une séquence pseudoaléatoire, et les moyens de décodage (16) sont adaptés pour décoder le flux série par application sur celui-ci d'une opération OU-exclusif avec la même séquence pseudo-aléatoire. 3. Système sécuritaire d'acquisition d'informations numériques selon la revendication 2, caractérisé en ce que les moyens (11) de codage des données acquises sont synchronisés sur l'horloge d'acquisition (CLK1) de façon à émettre le flux série au rythme d'un bit par coup d'horloge. 4. Système sécuritaire d'acquisition d'informations numériques selon l'une quelconque des revendication précédentes, caractérisé en ce que la durée de transmission du drapeau est inférieure à celle des données à acquérir. 5. Système sécuritaire d'acquisition d'informations numériques selon l'une quelconque des revendications précédentes, caractérisé en ce que les moyens d'acquisition (2) comportent des moyens d'émission d'un signal (P) vers les moyens de restitution (3), ce signal étant apte à informer les moyens de restitution qu'une information a été acquise, ou non, pendant le cycle. 6. Système sécuritaire d'acquisition d'informations numériques selon l'une quelconque des revendications précédentes, caractérisé en ce que le cycle est synchronisé par un signal (C) issu des moyens de restitution. 7. Système sécuritaire d'acquisition d'informations numériques selon l'une quelconque des revendications précédentes, caractérisé en ce que les moyens de mémorisation comportent aux moins deux mémoires (13, 14) premier entré/premier sorti dans lesquelles les informations codées des données acquises ou de drapeau sont mémorisées alternativement à chaque cycle.