Brevet FR2895136A1 — publié le 20070622

DISPOSITIF RECURSIF DE COMMUTATION D' UN HAUT POTENTIEL SUPERIEUR A UN POTENTIEL NOMINAL b'UNE TETCHNOLOGIE bANS LAQUELLE LE DISPOSITIF EST REALISE L'invention concerne un dispositif de commutation d'ordre n, comprenant • une premiere entree sur laquelle est applique un potentiel de rang 0, une deuxieme entree sur laquelle est applique un potentiel de rang n, une sortie, • une premiere branche comprenant n transistors associes en serie, un premier transistor etant connecte a la premiere entree et un n-ieme transistor etant connecte a la sortie, • une deuxieme branche comprenant n transistors associes en serie, un premier transistor etant connecte a la deuxieme entree et un n-ieme transistor etant connecte a la sortie. Dans un composant electronique, un haut potentiel de programmation est generalement necessaire pour programmer une cellule de memorisation. Ce haut potentiel HV est superieur au potentiel nominal VDD que peut supporter le composant et it est generalement produit par un generateur de potentiel interne du composant, par exemple un circuit de type pompe de charge, qui produit le haut potentiel HV a partir du potentiel nominal VDD du composant. La presence d'un generateur de haut potentiel permet notamment a 1'utilisateur du composant de programmer lui-meme les cellules memoire du composant, et donc de parametrer seul le composant. Toutefois, les circuits de type pompe de charge ont une faible sortance, c'est-adire qu'ils produisent un courant limite en sortie (la puissance de ces circuits est naturellement limitee par la puissance fournie au composant), les cellules sont donc programmees les unes apres les autres ; ceci peut etre relativement long, et meme redhibitoire dans le cas ou un grand nombre de composants doit etre programme, par exemple lors de phases de test des composants chez le fabricant. Pour pallier cette difficulte, les fabricants prevoient generalement une broche d'alimentation supplsmentaire sur le composant, pour permettre une alimentation directe a haut potentiel par une source externe plus puissante et plus efficace qu'un circuit interne de type pompe de charge. En alimentant le composant par une source externe, it devient possible de programmer un grand nombre de cellules de memorisation en parallele. La programmation d'un grand nombre de composants devient alors realisable dans un temps raisonnable. Si le composant dispose a la fois d'une broche d'alimentation externe et d'un generateur de haut potentiel interne, un dispositif de commutation doit etre prevu pour selectionner soit la source interne soit la source externe d'alimentation en haut potentiel. Sur la figure 1 est represents un dispositif de commutation connu, apte a supporter et a commuter les hauts potentiels appliques a ses bornes. Le circuit de la figure 1 comprend deux branches comprenant chacune n transistors associes en serie, Mo, M2i ..., M2n_2 pour 1' une et MI, M3r ..., M2n_1 pour 1' autre . La premiere branche est connectee entre une premiere entree sur laquelle est applique un potentiel HVO et une sortie du dispositif de commutation, et la deuxieme branche est connectee entre une deuxieme entree sur laquelle est applique un potentiel HV1 et la sortie du dispositif de commutation sur laquelle est produit HVout. Deux circuits de polarisation 10, 20 (encore appeles "cascode-bias circuits") sont prevus pour commander respectivement les transistors de la premiere branche et les transistors de la deuxieme branche. Les circuits 10, 20 sont actives par des signaux de commande externes. HVO est par exemple un haut potentiel fourni par une source externe et HV1 est par exemple un haut potentiel fourni par une source interne du composant. Le dispositif de commutation de la figure 1 fournit sur sa sortie un potentiel HVout qui est egal soit au potentiel HVO soit au potentiel HV1, en fonction des signaux de controle externes. Dans chaque branche, les transistors sont des transistors aptes a supporter entre deux de leurs electrodes une tension maximale environ ogale au potentiel nominal VDD du composant. Le nombre n de transistors est choisi en fonction des potentiels HVO, HV1 de sorte a repartir la tension le long de la branche non selectionnee du dispositif de commutation. n est ainsi de 1'ordre de (HV1 - HVO) / VDD, en valeur absolue. On trouvera plus de details sur la realisation du dispositif de commutation selon la figure 1 dans le document Dl (A 5.5V SOPA Line Driver in a Standard 1.2V 0.13pm CMOS Technology, Proceedings of ESSCIRC, Grenoble, France, 2005). Le dispositif de la figure 1 presente des inconvenients. En particulier, le dispositif de la figure 1 est efficace pour commuter des potentiels HV1, HVO jusqu'a environ 2*VDD, mais it n'est plus efficace si HV1, HVO sont superieurs a 2*VDD, car les circuits de polarisation doivent commuter un trop grand nombre de transistors en cascade. De plus, les circuits de polarisation 10, 20 sont difficiles a realiser car ils utilisent des circuits complexes tels que des elevateurs de potentiel. Enfin, les circuits de polarisation doivent etre commandos par des signaux de controle externes et des moyens supplementaires sont necessaires pour produire ces signaux.35 L'invention a pour but de proposer un nouveau dispositif de commutation, plus simple a mettre en suvre et ne presentant pas les inconvenients des dispositifs de commutation connus. Ce but est atteint avec un dispositif de commutation selon 1'invention qui comprend, en complement des caracteristiques enoncees dans le preambule ci-dessus : • un moyen pour produire n-1 potentiels de rang 1 a n-1 (V1,n-1, V2,n-2, •••, Vi,n-if •••, Vn-1,1) compris entre le potentiel de rang 0 et le potentiel de rang n, • un moyen de pilotage pour, a partir des n+l potentiels de rang 0 a n, produire des signaux de commande appropries pour piloter les grilles des transistors de la premiere branche et de la deuxieme branche de sorte que les transistors de 1'une des branches soient passants et les transistors de 1'autre des branches soient bloques, en fonction de la valeur du potentiel de rang n par rapport a la valeur du potentiel de rang O. Ainsi, un dispositif selon 1'invention n'a pas besoin de signaux de commande externes. Sans commande externe, le moyen de pilotage commute automatiquement les transistors de sorte a relier 1'une ou 1'autre des entrees a la sortie du dispositif, en fonction de la difference entre les potentiels appliques sur les entrees. De preference, le dispositif de pilotage comprend un ensemble de dispositifs de commutation d'ordres inferieurs a n, chacun comparant deux potentiels parmi les potentiels de rang 0 a n, et chacun produisant sur sa sortie un potentiel de commande resultat de la comparaison et applique sur une grille d'un transistor de la premiere branche ou sur une grille d'un transistor de la deuxieme branche. Ainsi, et comme on le verra mieux par la suite, un dispositif d'ordre n comprend un ensemble de dispositifs d'ordres inferieurs a n. I1 devient alors tres facile de realiser des dispositifs d'ordre superieurs par une simple recurrence. Le nombre n est egal a 1 + int (abs (Vn,o-Vo,n) / (VDD+E)) , avec 5 • Vo,n, le potentiel de rang 0 • Vn,o, le potentiel de rang n • abs(x), la valeur absolue de x, pour tout x • VDD, le potentiel nominal de la technologie utilisee 10 pour realiser le dispositif, • est un tres petit nombre non nul, et • int(x), la partie entiere de x, pour tout x Le produit n * VDD indique approximativement la difference de potentiel Abs(V,o - Vo,n) que peut supporter 15 le dispositif entre ses entrees, sachant que tous les composants elementaires du dispositif supportent au plus le potentiel nominal VDD. Les potentiels Vn,o et Vo,n peuvent par contre etre superieurs a VDD, ou meme a n * VDD. 20 Selon un premier mode de realisation de 1'invention, les transistors de la premiere branche, les transistors de la deuxieme branche et les transistors de 1'ensemble des dispositifs de commutation d'ordres inferieurs a n sont 25 des transistors de type P, et le moyen de pilotage produit des signaux de commande appropries pour piloter les grilles des transistors de la premiere branche et de la deuxieme branche de sorte que la sortie soit reliee a 1'entree sur laquelle est applique le plus grand 30 potentiel. Le dispositif realise ainsi une fonction Maxn d'ordre n, qui produit sur sa sortie le plus grand des potentiels appliques sur ses entrees. Selon un deuxieme mode de realisation de 1'invention, les transistors de la premiere branche, les transistors de la deuxieme branche et les transistors de 1'ensemble des dispositifs de commutation d'ordres inferieurs a n sont des transistors de type N, et le moyen de pilotage produit des signaux de commande appropries pour piloter les grilles des transistors de la premiere branche et de la deuxieme branche de sorte que la sortie soit reliee a 1'entree sur laquelle est applique le plus petit potentiel. Le dispositif realise ainsi une fonction Minn d'ordre n, qui produit sur sa sortie le plus petit des potentiels appliques sur ses entrees. L'invention sera mieux comprise et d'autres caracteristiques et avantages apparaitront a la lecture de la description qui va suivre, d'exemples de mise en oeuvre d'un dispositif de commutation selon 1'invention. La description, faite a titre indicatif et nullement limitatif, est a lire en relation aux dessins annexes dans lesquels • la figure 1, deja decrite, est un schema d'un dispositif de commutation connu, • la figure 2 est un schema d'un dispositif de commutation d'ordre 1 selon 1'invention • la figure 3 est un schema d'un dispositif de commutation d'ordre 2 selon 1'invention, • la figure 4 est un schema d'un dispositif de commutation d'ordre 3 selon 1'invention, • la figure 5 est un schema d'un dispositif de commutation d'ordre n selon 1'invention, • la figure 6 est une variante du schema de la figure 5 • la figure 7 est un chronogramme montrant 1'evolution des potentiels en differents points d'un dispositif d'ordre 4. Tous les dispositifs de commutation selon 1'invention, quel que soft leur ordre n, comprennent notamment : • une premiere entree sur laquelle est applique un potentiel de rang 0 note Vo,n, • une deuxieme entree sur laquelle est applique un potentiel de rang n note Vn, o • une sortie S, • une premiere branche comprenant n transistors numerates Mn,o, Mn,2, Mn,2n-2, (le premier indice indique le nombre de transistors dans la branche, qui est egal a 1'ordre du dispositif, le deuxieme indice indique 1'ordre du transistor dans la branche) un premier transistor Mn,o est connecte a la premiere entree et un n-ieme transistor Mn,2n_2 est connecte a la sortie S, • une deuxieme branche comprenant n transistors numerotes Mn,1, Mn,3, ..., Mn,2n-1 ; un premier transistor Mn,1 est connecte a la deuxieme entree et un n-ieme transistor Mn,2n_1 est connecte a la sortie, Tous les dispositifs selon 1'invention sont caracterises en ce qu'ils comprennent egalement • un moyen pour produire n-1 des potentiels intermediaires de rang 1 a n-1, notes V1,n_1, V2,n_2, ..., Vn_11 (le premier indice indique 1'ordre du potentiel dans la serie de potentiels), compris entre le potentiel de rang 0 et le potentiel de rang n, • un moyen de pilotage pour, a partir des n+l potentiels de rang 0 a n, produire des signaux de commande appropries pour piloter les grilles des transistors de la premiere branche et de la deuxieme branche de sorte que les transistors de 1'une des branches soient passants et les transistors de 1'autre des branches soient bloques, en fonction de la valeur du potentiel de rang n par rapport a la valeur du potentiel de rang O. A titre d'exemples numeriques, on considerera les deux cas suivants. • 1er cas : Vn,o = n*VDD+VR, Vo,n = VR et les potentiels 5 de rang 1 a n-1 sont regulierement repartis entre Vn,o et Vo,n ; dans ce cas, on aura donc : Vl,n_1 = VDD+VR, V2,n_2 = 2*VDD+VR, ..., Vn_1,1 = (n-1) *VDD+VR • 2eme cas : Vn,o = VR, Vo,n = n*VDD+VR, et les potentiels de rang 1 a n-1 sont regulierement repartis entre Vn,o 10 et Vo,n ; dans ce cas, on aura donc Vl,n_1 = (n- 1) *VDD+VR, V2,n_2 = (nù2) *VDD+VR, = VDD+VR VR est un potentiel quelconque, qui peut correspondre par exemple a une masse du dispositif. VR peut aussi etre supsrieur a VDD ou meme a n * VDD. 15 Pour ces exemples numeriques, la notation Vi,j indique que, dans le premier cas, Vi,j = i*VDD+VR et dans le deuxieme cas, Vi,j = j*VDD+VR. Dispositifs d'ordre 1 20 Un dispositif de commutation d'ordre 1 selon 1'invention regoit sur ses entrees des potentiels V1, o et Vo,1 dont la difference V1,o - Vo,1 en valeur absolue est au maximum de 1'ordre du potentiel nominal VDD que supportent les composants elementaires qui le constituent. Le dispositif 25 de commutation d'ordre 1 produit sur la sortie S un potentiel V1,1 egal soit au potentiel de rang zero Vo,1 soit au potentiel V1,o de rang 1, en fonction du resultat de la comparaison du potentiel Vo,1 avec le potentiel V1,o. Tel que represents sur la figure 2, le dispositif d'ordre 30 1 comprend : • une premiere branche comprenant un transistor M1,o connects d' une part a 1' entree El et d'autre part a la sortie S, • une deuxieme branche comprenant un transistor M1,1 connecte d'une part a 1' entree E2 et d'autre part a la sortie S, • un moyen pour appliquer le potentiel Vo,1 sur une grille du transistor M1,1, le dit moyen etant realise ici sous la forme d'une connexion entre 1'entree El et la grille du transistor M1,1, et • un moyen pour appliquer le potentiel V1,o sur une grille du transistor Ml,o, le dit moyen etant ici realise sous la forme d'une connexion entre 1'entree E2 et la grille du transistor M1,0. Dans un premier mode de realisation, conforme a la figure 2, les transistors M1,0, M1,1 sont de type P, et ils sont dimensionnes pour supporter des tensions ou potentiels de 1'ordre de VDD, variable en fonction notamment de la technologie utilisee pour realiser le dispositif. VDD est par exemple de 1'ordre de 2,5V pour un oxyde de 50 Angstrom. Le dispositif de la figure 2 fonctionne de la maniere suivante. Dans le premier exemple numerique, le potentiel V1,o est egal a VDD+VR et le potentiel Vo,1 est egal a VR. Un transistor de type P est passant si la difference entre le potentiel applique sur sa source et le potentiel applique sur sa grille est superieure a - VTP (une constante du transistor P bien inferieure a VDD), soit Vsource - Vgrille > - VTP. Le transistor est bloque sinon. A titre indicatif, VTP est de 1'ordre de - 500 mV en technologie 50 Angstrom. Ici, le potentiel Vo,1 est applique sur la source du transistor M1,0 et le potentiel V1,o est applique sur sa grille. Comme Vo, l - V1, o = -VDD En parallele, le potentiel V1,o est applique sur la source du transistor M1,1 et le potentiel Vo,1 est applique sur la grille du le transistor M1,1. Comme ici, V1,o - Vo,1 = VDD > - VTP, le transistor M1,1 est donc passant, et le potentiel sur son drain est egal a V1,o ; le potentiel V1,1 sur la sortie S du dispositif est ainsi egal a V1,o. Dans le deuxieme exemple numerique, le potentiel V1,o est egal a VR et le potentiel Vo,1 est egal a VDD+VR. M1,0 est alors passant et M1,1 bloque de sorte que le potentiel V1,1 sur la sortie est egal a Vo,1. En d'autres termes, le potentiel V1,1 sur la sortie S du dispositif est egal au plus grand des potentiels V1,o, Vo,1 appliques sur ses entrees V1, 1 = Maxi (V1, o, V0,1) Cette relation est valable quelles que soient les valeurs des potentiels V1,0, Vo,l, a condition que la difference V1,o - Vo,1 soft, en valeur absolue, superieure a - VTP. Si la difference V1,o - Vo,1 est inferieure a - VTP en valeur absolue, les transistors ne peuvent pas conduire, ni dans une branche ni dans 1' autre, et dans ce cas la sortie du dispositif est a haute impedance. On doit egalement avoir Abs (V1, o - Vo,1) VTN. Ici, dans les exemples numeriques choisis : • ter exemple : V1, o = VDD + VR > Vo, l = VR : la difference entre le potentiel V1,o sur la grille de M1,0 et le potentiel Vo,1 present sur sa source est egal a VDD, superieur a VTN, de sorte que M1,o est passant ; inversement, le potentiel sur la grille de M1,1 est inferieur au potentiel present sur sa source de sorte que M1,1 est bloque ; on en deduit : V1,1 = Vo, l • 2eme exemple V1,o = VR Le potentiel V2,0 est applique sur la source de M2,1 et le potentiel V1,1 est applique sur la grille de M2,1. Comme, ici, V2,0 - V1, 1 = VDD > -VTP, M2,1 est passant et le potentiel sur le drain de M2,1 et sur la source de M2,3 est sgal a V2,0. Comme V1,1 - V0,2 > - VTP, le circuit DC1,1 applique le potentiel V1,2 sur la grille de M2,3 est egal a V1, 2 = Maxl (V1, 1, V0,2) = V1,1. Comme, ici, V2,0 - V1, 1 = VDD > - VTP, M2,3 est donc passant et le potentiel V2,2 = V2,o apparait sur son drain, c'est-a-dire sur la sortie du dispositif de la figure 3. Le potentiel V0,2 est applique sur la source de M2,0 et le potentiel V1,1 est applique sur la grille de M2,0. Comme, ici, V0,2 - V1,1 = -VDD, M2,0 est bloque. De plus, Comme V2,0 - V1,1 = VDD, le potentiel applique sur la grille de M2,2 est egal a Max(V2,0, V1,1) = V2,0. M2,2 est egalement bloque. Le point commun des transistors M2,0r M2,2 s'etablit a V1,2. On a donc dans ce ler exemple : V2,2 = V2,0 Dans le deuxieme exemple numerique, le potentiel V2,0 est de 1'ordre de VR, le potentiel V0,2 est de 1'ordre de 2*VDD+VR, que les resistances R1, R2 sont egales (et donc V1 1 est de 1'ordre de VDD+VR). On constate rapidement que dans ce cas : • le potentiel sur la grille de M2,2 est egal a Maxi (V2,0, V1,1) = V1, 1 = VDD + VR • le potentiel sur la grille de M2,3 est egal a Maxl (V1,1, V0,2) = V0,2 = 2*VDD+VR. • M2,0, M2,2 sont passants, et M2,1, M2, 3 sont bloques de sorte que VS2 = V0,2 = 2*VDD+VR • le point commun des transistors M2,0r M2,2 est a V0,2 et le point commun des transistors M2,1, M2,3 est a V2,1. Ainsi, dans ce 2eme exemple, on a V2,2 = V0,2. En d'autres termes, le dispositif de la figure 3 realise la fonction suivante, quelles que soient les valeurs des potentiels V2,0i V0,2 : V2,2 = Max2 (V2, 0, V0,2) pour 2*VTP Un premier mode de realisation d'un dispositif d'ordre 3 est conforme a la figure 4 ; it comprend : • une premiere branche comprenant 3 transistors M3,0, M3,2r M3,4 associes en serie, le premier transistor M3,0 etant connecte a la premiere entree et le troisieme transistor M3,4 etant connecte a la sortie, • une deuxieme branche comprenant 3 transistors M3,1i M3,3r M3,5 associes en serie, le premier transistor M3,1 etant connecte a la deuxieme entree et le troisieme transistor M3,5 etant connecte a la sortie, • un moyen pour produire deux potentiels de rang 1 et 2 V1,2, V2,1 compris entre le potentiel V0,3 de rang 0 et le potentiel V3,0 de rang 3, • un ensemble de dispositifs de commutation d'ordres inferieurs a 3, chacun comparant deux potentiels de rangs differents regus sur leurs entrees et produisant sur leur sortie un signal de commande resultat de la comparaison et applique sur une grille d'un transistor de la premiere branche ou sur une grille d'un transistor de la deuxieme branche. Dans 1'exemple de la figure 4, le moyen pour produire les potentiels V1,2 et V2,1 de rang 1 et 2 est un ensemble de 3 resistances R1 a R3 associees en serie entre la premiere entree et la deuxieme entree. Dans l'exemple de la figure 4 egalement, le dispositif d'ordre 3 comprend deux dispositifs DC2,0, DC2,1 d'ordre 2 : • 1' un DC2,0 regoit sur ses entrees le potentiel V3,0 de rang 3 et le potentiel V1,2 de rang 1, et produit sur sa sortie connectee a la grille du transistor M3,4 un potentiel egal a V3,2 = Max2 (V1,2, V3,0) f • 1' autre DC2,1 regoit sur ses entrees le potentiel V0,3 de rang 0 et le potentiel V2,1 de rang 2, et it produit sur sa sortie connectee a la grille du transistor M3,5 un potentiel egal a V2,3 = Max2 (V2,1, VO,3) , Le dispositif d'ordre 3 comprend egalement deux dispositifs DC1,0r DC1,1 d'ordre 1 : • Pun DC1, 0 regoit sur ses entrees le potentiel V2,1 de rang 2 et le potentiel V1,2 de rang 1, et produit sur sa sortie connectee a la grille du transistor M3,2 un potentiel egal a V2,2 = Max1 (V1,2, V2,1), • 1'autre DC1,1 regoit sur ses entrees le potentiel V1,2 de rang 1 et le potentiel V2,1 de rang 2, et produit sur sa sortie connectee a la grille du transistor M3,3 un potentiel egal a V2,2 = Maxl (V2,1, V1,2), Enfin, le potentiel V1,2 est applique sur la grille du transistor M3,0 et le potentiel V2,1 est applique sur la grille du transistor M3,1. Sur les drains des transistors M3,0, M3,2, M3,4 apparaissent respectivement les potentiels V1,3, V2,3 et V3,3. Sur les drains des transistors M3,1, M3,3, M3,5 apparaissent les potentiels V3,1, V3,2, V3,3. Les dispositifs d'ordres 1 et 2 sont realises dans 1'exemple de la figure 4 selon les figures 2 et 3. Les entrees des dispositifs DC1,0, DC1,1, DC2,0, DC2,1 n'ont pas ete representees, ni reliees aux points associes du pont resistif, par souci de clarte. En pratique, chaque dispositif d'ordre 1 et 2 regoit deux potentiels a comparer et produit sur sa sortie de resultat de la comparaison. Dans 1'exemple de la figure 3, les dispositifs d'ordre 2 regoivent egalement un potentiel de rang intermediaire (V2,1 ou V1,2 selon le cas). Le fonctionnement global de la figure 4 est le suivant. Dans le premier exemple numerique, le potentiel V3,0 est de 1'ordre de 3*VDD+VR, le potentiel V0,3 est egal a VR, et les resistances Ri a R3 sontegales (et donc V1,2 est de 1 ordre de VDD+VR et V2,1 est de 1'ordre de 2*VDD+VR). Le potentiel V1,2 est applique sur la grille du transistor M3,0. et le potentiel V0,3 est applique sur sa source. Comme V0,3 - V1, 2 = - VDD V2,1 > V1,2, les transistors M3,0r M3,2r M3,4 sont tous bloques et les potentiels V1,3 = V1,2, V2,3 = V2,1, V3,3 = V3,0 apparaissent sur leur drain respectif. La difference de potentiel entre les extremites de la premiere branche se repartit ici sur 1'ensemble des transistors bloques de sorte que la difference de potentiel aux bornes du canal de chaque transistor n'excede pas VDD. Le potentiel V2,1 est applique sur la grille du transistor M3,1 et le potentiel V3,0 est applique sur sa source. Comme V3,0 - V2,1 = VDD >VTP, le transistor M3,1 est passant et le potentiel V3,0 apparait sur son drain et donc egalement sur la source du transistor M3,3. De plus, le dispositif DC1,1 applique V2,2 = Max1 (V1,2 , V2,1) = V2,1 sur la grille de N3,3. Comme V3,0 - V2,1 = VDD > - VTP, le transistor M3, 3 est egalement passant et le potentiel V3,0 apparait sur son drain et egalement sur la source du transistor M3,5. Le dispositif DC2,1 applique V2,3 = Max2 (V0,3 , V2,1) = V2,1 sur la grille de M3,5. Comme V3,0 - V2,1 = VDD > - VTP, le transistor M3,5 est egalement passant et le potentiel V3,0 apparait sur son drain, de sorte que le potentiel sur la sortie du dispositif d'ordre 3 est egal a V3,3= V3,0. Dans le deuxieme exemple numerique, le potentiel V3,0 est de 1'ordre de VR, le potentiel V0,3 est de 1'ordre de 3*VDD+VR, et les resistances R1 a R3 sont egales (et donc V1,2 est de 1'ordre de 2*VDD+VR et V2,1 est de 1'ordre de VDD+VR). Le potentiel V1,2 est applique sur la grille du transistor M3,0. Le dispositif DC1,o applique V2,2 = Max1 (V2,1 , V1,2) = V1,2 sur la grille de M3,2 et le dispositif DC2,0 applique V3,2 = Max2 (V3,0 , V1,2) = V1,2 sur la grille de M3,4. Comme le meme potentiel V1,2 est applique sur les grilles des transistors M3,0, M3,2, M3,4 de la premiere branche, comme le meme potentiel V0,3 est present sur la source de des transistors de la premiere branche et comme V0,3 - V1,2 = VDD > VTP, les dits transistors sont tous passants, de sorte que le potentiel V3,3 sur la sortie du dispositif d'ordre 3 est egal a V0,3. Le potentiel V2,1 est applique sur la grille du transistor M3,1 et le potentiel V3,0 est applique sur sa source. Comme V3,0 - V2,1 = - VDD V1,2 > V2,1, les transistors M3,1, M3,3, M3,5 sont tous bloques et les potentiels V3,1 = V2,1, V3,2 = V1,2, V3,3 = V0,3 apparaissent sur leur drain respectif. La difference de potentiel entre les extremites de la deuxieme branche se repartit ici sur 1'ensemble des transistors bloques de sorte que la difference de potentiel aux bornes du canal de chaque transistor n'excede pas VDD. Dispositifs d'ordre n Les dispositifs d'ordres 1, 2 et 3 des figures 2, 3 et 4 peuvent titre generalises en un dispositif d'ordre n quelconque, qui regoit sur ses entrees des potentiels Vn,o, Vo,n dont la difference Vn,o - Vo,n est en valeur absolue au maximum de 1'ordre de n fois le potentiel nominal VDD que supportent les composants elementaires qui le constituent. Un tel dispositif d'ordre n comprend • une premiere branche comprenant n transistors (Mn,o, Mn,2, Mn,2n-2) associes en serie, le premier transistor (Mn,o) etant connecte a la premiere entree et le nieme transistor (Mn,2n_2) etant connecte a la sortie, • une deuxieme branche comprenant n transistors (Mn,1, Mn,3, Mn,2n-1) associes en serie, le premier transistor (Mn 1) etant connecte a la deuxieme entree et le n-ieme transistor (Mn,2n-1) etant connecte a la sortie, • un moyen pour produire n-i potentiels de rang 1 a n-i V2,n-2, •••, Vi,n_i, •••, Vn_1,1) compris entre le potentiel (Vo,n) de rang 0 et le potentiel (Vn,o) de rang n, • un ensemble de dispositifs de commutation d'ordres inferieurs a n, chacun comparant deux potentiels de rangs differents regus sur leurs entrees et produisant sur leur sortie un signal de commande resultat de la comparaison et applique sur une grille d'un transistor de la premiere branche ou sur une grille d'un transistor de la deuxieme branche. Un exemple d'un tel dispositif d'ordre n est represents schematiquement sur la figure 5. Dans cet exemple, tous les transistors utilises sont de type P, et le dispositif global realise une fonction Vn,n = Maxn (Vn,o, Vo,n), Vo,n et Vn,o etant les potentiels appliques sur sa premiere et sa deuxieme entrees, et Vn,n etant le potentiel qu'il produit sur sa sortie. Dans 1'exemple de la figure 5, le moyen pour produire les potentiels V1,n_1 a Vn_1,1 de rang 1 a n-1 est un ensemble de n resistances R1 a Rn associees en serie entre la premiere entree et la deuxieme entree. Dans l'exemple de la figure 5 egalement, le dispositif d'ordre n comprend deux dispositifs DCn-1,0, DCn_1,1 d'ordre n-1 . • 1'un DCn-1,0 regoit sur ses entrees le potentiel Vn,o de rang n et le potentiel V1,n-1 de rang 1, et produit sur sa sortie connectee a la grille du transistor Mn,2n-2 un potentiel egal a Maxn_1 (V1,n-1, Vn,o), le dispositif DCn-1,0 regoit egalement dans 1'exemple les potentiels de rang compris entre le potentiel de rang 1 et le potentiel de rang n comme potentiels auxiliaires, • 1'autre DC,-1,1 regoit sur ses entrees le potentiel Vo,n de rang 0 et le potentiel V,1,1 de rang n-1, et it produit sur sa sortie connectee a la grille du transistor Mn,2n-1 un potentiel egal a Maxn_1 (Vn-1,1, Vo,n) , le dispositif DCn-1,1 regoit egalement dans 1'exemple les potentiels de rang compris entre le potentiel de rang 0 et le potentiel de rang n-1, comme potentiels auxiliaires. Le dispositif d'ordre n comprend egalement deux dispositifs DCn-2,0, DC,-2,1 d'ordre n-2 : • 1' un DCn-2, o regoit sur ses entrees le potentiel Vn_1,1 de rang n-1 et le potentiel V1,n-1 de rang 1, et produit sur sa sortie connectee a la grille du transistor Mn,2n-4 un potentiel egal a Maxn-2 (V1,n-1, Vn-1,1), le dispositif DCn_2, 0 regoit egalement dans 1'exemple les potentiels de rang compris entre le potentiel de rang 1 et le potentiel de rang n-1, comme potentiels auxiliaires, • 1'autre DCn-2,1 regoit sur ses entrees le potentiel V1,n-1 de rang 1 et le potentiel Vn-1,1 de rang n-1, et produit sur sa sortie connectee a la grille du transistor Mn,2n-3 un potentiel egal a Maxn-2 (Vn-1,1, le dispositif DCn_2,1 regoit egalement clans 1'exemple les potentiels de rang compris entre le potentiel de rang 1 et le potentiel de rang n-1 comme potentiels auxiliaires. Le dispositif d'ordre n comprend egalement deux dispositifs d'ordre i-1, DCi-1,0 et DCi-1,1 : 30 • 1'un DCi_1,0 regoit sur ses entrees le potentiel de rang i et le potentiel V1,,,_1 de rang 1, et produit sur sa sortie connectee a une grille du transistor Mn,2i-2 de rang i-1 de la premiere branche un potentiel egal au plus grand des potentiels appliques sur ses entrees (Maxi_1 (V1,I,_1r V1,n_i)), le dispositif DCi_1,0 regoit egalement dans 1'exemple les potentiels de rang compris entre le potentiel de rang 1 et le potentiel de rang i. • 1'autre DCi_1,1 regoit sur ses entrees le potentiel Vn_ i,i de rang n-i et le potentiel Vn_1,1 de rang n-1, et produit sur sa sortie connectee a une grille du transistor Mn,2i_1 de rang i-1 de la deuxieme branche un potentiel egal au plus grand des potentiels appliques sur ses entrees (Maxi_1 (Vr,_1,1, Vn-i,i)) , le dispositif DCi_ 1,1 regoit egalement dans 1'exemple les potentiels de rang compris entre le potentiel de rang n-i et le potentiel de rang n-1. 20 Le dispositif d'ordre n comprend dispositifs d'ordre 1, DC1,0 et DC1,1r realises selon schema de la figure 2 : • l'un DC1,0 regoit sur ses entrees le rang 2 et le potentiel Vl n_1 de rang 25 sa sortie connectee a la grille du potentiel egal a Max1 (V1,,,_1r V2,n_2), • 1'autre DC1,1 regoit sur ses entrees 10 15 egalement deux le potentiel V2,n_2 de 1, et produit sur transistor Mn,2 un de rang n-2 et produit sur sa transistor Mn,3 un potentiel egal a Max1 (Vn_1,1, Vn_2,2). Le dispositif d'ordre n comprend enfin deux dispositifs d'ordre 0 : • 1'un DCO30 regoit sur ses entrees le meme potentiel V1,n_1 de rang 1, et produit sur sa sortie connectee a la le potentiel Vn_1,1 sortie connectee le potentiel Vn_2,2 de rang n-1, et a la grille du grille du transistor Mn,o un potentiel egal a Maxo (V1,n-1, V1,n-1) • 1'autre DCo,1 regoit sur ses entrees le meme potentiel Vn_1,1 de rang n-1, et produit sur sa sortie connectee a la grille du transistor Mn,1 un potentiel egal a Maxo (Vn_ 1,1r Vn-1, 1) Les dispositifs d'ordre 0 sont en pratique de simples connexions pour appliquer un potentiel approprie, respectivement V1,n_1 et Vn-1,i sur les grilles des transistors Mn,o, Mn,1. On parle ici de dispositifs d'ordre 0 simplement pour ne pas rompre la recurrence soustendant a la realisation du dispositif d'ordre n. Les dispositifs d'ordres inferieurs a n sont realises sur le meme principe que les dispositifs d'ordre n, en utilisant de la meme fagon un ensemble de dispositifs d'ordres inferieurs. A noter que sur la figure 5, les entrees des dispositifs DC1,o, ..., DCn-1,1 n'ont pas ete representees, ni reliees aux points associes du pont resistif, par souci de clarte. Sur les drains des transistors Mn,o, Mn, 2, •••, Mn,2n-2 de la premiere branche apparaissent respectivement les potentiels V1,n, V2,n, ..., Vn,n. Sur les drains des transistors Mn,1, Mn,3, ..., Mtn-1, de la deuxieme branche apparaissent respectivement les potentiels Vn,1, Vn,2, Vn,3, Vn, n . Le fonctionnement global de la figure 5 est le suivant. Dans un premier exemple numerique, on suppose que le potentiel Vn,o est de 1'ordre de n*VDD+VR, que le potentiel Vo,n est egal a VR, et que les resistances R1 a Rn sont egales (et donc V1,n-1 est de 1' ordre de VDD+VR, Vi n_i est de 1' ordre de i*VDD+VR, ...) . Le dispositif DCO30 applique V1,n-1 = Maxo (V1,n-1 , Vl,n-1) = V1,n_1 sur la grille du transistor Mn,0. Le dispositif DC1,0 applique V2,n_1 = Maxl (V1,n-1 , V2,n-2) = V2,n_2 sur la grille du transistor Mn,2. . Le dispositif DCi_1,0 applique Vi,n_1 = Maxi-1 (V1, n_1 , V1,n_i) = sur la grille du transistor Mn,2i_2. Le dispositif DCn_2,0 applique Vn_l n_1 = Maxn-2 (V1,n-1 Vn-1,1) = Vn_1,1 sur la grille du transistor Mn,2n-4• Le dispositif DCn-1,0 applique Vn,n_1 = Maxn-1 (Vl,n-1 Vn, 0) = Vn, 0 sur la grille du transistor Mn,2n-2...DTD: Comme Vn,o > Vn_1,1 > ••• > > ••• > V2,n_2 > Vi,n_1 > V0,n, les transistors Mn,0, Mn,2, •••, Mn,2i-2, •••, Mn,2n- 2 sont tous bloques et les potentiels V1,n = Vl,n-1, V2,, = V2,n_2, •••, Vi,n = Vi,n-i, Vn,n = Vn,o apparaissent sur leur drain respectif. La difference de potentiel entre les extremites de la premiere branche se repartit ici sur 1'ensemble des transistors bloques de la premiere branche, de sorte que la difference de potentiel aux bornes de chaque transistor n'excede pas VDD. Le dispositif DCO31 applique Vn_1,1 = Max0 (Vn_1,1 , Vn_1,1) = Vn_1,1 sur la grille du transistor Mn,l. Le dispositif DC1,1 applique Vn_1,2 = Maxl (Vn_1,1 , Vn-2,2) = Vn-i,l sur la grille du transistor Mn,3. ... Le dispositif DCi_1,1 applique Vn_l,i = Maxi_1 (Vn_1,1 Vn-1,1) = Vn_1,1 sur la grille du transistor Mn,2i-1• ••• Le dispositif DCn_2,1 applique Vn_l,n_1 = Maxn-2 (Vn-1,1 = Vn-1,1 sur la grille du transistor Mn,2n-3• Le dispositif DCn_1,1 applique Vn_l,n = Maxn-1 (Vn-1,1 , V0,n) = Vn-1,1 sur la grille du transistor Mn,2n-l. Comme le meme potentiel Vn_1,1 est applique sur les grilles des transistors Mn,l, Mn,3, Mn,2n-1 de la deuxieme branche, et que ce potentiel est suffisant pour les rendre tous passant, les potentiels Vn,l, Vn,2r Vn,n-lr Vn,n sur leur drain respectif sont tous egaux A Vn,o, de sorte que le potentiel Vn,n sur la sortie du dispositif de commutation d'ordre n est egal a Vn,o. 5 10 Dans un deuxieme exemple numerique, on suppose que le potentiel Vn,o est de 1'ordre de VR, que le potentiel Vo,n est de 1'ordre de n*VDD+VR, et que les resistances R1 a Rn sont egales (et donc Vl,n-1 est 1) *VDD+VR, ..., Vi,n-i est de 1'ordre de 1,1 est de 1'ordre de VDD+VR). Dans ce cas, les transistors de la premiere passants et les transistors de la deuxieme bloques. Le potentiel Vn,n = Vo,n apparait sur dispositif d'ordre n. Sur la figure 5, sont indiques les potentiels sur les grilles et les drains des transistors, selon la convention suivante : 15 • Vi,j = i*VDD+VR Si Vn,o = n*VDD+VR et Vo,n = VR • Vi,j = j*VDD+VR si Vn,o = VR et Vo,n = n*VDD+VR On a ainsi par exemple, sur la grille du transistor Mn,2i-2 le potentiel Vi,,1 = Maxi 1 (V1,n-1, Vi,n-i), soit • Vi,n-1 = i*VDD+VR Si Vn,o = n*VDD+VR at Vo,n = VR (Mn,2i-2 20 bloque ) • Vi,n-1 = (n-1) *VDD+VR Si Vn,o = VR at Vo,n = n*VDD+VR (Mn,2i-1 passant) et on a sur le drain du transistor Mn,2i-2 le potentiel • vi,, = i*VDD+VR si Vn,o = n*VDD+ VR et Vo,n = VR 25 bloque) • Vi,ä = n*VDD+VR Si Vn,o = VR et Vo,n = n*VDD+VR passant) Variantes 30 Des variantes du dispositif general de la figure 5 peuvent etre envisagees dans le cadre de 1'invention. Dans une premiere variante, en remplagant tous les transistors de type P du dispositif de la figure 5 (y de 1'ordre de (n-i) *VDD+VR, (n- Vn- branche sont branche sont la sortie du (Mn, 2i-2 (Mn, 2i-2 compris les transistors des dispositifs d'ordres inferieurs a n, DCO30, DCO31, •••, DCi-1, 0, DCi-1, 1, •••) par des transistors de type N, et en appliquant des potentiels de rang appropries sur les entrees des dispositifs d'ordres inferieurs a n, DCO30, DCO31, ., DCi-1, 0, DCi-1, 1, •••, on obtient un dispositif d'ordre n qui realise une fonction Minimum, et qui produit ainsi sur sa sortie un potentiel V0,0 egal au plus petit des potentiels appliques sur ses entrees : V0,0 = Minn (Vn,o, V0,n)...DTD: Dans les modes de realisation de 1'invention decrits, les potentiels de rang 1 a n-1 sont produits a partir d'un pont de resistances associees en serie. D'autres solutions sont envisageables. On peut notamment utiliser un ensemble de transistors en serie, ou un ensemble de diodes en serie. Plus generalement, tout pont diviseur de potentiel peut etre utilise. Le dispositif de la figure 5 peut etre realise quelle que soit la valeur de n. On augmente (ou on diminue) 1'ordre du dispositif simplement en ajoutant (ou en enlevant) un transistor dans chaque branche, en ajoutant (ou en enlevant) deux dispositifs de rang inferieur, et en ajoutant (ou en enlevant) une resistance dans le pont resistif. Si n est important, on pourra si besoin realiser des transistors P de type a jonction graduelle, qui ont une meilleure tenue en tension au niveau de la jonction polarisee en inverse entre le caisson N et le substrat P sur lesquels ils sont realises. Un dispositif d'ordre n comprend en pratique de 1'ordre de 3n transistors. La taille d'un dispositif augmente donc fortement avec le rang du dispositif. Pour limiter la taille du dispositif de rang n, deux variantes du dispositif de la figure 5 peuvent etre envisagees, independamment 1'une de 1'autre ou en combinaison. Ces deux variantes sont representees sur la figure 6. Dans une premiere variante, on supprime les dispositifs DC,-1,0 et DCn-1,1 d'ordre n-1, on connecte la grille du transistor Mn,2n_2 a la source du transistor Mn,2n-1, et on connecte la grille du transistor Mn,2n-1 a la source du transistor Mn,2n_2. Ceci permet de supprimer de 1' ordre de 2*3n-1 transistors. Les deux solutions sont bien sur equivalentes dans la mesure ou, comme on le voit sur la figure 5 et quelles que soient les valeurs des potentiels Vn,o et V0,n • le potentiel Vn,n-1 produit par le dispositif DCn_1,0 est egal au potentiel Vn,n-1 present sur la source du transistor Mn,2n_l, et • le potentiel Vn_1,n produit par le dispositif DCn_1,1 est egal au potentiel Vn-1,n present sur la source du transistor Mn,2n-2. Dans une deuxieme variante, on remplace les dispositifs de rang n-2 par un dispositif de rang 1 de type Minl (Vn,n-1, Vn-1,n) , dont une entree est connectee a la source du transistor transistors Vn,n-1, dont transistor transistors (c'est-a-dire le point commun des et Mn,2n_1) pour recevoir le potentiel 1'autre entree est connectee a la source du Mn,2n_2 (c'est-a-dire le point commun des Mn,2n-4 et Mn,2n_2) pour recevoir le potentiel Vn_ Mn, 2n-1 Mn, 2n-3 1,n, et dont la sortie est connectee a la grille du transistor Mn,2n-3 et a la grille du transistor Mn,2n-4. On remplace ainsi deux dispositifs de rang n-2, comprenant de 1'ordre de 3n- 2 transistors chacun par un dispositif de rang 1 comprenant seulement 2 transistors. Sur la figure 7 est representee en fonction du temps 1' evolution des potentiels V4,4 V4,0 et V0,4, respectivement sur la sortie, la premiere et la deuxieme entrees d'un dispositif d'ordre 4, dont le potentiel nominal est egal a VDD = 2,5V. On voit nettement que : • entre environ 20 et 50 ns, lorsque VO,4 est egal a VR = 2,5V et V4,0 est egal a 4*VDD + VR = 12,5V, le potentiel en sortie est egal a V4,4 = V4,0, et • entre environ 80 et 120 ns, lorsque V0,4 est egal a 4*VDD + VR = 12,5V et V4,0 est egal a VR = 2,5V, le 10 potentiel en sortie est egal a V4,4 = V0,4. On a donc bien en sortie le plus grand des potentiels appliques sur les entrees du dispositif, que ce plus grand potentiel soit applique sur la premiere entree ou sur la deuxieme entree. 15 REVENDICATIONS 1. Dispositif de commutation d'ordre n, comprenant : • une premiere entree (El) sur laquelle est applique un potentiel (Vo,n) de rang 0, • une deuxieme entree (E2) sur laquelle est applique un potentiel (Vn,o) de rang n, • une sortie (S), • une premiere branche comprenant n transistors (Mn, O r Mn,2, Mn,2n_2) associes en serie, un premier transistor (Mn,o) etant connecte a la premiere entree (El) et un n- ieme transistor (Mn,2n_2) etant connecte a la sortie (S), • une deuxieme branche comprenant n transistors (Mn,1, Mn,3, Mn,2n-1) associes en serie, un premier transistor (Mn,1) etant connecte a la deuxieme entree (E2) et un n-15 ieme transistor (Mn,2n_1) etant connecte a la sortie, le dispositif comprenant egalement • un moyen pour produire n-1 potentiels de rang 1 a n-1 V2,n-2, •••, Vi,n-i, •••, V,-1,1) compris entre le potentiel de rang 0 et le potentiel de rang n, 20 • un moyen de pilotage pour, a partir des n+1 potentiels de rang 0 a n, produire des signaux de commande appropries pour piloter les grilles des transistors de la premiere branche et les grilles des transistors de la deuxieme branche de sorte que les 25 transistors de 1'une des branches soient passants et les transistors de 1'autre des branches soient bloques, en fonction de la valeur du potentiel de rang n par rapport a la valeur du potentiel de rang O. 30 2. Dispositif de commutation d'ordre n selon la revendication 1, dans lequel le dispositif de pilotage comprend un ensemble de dispositifs de commutation d'ordres inferieurs a n, chacun comparant deux potentiels parmi les potentiels de rang 0 a n, et chacun produisant sur sa sortie un potentiel de commande resultat de la comparaison et applique sur une grille d'un transistor de la premiere branche ou sur une grille d'un transistor de la deuxieme branche. 3. Dispositif de commutation d'ordre n selon la revendication 1 ou 2, dans lequel n est egal a 1 + int (abs (Vn,o-Vo,n) / (VDD+$)) , avec : • Vo,n, le potentiel de rang 0 • Vn,o, le potentiel de rang n • abs(x), la valeur absolue de x, pour tout x • VDD, le potentiel nominal du dispositif, • E, un petit nombre non nul, et • int(x), la partie entiere de x, pour tout x 4. Dispositif de commutation selon Tune des revendications 1 a 3, dans lequel les transistors de la premiere branche, les transistors de la deuxieme branche et les transistors de 1'ensemble des dispositifs de commutation d'ordres inferieurs a n sont des transistors de type P, et dans lequel le moyen de pilotage produit des signaux de commande appropries pour piloter les grilles des transistors de la premiere branche et de la deuxieme branche de sorte que la sortie soit reliee a 1'entree sur laquelle est applique le plus grand potentiel. 5. Dispositif de commutation selon 1'une des revendications 1 a 3, dans lequel les transistors de la premiere branche, les transistors de la deuxieme branche et les transistors de 1'ensemble de dispositifs de commutation d'ordres inferieurs a n sont des transistors de type N, et dans lequel le moyen de pilotage produit des signaux de commande appropries pour piloter les grilles des transistors de la premiere branche et de la deuxieme branche de sorte que la sortie soit reliee a 1'entree sur laquelle est applique le plus petit potentiel. 6. Dispositif selon 1'une des revendications precedentes, dans lequel le moyen pour produire les n-1 potentiels de rang 1 a n-1 (V1,n_1, V2,n_2, •••, Vi,,_i, •••r V,_1,1) est un ensemble de n resistances connectees en serie entre la premiere entree et la deuxieme entree. 7. Dispositif selon 1'une des revendications 3 a 6, dans lequel les potentiels de rang 0 a n sont des multiples du potentiel nominal (VDD). 8. Dispositif de commutation selon 1'une des revendications 3 a 7, dans lequel 1'ensemble de dispositifs de commutation d'ordres inferieurs a n comprend, pour tout i un entier variant entre n-2 et 1 : • un premier dispositif de commutation d'ordre (DCi_ l,o) qui regoit sur ses entrees le potentiel (Vi,n_i) de rang i et le potentiel (V1,n_1) de rang 1, et produit sur sa sortie connectee a une grille du transistor (Mn,2i-2) de rang i-1 de la premiere branche un potentiel egal au plus grand des potentiels appliques sur ses entrees (MaXi-1 (V1,n-1r Vi,n-i)) • un deuxieme dispositif de commutation d'ordre i-1 (DCi_1,1) qui regoit sur ses entrees le potentiel (Vn_i,i) de rang n-i et le potentiel (Vn_1,1) de rang n-1, et produit sur sa sortie connectee a une grille du transistor (Mn,2i-1) de rang i-1 de la deuxieme branche un potentiel egal au plus grand des potentiels appliques sur ses entrees (Maxi-1 (Vn_1,1, Vn_1,1)). 9. Dispositif de commutation selon la revendication 8, dans lequel 1'ensemble de dispositifs de commutations d'ordres inferieurs a n comprend un dispositif de commutation d'ordre 1 comprenant une entree connectee au point commun du n-l-ieme transistor (Mn,2n-4) et du n-ieme transistor (Mn,2n-2) de la premiere branche, une entree connectee au point commun du n-l-ieme transistor (Mn,2n-3) et du n-ieme transistor (Mn,2n-l) de la deuxieme branche, et qui produit sur sa sortie connectee a la grille du n-1-ieme transistor (Mn,2n-4) de la premiere branche et a la grille du n-l-ieme transistor (Mn,2n-3) de la deuxieme branche un potentiel egal au plus petit des potentiels appliques sur ses entrees. 10. Dispositif selon la revendication 8 ou 9, dans lequel la grille du n-ieme transistor (Mn,2n-3) de la premiere branche est connectee au point commun du n-l-ieme transistor (Mn,2n-3) et du n-ieme transistor (Mn,2n-l) de la deuxieme branche, et dans lequel la grille du n-l-ieme (Mn,2n-2) transistor de la deuxieme branche est connectee au point commun du n-l-ieme transistor (Mn,2n-4) et du nieme transistor ((Mn,2n-2) de la premiere branche.