Brevet FR2888989A1 — publié le 20070126

CAPTEUR D'IMAGES Domaine de l'invention La présente invention concerne un capteur d'images constitué d'un ensemble de pixels, chaque pixel comprenant une photodiode. Exposé de l'art antérieur La figure 1 est un schéma d'un pixel d'un capteur d'images de type "4 transistors". Le pixel comprend une photodiode 1, un transistor d'accès 2 et un circuit de lecture 3. L'anode de la photodiode est reliée à la masse. La cathode de la photodiode 1 est reliée à la source du transistor d'accès 2. La grille du transistor d'accès 2 est reliée à une ligne de rangées RL. Le drain du transistor d'accès 2 est relié à un noeud n. Le circuit de lecture 3 est constitué de trois transistors MOS à canal N T1, T2, T3. La source du transistor T1 et la grille du transistor T2 sont reliées au noeud n. Les drains des transistors T1 et T2 sont reliés à une tension d'alimentation Vdd. Le transistor T1 est commandé par un signal d'initialisation Reset. La source du transistor T2 est reliée au drain du transistor T3 qui est commandé par un signal de lecture Read. La source du transistor T3 est reliée à une ligne de colonnes Col. De façon classique, la photodiode 1, le transistor d'accès 2 et les transistors T1, T2 et T3 sont formés les uns à côté des autres dans et audessus d'un substrat semiconducteur, par exemple dopé de type P. La photodiode comprend des zones dopées P et N formées dans le substrat, les zones P et N constituant une jonction P/N. Les transistors sont reliés les uns aux autres ainsi qu'à la tension d'alimentation Vdd et aux lignes de colonnes Col et de rangées RL par l'intermédiaire de métallisations formées au-dessus du substrat semiconducteur dans des ouvertures d'une couche isolante recouvrant le substrat et les grilles des transistors. Pour chaque pixel, la photodiode 1 constitue la zone de capture de photons incidents. Les photons incidents traversent la couche isolante recouvrant le substrat avant d'arriver dans ce dernier. Lors de l'arrivée d'un photon au niveau de la photodiode 1, des paires électrons-trous sont générées. Les trous se dirigent vers la masse en créant un courant à travers le substrat, et les électrons sont "accumulés" dans la zone de type N de la photodiode qui constitue un "puits" de stockage. De façon classique, les pixels du capteur d'images sont agencés à la forme d'une matrice constituée d'un ensemble de rangées et de colonnes. Les grilles des pixels d'une même colonne sont reliées à une même ligne de colonnes Col. Les transistors d'accès des pixels d'une même rangée sont reliés à une même ligne de rangées RL. Les pixels du capteur d'images sont lus rangée par rangée de façon cyclique. Préalablement à toute lecture, le signal d'initialisation Reset est activé de façon à rendre conducteur le transistor T1 de chaque pixel pour charger le noeud n à une tension proche de la tension d'alimentation Vdd. Lorsqu'une rangée de pixels est lue, le signal de lecture est activé afin de rendre conducteurs les transistors T3 des pixels de cette rangée. Un dispositif de lecture différentiel effectue alors pour chaque colonne un relevé de la tension présente sur la ligne de colonnes Col, cette tension correspondant à la tension Vn au noeud n, à un offset près. La ligne de rangées des pixels lue est alors activée afin de rendre conducteurs les transistors d'accès des pixels de cette rangée. Pour chaque pixel, les électrons stockés dans la photodiode se dirigent jusqu'au noeud n, ce qui a pour effet de faire baisser le potentiel Vn du noeud n. Le dispositif de lecture différentiel effectue alors un second relevé de la tension présente sur la ligne de colonnes Col. La tension relevée est d'autant plus faible que le potentiel Vn est faible, c'est-à-dire que l'intensité lumineuse détectée est importante. Le dispositif de lecture différentiel calcule alors la différence entre les premières et secondes tensions relevées, ce qui permet d'obtenir une tension directement proportionnelle au nombre de photons capturés par la photodiode. Une fois la lecture d'une rangée terminée, la ligne de rangées sélectionnée et le signal de lecture Read sont désactivés. Le signal d'initialisation Reset est de nouveau activé. Cette séquence d'opérations est répétée pour chaque rangée du capteur d'images de façon cyclique. Les intensités lumineuses mesurées avec ce type de pixel "4 transistors" sont de bonne qualité. Cependant, lorsque l'on cherche à réduire la taille de ces pixels pour augmenter le nombre de pixels sur une surface donnée, les tailles du transistor d'accès 2 et des transistors T1 à T3 ne peuvent être réduites suffisamment, afin de conserver une plage de variation suffisante de la tension au noeud n, et la réduction de surface des pixels se fait au détriment de la surface occupée par la photodiode. Ceci a pour effet de diminuer de façon importante la sensibilité des pixels du capteur d'images. Afin de conserver une sensibilité correcte, tout en diminuant la taille des pixels, diverses structures de pixels ont été imaginées. Dans un capteur d'images comprenant des pixels incluant chacun un transistor d'accès tels que celui décrit précédemment, il est possible de mettre en commun les circuits de lecture. Un circuit de lecture est alors partagé par deux pixels. Une telle mise en commun permet de réduire la surface relative des transistors par rapport à celle des photodiodes. Cependant, un tel capteur d'images nécessite un circuit d'adressage un peu plus complexe. Ceci permet d'obtenir un gain de surface mais ce gain reste insuffisant pour les plus petits pixels. La figure 2 est un schéma électrique équivalent d'un pixel de type "trois transistors" qui ne comprend pas de transistor d'accès. Chaque pixel comprend une photodiode 30 dont l'anode est reliée à la masse et la cathode reliée à un noeud n. Le noeud n est relié à un circuit de lecture identique à celui du pixel représenté en figure 1, le circuit de lecture comprenant trois transistors T1, T2 et T3. Après chaque lecture d'une rangée de pixels, le signal d'initialisation Reset relié aux transistors T1 de ces pixels est activé un court instant pour positionner leur noeud n à une tension de précharge proche de celle de la tension d'alimentation Vdd. La tension au noeud n de chaque pixel diminue ensuite progressivement, en fonction de l'intensité lumineuse détectée, jusqu'à ce que les pixels de cette rangée soient de nouveau lus par l'intermédiaire des transistors T2 et T3. Pour une surface donnée d'un pixel de type 3 transistors, la surface occupée par la photodiode peut être augmentée par rapport à un pixel "4 transistors" représenté en figure 1. Cependant, les mesures effectuées par de tels pixels sont beaucoup plus bruitées que celles effectuées par des pixels 4 transistors. Les bruits de mesure sont proportionnels à kTC, où k est la constante de Boltzmann, T la température et C la capacité équivalente de la photodiode en inverse. Ces bruits sont dus au fait que la précharge du noeud n "capacitif" est effectuée à travers la résistance source/drain du transistor T1. Un relevé de la tension de précharge du noeud n ne pouvant être effectué précédemment à la décharge progressive du noeud n en fonction des photons capturés, la lecture différentielle ne permet pas de supprimer ces bruits en kTC, contrairement à la lecture d'un transistor de type 4 transistors. La figure 3 est une vue en coupe d'un pixel "compact" de type 3 transistors. Le schéma électrique équivalent de ce pixel est celui représenté en figure 2. Les transistors de lecture T1, T2 et T3 sont formés dans et au-dessus d'un substrat 40 dopé de type P. Dans cette vue partielle, seul le transistor T1 est représenté. Le transistor T1 comprend une grille 41 isolée du substrat 40 par une fine couche d'oxyde 42 et des zones de source/drain 43 et 44 placées de chaque côté de la grille 41. Le substrat 40 et les transistors T1, T2 et T3 sont recouverts d'une couche isolante 45, elle-même recouverte d'une couche de silicium amorphe 46 dans laquelle sont formées les photodiodes des pixels. La partie supérieure de la couche de silicium 46 est dopée de type P. Le reste de la couche est sensiblement non dopé, ou intrinsèque I, excepté en des zones inférieures dopées de type N. Chaque pixel comprend une zone inférieure N 47 reliée à une zone de source/drain 43 du transistor T1 de ce pixel par l'intermédiaire d'une métallisation 48 placée dans une ouverture traversante de la couche isolante 45. Pour chaque pixel, une portion de filtre 49 est placée au-dessus de la couche de silicium amorphe. Les portions de filtre laissent passer des photons incidents présentant des longueurs d'onde situées dans des plages prédéfinies correspondant généralement à celles du bleu, du vert et du rouge. Cette structure de pixel permet d'avoir une surface de photodiode très importante et donc des pixels présentant une bonne sensibilité. Cependant, outre les inconvénients susmentionnés relatifs aux pixels 3 transistors, la réalisation de photodiodes de type PIN dans du silicium amorphe présente de nombreux inconvénients, et notamment des vieillissements prématurés de la couche 46 en présence d'éclairements intenses. Résumé de l'invention Un objet de la présente invention est de prévoir un capteur d'images présentant des pixels "compacts" présentant une très bonne sensibilité, permettant d'effectuer des mesures d'intensité lumineuse de bonne qualité, et qui soient fiables dans le temps. Un autre objet de la présente invention est de prévoir un tel capteur d'images de structure simple. Pour atteindre ces objets, la présente invention prévoit un capteur d'images comprenant un ensemble de pixels, chaque pixel comprenant une photodiode et un transistor d'accès relié à un circuit de lecture, la photodiode et le transistor d'accès étant formés dans et au-dessus d'un premier substrat semiconducteur, tout ou partie du circuit de lecture étant formé dans un second substrat semiconducteur, le second substrat étant placé au-dessus du premier substrat et séparé de ce dernier par une couche isolante intermédiaire recouvrant le transistor d'accès, la photodiode recevant des photons incidents arrivant dans le premier substrat semiconducteur du côté de sa face inférieure opposée à ladite couche isolante intermédiaire. Selon une variante du capteur décrit précédemment, le transistor d'accès comprend une grille isolée, la photodiode comprend une zone supérieure fortement dopée de type P placée en surface du premier substrat de type P et une zone enterrée de type N placée sous ladite zone supérieure, ladite zone enterrée se prolongeant par une zone de source/drain du transistor d'accès, et une autre zone de source/drain du transistor d'accès étant placée de l'autre côté de sa grille en surface du premier substrat, la zone supérieure fortement dopée de type P étant reliée à une tension de polarisation telle que la masse par l'intermédiaire entre autre d'une métallisation placée dans la couche isolante intermédiaire au-dessus de la zone supérieure fortement dopée de type P. Selon une variante du capteur susmentionné, le circuit 35 de lecture comprend des transistors de lecture formés du côté de la face supérieure du second substrat, le second substrat et les transistors de lecture étant recouverts d'une couche isolante supérieure, une métallisation, reliant le transistor d'accès et le circuit de lecture, étant placée en partie dans des ouvertures de la couche isolante intermédiaire, en partie dans des ouvertures isolées du second substrat et en partie dans des ouvertures de la couche isolante supérieure. Selon une variante du capteur susmentionné, le circuit de lecture comprend des transistors formés du côté de la face inférieure du second substrat, les transistors de lecture étant recouverts par ladite couche isolante intermédiaire, une métallisation, reliant le transistor d'accès et le circuit de lecture, étant placée dans ladite couche isolante intermédiaire. Selon une variante du capteur susmentionné, le capteur comprend pour chaque pixel une portion de filtre placée contre la face inférieure du premier substrat. Selon une variante du capteur susmentionné, le capteur comprend pour chaque pixel une lentille placée contre la portion de filtre. Selon une variante du capteur susmentionné, une zone fortement dopée de type P est formée en surface du premier substrat du côté de sa face inférieure. Selon une variante du capteur décrit ci-dessus, l'épaisseur et le dopage de la zone enterrée de la photodiode sont tels qu'en dehors de toute capture de photons la zone enterrée est entièrement déplétée. Selon une variante du capteur susmentionné, le capteur comprend un circuit de commande dont les composants semiconducteurs sont formés dans le premier substrat semiconducteur. La présente invention prévoit en outre un procédé de fabrication d'un capteur d'images comprenant les étapes suivantes: former des photodiodes et des transistors d'accès dans et au-dessus d'un premier substrat semiconducteur; recouvrir le premier substrat et les transistors d'accès d'une couche isolante intermédiaire; former, par dépôt, un second substrat semiconducteur au-dessus de la couche isolante intermédiaire; former des transistors de lecture dans et au-dessus du second substrat; recouvrir le second substrat et les transistors de lecture d'une couche isolante supérieure; et former des métallisations dans des ouvertures de la couche isolante supérieure, du second substrat et de la couche isolante intermédiaire afin de relier les transistors d'accès au transistor de lecture. La présente invention prévoit en outre un autre procédé de fabrication d'un capteur d'images comprenant les étapes suivantes: former des photodiodes et des transistors d'accès dans un premier substrat semiconducteur; recouvrir le premier substrat d'une première couche isolante; former des transistors de lecture dans et au-dessus d'un second substrat; recouvrir le second substrat d'une seconde couche isolante; former des portions de métallisations dans des ouvertures des première et seconde couches isolantes; et coller lesdites première et seconde couches isolantes pour former une unique couche isolante intermédiaire séparant les premier et second substrats, les portions de métallisation accolées constituant des métallisations reliant les transistors d'accès aux transistors de lecture. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: la figure 1 est un schéma, précédemment décrit, d'un pixel de type 4 transistors; la figure 2 est un schéma électrique équivalent, précédemment décrit, d'un pixel de type 3 transistors; 30 la figure 3 est une vue en coupe, précédemment décrite, d'une partie d'un pixel "compact" de type 3 transistors; la figure 4 est une vue en coupe d'un pixel d'un 5 capteur d'images selon la présente invention; et la figure 5 est une vue en coupe d'un pixel d'un autre capteur d'images selon la présente invention. Description détaillée Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, les figures 1, 3, 4 et 5 ne sont pas tracées à l'échelle. Un capteur d'images selon la présente invention comprend des pixels de type 4 transistors, tel que celui décrit en figure 1. Les photodiodes et les transistors d'accès des pixels sont formés dans un substrat semiconducteur "inférieur", et les transistors du circuit de lecture sont formés dans un substrat semiconducteur "supérieur". Les deux substrats sont superposés et séparés l'un de l'autre par une couche isolante. Les transistors de lecture sont ainsi placés au-dessus des photodiodes et des transistors d'accès. De plus, les photodiodes reçoivent des photons incidents arrivant du côté de la face inférieure du substrat inférieur, à l'opposé de la couche isolante et du substrat supérieur. Des exemples de réalisation de capteur d'images selon la présente invention sont décrits plus en détail ci-après. La figure 4 est une vue en coupe d'un pixel d'un premier exemple de capteur d'images selon la présente invention. Le capteur d'images comprend un substrat semiconducteur inférieur 100 et un substrat semiconducteur supérieur 101 séparés l'un de l'autre par une couche isolante intermédiaire 102. Les deux substrats sont dopés de type P et destinés à être reliés à la masse GND. Chaque pixel comprend une photodiode 103 et un transistor d'accès 104 formés dans et au-dessus du substrat inférieur 100, ainsi que 3 transistors de lecture T1, T2 et T3 formés dans et au-dessus du substrat supérieur 101. La photodiode 103 comprend une zone 105 fortement dopée de type P placée en surface du substrat inférieur 100, et une zone enterrée 106 dopée de type N placée sous la zone P+ 105. Le transistor d'accès 104 comprend une grille 110 placée au-dessus du substrat inférieur 100 et isolée de ce dernier par une fine couche isolante 111. Des espaceurs isolants 112, 113 sont placés contre les flancs de la grille 110. La photodiode est dans cet exemple placée sur la gauche du transistor d'accès 104. La zone P+ 105 s'étend sur la droite jusqu'à l'espaceur isolant 112, sans déborder sous ce dernier. La zone P+ 5 est, sur sa partie gauche, en contact avec le substrat 100 et est reliée à une ligne de masse GND. La zone enterrée N 106 se prolonge par une zone de source/drain 120 placée sous l'espaceur isolant 112, sur la droite de la zone P+ 105. Une zone de source/drain 121 fortement dopée de type N est placée de l'autre côté de la grille 110 en surface du substrat inférieur 100. Les transistors T1, T2 et T3 comprennent chacun une grille 130, 131 et 132 placée au-dessus du substrat supérieur 101 et isolée de ce dernier par une fine couche isolante 133, 134, 135. Des zones de source/drain de type N fortement dopées sont formées en surface du substrat supérieur 101 de part et d'autre des grilles 130 à 132 des transistors T1 à T3. Les transistors T1 et T2 ont une zone de source/drain commune 140 destinée à être reliée à la tension d'alimentation Vdd. Les transistors T2 et T3 ont une zone de source/drain commune 141. Le transistor T1 a une autre zone de source/drain 142 destinée à être reliée au transistor d'accès 104 du pixel. Le transistor T3 a une autre zone de source/drain 143 destinée à être reliée à une ligne de colonnes Col. La zone de source/drain 121 du transistor d'accès formée dans le substrat inférieur 100 est reliée à la zone de source/drain 142 du transistor T1 et à la grille du transistor T2 par une métallisation 150 comprenant une portion placée dans une ouverture de la couche isolante 102, une portion placée dans une ouverture d'une portion isolante placée dans une ouverture du substrat supérieur 101, et une portion placée dans des ouvertures d'une couche isolante 160 recouvrant le substrat supérieur 101 et les transistors T1 à T3. Bien que non représentées, les lignes de rangées RL reliées aux transistors d'accès des pixels et les lignes de masse reliées au substrat et aux zones P+ 105 des pixels peuvent être formées en grande partie dans la couche isolante 102 ou dans la couche isolante 160. Dans ce dernier cas, les lignes de rangées RL sont reliées aux grilles des transistors d'accès 104 et les lignes de masse reliées aux zones P+ 105 par des métallisations traversant le substrat supérieur 101 et la couche isolante 102 de façon identique aux métallisations 150 reliant les transistors d'accès aux transistors de lecture. La photodiode et le transistor d'accès de chaque pixel sont de préférence réalisés de façon intégrée dans un même substrat, c'est-à-dire tels qu'une zone de source/drain du transistor d'accès soit un prolongement de la zone de cathode de la photodiode. De plus, l'épaisseur et le dopage de la zone enterrée N 106 sont de préférence prévus de façon que la zone enterrée N 106 soit totalement déplétée à l'équilibre thermodynamique, en dehors des phases de capture de photons incidents. Dans ces conditions, la chute de tension aux bornes de la photodiode présente une valeur maximale fixée par les concentrations en éléments dopants de la zone P+ 105, de la zone enterrée N 106 et du substrat 100. Une telle caractéristique permet de s'affranchir de bruits tels que ceux observés dans un pixel de type 3 transistors décrits précédemment. Selon un aspect d'un capteur d'images selon la présente invention, les photons incidents détectés par les photodiodes arrivent du côté de la face inférieure du substrat 100. Le substrat inférieur 100 est suffisamment mince, par exemple de quelques microns, afin que les photons parviennent jusqu'au niveau des photodiodes. Un avantage d'un capteur d'images selon la présente invention dans lequel les rayons lumineux arrivent directement au niveau des photodiodes est que, contrairement aux capteurs d'images classiques, les rayons lumineux ne subissent pas de réflexions parasites au niveau de multiples dioptres placés au-dessus du substrat et ne sont pas réfléchis par des métallisations ou autres composants du capteur d'images placés au-dessus du substrat. De plus, les électrons des paires électrons-trous générées dans le substrat à proximité de la zone enterrée N 106, lors de l'arrivée de photons, sont collectés par la photodiode et stockés dans la zone enterrée N 106. La portion de substrat placée sous la grille du transistor d'accès étant située à proximité de la zone enterrée N 106, la surface de capture de la photodiode d'un pixel correspond sensiblement à toute la surface du substrat inférieur dédié à ce pixel. Un avantage d'un pixel d'un capteur d'images selon la présente invention est que la surface occupée par sa photodiode est proche de la surface dédiée à chaque pixel. Les 2 avantages susmentionnés cumulés permettent d'obtenir des pixels présentant une très grande sensibilité. Par ailleurs, afin d'augmenter encore la sensibilité d'un capteur d'images selon la présente invention, on peut former une zone 170 fortement dopée de type P au niveau de la surface inférieure du substrat inférieur 100 afin d'éviter que des paires électrons-trous ne se recombinent au niveau de la surface inférieure du substrat inférieur 100. La zone P+ 170 favorise en outre la migration des électrons vers la zone de capture de la photodiode. De plus, comme cela est classique pour les capteurs d'images, des portions de filtre 180, laissant passer des photons incidents présentant des longueurs d'onde situées dans la plage du vert, du bleu ou du rouge, peuvent être placées contre la zone P+ 170 sur la surface inférieure du substrat inférieur 100. En outre, la matrice de pixels d'un capteur d'images est de façon générale reliée à un circuit de commande comprenant entre autre un dispositif de lecture, un dispositif de sélection des rangées de pixels et des moyens de polarisation. Le circuit de commande et la matrice de pixels peuvent être formés de façon monolithique, ou "intégrée". Dans ce cas, les composants semiconducteurs du circuit de commande peuvent être formés dans le substrat semiconducteur 100 ou dans le substrat semiconducteur 101. Un capteur d'images comprenant des pixels tel que celui représenté en figure 4 peut être obtenu selon le procédé de fabrication suivant. On forme dans un premier temps les transistors d'accès et les photodiodes au-dessus d'un substrat inférieur. Pour ce faire, on forme les grilles isolées 110, 111 des transistors d'accès. On effectue une implantation ionique d'éléments dopants de type N pour former les zones enterrées N 106 des photodiodes. On forme des espaceurs isolants 112, 113 contre les flancs des grilles selon un procédé classique. On effectue une implantation ionique d'éléments dopants de type P pour former en surface du substrat inférieur des zones fortement dopées de type P 105. On effectue ensuite une implantation ionique d'éléments dopants de type N pour former en surface du substrat inférieur des zones de source/drain fortement dopées de type N 121. On recouvre alors le substrat inférieur et les transistors d'accès d'une couche isolante sur laquelle on dépose une couche semiconductrice afin de constituer un substrat supérieur. Le substrat supérieur peut être obtenu par un dépôt d'une couche d'accroche semiconductrice, par exemple en silicium, sur la couche isolante intermédiaire puis par croissance "épitaxiale" d'une couche semiconductrice sur cette couche d'accroche dans un four d'épitaxie. On forme ensuite, de façon classique, les transistors de lecture dans et au-dessus du substrat supérieur. Pour finir, on recouvre le substrat supérieur et les transistors de lecture d'une couche isolante "supérieure". Les métallisations reliant les transistors d'accès et les transistors de lecture peuvent être formées de diverses façons. Une façon consiste, à la suite des étapes précédemment décrites, à former des ouvertures dans la couche isolante supérieure, dans le substrat supérieur et dans la couche isolante intermédiaire séparant les deux substrats, et à les remplir d'un matériau conducteur. Une autre façon consiste, après chaque étape de formation de la couche isolante intermédiaire, du second substrat et de la couche isolante supérieure, à former des ouvertures et à les remplir d'un matériau conducteur. On notera qu'au niveau du substrat supérieur, les métallisations doivent être entourées de portions isolantes afin de ne pas court-circuiter le substrat et les métallisations. Une fois la couche isolante supérieure déposée, le substrat inférieur peut être aminci, par exemple selon un procédé de polissage mécano- chimique. On forme ensuite par implantation ionique une zone fortement dopée de type P du côté de la surface inférieure du substrat inférieur, puis on effectue un dépôt de filtres selon un procédé classique. La figure 5 est une vue en coupe d'un pixel d'un autre exemple de capteur d'images selon la présente invention. Ce capteur d'images comprend un substrat inférieur 200 et un substrat supérieur 201 séparés par une couche isolante intermédiaire 202. Les deux substrats sont dopés de type P et destinés à être reliés à la masse GND. Chaque pixel comprend une photodiode 203 et un transistor d'accès 204 placés dans et au- dessus du substrat inférieur 200. La photodiode 203 comprend une zone 205 fortement dopée de type P placée en surface du substrat inférieur 200. Une couche enterrée 206 de type N est placée sous la zone P+ 205. Le transistor d'accès comprend une grille 210 placée au-dessus du substrat inférieur 200 et isolée de ce dernier par une fine couche isolante 211. Des espaceurs isolants 212 et 213 sont placés contre les flancs de la grille 210. La photodiode 203 est dans cet exemple placée sur la gauche du transistor d'accès 204. La zone P+ 205, s'étend sur sa droite jusqu'à l'espaceur gauche 212 du transistor d'accès 204. La zone enterrée N 206 se prolonge par une zone de source/drain 220 placée sous l'espaceur isolant 212, contre la zone P+ 205. La zone P+ 5 est, sur sa partie gauche, en contact avec le substrat et est reliée à une ligne de masse GND. Le transistor d'accès comprend une autre zone de source/drain 221 fortement dopée de type N placée de l'autre côté de la grille 210 en surface du substrat inférieur 200. Des transistors de lecture T1, T2 et T3 sont formés dans etsous le substrat supérieur 201, c'est-à-dire "la tête à l'envers", du côté de la couche isolante intermédiaire 202. Les transistors T1 à T3 comprennent chacun une grille 230, 231 et 232 isolée du substrat supérieur 201 par une fine couche isolante 233, 234 et 235. Des zones de source/drain sont formées de part et d'autre des grilles des transistors T1 à T3. Les transistors T1 et T2 ont une zone de source/drain commune 240 destinée à être reliée à une ligne d'alimentation Vdd. Les transistors T2 et T3 ont une zone de source/drain commune 241. Le transistor T1 a une autre zone de source/drain 242 destinée à être reliée au transistor d'accès 204. Le transistor T3 a une autre zone de source/drain 243 destinée à être reliée à une ligne de colonnes Col. Les grilles des transistors T1 et T3 sont respectivement destinées à être reliées à un signal d'initialisation Reset et à un signal de lecture Read. Une métallisation 250 reliant la zone de source/drain 221 du transistor d'accès à la zone de source/drain 242 du transistor T1 et à la grille du transistor T2 est placée dans une ouverture de la couche isolante intermédiaire 202. De même, bien que non représentées, des lignes de masse GND, d'alimentation Vdd, de colonnes Col, de rangées RL et des lignes support des signaux d'initialisation Reset et de lecture Read sont placées dans la couche isolante intermédiaire 202. Une zone 260 fortement dopée de type P est formée en surface du substrat inférieur 200 du côté de sa face inférieure. Des portions de filtre 270 sont placées contre la face inférieure du substrat inférieur 200. Bien que cela ne soit pas représenté, des contacts métalliques assurant la liaison entre l'extérieur du circuit et les éléments du capteur d'images placés dans les substrats ou dans la couche isolante intermédiaire 202 peuvent être placés dans des ouvertures isolées du substrat supérieur 201 afin de pouvoir être accessibles du côté de la face supérieure du substrat 201. Les avantages de ce capteur d'images sont les mêmes que ceux décrits précédemment pour le capteur d'images représenté en figure 4. Un tel capteur d'images peut être obtenu selon le 15 procédé suivant. Selon un procédé identique à celui utilisé pour la formation du capteur d'images représenté en figure 4, on forme des photodiodes et des transistors d'accès dans et au-dessus d'un premier substrat. On recouvre ce premier substrat et les transistors d'accès d'une couche isolante. Par ailleurs, on forme des transistors de lecture dans et au-dessus d'un second substrat, selon un procédé classique. On recouvre ensuite ce second substrat et les transistors de lecture d'une couche isolante. On effectue ensuite un collage des deux couches isolantes recouvrant les premier et second substrats. On amincit ensuite le premier substrat, considéré comme le substrat inférieur, par exemple selon un procédé de polissage mécano-chimique. On forme ensuite, par implantation ionique, une zone fortement dopée du côté de la face inférieure du substrat inférieur et on recouvre cette même face de filtres selon un procédé standard. Les métallisations reliant les transistors d'accès aux transistors de lecture peuvent être composées de deux parties réalisées chacune préalablement au collage des deux couches isolantes en formant des portions métalliques dans des ouvertures des couches isolantes. De même, les lignes de masse GND, d'alimentation Vdd, de colonnes Col, de rangées RL et les lignes support des signaux d'initialisation Reset et de lecture Read peuvent être formées dans une des couches isolantes ou en partie dans chacune des couches isolantes préalablement au collage des deux couches isolantes. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, on pourra éventuellement placer des microlentilles sur les filtres du côté de la face inférieure du substrat inférieur d'un capteur d'images selon la présente invention dans le but de focaliser les rayons incidents au niveau de la photodiode. De plus, on pourra éventuellement choisir de placer un ou plusieurs transistors du circuit de lecture au niveau du substrat inférieur hébergeant les photodiodes et les transistors d'accès. En outre, les transistors de lecture placés dans le substrat supérieur peuvent être partagés par plusieurs pixels. De plus, l'homme de l'art pourra imaginer d'autres structures et d'autres procédés de fabrication d'un capteur d'images selon la présente invention. En outre, bien que les capteurs d'images précédemment décrits comprennent des transistors de type MOS, un capteur d'images selon la présente invention pourrait être réalisé avec des transistors d'un autre type, tels que des transistors JFET. REVENDICATIONS 1. Capteur d'images comprenant un ensemble de pixels, chaque pixel comprenant une photodiode (103; 203) et un transistor d'accès (104; 204) relié à un circuit de lecture (Tl, T2, T3), caractérisé en ce que la photodiode et le transistor d'accès sont formés dans et au-dessus d'un premier substrat semiconducteur (100; 200), tout ou partie du circuit de lecture étant formé dans un second substrat semiconducteur (101; 201), le second substrat étant placé au-dessus du premier substrat et séparé de ce dernier par une couche isolante intermédiaire (102; 202) recouvrant le transistor d'accès, la photodiode recevant des photons incidents arrivant dans le premier substrat semiconducteur du côté de sa face inférieure opposée à ladite couche isolante intermédiaire. 2. Capteur d'images selon la revendication 1, dans lequel, le transistor d'accès (104; 204) comprend une grille isolée (110, 111; 210, 211), la photodiode comprenant une zone supérieure fortement dopée de type P (105; 205) placée en surface du premier substrat (100; 200) de type P et comprenant une zone enterrée de type N (106; 206) placée sous ladite zone supérieure, ladite zone enterrée se prolongeant par une zone de source/drain (120; 220) du transistor d'accès, et une autre zone de source/drain (121; 221) du transistor d'accès étant placée de l'autre côté de sa grille en surface du premier substrat, la zone supérieure fortement dopée de type P étant reliée à une tension de polarisation telle que la masse par l'intermédiaire entre autre d'une métallisation placée dans la couche isolante intermédiaire au-dessus de la zone supérieure fortement dopée de type P. 3. Capteur d'images selon la revendication 1, dans lequel le circuit de lecture comprend des transistors de lecture (Tl, T2, T3) formés du côté de la face supérieure du second substrat (101), le second substrat et les transistors de lecture étant recouverts d'une couche isolante supérieure (160), une métallisation (150; 250), reliant le transistor d'accès et le circuit de lecture, étant placée en partie dans des ouvertures de la couche isolante intermédiaire, en partie dans des ouvertures isolées du second substrat et en partie dans des ouvertures de la couche isolante supérieure. 4. Capteur d'images selon la revendication 1, dans lequel le circuit de lecture comprend des transistors (Ti, T2, T3) formés du côté de la face inférieure du second substrat (201), les transistors de lecture étant recouverts par ladite couche isolante intermédiaire (202), une métallisation (150; 250), reliant le transistor d'accès et le circuit de lecture, étant placée dans ladite couche isolante intermédiaire. 5. Capteur d'images selon la revendication 1, comprenant pour chaque pixel une portion de filtre (180; 270) placée contre la face inférieure du premier substrat (100; 200). 6. Capteur d'images selon la revendication 5, comprenant pour chaque pixel une lentille placée contre la portion de filtre (180; 270). 7. Capteur d'images selon la revendication 1, dans lequel une zone fortement dopée de type P (170; 260) est formée en surface du premier substrat (100; 200) du côté de sa face inférieure. 8. Capteur d'images selon la revendication 2, dans lequel l'épaisseur et le dopage de la zone enterrée (106; 206) de la photodiode sont tels qu'en dehors de toute capture de photons la zone enterrée soit entièrement déplétée. 9. Capteur d'images selon la revendication 1, comprenant un circuit de commande dont les composants semiconducteurs sont formés dans le premier substrat semiconducteur. 10. Procédé de fabrication d'un capteur d'images comprenant un ensemble de pixels, chaque pixel comprenant une photodiode et un transistor d'accès relié à un circuit de lecture, la photodiode et le transistor d'accès étant formés dans et au-dessus d'un premier substrat semiconducteur, tout ou partie du circuit de lecture étant formé dans un second substrat semiconducteur, le second substrat étant placé au-dessus du premier substrat et séparé de ce dernier par une couche isolante intermédiaire recouvrant le transistor d'accès, la photodiode recevant des photons incidents arrivant dans le premier substrat semiconducteur du côté de sa face inférieure opposée à ladite couche isolante intermédiaire, le procédé comprenant les étapes suivantes: former des photodiodes (103) et des transistors 10 d'accès (104) dans et au-dessus d'un premier substrat semiconducteur (100) ; recouvrir le premier substrat et les transistors d'accès d'une couche isolante intermédiaire (102) ; former, par dépôt, un second substrat semiconducteur 15 (101) au-dessus de la couche isolante intermédiaire; former des transistors de lecture (T1, T2, T3) dans et au-dessus du second substrat; recouvrir le second substrat et les transistors de lecture d'une couche isolante supérieure (160) ; et former des métallisations (150) dans des ouvertures de la couche isolante supérieure, du second substrat et de la couche isolante intermédiaire afin de relier les transistors d'accès au transistor de lecture. 11. Procédé de fabrication d'un capteur d'images comprenant un ensemble de pixels, chaque pixel comprenant une photodiode et un transistor d'accès relié à un circuit de lecture, la photodiode et le transistor d'accès étant formés dans et au-dessus d'un premier substrat semiconducteur, tout ou partie du circuit de lecture étant formé dans un second substrat semiconducteur, le second substrat étant placé au-dessus du premier substrat et séparé de ce dernier par une couche isolante intermédiaire recouvrant le transistor d'accès, la photodiode recevant des photons incidents arrivant dans le premier substrat semiconducteur du côté de sa face inférieure opposée à ladite couche isolante intermédiaire, le procédé comprenant les étapes suivantes: former des photodiodes (203) et des transistors d'accès (204) dans un premier substrat semiconducteur; recouvrir le premier substrat d'une première couche isolante; former des transistors de lecture dans et au-dessus d'un second substrat (201) ; recouvrir le second substrat d'une seconde couche isolante; former des portions de métallisations dans des ouvertures des première et seconde couches isolantes; et coller lesdites première et seconde couches isolantes pour former une unique couche isolante intermédiaire (202) séparant les premier et second substrats, les portions de métallisation accolées constituant des métallisations (250) reliant les transistors d'accès aux transistors de lecture.