Brevet FR2890777A1 — publié le 20070316

MEMOIRE VIVE MAGNETIQUE Domaine de l'invention La présente invention concerne une mémoire vive magné-tique (MRAM de l'anglais Magnetic Random Access Memory) et un procédé de fabrication d'une telle mémoire. Exposé de l'art antérieur Un élément mémoire d'une mémoire vive magnétique se caractérise généralement par un vecteur moment magnétique dont l'orientation peut être modifiée par l'application d'un champ magnétique extérieur. Une information spécifique est stockée dans l'élément mémoire en orientant le vecteur moment magnétique selon une direction et/ou un sens privilégié. L'élément mémoire peut conserver une information pendant une durée importante sans qu'il y ait besoin de le rafraîchir ou de l'alimenter en énergie, ce qui est un avantage important de ce type de mémoire. A titre d'exemple, pour stocker une information binaire, on peut prévoir un élément mémoire ayant un axe de facile aimantation. Le vecteur moment magnétique est alors orienté le long de l'axe de facile aimantation dans un premier sens pour stocker un premier état de l'information et dans le sens opposé pour stocker un second état de l'information. Les figures 1 et 2 représentent respectivement une vue en perspective et une coupe d'une mémoire vive magnétique 5 classique pour laquelle un seul élément mémoire 10 est représenté. L'élément mémoire 10 se compose d'un empilement de couches comprenant généralement une couche magnétique piégée 14 constituée d'un matériau ferromagnétique et dont le vecteur moment magnétique conserve une orientation identique lors de l'application d'un champ magnétique extérieur, une couche magnétique libre 16 constituée d'un matériau ferromagnétique et ayant un vecteur moment magnétique dont l'orientation est susceptible d'être modifiée par l'application d'un champ magné- tique extérieur et une couche isolante 18 interposée entre la couche piégée 14 et la couche libre 16. L'élément mémoire 10 est placé à l'intersection d'une ligne de bit 20 et d'une ligne de mot 22 disposées respectivement au-dessus et au-dessous de l'élément mémoire 10 et isolées de l'élément mémoire 10. La ligne de bit 20 et la ligne de mot 22 sont constituées d'un coeur métallique 26, non magné-tique, éventuellement recouvert sur trois faces par un revêtement magnétique 28 (correspondant au terme anglais cladding), par exemple constitué d'un matériau ferromagnétique doux. Pour la ligne de bit 20, le revêtement 28 est réalisé au niveau des faces latérales et de la face supérieure de la ligne et, pour la ligne de mot 22, le revêtement 28 est réalisé au niveau des faces latérales et de la face inférieure de la ligne. L'élément mémoire 10 est associé à un transistor MOS 30, représenté uniquement en figure 2, formé au niveau d'un substrat 31, par exemple de type P-. Le transistor 30 comprend une région de source 32 de type N+, une région de drain 34 de type N+, et une grille 36. Une borne principale du transistor 30, c'est-à-dire la région de source 32 ou de drain 34, est reliée à la face inférieure de l'élément mémoire 10 par l'intermédiaire d'un via métallique 38 et d'une portion métallique de raccord 40 disposée entre l'élément mémoire 10 et la ligne de mot 22. Une ligne de lecture 42 est disposée entre l'élément mémoire 10 et la ligne de bit 20 et s'étend parallèlement à la ligne de bit 20. La ligne de lecture 42 est reliée à la face supérieure de l'élément mémoire 10 par l'intermédiaire d'un via 44. La ligne de lecture 42 peut être connectée à plusieurs éléments mémoires 10 d'une même rangée de la mémoire vive 5. Un procédé classique d'écriture d'une information dans l'élément mémoire 10 consiste à bloquer le transistor 30 et à faire passer des courants d'intensités adaptées dans les lignes de bit et de mot 20, 22 de façon à obtenir, au niveau de l'élément mémoire 10, un champ magnétique susceptible d'orienter le vecteur moment magnétique de la couche libre 16 dans le sens souhaité. Les revêtements 28 des lignes de bit et de mot 20, 22 assurent une focalisation des champs magnétiques émis par les lignes de bit et de mot 20, 22 vers l'élément mémoire 10. Ceci permet de diminuer les valeurs des courants nécessaires à l'écriture d'une information dans l'élément mémoire 10 et limite les risques de perturbations des informations stockées dans les éléments mémoire adjacents. Un procédé classique de lecture d'une information stockée dans l'élément mémoire 10 consiste à rendre passant le transistor 30 et à faire passer un courant dans la ligne de lecture 42. L'information stockée dans l'élément mémoire 10 peut se déduire de la mesure de la résistance de l'élément mémoire 10 qui varie selon l'orientation du vecteur moment magnétique de la couche libre 16. Par rapport à une structure classique de mémoire vive magnétique dans laquelle la ligne de bit 20 est directement connectée à l'élément mémoire 10 par l'intermédiaire d'un via métallique, la mémoire vive 5 représentée aux figures 1 et 2 permet d'éviter les risques d'application d'une tension trop élevée aux bornes de l'élément mémoire 10 par l'intermédiaire de la ligne de bit 20 pouvant entraîner le claquage de l'élément mémoire 10 et qui rend généralement nécessaire l'utilisation d'un circuit de protection au niveau du circuit de commande des lignes de bit 20. En outre, la mémoire magnétique 5 permet la mise en oeuvre d'un procédé de lecture plus rapide. La figure 3 est une vue schématique de dessus de la 35 mémoire vive 5 comprenant quatre éléments mémoire répartis en 2890777 4 deux rangées et deux colonnes. A chaque rangée et à chaque colonne de la mémoire vive 5 sont respectivement associées une ligne de mot 22 et une ligne de bit 20. En figure 3, seules les lignes de mot 22, les éléments mémoire 10, les portions de raccord 40 et les nias 38 sont représentés. Un trait en pointillés représente une partie du contour d'une ligne de mot 22 ou d'un via 38 qui se trouve, en vue de dessus, sous une portion de raccord 40. Les portions de raccord 40 sont, par exemple, obtenues par gravure d'une couche de tantale. Les principales contraintes à prendre en compte pour la définition de la forme de la portion de raccord 40 sont les suivantes: une distance minimale d1 doit être prévue entre deux portions de raccord 40 adjacentes; - l'élément mémoire 10 reposant sur la portion de raccord 40, une distance minimale d2 doit être prévue entre le contour de l'élément mémoire 10 et le contour de la portion de raccord 40; - l'élément mémoire 10 devant être formé sur une partie de la portion de raccord 40 ayant un état de surface convenable, une distance minimale d3 doit être prévue entre l'élément mémoire 10 et le via 38; et - de façon générale, il est souhaitable que la portion de raccord 40 recouvre totalement le via 38 et une distance minimale d4 de recouvrement doit alors être prévue entre le contour du via 38 et le contour de la portion de raccord 40. La satisfaction de l'ensemble des contraintes précédemment décrites requiert la définition d'une portion de raccord 40 ayant une forme complexe et qui doit être réalisée avec une précision suffisante. Le procédé de gravure à mettre en oeuvre pour obtenir une telle portion de raccord 40 est donc lui-même complexe. On appelle densité d'une mémoire vive magnétique le nombre d'éléments mémoire par unité de surface. La forme des portions de raccord 40 impose généralement la densité maximale d'éléments mémoire 10 pouvant être atteinte pour une mémoire vive 5 réalisée avec des techniques de fabrication données. Résumé de l'invention La présente invention vise une mémoire vive magnétique 5 dont le procédé de fabrication est simplifié. Un autre objet de la présente invention vise, pour des techniques de fabrication données, une mémoire vive magnétique à densité augmentée. Pour atteindre ces objets, la présente invention prévoit une mémoire magnétique vive comprenant des transistors; des éléments mémoire magnétiques comportant chacun une face inférieure du côté des transistors et une face supérieure opposée à la face inférieure; des premières et secondes lignes conductrices isolées des éléments mémoire magnétiques, chaque élément mémoire magnétique étant disposé entre une première ligne conductrice et une seconde ligne conductrice; un plan de connexion au contact des faces inférieures d'éléments mémoire magnétiques d'au moins un ensemble des éléments mémoire magné-tiques; et des ponts de connexion reliant chacun la face supérieure de l'un des éléments mémoire magnétiques dudit ensemble à une borne principale de l'un des transistors, le plan de connexion comprenant des ouvertures pour le passage des ponts de connexion. Selon un mode de réalisation de l'invention, la mémoire comprend plusieurs plans de connexion distincts, chaque plan de connexion étant au contact des faces inférieures d'éléments mémoire magnétiques d'ensembles distincts d'éléments mémoire magnétiques. Selon un mode de réalisation de l'invention, chaque élément mémoire magnétique comprend une région magnétique libre, une région magnétique piégée et une région isolante interposée entre la région magnétique libre et la région magnétique piégée. Selon un mode de réalisation de l'invention, les éléments mémoire magnétiques sont répartis en rangées et en colonnes, chaque première ligne conductrice étant au niveau des faces inférieures des éléments mémoire magnétiques d'une rangée d'éléments mémoire magnétiques et chaque seconde ligne conductrice étant au niveau des faces supérieures des éléments mémoire magnétiques d'une colonne d'éléments mémoire magnétiques. Selon un mode de réalisation de l'invention, le plan de connexion est au contact d'éléments mémoire magnétiques associés à des premières lignes conductrices adjacentes et à des secondes lignes conductrices adjacentes. Selon un mode de réalisation de l'invention, chaque pont de connexion comprend une portion de raccord disposée du côté de l'élément mémoire magnétique associé opposé au plan de connexion, un premier via qui relie la face supérieure de l'élément mémoire magnétique associé à la portion de raccord et un second via qui relie la portion de raccord à la borne principale du transistor associé et passant par l'une desdites ouvertures. La présente invention prévoit également un procédé de fabrication d'une mémoire vive magnétique, comprenant les étapes consistant à former des transistors au niveau d'un substrat; à former des premières lignes conductrices; à recouvrir d'une couche isolante; à former un plan de connexion comprenant des ouvertures; à former des éléments mémoire magnétiques comprenant chacun une face inférieure en contact avec le plan de connexion et une face supérieure opposée à la face inférieure, les éléments mémoire magnétiques étant disposés au niveau des premières lignes conductrices; à former des ponts de connexion, chaque pont de connexion reliant la face supérieure de l'un des éléments mémoire magnétiques à une borne principale de l'un des transistors par l'intermédiaire d'un via passant par l'une des ouvertures; à recouvrir d'une couche isolante; et à former des secondes lignes conductrices au niveau des faces supérieures des éléments mémoire magnétiques. Selon un mode de réalisation de l'invention, l'étape de formation de chaque élément mémoire magnétique comprend les étapes consistant à former une région magnétique piégée sur le plan de connexion; à recouvrir la région magnétique piégée d'une région isolante; et à recouvrir la région isolante d'une région magnétique libre. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante d'un exemple de réalisation particulier faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: les figures 1 et 2, précédemment décrites, sont respectivement une vue en perspective et une coupe d'une mémoire vive magnétique classique; la figure 3, précédemment décrite, est une vue de dessus schématique de la mémoire vive magnétique des figures 1 et 2; la figure 4 est une coupe schématique d'un exemple de réalisation d'une mémoire vive magnétique selon l'invention; la figure 5 est un schéma par blocs illustrant les étapes d'un exemple de procédé de fabrication d'une mémoire vive magnétique selon l'invention; et la figure 6 est une vue de dessus schématique d'une mémoire vive magnétique selon l'invention. Description détaillée Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle. La figure 4 est une coupe d'un exemple de réalisation d'une mémoire vive magnétique 45 selon l'invention. Pour des raisons de clarté, seul un élément mémoire 10 est représenté. L'élément mémoire 10 repose sur un plan de connexion 50 auquel sont également connectés un certain nombre d'éléments mémoire 10 adjacents à l'élément mémoire 10. A titre d'exemple, le plan de connexion 50 est constitué d'une couche métallique, par exemple du tantale. Selon le présent exemple de réalisation, la face supérieure de l'élément mémoire 10 est connectée au transistor 30 par l'intermédiaire d'un pont de connexion 51 comprenant un via 52 connecté à la face supérieure de l'élément mémoire 10, un via 53 connecté à une borne principale du transistor 30, c'est- à-dire la région de source 32 ou de drain 34, et une portion de raccord 54 réalisée dans un niveau de métallisation supérieur au niveau de métallisation du plan de connexion 50 et reliant les vias 52 et 53. Le via 53 peut être constitué d'un empilement de portions de vias élémentaires et de portions métalliques correspondant à différents niveaux de métallisation. Une ouverture 56 est prévue au niveau du plan de connexion 50 pour permettre le passage du via 53. Par rapport à la mémoire vive 5 représentée aux figures 1 à 3, les distances séparant les lignes de bit 20 et de mot 22 de l'élément mémoire 10 ne sont pas modifiées. La mémoire vive 45 peut comprendre un unique plan de connexion 50 au contact de tous les éléments mémoire 10 de la mémoire vive 45. Toutefois, notamment dans le cas où la mémoire vive 45 comprend un nombre important d'éléments mémoire 10, il peut être avantageux de prévoir plusieurs plans de connexion 50, chaque plan de connexion 50 étant au contact d'un nombre déterminé d'éléments mémoire 10 adjacents, deux plans de connexion distincts pouvant éventuellement être au contact d'un nombre différent d'éléments mémoire 10. Un procédé de lecture de l'information stockée dans un élément mémoire 10 particulier consiste alors à rendre passant le transistor 30 associé à l'élément mémoire considéré et à faire passer un courant dans l'élément mémoire 10 considéré par l'intermédiaire du plan de connexion 50 auquel il est connecté. La figure 5 illustre les étapes d'un exemple de procédé de fabrication selon l'invention de la mémoire vive magnétique 45. A l'étape 60, après réalisation des composants au niveau du substrat 31, notamment les transistors 30, et des composants dans les premiers niveaux de métallisation, les lignes de mot 22 sont formées. A l'étape 62, une couche isolante recouvrant les lignes de mot 22 est déposée et le plan de connexion 50 est formé en déposant une couche métallique et en gravant des ouvertures 56. A l'étape 64, les éléments mémoire 10 sont formés sur le plan de connexion 50, par exemple en étant répartis en rangées et en colonnes, chaque élément mémoire étant à l'aplomb d'une ligne de mot 22. Aux étapes 60, 62 et 64, les vias 53 sont progressivement formés par l'empilement de portions de vias et de portions métalliques de niveaux de métallisation successifs. A l'étape 66, les ponts de connexion 51 sont formés en recouvrant les éléments mémoire 10 d'une couche isolante, en formant dans la couche isolante les vias 52 et en achevant de former les vias 53 et en formant, sur la couche isolante, les portions de raccord 54. Les étapes du présent exemple de procédé concernant la réalisation des ponts de connexion 51 n'entraînent pas d'étapes supplémentaires par rapport à un procédé de fabrication de la mémoire vive 5 représentée aux figures 1 à 3. En effet, les étapes de réalisation des vias 52 et des portions de raccord 54 sont similaires respectivement aux étapes de réalisation des vias 44 et des lignes de lecture 42 et les étapes de réalisation des vias 53 sont également présentes dans le procédé de fabrication de la mémoire vive 5 étant donné que les lignes de bit 20 sont généralement connectées par des vias, non représentés en figure 2, à des transistors formés au niveau du substrat 31. En outre, les étapes de réalisation du plan de connexion 50 comprennent des étapes de dépôt et de gravure pouvant déjà être mises en oeuvre pour la réalisation des portions de raccord 40. La figure 6 est une vue schématique de dessus de la mémoire vive 45 analogue à la figure 3. Les contraintes à prendre en compte lors de la définition de la forme de la portion de raccord 54 de la mémoire vive 45 sont moins importantes que les contraintes à prendre en compte lors de la définition de la forme de la portion de raccord 40 de la mémoire vive 5. En effet, la forme de la portion de rapport 54 doit seulement être suffisante pour assurer un contact convenable avec les vias 52 et 53 et ne dépend donc plus de la forme de l'élément mémoire 10. En outre, la distance minimale entre des portions de raccord adjacentes n'est généralement plus un facteur limitatif. La forme de la portion de raccord 54 peut donc être plus simple que la forme de la portion de raccord 40 et une précision moins importante est suffisante lors de la réalisation de la portion de raccord 54. Le procédé de fabrication de la portion de raccord 54 est alors simplifié. Les contraintes à prendre en compte lors de la définition du plan de connexion 50 sont les suivantes: - l'élément mémoire 10 devant être formé sur une partie du plan de connexion 50 ayant un état de surface convenable, une distance minimale d5 doit être prévue entre l'élément mémoire 10 et les ouvertures 56 adjacentes; et - une distance minimale d6 doit être prévue entre l'ouverture 56 et le via 53 qui la traverse. Une plus grande liberté est obtenue pour la dispo- sition des vias 53 qui n'est pas imposée par la forme de la portion de raccord 54. Chaque via 53 peut être disposé davantage à proximité d'un point équidistant des centres des quatre éléments mémoire 10 adjacents au via 53. On peut alors obtenir une plus grande densité d'éléments mémoire pour la mémoire vive magnétique 45 selon le présent exemple de réalisation par rapport à la mémoire vive magnétique 5 pour des techniques de fabrication données. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, les éléments mémoire peuvent être réalisés par un empilement de plus de trois couches. Par exemple, on peut prévoir une couche d'accroche au niveau de la face inférieure de l'empilement. De même, le revêtement des lignes de mot et de bit peut correspondre à un empilement de plusieurs couches, contenant par exemple une couche d'accroche. 2890777 11 REVENDICATIONS 1. Mémoire magnétique vive (45) comprenant: des transistors (30) ; des éléments mémoire magnétiques (10) comportant chacun une face inférieure du côté des transistors et une face 5 supérieure opposée à la face inférieure; des premières et secondes lignes conductrices (20, 22) isolées des éléments mémoire magnétiques, chaque élément mémoire magnétique étant disposé entre une première ligne conductrice (22) et une seconde ligne conductrice (20) ; un plan de connexion (50) au contact des faces inférieures d'éléments mémoire magnétiques d'au moins un ensemble des éléments mémoire magnétiques; et des ponts de connexion (51) reliant chacun la face supérieure de l'un des éléments mémoire magnétiques dudit ensemble à une borne principale de l'un des transistors, le plan de connexion comprenant des ouvertures (56) pour le passage des ponts de connexion. 2. Mémoire selon la revendication 1, comprenant plu-sieurs plans de connexion (50) distincts, chaque plan de connexion étant au contact des faces inférieures d'éléments mémoire magnétiques (10) d'ensembles distincts d'éléments mémoire magnétiques. 3. Mémoire selon la revendication 1, dans laquelle chaque élément mémoire magnétique (10) comprend une région magnétique libre (16), une région magnétique piégée (14) et une région isolante (18) interposée entre la région magnétique libre et la région magnétique piégée. 4. Mémoire selon la revendication 1, dans laquelle les éléments mémoire magnétiques (10) sont répartis en rangées et en colonnes, chaque première ligne conductrice (22) étant au niveau des faces inférieures des éléments mémoire magnétiques d'une rangée d'éléments mémoire magnétiques et chaque seconde ligne conductrice (20) étant au niveau des faces supérieures des éléments mémoire magnétiques d'une colonne d'éléments mémoire magnétiques. 5. Mémoire selon la revendication 1, dans laquelle le plan de connexion (50) est au contact d'éléments mémoire magnétiques (10) associés à des premières lignes conductrices (20) adjacentes et à des secondes lignes conductrices (22) adjacentes. 6. Mémoire selon la revendication 1, dans laquelle chaque pont de connexion (51) comprend une portion de raccord (54) disposée du côté de l'élément mémoire magnétique (10) associé opposé au plan de connexion (50) , un premier via (52) qui relie la face supérieure de l'élément mémoire magnétique associé à la portion de raccord et un second via (53) qui relie la portion de raccord à la borne principale du transistor (30) associé et passant par l'une desdites ouvertures (56). 7. Procédé de fabrication d'une mémoire vive magné- tique (45), comprenant les étapes suivantes: former des transistors (30) au niveau d'un substrat (31) ; former des premières lignes conductrices (22) ; recouvrir d'une couche isolante; former un plan de connexion (50) comprenant des ouvertures (56) ; former des éléments mémoire magnétiques (10) comprenant chacun une face inférieure en contact avec le plan de connexion et une face supérieure opposée à la face inférieure, les éléments mémoire magnétiques étant disposés au niveau des premières lignes conductrices; former des ponts de connexion (51), chaque pont de connexion reliant la face supérieure de l'un des éléments mémoire magnétiques à une borne principale de l'un des transistors par l'intermédiaire d'un via (53) passant par l'une des ouvertures (56) ; recouvrir d'une couche isolante; et former des secondes lignes conductrices (20) au niveau des faces supérieures des éléments mémoire magnétiques. 8. Procédé selon la revendication 7, dans lequel l'étape de formation de chaque élément mémoire magnétique (10) comprend les étapes suivantes: former une région magnétique piégée (14) sur le plan de connexion (50) ; recouvrir la région magnétique piégée d'une région isolante (18) ; et recouvrir la région isolante d'une région magnétique libre (16).