Brevet FR2878666A1 — publié le 20060602

ETAGE DE SORTIE HAUT POTENTIEL ET APPLICATION A LA COMMANDE D' ECRANS DE VISUALISATION, TELS QUE PAR EXEMPLE DES ECRANS PLASMAS L'invention concerne un étage de sortie haut potentiel, comprenant un circuit de sortie pour alimenter une charge par un haut potentiel variable lorsqu'il reçoit un signal logique d'entrée actif bas niveau, et un circuit de pilotage produisant un signal logique de commande haut niveau en fonction du signal logique d'entrée, pour piloter le circuit de sortie. L'invention est notamment intéressante pour la réalisation de circuits de contrôle d'écrans de visualisation, comme par exemple des écrans plasma (PDP: "Plasma Display Pannels" en anglais). Un écran à plasma est un écran de type matriciel formé de cellules disposées aux intersections de lignes et de colonnes. Une cellule comprend une cavité remplie d'un gaz rare, deux électrodes de commande et un dépôt de phosphore rouge, vert ou bleu. Pour créer un point lumineux sur l'écran en utilisant une cellule donnée, on applique une différence de potentiel entre les électrodes de commande de cette cellule, de sorte à déclencher une ionisation de son gaz. Cette ionisation s'accompagne d'une émission de rayons ultraviolets. La création du point lumineux est obtenue par excitation du phosphore déposé, par les rayons émis. La commande des cellules, en vue de créer des images, est réalisée, classiquement, par des circuits logiques produisant des signaux de commande. Les états logiques de ces signaux déterminent les cellules qui sont commandées pour produire un point lumineux et celles qui sont commandées pour ne pas en produire. Ces circuits logiques sont généralement alimentés en basse tension, par exemple avec une tension de 5V ou moins. Cette tension n'est pas suffisante pour piloter directement les électrodes des cellules. Entre les circuits logiques et les cellules à commander, on utilise donc des étages de sortie de puissance, pour convertir les signaux de commande basse tension en signaux de commande haute tension. L'ionisation du gaz des cavités nécessite l'application de potentiels élevés sur les électrodes de commande, de l'ordre de grandeur de la centaine de volts. D'autre part, il est nécessaire de pouvoir fournir aux électrodes (et également de pouvoir recevoir de ces électrodes) des courants importants, de l'ordre de plusieurs dizaines de milliampères. En effet, les électrodes peuvent être représentées, schématiquement par des condensateurs équivalents de capacités relativement élevées de l'ordre de la centaine de picofarad. La commande de ces électrodes est donc équivalente à la commande de charge ou de décharge d'un condensateur. On souhaite généralement dans les écrans à plasma obtenir des signaux (courants, tensions) qui ont des fronts raides. Cela représente par exemple des durées de charge ou de décharge de l'ordre de la centaine de nanosecondes. Compte tenu du potentiel élevé à atteindre et de l'importance de la charge capacitive, cela suppose que l'on puisse fournir des courants de charge et absorber des courants de décharge très importants, pouvant atteindre la centaine de milliampères. Un étage de sortie haut potentiel reçoit en entrée un signal logique basse tension, dont l'état bas est par exemple à 0V et dont l'état haut VDD est typiquement de l'ordre de 3 à 5V, et il fournit sur une sortie un signal de commande OUT pour charger ou décharger une charge connectée à sa sortie. Le signal OUT est un signal haute tension, typiquement de l'ordre de 50 à 120V. Dans le cas d'un écran plasma, la charge est une cellule de l'écran qui se comporte, d'un point de vue électrique, comme une charge capacitive. Un tel étage de sortie haut potentiel peut fonctionner selon deux modes différents: un mode dit "continu" (mode DC) et un mode dit "alternatif" (mode AC). Dans le mode DC, le haut potentiel d'alimentation est fixé à une valeur VPP-DC et est égal à l'état haut de la logique haute tension. Un changement d'état du signal d'entrée basse tension entraîne un changement d'état du signal de sortie haut potentiel. Dans le mode AC, le potentiel d'alimentation VPP-AC est égal à zéro pendant une demi-période et variable pendant une autre demi-période: VPPAC effectue une montée, par exemple de 0 à VPP-DC en 200 nanosecondes, puiE est stabilisé à cette valeur haute, par exemple pendan-= 400 nanosecondes, puis redescend à 0V, par exemple en 200 nanosecondes. Si le signal d'entrée est dans un état actif (par exemple à l'état bas), alors le potentiel du signal de sortie OUT est sensé suivre les variations du potentiel VPP-AC. Si au contraire le signal d'entréje est dans un état inactif (par exemple à l'état haut), le potentiel de sortie OUT reste à l'état bas. Le passage de l'état bas à l'état haut du potentiel du signal de sortie est produit par la charge du condensateur de sortie a travers un transistor. En mode DC, ce transistor fonctionne en saturation pendant la quasi totalité du changement d état. Ce qui entraîne une forte dissipation dans ce transistor. En mode AC, on cherche à faire fonctionner ce transistor en conduction ohmique afin de limiter la dissipation dans le transistor. Le mode AC a donc pour avantage de réduire la dissipation du système par rapport au mode DC. Dans ce qui suit, on s'intéressera uniquement aux circuits en mode AC. Un étage de sortie haut potentiel connu est représenté sur la figure 1. Il comprend un élévateur de potentiel 10, un circuit de commande 20, un circuit de sortie 30. L'étage de sortie alimente une charge Cout, représentée sur la figure 1 par un condensateur. L'étage de sortie est alimenté par le haut potentiel VPP-AC produit par un oscillateur 40 à partir de l'alimentation continue VPPDC. L'étage de sortie fournit, en fonction du signal d'entrée IN, un signal OUT à la charge Cout. L'élévateur de potentiel 10 amplifie le signal logique d'entrée IN et produit un signal INP tel que: É si IN = 0, INP = 0 É si IN = VDD, INP = VPP-AC. Le circuit 30 comprend un transistor de sortie T31 de type N haute tension, équipé d'une diode Zener D33 montée en anti-parallèle entre la grille et la source de T31. Le transistor T31 comprend une diode intrinsèque D34 connectée en anti-parallèle entre son drain et sa source. Le circuit 30 comprend également un autre transistor T32, de type N haute tension, connecté entre la source du transistor T31 et une borne de masse VSS. Le noeud commun des transistors T31, T32 forme la sortie de l'étage de sortie, sur laquelle est produit le signal OUT. Le circuit 10 élévateur de potentiel et le circuit 20 de commande forment ensemble un circuit de pilotage du circuit de sortie 30; le circuit 20 est composé d'un transistor T21 de type P haute tension, et d'un transistor T22 de type N haute tension. T21, T22 sont connectés en série, le drain de T21 recevant le potentiel VPP-AC et la source de T22 étant connectée à la masse. A partir du signal INP appliqué sur la grille de T21 et du signal IN appliqué sur la grille de T22, le circuit 20 produit, sur le drain commun des transistors T21, T22, un signal INH de commande qui est appliqué sur la grille du transistor de sortie T31. INH rend passant ou bloque le transistor T31; INH est fonction de IN et de VPP-AC. Lorsque le transistor T31 est activé par le signal INH, le signal de sortie OUT suit les variations du signal VPP-AC: É lorsque VPP-AC augmente, un courant de charge circule depuis l'oscillateur 40 vers la charge Cout via le transistor T31, pour charger la charge Cout et augmenter en conséquence le potentiel OUT T31 fonctionne en conduction ohmique, du moins en fin de charge, É lorsque VPP-AC est contant à VPP-DC, OUT est constant égal à VPP-DC - VT, VT étant un seuil de potentiel de T31, É lorsque VPP-AC décroît, un courant de décharge circule depuis la charge Cout vers l'oscillateur 40 via la diode D34 du transistor T31,pour décharger la charge Cout et diminuer en conséquence le potentiel OUT. Le fonctionnement global de l'étage de sortie de la figure 1 est décrit de manière détaillée dans le document Dl (US2004012411) ou dans le document prioritaire FR2840468. Cet étage de sortie a malgré tout un inconvénient: T31 fonctionne en saturation en début de charge du fait du seuil de conduction élevé du transistor T21 (de l'ordre de 10V). En effet, tant que VPP-AC n'a pas atteint 10V, T21 ne conduit pas et INH reste a OV, donc T31 ne conduit pas. Quand VPP-AC=10V, T21 conduit et INH commence a monter. Quand INH atteint le seuil de conduction de T3i (de l'ordre de 1, 50V), T31 commence à conduire et la sortie monte. Mais T31 conduit avec une forte tension >10V) entre son drain (VPP-AC) et sa source (la sortie) : T31 conduit donc en saturation. Il s'ensuit une dissipation importante de puissance dans le transistor T31, ce qui est préjudiciable. Par contre, dès que la sortie a rejoint VPP-AC (en fait, à Vds=Vgs près, Vds et Vgs étant respectivement la tension drain / source et la tension grille source de T31), T31 fonctionne en conduction ohmique et la dissipation est limitée. Dl propose une solution à ce problème consistant à ajouter un transistor de commande connecté en parallèle du transistor T21, entre le drain et la grille de T31 et dimensionné pour avoir un faible seuil de conduction, de l'ordre de 1,5V. Ainsi, le transistor T31 commence à conduire avant que VPP-AC n'atteigne 10V, il fonctionne donc très peu en saturation, ce qui limite l'énergie dissipée. Toutefois, la dissipation reste encore non négligeable. De plus, il y a un risque de conduction simultanée du transistor de commande ajouté et du transistor T32 lorsque le signal OUT est au niveau bas, ce qui se traduit par une dissipation supplémentaire d'énergie. L'invention vise à réduire encore la dissipation d'énergie lors de la croissance du potentiel VPP-AC. Cet objectif est atteint en faisant fonctionner le transistor T31 uniquement en régime de conduction ohmique. Pour cela, dans un circuit selon l'invention, le circuit de pilotage est alimenté par le haut potentiel continu VPP-DC et non plus par le haut potentiel variable VPP-AC, le circuit de sortie 30 restant quant à lui alimenté par le haut potentiel variable VPP-AC, comme dans les circuits connus. Comme le haut potentiel continu est toujours supérieur aux seuils de conduction des composants du circuit de pilotage, de sorte que ces composants deviennent passants dès qu'ils reçoivent des signaux de commande actifs. En particulier, le transistor T31 devient passant dès lors que la tension entre son drain et sa source devient supérieure à son seuil de conduction, qui est proc:ie de zéro, comme on le verra mieux par la suite. Il s'ensuit que la dissipation d'énergie dans le circuit de sortie est quasi-nulle. De préférence, l'étage de sortie selon l'invention comprend également des moyens pour synchroniser le signal logique d'entrée IN sur des variations du haut potentiel variable VPP-AC et le circuit de pilotage produisant le signal logique de commande en fonction du signal logique d'entrée synchronisé. La synchronisation du signal logique d'entrée sur les variations du haut potentiel variable permet de limiter encore la dissipation d'énergie, notamment lorsque le haut potentiel variable commence à varier, comme on le verra mieux par la suite. Pour réaliser la synchronisation du signal du signal logique d'entrée avec les variations du haut potentiel variable VPP-AC, l'étage de sortie selon l'invention utilise un signal de validation (VAL) qui devient actif lorsque le haut potentiel variable VPP-AC commence à croître à partir d'une valeur de référence (0 V), puis inactif lorsque le haut potentiel variable VPP-AC commence à décroître à partir de la valeur du haut potentiel continu VPP-DC, et une porte logique pour combiner le signal de validation (VAL) et le signal logique d'entrée IN. Le signal de validation peut être généré par un détecteur connecté de manière à détecter le niveau du haut potentiel variable (connecté par exemple entre la sortie de l'oscillateur 40 et une entrée d'alimentation de l'étage de sortie). Le signal de validation également être un simple signal logique fourni par un circu=_t de commande annexe. L'invention concerne également un écran de visualisation comprenant au moins une cellule pour créer un point lumineux sur l'écran, et un circuit d'adressage pour produire un signal logique d'entrée de la cellule. L'écran comprend également un étage de sortie selon l'invention, tel que décrit ci-dessus, pour commander la cellule à partir du signal logique d'entrée. L'écran est par exemple de type écran plasma ou écran plat. L'invention sera mieux comprise et d'autres caractéristiques et avantages apparaîtront à la lecture de la description qui va suivre, d'un exemple de mise en oeuvre d'un étage de sortie selon l'invention. La description est à lire en relation aux dessins arnexés dans lesquels: É la figure 1, déjà décrite, est un schéma d'un étage de sortie connu, É la figure 2 est un schéma d'un étage de sortie selon l'invention, et É la figure 3 montre l'évolution dans le temps de signaux en différents points du circuit de la figure 2 et de l'état de certains transistors du circuit de la figure 2. La modification la plus importante apportée à un schéma selon l'art antérieur (figure 1) pour obtenir un étage de sortie selon l'invention (figure 2) est la suivante. L'élévateur de potentiel 10 et le circuit de commande 20 sont alimentés en haute puissance, non plus par le potentiel variable VCC-AC, mais directement par le potentiel continu VCC-DC. Le circuit de sortie 30 reste quant à lui alimenté par le potentiel VCC-AC. L'intérêt est que, dans la mesure où les transistors T11, T13 et T21 reçoivent le potentiel continu VCC-DC sur leur source et dans la mesure où VPP-DC est toujours supérieur au seuil de conduction de 10V de ces transistors, ils deviennent passants dès qu'ils reçoivent un signal approprié (fonction du signal IN) sur leur grille de commande. T31 fonctionne ainsi toujours en régime de conduction ohmique, jamais en régime de saturation. Il y a donc très peu de dissipation thermique au niveau du transistor T31. Le circuit de l'invention est avantageusement complété par un détecteur 50 de niveau de potentiel et une porte logique 60, ici de type OU. Le choix de la porte logique dépend uniquement du choix du niveau actif (0 ou 1) des signaux VAL, IN et INV (dans l'exemple tous actifs à 0) . Le détecteur 50 a pour fonction de mesurer le niveau du potentiel VPP-AC et de produire un signal de validation VAL actif (dans un exemple actif à 0) lorsque: É VPP-AC commence à croître à partir de 0, É VPP-AC commence à décroître à partir de VPP-DC. De même que le signal IN, le signal VAL est un signal logique bas niveau. La porte logique 60 combine les signaux IN et VAL pour produire un signal INV qui est appliqué sur l'entrée du circuit 10 élévateur de potentiel. Dit autrement, la porte 60 produit un signal INV de commande qu=_ est fonction du signal de commande IN est qui est synchronisé sur les variations du potentiel VPP-AC. Le signal INV est actif ici à 0: É INV est actif si IN et VAL sont actifs (tous trois à 0) É INV est inactif si IN ou VAL est inactif (IN = 1 ou VAL = 1) Le signal INV est utilisé pour commander les transistors T21, T31. Le signal IN est par ailleurs, comme dans le cas de la figure 1, appliqué directement sur la grille de T22 et T32. L'utilisation du signal INV, synchronisé sur le signal VPP-AC, pour commander l'élévateur de potentiel 10 permet de limiter la consommation énergétique pour les raisons suivantes. 1. Si le signal IN devient actif avant que le potentiel VPP-AC ne commence à croître (depuis zéro) . En l'absence du détecteur 50 et de la porte 60, les transistors T11, T13 et T21 sont commandés directement par le signal IN. Comme le potentiel VPP-DC appliqué sur la source de T11, T13 et T21 est supérieur à leur potentiel de seuil, ces transistors deviennent passants immédiatement lorsque IN devient actif et un courant circule dans leur canal, ce qui entraîne la montée du potentiel du signal INH et la conduction du transistor T31. VPP-AC sur le drain de T31 étant initialement égal à 0, le signal OUT reste à zéro, il s'ensuit une différence de potentiel (INH - OUT) entre la grille et la source de T31 et entre les bornes de la diode D33. Quand INH atteint la tension Zener de la diode Zener D33 (c'est-à- dire environ 5V), cette diode devient passante (en inverse) et le courant circulant dans T21 s'écoule dans la charge Cout. En l'absence du détecteur 50 et de la porte 60, il y a donc une forte dissipation dans T21 car T21 fonctionne en saturation. Par contre, en présence du détecteur 50 et de la porte 60, les transistors T11, T13 et T21 sont commandés par le signal INV, synchronisé sur le signal VPP-AC. Comme le potentiel VPP-DC appliqué sur la source de T11, T13 et T21 est supérieur à leur potentiel de seuil, ces transistors deviennent passants immédiatement lorsque INV devient actif et un courant circule dans leur cana=_, ce qui entraîne la montée du potentiel du signal INH et la conduction du transistor T31, simultanément avec la montée du potentiel VPP-AC. Un courant circule donc dans le transistor T31, le signal OUT augmente et la charge Cout se charge. La différence de potentiel (INH - OUT) entre la grille et la source de T31 et entre les bornes de la diode D33 reste faible puisque VPP-AC augmen-:e en même temps que INH. La diode D33 reste donc bloquée: il n'y a que très peu de dissipation dans T21 en présence du détecteur 50 et de la porte 60. 2. Si le signal IN est maintenu actif après que le 15 potentiel VPP-AC ne commence à décroître (depuis VPP-DC): Lorsque le potentiel VPP-AC commence à décroître, la charge Cout commence à se décharger et le potentiel sur la source et la grille de T31 diminue. En l'absence du détecteur 50 et de la porte 60, les transistors T11, T13 et T21 sont commandés directement par le signal IN. T21 n'est pas encore bloqué lorsque VPP-AC commence à décroître, T22 et T32 étant par contre bloqués. Le courant s'écoule depuis la sortie à travers D34 (diode intrinsèque de T31) en direction de l'oscillateur 40, mais également depuis la source de potentiel produisant VPP-DC à travers T21, D33 et C34 en direction de l'oscillateur 40, tout en entraînan-: une dissipation d'énergie. Par contre, en présence du détecteur 50 et de la porte 60, les transistors T11, T13 et T21 sont commandés par le signal INV. T21 et T31 sont bloqués par le signal INV (qui est devenu inactif lorsque VPP-AC a commencé à décroître), T22 et T32 étant quant à eux bloqués par le signal IN. La sortie est alors à haute impédanc3, la charge Cout se décharge à travers D34 mais aucun courant ne circule dans T21 et D34: il n'y a donc que très peu de dissipation d'énergie en présence du détecteur 50 et de la porte 60. Synchroniser le signal IN sur les variations du signal VPP-AC permet donc de limiter encore la consommation d'énergie, notamment à la montée et à la descente de VPP-AC. Le circuit de la figure 2 peut également être amélioré en ajoutant une résistance R35 en parallèle sur la diode D33. Lors de l'état haute impédance, lorsque les transistors T21 et T22 sont simultanément bloqués, la résistance R35 évite que le point commun entre les transistors T21 et T22 ne soit flottant et que le signal INH n'atteigne un niveau suffisant pour provoquer une remise en conduction de T31. Le fonctionnement global du circuit de la figure 2 va maintenant être décrit dans un exemple en relation avec les chronogrammes de la figure 3, qui montrent l'évolution dans le temps: É des signaux VPP-AC, VAL, IN, INV et OUT, É de l'état, passant (ON) ou bloqué (OFF) des transistors T21, T31, T32. On suppose dans l'exemple que les variations du signal VPP-AC sont les suivantes: É VPP-AC = 0 entre tO et t2, É VPP-AC croît de 0 à VPP-DC entre t2 et t3 É VPP-AC = VPP-DC entre t3 et t4 É VPP-AC décroît de VPP- DC à 0 entre t4 et t5 É VPP-AC = 0 entre t5 et t7 É VPP-AC = croît de 0 à VPP-DC entre t7 et t8, É VPP-AC = VPP-DC entre t8 et t9 É VPP-AC décroît de VPP-DC à 0 entre t9 et tl0 É VPP-AC = 0 au delà de tlO On suppose également que les variations du signal IN sont 5 les suivantes: É IN = 1 (inactif) entre t0 et tl, É IN = 0 (actif) entre tl et t6, É IN = 1 (inactif) au delà de t6. Le signal VAL produit par le détecteur 50 selon l'invention varie selon les variations du signal VPP-AC: É VAL = 1 (inactif) entre t0 et t2, É VAL = 0 (actif) entre t2 et t4, É VAL = 1 (inactif) entre t4 et T7, É VAL = 0 (actif) entre t7 et t9, É VAL = 1 (inactif) au delà de t9. Le signal INV étant la combinaison (OU logique) des signaux IN et VAL, on en déduit les variations de INV: É INV = 1 (inactif) entre t0 et t2 É INV = 0 (actif) entre t2 et t4 É INV = 1 (inactif) au delà de t4 Via le circuit 10 élévateur de potentiel, le signal INV commande le transistor T21 qui lui-même commande le transistor T31. Ainsi: É T21, T31 sont bloqués (OFF) entre t0 et t2 É T21, T31 sont passants (ON) entre t2 et t4 É T21, T31 sont bloqués (OFF) au delà de t4 Le signal IN commande quant à lui les transistors T22 et T32. Ainsi. É T22, T32 sont passants (ON) entre t0 et tl 30 É T22, T32 sont bloqués (OFF) entre tl et t6 É T22, T32 sont passants (ON) au delà de t6 De l'état des transistors T31, T32, on déduit finalement les variations du signal OUT: É OUT = 0 (LOW) entre t0 et tl (t31 bloqué et t32 passant) É OUT à haute impédance (HiZ) entre tl et t2 (t31,. t32 bloqués simultanément) É OUT = VPP-AC - VT (HIGH) entre t2 et t4 (t31 passant, t32 bloqué) É OUT à haute impédance (HiZ) entre t4 et t6 (t31,, t32 bloqués simultanément) É OUT = 0 (LOW) au delà de t6 (t31 bloqué et t32 10 passant) A noter que, entre t2 et t3, pendant la phase de croissance de VPP-AC, le potentiel OUT augmente, un courant de charge produit par le circuit oscillant 40 vient alimenter la charge Cout. Inversement, entre t4 et t5, lorsque le potentiel VPP-AC décroît, le signal OUT est à haute impédance et la charge Cout se décharge par l'intermédiaire d'un courant circulant depuis la charge vers le circuit oscillant 40 par l'intermédiaire de la diode D34 intrinsèque du transistor T31. REVENDICATIONS 1. Etage de sortie haut potentiel comprenant: É un circuit de sortie (30) pour alimenter une charge (Cout) par un haut potentiel variable (VPP-AC) lorsque lorsqu'il reçoit un signal logique d'entrée (IN) actif bas niveau, et É un circuit de pilotage (10, 20) produisant un signal logique de commande (INH) haut niveau en fonction du signal logique d'entrée (IN), pour piloter le circuit de sortie (30), caractérisé en ce que le circuit de pilotage (10, 20) est alimenté par un haut potentiel continu (VPP-DC). 2. Etage de sortie selon la revendication 1, comprenant également des moyens pour synchroniser le signal logique d'entrée sur des variations du haut potentiel variable (VPP-AC), le circuit de pilotage (10, 20) produisant le signal logique de commande en fonction du signal logique d'entrée synchronisé (INV). 3. Etage de sortie selon la revendication 2, dans lequel les moyens de synchronisation comprennent: un détecteur (50) pour détecter le niveau du haut potentiel variable (VPP-AC) et produire un signal de validation (VAL) qui devient actif (0) lorsque le haut potentiel variable (VPP-AC) commence à croître à partir d'une valeur de référence (0 V), puis inactif lorsque le haut potentiel variable (VPP-AC) commence à décroître à partir de la valeur du haut potentiel continu (VPP-DC), et une porte logique (OU) pour combiner le signal de validation (VAL) et le signal logique d'entrée (IN). 4. Etage de sortie selon l'une des revendications précédente, comprenant également un oscillateur (40), pour produire le haut potentiel variable (VPP-AC) à partir du haut potentiel continu (VPP-DC). 5. Etage de sortie selon l'une des revendications précédentes, dans lequel le circuit de pilotage comprend: É un circuit élévateur de potentiel (10) pour élever le 10 potentiel du signal logique d'entrée (IN), et É un circuit de commande (20) pour produire le signal logique de commande (INH) haut niveau en fonction du signal logique d'entrée élevé. 6. Ecran de visualisation comprenant au moins une cellule pour créer un point lumineux sur l'écran, et un circuit d'adressage pour produire un signal logique d'entrée de la cellule, caractérisé en ce qu'il comprend également un étage de 20 sortie selon l'une des revendications précédentes, pour commander la cellule à partir du signal logique d'entrée. 7. Ecran selon la revendication précédente, de type écran plasma ou écran plat.