Brevet FR2878113A1 — publié le 20060519

DISPOSITIF ET PROCEDE DE TRANSPOSITION DE DONNEES La présente invention concerne d'une façon générale un dispositif et un procédé de traitement de données pour transposer horizontalement des données d'image d'entrée en données à disposition verticale et fournir les données d'image à disposition verticale à un dispositif de balayage qui nécessite des données à disposition verticale. Plus particulièrement, la présente invention est relative à une configuration et un procédé de traitement de données aptes à recevoir des données d'image entrées horizontalement et à contribuer au fonctionnement à grande vitesse d'un dispositif optionnel de modulation dans l'espace utilisé en télévision à haute définition et autres à l'aide d'une mémoire ayant une vitesse limitée d'entrée/sortie de données. Comme représenté sur la Fig. la, en télévision à haute définition classique (TVHD) les données d'image d'entrée sont disposées horizontalement. Un dispositif de modulateur optionnel dans l'espace (MOS), représenté sur la Fig. lb, est pourvu de 1080 dispositifs de micromiroirs disposés verticalement, ce qui lui permet de balayer et d'afficher d'un seul coup 1080 données d'image dans une direction horizontale. La présente invention est relative à un dispositif et un procédé pour recevoir des données à disposition horizontale, comme représenté sur la Fig. la, et créer une matrice de données à disposition verticale comme représenté sur la Fig. lb. Si on suppose que chaque trame de données d'image est composée de KxL octets (longueur des rangées: K octets, longueur des colonnes: L octets), le dispositif et le procédé selon la présente invention produisent des données à raison de KxN octets à la fois. Dans une norme universelle de TVHD, chaque trame de données d'image a une longueur de rangées (K) de 1920 pixels et une longueur de colonnes (L) de 1080 pixels, et chaque pixel est généralement composé de trois octets, les trois octets correspondant respectivement à des signaux de rouge, de vert et de bleu (RVB). Un dispositif de MOS servant à analyser une image pour une TVHD universelle est un dispositif servant à délivrer une image d'un niveau TVHD dans lequel 1080 cellules de micromiroirs sont disposées sur une ligne, de façon que le dispositif de MOS soit adapté pour balayer et afficher des données d'image dans une direction horizontale. Ainsi, le dispositif de MOS nécessite 1080 données à disposition verticale pour balayer chaque trame de données d'image composée de 1920 x 1080 pixels. La Fig. 2a représente la structure de chaque trame de données d'image composée de 1920 x 1080 pixels. Les données d'image représentées sur la Fig. 2a sont entrées horizontalement de l'extérieur dans l'ordre (0, 0), (0, 1), (0, 2), (0, 3), ... Cependant, comme le dispositif de MOS nécessite 1080 données à disposition verticale, les données d'image entrées doivent être transposées d'un agencement horizontal en un agencement vertical, comme représenté sur la Fig. 2b. La Fig. 3 est un schéma de principe d'un système pour TVHD mis en oeuvre à l'aide du dispositif de MOS selon la technique antérieure. Le système représenté sur la Fig. 3 comprend un dispositif de MOS 11, un dispositif de pilotage de MOS 12 pour piloter le dispositif de MOS 11, une mémoire flash 13 pour stocker une table de référence servant à corriger les caractéristiques du dispositif de MOS 11, une mémoire 14 pour stocker des données d'image, un système de balayage à miroirs à galvanomètre 15 pour balayer une image sur un écran et une unité de commande 16 de MOS pour transposer l'agencement des rangées et colonnes des données d'image et transmettre une image résultante au dispositif de pilotage 12 de MOS, et commander le système de balayage à miroirs à galvanomètre 15. Les systèmes de balayage d'image pour TVHD sont classés en un système à trois panneaux et un système à un seul panneau, suivant le nombre de canons à électrons utilisés. Le système à trois panneaux emploie trois dispositifs de pilotage, les trois dispositifs de pilotage prenant en charge respectivement les couleurs RVB, et trois dispositifs de MOS, les trois dispositifs de MOS étant respectivement attribués aux trois dispositifs de pilotage. En revanche, le système à un seul panneau emploie un seul dispositif de pilotage et un seul dispositif de MOS. Comme le système à un seul panneau génère des signaux RVB à l'aide d'un seul dispositif de MOS, il permet au nombre de dispositifs de MOS, au nombre de circuits intégrés (CI) de pilotage de MOS pour piloter les dispositifs de MOS et aux dimensions d'un système optique d'être réduits à un tiers de ceux pour le système à trois panneaux, aussi une TVHD peut- elle avoir une structure simple et peut-elle être fabriquée à un faible coût. Cependant, pour mettre en oeuvre la TVHD à l'aide du système à un seul panneau, la vitesse de fonctionnement du dispositif de MOS doit être environ deux ou trois fois plus rapide que celle du système à trois panneaux, et un dispositif de pilotage pour piloter le dispositif de MOS et une unité de commande du dispositif de MOS pour transférer les données doivent également fonctionner à cette vitesse. Dans un dispositif et un procédé de transposition de données utilisés lors de l'application d'une TVHD et pour fournir les données transposées à un dispositif de MOS, une mémoire capable de stocker des données correspondant à au moins une trame de données d'image est nécessaire pour transposer l'agencement des rangées et colonnes de données. Afin de stocker une trame de données d'image à une définition du niveau de la TVHD (1920 x 1080 pixels), il faut au moins 2x3 mégaoctets, ce qui est trop pour une mise en oeuvre dans un CI. Ainsi, pour stocker les données, il faut une mémoire supplémentaire telle qu'une mémoire auxiliaire. Afin de stocker en temps réel 1920 x 1080 pixels à raison de 1x3 octets à la fois à une fréquence de référence de 60 Hz, une opération d'écriture doit être exécutée à environ 150 MHz. En particulier, comme le dispositif de MOS du système à un seul panneau délivre tous les signaux RVB à l'aide d'un seul dispositif de MOS, il doit fonctionner à une vitesse environ deux ou trois fois plus élevée que celle du système à trois panneaux au moment de la transmission de données à l'unité de commande de MOS. Dans le cas de l'utilisation d'une mémoire auxiliaire, la mémoire auxiliaire se heurte à une limite quant à l'accroissement de la vitesse d'entrée/sortie de données, aussi la mémoire auxiliaire ne peut-elle pas garantir la fiabilité fonctionnelle si la grande vitesse de fonctionnement évoquée plus haut est nécessaire, et le risque de bruit provoqué par le fonctionnement à grande vitesse augmente-t-il. Ainsi, un système de traitement de données pour faire fonctionner à grande vitesse le dispositif de MOS sans accroître la vitesse d'entrée/sortie de données de la mémoire auxiliaire est nécessaire. La publication non examinée de brevet japonais n 5-207 264 propose un dispositif de mémoire d'image capable de transposer l'agencement des rangées et colonnes de données d'image lues par un dispositif de balayage dans un appareil de télécopie ou analogue. Le document précité propose une configuration pour transposer l'agencement de données de manière à enregistrer des données dans une direction de colonnes à l'aide d'une mémoire tampon de données de rangées au moment d'enregistrer des données dans une matrice de mémoire et de lire les données dans une direction de rangées à l'aide d'une mémoire tampon de données en colonnes au moment de la lecture des données. Cependant, la configuration de mémoire proposée dans le document précité se heurte à des limites dans la mesure où on ne peut pas l'utiliser pour traiter des images en mouvement et on ne peut pas l'employer dans des applications qui nécessitent un traitement à grande vitesse des données, par exemple la TVHD. Ainsi, la présente invention a été réalisée compte tenu des problèmes cidessus qui surviennent dans la technique antérieure, et la présente invention vise à réaliser un procédé et un dispositif de traitement de données pouvant mettre en oeuvre le fonctionnement à grande vitesse d'un appareil de balayage tel qu'un dispositif de MOS sans accroître la vitesse d'entrée/sortie de données de la mémoire au moment de la transposition des données. Pour atteindre l'objectif ci-dessus, la présente invention propose un dispositif de transposition de données comprenant une paire de mémoires de lignes pour lire horizontalement des données d'image dont une trame est composée de données de KxL octets (longueur des rangées: K octets, longueur des colonnes: L octets), et pour stocker en alternance des matrices de données ayant chacune une dimension de KxN octets (N 2) ; une paire de mémoires pour lire en alternance les données d'image des mémoires de lignes à raison de N octets à la fois et pour stocker chacune une matrice de données correspondant à une seule trame; et des unités de sortie pour adresser verticalement les matrices de données stockées dans les mémoires à raison de N octets à la fois et pour délivrer les matrices de données désignées par adressage. Par ailleurs, un tel dispositif peut éventuellement avantageusement 25 comprendre l'une ou l'autre des caractéristiques suivantes: - le dispositif comprend des registres d'entrée servant à lire des données externes et à transférer les données externes dans les mémoires de lignes; - le dispositif comprend des registres d'écriture servant à adresser les données aux mémoires en outre des registres d'écriture servant à adresser de lignes à raison de N octets à la fois et à transférer les données dans les mémoires; - les unités de sortie comprennent des registres de sortie pour adresser par adressage aux matrices de données stockées dans les mémoires à raison de N octets à la fois; - les mémoires de lignes et les mémoires sont au nombre de deux pour tous les signaux RVB. En outre, l'invention concerne également un procédé de transposition de 5 données caractérisé en ce qu'il comprend les étapes consistant à : lire horizontalement des données d'image dont une trame est composée de données de KxL octets (longueur des rangées: K octets, longueur des colonnes: L octets) et stocker en alternance dans une paire de mémoires de lignes des matrices de données ayant chacune des dimensions de KxN octets (N) ; lire en alternance les données d'image des mémoires de lignes à raison de N octets à la fois et stocker une matrice de données correspondant à une seule trame dans chacune des mémoires d'une paire de mémoires; et adresser verticalement les matrices de données stockées dans les mémoires à raison de N octets à la fois et délivrer les matrices de données adressées. Les objectifs, aspects et avantages ci-dessus, et d'autres, de la présente invention apparaîtront plus clairement à la lecture de la description détaillée ci-après, faite en référence aux dessins annexés, sur lesquels: - la Fig. la est une vue illustrant la séquence de données d'un signal vidéo d'entrée; - la Fig. lb est une vue représentant la direction de balayage exécutée par un dispositif de MOS; la Fig. 2a est un schéma représentant la structure d'une trame de données d'image composée de 1920 x 1080 pixels de données d'image; - la Fig. 2b est une vue illustrant un processus de transposition de données; - la Fig. 3 est un schéma de principe représentant un dispositif de transposition de données pour TVHD selon la technique antérieure, mis en oeuvre à l'aide d'un dispositif de MOS selon la technique antérieure; - la Fig. 4 est une représentation schématique de la configuration d'un dispositif de transposition de données selon la présente invention; - la Fig. 5 est un schéma détaillé illustrant la construction d'un dispositif de transposition de données du type à trois panneaux selon la présente invention; - les figures 6a et 6b sont des vues représentant des matrices de données respectivement stockées dans les mémoires de lignes; - la Fig. 7 est une vue représentant la structure d'une matrice de données 35 stockée dans chacune des mémoires; la Fig. 8 est un schéma illustrant plus en détail la configuration d'un dispositif de transposition de données du type à un seul panneau selon une autre forme de réalisation de la présente invention; - la Fig. 9 est une vue représentant un signal de sortie balayé par des 5 dispositifs de MOS selon le procédé de transposition de données du type à trois panneaux selon la présente invention; et - la Fig. 10 est une vue représentant un signal de sortie balayé par un dispositif de MOS selon le dispositif de transposition du type à un seul panneau selon la présente invention. On se reportera maintenant aux dessins, sur lesquels les mêmes repères sont utilisés sur la totalité des différents dessins pour désigner des éléments identiques ou similaires. La Fig. 4 est une vue schématique représentant la configuration d'un dispositif de transposition de données selon la présente invention. Comme représenté sur la Fig. 4, le dispositif de transposition de données selon la présente invention comprend un registre d'entrée 41 servant à transférer des données d'image RVB dont chaque trame est composée de données de KxL octets (longueur des rangées: K octets, longueur des colonnes: L octets) à raison d'un nombre prédéterminé d'octets à la fois, par exemple deux octets à la fois; une mémoire de lignes 42 pour stocker des données reçues du registre d'entrée 41 sous la forme d'une matrice de données ayant des dimensions de KxN octets (N 2) ; un registre d'écriture 43 pour transférer dans une mémoire, à raison de N octets à la fois, la matrice de données stockées dans la mémoire de lignes 42, une mémoire 44 pour stocker des données d'image correspondant à une trame; un registre de sortie 45 pour lire des données d'image stockées dans la mémoire 44; et un CI de pilotage 46 de MOS pour recevoir des données d'image du registre de sortie 45 et transmettre à un dispositif de MOS les données d'image qui seront balayées. La mémoire 44 est de préférence une mémoire vive statique (SRAM). La Fig. 5 est un schéma détaillé illustrant la structure d'un dispositif de transposition de données du type à trois panneaux selon la présente invention. Dans la description ci-après, il est supposé que les données d'image d'entrée sont des données d'image RVB composées de 1920 x 1080 pixels (K = 1920 et L --1080), ce qui correspond à la norme universelle pour la TVHD, comme représenté sur la Fig. 2a. En outre, bien que chaque pixel ait des dimensions de données variables, il est supposé que chaque pixel est généralement composé de trois octets, les trois octets correspondant respectivement à des signaux RVB. Bien que les dimensions du signal entré par l'intermédiaire du registre d'entrée 41 soient variables, il est supposé que deux octets sont attribués à des signaux RVB et que la vitesse de transmission est de 150 MHz. Les indications 150 M, 75 M, 37,5 M, etc. figurant à côté de flèches représentant des lignes de transmission de données sur la Fig. 5 représentent respectivement les vitesses de transmission de données sur les lignes de transmission de données. Un signal de données d'image entré de l'extérieur est appliqué aux mémoires de lignes 42a et 42b par l'intermédiaire des registres d'entrée 41a et 41b à raison de deux octets à la fois, 2x3 octets étant attribués aux signaux RVB. Les registres d'entrée 41a et 41b exécutent en alternance des opérations de lecture et d'écriture. Autrement dit, pendant que le registre d'entrée 41a enregistre des données dans la mémoire 42 de lignes, le registre d'entrée 41b lit des données extérieures. En revanche, pendant que le registre d'entrée 41b enregistre des données de lecture dans la mémoire de lignes 42, le registre d'entrée 41a lit une autre donnée extérieure. Les registres d'entrée 41a et 41b enregistrent des données dans une paire de mémoires de lignes 42a et 42b à une vitesse de transmission de 150 MHz à raison de 1x3 octets à la fois pour les signaux RVB. Les mémoires de lignes 42a et 42b reçoivent des données des registres d'entrée 41a et 41b et stockent une matrice de données dont les dimensions sont de 1920 x 4 octets. Généralement, c'est-à-dire dans le cas où les données d'image sont de KxL octets, les mémoires de lignes 42a et 42b stockent une matrice de données ayant des dimensions de KxN octets (N). Les mémoires de lignes 42a et 42b fonctionnent en alternance en modes lecture et enregistrement. Ainsi, pendant que des données sont enregistrées dans la mémoire de lignes 42a, des données présentes dans la mémoire de lignes 42b sont extraites par les registres d'écriture 43a et 43b. En revanche, pendant que des données sont enregistrées dans la mémoire de lignes 42b, des données dans la mémoire de lignes 42a sont lues par les registres d'écriture 43a et 43b. Après que la matrice de données de KxN octets a été entièrement enregistrée dans la mémoire de lignes 42a, l'enregistrement commence dans la mémoire de lignes 42b. Les figures 6a et 6b représentent des matrices de données respectivement stockées dans les mémoires de lignes 42a et 42b. Les matrices de données de KxN octets stockées dans les mémoires de lignes 42a et 42b sont lues par les registres d'écriture 43a et 43b et enregistrées dans les mémoires 44a et 44b à raison de N octets à la fois. Si des données sont enregistrées dans les mémoires de lignes 42a ou 42b par les registres d'entrée 41a et 41b à raison de deux octets à la fois et si N=4, les opérations d'entrée et de sortie par rapport aux mémoires 44a et 44b sont exécutées à raison de quatre octets à la fois, c'est-à-dire sur une base deux fois plus grande que la base pour l'entrée de données, de telle sorte que les vitesses d'entrée et de sortie des mémoires 44a et 44b sont chacune égale à la moitié de la vitesse d'entrée, soit 37,5 MHz. Dans ce cas, les registres d'écriture 43a et 43b lisent les données à partir du côté gauche des mémoires de lignes 42a et 42b, respectivement représentées sur les figures 6a et 6b, à raison de N octets à la fois et enregistrent les données dans les mémoires 44a et 44b. De même, les registres d'écriture 43a et 43b exécutent en alternance des opérations de lecture et d'écriture. Les données de quatre octets lues par les registres d'écriture 43a et 43b sont enregistrées respectivement dans les mémoires 44a et 44b sous la forme représentée sur la Fig. 7. Les mémoires 44a et 44b doivent être des mémoires ayant chacune une capacité plus grande que celle nécessaire pour le stockage d'une seule trame de données d'image. Ainsi, les mémoires 44a et 44b ont chacune une capacité d'au moins 1920 x 1080 octets et, si les données d'image d'entrée sont composées de KxL pixels par trame et si chaque pixel est composé d'un seul octet, les mémoires 44a et 44b doivent chacune avoir une capacité d'au moins KxL octets. La Fig. 7 représente la structure d'une seule trame de données d'image stockées dans les mémoires 44a et 44b. Comme représenté sur la Fig. 7, les données de quatre octets lues par les registres d'écriture 43a et 43b sont stockées par ordre de lecture dans les mémoires 44a et 44b. Après qu'une trame de données d'image a été entièrement stockée dans la mémoire 44a, une trame suivante de données d'image est stockée sous la même forme dans la mémoire 44b. Une paire de mémoires 44a et 44b existent pour les signaux RVB et fonctionnent en alternance dans les modes écriture et lecture. Si les données à stocker dans les mémoires de lignes 42a et 42b constituent une matrice de données de KxN octets, les données sont transmises aux mémoires 44a et 44b à raison de N octets à la fois. Bien que, par commodité pour la description, un bloc de mémoire spécifique soit représenté sur la Fig. 7, les spécialistes de la technique comprendront que les données ne sont pas réellement stockées sous cette forme, mais sont physiquement stockées à un emplacement voulu dans une mémoire. La structure d'une mémoire représentée sur la Fig. 7 permet d'illustrer le principe d'adressage d'une mémoire. Les données d'image stockées dans les mémoires 44a et 44b sont lues verticalement par les registres de sortie 45a et 45b, c'est-à-dire dans le sens des flèches représentées sur la Fig. 7, à raison de quatre octets à la fois. Les données lues par les registres de sortie 45a et 45b sont transmises au dispositif de pilotage 46 de MOS. Une paire de registres 45a et 45b de sortie sont présents pour les signaux RVB et exécutent en alternance des opérations de lecture et d'écriture. De même, si les données stockées dans les mémoires de lignes 42a et 42b sont une matrice de données de KxN octets, les données sont transmises aux mémoires 44a et 44b à raison de N octets à la fois. Dans le cas d'une norme de TVHD, si on suppose qu'une fréquence de référence est de 60 Hz, N=4 et le temps d'activité pour balayer des données d'image dans le dispositif de MOS est de 80% du temps total de balayage pour une trame, il est préférable de faire fonctionner les mémoires 44a et 44b à une fréquence de 39 MHz afin de lire les données stockées dans les mémoires 44a et 44b conformément à l'équation suivante: 1920x 1080x60/ (4x0,8) = 39 MHz. Si les données stockées dans les mémoires 44a et 44b sont lues de la 20 manière décrite plus haut, les données d'image représentées sur la Fig. 2a sont transposées. Dans le dispositif de transposition de données du type à trois panneaux, il y a trois CI 46 de pilotage de MOS, lesquels réalisent une opération de commande pour que les données transposées soient reçues pour les signaux RVB et que les dispositifs de MOS (non représentés) analysent correctement les données transposées. La Fig. 9 représente un signal de sortie analysé par les dispositifs de MOS avec le dispositif de transposition du type à trois panneaux selon la présente invention. Dans le cas de la norme de TVHD, si la fréquence de référence est de 60 Hz, chaque trame de données d'image est délivrée toutes les 16,7 ms. Les signaux RVB sont balayés simultanément par les dispositifs de MOS. La Fig. 8 représente plus en détail la configuration d'un dispositif de transmission de données du type à un seul panneau selon une autre forme de réalisation de la présente invention. Le dispositif de transposition de données du type à un seul panneau 35 représenté sur la Fig. 8 est identique au dispositif de transposition de données du type à trois panneaux représenté sur la Fig. 5, sauf que le dispositif de transposition de données du type à un seul panneau comporte une paire de registres de sortie 45a et 45b. Les registres de sortie 45a et 45b reçoivent successivement des mémoires 43a et 43b les signaux RVB et transmettent les signaux à un CI 46 de pilotage de MOS. Le CI 46 de pilotage de MOS effectue une opération de commande pour qu'un seul dispositif de MOS (non représenté) balaie successivement les signaux RVB successivement reçus. Dans le cas de la norme de TVHD, si une fréquence de référence est de 60 Hz, N=4 et le temps d'activité pour balayer les données d'image dans le dispositif de MOS est de 95% du temps de balayage pour une seule trame, pour lire les données stockées dans les mémoires 44a et 44b, il est préférable d'établir la vitesse d'accès des mémoires 44a et 44b à 98 MHz conformément à l'équation suivante: 1920x1080x60x3 / (4x0,95) = 98 MHz. La Fig. 10 représente un signal de sortie analysé par le dispositif de MOS avec le dispositif de transposition du type à un seul panneau selon la présente invention. De même, dans la norme de TVHD, si une fréquence de référence est de 60 Hz, une trame de données d'image est délivrée toutes les 16,7 ms. Les signaux RVB sont balayés successivement à intervalles réguliers. Dans le dispositif et le procédé de transposition de données selon la présente invention, la même quantité de données d'image peut être traitée à une vitesse inférieure à celle du dispositif et du procédé de transposition de données selon la technique antérieure, aussi les données peuvent-elles être traitées à l'aide d'une mémoire ayant une plus faible vitesse d'entrée/sortie de données. En outre, le dispositif et le procédé de transposition de données selon la 25 présente invention peuvent réduire le bruit susceptible d'être généré dans un circuit et améliorer la fiabilité du fonctionnement des mémoires. REVENDICATIONS 1. Dispositif de transposition de données, caractérisé en ce qu'il comprend: une paire de mémoires de lignes (42a, 42b) pour lire horizontalement des données d'image dont une trame est composée de données de KxL octets (longueur des rangées: K octets, longueur des colonnes: L octets), et pour stocker en alternance des matrices de données chacune de KxN octets (N) ; une paire de mémoires (44a, 44b) servant à lire en alternance les données d'image des mémoires (42a, 42b) de lignes à raison de N octets à la fois et à stocker chacune une matrice de données correspondant à une trame; et des unités de sortie (45) servant à adresser verticalement les matrices de données stockées dans les mémoires (44a, 44b) à raison de N octets à la fois et délivrer les matrices de données adressées. 2. Dispositif selon la revendication 1, caractérisé en ce qu'il comprend en outre des registres d'entrée (41) servant à lire des données externes et à transférer les données externes dans les mémoires de lignes (42a, 42b). 3. Dispositif selon la revendication 1, caractérisé en ce qu'il comprend en outre des registres d'écriture (43) servant à adresser les données aux mémoires de lignes (42a, 42b) à raison de N octets à la fois et à transférer les données dans les mémoires (44a, 44b). 4. Dispositif selon la revendication 1, caractérisé en ce que les unités de sortie (45) comprennent des registres de sortie (45) pour adresser par adressage aux matrices de données stockées dans les mémoires (44a, 44b) à raison de N octets à la fois. 5. Dispositif selon la revendication 1, caractérisé en ce que les mémoires de lignes (42a, 42b) et les mémoires (44a, 44b) sont au nombre de deux pour chacun des signaux RVB et les unités de sortie (45) sont au nombre de deux pour tous les signaux RVB. 6. Procédé de transposition de données, caractérisé en ce qu'il comprend les étapes consistant à : lire horizontalement des données d'image dont une trame est composée de données de KxL octets (longueur des rangées: K octets, longueur des colonnes: L octets) et stocker en alternance dans une paire de mémoires (42a, 42b) ll de lignes des matrices de données ayant chacune des dimensions de i{xN octets (N2) ; lire en alternance les données d'image des mémoires de lignes (42a, 42b) à raison de N octets à la fois et stocker une matrice de données correspondant à une seule trame dans chacune des mémoires d'une paire de mémoires (44a, 44b) ; et adresser verticalement les matrices de données stockées dans les mémoires (44a, 44b) à raison de N octets à la fois et délivrer les matrices de données adressées.