Brevet FR2879858A1 — publié le 20060623

Procédé de correction du déphasage entre deux signaux d'entrée d'une boucle à verrouillage de phase et dispositif associé. L'invention concerne la correction du déphasage entre deux signaux à l'aide d'une boucle à verrouillage de phase. L'invention est avantageusement mais non limitativement utilisée pour des applications liées à la télévision numérique. Une boucle à verrouillage de phase classique est constituée d'un discriminateur phase/fréquence connecté à une pompe de charge délivrant une tension à un oscillateur contrôlé en tension par l'intermédiaire d'un filtre. La tension de sortie de l'oscillateur est délivrée en entrée du discriminateur phase/fréquence par l'intermédiaire d'une boucle de rétroaction comprenant par exemple un diviseur par N. Le discriminateur phase/fréquence compare la phase d'un signal de référence qu'il reçoit en entrée et la phase du signal de sortie de l'oscillateur contrôlé en tension, dont la fréquence est divisée par le diviseur par N de la boucle de rétroaction. Dans une autre variante, la fréquence du signal de sortie de l'oscillateur peut également être transposée à l'aide d'un mixeur. Le signal de référence peut être par exemple, généré par un quartz ou par une autre boucle à verrouillage de phase. À l'issue de la comparaison, le discriminateur génère des impulsions de courant, dites impulsions positives et négatives , dont la différence est proportionnelle au déphasage. Quand l'impulsion positive est au niveau logique haut, le courant positif généré par la pompe de charge est délivré à la capacité du filtre connecté entre la pompe de charge et l'oscillateur contrôlé en tension, de manière que la tension de sortie du filtre augmente. Au contraire, lorsque l'impulsion négative est au niveau logique haut, le courant négatif de la pompe de charge est récupéré de la capacité du filtre, de manière que la tension de filtre diminue. Lorsque les deux impulsions positives et négatives sont simultanément au niveau haut, les courants positifs et négatifs s'annulent, et aucun courant n'est alors délivré au filtre ni ne circule. Lorsque les deux impulsions positives et négatives sont au niveau logique bas, les sources de courant de la pompe de charge sont alors déconnectées. Autrement dit, la pompe de charge et le filtre fonctionnent comme un convertisseur numérique/analogique. La pompe de charge produit deux courants de sortie similaires, un courant positif et un courant négatif. La pompe de charge reçoit un courant lorsque l'impulsion négative délivrée par le discriminateur phase/fréquence est à son niveau haut et délivre le même courant lorsque l'impulsion positive délivrée par le discriminateur basse fréquence est active. Aucun courant ne circule si les deux impulsions sont au même niveau logique, c'est-à-dire si les courants négatifs et positifs de la pompe de charge sont strictement égaux. Lorsque les fréquences des deux signaux, c'est-à-dire du signal de référence et du signal divisé, tendent à s'égaliser, les pulsations positives et négatives délivrées par le discriminateur deviennent de plus en plus proches et l'intégration réalisée par le filtre réduit la différence de phase à zéro. À cet instant, aucun signal n'est délivré par le discriminateur, et l'oscillateur contrôlé en tension est effectivement déconnecté. Cette situation est indésirable, puisque le gain total de la boucle à verrouillage de phase est réduit à zéro, et que l'on se retrouve alors dans une zone dite zone morte , à l'intérieur de laquelle la correction du déphasage n'est plus effectuée. La situation idéale consiste en une zone morte ponctuelle. Cependant, en pratique ce cas ne se réalise jamais étant donné que les temps de commutation des composants ne sont pas égaux et ont lieu en un temps donné. En réalité, la zone morte se prolonge donc sur une certaine durée. Pour prévenir cette situation critique, une première solution consiste à connecter une résistance de fuite d'une valeur prédéfinie, parallèlement au condensateur d'intégration du filtre. Cependant, une résistance dont la valeur est trop élevée implique un plus fort bruit de tension qui devient un bruit de phase en sortie de l'oscillateur contrôlé en tension. Cette solution n'est donc pas utilisable dans le cas des faibles déphasages entre les signaux d'entrée. D'autre part, une résistance de fuite dont la valeur n'est pas assez importante, entraîne l'apparition de raies parasites de part et d'autre de la fréquence de la porteuse ( spurious , en langue anglaise). En effet, en diminuant la valeur de la résistance, le bruit est effectivement réduit, mais le courant circulant dans cette résistance est plus important. Ce courant intégré par la capacité Cf du filtre induit une modulation de la tension de filtre qui engendre une modulation de fréquence en sortie de l'oscillateur contrôlé en tension. Une autre solution consiste à introduire un retard au sein du discriminateur phase/fréquence. Dans ce cas, le principe consiste à faire basculer au niveau logique haut les impulsions positives et négatives délivrées par la pompe de charge lors des fronts respectifs du signal de référence et du signal divisé. Les impulsions positives et négatives repassent au niveau bas au bout d'un retard prédéterminé. Or durant le temps où les impulsions sont au niveau logique haut, les sources de courant de la pompe de charge conduisent. Les sources n'étant jamais exactement appareillées, leur différence génère un faible courant qui induit une modulation de la tension du filtre. De même que précédemment, ce phénomène se convertit en sortie de l'oscillateur contrôlé en tension en modulation de fréquence. En outre, chacune des solutions précédentes nécessite une période supplémentaire d'injection et/ou de retrait de courant, de qui engendre un bruit de tension du filtre supplémentaire. L'invention vise à apporter une solution à ces problèmes. L'invention vise à améliorer la correction du déphasage entre deux signaux d'entrée d'une boucle à verrouillage de phase, notamment pour de faibles déphasages, tout en limitant les bruits parasites générés par les courants délivrés par la pompe de charge. A cet égard, selon un mode de mise en oeuvre de l'invention, il est proposé un procédé de correction du déphasage entre deux signaux d'entrée d'une boucle à verrouillage de phase comprenant une pompe de charge connectée à un filtre. Selon une caractéristique générale de ce mode de mise en oeuvre l'invention, préalablement à l'occurrence du premier des deux signaux d'entrée, on réalise une phase d'étalonnage dans laquelle on déconnecte l'entrée du filtre de la sortie de la pompe de charge, on égalise la tension de sortie de la pompe de charge avec la tension d'entrée du filtre à une erreur près, les amplitudes des courants opposés circulant dans la pompe étant égales, puis lors des deux occurrences respectives des deux signaux d'entrée, on reconnecte l'entrée du filtre à la sortie de la pompe de charge, on élabore respectivement deux signaux retardés par rapport aux signaux d'entrée, en réponse auxquels on provoque respectivement les coupures successives desdits deux courants opposés, avant de recommencer la phase d'étalonnage. En d'autres termes, les courants de la pompe de charge prennent une valeur non nulle à une valeur prédéterminée, jusqu'à ce que l'arrivée des deux signaux, le signal de référence et le signal issu du diviseur, provoque les coupures des deux sources de courant. Au contraire dans les solutions existantes de l'art antérieur, les courants sont préalablement nuls puis passent successivement à une valeur non nulle de façon à générer une impulsion. Cependant, étant donné que les valeurs de chaque courant ne peuvent pas être en pratique exactement identiques, la différence de courant engendre un bruit parasite. À l'inverse selon l'invention, comme les courants de la pompe de charge du dispositif prennent une valeur nulle à l'arrivée des deux signaux, le bruit parasite devient quasiment inexistant. Le procédé selon l'invention a pour avantage de limiter le bruit parasite dû à la différence entre les courants positifs et négatifs de la pompe de charge. En effet, les courants de la pompe de charge étant coupés à l'arrivée des signaux de référence et du diviseur, leur amplitude est nulle. En outre, étant donné qu'on n'utilise plus de résistance de fuite, des déphasages très faibles peuvent être corrigés, sans qu'il y ait d'apparition de raies parasites. Le bruit est particulièrement atténué dans une bande de fréquence d'amplitude deux fois la fréquence de coupure de la pompe de charge, centrée autour de la fréquence porteuse. En d'autres termes le bruit de la pompe de charge est fortement abaissé. La déconnexion et la connexion du filtre à la pompe de charge s'effectuent avantageusement progressivement en un temps 'Cr inférieur au retard des signaux déphasés retardés. Cette connexion et déconnexion progressives du filtre à la pompe de charge permettent de limiter l'apparition de raies parasites de part et d'autre de la fréquence porteuse. L'invention propose également selon un mode de réalisation, un dispositif de boucle à verrouillage de phase comprenant deux entrées pour recevoir deux signaux d'entrée, une pompe de charge connectée entre les deux entrées et un filtre. Selon une caractéristique générale de ce mode de réalisation, le dispositif comprend de préférence: des moyens d'étalonnage aptes à être activés par un signal d'activation et désactivés par un signal de désactivation, et aptes à égaliser la tension de sortie de la pompe de charge avec la tension d'entrée du filtre à une erreur près ainsi que les amplitudes des courants opposés circulant dans la pompe, et des moyens de commande comprenant une cellule de retard pour délivrer deux signaux retardés à partir des signaux d'entrée, un bloc de commande apte en présence des deux signaux retardés à délivrer respectivement et successivement deux signaux de coupure à la pompe de charge pour provoquer respectivement les coupures successives des deux courants opposés, un bloc d'activation/désactivation apte à délivrer le signal d'activation préalablement à chaque occurrence du premier des deux signaux et le signal de désactivation après lesdites coupures. Selon un mode de réalisation, les moyens d'étalonnage sont intégrés à la pompe de charge et comprennent un amplificateur dont les entrées positive et négative sont respectivement reliées au noeud de sortie de la pompe de charge et à l'entrée du filtre, et un interrupteur commandé par le signal d'activation. Les moyens d'étalonnage comprennent de préférence un interrupteur commandé par le signal de désactivation et un interrupteur commandé par l'un des signaux de coupure, lesdits interrupteurs étant aptes à connecter et déconnecter la sortie de l'amplificateur à l'entrée de commande de la source de courant négative. Selon un mode de réalisation, le bloc d'activation/désactivation est connecté de préférence à l'entrée de la pompe de charge et peut comprendre un premier discriminateur phase/fréquence et un module de contrôle des fronts apte à délivrer les signaux d'activation et de désactivation. Selon un mode de réalisation, la pompe de charge comprend un premier transistor monté en source de courant, apte à délivrer le premier courant et connecté entre une tension d'alimentation et la sortie de la pompe de charge, l'entrée de commande du transistor étant reliée par l'intermédiaire d'un premier interrupteur à la tension d'alimentation et d'un deuxième interrupteur à une source de courant commandable, les deux interrupteurs étant commandés par l'un des signaux de coupure. Selon un mode de réalisation, la pompe de charge comprend un deuxième transistor monté en source de courant, apte à délivrer le deuxième courant et connecté entre la sortie de la pompe de charge et la masse, l'entrée de commande étant reliée à la masse par l'intermédiaire d'un interrupteur commandé par l'autre signal de coupure. Selon un mode de réalisation, la cellule de retard comprend deux modules distincts aptes à élaborer deux retards différents pour chacun des signaux d'entrée. Selon un mode de réalisation, la cellule de retard comprend deux modules distincts aptes à élaborer les retards de chacun des signaux d'entrée, l'un des retards étant fixe et l'autre étant ajustable. Selon un mode de réalisation, le premier transistor est de préférence un transistor PMOS. Selon un mode de réalisation, le deuxième transistor est de préférence un transistor NMOS. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de réalisation et de mise en oeuvre, nullement limitatifs, et des dessins annexés, sur lesquels: - la figure 1 décrit un mode de réalisation de l'invention; - la figure 2 décrit un mode de réalisation d'un moyen de commande selon l'invention; la figure 3 illustre très schématiquement un mode de réalisation d'une pompe de charge selon l'invention, et notamment des moyens d'étalonnage; la figure 4 représente un schéma fonctionnel d'un moyen de commande; -la figure 5 représente un chronogramme du fonctionnement durant les trois premières phases du dispositif selon l'invention; - les figures 6a, 6b, 6c illustrent les différents états de la pompe de charge durant les trois premières phases représentées sur le chronogramme de la figure 5; -la figure 7 illustre le chronogramme de fonctionnement du dispositif selon l'invention durant les dernières phases; - les figures 8a, 8b et 8c illustrent l'état de la pompe de charge durant les dernières phases de fonctionnement du dispositif selon l'invention; - la figure 9 illustre plus en détail le mode de réalisation de l'invention représenté sur la figure 1; - la figure 10 représente le chronogramme de fonctionnement du dispositif selon le mode de réalisation représenté sur la figure 9; -la figure 11 représente un autre mode de réalisation selon l'invention; et la figure 12 représente un autre mode de réalisation de l'invention. La figure 1 illustre un exemple de réalisation d'un dispositif DIS de correction du déphasage entre deux signaux d'entrée d'une boucle à verrouillage de phase selon l'invention. Le dispositif DIS comprend un moyen de commande MC recevant en entrée une fréquence de référence Fref. La fréquence de référence Fref peut être générée par exemple par un quartz ou encore par une autre boucle à verrouillage de phase connectée en amont du dispositif DIS. Pour des applications de télévision numérique, Fref peut être par exemple de l'ordre de 2,7MHz. Le moyen de commande MC génère en sortie trois signaux, un d'activation qui est dans cet exemple un signal de commutation Sc., un signal dit positif SP et un signal dit négatif SN. Un inverseur (non représenté) permet d'obtenir à partir du signal SCOm un signal de désactivation Scomqui est le complémentaire du signal Scom. Les trois signaux Sc., SP et SN sont délivrés à une pompe de charge PC connectée au moyen de commande MC. La pompe de charge PC délivre alors un courant IPe qui intégré par la capacité Cf du filtre fournit la tension de commande de l'oscillateur VCO. Ce dernier délivre alors un signal de sortie à une fréquence F. L'oscillateur contrôlé en tension VCO est par ailleurs rebouclé sur le moyen de commande MC par l'intermédiaire d'un diviseur par N DIV qui délivre au moyen de commande MC un signal divisé FdiV. On se réfère à présent à la figure 2, qui décrit plus précisément la structure du moyen de commande MC. Le moyen de commande MC reçoit en entrée le signal de référence Fref ainsi que le signal issu du diviseur par N de la boucle de retour Fd;V. Les deux signaux Fref et Fd;V sont délivrés à un bloc d'activation/désactivation BAD et plus particulièrement à un premier discriminateur phase/fréquence PFD1 inclus dans le bloc d'activation/désactivation BAD. Le bloc d'activation/désactivation BAD délivre en sortie le signal de commutation S.Om. Son fonctionnement sera décrit plus en détail ci-après. Le moyen de commande MC comprend également une cellule de retard CR qui reçoit en entrée les deux signaux Fref et Fd;V. La cellule de retard CR délivre en sortie deux signaux Frefr et Fdivr correspondant aux deux signaux d'entrée Fref et Fd;V retardés d'un retard prédéterminé 'rd. La détermination de la valeur du retard sera expliquée plus en détail ciaprès. Le moyen de commande MC comprend un bloc de commande PFD2 qui est ici un deuxième discriminateur phase/fréquence recevant en entrée les deux signaux retardés Frefr et Fdivr. À partir de ces deux signaux, le discriminateur PFD2 élabore les deux signaux de commande, respectivement positif SP et négatif SN. Le fonctionnement du discriminateur PFD2 sera décrit plus en détail ci- après. Les signaux de commande SP et SN et le signal de commutation Sc. sont délivrés à la pompe de charge PC représentée sur la figure 3. La pompe de charge comprend deux sources de courant, respectivement positive IDP et négative IDN, aptes à délivrer deux courants opposés. La source de courant positive IDP est formée d'un transistor PMOS dont la source est connectée à une tension continue Vcc et le drain à la source de courant négative IDN. La grille du transistor PMOS IDP est reliée par l'intermédiaire d'un interrupteur Il, à un générateur de courant Gn0 formé dans cet exemple d'une source de courant IO et d'un transistor TGnO. L'interrupteur Il est commandé par le signal de commande positif SP et peut être réalisé à l'aide d'un transistor MOS tout comme les autres interrupteurs cités ci-après. Plus précisément la source de courant IO est ici connectée entre la masse et la source du transistor TGnO, ladite source étant rebouclée sur la grille du transistor TGnO. La source de tension négative IDN de la pompe de charge PC est réalisée dans cet exemple à l'aide d'un transistor NMOS. Le drain du transistor IDN est connecté au drain du transistor IDP. La tension commune aux deux transistors est notée V1) . Par ailleurs, la source du transistor IDN est reliée à la masse GND. Les sources de courant peuvent également être réalisées en ajoutant une résistance (non représentée) entre la source des transistors IDP et IDN et la tension d'alimentation de façon à diminuer encore le bruit parasite. Une autre façon connue de l'homme de métier pour réaliser les sources de courant de la pompe de charge consiste à ajouter un transistor MOS (non représenté) entre chaque drain des transistors IDP et IDN ou seulement entre le drain de l'un des deux transistors et le noeud au potentiel Vpc, ce qui ajoute une résistance drain-source supplémentaire. Cependant ce transistor peut limiter la dynamique du potentiel Vp,. La pompe de charge PC comprend également un moyen de calibration Mea,. Celui- ci comprend un amplificateur opérationnel AMP avec un gain A. L'entrée positive de l'amplificateur AMP est connectée à la tension Vp,. L'entrée négative est, quant à elle, reliée à l'entrée du filtre FI. La sortie de l'amplificateur opérationnel AMP est reliée à la grille du transistor IDN par l'intermédiaire d'un premier transistor I3 commandé par le complémentaire du signal de commutation Scom, et par un deuxième interrupteur I4 commandé par l'opposé du signal de commande négatif SN. Un condensateur C. est connecté entre les deux interrupteurs I3 et I4 et la masse GND. En outre, un interrupteur I5 commandé par le signal de commande négatif SN et parallèle à la capacité C. relie la grille du transistor IDN à la masse GND. Le noeud commun aux deux sources de courant IDP et IDN est relié au filtre FI par l'intermédiaire d'un interrupteur I6 commandé par le signal de commutation Scom. La tension à l'entrée du filtre FI est notée Vf. On peut schématiser le fonctionnement et l'action du moyen de calibration Mea, par le schéma fonctionne] de la figure 4. La tension d'entrée du filtre FI, Vf est délivrée à un premier comparateur CMP1. On y soustrait alors la tension de drain commun des deux sources de courant de la pompe de charge, V1. À la tension résultante obtenue AV, on ajoute un offset E engendré par l'amplificateur AMP. On multiplie alors la valeur OVE par le gain de l'amplificateur A, puis par les caractéristiques de gain Gm et de résistance drain/source rds du transistor IDN, de façon à obtenir la tension Vpc. On se rapporte à présent à la figure 5, dont le chronogramme illustre plus précisément le fonctionnement du moyens de commande MC et de la pompe de charge PC et en particulier du moyen de calibration Mea,. Durant la première phase Pl, les signaux Fref et Fd;V sont délivrés en entrée de la boucle à verrouillage de phase. Dans cet exemple, le signal Fref est en avance par rapport au signal Fd;V. Il existe donc un déphasage 4)e entre les deux signaux d'entrée Fref et Fd;V. À la réception du premier signal, ici Fref, on connecte progressivement la pompe de charge PC au filtre FI en fermant l'interrupteur 16 qui était initialement ouvert. Les deux noeuds aux potentiels respectifs Vp, et Vf sont ainsi lentement connectées. Cependant, le courant délivré par la pompe de charge PC ne circule pas dans le filtre FI tant que la connexion n'est pas complètement établie, tel que représenté sur la figure 6a illustrant l'état de la pompe de charge PC durant la phase P1. Les courants IDN et IDP étant égaux, la tension de grille du transistor IDN a préalablement été étalonnée, de façon que la tension VP, soit égale à la tension Vf. De cette façon, on élimine le désappariement entre les deux sources de courant pouvant apparaître lorsque l'interrupteur 16 est fermé, et ce quel que soit la tension Vpe. De plus, pour des fréquences en dessous de la fréquence d'étalonnage, l'étalonnage permet d'égaliser le bruit basse fréquence pour les deux sources de courant. On se rapporte à nouveau à la figure 5 pour la deuxième phase P2. Durant cette phase P2, on déconnecte l'amplificateur AMP en ouvrant l'interrupteur I3. La tension de la grille du transistor IDN est alors stockée dans le condensateur Cm. Ensuite, l'interrupteur 16 permet de faire circuler suffisamment de courant lorsque la tension de commande SCOM de l'interrupteur 16 est supérieure à une tension donnée fonction de la technologie utilisée et notamment la tension de seuil des transistors utilisés. La connexion entre la sortie de la pompe de charge PC et du filtre FI est alors établie. Étant donné que les tensions VP, et Vf sont égales, aucun courant ne circule à travers l'interrupteur I6, comme indiqué sur la figure 6b illustrant la phase P2. Par ailleurs, les deux sources de courant IDN et IDP étant étalonnées, aucun bruit de fréquence inférieure à la fréquence d'étalonnage n'est injectée dans le filtre FI. La phase P3, représentée sur la figure 5, démarre à la réception du premier signal retardé, dans cet exemple Frefr. On déconnecte alors la source de courant associée au signal retardé Frefr, c'est-à-dire IDP. Comme représenté sur la figure 6c, illustrant la phase P3, le courant circule alors de la pompe de charge PC vers le filtre FI. On se réfère à présent à la figure 7, dont le chronogramme figure notamment la phase P4 du fonctionnement du dispositif DIF. Cette phase débute à la réception du deuxième signal retardé, dans cet exemple Fd;vr. On déconnecte alors la seconde source de courant, ici IDN, comme on peut le voir sur la figure 8a. Il n'y a alors plus ni courant, ni bruit à la sortie de la pompe de charge PC. Comme illustré sur la figure 7, on entame alors l'ouverture de l'interrupteur I6. La déconnexion est effective au début de la phase P5. Durant cette phase, on reconnecte également l'amplificateur AMP au condensateur CM, comme on peut le voir sur la figure 8b illustrant du fonctionnement de la pompe de charge PC à l'étape P5. À l'issue de la phase P5, on se retrouve à nouveau dans la phase d'étalonnage P1, telle qu'illustrée sur la figure 8c. On reconnecte alors la grille du transistor TGnO au transistor IDP, ainsi que la grille du transistor IDN à la sortie de l'amplificateur AMP. De façon à éviter les raies parasites ( spurious ) dans le spectre fréquentiel du fait de l'ouverture et de la fermeture de l'interrupteur I6, on élabore le retard 'cd des signaux retardés Frefr et Fdivr, pour minimiser les injections de charge dans le condensateur CF. Le temps id est calculé de façon que 'Cd=tri-Et. 2r correspond au temps d'ouverture et de fermeture de l'interrupteur I6, et Et correspond à un laps de temps supplémentaire. ir est calculé de manière à minimiser les effets d'injection de charge et à réduire la circulation du courant dans le condensateur Cf par les capacités parasites drain-source et grille-source lorsque les transistors sont bloqués. Le délai Er permet de s'assurer que l'interrupteur 16 est bien fermé lors de la comparaison des signaux retardés Frefr et Fdivr. Dans cet exemple, le temps ir est calculé à l'aide du rapport des capacités du condensateur de grille du transistor MOS réalisant l'interrupteur 16 et du condensateur Cf du filtre FI, de manière à respecter les contraintes définies ci-dessus. Par exemple, pour une fréquence de référence Fref de 2,7MHz, 'rd est de l'ordre de 20 ns. On se rapporte à présent à la figure 9, qui décrit plus en détail le moyen de commande MC, et plus particulièrement les discriminateurs phase/fréquence PFD1 et PFD2. Chacun des discriminateurs PFD1 et PFD2 comprend deux bascules, respectivement B11, B12 et B21, B22, dont les sorties sont rebouclées par l'intermédiaire d'une porte logique ET , respectivement PLI et PL2, les sorties desdites portes logiques étant chacune connectées à une cellule de retard, respectivement CRpfdl et CRpfdl. Les cellules de retard CRpfdl et CRpfd2 de chaque discriminateur phase/fréquence sont connectées aux entrées de remise à zéro RS respectives des bascules. Les temps de retard associés aux cellules de retard CRpfdl et CRpfd2 sont respectivement tpfdsw et tpfdud. Les bascules B11 et B12 du discriminateur phase/fréquence PFD1 reçoivent en entrée respectivement les signaux Fref et Fd;V. Les bascules B21 et B22 du discriminateur PFD2 reçoivent en entrée respectivement les signaux retardés Frefr et Fd;vr, correspondant respectivement aux signaux Fref et Fd;V retardés d'un temps 'td par la cellule de retard CR. Elles délivrent en sortie les signaux de commande SP et SN par l'intermédiaire de deux inverseurs respectivement INV21 et INV22. Par ailleurs, le discriminateur phase/fréquence PFD1 comprend un module de contrôle des fronts MCF connecté à la sortie des bascules B11 et B12. Le module de contrôle des fronts MCF permet de délivrer le signal de commutation S. tout en contrôlant les temps de montée et de descente du signal, pour que ces derniers soient égaux à un temps ir. Comme on peut le voir sur le chronogramme de la figure 10, les temps Tr et Td sont déterminés de façon que Td=Tr+Et, et les temps tpfdud et 'pfdsw sont déterminés de façon que td+tpfdud > tir+tpfdswÉ Cette relation permet de garantir que le signal de commutation Sc. soit bien repassé à l'état bas lorsque les signaux de commande SN et SP passent à l'état haut. On se réfère à présent à la figure 11, qui représente une variante du mode de réalisation représenté sur la figure 9. Dans cette variante, la cellule de retard CR comprend deux sous-cellules de retard CRI et CR2,respectivement associées aux signaux Fref et Fd;V. Chacune de ces cellules de retard permet de retarder leurs signaux d'entrée d'un retard distinct tid, et td2. Cependant, cette différence de retard peut créer une variation de phase entre les signaux Fref et Fd;V. Cette différence engendre un temps additionnel durant lequel l'interrupteur I6 est fermé, les sources de courant IDN et IDP étant actives. Ce temps additionnel crée du bruit parasite supplémentaire. La figure 12 illustre une autre variante du mode de réalisation représenté sur la figure 9. La cellule de retard CR comprend deux sous- cellules de retard CRlf et CR2V. Chacune de ces cellules de retard reçoit des signaux KFref et KFd;V correspondant aux signaux Fref et Fdiv multipliés par un coefficient K. Les signaux KFref et KFd;V sont également délivrés à deux diviseurs par K, DIVK11 et DIVK12, délivrant en sortie les signaux de référence Fref et de division Fd;V à destination des bascules B11 et B12 du discriminateur phase/fréquence PFD1. Chacune des sous-cellules de retard CRlf et CR2, sont associées à des temps de retard distincts, id, et ide, tels que 2d,=1/KxFref, et ide=1/KxFd;v. Ainsi, étant donné que Fd;v est variable, le temps;2 est variable. Par contre, le temps 'td, est fixe. Lorsque la fréquence de référence Fref est égale à la fréquence du diviseur Fd;V, alors 'td, est égal à td2. Il est alors possible d'améliorer la stabilité de la boucle à verrouillage de phase de ce mode de réalisation en ajoutant un retard dans la boucle de rétroaction (non représenté). REVENDICATIONS 1. Procédé de correction du déphasage entre deux signaux d'entrée (Fret, Fdiv) d'une boucle à verrouillage de phase comprenant une pompe de charge (PC) connectée à un filtre (FI), caractérisé par le fait que préalablement à l'occurrence du premier des deux signaux d'entrée, on réalise une phase d'étalonnage dans laquelle on déconnecte l'entrée du filtre (FI) de la sortie de la pompe de charge (PC), on égalise la tension de sortie de la pompe de charge (PC) avec la tension d'entrée du filtre (FI) à une erreur près, les amplitudes des courants opposés circulant dans la pompe (PC) étant égales, puis lors des deux occurrences respectives des deux signaux d'entrée (Fref, FdI), on reconnecte l'entrée du filtre (FI) à la sortie de la pompe de charge (PC), on élabore respectivement deux signaux retardés (Frefr, Fd Vr) par rapport aux signaux d'entrée (Fret, Fdiv), en réponse auxquels on provoque respectivement les coupures successives desdits deux courants opposés, avant de recommencer la phase d'étalonnage. 2. Procédé selon la revendication 1, caractérisé par le fait que la déconnexion et la connexion du filtre (FI) à la pompe de charge (PC) s'effectuent progressivement en un temps 'Cr inférieur au retard des signaux déphasés retardés. 3. Dispositif de boucle à verrouillage de phase comprenant deux entrées pour recevoir deux signaux d'entrée (Fref, Fdiv), une pompe de charge (PC) connectée entre les deux entrées et un filtre (FI), caractérisé par le fait qu'il comprend des moyens d'étalonnage (Mcal) aptes à être activés par un signal d'activation (Scom) et désactivés par un signal de désactivation (Scom), et aptes à égaliser la tension de sortie de la pompe de charge (PC) avec la tension d'entrée du filtre (FI) à une erreur près ainsi que les amplitudes des courants opposés circulant dans la pompe (PC), et des moyens de commande (MC) comprenant une cellule de retard (CR) pour délivrer deux signaux retardés (Frefr, FdIvr) à partir des signaux d'entrée (Fref, Fdiv), un bloc de commande (PFD2) apte en présence des deux signaux retardés (Frefr, Fdivr) à délivrer respectivement et successivement deux signaux de coupure (SN, SP) à la pompe de charge (PC) pour provoquer respectivement les coupures successives des deux courants opposés, un bloc d'activation/désactivation (BAD) apte à délivrer le signal d'activation (Scom) préalablement à chaque occurrence du premier des deux signaux et le signal de désactivation ( Scom) après lesdites coupures. 4. Dispositif selon la revendication 3, caractérisé par le fait que les moyens d'étalonnage sont intégrés à la pompe de charge (PC) et comprennent un amplificateur (AMP) dont les entrées positive et négative sont respectivement reliées au noeud de sortie de la pompe de charge (PC) et à l'entrée du filtre (FI), et un interrupteur (I6) commandé par le signal d'activation (Scom). 5. Dispositif selon la revendication 4, caractérisé par le fait que les moyens d'étalonnage (Mcal) comprennent un interrupteur (13) commandé par le signal de désactivation ( Scom) et un interrupteur (I4) commandé par l'un des signaux de coupure (SN), lesdits interrupteurs étant aptes à connecter et déconnecter la sortie de l'amplificateur (AMP) à l'entrée de commande de la source de courant négative (IDN). 6. Dispositif selon la revendication 5, caractérisé par le fait que le bloc d'activation/désactivation (BAD) est connecté à l'entrée de la pompe de charge (PC) et comprend un premier discriminateur phase/fréquence (PFD1) et un module de contrôle des fronts (MCF) apte à délivrer les signaux d'activation (Scom) et de désactivation (Scom) . 7. Dispositif selon la revendication 6, caractérisé par le fait que le bloc de commande est connecté à l'entrée de la pompe de charge (PC) et comprend un deuxième discriminateur (PFD2) phase/fréquence connecté en sortie de la cellule de retard (CR). 8. Dispositif selon la revendication 7, caractérisé par le fait que la pompe de charge (PC) comprend un premier transistor (IDP) monté en source de courant, apte à délivrer le premier courant et connecté entre une tension d'alimentation (Vcc) et la sortie de la pompe de charge (PC), l'entrée de commande du transistor (IDP) étant reliée par l'intermédiaire d'un premier interrupteur (I2) à la tension d'alimentation (Vcc) et d'un deuxième interrupteur (I2) à une source de courant commandable (I0), les deux interrupteurs étant commandés par l'un des signaux de coupure (SP). 9. Dispositif selon la revendication 8, caractérisé par le fait que la pompe de charge (PC) comprend un deuxième transistor (IDN) monté en source de courant, apte à délivrer le deuxième courant et connecté entre la sortie de la pompe de charge (PC) et la masse (GND), l'entrée de commande étant reliée à la masse (GND) par l'intermédiaire d'un interrupteur (I5) commandé par l'autre signal de coupure (SN). 10. Dispositif selon l'une quelconque des revendications 3 à 9, caractérisé par le fait que la cellule de retard (CR) comprend deux modules (CRI, CR2) distincts aptes à élaborer deux retards différents (i,, i2) pour chacun des signaux d'entrée. 11. Dispositif selon l'une quelconque des revendication 3 à 10, caractérisé par le fait que la cellule de retard (CR) comprend deux modules distincts (CRIE, CR2v) aptes à élaborer les retards (Tif, i2v) de chacun des signaux d'entrée, l'un des retards étant fixe et l'autre étant ajustable. 12. Dispositif selon l'une quelconque des revendications 8 à 11, caractérisé par le fait que le premier transistor (IDP) est un 5 transistor PMOS. 13. Dispositif selon l'une quelconque des revendications 9 à 12, caractérisé par le fait que le deuxième transistor (IDN) est un transistor NMOS.