Brevet FR2884050A1 — publié le 20061006

Circuit intégré comprenant un substrat et une résistance. L'invention concerne les circuits intégrés, et plus particulièrement les résistances ou chemins résistifs. Dans de nombreuses applications électroniques, les composants actifs, tels que des transistors, sont reliés à des composants passifs, notamment des résistances. Il est donc souhaitable de réaliser des résistances au sein d'un circuit intégré. De telles résistances doivent pouvoir présenter une valeur élevée pour réduire la valeur du courant et la consommation d'énergie, en particulier dans des applications analogiques et/ou d'appareils sans fil. D'autre part, dans le cas de régulateurs de tension, deux résistances sont disposées en série en sortie d'un transistor et doivent être particulièrement bien appariées en termes de valeur, de bruit basse fréquence et de linéarité. La demanderesse s'est aperçue que lorsqu'une résistance est formée dans une couche d'un type de conductivité donné, N ou P, entourée de zones isolantes en matériau amorphe, par exemple en SiO2, le bruit de telles résistances était élevé et susceptible de varier fortement d'une résistance à l'autre. La demanderesse a découvert que ce phénomène était dû à la discontinuité de la matière entre le matériau cristallin formant la résistance et le matériau amorphe ou polycristallin des zones isolantes voisines. En raison de la discontinuité du réseau cristallin à cet endroit, il existe un certain nombre de liaisons lacunaires susceptibles de capter ou d'émettre des électrons, générant ainsi du bruit lors du passage d'un courant électrique. Le nombre de ces sites lacunaires dépend de la surface de la résistance en contact avec la zone isolante. La présente invention vise à remédier à ces inconvénients. La présente invention a notamment pour but de réaliser une résistance ou un chemin résistif dans un circuit intégré, présentant un faible bruit, notamment un faible bruit basse fréquence, des performances reproductibles d'une résistance à l'autre et, le cas échéant, une valeur élevée de résistance. Le circuit intégré comprend un circuit et une résistance, la résistance comprenant au moins deux puits d'accès d'un premier type de conductivité et une couche enterrée profonde reliant électriquement lesdits puits d'accès. La couche enterrée profonde est recouverte au moins en partie par une région de conductivité opposée. On évite ainsi le contact entre la couche enterrée profonde en matériau cristallin et un matériau amorphe ou polycristallin d'une autre zone. Le bruit basse fréquence peut ainsi être réduit d'un facteur supérieur à 1000. Dans un mode de réalisation, la résistance est isolée de la région de conductivité opposée par la jonction entre ladite résistance du premier type de conductivité et ladite région de conductivité opposée. La région de conductivité opposée peut se présenter sous la forme d'un caisson, disposé notamment entre les deux puits d'accès et sensiblement au même niveau. Dans un mode de réalisation, le substrat est de conductivité opposée. La résistance est ainsi entourée par un substrat et un caisson, tous deux de conductivité opposée, d'où une isolation par jonction. Dans un mode de réalisation, le matériau de la couche enterrée profonde et le matériau de la région de conductivité opposée présentent une continuité du réseau cristallin. Le bruit basse fréquence est fortement réduit. La couche enterrée profonde, les puits d'accès, la région de conductivité opposée et une couche épitaxiée peuvent présenter une continuité du réseau cristallin. Dans un mode de réalisation, la couche enterrée profonde est du premier type de conductivité. Dans un mode de réalisation, la couche enterrée profonde est faiblement dopée et implantée à forte énergie. La couche enterrée profonde peut ainsi être dopée à une concentration inférieure à celle de couches enterrées profondes faisant partie de transistors. Dans un mode de réalisation, les puits collecteur sont en contact avec des prises respectives du premier type de conductivité. Les prises peuvent être pourvues d'une surface supérieure entourée par une protection contre la siliciuration. Les prises peuvent ainsi être en contact direct avec une zone conductrice à base de siliciure métallique et isolées les unes des autres par une couche de faible épaisseur, par exemple à base de silicium, notamment la première couche d'oxyde de silicium de niveaux d'interconnexion, ou une couche de nitrure de silicium. Dans un mode de réalisation, la région de conductivité opposée est faiblement dopée. Le faible dopage de ladite région de conductivité opposée provoque une déplétion plus importante du côté de ladite couche de conductivité opposée et moins importante du côté de la couche enterrée profonde, ce qui améliore la linéarité de la résistance dans ladite couche enterrée profonde. Dans un mode de réalisation, le circuit intégré comprend deux résistances appariées, les puits d'accès desdites deux résistances étant séparés par *ladite région de conductivité opposée. On peut ainsi former deux résistances associées à la même région de conductivité opposée, également appelée caisson, d'où un excellent appariement desdites résistances. La couche enterrée profonde est préférablement disposée dans le substrat, par exemple à un niveau inférieur à celui de tranchées d'isolation peu profonde et à distance de couches d'oxyde de silicium. La présente invention sera mieux comprise à la lecture de la description détaillée d'un mode de réalisation pris à titre d'exemple nullement limitatif et illustré par les dessins annexés, sur lesquels: -la figure 1 est une vue schématique en coupe verticale d'un circuit intégré ; et -la figure 2 est une vue schématique en coupe verticale selon un plan perpendiculaire au précédent du circuit intégré de la figure 1. Comme on peut le voir sur les figures, le circuit intégré référencé 1 dans son ensemble est formé à partir d'un substrat 2, de conductivité P, par exemple à base de silicium monocristallin surmonté d'une couche épitaxiée 3, également de type P. Dans la couche épitaxiée 3, sont formées une pluralité de tranchées d'isolation peu profondes 4, également connues sous le nom de STI (Shallow Trench Isolation en langue anglaise), formées sur une partie de l'épaisseur de la couche épitaxiée 3 à partir de sa surface supérieure pour créer l'isolation entre deux zones actives. Une couche enterrée profonde 5 est formée dans le substrat 2 sous la couche épitaxiée 3 et présente une conductivité de type N. La couche enterrée profonde 5 peut être formée par une implantation de dopants à faible concentration et à énergie élevée. Au-dessus de la couche enterrée profonde 5, est disposé un caisson 6 de conductivité P. De préférence, le caisson 6 est faiblement dopé, notamment par rapport au dopage habituellement utilisé pour la fabrication de transistors. Toutefois, on peut envisager un caisson 6 à dopage conventionnel. Entre le caisson 6 et la couche épitaxiée 3, sont implantés des puits d'accès 7 et 8 de conductivité N débouchant au moins en partie sur la surface supérieure de la couche enterrée profonde 5. Les puits d'accès 7 et 8 sont en contact électrique avec la couche enterrée profonde 5. Les puits d'accès 7 et 8 peuvent être réalisés par dopage à des concentrations habituellement utilisées dans le domaine de la fabrication des transistors. Des prises de collecteur 9 et 10 sont réalisées dans la partie supérieure des puits d'accès 7 et 8 pour assurer un bon contact électrique avec des éléments, non représentés, qui seront disposés ultérieurement au-dessus du circuit intégré 1, notamment les lignes et des vias métallisés de niveaux d'interconnexion. De même, une prise de caisson 11 est formée dans une partie supérieure localisée du caisson 6 et permet de maintenir ledit caisson 6 à une tension souhaitée, en général la masse. Sur la surface supérieure du circuit intégré 1, est formée une couche de protection 12, par exemple à base d'oxyde de silicium, isolante et servant de protection contre la siliciuration. En effet, sur la surface supérieure des prises 9, 10 et 11, est généralement formée une couche de siliciure métallique, par exemple du CoSi2, favorisant le contact électrique avec les niveaux d'interconnexion. La prise 11 est optionnelle, car il existe une continuité électrique entre la couche 6 et la couche 3. La couche de protection 12 permet d'éviter de former des courts-circuits entre les prises 9, 10 et 11. La couche enterrée profonde 5, les puits d'accès 7 et 8 et les prises 9 et 10 étant de même conductivité, présentent un excellent contact électrique à leurs interfaces respectifs. De même, le substrat 2, la couche épitaxiée 3 et le caisson 6, de même conductivité, présentent généralement un excellent contact électrique à leurs interfaces respectifs. Au contraire, la couche enterrée profonde 5 et les puits d'accès 7 et 8, d'une part, et le substrat 2, la couche épitaxiée 3 et le caisson 6, d'autre part, de conductivités opposées, présentent un effet de déplétion à leurs interfaces respectifs, ce qui se traduit par une isolation électrique, et le fait que les lignes de courant circulant de la prise 9 à la prise 10 ou inversement passent par les puits d'accès 7 et 8 et la couche enterrée profonde 5 et non par le substrat 2, la couche épitaxiée 3, ou encore le caisson 6. La résistance ainsi obtenue est très bien isolée par rapport aux couches voisines et présente un bruit basse fréquence particulièrement faible, grâce à l'absence ou à la quasi absence de liaisons libres aux interfaces entre les zones formant la résistance et les zones voisines. De façon avantageuse, le circuit intégré 1 peut comprendre un très grand nombre de résistances, de structure identique, et de valeur sensiblement identique, connectées en série en nombres voulus, pour former une résistance globale de la valeur souhaitée. A titre d'exemple, le fait de former plusieurs résistances de 500 k2, chacune à partir de vingt résistances de 25 k52, permet de réduire très fortement l'influence des aléas et dispersions de fabrication et d'obtenir un bon appariement des résistances de 500 kS. Comme on peut le voir sur la figure 2, dont le plan de coupe est perpendiculaire à celui de la figure 1, un caisson 6 unique peut être associé à deux résistances 13 et 14, chacune comprenant une couche enterrée profonde 5, un premier puits collecteur 7 muni d'une prise collecteur 9 et un autre puits collecteur, non visible dans le plan de coupe, identique au collecteur 8 de la figure 1, également associé à une prise de collecteur. Les deux couches enterrées 5 des résistances 13 et 14 sont disposées à distance l'une de l'autre et s'étendent sensiblement parallèlement en étant isolées l'une de l'autre par l'effet de déplétion à leur interface avec le substrat 2 et le caisson 6. On peut ainsi former deux résistances très bien appariées, en raison de la suppression des dispersions de fabrication due à la différence de caisson et la proximité desdites résistances. Ainsi, on peut parvenir à éviter un contact entre les tranchées d'isolation peu profondes 4 et une couche enterrée résistive, ce qui permet de diminuer très fortement le bruit basse fréquence. En d'autres termes, la valeur de la résistance varie très peu en fonction de la tension qui lui est appliquée. Une telle résistance peut être obtenue dans différentes technologies, notamment CMOS ou encore BICMOS, et s'applique de façon intéressante aux régulateurs linéaires, par exemple aux régulateurs d'alimentation d'oscillateurs commandés en tension dans des boucles à verrouillage de phase pour des applications analogiques, radiofréquences ou encore sans fil. Les conductivités de l'exemple décrit peuvent être inversées, le substrat et le caisson pouvant être de conductivité N, la couche enterrée profonde et les puits collecteur de conductivité P. REVENDICATIONS 1-Circuit intégré (1) comprenant un substrat (2) et une résistance, caractérisé par le fait que la résistance comprend au moins deux puits d'accès (7, 8) d'un premier type de conductivité et une couche enterrée profonde (5) reliant électriquement lesdits puits collecteur, la couche enterrée profonde (5) étant recouverte au moins en partie par une région de conductivité opposée (6). 2-Circuit intégré selon la revendication 1, caractérisé par le fait que la résistance est isolée de la région de conductivité opposée (6) par la jonction entre ladite résistance du premier type de conductivité et ladite région de conductivité opposée. 3-Circuit intégré selon la revendication 1 ou 2, caractérisé par le fait que le substrat (2) est de conductivité opposée. 4-Circuit intégré selon l'une quelconque des revendications précédentes, caractérisé par le fait que le matériau de la couche enterrée profonde (5) et le matériau de la région de conductivité opposée (6) présentent une continuité du réseau cristallin. 5-Circuit intégré selon l'une quelconque des revendications précédentes, caractérisé par le fait que les puits d'accès (7, 8) et la couche enterrée profonde (5) forment un chemin résistif présentant une continuité du réseau cristallin avec la région de conductivité opposée (6) et une couche épitaxiée (3). 6-Circuit intégré selon l'une quelconque des revendications précédentes, caractérisé par le fait que la couche enterrée profonde (5) est du premier type de conductivité. 7-Circuit intégré selon l'une quelconque des revendications précédentes, caractérisé par le fait que la couche enterrée profonde (5) est faiblement dopée et implantée à forte énergie. 8-Circuit intégré selon l'une quelconque des revendications précédentes, caractérisé par le fait que les puits d'accès (7, 8) sont en contact avec des prises (9, 10) respectives du premier type de conductivité. 9-Circuit intégré selon la revendication 8, caractérisé par le fait que les prises sont pourvues d'une surface supérieure entourée par une protection (12) contre la siliciuration. 10-Circuit intégré selon l'une quelconque des revendications précédentes, caractérisé par le fait que ladite région de conductivité opposée (6) comprend une couche faiblement dopée. 11-Circuit intégré selon l'une quelconque des revendications précédentes, caractérisé par le fait qu'il comprend deux résistances (13, 14) appariées, les puits collecteur desdites deux résistances étant séparés par ladite région de conductivité opposée.