Brevet FR2879008A1 — publié le 20060609

ADAPTATION AUTOMATIQUE DE LA TENSION D'ALIMENTATION D'UN ECRAN ELECTROLUMINESCENT EN FONCTION DE LA LUMINANCE SOUHAITEE Domaine de l'invention La présente invention concerne des écrans matriciels à affichage électroluminescent composés d'un ensemble de diodes électroluminescentes. Il s'agit par exemple d'écrans composés de diodes organiques ("OLED" de l'anglais Organic Light Emitting Display) ou polymère ("PLED" de l'anglais Polymer Light Emitting Display). La présente invention concerne plus particulièrement la régulation de la tension d'alimentation des circuits de commande des diodes électroluminescentes de tels écrans. Exposé de l'art antérieur La figure 1 représente un écran matriciel comportant n colonnes Cl à Cn et k lignes L1 à Lk permettant d'adresser n*k diodes électroluminescentes d dont les anodes sont connectées à une colonne et les cathodes à une ligne. Des circuits de commande de lignes CL1 à CLk permettent de polariser respectivement les lignes L1 à Lk. Seule une ligne est activée à la fois, et est polarisée à la masse. Les lignes non activées sont polarisées à une tension VligneÉ Des circuits de commande de colonnes CC1 à CCn permettent de polariser respectivement les colonnes C1 à Cn. Les colonnes adressant les diodes électroluminescentes que l'on souhaite activer sont polarisées par un courant à une tension VCOL supérieure à la tension de seuil des diodes électroluminescentes de l'écran. Les colonnes que l'on ne souhaite pas activer sont mises à la masse. Une diode électroluminescente reliée à la ligne activée et à une colonne polarisée à VCOL est alors passante et émet de la lumière. La tension Vligne est prévue suffisamment élevée afin que les diodes électroluminescentes reliées aux lignes non activées et aux colonnes à la tension VCOL ne soient pas conductrices et n'émettent pas de lumière. La figure 2 représente un exemple classique de circuit de commande de colonne CC et d'un circuit de couunande de ligne CL adressant respectivement une colonne C et une ligne L reliées à une diode électroluminescente d de l'écran. Le circuit de commande de ligne CL comprend un inverseur de puissance 1 commandé par un signal de commande de ligne L. L'inverseur de puissance 1 comprend un transistor NMOS 2 permettant de décharger la ligne L quand L est au niveau haut et un transistor PMOS 3 permettant de charger la ligne L à la tension de polarisation Vliylle quand L, est au niveau bas. Le circuit de commande de colonne CC comprend un miroir de courant réalisé dans le présent exemple avec deux transistors 4, 5 de type PMOS. Le transistor 4 constitue la branche de référence du miroir et le transistor 5 constitue la branche de duplication. Les sources des transistors 4 et 5 sont connectées à une tension de polarisation VpOL de l'ordre de 15 V pour des écrans OLED. Les grilles des transistors 4 et 5 sont reliées l'une à l'autre. Le drain et la grille du transistor 4 sont reliés l'un à l'autre. Le transistor 4 est donc monté en diode, la tension source-grille (Vsg4) étant égale à la tension source-drain (Vsd4). Le drain du transistor 4 est relié à la source d'un transistor 6 de puissance de type PMOS. Le drain et la grille du transistor 6 sont reliés l'un à l'autre. Le drain du transistor 6 est relié à une borne d'une source de courant 7 dont l'autre borne est reliée à la masse GND. Le courant traversant le transistor 4 est fixé par la source de courant 7 qui fournit un courant ILUM dit de "luminance". Le drain du transistor 5 est relié à la source d'un transistor 8 de puissance de type PMOS. Le drain du transistor 8 est relié à la colonne C. Un interrupteur 9, commandé par un signal de commande 4)c, est adapté à relier la grille du transistor 8 à la tension de polarisation VpOL, par exemple lorsque le signal de commande 4r C est au niveau haut, et à la grille du transistor 6 lorsque le signal de commande 4)c est au niveau bas. Quand le signal 4)C est au niveau bas, le transistor 8 est passant et la colonne C se charge jusqu'à atteindre la tension VCOLÉ Quand la ligne L et la colonne C sont activées, les signaux de commande de ligne 4)L et de colonne 4 C sont respectivement haut et bas, la diode électroluminescente d est passante et le courant traversant la diode est égal au courant de luminance ILS. Le circuit de mise à la masse de la colonne C lorsque le signal de commande 4)c est au niveau haut n'est pas représenté. Pour que le circuit de commande de colonne CC fonctionne tel que décrit précédemment, il est nécessaire que la tension VpOL soit suffisamment élevée pour que la recopie du courant ILUM soit correcte. La tension de polarisation VpOL est égale à la somme de la tension drain- source Vds2 du transistor 2, de la tension Vd aux bornes de la diode électroluminescente d, de la tension source-drain Vsd8 du transistor 8 et de la tension source-drain Vsd5 du transistor 5. Quand la recopie du courant ILUM est correcte, le transistor 5 est en régime de saturation et la tension Vsd5 est au minimum égale à la tension source-drain Vsd4 du transistor 4. Une recopie correcte du courant dans la branche de duplication impose donc que la tension de polarisation VpOL soit au moins égale à la somme précédemment mentionnée quand le courant la traversant est égal au courant de luminance ILS. Si la tension de polarisation VpOL est trop faible, le courant traversant la 2879008 4 diode électroluminescente d est inférieur au courant ILUM et la luminance des diodes est insuffisante. Le courant de luminance ILUM fourni par la source de courant 7 peut de façon générale varier en fonction de la luminance souhaitée pour l'écran. Quand le courant de luminance ILUM augmente, la tension source- drain Vsd4 du transistor 4 monté en diode augmente et la tension Vd de la diode électroluminescente d augmente aussi. Il s'ensuit que la tension de polarisation VppL doit être suffisanuuent importante pour que le transistor 5 soit en saturation quel que soit le courant de luminance. Toutefois, par souci d'économie d'énergie électrique, on cherche à réduire la tension de polarisation VppL, ce qui permet ensuite de réduire la tension Vligne des circuits de commande de ligne. Il existe des circuits de commande qui ont une tension de polarisation VPOL fixe et déterminée en fonction du courant de luminance ILUM maximum souhaité. L'inconvénient de tels circuits est leur forte consommation d'énergie électrique. Il existe d'autres circuits de commande pour lesquels la tension de polarisation VppL varie en fonction du courant de luminance ILUM souhaité. Si le courant ILUM est faible, la tension VppL est faible et inversement. Toutefois, il est nécessaire de prévoir une marge de sécurité pour tenir compte du vieillissement des diodes électroluminescentes de l'écran. En effet, à courant égal dans la diode électroluminescente d, la tension Vd aux bornes de la diode augmente avec le temps. Pour une même luminance, correspondant à un courant de luminance donné, la tension de polarisation minimale VppL nécessaire augmente donc progressivement avec le temps. Les économies d'énergie obtenues pour ces circuits ne sont donc pas optimales. Un objet de la présente invention est de prévoir un dispositif de régulation de la tension de polarisation de circuits de commande de colonnes fournissant une tension de polarisation VpOL la plus faible possible quel que soit le vieillissement des diodes électroluminescentes de l'écran. Un autre objet de la présente invention est de prévoir un dispositif de régulation de la tension de polarisation de circuits de commande de conception simple. Résumé de l'invention Pour atteindre ces objets, la présente invention prévoit un dispositif de régulation de la tension de polarisation de circuits de cotiuuande de colonnes d'un écran matriciel composé de diodes électroluminescentes réparties en lignes et en colonnes, les circuits de commande de colonnes étant adaptés à sélectionner des colonnes pour rendre conductrices les diodes électroluminescentes des colonnes sélectionnées et d'une ligne sélectionnée de l'écran matriciel, le dispositif comprenant un premier circuit de mesure fournissant un premier signal de mesure représentatif de la tension la plus élevée parmi les tensions des colonnes sélectionnées; un second circuit de mesure fournissant un second signal de mesure représentatif de la tension la moins élevée parmi les tensions des colonnes sélectionnées; et un circuit d'ajustement recevant les premier et second signaux de mesure et adapté à diminuer la tension de polarisation si le premier signal de mesure est inférieur à un premier signal de comparaison et à augmenter la tension de polarisation si le second signal de mesure est supérieur à un second signal de comparaison. Selon un mode de réalisation de la présente invention, le circuit d'ajustement comprend un premier circuit de mémorisation, adapté à mémoriser le premier signal de mesure pendant au moins la durée de l'affichage d'une image sur l'écran matriciel en l'absence de nouvelle mesure du premier signal de mesure et un second circuit de mémorisation, adapté à mémoriser le second signal de mesure pendant au moins la durée de l'affichage d'une image sur l'écran matriciel en l'absence de nouvelle mesure du second signal de mesure. Selon un mode de réalisation de la présente invention, le premier circuit. de mesure est adapté à mesurer la tension maximale parmi les tensions des colonnes de l'écran matriciel, le circuit de mesure comportant un circuit de protection adapté à désactiver le circuit de mesure pour chaque colonne associée à une diode électroluminescente non conductrice. Selon un mode de réalisation de la présente invention, les circuits de commande de colonnes sont réalisés sous la forme d'un miroir de courant comportant une branche de référence et plusieurs branches de duplication reliées à la tension de polarisation, chaque branche de duplication étant reliée à une colonne, la branche de référence comportant un transistor de référence à effet de champ de type PMOS dont la source est connectée à la tension de polarisation, et dont le drain est relié à une source de courant de référence fournissant un courant égal à un courant de luminance, la grille et le drain du transistor de référence étant connectés ensemble. En outre, chaque branche de duplication du miroir de courant comporte un transistor de duplication à effet de champ de type PMOS dont la source est connectée à la tension de polarisation et dont le drain est relié à ladite colonne, les grilles des transistors de chaque branche étant connectées ensemble. Selon un mode de réalisation de la présente invention, le premier circuit de mesure comprend, pour chaque colonne, un transistor de protection à effet de champ de type PMOS dont la source est reliée à la tension de polarisation et dont la grille est reliée au drain du transistor de duplication de la branche de duplication associée à ladite colonne et un transistor de mesure à effet de champ de type NMOS, dont le drain est relié au drain du transistor de protection et dont la grille est reliée à la colonne, les sources des premiers transistors de mesure étant reliés à un point de mesure. Selon un mode de réalisation de la présente invention, la branche de référence comporte, en outre, un transistor de puissance de référence à effet de champ de type PMOS dont la source est connectée au drain du transistor de référence, la grille et le drain du transistor de puissance de référence étant connectés à la source de courant de référence. Chaque branche de duplication comporte, en outre, un transistor de puissance de duplication à effet de champ de type PMOS dont la source est connectée au drain du transistor de duplication et dont le drain est connecté à la colonne, et dont la grille est adaptée à être connectée au drain du transistor de puissance de référence pour sélectionner ladite colonne, le premier signal de comparaison étant la tension au drain du transistor de puissance de référence. Selon un mode de réalisation de la présente invention, le second circuit de mesure comprend, pour chaque colonne, un transistor de mesure à effet de champ de type PMOS dont le drain est relié à un potentiel de référence et dont la grille est reliée à la colonne, les sources des seconds transistors de mesure étant reliées à un point de mesure. Selon un mode de réalisation de la présente invention, le second signal de comparaison est égal à la tension de polarisation diminuée d'une tension constante déterminée. La présente invention prévoit également un écran matriciel comprenant des diodes électroluminescentes réparties en lignes et en colonnes et des circuits de couuuande de colonnes adaptés à sélectionner des colonnes pour rendre conductrices les diodes électroluminescentes des colonnes sélectionnées et d'une ligne sélectionnée, ledit écran matriciel comprenant en outre un dispositif de régulation de la tension de polarisation des circuits de commande de colonnes tel que décrit précédemment. La présente invention prévoit également un procédé de régulation de la tension de polarisation de circuits de commande de colonnes d'un écran matriciel composé de diodes électroluminescentes réparties en lignes et en colonnes, les circuits de couuuande de colonnes étant adaptés à sélectionner des colonnes pour rendre conductrices les diodes électroluminescentes des colonnes sélectionnées et d'une ligne sélectionnée de l'écran matriciel. Le procédé consiste à diminuer la tension de polarisation lorsque la tension la plus élevée parmi les tensions des colonnes sélectionnées est inférieure à une première tension de comparaison et à augmenter la tension de polarisation lorsque la tension la moins élevée parmi les tensions des colonnes sélectionnées est supérieure à une seconde tension de comparaison. Selon un mode de réalisation de la présente invention, les circuits de commande de colonnes sont réalisés sous la forme d'un miroir de courant comportant une branche de référence et plusieurs branches de duplication reliées à la tension de polarisation, chaque branche de duplication étant reliée à une colonne, la branche de référence comportant un transistor de référence à effet de champ de type PMOS dont la source est connectée à la tension de polarisation, la grille et le drain du transistor de référence étant connectés ensemble, et un transistor de puissance de référence à effet de champ de type PMOS dont la source est connectée au drain du transistor de référence, la grille et le drain du transistor de puissance étant connectés à une source de courant de référence fournissant un courant égal à un courant de luminance prédéfini. En outre, le premier signal de comparaison est la tension au drain du transistor de puissance de référence et le second signal de comparaison est la tension au drain du transistor de référence. Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante d'un exemple de réalisation particulier faite à titre non- limitatif en relation avec les figures jointes parmi lesquelles: la figure 1, précédemment décrite, représente un écran électroluminescent matriciel; la figure 2, précédemment décrite, représente un circuit de commande de colonne et un circuit de commande de 35 ligne adressant une diode électroluminescente d'un écran; la figure 3 illustre un exemple de réalisation du dispositif de régulation selon la présente invention; et la figure 4 illustre un exemple de réalisation plus détaillé d'une partie du dispositif de la figure 3. Description détaillée Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures. La figure 3 représente un exemple de réalisation de circuits de commande de colonnes et du dispositif de régulation selon la présente invention. Les circuits de commande de colonnes comprennent un miroir de courant 40 composé dans le présent exemple d'une branche de référer.ce bref et de n branches de duplication bl à bn. Chaque branche est composée d'un transistor PMOS, Pref pour la branche de référence et Pl à Pn pour les branches bl à bn. Les sources des transistors de chacune des branches sont connectées à la tension de polarisation VpOL et les grilles sont reliées les unes aux autres. Le drain et la grille du transistor Pref de la branche de référence bref sont reliés à une source d'un transistor PMOS de puissance Xref. La grille et le drain du transistor de puissance Xref sont reliés ensemble. Le drain du transistor Xref est relié au drain d'un transistor NMOS Nref. La grille et le drain du transistor Nref sont reliés ensemble. La source du transistor Nref est reliée à une borne d'une source de courant de référence 42 en un point Cref. L'autre borne de la source de courant 42 est reliée à la masse GND. Par la suite, on note Vref la tension entre le point Cref et la masse GND, VCASC la tension entre le drain du transistor Xref et la masse GND et VMIRROR la tension entre le drain du transistor Pref et la masse GND. La source de courant de référence 42 fournit un courant de luminance ILS. Le drain de chaque transistor Pi, i étant compris entre 1 et n, est relié à la source d'un transistor de puissance PMOS Xi dont le drain est relié à une colonne Ci. Chaque transistor de puissance, Xref et X1 à Xn, permet de maintenir la tension entre la source et le drain du transistor, Pref et P1 à Pn, correspondant dans la plage de fonctionnement de ce transistor. La grille de chaque transistor de puissance Xi, i étant compris entre 1 et n, est reliée à une borne d'un interrupteur Ii à deux positions couunandé par un signal (I)Ci et adapté à relier la grille du transistor Xi au drain du transistor Xref, quand le signal (1)Ci est par exemple au niveau bas, ou à la tension de polarisation VpOL quand le signal est au niveau haut. Quand le signal (Ci est au niveau bas, le transistor Xi est passant et la tension de la colonne Ci se stabilise à la tension de fonctionnement VCOLi de la colonne tandis que le courant ILUM circule dans la colonne. Les circuits de commande comprennent en outre, pour chaque colonne, un interrupteur (non représenté) adapté à relier la colonne Ci à la masse GND. La présente invention consiste à prévoir pour chaque branche de duplication bi, i étant compris entre 1 et n, un premier circuit de mesure mi comprenant un transistor PMOS dont la source est reliée à la tension de polarisation VpOL et dont la grille est reliée au drain du transistor Pi de la branche de duplication bi correspondante. Le drain de chaque transistor P' i est relié à la source d'un transistor PMOS de puissance X' i dont la grille est reliée à la grille du transistor de puissance Xi de la branche de duplication bi correspondante. Le transistor de puissance X' i permet de maintenir la tension entre la source et le drain du transistor P'i associé dans la plage de fonctionnement de ce transistor. Le drain de chaque transistor de puissance X' i est relié au drain d'un transistor NMOS Ni, monté en suiveur, dont la grille est reliée à la colonne Ci. Les sources des transistors N1 à Nn sont reliées, en un point CMp,X, à une borne d'une source de courant 44 dont l'autre borne est reliée à la masse GND. On note V p la tension entre le point Cî et la masse GND. La source de courant 44 fournit un courant de polarisation IpaL pour la polarisation des transistors NMOS N1 à Nn. Un interrupteur 46, commandé par un signal TON, permet de relier le point CMAX à une borne d'un condensateur Cp p dont l'autre borne est reliée à la masse GND. La tension aux bornes du condensateur CHMAX attaque l'entrée inverseuse (-) d'un amplificateur opérationnel AMAX monté en comparateur. L'entrée non- inverseuse (+) de l'amplificateur Al est reliée au point Cref. L'amplificateur AMAX fournit un signal de commande binaire VPOL HighÉ Pour chaque colonne Ci, i variant de 1 à n, on prévoit un second circuit de mesure comprenant un transistor de type PMOS P"i dont la grille est reliée à la colonne Ci et dont le drain est relié à la masse GND. Les sources des transistors P"1 à P"n sont reliées, en un point CMIN, à une borne d'une source de courant 47 fournissant un courant I'pOL pour la polarisation des transistors PMOS P"1 à P"1.1. On note VMIN la tension entre le point CMIN et la masse GND. Un interrupteur 48, commandé par le signal TON, permet de relier le point CMIN à une borne d'un condensateur CHMIN dont l'autre borne est reliée à la masse GND. La tension aux bornes du condensateur CH MIN attaque l'entrée non-inverseuse (+) d'un amplificateur opérationnel AMIN monté en comparateur. L'entrée inverseuse (-) de l'amplificateur AMIN est reliée à une borne d'un générateur de tension constante 50, fournissant une tension constante VCOMP, dont l'autre borne est reliée à la tension de polarisation VpOL. L'amplificateur AMIN fournit un signal de commande binaire VpOLL0w. Les signaux de commande VpOLHigh, VPOLL0w sont fournis à un module d'ajustement 52 qui modifie la valeur de la tension de polarisation VpOL en fonction des valeurs des signaux de commande. L'invention consiste à réguler la tension de polarisation VpOL de façon que, pour chaque colonne active Ci, la tension de la colonne VCOLi suive au mieux la relation suivante: VCASC De façon plus précise, lors d'une phase d'activation, la tension de chaque colonne Ci, i variant de 1 à n, se stabilise à une tension de colonne VCOLi pouvant varier d'une colonne à l'autre. Les transistors N1 à Nn étant montés en suiveur, la tension Vi suit la tension la plus élevée VCOLMAX parmi les tensions des colonnes Cl à Cn. Plus précisément, la tension Vî est égale à la différence entre la tension VCOLMAX et la tension grille-source (imposée par IpOL) du transistor Ni de la colonne Ci ayant la tension de colonne VCOLi la plus élevée. L'interrupteur 46 est fermé seulement lorsqu'au moins un pixel d'une ligne est sélectionné. Dans un tel cas, la tension Vj est appliquée aux bornes du condensateur CHMAX. La durée de fermeture de l'interrupteur 46 peut varier mais ne dépasse pas la durée d'une phase d'activation d'une ligne de l'écran pour éviter le déchargement du condensateur CH MAX avec le courant IpOL. L'amplificateur AUX compare la tension V1 avec la tension Vref. Ceci revient à comparer la tension COLMAX avec la tension VCASC en considérant que les tensions grille-source du transistor Nref et des transistors NI à Nn sont égales. L'amplificateur Ajvm fournit par exemple un signal de cottunande VPOL High au niveau "0" lorsque la tension V1 est supérieure à la tension Vref et un signal de commande VpOLHigh au niveau "1" lorsque la tension V est inférieure à la tension Vref. Parmi les colonnes actives, certaines peuvent présenter un défaut du type pixel "ouvert". Un pixel "ouvert" correspond à une coupure dans la liaison entre la colonne et l'anode de la diode électroluminescente du pixel ou à une coupure dans la liaison entre la ligne et la cathode de la diode électroluminescente du pixel. Une colonne Ci ouverte étant à haute impédance, la tension VCOLi de la colonne monte jusqu'à la tension de polarisation VpOL. La tension VCOLMAX serait alors égale à VpOL, ce qui serait incorrect. Le dispositif selon l'invention permet de ne pas prendre en compte une colonne ouverte pour la détermination de VCOLMAX En effet, dans le cas d'un pixel "ouvert", par exemple le pixel de la colonne C1, lorsque le transistor de puissance X1 est passant, la colonne étant ouverte et à haute impédance, la tension au drain du transistor P1 monte jusqu'à la tension de polarisation VpOL. La tension sur la grille du transistor P'1 est alors égale à la tension de polarisation VpOL et le transistor P'1 est bloqué. Aucun courant ne traverse donc le transistor P'1. Le transistor N1 n'est alors plus alimenté et ne peut charger le condensateur CHMAX. Toutefois, avec un tel dispositif, la tension VCOLMAX ainsi obtenue ne peut pas être utilisée pour déterminer si la tension de polarisation VpOL est trop faible. En effet, si la tension de polarisation VpOL devenait trop faible, la tension VCOLi de chaque colonnes Ci active serait égale à la tension de polarisation VpOL si bien que le transistor P'i associé serait bloqué. Le condensateur CX serait alors déchargé par le courant IpOL et la tension VMAX pourrait diminuer en dessous de la tension VcAgC indiquant donc, de façon erronée, que la tension de polarisation VpOL serait trop élevée. Pour déterminer si la tension de polarisation VpOL est trop faible, on utilise la tension la plus faible, notée VCOLMIN, parmi les tensions des colonnes actives qui est obtenue séparément de la tension VCOLMAX. On compare alors la tension VCOLMIN à la tension VMIRROR pour déterminer si la tension de polarisation VpOL est trop faible. De façon plus précise, les transistors P"1 à P"n étant 35 montés en suiveur, la tension VMIN suit la tension la plus faible VCOLMIN parmi les tensions des colonnes actives C1 à Cn. Plus précisément, la tension VMIN est égale à la somme de la tension VCOLMIN et de la tension source-grille du transistor P"i de la colonne Ci à la tension VCOLMIN. En théorie, si l'on pouvait considérer que les tensions grille-source du transistor Pref était égale à la tension grille-source du transistor P"i de la colonne Ci à la tension VCOLMIN, comparer la tension VCOLMIN à la tension VMIPJ OR serait équivalent à comparer VMIN à VPOLÉ En pratique, pour tenir compte des dispersions des transistors, on compare VMIN à une tension qui polarisation VpOL de la tension fixée à 300 mV. :D'amplificateur avec la tension VpOL - VCOMP et est inférieure à la tension de constante VCOMP, par exemple AMIN compare la tension VMIN fournit un signal de commande VPOL Low à "1" lorsque la tension tension VpOL - VCOMP et un signal VMIN est supérieure à la de commande VpOL Low à "0" lorsque la tension VMIN est inférieure à la tension VPOL - VCOMP. En combinant les informations fournies par les signaux de commande VpOL High et VpOL Low, on peut traiter tous les cas 20 de figures: - premier cas. la tension de polarisation VpOL est trop faible pour le niveau de brillance souhaité, ceci correspond à VpOL High = 0 et VpOLL0w = 1; deuxième cas: la tension de polarisation VpOL est 25 trop élevée pour le niveau de brillance souhaité, ceci correspond à VpOL High = 1 et VpOL Low = 0; et - troisième cas: la tension de polarisation VpOL est correcte pour le niveau de brillance souhaitée, ceci correspond à VpOL_High = 0 et VPOL_Low = 0É Les capacités des condensateurs CHEIN et CHmp,X sont suffisauunent importantes pour limiter les fuites au niveau de ces condensateurs au moins pendant la durée correspondant à l'activation de toutes les lignes de l'écran. Ceci permet de fournir une tension de polarisation VpOL correcte même dans le cas où une seule ligne de l'écran est éclairée lors de l'affichage d'une image sur l'écran. La figure 4 représente un exemple de réalisation d'un circuitcorrespondant au comparateur AMIN et à la source de 5 tension constante VCOMPÉ Le circuit comprend un transistor NMOS 50 dont le drain et la grille sont reliés à la tension de polarisation VpOL. La source du transistor 50 est reliée à la source d'un transistor PMOS 52. La grille et le drain du transistor 52 sont reliés à une borne d'une source de courant constant 54 dont l'autre borne est reliée à la masse GND. Le circuit comprend une résistance R ajustable dont une borne est reliée à la tension de polarisation VpOL et dont l'autre borne est reliée au drain d'un transistor NMOS 56. La grille du transistor 56 correspond à l'entrée non inverseuse (+) de l'amplificateur AMIN de la figure 3. La source du transistor 56 est reliée à la source d'un transistor PMOS 58. La grille du transistor 58 est reliée à la grille du transistor 52 et le drain du transistor 58 est relié à la masse GND. Le drain du transistor 56 est relié à la grille d'un transistor PMOS 60 dont la source est reliée à la tension de polarisation VpOL. Le courant ILow au drain du transistor 60 fournit le signal de commande VpOL Low après une conversion couranttension. A titre d'exemple, supposons que la tension de colonne VCOL1 associée à la colonne Cl a la tension de fonctionnement la plus faible VCOLMIN. On considère que la tension de la colonne Cl doit rester inférieure à VMIRROR, c'est-à-dire à la somme de la tension V pg et de la tension grille-source du transistor Xref, puisque au-delà de cette valeur la recopie est mauvaise. La tension VMIRROR est aussi égale à la différence entre la tension de polarisation VpOL et la tension grille-source du transistor PrefÉ Lorsque la tension VCOL1 atteint cette limite, la tension VMIN appliquée aux bornes du condensateur CHMIN est égale à la tension VpOL - VgsPref + Vgsp,11, c'est-à-dire égale à VpOL si l'on considère que les deux tensions grille-source sont identiques. Tant que la tension VMIN est inférieure à VpOL, le transistor 58 est bloqué et le courant ILow est nul. Lorsque la tension VMIN est supérieure à VpQL, un courant circule dans le transistor 58 et donc dans le transistor de puissance 60. Le courant ILow issu du drain du transistor 60 peut alors être transformé en tension pour obtenir le signal de commande VPOL LowÉ En pratique, les tensions grille-source des transistors Pref et P"1 ne sont pas parfaitement identiques et on compare plutôt la tension VMIN à la tension VpOL - VCOMP, où la tension VCOMP est positive, pour tenir compte des dispersions sur les différents transistors. On ajuste alors les dimensions des transistors 50 et 56 et la valeur de la résistance R de façon à ajuster le gain du comparateur et la tension pour laquelle il bascule. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, le miroir de courant peut être réalisé avec un nombre plus important de transistors par branches. REVENDICATIONS 1. Dispositif de régulation de la tension de polarisation (VpOL) de circuits de commande de colonnes d'un écran matriciel composé de diodes électroluminescentes réparties en lignes et en colonnes (Ci), les circuits de commande de colonnes étant adaptés à sélectionner des colonnes pour rendre conductrices les diodes électroluminescentes des colonnes sélectionnées et dune ligne sélectionnée de l'écran matriciel, le dispositif comprenant: - un premier circuit de mesure (mi) fournissant un premier signal de mesure (Vp) représentatif de la tension la plus élevée parmi les tensions des colonnes sélectionnées; - un second circuit de mesure (P"i) fournissant un second signal de mesure (VMIN) représentatif de la tension la moins élevée les premier tension de inférieur à tension de supérieur à 2.parmi les tensions des colonnes sélectionnées; et - un circuit d'ajustement (As, AMIN, 52) recevant et second signaux de mesure et adapté à diminuer la polarisation si le premier signal de mesure est un premier signal de comparaison et à augmenter la polarisation si le second signal de mesure est un second signal de comparaison. Dispositif selon la revendication 1, dans lequel le circuit d'ajustement comprend: - un premier circuit de mémorisation (CHmAX), adapté à mémoriser le premier signal de mesure (V) pendant au moins la durée de l'affichage d'une image sur l'écran matriciel en l'absence de nouvelle mesure du premier signal de mesure; et - un second circuit de mémorisation (CHmIN), adapté à mémoriser le second signal de mesure (VMIN) pendant au moins la durée de l'affichage d'une image sur l'écran matriciel en l'absence de nouvelle mesure du second signal de mesure. 3. Dispositif selon la revendication 1, dans lequel le premier circuit de mesure (mi) est adapté à mesurer la tension maximale parmi les tensions des colonnes de l'écran matriciel, le circuit de mesure comportant un circuit de protection (P'i) adapté à désactiver le circuit de mesure pour chaque colonne associée à une diode électroluminescente non conductrice. 4. Dispositif selon la revendication 2, dans lequel les circuits de commande de colonnes sont réalisés sous la forme d'un miroir de courant comportant une branche de référence (bref) et plusieurs branches de duplication (b1 à bn) reliées à la tension de polarisation (VpOL), chaque branche de duplication (bi) étant reliée à une colonne (Ci), la branche de référence comportant un transistor de référence à effet de champ de type PMOS (Pref) dont la source est connectée à la tension de polarisation (VpOL), et dont le drain est relié à une source de courant de référence (42) fournissant un courant égal à un courant de luminance (ILS), la grille et le drain du transistor de référence étant connectés ensemble et dans lequel chaque branche de duplication (bi) du miroir de courant comporte un transistor de duplication à effet de champ de type PMOS (Pi) dont la source est connectée à la tension de polarisation (VpOL) et dont le drain est relié à ladite colonne (Ci), les grilles des transistors de chaque branche étant connectées ensemble. 5. Dispositif selon la revendication 4, dans lequel le premier circuit de mesure (mi) comprend, pour chaque colonne (Ci), un transistor de protection à effet de champ de type PMOS (Pli) dont la source est reliée à la tension de polarisation (VpOL) et dont la grille est reliée au drain du transistor de duplication (Pi) de la branche de duplication (bi) associée à ladite colonne et un transistor de mesure à effet de champ de type NMOS (Ni), dont le drain est relié au drain du transistor de protection et dont la grille est reliée à la colonne, les sources des premiers transistors de mesure étant reliés à un point de mesure (C MAX). 6. Dispositif selon la revendication 5, dans lequel la branche de référence (bref) comporte, en outre, un transistor de puissance de référence à effet de champ de type PMOS (Xref) dont la source est connectée au drain du transistor de référence (Pref), la grille et le drain du transistor de puissance de référence étant connectés à la source de courant de référence (42), dans lequel chaque branche de duplication (bi) comporte, en outre, un transistor de puissance de duplication à effet de champ de type PMOS (Xi) dont la source est connectée au drain du transistor de duplication (Pi) et dont le drain est connecté à la colonne (Ci), et dont la grille est adaptée à être connectée au drain du transistor de puissance de référence pour sélectionner ladite colonne, et dans lequel le premier signal de comparaison est la tension au drain du transistor de puissance de référence (Xref) 7. Dispositif selon la revendication 4, dans lequel le second circuit de mesure comprend, pour chaque colonne (Ci), un transistor de mesure à effet de champ de type PMOS (P"i) dont le drain est relié à un potentiel de référence (GND) et dont la grille est reliée à la colonne (Ci), les sources des seconds transistors de mesure étant reliées à un point de mesure (CMIN)É 8. Dispositif selon la revendication 7, dans lequel le second signal de comparaison est égal à la tension de polarisation (VpOL) diminuée d'une tension constante déterminée (VCOMP)- 9. Ecran matriciel comprenant des diodes électroluminescentes réparties en lignes et en colonnes (Ci) et des circuits de commande de colonnes adaptés à sélectionner des colonnes pour rendre conductrices les diodes électrolumi- nescentes des colonnes sélectionnées et d'une ligne sélectionnée, ledit écran matriciel comprenant en outre un dispositif de régulation de la tension de polarisation (VpOL) des circuits de commande de colonnes selon la revendication 1. 10.Procédé de régulation de la tension de polarisation (VpQL) de circuits de commande de colonnes d'un écran matriciel composé de diodes électroluminescentes réparties en lignes et en colonnes (Ci), les circuits de commande de colonnes étant adaptés à sélectionner des colonnes pour rendre conductrices les diodes électroluminescentes des colonnes sélectionnées et d'une ligne sélectionnée de l'écran matriciel, ledit procédé consistant à diminuer la tension de polarisation lorsque la tension la plus élevée parmi les tensions des colonnes sélectionnées est inférieure à une première tension de comparaison et à augmenter la tension de polarisation lorsque la tension la moins élevée parmi les tensions des colonnes sélectionnées est supérieure à une seconde tension de comparaison. 11.Procédé selon la revendication 10, dans lequel les circuits de commande de colonnes sont réalisés sous la forme d'un miroir de courant comportant une branche de référence (bref) et plusieurs branches de duplication (b1 à bn) reliées à la tension de polarisation (VpOL), chaque branche de duplication (bi) étant reliée à une colonne (Ci), la branche de référence comportant un transistor de référence à effet de champ de type PMOS (Pref) dont la source est connectée à la tension de polarisation (Vp0L), la grille et le drain du transistor de référence étant connectés ensemble, et un transistor de puissance de référence à effet de champ de type PMOS (Xref) dont la source est connectée au drain du transistor de référence, la grille et le drain du transistor de puissance étant connectés à une source de courant de référence (42) fournissant un courant égal à un courant de luminance (ILtJM) prédéfini et dans lequel le premier signal de comparaison est la tension au drain du transistor de puissance de référence (Xref) et dans lequel le second signal de comparaison est la tension au drain du transistor de référence (Pref)-