Brevet FR2874456A1 — publié le 20060224

Cette invention concerne un puce à semiconducteurs qui possède un trou traversant qui pénètre dans le sens de l'épaisseur de cette puce, un procédé pour fabriquer la puce à semiconducteurs, un dispositif à semiconducteurs qui possède une puce à semiconducteurs comportant un trou traversant pénétrant dans le sens de son épaisseur et un procédé pour fabriquer le dispositif à semiconducteurs. Un module multipuce (MCM) est connu en tant que dispositif à semiconducteurs possédant une pluralité de puces à semiconducteurs. Dans le module multipuce, on a essayé de réduire la surface de montage du dispositif à semiconducteurs en empilant une pluralité de puces à semiconducteurs conjointement sur un substrat de câblage dans le dispositif à semiconducteurs. Dans certains des dispositif à semiconducteurs ainsi structurés, il est prévu une électrode de pénétration dans un trou traversant qui pénètrent dans des puces à semiconducteurs dans le sens de l'épaisseur, et une connexion électrique longitudinale est réalisée au moyen de cette électrode de pénétration. Sur les figures 13A à 13H, annexées à la présente demande, on a représenté des vues en coupe schématiques permettant d'expliquer un procédé de fabrication d'une puce à semiconducteurs comportant une électrode de pénétration. Ce procédé est décrit dans la traduction japonaise de la demande internationale (Kohyo) N 2000-510288. Un masque dur 103 possédant une ouverture 103a, dans laquelle une région située du côté d'un dispositif fonctionnel 101 est exposée, est formé sur une surface d'une tranche semiconductrice (ci-après désignée simplement sous le terme "tranche") W, sur une surface (désignée ci-après sous l'expression "surface avant") de laquelle le dispositif fonctionnel 101 est prévu. Ensuite, on forme une partie concave 102 située 35 du côté de la surface avant et qui possède une profondeur inférieure à l'épaisseur de la tranche W, dans la région située à côté du dispositif fonctionnel 101 en appliquant une attaque chimique ionique réactive (RIE), là où le masque dur 103 est utilisé en tant que masque, à la suite de quoi on forme dans le masque dur 103 un trou de contact 103b, dans lequel une partie prédéterminée du dispositif fonctionnel 101 est exposée. Ensuite, on forme un film isolant 104 formé d'oxyde de silicium sur la surface exposée dans l'ouverture 103a et sur la surface exposée dans la partie concave 102 située du côté de la surface avant. La figure 13A représente cet état. Ensuite, on forme un film 105 empêchant une diffusion par électroconduction, sur l'ensemble de la surface avant de la tranche W, qui a été soumise aux étapes précédentes (voir la figure 13B), et on forme une couche formant germe (non représentée) sur le film 105 empêchant une diffusion. L'intérieur de l'ouverture 103a, l'intérieur du trou de contact 103b et l'intérieur de la partie concave 112 située sur le côté de surface avant sont remplis ensuite avec un film métallique 106 formé de cuivre, moyennant l'exécution d'un placage électrolytique, là où la couche forme germe est utilisée en tant que germe. Par conséquent, le film métallique 106 est connecté électriquement au dispositif fonctionnel 101 par l'intermédiaire du trou de contact 103b. La figure 13C représente cet état. Ensuite, on retire une partie du film métallique 106 et une partie du film 105 empêchant la diffusion, hormis au niveau de l'intérieur de la partie concave 102 située sur le côté de la surface avant, de l'ouverture 103a et du trou de contact 103b et en dehors d'une région prédéterminée possédant une configuration qui établit une connexion entre l'intérieur de l'ouverture 103a et l'intérieur du trou de contact 103b. La figure 13D représente cet état. Ensuite, on forme une couche UBM 107 et un plot 108 sur le film métallique 106 à l'extérieur de la partie concave 102 située sur le côté de la surface avant, de l'ouverture 103a et du trou de contact 103b. La couche UBM 107 est située entre le film métallique 106 et le plot 108. La figure 13E représente cet état. Ensuite, on colle la surface avant de la tranche W sur le dispositif de support (non représenté) et on meule mécaniquement la surface arrière Wr de la tranche W, ce qui entraîne un amincissement de la tranche W. Il en résulte que la partie concave 102 située du côté de la surface avant devient un trou traversant 112 et que le film métallique 106 est exposé dans la surface arrière Wr de la tranche W. Le film mince 106 situé dans la partie concave 102 de la face avant et dans l'ouverture 103a devient une électrode de pénétration 109. Le reste du film métallique 106 réalisé d'un seul tenant avec l'électrode de pénétration 109 agit en tant qu'élément de câblage 110, au moyen duquel l'électrode de pénétration 109 et le dispositif fonctionnel 101 sont connectés électriquement entre eux. La figure 13F représente cet état. Une couche endommagée par le meulage, qui possède des marques ou un endommagement de meulage formé lors du meulage, existe sur la surface arrière Wr de la tranche W. Pour retirer la couche endommagée par le meulage, on soumet la surface arrière Wr de la tranche W à une attaque chimique à sec sur environ 5 pm. A cet instant, l'électrode de pénétration 109, le film 105 empêchant la diffusion et le film isolant 104 sont difficilement attaqués chimiquement et font saillie sur la surface arrière Wr de la tranche W. La figure 13G représente cet état. Ensuite, on forme un film isolant 111 du côté de la surface arrière, formé d'oxyde de silicium, sur l'ensemble de la surface arrière Wr de la tranche W, puis on meule une partie du film isolant 111 qui recouvre l'électrode de pénétration 109, le film 105 empêchant la diffusion et le film isolant 104, on le retire et on l'expose (figure 13H). Ensuite, on découpe la tranche W en puces à semiconducteurs possédant chacune l'électrode pénétration 109. On empile les unes sur les autres, dans la direction longitudinale, les puces à semiconducteurs obtenues conformément au procédé de fabrication décrit précédemment et on réunit le plot 108 de chacune des puces à semiconducteurs adjacentes à l'électrode de pénétration 109 de la puce à semiconducteurs adjacente, l'électrode de pénétration 109 étant exposée au niveau de la surface arrière Wr de la tranche W, ce qui a pour effet que les puces à semiconducteurs peuvent être connectées électriquement entre elles. C'est pourquoi la longueur de câblage peut être raccourcie. Dans le dispositif à semiconducteurs ainsi structuré, la surface de montage est faible par rapport par exemple au substrat de câblage. Cependant, conformément au procédé classique de fabrication d'une puce à semiconducteurs, qui possède une électrode de pénétration 109, non seulement la pastille W, mais également le film métallique 106 (l'électrode de pénétration 109) est mise à la masse lorsque la surface arrière Wr de la puce W est connectée à la masse (voir la figure 13F). C'est pourquoi le cuivre constituant le film métallique 106 atteint une partie profonde de la tranche W à partir de la surface arrière Wr de la tranche W sous l'effet de la diffusion, et reste dans la tranche W même si une couche endommagée par le meulage est éliminée (voir figure 13G). Par conséquent, la tranche W est polluée et les propriétés de la puce à semiconducteurs sont altérées. Un but de la présente invention est de fournir un procédé pour fabriquer une puce à semiconducteurs apte à limiter la contamination métallique d'un substrat semiconducteur provoquée par la formation d'une électrode de pénétration. Un autre but de la présente invention est de fournir un dispositif à semiconducteurs possédant une puce 5 à semiconducteurs ayant d'excellentes propriétés, tout en ayant une électrode de pénétration. Un autre but de la présente invention est de fournir un procédé pour fabriquer un dispositif à semiconducteurs apte à limiter la contamination métallique d'une puce à semiconducteurs causée par la formation d'une électrode de pénétration. Un autre but de la présente invention est de fournir une puce à semiconducteurs permettant une excellente transmission d'un signal lumineux dans un trou traversant formé dans un substrat semiconducteur et de fournir un procédé pour fabriquer la puce à semiconducteurs. Un procédé pour fabriquer une puce à semiconducteurs selon un premier aspect de la présente invention inclut une de formation d'une partie concave du côté de la surface avant dans un substrat semiconducteur possédant une surface avant et une surface arrière, un dispositif fonctionnel étant formé sur la surface avant, la partie concave située du côté de la surface avant étant formée dans la surface avant et possédant une profondeur prédéterminée inférieure à une épaisseur du substrat semiconducteur, une étape de formation d'un bouchon factice consistant à appliquer un matériau non métallique dans la partie concave située du côté de la surface avant et insérer le bouchon factice formé par le matériau non métallique dans la partie concave située du côté de la surface avant, une étape d'amincissement consistant à enlever, à la suite de l'étape de formation du bouchon factice, une partie de la surface arrière du substrat semiconducteur et amincir le substrat semiconducteur de telle sorte que l'épaisseur du substrat semiconducteur devient inférieure à la profondeur de la partie concave située du côté de la surface avant et de telle sorte que la partie concave située du côté de la surface avant est formée en un trou traversant qui pénètre dans le substrat semiconducteur, une étape d'enlèvement du bouchon factice consistant à retirer le bouchon factice prévu dans le trou traversant, et une étape pour introduire, à la suite de l'étape de retrait du bouchon factice, un matériau métallique dans le trou traversant et former une électrode de pénétration, qui établit une connexion électrique entre un côté de surface avant et un côté de surface arrière du substrat semiconducteur et qui est connectée électriquement au dispositif fonctionnel. Conformément à la présente invention, le bouchon factice formé d'un matériau non métallique est prévu et le matériau métallique n'est pas prévu dans la partie concave du côté de la surface avant (trou traversant) lorsque l'étape d'amincissement est exécutée. Par conséquent des atomes métalliques ne diffusent jamais depuis la surface arrière du substrat semiconducteur pour pénétrer dans le substrat semiconducteur lorsqu'il est meulé par exemple, même si l'étape d'amincissement consiste à meuler physiquement la surface arrière du substrat semiconducteur. En d'autres termes, la contamination métallique du substrat semiconducteur provoqué par la formation de l'électrode de pénétration peut être empêchée. C'est pourquoi, conformément au procédé de fabrication de la présente invention, une puce à semiconducteurs, qui possède une contamination métallique moins importante et présente d'excellentes propriétés, peut être fabriquée tout en possédant une électrode de pénétration. Une puce à semiconducteurs, qui possède une électrode de pénétration qui pénètre dans un substrat semiconducteur dans le sens de l'épaisseur, peut être obtenue par l'envoi d'un matériau métallique dans un trou traversant, à partir duquel un bouchon factice a été retiré. Cette électrode de pénétration permet d'établir une connexion électrique sur une courte distance entre le côté de la surface avant et le côté de la surface arrière du substrat semiconducteur. Le matériau non métallique formant le bouchon factice peut être par exemple un polymère. Si l'étape d'amincissement consiste à meuler 10 physiquement la surface arrière du substrat semiconducteur, ce procédé de fabrication d'une puce à semiconducteurs peut en outre inclure une étape consistant à, après l'étape d'amincissement, retirer une couche endommagée par le meulage, qui comporte des marques de meulage ou un 15 endommagement de meulage provoqué par l'étape d'amincissement. De préférence, ce procédé de fabrication d'une puce à semiconducteurs inclut une étape consistant à, à la suite de l'étape de retrait du bouchon factice et avant l'étape de formation de l'électrode de pénétration, à former un film isolant sur la paroi intérieure du trou traversant. Dans ce cas, dans la puce à semiconducteurs résultante, un film isolant est intercalé entre l'électrode de pénétration et le substrat semiconducteur, et ce film isolant établit l'isolation électrique entre l'électrode de pénétration et le substrat semiconducteur. De préférence, ce procédé de fabrication d'une puce à semiconducteurs inclut une étape consistant à, après l'étape de retrait du bouchon factice et avant l'étape de formation de l'électrode de pénétration, former un film empêchant la diffusion, qui empêche une diffusion d'atomes métalliques de l'intérieur du trou traversant dans le substrat semiconducteur, sur la paroi intérieure du trou traversant. Dans ce cas, dans la puce à semiconducteurs résultante, un film empêchant la diffusion est intercalé entre l'électrode de pénétration et le substrat semiconducteur, et ce film empêchant la diffusion peut empêcher une diffusion d'atomes métalliques à partir de l'électrode de pénétration dans le substrat semiconducteur et peut empêcher une altération des propriétés de la puce à semiconducteurs. L'étape de formation de l'électrode de pénétration peut inclure par exemple une étape consistant à introduire un matériau métallique dans le trou traversant au moyen d'un placage électrolytique. Dans ce cas, une étape de formation d'une couche formant germe sur la paroi intérieure du trou traversant peut être exécutée avant l'envoi du matériau métallique. Le procédé de fabrication de la puce à semiconducteurs selon la présente invention peut en outre inclure une étape consistant à, après l'étape de formation du bouchon factice et avant l'étape de retrait du bouchon factice, former un élément de câblage qui vient en contact avec une surface exposée du bouchon factice sur le côté de la surface avant du substrat semiconducteur et qui est électriquement connecté au dispositif fonctionnel. Conformément à cet agencement étant donné que l'élément de câblage est formé de manière à venir en contact avec la surface exposée du bouchon factice sur le côté de la surface avant du substrat semiconducteur, on forme une électrode de pénétration connectée électriquement à l'élément de câblage en envoyant un matériau métallique dans le trou traversant, d'où le bouchon factice a été retiré. Etant donné que l'élément de câblage est connecté électriquement au dispositif fonctionnel, l'électrode de pénétration connectée électriquement au dispositif fonctionnel peut être aisément fabriquée conformément à ce procédé. L'étape de formation du bouchon factice peut 35 inclure une étape de remplissage par une résine photosensible consistant à remplir une zone intérieure de la partie concave du côté de la surface avant avec une résine photosensible qui est non conductrice, en tant que matériau non métallique pour former le bouchon factice constitué par la résine photosensible, et une étape d'exposition pour exposer le bouchon factice à la lumière de sorte qu'une partie périphérique extérieure prédéterminée du bouchon factice le long de l'ensemble d'une surface de paroi intérieure de la partie concave du côté de la surface avant n'est pas soluble dans un milieu d'attaque chimique prédéterminé et qu'une partie centrale du bouchon factice sur le côté intérieur à partir de la partie périphérique extérieure est soluble dans le milieu prédéterminé d'attaque chimique. Dans ce cas, l'étape de retrait du bouchon factice peut inclure une étape de développement consistant retirer la partie centrale du bouchon factice conformément à une attaque chimique moyennant l'utilisation du milieu prédéterminé d'attaque chimique. Conformément à cet agencement, le bouchon factice n'est pas entièrement retiré au moyen de l'étape de développement, et la partie périphérique extérieure du bouchon factice sur l'ensemble de la surface de paroi intérieure de la partie concave du côté de la surface avant subsiste. Etant donné que le bouchon factice est formé d'un matériau isolant, la partie périphérique extérieure du bouchon factice, qui subsiste en cet endroit sans être retirée, est intercalée entre l'électrode de pénétration et le substrat semiconducteur et sert de film isolant qui établit une isolation électrique entre l'électrode de pénétration et le substrat semiconducteur dans la puce à semiconducteurs résultante. Le film peut être formé de manière à posséder une épaisseur désirée au moyen du contrôle de la zone 35 d'exposition du bouchon factice lors de l'étape d'exposition. C'est pourquoi un film isolant épais possédant une absence suffisante de conductivité peut être aisément formé. La résine photosensible peut être ce qu'on appelle une résine photosensible de type positif, qui est insoluble dans un milieu prédéterminé d'attaque chimique, et dont une partie exposée est soluble dans ce milieu, ou peut être ce qu'on appelle une résine photosensible de type négatif, qui est soluble dans un milieu prédéterminé d'attaque chimique et dont une partie est insoluble dans ce milieu. Pour limiter la zone d'exposition, on peut utiliser un resist possédant une configuration prédéterminée. La zone d'exposition peut être limitée par une substrat autre que le resist. Par exemple, si on forme une partie concave du côté de la surface avant au moyen d'une attaque chimique ionique réactive en utilisant un masque dur comportant une ouverture, cette partie concave du côté de la surface avant possède une largeur légèrement supérieure à la largeur de l'ouverture. C'est pourquoi le masque dur est projeté légèrement vers l'intérieur à partir du bord de la partie concave situé du côté de la surface avant. La zone d'exposition par rapport à la résine photosensible (bouchon factice) dans la partie concave du coté de la surface avant peut être limitée par l'utilisation de cette partie saillante du masque dur. Un procédé de fabrication d'un dispositif à semiconducteurs selon un second aspect de la présente invention inclut une étape de production de puces à semiconducteurs pour produire une pluralité de puces à semiconducteurs, et une étape d'empilage pour l'empilage de la pluralité de puces à semiconducteurs les unes sur les autres, l'étape de production de puces à semiconducteurs incluant une étape pour former une partie concave du côté de la surface avant dans un substrat semiconducteur possédant une surface avant et une surface arrière, un dispositif fonctionnel étant formé sur la surface avant, la partie concave située du côté de la surface avant étant formée dans la surface avant et possédant une profondeur prédéterminée inférieure à une épaisseur du substrat semiconducteur, une étape de formation d'un bouchon factice consistant à appliquer un matériau non métallique dans la partie concave située du côté de la surface avant et insérer le bouchon factice formé par le matériau non métallique dans la partie concave située du côté de la surface avant, une étape d'amincissement consistant à enlever, à la suite de l'étape de formation du bouchon factice, une partie de la surface arrière du substrat semiconducteur et amincir le substrat semiconducteur de telle sorte que l'épaisseur du substrat semiconducteur devient inférieure à la profondeur de la partie concave située du côté de la surface avant et de telle sorte que la partie concave située du côté de la surface avant est formée en un trou traversant qui pénètre dans le substrat semiconducteur, une étape d'enlèvement du bouchon factice consistant à retirer le bouchon factice prévu dans le trou traversant, et une étape pour introduire, à la suite de l'étape de retrait du bouchon factice, un matériau métallique dans le trou traversant et former une électrode de pénétration, qui établit une connexion électrique entre un côté de surface avant et un côté de surface arrière du substrat semiconducteur et qui est connectée électriquement au dispositif fonctionnel. La contamination métallique de la puce à semiconducteurs provoquée par la formation de l'électrode de pénétration peut être empêchée conformément à l'étape de production d'une pluralité de puces à semiconducteurs. C'est pourquoi, conformément à ce procédé de fabrication du dispositif à semiconducteurs, il est possible d'obtenir un dispositif à semiconducteurs, qui possède des puces à semiconducteurs dont chacune comporte une électrode de pénétration et présente une faible contamination métallique. L'électrode de pénétration peut établir une connexion électrique sur une courte distance entre un dispositif fonctionnel de l'une de deux puces à semiconducteurs adjacentes empilées l'une sur l'autre et un dispositif fonctionnel de l'autre puce à semiconducteurs. Un procédé de fabrication d'un dispositif à semiconducteurs selon un troisième aspect de la présente invention inclut une étape de formation pour former une partie concave du côté de la surface avant dans un premier substrat semiconducteur possédant une surface avant et une surface arrière, un dispositif fonctionnel étant formé sur la surface avant, la partie concave située du côté de la surface avant étant formée dans la surface avant et possédant une profondeur prédéterminée inférieure à une épaisseur du premier substrat semiconducteur, une étape de formation d'un bouchon factice consistant à appliquer un matériau non métallique dans la partie concave située du côté de la surface avant et insérer le bouchon factice formé par le matériau non métallique dans la partie concave située du côté de la surface avant, une étape d'empilage pour réaliser l'empilage du premier substrat semiconducteur sur un second substrat semiconducteur tout en amenant la surface avant du premier substrat semiconducteur, dans lequel le bouchon factice est formé, à être située en face d'une surface du second substrat semiconducteur, une étape d'amincissement pour retirer une partie de la surface arrière du substrat semiconducteur empilé sur le second substrat semiconducteur et amincir le premier substrat semiconducteur de telle sorte que l'épaisseur du premier substrat semiconducteur devient inférieure à la profondeur de la partie concave située du côté de la surface avant et de telle sorte que la partie concave située du côté de la surface avant est formée en un trou traversant qui pénètre dans le premier substrat semiconducteur, une étape de retrait du bouchon factice pour retirer, à la suite de l'étape d'amincissement, le bouchon factice disposé dans le trou traversant, et une étape d'amenée d'un matériau métallique pour, à la suite de l'étape de retrait du bouchon factice, amener un matériau métallique dans le trou traversant et former une électrode de pénétration qui établit une connexion électrique entre un côté de surface avant et un côté de surface arrière du premier substrat semiconducteur, et qui est connectée électriquement au dispositif fonctionnel. Conformément à la présente invention, le bouchon factice formé d'un matériau non métallique est prévu et un matériau métallique n'est pas prévu dans la partie concave du côté de la surface avant (trou traversant) lorsque l'étape d'amincissement est exécutée. C'est pourquoi les atomes métalliques ne diffusent jamais depuis la surface arrière du premier substrat semiconducteur dans le premier substrat semiconducteur lorsqu'il est meulé par exemple, même si l'étape d'amincissement consiste à meuler physiquement la surface arrière du premier substrat semiconducteur. En d'autres termes, la contamination métallique du premier substrat semiconducteur provoquée par la formation de l'électrode de pénétration peut être empêchée. C'est pourquoi, conformément à ce procédé de fabrication du dispositif à semiconducteurs, il est possible de produire un dispositif à semiconducteurs possédant une puce à semiconducteurs (le premier substrat semiconducteur ou un substrat semiconducteur formé par découpage du premier substrat semiconducteur), qui comporte une électrode de pénétration et présente une contamination métallique moins importante. Conformément à ce procédé de fabrication d'un dispositif à semiconducteurs, le premier substrat semiconducteur est aminci alors qu'il est empilé sur le second substrat semiconducteur, pour la formation d'une électrode de pénétration. C'est pourquoi il n'est pas nécessaire d'empiler le premier substrat semiconducteur, qui a été soumis à l'étape d'amincissement, sur le second substrat semiconducteur. Ce procédé de fabrication d'un dispositif à semiconducteurs peut inclure en outre une étape consistant à, avant l'étape d'empilage, former un plot factice qui fait saillie à partir de la surface avant du premier substrat semiconducteur et qui vient en contact avec le bouchon factice. Dans ce cas, le second substrat semiconducteur peut inclure un élément de câblage prévu sur une surface du second substrat semiconducteur. Dans ce cas, l'étape d'empilage peut inclure une étape d'établissement d'un contact avec le plot factice, qui consiste à placer le plot factice en contact avec l'élément de câblage du second substrat semiconducteur, et une étape consistant à disposer un matériau de trace de manière à recouvrir une périphérie du plot factice qui est en contact avec l'élément de câblage du second substrat semiconducteur. Dans ce cas l'étape de retrait du plot factice peut inclure une étape de retrait du bouchon factice. Dans ce cas, l'étape d'amenée d'un matériau métallique peut inclure une étape d'amenée d'un matériau métallique jusqu'à un espace qui communique avec le trou traversant et qui est défini par le matériau de tracé et forme un plot qui est formé d'un seul tenant avec l'électrode de pénétration et qui fait saillie à partir de la surface avant du premier substrat semiconducteur. Conformément à cet agencement, étant donné que le bouchon factice vient en contact avec l'élément de câblage du second substrat semiconducteur sous l'effet de l'étape d'application d'un contact avec le plot factice, l'élément de câblage du second substrat semiconducteur est exposé dans l'espace défini par le matériau de tracé après que le plot factice a été retiré. C'est pourquoi, le matériau métallique est envoyé dans l'espace défini par le matériau de tracé après que le plot factice a été retiré de manière à former un plot lors de l'étape d'introduction du matériau métallique, ce plot est connecté électriquement à l'élément de câblage du second substrat semiconducteur. En d'autres termes, conformément à ce procédé de fabrication, le plot peut être formé en même temps qu'une électrode de pénétration est formée, et une connexion électrique peut être établie entre le plot et l'élément de câblage du second substrat semiconducteur lors de la formation du plot. Par exemple le matériau de tracé peut être un adhésif servant à fixer l'une à l'autre la surface avant du premier substrat semiconducteur et une surface du second substrat semiconducteur. L'élément de câblage du second substrat semiconducteur peut comporter une électrode de pénétration qui pénètre dans un second substrat semiconducteur dans le sens de l'épaisseur de ce dernier. Dans ce cas,l'étape de mise en contact du plot factice peut inclure une étape consistant à amener le plot factice en contact avec l'électrode de pénétration, qui pénètre dans le second substrat semiconducteur. Il est possible d'obtenir un dispositif à semiconducteurs dans lequel le plot du premier substrat semiconducteur est connecté électriquement à l'électrode de pénétration du second substrat semiconducteur. Un dispositif à semiconducteurs selon un quatrième aspect de la présente invention comprend une première puce à semiconducteurs et une seconde puce à semiconducteurs. La première puce à semiconducteurs inclut un substrat semiconducteur possédant une surface avant et une surface arrière, un dispositif fonctionnel formé sur la surface avant du substrat semiconducteur, une électrode de pénétration, qui est connectée électriquement au dispositif fonctionnel, et qui est disposée dans un trou traversant pénétrant dans le substrat semiconducteur dans le sens de l'épaisseur, à côté du dispositif fonctionnel, et qui établit une connexion électrique entre un côté de la surface avant et un côté de la surface arrière du substrat semiconducteur, et un plot qui est formé d'un seul tenant avec l'électrode de pénétration et qui fait saillie à partir de la surface avant du substrat semiconducteur. La seconde puce à semiconducteurs comprend un élément de câblage qui est formé sur une surface de la seconde puce à semiconducteurs tournée vers la surface avant du substrat semiconducteur, et qui reliée au bouchon de la première puce à semiconducteurs. Un procédé de fabrication de puces à semiconducteurs selon un cinquième aspect de la présente invention inclut une étape consistant à former une partie concave du côté de la surface avant dans un substrat semiconducteur possédant une surface avant et une surface arrière, un élément d'émission de lumière ou un élément de réception de lumière formé, sur la surface avant, la partie concave du côté de la surface avant étant formée dans la surface avant et possédant une épaisseur prédéterminée inférieure à une épaisseur du substrat semiconducteur, une étape de formation d'un bouchon pour introduire un matériau transparent dans la partie concave du côté de la surface avant et insérer un bouchon formé d'un matériau transparent dans la partie concave située du côté de la surface avant, et une étape d'amincissement pour, à la suite de l'étape de formation du bouchon, retirer une partie de la surface arrière du substrat semiconducteur et amincir le substrat semiconducteur de telle sorte que l'épaisseur du substrat semiconducteur devient inférieur à la profondeur de la partie concave située du côté de la surface avant et de telle sorte que la partie concave située du côté de la surface avant est formée en un trou traversant qui pénètre dans le substrat semiconducteur. Conformément à cette invention, un trou traversant pénétrant dans le substrat semiconducteur dans le sens de l'épaisseur peut être obtenu au moyen de l'étape d'amincissement. Un bouchon formé d'un matériau transparent est inséré dans le trou traversant. Le matériau transparent mentionné ici désigne un matériau qui peut transmettre une lumière (qui inclut une lumière invisible, comme par exemple un rayonnement infrarouge, ainsi qu'une lumière visible) émise par l'élément d'émission de lumière ou le matériau d'émission de lumière, qui peut transmettre une lumière (qui inclut une lumière invisible telle qu'un rayonnement infrarouge ainsi qu'une lumière visible), ayant une gamme de longueurs d'onde qui peut être reçue par l'élément de réception de lumière. C'est pourquoi la lumière émise par l'élément d'émission de lumière formé sur la surface avant du substrat semiconducteur peut être guidée en direction du côté de la surface arrière du substrat semiconducteur par le trou traversant (guide d'ondes), dans lequel le matériau transparent est inséré, ou la lumière guidée depuis le côté de la surface arrière du substrat semiconducteur peut être reçue par l'élément de réception de lumière formé sur la surface avant du substrat semiconducteur au moyen du trou traversant. Par conséquent, un signal lumineux peut être transmis par le trou traversant. Il existe un dispositif à semiconducteurs classique, dans lequel un élément intercalaire est prévu et est pourvu d'un module LSI formé sur l'une de ses surfaces et communique avec un panneau de montage au moyen d'un signal lumineux. Dans ce dispositif à semiconducteurs classique, une puce possédant un élément d'émission de lumière ou un élément de réception de lumière est prévue du côté de l'autre surface de l'élément intercalaire (c'est-à-dire sur le côté à l'opposé du module LSI). Cette puce et le module LSI sont connectés électriquement entre eux au moyen d'une électrode de pénétration prévue dans l'élément intercalaire et à travers une puce à circuits intégrés IC de commande de transformation d'un signal photoélectrique montée sur la première surface de l'élément intercalaire. Il est difficile de réduire la taille de ce dispositif à semiconducteurs classique ainsi structuré étant donné que des puces sont disposées sur les deux côtés de l'élément intercalaire. Etant donné que la puce à semiconducteurs produite conformément au procédé de fabrication selon la présente invention peut émettre et recevoir un signal lumineux entre le côté de la surface avant et le côté de la surface arrière du substrat semiconducteur par le trou traversant, un signal lumineux peut être envoyé et reçu entre l'élément d'émission de lumière ou l'élément de réception de lumière et le panneau de montage même si cette puce à semiconducteurs est montée sur le panneau de montage dans l'état amenant le côté de la surface arrière du substrat semiconducteur à être situé en vis-à-vis du panneau de montage. C'est pourquoi il est possible de réaliser un dispositif à semiconducteurs, dans lequel cette puce à semiconducteurs est montée en tant qu'élément intercalaire, et le module LSI est monté sur le côté de la surface avant du substrat semiconducteur, et par conséquent une communication au moyen d'un signal lumineux peut être obtenue avec la plaque de montage disposée sur le côté d'une de ses surfaces, tandis que l'élément d'émission et de lumière et l'élément de réception de lumière et le module LSI sont situés sur l'autre côté de son autre surface. En outre, la puce à circuits intégrés IC de commande de transformation de signal photoélectrique peut être formée, en plus de l'élément d'émission de lumière ou de l'élément de réception de lumière, dans le substrat semiconducteur (la surface avant), sans être une puce séparée du substrat semiconducteur. C'est pourquoi on peut réduire la taille du dispositif à semiconducteurs. En outre, dans le dispositif à semiconducteurs classique comportant l'élément intercalaire, la précision de position de la puce comportant l'élément d'émission de lumière ou l'élément de réception de lumière en rapport avec le panneau de montage dépend non seulement de la précision de montage de la puce comportant l'élément d'émission de lumière ou l'élément de réception de lumière par rapport à l'élément intercalaire, mais également la précision de montage de l'élément intercalaire par rapport au panneau de montage. C'est pourquoi, il était impossible d'améliorer la précision de position de la puce comportant l'élément d'émission de lumière ou l'élément de réception de lumière en rapport avec le panneau de montage. De façon analogue, il existe un dispositif à semiconducteurs de traitement de signaux, dans lequel une puce possédant un élément d'émission de lumière ou un élément de réception de lumière est montée sur une surface d'un substrat comportant un trou traversant, et la lumière est transmise entre l'élément d'émission de lumière ou l'élément de réception de lumière et le côté de l'autre surface du substrat au moyen du trou traversant. Dans ce cas, quelquefois, la lumière ne peut pas passer de façon excellente par le trou traversant, et un signal lumineux ne peut pas être traité si la précision de montage de la puce comportant l'élément d'émission de lumière ou l'élément de réception de lumière est faible par rapport au substrat comportant le trou traversant. Conformément à la présente invention, étant donné 35 que l'élément d'émission de lumière ou l'élément de réception de lumière peuvent être formés directement dans le substrat semiconducteur, la précision de position de l'élément d'émission de lumière ou de l'élément de réception de lumière en rapport avec le substrat à semiconducteurs peut être amélioré. C'est pourquoi, lorsque cette puce à semiconducteurs est montée sur le panneau de montage, la précision de position de l'élément d'émission de lumière ou de l'élément de réception de lumière en rapport avec le panneau de montage peut être améliorée. En outre, conformément à la présente invention, on réalise une puce à semiconducteurs caractérisée en ce qu'un trou traversant un élément d'émission de lumière ou un élément de réception de lumière sont formés dans la puce unique. C'est pourquoi, contrairement au cas où une puce possédant un élément d'émission de lumière ou un élément de réception de lumière est monté sur un substrat comportant un trou traversant, la précision de montage d'une puce ne pose pas de problème. C'est-à-dire que, conformément à ce procédé de fabrication, il est possible de produire une puce à semiconducteurs pouvant transmettre d'une manière excellente un signal lumineux par un trou traversant formé dans un substrat semiconducteur. S'il existe trois ou plus de trois puces à semiconducteurs, dont chacune comporte un élément d'émission de lumière ou un élément de réception de lumière et ne comporte aucun trou traversant, sont empilées les unes sur les autres, le signal lumineux ne peut pas être transmis directement entre deux puces à semiconducteurs non adjacentes l'une à l'autre. Au contraire, la puce à semiconducteurs fournie par la présente invention permet de transmettre un signal lumineux à travers le trou traversant et par conséquent, même lorsque trois ou plus de trois puces à semiconducteurs dont chacune est réalisée conformément à la présente invention sont empilées les unes sur les autres, un signal lumineux peut être transmis directement entre les deux puces à semiconducteurs non adjacentes entre elles. Ce procédé de fabrication de puces à semiconducteurs peut en outre comporter une étape servant à former un élément qui établit un trajet de lumière entre l'élément d'émission de lumière ou l'élément de réception de lumière et le côté de la surface arrière du substrat à semiconducteurs au moyen du trou traversant à côté de l'élément d'émission de lumière ou de l'élément de réception de lumière. C'est pourquoi, lorsqu'une lumière émise par l'élément d'émission de lumière n'est pas guidée directement sur le côté de la surface arrière du substrat semiconducteur au moyen du trou traversant, le trajet de lumière entre l'élément de lumière et le côté de la surface arrière du substrat semiconducteur au moyen du trou traversant peu être établi par l'élément d'établissement du trajet de lumière. De même, lorsque la lumière guidée à partir du côté de la surface arrière du substrat semiconducteur par le trou traversant n'est pas reçue directement par l'élément de réception de lumière, le tracé de lumière situé entre le côté de la surface arrière du substrat semiconducteur et l'élément de réception de lumière et passant par le trou traversant peut être établi par l'élément d'établissement du trajet de lumière. Un procédé de fabrication d'une puce à semiconducteurs selon un sixième aspect de la présente invention inclut une étape de formation d'une partie concave du côté de la surface avant dans un substrat semiconducteur possédant une surface avant et une surface arrière, un élément d'émission de lumière ou un élément de réception de lumière formé, sur la surface avant, la partie concave du côté de la surface avant étant formée dans la surface avant et possédant une épaisseur prédéterminée inférieure à une épaisseur du substrat semiconducteur, une étape de formation d'un bouchon factice consistant à envoyer une charge de remplissage dans la partie concave située du côté de la surface avant et insérer un bouchon factice formé du matériau de remplissage dans la partie concave du côté de la surface avant, une étape d'amincissement pour, à la suite de l'étape de formation du bouchon factice, retirer une partie de la surface arrière et amincir le substrat semiconducteur de sorte que l'épaisseur du substrat semiconducteur devient inférieure à la profondeur de la partie concave située du côté de la surface avant et de telle sorte que la partie concave située du côté de la surface avant est formée en un trou traversant qui pénètre dans le substrat semiconducteur, et une étape de retrait du bouchon factice pour, à la suite de l'étape d'amincissement, retirer le bouchon factice prévu dans le trou traversant. Conformément à la présente invention, lorsque l'étape d'amincissement est exécutée, étant donné que le bouchon factice est logé dans la partie concave du côté de la surface avant (trou traversant), la boue de meulage est empêchée de venir dans le trou traversant par exemple même si l'étape d'amincissement consiste à meuler physiquement la surface arrière du substrat semiconducteur. D'autre part, étant donné que le bouchon factice inséré dans le trou traversant est retiré après que le trou traversant a été formé conformément à l'étape d'amincissement, la lumière peut passer dans ce trou traversant même si le matériau de remplissage n'est pas transparent. C'est pourquoi la lumière peut être transmise entre l'élément d'émission de lumière ou l'élément de réception de lumière formé sur la surface avant du substrat semiconducteur et du côté de la surface arrière du substrat semiconducteur en passant par le trou traversant. La puce à semiconducteurs fabriquée conformément 35 à ce procédé de fabrication permet une réduction de la taille d'un dispositif à semiconducteurs utilisant cette puce à semiconducteurs en tant qu'élément intercalaire. En outre, étant donné qu'un signal lumineux peut être transmis par le trou traversant, lorsque trois ou plus de trois puces à semiconducteurs, dont chacune est la puce à semiconducteurs fabriquée conformément à ce procédé de fabrication, sont empilées les unes sur les autres, le signal lumineux peut être transmis directement entre deux puces à semiconducteurs non adjacentes entre elles. En outre, étant donné que le trou traversant et l'élément d'émission de lumière ou l'élément de réception de lumière sont formés sur la puce unique, la précision de montage de la puce ne pose aucun problème, contrairement au cas où une puce possédant un élément d'émission de lumière ou un élément de réception de lumière est montée sur une surface comportant un trou traversant. En d'autres termes, il est possible de produire une puce à semiconducteurs apte à transmettre d'une manière excellente un signal lumineux par l'intermédiaire d'un trou traversant formé dans le substrat semiconducteur à l'aide de ce procédé de fabrication de puces à semiconducteurs. Une puce à semiconducteurs conformément à un septième aspect de la présente invention comprend un substrat semiconducteur possédant une surface avant et une surface arrière, un élément d'émission de lumière ou un élément de réception de lumière formé sur la surface avant du substrat semiconducteur, et un élément qui établit un trajet de la lumière entre l'élément d'émission de lumière et l'élément de réception de lumière et un côté de surface arrière du substrat semiconducteur au moyen d'un trou traversant pénétrant dans le substrat semiconducteur dans le sens de l'épaisseur de ce dernier à côté de l'élément d'émission de lumière ou de l'élément de réception de lumière. La puce à semiconducteurs peut être produite par exécution d'une étape de formation d'un élément qui établit un trajet de lumière entre l'élément d'émission de lumière ou l'élément de réception de lumière et un côté de la surface arrière du substrat semiconducteur par le trou traversant formé lors du procédé de fabrication de puces à semiconducteurs mentionné précédemment. Par exemple, un élément qui réfléchit la lumière émise par l'élément d'émission de lumière en direction du côté de la surface arrière du substrat semiconducteur par le trou traversant, ou un élément qui réfléchit la lumière guidée depuis le côté de la surface arrière du substrat semiconducteur en direction du côté de la surface avant du substrat semiconducteur par le trou traversant en direction de l'élément de réception de lumière, tel qu'un prisme ou un miroir, peut être utilisé en tant qu'élément d'établissement du trajet de lumière. D'autres caractéristiques et avantages de la présente invention, ressortiront de la description donnée ci-après, prise en référence aux dessins annexés, sur lesquels: - la figure 1 est une vue en coupe schématique montrant une structure d'une plaquette à semiconducteurs produite au moyen d'un procédé de fabrication selon une première forme de réalisation de la présente invention; - les figures 2A à 2I sont des vues en coupe schématique permettant d'expliquer le procédé de fabrication d'un dispositif à semiconducteurs représenté sur la figure 1; - la figure 3 est une vue en coupe schématique 30 représentant une structure d'une puce à semiconducteurs produite au moyen d'un procédé de fabrication selon une seconde forme de réalisation de la présente invention; - la figure 4 est une vue en coupe schématique montrant une structure d'une puce à semiconducteurs réalisé 35 au moyen d'un procédé de fabrication selon une troisième forme de réalisation de la présente invention; - les figures 5A à 5J sont des vues en coupe schématique permettant d'expliquer le procédé de fonctionnement d'un dispositif à semiconducteurs représenté sur la figure 4; - la figure 6 est une vue en coupe schématique montrant une structure d'une puce à semiconducteurs fabriquée au moyen d'un procédé de fabrication selon une quatrième forme de réalisation de la présente invention; - la figure 7 est une vue en coupe schématique montrant une structure d'un dispositif à semiconducteurs qui inclut une pluralité de puces à semiconducteurs, dont l'une est représentée sur la figure 4; - la figure 8 est une vue en coupe schématique montrant une structure d'un dispositif à semiconducteurs selon une forme de réalisation de la présente invention; - les figures 9A à 9H sont des vues en coupe schématique permettant d'expliquer le procédé de fabrication du dispositif à semiconducteurs représenté sur la figure 8; - la figure 10 est une vue en coupe schématique montrant une structure d'une puce à semiconducteurs conformément à une forme de réalisation de la présente invention; - la figure 11 est une vue en coupe schématique montrant un dispositif à semiconducteurs, dans lequel une puce à semiconducteurs possédant une partie d'émission de lumière et une partie de réception de lumière est utilisée en tant qu'élément intercalaire, et représentant une structure d'un panneau de montage, sur lequel le dispositif à semiconducteurs est monté; - les figures 12A à 12C sont des vues en coupe schématique permettant d'expliquer le procédé de fabrication de la puce à semiconducteurs représenté sur la figure 10; - les figures 13A à 13H sont des vues en coupe schématique permettant d'expliquer un procédé classique de fabrication d'une puce à semiconducteurs comportant une électrode de pénétration; et - la figure 14 est une vue en coupe schématique montrant un dispositif à semiconducteurs classique, qui envoie et reçoit un signal lumineux, et montrant une structure d'un panneau de montage, sur lequel le dispositif à semiconducteurs est monté. La figure 1 est une vue en coupe schématique montrant une structure d'une puce à semiconducteurs fabriquée conformément à un procédé de fabrication selon un premier mode de mise en oeuvre de l'invention. Cette puce à semiconducteurs 1 inclut un substrat semiconducteur formé par exemple de silicium. Un dispositif fonctionnel (un élément actif tel qu'un transistor ou un élément passif tel qu'une résistance ou un condensateur) 3 comporte une pluralité d'électrodes formés sur une surface (désignée ci-après comme étant la "surface avant") du substrat semiconducteur 2. Un trou traversant 4, qui pénètre dans le substrat semiconducteur 2 dans le sens de l'épaisseur est formé à côté du dispositif fonctionnel 3. Un masque dur 6 formé par exemple d'oxyde de silicium est formé sur la surface avant du substrat semiconducteur 2. Le masque dur 6 comporte une ouverture 6a et un trou de contact 6b. L'ouverture 6a est formé dans une région dans laquelle l'ouverture 6a coïncide pour l'essentiel avec le trou traversant 4 lorsqu'on regarde perpendiculairement à la surface avant du substrat semiconducteur 2. Une région prédéterminée (l'une des électrodes) du dispositif fonctionnel 3 apparaît à l'intérieur du trou de contact 6b. La largeur de l'ouverture 6a est légèrement inférieure à celle du trou traversant 4. Sur l'autre côté de la surface avant du substrat semiconducteur 2, le masque dur 6 fait saillie légèrement vers l'intérieur à partir du bord du trou traversant 4. Un élément de câblage 11 est formé dans une région continue comprenant l'ouverture 6a et le trou de contact 6b lorsqu'on regarde perpendiculairement à la surface avant du substrat semiconducteur 2. L'élément de câblage 11 s'étend depuis le dessus du masque dur 6, d'une manière permettant de bloquer l'ouverture 6a. L'élément de câblage 11 est connecté électriquement au dispositif fonctionnel 3 par remplissage du trou de contact 6b par cet élément. Un film 13 de protection de la surface avant, qui est formé d'oxyde de silicium ou de nitrure de silicium (Si3N4) est formé sur la surface de l'élément de câblage 11 et sur la surface du masque dur 6. Le film 13 de protection de la surface avant comporte une ouverture 13a située dans une région prédéterminée sur l'élément de câblage 11. L'ouverture 13a est formée de manière à coïncider sensiblement avec l'ouverture 6a du masque dur 6, lorsqu'on regarde perpendiculairement à la surface avant du substrat semiconducteur 2. Un plot (électrode saillante) 12, qui fait saillie à partir de la surface du film 13 de protection de la surface avant, est réuni à l'élément de câblage 11 à travers l'ouverture 13a. Un film 16 de protection de la surface arrière comporte une ouverture 16a qui est formé d'oxyde de silicium ou de nitrure de silicium, et est formé sur une surface (désignée ci-après comme étant la "surface arrière") situé à l'opposé de la surface avant du substrat semiconducteur 2. L'ouverture 16a est formée de manière à coïncider pour l'essentiel avec les trous traversants 4 lorsqu'on regarde perpendiculairement à la surface avant du substrat semiconducteur 2. La surface de paroi intérieure du trou traversant 4 et la surface de paroi intérieure de l'ouverture 16a sont formées continûment. Un film isolant 5 d'oxyde de silicium (SiO2) est formé sur la surface de paroi intérieure du trou traversant 4, sur la surface de paroi intérieure de l'ouverture 6a et sur la surface de paroi intérieure de l'ouverture 16a. Un film continu 17 empêchant une diffusion, qui est réalisé en un matériau conducteur (tel que du titane-tungstène (TiW), du nitrure de tantale (TaN) ou du nitrure de titane (TiN), est formé sur le film isolant 5 et sur la surface de l'élément de câblage 11 qui apparaît à l'intérieur de l'ouverture 6a. La région intérieure du film 7 empêchant la diffusion dans le trou traversant 4 et dans les ouvertures 6a et 16a est remplie par une électrode de pénétration 10 constituée par exemple par du cuivre. C'est pourquoi, le film isolant 5 et le film 7 empêchant la diffusion sont intercalés entre l'électrode de pénétration 10 et le substrat semiconducteur 2. L'électrode de pénétration 10 est isolée électriquement par rapport au substrat semiconducteur 2 à l'aide du film isolant 5. Le film 7 empêchant la diffusion est formé d'un matériau à l'aide duquel des atomes métalliques (cuivre) constituant l'électrode de pénétration 10 ne peuvent pas diffuser en direction du substrat semiconducteur 2. Sur le côté de la surface arrière du substrat semiconducteur 2, chacun des éléments comprenant l'électrode de pénétration 10, le film 7 empêchant la diffusion et le film isolant 5 comporte une face d'extrémité exposée sensiblement de niveau avec la surface du film 16 protégeant la surface arrière. La face d'extrémité exposée de l'électrode de pénétration 10 sert de surface de connexion 10a sur le côté arrière, utilisée pour être connectée électriquement à d'autres puces à semiconducteurs ou à d'autres substrats de câblage Le dispositif fonctionnel 3 est connecté électriquement au plot 12 disposé sur le côté de la surface avant du substrat semiconducteur 2 au moyen de l'élément de câblage 11 et est connecté électriquement à la surface de connexion l0a sur le côté de la surface arrière, disposé sur le côté de la surface arrière du substrat semiconducteur 2 au moyen de l'élément de câblage 11, au moyen du film 7 empêchant une diffusion et au moyen de l'électrode de pénétration 10. Le plot 12 et la surface de connexion l0a sur le côté arrière sont connectés entre eux par l'intermédiaire de l'élément de câblage 11, du film 7 empêchant une diffusion et de l'électrode de pénétration 10. Par conséquent, une connexion électrique peut être établie depuis côté de la surface avant de la puce à semiconducteurs 1 (c'est-à-dire le côté de la surface avant du substrat semiconducteur 2) au dispositif fonctionnel 3 par l'intermédiaire du plot 12. De façon analogue, une connexion électrique peut être établie depuis le côté de la surface arrière de la puce à semiconducteurs 1 (c'est-à-dire le côté de la surface arrière du substrat semiconducteur 2) jusqu'au dispositif fonctionnel 3 par l'intermédiaire de la surface de connexion 10a du côté arrière. La longueur de câblage entre le côté de la surface avant et le côté de la surface arrière de la puce à semiconducteurs 1 est raccourcie par l'électrode de pénétration 10 qui pénètre dans le substrat semiconducteur 2. En outre, étant donné que le film 7 empêchant une diffusion est intercalé entre l'électrode de pénétration 10 et le substrat semiconducteur 2, les atomes de cuivre constituant l'électrode de pénétration ne peuvent pas diffuser dans le substrat semiconducteur 2 et ainsi ne peuvent pas altérer les propriétés de la puce à semiconducteurs 1. Les figures 2A à 2I sont des vues en coupe 35 schématique permettant d'expliquer un procédé pour fabriquer la puce à semiconducteurs 1 de la figure 1. Une pluralité de puces à semiconducteurs 1 sont formées à partir d'une seule tranche semiconductrice (désignée ci-après simplement sous le terme "tranche") W. Cependant, seule une partie d'un élément, qui correspond à une seule puce à semiconducteurs 1 dans la tranche W, est représentée sur les figures 2A à 2I. La tranche W des figures 2A à 2I possède une pluralité de régions, dont chacune correspond à la puce àsemiconducteurs finie 1 représentée sur la figure 1, formée strictement dans le plan de la tranche W. Un masque dur 6, qui est constitué par exemple par de l'oxyde de silicium et possède une ouverture 6a dans sa partie prédéterminée, est formé sur une surface (désignée ci-après comme étant la "surface avant") d'une tranche semiconductrice W (désignée ci-après simplement sous le terme "tranche"), sur laquelle le dispositif fonctionnel 3 est formé. L'ouverture 6a est formée de telle sorte qu'une région à côté du dispositif fonctionnel 3 est exposée dans la tranche W. Ensuite, une partie concave 9 située du côté de la surface avant est formée dans la région située à côté du dispositif fonctionnel 3 conformément à une attaque chimique ionique réactive (RIE) à travers l'ouverture 6a du masque dur 6. La partie concave 9 située sur le côté de la surface avant possède une profondeur prédéterminée (par exemple 70 m, qui est inférieure à l'épaisseur de la tranche W (c'est-à-dire ne traverse pas la tranche W). En tant que résultat de la formation de la partie concave 9 sur le côté de la surface avant au moyen de l'attaque chimique ionique réactive, la partie concave 9 sur le côté de la surface avant possède une largeur légèrement supérieure à la largeur de l'ouverture 6a. C'est pourquoi, le masque dur 6 fait légèrement saillie vers l'intérieur à partir du bord de la partie concave 9 du côté de la surface avant. Ensuite, on forme un trou de contact 6b, à l'aide duquel une des électrodes du dispositif fonctionnel 3 est exposée, dans le masque dur 6. Le trou de contact 6b peut être formé par attaque chimique du masque dur 6 par exemple à travers un film de resist (non représenté), qui possède une ouverture dans une région correspondant au trou de contact 6b. Ensuite, on forme un film isolant 5 constitué d'oxyde de silicium sur la surface exposée de l'intérieur de l'ouverture 6b et de l'intérieur de la partie concave 9 située du côté de la surface avant conformément à un procédé CVD (procédé chimique en phase vapeur). Le film isolant 5 peut être formé sur la surface exposée de l'intérieur de l'ouverture 6a et de l'intérieur de la partie concave 9 par exemple par formation d'un film de resist (non représenté) possédant une ouverture qui expose l'ouverture 6a et la partie concave 9 située du côté de la surface avant, par formation d'un film isolant sur l'ensemble de la surface du côté de la surface avant de la tranche W dans cet état, et par retrait du film de resist. La figure 2A représente cet état. Ensuite, on remplit l'intérieur de la partie concave 9 située du côté de la surface avant et l'intérieur de l'ouverture 6a par un matériau non métallique, tel qu'un polymère, ce qui conduit à la formation d'un bouchon factice 8 (voir figure 2B). La surface exposée du bouchon factice 8 exposée à partir de l'ouverture 6a et la surface du masque dur 6 sont essentiellement de niveau entre elles. Ensuite, on forme un élément de câblage 11 dans une région s'étendant de l'intérieur du trou de contact 6b jusqu'au bouchon factice 8. Pour former l'élément de câblage il, on applique tout d'abord un matériau métallique sur l'ensemble de la surface du côté de la surface avant de la tranche W, qui a été soumise au processus précédent. On introduit le matériau métallique dans le trou de contact 6b et on le met en contact avec l'une des électrodes du dispositif fonctionnel 3 exposée à l'intérieur du trou de contact 6b. Ensuite on élimine une partie du matériau métallique autre qu'une région continue incluant l'ouverture 6a et le trou de contact 6b (c'est-à-dire une région correspondant à l'élément de câblage 11 (voir figure 1)) lorsqu'on regarde perpendiculairement la surface avant du substrat semiconducteur 2, au moyen d'une opération d'attaque chimique qui utilise un film de resist ayant une configuration prédéterminée, ce qui permet d'obtenir l'élément de câblage 11 connecté électriquement au dispositif fonctionnel 3. En outre, on forme un film 13 de protection de la surface avant du côté de la surface avant de la tranche W, qui a été soumise au processus de traitement précédent, c'est-à-dire sur le masque dur 6 et sur l'élément de câblage 11. Ensuite on forme une ouverture 13a dans le film 13 de protection de la surface avant, dans une région de l'ouverture 6a. On forme ensuite un plot 12 réuni à l'élément de câblage 11 à travers l'ouverture 13a. La figure 2C représente cet état. Ensuite, on colle la surface avant de la tranche W (c'est-à-dire la surface sur laquelle le dispositif fonctionnel 3 est formé), sur un dispositif de support non représenté, tandis que l'on applique à la surface arrière Wr de la tranche W (c'est-à-dire la surface à l'opposé de la surface avant) un meulage mécanique, ce qui permet d'amincir la tranche W. Il en résulte que le bouchon factice 8 est exposé au niveau de la surface arrière Wr de la tranche W et que la partie concave 9 du côté de la surface avant est formée dans le trou traversant 4, qui traverse la tranche W dans le sens de l'épaisseur. La figure 2D représente cet état. Une couche d'endommagement due au meulage, qui 35 comporte des marques de meulage ou un endommagement provoqué lors du meulage, existe sur la surface arrière Wr de la tranche W. Pour enlever la couche comportant des endommagements dus au meulage, on soumet la surface arrière Wr de la tranche W à une attaque chimique à sec ou à une attaque chimique à l'état humide sur environ 5 m. A cet instant, le bouchon factice 8 et le film isolant 5 sont attaqués chimiquement et font saillie à partir de la surface arrière Wr de la tranche W. La figure 2E représente cet état. Ensuite, on forme un film 16 de protection de surface arrière, constitué d'oxyde de silicium ou de nitrure de silicium sur l'ensemble de la surface du côté de la surface arrière Wr de la tranche W, qui a subi le traitement précédent. Dans cet état, les parties du bouchon factice 8 et du film isolant 5 qui font saillie à partir de la surface arrière Wr de la tranche W sont recouvertes par le film 16 de protection de la surface arrière. Ensuite, on applique un meulage mécanique à la surface arrière Wr de la tranche W de sorte que les faces d'extrémité des parties saillantes du bouchon factice 8 et du film isolant 5 sont exposées par rapport au film 16 de protection de la surface arrière. Il en résulte qu'une ouverture 16a, qui possède une surface de paroi intérieure contiguë à la surface de paroi intérieure du trou traversant 4, est formée dans le film 16 de protection de la surface arrière. Du côté de la surface arrière Wr de la tranche W, la surface du film 16 de protection de la surface arrière est réalisée de manière à être essentiellement de niveau avec la face d'extrémité exposée du bouchon factice 8 avec la face d'extrémité exposée du film isolant 5 par meulage de la surface arrière Wr de la tranche W. La figure 2F représente cet état. Ensuite, on retire le bouchon factice 8 situé à l'intérieur du trou traversant 4 et des ouvertures 6a et 16b, au moyen d'une opération d'attaque chimique qui utilise un solvant approprié. 1l en résulte que l'élément de câblage 11 est exposé au niveau du fond (du côté du plot 12) de l'ouverture 6a (voir figure 2G). Ensuite, on forme le film 7 empêchant la diffusion sur l'ensemble de la surface exposée du côté de la surface arrière Wr de la tranche W qui a été soumis au traitement précédent, c'est-à-dire la surface du film 16 de protection de la surface arrière, sur la surface de paroi intérieure (sur le film isolant 5) du trou traversant 4 et des ouvertures 6a et 16b et la surface exposée au niveau de l'ouverture 6a de l'élément de câblage 11. La figure 2H représente cet état. En outre, on forme une couche formant germe (non représentée) constituée de cuivre sur le film 7 empêchant la diffusion. Sur ce dernier on forme ensuite un film de cuivre 14 au moyen d'un placage électrolytique, lors duquel la couche formant germe est utilisée en tant que germe. On forme le film de cuivre 14 de manière qu'il remplace la région intérieure de la couche formant germe, à l'intérieur des ouvertures 6a et 16a et du trou traversant 4. Le film de cuivre 14 est également formé sur la couche formant germe (sur le film 7 empêchant une diffusion) à l'extérieur des ouvertures 6a et 16b et du trou traversant 4. La figure 2i représente cet état. Ensuite, on retire une partie du film de cuivre 14, une partie de la couche formant germe et une partie du film 7 empêchant la diffusion, qui sont situées à l'extérieure des ouvertures 6a et 16a et du trou traversant 4, par exemple au moyen d'un polissage CMP (polissage chimico- mécanique). Il en résulte que la surface exposée (surface CMP) du film de cuivre 14 est formée dans la surface de connexion l0a sur le côté arrière, qui est sensiblement de niveau avec la surface du film 16 de protection de la surface arrière. La partie restante du film de cuivre 14 sert d'électrode de pénétration 10. Ensuite, on découpe la tranche W dans des positions prédéterminées de manière à produire des puces à semiconducteurs 1, dont l'une est représentée sur la figure 1. Lors de l'étape de meulage de la surface arrière Wr de la tranche W (voir figure 2D) et lors de l'étape d'élimination de la couche comportant des endommagements dûs au meulage (voir figure 2E) conformément au procédé de fabrication de la puce à semiconducteurs 1 décrite précédemment, le bouchon factice 8 formé d'un matériau non métallique, tel qu'un polymère, est disposé dans la partie concave 9 du côté de la surface avant (le trou traversant 4), mais un matériau métallique, tel que du cuivre, n'est pas disposé dans cette partie. C'est pourquoi, étant donné que les atomes métalliques ne diffusent jamais dans la tranche W à partir de la surface arrière Wr de cette dernière, lors de ces étapes, on peut obtenir une puce à semiconducteurs qui possède un substrat semiconducteur 1 qui possède un substrat semiconducteur 2 avec une contamination métallique moins grande. En d'autres termes, conformément à ce procédé de fabrication, on peut fabriquer une puce à semiconducteurs qui présente une contamination métallique plus faible et possède d'excellentes propriétés, tout en comportant une électrode de pénétration 10. En outre, étant donné qu'il n'existe aucun risque qu'une contamination métallique affecte le dispositif fonctionnel 3, la tranche W peut être extrêmement aminci (par exemple à moins de 50 m d'épaisseur). En outre, étant donné que l'élément de câblage 11 est formé de manière à recouvrir la surface exposée du bouchon factice 8 du côté de la surface avant de la pastille W, l'électrode de pénétration 10 connecté électriquement à l'élément de câblage 11 peut être formée par remplissage, avec un matériau métallique, de l'intérieur du trou traversant 4, à partir duquel le bouchon factice a été retiré. Etant donné que l'élément de câblage 11 est connecté électriquement au dispositif fonctionnel 3, l'électrode de pénétration 10 connectée électriquement au dispositif fonctionnel 3 peut être aisément fabriquée conformément à ce procédé. La figure 3 est une vue en coupe schématique montrant une structure d'une puce à semiconducteurs produite au moyen d'un procédé de fabrication conformément à une seconde forme de réalisation de la présente invention. Sur la figure 3, le même symbole de référence que sur la figure 1 est utilisé pour un élément correspondant à chaque élément de la figure 1, et on n'en donnera pas la description. Cette puce à semiconducteurs 31 possède une configuration de connexion 32 prévue dans une région entourant le trou traversant 4 sur le côté de la surface arrière du substrat semiconducteur 2. La configuration de connexion 32 est formée d'un seul tenant avec l'électrode de pénétration 10, et est réalisée avec le même type de matériau que l'électrode pénétration 10, c'est-à-dire est réalisée en cuivre. Un film 7 empêchant la diffusion est intercalé entre la configuration de connexion 32 et le film 16 de protection de la surface arrière. La surface de la configuration de connexion 32 est utilisée en tant que surface de connexion sur le côté arrière 32a pour l'obtention d'une connexion électrique avec l'extérieur de la puce à semiconducteurs 31. Un plot d'une autre puce à semiconducteurs ou un plot d'électrode formé sur un substrat de câblage peut être réuni en un emplacement quelconque de la surface de connexion 32a sur le côté arrière. Par exemple, dans un dispositif à semiconducteurs, qui comporte cette puce à semiconducteurs 31 et le substrat de câblage, la surface de connexion 32a sur le côté arrière et le plot d'électrode du substrat de câblage peuvent être connectés entre eux au moyen d'un fil de liaison. Dans le procédé pour fabriquer une puce à semiconducteurs 1, la configuration de connexion 32 peut être obtenue par le fait qu'on forme tout d'abord le film en cuivre 14 (voir figure 2I), et on élimine partiellement le film de cuivre 14, la couche formant germe et le film 7 empêchant la diffusion, mais on met en oeuvre une opération d'attaque chimique par exemple à travers le film de resist de manière à laisser subsister une partie prédéterminée autour du trou traversant 4, sans retirer complètement le film de cuivre 14, la couche formant germe et le film 7 empêchant la diffusion existant à l'extérieur des ouvertures 6a et 16a et du trou traversant 4. La figure 4 est une vue en coupe schématique représentant une structure d'une puce à semiconducteurs produite au moyen d'un procédé de fabrication selon un troisième mode de mise en oeuvre de la présente invention. Sur la figure 4, le même symbole de référence que sur la figure 1 est utilisé pour un élément correspondant à chaque élément de la figure 1, et on n'en donnera aucune description. Un film isolant 42 formé d'une résine photosensible, un film 43 empêchant la diffusion et une électrode de pénétration 43 réalisés en cuivre sont prévus à l'intérieur du trou traversant 4 et de l'ouverture 6a de la puce à semiconducteurs 41. Le film isolant 42 est prévu sur l'ensemble de la surface la paroi intérieure du trou traversant 4 et de l'ouverture 6a. L'électrode de pénétration 45 est disposée le long de l'axe central du trou traversant 4 dans la région intérieure du film isolant 42. Le film 43 empêchant la diffusion est intercalé entre le film isolant 42 et l'électrode de pénétration 43 et entre l'élément de câblage 11 et l'électrode de pénétration 45. Le film isolant 42 est plus épais que le film isolant 5 de la puce à semiconducteurs 1 de la figure 1. L'électrode de pénétration 45 et le substrat semiconducteur 2 sont très bien isolés l'un de l'autre par le film isolant 42. Etant donné que le film 43 empêchant la diffusion est intercalée entre l'électrode de pénétration 45 et le substrat semiconducteur 2, les atomes de cuivre constituant l'électrode de pénétration 45 ne peuvent pas diffuser dans le substrat semiconducteur 2 et ainsi n'altèrent pas les propriétés de la puce à semiconducteurs 41. Sur le côté de la surface arrière du substrat semiconducteur 2, l'électrode de pénétration 45, le film 43 empêchant la diffusion et le film isolant 42 possèdent chacun une face d'extrémité exposée, qui est sensiblement de niveau avec la surface 16 du film de protection de la surface arrière. La face d'extrémité exposée de l'électrode de pénétration 45 sert de surface de connexion 45a sur le côté arrière pour établir une connexion électrique avec une autre puce à semiconducteurs ou avec un substrat de câblage. Les figures 5A à 5J sont des vues en coupe schématiques permettant d'expliquer le procédé de fabrication de la puce à semiconducteurs 41 de la figure 4. Sur les figures 5A à 5J, le même symbole de référence que sur les figures 2A à 2I est utilisé pour un élément correspondant à chaque élément des figures 2A à 2I, et on n'en donnera pas de description. Un traitement, qui va de la première étape à l'étape de formation de la partie concave 9 sur le côté de la surface avant au moyen d'une attaque chimique ionique réactive est exécutée de la même manière que le procédé de fabrication de la puce à semiconducteurs 1. Après l'étape de formation de la partie concave, l'intérieur de la partie concave 9 sur le côté de la surface avant et on remplit l'intérieur de l'ouverture 6a par une résine photosensible sans formation du film isolant 5 (voir figure 2A), et on forme un bouchon factice 48 constitué par cette résine photosensible (voir figure 5A). La résine photosensible formant le bouchon factice 48 possède ce qu'on appelle des propriétés photosensibles positives consistant en ce qu'elle est insoluble dans un solvant prédéterminé et devient soluble dans ce solvant prédéterminé lorsqu'elle est irradiée par une lumière. La surface exposée au niveau de l'ouverture 6a du bouchon factice 48 est disposée de manière à être sensiblement de niveau avec la surface du masque dur 6. Ensuite on forme sur le côté de la surface avant de la tranche W un film de resist 46 (représenté sur la figure 5B par des lignes formées d'ensembles constitués d'un tiret long et de deux tirets courts, alternés) , qui possède une ouverture 46a dans une position prédéterminée, sur le côté de la surface avant de la tranche W. Par conséquent, dans la surface exposée du bouchon factice 48, la région périphérique extérieure de ce dernier est recouverte par le film de resist 48, et sa région intérieure est exposée à l'intérieur de l'ouverture 46a. Une partie intérieure centrale 48a du bouchon factice 48 le long de l'axe central du trou traversant 4 est exposée à une lumière passant par l'ouverture 46a du film de resist 46 et devient soluble dans un solvant prédéterminé, tandis que la partie périphérique extérieur 48b, qui n'a pas été exposée à la lumière, reste insoluble dans ce solvant (voir figure 5B). Ensuite, on exécute l'étape de formation de l'élément de câblage 11, du film 13 de protection de la surface avant et du plot 12, de la même manière que le procédé de fabrication de la puce à semiconducteurs 1. Dans la partie centrale exposée 48a du bouchon factice 48, une partie qui apparaît au niveau de l'ouverture 6a du masque dur 6 vient en contact avec l'élément de câblage 11. La figure 5C représente cet état. Ensuite, on colle la surface avant de la tranche W sur un dispositif de support non représenté, et on meule mécaniquement la surface arrière Wr de la tranche W, ce qui provoque un amincissement de cette tranche W. Il en résulte que le bouchon factice 48 est exposé au niveau de la surface arrière Wr sur la tranche W, et la partie concave 9 du côté de la surface avant est formée dans le trou traversant 4, qui traverse la tranche W dans le sens de l'épaisseur. La figure 5D représente cet état. Ensuite, pour retirer la couche, qui comporte des endommagements de meulage, de la surface arrière Wr de la tranche W, on soumet la surface arrière Wr de la tranche W à une attaque chimique à sec ou à une attaque chimique à l'état humide sur environ 5 m. A cet instant, le bouchon factice 48 est à peine attaqué et fait saillie à partir de la surface arrière Wr de la tranche W. La figure 5E représente cet état. Ensuite, l'étape de formation du film 16 de protection de la surface arrière est exécutée de la même manière que le procédé de fabrication de la puce à semiconducteurs 1. On forme une ouverture 16a, qui possède une surface de paroi intérieure contiguë à la surface de paroi intérieure du trou traversant 4, dans le film 16 de protection de la surface arrière. La figure 5F représente cet état. Ensuite, on élimine au moyen d'une opération d'attaque chimique la partie centrale exposée 48a du bouchon factice 48 à l'intérieur du trou traversant 4 et des ouvertures 6a et 16a, là où on utilise le solvant prédéterminé mentionné précédemment. Il en résulte que l'élément de câblage 11 est exposé à la partie inférieure (du côté du plot 12) de l'ouverture 6a. La partie restante (c'est-à-dire la partie périphérique extérieure 48b du bouchon factice 28) est formée dans le film isolant 42. La figure 5G représente cet état. Ensuite, on forme le film 43 empêchant la diffusion sur l'ensemble de la surface exposé du côté de la surface arrière Wr de la tranche W, qui a été soumise au traitement précédent, c'est-à-dire sur la surface exposée sur film 16 de protection de la surface arrière, sur la surface exposée du film isolant 42 et sur la surface de l'élément de câblage 11 exposée à partir de l'ouverture 6a. La figure 5H représente cet état. On forme une couche formant germe (non représentée) constituée de cuivre sur le film 43 empêchant la diffusion. Ensuite, on forme par dessus le film en cuivre 47 au moyen d'un placage électrolytique en utilisant cette couche en tant germe cette couche formant germe. On forme le film en cuivre 14 de manière à remplir la région intérieure entourée par la couche formant germe à l'intérieur des ouvertures 6a et 16a et du trou traversant 4. On forme également le film de cuivre 47 sur la couche formant germe (la couche 43 empêchant la diffusion) à l'extérieur des ouvertures 6a et 16a et du trou traversant 4. La figure 5I représente cet état. Ensuite, on élimine par attaque chimique rétrograde une partie du film de cuivre 47, une partie de la couche formant germe et une partie du film 43 empêchant la diffusion, qui existent à l'extérieur des ouvertures 6a et 16a et du trou traversant 4. Il en résulte que la surface exposée (la surface ayant subi l'attaque chimique rétrograde) du film de cuivre 47 sert de surface de connexion 45a sur le côté arrière, qui est essentiellement de niveau avec la surface du film de protection de la surface arrière. La partie restante du film de cuivre 47 sert d'électrode de pénétration 45. Ensuite, on découpe la tranche dans des positions prédéterminées sous la forme de puces à semiconducteurs 43, dont l'une est représentée sur la figure 4. De même, dans le procédé de fabrication de la puce à semiconducteurs 41, on prévoit le bouchon factice 46 formé d'une résine photosensible dans la partie concave 9 du côté de la surface avant (le trou traversant 4) et on dispose aucun matériau métallique tel que du cuivre, à l'intérieur de cette partie concave lors du pas de meulage de la surface arrière Wr de la tranche W (voir figure 5D) et lors de l'étape de retrait de la couche comportant des endommagements de meulage (voir figure 5E). Par conséquent, étant donné que les atomes du métal ne diffusent jamais dans la tranche W lors de ces étapes, on peut obtenir la puce à semiconducteurs 41 possédant le substrat semiconducteur 42, qui a subi une contamination moindre par le métal. On peut former un film isolant épais 42 en épaississant la partie périphérique extérieure 48b non exposée à la lumière lors de l'étape d'exposition du bouchon factice 48 de la lumière (voir figure 5B). L'épaisseur de la partie périphérique extérieure 48b non exposée à la lumière peut être aisément commandée par la taille de l'ouverture 46a (voir la figure 5B) du film de resist 46. Si le film isolant 5 est formé conformément au procédé CVD, de la même manière que lors du procédé de fabrication de la puce à semiconducteurs 1, le film isolant 5 ne peut pas être formé avec une épaisseur telle qu'il recouvre complètement la surface de paroi intérieure du trou traversant 4 et la surface de paroi intérieure de l'ouverture 6a conjointement, et par conséquent il entraîne une défaillance de défaut d'isolation. Au contraire, dans le procédé de fabrication de la puce à semiconducteurs 41, on peut aisément former le film isolant 42 de manière qu'il soit plus épais que le film isolant 5 réalisé conformément au procédé CVD, ce qui permet de former le film isolant 42, à l'aide duquel une isolation électrique est établie de façon fiable entre l'électrode de pénétration 45 et le substrat semiconducteur 2. L'étape d'exposition du bouchon factice 48 à la lumière est exécutée au moyen de la formation séparée du film de resist 46 comme représenté sur la figure 5B. Au lieu de cela, comme représenté sur la figure 5G, cette étape d'exposition peut être exécutée de telle sorte qu'une partie saillante dudit masque dur 6 à proximité de l'ouverture 6a lors de la formation de la partie concave du côté de la surface avant lors d'attaque chimique ionique réactive est utilisée en tant que masque. Comme indiqué précédemment, lors de cette étape d'exposition, la partie périphérique extérieure 48b, qui possède une largeur correspondant à la longueur en saillie vers l'intérieur à partir du bord de la partie concave 9 du côté de la surface avant, du masque dur 6, n'est pas exposée à la lumière et reste insoluble dans un solvant prédéterminé, alors que la partie centrale intérieure 48a est exposée à la lumière est devient soluble dans le solvant prédéterminé. La figure 6 est une vue en coupe schématique représentant une structure d'une puce à semiconducteurs réalisée au moyen d'un procédé de fabrication selon un quatrième mode de mise en oeuvre de la présente invention. Sur la figure 6, on a utilisé le même symbole de référence que sur la figure 4 pour un élément correspondant à chaque élément de la figure 4, et on n'en donnera pas la description. Cette puce à semiconducteurs 51 possède une configuration de connexion 52 prévue dans une région autour du trou traversant 4 sur le côté de la surface arrière du substrat semiconducteur 2. La configuration de connexion 52 est formée d'un seul tenant avec l'électrode de pénétration 45, et est réalisée avec le même type de matériau que l'électrode pénétration 45, c'est-à-dire qu'elle est réalisée en cuivre. Un film 43 empêchant la diffusion est intercalé entre la configuration de connexion 52 et le film 16 de protection de la surface arrière. La surface de la configuration de connexion 52 est utilisée en tant que surface de connexion 52a sur le côté arrière pour l'obtention d'une connexion électrique avec l'extérieur de la puce à semiconducteurs 51. Un plot d'une autre puce à semiconducteurs ou un plot d'électrode formée sur un substrat de câblage, fil de liaison, etc. peut être relié en des emplacements quelconques de la surface de connexion 52a sur le côté arrière. Dans le procédé pour fabriquer une puce à semiconducteurs 51, on peut réaliser la surface de connexion 52a sur le côté arrière en formant tout d'abord le film en cuivre 47 (voir figure 5I), et en éliminant partiellement le film de cuivre 47, la couche formant germe et le film 43 empêchant la diffusion, mais on exécute une opération d'attaque chimique par exemple à travers le film de resist de manière à laisser subsister une partie prédéterminée autour du trou traversant 4, sans retirer complètement le film de cuivre 47, la couche formant germe et le film 43 empêchant la diffusion, qui existent à l'extérieur des ouvertures 6a et 16a et du trou traversant 4. La figure 7 est une vue en coupe schématique représentant une structure d'un dispositif à semiconducteurs pourvu d'une pluralité de puces à semiconducteurs 41, dont l'une est représentée sur la figure 4. Sur la figure 7, on utilise le même symbole de référence que sur la figure 4 est utilisé pour un élément correspondant à chaque élément de la figure 4, et on n'en donnera pas la description. Ce dispositif à semiconducteurs 20 possédant un module BGA (réseau enforme de grille à billes), et une structure de pile multipuce incluent un substrat de câblage plat (élément intercalaire) 21. On empile un dispositif plat à l'état solide 19, comme par exemple une puce à semiconducteurs ou un substrat de câblage, sur le substrat de câblage 21. On empile sur le dispositif à l'état solide 19 une pluralité de puces à semiconducteurs (trois puces à semiconducteurs dans cette forme de réalisation) 41, dont l'une est représentée sur la figure 4. On empile une puce à semiconducteurs 15 sur les puces à semiconducteurs 41. En dehors du fait que la puce à semiconducteurs 15 ne possède pas de trou traversant 4 (électrode de pénétration 45), la puce à semiconducteurs 15 possède la même structure et la même taille que la puce à semiconducteurs 41. Le substrat de câblage 21 est formé d'un matériau isolant et comporte des fils (non représentés) prévus sur sa surface ou en son intérieur. Les puces à semiconducteurs 41 et 15 sont toutes deux reliées conformément à ce qu'on appelle un procédé dit à face tournée vers le bas, dans lequel la surface (la surface sur laquelle le dispositif fonctionnel 3 est formé) est dirigée vers le dispositif à l'état solide 19. Le plot 12 de l'une des puces à semiconducteurs 41 et 15 est relié à la surface de connexion 45a sur le côté arrière (voir figure 4) de l'autre puce à semiconducteurs 41 entre les deux puces à semiconducteurs adjacentes 41 ou entre la puce à semiconducteurs 41 et la puce à semiconducteurs 15. L'interstice est formé entre les puces à semiconducteurs 41 et 15 et entre la puce à semiconducteurs 41 et le dispositif à l'état solide 19. Cet interstice est fermé de façon étanche avec le matériau d'étanchéité couche-à-couche 24, formé d'une résine. Une bille métallique (par exemple une bille de soudure) 22 est reliée à l'autre surface (la surface située à l'opposé du côté du dispositif à l'état solide 19) du substrat de câblage 21. Le dispositif à l'état solide 19 est plus petit que le substrat de câblage 21 et est relié à la partie sensiblement centrale du substrat de câblage 21 lorsqu'on regarde perpendiculairement sur le substrat de câblage 21 2874456.- et le dispositif à l'état solide 19. Les puces à semiconducteurs 41 et 15 sont plus petites que le dispositif à l'état solide 19 et sont reliées à la partie sensiblement centrale du dispositif à l'état solide 19 lorsque le dispositif à l'état solide 19 et les puces à semiconducteurs 41 et 15 sont vues verticalement comme dans le cas d'une vue en plan. Les puces à semiconducteurs 41 et 15 sont sensiblement identiques entre elles du point de vue de la taille et de la forme lorsqu'on regarde dans la direction perpendiculaire à ces puces, et sont disposées de manière à être situées presque exactement l'une sur l'autre. Un plot d'électrode (non représenté) est prévu dans une région, à laquelle le dispositif à l'état solide 19 n'est pas opposée sur la partie périphérique de la première surface du substrat de câblage 21. Ce plot d'électrode est à nouveau câblé à l'intérieur du substrat de câblage 21 ou sur le substrat de câblage 21 et est connecté électriquement aux billes métalliques 22 prévues sur l'autre surface du substrat de câblage 21. Un plot de connexion externe 19P est formé dans une région, dans laquelle la puce à semiconducteurs 41 n'est pas située à l'opposé de la partie périphérique extérieure de la première surface (c'est-à-dire la surface située à l'opposé du substrat de câblage 21) du dispositif à l'état solide 19. Le plot d'électrode du substrat de câblage 21 et le plot de connexion externe 19B du dispositif à l'état solide 19 sont connectés électriquement entre eux par l'intermédiaire du fil de liaison 23. Les puces à semiconducteurs 41 et 15, le dispositif à l'état solide 19, le film de liaison 23 et la surface du substrat de câblage 21 du côté du dispositif à l'état solide 19 sont renfermés de façon étanche par une résine d'étanchéité (résine de moulage) 25. Le dispositif fonctionnel 3 de chacune des puces 2874456 47 à semiconducteurs 41 et 15 est connecté au dispositif à l'état solide 19 par l'intermédiaire de l'électrode de pénétration 45 en étant séparé par une courte distance. Le dispositif à semiconducteurs 20 peut être monté sur un autre substrat de câblage au moyen des billes métalliques 22. La figure 8 est une vue en coupe schématique représentant une structure d'un dispositif à semiconducteurs conformément à une forme de réalisation de la présente invention. Sur la figure 8, on a utilisé le même symbole de référence que sur la figure 1 pour un élément correspondant à chaque élément de la figure 1, et on n'en donnera pas la description. Ce dispositif à semiconducteurs 60 comprend une pluralité de puces à semiconducteurs 61 empilées les unes sur les autres et possède un module BGA par exemple similaire à celui du dispositif à semiconducteurs 20 de la figure 7. La figure 8 représente uniquement deux puces à semiconducteurs 61 adjacentes. La puce à semiconducteurs 61 comporte un plot 62 qui pénètre dans le film 13 de protection de la surface avant et est formé d'un seul tenant avec l'électrode de pénétration 10, à la place du plot 12 de la puce à semiconducteurs 1 de la figure 1. C'est-à-dire que le plot 62 est formé par le même matériau (cuivre) que l'électrode de pénétration 10. La largeur du plot 62 est inférieure à celle de l'ouverture 6a du masque dur 6. Une extrémité située sur le côté de la surface avant de l'électrode de pénétration 10 possède une surface plane sensiblement de niveau avec la surface du masque dur 6. Un élément de câblage 11A est relié à cette surface plane de l'électrode de pénétration 10. L'élément de câblage 11A est connecté électriquement au dispositif fonctionnel 3 par l'intermédiaire du trou de contact 6b du masque dur 6. Si l'extrémité de l'électrode de pénétration 10 ne possède pas une telle surface plane et si la largeur du plot 62 est presque égale à celle de l'ouverture 6a, l'élément de câblage lla vient en contact avec la face latérale du plot 62, et l'étendue du contact entre l'élément de câblage 11A et le plot 62 devient faible, ce qui réduit la fiabilité de la connexion. D'autre part, si l'élément de câblage 11A est relié à la surface plane de l'extrémité de l'électrode de pénétration 10 comme dans le dispositif à semiconducteurs 60 de la figure 8, l'étendue de contact entre l'électrode de pénétration 10 et l'élément de câblage ilA devient grande, et la fiabilité de la connexion électrique est accrue. Le film 7 empêchant la diffusion est formé sur la surface (périphérie) de l'électrode de pénétration 10 (à l'exclusion de la surface de connexion l0a sur le côté arrière) et sur le plot 62. Le film 7 empêchant la diffusion n'est pas intercalé entre l'électrode de pénétration 10 et le plot 62. Le plot 62 fait saillie à partir de la surface du film 13 de protection de la surface avant. La surface de connexion 10a située sur le côté arrière d'une première puce à semiconducteurs 61 est fixée au plot 62 de l'autre puce à semiconducteurs 61. Un interstice ayant une taille qui est presque égale à la hauteur de la disposition de saillie du plot 62 par rapport au film 13 de protection de la surface avant, est formé entre la surface avant de la première puce à semiconducteurs 61 et la surface arrière de l'autre puce à semiconducteurs 61. Cet interstice est rempli par une couche adhésive 63 formée d'une résine. Les deux puces à semiconducteurs 61 sont reliées entre elles par une couche d'adhésif 63. La couche d'adhésif 63 est formée par exemple par un époxy ou une matière acrylique. Les figures 9A à 9H sont des vues en coupe schématiques permettant d'expliquer le procédé de fabrication du dispositif à semiconducteurs 60 de la figure 8. Sur les figures 9A à 9H, le même symbole de référence que sur les figures 2A à 2I est utilisé pour un élément correspondant à chaque élément des figures 2A à 2I, et on n'en donnera pas de description. On utilise une pluralité de tranches Wl et W2 possédant une pluralité de régions correspondant aux puces à semiconducteurs 61 dans le procédé de fabrication du dispositif à semiconducteurs 60. Tout d'abord on exécute le processus qui va de la première étape jusqu'à l'étape de formation du bouchon factice 8 en rapport avec la tranche W1, de la même manière que le procédé de fabrication de la puce à semiconducteurs 1 de la figure 1 (voir figure 2B). Ensuite, on forme élément de câblage 11A connecté électriquement au dispositif fonctionnel 3 de la même manière que l'élément de câblage 11 dans le procédé de fabrication de la puce à semiconducteurs 1. On notera que l'élément de câblage 11A est formé de manière à recouvrir une partie (par exemple environ un tiers) de la surface exposée du bouchon factice 8 exposé au niveau de l'ouverture 6a du masque dur 6. Ensuite, on forme un film 13 de protection de la surface avant sur l'ensemble de la surface du côté de la surface avant de la tranche W1, qui a été soumise aux étapes précédentes et on forme l'ouverture 13a dans une région prédéterminée du film 13 de protection de la surface avant. On forme l'ouverture 13a de manière qu'une partie non en contact avec l'élément de câblage 11A est exposée dans le bouchon factice 8. La figure 9A représente cet état. Ensuite, on forme (voir figure 9B) un plot factice 65 qui vient en contact avec le bouchon factice 8 à travers l'ouverture 13a (voir figure 9B). Le plot factice est presque égal du point de vue taille et forme au plot 62 de la puce à semiconducteurs 61 (voir figure 8) et fait saillie à partir de la surface du film 13 de protection de la surface avant. Le plot factice 65 est formé d'un matériau qui peut être aisément retiré au moyen d'une opération d'attaque chimique en utilisant un solvant approprié. Par exemple, le plot factice 65 est formé par le même matériau que le bouchon factice 8. Cependant, le matériau du plot factice 65 peut être différent de celui du bouchon factice 8. Ensuite on prépare une tranche W2 dans laquelle des régions, qui correspondent aux puces à semiconducteurs terminées 61 (voir figure 8), sont formées de façon dense. La surface arrière W2r de la tranche W2 est alors placée en vis-à-vis de la surface avant de la tranche W1, et le plot factice 65 de la tranche Wl est placé en contact avec la surface de connexion 10a, située le côté arrière, de la tranche W2. On ajuste la position de la tranche Wl par rapport à la tranche W2 par exemple en faisant passer un faisceau de rayonnement infrarouge à travers la tranche Wl à partir de la surface arrière Wlr de la tranche W1 et en contrôlant le rayonnement infrarouge réfléchi par la tranche W2, tout en s'assurant d'une marque d'alignement placée sur la tranche W2. Cette étape peut être exécutée dans un état dans lequel le côté de la surface avant de la tranche W2 est collé sur un dispositif de support. L'interstice possédant une taille qui est presque égale à la hauteur de saillie du plot 65 à partir du film 13 de protection de la surface avant, formé entre la tranche Wl et la tranche W2. Ensuite, on remplit l'interstice entre la tranche Wl et la tranche W2 avec un adhésif, ce qui conduit à la formation de la couche d'adhésif 63. Si on utilise un époxy ou une résine acrylique pour former la couche d'adhésif 63, on peut obtenir la couche d'adhésif 63 par exemple en introduisant un époxy ou une matière acrylique liquide non durcie dans l'interstice entre les interstices, puis en faisant durcir l'époxy ou la matière acrylique. La couche adhésive 63 est disposée de manière à entourer la périphérie du plot factice 65 et tracer le plot factice 65. La figure 9C représente cet état. Ensuite, on réalise un meulage mécanique de la surface Wlr de la tranche W1, à la suite de quoi on expose le bouchon factice 8 au niveau de la surface arrière Wlr de la tranche W1, et on forme la partie concave 9 du côté de la surface avant dans le trou traversant 4. La figure 9D représente cet état. Ensuite, on exécute l'étape de formation du film 16 de protection de la surface arrière de la même manière que dans le procédé de fabrication des puces à semiconducteurs 1 et 41. On forme l'ouverture 16a qui possède une surface de paroi intérieure contiguë à la surface de paroi intérieure du trou traversant 4, dans le film 16 de protection de la surface arrière. La figure 9E représente cet état. Ensuite on retire le bouchon factice 8 et le plot factice 65 à l'aide d'une opération d'attaque chimique en utilisant un solvant approprié. Il en résulte la formation d'une zone vide 66, dans laquelle l'espace interne de l'ouverture 16a, du trou traversant 4 et l'ouverture 6a communiquent avec l'espace défini par la couche adhésive 63. A partir du fait que l'élément de câblage lia est formé de manière à être en contact avec le bouchon factice 8 et à partir du fait que le plot factice 65 est en contact avec la surface de connexion 10a, située sur le côté arrière, de la tranche W2, on expose l'élément de câblage lla et la surface de connexion 10a, située sur le côté arrière, de la tranche W2 sont exposés dans la zone vide 66, d'où ont été retiré le bouchon factice 8 et le plot factice 65. La figure 9F représente cet état. Ensuite, on forme le film 7 empêchant la diffusion, sur l'ensemble de la surface exposée du côté de la surface arrière Wlr de la tranche W1, qui a été soumis aux étapes précédentes, c'est-à-dire la surface du film 16 de protection de la surface arrière et la surface de paroi intérieur de la zone 66 (qui inclut la surface de connexion 10a, située sur le côté arrière, de la tranche W2 et la surface exposée de l'élément de câblage 11A). La figure 9G représente cet état. On forme ensuite une couche formant germe (non représentée) en cuivre sur le film 7 empêchant la diffusion, et on forme par dessus le film de cuivre 14 par placage électrolytique en utilisant comme germe cette couche formant germe. On forme le film en cuivre 14 de manière à remplir la région intérieure entourée par la couche formant germe à l'intérieur de la zone vide 66 conjointement. On forme également le film de cuivre 14 sur la couche formant germe (le film 7 empêchant la diffusion) à l'extérieur de la zone vide 66. La figure 9H représente cet état. Ensuite, on élimine par exemple par attaque chimique rétrograde une partie du film de cuivre 14, une partie de la couche formant germe et une partie du film 7 empêchant la diffusion, qui existent à l'extérieur de la zone vide 66. Il en résulte que la surface exposée (surface ayant été soumise à l'attaque chimique rétrograde) du film de cuivre 14 est formé dans la surface de connexion l0a située sur le côté arrière, qui est sensiblement de niveau avec la surface du film 7 de protection de la surface arrière. Une partie du film de cuivre 14, qui reste dans l'ouverture 16a, dans le trou traversant 4 et dans l'ouverture 16a, sert d'électrode de pénétration 10, et une partie du film de cuivre 14 restant dans l'ouverture 13a et dans l'espace divisé par la couche adhésive 103 sert de plot 62 formé d'un seul tenant avec l'électrode de pénétration 10. Ensuite, on découpe les tranches Wl, W2 dans des positions prédéterminées de manière à produire le dispositif à semiconducteurs 60 possédant les puces à semiconducteurs 61 empilées les unes sur les autres, représentées sur la figure 8. Dans le procédé de fabrication du dispositif à semiconducteurs 60, on peut réaliser simultanément la formation du plot 62 et de l'électrode de pénétration 10, la liaison du plot 62 à la surface de connexion 10a, située sur le côté arrière, de la tranche W2, et la liaison de l'électrode de pénétration 10 à l'élément de câblage 11A, en introduisant un matériau métallique dans la zone vide 66 qui traverse la tranche Wl empilée sur la tranche W2. Il n'est pas nécessaire d'empiler la tranche amincie Wl (le substrat semiconducteur 2) sur la tranche W2 (l'autre substrat semiconducteur 2) étant donné que la tranche Wl est amincie alors qu'elle est empilée sur la tranche W2. Après formation de l'électrode de pénétration 10 de la tranche W1, on peut en outre placer une autre tranche ayant la même structure que la tranche Wl de la figure 9B sur la surface arrière Wlr de la tranche Wl avant de découper les tranches Wl et W2, et on peut prévoir l'électrode de pénétration 10 et le plot 62 de la même manière que la tranche Ni. Ensuite, on découpe les tranches Ni et W2 et les autres tranches ayant la même structure que la tranche W1, ce qui permet ainsi de produit un dispositif à semiconducteurs dans lequel trois puces à semiconducteurs 61 sont empilées les unes sur les autres et sont connectées électriquement entre elles. La figure 10 est une vue en coupe schématique montrant une structure d'une puce à semiconducteurs conformément à une forme de réalisation de la présente invention. Sur la figure 10, on a utilisé le même symbole de référence que sur la figure 1 pour un élément correspondant à chaque élément de la figure 1, et on n'en donnera pas de description. Cette puce à semiconducteurs 71 possède un substrat semiconducteur 72. Le substrat semiconducteur 72 possède un dispositif fonctionnel 73 situé sur une première surface (désignée ci-après comme étant la "surface avant"). Le dispositif fonctionnel 73 possède une partie d'émission de lumière 73L. Un masque dur 66 formé d'oxyde de silicium formé sur la surface du substrat semiconducteur 72 de manière à recouvrir le dispositif fonctionnel 73. On forme un trou traversant 4, qui pénètre dans le substrat semiconducteur 72 dans le sens de son épaisseur, à côté du dispositif fonctionnel 73. On forme une ouverture 6a dans le masque dur 6 dans une région qui coïncide sensiblement avec le trou traversant 4 lorsqu'on regarde perpendiculairement à la surface du substrat semiconducteur 72. On forme un film isolant 5 constitué d'oxyde de silicium sur la paroi intérieur du trou traversant 4 et sur la paroi intérieure de l'ouverture 6a. On remplit l'intérieur du trou traversant 4 et l'intérieur de l'ouverture 6a avec un matériau transparent (par exemple une résine transparente, ce qui permet de former un guide d'ondes de pénétration 74. Le matériau transparent peut transmettre une lumière (y compris une lumière invisible, tel qu'un rayonnement infrarouge, ainsi qu'une lumière visible) émis par la partie d'émission de lumière 73L. On prévoit un guide d'ondes de surface 75 formé d'un matériau transparent (par exemple une résine transparente) sur le masque dur 6, et ce à partir d'une zone au-dessus de la partie d'émission de lumière 61L jusqu'au guide d'ondes de pénétration 74. Le guide d'ondes de surface 75 est agencé avec la forme d'un trapèze en coupe transversal, représenté sur la figure 10, et possède des côtés obliques dont chacun fait un angle de 45 avec le substrat semiconducteur 72 au-dessus la partie d'émission de lumière 73L et au-dessus du trou traversant 4. On dépose de l'aluminium (Al) sur ces parties inclinées, ce qui conduit à la formation de miroirs M1 et M2. Le miroir Ml est dans une position apte à réfléchir un faisceau de lumière émis par la partie d'émission de lumière 73L et de guider la lumière réfléchie en direction du miroir M2. Le miroir M2 est dans une position apte à guider un faisceau de lumière incident, qui arrive du miroir Ml, en direction de la surface arrière (c'est-à-dire la surface à l'opposé de la surface sur laquelle est formé le dispositif fonctionnel 73) du substrat semiconducteur 72 à travers le trou traversant 4. Une lumière (un signal lumineux) émis par la partie d'émission de lumière 73L du dispositif fonctionnel 73 est transmise à travers le masque dur 6, puis traverse le guide d'ondes de surface 75, est ensuite réfléchie par le miroir M1, puis est réfléchie par le miroir M2 et ensuite aboutit au guide d'ondes de pénétration 74 prévu dans le trou traversant 4 à partir du guide d'ondes de surface 75, et atteint le côté de la surface extérieure du substrat semiconducteur 72 (ce trajet de lumière est représenté par une flèche L sur la figure 10). Etant donné que cette puce à semiconducteurs 71 comporte le trou traversant 4 et la partie d'émission de lumière 73L, qui tous deux sont formés dans la puce unique, le problème de la précision de montage ne se pose jamais, contrairement au cas où une puce possédant un élément d'émission de lumière est montée sur un substrat possédant un trou traversant. En d'autres termes, dans cette puce à semiconducteurs 71, le signal lumineux peut être émis d'une manière excellente à travers le trou traversant 4. Si on empile les unes sur les autres trois ou plus de trois puces à semiconducteurs dont chacune comportant la partie d'émission de lumière 73L ou une partie de réception de lumière et ne comporte aucun trou traversant 4, il est impossible d'émettre et de recevoir directement un signal lumineux entre deux puces à semiconducteurs qui ne sont pas adjacentes l'une à l'autre. Au contraire, dans cette puce à semiconducteurs 71, un signal lumineux peut être émis à travers le trou traversant 4, et par conséquent il est possible d'empiler trois ou plus de trois puces à semiconducteurs 71 les unes sur les autres et d'envoyer et de recevoir directement un signal lumineux entre deux puces à semiconducteurs 71 qui ne sont pas adjacentes entre elles. La figure 11 est une vue en coupe schématique illustrant un dispositif à semiconducteurs, auquel une puce à semiconducteurs possédant une partie d'émission de lumière 73L et une partie de réception de lumière est utilisée en tant qu'élément intercalaire, et possédant une structure d'un panneau de montage, sur lequel cette puce à semiconducteurs est montée. Sur la figure 11, on utilise le même symbole de référence que sur la figure 10 pour un élément correspondant à chaque élément de la figure 10, et on n'en donnera aucune description. Une puce à semiconducteurs 71A de ce dispositif à semiconducteurs 80 comporte un substrat semiconducteur 72. Le dispositif fonctionnel 73 est formé sur une surface (une surface avant) du substrat semiconducteur 72. Une partie d'émission de lumière 73L et une partie de réception de lumière 73D sont formées dans la partie périphérique du dispositif fonctionnel 73. Un module LSI formé par empilage d'une pluralité de puces LSI 81 les unes sur les autres est réuni sur une partie qui est la partie centrale du dispositif fonctionnel 73 et dans laquelle la partie d'émission de lumière 73L et la partie de réception de lumière 73D ne sont pas formées. Des billes métalliques 83 utilisées en tant que matériau de connexion interne sont prévues sur une surface (une surface arrière) du substrat semiconducteur 72 à l'opposé du dispositif fonctionnel 73. Le dispositif à semiconducteurs 80 est monté sur une surface du panneau de montage 86 possédant un guide d'ondes optique 85 formé sur cette surface, les billes métalliques 83 étant disposées entre le dispositif à semiconducteurs 80 et le panneau de montage 86. La position du dispositif à semiconducteurs 80 par rapport au panneau de montage 86 est réglée de telle sorte que le guide d'ondes de pénétration 74 (le trou traversant) de la puce à semiconducteurs 71A est disposé au-dessus d'une partie prédéterminée de guide d'ondes optique 85. C'est pourquoi, la partie d'émission de lumière 73L et la partie de réception de lumière 73D de la puce à semiconducteurs 71A prévue dans le dispositif à semiconducteurs 80 peuvent émettre et recevoir un signal lumineux en direction ou en provenance du panneau de montage 86. La puce à semiconducteurs 71A comporte le guide d'ondes de pénétration 74 (trou traversant), ce qui permet de réaliser le dispositif à semiconducteurs 80 apte à envoyer et recevoir un signal lumineux en direction ou en provenance du panneau de montage 86 prévu sur le côté d'une surface de la puce à semiconducteurs 71A, bien que la partie d'émission de lumière 73L, la partie de réception 73D et le module LSI 82 soient prévus sur le côté de l'autre surface de la puce à semiconducteurs 71A. La figure 14 représente une vue en coupe schématique montrant une structure d'un dispositif à semiconducteurs classique qui envoie et reçoit un signal lumineux et représente une structure d'un panneau de montage, sur lequel le dispositif à semiconducteurs est monté. Sur la figure 14, on utilise le même symbole de référence que sur la figure 11 pour un élément correspondant à chaque élément de la figure 11, et on n'en donnera pas de description. Le dispositif à semiconducteurs 121 possède une puce à semiconducteurs 122, qui possède un film 123 formé sur sa première surface (surface avant) et qui est utilisé en tant qu'élément intercalaire. Le module LSI 82 et une pluralité de puces à circuits intégrés IC d'étage d'attaque 124 pour une conversion photoélectrique sont disposés côteà-côte et en parallèle avec la puce à semiconducteurs 122 et sont reliés à la surface avant de la puce à semiconducteurs 122. Le module LSI 82 et les puces de circuits intégrés IC d'étage d'attaque 124 pour la conversion photoélectrique sont connectés électriquement entre eux au moyen du film 123. La puce d'émission de lumière 126 est pourvue d'un élément d'émission de lumière 125L et une puce de réception de lumière 127 pourvue d'un élément de réception de lumière 125D sont reliées à une surface (surface arrière) de la puce à semiconducteurs 122 à l'opposé du fil 123. La puce d'émission de lumière 126 et la puce de réception de lumière 127 sont connectées électriquement au module LSI 82 et aux puces à circuits intégrés IC d'étage d'attaque 124 pour la conversion photoélectrique au moyen de l'électrode de pénétration 128 qui traverse la puce à semiconducteurs 122 dans le sens de l'épaisseur et au moyen du fil 123. Des billes métalliques 129 utilisées en tant qu'élément de connexion externe sont prévues sur la surface arrière de la puce à semiconducteurs 122. La hauteur de saillie de la bille métallique 129 à partir de la surface arrière de la puce à semiconducteurs 122 est supérieure à la hauteur de la partie saillante de chacune des puces comprenant la puce d'émission de lumière 126 et de la puce de réception de lumière 127, à partir de la surface arrière de la puce à semiconducteurs 122. Par conséquent, le dispositif à semiconducteurs 121, qui ne comporte aucun guide d'ondes de pénétration 74 35 (voir figure 11), est nécessaire pour la disposition de la puce d'émission de lumière 126 et de la puce de réception de lumière 127 sur le côté de la surface arrière de la puce à semiconducteurs 122 (c'est-à-dire sur le côté de la surface à l'opposé du module LSI 82). Par conséquent, il était difficile d'obtenir une réduction de la taille du dispositif à semiconducteurs. Lorsque le dispositif à semiconducteurs 121 (sur le panneau de montage 86) , la précision de la position de la puce d'émission de lumière 126 et de la puce de réception de lumière 127 par rapport au panneau de montage 86 dépend de la précision de montage de la puce d'émission de lumière 126 et de la puce de réception de lumière 127 par rapport à la puce à semiconducteurs 122 (élément intercalaire) et dépend de la précision de montage de la puce à semiconducteurs 122 par rapport au panneau de montage 86. C'est pourquoi il était impossible d'améliorer la précision deposition de la puce d'émission de lumière 126 et de la puce de réception de lumière 127 par rapport au panneau de montage 86. Au contraire, comme représenté sur la figure 11, dans le dispositif à semiconducteurs 80, non seulement la partie d'émission de lumière 73L et la partie de réception de lumière 73D, mais également le circuit intégré IC d'étage d'attaque pour la conversion photoélectrique peuvent être formés dans le substrat semiconducteur 72 lui-même, mais pas en tant que puce séparée du substrat semiconducteur 72. Etant donné qu'un signal lumineux peut être émis et reçu entre le côté de la surface avant et le côté de la surface arrière de la puce à semiconducteurs 71A par l'intermédiaire du guide d'ondes traversant 4 (le trou traversant), la partie d'émission de lumière 73L et la partie de réception de lumière 73D peuvent être formées sur le côté de la surface avant de la puce à semiconducteurs 71A (le substrat semiconducteur 71). C'est pourquoi le dispositif à semiconducteurs 80 peut être réalisé avec une taille plus petite que le dispositif à semiconducteurs 121 (voir figure 14), dans lequel des puces sont montées sur les deux surfaces de la puce à semiconducteurs 122 (élément intercalaire) de manière à recevoir et émettre un signal lumineux pour la communication avec le panneau de montage 86. En outre, dans la puce à semiconducteurs 71A prévue dans le dispositif à semiconducteurs 80 de la figure 11, étant donné que la partie d'émission de lumière 73L et la partie de réception de lumière 73D doivent être formées directement sur le substrat semiconducteur 72, la précision de position de la partie d'émission de lumière 73L et de la partie de réception de lumière 73D en rapport avec le substrat semiconducteur 72 peut être améliorée. En d'autres termes, lorsque ce dispositif à semiconducteurs 80 est monté sur le panneau de montage 86, la précision de position de la partie d'émission de lumière 73L et la partie de réception de lumière 73D en rapport avec le panneau de montage 86 est élevée, étant donné que la précision de position de ces parties dépend sensiblement uniquement de la précision de montage du dispositif à semiconducteurs 80 (la puce à semiconducteurs 71A) par rapport au panneau de montage 86). Par conséquent, un signal lumineux peut être émis et reçu de façon excellente entre la partie d'émission de lumière 73L et le panneau de montage 76 et entre la partie de réception de lumière 73D et le panneau de montage 76. Les figures 12A à 12C représentent des vues en coupe schématique permettant d'expliquer le procédé de fabrication de la puce à semiconducteurs 71 de la figure 10. Sur les figures 12A à 12C, on utilise le même symbole de référence que sur les figures 2A à 2I pour un élément correspondant à chaque élément des figures 2A à 2I, et on n'en donnera pas de description. Bien qu'une pluralité de puces à semiconducteurs 71 soient produites à partir d'une seule tranche W, seule une portion d'une partie correspondant à une première puce à semiconducteurs 71 dans la tranche W est représentée sur les figures 12A à 12D. La tranche W des figures 12A à 12C possède une pluralité de régions, dont chacune correspond à la puce à semiconducteurs terminée 71 représentées sur la figure 10, formée façon dense dans le plan de la tranche W. On forme un masque dur 6, qui est formé d'oxyde de silicium et possède une ouverture 6a dans sa partie prédéterminée, sur une première surface (désignée ci- après comme étant la "surface avant") d'une tranche W, sur laquelle est formé le dispositif fonctionnel 73. L'ouverture 6a est formée de telle sorte qu'une région à côté du dispositif fonctionnel 73 est exposée dans la tranche W. Ensuite, on forme une partie concave 9 du côté de la surface avant dans une région située à côté du dispositif fonctionnel 73, au moyen d'une attaque chimique ionique réactive à travers l'ouverture 6a du masque dur 6 de la même manière que le procédé de fabrication de la puce à semiconducteurs 1. La partie concave 9 du côté de la surface avant possède une profondeur inférieure à l'épaisseur de la tranche W. C'est pourquoi, on forme un film isolant 5 constitué d'oxyde de silicium sur une surface exposée à l'intérieur de l'ouverture 6a et la partie concave 9 située du côté de la surface avant conformément à un procédé CVD. La figure 12A représente cet état. Ensuite, on remplit l'intérieur de la partie concave 9 du côté de la surface avant et l'intérieur de l'ouverture 6a avec un matériau transparent (par exemple une résine transparente, telle qu'un polyimide transparent ou du verre) de manière à former un bouchon 78 (voir figure 12D). La surface du bouchon 78 exposée au niveau de l'ouverture 6a est réglée de manière à être sensiblement de niveau avec la surface du masque dur 6. Ensuite, on colle un guide d'ondes de surface 75 formé séparément, sur le masque dur 6 et sur le bouchon 78. A cet instant, le miroir Ml est positionné au-dessus de la 5 partie d'émission de lumière 73L et le miroir M2 est positionné au-dessus de la partie concave 9 du côté de la surface avant (voir figure 12C). Ensuite, on colle la surface avant de la tranche W sur un dispositif de support (non représenté), et on meule mécaniquement la surface arrière Wr de la tranche W (c'est-à-dire la surface située à l'opposé du dispositif fonctionnel 73), ce qui permet d'amincir la tranche W. Il en résulte que le bouchon 78 est exposé au niveau de la surface arrière Wr de la tranche W et que la partie concave 9 située du côté de la surface avant est formée dans le trou traversant 4 traversant la tranche W dans le sens de son épaisseur. Ensuite, on découpe la tranche W dans des positions prédéterminées de manière à produire des puces à semiconducteurs 71, dont l'une est représentée sur la figure 10. Selon le procédé de fabrication décrit précédemment, on peut remplir l'intérieur de la partie concave 9 située du côté de la surface avant et l'intérieur de l'ouverture 6a avec un matériau de remplissage opaque non métallique, à la place du matériau transparent, de manière à former un bouchon factice. S'il en est ainsi, on peut exposer le bouchon factice au niveau de la surface arrière Wr de la tranche W par meulage, puis on peut retirer le bouchon factice. Dans ce cas, il est possible d'obtenir une puce à semiconducteurs, dans laquelle l'intérieur du trou traversant 4 n'est pas rempli par une matière de remplissage. Même dans ce cas, on peut envoyer et recevoir un signal lumineux à travers le trou traversant 4. En outre, lorsqu'on meule la surface arrière Wr de la tranche W, les déchets de meulage ne viennent jamais dans le trou traversant 4, étant donné que l'intérieur de la partie concave 9 située du côté de la surface avant (le trou traversant 4) est rempli par la matière de remplissage. La présente invention est mise en oeuvre conformément à la forme de réalisation indiquée précédemment, mais peut être mise en oeuvre conformément à d'autres formes de réalisation. Par exemple l'aluminium (Al), le tungstène (W), le chrome, le titane, l'or (Au), l'indium (In) ou de la soudure à base d'étain (Sn) à la place de cuivre, peut être utilisé en tant que matériau métallique devant être introduit à l'intérieur de l'ouverture 6a et à l'intérieur du trou traversant 4. C'est-à-dire que l'électrode de pénétration 10 et la configuration de connexion 32 peuvent être réalisées avec de l'aluminium, du tungstène, du chrome, du titane, de l'or, de l'indium ou une soudure à base d'étain. L'étape (voir figure 2I) de remplissage de l'intérieur de l'ouverture 6a et de l'intérieur du trou traversant 4 par un matériau métallique peut être exécutée conformément au procédé CVD, au procédé de pulvérisation ou au procédé d'immersion d'un matériau fondu. Dans ce cas, l'étape de formation d'une couche formant germe peut être omise. Sans être limité à la forme du module BGA, le dispositif à semiconducteurs possédant les puces à semiconducteurs 1, 31, 41, 51 et 61 qui sont empilées les unes sur les autres peut posséder une autre forme de module par exemple un module SPO (abréviation tirée de l'anglais Small Outline Packet, QFP (sigle tiré de l'anglais Quad Flat Package) ou QFN (sigle tiré de l'anglais Quad Flat Non-leaded Package). On a décrit ci-dessus de façon détaillée les formes de réalisation de la présente invention. Cependant il s'agit là uniquement d'exemples concrets utilisés pour expliquer le contenu technique de la présente invention. C'est pourquoi il faut comprendre que la présente invention n'est pas limitée par ces exemples. REVENDICATIONS 1. Procédé pour fabriquer une puce à semiconducteurs, caractérisé en ce qu'il comprend: une étape de formation d'une partie concave du côté de la surface avant dans un substrat semiconducteur possédant une surface avant et une surface arrière, un dispositif fonctionnel étant formé sur la surface avant, la partie concave située du côté de la surface avant étant formée dans la surface avant et possédant une profondeur prédéterminée inférieure à une épaisseur du substrat semiconducteur, une étape de formation d'un bouchon factice consistant à appliquer un matériau non métallique dans la partie concave située du côté de la surface avant et insérer le bouchon factice formé par le matériau non métallique dans la partie concave située du côté de la surface avant, une étape d'amincissement consistant à enlever, à la suite de l'étape de formation du bouchon factice, une partie de la surface arrière du substrat semiconducteur et amincir le substrat semiconducteur de telle sorte que l'épaisseur du substrat semiconducteur devient inférieure à la profondeur de la partie concave située du côté de la surface avant et de telle sorte que la partie concave située du côté de la surface avant est formée en un trou traversant qui pénètre dans le substrat semiconducteur, une étape d'enlèvement du bouchon factice consistant à retirer le bouchon factice prévu dans le trou traversant, et une étape pour introduire, à la suite de l'étape de retrait du bouchon factice, un matériau métallique dans le trou traversant et former une électrode de pénétration, qui établit une connexion électrique entre un côté de surface avant et un côté de surface arrière du substrat semiconducteur et qui est connectée électriquement au dispositif fonctionnel. 2. Procédé pour fabriquer une puce à semiconducteurs selon la revendication 1, caractérisé en ce qu'il comporte en outre une étape de formation d'un élément de câblage, qui est en contact avec une surface exposée du bouchon factice du côté de la surface avant du substrat semiconducteur et qui est connecté électriquement au dispositif fonctionnel, l'étape de formation d'un élément de câblage étant exécutée après l'étape de formation du bouchon factice et étant exécutée avant l'étape d'enlèvement du bouchon factice. 3. Procédé pour fabriquer une puce à semiconducteurs selon la revendication 1, caractérisée en ce que l'étape de formation d'un bouchon factice comprend une étape de remplissage par une résine photosensible consistant à remplir une zone intérieure de la partie concave située du côté de la surface avant avec une résine photosensible qui est non conductrice en tant que matériau amagnétique de manière à former le bouchon factice formé par la résine photosensible, et une étape d'exposition consistant à exposer le bouchon factice à la lumière de telle sorte qu'une partie périphérique extérieure prédéterminée du bouchon factice le long de l'ensemble d'une surface de paroi intérieure de la partie concave située du côté de la surface avant est insoluble dans un milieu prédéterminé d'attaque chimique et de telle sorte qu'une partie centrale du bouchon factice qui s'étend vers l'intérieur à partir de la partie périphérique extérieure, est soluble dans le milieu prédéterminé d'attaque chimique, et l'étape d'enlèvement du bouchon factice inclut une étape de développement pour retirer la partie centrale du bouchon factice conformément à l'attaque chimique en utilisant le milieu prédéterminé d'attaque chimique. 4. Procédé pour fabriquer un dispositif à semiconducteurs, caractérisé en ce qu'il comprend: une étape de production de puces à une pluralité de puces à l'empilage de la les unes sur les l'étape de production de puces à semiconducteurs 10 incluant: étape de formation d'un bouchon factice consistant à appliquer un matériau non métallique dans la partie concave située du côté de la surface avant et insérer le bouchon factice formé par le matériau non métallique dans la partie concave située du côté de la surface avant, une étape d'amincissement consistant à enlever, à la suite de l'étape de formation du bouchon factice, une partie de la surface arrière du substrat semiconducteur et amincir le substrat semiconducteur de telle sorte que l'épaisseur du substrat semiconducteur devient inférieure à la profondeur de la partie concave située du côté de la surface avant et de telle sorte que la partie concave située du côté de la surface avant est formée en un trou traversant qui pénètre dans le substrat semiconducteur, une étape d'enlèvement du bouchon factice consistant à retirer le bouchon factice prévu dans le trou semiconducteurs pour produire 5 semiconducteurs, et une étape d'empilage pour pluralité de puces à semiconducteurs autres, une étape pour former une partie concave à côté de la surface avant dans un substrat semiconducteur possédant une surface avant et une surface arrière, un dispositif fonctionnel étant formé sur la surface avant, la partie concave située du côté de la surface avant étant formée dans la surface avant et possédant une profondeur prédéterminée inférieure à une épaisseur du substrat semiconducteur, une traversant, et une étape pour introduire, à la suite de l'étape de retrait du bouchon factice, un matériau métallique dans le trou traversant et former une électrode de pénétration, qui établit une connexion électrique entre un côté de surface avant et un côté de surface arrière du substrat semiconducteur et qui est connectée électriquement au dispositif fonctionnel. 5. Procédé pour fabriquer un dispositif à semiconducteurs, caractérisé en ce qu'il comprend: une étape de formation pour former une partie concave du côté de la surface avant dans un premier substrat semiconducteur possédant une surface avant et une surface arrière, un dispositif fonctionnel étant formé sur la surface avant, la partie concave située du côté de la surface avant étant formée dans la surface avant et possédant une profondeur prédéterminée inférieure à une épaisseur du premier substrat semiconducteur, une étape de formation d'un bouchon factice consistant à appliquer un matériau non métallique dans la partie concave située du côté de la surface avant et insérer le bouchon factice formé par le matériau non métallique dans la partie concave située du côté de la surface avant, une étape d'empilage pour réaliser l'empilage du premier substrat semiconducteur sur un second substrat semiconducteur tout en amenant la surface avant du premier substrat semiconducteur, dans lequel le bouchon factice est formé, à être située en face d'une surface du second substrat semiconducteur, une étape d'amincissement pour retirer une partie de la surface arrière du substrat semiconducteur empilé sur le second substrat semiconducteur et amincir le premier substrat semiconducteur de telle sorte que l'épaisseur du premier substrat semiconducteur devient inférieure à la 2874456 '- profondeur de la partie concave située du côté de la surface avant et de telle sorte que la partie concave située du côté de la surface avant est formée en un trou traversant qui pénètre dans le premier substrat semiconducteur, une étape de retrait du bouchon factice pour retirer, à la suite de l'étape d'amincissement, le bouchon factice disposé dans le trou traversant, et une étape d'amenée d'un matériau métallique pour, 10 à la suite de l'étape de retrait du bouchon factice, amener un matériau métallique dans le trou traversant et former une électrode de pénétration qui établit une connexion électrique entre un côté de surface avant et un côté de surface arrière du premier substrat semiconducteur, et qui 15 est connectée électriquement au dispositif fonctionnel. 6. Procédé pour fabriquer un dispositif à semiconducteurs selon la revendication 5, comprenant en outre une étape pour, avant l'étape d'empilage, former un plot factice qui fait saillie à partir de la surface avant 20 du premier substrat semiconducteur et vient en contact avec le bouchon factice, le second substrat semiconducteur incluant un élément de câblage prévu sur une surface du second substrat semiconducteur, l'étape d'empilage incluant: une étape d'établissement d'un contact avec le plot factice consistant à placer le plot factice en contact avec l'élément de câblage du second substrat semiconducteur, et une étape servant à disposer un matériau de tracé de manière à recouvrir une périphérie du plot factice qui est en contact avec l'élément de câblage du second substrat semiconducteur, l'étape de retrait du plot factice incluant: une étape de retrait du plot factice, et 35 l'étape d'amenée d'un matériau métallique comprenant: une étape d'amenée d'un matériau métallique dans un espace qui communique avec le trou traversant et qui est défini avec le matériau de tracé et de formation d'un plot qui est formé d'un seul tenant avec l'électrode de pénétration et qui fait saillie à partir de la surface avant du premier substrat semiconducteur. 7. Procédé pour fabriquer un dispositif à semiconducteurs selon la revendication 6, caractérisé en ce que l'élément de câblage comprend une électrode de pénétration qui pénètre dans un second substrat semiconducteur dans le sens de son épaisseur, et l'étape de mise en contact du plot factice inclut une étape consistant à amener le plot factice en contact avec l'électrode de pénétration, qui pénètre dans le second substrat semiconducteur. 8. Dispositif à semiconducteurs comprenant une première puce à semiconducteurs et une seconde puce à 20 semiconducteurs, caractérisé en ce que la première puce à semiconducteurs comprend: un substrat semiconducteur possédant une surface avant et une surface arrière, un dispositif fonctionnel formé sur la surface 25 avant du substrat semiconducteur; une électrode de pénétration, qui est connectée électriquement au dispositif fonctionnel, disposée dans un trou traversant pénétrant dans le substrat semiconducteur dans le sens de l'épaisseur à côté du dispositif fonctionnel, l'électrode de pénétration établissant une connexion électrique entre un côté de surface avant et un côté de surface arrière du substrat semiconducteur, et un plot formé d'un seul tenant avec l'électrode de pénétration faisant saillie à partir de la surface avant du substrat semiconducteur, la seconde puce à semiconducteurs comprenant un élément de câblage, qui est formé sur une surface de la seconde puce à semiconducteurs tournée vers la surface avant du substrat semiconducteur, et reliée au plot de la première puce à semiconducteurs. 9. Procédé pour fabriquer une puce à semiconducteurs, caractérisé en ce qu'il comprend: une étape de formation d'une partie concave du côté de la surface avant dans un substrat semiconducteur possédant une surface avant et une surface arrière, un élément d'émission de lumière ou un élément de réception de lumière formé, sur la surface avant, la partie concave du côté de la surface avant étant formée dans la surface avant et possédant une épaisseur prédéterminée inférieure à une épaisseur du substrat semiconducteur, une étape de formation d'un bouchon pour introduire un matériau transparent dans la partie concave du côté de la surface avant et insérer un bouchon formé d'un matériau transparent dans la partie concave située du côté de la surface avant, et une étape d'amincissement pour, à la suite de l'étape de formation du bouchon, retirer une partie de la surface arrière du substrat semiconducteur et amincir le substrat semiconducteur de telle sorte que l'épaisseur du substrat semiconducteur devient inférieur à la profondeur de la partie concave située du côté de la surface avant et de telle sorte que la partie concave située du côté de la surface avant est formée en un trou traversant qui pénètre dans le substrat semiconducteur. 10. Procédé de fabrication d'une puce à semiconducteurs, caractérisé en ce que le procédé comprend: une étape de formation d'une partie concave du côté de la surface avant dans un substrat semiconducteur possédant une surface avant et une surface arrière, un élément d'émission de lumière ou un élément de réception de i lumière formé, sur la surface avant, la partie concave du côté de la surface avant étant formée dans la surface avant et possédant une épaisseur prédéterminée inférieure à une épaisseur du substrat semiconducteur, une étape de formation d'un bouchon factice consistant à envoyer une charge de remplissage dans la partie concave située du côté de la surface avant et insérer un bouchon factice formé du matériau de remplissage dans la partie concave du côté de la surface avant, une étape d'amincissement pour, à la suite de l'étape de formation du bouchon factice, retirer une partie de la surface arrière et amincir le substrat semiconducteur de sorte que l'épaisseur du substrat semiconducteur devient inférieure à la profondeur de la partie concave située du côté de la surface avant et de telle sorte que la partie concave située du côté de la surface avant est formée en un trou traversant qui pénètre dans le substrat semiconducteur, et une étape de retrait du bouchon factice pour, à 20 la suite de l'étape d'amincissement, retirer le bouchon factice prévu dans le trou traversant. 11. Puce à semiconducteurs, caractérisée en ce qu'elle comprend: un substrat semiconducteur possédant une surface 25 avant et une surface arrière, un élément d'émission de lumière ou un élément de réception de lumière formé sur la surface avant du substrat semiconducteur, et un élément qui établit un trajet de la lumière entre l'élément d'émission de lumière et l'élément de réception de lumière et un côté de surface arrière du substrat semiconducteur au moyen d'un trou traversant pénétrant dans le substrat semiconducteur dans le sens de l'épaisseur de ce dernier à côté de l'élément d'émission de lumière ou de l'élément de réception de lumière. 10