Brevet FR2881575A1 — publié le 20060804

TRANSISTOR MOS A GRILLE TOTALEMENT SILICIUREE La présente invention concerne un procédé de réalisation d'un transistor MOS (Métal-Oxyde-Semiconducteur) dont la grille incorpore un composé chimique de type siliciure. Un transistor MOS à grille totalement siliciurée présente des avantages bien connus, par rapport à un transistor MOS à grille en polysilicium ou en métal tel que le tungstène, le molybdène, le carbure de tantale, etc. En particulier, une grille totalement siliciurée ne présente pas de zone de déplétion électronique au contact avec le diélectrique de grille du transistor, si bien que la capacité apparente de grille est plus faible. En outre, lorsque la grille est en siliciure, elle est définitivement réalisée en fin du procédé de réalisation du transistor. Le matériau siliciure incorpore alors beaucoup moins d'impuretés qu'un autre matériau de grille formé en début du procédé de réalisation du transistor, tel que le tungstène, le molybdène ou le carbure de tantale. De plus le siliciure n'a pas à subir le recuit d'activation des zones de source et de drain, qui est effectué jusqu'à une température de 1000 C environ. Ainsi les exigences de stabilité thermique qui sont requises pour un composé siliciure de grille sont beaucoup moins restrictives que celles requises pour d'autres matériaux qui doivent résister à de telles températures. Les propriétés électroniques de la grille, parmi lesquelles figurent la résistivité électrique et le travail de sortie ( work function en anglais), sont alors mieux contrôlées. Pour obtenir une grille avec peu d'impuretés et avoir moins de contraintes portant sur la stabilité thermique du matériau de grille (à des températures élevées d'environ 1000 C), il est aussi connu de réaliser un transistor avec une fausse grille puis, à la fin du procédé de réalisation du transistor, de remplacer la fausse grille par une grille définitive. Ainsi, le matériau définitif de la grille n'est pas contaminé par des impuretés pendant la réalisation du transistor. Mais la mise en oeuvre d'une fausse grille est particulièrement complexe, notamment à cause du polissage mécanicochimique du premier niveau de diélectrique qui doit s'arrêter juste au sommet de la grille, du retrait de la fausse grille et de l'obtention du matériau définitif de grille uniquement à l'emplacement de celle-ci. Un transistor à grille totalement siliciurée est donc particulièrement avantageux, notamment parce que sa réalisation est simple et parce que les propriétés électroniques de la grille peuvent être bien contrôlées. Néanmoins, la difficulté suivante intervient lors de sa réalisation. Le composé siliciure utilisé pour la grille peut présenter plusieurs phases chimiques distinctes. En particulier, il peut avoir plusieurs stoechiométries, c'est-à-dire plusieurs valeurs du rapport atomique métal/silicium. A titre d'exemple, au moins deux composés de type siliciure de nickel existent, et une grille obtenue par siliciuration de nickel présente en général une première phase de formule Ni2Si dans une partie supérieure de la grille, et une seconde phase de formule NiSi dans une partie inférieure de la grille. La frontière de séparation entre ces deux phases présente une forme irrégulière, et en général non-contrôlée, de sorte que les deux phases Ni2Si et NiSi peuvent être simultanément en contact avec le diélectrique de grille, ou bien seulement la phase NiSi est en contact avec le diélectrique de grille. Or, certaines caractéristiques électriques des transistors MOS, parmi lesquelles figure la tension de commutation du transistor, dépendent du travail de sortie de la grille et donc de la phase chimique du matériau de grille qui est en contact avec le diélectrique de grille. Pour des transistors MOS à grille en siliciure de nickel, ces caractéristiques varient alors de façon involontaire, par exemple entre deux transistors situés à des endroits différents d'une même plaque de silicium, ou entre deux transistors réalisés sur des plaques différentes bien que des paramètres de procédé identiques aient été utilisés pour les deux plaques. En particulier, certains transistors peuvent présenter une tension de commutation analogue à celle d'un transistor à grille de polysilicium dopé n ou p, et d'autres peuvent présenter une tension de commutation correspondant à une grille métallique dont le niveau de Fermi est situé dans la bande interdite du substrat (transistors dits mid-gap ). Pour éviter que la frontière de séparation entre les deux phases Ni2Si et NiSi puisse atteindre le diélectrique de grille, des transistors MOS à grille épaisse en siliciure de nickel sont réalisés. Par exemple, la grille présente une épaisseur de l'ordre de 100 nanomètres. Dans ce cas, seule la phase NiSi est en contact avec la couche de diélectrique de grille, si bien que les transistors résultants possèdent une tension de commutation bien définie et constante. En outre, la grille présente une faible résistivité électrique, compatible avec une utilisation du transistor en hyperfréquence. Or des portions de composé siliciure sont aussi nécessaires dans les zones de source et de drain du transistor, pour obtenir de faibles résistances de contact électrique sur ces zones. Ces portions de siliciure des zones de source et de drain doivent être de faible épaisseur, pour éviter que des courants de fuite n'apparaissent dans les jonctions électriques entre la source et le canal du transistor d'une part, et entre le canal du transistor et le drain d'autre part. Il est alors nécessaire de dissocier la formation du composé siliciure de la grille de la formation du composé siliciure des zones de source et de drain du transistor, afin de réaliser une grille de siliciure suffisamment épaisse, et des fines portions de siliciure dans les zones de source et de drain. Mais, une telle dissociation entre la formation du composé siliciure de la grille d'une part, et la formation du composé siliciure des zones de source et de drain d'autre part, nécessite d'ajouter des étapes au procédé de réalisation du transistor. Notamment, au moins une étape de polissage CMP (pour Chemical-Mechanical Polishing en anglais) est nécessaire, et/ou au moins une étape de masquage. De telles étapes supplémentaires sont pénalisantes, car elles augmentent le risque d'introduction d'impuretés et/ou de particules dans certaines parties du transistor. En outre, lors d'une étape supplémentaire de polissage CMP, la répétabilité et l'uniformité du polissage réalisé peuvent être difficiles à contrôler. De même, une étape supplémentaire de photolithographie introduit des difficultés d'alignement lors du masquage. De façon générale, dissocier les formations du composé siliciure de la grille d'une part, et des zones de source et de drain d'autre part, résulte en une augmentation du prix de revient d'un circuit électronique qui incorpore des transistors ainsi obtenus. Un but de la présente invention est donc de proposer un procédé de réalisation d'un transistor MOS à grille totalement siliciurée, qui ne présente pas les inconvénients cités ci-dessus. Pour cela, l'invention propose un procédé de réalisation d'un transistor MOS qui comprend les étapes suivantes: a- réalisation d'une structure initiale de grille au dessus d'un substrat semiconducteur, comprenant: une couche de diélectrique de grille disposée sur une partie de la surface du substrat, - une portion de grille en un matériau à base de silicium, disposée d'un côté de la couche de diélectrique de grille opposé au substrat, et - un espaceur entourant, parallèlement à la surface du substrat, la couche de diélectrique de grille et la portion de grille; bformation de deux portions d'un composé de type siliciure d'un premier métal à la surface du substrat, dans des zones de source et de drain du transistor situées de part et d'autre de la structure de grille; cformation de deux revêtements sensiblement étanches à des atomes d'un second métal, respectivement sur les portions de siliciure des zones de source et de drain; d- dépôt d'une couche du second métal sur la structure de grille et dans les zones de source et de drain, de sorte qu'une partie du second métal est en contact avec la portion de grille; et e- chauffage du transistor de façon à provoquer une réaction de siliciuration entre le second métal et le matériau de silicium de la portion de grille. Ainsi, un procédé selon l'invention comprend deux séquences distinctes de formation de composé siliciure. Lors cle la première de ces séquences, qui correspond à l'étape b du procédé, des portions de composé siliciure du premier métal sont respectivement formées dans les zones de source et de drain. Les étapes d et e du procédé constituent la seconde séquence, lors de laquelle une portion de composé siliciure du second métal est formée dans la portion de grille du transistor. Grâce à la formation, entre ces deux séquences, de revêtements sensiblement étanches aux atomes du second métal sur les portions de siliciure des zones de source et de drain, ces dernières ne sont pas augmentées penclant la seconde séquence. L'épaisseur de la portion de grille en composé siliciure du second métal est donc indépendante des épaisseurs des portions de composé siliciure du premier métal des zones de source et de drain. En particulier, elle peut être supérieure à ces dernières, de sorte que le transistor obtenu présente les avantages suivants: - les portions de siliciure des zones de source et de drain peuvent être réalisées directement à partir d'atomes de silicium du substrat. Aucun dépôt de silicium supplémentaire n'est nécessaire dans ces zones, avant d'apporter le premier métal qui entre dans la composition du siliciure des zones de source et de drain. Autrement dit, aucune reprise épitaxiale sélective n'est nécessaire dans les zones de source et de drain. Le procédé de réalisation du transistor est alors simplifié ; - les épaisseurs des portions de siliciure des zones de source et de drain peuvent être faibles, de sorte qu'aucun courant de fuite n'apparaît dans les jonctions du canal du transistor, respectivement avec la source et avec le drain; - l'épaisseur de la portion de siliciure formant grille, selon la direction perpendiculaire à la surface du substrat, peut être importante. De cette façon, même si la portion de grille présente une frontière de séparation irrégulière entre deux phases de type siliciure du second métal, une telle frontière n'atteint pas l'interface entre la portion de grille et la couche de diélectrique de grille. La tension de commutation du transistor est alors bien définie, par la phase de siliciure qui est en contact avec la couche de diélectrique de grille; -enfin, l'épaisseur de la portion de grille peut aussi être suffisamment importante pour que la grille présente une faible résistance par carré, mesurée parallèlement à la surface du substrat. Le transistor obtenu est alors adapté à des applications dans le domaine des hyperfréquences, sans que la grille ne génère de retards de signal ni de perturbations du fonctionnement d'un circuit électronique intégré qui incorpore le transistor. Selon une mise en oeuvre préférée de l'invention, la structure initiale de grille comprend en outre un masque disposé au dessus de la portion de grille, d'un côté de celle-ci opposé à la couche de diélectrique de grille. Ce masque peut avoir au moins l'un des deux rôles suivants: limiter transversalement une implantation de dopants du substrat dans les zones de source et de drain, en empêchant que des particules d'un faisceau d'implantation n'atteignent le substrat en dessous de la structure de grille voire même de la portion de grille elle-même. Un type de dopage électrique et une concentration de dopants dans la zone du substrat destinée à constituer le canal du transistor, qui sont fixés lors de l'étape a du procédé, sont ainsi préservés lors de l'implantation des zones de source et de drain; et/ou - empêcher que des atomes du premier métal qui entre dans la composition du siliciure des zones de source et de drain ne soit en contact avec le matériau de silicium de la portion de grille. Ainsi, aucun composé de type siliciure n'est formé dans la portion de grille lors de la première séquence de formation de siliciure, c'est-à-dire pendant que les portions de siliciure des zones de source et de drain sont formées. Le matériau de siliciure formé dans la portion cle grille est alors mieux défini, puisqu'il ne comprend pas d'atomes du premier métal. Le masque est ensuite retiré avant l'étape d du procédé de l'invention. Eventuellement, le procédé peut comprendre en outre, avant l'étape c, un amincissement du masque disposé au dessus de la portion de grille. De cette façon, le masque peut présenter, avant son amincissement, une épaisseur suffisante pour limiter efficacement une implantation des zones de source et de drain, et il peut être entièrement retiré avant l'étape d tout en conservant des revêtements résiduels sur les portions de siliciure des zones de source et de drain, suffisants pour empêcher que des atomes du second métal ne pénètrent dans lesdites portions de siliciure pendant l'étape e. Les volumes des portions de siliciure des zones de source et de drain restent alors sensiblement constants pendant l'étape e. Selon un mode de mise en oeuvre particulier de l'invention, le premier métal, qui entre dans la composition du siliciure des zones de source et de drain, et le second métal, qui entre dans la composition du siliciure de la portion de grille, peuvent être identiques. L'invention propose aussi un circuit électronique intégré qui comprend au moins un transistor MOS réalisé en utilisant un procédé tel que décrit précédemment. Un tel circuit possède des caractéristiques de fonctionnement mieux définies. D'autres particularités et avantages de la présente invention apparaîtront dans la description ci-après d'un exemple de mise en oeuvre non limitatif, en référence aux figures 1 à 6 annexées. Ces figures illustrent différentes étapes d'un procédé selon l'invention. Pour raison de clarté, les dimensions des différents éléments représentés dans ces figures ne sont pas en proportion avec leurs dimensions réelles. Les figures sont des vues en coupe d'un substrat sensiblement plan, considérées dans un plan perpendiculaire à la surface du substrat. Le substrat est placé dans la partie inférieure de chaque figure, et N désigne une direction perpendiculaire à la surface du substrat, orientée vers le haut des figures. Dans la suite, les termes sur , sous , inférieur et supérieur sont utilisés en référence avec cette orientation. Par ailleurs, sur toutes les figures, des références identiques correspondent à des éléments identiques. Dans ce qui suit, les étapes élémentaires du procédé de fabrication d'un circuit électronique intégré qui sont connues de l'Homme du métier ne sont pas reprises en détail. On s'attache seulement à décrire une succession d'étapes élémentaires qui permet de réaliser un transistor MOS selon l'invention. La figure 1 représente un circuit électronique intégré en cours de fabrication. Notamment, des étapes de fabrication ont déjà été exécutées, pour réaliser un transistor MOS ( Metal-Oxide-Semiconductor ) à la surface d'un substrat 100 du circuit. Le substrat 100 est en silicium monocristallin. Les éléments suivants du transistor ont ainsi déjà été réalisés: une couche de diélectrique de grille 1, une portion de silicium 2 destinée à former la grille du transistor, un masque 3 et un espaceur 4 qui entoure la couche 1, la portion 2 et le masque 3 parallèlement à la surface du substrat 100. La couche 1 peut être en silice (SiO2) et posséder une épaisseur de 1,2 manomètre, par exemple, selon la direction N. La portion 2 peut posséder une épaisseur, selon la direction N, comprise entre 30 et 200 nanomètres. Le masque 3 peut être en silice (SiO2) ou en nitrure de titane (TiN). L'espaceur 4 peut être en nitrure de silicium (Si3N4). Alternativement, il peut être formé à partir d'un empilement de plusieurs couches isolantes électriquement. Les éléments de transistor 1 à 4 peuvent être simultanément formés sur la surface du substrat 100 à plusieurs emplacements de transistors MOS du circuit intégré. Chaque ensemble de ces éléments constitue une structure initiale de grille. Le substrat 100 est dopé initialement de façon à obtenir une conduction électrique appropriée dans une zone 101 du substrat 100 située sous la portion 2. La zone 101 est destinée à former le canal du transistor. De façon connue, des étapes de dopage du substrat 100 dans des zones de source et de drain, respectivement notées S et D et situées de chaque côté de la zone 101, sont exécutées après la formation de l'espaceur 4. Lors de ces étapes, un dopage par des ions de bore (B) est effectué sélectivement dans des zones du substrat 100 qui correspondent à des sources ou des drains de transistors de type p-MOS, et un dopage par des ions d'arsenic (As) ou de phosphore (P) est effectué sélectivement dans des zones du substrat 100 qui correspondent à des sources ou des drains de transistors de type n-MOS. Les parties du substrat 100 ainsi dopées sont référencées 102 et 103, respectivement pour la zone de source S et la zone de drain D. Le masque 3 possède une épaisseur el, selon la direction N, suffisante pour qu'aucun ion de dopage des zones S et D puisse le traverser et pénétrer dans la zone 101. A titre d'exemple, el peut être égale à 20 nanomètres. Dans le cas où le masque 3 est constitué d'un matériau dont la vitesse de gravure est faible, par le procédé de gravure qui sera utilisé ultérieurement, le masque 3 est aminci jusqu'à présenter une épaisseur e2 inférieure à el (figure 2). e2 peut être d'environ 3 à 4 nanomètres, par exemple. Cet amincissement est effectué par gravure sélective du masque 3, par rapport au matériau de l'espaceur 4 et au matériau du substrat 100 qui est découvert dans les zones S et D. Lorsque le masque 3 est en silice (SiO2), l'amincissement de celui-ci peut être effectué par voie humide, en utilisant une solution de gravure comprenant de l'acide fluorhydrique (HF). Un tel amincissement n'est pas nécessaire lorsque le masque 3 est en nitrure de titane (TiN), qui pourra être gravé sélectivement avec une vitesse suffisante dans la suite du procédé. Des portions 11 et 12 d'un composé de type siliciure de métal, noté SiM1X, où M1 est un premier métal et x un coefficient: stoechiométrique, sont ensuite formées sélectivement à la surface du substrat 100, dans les zones S et D. Pour cela, un procédé usuel de siliciuration, bien connu de l'Homme du métier, peut être utilisé. Selon ce procédé, les atomes de silicium du composé SiM1X proviennent du substrat 100, et les atomes du métal M1 sont apportés par dépôt d'une couche continue de métal M1 sur l'ensemble du circuit. Lors d'un chauffage du circuit, les atomes du métal M1 diffusent à l'intérieur du substrat 100 et forment le composé siliciure SiM1, par réaction chimique de siliciuration. De cette façon, les portions 11 et 12 sont situées au niveau de la surface du substrat 100, selon la direction N. Les portions 11 et 12 permettent d'obtenir de faibles résistances électriques de contact sur les zones S et D, lorsque de tels contacts électriques seront réalisés ultérieurement dans la fabrication du circuit intégré. Le métal M1 peut être du cobalt (Co) ou du nickel (Ni), par exemple. L'excès de métal M1 qui n'a pas réagi avec des atomes de silicium du substrat 100 dans les zones S et D est éliminé. Grâce au masque 3, la couche de métal M1 est séparée de la portion de grille 2. Pour cette raison, aucun composé de type siliciure du métal M1 n'est formé dans la portion 2. Des revêtements, sélectionnés pour être sensiblement étanches aux atomes d'un second métal, sont alors formés sur les portions 11 et 12. Ces revêtements peuvent être formés, par exemple, par oxydation de parties supérieures respectives des portions 11 et 12. Une telle oxydation en surface des portions 11 et 12 peut être effectuée en mettant un fluide oxydant en contact avec le circuit par sa face supérieure. Le fluide oxydant réagit chimiquement avec le matériau siliciure des portions 11 et 12, de sorte que des pellicules 13 et 14 d'oxy-siliciure du métal M1 sont respectivement formées sur les portions 11 et 12. La formule chimique du composé d'oxy-siliciure du métal M1 ainsi formé est SiM 1 yOZ, où y et z sont des coefficients stoechiométriques. Le fluide oxydant utilisé peut être un plasma contenant: des atomes d'oxygène ou un gaz tel que l'ozone 03. Dans le cas d'un plasma, une partie au moins des atomes d'oxygène peuvent être introduits dans le plasma sous forme d'ozone. Les pellicules 13 et 14 constituent des revêtements respectifs des portions 11 et 12. Un tel mode de forrnation des revêtements 13 et 14 est particulièrement rapide et bien maîtrisé, de sorte que le prix de revient du circuit électronique n'est pas sensiblement augmenté. Le masque 3, ou la partie de celui-ci qui reste après l'amincissement éventuellement effectué, est alors entièrement retiré. Pour cela, un procédé de gravure est utilisé, qui est sélectionné en fonction du matériau du masque 3. Lorsque le masque 3 est en nitrure de titane (TiN), un procédé de gravure par oxydation, par exemple par voie humide (H2O2, NH4OH, H2O), permet d'éliminer sélectivement le masque 3, sans altérer les revêtements 13 et 14, ni l'espaceur 4. Lorsque le masque 3 est en silice (SiO2), un procédé de gravure par voie humide est approprié, en utilisant une solution de gravure contenant de l'acide fluorhydrique (HF). Un tel procédé permet une élimination rapide du matériau de silice du masque 3, sans que les revêtements 13 et 14 soient sensiblement altérés par la solution de gravure. Pour cela, il est nécessaire que l'épaisseur résiduelle e2 du masque 3 ne soit pas trop importante, pour que le masque 3 soit entièrement dissout dans la solution de gravure avant que les portions 13 et 14 soient elles-mêmes dissoutes, ou altérées de façon significative. Les inventeurs ont observé qu'une valeur de e2 d'environ 3 à 4 nanomètres est appropriée lorsque l'épaisseur des revêtements 13 et 14 est elle-même d'environ 4 nanomètres. De façon générale, une gravure sélective d'un masque 3 en silice, par rapport au composé SiM1y.OZ des revêtements 13 et 14, est obtenue lorsque l'épaisseur e2 est sensiblement égale aux épaisseurs respectives des revêtements 13 et 14. La surface supérieure de la portion de grille 2 est alors découverte. Conformément à la figure 3, une couche 200 d'un second métal, noté M2, est déposée le circuit. Un tel dépôt métallique est réalisé en utilisant l'un des procédés connus, tel que le procédé PVD (pour Physical Vapor Deposition en anglais). La couche 200 est continue et recouvre la structure initiale de grille ainsi que les revêtements 13 et 14 au dessus des portions de siliciure 11 et 12. Le métal M2 de la couche 200 est donc en contact avec le silicium de la portion de grille 2 au niveau de la surface supérieure de celle-ci. Un chauffage du circuit provoque alors une réaction de siliciuration entre le métal M2 et le silicium de la portion 2, de sorte qu'un ou plusieurs composé(s) de type siliciure du métal M2 est formé dans la portion 2. Par ailleurs, la couche 200 est isolée des portions de siliciure 11 et 12, respectivement par les revêtements 13 et 14. Grâce à cette isolation, aucune réaction chimique ne peut avoir lieu, entre le métal M2 de la couche 200 et du matériau de silicium du substrat 100 dans les zones S et D. Selon un mode de mise en oeuvre avantageux de l'invention, la réaction de siliciuration de la portion de grille 2 est effectuée en plusieurs étapes, afin de contrôler la quantité et la répartition du rnétal M2 qui entre dans la composition finale de la grille du transistor. Pour cela, l'étape e du procédé introduite dans la partie générale de la description peut comprendre successivement: el- un premier chauffage du transistor de façon à former un composé intermédiaire de type siliciure à partir du métal M2 de la couche 200 et d'une partie du matériau de silicium de la portion 2; e2- un retrait d'une partie du métal M2 de la couche 200 qui n'a pas participé à la formation du composé intermédiaire; et e3- un second chauffage du transistor de façon à former un composé final de type siliciure du métal M2 dans une partie de la portion de grille en contact avec la couche d'isolation de grille. Les figures 4, 5 et 6 illustrent la configuration du transistor après chacune des étapes el, e2 et e3, respectivement. Lors du premier chauffage de l'étape el, une partie du métal M2 de la couche 200 diffuse dans la portion de grille 2 au travers de la surface supérieure de celle-ci (figure 4). Un composé intermédiaire de type siliciure du métal M2 est ainsi formé dans une partie! supérieure de la portion 2, référencée 202. Une partie inférieure de la portion 2, référencée 201, n'est pas atteinte à ce moment par des atomes du métal M2. Durant l'étape el, les revêtements 13 et 14 restent étanches aux atomes du métal M2: aucun atome du métal M2 ne traverse les revêtements 13 et 14, de sorte que la composition et les volumes respectifs des portions de siliciure 11 et 12 restent constants. Une partie du métal M2 de la couche 200 ne réagit pas avec le matériau de silicium de la portion 2 pendant l'étape el. Cette partie est alors éliminée sélectivement à l'étape e2 en utilisant, par exemple, un procédé de gravure par voie humide qui utilise une solution de gravure acide. Un tel procédé de gravure n'a pas d'effet sur le composé intermédiaire formé dans la portion 2, ni sur le composé SiM1yOZ des revêtements 13 et 14. Il n'a pas d'effet non plus sur le matériau de l'espaceur 4. La figure 5 illustre la configuration du transistor qui est alors obtenue. Le second chauffage de l'étape e3 active la diffusion des atomes du métal M2 contenus dans la partie 202 de la portion de grille 2. Une répartition plus homogène des atomes du métal M2 en résulte (figure 6) : la partie 202 qui contient le composé intermédiaire de type siliciure est diminuée, et des atomes du métal M2 diffusent de la partie 202 clans une partie inférieure de la portion 2. Cette partie inférieure de la portion 2 est référencée 203. Elle s'étend jusqu'à l'interface entre la portion 2 et la couche 1, et contient des atomes du métal M2 dans une proportion différente de celle de la partie 202. La partie 203 est ainsi constituée d'un composé final de siliciure du métal M2, dont les caractéristiques électroniques déterminent la tension de commutation du transistor. Le métal M2 peut être sélectionné de différentes façons, en fonction de la tension de commutation du transistor qui est recherchée. De façon connue, une sélection de l'erbium (Er) comme métal M2 aboutit à une partie 203 de la portion de grille 2, dont le composé siliciure d'erbium possède un travail de sortie égal à une valeur absolue d'énergie de bande de conduction d'un matériau de polysilicium dopé n. De façon similaire, une sélection du platine (Pt) comme métal M2 aboutit à un composé de siliciure de platine dans la partie 203 de la portion 2, qui possède un travail de sortie égal à une valeur absolue d'énergie de bande de valence d'un matériau de polysilicium dopé p. Pour ces deux sélections du métal M2, la tension de commutation du transistor obtenu est alors sensiblement égale à celle d'un transistor à grille de - 13 -polysilicium dopé, n ou p. Pourobtenir de cette façon un circuit électronique intégré qui incorpore des transistors à grilles des deux types, il est nécessaire de déposer une couche d'erbium dans certaines zones du substrat 100, et une couche de platine dans d'autres zones du substrat 100. Cela peut être réalisé en combinant des dépôts d'erbium et de platine avec des étapes de masquage. Les étapes el à e3 peuvent alors produire simultanément un matériau de siliciure d'erbium dans les portions de grilles de certains transistors du circuit intégré, et un matériau de siliciure de platine dans les portions de grilles d'autres transistors du circuit. Une combinaison de transistors analogue à celle d'un circuit intégré CMOS ( Complementary Metal-Oxide-Semiconductor ) en résulte. De préférence, le nickel (Ni) est choisi en tant que métal M2. Dans ce cas, le composé final de grille produit par la réaction de siliciuration entre le métal M2 de la couche 200 et le matériau de silicium de la portion de grille 2 est du siliciure de nickel, avec un rapport stoechiométrique nickel/silicium sensiblement égal à l'unité. Autrement dit, le composé présent dans la partie de grille 203 en contact avec la couche de diélectrique de grille 1 possède une composition proche de NiSi. De même, le composé intermédiaire présent dans la partie de grille 202 est du siliciure de nickel ayant un rapport stoechiométrique nickel/silicium sensiblement égal à deux: Ni2Si. Or, les ions de bore, phosphore et arsenic utilisés pour doper électriquement du silicium sont presque insolubles dans le composé Ni2Si, et insolubles dans le composé NiSi. Il est alors avantageux, lors de la réalisation de plusieurs structures initiales de grilles sur un même substrat de circuit, de former certaines portions de grilles 2 en silicium dopé p, et d'autres portions de grilles 2 en silicium dopé n. Pendant le chauffage de l'étape el, la formation du composé Ni2Si dans chaque partie supérieure 202 de portion de grille 2 a pour effet de repousser les ions dopants dans la partie inférieure 201 de cette portion 2. A l'issue de l'étape e3, les ions dopants de chaque portion de grille 2 sont alors concentrés dans la partie 203 de cette portion 2, au contact avec la couche de diélectrique de grille 1. Or, des ions de bore, qui sont insolubles - 14 - dans le composé NiSi et sont repoussés à l'interface NiSi / diélectrique de grille, confèrent au composé NiSi un travail de sortie proche de l'énergie de la bande de valence du silicium, c'est-à-dire proche de 5,1 eV (eV pour électron-volt). De même, des ions de phosphore ou d'arsenic repoussés à l'interface NiSi / diélectrique de grille confèrent au composé NiSi un travail de sortie proche de l'énergie de la bande de conduction du silicium, c'est-à-dire proche de 4,1 eV. Il est donc ainsi possible d'obtenir simultanément, dans un même circuit intégré, des transistors ayant une tension de commutation sensiblement égale à celle de transistors n-MOS réalisés avec une grille en polysilicium, ainsi que des transistors ayant une tension de commutation sensiblement égale à celle de transistors p-MOS réalisés avec une grille en polysilicium. Les conceptions de circuits électroniques qui sont possibles en technologie CMOS peuvent donc être reprises avec un procédé de réalisation de transistors conforme à l'invention. La couche 200 de nickel peut être déposée sur l'ensemble du circuit, dans des zones du substrat 100 qui correspondent à des transistors finals de type n-MOS ou p-MOS. Dans le jargon de l'Homme du métier, un tel dépôt est dit pleine plaque . Il est alors particulièrement simple et rapide. Les deux types de transistors MOS réalisés dans le circuit sont différenciés initialement, par des dopages différents des portions de grilles correspondantes en silicium. Il est entendu que le procédé de l'invention peut être adapté pour satisfaire des exigences particulières du circuit final. Néanmoins, les avantages suivants du procédé qui a été décrit en détail ci-dessus sont rappelés: - le procédé n'introduit pas d'étape supplémentaire de polissage CMP du circuit; - il n'est pas nécessaire de surélever les zones de source et de drain pour réaliser des portions de siliciure dans ces zones sans provoquer des courants de fuite des jonctions du canal; - les caractéristiques électriques des transistors obtenus, et en particulier les valeurs de tension de commutation, sont bien contrôlées; et - les portions de grilles des transistors présentent une faible résistance par carré. Enfin, il est précisé que les revêtements 13 et 14 ne gênent pas la réalisation de contacts électriques de source et de drain, respectivement sur les portions 11 et 12. En effet, pour réaliser de tels contacts, une couche de premier niveau intermétallique, en matériau isolant électriquement, est déposée sur l'ensemble du circuit. Cette couche est ensuite gravée au dessus des portions 11 et 12, jusqu'à découvrir des parties conductrices de ces portions. Les volumes vides ainsi formés dans la couche de premier niveau intermétallique sont alors remplis de matériau conducteur électrique pour constituer des connexions électriques. Avantageusement, les revêtements 13 o et 14 sont gravés en même temps que la couche de premier niveau intermétallique, de sorte qu'aucune étape de procédé supplémentaire n'est ajoutée pour connecter électriquement le transistor. REVENDICATIONS 1. Procédé de réalisation d'un transistor MOS comprenant les étapes suivantes: a- réalisation d'une structure initiale de grille au dessus d'un substrat semiconducteur, ladite structure initiale comprenant: - une couche de diélectrique de grille (1) disposée sur une partie de la surface du substrat, - une portion de grille (2) en un matériau à base de silicium, disposée d'un côté de la couche de diélectrique de grille (1) opposé au substrat, et - un espaceur (4) entourant, parallèlement à la surface du substrat, la couche de diélectrique de grille (1) et la portion de la grille (2) ; b- formation de deux portions (11, 12) d'un composé de type siliciure d'un premier métal à la surface du substrat, dans des zones de source (S) et de drain (D) du transistor situées de part et d'autre de la structure de grille; c-formation de deux revêtements (13, 14) sensiblement étanches à des atomes d'un second métal, respectivement sur les portions de siliciure des zones de source et de drain (11, 12) ; ddépôt d'une couche du second métal (200) sur la structure de grille et dans les zones de source (S) et de drain (D), de sorte qu'une partie du second métal est en contact avec la portion de grille (2) ; et echauffage du transistor de façon à provoquer une réaction de siliciuration entre le second métal et le matériau de silicium de la portion de grille (2). 2. Procédé selon la revendication 1, suivant lequel l'étape e comprend: el- un premier chauffage du transistor de façon à former un composé intermédiaire de type siliciure (202) à partir du second métal et d'une partie du matériau de silicium de la portion de grille (2) ; e2- un retrait d'une partie du second métal n'ayant pas participé à la formation dudit composé intermédiaire; et e3- un second chauffage du transistor de façon à former un composé final de type siliciure du second métal dans une partie de la portion de grille (203) en contact avec la couche de diélectrique de grille (1). 3. Procédé selon la revendication 1 ou 2, suivant lequel la structure initiale de grille comprend en outre un masque (3) disposé au dessus de la portion de grille (2), d'un côté de ladite portion de grille (2) opposé à la couche de diélectrique de grille (1), et suivant lequel ledit masque est ensuite retiré avant l'étape d. 4. Procédé selon la revendication 3, comprenant en outre, avant l'étape c, un amincissement du masque (3) de sorte que ledit masque est entièrement retiré avant l'étape d tout en conservant des revêtements résiduels sur les portions de siliciure des zones de source et de drain (13, 14), suffisants pour empêcher que des atomes du second métal ne pénètrent dans lesdites portions de siliciure pendant l'étape e. 5. Procédé selon l'une quelconque des revendications 1 à 4, suivant lequel les revêtements des portions de siliciure des zones de source et de drain (13, 14) sont formés par oxydation de parties supérieures respectives desdites portions de siliciure (11, 12). 6. Procédé selon la revendication 5, suivant lequel l'oxydation des parties supérieures respectives des portions de siliciure des zones de source (11) et de drain (12) est effectuée en mettant un fluide oxydant en contact avec lesdites portions de siliciure. 7. Procédé selon la revendication 6, suivant lequel le fluide oxydant est un plasma contenant des atomes d'oxygène. 8. Procédé selon la revendication 7, suivant lequel au moins une partie des atomes d'oxygène sont introduits dans le plasma sous forme d'ozone. 9. Procédé selon l'une quelconque des revendications 1 à 8, suivant lequel les premier et second métaux sont identiques. 10. Procédé selon l'une quelconque des revendications 1 à 9, suivant lequel le second métal comprend du nickel. 11. Procédé selon la revendication 10, suivant lequel le composé de type siliciure formé dans la portion de grille (203) au contact avec la couche de diélectrique de grille (1) est du siliciure de nickel ayant un rapport stoechiométrique nickel/silicium sensiblement égal à l'unité. 12. Procédé selon la revendication 10 ou 11 ensemble la revendication 2, suivant lequel le composé intermédiaire de type siliciure formé à partir du second métal et d'une partie du matériau de silicium de la portion de grille (2) est du siliciure de nickel ayant un rapport stoechiométrique nickel/silicium sensiblement égal à deux. 13. Procédé selon la revendication 11 ou 12, suivant lequel la portion de grille (2) est dopée dans la structure initiale de grille réalisée à l'étape a, avec des atomes de bore, de phosphore et/ou d'arsenic. 14. Circuit électronique intégré comprenant au moins un transistor MOS réalisé selon l'une quelconque des revendications précédentes.