Brevet FR2873245A1 — publié le 20060120

Procédé de traitement en mode différentiel d'une tension incidente relativement à une tension de référence et dispositif correspondant. L'invention concerne les circuits de traitement des signaux de tension, en particulier ceux aptes à fournir, à partir d'un signal incident, un signal de sortie compris dans une plage prédéterminée. L'invention s'applique avantageusement mais non limitativement à la lecture d'un signal optique, en particulier dans les systèmes de lecture de disques optiques. Dans ces systèmes, le circuit de traitement se situe entre un photodétecteur et un convertisseur analogique-numérique afin d'adapter le signal issu du photodétecteur à la plage d'entrée du convertisseur analogique numérique. En effet, l'amplitude de la tension incidente peut varier en fonction de la quantité de la lumière émise par le laser du système de lecture et reçue par le circuit de traitement. Cette quantité de lumière peut varier du fait des défauts des disques optiques et des décalages de tension ( offset en langue anglaise) engendrés par les différents composants du circuit. Une solution développée par la Demanderesse dans le brevet FR-2 820 307 propose un circuit de traitement asymétrique. Ce circuit de traitement, à architecture à entrée unique ( single end ), possède notamment un convertisseur à gain variable suivi d'un convertisseur courant/tension. Et à la sortie du convertisseur courant/courant, le niveau de courant peut être très important et incompatible avec la plage d'entrée du convertisseur tension/courant. Ce circuit prévoit alors deux chaînes de compensation pour résoudre ce problème. Cependant une telle solution s'avère relativement complexe à réaliser. En outre, un tel circuit de traitement est source de distorsion harmonique. De plus, il possède un taux de réjection de bruit relativement faible et un problème de stabilité de la structure à très haute-fréquence. L'invention vise à apporter une solution à ce problème. Un but de l'invention est de mettre en forme une tension incidente de façon à ce qu'elle soit comprise dans la plage d'entrée d'un convertisseur analogique-numérique utilisé. Un autre but de l'invention est de réduire la distorsion harmonique du dispositif et d'assurer un taux de réjection optimal. À cet effet, l'invention propose d'utiliser un circuit de traitement en mode différentiel, c'est-à-dire en traitant un signal résultant de la différence entre une tension incidente, par exemple liée au signal de lecture du disque optique, et une tension de référence. Selon l'invention, on utilise un procédé de traitement en mode 15 différentiel d'une tension incidente relativement à une tension de référence, comprenant les étapes suivantes: une conversion tension/courant délivrant deux courants opposés correspondant à la différence entre la tension incidente et la tension de référence, une amplification de ces courants par un gain sélectionné dans une gamme prédéterminée de gains, et une élimination de la composante continue des courants amplifiés, de façon à obtenir deux courants résultants, - une conversion courant/tension des courants résultants, en une tension différentielle de sortie centrée autour d'une tension de mode commun. Autrement dit, à partir d'une tension différentielle élaborée en fonction d'une tension incidente, par exemple liée au signal de lecture du disque optique et d'une tension de référence, par exemple 25 propre au système de lecture utilisé, on obtient deux courants opposés à l'aide d'un convertisseur tension-courant. On amplifie les deux courants opposés à l'aide d'un amplificateur de courant, jusqu'à atteindre la valeur maximale de la plage d'entrée du convertisseur analogique-numérique connecté à la sortie de l'amplificateur courant/tension, puis on élimine la composante continue de ces courants opposés de façon à s'affranchir de ses variations et fournir un niveau de courant compatible avec la plage d'entrée du convertisseur courant/tension. Ce procédé a notamment pour avantage de traiter des courants et non des tensions ce qui offre une plus grande stabilité au circuit pour la gamme de gain à traiter. En outre, l'utilisation d'un amplificateur de courant permet de travailler en mode différentiel de manière simple, alors qu'un amplificateur de tension implique un montage beaucoup plus complexe et plus difficile à stabiliser pour une même gamme de gain. Selon un mode de mise en oeuvre, l'élimination de la composante continue des courants amplifiés comporte une division par deux de l'amplitude des deux courants amplifiés, puis deux soustractions, chacune entre les deux signaux amplifiés ainsi divisés, de façon à obtenir les deux courants résultants. Un tel mode de mise en oeuvre est particulièrement simple à réaliser et évite aussi notamment l'utilisation de chaînes de compensation telles que celles décrites dans le document FR 2 820 307. L'invention propose également un dispositif de traitement en mode différentiel d'une tension incidente relativement à une tension de référence, comprenant un chemin différentiel comportant notamment: - un bloc de conversion tension/courant possédant une entrée différentielle, apte à recevoir sur une première entrée la tension incidente, et sur une deuxième entrée la tension de référence, et apte à délivrer en sortie deux courants opposés et correspondant à la différence entre la tension incidente et la tension de référence, un bloc d'amplification de courant comprenant un module de gain et un module de soustraction de courant, ledit bloc d'amplification recevant en entrée les deux courants issus du bloc de conversion tension/courant et délivrant en sortie deux courants opposés et centrés autour de zéro, un bloc de conversion courant/tension comprenant un amplificateur opérationnel à transimpédance différentielle alimenté par une tension de mode commun, recevant en entrée les deux courants issus du bloc d'amplification, et délivrant en sortie deux tensions opposées, calibrées et centrée autour de la tension de mode commun. Selon un mode de réalisation, le module de soustraction comprend deux sous-modules chacun apte à recevoir en entrée les courants amplifiés issus du module de gain, et dont l'amplitude est divisée par deux, et chacun apte à délivrer en sortie deux courants en opposition de phase, centrés autour de zéro et sans composante continue. L'invention propose également un système de lecture de 25 signaux optiques comprenant un dispositif de traitement tel que défini ci-avant. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée d'un mode de 10 15 réalisation de l'invention nullement limitatif, et des dessins annexés sur lesquels: la figure 1 représente schématiquement un mode de réalisation d'un dispositif selon l'invention, - la figure 2 représente schématiquement mais plus en détail un exemple d'une partie de la figure 1, les figures 3a et 3b représentent respectivement des signaux d'entrée et des signaux élaborés par le module représenté sur la figure 2, la figure 4 représente schématiquement mais plus en détail une autre partie de la figure 1, la figure 5 représente schématiquement mais plus en détail une autre partie de la figure 1, la figure 6 représente schématiquement mais plus en détail un module de la partie représenté sur la figure 5, la figure 7 représente l'évolution des signaux élaborés par les modules des figures 4 et 5, la figure 8 représente schématiquement mais plus en détail une autre partie de la figure 1, la figure 9 représente schématiquement mais plus en détail le module représenté sur la figure 8, les figures l0a et 10b représentent respectivement les signaux d'entrée et de sortie du dispositif selon l'invention. Sur la figure 1, on a représenté un système SYS selon l'invention. Ce dispositif est, dans l'exemple d'application décrit ici, connecté à la sortie d'un photodétecteur (non représenté) intégré par exemple dans un système de lecture de disque optique, tel qu'un disque numérique audio ou vidéo. 10 15 20 Le photodétecteur comporte une lentille optique divisée en plusieurs quadrants. Le nombre de quadrant dépend du type de lentille optique utilisé. Chaque quadrant de la lentille optique génère un signal de tension incidente VINx, représentant la donnée lue par le système de lecture. La référence CNL représente un canal du dispositif selon l'invention apte à traiter le signal VINx généré par un quadrant de la lentille optique. Il existe donc autant de canaux CNL que de signaux générés par la lentille optique. Pour simplifier la figure, seul un canal CNL est représenté. Le bloc REF permet de générer un signal de référence VREF caractéristique du système de lecture. Le signal VREF est identique pour chaque canal CNL. Le bloc REF possède une résistance d'entrée Rref et des moyens de décalage LSref codé sur 5 bits, apte à effectuer un décalage de tension ( offset en langue anglaise) sur la tension de référence Vref, en fonction de la technologie des composants utilisés. Le canal CNL reçoit en entrée, sur une résistance d'entrée Rin la tension incidente VINx issue du quadrant considéré de la lentille optique. Le canal CNL comprend des moyens de décalage LSin codé sur 5 bits, apte à effectuer un décalage de tension sur la tension incidente VINx, en fonction de la technologie des composants utilisés. Il comporte en outre des moyens de correction COFF ( Coarse OFFset en langue anglaise) codé sur 7 bits et apte à effectuer une première correction grossière, en appliquant une tension de correction pour corriger des variations potentielles de la tension incidente VINx dues à des défauts du disque optique, par exemple. Le canal CNL comprend un chemin différentiel CH_DIFF pour réaliser le traitement de la tension incidente VINx. Le chemin différentiel CH_DIFF reçoit en entrée d'une part la tension incidente VINx, corrigée par les moyens de décalage LSin et de correction COFF, et d'autre part la tension de référence VREF, corrigée par les moyens de décalage LSref. Le chemin différentiel CH_DIFF comprend trois blocs. Un premier bloc CONV_VI réalise une conversion tension/courant afin d'obtenir un courant différentiel à partir des tensions VINx1 et VREF1, issues respectivement des tensions VINx et VREF. Un deuxième bloc AMPLI_II amplifie le courant différentiel délivré par le convertisseur CONV_VI et réalise une opération de soustraction afin d'obtenir un courant différentiel dont la composante continue est nulle. Un troisième bloc CONV IV convertit en tension différentielle le courant différentiel, issu du bloc d'amplification AMPLI_II. Ces trois blocs seront décrits plus précisément ci-après. Des moyens de correction FOFF ( Fine OFFset en langue anglaise) codés sur 6 bits sont connectés parallèlement au chemin différentiel CH_DIFF, en sortie du bloc d'amplification AMPLI_II. Ces moyens de correction FOFF permettent d'appliquer une tension de décalage pour réaliser une correction fine des variations de tension crées notamment par le chemin différentiel CH_DIFF. En sortie du chemin différentiel un convertisseur analogique numérique ADC reçoit la tension différentielle délivrée par le convertisseur courant/tension CONV_IV. Le convertisseur ADC numérise le signal; cette opération peut être réalisée d'une façon différente selon l'architecture du montage de l'application. On se réfère maintenant à la figure 2 qui représente plus précisément le convertisseur tension/courant CONV_VI. Le convertisseur CONV_VI reçoit sur les grilles de deux transistors MO et Ml, respectivement les tensions incidente VINxl et de référence VREF1. Les transistors MO et M1, reliés entre-eux par une résistance R, sont polarisés par les transistors de polarisation MOS_polal, MOS_pola2, MOS_pola_3 et MOS_pola_4. Les transistors MOS_polal et MOS_pola3 sont connectés au transistor MO. Les autres transistors MOS_pola2 et MOS_pola4 sont connectés au transistor Ml. Les transistors MO et M1 délivrent en sortie, par leurs drains, deux courants opposés, respectivement IOUTN et IOUTP. La valeur des composantes continues de ces courants est fixée par la valeur des courants de polarisation, délivrés par les transistors de polarisation MOS_polal, MOS_pola2, MOS_pola_3 et MOS_pola_4. La valeur des composantes alternatives de ces courants est déterminée par la différence entre les tensions incidente VINx1 et de référence VREF1, divisée par la valeur de la résistance R. La figure 3a représente un exemple de tensions incidente VINx et de référence VREF. La tension incidente VINx possède ici une amplitude crête à crête de 0,5 V environ, et est centrée sur la tension de référence VREF qui a une valeur de 1,4V. Pour cette gamme de tension, le dispositif selon l'invention possède un faible taux de distorsion. La figure 3b représente les courants de sortie IOUTP et IOUTN du bloc CONV_VI, obtenus à partir des tensions d'entrée VINx et VREF représentées sur la figure 3a et avec une valeur de R égale à 3,5kQ. Les courants IOUTP et IOUTN sont opposés et ont une amplitude de 2,57.10"4A pour les valeurs de VINx, VREF et R données. Les courants IOUTP et IOUTN sont délivrés en entrée du bloc d'amplification AMPLI_II. Le bloc d'amplification AMPLI_II comprend deux modules réalisant deux opérations distinctes; un module de gain et un module de soustraction de courant. La figure 4 représente un mode de réalisation du module de gain MOD_GAIN. Ce module de gain MOD_GAIN comprend deux parties symétriques l'une destinée à l'amplification du courant IOUTP et l'autre à l'amplification du courant IOUTN. Afin de simplifier la figure, seule la partie destinée à amplifier le courant IOUTP est représentée. Le module de gain MOD_GAIN est formé de deux parties: la partie Partie_N comprenant des transistors NMOS montés en miroirs de courant et la partie Partie_P, comprenant des transistors PMOS également montés en miroir de courant. La partie Partie_N comporte un noeud d'entrée N recevant le courant à amplifier, ici IOUTP. Un transistor T, connecté en diode couple le noeud N à la masse. 23 branches Ai, i allant de 1 à 23, relient le noeud N à la masse. Chaque branche Ai est constituée d'un transistor TAi. La grille de chacun des transistors TAi est reliée à la grille du transistor T. Chaque transistor TAi forme un miroir de courant avec le transistor T. Le noeud N est également relié à la masse par 31 branches identiques Bj, j allant de 1 à 31. Chaque branche Bj comprend un transistor TBj en série avec un interrupteur commandable SBj. La grille de chaque transistor TBj est reliée à la grille du transistor T. Les interrupteurs SBj sont commandables indépendamment les uns des autres. L'ensemble des transistors TAi et TBj forme un premier groupe pour le contrôle du gain GR1. Dans cet exemple d'application, le courant traversant le premier groupe GR1 et le transistor T est égal à IOUTP/(55-G), où le gain G est égal au nombre d'interrupteurs SBj ouverts. Lorsque tous les interrupteurs SBj sont ouverts, alors G=31 et le courant traversant le premier groupe GR1 et le transistor T est égal à IOUTP/24. Lorsque tous les interrupteurs SBj sont fermés, G=0 et le courant traversant le premier groupe GR1 et le transistor T est égal à IOUTP/55. Un noeud P forme la sortie du module Partie_N. 23 branches Ci, connectées en parallèle, relient le noeud P à la masse. Chaque branche Ci est constituée d'un transistor TCi. Chaque transistor TCi a sa grille reliée à la grille du transistor T. Le noeud P est également couplé à la masse par 31 branches Dj identiques. Chaque branche Dj comprend un transistor TDj, en série avec un interrupteur commandable SDj. La grille de chaque transistor TDj est reliée à la grille du transistor T. Les interrupteurs SBj et SDj sont commandés de sorte que si un interrupteur SBj est ouvert, l'interrupteur SDj correspondant est fermé et vice versa. L'ensemble des transistors TCi et TDj forme un deuxième groupe pour le contrôle du gain GR2. Le courant IOUTPp traversant le deuxième groupe GR2 est alors égal à IOUTPp=(IOUTP/(55-G)) *(23+G). La partie PARTIE_P a son entrée connectée au noeud P. La partie PARTIE_P comprend 3 transistors Ti, T2 et T3. Le transistor Ti est connecté en diode. Son drain est relié au noeud P et sa source est reliée à la tension d'alimentation VCC. Le transistor T2 a sa source reliée à la tension d'alimentation VCC et son drain à un noeud S constituant la sortie du module de gain MOD_GAIN. La grille du transistor T2 est reliée à la grille du transistor Ti. L'ensemble des transistors Tlet T2 réalise un miroir de courant. La géométrie des transistors Ti et T2 est choisie de sorte que le courant traversant le transistor T2 est égal dans cet exemple à la moitié du courant IOUTPp. Le transistor T3 a sa source reliée à la tension d'alimentation VCC et son drain au noeud S par l'intermédiaire d'un interrupteur S3 commandé par le signal de gain G. La grille du transistor T3 est reliée à la grille du transistor Ti. Les transistors Tlet T3 forment un miroir de courant. La géométrie des transistors Ti et T3 est choisie de sorte que le courant traversant le transistor T3 est égal dans cet exemple à 5 fois le courant IOUTPp. Par le jeu d'ouverture et de fermeture des interrupteurs SBj, SDj et S3, le gain de l'amplificateur AMPLI_II peut varier d'une valeur minimale égale à 0,5*23/55, soit environ 0,21 à une valeur maximale égale à 5, 5*54/24, soit environ 12,4. Le réglage du gain G est effectué par des moyens de commande MCM appropriés, connus en soi et aisément réalisable par l'homme du métier, par exemple sous une forme de circuits logiques ou d'un module numérique. Par exemple, ce module numérique couplé à la sortie du circuit réglera le gain G automatiquement. Par ailleurs, le gain G de l'amplificateur AMPLI_II est codé sur 6 bits, les 5 bits de poids faible commandant la partie PARTIE_N et le bit de poids fort commandant l'interrupteur S3. D'après le mode de réalisation choisi, le gain G de l'amplificateur varie de façon monotone. Une telle structure que l'on dit linéaire en décibel, est particulièrement avantageuse car le gain est réglé facilement par une procédure numérique. On se réfère maintenant à la figure 5 qui représente le module de soustraction MOD_SOUS de l'amplificateur AMPLI_II. Le module de soustraction MOD_SOUS est connecté en sortie du module de gain MOD_GAIN et reçoit en entrée les courants IOUTPG et IOUTNG issus du module de gain MOD_GAIN. Le module de soustraction MOD_SOUS comprend deux blocs SOUS_P et SOUS_N recevant chacun en entrée les courants IOUTPG et IOUTNG divisés par 2. Chaque bloc SOUS_P et SOUS_N effectue la soustraction entre les deux courants d'entrée IOUTPG et IOUTNG divisés par 2. Les blocs SOUS_P et SOUS_N délivrent en sortie les courants IOUTPsub et IOUTNsub. La figure 6 représente plus en détail le bloc SOUS_P. La structure du bloc SOUS_N est identique, les rôles des courants IOUTPG et IOUTNG étant inversés. Le bloc SOUS_P comprend trois miroirs de courants. Deux transistors NMOS, NMOS1 et NMOS2 forment un premier miroir de courant. Leurs sources respectives sont reliées à la masse GND et leurs grilles sont connectées ensemble. De plus la grille du transistor NMOS2 est rebouclée sur son drain. Le transistor NMOS2 reçoit sur sa source le courant d'entrée IOUTNG/2. Le premier miroir de courant NMOS1, NMOS2 est relié à un deuxième miroir de courant formé par des transistors PMOS, PMOS1 et PMOS2. Les deux miroirs de courant sont connectés par l'intermédiaire du drain de NMOS1 qui est reliée au drain de PMOS1. Les transistors PMO1 et PMO2 sont mutuellement connectés par leurs grilles, et leurs sources sont reliées à la tension d'alimentation VCC. La grille du transistor PMOS2 est rebouclée sur son drain qui est connectée sur le troisième miroir de courant du bloc SOUS_P. Le troisième miroir de courant est formé de deux transistors NMOS, NMOS3 et NMOS4. Leurs sources sont connectées à la masse GND. Le drain du transistor NMOS3 est connecté au deuxième miroir de courant PMOS1, PMOS2. La grille du transistor NMOS4 est rebouclée sur son drain et connectée sur la grille du transistor NMOS3. En outre le transistor NMOS4 reçoit sur son drain le courant d'entrée IOUTPG/2. Le drain du transistor NMOS 1 constitue la sortie du bloc SOUS_P qui délivre le courant IOUTPGsub. On se réfère maintenant à la figure 7 qui représente l'évolution des courants entre le convertisseur CONV_VI et l'amplificateur AMPLI_II, lors d'un nouvel exemple de simulation. Les courbes IOUTP et IOUTN représentent les courants à la sortie du convertisseur CONV_VI. Les courants IOUTP et IOUTN sont opposés et ont une amplitude crête à crête de 0,074mA environ. La composante continue des courants IOUTP et IOUTN vaut 0,2 mA environ. Les courbes IOUTPG et IOUTPN représentent les courants à la sortie du module d'amplification du gain MOD_GAIN de l'amplificateur AMPLI_II. Les courants IOUTPG et IOUTNG sont opposés et ont une amplitude crête à crête de 0,22 mA environ. La composante continue des courants IOUTPG et IOUTNG vaut 0,66 mA environ. Les courbes IOUTPGsub et IOUTNGsub représentent les courants à la sortie du module de soustraction MOD_SOUS de l'amplificateur AMPLI_II. Les courants IOUTPGsub et IOUTNGsub sont opposés et ont une amplitude crête à crête de 0,22 mA environ. La composante continue des courants IOUTPG et IOUTNG est nulle puisque l'on a soustrait les deux courants IOUTPG et IOUTPN qui avaient des composantes continues de même valeur. De plus, l'amplitude des courants d'entrée des blocs SOUS_P et SOUS_N correspondant à la moitié des courants IOUTPG et IOUTNG, l'amplitude des courants IOUTPGsub et IOUTNGsub est identique à celle des courants IOUTPG et IOUTNG. On se réfère à présent à la figure 8 qui représente un exemple de réalisation du convertisseur CONV_IV selon l'invention. Le convertisseur CONV_IV comprend un amplificateur AMP alimenté par une tension de mode commun VCM, par exemple égal à la moitié de la tension d'alimentation. L'amplificateur AMP reçoit en entrée les deux courants IOUTPGsub et IOUTNGsub délivrés par l'amplificateur de courant AMPLI_II. L'amplificateur AMP élabore deux tensions de sortie VOUTP et VOUTN. Une résistance R1 montée en parallèle avec un condensateur Cl et une résistance R2 montée en parallèle avec un condensateur C2, sont connectés entre chaque entrée et sa sortie associée de l'amplificateur AMP. La figure 9 décrit plus en détail un exemple de la structure de l'amplificateur AMP. L'amplificateur AMP comprend quatre transistors NMOS, NMOSC1, NMOSC2, NMOSC3 et NMOSC4 montés en sources de courant. Leurs sources sont connectées à la masse GND. Les drains des transistors NMOSC2 et NMOSC3 sont reliés par l'intermédiaire de deux résistances en série Rel et Re2. Le transistor NMOSC1 est connecté à une paire différentielle de transistors NMOS, NMOS 10 et NMOS11 recevant sur leur grille les courants d'entrée IOUTPGsub et IOUTNGsub issus du module de soustraction MOD_SOUS de l'amplificateur de courant AMPLI_II. Les drains de la paire différentielle NMOS10 et NMOS11 sont connectés aux drains de transistors PMOS d'une autre paire différentielle, PMOS 10 et PMOS11. Les sources des transistors PMOS 10 et PMOS11 sont connectées à la tension d'alimentation VCC et leurs grilles sont mutuellement reliées. Le drain du transistor PMOS10 est connecté sur la grille d'un autre transistor PMOS, PMOS12. La source du transistor PMOS12 est reliée à la tension d'alimentation VCC, et son drain est connecté à la source de courant NMOSC3. En outre, Le transistor PMOS12 délivre par son drain la tension de sortie VOUTP. Le drain du transistor PMOS11 est connecté sur la grille d'un autre transistor PMOS, PMOS13. Le transistor PMOS13 est relié par sa source à la tension d'alimentation VCC, et par son drain à la source de courant NMOSC2. En outre, Le transistor PMOS 13 délivre par son drain la tension de sortie VOUTN. La grille commune des transistors PMOS 10 et PMOS 11 est reliée à un transistor PMOS, PMOS14 qui forme un miroir de courant avec un autre transistor PMOS, PMOS15. Les sources des transistors PMOS14 et PMOS15 sont reliées à la tension d'alimentation VCC. La grille du transistor PMOS14 est reliée à celle du transistor PMOS15. De plus la grille du transistor PMOS15 est rebouclée sur son drain. Le miroir de courant PMOS14 et PMOS15 est relié à une paire différentielle de transistors NMOS, NMOS12 et NMOS13. Le miroir de courant NMOS12, NMOS13 est connecté sur la source de courant NMOSC4. La grille du transistor NMOS12 est reliée au noeud commun des résistances Rel et Re2. La grille du transistor NMOS13 reçoit la tension de mode commun, VCM. On se réfère à présent aux figures l0a et 10b. La figure l0a représente les signaux d'entrée VREF et VINx. Sur cet exemple, la valeur de VREF est de 1,4V environ. L'amplitude crête à crête de VINx est de 0,45V environ et sa composante continue est égale à 1,4V environ. La figure 10b représente les signaux de sortie du chemin différentiel CH_DIFF selon l'invention, les signaux d'entrée étant ceux représentés sur la figure 10a. Les tensions VOUTP et VOUTN sont opposées et ont chacune une amplitude de 1V environ. Les tensions sont centrées autour de la tension de mode commun VCM qui vaut 1,25V environ. REVENDICATIONS 1. Procédé de traitement en mode différentiel d'une tension incidente (VINx) relativement à une tension de référence (VREF), comprenant les étapes suivantes: une conversion tension/courant délivrant deux courants opposés (IOUTN, IOUTP) correspondant à la différence entre la tension incidente (VINx1) et la tension de référence (VREF1), une amplification de ces courants par un gain (G) sélectionné dans une gamme prédéterminée de gains, et une élimination de la composante continue des courants amplifiés (IOUTPG, IOUTNG), de façon à obtenir deux courants résultants, une conversion courant/tension des courants résultants (IOUTPGsub, IOUTNGsub), en une tension différentielle de sortie (VOUTP, VOUTN) centrée autour d'une tension de mode commun (VCM). 2. Procédé selon la revendication 1, caractérisé par le fait que l'élimination de la composante continue des courants amplifiés (IOUTPG, IOUTNG) comporte une division par deux de l'amplitude des deux courants amplifiés, puis deux soustractions, chacune entre les deux signaux amplifiés ainsi divisés, de façon à obtenir les deux courants résultants (IOUTPGsub, IOUTNGsub). 3. Dispositif de traitement en mode différentiel d'une tension 25 incidente (VINx) relativement à une tension de référence (VREF), caractérisé par le fait qu'il comprend un chemin différentiel (CH_DIFF) comportant notamment: un bloc de conversion tension/courant (CONV_VI) possédant une entrée différentielle, apte à recevoir sur une 10 15 première entrée la tension incidente (VINx1), et sur une deuxième entrée la tension de référence (VREF1), et apte à délivrer en sortie deux courants opposés (IOUTP, IOUTN) et correspondant à la différence entre la tension incidente (VINx) et la tension de référence (VREF), un bloc d'amplification de courant (AMPLI_II) comprenant un module de gain (MOD_GAIN) et un module de soustraction de courant (MOD_SOUS), ledit bloc d'amplification (AMPLI_II) recevant en entrée les deux courants (IOUTP, IOUTN) issus du bloc de conversion tension/courant(CONV_VI) et délivrant en sortie deux courants opposés et centrés autour de zéro (IOUTPGsub, IOUTNGsub), un bloc de conversion courant/tension (CONV_IV) comprenant un amplificateur opérationnel (AMP) à transimpédance différentielle alimenté par une tension de mode commun (VCM), recevant en entrée les deux courants (IOUTPGsub, IOUTNGsub) issus du bloc d'amplification (AMPLI_II), et délivrant en sortie deux tensions opposées, calibrées et centrée autour de la tension de mode commun (VOUTN, VOUTP). 4. Dispositif selon la revendication 3, caractérisé par le fait que le module de soustraction (MOS_SOUS) comprend deux sous-modules (SOUS_P, SOUS_N) chacun apte à recevoir en entrée les courants amplifiés (IOUTNG, IOUTPG) issus du module de gain (MOD_GAIN), et dont l'amplitude est divisée par deux, et chacun apte à délivrer en sortie deux courants en opposition de phase, centrés autour de zéro et sans composante continue (IOUTPGsub, IOUTNGsub). 10 5. Système de lecture de signaux optiques caractérisé par le fait qu'il comprend un dispositif selon les revendications 3 à 4.