Brevet FR2874127A1 — publié le 20060210

BOITIER MINIATURE HYPERFREQUENCE POUR MONTAGE EN SURFACE ET PROCEDE DE FABRICATION DU BOITIER L'invention concerne un boîtier miniature intégrant des composants hyperfréquences fonctionnant jusqu'à des fréquences de 100GHz et notamment un boîtier compatible des lignes de production à montage en surface ou SMD surface mount devices en langue anglaise. L'évolution des applications en hyperfréquences à des fréquences de plus en plus élevées entraîne une demande croissante de circuits intégrés ayant une haute intégration et une grande compacité. La protection des circuits intégrés à haute intégration est obtenue par la mise en boîtier du circuit intégré, soit dans un boîtier usiné ou moulé, soit par un enrobage du circuit intégré par un matériau diélectrique. Cette protection est de plus en plus recherchée car elle simplifie grandement la manipulation des circuits intégrés habituellement fragiles et assure, en outre, l'herméticité du circuit l'isolant d'un environnement nuisant à ses performances comme l'humidité et les gaz. Les boîtiers hyperfréquences de l'état de l'art utilisent notamment des technologies organiques (PCB) ou céramique. Le principe commun de ces boîtiers hyperfréquences consiste à reporter une puce électronique sur un fond du boîtier et de l'interconnecter à des plots électriques du boîtier principalement par des fils conducteurs, pour les circuits comportant des lignes de type microruban, ou plus rarement par des billes de soudure (ou bumps en langue anglaise) pour les circuits uniplanaires. Le boîtier hyperfréquence comportant le circuit intégré (ou la puce) est destiné à être reporté sur un circuit d'interconnexion (circuit d'accueil du boîtier) ou sur un substrat d'interconnexion pour les liaisons électriques, par exemple, avec d'autres circuits électroniques. A cet effet, les plots électriques du boîtier sont réalisés par des techniques diverses notamment par des pattes métalliques ou par des réseaux de conducteurs électriques solidaires du boîtier ou leadframe en langue anglaise. La figure 1 représente un premier exemple de réalisation d'un boîtier hyperfréquence de l'état de l'art couramment utilisé pour un MMIC soit en langue anglaise Monolithic Microwave Integrated Circuit fonctionnant dans des gammes de fréquences comprises entre 1 GHz et 100Ghz. Le boîtier hyperfréquence de la figure 1 comporte essentiellement une puce hyperfréquence 10 ayant une face active 12 intégrant des composants hyperfréquences actifs 14 notamment des transistors, des conducteurs électriques 16, et une face arrière 18 opposée à la face active. La puce 10 est reportée par sa face arrière 18 sur un fond métallique 20 du boîtier hyperfréquence. Le boîtier comporte des plots électriques sous forme de pattes métalliques 22 pour son report sur un circuit d'interconnexion (ou circuit d'accueil), non représenté sur la figure. Les pattes métalliques 22 du boîtier de la figure 1, solidaires mécaniquement du boîtier, assurent les liaisons électriques entre la puce 10 et le milieu extérieur au boîtier par l'intermédiaire de fils électriques 24 reliant les conducteurs électriques 16 de la face active de la puce aux pattes métalliques 22 du boîtier. Le boîtier de la figure 1 est fermé par un couvercle 26 protégeant la puce du milieu extérieur. La puce se trouve alors dans une cavité d'air 28 (ou un gaz) formée par le boîtier fermé par son couvercle Les composants actifs 14 hyperfréquences de puissance de la puce dégagent de la chaleur qui doit être évacuée à l'extérieur du boîtier. Dans le cas du boîtier de la figure 1, les calories Q dégagées par les composants actifs de la face active 14 de la puce sont dissipées, en grande partie, à travers l'épaisseur de la puce 10 et le fond 20 du boîtier, par le circuit d'interconnexion électrique sur lequel le boîtier est destiné à être reporté. La figure 2 montre une deuxième réalisation d'un boîtier hyperfréquence de l'état de l'art. Dans cette réalisation de la figure 2, un circuit intégré 40 est collé sur un fond de boîtier 42 comportant un réseau de connecteurs électriques 44 ou leadframe pour le report du boîtier sur le 3o circuit d'accueil. Comme dans la réalisation de la figure 1 des fils électriques 46 effectuent les liaisons électriques entre des conducteurs électriques 48 de la face active de la puce 40 et les connecteurs électriques 44 du réseau de connecteurs du boîtier. Le boîtier de la figure 2 est fermé par moulage d'un matériau plastique 49 enrobant la puce 40 et le fond de boîtier 42 tout en laissant au découvert les faces métalliques des connecteurs électriques 44 dirigées vers l'extérieur du boîtier pour le report, par exemple par soudure, sur des conducteurs électriques d'un circuit d'accueil. La figure 3 montre une troisième réalisation d'un boîtier hyperfréquences de l'état de l'art. Dans cette réalisation de la figure 3, une puce 50 est reportée par sa face arrière 52 sur un substrat d'accueil 53 comportant des conducteurs électriques 54 de report de la puce 50 sur le substrat 53 et des plots électriques 56 pour l'interconnexion du boîtier avec d'autres circuits électroniques. Des fils électriques 60 assurent la liaison électrique de la puce avec les plots électriques 56 du boîtier. Le boîtier est fermé, protégeant la puce, par une bulle 62 (ou goutte) de matériau diélectrique recouvrant la totalité de la puce. Les fils électriques 24, 46, 60 des réalisations des figures 1, 2 et 3 reliant les conducteurs électriques de la puce et les plots électriques du boîtier (pattes ou connecteurs de sortie du boîtier) sont habituellement des fils d'or soudés sur les conducteurs électriques à relier. Les boîtiers hyperfréquences de l'état comportent des nombreux 20 inconvénients. Entre autre: - la taille importante des boîtiers (de l'ordre de 20 mm2), la longueur des fils d'interconnexions entre les conducteurs électriques de la puce et les pattes métalliques du boîtier limitent les performances en fréquence du boîtier, en outre, un boîtier de taille importante présente des éléments parasités limitant ses performances électriques; - un coût de fabrication relativement élevé du fait d'un procédé d'assemblage du boîtier individuellement; - la difficulté d'obtenir un bon plan de masse hyperfréquence posant une limite pour le gain, la stabilité et la fréquence; - une limitation de la puissance du boîtier du fait de sa structure présentant une résistance thermique élevée; - l'incompatibilité de certaines solutions de boîtiers avec les techniques de montage en surface; - la nécessité d'équipements de production pour le test des 35 composants en boîtier. Afin de pallier les inconvénients des boîtiers hyperfréquences de l'état de l'art, l'invention propose un boîtier miniature hyperfréquence pour montage en surface sur un circuit d'accueil, le boîtier comportant: - une puce électronique ayant une face active et une face arrière opposée à la face active, la face active ayant des éléments actifs, des conducteurs électriques de la face active, la face arrière ayant des conducteurs électriques de la face arrière; - des plots électriques de report du boîtier sur le circuit d'accueil; caractérisé en ce que le plots électriques de report du boîtier sont 1 o reliés aux conducteurs électriques de la face arrière de la puce, les conducteurs électriques de la face active de la puce et ceux de la face arrière de la puce étant reliés par des trous métallisés et en ce que le boîtier est fermé par un matériau diélectrique enrobant au moins la face active de la puce. Dans une réalisation préférentielle du boîtier selon l'invention, les conducteurs électriques de la face arrière de la puce sont en contact direct avec les plots électriques de report du boîtier, le boîtier étant fermé par une couche diélectrique épaisse déposée sur la face active de la puce. Dans une autre réalisation du boîtier selon l'invention, plusieurs trous métallisés relient au moins un conducteur de la face active à au moins un conducteur électrique de la face arrière de la puce transmettant la chaleur dégagée par la puce, via les plots électriques de report, au circuit d'accueil. Un principal objet de cette invention est de d'obtenir un boîtier miniature hyperfréquences performant et de très petites dimensions avec des performances électriques des circuits intégrés hyperfréquences jusqu'à des fréquences d'au moins 100 GHz. Un autre objet de cette invention est de disposer d'un circuit intégré miniature protégé par son boîtier de très faibles dimensions compatible avec des technologies de montage en surface ou SMD. L'invention concerne aussi un procédé de fabrication en collectif de boîtiers selon l'invention comportant au moins les étapes suivantes: fabrication sur une galette de matériau semi-conducteur (ou wafer en langue anglaise) de plusieurs puces électroniques ayant chacune une face active et une face arrière opposée à la face active, la face active ayant des éléments actifs, des conducteurs électriques de la face active, la face arrière ayant des conducteurs électriques de la face arrière, des trous métallisés dans la puce reliant des conducteurs électriques de la face active à des conducteurs électriques de la face arrière; - fermeture des boîtiers; - séparation des boîtiers. L'invention sera mieux comprise à l'aide d'exemples de réalisations de boîtiers miniatures hyperfréquence en référence aux figures ci-annexées dans lesquelles: - la figure 1, déjà décrite, représente un premier exemple de 10 réalisation d'un boîtier hyperfréquence de l'état de l'art; - La figure 2, déjà décrite, montre une deuxième réalisation d'un boîtier hyperfréquence de l'état de l'art; - la figure 3, déjà décrite, montre une troisième réalisation d'un boîtier hyperfréquence de l'état de l'art; - la figure 4 montre une première réalisation du boîtier hyperfréquences miniature selon l'invention - la figure 5a montre une autre réalisation du boîtier hyperfréquences selon l'invention; - la figure 5b représente une variante du boîtier hyperfréquences de 20 la figure 5a selon l'invention les figures 6a, 6b, 6c, 6d, 6e, 6f, 6g montrent les principales étapes d'un premier procédé de fabrication en collectif du boîtier miniature selon l'invention; - Les figure 7a, 7b et 7c montrent respectivement une vue en coupe, une vue de dessous et une vue de dessus d'un des boîtiers miniature hyperfréquences selon l'invention résultant du premier procédé de fabrication en collectif des boîtiers selon l'invention; - les figures 8a, 8b, 8c, 8d, 8e, 8f et 8g montrent les principales étapes d'un deuxième procédé de fabrication en collectif du boîtier miniature 30 selon l'invention; - la figure 9 montre plusieurs boîtiers miniature hyperfréquences selon l'invention obtenus selon le deuxième procédé de fabrication. La figure 4 montre une première réalisation du boîtier hyperfréquences miniature selon l'invention. Le boîtier de la figure 4 comporte: - une puce électronique 70 ayant une face active 72 et une face arrière 74 opposée à la face active, la face active comportant des transistors 76, des conducteurs électriques 78 de la face active 72, la face arrière comportant des conducteurs électriques 80 de la face arrière 74 et parmi ces conducteurs de la face arrière des conducteurs de masse 82. La face active de la puce comporte une couche diélectrique 84 de protection, déposée sur ladite face active; - un cadre d'adaptation 86 du boîtier comportant des plots électriques 90 ayant deux faces principales opposées 94, 96 de report, d'une 1 o part, de la puce 70 par sa face arrière 74, sur les faces 94 des plots électriques du côté du boîtier, et d'autre part, du boîtier sur un circuit d'accueil par les faces opposées 96 des plots électriques 90. Selon une principale caractéristique de l'invention, les conducteurs électriques 78 de la face active 72 sont reliés aux conducteurs électriques 80 de la face arrière 74 par des trous métallisés 98. Les plots électriques 90 sont en contact direct avec les conducteurs électriques 78 de la face arrière de la puce. Dans cette réalisation préférentielle de la figure 4 selon l'invention, les plots électriques 90 de report du boîtier sur un circuit d'accueil assurent en outre la liaison électrique avec les conducteurs électriques de la puce et notamment ceux de la face active à travers les trous métallisés 98 de la puce. Le boîtier est fermé hermétiquement par moulage avec un matériau diélectrique 99 recouvrant la totalité de la puce jusqu'au niveau de la surface 94 des plots électriques en contact avec la face arrière de la puce. La figure 5a montre une autre réalisation du boîtier hyperfréquences selon l'invention comportant: - une puce électronique 100 ayant une face active 102 et une face arrière 104 opposée à la face. La face active comporte des transistors 108, des conducteurs électriques 110 de la face active 102, la face arrière comportant des conducteurs électriques 112 de la face arrière 104 et parmi ces conducteurs des conducteurs de masse commune et drain thermique 114. Les conducteurs électriques 110 de la face active 102 sont reliés aux conducteurs électriques 112 de la face arrière 104 par des trous métallisés 116. La face active de la puce comporte une couche diélectrique 118 de protection, déposée sur ladite face active. Le boîtier de la figure 5a est fermé hermétiquement par un moulage 118 de la totalité de la puce avec un matériau diélectrique, le matériau diélectrique recouvrant les bords de la puce jusqu'au niveau de sa face arrière 104. Dans cette réalisation de la figure 5a, les conducteurs électriques 112 de la face arrière de la puce sont aussi des plots électriques de report du boîtier sur un circuit d'accueil. Le report du boîtier peut, par exemple, être effectué par soudure sur des conducteurs électriques d'un io circuit d'accueil. La figure 5b représente une variante du boîtier hyperfréquences de la figure 5a selon l'invention. Dans cette variante de la figure 5a, le boîtier hyperfréquence comporte des billes de soudure 118 soudées sur les conducteurs électriques 112 de la face arrière 104 de la puce pour le report du boîtier sur un circuit d'accueil selon des techniques connues. Dans le boîtier miniature selon l'invention, l'enrobage ou le moulage de la puce est effectué de préférence avec des matériaux tels que le plastic, les matériaux organiques, polymères, verre. La couche diélectrique de protection de la face active de la puce est par exemple une couche de passivation en Benzo-cyclo-butène (BCB). Le substrat de la puce électronique peut être réalisée avec différents matériaux selon les contraintes thermiques d'utilisation, par exemples des matériaux tels que le diamant, AIN, BeO. Le substrat peut, dans le cas de puces à faible coût être choisi parmi les PCB, LTCC, HTCC...avec des vias thermiques ou slugs en langue anglaise. L'invention est aussi relative à un procédé de fabrication en collectif des boîtiers selon l'invention décrits précédemment. Les figures 6a, 6b, 6c, 6d, 6e, 6f, 6g montrent les principales étapes 30 d'un premier procédé de fabrication en collectif du circuit intégré selon l'invention: Le premier procédé de fabrication du circuit intégré selon l'invention comporte au moins les étapes suivantes: - fabrication selon des techniques connues, par exemple, sur une 35 galette, soit d'Arséniure de Gallium, soit de Nitrure de Gallium, ou soit de Phosphore d'Indium, monocristallin, ou wafer en langue anglaise, d'un ensemble de circuits intégrés (voir figure 6a). Chacun des circuits intégrés comporte une face active 130 et une face arrière 132 opposée à la face active, la face active comportant des éléments actifs 133, des conducteurs électriques 134 de la face active, la face arrière 132 comportant des conducteurs électriques 136 de la face arrière et selon une principale caractéristique de l'invention des trous métallisés 138 dans la puce reliant les conducteurs électriques 134 de la face active aux conducteurs électriques 136 de la face arrière; - dépôt d'une couche de protection 140 en matériau diélectrique sur les faces actives 130 des circuits intégrés du wafer - report du wafer par les faces actives 130 et leurs couches de protection 140 des circuits intégrés sur une plaque de maintien 142 (voir figure 6b) assurant un support mécanique du wafer, puis, réalisation par croissance électrolytique d'un réseau de plots électriques 142 ou leadframe sur les faces arrière 132 des circuits intégrés; la figure 6c montre une vue du réseau de plots électriques 142 réalisés sur un circuit intégré du wafer, la figure 6d les plots électriques réalisés sur quatre circuits intégrés contigus du wafer; - retrait du wafer de la plaque de maintien 142 et report du wafer, par les plots électriques 142 des faces arrières 132 des circuits intégrés, sur une autre plaque de maintien 144 du wafer, puis, gravure des chemins de découpe 146 des circuits intégrés du wafer par voie chimique, sélective ou même sciage - moulage plastique 148 de l'ensemble des circuits intégrés du wafer (voir figure 6f) recouvrant les faces actives 130 des circuits intégrés et leurs couches de protection 140 par injection sous vide, par exemple; - séparation des boîtiers par sciage du wafer. Voir figure 6g montrant plusieurs boîtiers 149, selon l'invention, après séparation; Les figure 7a, 7b et 7c montrent respectivement une vue en coupe, une vue de dessous et une vue de dessus d'un des boîtiers miniature 149 hyperfréquences selon l'invention résultant du premier procédé de fabrication en collectif des boîtiers selon l'invention. La vue de dessous de la figure 7b montre le réseau de plots 35 électriques 142 de report du boîtier hyperfréquences sur un circuit d'accueil et parmi ces plots, des plots électriques pour les signaux d'entré/sortie 152 de la puce et des plots de masse 154. La vue de dessus de la figure 7c montre une surface de plastique 156 uniforme de fermeture du boîtier. Les figures 8a, 8b, 8c, 8d, 8e, 8f et 8g montrent les principales étapes d'un deuxième procédé de fabrication en collectif du circuit intégré selon l'invention: Le deuxième procédé de fabrication comporte au moins les étapes suivantes: - comme dans le cas du premier procédé de fabrication décrit précédemment, le deuxième procédé comporte une étape de fabrication, selon des techniques connues, sur une galette de silicium monocristallin ou wafer d'un ensemble de circuits intégrés, chacun des circuits intégrés ayant la face active 130 et la face arrière 132 opposée à la face active, la face active comportant des éléments actifs 133, des conducteurs électriques 134 de la face active, la face arrière comportant des conducteurs électriques 136 de la face arrière et selon une principale caractéristique de l'invention, des trous métallisés 138 dans la puce reliant les conducteurs électriques 134 de la face active aux conducteurs électriques 136 de la face arrière; puis: -dépôt d'une couche de protection 140 en matériau diélectrique sur les faces actives des circuits intégrés du wafer ; les étapes suivantes différent du premier procédé de fabrication des boîtiers en collectif décrit: - séparation des circuits intégrés par découpe du wafer, puis report, par les faces arrières 132 des circuits, de chacun des circuits intégrés sur une plaque de maintien 170 (voir figure 8a). Le report des circuits intégrés sur la plaque de maintien 170 s'effectue par des techniques connues de prélèvement et dépôt des circuits dénommées en langue anglaise pick and place ; - premier moulage plastique 174 de l'ensemble des circuits intégrés déposés sur la plaque de maintien 170 recouvrant les faces actives des circuits intégrés comportant les couches de protection 140, par exemple par injection sous vide (voir figure 813; - retrait du moulage 174 comportant l'ensemble de circuits intégrés de la plaque de maintien 170 et report du moulage 174, par les faces actives 130 et leur couches de protection 140 des circuits intégrés, sur une autre plaque de maintien (non représentée), puis réalisation par croissance électrolytique d'un réseau de plots électriques 180 ou leadframe sur les faces arrière 132 des circuits intégrés (voir figure 8c), les plots électriques 180 assurant les connexions électriques avec les conducteurs électriques 132 de la face arrière de la puce; la figure 8d montre une vue du réseau de plots électriques 180 réalisés sur un circuit intégré du moulage 174, la figure 8e les plots électriques réalisés sur quatre circuits intégrés contigus du même moulage; - deuxième moulage plastique 190 de l'ensemble des circuits o intégrés enrobant le réseau de plots électriques réalisés du coté des faces arrières 132 des circuits intégrés (voir figure 8f) ; - amincissement du deuxième moulage plastique 190 (voir figure 8g) jusqu'à l'apparition des plots électriques 180 de report de la puce séparés par le deuxième moulage plastique 190; séparation des boîtiers selon l'invention par sciage SC2 du wafer moulé (voir figure 8g). La figure 9 montre plusieurs boîtiers hyperfréquences miniature 191 identiques selon l'invention obtenus selon le deuxième procédé de fabrication, après la dernière opération de sciage du wafer moulé. Dans les procédés de fabrication décrits, les wafer sur lesquels sont fabriques les circuits intégrés sont notamment en Si, GaAs, InP, GaN, SiC, Saphire. Les boîtiers miniature hyperfréquences selon l'invention comportent des nombreux avantage par rapport à ceux de l'état de l'art notamment: - un encombrement encore plus réduit pour une protection tout aussi efficace du circuit intégré ; - un coût d'au moins un ordre de grandeur inférieur aux solutions des boîtiers existant; - une amélioration significative des performances électriques dans les 30 applications de logique et analogiques rapides, grâce à des interconnexions très courtes; - une amélioration significative du problème thermique par une réduction du chemin thermique du boîtier. REVENDICATIONS 1. Boîtier miniature hyperfréquence pour montage en surface sur un circuit d'accueil, le boîtier comportant: - une puce électronique (10, 40, 50, 70, 100) ayant une face active (12, 72, 102, 130) et une face arrière (18, 52, 74, 132) opposée à la face active, la face active ayant des éléments actifs (14, 76, 108), des conducteurs électriques de la face active (16, 48, 78, 110, 134), la face arrière ayant des conducteurs électriques de la face arrière (82, 112, 136) - des plots électriques (44, 90, 112, 114, 142, 152, 154, 180), de report du boîtier sur le circuit d'accueil; 1 o caractérisé en ce que le plots électriques de report du boîtier sont reliés aux conducteurs électriques de la face arrière de la puce, les conducteurs électriques de la face active de la puce et ceux de la face arrière de la puce étant reliés par des trous métallisés (98, 116, 138) et en ce que le boîtier est fermé par un matériau diélectrique (118, 140, 148, 174) enrobant au moins la face active de la puce. 2. Boîtier hyperfréquence selon la revendication 1, caractérisé en ce que les conducteurs électriques de la face arrière (82, 112, 136) de la puce sont en contact direct avec les plots électriques de report du boîtier, le boîtier étant fermé par une couche diélectrique épaisse (108, 140) déposée sur la face active de la puce. 3. Boîtier hyperfréquence selon l'une des revendications 1 ou 2, caractérisé en ce que plusieurs trous métallisés (98, 116, 138) relient au moins un conducteur de la face active à au moins un conducteur électrique de la face arrière de la puce transmettant la chaleur dégagée par la puce, via les plots électriques de report, au circuit d'accueil. 4. Boîtier hyperfréquence selon l'une des revendications 1 à 3, caractérisé 30 en ce qu'il comporte: - une puce électronique (70) ayant une face active (72) et une face arrière (74) opposée à la face active, la face active comportant des transistors (76), des conducteurs électriques (78) de la face active (72), la face arrière comportant des conducteurs électriques (80) de la face arrière (74) et parmi ces conducteurs de la face arrière des conducteurs de masse (82), la face active de la puce comportant une couche diélectrique (84) de protection, déposée sur ladite face active; - un cadre d'adaptation (86) du boîtier comportant des plots électriques (90) ayant deux faces principales opposées (94, 96) de report, d'une part, de la puce (70) par sa face arrière (74), sur les faces (94) des plots électriques du côté du boîtier, et d'autre part, du boîtier sur un circuit d'accueil par les faces opposées (96) des plots électriques 90), - et en ce que les conducteurs électriques (78) de la face active (72) sont o reliés aux conducteurs électriques (80) de la face arrière (74) par des trous métallisés (98). 5. Boîtier hyperfréquence selon la revendication 4, caractérisé en ce qu'il comporte des billes de soudure (118) soudées sur les conducteurs électriques (112) de la face arrière 104 de la puce pour le report du boîtier sur un circuit d'accueil selon des techniques connues. 6. Boîtier hyperfréquence selon l'une des revendications 1 à 4, caractérisé en ce que, l'enrobage ou le moulage (99, 118) de la puce est effectué de 20 préférence avec des matériaux tels que le plastic, les matériaux organiques, polymères, verre. 7. Boîtier hyperfréquence selon l'une des revendications 1 à 6, caractérisé en ce que la couche diélectrique de protection (84) de la face active de la puce est 25 une couche de passivation en Benzo-cyclo- butène (BCB). 8. Boîtier hyperfréquence selon l'une des revendications 1 à 7, caractérisé en ce que le substrat de la puce électronique peut être réalisée avec des matériaux tels que le diamant, AIN, BeO et dans le cas de puces à faible coût, les 30 PCB, LTCC, HTCC...avec des vias thermiques ou slugs en langue anglaise. 9. Procédé de fabrication en collectif de boîtiers hyperfréquences comportant au moins les étapes suivantes: - fabrication sur une galette, soit d'Arséniure de Gallium, soit de Nitrure de 35 Gallium, ou soit de Phosphore d'Indium, monocristallin, ou wafer en langue anglaise, d'un ensemble de circuits intégrés, chacun des circuits intégrés comportant une face active (130) et une face arrière (132) opposée à la face active, la face active comportant des éléments actifs, des conducteurs électriques (134) de la face active, la face arrière comportant des conducteurs électriques (136), des trous métallisés (138) dans la puce reliant les conducteurs électriques (134) de la face active aux conducteurs électriques (136) de la face arrière; - dépôt d'une couche de protection (140) en matériau diélectrique sur les faces actives (130) des circuits intégrés du wafer ; - report du wafer par les faces actives (130) et leurs couches de protection (140) des circuits intégrés sur une plaque de maintien (142) assurant un support mécanique du wafer puis réalisation par croissance électrolytique d'un réseau de plots électriques (142) ou leadframe sur les faces arrière (132) des circuits intégrés; - retrait du wafer de la plaque de maintien (142) et report du wafer, par les plots électriques (142) des faces arrières (132) des circuits intégrés, sur une autre plaque de maintien (144) du wafer puis gravure des chemins de découpe (146) des circuits intégrés du wafer soit par voie chimique, sélective ou même sciage - moulage plastique (148) de l'ensemble des circuits intégrés du wafer 20 recouvrant les faces actives (130) des circuits intégrés et leurs couches de protection (140) par injection sous vide; - séparation des boîtiers (149) par sciage du wafer. 10. Procédé de fabrication en collectif de boîtiers hyperfréquences 25 comportant au moins les étapes suivantes: - une étape de fabrication sur une galette de silicium monocristallin ou wafer d'un ensemble de circuits intégrés, chacun des circuits intégrés ayant la face active (130) et la face arrière (132) opposée à la face active, la face active comportant des éléments actifs, des conducteurs électriques (134) de la face active, la face arrière comportant des conducteurs électriques (136) de la face arrière, des trous métallisés (138) dans la puce reliant les conducteurs électriques (134) de la face active aux conducteurs électriques (136) de la face arrière; puis: -dépôt d'une couche de protection (140) en matériau diélectrique sur les faces actives des circuits intégrés du wafer ; - séparation des circuits intégrés par découpe du wafer, puis report, par les faces arrières (132) des circuits, de chacun des circuits intégrés sur une plaque de maintien (170) ; premier moulage plastique (174) de l'ensemble des circuits intégrés déposés sur la plaque de maintien 170 recouvrant les faces actives des circuits intégrés comportant les couches de protection (140), par exemple par injection sous vide; - retrait du moulage (174) comportant l'ensemble de circuits intégrés de la plaque de maintien (170) et report du moulage (174), par les faces actives (130) et o leur couches de protection (140) des circuits intégrés, sur une autre plaque de maintien, puis réalisation par croissance électrolytique d'un réseau de plots électriques (180) ou leadframe sur les faces arrière (132) des circuits intégrés; - deuxième moulage plastique (190) de l'ensemble des circuits intégrés 15 enrobant le réseau de plots électriques réalisés du coté des faces arrières (132) des circuits intégrés; - amincissement du deuxième moulage plastique (190) jusqu'à l'apparition des plots électriques (180) de report de la puce séparés par le deuxième moulage plastique (190) ; - séparation des boîtiers (191) selon l'invention par sciage (SC2) du wafer moulé. 11. Procédé de fabrication en collectif de boîtiers hyperfréquences selon la revendication 10, caractérisé en ce que le report des circuits intégrés sur la plaque de maintien (170) s'effectue par des techniques de prélèvement et dépôt des circuits dénommées en langue anglaise pick and place .