Brevet FR2882871A1 — publié le 20060908

OSCILLATEUR COMMANDÉ EN TENSION MULTIPHASE RÉALIGNÉE ET BOUCLE À PHASE ASSERVIE ASSOCIÉE Domaine technique La présente invention concerne des circuits d'oscillateur commandé en tension (VCO), en particulier ceux du type oscillateur à boucle, caractérisés par un réalignement de phase récurrent par rapport à un signal de référence. La présente invention concerne également des boucles à phase asservie contenant un tel VCO en tant que composant de celles-ci. Art connexe Dans les structures de VCO classiques, le bruit de modulation de phase (PM) basse fréquence, ou instabilités à long terme, est considérable et cumulatif. Les circuits à boucle à phase asservie (PLL) qui utilisent ce type de VCO sont capables de corriger ce bruit de PM ou instabilité seulement jusqu'à une fréquence de modulation égale à la largeur de bande de PLL. À des fréquences de modulation supérieures, le circuit de PLL interrompt la régulation et par conséquent, le bruit de PM est égal à ou légèrement supérieur au bruit de PM intrinsèque du VCO. Réduire le bruit de PM haute fréquence, les instabilités à court terme, nécessitent soit une très grande largeur de bande de PLL ou un VCO à faible bruit. Agrandir la largeur de bande de PLL est limité par le fait que la largeur de bande ne peut pas dépasser environ 1/20ème de la fréquence de référence, en raison du bruit de quantification. Par conséquent, des circuits VCO à faible bruit sont recherchés. Le réalignement de phase dans un circuit VCO permet de synchroniser sa phase à celle d'un signal d'horloge de 2882871 2 référence. En particulier, le bord d'horloge de VCO peut être de nouveau synchronisé à chaque bord d'horloge de référence. Cette nouvelle synchronisation a été réalisée en insérant des inverseurs de réalignement présentant des retards de phase spécifiques dans la boucle de VCO. Voir, par exemple, la demande de brevet international publiée (PCT) WO 03 06337A1 de Sheng et al. Un signal de réalignement est obtenu en combinant la sortie d'horloge de circuit VCO avec une horloge de référence. Ce signal de réalignement est appliqué sur un des inverseurs de réalignement pour forcer une transition au niveau du bord d'horloge de référence. Les circuits de PLL qui utilisent un VCO à phase réalignée réduisent le bruit de PM ou instabilité jusqu'à des fréquences considérablement supérieures par rapport à des circuits de PLL simples comparables. Cependant, cette technique nécessite également un portillonnage numérique sophistiqué et un désalignement de temporisation entre la sortie d'horloge de VCO, l'horloge de référence et le signal de réalignement pour appliquer le réalignement de phase à l'instant optimal. Le facteur de réalignement de phase, qui est défini comme le déphasage de réalignement induit divisé par la différence entre les phases de VCO et de référence juste avant l'instant de réalignement, dépend difficilement de la dispersion et de la mauvaise correspondance de performance de dispositif. L'ajout d'inverseurs de réalignement ajoute un retard de phase sur la boucle de VCO et ainsi réduit la fréquence de fonctionnement maximum du circuit de VCO. Les paramètres de dispositif dans un quelconque mode de réalisation de circuit de VCO sont spécifiques de la fréquence de fonctionnement de conception, et par conséquent, cette technique de 2882871 3 réalignement de phase particulière ne s'applique pas lorsqu'un circuit de VCO avec une large plage de fréquence est souhaité. Résumé de l'invention La présente invention utilise une injection de charge parallèle dans chaque étage d'un circuit de VCO pour appliquer un déphasage distribué et simultané sur chaque étage dans la boucle à l'instant où l'alignement est nécessaire. Des impulsions de courant courtes sont appliquées simultanément sur chaque étage. Ces impulsions induisent un déphasage au niveau de la sortie de chaque étage par rapport à leur angle de phase avant le réalignement. Le déphasage individuel obtenu pour chaque étage dépend de la valeur instantanée de la réponse de sensibilité à l'impulsion de cet étage (une fonction régulière). Étant donné que différents étages sont à des phases relativement différentes dans la boucle de VCO, les déphasages obtenus à partir des étages individuels ne sont pas nécessairement égaux ou réguliers dans le même sens. Cependant, dans la présente invention, une fonction de réponse de sensibilité à l'impulsion multiphase qui est caractéristique pour le circuit de VCO dans l'ensemble est à la fois strictement positive (ou strictement négative) et également relativement constante, de sorte que le réalignement de phase est facilement obtenu sans nécessiter une quelconque synchronisation spéciale entre l'horloge de référence et les signaux internes de VCO ou la sortie d'horloge. La présente invention concerne, dans un sens large, un circuit d'oscillateur commandé en tension (VCO) multiphase réaligné, comprenant: 2882871 4 une pluralité d'étages d'inversion couplés ensemble en série dans une boucle, chacun de ces étages d'inversion dans la boucle fournissant un signal de tension d'oscillation à l'étage suivant dans la boucle avec un retard de phase relatif entre les étages qui s'ajuste automatiquement lui-même selon le nombre d'étages dans la boucle, chaque étage d'inversion dans la boucle réagissant à une entrée de tension de commande pour fournir un ajustement à long terme de retard de temps de propagation à travers chaque étage d'inversion dans la boucle et par conséquent ajustant la fréquence d'oscillation de la boucle à une fréquence cible; et un étage de sortie couplé à une sortie de l'un des étages d'inversion, l'étage de sortie configuré pour fournir une sortie d'horloge de VCO; dans lequel chacun des étages d'inversion dans la boucle est en outre couplé pour recevoir en parallèle une impulsion de courant de réalignement, ces étages d'inversion réagissant à ladite impulsion de courant de réalignement efficace pour déphaser immédiatement le signal de tension d'oscillation émis depuis chaque étage, moyennant quoi un réalignement de phase globale de la sortie d'horloge de VCO est obtenu après un réajustement de phase relatif entre les étages. Selon un mode de réalisation, ledit circuit comprend en outre: un circuit de détecteur de phase recevant et comparant un signal d'horloge de référence stable et la sortie d'horloge de VCO, le circuit de détecteur de phase fournissant des signaux de commande montants/descendants selon un résultat de la comparaison; et un circuit de pompe de charge recevant les signaux de commande montants/descendants provenant du circuit de 2882871 5 détecteur de phase et produisant l'impulsion de courant de réalignement. En particulier, l'impulsion de courant de réalignement présente une amplitude crête proportionnelle à la tension de commande, présente un signe positif ou négatif qui dépend de si la sortie d'horloge de VCO suit ou précède le signal d'horloge de référence, et présente une largeur d'impulsion correspondant à la différence de phase relative entre le signal d'horloge de référence et la sortie d'horloge de VCO, moyennant quoi un facteur de réalignement sensiblement constant est obtenu pour chaque impulsion de courant de réalignement. En particulier, chacun des étages d'inversion comprend un inverseur NMOS de cascode. Dans un autre mode de réalisation, un convertisseur tension/courant reçoit la tension de commande et fournit un courant de polarisation réfléchi io proportionnel à ladite tension de commande à chacun des inverseurs NMOS de cascode. Dans un mode de réalisation particulier, un circuit auxiliaire de copie de courant de réalignement reçoit l'impulsion de courant de réalignement et fournit des copies de celle-ci aux transistors de copie de courant dans l'inverseur NMOS de cascode, de sorte que l'impulsion de courant de réalignement copiée est superposée sur le courant de polarisation réfléchi i0. La présente invention concerne également un circuit d'oscillateur commandé en tension multiphase réalignée, comprenant: une pluralité d'étages d'inversion couplés ensemble en série dans une boucle, chacun de ces étages d'inversion configurés pour fournir un signal de tension d'oscillation à l'étage d'inversion suivant dans la 2882871 6 boucle avec un retard de phase relatif entre les étages qui s'ajuste lui-même automatiquement selon le nombre d'étages dans la boucle; un convertisseur tension/courant couplé pour recevoir une entrée de tension de commande et fournir un courant de polarisation réfléchi à chacun des étages d'inversion pour établir un retard de temps de propagation à travers chaque étage d'inversion, et par conséquent, établir une fréquence d'oscillation de la boucle à une fréquence cible; un étage de sortie couplé à une sortie d'un des étages d'inversion de la boucle, l'étage de sortie configuré pour fournir une sortie d'horloge de VCO; un détecteur de phase couplé pour recevoir et comparer la phase d'un signal d'horloge de référence stable avec la sortie d'horloge de VCO et fournir des signaux de commande montants/descendants qui dépendent de si la sortie d'horloge de VCO suit ou précède le signal d'horloge de référence; une pompe de charge couplée pour recevoir les signaux de commande montants/descendants provenant du détecteur de phase et opérant pour produire une impulsion de courant de réalignement correspondant au retard de phase entre la sortie d'horloge de VCO et le signal d'horloge de référence; et un circuit auxiliaire de copie de courant de réalignement couplé pour recevoir l'impulsion de courant de réalignement provenant de la pompe de charge et pour fournir des copies de celle-ci en parallèle à des transistors de copie de courant dans chacun des étages d'inversion, de sorte que dans chaque étage d'inversion de la boucle l'impulsion de courant de réalignement copié est superposée sur le courant de polarisation réfléchi 2882871 7 efficace pour déphaser immédiatement de la sortie de signal de tension d'oscillation provenant de chaque étage, moyennant quoi un réalignement de phase global de la sortie d'horloge de VCO est obtenu après un réajustement de phase relatif entre les étages. Dans un mode de réalisation, le convertisseur tension/courant comprend: une première résistance, un premier transistor NMOS et un deuxième transistor PMOS couplés en série entre des lignes d'alimentation électrique, avec une porte du premier transistor NMOS recevant l'entrée de tension de commande pour mener un premier courant de polarisation, et avec une connexion porte/drain pour le deuxième transistor PMOS qui établit une première tension de commande miroir; et un troisième transistor PMOS et un quatrième transistor PMOS couplés en série entre les lignes d'alimentation électrique, avec une porte du troisième transistor PMOS couplé pour recevoir la première tension de commande de miroir pour mener un deuxième courant de polarisation, et avec une connexion porte/drain pour le quatrième transistor NMOS qui établit une deuxième tension de commande miroir; dans lequel chaque étage d'inversion comprend un transistor PMOS correspondant audit deuxième transistor PMOS et recevant la première tension de commande de miroir au niveau de sa porte pour mener un miroir du premier courant de polarisation, et dans lequel chaque étage d'inversion comprend également un transistor NMOS correspondant au quatrième transistor NMOS et recevant au niveau de sa porte la deuxième tension de commande miroir pour mener un miroir du deuxième courant de polarisation, 2882871 8 moyennant quoi chaque étage d'inversion réagit à l'entrée de tension de commande. En particulier, chaque étage d'inverseur est un étage d'inverseur NMOS à cascode qui comprend: un cinquième et un sixième transistors NMOS, des septième à onzième transistors PMOS et un condensateur; dans lequel le cinquième transistor NMOS et les septième et neuvième transistors PMOS sont couplés en série entre les lignes d'alimentation électrique, le cinquième transistor NMOS étant associé au quatrième transistor NMOS du convertisseur tension/courant et comprenant une porte couplée pour recevoir la deuxième tension de commande miroir de sorte qu'un miroir du deuxième courant de polarisation s'écoule à travers celui-ci, et avec une connexion porte/drain pour chacun des septième et neuvième transistors PMOS; dans lequel le sixième transistor NMOS et les huitième et dixième transistors PMOS sont couplés en série entre les lignes d'alimentation électrique, le dixième transistor PMOS associé aux deuxième et troisième transistors du convertisseur tension/courant et comprenant une porte couplée pour recevoir la première tension de commande miroir de sorte qu'un miroir du premier courant de polarisation s'écoule à travers celuici, le huitième transistor PMOS comprenant une porte couplée à la connexion porte/drain du septième transistor PMOS, et le sixième transistor NMOS comprenant une porte couplée pour recevoir, en tant qu'entrée de l'étage d'inversion, un signal de tension d'oscillation émis depuis un étage d'inversion précédent de la boucle, le sixième transistor NMOS comprenant également un drain fournissant un signal de tension d'oscillation en tant que sortie de l'étage d'inversion, avec le condensateur 2882871 9 couplé entre le drain et la source du sixième transistor NMOS; et dans lequel le onzième transistor PMOS comprend un transistor de copie de courant avec une porte couplée au circuit auxiliaire de copie de courant de réalignement de sorte qu'une copie de l'impulsion de courant de réalignement mène à travers ledit onzième transistor PMOS, le drain du onzième transistor PMOS étant couplé au drain du dixième transistor PMOS de sorte que dans l'étage d'inversion l'impulsion de courant de réalignement copiée est superposée sur le premier courant de polarisation réfléchi efficace pour déphaser immédiatement le sortie de signal de tension d'oscillation de l'étage d'inversion au niveau du drain du sixième transistor NMOS. La présente invention concerne également un circuit de boucle à phase asservie (PLL) réalignée, comprenant: un circuit d'oscillateur commandé en phase (VCO) multiphase réaligné du type boucle, fonctionnant pour fournir une sortie d'horloge d'oscillation qui réagit à la fois à une entrée de tension de commande pour fournir un ajustement à long terme d'une fréquence d'oscillation et également à une impulsion de courant de réalignement appliquée en parallèle sur tous les étages de boucle du circuit de VCO pour réaliser un réalignement de phase immédiat à l'intérieur des étages de boucle et un réalignement de phase global de la sortie d'horloge de VCO; un circuit de division par N couplé pour recevoir la sortie d'horloge de VCO et agir sur les bords d'horloge de VCO pour générer un signal d'horloge divisé de 1/N"e fréquence par rapport à la sortie d'horloge de VCO; un circuit de détection de fréquence de phase principale configuré pour comparer une fréquence moyenne 2882871 10 du signal d'horloge divisé avec celle d'une horloge de référence stable sur de nombreux cycles d'horloge et pour générer des signaux de commande ascendants/descendants à long terme en résultat d'une telle comparaison; et une pompe de charge principale et un filtre passe bas configurés pour produire l'entrée de tension de commande vers le circuit de VCO en réponse aux signaux de commande montants/descendants à long terme. Dans un mode de réalisation, le circuit comprend en 10 outre: un deuxième circuit de détection de fréquence de phase comparant la phase relative du signal d'horloge divisé avec celle de l'horloge de référence stable pour générer des signaux de commande montants/descendants de réalignement de phase en résultat d'une telle comparaison; et une pompe de charge de réalignement produisant des impulsions de courant de réalignement en réponse aux signaux de commande montants/descendants de réalignement. En particulier, l'impulsion de courant de réalignement présente une amplitude crête proportionnelle à l'entrée de tension de commande, présente un signe positif ou négatif qui dépend de si le signal d'horloge divisé suit ou précède le signal d'horloge de référence et présente une largeur d'impulsion correspondant à la différence de phase relative entre le signal d'horloge de référence et le signal d'horloge divisé, moyennant quoi un facteur de réalignement sensiblement constant est obtenu pour chaque impulsion de courant de réalignement. Dans un mode de réalisation particulier, le circuit de VCO multiphase réaligné comprend: une pluralité d'étages d'inversion couplés ensemble en série dans une boucle, chacun de ces étages de boucle 2882871 11 fournissant un signal de tension d'oscillation à l'étage suivant dans la boucle avec un retard de phase relatif entre les étages qui s'ajuste luimême automatiquement selon le nombre d'étages dans la boucle, chaque étage de boucle réagissant à une entrée de tension de commande pour fournir un ajustement à long terme du retard de temps de propagation à travers chaque étage de boucle et par conséquent ajustant la fréquence d'oscillation de la boucle à une fréquence cible; et un étage de sortie couplé à une sortie d'un des étages de boucle, l'étage de sortie configuré pour fournir une sortie d'horloge de VCO; dans lequel chacun des étages de boucle est en outre couplé pour recevoir en parallèle une impulsion de courant de réalignement, les étages de boucle réagissant à ladite impulsion de courant de réalignement efficace pour déphaser immédiatement le signal de tension d'oscillation émis depuis chaque étage, moyennant quoi un réalignement de phase global de la sortie d'horloge de VCO est obtenu après un réajustement de phase relatif entre les étages. Brève description des dessins La figure 1 est un exemple de vue en plan 25 schématique de base d'un oscillateur commandé en tension multiphase réaligné de la présente invention, illustré ici par un oscillateur à boucle à 3 étages. La figure 2 est une vue en plan schématique de base d'un étage individuel de l'oscillateur de la figure 1. La figure 3 est un schéma de phase représentant les déphasages de phase (4) des étages individuels en raison d'une impulsion de courant courte qui injecte une charge dans chacun des étages. 2882871 12 La figure 4 est un graphique d'une tension de sortie provenant de chaque étage (V11 V2, V3) sur le temps, où les courbes en pointillés représentent les tensions avant le réalignement, à la fois réelles et extrapolées jusqu'après le réalignement, et où les lignes pleines représentent les tensions après le réalignement. La figure 5 est un graphique de fonctions de réponse de sensibilité d'impulsion (ISF et MISF) pour un étage de boucle de VCO individuelle (courbe en pointillés) et pour le VCO entier (courbe pleine), pour le mode de réalisation de circuit de VCO représenté sur la figure 7. La figure 6 est un graphique d'un déphasage de sortie de VCO dû au réalignement, exprimé en milliradians à 160 MHz, sur l'erreur de phase détectée entre la sortie d'horloge de VCO et une horloge de référence, pour le mode de réalisation de circuit de VCO représenté sur la figure 7. La figure 7 est un exemple de schéma de circuit de niveau transistor d'un exemple de mode de réalisation de 20 circuit de VCO selon la présente invention. La figure 8 représente un exemple de détecteur de phase et un circuit de pompe de charge pour fournir l'injection proportionnelle IA, IGN, au VCO à boucle de la figure 7. La figure 9 est un schéma de transition d'état pour une machine d'état de circuit de détecteur de fréquence de phase (PFC) fournissant les signaux montants et descendants complémentaires aux commutateurs dans le circuit de pompe de charge de la figure 8. La figure 10 est un schéma de forme d'onde de signal pour la machine d'état de PFC réagissant à la sortie d'horloge de VCO CKwo et l'horloge de référence CKm,, pour 2882871 13 générer dans le circuit de pompe de charge une impulsion de courant positif ou négatif IALIGN de largeur appropriée. La figure 11 est un schéma de principe d'un circuit de PLL utilisant un circuit de VCO multiphase réaligné de la présente invention dans la boucle. La figure 12 est un modèle de phase linéaire du circuit de PLL sur la figure 11 destiné à être utilisé pour estimer le bruit de modulation de phase. La figure 13 est un graphique du bruit de modulation de phase (en dBc/hz) sur la fréquence de modulation de porteuse (en Hz) pour un circuit de VCO multiphase réaligné comme sur la figure 7, pour un circuit de PLL représentatif de l'art antérieur sans réalignement multiphase, et des circuits de PLL multiphase réalignés comme sur les figures 11 et 12 avec divers filtres passe bas et caractérisés par un petit (0,1) facteur de réalignement P. Meilleur mode de réalisation de l'invention En référence à la figure 1, un circuit de VCO à boucle à trois étages comprend une série d'étages d'inversion 11, 12 et 13, avec la sortie du troisième étage 13 couplée en retour à l'entrée du premier étage 11. Chacun des étages 11, 12 et 13 émet une tension d'oscillation V1, V2 et V3, respectivement, qui est essentiellement régulière dans le temps. La fréquence d'oscillation des tensions de sortie V11 V2 et V3 dépend du retard de propagation à travers un cycle de la boucle et peut être ajustée à une fréquence cible utilisant une tension de commande VCONTROLI appliquée par l'intermédiaire d'une entrée de commande 15, sur chacun des étages 11, 12 et 13. Les tensions de sortie d'oscillation provenant des trois étages présentent des 2882871 14 phases relatives qui ont tendance à être distantes de 120 (sauf immédiatement après une impulsion de réalignement). Un étage de sortie 17 est beaucoup plus petit que les étages de boucle de sorte qu'il sature et génère une sortie d'horloge de VCO CKvco qui est essentiellement une onde carrée avec la même fréquence que celle de la boucle. Chaque étage de boucle 11, 12 et 13 reçoit également une impulsion de réalignement courte VALIGN par l'intermédiaire d'une deuxième entrée de commande 19 dès lors que le réalignement de phase de la sortie de VCO CKwo est jugé nécessaire. De cette manière, les impulsions de réalignement sont appliquées en parallèle sur tous les étages de la boucle de VCO, et l'injection de charge parallèle associée dans chaque étage qui découle de ces impulsions provoque des déphasages simultanés et distribués sur chaque étage de la boucle. Se rapportant à la figure 2, chaque étage de boucle de VCO 21 est caractérisé par un retard de propagation ou phase relative entre son entrée VN et sa sortie inversée VN+1 qui est proportionnel au courant injecté total. Cela comprend un courant de polarisation de VCO IBIAS, qui est proportionnel à la tension de commande VCONTROL, plus la contribution supplémentaire provenant de l'impulsion de courant d'alignement IALIGN, qui est activée et désactivée par l'impulsion VALIGN. Un concepteur de circuit peut optimiser la quantité relative du déphasage de réalignement pour une différence de phase d'horloge de sortie/référence donnée en augmentant l'amplitude d'injection de charge proportionnellement au courant de polarisation IALIGN/IBIAS (représenté par le facteur k). En référence aux figures 3 et 4, les trois étages de la boucle de VCO ont tendance à fonctionner avec une 2882871 15 différence de phase relative entre eux de 120 . Bien que les étages puissent dévier légèrement de cette tendance, en particulier immédiatement après un réajustement de phase, lorsque les tensions d'entrée et de sortie d'oscillation V11 V2 et V3 se propagent à travers les étages dans la boucle, les phases relatives s'ajustent de manière à s'approcher, puis à se maintenir à ou proches de 120 . Dans des boucles de VCO avec certains autres nombres d'étages, les phases relatives diffèrent mais ont tendance à s'équilibrer et à s'accumuler à 360 (par exemple, une différence de phase relative de 72 entre les étages d'une boucle à 5 étages). Les vecteurs en pointillés dans le schéma de phase de la figure 3 et le déplacement relatif des courbes sinusoïdales en pointillés sur la figure 4 illustrent cette différence relative dans les phases ((I)1- 1)2, (1)3) des sorties (V1, V21 V3) provenant de chaque étage avant une impulsion de réalignement de phase. La sortie d'horloge de VCO CKvco est de type en forme d'onde carrée et présente une phase de ses transitions qui est légèrement ultérieure à celle des passages par zéro de la sortie de tension V3 provenant du troisième étage de la boucle, en raison d'un retard de propagation léger mais sensiblement constant de l'étage de sortie, comme cela est représenté sur la figure 4. Une impulsion de réalignement est appliquée à un temps to sur tous les étages de boucle en parallèle. Cela produit un déphasage simultané et distribué au niveau de la sortie de chaque étage dans la boucle. Cependant, les déphasages (41, 42, 43) provenant des différents étages ne sont pas nécessairement égaux, ni même nécessairement dans le même sens, même si les étages sont autrement identiques d'un point de vue structurel, car ils sont à des phases relatives différentes au temps to de l'impulsion de réalignement. Par exemple, le résultat immédiat d'une impulsion de réalignement de phase, représenté comme des vecteurs pleins sur le schéma de phase de la figure 3 et les courbes sinusoïdales pleines sur la figure 4, représentent un cas dans lequel le déphasage 4, provenant du premier étage de boucle est dans un sens positif, alors que les déphasages 42 et 4, provenant des deuxième et troisième étages de phase sont dans un sens négatif, et dans lequel OBI est relativement supérieur à l'un ou l'autre de 42 et 43. Le résultat particulier varie selon l'instant où l'impulsion de réalignement est appliquée. Néanmoins, le résultat final au niveau de la sortie d'horloge de VCO CKvco, après que le signal de tension d'oscillation a eu une chance de se propager à travers tous les étages de la boucle et de s'ajuster vers une nouvelle différence de phase relative de 120 entre les étages, est une moyenne des trois déphasages individuels distribués entre les trois étages. Dans l'exemple représenté sur la figure 4, ceci est un déphasage positif léger A) dans la sortie d'horloge de VCO CKvco Le concept d'une fonction de réponse de sensibilité d'impulsion (ISF) qui est une caractéristique pour chaque étage de boucle de VCO individuel peut être adapté pour arriver à une fonction de réponse de sensibilité d'impulsion multiphase (MISF) pour la boucle de VCO dans l'ensemble. L'ISF pour un quelconque étage de boucle de VCO donné à un moment donné dans le temps est définie comme le rapport du déphasage instantané produit au niveau de la sortie de VCO divisé par la relative sur la quantité de charge injectée par l'impulsion de courant très courte ImIGN dans cet étage. La quantité de charge relative est calculée en référence à l'oscillation de charge totale échangée entre l'étage et sa capacité de charge sur un intervalle d'oscillation. C'est-à-dire, ISF = (4/4) É iL(t)dt où A est le déphasage induit au niveau de la sortie de VCO, Aq est la quantité de charge injectée dans l'étage de VCO au moment du réalignement, i,(t) est le courant de charge de l'étage et l'intégration est sur un intervalle d'oscillation entier (0 à To). L'ISF est une fonction régulière présentant la même fréquence que la fréquence d'oscillation de boucle du circuit de VCO. Le signe de l'ISFdépend de l'instant où l'impulsion de courant est appliquée. Par exemple, il peut être positif au niveau des pentes montantes de signal et négatif au niveau des descendantes. Cependant, l'amplitude n'est généralement pas identique pour les parties positive et négative de la courbe d'ISF. La figure 5 représente une ISF d'un étage individuel (la courbe en pointillés) pour le mode de réalisation de VCO de la figure 7. Les courbes d'ISF pour les deux autres étages dans un VCO à boucle à trois étages sont sensiblement identiques, mais en quinconce dans le temps de 1/3 de l'intervalle d'ISF. La fonction de réponse de sensibilité d'impulsion multiphase (MISF) est définie comme le rapport du déphasage global de l'horloge de sortie de VCO divisé par la quantité de charge relative injectée simultanément par des impulsions de courant très courtes dans tous les étages de boucle du VCO. L'équation donnée ci-dessus pour l'ISF s'applique également sur la MISF, à l'exception que Aq est la quantité de charge totale injectée dans tous 2882871 18 les étages de boucle. La MISF est également une fonction régulière, mais sa fréquence est égale à la fréquence de VCO multipliée par le nombre d'étages. Cependant, la MISF est strictement positive ou strictement négative, de sorte que son signe ne varie pas selon l'instant de l'injection. En outre, l'amplitude de la MISF est relativement constante, de sorte que le déphasage induit ne varie pas beaucoup selon l'instant de l'injection. La figure 5 représente une MISF strictement positive et relativement constante (courbe pleine) pour l'exemple de mode de réalisation de VCO décrit ci-dessous. Un avantage d'une MISF presque constante est que le réalignement de phase peut être réalisé sans une quelconque synchronisation spéciale entre l'horloge de référence et les signaux internes de VCO ou l'horloge de sortie. On ne fait pas réellement attention à l'instant, pendant un cycle d'oscillation, auquel l'impulsion de réalignement est appliquée. En référence à la figure 6, le déphasage de sortie dû au réalignement est une fonction continue et linéaire de l'erreur de phase détectée entre l'horloge de sortie de VCO et une horloge de référence. Les fonctions linéaires dessinées sous forme de graphique sur la figure 6 sont pour une fréquence de fonctionnement de 160 MHz. L'inclinaison de chaque relation est un facteur de réalignement P. Si 4 représente le déphasage relatif de l'horloge de sortie CKvco induit par une injection de charge multiphase dans les étages de boucle de VCO et A0 représente l'erreur de phase avant le réalignement, alors on peut définir un facteur de réalignement (3 = 04/40. Le problème avec le facteur de réalignement apparaît dans les circuits de VCO à plage de fréquence large du fait que sa valeur a tendance à dépendre, dans une certaine mesure, de la fréquence de fonctionnement du VCO. L'utilisation de la technique du réalignement multiphase de la présente invention permet d'associer la quantité d'injection de charge relative avec le courant de polarisation de VCO, ce qui a pour résultat une amplitude plus stable de [3 sur une plage de fréquence large. Le facteur de réalignement (3 est contrôlé en augmentant l'amplitude d'impulsion de réalignement IALIGN proportionnellement au courant de polarisation de VCO IBIAS (= Gm ' VCONTROL) É La figure 6 montre qu'on peut conserver le facteur de réalignement R relativement constant sur une plage de procédés de fabrication, de rapide à lent. La figure 7 représente un exemple de mode de réalisation d'un circuit de VCO selon la présente invention. Ce qui est représenté est un exemple plus détaillé du VCO de boucle sur la figure 1. Le nombre d'étages de boucle peut être varié. Ce mode de réalisation est fondé sur des étages d'inversion NMOS à cascode. On peut, si nécessaire, modifier ce mode de réalisation pour utiliser des étages d'inversion CMOS, mais le VCO résultant est plus lent et plus sensible aux ondulations que la tension d'alimentation Vsup. La présente invention peut également être construite à l'aide d'un circuit intégré bipolaire ou d'autres types de circuit intégré. Dans une autre variante, on peut injecter le courant de réalignement de façon différentielle au lieu d'utiliser des impulsions IALIGNÉ La technique d'injection de charge distribuée de la présente invention peut également s'appliquer aux étages d'un oscillateur LC, au lieu de celui représenté ici qui utilise des étages d'inversion. La figure 8 représente un exemple de détecteur de phase et le circuit de pompe de 2882871 20 charge pour fournir l'injection proportionnelle IaLIGN au VCO de boucle de la figure 7. Sur la figure 7, un convertisseur tension/courant 70 reçoit une tension de commande VcoNTROL au niveau de la porte du transistor NMOS Ti pour commander la fréquence d'oscillation du circuit de VCO. La résistance R1 convertit VCONTROL moins la tension seuil du transistor Ti en un courant proportionnel io. Dans un mode de réalisation spécifique, le transistor Ti présente un grand rapport largeur/longueur de canal de porte et fonctionne légèrement au-dessus de la zone de seuil. Les transistors T2, T3 et T4 forment des dispositifs de référence de courant miroir destinés à établir des tensions de porte G, et GN devant être appliquées sur des transistors correspondants dans les étages de boucle de VCO 71, 72 et 73. Les transistors PMOS T2, T3, T10, T17 et T24 sont associés les uns aux autres et partagent les mêmes tensions source et de porte, V,,, et Gp. De même, les transistors NMOS T4, T5, T12 et T19 sont associés les uns aux autres et partagent les mêmes tensions de source et de porte VINF et GN. De cette manière, les courants i2 et i3 sont associés au courant de référence io établi par VcoNTROL, et les courants de polarisation ip17 i02 et iO3 sont associés au courant correspondant i00 dans le convertisseur tension/courant 70. Les largeurs et les longueurs de canal de porte sont choisies pour être assez grandes pour obtenir une bonne association. Les tensions de drain des transistors PMOS T10, T17 et T24 dans les étages 71, 72 et 73 sont rendues stables en raison des transistors à cascode T8, T15 et T22. Ces transistors à cascode présentent une tension de porte qui suit les variations de la tension d'alimentation Vsup, ce qui améliore le taux de rejet d'alimentation électrique 2882871 21 du circuit de VCO. La tension Vsup/porte du transistor à cascode T8 est déterminée par la somme de tensions porte/source des transistors T7 et T9 polarisées par le courant in (associés à ioo). Les tensions Vst,,/porte des transistors à cascode T15 et T22 sont déterminées de la même manière, avec des transistors T14, T16, T21 et T23. Le fait que les transistors T10, T17 et T22 puissent être lents (en raison de leurs grandes longueurs de canal pour garantir une bonne association avec T2) n'influence pas la vitesse du VCO. Cela dépend plutôt de la vitesse des transistors à cascode T8, T15 et T22. Par conséquent, ces transistors à cascode présentent la longueur de canal la plus courte pour un fonctionnement rapide. Des condensateurs Cl, C2 et C3 dans les étages 15 d'inversion 71, 72 et 73 sont utilisés pour ajuster la plage de fréquence du VCO. Un circuit auxiliaire de copie de courant de réalignement 74 fournit une entrée de tension de réalignement GR, au moyen d'un transistor PMOS T32 aux transistors de copie de courant de réalignement T11, T18 et T25 dans les étages d'inversion 71, 72 et 73. Les courants de réalignement ili, in et in à travers les transistors T11, T18 et T25 sont des copies du courant à travers le transistor T32. Cependant, l'association précise des transistors T11, T18 et T25 au transistor T32 n'est pas fondamentale, puisque la fonction de réponse de sensibilité d'impulsion multiphase (MISF) n'est pas très sensible aux petites différences des courants de réalignement. En réalité, cette faible sensibilité est bonne d'un point de vue de la conception, car les transistors de copie de courant T11, T18, T25 et T32 doivent être créés avec la longueur de porte la plus courte et la porte la plus petite possible pour être capable de copier les impulsions de courant très courtes IALIGN Le courant de réalignement in comprend à la fois une contribution CC copiée à partir des transistors NMOS réfléchis en miroir T26 et T28 (iooi) et une contribution pulsée IALIGN fournie par une pompe de charge. Les deux contributions sont proportionnelles au courant de polarisation de VCO i, établi dans le convertisseur de tension/courant 70. Cela permet de réaliser un facteur de réalignement à faible dispersion R par rapport au courant de polarisation de VCO io et ainsi par rapport à sa fréquence de fonctionnement. Le composant CC peut généralement être égal à environ 20 % de i0, alors que le composant pulsé IALIGN peut généralement être égal à environ 10 % de i,. Un détecteur de phase de réalignement et une pompe de charge 75, décrits ci-dessous en référence à la figure 8 fournissent I, ,IGN, qui est une impulsion positive dès lors que la phase de sortie de VCO est inférieure à (suit) la phase de référence, et une impulsion négative dès lors que la phase de sortie de VCO est supérieure à (précède) la phase de référence. Cette impulsion de réalignement amène la phase de la sortie d'horloge de VCO à être accélérée ou ralentie, si nécessaire, de manière à aligner la sortie d'horloge de VCO avec l'horloge de référence. Enfin, un transistor à cascode NMOS T29 est couplé au transistor T28 dans le circuit auxiliaire de copie de courant 74 pour réduire l'injection de charge parasitaire induite par les capacités de sortie intrinsèques Cgd et Cd, du transistor T28. Comme les autres transistors de copie de courant T11, T18, T25 et T32, le transistor à cascode T29 est également composé avec la longueur de porte la plus courte et la plus petite largeur de porte 2882871 23 possible pour réagir rapidement aux impulsions de courant IALIGN très courtes. En référence à la figure 8, le circuit auxiliaire de copie de courant de réalignement proportionnel 74 reçoit les impulsions de courant IALIGN provenant d'un circuit auxiliaire de détecteur de phase et de pompe de charge 75. Comme cela est déjà mentionné, l'amplitude des impulsions doit être proportionnelle au courant de polarisation VCO io. Le signe doit être positif lorsque la phase de sortie de VCO est inférieure à (suit) la phase d'horloge de référence. La largeur d'impulsion doit être égale au retard de temps entre le bord d'horloge de sortie de VCO et le bord d'horloge de référence. Sur la figure 8, un circuit de détecteur de fréquence de phase (PFC) conventionnel, non représenté mais bien connu dans l'art, fournit les signaux montants et descendants, up et dn, et leurs compléments, à un ensemble de commutateurs qui ouvrent ou ferment selon le schéma de transition d'état sur la figure 9 et le schéma de forme d'onde du signal sur la figure 10. Un quelconque circuit de PFC qui fonctionne comme sur les figures 10 et 11, peut être utilisé. Par exemple, le circuit de PFC peut être mis en oeuvre à l'aide de bascules bistables RS basées sur des portes NAND élémentaires. Les transistors T33 à T41 constituent le générateur de charge d'impulsion qui couple de manière sélective les lignes d'alimentation VS,. ,, et VINA à la ligne d'impulsion de réalignement G,u, par les signaux montants et descendants pour générer les impulsions de réalignement IAI, IGN. Dès lors que le signal up est haut et dn est bas, le courant i p à travers les transistors T37 et T34 est entraîné vers le noeud GRL, alors que le courant ia à travers le transistor T40 est entraîné vers un noeud de 2882871 24 rejet GRI,c. Cela augmente le courant à travers le transistor T32 et injecte ainsi une impulsion de courant positif dans tous les étages de VCO 71, 72 et 73 par l'intermédiaire de transistors de copie T11, T18 et T25, accélérant instantanément le VCO. À l'opposé, dès lors que le signal up est bas et dn est haut, le courant idn est entraîné vers le noeud GRI, alors que i p est entraîné vers le noeud de rejet GR,,. Cela réduit le courant à travers le transistor T32 et ainsi injecte une impulsion de courant négatif dans tous les étages de VCO 71, 72 et 73 par l'intermédiaire des transistors de copie T11, T18 et T25, ralentissant instantanément le VCO. Les amplitudes des courants i p et idn sont toutes égales à environ la moitié de l'amplitude du courant ini. Les transistors T33, T34 et T35 sont tous associés dans leurs longueurs de canal de porte avec le transistor T26, mais leurs largeurs de porte sont conçues de manière à garantir que les amplitudes de courant sont approximativement iup = idn = 1/2 É ioi. Les transistors à cascode T36, T37 et T38 pour les transistors respectifs T33, T34 et T35 minimisent une quelconque injection de charge parasite due aux commutations montantes et descendantes. En référence aux figures 9 et 10, un exemple de circuit de détecteur de fréquence de phase qui peut être utilisé avec la présente invention peut être sensible aux bords tombants de la sortie d'horloge de VCO CKvco et de l'horloge de référence CKm,. CKvco peut être masqué par un signal CKDIV, qui représente la sous-division de fréquence de CKvco obtenue par un diviseur de fréquence numérique fonctionnant sur le bord montant de CKwo, comme cela est illustré sur la figure 10. La détection de phase est ensuite créée seulement après N intervalles d'horloge de 2882871 25 VCO, ou un intervalle d'horloge de référence, où N est le facteur de multiplication entre la fréquence d'horloge de sortie de VCO et la fréquence d'horloge de référence. À chaque bord tombant de CKm, : (a) si l'état de PFC existant est DOWN (DESCENDANT), alors le PFC transite (91) à l'état ZERO; (b) si l'état de PFC existant est ZERO, le PFC transite (92) à l'état UP (MONTANT) ; et (c) si l'état de PFC est UP, alors le PFC conserve le même état (93). À chaque bord tombant de CKwo, alors que CKDiv est haut: (a) si l'état de PFC existant est UP, alors le PFC transite (94) à l'état ZERO; (b) si l'état de PFC existant est ZERO, alors le PFC transite (95) à l'état DOWN; et (c) si l'état de PFC existant est DOWN, le PFC conserve le même état (96). À l'état ZERO, les signaux up et dn sont tous deux réinitialisés à o. A l'état UP, le signal up est défini haut à 1, alors que le signal dn est réinitialisé à 0. À l'état DOWN, le signal up est réinitialisé à 0, alors que le signal dn est défini haut à 1. Comme cela est déjà mentionné, les signaux up et dn déterminent l'impulsion de courant IALIGN générée par les circuits de pompe de charge 75 sur la figure 8. Les formes d'onde résultantes peuvent être observées sur la figure 10. Il est à noter que la largeur de l'impulsion de courant IALIGN est proportionnelle à la différence de phase entre CKvco et CKm,, étant plus large, par exemple, à l'événement de détection de phase 101 qu'aux événements 103 ou 105. Lorsque l'impulsion de courant est négative (par exemple, en 101) en raison d'un événement UP, la phase de VCO est accélérée, ce qui fournit un état UP de durée plus courte au niveau de la détection de phase suivante 103, et finalement, un état DOWN à l'événement de détection 105. L'impulsion de courant est positive (par exemple en 105) en raison d'un 2882871 26 événement DOWN, amenant la phase de VCO à ralentir. De cette manière, la phase d'horloge de sortie de VCO tend continuellement vers la phase de l'horloge de référence CKmF,. En référence à la figure 11, le circuit de VCO multiphase réaligné de la présente invention peut être utilisé dans un circuit à boucle à phase asservie (PLL), ayant pour résultat une réduction significative du bruit de phase ou instabilité. Le circuit de PLL multiphase réaligné utilise une boucle principale comprenant un circuit de détection de fréquence de phase (PFC) principal 111, une pompe de charge principale 113, un filtre passe bas 115, un circuit de VCO multiphase réaligné 117 comme celui décrit ci-dessus et un diviseur de fréquence de division par N 119. Le circuit de PLL comprend également un deuxième PFC 121 et une pompe de charge de réalignement 123 pour alimenter le circuit de VCO 117 avec l'impulsion de courant de réalignement IALIGNÉ À la fois les circuits de PFC 111 et 121 agissent au niveau des bords tombants des signaux CKmF, et CKDIV, comme sur les figures 9 et 10, ce qui signifie que, en tenant compte du portillonnage de signal utilisant la porte AND 120, qu'ils détectent directement la différence de phase entre le signal d'horloge de référence CKm, et le Nème bord d'horloge de la sortie d'horloge de VCO CKvoo. L'utilisation de deux circuits de PFC distincts 111 et 121 et de 2 pompes de charge séparées 113 et 123 permet des mécanismes de correction de phase mutuelle: (a) une régulation de phase primaire (VCONTROL) à basse vitesse pour la boucle principale, par l'intermédiaire des circuits de PFC principal et de pompe de charge 111 et 113, et (b) une correction de phase d'avance (I,,IGN), par l'intermédiaire des circuits de PFC de réalignement multiphase et de pompe de charge 121 et 123. En référence à la figure 12, dans un modèle synoptique équivalent pour le circuit de PLL multiphase réaligné de la figure 11, les signaux sont remplacés par leurs phases absolues pour illustrer l'impact de la boucle de régulation de phase sur le bruit de phase de PLL final. Le noeud d'addition de phase 131 représente le circuit de PFC principal 111 et la pompe de charge principale associée 113 pour fournir un courant de sortie de pompe de charge basse fréquence I,, qui dépend de la relation de phase (cl)REF - (I)DIV) entre les horloges de sortie de VCO divisée et de référence. Le filtre passe bas 115 est représenté par une résistance R1 et deux condensateurs Cl et C2, et fournit une correction d'avance de phase de 2ème ordre qui a pour résultat la tension de commande VCONTROL. Une variante d'architecture de filtre qui utilise un intégrateur simple et un seul condensateur peut être utilisé à la place. Le circuit de VCO multiphase réaligné 117 et le circuit de PFC de réalignement associé 121 et la pompe de charge 123 sont représentés par les éléments de phase 131 à 134 dans le cadre en pointillés 137. Alors que le signal VCONTROL basse fréquence dans la boucle principale fournit la fréquence à long terme et la stabilité de phase au VCO (c'est-à- dire, sur plusieurs cycles) ; les impulsions IALIGN provenant des composants de PFC de réalignement multiphase et de pompe de charge fournissent des changements de phase instantanés à la sortie de VCO dès que cela est nécessaire, comme cela est représenté par le noeud d'addition de phase 134. Dans la boucle principale, la phase de sortie de VCO 4)o,, lorsqu'elle est divisée par le composant de division par N 119, représentée par l'élément de phase 139, génère la phase 4D1v qui est utilisée pour une comparaison avec (I)R, , dans le circuit de PFC principal. En utilisant ce modèle de phase, le bruit de phase de VCO sur la fréquence de modulation autour d'une porteuse peut être estimé par un simulateur utilisant un procédé d'état stable régulier. La figure 13 montre les résultats de cette estimation de bruit de phase pour le circuit de PLL des figures 11 et 12, où le bruit de modulation de phase est exprimé par une densité de puissance spectrale de bande latérale unique en dBc/Hz par rapport à la puissance de signal de porteuse. Pour référence, la courbe presque linéaire 141 estime le bruit de modulation de phase intrinsèque du VCO multiphase réaligné de la présente invention, d'elle-même. La courbe 143 montre le bruit de phase estimé pour un PLL sans le réalignement de phase de la présente invention. La courbe 145 montre le bruit de phase estimé pour un circuit de PLL multiphase réaligné comme sur les figures 11 et 12, utilisant un filtre passe bas (R1, Cl, C2), mais avec un très petit (0,1) facteur de réalignement (3. Il est à noter que même avec ce petit (3, il existe une amélioration de 5 dB sur les circuits de PLL antérieurs. Pour un quelconque circuit de PLL de ce type, le facteur de réalignement peut être optimisé pour le bruit de phase le plus bas qui utilise ces simulations. La courbe 147 montre le bruit de phase estimé pour un circuit de PLL multiphase réaligné comme sur la figure 11 qui utilise un condensateur d'intégration simple C2 comme filtre passe bas. L'amélioration considérable du bruit montre qu'avec le VCO multiphase réaligné dans la boucle, il n'est plus nécessaire d'utiliser une correction de phase zéro (R1-Cl) dans ces circuits de PLL. Le condensateur d'intégration 2882871 29 simple permet une meilleure performance sans dégrader les conditions de stabilité de la boucle dues au réalignement d'avance d'alimentation. REVENDICATIONS 1. Circuit d'oscillateur commandé en tension (VCO) multiphase réaligné comprenant: une pluralité d'étages d'inversion couplés ensemble en série dans une boucle, chacun de ces étages d'inversion dans la boucle fournissant un signal de tension d'oscillation à l'étage suivant dans la boucle avec un retard de phase relatif entre les étages qui s'ajuste automatiquement lui-même selon le nombre d'étages dans la boucle, chaque étage d'inversion dans la boucle réagissant à une entrée de tension de commande pour fournir un ajustement à long terme d'un retard de temps de propagation à travers chaque étage d'inversion dans la boucle et par conséquent ajustant la fréquence d'oscillation de la boucle à une fréquence cible; et un étage de sortie couplé à une sortie de l'un des étages d'inversion, l'étage de sortie configuré pour fournir une sortie d'horloge de VCO; dans lequel chacun des étages d'inversion dans la boucle est en outre couplé pour recevoir en parallèle une impulsion de courant de réalignement, ces étages d'inversion réagissant à ladite impulsion de courant de réalignement efficace pour déphaser immédiatement le signal de tension d'oscillation émis depuis chaque étage, moyennant quoi un réalignement de phase globale de la sortie d'horloge de VCO est obtenu après un réajustement de phase relatif entre les étages. 2. Circuit de VCO selon la revendication 1, comprenant en outre: 2882871 31 un circuit de détecteur de phase recevant et comparant un signal d'horloge de référence stable et la sortie d'horloge de VCO, le circuit de détecteur de phase fournissant des signaux de commande montants/descendants 5 selon un résultat de la comparaison; et un circuit de pompe de charge recevant les signaux de commande montants/descendants provenant du circuit de détecteur de phase et produisant l'impulsion de courant de réalignement. 3. Circuit de VCO selon la revendication 2, dans lequel l'impulsion de courant de réalignement présente une amplitude crête proportionnelle à la tension de commande, présente un signe positif ou négatif qui dépend de si la sortie d'horloge de VCO suit ou précède le signal d'horloge de référence, et présente une largeur d'impulsion correspondant à la différence de phase relative entre le signal d'horloge de référence et la sortie d'horloge de VCO, moyennant quoi un facteur de réalignement sensiblement constant est obtenu pour chaque impulsion de courant de réalignement. 4. Circuit de VCO selon la revendication 1, dans lequel chacun des étages d'inversion comprend un inverseur NMOS 25 de cascode. 5. Circuit de VCO selon la revendication 4, dans lequel un convertisseur tension/courant reçoit la tension de commande et fournit un courant de polarisation réfléchi io proportionnel à ladite tension de commande à chacun des inverseurs NMOS de cascode. 2882871 32 6. circuit de VCO selon la revendication 5, dans lequel un circuit auxiliaire de copie de courant de réalignement reçoit l'impulsion de courant de réalignement et fournit des copies de celle-ci aux transistors de copie de courant dans l'inverseur NMOS de cascode, de sorte que l'impulsion de courant de réalignement copiée est superposée sur le courant de polarisation réfléchi io. 7. Circuit d'oscillateur commandé en tension (VCO) 10 multiphase réaligné, comprenant: une pluralité d'étages d'inversion couplés ensemble en série dans une boucle, chacun de ces étages d'inversion configurés pour fournir un signal de tension d'oscillation à l'étage d'inversion suivant dans la boucle avec un retard de phase relatif entre les étages qui s'ajuste luimême automatiquement selon le nombre d'étages dans la boucle; un convertisseur tension/courant couplé pour recevoir une entrée de tension de commande et fournir un courant de polarisation réfléchi à chacun des étages d'inversion pour établir un retard de temps de propagation à travers chaque étage d'inversion, et par conséquent, établir une fréquence d'oscillation de la boucle à une fréquence cible; un étage de sortie couplé à une sortie d'un des étages d'inversion de la boucle, l'étage de sortie configuré pour fournir une sortie d'horloge de VCO; un détecteur de phase couplé pour recevoir et comparer la phase d'un signal d'horloge de référence stable avec la sortie d'horloge de VCO et fournir des signaux de commande montants/descendants qui dépendent de si la sortie d'horloge de VCO suit ou précède le signal d'horloge de référence; 2882871 33 une pompe de charge couplée pour recevoir les signaux de commande montants/descendants provenant du détecteur de phase et opérant pour produire une impulsion de courant de réalignement correspondant au retard de phase entre la sortie d'horloge de VCO et le signal d'horloge de référence; et un circuit auxiliaire de copie de courant de réalignement couplé pour recevoir l'impulsion de courant de réalignement provenant de la pompe de charge et pour fournir des copies de celle-ci en parallèle à des transistors de copie de courant dans chacun des étages d'inversion, de sorte que dans chaque étage d'inversion de la boucle l'impulsion de courant de réalignement copié est superposée sur le courant de polarisation réfléchi efficace pour déphaser immédiatement de la sortie de signal de tension d'oscillation provenant de chaque étage, moyennant quoi un réalignement de phase global de la sortie d'horloge de VCO est obtenu après un réajustement de phase relatif entre les étages. 8. Circuit de VCO selon la revendication 7, dans lequel le convertisseur tension/courant comprend: une première résistance, un premier transistor NMOS et un deuxième transistor PMOS couplés en série entre des lignes d'alimentation électrique, avec une porte du premier transistor NMOS recevant l'entrée de tension de commande pour mener un premier courant de polarisation, et avec une connexion porte/drain pour le deuxième transistor PMOS qui établit une première tension de commande miroir; et un troisième transistor PMOS et un quatrième transistor PMOS couplés en série entre les lignes d'alimentation électrique, avec une porte du troisième 2882871 34 transistor PMOS couplé pour recevoir la première tension de commande de miroir pour mener un deuxième courant de polarisation, et avec une connexion porte/drain pour le quatrième transistor NMOS qui établit une deuxième tension de commande miroir; dans lequel chaque étage d'inversion comprend un transistor PMOS correspondant audit deuxième transistor PMOS et recevant la première tension de commande de miroir au niveau de sa porte pour mener un miroir du premier courant de polarisation, et dans lequel chaque étage d'inversion comprend également un transistor NMOS correspondant au quatrième transistor NMOS et recevant au niveau de sa porte la deuxième tension de commande miroir pour mener un miroir du deuxième courant de polarisation, moyennant quoi chaque étage d'inversion réagit à l'entrée de tension de commande. 9. Circuit de VCO selon la revendication 8, dans lequel chaque étage d'inverseur est un étage d'inverseur NMOS à 20 cascode qui comprend: un cinquième et un sixième transistors NMOS, des septième à onzième transistors PMOS et un condensateur; dans lequel le cinquième transistor NMOS et les septième et neuvième transistors PMOS sont couplés en série entre les lignes d'alimentation électrique, le cinquième transistor NMOS étant associé au quatrième transistor NMOS du convertisseur tension/courant et comprenant une porte couplée pour recevoir la deuxième tension de commande miroir de sorte qu'un miroir du deuxième courant de polarisation s'écoule à travers celui-ci, et avec une connexion porte/drain pour chacun des septième et neuvième transistors PMOS; 2882871 35 dans lequel le sixième transistor NMOS et les huitième et dixième transistors PMOS sont couplés en série entre les lignes d'alimentation électrique, le dixième transistor PMOS associé aux deuxième et troisième transistors du convertisseur tension/courant et comprenant une porte couplée pour recevoir la première tension de commande miroir de sorte qu'un miroir du premier courant de polarisation s'écoule à travers celui-ci, le huitième transistor PMOS comprenant une porte couplée à la connexion porte/drain du septième transistor PMOS, et le sixième transistor NMOS comprenant une porte couplée pour recevoir, en tant qu'entrée de l'étage d'inversion, un signal de tension d'oscillation émis depuis un étage d'inversion précédent de la boucle, le sixième transistor NMOS comprenant également un drain fournissant un signal de tension d'oscillation en tant que sortie de l'étage d'inversion, avec le condensateur couplé entre le drain et la source du sixième transistor NMOS; et dans lequel le onzième transistor PMOS comprend un transistor de copie de courant avec une porte couplée au circuit auxiliaire de copie de courant de réalignement de sorte qu'une copie de l'impulsion de courant de réalignement mène à travers ledit onzième transistor PMOS, le drain du onzième transistor PMOS étant couplé au drain du dixième transistor PMOS de sorte que dans l'étage d'inversion l'impulsion de courant de réalignement copiée est superposée sur le premier courant de polarisation réfléchi efficace pour déphaser immédiatement le sortie de signal de tension d'oscillation de l'étage d'inversion au niveau du drain du sixième transistor NMOS. 2882871 36 10. Circuit de boucle à phase asservie (PLL) multiphase réalignée, comprenant: un circuit d'oscillateur commandé en phase (VCO) multiphase réaligné du type boucle, fonctionnant pour fournir une sortie d'horloge d'oscillation qui réagit à la fois à une entrée de tension de commande pour fournir un ajustement à long terme d'une fréquence d'oscillation et également à une impulsion de courant de réalignement appliquée en parallèle sur tous les étages de boucle du circuit de VCO pour réaliser un réalignement de phase immédiat à l'intérieur des étages de boucle et un réalignement de phase global de la sortie d'horloge de VCO; un circuit de division par N couplé pour recevoir la sortie d'horloge de VCO et agir sur les bords d'horloge de VCO pour générer un signal d'horloge divisé de 1/Nème fréquence par rapport à la sortie d'horloge de VCO; un circuit de détection de fréquence de phase principale configuré pour comparer une fréquence moyenne du signal d'horloge divisé avec celle d'une horloge de référence stable sur de nombreux cycles d'horloge et pour générer des signaux de commande ascendants/descendants à long terme en résultat d'une telle comparaison; et une pompe de charge principale et un filtre passe bas configurés pour produire l'entrée de tension de commande vers le circuit de VCO en réponse aux signaux de commande montants/descendants à long terme. 11. Circuit de PLL selon la revendication 10, comprenant 30 en outre: un deuxième circuit de détection de fréquence de phase comparant la phase relative du signal d'horloge divisé avec celle de l'horloge de référence stable pour 2882871 37 générer des signaux de commande montants/descendants de réalignement de phase en résultat d'une telle comparaison; et une pompe de charge de réalignement produisant des impulsions de courant de réalignement en réponse aux signaux de commande montants/descendants de réalignement. 12. Circuit de PLL selon la revendication 11, dans lequel l'impulsion de courant de réalignement présente une amplitude crête proportionnelle à l'entrée de tension de commande, présente un signe positif ou négatif qui dépend de si le signal d'horloge divisé suit ou précède le signal d'horloge de référence et présente une largeur d'impulsion correspondant à la différence de phase relative entre le signal d'horloge de référence et le signal d'horloge divisé, moyennant quoi un facteur de réalignement sensiblement constant est obtenu pour chaque impulsion de courant de réalignement. 13. Circuit de PLL selon la revendication 10, dans lequel le circuit de VCO multiphase réaligné comprend: une pluralité d'étages d'inversion couplés ensemble en série dans une boucle, chacun de ces étages de boucle fournissant un signal de tension d'oscillation à l'étage suivant dans la boucle avec un retard de phase relatif entre les étages qui s'ajuste luimême automatiquement selon le nombre d'étages dans la boucle, chaque étage de boucle réagissant à une entrée de tension de commande pour fournir un ajustement à long terme du retard de temps de propagation à travers chaque étage de boucle et par conséquent ajustant la fréquence d'oscillation de la boucle à une fréquence cible; et 2882871 38 un étage de sortie couplé à une sortie d'un des étages de boucle, l'étage de sortie configuré pour fournir une sortie d'horloge de VCO; dans lequel chacun des étages de boucle est en outre couplé pour recevoir en parallèle une impulsion de courant de réalignement, les étages de boucle réagissant à ladite impulsion de courant de réalignement efficace pour déphaser immédiatement le signal de tension d'oscillation émis depuis chaque étage, moyennant quoi un réalignement de phase global de la sortie d'horloge de VCO est obtenu après un réajustement de phase relatif entre les étages.