Brevet FR2881272A1 — publié le 20060728

ELABORATION D'UN OXYDE TUNNEL POUR LA FABRICATION D'UNE MEMOIRE NON-VOLATILE EN TECHNOLOGIE FLOTOX A BASSE TEMPERATURE DESCRIPTION DOMAINE TECHNIQUE ET ART ANTÉRIEUR L'invention concerne un procédé amélioré de réalisation d'un dispositif microélectronique dans lequel figure au moins une couche de diélectrique tunnel ou d'oxyde tunnel, en particulier dans un ou plusieurs composants à grille flottante de ce dispositif. Le procédé suivant l'invention peut permettre de réaliser des couches d'oxyde tunnel à basse température, et s'applique notamment à la fabrication de mémoires non volatiles. L'invention concerne aussi bien des systèmes sur circuit intégré communément appelés above-IC que des systèmes réalisés en technologie TFT (TFT pour Thin Film Transistor ou transistor couche mince) utilisant du silicium polycristallin, microcristallin, nanocristallin ou amorphe. Parmi les différents types de mémoires non volatiles existantes, les mémoires électriquement programmables et effaçables ou EEPROM (EEPROM pour Electrically Erasable Programmable Read Only Memory ) font partie de celles qui ont une étendue d'application la plus importante. Une technologie couramment utilisée pour réaliser une mémoire EEPROM sur silicium monocristallin est la technologie communément appelée Flotox (Flotox pour Floating gate Thin Oxide ). Cette technologie met en oeuvre des transistors dotés d'une drille dépourvue de contact. Cette grille, encore appelée grille flottante est généralement formée d'une couche de matériau de grille semi-conductrice ou conductrice reposant sur une première couche diélectrique et recouverte d'une deuxième couche diélectrique. Les contraintes de réalisation de la première couche diélectrique sont importantes. Cette première couche diélectrique, encore appelée couche d'oxyde tunnel , est de préférence suffisamment fine pour permettre le passage de charges par effet tunnel sous champ électrique fort (effet Fowler-Nordheim), tout en ayant des propriétés d'isolation électrique suffisantes pour permettre le maintient de charges dans la grille flottante en présence d'un champ électrique nul ou faible. Une couche d'oxyde tunnel peut avoir une épaisseur de plusieurs nanomètres, par exemple de l'ordre de 10 nm et une rigidité diélectrique élevée, qui peut atteindre plusieurs MV/cm2 par exemple de l'ordre de 9 MV/cm2. Une couche diélectrique tunnel comporte de préférence le moins de zones possible dans son volume ou à ses interfaces susceptibles de piéger des charges. Ce phénomène de piégeage de charge, rapporté au niveau d'une cellule mémoire, aurait pour effet de modifier la tension de seuil de la cellule mémoire, et pour conséquence, notamment, de ne pas pouvoir permettre d'établir une distinction claire entre l'état écrit et l'état effacé de la mémoire lors de sa lecture. Une couche d'oxyde tunnel peut être formée à base d'oxyde de silicium, à l'aide d'une méthode de dépôt, ou d'oxydation. Les méthodes de dépôt chimique assisté par plasma PECVD (PECVD pour Plasma Enhanced Chemical Vapour Deposition ) présentent généralement l'inconvénient de fabriquer des couches d'oxydes dotées d'éléments parasites ou contaminants. L'élaboration de couches d'oxyde de silicium par oxydation thermique, est quant à elle généralement plus fiable et ne pose pas de problème majeur à haute température. Il est en revanche beaucoup plus difficile de former une couche de diélectrique, ayant de bonnes propriétés électriques, à basse température. L'oxydation thermique à une température inférieure à 450 C, produit généralement des couches d'oxyde dotées de propriétés diélectriques insuffisantes. Une méthode décrite dans le document JP63-12669 met en oxyde de grille faisceau d'ions (IBS). L'oxyde de grille obtenu à l'aide du procédé décrit dans ce document, présente des propriétés diélectriques insuffisantes. Une méthode décrite dans le document: Oh et al., IEEE Elec. Dev. Lett. 21 (2000) 304) , prévoit la réalisation d'une couche d'oxyde de silicium par une étape d'oxydation ECR (ECR pour Electron Cyclotron Resonance ) à des températures inférieures à 450 C, mais qui restent élevées, de l'ordre de 400 C. D'autres méthodes de formation de couches d'oxyde de oeuvre un procédé de réalisation d'un à l'aide d'une pulvérisation par silicium à des températures inférieures à 450 C ont été développées. Une de ces méthodes, décrite dans le document: Tseng et al., IEEE Elec. Dev. Lett. 23(2002) 333 , met en oeuvre une oxydation sèche à l'aide de réacteurs ICP (ICP pour Inductively Coupled Plasma ou plasma par couplage inductif). Une autre méthode, utilise quant à elle des réacteurs DECR (DECR pour Distributed Electron Cyclotron Resonance ). Ces méthodes, en plus d'être réalisées à des températures relativement élevées sont généralement lentes. La réalisation d'un oxyde tunnel d'épaisseur de l'ordre de 10 nm, peut en effet prendre jusqu'à une heure avec l'une ou l'autre de ces méthodes. La fabrication de dispositifs microélectroniques notamment en technologie TFT (Thin Film Transistor), ou dites sur circuit intégré ( above-IC ), requiert généralement de mettre en oeuvre des procédés de fabrication à des températures basses ou tout du moins inférieures à 450 C ou à 400 C. Cette contrainte rend délicate la réalisation, pour ce type de dispositifs, de composants à grille flottante ayant des propriétés électriques correctes. Ainsi, il se pose le problème de trouver un nouveau procédé d'élaboration de diélectrique tunnel ou d'oxyde tunnel pour les dispositifs microélectroniques dotés de composants à grille flottante, compatible avec des basses températures et présentant des vitesses d'élaboration acceptables, par exemple de l'ordre de plusieurs nanomètres par minute ou supérieures à 1 manomètre par minute. EXPOSÉ DE L'INVENTION L'invention met en oeuvre un procédé de réalisation d'un dispositif microélectronique doté d'un ou plusieurs composants à grille flottante, le procédé comprenant au moins une étape de formation sur un substrat d'au moins une couche diélectrique apte à servir de diélectrique tunnel pour grille flottante, l'étape de formation de la couche diélectrique tunnel comprenant une étape de pulvérisation par faisceau d'ion ou IBS (IBS pour Ion Beam Sputtering ). Le procédé permet de former des couches diélectriques tunnel de plusieurs nanomètres, qui peuvent être comprises entre 1 et 50 nanomètres, ou entre 1 et 20 nanomètres. Selon un mode de réalisation du procédé dans lequel le faisceau d'ions est issu d'un plasma, ce plasma peut être généré par des moyens d'excitation radiofréquence inductive ou capacitive. Selon une mise en oeuvre du procédé pour laquelle au moins un élément constitutif de la couche diélectrique formée est issu d'une cible attaquée à l'aide dudit faisceau d'ion, ladite cible peut être à base d'un oxyde d'un matériau métallique, par exemple du Hf02r ou d'un oxyde d'un matériau semi-conducteur, par exemple du SiO2, ou une cible à base d'un matériau métallique baigné dans une atmosphère à base de 02, par exemple du Hf baigné dans une atmosphère à base de 02, ou une cible à base d'un matériau semi-conducteur baigné dans une atmosphère à base de 02, par exemple du Si baigné dans une atmosphère à base de 02. Selon une possibilité de mise en oeuvre, l'étape de pulvérisation peut être effectuée dans une chambre à une température inférieure à 150 C, éventuellement à la température ambiante. Ainsi, le procédé suivant l'invention est compatible avec des substrats ou des supports à faible budget thermique tel que les substrats plastiques. Un dispositif microélectronique doté de composants à grille flottante sur substrat plastique ou un dispositif microélectronique, par exemple de type MEMS (MEMS pour micro-electronic mechanical system ou microsystème électromécanique), doté de composants à grille flottante sur un circuit intégré appelé dispositif above integrated circuit ou above IC peut être mis en oeuvre à l'aide d'un procédé suivant l'invention. Dans le cadre d'un système above-IC ou sur circuit intégré, le procédé alors peut être mis en oeuvre sur une couche de passivation recouvrant le circuit intégré. Ladite pulvérisation peut être effectuée dans une chambre à une pression comprise entre 10-3 mbar et 10-7 mbar. Ainsi, à l'aide du procédé suivant l'invention, la formation de la couche de diélectrique tunnel ou d'oxyde tunnel peut être réalisé à des pressions plus basses que les dépôts PECVD (PECVD pour plasma enhanced chemical vapour deposition ou dépôt chimique en phase vapeur assisté par plasma) et PVD (PVD pour physical vapour deposition ou dépôt physique en phase gazeuse). L'utilisation de pressions comprises dans cette gamme peut également permettre de former une couche d'oxyde tunnel dense et peu contaminée et d'obtenir un film doté de peu de porosités, ce qui réduit les effets de corrosion générés par exemple par des molécules d'eau présentes dans l'air. Le taux de croissance de la couche d'oxyde tunnel formée par IBS peut être rapide en comparaison à des procédés classiques d'oxydation, et par exemple d'au moins 1 nm/min ou d'au moins 3 nm/min. Ce taux de croissance peut être également indépendant ou peu dépendant de la taille du substrat. La fabrication de la couche d'oxyde tunnel est compatible avec des substrats de dimensions relativement grandes. Le substrat utilisé lors du procédé suivant l'invention peut être un substrat classiquement utilisé en microélectronique, par exemple un substrat de 101,6 mm (4 pouces), ou de 152,4 mm (6 pouces), ou de 203,2 mm (8 pouces). Selon un mode de réalisation, le procédé peut comprendre en outre: - la formation d'au moins une couche à base de matériau de grille, conducteur ou semi-conducteur, sur la couche diélectrique tunnel, - la formation d'au moins une grille par gravure de la couche diélectrique tunnel et de la 25 couche matériau de grille. Selon une variante du procédé, au moins un desdits composants peut être un transistor à couche mince ou transistor TFT (TFT pour Thin Film transistor ). Selon une autre variante du procédé lesdits composants peuvent être des composants d'une mémoire non volatile, par exemple une mémoire de type EEPROM. BRÈVE DESCRIPTION DES DESSINS La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels: - la figure 1 représente un dispositif suivant l'invention, -les figures 2A-2F représentent différentes étapes d'un procédé suivant l'invention, - les figures 3A-3B représentent des composants à grille flottante munis d'une couche de diélectrique tunnel ayant été réalisée à l'aide d'un procédé suivant l'invention, - la figure 4 représente un dispositif de pulvérisation par faisceau d'électron permettant de réaliser la formation d'un diélectrique ou oxyde tunnel pour composants à grille flottante. Des parties identiques, similaires ou équivalentes des différentes figures peuvent porter les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre. Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS La figure 1 représente deux transistors T1 et T2 vus de dessus, qui peuvent être en technologie TFT (TFT pour Thin Film Transistor ou transistor couche mince), et appartenir par exemple à une cellule de mémoire non volatile, telle qu'une cellule mémoire de type EEPROM (EEPROM pour Electrically Erasable Programmable Read Only Memory ). Les transistors T1 et T2 sont formés respectivement dans une première zone active notée 10 et dans une deuxième zone active notée 20, et partagent une grille commune notée 30 chevauchant les zones actives 10 et 20. La grille commune 30 est formée dans une couche à base de matériau de grille noté 32, semi-conducteur ou conducteur tel par exemple de l'aluminium, reposant sur une fine couche à base de matériau diélectrique (non représenté) appelée couche d'oxyde tunnel, elle-même reposant sur les zones actives 10 et 20. La grille 30, est par ailleurs recouverte par une autre couche diélectrique (non représentée), et forme une grille flottante dépourvue de contact. Le transistor T2 comprend quant à lui en outre une autre grille 40, ou grille de contrôle qui peut être formée dans la couche de matériau 32 ou être à base d'un ou plusieurs autres matériaux par exemple à base de TiW et de Mo. Des premiers plots notés 52 et 54 en contact de la première zone active 10 servent respectivement de contact de région de source et de contact de région de drain pour le premier transistor T1, tandis que des seconds plots notés 56 et 58, en contact du matériau 32 de grille, servent quant à eux de contacts pour la grille de contrôle 40. Un procédé suivant l'invention, de réalisation d'un dispositif microélectronique comprenant des composants tels que ceux, T1 et T2, décrits précédemment, va à présent être décrit en liaison avec les figures 2A-2F. Le matériau de départ de ce procédé peut être un substrat 100, en verre ou en plastique, sur lequel on effectue tout d'abord le dépôt d'une couche isolante 110, par exemple à base de SiO2 et d'épaisseur par exemple de l'ordre de 500 nanomètres. Le substrat utilisé peut être un substrat de taille importante, par exemple une plaque d'au moins 100 mm ou d'au moins 200 mm ou d'au moins 300mm de diamètre. La couche isolante 110 peut être formée à l'aide d'une méthode de dépôt PECVD (PECVD pour Plasma Enhanced Chemical Vapor Deposition ou dépôt chimique en phase vapeur assisté par plasma). Ensuite, on forme, par exemple par dépôt, une couche à base d'un matériau semi-conducteur 120 par exemple à base de silicium amorphe et d'épaisseur de plusieurs dizaines de nanomètres, par exemple de 80 nanomètres, à une température qui peut être de l'ordre de 300 C. Ce dépôt peut être suivit d'une étape de recuit par déshydrogénation effectuée par exemple sous atmosphère N2, puis d'une étape de cristallisation du matériau semiconducteur 120, à l'aide d'un laser excimère. La couche semi-conductrice 120 forme ainsi une couche active dans laquelle ou à partir de laquelle des composants sont destinés à être au moins partiellement réalisés. Parmi ces composants figurent notamment les transistors T1 et T2 décrits précédemment en liaison avec la figure 1. On réalise ensuite des tranchées 122 dans la couche semi-conductrice ou couche active, afin de délimiter des zones actives dans cette couche 120 et notamment la première zone active du transistor T1 (non représentée) et la deuxième zone active du transistor T2 (représentée sur la figure 2A selon un coupe définie par l'axe x'x de la figure 1). Ensuite (figure 2B), on forme une couche de diélectrique tunnel 140, par exemple à base d'oxyde de silicium, destinée à servir de couche diélectrique tunnel pour des composants à grille flottante, et notamment de diélectrique tunnel pour la grille flottante 30 partagée par les transistors T1 et T2. Cette couche diélectrique 140 est réalisée par dépôt, à l'aide d'une étape de pulvérisation par faisceau d'ion, appelée également méthode IBS ou Ion Beam Sputtering . Cette méthode fait appel à un plasma qui peut être généré par excitation radiofréquence inductive ou capacitive, éventuellement, sans l'aide d'un filament. D'autres moyens d'excitation peuvent éventuellement être utilisés pour générer le plasma tels des moyens d'excitation par résonance cyclotron électronique (ECR). Pour effectuer la pulvérisation, un faisceau d'ions d'énergie par exemple de l'ordre de 1000 eV peut être généré. Au cours du procédé, la température de la chambre dans laquelle la couche diélectrique 140 est formée peut être inférieure à 450 C ou inférieure à 350 C, éventuellement inférieure à 150 C. La couche diélectrique tunnel 140 peut être réalisée à température ambiante, par exemple à une température de l'ordre de 20 C. Le dépôt peut également être réalisé à basse pression par exemple à une pression comprise entre 10-3 mbar et 10-' mbar, par exemple de l'ordre de 10-6 mbar. La croissance de la couche diélectrique ou d'oxyde de grille 140 peut être rapide, selon un taux de croissance de plusieurs nanomètres par minute, par exemple de l'ordre de 4 nm/min. Les conditions de formation de la couche 140, notamment de température et de pression utilisées, permettent d'obtenir une couche 140 à base d'un matériau diélectrique dense, comportant peu d'espèces chimiques contaminantes. La couche diélectrique 140 obtenue peut avoir une épaisseur de plusieurs nanomètres ou d'une dizaine de nanomètres, par exemple comprise entre 5 et 15 nanomètres et un indice de réfraction élevé. L'indice de réfraction de la couche diélectrique 140 peut être par exemple de l'ordre de 1,497 lorsque cette dernière est formée avec une épaisseur de l'ordre de 632,8 nm. On réalise ensuite le dépôt d'une couche de matériau 150 de grille, par exemple à base de métal ou d'un alliage métallique ou à base d'un empilement de matériaux métalliques, par exemple un empilement d'une couche d'aluminium surmontée d'une couche de molybdène. Ce dépôt peut être réalisé par pulvérisation cathodique et peut être suivit d'un recuit d'hydrogénation sous H2/N2. On forme ensuite des motifs de grille de transistor (figure 2C), en réalisant une gravure de la couche de matériau 150 de grille, à travers un masquage (non représenté) par exemple à l'aide d'une gravure humide, suivit d'une gravure chimique. Pour compléter la formation des grilles on effectue ensuite, dans le prolongement de parties gravées de la couche de matériau de grille 150, le retrait de la couche de diélectrique tunnel 140, par exemple à l'aide d'une gravure par RIE (RIE pour Reactive Ion Etching ou gravure ionique réactive). Parmi les grilles formées, figurent des grilles d'un premier type, telle que la grille 30 commune aux transistors T1 et T2, destinées à jouer le rôle de grille flottante. On effectue ensuite un dopage, par exemple par implantation ionique, de régions des zones actives afin de former de part et d'autres des grilles des régions de source et de drain de transistors. Ce dopage peut être par exemple un dopage de type N, et peut être suivi d'une étape d'activation de dopage à l'aide d'un laser à excimère. On effectue ensuite le dépôt d'une couche 160 à base de diélectrique, par exemple à base de SiO2, afin notamment de recouvrir les motifs de grille. Cette couche diélectrique 160 ou couche de passivation peut avoir une épaisseur de l'ordre par exemple de 500 nm et être réalisée par exemple à l'aide d'un dépôt PECVD. La grille 30 commune aux transistors T1 et T2 est notamment recouverte par la couche diélectrique 160 (figure 2D). Des trous sont ensuite réalisés dans la couche 160, par exemple par gravure humide. Certains trous (non représentés) dévoilent la couche semiconductrice 120, notamment pour former des contacts de source et de drain du transistor T1. On effectue ensuite le dépôt d'une couche métallique 170. La couche métallique 170 peut être à base d'un matériau métallique ou d'un alliage de matériaux métalliques, ou d'un empilement de couches métalliques, par exemple un empilement d'une couche à base de TiW et d'une couche à base de Mo. Une gravure de cette couche métallique 170 est ensuite réalisée afin de former des contacts ainsi que la grille de contrôle. Certains de ces contacts servent de contacts de source et de drain (non représentés), notamment pour le premier transistor T1 (figure 2E). Une étape de recuit des contacts peut ensuite être réalisée sous H2/N2. Puis, on effectue le dépôt d'une autre couche diélectrique, que l'on appellera deuxième couche de passivation 180, et qui peut être par exemple à base de SiO2, afin de recouvrir les contacts et la couche de passivation 160. Ce dépôt peut être réalisé par exemple à l'aide d'une méthode PECVD (figure 2F). La deuxième couche de passivation 180 est ensuite gravée à travers des ouvertures d'un masquage (non représenté). Puis après retrait du masquage on effectue le dépôt d'une couche métallique, par exemple à base d'ITO (Indium TiN Oxide) puis une gravure de la couche métallique. Le tableau suivant donne des valeurs numériques de propriétés électriques pour une couche de diélectrique tunnel 140 à base d'oxyde de silicium de 15 nm d'épaisseur déposée par IBS à température ambiante, selon un procédé tel que précédemment décrit avec une surface d'électrode de grille l'ordre de 0,00102 cm'. Tension Champ Densité de courant de fuite Permittivité Champ électrique de bande declaquage pour un champ inférieur à 5 électrique pour lequel la plate EBD MV/cm e conduction Fowler- VFB (MV/cm) Jfuite (A/cm2) Nordheim apparaît (V Les figures 3A et 3B représentent d'autres exemples de dispositifs microélectroniques réalisés à l'aide d'un procédé suivant l'invention. Le dispositif illustré sur la figure 3A comprer..d un composant appartenant par exemple à une cellule de mémoire non volatile, telle qu'une cellule mémoire de type EEPROM. Ce composant comporte une région de source 210 et une région de drain 220, formées dans une première zone active 200, une grille flottante 230 et une grille de contrôle 240 formée au dessus de la grille flottante 230. La grille flottante 230 est formée d'une couche de matériau 234 de grille par exemple à base d'aluminium recouvrant une couche d'oxyde tunnel 232 par exemple à base de SiO2 et d'épaisseur par exemple de l'ordre de 10 nanomètres, ou comprise entre 8 nanomètres et 15 nanomètres. La couche d'oxyde tunnel 232 a été réalisée à l'aide d'un procédé suivant l'invention, et notamment à l'aide d'une étape de pulvérisation au moyen d'un faisceau d'ion ou Ion beam sputtering (IBS), en utilisant un plasma à excitation radiofréquence capacitive ou inductive. Cette:pulvérisation peut avoir été effectuée à basse température, ou à température ambiante, par exemple à une température de l'ordre de 25 C. La grille flottante 230 est par ailleurs entièrement recouverte et entourée de chaque côté par une autre couche diélectrique 242. L'autre couche diélectrique 242 sert de diélectrique de grille à une grille de contrôle 240 formée au dessus de la grille flottante 230, et qui enrobe cette dernière. La figure 3B représente quant à elle un dispositif du type de celui décrit précédemment, comprenant un composant comportant une grille flottante 250 et une grille de contrôle 260. La grille flottante 250 est formée d'une couche de matériau 254 de grille, sur une couche d'oxyde tunnel 252. La couche d'oxyde tunnel 252 a également été réalisée à l'aide d'un procédé suivant l'invention, et notamment à l'aide d'une étape de pulvérisation par faisceau d'ion ou Ion beam sputtering (IBS) . La formation de la couche 252 par pulvérisation peut également avoir été effectuée à température ambiante. Les deux grilles 250 et 260 sont dans cet exemple, superposées sans que les couches diélectriques 252 et 262 respectives soient en contact. La figure 4 représente un dispositif de pulvérisation par faisceau d'ions encore appelé dispositif IBS (IBS pour Ion Beam Sputtering ), du type de celui utilisé lors de l'étape de formation de la couche de diélectrique ou d'oxyde tunnel telle que décrite plus haut. Ce dispositif comprend une chambre 300 dans laquelle figure notamment un premier support 305 éventuellement inclinable et apte à tourner sur luimême, sur lequel est placé un substrat, tel que le substrat 100, doté d'une couche que l'on souhaite oxyder afin d'obtenir un oxyde tunnel. Dans la chambre 300, une première source 310 de faisceau d'ions 312, utilisant un plasma 311 par exemple un plasma Ar-02 généré par excitation radiofréquence ou capacitive, est quant à elle prévue pour bombarder une cible 314 à l'aide dudit faisceau d'ions 312. Le bombardement de la cible 314 est voué à produire l'arrachement d'atomes ou de particules de la cible, dont certain(e)s noté(e)s 316 sont destiné(e)s à se diriger vers le substrat 100 et servir alors de matériau oxydant ou de matériau de dépôt. La première source 310, est ainsi orientée vers un deuxième support 320, sur lequel la cible 314 est placée. La cible est vouée à produire des particules d'O2 et peut être par exemple à base d'un oxyde métallique, par exemple du HfO2 ou du SrT_iO3 ou du BaTiO3r ou d'un oxyde d'un matériau semi-conducteur, par exemple du SiO2. Selon une variante, la cible peut être à base d'un matériau métallique, par exemple du Hf, ba__gn.é dans une atmosphère à base de 02, ou être à base d'un matériau semi-conducteur, par exemple du Si, baigné dans une atmosphère à base de 02. Lors de l'étape de dépôt du diélectrique tunnel, l'énergie du faisceau d'ions 312 susceptible d'être produit par la première source 310, peut être par exemple comprise entre 200 eV et 300 eV, par exemple de l'ordre de 1000 eV. Une deuxième source 325 d'ions ou source de soutien, peut être quant à elle éventuellement utilisée. Cette deuxième source 325 est alors dirigée vers le substrat 100 et prévue pour générer un deuxième faisceau d'ions afin de bombarder la couche déposée ou d'oxyde formée afin par exemple de densifier cette couche ou de moduler ces propriétés chimiques. Lors de l'étape de dépôt du diélectrique 20 tunnel, de l'oxygène peut éventuellement être injecté par un système 330. Un dispositif de cryopompage 340 apte à réaliser un vide poussé, est susceptible de mettre la chambre 300 dans des conditions de pression de l'ordre de 10-3 à 10-' mbar lors de l'étape de réalisation de l'oxyde tunnel. Un dispositif de chauffage (non représenté) de la chambre 300 peut éventuellement être prévu. Lors d'un dépôt d'un diélectrique tunnel, la chambre 300, peut être maintenue à une température comprise par exemple entre une valeur de température sensiblement égale à la température ambiante par exemple de l'ordre de 15 C, ou de l'ordre de 20 C ou comprise entre 5 C et 40 C, et une valeur de température par exemple de l'ordre de 150 C. REVENDICATIONS 1. Procédé de réalisation d'un dispositif microélectronique doté d'un ou plusieurs composants à grille flottante, le procédé comprenant au moins une étape de formation sur un substrat d'au moins une couche diélectrique apte à servir de diélectrique tunnel pour grille flottante, l'étape de formation de la couche diélectrique tunnel comprenant une étape de pulvérisation par faisceau d'ion ou IBS. 2. Procédé selon la revendication 1, dans lequel au moins un élément constitutif de la couche diélectrique formée, est issu d'une cible attaquée à l'aide dudit faisceau d'ions. 3. Procédé de réalisation d'un dispositif selon la revendication 1 ou 2, ladite pulvérisation étant effectuée dans une chambre à une température inférieure à 150 C. 4. Procédé de réalisation d'un dispositif selon la revendication 1 à 3, ladite pulvérisation étant effectuée à température ambiante. 5. Procédé de réalisation d'un dispositif selon l'une des revendications 1 à 4, ladite pulvérisation étant effectuée dans une chambre à une pression comprise entre 10-3 mbar et 10-' mbar. 6. Procédé selon l'une des revendications 1 à 5, dans lequel le faisceau d'ion est issu d'un plasma, le plasma étant généré par des moyens d'excitation radiofréquence ou par des moyens d'excitation capacitifs. 7. Procédé selon l'une des revendications 1 à 6, ledit substrat étant à base d'un matériau plastique ou de verre. 8. Procédé selon la revendication 1 à 7, comprenant en outre: -la formation d'au moins une couche à base de matériau de grille, conducteur ou semi-conducteur, 15 sur la couche diélectrique tunnel, - la formation d'au moins une grille par gravure de la couche diélectrique tunnel et de la couche matériau de grille. 9. Procédé selon l'une des revendications 1 à 8, au moins un desdits composants étant un transistor à couche mince ou transistor TFT. 10. Procédé de réalisation d'un dispositif microélectronique selon l'une des revendications 1 à 9, lesdits composants étant des composants d'une mémoire non volatile.