Brevet FR2878065A1 — publié le 20060519

CIRCUIT DE DECHARGE D'UNE CHARGE ELECTRIQUE, ET ETAGE DE SORTIE DE PUISSANCE COMPRENANT UN TEL CIRCUIT DE DECHARGE POUR LA COMMMANDE DE CELLULES D' ECRAN PLASMA L'invention concerne un circuit de décharge comprenant un circuit de sortie dont une sortie est connectée à une charge électrique, par exemple de type capacitif, pour absorber un courant de décharge fourni par la charge lorsqu'un signal logique commande une décharge de la charge. L'invention est notamment intéressante pour la réalisation d'étages de sortie de puissance pour la commande de circuits haute tension, tels que par exemple des cellules d'écrans plasma. Un écran à plasma est un écran de type matriciel formé de cellules disposées aux intersections de lignes et de colonnes. Une cellule comprend une cavité remplie d'un gaz rare, deux électrodes de commande et un dépôt de phosphore rouge, vert ou bleu. Pour créer un point lumineux sur l'écran en utilisant une cellule donnée, on applique une différence de potentiel entre les électrodes de commande de cette cellule, de sorte à déclencher une ionisation de son gaz. Cette ionisation s'accompagne d'une émission de rayons ultraviolets. La création du point lumineux est obtenue par excitation du phosphore déposé, par les rayons émis. La commande des cellules, en vue de créer des images, est réalisée, classiquement, par des circuits logiques produisant des signaux de commande. Les états logiques de ces signaux déterminent les cellules qui sont commandées pour produire un point lumineux et celles qui sont commandées pour ne pas en produire. Ces circuits logiques sont généralement alimentés en basse tension, par exemple avec une tension de 5V ou moins. Cette tension n'est pas suffisante pour piloter directement les électrodes des cellules. Entre les circuits logiques et les cellules à commander, on utilise donc des étages de sortie de puissance, pour convertir les signaux de commande basse tension en signaux de commande haute tension. L'ionisation du gaz des cavités nécessite l'application de potentiels élevés sur les électrodes de commande, de l'ordre de grandeur de la centaine de volts. D'autre part, il est nécessaire de pouvoir fournir aux électrodes (et corrélativement de pouvoir recevoir de ces électrodes) des courants importants, de l'ordre de plusieurs dizaines de milliampères. En effet, les électrodes peuvent être représentées, schématiquement par des condensateurs équivalents de capacités relativement élevées de l'ordre de la centaine de picofarad (et corrélativement par des sources de courant de quelques dizaines de milliampères). La commande de ces électrodes est donc équivalente à la commande de charge ou de décharge d'un condensateur. On souhaite généralement dans les écrans à plasma obtenir des signaux (courants, tensions) qui ont des fronts raides. Cela représente par exemple des durées de charge ou de décharge de l'ordre de la centaine de nanosecondes. Compte tenu du potentiel élevé à atteindre et de l'importance de la charge capacitive, cela suppose que l'on puisse fournir des courants de charge et absorber des courants de décharges très importants, pouvant atteindre la centaine de milliampères. La figure 1 illustre un exemple de réalisation classique d'un étage de sortie permettant de commander une électrode schématisée par un condensateur CLoad. L'étage comprend pour l'essentiel un circuit élévateur de potentiel 10 et un circuit de sortie 20. Le circuit 10 a pour fonction de transformer un signal IN de commande logique basse tension en un signal INP de commande logique haute tension, variant entre 0 et une haute tension VPP et suivant les variations du signal IN. Le circuit 20 comprend un transistor T21 de type P de charge et un transistor T22 de type N de décharge du condensateur CLoad. Le transistor T21 est piloté par le signal INP de commande haute tension: lorsqu'il est passant, le transistor T21 fournit à la charge CLoad un courant de charge, qui va entraîner une élévation du potentiel OUT jusqu'à VPP. Le transistor T22 est piloté par le signal IN de commande basse tension: lorsqu'il est passant, le transistor fournit à la charge CLoad un courant de décharge proportionnel au potentiel du signal IN et le potentiel OUT décroît selon une pente proportionnelle au courant de décharge. Le circuit de la figure 1 est décrit plus longuement dans le document Dl = FR 2 763 735. Outre la taille excessive du transistor T22 et surtout celle du transistor T21, un inconvénient du circuit de la figure 1 est le risque de conduction simultanée des transistors T21, T22, risque qui entraîne une dissipation importante, compte-tenu des valeurs de tension et de courant présents dans le circuit. Un autre inconvénient encore du circuit de la figure 1 est les perturbations électromagnétiques qu'il engendre au niveau des cellules de l'écran plasma. En effet, comme on l'a vu précédemment, les tension et courants mis en jeu sont importants et ils varient dans des proportions importantes sur des laps de temps très brefs lors des changements d'état du signal de commande. Ces variations brutales et d'amplitudes importantes des tensions et courant apparaissent, entraînent des rayonnements électromagnétiques qui perturbent les cellules de l'écran plasma. Dl propose également une autre structure d'étage de sortie qui permet de diminuer la surface nécessaire au transistor de charge T21 et surtout d'éviter la conduction simultanée des transistors T21, T22 lors des changements d'état du signal de commande. Pour cela, le transistor de charge T21 est remplacé par un circuit de charge comprenant un transistor de type N piloté par un circuit de commande comprenant deux transistors et une diode; le circuit de charge a un fonctionnement est similaire à celui du transistor de type PMOS qu'il remplace. Si la taille du transistor de type N est diminué par rapport à celle du transistor T21 de la figure 1, la taille globale du circuit de charge est sensiblement plus importante. Le transistor de décharge est cette fois un transistor de type DMOS qui a l'avantage d'avoir des temps de blocage ou de mise en conduction particulièrement courts, mais qui par contre est beaucoup plus volumineux et nécessite en plus des inverseurs de commande (pour introduire des retards sur les signaux de commande, retards nécessaires pour éviter la mise en conduction simultanée du circuit de charge et du transistor DMOS), ce qui augmente encore la taille globale du circuit de sortie. Ce circuit n'apporte pas non plus de solution pour limiter les perturbations électromagnétiques engendrées par les changements d'état du signal IN de commande. L'invention propose une alternative aux circuits de sortie connus, qui limite les rayonnements électromagnétiques susceptibles de perturber des circuits avals tels que les cellules d'un écran plasma, et qui de plus consomme peu d'énergie, et est de taille limitée. De même que les circuits antérieurs, le circuit de décharge selon l'invention comprend un circuit de sortie dont une sortie est connectée à une charge électrique pour absorber un courant de décharge fourni par la charge lorsqu'un signal logique IN commande une décharge de la charge. Le circuit de décharge selon l'invention comprend également un circuit de commande pour fournir au circuit de sortie un signal de commande approprié pour qu'une pente d'un potentiel de sortie du circuit de sortie diminue progressivement lorsque le signal logique commande une décharge de la charge. Les rayonnements électromagnétiques étant essentiellement produits par les changements de pente du potentiel de sortie, le circuit selon l'invention permet de les limiter en limitant les variations de la pente du potentiel de sortie. de préférence, le circuit de décharge selon l'invention comprend des moyens pour augmenter progressivement un potentiel du signal de commande lorsque le signal logique est actif. Ceci permet de limiter les variations de la pente du potentiel de sortie, dans la mesure où la pente du potentiel de sortie est proportionnelle au potentiel du signal de commande, comme on le verra mieux par la suite dans des exemples. Selon un premier mode de réalisation, le circuit de commande comprend, connectées en parallèle entre une borne d'entrée sur laquelle est appliqué le signal logique d'entrée et une borne de sortie sur laquelle est produit le signal de commande: une première branche comprenant un premier générateur de potentiel produisant un premier potentiel inférieur à un potentiel d'alimentation du circuit lorsqu'il reçoit le signal logique actif, et une deuxième branche comprenant un deuxième générateur de potentiel produisant un potentiel compris entre le premier potentiel et le potentiel d'alimentation lorsqu'il reçoit le signal logique retardé d'un premier retard. Le premier générateur de potentiel comprend un circuit de chute de potentiel, pour produire le premier potentiel lorsqu'il reçoit le potentiel d'alimentation, et des moyens interrupteurs pour appliquer le potentiel d'alimentation sur l'entrée du circuit de chute de potentiel lorsque le signal logique est actif, ou pour relier la sortie du circuit de chute de potentiel à la masse lorsque le signal logique est inactif. Le 2878065 ô circuit de chute de potentiel est une diode, un transistor ou une résistance. Les moyens interrupteurs sont un ou plusieurs transistors commandés par le signal logique. Le deuxième générateur de potentiel comprend un transistor comprenant un drain sur lequel est appliqué le potentiel d'alimentation, une source connectée à la sortie du circuit de commande et une grille de commande connectée à l'entrée du circuit de commande. Selon un autre mode de réalisation, le circuit de commande comprend N branches connectées en parallèle, N étant un nombre entier supérieur ou égal à 2, chaque branche de rang n comprenant un générateur de potentiel de rang n apte à produire un potentiel de rang n lorsqu'il reçoit le signal logique d'entrée retardé d'un retard de rang i, n étant un nombre entier variant entre 1 et N. Le potentiel de rang n est supérieur au potentiel de rang n-1 immédiatement inférieur et inférieur au potentiel de rang n+l immédiatement supérieur, le générateur de potentiel de la branche de rang N produisant le potentiel d'alimentation. Le retard de rang n est supérieur au retard de rang n-1 immédiatement inférieur, et inférieur au retard de rang n+l immédiatement supérieur, le retard dans la branche de rang n = 1 étant nul. L'invention concerne également un étage de sortie de puissance, pour la commande d'une charge électrique, l'étage de sortie comprenant un circuit de charge pour fournir à la charge un courant de charge lorsqu'un signal logique commande une charge de la charge. Selon l'invention, l'étage de sortie de puissance comprend également un circuit de décharge tel que décrit ci-dessus. L'invention concerne enfin un écran de visualisation comprenant au moins une cellule de type capacitif pour créer un point lumineux sur l'écran, et un circuit d'adressage pour produire un signal logique de commande de la cellule. L'écran selon l'invention comprend également un étage de sortie tel que décrit ci-dessus, pour commander la cellule à partir du signal logique de commande. L'écran est par exemple du type écran plasma ou écran plat. L'invention sera mieux comprise et d'autres caractéristiques et avantages apparaîtront à la lecture de la description qui va suivre, d'un exemple de mise en oeuvre d'un circuit de décharge et d'un étage de sortie de puissance selon l'invention. La description est à lire en relation aux dessins annexés dans lesquels: É la figure 1, déjà décrite, illustre un étage de sortie connu, É la figure 2 illustre une réalisation d'un étage de 15 sortie selon l'invention, É la figure 3 montre une version améliorée d'un circuit de commande pour un étage de sortie selon la figure 2, et É la figure 4 montre l'évolution en fonction du temps 20 du potentiel en sortie du circuit de commande de la figure 3. L'étage de sortie de la figure 2 comprend un élévateur de tension 10, un circuit de sortie 20 et un circuit de commande 30; l'étage de sortie reçoit un signal logique d'entrée IN sur une entrée 2 et produit un potentiel OUT à une charge capacitive CLoad connectée à sa sortie 4. Le circuit 20 est destiné à charger la charge CLoad lorsque IN est inactif (ici égal à un "1" logique) et à décharger la charge CLoad lorsque IN est actif, ici égal à un "0" logique. L'étage de sortie reçoit un potentiel d'alimentation VDD basse tension, par exemple de l'ordre de 5 V, un potentiel d'alimentation VPP haute tension, par exemple de l'ordre de 70 à 120 V, et un potentiel de référence GND, correspondant à une masse du circuit. Le signal logique d'entrée IN est un signal logique basse tension, prenant deux valeurs logiques "0" ou "1", correspondant respectivement au potentiel GND et au potentiel VDD. Le circuit élévateur de potentiel 10 et le circuit de sortie de sortie 20 sont identiques à ceux de la figure 1. Le circuit 10 a pour fonction d'élever le potentiel du signal logique d'entrée IN, et de produire un signal logique haute tension INP qui suit les variations du signal IN: É INP = VPP lorsque IN = GND ("0" logique) É INP = GND lorsque IN = VDD ("1" logique) Le circuit 20 de sortie comprend un transistor de charge T21, de type P et un transistor de décharge T22 de type N. Le transistor de charge T21 est commandé par le signal INP de commande haute tension; il permet de fournir un courant de charge sur la sortie 4, pour amener le potentiel de sortie OUT sensiblement au niveau du potentiel VPP en chargeant le condensateur CLoad. Le transistor de décharge T22 est commandé par un signal de commande basse tension INN; T22 permet d'absorber un courant de décharge fourni par la charge CLoad sur la sortie 4, pour amener le potentiel de sortie OUT sensiblement au niveau du potentiel de référence GND. Le courant de décharge est proportionnel au potentiel du signal INN sur la grille de T22. Le circuit de commande 30 reçoit le signal logique d'entrée IN et produit en fonction de ce signal IN le signal de commande basse tension INN, approprié pour que une pente du potentiel de sortie OUT diminue progressivement lorsque le signal IN commande une 2878065 9 décharge de la sortie (c'est-à-dire IN actif à 0). Pour cela, le circuit 30 produit un signal INN qui varie progressivement entre 0 et VDD lorsque IN passe de 1 (VDD) à 0 (GND). Le circuit de commande 30 comprend dans l'exemple de la figure 2 deux branches connectées en parallèle entre l'entrée El du circuit 30 sur laquelle est appliqué le signal IN, et la sortie S1 du circuit 30 sur laquelle est produit le signal INN. La première branche comprend deux transistors T32, T33 de type P et un transistor T34 de type N. Le potentiel VDD est appliqué sur la source de T32 dont le drain est connecté à la source de T33. T33 est monté en diode; il a une grille connectée à son drain, à la sortie S1 du circuiT 30 et au drain de T34 dont la source est connectée à la masse du circuit (potentiel GND). T33 forme un circuit de chute de potentiel: il reproduit sur sa sortie (= le drain de T33) le potentiel qu'il reçoit sur son entrée (= la source de T33) diminué d'une valeur VC. L'ensemble comprenant les transistors T32, T33, T34 forme un générateur de potentiel commandé par le signal IN, qui produit: É GND si IN = VDD É VDD - VC si IN = 0 La deuxième branche comprend, associés en série: É un circuit de retard Delayl, qui reproduit sur sa sortie le signal IN qu'il reçoit sur son entrée mais décalé d'un temps Al. É un transistor T31 de type P, ayant un drain connecté à la sortie S1, une grille connectée à la sortie du circuit Delayl et une source sur laquelle est appliqué le potentiel VDD. T31 forme un générateur d'un potentiel égal à VDD, commandé par le signal logique produit par le circuit Delayl. Le fonctionnement du circuit 30 est le suivant. IO Lorsque le signal IN appliqué sur l'entrée El passe de GND ( o', logique) à VDD ("1" logique), le transistor T34 devient rapidement passant et amène le signal INN au potentiel GND. Si le transistor T31 est passant, le courant qui circule dans son canal s'écoule vers la masse par l'intermédiaire du transistor T34. Au bout du temps Al introduit par le circuit Delayl, le signal sur la grille de T31 passe à VDD et le transistor T31 se bloque. Inversement, lorsque le signal IN passe de VDD à GND, le transistor T34 se bloque et le transistor T32 devient passant rapidement (temps de basculement des transistors de l'ordre de 10 à 55 ns). T33 devient également passant, un courant circule dans les transistors T32, T33 et le potentiel INN sur le drain de T33 est tiré vers VDD - VC, où VDD est le potentiel sur la source de T32 et VC est une chute de potentiel introduite par le transistor T33 monté en diode. VC est par exemple de l'ordre de 2 V pour VDD de l'ordre de 5 V. Puis, au bout du temps Al introduit par le circuit Delayl, le signal sur la grille du transistor T31 passe également à GND et le transistor T31 devient passant. Le courant circulant dans T32 tire alors le potentiel du point S1 à VDD. En résumé : É lorsque le signal IN passe de GND à VDD, le signal INN passe rapidement de VDD à GND par l'action du transistor T34, et É lorsque le signal IN passe de VDD à GND, le signal INN passe rapidement de GND à VDD - VC, puis à VDD au bout du temps Al. Ainsi, lorsque IN passe de VDD à GND, le signal INN passe de GND à VDD progressivement en deux étapes, et passe pendant le temps Al par un palier de potentiel intermédiaire égal à VDD - VC. 2878065 fi Le fonctionnement global de l'étage de sortie est le suivant. Lorsque le signal IN passe de GND à VDD: É le signal INN passe de VDD à GND et bloque le transistor T22, É le signal INP passe de VPP à GND et rend passant le transistor T21, qui fournit un courant de charge au condensateur CLoad le potentiel OUT grimpe progressivement à la valeur VPP. Lorsque le signal IN passe de VDD à GND: É le signal INP passe de GND à VPP et bloque le transistor T21, É le signal INN passe de GND à VDD - VC, puis à VDD au bout du temps Al. Le signal INN non nul rend passant le transistor T22 qui absorbe un courant de décharge du condensateur CLoad, proportionnel au potentiel du signal INN. La décharge du condensateur entraîne une diminution du potentiel OUT selon une pente proportionnelle au courant de décharge et donc proportionnelle au potentiel du signal INN. Ainsi: É au début, pendant le temps Al, le signal INN est au potentiel VDD - VC: le potentiel au point OUT va donc décroître selon une première pente Pi proportionnelle à VDD - VC, É au bout du temps Al, le signal INN passe au potentiel VDD: le potentiel OUT va décroître selon une deuxième pente P2 proportionnelle à VDD et donc supérieure à la première pente Pl. Ainsi, avec le circuit 30 de commande selon l'invention, la pente du potentiel OUT varie progressivement (et non pas brutalement comme dans les circuits de l'art antérieur), en deux étapes, selon deux pentes: une première pente P1 faible puis une deuxième pente P2 plus 1ô forte. On limite ainsi l'amplitude des changements de courbure du potentiel du signal OUT. Dit autrement, le circuit 30 de commande selon l'invention permet de lisser la courbe de décharge du condensateur, ce qui va limiter les perturbations électromagnétiques au niveau de la charge en aval (condensateur, écran plasma, etc.). La figure 3 présente une version améliorée du circuit de commande de la figure 2, qui permet de lisser encore plus les variations de la courbe de décharge du condensateur CLoad, et donc de limiter encore plus les perturbations électromagnétiques au niveau de la charge CLoad. Sur la figure 3 sont également représentés le condensateur CLoad et le transistor de charge T22 du circuit de sortie (incomplet). Le circuit 40 de commande de la figure 3 comprend N+l branches connectées en parallèle entre l'entrée El du circuit 40 sur laquelle est appliqué le signal IN, et la sortie S1 du circuit 40 sur laquelle est produit le signal INN. N est un nombre entier supérieur ou égal à 2. La première branche de rang n = 0 comprend un premier générateur de potentiel GP1 commandé par le signal IN: il produit un potentiel VDD1 compris entre GND et VDD lorsqu'il reçoit un signal IN actif à GND et il produit un potentiel égal à GND lorsqu'il reçoit le signal IN inactif à VDD. Le générateur de potentiel GP1 comprend un transistor T42 de type P, un circuit de chute de potentiel VD43 et un transistor T44 de type N. Le potentiel VDD est appliqué sur la source de T42 dont le drain est connecté à une entrée du circuit VD43 et dont une sortie au drain de T44 dont la source est connectée à la masse du circuit (potentiel GND). La grille commune des transistors T42, T44 forme une entrée de commande du générateur GP1 et elle est connectée à l'entrée El du circuit 40; le point commun du circuit de chute de potentiel VD43 et du transistor T44 forme une sortie du générateur GP1 et il est connecté à la sortie S1 du circuit 40. Le circuit de chute de potentiel VD43 est dimensionné de sorte à entraîner une chute de potentiel VC1 telle que, lorsque le transistor T42 est passant, le potentiel VDD1 en sortie du circuit VD43 est égal à VDD1 = VDD - Vol. Le circuit VD43 est par exemple un transistor monté en diode (cf le transistor T33 dans l'exemple de la figure 2), une diode, une résistance électrique, etc., en d'autre termes, tout circuit électrique susceptible d'entraîner une chute de potentiel, en consommant de préférence le moins d'énergie possible. La deuxième branche de rang n = 1 comprend, associés en série: É un premier circuit de retard Delayl, qui reproduit sur sa sortie le signal qu'il reçoit sur son entrée mais décalé d'un temps Al. É un deuxième générateur de potentiel GP2 commandé par le signal produit par le circuit Delayl: le générateur GP2 produit un potentiel VDD2 compris entre VDD1 et VDD lorsqu'il reçoit un signal actif à GND (= le signal IN décalé dans le temps de Al). Un circuit de retard connu est réalisé par exemple par un nombre pair d'inverseurs associés en série. Le deuxième générateur de potentiel GP2 est similaire au premier générateur GP1; le générateur GP2 comprend un transistor T45 de type P, un circuit de chute de potentiel VD46 et un transistor T47 de type N. Le potentiel VDD est appliqué sur la source de T45 dont le drain est connecté à une entrée du circuit VD46 et dont une sortie au drain de T47 dont la source est connectée à la masse du circuit (potentiel GND). La grille commune des transistors T45, T47 forme une entrée de commande du générateur de potentiel et elle est connectée à la sortie 2878065 14 du circuit Delayl; le point commun du circuit de chute de potentiel VD46 et du transistor T47 forme une sortie du générateur de potentiel GP1 et il est connecté à la sortie S1 du circuit 40. Le circuit VD46 introduit une chute de potentiel VC2 entre le drain de T45 et la source de T47 telle que VDD2 = VDI) - VC2. Les branches de rang n = 2 à n = N-1 sont réalisée de manière similaire à la branche de rang n = 1. Elles se distinguent l'une de l'autre simplement par le retard introduit par leur circuit de retard et par le potentiel qu'elles produisent en sortie. Ainsi, la branche de rang n (n variant entre 2 et N-1) comprend, associés en série: É un circuit de retard Delay n, qui reproduit sur sa sortie le signal IN qu'il reçoit sur son entrée mais décalé d'un temps An compris entre An-1 (retard dans la branche de rang n-1) et An+1 (retard dans la branche n+1). É un générateur de potentiel GPn+l commandé par le signal produit par le circuit Delay_n lorsqu'il reçoit un signal actif à GND, le générateur GPn produit un potentiel VDDn compris entre VDD n (potentiel produit par la branche de rang n-1) et VDD_n+2 (potentiel produit par la branche de rang n+l). Enfin, la dernière branche de rang n = N comprend, associés en série: É un circuit de retard Delay N, qui reproduit sur sa sortie le signal qu'il reçoit sur son entrée mais décalé d'un temps AN supérieur à AN-1. É un transistor T51 de type P, ayant un drain connecté à la sortie S1, une grille connectée à la sortie du circuit Delay_N et une source sur laquelle est appliqué le potentiel VDD. T31 forme un générateur GPN d'un potentiel égal à VDD, générateur commandé par le signal logique produit par le circuit Delay N. Le fonctionnement du circuit 40 est le suivant. Lorsque le signal IN appliqué sur l'entrée El passe de GND ("0" logique) à VDD ("1" logique), le transistor T42 se bloque et le transistor T44 devient rapidement passant: ce dernier amène le signal INN au potentiel GND. Au bout du temps Al introduit par le circuit Delayl, le transistor T45 se bloque et T47 devient passant, au bout du temps AN-1, T48 se bloque et T50 devient passant, au bout du temps AN, T51 se bloque. Inversement, lorsque le signal IN passe de VDD à GND, le transistor T44 se bloque et le transistor T42 devient passant rapidement (temps de basculement des transistors de l'ordre de 2 ns). Le potentiel INN au point S1 est tiré vers VDD1 = VDD - VC1 où VC1 est la chute de potentiel introduite par le circuit VD43. Puis, au bout du temps Al introduit par le circuit Delayl, le signal sur la grille du transistor T45 passe également à GND: T45 devient passant et T47 se bloque. Le courant circulant dans le transistor T45 et dans le circuit VD46 tire le potentiel du point S1 à VDD2 = VDD - VC2, VC2 (inférieur à VC1) étant la chute de potentiel dans le circuit VD46. Au bout du temps AN-1 introduit par le circuit Delay N-1, le signal sur la grille du transistor T48 passe également à GND: T48 devient passant et T50 se bloque. Le courant circulant dans le transistor T48 et dans le circuit VD49 tire le potentiel du point S1 à VDD N = VDD - VCN, VCN (inférieur à VCN-1) étant compris entre 0 et VCN-1. Enfin, au bout du temps AN introduit par le circuit Delay_N, le signal sur la grille du transistor T51 passe également à GND: le transistor T51 devient passant et le courant qui le traverse tire le potentiel du signal INN à VDD. En résumé, lorsque le signal IN passe de VDD à GND, le signal INN passe rapidement de GND à VDD1 = VDD - VC11 puis à VDD2 = VDD - VC2 au bout du temps Al, puis à VDD3 = VDD - VC3 au bout du temps A2, ..., puis à VDD N = VDD - VCN au bout du temps AN-1, et enfin à VDD au bout du temps AN. Ainsi, lorsque IN passe de VDD à GND, le signal INN passe de GND à VDD en N+l étapes, et en passant successivement et par des paliers intermédiaires VDD1, VDD2, ..., VDD N, de niveaux croissants progressivement au fil du temps. Les variations progressives de du signal INN vont entraîner une augmentation progressive (N+l pentes successives d'importances croissantes) du courant de décharge circulant dans le transistor T22 et en conséquence des variations également progressives des pentes du potentiel OUT. Le potentiel OUT est ainsi lissé encore plus efficacement que dans le cas du circuit de la figure 2, ce qui limite encore les perturbations électromagnétiques. A titre d'exemple illustratif, on a représenté sur la figure 4, lorsque IN passe de VDD à GND: É les variations en fonction du temps des signaux INN 25 et OUT (courbes A, B en pointillés) dans le circuit connu de la figure 1 É les variations en fonction du temps des signaux INN, OUT (courbes C, D en trait plein) dans le cas d'un circuit selon l'invention, plus précisément conforme au circuit de la figure 3, avec N = 3. Sur la courbe A, le signal INN a la forme d'un créneau de potentiel: INN passe très rapidement directement de GND à VDD. Sur la courbe B, le signal OUT décroît linéairement depuis VPP jusqu'à 0 entre t = 0 et t = AN. Sur la courbe C, le signal INN a la forme d'un escalier: il augmente progressivement de 0 à VDD en passant par des 5 paliers VDD1, VDD2, VDD3. Sur la courbe D, le signal OUT suit les variations du signal INN de la courbe C: le signal OUT décroît, sous la forme de quatre portions de droite ayant des pentes proportionnelles respectivement à VDD1, VDD2, VDD3 et VDD. On voit clairement que cette courbe présente des changements de pentes faibles aux instants t = 0, Al, A2, A3. De tels changements de pente entraîne des rayonnements électromagnétiques faibles. Dans l'exemple de la figure 4, on a choisi N = 4. L'expérience montre que la courbe idéale pour le potentiel OUT, c'est-àdire celle entraînant le moins de rayonnements électromagnétiques, est une sinusoïde, dont on peut se rapprocher en utilisant une grande valeur de N. En pratique, le choix de N sera un compromis entre des rayonnements électromagnétiques faibles (donc N grand) et la taille globale du circuit de commande, dont le nombre de branches augmente naturellement en fonction de N. Egalement, dans l'exemple de la figure 4, on a choisi des paliers de potentiels VDD1, VDD2, VDD3 régulièrement répartis entre GND et VDD, et des intervalles de temps Al, A2, A3 régulièrement répartis entre t = 0 et T = A4. Bien sûr, toutes les répartitions de paliers de potentiel et d'intervalles de temps sont envisageables et il n'est pas nécessaire qu'elles soient régulières. Le choix sera fait de préférence pour minimiser les rayonnements électromagnétiques, et tiendra compte notamment de la valeur de VDD, de la valeur de A4 et des composants électroniques disponibles pour réaliser les circuits de chute de potentiel et les circuit de retard. 13 REVENDICATIONS 1 Circuit de décharge comprenant un circuit de sortie (20, T22) dont une sortie (4) est connectée à une charge électrique (CLoad) pour absorber un courant de décharge fourni par la charge (CLoad) lorsqu'un signal logique (IN) commande une décharge de la charge (CLoad), caractérisé en ce qu'il comprend également un circuit de commande (30, 40) pour fournir au circuit de sortie un signal de commande (INN) approprié pour qu'une pente d'un potentiel (OUT) de sortie (4) du circuit de sortie (20, T22) diminue progressivement lorsque le signal logique (IN) commande une décharge de la charge (CLoad). 2 Circuit selon la revendication 1, dans lequel le circuit de commande (30, 40) comprend des moyens pour augmenter progressivement un potentiel du signal de commande (INN) lorsque le signal logique (IN) est actif (0). 3 Circuit selon la revendication 2, dans lequel le circuit de commande comprend, connectées en parallèle entre une borne d'entrée (El) sur laquelle est appliqué le signal logique d'entrée (IN) et une borne de sortie (S1) sur laquelle est produit le signal de commande (INN) É une première branche comprenant un premier générateur de potentiel ((T32, T33, T34) ; GP1) produisant un premier potentiel ((VI)D - VC) ; VDD1) inférieur à un potentiel d'alimentation (VDD) du circuit lorsqu'il reçoit le signal logique (IN) actif, É une deuxième branche comprenant un deuxième générateur de potentiel (T31; GP2) produisant un 2878065 *3 potentiel (VDD; VDD2) compris entre le premier potentiel ((VDD - VC) ; VDD1) et le potentiel d'alimentation (VDD) lorsqu'il reçoit le signal logique retardé d'un premier retard (Al). 4 Circuit selon la revendication 3, dans lequel le premier générateur de potentiel ((T32, T33, T34) ; GP1) comprend: É un circuit de chute de potentiel (T33; VD43), pour produire le premier potentiel ((VDD - VC) ; VDD1) lorsqu'il reçoit le potentiel d'alimentation (VDD), É des moyens interrupteurs ((T32, T34) ; (T42, T44)) pour appliquer le potentiel d'alimentation (VDD) sur l'entrée du circuit de chute de potentiel (T33; VD43) lorsque le signal logique (IN) est actif, ou pour relier la sortie du circuit de chute de potentiel (T33; VD43) à la masse lorsque le signal logique (IN) est inactif. 5 Circuit selon la revendication 4, dans lequel le circuit de chute de potentiel (T33; VD43) est une diode, un transistor (T33) ou une résistance. 6 Circuit selon l'une des revendications 4 ou 5, dans lequel les moyens interrupteurs sont un ou plusieurs transistors ((T32, T34) ; (T42, T44)) commandés par le signal logique (IN). 7 Circuit selon l'une des revendications 3 à 6, dans lequel le deuxième générateur de potentiel comprend un transistor (T31) comprenant un drain sur lequel est appliqué le potentiel d'alimentation (VDD), une source connectée à la sortie du circuit de commande (30) et une grille de commande connectée à l'entrée du circuit de commande. 8 Circuit selon la revendication 2, dans lequel le circuit de commande comprend N branches connectées en parallèle, N étant un nombre entier supérieur ou égal à 2, chaque branche de rang n comprenant un générateur de potentiel de rang n apte à produire un potentiel (VDDn) de rang n lorsqu'il reçoit le signal logique d'entrée (IN) retardé d'un retard de rang i (Delay_n), n étant un nombre entier variant entre 1 et N, le potentiel de rang n étant: É supérieur au potentiel de rang n-1 immédiatement inférieur et É inférieur au potentiel de rang n+1 immédiatement supérieur, É le générateur de potentiel de la branche de rang N produisant le potentiel d'alimentation (VDD), le retard de rang n étant: É supérieur au retard de rang n-1 immédiatement inférieur, et É inférieur au retard de rang n+1 immédiatement supérieur, É le retard dans la branche de rang n = 1 étant nul. 9 Etage de sortie de puissance, pour la commande d'une charge (CLoad), l'étage de sortie comprenant un circuit de charge (10, T21) pour fournir à la charge (CLoad) un courant de charge lorsqu'un signal logique commande une charge de la charge (CLoad), caractérisé en ce qu'il comprend également un circuit de 30 décharge selon l'une des revendications précédentes. Ecran de visualisation comprenant au moins une cellule de type capacitif pour créer un point lumineux sur l'écran, et un circuit d'adressage pour produire un signal logique de commande de la cellule, caractérisé en ce qu'il comprend également un étage de sortie selon la revendication 9, pour commander la cellule à partir du signal logique de commande. 11 Ecran selon la revendication précédente, de type 5 écran plasma ou écran plat.