Brevet FR2878074A1 — publié le 20060519

La présente invention concerne un procédé et un dispositif de planarisation d'une tranche à semi-conducteur au moyen d'un traitement de gravure avec attaque de matériau localement variable. La présente invention concerne une tranche à semi-conducteur à planéité et nanotopographie améliorées, ainsi qu'une tranche de silicium sur isolant è épaisseur de couche homogène, qui sont réalisables par le procédé. Une tranche à semi-conducteur, en particulier une tranche en silicium monocristallin pour l'utilisation dans l'industrie des semi-conducteurs, doit présenter une planéité élevée, en particulier pour tenir compte des exigences de fabrication des circuits intégrés. Selon une règle empirique généralement admise, la valeur SFQRmax d'une tranche à semi-conducteur ne doit pas être supérieure à la largeur de ligne des composants qui doivent être fabriqués sur la tranche à semi-conducteur. Pour pouvoir intégrer le nombre le plus grand possible de circuits intégrés, la planéité demandée doit être en outre garantie en s'étendant le plus possible du bord de la face avant, la face avant étant définie comme la face sur laquelle doivent être fabriqués les composants. Ceci signifie que la mesure de la planéité doit être réalisée avec un espace marginal très faible et que les valeurs de planéité spécifiées ne doivent pas être remplies uniquement pour ce que l'on appelle les sites pleins, mais aussi pour les sites partiels. (Les sites pleins sont tous les éléments de surface sur lesquels peuvent être fabriqués des composants complets, les sites partiels sont les éléments de surface sur le bord de la tranche sur lesquels aucun composant complet ne peut être positionné). Dans la définition de la planéité des tranches à semi-conducteurs, on distingue, selon la norme SEMI M1-94, la planéité globale et la planéité locale. La planéité globale concerne la surface de tranche totale moins un espace marginal à définir. Elle est décrite par la GBIR ( global backsurface-referenced ideal plane/range) = plage d'écart, positif et négatif, par rapport à un plan idéal rapporté à la face arrière pour toute la face avant de la tranche à semi-conducteur), qui correspond à l'ancienne donnée courante TTV (Total Thickness Variation, pour: variation d'épaisseur totale). La planéité locale concerne une surface limitée sur la tranche à semi-conducteur qui correspond généralement à la surface du composant à monter. Elle est souvent appelée SFQR ( site front surface referenced least squares/range = plage d'écart, positif et négatif, par rapport à une face avant définie par l'intermédiaire de la minimisation du carré d'erreurs pour une surface de dimension définie). La grandeur SFQRmax indique la valeur SFQR la plus élevée pour toutes les surfaces de composant sur une tranche à semi-conducteur déterminée. En ce qui concerne la SFQR, le type de surface auquel se rapporte la valeur indiquée doit toujours être mentionné, par exemple une surface de 26 x 8 mm2 selon l'ITRS-Roadmap. Un autre paramètre de planéité est ce que l'on appelle la nanotopographie. Celle-ci se définit comme étant la différence crête à creux dans un élément de surface spécifié, par exemple 2 x 2 mm2. La nanotopographie est mesurée à l'aide d'appareils de mesure, tels que ADE CR 83 SQM, ADE Phaseshift Nanomapper ou KLA Tencor SNT. La planéité dans la zone marginale de la tranche à semi-conducteur est influencée de manière décisive par ce que l'on appelle le Edge Roll off ou atténuation progressive sur les bords. A New Method for the Precice Measurement of Wafer Roll off of silicon Polished Wafer", Jpn.J. Appl. Phys., Vol. 38 (1999), 38-39 décrit la mesure de l'atténuation progressive des tranches (= Edge Roll off). L'atténuation progressive sur les bords peut apparaître non seulement sur la face avant, mais aussi sur la face arrière de la tranche à semi-conducteur. Elle peut influencer considérablement les valeurs SFQR des éléments de surface situés sur le bord de la tranche. Une atténuation progressive des bords est gênante en particulier sur les tranches à semi-conducteurs qui sont reliées (connectées) par exemple pour la fabrication des tranches en silicium sur isolant à une autre tranche à semi-conducteur, car l'atténuation progressive des surfaces de tranches à relier conjointement exerce une influence considérable sur la qualité de liaison sur le bord de tranche. Actuellement, les tranches à semi-conducteurs qui servent de substrat pour la fabrication des composants microélectroniques sont fabriquées généralement selon la séquence opérationnelle classique suivante: sciage, rodage et/ou ponçage, gravure chimique par voie humide, polissage par enlèvement (anglais "stock removal polishing") et brillantage (anglais: "mirror polishing"). Il s'est avéré que cette séquence opérationnelle n'est pas en mesure de garantir les planéités nécessaires aux largeurs de lignes constamment décroissantes. Dans le brevet EP 798 766 Al, une étape de décapage à phase gazeuse selon le procédé de décapage chimique au plasma (PACE: "plasma assisted chemical etching") est introduite dans la séquence opérationnelle classique entre le polissage par enlèvement et, le brillantage, suivie d'un traitement thermique, afin d'améliorer la planéité de la tranche à semi-conducteur. Le traitement des tranches de silicium ayant un diamètre de 200 mm révèle que la séquence opérationnelle décrite permet d'obtenir des résultats GBIR de 0,2 à 0,3 mm. Les données de planéité locales ne sont pas fournies. La taille de l'espace marginal de la mesure de planéité n'est pas non plus indiquée. Dans le brevet EP 961 314 Al, un procédé similaire est fourni dans lequel des valeurs GBIR après sciage, ponçage, décapage chimique au plasma et brillantage de 0,14 gm au mieux sont atteintes, de même que des valeurs SFQRmax de 0,07 mm au mieux sont atteintes. Le procédé de décapage chimique au plasma, tel que proposé dans le document EP 961 314 Al, provoque une aggravation de la rugosité d'une tranche polie, qui peut être réduite partiellement par une étape d'imperméabilisation supplémentaire directement avant le décapage chimique. Le décapage chimique doit être réalisé sous vide, ce qui augmente le coût du processus d'un point de vue de la technique d'installation. En outre, la tranche à semi-conducteur est contaminée par les produits de décomposition des gaz utilisés pour la gravure, rendant nécessaire une étape de nettoyage supplémentaire, comme décrite dans le document EP 1 100 117 A2. Ce processus ne concerne pas toute la surface, mais des points de la tranche à semi-conducteur. Ceci nécessite d'une part beaucoup de temps, et entraîne d'autre part des problèmes relatifs à la nanotopographie dans la zone de chevauchement du tramage, ainsi que des problèmes relatifs à la planéité (SFQRmax et atténuation progressive sur les bords Edge Roll off ) dans la zone externe de la tranche à semiconducteur jusqu'à une distance d'environ 5 mm du bord de la tranche. Une cause possible est l'effet d'aspiration renforcé sur le bord de la tranche à semi-conducteur et donc la réduction du milieu de gravure, étant donné qu'il est traité sous vide. La nanotopographie en particulier se détériore au niveau des positions de chevauchement compte tenu du chevauchement nécessaire lors du tramage. Plus le diamètre de la tuyère avec laquelle est amené le milieu de gravure est grand, plus la détérioration est nette. Pour des raisons économiques, le diamètre de la tuyère ne peut être choisi de taille à volonté réduite. Les procédés connus selon l'état de la technique ne sont donc pas en mesure de satisfaire les exigences géométriques pour des composants ayant des largeurs de lignes identiques ou inférieures à 65 nm, c'est-à-dire des valeurs SFQRmax de 65 nm au maximum. Les problèmes les plus graves apparaissent dans la zone marginale des tranches à semi-conducteurs, car l'espace marginal qui est actuellement de 3 mm (pour des largeurs de lignes de 90 nm) est réduit à 2 mm et/ou 1 mm pour les futures largeurs de lignes de 65 nm ou moins, et les sites partiels sont intégrés lors de l'évaluation de la planéité. Un problème supplémentaire surgit dans le cas des tranches de silicium sur isolant. Ces tranches de semi- conducteur présentent une couche de semi-conducteur qui se trouve à la surface d'une tranche porteuse (anglais base wafer ou handle wafer ). L'épaisseur de la 2878074 6 couche de semi-conducteur varie en fonction des composants à traiter. Généralement, on distingue entre ce que l'on appelle les couches minces (inférieures à 100 nm d'épaisseur) et les couches épaisses (de 100 nm à environ 80 m). La tranche porteuse peut être intégralement formée de matériau d'isolation électrique (par exemple du verre, quartz, saphir) ou être formée d'un matériau semi-conducteur, par exemple du silicium, et être séparée de la couche de semi-conducteur uniquement par une couche d'isolation électrique. La couche d'isolation électrique peut être composée par exemple d'oxyde de silicium. Les tranches de silicium sur isolant sont très importantes pour la fabrication des composants microélectroniques. La couche de semi-conducteur d'une tranche de silicium sur isolant doit présenter une épaisseur très homogène jusque dans la zone marginale la plus externe. En particulier, pour les couches de semi-conducteurs ayant une épaisseur de 100 nm ou moins, les propriétés des transistors varient considérablement, comme par,exemple la tension de blocage, en cas d'épaisseurs de couches non homogènes. La tolérance d'épaisseur absolue pour les tranches de silicium sur isolant ayant des couches de semi- conducteurs minces et épaisses dépend de l'épaisseur de couche. On utilise de préférence l'ellipsométrie, la réflectométrie ou l'interférométrie comme méthode de mesure de l'épaisseur de couche. Pour pouvoir intégrer le plus grand nombre possible de circuits intégrés, l'homogénéité nécessaire des épaisseurs de couches doit être garantie jusqu'au plus près possible du bord de la face avant. Ceci signifie encore un espace marginal très faible. Le brevet US 6 306 730 concerne un procédé courant de fabrication de tranches de silicium sur isolant, dans lequel des ions d'hydrogène sont implantés dans une tranche donatrice en silicium (anglais donor wafer ou top wafer ) à une profondeur déterminée, la tranche donatrice implantée est reliée à une tranche porteuse, et les tranches reliées sont ensuite séparées le long de la couche à hydrogène implanté. Les contrôles de la profondeur d'implantation permettent d'obtenir, après la séparation, une homogénéité d'épaisseur de couche (écart-type par rapport à l'épaisseur de couche moyenne) de 0,47 nm pour une épaisseur de couche de 130 nm. Directement après la séparation, la surface de la couche de silicium présente toutefois une rugosité élevée. Une étape de polissage chimiomécanique (CMP) doit donc être réalisée après la séparation (et éventuellement après d'autres étapes d'amincissement de la couche de silicium), cette étape de polissage réduit, d'une part, la rugosité, mais, d'autre part, détériore considérablement l'homogénéité de l'épaisseur de couche, en particulier sur le bord de la tranche. Le brevet US 6 306 730 B2 n'indique aucune homogénéité d'épaisseur de couche pour le produit final poli ni aucun espace marginal pour le produit intermédiaire après la séparation. On connaît également des procédés de traitement postérieur d'une tranche de silicium sur isolant qui visent à améliorer l'homogénéité de l'épaisseur de couche. Il s'agit généralement de procédés de gravure locaux avec tramage de la tranche de silicium sur isolant, moyennant quoi un enlèvement par attaque très élevé est prévu à des 2878074 8 endroits d'épaisseur de couche élevée: selon les documents US 2004/0063329 Al, dans un procédé de gravure à sec, la surface de la tranche de silicium sur isolant est tramée avec une tuyère d'alimentation en un milieu de gravure gazeux. Les documents EP 488 642 A2 et EP 511 777 Al décrivent des procédés, dans lesquels la couche de semi-conducteur de la tranche de silicium sur isolant est exposée entièrement à un milieu de gravure. Cependant, ce milieu de gravure doit être activé localement par tramage de la surface à l'aide d'un faisceau laser ou d'un faisceau lumineux focalisé avec un système optique d'une source lumineuse (gravure photochimique). Tous les procédés dans lesquels la surface de la couche de semiconducteur doit être tramée, pour obtenir un enlèvement par attaque localement variable, nécessitent beaucoup de temps et sont donc coûteux. En outre, le tramage nécessite un mouvement intensif de la source lumineuse et/ou de la tuyère, d'une part, ou de la tranche de silicium sur isolant, d'autre part. De plus, l'épaisseur de couche présente des signes supplémentaires de nonhomogénéité en particulier dans la zone marginale de la tranche, c'est-àdire dans une zone éloignée jusqu'à 5 mm du bord de la tranche, ainsi que dans les zones dans lesquelles a lieu le chevauchement lors du tramage. Pour une épaisseur de couche de 520 nm, une homogénéité de l'épaisseur de couche de 10 nm sans indication d'un espace marginal est atteinte selon le document EP 488 642 A2. Selon le document EP 511 777 Al, avec une épaisseur de couche de 108 nm, une homogénéité d'épaisseur de couche de 8 nm est atteinte, sans indication d'un espace marginal. Malgré le coût du procédé, les homogénéités d'épaisseur de couche nécessaires, en particulier dans la zone marginale de la tranche de silicium sur isolant, ne sont pas atteintes. L'objet de la présente invention consiste donc à fournir une tranche à semi-conducteur présentant une planéité améliorée (en particulier dans la zone marginale) et la nanotopographie qui est adaptée à la fabrication de composants ayant des largeurs de lignes de 65 nm ou moins. Le terme de "tranche à semi-conducteur" comprend également une tranche de silicium sur isolant. Un autre objet consiste également à fournir une tranche de silicium sur isolant présentant une homogénéité d'épaisseur de couche améliorée, en particulier dans la zone marginale. L'objet est atteint par un procédé de planarisation d'une tranche à semiconducteur, comprenant les étapes suivantes. a) Mesure locale d'un paramètre caractérisant la tranche à semiconducteur, afin de déterminer la valeur locale de ce paramètre sur une surface totale de la tranche à semi-conducteur, b) Traitement de gravure de cette surface totale de tranche à semi-conducteur sous l'action d'un milieu de gravure et de l'exposition simultanée de cette surface totale, le taux d'enlèvement du traitement de gravure dépendant de l'intensité lumineuse à la surface de la tranche à semi-conducteur, et l'intensité lumineuse étant définie localement, de telle sorte que les différences de valeurs locales mesurées dans l'étape a) du paramètre sont réduites par les taux d'enlèvement locaux. L'objet de l'invention concerne un procédé de gravure d'une tranche à semi-conducteur. Dans ce procédé de gravure, la surface de la tranche à semi-conducteur (pour une tranche de silicium sur isolant la couche de semi-conducteur) n'est pas traitée, contrairement à l'état de la technique, ponctuellement ou de façon tramée, mais sur toute la surface en une étape. L'enlèvement par gravure localement variable nécessaire à la correction est atteint par un taux d'enlèvement localement variable et celui-ci est également atteint par une intensité lumineuse localement variable. La répartition locale de l'intensité lumineuse est définie par les valeurs locales du paramètre mesuré préalablement. Le paramètre qui doit être optimisé dans le procédé selon l'invention est mesuré dans l'étape a). Les valeurs de mesure en résultant sont utilisées pour la commande de l'intensité lumineuse locale. Si l'homogénéité d'épaisseur de la couche de semi-conducteur d'une tranche de silicium sur isolant doit par exemple être optimisée, l'épaisseur de couche locale est mesurée dans l'étape a), et l'intensité lumineuse locale est commandée dans l'étape b), de sorte que, à des endroits d'épaisseur de couche importante, un taux d'enlèvement élevé est atteint, et, à des endroits de faible épaisseur de couche, un taux d'enlèvement faible est atteint. Si la planéité globale (GBIR) d'une tranche à semi- conducteur doit être optimisée, l'écart de la face avant de tranche est défini dans l'étape a) par un plan idéal défini par la face arrière de tranche, et, dans l'étape b), l'intensité lumineuse est commandée de sorte qu'au niveau d'élévations locales, un taux d'enlèvement élevé est atteint, et qu'à des endroits de creux locaux, un taux d'enlèvement plus faible est obtenu. Si, en revanche, la planéité locale (SFQR) d'une tranche à semiconducteur doit être optimisée, l'écart de la face avant de tranche par rapport à un plan idéal rapporté à une fenêtre de mesure déterminée, par exemple aux dimensions 26 x 8 mm2 est défini dans l'étape a), et, dans l'étape b), l'intensité lumineuse locale est commandée de sorte que, à des élévations locales, un taux d'enlèvement élevé est atteint, et que, à des endroits de creux locaux, un taux d'enlèvement faible est atteint. Au moyen de la mesure dans l'étape a), l'enlèvement de gravure nécessaire est déterminé pour chaque point à la surface de la tranche à semiconducteur. A partir du taux d'enlèvement lié à l'intensité lumineuse qui permet d'obtenir le milieu de gravure utilisé pour le matériau semiconducteur concerné, non seulement la durée nécessaire du traitement de gravure, mais aussi l'intensité lumineuse nécessaire pour chaque point de la surface de la tranche à semi-conducteur peuvent être évaluées. La présente invention tire profit de la relation entre les taux d'enlèvement de certaines réactions de gravure et la concentration des porteurs de charge dans le matériau semi-conducteur, laquelle peut être également influencée par l'intensité de lumière incidente. Ceci est décrit concrètement ci-après avec l'exemple du silicium. L'invention est toutefois applicable à d'autres matériaux semi-conducteurs. La gravure du silicium comprend toujours une réaction à deux étapes dans la première étape, le silicium est oxydé, dans un milieu acide, en oxyde de 2878074 12 silicium (SiO2), dans un milieu alcalin en SiO32-. Dans la seconde étape a lieu, dans le milieu acide, l'enlèvement de l'oxyde de silicium par le fluorure d'hydrogène (HF), dans le milieu alcalin l'anion de SiO32- entre dans la solution. Si un milieu de gravure ayant une composition appropriée est sélectionné, la réaction de gravure peut être commandée de telle sorte que l'étape d'oxydation devienne l'étape définissant la vitesse. Dans le milieu acide, ceci peut être atteint par exemple dans la mesure où le fluorure d'hydrogène est utilisé en relation avec le moyen d'oxydation dans l'excès. La présente invention profite du fait que le potentiel chimique et la concentration des porteurs de charge en silicium ou d'autres matériaux semi-conducteurs peuvent être influencés par l'incidence de lumière. Ceci a pour effet que la vitesse de la réaction d'oxydation dépend de l'intensité lumineuse. L'intensité lumineuse influence ainsi le taux de gravure. La lumière à longueur d'onde inférieure à 1100 nm est absorbée par le silicium, des paires de porteurs de charge (électrons et trous) en résultant. Le coefficient d'absorption dépend fortement de la longueur d'onde de la lumière. La lumière à longueur d'onde proche de 1100 nm pénètre profondément dans le silicium, et, pour la lumière ayant des longueurs d'onde encore plus importantes, le silicium est transparent. La relation spectrale de l'absorption est importante pour la sélection d'une source lumineuse appropriée en vue de réaliser l'invention. Par exemple, des lampes à arc se caractérisent par un large spectre et des intensités élevées, et elles sont également parfaitement adaptées à l'exposition de l'ensemble des tranches à 2878074 13 semi-conducteurs. La gamme de longueurs d'onde adaptée peut être ajustée en utilisant des filtres appropriés (passe-haut, passe-bas). En principe, toutefois, on peut utiliser toutes les sources lumineuses qui produisent la concentration de porteurs de charge souhaitée à la surface de la tranche à semi-conducteur et le profil de profondeur souhaité de la concentration des porteurs de charge. Par exemple, les lampes à vapeur de mercure ou à vapeur de sodium, les lasers ou diodes électroluminescentes conviennent. Le milieu de gravure peut être gazeux ou liquide ou contenir un mélange de composants gazeux et liquides. Il doit toutefois être choisi en association avec la gamme de longueurs d'onde utilisée et en fonction du matériau semi-conducteur, de façon à ce qu'il existe une relation suffisamment forte entre le taux d'enlèvement de la réaction de gravure et l'intensité lumineuse. Etant donné que le traitement se déroule sur toute la surface en une étape sans tramage, il économise beaucoup de temps et se révèle donc économique. Étant donné que la gradation et la résolution locale de l'intensité lumineuse locale peuvent être sélectionnées de manière très précise, les effets de chevauchement apparaissant lors du tramage selon l'état de la technique peuvent être évités. L'avantage du procédé est qu'il fonctionne avec une correction locale jusqu'au bord de la tranche à semi- conducteur, si bien que la qualité nécessaire est atteinte jusqu'au bord de la tranche. En particulier, il est possible d'obtenir la planéité requise ou l'épaisseur de couche pour un espace marginal de 2 mm ou moins et en intégrant les sites partiels. Étant donné que le procédé selon l'invention ne nécessite pas de vide, des changements de concentration du milieu de gravure peuvent être évités sur le bord de la tranche à semi- conducteur, lesquels sont provoqués selon l'état de la technique par l'aspiration. Si des tourbillonnements apparaissent dans certaines positions de la tranche à semi-conducteur, par exemple à proximité des bords, ceux-ci peuvent être compensés lors de l'évaluation de l'intensité lumineuse locale. Le procédé est adapté non seulement au retrait des manques d'homogénéité de la couche de semi-conducteur d'une tranche de silicium sur isolant, mais aussi au retrait des manques d'homogénéité d'une tranche à semiconducteur, y compris le Edge Roll off , ou atténuation progressive sur les bords. Les tranches à semi-conducteur traitées à l'aide du procédé selon l'invention sont parfaitement adaptées à la liaison (connexion) avec une autre tranche à semi-conducteur, car la qualité de liaison est particulièrement influencée sur le bord par les valeurs SFQR et par l'atténuation progressive sur les bords. Les avantages économiques importants résident dans la capacité d'utilisation très élevée de la surface de tranche pour la fabrication des composants. Ceci se répercute particulièrement fortement sur les tranches de silicium sur isolant en raison des coûts de fabrication nettement plus élevés. Le procédé selon l'invention est réalisé pour une tranche de silicium sur isolant généralement uniquement sur la face avant (= la face qui supporte la couche de semi-conducteur), et pour une tranche à semi-conducteur sans structure de couche de préférence sur la face avant. Lorsque l'atténuation progressive sur les bords doit être également réduite sur la face arrière, le procédé doit être également appliqué à la face arrière. Le procédé peut dans ce cas être appliqué séquentiellement sur la face avant et sur la face arrière ou sur les deux faces simultanément. De préférence, aucun polissage n'est réalisé à la suite du procédé selon l'invention, pour ne pas dégrader à nouveau la planéité. Le procédé est mis en uvre pour une tranche de silicium sur isolant fabriquée par la transmission d'une couche de semi-conducteur d'une tranche don à une tranche porteuse après la liaison des tranches et la séparation de la couche du reste de la tranche donatrice. Le procédé selon l'invention peut être combiné, dans le cas d'une tranche de silicium sur isolant, avec un ou plusieurs processus thermiques de lissage de surface ou de renforcement de l'adhérence et/ou avec un ou plusieurs traitements d'oxydation pour l'amincissement de la couche de semi-conducteur. Aux fins de mise en uvre du procédé selon l'invention, un dispositif en particulier est adapté (comme représenté schématiquement sur la Figure 1) à la planarisation d'une tranche à semi-conducteur 7, comprenant. - un dispositif de mesure 11 pour la mesure locale d'un paramètre caractérisant la tranche à semi-conducteur 7, une chambre de gravure 6 pour la réception de la tranche à semi-conducteur 7, comprenant un dispositif de maintien pour la tranche à semi-conducteur et un système d'amenée et de retrait du milieu de gravure, 2878074 16 un dispositif d'exposition 1 commandable qui est placé de façon à pouvoir exposer une face de la tranche à semi-conducteur 7 se trouvant dans la chambre de gravure 6 à une intensité lumineuse locale, et - une unité de commande 10 pour la conversion des valeurs du paramètre déterminées par le dispositif de mesure 11 en instructions de commande du dispositif d'exposition 1 et fourniture des instructions au dispositif d'exposition 1. Le dispositif d'exposition 1 commandable comprend une source lumineuse 2 ayant une puissance et une longueur d'onde définies, une optique 4 qui permet l'exposition sur toute la surface de la tranche à semi-conducteur 7, ainsi qu'un dispositif 3 de réglage de l'intensité lumineuse locale. La chambre de gravure 6 comprend un dispositif de maintien (non représenté) qui reçoit la tranche à semi-conducteur, ajuste la position de la tranche à semi-conducteur et recouvre la partie qui n'est pas à graver de la tranche à semi-conducteur, par exemple la face arrière. Le procédé selon l'invention permet la fabrication de tranches à semiconducteur à surface exceptionnellement plane et des tranches de silicium sur isolant présentant une homogénéité d'épaisseur de couche exceptionnelle. C'est pourquoi la présente invention concerne également une tranche à semi-conducteur dont la face avant présente une GBIR de 0,09 pm au maximum, une valeur SFQRmax, dans une fenêtre de mesure aux dimensions 26 x 8 mm2 y compris les sites partiels, de 0,05 pm au maximum pour un espace marginal de 2 mm et une atténuation progressive sur les bords sur la face avant de 0,2 pm au 2878074 17 maximum, mesurée dans une zone située à une distance comprise entre 1 mm et 3 mm du bord de la tranche à semiconducteur. De préférence, la tranche à semi-conducteur selon l'invention se caractérise par une valeur SFQRmax, dans une fenêtre de mesure aux dimensions 26 x 8 mm2, y compris les sites partiels, de 0,03 pm au maximum pour un espace marginal de 2 mm. La présente invention concerne une tranche à semi- conducteur dont la face avant présente une nanotopographie (crête à creux) dans une fenêtre de mesure aux dimensions 2 x 2 mm2 de 16 nm au maximum avec un espace marginal de 2 mm. Les tranches à l'invention, formées monocristallin, sontsemi-conducteur planes selon en particulier de silicium adaptées à l'utilisation dans l'industrie des semi-conducteurs, en particulier pour la fabrication des composants électroniques ayant des largeurs de ligne de 65 nm ou moins. Elles sont également particulièrement adaptées en tant que tranchesdonatrices ou tranches porteuses pour la fabrication des tranches de silicium sur isolant liées, en particulier, car la planéité, y compris l'atténuation progressive sur les bords, est garantie même pour un espace marginal très faible, de seulement 2 mm. La présente invention concerne également une tranche de silicium sur isolant comprenant une couche de semi- conducteur et une tranche porteuse, dans laquelle la couche de semi- conducteur présente une épaisseur de moins de 100 nm, et l'écart-type relatif par rapport à l'épaisseur moyenne de la couche de semi-conducteur s'élève au maximum à 3 % pour un espace marginal de 2 mm. 2878074 18 L'écart-type relatif de l'épaisseur de la couche de semiconducteur est également désigné ci-après comme l'homogénéité d'épaisseur de couche. De préférence, la tranche de silicium sur isolant selon l'invention se caractérise pour une épaisseur de couche de 100 nm au maximum, par une homogénéité d'épaisseur de couche de 1 % au maximum pour un espace marginal de 2 mm. Il est particulièrement préféré d'appliquer le procédé selon l'invention tout d'abord à la tranche donatrice et à la tranche porteuse, avant que celles-ci soient reliées l'une à l'autre, de séparer ensuite la tranche porteuse avec la couche de semi-conducteur du reste de la tranche donatrice, puis de soumettre encore la tranche en silicium sur isolant ainsi fabriquée au procédé selon l'invention, afin d'homogénéiser l'épaisseur de la couche de semi-conducteur. Une tranche de silicium sur isolant ainsi fabriquée se caractérise, en sus des propriétés susmentionnées, par une GBIR de 0,1 m au maximum et une valeur SFQRmaX, dans une fenêtre de mesure aux dimensions 26 x 8 mm2 y compris les sites partiels, de 53 nm au maximum pour un espace marginal de 2 mm et une atténuation progressive sur les bords sur la face avant de 0,25 m au maximum, mesurée dans une zone située à une distance comprise entre 1 et 3 mm du bord de la tranche à semi-conducteur. Étant donné que le procédé selon l'invention est également applicable aux tranches de silicium sur isolant avec une couche de semi-conducteur plus épaisse, l'invention concerne une tranche de silicium sur isolant comprenant une couche de semi-conducteur et une tranche porteuse, la couche de semi-conducteur présentant une épaisseur dans la gamme de 0,1 pm à 80 m, et l'écart-type relatif par rapport à l'épaisseur moyenne de la couche de semi-conducteur est de 4 % au maximum pour un espace marginal de 2 mm. De préférence, la tranche de silicium sur isolant selon l'invention à couche de semi-conducteur plus épaisse se caractérise même par une homogénéité d'épaisseur de couche de 2 % au maximum pour un espace marginal de 2 mm. Si la tranche en silicium sur isolant, comme décrit ci-dessus pour les tranches en silicium sur isolant avec couche de semi-conducteur plus mince, est fabriquée en utilisant le procédé selon l'invention sur la tranche donatrice et la tranche porteuse, puis sur la tranche en silicium sur isolant, ce qui est préféré, la tranche en silicium sur isolant avec une couche de semi-conducteur plus épaisse se caractérise par une GBIR de 0,11 pm au maximum, une valeur SFQRmaX, dans une fenêtre de mesure aux dimensions 26 x 8 mm2 y compris les sites partiels, de 55 nm au maximum pour un espace marginal de 2 mm et une atténuation progressive sur les bords sur la face avant de 0,3 pm au maximum, mesurée dans une zone située à une distance comprise entre 1 mm et 3 mm du bord de la tranche en silicium sur isolant. En outre, une tranche en silicium sur isolant selon l'invention avec une couche de semi-conducteur plus épaisse ou plus mince présente de préférence une nanotopographie (crête à creux), dans une fenêtre de mesure aux dimensions 2 x 2 mm2, de 16 nm au maximum, de préférence 8 nm au maximum, et de manière particulièrement préférentielle de 2 nm au maximum, pour un espace marginal de 2 mm. Des modes de réalisation préférés de l'invention sont illustrés ci-après au moyen des figures: La Figure 1 représente schématiquement la structure d'un dispositif selon l'invention de planarisation d'une 5 tranche à semiconducteur. La Figure 2 représente un profil d'épaisseur radial de la couche de silicium d'une tranche en silicium sur isolant fabriquée selon l'état de la technique. La Figure 3 représente le profil d'épaisseur radial de la couche de silicium de la tranche en silicium sur isolant, après avoir été soumis au procédé selon l'invention. Le procédé selon l'invention est applicable à toutes les tranches à semiconducteurs sans structure de couche, la tranche à semi-conducteur contenant de préférence une ou plusieurs substances qui sont choisies dans le groupe comprenant le silicium, le germanium, le carbure de silicium, les semi-conducteurs de liaison III/V et les semi-conducteurs de liaison II/VI. Si la planéité de la face avant d'une tranche à semi- conducteur de ce type doit être améliorée, l'écart de hauteur par rapport à un plan idéal, défini comme décrit ci-dessus, est approprié comme paramètre mesuré dans l'étape a) du procédé. Cet écart de hauteur peut être défini avec un appareil de mesure géométrique traditionnel. Le procédé selon l'invention est également applicable à toutes les tranches en silicium sur isolant, la couche de semi-conducteur de la tranche en silicium sur isolant contenant de préférence une ou plusieurs substances qui sont choisies dans le groupe comprenant le silicium, le germanium, le carbure de silicium, les semi-conducteurs de liaison III/V et les semi-conducteurs de 2878074 21 liaison II/VI. Si l'homogénéité d'épaisseur de couche de la couche de semi-conducteur doit être améliorée, cette épaisseur de couche est mesurée dans l'étape a) du procédé selon l'invention. L'épaisseur de couche de la couche de semi-conducteur peut être mesurée localement par exemple avec un ellipsomètre, un interféromètre ou un réflectomètre. En général, le nombre et la position des points de mesure dépendent de la résolution souhaitée. Le nombre maximal des points de mesure possibles dépend de la taille de la sonde de mesure. Par exemple, la taille de la sonde de mesure pour les appareils de mesure ADE 9500 (pour les tranches à semi-conducteurs d'un diamètre de 200 mm) et ADE AFS (pour les tranches à semi-conducteur de 300 mm de diamètre) est de 2 x 2 mm2. L'intensité lumineuse locale nécessaire est ensuite calculée à partir des valeurs de mesure. Un procédé approprié est décrit ci-après au moyen des données géométriques, c'est-à-dire en vue d'une optimisation des valeurs GBIR ou SFQR, mais il est également applicable de manière pertinente aux données de nanotopographie ou à l'épaisseur d'une couche de semiconducteur dans le cas d'une tranche en silicium sur isolant. L'appareil de mesure géométrique mesure, avec une sonde de mesure de dimension AxA (de manière caractéristique 4 x 4 mm2 ou 2 x 2 mm2), une topographie complète de l'épaisseur t de la tranche à semi-conducteur de diamètre D. L'épaisseur t est précisément l'écart de hauteur par rapport à un plan idéal défini par la face arrière de la tranche à semi- conducteur. Ces données peuvent être transmises comme données brutes par l'appareil de mesure géométrique sur un ordinateur. Si un système de coordonnées cartésien traverse le centre de la tranche à semi-conducteur, il existe alors à chaque point x, y une valeur d'épaisseur t (x, y). x et y varient dans la trame de la dimension de fenêtre de mesure, ce qui signifie que t(x,y) doit être comprise en tant que valeur moyenne de l'épaisseur par le carré, défini par x-A/2 à x+A/2 et y-A/2 à y+A/2. Le dispositif d'exposition possède une résolution de BxB pixels, par exemple 1024 x 1024. A l'aide d'une matrice interne à l'ordinateur de dimension BxB, la valeur correspondante provenant de la matrice d'épaisseur originale est associée à chaque élément de matrice M(a,b) . M(a, b) = t(I- D/2+a*D/BI, I-D/2+b*D/BI) (1) où Il symbolise la fonction de valeur. La fonction de valeur est applicable, car la résolution du dispositif d'exposition est de manière caractéristique supérieure à celle des données d'épaisseur originales. Dans le cas inverse, un calcul de la moyenne géométrique des données originales doit être réalisé. A l'issue de cette transformation, les données sont lissées. Le rayon R de moyenne existe en tant que paramètre de contrôle. La valeur moyenne formée de tous les pixels se situant dans un cercle de rayon R autour du point i, j est associée au pixel ayant les coordonnées i, j. Un point x, y se situe précisément dans le cercle autour de i, j, si la condition suivante est satisfaite: (i-x) * (i-x) + (j -y) * (j -y) Parallèlement à ce lissage géométrique, tous les autres procédés standard peuvent être réalisés pour le lissage, lesquels font partie du traitement électronique des données. La valeur maximale MaxM et la valeur minimale MinM de la matrice Msmooth permettent la production de la matrice à niveaux de gris pour l'exposition de la tranche à semi-conducteur. Fraction de noir du pixel i, j = (Msmooth(i, j) - MinM) * (MaxM-MinM) *100 % (4) Fraction transparente du pixel i, j = %- (Msmooth (i, ) -MinM) * (MaxM-MinM) *100 % (5) Des endroits particulièrement minces de la tranche à semi-conducteur sont représentés comme transparents par cet algorithme, si bien que ces endroits sont exposés à une intensité lumineuse élevée. En revanche, les endroits les plus épais sont représentés noirs et ne sont pas exposés ou seulement avec une faible intensité lumineuse. Le calcul est adapté au cas où l'enlèvement de matière diminue au fur et à mesure que l'intensité lumineuse augmente. Le cas inverse peut être calculé de manière analogue. La matrice des niveaux de gris calculés est projetée de façon focalisée par le dispositif d'exposition à l'aide d'une optique appropriée sur la surface de la tranche à semi-conducteur, et est donc utilisée dans l'étape b) de commande de l'intensité lumineuse locale. En tant que source lumineuse 2, on peut utiliser par exemple une lampe halogène qui émet la lumière dans une gamme de longueurs d'onde de 200 nm à 1100 nm, si bien qu'une intensité d'irradiation de 1 à 100 mW/cm2 est incidente sur la surface à exposer de la tranche à semi-conducteur. La gamme de longueurs d'onde peut être diminuée par un ou plusieurs filtres fixes et être adaptée au matériau semi-conducteur à traiter. L'optique 4 est conçue de telle sorte que la surface à traiter de la tranche à semi-conducteur 7 est entièrement exposée de façon la plus homogène possible, c'est-à-dire de préférence avec des écarts inférieurs à 10 %, lorsqu'aucun filtre 3 ne se trouve entre la source lumineuse et la tranche à semi-conducteur. En variante, des manques d'homogénéité d'exposition liés à la source lumineuse ou à l'optique peuvent être pris en compte dans l'algorithme pour le calcul des niveaux de gris, et être ainsi compensés. Dans un mode de réalisation de l'invention, les résultats de mesure d'une tranche à semi-conducteur sont utilisés pour la fabrication d'un filtre 3 précisément adapté à cette tranche à semi-conducteur (Figure 2), lequel est ensuite utilisé pour l'exposition de cette tranche à semi-conducteur. En fonction du taux d'enlèvement de la réaction de gravure, lorsque le milieu de gravure utilisé est associé au matériau semi-conducteur à graver, qui augmente ou diminue avec l'intensité lumineuse croissante, le filtre doit présenter, dans des zones dans lesquelles un enlèvement de gravure particulièrement élevé est nécessaire, une transparence particulièrement élevée ou particulièrement faible dans la gamme de longueur d'onde utilisée. Les niveaux de gris du filtre peuvent être calculés avec l'algorithme décrit ci-dessus. Le filtre lui-même peut être produit de différentes manières, par exemple par la fabrication d'un film filtrant dans le procédé d'impression ou par l'utilisation d'un filtre LCD avec de nombreux éléments LCD pouvant être commandés individuellement. En principe, toutefois, tous les types de filtres qui autorisent une transmission de 0 à 100 % et permettent une résolution locale adaptée sont appropriés. Le filtre 3 est appliqué pour l'exposition de la tranche à semi-conducteur 7 pour laquelle il a été fabriqué, de manière appropriée entre la source lumineuse 2 et la tranche à semi-conducteur 7 dans le dispositif d'exposition 1, de sorte que le filtre 3 est reproduit exactement sur la tranche à semi-conducteur 7. A la place d'un filtre ayant une transparence variable localement, un miroir fabriqué de manière correspondante avec une réflectivité variable localement peut être également utilisé. La fabrication d'un filtre ou d'un miroir, qui ne peut être utilisé respectivement que pour une tranche à semi-conducteur, est très onéreuse. C'est pourquoi le mode de réalisation suivant de l'invention est particulièrement préféré : une carte de niveaux de gris est calculée, à partir de la valeur locale mesurée dans l'étape a) du paramètre, à l'aide de l'unité de commande 10, de préférence un ordinateur. L'algorithme décrit ci-dessus peut être utilisé à cet effet. L'exposition de la tranche à semi-conducteur 7 dans l'étape b) a lieu par un dispositif de projection qui projette une image de cette carte de niveaux de gris à la surface de la tranche à 2878074 26 semi-conducteur 7. Le dispositif d'exposition 1 est dans ce cas un dispositif de projection qui peut projeter, sans utilisation d'un filtre fixe ou d'un miroir, l'image de la carte de niveaux de gris directement sur la tranche à semi-conducteur. Le dispositif de projection fonctionne de préférence selon le principe d'un projecteur de données ou vidéo (ce que l'on appelle Beamer ). La lumière de la lampe de projection 2 est soit conduite par une unité LCD transparente 3 pouvant être commandée, soit déviée via une micro-plaquette de miroir pouvant être commandée (matrice formée de plusieurs centaines de milliers de petits miroirs microscopiques sur une grande micro-plaquette de quelques cm2). Ce type de dispositif de projection, qui est actuellement disponible dans le commerce, permet par exemple une commande de la transparence dans une gamme de 0 à 100 % avec une résolution de 1024 x 768 points. Ceci fournit une épaisseur d'environ 6,5 points/mm2 sur la surface d'une tranche à semi-conducteur à traiter de 300 mm de diamètre. L'unité de commande 10 peut commander, outre le dispositif d'exposition 1, d'autres fonctions du dispositif, telles que par exemple le chargement et déchargement des tranches à semi-conducteur au moyen d'un robot ou les paramètres du traitement de gravure, comme par exemple la température, la durée du traitement de gravure et la circulation du milieu de gravure. Le traitement de gravure peut être effectué en utilisant un milieu de gravure liquide ou gazeux. Un mélange de substances liquides et gazeuses peut également être mis en uvre. Des mélanges de gravure aqueux peuvent être par exemple utilisés comme milieux de gravure liquides pour le silicium. Des solutions aqueuses contenant de l'acide fluorhydrique (HF) et un agent d'oxydation, par exemple l'acide azotique (HNO3), l'ozone (03) ou le peroxyde d'hydrogène (H202), peuvent être utilisées comme milieux de gravure acides. Afin de favoriser une humectation uniforme lors de l'utilisation d'un milieu de gravure acide, l'addition de substances qui réduisent la tension superficielle du milieu de gravure, telles que par exemple des agents tensioactifs ou de l'acide acétique, est préférée. En tant que milieux de gravure alcalins, on peut utiliser des solutions aqueuses contenant une ou plusieurs des substances suivantes: potasse caustique (KOH), hydroxyde de sodium (NaOH), hydroxyde de tétraméthylammonium (N(CH3)40H, TMAH), hydroxyde d'ammonium (NH4OH) ou fluorure d'ammonium (NH4F). De plus, les solutions de gravure alcalines peuvent contenir d'autres additifs tels que le peroxyde d'hydrogène (H202). Des milieux de gravure alcalins préférés sont des solutions aqueuses contenant du peroxyde d'hydrogène et au moins une des substances d'hydroxyde d'ammonium et d'hydroxyde de tétraméthylammonium. Par exemple, lors du traitement de gravure d'une tranche en silicium dopée en bore à orientation 100 avec une résistance spécifique dans la gamme de 1 à 50 S2.cm, sans exposition supplémentaire, avec des solutions aqueuses, les enlèvements de matière suivants sont atteints en 60 secondes: TMAH 2,5 %, température ambiante: enlèvement de 6 à 12 nm TMAH H202/H202 1:1:5, 85 C: enlèvement de 2 nm NH4OH/H202/H20 1:1:5, 85 C: enlèvement de 0,5 nm HF 1 %, 03 20 ppm, température ambiante: 1 - 2 nm Les milieux de gravure gazeux contiennent de préférence du fluorure d'hydrogène (HF) et un agent d'oxydation, par exemple un protoxyde d'azote ou de l'ozone (03). Le milieu de gravure gazeux peut être dilué avec des gaz inertes ou de la vapeur d'eau. Des milieux de gravure gazeux présentent l'avantage que la tranche à semi-conducteur n'a pas besoin d'être séchée après le traitement de gravure, et la réaction de gravure peut être achevée très rapidement. Par exemple, à température ambiante, un courant gazeux contenant de l'ozone peut être conduit à travers une solution d'acide fluorhydrique aqueuse d'une concentration de 60 et le courant gazeux enrichi en fluorure d'hydrogène peut être utilisé comme milieu de gravure. Le taux d'enlèvement peut être dans ce cas commandé par exemple par la concentration d'ozone et la vitesse d'écoulement dans la solution d'acide fluorhydrique. Si par exemple l'ozone provenant de l'oxygène est fabriqué par exposition, la réaction de gravure peut être achevée très rapidement par coupure de la lumière. Le milieu de gravure est de préférence sélectionné en fonction des exigences de la tranche à semi-conducteur finie: des milieux de gravure aqueux entraînent généralement une rugosité plus forte de la surface, qui peut être réduite par des additifs appropriés (par exemple acide phosphorique H3PO4) ou par une teneur en eau très faible. Les milieux de gravure actifs au niveau isotrope conduisent à une rugosité plus faible que les milieux actifs au niveau anisotrope. Les milieux de gravure gazeux provoquent tendanciellement une rugosité plus faible voire même un lissage de la surface, en particulier lorsqu'ils contiennent en plus du fluorure d'hydrogène (HF) du chlorure d'hydrogène (HC1). Mais un milieu de gravure ayant une rugosité plus élevée peut être également choisi, et à la suite du traitement de gravure, une étape de lissage de la surface à température élevée est effectuée. Pour tous les milieux de gravure, la température et la concentration sont de préférence sélectionnées en fonction du matériau semi-conducteur et de l'enlèvement de matière nécessaire, de façon à obtenir des taux d'enlèvement adaptés. La chambre de gravure 6 utilisée pour le traitement de gravure peut recevoir horizontalement ou verticalement la tranche à semi-conducteur 7. L'exposition 5 peut avoir lieu directement sur la tranche à semiconducteur 7 ou via des fenêtres transparentes. Afin d'obtenir un enlèvement de gravure homogène (indépendamment de l'intensité lumineuse variable localement), le milieu de gravure ou la tranche à semiconducteur 7 peuvent être déplacés. Par exemple, une rotation de la tranche à semi-conducteur 7 est possible, mais celle-ci doit être suivie simultanément par le dispositif d'exposition 1, par exemple par une rotation simultanée du filtre 3. Il est toutefois préféré de ne pas déplacer la tranche à semi-conducteur 7. En outre un réchauffement ou un refroidissement afin d'homogénéiser la température peuvent être mis en uvre. A la chambre de gravure 6 est raccordé un système 9 d'alimentation en milieu de gravure qui fournit le milieu de gravure selon la quantité, le dosage et la qualité nécessaires (éventuellement la filtration). Le traitement de gravure peut ainsi être commandé par l'unité de commande 10. Une mesure in situ de l'enlèvement de matière est possible grâce à l'utilisation d'un système de mesure intégré pour la mesure du paramètre à optimiser, les données de mesure actuelles pouvant être transmises aussitôt à l'unité de commande 10 et traitées au niveau de celle-ci. Dans un autre mode de réalisation préféré de l'invention, il est prévu que les manques d'homogénéité de l'écoulement du milieu de gravure, qui entraînent sur 10 le bord de la tranche à semi-conducteur un enlèvement de matière différent, soient compensés par une correction correspondante de l'intensité lumineuse locale. Dans un autre mode de réalisation préféré de l'invention, dans une étape supplémentaire c), un traitement de gravure de toute la surface de la tranche à semi-conducteur est réalisé sans exposition ou avec une exposition simultanée de toute la surface, l'intensité lumineuse étant constante sur toute la surface de la tranche à semi-conducteur, de sorte qu'un enlèvement de matière constant indépendant de la position est atteint. Cette étape provoque, si nécessaire, un amincissement de la tranche à semi-conducteur ou de la couche de semi-conducteur d'une tranche de silicium sur isolant jusqu'à ce qu'une épaisseur cible soit atteinte. Dans ce processus en deux étapes, lors du calcul de l'intensité lumineuse variable localement, seuls les manques d'homogénéité mesurés du paramètre sont pris en compte. A la suite de l'homogénéisation dans l'étape b), la tranche à semi-conducteur ou la couche de semi-conducteur est réduite dans l'étape c) jusqu'à obtention de l'épaisseur souhaitée. Mais la combinaison de l'homogénéisation et de l'amincissement peut être réalisée comme un processus en une seule étape. Dans ce cas, lors du calcul de l'intensité lumineuse variable localement, l'enlèvement total nécessaire est pris en compte jusqu'à obtention de l'épaisseur finale souhaitée. Exemples Exemple 1 Il est traité une tranche en silicium sur isolant de 200 mm de diamètre fabriquée par transfert d'une couche de silicium d'une tranche donatrice à une tranche porteuse. L'épaisseur de la tranche est de 730 m, l'épaisseur de la couche d'oxyde de silicium est de 140 nm, l'épaisseur cible de la couche de silicium se trouvant sur la couche d'oxyde de silicium est de 50 nm. Dans l'étape a), l'épaisseur de la couche de silicium est mesurée exactement localement au moyen d'un interféromètre. La mesure avec 4000 points de mesure et un espace marginal de 1 mm fournit une épaisseur de couche moyenne de 58,3 nm avec un écart-type de 2,9 nm et une différence de 9,4 nm entre l'épaisseur des couches maximale et minimale. La Figure 2 représente un profil d'épaisseur le long d'un diamètre, c'est-à-dire l'épaisseur tS01 de la couche de semi-conducteur, mesurée dans l'unité nm, comme fonction de la position radiale r, mesurée dans l'unité mm. Les valeurs de mesure de l'épaisseur sont enregistrées dans un ordinateur et converties dans un filtre de contraste de niveaux de gris. Les endroits ayant une épaisseur de couche plus élevée produisent une transparence plus faible du filtre, si bien qu'à ces endroits une exposition plus faible a lieu, 2878074 32 et donc un taux d'enlèvement plus élevé est atteint et inversement. La tranche en silicium sur isolant est ensuite mise en contact, dans l'étape b), dans la chambre de gravure, avec un milieu de gravure liquide composé de HF, HNO3 et de H2O. La tranche en silicium sur isolant est entièrement exposée, le taux d'enlèvement est également très faible. A la suite de l'humectation complète de la couche de silicium avec le milieu de gravure, la tranche en silicium sur isolant est irradiée sur toute la surface, mais avec une intensité lumineuse variable localement en raison du filtre élaboré préalablement. La gamme de longueurs d'onde utilisée s'étend de 250 à 400 nm, l'intensité lumineuse varie sur la tranche localement selon le filtrage entre environ 5 et 100 mW/cm2. Le traitement de gravure dure 4 minutes à température ambiante, le taux de gravure s'élève de manière correspondante à 2,1 nm/min. La tranche en silicium sur isolant est ensuite rincée dans la chambre de gravure immédiatement avec de l'eau désionisée, afin d'interrompre rapidement le processus de gravure. La tranche en silicium sur isolant est ensuite retirée de la chambre de gravure et séchée selon l'état de la technique. Puis l'épaisseur locale de la couche de silicium est à nouveau mesurée à l'aide du même procédé de mesure de l'épaisseur que préalablement au traitement de gravure. L'épaisseur de couche moyenne est à présent de 50,2 nm avec un écart-type de 0,8 nm et une différence de 2, 9 nm entre l'épaisseur des couches maximale et minimale. Le profil d'épaisseur le long du diamètre, Figure 3, révèle la planarisation nette de la couche de silicium. Exemple 2 Pour 6 tranches en silicium de 300 mm de diamètre formées d'un monocristal dopé en bore (1-10 0cm) tiré selon la méthode de Czochralski et soumises à un polissage d'enlèvement, la planéité locale est mesurée avec un espace marginal de 1 mm dans l'étape a). L'appareil de mesure ADE 9900 E+ est utilisé, les dimensions des éléments de surface sont de 26 x 8 mm2. Le tableau 1 représente les valeurs SFQRmaX y compris les sites partiels. Les données brutes (valeurs de mesure individuelles) de la mesure ADE sont enregistrées dans un ordinateur et converties dans un filtre de contraste à niveaux de gris et un filtre correspondant est élaboré pour chaque tranche en silicium. Les tranches en silicium sont ensuite individuellement déposées, comme décrit dans l'exemple 1, dans la chambre de gravure et sont soumises à la planarisation, à l'aide du filtre respectif, d'un traitement de gravure unilatéral. Une solution aqueuse de 1 % de HF et 20 ppm de 03 sert de milieu de gravure. A température ambiante, les tranches en silicium sont traitées pendant environ 10 minutes, l'intensité lumineuse locale variant dans une gamme d'environ 5 à 50 mW/cm2. A l'issue du traitement de gravure, chaque tranche en silicium est traitée postérieurement tout comme dans l'exemple 1, et la planéité locale est à nouveau mesurée. Le tableau 1 révèle que les valeurs SFQRmax (en nm) ont été nettement réduites par le traitement de gravure selon l'invention. Tableau 1 Tranche N . 1 2 3 4 5 6 SFQRmax 101 103 96 105 101 104 avant SFQRmax 49 43 47 48 46 46 après REVENDICATIONS 1. Procédé de planarisation d'une tranche à semi- conducteur, comprenant les étapes suivantes: a) mesure locale d'un paramètre caractérisant la tranche à semi-conducteur, afin de déterminer la valeur 5 locale de ce paramètre sur une surface totale de la tranche à semi-conducteur, b) traitement de gravure de cette surface totale de tranche à semi-conducteur sous l'action d'un milieu de gravure et de l'exposition simultanée de cette surface totale, le taux d'enlèvement du traitement de gravure dépendant de l'intensité lumineuse à la surface de la tranche à semi-conducteur, et l'intensité lumineuse étant définie localement de telle sorte que les différences de valeurs locales mesurées dans l'étape a) du paramètre sont réduites par les taux d'enlèvement locaux. 2. Procédé selon la revendication 1, dans lequel, dans l'étape b), l'épaisseur de la tranche à semi-conducteur est réduite. 3. Procédé selon l'une des revendications 1 et 2, dans lequel l'exposition de la tranche à semi-conducteur (7) s'effectue par une source lumineuse (2) et un filtre (3) placé entre la source lumineuse (2) et la tranche à semi-conducteur (7), le filtre (3) possédant une transparence locale qui est liée étroitement à la valeur locale du paramètre. 4. Procédé selon l'une des revendications 1 et 2, dans lequel, à partir de la valeur locale du paramètre mesurée dans l'étape a), une carte de niveaux de gris est calculée à l'aide d'un ordinateur, et l'exposition de la tranche à semi-conducteur est effectuée dans l'étape b) par un dispositif de projection qui projette une image de cette carte de niveaux de gris à la surface de la tranche à semi-conducteur. 5. Procédé selon l'une des revendications 1 à 4, dans lequel, dans une étape supplémentaire c), il est effectué un traitement de gravure de toute la surface de la tranche à semi-conducteur avec une exposition simultanée, l'intensité lumineuse sur toute la surface de la tranche à semi-conducteur étant constante ou nulle, de sorte qu'un enlèvement de matière constant indépendant de la position est atteint. 6. Procédé selon l'une des revendications 1 à 5, dans lequel le traitement de gravure est effectué à l'aide d'un milieu de gravure gazeux ou liquide ou d'un mélange de milieux de gravure gazeux et liquide. 7. Procédé selon l'une des revendications 1 à 6, dans lequel la tranche à semi-conducteur contient une ou plusieurs substances qui sont choisies dans le groupe comprenant le silicium, le germanium, le carbure de silicium, les semi-conducteurs de liaison III/V et les semi-conducteurs de liaison II/VI. 8. Procédé selon la revendication 7, dans lequel le paramètre est l'écart de hauteur par rapport à un plan idéal défini. 9. Procédé selon l'une des revendications 1 à 6, dans lequel la tranche à semi-conducteur est une tranche de silicium sur isolant qui comprend une couche de semi-conducteur sur un support électriquement isolant. 10. Procédé selon la revendication 9, dans lequel la couche de semi-conducteur contient une ou plusieurs substances qui sont choisies dans le groupe comprenant le silicium, le germanium, le carbure de silicium, les semi- conducteurs de liaison III/V et les semi-conducteurs de liaison II/VI. 11. Procédé selon une des revendications 9 ou 10, dans lequel le paramètre est l'épaisseur de couche de 5 semi-conducteur. 12. Tranche à semi-conducteur dont la face avant présente une plage d'écart par rapport à un plan idéal (GBIR) de 0,09 m au maximum, une valeur planéité locale (SFQRmaX), dans une fenêtre de mesure aux dimensions 26 x 8 mm2 y compris les sites partiels, de 0,05 pm au maximum pour un espace marginal de 2 mm et une atténuation progressive sur les bords sur la face avant de 0,2 pm au maximum, mesurée dans une zone située à une distance comprise entre 1 mm et 3 mm du bord de la tranche à semiconducteur. 13. Tranche à semi-conducteur selon la revendication 12, dont la face avant présente une valeur SFQRmaX, dans une fenêtre de mesure aux dimensions 26 x 8 mm2, y compris les sites partiels, de 0,03 pm au maximum pour un espace marginal de 2 mm. 14. Tranche à semi-conducteur dont la face avant présente une nanotopographie (crête à creux), dans une fenêtre de mesure aux dimensions 2 x 2 mm2, de 16 nm au maximum avec un espace marginal de 2 mm. 15. Tranche en silicium sur isolant comprenant une couche de semiconducteur et une tranche porteuse, la couche de semi-conducteur présentant une épaisseur de moins de 100 nm, et l'écart-type par rapport à l'épaisseur moyenne de la couche de semi-conducteur s'élève au maximum à 3 % pour un espace marginal de 2 mm. 16. Tranche en silicium sur isolant selon la revendication 15, dans laquelle l'écart-type relatif par rapport à l'épaisseur moyenne de la couche de semi-conducteur est de 1 % au maximum pour un espace marginal de 2 mm. 17. Tranche en silicium sur isolant selon l'une des revendications 15 et 16, caractérisée par une GBIR de 0,1 pm au maximum et une valeur SFQRmax, dans une fenêtre de mesure aux dimensions 26 x 8 mm2 y compris les sites partiels, de 53 nm au maximum pour un espace marginal de 2 mm et une atténuation progressive sur les bords sur la face avant de 0,25 pm au maximum, mesurée dans une zone située à une distance comprise entre 1 et 3 mm du bord de la tranche à semi-conducteur. 18. Tranche en silicium sur isolant selon la revendication 17, caractérisée par une valeur SFQRmax, dans une fenêtre de mesure aux dimensions 26 x 8 mm2, y compris les sites partiels, de 33 nm au maximum pour un espace marginal de 2 mm. 19. Tranche en silicium sur isolant comprenant une couche de semiconducteur et une tranche porteuse, la couche de semi-conducteur présentant une épaisseur dans la gamme de 0,1 pm à 80 pm, et l'écart-type relatif par rapport à l'épaisseur moyenne de la couche de semi-conducteur est de 4 % au maximum pour un espace marginal de 2 mm. 20. Tranche en silicium sur isolant selon la revendication 19, dans laquelle l'écart-type relatif par rapport à l'épaisseur moyenne de la couche de semi-conducteur est de 2 % au maximum pour un espace marginal de 2 mm. 21. Tranche en silicium sur isolant selon l'une des revendications 19 et 20, présentant une GBIR de 0,11 pm au maximum, une valeur SFQRmax, dans une fenêtre de mesure aux dimensions 26 x 8 mm2 y compris les sites partiels, de 55 nm au maximum pour un espace marginal de 2 mm et une atténuation progressive sur les bords sur la face avant de 0,3 m au maximum, mesurée dans une zone située à une distance comprise entre 1 mm et 3 mm du bord de la tranche en silicium sur isolant. 22. Tranche en silicium sur isolant selon l'une des revendications 15 à 21, dans laquelle sa face avant présente une nanotopographie (crête à creux), dans une fenêtre de mesure aux dimensions 2 x 2 mm2, de 16 nm au maximum avec un espace marginal de 2 mm. 23. Dispositif de planarisation d'une tranche à semi-conducteur (7), comprenant: - un dispositif de mesure (11) pour la mesure 15 locale d'un paramètre caractérisant la tranche à semi-conducteur (7), - une chambre de gravure (6) pour la réception de la tranche à semi- conducteur (7), comprenant un dispositif de maintien de la tranche à semi- conducteur (7) et un système (9) d'amenée et de retrait du milieu de gravure, - un dispositif d'exposition (1) pouvant être commandé qui est placé de façon à pouvoir exposer une face de la tranche à semi-conducteur (7) se trouvant dans la chambre de gravure (6) avec une intensité lumineuse locale, et une unité de commande (10) pour la conversion des valeurs du paramètre déterminées par le dispositif de mesure (11) en instructions de commande du dispositif d'exposition (1) et fourniture des instructions au dispositif d'exposition (1). 2878074 40 24. Dispositif selon la revendication 23, dans lequel le dispositif de mesure (4) est un ellipsomètre, un interféromètre ou un réflectomètre en vue de la mesure d'une épaisseur de couche ou un appareil de mesure 5 géométrique pour la mesure d'un écart de hauteur par rapport à un plan idéal défini. 25. Dispositif selon l'une des revendications 23 et 24, dans lequel le dispositif d'exposition (1) est un dispositif de projection qui est apte à projeter l'image 10 d'une carte des niveaux de gris calculée par l'unité de commande (10).