Brevet FR2878081A1 — publié le 20060519

PROCEDE DE REALISATION D'ANTENNES INTEGREES SUR PUCE AYANT UNE EFFICACITE DE RAYONNEMENT AMELIORE DESCRIPTION DOMAINE TECHNIQUE L'invention concerne le domaine de la microélectronique et plus particulièrement celui des dispositifs microélectroniques, tels que par exemple les circuits intégrés ou les MEMS (MEMS pour micro- electronic mechanical system ou microsystème électromécanique) comprenant une ou plusieurs antennes intégrées. Un dispositif microélectronique doté d'une antenne intégrée, dont les performances sont améliorées, ainsi qu'un procédé de réalisation d'un tel dispositif microélectronique et de son antenne intégrée sont proposés dans le cadre de l'invention. L'invention trouve des applications notamment dans le domaine des communications à courte ou très courte portée, par exemple pour des appareils ou systèmes communicants utilisant des fréquences de l'ordre par exemple de 10 GHz et au-delà. ART ANTERIEUR Des dispositifs microélectroniques, tels que des puces ou des MEMS, dans lesquels au moins une antenne est intégrée et a. été réalisée ainsi que d'autres composants dans un empilement de couches minces formé sur un substrat semi-conducteur, sont apparus récemment. Ainsi, il est par exemple possible, dans un 30 dispositif de type frontal radio fréquence, d'adapter directement une antenne à un circuit PA (PA pour Power Amplifier ou Amplificateur de puissance ) ou un circuit LNA ( LNA pour Low Noise Amplifier ou amplificateur faibles bruit). Un avantage lié à la réalisation d'antennes intégrées sur puce, peut être notamment de diminuer le coût de fabrication des dispositifs microélectroniques radiofréquences. On peut, lorsqu'on forme des antennes directement intégrées, se prémunir notamment d'étapes de montage ou d'assemblage de ces antennes, et éviter par la même occasion certains effets négatifs liés à cet assemblage sur les performances électriques de la puce. Un autre avantage lié à cette intégration est de supprimer un certain nombre de composants extérieurs à la puce. Ces dernières années, se sont multipliés des systèmes d'objets communicants à courte portée, utilisant des normes telle que la norme Bluetooth ou 802.11 , fonctionnant à des fréquences de l'ordre de quelques GHz, par exemple de 2,4 GHz. Actuellement il est envisagé d'employer, pour ce type de systèmes d'objets communicants ou pour des applications de type PAN (PAN pour Personnal Area Network ou réseau personnel sans fil) des fréquences allant au delà de celles des normes actuelles précités, par exemple des fréquences supérieures à 10 GHz, ou des fréquences appartenant à une autre partie de la bande réservée aux applications ISM (Industrial, Scientific Medical) située autour de 24 GHz. L'emploi de telles gammes de fréquences implique la formation d'antennes encore plus petites qu'auparavant et rendent les dispositifs dotés d'antennes intégrées directement sur puce d'autant plus attractifs. Cependant, les antennes intégrées sur puce ont des performances inférieures à celles des antennes externes ou dites en espace libre . L'efficacité de rayonnement d'une antenne intégrée, définie comme le rapport de la puissance rayonnée de l'antenne sur la puissance incidente électrique injectée dans cette antenne pour fournir ce rayonnement, est notamment faible par rapport à celle d'une antenne en espace libre, et par exemple de l'ordre de 10% à 10 GHz ou de 25% à 20 GHz. Il se pose ainsi le problème de trouver une technique permettant d'améliorer l'efficacité de rayonnement des antennes intégrées sur puce. EXPOSÉ DE L'INVENTION La présente invention propose un procédé de réalisation d'un dispositif microélectronique doté d'une antenne intégrée dont l'efficacité de rayonnement est améliorée par rapport aux dispositifs de l'art antérieur. L'invention concerne en effet un procédé de réalisation d'un dispositif microélectronique à antenne intégrée comprenant les étapes de: a) fournir un substrat recouvert d'une couche semi-conductrice ou d'une couche semiconductrice dopée, b) formation dans une zone de ladite couche semiconductrice de moyens pour limiter la circulation de courant dans cette couche, c) formation d'une pluralité de couches sur la couche semiconductrice et d'au moins une antenne dans ladite pluralité de couches, l'antenne étant formée au moins en partie en regard ou au dessus de ladite zone et d'au moins un desdits moyens. Ainsi, des éléments sont placés dans la couche semi-conductrice afin d'augmenter la résistance de cette couche dans une zone située en regard de l'antenne afin d'améliorer l'efficacité de rayonnement de l'antenne. Selon une variante, préalablement à l'étape a), le procédé peut comprendre la formation de ladite couche semi-conductrice sur ledit substrat par une épitaxie ou plusieurs épitaxies successives. Selon un aspect particulier de l'invention, l'antenne peut éventuellement être formée d'un dipôle comportant deux branches conductrices distinctes. A l'étape c), chacune desdites branches conductrices peut être formée, au moins en partie, en regard de moyens pour limiter la circulation de courant dans ladite zone de ladite couche semi-conductrice. Selon un premier mode de réalisation particulier de l'invention, lesdits moyens pour limiter la circulation de courant peuvent comprendre un ou plusieurs blocs isolants insérés dans la couche semi-conductrice et situé(s) en regard de l'antenne. L'antenne peut être destinée à occuper une position prédéterminée par rapport au substrat. Ainsi, selon une variante de ce premier mode de réalisation particulier de l'invention, l'étape b) peut comprendre les étapes de: - formation d'un masquage sur la couche semi-conductrice doté d'une ou plusieurs ouvertures dont l'emplacement est adapté en fonction de ladite position prédéterminée, - gravure de la couche semi-conductrice à travers le masquage pour former des trous, - remplissage des trous à l'aide d'un matériau diélectrique pour former lesdits blocs isolants, de sorte que lesdits blocs ou une pluralité de blocs peuvent occuper des emplacements dans la couche semi-conductrice prévus pour être au moins en partie en regard de l'antenne. Selon un deuxième mode de réalisation particulier, lesdits moyens pour limiter la circulation de courant peuvent comprendre une ou plusieurs jonctions formées dans ladite zone de la première couche semi-conductrice et située(s) en regard de l'antenne. L'antenne peut être destinée à occuper une position prédéterminée par rapport au substrat. Ainsi, selon une variante du second mode de réalisation particulier, l'étape b) peut comprendre les étapes de: formation d'un masquage sur la couche semi-conductrice comportant une ou plusieurs ouvertures dont l'emplacement est adapté en fonction de ladite position prédéterminée, - une ou plusieurs étapes de dopage de la couche semi-conductrice à travers le masquage pour former lesdites jonctions, de sorte que lesdites jonctions ou une pluralité de jonctions peuvent occuper un emplacement dans la couche semi-conductrice prévu pour être au moins en partie en regard de l'antenne. Lesdites jonctions peuvent être des jonctions PN. Ladite couche semi-conductrice peut être dopée selon un type de dopage donné, par exemple un dopage de type P ou un dopage de type N. Selon une variante, lesdites jonctions peuvent être des jonctions PN réalisées par formation dans ladite couche semi-conductrice de régions ou de zones ayant un type de dopage différent dudit type de dopage donné, par exemple un dopage de type N ou un dopage de type P. L'invention concerne également un dispositif microélectronique doté d'une antenne intégrée comprenant. - un substrat, - au moins une couche semi-conductrice dopée reposant sur le substrat, - des moyens pour limiter la circulation de courant dans au moins une zone donnée de ladite couche semi-conductrice, - une antenne formée dans au moins une couche d'une pluralité de couches minces reposant sur la couche semi-conductrice, l'antenne étant située au moins en partie en regard ou au dessus de ladite zone donnée et d'au moins un desdits moyens. Ladite couche semi-conductrice dopée peut être une couche obtenue par exemple par épitaxie. Selon une première variante de mise en oeuvre du dispositif, lesdits moyens pour limiter la circulation de courant peuvent comprendre un ou plusieurs blocs isolants réalisés dans la couche semi-conductrice et situé(s) en regard de l'antenne. Selon une deuxième variante de mise en oeuvre du dispositif, lesdits moyens pour limiter la circulation de courant peuvent comprendre une pluralité de jonctions situées en regard de l'antenne. Lesdites jonctions peuvent être des jonctions PN. Selon un mode de réalisation particulier du dispositif, l'antenne peut comprendre un dipôle formé de deux branches à base de matériau conducteur, chacune des branches étant situé au moins en partie en regard de moyens pour limiter la circulation de courant dans ladite zone donnée de la couche semi-conductrice. Le dispositif microélectronique à antenne intégré suivant l'invention peut faire partie d'un MEMS ou d'une puce. Ladite antenne dudit dispositif microélectronique à antenne intégré suivant l'invention peut être prévue pour émettre à des fréquences audelà de 1 GHz, par exemple à des fréquences appartenant à une gamme de fréquence supérieures à 10 GHz, ou à des fréquences d'au moins 15 GHz, ou à des fréquences d'au moins 20 GHz. Un dispositif microélectronique à antenne intégré prévu pour émettre selon des fréquences appartenant à une bande de fréquences ISM autour de 24 GHz peut être mis en oeuvre dans le cadre de l'invention. Un dispositif d'objet communicant, apte à communiquer via une liaison sans fil, un terminal mobile apte à communiquer via une liaison sans fil, un dispositif tel qu'un périphérique ou/et un appareil électronique apte(s) à communiquer par liaison radio avec d'autres dispositifs d'un réseau PAN (PAN pour Personnal Area Network ou réseau personnel sans fil) et dotés chacun d'un dispositif microélectronique à antenne intégré mis en oeuvre suivant l'invention peuvent être également prévus dans le cadre de l'invention. BRÈVE DESCRIPTION DES DESSINS La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels: les figures 1A-1E, représentent différentes étapes d'un premier exemple de procédé mis en oeuvre suivant l'invention, de réalisation d'un dispositif microélectronique à antenne intégré ; la figure 2, représente un exemple de dispositif microélectronique mis en oeuvre suivant l'invention et doté d'une antenne intégrée; les figures 3A-3C, représentent différentes étapes d'un second exemple de procédé de réalisation d'un dispositif microélectronique mis en oeuvre suivant l'invention à antenne intégré. Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre. Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS Un exemple de procédé de réalisation d'un dispositif microélectronique mis en uvre suivant l'invention, va à présent être décrit en liaison avec les figures 1A-1E. Ce dispositif pourra être formé à partir d'un substrat et est destiné à être doté d'une antenne intégrée, par exemple sous forme d'un dipôle, qui sera réalisée en couches minces sur le substrat. Ce dipôle peut être prévu pour avoir une certaine position par rapport au substrat, ainsi qu'une certaine taille en fonction de la fréquence de travail à laquelle on souhaite faire fonctionner ce dipôle. A titre d'exemple, la technologie de réalisation de ce dispositif peut être une technologie BiCMOS, (BICMOS pour Bipolar complementary metaloxide semi-conductor ou semi-conducteur à oxyde de métal complémentaire et bipolaire) Le matériau de départ du procédé est un substrat semi-conducteur noté 100, à base d'un premier matériau semiconducteur, par exemple du silicium d'épaisseur de l'ordre de 350 pm. Le substrat 100 peut avoir une résistivité d'au moins 15 Qcm de préférence supérieure à 50 Qcm, pour permettre à l'antenne d'avoir un fonctionnement amélioré. Une croissance d'une couche 102 d'épaisseur par exemple de l'ordre de 900 nm et à base d'un second matériau semi-conducteur, par exemple du silicium, est tout d'abord réalisée sur le substrat 100. Cette croissance peut être effectuée par une épitaxie ou plusieurs épitaxies successives, de sorte que la couche 102 est dopée et peut avoir une résistivité par exemple de l'ordre de 0,6 Qcm (Figure 1A). Dans une couche 104, par exemple à base d'un matériau diélectrique tel que du SiO2 ou du Si3N4, ou/et de résine photosensible que l'on dépose sur la couche semi-conductrice 102, est ensuite réalisé un masquage 105, par exemple par photolithographie puis gravure. Ce masquage 105 comporte un ensemble d'ouvertures dévoilant la couche semi-conductrice 102. Dans une région donnée du masquage 105 sont notamment formées des ouvertures particulières notées 107. Cette région a un emplacement dans la couche 104, qui dépend de la position prédéterminée, par rapport au substrat 100, du dipôle d'antenne, destiné à être réalisé ultérieurement au-dessus de la couche semi-conductrice 102. Lesdites ouvertures particulières 107, ont ainsi un positionnement au niveau du masquage 105, qui est adapté à ladite position prédéterminée du dipôle par rapport au substrat 100. L'étendue de ladite région du masquage 105 dans laquelle lesdites ouvertures particulières 107 sont réalisées ou/et la taille de ces ouvertures 107 peuvent également être prévues en fonction de la taille prédéterminée du dipôle. Les ouvertures 107 peuvent être réalisées au cours de la même étape que d'autres motifs dans la couche 104, par exemple des fentes 106. Les ouvertures 107 peuvent avoir par exemple une forme rectangulaire ou la forme d'un carré, de l'ordre de plusieurs micromètres de côté, par exemple comprise entre 1 pm et 10 pm, et être espacées entre elles d'un pas par exemple de l'ordre de quelques micromètres, par exemple compris entre 1 et 10 pm (Figure 1B). Une gravure de la couche semi-conductrice 102 est ensuite réalisée à travers les fentes 106 et les ouvertures 107 du masquage 104 pour former respectivement des tranchées 108 et des trous 109. Dans le prolongement desdites ouvertures particulières 107, sont formés des trous 109 occupant des emplacements dans la couche 102 adaptés à la position future, notamment par rapport au substrat 100, dudit dipôle d'antenne. Les trous 109 peuvent également avoir chacun une taille adaptée à la taille prédéterminée du dipôle. Le masquage 104 est alors ensuite retiré (Figure 1C). Une étape de remplissage des trous 109 et des tranchées 108 peut être ensuite effectuée à l'aide d'un matériau diélectrique, par exemple à base de SiO2. Les tranchées 108 rempli(e)s pourront servir d'isolations latérales, communément appelées deep trenches ou tranchées d'isolation profondes , dans une direction parallèle à un plan principal du substrat 100, entre des circuits intégrés destinés à être formés à partir de, ou partiellement dans la couche semi-conductrice 102. Les trous 109 remplis, forment quant à eux des blocs diélectriques 110 dans la couche semi-conductrice 102. Ces blocs 110 sont aptes à limiter, dans une zone donnée de la couche semi- conductrice 102, la circulation de porteurs de charge. Lors d'étapes suivantes du procédé, des zones actives notamment pour des transistors sont formées dans la couche semi-conductrice 102. Puis la couche semi-conductrice 102 est recouverte d'un ensemble 112 (représenté par des traits discontinus sur la figure 1D) de couches diélectriques et de couches conductrices, dans lesquelles on réalise, à l'aide notamment d'étapes classiques de photolithographie et de gravure, un ensemble de composants et d'interconnexions. Ces composants (non représentés) peuvent être répartis par exemple sur 5 niveaux différents de métal formés dans lesdites couches conductrices gravées, et reliés entre eux par des interconnexions verticales, communément appelés vias . Les niveaux de métal sont isolés entre eux par lesdites couches diélectriques. Parmi les composants réalisés peuvent figurer des composants d'un dispositif frontal radiofréquence communément appelé RF front-end tels qu'un dispositif ou circuit LNA (LNA pour Low Noise Amplifier ou amplificateur faible bruit ) ou un dispositif ou circuit PA (PA pour Power Amplifier ou amplificateur de puissance ) destiné à être relié au dipôle d'antenne. Une couche métallique notée 114 est ensuite déposée sur ledit ensemble 112. Cette couche 114 peut être par exemple une couche à base d'aluminium et d'épaisseur de l'ordre de 2,5 pm (Figure 1D). On réalise ensuite dans la couche métallique 114, par exemple par photogravure, deux branches métalliques 120 et 130, séparées, de forme parallélépipédique et en prolongement l'une de l'autre. Les branches 12C et 130 sont formées en regard de la zone de la couche semi-conductrice 102, dans laquelle figurent les blocs isolants 110, de sorte que chaque branche 120 ou 130 peut être située au moins partiellement en regard d'une pluralité de blocs isolants 110. Les branches 120 et 130 sont destinées à réaliser un dipôle ou un doublet d'une antenne et peuvent avoir chacune une longueur d, mesurée dans une direction (définie sur la figure 1E par l'axe 1 d'un repère orthogonal [O; 1;j;k]) parallèle à un plan principal du substrat 100, égale au quart de la longueur d'onde guidée du signal destiné à être émis par l'antenne. La longueur d, dépendante de la fréquence de travail à laquelle on souhaite faire fonctionner ce dipôle, peut par exemple être de l'ordre de quelques millimètres, par exemple de l'ordre de 3,4 millimètres. Les blocs isolants 110 permettent de limiter la circulation de courant dans la zone de la couche semi-conductrice 102 située en regard de l'antenne. Ladite antenne pourra de cette manière avoir une efficacité de rayonnement améliorée. Les branches sont destinées à être reliées à un dispositif frontal radio par l'intermédiaire d'interconnexions verticales (non représentées) formées dans ledit ensemble de couches 112. Des inductances 134 et 136 appartenant à un circuit du dispositif frontal radio, peuvent avoir été également formées dans la couche métallique 114 en même temps que les branches 120 et 130 de dipôle. Ces inductances 134 et 136 peuvent avoir été réalisées de manière à être espacées chacune des branches 120 et 130 d'une distance à de l'ordre par exemple de 200 pm, afin de limiter des effets de couplage avec le dipôle (Figure 1E). Un autre exemple de dispositif microélectronique mis en uvre suivant l'invention, différent de celui dont la réalisation vient d'être décrite, est représenté sur la figure 2. Ce dispositif comprend un substrat 100 à base d'un matériau semiconducteur, qui peut être par exemple du silicium, ou un autre matériau semi-conducteur. Ce substrat 100 est recouvert d'une couche semiconductrice 102 dopée, par exemple de l'ordre de 1 pm d'épaisseur, dans laquelle sont insérés des blocs 110 par exemple de forme cubique ou parallélépipédique, à base d'un matériau diélectrique, par exemple du SiO2. Les blocs 110 peuvent avoir une largeur, mesurée dans une direction parallèle à un plan principal du substrat, de l'ordre de 5 pm, et être espacés les uns des autres d'une distance par exemple de l'ordre de 5 pm. Au-dessus de la couche semi-conductrice 102 repose un ensemble 112 de couches (schématisé par un bloc en traits discontinus) dans lesquelles des composants et des interconnexions sont formés. Parmi lesdits composants, figurent des composants d'un dispositif frontal radiofréquence. Dans une couche métallique 114 reposant sur ledit ensemble 112 de couches, est notamment réalisé un dipôle. Ce dipôle diffère de celui décrit précédemment en liaison avec la figure 1E, en ce qu'il est formé de deux branches recourbées notées 140 et 150, par exemple en forme de L , chacune comprenant une partie sous forme d'un barreau parallélépipédique de longueur d2 (définie sur la figure 2 dans une direction parallèle à l'axe i d'un repère orthogonal [O;i;j; k]) par exemple de l'ordre de 2,5 mm, ainsi qu'une autre partie formée d'un autre barreau parallélépipédique de longueur dl (définie sur la figure 2 dans une direction parallèle à l'axe j du repère orthogonal [0;1;j; k]) par exemple de l'ordre de 0,9 mm, la longueur (dl + d2) étant égale au quart de la longueur d'onde guidée du signal destiné à être émis par l'antenne. Les branches recourbées en forme de L , 140 et 150 sont situées en regard d'une notée zone 160 (délimitée par des traits discontinus sur la figure 2) de la couche 102 semi-conductrice, dans laquelle sont regroupés les blocs isolants 108. La forme du dipôle suit celle du contour de la zone 160. Le dipôle et la zone 160 sont par ailleurs alignés suivant une direction orthogonale à un plan principal du substrat (et parallèle à l'axe k du repère orthogonal [ O;1;j; k] sur la figure 2), de sorte que chacune des branches 140 et 150 est située en regard d'une pluralité de blocs isolants 110 de la couche 102 semi-conductrice. Dans la zone 160 située en regard de la couche semi-conductrice 102, la circulation de porteurs de charge est ainsi susceptible d'être limitée grâce aux blocs 110 par rapport au reste de la couche 102. Les branches du dipôle d'antenne peuvent avoir une forme différente de celles qui viennent d'être décrites en liaison avec les figures 1E et figure 2, tout en restant dans le cadre de l'invention. Selon une variante du dispositif précédemment décrit en liaison avec la figure 2, il est possible d'avoir, à la place des blocs isolants 110, une pluralité de jonctions situées dans la couche semi-conductrice, et en regard du dipôle. Un exemple de procédé permettant de réaliser un tel dispositif va à présent être décrit en liaison avec les figures 3A-3C. Selon une première étape de ce procédé, on réalise tout d'abord la croissance d'une couche semi-conductrice 202 par exemple de l'ordre de 900 nanomètres d'épaisseur sur un substrat semi-conducteur 200, à l'aide par exemple d'une épitaxie. Cette couche semi-conductrice 200 peut être par exemple une couche dopée N. A partir d'une couche 204 à base par exemple à base de résine et d'épaisseur de l'ordre de 0,5}gym que l'on dépose sur la couche 202, on forme ensuite un masquage 205 sur la couche semi-conductrice 202, par exemple à l'aide d'un procédé de photolithographie. Le masquage 205 est doté d'ouvertures 206, dont le positionnement dans la couche 205 et la taille sont établis respectivement en fonction d'une position prédéterminée par rapport au substrat 200, prévue pour un dipôle destiné à être formé dans une couche au dessus de la couche semiconductrice 202, et par rapport à une taille ou à des dimensions prédéterminée(s) prévue(s) pour ce dipôle (figure 3A). Ensuite, à travers les ouvertures 206 du masquage, on effectue une ou plusieurs étapes de dopage de la couche semi-conductrice dopée afin de former des jonctions. Les jonctions peuvent être des jonctions PN formées de régions dopées P notées 208 réalisées dans la couche semi-conductrice 202 dopée N, dans le prolongement des ouvertures 206 (figure 3B). Selon une variante de réalisation, la couche semi-conductrice 202 peut avoir été réalisée avec un autre type de dopage, par exemple un dopage de type P. Les jonctions peuvent être alors être formées de régions 208 dopées selon un type de dopage différent de celui de la couche semiconductrice 202, par exemple un dopage de type N. Le masquage 205 est ensuite retiré. On suit alors un procédé semblable à celui décrit précédemment en liaison avec les figures 1D-1E, dans lequel la couche semi-conductrice 202 est recouverte d'un ensemble 212 (représenté par des traits discontinus sur la figure 3C) de couches diélectriques et de couches conductrices, dans lesquelles on réalise, à l'aide notamment d'étapes classiques de photolithographie, de gravure, un ensemble de composants et d'interconnexions. Parmi les composants réalisés peuvent figurer des composants d'un dispositif frontal RF, destiné à être relié au dipôle d'antenne. Une couche métallique notée 214 est ensuite déposée sur ledit ensemble 212. Cette couche métallique 214 peut être par exemple une couche à base d'aluminium et d'épaisseur de l'ordre de 2 pm, ou d'au moins 2,5 pm. On réalise ensuite dans la couche métallique 214, par exemple par photogravure, deux branches métalliques 240 et 250 de forme parallélépipédique en forme de L, semblables à celles décrites en liaison avec la figure 2 (et référencées 140 et 150 sur cette même figure 2). Les branches 240 et 250 sont réalisées de manière à se trouver en regard de la zone de la couche semi-conductrice 202, dans laquelle figurent les jonctions 210, de sorte que chaque branche peut être située en regard d'une ou de plusieurs jonction(s). Les jonctions 210 seront aptes à limiter la circulation de courant dans la couche semi-conductrice 202 dans une zone notée 260 (délimitée par des traits discontinus sur la figure 4) située en regard du dipôle. Selon une possibilité de réalisation, la zone 260 peut être beaucoup plus large que les branches métalliques 240 et 250. Dans les exemples de dispositifs précédemment décrits, la couche semiconductrice active réalisée par épitaxie, située en regard de l'antenne, est dotée de moyens permettant de limiter la circulation de courant au moins dans une certaine zone située en regard du dipôle d'antenne. Ces moyens ne sont pas limités à une pluralité de blocs isolants ou à des jonctions. La zone 260 de la couche semi-conductrice située en regard de l'antenne peut être, selon un autre exemple, une zone entièrement gravée de la couche semi-conductrice et remplie de matériau diélectrique. Le dispositif mis en oeuvre suivant l'invention, n'est pas non plus limité à un substrat semi-conducteur massif communément appelé bulk recouvert d'une couche semi-conductrice obtenue par épitaxie. La couche semi-conductrice peut être par exemple une couche active semi-conductrice d'un substrat de type SOI (SOI pour silicon on insulator ou silicium sur isolant ). La forme de l'antenne n'est pas limitée aux exemples de réalisation qui viennent d'être décrits. Dans un dispositif mis en oeuvre suivant l'invention, l'antenne peut être, selon encore un autre exemple, une antenne de forme fractale réalisée à partir d'un dipôle formé de branches conductrices enroulées. Par ailleurs, le dispositif mis en oeuvre suivant l'invention n'est pas limité à une antenne dipôle et s'applique à tout type d'antenne intégré sur puce. REVENDICATIONS 1. Procédé de réalisation d'un dispositif microélectronique à antenne intégrée comprenant les étapes de: a) fournir un substrat (100) recouvert d'une couche semi-conductrice (102), b) formation dans une zone de ladite couche semi-conductrice de moyens (110,210) pour limiter la circulation de courant dans cette couche, c) formation d'une pluralité de couches sur la couche semi-conductrice et d'au moins une antenne dans ladite pluralité de couches, l'antenne étant formée au moins en partie en regard de ladite zone et d'au moins un desdits moyens. 2. Procédé de réalisation d'un dispositif microélectronique à antenne intégrée selon la revendication 1, lesdits moyens pour limiter la circulation de courant comprenant un ou plusieurs blocs isolants formés dans la couche semi-conductrice ou une ou plusieurs jonctions formées dans ladite zone de la couche semi-conductrice. 3. Procédé de réalisation d'un dispositif microélectronique à antenne intégrée selon la revendication 2, l'étape b) comprenant les étapes de: formation d'un masquage (105) sur la couche semi-conductrice (102) doté d'une ou plusieurs ouvertures, - gravure de la couche semi-conductrice à travers le masquage pour former un ou plusieurs trous puis remplissage du ou des trous à l'aide d'un matériau diélectrique pour former un ou plusieurs blocs isolants, ou une ou plusieurs étapes de dopage de la couche semi-conductrice (202) à travers le masquage (205) pour former lesdites jonctions. 4. Procédé de réalisation d'un dispositif microélectronique doté d'une antenne intégrée selon la revendication 3, dans laquelle la couche semiconductrice est dopée selon un type de dopage donné, lesdites jonctions étant réalisées par formation dans la couche semi-conductrice de régions ayant un type de dopage différent dudit type de dopage donné. 5. Procédé de réalisation d'un dispositif microélectronique doté d'une antenne intégrée selon l'une des revendications 1 à 4, comprenant en outre, préalablement à l'étape a), la formation de ladite couche semiconductrice (102,202) sur ledit substrat par épitaxie ou par plusieurs épitaxies successives. 6. Procédé de réalisation d'un dispositif microélectronique doté d'une antenne intégrée selon l'une des revendications 1 à 5, dans lequel l'antenne comprend un dipôle formé de deux branches conductrices, lesdites branches étant formées à l'étape c), en regard desdits moyens pour limiter la circulation de courant dans ladite zone de la couche semi- conductrice. 7. Dispositif microélectronique doté d'une antenne intégrée comprenant: un substrat (100), au moins une couche semi-conductrice (102) dopée reposant sur le substrat, - des moyens (110,210) pour limiter la circulation de courant dans au moins une zone donnée de la première couche semi-conductrice, une antenne dans au moins une couche d'une pluralité de couches minces reposant sur la couche semi-conductrice, l'antenne étant située en regard de ladite zone donnée. 8. Dispositif microélectronique doté d'une antenne intégrée selon la revendication 7, lesdits moyens pour limiter la circulation de courant comprenant: un ou plusieurs blocs isolants insérés dans la couche semiconductrice et situé(s) en regard de l'antenne ou une pluralité de jonctions situées en regard de l'antenne. 9. Dispositif microélectronique doté d'une antenne intégré selon l'une des revendications 7 ou 8, l'antenne comprenant un dipôle formé de deux branches à base de matériau conducteur, chacune des branches étant situé en regard de moyens pour limiter la circulation de courant dans ladite zone donnée de la couche semi-conductrice. 10. Dispositif microélectronique doté d'une antenne intégré selon l'une des revendications 7 à 9, l'antenne étant prévue pour émettre à des fréquences d'au moins 10 GHz. 11. Dispositif microélectronique doté d'une 5 antenne intégré selon l'une des revendications 1 à 10, le substrat ayant une résistivité d'au moins 50 Qcm.