Brevet FR2879351A1 — publié le 20060616

Cette invention concerne de façon générale des dispositifs MétalOxyde-Semiconducteur à Double Diffusion (DMOS pour "Double Diffused Metal Oxide Semiconductor"), et concerne de façon plus spécifique un dispositif DMOS vertical ayant une forte endurance aux surcharges électriques ou EOS (Electrical Over Stress) et aux décharges électrostatiques ou ESD (Electrical-Static Discharge), avec une diode en polarisation inverse. Des dispositifs DMOS sont des dispositifs à haute tension avec une faible consommation de puissance et une vitesse élevée. Les dispositifs DMOS sont classés en dispositif Métal-Oxyde-Semiconducteur à Double Diffusion Latéral ou LDMOS (Lateral Double-Diffused Metal Oxide Semiconductor) et dispositif Métal-Oxyde-Semiconducteur à Double Diffusion Vertical ou VDMOS (Vertical Double-Diffused Metal Oxide Semiconductor). Le VDMOS occupe une plus petite étendue que le LDMOS, mais ne peut pas supporter les conditions d'EOS et d'ESD. On augmente une tension de claquage d'un dispositif DMOS avec une tension de fonctionnement supérieure à quelques volts, en dopant une région de source et une région de drain avec une faible concentration. Une faible concentration de dopage des régions de source et de drain fait apparaître une concentration de courant induite par un phénomène d'augmentation de largeur de base occasionnant ainsi une défaillance thermique du dispositif. En particulier, un transistor bipolaire latéral est activé en premier entre une région de drain et une région de source qui est à proximité immédiate de la région de drain. Par conséquent, un plus fort phénomène de claquage de transistor bipolaire parasite, ou "snapback", se produit à une tension inférieure à une tension normale, ce qui conduit à un VDMOS dont l'endurance aux conditions d'ESD et d'EOS est affaiblie. La figure 1 illustre une structure et un mécanisme de défaillance d'un dispositif DMOS classique. En se référant à la figure 1, on note que le dispositif VDMOS classique comprend une couche épitaxiale 14 d'un premier type de conductivité formée sur un substrat semiconducteur 10, et une couche de diffusion enterrée 12 formée à une frontière entre la couche épitaxiale 14 et le substrat semiconducteur 10. Une couche de séparation de dispositif 16 est formée sur la couche épitaxiale 14 pour séparer latéralement une région de source et une région de drain, et une région de collecte du premier type de conductivité est formée dans la couche épitaxiale 14. La région de collecte du premier type de conductivité est étendue à partir de la région de drain 18 jusqu'à la couche de diffusion enterrée 12. Le dispositif DMOS comprend une multiplicité de régions de source 25, qui sont séparées latéralement. Chacune des régions de source 25 comprend une région de corps d'un deuxième type de conductivité, 20, dans une partie supérieure de la couche épitaxiale 14, une couche de diffusion fortement dopée du premier type de conductivité, 22, formée dans la région de corps 20, et une couche de diffusion fortement dopée d'un deuxième type de conductivité, 24. La partie supérieure de la région de corps 20 entre la couche de diffusion fortement dopée du premier type de conductivité 22 et la couche épitaxiale 14 est établie comme un canal d'un transistor DMOS. Une électrode de grille 30 est formée en interposant une couche d'isolation de grille 26 sur la couche épitaxiale 14. L'électrode de grille 30 recouvre une partie supérieure de la région de corps 20, qui est établie comme un canal d'un transistor DMOS. Un plot de contact de drain 34 et un plot de contact de source 32 sont respectivement connectés à la région de drain 18 et à la région de source 25. Sous une tension de fonctionnement normale, une tension est appliquée à la couche épitaxiale 14 dans le dispositif DMOS à travers un chemin à faible résistance 2879351 3 incluant une région de drain 18, la région de collecte 19 et la couche de diffusion enterrée 12. Un canal est formé dans la partie supérieure de la région de corps 20 entre une première couche de diffusion fortement dopée 22 et la couche épitaxiale 14. Du fait que le dispositif DMOS a une multiplicité de régions de source 25, une multiplicité de cellules de transistor DMOS sont connectées en parallèle pour fournir en combinaison un courant total du dispositif DMOS, de façon que le courant soit réparti entre les cellules. 1l en résulte que le claquage du dispositif peut être évité. Si une tension appliquée à la région de drain est augmentée, un transistor bipolaire vertical est activé d'une manière telle que des charges sont transférées entre la couche de diffusion enterrée 12 et la région de collecte 19, vers la région de drain 18. Le transistor bipolaire vertical comprend une couche de diffusion fortement dopée 22, du premier type de conductivité, en tant que région d'émetteur, la région de corps du deuxième type de conductivité en tant que région de base, et la couche épitaxiale du premier type de conductivité 14 en tant que région de collecteur. Si une distance horizontale à partir d'une région de source 25a, qui est à proximité immédiate de la région de drain 18, n'est pas suffisante, et un courant élevé tel qu'un courant d'ESD ou d'EOS, entre dans le dispositif DMOS, un transistor bipolaire latéral Tl est débloqué antérieurement à une tension inférieure à la tension de déblocage du transistor bipolaire vertical. Par conséquent, un plus fort phénomène de snapback se produit à une tension inférieure à une première tension de snapback normale, ce qui fait qu'une grande quantité de courant entre momentanément dans la région de base du transistor bipolaire horizontal Ti. Dans le cas où une concentration de dopage de la région de source est faible, pour avoir une plage de tension de fonctionnement élevée, une concentration de courant est induite par un élargissement 2879351 4 de base, et une défaillance thermique du dispositif DMOS se produit. Des exemples de modes de réalisation conformes à l'invention portent sur un dispositif DMOS qui est capable 5 d'empêcher une défaillance résultant d'une contrainte due à un courant élevé, telle qu'une ESD ou une EOD. Certains exemples de modes de réalisation conformes à l'invention procurent un dispositif DMOS qui évite qu'un courant élevé ne soit concentré sur une partie qui ne peut 10 pas endurer une contrainte de courant, en redistribuant le courant élevé généré momentanément. Dans certains autres exemples de modes de réalisation conformes à l'invention, il est proposé un dispositif DMOS incorporant une diode en polarisation inverse. Ce dispositif DMOS comprend une multiplicité de régions de source séparées de la région de drain. Une région de source à proximité immédiate de la région de drain est une première structure de diffusion dans laquelle une couche de diffusion fortement dopée, d'un deuxième type de conductivité, est formée dans la région de corps du deuxième type de conductivité. D'autres régions de source sont une deuxième structure de diffusion dans laquelle une couche de diffusion fortement dopée d'un premier type de conductivité et une couche de diffusion fortement dopée du deuxième type de conductivité sont formées dans la région de corps du deuxième type de conductivité. Les régions de source sont connectées l'une à l'autre avec des interconnexions, et par conséquent une tension de masse peut être appliquée. Une région de source de la première structure de diffusion et la région de drain forment une diode. Une région de source d'une deuxième structure de diffusion et la région de drain forment un transistor bipolaire. Par conséquent, avant qu'un claquage de la diode sous polarisation inverse ne se produise dans la région de source à proximité immédiate de la région de drain, des transistors bipolaires sont débloqués dans 2879351 5 d'autres régions de source qui sont suffisamment séparées de la région de drain. Il en résulte qu'un courant occasionnant une contrainte peut être redistribué. Une électrode de grille du dispositif DMOS conforme à la présente invention est en recouvrement avec une partie de la région de source. Un canal d'un transistor MOS est défini par l'électrode de grille dans la région de corps du deuxième type de conductivité de la deuxième structure de diffusion. Une tension de seuil du transistor MOS est inférieure à une tension de déblocage du transistor bipolaire, et une tension de déblocage du transistor bipolaire est inférieure à une tension de claquage en inverse de la diode. Du fait de ces caractéristiques, la défaillance du dispositif DMOS peut être évitée sous une tension de fonctionnement normale et avec l'apparition d'un courant élevé, tel qu'une ESD ou une EOD, lorsque par exemple on fait fonctionner un transistor DMOS de forte puissance avec un canal formé dans la région de corps, et on fait fonctionner un transistor bipolaire dans la région de source suffisamment séparée de la région de drain. Le dispositif DMOS conforme à un exemple de mode de réalisation comprend une couche épitaxiale du premier type de conductivité formée dans un substrat, une couche de diffusion enterrée du premier type de conductivité formée à une frontière de la couche épitaxiale et du substrat, une région de drain du premier type de conductivité formée sur une surface de la couche épitaxiale, une région de collecte du premier type de conductivité étendue à partir de la région de drain jusqu'à la couche de diffusion enterrée, et une multiplicité de régions de source séparées de la région de drain de façon à être formées sur la surface de la couche épitaxiale. Les régions de source comprennent: une première région de source incluant une première région de corps du deuxième type de conductivité et une première couche de diffusion fortement dopée du deuxième type de conductivité 2879351 6 formée dans la première région de corps, et. une deuxième région de source incluant une deuxième région de corps, une première couche de diffusion fortement dopée du premier type de conductivité formée dans la deuxième région de corps, et une deuxième couche de diffusion fortement dopée du deuxième type de conductivité. Dans ce cas, une région de source à proximité immédiate de la région de drain est une première région de source. Les régions de source sont connectées les unes aux autres avec des interconnexions, et par conséquent une tension de masse peut être appliquée aux première et deuxième régions de source. Une diode en polarisation inverse peut comprendre la couche épitaxiale du premier type de conductivité et la région de source du deuxième type de conductivité. Un transistor bipolaire peut comprendre la couche épitaxiale du premier type de conductivité, la deuxième région de corps du deuxième type de conductivité, et une couche de diffusion fortement dopée du premier type de conductivité dans la deuxième région de source. Le transistor bipolaire comprend la couche de diffusion fortement dopée du premier type de conductivité en tant que région d'émetteur, la deuxième région de corps en tant que région de base, et la couche épitaxiale en tant que région de collecteur. Du fait qu'une tension de déblocage du transistor bipolaire est inférieure à une tension de claquage en inverse de la diode, des transistors bipolaires peuvent être débloqués avant qu'un claquage ne se produise dans la diode, ce qui fait qu'un courant peut être redistribué. Le dispositif DMOS comprend en outre une couche d'isolation de grille et une électrode de grille, qui sont formées sur la couche épitaxiale. L'électrode de grille est en recouvrement avec les première et deuxième régions de corps. La première région de corps est située entre la première couche de diffusion fortement dopée du deuxième type de conductivité et la couche épitaxiale, et la 2879351 7 deuxième région de corps est située entre la couche de diffusion fortement dopée du premier type de conductivité et la couche épitaxiale. Un canal d'un transistor Métal-Oxyde-Semiconducteur (MOS) est défini par l'électrode de grille dans la deuxième région de corps entre la couche de diffusion fortement dopée du premier type de conductivité et la couche épitaxiale. Une tension de seuil du transistor MOS est inférieure à une tension de déblocage du transistor bipolaire. Par conséquent, sous une tension de fonctionnement normale, le transistor MOS fonctionne, et sous une tension élevée le transistor bipolaire est débloqué avant qu'un claquage ne se produise dans la diode. Il en résulte qu'un courant est redistribué. Dans les dessins. La figure 1 montre un dispositif VDMOS classique. figure 4 montre un VDMOS conforme à un exemple réalisation de la présente invention. va maintenant décrire ci-après de façon plus les exemples de modes de réalisation de la invention, en référence aux dessins annexés, qui des modes de réalisation de l'invention. On ne doit cependant pas interpréter l'invention comme étant limitée aux modes de réalisation présentés ici. Dans les dessins, les épaisseurs de couches et de régions sont exagérées pour la clarté. Des numéros semblables font référence à des éléments semblables dans l'ensemble des dessins. Il faut noter que lorsqu'il est dit qu'un élément tel qu'une couche, une région ou un substrat, est "sur" ou s'étend "sur" un autre élément, il peut être directement sur l'autre élément, ou s'étendre directement sur l'autre élément, ou bien des éléments intercalés peuvent également La un exemple La conforme à invention. La de mode de On figure 2 montre un dispositif VDMOS conforme à de mode de réalisation de la présente invention. figure 3 explique un fonctionnement du VDMOS un exemple de mode de réalisation de la présente complète présente montrent 2879351 8 être présents. En outre, le terme "fortement dopé" utilisé ici fait référence à une concentration supérieure à la moyenne. Des numéros semblables désignent des éléments semblables dans l'ensemble de la description. La figure 2 montre un dispositif VDMOS conforme à un mode de réalisation préféré de la présente invention. En se référant à la figure 2, on note que le VDMOS comprend une couche épitaxiale d'un premier type de conductivité sur un substrat semiconducteur 50 et une couche de diffusion enterrée 52 du premier type de conductivité à une frontière de la couche épitaxiale du premier type de conductivité et du substrat semiconducteur 50. De préférence, la couche épitaxiale est dopée avec une faible concentration (c'est-à-dire inférieure à la concentration moyenne), et la couche de diffusion enterrée 52 est dopée avec une concentration élevée (c'est-à-dire supérieure à la concentration moyenne), de façon à établir un chemin à faible résistance pour le dispositif DMOS. Une couche de séparation de dispositif 56 est formée dans la couche épitaxiale pour séparer une région de drain et une multiplicité de régions de source dans une direction de largeur. Une impureté d'un premier type de conductivité est implantée dans la couche épitaxiale pour former une région de drain 58 du premier type de conductivité. Une région de collecte 59 du premier type de conductivité est étendue jusqu'à la couche de diffusion enterrée sous la région de drain 58. Une multiplicité de régions de source sont formées sur une surface de la couche épitaxiale 54 séparée de la région de drain 58. Les régions de source sont classées en deux structures. Une première région de source 65a comprend une première région de corps 60a du deuxième type de conductivité, formée dans la couche épitaxiale 54, et une première couche de diffusion fortement dopée, 64a, d'un deuxième type de conductivité. La deuxième région de source 65b comprend une deuxième région de corps 60b du deuxième type de conductivité formée dans la couche 2879351 9 épitaxiale 54, une couche de diffusion fortement dopée du premier type de conductivité, 62, formée dans la deuxième région de corps 60b, et une deuxième couche de diffusion fortement dopée d'un deuxième type de conductivité 64b. Parmi la multiplicité de régions de source, on trouve la première région de source 65a qui est à proximité immédiate de la région de drain 58, et la deuxième région de source 65b qui est séparée de la région de drain 58. Une électrode de grille 70 est formée en interposant une couche d'isolation de grille 66 sur la couche épitaxiale 54. L'électrode de grille 70 est en recouvrement avec une partie des régions de source. Comme représenté sur la figure 2, l'électrode de grille 70 est en recouvrement avec une partie supérieure de la deuxième région de corps 60b entre la couche de diffusion fortement dopée 62 du premier type de conductivité et la couche épitaxiale 54. Le dispositif DMOS comprend une multiplicité de cellules de transistor DMOS, qui sont connectées en parallèle. Un canal du dispositif DMOS est défini sur une surface de la deuxième région de corps 60b. Un plot de contact de drain 74 est connecté à la région de drain. Un plot de contact de source 72 est connecté respectivement aux première et deuxième régions de source 65a et 65b. Les première et deuxième régions de source 65a et 65b sont connectées l'une à l'autre avec des interconnexions. Par exemple, lorsqu'une tension de charge Vd est appliquée au plot de contact de drain 74, un signal de commande Vg est appliqué à l'électrode de grille 70, et une tension de masse Vs est appliquée au plot de contact de source 72 sous une tension de fonctionnement normale, un canal est formé sur la surface de la seconde région de corps 60b, ce qui a pour effet de débloquer la cellule de transistor DMOS. La figure 3 illustre le fonctionnement du 35 dispositif VDMOS conforme à un mode de réalisation préféré de la présente invention. 2879351 10 En se référant à la figure 3, on note que ce dispositif DMOS comprend une diode Dl et un transistor bipolaire vertical T2. La diode Dl comprend la première région de source 65a et la couche épitaxiale 54. Le transistor bipolaire vertical T2 comprend la deuxième région de source 65b et la couche épitaxiale 54. Dans le cas d'un dispositif DMOS de type N, la diode Dl comprend la première région de source 65a du deuxième type de conductivité en tant que région d'anode, et la couche épitaxiale du premier type de conductivité 54 en tant que région de cathode. De plus, le transistor bipolaire T2 comprend une couche de diffusion fortement dopée, du premier type de conductivité, 62, en tarit que région d'émetteur, une deuxième région de corps du deuxième type de conductivité 60b, en tant que région de base, et la couche épitaxiale du premier type de conductivité 54 en tant que région de collecteur. Les première et deuxième régions de source 65a et 65b sont connectées l'une à l'autre avec des interconnexions et, par conséquent, la même polarisation est appliquée. De ce fait, il est formé une structure de circuit équivalent dans laquelle la région d'émetteur du transistor bipolaire T2 est connectée électriquement à la région d'anode de la diode Dl. Sous une tension de fonctionnement normale, lorsqu'une tension de charge Vd, un signal de commande Vg et une tension de masse Vs sont respectivement appliqués au plot de contact de drain 74, à l'électrode de grille 70 et au plot de contact de source 72, la tension de charge Vd est appliquée à la couche épitaxiale 54 à travers un chemin à faible résistance incluant la région de collecte 59 et la couche de diffusion enterrée 52. Un canal est formé sur une surface de la deuxième région de corps 60b entre la couche de diffusion fortement dopée du premier type de conductivité 62 et la couche épitaxiale 54, de façon que la cellule de transistor DMOS soit débloquée. Du fait qu'une tension de claquage en inverse de la diode Dl est 2879351 11 suffisamment supérieure à la tension de déblocage du transistor DMOS, un courant circule le long d'un chemin à faible résistance connecté à la région de collecte 59 et à la couche de diffusion enterrée 52. De plus, un chemin de courant est formé perpendiculairement à la couche épitaxiale et, par conséquent, un courant circule à travers le canal du transistor DMOS. Si une tension appliquée à la région de drain 58 est augmentée au- delà de la tension de déblocage du transistor bipolaire T2, indépendamment du fait que le signal de commande Vg soit appliqué ou non à l'électrode de grille 70, le transistor bipolaire T2 est débloqué. Il en résulte que le courant circulant à travers le canal du transistor DMOS circule verticalement à travers la seconde région de corps 60b. Du fait qu'un courant circule le long du chemin à faible résistance sous une tension élevée, il est possible d'éviter qu'une densité de courant de surface ne soit augmentée dans la région de source voisine de la région de drain 58. Il est préférable que la tension de claquage de la diode Dl soit plus élevée que la tension de déblocage du transistor bipolaire T2. Dans un dispositif DMOS classique, lorsqu'un courant élevé tel qu'un courant d'ESD ou d'EOS entre dans le dispositif, un transistor bipolaire horizontal (voir Tl sur la figure 1) entre la région de drain et la région de source voisine est débloqué à l'avance sous une tension inférieure à la tension de déblocage du transistor bipolaire vertical T2. Pour cette raison, une grande quantité de courant est momentanément concentrée sur la région de source 25a, ce qui occasionne une défaillance thermique du dispositif. Cependant, avec des exemples de modes de réalisation de la présente invention, une diode en polarisation inverse est mise en oeuvre dans la région de source proche de la région de drain 58, et par conséquent un courant n'est pas concentré sur la première région de source proche de la région de drain, mais à la place un 2879351 12 chemin de courant est formé à travers la couche de diffusion enterrée 52 vers la deuxième région de source 60b. Par conséquent, une impulsion d'ESD avec une courte durée du fait du déblocage du transistor bipolaire vertical T2, peut être déchargée effectivement. Dans une pointe de courant d'EOS dans laquelle une grande quantité de charges entrent, un courant est divisé entre le transistor bipolaire T2 et la diode Dl, et par conséquent une concentration de courant peut être atténuée. En d'autres termes, un courant est limité en augmentant le courant du transistor bipolaire T2 et la résistance à l'état conducteur. Ensuite, si une tension est augmentée à nouveau par la limitation de courant du transistor bipolaire T2 et une augmentation de la résistance, il se produit un claquage d'une diode, ce qui fait qu'un chemin de courant change pour passer par la diode Dl. Si la résistance à l'état conducteur du transistor bipolaire T2 est diminuée, et le transistor bipolaire T2 est débloqué, un chemin de courant est changé pour passer de la diode Dl au transistor bipolaire T2. En effectuant ces processus de façon répétée, il est possible d'atténuer une concentration de courant sous l'effet de la pointe de courant d'EOS. Il est possible de diminuer la tension de claquage de la diode Dl en abaissant une concentration de dopage. De façon classique, il y a une limitation à l'abaissement d'une concentration de dopage d'une région de corps en tant que région de base du transistor bipolaire, à cause d'une concentration de courant par une augmentation de largeur de la base. Cependant, avec des exemples de modes de réalisation de la présente invention, du fait qu'on fait fonctionner comme une diode une région de source qui ne peut pas endurer des phénomènes d'ESD ou d'EOS, un courant est divisé bien qu'une concentration de base du transistor bipolaire soit diminuée. Il en résulte qu'on obtient une 2879351 13 endurance suffisante vis-à-vis d'une défaillance thermique du dispositif. La figure 4 montre un dispositif DMOS vertical conforme à un exemple de mode de réalisation de la présente 5 invention. En se référant à la figure 4, on note que, de façon similaire au dispositif DMOS de la figure 2, le dispositif DMOS vertical comprend une couche épitaxiale 154 d'un premier type de conductivité sur un substrat semiconducteur 150, une couche de diffusion enterrée du premier type de conductivité 152, une région de drain d'un premier type de conductivité 158 et une région de collecte 159, qui sont formées sur la couche épitaxiale 154, et une multiplicité de régions de source 165a et 165b, qui sont séparées par une couche de séparation de dispositif 156, vis-à- vis de la région de drain 158, et sont formées sur la couche épitaxiale 154. Les régions de source 165a et 165b sont formées dans une couche épitaxiale 154 définie par la région de drain 158 et la région de collecte 159. Les régions de source 165a et 165b sont disposées de façon bidimensionnelle dans une région entourée par la région de drain. La première région de source 165a, qui est à proximité immédiate de la région de drain, a une structure dans laquelle une première couche de diffusion fortement dopée d'un deuxième type de conductivité est formée dans une première région de corps du deuxième type de conductivité. La deuxième région de source 156b qui est séparée de la région de drain 158, de façon similaire à un dispositif DMOS classique, a une structure dans laquelle une couche de diffusion fortement dopée du premier type de conductivité, 162, et une deuxième couche de diffusion fortement dopée du deuxième type de conductivité, 164b, sont formées dans une deuxième région de corps 160b du deuxième type de conductivité. Par exemple, dans la fabrication d'un dispositif DMOS avec une structure de 2879351 14 cellules de source de type matriciel ou une structure en nid d'abeilles, des cellules de source de bord proches de la région de drain peuvent être formées avec une structure similaire à la première région de source 165a, et des cellules de source centrales peuvent être formées avec une structure similaire à la deuxième région de source 165b. Une électrode de grille 170 est formée en interposant une couche isolante de grille 166 sur la couche épitaxiale 154. De façon similaire à une électrode de grille d'un dispositif DMOS classique, l'électrode de grille peut avoir une structure en forme de treillis dans laquelle des régions de source sont à nu. L'électrode de grille 170 est en recouvrement avec la deuxième région de corps 160b en constituant une multiplicité de transistors DMOS ayant un canal sur une surface de la deuxième région de corps du deuxième type de conductivité 160b, entre la couche de diffusion fortement dopée du premier type de conductivité, 162,, et la couche épitaxiale du premier type de conductivité. Du fait que le dispositif DMOS comprend une multiplicité de transistors bipolaires, un courant élevé occasionnant une contrainte est divisé entre la multiplicité de transistors bipolaires et la diode. Par conséquent, il est possible d'éviter une défaillance thermique du dispositif DMOS. Comme mentionné précédemment, dans le dispositif DMOS ayant une multiplicité de régions de source séparées de la région de drain, on fait fonctionner la diode en changeant une structure de diffusion d'impuretés d'une région de source voisine de la région de drain. Par conséquent, un chemin à courant élevé est formé en cas d'ESD ou d'EOS, de façon à pouvoir éviter la défaillance du dispositif. Ainsi, un chemin de courant vers la région de source à proximité immédiate de la région de drain, qui ne peut pas endurer un phénomène d'EOS oud'ESD, est interrompu par une diode, et un courant circule 2879351 15 verticalement à travers un chemin à faible résistance, par l'intermédiaire d'une couche de diffusion enterrée dans une région de source séparée de la région de drain. Il en résulte que le courant n'est pas concentré mais est divisé, ce qui empêche la défaillance du dispositif. Les exemples de modes de réalisation de la présente invention ayant été décrits, on notera en outre qu'il apparaît aisément à l'homme de l'art que divers changements peuvent être effectués sans sortir de l'esprit et du cadre de l'invention qui sont définis par les limites des revendications jointes. 2879351 16 REVENDICATIONS 1. Dispositif Métal-Oxyde-Semiconducteur Vertical à Double Diffusion (VDMOS) caractérisé en ce qu'il comprend: une région de drain (58) d'un premier type de conductivité formée sur une couche épitaxiale {54) du premier type de conductivité, une multiplicité de régions de source (65a, 65b) à double diffusion, séparées de la région de drain, formées sur la couche épitaxiale (54), et une électrode de grille (70) en recouvrement sur une région supérieure d'une partie de la région de source (65a, 65b); et en ce qu'une région de source (65a) à proximité immédiate de la région de drain (58) est une première structure de diffusion dans laquelle une couche de diffusion fortement dopée (64a) d'un deuxième type de conductivité est formée dans une région de corps (60a) du deuxième type de conductivité; et d'autres régions de source (65b) sont une deuxième structure de diffusion dans laquelle une couche de diffusion fortement dopée (62) du premier type de conductivité et une couche de diffusion fortement dopée (64b) du deuxième type de conductivité sont formées dans une région de corps (60b) du deuxième type de conductivité. 2. Dispositif VDMOS selon la revendication 1, caractérisé en ce que la région de source (65a) de la première structure de diffusion et la région de source (65b) de la seconde structure de diffusion sont connectées par des interconnexions. 3. Dispositif VDMOS selon la revendication 1, caractérisé en ce que lorsqu'une décharge électrostatique (ESD) ou une surcharge électrique (EOS) est appliquée à la région de drain (58), la région de drain (58) et la région de source (65a) de la première structure de diffusion fonctionnent comme une diode, et la région de drain (58) et la région de source (65b) de la seconde structure de diffusion fonctionnent comme un transistor bipolaire. 4. Dispositif VDMOS selon la revendication 3, caractérisé en ce qu'une tension de claquage de la diode 2879351 17 est supérieure à une tension de déblocage du transistor bipolaire. 5. Dispositif VDMOS selon la revendication 1, caractérisé en ce que lorsqu'un signal de commande (Vg) est 5 appliqué à l'électrode de grille (70), un canal d'un transistor MOS est formé dans la région de corps (60b) deuxième type de conductivité de la deuxième structure diffusion. 6. Dispositif VDMOS selon la revendication 5, caractérisé en ce que lorsque l'ESD ou l'EOS est appliquée à la région de drain (58), la région de drain et la région de source (65a) de la première structure de diffusion fonctionnent comme une diode, et la région de drain (58) et la région de source (65b) de la deuxième structure de diffusion fonctionnent comme un transistor bipolaire; et en ce que la tension de déblocage du transistor bipolaire est du de supérieure tension de à une tension de seuil du transistor MOS, et une claquage inverse de la diode est supérieure à la tension de déblocage du transistor bipolaire. 7. Vertical à comprend: Un dispositif Métal-Oxyde-Semiconducteur Double Diffusion (VDMOS) caractérisé en ce qu'il une couche épitaxiale (154) d'un premier type de conductivité formée sur un substrat (150); une couche de diffusion enterrée (152) du premier type de conductivité formée dans une partie frontière de la couche épitaxiale (154) et du substrat (150); une région de drain (158) du premier type de conductivité formée sur une partie supérieure de la couche épitaxiale (154); et une multiplicité de régions de source (165a, 165b) séparées de la région de drain et formées dans la partie supérieure de la couche épitaxiale (154); et en ce que les régions de source comprennent: une première région de source (165a) comprenant une première région de corps (160a) d'un deuxième type de conductivité et une première couche de diffusion fortement dopée (164a) du deuxième type de conductivité, formée dans la première région de corps 2879351 18 (160a); et une deuxième région de source (165b) comprenant une deuxième région de corps (160b), une première couche de diffusion fortement dopée (162) du premier type de conductivité formée dans la deuxième région de corps (160b), et une deuxième couche de diffusion fortement dopée (164b) du deuxième type de conductivité, la région de source à proximité immédiate de la région de drain (158) étant la première région de source (165a). 8. Dispositif VDMOS selon la revendication 7, caractérisé en ce que la première région de source (165a) et la deuxième région de source (165b) sont connectées l'une à l'autre par des interconnexions. 9. Dispositif VDMOS selon la revendication 7, caractérisé en ce que lorsqu'une décharge électrostatique (ESD) ou une surcharge électrique (EOS) est appliquée à la région de drain (158), la région de drain, la couche épitaxiale (154) et la première région de source (165a) fonctionnent comme une diode. 10. Dispositif VDMOS selon la revendication 7, caractérisé en ce que lorsqu'une ESD ou une EOS est appliquée à la région de drain (158), la région de drain, la couche épitaxiale (154) et la deuxième région de source (165b) fonctionnent comme une diode. 11. Dispositif VDMOS selon la revendication 10, caractérisé en ce que le transistor bipolaire comprend la couche de diffusion fortement dopée (162) du premier type de conductivité pour une région d'émetteur, la deuxième région de corps (160b) pour une région de base, et la couche épitaxiale (154) pour une région de collecteur. 12. Dispositif VDMOS selon la revendication 7, caractérisé en ce que lorsqu'une ESD ou l'EOS est appliquée, la couche épitaxiale (154) et la première région de source (165a) fonctionnent comme une diode, et la couche épitaxiale (154) et la deuxième région de source (165b) fonctionnent comme un transistor bipolaire; et en ce qu'une 2879351 19 tension de déblocage du transistor bipolaire est inférieure à une tension de claquage inverse de la diode. 13. Dispositif VDMOS selon la revendication 7, caractérisé en ce qu'il comprend en outre: une couche d'isolation de grille (166) formée sur la couche épitaxiale (154); et une électrode de grille (170) formée sur la couche d'isolation de grille (166) en recouvrement avec une première région de corps (160a) et une deuxième région de corps (160b); et en ce que la première région de corps (160a) est placée entre la première couche de diffusion fortement dopée (164a) du deuxième type de conductivité et la couche épitaxiale (154); et la deuxième région de corps (160b) est placée entre la couche de diffusion fortement dopée {162) du premier type de conductivité et la couche épitaxiale {154). 14. Dispositif VDMOS selon la revendication 13, caractérisé en ce que lorsqu'un signal de commande (Vg) est appliqué à l'électrode de grille (170), un canal d'un transistor Métal-Oxyde-Semiconducteur (MOS) est formé dans la deuxième région de corps (160b) entre la couche de diffusion fortement dopée (162) du premier type de conductivité et la couche épitaxiale (154). 15. Dispositif VDMOS selon la revendication 14, caractérisé en ce que lorsque la décharge électrostatique (ESD) ou la surcharge électrique (EOS) est appliquée, la couche épitaxiale (154) et la première région de source (165a) fonctionnent comme une diode, et la couche épitaxiale (154) et la deuxième région de source (165b) fonctionnent comme un transistor bipolaire; et en ce que la tension de déblocage du transistor bipolaire est inférieure à la tension de claquage inverse de la diode. 16. Dispositif VDMOS selon la revendication 15, caractérisé en ce que le transistor bipolaire comprend la couche épitaxiale (154) en tant que région de collecteur, la deuxième région de corps (160b) en tant que région de 2879351 20 base et la couche de diffusion fortement dopée (162) du premier type de conductivité en tant que région d'émetteur. 17. Dispositif VDMOS selon la revendication 15, caractérisé en ce qu'une tension de seuil du transistor MOS est inférieure à la tension de déblocage du transistor bipolaire; et en ce que la tension de déblocage du transistor bipolaire est inférieure à la tension de claquage inverse de la diode.