Brevet FR2872355A1 — publié le 20051230

La présente invention concerne un circuit intégré et un procédé pour générer un signal d'horloge et plus précisément, un circuit intégré et un procédé pour générer un signal d'horloge qui sont capables d'ajuster la fréquence du signal d'horloge en fonction de la quantité d'énergie consommée par un dispositif, tout en maintenant une tension d'alimentation électrique interne à une valeur stable. L'utilisation de dispositifs portables utilisant des batteries s'est largement répandue. Pour ces dispositifs portables, une faible consommation d'énergie est un facteur attrayant en raison du fait que le dispositif peut être utilisé plus souvent sans qu'il soit nécessaire de charger ou de remplacer la batterie. Une approche permettant de réduire la consommation d'énergie de ces dispositifs est de mettre un système en mode de veille lorsque le système est inactif pendant un certain temps. Une autre approche permettant de réduire la consommation d'énergie consiste à ajuster la probabilité de commutation entre différents états de consommation d'énergie, un niveau de tension d'alimentation ou une fréquence d'horloge lorsque le système fonctionne en synchronisme avec le signal d'horloge. Un exemple de circuit permettant d'ajuster la fréquence d'horloge (ou la vitesse d'horloge) est décrit dans la publication du brevet coréen mis à l'inspection publique No. 2004-17039. Le circuit de la publication du brevet coréen mis à l'inspection publique numéro 2004-17039 détecte une quantité de courant consommée par un dispositif à circuit intégré et ajuste la fréquence d'horloge sur la base de la consommation de courant détectée. Lorsque la consommation de courant détectée croît, la fréquence d'horloge est réduite. En outre, une tension de référence est comparée à une tension d'alimentation électrique interne et le résultat de la comparaison est utilisé pour commander un circuit générateur d'horloge. La tension d'alimentation électrique interne est utilisée comme tension d'alimentation du circuit générateur d'horloge. Le circuit de la publication du brevet coréen mis à l'inspection publique numéro 2004-17039 ne fait pas varier le courant maximum admissible en fonction du mode de fonctionnement du système. Par conséquent, le circuit ne peut ajuster de façon variable la vitesse de fonctionnement du système en raison du fait que le circuit fonctionne avec un courant admissible maximum limité. Par conséquent, il est nécessaire de disposer d'un circuit intégré permettant de générer un signal d'horloge dont la consommation maximale de courant peut être ajustée de façon variable et permettant d'ajuster la fréquence du signal d'horloge en fonction de la consommation maximale de courant ajustée. La présente invention a pour caractéristique de fournir un circuit intégré et un procédé pour générer un signal d'horloge capable d'ajuster la fréquence du signal d'horloge en fonction de sa consommation maximale de courant. Selon un aspect de la présente invention, celle-ci fournit un circuit intégré pour générer un signal d'horloge. Le circuit intégré comporte une unité de conversion de tension, une unité de détermination de puissance maximale, une unité de commande d'horloge et un générateur d'horloge. L'unité de conversion de tension convertit une tension d'alimentation électrique externe en une tension d'alimentation électrique interne et détecte la variation de la consommation de courant d'un bloc fonctionnel pour générer une tension détectée. Le bloc fonctionnel consomme une quantité prédéterminée de courant en utilisant la tension d'alimentation électrique interne. L'unité de détermination de puissance maximale détermine une consommation maximale du courant du bloc fonctionnel et convertit la consommation maximale de courant en une tension maximale admissible correspondante. L'unité de commande d'horloge génère au moins un signal de commande de fréquence sur la base d'une comparaison entre la tension détectée et la tension maximale admissible. Le générateur d'horloge génère un signal d'horloge dont la fréquence est ajustée en fonction du signal de commande d'horloge. La présente invention propose un circuit intégré pour générer un signal d'horloge, comprenant: une unité de conversion de tension configurée pour convertir une tension d'alimentation électrique externe en une tension d'alimentation électrique interne, détecter une variation de la consommation de courant d'un bloc fonctionnel et générer une tension détectée, remarquable en ce que le bloc fonctionnel consomme une certaine quantité de courant en utilisant la tension d'alimentation électrique interne; une unité de détermination de puissance maximale configurée pour déterminer une consommation maximale de courant du bloc fonctionnel et convertir la consommation maximale de courant en une tension maximale admissible correspondante; une unité de commande d'horloge configurée pour générer au moins un signal de commande de fréquence sur la base d'une comparaison entre la tension détectée et la tension maximale admissible; et un générateur d'horloge configuré pour générer le signal d'horloge, dans lequel une fréquence du signal d'horloge est ajustée en fonction du signal de commande de fréquence. Dans un mode particulier de réalisation, l'unité de conversion de tension comporte: une unité de détection de courant configurée pour générer une première tension de comparaison et la tension d'alimentation électrique interne; et un premier comparateur configuré pour comparer la première tension de comparaison à une tension de référence 35 d'entrée pour générer la tension détectée. Dans un mode particulier de réalisation, l'unité de détection de courant comporte: un trajet de détection de courant configuré pour réduire un niveau de tension de la première tension de comparaison lorsque la consommation de courant du bloc fonctionnel augmente; et une alimentation en courant configurée pour fournir un courant au trajet de détection de courant et au bloc fonctionnel. Selon une caractéristique particulière, la quantité de courant délivrée par l'alimentation en courant est ajustée en fonction de la tension détectée. Dans un mode particulier de réalisation, l'unité de détermination de puissance maximale comporte: une unité de détermination de consommation de courant configurée pour déterminer la consommation maximale de courant du bloc fonctionnel sur la base du signal de commande de puissance; et une unité génératrice de tension maximale admissible configurée pour générer la tension maximale admissible correspondant à un courant de sortie de l'unité de détermination de consommation de courant. Selon une caractéristique particulière, l'unité de détermination de consommation de courant comporte: une pluralité de sources de courant connectées en parallèle, les sources de courant étant rendues sélectivement passantes par le signal de commande de puissance. Selon un autre aspect de l'invention, celle-ci fournit un procédé pour générer un signal d'horloge. Dans ce procédé, une tension d'alimentation électrique externe est convertie en une tension d'alimentation électrique interne et la variation de la consommation de courant est détectée pour générer une tension détectée. La consommation maximale de courant est déterminée et la consommation maximale de courant est convertie en une tension maximale admissible correspondante. Au moins un signal de commande de fréquence est généré sur la base d'une comparaison entre la tension détectée et la tension maximale admissible. Un signal d'horloge dont la fréquence est ajustée en fonction du signal de commande de fréquence est généré. Dans un mode particulier de réalisation, l'étape de conversion de la consommation maximale de courant comprend: le fait de rendre sélectivement passante au moins une 10 source de courant; et la fourniture d'un courant par la source de courant rendue sélectivement passante à une charge reliée à ladite au moins une source de courant. Dans un mode particulier de réalisation, l'étape de 15 production d'au moins un signal de commande de fréquence comprend: la production d'une tension de comparaison correspondant à la tension détectée; la comparaison de la tension de comparaison à la 20 tension maximale admissible; et la production du signal de commande de fréquence sur la base de la comparaison entre la tension de comparaison et la tension maximale admissible. Dans un mode particulier de réalisation, l'étape de conversion d'une tension d'alimentation électrique externe en une tension d'alimentation interne et de détection de la variation de la tension d'alimentation électrique interne pour générer une tension détectée, comprend: la production d'une première tension de comparaison et de la tension d'alimentation électrique interne; et la comparaison de la première tension de comparaison à la tension de référence d'entrée pour générer la tension détectée. La présente invention ressortira de la lecture de la description détaillée présentée ci-après d'exemples de modes de réalisation de celle- ci illustrés en référence aux dessins annexés dans lesquels des éléments identiques sont représentés par des références numériques identiques, ces dessins étant fournis à titre non limitatif d'illustration des exemples de modes de réalisation de l'invention. La figure 1 est un schéma fonctionnel illustrant un circuit intégré servant à générer un signal d'horloge conformément à un exemple de mode de réalisation de l'invention. La figure 2 est un schéma synoptique illustrant un circuit intégré servant à générer un signal d'horloge conformément à un exemple de mode de réalisation de l'invention. La figure 3A est un schéma synoptique illustrant une unité de détermination de puissance maximale conforme à un 15 exemple de mode de réalisation de l'invention. La figure 3B est un schéma synoptique illustrant une unité de détermination de puissance maximale conforme à un autre exemple de mode de réalisation de l'invention. La figure 4A est un schéma synoptique illustrant une unité de commande d'horloge conforme à un exemple de mode de réalisation de l'invention. La figure 4B est un schéma synoptique illustrant une unité de commande d'horloge conforme à un autre exemple de mode de réalisation de l'invention. La présente invention va être décrite ci-après en détail en référence aux dessins annexés. La figure 1 est un schéma synoptique illustrant un circuit intégré pour générer un signal d'horloge conformément à un exemple de mode de réalisation de l'invention. Se référant à la figure 1, le circuit intégré servant à générer un signal d'horloge comporte une unité de conversion de tension 100, une unité de détermination de puissance maximale 200, une unité de commande d'horloge 300, une unité génératrice d'horloge 400 et un bloc fonctionnel 500. L'unité de conversion de tension 100 est alimentée par une tension d'alimentation électrique externe Ext_VDD et par une tension de référence Vref. La tension d'alimentation électrique externe ExtVDD est convertie en une tension d'alimentation électrique interne Int VDD par l'unité de conversion de tension 100. En outre, l'unité de conversion de tension 100 détecte la variation de la consommation de courant du bloc fonctionnel 500 pour générer une tension détectée Vmon en utilisant la tension de référence Vref. Lorsque la consommation de courant du bloc fonctionnel 500 augmente, la tension d'alimentation électrique interne IntVDD diminue et une tension correspondant au niveau de consommation de courant du bloc fonctionnel 500 diminue également. Sur la base d'une comparaison entre la tension de référence Vref et la tension correspondant au niveau de consommation de courant du bloc fonctionnel 500, la tension détectée Vmon diminue. Lorsque la tension détectée Vmon diminue, le courant délivré par la tension d'alimentation électrique externe Ext VDD augmente. Par conséquent, la tension d'alimentation électrique interne IntVDD peut rester à un niveau prédéterminé. L'unité de détermination de puissance maximale 200 détermine une consommation maximale de courant du circuit intégré sur la base d'un signal de commande de puissance fourni de l'extérieur Vctl. La consommation maximale de courant est convertie en une tension qui est définie comme étant la tension maximale admissible Vmax. L'unité de commande d'horloge 300 génère un signal de commande de fréquence Fctl sur la base d'une comparaison entre la tension détectée Vmon et de la tension maximale admissible Vmax. Par exemple, l'unité de commande d'horloge 300 convertit la tension détectée Vmon en une tension de comparaison Vcomp et compare la tension de comparaison Vcomp à la tension maximale admissible Vmax pour générer le signal de commande de fréquence Fctl. Par exemple, lorsque la tension d'alimentation électrique interne Int VDD diminue, la tension détectée Vmon est réduite et la tension de comparaison Vcomp est augmentée sur la base de la tension détectée réduite Vmon. La tension de comparaison augmentée Vcomp est comparée à la tension maximale admissible Vmax pour réduire le niveau du signal de commande de fréquence Fctl généré par l'unité de commande d'horloge 300. Selon le niveau réduit du signal de commande de fréquence Fctl, un signal d'horloge PACLK délivré en sortie par l'unité génératrice d'horloge 400 présente une fréquence réduite. Lorsque la fréquence réduite du signal d'horloge PACLK est fournie au bloc fonctionnel 500, la consommation de courant du bloc fonctionnel 500 diminue. Par conséquent, la consommation d'énergie du circuit intégré destiné à générer le signal d'horloge est réduite, ce qui a pour conséquence que le circuit fonctionne dans une configuration de contreréaction négative. La figure 2 est un schéma synoptique illustrant un circuit intégré servant à générer le signal d'horloge conformément à l'exemple de mode de réalisation de l'invention. Se référant à la figure 2, l'unité de conversion de tension 100 comporte une unité de détection de courant 140 et une première unité de comparaison de tension 120. L'unité de détection de courant 140 comporte une alimentation en courant et un trajet de détection de courant connecté à l'alimentation en courant pour générer une première tension de comparaison et la tension d'alimentation électrique interne Int VDD. Sur la figure 2, l'alimentation en courant comporte un transistor PMOS P10 et le trajet de détection de courant comporte des résistances R10 et R11. La première unité de comparaison de tension 120 comporte un comparateur CMP1. Une tension de référence Vref est appliquée à une borne d'entrée négative du comparateur CMP1 et la première tension de comparaison est appliquée à une borne d'entrée positive du comparateur CMP1. Lorsque la consommation de courant du bloc fonctionnel 500 augmente, le niveau de la tension d'alimentation électrique interne Int VDD diminue. Sur la base de la tension d'alimentation électrique interne réduite Int VDD, le niveau de courant passant à travers les résistances R10 et R11 dans le trajet de détection de courant diminue. Par conséquent, la première tension de comparaison diminue. Par exemple, le comparateur CMP1 correspond à un comparateur linéaire. Par conséquent, la tension détectée Vmon diminue du fait de la diminution de la première tension de comparaison. Comme la tension détectée Vmon est appliquée à une électrode de grille du transistor PMOS P10 de l'alimentation en courant, la diminution de la tension détectée Vmon provoque une augmentation de la tension grille-source du transistor PMOS P10. Par conséquent, la quantité de courant passant à travers les résistances R10 et R11 du trajet de détection de courant augmente et la tension d'alimentation électrique interne réduite Int VDD augmente pour atteindre un niveau prédéterminé. L'unité de détermination de puissance maximale 200 détermine une consommation maximale de courant sur la base du signal de commande de puissance fourni de l'extérieur Vctl et convertit la consommation maximale de courant en la tension maximale admissible Vmax correspondante. L'unité de détermination de puissance maximale 200 comporte une unité de détermination de consommation de courant 220 et une unité génératrice de tension maximale admissible 240. L'unité de détermination de consommation de courant 220 détermine une consommation maximale de courant du bloc fonctionnel 500 et l'unité génératrice de tension maximale admissible 240 génère la tension maximale admissible Vmax. Sur la figure 2, l'unité de détermination de consommation de courant 220 comporte une pluralité de transistors P20, P21 et P22 connectés en parallèle et l'unité génératrice de tension maximale admissible 240 comporte une résistance R21 pour convertir un courant passant à travers un transistor rendu sélectivement passant de l'unité de détermination de consommation de courant 220 en une tension. Les transistors P20, P21 et P22 peuvent fonctionner indépendamment en réponse au signal de commande de puissance Vctl. En outre, les dimensions des transistors P20, P21 et P22 respectifs (par exemple le rapport (W/L) de la largeur de canal (W) du transistor à la longueur de canal (L) du transistor) peuvent être différentes les unes des autres. Par exemple, le rapport largeur à longueur (W/L) du transistor P21 est deux fois supérieur au rapport W/L du transistor P20. En outre, le rapport W/L du transistor P22 est quatre fois supérieur au rapport W/L du transistor P20. Pour étendre la gamme de consommations de puissance maximale pouvant être sélectionnées, on peut prévoir de façon supplémentaire au moins un transistor ayant une dimension de transistor différente (par exemple un rapport W/L différent) en parallèle avec l'unité de détermination de consommation de courant 220. Comme illustré dans l'unité de détermination de consommation de courant 220, les transistors P20, P21 et P22 sont sélectivement rendus passants en réponse au signal de commande de puissance Vctl. La quantité de courant passant à travers la résistance R21 est déterminée par une tension source-grille du transistor rendu passant, le rapport W/L du transistor rendu passant, et le nombre de transistors rendus passants. Par conséquent, le transistor rendu passant joue le rôle de source de courant. Le courant fourni par la source de courant (par exemple le transistor rendu passant) passe à travers l'unité génératrice de tension maximale admissible 240 pour générer un niveau de tension prédéterminé. L'unité génératrice de tension maximale admissible 240 comporte au moins une charge. Sur la figure 2, l'unité génératrice de tension maximale admissible 240 comporte la résistance R21. Par conséquent, le courant passant à travers la résistance R21 détermine la tension maximale admissible Vmax. En outre, l'unité de détermination de puissance maximale 200 peut par ailleurs comporter une unité de détermination de tension initiale admissible 260. Sur la figure 2, l'unité de détermination de tension initiale admissible 260 comporte une résistance R20. La résistance R20 est connectée entre la tension d'alimentation électrique interne IntVDD et la résistance R21. Lorsque les transistors P20, P21 et P22 de l'unité de détermination de consommation de courant 220 sont tous rendus non passants par le signal de commande de puissance Vctl, la tension maximale admissible Vmax est déterminée par un rapport de résistances entre les résistances R20 et R21. La tension maximale admissible déterminée Vmax est ici définie comme étant la valeur initiale de la tension maximale admissible. L'unité de commande d'horloge 300 comporte un générateur de tension de comparaison 320 et une seconde unité de comparaison de tension 340. Le générateur de tension de comparaison 320 comporte un transistor P30 qui est un miroir de courant du transistor P10 de l'unité de détection de courant 140. Plus précisément, une grille du transistor P10 est reliée à une grille du transistor P30 du générateur de tension de comparaison 320 et les tensions grille-source des deux transistors P10 et P30 sont identiques. Par conséquent, un courant source-drain du transistor P30 est déterminé par le rapport de dimensions entre les deux transistors P10 et P30. Le courant source- drain du transistor P30 est généré en établissant un miroir du courant passant dans le transistor P10 de l'unité de détection de courant 140. Par conséquent, le transistor P30 du générateur de tension de comparaison 320 joue le rôle de source de courant commandée en tension. En outre, le générateur de tension de comparaison 320 comporte une résistance R30 pour convertir le courant fourni par la source de courant commandée en tension (par exemple le transistor P30) en une tension. Il est à noter que le générateur de tension de comparaison 320 peut comporter deux résistances ou davantage pour convertir en une tension le courant fourni par la source de courant commandée en tension. Par conséquent, dans une analyse de signaux intenses, un courant de polarisation du générateur de tension de comparaison 320 est proportionnel au courant de polarisation dans le sens source-drain du transistor P10 de l'unité de détection de courant 140. Lorsque le courant de polarisation du transistor P10 croît, le courant de polarisation du transistor P30 croît également proportionnellement au courant de polarisation du transistor P10. Le rapport de courant de polarisation entre les deux transistors P10 et P30 est déterminé par le rapport de dimensions (par exemple par le rapport W/L) des transistors P10 et P30. Lorsque la tension détectée Vmon décroît, la tension source-grille du transistor P30 croît et le courant de polarisation dans le sens sourcedrain du transistor P30 croît également. En fonction du courant de polarisation accru, une tension appliquée à une borne d'entrée négative d'un comparateur CMP2 de la seconde unité de comparaison de tension 340 augmente. En outre, la tension appliquée à la borne d'entrée négative du comparateur CMP2 est comparée à la tension maximale admissible Vmax qui est appliquée à une borne d'entrée positive du comparateur CMP2 pour générer le signal de commande de fréquence Fctl. Sur la base du signal de commande de fréquence Fctl, le signal d'horloge PACLK a une fréquence prédéterminée. Sur la figure 2, l'unité génératrice d'horloge 400 comporte un oscillateur en anneau dans lequel trois inverseurs sont connectés en série. En variante, l'unité génératrice d'horloge 400 peut comporter un oscillateur commandé en tension (VCO) pour produire une fréquence ajustée sur la base de la commande d'une tension. L'unité génératrice d'horloge 400 génère le signal d'horloge PACLK ayant une fréquence ajustée sur la base du signal de commande de fréquence Fctl et fournit le signal d'horloge PACLK au bloc fonctionnel 500. Le bloc fonctionnel 500 est alimenté en énergie par la tension d'alimentation électrique interne Int VDD pour 15 effectuer des fonctions prédéterminées. La figure 3A est un schéma synoptique illustrant l'unité de détermination de puissance maximale 200 d'un exemple de mode de réalisation de l'invention et la figure 3B est un schéma synoptique illustrant l'unité de détermination de puissance maximale 200 d'un autre exemple de mode de réalisation de l'invention. Se référant à la figure 3A, l'unité de détermination de puissance maximale 200 comporte une unité de détermination de consommation de courant 220a ayant au moins une source de courant. Sur la figure 3A, l'unité de détermination de consommation de courant 220a comporte un transistor PMOS P23 en tant que source de courant. En variante, l'unité de détermination de consommation de courant 220a peut comporter une pluralité de transistors en parallèle et reliés l'un à l'autre. L'unité de détermination de puissance maximale 200 comporte en outre une unité génératrice de tension maximale admissible 240a. L'unité génératrice de tension maximale admissible 240a comporte des résistances R22, R23 et R24 reliées en série et des transistors N22, N23 et N24 qui sont respectivement reliés en parallèle aux résistances R22, R23 et R24. Le transistor P23 a une impédance de charge qui varie en fonction du signal de commande de puissance Vctl. En d'autres termes, l'impédance de charge du transistor P23 est ajustée par les transistors N22, N23 et N24 qui sont sélectivement rendus passants par le signal de commande de puissance Vctl. L'unité de détermination de puissance maximale 200 peut en outre comporter une unité de détermination de tension initiale admissible 260a pour déterminer la valeur initiale de la tension maximale admissible. Sur la figure 3A, l'unité de détermination de tension initiale admissible 260a comporte des résistances R20a et R21a. La résistance R20a est reliée entre la tension d'alimentation électrique interne Int VDD et l'unité génératrice de tension maximale admissible 240a et la résistance R21a est reliée entre l'unité génératrice de tension maximale admissible 240a et la masse. L'unité de détermination de tension initiale admissible 260a empêche la tension maximale admissible Vmax d'être reliée à la tension d'alimentation électrique interne Int VDD ou à la masse par le transistor P23 de l'unité de détermination de consommation de courant 220a et des transistors N22, N23 et N24 de l'unité génératrice de tension maximale admissible 240a qui sont sélectivement rendus passants ou non passants sur la base du signal de commande de puissance Vctl. En outre, même si le signal de commande de puissance Vctl est à l'état flottant, la tension maximale admissible Vmax a un niveau de tension prédéterminé. Plus précisément, la tension maximale admissible Vmax peut avoir un niveau de tension prédéterminé avant que les transistors P23, N22, N23 et N24 commencent à fonctionner sur la base du signal de commande de puissance Vctl. La tension maximale admissible Vmax est définie ici comme étant la valeur initiale de la tension maximale admissible. Se référant à la figure 3B, l'unité de détermination de puissance maximale 200 comporte une unité de détermination de consommation de courant 220b ayant au moins une source de courant. Sur la figure 3B, l'unité de détermination de consommation de courant 220b comporte un transistor NMOS N25 en tant que source de courant. En variante, l'unité de détermination de consommation de courant 220b peut comporter une pluralité de transistors en parallèle et reliés entre eux. Une unité génératrice de tension maximale admissible 240b comporte des résistances reliées en série R25, R26 et R27 et des transistors P25, P26 et P27 qui sont respectivement reliés en parallèle aux résistances R25, R26 et R27. Le transistor N25 a une impédance de charge qui varie en fonction du signal de commande de puissance Vctl. En d'autres termes, l'impédance de charge du transistor N25 est ajustée par les transistors P25, P26 et P27 qui sont sélectivement rendus passants par le signal de commande de puissance Vctl. L'unité de détermination de puissance maximale 200 peut en outre comporter une unité de détermination de tension initiale admissible 260b. Sur la figure 3b, l'unité de détermination de tension initiale admissible 260b comporte des résistances R20b et R21b. La résistance R21b est reliée entre la tension d'alimentation électrique interne Int VDD et l'unité de détermination de consommation de courant 220b et la résistance R20b estreliée entre l'unité génératrice de tension maximale admissible 240b et la masse. L'unité de détermination de tension initiale admissible 260b empêche la tension maximale admissible Vmax d'être reliée à la tension d'alimentation électrique interne Int VDD ou la masse par le transistor N25 de l'unité de détermination de consommation de courant 220b et les transistors P25, P26 et P27 de l'unité génératrice de tension maximale admissible 240b qui sont sélectivement rendus passants ou non passants sur la base du signal de commande de puissance Vctl. En outre, malgré le fait que le signal de commande de puissance Vctl soit à l'état flottant, la tension maximale admissible Vmax a un niveau de tension prédéterminé. Par conséquent, la tension maximale admissible Vmax peut avoir un niveau de tension prédéterminé avant que les transistors commencent à fonctionner sur la base du signal de commande de puissance Vctl. La tension maximale admissible Vmax est ici définie comme étant la valeur initiale de la tension maximale admissible. La figure 4A représente un schéma synoptique illustrant l'unité de commande d'horloge 300 d'un exemple de mode de réalisation de l'invention et la figure 4B est un schéma synoptique illustrant l'unité de commande d'horloge 300 d'un autre exemple de mode de réalisation de l'invention. Se référant à la figure 4A, l'unité de commande d'horloge 300 comporte un générateur de tension de comparaison 320a et une seconde unité de comparaison de tension 340a qui comporte le comparateur CMP2. Le générateur de tension de comparaison 320a comporte des transistors P30, N31, N32 et N33 et des résistances R31, R32 et R33. Le transistor P30 peut fonctionner dans une région de saturation. Les transistors N31, N32 et N33 sont utilisés pour ajuster une impédance de charge du transistor P30. Les transistors N31, N32 et N33 sont sélectivement rendus passants par un signal de commande de charge Vload qui est fourni en entrée de l'extérieur pour ajuster l'impédance de charge du transistor P30. L'impédance de charge ajustée du transistor P30 commande la tension de comparaison Vcomp qui est appliquée à une électrode de drain du transistor P30. Se référant à la figure 4B, l'unité de commande d'horloge 300 comporte un générateur de tension de comparaison 320b, une seconde unité de comparaison de tension 340b qui comporte un comparateur CMP2 et une unité de sélection de source de courant 350. L'unité de sélection de source de courant 350 comporte des transistors P34, P35 et P36. Les transistors P34, P35 et P36 sont rendus sélectivement passants par un signal de sélection Vsel. Les transistors P31, P32 et P33 du générateur de tension de comparaison 320b sont connectés à la tension d'alimentation électrique externe Ext VDD par l'intermédiaire du transistor rendu sélectivement passant parmi les transistors P31, P32 et P33. Un transistor qui est relié électriquement à la tension d'alimentation électrique externe Ext VDD peut former un miroir de courant à travers le transistor P20 de la figure 2. En variante, les transistors utilisés pour ajuster l'impédance de charge sur la figure 4A peuvent être utilisés sur la figure 4B. En effet, les transistors N31, N32 et N33 et les résistances R31, R32 et R33 commandées par le signal de commande de charge peuvent remplacer une résistance R34 de la figure 4B. Conformément à un exemple de mode de réalisation de l'invention, le niveau de la tension détectée Vmon est ajusté et est fourni au second comparateur CMP2. Lorsque la tension détectée ajustée Vmon a un niveau de tension dépassant la tension maximale admissible Vmax, le niveau du signal de commande de fréquence Fctl généré par le comparateur CMP2 est réduit. Selon la diminution du niveau du signal de fréquence Fctl, la fréquence du signal d'horloge PACLK diminue, de sorte que la consommation d'énergie du bloc fonctionnel 500 qui dépasse la tension maximale admissible Vmax est réduite. Conformément à un exemple de mode de réalisation de l'invention, la fréquence du signal d'horloge peut être commandée de façon à se situer en deçà de la consommation de courant maximale déterminée afin que la fréquence du signal d'horloge appliqué au bloc fonctionnel soit commandée avec précision en fonction de la consommation d'énergie du bloc fonctionnel, tout en maintenant sensiblement constante une tension interne. En outre, la consommation de courant du bloc fonctionnel peut être commandée efficacement en tenant compte des performances et de la consommation d'énergie du bloc fonctionnel. Ayant ainsi décrit des exemples de modes de réalisation de l'invention, l'invention doit être considérée comme étant définie par les revendications annexées et comme n'étant pas limitée à des détails particuliers indiqués dans la description présentée ci-dessus, car de nombreuses variantes pourront apparaître sans que l'on s'écarte du cadre de l'invention tel qu'il est revendiqué ci-après. REVENDICATIONS 1. Circuit intégré pour générer un signal d'horloge (PACLK), comprenant: une unité de conversion de tension (100) configurée pour convertir une tension d'alimentation électrique externe (ExtVDD) en une tension d'alimentation électrique interne (Int VDD), détecter une variation de la consommation de courant d'un bloc fonctionnel (500) et générer une tension détectée (Vmon), caractérisé en ce que le bloc fonctionnel (500) consomme une certaine quantité de courant en utilisant la tension d'alimentation électrique interne (Int VDD) ; une unité de détermination de puissance maximale (200) configurée pour déterminer une consommation maximale de courant du bloc fonctionnel (500) et convertir la consommation maximale de courant en une tension maximale admissible (Vmax) correspondante; une unité de commande d'horloge (300) configurée pour générer au moins un signal de commande de fréquence (Fctl) sur la base d'une comparaison entre la tension détectée (Vmon) et la tension maximale admissible (Vmax) ; et un générateur d'horloge (400) configuré pour générer le signal d'horloge (PACLK), dans lequel une fréquence du signal d'horloge est ajustée en fonction du signal de commande de fréquence (Fctl). 2. Circuit intégré selon la revendication 1, caractérisé en ce que l'unité de conversion de tension (100) comporte: une unité de détection de courant (140) configurée pour générer une première tension de comparaison et la tension d'alimentation électrique interne (Int VDD) ; et un premier comparateur (120) configuré pour comparer la première tension de comparaison à une tension de référence d'entrée (Vref) pour générer la tension détectée (Vmon). 3. Circuit intégré selon la revendication 2, caractérisé en ce que l'unité de détection de courant (140) comporte: un trajet de détection de courant configuré pour réduire un niveau de tension de la première tension de comparaison lorsque la consommation de courant du bloc fonctionnel (500) augmente; et une alimentation en courant configurée pour fournir un courant au trajet de détection de courant et au bloc 10 fonctionnel (500). 4. Circuit intégré selon la revendication 3, caractérisé en ce que la quantité de courant délivrée par l'alimentation en courant est ajustée en fonction de la tension détectée (Vmon). 5. Circuit intégré selon la revendication 1, caractérisé en ce que l'unité de détermination de puissance maximale (200) comporte: une unité de détermination de consommation de courant (220) configurée pour déterminer la consommation maximale 20 de courant du bloc fonctionnel (500) sur la base du signal de commande de puissance (Vctl) ; et une unité génératrice de tension maximale admissible (240) configurée pour générer la tension maximale admissible (Vmax) correspondant à un courant de sortie de l'unité de détermination de consommation de courant (220). 6. Circuit intégré selon la revendication 5, caractérisé en ce que l'unité de détermination de consommation de courant (220) comporte: une pluralité de sources de courant (P20, P21, P22) connectées en parallèle, les sources de courant étant rendues sélectivement passantes par le signal de commande de puissance (Vctl). 7. Circuit intégré selon la revendication 6, caractérisé en ce que l'unité génératrice de tension 35 maximale admissible (240) comporte: une charge (R21) servant à générer la tension maximale admissible (Vmax) sur la base d'un courant délivré par au moins une source de courant rendue sélectivement passante parmi les sources de courant (P20, P21, P22). 8. Circuit intégré selon la revendication 5, caractérisé en ce que l'unité de détermination de consommation de courant (220) comporte: une source de courant (P20, P21, P22) qui est rendue sélectivement passante par le signal de commande de puissance (Vctl). 9. Circuit intégré selon la revendication 8, caractérisé en ce que l'impédance de charge de l'unité génératrice de tension maximale admissible (240) est ajustée en fonction du signal de commande de puissance (Vctl). 10. Circuit intégré selon la revendication 9, caractérisé en ce que l'unité de détermination de consommation de courant (220) comporte en outre: une unité de détermination de tension initiale 20 admissible (260) pour déterminer une valeur initiale de la tension maximale admissible (Vmax). 11. Circuit intégré selon la revendication 1, caractérisé en ce que l'unité de commande d'horloge (300) comporte: un générateur de tension de comparaison (320) configuré pour générer une tension de comparaison sur la base de la tension détectée (Vmon) ; et un second comparateur (340) configuré pour comparer la tension de comparaison à la tension maximale admissible (Vmax) pour générer un signal de commande de fréquence (Fctl). 12. Circuit intégré selon la revendication 11, caractérisé en ce que le générateur de tension de comparaison (320) comporte: au moins une source de courant commandée en tension (P30) pour générer un courant sur la base de la tension détectée (Vmon) ; et au moins une charge (R30) pour générer la tension de comparaison sur la base du courant délivré par ladite au moins une source de courant commandée en tension (P30). 13. Circuit intégré selon la revendication 12, caractérisé en ce qu'une impédance de charge du générateur de tension de comparaison (320) peut être ajustée de façon variable. 14. Circuit intégré selon la revendication 12, caractérisé en ce que l'unité de détermination de puissance maximale (200) comporte en outre: une unité de sélection de source de courant (350) qui 15 rend sélectivement passante ladite au moins une source de courant commandée en tension (P20, P21, P22). 15. Circuit intégré selon la revendication 1, caractérisé en ce que le générateur d'horloge (400) comporte: un oscillateur en anneau dans lequel trois inverseurs sont connectés en série. 16. Circuit intégré selon la revendication 1, caractérisé en ce que le générateur d'horloge (400) comporte: un oscillateur commandé en tension (VCO). 17. Procédé pour générer un signal d'horloge (PACLK), comprenant. la conversion d'une tension d'alimentation électrique externe (Ext VDD) en une tension d'alimentation électrique interne (Int VDD), et la détection d'une variation de la tension d'alimentation électrique interne pour générer une tension détectée (Vmon) ; la détermination d'une consommation maximale de courant pour convertir la consommation maximale de courant 35 en une tension maximale admissible (Vmax) correspondante; la production d'au moins un signal de commande de fréquence (Fctl) sur la base d'une comparaison entre la tension détectée (Vmon) et la tension maximale admissible (Vmax) ; et la production du signal d'horloge (PACLK), caractérisé en ce que la fréquence du signal d'horloge est ajustée en fonction du signal de commande de fréquence (Fctl). 18. Procédé selon la revendication 17, caractérisé en 10 ce que l'étape de conversion de la consommation maximale de courant comprend: le fait de rendre sélectivement passante au moins une source de courant (P20, P21, P22) ; et la fourniture d'un courant par la source de courant 15 rendue sélectivement passante à une charge reliée à ladite au moins une source de courant. 19. Procédé selon la revendication 18, caractérisé en ce que l'étape de production d'au moins un signal de commande de fréquence (Fctl) comprend: la production d'une tension de comparaison (Vcomp) correspondant à la tension détectée (Vmon) ; la comparaison de la tension de comparaison (Vcomp) à la tension maximale admissible (Vmax) ; et la production du signal de commande de fréquence (Fctl) sur la base de la comparaison entre la tension de comparaison (Vcomp) et la tension maximale admissible (Vmax). 20. Procédé selon la revendication 17, caractérisé en ce que l'étape de conversion d'une tension d'alimentation électrique externe (Ext VDD) en une tension d'alimentation interne (Int VDD) et de détection de la variation de la tension d'alimentation électrique interne pour générer une tension détectée (Vmon), comprend: la production d'une première tension de comparaison 35 (Vcomp) et de la tension d'alimentation électrique interne (Int VDD) ; et la comparaison de la première tension de comparaison à (Vcomp) la tension de référence d'entrée (Vref) pour générer la tension détectée (Vmon).