Brevet FR2871280A1 — publié le 20051209

Mémoire magnétique à canal de confinement La présente invention concerne une mémoire magnétique à canal de confinement, mémoire fonctionnant selon le principe de la détection de spin. Les mémoires magnétiques sur silicium, encore appelées MRAM pour le terme anglais Magnetic Random Access Memory , ont connu un développement très rapide ces dernières années. Elles présentent en effet de nombreux avantages comme la non-volatilité de la mémoire FLASH , la rapidité de la mémoire SRAM et la densité de la mémoire DRAM . Outre ces nombreux avantages, elles offrent aussi un fonctionnement à très basse tension. Une telle mémoire fait application du phénomène de la magnétorésistance tunnel décrit dans l'article de Moodera et al., "Large Magnetoresistance at Room Temperature in Ferromagnetic Thin Film Tunnel Junction", Physical Review Letters, vol. 74, n.16, 17 Apr. 1995, pp. 3273-3276. Une explication détaillée de son fonctionnement est présentée dans le document US 5 640 343, document qui peut être pris comme l'état de l'art de ces mémoires. Dans sa version la plus simple, la cellule MRAM est constituée par deux couches de matériau ferromagnétique (habituellement NiFe), dont l'une présente une aimantation fixée par couplage antiferromagnétique et l'autre une aimantation libre. Ces deux couches sont séparées par une barrière isolante tunnel (habituellement AI2O3). L'information est stockée dans un des deux états possibles d'aimantation de la couche libre, cet état pouvant être commuté au moyen d'un champ magnétique local induit par un courant électrique. Un exemple de cette méthode d'écriture est décrit dans le documents US 6 163 477 ainsi que dans le document US 5 640 343 déjà cité. L'information est lue en injectant un courant à travers la structure et en mesurant la résistance associée. Cette résistance varie lorsque l'aimantation des deux couches magnétiques passe de l'état parallèle à l'état anti-parallèle. Bien que la variation de résistance puisse atteindre 40%, des techniques particulières et des circuits dédiés sont nécessaires pour détecter efficacement cette variation, comme décrit par exemple dans le document US 6 055 178. Une première limitation des MRAM dérive de leur procédé de fabrication dont un exemple est donné dans le document US 5 940 319. En effet, il est difficile de réaliser l'intégration des MRAM dans un procédé standard CMOS (du terme anglais Complementary Metal Oxyde Semiconductor ). Cette intégration exige des solutions coûteuses et des machines spéciales. La présente invention a ainsi pour premier objet de définir une mémoire qui peut être intégrée directement dans un procédé CMOS standard, de sorte que le coût et les investissements de fabrication sont considérablement réduits. D'autre part, dans de nombreuses mémoires de l'état de l'art, notamment dans celle dérivée du transistor à effet de champ décrite dans le document US 2001/0031547 Al, les électrons polarisés en spin se dispersent dans la structure, ce qui limite la sensibilité de détection. La présente invention a ainsi pour deuxième objet de modifier la structure de base de la cellule mémoire afin d'en améliorer la sensibilité. Selon l'invention, une mémoire magnétique comporte successivement une première électrode de polarisation, un premier et un deuxième modules d'aimantation disposés sur un substrat semi-conducteur d'un premier type; de plus, cette mémoire comporte un canal semi-conducteur d'un second type agencé sur le substrat sous le deuxième module d'aimantation. Ainsi, une amélioration conséquente de la sensibilité est obtenue en focalisant le courant des électrons à proximité du point de détection au moyen du canal. Par ailleurs, les potentiels électriques des trois éléments actifs de la cellule, à savoir la première électrode de polarisation ainsi que le premier et le deuxième modules d'aimantation, sont conditionnés par le fonctionnement du transistor, si bien qu'il n'est pas possible de les modifier librement pour optimiser l'injection d'électrons polarisés en spin dans le canal, ni pour optimiser la détection de ces mêmes électrons. La présente invention a ainsi pour troisième objet une mémoire 25 magnétique à détection de spin dans laquelle l'injection et/ou la détection des électrons polarisés en spin sont sensiblement améliorées. Selon l'invention, la mémoire comporte de plus une deuxième électrode de polarisation disposée à la suite du deuxième module d'aimantation. L'adjonction d'une électrode à proximité du deuxième module d'aimantation permet de modifier la polarisation de ce module sans perturber outre mesure le fonctionnement de la mémoire. De préférence, l'un au moins de ces modules d'aimantation comporte une couche tampon sur laquelle est disposée une couche magnétique. Avantageusement, cette couche tampon est en un matériau isolant et, suivant une caractéristique additionnelle, son épaisseur est telle qu'elle permette une conduction par effet tunnel en direction de la couche d'aimantation. De plus, la distance entre les deux modules d'aimantation de la mémoire est inférieure au double de la longueur de diffusion de spin. En outre, le substrat présente une conductivité de type p. Par ailleurs, les deux modules d'aimantation étant aptes à générer deux niveaux prédéterminés de courant d'électrons dépendant de leurs aimantations respectives, la mémoire est associée à un circuit de lecture qui comprend des moyens pour comparer le courant Ir issu d'un de ces modules à l'un de ces niveaux prédéterminés Ic. Suivant un mode de réalisation privilégié, ce niveau prédéterminé le est 10 produit par une autre mémoire. Selon une première caractéristique géométrique préférentielle, le canal présente une épaisseur inférieure ou égale à 200 nanomètres. Selon une deuxième caractéristique géométrique préférentielle, le canal présente une largeur qui n'excède pas celle des modules d'aimantation de plus 15 de 200 %. La présente invention apparaîtra maintenant avec plus de détails dans le cadre de la description qui suit d'exemples de réalisation donnés à titre illustratif en se référant aux figures annexées qui représentent: - la figure 1, un premier mode de réalisation d'une mémoire à canal de 20 confinement selon l'invention, - la figure 2, un second mode de réalisation d'une mémoire à canal de confinement selon l'invention, et la figure 3, un circuit de lecture pour une mémoire à canal de confinement. Les éléments présents dans plusieurs figures sont affectés d'une seule et même référence. En se reportant à la figure 1, la mémoire magnétique est disposée sur un substrat semi-conducteur 100 d'un premier type, le type P dans le cas présent. Le substrat 100 comporte un canal de confinement 110 qui présente une conductivité d'un deuxième type, le type N dans le cas présent. Par canal, on entend un volume entièrement fermé, un parallélépipède rectangle délimité par six faces à titre d'exemple. A droite du canal de confinement, figure un premier module d'aimantation 120 qui est ici un injecteur d'électrons polarisés en spin. Il comporte une première couche tampon 121 et une première couche magnétique 122 disposée sur cette première couche tampon 121. De préférence, la première couche tampon 121 est en un matériau isolant tel que le dioxyde de silicium (SiO2) ou l'alumine (AI2O3). Elle présente une épaisseur suffisamment fine, d'une fraction de nanomètre à quelques nanomètres, pour que la conduction entre la première couche magnétique 122 et le substrat 100 soit dominée par l'effet tunnel. Avantageusement, la première couche magnétique est constituée d'un matériau adéquat capable d'effectuer la sélection en spin des électrons. Ce matériau est par exemple un matériau ferromagnétique tel que NickelFer ou Fer-Cobalt, mais il pourrait être différent. On pense notamment à un semi-metal ferromagnétique tel que LaSrMnO3. L'empilement substrat 100, première couche tampon 121, première couche magnétique 122, constitue donc une jonction tunnel. De sorte que cette jonction tunnel puisse être polarisée convenablement, la première cellule d'aimantation 120 est associée sur sa droite à une première électrode de polarisation 130 en contact ohmique avec le substrat 100. Pour améliorer ce contact, on peut prévoir une zone fortement dopée 131 sur le substrat 100 au-dessous de la première électrode, auquel cas le canal 110 débouche dans cette zone 131. La mémoire comporte également un deuxième module d'aimantation 140 qui joue le rôle de collecteur d'électrons polarisés en spin. Ce deuxième module qui figure sur le canal de confinement 110 est analogue au premier module 120. II est de préférence formé d'une deuxième couche tampon 141 au contact du canal 110 et d'une deuxième couche magnétique 142 disposée sur cette deuxième couche tampon 141. On a mentionné plus haut qu'une jonction tunnel permet d'accroître sensiblement l'efficacité de collection des électrons polarisés. Une telle jonction permet de manière analogue d'améliorer l'émission de ces électrons polarisés car la probabilité de passage d'un électron dans un matériau ferromagnétique à travers cette jonction dépend très fortement de son orientation de spin. Ainsi, avantageusement, la deuxième couche tampon 141 est en matériau isolant pour réaliser une deuxième jonction tunnel matérialisée par 1 empilement canal de confinement 110, deuxième couche tampon 141, deuxième couche magnétique 142. Selon l'axe longitudinal de la mémoire, le canal de confinement 110 35 présente une longueur qui excède quelque peu celle du deuxième module d'aimantation 140. Selon la direction perpendiculaire au substrat 100, le canal de confinement 110 présente une épaisseur de quelques dizaines de nanomètres, typiquement 50 nanomètres, de préférence sans excéder 200 nanomètres. Cette épaisseur est ajustable au moyen de l'énergie d'implantation. Selon sa troisième dimension, le canal de confinement 110 présente une largeur quelque peu supérieure à celle des modules d'aimantation 120, 140. Avantageusement, celle-là n'excède pas celles-ci de plus de 200 %. La circulation des électrons est ainsi majoritairement cantonnée dans ce canal 110 qui présente un volume restreint. On évite ainsi que les électrons injectés par le premier module d'aimantation 120, la plupart d'entre eux avec le spin "up" par exemple, se distribuent presque uniformément dans le substrat. En effet, le nombre d'électrons disponibles avec un état déterminé de spin sous le collecteur pour la sélection peut être considérablement réduit par différents mécanismes tel que la relaxation de spin. II est donc préférable que la distance d qui sépare les deux modules d'aimantation soit inférieure à la longueur de diffusion Ls, bien que cette distance d puisse être plus importante, le double de la longueur de diffusion Ls par exemple, ceci au détriment de la sensibilité. Dans le silicium à température ambiante, LS, la longueur de diffusion de spin est de l'ordre de quelques microns. Pour des distances d inférieures à LS, la relaxation de spin est donc un phénomène négligeable et le spin devient une caractéristique propre à chaque électron. L'invention permet ainsi d'améliorer fortement la sensibilité de détection des électrons. Cependant, la polarisation électrique du deuxième module d'aimantation 140 dépend du potentiel appliqué à la première électrode de polarisation 130. Ainsi, en référence à la figure 2, pour améliorer la sélectivité en spin de la détection, il est préférable de disposer une seconde électrode de polarisation 150 à proximité du deuxième module d'aimantation 140 pourvu qu'elle ne figure pas entre ce dernier et le premier module 120. Cette seconde électrode est en contact ohmique avec le substrat 100 et l'extrémité gauche du canal de confinement 110. Là aussi, pour améliorer ce contact, on peut prévoir une zone fortement dopée 151 sur le substrat 100 au-dessous de la seconde électrode. Par analogie avec le vocabulaire employé dans la microélectronique, on dénomme maintenant collecteur, émetteur, drain et base respectivement le deuxième module d'aimantation 140, le premier module d'aimantation 120, la deuxième électrode de polarisation 150 et la première électrode de polarisation 130. En appliquant une polarisation appropriée entre l'émetteur 120 et la base 130, un courant d'électrons est injecté par effet tunnel à travers la première couche tampon 121, ce mécanisme étant qualifié d'injection et dorénavant le couple émetteur-base d'injecteur. Le courant de recombinaison dans la base est au moins deux ordres de grandeur plus petit que le courant injecté (avec un choix approprié de la polarisation d'émetteur, des géométries et des niveaux de dopage du semi-conducteur). Ainsi, les électrons injectés ne restent pas dans l'injecteur mais se dirigent vers le contact de drain si la jonction matérialisée par l'extrémité du canal 110 située entre l'émetteur 120 et le collecteur 140 est correctement polarisée. En appliquant une polarisation appropriée entre le collecteur 140 et le drain 150, une partie de ce courant d'électrons est détournée vers le collecteur 140 par effet tunnel à travers la deuxième couche tampon 141, ce mécanisme étant qualifié de détection et le couple drain-collecteur de détecteur. Le courant d'électrons injectés présente une polarisation en spin élevée, ce qui signifie qu'il existe une grande majorité d'électrons dans un état donné de spin, "up" ou "down", selon l'état magnétique de la deuxième couche magnétique 142. Dans une certaine mesure, l'injecteur peut être considéré comme un générateur de courant d'électrons, indépendant du potentiel du drain 150. Le courant d'électrons injectés dépend seulement de la tension émetteurbase et de paramètres physiques, parmi lesquels le plus important est l'épaisseur de la première couche tampon 121. Par exemple, on peut estimer un courant injecté de l'ordre de quelques microampères pour une tension émetteur-base de -2,5V et pour une épaisseur de cette couche 121 de 2nm. En outre, si ce courant est assez élevé, il est presque indépendant de la détection: seulement une petite fraction de ce courant est détectée par le collecteur 140, fraction contrôlée par la différence de potentiel collecteur-drain. En conservant le collecteur à 1,5V et le drain à la masse, pour de faibles valeurs d'injection, presque tout le courant injecté traverse le collecteur. Dès que la tension de drain augmente, c'est à dire lorsque la différence de potentiel collecteur- drain diminue, le courant d'électrons à travers le collecteur diminue jusqu'à s'annuler, la tension appliquée étant trop faible pour activer l'effet tunnel. Pour des valeurs plus élevées de tension de drain, la différence de potentiel appliquée change de signe et des électrons sont injectés à partir du drain vers le collecteur. Pour éviter une telle situation, il faut travailler avec un niveau d'injection suffisant, c'est- à-dire avec une différence de potentiel émetteur-base plus grande que celle du collecteur-drain. Le canal de confinement 110 agit comme piège pour les électrons injectés, forçant le courant des électrons polarisés en spin à entrer dans la zone sous le collecteur 140. Ceci améliore la détection des électrons polarisés en spin, ainsi que la sensibilité de la cellule. D'autres manières d'obtenir ce confinement de courant d'électrons sous le collecteur, telle que l'utilisation d'une structure SOI avec une couche mince de silicium, s'entendent dans l'esprit de la présente invention et ne sont pas présentées. II convient maintenant de tenir compte de la polarisation de spin des électrons injectés. Cette polarisation est fournie par l'un des deux états magnétiques possibles de la première couche magnétique 122, celle de l'émetteur 120. Cet état magnétique est transféré aux électrons injectés en leur fournissant un état de spin bien défini. A la détection, l'état magnétique de la deuxième couche magnétique 142, celle du collecteur 140, agit en tant que "filtre à spin", c'est-à-dire que les électrons dans un état déterminé de spin ont une probabilité plus élevée de franchir la barrière tunnel que celle des électrons dans l'autre état de spin, ceci compte tenu de l'aimantation de cette deuxième couche magnétique 142. Il s'ensuit que deux niveaux de courant peuvent être extraits du collecteur. Ces deux niveaux dépendent uniquement des aimantations relatives des deux couches magnétiques 122, 142. Ce phénomène est utilisé lors de la lecture de la mémoire. En effet, si l'aimantation d'une des deux couches magnétiques est fixée et si l'aimantation de l'autre couche peut changer, on peut employer l'état d'aimantation de cette autre couche pour stocker un bit d'information puisque deux états stables y sont disponibles. Un exemple de circuit de lecture est fourni par la suite. On note que l'aimantation de l'une ou l'autre des couches magnétiques 122, 142 peut être obtenue par différents moyens. Une solution consiste à utiliser l'anisotropie magnétique induite par le dépôt ou l'anisotropie de forme. Dans le cas présent, ce sont des formes rectangulaires qui sont adoptées pour les contacts mais d'autres formes qui pourraient faciliter le procédé d'écriture peuvent aussi être envisagées. En particulier, des formes différentes pour l'injecteur et le détecteur peuvent être utilisées afin d'obtenir une couche dont l'aimantation est plus dure à retourner que l'autre. La sensibilité est une fonction du rapport courant injecté sur courant détecté. Plus précisément, la sensibilité est maximisée si le courant détecté (au collecteur) est largement inférieur au courant injecté (à l'émetteur). Une valeur de courant d'électrons détecté de 10% du courant d'électrons injecté fournit une sensibilité proche de sa valeur maximale, limitée quant à elle par les propriétés intrinsèques du matériau ferromagnétique. Pour une certaine tension émetteur- base Veb, on peut définir une différence de potentiel collecteur-drain Vcd donnant un rapport optimal des courants. Sauf indication contraire, toutes les tensions sont référencées à la base 130 qui est à la masse. Le drain 150 est également à la masse puisque l'injection est peu sensible à la tension de drain, tout au moins dans une certaine mesure. Dans ce cas, deux tensions, Ve à l'émetteur et Vc au collecteur, seront suffisantes pour caractériser le mécanisme d'injection et de détection. Dans le cas présent, Vbase = Vdrain = 0; Ve = - 2,5V (c'est à dire que Veb = - 2,5V) ; Vc = 1,5V (c'est à dire que Vcd = 1,5V). Avec ces valeurs de tension, on estime que le courant injecté à l'émetteur 120 vaut de l'ordre de quelques microampères (presque constant avec Vdrain jusqu'à 2,5V) et que le courant du collecteur 140 est dans la gamme des centaines de nanoampères. On aboutit ainsi à un rapport courant détecté sur courant injecté d'environ 10%. Naturellement ce choix de tensions est indicatif et ne doit pas être considéré comme une caractéristique du dispositif. Il est toujours possible de rechercher des niveaux de tension différents pour la base et le drain ainsi que pour l'émetteur et le collecteur dans le but d'obtenir des performances améliorées. La mémoire objet de l'invention est compatible avec un procédé CMOS standard. Sur le substrat 100 dopé, du silicium de type P dans le cas présent, les zones fortement dopées 131, 151 et le canal de confinement 110 peu profond sont fabriquées avec des étapes bien connues telles que l'implantation ou la diffusion. Après dépôt d'un oxyde épais, des ouvertures sont ménagées pour les reprises de contact de la base 130 et du drain 150. Après avoir rempli ces ouvertures avec un matériau conducteur, des trous sont pratiqués pour les reprises de contact de l'émetteur 120 et du collecteur 140. Un oxyde tunnel de silicium mince est fabriqué ou déposé pour réaliser les deux couches tampon 121, 141. Au-dessus de l'oxyde tunnel, un dépôt de matériau magnétique (Nickel-Fer par exemple) est effectué pour définir les deux couches magnétiques 122, 142. Ensuite, les trous sont remplis d'un matériau conducteur afin de fournir des contacts pour l'émetteur 120 et le collecteur 140. Après, un procédé standard de métallisation définit les lignes de métal pour l'émetteur et le collecteur ainsi que pour la base et le drain. Le procédé finit avec une couche de passivation et de nouvelles ouvertures pour les prises de contact. La méthode d'écriture de la mémoire fait partie de l'état de l'art. A titre d'exemple elle est semblable à celle exposée dans le document US 6 163 477. Afin d'écrire un bit unique dans une cellule, il faut changer l'état magnétique de la couche libre par un champ magnétique local. Ceci est réalisé par deux courants perpendiculaires dont l'intensité et la direction peuvent commuter l'aimantation de la couche concernée. En effet, l'intensité du courant individuel est choisie de façon telle qu'elle ne soit pas suffisante par elle-même pour commuter la couche magnétique: les deux courants combinés sont nécessaires. Ceci nous permet d'organiser les cellules selon une structure ordinaire de rangées et de colonnes, comme explicité par la suite. La méthode de lecture de la mémoire peut elle aussi être réalisée de bien des manières. A titre d'exemple et en référence à la figure 3, on précise en premier lieu que le drain 150 est maintenu à la masse par un transistor non représenté dans cette figure. Un circuit de référence de tension Vref, capable de générer suffisamment de courant, garde la ligne d'alimentation AL à une tension fixe. Si le premier transistor T1 est activé, il relie le collecteur 140 de la mémoire au deuxième transistor T2 et il est alors traversé par le courant de lecture Ir. Ce courant de lecture Ir est détecté et recopié par les deuxième T2 et troisième T3 transistors, comparé à un courant de référence lc issu d'un générateur de courant CC lui-même alimenté au moyen de la ligne d'alimentation AL et il est copié par les quatrième T4 et cinquième T5 transistors. Le courant différentiel Al = Ir - lc est fourni à un convertisseur courant-tension CVC. Rappelons ici que le courant de lecture présentera deux valeurs distinctes, selon l'état de la mémoire. Si Le courant de référence le est égal au minimum des deux valeurs possibles du courant de lecture Ir, cette différence sera toujours positive. Le convertisseur CVC est suivi d'un comparateur COMP pour traiter l'information. Le générateur de courant CC peut être un circuit identique au bloc constitué par le collecteur 140 de la mémoire et les premier Ti, deuxième T2 et troisième T3 transistors. Dans ce cas, la cellule correspondante est employée comme cellule de référence. Dans cet exemple, un mécanisme de détection fondé sur la comparaison des courants est utilisé mais on pourrait employer d'autres mécanismes fondés 35 sur la comparaison directe des tensions plutôt que des courants. 1.0 Naturellement, plusieurs mémoires individuelles telles que celle décrite ci-dessus peuvent être associées pour réaliser un ensemble de mémorisation. L'arrangement classique d'un tel ensemble de mémorisation est une matrice dont les colonnes et les rangées sont accédées par un circuit d'adressage. Un exemple appliqué aux MRAM est présenté dans le document US 5 640 343 ou dans le document US 6 163 477. Cet arrangement permet une densité élevée avec une grande facilité d'adressage et il offre la possibilité d'une conception et d'un placement automatisés. L'invention est particulièrement adaptée aux circuits programmables pour lesquels il est souhaitable d'intégrer de la mémoire non volatile avec des circuits logiques, ceci à un surcoût minimal. Il est alors nécessaire d'avoir un procédé de fabrication le plus proche possible d'un procédé CMOS classique, comme mentionné plus haut, dans la présente introduction. L'exemple de réalisation de l'invention présenté ci-dessus a été choisi pour son caractère concret. II ne serait cependant pas possible de répertorier de manière exhaustive tous les modes de réalisation que recouvre cette invention. En particulier, tout moyen décrit peut-être remplacé par un moyen équivalent sans sortir du cadre de la présente invention. REVENDICATIONS 1) Mémoire magnétique comportant successivement une première électrode de polarisation 130, un premier 120 et un deuxième 140 modules d'aimantation disposés sur un substrat 100 semi-conducteur d'un premier type, caractérisée en ce qu'elle comporte un canal 110 semi-conducteur d'un second type agencé sur ledit substrat 100 sous ledit deuxième module d'aimantation 140. Mémoire selon la revendication 1, caractérisée en ce qu'elle comporte de plus une deuxième électrode de polarisation 150 disposée à la suite dudit deuxième module d'aimantation 140. 3) Mémoire selon l'une quelconque des revendications 1 ou 2, caractérisée en ce que l'un au moins desdits modules d'aimantation 120, 140 comporte une couche tampon 121, 141 sur laquelle est disposée une couche magnétique 122, 142. 4) Mémoire selon la revendication 3, caractérisée en ce que ladite couche tampon 121, 141 est en un matériau isolant. 5) Mémoire selon la revendication 4, caractérisée en ce que l'épaisseur de ladite couche tampon 121, 141 est telle qu'elle permette une conduction par effet tunnel en direction de ladite couche d'aimantation 122, 142. 6) Mémoire selon l'une quelconque des revendications précédentes, caractérisée en ce que la distance entre les deux modules d'aimantation 120, 140 est inférieure au double de la longueur de diffusion de spin. Mémoire selon l'une quelconque des revendications précédentes, caractérisée en ce que ledit substrat 100 présente une conductivité de type P. 8) Mémoire selon l'une quelconque des revendications précédentes caractérisée en ce que, lesdits modules d'aimantation 120,140 étant aptes à générer deux niveaux prédéterminés de courant d'électrons dépendant de leurs aimantations respectives, elle est associée à un circuit de lecture qui comprend des moyens COMP pour comparer le courant Ir issu d'un de ces modules à l'un desdits niveaux prédéterminés Ic. 9) Mémoire selon la revendication 8, caractérisée en ce que ledit niveau prédéterminé le est produit par une autre mémoire conforme à l'une quelconque des revendications 1 à 8. 10) Mémoire selon l'une quelconque des revendications précédentes, caractérisée en ce que, ledit canal 110 présente une épaisseur inférieure ou égale à 200 nanomètres. 11) Mémoire selon l'une quelconque des revendications précédentes, caractérisée en ce que ledit canal 110 présente une largeur qui n'excède pas celle desdits modules d'aimantation 120, 140 de plus de 200 %.