Brevet FR2865869A1 — publié le 20050805

AMPLIFICATEUR DE SIGNAL ELECTRONIQUE ET PROCEDE DE CALCUL DU GAIN D'UN TEL AMPLIFICATEUR La présente invention concerne un amplificateur de signal électronique. Elle concerne aussi un procédé de calcul d'un tel amplificateur. Un amplificateur correspondant au diagramme électrique de la figure 1 est connu de l'Homme du métier. Un tel amplificateur comprend un nombre déterminé N de cellules d'amplification quadripolaires référencées Cl, C2, ., CN connectées en série, où N est un nombre entier supérieur ou égal à l'unité. En raison de cette structure, l'amplificateur est qualifié d' amplificateur distribué . Il comprend en outre une source d'alimentation 10 ayant une borne de masse 3 et une borne d'alimentation positive 4...DTD: La cellule Cl comprend un condensateur 11 de capacité r1, un transistor 12, par exemple du type n-MOS et deux inductances 13 et 14, de valeurs respectives L13 et L14. La source du transistor 12 est connectée à la borne 3, et le drain du transistor 12 est relié à la borne 4 par le condensateur 11. La grille du transistor 11 est connectée à une première sortie de la cellule Cl et est reliée à une première entrée de la cellule Cl par l'inductance 13. Le drain du transistor 12 est relié à une seconde entrée de la cellule Cl par l'inductance 14 et est connecté à une seconde sortie de la cellule Cl. Toutes les cellules d'amplification ont des structures identiques à celle de la cellule Cl. Ainsi, la cellule Cn comprend un condensateur n1 de capacité rn, un transistor n2, et deux inductances n3 et n4 de valeur respectives Ln3 et Ln4, n étant un nombre entier compris entre 1 et N. Les condensateurs 11, 21,..., N1 peuvent être identiques entre eux, de même que les transistors 12, 22,..., N2. Chaque transistor 12, 22,..., N2 présente une capacité interne re1, re2,..., reN entre la grille et la source de ce transistor. Les inductances 13, 23,..., N3 peuvent aussi être identiques entre elles, de même que les inductances 14, 24,..., N4. La cellule d'amplification Cn, pour n compris entre 2 et N-1 (n=2,..., N1) est connectée de la façon suivante aux cellules Cn-1 et Cn+1: les première et seconde entrées de la cellule Cn sont connectées aux première et seconde sorties de la cellule Cn-1, respectivement, et les première et seconde sorties de la cellule Cn sont connectées aux première et seconde entrées de la cellule Cn+1, respectivement. La première entrée de la cellule Cl constitue une entrée 1 i de l'amplificateur: elle reçoit un signal électronique d'entrée in . La seconde entrée de la cellule Cl est reliée à la borne 3 par une résistance 5. La première sortie de la dernière cellule CN est reliée à la borne 3 par l'intermédiaire d'une inductance référencée (N+1)3 en série avec une résistance 6. Enfin, la seconde sortie de la cellule CN est reliée à une sortie 2o de l'amplificateur par une inductance (N+1)4. Elle transmet le signal amplifié qui constitue le signal de sortie out de l'amplificateur. L'entrée de l'amplificateur est en outre polarisée positivement, d'une façon connue. Le gain en tension Av d'un tel amplificateur peut être calculé de la façon suivante. On définit tout d'abord une première ligne à retard fictive formée par les inductances 13, 23,..., N3, (N+1)3 connectées en série les unes aux autres, et par des condensateurs associés aux capacités internes des transistors 12, 22,..., N2, connectés d'une part à des noeuds entre les inductances 13, 23,..., N3, (N+1)3 et d'autre part à la borne 3. Cette première ligne à retard est appelée ligne à retard d'entrée de l'amplificateur. L'atténuation introduite par la ligne à retard d'entrée est désignée par Ae, et une impédance caractéristique Ze de la ligne à retard d'entrée est donnée par la relation: Ze (1) n=1 ren On définit de la même façon une seconde ligne à retard fictive, dite ligne à retard de sortie de l'amplificateur. La ligne à retard de sortie comprend les inductances 14, 24,..., N4, (N+1)4 connectées en série les unes aux autres, et les condensateurs 11, 21,..., NI, connectés d'une part à des noeuds entre les inductances 14, 24,..., N4, (N+1)4 et d'autre part à la borne 4. On désigne par AS l'atténuation introduite par la ligne à retard de sortie, et une impédance caractéristique ZS de la ligne à retard de sortie est donnée par la relation: Le gain en tension A de l'amplificateur est alors donné par la relation: 2 Zeexp(-NAe)XZsexp(-NAs) Av - gn, x 4(Ae - AS)2 (3) où gm désigne le coefficient directeur des transistors 12, 22,..., N2 au point de polarisation de ceux-ci. Autrement dit, gm est le quotient entre une variation du courant circulant du drain vers la source de chaque transistor 12, 22,..., N2 et une variation du potentiel électrique sur la grille de ce transistor. Un amplificateur selon la figure 1 présente une consommation de puissance électrique réduite. En effet, il ne comprend pas de branches de rétroaction ni de résistors entre les bornes 3 et 4. En outre, il présente une bande passante très large, compatible avec un débit élevé de données contenues dans le signal amplifié. Ce débit peut atteindre 10 gigahertz. Pour cela, un tel amplificateur est couramment désigné par amplificateur UWB, pour Ultra Wide Band , en anglais. Un tel amplificateur UWB comprend 2x(N+1) inductances. Pour obtenir un amplificateur qui présente un courant de sortie important, le nombre de cellules d'amplification N doit être suffisamment élevé. Usuellement N est au moins égal à 3, ce qui implique au moins 8 inductances comprises dans l'amplificateur. Il en résulte un coût élevé de l'amplificateur. Un but de la présente invention consiste à proposer un amplificateur UWB dont le coût est réduit. L'invention propose ainsi un amplificateur de signal électronique qui comprend: - une source d'alimentation ayant une première et une seconde bornes; - une inductance d'entrée et une inductance de sortie ayant chacune une première et une seconde bornes d'extrémités et un nombre déterminé de N bornes intermédiaires, où N est un nombre entier supérieur ou égal à l'unité, EN n=1 Ln4 (2) ladite première borne d'extrémité de l'inductance d'entrée et ladite seconde borne d'extrémité de l'inductance de sortie étant respectivement reliées à une entrée et à une sortie dudit amplificateur, ladite seconde borne d'extrémité de l'inductance d'entrée et ladite première borne d'extrémité de l'inductance de sortie étant reliées à ladite première borne de la source d'alimentation, respectivement; et - N branches connectées en parallèle entre lesdites première et seconde 10 bornes de la source d'alimentation, chaque branche comprenant: . un condensateur, un transistor ayant une électrode de commande reliée à une borne intermédiaire respective de l'inductance d'entrée, une première électrode principale reliée à ladite première borne de la source d'alimentation, et une seconde électrode principale reliée à ladite seconde borne de la source d'alimentation par l'intermédiaire dudit condensateur de ladite branche, ladite seconde électrode principale dudit transistor étant en outre reliée à une borne intermédiaire de l'inductance de sortie, une capacité interne existant entre l'électrode de commande et ladite première électrode principale dudit transistor. Ainsi, dans un amplificateur selon l'invention, les électrodes de commande des transistors respectifs des branches de l'amplificateur sont reliées à la première borne de la source d'alimentation via des portions respectives de l'inductance d'entrée. Chacune de ces portions est comprise entre une borne intermédiaire de l'inductance d'entrée et la seconde borne d'extrémité de l'inductance d'entrée. Les électrodes de commande des transistors sont en outre reliées à l'entrée de l'amplificateur via des portions respectives de l'inductance d'entrée complémentaires desdites portions de l'inductance d'entrée. De même, les secondes électrodes principales des transistors des différentes branches de l'amplificateur sont reliées à la première borne de la 20 source d'alimentation via des portions respectives de l'inductance de sortie. Chacune de ces portions est comprise entre une borne intermédiaire respective de l'inductance de sortie et la première borne d'extrémité de l'inductance de sortie. Les secondes électrodes principales des transistors sont en outre reliées à la sortie de l'amplificateur via des portions respectives de l'inductance de sortie complémentaires desdites portions de l'inductance de sortie. Un amplificateur selon l'invention ne comprend donc que deux inductances. Grâce à cette réduction du nombre d'inductances, le coût global de l'amplificateur est réduit. En outre, il est de type UWB, en ce sens qu'il possède une bande passante très large. Un avantage d'un amplificateur selon l'invention réside dans le niveau de bruit du signal amplifié. Ce niveau de bruit est particulièrement faible, grâce à la diminution d'un effet d'antenne lié à la réduction du nombre d'inductances dans l'amplificateur. Selon un mode de réalisation préféré d'un amplificateur selon l'invention, l'une au moins des inductances d'entrée et de sortie est réalisée sous la forme d'une piste métallique au sein d'un circuit électronique intégré comprenant une partie au moins dudit amplificateur. Grâce à la réduction du nombre d'inductances dans l'amplificateur, la partie de surface du circuit intégré occupée par celles-ci est réduite. Un amplificateur selon l'invention est par conséquent compatible avec un niveau d'intégration particulièrement élevé. En particulier, deux bornes intermédiaires distinctes de l'inductance d'entrée ou de l'inductance de sortie peuvent être séparées par une portion de piste de ladite inductance comprenant au moins une spire. Les électrodes de commande des transistors des branches de l'amplificateur étant reliées respectivement aux bornes intermédiaires de l'inductance d'entrée selon un premier ordre desdites bornes intermédiaires le long de la piste de ladite inductance d'entrée, et les secondes électrodes principales des transistors des branches de l'amplificateur étant reliées respectivement aux bornes intermédiaires de l'inductance de sortie selon un second ordre desdites bornes intermédiaires le long de la piste de ladite inductance de sortie, ledit premier ordre est avantageusement identique ou inverse audit second ordre. Une faible distorsion est alors introduite par l'amplificateur, dans le signal amplifié produit sur la sortie de l'amplificateur par rapport au signal destiné à être amplifié appliqué sur l'entrée. L'invention concerne aussi un procédé de calcul d'un gain d'un amplificateur tel que décrit précédemment. Ce procédé de calcul comprend les étapes suivantes: - on détermine des coefficients d'autoinductances pour des portions successives de l'inductance d'entrée, respectivement entre la première borne d'extrémité et une première borne intermédiaire de ladite inductance d'entrée, entre des bornes intermédiaires successives de ladite inductance d'entrée, et entre une dernière borne intermédiaire et la seconde borne d'extrémité de ladite inductance d'entrée; - on détermine des coefficients d'inductances mutuelles entre les portions successives de ladite inductance d'entrée; - on calcule une impédance caractéristique d'entrée sous la forme d'une racine carrée d'un quotient d'une différence entre une première somme des coefficients d'autoinductances de ladite inductance d'entrée et une seconde somme des coefficients d'inductances mutuelles de ladite inductance d'entrée, par une troisième somme des capacités internes des transistors des branches de l'amplificateur; - on détermine des coefficients d'autoinductances pour des portions successives de l'inductance de sortie, respectivement entre la première borne d'extrémité et une première borne intermédiaire de ladite inductance de sortie, entre des bornes intermédiaires successives de ladite inductance de sortie, et entre une dernière borne intermédiaire et la seconde borne d'extrémité de ladite inductance de sortie; - on détermine des coefficients d'inductances mutuelles entre les portions successives de ladite inductance de sortie; - on calcule une impédance caractéristique de sortie sous la forme d'une racine carrée d'un quotient d'une différence entre une quatrième somme des coefficients d'autoinductances de ladite inductance de sortie et une cinquième somme des coefficients d'inductances mutuelles de ladite inductance de sortie, par une sixième somme de capacités desdits condensateurs des branches de l'amplificateur; - on détermine une atténuation d'entrée As et une atténuation de sortie AS correspondant respectivement à une première et une seconde lignes à retard, la première ligne à retard comprenant des premières inductances élémentaires associées aux coefficients d'autoinductances des portions de l'inductance d'entrée et connectées en série les unes aux autres, et comprenant des condensateurs associés aux capacités internes des transistors des branches de l'amplificateur et connectés d'une part à des noeuds respectifs entre lesdites premières inductances élémentaires et d'autre part à une première borne commune, et la seconde ligne à retard comprenant des secondes inductances élémentaires associées aux coefficients d'autoinductances des portions de l'inductance de sortie et connectées en série les unes aux autres, et comprenant lesdits condensateurs des branches de l'amplificateur connectés d'une part à des noeuds respectifs entre lesdites secondes inductances élémentaires et d'autre part à une seconde borne commune; et - on calcule le gain de l'amplificateur sous forme d'un quotient entre un premier et un second produits, ledit premier produit comprenant au moins l'impédance caractéristique d'entrée, l'impédance caractéristique de sortie, un premier terme de la forme exp(-N.Ae) et un second terme de la forme exp(-N.As), exp désignant l'opération d'exponentielle, ledit second produit comprenant au moins un carré d'une différence entre les atténuations d'entrée et de sortie. Un gain ainsi calculé peut être utilisé, par exemple, pour simuler numériquement un fonctionnement d'un dispositif électrique comprenant un amplificateur tel que considéré dans l'invention. Il peut aussi être utilisé pour déterminer des caractéristiques électriques ou géométriques d'un tel amplificateur en fonction d'une valeur de gain donnée. L'invention concerne encore un programme d'ordinateur comprenant des codes pour calculer un gain d'amplificateur en utilisant un tel procédé de calcul. D'autres particularités et avantages de la présente invention apparaîtront dans la description ci-après d'un exemple de réalisation non o limitatif, en référence aux dessins annexés, dans lesquels: - la figure 1, déjà décrite, est un diagramme électrique d'un amplificateur tel que connu de l'art antérieur; - la figure 2 est un diagramme électrique d'un amplificateur selon la présente invention; - la figure 3 est un diagramme électrique équivalent au diagramme électrique de la figure 2 pour une composante de signal variable; et - la figure 4 illustre une implantation dans un circuit intégré d'un amplificateur conforme au diagramme électrique de la figure 2. Des références identiques utilisées sur plusieurs figures correspondent à des éléments identiques, ou qui remplissent des fonctions analogues. Conformément au diagramme électrique de la figure 2, un amplificateur de signal électronique comprend deux inductances 1 et 2, désignées respectivement par inductance d'entrée et inductance de sortie. Chacune des inductances 1 et 2 peut être constituée par une piste enroulée plane comprenant (N+1) spires sensiblement concentriques. Chaque inductance 1, 2 comporte deux bornes d'extrémités situées respectivement en périphérie et au centre de la piste de l'inductance correspondante, et N bornes intermédiaires situées entre les bornes d'extrémités le long de la piste. La borne d'extrémité située en périphérie de la piste de l'inductance 1 est la borne d'entrée de l'inductance 1; elle est référencée l i. La borne d'extrémité située au centre de la piste de l'inductance 1 est la borne de sortie de l'inductance 1, référencée 10. Les bornes d'entrée 2i et de sortie 2o de l'inductance 2 sont situées au centre et en périphérie de la piste de l'inductance 2, respectivement. Eventuellement, les bornes d'entrée et de sortie de l'une et ou l'autre des deux inductances 1 et 2 peuvent être échangées par rapport à leur position au centre ou à la périphérie de la piste correspondante. Des bornes intermédiaires successives de chaque inductance 1, 2 peuvent être séparées par exemple, par une spire. A titre d'exemple, N peut être égal à 3. La valeur totale d'autoinductance de l'inductance 1 peut être, par exemple, 5 nanoHenrys, et la valeur totale d'autoinductance de l'inductance 2 peut être, par exemple, de 20 nanoHenrys. La borne d'entrée 1 i de l'inductance 1 constitue l'entrée du signal destiné à être amplifié. Ce signal est noté in sur la figure 2. La borne de sortie 2o de l'inductance 2 constitue la sortie du signal amplifié, noté out . La borne de sortie 1 o de l'inductance 1 et la borne d'entrée 2i de l'inductance 2 sont connectées à une borne de masse 3, respectivement par des résistances 5 et 6. Les résistances 5 et 6 peuvent avoir une même valeur, par exemple de 50 ohms. Une source d'alimentation 10 de l'amplificateur est connectée entre la borne de masse 3 et une borne d'alimentation 4. La borne 4 est ainsi portée à un potentiel électrique constant Vcc, positif. Vcc peut être égal à 5 volts, par exemple. Des branches d'amplification B1, B2,..., BN sont connectées entre les bornes 3 et 4, en parallèle les unes aux autres. Chaque branche, notée Bn, n=1,..., N, comprend un condensateur référencé n1 sur la figure 2, ayant une capacité r n, et un transistor référencé n2. De préférence, les transistors 12, 22,..., N2 sont de type transistor à effet de champ. Ils peuvent être réalisés selon la technologie MOS ( Metal-Oxidesemiconductor ). Avantageusement, tous les condensateurs 11, 21,..., n1 sont identiques entre eux. Ils peuvent avoir chacun une capacité égale à 50 picofarads, par exemple. Tous les transistors 12, 22,..., N2 sont aussi identiques entre eux. Pour l'amplificateur décrit ici, avec Vcc positif, les transistors 12, 22, ..., N2 sont de type n-MOS. Chacun des transistors 12, 22,..., N2 présente une capacité interne, entre la grille et la source de ce transistor, notée ren. Cette capacité interne est de l'ordre 2 picofarads, par exemple. Pour chaque branche Bn, la source du transistor n2 est connectée à la borne 3 et le drain du transistor n2 est relié à la borne 4 via le condensateur n1. Le drain du transistor n2 est en outre connecté à l'une des bornes intermédiaires de l'inductance 2. Les drains respectifs des transistors 12, 22, ..., N2, considérés selon cet ordre, sont connectés respectivement à l'une des bornes intermédiaires de l'inductance 2, considérées successivement à partir de la première borne intermédiaire de l'inductance 2 suivant la borne d'entrée 2i. En outre, les grilles respectives des transistors 12, 22, ..., N2, considérés selon cet ordre, sont connectées respectivement à l'une des bornes intermédiaires de l'inductance 1, considérées successivement à partir de la première borne intermédiaire de l'inductance 1 suivant la borne d'entrée li. II apparaît donc que les grilles et les drains des transistors 12, 22,..., N2 sont connectés aux bornes intermédiaires de l'inductance 1 et aux bornes intermédiaires de l'inductance 2, respectivement, selon un même ordre des bornes intermédiaires de chacune des inductances 1 et 2, considérées à partir de la borne d'entrée li ou 2i de l'inductance correspondante. Ainsi, la grille et le drain du transistor 12, correspondant à la branche B1, sont connectés respectivement à la première borne intermédiaire de l'inductance 1 après la borne li et à la première borne intermédiaire de l'inductance 2 après la borne 2i. Sur la figure 2, ces bornes intermédiaires correspondent respectivement à la spire la plus externe de l'inductance 1 et à la spire la plus interne de l'inductance 2. De même, les bornes intermédiaires des inductances 1 et 2 auxquelles sont connectés la grille et le drain du transistor N2, correspondant à la branche CN, correspondent respectivement à la spire la plus interne de l'inductance 1 et à la spire la plus externe de l'inductance 2. Elles sont situées chacune avant la borne de sortie 10 ou 2o de l'inductance correspondante 1 ou 2. De façon connue de l'Homme du métier, le fonctionnement d'un circuit du type d'un amplificateur conforme au diagramme de la figure 2 peut être décomposé selon un premier diagramme électrique relatif à des composantes continues de signaux électroniques et selon un second diagramme électrique relatif à une composante variable des signaux électroniques. Les composantes continues correspondent notamment à l'alimentation électrique de l'amplificateur et elles sont couramment appelées composantes de polarisation. En particulier, les signaux d'entrée in et de sortie out comprennent chacun une composante continue positive dans le cas de l'amplificateur décrit ici, superposée à une composante variable objet de l'amplification. On limite l'exposé qui suit aux composantes variables des signaux électroniques. La figure 3 est un diagramme électrique équivalent au diagramme de la figure 2 pour les composantes variables des signaux électroniques. Conformément au diagramme électrique de la figure 3, l'inductance 1 est équivalente à une série d'inductances élémentaires disposées respectivement entre les bornes successives de l'inductance 1. Par analogie avec le diagramme de la figure 1, ces inductances élémentaires sont référencées de la façon suivante: 13 pour l'inductance élémentaire équivalente à la portion de l'inductance 1 située entre la borne d'entrée 1 i et la première borne intermédiaire de l'inductance 1 suivant la borne l i le long de la piste de l'inductance 1, n3 pour l'inductance élémentaire équivalente à la portion de l'inductance 1 située entre les (n-1)ième et nième bornes intermédiaires de l'inductance 1 en parcourant la piste de l'inductance 1 à partir de la borne 1 i, pour n=2,..., N, et (N+1)3 pour l'inductance élémentaire équivalente à la portion de l'inductance 1 située entre la Nième borne intermédiaire de l'inductance 1 et la borne de sortie 10. Chaque inductance élémentaire n3, n=1,..., N+ 1, est caractérisée par un coefficient d'autoinductance Ln3 qui peut être déterminé ou calculé à partir de la configuration de la piste de l'inductance 1. Le diagramme électrique équivalent à l'inductance 1 comprend en outre une série de couplages entre les inductances élémentaires 13, 23,..., (N+1)3. Le couplage entre les inductances élémentaires i3 et j3, (N+1) et j=1,..., (N+1), avec i j, est noté Mid. Mid est un coefficient d'inductance mutuelle tel que connu de l'Homme du métier. Il peut être mesuré ou calculé à partir de la configuration de la piste de l'inductance 1. Dans le mode de réalisation décrit ici, M1 est égal à 0,1 nanoHenry environ, pour i j. - 1 2 - De la même façon, l'inductance 2 est équivalente à une série d'inductances élémentaires disposées respectivement entre les bornes successives de l'inductance 2. Ces inductances élémentaires sont référencées de la façon suivante, encore par analogie avec la figure 1: 14 pour l'inductance élémentaire équivalente à la portion de l'inductance 2 située entre la borne 2i et la première borne intermédiaire de l'inductance 2 suivant la borne 2i le long de la piste de l'inductance 2, n4 pour l'inductance élémentaire équivalente à la portion de l'inductance 2 située entre les (n-1)'é" et niéme bornes intermédiaires de l'inductance 2 en parcourant la piste de l'inductance 2 à partir de la borne 2i, pour n=2,..., N, et (N+1)4 pour l'inductance élémentaire équivalente à la portion de l'inductance 2 située entre la Nième borne intermédiaire de l'inductance 2 et la borne de sortie 2o. Chaque inductance élémentaire n4, n=1,..., N+ 1, est caractérisée par un coefficient d'autoinductance Lna. Le diagramme électrique équivalent à l'inductance 2 comprend aussi une série de couplages entre les inductances élémentaires de 14, 24, ..., (N+ 1)4. Le couplage entre les inductances élémentaires i4 et j4, i=1,..., (N+ 1) et j=1,..., (N+1), avec i j, est désigné par un coefficient d'inductance mutuelle P;j peut être mesuré ou calculé, de la même façon que M;i: P;j est égal à 0,4 nanoHenry environ, pour i j. Les inventeurs ont constaté qu'en définissant des impédances caractéristiques d'entrée Ze et de sortie Zs de la façon suivante, pour un amplificateur conforme au diagramme de la figure 2: Ei=N+1, j=N+ 1:l=1Lfl3 i=1. Mil EN n=1 ren L - N+1, j=N+1 n=1 n4 r=1. P7 N N n=1 n la relation (3) est encore applicable pour calculer le gain Av d'un amplificateur conforme au diagramme électrique de la figure 2. Le coefficient As de la relation (3) est alors l'atténuation d'une première ligne à retard fictive formée par les inductances élémentaires 13, 23,..., N3, (N+1)3 et par des condensateurs associés aux capacités internes des transistors 12, 22,..., N2. Cette première ligne à retard possède la même structure que celle décrite en relation avec la figure 1. Le coefficient AS de la relation (3) est l'atténuation d'une seconde ligne à retard fictive formée par les inductances élémentaires 14, 24,..., N4, (N+1)4 et par les condensateurs 11, 21,..., NI, connectés de la même façon que celle décrite en relation avec la figure 1. Dans la relation (3) appliquée à un amplificateur conforme à la figure 2, compte tenu des expressions de Ze et ZS données par les relations (4), gm est encore le coefficient directeur des transistors 12, 22,..., N2 au point de polarisation de ceux-ci. La figure 4 illustre un exemple d'implantation dans un circuit électronique intégré d'un amplificateur correspondant au diagramme électrique de la figure 2. Un substrat 100 en matériau semiconducteur, par exemple à base de silicium dopé, possède une surface SO sensiblement plane. D est une direction perpendiculaire à la surface SO, orientée vers l'extérieur du substrat 100. Plusieurs niveaux de métallisation M1-M4 sont superposés au dessus de la surface S0, selon la direction D. Ces niveaux de métallisation peuvent être réalisés selon le procédé Damascène connu de l'Homme du métier, ou selon sa variante Dual-Damascène. S1-S4 désignent les surfaces supérieures respectives des niveaux M1-M4. Les transistors 12, 22,..., N2 peuvent être réalisés dans le substrat 100, au niveau de la surface SO. Les condensateurs 11, 21,..., NI peuvent être réalisés, par exemple, au sein du niveau M2. Ils sont alors disposés, selon la direction D, entre les surfaces Si et S2. Les deux inductances 1 et 2 peuvent être disposées au sein du niveau M4. Elles sont alors situées entre les surfaces S3 et S4. Les niveaux de métallisation M1 et M3 peuvent contenir des connexions électriques (non représentées) reliant les condensateurs 11, 21,..., N1, les transistors 12, 22,..., N2 et les inductances 1 et 2 selon le diagramme électrique de la figure 2. Il est précisé que les représentations des transistors, condensateurs et inductances sur la figure 4 sont symboliques. En particulier, elles ne sont pas en correspondance avec des dimensions réelles de ces composants. Selon l'implantation décrite ci-dessus, les transistors 12, 22,..., N2, les condensateurs 11, 21,..., NI et les inductances 1 et 2 sont superposésau dessus d'une même portion de la surface SO: une réalisation particulièrement compacte d'un amplificateur selon l'invention est ainsi obtenue. Une telle réalisation est peu onéreuse en ce qui concerne la taille du substrat 100. En outre, sa compacité réduit le bruit introduit par l'amplificateur dans le signal amplifié. Il est spécifié que l'invention n'est nullement limitée au type d'inductances utilisé dans la description détaillée ci-dessus, pour les inductances d'entrée 1 et de sortie 2. En particulier, la disposition des bornes intermédiaires le long de chacune de ces inductances, entre les bornes d'extrémités, peut être modifiée. Notamment, l'ordre de disposition des bornes intermédiaires le long de la piste de l'une ou des deux inductances d'entrée 1 ou de sortie 2 peut être inversé, entre les bornes d'entrée et de sortie d'inductance correspondantes. En outre, la première et/ou la dernière borne intermédiaire de l'une au moins des inductances 1 et 2 peut être confondue avec l'une des bornes d'extrémité de cette inductance. Dans certaines réalisations d'un amplificateur selon l'invention, des composants électroniques supplémentaires peuvent être ajoutés, sans que soit modifié le principe de l'invention, qui consiste à utiliser une inductance d'entrée et une inductance de sortie communes à plusieurs branches d'amplification. Il est entendu que des transistors de type p-MOS peuvent être utilisés à la place des transistors n-MOS précédemment décrits. Une structure d'un amplificateur selon l'invention à base de transistors p-MOS peut être déduite du diagramme électrique de la figure 2, en appliquant les règles connues de transposition entre des polarisations électriques inverses. En particulier, le potentiel électrique Vcc doit alors être négatif. Les composantes continues des signaux in et out sont alors aussi négatives. II est enfin entendu qu'un amplificateur selon l'invention peut aussi être obtenu en utilisant des transistors de type bipolaire. Le remplacement d'un transistor de type à effet de champ par un transistor de type bipolaire peut être effectué en utilisant les règles connues de correspondance entre les deux types de transistors. -15-REVENDICATIONS 1 Amplificateur de signal électronique comprenant: - une source d'alimentation (10) ayant une première (3) et une seconde (4) bornes; une inductance d'entrée (1) et une inductance de sortie (2) ayant chacune une première (1i, 2i) et une seconde (10, 2o) bornes d'extrémités et un nombre déterminé N de bornes intermédiaires, où N est un nombre entier supérieur ou égal à l'unité, ladite première borne d'extrémité de l'inductance d'entrée (1i) et ladite seconde borne d'extrémité de l'inductance de sortie (20) étant respectivement reliées à une entrée et à une sortie dudit amplificateur, ladite seconde borne d'extrémité de l'inductance d'entrée (10) et ladite première borne d'extrémité de l'inductance de sortie (2i) étant reliées à ladite première borne de la source d'alimentation (3), respectivement; et - N branches (B1, B2,..., BN) connectées en parallèle entre lesdites première (3) et seconde (4) bornes de la source d'alimentation, chaque branche comprenant: un condensateur (11, 21,..., NI), un transistor (12, 22,..., N2) ayant une électrode de commande reliée à une borne intermédiaire respective de l'inductance d'entrée (1), une première électrode principale reliée à ladite première borne de la source d'alimentation (3), et une seconde électrode principale reliée à ladite seconde borne de la source d'alimentation (4) par l'intermédiaire dudit condensateur (11, 21,..., NI) de ladite branche, ladite seconde électrode principale dudit transistor étant en outre reliée à une borne intermédiaire de l'inductance de sortie (2), une capacité interne existant entre l'électrode de 25 30 - 16 commande et ladite première électrode principale dudit transistor. 2. Amplificateur selon la revendication 1, dans lequel l'une au moins des inductances d'entrée (1) et de sortie (2) est réalisée sous la forme d'une piste métallique (101, 102) au sein d'un circuit électronique intégré (100) comprenant une partie au moins dudit amplificateur. 3. Amplificateur selon la revendication 1 ou 2, dans lequel les électrodes de commande des transistors des branches (12, 22,..., N2) sont reliées respectivement aux bornes intermédiaires de l'inductance d'entrée (1) selon un premier ordre desdites bornes intermédiaires le long de la piste de ladite inductance d'entrée (101), et dans lequel les secondes électrodes principales des transistors des branches (12, 22,..., N2) sont reliées respectivement aux bornes intermédiaires de l'inductance de sortie (2) selon un second ordre desdites bornes intermédiaires le long de la piste de ladite inductance de sortie (102), ledit premier ordre étant identique ou inverse audit second ordre. 4. Amplificateur selon la revendication 2 ou 3, dans lequel deux bornes intermédiaires distinctes de l'inductance d'entrée (1) ou de l'inductance de sortie (2) sont séparées par une portion de piste de ladite inductance comprenant au moins une spire. 5. Amplificateur selon l'une quelconque des revendications 1 à 4, dans lequel les transistors (12, 22,..., N2) sont de type transistor à effet de champ. 6. Procédé de calcul d'un gain d'un amplificateur selon l'une quelconque des revendications 1 à 5, suivant lequel: - on détermine des coefficients d'autoinductances pour des portions successives (13, 23, ..., (N+1)3) de l'inductance d'entrée (1), respectivement entre la première borne d'extrémité (1i) et une première borne intermédiaire de ladite inductance d'entrée, entre des bornes intermédiaires successives de ladite inductance d'entrée, et entre une dernière borne intermédiaire et la seconde borne d'extrémité (1 o) de ladite inductance d'entrée; - on détermine des coefficients (M12,..., MNN+1) d'inductances mutuelles entre les portions successives de ladite inductance d'entrée (13, 23, 5... , (N+1)3) ; - on calcule une impédance caractéristique d'entrée sous la forme d'une racine carrée d'un quotient d'une différence entre une première somme des coefficients d'autoinductances de ladite inductance d'entrée (1) et une seconde somme des coefficients d'inductances mutuelles de ladite inductance d'entrée (1), par une troisième somme des capacités internes des transistors des branches de l'amplificateur (12, 22,..., N2) ; - on détermine des coefficients d'autoinductances pour des portions successives (14, 24, ..., (N+1)4) de l'inductance de sortie (2), respectivement entre la première borne d'extrémité (2i) et une première borne intermédiaire de ladite inductance de sortie, entre des bornes intermédiaires successives de ladite impédance de sortie, et entre une dernière borne intermédiaire et la seconde borne d'extrémité (2o) de ladite inductance de sortie; - on détermine des coefficients (P127..., PNN+1) d'inductances mutuelles entre les portions successives de ladite inductance de sortie (14, 24, (N+ 1)4) ; - on calcule une impédance caractéristique de sortie sous la forme d'une racine carrée d'un quotient d'une différence entre une quatrième somme des coefficients d'autoinductances de ladite inductance de sortie (2) et une cinquième somme des coefficients d'inductances mutuelles de ladite inductance de sortie (2), par une sixième somme de capacités desdits condensateurs des branches de l'amplificateur (11, 21,..., NI) ; - on détermine une atténuation d'entrée As et une atténuation de sortie AS correspondant respectivement à une première et une seconde lignes à retard, - 18 - la première ligne à retard comprenant des premières inductances élémentaires (13, 23,..., N3, (N+1)3) associées aux coefficients d'autoinductances des portions de l'inductance d'entrée (1) et connectées en série les unes aux autres, et comprenant des condensateurs associés aux capacités internes des transistors des branches de l'amplificateur (12, 22,..., N2) et connectés d'une part à des noeuds respectifs entre lesdites premières inductances élémentaires et d'autre part à une première borne commune, et la seconde ligne à retard comprenant des secondes inductances o élémentaires (14, 24,..., N4, (N+1)4) associées aux coefficients d'autoinductances des portions de l'inductance de sortie (2) et connectées en série les unes aux autres, et comprenant lesdits condensateurs des branches de l'amplificateur (11, 21,..., NI) connectés d'une part à des noeuds respectifs entre lesdites secondes inductances élémentaires et d'autre part à une seconde borne commune; et - on calcule le gain de l'amplificateur sous forme d'un quotient entre un premier et un second produits, ledit premier produit comprenant au moins l'impédance caractéristique d'entrée, l'impédance caractéristique de sortie, un premier terme de la forme exp(-N.Ae) et un second terme de la forme exp(-N.A8), exp désignant l'opération d'exponentielle, ledit second produit comprenant au moins un carré d'une différence entre les atténuations d'entrée Ae et de sortie As. 7. Programme d'ordinateur comprenant des codes pour calculer un gain d'amplificateur en utilisant un procédé de calcul selon la revendication 6.