Brevet FR2864697A1 — publié le 20050701

PROCEDE DE REALISATION DE GRILLES DE TRANSISTORS DESCRIPTION DOMAINE TECHNIQUE ET ART ANTERIEUR La présente invention se rapporte au domaine de la microélectronique et plus particulièrement à celui des procédés de réalisation des grilles de transistors. On cherche continuellement à diminuer la taille des transistors, afin notamment, d'améliorer leurs performances en termes de vitesse et, de diminuer les coûts de fabrication des circuits microélectroniques. Cela implique, par exemple la réalisation de canaux de dimensions de plus en plus faibles. Un canal de transistor est généralement réalisé dans une couche active semi-conductrice préformée sur un substrat. Son épaisseur est la plupart du temps fixée par celle de ladite couche active. La longueur du canal est, elle, définie par la cote ou dimension critique d'une grille le recouvrant. Ainsi, il s'avère utile de pouvoir diminuer la cote de grille des transistors. Pour former des motifs de grilles de transistors, on réalise généralement, plusieurs étapes technologiques, parmi lesquelles des étapes de photolithographie et de gravure. La résolution minimale ou dimension critique de motifs de résine aptes à délimiter la dimension de grilles, que l'on peut obtenir par des procédés de photolithographie est dépendante des longueurs d'ondes de rayonnements U utilisés lors de ces procédés. Les longueurs d'ondes utilisables pour des procédés de photolithographie sont de plus en plus petites. Cependant, de nos jours, elles atteignent des limites qui empêchent de réduire davantage les cotes des grilles de transistors. Pour pouvoir obtenir des cotes ou dimensions critiques de grilles de transistors, plus faibles que celles atteignables par les procédés classiques de photolithographie, une première méthode, décrite dans le document [1] référencé à la fin de la présente description peut être utilisée. Cette méthode, que l'on appellera resist trimming , permet de réduire la taille de motifs de résine photosensible obtenus par photolithographie. Elle est mise en oeuvre à l'aide d'un plasma réagissant avec la résine photosensible. Elle consiste, à l'aide dudit plasma, à réduire, par érosion, des motifs de résine photosensibles obtenus après photolithographie. En gravant une couche, par exemple de matériau de grille, à travers des motifs érodés de la sorte, on peut obtenir des motifs de grille de dimensions inférieures à celles atteignables directement après photolithographie classique. Cette méthode présente néanmoins des limites. En effet, l'érosion desdits motifs de résine se produit de manière isotrope. Elle entraîne une réduction de l'épaisseur des ces motifs en plus d'une réduction de leur dimension critique. Si cette érosion est trop importante, l'épaisseur des motifs risque d'être trop faible. En effet, la gravure d'une couche sousjacente à des motifs de résine d'épaisseur trop faible peut entraîner la formation de motifs de forme dégradée dans ladite couche sous-jacente. Pour remédier à ce problème, on pourrait augmenter l'épaisseur des couches de résine utilisées. Mais lorsque l'épaisseur des motifs de résine est trop importante, ces derniers ont tendance à s'affaisser. Une autre méthode appelée hardmask trim , est décrite dans le document [2] référencé à la fin de la présente description. Elle peut s'appliquer à l'obtention de motifs de grilles de dimension critique réduite par rapport aux dimensions atteignables directement après photolithographie seule. Elle comprend une étape de surgravure d'une couche de masque dur se trouvant sous des motifs de résine photosensible. Cette surgravure permet de former des motifs de masque dur de dimension inférieure à celle des motifs de résine. Alors, en effectuant une gravure d'une couche de matériau de grille sous-jacente au masque dur, on peut former des motifs de grille de dimension critique réduite. EXPOSÉ DE L'INVENTION La présente invention propose un procédé de réalisation de grilles de transistors, permettant d'obtenir des grilles de dimension critique ou de cote plus faibles que celles atteignables au moyen de procédés classiques de photolithographie. On entend par dimension critique, la dimension minimale d'un motif géométrique réalisé dans une couche mince, hormis la ou les dimensions définies par l'épaisseur de cette couche mince. D Pour une grille, la cote ou dimension critique définit généralement la longueur des canaux de transistors, selon la direction reliant source et drain. Le procédé suivant l'invention comprend les étapes de: a) gravure ou gravure anisotrope à travers des premiers motifs d'une couche de masquage, d'une couche de matériau de grille afin de réaliser des seconds motifs dans la couche de matériau de grille, b) gravure latérale ou isotrope des seconds motifs permettant de réduire la dimension critique des seconds motifs. A l'étape a), ladite gravure anisotrope 15 peut être réalisée par exemple en effectuant un bombardement ionique. L'étape b) peut être réalisée par exemple au moyen d'un plasma halogène par exemple un plasma fluoré, ou au moyen d'une gravure par voie humide, par exemple à base de TMAH (Tétra Méthyl Amonium Hydroxyl), en particulier dans le cas où ledit matériau de grille est à base de silicium. On peut, à l'aide de ce procédé, obtenir des seconds motifs ou motifs de grille ayant un rapport de forme élevé, (rapport de la hauteur des motifs divisée par leur section) par exemple de l'ordre de 10 et au moins supérieur à 5. Le procédé suivant l'invention permet d'obtenir des motifs de rapports de formes supérieurs notamment à ceux qu'il est possible d'obtenir par la méthode de l'art antérieur appelée resist trimming . Le matériau de grille peut être, par exemple, à base d'un matériau tel que le silicium polycristallin ou polysilicium, pouvant soutenir des rapports de forme tels que ceux précédemment évoqués. Le procédé suivant l'invention peut permettre d'obtenir des seconds motifs de dimension critique au moins 10 fois inférieure à celle des premiers motifs. Autrement dit, l'étape b) de gravure isotrope peut permettre une réduction des seconds motifs d'un facteur au moins égal à 10. Lesdits seconds motifs peuvent atteindre une dimension critique au moins inférieure à 30 nanomètres. Selon une variante du procédé suivant l'invention, ce dernier peut être réalisé sans utiliser de masque dur. En effet, la couche de masquage peut être formée d'une couche de résine photosensible. Lesdits premiers motifs sont dans ce cas, des motifs de résine au travers desquels on grave la couche de matériau de grille. Dans le cas où la couche de masquage est une couche de résine photosensible, le procédé suivant l'invention peut comprendre en outre, préalablement à l'étape a), les étapes de: - dépôt de la couche de résine photosensible - formation des premiers motifs dans la couche de résine photosensible. Selon une autre variante du procédé suivant l'invention, la couche de masquage peut être formée 30 d'une couche de masque dur. Le procédé suivant l'invention peut alors comprendre en outre, préalablement à l'étape a), les étapes de: - dépôt d'une couche de masque dur sur la 5 couche de matériau de grille, - dépôt d'une couche de résine sur la couche de masque dur, - réalisation desdits premiers motifs dans la couche de résine pour former un masque de résine, - gravure de la couche de masque dur à travers le masque de résine pour former lesdits premiers motifs. retrait de la couche de résine après l'étape de gravure de la couche de masque dur. La couche de masque dur peut être réalisée à base d'un matériau organique ou inorganique. Elle peut être formée d'un matériau choisi, par exemple, parmi les matériaux suivants: SiO2, SiON, Si3N4. Dans le cas où la couche de masquage est une couche de masque dur, les premiers motifs sont des motifs du masque dur. A la fin du procédé suivant l'invention, les motifs du masque dur ont une dimension critique supérieure à celle des seconds motifs ou motifs de grille. Cette caractéristique, est une spécificité du procédé suivant l'invention notamment par rapport au procédé de l'art antérieur hardmask trim précédemment décrit. Cette caractéristique peut être utilisée, au cours d'une réalisation complète des transistors. Conserver des motifs de masque dur de dimension critique plus importante que les motifs de 15 grille, peut permettre par exemple de réaliser des zones d'espacements ( spacer selon la terminologie anglo-saxonne ) améliorées. Ces zones d'espacement sont des zones isolantes englobant les grilles des transistors et permettant la passivation de ces dernières. Le substrat utilisé lors du procédé suivant l'invention peut être par exemple un substrat silicium sur isolant. Une ou plusieurs couches minces peuvent être intercalées entre le substrat et ladite couche de matériau de grille. Parmi ces couches, une couche d'oxyde de grille est située sous la couche de matériau de grille. Ainsi, le procédé suivant l'invention peut 15 comprendre en outre les étapes de: - formation d'une couche d'oxyde de grille préalablement à l'étape de formation de la couche de masquage sur ledit substrat, formation de la couche de matériau de 20 grille sur la couche d'oxyde de grille. La gravure réalisée à l'étape b) est de préférence sélective vis-à-vis de la couche d'oxyde de grille. Cette dernière peut être réalisée par exemple à base de SiO2 ou à base d'un matériau de haute constante diélectrique ( high-k selon la terminologie anglo-saxonne). Dans le cas où la couche d'oxyde de grille est réalisée à base d'un matériau high-k , la gravure sélective par rapport à la couche d'oxyde de grille est plus aisée qu'avec du SiO2. Selon une variante, la couche d'oxyde de grille peut comprendre un matériau de protection vis-à-vis de la gravure isotrope réalisée à l'étape b). Ainsi, la couche d'oxyde de grille peut être: soit formée de plusieurs sous couches dont au moins une est à base dudit matériau de protection, soit entièrement réalisée à base de ce matériau de protection. Ledit matériau de protection peut être par exemple un oxyde et avantageusement, un matériau de constante diélectrique supérieur à 5 ou un matériau de haute constante diélectrique ( high-k selon la terminologie anglo-saxonne) tel que par exemple du HfO2 ou du ZrO2. L'invention concerne également un procédé de réalisation de transistors comportant un procédé tel que celui décrit ci-dessus et une ou plusieurs étapes de formation de régions de sources et de drains. Ce procédé peut comprendre en outre, après l'étape b), une étape de gravure de la couche d'oxyde de grille afin de compléter la formation de grilles de transistors. Il peut également comprendre, éventuellement, la formation de zones isolantes d'espacement pour ces grilles. Une ou plusieurs étapes de siliciuration des grilles peuvent être également prévues. Par zones d'espacement ou spacer on entend des zones à base de matériau isolant permettant d'effectuer la passivation des grilles. La présente invention concerne également un dispositif microélectronique comportant: - une couche d'oxyde de grille reposant sur un substrat, - un ou plusieurs motifs à base de matériau de grille reposant sur la couche d'oxyde de grille, les motifs à base de matériau de grille ayant une dimension critique d2 au moins inférieure à 30 nm. Le dispositif suivant l'invention peut comprendre en outre: - un ou plusieurs autres motifs de masque dur disposés sur les motifs à base de matériau de grille ayant une dimension critique dl supérieure à celle d2 des motifs de matériau de grille. La dimension critique d2 des motifs de 10 matériau de grille peut être par exemple au moins 10 fois inférieure à celle dl des motifs de masque dur. BRÈVE DESCRIPTION DES DESSINS La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels: - les figures 1A-1C, illustrent un premier exemple de procédé de réduction de cote de grille suivant l'invention, - la figure 2, illustre exemple de dispositif microélectronique suivant l'invention, - les figures 3A-3B, illustrent un second exemple de procédé de réduction de cote de grille suivant l'invention, Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre. Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS Un exemple de procédé selon la présente invention, va à présent être décrit en liaison avec les figures 1A-1C. Un substrat 100, par exemple un substrat en silicium ou un substrat SOI (SOI pour silicon on insulator , en français silicium sur isolant ), est recouvert d'une couche d'oxyde de grille 102, par exemple d'épaisseur comprise entre 1 et 200 nanomètres. Cette couche peut être réalisée à base d'un matériau diélectrique tel que par exemple, le SiO2. Elle peut éventuellement comprendre ou être à base d'un matériau diélectrique de haute constante diélectrique ( high-k selon la terminologie anglo-saxonne) tel que par exemple le Hf02, le ZrO2, le ZrSiO4i le HfSiO4. La couche d'oxyde de grille 102 est elle-même recouverte par une couche de matériau de grille 104 par exemple à base de silicium polycristallin ou polysilicium. Cette couche de matériau de grille 104 a une épaisseur qui peut être comprise entre 30 et 500 nanomètres, par exemple égale à 150 nanomètres. On souhaite réaliser des motifs de grille dans la couche 104, de préférence ayant une dimension critique inférieure à celle que l'on puisse obtenir par une méthode classique de photolithographie. 2864697 11 Pour cela, on dépose tout d'abord une couche de masque dur 106, d'épaisseur comprise par exemple entre 5 et 100 nanomètres, sur la couche de matériau de grille 104. La couche de masque dur 106 peut être réalisée à base d'un matériau organique ou inorganique, elle peut être réalisée par exemple à base d'un matériau tel que le TiN, le SiON, le Si3N4i le SiO2. Une couche de résine 108, par exemple à base de polyimide, est ensuite déposée sur la couche de masque dur 106. Puis, à l'aide par exemple d'une étape de photolithographie, on réalise des motifs 110 dans la couche de résine 108, de forme similaire à ceux que l'on souhaite former dans la couche de matériau de grille. Ces motifs ont une dimension critique dl, par exemple de l'ordre de 100 nanomètres. La dimension critique dl est mesurée dans une direction parallèle à un plan principal du substrat 100, ou au plan défini par le repère orthogonal [0; i; j] illustré sur la figure 1A. Elle correspond à la dimension minimale des motifs 110 de résine 108, hormis leur épaisseur. Ensuite, on effectue une gravure de la couche de masque dur 106 à travers les motifs 110 de résine 108, afin de former des motifs de masque dur 112 reproduisant les motifs de résine. Les motifs de masque dur 112 ont aussi une dimension critique égale à dl (figure 1A). Puis, on retire la couche de résine 108, par exemple par un procédé de décapage. On effectue ensuite une gravure anisotrope de la couche de matériau de grille 104, à travers le masque dur 112, afin d'obtenir des motifs de grille 114 dans la couche de matériau de grille 104, reproduisant ceux du masque dur 112 (figure 1B). La gravure anisotrope peut être réalisée par exemple par bombardement ionique. Afin de réduire la taille des motifs de grille 114, on effectue ensuite une gravure latérale ou isotrope de la couche de matériau de grille 104. Cette réduction peut être effectuée par exemple en utilisant un plasma halogéné, par exemple fluoré. La réduction peut être également réalisée par un procédé de gravure par voie humide, par exemple avec du TMAH (tetra méthyl amonium hydroxyl) en particulier dans le cas où la couche de matériau de grille 104 est à base de silicium. Pour réduire au maximum les motifs de grille 114, protégés sur le dessus par le masque dur 112, il est possible d'appliquer des temps de gravure longs, par exemple de l'ordre de plusieurs dizaines de secondes. On peut ainsi obtenir motifs ayant des rapports de forme de l'ordre de 10 (rapport de la hauteur des motifs par leur section). Les motifs 114 peuvent atteindre une dimension critique d2, mesurée dans une direction parallèle à dl, au moins inférieure à 30 nanomètres. La dimension critique d2 peut être plus de 10 fois inférieure à la dimension dl des motifs 111 de résine et du masque dur réalisés précédemment dl, étant par exemple de l'ordre de 300 nm ou plus, dl concernant (figure 1C). La seconde gravure est de préférence très sélective vis-à-vis de la couche d'oxyde de grille 102 afin de garder cette dernière intègre et de ne pas endommager le substrat 100 sous-jacent. Selon une variante du procédé suivant l'invention, la couche d'oxyde grille 102 peut comprendre un matériau de protection permettant de la protéger vis-à-vis de l'étape de gravure isotrope. Ainsi, la couche d'oxyde de grille peut comprendre ou être à base d'un matériau diélectrique high-k , de haute constante diélectrique, tel que par exemple du HfO2 ou du ZrO2 Les motifs de grille 114, obtenus grâce à ce procédé, ont une dimension critique d2 inférieure à celle dl des motifs du masque dur 112. Cette caractéristique peut être utilisée, lors par exemple d'un procédé faisant suite à celui qui vient d'être décrit et permettant de réaliser des transistors complets. Pour compléter la formation de grilles de transistors, après l'étape de gravure latérale ou isotrope, à partir du dispositif illustré sur la figure 1C, on effectue une étape de gravure partielle de la couche d'oxyde de grille 102. Ensuite, on réalise un dépôt conforme d'une couche isolante 116, par exemple à base de nitrure. Cette couche isolante 116 recouvre alors les flancs des motifs 114 de matériau de grille 104 ainsi que les motifs de masque dur 112. Puis, on retire ladite couche isolante 116 sur le dessus des motifs de masque dur 112. La figure 2 illustre une grille de transistor obtenue à l'aide du procédé précédemment décrit. Cette grille reposant sur le substrat 100, est formée d'un motif 114a, parmi les motifs 114 de matériau de grille 104, recouvrant une portion 102a de la couche d'oxyde de grille 102. Une zone isolante d'espacement, formée par la couche isolante 116 et le masque dur 112, englobe la grille 200 et sert à sa passivation. Pour réaliser un transistor complet à partir du dispositif illustré sur la figure 2, plusieurs étapes de procédé peuvent ensuite se succéder. Une région de source et une région de drain du transistor peuvent être formées par exemple par épitaxie puis implantation. Au moins une étape de siliciuration de la grille ainsi que des régions de source et de drain peut être également effectuée. Dans le cas où le masque dur a été conservé au cours du procédé, il est de préférence retiré avant l'étape de siliciuration. Un second exemple de procédé selon la présente invention, va à présent être décrit en liaison avec les figures 3A-3B. Cet exemple de procédé, proche de celui précédemment décrit ne nécessite pas l'utilisation de couche de masque dur. Pour réaliser des motifs de grille dans la couche de matériau de grille 104, cette dernière est directement recouverte par une couche de résine 108 par exemple photosensible telle que du polyimide. Ensuite, par exemple par photolithographie, on réalise des motifs 110 dans la couche de résine 108 de même forme que les motifs de grille que l'on souhaite réaliser au final. Ces motifs 110, ont une dimension critique dl, par exemple de l'ordre de 100 nanomètres. Ensuite, on effectue une gravure anisotrope de la couche de matériau de grille 104 à travers les motifs 110 de résine 108, pour former les motifs de grille 114 (figure 3A). Les motifs de grille 114 ont alors une dimension critique sensiblement égale à celle des motifs 110 formés dans la résine. On réduit ensuite ces motifs, en effectuant une gravure isotrope, de la couche de matériau de grille 110 (figure 3B). Suite à l'étape de gravure isotrope, les motifs 111 peuvent avoir une dimension critique d2 par 15 exemple de l'ordre 20 nanomètres. Un procédé faisant suite à celui qui vient d'être décrit peut permettre de réaliser des transistors complets. Aussi, à l'étape de gravure isotrope peuvent succéder plusieurs étapes: parmi lesquelles une gravure de la couche d'oxyde de grille, une étape de formation de zones d'espacements ( spacers ), des étapes de formation de régions de sources et de drains, une ou plusieurs étapes de siliciuration pour permettre la réalisation complète de transistors. D Documents cités: [1] : Chian-Yuh Sin et al; "Resist Trimming Technique in CF4/O2 High- Density Plasmas for Sub-0.1 pm MOSFET 5 Fabrication using 248-nm Lithography" ; Microelectronic Engineering 65 (2003) p. 394-405 [2] : US 6 420 097. REVENDICATIONS 1. Procédé de formation de grilles de transistors comprenant les étapes de: a) gravure à travers des premiers motifs (110, 112) formés dans une couche de masquage (108, 106) ajourée, d'une couche de matériau de grille (104) reposant sur un substrat (100) afin de réaliser des seconds motifs dans la couche de matériau de grille (104), b) gravure au moins latérale de s seconds motifs afin de réduire la dimension critique des seconds motifs (114) par rapport à la dimension critique des premiers motifs (110, 112). 2. Procédé selon la revendication 1, la couche de masquage étant formée d'une couche de résine photosensible (108). 3. Procédé selon l'une des revendications 1 ou 2, dans lequel la couche de masquage est une couche de résine photosensible (108), le procédé comprenant en outre, préalablement à l'étape a) . - le dépôt de la couche de résine 25 photosensible sur la couche de matériau de grille (104), - la formation desdits premiers motifs (110) dans la couche de résine photosensible. 4. Procédé selon la revendication 1, la couche de masquage étant formée d'une couche de masque dur (106). 5. Procédé selon la revendication 4, comprenant en outre, préalablement à l'étape a) . - le dépôt d'une couche de masque dur (106) sur la couche de matériau de grille (104), - le dépôt d'une couche de résine (108) sur ladite couche de masque dur (106), - la réalisation d'un masque de résine (110) - la gravure de la couche de masque dur à travers le masque de résine afin de former lesdits premiers motifs. 6. Procédé selon l'une des revendications 4 ou 5, la couche de masque dur (106) étant à base d'un matériau choisi parmi les suivants: SiO2, SiON, Si3N4. 7. Procédé selon l'une des revendications 4 à 6, comprenant en outre: le retrait de la couche de résine (108), après l'étape de gravure de la couche de masque dur (106) et préalablement à l'étape a). 8. Procédé selon l'une des revendications 1 à 7, comprenant en outre préalablement à l'étape a) les étapes de: - formation d'une couche d'oxyde de grille 30 (102) sur ledit substrat (100), - formation de la couche de matériau de grille (104) sur la couche d'oxyde de grille (102). 9. Procédé selon l'une des revendications 1 à 8, la couche d'oxyde de grille (102) comprenant un matériau de protection vis-à-vis de l'étape b) 10. Procédé selon la revendication 9, le matériau de protection étant un matériau de constante 10 diélectrique supérieure à 5. 11. Procédé selon l'une des revendications 9 ou 10, le matériau de protection étant choisi parmi les matériaux suivants: HfO2r ZrO2. 12. Procédé selon l'une des revendications 1 à 11, les seconds motifs (114) ayant une dimension critique au moins inférieure à 30 nanomètres. 13. Procédé selon l'une des revendications 1 à 12, les seconds motifs (114) ayant une dimension critique au moins 5 fois inférieure à la dimension critique des premiers motifs (110,112). 14. Procédé selon l'une des revendications 1 à 13, les seconds motifs (114) ayant un rapport de forme au moins supérieur à 5. 15. Procédé selon l'une des revendications 1 à 14, le substrat étant un substrat de type silicium sur isolant. 25 16. Procédé de réalisation de transistors comportant un procédé selon l'une des revendications 1 à 15, dans lequel une couche d'oxyde de grille est intercalée entre ladite couche de matériau de grille et ledit substrat, et comportant en outre une ou plusieurs étapes de formation d'une ou plusieurs régions de sources et de drains. 17. Procédé selon la revendication 16, 10 comportant en outre une gravure de la couche d'oxyde de grille (102). 18. Procédé selon l'une des revendications 16 ou 17, comportant en outre la formation d'une ou plusieurs zones d'espacement (116,112) permettant la passivation des grilles. 19. Procédé selon l'une des revendications 16 à 18, comportant en outre au moins une étape de siliciuration des grilles ou/et des régions de sources et de drains. 20. Dispositif microélectronique comportant: - une couche d'oxyde de grille (102) reposant sur un substrat (100), - un ou plusieurs motifs (114) à base de matériau de grille (104) reposant sur la couche d'oxyde de grille (102), les motifs (114) à base de matériau de grille (104) ayant une dimension critique d2 au moins inférieure à 30 nanomètres. 21. Dispositif selon la revendication 20, comprenant en outre un ou plusieurs autres motifs de masque dur (112) reposant sur les motifs (114) de matériau de grille (104), lesdits autres motifs de masque dur (112) ayant une dimension critique dl supérieure à celle d2 des motifs (114) de matériau de grille (104). 22. Dispositif selon la revendication 21, 10 d2 étant au moins 10 fois inférieure à dl.