Brevet FR2860098A1 — publié le 20050325

PROCEDE DE FABRICATION D'UN DISPOSITIF A SEMICONDUCTEUR La présente invention concerne un procédé de fabrication d'un dispositif à semiconducteur dans lequel une interconnexion enterrée consistant en Cu ou autres est formée dans une couche à faible constante diélectrique (k) sur un substrat semiconducteur. Au cours des dernières années, on a développé de nouvelles techniques de définition de micro-motifs avec une densité d'intégration élevée, et une amélioration des possibilités d'un circuit intégré à semi-conducteur (qu'on appellera ci-après un circuit intégré complexe ou LSI). Le polissage mécanico-chimique (qu'on appellera ci-après CMP pour "Chemical-Mechanical Polishing") est l'une des nouvelles techniques de définition de micro-motifs, et est utilisé dans des étapes de fabrication de circuits LSI, en particulier l'aplanissement d'une pellicule diélectrique inter-couche, la formation d'une fiche en métal et la formation d'une couche d'in- terconnexion enterrée, dans des étapes de procédé d'interconnexion à ni- veaux multiples (interconnexion multi-niveaux) (voir par exemple le brevet des USA. n 4 944 836). Depuis peu, dans le but d'améliorer les possibilités d'un LSI, on a remplacé un alliage d'AI classique en tant que matériau d'intercon- nexion à faible résistance électrique, par Cu ou un alliage de Cu (qu'on appelle ci-après Cu). Cependant, on ne peut pas définir aisément un micro- motif en Cu par un procédé de gravure par voie sèche fréquemment utilisé dans la fabrication d'une couche d'interconnexion en alliage d'Al. Par conséquent, on dépose une couche de Cu sur une couche diélectri- que dans laquelle un sillon est formé, et on enlève la couche de Cu par CMP, sauf une partie enterrée dans le sillon, pour former une couche d'interconnexion enterrée. Autrement dit, on emploie principalement un procédé de damasquinage. Pour réduire la capacité parasite entre des couches d'interconnexion, on a utilisé en pratique un LSI dans lequel, en tant que pellicule diélectrique intercouche, on utilise une couche à faible k ayant une cons- tante diélectrique de 3,5 ou moins, à la place d'une couche de SiO2 ayant une constante diélectrique k d'environ 4,2. Cependant, des matériaux à faible k, c'est-à-dire des matériaux à constante diélectrique faible, ayant une constante diélectrique de 2,5 ou moins ont également été développés. On a souvent utilisé pour ces matériaux à faible k des matériaux poreux ayant des pores formés à l'intérieur. Un dispositif à semiconducteur classique obtenu en combinant une telle couche à faible k ou une couche à faible k poreuse et une couche d'interconnexion en Cu, est représenté sur la figure 11. On décrira ci-dessous un procédé de fabrication du dis-positif à semiconducteur. Une couche diélectrique sous-jacente, 2, consistant en une couche de SiC est formée sur la surface d'un substrat semiconducteur 1 par le procédé de dépôt en phase vapeur ou CVD. Une couche à faible k 3 est formée sur la couche diélectrique sous-jacente 2. Une couche diélectrique de recouvrement 4 est formée sur la couche à faible k 3 par le procédé de CVD. La couche diélectrique de recouvrement 4 et la couche à faible k 3 font l'objet d'une opération de définition de motif par photolithographie et gravure par voie sèche, pour former un sillon. Une couche de métal de barrière 5 et une couche de Cu 6 sont formées sur la surface de la structure résultante pour enterrer le sillon. Enfin, la couche de Cu 6 et la couche de métal de barrière 5 sur la couche diélectrique de recouvrement 4 sont enlevées par CMP pour former une couche d'interconnexion enterrée dans le sillon. Lorsqu'une interconnexion multi niveaux doit être formée, les processus ci-dessus sont répétés. Cependant, du fait que la résistance mécanique de la couche à faible k 3 est inférieure à celle d'une couche de SiO2, la couche à faible k 3 subit un endommagement structural sous l'effet de la pression de polis- sage du CMP. Par conséquent, un décollement se produit désavantageusement à l'interface entre la couche diélectrique de recouvrement 4 et la couche à faible k 3 ou à l'interface entre la couche à faible k 3 et la couche diélectrique 2 sous-jacente. Le décollement se produit spécialement lorsqu'un matériau à faible k ayant un faible module d'élasticité et un fai- ble degré de dureté est utilisé, et lorsque la force adhésive entre la couche diélectrique de recouvrement et la couche à faible k est faible. En particulier, il est signalé que lorsque le modulé d'élasticité de la couche à faible k est de 5 GPa ou moins, un décollement se produit aisément (voir par exemple Simon lin et al., Low k dielectric characterization for Damascene Integration (Charactérisation diélectrique à faible k pour intégration damasquine), 2001 IEEE, International Interconnect Technology Conference 2001 (Conférence Internationale sur la Technologie de l'Interconnection 2001), pp. 146-148) . A titre de mesures classiques pour s'opposer au décollement, on réduit une pression de polissage du CMP, ou on utilise une couche à faible k ayant un module d'élasticité élevé et un degré de dureté élevé. Cependant, lorsque la pression de polissage est réduite comme dans la technique classique, la vitesse de polissage diminue, ce qui di- minue désavantageusement la productivité du CMP. En outre, lorsque le matériau à faible k ayant un module d'élasticité élevé et un degré de dureté élevé est utilisé, la constante diélectrique k augmente désavantageusement. La présente invention a été faite en vue de résoudre les problèmes cidessus, et le but est de procurer un procédé de fabrication d'un dispositif à semiconducteur qui puisse éviter qu'une couche à faible k ne se décolle sous l'effet d'une opération de CMP, sans diminuer une productivité de CMP et sans augmenter la constante diélectrique k de la couche à faible k. Selon un aspect de la présente invention, on dépose une pre- mière couche diélectrique CVD, sur une surface d'un substrat semi- conducteur. On dépose ensuite des couches à faible k, en au moins deux étapes différentes, pour former une pellicule choisie parmi une pellicule diélectrique de trou d'interconnexion, et une pellicule diélectrique de couche d'interconnexion, sur la première couche diélectrique CVD. lmmédiatement après les dépôts, on effectue un traitement thermique. On dépose une seconde couche diélectrique CVD, sur la couche à faible k. On forme un sillon dans la seconde couche diélectrique CVD et la couche à faible k. On dépose une couche de métal sur la surface de la structure résultante pour enterrer le sillon. On enlève par polissage mécanico-chimique la couche de métal sur la seconde couche diélectri- que CVD. Selon d'autres aspects de l'invention, on peut en outre mettre en oeuvre l'une et/ou l'autre des caractéristiques ci-dessous: - on fixe une température de traitement thermique à 100 C ou plus et 500 C ou moins dans le traitement thermique; - on utilise une résine de méthyl-silsesquioxane pour la couche à faible k; - on utilise pour la couche à faible k une couche à faible k ayant un rapport de composition donné par silicium: oxygène: carbone = 10 20% à 40% : 40% à 60% : 10% à 30% ; -le procédé comprend en outre l'étape consistant à effectuer un traitement par plasma après le dépôt de la seconde couche à faible k. Selon un autre aspect, l'invention concerne un procédé de fabrication d'un dispositif à semiconducteur, caractérisé en ce qu'il corn- prend les étapes suivantes: on dépose sur une surface d'un substrat semiconducteur une première couche diélectrique CVD; on dépose sur la première couche diélectrique CVD une première couche à faible k; on dé- pose sur la première couche à faible k une seconde couche à faible k; on dépose une seconde couche diélectrique CVD sur la seconde couche à faible k; on forme un sillon dans la seconde couche diélectrique CVD, la seconde couche à faible k et la première couche à faible k; on dépose une couche de métal sur la surface de la structure résultante, pour enterrer le sillon; et on enlève, par polissage mécanico-chimique, la couche de métal sur la seconde couche diélectrique CVD; et on utilise pour la se- conde couche à faible k une couche à faible k ayant une résistance mécanique supérieure à celle de la première couche à faible k. Selon d'autres aspects de l'invention, on peut en outre mettre en oeuvre l'une et/ou l'autre des caractéristiques ci-dessous: - on utilise pour la seconde couche à faible k une couche à fai- ble k ayant un module d'élasticité qui est de 1,2 à 40 fois supérieur au module d'élasticité de la première couche à faible k; - on utilise pour la seconde couche à faible k une couche à faible k ayant un degré de dureté qui est de 1,05 à 1,5 fois supérieur au de-gré de dureté de la première couche à faible k; on utilise pour la seconde couche à faible k une couche à fai- ble k ayant une masse volumique qui est de 1,1 à 5 fois supérieure à la masse volumique de la première couche à faible k; - on utilise une seconde couche à faible k ayant une porosité inférieure à celle de la première couche à faible k et ayant une porosité de 0% à 40%, et on utilise une première couche à faible k ayant une po- rosité de 10% à 70% ; - on utilise pour la seconde couche à faible k une couche à faible k ayant une constante diélectrique qui est de 1,1 à 3 fois supérieure à celle de la première couche à faible k; - le procédé comprend en outre l'étape consistant à effectuer un traitement par plasma après le dépôt de la seconde couche à faible k. Selon un autre aspect, l'invention concerne un procédé de fabrication d'un dispositif à semiconducteur, caractérisé en ce qu'il comprend les étapes suivantes: on dépose sur une surface d'un substrat semiconducteur une première couche diélectrique CVD; on dépose sur la première couche diélectrique CVD une troisième couche à faible k; on dépose sur la troisième couche à faible k une première couche à faible k; on dépose sur la première couche à faible k une seconde couche à faible k; on dépose une seconde couche diélectrique CVD sur la seconde couche à faible k; on forme un sillon dans la seconde couche diélectrique CVD, la seconde couche à faible k, la première couche à faible k et la troisième couche à faible k; on dépose une couche de métal sur la sur-face de la structure résultante, pour enterrer le sillon; on enlève, par po-lissage mécanico- chimique, la couche de métal sur la seconde couche diélectrique CVD; et on utilise pour la troisième couche à faible k et la seconde couche à faible k des couches à faible k ayant une résistance mécanique supérieure à celle de la première couche à faible k. Selon des modes de réalisation préférés, on peut en outre mettre en oeuvre l'une et/ou l'autre des caractéristiques ci-dessous: - on utilise pour la troisième couche à faible k et la seconde couche à faible k des couches à faible k ayant chacune un module d'élasticité qui est de 1,2 à 40 fois supérieur au module d'élasticité de la première couche à faible k; -on utilise pour la troisième couche à faible k et la seconde couche à faible k des couches à faible k ayant chacune un degré de dure- té qui est de 1,05 à 1,5 fois supérieur au degré de dureté de la première couche à faible k; - on utilise pour la troisième couche à faible k et la seconde couche à faible k des couches à faible k ayant chacune une masse valumique qui est de 1,1 à 5 fois plus élevée que la masse volumique de la première couche à faible k; - on utilise la troisième couche à faible k et la seconde couche à faible k ayant chacune une porosité inférieure à celle de la première couche à faible k, et une porosité de 0% à 40%, et on utilise la première couche à faible k ayant une porosité de 10% à 70%. - on utilise pour la troisième couche à faible k et la seconde couche à faible k des couches à faible k ayant chacune une constante diélectrique qui est de 1,1 à 3 fois supérieure à celle de la première couche à faible k; - le procédé comprend en outre l'étape consistant à effectuer un traitement par plasma après le dépôt de la seconde couche à faible k 32. D'autres buts, caractéristiques et avantages de l'invention ressortiront plus complètement de la description suivante. Conformément à la présente invention, on peut empêcher que la couche à faible k ne se décolle sous l'effet du CMP, sans diminuer la productivité de l'opération de CMP, et sans augmenter la constante diélectrique k de la couche à faible k. La suite de la description se réfère aux dessins annexés, dans lesquels: Les figures 1A-1D et 2 montrent un procédé de fabrication d'un dispositif à semiconducteur conforme à ce mode de réalisation. La figure 3 est une représentation graphique montrant le temps de polissage effectué par CMP et des résultats de mesure de taux de décollement d'une couche à faible k dans un plan d'une tranche. La figure 4 montre des spectres obtenus en mesurant une couche à faible k déposée sur un substrat, avec une technique de Spectroscopie Infrarouge par Transformée de Fourier ou FTIR (Fourier Transform Infrared Spectroscopy). La figure 5 montre un résultat de mesure d'intensité au pic (3300 cm-1) de l' eau de la couche à faible k, en fonction d'une tempéra- ture de traitement thermique. La figure 6 montre un résultat de mesure de module d'élasticité d'une couche à faible k, en fonction d'une température de traitement thermique. La figure 7 montre un résultat de mesure de la constante diélectrique d'une couche à faible k, en fonction d'une température de traitement thermique. La figure 8 montre une structure à double damasquinage pro-duite en utilisant la présente invention. La figure 9 montre un procédé de fabrication d'un dispositif à semiconducteur conforme au second mode de réalisation de la présente invention. La figure 10 montre un procédé de fabrication d'un dispositif à semiconducteur conforme au troisième mode de réalisation de la présente invention. La figure 11 montre un dispositif à semiconducteur classique obtenu en combinant une telle couche à faible k ou une couche à faible k poreuse, et une couche d'interconnexion en Cu. Premier Mode de Réalisation On décrira ci-dessous en référence aux figures 1A-1D et 2 un procédé de fabrication d'un dispositif à semiconducteur conforme à ce mode de réalisation. Comme représenté sur la figure 1A, une première couche diélectrique 12 formée par CVD, constituée d'une couche de SiC ayant une épaisseur de 50 nm, est formée comme une couche diélectrique sous-jacente, par un procédé de CVD, sur un substrat semiconducteur 11 constitué d'une tranche de silicium ayant un diamètre de 300 mm. Dans ce cas, on peut également utiliser pour la première couche diélectrique 12 formée par CVD, une couche de SiO2, une couche de SiCN, une couche de SiCO, une couche de SiN, et autres. L'épaisseur de la pre- mière couche diélectrique 12, formée par CVD, tombe de préférence à l'intérieur de la plage de 30 nm à 100 nm. En particulier, l'épaisseur tombe de préférence à l'intérieur de la plage de 30 nm à 70 nm pour réduire la constante diélectrique effective. Une couche dopée avec des impuretés peut être formée sur le substrat semiconducteur 11. 10 Ensuite, en procédant par revêtement par centrifugation, on dé-pose sur la première couche diélectrique 12, formée par CVD, une première couche à faible k, 13, consistant en résine de méthylsilsesquioxane ou MSQ, ayant une épaisseur de 250 nm. Dans ce cas, une vitesse de rotation d'une centrifugeuse est fixée à 900 tr/min. Immédiatement après l'opération de dépôt, on verse de la N-méthyl-2-pyrrolidinone (CH3NC4H6O) sur le bord de la tranche pour enlever la première couche à faible k 13 de la partie de bord de la tranche, sur une largeur de 5 mm à partir du bord (non représenté). On place la tranche sur une plaque chaude. On étuve la couche à faible k à titre de premier traitement thermique à 150 C pendant 75 secondes dans une atmosphère d'azote, et on effectue un étuvage supplémentaire à 250 C pendant 75 secondes. Ensuite, on cuit la couche à faible k 13 à une température de 450 C pendant 10 minutes dans une atmosphère d'azote. Ensuite, comme représenté sur la figure 1B, on dépose de façon similaire sur la première couche à faible k 13 une seconde couche à faible k 14 ayant une épaisseur de 250 nm et constituée de MSQ, en pro-cédant par revêtement par centrifugation. On enlève la seconde couche à faible k 14 dans la partie de bord de la tranche, sur une largeur de 5 mm à partir du bord (non représenté), de la même manière que pour la première couche à faible k 13. Immédiatement après l'enlèvement, on effectue de façon similaire un étuvage et une cuisson, à titre de second traitement thermique. Dans ce cas, la première couche à faible k 13 et la seconde couche à faible k 14 sont formées en utilisant la même subs- tance chimique. Chacune des masses volumiques de la première couche à faible k 13 et de la seconde couche à faible k 14 est fixée à 0,7 glcm3. De plus, le rapport de composition de chacune de ces couches est donné par silicium: oxygène: carbone = 30% : 53% : 17%. La teneur en silicium, la teneur en oxygène et la teneur en carbone tombent de préfé- rence respectivement dans la plage de 20% à 40%, la plage de 40% à 60%, et la plage de 10% à 30%. En ce qui concerne la première couche à faible k 13 et la seconde couche à faible k 14, on peut utiliser de la résine d'hydogènesilsesquioxane ou HSQ, SiOC formé par CVD, et un polymère formé par revêtement. Ensuite, on effectue une irradiation par plasma d'hélium dans un dispositif de CVD pour modifier la surface de la seconde couche à faible k 14. On effectue ceci pour améliorer les propriétés adhésives entre la seconde couche à faible k 14 et la couche déposée sur elle. On fixe un débit de gaz à 1000 sccm, on fixe une pression de gaz à 1000 Pa, on fixe une puissance haute fréquence à 500 W, on fixe une puissance basse fréquence à 400 W, on fixe la température à 400 C et on fixe la durée à 15 secondes. En ce qui concerne le gaz du plasma, en plus de He, on peut utiliser un gaz consistant en NH3, N2O, H2, 02, SiH4, Ar, N2, ou au- tres. Cependant, le plasma d'hélium est spécialement efficace du fait que la couche à faible k est moins endommagée. En outre, on peut utiliser un mélange de ces gaz. Par exemple, on utilise efficacement un mélange du gaz He et des autres gaz. Ensuite, comme représenté sur la figure 1C, en utilisant le pro- cédé de CVD, on dépose sur la seconde couche à faible k 14, à titre de couche diélectrique de recouvrement, une seconde couche diélectrique 15, formée par CVD, ayant une épaisseur de 50 nm. Dans ce cas, en ce qui concerne la couche diélectrique 15 formée par CVD, on peut utiliser une couche choisie parmi une couche de SiO2, une couche de SiC, une couche de SiCN, une couche de SiCO et une couche de SiN, ou une multi couche formée de ces couches. L'épaisseur de la seconde couche diélectrique 15 formée par CVD tombe de préférence dans la plage de 30 nm à 200 nm. En particulier, l'épaisseur tombe de préférence dans la plage de 40 nm à 120 nm, pour réduire la constante diélectrique effective. Ensuite, on effectue une opération de formation de motif par photolithographie et une opération de gravure par voie sèche sur la seconde couche diélectrique 15 formée par CVD, la seconde couche à faible k 14 et la première couche à faible k 13, pour former un sillon 16 afin de former à l'intérieur une couche d'interconnexion par damasquinage. Ensuite, comme représenté sur la figure ID, on dépose, dans un dispositif de pulvérisation cathodique, une couche de métal de barrière 17 constituée d'une couche de TaN ayant une épaisseur de 10 nm, une couche de Ta ayant une épaisseur de 15 nm, et une couche de germe de Cu ayant une épaisseur de 75 nm. En ce qui concerne la cou- che de métal de barrière 17, on peut utiliser Ta, TaN, TiN, Ti, WN, WSiN, et autres. En particulier, on utilise de préférence Ta et TaN. Il est spécialement préférable d'utiliser une bi couche constituée d'une couche de Ta et d'une couche de TaN. On dépose sur la surface de la structure résultante une couche de métal 18 consistant en une couche de Cu ayant une épaisseur de 800 nm, par un procédé de revêtement électrolytique, pour enterrer le sillon 16. On enlève la couche de métal 18 du bord de la tranche (non représenté). On fait en sorte que la largeur d'enlèvement soit inférieure de 2 mm à la largeur d'enlèvement de la couche à faible k. En-suite, on effectue un processus de recuit à 250 C pendant 30 minutes. Finalement, on enlève par CMP la couche de métal 18 et la couche de métal de barrière 17 sur la couche diélectrique 15 formée par CVD. En tant qu'un appareil de CMP, on utilise un appareil Mometum300 (commercialisé par Novellus Systems, Inc.) employant une technique orbitale. Une pression de CMP est fixée à 1,5 psi, une vitesse de rotation orbitale est fixée à 600 tr/min, une vitesse de rotation de tête est fixée à 24 tr/min, et un débit d'alimentation en suspension est fixé à 300 cm3/min. En ce qui concerne un tampon de polissage, on utilise un tampon à une seule couche (ICI000 commercialisé par Rodel, Inc.) consistant en mousse de polyuréthanne. En ce qui concerne des suspensions de CMP, on utilise pour Cu une suspension dépourvue d'abrasifs (HSC430-TU commercialisée par Hitachi Chemical Co., Ltd.), et on utilise pour TaN une suspension abrasive (HS-T605 commercialisée par Hitachi Chemical Co., Ltd.). Dans ce polissage, la seconde couche diélectrique 15 formée par CVD peut être partiellement ou entièrement enlevée par CMP. Avec les étapes ci-dessus, on peut fabriquer un dispositif à semi- conducteur représenté sur la figure 2. Ensuite, on décrira ci-dessous une expérience de décollement pour une couche à faible k, effectuée par CMP. La figure 3 est une représentation graphique montrant la durée de polissage effectué par CMP et des résultats de mesure de taux de décollement d'une couche à faible k dans une tranche. Les mesures sont effectuées par rapport à un dispositif à semiconducteur classique (correspondant à la figure 11) dans lequel une couche à faible k ayant une épaisseur de 500 nm est formée en une seule fois et est soumise à des opérations d'étuvage et de cuisson une seule fois, et par rapport à un dispositif à semiconducteur (correspondant à la figure 2) conforme au premier mode de réalisation, dans lequel afin d'obtenir une couche à faible k de 500 nm d'épaisseur, on forme deux couches à faible k ayant chacune une épaisseur de 250 nm, et on leur applique des opérations d'étuvage et de cuisson en deux étapes différen- tes. Bien que des étendues de décollement dans les deux dispositifs à semiconducteur augmentent avec la durée de polissage, on trouve que la résistance au décollement dans le dispositif à semiconducteur conforme au premier mode de réalisation est considérablement plus élevée que celle dans le dispositif à semiconducteur classique. Lorsqu'on a poli le dispositif à semiconducteur classique par CMP pendant 3 minutes, dans les conditions de CMP, on a trouvé que la couche à faible k est décollée dans un grand nombre de positions dans la tranche. Pour cette raison, lorsqu'on a analysé l'interface de décollement avec un microscope électronique à transmission (TEM), on a constaté qu'une défaillance structurale, c'est-à-dire un décollement par cohésion, a eu lieu en une position distante de 10 nm à 30 nm de l'interface entre la couche diélectrique de recouvrement et la couche à faible k vers la couche à faible k. Ceci vient du fait que les pores dans la couche à faible k se déplacent vers une position proche de l'interface entre la couche à faible k et la couche diélectrique de recouvrement. D'autre part, bien que le dispositif à semiconducteur conforme au premier mode de réalisation ait été poli de façon similaire pendant 3 minutes par CMP, on n'a détecté aucun décollement. De cette manière, bien qu'on utilise les couches à faible k formées par revêtement et cons- tituées de la même substance chimique, lorsque les couches à faible k font l'objet d'opérations de dépôt, revêtement, étuvage et cuisson en deux étapes, ou plus, on peut éviter que les pores dans la couche à faible k poreuse ne se déplacent vers une position proche de l'interface entre la couche à faible k et la couche diélectrique de recouvrement, et la résistance au décollement peut être améliorée. La figure 4 montre des spectres obtenus en mesurant la couche à faible k déposée sur un substrat, en utilisant la spectroscopie infra-rouge par transformation de Fourier ou FTIR (Fourier Transform Infrared Spectroscopy). Comme il ressort de la figure 4, l'eau présente son pic après l'opération de revêtement. Cependant, on comprend que l'eau n'a pas de pic après un traitement thermique à 250 C ou 450 C. Un résultat de mesure d'intensité au pic (3300 cm-1) de l'eau de la couche à faible k en fonction d'une température de traitement thermique, est représenté sur la figure 5. On note que l'intensité mesurée à la température am- biante immédiatement, après l'opération de revêtement est fixée à 100. Comme il ressort de la figure 5, lorsque la température de traitement thermique est fixée à 100 C ou plus, l'eau peut être évaporée efficace- ment de la couche à faible k. La température de traitement thermique doit être fixée à 500 C ou moins, à cause de la résistance thermique de la couche à faible k. Par conséquent, dans le premier traitement thermique et le second traitement thermique, la température de traitement thermique est de préférence fixée à 100 C ou plus et 500 C ou moins. Dans ce cas, le temps de traitement thermique est de préférence fixé à 1 minute ou plus et 3 heures ou moins. La figure 6 montre un résultat de mesure du module d'élasticité d'une couche à faible k en fonction d'une température de traitement thermique. Comme il ressort de la figure 6, la température de traitement thermique de 300 C ou plus peut augmenter le module d'élasticité de la couche à faible k et peut améliorer des propriétés adhésives. Par consé- quent, dans le premier traitement thermique et le second traitement thermique, la température de traitement thermique est de préférence fixée à 300 C ou plus et 500 C ou moins. Dans ce cas, le temps de traitement thermique est de préférence fixé à 1 minute ou plus et 3 heures ou moins. La figure 7 montre un résultat de mesure de la constante diélectrique d'une couche à faible k en fonction d'une température de traite-ment thermique. Comme il ressort de la figure 7, la température de traitement thermique de 350 C ou plus peut réduire la constante diélectrique. Par conséquent, dans le premier traitement thermique et le second traitement thermique, la température de traitement thermique est de préférence fixée à 350 C ou plus, et 500 C ou moins. Dans ce cas, le temps de traitement thermique est de préférence fixé à 3 minutes ou plus et 3 heures ou moins. On a donné l'explication ci-dessus dans le cas dans lequel des couches à faible k sont formées par revêtement en deux étapes différen- tes. La présente invention n'est cependant pas limitée à cette procédure, les couches à faible k peuvent être formées par revêtement en deux étapes différentes ou plus, et un traitement thermique peut être effectué immédiatement après chaque opération de revêtement. De ce fait, un décollement à l'interface entre une couche diélectrique formée par CVD et unecouche à faible k, occasionné par le polissage mécanico-chimique, peut être empêché sans diminuer la productivité du polissage mécanicochimique et sans augmenter la constante diélectrique k de la couche à faible k. Cependant, pour ne pas diminuer excessivement la productivité de fabrication de dispositifs à semiconducteur, des couches à faible k sont de préférence déposées en deux ou trois étapes différentes. Le premier mode de réalisation peut être appliqué non seule-ment à la formation d'une pellicule diélectrique de couche d'interconnexion, mais également à la formation d'une pellicule choisie parmi une pellicule diélectrique de trou d'interconnexion. De façon plus spécifique, le premier mode de réalisation peut être appliqué à la formation de l'une de la pellicule diélectrique de trou d'interconnexion et une pellicule diélectrique de couche d'interconnexion. La figure 8 montre une structure à double damasquinage pro- duite en utilisant la présente invention. Un trou d'interconnexion 22 et une couche d'interconnexion supérieure 23 sont connectée à une couche d'interconnexion inférieure 20 formée sur le substrat semiconducteur 11, à travers une couche de métal de barrière 21. Une couche diélectrique 24 formée par CVD, des couches à faible k 25 et 26, et une couche diélectrique 27 formée par CVD, sont formées en tant que pellicule diélectrique de trou d'interconnexion pour le trou d'interconnexion 22. Des couches à faible k 28 et 29 et une couche diélectrique 30 formée par CVD sont formées pour constituer une pellicule diélectrique de couche d'interconnexion pour la couche d'interconnexion supérieure 23. De cette manière, dans chacune de la formation de la pellicule diélectrique de trou d'inter-connexion et de la formation de la pellicule diélectrique de couche d'interconnexion, des couches à faible k sont formées par revêtement en deux étapes différentes, ou plus, et un traitement thermique est effectué immédiatement après chaque opération de revêtement. De façon plus spécifique, la présente invention peut être appliquée à chacune de la formation de la pellicule diélectrique de trou d'interconnexion et de la formation de la pellicule diélectrique de couche d'interconnexion. La pré-sente invention peut être appliquée seulement à la formation de la pellicule diélectrique de couche d'interconnexion, sans être appliquée à la formation de la pellicule diélectrique de trou d'interconnexion. Second Mode de Réalisation On décrira ci-dessous en référence à la figure 9 un procédé de fabrication d'un dispositif à semiconducteur conforme au second mode de réalisation de la présente invention. Les numéros de référence identiques à ceux de la figure 2 désignent les mêmes éléments sur la figure 9. Une première couche diélectrique 12 formée par CVD, constituée d'une couche de SiC ayant une épaisseur de 50 nm, est formée comme une couche diélectrique sous-jacente, par un procédé de CVD, sur un substrat semiconducteur 11 consistant en une tranche de silicium ayant un diamètre de 300 mm. Dans ce cas, on peut également utiliser pour la première couche diélectrique 12 formée par CVD, une couche de SiO2, une couche de SiCN, une couche de SiCO, une couche de SiN, et autres. L'épaisseur de la première couche diélectrique 12 formée par CVD tombe de préférence dans la plage de 30 nm à 100 nm. En particu- lier, l'épaisseur tombe de préférence dans la plage de 30 nm à 70 nm pour réduire la constante diélectrique effective. On peut former une couche dopée avec des impuretés sur le substrat semiconducteur 11. Ensuite, en procédant par revêtement par centrifugation, on dé-pose sur la première couche diélectrique 12 formée par CVD une pre- mière couche à faible k 31 constitué de MSQ ayant une épaisseur de 250 nm et une masse volumique de 0,7 g/cm3. Dans ce cas, l'épaisseur de la première couche à faible k 31 tombe de préférence dans la plage de 100 nm à 500 nm. On fixe une vitesse de rotation d'une centrifugeuse à 900 tr/min. Immédiatement après l'opération de revêtement, on verse de la N- méthyl-2-pyrrolidinone sur le bord de la tranche pour enlever la première couche à faible k 31 de la partie de bord de la tranche sur une largeur de 5 mm à partir du bord (non représenté). Ensuite, on place la tranche sur une plaque chaude. On étuve la couche à faible k 31 à titre de premier traitement thermique à 150 C pendant 75 secondes dans une atmosphère d'azote, et on l'étuve en outre à 250 C pendant 75 secondes. Ensuite, on cuit la couche à faible k 31 à une température de 450 C pendant 10 minutes dans une atmosphère d'azote. Ensuite, on dépose de façon similaire sur la première couche à faible k 31, par revêtement par centrifugation, une seconde couche à fai- ble k 32 constituée de MSQ, ayant une épaisseur de 250 nm et une masse volumique de 1,7 g/cm3. On enlève la seconde couche à faible k 32 de la partie de bord de la tranche sur une largeur de 5 mm à partir du bord (non représenté), de la même manière que pour la première couche à faible k 31. Immédiatement après l'enlèvement, on effectue de façon similaire des opérations d'étuvage et de cuisson, en tant que second traitement thermique. Dans ce cas, la composition de la première couche à faible k 31 est presque identique à la composition de la seconde couche à faible k 32. Ainsi, la teneur en silicium, la teneur en oxygène et la teneur en carbone tombent de préférence respectivement dans la plage de 20% à 40%, la plage de 40% à 60%, et la plage de 10% à 30%. L'épaisseur de la seconde couche à faible k 32 tombe de préférence dans la plage de 1 nm à 200 nm. Ceci est dû au fait que lorsque l'épaisseur est inférieure à 1 nm, l'effet de prévention du décollement est réduit, et lors-que l'épaisseur dépasse 200 nm, la constante diélectrique effective aug- mente désavantageusement. Cependant, l'épaisseur de la seconde couche à faible k 32 tombe plus préférablement dans la plage de 1 nm à 50 nm, et tombe le plus préférablement dans la plage de 1 nm à 20 nm. L'épaisseur de la seconde couche à faible k 32 est de préférence inférieure à l'épaisseur de la première couche à faible k 31. Lorsque l'épais- seur de la seconde couche à faible k 32 est plus grande que l'épaisseur de la première couche à faible k 31, la constante diélectrique effective augmente désavantageusement. On peut utiliser pour la première couche à faible k 31 et la seconde couche à faible k 32 du HSQ, une couche de SiOC formée par CVD, ou un polymère formé par revêtement. Ensuite, on effectue une irradiation par plasma d'hélium (He) dans un dispositif de CVD pour modifier la surface de la seconde couche à faible k 32. Ceci est effectué pour améliorer les propriétés adhésives entre la seconde couche à faible k 32 et la couche déposée sur elle. On fixe un débit de gaz à une valeur de 1000 sccm, on fixe une pression de gaz à 1000 Pa, on fixe une puissance haute fréquence à 500 W, on fixe une puissance basse fréquence à 400 W, on fixe la température à 400 C et on fixe le temps à 15 secondes. En ce qui concerne le gaz de plasma, en plus du gaz de He, on peut utiliser les gaz NH3, N2O, H2, 02, SiH4, Ar, N2, ou autres. Cependant, le plasma d'hélium est spécialement efficace du fait que la couche à faible k est moins endommagée. En outre, on peut utiliser un mélange de ces gaz. Par exemple, on utilise efficace-ment un mélange du gaz He et des autres gaz. Ensuite, on dépose par le procédé de CVD une seconde couche diélectrique 15 formée par CVD, ayant une épaisseur de 50 nm, sur la seconde couche à faible k 32, en tant que couche diélectrique de recouvre-ment. Dans ce cas, on peut utiliser pour la seconde couche diélectrique 15 formée par CVD, une couche choisie parmi une couche de SiO2, une couche de SiC, une couche de SiCN, une couche de SiCO, et une couche de SiN, ou une multi couche constituée de ces couches. L'épaisseur de la seconde couche diélectrique 15 formée par CVD tombe de préférence dans la plage de 30 nm à 200 nm. En particulier, l'épaisseur tombe de préférence dans la plage de 40 nm à 120 nm, pour réduire la constante diélectrique effective. Ensuite, on définit un motif par photolithographie et gravure par voie sèche dans la seconde couche diélectrique 15 formée par CVD, dans la seconde couche à faible k 32 et dans la première couche à faible k 31, pour former un sillon afin de former une couche d'interconnexion à l'intérieur, par damasquinage. Dans un dispositif de pulvérisation cathodique, on dépose une couche de métal de barrière 17 constituée d'une couche de TaN ayant une épaisseur de 10 nm, d'une couche de Ta ayant une épaisseur de 15 nm, et d'une couche de germe de Cu ayant une épaisseur de 75 nm. En ce qui concerne la couche de métal de barrière 17, on peut utiliser Ta, TaN, TiN, Ti, WN, WSiN, et autres. En particulier, on utilise de préférence Ta et TaN. Il est spécialement préférable d'utiliser une bi couche constituée d'une couche de Ta et d'une couche de TaN. On dépose sur la surface de la structure résultante une couche de métal 18 constituée d'un couche de Cu ayant une épaisseur de 500 nm, par un procédé de revêtement électrolytique, pour enterrer le sillon. Ensuite, on effectue un processus de recuit à 250 C pendant 30 minutes. On enlève la couche de métal 18 sur le bord de la tranche (non représenté). Cependant, on donne à la largeur d'enlèvement une valeur plus petite de 2 mm que la largeur d'enlèvement de la couche à faible k. Enfin, on enlève par CMP la couche de métal 18 et la couche de métal de barrière 17 sur la seconde couche diélectrique 15 formée par CVD. On utilise en tant que dispositif de CMP un dispositif Mometum300 (commercialisé par Novellus Systems, Inc.) employant une technique orbitale. On fixe une pression de CMP à 1,5 psi, on fixe une vitesse de rotation orbitale à 600 tr/min, on fixe une vitesse de rotation de tête à 24 tr/min, et on fixe un débit d'alimentation en suspension à 300 cm3/min. On utilise en tant que tampon de polissage un tampon à une seule couche (IC1000 commercialisé par Rodel, Inc.) consistant en mousse de polyuréthanne. En tant que suspensions de CMP, on utilise pour Cu une suspension dépourvue d'abrasifs (HS-C430-TU commercialisée par Hita- chi Chemical Co., Ltd.), et on utilise pour TaN une suspension abrasive. (HS-T605 commercialisée par Hitachi Chemical Co., Ltd.). Dans ce polissage, la seconde couche diélectrique 15 formée par CVD peut être partiellement ou entièrement enlevée par CMP. Avec les étapes ci-dessus, on fabrique un dispositif à semiconducteur représenté sur la figure 9. On décrira ensuite ci-dessous une expérience de décollement pour une couche à faible k, effectuée par CMP. Lorsqu'on a poli par CMP pendant 3 minutes dans les conditions de CMP le dispositif à semi-conducteur classique (correspondant à la figure 1 1), n'ayant pas la seconde couche à faible k 32, on a détecté un décollement de la couche à faible k dans la moitié de l'étendue de la tranche. Pour cette raison, lors-qu'on a analysé l'interface de décollement avec un microscope électronique à transmission (TEM), une défaillance structurale, c'est-à-dire un décollement cohésif, a eu lieu à une position espacée de 10 nm à 30 nm de l'interface entre la couche diélectrique de recouvrement et la couche à faible k, vers le côté de la couche à faible k. D'autre part, bien que le dispositif à semiconducteur ayant la seconde couche à faible k 32 (correspondant à la figure 9), conforme au mode de réalisation, soit poli de façon similaire pendant 3 minutes par CMP, aucun décollement n'est détecté. Ceci vient du fait que la seconde couche à faible 32 ayant une résistance mécanique supérieure à celle de la première couche à faible k 31, est formée entre la seconde couche diélectrique 15 formée par CVD et la première couche à faible k 31, pour améliorer la résistance au décollement d'une partie dans laquelle un décollement se produit aisément. Comme décrit ci-dessus, dans le but d'améliorer la résistance au décollement et de garantir la possibilité d'avoir une couche à faible k, on utilise de préférence pour la seconde couche à faible k 32 une couche à faible k ayant un module d'élasticité qui est de 1,2 à 40 fois plus élevé que le module d'élasticité de la première couche à faible k 31. Le module d'élasticité de la première couche à faible k 31 tombe de préférence dans la plage de 0,3 GPa à 15 GPa, et le module d'élasticité de la seconde couche à faible k 32 tombe dans la plage de 3 GPa à 30 GPa. Lorsqu'on a effectué une expérience de décollement similaire en utilisant la première couche à faible k 31 ayant le module d'élasticité de 2 GPa et la se- conde couche à faible k 32 ayant le module d'élasticité de 6 GPa, on a obtenu un résultat présentant la même bonne résistance au décollement que le résultat expérimental ci-dessus. Pour la seconde couche à faible k 32, on utilise de préférence une couche à faible k ayant un degré de dureté qui est 1,05 à 1,5 fois plus élevé que celui de la première couche à faible k 31. Le degré de dureté de la première couche à faible k 31 tombe de préférence dans la plage de 0,05 GPa à 1,5 GPa, et le degré de dureté de la seconde couche à faible k 32 tombe de préférence dans la plage de 0,3 GPa à 3 GPa. Lorsqu'on a effectué une expérience de décollement en utilisant la pre- mière couche à faible k 31 ayant un degré de dureté de 0,2 GPa et la seconde couche à faible k 32 ayant un degré de dureté de 0,6 GPa, on a obtenu un résultat présentant la même bonne résistance au décollement que le résultat expérimental ci-dessus. On utilise de préférence pour la seconde couche à faible k 32 une couche à faible k ayant une masse volumique qui est de 1,1 à 5 fois supérieure à celle de la première couche à faible k 31. La masse volumique de la première couche à faible k 31 tombe de préférence dans la plage de 0,4 g/cm3 à 1,3 g/cm3, et la masse volumique de la seconde couche à faible k 32 tombe de préférence dans la plage de 0,9 g/cm3 à 2,0 g/cm3. Pour la seconde couche à faible k 32, on utilise de préférence une couche à faible k ayant une porosité inférieure à celle de la première couche à faible k 31. La porosité de la première couche à faible k 31 tombe dans la plage de 10 à 70%, et la porosité de la seconde couche à faible k 32 tombe de préférence dans la plage de 0 à 40%. Dans ce cas, lorsqu'on a effectué de façon similaire une expérience de décollement en utilisant la première couche à faible k 31 ayant une porosité de 55% et la seconde couche à faible k 32 ayant une porosité de 26%, on a obtenu un résultat présentant la même bonne résistance au décollement que le ré- sultat expérimental ci-dessus. Pour la seconde couche à faible k 32, on utilise de préférence une couche à faible k ayant une constante diélectrique qui est 1,1 à 3 fois plus élevée que celle de la première couche à faible k 31. La cons-tante diélectrique de la première couche à faible k 31 tombe de préfé- rence dans la plage de 1,3 à 3,0, et la constante diélectrique de la seconde couche à faible k 32 tombe de préférence dans la plage de 2,5 à 3, 5. Dans ce cas, lorsqu'on a effectué de façon similaire une expérience de décollement en utilisant la première couche à faible k 31 ayant la constante diélectrique de 1,8 et la seconde couche à faible k 32 ayant la constante diélectrique de 2,6, on a obtenu un résultat présentant la même bonne résistance au décollement que le résultat expérimental ci-dessus. Pour la seconde couche à faible k 32, on utilise de préférence une couche à faible k ayant un indice de réfraction qui est 1,05 à 1,5 fois supérieur à celui de la première couche à faible k 31. L'indice de réfraction de la première couche à faible k 31 tombe de préférence dans la plage de 1,1 à 1,35, et l'indice de réfraction de la seconde couche à faible k 32 tombe de préférence dans la plage de 1,25 à 2,0. Dans ce cas, lorsqu'on a effectué une expérience de décollement en utilisant la pre- mière couche à faible k 31 ayant un indice de réfraction de 1,19 et la seconde couche à faible k 32 ayant un indice de réfraction de 1,29, on a obtenu un résultat présentant la même bonne résistance au décollement que le résultat expérimental ci-dessus. Comme décrit ci-dessus, dans le procédé de fabrication d'un dispositif à semiconducteur conforme au second mode de réalisation, la seconde couche à faible k 32 ayant une résistance mécanique supérieure à celle de la première couche à faible k 31 est formée entre la première couche à faible k 31 et la seconde couche diélectrique formée par CVD. De cette manière, il est possible d'éviter un décollement de la couche à faible k dans l'étape de CMP, sans diminuer la productivité du CMP et sans augmenter la constante diélectrique k de la couche à faible k. Le second mode de réalisation peut être appliqué non seule-ment à la formation d'une pellicule diélectrique de couche d'interconnexion, mais également à la formation d'une pellicule diélectrique de trou d'interconnexion. De façon plus spécifique, le second mode de réalisation peut être appliqué à un cas dans lequel on forme l'une de la pellicule diélectrique de trou d'interconnexion et la pellicule diélectrique de couches d'interconnexion. Troisième Mode de Réalisation On décrira ci-dessous en référence à la figure 10 un procédé de fabrication d'un dispositif à semiconducteur conforme au troisième mode de réalisation de la présente invention. Les numéros de référence identiques à ceux de la figure 9 désignent les mêmes éléments sur la figure 10. Le troisième mode de réalisation diffère du second mode de réalisa- tion par le fait qu'on forme en outre entre la première couche diélectrique 12 formée par CVD et la première couche à faible k 31, une troisième couche à faible k 33 ayant une résistance mécanique supérieure à celle de la première couche à faible k 31. En employant un procédé de CVD, on forme à titre de couche diélectrique sous-jacente sur un substrat semiconducteur 11 constitué d'une tranche de silicium ayant une épaisseur de 300 nm, une première couche diélectrique 12 formée par CVD ayant une épaisseur de 50 nm et constituée d'une couche de SiC. Dans ce cas, on peut également utiliser pour la première couche diélectrique 12 formée par CVD une couche de SiO2, une couche de SiCN, une couche de SiCO, une couche de SiN, ou autres. L'épaisseur de la première couche diélectrique 12 formée par CVD tombe de préférence dans la plage de 30 nm à 100 nm. En particulier, l'épaisseur tombe de préférence dans la plage de 30 nm à 70 nm pour réduire la constante diélectrique effective. On peut former une cou- che dopée avec des impuretés sur le substrat semiconducteur 11. Ensuite, en procédant par revêtement par centrifugation, on dé-pose sur la couche diélectrique 12 formée par CVD une troisième couche à faible k 33 consistant en MSQ ayant une épaisseur de 50 nm et une masse volumique de 1,1 g/cm3. On fixe à 900 tr/min une vitesse de rota- tion d'une centrifugeuse. Immédiatement après l'opération de revête-ment, on verse de la N-méthyl-2-pyrrolidinone sur le bord de la tranche pour enlever la troisième couche à faible k 33 de la partie de bord de la tranche, sur une largeur de 5 mm à partir du bord (non représenté). On place la tranche sur une plaque chaude. A titre de premier traitement thermique, on étuve la couche à faible k 33 à 150 C pendant 75 secondes dans une atmosphère d'azote et on l'étuve en outre à 250 C pendant 75 secondes. Ensuite, on cuit la couche à faible k 33, à une température de 450 C pendant 10 minutes dans une atmosphère d'azote. En procédant par revêtement par centrifugation, on dépose sur la structure résultante une première couche à faible k 31 consistant en MSQ, ayant une épaisseur de 250 nm et une masse volumique de 0,7 g/cm3. On enlève la première couche à faible k 31 de la partie de bord de la tranche, sur une largeur de 5 mm à partir du bord (non représenté), de la même manière que la troisième couche à faible k 33. Immédiatement après l'enlèvement, à titre de second traitement thermique, on effectue de façon similaire au premier traitement thermique des opérations d'étuvage et de cuisson. Dans ce cas, l'épaisseur de la première couche à faible k 31 tombe de préférence dans la plage de 100 nm à 500 nm. De plus, en procédant par revêtement par centrifugation, on dépose de façon similaire sur la première couche à faible k 31 une seconde couche à faible k 32, consistant en MSQ, ayant une épaisseur de 50 nm et une masse volumique de 1,7 g/cm3. On enlève la seconde couche à faible k 32 sur une largeur de 5 mm à partir du bord de la tranche (non représenté), de la même manière que pour la troisième couche à faible k 33. Immédiate- ment après l'enlèvement, on effectue de façon similaire aux premier et deuxième traitements thermiques des opérations d'étuvage et de cuisson, à titre de troisième traitement thermique. Dans ce cas, chacune des épaisseurs de la troisième couche à faible k 33 et de la seconde couche à faible k 32 tombe de préférence dans la plage de 1 nm à 200 nm. Lorsque les épaisseurs sont inférieures à 1 nm, l'effet de prévention du décollement est réduit. Lorsque les épaisseurs dépassent 200 nm, la constante diélectrique effective augmente désavantageusement. Cependant, les épaisseurs de la troisième couche à faible k 33 et de la seconde couche à faible k 32 tombent plus préférablement dans la plage de 1 nm à 50 nm, et tombent le plus préférablement dans la plage de 1 nm à 20 nm. Les rapports de composition de la troisième couche à faible k 33, de la première couche à faible k 31 et de la seconde couche à faible k 32 sont presque égaux les uns aux autres. La teneur en silicium, la teneur en oxygène et la teneur en car- bone de chacune des couches à faible k tombent de préférence respectivement dans la plage de 20% à 40%, la plage de 40% à 60% et la plage de 10% à 30%. En ce qui concerne la troisième couche à faible k 33, la première couche à faible k 31 et la seconde couche à faible k 32, on peut utiliser HSQ, une couche de SiOC formée par CVD, ou un polymère formé par revêtement. Ensuite, on effectue une irradiation par plasma d'hélium (He) dans un dispositif de CVD pour modifier la surface de la seconde couche à faible k 32. On effectue ceci pour améliorer les propriétés adhésives entre la seconde couche à faible k 32 et la couche déposée sur elle. Dans ce cas, on fixe un débit de gaz à 1000 sccm, on fixe une pression de gaz à 1000 Pa, on fixe une puissance haute fréquence à 500 W, on fixe une puissance basse fréquence à 400 W, on fixe la température à 400 C et on fixe le temps à 15 secondes. En ce qui concerne le gaz de plasma, en plus du gaz He, on peut utiliser les gaz NH3, N2O, H2, 02, SiH4, Ar, N2, ou autres. Cependant, le plasma d'hélium est spécialement efficace du fait que la couche à faible k est moins endommagée. En outre, on peut utiliser un mélange de ces gaz. Par exemple, on utilise efficacement un mélange du gaz He et d'autres gaz. Ensuite, en employant le procédé de CVD, on dépose sur la seconde couche à faible k 32, à titre de couche diélectrique de recouvre-ment, une seconde couche diélectrique 15 formée par CVD, ayant une épaisseur de 50 nm. Dans ce cas, on peut utiliser pour la seconde couche diélectrique 15 formée par CVD, l'une d'une couche de SiO2, d'une couche de SiC, d'une couche de SiCN, d'une couche de SiCO, et d'une couche de SiN, ou une multi couche constituée de ces couches. L'épaisseur de la seconde couche diélectrique 15 formée par CVD tombe de préférence dans la plage de 30 nm à 200 nm. En particulier, l'épaisseur tombe de préférence dans la plage de 40 nm à 120 nm pour réduire la constante diélectrique effective. Ensuite, on définit un motif par photolithographie et gravure par voie sèche dans la seconde couche diélectrique 15 formée par CVD, la seconde couche à faible k 32, la première couche à faible k 31 et la troisième couche à faible k 33, pour former un sillon afin de former à Pinté- rieur une couche d'interconnexion obtenue par damasquinage. Dans un dispositif de pulvérisation cathodique, on dépose une couche de métal de barrière 17 constituée d'une couche de TaN ayant une épaisseur de 10 nm, d'une couche de Ta ayant une épaisseur de 15 nm, et d'une couche de germe de Cu ayant une épaisseur de 75 nm. En ce qui concerne la couche de métal de barrière 17, on peut utiliser Ta, TaN, TiN, Ti, WN, WSiN, et autres. En particulier, on utilise de préférence Ta et TaN. Il est spécialement préférable d'utiliser une bi couche constituée d'une couche de Ta et d'une couche de TaN. On dépose sur la surface de la structure résultante, par un procédé de revêtement électrolytique, une couche de métal 18 constituée d'un couche de Cu ayant une épaisseur de 500 nm, pour enterrer le sillon. On. enlève la couche de métal. 18 sur la partie de bord de la tranche (non représenté). Cependant, on donne à la largeur d'enlèvement une valeur inférieure de 2 mm à la largeur d'enlèvement de la couche à faible k. Ensuite, on effectue un processus de recuit à 250 C pendant 30 minutes. Enfin, on enlève par CMP la couche de métal 18 et la couche de métal de barrière 17 sur la seconde couche diélectrique 15 formée par CVD. On utilise en tant que dispositif de CMP un dispositif Mometum300 (commercialisé par Novellus Systems, Inc.) employant une technique orbitale. On fixe une pression de CMP à 1,5 psi, on fixe une vitesse de rotation orbitale à 600 t/min, on fixe une vitesse de rotation de tête à 24 tr/min, et on fixe un débit d'alimentation en suspension à 300 cm3/min. On utilise en tant que tampon de polissage un tampon à une seule couche (IC1000 commercialisé par Rodel, Inc.) consistant en mousse de polyuréthanne. En tant que suspensions de CMP, on utilise pour Cu une suspension dépourvue d'abrasifs (HS-C430-TU commercialisée par Hitachi Chemical Co., Ltd.), et on utilise pour TaN une suspension abrasive (HST605 commercialisée par Hitachi Chemical Co., Ltd.). Dans ce polis-sage, la seconde couche diélectrique 15 formée par CVD peut être par- tiellement ou entièrement enlevée par CMP. Avec les étapes ci-dessus, on fabrique un dispositif à semiconducteur représenté sur la figure 10. Ensuite, on a effectué sur le dispositif à semiconducteur conforme au mode de réalisation (correspondant à la figure 10), une expérience de décollement pour une couche à faible k, de la même manière que pour le second mode de réalisation. Lorsqu'on a poli le dispositif à semiconducteur conforme au troisième mode de réalisation, en procédant par CMP pendant 3 minutes, comme dans le dispositif à semiconducteur conforme au second mode de réalisation, on n'a détecté aucun décolle-ment. Ensuite, en polissant par CMP pendant 10 minutes le dispositif à semiconducteur conforme au troisième mode de réalisation, on a détecté un léger décollement au bord de la tranche. Pour cette raison, lors-qu'on a analysé l'interface de décollement avec un microscope électronique à transmission, on a noté qu'un décollement cohésif s'est produit à une position espacée de 10 nm à 30 nm par rapport à l'interface entre la première couche diélectrique 12 formée par CVD et la première couche à faible k 31, vers le côté de la couche à faible k 31. D'autre part, dans le dispositif à semiconducteur conforme au troisième mode de réalisation, on n'a détecté aucun décollement de la couche à faible k. Ceci vient du fait que la troisième couche à faible k 33 ayant une résistance mécaniqueélevée est formée entre la première couche diélectrique 12 formée par CVD et la première couche à faible k 31, pour améliorer davantage la résistance au décollement dans une partie dans laquelle un décollement se produit aisément. Comme décrit ci-dessus, dans le but d'améliorer la résistance au décollement et de garantir la possibilité d'obtention d'une couche à faible k, on utilise de préférence pour la troisième couche à faible k 33 et la seconde couche à faible k 32 des couches à faible k ayant chacune un module d'élasticité qui est de 1,2 à 40 fois supérieur au module d'élastici- té de la première couche à faible k 31. Le module d'élasticité de la pre- mière couche à faible k 31 tombe de préférence dans la plage de 0,3 GPa à 15 GPa, et le module d'élasticité de la troisième couche à faible k 33 et de la seconde couche à faible k 32 tombe de préférence dans la plage de 3 GPa à 30 GPa. Lorsqu'on a effectué une expérience de décollement similaire en utilisant la première couche à faible k 31 ayant le module d'élasticité de 2 GPa et les troisième et seconde couches à faible k 33 et 32 ayant chacune le module d'élasticité de 6 GPa, on a obtenu un résultat présentant la même bonne résistance au décollement que le résultat expérimental ci-dessus. On utilise de préférence pour la troisième couche à faible k 33 et la seconde couche à faible k 32 des couches à faible k ayant chacune un degré de dureté qui est de 1,05 à 1,5 fois supérieur à celui de la première couche à faible k 31. Le degré de dureté de la première couche à faible k 31 tombe de préférence dans la plage de 0,05 GPa à 1,5 GPa, et les degrés de dureté de la troisième couche à faible k 33 et de la seconde couche à faible k 32 tombent de préférence dans la plage de 0,3 GPa à 3 GPa. Lorsqu'on a effectué une expérience de décollement en utilisant la première couche à faible k 31 ayant un degré de dureté de 0, 2 GPa et les troisième et seconde couches à faible k 33 et 32 ayant cha- cune un degré de dureté de 0,6 GPa, on a obtenu un résultat présentant la même bonne résistance au décollement que le résultat expérimental ci- dessus. On utilise de préférence pour les troisième et seconde couches à faible k 33 et 32 une couche à faible k ayant une masse volumique qui est de 1,1 à 5 fois supérieure à celle de la première couche à faible k 31. La masse volumique de la première couche à faible k 31 tombe de préférence dans la plage de 0,4 glcm3 à 1,3 glcm3, et les masses volumiques de la troisième couche à faible k 33 et de la seconde couche à faible k 32 tombent de préférence dans la plage de 0,9 glcm3 à 2,0 glcm3. On utilise de préférence pour la troisième couche à faible k 33 et la seconde couche à faible k 32 des couches à faible k ayant chacune une porosité inférieure à celle de la première couche à faible k 31. La porosité de la première couche à faible k 31 tombe dans la plage de 10 à 70%, et les porosités de la troisième couche à faible k 33 et de la seconde couche à faible k 32 tombent de préférence dans la plage de 0 à 40%. Dans ce cas, lorsqu'on a effectué de façon similaire une expérience de décollement en utilisant la première couche à faible k 31 ayant une porosité de 55% et les troisième et seconde couches à faible k 33 et 32 ayant chacune une porosité de 26%, on a obtenu un résultat présentant la même bonne résistance au décollement que le résultat expérimental cidessus. On utilise de préférence pour la troisième couche à faible k 33 et la seconde couche à faible k 32 des couches à faible k ayant chacune une constante diélectrique qui est de 1,1 à 3 fois supérieure à celle de la première couche à faible k 31. La constante diélectrique de la première couche à faible k 31 tombe de préférence dans la plage de 1,3 à 3,0, et les constantes diélectriques des troisième et seconde couches à faible k 33 et 32 tombent de préférence dans la plage de 2,5 à 3,5. Dans ce cas, lorsqu'on a effectué de façon similaire une expérience de décollement en utilisant la première couche à faible k 31 ayant la constante diélectrique de 1,8 et les troisième et seconde couches à faible k 33 et 32 ayant chacune la constante diélectrique de 2,6, on a obtenu un résultat présentant la même bonne résistance au décollement que le résultat expérimental ci-dessus. On utilise de préférence pour la troisième couche à faible k 33 et la seconde couche à faible k 32 des couches à faible k ayant chacune un indice de réfraction qui est 1,05 à 1,5 fois supérieur à celui de la première couche à faible k 31. L'indice de réfraction de la première couche à faible k 31 tombe de préférence dans la plage de 1,1 à 1,35, et les indi- ces de réfraction de la troisième couche à faible k 33 et de la seconde couche à faible k 32 tombent de préférence dans la plage de 1,25 à 2,0. Dans ce cas, lorsqu'on a effectué de façon similaire une expérience de décollement en utilisant la première couche à faible k 31 ayant un indice de réfraction de 1,19 et les troisième et seconde couches à faible k 33 et 32 ayant chacune un indice de réfraction de 1,29, on a obtenu un résultat présentant la même bonne résistance au décollement que le résultat expérimental ci-dessus. Comme décrit ci-dessus, dans le procédé de fabrication d'un dispositif à semiconducteur conforme au troisième mode de réalisation, on forme la troisième couche à faible k 33 entre la première couche à faible k 31 et la première couche diélectrique formée par CVD, et on forme la seconde couche à faible k 32 entre la première couche à faible k 31 et la seconde couche diélectrique formée par CVD. On utilise pour la troisième couche à faible k 33 et la seconde couche à faible k 32 des couches à faible k ayant chacune une résistance mécanique supérieure à celle de la première couche à faible k 31. De cette manière, le décolle-ment d'une couche à faible k dans l'étape de CMP peut être évité de façon plus sûre que dans le second mode de réalisation. Le troisième mode de réalisation peut être appliqué non seule- ment à la formation d'une pellicule diélectrique de couches d'interconnexion, mais également à la formation d'une pellicule diélectrique de trou d'interconnexion. De façon plus spécifique, le troisième mode de réalisation peut être appliqué à un cas dans lequel on forme l'une de la pellicule diélectrique intercouche de trou d'interconnexion et de la pellicule diéfec- trique de couches d'interconnexion. De nombreux changements et modifications de la présente invention sont évidemment possibles à la lumière des enseignements ci-dessus. Il faut donc noter que, dans le cadre des revendications annexées, l'invention peut être mise en oeuvre autrement que de la manière décrite de façon spécifique. La présente demande se réfère aux demandes JP 2003-326 559 et JP 2003-326 560, déposées le 18 septembre 2003. REVENDICATIONS 1. Procédé de fabrication d'un dispositif à semiconducteur, caractérisé en ce qu'il comprend les étapes suivantes: on dépose sur une surface d'un substrat semiconducteur (11) une première couche diélectri- que (12) CVD; on dépose des couches à faible k (13, 14; 31, 32, 33) en au moins deux étapes différentes, pour former une pellicule choisie parmi une pellicule diélectrique de trou d'interconnexion et une pellicule diélectrique de couches d'interconnexion, sur la première couche diélectrique (12) CVD, et immédiatement après les dépôts, on effectue un traitement thermique; on dépose une seconde couche diélectrique (15) CVD sur la couche à faible k (13, 14; 31, 32, 33); on forme un sillon (16) dans la seconde couche diélectrique (15) CVD et la couche à faible k (13, 14; 31, 32, 33); on dépose une couche de métal (18) sur la surface de la structure résultante pour enterrer le sillon (16); et on enlève par polissage mécanico-chimique la couche de métal (18) sur la seconde couche diélectrique (15) CVD. 2. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 1, caractérisé en ce qu'on fixe une température de traitement thermique à 100 C ou plus et 500 C ou moins dans le traitement thermique. 3. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 1, caractérisé en ce qu'on utilise une résine de méthylsilsesquioxane pour la couche à faible k (13, 14; 31, 32, 33). 4. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 1, caractérisé en ce qu'on utilise pour la couche à faible k (13, 14; 31, 32, 33) une couche à faible k ayant un rapport de composition donné par silicium: oxygène: carbone = 20% à 40% : 40% à 60% : 10% à 30%. 5. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 1, caractérisé en ce qu'il comprend en outre l'étape consistant à effectuer un traitement par plasma après le dépôt de la seconde couche à faible k (14, 32). 6. Procédé de fabrication d'un dispositif à semiconducteur, ca- ractérisé en ce qu'il comprend les étapes suivantes: on dépose sur une surface d'un substrat semiconducteur (Il) une première couche diélectrique (12) CVD; on dépose sur la première couche diélectrique (12) CVD une première couche à faible k (13, 31); on dépose sur la première couche à faible k (13, 31) une seconde couche à faible k (14, 32); on dépose une seconde couche diélectrique (15) CVD sur la seconde couche à faible k (14, 32); on forme un sillon (16) dans la seconde couche diélectrique (15) CVD, la seconde couche à faible k (14, 32) et la première couche à faible k (13, 31); on dépose une couche de métal (18) sur la sur-face de la structure résultante, pour enterrer le sillon (16); et on enlève, par polissage mécanico-chimique, la couche de métal (18) sur la seconde couche diélectrique (15) CVD; et en ce qu'on utilise pour la seconde couche à faible k (14, 32) une couche à faible k ayant une résistance mécanique supérieure à celle de la première couche à faible k (13, 31). 7. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 6, caractérisé en ce qu'on utilise pour la seconde couche à faible k (14, 32) une couche à faible k ayant un module d'élasticité qui est de 1,2 à 40 fois supérieur au module d'élasticité de la première couche à faible k (13, 31). 8. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 6, caractérisé en ce qu'on utilise pour la seconde couche à faible k (14, 32) une couche à faible k ayant un degré de dureté qui est de 1,05 à 1,5 fois supérieur au degré de dureté de la première couche à faible k (13, 31). 9. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 6, caractérisé en ce qu'on utilise pour la seconde couche à faible k (14, 32) une couche à faible k ayant une masse volumique qui est de 1,1 à 5 fois supérieure à la masse volumique de la première couche à faible k (13, 31). 10. Procédé de fabrication d'un dispositif à semiconducteur se- Ion la revendication 6, caractérisé en ce qu'on utilise une seconde cou- che à faible k (14, 32) ayant une porosité inférieure à celle de la première couche à faible k (13, 31) et ayant une porosité de 0% à 40%, et en ce qu'on utilise une première couche à faible k (13, 31) ayant une porosité de 10% à 70%. 11. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 6, caractérisé en ce qu'on utilise pour la seconde couche à faible k (14, 32) une couche à faible k ayant une constante diélectrique qui est de 1,1 à 3 fois supérieure à celle de la première couche à faible k (13, 31). 12. Procédé de fabrication d'un dispositif à semiconducteur se-Ion la revendication 6, caractérisé en ce qu'il comprend en outre l'étape consistant à effectuer un traitement par plasma après le dépôt de la seconde couche à faible k (14, 32). 13. Procédé de fabrication d'un dispositif à semiconducteur, caractérisé en ce qu'il comprend les étapes suivantes: on dépose sur une surface d'un substrat semiconducteur (11) une première couche diélectrique (12) CVD; on dépose sur la première couche diélectrique (12) CVD une troisième couche à faible k (33); on dépose sur la troisième couche à faible k (33) une première couche à faible k (31); on dépose sur la première couche à faible k (31) une seconde couche à faible k (32); on dépose une seconde couche diélectrique (15) CVD sur la seconde couche à faible k (32); on forme un sillon (16) dans la seconde couche diélectrique (15) CVD, la seconde couche à faible k (32), la première couche à faible k (31) et la troisième couche à faible k (33); on dépose une couche de métal (18) sur la surface de la structure résultante, pour enterrer le sillon (16); on enlève, par polissage mécanico-chimique, la couche de métal (18) sur la seconde couche diélectrique (15) CVD; et en ce qu'on utilise pour la troisième couche à faible k (33) et la seconde couche à faible k (32) des couches à faible k ayant une résistance mécanique su- périeure à celle de la première couche à faible k (31). 14. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 13, caractérisé en ce qu'on utilise pour la troisième couche à faible k (33) et la seconde couche à faible k (32) des couches à faible k ayant chacune un module d'élasticité qui est de 1,2 à 40 fois supérieur au module d'élasticité de la première couche à faible k (31). 15. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 13, caractérisé en ce qu'on utilise pour la troisième couche à faible k (33) et la seconde couche à faible k (32) des couches à faible k ayant chacune un degré de dureté qui est de 1,05 à 1,5 fois su- périeur au degré de dureté de la première couche à faible k (31). 16. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 13, caractérisé en ce qu'on utilise pour la troisième couche à faible k (33) et la seconde couche à faible k (32) des couches à faible k ayant chacune une masse volumique qui est de 1,1 à 5 fois plus élevée que la masse volumique de la première couche à faible k (31). 17. Procédé de fabrication d'un dispositif à semiconducteur se-Ion la revendication 13, caractérisé en ce qu'on utilise la troisième couche à faible k (33) et la seconde couche à faible k (32) ayant chacune une porosité inférieure à celle de la première couche à faible k (31), et une porosité de 0% à 40%, et en ce qu'on utilise la première couche à faible k (31) ayant une porosité de 10% à 70%. 18. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 13, caractérisé en ce qu'on utilise pour la troisième couche à faible k (33) et la seconde couche à faible k (32) des couches à faible k ayant chacune une constante diélectrique qui est de 1,1 à 3 fois supérieure à celle de la première couche à faible k (31). 19. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 13, caractérisé en ce qu'il comprend en outre l'étape consistant à effectuer un traitement par plasma après le dépôt de la seconde couche à faible k (32).