Brevet FR2853173A1 — publié le 20041001

Procédé de maintien d'un débit de lecture constant des données d'un flux de données isochrones traversant un pont, programme d'ordinateur et pont correspondants. Le domaine de l'invention est celui des réseaux de communication de données, 5 du type comprenant chacun une pluralité de sous-réseaux connectés entre eux par des équipements appelés ponts. Plus précisément, l'invention concerne un procédé de maintien d'un débit de lecture constant des données d'un flux de données isochrones, par exemple un flux audio/vidéo, traversant un pont interconnectant des premier et second sous-réseaux. On suppose que les premier et second sous-réseaux véhiculent le flux de données dans des premiers paquets et appartiennent à des premier et second domaines d'horloge respectivement. On suppose également que les données sont associées à des informations d'horodatage (" time stamp " en anglais) indiquant chacune un instant de lecture de 15 données, comme expliqué en détail dans la suite de la description. Typiquement, les données sont comprises dans des seconds paquets, par exemple de type MPEG2 ou DV, qui sont eux-mêmes véhiculés dans les premiers paquets précités. Chaque second paquet comprend une partie utile (" payload "), dans laquelle sont insérées des données, et un en-tête (" header "), dans lequel est notamment insérée une information d'horodatage 20 (" time stamp ") qui est une information de temps absolu, indiquant quand le paquet doit être consommé (lue) par l'application destinataire. L'invention s'applique notamment, mais non exclusivement, dans le cas particulier d'un réseau de communication dont les sous-réseaux sont des bus numériques, par exemple de type IEEE 1394, sur lesquels peuvent être connectés des 25 terminaux. Dans ce cas, les premiers paquets sont des paquets de type IEEE 1394. Un tel réseau de bus numériques permet d'interconnecter des terminaux (aussi appelés dispositifs) audio et/ou vidéo, de type numérique, afin qu'ils échangent des signaux audiovisuels. Les terminaux appartiennent par exemple à la liste d'équipements suivante (qui n'est pas exhaustive): récepteurs de télévision (par satellite, par voie 30 hertzienne, par câble, xDSL, ... ), téléviseurs, magnétoscopes, scanners, caméras numériques, appareils photo numériques, lecteurs DVD, ordinateurs, assistants numériques personnels (PDA), imprimantes, etc. On présente maintenant des inconvénients d'un réseau de bus numériques de type IEEE 1394. Il est clair cependant que cette discussion, qui est présentée uniquement 5 à titre illustratif et dans un seul souci de simplification, peut aisément être transposée à d'autres types de réseaux de communication dont les sous-réseaux sont interconnectés par des ponts. On rappelle que la norme IEEE 1394 est décrite dans les documents de référence suivants: " IEEE Std 1394-1995, Standard for High Performance Serial Bus " et " IEEE 10 Std 1394a-2000, Standard for High Performance Serial Bus (Supplement) ". Un troisième document " IEEE P1394.1 Standard for High Performance Serial Bus Bridges " (version 1.04 en date du 25 octobre 2002) décrit comment connecter différents bus de type IEEE 1394. De façon classique, un réseau de bus numériques est homogène. Les bus 15 numériques y sont interconnectés entre eux via des ponts homogènes. Chaque pont homogène comprend une première et une seconde portes, à chacune desquelles est connecté un des bus numériques. Chaque pont permet le transfert de paquets depuis un bus, connecté à sa première porte, vers un autre bus, connecté à sa seconde porte. Un exemple d'un tel réseau homogène est présenté par la suite, en relation avec la figure 1. 20 A chaque pont est associé un délai isochrone, pour chaque direction de traversée de l'une vers l'autre de ses portes. Ce délai isochrone représente le laps de temps nécessaire au pont pour passer un paquet isochrone depuis l'une vers l'autre de ses portes. Le délai isochrone est principalement utilisé pour modifier les informations 25 d'horodatage des données (" time stamp "), comprises typiquement dans les seconds paquets (par exemple de type MPEG2 ou DV; voir discussion ci-dessus). En effet, l'information d'horodatage est calculée par l'initiateur isochrone, pour un paquet transféré sur un bus unique (cas o le terminal source et le terminal destinataire sont connectés au même bus numérique). Lorsque un ou plusieurs ponts séparent le terminal 30 source et le terminal destinataire, le délai introduit par la traversée du (des) pont(s) peut faire que le paquet arrive trop tard au terminal destinataire. Afin d'éviter cette situation, chaque pont se trouvant entre le terminal source et le terminal destinataire augmente l'information d'horodatage avec le délai isochrone propre à ce pont (délai de transfert entre les deux bus interconnectés par ce pont). Par ailleurs, il existe parfois un décalage temporel fixe et déterminé entre les 5 horloges des deux portes du pont. Dans ce cas, outre la prise en compte du délai de traversée du pont, le pont adapte l'information d'horodatage à l'heure locale de la porte de sortie du paquet. Il est à noter que le décalage temporel étant fixe et déterminé, cette mise à l'heure locale ne peut pas tenir compte d'une éventuelle dérive d'horloge. On connaît également un autre type de réseau de bus numériques, qualifié 10 d'hétérogène (au lieu d'homogène) du fait que les bus numériques y sont interconnectés entre eux soit directement, via des ponts homogènes tels que précités, soit à travers au moins un réseau commuté, via des ponts hétérogènes. Le réseau commuté est vu comme un bus numérique par la pluralité de bus numériques. Un exemple d'un tel réseau hétérogène est présenté par la suite, en relation avec la figure 2. Chaque pont hétérogène comprend une première porte, à laquelle est connecté un des bus numériques, et une seconde porte, à laquelle est connecté le réseau commuté. Le réseau commuté comprend une pluralité de noeuds, reliés entre eux par une pluralité de liens. Ces liens sont par exemple du type permettant des transferts de données bidirectionnels, selon la norme IEEE 1355. On rappelle que la norme IEEE 1355 est 20 définie par la référence IEEE Std 1355-1995 Standard for Heterogeneous InterConnect (HIC) (Low Cost Low Latency Scalable Serial Interconnect) (aka ISO/IEC 14575 DIS). Chaque pont hétérogène joue également le rôle d'un noeud du réseau commuté. Le fonctionnement d'un tel réseau hétérogène est le suivant: une connexion est établie, via un ou plusieurs ponts et éventuellement via le réseau commuté, entre un 25 premier terminal (terminal destinataire, ou "listener" en anglais) - connecté à un premier bus numérique -, qui souhaite recevoir des signaux audiovisuels, et un second terminal (terminal source, ou "talker" en anglais) - connecté à un second bus numérique -, qui peut les lui fournir. Par terminal source, on entend par exemple une caméra numérique, un lecteur DVD à sortie numérique, ou tout appareil analogique vu à travers un 30 convertisseur analogique/numérique. Le réseau (homogène ou hétérogène) de bus numériques est par exemple un réseau audiovisuel domestique, permettant notamment l'échange en temps réel d'images animées, pour une distribution dans le cadre d'une habitation. Dans le cas o il est de type hétérogène, il comprend par exemple un réseau commuté à haut débit. On discute maintenant des problèmes qui se posent à la traversée d'un pont par un flux de données, du fait que chacun des deux bus que connecte ce pont appartient à un domaine d'horloge distinct. Chacune des deux portes d'un pont possède sa propre horloge cyclique, pilotée par un oscillateur libre (24.576 MHz lOOppm). L'horloge cyclique d'une porte est mise en oeuvre 10 dans un registre de temps appelé CTR (" Cycle Time Register "). Le registre CTR possède trois champs: un champ " secondcount " pour les secondes, un champs " cycle-count " pour les cycles, et un champ représentant les fractions d'un cycle (" cycle-offset "). L'oscillateur fait évoluer le registre CTR en incrémentant le champ cycle-offset à chaque période. Tout les 3072 coups de l'oscillateur le champ cyclecount est incrémenté, ce qui représente une durée 15 de 125,us pour un cycle. Afin d'éviter une dérive entre les horloges des équipements connectés à un même bus, l'horloge de l'un des équipements est choisie comme horloge maître (" Cycle Master "). Les horloges des autres équipements connectés au même bus sont mises à jour régulièrement en fonction de cette horloge maître (notion de domaine d'horloge), 20 grâce à des premiers messages de synchronisation (" Cycle Start ") que celle-ci émet à chaque début de cycle (lorsque le champ cycleoffset s'annule). Mais une dérive entre les horloges des deux portes d'un même pont peut apparaître (c'est-à-dire une dérive entre deux domaines d'horloge). Cette dérive d'horloge entre deux domaines d'horloge va provoquer, par cumul, une discontinuité 25 dans le flux de données lors de la traversée du pont, se traduisant soit par une perte de données et l'impossibilité de maintenir un débit de lecture constant des données du flux de données isochrones, ou par un débordement des files d'attente d'émission. Une solution à ce problème est proposée dans la norme précitée " IEEE P1394.1 Standard for High Performance Serial Bus Bridges " (aussi appelée " norme P1394.1 " 30 ci-après) qui décrit comment connecter différents bus de type IEEE 1394 et définit notamment les caractéristiques des ponts homogènes. Cette solution consiste à supprimer la dérive elle-même, en choisissant une des horloges maître (" Cycle Master ") comme horloge maître de référence pour l'ensemble des bus du réseau (" Net Cycle Master "). Les ponts se trouvant sur le même bus que cette horloge de référence lui seront synchronisés grâce aux premiers messages de synchronisation. Les autres 5 horloges maître du réseau seront indirectement synchronisés à cette horloge de référence, grâce à des seconds messages de synchronisation (" Gofast/GoSlow ") émis selon le besoin par les ponts. Cette solution, intimement liée à la norme complémentaire IEEE P1394.1, est efficace mais n'est pas suffisante. En effet, certains équipements sont conformes à la 10 norme IEEE 1394, mais pas à la norme complémentaire PIEEE 1394.1. Par conséquent, si un tel équipement comprend une horloge maître (" Cycle Master "), il est incapable d'interpréter les seconds messages de synchronisation provenant d'un des ponts de son bus (le pont émetteur des seconds messages se trouve dans le chemin de l'horloge de référence) . En d'autres termes, le domaine d'horloge définie par cette horloge maître 15 (" Cycle Master ") ne peut pas être mise à jour par rapport à l'horloge de référence (" Net Cycle Master "). Dans ce cas, dans chaque pont dont une des deux portes appartient à ce domaine d'horloge, il existe un risque de dérive par rapport au domaine d'horloge auquel appartient l'autre porte de ce pont. Comme indiqué ci-dessus, une telle dérive d'horloge peut conduire, lors de la 20 traversée du pont par le flux de données, à une perte de données (discontinuité dans le flux de données) et l'impossibilité de maintenir un débit de lecture constant des données du flux. L'invention a notamment pour objectif de pallier ces différents inconvénients de l'état de la technique. Plus précisément, l'un des objectifs de la présente invention est de fournir un procédé de maintien d'un débit de lecture constant des données d'un flux de données isochrones traversant un pont, malgré une éventuelle dérive d'horloge. L'invention a également pour objectif de fournir un tel procédé permettant d'éviter toute perte ou carence de données due à une dérive d'horloge. Un autre objectif de l'invention est de fournir un tel procédé qui ne nécessite aucune action sur les horloge maître des différents bus. Un objectif complémentaire de l'invention est de fournir un tel procédé qui soit simple à mettre en oeuvre. Un autre objectif de l'invention est de fournir un tel procédé qui ne nécessite pas l'envoi de messages sur le réseau, et donc consomme pas de bande passante sur le réseau. Ces différents objectifs, ainsi que d'autres qui apparaîtront par la suite, sont atteints selon l'invention à l'aide d'un procédé de maintien d'un débit de lecture constant des données d'un flux de données isochrones traversant un pont interconnectant des premier et second sous- réseaux, les premier et second sous-réseaux véhiculant le flux de 10 données dans des premiers paquets et appartenant à des premier et second domaines d'horloge respectivement, les données étant associées à des informations d'horodatage indiquant chacune un instant de lecture de données. Pour chaque premier paquet à transmettre depuis le premier vers le second sous-réseau, le pont effectue les étapes suivantes obtention de la dérive d'horloge entre les premier et second domaines 15 d'horloge; modification, en prenant en compte la dérive d'horloge, de chaque information d'horodatage contenue dans ledit premier paquet. Le principe général de l'invention consiste donc à synchroniser le flux, lors de la traversée d'un pont, en modifiant le flux lui-même (et plus précisément les informations d'horodatage des données de ce flux) et non pas les horloges des domaines d'horloge 20 concernés. Ainsi, on maintient un débit de lecture constant des données du flux, même s'il existe une dérive d'horloge entre les domaines d'horloge situés de part et d'autre du pont. Ainsi, dans le cas de bus IEEE 1394, le procédé selon l'invention s'applique lorsqu'un équipement comprenant une horloge maître (" Cycle Master ") soit conforme 25 ou non à la norme complémentaire IEEE P1394.1. Dans un mode de réalisation particulier de l'invention (voir description détaillée en relation avec les figures 10 et 11), les ponts mettent en oeuvre soit la technique proposée dans la norme complémentaire IEEE P1394. 1 (avec utilisation de seconds messages de synchronisation), soit la technique selon la présente invention, selon que les équipements comprenant les 30 horloges maître sont conformes ou non à la norme complémentaire IEEE Pi 394. 1. Il est à noter par ailleurs que la modification selon l'invention des informations d'horodatage (en fonction de la dérive d'horloge) vient en complément des traitements classiques discutés ci-dessus (prise en compte du délai de traversée du pont et adaptation à l'heure locale de la porte de sortie du paquet). Préférentiellement, la prise en compte de la dérive d'horloge consiste à soustraire la dérive d'horloge de chaque information d'horodatage contenue dans ledit premier paquet. De façon avantageuse, les premiers paquets véhiculent des seconds paquets comprenant chacun des données et une information d'horodatage associée à ces 10 données. On notera que, dans ce cas, un premier paquet (par exemple de type IEEE 1394) peut contenir: - aucune information d'horodatage, s'il s'agit d'un premier paquet vide ou s'il contient un morceau d'un second paquet (par exemple de type MPEG2 OU DV) 15 dans lequel ne se trouve pas l'en-tête (et donc l'information d'horodatage) de ce second paquet; - une information d'horodatage, s'il contient un seul en-tête de second paquet (par exemple s'il contient un seul second paquet ou seulement un morceau de second paquet dans lequel se trouve l'en-tête de ce second paquet); - plusieurs informations d'horodatage, s'il contient plusieurs en-têtes de second paquet (par exemple s'il contient plusieurs seconds paquets). Avantageusement, le pont appartient au groupe comprenant: - des ponts homogènes interconnectant chacun deux sous-réseaux appartenant à un réseau homogène incluant une pluralité de sous-réseaux; - des ponts homogènes interconnectant chacun deux sous-réseaux appartenant à un réseau hétérogène incluant une pluralité de sous-réseaux et au moins un réseau de base, le réseau de base étant vu comme un sous- réseau par la pluralité de sous-réseaux; - des ponts hétérogènes interconnectant chacun un des sous-réseaux et le réseau de base appartenant audit réseau hétérogène et vu comme un sous- réseau. Dans un mode de réalisation particulier de l'invention, les sous-réseaux sont des bus de type IEEE 1394, les premiers paquets sont des paquets de type IEEE 1394, le réseau de base est un réseau commuté, et les seconds paquets sont des paquets de type MPEG2 ou DV. Selon une caractéristique avantageuse, le pont comprenant des première et seconde portes connectées aux premier et second sous-réseaux respectivement, caractérisé en ce que l'obtention de la dérive d'horloge entre les premier et second domaines d'horloge comprend les étapes suivantes: - on obtient une différence d'horloge courante (DIFF,), en soustrayant la valeur d'horloge (CTR2n) dans le second domaine d'horloge à la valeur d'horloge (CTRn) dans le premier domaine d'horloge, à un instant déterminé (ta); - on obtient une dérive (An) pour l'instant déterminé (ta), en soustrayant une différence d'horloge de référence (DIFFef) à la différence d'horloge courante (DIFF.). Dans un mode de réalisation préférentiel de l'invention, le pont effectue en outre une compensation de la dérive d'horloge entre les premier et second domaines d'horloge, par ajout ou suppression d'au moins un premier paquet. Ainsi, on combine la modification des informations d'horodatage (en fonction de la dérive d'horloge) avec une compensation de la dérive d'horloge elle-même. De cette 20 façon, on évite une perte de données qui se produirait si la valeur absolue de la dérive d'horloge devenait supérieure à la durée d'un cycle de traitement d'un premier paquet (un bus aurait alors un cycle de retard sur l'autre et un premier paquet serait perdu). De façon préférentielle, la compensation de la dérive d'horloge comprend les étapes suivantes, effectuées pour chaque premier paquet à transmettre depuis le premier 25 vers le second sous-réseau: - on compare la valeur absolue de la dérive d'horloge avec un premier seuil; - si la valeur absolue de la dérive d'horloge est inférieure ou égale au premier seuil, aucune compensation de la dérive d'horloge n'est effectuée; - si la valeur absolue de la dérive d'horloge est supérieure au premier seuil, on détermine le signe de la dérive d'horloge: * si la dérive d'horloge est négative, une compensation de la dérive d'horloge est effectuée par insertion d'un premier paquet vide, avant l'envoi du premier paquet courant; * si la dérive d'horloge est positive, une compensation de la dérive d'horloge est effectuée par suppression du premier paquet courant. Avantageusement, si la valeur absolue de la dérive d'horloge est supérieure au premier seuil et si la dérive d'horloge est positive, on détermine si le premier paquet courant est vide ou non: - s'il est vide, une compensation de la dérive d'horloge est effectuée par suppression du premier paquet courant; - sinon, aucune compensation de la dérive d'horloge n'est effectuée. En d'autres termes, on ne supprime le premier paquet courant que s'il est vide. D'une façon générale, le premier seuil doit être inférieur à la durée d'un cycle de traitement d'un premier paquet. Dans une variante avantageuse, si la valeur absolue de la dérive d'horloge est supérieure au premier seuil et si la dérive d'horloge est positive on compare la dérive d'horloge avec un second seuil; - si la dérive d'horloge est inférieure ou égale au second seuil, on détermine si le premier paquet courant est vide ou non: 20 * s'il est vide, une compensation de la dérive d'horloge est effectuée par suppression du premier paquet courant; * sinon, aucune compensation de la dérive d'horloge n'est effectuée; - si la dérive d'horloge est supérieure au second seuil, une compensation de la dérive d'horloge est effectuée par suppression du premier paquet courant. 25 Ainsi, on utilise deux seuils au lieu d'un. Le second seuil permet de décider si la suppression est impérative (c'est-à-dire si la valeur absolue de la dérive d'horloge s'approche de la durée d'un cycle de traitement d'un premier paquet) : si c'est le cas, on supprime le premier paquet courant qu'il soit vide ou non; dans le cas contraire, on ne supprime le premier paquet courant que s'il est vide. D'une façon générale, le second seuil doit être supérieur au premier seuil et inférieur à la durée d'un cycle de traitement d'un premier paquet. Préférentiellement, le premier seuil est compris entre le quart et la moitié de la durée d'un cycle de traitement d'un premier paquet. De façon préférentielle, le second seuil est compris entre la moitié et les trois quarts de la durée d'un cycle de traitement d'un premier paquet. Il est clair cependant, comme déjà indiqué ci-dessus, que d'autres valeurs des premier et second seuils peuvent être envisagés sans sortir du cadre de la présente invention. De façon avantageuse, la différence d'horloge courante (DIFFJ) devient la nouvelle différence d'horloge de référence (DIFFef), si une compensation de la dérive 10 d'horloge est effectuée, par ajout ou suppression d'au moins un premier paquet. L'invention concerne également un programme d'ordinateur comprenant des instructions de code de programme pour l'exécution des étapes du procédé tel que précité, lorsque ledit programme est exécuté sur un ordinateur. L'invention concerne aussi un pont interconnectant des premier et second sous15 réseaux, un flux de données isochrones traversant ledit pont, les premier et second sousréseaux véhiculant le flux de données dans des premiers paquets et appartenant à des premier et second domaines d'horloge respectivement, les données étant associées à des informations d'horodatage indiquant chacune un instant de lecture de données. Le pont comprend: des moyens d'obtention de la dérive d'horloge entre les premier et second 20 domaines d'horloge, pour chaque premier paquet à transmettre depuis le premier vers le second sous-réseau; des moyens de modification, en prenant en compte la dérive d'horloge, de chaque information d'horodatage contenue dans ledit premier paquet; de façon à maintenir un débit de lecture constant des données du flux de données isochrones traversant le pont. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description suivante d'un mode de réalisation préférentiel de l'invention, donné à titre d'exemple indicatif et non limitatif, et des dessins annexés, dans lesquels: - la figure 1 présente un synoptique d'un exemple de réseau homogène de bus numériques, dans lequel peut être mis en oeuvre le procédé selon l'invention; 30 - la figure 2 présente un synoptique d'un exemple de réseau hétérogène de bus numériques, dans lequel peut être mis en oeuvre le procédé selon l'invention; - la figure 3 illustre un exemple de réalisation d'une porte de pont; - les figures 4 et 5 présente la structure d'un paquet IEEE 1394 pour un flux Audio/Vidéo de type MPEG2 ou DV; - la figure 6 présente un exemple d'algorithme mis en oeuvre par une porte de pont, afin d'analyser un paquet IEEE 1394, indépendamment de la nature du flux de données; - la figure 7 présente un exemple d'algorithme mis en oeuvre par une porte de pont, afin d'analyser un paquet IEEE 1394 comprenant des données d'un flux de données MPEG2 ou DV; - la figure 8 présente un organigramme d'un premier mode de réalisation particulier du procédé selon l'invention, avec utilisation d'un seul seuil; - la figure 9 présente un organigramme d'un second mode de réalisation particulier du procédé selon l'invention, avec utilisation de deux seuils; - la figure 10 présente un exemple d'algorithme mis en oeuvre par une porte de pont, lorsque se produit une initialisation du bus auquel elle est connectée; - la figure Il présente un exemple d'algorithme mis en oeuvre par une porte de pont, lorsqu'un indicateur de méthode de synchronisation courante est modifié. L'invention concerne donc un procédé de maintien d'un débit de lecture constant des données d'un flux isochrone traversant un pont interconnectant des premier et 20 second sous-réseaux. Pour chaque premier paquet à transmettre depuis le premier vers le second sous- réseau, le pont obtient la dérive d'horloge entre les premier et second domaines d'horloge, et modifie chaque information d'horodatage contenue dans ce premier paquet, en prenant en compte la dérive d'horloge. Dans la suite de la description, on considère à titre d'exemple le cas o les sous25 réseaux sont des bus numériques conformes à la norme IEEE 1394, interconnectés par des ponts conformes à la norme complémentaire IEEE P1394.1. Il est clair cependant que la présente invention n'est pas limitée à ces types particuliers de sous-réseaux et ponts. On considère aussi dans la suite que chaque premier paquet contient un seul 30 second paquet, c'est-à-dire qu'il y a une information d'horodatage par premier paquet. On présente maintenant, en relation avec le synoptique de la figure 1, un exemple de réseau homogène de bus numériques, dans lequel peut être mis en oeuvre le procédé selon l'invention. Dans cet exemple, le réseau homogène est constitué d'une pluralité de bus de 5 type IEEE 1394, référencés 4, 23, 47, 58, 145 et 146, et conformes aux première et seconde normes précitées (" IEEE Std 1394-1995, Standard for High Performance Serial Bus " et " IEEE Std 1394a-2000, Standard for High Performance Serial Bus (Supplement) "). Sur les bus IEEE 1394 sont connectés des terminaux ou dispositifs, référencés 10 Dl à D15. Les bus sont interconnectés par des ponts homogènes conformes à la troisième norme précitée " IEEE P1394.1 Standard for High Performance Serial Bus Bridges ". Les ponts homogènes sont référencés P1I/P2, P3/P4, P5/P6, P7/P8, P9/P1O, avec Pi, i = 1 à 10, représentant une porte d'un pont IEEE P1394.1. On pourra se reporter à la troisième norme précitée pour obtenir une description détaillée de la structure d'un pont homogène. On présente maintenant, en relation avec le synoptique de la figure 2, un exemple de réseau hétérogène de bus numériques, dans lequel peut être mis en oeuvre le procédé selon l'invention. Dans cet exemple, le réseau hétérogène est constitué d'une pluralité de bus de type IEEE 1394 référencés 110, 120, 130, 140, 150 et 250 interconnectés les uns aux autres et/ou à un réseau commuté 100. Le pont référencé 216/217 est un pont homogène, interconnectant deux bus de type IEEE 1394. L'interconnexion du réseau commuté 100 et des bus IEEE 1394 est réalisée par l'intermédiaire de ponts hétérogènes, conformes à la troisième norme précitée. Ils sont constitués chacun de deux portes appairées, référencés 201/202, 203/204, 205/206, 207/208 et 209/211. Ainsi, un pont hétérogène référencé X/Y est constitué de portes elles-mêmes référencées X et Y. Chacun de ces ponts hétérogènes présente une première 30 porte connectée au réseau commuté 100 et une seconde porte connectée à un bus numérique de type IEEE 1394. Le réseau commuté 100 est vu comme un bus série par tous les équipements (terminaux, ponts homogènes, contrôleur, ...) qui n'appartiennent pas à ce réseau commuté 100. Sur les bus IEEE 1394 sont connectés des terminaux ou dispositifs, référencés 5 101 à 104 (sur le bus référencé 110), 105 à 107 (sur le bus référencé 120), 108 et 109 (sur le bus référencé 130), 111 à 114 (sur le bus référencé 140), 119 et 121 (sur le bus référencé 250), 115 à 118 (surle bus référencé 150). Ils sont conformes aux première et seconde normes précitées. Le réseau commuté 100 est constitué de liens référencés 160, 170, 180, 190, 200, 10 210, 220, 230 et 240 qui interconnectent: - d'une part des noeuds référencés 201/202, 203/204, 205/206, 207/208 et 209/211, encore appelés ponts hétérogènes, interconnectant le réseau commuté 100 avec des bus IEEE 1394, et - d'autre part des noeuds référencés 212/213 et 214/215, internes au réseau commuté 100. Le routage de paquets au travers du réseau commuté 100 est par exemple réalisé en mettant en oeuvre une méthode de routage par la source (en anglais " source routing "), selon laquelle l'information de routage d'un paquet est calculée par une unité centrale qui connaît la topologie du réseau commuté 100. Cet aspect ne sera pas décrit 20 plus en détails dans le cadre de la présente invention. On pourra se reporter à la demande de brevet n0 FR 2 828 946, publiée le 28 février 2003, pour obtenir une description détaillée de la structure d'un pont hétérogène. On présente désormais, en relation avec la figure 3, un exemple de réalisation d'une porte de pont conforme à la troisième norme précitée. Les principaux blocs sont 25 décrits successivement. Le bloc " noyau de liaison 1394 " (1394 Link Core) 504 est décrit en détail dans les première et seconde normes précitées. Ce bloc 504 comprend notamment les principaux sous-blocs suivants: - un sous-bloc " interface liaison-PHY " (Link-PHY Interface) 503, utilisé la 30 communication avec un " noyau PHY 1394 " (1394 PHY Core), comme décrit dans les première et seconde norme précitées; - un sous-bloc 505 utilisé pour la transmission de données asynchrones et isochrones vers le noyau de la couche PHY (PHY Layer core); - un sous-bloc 506 utilisé pour le calcul et l'insertion d'informations de contrôle d'erreur (CRC), comme décrit dans la première norme précitée; S - une horloge cyclique locale 507, comme décrit dans la première norme précitée; - un sous-bloc 508 utilisé pour la réception de données asynchrones et isochrones transmises par le noyau de la couche PHY (PHY Layer core); - un sous-bloc 510 gérant des registres et des interruptions, conformément aux première, seconde et troisième normes précitées. 10 Le bloc " filtre de paquets ATF " (ATF packet filter) 511 met en oeuvre un algorithme de filtrage sur les paquets venant de la mémoire FIFO de transmission asynchrone (ou mémoire ATF, pour Asynchronous Transmit FIFO). Ce bloc gère tous les signaux utiles ATF et ULC pour la transmission de paquets après l'étape de filtrage. Le bloc " filtre de paquets ITF " (ITF packet filter) 512 met en oeuvre un 15 algorithme de filtrage sur les paquets venant de la mémoire FIFO de transmission isochrone (ou mémoire ITF, pour Isochronous Transmit FIFO). Ce bloc gère tous les signaux utiles ITF et ULC pour la transmission de paquets après l'étape de filtrage. Le bloc " table de routage de flux 1355 " (1355 stream routing table) 513 implémente une matrice de huit lignes, chaque ligne contenant un registre de contrôle de 20 flux sur sept bits. Le bloc " registres d'entrée/sortie d'équipement 1394 " (1394 Device iDr/oDr) 515 implémente deux matrices de quatre lignes: une matrice est associée à des lignes contenant des registres d'entrée sur sept bits (7 bits iDr registers), l'autre matrice étant associée à des lignes contenant des registres de sortie sur neuf bits (9 bits oDr registers). 25 Le bloc " filtre de paquet en réception " (Rx packet filter) 516 met en oeuvre un algorithme de filtrage sur les paquets venant de la mémoire ITF (via un buffer de filtrage) ou de l'ULC. Ce bloc gère tous les signaux d'écriture ARF, IRF et ULC pour la transmission de paquets après l'étape de filtrage. Le bloc " registres de carte de route 1394 " (1394 Route map registers) 517 30 implémente un registre à 256 octets. Le bloc " machine d'acquittement " (Ack engine) 518 génère un signal d'acquittement après réception d'un paquet asynchrone. Le bloc " interface IT & registres PHY 1394 " (1394 PHY registers & IT I/F) 521 implémente l'interface permettant d'accéder aux registres du composant 1394 PHY 5 (16 registres maximum) et transporter vers l'interface 13 des signaux d'interruption associés à la couche PHY 1394 et venant de l'ULC. Le bloc " interface IT & registres liaison 1394 " (1394 1394Link registers & IT I/F) 522 implémente l'interface permettant d'accéder aux registres du composant 1394 liaison et pont (1394 Link & bridge) et transporter vers l'interface I17 des signaux 10 d'interruption venant de l'ULC, sauf ceux associés à la couche PHY 1394. Le bloc " comparaison d'horloge " (Clkcomp) 523 est utilisé pour la détection de début de cycle de paquet. Le bloc " mémoire FIFO de réception asynchrone " (Asynchronous Receive FIFO (ARF)) 524 implémente une FIFO synchrone de 1Kx32 bits. Les signaux 15 d'écriture sont en charge du bloc " filtre de paquet en réception " (Rx packet filter) 516. Les signaux de lecture sont en charge du bloc " gestion de paquet en réception " (Rx packet management) 516. Le bloc " mémoire FIFO de réception isochrone " (Isochronous Receive FIFO (IRF)) 525 implémente une FIFO synchrone de 2Kx32 bits. Les signaux d'écriture sont 20 en charge du bloc " filtre de paquet en réception " (Rx packet filter) 516. Les signaux de lecture sont en charge du bloc " gestion de paquet en réception " (Rx packet management) 516. Le bloc " mémoires FIFO de type, validité et taille de paquet " (Pk Size, Validity and Type FIFOs) 526 implémente deux FIFOs (une pour l'isochrone et l'autre pour le 25 non isochrone) associées aux caractéristiques des paquets 1394 entrants. Le bloc " gestion de paquet en réception " (Rx packet management) 527 implémente un algorithme de gestion des paquets venant du bus hôte (122) ou du bus DPRAM (16). Ce bloc gère tous les signaux d'écriture associés aux mémoires ATF et ITF, et partage avec le bloc " gestion de paquet en émission " 533 tous les signaux 30 associés à 122 et 16. Le bloc " registre de carte de génération de réseau " (Netgeneration map register) 528 implémente un registre de carte de génération de réseau. Le bloc " mémoire FIFO d'émission isochrone " (Isochronous Transmit FIFO (ITF)) 529 implémente une FIFO synchrone de 2Kx32 bits. Les signaux d'écriture sont 5 en charge du bloc " gestion de paquet en émission " (Tx packet management) 533. Les signaux de lecture sont en charge du bloc " filtre de paquets ITF " (ITF packet filter) 512. Le bloc " mémoire FIFO d'émission asynchrone " (Asynchronous Transmit FIFO (ATF)) 530 implémente une FIFO synchrone de 1Kx32 bits. Les signaux 10 d'écriture sont en charge du bloc " gestion de paquet en émission " (Tx packet management) 533. Les signaux de lecture sont en charge du bloc " filtre de paquets ATF " (ATF packet filter) 511. Le bloc " mémoire FIFO de vitesse d'émission " (Speed Transmit FIFO (STF)) 531 implémente une FIFO synchrone de 512x2 bits. Les signaux d'écriture sont réalisés 15 par l'interface I23. Les signaux de lecture sont en charge du bloc " filtre de paquets ATF " (ATF packet filter) 511. Le bloc " gestion de paquet en émission " (Tx packet management) 532 implémente un algorithme de gestion des paquets venant du bus hôte (I22), le bus de DPRAM (16) ou le bus A/V (I100). Ce bloc gère tous les signaux d'écriture associés aux 20 mémoires FIFO ITF et ATF, et partage avec le bloc " gestion de paquet en réception " (Rx packet management) 527 tous les signaux utiles associés à I22, I6 et 1100. Les blocs référencés 504, 513 à 518 et 521 à 528 forment ensemble des moyens de réception d'un paquet venant d'un bus. Les blocs référencés 504, 513 à 515 et 528 à 532 forment ensemble des moyens 25 de réception d'un paquet venant d'un bus. On présente maintenant, en relation avec les figures 4 et 5, la structure d'un paquet IEEE 1394 pour un flux Audio/Vidéo de type MPEG2 ou DV. Cette brève présentation vise à définir principalement les champs utilisés dans le cadre de la présente invention. Pour une description plus détaillée de cette structure, on pourra se reporter 30 aux première et seconde normes précitées, ainsi qu'à la norme IEC 61883, décrite dans le document de référence suivant: " IEC Std 61883, Consumer audio/video équipement Digital interface ". Le paquet IEEE 1394 comprend une pluralité de champs, référencés 601 à 607, que l'on présente ci- après successivement. Le champ " en-tête isochrone " (isochronous header) 601, sur 32 bits, contient des informations générales relatives à une transaction isochrone sur un bus 1394. Il contient un sous-champ " longueur de données " (data length) 701, qui spécifie la longueur du champ de données utiles du paquet isochrone, en octets. Il contient également un sous-champ " TAG " 702, qui fournit une indication de haut niveau sur le 10 format des données transportées par le paquet isochrone. Par exemple, la valeur 012 indique la présence d'en-têtes CIPO 603 et CIPI 604 dans le paquet et donc si les données transportées par le paquet sont des données audio/vidéo (A/V data). Le champ " en-tête CRC " (CRCs header) 602 est calculé uniquement à partir de l'en-tête isochrone 601 et est utilisé pour le contrôle d'erreur. Le champ " en-tête CIPO " (CIPO header) 603, sur 32 bits, contient des informations générales relatives aux données audio/vidéo contenues dans le champ " données utiles " 606. Il contient un sous-champ " DBC " 703, qui est un compteur de continuité des blocs de données, permettant de détecter une perte de blocs de données. Il contient également un sous- champ " DBS " 704, qui indique la taille d'un bloc de 20 données, en nombre de mots de 32 bits (quadlets). Un paquet Audio/vidéo est divisé en plusieurs blocs de données, selon le sous-champ FN (Fraction number) 705. Le souschamp " DBS " 704 indique la taille de ces blocs de données. Le champ " en-tête CIP1 " (CIP1 header) 604, sur 32 bits, contient lui aussi des informations générales relatives aux données audio/vidéo contenues dans le champ 25 " données utiles " 606. Il contient un souschamp " Format (FMT) " 703. Si ce dernier contient la valeur 1111112 (pas de données), les sous-champs DBS, FN, QPC, SPH et DBC sont ignorés et aucun bloc de données n'est transmis. Le bit de poids fort (MSB) du souschamp FMT 703 indique si le sous-champ SYT 707 est disponible ou non, c'està-dire, seulement pour un flux Audio/Vidéo de type DV, s'il contient une information 30 d'horodatage (Time Stamp) ou non. Quand une information d'horodatage est indiquée par le bit de poids fort du sous- champ FMT, le sous-champ SYT 707 contient les 16 bits de poids faible du registre d'horloge CTR " IEEE 1394 CYCLETIME " plus un décalage (offset). Le champ " en-tête horodatage " (Time Stamp header) 605 existe seulement pour un flux Audio/Vidéo de type MPEG2. Il contient un sous-champ " horodatage " 5 (Time Stamp) 708 qui représente les 25 bits du registre d'horloge CTR, au moment o le premier bit/octet du paquet du flux de transport (ou paquet TSP, pour " Transport Stream Packet ") arrive de l'application, plus un décalage (offset). Ce décalage est égal au délai global constant entre le moment d'arrivée (du premier bit) et le moment o le paquet TSP (le premier bit) est délivré par un récepteur à l'application. Quel que soit le champ ou sous-champ o elle est contenue, l'information d'horodatage (Time Stamp) est utilisée par le récepteur de données isochrone pour reconstruire une séquence correcte des paquets TSP sur sa sortie. L'information d'horodatage indique l'instant prévu de fourniture du premier bit/octet du paquet TSP depuis la sortie du récepteur vers le décodeur cible du flux de transport. Le champ " données utiles " (data payload) 606 contient les données utiles. Le champ " données CRC " (Data CRC) 607 est calculé uniquement à partir des données des champs référencés 602 à 606 et est utilisé pour le contrôle d'erreur. On présente maintenant, en relation avec la figure 6, un exemple d'algorithme mis en oeuvre par une porte de pont, afin d'analyser les champs d'un paquet IEEE 1394, 20 indépendamment de la nature du flux de données audio/vfdéo (MPEG2, DV, ... ) reçus sur un canal isochrone donné. Un autre algorithme spécifique au cas d'un flux MPEG2 ou DV est présenté ci-après, en relation avec la figure 7. Au sein de la porte de pont, l'algorithme de la figure 6 est appliqué par les blocs " filtre de paquet en réception " (Rx packet filter) et " gestion de paquet en émission " 25 (Tx packet management), référencés 516 et 532 respectivement sur la figure 3. Lors de l'étape référencée 801, le pont attend la réception d'un paquet de données. Après réception d'un paquet de données, l'en-tête isochrone 601 est d'abord stocké, au cours de l'étape référencée 802, puis analysé au cours des étapes référencées 803 et 804. Au cours de l'étape référencée 803, le sous-champ TAG 702 est vérifié en 30 premier: s'il contient la valeur 012, cela indique la présence des en-têtes CIPO 603 et CIP1 604 et donc que le paquet 1394 courant transporte un contenu audio/vidéo. Sinon, le paquet 1394 courant ne transporte pas un contenu audio/vidéo et il n'est pas nécessaire de poursuivre son analyse: on passe à l'étape finale référencée 813. Si le paquet 1394 courant transporte un contenu audio/vidéo, on passe à l'étape référencée 804, au cours de laquelle le sous-champ de longueur de données 701 est stocké pour une 5 analyse ultérieure, puis à l'étape référencée 805, au cours de laquelle l'en-tête CIPO 603 est stocké. Le sous-champ DBC 703 est alors vérifié lors de l'étape référencée 806: si sa valeur n'est pas égale à 0002, ceci signifie qu'aucun champ ou sous-champ d'information d'horodatage n'est présent dans le paquet courant et aussi que ce paquet courant n'est pas vide. Dans ce cas, l'analyse du paquet est terminée et on passe à 10 l'étape finale référencée 813. Si le sous-champ DBC 703 contient la valeur 000,2 ceci signifie que le paquet courant peut comprendre un champ ou sous-champ d'information d'horodatage 707 ou 708 ou bien que le paquet est vide. Afin de déterminer si le paquet courant est vide ou non, on soustrait deux de la longueur de données 701 (partie utile du paquet 1394 moins les deux en-têtes CIP 603 et 604), lors de l'étape référencée 807. Si 15 le résultat est zéro, le paquet est reconnu comme un paquet vide (étape référencée 809), puis on reçoit et on stocke l'en-tête CIPI 604 (étape référencée 812), avant de passer à l'étape finale référencée 813. Si le résultat n'est pas zéro, le paquet est reconnu comme un paquet non-vide (étape référencée 808), puis on reçoit et on stocke l'en-tête CIPI 604 (étape référencée 810), et enfin on retrouve la valeur de l'information d'horodatage 20 contenue dans le sous- champ SYT 707 ou dans le champ d'information d'horodatage 708 (étape 811), avant de passer à l'étape finale référencée 813. On présente maintenant, en relation avec la figure 7 un exemple d'algorithme mis en oeuvre par une porte de pont, afin d'analyser un paquet IEEE 1394 comprenant des données d'un flux de données MPEG2 ou DV. Au sein de la porte de pont, l'algorithme de la figure 7 est appliqué par les blocs " filtre de paquet en réception " (Rx packet filter) et " gestion de paquet en émission " (Tx packet management), référencés 516 et 532 respectivement sur la figure 3. Lors de l'étape référencée 901, le pont attend la réception d'un paquet de données sur un canal isochrone 1394 donné. Après réception d'un paquet de données, 30 l'en-tête isochrone 601 est d'abord stocké, au cours de l'étape référencée 902, puis analysé au cours des étapes référencées 903 et 904. Au cours de l'étape référencée 903, le sous-champ TAG 702 est vérifié en premier: s'il contient la valeur 012, cela indique la présence des en-têtes CIPO 603 et CIP1 604 et donc que le paquet 1394 courant transporte un contenu audio/vidéo. Sinon, le paquet 1394 courant ne transporte pas un contenu audio/vidéo et il n'est pas nécessaire de poursuivre son analyse: on passe à 5 l'étape finale référencée 915. Si le paquet 1394 courant transporte un contenu audio/vidéo, on passe à l'étape référencée 916, au cours de laquelle le sous-champ de longueur de données 701 est stocké, puis analysé dans une étape référencée 904 afin de déterminer si le paquet courant est vide ou non. Pour cela on soustrait deux de la longueur de données 701 (partie utile du paquet 1394 moins les deux en-têtes CIP 603 et 10 604). Si le résultat est zéro, le paquet courant est reconnu comme un paquet vide (étape 906), puis les en-têtes CIPO 603 et CIPI 604 sont reçus et stockés (étape 914), avant de passer à l'étape finale référencée 915. Si le résultat est différent de zéro, le paquet courant est reconnu comme un paquet non-vide (étape 905), puis l'en-tête CIPO 603 est reçu (étape 907) et son sous- champ DBC 703 est analysé (étape 908). Si la valeur du 15 sous-champ DBC 703 n'est pas égale à 0002, ceci signifie qu'aucun champ ou souschamp d'information d'horodatage n'est présent dans le paquet courant et aussi que ce paquet courant n'est pas vide. Dans ce cas, l'analyse du paquet est terminée et on passe à l'étape finale référencée 915. Si le sous- champ DBC 703 contient la valeur 0002 ceci signifie que le paquet courant peut comprendre un champ ou sous-champ d'information 20 d'horodatage 707 ou 708. On passe alors à l'étape référencée 909, lors de laquelle l'entête CIPI 604 est reçu et stocké. Puis, le sous-champ FMT 706 est analysé. S'il contient la valeur 0000002, cela signifie que le format audio/vidéo transporté par le paquet courant est le format DV, et l'information d'horodatage est obtenue dans le sous-champ SYT 707 de l'en- tête CIP1 604 (étape 912), avant de passer à l'étape finale référencée 25 915. S'il contient la valeur 1000002, cela signifie que le format audio/vidéo transporté par le paquet courant est le format MPEG2. Le champ " en-tête d'information d'horodatage " 605 est reçu (étape 911), puis l'information d'horodatage est obtenue dans le sous-champ " information d'horodatage " 708 de ce champ " en-tête d'information d'horodatage " 605 (étape 913), avant de passer à l'étape finale référencée 30 915. On présente maintenant, en relation avec l'organigramme de la figure 8, un premier mode de réalisation particulier du procédé selon l'invention, avec utilisation d'un seul seuil. On rappelle que ce procédé consiste en un ajustement du flux et une mise à jour des informations d'horodatage. Au sein de la porte de pont, l'algorithme de 5 la figure 8 est appliqué par les blocs " gestion de paquet en émission " (Tx packet management) 532 et " comparaison d'horloge " (Clkcomp) 523, référencés 532 et 523 respectivement sur la figure 3. On note CTR, et CTR2 les registres d'horloge se trouvant au niveau des portes Pl et P2 respectivement du pont. A chaque début de cycle au niveau de la porte Pi 10 (lorsque le champ " cycleoffset " de son registre CTR, s'annule) (étape référencée 1102, l'instant ta), la valeur de l'horloge relative à la porte P2 est obtenue. Pour cet instant tn, on calcule la différence DIFFn entre la valeur CTRIn contenue dans le registre d'horloge de la porte Pl et la valeur CTR2J, contenue dans le registre d'horloge de la porte P2. Puis, au cours de l'étape référencée 1104, on calcule la dérive d'horloge 15 An = DIFF, - DIFFref, avec DIFFrCf une valeur de différence de référence. Lors du premier calcul de DIFFn (c'est-à-dire DIFF.), on a: DIFFC, = DIFFo (étapes référencées 1103 et 1116). Il est à noter que pour un pont connectant un bus IEEE 1394 à un réseau commuté (voir ci-dessus la description de la figure 2), il n'y a pas d'émission de paquets 20 de début de cycle du côté du réseau commuté. Afin d'assurer que les horloges de tous les noeuds du réseau commuté sont synchronisées, on effectue par exemple un ajustement du compteur local de chaque noeud, comme décrit dans la demande de brevet FR 2 793 623 publiée le 17 novembre 2000. Après le calcul de la dérive d'horloge, on passe à l'étape référencée 1105, au 25 cours de laquelle est appliqué l'un des algorithmes décrits ci-dessus en relation avec les figures 6 et 7, dès qu'un paquet 1394 est reçu provenant du bus référencé 146. Après que l'analyse du paquet a été effectuée, l'information d'horodatage est mise à jour lors de l'étape référencée 1107, si le paquet n'est pas vide (vérification effectuée lors de l'étape référencée 1106). Cette mise à jour consiste à soustraire la dérive d'horloge An à 30 l'information d'horodatage du paquet courant (ou à chacune des informations d'horodatage du paquet courant si celui-ci en comprend plusieurs). L'étape de mise à jour 1107 n'est pas exécutée si le paquet est vide. Lors de l'étape référencée 1108, on détermine si la valeur absolue de la dérive d'horloge est supérieure ou non à un seuil prédéterminé. Ce seuil est par exemple égal à un tiers d'une durée de cycle IEEE 1394 (c'est-à-dire 41,7 gs). Si la valeur absolue de la dérive d'horloge est inférieure ou égale 5 au seuil, aucun ajustement n'est effectué et le paquet est délivré normalement (étape référencée 1115) avant le passage à l'étape finale référencée 1117. Si la valeur absolue de la dérive d'horloge est supérieure au seuil, on vérifie le signe de la dérive d'horloge au cours de l'étape référencée 1110. Si la dérive d'horloge est positive, ceci signifie, que l'écart entre les deux 10 domaines d'horloge augmente. Dans ce cas, l'ajustement du flux (compensation de la dérive d'horloge) est effectué en générant et en insérant un paquet vide (étapes référencées 1111 et 1112), à la place du paquet 1394 courant. Ce dernier sera transmis pendant le cycle isochrone suivant. Si la dérive d'horloge est négative, ceci signifie, que l'écart entre les deux 15 domaines d'horloge se réduit. Dans ce cas, on vérifie si le paquet courant est un paquet vide ou non (étape référencée 1113). Si le paquet courant est vide, il est supprimé (c'està-dire pas envoyé) et le paquet suivant est envoyé à la place (étape référencée 1114). Puis la nouvelle différence DIFF11 calculée lors de l'étape référencée 1102 devient la différence de référence DIFFref (étape référencée 1109), avant le passage à l'étape finale 20 référencée 1117. Si le paquet courant n'est pas vide, aucun ajustement n'est effectué et le paquet est délivré normalement (étape référencée l 15) avant le passage à l'étape finale référencée 1117. On présente maintenant, en relation avec l'organigramme de la figure 9, un second mode de réalisation particulier du procédé selon l'invention, avec utilisation de 25 deux seuils. Les étapes référencées 1201 à 1207 sont identiques aux étapes 1101 à 1107 de la figure 8, décrites ci-dessus. Elles ne sont donc pas décrites à nouveau. Lors de l'étape référencée 1207, on détermine si la valeur absolue de la dérive d'horloge est supérieure ou non à un premier seuil prédéterminé. Ce premier seuil est 30 par exemple égal à un tiers d'une durée de cycle IEEE 1394 (c'est-à-dire 41,7 gs). Si la valeur absolue de la dérive d'horloge est inférieure ou égale au premier seuil, aucun ajustement n'est effectué et le paquet est délivré normalement (étape référencée 1216) avant le passage à l'étape finale référencée 1218. Si la valeur absolue de la dérive d'horloge est supérieure au premier seuil, on 5 vérifie le signe de la dérive d'horloge au cours de l'étape référencée 1209. Si la dérive d'horloge est positive, ceci signifie, que l'écart entre les deux domaines d'horloge augmente. Dans ce cas, l'ajustement du flux (compensation de la dérive d'horloge) est effectué en générant et en insérant un paquet vide (étapes référencées 1210 et 121 1), à la place du paquet 1394 courant. Ce dernier sera transmis pendant le cycle isochrone 10 suivant. En outre, la nouvelle différence DIFFn calculée lors de l'étape référencée 1202 devient la différence de référence DIFreF (étape référencée 1215). Si la dérive d'horloge est négative, ceci signifie, que l'écart entre les deux domaines d'horloge se réduit. Dans ce cas, on détermine si la dérive d'horloge est supérieure ou non à un second seuil prédéterminé (aussi appelé valeur critique), lors de 15 l'étape référencée 1212. Ce second seuil est par exemple égal aux deux tiers d'une durée de cycle IEEE 1394 (c'est-à-dire 83,4 is). Si la dérive d'horloge est inférieure ou égale au second seuil, on détermine si le paquet courant est un paquet vide ou non (étape référencée 1213). Si le paquet courant est vide, il est supprimé (c'est-à- dire pas envoyé) et le paquet suivant est envoyé à la 20 place (étape référencée 1214), puis on effectue l'étape référencée 1215 (voir ci- dessus: DIFFref = DIFF.) avant de passer à l'étape finale référencée 1218. Si le paquet courant n'est pas vide, aucun ajustement n'est effectué et le paquet est délivré normalement (étape référencée 1216) avant le passage à l'étape finale référencée 1218. Si la dérive d'horloge est supérieure au second seuil, le paquet courant est 25 supprimé (c'est-à-dire pas envoyé) et le paquet suivant est envoyé à la place (étape référencée 1214), puis on effectue l'étape référencée 1215 (voir ci-dessus: DIFFrf = DIFFJ) avant de passer à l'étape finale référencée 1218. On présente maintenant, en relation avec l'organigramme de la figure 10, un exemple d'algorithme mis en oeuvre par une porte de pont, lorsque se produit une 30 initialisation du bus auquel elle est connectée. La troisième norme précitée (" IEEE P1394.1 Standard for High Performance Serial Bus Bridges ") décrit le processus de mise à jour de réseau, permettant d'organiser un ensemble de bus IEEE 1394 formant un réseau. Une porte de pont est sélectionnée en tant que porte principale (" prime portal ") et est en charge d'énumérer 5 les bus du réseau. L'horloge du domaine d'horloge auquel appartient la porte principale est l'horloge maître de référence (" Net Cycle Master ") pour l'ensemble du réseau. Toutes les horloges du réseau doivent se synchroniser avec cette l'horloge maître de référence. Dans ce but, ainsi que pour détecter et éliminer des boucles dans le réseau, des portes alpha (" alpha portals ") sont sélectionnées pour tous les bus du réseau, 10 excepté le bus de la porte principale. Chacune de ces portes alpha est notamment en charge d'assurer, grâce à des messages d'ajustement d'horloge, que son horloge locale est synchronisée avec l'horloge du bus connecté à l'autre porte (" co-portal ") du pont dans lequel est compris cette porte alpha. Les deuxième et troisième normes précitées (" IEEE Std 1394-1995, Standard 15 for High Performance Serial Bus " et " IEEE Std 1394a-2000, Standard for High Performance Serial Bus (Supplement) ") décrivent les processus d'auto-identification et d'identification par arborescence qui sont effectués après qu'une initialisation de bus se soit produite sur un bus IEEE 1394. Dans un souci de simplification, ces processus ne sont pas représentés sur la figure 10. Lorsqu'une initialisation de bus se produit (étape référencée 1300), la porte de pont réinitialise un indicateur représentant la méthode de synchronisation, de façon que celui-ci indique une méthode par défaut (par exemple, celle définie dans la troisième norme précitée IEEE P1394.1) (étape référencée 1301). Puis, la porte vérifie si elle est sélectionnéeen tant que porte alpha pour le bus auquel elle est connectée (étape 25 référencée 1302). Dans la négative, le processus est terminé et on passe à l'étape finale référencée 1307. Dans l'affirmative, la porte obtient les caractéristiques de l'équipement hébergeant l'horloge maître du bus local (étape référencée 1303), afin de vérifier si cet équipement est conforme à la norme IEEE P1394.1 (c'est-à-dire s'il peut " voir " les ponts et donc recevoir les messages d'ajustement d'horloge précités) (étape référencée 30 1304). Ces caractéristiques sont stockées dans une mémoire " Configuration ROM " de l'équipement. Si l'équipement hébergeant l'horloge maître du bus local est conforme à la norme IEEE P1394.1, la méthode de synchronisation selon la norme IEEE P1394.1 est sélectionnée (étape référencée 1305). Sinon, la méthode d'ajustement de flux selon la présente invention est sélectionnée (étape référencée 1306). On présente maintenant, en relation avec l'organigramme de la figure 11, un 5 exemple d'algorithme mis en oeuvre par une porte de pont, lorsqu'un indicateur de méthode de synchronisation courante est modifié. Cet algorithme est effectué par chaque porte de pont, pour chaque direction de traversée du pont par un flux de données. En fonction de l'indicateur de méthode sélectionnée (étape référencée 1311), la porte applique la méthode de synchronisation 10 selon la norme IEEE P1394.1 (étape référencée 1312) ou la méthode d'ajustement de flux selon la présente invention (étape référencée 1313). Quand la méthode de synchronisation selon la norme IEEE P1394.1 est sélectionnée, seul la porte de pont qui est une porte alpha est concernée et est en charge de la transmission des messages d'ajustement d'horloge quand une dérive d'horloge est 15 détectée (conformément à la norme IEEE P1394,1). Quand la méthode selon la présente invention est sélectionnée, les deux portes du pont sont concernées, chacune pour une direction de traversée du pont. REVENDICATIONS 1. Procédé de maintien d'un débit de lecture constant des données d'un flux de données isochrones traversant un pont interconnectant des premier et second sousréseaux, les premier et second sous-réseaux véhiculant le flux de données dans des 5 premiers paquets et appartenant à des premier et second domaines d'horloge respectivement, les données étant associées à des informations d'horodatage indiquant chacune un instant de lecture de données, caractérisé en ce que, pour chaque premier paquet à transmettre depuis le premier vers le second sous-réseau, le pont effectue les étapes suivantes: - obtention de la dérive d'horloge entre les premier et second domaines d'horloge; - modification, en prenant en compte la dérive d'horloge, de chaque information d'horodatage contenue dans ledit premier paquet. 2. Procédé selon la revendication 1, caractérisé en ce que la prise en compte de la dérive d'horloge consiste à soustraire la dérive d'horloge de chaque information 15 d'horodatage contenue dans ledit premier paquet. 3. Procédé selon l'une quelconque des revendications 1 et 2, caractérisé en ce que les premiers paquets véhiculent des seconds paquets comprenant chacun des données et une information d'horodatage associée à ces données. 4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que le 20 pont appartient au groupe comprenant: - des ponts homogènes interconnectant chacun deux sous-réseaux appartenant à un réseau homogène incluant une pluralité de sous-réseaux; - des ponts homogènes interconnectant chacun deux sous-réseaux appartenant à un réseau hétérogène incluant une pluralité de sous-réseaux et au moins un réseau 25 de base, le réseau de base étant vu comme un sous-réseau par la pluralité de sous-réseaux; - des ponts hétérogènes interconnectant chacun un des sous-réseaux et le réseau de base appartenant audit réseau hétérogène et vu comme un sous- réseau. 5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que 30 les sous-réseaux sont des bus de type IEEE 1394, et en ce que les premiers paquets sont des paquets de type IEEE 1394. 6. Procédé selon l'une quelconque des revendications 4 et 5, caractérisé en ce que le réseau de base est un réseau commuté. 7. Procédé selon l'une quelconque des revendications 3 à 6, caractérisé en ce que les seconds paquets sont des paquets de type MPEG2 ou DV. 8. Procédé selon l'une quelconque des revendications 1 à 7, le pont comprenant des première et seconde portes connectées aux premier et second sous-réseaux respectivement, caractérisé en ce que l'obtention de la dérive d'horloge entre les premier et second domaines d'horloge comprend les étapes suivantes: - on obtient une différence d'horloge courante (DIFFJ), en soustrayant la valeur d'horloge (CTR2,) dans le second domaine d'horloge à la valeur d'horloge (CTR,1n) dans le premier domaine d'horloge, à un instant déterminé (t,); - on obtient une dérive (An) pour l'instant déterminé (t), en soustrayant une différence d'horloge de référence (DIFFre,) à la différence d'horloge courante (DIFFn). 9. Procédé selon l'une quelconque des revendications 1 à 8, caractérisé en ce que le pont.effectue en outre une compensation de la dérive d'horloge entre les premier et second domaines d'horloge, par ajout ou suppression d'au moins un premier paquet. 10. Procédé selon la revendication 9, caractérisé en ce que la compensation de la dérive d'horloge comprend les étapes suivantes, effectuées pour chaque premier paquet 20 à transmettre depuis le premier vers le second sous-réseau: - on compare la valeur absolue de la dérive d'horloge avec un premier seuil; - si la valeur absolue de la dérive d'horloge est inférieure ou égale au premier seuil, aucune compensation de la dérive d'horloge n'est effectuée; - si la valeur absolue de la dérive d'horloge est supérieure aui premier seuil, on détermine le signe de la dérive d'horloge: * si la dérive d'horloge est négative, une compensation de la dérive d'horloge est effectuée par insertion d'un premier paquet vide, avant l'envoi du premier paquet courant; * si la dérive d'horloge est positive, une compensation de la dérive d'horloge 30 est effectuée par suppression du premier paquet courant. 11. Procédé selon la revendication 10, caractérisé en ce que si la valeur absolue de la dérive d'horloge est supérieure au premier seuil et si la dérive d'horloge est positive, on détermine si le premier paquet courant est vide ou non: - s'il est vide, une compensation de la dérive d'horloge est effectuée par suppression du premier paquet courant; - sinon, aucune compensation de la dérive d'horloge n'est effectuée. 12. Procédé selon la revendication 10, caractérisé en ce que si la valeur absolue de la dérive d'horloge est supérieure au premier seuil et si la dérive d'horloge est positive - on compare la dérive d'horloge avec un second seuil; - si la dérive d'horloge est inférieure ou égale au second seuil, on détermine si le premier paquet courant est vide ou non: * s'il est vide, une compensation de la dérive d'horloge est effectuée par suppression du premier paquet courant; * sinon, aucune compensation de la dérive d'horloge n'est effectuée; 15 - si la dérive d'horloge est supérieure au second seuil, une compensation de la dérive d'horloge est effectuée par suppression du premier paquet courant. 13. Procédé selon l'une quelconque des revendications 10 à 12, caractérisé en ce que le premier seuil est compris entre le quart et la moitié de la durée d'un cycle de traitement d'un premier paquet. 14. Procédé selon l'une quelconque des revendications 12 et 13, caractérisé en ce que le second seuil est compris entre la moitié et les trois quarts de la durée d'un cycle de traitement d'un premier paquet. 15. Procédé selon la revendication 8 et l'une quelconque des revendications 9 à 14, caractérisé en ce que la différence d'horloge courante (DIFFn) devient la nouvelle 25 différence d'horloge de référence (DIFFrf), si une compensation de la dérive d'horloge est effectuée, par ajout ou suppression d'au moins un premier paquet. 16. Programme d'ordinateur, caractérisé en ce qu'il comprend des instructions de code de programme pour l'exécution des étapes du procédé selon l'une quelconque des revendications 1 à 15, lorsque ledit programme est exécuté sur un ordinateur. 17. Pont interconnectant des premier et second sous-réseaux, un flux de données isochrones traversant ledit pont, les premier et second sousréseaux véhiculant le flux de données dans des premiers paquets et appartenant à des premier et second domaines d'horloge respectivement, les données étant associées à des informations d'horodatage indiquant chacune un instant de lecture de données, caractérisé en ce que le pont comprend: - des moyens d'obtention de la dérive d'horloge entre les premier et second domaines d'horloge, pour chaque premier paquet à transmettre depuis le premier vers le second sous-réseau; - des moyens de modification, en prenant en compte la dérive d'horloge, de chaque information d'horodatage contenue dans ledit premier paquet; 10 de façon à maintenir un débit de lecture constant des données du flux de données isochrones traversant le pont. 18. Pont selon la revendication 17, caractérisé en ce que les moyens de modification de chaque information d'horodatage contenue dans ledit premier paquet comprennent des moyens de soustraction de la dérive d'horloge de chaque information d'horodatage 15 contenue dans ledit premier paquet. 19. Pont selon l'une quelconque des revendications 17 et 18, caractérisé en ce que les premiers paquets véhiculent des seconds paquets comprenant chacun des données et une information d'horodatage associée à ces données. 20. Pont selon l'une quelconque des revendications 17 à 19, caractérisé en ce qu'il 20 appartient au groupe comprenant: - des ponts homogènes interconnectant chacun deux sous-réseaux appartenant à un réseau homogène incluant une pluralité de sous-réseaux; - des ponts homogènes interconnectant chacun deux sous-réseaux appartenant à un réseau hétérogène incluant une pluralité de sous-réseaux et au moins un réseau 25 de base, le réseau de base étant vu comme un sous-réseau par la pluralité de sous-réseaux; - des ponts hétérogènes interconnectant chacun un des sous-réseaux et le réseau de base appartenant audit réseau hétérogène et vu comme un sous- réseau. 21. Pont selon l'une quelconque des revendications 17 à 20, caractérisé en ce que les 30 sous-réseaux sont des bus de type IEEE 1394, et en ce que les premiers paquets sont des paquets de type IEEE 1394. 22. Pont selon l'une quelconque des revendications 20 et 21, caractérisé en ce que le réseau de base est un réseau commuté. 23. Pont selon l'une quelconque des revendications 19 à 22, caractérisé en ce que les seconds paquets sont des paquets de type MPEG2 ou DV. 24. Pont selon l'une quelconque des revendications 17 à 23, le pont comprenant des première et seconde portes connectées aux premier et second sous-réseaux respectivement, caractérisé en ce que les moyens d'obtention de la dérive d'horloge entre les premier et second domaines d'horloge comprennent: - des moyens d'obtention d'une différence d'horloge courante (DIFFn), soustrayant la valeur d'horloge (CTR2n) dans le second domaine d'horloge à la valeur d'horloge (CTRI,) dans le premier domaine d'horloge, à un instant déterminé (te); - des moyens d'obtention d'une dérive (An) pour l'instant déterminé (tQ), soustrayant une différence d'horloge de référence (DIFFrC,) à la différence 15 d'horloge courante (DIFFJ). 25. Pont selon l'une quelconque des revendications 17 à 24, caractérisé en ce qu'il comprend en outre des moyens de compensation de la dérive d'horloge entre les premier et second domaines d'horloge, par ajout ou suppression d'au moins un premier paquet. 26. Pont selon la revendication 25, caractérisé en ce que les moyens de 20 compensation de la dérive d'horloge comprennent: - des moyens de comparaison, pour chaque premier paquet à transmettre depuis le premier vers le second sous-réseau, de la valeur absolue de la dérive d'horloge avec un premier seuil, aucune compensation de la dérive d'horloge n'étant effectuée si la valeur absolue 25 de la dérive d'horloge est inférieure ou égale au premier seuil; - des moyens, activés si la valeur absolue de la dérive d'horloge est supérieure au premier seuil, de détermination du signe de la dérive d'horloge, de façon que: * si la dérive d'horloge est négative, les moyens de compensation de la dérive d'horloge sont activés et insèrent un premier paquet vide, avant l'envoi du 30 premier paquet courant; * si la dérive d'horloge est positive, les moyens de compensation de la dérive d'horloge sont activés et suppriment le premier paquet courant. 27. Pont selon la revendication 26, caractérisé en ce que les moyens de compensation de la dérive d'horloge comprennent en outre des moyens, activés si la 5 valeur absolue de la dérive d'horloge est supérieure au premier seuil et si la dérive d'horloge est positive, de détermination si le premier paquet courant est vide ou non, de façon que: - s'il est vide, les moyens de compensation de la dérive d'horloge sont activés et suppriment le premier paquet courant; - sinon, les moyens de compensation de la dérive d'horloge ne sont pas activés. 28. Pont selon la revendication 26, caractérisé en ce que les moyens de compensation de la dérive d'horloge comprennent en outre: - des moyens, activés si la valeur absolue de la dérive d'horloge est supérieure au premier seuil et si la dérive d'horloge est positive, de comparaison de la dérive 15 d'horloge avec un second seuil; - des moyens, activés si la dérive d'horloge est inférieure ou égale au second seuil, de détermination si le premier paquet courant est vide ou non: * s'il est vide, les moyens de compensation de la dérive d'horloge sont activés et suppriment le premier paquet courant; * sinon, les moyens de compensation de la dérive d'horloge ne sont pas activés; les moyens de compensation de la dérive d'horloge étant activés et supprimant le premier paquet courant si la dérive d'horloge est supérieure au second seuil. 29. Pont selon l'une quelconque des revendications 26 à 28, caractérisé en ce que le 25 premier seuil est compris entre le quart et la moitié de la durée d'un cycle de traitement d'un premier paquet. 30. Pont selon l'une quelconque des revendications 28 et 29, caractérisé en ce que le second seuil est compris entre la moitié et les trois quarts de la durée d'un cycle de traitement d'un premier paquet. 31. Pont selon la revendication 24 et l'une quelconque des revendications 25 à 30, caractérisé en ce qu'il comprend des moyens de mise à jour de la différence d'horloge, tels que la différence d'horloge courante (DIFFJ) devient la nouvelle différence d'horloge de référence (DIFFref) si les moyens de compensation de la dérive d'horloge sont activés et ajoutent ou suppriment au moins un premier paquet.