Brevet FR2857091A1 — publié le 20050107

Procédé de détection de la température d'un circuit intégré, et circuit intégré correspondant. L'invention concerne les circuits intégrés, et plus particulièrement la détection de leur température. L'invention s'applique avantageusement mais non limitativement à l'autoajustement temporel de la délivrance de signaux de contrôle d'une mémoire située sur le circuit intégré, en particulier une mémoire vive statique (mémoire SRAM), ou bien une mémoire vive dynamique (mémoire DRAM) et tout particulièrement les mémoires dites embarquées, ( embedded memories , en langue anglaise), c'est-à-dire des mémoires qui sont par exemple réalisées conjointement à d'autres composants par un même procédé ( process ) technologique, et destinées à être intégrées ensemble au sein d'un circuit intégré spécifique (ASIC). Dans les circuits réalisés en technologie CMOS, des signaux de commande synchronisent des évènements les uns par rapport aux autres. Dans plusieurs cas, notamment pour la commande des amplificateurs de lecture disposés au bas des colonnes ( bit lines ) des mémoires, les moyens délivrant le signal de commande de ces amplificateurs doivent être conçus de façon à délivrer ce signal de commande avec un retard suffisant pour tenir compte d'une marge dans les caractéristiques opérationnelles des composants dues aux variations du process technologique, ainsi qu'aux variations de température sur le circuit intégré. Cette marge doit être la plus petite possible afin de ne pas ralentir la vitesse de fonctionnement du circuit intégré, mais suffisante afin de ne pas conduire à des dysfonctionnements dans certaines conditions d'environnement. Plusieurs solutions ont été proposées pour synchroniser automatiquement, c'est-à-dire temporellement auto-ajuster la délivrance des signaux de commande en prenant en compte les 2857091 2 variations de process et de tension. On peut ainsi citer les techniques d'auto-ajustement utilisant, par exemple pour la commande des amplificateurs de lecture des mémoires, des chemins de référence ( dummy paths , selon une dénomination anglo-saxonne habituellement utilisée). Cependant, ces circuits d'auto-ajustement temporels sont conçus par simulation afin de tenir compte du comportement fonctionnel des composants dans les conditions de pire cas, ce qui conduit habituellement à obtenir une marge juste suffisante à haute température mais une marge bien trop importante à basse température. L'invention vise à apporter une solution à ce problème. Un but de l'invention est de proposer une détection in situ de la température d'un circuit intégré de façon à permettre notamment un autoajustement in situ de la valeur de retard programmable, en fonction de la température. L'invention propose donc un circuit intégré incorporant in situ un dispositif de détection de température du circuit intégré, ce dispositif comprenant: - un groupe de plusieurs transistors à effet de champ dans leur état bloqué et mutuellement connectés en parallèle, - au moins un élément résistif, par exemple une résistance ou un transistor à effet de champ dans son état passant, connecté en série avec ledit groupe de transistors bloqués, et - un moyen de détection de la valeur de la tension présente à la borne commune entre ledit groupe de transistors bloqués et ledit élément résistif. Ainsi, l'invention part notamment de l'observation que le courant de fuite d'un transistor MOS, qui est fonction de la température, augmente avec la température beaucoup plus rapidement que le courant de saturation de ce transistor MOS. Et, en d'autres termes, la connexion en parallèle de plusieurs transistors à effet de champ, que ce soient des transistors NMOS ou 2857091 3 PMOS, qui sont dans leur état bloqué (transistor OFF ), en série avec au moins élément résistif, par exemple un transistor dans son état passant (transistor ON ), forme un diviseur de tension dont la tension à la borne commune entre le groupe de transistors bloqués et l'élément résistif dépend de la température. Selon un mode de réalisation de l'invention, le moyen de détection peut être un détecteur de franchissement de seuil délivrant un signal logique dont la valeur dépend de la tension à ladite borne commune par rapport audit seuil. Ce détecteur de franchissement de seuil peut être un inverseur ou bien un déclencheur ( trigger ) de Schmitt. Dans une application plus particulièrement dédiée à des mémoires, par exemple des mémoires embarquées, le circuit intégré peut comprendre une mémoire comportant un plan-mémoire ainsi qu'une colonne de référence ( dummy column ) permettant de commander les amplificateurs de lecture connectés au pied de colonnes du plan-mémoire, et des moyens de retard programmables connectés entre ladite colonne de référence et les amplificateurs de lecture. Ces moyens de retard programmables sont alors commandés avantageusement par le dispositif de détection de température. L'invention a également pour objet un procédé de détection in situ de la température d'un circuit intégré, comprenant la connexion mutuelle en parallèle de plusieurs transistors à effet de champ placés dans leur état bloqué, la connexion de ce groupe de transistors bloqués en série avec au moins un élément résistif, par exemple un transistor à effet de champ placé dans son état passant, et la détection de la valeur de la tension présente à la borne commune entre ledit groupe de transistors bloqués et l'élément résistif. Selon un mode de mise en oeuvre de l'invention, l'étape de détection comporte une détection de franchissement d'un seuil de 2857091 4 façon à délivrer un signal logique dont la valeur logique dépend de la valeur de la tension à ladite borne commune par rapport audit seuil. L'invention propose également une utilisation du dispositif de détection de température telle que défini ci-avant, incorporé in situ dans un circuit intégré comprenant une mémoire, pour synchroniser certains au moins des signaux de contrôle de la mémoire compte tenu des conditions de température du circuit intégré. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels: la figure 1 illustre très schématiquement un mode de réalisation d'un circuit intégré selon l'invention, et, - la figure 2 illustre très schématiquement une application de l'invention à la synchronisation de signaux de contrôle d'une mémoire. Sur la figure 1, la référence CI désigne un circuit intégré, réalisé par exemple en technologie CMOS. Ce circuit intégré CI comporte un dispositif DTM, permettant la détection in situ de la température du circuit intégré CI. Par ailleurs, dans l'exemple illustré ici, ce circuit CI comporte outre le dispositif DTM, une mémoire MM, ainsi que d'autres composants CR. D'une façon générale, le dispositif DTM comporte plusieurs transistors (ici, trois seulement ont été représentés à des fins de simplification) Tl-T3, connectés en parallèle entre une borne d'alimentation Vdd et une borne commune N. Par ailleurs, la grille de ces transistors Tl et T3 est reliée ici à la masse, ce qui place ces transistors dans leur état bloqué ( OFF ). Le groupe de transistors T1-T3 est connecté en série à un transistor T4 dont la source est reliée à la masse et dont la grille est reliée à la borne d'alimentation Vdd. 2857091 5 Ce transistor T4 est donc passant et il présente un chemin résistif (résistance RoN). L'agencement des transistors T1-T3 d'une part et du transistor T4 d'autre part, forme un diviseur de tension dont la valeur de la tension à la borne commune N dépend de la température. Plus précisément, la tension à la borne commune N augmente avec l'augmentation de la température. Ce diviseur de tension est connecté à l'entrée d'un détecteur de franchissement de seuil, formé ici d'un inverseur IV. La sortie de l'inverseur va donc délivrer un signal logique ayant une première valeur logique lorsque la température est inférieure à un seuil prédéterminé et une deuxième valeur logique lorsque la température franchit ce seuil. La valeur du seuil dépend bien entendu des caractéristiques des transistors CMOS utilisés pour former l'inverseur IV. On se réfère maintenant plus particulièrement à la figure 2 pour décrire une utilisation d'un dispositif de détection de température selon l'invention, incorporé in situ dans un circuit intégré CI comprenant une mémoire MM, pour synchroniser (c'est-à-dire temporellement auto-ajuster la délivrance) certains au moins des signaux de contrôle de la mémoire, en l'espèce les signaux de commande des amplificateurs de lecture SAj disposés au pied des colonnes BLj, BLNj du plan-mémoire PM de la mémoire MM, compte tenu des conditions de température du circuit intégré. Comme il est classique en la matière, la mémoire MM comporte outre le plan-mémoire PM, un chemin de référence CHR ( dummy path selon une dénomination anglo-saxonne habituellement utilisée par l'homme du métier), comportant une colonne de référence formée de deux lignes de bits BLD et BLND. Sur cette colonne de référence sont connectées des cellules-mémoire de référence CELDi dont au moins l'une d'entre elles est activée par une ligne de mots de 2857091 6 référence WLD ( dummy word line , selon une dénomination anglo-saxonne habituellement utilisée par l'homme du métier). La cellule-mémoire activée par la ligne de mot de référence WLD est programmée de façon à tirer vers la masse, c'est-à-dire décharger, la ligne de bits BLD. Par contre, les autres cellules CELDi sont programmées par exemple avec une valeur logique opposée de celle activée par la ligne WLD. Lorsque la tension de la ligne de bits BLD a suffisamment chuté de façon à atteindre le seuil de déclenchement de l'inverseur IVD, celui-ci délivre alors un signal logique activant l'amplificateur de lecture SAj de chaque colonne du plan-mémoire. Un décodeur-colonne classique est disposé après les amplificateurs SAj, et est non représenté ici à des fins de simplification. Afin de tenir compte des conditions de température du circuit intégré, il est prévu d'insérer, par exemple en amont de l'inverseur IVD, un circuit de retard programmable RT qui va être avantageusement commandé par le circuit de détection de température DTM. Ainsi, à titre indicatif, lorsque la température du circuit intégré n'a pas atteint un seuil prédéterminé, le circuit de retard RT est fonctionnellement inopérant tandis que dès que la température franchit un seuil prédéterminé, le circuit de retard RT introduit un retard dans le chemin de référence CHR. 7 REVENDICATIONS 1. Circuit intégré, caractérisé par le fait qu'il incorpore in situ un dispositif (DTN) de détection de température du circuit intégré, ce dispositif comprenant -un groupe de plusieurs transistors à effet de champ (Tl-T3) dans leur état bloqué et mutuellement connectés en parallèle, - au moins élément résistif (T4) connecté en série avec ledit groupe de transistors bloqués, et - un moyen (IV) de détection de la valeur de la tension présente à la borne commune entre ledit groupe de transistors bloqués et l'élément résistif. 2. Circuit selon la revendication 1, caractérisé par le fait que l'élément résistif est un transistor à effet de champ (T4) dans son état passant. 3. Circuit selon la revendication 1 ou 2, caractérisé par le fait que le moyen de détection (IV) est un détecteur de franchissement de seuil délivrant un signal logique dont la valeur logique dépend de la valeur de la tension à ladite borne commune par rapport audit seuil. 4. Circuit selon la revendication 3, caractérisé par le fait que le détecteur de franchissement de seuil est un inverseur ou un déclencheur de Schmitt. 5. Circuit selon l'une des revendications précédentes, caractérisé par le fait qu'il comprend une mémoire (MM) comportant un plan-mémoire ainsi qu'une colonne de référence (CHR) permettant de commander les amplificateurs de lecture connectés au pied des colonnes du plan mémoire, et des moyens de retard programmable (RT) connectés entre ladite colonne de référence et les amplificateurs de lecture (SAj), et commandé par ledit dispositif de détection de température. 6. Procédé de détection in situ de la température d'un circuit intégré, comprenant la connexion mutuelle en parallèle de plusieurs transistors à effet de champ placés dans leur état bloqué (Tl-T3), 2857091 8 la connexion de ce groupe de transistors bloqués en série avec au moins un élément résistif (T4), et la détection de la valeur de la tension présente à la borne commune entre ledit groupe de transistors bloqués et l'élément résistif. 7. Procédé selon la revendication 6, caractérisé par le fait que l'élément résistif est un transistor dans son état passant. 8. Procédé selon la revendication 6 ou 7, caractérisé par le fait que l'étape de détection comporte une détection de franchissement d'un seuil de façon à délivrer un signal logique dont la valeur logique dépend de la valeur de la tension à ladite borne commune par rapport audit seuil. 9. Utilisation d'un dispositif de détection de température tel que défini dans l'une des revendications 1 à 4, incorporé in situ dans un circuit intégré comprenant une mémoire, pour synchroniser certains au moins des signaux de contrôle de la mémoire compte tenu des conditions de température du circuit intégré.