Brevet FR2854286A1 — publié le 20041029

Étage d'entrée d'une unité de traitement Domaine technique de l'invention L'invention concerne un étage d'entrée d'une unité de traitement comportant un circuit de traitement connecté à l'étage d'entrée. État de la technique L'étage d'entrée d'une unité de traitement doit être adapté aux sorties des circuits disposés en amont. En effet, une unité de traitement reçoit, par exemple, des signaux en provenance de capteurs ou d'automates, dont les étages de 15 sortie comportent fréquemment des commutateurs, par exemple des transistors, ou des contacts de sortie de relais électromécaniques. Actuellement, l'étage d'entrée d'une unité de traitement comporte généralement des entrées adaptées à un type de sortie prédéterminée. Certains comportent des entrées qui, moyennant un câblage particulier, permettent d'accueillir une sortie capteur ou 20 automate d'un premier type (transistor PNP) ou une sortie d'un second type (transistor NPN). D'autres étages d'entrée comportent un sélecteur interne permettant de l'adapter à un type de sortie prédéterminé. Tous les étages d'entrée actuels nécessitent deux ou trois fils de liaison entre l'unité de traitement et une sortie de capteur ou d'automate Objet de l'invention L'invention a pour but de surmonter les inconvénients des étages de sortie connus et, plus particulièrement, d'utiliser un même étage d'entrée, sans 5 nécessiter de configuration additionnelle, quel que soit le type de sortie qui lui est connecté. L'étage d'entrée selon l'invention doit notamment permettre de ne connecter qu'un seul fil entre la sortie d'un capteur ou d'un automate, indépendamment de leur type de sortie, et l'unité de traitement. Selon l'invention, ce but est atteint par le fait que l'étage d'entrée comporte une entrée, des moyens de polarisation de l'entrée à une tension de polarisation correspondant à une fraction prédéterminée d'une tension d'alimentation, et des moyens de comparaison de la tension de l'entrée polarisée de l'étage d'entrée à au moins deux seuils de tension, respectivement supérieur et inférieur à la 15 tension de polarisation, de manière à fournir au circuit de traitement au moins 2 bits. Selon un développement de l'invention, l'unité de traitement étant connectée à un étage de sortie d'un capteur ou d'un automate, les moyens de comparaison 20 comportent deux seuils de tension et fournissent deux bits de sortie représentatifs du type d'étage de sortie connecté à ladite entrée de l'unité de traitement et de son état. Selon un autre développement de l'invention, l'unité de traitement étant 25 connectée à une ligne de transmission de signaux analogiques, les moyens de comparaison comportent une pluralité de seuils de tension et fournissent une pluralité de bits de sortie représentatifs desdits signaux analogiques. Description sommaire des dessins D'autres avantages et caractéristiques ressortiront plus clairement de la description qui va suivre de modes particuliers de réalisation de l'invention, 5 donnés à titre d'exemples non limitatifs et représentés aux dessins annexés, dans lesquels: Les figures 1 et 2 représentent une unité de traitement comportant un étage d'entrée selon l'invention, respectivement associé à un capteur comportant en 10 sortie respectivement des transistors de type PNP et NPN. Les figures 3 et 4 représentent deux autres sorties de capteurs pouvant être connectées à un étage d'entrée selon l'invention. Les figures 5 à 8 illustrent les signaux en divers points du circuit de traitement selon les figures 1 et 2. La figure 9 représente une variante du circuit de comparaison d'un étage d'entrée selon l'invention. Description de modes particuliers de réalisation. Dans les modes particuliers de réalisation représentés sur les figures 1 et 2, une même entrée Ai d'un étage d'entrée d'une unité de traitement 1 peut être connectée indifféremment à un capteur 2a (figure 1) ou à un capteur 2b (figure 2). L'étage de sortie du capteur 2a comporte un transistor de sortie Tl, de type 25 PNP, connecté entre une tension d'alimentation Vcc et une sortie du capteur, destinée à être connectée à l'entrée Al, tandis que l'étage de sortie du capteur 2b comporte un transistor de sortie T2, de type NPN, connecté entre la masse et une sortie du capteur, destinée à être connectée à l'entrée Ai. Les capteurs 2, de type classique, ne sont pas représentés plus en détail, seul l'étage de sortie jouant un rôle dans la présente invention. L'unité de traitement 1 comporte un étage d'entrée connecté à un circuit de 5 traitement 3. Sur les figures 1 et 2, l'entrée Ai de l'étage d'entrée de l'unité de traitement est connectée à une électrode de mesure constituée par le collecteur du transistor de sortie du capteur 2. L'entrée Ai est polarisée, par exemple par un diviseur résistif, à une tension de polarisation prédéterminée. Sur les figures 1 et 2, le diviseur résistif est constitué par deux résistances Rl, de même 10 valeur, connectées en série entre une tension d'alimentation Vcc et la masse. Le point Ai, qui est commun aux deux résistances Ri et constitue l'entrée de l'étage d'entrée de l'unité de traitement 1, est ainsi polarisé à une tension Vcc/2. Dans l'étage d'entrée, l'entrée Ai est connectée à des premières entrées A2 de 15 deux comparateurs 4a et 4b d'un circuit de comparaison. Des première et seconde tensions de référence, définissant deux seuils de tension Si et S2, sont respectivement appliquées à des secondes entrées des comparateurs 4a et 4b. Le premier seuil de tension Si est compris entre la tension de polarisation Vcc/2 et la tension d'alimentation Vcc, tandis que le second seuil de tension S2 20 est compris entre la masse et la tension de polarisation Vcc/2. Dans le mode de réalisation particulier illustré sur les figures 1 et 2, les tensions de référence sont obtenues au moyen d'un diviseur résistif constitué par trois résistances R2, de valeurs identiques, connectées en série entre la tension d'alimentation Vcc et la masse. Ce diviseur résistif définit ainsi les deux seuils de tension Si et S2, 25 respectivement égaux à 2Vcc/3 et Vcc/3, en des points respectivement constitués par les points communs à deux résistances R2 adjacentes. Les comparateurs 4a et 4b fournissent chacun un bit, respectivement Bi et B2, au circuit de traitement 3 pour lui permettre de reconnaître le type de sortie connectée à l'entrée Ai et l'état haut ou bas de cette sortie. Dans le mode particulier de réalisation représenté aux figures 1 et 2, le point A2 est connecté à l'entrée négative du comparateur 4a et à l'entrée positive du comparateur 4b, tandis que les tensions de référence Si et S2, sont respectivement appliquées à 5 l'entrée positive du comparateur 4a et à l'entrée négative du comparateur 4b. Les bits Bi et B2 prennent alors les valeurs suivantes en fonction de la tension VA2 au point A2, qui est représentative de la tension VAi à l'entrée Ai - B1=1 et B2=0, lorsque la tension VA2 est inférieure ou égale à S2. - B1=B2=1, lorsque la tension VA2 est comprise entre S2 et Si. - Bl=0 et B2=1,lorsque la tension VA2 est supérieure ou égale à Si. Un filtre 5 est, de préférence, disposé entre l'entrée Ai et les premières entrées des comparateurs 4a et 4b (point A2). Sur les figures 1 et 2, l'entrée Ai est connecté au filtre 5 par une diode Dl, polarisée en direct. Le filtre 5 comporte, 15 par exemple, une résistance R3, connectée en série avec la diode Dl entre l'entrée Ai et le point A2, une résistance R4, connectée entre la cathode de la diode Dl (point commun à Dl et R3) et la masse, un condensateur C, connecté entre le point A2 et la masse, et une diode D2 permettant la symétrie du filtrage, connectée en inverse, en parallèle sur la résistance R3. Les valeurs respectives 20 des différents éléments du filtre 5 sont choisies en fonction des fonctions associées à l'entrée Ai. A titre d'exemple, la constante de temps du filtre 5 peut être courte, par exemple de l'ordre de 20ms, pour assurer un temps de réponse suffisamment rapide tout en maintenant une immunité minimale aux parasites. Elle peut être de l'ordre de 50ms, pour assurer une très bonne immunité aux 25 parasites conduits, et de l'ordre de 100ms lorsque l'entrée est associée à des contacteurs, de manière à tenir compte des rebonds éventuels des contacteurs. Une diode D3, de type Transil, bidirectionnelle, connectée entre l'entrée Ai et la masse assure, avec une diode Zener D4, connectée entre le point A2 et la masse, la protection contre les transitoires rapides et les ondes de choc. Ceci permet de garantir une protection optimale face au parasitage et une bonne tolérance vis-à-vis d'une tension d'alimentation mal régulée. L'entrée Ai de l'unité de traitement des figures 1 et 2 peut être connectée non seulement à des sorties de type PNP ou NPN, mais également à tout type de sorties de capteur ou d'automate. Elle peut, par exemple, être connectée à des sorties comportant, comme représenté aux figures 3 et 4, un commutateur ou un contact 6 de relais électromagnétique dont une borne est connectée à la sortie 10 du capteur, qui est destinée à être connectée à l'entrée Ai, et dont l'autre borne est connectée, dans le capteur 2, soit à la tension d'alimentation Vcc (figure 3), soit à la masse (figure 4). Les deux bits (B1, B2) de sortie du circuit de comparaison sont alors représentatifs du type de connexion du contact et de son état. Le fonctionnement de l'unité de traitement i va être explicité en référence aux figures 1, 2 et 5 à 8. Les figures 5 et 6 illustrent respectivement, en fonction du temps, les signaux VT1 et VT2 de commande des transistors Tl et T2, tandis que les figures 7 et 8 représentent respectivement, en fonction du temps, les 20 tensions VAl et VA2 à l'entrée Ai et au point A2, respectivement avant et après filtrage par le filtre 5, d'un étage d'entrée d'une unité de traitement 1 dont l'entrée Ai serait connectée à la fois à un transistor Tl et à un transistor T2. Lorsque le transistor de sortie Tl d'un capteur 2a est activé, entre les instants ti 25 et t2, la tension VT1, normalement à une valeur binaire 1 (par exemple Vcc), passe à zéro. Le transistor Tl devient alors conducteur et la tension VAl à l'entrée Ai de l'unité de traitement connecté au collecteur du transistor Tl, normalement polarisée à Vcc/2, prend la valeur de la tension d'alimentation Vcc. Après filtrage, la tension VA2, normalement à Vcc/2, passe également à Vcc. Par contre, lorsque le transistor de sortie T2 d'un capteur 2b est activé, entre les instants t3 et t4, la tension VT2, normalement à zéro, passe à une valeur binaire 1 (par exemple Vcc). Le transistor T2 devient alors conducteur et la tension VAl à l'entrée A1 de l'unité de traitement connectée au collecteur du transistor T2, normalement polarisée à Vcc/2, passe à zéro. Après filtrage, la tension VA2, normalement à Vcc/2, passe également à zéro. La tension VA2 est comparée aux seuils de tension Sl et S2, respectivement 10 égaux à 2Vcc/3 et Vcc/3, respectivement par les comparateurs 4a et 4b. Il est ainsi possible de différencier, à la sortie des comparateurs 4a et 4b, les 3 valeurs possibles de la tension VA2: - lorsque ni le transistor T1, ni le transistor T2 ne sont activés, la tension VA2 est comprise entre Vcc/3 et 2Vcc/3 (avant tl, entre t2 et t3 et après t4) et 15 B1=B2=1, lorsqu'un transistor T1, de type PNP, est activé, la tension VA2 est supérieure ou égale à 2Vcc/3 (entre tl et t2), Bi=0 et B2=1, - lorsqu'un transistor T2, de type NPN, est activé, la tension VA2 est inférieure ou égale à Vcc/3 (entre t3 et t4), B1=1 et B2=0. 20 L'analyse des bits de sortie B1 et B2 des comparateurs 4a et 4b par le circuit de traitement 3 permet ainsi de reconnaître automatiquement le type de transistor de sortie connecté à l'entrée A1 lorsque ce transistor est activé. Il est ainsi possible de diviser par deux le nombre d'entrées d'un étage d'entrée, tout en ne 25 nécessitant qu'un seul fil entre l'unité de traitement 1 et un capteur 2 ou un automate, indépendamment du type d'étage de sortie du capteur ou de l'automate. En cas de problème sur la ligne par laquelle passe les signaux à analyser, en amont du point A2, par exemple en cas de court-circuit, la tension VA2 est mise à la masse ou prend la valeur Vcc et un bit de sortie des comparateurs 4a et 4b reste constamment à la valeur binaire 1, tandis que l'autre reste constamment à 5 la valeur binaire 0. Le circuit de traitement 3 peut ainsi vérifier l'état de la ligne en amont du point A2. Chaque entrée Ai d'une unité de traitement 1 pouvant être connecté à deux types de sorties, l'invention permet de diviser par deux le nombre d'entrées de 10 l'unité de traitement et, en conséquence d'augmenter sa flexibilité pour un faible surcoût. Dans une variante de réalisation illustrée à la figure 9, le circuit de comparaison de l'étage d'entrée comporte n comparateurs 4 ayant chacun une première 15 entrée connectée au point A2. Un nombre n de tensions de référence, définissant n seuils de tension Si à Sn, sont respectivement appliquées à des secondes entrées des n comparateurs 4. Dans le mode de réalisation particulier illustré sur la figure 9, les n tensions de référence sont obtenues au moyen d'un diviseur résistif constitué par n+l résistances R2, de valeurs identiques, 20 connectées en série entre la tension d'alimentation Vcc et la masse. Ce diviseur résistif définit ainsi les n seuils de tension Si à Sn en des points respectivement constitués par les points communs à deux résistances R2 adjacentes. Les n comparateurs 4 fournissent chacun un bit, respectivement Bi à Bn, au circuit de traitement 3. Un étage d'entrée d'une unité de traitement comportant un tel 25 circuit de comparaison permet au circuit de traitement 3 de surveiller une ligne de transmission de signaux analogiques, connectée à l'entrée Ai, à partir des n bits qui lui sont fournis par le circuit de comparaison. Revendications 1. Étage d'entrée d'une unité de traitement comportant un circuit de traitement 5 (3) connecté à l'étage d'entrée, étage d'entrée caractérisé en ce qu'il comporte une entrée (Ai), des moyens de polarisation de l'entrée à une tension de polarisation correspondant à une fraction prédéterminée d'une tension d'alimentation (Vcc), et des moyens de comparaison de la tension de l'entrée (Ai) polarisée de l'étage d'entrée à au moins deux seuils de tension (Si, S2), 10 respectivement supérieur et inférieur à la tension de polarisation, de manière à fournir au circuit de traitement (3) au moins 2 bits (B1, B2). 2. Étage d'entrée selon la revendication 1, caractérisé en ce que, la tension de polarisation (Vcc/2) est sensiblement égale à la moitié de la tension 15 d'alimentation (Vcc). 3. Étage d'entrée selon l'une des revendications 1 et 2, caractérisé en ce que l'unité de traitement étant connectée à un étage de sortie d'un capteur ou d'un automate, les moyens de comparaison comportent deux seuils de tension (Si, 20 S2) et fournissent deux bits de sortie représentatifs du type d'étage de sortie connecté à ladite entrée (Ai) de l'unité de traitement et de son état. 4. Étage d'entrée selon la revendication 3, caractérisé en ce que, l'étage de sortie du capteur ou de l'automate comportant un transistor de sortie (T1, T2) 25 ayant une électrode de mesure connectée à l'entrée (Ai) polarisée de l'étage d'entrée de l'unité de traitement, les bits de sortie des moyens de comparaison de l'étage d'entrée sont représentatifs du type de transistor de sortie et de son état. 5. Étage d'entrée selon la revendication 4, caractérisé en ce que le transistor de sortie est de type PNP ou NPN. 6. Étage d'entrée selon la revendication 3, caractérisé en ce qu'il est connecté 5 à l'étage de sortie d'un capteur ou d'un automate, comportant un contact de relais électromagnétique connecté à la masse ou à la tension d'alimentation, et en ce que les deux bits de sortie des moyens de comparaison sont représentatifs du type de connexion du contact et de son état. 7. Étage d'entrée selon l'une quelconque des revendication 2 à 6, caractérisé en ce que les premier et second seuils de tension sont respectivement de l'ordre des 2/3 et du tiers de la tension d'alimentation. 8. Étage d'entrée selon l'une des revendications 1 et 2, caractérisé en ce que 15 l'unité de traitement étant connectée à une ligne de transmission de signaux analogiques, les moyens de comparaison comportent une pluralité de seuils de tension (Si à Sn) et fournissent une pluralité de bits de sortie (Bi à Bn) représentatifs desdits signaux analogiques 9. Étage d'entrée selon l'une quelconque des revendications 1 à 8, caractérisé en ce qu'il comporte des moyens de filtrage (8) entre l'entrée polarisée (Ai) et les moyens de comparaison.