Brevet FR2851371A1 — publié le 20040820

PROCEDE DE REPARATION D'UN CIRCUIT ELECTRONIQUE INTEGRE COMPRENANT LA REALISATION D'UNE ISOLATION ELECTRIQUE La présente invention concerne un procédé de réparation d'un circuit électronique intégré. La réalisation d'un circuit électronique avec un niveau d'intégration élevé nécessite l'utilisation de masques de lithographie onéreux. Ces masques définissent notamment des connexions électriques entre des parties conductrices déterminées du circuit. Il est fréquent qu'une erreur dans la conception ou la réalisation des masques de lithographie ait pour effet de 10 supprimer ou d'ajouter une connexion électrique par rapport au schéma électrique du circuit devant être fabriqué. Lorsque l'utilisation d'un masque de lithographie erroné a pour effet de supprimer une connexion électrique, l'Homme du métier sait réparer le circuit électronique en restituant la connexion électrique manquante. Pour cela, une 15 étape supplémentaire est effectuée lors de la réalisation du niveau de métallisation auquel correspond la connexion électrique manquante. Cette étape est effectuée après l'exposition de la résine de masquage déposée sur le circuit en utilisant le masque de lithographie erroné et avant le dépôt du métal. Lorsque la résine est positive, l'étape consiste en une exposition 20 supplémentaire de la résine à l'endroit de la connexion manquante. Il s'agit d'une exposition soit à un faisceau d'électrons, soit à un rayonnement ultraviolet au travers d'un masque supplémentaire réalisé à cet effet. La résine est alors sensibilisée à l'endroit de la connexion manquante, et peut être dissoute à cet endroit en même temps que les parties de résine sensibilisées 25 lors de l'exposition initiale. Le métal déposé ensuite sur les parties du circuit qui correspondent aux parties de résine dissoutes forme des connexions électriques, qui comprennent la connexion électrique omise lors de la conception du masque de lithographie erroné. Un but de la présente invention consiste, à l'inverse de ce qui précède, 30 à réparer un circuit intégré en évitant la formation d'une connexion électrique, lorsqu'un masque de lithographie utilisé pour la réalisation du circuit comprend une erreur de nature à provoquer la formation d'une connexion électrique nondésirée. L'invention propose un procédé de réparation d'un circuit électronique intégré comprenant la réalisation d'une isolation électrique entre deux parties 5 conductrices du circuit qui sont situées à des emplacements respectifs du circuit. Un volume a préalablement été évidé en vue de former une connexion électrique reliant les deux emplacements. Le procédé comprend les étapes suivantes: a) formation d'un masque sur le circuit ayant une ouverture découvrant 10 le volume évidé; b) dépôt d'un matériau isolant électrique sur la partie du circuit découverte par le masque, de façon à remplir au moins partiellement le volume évidé; c) retrait du matériau isolant éventuellement présent sur le masque et 15 du masque, de façon à laisser le volume au moins partiellement rempli de matériau isolant. Selon le procédé de l'invention, le volume préalablement évidé en vue de former une connexion est rempli, intégralement ou en partie seulement, de matériau isolant électrique. Ce remplissage est effectué de façon que le 20 matériau isolant électrique obstrue ledit volume évidé. Autrement dit, le matériau isolant électrique coupe toute ligne reliant l'un à l'autre les emplacements respectifs des deux parties conductrices, à l'intérieur du volume évidé. En particulier, le matériau isolant électrique peut être déposé de façon à occuper une section du volume évidé transversale par rapport à une direction 25 reliant les deux emplacements de parties conductrices. L'invention permet donc à l'Homme du métier de réparer un circuit électronique intégré, lorsqu'un/des masques de lithographie utilisés pour réaliser des connexions électriques dans ce circuit comportent une erreur quelconque. En effet, il peut dorénavant corriger une telle erreur, qui consiste 30 aussi bien en une connexion électrique manquante qu'en une connexion électrique supplémentaire non-désirée. - 3 Un avantage de l'invention réside dans l'économie d'un(de) masque(s) de lithographie corrigé(s) de l'erreur, puisque le procédé de l'invention permet d'obtenir les connexions électriques correctes du circuit à partir du(des) masque(s) de lithographie qui comporte(nt) l'erreur. Dit autrement, l'erreur est 5 réparée au niveau du circuit lui-même et non à partir du masque de lithographie. Un autre avantage de l'invention est le gain de temps après la découverte de l'erreur, pour lancer la fabrication du circuit corrigé, par rapport à une réalisation de nouveaux masques de lithographie qui ne comportent pas 10 l'erreur. Un autre avantage encore de l'invention est la compatibilité du procédé proposé avec les dispositifs usuels de fabrication de circuits électroniques intégrés. L'invention concerne aussi un circuit électronique intégré comprenant 15 deux parties conductrices isolées électriquement entre elles par une portion d'un matériau isolant électrique, ladite portion formant une isolation électrique ajoutée selon le procédé décrit précédemment. D'autres particularités et avantages de la présente invention apparaîtront dans la description ci-après de deux exemples de mise en oeuvre 20 non limitatifs, en référence aux dessins annexés, dans lesquels: - les figures 1-a à 1-f illustrent la mise en oeuvre de l'invention pour une suppression d'une connexion électrique telle qu'un "via"; - les figures 2-a à 2-f illustrent la mise en oeuvre de l'invention pour une suppression d'une connexion électrique telle qu'une piste. Dans ces figures, pour des raisons de clarté, les dimensions des différentes parties de circuit représentées ne sont pas en proportion avec leurs dimensions réelles. Toutes ces figures sont des vues en coupe d'un substrat portant différents matériaux rapportés sur une surface plane du substrat. Les vues en coupe sont considérées dans un plan perpendiculaire à la surface du 30 substrat, et le substrat est placé dans la partie inférieure de chaque figure. Sur les figures, des références identiques correspondent à des éléments identiques, et D désigne une direction perpendiculaire à la surface du substrat, - 4 orientée vers le haut des figures. Les termes "sur", "sous", "au dessus de", "au dessous de" et "supérieur" sont utilisés dans la suite en référence à la direction D. Par ailleurs, dans ce qui suit, les étapes élémentaires de procédé 5 effectuées selon des méthodes connues de l'Homme du métier ne sont pas exposées en détail. Des indications sont seulement données concernant la combinaison de ces étapes élémentaires selon un ordre chronologique d'exécution déterminé, qui caractérise l'invention. L'invention est maintenant décrite dans le cadre de la prévention de la 10 formation d'une connexion électrique disposée sensiblement perpendiculairement au plan du circuit. Une telle connexion électrique est connue sous l'appellation de "via" dans le jargon de l'Homme du métier, et est destinée à relier électriquement entre elles deux parties conductrices superposées selon la direction D, pouvant être des pistes métalliques 15 s'étendant dans des niveaux de métallisation respectifs parallèlement à la surface du substrat. Selon la figure 1-a, un substrat 100 est recouvert de deux niveaux de métallisation MI et M2. Le niveau Ml comprend deux couches de matériau isolant électrique 10 et 11, superposées selon la direction D, et le niveau M2 20 comprend deux couches de matériau isolant électrique 20 et 21. Les couches 10, 11 et 20, 21 sont par exemple en silice SiO2. Les niveaux de métallisation Ml et M2 peuvent, par exemple, être réalisés selon la méthode "dual Damascène", connue de l'Homme du métier. Des couches de masque dur pouvant être en nitrure de silicium Si3N4 sont alors disposées entre les couches 25 10 et 11, entre les couches 11 et 20, ainsi qu'entre les couches 20 et 21. La couche 11 comporte des inserts métalliques 4, 5 et 6, par exemple en cuivre ou en aluminium, qui peuvent constituer des pistes de transport de signaux électriques s'étendant parallèlement à la surface du substrat 100. Selon la conception du circuit électronique intégré, les pistes 4 et 6 doivent être 30 connectées électriquement à des inserts métalliques respectifs disposés dans la couche 21 (référencés respectivement 14 et 16 sur la figure 1-f), au dessus des pistes respectivement 4 et 6. A cette fin, des volumes 7 et 9 ont été gravés dans les couches 20 et 21, selon la méthode "dual Damascène", au dessus des pistes 4 et 6 en vue de la formation de connexions électriques respectives. Etant donné que le circuit final comporte aussi, dans la couche 21, une piste supérieure (référencée 15 sur la figure 1-f) située au dessus de la piste 5, un volume 8 a aussi été évidé dans la couche 21, au dessus de la piste 5, de la 5 façon représentée sur la figure 1-a. En raison de l'utilisation d'un masque de lithographie comportant une erreur, le volume 8 évidé comporte un prolongement dans la couche 20 jusqu'à la piste 5, en vue de la formation d'une connexion électrique. La poursuite normale de la réalisation du niveau de métallisation M2 aboutirait en effet à la formation d'un via entre les pistes 5 et 10 15, situé dans le prolongement du volume 8 dans la couche 20. La mise en oeuvre du procédé de réparation décrite maintenant évite cependant que les pistes 5 et 15 ne soient connectées électriquement dans le circuit final. Selon le procédé, on dépose un masque de résine M sur le circuit, selon la figure 1-b. Eventuellement, la résine du masque M peut pénétrer 15 partiellement dans les volumes 7-9. On réalise une ouverture dans le masque M, par retrait d'une partie P du masque M qui recouvre le volume 8. Pour cela, un faisceau d'électrons F est par exemple envoyé sur la surface supérieure du masque M, dans la partie P du masque M. L'énergie des électrons du faisceau est, par exemple, supérieure à 20 keV (kiloélectrons-volts) afin de sensibiliser 20 la résine sur toute son épaisseur selon la direction D, y compris au niveau du volume 8. De façon connue, en fonction du type de résine utilisée, un premier recuit de la résine, désigné par "soft bake" dans le jargon de l'Homme du métier, peut être pratiqué avant la sensibilisation de la résine, et un second recuit peut être pratiqué après la sensibilisation, désigné par "hard bake". La résine est alors développée dans un liquide de dissolution adapté, de sorte que la partie P de résine qui a été sensibilisée au moyen du faisceau d'électrons F est dissoute. Pour cela, une résine de type positif est préférentiellement utilisée. La configuration du circuit illustrée par la figure 1-c est alors obtenue. On dépose ensuite une couche 12 d'un matériau isolant électrique sur le circuit, en particulier au niveau de l'ouverture P du masque M (figure 1d). En dehors de l'ouverture, la couche 12 recouvre le masque M. Dans l'ouverture, le - 6 matériau de la couche 12 est déposé sur la couche 21 et dans le volume 8. Le dépôt du matériau isolant électrique de la couche 12 peut être effectué par pulvérisation cathodique ("sputtering" en anglais). Selon cette technique de dépôt, le circuit est placé face à une cible d'un matériau 5 déterminé. Un plasma est créé entre la cible et le circuit, et la cible est portée à un potentiel négatif par rapport au circuit. Des ions positifs contenus dans le plasma pulvérisent alors la cible, et des atomes arrachés de la surface de la cible se déposent sur le circuit pour former la couche 12. Le matériau isolant électrique de la couche 12 comprend, par exemple, 10 des atomes de silicium. La cible utilisée peut alors être en silicium, ou en un alliage comprenant du silicium. Des molécules gazeuses d'oxygène, d'azote et/ou d'un composé comprenant des atomes de carbone, tel que du méthane CH4, peuvent être introduites dans le plasma de pulvérisation cathodique afin de former une couche 12 respectivement de silice SiO2, de nitrure de silicium 15 SiNx ou de carbure de silicium SiC. Un mélange de ces gaz introduit dans le plasma de pulvérisation cathodique aboutit à la formation d'un matériau mixte pour la couche 12. Le masque M est ensuite intégralement retiré, par exemple par dissolution. La partie de la couche 12 présente au dessus du masque M peut 20 éventuellement être retirée avant le masque M par un procédé adapté, tel que, par exemple, une gravure sèche ("dry etching" en anglais). De préférence, le matériau de la couche 12 présent sur le masque M est retiré en même temps que le masque M lors d'une dissolution du masque dans une solution liquide appropriée. En effet, le liquide de dissolution du masque M peut pénétrer par 25 des fissures de la couche 12 jusqu'au masque M, ce qui est généralement suffisant pour initier la dissolution du masque M, et désolidariser du circuit la partie de la couche 12 présente sur le masque M. Eventuellement, une partie résiduelle de la couche 12 au dessus de la surface supérieure de la couche 21 peut être retirée par un polissage planarisant. A l'issue d'un tel polissage, du 30 matériau isolant de la couche 12 ne reste qu'à l'intérieur du volume 8, sans remplir le volume 8 jusqu'au niveau de la surface supérieure de la couche 21. Le volume 8 est alors rempli partiellement de matériau isolant, jusqu'à une certaine hauteur (non nulle) mesurée à partir de la face supérieure de la piste 5 (figure 1-e). Le matériau isolant 12a restant dans le volume 8 est essentiellement situé dans le prolongement du volume 8 dans la couche 21. Les volumes 7 et 9 sont de nouveau vides. Le procédé de formation des connexions électriques est ensuite poursuivi de façon habituelle. Un métal est déposé sur le circuit de façon à combler les volumes 7 et 9. La partie supérieure du volume 8 est simultanément comblée. Enfin, un excédent du métal situé au dessus du niveau de la surface supérieure de la couche 21 est retiré, par exemple par 10 polissage CMP ("Chemical Mechanical Polishing"). La configuration du circuit électronique représentée sur la figure 1-f est alors obtenue. Un via 7a, situé dans le volume 7, relie électriquement la piste 4 à la piste 14 disposée au sein de la couche 21, et un via 9a, situé dans le volume 9, relie électriquement la piste 6 à la piste 16. La piste 15 est simultanément formée au sein de la 15 couche 21, au dessus de la piste 5, tout en étant cependant isolée électriquement de cette dernière par le volume 12a de matériau isolant électrique. Les figures 2a-2f illustrent le procédé de l'invention dans le cadre de la prévention de la formation d'une connexion électrique disposée sensiblement 20 parallèlement au plan du circuit. La figure 2-a représente un circuit en cours d'élaboration sur un substrat plan 100, encore selon la méthode "dual Damascène". Des pistes 4 et 5 ont été disposées dans la couche de matériau isolant électrique 11 du niveau de métallisation Ml. La référence 10 désigne encore la couche 25 inférieure du niveau de métallisation Ml. Lors de la réalisation du niveau de métallisation M2, des volumes 25 et 35 ont été gravés dans les couches de matériau isolant 20 et 21. Ces volumes 25, 35 définissent des vias disposés dans la couche 20, respectivement au dessus des pistes 4 et 5. En raison de l'utilisation d'un masque de lithographie comportant une 30 erreur, la couche 21 a aussi été gravée dans un volume 30 reliant les volumes et 35, de sorte que, à l'issue du dépôt métallique ultérieur correspondant au niveau de métallisation M2, une connexion électrique occupant le volume 30 - 8 relierait de façon non désirée deux pistes métalliques situées respectivement dans les volumes 25 et 35. L'utilisation du procédé de réparation tel que décrit ci-dessous permet d'obtenir les pistes métalliques correspondant aux volumes 25 et 35, sans que ces pistes soient connectées entre elles au niveau du volume 30. De même qu'il a été décrit plus haut en référence aux figures 1-b et 1c, un masque de résine M est déposé sur le circuit. Le masque M comporte une ouverture P qui découvre le volume 30, disposée dans un plan qui est perpendiculaire au plan de la figure 2-b et qui contient la direction D. Une couche de matériau isolant électrique 12 est déposée sur le circuit, en particulier au niveau de l'ouverture P du masque M (figure 2-c). Après le retrait complet du masque M, une portion 12a du matériau de la couche 12 reste au dessus de la couche 20, en séparant le volume 30 en deux volumes résiduels situés contre les volumes respectivement 25 et 35 (figure 215 d). La portion 12a occupe toute une section du volume 30, perpendiculaire à la direction D qui relie entre eux les volumes 25 et 35. La métallisation du niveau M2 est alors reprise de façon usuelle. Un métal 22 est déposé sur le circuit de façon à combler les volumes 25 et 35 (figure 2-e). Après polissage CMP, deux pistes conductrices sont formées par 20 le métal 22 dans les volumes 25 et 35. Ces pistes sont toutefois isolées entre elles par le volume 12a de matériau isolant électrique arasé sensiblement jusqu'au niveau de la surface supérieure de la couche 21 (figure 2-f). Le procédé de l'invention a été décrit en détail ci-dessus dans le cadre de configurations particulières des connexions électriques d'un circuit 25 électronique intégré. Il est entendu que l'application du procédé n'est pas limitée à ces configurations particulières. Le procédé peut aussi être mis en oeuvre dans le cadre de connexions électriques réalisées par une méthode autre que la méthode "dual Damascène". De même, le masque sensibilisé par faisceau électronique peut être remplacé, notamment, par un masque de 30 résine sensible à un rayonnement ultraviolet, en adaptant les étapes correspondantes du procédé. REVENDICATIONS 1. Procédé de réparation d'un circuit électronique intégré comprenant la réalisation d'une isolation électrique entre deux parties conductrices (5, 15; 25, 35) du circuit situées à des emplacements respectifs du circuit, un volume 5 (8; 30) ayant été évidé en vue de former une connexion électrique reliant les deux emplacements, le procédé comprenant les étapes suivantes: a) formation d'un masque (M) sur le circuit ayant une ouverture découvrant le volume évidé; b) dépôt d'un matériau isolant électrique (12) sur la partie du circuit 10 découverte par le masque, de façon à remplir au moins partiellement le volume évidé (8; 30); c) retrait du matériau isolant électrique éventuellement présent sur le masque (M) et du masque, de façon à laisser le volume au moins partiellement rempli de matériau isolant (12a). 2. Procédé selon la revendication 1, suivant lequel on dépose, après l'étape c), un matériau conducteur électrique au niveau de l'un au moins des deux emplacements de façon à former l'une au moins des deux parties conductrices (5, 15; 25, 35). 3. Procédé selon la revendication 1 ou 2, suivant lequel l'ouverture du masque est délimitée à l'aide d'un faisceau d'électrons (F) envoyé sur une partie (P) du masque (M) correspondant à ladite ouverture. 4. Procédé selon l'une quelconque des revendications 1 à 3, suivant lequel le matériau isolant présent sur le masque (M) est retiré en même temps que le masque lors d'une dissolution du masque dans une solution liquide. 5. Procédé selon l'une quelconque des revendications 1 à 4, suivant lequel le circuit électronique intégré est sensiblement plan et la connexion électrique est disposée sensiblement perpendiculairement au plan du circuit. - 10 6. Procédé selon l'une quelconque des revendications 1 à 4, suivant lequel le circuit électronique intégré est sensiblement plan et la connexion électrique est disposée sensiblement parallèlement au plan du circuit. 7. Procédé selon l'une quelconque des revendications précédentes, suivant lequel le matériau isolant électrique (12) est déposé par pulvérisation cathodique. 8. Procédé selon l'une quelconque des revendications précédentes, suivant lequel le matériau isolant électrique (12) comprend des atomes de silicium. 9. Circuit électronique intégré comprenant deux parties conductrices (5, 15; 25, 35) isolées électriquement entre elles par une portion d'un matériau isolant électrique (12a) formant une isolation électrique ajoutée par un procédé selon l'une quelconque des revendications précédentes.