Brevet FR2853472A1 — publié le 20041008

CIRCUIT AMPLIFICATEUR AUDIO La présente invention concerne un circuit amplificateur utilisé dans des systèmes audio. La figure 1 représente un circuit amplificateur audio classique comportant un amplificateur opérationnel 10. L'entrée 5 inverseuse (-) de l'amplificateur 10 est reliée à une borne d'entrée E du système par une résistance 11 et un condensateur 12 de couplage montés en série. La sortie S de l'amplificateur 10 est reliée à son entrée inverseuse (-) par une résistance 13. La sortie S est également connectée à une armature d'un 10 condensateur 14 dont une autre armature constitue la sortie OUT du circuit amplificateur. La sortie OUT est reliée à une des deux bornes d'alimentation d'une charge Q, typiquement un haut-parleur pouvant émettre des sons en fonction de la tension appliquée à ses bornes, dont l'autre borne d'alimentation est 15 reliée à une alimentation de référence basse ou masse GND du circuit. Le condensateur 14 a pour rôle de découpler le signal de sortie VL de la tension de décalage continue créée par l'amplificateur 10. Le signal de sortie utile présent sur la borne VOUT est alors un signal dynamique, image amplifiée du signal dynamique appliqué sur la borne E. L'entrée non-inverseuse (+) de l'amplificateur 10 est connectée au point milieu BP d'un diviseur résistif comprenant deux résistances 15 et 16 connectées en série entre une borne d'alimentation haute VCC et la masse GND. Un interrupteur commandable 17, généralement un transistor MOS, est intercalé entre l'alimentation haute VCC et la résistance 15. Un même signal SB 5 de mise en veille commande l'interrupteur 17 et l'alimentation de l'amplificateur 10. Lors d'une mise en veille, le signal SB provoque la mise à un état de haute impédance de la sortie S, l'ouverture de l'interrupteur 17 et l'arrêt des sources de courant de l'amplificateur 10, d'o une réduction importante de 10 la consommation. Un condensateur 18 est monté entre le noeud BP et la masse GND, en parallèle avec la résistance 16. Le condensateur 18 a pour rôle de filtrer le bruit produit par les résistances 15 et 16 et d'absorber d'éventuelles variations de la tension à la borne d'alimentation VCC. Le diviseur formé par les résistances 15 et 16 fixe la tension au noeud BP, donc le niveau de charge du condensateur 18, à une tension de référence fixant une tension de polarisation de l'amplificateur audio. Par exemple, la tension de référence peut être choisie égale à la moitié de la tension 20 d'alimentation VCC et les valeurs des résistances 15, 16 sont alors fixées à une même valeur. En fonctionnement normal, en l'absence de signal à la borne d'entrée E, les charges des condensateurs 12, 14 et 18 sont maximales. Les tensions VM du noeud M et VBp du noeud BP sont égales à la tension de 25 référence, la tension aux bornes de la charge Q étant alors nulle. Lorsqu'on applique une tension (variable) à la borne d'entrée E, la tension VIN est égale à la tension de référence à laquelle s'ajoute la composante variable de la tension d'entrée, le condensateur de couplage 12 supprimant la composante continue 30 de la tension d'entrée. La tension VOUT aux bornes de la charge Q est égale à la composante variable de la tension d'entrée multipliée par le gain d'amplification R13/Rll. En choisissant un rapport adapté des valeurs de résistances 11 et 13, on peut amplifier la 35 tension de la charge Q crête à crête. Les figures 2A à 2E sont des chronogrammes partiels et schématiques illustrant l'évolution de tensions en fonction du temps à certains points du circuit amplificateur de la figure 1 lors et en sortie d'une mise en veille. La figure 2A illustre le 5 signal de mise en veille SB. La figure 2B illustre la tension VBp, c'est-à-dire l'évolution de la charge du condensateur de découplage 18. La figure 2C illustre la tension VS à la sortie S de l'amplificateur 10, c'est-à-dire l'évolution de la charge du condensateur 14. La figure 2D illustre la tension VM, 10 c'est-à-dire l'évolution de la charge du condensateur de couplage 12. La figure 2E illustre la tension VOUT aux bornes de la charge Q. On considère comme origine des temps (t=O) un instant o le circuit de la figure 1 est en marche et les figures 2B à 2E illustrent l'évolution des signaux lors d'une 15 mise en veille du circuit à un instant tl et lors d'un redémarrage à un instant ultérieur t2 depuis cet état de veille. Par souci de clarté, on considère ci-après une situation test dans laquelle aucun signal d'entrée n'est appliqué sur la borne E connectée à la masse GND. Alors, entre 20 les instants t=0 et tl de mise en veille, les tensions aux noeuds M, BP et S sont stables, égales à la tension de référence Vref. A l'instant tl, le signal SB change d'état et prend un état propre à commander l'ouverture de l'interrupteur 17 et à 25 interrompre l'alimentation de l'amplificateur 10, par exemple passe d'un état bas à un état haut. Un tel état du signal SB, donc la veille, est maintenu jusqu'à un instant ultérieur t2. A l'instant t2, le signal SB reprend son état initial, par exemple bas, validant l'alimentation de l'amplificateur 10 et la 30 fermeture de l'interrupteur 17. Pendant la veille, la charge Q est invalidée. Le condensateur 18 se décharge à travers la résistance 16. Les condensateurs de couplage 12 et de découplage 14 ne se déchargent pas, ou pratiquement pas, seulement par un courant de 35 fuite par la charge. Par souci de clarté, on considère, comme l'illustrent les figures 2C et 2D, que les condensateurs 12 et 14 demeurent chargés pendant la veille. A l'instant t2, l'amplificateur 10 est "réveillé", ce qui provoque une phase intermédiaire de décharge des 5 condensateurs 12 et 14. La décharge du condensateur 14, directement connecté à la charge Q. est instantanée et très rapide. La décharge du condensateur 12 est ralentie par les résistances 11 et 13. Le changement d'état du signal SB à l'instant t2 provoque également la fermeture de l'interrupteur 10 17. Le condensateur de découplage 18 se charge alors à travers le diviseur résistif 15, 16 au niveau de référence Vref. Cette charge est transmise aux condensateurs d'entrée et de sortie 12 et 14 par recopie de la tension du noeud BP au noeud M. La phase intermédiaire de décharge prend alors fin à un instant t3 puis 15 les condensateurs 12 et 14 se chargent, comme l'illustrent les figures 2C et 2D, jusqu'à atteindre la tension de référence. Le condensateur 14 étant chargée sous une tension amplifiée atteint le niveau de référence à un instant t4 antérieur à un instant t5 auquel les condensateurs de couplage 12 et de découplage 18 20 l'atteignent. Comme l'illustre la figure 2E, entre les instants t2 et t5, la tension VOUT aux bornes de la charge Q chute brutalement puis remonte rapidement, passe par zéro à l'instant t3 et devient positive avant de recroître et se stabiliser à un 25 niveau nul à l'instant t5. Le pic positif apparaissant entre les instants t3 et t4 se traduit par l'émission par le haut-parleur Q d'un bruit indésirable et désagréable à l'oreille (pop noise). Pour pallier ce problème, on a proposé diverses solutions. En particulier, on a proposé diverses modifications 30 visant à ralentir la décharge du condensateur de découplage 18. Toutefois, ces solutions ralentissent également sa charge lors de la remise en marche ultérieure, ce qui provoque un temps de latence - c'està-dire la durée séparant l'instant t5 de stabilité du circuit de l'instant t2 de fin de veille 35 relativement élevée. La présente invention vise à proposer un circuit amplificateur audio qui pallie les inconvénients des circuits amplificateurs audio existants. La présente invention vise également à proposer un tel 5 circuit ne présentant pas de bruit indésirable lors de la mise en marche du circuit depuis un état de veille. La présente invention vise également à proposer un tel circuit facilement réalisable sous forme de circuits intégrés. La présente invention vise également à proposer un tel 10 circuit qui présente des temps de latence réduits. Pour atteindre ces objets et d'autres, la présente invention prévoit un circuit de puissance comportant au moins un premier amplificateur opérationnel dont une première entrée reçoit une tension d'entrée par au moins un premier condensateur 15 de couplage et est reliée à la sortie du premier amplificateur, et dont une seconde entrée, distincte de la première entrée, reçoit une tension de référence fournie par un circuit à constante de temps comportant un condensateur de découplage, au moins un premier interrupteur commandable reliant les première 20 et seconde entrées. Selon un mode de réalisation de la présente invention, la sortie du amplificateur opérationnel est connectée à une charge par un deuxième condensateur de couplage, au moins un deuxième interrupteur commandable reliant la sortie et la 25 première entrée. Selon un mode de réalisation de la présente invention, un second amplificateur reçoit à une première entrée les sorties des premier et second amplificateurs, les secondes entrées des premier et second amplificateurs étant interconnectées, les 30 sorties des premier et second amplificateurs étant connectées aux bornes respectives d'une charge. Selon un mode de réalisation de la présente invention, la seconde entrée est reliée au point milieu de la connexion en série entre des bornes d'alimentation haute et basse d'une 35 première et d'une seconde résistances. Selon un mode de réalisation de la présente invention, au moins un premier commutateur commandable, commandé en même temps que le ou les interrupteurs, est interposé entre la seconde résistance et l'alimentation basse. Selon un mode de réalisation de la présente invention, un deuxième commutateur commandable, commandé par le même signal que le premier interrupteur, et de logique de commande inverse, est interposé entre l'alimentation haute et la première résistance. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: la figure 1, précédemment décrite, représente de façon schématique une architecture de circuit amplificateur classique; les figures 2A à 2E, précédemment décrites, sont des chronogrammes illustrant des signaux prélevés en divers 20 emplacements du circuit de la figure 1, lors d'une mise en marche de celui-ci; la figure 3 représente un exemple d'architecture d'un mode de réalisation d'un circuit amplificateur selon la présente invention; les figures 4A à 4E sont des chronogrammes partiels et schématiques illustrant l'évolution de tensions en fonction du temps à certains points du circuit amplificateur de la figure 3, lors d'une mise en marche de celui-ci; et la figure 5 représente un exemple d'architecture d'un 30 autre mode de réalisation d'un circuit amplificateur selon la présente invention. Par souci de clarté, de mêmes éléments sont représentés aux différentes figures par de mêmes références. En outre, les chronogrammes des figures 2A à 2E et 4A à 4E ne sont 35 pas tracés à l'échelle. Une caractéristique de la présente invention est, lors d'une veille, de stabiliser les niveaux de charge des condensateurs. La figure 3 représente un exemple d'architecture d'un 5 circuit amplificateur selon un mode de réalisation de l'invention. Le circuit amplificateur reprend l'amplificateur 10 et tous les éléments périphériques décrits en relation avec la figure 1. Par souci de simplification, seules les différences entre la figure 1 et la figure 3 seront décrites par la suite. Selon la présente invention, le circuit amplificateur comprend en outre au moins un interrupteur commandable 20 reliant les bornes d'entrée inverseuse (-) M et non-inverseuse (+) BP de l'amplificateur 10. L'interrupteur 20 est commandé par le signal de mise en veille SB. L'interrupteur 20 est choisi de 15 façon à être normalement ouvert pendant un fonctionnement normal du circuit et fermé lors d'une veille. L'interrupteur 20 est, par exemple, un transistor MOS à canal N. Selon le mode de réalisation de la figure 3, le circuit amplificateur comprend également un autre interrupteur 20 commandable 21 interconnectant la borne de sortie S de l'amplificateur 10 et son entrée inverseuse M. L'interrupteur 21 est également commandé par le signal de mise en veille SB et présente de mêmes phases d'ouverture/fermeture que l'interrupteur 20. L'interrupteur 21 est, par exemple, un 25 transistor MOS à canal N. En variante, l'interrupteur 21 relie les bornes S et BP. Les figures 4A à 4E sont des chronogrammes partiels et schématiques illustrant l'évolution de tensions en fonction du temps à certains points du circuit amplificateur de la figure 3 30 lors et en sortie d'une mise en veille. Ces figures sont à rapprocher des figures 2A à 2E décrites précédemment. La figure 4A illustre le signal de mise en veille SB. La figure 4B illustre la tension VBp au noeud BP, c'est-à-dire l'évolution de la charge du condensateur de découplage 18. La figure 4C 35 illustre la tension Vs à la sortie S de l'amplificateur 10, c'est-à-dire l'évolution de la charge du condensateur 14. La figure 4D illustre la tension VM au noeud M, c'est-à-dire l'évolution de la charge du condensateur de couplage 12. La figure 4E illustre la tension VOUT aux bornes de la charge Q. On considère comme origine des temps (t=O) un instant o le circuit de la figure 1 est en marche et les figures 4B à 4E illustrent l'évolution des signaux lors d'une mise en veille du circuit à un instant tl et lors d'un redémarrage, depuis cet état de veille, à un instant ultérieur t2. A la mise en veille du circuit, le signal SB change d'état, provoquant l'ouverture de l'interrupteur 17 ainsi que la fermeture des interrupteurs 20 et 21, bloquant l'alimentation de l'amplificateur 10. Alors, les niveaux de charge des trois condensateurs 15 12, 14 et 18 s'équilibrent. La décharge du condensateur 18 dans la résistance 16 est ralentie par les deux autres condensateurs 12 et 14. La décharge est de plus symétrique, identique pour tous les condensateurs, et les niveaux de tension VS, VM et VBp en fin de veille sont égaux à un même niveau VEQ. Le niveau VEQ, 20 pour une même durée de veille, est nettement supérieur au niveau normalement atteint par le condensateur 18 à la fin d'un état de veille avec un circuit amplificateur classique, comme l'illustre la comparaison des figures 2B et 4B. En pratique, le condensateur 14 impose une constante de temps très longue de 25 l'ordre de 30 secondes. La tension de sortie VOUTJ aux bornes de la charge Q demeure stable, nulle. A l'instant t2 de fin de veille, les interrupteurs 20 et 21 sont commandés à l'ouverture alors que l'interrupteur 17 se ferme et que l'amplificateur 10 est alimenté. Les potentiels 30 VBp, VS et VM étant égaux, la variation de tension VOyUT est, dans le pire des cas (VEQ = 0), au plus suffisante pour se traduire par un bruit résiduel de faible intensité (non représenté) qui apparaît normalement lors d'un premier démarrage du circuit, c'est-à-dire depuis un état d'arrêt total. La présente invention permet donc d'éliminer le bruit indésirable (pop noise) apparaissant normalement lors d'un redémarrage depuis un état de veille. Selon une variante (non représentée en figure 3), pour 5 éviter la décharge des condensateurs 12, 14 et 18, un interrupteur supplémentaire de même logique de commande que l'interrupteur 17 est interposé entre la résistance basse 16 du pont diviseur et la masse GND. Lors d'une mise en veille à l'instant tl, cet interrupteur s'ouvre. La décharge des 10 condensateurs est alors limitée aux courants de fuite, par exemple, dans la charge Q. et/ou dans les différents interrupteurs ouverts. Comme cela est illustré en pointillés dans les chronogrammes des figures 4B à 4D, les noeuds BP, S et M, respectivement, sont alors maintenus à la tension de 15 référence Vref. La tension de sortie V0UT aux bornes de la charge Q demeure toujours stable, nulle comme l'illustre la figure 4E et l'apparition du bruit résiduel est ici supprimée. L'apparition d'un bruit indésirable en sortie d'un état de veille d'un circuit amplificateur a été décrite 20 précédemment en relation avec une structure comportant un unique amplificateur opérationnel 10. Toutefois, ce problème se présente également dans une structure à deux amplificateurs opérationnels en cascade dite à montage en pont (Bridge Tiled Load, BTL) à laquelle s'applique également la présente 25 invention. La figure 5 illustre un autre mode de réalisation de l'invention, appliqué à un tel montage en pont. Le circuit amplificateur reprend l'amplificateur 10 et tous ses éléments périphériques décrits en relation avec la figure 1, à 30 l'exception du condensateur de découplage de sortie 14 qui est supprimé. La sortie 01 de l'amplificateur 10 est alors reliée directement à une borne d'alimentation de la charge Q dont l'autre borne d'alimentation est reliée à la sortie 02 d'un second amplificateur opérationnel 30. Le second amplificateur 30 35 est monté en inverseur. L'entrée inverseuse (-) de l'amplificateur 30 est reliée à la sortie 01 de l'amplificateur 10 par une résistance 31 et à sa sortie 02 par une résistance 32. L'entrée non-inverseuse (+) de l'amplificateur 30 est reliée au noeud BP qui constitue l'entrée non-inverseuse du circuit amplificateur. Le noeud BP est relié, comme cela a été décrit précédemment en relation avec la figure 1 au point milieu d'un pont diviseur résistif. Toutefois, comme l'illustre la figure 5, le pont diviseur comprend en outre un interrupteur commandable 10 33 entre la résistance 16 et la masse GND. L'interrupteur 33 est un interrupteur de même logique de commande que l'interrupteur 17. Dans l'exemple représenté, il est commandé par l'inverse NSB du signal SB, l'interrupteur 17 étant un transistor MOS à canal P et l'interrupteur 33 étant un transistor MOS à canal N. Selon le mode de réalisation de la figure 5, le circuit amplificateur à montage en pont comprend en outre l'interrupteur 20 interconnectant les bornes M et BP. Par rapport à l'architecture de la figure 3, l'interrupteur 21 est supprimé. En effet, il n'est pas 20 nécessaire en l'absence du condensateur de découplage de sortie 14. Le condensateur de découplage n'est plus nécessaire dans le montage en pont de la figure 5 attendu que les composantes continues des amplificateurs 10 et 30 se compensent. La présence de l'interrupteur 20 selon la présente 25 invention permet, comme cela a été décrit précédemment en relation avec la figure 3 pour un montage à un seul amplificateur 10, de stabiliser les charges des condensateurs de couplage 12 et de découplage 18 en équilibrant leur décharge. En outre, l'introduction de l'interrupteur 33 permet, comme cela a 30 été exposé en relation avec la variante de la figure 3, d'éviter la décharge des condensateurs par la résistance 16. Les potentiels VM et VBp sont donc égaux au niveau de référence Vref (aux fuites près) en fin de veille. Bien entendu, la présente invention est susceptible de 35 diverses variantes et modifications qui apparaîtront à l'homme il de l'art. En particulier, l'homme de l'art saura choisir des éléments propres à mettre en oeuvre le fonctionnement recherché. Par exemple, les amplificateurs opérationnels 10 et 30 peuvent être remplacés par tout élément réalisant une même fonction. De 5 même, l'homme de l'art saura choisir et commander les interrupteurs 17, 20, 21 et 33 de façon appropriée. Les interrupteurs ont été décrits précédemment comme des interrupteurs commandables à la fermeture et à l'ouverture. Ils peuvent toutefois être des interrupteurs normalement fermés ou 10 ouverts et commandables à l'ouverture ou à la fermeture par le signal SB. REVENDICATIONS 1. Circuit amplificateur de puissance comportant au moins un premier amplificateur opérationnel (10) dont une première entrée (-, M) reçoit une tension d'entrée par au moins 5 un premier condensateur de couplage (12) et est reliée à la sortie (S) du premier amplificateur, et dont une seconde entrée (+, BP), distincte de la première entrée, reçoit une tension de référence (VCC/2) fournie par un circuit à constante de temps comportant un condensateur de découplage (18), caractérisé en ce 10 qu'au moins un premier interrupteur commandable (20) relie les première et seconde entrées. 2. Circuit selon la revendication 1, dans lequel la sortie (S) dudit amplificateur opérationnel (10) est connectée à une charge (Q) par un deuxième condensateur de couplage (14), au 15 moins un deuxième interrupteur commandable (21) reliant la sortie et la première entrée (M). 3. Circuit selon la revendication 1, dans lequel un second amplificateur (30) reçoit à une première entrée (-) les sorties (01, 02) des premier et second amplificateurs, les 20 secondes entrées (+) des premier et second amplificateurs étant interconnectées, les sorties des premier et second amplificateurs étant connectées aux bornes respectives d'une charge (Q). 4. Circuit selon l'une quelconque des revendications 1 25 à 3, dans lequel la seconde entrée (BP) est reliée au point milieu de la connexion en série entre des bornes d'alimentation haute (VCC) et basse (GND) d'une première (15) et d'une seconde (16) résistances. 5. Circuit selon la revendication 4, dans lequel au 30 moins un premier commutateur commandable (32), conmiandé en même temps que ledit ou lesdits interrupteurs, est interposé entre la seconde résistance (16) et l'alimentation basse (GND). 6. Circuit selon la revendication 5, dans lequel un deuxième commutateur commandable (17), commandé par le même signal que ledit premier interrupteur (20), et de logique de commande inverse, est interposé entre l'alimentation haute (VCC) et la première résistance (15).