Brevet FR2847718A1 — publié le 20040528

Le domaine de l'invention est celui des diodes de type PIN et plus particulièrement des diodes pouvant être utilisées avantageusement dans des panneaux déphaseurs pour antennes à dépointage électronique. Ces antennes à dépointage trouvent leur intérêt dans les applications radars et télécommunications nécessitant des bas cots de production, et fonctionnant par exemple de quelques GigaHertz à quelques dizaines de GigaHertz. On peut citer à titre d'exemple pour le domaine de télécommunications, les antennes pour les boucles locales d'abonnés; pour le domaine des radars, les systèmes d'anticollision automobile. De manière générale, les antennes à dépointage électronique nécessitent l'emploi de composants RF introduisant des déphasages contrôlés pour défléchir, selon un ou deux axes, le lobe principal du diagramme de rayonnement. Dans un premier type d'antenne ces déphasages peuvent être réalisés au niveau des circuits de distribution de l'énergie radiofréquence RF entre les différentes parties rayonnantes de l'antenne, au moyen de lignes électriques à retard commutées par des composants activés par une commande électrique. Dans un second type d'antenne (à " transmit arrays ", ou à " reflect arrays "), ils peuvent être réalisés au niveau de panneaux déphaseurs agissant sur une onde en propagation libre; au moyen de déphaseurs élémentaires à iris qui sont, là encore, commutés par des composants activés par une commande électrique. Ces composants commandés sont très souvent des diodes PIN dont le nombre peut atteindre plusieurs centaines (voire plusieurs milliers) dans le cas de grands réseaux antennaires plans. Actuellement, les diodes PIN sont des composants discrets reportés sur la carte électronique des déphaseurs. Un des problèmes bien identifiés dans la réalisation d'antennes planes en réseau est de réduire le cot de production industriel. Pour répondre à cette exigence, la demanderesse a déjà réalisé des panneaux de déphaseurs à diodes intégrées, monolithiques, par application de la technologie silicium polycristallin en grandes surfaces, développée pour les afficheurs (écrans plats) à matrices actives à commandes intégrées. L'application de cette technologie a été expérimentalement validée: des diodes PIN en silicium polycristallin ont été réalisées collectivement sur de grands substrats de verre et ont montré des performances compatibles avec les applications citées. Il apparaît que les gains d'antennes pourraient être améliorés si on minimisait les pertes générées par les diodes dans les panneaux déphaseurs. La présente invention a pour objet d'apporter cette amélioration, et consiste à introduire des hétérojonctions grâce à la présence de matériaux différents dans les diodes en matériaux polycristallins pouvant être réalisées collectivement sur grands substrats. En effet, lorsque des diodes homojonction en silicium polycristallin donc à zone intrinsèque de faible épaisseur (pour qu'elles conservent une is faible résistance en direct) et de petits diamètres (seuls compatibles avec une bonne isolation en inverse dans les applications hautes fréquences) sont rendues conductrices par l'application de courants de commande typiquement de 10 mA environ, la majeure partie des porteurs de charge injectés dans la zone non dopée, la traversent brièvement et vont se recombiner dans les zones dopées opposées. Les porteurs participent donc peu efficacement à la création d'une conductivité dans la zone non dopée. L'introduction des hétérojonctions a pour but de bloquer le passage des porteurs dans les zones dopées opposées et ainsi de les confiner dans la zone non dopée. Plus précisément l'invention a pour objet une diode de type PIN à hétérostructures à base de matériaux semiconducteurs comprenant au moins un premier matériau en contact avec un second matériau, lui-même en contact avec un troisième matériau caractérisés en ce que le premier matériau est polycristallin de type Si1 z uGezCu dopé n ou p, le second matériau est polycristallin de type Sii-,-yGeCy non dopé, le troisième matériau est polycristallin de type Si1-t-GetC, dopé respectivement p ou n avec x,y,z,t,u,v fractions molaires, le premier matériau étant différent du second matériau et/ou le second matériau étant différent du troisième matériau de manière à créer au moins une hétérostructure. Concernant les fractions molaires du Ge, avantageusement au moins x est non nul. Avantageusement, x est supérieur ou égal à z et à t de façon à ce que les hétérojonctions entre le deuxième matériau et les premier et troisième matériaux ne constituent pas des barrières à l'injection des électrons et des trous dans le second matériau. Avantageusement, x est strictement supérieur à z et à t de façon à ce que le deuxième matériau ait une bande interdite plus petite que le premier et le troisième et forme un puits de potentiel pour au moins un des types de porteurs de charges électroniques. Concernant les fractions molaires de C, avantageusement y et/ou u et/ou v sont différents de zéro, de manière à apporter une meilleure utilisation de la différence des bandes interdites pour produire le décalage des bandes de valence et de conduction, et de manière à minimiser, voire annuler les désaccords de maille cristalline entre les trois matériaux et donc les contraintes qui en découlent. Dans le cas o z=u=t=v=O, c'est à dire o les premier et troisième matériaux sont en Si, avantageusement x et y sont liés par la relation 1/12 matériau Si1-x-yGexCy égal à celui des premier et troisième matériaux. L'égalisation des paramètres de maille permet d'annuler les contraintes entre ces trois matériaux et par suite autorise des épaisseurs suffisamment grandes pour le deuxième et le troisième matériaux sans qu'apparaissent des dislocations qui pourraient augmenter la résistance de la diode en direct. Dans le cas o z, x, t sont différents de 0, on peut utiliser avantageusement les compositions telles que 1/12 des paramètres de maille égaux et proches de celui du silicium. Les diodes PIN selon l'invention peuvent être de type planaire ou vertical et avantageusement réalisées à la surface d'un substrat diélectrique de type verre, alumine ou plastique. L'invention a aussi pour objet un panneau déphaseur susceptible de recevoir une onde électromagnétique et de la rayonner dans une direction variable, comportant un ensemble de cellules élémentaires, chaque cellule comprenant au moins un circuit hyperfréquence déphaseur et des éléments rayonnants pour l'onde électromagnétique, caractérisé en ce que le circuit hyperfréquence déphaseur comprend un ensemble monolithique comportant des surfaces conductrices reliées à des diodes PIN selon l'invention et des connexions conductrices desdites diodes reliées à un circuit de commande. L'invention a encore pour objet un panneau déphaseur susceptible de recevoir une onde électromagnétique polarisée linéairement selon une direction donnée, caractérisé en ce qu'il comprend un circuit de distribution de l'énergie de l'onde électromagnétique constitué de lignes métalliques de distribution à la surface d'un substrat diélectrique, lesdites lignes associées à une surface conductrice sous ledit substrat formant guide d'onde, et un réseau de cellules de déphasage, chaque cellule de déphasage étant constituée par une portion de circuit de distribution dans laquelle sont insérées notamment des lignes de déphasage sélectionnables par des diodes selon l'invention. L'invention a enfin pour objet une antenne hyperfréquence à balayage électronique caractérisée en ce qu'elle comporte un panneau déphaseur selon l'invention. L'invention sera mieux comprise grâce à la description qui va suivre et grâce aux figures annexées parmi lesquelles: - la Figure 1 illustre les niveaux énergétiques d'un exemple d'hétérostructure de diode PIN à base de Si p/Sio,85Geo,15/Si n selon l'invention (courbe la), comparés aux niveaux énergétiques d'une diode PIN de l'art connu à base de silicium polycristallin (courbe 1 b); - la Figure 2 illustre les niveaux énergétiques d'un exemple d'hétérostructure de diode PIN à base de Si p/SiO,77GeO,205C0,025/Si n, selon l'invention (courbe 2a), comparés aux niveaux énergétiques d'une diode PIN de l'art connu à base de silicium polycristallin (courbe 2b); - la Figure 3 illustre un exemple d'antenne à balayage électronique à panneau réflecteur hyperfréquence actif; - la Figure 4, illustre une vue partielle de la face avant d'un exemple de panneau réflecteur selon l'invention; - la Figure 5a et 5b, illustrent respectivement une vue de dessus et une vue en coupe d'un premier exemple de panneau réflecteur déphaseur comportant un circuit de commande intégré au niveau du substrat diélectrique, - la Figure 6, illustre une vue partielle en coupe d'un second exemple de panneau réflecteur déphaseur selon l'invention, comportant un circuit de commande reporté au niveau du circuit imprimé; - les Figures 7a - 7j illustrent les étapes d'un procédé de réalisation d'une diode PIN sur substrat de verre, utilisée dans l'invention; - la Figure 8 illustre le schéma d'une antenne de type " réseaux déphaseurs à lignes à retard commutées ", avec réseau de distribution de l'onde électromagnétique; - la Figure 9 illustre la superposition de plusieurs plans utilisés dans l'antenne de la Figure 8; les Figures 10a - 10b illustrent un circuit de distribution sur lequel sont reportés des boîtiers comportant des circuits déphaseur hyperfréquence. De manière générale les diodes PIN proposées dans l'invention sont réalisées en matériaux semiconducteurs polycristallins, de manière à permettre une intégration monolithique avec d'autres éléments tels des iris déphaseurs ou des lignes à retard comme il sera explicité ultérieurement dans la description et ce grâce à des technologies collectives. Les diodes PIN peuvent avoir une structure dite verticale, caractérisée en ce qu'on peut trouver le long d'une même perpendiculaire au substrat au moins la séquence semiconducteur dopé P / semiconducteur I / semiconducteur dopé N. Les diodes PIN peuvent aussi avoir une structure dite planaire, caractérisée en ce qu'aucune perpendiculaire au substrat ne traverse l'entière séquence ci-dessus de sorte que dans au moins une partie de la zone 1, le courant circule sensiblement parallèlement au substrat. L'intérêt de cette dernière configuration est qu'elle se prête aisément à la technologie de recristallisation laser. Selon un procédé technologique semblable à celui utilisé pour les diodes en silicium polycristallin, les différents alliages: Sil - iGeC1isi-xYGexCy/Sii-t-,GetC, peuvent être réalisés sous forme amorphe à partir de mélanges de silane de germane et de méthane par PECVD (Plasma Enhanced Chemical Vapor Deposition) ou par d'autres techniques de dépôts CVD connus de l'homme de l'art puis polycristallisés ultérieurement tous ensemble. L'intérêt des matériaux utilisés dans l'invention réside dans leurs structures de bande permettant un gain de conductivité de la zone I lorsque la diode est polarisée en direct. A titre d'illustration le schéma de bandes des hétérostructures comprenant l'alliage SiO,85Geo,15 et le silicium est présenté en Figure 1. Les niveaux énergétiques du bas de la bande de conduction et du haut de la bande de valence sont donnés en courbe la pour SiO,85Geo,15 et les niveaux énergétiques du bas de la bande de conduction et du haut de la bande de valence sont donnés en courbe 1 b pour Si. Ainsi la bande interdite vaut 1,00 eV pour Sio,85Geo,15 alors qu'elle vaut 1,12 eV pour Si seul. Le décalage des bandes de valence est proche de 0,120 eV et assure un meilleur confinement des trous dans la zone SiGe non dopé. Le décalage des bandes de conduction est très faible. Dans cette structure, le confinement des trous apporte l'essentiel du gain de conductivité recherché. Les hétérostructures comprenant l'alliage Si1,-yGexCy et le silicium sont également présentées en Figure 2. Les niveaux énergétiques des bas de la bande de conduction et du haut de la bande de valence sont donnés en courbe 2a pour SiO,77GeO,205CO,025 et les niveaux énergétiques pour Si sont donnés en courbe 2b. Il apparaît que l'ajout de carbone produit des décalages entre bandes de valence et également entre bandes de conduction. Ainsi une composition caractérisée par x = 0,205 et y = 0,025 fournit un décalage entre bandes de conduction de 0,121 eV et un décalage entre bande de valence de 0,079 eV. Dans ce cas les confinements des électrons et des trous contribuent ensemble à l'amélioration de la conductivité. De plus, par ce choix approprié du rapport x/y=8.2, on a pu réduire considérablement voire annuler les contraintes internes de la stucture ainsi qu'exposé plus haut. Les diodes selon l'invention peuvent avantageusement être utilisées pour réaliser des panneaux déphaseurs destinés à des antennes de type " transmit array " ou " reflect array ". C'est pourquoi nous allons décrire ci-après une configuration de ce type d'antenne, destiné à recevoir une onde électromagnétique comme illustré en Figure 3, que schématise un exemple de réalisation d'une antenne à balayage électronique à panneau réflecteur actif. Dans cette configuration, la distribution hyperfréquence est par exemple de type " en espace libre ", c'est-à-dire par exemple assurée à l'aide d'une source primaire illuminant le panneau réflecteur. A cet effet, l'antenne comporte une source primaire 1, par exemple un cornet. La source primaire 1, émet des ondes hyperfréquences 3 vers le panneau réflecteur actif 4, disposé dans le plan Oxy. Le panneau réflecteur comporte un ensemble de cellules élémentaires, réalisant la réflexion et le déphasage des i 5 ondes qu'elles reçoivent. Ainsi, par commandes des déphasages imprimés à l'onde reçue par chaque cellule, il est possible ainsi qu'il est connu, de former un faisceau hyperfréquence dans la direction souhaitée. La Figure 4 montre schématiquement une partie de panneau réflecteur actif 4 dans le plan Oxy, le panneau réflecteur comporte un ensemble de cellules élémentaires 10 disposées côte à côte et séparées par des zones 20, utilisées pour le découplage hyperfréquence des cellules. Les cellules 10 réalisent la réflexion et le déphasage des ondes qu'elles reçoivent. Une cellule élémentaire 10 comporte un circuit hyperfréquence déphaseur disposé devant un plan conducteur. La figure 5 est une vue schématique d'un premier exemple de réalisation d'un panneau déphaseur réflecteur comportant un circuit de commande intégré au niveau du substrat diélectrique. La figure 6a est une vue de dessus d'une cellule 10 dudit plan déflecteur isolée entre des parties de découplage 20 qui sont avantageusement métalliques pour réaliser des guides d'ondes d'isolement. Des surfaces métalliques 12 sont connectées à une diode 11 par l'intermédiaire de fils conducteurs 13 disposés selon l'axe Ox parallèle à la direction de l'onde électromagnétique qui est reçue et rayonnée par le panneau. La surface métallique 12a est connectée au circuit de commande via un élément métallique 14 qui est lui même relié à un réseau de commande comportant notamment des éléments de commutation. La surface métallique 12b est également connectée au circuit de commande via un second élément métallique 14b qui est lui même connecté au réseau de commande. Les éléments 14a et 14b présentent des trous 15a et 15b. Il est ainsi possible de réaliser un adressage ligne/colonne d'un ensemble matriciel de cellules. Un tel type d'adressage est décrit en détails dans le brevet 9311838 déposé par la société Thomson-CSF. Des tranchées 16 sont réalisées au niveau des zones de découplages 20, pour augmenter le découplage hyperfréquence, selon la direction Ox. Elles sont réalisées dans un plan inférieur et sont schématisées selon un autre type de pointillé. La figure 5b est une vue en coupe de la cellule décrite en figure 3a. Elle met en évidence la diode 11, les deux surfaces métalliques 12a et 12b sur une première face du substrat diélectrique 17 ainsi qu'un élément de commande comportant un transistor de commutation réalisé en silicium polycristallin. La grille est réalisée en silicium polycristallin. Le drain est dopé n+, la source est dopée n+, les différents éléments du transistor comportant des éléments isolants 18 en SiO2. La grille G, le drain D et la source S sont illustrés en Figure 5b. Au niveau de la seconde face du substrat diélectrique est réalisé l'élément réflecteur rayonnant 19, les guides d'ondes 20a et 20b ainsi que les tranchées 16, dont la fonction est de découpler une cellule et une cellule adjacente au niveau des ondes hyperfréquences, selon la direction. Ces trois derniers éléments métallisés peuvent être reliés, Selon une autre variante de l'invention le circuit de commande peut être réalisé au niveau d'un circuit imprimé associé au substrat diélectrique comme illustré en figure 6. Une cellule 10 est représentée en coupe et comporte un circuit hyperfréquence déphaseur. Le circuit déphaseur comporte des diodes 11 selon l'invention, des surfaces conductrices 12a et 12b, reliées aux éléments semiconducteurs 11. Les éléments 11, 12a et 12b étant à la surface d'un substrat diélectrique 17. La cellule 10 comporte en outre un circuit imprimé 21 comportant des éléments conducteurs 19 servant de réflecteur à l'onde électromagnétique. Le circuit imprimé 21 comporte un circuit de commande (non représenté) des diodes via des plots conducteurs 23. Des éléments conducteurs 22 situés en périphérie des surfaces conductrices peuvent être des grilles permettant le découplage hyperfréquence entre deux cellules adjacentes. Lorsque les diodes sont alimentées en courant, et polarisées en direct, la susceptance du circuit hyperfréquence défini au niveau des surfaces conductrices peut-être adaptée de manière à rendre le circuit transparent à l'onde hyperfréquence. L'onde hyperfréquence est alors réfléchie par l'élément conducteur 19 sans déphasage. Lorsque les diodes sont polarisées en inverse, la susceptance du circuit hyperfréquence est modifiée, et l'on peut introduire un déphasage sur l'onde hyperfréquence. Ce type de comportement est notamment décrit plus en détail dans le brevet 93 09715 déposé par la Société THOMSON-CSF Radant. Ces surfaces conductrices sont connectées par l'intermédiaire de plans conducteurs à des connexions du circuit imprimé, pour adresser électriquement les diodes. Les plots conducteurs peuvent avantageusement être réalisés à l'aide d'un film conducteur et notamment un film de type ACF (Anisotropic conductor film). Selon les modes de réalisation décrits ci-dessus, les diodes sont réalisées par croissance d'alliages polycristallins de silicium, de germanium et de carbone sur un substrat diélectrique pouvant être du verre, de l'alumine ou du nitrure d'aluminium. Sur ce même substrat 17, on réalise dans le même plan que les diodes, les surfaces conductrices 12a et 12b. Nous allons décrire ci-après, plus en détails un exemple de la réalisation monolithique des diodes, permettant d'éviter l'hybridation desdites diodes jusqu'à maintenant présente dans les panneaux déphaseurs de l'art connu. les Figures 7a à 7j illustrent les étapes d'un exemple de procédé de fabrication d'une diode PIN en alliage polycristallin sur substrat de verre. Le substrat diélectrique peut être un substrat par exemple une plaque de verre Corning 1737 pré-compacté d'environ 1 00 mm x 100 mm, nettoyée selon des techniques connues de l'homme de l'art. Il est alors passivé sur chacune de ces deux faces par dépôt par PECVD (Plasma Enhanced Chemical Vapor Deposition), d'une couche de 0,25pm de Si3N4, puis sur sa face supérieure est déposée par DECR (Distributed Electron Cyclotron Resonnance) une couche de 0,25pm de SiO2 servant à protéger le substrat lors de gravures ultérieures. Sur la couche de SiO2 sont déposées ensuite par pulvérisation cathodique DC une couche de TiW (composition 0.1/0.9) de 0.015pm servant de couche d'accrochage, une couche de Mo de 0.3pm à 0.6pm servant de conducteur électrique, et une couche de TiW de 0.120pm d'épaisseur formant un contact métal/-Si p+ de faible résistance spécifique. L'ensemble formera l'électrode inférieure de la structure diode. Sont ensuite déposées par PECVD à des températures de 520 à 5750C et au cours du même vide, 3 couches d'alliages amorphes: Si z uGezCu p+ dopée au Bore d'épaisseur 0.5pm, Si-,X-yGeXCy i (non intentionnellement dopé) d'épaisseur 1 à 2pm, Si1-t-,GetC, n+ dopé au Phosphore d'épaisseur 0.3pm environ, formant la structure de diode PIN (Figure 7a). On procède ensuite à la protection de la face supérieure par dépôt de résine, puis à la gravure par RIE-ICP (Reactive Ion Etching) en atmosphère de SF6, des alliages semiconducteurs déposés en face arrière lors de l'étape précédente. Puis on élimine la résine de protection. La plaque subit ensuite un traitement thermique de cristallisation en phase solide (SPC) de 24 heures à 5700 environ sous flux de N2. On dépose ensuite, par évaporation par canon à électrons, sur la face supérieure de la plaque, une couche de Ti de 0.11pm offrant une faible résistance spécifique de contact avec le Si1-t-GetC, n+, puis une couche d'AI de 0.2pm, l'ensemble formant l'électrode supérieure de la structure diode, et servant de plus de conducteur électrique d'évacuation des charges lors de l'étape suivante (Figure 7b). On soumet ensuite la plaque à une implantation ionique d'hydrogène de dose totale 2 x E16 atomes/cm2 à des énergies de 100 à 300 KeV, pour passiver les liaisons non saturées des joints de grains ce qui permet d'augmenter la durée de vie des porteurs. La plaque est ensuite soumise à un traitement thermique à 400'C sous forming gas (N2 90 %, H2 10 %) pour durcir l'AI et former le contact avec semiconducteur n+ et pour favoriser la diffusion des hydrogènes vers leurs sites finals. il On procède ensuite à la délimitation des diodes individuelles par gravure, à travers un masque de résine, des couches métalliques de l'électrode supérieure en milieu humide (HF à 50 %: 2 %, H20: 98 %), et des couches de semiconducteurs par RIE-ICP, sous atmosphère contenant SF6 (Figure 5c). Avant d'éliminer le masque de résine, on élimine par gravure humide (HF à 50 %:2 %; H20: 98 %), la casquette métallique supérieure apparue à la suite de la sous-gravure du semiconducteur, et on procède à un dépôt par évaporation d'AI (épaisseur 0.3 à 1 pm) dont le but est d'augmenter l'épaisseur des connexions métalliques inférieures et d'en diminuer ainsi la résistance électrique, ce qui est particulièrement important pour les applications RF (Figure 7d). Le masque de résine qui était conservé pour abriter les flancs de la diode lors de l'évaporation d'AI, est alors éliminé (Figure 7e). On procède ensuite à la délimitation de la métallisation inférieure (celle qui est en contact avec Si1-,-,GeCu p+) par gravure à travers un deuxième masque, successivement de la couche d'AI avec une solution commerciale d'acide nitrique phosphorique et eau "ANPE", de la couche de TiW par RIE sous SF6, de Mo par RIE sous SF6/02, et de la dernière couche de TiW par RIE sous SF6 (Figure 5f). Puis on élimine le masque de résine. On forme ainsi les connexions inférieures. On dépose ensuite par DECR une couche de passivation de SiO2 de 0.25ytm (Figure 7g), puis par "tournette" et traitement thermique une couche planarisante de BCB polymère diélectrique à faible permittivité (Figure 7h), dont le rôle est de minimiser les capacités parasites entre les connexions inférieures et celles supérieures qui seront déposées par la suite. On procède alors à l'ouverture de trous de contact (Figure 7i) par gravure à travers un troisième masque cette fois-ci en Ai (réalisé lui- même par dépôt d'AI et gravure à travers un masque de résine) de la couche de BCB (Benzo Cyclo Butène) par RIE sous SF6/02, puis après élimination du masque d'Al, par gravure de la SiO2 par RIE sous CHF3/SF6. Au fond de ces trous de contacts apparaissent alors les électrodes inférieures et supérieures des diodes. On réalise enfin les métallisations de surface (Figure 7j), par dépôt par pulvérisation cathodique DC, de couches de TiW (0.04 Lm) puis d'AI (1 à 2pLm), et délimitation par gravure à travers un quatrième masque de résine de l'AI par "ANPE", et TiW par RIE sous SF6. Ces métallisations de surfaces constituent les surfaces métalliques 12, 13, 14, 20 et vont contacter, au travers des trous de contact les électrodes inférieures et supérieures des diodes. Selon une autre variante, les diodes selon l'invention peuvent avantageusement être utilisées pour réaliser des panneaux déphaseurs destinés à des antennes de type " à réseaux déphaseurs à lignes à retard commutées " et sont donc destinés à recevoir une onde électromagnétique comme illustrée en Figure 8 qui schématise un exemple desdits panneaux. Dans cette configuration, la distribution hyperfréquence est réalisée à l'aide d'un circuit de distribution 31, comprenant un ensemble de lignes métalliques 31 a qui permettent de diviser l'onde électromagnétique en un ensemble d'ondelettes électromagnétiques qui vont parcourir des chemins différents. Ainsi le panneau déphaseur comprend à la surface d'un substrat diélectrique 17, le réseau de distribution 31, divisé en portions de réseaux de distributions 31ij. Chaque portion 31ij comprend des lignes métalliques 31b de déphasage permettant la propagation des ondelettes et des éléments semiconducteurs de type diode 32ijk. Une même portion pouvant comprendre plusieurs diodes 32ijk comme illustrée en Figure 6. Le panneau déphaseur comprend ainsi des cellules élémentaires comportant des portions de circuit de distribution, et des éléments rayonnants en regard de ces portions. La figure 9 illustre un exemple d'antenne de type "à réseaux déphaseurs à lignes à retard commutées" dans laquelle les portions de circuits de distribution sont en regard de fentes rayonnants 33ij à la surface d'un plan 33, et également en regard d'éléments rayonnants 34ij à la surface d'un plan 34. Selon cette configuration, le réseau de distribution 31 distribue l'onde électromagnétique incidente dans chaque cellule élémentaire. Une cellule élémentaire comprend également un élément de type fente, permettant une rupture dans le guide et donc une émergence de rondelette considérée. En effet l'onde électromagnétique incidente a un vecteur propagation K parallèle à l'axe Ox dans le plan du déphaseur. Après propagation et division dans le circuit de distribution, les ondelettes se propagent selon tel ou tel chemin en fonction de l'état passant ou bloquant des diodes situées sur un chemin défini par les lignes de déphasages. Chaque cellule comprend en regard des lignes de déphasage, des fentes qui permettent à rondelette considérée de n'être plus guidée et d'avoir ainsi une composante de propagation selon l'axe Oz, normal au plan déphaseur. Avantageusement chaque fente 33ij est couplée à un élément rayonnant 34ij qui peut-être un pavé métallique. On créé ainsi une onde résultante émergente ayant une direction de propagation présentant une composante variable selon l'axe Oz. Pour une telle réalisation, les éléments semiconducteurs et les portions de circuit de distribution sont réalisés à la surface du substrat diélectrique et les éléments semiconducteurs sont en silicium polycristallin. La technologie décrite en détail précédemment s'applique également à la réalisation de ce type d'antenne. Selon l'invention, un même plan comprend les diodes et le circuit de distribution. Le substrat diélectrique 17 pouvant être du verre ou de l'alumine peut comprendre le plan 33 porteur de fentes rayonnantes. Ce plan 33 peut être un plan métallique qui assure également la fonction de plan de masse pour le réseau de lignes 31 avec des ouvertures pour matérialiser les fentes, réalisé sur l'autre face du substrat diélectrique. Avantageusement un second plan 34 réalisé en support diélectrique avec des éléments rayonnants métalliques (patchs) déposés à la surface dudit support est superposé au plan 33. On réalise l'assemblage de l'ensemble de ces plans par un film adhésif. Avantageusement le substrat diélectrique 17 porteur des éléments déphasants présente des via conducteurs (les substrats tels que le verre ou l'alumine peuvent être troués par laser puis métallisés) permettant de connecter les diodes. Il est à noter que l'avantage de l'alumine, réside dans la faible permittivité relative de ce matériau, qui peut à très haute fréquence ne générer que de faibles pertes. Par ailleurs les portions de circuit de distribution représentés en Figure 8 peuvent comprendre d'autres composants (non représentés) que les diodes et notamment des amplificateurs à faible bruit (LNA). La Figure 8 illustre un panneau monolithique de circuits hyperfréquences déphaseurs associés à un circuit de distribution de l'onde électromagnétique. Une autre configuration possible de panneau déphaseur utilisé dans ladite deuxième variante d'antenne, consiste à réaliser des modules déphaseurs sous forme d'un macro-fonction en boîtier CMS (composant monté en surface), contenant des diodes PIN et des portions de circuit de distribution correspondant aux lignes de déphasage, lesdits boîtiers étant connectés au réseau de distribution RF à raison d'un boîtier par cellule du réseau. La Figure 10 illustre cette configuration. 1 5 Plus précisément la Figure 10a illustre une portion du circuit de distribution RF avec ses circuits déphaseurs hyperfréquences. Le circuit déphaseur est cerclé et détaillé en Figure 10b. Sur un substrat type circuit imprimé sont élaborées les lignes de commande Lc et des lignes du réseau de distribution LD, sur lequel sont reportés des boîtiers Bij, correspondant à des puces déphaseurs. Des circuits amplificateur LNAij peuvent être implantés, sur un niveau de lignes de distribution. La Figure 1Ob représente une vue détaillée d'un exemple de boîtier comportant, un substrat diélectrique, supportant des diodes en silicium polycristallin 11, des lignes métalliques avec connexions reliées à des connexions Ciju prises sur les métallisations du circuit de distribution. Une telle configuration est particulièrement adaptée pour des antennes de grande dimensions pour lesquelles il est nécessaire d'élaborer des panneaux déphaseurs de grande dimension. REVENDICATIONS 1. Diode de type PIN à hétérostructures à base de matériaux semiconducteurs comprenant au moins un premier matériau en contact avec un second matériau lui-même en contact avec un troisième matériau caractérisé en ce que le premier matériau est polycristallin de type Si1-, -uGeCu dopé n ou p, le second matériau est polycristallin de type SiiyGeCy, le troisième matériau est polycristallin de type Si-t-GetC, dopé respectivement p ou n avec x,y,z,t,u,v fractions molaires, le premier matériau étant différent du second matériau et/ou le second matériau étant différent du troisième matériau de manière à créer au moins une hétérostructure. 1 5 2. Diode de type PIN à hétérostructures selon la revendication 1, caractérisée en ce que x est non nul. 3. Diode de type PIN à hétérostructures selon la revendication 2, caractérisée en ce que x est supérieur à l'une des fractions z ou t et égal à l'autre. 4. Diode de type PIN à hétérostructures selon la revendication 2, caractérisée en ce que x est strictement supérieur à z et à t. 5. Diode de type PIN à hétérostructures selon l'une des revendications 1 à 4, caractérisée en ce que z, u, x, y, t, v, sont tels que les paramètres de maille cristalline des premier, second et troisième matériau sont égaux entre eux. 6. Diode de type PIN à hétérostructures selon l'une des revendications 2 ou 4, caractérisée en ce que z=u=t=v=0 et 1112 7. Diode de type PIN à hétérostructures selon l'une des revendications 2 ou 4, caractérisée en ce que z et x et t sont différents de 0 et 1112 8. Diode de type PIN selon l'une des revendications 1 à 7, caractérisée en ce qu'elle est de type planaire. 9. Diode de type PIN, selon l'une des revendications 1 à 7, caractérisée en ce qu'elle est de type vertical et comprend l'empilement d'au moins trois couches constituées respectivement du premier matériau du second matériau et du troisième matériau. 10. Diode de type PIN, selon l'une des revendications 1 à 9, caractérisée en ce qu'elle est réalisée à la surface d'un substrat diélectrique de type verre ou alumine ou plastique. 11. Panneau déphaseur susceptible de recevoir une onde électromagnétique et de la rayonner dans une direction variable, comportant un ensemble de cellules élémentaires (10), chaque cellule comprenant au moins un circuit hyperfréquence, déphaseur et des éléments rayonnants pour l'onde électromagnétique, caractérisé en ce que le circuit hyperfréquence déphaseur comprend un ensemble monolithique comportant des surfaces conductrices (12a, 12b) reliées à des diodes PIN selon l'une des revendications 1 à 10 et des connexions conductrices desdites diodes reliées à un circuit de commande. 12. Panneau déphaseur susceptible de recevoir une onde électromagnétique polarisée linéairement selon une direction donnée, selon 25 la revendication 11, caractérisé en ce que que le circuit hyperfréquence déphaseur comprend des fils électriquement conducteurs sensiblement parallèlement à la direction donnée disposés sur le substrat, lesdits fils étant connectés à des surfaces conductrices de commande des éléments semiconducteurs, sensiblement normales aux fils, lesdites surfaces conductrices étant également des iris déphaseurs hyperfréquences, chaque cellule étant séparée d'une cellule adjacente par des zones de découplage hyperfréquence conductrices. 13. Panneau déphaseur selon la revendication 12, caractérisé en ce que le circuit de commande est situé sur la première face du substrat diélectrique dans le même plan que les diodes, des réflecteurs étant situés sur la seconde face du substrat diélectrique, en regard des éléments semiconducteurs à deux états. 14. Panneau déphaseur selon la revendication 11, caractérisé en ce que le circuit de commande comprend des éléments de type transistor en silicium polycristallin. 15. Panneau déphaseur selon l'une des revendications 13 ou 14, caractérisé en ce que les cellules élémentaires sont découplées par des guides d'ondes (20) et des trous ou des tranchées (16) réalisées au niveau de la seconde face. 16. Panneau déphaseur selon la revendication 12, caractérisé en ce que les surfaces conductrices de commande sont reliées électriquement à un circuit imprimé de commande, par l'intermédiaire de plots conducteurs (23), ledit circuit imprimé comportant en outre des réflecteurs (19). 17. Panneau déphaseur susceptible de recevoir une onde électromagnétique polarisée linéairement selon une direction donnée, selon la revendication 11, caractérisé en ce qu'il comprend un circuit de distribution (31) de l'énergie de l'onde électromagnétique constitué de lignes métalliques de distribution à la surface d'un substrat diélectrique, lesdites lignes associées à une surface conductrice sous ledit substrat formant guide d'onde, et un réseau de cellules de déphasage, chaque cellule de déphasage étant constituée par une portion de circuit de distribution dans laquelle sont insérées notamment des lignes de déphasage sélectionnables par des diodes. 18. Panneau déphaseur selon la revendication 11, caractérisé en ce qu'il comporte un circuit de distribution de l'énergie de l'onde électromagnétique à la surface d'un second substrat comportant des lignes métalliques de distribution (31a) et des boîtiers (35) comprenant des circuits hyperfréquence de déphasage connectés en face inférieure aux lignes métalliques de distribution. 19. Panneau déphaseur selon l'une des revendications 17 ou 18, caractérisé en ce que chaque cellule comporte en outre un premier plan (33) comportant des fentes rayonnantes (33ij) en regard des portions de circuit de distribution (31ij). 20. Panneau déphaseur selon l'une des revendications 17 ou 18, caractérisé en ce que chaque cellule comporte en outre un second plan (34) comportant des éléments rayonnants (patchs) (34ij) en regard des portions de circuit de distribution. 21. Antenne hyperfréquence à balayage électronique, caractérisé en ce qu'elle comporte un panneau déphaseur selon l'une des revendications 12 à 18 et une source susceptible d'émettre une onde électromagnétique polarisée linéairement selon ladite direction, le balayage électronique étant obtenu par commande de l'état des éléments semiconducteurs. 22. Antenne hyperfréquence à balayage électronique, caractérisée en ce qu'elle comporte un panneau déphaseur selon l'une des revendications 14 à 18, et une source susceptible d'alimenter le circuit de distribution avec une onde électromagnétique polarisée.