Brevet FR2852465A1 — publié le 20040917

La présente invention est relative à un générateur d'horloge à très faible consommation délivrant, à partir d'un signal analogique fourni par un oscillateur à quartz, un signal impulsionnel à excursion maximale et dont le facteur d'utilisation est fixé aussi près que possible de 50%. Dans certaines applications horlogères et dans le cas d'appareils électroniques dont le fonctionnement n'est pas permanent, mais doit être réveillé de temps en temps en fonction de l'heure courante, il est souhaitable de disposer d'une référence temporelle dont la consommation en énergie soit aussi faible que possible. Ceci est particulièrement le cas pour des appareils portables alimentés par une 10 source d'énergie autonome telle qu'une pile. Dans les références temporelles classiques, on dispose rarement à la sortie de la base de temps d'un signal ayant un facteur d'utilisation (ou "duty cycle") correspondant à la symétrie exacte du signal impulsionnel (duty cycle de 50%) et dont l'excursion de tension s'étend d'un potentiel à l'autre des lignes d'alimentation du 15 circuit (on parle alors d'excursion "rail to rail"). Il est alors nécessaire de monter un diviseur par deux à la suite de la base de temps afin d'ajuster précisément le facteur d'utilisation du signal impulsionnel. Dans des applications dédiées plus spécifiquement à la communication radio et présentant la fonction de veille évoquée ci-dessus, on utilise classiquement deux 20 références temporelles, à savoir une référence à faible énergie basée le plus souvent sur un résonateur à quartz de type horloger à 32 kHz pour assurer une synchronisation sur l'heure courante et une autre référence temporelle très précise dont la base de temps produit, au prix d'une consommation plus importante, une fréquence élevée, supérieure à 10 MHz par exemple pour l'établissement d'un canal 25 de communication à bande étroite permettant d'échanger de l'information avec un ou plusieurs autres appareillages équipés du matériel d'émission/réception compatible. Un tel agencement à deux références temporelles conduit à une complexité plus importante (gestion du démarrage de l'oscillateur à haute fréquence) et nécessite l'utilisation de deux résonateurs à quartz encombrants. L'invention a pour but de fournir un générateur d'horloge alliant une faible consommation à un encombrement et une complexité réduits, tout en permettant d'assurer une bonne symétrie du signal impulsionnel avec une excursion importante de celui-ci. L'invention a donc pour objet un générateur d'horloge comprenant un 35 oscillateur pour engendrer un signal pilote alternatif et un circuit formateur d'impulsions qui est destiné à transformer le signal pilote dudit oscillateur en un signal d'horloge impulsionnel ayant un facteur d'utilisation d'approximativement 50%, caractérisé en ce qu'il comprend: une suite d'au moins un premier et un deuxième inverseurs, l'entrée du premier inverseur étant commandé par ledit signal pilote alternatif et la sortie du deuxième inverseur fournissant ledit signal d'horloge, et - des moyens d'alimentation pour fournir auxdits inverseurs une tension d'alimentation régulée en fonction des signaux apparaissant aux sorties desdits inverseurs. Grâce à ces caractéristiques, le signal d'horloge obtenu présente un facteur d'utilisation très proche de 50% avec une excursion des impulsions allant d'un rail d'alimentation à l'autre, et ce moyennant un circuit simple présentant une consommation très réduite. Suivant d'autres caractéristiques avantageuses de l'invention, lesdits moyens d'alimentation comprennent une boucle de réglage à contreréaction négative connectée entre les sorties desdits inverseurs et une ligne d'alimentation de ceux-ci sur laquelle est établie ladite tension d'alimentation régulée; ladite boucle de contre-réaction négative comprend un transistor de régulation dont le trajet source-drain est relié à ladite ligne d'alimentation et dont la grille est 20 attaquée par un amplificateur différentiel des signaux de sortie desdits inverseurs; ledit amplificateur différentiel comprend: - une paire différentielle de transistors d'entrée attaqués respectivement par les signaux de sortie desdits inverseurs; - un premier miroir de courant pour polariser lesdits transistors 25 d'entrée, - un second miroir de courant de sortie connecté à la grille dudit transistor de régulation et connecté en série avec ledit premier miroir de courant, - un premier desdits transistors d'entrée étant inséré entre des 30 premières branches desdits miroirs de courant en ayant sa grille connectée à la sortie de l'un desdits inverseurs, le second desdits transistors d'entrée étant relié entre la sortie de l'autre desdits inverseurs et un rail porté à la tension d'alimentation du générateur, et - le rapport de transformation dudit premier miroir de courant étant de 35 1:2 vers la branche dépourvue dudit transistor d'entrée correspondant; il est prévu un troisième inverseur, connecté entre la sortie dudit oscillateur et ledit premier inverseur, ledit troisième inverseur étant également alimenté par lesdits moyens d'alimentation; il est prévu une source de courant destinée à fournir un courant de démarrage 5 à l'un desdits transistors d'entrée de sorte qu'à la mise sous tension dudit générateur, ladite tension régulée présente une valeur non nulle. D'autres caractéristiques et avantages de la présente invention apparaîtront au cours de la description qui va suivre, donnée uniquement à titre d'exemple et faite en se référant aux dessins annexés sur lesquels: la figure 1 est un schéma fonctionnel du générateur d'horloge suivant l'invention; et la figure 2 est un schéma détaillé de ce générateur d'horloge. L'exemple de réalisation selon l'invention représenté fonctionnellement sur la figure 1 comprend une suite de trois inverseurs il, i2 et i3 connectés en cascade. 15 L'entrée 1 de l'inverseur il est reliée à un oscillateur à quartz 2 fournissant un signal pilote alternatif inana ayant la fréquence du signal d'horloge que l'on souhaite obtenir à la sortie 3 du générateur (signal out r2r). Pour fixer les idées, la fréquence de l'oscillateur 2 peut être de l'ordre de 10 MHz. Le noeud 4 situé entre les inverseurs i2 et i3 est connecté à l'entrée 20 inverseuse d'un amplificateur différentiel G et le noeud 5 entre la sortie de l'inverseur i3 et la sortie du générateur est connecté à l'entrée non inverseuse de cet amplificateur différentiel G. La sortie de ce dernier est reliée à la grille d'un transistor M de régulation de type p et à une capacité Cl connectée à un rail d'alimentation 6 auquel est appliquée une tension d'alimentation VDD. Le trajet drain-source du transistor M est relié entre ce rail d'alimentation 6 et une ligne d'alimentation régulée 7 qui dessert les trois inverseurs il, i2 et i3, l'alimentation de ces derniers étant en outre assurée par un rail d'alimentation 8 auquel est appliquée une tension d'alimentation Vss qui peut être la masse. La ligne d'alimentation régulée 7 est connectée en outre à une capacité C2 reliée par ailleurs 30 à cette masse. Le signal pilote alternatif in_ana fourni par l'oscillateur à quartz 2, ou en alternative par tout autre oscillateur connu en soi, est amplifié par les inverseurs il, i2 et i3, jusqu'à un niveau tel que l'excursion de la tension s'étende entre le potentiel du rail d'alimentation 6 et le potentiel de la masse (appelé ci-après excursion "rail à rail"). 35 Le facteur d'utilisation du signal obtenu outr2r est d'approximativement 50%. Ce résultat est obtenu grâce au fait que le transistor M et l'amplificateur différentiel G forment une boucle de réglage assurant une contre-réaction négative sur les sorties des inverseurs i2 et i3 en réglant ainsi la tension Vreg présente sur la ligne d'alimentation régulée 7. Cette tension d'alimentation est réglée de telle façon que 5 les tensions moyennées aux sorties 4 et 5 des inverseurs i2 et i3 soient au moins très proches de l'égalité. Plus précisément, la boucle de contreréaction formée par l'amplificateur G et le transistor M, dont la bande passante est très faible par rapport à la fréquence du signal pilote, force la tension régulée Vreg à converger vers le seuil de basculement des trois inverseurs il, i2 et i3. Selon une variante de l'invention, il est possible de se dispenser de l'inverseur il, seuls les inverseurs i2 et i3 étant indispensables. La figure 2 montre un schéma détaillé d'un mode de réalisation préféré de l'invention. Chacun des inverseurs il, i2 et i3 est formé par un transistor Ma de type n 15 dont le trajet source-drain est connecté en série avec celui d'un transistor Mb de type p, le tout étant connecté entre la ligne d'alimentation régulée 7 et la masse 8. L'entrée de chaque inverseur est formée par les grilles de ces transistors Ma et Mb et la sortie est prélevée sur le noeud commun entre leurs trajets source-drain. L'amplificateur G comprend un premier miroir de courant formé par des transistors 20 Ml et M2 de type n. Deux transistors M3 et M4, également de type n, constituent une paire différentielle de transistors d'entrée dont les grilles sont respectivement reliées aux noeuds 4 et 5 formant les sorties des inverseurs i2 et i3. Un second miroir de courant est formé de transistors M5 et M6 de type p. Leur trajet source-drain est relié respectivement en série avec celui des transistors Ml et M2 entre le rail 25 d'alimentation 6 et la masse. Par ailleurs, le trajet source- drain du transistor M3 est connecté dans la branche de ces miroirs de courant comprenant les transistors M2 et M6 Cette branche est également connectée entre le rail d'alimentation 6 et la masse 8, tandis que le trajet source-drain du transistor M4 est directement relié entre le rail d'alimentation 6 et le noeud situé entre les transistors M2 et M3. 30 Le fonctionnement est le suivant. L'amplificateur différentiel G est polarisé de façon adaptative par le miroir de courant formé par les transistors M, M5 et M6. Une fraction du courant consommée par la charge de l'amplificateur (c'est à dire la charge imposée sur la ligne d'alimentation 7 des inverseurs il, i2 et i3 sur le transistors M) polarise ainsi 35 l'amplificateur. Le courant circulant dans le transistor M5, identique à celui parcourant le transistor M6 est doublé par le miroir de courant formé des transistors Ml et M2. Le transistor M2 polarise la paire différentielle de transistors d'entrée M3 et M4. La contre-réaction positive sur cette polarisation augmente ou réduit le courant circulant dans le transistor M2, et par conséquent dans le transistor M, 5 jusqu'à ce que le même courant circule dans les transistors M3 et M4. Ce régime de fonctionnement est obtenu à la condition que les transistors Ml et M2 forment un miroir de courant de rapport 1:2 faisant en sorte que les tensions moyennes aux entrées 4 et 5 deviennent égales, c'est à dire que le facteur d'utilisation du signal de sortie outr2r devienne égal à 50% ou du moins aussi proche que possible de ce 10 pourcentage. La capacité C2 lisse les pics de courant pouvant éventuellement se présenter sur la ligne d'alimentation régulée 7. Pour le démarrage du montage lors de la mise sous tension, il est prévu une source de courant 9 fournissant un courant Is qui est alors injecté dans la grille du transistor M3 afin d'éviter que le circuit ne se polarise sur un point de fonctionnement 15 stable avec la tension Vreg = OV. Cette source de courant 9 est automatiquement débranchée du circuit dès qu'une logique appropriée (non représentée) constate que la tension Vreg devient différente de 0 V. Le circuit selon l'invention fournit une boucle de contre-réaction négative dont la bande passante est nettement inférieure à la fréquence du signal pilote alternatif 20 que les inverseurs il, i2 et i3 sont chargés d'amplifier. Cette boucle de contreréaction force la tension régulée Vreg à converger vers le seuil de basculement des trois inverseurs indépendamment des différents offsets des tensions de seuil des transistors. Dès lors, la tension alternative sur l'entrée 1 peut être faible, tout en provoquant la production par la suite d'inverseurs d'une tension "rail-to-rail" 25 impulsionnelle dont le facteur d'utilisation est de 50% lorsque la boucle de régulation trouve son point de fonctionnement stable. La sortie outr2r ainsi obtenue peut donc être utilisée directement comme signal d'horloge symétrique, sans que l'on ait besoin d'un diviseur par deux qui serait chargé d'assurer la symétrie du signal de sortie d'un générateur d'horloge classique. 30 Un autre avantage de l'invention est la très faible consommation que l'on peut assurer par un dimensionnement minimal des transistors Ma et Mb des inverseurs il, i2 et i3 et des transistors Ml et M2. Par ailleurs, comme les transistors Ml et M2 agissent comme interrupteurs, un offset de leur tension de seuil (valeur inversement proportionnelle à la racine carrée de la surface occupée par le transistor) n'a aucune 35 conséquence sur la symétrie du signal de sortie outr2r. Les offsets des transistors formant les inverseurs, même s'ils sont élevés, sont compensés par la contreréaction négative de la boucle de réglage. La consommation du circuit est d'une part dynamique (la commutation des trois inverseurs) et d'autre part statique dépendant de la composante de tension 5 continue du signal d'entrée inana et de l'amplitude de sa composante alternative. Plus précisément, plus cette amplitude est élevée, plus la part statique de la consommation du premier inverseur il est réduite. Dans un exemple concret de réalisation en technologique CMOS à 0,18pm, la consommation dynamique, à une fréquence du signal de sortie outr2r de 12, 8 Mhz, 10 est d'environ 40 nA, tandis que la consommation statique est inférieure à 100 nA. La faible consommation du circuit selon l'invention peut être importante notamment dans des applications dans lesquelles une fonction doit être exécutée seulement pendant des périodes d'utilisation espacées dans le temps et préfixées, en dehors desquelles l'appareil correspondant est en veille. Dans ces conditions, cet 15 appareil doit disposer d'une base de temps permanente pour assurer le réveil. Cette base de temps peut être constituée par le circuit de l'invention dont le signal de sortie peut facilement être divisé par une chaîne de division classique permettant d'obtenir l'horloge en temps réel. Cependant, le circuit de l'invention peut alors également être utilisé en dehors des périodes de veille pour produire une référence de fréquence 20 stable avec un facteur d'utilisation précis, par exemple pour cadencer à la fréquence du quartz de l'oscillateur 2, un microprocesseur ou pour établir un canal de communication radio. On notera également que le générateur d'horloge de l'invention dispose d'une bonne réjection des variations de la tension d'alimentation appliquée entre le rail 6 et 25 la masse 8, ce qui peut avoir son importance surtout si un appareillage comprenant le générateur est alimenté par une source d'énergie autonome telle qu'une pile. REVENDICATIONS 1. Générateur d'horloge comprenant un oscillateur (2) pour engendrer un signal pilote alternatif (in-ana) et un circuit formateur d'impulsions qui est destiné à transformer le signal pilote dudit oscillateur (2) en un signal d'horloge impulsionnel 5 (out_2r2) ayant un facteur d'utilisation d'approximativement 50%, caractérisé en ce qu'il comprend: - une suite d'au moins un premier (i2) et un deuxième (i3) inverseurs, l'entrée du premier inverseur étant commandé par ledit signal pilote alternatif (in-ana) et la sortie du deuxième inverseur (i3) fournissant ledit signal d'horloge 10 (outr2r), et - des moyens d'alimentation (6 à 8, G, M) pour fournir auxdits inverseurs (i2, i3) une tension d'alimentation régulée (Vreg) en fonction des signaux apparaissant aux sorties (4, 5) desdits inverseurs (i2, i3). 2. Générateur d'horloge selon la revendication 1, caractérisé en ce que 15 lesdits moyens d'alimentation comprennent une boucle de réglage à contre-réaction négative (G, M) connectée entre les sorties (4, 5) desdits inverseurs (i2, i3) et une ligne d'alimentation (7) de ceux-ci sur laquelle est établie ladite tension d'alimentation régulée (Vreg). 3. Générateur d'horloge selon la revendication 2, caractérisé en ce que 20 ladite boucle de contre-réaction négative comprend un transistor de régulation (M) dont le trajet source-drain est relié à ladite ligne d'alimentation (7) et dont la grille est attaquée par un amplificateur différentiel (G) des signaux de sortie desdits inverseurs (i2, i3). 4. Générateur d'horloge selon la revendication 3, caractérisé en ce que 25 ledit amplificateur différentiel (G) comprend: - une paire différentielle de transistors d'entrée (M3, M4) attaqués respectivement par les signaux de sortie desdits inverseurs (i2, i3); - un premier miroir de courant (Ml, M2) pour polariser lesdits transistors d'entrée (M3, M4), - un second miroir de courant de sortie (M5, M6) connecté à la grille dudit transistor de régulation (M) et connecté en série avec ledit premier miroir de courant (Ml, M2), - en ce que - un premier desdits transistors d'entrée (M3) est inséré entre des 35 premières branches (M2, M6) desdits miroirs de courant en ayant sa grille connectée à la sortie (4) de l'un (i2) desdits inverseurs, le second desdits transistors d'entrée (M4) étant relié entre la sortie (5) de l'autre desdits inverseurs (i3) et un rail (6) porté à la tension d'alimentation (VDD) du générateur, - et en ce que - le rapport de transformation dudit premier miroir de courant (Ml, M2) est de 1:2 vers sa branche (Ml, M5) dépourvue dudit transistor d'entrée correspondant. 5. Générateur d'horloge selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'il est prévu un troisième inverseur (il), connecté entre la sortie 10 (1) dudit oscillateur (2) et ledit premier inverseur (i2), ledit troisième inverseur (il) étant également alimenté par lesdits moyens d'alimentation (6à8, G, M). 6. Générateur d'horloge selon l'une quelconque des revendications 4 et 5, caractérisé en ce qu'il est prévu une source de courant (9) destinée à fournir un courant de démarrage à l'un desdits transistors d'entrée (M3) de sorte qu'à la mise 15 sous tension dudit générateur, ladite tension régulée (Vreg) présente une valeur non nulle.