Brevet FR2858878A1 — publié le 20050218

DISPOSITIF A SEMICONDUCTEUR COMPRENANT UN CIRCUIT DE HAUTE FREQUENCE AVEC UNE INDUCTANCE La présente invention concerne un dispositif à semiconducteur et un procédé de fabrication de ce dispositif à semiconducteur, et plus particulièrement un dispositif à semiconducteur comprenant un circuit de haute fréquence avec une inductance. On décrira un exemple de la structure d'un dispositif à semi-conducteur avec un circuit de haute fréquence en se référant à la figure 35. La figure 35 est un schéma synoptique de la structure d'un dispositif à semiconducteur 90 qui a la fonction de recevoir des signaux hertziens dans la gamme radiofréquence de 10 kHz à 100 GHz et de fournir en sortie des signaux audio. Comme représenté sur la figure 35, le dispositif à semiconducteur 90 comprend au moins une partie de circuit RF 91 pour démoduler des signaux hertziens reçus, une partie logique 92 pour traiter et convertir en signaux audio les signaux démodulés par la partie de circuit RF 91, et une partie de cellules de mémoire 93 pour enregistrer des données nécessaires pour le traitement de signal dans la partie de circuit RF 91 et la partie logique 92. Le dispositif à semiconducteur 90 est connecté à une unité d'antenne 94 pour recevoir des signaux hertziens et à un dispositif de sortie sonore 95 pour fournir en sortie des signaux audio. Des circuits dits de haute fréquence, incluant la partie de circuit RF 91, comprennent une inductance (élément inductif) en plus d'une résistance et d'un condensateur. Du fait que l'inductance a pour action d'avancer la phase d'un courant de haute fréquence, l'utilisation d'une telle inductance en association avec le condensateur qui agit de façon à retarder la phase du courant de haute fréquence, procure l'adaptation concernant le courant de haute fréquence. Une inductance LI dans la partie de circuit RF 91 illustrée sur la figure 35 a un condensateur parasite Cl qui est relié à la masse par l'intermédiaire d'une résistance R1. La résistance R1 est la résistance d'un substrat semiconducteur sur lequel la partie de circuit RF 91 est formée. Des valeurs très faibles ou très élevées d'une telle résistance ne posent aucun problème, mais certains types de substrats ont une résistance (par exemple environ 100 Q.cm) qui consomme de l'énergie à cause de la dissipation d'énergie induite de façon électrostatique. La figure 36 est une vue en perspective de la structure de l'in- ductance L1. Comme représenté sur la figure 36, l'inductance LI est formée en enroulant un conducteur en une forme en spirale, et elle est donc appelée ci-après une "inductance en spirale SI". Le centre de la spirale, qui est une première extrémité de l'inductance en spirale SI, est connecté à une interconnexion WL sous-jacente par l'intermédiaire d'une partie de contact CP qui traverse une pellicule isolante inter-couche, non représen- tée. Comme on l'a décrit, il est courant que des dispositifs à semi-conducteur ayant chacun un circuit de haute fréquence comprennent ce qu'on appelle une inductance en spirale. Un côté de l'inductance en spi- raie a une dimension de 100 à 200 pm, et une couche isolante dont les dimensions sont appropriées à celles de l'inductance en spirale est formée à la surface d'une plaquette d'interconnexion, sous l'inductance en spirale. Il y a cependant un problème consistant en ce qu'une couche isolante avec une étendue excessivement grande est un obstacle à la mini- aturisation des dispositifs à semiconducteur, tandis qu'une couche isolante avec une étendue excessivement petite ne permet pas de négliger la dissipation de puissance induite de façon électrostatique et la dissipation de puissance induite de façon électromagnétique qui sont dues à l'inductance en spirale. Un premier aspect de la présente invention porte sur un dispositif à semiconducteur comprenant: un substrat semiconducteur; une première pellicule d'oxyde d'isolation formée sur une surface principale du substrat semiconducteur; et un élément inductif formé sur une région dans laquelle la première pellicule d'isolation est formée, avec interposition d'une pellicule isolante inter-couche, dans lequel la première pellicule d'oxyde d'isolation est formée de façon qu'une distance horizontale entre une surface d'extrémité de la première pellicule d'oxyde d'isolation et la plus proche des surfaces d'extrémité de l'élément inductif ne soit pas inférieure à une distance verticale entre une surface inférieure de l'élément inductif, qui est opposée à la première pellicule d'oxyde d'isolation, et une surface du substrat semiconducteur. Un second aspect de la présente invention porte sur un dispositif à semiconducteur comprenant: un substrat semiconducteur; une première pellicule d'oxyde d'isolation formée sur une surface principale du substrat semiconducteur; un élément inductif formé dans une région dans laquelle la première pellicule d'oxyde d'isolation est formée, avec interposition d'une pellicule isolante inter-couche; et une couche conductrice formée à une hauteur située entre la première pellicule d'oxyde d'isolation et l'élément inductif; dans lequel la couche conductrice est formée de fa- çon qu'une distance horizontale entre une surface d'extrémité de la couche conductrice et la plus proche des surfaces d'extrémité de l'élément inductif ne soit pas inférieure à une distance verticale entre une surface inférieure de l'élément inductif et une surface du substrat semiconducteur. Un troisième aspect de la présente invention porte sur un dispo- sitif à semiconducteur comprenant: un substrat semiconducteur; une première pellicule d'oxyde d'isolation formée dans une surface principale du substrat semiconducteur; un élément inductif formé sur une région dans laquelle la première pellicule d'oxyde d'isolation est formée, avec interposition d'une pellicule isolante inter-couche; et une région de motif fictif formée autour de la première pellicule d'oxyde d'isolation et divisée par une seconde pellicule d'oxyde d'isolation ayant une largeur inférieure à celle de la première pellicule d'oxyde d'isolation, en une vue en plan. Dans un dispositif à semiconducteur conforme à un quatrième aspect de la présente invention, la première pellicule d'oxyde d'isolation est formée de façon qu'une distance horizontale entre chaque surface d'extrémité de la première pellicule d'oxyde d'isolation et la plus proche des surfaces d'extrémité de l'élément inductif ne soit pas inférieure à une distance verticale entre la surface inférieure de l'élément inductif et la surface du substrat semiconducteur. Dans un dispositif à semiconducteur conforme à un cinquième aspect de la présente invention, le substrat semiconducteur est un substrat silicium sur isolant (ou SOI) comprenant une partie de substrat destinée à former une base, une pellicule d'oxyde enterrée formée sur la partie de substrat, et une couche SOI formée sur la pellicule d'oxyde enterrée; et la distance verticale est une distance verticale entre la surface inférieure de l'élément inductif et une surface de la partie de substrat. Dans un dispositif à semiconducteur conforme à un sixième aspect de la présente invention, la première pellicule d'oxyde d'isolation comprend une première partie ayant une première largeur et s'étendant dans une direction de la profondeur par rapport à une surface de la pellicule d'oxyde enterrée, et une seconde partie ayant une seconde largeur inférieure à la première largeur et étant formée de façon continue sous la première partie, en s'étendant dans une direction de la profondeur par rapport à la surface de la pellicule d'oxyde enterrée, pour atteindre la pel- licule d'oxyde enterrée; et la surface d'extrémité de la première pellicule d'oxyde d'isolation est une surface de la seconde partie. Dans un dispositif à semiconducteur conforme à un septième aspect de la présente invention, la première pellicule d'oxyde d'isolation a une largeur prédéterminée et s'étend dans une direction de la profondeur par rapport à une surface de la pellicule d'oxyde enterrée. Dans un dispositif à semiconducteur conforme à un huitième aspect de la présente invention, la première pellicule d'oxyde d'isolation a une forme rectangulaire en une vue en plan; et la région de motif fictif a une largeur de 5% ou plus d'une longueur d'un côté court de la première pellicule d'oxyde d'isolation. Dans un dispositif à semiconducteur conforme à un neuvième aspect de la présente invention, la région de motif fictif comprend une partie de champ définie par la seconde pellicule d'oxyde d'isolation; et un rapport d'aire de la seconde pellicule d'oxyde d'isolation dans la région de motif fictif vis-à-vis de la partie de champ est fixé à environ 1:1. Dans le dispositif à semiconducteur du premier aspect, la première pellicule d'oxyde d'isolation est formée de façon que la distance horizontale entre chaque surface d'extrémité de la première pellicule d'oxyde d'isolation et la plus proche des surfaces d'extrémité de l'élément inductif ne soit pas inférieure à la distance verticale entre la surface infé- rieure de l'élément inductif et la surface du substrat semiconducteur. Ceci réduit la capacité parasite entre l'élément inductif et le substrat semi-conducteur au voisinage des surfaces d'extrémité de la première pellicule d'oxyde d'isolation, ce qui conduit à une réduction de la dissipation d'énergie induite de façon électrostatique. En outre, la dissipation d'énergie induite de façon électromagnétique peut être réduite en diminuant des angles de perspective qui sont définis lorsque l'élément inductif est observé à partir du substrat semiconducteur, au voisinage des surfaces d'extrémité de la première pellicule d'oxyde d'isolation. Dans le dispositif à semiconducteur du second aspect, la couche conductrice est formée de façon que la distance horizontale entre chaque surface d'extrémité de la couche conductrice et la plus proche des surfaces d'extrémité de l'élément inductif ne soit pas inférieure à la dis-tance verticale entre la surface inférieure de l'élément inductif et la sur- face du substrat semiconducteur. Ceci réduit la capacité parasite entre l'élément inductif et la couche conductrice, ce qui conduit à une réduction de la dissipation d'énergie induite de façon électrostatique. En outre, la dissipation d'énergie induite de façon électromagnétique peut être réduite en diminuant des angles de perspective qui sont définis lorsque l'élément inductif est observé à partir des parties de bord de la couche conductrice. Le dispositif à semiconducteur du troisième aspect comprend, autour de la première pellicule d'oxyde d'isolation, la région de motif fictif qui est divisée par la seconde pellicule d'oxyde d'isolation ayant une faible largeur dans la vue en plan. Par conséquent, lorsque la première pellicule d'oxyde d'isolation est formée par polissage chimio-mécanique, un creusement dans la première pellicule d'oxyde d'isolation ne s'étendrait pas au-delà de la région de motif fictif. Ceci évite l'extension du creuse-ment jusqu'aux régions de formation de transistors. Dans le dispositif à semiconducteur du quatrième aspect, la dis- sipation d'énergie induite de façon électrostatique et la dissipation d'énergie induite de façon électromagnétique peuvent être réduites dans une structure ou l'autre: la structure dans laquelle la couche conductrice est formée à une hauteur située entre la première pellicule d'oxyde d'isolation et l'élément inductif; et la structure dans laquelle la région de motif fictif comprenant la seconde pellicule d'oxyde d'isolation est formée au- tour de la première pellicule d'oxyde d'isolation. Dans le dispositif à semiconducteur du cinquième aspect, le substrat semiconducteur est le substrat SOI. Ceci assure l'isolation entre éléments et permet l'utilisation d'une largeur minimale de la pellicule d'oxyde d'isolation, la largeur étant déterminée par la microlithographie. Il est donc possible de réduire la taille du dispositif. Dans le dispositif à semiconducteur du sixième aspect, la première pellicule d'oxyde d'isolation est une pellicule d'oxyde d'isolation complète incluant en partie ce qu'on appelle une pellicule d'oxyde d'isola- tion partielle. La première pellicule d'oxyde d'isolation est constituée par une première partie ayant la première largeur et s'étendant dans la direction de la profondeur par rapport à la surface de la pellicule d'oxyde en-terrée, et une seconde partie ayant la seconde largeur, inférieure à la première largeur, et qui est formée sous la première partie, s'étendant dans la direction de la profondeur par rapport à la surface de la pellicule d'oxyde enterrée, pour atteindre cette pellicule d'oxyde enterrée. Par conséquent, dans un tel dispositif à semiconducteur qui assure l'isolation entre éléments avec une pellicule d'oxyde d'isolation partielle, la première pellicule d'oxyde d'isolation peut être formée dans le processus de forma- tion de la pellicule d'oxyde d'isolation partielle pour assurer l'isolation entre éléments. Ceci simplifie la fabrication. Dans le dispositif à semiconducteur du septième aspect, la première pellicule d'oxyde d'isolation est ce qu'on appelle une pellicule d'oxyde d'isolation complète, qui a une largeur prédéterminée et s'étend dans la direction de la profondeur par rapport à la surface de la pellicule d'oxyde enterrée. Par conséquent, dans un tel dispositif à semiconducteur qui assure l'isolation entre éléments avec une pellicule d'oxyde d'isolation complète, la première pellicule d'oxyde d'isolation peut être formée dans le processus de formation de la pellicule d'oxyde d'isolation complète pour assurer l'isolation entre éléments. Ceci simplifie le processus de fabrication. En outre, cette première pellicule d'isolation n'a pas de région de faible épaisseur et de résistance élevée, contrairement à celles incluant en partie la pellicule d'oxyde d'isolation partielle. Ceci permet une réduction de la dissipation d'énergie induite de façon électromagnétique dans cette pellicule. Dans le dispositif à semiconducteur du huitième aspect, la région de motif fictif a une largeur de 5% ou plus de la longueur des côtés courts de la première pellicule d'oxyde d'isolation. Ceci évite qu'un creusement s'étende au-delà de la région de motif fictif. Dans le dispositif à semiconducteur du neuvième aspect, le rapport d'aire de la seconde pellicule d'oxyde d'isolation dans la région de motif fictif vis-à-vis de la partie de champ est fixé de façon à être approximativement de 1:1 dans la vue en plan. Ceci évite effectivement qu'un creusement s'étende au-delà de la région de motif fictif. Chacune des caractéristiques de l'invention énoncées ci-dessus peut être considérée isolément ou en combinaison d'une ou plusieurs autres. Un but de la présente invention est de munir un dispositif à semiconducteur d'une inductance en spirale, qui détermine l'aire d'une cou- che isolante devant être formée dans la surface d'une plaquette d'inter- connexion sous l'inductance en spirale. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de la des- cription se réfère aux dessins annexés, dans lesquels: La figure 1 est une coupe montrant un exemple de la structure d'un dispositif à semiconducteur avec une inductance en spirale; La figure 2 est une coupe montrant un exemple de la structure d'un dispositif à semiconducteur avec une inductance en spirale formée au-dessus d'une pellicule d'oxyde d'isolation complète incluant en partie une pellicule d'oxyde d'isolation partielle; La figure 3 est une coupe de la structure d'un dispositif à semi-conducteur conforme à un premier mode de réalisation préféré de la pré-sente invention; La figure 4 est une coupe montrant clairement les caractéristiques de la structure du dispositif à semiconducteur conforme au premier mode de réalisation préféré de la présente invention; La figure 5 est une coupe illustrant les effets de la structure du dispositif à semiconducteur conforme au premier mode de réalisation pré- féré de la présente invention; Les figures 6 et 7 sont des schémas illustrant les effets de la structure du dispositif à semiconducteur conforme au premier mode de réalisation préféré de la présente invention; La figure 8 est une coupe de la structure d'une première modifi- cation dans le dispositif à semiconducteur conforme au premier mode de réalisation préféré de la présente invention; La figure 9 est une coupe de la structure d'une seconde modification dans le dispositif à semiconducteur conforme au premier mode de réalisation préféré de la présente invention; La figure 10 est une coupe de la structure d'un dispositif à semiconducteur conforme à un second mode de réalisation préféré de la présente invention; La figure 11 est une coupe de la structure d'une modification dans le dispositif à semiconducteur conforme au second mode de réalisa- tion préféré de la présente invention; La figure 12 est une vue en plan illustrant des interconnexions sous une inductance en spirale; La figure 13 est une coupe illustrant les effets de creusement dans une pellicule d'oxyde d'isolation; La figure 14 est une coupe de la structure d'un dispositif à semiconducteur conforme à un troisième mode de réalisation préféré de la présente invention; La figure 15 est une coupe de la structure d'une modification dans le dispositif à semiconducteur conforme au troisième mode de réali- sation préféré; La figure 16 est une vue en plan illustrant l'emplacement d'une région de motif fictif; La figure 17 est une vue en plan illustrant la forme de la région de motif fictif; La figure 18 est une coupe de la structure d'un dispositif à semiconducteur conforme à un quatrième mode de réalisation préféré de la présente invention; La figure 19 est un schéma illustrant la manière de réduire une capacité parasite; La figure 20 est une coupe de la structure d'un dispositif à semiconducteur conforme au quatrième mode de réalisation préféré de la présente invention; La figure 21 est une coupe d'une forme d'isolation entre éléments avec une pellicule d'oxyde d'isolation par tranchée; Les figures 22 à 26 sont des coupes relatives à un procédé de fabrication d'une forme d'isolation entre éléments avec la pellicule d'oxyde d'isolation par tranchée; La figure 27 est une coupe d'une forme d'isolation entre éléments avec une pellicule d'oxyde d'isolation par tranchée; Les figures 28 à 34 sont des coupes relatives à un procédé de fabrication d'une autre forme d'isolation entre éléments avec la pellicule d'oxyde d'isolation par tranchée; La figure 35 est un schéma synoptique montrant un exemple de la structure d'un dispositif à semiconducteur avec un circuit de haute fré- quence; et La figure 36 est une vue en perspective de la structure d'une inductance en spirale. Introduction Avant de présenter des descriptions de modes de réalisation préférés d'un dispositif à semiconducteur conforme à la présente invention, on envisagera la structure d'un dispositif à semiconducteur 90A, il-lustré sur la figure 1, à titre d'exemple d'un dispositif à semiconducteur avec une inductance en spirale. La figure 1 montre seulement une partie du dispositif à semi- conducteur 90A. En prenant à titre d'exemple le dispositif à semiconducteur 90 illustré sur la figure 35, une région de la partie de circuit RF 91 et une région de la partie logique 92 sont respectivement représentées sous la forme d'une partie de circuit RF RP et d'une partie logique LP. En se référant à la figure 1, on note que la partie de circuit RF RP et la partie logique LP sont formées sur un substrat silicium sur isolant, ou SOI, SB, qui est constitué par un substrat en silicium 1, une pellicule d'oxyde enterrée 2 formée sur le substrat en silicium 1, et une couche SOI 3 formée sur la pellicule d'oxyde enterrée 2. Dans la partie de circuit RF, RP, une pellicule d'oxyde d'isola- tion par tranchée 17 est formée dans une zone de la couche SOI 3 qui correspond à la zone d'une inductance en spirale SI (voir la figure 36 en ce qui concerne la structure en plan de l'inductance en spirale). La pellicule d'oxyde d'isolation par tranchée 17 s'étend jusqu'à la partie logique LP. Dans la partie logique LP, la couche SOI 3 est divisée en deux ré- gions SOI 71 et 72 par une pellicule d'oxyde d'isolation par tranchée 15, et des transistors MOS Q31 et Q32 sont respectivement formés sur les régions SOI 71 et 72. Chacun des transistors MOS Q31 et Q32 comprend une pellicule isolante de grille GZ formée sur la région SOI 71 ou 72, une électrode de grille GT formée sur la pellicule isolante de grille GZ, une pellicule de siliciure GS formée sur l'électrode de grille GP, et une pellicule isolante de paroi latérale GW formée de façon à recouvrir les faces latérales des pellicules respectives ci-dessus. Ces transistors MOS Q31 et Q32 sont d'un type courant, sans caractéristique spéciale dans leurs structures et leur procédé de fabrication. En ce qui concerne le transistor MOS Q31, il y a en outre une pellicule de silicium SS formée à la surface de la région SOI 71 à l'extérieur de la pellicule isolante de paroi latérale GW, et des régions de source/drain SD. Il va sans dire que le transistor MOS Q32 a la même structure, mais on ne peut pas voir cette structure simplement du fait que la figure montre la coupe du transistor MOS Q32 dans la direction longitudinale de l'électrode de grille GT. Une pellicule isolante inter-couche 4, consistant par exemple en une pellicule d'oxyde de silicium, est formée de façon à recouvrir la surface complète du substrat SOI SB, et une interconnexion WL est formée sur la pellicule isolante inter-couche 4 pour établir une connexion électrique entre l'inductance en spirale SI et le transistor MOS 31. Une pellicule isolante inter-couche 5, consistant par exemple en une pellicule d'oxyde de silicium, est formée de façon à recouvrir la surface de la pellicule isolante inter-couche 4, et l'inductance en spirale SI est formée sur la pellicule isolante inter-couche 5. Une extrémité de l'inductance en spirale SI est connectée à l'interconnexion WL par l'intermédiaire de la partie de contact CP qui atteint l'interconnexion WL à travers la pellicule isolante inter-couche 5. L'interconnexion WL est connectée électriquement à des éléments à semiconducteur tels que des transistors MOS, mais de telles connexions électriques ne sont pas représentées sur la figure. Contrairement aux pellicules d'oxyde d'isolation par tranchée 15 et 17 qui établissent une isolation électrique complète entre les régions SOI, des pellicules d'oxyde d'isolation sous lesquelles on trouve la région SOI 3 ainsi qu'une région de caisson WR, sont appelées "pellicules d'oxyde d'isolation partielle". Pellicule d'Oxyde d'Isolation Partielle On présente maintenant une brève description des pellicules d'oxyde d'isolation partielle. En principe, les transistors MOS ne donnent lieu à aucun déverrouillage en relation avec d'autres transistors MOS, lorsque chacun d'eux est complètement isolé électriquement d'autres éléments par une pellicule d'oxyde d'isolation complète. Par conséquent, la fabrication de dispositifs SOI, comportant chacun des transistors CMOS, utilisant une pellicule d'oxyde d'isolation complète a eu le mérite d'être capable d'utiliser une largeur d'isolation minimale qui est déterminée par la microlithographie, et de réduire ainsi l'aire de puce. Cependant, de tels dispositifs SOI sont affectés par des effets de corps flottant de substrat, tels que des non-linéarités dans des caractéristiques courant-tension à cause de porteurs (trous pour des transistors NMOS) qui sont produits par ionisation par chocs et sont ensuite stockés dans la région de formation de canal (région de corps); une dé-gradation de la tension de claquage en fonctionnement; et la dépendance du temps de retard vis-à-vis de la fréquence, à cause d'un potentiel élec- trique instable dans la région de formation de canal. A cet égard, on a imaginé des pellicules d'oxyde d'isolation partielle, qui sont également appelés isolation par tranchée partielle. En prenant à titre d'exemple la structure de la figure 1, on note que des porteurs peuvent se déplacer à travers la région de caisson WR sous la pellicule d'oxyde d'isolation partielle 15. Ceci évite que des porteurs soient stockés dans la région de formation de canal et permet de fixer le potentiel électrique dans la région de formation de canal à travers la région de caisson WR. Ainsi, aucun problème n'est occasionné par les effets de corps flot-tant de substrat. En retournant à la figure 1, on note que le dispositif à semi- conducteur 90A est construit de façon que la pellicule d'oxyde d'isolation partielle ou la pellicule d'oxyde d'isolation par tranchée 17 soit formée dans la zone de la couche SOI 3 correspondant à la zone de l'inductance à spirale SI. Il en est ainsi du fait que la pellicule d'oxyde d'isolation partielle, qui est utilisée dans la partie logique LP, est également utilisée dans la partie de circuit RF RP, en vue de la simplification du processus de fabrication. Cependant, la région de caisson WR sous la pellicule d'oxyde d'isolation par tranchée 17 est mince et a des valeurs élevées de résistance, à cause de sa faible concentration en impuretés. Par conséquent, la capacité parasite Cl dans l'inductance L1 illustrée sur la figure 35 est mise à la masse à travers la région de caisson WR, et la valeur de la résistance R1 sur la figure 35 devient élevée. Lorsque la valeur de la résistance R1 augmente, une puissance plus élevée est consommée par dissipation d'énergie induite de façon électrostatique. En outre, la circula- tion d'un courant à travers l'inductance en spirale SI produit des courants de Foucault dans la région de caisson WR, ce qui conduit à une dissipation d'énergie induite de façon électromagnétique. Les inventeurs de la présente invention ont donc imaginé une structure qui réduira la dissipation d'énergie induite de façon électrostati- que et la dissipation d'énergie induite de façon électromagnétique, en formant une pellicule d'oxyde, au lieu de la région de caisson WR, sous la pellicule d'oxyde d'isolation par tranchée 17. La figure 2 montre un dispositif à semiconducteur 90B avec une telle structure. Pour simplifier, seules l'inductance en spirale SI et la structure située au-dessous sont représentées sur la figure 2. Le dispositif à semiconducteur 90B est à tous autres égards identiques au dispositif à semiconducteur 90A de la figure 1. Les mêmes références numériques que sur la figure 1 désignent des éléments semblables ou correspondants, et ils ne sont pas mentionnés ici, pour éviter une redite. Le dispositif à semiconducteur 90B de la figure 2 est construit de façon qu'une pellicule d'oxyde d'isolation par tranchée 18, qui est une pellicule d'oxyde d'isolation complète incluant en partie une pellicule d'oxyde d'isolation partielle, soit formée dans une étendue de la couche SOI 3 qui correspond à l'étendue de l'inductance en spirale SI. La pellicule d'oxyde d'isolation par tranchée 18 est constituée par une première partie 181 ayant une première largeur et s'étendant dans une direction approximativement perpendiculaire à la surface de la pellicule d'oxyde enterrée 2, et une seconde partie 182 ayant une seconde largeur inférieure à la première largeur et formée en continuité sous la premièrepartie 181, en s'étendant de façon approximativement perpendiculaire à la surface de la pellicule d'oxyde enterrée 2. Au moins la seconde partie 182 est formée de façon à correspondre à l'étendue de l'inductance en spirale SI. Avec une telle structure, le dispositif à semiconducteur 90B peut réduire la dissipation d'énergie induite de façon électrostatique et la dissipation d'énergie induite de façon électromagnétique par rapport au dis-positif à semiconducteur 90A sur la figure 1. Cependant, dans des régions ou parties de bord X de la pellicule d'oxyde d'isolation par tranchée 18, la couche SOI 3 s'étend sous la première partie 181, en formant des saillies DP. Comme la région de caisson WR sous la pellicule d'oxyde d'isolation par tranchée 17 sur la figure 1, les saillies DP ont des valeurs de résistance élevées, et les inventeurs de la présente invention se sont aperçus qu'il n'était pas possible dans une telle structure de négliger la dissipation d'énergie induite de façon électrostatique et la dissipation d'énergie induite de façon électromagnétique. Ils ont donc effectué une analyse de la dissipation d'énergie induite de façon électrostatique et de la dissipation d'énergie induite de façon électromagnétique et sont parvenus à réaliser une structure permettant une réduction supplémentaire de la dissipation précitée. A. Premier Mode de Réalisation Préféré A-1. Structure du Dispositif La structure d'un dispositif à semiconducteur 100 qui réduira davantage la dissipation d'énergie induite de façon électrostatique et la dissipation d'énergie induite de façon électromagnétique est illustrée sur la figure 3, à titre de premier mode de réalisation préféré du dispositif à semiconducteur conforme à la présente invention. Pour simplifier, seules l'inductance en spirale SI et la structure située au-dessous sont représentées sur la figure 3. Le dispositif à semiconducteur 100 est à tous autres égards identique au dispositif à semiconducteur 90A représenté sur la fi- gure 1. Les mêmes numéros de référence que sur la figure 1 désignent des éléments semblables ou correspondants et ils ne sont pas mentionnés ici pour éviter une redite. Le dispositif à semiconducteur 100 sur la figure 3 est construit de façon qu'une pellicule d'oxyde d'isolation par tranchée 19, qui est une pellicule d'oxyde d'isolation complète incluant en partie la structure d'une pellicule d'oxyde d'isolation partielle, soit formée dans une étendue de la surface de la couche SOI 3 plus grande que celle correspondant à l'étendue de l'inductance en spirale SI. En outre, une pellicule de siliciure 51 est formée sur la surface principale de la couche SOI 3 autour de la pellicule d'oxyde d'isolation par tranchée 19. La pellicule d'oxyde d'isolation par tranchée 19 est constituée par une première partie 191 ayant une première largeur et s'étendant dans une direction approximativement perpendiculaire à la surface de la pellicule d'oxyde enterrée 2, et une seconde partie 192 ayant une seconde largeur inférieure à la première largeur et qui est formée en continuité au-dessous de la première partie 191, en s'étendant de façon approximativement perpendiculaire à la surface de la pellicule d'oxyde enter- rée 2. Elle est formée de façon qu'une distance horizontale entre chaque surface d'extrémité de la seconde partie 192 (c'est-à-dire la surface d'extrémité de chaque saillie DP de la couche SOI 3 sous la première partie 191) et la surface d'extrémité la plus proche d'une multiplicité de côtés de l'inductance de spirale SI, soit supérieure ou égale à une distance prédé- terminée. Ici, la seconde partie 192 d'une largeur inférieure à celle de la première partie 191 correspond à la structure d'une pellicule d'oxyde d'isolation complète. On va maintenant décrire les détails de cette structure en se référant à la figure 4. La figure 4 simplifie la structure de la figure 3, en omettant les hachures de la pellicule d'oxyde d'isolation par tranchée 19, et les pellicules isolantes inter-couches 4 et 5. En se référant à la figure 4, on note que la distance horizontale entre la surface d'extrémité de chaque saillie DP de la couche SOI 3 et la surface d'extrémité la plus proche de l'inductance en spirale SI est dési- gnée par So, et une distance entre la surface inférieure de l'inductance en spirale SI et la surface principale supérieure du substrat en silicium 1 est désignée par Do. Sur la figure 4, le rapport de forme n'est pas correct et il en est de même pour le rapport entre la distance So et la taille de I'induc- tance en spirale SI. Pour mettre en évidence la distance So, celle-ci est représentée à une plus grande échelle que l'inductance en spirale SI. La distance So est fixée de façon à ne pas être inférieure à la distance Do (S0 D0), pour réduire ainsi la dissipation d'énergie induite de façon électrostatique et la dissipation d'énergie induite de façon électromagnétique aux saillies DP de la couche SOI 3. En effet, lorsque la distance So (la distance entre la saillie DP de la couche SOI et l'inductance en spirale SI) augmente, la capacité parasite entre la saillie DP et l'inductance en spirale SI diminue et la dissipation d'énergie induite de façon électrostatique est réduite. En outre, on peut réduire la dissipation d'énergie induite de façon électromagnétique en diminuant des angles de perspective qui sont définis lorsqu'on observe l'inductance en spirale SI à partir des saillies DP. On va maintenant présenter une description plus détaillée de la réduction de la dissipation d'énergie induite de façon électromagnétique, en se référant aux figures 5 à 7, La figure 5 montre un angle de perspective 01 qui est formé lorsque l'inductance en spirale SI est observée à partir de l'une des saillies DP. L'angle de perspective est défini comme un angle formé par les centres de deux surfaces d'extrémité opposées de l'inductance en spirale SI avec pour sommet un point sur la saillie DP. Les figures 6 et 7 illustrent schématiquement la dissipation d'énergie induite de façon électromagnétique qui est due à l'inductance en spirale SI. La figure 6 montre le cas pour un angle de perspective 01 relativement petit; et la figure 7 montre le cas pour un angle de perspective 01 relativement grand, et dans un cas comme dans l'autre le sens de circulation du courant dans les deux côtés opposés de l'inductance en spirale SI est indiqué par des symboles. Sur les côtés droit et gauche de l'inductance en spirale SI, les sens du courant circulant à un certain instant sont diamétralement opposés l'un à l'autre, et des champs magnétiques induits par de telles circula- tions de courant sur ces côtés sont dirigés différemment. Lorsque l'angle de perspective 01 est relativement petit, comme représenté sur la figure 6, des champs magnétiques MG1 et MG2 au niveau de la saillie DP, qui sont respectivement établis par les côtés gauche et droit de l'inductance en spirale SI, sont dirigés de façon presque opposée et s'annulent mutuellement, ce qui réduit la dissipation d'énergie induite de façon électromagnétique. Cet effet devient plus notable lorsque l'angle de perspective 01 diminue, c'est-à-dire lorsque la distance horizontale So entre la sur-face d'extrémité d'une saillie DP et une surface d'extrémité correspondante de l'inductance en spirale SI augmente. Au contraire, des angles de perspective 01 plus grands augmentent la dissipation d'énergie induite de façon électromagnétique. Un cas extrême est représenté sur la figure 7. Sur la figure 7, la surface d'extrémité d'une saillie DP est à une certaine distance d'une surface d'extrémité correspondante de l'inductance en spirale SI, mais leurs positions relatives dans la direction avantarrière sont différentes de celles de la figure 6 dans la mesure où l'angle de perspective 01 est grand. Par conséquent, les champs magnétiques MG1 et MG2 à la saillie DP, qui sont respectivement établis par les côtés gauche et droit de l'inductance en spirale SI, sont orientés presque dans la même direction et se renforcent mutuellement, ce qui augmente la dis- sipation d'énergie induite de façon électromagnétique. On décrira ultérieurement dans un quatrième mode de réalisation préféré comment réduire ici la dissipation d'énergie induite de façon électrostatique. A-2. Effets Comme on l'a décrit, en fixant les distances horizontales Sp en- tre les surfaces d'extrémité des saillies DP de la couche SOI et des surfa-ces d'extrémité correspondantes de l'inductance en spirale SI de façon qu'elles ne soient pas inférieures à la distance Do entre la surface inférieure de l'inductance en spirale SI et la surface principale supérieure du substrat en silicium 1, il est possible de réduire la dissipation d'énergie induite de façon électromagnétique au niveau des saillies DP, ainsi que la dissipation d'énergie induite de façon électrostatique. Une augmentation de la dissipation d'énergie induite de façon électrostatique et de la dissipation d'énergie induite de façon électromagnétique réduira le facteur Q (le facteur obtenu en divisant l'énergie em- magasinée dans l'inductance par divers types de dissipation) qui repré- sente les performances de l'inductance. Ainsi, le fait de réduire la dissipation d'énergie induite de façon électrostatique et la dissipation d'énergie induite de façon électromagnétique contribuera à une augmentation du facteur Q, c'est-à-dire une amélioration des performances, entraînant une augmentation du rendement des circuits et une réduction du facteur de bruit. Dans un exemple, la distance So et la distance Do sont respectivement d'environ 8 pm et 4 pm. Il est difficile de changer notablement la distance Do, qui est déterminée par la structure de base du dispositif à semiconducteur, mais on peut changer aisément la distance So en changeant la configuration de la pellicule d'oxyde d'isolation par tranchée 19. En outre, du fait qu'un côté de l'inductance en spirale SI a une grande dimension (environ 100 à 200 pm), l'aire complète du dispositif à semiconducteur ne serait pas très fortement augmentée, même si la distance So était quelque peu augmentée. Lorsque la distance So est de 8 pm, comme décrit ci-dessus, et l'inductance en spirale SI a une dimension de 200 pm, par exemple, l'aire du dispositif à semiconducteur sera augmentée seulement d'environ 1,2 fois par rapport à ce qu'elle est lorsque la distance So est égale à 0, c'est-à-dire lorsque l'inductance en spirale SI et la pellicule d'oxyde d'isolation par tranchée 19 ont approximativement la même aire. A-3. Première Modification Le dispositif à semiconducteur 100 envisagé cidessus est construit de façon que la pellicule d'oxyde d'isolation par tranchée 19, qui est une pellicule d'oxyde d'isolation complète incluant en partie la structure d'une pellicule d'oxyde d'isolation partielle, soit formée dans une étendue de la surface de la couche SOI 3 plus grande que celle correspondant à l'étendue de l'inductance en spirale SI. Cette pellicule d'oxyde d'isolation par tranchée 19 peut être remplacée par une pellicule d'oxyde d'isolation par tranchée 20, qui est une pellicule d'oxyde d'isolation complète, comme illustré dans un dispositif à semiconducteur 100A de la figure 8. Dans cette structure, la pellicule d'oxyde d'isolation par tranchée 20 a une largeur prédéterminée et s'étend de façon approximative-ment perpendiculaire à la surface de la pellicule d'oxyde enterrée 2. La pellicule d'oxyde d'isolation par tranchée 20 est formée de façon que la distance horizontale entre chaque surface d'extrémité de la pellicule d'oxyde d'isolation par tranchée 20 (c'est-à-dire la surface d'extrémité de la couche SOI 3) et une surface d'extrémité correspondante de l'inductance en spirale SI soit égale à une distance S2. Sur la figure 8, le rapport de forme n'est pas correct et il en est de même pour le rapport entre la distance S2 et la taille de l'inductance en spirale SI. Pour mettre en évidence la distance S2, celle-ci est représentée à plus grande échelle que l'inductance en spirale SI. En fixant la distance S2 de façon qu'elle ne soit pas inférieure à la distance Do (S2 >_ Do), le dispositif à semiconducteur 100A, comme le dispositif à semiconducteur 100, peut réduire la dissipation d'énergie induite de façon électrostatique et la dissipation d'énergie induite de façon électromagnétique dans les parties de bord de la couche SOI 3. Dans le dispositif à semiconducteur 100A, la pellicule de sili- ciure 51 est formée sur la surface principale de la couche SOI 3 autour de la pellicule d'oxyde d'isolation par tranchée 20, comme dans le dispositif à semiconducteur 100. La pellicule de siliciure 51 est formée par exemple en déposant une pellicule de métal, comme du cobalt ou du titane, sur la couche SOI 3, et en provoquant ensuite la transformation de la pellicule de métal en siliciure, par la réaction de formation de siliciure. La pellicule de siliciure 51 a une résistance de valeur inférieure à celle de la couche SOI 3, et par conséquent un courant peut circuler aisément vers la masse à travers la couche SOI 3. Ceci réduit davantage la dissipation d'énergie induite de façon électrostatique, ce qui contribue à améliorer le facteur Q. A-2. Seconde modification Bien que les dispositifs à semiconducteur 100 et 100A envisagés ci-dessus soient tous deux formés sur des substrats SOI, SB, il faut noter que l'application de la présente invention n'est pas limitée au substrat SOI. En fait, la présente invention est applicable par exemple à des substrats en silicium correspondant à ce qu'on appelle le substrat massif. Plus précisément, comme illustré dans un dispositif à semi-conducteur 100B de la figure 9, une pellicule d'oxyde d'isolation par tranchée 20A peut être formée dans une étendue de la surface d'un substrat en silicium 10 plus grande que celle correspondant à l'étendue de l'induc- tance en spirale SI. Dans cette structure, la pellicule d'oxyde d'isolation par tranchée 20A d'une largeur prédéterminée est formée de façon presque perpendiculaire dans le substrat de silicium 10. La pellicule d'oxyde d'isolation par tranchée 20A est formée de façon qu'une distance horizontale entre chaque surface d'extrémité de la pellicule d'oxyde d'isolation par tranchée 20A (c'est-à-dire la surface d'extrémité du substrat en silicium 10) et une surface d'extrémité correspondante de l'inductance en spirale SI, soit égale à la distance S2. En fixant la distance S2 de façon qu'elle ne soit pas inférieure à la distance Do (S2 Do), le dispositif à semiconducteur 100B, comme le dispositif à semiconducteur 100A, peut réduire la dissipation d'énergie induite de façon électrostatique et la dissipation d'énergie induite de façon électromagnétique dans les parties de bord du substrat en silicium 10. B. Second Mode de Réalisation Préféré B-1. Structure du Dispositif Dans les structures du premier mode de réalisation préféré envisagé ci-dessus, la configuration de la pellicule d'oxyde d'isolation par tranchée, qui est formée dans la surface du substrat semiconducteur sous l'inductance en spirale, a été conçue de façon à réduire la dissipation d'énergie induite de façon électrostatique et la dissipation d'énergie in-duite de façon électromagnétique dans le substrat semiconducteur au voisinage de l'interface entre le substrat semiconducteur et la pellicule d'oxyde d'isolation par tranchée. Il faut cependant noter que l'application de la présente invention n'est pas limitée à la configuration de la pellicule d'oxyde d'isolation par tranchée. En fait, la présente invention est égale-ment applicable à la configuration de diverses couches conductrices, tel-les que des couches d'interconnexion. La figure 10 montre la structure d'un dispositif à semiconducteur 200 à titre de second mode de réalisation préféré du dispositif à semiconducteur conforme à la présente invention. Pour simplifier, seules l'inductance en spirale SI et la structure située au-dessous sont représentées sur la figure. Le dispositif à semiconducteur 200 est à tous autres égards identique au dispositif à semiconducteur 90A représenté sur la figure 1. Les mêmes numéros de référence que sur la figure 1 désignent des éléments semblables ou correspondants, et ils ne sont pas mentionnés ici pour éviter une redite. Le dispositif à semiconducteur 200 de la figure 10 est similaire au dispositif à semiconducteur 100 illustré sur la figure 3 par le fait que la pellicule d'oxyde d'isolation par tranchée 19 est formée dans la surface de la couche SOI 3, mais il en diffère par le fait qu'une couche d'interconnexion WL1 est formée dans une pellicule isolante inter-couche (non représentée) au-dessus de la pellicule d'oxyde d'isolation par tranchée 19. La couche d'interconnexion WL1 est formée de façon qu'une distance horizontale entre chaque surface d'extrémité de la couche d'interconnexion WL1 et la surface d'extrémité la plus proche de l'inductance en spirale SI soit égale à la distance Si. Sur la figure 10, le rapport de forme n'est pas correct et il en est de même pour le rapport entre la distance So et la taille de l'induc- tance en spirale SI. Pour mettre en évidence la distance S0, celle-ci est représentée à plus grande échelle que l'inductance en spirale SI. En fixant la distance S. de façon qu'elle ne soit pas inférieure à la distance Do (SI >_ Do), la capacité parasite entre la couche d'interconnexion WL1 et l'inductance en spirale SI est réduite, et de ce fait la dissi- pation d'énergie induite de façon électrostatique est réduite. En outre, la dissipation d'énergie induite de façon électromagnétique peut être réduite en diminuant les angles de perspective qui sont définis lorsque l'inductance en spirale SI est observée à partir des parties de bord de la couche d'interconnexion WL1. La couche d'interconnexion WL1 peut être une couche d'inter-connexion en métal ou en silicium polycristallin, à condition qu'elle soit une couche conductrice. Elle peut également être une couche conductrice, telle qu'un motif fictif de conducteurs métalliques, qui est formée à l'installation de ces conducteurs métalliques. Un tel motif fictif est formé pour éviter que les conducteurs métalliques soient trop espacés, afin d'améliorer ainsi la planéité lorsque la pellicule isolante inter-couche est aplanie par un traitement de polissage chimio-mécanique dans une structure dans laquelle les conducteurs métalliques sont recouverts par la pellicule isolante inter-couche. De cette manière, il est possible de réduire la dissipation d'énergie induite de façon électrostatique et la dissipation d'énergie in-duite de façon électromagnétique en évitant autant que possible de placer sous l'inductance en spirale SI des couches constituant des conducteurs, incluant des couches d'interconnexion. B-2. Modification Bien que le dispositif à semiconducteur 200 envisagé ci-dessus soit formé sur le substrat SOI, SB, il faut noter que l'application de la pré-sente invention n'est pas limitée au substrat SOI. En fait, la présente invention est également applicable à des substrats en silicium correspon- dant à ce qu'on appelle le substrat massif. Comme illustré dans un dispositif à semiconducteur 200 de la figure 11, la pellicule d'oxyde d'isolation par tranchée 20A peut être formée dans une étendue de la surface du substrat en silicium 10 plus grande que celle correspondant à l'étendue de l'inductance en spirale SI. Ensuite, la couche d'interconnexion WL1 peut être formée dans une pellicule isolante inter-couche (non représentée) sur la pellicule d'oxyde d'isolation par tranchée 20A, de façon que la distance horizontale entre chaque surface d'extrémité de la couche d'interconnexion WL1 et la surface d'extrémité la plus proche de l'inductance en spirale SI, soit égale à la distance Si. Il va sans dire, ici, que la distance S. est fixée de façon à ne pas être inférieure à la distance Do (SI Do). B-3. Interconnexion au-dessous de l'Inductance en Spirale Dans les structures mentionnées ci-dessus, on évite autant que possible de placer sous l'inductance en spirale SI des couches devant être des conducteurs. Cependant, en pratique, comme représenté sur la figure 10, l'inductance en spirale SI est connectée à l'interconnexion WL sous-jacente par l'intermédiaire de la partie de contact CP qui traverse une pellicule isolante inter-couche, non représentée. Par conséquent, au moins l'interconnexion WL est présente sous l'inductance en spirale SI. Dans un tel cas, on peut atténuer la dissipation d'énergie induite de façon électrostatique en plaçant des connexions entre l'interconnexion WL et l'autre interconnexion formée dans d'autres couches, à l'extérieur de l'étendue définie par la distance SI précitée. En procédant ainsi, on peut éviter une augmentation de la dissipation d'énergie induite de façon électrostatique, qui se produira aux connexions à l'endroit auquel deux couches conductrices, ou plus, se recouvrent. Une telle structure est illustrée sur la figure 12. La figure 12 est une vue en plan de l'inductance en spirale SI, dans laquelle les lignes en pointillés indiquent les positions situées à la distance SI de quatre côtés de l'inductance en spirale SI, sous la forme d'une région frontière de con-figuration d'interconnexion Z. Comme représenté sur la figure 12, l'interconnexion WL est formée de façon à s'étendre au-delà de la région frontière de configuration d'interconnexion Z, et à être connectée par l'intermédiaire d'une partie de contact CP1 à une interconnexion WL2 formée dans une couche différente. La même chose s'applique à l'autre extrémité de l'inductance en spirale SI. L'autre extrémité de l'inductance en spirale SI s'étend au-delà de la région de frontière de configuration d'interconnexion Z, et est connectée par l'intermédiaire d'une partie de contact CP2 à une interconnexion WL3 formée dans une couche différente. C. Troisième Mode de Réalisation Préféré C-1. Structure du Dispositif Dans les structures du premier mode de réalisation préféré conforme à la présente invention, la pellicule d'oxyde d'isolation par tranchée, qui est formée dans la surface du dispositif à semiconducteur sous l'inductance en spirale, s'étend sur une étendue plus grande que celle correspondant à l'étendue de l'inductance en spirale. Cependant, la formation de la pellicule d'oxyde d'isolation par tranchée sur une telle étendue agrandie est susceptible d'occasionner un creusement qui fait que la pellicule d'oxyde d'isolation par tranchée présente une forme en cuvette. Dans la formation de la pellicule d'oxyde d'isolation par tran- chée, après qu'une tranchée a été formée, une pellicule d'oxyde est introduite dans la tranchée et une partie inutile de la pellicule d'oxyde est en-levée par traitement de polissage chimio-mécanique. A ce moment, une tranchée d'une grande étendue donne lieu à un enlèvement trop important de la pellicule d'oxyde à partir de la tranchée, ce qui occasionne un creusement. A titre d'exemple de la manière selon laquelle le creusement se produit, la figure 13 montre une structure d'un dispositif à semiconducteur 80. En se référant à la figure 13, on note que dans le substrat SOI, SB, constitué par le substrat en silicium 1, la pellicule d'oxyde enterrée 2 for- mée sur le substrat en silicium 1 et la couche SOI 3 formée sur la pellicule d'oxyde enterrée 2, une pellicule d'oxyde d'isolation par tranchée 60 qui est une pellicule d'oxyde d'isolation partielle est formée dans une étendue de la surface de la couche SOI 3 plus grande que celle correspondant à l'étendue de l'inductance en spirale SI. Il y a des régions de formation de transistor MOS QR, ayant chacune une région SOI 73, des deux côtés de la pellicule d'oxyde d'isolation par tranchée 60. Un transistor MOS Q33 est formé dans chacune des régions SOI 73. Chaque transistor MOS Q33 comprend une pellicule isolante de grille GZ formée sur la région SOI 73, une électrode de grille GT formée sur la pellicule isolante de grille GZ, et une pellicule de siliciure GS formée sur l'électrode de grille GT. Ces transistors MOS 33 sont d'un type courant sans aucune caractéristique spéciale dans leurs structures et leur procédé de fabrication. La pellicule isolante inter-couche 4, formée par exemple par une pellicule d'oxyde de silicium, est établie de façon à recouvrir la totalité de la surface du substrat SOI, SB, et l'interconnexion WL est formée sur la pellicule d'isolation inter-couche 4 pour établir des connexions électriques entre l'inductance en spirale SI et les transistors MOS Q33. La pellicule isolante inter-couche 5, formée par exemple par une pellicule d'oxyde de silicium, est établie de façon à recouvrir la surface de la pellicule isolante inter-couche 4, et l'inductance en spirale SI est formée sur la pellicule isolante inter-couche 5. Une extrémité de l'inductance en spirale SI est connectée à l'interconnexion WL par l'intermédiaire de la partie de contact CP qui atteint l'interconnexion WL à travers la pellicule isolante inter-couche 5. Dans le dispositif à semiconducteur 80 avec une telle structûre, la surface de la pellicule d'oxyde d'isolation par tranchée 60 est creusée en cuvette. Les parties de bords supérieures d'une telle pellicule d'oxyde d'isolation par tranchée 60, où le creusement se produit, ont une forme différente de celles de pellicules d'oxyde d'isolation par tranchée normales, et peuvent avoir les effets nuisibles consistant dans l'abaissement de la valeur de seuil des transistors MOS Q33 en contact avec ces parties de bords supérieures, la dégradation de la fiabilité des pellicules isolantes de grille GZ, et autres. Il y a également une possibilité que des impuretés de source/drain puissent être implantées dans la région de formation de canal (partie de corps) à travers la pellicule d'oxyde d'isolation par tranchée 60 amincie, occasionnant ainsi une instabilité dans le fonctionne-ment du transistor. A titre de troisième mode de réalisation préféré du dispositif à semiconducteur conforme à la présente invention, la figure 14 montre une structure d'un dispositif à semiconducteur 300 qui empêchera le creusement dans la pellicule d'oxyde d'isolation par tranchée qui est formée sur une grande étendue. Pour simplifier, l'inductance en spirale SI et seulement la structure au voisinage de la pellicule d'oxyde d'isolation par tranchée 19 sous l'inductance en spirale SI sont représentées sur la figure 14. Le dispositif à semiconducteur 300 est à tous autres égards identique au dispositif à semiconducteur 80 illustré sur la figure 13. Les mêmes numéros de référence que sur la figure 13 désignent des éléments sem- blables ou correspondants et ils ne sont pas mentionnés ici pour éviter une redite. En se référant à la figure 14, on note que la pellicule d'oxyde d'isolation par tranchée 19, qui est une pellicule d'oxyde d'isolation complète incluant en partie la structure de la pellicule d'oxyde d'isolation par- tielle, est formée dans une étendue de la surface de la couche SOI 3 plus grande que celle correspondant à l'étendue de l'inductance en spirale SI. La structure de la pellicule d'oxyde d'isolation par tranchée 19 est illustrée sur la figure 3, et par conséquent il va sans dire que la dissipation d'énergie induite de façon électrostatique et la dissipation d'énergie in- duite de façon électromagnétique peuvent être réduites en fixant la dis- tance So de façon qu'elle ne soit pas inférieure à la distance Do (So >_ Do). La couche SOI 3 autour de la pellicule d'oxyde d'isolation par tranchée 19 forme une région de motif fictif DMR de la pellicule d'oxyde d'isolation par tranchée. Dans cette région de motif fictif DMR, une multi- plicités de pellicules d'oxyde d'isolation partielle PT, ayant chacune une plus petite étendue que la pellicule d'oxyde d'isolation par tranchée 19, sont établies pour définir des parties de champ FP. Le creusement pendant le traitement de polissage chimio- mécanique a la propriété de se produire de façon perceptible dans des pellicules d'oxyde de champ de grande étendue, et au voisinage de celles- ci, comme la pellicule d'oxyde d'isolation par tranchée 19, et de peu se produire dans les pellicules d'oxyde de champ avec de petites étendues. Par conséquent, la région de motif fictif DMR, incluant les pellicules d'oxyde d'isolation partielle PT avec de petites étendues, est formée au- tour de la pellicule d'oxyde d'isolation par tranchée 19. Ceci évite l'extension du creusement jusqu'aux régions de formation de transistor MOS QR, et évite de ce fait une dégradation des caractéristiques des transistors MOS. C-2. Modification Le dispositif à semiconducteur 300 envisagé ci-dessus est construit de façon que la pellicule d'oxyde d'isolation par tranchée 19, qui est une pellicule d'oxyde d'isolation complète incluant en partie la structure d'une pellicule d'oxyde d'isolation partielle, soit formée dans une étendue de la surface de la couche SOI 3 plus grande que celle correspondant à l'étendue de l'inductance en spirale SI. Cette pellicule d'oxyde d'isolation par tranchée 19 peut être remplacée par une pellicule d'oxyde d'isolation par tranchée 20 qui est une pellicule d'oxyde d'isolation complète, comme illustré dans un dispositif à semiconducteur 300A de la figure 15. Dans ce cas, la pellicule d'oxyde d'isolation par tranchée 20 est formée de façon que la distance horizontale entre chaque surface d'extrémité de la pellicule d'oxyde d'isolation par tranchée 20 (c'est-à-dire la surface d'extrémité de la couche SOI 3) et une surface d'extrémité correspondante de l'inductance en spirale SI soit égale à la distance S2. Les mêmes numéros de référence que sur la figure 14 désignent des éléments semblables ou correspondants, et ils ne sont pas mentionnés ici pour éviter une redite. En fixant la distance S2 de façon qu'elle ne soit pas inférieure à la distance Do (S2 Do), le dispositif à semiconducteur 300A, comme le dispositif à semiconducteur 100, peut réduire la dissipation d'énergie induite de façon électrostatique et la dissipation d'énergie induite de façon électromagnétique dans les parties de bord de la couche SOI 3. La couche SOI 3 autour de la pellicule d'oxyde d'isolation par tranchée 20 forme la région de motif fictif DMR de la pellicule d'oxyde d'isolation par tranchée. Dans cette région de motif fictif DMR, une multiplicités de pellicules d'oxyde d'isolation complète FT, ayant chacune une étendue plus petite que la pellicule d'oxyde d'isolation par tranchée 19, sont formées de façon à définir les parties de champ FP. En outre, une pellicule d'oxyde d'isolation combinée BT, qui est une combinaison d'une pellicule d'oxyde d'isolation complète et d'une pellicule d'oxyde d'isolation partielle, est formée dans l'interface entre la région de motif fictif DMR et chacune des régions de formation de transistor MOS QR. Des pellicules d'oxyde d'isolation partielle PT sont formées dans les régions de formation de transistor MOS QR. De cette manière, la région de motif fictif DMR, comprenant les pellicules d'oxyde d'isolation complète FT avec de petites étendues et la pellicule d'oxyde d'isolation combinée BT, est formée autour de la pellicule d'oxyde d'isolation par tranchée 20. Ceci empêche l'extension du creusement jusqu'aux régions de formation de transistor MOS QR, et évite de ce fait une dégradation des caractéristiques des transistors MOS. C-3. Etendue de la Région de Motif Fictif On va maintenant décrire l'étendue de la région de motif fictif DMR, en se référant à la figure 16. La figure 16 est une vue en plan montrant schématiquement la configuration de la région de motif fictif DMR, dans laquelle l'étendue de l'inductance en spirale SI est présentée sous la forme d'une région d'inductance rectangulaire SPR qui est entourée par une région d'isolation complète FR de la pellicule d'oxyde d'isolation par tranchée 19 ou 20. Il va sans dire que l'écartement entre la ligne continue définissant la région d'inductance SPR et la ligne en pointillés définissant la région d'isolation complète FR, correspond à l'une ou l'autre des distances Sp ou S2 précitées. En outre, la région de motif fictif DMR est formée de façon à entourer la région d'isolation complète FR. La région de motif fictif DMR doit de préférence être établie de façon à avoir une largeur de 5% ou plus de la longueur d'un côté court de la région d'isolation complète FR. Ceci vient du fait que des expériences effectuées par les inventeurs, et autres, ont prouvé que le degré de creusement pendant le traitement de polissage chimio-mécanique dépendait de la longueur de côtés courts d'une pellicule d'oxyde de champ de grande étendue, telle que la pellicule d'oxyde d'isolation par tranchée 19 ou 20, et que le creusement s'étend sur 5% ou plus d'une telle longueur de côtés courts, au-delà du bord extérieur de la pellicule d'oxyde d'isolation par tranchée. Par conséquent, en fixant la région de motif fictif DMR de façon qu'elle ait une largeur de 5% ou plus de la longueur des côtés courts de la région d'isolation complète FR, il est possible d'éviter l'extension du creusement jusqu'aux régions de formation de transistor MOS QR. C-4. Forme de l'Emplacement de la Région de Motif Fictif En se référant maintenant à la figure 17, on va décrire une forme de l'emplacement de la région de motif fictif DMR. La figure 17 est une vue en plan montrant une partie de la région d'isolation complète FR et la région de motif fictif DMR illustrée sur la figure 16, dans laquelle les formes des parties de champ FP dans la région de motif fictif DMR sont illustrées comme des carrés dans le plan du papier. Les parties de champ FP doivent de préférence être formées de façon que le rapport d'aire entre les parties de champ FP et une pellicule d'oxyde d'isolation (incluant les pellicules d'oxyde d'isolation complète PT, les pellicules d'oxyde d'isolation partielle FT, et autres) IX se trouvant autour, devienne approximativement 1:1. Lorsque la longueur d'un côté des parties de champ FP est prise égale à 1, le rapport d'aire entre les parties de champ FP et la pellicule d'oxyde d'isolation IX se trouvant autour peut être fixé approximativement à 1:1 en fixant à 1,4 la longueur d'un côté de la pellicule d'oxyde d'isolation IX. D. Quatrième Mode de Réalisation Préféré Dans les structures des premier à troisième modes de réalisation préférés conformes à la présente invention, la pellicule d'oxyde d'iso- lation par tranchée, qui est formée dans la surface du substrat semi- conducteur sous l'inductance en spirale, s'étend sur une distance plus grande que celle correspondant à l'étendue de l'inductance en spirale. Non seulement la pellicule d'oxyde d'isolation par tranchée se trouvant sous l'inductance en spirale, mais également d'autres pellicules d'oxyde d'isolation par tranchée devant être formées dans la surface du dispositif à semiconducteur sous un condensateur et un élément résistif, peuvent avoir la même configuration. Dans de tels cas également, il est possible de réduire une corn- posante de capacité parasite et donc la dissipation d'énergie induite de façon électrostatique. La figure 18 montre par exemple le cas dans lequel l'inductance en spirale SI dans le dispositif à semiconducteur 100 de la figure 3 est remplacée par un condensateur CC, sous lequel se trouve la pellicule d'oxyde d'isolation par tranchée 19. Le condensateur CC avec une structure courante comprend deux électrodes ED1 et ED2 qui sont connectées à des couches d'inter-connexion différentes (non représentées). Sur la figure 18, la distance horizontale entre une surface d'ex- trémité de chaque saillie DP de la couche SOI 3 et une surface d'extrémité correspondante de l'électrode ED1 du condensateur CC est désignée par la distance So, et une distance entre la surface inférieure de l'électrode ED1 du condensateur CC et la surface principale supérieure du substrat en silicium 1 est désignée par la distance D0. La dissipation d'énergie induite de façon électrostatique peut être réduite en fixant la distance S0 de façon qu'elle ne soit pas inférieure à la distance Do (S0 Do). On va maintenant décrire la réduction de la dissipation de puissance induite de façon électromagnétique, en se référant à la figure 19. Lorsque le substrat en silicium 1 faisant face à l'électrode ED1 du condensateur CC est pris comme une électrode virtuelle 1 sur la figure 19, une capacité parasite Cd est créée avec pour diélectrique un matériau isolant entre l'électrode ED1 et l'électrode virtuelle 1. On peut exprimer la capacité parasite Cd par l'équation (1) suivante: CdccE D1 0 (1) dans laquelle c est la permittivité du diélectrique. D'autre part, lorsqu'une saillie DP de la couche SOI 3 est prise à titre d'électrode en association avec l'électrode ED1 du condensateur CC, une capacité parasite Cs est créée avec pour diélectrique un matériau isolant entre la saillie DP et l'électrode ED1 du condensateur CC. Dans ce cas, une distance linéaire entre la saillie DP de la couche SOI 3 et l'électrode ED1 du condensateur CC peut être exprimée par la racine carrée de Sot + Dot, et la capacité parasite Cs peut être exprimée par l'équation (2) suivante: Cs cc E 1 (2) -\/S+ 12i,?) Dô Pour la distance So de 0 (c'est-à-dire avec une structure classique), la capacité parasite Cs est égale à la capacité parasite Cd; par conséquent, la capacité parasite totale est deux fois plus élevée que la capa- cité parasite Cd. Dans la présente invention, la distance So n'est pas inférieure à la distance Do. Par conséquent, lorsque par exemple So = Do, la capacité parasite Cs peut être exprimée par l'équation (3) suivante: Cs cc c 1 Do (3) Comme on peut le voir d'après l'équation (3), la capacité para- site Cs est égale à la fraction 1// de la capacité parasite Cd. La capacité parasite peut donc être plus faible que dans des cas classiques, ce qui entraîne une réduction de la dissipation de puissance induite de façon électrostatique. Ce mécanisme s'applique également aux premier à troisième modes de réalisation préférés. La figure 20 montre le cas dans lequel l'inductance en spirale SI dans le dispositif à semiconducteur 100 de la figure 3 est remplacée par un élément résistif RE, sous lequel la pellicule d'oxyde d'isolation par tranchée 19 est formée. L'élément résistif RE avec une structure courante a ses deux extrémités connectées à des couches d'interconnexion différentes (non représentées). Sur la figure 20, une distance horizontale entre la surface d'extrémité de chaque saillie DP de la couche SOI 3 et une surface d'extrémité correspondante de l'élément résistif RE est désignée par la distance So, et une distance entre la surface inférieure de l'élément résistif RE et la surface principale supérieure du substrat en silicium 1 est désignée par la distance D. Comme on l'a décrit, la dissipation de puissance induite de façon électrostatique peut être réduite en fixant la distance So de façon qu'elle ne soit pas inférieure à la distance Do (S0 D0). En outre, comme dans le troisième mode de réalisation préféré, il va sans dire qu'il est possible d'empêcher l'extension du creusement aux régions de formation de transistors MOS, et de ce fait une dégradation des caractéristiques des transistors MOS, en incorporant la région de motif fictif autour de la pellicule d'oxyde d'isolation par tranchée 19. E. Formes d'Isolation entre Eléments avec Diverses Pellicules d'Oxyde d'Isolation par Tranchée Dans la description précédente, la pellicule d'oxyde d'isolation par tranchée sous la forme d'une pellicule d'oxyde d'isolation complète incluant en partie la structure d'une pellicule d'oxyde d'isolation partielle, est illustrée sur la figure 2; et la pellicule d'oxyde d'isolation combinée BT, qui est une combinaison d'une pellicule d'oxyde d'isolation complète et d'une pellicule d'oxyde d'isolation partielle, est illustrée sur la figure 27. On va maintenant décrire un exemple de la configuration d'isolation d'éléments et son procédé de fabrication utilisant les pellicules d'oxyde d'isolation par tranchée ci-dessus. E-1. Première Forme La figure 21 montre la structure d'un dispositif à semiconducteur 400 qui établit une isolation entre éléments avec une pellicule d'oxyde d'isolation complète incluant en partie la structure d'une pellicule d'oxyde d'isolation partielle. Une pellicule d'oxyde d'isolation par tranchée 33 illustrée sur cette figure correspond à la pellicule d'oxyde d'isolation par tranchée 19 décrite dans le premier mode de réalisation préféré. En se référant à la figure 21, on note que dans le dispositif à semiconducteur ayant la structure SOI constituée par le substrat en silicium 1, la pellicule d'oxyde enterrée 2 et la couche SOI 3, chaque région de formation de transistor dans la couche SOI 3 est divisée par une pellicule d'oxyde d'isolation partielle 31 avec une région de caisson formée au-dessous. Une région de caisson de type p 11 est formée sous la pelli- cule d'oxyde d'isolation partielle 31 qui assure l'isolation entre des transistors NMOS, et une région de caisson de type n 12 est formée sous la pellicule d'oxyde d'isolation partielle 31 qui assure l'isolation entre des transistors PMOS. L'isolation entre les transistors PMOS et les transistors NMOS est réalisée par la pellicule d'oxyde d'isolation par tranchée 33. La pellicule d'oxyde d'isolation par tranchée 33 comporte des régions de caisson 29 dans une région de la partie inférieure, mais dans la plupart des régions elle s'étend depuis la surface supérieure jusqu'à la surface inférieure de la couche SOI 3 pour établir une isolation complète entre les transistors PMOS et les transistors NMOS. La région de caisson 11 est formée de façon à entourer des régions de drain et de source 5 et 6 du groupe de transistors NMOS, et la région de caisson 12 est formée de façon à entourer des régions de drain et de source 5 et 6 du groupe de transistors PMOS. La surface de la couche SOI 3 est recouverte par la pellicule isolante inter-couche 4. Un seul transistor MOS isolé des autres par la pellicule d'oxyde d'isolation partielle 31 comprend la région de drain 5, la région de source 6, une région de formation de canal 7, ces régions 5, 6, 7 étant formées dans la couche SOI 3, une pellicule d'oxyde de grille 8 formée sur la région de formation de canal 7, et une électrode de grille 9 formée sur la pellicule d'oxyde de grille 8. Une couche d'interconnexion 22 formée sur la pellicule isolante inter-couche 4 est connectée électriquement à la région de drain ou de source 5, 6 par l'intermédiaire d'un contact 21 formé dans la pellicule isolante inter-couche 4. En se référant maintenant aux figures 22 à 26, on va décrire le processus d'isolation entre éléments dans le dispositif à semiconducteur 400. Premièrement, on prépare comme représenté sur la figure 22 le substrat SOI, SB, constitué par le substrat en silicium 1, la pellicule d'oxyde enterrée 2 et la couche SOI 3. Normalement, la couche SOI 3 a une épaisseur de 50 à 200 nm, et la pellicule d'oxyde enterrée 2 a une épaisseur de 100 à 400 nm. Le substrat SOI, SB, peut être formé par n'importe quel procédé, tel que le procédé SIMOX, pour former la pellicule d'oxyde enterrée 2 par implantation ionique d'oxygène, le procédé d'assemblage de tranches, ou autres. La présente invention n'impose aucune limitation sur le procédé de fabrication du substrat SOI, SB. Ensuite, on dépose sur le substrat SOI 3, dans l'ordre, une pellicule d'oxyde 41 ayant une épaisseur d'environ 20 nm, et une pellicule de nitrure 42 ayant une épaisseur d'environ 200 nm. Ensuite, une opération de définition de motif de la région d'isolation, utilisant à titre de masque une matière de réserve 43 dans laquelle on a défini un motif, attaque une pellicule à trois couches constituée par la pellicule de nitrure 42, la pellicule d'oxyde 41 et la couche SOI 3, de façon à laisser la partie inférieure de la couche SOI 3. Ceci procure des tranchées partielles relativement larges, 44A, et des tranchées partielles relativement étroites, 44B, comme représenté sur la figure 23. Les tranchées partielles 44A sont utilisées pour l'isolation complète et les tranchées partielles 44B pour l'isolation partielle. Les tranchées partielles 44A et 44B sont formées de façon à laisser la partie inférieure de la couche SOI 3. Ensuite, comme représenté sur la figure 24, on forme des pellicules d'oxyde 47 à titre de parois latérales sur les surfaces latérales des tranchées partielles 44A et 44B, de façon que les surfaces de fond des tranchées partielles 44B soient recouvertes par ces parois latérales, mais que les parties centrales du fond des tranchées partielles 44 soient à nu. Ceci utilise le fait que la largeur des tranchées partielles 44B est inférieure à celle des tranchées partielles 44A. En utilisant à titre de masques les pellicules d'oxyde 47, on effectue une attaque de silicium sur la couche SOI 3, comme représenté sur la figure 25. De ce fait, une partie de la couche SOI 3 qui n'est pas re- couverte par les pellicules d'oxyde 47, comprenant les parties au-dessous des parties centrales de fond des tranchées partielles 44A, est enlevée et une partie de la surface de la pellicule d'oxyde enterrée 2 est mise à nu. Après le dépôt d'une pellicule d'oxyde ayant une épaisseur d'en- viron 500 nm, on effectue un polissage par un traitement de polissage chimio-mécanique, d'une manière similaire à l'isolation par tranchée classique, de façon à enlever partiellement la pellicule de nitrure 42. Ensuite, on enlève la pellicule de nitrure 42 et la pellicule d'oxyde 41 pour obtenir la structure représentée sur la figure 26, dans laquelle les pellicules d'oxyde d'isolation partielle 31 (et la couche SOI 3 audessous) et les pellicules d'oxyde d'isolation par tranchée 33 (et la couche SOI 3 sous une partie de celles-ci) sont formées sélectivement. Ensuite, on forme des transistors NMOS et des transistors PMOS respectivement dans la région de formation de transistor NMOS et dans la région de formation de transistor PMOS, par le procédé existant. Ceci achève le dispositif à semiconducteur 400 représenté sur la figure 7. E-2. Seconde Forme La figure 27 montre la structure d'un dispositif à semiconducteur 500 qui assure l'isolation entre éléments avec une pellicule d'oxyde d'iso- lation combinée qui est une combinaison d'une pellicule d'oxyde d'isolation complète et d'une pellicule d'oxyde d'isolation partielle. Une pellicule d'oxyde d'isolation combinée BT1 illustrée sur cette figure correspond à la pellicule d'oxyde d'isolation combinée BT décrite comme une modification dans le troisième mode de réalisation préféré. Comme représenté sur la figure 27, le dispositif à semiconducteur 500 est formé sur le substrat SOI, SB, avec la pellicule d'oxyde en-terrée 2 et la couche SOI 3 formées sur le substrat en silicium 1. Le dis-positif 50 comporte une région NR pour former des transistors NMOS et une région PR pour former un transistor PMOS, entre lesquelles se trouve la pellicule d'oxyde d'isolation combinée BT1 qui est une combinaison d'une pellicule d'oxyde d'isolation complète et d'une pellicule d'oxyde d'isolation partielle. La forme en coupe de la pellicule d'oxyde d'isolation combinée BT1 est telle que la partie du côté de la région PR atteint la pellicule d'oxyde enterrée 2 à travers la couche SOI 3, tandis qu'une région de caisson de type p WR1 se trouve au-dessous de la partie du côté de la région NR. Sur la couche SOI 3 dans la région NR, deux transistors NMOS N11 et N12 sont formés et isolés l'un de l'autre par une pellicule d'oxyde d'isolation partielle PT1, au-dessous de laquelle se trouve la région de caisson WR1. Le transistor NMOS M11 formé du côté gauche de la pellicule d'oxyde d'isolation partielle PT1 sur la couche SOI 3 comprend une pellicule d'oxyde de grille GO11 s'étendant entre la pellicule d'oxyde d'isola- tion partielle PT1 et une autre pellicule d'oxyde d'isolation combinée BT1, et une électrode de grille GT11 formée sur la pellicule d'oxyde de grille G011, avec ses extrémités engagées sur la surface supérieure de la pellicule d'oxyde d'isolation partielle PT1 et de l'autre pellicule d'oxyde d'isolation combinée BT1. Le transistor NMOS M12 formé du côté droit de la pellicule d'oxyde d'isolation partielle PT1 sur la couche SOI 3 comprend une pellicule d'oxyde de grille GO12 s'étendant entre la pellicule d'oxyde d'isolation partielle PT1 et l'autre pellicule d'oxyde d'isolation combinée BT1, et une électrode de grille GT12 formée sur la pellicule d'oxyde de grille G012, avec ses extrémités engagées sur la surface supérieure de la pellicule d'oxyde d'isolation partielle PT1 et de la pellicule d'oxyde d'isolation combinée BT1. En outre, une pellicule d'oxyde d'isolation partielle PT2 est formée sur la couche SOI 3 dans la région PR, et un transistor PMOS M13 est formé sur la couche SOI 3 entre la pellicule d'oxyde d'isolation par- tielle PT2 et la pellicule d'oxyde d'isolation combinée BT1. Le transistor PMOS M13 comprend une pellicule d'oxyde de grille G013 s'étendant entre la pellicule d'oxyde d'isolation partielle PT2 et la pellicule d'oxyde d'isolation combinée BT1, et une électrode de grille GT13 formée sur la pellicule d'oxyde de grille G013, avec ses extrémités engagées sur la surface supérieure de la pellicule d'oxyde d'isolation partielle PT2 et de la pellicule d'oxyde d'isolation combinée BT1. Ensuite, une pellicule isolante inter-couche 9 est formée sur la surface du substrat SOI, SB, et une multiplicité de contacts de grille GC sont formés de façon que chacun d'eux atteigne une extrémité de l'une 2858878 35 quelconque des électrodes de grille GT1 1, GT12 et GT13 à travers la pellicule isolante inter-couche 9. Les contacts de grille GS sont connectés à des couches d'interconnexion WL0 dont le motif est défini sur la pellicule isolante inter-couche 9. En se référant maintenant aux figures 28 à 34, on va décrire le processus d'isolation entre éléments dans le dispositif à semiconducteur 500. Premièrement, on prépare comme représenté sur la figure 28 le substrat SOI, SB, avec la pellicule d'oxyde enterrée 2 et la couche SOI 3 formée sur le substrat en silicium 1. Le substrat SOI, SB, peut être formé par n'importe quel procédé, comme le procédé SIMOX, le procédé d'assemblage de tranches, ou autres. Normalement, la couche SOI 3 a une épaisseur de 50 à 200 nm, et la pellicule d'oxyde enterrée 2 a une épaisseur de 100 à 400 nm. Une pellicule d'oxyde (couche d'extension d'oxyde) OX11 d'environ 5 à 50 nm (50 à 500 A) d'épaisseur est formée sur la couche SOI 3 par dépôt chimique en phase vapeur dans une condition de température d'environ 800 C. Selon une variante, la pellicule d'oxyde OX11 peut être formée par oxydation thermique de la couche SOI 3 dans une condition de température d'environ 800 à 100 C. Ensuite, une couche de silicium polycristallin (couche d'extension d'oxyde) PS11 d'environ 10 à 100 nm (100 à 1000 A) d'épaisseur est formée sur la pellicule d'oxyde OX11 par dépôt chimique en phase va-peur. En outre, une pellicule de nitrure SN11 d'environ 50 à 200 nm (500 à 2000 A) d'épaisseur est formée sur la couche de silicium polycristallin PS11 par dépôt chimique en phase vapeur dans une condition de température d'environ 700 C. La pellicule de nitrure peut être remplacée par une pellicule d'oxynitrure qui est formée dans une atmosphère consis- tant en un mélange d'azote et d'oxygène de façon à contenir de l'azote en un pourcentage de quelques pourcents à quelques dizaines de pourcents. A la suite de ceci, un masque de matière de réserve RM11 est formé sur la pellicule de nitrure SN11 par une opération de définition de motif. Le masque de matière de réserve RM11 a un motif tel que des ou- vertures soient formées dans des parties correspondant aux emplace- ments des pellicules d'oxyde d'isolation partielle PT1 et PT2 et de la pellicule d'oxyde d'isolation combinée BT1 (figure 1). A l'étape représentée sur la figure 29, la pellicule de nitrure SN11 est attaquée conformément au motif d'ouvertures du masque de ma- tière de réserve RMI1. En utilisant à titre de masque la pellicule de nitrure SN11 attaquée, la couche de silicium polycristallin PS11, la pellicule d'oxyde OX11 et la couche SOI 3 sont enlevées sélectivement par attaque par voie sèche, pour former ainsi des tranchées TRI, TR2 et TR3 dans des positions correspondant à celles des pellicules d'oxyde d'isolation partielle PT1 et PT2 et de la pellicule d'oxyde d'isolation combinée BT1. Le processus d'attaque sur la couche SOI 3 ne doit pas se poursuivre jusqu'à ce que la surface de la pellicule d'oxyde enterrée 2 soit mise à nu. En outre, des défauts cristallins se produiront si la couche SOI 3 entre les fonds des tranchées TRI à TR3 et la surface de la pellicule d'oxyde enterrée 2 est excessivement mince. Par conséquent, la condition d'attaque doit être fixée de façon que la couche SOI 3 attaquée ait une épaisseur d'au moins environ 10 nm. A l'étape représentée sur la figure 30, un masque de matière de réserve RM2 est formé par une opération de définition de motif. Le mas- que de matière de réserve RM12 a un motif tel que seule une partie prédéterminée de la tranchée TR2 présente une ouverture. Plus précisément, le motif du masque de matière de réserve RM12 est tel que seule une étendue de la pellicule d'oxyde d'isolation combinée BT1 (figure 27) à former, qui atteint la pellicule d'oxyde enterrée 2 à travers la couche SOI 3, présente une ouverture. La tranchée TR2 est ensuite formée par attaque conformément au motif d'ouverture du masque de matière de réserve RM12, ce qui fait que la pellicule d'oxyde enterrée 2 est mise à nu. Après l'enlèvement du masque de matière de réserve RM12, à l'étape représentée sur la figure 31, la surface à nu de la couche SOI 3 est soumise à une oxydation thermique avec pour masque la pellicule de nitrure SN11, pour former ainsi une pellicule d'oxyde OX12. Une nouvelle opération d'attaque de la tranchée TR2, effectuée ensuite, forme une tranchée TR21 dont une partie traverse la couche SOI 3. La formation de la pellicule d'oxyde OX12 vise à éviter des dommages occasionnés par l'attaque pour la définition du motif de la cou- che SOI 3, et à obtenir des pellicules d'oxyde de grille qui amélioreront la fiabilité, en empêchant un claquage du diélectrique. La pellicule d'oxyde OX12 est formée jusqu'à une épaisseur d'environ 1 à 60 nm (10 à 600 A), à une température d'environ 800 à 1350 C. Un recuit peut être effectué au moins avant ou après l'oxydation dans une atmosphère d'azote, d'hydrogène ou d'argon. En ce qui con-cerne des conditions de recuit, le temps de traitement est d'environ 30 minutes à 2 heures pour une température relativement basse de 600 à 900 C, et il est d'environ 2secondes à 1 minute pour une température relativement élevée de 900 à 1300 C. Le recuit avant l'oxydation peut améliorer la cristallinité de la surface la plus extérieure de la couche SOI 3, tandis que le recuit après l'oxydation peut relaxer des contraintes appliquées par traitement thermique à la couche SOI 3. A l'étape représentée sur la figure 32, une pellicule d'oxyde OX13 d'environ 300 à 600 nm d'épaisseur est formée sur l'étendue du substrat SOI, SB, par dépôt chimique en phase vapeur, pour remplir complètement les tranchées TRI, TR3 et TR21 avec la pellicule d'oxyde OX13. La pellicule d'oxyde OX13 est formée par exemple par dépôt chimique en phase vapeur par plasma à haute densité (ou HDP-CVD). La technique HDPCVD, qui utilise un plasma dont la densité est supérieure d'un à deux ordres de grandeur à celle dans le dépôt chimique en phase vapeur par plasma général, consiste à déposer une pellicule d'oxyde en effectuant simultanément une pulvérisation cathodique et une opération de dépôt. Ceci procure une pellicule d'oxyde ayant une excellente qualité de pellicule. La pellicule d'oxyde OX13 a des irrégularités qui traduisent des différences de niveau parmi les tranchées TRI, TR3, TR21, et autres. Pour recouvrir de telles irrégularités, un masque de matière de réserve RM13 dans lequel on a défini un motif est formé sur la pellicule d'oxyde OX13. La pellicule d'oxyde OX13 est attaquée jusqu'à une profondeur prédéterminée conformément au motif d'ouverture du masque de matière de réserve RM13, et ensuite le masque de matière de réserve RM13 est enlevé. Ceci procure la structure illustré sur la figure 33. Un tel traitement est effectué dans le but d'améliorer l'uniformité de l'épaisseur de la pellicule d'oxyde OX13 après un aplanissement qui sera effectué dans un traitement de polissage chimio-mécanique (ou CMP) ultérieur. A l'étape représentée sur la figure 34, la pellicule d'oxyde OX13 est polie jusqu'au milieu de la pellicule de nitrure SN11, par polissage chimio-mécanique, pour l'aplanissement. Ensuite, la pellicule de nitrure SN11 et la couche de silicium polycristallin PS11 sont enlevées par attaque par voie humide ou sèche, pour former ainsi les pellicules d'oxyde d'isolation partielle PT1 et PT2 et la pellicule d'oxyde d'isolation combinée BT1 représentées sur la figure 27. Ensuite, des transistors NMOS et des transistors PMOS sont respectivement formés, par des procédés existants, dans la région de formation de transistor NMOS NR et dans la région de formation de transistor PMOS PR. Ceci achève le dispositif à semiconducteur 500 repré- senté sur la figure 27. Un exemple de la combinaison d'une pellicule d'oxyde d'isolation complète et d'une pellicule d'oxyde d'isolation partielle et son procédé de fabrication sont décrits par exemple dans la demande de brevet du Japon n 11-177091 (1999), conjointement aux dessins, c'est-à-dire les figures 4-7 et 8-27. En outre, la structure de la pellicule d'oxyde d'isolation combinée et son procédé de fabrication sont décrits dans la demande de brevet du Japon n 2000-39484, conjointement aux dessins, c'est-à-dire les figures 1-38. Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention. REVENDICATIONS 1. Dispositif à semiconducteur comprenant: un substrat semi-conducteur (SB, 10); une première pellicule d'oxyde d'isolation (19, 20A) formée dans une surface principale du substrat semiconducteur; un élément inductif (SI) formé sur une région dans laquelle la première pellicule d'oxyde d'isolation est formée, avec interposition d'une pellicule isolante inter-couche; et une couche de conducteur (WL1) formée à une hauteur située entre la première pellicule d'oxyde d'isolation et l'élément inductif; caractérisé en ce que la couche de conducteur est formée de façon qu'une distance horizontale (SI) entre une surface d'extrémité de la cou- che de conducteur et la plus proche des surfaces d'extrémité de l'élément inductif ne soit pas inférieure à une distance verticale entre une surface inférieure de l'élément inductif et une surface du substrat semiconducteur. 2. Dispositif à semiconducteur selon la revendication 1, caractérisé en ce que la première pellicule d'oxyde d'isolation est formée de fa- çon qu'une distance horizontale (So, S2) entre chaque surface d'extrémité de la première pellicule d'oxyde d'isolation et la plus proche des surfaces d'extrémité de l'élément inductif ne soit pas inférieure à une distance verticale (Do) entre une surface inférieure de l'élément inductif qui fait face à la première pellicule d'oxyde d'isolation, et une surface du substrat semi- conducteur. 3. Dispositif à semiconducteur selon l'une des revendications 1 et 2, caractérisé en ce que: le substrat semiconducteur est un substrat silicium sur isolant ou SOI (SB) comprenant une partie de substrat (1) destinée à constituer une base, une pellicule d'oxyde enterrée (2) formée sur cette partie de substrat, et une couche SOI (3) formée sur la pellicule d'oxyde enterrée; et en ce que la distance verticale est une distance verticale entre la surface inférieure de l'élément inductif et une surface de ladite partie de substrat. 4. Dispositif à semiconducteur selon la revendication 3, caracté- risé en ce que la première pellicule d'oxyde d'isolation comprend une première partie (191) ayant une première largeur et s'étendant dans une direction de la profondeur par rapport à une surface de la pellicule d'oxyde enterrée, et une seconde partie (192) ayant une seconde largeur inférieure à la première largeur et étant formée en continuité sous la pre- mière partie, en s'étendant dans une direction de la profondeur par rapport à la surface de la pellicule d'oxyde enterrée, pour atteindre la pellicule d'oxyde enterrée; et la surface d'extrémité de la première pellicule d'oxyde d'isolation est une surface d'extrémité de la seconde partie. 5. Dispositif à semiconducteur selon la revendication 3, caractérisé en ce que la première pellicule d'oxyde d'isolation a une largeur prédéterminée et s'étend dans une direction de la profondeur par rapport à une surface de la pellicule d'oxyde enterrée.