Brevet FR2834125A1 — publié le 20030627

DISPOSITIF A SEMI-CONDUCTEURS COMPORTANT UN ISOLANT EN TRANCHEE ET PROCEDE POUR LA FABRICATION DE CE DISPOSITIF La présente invention concerne un dispositif à semiconducteurs et plus particulièrement un procédé pour fabriquer un dispositif à semi-conducteurs comportant un film d'oxyde isolant en tranchée. Un dispositif à semi-conducteurs à structure SOI (Silicon On Insulator, c'est-à-dire silicium sur isolant) (désignée ci-après sous l'expression dispositif SOI) est formé sur un substrat SOI, dans lequel une pellicule - appelée ciaprès film - d'oxyde ensevelie ou enterrée et une couche SOI sont formés sur un substrat en silicium, possède des caractéristiques telle qu'une capacité parasite réduite, un fonctionnement à grande vitesse et une faible consommation en énergie et est utilisé pour un dispositif portable et analogue. De même pour un dispositif de série formé directement sur un substrat en silicium, la technologie de microcommutation et la technique à haute intégration progressent de façon conséquente, et la vitesse de développement du dispositif de série augmente. En association avec les progrès d'une technique concernant le dispositif, la concentration d'une impureté de canal et celle d'une impureté de source/drain augmentent et en outre on exige de plus en plus d'avoir un profil d'impureté accusé. C'est pourquoi, il existe une tendance consistant en ce que le traitement thermique après l'implantation d'impuretés est exécuté à une faible température en un bref intervalle de temps. Mais, pour un dispositif possédant une structure isolante en tranchée formée par remplissage de tranchée réalisée dans une couche de silicium avec un matériau isolant, un traitement thermique à haute température et pendant une longue durée est indispensable pour former la structure isolante. A titre d'exemple du dispositif SOI, la figure 92, annexée à la présente demande, représente une coupe partielle d'une configuration d'un dispositif SOI 70, dans lequel des transistors MOS sont isolés électriquement les uns des autres par une tranchée. Sur la figure 92, dans un substrat SOI dans lequel un film d'oxyde enterré 102 et une couche SOI 103 sont formés sur un substrat en silicium 101, un transistor MOS du type à canal N (transistor NMOS) NM1 et un transistor MOS du type P (transistor PMOS) PM1 sont formés sur une couche SOI 103 et sont complètement isolés électriquement les uns des autres par un film isolant 104. Le film d'oxyde isolant 104 est prévu de manière à entourer le transistor NMOS NM1 et le transistor PMOS PM1. Chacun des transistors NMOS NM1 et PMOS PM1 est constitué pour une région de source/drain SD formée dans la couche SOI 103, une région CH de formation de canal, un film d'oxyde de grille GO formé sur une région CH de formation de canal, une électrode de grille GT formée sur un film d'oxyde de grille GO et un film d'oxyde de paroi latérale SW recouvrant les faces latérales de l'électrode de grille GO. Dans le dispositif SOI 70, le transistor NMOS NM1 et le transistor PMOS PM1 sont non seulement indépendants l'un de l'autre en raison de la présence du film d'oxyde isolant 104 dans la couche SOI 103, mais sont complètement isolés vis-àvis d'autres dispositifs à semi-conducteurs et analogues. Le dispositif SOI 70 possède par exemple une structure, dans laquelle en théorie un verrouillage ne se produit pas dans les transistors. Dans le cas de la fabrication d'un dispositif SOI possédant un transistor CMOS, il existe par conséquent un avantage consistant en ce que la largeur d'isolation minimale déterminée par la technique de microfabrication peut être utilisée et la surface de plaquette peut être réduite. Cependant, il existe de nombreux problèmes provoqués par un effet de flottement du substrat, comme par exemple une accumulation de porteurs (trous dans le transistor NMOS) produits par une ionisation par impact dans la région de formation du canal, l'apparition d'un point faible du aux porteurs cumulés, l'altération de la résistance à la tension de claquage en fonctionnement, et l'apparition d'une dépendance, vis-à-vis de la fréquence, du retard provoqué par un potentiel instable de la région de formation du canal. Par conséquent, il a été envisagé de réaliser une structure isolante partielle en tranchée. La figure 93, annexée à la présente demande, représente une coupe partielle de la configuration d'un dispositif SOI 80 possédant une structure d'isolation partielle en tranchée (structure PTI). Sur la figure 93, annexée à la présente demande, le transistor NMOS NM1 et le transistor PMOS PM1 sont disposés sur une couche SOI 103 et sont isolés l'un de l'autre par un film d'oxyde d'isolation partielle 105, au-dessous duquel une région de caisson ou puits WR est formée. Le film d'oxyde d'isolation partielle 105 est disposé de manière à entourer le transistor NMOS NM1 et le transistor PMOS PM1. Une structure pour isoler complètement du point de vue électrique des dispositifs au moyen d'un film d'oxyde en tranchée s'étendant jusqu'à un film d'oxyde enseveli 102 tel qu'un film d'oxyde isolant 104 dans le dispositif SOI 80 est désignée comme étant une structure d'isolation complète en tranchée (structure FTI) et le film d'oxyde est désignée comme étant un film d'oxyde isolant complet. Bien qu'un transistor NMOS NM1 et un transistor PMOS PM1 soient isolés l'un de l'autre par un film d'oxyde d'isolation partielle 105, des porteurs peuvent se déplacer en passant par la région de caisson WR au-dessous du film d'oxyde d'isolation partielle 105. Une accumulation des porteurs dans la région de formation du canal peut être empêchée, et le potentiel de la région de formation de canal peut être fixé au moyen d'une région de caisson WR. C'est pourquoi, il existe un avantage tel qu'il n'apparaît aucun des différents problèmes dûs à l'effet de flottement du substrat. En tant que dispositif SOI comportant une structure PTI fournissant une fiabilité encore améliorée d'un transistor MOS, on peut mentionner un transistor MOS 90 qui va être décrit ci-après. On va décrire ci-après un procédé pour fabriquer un transistor MOS 90 en référence aux figures 94 à 101, annexées à la présente demande, . La configuration d'un transistor MOS 90 est représentée sur la figure 5 pour l'explication du processus final. Tout d'abord, comme représenté sur la figure 94, annexée à la présente demande, grâce à l'utilisation d'un procédé SIMOX pour former un film d'oxyde enseveli 102 par implantation d'ions oxygène, une liaison ou analogue, on prépare le substrat SOI constitué par le substrat en silicium 101, le film d'oxyde enseveli 102 et une couche SOI 103. On forme un film d'oxyde 106 ayant une épaisseur de 10 à 30 nm (100 à 300 ) au moyen d'un dépôt CVD ou d'une oxydation thermique et, ensuite, on forme un film de nitrure 107 possédant une épaisseur comprise entre 30 et 200 nm (300 et 2000 ). Ensuite on forme, par l'usage de motifs, un masque épargne ou de "resist" RM1 sur le film de nitrure 107. Le masque de resist RM1 possède une ouverture permettant de former une tranchée. Ensuite, en utilisant le masque de resist RM1 en tant que masque, on forme des motifs dans le film de nitrure 107, un film d'oxyde 106 et une couche SOI 103 par attaque, en formant ainsi une tranchée partielle TR dans la couche SOI 103 comme représenté sur la figure 95, annexée à la présente demande. On exécute la corrosion de manière à ne pas attaquer complètement la couche SOI 103 afin d'exposer le film d'oxyde enseveli 102, mais les paramètres de l'attaque chimique sont réglés de telle sorte que la couche SOI 103 d'une épaisseur prédéterminée subsiste dans le fond de la tranchée. Etant donné qu'une tranchée partielle TR est formée de manière à s'étendre presque perpendiculairement au substrat en silicium 101 sur une largeur prédéterminée, l'isolation du dispositif, qui conserve la finesse, peut être réalisée sans altération de l'intégration. Dans le procédé illustré sur la figure 96, annexée à la présente demande, un film d'oxyde possédant une épaisseur d'environ 500 nm (5000 Â) est déposé, le film de nitrure 107 est éliminé au moyen d'un polissage CMP (Chemical Mechanical Polishing, c'est-à-dire polissage chimique et mécanique), puis le film de nitrure 107 et le film d'oxyde 106 sont éliminés ce qui conduit à la formation du film d'oxyde d'isolation partielle 105. La région située sur le côté gauche du film d'oxyde d'isolation partielle 105 est établie en tant que première région R1 dans laquelle un transistor possédant une faible tension de seuil est formé, et la région située sur le côté droit du film d'oxyde d'isolation partielle 105 est établie en tant que seconde région R2, dans laquelle un transistor possédant une tension de seuil générale et une haute fiabilité est formée. Ensuite, on forme un film d'oxyde OX101 sur l'ensemble de la surface de la couche SOI 103, selon le procédé illustré sur la figure 97, annexée à la présente demande. L'épaisseur du film d'oxyde OX101 est comprise entre 1 et 4 nm (10 à 40 Â). Ensuite, on forme un masque de resist RM2 de manière qu'il recouvre la seconde région R2, et on implante les ions d'une impureté semiconductrice dans la couche SOI 103 dans la première région R1 à travers le film d'oxyde OX101. Dans ce cas, les paramètres d'implantation sont des paramètres permettant de former un transistor ayant une faible tension de seuil. Lors de la formation par exemple d'un transistor NMOS, on implante des ions de bore (B) avec une énergie de 5 à 40 keV et une dose de 1 x 1011 à 3 x 1011/cm2. Avant le procédé, on exécute un procédé de formation d'une région de caisson ou puits au moyen de l'implantation d'ions de bore avec une énergie comprise entre 30 et 100 keV et à une dose de 1 x 1012 à 1 x 1014/cm2. Dans le procédé illustré sur la figure 98, annexée à la présente demande, on forme un masque de resist RM3 de manière qu'il recouvre la première région R1, et on introduit une impureté semiconductrice dans la couche de SOI 103 dans la seconde région R2 par implantation ionique à travers le film d'oxyde OX101. Dans ce cas les paramètres d'implantation sont des paramètres servant à former un transistor possédant une tension de seuil générale. Dans le cas de la formation par exemple d'un transistor NMOS, on implante des ions de bore (B) avec une énergie de 5 à 40 keV et une dose comprise entre 3 x 1011 et 5 x 1011/cm2. Dans le procédé représenté sur la figure 99, annexée à la présente demande, on forme un masque de resist RM4 de manière qu'il recouvre la seconde région R2, et on élimine un film d'oxyde OX101 dans la première région R1. Après avoir retiré le masque de resist RM4, on forme un film d'oxyde sur l'ensemble de la surface lors du procédé illustré sur la figure 100, annexée à la présente demande. A cet instant, on forme un film d'oxyde OX102 d'une épaisseur de 2 à 4 nm (20 à 40 ) dans la région R1, et on obtient un film d'oxyde OX103 moyennant une augmentation de l'épaisseur du film d'oxyde OX101 dans la région R2. Ensuite, dans l'ensemble de la surface, on forme une couche de silicium polycristallin (désigné ci-après sous l'expression couche de polysilicium) PS1 utilisée comme électrode de grille. Ensuite, dans le procédé illustré sur la figure 101 annexée à la présente demande, en formant des motifs dans la couche de polysilicium PS1 et les films d'oxyde OX102 et OX103, on forme des électrodes de grille GT1 et GT2 et des films d'oxyde de grille G01 et G02 et, au moyen de la formation d'un film d'oxyde de paroi latérale SW et d'une couche de source/drain SD, on forme les transistors NMOS NM3 et NM4. Une région de puits WR existe au-dessous du film d'oxyde d'isolation partielle 105. Sur les transistors NMOS NM3 et NM4, on forme un film isolant entre couches. On forme une pluralité de trous de contact (non représentés) traversant le film isolant entre couches et atteignant la couche de source/drain SD. De cette manière, on réalise un dispositif SOI 90. Comme cela a été décrit précédemment, le dispositif SOI comportant la structure PTI est largement utilisé en tant que dispositif permettant de résoudre différents problèmes provoqués par l'effet de flottement du substrat. Cependant, il existe un cas où, dans la région de puits au-dessous du film d'oxyde d'isolation partielle, la concentration d'impuretés diminue en raison d'un problème de ségrégation à l'instant de la formation d'un film d'oxyde, et le type de conduction s'inverse. Pour arrêter ceci, on exécute une implantation d'un dispositif d'arrêt de canal permettant d'implanter des impuretés possédant le même type de conduction que celui des impuretés introduites dans la région de puits. Cependant, comme cela a été décrit précédemment, au moment de la formation de la structure isolante de tranchée, il est indispensable d'effectuer un traitement thermique de longue durée à une température élevée. Par conséquent, même si l'implantation du dispositif d'arrêt de canal est exécutée avant que la structure isolante de tranchée soit formée, il existe le risque que des impuretés diffusent lors du traitement thermique effectué ensuite, que le profil soit perturbé et qu'on ne puisse pas obtenir un effet recherché. En tant .que procédé pour résoudre ce problème, on peut mentionner un procédé pour implanter des impuretés après la formation de la structure isolante en tranchée. Cependant, dans ce cas, il se pose un problème consistant en ce qu'il est difficile d'implanter des impuretés à haute concentration uniquement dans la région située au-dessous du film d'oxyde isolant de tranchée. De façon spécifique, comme représenté sur la figure 102, annexée à la présente demande, dans le cas de la formation d'un film d'oxyde d'isolation partielle 105 sur la surface de la couche SOI 103 et de l'implantation d'ions à travers un film d'oxyde d'isolation partielle 105 dans la région située au-dessous du film d'oxyde d'isolation partielle 105, les impuretés à haute concentration sont également introduites dans une région active AR, dans laquelle un dispositif à semi-conducteurs tel qu'un transistor MOS doit être formé et une couche d'impureté XL est formée. Ceci se produit en raison du fait qu'une partie saillante isolante (par exemple 20 nm) est faible, ce qui est spécifié par la hauteur L d'une partie qui fait saillie à partir de la surface principale de la couche SOI 103, d'un film d'oxyde d'isolation partielle 105. Si une implantation est exécutée avec une énergie telle que des impuretés sont implantées à travers un film d'oxyde d'isolation partielle 105 et que le pic d'un profil d'impuretés est formé dans la région de puits au-dessous du film d'oxyde d'isolation partielle 105, une couche d'impureté XL de haute concentration est formée également dans une région active AR. Le type de conduction de la couche d'impureté XL est opposé à celui de la couche de source/drain. Il en résulte qu'il devient difficile de régler la valeur de seuil d'un transistor MOS et d'agencer la couche de source/drain du transistor MOS ou d'une couche de déplétion formée autour d'une jonction PN de la couche de source/drain de manière qu'elle atteigne le film d'oxyde enseveli 102. La figure 103 représente une configuration dans laquelle un transistor MOS est formé dans la région active AR. En raison de l'existence de la couche d'impureté XL, les impuretés de la source et du drain sont compensées et la région de source/drain SD n'atteint pas le film d'oxyde enseveli 102. La couche de déplétion - ou appauvrissement - formée autour de la jonction PN de la couche de source/drain ne peut également pas atteindre le film d'oxyde enseveli 102 en raison de l'existence de la couche d'impuretés XL. D'autre part, lorsque la partie saillante isolante du film d'oxyde d'isolation partielle 105 est réalisée de manière à être grande, la couche d'impureté XL à haute concentration ne peut pas être formée dans la région active AR. Du point de vue de la microfabrication d'un dispositif à semi-conducteurs, il est souhaitable que la partie saillante isolante soit réglée à 20 nm ou moins. Un but de la présente invention est de fournir un procédé pour fabriquer un dispositif à semi-conducteurs, dans lequel l'altération d'une caractéristique du transistor est empêchée par le fait qu'on empêche la formation d'une couche d'implantation d'arrêt de canal dans une région active. Conformément à un premier aspect de l'invention, il est prévu un procédé de fabrication d'un dispositif à semiconducteurs qui inclut au moins un type de transistor MOS sur une couche semiconductrice, et un film d'oxyde isolant en tranchée servant à définir au moins une région active en tant que région dans laquelle le transistor MOS est formé et isoler électriquement le transistor MOS, et qui inclut les étapes (a) à (e) indiquées ci-après. De façon spécifique, les étapes (a) à (e) sont l'étape (a) consistant à former un film auxiliaire servant à former ledit film d'oxyde isolant en tranchée sur ladite couche semiconductrice, l'étape (b) consistant à former une tranchée pénétrant dans ledit film auxiliaire et atteignant une profondeur prédéterminée dans ladite couche semiconductrice, l'étape (c) consistant à former ledit film d'oxyde isolant en tranchée en remplissant ladite tranchée par un film d'oxyde et en retirant ensuite ledit film auxiliaire sur ladite région active, et ce sur une épaisseur prédéterminée, de manière à amener ainsi ledit film d'oxyde isolant en tranchée à faire saillie à partir d'une surface principale dudit film auxiliaire, l'étape (d) consistant à implanter des ions d'une impureté ayant un type de conduction différent de celui d'une couche de source/drain dudit transistor MOS avec une énergie avec laquelle les ions traversent ledit film d'oxyde isolant en tranchée, et un pic de profil est formé dans ladite couche semiconductrice audessous dudit film d'oxyde isolant en tranchée après ladite étape (c) , en formant ainsi des couches d'arrêt de canal dans ladite couche semiconductrice au-dessous dudit film isolant en tranchée, et l'étape (e) consistant à réduire l'épaisseur dudit film d'oxyde isolant en tranchée après formation de ladite couche d'arrêt de canal. En formant un film d'oxyde isolant en tranchée possédant une saillie importante et en réalisant une implantation d'arrêt de canal à travers le film d'oxyde isolant en tranchée, on peut former la couche d'arrêt de canal de haute concentration dans la région isolante, d'une manière autoalignée. Dans ce cas, étant donné que la couche d'arrêt de canal n'est pas réalisée dans la couche semiconductrice correspondant à la région active, la valeur de seuil du transistor MOS peut être réglée sans problème, et une couche de source/drain du transistor MOS ou une couche d'appauvrissement formée autour de la jonction PN de la couche de source/drain peut atteindre une région profonde. Ainsi, on peut obtenir un dispositif à semi-conducteurs, dans lequel une altération d'une caractéristique du transistor est empêchée. Selon une autre caractéristique de l'invention, ladite étape (a) inclut une étape de formation dudit film auxiliaire au moyen d'un film à couches multiples, ledit film à couches multiples possède, et ce dans l'ordre en partant dudit côté de ladite couche semiconductrice, un premier film d'oxyde, un premier film de polysilicium, un second film d'oxyde, un second film de polysilicium et un film de nitrure pour un masque, et ladite étape (c) inclut une étape de retrait dudit film de nitrure pour le masque et dudit second film de polysilicium dans ledit film auxiliaire sur ladite région active. Selon une autre caractéristique de l'invention, ladite étape (a) inclut une étape de formation dudit second film de polysilicium de manière qu'il soit plus épais que ledit premier film de polysilicium. Selon une autre caractéristique de l'invention, ladite étape (a) inclut une étape de formation dudit film auxiliaire au moyen d'un film à couches multiples, ledit film à couches multiples possède, et ce dans cet ordre à partir dudit côté de la couche semiconductrice, un premier film d'oxyde, un premier film de polysilicium et un film de nitrure pour un masque, ladite étape (c) inclut une étape d'élimination complète dudit film de nitrure pour le masque dans ledit film auxiliaire sur ladite région active, et une étape de retrait dudit film de polysilicium, sur une épaisseur prédéterminée. Selon une autre caractéristique de l'invention, ladite étape (e) inclut une étape consistant à recouvrir la surface dudit film d'oxyde isolant en tranchée, qui fait saillie à partir de la surface principale dudit film auxiliaire et la surface dudit premier film de polysilicium avec un second film d'oxyde et, après cela, à éliminer ledit film d'oxyde isolant en tranchée conjointement avec ledit second film d'oxyde par attaque chimique à sec. Selon une autre caractéristique de l'invention, ladite étape (e) inclut une étape consistant à recouvrir ledit film d'oxyde d'isolation en tranchée qui fait saillie à partir de la surface principale dudit film auxiliaire, et ledit premier film de polysilicium avec un second film d'oxyde et enlever ledit film d'oxyde isolant en tranchée conjointement avec ledit second film d'oxyde, par attaque chimique humide. Selon une autre caractéristique de l'invention, ladite étape (e) inclut l'étape consistant à : recouvrir ledit film d'oxyde d'isolation en tranchée, qui fait saillie à partir de la surface principale dudit film auxiliaire et dudit premier film de polysilicium, par un second film d'oxyde, et réduire l'épaisseur dudit second film d'oxyde par attaque chimique à sec, en formant un intercalaire de paroi latérale d'un film d'oxyde sur des faces latérales dudit film d'oxyde d'isolation en tranchée et retirer ledit film d'oxyde isolant en tranchée conjointement avec ledit intercalaire de paroi latérale par attaque chimique humide. Selon une autre caractéristique de l'invention, ladite étape (e) inclut les étapes consistant à : former un intercalaire de paroi latérale d'un film de nitrure sur des faces latérales dudit film d'oxyde d'isolation en tranchée, qui fait saillie à partir de la surface principale dudit film auxiliaire, et retirer ledit film d'oxyde isolant en tranchée entouré par ledit intercalaire de paroi latérale, par attaque chimique humide. Selon une autre caractéristique de l'invention, ladite étape (d) inclut une étape d'implantation oblique de ladite impureté. Selon une autre caractéristique de l'invention, ladite étape (a) inclut une étape consistant à former ledit film auxiliaire au moyen d'un film à couches multiples, ledit film à couches multiples possède, et ce dans cet ordre à partir dudit côté de la couche semiconductrice, un premier film d'oxyde, un premier film de polysilicium, un second film d'oxyde et un film de nitrure pour un masque, ladite étape (c) inclut l'étape consistant à enlever ledit film de nitrure pour le masque dans ledit film auxiliaire sur ladite région active. Conformément à la présente invention selon un second aspect, un procédé de fabrication d'un dispositif à semi- conducteurs inclut au moins un type de transistor MOS sur une couche semiconductrice, et un film d'oxyde isolant en tranchée pour définir au moins une région active en tant que région dans laquelle le transistor MOS est formé, et isoler électriquement le transistor MOS, et qui inclut les étape (a) à (e) suivante. De façon spécifique, le procédé inclut l'étape (a) consistant à former un film auxiliaire servant à former ledit film d'oxyde d'isolation en tranchée sur ladite couche semiconductrice, l'étape (b) consistant à former une tranchée pénétrant dans ledit film auxiliaire et atteignant une profondeur prédéterminée dans ladite couche semiconductrice, l'étape (c) consistant à former ledit film d'oxyde d'isolation en tranchée en remplissant ladite tranchée avec un film d'oxyde et en retirant ledit film d'oxyde d'isolation en tranchée sur une épaisseur prédéterminée, l'étape (d) consistant à après ladite étape (c) implanter des ions ayant un type de conduction différent de celui d'une couche de source/drain dudit transistor MOS avec une énergie pour laquelle les ions traversent ledit film d'oxyde d'isolation en tranchée, et un pic de profil est formé dans ladite couche semiconductrice au-dessous dudit film d'oxyde d'isolation en tranchée dans un état où le film aux ....... est conservé dans la région active, en formant ainsi des couches d'arrêt de canal dans ladite couche semiconductrice au-dessous dudit film d'isloation en tranchée, et l'étape (e) consistant, après la formation desdites couches d'arrêt de canal, à réduire de façon encore l'épaisseur dudit film d'oxyde d'isolation en tranchée. En laissant subsister le film auxiliaire sur la région active et en exécutant une implantation d'arrêt de canal à travers le film d'oxyde isolant en tranchée possédant une petite partie saillante isolante avec une énergie, à l'aide de laquelle un pic d'un profil est produit dans la couche semiconductrice, on peut former une couche d'arrêt de canal à haute concentration dans la région isolante, d'une manière autoalignée. Dans ce cas, étant donné que la couche d'arrêt de canal n'est pas formée dans la couche semiconductrice correspondant à la région active, la valeur de seuil du transistor MOS peut être réglée sans problème, et une couche de source/drain du transistor MOS ou une couche d'appauvrissement formée autour de la jonction PN de la couche de la source/drain peut s'étendre jusqu'à une région profonde. Par conséquent on peut obtenir un dispositif à semiconducteurs, dans lequel l'altération d'une caractéristique du transistor est empêchée. Selon une autre caractéristique de l'invention, ladite étape (a) inclut une étape consistant à former ledit film auxiliaire au moyen d'un film à couches multiples, et ledit film à couches multiples possède, et ce dans cet ordre à partir du côté de la couche semiconductrice, un premier film d'oxyde, un premier film de polysilicium et un film de nitrure pour un masque. Selon une autre caractéristique de l'invention, ladite étape (a) inclut une étape de formation dudit film de nitrure pour le masque de manière qu'il soit plus épais que ledit premier film de polysilicium. Selon une autre caractéristique de l'invention, ladite étape (c) inclut une étape (c-1) consistant à introduire une impureté dans ledit film d'oxyde, qui remplit ladite tranchée, et retirer ledit film d'oxyde, qui remplit ladite tranchée, par attaque chimique humide. Selon une autre caractéristique de l'invention, ladite étape (c-1) inclut l'étape consistant à introduire ladite impureté par implantation ionique avec une énergie, au moyen de laquelle on obtient une plage d'implantation comprise entre 100 et 200 nm et à une dose de 4 x 1014/cm2 ou plus. Selon une autre caractéristique de l'invention, le procédé pour fabriquer un dispositif à semi-conducteurs comprend en outre, après ladite étape (c) et avant ladite étape (d), une étape consistant à former un intercalaire de paroi latérale formé d'un film de nitrure sur une face de paroi intérieure de ladite tranchée, ladite étape (d) incluant une étape d'implantation d'ions de ladite impureté dans un état dans lequel ledit intercalaire de paroi latérale est formée. Selon un troisième aspect de la présente invention, il est prévu un procédé pour fabriquer un dispositif à semiconducteurs inclut au moins un type d'un transistor MOS sur une couche semiconductrice, et un film d'oxyde d'isolation en tranchée pour définir au moins une région active en tant que région dans laquelle ledit transistor MOS est formé et qui isole électriquement ledit transistor MOS, et inclut les étapes (a) à (d) suivante. De façon spécifique, le procédé inclut l'étape (a) consistant à former un film auxiliaire de manière à former ledit film d'oxyde d'isolation en tranchée sur couche semiconductrice, l'étape (b) consistant à former un intercalaire de paroi latérale d'un film isolant sur une paroi intérieure de ladite tranchée après formation d'une tranchée pénétrant dans ledit film auxiliaire et s'étendant sur une profondeur prédéterminée dans ladite couche semiconductrice, l'étape (c) consistant à implanter des ions d'une impureté d' un type de conduction différent de celui d'une couche de source/drain dudit transistor MOS avec une énergie, pour laquelle un pic d'un profil est formé dans ladite couche semiconductrice dans le fond de ladite tranchée dans un état dans lequel ledit intercalaire de paroi latérale est formé, ce qui conduit à la formation de couches d'arrêt de canal dans ladite couche semiconductrice dans le fond de ladite tranchée; et l'étape (d) consistant à former ledit film d'oxyde d'isolation en tranchée par remplissage de ladite tranchée avec un film d'oxyde après formation de ladite couche d'arrêt de canal. L'implantation du dispositif d'arrêt de canal est effectuée à un stade, où une tranchée est formée. Par conséquent l'énergie d'implantation peut être faible. Etant donné que l'impureté ne peut pas traverser le film auxiliaire sur la couche semiconductrice correspondant à la région active avec l'énergie, l'implantation d'impuretés du dispositif d'arrêt de canal dans la couche semiconductrice correspondant à la région active peut être empêchée d'une manière fiable. Selon une autre caractéristique de la présente invention, ladite étape (b) inclut l'étape de formation de l'intercalaire de paroi latérale de film d'oxyde, et ladite étape (c) inclut l'étape (c-1) d'implantation d'ions dans ladite impureté dans un état dans lequel l'intercalaire de paroi latérale est formé. Selon une autre caractéristique de la présente invention, ladite étape (b) inclut une étape (b-1) de formation d'un film d'oxyde de paroi intérieure par application d'une oxydation thermique à la paroi intérieure de ladite tranchée, une étape (b-2) servant à former un film d'oxyde de protection sur la paroi intérieure de ladite tranchée et sur l'ensemble de la surface principale dudit film auxiliaire, et une étape (b-3) servant à former l'intercalaire de paroi latérale moyennant l'utilisation d'un film de nitrure sur ledit film de protection, ladite étape (c) inclut une étape d'implantation d'ions de ladite impureté dans un état dans lequel l'intercalaire de paroi latérale est formé, et ladite étape (d) inclut une étape de remplissage de ladite tranchée avec ledit film d'oxyde dans un état dans lequel l'intercalaire de paroi latérale subsiste. Selon une autre caractéristique de la présente invention, ladite couche semiconductrice présente une capacité de cristallisation, et le procédé comprend en outre, après ladite étape (e) selon les premières caractéristiques de l'invention et après ladite étape (d) selon la caractéristique du paragraphe précédent, une étape d'implantation d'ions d'une impureté de ladite couche de source/drain dudit transistor MOS sous un angle tel que les ions implantés provoquent un effet de canal au moment de l'implantation d'ions dans ladite couche semiconductrice. Selon un quatrième aspect de la présente invention, un procédé pour fabriquer un dispositif à semi-conducteurs inclut un film d'oxyde d'isolation en tranchée servant à définir une région active en tant que région dans laquelle un transistor MOS est formé sur une couche semiconductrice possédant une capacité de cristallisation et isoler électriquement ledit transistor MOS et comprenant les étapes (a) et (b) suivantes. L'étape (a) consiste à former le film d'oxyde d'isolation en tranchée sur une surface principale de la couche semiconductrice, et l'étape (b) consiste à implanter des ions d'une impureté ayant un type de conduction différent de celui d'une région de source/drain du transistor MOS sous un angle tel que les ions implantés provoquent un effet de canal au moment de l'implantation d'ions dans la couche semiconductrice. L'implantation de l'impureté est exécutée avec une énergie, pour laquelle l'impureté traverse le film d'oxyde d'isolation en tranchée, et un pic de profil est produit dans la couche semiconductrice au-dessous du film d'oxyde d'isolation en tranchée. Etant donné que l'effet de canal est utilisé au moment de la formation de la couche d'arrêt de canal, il devient facile de réaliser l'implantation d'arrêt de canal du dispositif d'arrêt de canal uniquement dans la couche semiconductrice au-dessous du film d'oxyde isolant en tranchée présentant une petite partie saillante isolante. Selon une autre caractéristique de l'invention, ledit angle, sous lequel un effet de canal apparaît est égal entre 0 degré et 45 degrés par rapport à une droite perpendiculaire à la surface principale de ladite couche semiconductrice. Selon une autre caractéristique de l'invention, ladite région active est divisée en : une région à tension élevée, dans laquelle un transistor MOS à tension élevée, possédant une tension de grille relativement élevée, est formée, et une région à faible tension, dans laquelle un transistor MOS à faible tension possédant une tension de grille relativement faible est formée, une dose de l'impureté servant à régler la valeur de seuil dudit transistor MOS à faible tension est supérieure à une dose de l'impureté servant à régler la valeur de seuil dudit transistor MOS à tension élevée, et que le procédé comporte en outre : une première étape d'implantation d'ions servant à implanter des ions de ladite impureté pour régler la valeur de seuil dudit transistor MOS à tension élevée, et une seconde étape d'implantation d'ions pour implanter des ions de ladite impureté servant à régler la valeur de seuil du transistor MOS à faible tension, et ladite première étape d'implantation d'ions étant exécutée également dans ladite région à faible tension. Selon une autre caractéristique de l'invention, ladite région active possède : une région à tension élevée, dans laquelle un transistor MOS à tension élevée, possédant une tension de grille relativement élevée, est formée, et une région à faible tension, dans laquelle le transistor MOS à faible tension possédant une tension de grille relativement faible est formée, une dose de l'impureté servant à régler la valeur de seuil dudit transistor MOS à faible tension est supérieure à une dose de l'impureté servant à régler la valeur de seuil dudit transistor MOS à tension élevée, et le procédé comprend en outre : une première étape d'implantation d'ions servant à implanter des ions de ladite impureté pour régler la valeur de seuil dudit transistor MOS à faible tension, et une seconde étape d'implantation d'ions pour implanter des ions de ladite impureté servant à régler la valeur de seuil du transistor MOS à tension élevée, et ladite première étape d'implantation d'ions étant exécutée également dans ladite région à tension élevée. Selon une autre caractéristique de l'invention, ladite région active possède : une région à tension élevée, dans laquelle un transistor MOS à tension élevée, possédant une tension de grille relativement élevée, est formée, et une région à faible tension, dans laquelle le transistor MOS à faible tension possédant une tension de grille relativement faible est formée, une dose de l'impureté servant à régler la valeur de seuil dudit transistor MOS à faible tension est supérieure à une dose de l'impureté servant à régler la valeur de seuil dudit transistor MOS à tension élevée, et le procédé comprend en outre : une première, étape d'implantation d'ions servant à implanter des ions de ladite impureté pour régler la valeur de seuil dudit transistor MOS à faible tension, et une seconde étape d'implantation d'ions pour implanter des ions de ladite impuretés servant à régler la valeur de seuil du transistor MOS à tension élevée, et ladite première étape d'implantation d'ions est exécutée également dans ladite région à tension élevée. Selon une autre caractéristique de l'invention, ledit film d'oxyde isolant en tranchée contient une impureté de type p. Selon une autre caractéristique de l'invention, ladite couche semiconductrice correspond à une couche SOI d'un substrat SOI possédant un substrat en silicium, un film d'oxyde enseveli disposé sur le substrat en silicium, et la couche SOI disposée sur le film d'oxyde enseveli, et ledit film d'oxyde d'isolation en tranchée est un film d'oxyde d'isolation partielle qui contient ladite couche SOI, ladite couche SOI étant disposée entre la base de ce film et ledit film d'oxyde enseveli. Selon un cinquième aspect de la présente invention, un procédé de fabrication d'un dispositif à semi-conducteurs inclut un film d'oxyde d'isolation en tranchée servant à définir une région active en tant que région dans laquelle un transistor MOS est formé sur une couche semiconductrice et isoler électriquement le transistor MOS, qui inclut les étapes (a) à (e) suivantes. De façon spécifique, le procédé inclut l'étape (a) consistant à former un film d'oxyde d'isolation en tranchée dans une surface principale de ladite couche semiconductrice, l'étape (b) consistant à former une couche d'arrêt de canal dans ladite couche semiconductrice au-dessous dudit film d'oxyde d'isolation en tranchée, l'étape (c) consistant à former ledit transistor MOS sur ladite région active, l'étape (d) consistant à former un film de nitrure de manière qu'il recouvre au moins une électrode de grille dudit transistor MOS et ladite région active, et l'étape (e) consistant à exécuter une oxydation thermique après ladite étape (d). Une fois que le film de nitrure est formé de manière à recouvrir l'électrode de grille du transistor MOS et la région active, une oxydation thermique est exécutée. Par conséquent la surface en coupe transversale du film d'oxyde d'isolation en tranchée qui n'est pas recouverte par le film de nitrure, augmente et l'épaisseur de la couche d'arrêt de canal est réduite. Par conséquent la zone de jonction peut être réduite et la capacité de jonction peut être également réduite. D'autres caractéristiques et avantages de la présente invention ressortiront de la description donnée ciaprès prise en référence aux dessins annexés, sur lesquels : - les figures 1 à 13 sont des vues en coupe transversale illustrant un procédé de fabrication du dispositif à semi-conducteurs d'un premier mode de mise en oeuvre selon la présente invention; - les figures 14 à 20 sont des coupes transversales illustrant un procédé de fabrication du dispositif à semiconducteurs d'un second mode de mise en oeuvre selon la présente invention; - la figure 21 est une coupe transversale illustrant un procédé de fabrication d'un dispositif à semi-conducteurs d'une variante du second mode de mise en oeuvre selon la présente invention; - les figures 22 à 27 sont des coupes transversales illustrant un procédé de fabrication d'un dispositif à semiconducteurs d'un troisième mode de mise en oeuvre selon l'invention; - les figures 28 à 30 sont des coupes transversales illustrant un procédé de fabrication d'un dispositif à semiconducteurs d'un quatrième mode de mise en oeuvre selon l'invention; - les figures 31 et 32 sont des coupes transversales illustrant un procédé de fabrication d'un dispositif à semiconducteurs d'un cinquième mode de mise en oeuvre selon l'invention; - les figures 33 à 48 sont des coupes transversales illustrant un procédé d'une variante du cinquième mode de mise en oeuvre selon la présente invention; - les figures 49 à 54 sont des coupes illustrant un procédé de fabrication d'un dispositif à semi-conducteurs d'un sixième mode de mise en oeuvre selon la présente invention; - la figure 55 est une coupe transversale permettant d'expliquer l'effet d'un procédé de fabrication d'un dispositif à semi-conducteurs d'un septième mode de mise en oeuvre selon la présente invention; - la figure 56 est une coupe transversale illustrant le procédé de fabrication d'un dispositif à semi-conducteurs du septième mode de mise en oeuvre selon la présente invention ; - la figure 57 est une coupe transversale illustrant un procédé de fabrication d'une variante du septième mode de mise en oeuvre selon la présente invention; - la figure 58 est une coupe transversale illustrant un procédé de fabrication d'un huitième mode de mise en oeuvre selon la présente invention; - les figures 59 à 72 sont des coupes transversales illustrant un procédé de fabrication d'une variante du huitième mode de mise en oeuvre selon la présente invention; - la figure 73 est une coupe transversale illustrant un procédé de fabrication d'un dispositif à semi-conducteurs d'un neuvième mode de mise en oeuvre selon la présente invention ; - la figure 74 est un schéma illustrant une distribution d'impuretés par implantation avec un effet de canal ; - la figure 75 est une coupe transversale illustrant le procédé de fabrication du dispositif à semi-conducteurs du neuvième mode de mise en oeuvre selon la présente invention; - les figures 76 à 82 sont des coupes transversales illustrant un procédé de fabrication d'un dispositif à semiconducteurs d'un dixième mode de mise en oeuvre selon la présente invention; - les figures 83 à 85 sont des coupes transversales illustrant un procédé de fabrication d'une variante du dixième mode de mise en oeuvre selon la présente invention; - la figure 86 est une vue en plan illustrant un procédé de fabrication d'un dispositif à semi-conducteurs d'un onzième mode de mise en oeuvre selon la présente invention; - les figures 87 et 88 sont des coupes transversales illustrant le procédé de fabrication du dispositif à semiconducteurs du onzième mode de mise en oeuvre selon la présente invention; - les figures 89 à 91 sont des vues en plan illustrant le procédé de fabrication du dispositif à semiconducteurs du onzième mode de mise en oeuvre selon la présente invention; - les figures 92 et 93, dont il a déjà été fait mention, sont des coupes transversales permettant d'expliquer la configuration d'un dispositif à semi-conducteurs classique; - les figures 94 à 100, dont il a déjà été fait mention, sont des coupes transversales permettant d'expliquer un procédé de fabrication du dispositif à semi-conducteurs classique ; - la figure 101, dont il a déjà été fait mention, est une coupe transversale permettant d'expliquer la configuration du dispositif à semi-conducteurs classiques ; - les figures 102 et 103, dont il a déjà été fait mention, sont des coupes transversales permettant d'expliquer un problème du dispositif à semi-conducteurs classique. A. Premier mode de mise en oeuvre A-1. Procédé de fabrication En référence aux figures 1 à 13, qui sont des coupes transversales servant à illustrer séquentiellement un procédé de fabrication, on va décrire un procédé de fabrication d'un premier mode de mise en oeuvre selon la présente invention. Tout d'abord, comme représenté sur la figure 1, on prépare au moyen du procédé SIMOX servant à former un film d'oxyde enseveli 2 au moyen d'une implantation d'ions oxygène, d'une liaison ou analogue, un substrat SOI formé par un substrat en silicium 1, un film d'oxyde enseveli 2 et une couche SOI 3. On peut former le substrat SOI à l'aide d'un procédé autre que les procédés indiqués plus haut. Habituellement, l'épaisseur du film de la couche SOI 3 est comprise entre 50 et 200 nm et l'épaisseur du film d'oxyde enseveli 2 est comprise entre 100 et 500 nm. Sur le substrat SOI, on forme un film d'oxyde de silicium (désigné ci-après sous l'expression film d'oxyde) 4 possédant une épaisseur comprise entre 10 et 30 nm (100 et 300 Â) au moyen d'un procédé CVD (c'est-à-dire de dépôt chimique en phase vapeur) dans une condition de température d'environ 800 C ou au moyen d'une oxydation thermique (avec une condition de température de 800 à 1000 C). Ensuite, on forme par dépôt CVD sur le film d'oxyde 4, une couche de silicium polycristallin (désignée ci-après sous l'expression film de polysilicium) 5 ayant une épaisseur comprise entre 10 et 100 nm (100 et 1000 Â) . On forme, par dépôt CVD ou par oxydation thermique, un film d'oxyde 6 ayant une épaisseur de 10 à 200 nm (100 à 2000 Â) sur le film de polysilicium 5, et on forme par dépôt CVD un film de polysilicium 7 ayant une épaisseur comprise entre 10 et 300 nm (100 et 3000 ) sur le film d'oxyde 6. En outre, on forme un film de nitrure de silicium (désigné ci-après sous le terme film de nitrure) 8 possédant une épaisseur comprise entre 30 et 200 nm (300 et 2000 Â) sur un film de polysilicium 7 par dépôt CVD (avec une condition de température d'environ 700 C). Etant donné que le film d'oxyde 4, le film de polysilicium 5, le film d'oxyde 6, le film de polysilicium 7 et le film de nitrure 8 agissent de façon auxiliaire pour former un film d'oxyde isolant en tranchée devant être formé ultérieurement, on peut les désigner comme étant des films auxiliaires. On forme un motif dans le film de nitrure 8 au moyen d'un masque de resist comportant des ouvertures correspondant aux positions dans lesquelles le film d'oxyde isolant en tranchée doit être formé, et on élimine sélectivement le film de nitrure 8 et le film de polysilicium 7 par attaque chimique à sec ou par attaque chimique humide. Ensuite, comme représenté sur la figure 2, on utilise un film de nitrure présentant le motif 8 en tant que masque d'attaque chimique, en attaquant le film d'oxyde 6, le film de polysilicium 5 et le film d'oxyde 4 et en attaquant la couche SOI 3 à une profondeur prédéterminée, en formant ainsi une tranchée TR1. On ajuste les paramètres de l'attaque de manière à ne pas éliminer par attaque la couche SOI 3 jusqu'à exposer le film d'oxyde enseveli 2, mais de manière à laisser subsister la couche SOI 3 ayant une épaisseur prédéterminée dans le fond de la tranchée. Etant donné que la tranchée partielle TR1 est formée de manière à s'étendre dans la direction perpendiculaire au substrat en silicium 1 avec une largeur prédéterminée, sans que ceci n'altère le degré d'intégration, on peut exécuter l'isolation du dispositif tout en conservant une microfabrication. Dans un procédé illustré sur la figure 3, les parois intérieures de la tranchée Tl sont oxydées de manière à former un film d'oxyde OX1. Dans le procédé illustré sur la figure 4, on remplit la tranchée TR1 avec un film d'oxyde OX2. Il suffit de former le film d'oxyde OX2 par exemple au moyen d'un procédé CVD HDP (à plasma,à haute densité). Dans le dépôt HDP-CVD on utilise un plasma possédant une densité supérieure d'un ou deux ordres de grandeur par rapport à ce que fournit le dispositif CVD plasmatique ordinaire, et on dépose un film d'oxyde tout en exécutant simultanément une pulvérisation et un dépôt. On peut obtenir un film d'oxyde ayant une excellente qualité. Ensuite, on forme un motif dans le film d'oxyde OX2 avec un masque de resist RM11 possédant des ouvertures correspondant à des régions actives, dans chacune desquelles doit être formé un dispositif à semi-conducteurs tel qu'un transistor MOS, et on effectue une attaque chimique jusqu'à une profondeur prédéterminée dans la configuration du masque de resist RM11. Ensuite, on retire le masque de resist RM11. La raison pour laquelle on effectue un tel traitement est que, lors d'un procédé CMP (polissage chimique et mécanique) ultérieur pour éliminer un film d'oxyde OX11, le film d'oxyde OX2 est éliminé d'une manière uniforme. En éliminant le film d'oxyde OX2 au moyen du polissage CMP, seul subsiste le film d'oxyde OX2 dans la tranchée TR1. Ensuite, on élimine le film de nitrure 8 à l'aide d'acide phosphorique chaud et en outre on élimine le film de polysilicium 7, ce qui permet d'obtenir un film d'oxyde d'isolation partielle PT11 représenté sur la figure 5. On peut éliminer le film de polysilicium 7 par attaque chimique humide en utilisant une solution alcaline, par exemple une solution de KOH (hydroxyde de potassium) ou une solution mixte d'ammoniac et de peroxyde d'hydrogène ou bien en réalisant une attaque chimique à sec présentant une sélectivité pour un film d'oxyde. Le film d'oxyde d'isolation partielle PT11 est en saillie depuis la surface principale du film d'oxyde 6 et l'épaisseur de l'ensemble est égal à environ 600 nm (6000 Â). Lorsqu'on règle l'épaisseur de la couche SOI 3 à environ 100 nm, ce qu'on désigne comme une partie saillante d'isolation est égale à environ 500 nm. Dans un processus illustré sur la figure 6, on forme un masque de resist RM12 possédant une ouverture au-dessus de la région PR dans laquelle un transistor PMOS peut être formé. En exécutant une implantation du dispositif d'arrêt de canal avec une énergie, telle que le pic d'un profil d'impuretés est produit dans la couche SOI 3 à travers le film d'oxyde d'isolation partielle PT11, on forme une couche d'arrêt de canal N11 dans la couche SOI 3 au-dessous du film d'oxyde d'isolation partielle PT11, c'est-à-dire dans la région d'isolation. Les impuretés à implanter sont des impuretés de type N. Lorsqu'on utilise du phosphore P, l'énergie d'implantation est comprise par exemple entre 60 et 120 keV, et la densité de la couche d'arrêt de canal N1 est comprise entre 1 x 1017 et 1 x 1019/cm3. Dans ce cas, dans la couche SOI 3 correspondant à la région active AR, les impuretés de l'implantation du dispositif d'arrêt de canal ne sont pas arrêtées, mais sont implantées dans le film d'oxyde enseveli 2 et dans le substrat en silicium 1 au-dessous du film d'oxyde enseveli 2. La figure 6 représente un exemple dans lequel une couche d'impuretés N11 est formée dans le substrat en silicium 1. Dans un procédé illustré sur la figure 7, on forme un masque de resist RM13 possédant une ouverture située audessus d'une zone NR, dans laquelle un transistor NMOS doit être formé. L'implantation du dispositif d'arrêt de canal est exécutée avec une énergie, .à l'aide de laquelle un pic d'un profil d'impuretés est produit dans la' couche SOI 3 au moyen d'un film d'isolation partielle PT11, et une couche d'arrêt de canal P1 est formée dans la couche SOI 3 au-dessous du film d'oxyde d'isolation partielle PT11, c'est-à-dire dans la région isolante. Les impuretés devant être implantées sont des impuretés de type p. Lorsqu'on utilise du bore (B), l'énergie d'implantation est réglée par exemple entre 30 et 60 keV et la densité de la couche d'arrêt de canal P1 est réglée entre 1 x 1017 et 1 x 1019/cm3. A cet instant, dans la couche SOI 3 correspondant à la région active AR, les impuretés d'implantation de la couche du dispositif d'arrêt de canal ne sont pas arrêtées, mais sont implantées dans le film d'oxyde enseveli 2 et dans le substrat en silicium 1 au-dessous du film d'oxyde enseveli 2. La figure 7 illustre un exemple dans lequel la couche d'impureté P11 est formée dans le substrat en silicium 1. Lors de l'exécution de l'implantation du dispositif d'arrêt de canal en utilisant une partie saillante d'isolant comme décrit précédemment, des couches d'arrêt de canal N1 et P1 à haute densité peuvent être formées d'une manière autoalignée dans les régions d'isolation. Dans un procédé illustré sur la figure 8, le film d'oxyde d'isolation partielle PT11 et le film d'oxyde de paroi interne OX1 sont attaqués chimiquement au moyen d'un traitement avec de l'acide fluorhydrique (HF), ce qui permet de former un film d'oxyde d'isolation partielle PTl ayant une marche isolante réduite. Dans un procédé illustré sur la figure 9, on élimine le film de polysilicium 5 sur le film d'oxyde 4 par attaque chimique humide ou par attaque à sec présentant une sélectivité pour un film d'oxyde. Dans un procédé illustré sur la figure 10, un masque de resist RM14 est formé de telle sorte que son ouverture correspond à une région PR dans laquelle un transistor PMOS est formé. En implantant une impureté de type n pour l'implantation de canal, par exemple n'importe laquelle parmi P (phosphore), As (arsenic) et Sb (antimoine), on règle une tension de seuil d'un transistor. A titre d'exemple de paramètres d'impuretés actuellement, dans le cas de l'utilisation de phosphore, l'énergie d'implantation est comprise entre 20 et 100 keV et la dose est comprise entre 1 x 1010 et 1 x 1014/cm2. Dans un procédé illustré sur la figure 11, un masque de resist RM15 est formé de telle sorte que son ouverture corresponde à la région NR dans laquelle un transistor NMOS est formé. Grâce à l'implantation d'une impureté de type p pour l'implantation du canal, par exemple du B (bore) ou du In (indium), on règle une tension de seuil d'un transistor. A titre d'exemple de paramètres d'impuretés actuellement, dans le cas de l'utilisation de bore, l'énergie d'implantation est comprise entre 5 et 40 keV et la dose est comprise entre 1 x 1010 et 1 x 1014/cm2. Pour régler la tension de seuil à une valeur inférieure, il suffit de réduire la dose. Après l'implantation du canal, on effectue un traitement thermique de brève durée pour éliminer l' endommagement provoqué par l'implantation. Ensuite, on élimine le film d'oxyde 4 par attaque chimique humide. A la place, comme représenté sur la figure 12, on forme un film isolant ayant une épaisseur comprise entre 1 et 4 nm (10 à 40 Â) sur la couche SOI 3. Pour la formation, on peut utiliser une oxydation thermique rapide, un dépôt CVD ou analogue. En outre on dépose un film de polysilicium 12 ayant une épaisseur allant de 100 à 400 nm (1000 à 4000 Â) sur le film isolant 11 au moyen d'un dépôt CVD. Comme cela est représenté sur la figure 13, dans des régions PR et NR, des motifs sont formés dans un film isolant 11 et un film de polysilicium 12 de manière à former un film isolant de grille 11 .et une électrode de grille 12. En exécutant une implantation d'impuretés (implantation LDD) en utilisant l'électrode de grille 12 en tant que masque d'implantation, on forme une couche de drain (ou une couche d'extension de source/drain) 14 faiblement dopée. Ensuite on forme un intercalaire (intercalaire de paroi latérale) 13 de film isolant sur des parois latérales du film isolant de grille 11 et de l'électrode de grille 12. En exécutant une implantation d'impuretés pour former une couche de source/drain (implantation de source/drain) en utilisant l'électrode de grille 12 et l'intercalaire de paroi latérale 13 en tant que masque d'implantation, on forme une couche de source/drain 15. En outre, on exécute un traitement thermique de brève durée pour éliminer un endommagement d'implantation et pour activer les ions implantés. On forme par pulvérisation, sur l'ensemble de la surface, une couche d'un métal réfractaire formé de Co (cobalt) ou analogue. Une réaction formant un siliciure avec le silicium est provoquée par traitement thermique, ce qui conduit à la formation d'une couche de siliciure. Avec la réaction de formation du siliciure, des couches de siliciure 16 et 17 sont formées sur l'électrode de grille 12 et sur la couche de source/drain 15 et la couche de métal réfractaire n'ayant pas réagi est éliminée. Ensuite, on forme un film entre couches ZL sur l'ensemble de la surface, et un plot de contact CP pénétrant dans le film isolant entre couches ZL et atteignant la couche de siliciure 17. En raccordant une couche de conducteur WL au plot de contact CP, on forme un dispositif SOI 100 représenté sur la figure 13. A-2. Action et effet Conformément au procédé de fabrication décrit précédemment du premier -mode de mise en oeuvre, on forme un film d'oxyde d'isolation partielle PT11 possédant une partie saillante d'isolation étendue, et on exécute une implantation du dispositif d'arrêt de canal à travers le film d'oxyde d'isolation partielle PT11, ce qui permet de former des couches d'arrêt de canal N1 et P1 de haute densité d'une manière autoalignée dans les régions isolantes. Dans ce cas, étant donné qu'une couche d'arrêt de canal n'est pas formée dans la couche SOI 3 correspondant à la région active AR, la valeur de seuil d'un transistor MOS peut être ajustée sans problème, la couche de source/drain du transistor MOS ou une couche de déplétion formée autour de la jonction PN de la couche de source/drain peut être formée de manière à atteindre le film d'oxyde enseveli 2. On peut obtenir un dispositif à semi-conducteurs dans lequel une altération des caractéristiques du transistor est empêchée. Etant donné qu'on attaque le film d'oxyde d'isolation partielle PT11 pour réduire la partie saillante d'isolation après la réalisation du dispositif d'arrêt de canal pour obtenir finalement un film d'oxyde d'isolation partielle PT1 comportant la partie saillante d'isolation de 20 nm ou moins, il n'apparaît aucun problème lié à la réduction de taille du dispositif à semi-conducteurs. Etant donné que cinq couches du film d'oxyde 4, du film de polysilicium 5, du film d'oxyde 6, du film de polysilicium 7 et du film de nitrure 8 sont formées sur la couche SOI 3 et qu'un film d'oxyde d'isolation partielle PT11 est formé moyennant l'utilisation de la tranchée TR1 traversant les cinq couches, on peut former une grande partie saillante d'isolation. En outre, le film de nitrure 8 agit en tant que masque d'attaque utilisé pour la tranchée TR1, le film de polysilicium 7 est un film servant à former une grande partie saillante d'isolation, le film d'oxyde 6 agit en tant que dispositif d'arrêt d'attaque chimique au moment de l'enlèvement du film de polysilicium 7 et le film de polysilicium 5 agit en tant que film de protection de la région active au moment de la réduction de la partie saillante d'isolation du film d'oxyde d'isolation partielle PT11 par attaque chimique. Le film d'oxyde 4 est également prévu comme étant un film d'oxyde tampon et agit en tant que film protecteur pour la couche SOI 3 au moment de la réduction d'un endommagement provoqué au moment de l'implantation d'impuretés dans la couche SOI 3 et du retrait d'une couche supérieure. B. Second mode de mise en oeuvre Bien que dans le premier mode de mise en oeuvre on ait utilisé le système consistant à exécuter l'implantation du dispositif d'arrêt de canal à travers le film d'oxyde d'isolation partielle possédant une partie saillante isolante étendue, l'implantation du dispositif d'arrêt de canal peut être également exécutée au moyen d'un procédé décrit ci-après. B-1. Procédé de fabrication En référence aux figures 14 à 20 représentant des coupes transversales servant à illustrer séquentiellement un procédé de fabrication, on va décrire un procédé de fabrication d'un second mode de mise en oeuvre selon la présente invention. Les mêmes composants que ceux représentés dans le premier mode de mise en oeuvre décrit en référence aux figures 1 à 13 sont désignés par les mêmes chiffres de référence et on n'en répétera pas la description. Tout d'abord, comme représenté sur la figure 14, on forme un film d'oxyde 4 sur un support SOI. On forme un film de polysilicium 21 ayant une épaisseur comprise entre 5 et 300 nm (50 et 300 Â) sur un film d'oxyde 4 par dépôt CVD. On forme un film de nitrure 22 ayant une épaisseur de 100 à 200 nm (1000 à 200 Â) sur le film de polysilicium 21, au moyen du dépôt CVD. Le film d'oxyde 4, le film de polysilicium 21 et le film de nitrure 22 agissent, de façon auxiliaire, de manière à former un film d'oxyde isolant de sorte qu'on peut les désigner comme étant des films auxiliaires. Ensuite, on élimine sélectivement le film de nitrure 22 et le film de polysilicium 21 au moyen d'une attaque chimique à sec ou d'une attaque chimique humide. Comme cela est représenté sur la figure 15, on utilise un film de nitrure structuré 22 présentant des motifs en tant que masque d'attaque chimique, on traverse le film d'oxyde 4 et on attaque chimiquement la couche SOI 3 jusqu'à une profondeur prédéterminée ce qui permet de former une tranchée TR2. Les paramètres de l'attaque chimique sont ajustés de manière à ne pas éliminer complètement la couche SOI 3 pour exposer le film d'oxyde enseveli 2, mais de manière . à laisser subsister la couche SOI 3 sur une épaisseur prédéterminée dans le fond de la tranchée. Dans un procédé illustré sur la figure 16 on oxyde les parois intérieures de la tranchée TR2 de manière à former un film d'oxyde de paroi interne OX1. Dans un procédé illustré sur la figure 17, on remplit la tranchée TR2 avec un film d'oxyde OX2. Ensuite, on forme des motifs dans le film d'oxyde OX2 avec un masque de resist RM21 comportant des ouvertures correspondant à des régions actives, dans chacune desquelles un dispositif à semi-conducteurs, tel qu'un transistor MOS, doit être formé, et on attaque sur une profondeur prédéterminée dans la configuration du masque de resist RM21. Ensuite, on élimine le masque de resist RM21. En éliminant le film d'oxyde OX2 sur le film de nitrure 22 au moyen du processus CMP, le film d'oxyde OX2 subsiste uniquement dans la tranchée TR2. De cette manière, on obtient un film d'oxyde d'isolation partielle PT21 représenté sur la figure 18. Dans un procédé illustré sur la figure 19, on réalise une attaque chimique du film d'oxyde d'isolation partielle PT21 et du film d'oxyde de paroi interne OX2 au moyen d'un processus à base d'acide fluorhydrique (HF), ce qui conduit à la formation d'un film d'oxyde d'isolation partielle PT2 avec une partie saillante d'isolation réduite. On suppose que l'épaisseur du film d'oxyde isolant PT2 va de 100 à 150 nm (1000 à 1500 ) et la partie saillante isolante possède une saillie d'environ 20 nm. Ensuite, on forme un masque de resist RM22 de telle sorte que son ouverture corresponde à 'la région PR, dans laquelle un transistor PMOS doit être formé. En exécutant l'opération de formation du dispositif d'arrêt de canal avec une énergie produisant un pic d'un profil d'impuretés est produit dans la couche SOI 3 à travers le film d'oxyde d'isolation partielle PT2, on forme la couche d'arrêt de canal N1 dans la couche SOI 3 au-dessous du film d'oxyde d'isolation partielle PT2, c'est-à-dire dans la .région d'isolation. L'impureté à implanter ici est une impureté de type N. Dans le cas de l'utilisation de phosphore (P), l'énergie d'implantation est réglée par exemple entre 100 et 300 keV et la densité de la couche d'arrêt de canal N1 est réglée entre 1 x 1017 et 1 x 1019/cm3. A ce moment, le film de polysilicium 21 et le film de nitrure 22 restent sur la couche SOI 3 correspondant à la région active AR et son épaisseur est d'environ 400 nm (4000 Â) de sorte que les impuretés ne peuvent pas traverser le film de polysilicium 21 et le film de nitrure 22 avec l'énergie décrite plus haut. Les impuretés d'implantation du dispositif d'arrêt de canal ne peuvent pas être implantées dans la couche SOI 3 correspondant à la région active AR. Ensuite, dans un procédé illustré sur la figure 20, un masque de resist RM23 est formé de telle sorte que son ouverture correspond à une région NR dans laquelle un transistor NMOS doit être formé. L'implantation du dispositif d'arrêt de canal est exécutée avec une énergie produisant un pic d'un profil d'impuretés dans la couche SOI 3 à travers le film d'oxyde d'isolation partielle PT2, ce qui conduit à la formation d'une couche d'arrêt de canal P1 dans une couche SOI 3 au-dessous du film d'oxyde d'isolation partielle PT2, qui est la région d'isolation. L'impureté devant être implantée ici est une impureté de type P. Dans le cas de l'utilisation de bore (B) , l'énergie d'implantation est réglée par exemple entre 30 et 100 keV et la densité de la couche d'arrêt de canal P1 est réglée entre 1 x 1017 et 1 x 1019/cm3. A cet instant, l'impureté pour l'implantation du dispositif d'arrêt de canal n'est pas implantée dans la couche SOI 3 correspondant à la région active AR. Ensuite, le film de nitrure 22 est retiré à l'aide d'acide phosphorique chaud et le film de polysilicium 21 est retiré par attaque chimique humide ou par attaque chimique à sec présentant une sélectivité vis-à-vis du film d'oxyde. Ensuite, en exécutant les procédés décrits en référence aux figures 10 à 13, on obtient le dispositif SOI 100 représenté sur la figure 13. B-2. Action et effet Conformément au procédé de fabrication décrit précédemment du second mode de mise en oeuvre, en exécutant une implantation du dispositif d'arrêt de canal avec une énergie au moyen de laquelle la couche d'arrêt de canal est formée dans la couche SOI 3 à travers le film d'oxyde d'isolation partielle PT2 possédant une petite partie saillante isolante, tout en laissant subsister le film de polysilicium 21 et le film de nitrure 22 sur la région active AR, on peut former les couches d'arrêt de canal N1 et P1 à haute densité d'une manière autoalignée, dans les régions isolantes. Dans ce cas, étant donné qu'une couche d'arrêt de canal n'est pas formée dans la couche SOI 3 correspondant à la région active AR, la valeur de seuil d'un transistor MOS peut être ajustée sans problème, la couche de source/drain du transistor MOS ou une couche d'appauvrissement formée autour de la jonction PN de la couche de source/drain peut être amenée à s'étendre jusqu'au film d'oxyde enseveli 2. On peut obtenir un dispositif à semi-conducteurs dans lequel une altération des caractéristiques du transistor est empêchée. En laissant subsister le film de polysilicium 21 et le film de nitrure 22 sur la couche SOI 3 correspondant à la région active AR, les impuretés utilisées au moment de l'implantation du dispositif d'arrêt de canal restent dans le film de polysilicium 21 et/ou dans le film de nitrure 22 et le risque que les ions d'impuretés atteignent la couche SOI 3 est faible. Par conséquent, les ions d'impuretés ne sont pas sensibles à un endommagement provoqué lorsqu'ils traversent la couche SOI 3, et la fiabilité du film isolant de grille devant être formé sur la couche SOI 3 peut être améliorée. B-3. Variante Dans la description précédente, on a décrit le processus de formation d'un film d'oxyde d'isolation partielle PT2 avec une partie saillante isolante réduite au moyen d'un traitement à l'acide fluorhydrique (HF). Il peut se présenter le cas où il est difficile d'effectuer une commande précise de l'épaisseur du film par attaque chimique humide. Comme cela a été décrit précédemment en référence à la figure 18, dans l'état où un film d'oxyde OX2 situé sur le film de nitrure 22 est enlevé au moyen du processus CMP pour former un film d'oxyde d'isolation partielle PT21 dans la tranchée TR2, des ions d'une impureté telle que B ou As sont implantés dans le film d'oxyde d'isolation partielle PT2. L'énergie d'implantation à ce moment est relativement faible de sorte que la gamme d'épaisseur devient comprise entre 100 et 200 nm avec une dose de 4 x 1014/cm2 ou plus. La figure 21 illustre un processus d'exécution de l'implantation d'ions et un état dans lequel des impuretés sont implantées dans une partie supérieure d'un film d'oxyde d'isolation partielle PT2 et également dans le film de nitrure 22. En raison de l'implantation d'impuretés dans le film d'oxyde d'isolation partielle PT2, la vitesse d'attaque chimique par le HF dans le film d'oxyde varie. Dans le processus utilisant l'acide HF pour la formation d'une partie saillante isolante, la vitesse de commande de l'épaisseur du film d'oxyde isolant peut être améliorée. On peut faire diffuser des impuretés en exécutant un traitement thermique entre 900 et 1200 C pendant 5 à 60 secondes après l'implantation ionique. C. Troisième mode de mise en oeuvre Dans le second mode de mise en oeuvre, on a décrit le procédé consistant à exécuter l'implantation d'un . dispositif d'arrêt de canal dans un état dans lequel le film de polysilicium 21 et le film de nitrure 22 subsistent sur la région active AR. L'implantation du dispositif d'arrêt de canal peut être également exécutée au moyen d'un procédé décrit ci-dessous. C-1. Procédé de fabrication En référence aux figures 22 à 27 qui sont des coupes transversales illustrant séquentiellement un procédé de fabrication, on va décrire un procédé de fabrication selon un troisième mode de mise en oeuvre conformément à la présente invention. Les mêmes composants que ceux indiqués dans les premier et second modes de mise en oeuvre décrits en référence aux figures 1 à 13 et aux figures 14 à 20 sont désignés par les mêmes chiffres de référence et on n'en répétera pas la description. Tout d'abord, en exécutant les processus décrits en référence aux figures 14 à 17, on forme un film d'oxyde OX2 dans la tranchée TR2 et on retire, au moyen du procédé CMP, le film d'oxyde OX2 sur le film de nitrure 22, et le film de nitrure 22. Comme représenté sur la figure 22, la surface principale du film de polysilicium 21 peut être mise à nu. Ensuite, on effectue une attaque chimique de telle sorte que l'épaisseur du film de polysilicium 21 devienne comprise entre 5 et 20 nm lors du procédé illustré sur la figure 23. Sous l'effet de l'attaque chimique, le niveau de la surface principale du film de polysilicium 21 devient plus bas que celui de la face supérieure d'un film d'oxyde d'isolation partielle PT2, de sorte que l'on obtient une partie saillante isolante. Dans cet état, un masque de resist RM 31 est formé de telle sorte que son ouverture corresponde à la région PR dans laquelle un transistor PMOS doit être formé. En exécutant l'implantation du dispositif d'arrêt de canal avec une énergie au moyen de laquelle un pic d'un profil d'impuretés est produit dans la couche SOI 3 à travers un film d'oxyde d'isolation partielle PT21, la couche d'arrêt de canal N1 est formée dans la couche SOI 3 au-dessous du film d'oxyde d'isolation partielle PT21, c'est-à-dire dans la région d'isolation. Une impureté devant être implantée ici est une impureté de type N. Dans le cas de l'utilisation de phosphore (P), l'énergie d'implantation est réglée par exemple d'une valeur allant de 100 à 300 keV, et la densité de la couche d'arrêt de canal N1 est réglée entre 1 x 1017 et 1 x 1019/cm3. L'épaisseur du film de polysilicium 21 est alors réglée de telle sorte que les impuretés de l'implantation d'arrêt de canal ne s'arrêtent pas dans la couche SOI 3 correspondant à la région active AR, mais sont implantées dans le film d'oxyde enseveli 2. La figure 24 représente un exemple dans lequel la couche d'impuretés N11 est formée dans le film d'oxyde enseveli 2 à proximité de la jonction avec la couche SOI 3. Ensuite, dans un procédé illustré sur la figure 25, on forme un masque de resist RM32 tel que son ouverture corresponde à la région NR dans laquelle un transistor NMOS doit être formé. L'implantation du dispositif d'arrêt de canal est exécutée avec une énergie, avec laquelle un pic d'un profil d'impuretés peut être produit dans la couche SOI 3 à travers le film d'oxyde d'isolation partielle PT2, ce qui conduit à la formation de la couche d'arrêt de canal Pl dans la couche SOI 3 au-dessous du film d'oxyde d'isolation partielle PT21, c'est-à-dire la région d'isolation. L'impureté devant être implantée ici est une impureté du type P. Dans le cas de l'utilisation de bore (B), l'énergie d'implantation est réglée par exemple à une valeur allant de 30 à 100 keV, et la densité de la couche d'arrêt de canal P1 est réglée entre 1 x 1017 et 1 x 1019/cm3. A cet instant, l'épaisseur du film de polysilicium 21 est réglée de telle sorte que les impuretés d'implantation du dispositif d'arrêt de canal ne s'arrêtent pas dans la couche SOI 3 correspondant à la région active AR, mais sont implantées dans le film d'oxyde enseveli 2. La figure 25 illustre un exemple, dans lequel la couche d'impuretés P11 est formée dans le film d'oxyde enseveli 2 à proximité de la jonction avec la couche SOI 3. Dans un procédé illustré sur la figure 26, un film d'oxyde d'isolation partielle PT21 et un film d'oxyde de paroi intérieure OX1 sont attaqués au moyen d'un traitement par acide fluorhydrique (HF), qui permet de former un film d'oxyde d'isolation partielle PT2 comportant une partie saillante isolante réduite. Ensuite, on élimine le film de polysilicium 21 sur le film d'oxyde 4 par attaque chimique humide ou par attaque chimique à sec avec une sélectivité vis-à-vis d'un film d'oxyde. Ensuite, en exécutant les procédés en référence aux figures 10 à 13, on obtient un dispositif SOI 200 tel que représenté sur la figure 27. C-2. Action et effet Conformément au procédé de fabrication indiqué précédemment selon le troisième mode de mise en oeuvre, en exécutant l'implantation d'arrêt de canal avec une énergie, qui permet de former la couche d'arrêt de canal dans la couche SOI 3 au moyen d'un film d'oxyde d'isolation partielle PT21 possédant une partie saillante isolante relativement petite, tout en laissant subsister un mince film de polysilicium 21 sur une région active AR, on peut former des couches d'arrêt de canal N1 et P1 d'une manière autoalignée dans les régions d'isolation. Dans ce cas, étant donné que la couche d'arrêt de canal n'est pas formée dans la couche SOI 3 correspondant à la région active AR, la valeur de seuil d'un transistor MOS peut être réglée sans problème, et la couche de source/drain du transistor MOS ou une couche de déplétion formée autour de la jonction PN de la couche de source/drain peut être amenée à atteindre le film d'oxyde enseveli 2. On peut obtenir un dispositif à semi-conducteurs, dans lequel une altération des caractéristiques du transistor est empêchée. Etant donné que les impuretés traversent la couche SOI 3 et pénètrent dans le film d'oxyde enseveli 2 des régions PR et NR, des couches d'impuretés N11 et P11 sont respectivement formées. Les deux couches d'impuretés N11 et P11 sont formées dans le film d'oxyde enseveli 2 à proximité de la jonction avec la couche SOI 3 et les bords de chacune des couches d'impuretés N11 et P11 sont proches des extrémités des couches d'arrêt de canal N1 et P1. Il en résulte que dans des parties A en tant que parties d'extrémité de la couche d'arrêt de canal N1 et dans les parties B en tant que parties d'extrémité de la couche d'arrêt de canal P2, représentées sur la figure 27, à l'aide de différents traitements thermiques dans un processus de fabrication de tranches, on peut empêcher l'absorption des impuretés du dispositif d'arrêt de canal par le film d'oxyde enseveli 2. Même si les impuretés d'arrêt de canal sont absorbées par le film d'oxyde d'isolation partielle PT2, les impuretés absorbées sont compensées par la diffusion des impuretés dans les couches d'impuretés N11 et P11. Par conséquent la concentration des impuretés dans les couches d'arrêt de canal N1 et P1 peut être maintenue à un niveau élevé et la production d'un transistor parasite peut être supprimée dans cette partie. D. Quatrième mode de mise en oeuvre Bien que la configuration d'exécution de l'implantation du dispositif d'arrêt de canal ait été décrite dans la direction presque perpendiculaire à la surface principale du substrat SOI dans les trois premiers modes de mise en oeuvre, une implantation du dispositif d'arrêt de canal oblique en rotation oblique peut être exécutée. D-1. Procédé de fabrication En référence aux figures 28 à 30 qui sont-des coupes transversales permettant d'illustrer séquentiellement un procédé de fabrication, on va décrire un procédé de fabrication conformément à un quatrième mode de mise en oeuvre selon la présente invention. Les composants, qui sont identiques à ceux du troisième mode de mise en oeuvre décrit en référence aux figures 22 à 27, sont désignés par les mêmes chiffres de référence et on n'en répétera pas la description. Tout d'abord, en exécutant les procédés décrits en référence aux figures 22 et 23, on obtient un agencement tel que le niveau de la surface principale du film de polysilicium 21 devient plus bas que celui de la face supérieure du film d'oxyde d'isolation partielle PT2, et une partie saillante isolante est produite. Dans cet état, un masque de resist RM33 est formé de telle sorte que son ouverture corresponde à une région PR dans laquelle le transistor PMOS doit être formé. En exécutant une implantation d'arrêt de canal avec une énergie, au moyen de laquelle un pic d'un profil d'impuretés est produit dans la couche SOI 3 à travers le film d'oxyde d'isolation partielle PT21, une couche d'arrêt de canal est'formée dans la couche SOI 3 au-dessous du film d'oxyde d'isolation partielle PT21, c'est-à-dire dans la région isolante. L'impureté à implanter ici est une impureté du type N. Dans le cas de l'utilisation de phosphore (P), l'énergie d'implantation est réglée à une valeur allant de 100 à 300 keV, et la densité de la couche d'arrêt de canal N1 est réglée entre 1 x 1017 et 1 x 1019/cm3. Ensuite, par implantation des ions d'impuretés dans un état dans lequel le substrat SOI est incliné, on peut former une couche d'arrêt de canal N1 qui s'étend non seulement à une partie au-dessous du film d'oxyde d'isolation partielle PT21, mais également dans la couche SOI 3 dans la région active AR. Dans ce cas les paramètres d'implantation peuvent être sensiblement identiques aux paramètres décrits précédemment. On peut également exécuter l'implantation en faisant tourner les ions d'impuretés, dans un état dans lequel le substrat SOI est incliné. La partie qui s'étend dans la couche SOI 3 dans la région active AR, de la couche d'arrêt de canal N1, peut être très petite. L'angle d'implantation est réglé de telle sorte que la couche d'arrêt de canal N1 ne s'étend pas dans l'ensemble de la zone dans la couche SOI 3 dans la région active AR. Ensuite, lors d'un processus illustré sur la figure 29, on forme un masque de resist RM34 de telle sorte que son ouverture correspond à la région NR dans laquelle un transistor NMOS doit être formé. L'implantation d'arrêt de canal est exécutée avec une énergie telle qu'un pic d'un profil d'impuretés peut être produit dans la couche SOI 3 à travers le film d'oxyde d'isolation partielle PT21, ce qui conduit à la formation de la couche d'arrêt de canal dans la couche SOI 3 au-dessous du film d'oxyde d'isolation partielle PT21, c'est-à-dire la région isolante. L'impureté devant être implantée ici est une impureté de type P. Dans le cas de l'utilisation de bore (B) , l'énergie d'implantation est réglée par exemple à une valeur de 30 à 100 keV et la densité de la couche d'arrêt de canal P1 est réglée entre 1 x 1017 et 1 x 1019/cm3. Ensuite, en implantant des ions d'impuretés alors que le substrat SOI est incliné, on peut former une couche d'arrêt de canal P1 qui s'étend non seulement à la partie audessous du film d'oxyde d'isolation partielle PT21, mais également dans la couche SOI 3 dans la région active AR. Dans ce cas les paramètres d'implantation peuvent être essentiellement les mêmes que les paramètres décrits précédemment. L'implantation peut être également exécutée tout en faisant tourner le faisceau des ions d'impuretés alors que le substrat SOI est incliné. La partie qui s'étend dans la couche SOI 3 dans la région active AR de la couche d'arrêt de canal P1 peut être très petite. L'angle d'implantation est réglé de telle sorte que la couche d'arrêt de canal P1 ne pénètre pas dans toute la zone de la couche SOI 3 dans la région active AR. Ensuite, en ' mettant en oeuvre les processus illustrés en référence aux figures 26 et 27, on obtient un dispositif SOI 300 représenté sur la figure 30. Sur la figure 30, dans la jonction entre la couche de source/drain 15 et les couches d'arrêt de canal N1 et P1, dans chacun des transistors MOS dans les régions PR et NR, on forme une couche d'impuretés de faible densité de type P P3 et une couche d'impuretés de faible densité N3 de type N, chacune possédant le même type de conduction que celui de la couche de source/drain 15, à laquelle les couches d'arrêt de canal N1 et P1 sont connectées, et possédant une concentration d'impuretés inférieure à celle de la couche de source/drain 15. La surface est la surface formée en compensant l'impureté dans les parties étendues dans la couche SOI 3 dans la région active AR des couches d'arrêt de canal N1 et P1 par l'impureté provenant de l'implantation de la source/du drain. D-2. Action et effet Le fait de prévoir de telles couches d'impuretés à faible concentration P3 et N3 permet d'empêcher que la couche de source/drain 15 et les couches d'arrêt de canal N1 et P1 ayant des types de conduction différents et possédant des impuretés à concentration élevée soient en contact réciproque direct. Par conséquent, un courant de fuite dans la jonction PN est réduit et on peut obtenir une meilleure caractéristique de jonction. Lorsque la concentration en impuretés dans chacune des couches d'arrêt de canal N1 et P1 est supérieure à celle de la couche de source/drain 15 avec laquelle les couches N1 et P1 sont en contact, le type de conduction de la couche d'impuretés à faible concentration devient opposé, une couche d'impuretés à faible concentration de type n est formée dans la région PR et une couche d'impuretés à faible concentration de type p est formée dans la région NR. Bien que l'on ait décrit dans le quatrième mode de mise en oeuvre précédent la configuration dans laquelle l'implantation du dispositif d'arrêt de canal est exécutée dans une direction presque perpendiculaire à la surface principale du substrat SOI et une implantation oblique ou une implantation à rotation oblique est exécutée dans un état dans lequel le substrat SOI est incliné, sont combinées, l'implantation du dispositif d'arrêt de canal peut être exécutée uniquement au moyen d'une implantation oblique ou d'une implantation en rotation oblique dans un état dans lequel le substrat SOI est incliné. E. Cinquième mode de mise en oeuvre Bien que dans le troisième mode de mise en oeuvre on ait décrit la configuration consistant à laisser un mince film de polysilicium 21 sur la région active AR et à exécuter une implantation de dispositif d'arrêt de canal au moyen d'un film d'oxyde d'isolation partielle PT21 présentant une partie saillante isolante relativement petite, l'implantation du dispositif d'arrêt de canal peut être exécutée au moyen d'un procédé décrit ci-après. E-1 Procédé de fabrication En référence aux figures 31 et 32, qui sont des coupes transversales destinées à illustrer séquentiellement le procédé de fabrication, on va décrire un procédé de fabrication conformément à un cinquième mode de mise en oeuvre selon la présente invention. Les mêmes composants que ceux indiqués dans le second mode de mise en oeuvre décrit en référence aux figures 14 à 20 sont désignés par les mêmes chiffres de référence et on ne répétera pas leur description. Dans les cinquième à neuvième modes de mise en oeuvre décrits ci-après, à titre de simplification on va décrire uniquement la région PR, dans laquelle un transistor PMOS est formé. Tout d'abord, en mettant en oeuvre les procédés décrits en référence aux figures 14 à 17, on remplit une tranchée TR2 avec un film d'oxyde OX2 et on élimine au moyen du procédé CMP le film d'oxyde OX2 situé sur le film de nitrure 22, ce qui permet d'exposer la surface principale du film de nitrure 22 comme représenté sur la figure 31. Dans un procédé illustré sur la figure 22, on retire le film de nitrure 22 à l'aide d'acide phosphorique chaud, et on obtient une configuration telle que le film d'oxyde d'isolation partielle PT21 fait saillie à partir de la surface principale du film de polysilicium 21. Une partie saillante isolante d'une épaisseur presque égale à l'épaisseur du film de nitrure 22 est produite. En exécutant l'implantation du dispositif d'arrêt de canal avec une énergie, pour laquelle un pic d'un profil d'impuretés est produit dans la couche SIO 3 à travers le film d'oxyde d'isolation partielle PT21, la couche d'arrêt de canal N1 est formée dans la couche SOI 3 au-dessous du film d'oxyde d'isolation partielle PT21, c'est-à-dire dans la région d'isolation. Une impureté devant être implantée ici est une impureté de type N. Dans le cas de l'utilisation de phosphore (P) (dans le cas de la formation d'un transistor PMOS), l'énergie d'implantation est réglée par exemple à une valeur allant de 150 à 500 keV. Dans le cas de l'utilisation de bore (B) (dans le cas de la formation d'un transistor MOS), l'énergie d'implantation est réglée par exemple de 60 à 250 keV, et la densité de la couche d'arrêt de canal N1 est réglée entre 1 x 1017 et 1 x 1019/cm3. Dans la couche SOI 3 correspondant à la région active AR à cet instant, l'épaisseur du film de polysilicium 21 est réglée de telle sorte que les impuretés pour l'implantation du dispositif d'arrêt de canal ne sont pas arrêtées, mais sont implantées dans le film d'oxyde enseveli 2 et dans le substrat en silicium 1 au-dessous du film d'oxyde enseveli 2. E-2. Action et effet Conformément au procédé de fabrication indiqué cidessus selon le cinquième mode de mise en oeuvre, on forme un film d'oxyde d'isolation partielle PT21 possédant une partie saillante isolante étendue, et on exécute l'implantation du dispositif d'arrêt de canal à travers le film d'oxyde d'isolation partielle PT21, ce qui permet de former la couche d'arrêt de canal N1 à haute densité d'une manière autoalignée dans la région d'isolation. Dans ce cas, étant donné qu'une couche d'arrêt de canal n'est pas formée dans la couche SOI 3, qui correspond à la région active AR, la valeur de seuil d'un transistor MOS peut être réglée sans problème ; la couche de source/drain du transistor MOS ou une couche d'appauvrissement formée autour de la jonction PN de la couche de source/drain peut être agencée de manière à atteindre le film d'oxyde enseveli 2. On peut obtenir un dispositif à semi-conducteurs, dans lequel une altération des caractéristiques du transistor est empêchée. E-3. Variante 1 Dans le procédé de fabrication selon le cinquième mode de mise en oeuvre décrit plus haut, comme cela est décrit en référence à la figure 32, un film d'oxyde d'isolation partielle DT21 fait saillie à partir de la surface principale du film de polysilicium 21. Dans ce cas, la partie limite (partie C sur la figure 32) du film de polysilicium 21, du film d'oxyde de paroi intérieure OX1 et du film d'oxyde d'isolation partielle PT21 est influencé par l'attaque chimique à sec exécutée pour retirer le film d'oxyde d'isolation partielle PT21. Dans certains cas, le film d'oxyde de paroi intérieure OX1 et le film d'oxyde d'isolation partielle PT21 dans cette zone sont retirés d'une manière excessive, et le bord du film d'oxyde d'isolation partielle PT22 finalement obtenu est en renfoncement. Plus le phénomène est accentué, plus la paroi latérale du film d'oxyde d'isolation partielle PT21 se rapproche de la perpendiculaire. Au contraire, lorsque la paroi latérale du film d'oxyde d'isolation partielle PT21 possède une forme rétrécie telle qu'elle s'élargit vers le haut, un renfoncement n'est pas facilement obtenu. Cependant, il est difficile de former intentionnellement, avec une haute reproductibilité, un film d'oxyde d'isolation partielle PT21 avec la forme rétrécie. Sinon, comme cela est représenté sur la figure 33, on peut empêcher l'attaque chimique excessive de la partie C sur la figure 32 en formant un film d'oxyde OX3 possédant une épaisseur de 20 nm de manière qu'il recouvre l'ensemble de la surface du film de polysilicium 21 et recouvre la partie qui fait saillie à partir de la surface principale du film de polysilicium 21 du film d'oxyde d'isolation partielle PT21. Le film d'oxyde OX3 peut être formé par exemple en utilisant un matériau TEOS (orthosilicate de tétraéthyle) au moyen du procédé CVD. Les figures 34 à 37 illustrent séquentiellement le procédé d'élimination de la partie saillante du film d'oxyde d'isolation partielle PT21 recouvert par le film d'oxyde OX3, par attaque chimique à sec, et montrent clairement le mécanisme selon lequel, en raison de l'existence du film d'oxyde OX3 formé sur la partie saillante du film d'oxyde d'isolation partielle PT21, la partie limite du film de polysilicium 21, du film d'oxyde de paroi intérieure OX1 et du film d'oxyde d'isolation partielle PT21 est protégée, et la partie ne peut pas être soumise à une attaque chimique excessive. Il en résulte qu'on évite que la partie périphérique du film d'oxyde d'isolation partielle PT2 finalement obtenu soit en renfoncement. Lorsque la partie périphérique du film d'oxyde d'isolation partielle PT2 est en renfoncement, au moment de la formation d'une électrode de grille et d'un film isolant de grille sur lequel doit s'appliquer le film d'oxyde d'isolation partielle PT2, l'électrode de grille et le film isolant de grille sont formés dans cette partie. La forme en coupe devient compliquée et la valeur de seuil d'un transistor est altérée en raison d'un effet de canal étroit. L'épaisseur du film isolant de grille dans la partie périphérique du film d'oxyde d'isolation partielle PT4 devient faible, et il se pose un problème consistant en ce que la caractéristique de tension de tenue de l'électrode de grille est altérée. Cependant, conformément au procédé de fabrication selon la variante 1, la partie périphérique du film d'oxyde d'isolation partielle PT2 ne peut pas être en renfoncement. Par conséquent l'apparition de problèmes tels que décrits précédemment peut être empêchée, et le rendement de fabrication du dispositif à semi-conducteurs peut être amélioré. E-4. Variante 2 Dans la configuration visant à empêcher l'attaque chimique excessive de la partie C représentée sur la figure 32, on peut utiliser une configuration telle que représentée sur la figure 38. De façon spécifique, comme représenté sur la figure 38, en formant un film d'oxyde OX4 possédant une épaisseur presque égale à la hauteur de la partie saillante du film d'oxyde d'isolation partielle PT21 sur l'ensemble de la surface du film en polysilicium 21, le film d'oxyde d'isolation partielle PT21 est entièrement recouvert. La hauteur de la partie saillante du film d'oxyde d'isolation partielle PT21 est presque égale à l'épaisseur du film de nitrure 22 retiré lors du procédé illustré sur la figure 32 et est comprise entre 100 et 200 nm. C'est suffisant pour former le film d'oxyde OX4 en utilisant du TEOS au moyen du procédé CVD. Les figures 39 à 41 illustrent séquentiellement le procédé d'élimination du film d'oxyde OX4 et de la partie saillante du film d'oxyde d'isolation partielle PT21 recouvert par le film d'oxyde OX4 et montrent clairement le mécanisme selon lequel, en raison de l'existence du film d'oxyde OX4, la partie limite du film de polysilicium 21, du film d'oxyde de paroi intérieure OX1 et du film d'oxyde d'isolation partielle PT21 est protégée, et une attaque chimique excessive de cette partie est empêchée. Sur la figure 41, la partie centrale du film d'oxyde d'isolation partielle PT21 remonte doucement, et la partie périphérique s'abaisse doucement. Une telle forme peut être éliminée par un processus d'attaque chimique ultérieur. Même si un très faible renfoncement apparaît dans la partie périphérique du film d'oxyde d'isolation partielle PT2 finalement obtenu, étant donné que le contour est uniforme, il ne se pose aucun problème. E-5. Variante 3 Après formation du film d'oxyde OX4 possédant une épaisseur presque égale à la hauteur de la partie saillante du film d'oxyde d'isolation partielle PT21 sur l'ensemble de la surface du film de polysilicium 21 pour recouvrir complètement le film d'oxyde d'isolation partielle PT21 comme cela est représenté sur la figure 28, il est également possible de former le contour du film d'oxyde OX4 par attaque chimique à sec et de retirer le film d'oxyde OX4 et le film d'oxyde d'isolation partielle PT21 par attaque chimique humide. La figure 42 représente un état dans lequel on soumet le film d'oxyde OX4, qui recouvre l'ensemble de la surface du film en polysilicium 21, à une attaque chimique à sec pour exposer la face supérieure du film d'oxyde d'isolation partielle PT21. Cette structure correspond à la structure (structure de paroi latérale) dans laquelle un espace de paroi latérale du film d'oxyde OX4 est formé sur les faces latérales du film d'oxyde d'isolation partielle PT21. En exécutant une attaque chimique humide dans un tel état, l'attaque chimique est exécutée de façon uniforme. Les figures 43 à 45 illustrent séquentiellement le processus d'élimination du film d'oxyde OX4, et de la partie saillante du film d'oxyde d'isolation partielle PT21 recouvert avec le film d'oxyde OX4 par attaque chimique humide et montrent clairement le mécanisme tel qu'en raison de l'existence du film d'oxyde OX4, la partie limite du film de polysilicium 1, du film d'oxyde de paroi intérieure OX1 et du film d'oxyde d'isolation partielle PT21 est protégée, et une attaque chimique excessive de cette partie est empêchée. En utilisant la structure de paroi latérale, une attaque chimique est exécutée de façon uniforme, et la partie périphérique du film d'oxyde d'isolation partielle PT21 ne peut pas être, même légèrement, en renfoncement. E-6. Variante 4 A titre de configuration pour-empêcher une attaque chimique excessive dans la partie C illustrée sur la figure 32, on peut utiliser une configuration telle que représentée sur la figure 46. De façon spécifique, comme représenté sur la figure 46, un intercalaire ou espaceur de paroi latérale NWl en film de nitrure est formé sur des faces latérales d'un film d'oxyde d'isolation partielle PT21, et le film d'oxyde d'isolation partielle PT21 peut être soumis, dans un tel état, à une attaque chimique humide. Les figures 47 et 48 illustrent séquentiellement le procédé d'enlèvement du film d'oxyde d'isolation partielle PT21 entouré par l'intercalaire de paroi latérale NWl, par attaque chimique humide moyennant l'utilisation d'acide fluorhydrique ou analogue et montre clairement le mécanisme selon lequel, en raison de la présence de l'intercalaire de paroi latérale NW1, la partie limite du film de polysilicium 21, le film d'oxyde de paroi intérieure OX1, et le film d'oxyde d'isolation partielle PT21 sont protégés, et une attaque chimique excessive de la partie est empêchée. Comme cela est représenté sur la figure 48, à l'instant où l'ensemble de la partie du film d'oxyde d'isolation partielle PT21 qui fait saillie à partir du film en polysilicium 21 est retiré, l'attaque chimique est arrêtée et ensuite l'intercalaire de paroi latérale NW1 est retiré à l'aide d'acide phosphorique chaud. L'utilisation d'une telle configuration a pour effet que le film d'oxyde d'isolation partielle PT21 est attaqué chimiquement d'une manière uniforme, et empêche que la partie périphérique du film d'oxyde d'isolation partielle PT21 soit, même légèrement, en renfoncement. Pour empêcher l'apparition d'un renfoncement dû à une attaque chimique excessive de la partie C représentée sur la figure 32, on peut également utiliser un procédé d'enlèvement de la partie saillante du film d'oxyde d'isolation partielle PT21 au moyen du procédé CMP. F. Sixième mode de mise en oeuvre F-1. Procédé de fabrication En référence aux figures 49 à 54 qui sont des coupes transversales destinées à représenter séquentiellement un procédé de fabrication, on va décrire un procédé de fabrication conformément à un sixième mode de mise en oeuvre selon la présente invention. Les mêmes composants que ceux indiqués dans le premier mode de mise en oeuvre décrits en référence aux figures 1 à 13, sont désignés par les mêmes chiffres de référence et on en répétera pas la description. Tout d'abord, comme représenté sur la figure 49, on prépare un substrat SOI et on forme un film d'oxyde 4 sur le substrat SOI. On forme un film de polysilicium 41 possédant une épaisseur allant de 10 à 100 nm (100 à 1000 Â) sur le film d'oxyde 4 au moyen d'un dépôt CVD. On forme un film d'oxyde 42 possédant une épaisseur de 10 à 100 nm (100 à 1000 ) sur le film de polysilicium 41 au moyen d'un dépôt CVD ou par oxydation thermique. On forme un film de nitrure 43 possédant une épaisseur allant de 100 à 200 nm (1000 à 200 Â) sur le film d'oxyde 42 au moyen du dépôt CVD. Le film d'oxyde 4, le film de polysilicium 41, le film d'oxyde 42 et le film de nitrure 43 agissent de façon auxiliaire en formant un film d'oxyde isolant, de sorte qu'on peut les désigner comme étant des films auxiliaires. Ensuite, on structure un masque de resist possédant une ouverture correspondant à une position dans laquelle un film d'oxyde isolant peut être formé, sur le nitrure de silicium 43, et on élimine sélectivement le film de nitrure 43 par attaque chimique humide ou attaque chimique à sec. Ensuite, comme représenté sur la figure 50, on utilise le film de nitrure structuré 43 en tant que masque d'attaque chimique, et le film d'oxyde 42, le film de polysilicium 41 et le film d'oxyde 4 sont traversés et la couche SOI 3 est attaquée chimiquement sur une profondeur prédéterminée, ce qui conduit à la formation d'une tranchée TR4. Les paramètres de l'attaque chimique sont réglés de manière à ne pas éliminer complètement par attaque chimique la couche SOI 3 au point de mettre à nu le film d'oxyde enseveli 2, mais de manière à laisser subsister la couche SOI 3 avec une épaisseur prédéterminée dans le fond de la tranchée. Ensuite, on oxyde les parois intérieures de la tranchée TR4 pour former un film d'oxyde OX1. On règle la profondeur d'attaque chimique de la couche SOI 3 à une valeur allant de 50 à 150 nm. Ensuite on forme un film d'oxyde au moyen du procédé HDP-CVD sur l'ensemble de la surface du film de nitrure 43 de manière à ensevelir la tranchée TR4, et on élimine au moyen du procédé CPM le film d'oxyde en excès sur le film de nitrure 43, ce qui laisse subsister le film d'oxyde de nitrure dans la tranchée TR4 de manière à former un film d'oxyde d'isolation partielle PT41. Dans un procédé illustré sur la figure 52, on élimine le film de nitrure 43 à l'aide d'acide phosphorique chaud, et on obtient une configuration telle que le film d'oxyde d'isolation partielle PT41 fait saillie par rapport à la surface principale du film d'oxyde 42. Une partie saillante isolante d'une épaisseur presque égale à celle du film de nitrure 43 est produite. Dans un tel état, l'implantation du dispositif d'arrêt de canal est exécutée avec une énergie, pour laquelle un pic de profil d'impuretés est produit dans la couche SOI 3 à travers le film d'oxyde d'isolation partielle PT41 ; la couche d'arrêt de canal est formée dans la couche SOI 3 audessous du film d'oxyde d'isolation partielle PT41, c'est-àdire dans la région d'isolation. Une impureté devant être implantée ici est une impureté de type N. Dans le cas de l'utilisation de phosphore (P) (dans le cas de la formation d'un transistor PMOS), l'énergie d'implantation est réglée par exemple entre 150 et 500 keV. Dans le cas de l'utilisation de bore (B) (dans le cas de la formation d'un transistor NMOS), l'énergie d'implantation est réglée par exemple entre 60 et 250 keV et la densité de la couche d'arrêt de canal N1 est réglée entre 1 x 1017 et 1 x 1019/cm3. A cet instant, l'épaisseur du film d'oxyde 42 et du film de polysilicium 41 est réglée de telle sorte que les impuretés pour réaliser l'implantation du dispositif d'arrêt de canal ne sont pas arrêtées, mais sont implantées dans le film d'oxyde enseveli 2 et dans le substrat en silicium 1 audessous du film d'oxyde enseveli 2. Ensuite, lors d'un procédé illustré sur la figure 53, on réalise l'attaque chimique du film d'oxyde d'isolation partielle PT41, du film d'oxyde de paroi intérieure OX1 et du film d'oxyde 42 par 'attaque chimique à sec avec une sélectivité pour le film de polysilicium 41, ce qui permet de former un film d'oxyde d'isolation partielle PT4 présentant une partie saillante isolante réduite. Dans un procédé illustré sur la figure 54, le film de polysilicium 41 sur le film d'oxyde 4 est éliminé par attaque chimique humide ou par attaque chimique à sec avec une sélectivité pour le film d'oxyde. Ensuite, en exécutant le procédé décrit en référence aux figures 10 à 13, on forme le transistor MOS dans chacune des régions actives, et on obtient un dispositif SOI 100 comme représenté sur la figure 13. F-2. Action et effet Conformément au procédé de fabrication décrit précédemment de la sixième forme de réalisation, en formant le film d'oxyde d'isolation partielle PT41 possédant une partie saillante isolante étendue et en exécutant une implantation du dispositif d'arrêt de canal à travers le film d'oxyde d'isolation partielle PT41, on peut former la couche d'arrêt de canal N1 possédant une haute densité, d'une manière autoalignée, dans la région d'isolation. Dans ce cas, aucune couche d'arrêt de canal n'est formée dans la couche SOI3 correspondant à la région active AR, de sorte que la valeur de seuil du transistor MOS peut être réglée sans problème, la couche de source/drain du transistor MOS ou une couche d'appauvrissement formée autour de la jonction PN de la couche de source/drain peut être réalisée de manière à atteindre le film d'oxyde enseveli 2. On peut obtenir un dispositif à semiconducteurs dans lequel une altération des caractéristiques du transistor est empêchée. Etant donné que le film d'oxyde 42 est prévu sur le film de polysilicium 41 et que le film d'oxyde d'isolation partielle PT41 est éliminé conjointement avec le film d'oxyde 42, la partie limite (partie D sur la figure 52) du film de polysilicium 41, le film d'oxyde de paroi intérieure OX1 et le film d'oxyde d'isolation partielle PT41 ne sont plus influencés par l'attaque chimique à sec exécutée pour le retrait du film d'oxyde d'isolation partielle PT41. Le film d'oxyde de paroi intérieure OX1 et le film d'oxyde d'isolation partielle PT41 dans la partie ne peuvent pas être éliminés de façon excessive, et la partie périphérique du film d'oxyde d'isolation partielle PT4 finalement obtenu ne peut pas être en renfoncement. La réduction de la valeur de seuil d'un transistor, l'altération de la caractéristique de tension de tenue de l'électrode de grille et analogue, qui sont provoquées par la formation de l'électrode de grille et du film isolant de grille dans la partie, 'peuvent être empêchées. G. Septième mode de mise en oeuvre On a décrit, en tant que procédé de fabrication de dispositif à semi-conducteurs des six premiers modes de mise en oeuvre précédents, le procédé de réalisation de l'implantation du dispositif d'arrêt de canal au moyen d'un film d'oxyde d'isolation partielle possédant une partie saillante isolante étendue et le procédé d'exécution de l'implantation du dispositif d'arrêt de canal à travers le film d'oxyde d'isolation partielle possédant une petite partie saillante isolante réduite dans un état dans lequel le film de polysilicium épais et le film de nitrure subsistent sur les régions actives. Cependant, dans tous ces procédés, dans un transistor MOS achevé, la couche de source/drain et la couche d'arrêt de canal existent à proximité l'une de l'autre. La figure 55 représente un exemple d'un transistor MOS terminé. La figure 55 représente un transistor PMOS formé dans la région active AR spécifiée par le film d'oxyde d'isolation partielle PT2. Sur les parois latérales du film isolant de grille 11 et de l'électrode de grille 12 on forme un intercalaire(intercalaire de paroi latérale) 13 en film isolant. Sur la surface de la couche SOI 3, on forme une couche de drain légèrement dopée (ou une couche d'extension de source/drain 14), et on forme la couche de source/drain 15. On forme la couche de source/drain de manière qu'elle soit en contact avec la surface latérale du film d'oxyde d'isolation partielle PT2, et on forme la couche d'arrêt de canal N1 constituée par l'impureté de type N dans la couche SOI 3 du film d'oxyde d'isolation partielle PT2. C'est pourquoi, comme cela est représenté par une partie E sur le dessin, la couche de source/drain 15 et la couche d'arrêt de canal N1 sont proches l'une de l'autre dans la partie située autour de la partie périphérique du film d'oxyde d'isolation partielle PT2. Il se pose des problèmes consistant en ce qu'une couche de déplétion ou appauvrissement DL s'amincit et que la capacité de la jonction augmente, et que la fuite au niveau de la jonction augmente en raison de la concentration du champ électrique. C'est pourquoi, on va décrire en tant que septième mode de mise en oeuvre selon la présente invention un procédé de commande de la position dans laquelle une couche d'arrêt de canal doit être formée. Dans la description qui va suivre, le procédé de fabrication du second mode de mise en oeuvre décrit en référence aux figures 14 à 20 va être décrit à titre d'exemple. A titre de simplification, on va décrire uniquement la région PR, dans laquelle un transistor PMOS est formé. G-1. Procédé de fabrication En exécutant les procédés décrits en référence aux figures 14 à 17, on remplit la tranchée TR2 avec le film d'oxyde OX2, et on élimine au moyen du procédé CMP le film d'oxyde OX2 situé sur le film de nitrure 22 et le film de nitrure 22. Comme cela est représenté sur la figure 18, on obtient la configuration dans laquelle la tranchée TR2 est remplie par un film d'oxyde d'isolation partielle PT21. Ensuite, dans un procédé illustré sur la figure 56, on réalise l'attaque chimique du film d'oxyde d'isolation partielle PT21 dans la partie correspondant au film de nitrure 22 dans la tranchée TR2, au moyen d'un traitement à l'acide fluorhydrique (HF), ce qui réduit la partie saillante isolante du film d'oxyde d'isolation partielle PT21. On forme une entretoise de paroi latérale NW2 d'un film de nitrure sur les surfaces de paroi intérieure de la partie du film de nitrure 22 dans la tranchée TR2, qui est exposée par élimination du film d'oxyde d'isolation partielle PT2. * Dans un état, dans lequel existe l'intercalaire de paroi latérale NW2, les impuretés de type N sont implantées avec une énergie pour laquelle un pic d'un profil d'impuretés est produit dans la couche SOI 3 à travers le film d'oxyde d'isolation partielle PT21, ce qui conduit à la formation de la couche d'arrêt de canal N1 dans la couche SOI 3 au-dessous du film d'oxyde d'isolation partielle PT21, c'est-à-dire dans la région d'isolation. Dans ce cas, en raison de l'existence de l'intercalaire de paroi latérale W2, chacune des deux extrémités dans la direction de plan de la couche d'arrêt de canal N1 est positionnée dans une position éloignée de chacune des deux extrémités du film d'oxyde d'isolation partielle PT21 uniquement d'une distance correspondant à l'épaisseur T de l'intercalaire de paroi latérale NW, et la couche d'arrêt de canal N1 n'est pas formée au-dessous des extrémités du film d'oxyde d'isolation partielle PT21. Etant donné que le film de polysilicium 21 et le film de nitrure 22 restent sur la couche SOI 3 correspondant à la région active AR, les impuretés ne peuvent pas traverser le film de polysilicium 21 et le film de nitrure 22. Par conséquent les impuretés utilisées pour l'implantation du dispositif d'arrêt de canal ne sont pas implantées dans la couche SOI 3 correspondant à la région active AR. Ensuite, on élimine le film de nitrure 22 et l'intercalaire de paroi latérale W2 à l'aide d'acide phosphorique chaud, et on réalise l'attaque chimique du film d'oxyde d'isolation partielle PT21 et du film d'oxyde de paroi OX1 à l'aide d'un traitement à l'acide fluorhydrique (HF) , ce qui permet de former un film d'oxyde d'isolation partielle PT2 présentant une partie saillante isolante réduite. G-2. Action et effet Conformément au procédé de fabrication décrit précédemment du septième mode de mise en oeuvre, une couche d'arrêt de canal N1 n'est pas formée au-dessous de la partie périphérique de la face inférieure du film d'oxyde d'isolation partielle PT2. Par conséquent, dans l'état où le transistor MOS est formé, au voisinage de la partie périphérique du film d'oxyde d'isolation partielle PT2, la couche de source/drain 14 et la couche d'arrêt de canal N1 sont séparées l'une de l'autre. Une couche d'appauvrissement peut être formée de manière à être épaisse et la capacité de la jonction peut être réduite. Le champ électrique proche de la partie périphérique du film d'oxyde d'isolation partielle PT2 est réduit, et une fuite de jonction peut être réduite. G-3. Variante Bien que l'exemple de formation du film de nitrure 22 avec une épaisseur supérieure à celle du film de polysilicium 21 ait été décrit dans le septième mode de mise en oeuvre, le film de nitrure 22 peut être plus mince que le film de polysilicium 21. La figure 57 représente une configuration dans laquelle le film de nitrure 22 est réalisé avec une épaisseur inférieure à celle du film de polysilicium 21. Etant donné que les valeurs caractéristiques telles que le coefficient de dilatation thermique du film de nitrure 22 et celui du substrat en silicium 1 et de la couche SOI 3 diffèrent l'un de l'autre, lorsque le film de nitrure 22 est épais, une contrainte mécanique appliquée au substrat en silicium 1 et à la couche SOI 3 est élevée. Si le film d'oxyde OX2 est formé au moyen du dépôt HDP-CVD ou si un traitement thermique est exécuté afin d'accroître la densité du film d'oxyde OX2 dans un état dans lequel la contrainte mécanique est élevée, la forme du dispositif est fixée dans un état dans lequel la contrainte est appliquée. Même si on retire ultérieurement le film de nitrure 22, la contrainte n'est pas supprimée. En réalisant le film de nitrure 22 de manière qu'il soit mince et, au lieu de cela, en formant le film de polysilicium 21 de manière qu'il soit épais, on peut réduire la contrainte mécanique appliquée au substrat en silicium 1 et à la couche SOI 3. En réalisant le film de polysilicium 21 de manière qu'il soit épais, on peut également obtenir un effet tel que décrit ci-après. De façon spécifique, le point important de la technique de formation du film d'oxyde d'isolation partielle dans la surface de la couche SOI 3 réside dans la manière de laisser subsister la couche SOI 3 avec une épaisseur prédéterminée au-dessous du film d'oxyde d'isolation partielle. Cependant, lors de l'attaque chimique du film de nitrure, la sélectivité de l'attaque chimique en rapport avec le film de polysilicium est faible. Dans le cas où le film de polysilicium 21 est mince dans la configuration dans laquelle le film de nitrure 22 est formé sur le film de polysilicium 21, il est difficile d'arrêter l'attaque chimique dans le film de polysilicium 21 au moment de la structuration du film de nitrure 22 pour former une tranchée. Lors de l'attaque du film de nitrure, la sélectivité de l'attaque chimique pour un film d'oxyde est également faible. Si l'attaque chimique ne s'arrête pas dans le film de polysilicium 21, il est difficile d'arrêter l'attaque chimique de ce film d'oxyde mince 4 en tant que film d'oxyde tampon. Il en résulte que la couche SOI 3 est attaquée chimiquement, d'une manière indésirable. Dans ce cas, la quantité d'attaque chimique de la couche SOI 3 varie fortement sous l'effet de l'influence de variations de l'épaisseur du film de polysilicium 21 et du film de nitrure 22 constituant des couches supérieures. C'est pourquoi l'épaisseur de la couche SOI 3 dans le fond de la tranchée varie et finalement l'épaisseur de la couche SOI 3 au-dessous du film d'oxyde d'isolation partielle varie. Mais, lorsqu'un film de polysilicium mince 21 existe au-dessous du film de nitrure 22, l'attaque chimique du film de nitrure 22 peut être arrêtée par le film de polysilicium 21. Ensuite, une attaque chimique en quatre étapes est exécutée de sorte que chacun des éléments comprenant le film de polysilicium 21, le film d'oxyde 4 et la couche SOI 3 peut être éliminé par attaque chimique hautement sélective, et l'épaisseur de la couche SOI 3 dans le fond de la tranchée peut être réglée à une valeur constante. Pour réduire la contrainte mécanique au niveau du film de nitrure 22, il suffit de régler l'épaisseur du film de nitrure 22 entre 30 et 200 nm. Pour permettre l'exécution de l'attaque chimique en quatre étapes, il suffit de régler l'épaisseur du film de polysilicium 21 entre 50 et 400 nm. H. Huitième mode de mise en oeuvre En tant que procédés de fabrication d'un dispositif à semi-conducteurs selon les sept premiers modes de mise en oeuvre indiqués précédemment, on a décrit le procédé d'exécution de l'implantation du dispositif d'arrêt de canal à travers le film d'oxyde d'isolation partielle possédant une partie saillante isolante étendue et le procédé d'exécution de l'implantation du dispositif d'arrêt de canal à travers le film d'oxyde d'isolation partielle possédant une petite partie saillante isolante dans un état dans lequel le film de polysilicium épais et le film de nitrure épais subsistent dans les régions actives. On peut également utiliser le procédé qui va être décrit ci-après. H-1. Procédé de fabrication En exécutant les procédés décrits en référence aux figures 14 et 15, on forme une tranchée TR2 qui pénètre dans le film de nitrure 22, le film de polysilicium 21 et le film d'oxyde 4 comme représenté sur la figure 58, sur laquelle la couche SOI 3 est attaquée chimiquement jusqu'à une profondeur prédéterminée. Sur la figure 58, l'épaisseur du film de polysilicium 21 est réglée à environ 50 nm et l'épaisseur du film de nitrure 22 est réglée à environ 200 nm. Ce réglage est utilisé dans le cas où la contrainte mécanique fournie par le film de nitrure 22 n'est pas prise en compte. A l'évidence, On peut former la tranchée TR2 en rendant le film de nitrure 22 aussi mince que possible et, au lieu de cela, en donnant une épaisseur importante au film de polysilicium 21, et on réalise l'attaque chimique en quatre étapes décrites dans le septième mode de mise en oeuvre. Dans cet état, on exécute l'implantation du dispositif d'arrêt de canal, au moyen de laquelle un pic d'un profil d'impuretés au moyen de laquelle un pic d'un profil d'impuretés est formé dans la couche SOI 3, ce qui conduit à la formation de la couche d'arrêt de canal N1 dans la couche SOI 3 dans le fond de la tranchée TR2, c'est-à-dire dans la région d'isolation. Une impureté devant être implantée ici est une impureté de type N. Dans le cas de l'utilisation de phosphore (P), l'énergie d'implantation est réglée par exemple entre 10 et 100 keV et la densité de la couche d'arrêt de canal N1 est réglée entre 1 x 1017 et 1 x 1019/cm3. Dans le cas d'une implantation d'une impureté de type P, par exemple si on utilise du bore (B), l'énergie d'implantation est réglée par exemple entre 5 et 40 keV et la densité de la couche d'arrêt de canal N1 est réglée entre 1 x 17 et 1 x 1019/cm3. Etant donné que le film de polysilicium 21 et le film de nitrure 22 restent sur la couche SOI 3 correspondant à la région active AR et que l'épaisseur est égale à environ 400 nm (4000 ), avec l'énergie indiquée ci-dessus, les impuretés ne peuvent pas traverser le film de polysilicium 21 et le film de nitrure 22. Par conséquent les impuretés utilisées pour l'implantation du dispositif d'arrêt de canal ne sont pas implantées dans la couche SOI 3 correspondant à la région active AR. Ensuite, on met en oeuvre les procédés décrits en référence aux figures 16 à 18 pour remplir la tranchée TR2 avec le film d'oxyde formé au moyen du procédé HDP-CVD et former le film d'oxyde d'isolation partielle PT21. On élimine le film de nitrure 22 et le film de polysilicium 21, et la partie saillante isolante du film d'oxyde isolant partiel PT21 est réduite, ce qui conduit à la formation d'un film d'oxyde d'isolation partielle PT2. Ensuite, en exécutant les procédés décrits en référence aux figures 10 à 13, on peut obtenir un dispositif SOI 100 représenté sur la figure 13. Bien qu'un traitement thermique soit exécuté pour augmenter la densité du film d'oxyde formé au moyen du procédé HDP-CVD dans la formation d'un film d'oxyde d'isolation partielle PT21, étant donné que l'implantation du dispositif d'arrêt de canal a été déjà exécutée lors du procédé de fabrication selon ce mode de mise en oeuvre, comme cela est souhaitable, la température lors du traitement thermique est réduite.. H-2. Action et effet Conformément au procédé de fabrication selon le huitième mode de mise en oeuvre, l'implantation du dispositif d'arrêt de canal est exécutée au stade de la formation de la tranchée pour former le film d'oxyde d'isolation partielle. Par conséquent une faible quantité d'énergie d'implantation est suffisante. Avec cette énergie, l'impureté ne peut pas traverser le film de polysilicium 21 et le film de nitrure 22 sur la couche SOI 3 correspondant à la région active AR de sorte qu'on peut éviter de façon fiable que l'impureté utilisée pour l'implantation du dispositif d'arrêt de canal soit implantée dans la couche SOI 3 correspondant à la région active AR. H-3. Variante 1 Dans le procédé de fabrication selon le huitième mode de mise en oeuvre décrit précédemment, après la formation de la tranchée TR2, l'implantation du dispositif d'arrêt de canal est exécutée avant la formation du film d'oxyde de paroi intérieure OX5. Il est également possible d'exécuter l'implantation du dispositif d'arrêt de canal après que le film d'oxyde de paroi intérieure OX1 ait été formé comme représenté sur la figure 59. L'épaisseur du film d'oxyde de paroi intérieure OX1 peut être comprise entre 10 et 50 nm. Dans ce cas, en raison de l'existence du film d'oxyde de paroi intérieure OX1, chacune des deux extrémités dans la direction de plan de la couche d'arrêt de canal N1 est disposée en étant séparée de chacune des deux extrémités de la tranchée TR2 uniquement par une distance correspondant à l'épaisseur S du film d'oxyde de paroi intérieure OX1, et la couche d'arrêt de canal N1 n'est pas formée au-dessous des extrémités du film d'oxyde d'isolation partielle finalement formé. Il en résulte que, dans l'état dans lequel le transistor MOS est formé, au voisinage de la partie périphérique du film d'oxyde d'isolation partielle, la couche de source/drain et la couche d'arrêt de canal existent en étant séparées l'une de l'autre. On peut former une couche d'appauvrissement épaisse, et la capacité de jonction peut être réduite. Le champ électrique à proximité de la partie périphérique du film d'oxyde d'isolation partielle est réduit, et une fuite au niveau de la jonction peut être réduite. Du point de vue de la régulation de la région dans laquelle la couche d'arrêt de canal est formée, l'intercalaire formé dans la tranchée TR2 n'est pas limitée au film d'oxyde, mais on peut utiliser un film de nitrure ou d'oxynitrure (SiOxNy). Ces films peuvent être formés par oxydation moyennant l'utilisation de 02, dans lequel du gaz NO est mélangé, ou bien par oxydation en utilisant du gaz N20. Dans le cas du recouvrement de la paroi intérieure de la tranchée avec un film de nitrure ou un film d'oxynitrure, on obtient également l'avantage consistant en ce que dans un dispositif SOI finalement obtenu, un plot de contact ne peut pas être mis en contact avec la jonction d'une couche de source/drain et d'une couche d'appauvrissement. La figure 60 représente la configuration d'un dispositif SOI 300 qui comporte un film d'oxyde d'isolation partielle PT3 obtenu en recouvrant la paroi intérieure de la tranchée avec un film d'oxynitrure ON. Sur la figure 60, les mêmes composants que ceux contenus dans le dispositif SOI 100 décrit en référence à la figure 13 sont désignés par les mêmes chiffres de référence, et on n'en répétera pas la description. Sur la figure 60, un plot de contact CP est connecté à une couche de siliciure 17 située sur la couche de source/drain 15 et est également en contact avec le film d'oxyde d'isolation partielle PT3. dans le film d'oxyde d'isolation partielle PT3, le plot de contact CP s'étend jusqu'à l'intérieur du film d'oxyde d'isolation partielle PT3 pour la raison suivante. Au moment de la formation d'un trou de contact traversant le film d'isolant entre couches ZL pour former une broche de contact CP, étant donné que la vitesse d'attaque chimique du film isolant entre couches ZL et celle du film d'oxyde d'isolation partielle PT3 sont égales, on ne peut pas obtenir une sélectivité d'attaque chimique, et le film d'oxyde d'isolation partielle PT3 est soumis à une attaque chimique excessive.. En outre, étant donné que l'épaisseur de la couche SOI est comprise entre 50 et 250 nm, la profondeur jusqu'au fond de la tranchée est comprise entre 30 et 120 nm et que le film d'oxyde d'isolation partielle est extrêmement mince, il existe un risque qu'il se produise une attaque chimique excessive, et que le film d'oxyde d'isolation partielle PT3 soit perforé, ce qui établirait un court-circuitage électrique de la région de source/drain 15 et de la couche SOI 3. Le contact, qui est formé de manière à être relié au film d'oxyde d'isolation partielle, est désigné comme étant un contact sans limite. Dans le cas de la formation d'un contact sans bords, si le film d'oxyde d'isolation partielle est formé uniquement au moyen d'un film d'oxyde, il existe le risque que ce contact pénètre dans le film d'oxyde d'isolation partielle et atteigne la couche SOI située au-dessous du film d'oxyde d'isolation partielle. Mais lorsque le film d'oxyde d'isolation partielle est recouvert par un film d'oxynitrure ON comme le film d'oxyde d'isolation partielle PT3, étant donné que la vitesse d'attaque chimique du film d'oxynitrure ON et celle du film d'oxyde sont différentes, au moment de l'attaque chimique du film isolant entre couches ZL, on obtient la sélectivité de l'attaque chimique, et le film d'oxynitrure ON agit en tant qu'arrêt de l'attaque chimique. Par conséquent ceci empêche que la broche de contact CP pénètre dans le film d'oxyde d'isolation partielle PT3 comme représenté sur la figure 60. H-4. Variante 2 Pour régler la région de formation de la couche d'arrêt de canal, on peut former une entretoise spécialement prévue dans la tranchée TR2. De façon spécifique, l'implantation du dispositif d'arrêt de canal peut être exécutée après qu'un intercalaire de paroi latérale SW1 du film d'oxyde ait été formé sur les faces des parois latérales de la tranchée TR2. En raison de l'existence de l'intercalaire de paroi latérale SW1, les deux extrémités dans la direction du plan de la couche d'arrêt de canal N1 sont séparées des deux extrémités respectives de la tranchée TR2 uniquement par une distance correspondant à l'épaisseur T de l'entretoise de paroi latérale SW2, et la couche d'arrêt de canal N1 n'est pas formée au-dessous des extrémités du film d'oxyde d'isolation partielle finalement formé. L'épaisseur T de l'intercalaire de paroi latérale SW2 peut être comprise entre 10 et 50 mm. Après l'implantation du dispositif d'arrêt de canal, on oxyde les parois intérieures de la tranchée TR2 pour former le film d'oxyde de paroi intérieure OX1 au fond de la tranchée. En exécutant le procédé décrit en référence aux figures 16 à 18, on remplit la tranchée TR2 avec un film d'oxyde formé au moyen du processus HDP-CVD pour former un film d'oxyde d'isolation partielle PT21. Il suffit de retirer le film de nitrure 22 et le film de polysilicium 21 et de réduire la partie saillante isolante du film d'oxyde d'isolation partielle PT21, ce qui conduit à la formation du film d'oxyde d'isolation partielle PT2. Au moment de la formation de l'intercalaire de paroi latérale SW2, on forme le film d'oxyde sur l'ensemble de la paroi intérieure de la tranchée TR2 et, ensuite, on exécute une attaque chimique anisotrope pour laisser subsister le film d'oxyde uniquement sur les faces de paroi latérale de la tranchée TR2. Par conséquent, le film d'oxyde n'existe pas sur la surface du fond de la tranchée TR2. Si l'implantation du dispositif d'arrêt de canal est effectuée dans cet état, il existe le risque que la couche SOI 3 située dans le fond de la tranchée soit endommagée. Comme cela est représenté sur la figure 62, après formation de l'intercalaire de paroi latérale SW1, on peut oxyder la paroi intérieure. Après formation du film d'oxyde de paroi intérieure OX1 dans le fond de la tranchée, on peut exécuter l'implantation du dispositif d'arrêt de canal. Comme cela est représenté sur la figure 63, il est également possible de former en premier le film d'oxyde de paroi intérieure OX1 dans la tranchée, de former l'intercalaire de paroi latérale SW1 et d'exécuter l'implantation du dispositif d'arrêt de canal. On peut former.l'intercalaire de paroi latérale en utilisant, à la place du film d'oxyde, un film de nitrure ou un film d'oxynitrure. Dans ce cas, la région de formation de la couche d'arrêt de canal peut être réglée et en outre on obtient également l'effet consistant en ce que l'apparition d'un problème provoqué par le contact sans limite peut être empêché. On va décrire ci-après l'effet produit en outre dans le cas de l'utilisation de l'intercalaire de paroi latérale du film de nitrure, en référence aux figures 64 à 67. La figure 64 représente un état dans lequel on forme le film d'oxyde de paroi intérieure OX1 dans la tranchée TR2, on forme l'intercalaire de paroi latérale NW3 et du film de nitrure et on exécute l'implantation du dispositif d'arrêt de canal. La tranchée TR2 comportant l'intercalaire de paroi latérale NW3 est remplie par un film d'oxyde OX2 formé par le procédé HDP-CVD. La figure 65 représente un état dans lequel le film d'oxyde est éliminé par attaque chimique humide et une partie saillante isolante est réduite. L'attaque chimique est exécutée jusqu'à ce que la surface supérieure du film d'oxyde OX2 atteigne l'intérieur du film de polysilicium 21. Dans un procédé représenté sur la figure 66, on élimine le film de nitrure 22 et l'entretoise de paroi latérale NW3 au moyen d'acide phosphorique chaud. Ensuite, en éliminant le film de polysilicium 21 par attaque chimique à sec ou par attaque chimique humide, comme représenté sur la figure 7, on obtient un film d'oxyde d'isolation partielle PT4 comportant un intercalaire de paroi latérale NW3 sur les parois latérales. La figure 68 représente la configuration d'un dispositif SOI 400 comportant un film d'oxyde d'isolation partielle PT4. Sur la figure 68, les mêmes composants que ceux contenus dans le dispositif SOI 100 décrit en référence à la figure 13 sont désignés par les mêmes chiffres de référence et on n'en donnera pas la description. Sur la figure 68, un plot de contact CP est connectée à la couche de siliciure 17 sur la couche de source/drain 15 et est également en contact avec le film d'oxyde d'isolation partielle PT4. Dans le film d'oxyde d'isolation partielle PT4, la broche de contact CP n'atteint pas la zone intérieure profonde du film d'oxyde d'isolation partielle PT4. La raison en est que, au moment de la formation d'un trou de contact traversant le film isolant entre couches pour former le plot de contact CP, étant donné que la vitesse d'attaque chimique du film d'isolation entre couches ZL et celle du film de nitrure formant l'entretoise de paroi latérale NW sont différentes, on obtient une sélectivité d'attaque chimique, et l'attaque chimique est arrêtée dans l'entretoise de paroi latérale NW3. Etant donné que les faces latérales du film d'oxyde d'isolation partielle PT4 sont formées par le film de nitrure, le plot de contact CP ne peut pas pénétrer dans le film d'oxyde d'isolation partielle PT4. Il est évident que l'intercalaire de paroi latérale NW3 peut être formé d'un film d'oxynitrure. Dans le cas de la formation d'un intercalaire de paroi latérale de film de nitrure dans la tranchée TR2, après formation du film de nitrure sur l'ensemble de la paroi intérieure de la tranchée TR2, on exécute une attaque chimique anisotrope pour laisser subsister le film de nitrure uniquement sur les faces de paroi latérale de la tranchée TR2. Dans ce cas, ce film de nitrure est formé non seulement sur la paroi intérieure de la tranchée TR2, mais également sur la surface principale du film de nitrure 22. Le film de nitrure situé sur la surface principale du film de nitrure 22 est éliminé par attaque chimique anisotrope. Cependant, sous l'effet de l'attaque chimique anisotrope, non seulement le film de nitrure servant à former l'entretoise de paroi latérale, mais également le film de nitrure 22 peuvent être attaqués chimiquement. Il existe le risque que le film de nitrure 22 dans la partie correspondant à la région active AR soit attaqué chimiquement et il existe le risque que l'épaisseur du film de nitrure 22 varie. Lorsque l'épaisseur du film de nitrure 22 varie, la partie saillante isolante dans le film d'oxyde d'isolation partielle PT4 formé finalement par attaque chimique au moyen d'un traitement à l'acide fluorhydrique (HF), varie de façon correspondante. En utilisant le procédé de fabrication illustré sur les figures 69 à 72, on peut supprimer des variations de la partie saillante isolante. Tout d'abord, comme cela est représenté sur la figure 69, on oxyde la paroi intérieure de la tranchée TR2 pénétrant dans le film de nitrure 22, dans le film de polysilicium 21 et dans le film d'oxyde 4 et attaquée chimiquement jusqu'à une profondeur prédéterminée dans la couche SOI 3, ce qui conduit à la formation du film d'oxyde de paroi intérieure OX1. Ensuite, au moyen d'un procédé CVD, on forme sur l'ensemble de la surface du substrat SOI un film d'oxyde protecteur OX5 possédant une épaisseur comprise entre 5 et 20 nm. On forme le film d'oxyde protecteur OX5 sur le film d'oxyde de paroi intérieure OX1 et également sur le film de nitrure 22. En outre, au moyen du procédé CVD, on forme un film de nitrure SN2 possédant une épaisseur comprise entre 10 et 100 nm sur l'ensemble de la surface du substrat SOI. Dans un procédé illustré sur la figure 70, on élimine le film de nitrure inutile SN2 par attaque chimique anisotrope de telle sorte que le film de nitrure SN2 subsiste uniquement sur les faces de paroi latérale de la tranchée TR2, ce qui conduit à la formation de l'intercalaire de paroi latérale NW3. On exécute l'attaque chimique anisotrope en vue d'éliminer le film de nitrure. Etant donné que l'attaque chimique anisotrope présente une sélectivité vis-à-vis d'un film d'oxyde, le film d'oxyde protecteur OX5 recouvrant le film de nitrure 22 n'est pas retiré. De ce fait, le film de nitrure 22 n'est pas corrodé et l'épaisseur du film de nitrure 22 ne varie pas. Lorsque l'épaisseur du film de nitrure 22 est constante, une partie saillante du film d'oxyde d'isolation partielle PT5 formée finalement par attaque chimique lors d'un traitement à l'acide fluorhydrique (HF) devient également constante. Ensuite, on élimine l'intercalaire de paroi latérale NW3 à l'aide d'acide phosphorique chaud. Cependant, cet interecalaire n'est pas complètement éliminé et au contraire, comme représenté sur la figure 71, l'intercalaire de paroi latérale NW3 subsiste dans des parties correspondantes dans la couche SOI 3 à l'intérieur de la tranchée TR2. Dans cet état, l'implantation du dispositif d'arrêt de canal est exécutée avec une énergie pour laquelle un pic d'un profil d'impuretés est formé dans la couche SOI 3, pour former ainsi la couche d'arrêt de canal N1 dans la couche SOI 3 au-dessous de la tranchée TR2, c'est-à-dire dans la région d'isolation. Ensuite, on remplit la tranchée TR2 comportant un intercalaire de paroi latérale NW3 par un film d'oxyde formé au moyen d'un procédé HDP-CVD, on élimine le film de nitrure 22 et le film de polysilicium 21 et on réduit une partie saillante isolante du film d'oxyde, ce qui permet d'obtenir un film d'oxyde d'isolation partielle PT5 dont les surfaces latérales sont formées par des entretoises de paroi latérale NW3. En outre, en exécutant les procédés décrits en référence aux figures 10 à 13, on peut obtenir un dispositif SOI 500 représenté sur la figure 72. Sur la figure 72, les mêmes composants que ceux contenus dans le dispositif SOI 100 décrit en référence à la figure 13 sont désignés par les mêmes chiffres de référence et on n'en répétera pas la description. Comme cela est représenté sur la figure 72, la broche de contact CP est connectée à la couche de siliciure 17 sur la couche de source/drain 15 et est également en contact avec un film d'oxyde d'isolation partielle PT5. Dans le film d'oxyde d'isolation partielle PT5, le plot de contact CP5 est en contact avec l'entretoise de paroi latérale NW3, mais ne pénètre pas dans le film d'oxyde d'isolation partielle PT5. I. Neuvième mode de mise en oeuvre En tant que procédés de fabrication d'un dispositif à semi-conducteurs des sept premiers modes de mise en oeuvre indiqués précédemment, on a décrit le procédé d'exécution de l'implantation du dispositif d'arrêt de canal à travers le film d'oxyde d'isolation partielle comportant une partie saillante isolante étendue et le procédé d'exécution de l'implantation du dispositif d'arrêt de canal à travers le film d'oxyde d'isolation partielle possédant une petite partie saillante isolante dans un état dans lequel le film de polysilicium épais et le film de nitrure épais subsistent dans les régions actives. Comme procédé de fabrication du huitième mode de mise en oeuvre, on a décrit le procédé consistant à exécuter l'implantation du dispositif d'arrêt de canal au stade où la tranchée servant à former le film d'oxyde d'isolation partielle est formée. Le but de ces procédés est de réaliser l'implantation du dispositif d'arrêt de canal sur la couche SOI audessous du film d'oxydation d'isolation partielle. En utilisant un procédé de fabrication d'un neuvième mode de mise en oeuvre décrit ci-après en plus des procédés, on peut étendre aisément la couche de source/drain à proximité du film d'oxyde enseveli 2. La figure 73 illustre un procédé de fabrication d'une couche de source/drain 15 d'un transistor PMOS formé dans une région active AR spécifiée par un film d'oxyde d'isolation partielle PTX formé au moyen de n'importe lequel des procédés des huit premiers modes de mise en oeuvre. On forme des entretoises de paroi latérale 13 sur les parois latérales du film isolant de grille 11 et sur l'électrode de grille 12. Dans la surface de la couche SOI 3 on forme une couche de drain légèrement dopée (ou couche d'extension de source/drain 14. On forme la couche de source/drain 15 en implantant des ions tout en utilisant l'électrode de grille 12 et l'entretoise de paroi latérale 13 en tant que masque d'implantation. Au moment de l'implantation ionique, des ions sont implantés perpendiculairement à la surface principale du substrat SOI, en d'autres termes sous un angle de 0 degré par rapport à la normale à la surface principale du substrat SOI. Dans la couche SOI 3 possédant l'orientation cristalline (100), on implante des ions dans la direction s'étendant le long de l'axe cristallographique. Il se produit ce qu'on appelle un effet de canal, de sorte que l'impureté implantée est introduite profondément à l'intérieur de la couche SOI 3 avec une faible énergie (par exemple dans le cas de l'implantation de phosphore, entre 10 et 50 keV, et dans le cas de l'implantation de bore, entre 5 et 30 keV). La couche de source/drain 15 peut s'étendre jusque dans une position profonde à proximité du film d'oxyde enseveli 2. Il en résulte que par implantation d'une impureté de source/drain avec une faible densité dans une position profonde, on peut aisément empêcher l'apparition d'une fuite de courant à partir de la couche de siliciure, et la capacité de la jonction peut être aisément réduite. D'autre part, le film d'oxyde d'isolation partielle PTX est dans un état amorphe qui ne possède pas une capacité de cristallisation. L'impureté de source/drain atteint difficilement la couche SOI 3 au-dessous du film d'oxyde d'isolation partielle PTX et la concentration de l'impureté dans la couche d'arrêt de canal N1 n'est pas réduite. Par conséquent, on peut maintenir à une faible valeur la résistance de la couche SOI 3 au-dessous du film d'isolation partielle PTX. La figure 74 représente une distribution d'impuretés dans le cas où l'implantation à effet de canal est exécutée et dans le cas où une implantation sans canal est exécutée. Sur la figure 74, l'axe horizontal désigne la profondeur dans une couche de silicium, et l'axe vertical représente la concentration de l'impureté. Un profil d'impureté obtenu au moyen de l'implantation avec effet de canal est représenté par une courbe formée de tirets, et le profil d'impureté obtenu au moyen de l'implantation sans effet de canal est représenté par une courbe en trait plein. Comme on le comprendra à partir de la figure 74, des impuretés sont distribuées jusque dans une position plus profonde au moyen de l'implantation avec effet de canal. On a décrit le cas où l'orientation cristalline de la couche SOI 3 est (100). Dans ce cas, l'implantation avec effet de canal est obtenue non seulement au moyen de l'implantation sous un angle de 0 degré, mais également au moyen d'une implantation sous un angle de 45 degrés à partir de la normale à la surface principale du substrat SOI (implantation à 45 degrés). De façon similaire, également dans le cas où l'orientation cristalline de la couche SOI 3 est (110), on peut exécuter l'implantation avec effet de canal et au moyen d'une implantation à 0 degré et à 45 degrés. Bien que l'ait décrit dans le neuvième mode de mise en oeuvre précédent l'exécution d'une extension de la couche de source/drain 15 jusque dans une position profonde moyennant l'utilisation de l'effet de canal, en utilisant l'effet de canal, sans former un film particulièrement épais sur une région active, l'implantation du dispositif d'arrêt de canal peut être exécutée uniquement dans la couche SOI au-dessous du film d'oxyde d'isolation partielle présentant une petite partie saillante isolante. La figure 75 représente un état dans lequel l'implantation du dispositif d'arrêt de canal est exécutée en utilisant l'effet de canal. Sur la région active AR spécifiée par un film d'oxyde d'isolation partielle PT formé de façon classique, on forme uniquement un film d'oxyde 4 servant de film de protection pour l'implantation. Au moment de l'implantation ionique, on implante des ions sous un angle de 0 degré par rapport à la normale à la surface principale du substrat SOI, avec une énergie telle que des impuretés sont implantées à travers un film d'oxyde d'isolation partielle PT, et le pic du profil d'impuretés est formé dans la couche SOI 3. C'est pourquoi, dans la couche SOI 3 possédant l'orientation cristalline (100), les ions sont implantés dans la direction s'étendant le long de l'axe cristallographique, et il apparaît un effet de canal. Par conséquent des ions d'impuretés traversent la couche SOI 3 et atteignent le film d'oxyde enseveli 2 ou substrat en silicium 1, et aucune couche d'arrêt de canal à haute concentration n'est formée dans la couche SOI 3. D'autre part, dans la couche SOI 3 située au-dessous du film d'oxyde d'isolation partielle PT, une couche d'arrêt de canal N à haute densité est formée. Comme décrit précédemment, en utilisant l'effet de canal, on peut aisément exécuter l'implantation du dispositif d'arrêt de canal uniquement dans la couche SOI au-dessous du film d'oxyde d'isolation partielle présentant une petite partie saillante isolante. J. Dixième mode de mise en oeuvre Dans les procédés de fabrication d'un dispositif à semi-conducteurs des huit premiers modes de mise en oeuvre indiqués précédemment, en plus de l'implantation du dispositif d'arrêt du canal, on exécute une implantation de canal. Conformément aux procédés, quatre types de masques de resist sont nécessaires pour former deux types de transistors MOS (se référer aux figures 1 à 14). Lorsque le nombre de types de transistors augmente, le nombre de types de masques d'implantation augmente, le procédé de fabrication devient compliqué et le coût de fabrication augmente. J-1. Procédé de fabrication Comme dixième mode de mise en oeuvre selon la présente invention, on va décrire un procédé de fabrication permettant de supprimer un accroissement du nombre de types de masques d'implantation dans le cas où le nombre de types de transistors augmente, en référence aux figures 76 à 82 illustrant séquentiellement les processus de fabrication. Dans la description donnée ci-après, on va décrire à titre d'exemple le cas de la formation de transistors PMOS et NMOS ayant une tension élevée, c'est-à-dire une tension de grille relativement élevée, et des transistors PMOS et NMOS ayant une faible tension, c'est-à-dire une tension de grille relativement faible. Les mêmes composants que ceux indiqués dans la seconde forme de réalisation décrite en référence aux figures 14 à 20 sont désignés par les mêmes chiffres de référence, et on n'en répétera pas la description. Comme cela est représenté sur la figure 76, le substrat SOI est divisé en une région HV servant à former un transistor MOS à tension élevée et une région LV servant à former un transistor MOS à tension faible. La région HV est divisée en une région HPR servant à former un transistor PMOS et une région HNR servant à former le transistor NMOS. La région NV est divisée en une région LPR servant à former un transistor PMOS et en une région LNR servant à former un transistor NMOS. Pour chacune de ces régions, la région active AR est spécifiée par un film d'oxyde d'isolation partielle PT21, et un film à couches multiples comprenant le film de polysilicium 21 et le film de nitrure 22 est disposé sur la région active AR. Dans le procédé illustré sur la figure 76, les régions HPR et LPR sont recouvertes par un masque de resist RM41. Dans les régions HNR et LNR en tant qu'ouverture, on exécute l'implantation d'impuretés de type p pour former le dispositif d'arrêt de canal. Une couche d'arrêt de canal P1 possédant une concentration élevée en impuretés est formée dans la couche SOI 3 au-dessous du film d'oxyde d'isolation partielle PT21 dans les régions. Par exemple si on utilise du bore (B) en tant qu'impureté devant être implantée dans ce cas, son énergie d'implantation est réglée entre 30 et 100 keV, et la dose est réglée entre 1 x 1012 et 1 x 1014/cm2. Dans un processus illustré sur la figure 77, dans les régions HNR et LNR, on exécute une implantation d'impuretés de type P pour former un dispositif d'arrêt de canal en utilisant le même masque de resist RN41. Une couche d'implantation de canal P2 est formée dans la couche SOI 3 dans une région active AR de ces régions. Par exemple, si on utilise du bore (B) en tant qu'impureté devant être implantée dans ce cas, son énergie d'implantation est réglée entre 50 et 200 keV, et la dose est réglée entre 1 x 1012 et 1 x 1014/cm2. Dans le procédé illustré sur la figure 78, les régions HNR et LNR sont recouvertes par le masque de resist RM42. Dans les régions HPR et LPR en tant qu'ouvertures, on exécute une implantation d'impuretés de type N pour réaliser le dispositif d'arrêt de canal. Une couche d'arrêt de canal N1 ayant une concentration élevée d'impureté est formée dans la couche SOI 3 au-dessous du film d'oxyde d'isolation partielle PT21 dans les régions. Par exemple, si on utilise du phosphore (P) en tant qu'impureté devant être implantée dans ce cas, son énergie d'implantation est réglée entre 100 et 300 keV et la dose est réglée entre 1 x 1012 et 1 x 1014/cm2. Dans un procédé illustré sur la figure 29, dans des régions HPR et LPR, une implantation d'impuretés de type N pour former le dispositif d'arrêt de canal est exécutée en utilisant le même masque de resist RM42. Une couche d'implantation de canal N2 est formée dans la couche SOI 3 dans la région active AR des régions. Par exemple, si on utilise l'arsenic en tant qu'impureté devant être implantée dans ce cas, son énergie d'implantation est réglée entre 300 et 1000 keV et la dose est réglée entre 1 x 1012 et 1 x 1014/cm2. Dans un procédé illustré sur la figure 80, on forme un masque de resist RM43 possédant une ouverture uniquement au-dessus de la région LNR. Dans la région LNR en tant qu'ouverture, on exécute une implantation d'impuretés de type P (implantation additionnelle). La densité de la couche d'implantation de canal P2 dans la couche SOI 3 dans la zone active AR de cette région augmente et une couche d'implantation de canal P21 est formée. Par exemple si on utilise du bore (B) en tant qu'impureté devant être implantée dans ce cas, l'implantation en énergie est réglée entre 10 et 40 keV et la dose est réglée entre 1 x 1011 et 1 x 1013/cm2. Dans un procédé illustré sur la figure 81, on forme un masque de resist RM44 comportant une ouverture uniquement au-dessus de la région LPR. Dans la région LPR en tant qu'ouverture, on exécute une implantation de canal en utilisant des impuretés de type N (implantation additionnelle). La densité de la couche d'implantation de canal N2 dans la couche SOI 3 dans la zone active AR de cette région augmente et une couche d'implantation de canal N21 est formée. Par exemple, si on utilise de l'arsenic (As) en tant qu'impureté devant être implantée dans ce cas, son énergie d'implantation est réglée entre 30 et 150 keV et la dose est réglée entre 1 x 1011 et 1 x 1013/cm2. La figure 82 représente l'état dans lequel l'ensemble des couches d'arrêt de canal et des couches d'implantation de canal sont formées. J-2. Action et effet Conformément au procédé de fabrication selon le dixième mode de mise en oeuvre indiqué précédemment, il suffit d'exécuter le procédé de formation d'un masque de resist quatre fois pour former quatre types de transistors MOS, de sorte qu'on peut supprimer un accroissement du coût de fabrication. Dans la description précédente, la concentration en impureté dans la couche d'implantation de canal d'un transistor MOS de faible tension est réglée de manière à être supérieure à celle de la couche d'implantation de canal d'un transistor MOS à tension élevée. L'implantation de canal du transistor MOS à tension élevée est également exécutée dans le transistor MOS à faible tension. En effectuant une implantation additionnelle dans le transistor MOS à faible tension, on obtient une concentration désirée d'impureté. Lorsque la concentration d'impureté de la couche d'implantation de canal du transistor MOS à faible tension est inférieure à celle de la couche d'implantation de canal du transistor MOS à tension élevée, il est évident qu'il suffit d'échanger les procédés. J-3. Modification Dans le procédé de fabrication du dixième mode de mise en oeuvre précédent, on a décrit le cas de l'exécution de l'implantation d'impuretés dans un état où le film d'oxyde d'isolation partielle PT21 possède une partie saillante isolante de grande taille, y compris l'implantation additionnelle d'impuretés de canal. Une fois achevée la formation de la couche d'arrêt de canal, la partie saillante isolante du film d'oxyde d'isolation partielle PT21 est réduite et, dans un état dans lequel le film d'oxyde d'isolation partielle PT2 est formé, on peut implanter des impuretés. De façon spécifique, comme cela a été décrit en référence à la figure 79, une couche d'implantation de canal N2 est formée au moyen de l'exécution de l'implantation de l'impureté de type N pour former le canal dans les régions HPR et LPR. Ensuite, on élimine le masque de resist RM42 et on attaque chimiquement le film d'oxyde d'isolation partielle PT21 à l'aide d'un traitement à l'acide chlorhydrique (HF), ce qui conduit à la formation du film d'oxyde d'isolation partielle PT2 avec une partie saillante isolante réduite. Ensuite, on élimine le film de polysilicium 21 sur le film d'oxyde 4 par attaque chimique humide ou par attaque chimique à sec, présentant une sélectivité pour un film d'oxyde, ce qui permet d'obtenir un film d'oxyde d'isolation partielle PT2 comme représenté sur la figure 83. Dans un procédé illustré sur la figure 83, on forme un masque de resist RM43 possédant une ouverture uniquement sur la région LNR. Dans la région LNR en tant qu'ouverture, on exécute une implantation de canal (implantation additionnelle) avec une impureté de type P de sorte que la concentration de la couche d'implantation de canal P2 dans la couche SOI 3 dans la zone active AR à l'intérieur de la région augmente, ce qui conduit à la formation de la couche d'implantation de canal P21. Par exemple, si on utilise du bore (B) en tant qu'impureté devant être implantée dans ce cas, son énergie d'implantation est réglée entre 10 et 40 keV et la dose est réglée entre 1 x 1011 et 1 x 1013/cm2. Dans un procédé illustré sur la figure 84, on forme un masque de resist RM44 en tant qu'ouverture uniquement audessus de la région LPR. Dans la région LPR en tant qu'ouverture, on exécute une implantation de canal (implantation additionnelle) avec une impureté de type N de sorte que la concentration de la couche d'implantation de canal N2 dans la couche SOI 3 dans la zone active AR dans cette région augmente, ce qui conduit à la formation de la couche d'implantation de canal N21. Par exemple si on utilise de l'arsenic (As) en tant qu'impureté devant être implantée dans ce cas, son énergie d'implantation est réglée entre 30 et 150 keV et la dose est réglée entre 1 x 1011 et 1 x 1013/cm2. La figure 85 représente un état dans lequel toutes les couches d'arrêt de canal et toutes les couches d'implantation de canal sont formées. K. Onzième mode de mise en oeuvre Dans les procédés de fabrication d'un dispositif à semi-conducteurs des dix premiers modes de mise en oeuvre indiqués précédemment, on a décrit le cas où la couche SOI audessous du film d'oxyde d'isolation partielle est implantée avec l'impureté à haute concentration ayant le type de conduction différent de celui de la couche de source/drain, ce qui conduit à la formation de la couche d'arrêt de canal. Mais dans ce cas, dans la jonction avec la région de source/drain contenant de façon similaire une haute concentration d'impureté, il existe le risque que la capacité de la jonction augmente. Pour réduire la capacité de la jonction, il suffit de réduire une surface de jonction. En tant que onzième mode de mise en oeuvre de la présente invention, on va décrire ciaprès un procédé de fabrication permettant de réduire la surface de jonction. K-1. Procédé de fabrication La figure 86 est une vue en plan représentant un transistor MOS conformément au mode de mise en oeuvre et présente une configuration dans laquelle l'électrode de grille 12 située sur la région active AR est recouverte par un film de nitrure SN3. Le film de nitrure SN3 est disposé de manière à recouvrir non seulement l'électrode de grille 12, mais également la région active AR. La figure 87 est une coupe prise suivant la ligne BB sur la figure 86. La configuration du transistor MOS est par exemple similaire à celle du transistor PMOS dans le dispositif SOI 100 décrit en référence à la figure 13. Les mêmes composants sont désignés par les mêmes chiffres de référence et on n'en répétera pas la description. La figure 87 représente un état dans lequel le transistor MOS est fabriqué, et notamment à un stade situé avant la formation d'un film d'isolation entre couches ou analogue. Comme cela est représenté sur la figure 87, le film de nitrure SN3 est disposé sur l'électrode de grille 12 et sur la région active AR. Dans la couche SOI 3 au-dessous du film d'oxyde d'isolation partielle PTX (formé selon l'un quelconque des procédés des huit premiers modes de mise en oeuvre) pour la spécification d'une région active AR, on forme la couche d'arrêt de canal N1 en utilisant une impureté de type N. Dans cet état, l'épaisseur de la couche d'arrêt de canal N1 est SI, qui est presque égale à la distance entre le fond d'une tranchée formée au moment de la formation du film d'oxyde d'isolation partielle PTX jusqu'au film d'oxyde enseveli 2. Bien que l'on n'ait pas représenté le fait que la couche de source/drain 15 n'est pas réunie à la couche d'arrêt de canal N1 sur la figure 87, dans le cas où la couche de source/drain 15 et la couche d'arrêt de canal N1 sont réunies entre elles, la zone de jonction est déterminée par l'épaisseur SI de la couche d'arrêt de canal N1. La figure 88 représente un état dans lequel, pour réduire l'épaisseur SI de la couche d'arrêt de canal N1, on soumet un film d'oxyde d'isolation partielle PTX à une oxydation thermique pour augmenter sa surface en coupe transversale. L'épaisseur de la couche d'arrêt de canal N1 est réduite à S2, uniquement d'une quantité correspondant à la quantité accrue du film d'oxyde d'isolation partielle PTX. Une partie recouverte par un film de nitrure SN3 n'est pas oxydée, et l'épaisseur du film isolant de grille 11 ne varie pas. Le film de nitrure SN3 agit en tant que film empêchant une oxydation. K-2. Action et effet Conformément au procédé de fabrication selon le onzième mode de mise en oeuvre, en élargissant la surface en coupe transversale du film d'oxyde d'isolation partielle, l'épaisseur de la couche d'arrêt de canal est réduite, de sorte que la zone de jonction peut être réduite et la capacité de jonction peut être réduite. K-3. Variante Bien que l'électrode de grille 12 sur la région active AR soit recouverte par un film de nitrure SN3 en tant que film empêchant l'oxydation dans la description précédente, comme représenté sur la figure 89, une partie allant de la région acdtive AR vers la région de corps BD peut être recouverte avec un film de nitrure SN3. La région de corps BD est une région servant à délivrer un potentiel pour fixer le potentiel de la région de formation du canal. Le potentiel appliqué ici doit être appliqué à la région de formation du canal par l'intermédiaire de la couche SOI au-dessous du film d'oxyde d'isolation partielle. La figure 90 est une coupe transversale .prise suivant B-B sur la figure 89. Comme représenté sur la figure 90, la région de corps BD et la région active AR sont connectées, électriquement entre elles par l'intermédiaire de la couche SOI 3 au-dessous du film d'oxyde d'isolation partielle PTX. De même un film de nitrure SN3 est disposé sur le film d'oxyde d'isolation partielle PTX en tant que trajet. La figure 91 représente un état dans lequel un film d'isolation partielle PTX est soumis à une oxydation thermique. La surface en coupe transversale du film d'oxyde d'isolation partielle PTX dans la région qui n'est pas recouverte par le film de nitrure SN3 augmente et, comme cela a été décrit plus haut, l'épaisseur de la couche d'arrêt de canal N1 est réduite à S2. D'autre part, le film d'oxyde d'isolation partielle PTX dans la partie recouverte par le film de nitrure SN3 n'est pas oxydé et l'épaisseur de la couche de canal N1 reste égale à SI. De cette manière, en augmentant l'épaisseur de la couche d'arrêt de canal N1 au-dessous du film d'oxyde d'isolation partielle PTX utilisé comme trajet de connexion électrique avec la région de corps BD et la région active AR, la résistance électrique (résistance du corps) du trajet peut être réduite et le potentiel dans la région active AR peut être aisément fixé. Comme décrit précédemment, il est souhaitable que la résistance du corps dans la couche d'arrêt de canal au-dessous du film d'oxyde d'isolation partielle servant de trajet de connexion électrique de la région de corps et de la région active soit plus faible. Par conséquent, la concentration d'impuretés de la couche d'arrêt de canal est réglée à une valeur élevée. Cependant, si la couche d'arrêt de canal de type P constituant la couche d'arrêt de canal d'un transistor NMOS possède la même concentration en impureté que celle de la couche d'arrêt de canal de type N constituant la couche d'arrêt de canal de transistor PMOS en raison de leurs propriétés physiques, sa valeur de résistance est plus élevée que celle de la couche d'arrêt de canal de type N. Par conséquent, il suffit de former la couche d'arrêt de canal de type N de telle sorte que la concentration en impuretés soit supérieure à celle de la couche d'arrêt de canal de type P ou bien d'introduire de façon préliminaire une impureté de type N, par exemple du bore, dans le film d'oxyde d'isolation partielle. De façon spécifique, au moment de la formation du film d'oxyde d'isolation partielle au moyen du procédé HDPCVD, il suffit d'ajouter du gaz BH3 au gaz du procédé CVD pour l'introduire du bore par implantation ionique après formation du film d'oxyde d'isolation partielle. La dose est réglée entre 1 x 1013 et 1 x 1015/cm2. Avec cet agencement, lors d'un procédé ultérieur de traitement thermique, l'impureté de type P dans le film d'oxyde d'isolation partielle diffuse dans la couche d'arrêt de canal de type P, de manière à accroître ainsi la concentration. Au contraire l'impureté de type P dans la couche d'arrêt de canal diffuse dans le film d'oxyde d'isolation partielle de sorte que la concentration en impureté ne peut pas diminuer. Dans ce cas, le film d'oxyde d'isolation partielle incluant l'impureté de type P est également formé dans la région dans laquelle un transistor PMOS doit être formé. Cependant, une influence d'une modification de la valeur résistive de diffusion de l'impureté de type P dans la couche d'arrêt de canal de type N est faible. Dans les onze premiers modes de mise en oeuvre indiqués précédemment, on a décrit à titre d'exemple un dispositif SOI. La présente invention peut être appliquée à un dispositif à semi-conducteurs dans lequel une couche d'arrêt de canal est formée dans une couche semiconductrice au-dessous d'un film d'isolation. Par exemple on peut obtenir un effet similaire également dans le cas d'un dispositif massif directement formé sur un substrat en silicium. Bien que l'on ait représenté et décrit de façon détaillée la présente invention, la description précédente est à tous égards illustrative et n'a aucun caractère limitatif. REVENDICATIONS 1. Procédé pour fabriquer un dispositif à semiconducteurs comprenant au moins un type de transistor MOS sur une couche semiconductrice, et un film d'oxyde d'isolation en tranchée pour définir au moins une région active en tant que région, dans laquelle ledit transistor MOS est formé et pour isoler électriquement ledit transistor MOS, caractérisé en ce qu'il comprend les étapes consistant à : (a) former un film auxiliaire servant à former ledit film d'oxyde d'isolation en tranchée sur ladite couche semiconductrice ; (b) former une tranchée pénétrant dans ledit film auxiliaire et atteignant sur une profondeur prédéterminée dans ladite couche semiconductrice; (c) former ledit film d'oxyde d'isolation en tranchée en remplissant ladite tranchée par un film d'oxyde et, ensuite, en enlevant ledit film auxiliaire sur ladite région active, et ce sur une épaisseur prédéterminée, de manière à amener ainsi ledit film d'oxyde d'isolation en tranchée à faire saillie à partir d'une surface principale dudit film auxiliaire; (d) implanter des ions d'une impureté ayant un type de conduction différent de celui d'une couche de source/drain dudit transistor MOS avec une énergie pour laquelle les ions traversent ledit film d'oxyde d'isolation en tranchée et un pic d'un profil est formé dans ladite couche semiconductrice au-dessous dudit film d'oxyde d'isolation en tranchée entre ladite étape (c), en formant ainsi des couches d'arrêt de canal dans ladite couche semiconductrice au-dessous dudit film d'isolation en tranchée, et (e) réduire l'épaisseur dudit film d'oxyde d'isolation en tranchée après formation de ladite couche d'arrêt de canal. 2. Procédé pour fabriquer un dispositif à semiconducteurs selon la revendication 1, caractérisé en ce que ladite étape (a) inclut une étape de formation dudit film auxiliaire au moyen d'un film à couches multiples, ledit film à couches multiples possède, et ce dans l'ordre en partant dudit côté de ladite couche semiconductrice, un premier film d'oxyde, un premier film de polysilicium, un second film d'oxyde, un second film de polysilicium et un film de nitrure pour un masque, et ladite étape (c) inclut une étape d'enlèvement dudit film de nitrure pour le masque et dudit second film de polysilicium dans ledit film auxiliaire sur ladite région active. 3. Procédé pour fabriquer un dispositif à semi- conducteurs selon la revendication 2, caractérisé en ce que ladite étape (a) inclut une étape de formation dudit second film de polysilicium de manière qu'il soit plus épais que ledit premier film de polysilicium. 4. Procédé pour fabriquer un dispositif à semi- conducteurs selon la revendication 1, caractérisé en ce que ladite étape (a) inclut une étape de formation dudit film auxiliaire au moyen d'un film à couches multiples, ledit film à couches multiples possède, et ce dans cet ordre à partir dudit côté de la couche semiconductrice, un premier film d'oxyde, un premier film de polysilicium et un film de nitrure pour un masque, ladite étape (c) inclut une étape d'élimination complète dudit film de nitrure pour le masque dans ledit film auxiliaire sur ladite région active, et une étape de retrait dudit film de polysilicium, sur une épaisseur prédéterminée. 5. Procédé pour fabriquer un dispositif à semi- conducteurs selon la revendication 4, caractérisé en ce que ladite étape (e) inclut une étape consistant à recouvrir la surface dudit film d'oxyde d'isolation en tranchée, qui fait saillie à partir de la surface principale dudit film auxiliaire et la surface dudit premier film de polysilicium avec un second film d'oxyde et, après cela, à éliminer ledit film d'oxyde d'isolation en tranchée conjointement avec ledit second film d'oxyde par attaque chimique à sec. 6. Procédé pour fabriquer un dispositif à semiconducteurs selon la revendication 4, caractérisé en ce que ladite étape (e) inclut une étape consistant à recouvrir ledit film d'oxyde d'isolation en tranchée qui fait saillie à partir de la surface principale dudit film auxiliaire, et ledit premier film de polysilicium avec un second film d'oxyde et enlever ledit film d'oxyde d'isolation en tranchée conjointement avec ledit second film d'oxyde, par attaque chimique humide. 7. Procédé pour fabriquer un dispositif à semiconducteurs selon la revendication 4, caractérisé en ce que ladite étape (e) inclut l'étape consistant à : recouvrir ledit film d'oxyde d'isolation en tranchée, qui fait saillie à partir de la surface principale dudit film auxiliaire et dudit premier film de polysilicium, par un second film d'oxyde, et réduire l'épaisseur dudit second film d'oxyde par attaque chimique à sec, en formant un intercalaire de paroi latérale d'un film d'oxyde sur des faces latérales dudit film d'oxyde d'isolation en tranchée et retirer ledit film d'oxyde isolant en tranchée conjointement avec ledit intercalaire de paroi latérale par attaque chimique humide. 8. Procédé pour fabriquer un dispositif à semiconducteurs selon la revendication 4, caractérisé en ce que ladite étape (e) inclut les étapes consistant à : former un intercalaire de paroi latérale d'un film de nitrure sur des faces latérales dudit film d'oxyde d'isolation en tranchée, qui fait saillie à partir de la surface principale dudit film auxiliaire, et éliminer ledit film d'oxyde isolant en tranchée entouré par ledit intercalaire de paroi latérale, par attaque chimique humide. 9. Procédé pour fabriquer un dispositif à semi- conducteurs selon la revendication 1, caractérisé en ce que ladite étape (d) inclut une étape d'implantation oblique de ladite impureté. 10. Procédé pour fabriquer un dispositif à semiconducteurs selon la revendication 1, caractérisé en ce que ladite étape (a) inclut une étape consistant à former ledit film auxiliaire au moyen d'un film à couches multiples, ledit film à couches multiples possède, et ce dans cet ordre à partir dudit côté de la couche semiconductrice, un premier film d'oxyde, un premier film de polysilicium, un second film d'oxyde et un film de nitrure pour un masque, ladite étape (c) inclut l'étape consistant à enlever ledit film de nitrure pour le masque dans ledit film auxiliaire sur ladite région active. 11. Procédé pour fabriquer un dispositif à semiconducteurs comprenant au moins un type de transistors MOS sur une couche semiconductrice, et un film d'oxyde d'isolation en tranchée pour définir au moins une région active en tant que région dans laquelle ledit transistor MOS est formé et isoler électriquement ledit transistor MOS, caractérisé en ce qu'il comprend les étapes consistant à : (a) former un film auxiliaire servant à former ledit film d'oxyde d'isolation en tranchée sur ladite couche semiconductrice; (b) former une tranchée pénétrant dans ledit film auxiliaire et atteignant sur une profondeur prédéterminée dans ladite couche semiconductrice; (c) former ledit film d'oxyde d'isolation en tranchée en remplissant ladite tranchée avec un film d'oxyde et en enlevant ledit film d'oxyde d'isolation en tranchée sur une épaisseur prédéterminée, (d) après ladite étape (c), implanter des ions d'une impureté ayant un type de conduction différent de celui d'une couche de source/drain dudit transistor MOS avec une énergie pour laquelle les ions traversent ledit film d'oxyde d'isolation en tranchée, et un pic de profil est formé dans ladite couche semiconductrice au-dessous dudit film d'oxyde d'isolation en tranchée dans un état où le film auxiliaire est conservé sur la région active, en formant ainsi des couches d'arrêt de canal dans ladite couche semiconductrice au-dessous dudit film d'oxyde d'isolation en tranchée, et (e) après la formation desdites couches d'arrêt de canal, réduire l'épaisseur dudit film d'oxyde d'isolation en tranchée. 12. Procédé pour fabriquer un dispositif à semiconducteurs selon la revendication 1, caractérisé en ce que ladite étape (a) inclut une étape consistant à former ledit film auxiliaire sous forme d'un film à couches multiples, et ledit film à couches multiples possède, et ce dans cet ordre à partir du côté de la couche semiconductrice, un premier film d'oxyde, un premier film de polysilicium et un film de nitrure de masquage. 13. Procédé pour fabriquer un dispositif à semiconducteurs selon la revendication 12, caractérisé en ce que ladite étape (a) inclut une étape de formation dudit film de nitrure pour le masque de manière qu'il soit plus épais que ledit premier film de polysilicium. 14. Procédé pour fabriquer un dispositif à semiconducteurs selon la revendication 11, caractérisé en ce que ladite étape (c) inclut une étape (c-1) consistant à introduire une impureté dans ledit film d'oxyde qui remplit ladite tranchée, et à enlever ledit film d'oxyde qui remplit ladite tranchée, par attaque chimique humide. 15. Procédé pour fabriquer un dispositif à semiconducteurs selon la revendication 14, caractérisé en ce que ladite étape (c-1) inclut l'étape consistant à introduire ladite impureté par implantation ionique avec une énergie, donnant une plage d'implantation comprise entre 100 et 200 nm et à une dose de 4 x 1014/cm2 ou plus. 16. Procédé pour fabriquer un dispositif à semiconducteurs selon la revendication 11, caractérisé en ce qu'il comprend en outre, après ladite étape (c) et avant ladite étape (d), une étape consistant à former un intercalaire de paroi latérale formé d'un film de nitrure sur une face de paroi intérieure de ladite tranchée, ladite étape (d) incluant une étape d'implantation d'ions de ladite impureté dans un état dans lequel l'intercalaire de paroi latérale est formé. 17. Procédé pour fabriquer un dispositif à semiconducteurs comprenant au moins un type d'un transistor MOS sur une couche semiconductrice, et un film d'oxyde isolant en tranchée pour définir une région active en tant que région dans laquelle ledit transistor MOS est formé et qui isole électriquement ledit transistor MOS, caractérisé en ce qu'il comprend les étapes consistant à : (a) former un film auxiliaire de manière à former ledit film d'oxyde d'isolation en tranchée sur ladite couche semiconductrice; (b) former un intercalaire de paroi latérale d'un film isolant sur une paroi intérieure de ladite tranchée après formation d'une tranchée pénétrant dans ledit film auxiliaire et atteignant sur une profondeur prédéterminée dans ladite couche semiconductrice, (c) implanter des ions d'une impureté d'un type de conduction différent de celui d'une couche de source/drain dudit transistor MOS avec une énergie pour laquelle un pic de profil est formé dans ladite couche semiconductrice dans le fond de ladite tranchée dans un état dans lequel ledit intercalaire de paroi latérale est formé, ce qui conduit à la formation de couches d'arrêt de canal dans ladite couche semiconductrice dans le fond de ladite tranchée ; (d) former ledit film d'oxyde d'isolation en tranchée par remplissage de ladite tranchée avec un film d'oxyde après formation de ladite couche d'arrêt de canal. 18. Procédé pour fabriquer un dispositif à semiconducteurs selon la revendication 17, caractérisé en ce que ladite étape (b) inclut l'étape de formation de l'intercalaire de paroi latérale de film d'oxyde, et ladite étape (c) inclut une étape (c-1) d'implantation d'ions de ladite impureté dans un état dans lequel l'intercalaire de paroi latérale est formé. 19. Procédé pour fabriquer un dispositif à semiconducteurs selon la revendication 17, caractérisé en ce que ladite étape (b) inclut une étape (b-1) de formation d'un film d'oxyde de paroi intérieure par application d'une oxydation thermique à la paroi intérieure de ladite tranchée, une étape (b-2) servant à former un film d'oxyde de protection sur la paroi intérieure de ladite tranchée et sur l'ensemble de la surface principale dudit film auxiliaire, et une étape (b-3) servant à former l'intercalaire de paroi latérale moyennant l'utilisation d'un film de nitrure sur ledit film de protection, ladite étape (c) inclut une étape d'implantation d'ions de ladite impureté dans un état dans lequel l'intercalaire de paroi latérale est formé, et ladite étape (d) inclut une étape de remplissage de ladite tranchée avec ledit film d'oxyde dans un état dans lequel l'intercalaire de paroi latérale subsiste. 20. Procédé pour fabriquer un dispositif à semiconducteurs selon l'une quelconque des revendications 1,11 et 17, caractérisé en ce que ladite couche semiconductrice présente une capacité de cristallisation, et le procédé comprend en outre, après ladite étape (e) selon les revendications 1 et 11 et après ladite étape (d) selon la revendication 17, une étape d'implantation d'ions d'une impureté de ladite couche de source/drain dudit transistor MOS sous un angle tel que les ions implantés provoquent un effet de canal au moment de l'implantation d'ions dans ladite couche semiconductrice. 21. Procédé pour fabriquer un dispositif à semiconducteurs comprenant un film d'oxyde d'isolation en tranchée servant à définir une région active en tant que région dans laquelle un transistor MOS est formé sur une couche semiconductrice présentant une capacité de cristallisation et isoler électriquement ledit transistor MOS, caractérisé en ce qu'il comprend les étapes consistant à : (a) former ledit film d'oxyde d'isolation en tranchée sur une surface principale de ladite couche semiconductrice, et (b). implanter des ions d'une impureté ayant un type de conduction différent de celui d'une région de source/drain dudit transistor MOS sous un angle tel que les ions implantés provoquent un effet de canal au moment de l'implantation d'ions dans ladite couche semiconductrice, ladite implantation d'impureté étant exécutée avec une énergie grâce à laquelle l'impureté traverse ledit film d'oxyde d'isolation en tranchée, et un pic de profil est produit dans ladite couche semiconductrice au-dessous dudit film d'oxyde d'isolation en tranchée. 22. Procédé pour fabriquer un dispositif à semiconducteurs selon la revendication 21, caractérisé en ce que ledit angle, sous lequel un effet de canal apparaît, est compris entre 0 degré et 45 degrés par rapport à une droite perpendiculaire à la surface principale de ladite couche semiconductrice. 23. Procédé pour fabriquer un dispositif à semiconducteurs selon l'une quelconque des revendications 1, 10, 11 et 17, caractérisé en ce que ladite région active est divisée en : une région à tension élevée, dans laquelle un transistor MOS à tension élevée, possédant une tension de grille relativement élevée, est formée, et une région à faible tension, dans laquelle un transistor MOS à faible tension possédant une tension de grille relativement faible est formée, une dose de l'impureté servant à régler la valeur de seuil dudit transistor MOS à faible tension est supérieure à une dose de l'impureté servant à régler la valeur de seuil dudit transistor MOS à tension élevée, et en ce que le procédé comporte en outre : une première étape d'implantation d'ions servant à implanter des ions de ladite impureté pour régler la valeur de seuil dudit transistor MOS à tension élevée, et une seconde étape d'implantation d'ions pour implanter des ions de ladite impureté pour régler la valeur de seuil du transistor MOS à faible tension, et ladite première étape d'implantation d'ions étant exécutée également dans ladite région à faible tension. 24. Procédé pour fabriquer un dispositif à semiconducteurs selon l'une quelconque des revendications 1,11 et 17, caractérisé en ce que ladite région active possède : une région à tension élevée, dans laquelle un transistor MOS à tension élevée, possédant une tension de grille relativement élevée, est formée, et une région à faible tension, dans laquelle le transistor MOS à faible tension possédant une tension de grille relativement faible est formée, une dose de l'impureté servant à régler la valeur de seuil dudit transistor MOS à faible tension étant supérieure à une dose de l'impureté servant à régler la valeur de seuil dudit transistor MOS à tension élevée, et en ce que le procédé comprend en outre : une première étape d'implantation d'ions servant à implanter des ions de ladite impureté pour régler la valeur de seuil dudit transistor MOS à faible tension, et une seconde étape d'implantation d'ions pour implanter des ions de ladite impureté pour régler la valeur de seuil du transistor MOS à tension élevée, et ladite première étape d'implantation d'ions étant exécutée également dans ladite région à tension élevée. 25. Procédé pour fabriquer un dispositif à semiconducteurs selon l'une quelconque des revendications 1,11 et 13, caractérisé en ce que ledit film d'oxyde d'isolation en tranchée contient une impureté de type p. 26. Procédé pour fabriquer un dispositif à semiconducteurs selon l'une quelconque des revendications 1,11 et 21, caractérisé en ce que ladite couche semiconductrice correspond à une couche SOI d'un substrat SOI possédant un substrat en silicium, un film d'oxyde enseveli disposé sur le substrat en silicium, et la couche SOI disposée sur le film d'oxyde enseveli, et en ce que ledit film d'oxyde d'isolation en tranchée est un film d'oxyde d'isolation partielle qui contient ladite couche SOI, ladite couche SOI qui est disposée entre la base de ce film et ledit film d'oxyde enseveli. 27. Procédé pour fabriquer un dispositif à semiconducteurs comprenant un film d'oxyde d'isolation en tranchée pour définir au moins une région active en tant que région dans laquelle ledit transistor MOS est formé et qui isole électriquement ledit transistor MOS, caractérisé en ce qu'il comporte les étapes consistant à : (a) former le film d'oxyde d'isolation en tranchée dans une surface principale de ladite couche semiconductrice, (b) former une couche d'arrêt de canal dans ladite couche semiconductrice au-dessous dudit film d'oxyde d'isolation en tranchée, (c) former ledit transistor MOS sur ladite région active, (d) former un film de nitrure de manière qu'il recouvre au moins une électrode de grille dudit transistor MOS et ladite région active ; (e) exécuter une oxydation thermique après ladite étape (d). 28. Procédé pour fabriquer un dispositif à semiconducteurs selon la revendication 27, caractérisé en ce que ledit film de nitrure recouvre également une région partielle dudit film d'oxyde d'isolation en tranchée.