Brevet FR2837637A1 — publié le 20030926

La présente invention concerne un convertisseur analogique/numérique et plus particulièrement un convertisseur analogique/numérique fonctionnant à vitesse élevée, présentant une précision de conversion élevée et une faible consommation d'énergie. Les convertisseurs analogique/numérique sont largement utilisés dans plusieurs domaines pour convertir des signaux analogiques en signaux numériques. Il existe plusieurs formes de convertisseurs analogique/numérique. En tant que type de convertisseur fonctionnant à vitesse élevée, un convertisseur du type parallèle est généralement utilisé. Un convertisseur analogique/numérique du type parallèle convertit une tension d'entrée V1 entre une tension supérieure VT et une tension inférieure VB en un signal numérique à N bits et utilise un circuit de sortie de tension de référence composé de M résistances de division R1 à RM divisant la gamme entre la tension supérieure VT et la tension inférieure VB en M = 2N connectés en série. (M-l) points de division de tension sont connectés à des bornes à un côté (par exemple, des bornes d'entrée négative) de (M-l) comparateurs Ci à CM-i. Les autres bornes (par exemple des bornes d'entrée positives) des comparateurs Ci à CM-1 sont connectées ensemble. La tension d'entrée V. est appliquée à la borne commune. C'est-à-dire que lorsque la tension d'entrée V1 est supérieure à VB + (VT-VB) /M et inférieure à VB+2 (VT-VB) /M, seul le comparateur Ci agencé du côté de la tension la plus basse VB est inversé. Les autres comparateurs C2 à CM-i conservent leurs états de non inversion. En général, lorsque la tension d'entrée V1 est supérieure à V2+ (VT-VE) - (m-l)/M et inférieure à Vs+ (VT- VB) (m/M) , les comparateurs Ci à Cm~ au niveau du côté de tension inférieure VB sont inversés et les comparateurs restants Cm à CM-1 conservent leur état de non inversion (où m = 1, 2... M). En outre, les sorties des comparateurs Ci = CM-1 sont connectées au codeur EN. Les sorties des (M-1) comparateurs sont sorties codées en direction d'un signal numérique de N bits. Les pièces du convertisseur analogique/numérique du type parallèle sont incorporées dans un circuit intégré, mais les valeurs de résistance des M résistances de division et les décalages des (M-1) comparateurs varient et une chute de la précision de conversion est inévitable. La figure 2 est une vue expliquant la caractéristique de fonctionnement d'un comparateur. Les abscisses indiquent la tension différentielle entre une tension d'entrée V. appliquée à une borne d'entrée positive et une tension divisée appliquée à la borne d'entrée négative, et les ordonnées indiquent la sortie du comparateur. Les comparateurs sont produits de façon à être conçus pour inverser les sorties à une tension différentielle de 0 volt, mais parfois la tension d'inversion est différente de 0 volt du fait des variations au moment de la fabrication du circuit intégré. Cette déviation est appelée "décalage". Pour empêcher la baisse de la précision de conversion due à la variation du décalage, une technique propose d'incorporer une pluralité de (par exemple, trois) comparateurs dans chacun des comparateurs Ci à CM-1 et de choisir le comparateur donnant le décalage le plus faible pour la conversion au cours du processus d'inspection ou d'étalonnage. Même si l'on effectue l'incorporation dans une pluralité de comparateurs, il n'y a aucune garantie qu'un comparateur présentera un décalage de 0 volt. Il y a par conséquent des restrictions à l'amélioration de la précision de conversion. Par conséquent, afin d'améliorer la précision de la conversion, l'on propose de diviser chacune des M résistances de division R1 à RM en une pluralité de résistances et de choisir la position de division pour fournir une tension de référence à un comparateur au cours du processus d'inspection ou d'étalonnage afin de réduire au minimum le décalage de ce comparateur (voir le document JP-A-10-65542). La figure 3 est une vue de la configuration d'un convertisseur analogique/numérique de la technique apparentée auquel s'applique la technologie ci-dessus. Les résistances de division R1 et RM sont divisées en deux résistances, alors que les résistances de division R2 à RM-1 sont divisées en trois résistances. En outre, trois résistances adjacentes sont connectées par le biais d'un commutateur à l'une des bornes de chacun des comparateurs Ci à CM-1. Par ailleurs, M+l tensions de référence incluant la tension supérieure VT et la tension inférieure VB sont renvoyées par le biais des commutateurs aux bornes de tension d'entrée. En outre, la sortie du codeur est amenée à un circuit de commande de commutation SC. Le circuit de commande de commutation SC commande le fonctionnement des commutateurs agencés entre les résistances de division et les comparateurs et celui des commutateurs permettant le renvoi des résistances de division aux bornes de tension d'entrée. En outre, dans le mode d'étalonnage, le circuit renvoie l'une des tensions divisées aux bornes de tension d'entrée et choisit les résistances de division pour les connecter aux comparateurs de telle sorte que les comparateurs correspondants effectuent une inversion à une tension de référence standard prédéterminée. En résumé des problèmes devant être résolus par l'invention, les problèmes suivants se produisent dans un convertisseur analogique/numérique présentant la configuration mentionnée ci-dessus : (1) Il est nécessaire de choisir le point de connexion pour chaque comparateur, de telle sorte que lorsque le nombre de bits du convertisseur analogique/numérique est accru, du temps est prévu pour le choix de points de connexion. En outre, il est nécessaire de prendre en compte le temps entre le moment où l'on effectue une commutation des commutateurs et le moment où les sorties des comparateurs se stabilisent, de telle sorte que le temps requis pour la sélection de points de connexion devient plus important. (2) Si l'on réduit la tension d'alimentation de courant pour réduire la consommation de courant du convertisseur analogique/numérique, il peut arriver que les points de connexion ne puissent pas être déterminés. C'est-à-dire que lorsque l'on réduit la tension, la tension différentielle entre la tension supérieure VT et la tension inférieure VB devient faible, de telle sorte que la gamme dynamique de la tension d'entrée devient également petite. Par opposition, le décalage des comparateurs est déterminé par le procédé de production du circuit intégré, de telle sorte que les décalages deviennent relativement importants. Dans le convertisseur analogique/numérique de la configuration mentionnée ci-dessus, toutefois, puisque les points de connexion doivent être déterminés à partir de gammes limitées centrées sur les points de connexion standards (dans le présent mode de réalisation, le point de division de connexion standard et deux points de division au-dessus et en dessous de celui-ci), lorsque les décalages sont importants, il peut arriver que les décalages ne puissent pas être corrigés même lorsque l'on change les peints de connexion. Par exemple, si la différence de tension entre la tension supérieure VT et la tension inférieure VB est égale à Vj et que le nombre de bits de la sortie numérique est égal à N, la tension correspondant au bit le moins significatif (LSB) devient égale à Vd/2N. Lorsque l'on forme les comparateurs dans un circuit intégré, les décalages sont susceptibles de devenir aussi grands que 40 mV. Dans le convertisseur analogique/numérique de la configuration mentionnée ci-dessus, toutefois, la gamme ajustable de décalage devient égale à 1 LSB, c'est-à-dire 40 mV, de telle sorte que la tension d'alimentation doit devenir supérieure à 40.2 mV. Par exemple, lorsque N = 6, la tension d'alimentation doit être supérieure à 40.64 = 2560 mV = 2,56 V. Un convertisseur analogique/numérique présentant une tension d'alimentation de 1 volt ne peut pas être élaboré. En outre, puisque le convertisseur analogique/numérique de la configuration mentionnée cidessus commande les points de connexion et de division en fonction des résultats du codage des sorties des comparateurs par le codeur EN, il n'est pas possible de détecter des brouillages de la séquence de fonctionnement des comparateurs. C'est-à-dire que dans un convertisseur analogique/numérique du type parallèle de la technique apparentée, les comparateurs doivent effectuer une inversion de façon séquentielle avec un changement de la tension de sortie mais parfois la séquence d'inversion est brouillée du fait du décalage. Par exemple, lorsque la tension d'entrée augmente progressivement, les comparateurs doivent effectuer une inversion dans la séquence Cm-1 # C-, # Cm+1, mais lorsque le décalage du comparateur Cm est important, il peut arriver que le comparateur Cn n'effectue pas l'inversion et que les autres comparateurs effectuent l' inversion dans la séquence de Cm-1 à Cm+1. Dans le convertisseur analogique/numérique de la configuration mentionnée ci-dessus, toutefois, il est parfois impossible de reconnaître correctement le brouillage de la séquence d'inversion puisque les sorties des comparateurs sont codées et les points de connexion et de division sont commutés. Un objet de la présente invention est de proposer un convertisseur analogique/numérique fonctionnant à vitesse élevée, présentant une grande précision de conversion et une faible consommation de courant. Selon la présente invention, on propose un convertisseur analogique/numérique permettant de convertir une tension analogique en N bits d'un signal numérique, comprenant (2N-1) moyens de comparaison ; des moyens de sortie de la tension de référence permettant de diviser une tension différentielle d'une tension supérieure et d'une tension inférieure en au moins (2N) sections et de sortir au moins (2N+1) tensions de référence y compris ladite tension supérieure et ladite tension inférieure ; des moyens de sortie de la tension d'étalonnage permettant de sortir une tension du type en dent de scie à destination des bornes d'entrée à un côté desdits (2N-1) moyens de comparaison dans un mode d'étalonnage ; des moyens d'étalonnage permettant de choisir une tension devant être fournie à l'autre borne d'entrée d'un moyen de comparaison prédéterminé faisant en sorte que les moyens de comparaison effectuent une inversion à partir des au moins (2+1) tensions de référence sorties desdits moyens de sortie de la tension de référence lorsque la tension de sortie desdits moyens de sortie de la tension d'étalonnage atteint chacune des (2N-1) tensions inversées de référence définies dans la configuration dans un mode d'étalonnage ; et des moyens d'application de la tension de référence permettant d'appliquer une tension de référence choisie par lesdits moyens d'étalonnage aux autres bornes des (2N-1) moyens de comparaison mentionnés ci-dessus. Dans la présente invention, une tension de référence rendant le décalage des moyens d'étalonnage inférieur à un seuil prédéterminé par l'application d'une tension d'étalonnage du type en dent de scie aux moyens de comparaison est choisie. De préférence, lesdits moyens d'étalonnage comprennent des moyens de sélection de la tension de référence pour choisir une tension prédéterminée parmi au moins (2N+1) tensions de référence sorties desdits moyens de sortie de la tension de référence et l'appliquer aux autres bornes desdits (2N-1) moyens de comparaison ; des moyens de détection de la gamme de tensions d'étalonnage permettant de détecter si la tension de sortie desdits moyens de sortie de la tension d'étalonnage se trouve dans une gamme prédéterminée entre ladite tension inférieure et ladite tension supérieure ; des moyens de comptage du temps d'inversion permettant de compter le temps qui s'écoule (temps d'inversion) entre le moment où la tension de sortie desdits moyens de sortie de la tension d'étalonnage devient supérieure à ladite tension inférieure et le moment où les sorties desdits (2N-1) moyens de comparaison effectuent une inversion lorsque l'inversion desdits (2N+1) moyens de comparaison est détectée par lesdits moyens de détection de la gamme de tensions d'étalonnage tandis que la tension de sortie desdits moyens de détection de la tension d'étalonnage se trouve dans ladite gamme prédéterminée ; des moyens de conversion permettant de convertir un temps d'inversion compté par lesdits moyens de comptage du temps d'inversion en une tension d'inversion une fois que la tension de sortie desdits moyens de sortie de la tension d'étalonnage est devenue supérieure à ladite tension supérieure sont détectés par lesdits moyens de détection de la gamme de tensions d'étalonnage ; et des moyens de resélection de la tension de référence permettant de resélectionner une tension devant être appliquée aux autres bornes desdits (2N-1) moyens de comparaison parmi les au moins (2+1) tensions de référence desdits moyens de sortie de la tension de référence lorsqu'une différence de tension entre la tension d'inversion calculée par lesdits moyens de conversion et la tension de référence choisie par lesdits moyens de sélection de la tension de référence et appliquée à d'autres bornes desdits (2N-1) moyens de comparaison correspond à une tension seuil prédéterminée ou à une tension supérieure. Dans la présente invention, dans l'état où une tension de référence prédéterminée est appliquée aux autres bornes des moyens de comparaison, une tension d'étalonnage du type en dent de scie est appliquée, les temps d'inversion des moyens de comparaison sont comptés et la tension de référence devant être appliquée aux autres bornes des moyens de comparaison est resélectionnée en fonction des résultats du comptage. De préférence encore, lesdits moyens de sortie de la tension de référence sortent une tension obtenue en divisant la différence de tension entre ladite tension supérieure et ladite tension inférieure par un facteur prédéterminé d'au moins (2N). Dans la présente invention, la tension de sortie des moyens de sortie de la tension de référence est définie de telle sorte que la caractéristique de conversion du convertisseur analogique/numérique devient une caractéristique prédéterminée. Selon une autre possibilité, lesdits moyens de sortie de la tension de référence divisent également la différence de tension entre ladite tension de référence supérieure et ladite tension de référence inférieure en au moins (2N). Dans la présente invention, la tension de sortie des moyens de sortie de la tension de référence est définie de telle sorte que la caractéristique de conversion du convertisseur analogique/numérique devient linéaire. De préférence encore, lesdits moyens de détection de la gamme de tensions d'étalonnage sont fabriqués de façon à présenter des dimensions physiques supérieures aux dimensions physiques desdits (2N-1) moyens de comparaison dans un circuit intégré. Dans la présente invention, le comparateur utilisé pour les moyens de détection de la gamme de tensions d'étalonnage est fabriqué de façon à être de plus grande taille que les comparateurs des moyens de comparaison. Selon une autre caractéristique, lesdits moyens de détection de la gamme de tensions d'étalonnage sont composés d'une pluralité de deuxièmes moyens de comparaison fabriqués de façon à présenter les mêmes dimensions physiques que lesdits (2N-1) moyens de comparaison dans un circuit intégré et recevant en entrée les mêmes signaux d'entrée, et de moyens de calcul des valeurs de majorité permettant de calculer une valeur de majorité de sorties de la pluralité de deuxièmes moyens de comparaison. Dans la présente invention, les moyens de détection de la gamme de tensions d'étalonnage sont déterminés par la valeur de majorité d'une pluralité de comparateurs fabriqués de façon à présenter la même taille que les comparateurs des moyens de comparaison. Ces objets et caractéristiques de la présente invention ainsi que d'autres apparaîtront plus clairement à la lecture de la description suivante des modes de réalisation préférés donnés en référence aux dessins joints, parmi lesquels : la figure 1 est une vue de la configuration de base d'un convertisseur analogique/numérique du type parallèle ; la figure 2 est une vue expliquant les caractéristiques de fonctionnement d'un comparateur ; la figure 3 est une vue de la configuration d'un convertisseur analogique/numérique de la technique antérieure ; la figure 4 est une vue de la configuration de base d'un convertisseur analogique/numérique selon la présente invention ; la figure 5 est un schéma de circuit détaillé d'un circuit de sortie de tension de référence ; la figure 6 est un schéma de circuit détaillé d'un circuit de commutation ; la figure 7 est un organigramme d'un sous-programme de commande de mode d'étalonnage ; la figure 8 est un organigramme détaillé d'un sousprogramme de formation de circuit d'étalonnage ; la figure 9 est un organigramme d'un sous-programme de comptage du temps d'inversion du comparateur ; la figure 10 est un organigramme d'un sous-programme de resélection de la tension de référence. Des modes de réalisation préférés de la présente invention vont être décrits en détail ci-dessous en référence aux figures. La figure 4 est une vue de la conf iguration de base d'un convertisseur analogique/numérique selon la présente invention. Le convertisseur analogique/numérique est muni d'un comparateur de tension supérieure TC, d'un comparateur de tension inférieure BC, de (M-1) comparateurs Ci, C2 ... C@-1 lorsque le nombre de bits de sortie du convertisseur analogique/numérique est égal à N et M = 2N, de circuits de commutation Si, S2... SM-1 fournis de façon à correspondre aux comparateurs, un circuit de sortie de tension de référence R, un générateur de balayage SG, un dispositif de commande CO, un chronométreur TM, un codeur EN et un commutateur de mode MS. D'abord, le commutateur de mode MS assure le passage d'un mode de mesure de tension à un mode d'étalonnage et vice-versa. Il commute la tension devant être appliquée à des bornes d'entrée à un côté des (M-1) comparateurs Ci, C2, ... CM-1 entre la tension d'entrée V1 fournie de l'extérieur et la tension d'étalonnage VR sortie du générateur de balayage SG. C'est-à-dire que la borne commune du commutateur de mode MS est connectée aux bornes d'entrée à un côté des (M- 1) comparateurs Ci, C2, ... CM-1 et que les bornes d'entrée à un côté du comparateur de tension supérieure TC et du comparateur de tension inférieure BC. Le comparateur de tension supérieure TC inverse la sortie lorsque la tension devant être sortie par la borne commune du commutateur de mode MS devient supérieure à la tension supérieure VT générée au niveau d'un circuit de génération de tension supérieure non représenté. Il faut remarquer que le convertisseur de tension supérieure TC est rendu actif par le dispositif de commande CO dans le mode d'étalonnage. Le comparateur de tension inférieure BC inverse la sortie lorsque la tension devant être sortie par la borne commune du commutateur de mode MS devient supérieure à la tension inférieure VB générée au niveau d'un circuit de génération de tension inférieure non représenté. Il faut remarquer que le convertisseur de tension inférieure BC est rendu actif par le dispositif de commande CO dans le mode d'étalonnage. Les autres bornes des comparateurs Ci, C2 ... CM-1 sont connectées au circuit de tension de référence R par le biais des circuits de commutation correspondants S1, S2... SM-1. Les sorties du comparateur de tension supérieure TC et du comparateur de tension inférieure BC et les sorties des comparateurs Ci, C2... CM-1 sont connectées au chronométreur TM. Les sorties des comparateurs Ci, Cz ... C.,~1 sont connectées au codeur EN. La figure 5 est un schéma de circuit détaillé d'un circuit de sortie de tension de référence R. K (K>M) résistances R1+, R2... RK sont connectées en série entre la tension supérieure VT et la tension inférieure VB. En outre, le nombre total (K+1) de tensions des (K-1) points de division, la tension supérieure VT et la tension inférieure VB sont fournis en tant que tensions de référence aux circuits de commutation S:, S2 - - - SM-1. La figure 6 est un schéma de circuit détaillé d'un circuit de commutation Sm des circuits de commutation Si, S2... SM-1 fournis de façon à correspondre aux comparateurs Ci,C2... CM-i. (K+1) commutateurs SW1, SW2 ... SWK+1 sont agencés en parallèle pour chaque circuit de commutation Sm. Des bornes à un côté des commutateurs SW1, SW2 ... SWK+1 sont connectées en commun aux autres bornes d'entrée des comparateurs Ci, C2... CM-1. En outre, les autres bornes d'entrée des commutateurs SW:, SW2... SWK+i sont connectées aux (K+1) tensions de référence. En outre le fonctionnement des commutateurs SW1, SW2... SWK+ est commandé par le dispositif de commande CO dans le mode d'étalonnage. Le codeur EN code les sorties des (M-1) comparateurs C;, C2... CM-1 en un signal de N bits et sort ce dernier en tant que signal de sortie du convertisseur analogique/numérique. Le chronométreur TM commence à compter le temps lorsque la sortie du comparateur de tension inférieure BC est inversée, puis compte le temps lorsque les sorties des (M-1) comparateurs Ci, C2... CM-1 sont inversées, et arrête de compter le temps lorsque la sortie du comparateur de tension supérieure TC effectue l'inversion. Il faut remarquer que le chronométreur TM compte le temps en utilisant un signal d'horloge CLK provenant d'un circuit de génération d'impulsions d'horloge non représenté. En outre, le fonctionnement dans le mode d'étalonnage est commandé par le dispositif de commande CO. La figure 7 est un organigramme d'un sous-programme de commande du mode d'étalonnage exécuté par le dispositif de commande CO. A l'étape 70, un sous-programme de formation du circuit d'étalonnage est exécuté, à l'étape 72, un sous-programme de comptage du temps d'inversion du comparateur est exécuté, et à l'étape 74, un sous-programme de détermination du point de connexion et de division est exécuté. La figure 8 est un organigramme détaillé d'un sousprogramme de formation du circuit d'étalonnage exécuté à l'étape 70 du sous-programme de commande du mode d'étalonnage. D'abord, à l'étape 700, le commutateur de mode MS passe en position de mode d'étalonnage. Ensuite, à l'étape 701, le comparateur de tension supérieure TC et le comparateur de tension inférieure BC sont activés puis à l'étape 702, les commutateurs standards des circuits de commutation Si, S2... SK+1 sont définis sur "MARCHE". Dans le cas présent, un "commutateur standard" d'un circuit de commutation Sk (k = 1, 2... , K+1) désigne un commutateur permettant de fournir une tension de référence pour inverser la sortie d'un comparateur Cm à l'autre borne du comparateur Cm lorsqu'il n'y a pas de décalage dans le comparateur Cm (m = 1,2..., (M-1) à l'autre borne du comparateur Cm. En particulier, lorsque K = M, le commutateur SWm+i du circuit de commutation Sm correspondant au comparateur Cm devient le commutateur standard. La figure 9 est un organigramme du sous-programme de comptage du temps d'inversion du comparateur exécuté à l'étape 72 du sous-programme de commande du mode d'étalonnage. A l'étape 720, la génération de la tension d'étalonnage VR prenant la forme d'une dent de scie à partir du générateur de balayage SG est initiée. A l'étape 721, l'on attend jusqu'à ce que l'un des comparateur de tension supérieure TC, comparateur de tension inférieure BC et comparateur Cm effectue une inversion. Lorsque l'inversion de la sortie de l'un des comparateurs est détectée à l'étape 721, à l'étape 722, le temps tm compris entre le moment où la sortie du comparateur de tension inférieure BC effectue une inversion et le moment où la sortie du comparateur Cm effectue une inversion est stocké. A l'étape 723, l'on détecte si la sortie du comparateur de tension supérieure TC a effectué une inversion et si la tension VR sortie du générateur de balayage SG est devenue supérieure à la tension supérieure VT. L'étape 721 est reprise jusqu'à ce que cela soit établi. Lorsqu'on confirme à l'étape 723 que tous les comparateurs parmi le comparateur de tension supérieure TC, le comparateur de tension inférieure BC et le comparateur Cm ont effectué une inversion, à l'étape 724, la génération de la tension d'étalonnage VR par le générateur de balayage SG est interrompue et le sous-programme prend fin. Il faut remarquer que dans ce qui précède, l'on suppose que la tension de sortie du générateur de balayage SG prend une forme en dent de scie entre la tension basse et la tension élevée, mais que la tension de sortie du générateur de balayage SG peut également passer de la tension élevée à la tension basse. Dans ce cas, l'ordre des étapes 721 et 723 doit être inversé. La figure 10 est un organigramme d'un sous-programme de resélection de la tension de référence exécuté à l'étape 74 du sous-programme de commande du mode d'étalonnage. A l'étape 740, le temps tm qui s'écoule jusqu'à ce que la sortie du comparateur Cm effectue une inversion est converti en une tension d'inversion Vcm à laquelle la sortie effectue une inversion au niveau du comparateur Cm par l'équation suivante : Vcm = (VT- VB) t-/ tB+ VB Dans le cas présent, tB représente le temps entre le moment où la tension d'étalonnage VR sortie du générateur de balayage SG devient supérieure à la tension inférieure VB et le moment où elle devient égale à la tension supérieure VT. Ensuite, à l'étape 41, la tension de décalage #Vm du comparateur Cm est convertie par l'équation suivante : #Vm = Vrm-Vcm Dans le cas présent, Vrm représente la tension de référence standard à laquelle la sortie doit être inversée lorsque le comparateur Cm ne présente aucun décalage. A l'étape 742, l'on juge si la valeur absolue de la tension de décalage #Vm est devenue supérieure à une valeur seuil prédéterminée #. Lorsque la réponse de l'étape 742 est "oui", c'est-àdire lorsque la valeur absolue de la tension de décalage #Vm est devenue supérieure à la valeur seuil prédéterminée 8, la tension de référence est resélectionnée à l'étape 743. C'est-à-dire que le commutateur SWj devant être activé à la place du commutateur standard SWm-1 pour corriger la tension de décalage #Vm pour qu'elle corresponde à la valeur de seuil 8 est déterminé. "j" est déterminé par l'équation suivante : j = (m+1) + [#Vm/#V] Dans le cas présent, AV correspond au taux de changement de la tension standard lorsque l'on déplace la position du point de connexion et de division vers un côté du comparateur de tension supérieure et [X] représente un opérateur permettant de calculer le nombre total maximum inférieur à X. Par exemple, si X égale "2,3", [X] = 2, alors que s'il est égal à "-1,7", [X] - -2. Lorsque l'étape 743 prend fin et lorsque la réponse à l'étape 742 est "non", c'est-à-dire lorsque la valeur absolue de la tension de décalage #Vm est inférieure à la valeur seuil prédéterminée 8, le sous-programme passe à l'étape 744 où l'on vérifie si la tension de référence a été resélectionnée pour tous les comparateurs. Lorsque la réponse est "non", à l'étape 744, c'est-àdire lorsque la position du point de connexion et de division n'a pas été déterminée pour tous les comparateurs, l'on reprend les étapes 740 à 743. A l'inverse, lorsque la réponse à l'étape 744 est "oui", c'est-à-dire lorsque la position du point de connexion et de division a été déterminée pour tous les comparateurs, ce sous-programme prend fin. Dans le cas présent, les positions des points de connexion et de division des comparateurs déterminées dans le mode d'étalonnage sont stockées dans la mémoire incluse dans le comparateur CO. Il faut remarquer que la mémoire est normalement une RAM, mais qu'elle peut également être une ROM à fusibles. C'est-à-dire, dans le cas d'une RAM, que le contenu stocké termine par être perdu lorsque le courant est coupé, de telle sorte qu'un étalonnage est nécessaire à chaque fois que le courant est coupé, mais ceci offre l'avantage que l'étalonnage est possible s'il correspond à l'environnement qui l'entoure lorsque le courant est activé. Dans le cas d'une ROM à fusibles, il existe un avantage du fait que si l'étalonnage est effectué au moment du chargement, l'étalonnage subséquent n'est plus nécessaire. C'est-à-dire, selon le comparateur analogique/numérique de la présente invention, qu'il est possible de déterminer les positions des points de connexion et de division pour rendre le décalage inférieur à la valeur de seuil pour tous les comparateurs et de réduire le temps d'étalonnage en ne générant qu'une tension d'étalonnage VR à partir du générateur de balayage. En outre, selon le convertisseur analogique/numérique de la présente invention, il est possible de choisir une tension de référence réduisant au minimum le décalage à partir des (K+1) types de tensions de référence pour chaque comparateur Cm, de telle sorte qu'il devient possible d'ajuster le décalage à une valeur inférieure à la valeur seuil même lorsque l'abaissement de la tension de l' alimentation en courant et du décalage du comparateur C-, devient relativement importante. En outre, selon le convertisseur analogique/numérique de la présente invention, la tension d'inversion n'est pas déterminée en fonction de la sortie du convertisseur analogique/numérique, c'est-à-dire la sortie du codeur, comme dans la technique apparentée. La tension d'inversion est déterminée en fonction du temps d'inversion du comparateur Cm compté par le chronométreur TM, de telle sorte que même lorsque les comparateurs présentant des décalages importants et les comparateurs présentant des décalages faibles sont mélangés, il devient possible d'ajuster le décalage à une valeur inférieure à la valeur seuil pour chaque comparateur Cm. Il faut remarquer que, tel que cela apparaît clairement d'après l'explication donnée ci-dessus, puisque le temps d'inversion tm du comparateur Cm est compté en fonction des temps d'inversion du comparateur de tension supérieure TC et du comparateur de tension inférieure BC, il est nécessaire que le comparateur de tension supérieure TC et que le comparateur de tension inférieure BC inversent leurs sorties avec précision à la tension supérieure VT et à la tension inférieure VB, c' est-à-dire que les décalages du comparateur de tension supérieure TC et du comparateur de tension inférieure BC soient petits. Le comparateur de tension supérieure TC et le comparateur de tension inférieure BC sont tous les deux incorporés dans le même circuit intégré que le comparateur C-, mais il est avantageux d'appliquer au moins l'une des deux mesures suivantes afin de réduire les décalages du comparateur de tension supérieure TC et du comparateur de tension inférieure BC : (1) Rendre les dimensions physiques du comparateur de tension supérieure TC et du comparateur de tension inférieure BC supérieures à celles du comparateur Cm. Ceci est dû au fait que si les dimensions physiques sont rendues supérieures dans le circuit intégré, la taille des transistors complémentaires placés à l'entrée des comparateurs devient également supérieure de telle sorte que la variation dans les transistors devient inférieure. (2) Rendre les dimensions physiques du comparateur de tension supérieure TC et du comparateur de tension inférieure BC identiques aux dimensions physiques du comparateur Cm. Le comparateur de tension supérieure TC et le comparateur de tension inférieure BC forment un circuit de majorité avec la connexion parallèle de la pluralité de comparateurs. En rendant le résultat de l'opération de majorité de la sortie de la pluralité de comparateurs égal à la sortie, le décalage peut être rendu inférieur. Ci-dessus, l'explication a été donnée en particulier pour le cas où K = M. Dans ce cas, les comparateurs agencés au niveau des portions centrales à l'intérieur des (M-1) comparateurs peuvent ajuster le décalage sur une large gamme, mais au niveau du comparateur adjacent au comparateur de tension supérieure TC, il y a une position de division modifiable au niveau du comparateur de tension supérieure TC, alors qu'au niveau du comparateur adjacent au comparateur de tension inférieure BC, il y a une position de division modifiable au niveau du côté du comparateur de tension inférieure BC. C'est-à-dire que les points de division sélectionnables au niveau du côté positif et au niveau du côté négatif sont réduits, le plus près possible du comparateur de tension supérieure TC et du comparateur de tension inférieure BC. Pour résoudre ce problème, il est possible d'augmenter le nombre de tensions de référence sélectionnables en rendant K>M et en agençant une pluralité de résistances entre les comparateurs adjacents au bus de tension supérieure et au comparateur de tension supérieure TC et les comparateurs adjacents au bus de tension inférieure et au comparateur de tension inférieure BC. Par exemple, il est possible de rendre K = M+4 et d'ajouter deux résistances, chacune entre le bus de tension supérieure et le comparateur adjacent au comparateur de tension supérieure TC et entre le bus de tension inférieure et le comparateur de tension inférieure BC. Le comparateur adjacent au comparateur de tension supérieure TC peut ajouter deux points de division sélectionnables au côté du comparateur de tension supérieure TC, tandis que le comparateur adjacent au comparateur de tension inférieure BC peut ajouter deux points de division sélectionnables au côté du comparateur de tension inférieure BC. Dans l'explication ci-dessus, le convertisseur analogique/numérique était supposé être un convertisseur sortant un signal numérique selon une relation proportionnelle à la tension d'entrée V1, mais les valeurs de résistance des résistances en série R sont toutes les mêmes. Les points de division avant l'ajustement du décalage sont définis à intervalles égaux. Dans la présente invention, en définissant les points de division avant l'ajustement du décalage à des intervalles non égaux, il est possible de sortir des signaux numériques selon une relation fonctionnelle prédéterminée avec la tension d'entrée Vi. Le résumé des effets de l'invention, selon le convertisseur analogique/numérique de la présente invention, permet non seulement de terminer l'étalonnage en sortant une tension du type en dent de scie unique grâce à un générateur de balayage, mais permet également de corriger le décalage des moyens de comparaison même lorsqu'on utilise une tension d'alimentation faible en agrandissant la gamme de sélection de la tension de référence. Bien que l'invention ait été décrite en référence à des modes de réalisation spécifiques choisis à titre d'illustration, il faut comprendre que de nombreuses modifications peuvent être apportées par les spécialistes de la technique sans s'éloigner du concept de base et de la portée de l'invention. REVENDICATIONS 1. Convertisseur analogique/numérique permettant de convertir une tension analogique en N bits d'un signal numérique, comprenant : (2N-1) moyens de comparaison ; des moyens de sortie de la tension de référence permettant de diviser une différence de tension entre une tension supérieure et une tension inférieure en au moins (2N) sections et en sortant au moins (2+1) tensions de référence y compris lesdites tension supérieure et tension inférieure ; des moyens de sortie de la tension d'étalonnage permettant de sortir une tension du type en dent de scie vers des bornes d'entrée à un côté desdits (2N-1) moyens de comparaison dans un mode d'étalonnage ; des moyens d'étalonnage permettant de choisir une tension devant être fournie à l'autre borne d'entrée d'un moyen de comparaison prédéterminé, en faisant en sorte que ces moyens de comparaison effectuent une inversion à partir des au moins (2+1) tensions de référence sorties par lesdits moyens de sortie de la tension de référence lorsque la tension de sortie desdits moyens de sortie de la tension d'étalonnage atteint chacune des (2N-1) tensions inversées de référence définies dans la configuration dans un mode d'étalonnage ; et des moyens d'application de la tension de référence permettant d'appliquer une tension de référence choisie par lesdits moyens d'étalonnage aux autres bornes des (2N-1) moyens de comparaison mentionnés ci-dessus. 2. Convertisseur analogique/numérique selon la revendication 1, dans lequel lesdits moyens d'étalonnage comprennent : des moyens de sélection de la tension de référence permettant de choisir une tension prédéterminée parmi les au moins (2N+1) tensions de référence sorties par lesdits moyens de sortie de la tension de référence et de l'appliquer aux autres bornes desdits (2N-1) moyens de comparaison ; des moyens de détection de la gamme de tensions d'étalonnage permettant de détecter si la tension de sortie desdits moyens de sortie de la tension d'étalonnage se trouve dans une gamme prédéterminée entre ladite tension inférieure et ladite tension supérieure ; des moyens de comptage du temps d'inversion permettant de compter le temps qui s'écoule (temps d'inversion) entre le moment où la tension de sortie desdits moyens de sortie de la tension d'étalonnage devient supérieure à ladite tension inférieure et le moment où les sorties desdits (2N-1) moyens de comparaison effectuent une inversion lorsque l'inversion desdits (2N+1) moyens de comparaison est détectée par lesdits moyens de détection de la gamme de tensions d'étalonnage tandis que la tension de sortie desdits moyens de détection de la tension d'étalonnage se trouve dans ladite gamme prédéterminée ; des moyens de conversion permettant de convertir un temps d'inversion compté par lesdits moyens de comptage du temps d'inversion en une tension d'inversion une fois que la tension de sortie desdits moyens de sortie de la tension d'étalonnage est devenue supérieure à ladite tension supérieure sont détectés par lesdits moyens de détection de la gamme de tensions d'étalonnage ; et des moyens de resélection de la tension de référence permettant de resélectionner une tension devant être appliquée aux autres bornes desdits (2N-1) moyens de comparaison parmi les au moins (2N+1) tensions de référence desdits moyens de sortie de la tension de référence lorsqu'une différence de tension entre la tension d'inversion calculée par lesdits moyens de conversion et la tension de référence choisie par lesdits moyens de sélection de la tension de référence et appliquée aux autres bornes desdits (2N-1) moyens de comparaison est supérieure à une tension seuil prédéterminée. 3. Convertisseur analogique/numérique selon la revendication 1 ou 2, dans lequel lesdits moyens de sortie de la tension de référence sortent une tension obtenue en divisant la différence de tension entre ladite tension supérieure et ladite tension inférieure par un facteur prédéterminé d'au moins (2N). 4. Convertisseur analogique/numérique selon la revendication 1 ou 2, dans lequel lesdits moyens de sortie de la tension de référence divisent également la différence de tension entre ladite tension de référence supérieure et ladite tension de référence inférieure en au moins (2N). 5. Convertisseur analogique/numérique selon la revendication 2, dans lequel lesdits moyens de détection de la gamme de tensions d'étalonnage sont fabriqués de façon à présenter des dimensions physiques supérieures aux dimensions physiques desdits (2-1) moyens de comparaison dans un circuit intégré. 6. Convertisseur analogique/numérique selon la revendication 2, dans lequel lesdits moyens de détection de la gamme de tensions d'étalonnage sont composés : d'une pluralité de deuxièmes moyens de comparaison fabriqués de façon à présenter les mêmes dimensions physiques que lesdits (2N-1) moyens de comparaison dans un circuit intégré et recevant en entrée les mêmes signaux d'entrée ; et de moyens de calcul des valeurs de majorité permettant de calculer une valeur de majorité de sorties de la pluralité de deuxièmes moyens de comparaison.