Brevet FR2835330A1 — publié le 20030801

L'invention concerne un procédé et un agencement de circuit permettant de surveiller le fonctionnement d'un processeur, notamment d'un circuit contrôleur de séquence ou "chien de garde" (watchdog), par moyens informatiques matériels (ciaprès appelés plus brièvement matériel ), dans un véhicule automobile. Par le brevet DE 43 29 872 C2, on connaît un circuit de surveillance, pour microprocesseur, dans lequel, en fonctionnement normal, un circuit de surveillance est régulièrement remis à l'état initial, au moyen d'un signal de déclenchement, par le processeur à surveiller. Si le processeur se trouve en mode d'économie de courant, l'unité de surveillance envoie alors un signal d'interruption au processeur. Si, du fait d'un comportement défectueux, le processeur ne réagit pas à ce signal d'interruption, une impulsion de remise à une valeur préfixée ( reset en anglais) est produite par le circuit de surveillance. Un dispositif connu (DE 32 43 760 C2) permettant de surveiller le fonctionnement d'un processeur comprend un compteur comportant un oscillateur d'horloge séparé. Le compteur possède une entrée de remise à une valeur préfixée, laquelle est remise à une valeur préfixée par un signal de remise à une valeur préfixée envoyé par le processeur surveillé à des intervalles de temps périodiques. Si le signal de remise à une valeur préfixée est absent, le compteur délivre alors une "réaction étagée" en fonction de la durée de l'absence d'un signal, ce qui signifie qu'est d'abord envoyé un signal qui établit une interruption par le logiciel ( software interrupt en anglais). Si cela n'entraîne pas un redémarrage du programme, c'est alors que suit, après une durée préréglée, un signal qui déclenche une remise du processeur à l'état initial par le matériel, ( hardware reset en anglais), lequel signal de remise à la valeur initiale par le matériel, plus brièvement appelé ci-après signal de remise à la valeur initiale, doit, également ci-après, être distingué du signal de remise à une valeur préfixée indiqué ci-dessus. De ce fait, le processeur se trouve redémarré, comme après la mise en circuit de l'alimentation en énergie. Si, également à la suite, le processeur n'envoie aucun signal de remise à une valeur préfixée au compteur, le processeur est alors commuté à l'état inactif et/ou une alarme est déclenchée, dans une troisième et dernière phase. Un inconvénient du dispositif connu est que le processeur ne reçoit chaque fois qu'un signal de requête pour établir une interruption de logiciel et pour exécuter une remise à l'état initial. Si, à cet instant, le processeur n'est pas en mesure, du fait d'une perturbation temporaire, d'exécuter un redémarrage, le système reste alors inactif et le processeur doit être coupé de l'alimentation en courant en vue d'une remise en service. Une telle perturbation temporaire peut par exemple être déclenchée par un signal électromagnétique parasite. Une fois la perturbation disparue, le processeur redémarrerait sans problème après un signal renouvelé de remise à l'état initial. Toutefois, dans le cas du dispositif connu, si aucun autre signal de remise à l'état initial ne suit, le processeur reste inactif. Par ailleurs, du fait de l'interruption ne pouvant pas être mise hors circuit ("non maskable interrupt" en anglais ou interruption ne pouvant pas être masquée), qui est préférée dans le cas du dispositif connu, il n'est pas possible de faire fonctionner le processeur en mode d'économie de courant. Le processeur devrait remettre le compteur à une valeur préfixée avant que ne soit écoulée la première durée, brève la plupart du temps, sinon le processeur serait "réveillé" par l'établissement de l'interruption par logiciel. Il en résulte qu'on n'obtient qu'une économie de courant minimale. L'invention a pour but de fournir un procédé et un agencement de circuit qui surveillent un processeur et accroissent la sécurité du processeur vis-à-vis d'une défaillance. Dans ce but, l'invention a pour objet un procédé permettant de surveiller le fonctionnement d'un processeur, qui comporte les opérations de procédé suivantes : une variable de comptage d'un compteur est modifiée, d'une valeur préfixée, par un signal d'horloge produit par une horloge ;lors d'un déroulement de programme normal du processeur, la variable de comptage est remise par un signal de remise à une valeur préfixée du processeur à une valeur initiale préfixée, à des intervalles de temps intermittents ; si la variable de comptage atteint une première valeur limite, un signal d'interruption est envoyé, par l'intermédiaire d'une première sortie du compteur, à une entrée d'interruption du processeur ; si la variable de comptage atteint une seconde valeur limite, un signal de remise à l'état initial par le matériel est envoyé, par l'intermédiaire d'une second sortie du compteur, à l'entrée de remise à l'état initial par le matériel du processeur ; lors de l'envoi du signal de remise à l'état initial par le matériel ou après celui-ci, le compteur est remis à une valeur préfixée et, ainsi, une valeur initiale préfixée est affectée à la variable de comptage. Dans le même but, l'invention a également pour objet un agencement de circuit permettant la mise en oeuvre d'un procédé de surveillance du fonctionnement d'un processeur, qui comprend un processeur comportant au moins deux entrées, une entrée d'interruption et une entrée de remise à l'état initial par le matériel, et au moins une sortie, et qui comprend un compteur comportant au moins deux sorties et une entrée de remise à une valeur préfixée, la modification de la position du compteur étant commandée par le signal d'horloge d'une horloge, une première sortie du compteur étant reliée électriquement à l'entrée d'interruption du processeur, une deuxième sortie du compteur étant reliée électriquement à l'entrée de remise à l'état initial par le matériel du processeur et l'entrée de remise à une valeur préfixée étant reliée électriquement à la sortie du processeur, de sorte que, lors d'un déroulement de programme normal, le compteur est remis à une valeur initiale préfixée par un signal de remise à une valeur préfixée du processeur, à des intervalles de temps intermittents, tandis que, lorsqu'une première valeur limite est atteinte, le potentiel de la première sortie est modifié et envoie ainsi un signal d'interruption au processeur qui, après l'arrivée du signal d'interruption, exécute un nouveau démarrage du programme ou saute à un emplacement préfixé du programme, et que, lorsqu'une seconde valeur limite est atteinte, le compteur modifie le potentiel de la deuxième sortie et envoie ainsi un signal de remise à l'état initial par le matériel au processeur qui, à la suite, exécute une remise à l'état initial par le matériel, l'agencement de circuit comprenant une unité de circuit qui, du fait d'une modification de potentiel sur l'entrée de remise à une valeur préfixée, remet le compteur à une valeur initiale préfixée et l'agencement de circuit envoyant ainsi périodiquement le signal d'interruption et le signal de remise à l'état initial par le matériel au processeur aussi longtemps que le signal de remise à une valeur préfixée du processeur demeure absent, et dans lequel la deuxième sortie du compteur est reliée électriquement à l'entrée de remise à une valeur préfixée du compteur. Pour atteindre le but de l'invention, un compteur est utilisé pour la surveillance du microprocesseur. Au moyen d'un signal d'horloge, qui est produit par une horloge, le compteur incrémente une variable de comptage. La valeur de la variable de comptage est délivrée par le compteur sous forme binaire. En fonctionnement normal, le processeur envoie un signal de remise à une valeur préfixée au compteur à des intervalles préfixés. Sur ce, le compteur remet la variable de comptage à une valeur initiale préfixée. Si le signal de remise à une valeur préfixée demeure absent, la variable de comptage atteint alors une première valeur limite. Sur ce, le compteur envoie un signal d'interruption au processeur. Si, sur ce, le signal de remise à une valeur préfixée demeure toujours absent et si le compteur atteint une seconde valeur limite, le compteur envoie alors un signal de remise à l'état initial au processeur. Au moyen du même signal de remise à l'état initial ou de signal de suite du signal de remise à l'état initial, le compteur est également remis à une valeur préfixée et une valeur de démarrage préfixée est affectée à la variable de comptage. Ces pas de programme sont exécutés jusqu'à ce que le fonctionnement normal du processeur soit rétabli et que le processeur envoie au moins un signal de remise à une valeur préfixée au compteur. Contrairement au dispositif connu, grâce à l'envoi répété du signal d'interruption et du signal de remise à l'état initial au processeur, une tentative est effectuée plusieurs fois pour remédier à la perturbation de fonctionnement du processeur. Dans le cas d'une perturbation temporaire, le système est redémarré après la disparition de la perturbation et est alors de nouveau apte à fonctionner. La sécurité du processeur vis-à-vis d'une défaillance est donc ainsi accrue. Le procédé conforme à l'invention peut aussi présenter l'une ou l'autre des particularités suivantes ou les deux : - la variable de comptage est modifiée, pour chaque coup d'horloge, d'un incrément préfixé ou d'un décrément préfixé, - le processeur comporte un mode d'économie de courant, l'entrée d'interruption pouvant être mise hors circuit. L'agencement de circuit conforme à l'invention peut aussi présenter une ou plusieurs des particularités suivantes : - la deuxième sortie et une troisième sortie du compteur sont reliées à l'entrée de remise à une valeur préfixée du compteur par l'intermédiaire d'une porte qui exécute une combinaison logique, - le processeur, ou au moins une liaison électrique entre une sortie du compteur et une entrée du processeur, comporte au moins une unité de commutation servant à mettre hors circuit les entrées ou à séparer les liaisons électriques entre le compteur et le processeur, - au moins un passe-bas est disposé entre au moins une sortie et une entrée du processeur, - la liaison électrique entre au moins une sortie et l'entrée du processeur comporte au moins un inverseur, - le compteur comporte un oscillateur intégré. Un exemple de réalisation est exposé ci-après en détail en regard des dessins schématiques. On voit : à la figure 1, un exemple de réalisation d'un agencement de circuit conforme à l'invention permettant de surveiller le fonctionnement d'un processeur, à la figure 2, un graphe dans le temps décrivant le fonctionnement de l'agencement de circuit de la figure 1 et, à la figure 3, un ordinogramme qui reproduit les opérations permettant de surveiller et remettre à l'état initial un processeur. Un agencement de circuit conforme à l'invention permettant de surveiller le fonctionnement d'un processeur est représenté à la figure 1. Il comprend un microprocesseur 1 à surveiller et un compteur 2 comportant un oscillateur 3 supplémentaire. Dans cet exemple de réalisation, le compteur 2 et l'oscillateur 3 sont intégrés dans un composant, par exemple un MC14060B de la société Motorola. Le compteur 2 est relié par l'intermédiaire d'une connexion ou broche 8 à la masse et par l'intermédiaire de la broche 16 au pôle positif de la tension d'alimentation. En outre, la broche 16 est reliée à la masse par l'intermédiaire d'un condensateur antiparasite C3. La fréquence d'horloge de l'oscillateur interne 3 est fixée au moyen d'un montage de circuit externe de l'oscillateur 3 avec un condensateur C2 et deux résistances Ri et R2. Avec le montage en circuit des broches 9,10 et 11 de l'oscillateur 3 avec des résistances Ri = 120 k# et R2 = 56 k# et un condensateur C1 = 2 F, on obtient une fréquence du signal d'horloge de 3,88 kHz. La modification de la position du compteur est commandée à l'aide de ce signal d'horloge. Le compteur 2 dispose d'une entrée ou broche de remise à une valeur préfixée 12 qui est reliée par l'intermédiaire d'un passe-haut 7 à une sortie CT-Out du processeur 1 et par l'intermédiaire d'un élément logique 5 et d'un passe-bas 6 à une broche de sortie 2 du compteur 2. Si un programme exécuté sur le processeur 1 se déroule normalement, le processeur 1 envoie un signal de remise à une valeur préfixée CTI au compteur 2 par l'intermédiaire de la sortie CT-Out, à des intervalles de temps périodiques, de sorte que la variable de comptage C est remise à une valeur préfixée à une valeur de démarrage CSTART préfixée. L'entrée ou broche de remise à une valeur préfixée 12 est reliée à la masse par l'intermédiaire d'une résistance R12. De cette manière, un potentiel défini est affecté à l'entrée ou broche de remise à une valeur préfixée 12 et, ainsi, une remise à une valeur préfixée intempestive du compteur 2 est empêchée. Le compteur 2 délivre la valeur des variables de comptage C, dans un format de comptage binaire, sur ses sorties ou broches 1 à 7 et 13 à 15. La broche 7 constitue le "bit de poids le plus faible" et la broche 3 le "bit de poids le plus fort". Les niveaux de tension sur les sorties sont associés comme suit aux nombres binaires "0" et "1" : "0" correspond au niveau bas : 0 V Une sortie ou broche 6 du compteur 2 est reliée à une entrée d'interruption IRIn du processeur 1. La sortie ou broche 6 est commutée du niveau bas au niveau haut dès qu'une première valeur limite est atteinte. Le flanc qui se présente sur l'entrée d'interruption IR-In du fait de la commutation du niveau bas au niveau haut est interprétée par le processeur 1 comme étant un signal d'interruption IR. Ce signal d'interruption IR a pour résultat un redémarrage du programme ou un saut vers un emplacement préfixé dans le programme. La réaction au signal d'interruption IR dépend du programme. L'entrée d'interruption IR-In du processeur 1 est reliée à la masse par l'intermédiaire d'une résistance R3. Etant donné que, par suite, tant que la sortie ou broche 6 du compteur 2 ne se trouve pas à un niveau défini, si un niveau bas est appliqué à l'entrée d'interruption IR-In du processeur 1, le déclenchement d'une interruption par un potentiel indéfini sur l'entrée d'interruption IR-In est empêché. Une sortie ou broche 2 du compteur 2 est reliée à une entrée de remise à l'état initial RESET-In du processeur 1 par l'intermédiaire de la résistance R4 et d'un inverseur 4. L'inverseur 4 comprend un transistor To et des résistances R5, R8 et Rg. Ici également, un potentiel défini est affecté (en fonction de l'état de commutation de To) à l'entrée de remise à l'état initial RESET-In, au moyen de la liaison avec le pôle positif de la tension d'alimentation par l'intermédiaire de la résistance R9. Lorsqu'une seconde valeur limite Cgr2 est atteinte, le compteur 2 commute la sortie ou broche 2 du niveau bas au niveau haut. De ce fait, le niveau haut se trouve appliqué à la base du transistor To, de sorte que le transistor To commute. C'est alors le niveau bas qui est appliqué au collecteur du transistor To. De ce fait, l'entrée de remise à l'état initial RESET-In du processeur 1 se trouve au niveau bas. Etant donné que, contrairement à l'interruption, la remise à l'état initial n'est pas déclenchée par un flanc de commutation, mais que le niveau bas doit être appliqué pendant une durée déterminée, la sortie ou broche 2 et une sortie ou broche 7 du compteur 2 sont reliées à l'entrée ou broche de remise à une valeur préfixée 12 du compteur 2 par l'intermédiaire d'une porte 5 qui exécute une fonction logique. La porte 5 comprend deux transistors T1 et T2 et plusieurs résistances R6, R7, R10 et R11. La porte 5 exécute une combinaison ET logique des deux sorties ou broches de compteur 2 et 7, ce qui signifie que, lorsque les deux sorties ou broches 2 et 7 présentent des niveaux hauts, l'entrée ou broche de remise à une valeur préfixée 12 du compteur 2 est alors mise au niveau haut. De ce fait, la variable de comptage C est remise à la valeur préfixée de démarrage CSTART et également la deuxième sortie ou broche 2 du compteur 2 est de nouveau fixée au niveau bas. Il est ainsi appliqué à l'entrée de remise l'état initial RESET-In du processeur 2 un signal, sous forme inversée, dont la largeur d'impulsion est déterminée par le choix de la sortie ou broche 7. Sur ce, tant qu'aucune perturbation ne l'empêche, le processeur 1 exécute une remise à l'état initial, ce qui signifie que le processeur 1 est remis à l'état se présentant après la mise en circuit de l'alimentation en énergie et redémarre. Une diode D1 empêche que le signal de remise à une valeur préfixée CT1 du processeur 1 ne déclenche une remise à l'état initial. En outre, l'agencement de circuit représenté comprend un passe-bas 6 dans la liaison entre la sortie ou broche 2 et l'entrée de remise à une l'état initial RESET-In du processeur 1. Ce passe-bas 6, constitué d'une résistance R4 et d'un condensateur C2, sépare par filtrage les composantes haute fréquence du flanc de signal qui se présente lors de la commutation du niveau bas au niveau haut. Un passe-haut 7, constitué d'un condensateur C4 et d'une résistance R13, sépare par filtrage les composantes basse fréquence du signal de remise à une valeur préfixée CT, du processeur 1. En variante, le passe-haut 7 peut être remplacé par une diode D1 qui empêche un envoi du signal de remise à une valeur préfixée, produit par le compteur 2, au processeur 1. La figure 2 représente un graphe dans le temps qui expose le fonctionnement de l'agencement de circuit décrit ci-dessus. Le choix des sorties du compteur 2 détermine la durée après laquelle les valeurs limites respectives Cgr1 et Cgr2 sont atteintes. Dans l'exemple de réalisation, la première valeur limite Cgr1 est atteinte après 16,5 ms et la sortie ou broche 6 est fixée au niveau haut. La tension Ubroche6 à la sortie ou broche 6 présente ainsi une durée d'impulsion rectangulaire de 33 ms. La seconde valeur limite Cgr2 est atteinte après 1055 ms. La tension Ubroche2 à la sortie ou broche 2 est commutée au niveau haut. La tension Ubroche7 à la sortie ou broche 7 du compteur 2 présente une durée d'impulsion rectangulaire de 2,1 ms. Du fait de la combinaison ET logique de la sortie ou broche 2 et de la sortie ou broche 7, il est produit, après (1055 + 4,2) ms, un signal de remise à une valeur préfixée CT2, ici représenté sous forme d'une tension Une sur le collecteur du transistor T1. Au moyen du signal de remise à une valeur préfixée CT2, la variable de comptage C es remise à une valeur préfixée à la valeur de démarrage. Il est ainsi appliqué sur l'entrée de remise à l'état initial RESET-In du processeur 1 un signal rectangulaire qui est inversé au moyen de l'inverseur 4 et qui présente une largeur d'impulsion de 4,2 ms. Un procédé permettant de surveiller le fonctionnement d'un processeur 1 est exposé en regard de la figure 3. A un pas 301, la valeur de démarrage CSTART définie, ici zéro, est affectée à la variable de comptage C, ce qui signifie que le compteur 2 est remis à une valeur préfixée. Au pas 302 qui suit, la valeur de la variable de comptage C est incrémentée d'une valeur préfixée, par exemple ici un. Il est important lors de ce pas que la variable de comptage C varie de la valeur préfixée par coup d'horloge. A un pas 303, la variable de comptage C est comparée à la première valeur limite Cgr1. Si sa valeur n'est pas égale à la première valeur limite gr1, la variable de comptage C est alors comparée, à un pas 305, à la seconde valeur limite Cgr2. Si cette comparaison s'avère également négative, il est vérifié, à un pas 307, si un signal de remise à une valeur préfixée CT1 provenant du processeur 1 est ou non présent. Si aucun signal de remise à une valeur préfixée CT1 n'est présent, le programme saute en retour au pas 302 et la variable de comptage C est de nouveau incrémentée de la valeur préfixée. Si la comparaison effectuée au pas 303 s'avère positive et si la variable de comptage C correspond à la première valeur limite Cgr1, le programme suit une branche différente vers un pas 304 et un signal d'interruption IR est envoyé au processeur 1. Le programme saute alors de nouveau en retour au pas 302. Si la variable de comptage C est égale à la seconde valeur limite Cgr2, le programme suit une branche différente vers un pas 306. A celui-ci, le compteur 2 envoie un signal de remise à l'état initial HWR au processeur 1 et retourne au début de programme (pas 301) où le procédé redémarre. Les pas de procédé (301 à 307) sont exécutés aussi souvent que nécessaire jusqu'à ce que le processeur 1 envoie un signal de remise à une valeur préfixée CTI au compteur 2. Dans une variante de réalisation possible, la consommation de courant de l'agencement de circuit peut être réduite au moyen d'une mise hors circuit de l'entrée d'interruption IR. La mise hors circuit peut avoir lieu aussi bien au moyen d'une unité de commutation située dans la liaison entre la sortie ou broche 6 du compteur 2 et l'entrée d'interruption IR-ln du processeur 1, qu'au moyen du programme (ce qu'il est convenu d'appeler une "interruption pouvant être masquée") qui se déroule sur le processeur 1. Ainsi, le processeur 1 peut être commuté en mode d'économie d'énergie et ne doit remettre le compteur 2 à l'état initial qu'avant que soit atteinte la seconde valeur limite Cgr2, ou bien il est "réveillé" par le compteur 2 une fois la seconde valeur limite Cgr2 atteinte, au moyen d'un signal de remise à l'état initial HWR. Le circuit sert de circuit de surveillance de séquence par le matériel, par exemple pour la surveillance du fonctionnement d'un processeur 1 dans un véhicule automobile. REVENDICATIONS 1. Procédé permettant de surveiller le fonctionnement d'un processeur, caractérisé en ce qu'il comporte les opérations de procédé suivantes : - une variable de comptage (C) d'un compteur (2) est modifiée, d'une valeur préfixée, par un signal d'horloge produit par une horloge (3), - lors d'un déroulement de programme normal du processeur (1), la variable de comptage (C) est remise par un signal de remise à une valeur préfixée (CT,) du processeur (1) à une valeur initiale (CSTART) préfixée, à des intervalles de temps intermittents, - si la variable de comptage (C) atteint une première valeur limite (Cgr1), un signal d'interruption (IR) est envoyé, par l'intermédiaire d'une première sortie (broche 6) du compteur (2), à une entrée d'interruption (IR-ln) du processeur (1), - si la variable de comptage (C) atteint une seconde valeur limite (cgr2), un signal de remise à l'état initial par le matériel (HWR) est envoyé, par l'intermédiaire d'une second sortie (broche 2) du compteur (2), à l'entrée de remise à l'état initial par le matériel (RESET-In) du processeur (1) et, - lors de l'envoi du signal de remise à l'état initial par le matériel (HWR) ou après celui-ci, le compteur (2) est remis à une valeur préfixée et, ainsi, une valeur initiale (CSTART) préfixée est affectée à la variable de comptage (C). 2. Procédé suivant la revendication 1, caractérisé en ce que la variable de comptage (C) est modifiée, pour chaque signal d'horloge, d'un incrément préfixé ou d'un décrément préfixé. 3. Procédé suivant l'une quelconque des revendications 1 et 2, caractérisé en ce que le processeur (1) comporte un mode d'économie de courant, l'entrée d'interruption (IR-ln) pouvant être mise hors circuit. 4. Agencement de circuit permettant la mise en oeuvre d'un procédé de surveillance du fonctionnement d'un processeur, caractérisé - en ce qu'il comprend un processeur (1 ) comportant au moins deux entrées, une entrée d'interruption (IR-ln) et une entrée de remise à l'état initial par le matériel (RESET-In), et au moins une sortie (CT-Out), - en ce qu'il comprend un compteur (2) comportant au moins deux sorties (broche 2 et broche 6) et une entrée de remise à une valeur préfixée (broche 12), la modification de la position du compteur (2) étant commandée par le signal d'horloge d'une horloge (3), - une première sortie (broche 6) du compteur (2) étant reliée électriquement à l'entrée d'interruption (IR-ln) du processeur (1), une deuxième sortie (broche 2) du compteur (2) étant reliée électriquement à l'entrée de remise à l'état initial par le matériel (RESET-In) du processeur (1) et l'entrée de remise à une valeur préfixée (broche 12) étant reliée électriquement à la sortie (CT-Out) du processeur (1), de sorte que, lors d'un déroulement de programme normal, le compteur (2) est remis à une valeur initiale (CSTART) préfixée par un signal de remise à une valeur préfixée (CT,) du processeur (1), à des intervalles de temps intermittents, - tandis que, lorsqu'une première valeur limite (Cgr1) est atteinte, le potentiel de la première sortie (broche 6) est modifié et envoie ainsi un signal d'interruption (IR) au processeur (1) qui, après l'arrivée du signal d'interruption (IR), exécute un nouveau démarrage du programme ou saute à un emplacement préfixé du programme, - et que, lorsqu'une seconde valeur limite (Cgr2) est atteinte, le compteur (2) modifie le potentiel de la deuxième sortie (broche 3) et envoie ainsi un signal de remise à l'état initial par le matériel (HWR) au processeur (1) qui, à la suite, exécute une remise à l'état initial par le matériel, - l'agencement de circuit comprenant une unité de circuit (5) qui, du fait d'une modification de potentiel sur l'entrée de remise à une valeur préfixée (broche 12), remet le compteur (2) à une valeur initiale (CSTART) préfixée et l'agencement de circuit envoyant ainsi périodiquement le signal d'interruption (IR) et le signal de remise à l'état initial par le matériel (HWR) au processeur (1) aussi longtemps que le signal de remise à une valeur préfixée (CT)) du processeur (1) demeure absent, et - dans lequel la deuxième sortie (broche 2) du compteur (2) est reliée électriquement à l'entrée de remise à une valeur préfixée (broche 12) du compteur (2). 5. Agencement de circuit suivant la revendication 4, caractérisé en ce que la deuxième sortie (broche 2) et une troisième sortie (broche 7) du compteur (2) sont reliées à l'entrée de remise à une valeur préfixée (broche 12) du compteur (2) par l'intermédiaire d'une porte (4) qui exécute une combinaison logique. 6. Agencement de circuit suivant l'une quelconque des revendications 4 et 5, caractérisé en ce que le processeur (1), ou au moins une liaison électrique entre une sortie (broche 6) du compteur (2) et une entrée (IR-ln) du processeur (1), comporte au moins une unité de commutation servant à mettre hors circuit les entrées ou à séparer les liaisons électriques entre le compteur (2) et le processeur (1). 7. Agencement de circuit suivant l'une quelconque des revendications 4 à 6, caractérisé en ce qu'au moins un passe-bas (6) est disposé entre au moins une sortie (broche 2) et une entrée (RESET-In) du processeur (1). 8. Agencement de circuit suivant l'une quelconque des revendications 4 à 7, caractérisé en ce que la liaison électrique entre au moins une sortie (broche 2) et l'entrée (RESET-In) du processeur (1) comporte au moins un inverseur (4). 9. Agencement de circuit suivant l'une quelconque des revendications 4 à 8, caractérisé en ce que le compteur (2) comporte un oscillateur (3) intégré.