Brevet FR2838222A1 — publié le 20031010

SYSTEME RECONFIGURABLE DE CONTROLE BASE SUR LA MI SE EN _NVRE MATERIELLE DE GRAPHES DE PÉTRI DESCRIPTION DOMAINE TECHNIQUE La présente invention concerne un système reconfigurable basé sur la mise en _uvre de graphes de Pétri. ETAT DE LA TECHNIQUE ANTERIEURE Tout traitement pouvant être décomposé en deux parties, une partie contôle qui permet de décrire l'ordonnancement des opérations à accomplir, et une partie opérative qui réalise ces opérations, est par la suite appelée "application''. L' invention consiste à proposer un système pour la mise en _uvre de la partie contrôle d'une application. Ce système est compatible avec les différents paradigmes de parallélisme (parallélisme de données, d' instructions ou de tâches), et peut être utilisé avec les différents type de calculateurs existants qu r ils soient synchrones ou asynchrones. L' invention est basce sur l'utilisation de graphes de Pétri qui permettent de modéliser la partie contrôle des applications. Usuellement, ce type de modélisation est utilisé dans le domaine logiciel car elle permet d'effectuer la vérification formelle sur les applications comme décrit dans le document référencé [1] en fin de description. Les réscaux de Pétri sont aussi à la base de la programmation des automates et notamment des PLC ("Programmable Logic Controler" ou "contrôleur logique programmablelr), comme décrit dans le document référencé [2]. L'utilisation de cette modélisation pose un certain nombre de problèmes: notamment la taille de ces graphes augmente très rapidement avec la taille des applications. Les PLC sont généralement basés sur une solution logicielle associce à une unité de calaul classique. L' invention a pour objet un système permettant la transposition directe de graphes de Pétri sur un support matériel. EXPOSÉ DE L' INVENTION La présente invention décrit un système reconfigurable de contrôle basé sur la duplication de cellules, caractérisé en ce que chacune de ces cellules correspond à une place d'un graphe de Pétri, et en ce que la configuration modélise la topologie du graphe de Pétri associé. Avantageusement les cellules fournissent trois types de connexion dans le but de modéliser un graphe de Pétri: connexions de transmission, de validation et de destruction. Les cellules réalisent des primitives de construction de graphe de Pétri: choix de la connexion, connexion vers un nouvel état, connexion entre deux états existants. Avantageusement chaque cellule fournit une connexion supplémentaire qui permet de réduire le nombre de connocteurs nécessaires. Des évènements extérieurs sont amenés aux transitions des graphes de Pétri mis en _uvre dans le système. Avantageusement le système de l' invention comprend des moyens qui associent une action à une cellule, l 'action étant réalisée si la cellule reçoit un jeton circulant dans le graphe de Pétri. La mise en relation entre une cellule et une action est réalisce par une mémoire à bus de données reconfigurable. Le système de l' invention peut être utilisé pour détecter les cellules non atteignables de ce système. Le système de l' invention peut être utilisé pour la réalisation d'un cache mémoire, par exemple pour calaulateur parallèle synchrone ou asynchrone. Le système de l' invention est conc,u en utilisant le concept de la reconfigurabilité qui permet de pouvoir changer dynamiquement, c'est-àdire en cours de fonctionnement, le graphe de contrôle d'une application. La -reconfgurablité permet dienvisage-r une solution maté-rielle pour la gestion de ces graphes. En effet, il es possible avec un tel système de charger des graphes de Pétri par portion, ce qui ne limite pas la taille des applications pouvant être traitées. BRÉVE DESCRIPTION DES DESSINS La figure 1 illustre les entrées/sorties d'une cellule état. La figure 2 illustre les différents types de connexions entre cellules états. La figure 3 il'ustre la transposition d'un graphe de Pétri. La figure 4 illustre la transposition d'un graphe de Pétri utilisant la destruction de jetons. La figure 5 illustre la synchronisation entre deux graphes de Pétri. La figure 6a illustre un réseau entièrement connecté. La figure 6b illustre un court-circuit qui permet d'utiliser la cellule état comme un connecteur. La figure 6c illustre le nombre de connexions nocessaire qui est réduit par l'utilisation de connexions indirectes. La figure 7 illustre un exemple de mise en _uvre fonctionnelle de la cellule état, le jeton mémorisé étant détruit après sa transmission. La figure 8 illustre un exemple de connexion entre deux cellules états existantes, avec: (a) marquage des cellules états source et destinataire, (b) recherche de la cellule état destinataire, (c) destruction des connexions ir.utiles. La figure 9 illustre le séquencement des étapes de la connexion automatique entre deux cellules. La figure 10 illustre l'alimentation en évènements d'un graphe de Pétri mis en _uvre dans le système de l' invention. La figure 11 illustre une structure de la mémoire associée aux graphes de Pétri mis en _uvre dans le système de l'invention. La figure 12 illustre la mise en uvre du système de l 'invention pour un traitement SISD ('single instruction stream single data stream" ou "simple flot de données simple flot d'instructions'). s La figure 13 111uLre la mise en euvre du yL@me de l'invenLion pour un LaiLemenL SIM ingle inL floL d'inLucLions mulLiple floL de donne"). La figure 14 illusLre la mise en euvre du syL@me de l'invenLion pour un LaiLemenL MIM mulLiple inLucLions Lream mulLiple daLa Lream" ou "mulLiple floL d'inLrucLion mulLiple floL de eG "). La tigure 15 illuLre un exemple d'une hirarchie mmoire classique. La figure 16 illuLre un cache du Lype "2 way cL-asociaLive cache" ou "cache deux ensemble asGociaLifs", La figue 17 illuLe une acesibiliL d'un LaL. ... ?og DILL DE ODES D RISATIO PARI1COLIERS L'invenLion propoe d'uLiliser ue reprsenLaLion sous forme de graphes de PLi pour modliser une applicaLion. Les graphes de PALi supporL plusieurs places. Une applicaLion peuL Lre modlise par ces grapbes de P@Lri. En effeL, chaque place du graphe de PLri peuL Lre lie une acLion eL la LransiLion entre deux places est validée par des évènements de contrôle. Ces évènements de contrôle servent à faire progresser les jetons dans les graphes de Pétri mis en _uvre dans le système de l' invention. Ils peuvent provenir de différents modules selon l 'application à modéliser. A titre d'exemple, il peut s'agir des sorties d'un capteur ou des drapeaux d'événements d'une ALU (unité arithmétique et logique). L' invention consiste donc en un système reconfigurable permettant la modélisation de graphes de Pétri: un ou plusieurs jetons vont circuler dans le système de l' invention en fonction d'évènements. Les places, qui reçoivent les jetons, déterminent les actions à accomplir. Chaque place du réceau ce Pétr corresvc-d u-.e cellule de base du sysèm,e ce ''invention. Cee cellule, appelée par la suite "cellule état", peut: recevo r un jeton, - être activée par l'arrivée d'un jeton, - transmettre son jeton vers d'autres cellules états si elle a été activée par l'arrivé d'un signal de validation, - détruire son jeton sans le transmettre par l'arrivée d'une demande de "reset'' ou de mise à zéro. Chaque cellule état possède trois entrées, entrée du jeton, entrée de destruction et entrée de validation, et une sortie de jeton, comme illustré su la figure 1. Le jeton entre dans la cellule état o il est stocké. Si la validation est activoe alors le jeton est transtéré vers la sortie. Si la commande de destruction est activée, le jeton est supprimé de la cellule état et la validation n'a plus d'effet. Ces cellules états sont dupliquées en très grand nombre et sont connoctées les unes aux autres par un réseau reconfigurable de connocteurs. Trois types de connexions entre deux cellules états existent: - Connexion de transmission: indique l'état (ou les états) suivant(s). - Connexion de validation: permet de valider la transmission du jeton. - Connexion de destruction: permet de détruire un jeton. La reconfiguration consiste ici à relier les cellules états entre elles de façon à modéliser les graphes de Pétri associés à ltapplication. La figure 2 illustre les différents ypes de conlexion: 1. une connexion de transmission, 2. une connexion de validation, 3. une connexion de destruction, avec E_J: entrée jeton S_J: sortie jeton D: destruction V: validation Trois exemples de transpositions de graphe de Pétri sont donnces respectivement dans les figures 3, 4 et 5. La partie contrôle d'une application sert à réaliser les connexions entre les cellules états. L' invention propose d'utiliser une technologie reconfigurable afin de traduire la partie contrôle dune application sous forme d'interaonnexions. Le premier exemple (figure 3) illustre une transposition simple entre un graphe de Pétri et sa mise en _uvre en utilisant la cellule état. La transposition consiste dans ce cas à réaliser les chemins de transfert du jeton en connoctant les cellules états entre elles (connexions de transmission). Le second exemple (figure 4) montre l'utilisation de connexions de destruction. Dans le graphe de Pétri (à gauche) si la cellule numéro 2 possade le jeton, deux évènements euvent avoir lieu: E2: dans ce cas le jeton est transmis à la cellule numéro 5. - E3: dans ce cas le jeton est transmis à la cellule numéro 3. Le jeton ne peut pas être simultanément dans la cellule nuréro 5 et dans la celule numéro 3. Pour mettre en _uvre ce graphe de Pétri, il est nécessaire d'utiliser les connexions de destruction. Dès qu'un des deux évènements (E2 ou E3) a lieu, le jeton en attente de l'autre évènement est détruit. Ainsi les cellules numéros 5 et 3 ne peuvent pas être validées en même temps. Dans le troisième exemple (figure 5), il y a deux graphes de Pétri à mettre en _uvre et à synchroniser. La synchronisation est réalisée en utilisant les connexions de validation, c'est à dire que le passage du jeton dans la cellule numéro B sert à activer le passage du jeton de la cellule numéro 2 à la cellule(s) numéro(s) 5 ou/et 3. Afin de pouvoir réaliser n'importe quel graphe de Pétri, il faut que les cellules soient entièrement interaonnectables: une cellule doit pouvoir se connocter avec toutes les autres. Si la structure possède N cellules états, il faut donc N2 connecteurs 2 comme illustré sur la figure 6a. Pour limiter le nombre de connecteurs 2 nocessaires, un nouveau type de connexion est ajouté aux trois précédents. La cellule état est modifiée en réalisant une connexion entre l'entrée et la sortie du jeton au moyen d'un multiplexeur 5, comme illustré sur la figure 6b. Cette nouvelle connexion permet d'utiliser la cellule état comme un connecteur. Ce rouv_a, tme de connexion est quali=- r- i ndirect et son utilisation permet de limiter le nombre de courecteurs nécessa es. En effe'_, chaque cellule 1 ne peut se connecter qu'à un nombre limité de cellules, mais chaque cellule peut servir de connecteur afin d' augmenter la connoctivité du réceau comme illustré sur la figure 6c. A titre d'exemple, la figure 7 montre une mise en _uvre fonctionnelle d'une cellule état supportant les connexions indirectes. Afin de faciliter la mise en _uvre des graphes de Pétri, la réalisation des connexions entre les cellules états est automatisoe. Pour ce faire, chaque cellule état peut accomplir des actions de base appelées "primitives". Quatre primitives permettent de construire facilement un graphe de Pétri: - Choix de la connexion à réaliser. - Réalisation d'une connexion vers une cellule état libre. - Réalisation d'une connexion vers une cellule état utilisoe. - Libération (déconnexion) de la cellule état. Toutes ces primitives peuvent être effectuées par chacune des cellules d'états. L'envoi des primitives est par contre géré par un dispositif de contrôle externe. Ce contrôleur est chargé de la gestion des cellules états. Il doit notamment gérer l'envoi des primitives vers les cellules afin de permettre la construction des cr-.-hes de Pétri. I1 est aussi responsable de la libération des ressources en 1S vue de l'uilisation de la structurc cu s:ystème de l 'invention co,nme ur. cache émoire (utiisa on décrite par la suite). Toutes les cellules états peuvent recevoir des instructions afin de connaître la primitive à effectuer. Si une cellule état n'est pas utilisé, elle est marquce comme libre sinon comme utilisoe. La première primitive consiste à transmettre à une cellule état le type de connexion qu'elle doit réaliser. Ainsi chaque cellule doit être en mesure de contenir une information relatant la connexion qu'elle doit réaliser. La cellule doit mémoriser le tvpe de connexion qu'elle va devoir établir (connexion de transmission, de validation ou de destruction). La seconde primitive consiste à se connecter à une nouvelle cellule état. La cellule état devant réaliser cette connexion cherche parmi les cellules états libres de son voisinage, c'est-à-dire celles auxquelles elle peut accéder de manière directe. Si une cellule libre est trouvée, la connexion est réalisce. Ceci impose que la cellule soit en mesure d'envoyer une requête de connexion vers chacune de ces voisines et de vérifier leur état de liberté. Ainsi, un signal de demande de connexion doit être envoyé vers les cellules voisines et chacune d'elles doit fournir un signal caractéristique de son état (libre ou utilisoe). La troisième primitive consiste à réaliser automatiquement les connexions entre deux états. Cette primitive est réalisée en trois étapes successives comme illustré sur la figure 8, sur laquelle sont représentées notamment les cellules libres 10 et les cellules utilisces 11: 1. Les deux cellules à connecter entre elles sont identifiées. La cellule état qui tente d'établir la connexion est appelée source 15, la seconde est qualifice de destinataire 16. La cellule destinataire est marquée comme libre. Hormis la cellule source et la cellule destinataire, toutes les cellules réalisent des connexions indirectes (figure 8a). 2. Depuis la cellule état source, des connexions sont établies vers les cellules libres de son voisinage. Ce processus est répété depuis chacune des nouvelles cellules connoctées jusqu'à ce que la cellule destinataire soit trouvée. Cette étape requière que chaque cellule puisse connecter toutes les cellules libres de son voisinage en leur imposant de réaliser la même opération (figure 8b). 3. Les connexions inutiles sont détruites. Il ne subsiste alors que la connexion décirée. Afin de permettre cette dernière étape, la cellule destinataire envoie un signal de validation. Toutes les cellules qui ne reçoivent pas ce signal peuvent alors être déconnectées. Il faut s' assurer que la cellule source a bien requ le signal de la cellule destinataire avant de détruire les connexions inutiles de façon à bien identifier les cellules états à détruire. Il est donc nécessaire que les cellules connoctées au cours de la réalisation de cette primitive puissent recevoir le signal de la cellule destinataire (figure 8c). Chacune des étapes de la troisième primitive est réalisce par les cellules. Par contre le séquencement de ces étapes nécessite l' intervention du contrôleur externe évoqué précédemment. Le graphe de fonctionnement qui gère ce processus et qui devra être intogré au contrôleur externe est illustré sur la figure 9. Sur cette figure on a successivement: - initialisation de la cellule source et de la cellule destinataire (20), - établissement par toute cellule récemment connoctée de connexions de transmission vers les cellules voisines libres, en commençant par la cellule source (21), jusqu'à l'obtention de la cellule destinataire (22), - attente (23), jusqu'à la réception par la cellule source du signal de la cellule destinataire (24), - déconnexion de toute cellule connectée qui ne reçoit pas le signal source et le signal destinataire (25). La quatrième primitive est une sécurité qui permet d'éviter le blocage du système dû au manque de cellules libres. Elle autorise le forc,age de la libération d'une cellule état en vue de sa réutilisation. Afin d'alimenter le système de l' invention en évènements, comme illustré sur la figure 10, un mécanisme de récupération et de distribution d'évènements est mis en place. Certaines cellules ne sont pas connsctables par les autres cellules états du système. Ces cellules reçoivent directement leurs etons depuis un bus d'événements 33 et sont appelées 7receveurs d'évènements". Le bus d'événements est constitué de l 'ensemble des signaux qui sont associés à une transition dans les graphes de Pétri. Des connexions de validation peuvent être établies depuis ces cellules de fac,on à alimenter la structure en évènements. Les références 30, 31 et 32 représentent respectivement: un receveur d'événement, les cellules états utilisés et les cellules états libres. A chaque place du graphe de Pétri correspond une action à accomplir. Il faut donc mettre en place un dispositif permettant de lier une action à une cellule état. Chaque cellule doit donc être en mesure de signaler à la structure intégrant le système de l' invention la présence du jeton. De la même façon, chaque cellule doit aussi signaler quand elle est utilisée pour modéliser une place du graphe de Pétri, de fac,on à permettre au système la mise en correspondance avec l'action appropriée. Une mise en _uvre possible d'un tel mécanisme peut être basée sur l'utilisation d'une mémoire, comme illustré sur la figure 11. Afin de permettre la mise en relation entre la position d'un jeton et l' action correspondante, chaque cellule du système de l' invention est associée à une case mémoire 40. Ainsi à chaque fois qu'un jeton se déplace vers une nouvelle cellule, il active la lecture de la case mémoire associée à cette cellule. De même quand une cellule est connoctée, il est alors possible de connaître la case mémoire o il faut placer ltinformation d' action correspondante. Il est ainsi possible d'envoyer simultanément des donnces ou des instusticns vers des opérateurs différents (cf. Opérateurs 1, 2, 3 et 4 sur la figure 11). Cette mémoire possède un bus de donnée reconfigurable 41. En effet, chaque case mémoire peut choisir la partie du bus de donnce sur laquelle la donnée va transiter grâce à une information de configuration 42. Cette configuration associce à chaque case mémoire est un code binaire qui permet de spécifier la partie du bus de donnée utilisée pour les transÉerts. Ainsi, il est possible que plusieurs cases mémoires soient actives en même temps sans conflit. La structure de graphes de Pétri associée avec cette mémoire permet de gérer le contrôle de nombreuses architectures parallèles qu'elles soient synchrones ou non. Des exemples pour un traitement SISD, SIMD et MIMD, sont présentés respectivement dans les figures 12, 13 et 14, la représentation des donnéss étant référencée 50, et celle des instructions 51. Pour le traitement SISD deux flots sont générés par la propagation des jetons dans le graphe: un flot de donnces et un flot d''nstructions. Ces deux flots sont envoyés vers un opérateur qui effectue le traitement en générant les évènements nécessaires au graphe de Pétri associé. Pour le traitement S IMD, un flot dinstructions est généré et envoyé vers chacun des opérateurs, le graphe de Pétri étant "parallélisé'' de façon à générer plusieurs flots de données qui serviront à alimenter les différents opérateurs de la structure SIMD ciblée. Pour le traitement MIMD, des grap'nes de Pétri différents gèrent chacun des opérateurs, chacun de ces graphes permettant de générer les flots d' instructions et de donnces associés à chaque cpérateur. Les graphes peuvent être synchronisés entre eux de manière à coordonner les opérateurs. L'utilisation des graphes de Pétri permet d'éviter la mise en _uvre d'un contrôleur destiné à la synchronisation des opérations lors d'un traitement SIMD ou MIMD. Le mode MIMD est obtenu par la possibilité de décrire et de paraourir plusieurs graphes en parallèles. I1 est alors possible en utilisant la mémoire configurable décrite précédemment de générer des flots de données et d' instructions parallèles compatibles avec la structure MIMi'3 ciblée. Le chargement des graphes de Pétri sur la structure reconfigurable peut être dynamique. En effet, la progression des jetons dans les graphes n'est pas incompatible avec le chargement de graphes. Par exemple, pour des applications complexes l 'ensemble du graphe ne peut pas tenir sur la structure. Le système fonctionne alors à la manière d'un cache: il garde en mémoire les actions à effectuer dans la suite de l'application. Le fonctionnement des caches ainsi que des exemples de mises en _uvre classiques sont décrits dans la suite. Afin de montrer les avantages apportés par la mise en _uvre matérielle des graphes de Pétri, on va, à présent, considérer un état de l'art sur les caches. Le principe de fonctionnement de la hiérarchie mémoire de nombreux système est basé sur l'utilisation de caches. Ces caches dérivent du même schéma de base. Les différences entre les diverses architectures de hiérarchie mémoire reposent sur le nombre et la taille des caches utilisés ainsi que sur la gestion des données stocLées. Le nombre de cache est compris entre 1 et 3 selon le système considéré. La taille des caches diminue quand on se rapproche du processeur ainsi les caches proches du processeur sont plus performant et possèdent des fréquences de fonctionnement compatibles avec les unités de calcul. La figure 15 présente une hiérarchie mémoire à quatre niveaux qui part du processeur 56 jusqu'à la mémoire centrale 52 en passant par trois niveaux de cache L1 55, L2 54 et L3 53. La présence de la donnée ou de l' instruction est d'abord vérifice dans la mémoire la plus proche du processeur. Si la donnée demandée n'est pas présente on descend dans la hiérarchie mémoire jusqu'à la trouver. Le mécanisme de chargement des données dans les caches permet de favoriser l'utilisation de la mémoire la plus proche du processeur (cache L1). Actuellement certaines architectures de processeur intogrent L1 et L2. Le cache consiste en une mémoire qui contient une sous-partie de la mémoire centrale. L'adressage de cette mémoire est réalisée par une sous partie de l'adresse complète. La partie non utilisée de l'adresse sert à vérifier la validité de la donnée en mémoire. En effet la mémoire contient la donnée cachée ainsi qu'une clé permettant de reconstruire l'adresse complète de la donnce en mémoire centrale. La comparaison des deux clés va donc pe!!!ettre de savoi si la donnée es valide GU rcn. Le r.écar. sme permettant d'associer une adresse absolue à une adresse de cache n'est pas une fonction bijective. C'est-à-dire qu'à une adres se de cache peut correspondre plus ieurs adre s se s absolues qui sont qualifiées de concurrentes. Il existe deux grandes familles de cache: - les caches de type "direct-mapped cache'' ou "cache direct": dans ce cas la mémoire de cache est un sous-ensemble direct de la mémoire centrale. Ce type de cache est limité car il ne gère pas les adresses concurrentes. - les caches de type "N-way set-associative cache" ou icache à N ensembles associatifs": dans ce type de mémoire il y a N mémoires qui coLabitent ce qui permet de stocker plusieurs adresses concurrentes comme illustré sur la figure 16. Le cache de type "direct mapped cache" est équivalent au cas o N est égale à 1. Cette hiérarchie mémoire pose un certain nombre de problèmes: - toutes les donnces stockées ne sont pas forcement utilisoes, - rallongement du temps d'accès mémoire, - problème de cohérence entre les différentes mémoires, synchronisation obligatoire, - accès séquentiels aux donnces, La mise en _uvre directe des graphes de Pétri permet de résoudre certains de ces problèmes: - Toutes les donnces stockées sont pertinentes et ont une probabilité d'être utilisses. - L'accès mémoire n'es pas orcemert séquentiel. Plusieurs données peuvent être accédées en même temps. - La structure peut être utilisoe par des systèmes synchrones ou asynchrones. La structure peut même être sollicitée par des systèmes n'ayant pas les mêmes mécanismes de synchronisation. Le système de l' invention peut étre utilisé dans la mise en _uvre de caches. Le graphe de Pétri associé à une application pouvant être trop volumineux pour être intogré sur le système, il est nécessaire de la découper en parties. La partie du graphe de Pétri stockée sur le système doit donc être dynamiquement remise à j our en fonction de l'avancement de l'application. Certaines cellules états peuvent au cours de l'exécution de l' application ne plus être atteignables, cela signifie que ces cellules états ne peuvent plus recevoir de jetons. Chaque cellule état connaît en permanence si elle est atteignable ou non. Un dispositif capable de supprimer les cellules états non-atteignables est donc mis en place de façon à libérer certaines cellules états pour permettre le chargement de la suite du graphe. Ce dispositif doit permettre d'équilibrer le chargement et le déchargement des cellules états. Ce mécanisme est à intégrer dans le contrôleur externe introduit lors de la définition des primitives de la cellule état. Le déchargement des cellules états est réalisé en utilisant la primitive de libération présentée précédemment. Le contrôleur décide de la libération d'une cellule état en se basant sur son atteignabilité et sur un critère reflétant léquilibre ertre le chargemert et 'e déch=--gement des celluies états. La libé;-ati^n c- la ce71ule état est réalisoe par l'utilisation de la primitive de libération. Il peut par exemple être mis en _uvre de manière à maintenir constant le rapport entre les cellules états libres et les cellules états utilisées, ceci dans le but de maintenir des ressources de routage suffisantes. Chaque connexion de transmission de jeton est couplée avec une connexion qui permet de connaître si une cellule état est accessible ou non. En effet linformation qui circule sur ces connexions reflète la présence ou l' absence d'un jeton en amont de la cellule état considérée. S'il y a un jeton en amont de la cellule état il est atteignable, dans le cas contraire la cellule état sera considérée comme non-atteignable. La figure 17 illustre un tel mécanisme. Sur cette figure sont représenté le signal d'atteignabilité 60, les connexions de transmission 61, les états non atteignables 62, et le jeton 63. REFERENCES [1] "Petri net theory and the modelling of systems'' de James L. Peterson(1981, Practice Hall, ISBN: 0136619835). [2] "Introduction to programmable logic controllers' de Gary Dunning (deuxième Edition, 1998, Delmas, ISBN: 0827378661). ? REVENDICATIONS 1. Système pour la mise en _uvre de la partie contrôle d'une application qui, dans un traitement, permet de décrire l'ordonnancement d'opérations à accomplir, caractérisé en ce qu'il comprend des cellules états matérielles, aptes à recevoir un jeton, à le mémoriser et à le transmettre, qui correspondent chacune à une place d'un graphe de Pétri, en ce que ces cellules états sont dupliquées en grand nombre et sont connectées les unes aux autres par un réseau reconfigurable de connocteurs et en ce que ces cellules états sont relices entre elles de façon à réaliser matériellement les graphes de Pétri associés à l 'application. 2. Système selon la revendication 1, dans lequel les cellules comportent trois types de connexion dans le but de mettre en _uvre un graphe de Pétri: connexions de transmission, de validation et de destruction. 3. Système selon la revendication 2, dans lequel les cellules réalisent des primitives de construction de graphe de Pétri: choix de la connexion, connexion vers un nouvel état, connexion entre deux états existants. 4. Système selon la revendication 2, dans lequel les cellules comportent un autre type de connexion qui permet de réduire le nombre de connecteurs nécessaires. B 14097.3 DB - - i - 5. Système selon l'une quelconque des revendications 2 ou 4, dans lequel des évènements extérieurs sont amenés aux transitions des graphes de Pétri mis en _uvre dans le système. 6. Système selon la revendication 1 comprenant des moyens qui associent une action à une cellule, l' action étant réalisoe si la cellule reçoit un jeton cTrculant dans le graphe de Pétri. 7. Système selon la revendication 6, dans lequel la mise en relation entre une cellule et une action est réalisée par une mémoire à bus de données reconfigurable. 8. Système selon l'une quelconque des revendications 1 ou 6, dans lequel chaque cellule état est apte à connaitre en permanence si elle est atteignable ou non de façon à ce que le système puisse détecter l'état atteignable ou non de chacune des cellules. 9. Utilisation du système selon la revendication 8, pour la réalisation d'un cache mémoire. 10. Utilisation du système selon la revendication 9, pour la réalisation d'un cache mémoire pour calculateur parallèle synchrone ou asynchrone.