Brevet FR2837338A1 — publié le 20030919

CIRCUIT DE DÉMODULATION DE PORTEUSES EN QUADRATURE À HAUTE EFFICACITÉ La présente invention concerne la transmission de signaux numériques et en particulier la démodulation de porteuses en quadrature modulées par des signaux numériques ou analogue. La figure 1 illustre le principe d'une modulation de type 4-QAM. Le symbole QAM signifie modulation d'amplitude en quadrature ("Quadrature Amplitude Modulation"). Dans la modulation 4-QAM, deux signaux numériques X(t) et Y(t) peuvent prendre chacun deux valeurs numériques, ici représentées par les valeurs-1 et +1. En figure 1, X(t) est représenté en abscisse et Y (t) ordonnée. Le signal X (t) une porteuse cos(cot), et le signal Y(t) module une porteuse en quadrature, cos(ct+/2) . Le signal transmis S(t) est égal à X (t) . cosrot + Y(t) .cos(rot+n/2)= X(t) .coscot - Y(t) .sinwt. Chaque couple (X, Y), dans le plan X, Y, représente un point Mi d'une constellation. En 4-QAM, la constellation est formée de quatre points Ml, M2, M3 et M4, correspondant par exemple aux valeurs numériques 00,01, 11 et 10. X(t) et Y(t) peuvent présenter plus de deux niveaux discrets. Par exemple, en modulation 16-QAM, chaque signal X(t) et Y(t) peut présenter quatre niveaux discrets, et la constellation comporte 16 points. Le nombre de points d'une constellation peut être assez élevé. Par exemple, en modulation 2048-QAM, on a 2048 points dans la constellation. La figure 2 représente le principe bien connu d'une démodulation du signal S(t) = X(t).coswt - Y(t).sinwt. Le traitement du signal S (t) effectué dans deux branches parallèles. Dans une première branche, le signal S (t) multi- plié dans un multiplieur 2 par un signal fl=cos(cot). La sortie du multiplieur 2 comprend le signal X (t) , en bande de base, et une composante de pulsation 2#. La sortie du multiplieur 2 attaque un filtre passe-bas 4 destiné à supprimer la composante de pulsation 2#. En sortie du filtre 4, supposé parfait, se trouve un signal correspondant au signal X (t) Dans une seconde branche, dite en quadrature, le signal S(t) subit une multiplication par un signal f2=sin(cot) dans un multiplieur 2'. La sortie du multiplieur 2' attaque un filtre passe-bas 4' destiné à supprimer la composante de pulsation 2# du signal. Si la démodulation a été parfaite, la sortie du filtre 4' fournit un signal correspondant au signal Y(t) émis. En général, il existe une ambiguïté de phase sur la porteuse, et les signaux en sortie des filtres 4 et 4' doivent subir une rotation dans un dérotateur, qui a pour effet de tourner la constellation reçue autour de son centre 0 pour la faire correspondre à la constellation émise. De nombreux problèmes se posent dans la réalisation des circuits de démodulation. En effet, surtout lorsque la fré- quence #/2# des porteuses est élevée, comme dans la transmission par satellite ou par câble, où la fréquence RF des porteuses modulées sont respectivement de l'ordre de 1 à 2 GHz et de 70 à 900 MHz environ, diverses erreurs peuvent rendre inopérants les démodulateurs. Ces erreurs peuvent provenir de différentes sources. D'une part, la fréquence des signaux fl et f2 utilisés lors de la démodulation est difficilement rigoureusement # identique à la fréquence des porteuses. En effet, du fait de 2n dispersions technologiques ou de la précision avec laquelle une fréquence peut être obtenue, la fréquence des signaux f1 et f2 est en réalité f'=#, avec col différent de co. Il en résulte une 2# différence de pulsation #'-#, qui se traduit par une erreur dans la démodulation du signal S(t). D'autre part, il est difficile d'obtenir des signaux fl et f2 qui soient rigoureusement en quadrature de phase. Ainsi, au lieu d'avoir des signaux fl et f2 respectivement égaux à cos#t et sin(cot), on a des signaux fl et f2 égaux à coscot et sin (cot + #). L'erreur de quadrature de phase # qui en résulte, et qui est d'autant plus difficile à maîtriser que la plage de variation de la fréquence RF est grande, introduit une erreur supplémentaire qui doit être compensée. Par exemple, dans un modulateur de signaux transmis par satellite, l'erreur s peut être au maximum de 2 à 3 degrés. Dans un décodeur pour signaux transmis par câble, par exemple à l'aide d'une modulation 256- QAM, l'erreur maximale sur la quadrature de phase s doit être inférieure à 0,5 degré. Un troisième type d'erreur provient de la différence de gain existant entre les deux branches du circuit de démodulation. Cette erreur, indifféremment nommée erreur de gain ou d'amplitude, produit les mêmes effets indésirables que les erreurs de quadrature et de fréquence. La figure 3 représente un circuit de démodulation selon l'art antérieur, dans lequel ces problèmes sont résolus par l'utilisation d'un démodulateur numérique. En figure 3, un signal RF reçu correspondant au signal S(t) ci-dessus subit un premier changement de fréquence dans un module de changement de fréquence 10. Ce changement de fréquence est réalisé à l'aide d'une fréquence variable F1 permettant de transposer, après filtrage, la fréquence #/2# du signal d'entrée 2# en une fréquence intermédiaire fixe IF1. Le signal de fréquence IF1 attaque un deuxième module de changement de fréquence 12, piloté par un signal de fréquence F2. Le module 12 fournit un signal de fréquence intermédiaire IF2. La fréquence inter- médiaire IF2 est suffisamment basse pour permettre l'échantillonnage du signal. Par exemple, la fréquence IF2 est de 36 MHz. Le signal en sortie du module 12 attaque un circuit intégré 14. Le circuit intégré 14 comprend un convertisseur analogiquenumérique 16, qui convertit le signal de fréquence intermédiaire IF2 en une suite d'échantillons numériques. Ces échantillons attaquent un démodulateur 18. Le démodulateur 18 est un démodulateur numérique. Il est piloté par deux signaux fl et f2 respectivement égaux à cos (cot) et sin(cot). Du fait que les signaux fl et f2 sont des signaux numériques, ceux-ci peuvent être obtenus avec la précision souhaitée. En effet, un écart de phase ou de fréquence entre les signaux fl et f2 peut être simplement corrigé par l'addition de bits supplémentaires ou une modification des bits définissant ces signaux. Le démodulateur 18 fournit deux signaux en bande de base X' et Y' qui attaquent un dérotateur 19 fournissant des signaux X(t) et Y(t) correspondant aux signaux émis. La sortie du dérotateur 19 constitue la sortie du circuit intégré 14. Le circuit de la figure 3 présente l'inconvénient de ne pas pouvoir être réalisé en totalité en un seul circuit intégré. En effet, la conversion analogique-numérique du signal avant démodulation implique plusieurs changements de fréquence du signal RF, afin d'en abaisser la fréquence. Les changements de fréquence, analogiques, nécessitent des filtres très sélectifs pour rejeter les fréquences images non désirées. Ces filtres, en général des filtres à ondes de surface, ne peuvent pas être intégrés. Ils sont chers et volumineux. Il en résulte de nombreux inconvénients de coût et d'encombrement. En outre, la solution de l'art antérieur s'oppose à la tendance technologique actuelle, allant vers une intégration toujours croissante, par exemple en technologie CMOS. Un objet de la présente invention est de prévoir un démodulateur de porteuses en quadrature modulées par des signaux numériques totalement intégrable. Un autre objet de la présente invention est de prévoir un tel démodulateur réalisable en technologie CMOS. Un autre objet de la présente invention est de prévoir un tel démodulateur n'utilisant pas de filtres passe-bande sophistiqués. Pour atteindre ces objets, la présente invention prévoit un circuit de démodulation pour démoduler un signal reçu comprenant des porteuses en quadrature modulées par des signaux numériques et/ou dans lequel le traitement est réalisé sur deux porteuses en quadrature, comportant : - un démodulateur pour démoduler le signal reçu et fournir des premiers signaux sensiblement en bande de base, - un moyen convertisseur analogique-numérique couplé au démodulateur pour fournir des deuxièmes signaux à partir des premiers signaux, - un circuit correcteur couplé au convertisseur analogique-numérique pour fournir des troisièmes signaux, et - un dérotateur couplé au circuit correcteur pour fournir des signaux de sortie à partir des troisièmes signaux, le circuit correcteur fournissant les troisièmes signaux à partir des deuxièmes signaux et des signaux de sortie. Selon un mode de réalisation de la présente invention, le circuit correcteur comporte : - un module de décision recevant les signaux de sortie et fournissant des quatrièmes signaux supposés correspondre à des signaux de sortie non entachés d'erreurs, - un premier additionneur recevant les signaux de sortie et les quatrièmes signaux et fournissant des cinquièmes signaux correspondant aux différences entre les signaux de sortie et les quatrièmes signaux, - un premier module de calcul couplé au module de décision et au premier additionneur et fournissant une combinaison linéaire des quatrièmes et des cinquièmes signaux, et - un module de rotation pour faire subir une rotation aux signaux fournis par le premier module de calcul. Selon un mode de réalisation de la présente invention, le circuit correcteur comporte un amplificateur couplé au module de rotation et un intégrateur couplé à l'amplificateur. Selon un mode de réalisation de la présente invention, les deuxièmes signaux comprennent un premier deuxième signal et un second deuxième signal, et le circuit correcteur comporte : - un premier multiplieur recevant le premier deuxième signal et fournissant une valeur proportionnelle au premier deuxième signal, - un deuxième multiplieur recevant le second deuxième signal et fournissant une valeur proportionnelle au second deuxième signal, et - un deuxième additionneur fournissant un second deuxième signal corrigé égal à la différence du second deuxième signal et de ladite valeur proportionnelle au premier deuxième signal, diminuée de ladite valeur proportionnelle au second deuxième signal. Selon un mode de réalisation de la présente invention, le circuit comprend un module de contrôle couplé au dérotateur pour fournir un angle de rotation au dérotateur. Selon un mode de réalisation de la présente invention, le circuit comprend un module à retard couplé au module de contrôle et au module de rotation pour retarder l'angle de rotation fourni par le module de contrôle. La présente invention prévoit aussi un procédé pour démoduler des porteuses en quadrature modulées par deux signaux numériques X(t) et Y(t) comprenant les étapes suivantes : a) démoduler les porteuses pour obtenir deux premiers signaux sensiblement en bande de base, b) faire subir aux premiers signaux une rotation dans un dérotateur pour obtenir des deuxièmes signaux corrigés en fréquence, et c) corriger les premiers signaux à l'aide des deuxièmes signaux, de sorte que des erreurs de gain et de quadrature introduites lors de la démodulation sont corrigées. Selon un mode de réalisation de la présente invention, l'étape a) de démodulation est réalisée sur des signaux analogiques et les étapes de rotation b) et de correction c) sont réalisées sur des signaux numériques. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1, précédemment décrite, illustre le principe d'une modulation 4-QAM ; la figure 2, précédemment décrite, illustre le principe d'une démodulation de porteuses en quadrature ; la figure 3, précédemment décrite, représente un circuit de démodulation selon l'art antérieur ; la figure 4 illustre le principe d'un circuit de démodulation selon la présente invention ; la figure 5 représente une boucle de contre-réaction utilisée dans un circuit de démodulation selon la présente invention ; et la figure 6 illustre un mode de réalisation d'un circuit de démodulation selon la présente invention. La figure 4 illustre le principe d'un circuit selon la présente invention. Un circuit intégré 20 reçoit sur une borne d'entrée E un signal RF d'expression S(t)=X(t) cos (wt) -Y (t) . .sin(cot) . L'entrée E est reliée à deux branches 22 et 24 du circuit, le cas échéant nommées respectivement branche en phase (22) et branche en quadrature (24). Dans la branche 22, le signal RF attaque un changeur de fréquence (ou multiplieur) 26, où le signal d'entrée est multiplié par un signal f1=cos(co't+9). La pulsation coq du signal fl est choisie aussi proche que possible de la pulsation co. En pratique, #' est légèrement différent de # et l'on appellera 0 la différence #-#'. L'angle 6 correspond, comme on le verra par la suite, à une erreur de quadrature de phase. Le multiplieur 26 fournit un signal I qui, après filtrage dans un filtre passe-bas 28, devient un signal l'a. Le filtre 28 a pour effet de supprimer les composantes de pulsation #+#' du signal I. La branche 24 comprend un changeur de fréquence 30 qui multiplie le signal RF par un signal f2=-sin('t-6). Le multiplieur 30 fournit un signal Q qui attaque un filtre passebas 32 chargé d'éliminer la composante de pulsation #+#' du signal Q. Le filtre passe-bas 32 fournit un signal Q'a. Les signaux I'a et Q' a fournis respectivement par les filtres 28 et 32 sont sensiblement en bande de base. Si l'on suppose que l'erreur de quadrature est égale à 2#, que l'erreur de gain entre branches est 2a, et que ces erreurs sont réparties de manière égale sur les deux branches, les expressions de I, Q, l'a et Q'a sont les suivantes : I = (1+a) . [Xcos(wt)-Ysin(wt)] ] .cos (c't+6) (1) Q = - (1-a) . [Xcos (cot) -Ysin (wt) ] . sin (co't-9) (2) I' a= ( 1+a) . fxcos ( 0 t-9) -Ysin ( t-6) (3) Q' a= (1-a) . (xsin ( 0 t+9) +Ycos ( t+6) (4) Dans la branche 22, la sortie du filtre 28 attaque un convertisseur analogique-numérique 34 qui fournit un signal I' correspondant au signal I'a numérisé. Le signal I' attaque un module 36. Le module 36 reçoit divers autres signaux qui seront vus par la suite, dont un signal de correction a et un signal de correction P issus d'une boucle de contre-réaction 38. Une sortie du module 36 fournit un signal I" qui correspond au signal I' corrigé. Le signal I" attaque un dérotateur 40. Dans la branche 24, le filtre passe-bas 32 attaque un convertisseur analogique-numérique 42. Le convertisseur analogique-numérique 42 fournit un signal Q' correspondant au signal Q'a numérisé. Le signal Q' attaque le module 36, dont une sortie fournit un signal Q" qui correspond au signal Q' corrigé. Le signal Q" attaque le dérotateur 40. Le dérotateur 40 fournit deux signaux I"' et Q"'. Lorsque l'asservissement réalisé par la boucle 38 est stabilisé et que l'angle du dérotateur est correct, le signal I'" correspond au signal X(t) émis et le signal Q'" au signal Y (t) émis. On notera que le dérotateur 40 peut être suivi d'autres éléments, comme des filtres, des interpolateurs, etc. ou par des amplificateurs à gain contrôlé (AGC). Ainsi, selon la présente invention, le signal RF analogique est démodulé directement pour fournir des signaux l'a et Q'a sensiblement en bande de base. Le démodulateur n'utilise pas de filtres sophistiqués comme des filtres à ondes de surface, et il peut aisément être intégré en totalité. Il peut par exemple être réalisé avec des transistors de technologie CMOS, et occupe un espace réduit. Les signaux la' et Qa' qui attaquent les convertisseurs analogiques numériques sont des signaux qui, dans des utilisations particulières comme la transmission par câble ou par satellite, ne correspondent pas aux spécifications requises, une correction intervenant ultérieurement grâce à la boucle de contre-réaction du circuit. Cette architecture procure des avantages importants. Ainsi, alors que, dans l'art antérieur, la différence de gain entre branches doit être de l'ordre de 1 décibel en transmission satellite, le circuit de la présente invention accepte des différences de gain allant jusqu'à deux décibels avec un fonctionnement correct. Dans le cas de la transmission par câble, où ces différences de gain doivent être de l'ordre de 0,1 à 0,2 décibel dans l'art antérieur, le circuit selon la présente invention donne des résultats satisfaisants avec des différences de gain dix fois supérieures, de l'ordre de 1 à 2 décibels. En ce qui concerne l'erreur de quadrature 2#, on peut supporter grâce à l'invention des erreurs de 5 à 10 sans problème, même dans le cas de la transmission par câble où, rappelons le, la tolérance est très faible (0,5 ). Comme cela a été dit, dans la présente invention, la démodulation du signal RF est réalisée de manière analogique sans soin particulier. La correction des erreurs est réalisée de façon numérique à l'aide de la boucle de contre-réaction du circuit qui reçoit les signaux I"' et Q"' de sortie du circuit de démodulation. En effet, comme va le montrer l'étude mathématique qui suit, il est possible de déduire les erreurs de gain et de quadrature entre branches à partir des signaux de sortie, et de modifier les signaux traités par chacune des branches à l'aide de signaux de correction a et (3 permettant d'obtenir des sorties I"' et Q"' corrigées, conformes aux spécifications. On notera que, dans les constellations où l'énergie moyenne est identique sur les axes X(t) et Y(t), une erreur de gain entre branches peut être corrigée en disposant des circuits de commande automatique de gain avant chaque convertisseur analogique-numérique. Par rapport à cela, la présente invention présente deux avantages. D'une part, à la fois les erreurs de gain et de quadrature sont corrigées. D'autre part, une correction par commande automatique de gain n'est utilisable que dans le cas de constellations où l'énergie moyenne est identique sur les axes X(t) et Y(t). Dans des systèmes plus complexes, comme par exemple le système japonais BS4 où huit états de phase différents sont alternés avec un signal de signalisation de plus grande amplitude situé sur un seul axe, des modules de commande automatique de gain sont inopérants pour corriger des erreurs de gain. Dans la présente invention, les erreurs de gain sont aussi corrigées pour les constellations où l'énergie moyenne n'est pas la même sur les axes X (t) etY(t). La figure 5 représente un exemple de boucle de contreréaction 38. La structure proposée repose sur les considérations mathématiques suivantes. On a vu que les signaux I'a et Q'a, en sortie du démodulateur ont les expressions suivantes : l'a = (1+a) [Xcos(At-6) - Ysin ( 0 t-6) (3) Q' a = (1-a) [Xsin(At+6) + Ycos(At+9)] (4) On suppose dans un premier temps que les signaux a et (3 sont nuls. Les signaux I" et Q" en sortie du module 36 sont alors respectivement égaux aux signaux I' et Q', c'est-à-dire aux signaux l'a et Q'a numérisés. Si l'on suppose que la conversion analogique-numérique et la dérotation, d'angle -#t, n'introduisent pas d'erreur, nous avons : I"' - l'a.cos(t) + Q'a.sin(At) (5) Q"' - -Ila.sin(At) + Q'a.cos(At) (6) Après remplacement de I'a et Q'a par leurs valeurs (relations 3 et 4) et division par cos#, nous avons : I"'/cos# = (7) X[l+acos(2At)+tg9.sin(2At)] + Y[tge.cos(2At)-asin(2At)+atg6] Q"/cos6 = (8) X[tge.cos(2At)-asin(2At)-atge] + Y [1-acos (2 0 t) -tg8.sin (2 0 t) Le terme cos# intervient comme un facteur commun de gain sur les deux voies et sa valeur est proche de 1. On peut soit le compenser ultérieurement par un système de gain qui suit, après filtrage, le dérotateur, soit l'ignorer et écrire : I"'/cose # I"' (?1) Q"'/cose # Q"' (81) En combinant les relations (7), (7') et (8), (8'), on peut écrire : I"' = X + Ex (7") Q"' = Y + Ey, avec (81) Ex = (aX+tg9.Y) . cos (2 0 t) + (tgB.X-aY) . sin (2 0 t) +aYtgA (9) Ey = - (aX+tg9.Y) . sin (2 0 t) + (tgB.X-aY) . cos (2 t) -aXtgO (10) Les valeurs de I"' et Q"' en sortie du circuit 20 apparaissent ainsi, pour des signaux de correction a et P égaux à 0, comme présentant les valeurs cherchées, X et Y, additionnées à des termes Ex et Ey. Les termes Ex et Ey peuvent être interprétés comme correspondant à un vecteur d'erreur E de composantes Ex et Ey dépendant du point de la constellation considéré. Dans les expressions de Ex ou Ey, le dernier terme, respectivement aYtgO et aXtg#, est un terme du deuxième ordre. Même avec deux décibels de différence de gain entre les branches et 10% d'erreur de quadrature, la contribution de ce terme est inférieure à 3% de X ou Y, et ce terme peut être négligé. Dans ce cas, les composantes de l'erreur Ex et Ey apparaissent comme les composantes d'un vecteur de composantes E'x = aX + tgO.Y et E'y = tgO.X - aY après une rotation d'angle -2#t. On peut donc, à partir des composantes Ex et Ey de l'erreur, en déduire les paramètres a et tg#. Les signaux a et (3 permettant de corriger les valeurs de I' et Q ' peuvent être égaux ou déduits des paramètres a et tg#. Lorsque la boucle d'asservissement 38 est stabilisée, la sortie du circuit 20 délivre des signaux I"' et Q"' sans erreur, respectivement égaux à X(t) et Y (t) . En figure 5, le circuit représenté permet de déterminer les erreurs a et tg# à partir des valeurs de signaux de sortie I"' et Q"'. Les signaux I"' et Q"' sont fournis à un module de décision 50, ainsi qu'à un additionneur 52. Le module de décision 50 fonctionne de la manière suivante. Pour chaque valeur du couple (I"', Q"'), le module 50 recherche, parmi les valeurs possibles de (X,Y), la valeur la plus probable correspondant à (I"',Q"'). Par exemple, en 4-QAM, le module 50 peut choisir pour X la valeur la plus proche de I"'. A l'aide des valeurs I'" et X, l'additionneur 52 calcule une grandeur Ex = I"'-X. La grandeur Ex représente l'erreur présentée par le signal I"'. De même, à l'aide des valeurs Q'" et Y, l'additionneur 52 réalise la différence Ey = Q"'-Y et fournit une grandeur Ey représentant l'erreur sur Q"'. Les valeurs X, Y, Ex et Ey sont fournies à un module de calcul 54 qui fournit, sur ses deux sorties, des signaux respectivement égaux à XEx - YEy et YEx+Xey. Les signaux fournis par le module de calcul 54 attaquent un rotateur 56 d'angle -2(#t). Le rotateur 56 attaque un module de filtrage 57. A partir des valeurs reçues, le module 57 calcule et fournit des valeurs proportionnelles à a et tg#, correspondant aux erreurs de gain et de quadrature. Le module 57 peut être suivi d'un module de mise en forme permettant de fournir les signaux a et (3 destinés à corriger les signaux Il et Q', ou bien le circuit de la figure 4 est adapté pour permettre une correction des signaux I' et Q' directement à partir des valeurs de a et tg#. Un mode de réalisation va en être décrit en relation avec la figure 6. La figure 6 représente un mode de réalisation de la partie numérique du circuit de la présente invention. En figure 6, les éléments correspondants aux éléments des figures 4 et 5 portent les mêmes références et ne seront pas davantage décrits. En figure 6, des signaux l'a et Q'a attaquent respectivement des convertisseurs analogique-numérique 34 et 42. Après conversion, les signaux l'a et Q'a correspondent à des échantillons numériques I' et Q'. Dans l'exemple de réalisation de la figure 6, seule la branche en quadrature est corrigée. En effet, il est aussi possible de considérer qu'une branche est exempte d'erreur et que l'autre branche supporte toute l'erreur. Cela correspond au développement mathématique ci-après, dans lequel les relations (1) et (2) deviennent les relations (11) et (12) suivantes : I = S (t) cos (Co 1 t) (11) Q = -S(t) . (1+2a) sin (co 1 t-20) (12) De la relation (12), on déduit : Q = -S(t). (1+2a) . .cos(29) sin (ù) 1 t) + S (t) . (1+2a) . sin (26) . .cos(co't) (13) Soit, à l'aide de la relation (11) : Q = -S (t) . (1+2a) . cos (26) . .sin((to't) + I. (1+2a) . .sin(20) (14) La relation (14) permet de déduire que la correction peut être effectuée seulement sur la branche en quadrature, en utilisant, au lieu de la valeur Q' fournie par le convertisseur analogiquenumérique 42, une valeur corrigée Q" d'expression : Q" = K1.Q' - K2.I' (15) avec K1=l/ [ (l+2a) cos20] ~ 1-2a et K2=tg2# En figure 6, la boucle de contre-réaction 38 fournit des estimations de tg2# et 2a. Ces valeurs commandent le gain de deux multiplieurs (ou atténuateurs) à gain variable 45 et 46. Le multiplieur 45 reçoit le signal I' en sortie du convertisseur analogique-numérique 34 et fournit un signal égal à tg2#.I'. Le multiplieur 46 reçoit la composante Q' en sortie du convertisseur analogique-numérique 42 et fournit un signal égal à Q'.2a. Un additionneur 48, attaqué par les sorties du convertisseur analogiquenumérique 42, du multiplieur 45 et du multiplieur 46, fournit un signal Q" égal au résultat de l'opération Q' - 2a.Q' - tg26.I'. Les signaux I' et Q" attaquent un dérotateur 40, qui fournit des valeurs corrigées I"' et Q"'. Le dérotateur 40 peut être suivi d'autres éléments non représentés, comme des filtres, des interpolateurs, des amplificateurs à gain contrôlé, etc, les valeurs corrigées I" ' et Q"' correspondant alors aux signaux en sortie des éléments suivant le dérotateur. Lorsque la boucle de contre-réaction 38 est stable et que l'angle du dérotateur est correct, les valeurs de I"' et Q"' correspondent aux valeurs X (t) etY(t) du signal transmis. La boucle de contre-réaction 38 comprend un module de décision 50 alimenté par les sorties I"' et Q"' du circuit, un additionneur 52 et un module de calcul 54, de mêmes fonctions que celles décrites en relation avec la figure 5. Les deux sorties du module de calcul 54 attaquent un rotateur 56 d'angle -2#t. Le rotateur 56 reçoit le paramètre #t d'un module de contrôle 60 qui reçoit les composantes I"' et Q"' du circuit et fournit, au dérotateur 40 et au rotateur 56, l'angle At permettant d'effectuer les rotation et dérotation. Le module de contrôle 60 élabore de manière classique l'angle At à partir des composantes I"' et Q"'. Par l'intermédiaire d'une liaison 62, le module de contrôle fournit d'autres signaux de commande au dérotateur 40. Entre la sortie du module de contrôle 60 et le rotateur 56, se trouve un module à retard 64 introduisant un retard #, destiné à compenser les divers temps de traitement du dérotateur 40 et des modules 50,52 et 54. En sortie du rotateur 56, se trouve un amplificateur 58 qui amplifie les deux signaux d'entrée qui lui sont fournis, dans le but de régler la vitesse de l'asservissement. Au module 58, est connecté un groupe d'intégrateurs 59 qui intègrent les signaux fournis par l'amplificateur 58 et fournissent des coefficients tg2# et 2a lissés dans le temps permettant la commande des multiplieurs à gain variable 45 et 46. En début de démodulation, les erreurs peuvent être impor- tantes. Lorsque la boucle est stabilisée, le résultat I"'et Q"'sont libres d'erreurs, à la fois l'erreur sur le gain et l'erreur de quadrature étant corrigées. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, d'autres développements mathématiques des expressions de I et Q peuvent mener à d'autres formes de réalisation de la présente invention. Par exemple, la structure de la boucle de contre-réaction peut être différente. Bien entendu, la correction réalisée peut l'être sur les deux branches. L'additionneur 48 de la figure 6 peut ne comporter que deux entrées couplées aux sorties des multiplieurs 45 et 46, le multiplieur 46 multipliant le signal Q' directement par un coefficient égal à 1-2a. Les modules 57,58 et 59 pouvant être aisément supprimés et/ou remplacés par d'autres modules appropriés. On notera que l'invention s'applique à tout système de modulation où coexistent des porteuses en quadrature, comme les modulations de type n-QAM, M-PSK, BS4, etc. On notera que l'invention s'applique aussi par extension à des systèmes de modulation à porteuse unique où le traitement est fait sur deux porteuses en quadrature. Par exemple, l'invention s'applique aussi au système VSB, qui peut se ramener à un système QAM où l'une des composantes est retardée. 1. Circuit de démodulation pour démoduler un signal reçu comprenant des porteuses en quadrature modulées par des signaux numériques (X,Y) et/ou dans lequel le traitement est réalisé sur deux porteuses en quadrature, comportant : - un démodulateur (26,28, 30,32) pour démoduler le signal reçu et fournir des premiers signaux (l'a, Q'a) sensiblement en bande de base, - un moyen convertisseur analogique-numérique (34,42) couplé au démodulateur pour fournir des deuxièmes signaux (il Q') à partir des premiers signaux, - un circuit correcteur (36,38, 45,46, 48) couplé au convertisseur analogique-numérique pour fournir des troisièmes signaux ((I", Q"), et - un dérotateur (40) couplé au circuit correcteur pour fournir des signaux de sortie (I"', Q"') à partir des troisièmes signaux, le circuit correcteur fournissant les troisièmes signaux (I", Q") à partir des deuxièmes signaux (Il, Q') et des signaux de sortie (I"', Q"'). 2. Circuit selon la revendication 1, dans lequel le circuit correcteur comporte : - un module de décision (50) recevant les signaux de sortie et fournissant des quatrièmes signaux (X, Y) supposés correspondre à des signaux de sortie non entachés d'erreurs, - un premier additionneur (52) recevant les signaux de sortie et les quatrièmes signaux et fournissant des cinquièmes signaux (Ex, Ey) correspondant aux différences entre les signaux de sortie et les quatrièmes signaux, - un premier module de calcul (54) couplé au module de décision et au premier additionneur et fournissant une combinaison linéaire (X.Ex-Y.Ey, Y.Ex+X.Ey) des quatrièmes et des cinquièmes signaux, et - un module de rotation (56) pour faire subir une rotation aux signaux fournis par le premier module de calcul (54) . 3. Circuit selon la revendication 2, dans lequel le circuit correcteur comporte un amplificateur (58) couplé au module de rotation (56) et un intégrateur (59) couplé à l'amplificateur. 4. Circuit selon l'une quelconque des revendications 1 à 3, dans lequel les deuxièmes signaux comprennent un premier deuxième signal (Il) et un second deuxième signal (Q'), et dans lequel le circuit correcteur comporte : - un premier multiplieur (45) recevant le premier deuxième signal (Il) et fournissant une valeur proportionnelle au premier deuxième signal (I'.tg2#), - un deuxième multiplieur (46) recevant le second deuxième signal (Q') et fournissant une valeur proportionnelle au second deuxième signal (2aQ'), et - un deuxième additionneur (48) fournissant un second deuxième signal corrigé (Q") égal à la différence du second deuxième signal (Q') et de ladite valeur proportionnelle au premier deuxième signal (I'.tg2#), diminuée de ladite valeur proportionnelle au second deuxième signal (2aQ'). 5. Circuit selon l'une quelconque des revendications 1 à 4, comprenant un module de contrôle (60) couplé au dérotateur (40) pour fournir un angle de rotation (#t) au dérotateur. 6. Circuit selon la revendication 5, lorsqu'elle dépend de la revendication 1 ou 2, comprenant un module à retard (64) couplé au module de contrôle (60) et au module de rotation (56) pour retarder l'angle de rotation (#t) fourni par le module de contrôle. 7. Procédé pour démoduler des porteuses en quadrature modulées par deux signaux numériques X(t) et Y(t) comprenant les étapes suivantes : a) démoduler les porteuses pour obtenir deux premiers signaux sensiblement en bande de base (l'a, Q'a), b) faire subir aux premiers signaux une rotation dans un dérotateur (40) pour obtenir des deuxièmes signaux (I"', Q"') corrigés en fréquence, et c) corriger les premiers signaux à l'aide des deuxièmes signaux, de sorte que des erreurs de gain et de quadrature introduites lors de la démodulation sont corrigées. 8. Procédé selon la revendication 7, dans lequel l'étape a) de démodulation est réalisée sur des signaux analogiques et les étapes de rotation b) et de correction c) sont réalisées sur des signaux numériques.