Brevet FR2835365A1 — publié le 20030801

1. 1 PROCÉDÉ ET DISPOSITIF DE CONVERSION ANALOGIQUE-NUMÉRIQUE La présente invention concerne un procédé et un dispositif de conversion analogique-numérique. Il existe de nombreux types de convertisseurs analogique-numérique calculant une succession de valeurs numériques de sortie représentatives d'un signal analogique d'entrée. La figure 1 représente un exemple de convertisseur analogique-numérique de type"à approximations successives". Le convertisseur 10 à approximations successives se compose d'un bloc 11 échantillonneur-bloqueur recevant un signal analogique SI à convertir. Le bloc échantillonneur-bloqueur 11 est commandé par un signal d'horloge d'échantillonnage CL1. Le bloc 11 fournit un signal échantillonné S2 qu'il transmet à l'entrée non-inverseuse (+) d'un comparateur 13. L'entrée inverseuse (-) du comparateur 13 reçoit un signal analogique de comparaison S3. lie comparateur 13 fournit un signal de commande S4 qui indique si le signal échantillonné S2 est supérieur ou inférieur au signal analogique de comparaison Sg. Le signal S4 alimente un registre 17 à approximations successives commandé par le signal d'horloge d'échantillonnage CL1 et par un signal d'horloge de calcul CL2, de fréquence au moins N fois plus élevée que CL1, N étant un nombre entier correspondant à la résolution du convertisseur 10. Le registre 17 calcule une valeur numérique Sg, représentative de l'échantillon S2, pouvant être utilisée par des moyens de traitement (non représentés). La valeur S5 est fournie à un convertisseur 19 numérique-analogique qui la convertit en signal analogique de comparaison S3. La valeur numérique 85 est codée sur N bits, le bit le plus significatif étant le bit N. Le fonctionnement d'un tel convertisseur 10 est le suivant. A chaque front montant du signal d'horloge CL1, un signal d'échantillon 82 est prélevé sur le signal analogique d'entrée SI par le bloc échantillonneur 11. De plus, au front montant de CL1, la valeur S5 est fixée à une valeur numérique de référence, le bit N étant fixé à 11111. Le comparateur 13 compare le signal échantillonné 82 avec le signal analogique S3 correspondant à la conversion de la valeur numérique 85 de référence, et émet en conséquence un signal de commande S4. Au front montant suivant du signal d'horloge CL2, le registre modifie la valeur 85 en fonction du signal de commande S4. Si 82 est supérieur à 83, le registre 17 maintient le bit N de 8S à"l", sinon il met le bit N à"O", et il met dans tous les cas le bit N-1 à 11111. La nouvelle valeur numérique S5 est convertie par le convertisseur 19 et fournie au comparateur 13. Le signal échantillonné S2 est à nouveau comparé au signal de comparaison S3. Au front montant suivant du signal d'horloge CL2, le registre 17 modifie la valeur S5. Si S2 est supérieur à S3, le registre 17 maintient le bit N-1 de 85 à 11111, sinon il met le bit N-1 à "0", et il met dans tous les cas le bit N-2 à"l". A chaque front montant de CL2, un bit de S5 est ainsi déterminé. Au bout de N cycles de calcul, le registre 17 fournit une valeur numérique S5 correspondant à la conversion de l'échantillon S2. Un tel convertisseur 10 est dit synchrone puisqu'il fournit une valeur numérique à chaque période d'échantillonnage de l'horloge CL1. Lorsque l'on souhaite limiter la consommation en courant du convertisseur, on cherche à réduire au maximum la fréquence du signal d'horloge CL1, et donc du signal CL2, au moins N fois supérieure. Toutefois, pour que le signal analogique SI puisse être reconstruit avec les valeurs numériques 85 calculées, la condition habituelle est que la période du signal d'horloge CL1 soit supérieure au double de la composante fréquentielle maximale du spectre du signal 81 à convertir (condition de Nyquist). La consommation en courant de tels convertisseurs demeure donc souvent élevée. En outre, à chaque front montant des signaux d'horloge CL1, CL2, un pic de consommation de courant se développe dans le convertisseur. Ce pic de consommation est à l'origine d'un rayonnement électromagnétique important pouvant comporter une densité spectrale élevée à certaines fréquences, et contribue également à dégrader le rapport signal-sur-bruit du convertisseur. Ceci peut être préjudiciable au bon fonctionnement des systèmes situés à proximité du convertisseur, par exemple les systèmes de mesure fournissant le signal analogique. Un objet de la présente invention est de proposer un convertisseur analogique-numérique présentant une consommation en courant réduite. Un autre objet de la présente invention est de proposer un convertisseur analogique-numérique présentant des caractéristiques de bruit et de rayonnement électromagnétique améliorées. Dans ce but, la demanderesse a étudié les causes de la consommation élevée des convertisseurs analogique-numérique synchrones classiques. Une des causes est que le convertisseur synchrone calcule une valeur numérique pour chaque échantillon du signal prélevé à la période d'échantillonnage, quelle que soit la valeur de l'échantillon. Dans le cas où entre deux échantillons successifs, le signal analogique n'a pas ou peu évolué, les valeurs numériques calculées par le convertisseur peuvent être identiques ou très proches, et comportent peu ou pas d'information"nouvelle". Cela entraîne une activité inutile du convertisseur, et donc une consommation en courant inutile. La présente invention propose de calculer une nouvelle valeur numérique uniquement lorsque la variation du signal analogique dépasse un seuil déterminé. Pour atteindre ces objets, la présente invention prévoit un procédé de conversion analogique-numérique, calculant une succession de valeurs numériques de sortie représentatives d'un signal analogique d'entrée, comprenant les étapes consistant à déterminer un signal analogique de comparaison à partir de la dernière valeur numérique de sortie calculée ; comparer le signal analogique d'entrée avec le signal analogique de comparaison ; et calculer une nouvelle valeur numérique de sortie lorsque la valeur absolue de la différence entre le signal analogique d'entrée et le signal analogique de comparaison est supérieure à un seuil déterminé. Selon un mode de réalisation de l'invention, pour chaque nouvelle valeur numérique de sortie calculée, il est calculé une valeur numérique complémentaire représentative de la durée écoulée depuis le calcul de la dernière valeur numérique de sortie. Selon un mode de réalisation de l'invention, le signal analogique de comparaison correspond à la conversion de la dernière valeur numérique de sortie calculée. Selon un mode de réalisation de l'invention, le signal analogique de comparaison correspond à la conversion d'une valeur numérique intermédiaire obtenue par un traitement numérique de valeurs numériques de sortie précédemment calculées. Selon un mode de réalisation de l'invention, lorsque le signal analogique d'entrée est supérieur au signal analogique de comparaison du seuil déterminé, la nouvelle valeur numérique de sortie est calculée en incrémentant la dernière valeur numérique de sortie d'un incrément déterminé, et, lorsque le signal analogique de comparaison est supérieur au signal analogique d'entrée du seuil déterminé, la nouvelle valeur numérique de sortie est calculée en décrémentant la dernière valeur numérique de sortie d'un décrément déterminé. La présente invention prévoit également un convertisseur analogique-numérique, calculant une succession de valeurs numériques de sortie représentatifs d'un signal analogique d'entrée comprenant un moyen de conversion pour déterminer un signal analogique de comparaison à partir de la dernière valeur numérique de sortie calculée ; un comparateur pour comparer le signal analogique d'entrée avec le signal analogique de comparaison, et émettre un signal de commande lorsque la valeur absolue de la différence entre le signal analogique d'entrée et le signal analogique de comparaison est supérieure à un seuil déterminé ; et un moyen de calcul pour calculer une nouvelle valeur numérique de sortie à réception du signal de commande. Selon un mode de réalisation de l'invention, lorsque le moyen de conversion est en train de déterminer le signal analogique de comparaison ou lorsque le moyen de calcul est en train de calculer la nouvelle valeur numérique de sortie, le comparateur émet un signal de commande d'une valeur déterminée. Selon un mode de réalisation de l'invention, le moyen de calcul comporte un élément de mémorisation, dans lequel est mémorisée la valeur du signal de commande, et qui est relié à une unité de calcul de la nouvelle valeur numérique de sortie, une nouvelle valeur de signal de commande étant écrite dans l'élément de mémorisation lorsque le comparateur transmet au moyen de calcul un signal de requête d'écriture. Selon un mode de réalisation de l'invention, le moyen de conversion comporte un élément de mémorisation, dans lequel est mémorisée la valeur numérique fournie par le moyen de calcul, et qui est relié à un convertisseur numérique-analogique, une nouvelle valeur numérique étant écrite dans l'élément de mémorisation lorsque le moyen de calcul transmet au moyen de conversion un signal de requête d'écriture. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1, précédemment décrite, représente sous forme d'un schéma bloc un convertisseur analogique-numérique classique ; la figure 2 représente sous forme d'un schéma bloc un convertisseur analogique-numérique selon la présente invention ; la figure 3 représente un exemple de réalisation du convertisseur de la figure 2 ; la figure 4 représente une courbe d'une portion d'un signal analogique ; la figure 5 représente une courbe du signal obtenu par la conversion du signal analogique de la figure 4 par le convertisseur de la figure 1 ; et la figure 6 représente une courbe du signal obtenu par la conversion du signal analogique de la figure 4 par le convertisseur de la figure 3. Le convertisseur 20 analogique-numérique selon la présente invention comprend un bloc comparateur 22 recevant à son entrée non inverseuse (+) un signal analogique 810 à convertir, et à son entrée inverseuse (-) un signal analogique Su de comparaison. Le comparateur 22 transmet à un bloc 24 d'incrémentation-décrémentation un signal S12 de commande d'incrémentation et un signal S13 de commande de décrémentation. Le bloc 24 calcule une valeur numérique S14 pouvant être utilisée par des moyens de traitement non représentés. Un bloc 26 de conversion numérique-analogique reçoit la valeur S14 et la convertit. Le signal analogique S de comparaison obtenu est transmis au comparateur 22. Le convertisseur 20 comprend également un compteur de temps 28 qui reçoit les signaux de commande S12, S13, et qui calcule une valeur numérique 815 représentative d'une durée. Le fonctionnement du convertisseur 20 selon l'invention est le suivant : En fonction de l'excursion maximale A du signal analogique d'entrée 810 et de la résolution N de la valeur numérique de sortie S, on détermine un quantum q de la façon suivante : A l'instant initial, le bloc 24 d'incrémentationdécrémentation calcule une valeur numérique initiale 814'qui est convertie par le bloc 26 en une valeur initiale analogique de comparaison S11' Lorsque le signal analogique d'entrée 810 est supérieur au signal analogique de comparaison 811 de plus de q/2, le bloc comparateur 22 transmet au bloc 24 d'incrémentation-décrémentation un signal 812 de commande d'incrémentation de la valeur numérique. Le bloc 24 calcule alors une nouvelle valeur numérique S14 en incrémentant le bit le moins significatif de la valeur 814 précédemment calculée. Lorsque le signal de comparaison 811 est supérieur au signal analogique d'entrée S10 de plus de q/2, le bloc comparateur 22 transmet au bloc 24 d'incrémentation-décrémentation un signal S13 de décrémentation. Le bloc 24 calcule alors une nouvelle valeur numérique S14 en décrémentant le bit le moins significatif de la valeur S14 précédemment calculée. Lorsque la valeur absolue de la différence entre les signaux 810 et 811 est inférieure à q/2, le comparateur 22 ne transmet pas de signaux de commande S] , Sg, au bloc 24 qui maintient la valeur numérique S14 précédemment calculée. A chaque fois que le bloc comparateur 22 émet un signal de commande d'incrémentation S12 ou de décrémentation 813 au bloc 24, le signal est également transmis au compteur de temps 28 qui, par exemple, incrémente un compteur. A réception d'un nouveau signal de commande d'incrémentation S12 ou de décrémentation S13, le compteur de temps 28 remet à zéro le compteur et recommence une incrémentation du compteur, et fournit une valeur numérique S15 correspondant à la durée écoulée depuis la réception du signal de commande précédent. Le convertisseur 20 selon la présente invention fournit donc des couples de valeurs numériques S, 815'La valeur numérique S14 représente la valeur du signal analogique 810 à un instant donné et la valeur numérique S15 représente la durée écoulée depuis la fourniture du couple de valeurs précédent. Pendant une phase initiale, le convertisseur 20 selon l'invention calcule successivement un nombre plus ou moins important de valeurs numériques 814 qui varient de la valeur numérique initiale à une valeur numérique représentative du signal analogique Silo. En fonctionnement normal, le convertisseur 20 selon la présente invention ne fournit pas de valeurs numériques S14 à intervalles réguliers mais, au contraire, fournit des valeurs numériques 814 de façon irrégulière selon les variations du signal analogique d'entrée S10' La figure 3 représente un exemple de réalisation du convertisseur 20 selon la présente invention. En traits pointillés sont représentés le bloc comparateur 22, le bloc d'incrémentation-décrémentation 24 et le bloc de conversion numérique-analogique 26. Le compteur de temps 28 n'est pas représenté. Selon le présent exemple de réalisation, lorsqu'un bloc 22,24, 26 a réalisé une action, il transmet au bloc suivant (selon le sens de transmission des données analogiques et des données numériques associées) un signal numérique de requête à un bit pour commander la réalisation d'une action par le bloc suivant. Le bloc suivant transmet, après avoir réalisé l'action commandée, au bloc précédent un signal numérique d'acquittement. A la réception du signal d'acquittement, le bloc précédent ne réalise plus d'action jusqu'à réception d'un signal de requête par le bloc qui le précède. Ainsi, le bloc comparateur 22 transmet au bloc 24 d'incrémentation-décrémentation un signal de requête 830 et reçoit du bloc 24 un signal d'acquittement Sg. De même, le bloc 24 transmet au bloc 26 de conversion numérique-analogique un signal de requête 832 et reçoit du bloc 26 un signal d'acquit- tement S33. Enfin, le bloc 26 transmet au bloc comparateur 22 un signal de requête 834 et reçoit du bloc comparateur 22 un signal d'acquittement 835. Le bloc comparateur 22 comprend un comparateur 35 recevant en entrée le signal analogique 810 à convertir, le signal analogique de comparaison S11 et le signal de requête S34 émis par le bloc de conversion 26. Le comparateur 35 fournit deux signaux numériques Sgg, 837 à un bit. Lorsque le signal S34 est égal à "0", le comparateur 35 émet en sortie des signaux S36, S37 égaux à "0". Lorsque le signal de requête 834 est égal à"l", le comparateur 35 effectue la comparaison entre les signaux 810 et 811'Lorsque la valeur absolue de la différence entre le signal 810 et le signal S est supérieure à q/2, le signal S36 est mis à "1" et le signal S37 est maintenu à 110" si 810 est supérieur à S11 et le signal S36 est maintenu à"0"et le signal 837 est mis à "1" si 810 est inférieur à 811'Lorsque la valeur absolue de la différence entre le signal 810 et le signal S11 est inférieure à q/2, les signaux S36, S37 sont maintenus à "0". Le signal 836 est transmis à une entrée d'une première porte logique appelée porte de Muller 38. Le signal S37 est transmis à une entrée d'une seconde porte de Muller 39. Une porte logique de Muller reçoit deux signaux numériques. Lorsque les signaux d'entrée sont égaux, le signal de sortie est égal aux signaux d'entrée. Lorsque les deux signaux d'entrée sont différents, la porte de Muller maintient le signal de sortie à la valeur précédente. Les secondes entrées des première et seconde portes de Muller 38,39 reçoivent le signal d'acquittement S31 du bloc 24. La sortie de la porte de Muller 38 correspond au signal de commande S12 et alimente une première entrée d'une porte logique OU 40 et une première entrée d'une porte logique NON OU 42. La sortie de la deuxième porte de Muller 39 correspond au signal de commande S13 et alimente les deuxièmes entrées des portes logiques 40,42. La sortie de la porte OU 40 correspond au signal de requête S30. La sortie de la porte NON OU 42 correspond au signal d'acquittement S35. Le bloc 24 d'incrémentation-décrémentation comprend une troisième porte de Muller 44 recevant à une première entrée le signal de requête S30 du bloc comparateur 22 et à une seconde entrée le signal d'acquittement S33 du bloc 26 de conversion numérique-analogique. La porte de Muller 44 fournit en sortie un signal 845 numérique de validation à un bit à l'entrée d'un inverseur 46 et à l'entrée d'un bloc de temporisation 47. La sortie de l'inverseur 46 correspond au signal d'acquittement 831 du bloc 24. La sortie du bloc de temporisation 47 correspond au signal de requête 832 du bloc 24. Le bloc de temporisation 47 est tel que, lorsqu 1 il reçoit un signal S45 égal à "1", il fournit un signal S32 égal à "1" à la fin d'une temporisation déterminée, et, lorsqu'il reçoit un signal S45 égal à "0", il fournit un signal S32 égal à "0". Le signal S45 commande également une bascule 50 qui reçoit en entrée les signaux de commande S12, S3. A un front montant du signal S45, la bascule 50 mémorise les valeurs des signaux S12, S13 en entrée et les conserve en mémoire jusqu'à un prochain front montant de Sc ;. La bascule 50 transmet des signaux S'12 et S'13, correspondant respectivement aux valeurs mémorisées des signaux S12 et S13, à une unité 52 d'incrémentation-décrémentation qui calcule la valeur numérique S14'La temporisation du bloc de temporisation 47 est égale à l'estimation de la durée de calcul la plus longue de l'unité 52. Le bloc 26 de conversion numérique-analogique comprend une quatrième porte de Muller 54 dont une première entrée reçoit le signal de requête S32 du bloc 24 et la seconde entrée reçoit le signal d'acquittement S35 du bloc comparateur 22. La porte de Muller 54 fournit un signal Sgg numérique de validation à un bit à un inverseur 55 et à une première entrée d'une porte logique ET 57. La sortie de l'inverseur 55 correspond au signal d'acquittement S33 du bloc 26. Le signal de validation 855 est également fourni à une bascule 56 qui reçoit la valeur numérique S14 et transmet un signal S'14, correspondant à la valeur du signal 814 mémorisée à un convertisseur numérique-analogique 58 ainsi qu'à l'unité 52 d'incrémentation-décrémentation. La porte ET 57 fournit un signal S59 à un bloc de temporisation 60 dont la sortie correspond au signal de requête 834 du bloc 26. La temporisation du bloc 60 est égale à l'estimation de la durée la plus longue de conversion du convertisseur 58. L'unité 52 d'incrémentation-décrémentation calcule la valeur numérique 814 à partir des valeurs des signaux de commande S12, S13 mémorisées dans la bascule 50 et de la valeur numérique S'14 mémorisée dans la bascule 56. Lorsque l'unité 52 reçoit un signal S12 à "1" et un signal S13 à "0", elle fournit une nouvelle valeur numérique en incrémentant la valeur numérique S'14 d'un bit. Lorsque l'unité 52 reçoit un signal S12 à "0" et un signal S13 à "1", elle fournit une nouvelle valeur numérique en décrémentant la valeur numérique S'14 d'un bit. La seconde entrée de la porte ET 57, les quatre portes de Muller 38,39, 44,54 et les deux bascules 50, 56 reçoivent un signal d'initialisation S61. Lorsque le signal 861 est mis à "O", les sorties des portes de Muller 38, 39, 44 sont forcées à "0"et la sortie de la porte de Muller 54 est forcée à "1". Lorsque le signal 861 est mis à "1", les sorties des portes de Muller 38, 39,44, 54 conservent leur valeur précédente. Lorsque le signal 861 est mis à "0", les valeurs numériques mémorisées dans les bascules 50,56 sont fixées à des valeurs de référence. Le fonctionnement du convertisseur 20 de la figure 3 est le suivant : A l'état initial, le signal d'initialisation 861 est mis à "0". Le signal de sortie Sgg de la porte ET 57 est donc égal à"0"et un signal de requête S34 égal à"0"est transmis au bloc comparateur 22. Par conséquent, le comparateur 35 n'effectue pas de comparaison et maintient les signaux S36, S37 à "0". Le signal S45 étant égal à "0", la bascule 50 transmet en sortie la valeur de référence mémorisée dans celle-ci. Le signal 855 étant égal à 111"1 la bascule 56 transmet au convertisseur 58 la valeur numérique de référence mémorisée dans celle-ci. Le convertisseur 58 convertit la valeur S, en signal de comparaison 811' Lorsque le signal d'initialisation 861 passe à "1", le signal S59 est mis à"1"entraînant, à la fin de la temporisation, la mise à 11111 du signal de requête S34. Le comparateur 35 est alors actif, c'est-à-dire que les signaux S36, 837 peuvent basculer à T en fonction des variations du signal analogique S10 par rapport au signal analogique de comparaison 811' Dans le cas où l'un des signaux 836 ou S37 est mis à 111", la sortie S12, 813 de l'une des portes de Muller 38,39 passe à "111. Le signal de requête 830 fourni par la porte OU 40 passe donc également à "111 indiquant ainsi au bloc 24 d'incrémentation-décrémentation que le calcul d'une nouvelle valeur numérique S14 est à réaliser. Le signal d'acquittement 835 fourni par la porte NON OU 42 est mis à 11011. Le bloc comparateur 22 indique ainsi au bloc 26 de conversion qu'une comparaison a été réalisée. Le signal 855 de sortie de la quatrième porte de Muller est mis à "0". La bascule 56 maintient en sortie la valeur numérique S, mémorisée dans celle-ci. Le signal S59 est également mis à"0"et un signal de requête égal à "0" est transmis au comparateur 35 qui devient inactif et bloque les deux signaux S36, S37 à "0". Les signaux 830 et S33 étant égaux à "1", le signal de validation S45 de la troisième porte de Muller 44 passe à"l". Au front montant de S45, la bascule 50 mémorise les valeurs des signaux S12 et S13 en entrée et transmet les signaux S'12 et S'13, images de S12 et S13, à l'unité d'incrémentation-décrémen- tation 52. L'unité 52 calcule une nouvelle valeur numérique S14 à partir des signaux S', S'13 reçus et de la valeur numérique S'14 mémorisée dans la bascule 56, comme cela a été décrit précédemment. Le signal S45 est transmis au bloc de temporisation 47. Après l'écoulement de la temporisation du bloc de temporisation 47, un signal de requête 832 égal à "111 est transmis au bloc de conversion 26 indiquant que la valeur S14 a été calculée et est donc prête en entrée de la bascule 56. Le signal de validation S55 fourni par la porte de Muller 54 passe à 11111. Le bloc de conversion 26 transmet au bloc 24 un signal d'acquittement S33 mis à O". Le signal S45 est donc mis à "011 car le signal 830 avait été précédemment mis à "011. La bascule 50 maintient en sortie les signaux S'i S'13 correspondant respectivement aux valeurs des signaux S12 et S13 mémorisées au dernier front montant de Sg. Au front montant du signal S55, la bascule 56 mémorise la valeur S14 en entrée et transmet le signal S'14 correspondant au convertisseur 58. Le signal S59, égal à"l", est parallèlement transmis au bloc de temporisation 60. A l'achèvement de la temporisation, un signal de requête 834 égal à, i" est transmis au bloc comparateur 22 indiquant que le signal 811 a été converti et autorisant ainsi le comparateur 35 à effectuer une comparaison entre le signal 810 et le nouveau signal S11. Pour résumer le fonctionnement du convertisseur, on peut dire que, tant que la différence entre les signaux analogiques S10 et 811 est inférieure à un seuil, le signal de requête S30 est à "0", ce qui empêche le calcul d'une nouvelle valeur numérique S14 par le bloc d'incrémentation-décrémentation 24. Lorsque la différence entre les signaux analogiques 810 et S11 dépasse le seuil, le signal de requête 830 est mis à"l", ce qui autorise le calcul d'une nouvelle valeur numérique S14 par le bloc 24. Le signal de requête S34 est alors mis à"Oiv inhibant ainsi le comparateur 35 le temps que la nouvelle valeur numérique S14 soit calculée par le bloc 24, puis convertie en signal analogique de comparaison S11 par le bloc de conversion 26. Le signal S34 est ensuite remis à "1", pour autoriser à nouveau la comparaison entre les signaux 810 et S11. Le convertisseur selon la présente invention est dit asynchrone dans la mesure où il fonctionne en l'absence d'un signal d'horloge. Selon une variante de l'invention, la valeur numérique S14 peut subir un traitement numérique avant d'être convertie en un signal analogique de comparaison S11 par le bloc de conversion 26. Le traitement peut consister en un filtrage numérique de sorte que le convertisseur selon l'invention réalise simultanément une opération de conversion et de filtrage du signal analogique. Le bloc de conversion 26 peut, en outre, comporter des moyens de mémorisation des dernières valeurs numériques calculées par le bloc 24. Une valeur numérique intermédiaire peut être calculée par un traitement numérique sur les valeurs numériques mémorisées et être ensuite convertie en signal analogique de comparaison Sil. Selon une autre variante de l'invention, le bloc d'incrémentation-décrémentation 24 ne produit pas directement en sortie les valeurs numériques représentatives du signal analogique d'entrée mais réalise un traitement numérique sur les valeurs numériques pour produire de nouvelles valeurs numériques modifiées, adaptées par exemple aux traitements réalisés ultérieurement. Les figures 4,5 et 6 représentent, à titre d'exemple, une courbe 70 d'une portion d'un signal analogique S10 et les courbes 71 et 72 obtenues par une simulation fonctionnelle, correspondant à la conversion du signal analogique représenté par la courbe 70, respectivement par le convertisseur synchrone 10 de la figure 1 et le convertisseur asynchrone 20 selon l'invention. Dans cet exemple, l'excursion maximale du signal analogique S10 est de 5 volts, la résolution du convertisseur synchrone 10 et du convertisseur asynchrone 20 est de 6 bits, le temps d'un cycle de calcul du convertisseur synchrone 20 est pris sensiblement égal à la somme des temporisations des deux blocs de temporisation 47 et 60 du convertisseur asynchrone 20, la fréquence d'échantillonnage du convertisseur synchrone 10 est de 25 MHz et le quantum q du convertisseur asynchrone 20 est fixé à 0,0793 volt. Les deux convertisseurs 10,20 calculent de nouvelles valeurs numériques à des instants différents. Le convertisseur asynchrone 20 selon la présente invention calcule peu de nouvelles valeurs numériques lorsque le signal analogique en entrée varie peu, et calcule des nouvelles valeurs numériques à des intervalles rapprochés lorsque le signal en entrée varie fortement. En outre, le convertisseur asynchrone ne calcule pas deux fois de suite une même valeur numérique. Le convertisseur synchrone 10 calcule de nouvelles valeurs numériques à la période d'échantillonnage, si bien que, comme cela apparaît sur la figure 4, lorsque le signal analogique varie peu, le convertisseur synchrone 10 peut calculer plusieurs fois de suite une même valeur numérique. Il en résulte que, pour un même nombre de valeurs numériques calculées, la courbe 72 du signal converti par le convertisseur selon l'invention suit davantage le signal analogique que la courbe 71 du signal converti par le convertisseur synchrone. Si l'on souhaite obtenir avec un convertisseur synchrone une courbe 71 proche de la courbe 72, il est nécessaire d'augmenter la fréquence d'échantillonnage du convertisseur. Le nombre de valeurs numériques calculées par le convertisseur synchrone est alors plus important que le nombre de valeurs numériques calculées par le convertisseur selon l'invention. La consommation en courant du convertisseur asynchrone selon l'invention est alors plus faible que celle du convertisseur synchrone. La présente invention est particulièrement adaptée dans le cas où le signal analogique à convertir évolue globalement peu dans le temps mais peut présenter des variations importantes pendant de courts instants. Il s'agit, par exemple, d'un signal analogique correspondant à un électrocardiogramme ou à un signal vocal. En effet, pour un tel signal, la fréquence du signal d'horloge d'échantillonnage CL1 du convertisseur synchrone est nécessairement élevée, et le nombre de valeurs numériques calculées est alors important. Au contraire, le signal analogique évoluant globalement peu, le nombre de valeurs numériques calculées par le convertisseur asynchrone selon l'invention est réduit. En outre, dans le cas où le convertisseur synchrone utilisé est un convertisseur à approximations successives, le calcul d'une valeur numérique suppose, comme cela a été expliqué précédemment, la réalisation de N cycles de calcul, N étant la résolution du convertisseur. Pour le convertisseur selon la présente invention, le calcul d'une valeur numérique ne nécessite qu'un unique cycle de calcul. La consommation en courant du convertisseur asynchrone, pour le calcul d'une seule valeur numérique, est donc inférieure à celle d'un convertisseur à approximations successives. Le convertisseur asynchrone selon l'invention est donc particulièrement adapté pour des applications à basse consommation. Le convertisseur peut, par exemple, être utilisé dans des systèmes embarqués fonctionnant sur batteries. En outre, le déclenchement du calcul d'une valeur numérique, pour le convertisseur asynchrone selon l'invention, n'est pas initié par le front montant d'une horloge. Par conséquent, il n'y a pas de pics de consommation de courant dans le convertisseur asynchrone. Au contraire, les variations de courant sont plus régulières. Le rapport signal sur bruit s'en trouve amélioré. De plus, le rayonnement électromagnétique du convertisseur est réduit par rapport à un convertisseur synchrone classique. Par conséquent, le présent convertisseur est particulièrement adapté à des applications dans lesquelles les contraintes en rapport signal sur bruit et/ou rayonnement électromagnétique sont sévères. Le convertisseur peut, par exemple, être utilisé dans des systèmes de mesure ou dans des applications en télécommunications. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. REVENDICATIONS 1. Procédé de conversion analogique-numérique, calculant une succession de valeurs numériques de sortie (S) représentatives d'un signal analogique d'entrée (810), comprenant les étapes suivantes : - déterminer un signal analogique de comparaison (S11) à partir de la dernière valeur numérique de sortie calculée ; - comparer le signal analogique d'entrée avec le signal analogique de comparaison ; et - calculer une nouvelle valeur numérique de sortie lorsque la valeur absolue de la différence entre le signal analogique d'entrée et le signal analogique de comparaison est supérieure à un seuil déterminé. 2. Procédé selon la revendication 1, dans lequel, pour chaque nouvelle valeur numérique de sortie (sol4) calculée, il est calculé une valeur numérique complémentaire (S) représentative de la durée écoulée depuis le calcul de la dernière valeur numérique de sortie. 3. Procédé selon la revendication 1, dans lequel le signal analogique de comparaison (sil) correspond à la conversion de la dernière valeur numérique de sortie (sol4) calculée. 4. Procédé selon la revendication 1, dans lequel le signal analogique de comparaison correspond à la conversion d'une valeur numérique intermédiaire obtenue par un traitement numérique de valeurs numériques de sortie précédemment calculées. 5. Procédé selon la revendication 1, dans lequel, lorsque le signal analogique d'entrée (silo) est supérieur au signal analogique de comparaison (sil) du seuil déterminé, la nouvelle valeur numérique de sortie (S) est calculée en incrémentant la dernière valeur numérique de sortie d'un incrément déterminé, et, lorsque le signal analogique de comparaison est supérieur au signal analogique d'entrée du seuil déterminé, la nouvelle valeur numérique de sortie est calculée en décrémentant la dernière valeur numérique de sortie d'un décrément déterminé. 6. Convertisseur analogique-numérique (20) calculant une succession de valeurs numériques (sol4) de sortie représentatives d'un signal analogique d'entrée (solo) comprenant : - un moyen de conversion (26) pour déterminer un signal analogique de comparaison (sil) à partir de la dernière valeur numérique de sortie calculée ; - un comparateur (22) pour comparer le signal analogique d'entrée avec le signal analogique de comparaison et émettre un signal de commande (sol2, S13) lorsque la valeur absolue de la différence entre le signal analogique d'entrée et le signal analogique de comparaison est supérieure à un seuil déterminé et - un moyen de calcul (24) pour calculer une nouvelle valeur numérique de sortie à réception du signal de commande. 7. Convertisseur selon la revendication 6, dans lequel lorsque le moyen de conversion (26) est en train de déterminer le signal analogique de comparaison (sil) ou lorsque le moyen de calcul (24) est en train de calculer la nouvelle valeur numérique de sortie (S), le comparateur (22) émet un signal de commande (sol2, S13) d'une valeur déterminée. 8. Convertisseur selon la revendication 6, dans lequel le moyen de calcul (24) comporte un élément de mémorisation (50) dans lequel est mémorisée la valeur du signal de commande (sol2, S13), et qui est relié à une unité de calcul (52) de la nouvelle valeur numérique de sortie (S), une nouvelle valeur de signal de commande étant écrite dans l'élément de mémorisation lorsque le comparateur (22) transmet au moyen de calcul un signal de requête d'écriture (S30). 9. Convertisseur selon la revendication 6, dans lequel le moyen de conversion (26) comporte un élément de mémorisation (56) dans lequel est mémorisée la valeur numérique (sol4) fournie par le moyen de calcul (24) et qui est relié à un convertisseur numérique-analogique (58), une nouvelle valeur numérique étant écrite dans l'élément de mémorisation lorsque le moyen de calcul transmet au moyen de conversion un signal de requête d'écriture (S32).