Brevet FR2841083A1 — publié le 20031219

L'invention se rapporte au domaine des transmissions de donnees numeriques et concerne la reception d'au moins deux flux de donnees numeriques sur un ou plusieurs dispositifs d'exploitation. Plus specifiquement, I'invention concerne une interface de communication entre un serveur et au moins un terminal-recepteur apte a recevoir une pluralite de flux de transport et a exploiter simultanement au moins deux flux de transport parmi les flux re,cus. Le developpement des techniques numeriques de traitement du signal (codage, modulations, compression ect...), notamment dans le domaine de la television numerique, a permis une nette augmentation du debit de transmission de flux binaires. La numerisation des signaux TV, combinee au developpement des circuits integres de traitement rapide a permis ['application des techniques initialement reservees aux donnees informatiques a des donnees representant des programmes audiovisuals. Ainsi, dans le domaine de la television numerique, les operateurs peuvent desormais diffuser simultanement, dans un meme canal de transmission, plusieurs programmes comprimes, totalement ou partiellement cryptes. Les abonnes vent generalement equipes de terminaux de reception munis d'un ou de plusieurs processeurs de securite integres aux terminaux ou 2 0 associes a un decodeur destine a verifier si 1'abonne est autorise a recevoir une partie ou la totalite des programmes diffuses. Les terminaux de reception peuvent etre soit des recepteurs de television soit des ordinateurs munis d'un ou de plusieurs tuners. Ainsi, il est possible de simultanement, voir un programme et l'enregistrer, voir un premier programme et enregistrer un ou plusieurs autres programmes sur un ou plusieurs supports d'enregistrement, exploiter la fonctionnalite PIP (pour Picture In Picture) pour voir deux ou plusieurs programmes sur le meme ecran. Cependant, cette possibilite est limitee par le fait que la plupart des processeurs equipant les decodeurs traitent les informations de fa,con paralleles, la plupart des interfaces connues dans 1'art anterieur etant concues pour recevoir un seul flux de transport a la fois et delivrer au terminal de reception un seul programme a la foist Rappelons que contrairement a une liaison eerie, dans laquelle les donnees vent transmises bit par bit sur une seule vole de transmission, dans une liaison pa ral lele les don nees vent tra nsmises si multanement N bits par N bits su r N voies differentes. N etant un nombre entier qui depend du type de bus utilise. N peut etre egal a 8, 16 ou 32 bits. Les voies de transmission peuvent etre N lignes physiques, auquel cas, chaque bit est envoye sur une ligne physique, ou realisees a partir d'une seule ligne physique divisees en plusieurs sous- canaux par division de la bande passante. Cheque bit etant alors transmis sur une frequence differente. La demande de brevet internationale WO-A-0143444 du 12 Decembre 2000 decrit un procede pour ameliorer ['interface avec un decodeur recevant un multiplex contenant au moins une portion d'au moins un paquet de donnees. Dans ce procede, un identifiant unique est associe a la source audit paquet de donnees et un nouveau multiplex est genere contenant au moins ladite portion du paquet de donnees et au moins une portion d'un deuxieme paquet de donnees. Le nouveau multiplex est ensuite transmis avec l'identifiant unique pour indiquer que la source du nouveau multiplex est celle de ladite portion du paquet de donnees. Un inconvenient de cette methode provient du fait que la modification du flux de donnees en entree et la generation d'un nouveau multiplex necessitent des ressources supplementaires dans le decodeur qui en accroissent la complexite et le cout. En effet, il est necessaire de rajouter au multiplex un motif de synch ronisation des paquets en particu l ier lorsq ue ces dern iers vent de long ueu rs variables. Une deuxieme solution connue dans l'art anterieur, decrite dans le 2 0 brevet americain US-A-6,298,400 du 2 octobre 2001 consiste a effectuer une conversion parallele-serie de ['ensemble des signaux paralleles pour obtenir un seul signal eerie. Un inconvenient de cette methode provient du fait que ['interface doit supporter une frequence de fonctionnement elevee qui n'est pas compatible avec 2 5 la plupart des interfaces actuellement disponibles sur le marche et qui peut occasionner des problemes de faisabilite lies notamment au rapport signal/bruit qui augmente avec la vitesse de communication. Le but de i'invention est d'adapter les interfaces existantes de sorte qu'elles permettent de recevoir simultanement plusieurs flux de transport en utilisant 3 0 des oscillateurs standards pour generer une frequence de fonctionnement compatible avec les composants d'interface existent sans avoir des problemes de conception lies a des frequences de communication trop elevees. L'invention preconise un procede de communication entre un serveur et au moins un terminal-recepteur muni d'un module de controle d'acces apte a recevoir une pluralite de flux de transport et a exploiter simultanement au moins deux flux de transport parmi les flux rec,us. Le procede selon ['invention comporte les etapes suivantes: - obtenir au moins deux flux de transport paralleles, - entrelacer les flux de transport paralleles obtenus a l'etape precedente pour delivrer un flux de transport unique, - identifier chacun desdits flux paralleles contenus dans le flux de transport unique a cheque changement de phase d'un signal d'horloge prealablement genere. Dans une premiere variante, I'entrelacement est realise octet par octet. Selon un mode prefere de realisation de ['invention, la frequence du signal d'horloge est de 9 MHz. Les flux de transport re,cus en entree peuvent etre des signaux serie ou des signaux paralleles. On effectue de preference les etapes supplementaires consistent a generer au moins deux signaux de sortie series synchrones a partir de chaque flux de transport unique. 2 0 Avantageusement, pour cheque flux de transport unique, on genere un nombre entier superieur a 1 (n) de signaux de sortie d'un nombre de bits (m) superieur a 1 tel que le produit desdits nombres (n x m) soit egal au nombre de bits du flux de transport unique. On genere deux signaux de sortie series et le premier signal de 2 5 sortie serie represente le bloc de bits de poids le plus fort du flux de transport unique et le deuxieme signal de sortie serie represente le bloc de bits de poids le plus faible audit flux de transport unique. On identifie en outre chacun desdits flux paralleles contenus dans le flux de transport unique a chaque changement d'etat d'au moins un signal 3 0 d'identification. On utilise la broche affectee au signal d'initialisation de ['acquisition du signal d'entree (MISTRT) pour transmettre le signal d'identification. On identifie en outre chacun desdits flux paralleles contenus dans le flux de transport unique en leur affectant des valeurs d'octet de depart distinctives. Le flux de transport unique est avantageusement surechantillonne d'un nombre de fois egal a la partie entiere de la moitie du nombre de flux de transport paralleles contenus. L'invention concerne egalement une interface de communication ;:entre un serveur et au moins un terminal-recepteur apte a recevoir une pluralite de flux de transport et a exploiter simultanement au moins deux flux de transport parmi les flux re,cus. L'interface selon ['invention comporte: - un generateur d'un signal d'horloge, - un module d'entree comportant un etage de multiplexage destine a obtenir au moins deux flux de transport paralleles a partir de flux selectionnes en entree parmi la pluralite de flux de transport rec, us et un etage d'entrelacement destine a generer un flux de transport unique contenant les flux selectionnes en entree, lesdits flux selectionnes etant identifies a chaque changement de phase du signal d'horloge. - un module de sortie comportant un etage de desentrelacement destine a restituer les deux flux selectionnes en entree a partir du flux de transport unique a chaque changement de phase du signal d'horloge, deux convertisseurs serie/parallele (respectivement parallele/serie) destines chacun a fournir a un etage 2 0 de demultiplexage un signal serie (respectivement parallele) en fonction d'un deuxieme signal de selection SELTSO. Selon ['invention, le generateur du signal d'horloge delivre simultanement au module d'entree et au module de sortie un signal de frequence 9 MHz. 2 5 Le module d'entree comporte au moins un bloc de conversion recevant un flux de transport unique et apte a generer au moins deux signaux de sortie series synchrones. De preference, le bloc de conversion est apte a generer, pour chaque flux de transport unique, un nombre entier superieur a 1 (n) de sortie d'un 3 0 nombre de bits (m) superieur a 1 tel que le produit (n x m) desdits nombres soit egal au nombre de bits du flux de transport unique. Le module d'entree comporte plusieurs moyens de conversion de signal et des moyens de selection des moyens de conversion a utiliser en fonction diun signal de commande. Le module de sortie comporte plusieurs moyens de conversion de signal et des moyens de selection des moyens de conversion a utiliser en fonction d'un signal de commande. Le signal de commande depend du type d'interface et du mode de fonctionnement d'un module de controle d'accbs. Les caracteristiques et avantages de ['invention ressortiront de la description qui va suivre, prise a titre d'exemple non limitatif, en reference aux figures annexbes dans lesquelles: - la figure 1 illustre schematiquement une interface selon ['invention associee a un module de controte d'acces, dans un premier mode de realisation. - la figure 2 represente un diagramme temporel illustrant un flux de transport delivre par ['interface de la figure 1. - la figure 3 illustre un deuxieme mode de realisation de ['invention et la figure 4 en montre un diagramme temporel d'un troisieme mode de realisation. - la figure 5 schematise une possibilite supplementaire de ['invention avec une selection de type de conversion. La description suivante sera faite dans le cadre d'une application particuliere de ['invention dans le domaine de la television numerique pour recevoir des flux numeriques de programmes audiovisuals diffuses par un operateur. 2 0 Rappelons que la norme MPEG-2 decrit le multiplexage des composantes de programmes ou des programmes qui se presentent sous la forme de flux elementaires numeriques ES (pour Elementary Streams). La premiere operation du multiplexage consiste a convertir les flux binaires des composantes de programmes en flux elementaires de paquets (Packetised Elementary Streams ou PES). Un paquet est constitue d'un en-fete qui indique en particulier la composante a laquelle appartient le paquet, la longueur du paquet et les references temporelles pour le decodage et la presentation du paquet ainsi que d'une partie a longueur variable contenant le flux elementaire proprement cit. Les PES vent organises ensuite en deux sortes de flux suivant l'utilisation qui en est faite: 3 0 - le flux > (Program Stream) utilise pour le stockage ou le travail sur machine informatique, - le flux > TS (Transport Stream) utilise pour le transport et la diffusion. Les flux de transport TS vent constitues par une succession de paquets de longueurs fixes precedes chacun par un en-fete qui identifie le flux elementaire (Packet Identifier PI D) contenu dans le paquet ainsi que l'ordre de succession des paquets. Pour qu'un recepteur puisse associer un programme a chaque >, une table de correspondence (Programm Map Table) indiquant pour chaque programme le PID correspondent est transmise dans le flux de transport. Le flux de transport vehicule egalement une table d'acces conditionnel (Conditional Acces Table) qui permet d'informer le terminal recepteur sur le systeme d'acces conditionnel utilise par les programmes a acces conditionnel et fournit les valeurs des PID des paquets contenant les messages transportant les titres de controle d'acces ECM (pour Entitlement Control Message) ainsi que les message transportant les titres de gestion d'acces EMM (pour Entitlement Management Message) destines a l'equipement de desembrouillage. La figure 1 illustre une interface de communication 2 destinee a etre integree dans un decodeur de programmes audiovisuals diffuses par un operateur de television ou par un fournisseur de service IP vers au moins un terminal-recepteur muni d'un module de contr61e d'acces 4. Le terminal de reception est apte a recevoir une pluralite de flux de transport PTS1, PTS2, STS1, STS2 et a exploiter simultanement au moins deux flux de transport parmi les flux requs. De fa,con connue en soi, le decodeur comporte une unite centrale de traitement 5 destinee a fournir des signaux de commande au module de controle d'acces 4. Ce dernier comporte un processeur de securite pour verifier les droits d'acces d'un utilisateur aux differents programmes et services vehicules par les flux de transport. L'interface 2 comporte un module d'entree 6, un module de sortie 8 2 5 et un generateur 10 d'un signal d'horloge MCLKI. En reference aux figures 1 et 2, on decrit ci-apres un premier mode de realisation de ['invention. Le module d'entree 6 comporte un etage de multiplexage 12 destine a selectionner au moins deux flux de transport paralleles parmi la pluralite de flux de transport requs et un etage d'entrelacement 14 destine a generer un flux de transport unique TSU contenant les deux flux selectionnes en entree. Si l'un des flux selectionnes en entree n'est pas de forme parallele, une conversion prealable est effectuee pour obtenir un flux parallele. 11 s'agira de fa,con generale d'une conversion serie-parallele. Un premier signal de selection SELTSI delivre par ['unite centrale 5 donne ['indication du type de liaison (parallele ou eerie) utilise par les flux selectionnes. Le module de sortie 8 comporte un etage de desentrelacement 16 destine a restituer les deux flux selectionnes en entree a partir du flux de transport unique TSU a chaque changement de phase du signal d'horloge MCLKI. Le module de sortie 8 comporte en outre deux convertisseurs serie/parallele (respectivement parallele/serie) respectivement 18 et 20 destines chacun a fournir a un etage de demu lti pl exage 24 u n signal serie (respectivement parallel e) en foncti on d ' u n lo deuxieme signal de selection SELTSO. Le module de controle d'acces 4 comporte un etage de desentrelacement 30, un etage de multiplexage 32, un premier generateur d'horloge 34, un deuxieme generateur d'horloge 36, un bloc de calcul 38 et un etage de desentrelacement 40. En fonctionnement, I'interface 2 re,coit par exemple deux flux de transport paralleles PTS1 et PTS2, et deux flux de transport serie STS1 et STS2. La figure 2 represente un diagramme temporel illustrant un signal d'entree serie TSI re,cu par ['interface 2. La frequence des flux TSI est generalement comprise entre 5 et 9 MHz. En sortie, un flux combine de deux flux d'entree est 2 0 obtenu avec une frequence de 9 MHz. Le signal MISTRT represente un signal d'initialisation de ['acquisition du signal d'entree TSI (correspondent a un debut de paquet) et le signal MIVAL represente un signal de validation de ['operation d'acquisition. L'unite centrale 5 envoie au module d'entree 6 un signal SELTSI 2 5 indiquant la forme serie ou parallele de chacun des deux flux d'entree qui doivent etre selectionnes parmi les quatre flux d'entree PTS1, PTS2, STS1 et STS2. A reception du signal SELTSI, I' etage de multiplexage 12 selectionne deux flux de transport pour obtenir deux flux paralleles en sortie. Les flux selectionnes vent ensuite entrelaces par l'etage d'entrelacement 14 pour former un signal unique de sortie TSU. 3 0 L'entrelacement est real ise octet par octet a u ne freq uence de 9 M Hz. L'etage d'entrelacement 14 indique au generateur d'horloge 10 le changement de phase permettant d'identifier chacun des flux de transport selectionnes en entree. Le signal correspondent est represente par EDGESEL en figure 1. Comme on peut le voir sur la figure 2, pour le premier flux 3 5 selectionne par le signal SELTSI, I'acquisition demarre au front montant 50 du signal d'horloge MCLKI et pour le deuxieme flux selectionne par le signal SELTSI, I'acquisition demarre au front descendant 52 du signal d'horloge MCLKI. Ces acquisitions vent validees respectivement par l'etat haut 54 du signal MIVAL. En reference a la figure 1, le signal TSU est transmis a l'etage de desentrelacement 30 du module de controle d'acces 4 qui delivre a l'etage de multiplexage 32 deux signaux paralleles permettant de reconstituer deux flux de transport classiques. Ces flux de transport classiques 56, 58 vent ensuite fournis au bloc de calcul 38 pour traitement. Apres traitement, le bloc de calcul 38 transmet le premier et le deuxieme flux de transport classiques 56bis, 58bis a l'etage de ddsentrelacement 40 qui delivre a ['interface 2 le flux de transport TSU comprenant deux flux entrelaces. Ce flux TSU est desentrelace dans ['interface 2 par l'etage de desentrelacement 16 qui restitue les deux flux selectionnes en entree a partir du flux de transport unique TSU a chaque changement de phase du signal d'horloge MCLKI a 9 MHz. Les signaux obtenus a ce stade vent convertis en signaux series respectivement par le bloc de conversion parallele-serie 18 et le bloc de conversion parallele-serie 20, si on souhaite une sortie eerie, sur indication du deuxieme signal de selection SELTSO delivre par ['unite centrale 5. 2 0 Les signaux obtenus vent ensuite appliques a ['entree de l'etage de demultiplexage 24 qui affecte un canal de sortie a chacun des flux. Les flux delivres pourront ainsi etre exploitee simultanement dans un meme appareil de reception ou dans deux appareils differents tels que par exemple un recepteur TV pour visualiser le contenu de l'un des deux flux et un magnetoscope 2 5 numerique ou analogique pour enregistrer le contenu de l'autre flux, ces fonctionnalites pouvant etre integrees dans un seul appareil. On decrit ci-apres un deuxieme mode de realisation de ['invention particulierement illustre a la figure 3. Le premier mode de realisation donne ci-dessus permet le traitement d'une multiplicite de flux d'entree et ce, en limitant la frequence d'horloge necessaire. A titre d'exemple, sur une base de deux flux d'entree echantillonne a 9 MHz, on obtient un flux de transport unique egalement echantillonne a 9 MHz. Ce faisant, on limite le nombre de broches de connection qui vent necessaires pour communiquer le flux de transport unique au module de controle d'acces 4 qui va ['exploiter. Deuxieme mode de realization Dans un souci de toujours limiter le nombre de connection physique necessaire a la communication de donnees, tout en limitant la frequence d'echantillonnage imposes, on presents ici le deuxieme de mode de realisation de ['invention qui trouvera particulierement son application pour le transport de plus de deux flux sur le flux de transport unique. Pour ce faire, outre la conversion precedemment decrite a partir de flux paralleles obtenus pour generer un flux de transport unique, on combine une autre conversion. Les operations de conversion additionnelles vent avantageusement realisees a la suite de ['operation precedente et consistent, a partir du flux de transport unique a obtenir en sortie un flux supporte par plusieurs signaux transportant en serie des bits de donnees du flux de transport unique. La forme du flux de sortie finalement obtenue est done intermediaire entre la liaison parallele et la liaison eerie. Pour la suite de la description, le terme dibit est employe pour definir 2 0 ce format. Des operations de conversion contraires vent produites par le module de sortie 8 pour obtenir un flux parallele ou serie exploitable par le terminal recepteur. La figure 3 presente ce mode de real isation avec u n exe mple de 2 5 conversion de quatre flux de transport en entree. Comme dans le cas du premier mode de realisation, des flux de transport parallele vent obtenus a partir des flux d'entree STS1, STS2 qui vent de type eerie. Ensuite, on opere l'etape d'entrelacement egalement precedemment 3 0 decrite au niveau de l'etape d'entrelacement 14. A partir de quatre flux paralleles T1, T2, T3, T4, les taches d'entrelacement permettent d'obtenir deux flux de transport unique TSU en sortie. Deux blocs de conversion 60, 61 vers le format dibit vent alors presents pour recevoir chacun un flux de transport unique TSU. Dans le cas de l'exemple, les flux de transport parallble d'indice impair (T1, T3) vent entrelaces dans le flux TSU rec,u par le bloc de conversion 60. Les flux de transport parallele d'indice pair (T2, T4) vent entrelaces dans le deuxieme flux de transport unique re,cu par le bloc de conversion 61. A ce niveau, les blocs de conversion 60, 61 transforment les flux de transport unique TSU pour generer, a partir de chacun de ses flux, au moins deux signaux de sortie series synchrone. A titre prefere, on genere pour chacun des flux de transport TSU deux signaux de sortie. Dans un exemple de quatre flux entrant a 8 bits de frequence 9 MHz, on obtient en sortie quatre signaux (deux par flux de transport unique TSU) a une frequence de 36 MHz. Pour chacun des flux de transport unique TSU, le premier signal de sortie serie obtenu represente le bloc de bits de poids le plus fort et le deuxieme signal serie de sortie obtenu represente le bloc de bits de poids le plus faible. Ces divers signaux de sortie series vent reperes respectivement MDI {1,3} (1), MDI {2,4} (1) et MDI {1,3} (0), MDI {2,4} (0). Les quatre flux de transport existent en entree vent done a ce stade transformes et leurs donnees vent portes par quatre signaux apses a etre traites au niveau du module de controle d'acces 4. On comprend aisement que le nombre de broches de connection necessaire a cette communication au module de controle d'acces 4 est ainsi fort limite. Ce faisant, la frequence d'echantillonnage des signaux reste cependant admissible compte tenu du mode de conversion (36 MHz dans le cas de quatre flux entrant au niveau du bloc 14 a 9 MHz). Troisieme mode de realisation Un troisieme mode de realisation de ['invention est illustre par le diagramme temporel de la figure 4. Com me dans le deuxieme mode de real isation, on cherche a eta bl i r 3 0 un bon compromis entre le nombre de broches de connection necessaires a la transmission des signaux et la frequence d'echantillonnage. Ce troisieme mode de realisation trouvera egalement particulierement son application pour le traitement de quatre flux de transport en entree. Ce mode de realisation permet d'entrelacer dans un seul flux (flux de transport unique), une multiplicite (en particulier 4) de flux de transport en entree. Selon le premier mode de realisation de ['invention, deux flux de transport en entree vent presents sur un flux de transport unique et vent chacun identifies suivant le niveau haut ou teas des signaux d'horloge MCLKI. Ce reperage evite toute ambigute entre deux signaux de transport en entree contenus sur le flux de transport unique. Pour permettre d'exploiter plus de deux flux de transport en entree, on utilise des moyens d'identification supplementaires. Suivant une premiere variante, ces moyens d'identification supplementaires consistent en un signal d'identification qui pourra par exemple etre porte par la broche normalement affecte au signal MISTRT. En effet, le signal MISTRT est redondant avec ['octet de depart ce qui permet de s'affranchir de sa presence et d'utiliser sa broche de connection a d'autres fins notamment pour la communication d'un signal d'identification. La ligne MISTRT1 presente a la figure 4 s'inscrit dans ce cadre. Suivant le niveau haut ou teas du signal MISTRT1, on identifie deux types de flux de transport d'entree. Dans l'exemple de traitement de quatre flux de transport en entree, 2 0 ils vent identifies par padres par les changements d'etat du signal d'horloge MCLKI. Au sein de chaque padre, I'ambigute est levee par l'intermediaire du signal d'identification MISTRT1. En effet, il suffit d'affecter a l'un des flux de la padre un etat teas du signal d'identification MSTRT1 et a l'autre composant de la padre, un etat haut du 2 5 signal MISTRT1. De cette fac,on, chaque flux de transport en entree est bien identifie par un couple de coordonnees (etat de MCLKI, etat de MISTRT). Bien entendu, pour l'entrelacement de plus de quatre flux de transport en entree, il suffit d'ajouter des moyens d'identification. 3 0 Suivant une autre variante de realisation des moyens d'identification, on utilise les valeurs d'octet de depart de chacun des flux de transport d'entree pour les distinguer. A cet effet, on modifie la valeur de ['octet de depart (startbyte) de fa, con que deux flux de transport en entree ayant la meme identification sur le signal 3 5 d'horloge aient des valeurs d'octet de depart differentes. De fac, on similaire a la production d' un signal d'identification evoque precedemment, ce moyen additionnel d'identification leve toute ambigute pour deux flux d'entree dont ['acquisition s'effectue sur le meme changement d'etat du signal d'horloge. Ce type de conversion necessite d'augementer la frequence d'echantillonnage mais cela reste limite puisque, pour un multiplexage de quatre flux d'entree, un doublement de la frequence d'echantillonnage suffit. D'une fa,con plus generale, le flux de transport unique obtenu suivant ce mode de realisation est surechantillonne d'un nombre de fois egal a la partie entiere de la moitie du nombre de flux de transport paralleles contenus dans le flux de transport unique. La variante ainsi proposee avec ['exploitation de la valeur de ['octet de depart est egalement representee en figure 4 ou ['identification par les divers valeurs d'octet de depart vent representees par les expressions startbyte TS1, startbyte TS3 et startbyte TS4 dans la ligne de transmission de donnees MDI 1 (7:0). Les trots modes de realisation precedents peuvent etre combines pour accro^'tre le nombre de flux d'entree entrelaces. On decrit enfin, en reference a la figure 5, une possibilite additionnelle de la presente invention. 11 peut en effet s'averer utile ou necessaire de preserver au niveau de ['interface la possibilite de mettre en ceuvre d'autres conversions pour delivrer les signaux de sortie appropries en particulier selon le type ou le mode de travail du module de controle d'acces 4 destine a les recevoir. Cela permet en particulier d'employer des modules d'entree 6 et de 2 5 sortie 8 d'un type generique. Pour ce faire, leur fonctionnalite est adaptative selon le type d'interface ou ils vent implementes et le mode de fonctionnement du module de controle d'acces 4 (selon ce mode, differents types de signaux d'entree peuvent etre requis). 3 0 Dans ce cadre, les modules 6 et 8 comportent plusieurs moyens de conversion en plus de ceux apses a generer le flux de transport unique evoque dans les trots modes de realisation precedents. A noter que le terme moyen de conversion s'entend ici au sens large et comprend une fonction de passthrough (transmission sans traitement). Selon la valeur d'un signal de commande entrant dans les modules 6, 8, desmoyens de selection orientent les signaux concernes vers les moyens de conversion adhoc. On presente a titre non limitatif les divers moyens de conversion qui peuvent etre implementes dans le module d'entree 6. 1 / Conversion vers le format Dibit 11 s'agit des moyens de conversion de flux paralleles ou series decrits precedemment, dans le second mode de realisation ou les deux. Ces moyens vent reperes 60, 61 en figure 5. On note que la figure 5 illustre le cas de la selection de deux flux mais pourrait etre appliquee a un plus grand nombre comme par exemple quatre flux. 2 / Conversion par entrelacement de flux d'entree Plusieurs modes vent possibles: - entrelacement et identification des flux d'entree par les changements de phase d'un signal d'horloge. Cette conversion est semblable a celle decrite dans le second mode de realisation evoque precedemment. Deux flux d'entree y vent reunis sur un seul flux denomme ci-apres 2 0 biphase et ils vent identifies par les fronts montants et descendants du signal d'horloge, sans modification de la frequence d'echantillonnage. Cette operation est schematisee par le bloc d'entrelacement en biphase 76 en figure 5. - entrelacement et identification des flux d'entree par ['octet de 2 5 depart. Ces moyens de conversion comportent des blocs de modification de la valeur de ['octet de depart (72,73) de cheque flux en entree (couramment denomme Start byte) permettant de distinguer les flux. Un bloc d'entrelacement 74 est ensuite present pour entrelacer le 3 o flux ainsi identifies. - entrelacement et identification de flux par un signal d'identification. Un bloc d'entrelacement 75 est egalement present dans ce cas et ['identification des flux entrelaces s'effectue par un signal additionnel d'identification dont les niveaux haut et teas differencient le flux entrelace. A titre d'exemple, ce signal additionnel peut etre le signal MISTRT qui represente le signal d'initialisation de ['acquisition (comme decrit dans le troisieme mode de realisation). - transmission sans traitement. Le signal 3 transmis entre les blocs 12 et 79 correspond au cas de figure ou le module 4 communique selon un mode parallele classique. Aucun traitement n'est effectue si ce n'est eventuellement une conversion serieparalleie par le bloc 70 si l'un des signaux selectionnes en entree du bloc 12 est eerie. - conversion serie D'autres moyens de conversion peuvent etre ajoutes dont coux decrits dans le document US-A-6.298.400 pre-cite. Dans ce cas, les blocs 77, 78 convertissent vers un mode serie classique (si necessaire, si les signaux selectionnes par le bloc 12 vent paralleles). Pour gerer ces differents moyens de conversion, ie module d'entree 6 comporte en outre un bloc de conversion d'entree 70 pour, convertir un flux d'entree serie STSI en flux parallele si le signal de commande CIS indique qu'une conversion du type entrelacement (qui necessite des flux paralleles) est a operer ou si comme indique pour la transmission sans traitement, un des signaux selectionnes en entree est serie et que le mode de communication du module 4 est parallele classique. 2 0 Dans les autres cas, ce bloc 70 est inactif et le flux d'entree serie est conserve pour ['application d'une conversion vers le dibit. Le bloc de multiplexage 12 assure la selection des flux a convertir (dans l'exemple 1 eVou 2 ou aucun) parmi les differents flux en entree, selon le signal SELTSI et le signal de commande CIS. Ensuite, un bloc de selection de sortie 71 choisit les moyens de conversion a utiliser pour ces flux, selon ['information delivree par le signal CIS. Apres la conversion, le bloc d'affectation de sortie 79 etablit la correspondence physique des canaux de sortie Sl vers le (ou les) modules de controle d'acces 4, toujours selon ['information du signal CIS. Dans le module de sortie 8, les elements permettant un traitement inverse de signaux vent presents. Les donnees entrant dans le module de sortie vent reperees par SO *en figure 5. Wiles vent re,cues par un bloc d'affectation d'entree 80 apse, selon le signal CIS, a affecter les flux vers les moyens de conversion appropries qui peuvent etre: - des blocs de conversion depuis le dibit 62,63 - des blocs de desentrelacement 84, 85, 86 (inverses des blocs 74, 75, 76 precedemment decrits) lies a des etages de conversion 82, 83 - des moyens de transmission sans traitement 87, 88. Les signaux issus de ces moyens de conversion vent re,cus par des 1 0 moyens de selection d'entree 81 apses a selectionner les signaux convertis a sorting Cette selection est recue au bloc de multiplexage 24 pour leur sortie sous la forme appropriee dans le canal de sortie approprie, par le signal de commande SELTSO. A noter que les conversions d'entrelacement, hormis la conversion du type biphase, exploitent un signal d'horloge 90 multiple de celui issu du generateur d'horloge 10. La variante envisagee a la figure 5 et ainsi decrite, quant a ['implementation et la selection de plusieurs moyens de conversion peut en outre etre appliquee a tout type de moyens de conversion, y compris sans le mode de 2 0 conversion vers le dibit. Les blocs 87, 88 correspondent a des conversions vers des modes paralleles ou simplement des blocs de transmission sans traitement qui vent necessaires pour pouvoir traiter le cas d'un module 4 communiquant selon un mode serie classique (tel que celui decrit par US-A-6.298.400). Le signal passant directement entre la sortie 8 du bloc 80 et ['entree 3 du bloc 24 correspond a un module 4 fonctionnant selon le mode parallele classique. Non represente a la figure 5, un bloc de conversion parallele serie (qui pourra egalement etre active en fonction transmission sans traitement) peut etre implemente au niveau des sorties STS1 et STS2 du bloc 24 pour couvrir le cas ou des signaux paralleles devraient etre fournis 3 0 aux sorties series du module 8. Alternativement, les blocs 87, 88 peuvent etre soit de conversion vers parallele, soit vers eerie, soit transmission sans traitement. REVENDICATIONS 1. Procede de communication entre un serveur et au moins un terminalrecepteur apte a recevoir une pluralite de flux de transport et a exploiter simultanement au moins deux flux de transport parmi les flux rec. us, procede caracterise en ce qu'il comporte les etapes suivantes: obtenir au moins deux flux de transport paralleles, - entrelacer les flux de transport paralleles obtenus a l'etape precedente pour delivrer un flux de transport unique, - identifier chacun desdits flux paralleles contenus dans le flux de transport unique a chaque changement de phase d'un signal d'horloge prealablement genere. 2. Procede selon la revendication 1, caracterise en ce que l'entrelacement est realise octet par octet. 3. Procede selon l'une des revendications 1 ou 2, caracterise en ce gue la frequence du signal d'horloge est de 9 MHz 4. Procede selon l'une quelconque des revendications 1 a 3, caracterise en ce que les flux de transport re,cus en entree vent des signaux eerie. 5. Procede selon l'une quelconque des revendications 1 a 3, 2 0 caracterise en ce que les flux de transport rec,us en entree vent des signaux paralleles. 6. Procede selon l'une quelconque des revendications 1 a 5, caracterise par le fait qu'on effectue les etapes supplementaires consistent a generer au moins deux signaux de sortie series synchrones a partir de chaque flux de transport unique. 7. Procede selon la revendication 6 caracterise par le fait que, pour cheque flux de transport unique, on genere un nombre entier superieur a 1 (n) de signaux de sortie d'un nombre de bits (m) superieur a 1 tel que le produit desdits nombres (n x m) soit egal au nombre de bits du flux de transport unique. 8. Procede selon la revendication 7, caracterise par le fait qu'on genere deux signaux de sortie series et que le premier signal de sortie serie represente le bloc de bits de poids le plus fort du flux de transport unique et le deuxieme signal de sortie serie represente le bloc de bits de poids le plus faible audit flux de transport unique. 9. Procede selon l'une quelconque des revendications 1 a 5, caracterise par le fait qu'on identifie en outre chacun desdits flux paralleles contenus dans le flux de transport unique a cheque changement d'etat d'au moins un signal d'identification. 10. Procede selon la revendication 9 caracterise par le fait qu'on utilise la broche affectee au signal d'initialisation de I'acquisition du signal d'entree (MISTRT) pour transmettre le signal d'identification. 11. Procede selon l'une quelconque des revendications 1 a 5, caracterise par le fait qu'on identifie en outre chacun desdits flux paralleles contenus dans le flux de transport unique en leur affectant des valeurs d'octet de depart distinctives. 1 5 1 2. Procede selon l'une quelconque des revendications 9 a 11 caracterise par le fait que le flux de transport unique est surechantillonne d'un nombre de fois egal a la partie entiere de la moitie du nombre de flux de transport paralleles contenus. 2 0 13. Interface (2) de communication entre un serveur et au moins un terminal- recepteur apte a recevoir une pluralite de flux de transport et a exploiter simultanement au moins deux flux de transport parmi les flux re, cus, caracterisee en ce qu'elle comporte:; - un generateur (10) d'un signal d'horloge, - un module d'entree (6) comportant un etage de multiplexage (12) destine a obtenir au moins deux flux de transport paralleles a partir de flux selectionnes en entree parmi la pluralite de flux de transport re,cus et un etage d'entrelacement (14) destine a generer un flux de transport unique contenant les flux selectionnes en entree, lesdits flux selectionnes etant identifies a chaque changement 3 o de phase du signal d'horloge. 14. Interface (2) selon la revendication 13, caracterisee par le fait qu'elle comporte un module de sortie (8) comportant un etage de desentrelacement (16) destine a restituer les deux flux selectionnes en entree a partir du flux de transport unique a chaque changement de phase du signal d'horloge, deux 3 5 convertisseurs serie/parallele (respectivement parallele/serie) destines chacun a fournir a un etage de demultiplexage (24) un signal serie (respectivement parallele) en fonction d'un deuxieme signal de selection SELTSO. 15. Interface selon la revendication 14, caracterisee en ce que le generateur (10) du signal d'horloge delivre simultanement au module d'entree et au module de sortie un signal de frequence 9 MHz. 16. Interface selon l'une quelconque des revendications 13 a 15 caracterisee par le fait que le module d'entree (6) comporte au moins un bloc de conversion (60, 61) recevant un flux de transport unique et apte a generer au moins deux signaux de sortie series synchrones. 17. Interface selon la revendication 16 caracterisee par le fait que le bloc de conversion (60, 61) est apte a generer, pour chaque flux de transport unique, un nombre entier superieur a 1 (n) de sortie d'un nombre de bits (m) superieur a 1 tel que le produit (n x m) desdits nombres soit egal au nombre de bits du flux de transport unique. 18. Interface selon l'une quelconque des revendications 13 a 17, caracterisee par le fait que le module d'entree (6) comporte plusieurs moyens de conversion de signal et des moyens de selection (CIS) des moyens de conversion a 2 0 utiliser en fonction d'un signal de commande. 19. Interface selon la revendication 18, caracterisee par le fait que le module de sortie (8) comporte plusieurs moyens de conversion de signal et des moyens de selection (CIS) des moyens de conversion a utiliser en fonction d'un signal de commande. 20. Interface selon la revendication 18 ou 19, caracterisee par le fait que le signal de commande (CIS) depend du type d'interface et du