Brevet FR2845767A1 — publié le 20040416

CAPTEUR NUM RIQUE DE TEMP RATURE INT GR La présente invention concerne, de façon générale, les capteurs de température. Plus particulièrement, la présente invention concerne la réalisation d'un capteur numérique de la température interne d'un circuit intégré. Un exemple d'application de l'invention concerne la caractérisation des circuits intégrés en température, c'est-àdire la vérification des températures auxquelles le circuit fonctionne correctement. Lors des étapes finales de test d'un circuit intégré, pour vérifier ou déterminer cette plage de 10 températures de fonctionnement correct, on soumet le circuit à un test spécifique. Ce test consiste à créer localement une atmosphère chauffée ou refroidie à la température voulue correspondant à une température de test. Cette atmosphère est projetée par un tuyau d'air pulsé le plus près possible d'un 15 circuit intégré à tester, placé sur un support et mis en relation électrique avec un outil de test. Une fois créée l'atmosphère à la température voulue, on teste le fonctionnement du circuit intégré au moyen d'un outil externe. Le test est répété pour différentes températures afin, par exemple, de 20 vérifier le fonctionnement correct du circuit dans la plage prévue. Un problème qui se pose dans ce genre d'application est de connaître la température réelle du circuit intégré et, plus précisément, des températures de ses jonctions semiconductrices. D'une part, le circuit intégré est généralement placé 5 dans un boîtier qui le protége partiellement des variations externes de température. D'autre part, en fonctionnement, les différentes parties du circuit chauffent différemment, ce qui peut fausser les mesures. Classiquement, on utilise un capteur intégré avec le 10 circuit pour déterminer une tension dont la variation en fonction de la température est connue. Un tel capteur est essentiellement constitué d'un transistor bipolaire intégré dans une même tranche semiconductrice que le circuit intégré à tester. On mesure alors, au moyen de l'outil externe de 15 l'appareil de test, la tension base-émetteur du transistor dont la variation est fonction de la température T du substrat semiconducteur, typiquement du silicium, dans lequel est intégrée cette jonction baseémetteur. La variation du courant dans la jonction est imposée par l'outil externe de test sur l'émet20 teur du transistor. La variation de la température T en fonction de la tension se déduit de la formule I = sat,ex,{ Pq VBE sat Pn * k. Ti I est le courant imposé par la source externe sur l'émetteur du transistor de mesure, Isat est le courant de saturation de la 25 jonction base-émetteur de ce transistor, q est la charge élémentaire de l'électron, k est la constante de Boltzmann, et n est le facteur d'idéalité du transistor. L'inconvénient des cellules de test classique est qu'il est nécessaire de connaître les caractéristiques du tran30 sistor constituant le capteur et notamment son courant de saturation et son facteur d'idéalité. En pratique, on est conduit à fixer une plage de facteurs d'idéalité pour laquelle le courant I imposé au transistor donne un résultat supposé valable. Un autre inconvénient des structures classiques est qu'il est nécessaire de prévoir deux bornes d'accès au transistor de mesure depuis l'extérieur du circuit. Ces bornes qui ne servent qu'au test sont par la suite inutiles et sont préjudiciables en terme d'encombrement. L'invention s'applique plus généralement dès que l'on souhaite exploiter une information liée à la température interne du circuit intégré. La présente invention vise à proposer un capteur 10 numérique de température d'un circuit intégré. La présente invention vise également à proposer un tel capteur qui présente une marge d'erreur réduite par rapport aux capteurs de température connus. L'invention vise également à proposer un capteur qui 15 soit fiable quel que soit le facteur d'idéalité des transistors du circuit le constituant. L'invention vise également à proposer un capteur qui soit compatible avec un processus de test, sans nécessiter de borne d'entrée-sortie supplémentaire par rapport aux bornes 20 d'entrée-sortie classiquement disponibles sur un circuit intégré exécutant des fonctions numériques. Pour atteindre ces objets et d'autres, la présente invention prévoit un capteur numérique de température en circuit intégré comprenant: un convertisseur analogique-numérique fournissant un mot binaire représentatif d'une température interne au circuit intégré; et un circuit de fourniture d'une tension analogique représentative de la température du circuit et de génération 30 d'une tension de référence pour le convertisseur analogiquenumérique. Selon un mode de réalisation de la présente invention, ledit circuit de fourniture comprend, en parallèle entre des première, deuxième, troisième et quatrième bornes d'un miroir de 35 courant fournissant toutes un courant identique depuis un rail haut d'alimentation et recopiant la tension de la première sur la deuxième borne, et un rail d'alimentation bas, respectivement: un premier transistor bipolaire de type PNP monté en diode; un premier élément résistif en série avec un second transistor bipolaire de type PNP monté en diode, le deuxième transistor bipolaire étant de taille supérieure au premier; un deuxième élément résistif en série avec un troi10 sième transistor bipolaire de type PNP monté en diode, le troisième transistor bipolaire étant de taille identique au premier et ladite troisième borne fournissant la tension de référence; et un élément de conversion courant-tension, ladite 15 quatrième borne fournissant la tension analogique représentative de la température. Selon un mode de réalisation de la présente invention, le capteur comporte un miroir de tension constitué de deux transistors MOS à canal N, recopiant la tension entre lesdites 20 première et deuxième bornes. Selon un mode de réalisation de la présente invention, ledit élément de conversion est une résistance. Selon un mode de réalisation de la présente invention, le capteur comporte en outre un circuit d'étalonnage du conver25 tisseur analogique- numérique propre à fournir des tensions respectives haute et basse déterminant la plage de conversion du convertisseur, la tension basse correspondant à ladite tension de référence. Selon un mode de réalisation de la présente invention, 30 le circuit d'étalonnage comporte un premier amplificateur opérationnel dont une entrée non-inverseuse reçoit ladite tension de référence et dont la sortie fournie ledit seuil haut de conversion, l'entrée non-inverseuse du premier amplificateur étant reliée au point milieu d'une association en série de deux éléments résistifs variables entre la borne de sortie du premier amplificateur et le potentiel de référence; et un deuxième amplificateur opérationnel dont une borne d'entrée inverseuse reçoit la tension analogique fonction de la 5 température et dont une entrée non-inverseuse est connectée au point milieu de deux éléments résistifs connectés en série entre la borne de sortie dudit deuxième amplificateur opérationnel et le potentiel de référence, le deuxième amplificateur opérationnel fournissant une tension amplifiée à convertir par ledit 10 convertisseur analogique-numérique. Selon un mode de réalisation de la présente invention, lesdits éléments résistifs variables sont constitués de réseaux de résistances commutables. L'invention prévoit également un circuit intégré 15 comprenant un capteur numérique de température et un port JTAG de communication avec l'extérieur du circuit, un registre d'entrée-sortie du circuit intégré étant connecté à un registre de mémorisation du résultat fourni par le convertisseur analogique-numérique. L'invention prévoit également un circuit intégré, comprenant un capteur numérique de température et un bloc logique d'interprétation de la température courante mesurée par le capteur pour asservir la fréquence et/ou la tension d'alimentation du circuit intégré. L'invention prévoit également un procédé d'asservissement de la fréquence d'horloge d'un circuit intégré numérique, consistant à faire varier la fréquence d'horloge de façon inversement proportionnelle à la température interne du circuit. L'invention prévoit en outre un procédé d'asservis30 sement de la tension d'alimentation d'un circuit intégré numérique, consistant à faire varier la tension d'alimentation de façon inversement proportionnelle à la température interne du circuit. Selon un mode de mise en oeuvre de la présente invention, la température est mesurée au moyen d'un capteur intégré. Ces objets, caractéristiques et avantages, ainsi que 5 d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: la figure 1 représente, partiellement et sous forme de 10 blocs un mode de réalisation d'un capteur thermique numérique selon la présente invention; la figure 2 représente le schéma électrique d'un capteur d'une tension variant avec la température selon un mode de réalisation de l'invention; la figure 3 représente un premier mode de réalisation d'un circuit d'étalonnage d'un capteur selon l'invention; la figure 4 représente un mode de réalisation d'un circuit d'activation du capteur de tension de la figure 2; la figure 5 illustre, partiellement et sous forme de 20 blocs, un premier exemple d'application de l'invention au test d'un circuit intégré; la figure 6 illustre, partiellement et sous forme de blocs, un deuxième exemple d'application de l'invention à l'asservissement d'une fréquence de fonctionnement et/ou d'une 25 tension d'alimentation d'un circuit intégré en fonction de sa température interne; et la figure 7 représente, de façon très schématique, un deuxième mode de réalisation d'un circuit d'étalonnage du capteur de la figure 1. Les mêmes éléments ont été désignés par les mêmes références aux différentes figures. Pour des raisons de clarté, seuls les éléments nécessaires à la compréhension de l'invention ont été représentés aux figures et seront décrits par la suite. En particulier, les autres constituants du circuit sur lequel 35 est intégré le capteur de l'invention n'ont pas été détaillés et ne font pas l'objet de l'invention. Celle-ci s'applique quel que soit le type du circuit intégré et les fonctions qu'il intègre. La figure 1 représente, partiellement et sous forme de blocs, un mode de réalisation d'un capteur thermique numérique, intégré dans un circuit 1 selon l'invention. Ce capteur thermique comprend essentiellement un circuit 2 (TS) constituant un capteur d'une tension analogique VTH variant avec la température du circuit intégré, un convertisseur analogique-numérique 3 (ADC) chargé de transformer une 10 tension analogique variant avec la température en un mot numérique DT représentatif de la température mesurée, et un circuit 4 (CAL) d'étalonnage du convertisseur 3. Selon l'invention et comme on le verra par la suite plus précisément en relation avec la figure 2, le circuit 2 de 15 mesure fournit non seulement une tension VTH indicatrice de la température mais également une tension VBG de référence pour la conversion analogique-numérique. Cette tension VBG est, par exemple, fournie au circuit d'étalonnage 4 ainsi qu'au convertisseur 3. Le rôle du circuit d'étalonnage 4 est d'amplifier le signal VTH en un signal analogique VAT acceptable en entrée du convertisseur 3 et de fixer deux seuils VRLF et VRHF définissant la plage de conversion du convertisseur, c'est-à-dire une tension analogique VRLF pour laquelle le convertisseur 3 fournit 25 un signal DT ne comprenant que des bits à zéro et une tension analogique VRHF pour laquelle le convertisseur 3 ne fournit que des bits à un. Le seuil inférieur VRLF du convertisseur 3 correspond préférentiellement à la tension de référence VBG. C'est pourquoi, dans la représentation de la figure 1, celle-ci 30 est transmise directement du circuit 2 au convertisseur 3. Le convertisseur 3 est un convertisseur analogiquenumérique de constitution classique. En particulier, il fournit de préférence un signal EOC indicateur d'une fin de conversion suite à la réception d'un signal VAT à convertir, généralement sous commande d'un signal SOC de début de conversion (non représenté). Dans le mode de réalisation préféré de la figure 1, le signal EOC est relié à une entrée d'horloge d'un registre 5 (TR) 5 de stockage de la température DT fournie par le convertisseur 3 à chaque conversion. La sortie OUT du registre 5 est ensuite exploitée selon l'application souhaitée. Comme l'illustrent les pointillés en figure 1, la température courante DT peut, le cas échéant, être fournie 10 directement sur un port d'entréesortie du circuit 1. De même, les tensions VRLF et VRHF représentatives de la plage de fonctionnement du convertisseur ainsi que la tension analogique VAT à convertir peuvent être fournies sur des bornes d'accès externe du circuit intégré 1. La figure 2 représente le schéma électrique d'un mode de réalisation préféré du capteur analogique 2 de la figure 1. En figure 2, le capteur n'est représenté que partiellement. En particulier, un circuit d'activation de celui-ci sera décrit ultérieurement en relation avec la figure 4. Selon l'invention, le circuit de la figure 2 constitue à la fois un élément de détection de la température interne au circuit intégré et un circuit de génération de la tension de référence VBG de type à intervalle de bande (bandgap) utilisée par le circuit d'étalonnage 4 du convertisseur. Le circuit de la figure 2 comprend une première branche comprenant un transistor bipolaire 10 de type PNP, monté en diode entre deux bornes 11 et 12 du capteur. Une borne 11 est reliée à l'émetteur du transistor 10 alors que sa base et son collecteur sont interconnectés à une borne 12 destinée à être 30 reliée à un rail d'alimentation de référence basse de tension VSS du circuit intégré (généralement la masse). Une deuxième branche comprend un élément résistif 13, par exemple une résistance de valeur Rl, et un transistor bipolaire de type PNP 14 monté en diode, en série entre une 35 borne 15 et la borne 12. L'élément résistif 13 est interposé entre la borne 15 et l'émetteur du transistor 14, dont la base et le collecteur sont interconnectés à la borne 12. Une troisième branche de fourniture de la tension de référence VBG comprend un transistor bipolaire 17 de type PNP en 5 série avec une résistance 18 de valeur R2 entre une borne 19 de sortie du capteur fournissant la tension VBG et la borne 12. L'émetteur du transistor 17 est relié à une première borne de la résistance 18 dont la deuxième borne est reliée à la borne 19 tandis que le collecteur du transistor 17 est relié à la borne 10 12. La base du transistor 17 est reliée aux bases des transistors 10 et 14 de sorte qu'il est également monté en diode. Une quatrième branche de fourniture de la tension VTH comprend un convertisseur courant-tension 20, entre une borne 21 15 de sortie du capteur fournissant la tension VTI et la borne 12. Par exemple, le convertisseur courant-tension 20 est une résistance de valeur R3. Selon l'invention, les transistors 10 et 14 sont de tailles différentes, le transistor 14 étant plus grand que le 20 transistor 10, et les transistors 17 et 10 ont de préférence des tailles identiques. Un circuit 30 sert d'une part à recopier la tension de la borne 11 sur la borne 15 et d'autre part de miroir de courant entre les quatre branches. Le circuit 30 est interposé entre un 25 rail 18 d'alimentation haute VDD et les bornes 11, 15, 19 et 21. Le circuit 30 est, par exemple, constitué d'un miroir dit de Wilson. Un tel miroir comporte la connexion en parallèle, de quatre transistors MOS à canal P. Pl, P2, P3 et P4 (un pour chaque branche), dont les sources respectives sont connectées à 30 l'alimentation VDD, le transistor P2 ayant sa grille et son drain interconnectés. Les drains respectifs des transistors Pi et P2 des deux premières branches du capteur sont connectés aux drains respectifs de deux transistors MOS à canal N respectivement Nl et N2 servant à recopier la tension de la borne il 35 sur la borne 15, le transistor Nl ayant sa grille et son drain interconnectés. Les sources respectives des transistors Ni et N2 sont reliées aux bornes il et 15. Côté troisième et quatrième branches, les drains respectifs des transistors P3 et P4 sont reliés directement aux bornes 19 et 21, donc aux résistances respectives 18 et 20. Les grilles des transistors Pi à P4 sont interconnectées et sont destinées à recevoir un signal de commande VGp. Les grilles respectives des transistors Ni et N2 sont interconnectées et sont destinées à recevoir un signal de 10 commande V du capteur de la figure 2 est, de préférence, effectuée lorsque nécessaire au moyen d'un circuit d'activation spécifique dont un mode de réalisation préféré sera décrit par la suite en relation avec la figure 4. Le rôle d'un tel circuit d'activation est de 15 limiter la consommation du capteur. Le fonctionnement du circuit 2 de la figure 2 est le suivant. Le courant I imposé par la source 30 dans la première branche du capteur peut s'exprimer de la façon suivante 20 I = IsatlO * exp( q VB0 o IsatlO VBE10 et n10 désignent respectivement le courant de saturation, la tension base-émetteur et le facteur d'idéalité du transistor 10. Dans la deuxième branche du capteur, le courant I 25 respecte les deux relations suivantes: V13 = Rl * I, o V13 désigne la chute de tension aux bornes de la résistance 13; et I = 'sati4 *exp 14 k T, ou isatl4, VBE14 et n14 désignent respectivement le courant de 30 saturation, la tension base-émetteur et le facteur d'idéalité du transistor 14. En notant A le rapport de taille entre les transistors et 14, tel que Isatl4 = A ' IsatlO, on peut écrire A = exP q CVBE1O VBE14 k * T tnl0 n14) Comme les transistors 10 et 14 sont formés simultanément et sont de même type, on peut considérer que nl0 = n14 = n. On obtient alors: n -k T l() VBE10 - VBE14 =ln q D'autre part, la tension V13 est égale à la différence de tension entre la jonction base-émetteur du transistor 14 et le potentiel du point 15. Du fait de la recopie par l'élément 30 de la tension de la borne 11 sur la borne 15, on peut écrire V13 = VBElO VBE14Enfin, dans la quatrième branche du capteur, le courant I vérifie la loi VTH = R3 * I, VTH correspondant à la chute de tension aux bornes de la résistance 20. On peut donc écrire: I =l3 = VTH, ou V13 = k ln(A). Rl R3 1= q En reportant l'expression de la tension V13 en fonction de la température T, on obtient T= q Rl - VTH n * k * ln(A) R3 Pour déterminer la valeur de la température T, il 20 suffit alors de déterminer la seule inconnue de l'équation cidessus, c'est-à-dire la tension VTH aux bornes de la résistance 20 directement proportionnelle aux variations de température. Grâce à l'intégration du circuit 2 dans un même circuit intégré, le fonctionnement du capteur est indépendant du courant I. Selon l'invention, l'interprétation de la tension VTH s'effectue grâce au convertisseur 3 et à son circuit d'étalonnage 4, ce dernier étant étalonné, par exemple, lors d'une phase de test comme cela sera décrit ultérieurement. La troisième branche (résistance 18 et transistor 17) 30 du circuit 2 sert à produire la tension de référence VBG de la conversion analogiquenumérique. Cette tension VBG doit être stable face à d'éventuelles variations de la température et de la tension d'alimentation et face à d'éventuelles dispersions technologiques. Dans la troisième branche, on peut écrire VBG = R2 + VBE17, o VBE17 représente la tension base5 émetteur du transistor 17. On peut donc exprimer la tension VBG en fonction de la tension VTH de la façon suivante R2 VBG = R3 VTH + VBE17De la relation ci-dessus, on voit que les dérives en 10 température des deux termes de tension ajoutés se compensent. En effet, la tension VTH a une dérive directement proportionnelle à la température avec un coefficient positif, c'est-àdire qu'elle augmente avec la température. A l'inverse, la tension VBE17, une tension base-émetteur d'un transistor PNP, a un coefficient de 15 température négatif, c'est-à-dire qu'elle décroît avec l'augmentation de la température. Par conséquent, la tension VBG est bien stable en température. Comme tous les transistors constitutifs du circuit de la figure 2 sont formés simultanément et sont de même type, on 20 peut considérer qu'ils subissent les mêmes éventuelles dérives liées aux dispersions technologiques. Pour ce qui concerne la stabilité en tension d'alimentation, celle-ci est assurée grâce au circuit 30 de miroir de courant. Les tensions VTH et VBG fournies par le circuit 2 sont exploitées par le circuit d'étalonnage 4 dont un mode de réalisation est illustré par la figure 3. Le circuit 4 constitue en quelque sorte une interface analogique pour les entrées du convertisseur 3 de telle sorte 30 que l'entrée basse impédance du convertisseur n'affecte pas la tension mesurée qui doit rester dépendante de la température. Le circuit 4 a également pour fonction d'amplifier si besoin le niveau mesuré VTH en fonction de la résolution du convertisseur et de générer les niveaux de référence VRHF et VRLF correspon35 dant aux niveaux de tension respectivement maximum et minimum de l'échelle de conversion du convertisseur 3. Ces niveaux correspondent aux niveaux respectivement maximum et minimum possibles de la tension analogique VAT fournie au convertisseur, c'est-à-dire B * VTH, o B représente l'amplification opérée sur la tension mesurée par le circuit 2. Dans le mode de réalisation de la figure 3, on suppose que le niveau VBG constitue directement le seuil bas VRLF de conversion du convertisseur 3. Le circuit 4 se contente alors d'adapter l'impédance du niveau de tension VBG, au moyen d'un 10 amplificateur opérationnel 31 monté en suiveur (dont l'entrée inverseuse est rebouclée sur la sortie) qui fournit le niveau VRLF et dont l'entrée non-inverseuse reçoit la tension VBG du circuit 2. Le seuil VRHF est fixé, à partir de la tension VBG, au 15 moyen d'un amplificateur opérationnel 32 dont une entrée inverseuse reçoit le niveau VBG et dont une entrée noninverseuse est reliée au point milieu 33 d'un pont diviseur résistif constitué de deux résistances R32OUT et R32IN en série entre la sortie 34 de l'amplificateur 32 et le potentiel 20 d'alimentation de référence VSS. Les résistances R32IN et R32OUT sont des résistances ajustables pour fixer le rapport d'amplification de l'amplificateur 32 et, par voie de conséquence, le niveau maximal haut VRHF de conversion, de façon stable par rapport à la tension VBG. Pour des besoins d'adaptation 25 d'impédance, la sortie 34 de l'amplificateur 32 est reliée en entrée d'un amplificateur opérationnel 35 monté en suiveur qui fournit le seuil VRHF au convertisseur 3, l'entrée inverseuse de l'amplificateur 35 étant reliée à sa sortie tandis que son entrée non-inverseuse est reliée à la borne 34. Côté tension VAT, celle-ci est calibrée au moyen d'un amplificateur opérationnel 36 dont l'entrée inverseuse reçoit le niveau analogique VTH mesuré par le circuit 2 et dont l'entrée non-inverseuse est reliée au point milieu 37 d'un pont diviseur résistif constitué de l'association en série de résistances 35 R360UT et R36IN entre la borne 38 de sortie de l'amplificateur 36 et le potentiel de référence VSS. La borne 38 constitue la borne de sortie du circuit 4 fournissant la tension VAT à convertir par le convertisseur 3. Les résistances R36IN et R360UT fixent le rapport d'amplification B. L'étalonnage du système au moyen du circuit 4 de la figure 3 consiste à soumettre le circuit à une température correspondante au seuil minimal (par exemple, -40oC) au moyen d'une source froide externe. Les résistances R36IN et R36OUT sont alors ajustées pour que le niveau VTH fourni par le circuit 10 4 corresponde au niveau VBG (c'est-à-dire, le niveau VRLF). Cet ajustement peut être effectué soit en comparant les potentiels analogiques VTH et VRLF, soit en lisant la sortie du convertisseur 4 dont tous les bits doivent être à 0 lorsque la tension VTH correspond au niveau minimal de l'échelle de conversion. On soumet ensuite le circuit intégré à une température correspondant à la température maximale de la plage de conversion (par exemple, +1250C), toujours au moyen d'une source externe. On ajuste ensuite les résistances R32IN et R32QUT jusqu'à ce que la tension VRHF soit égale à la tension VTH 20 mesurée. Comme pour l'étape précédente, on peut soit comparer les niveaux analogiques VTH et VRHF, soit examiner la sortie du convertisseur 3 dont tous les bits doivent être alors à l'état 1. Pour chacun des amplificateurs 32 et 36, si le niveau 25 de sortie est trop haut par rapport au niveau souhaité, on peut soit augmenter la résistance d'entrée (R32IN, respectivement R36IN) soit diminuer la résistance de réaction (R32OUT, respectivement R360UT). Si le niveau de sortie est trop bas, on effectue l'opération inverse, c'est-àdire qu'on diminue la 30 résistance d'entrée ou qu'on augmente la résistance de réaction. Le convertisseur analogique-numérique utilisé peut être n'importe quel convertisseur classique fournissant une sortie sur un nombre de bits choisi en fonction de la résolution souhaitée par le capteur. Si besoin, les entrées-sorties du 35 convertisseur sont associées à des circuits décaleurs de niveaux (non représentés) pour le cas o les tensions d'alimentation respectives du capteur 2 et du convertisseur 3 ne soient pas compatibles entre elles. La figure 4 représente un mode de réalisation d'un 5 circuit d'activation du détecteur thermique de la figure 2, c'est-à-dire d'un circuit propre à générer les tensions VGp et V(M sous déclenchement d'un signal d'activation EN. Ce circuit comprend un premier étage 40 de transistors MOS à canal P et un deuxième étage 50 de transistors MOS à canal N entre les rails 10 hauts 18 et bas 12 d'alimentation. Les deux étages 40 et 50 reçoivent un même signal EN de commande et fournissent chacun respectivement la tension VGp ou VGN d'activation des transistors du circuit de la figure 1. L'étage 40 comporte six transistors MOS à canal P 41 à 15 46 ayant leur source et leur substrat (bulk) connectés à l'alimentation haute VDD. La grille du transistor 44 et le drain du transistor 45 constitue la borne de sortie fournissant le signal VGp. Le drain du transistor 41 est connecté à la grille des transistors 43 et 45. La grille du transistor 41 est 20 connectée à la grille d'un septième transistor MOS à canal P 47 monté en série avec le transistor 42, sa source étant connectée au drain et à la grille du transistor 42 monté en diode. Les grilles respectives des transistors 41 et 47 reçoivent le signal EN. Les drains des transistors 43 et 44 sont interconnectés à la 25 grille du transistor 46 et constituent une borne 48 de liaison au deuxième étage 50. Le substrat (bulk) du transistor 47 est relié àl'alimentation haute VDD. Son drain constitue une deuxième borne 49 de connexion au deuxième étage tandis que le drain du transistor 41 constitue une troisième borne 56 de 30 connexion au deuxième étage. L'étage 50 des transistors à canal N comporte cinq transistors MOS 51 à 55 dont toutes les sources sont reliées au rail d'alimentation de référence VSS. Les grilles des transistors 51, 52 et 55 sont reliées à la borne d'entrée fournis35 sant le signal EN. Le drain du transistor 51 est relié au drain du transistor 51 (borne 56). Les grilles des transistors 52 et 54 sont interconnectées aux drains des transistors 53 et 52 (donc à la borne 49). Le drain du transistor 54 est relié à la borne 48 tandis que le drain du transistor 55 est relié au drain 5 du transistor 46 de l'étage 40 et constitue la borne de fourniture de la tension de sortie VOE. Au repos, lorsque les transistors du capteur de température n'ont pas à être polarisés, le signal EN est à l'état haut (par exemple, au potentiel VDD). Dans cet état, les 10 transistors 43, 45, 51, 53 et 55 du circuit de la figure 4 sont passants, les transistors 41, 42, 44, 46, 47, 52 et 54 étant bloqués. Il en découle que le signal V%[ est à l'état bas (potentiel VSS) tandis que le signal VGp est à l'état haut. Par conséquent, les transistors du miroir de courant de la figure 2 15 sont bloqués. Lors d'une activation du circuit par une mise à l'état bas (potentiel voisin de VSS) de l'entrée EN, les transistors 41, 42, 44, 46, 47, 42 et 54 deviennent passants, les transistors 43, 45, 51, 53 et 55 se bloquant. En fait, le 20 potentiel du noeud D42 (drain du transistor 42) initialement déchargé se met à croître. Il en est de même pour le potentiel du noeud 49 dans la mesure o aucun courant ne circule encore dans la branche constituée par les transistors 42, 47 et 52. La mise en conduction du transistor 54 provoque la mise en 25 conduction du transistor 46. Un courant se met à circuler depuis le rail 18 jusqu'aux drain et base du transistor Nl (figure 2). Cela provoque la mise en conduction des transistors montés en miroir de la figure 2 et un courant I circule alors dans toutes les branches du capteur. En régime établi, le courant qui 30 circule dans la branche constituée des transistors 42, 47 et 52 est identique au courant dans la branche constituée des transistors 44 et 54 par le montage en miroir des transistors 52 et 54. Ce courant est nettement inférieur au courant I. Les transistors du montage de la figure 4 sont dimensionnés pour 35 que, dans ce régime établi, le potentiel du noeud 48 soit supérieur à la tension seuil du transistor 46 de façon à arrêter la circulation du courant de démarrage vers le capteur qui nuirait autrement au fonctionnement de son miroir de courant. Un avantage du capteur thermique numérique de l'inven5 tion est qu'il fournit un mot binaire DT représentatif de la température interne du circuit intégré. Par rapport à des capteurs externes constitués par exemple de thermistances ou analogue, la présente invention présente l'avantage de fournir une température précise, correspondant exactement à la tempé10 rature du substrat de silicium dans lequel sont intégrés les différents circuits. Un autre avantage de l'invention est qu'en autorisant une intégration de tous les constituants du capteur de température et de sa conversion numérique dans une même puce de 15 circuit intégré, on évite les problèmes liés aux dispersions technologiques ou aux différences de facteur d'idéalité des transistors bipolaires. La figure 5 illustre, de façon très schématique et partielle, un premier exemple d'application de l'invention. Le 20 circuit 60 représenté exploite le signal numérique DT fourni par le capteur de la figure 1, plus précisément à partir du contenu du registre 5. Dans l'exemple de la figure 5, on considère le cas ou le détecteur thermique est utilisé pour le test du circuit 25 intégré qui le comporte et, notamment, pour déterminer la plage de températures de fonctionnement correct du circuit. Selon cet exemple d'application, on commence par soumettre le circuit intégré à une source thermique externe. Puis, on déclenche une détection thermique au moyen d'un circuit 30 logique de commande 61 (LOGIC CTRL). Ce circuit fournit au convertisseur analogique-numérique 3 (non représenté en figure 5) un signal SOC de début de conversion. Une entrée correspondante est généralement présente dans un convertisseur analogique-numérique. Le signal SOC peut également correspondre 35 au signal EN d'activation du circuit de la figure 4 pour déclencher une détection thermique. Un signal d'horloge non représenté est également requis pour le fonctionnement du convertisseur. Ce signal d'horloge est, par exemple, combiné avec le signal SOC pour être transmis au convertisseur unique5 ment sur commande du circuit 61. Selon le mode de réalisation de la figure 5, la sortie du registre 5 est envoyée en entrée d'un registre JTAG 62 relié à un port d'entrée-sortie de type JTAG du circuit 60. L'entrée d'horloge du registre 62 est commandée par un multiplexeur 63 10 dont les deux entrées respectives reçoivent le signal EOC d'entrée d'horloge du registre 5 et un signal RC provenant du port JTAG (donc de l'extérieur du circuit 60) et correspondant à une horloge de lecture. Le multiplexeur est commandé par le bloc 61 de façon à déclencher de manière appropriée l'écriture et la 15 lecture dans le registre 62. Le circuit 61 déclenche une mesure de la température puis son stockage dans le registre 62 en sélectionnant l'entrée EOC du multiplexeur 63. Lorsqu'un outil externe d'interprétation de la température le requiert par le signal de lecture RC, le registre JTAG 62 est lu pour fournir la 20 température mesurée à l'extérieur. Le cas échéant, plusieurs températures successives peuvent être stockées dans les registres 5 et 62. Un avantage qu'il y a à exploiter un registre JTAG d'un circuit intégré est qu'un tel registre est présent dans la 25 plupart des circuits intégrés exécutant des fonctions numériques. De plus, les ports JTAG sont des ports bidirectionnels qui sont généralement utilisés pour configurer le circuit. L'invention tire alors profit de ce port bidirectionnel pour extraire une information sur la température, sans qu'il 30 soit nécessaire de prévoir de borne spécifique sur le circuit intégré. La mise en oeuvre pratique du mode d'application de la figure 5 est à la portée de l'homme du métier à partir des indications fonctionnelles données ci-dessus. La figure 6 illustre, par une vue partielle et très schématique d'un circuit intégré 70, un deuxième exemple d'application de l'invention. Là encore, ce circuit exploite les signaux fournis par le circuit de la figure 1. Le circuit de la figure 6 correspond à une nouvelle application permise par l'invention, à savoir un asservissement de la fréquence f et/ou de la tension d'alimentation VDD du circuit intégré 70 en fonction de sa température interne de fonctionnement, mesurée par le circuit de la figure 1. Un bloc 10 logique 71 (LOGIC CTRL) commande, par exemple, une boucle à verrouillage de phase 72 (PLL) fournissant la fréquence f d'horloge du circuit, et le cas échéant un convertisseur 73 (DCDC) fournissant la tension VDD. Par exemple, le circuit 71 déclenche périodiquement une mesure de température par 15 l'intermédiaire du signal SOC, et exploite les mesures de température pour modifier si besoin la fréquence f et/ou la tension VDDPar exemple, lorsque le circuit 70 chauffe, on peut réduire la fréquence d'horloge de manière à en permettre un 20 refroidissement accéléré. De la même façon, on peut intervenir sur la tension d'alimentation VDD pour diminuer sa température. Dans ce cas, à la différence du mode de réalisation de test, on utilise la valeur instantanée de la température afin d'optimiser la consommation du circuit intégré. L'invention tire profit du fait que les éléments commandant la fréquence et/ou la tension d'alimentation sont désormais le plus souvent à commande numérique. La loi d'asservissement de la fréquence et/ou de la tension d'alimentation est contenue dans le bloc logique 71 et 30 dépend de l'application. La figure 7 représente un deuxième mode de réalisation d'un circuit d'étalonnage du convertisseur 3 du détecteur thermique de l'invention. Selon ce mode de réalisation, les différentes résistances R36IN, R36OUT, R32IN et R320UT des 35 amplificateurs opérationnels (symbolisés par le bloc 81 en figure 7) sont constituées de réseaux de résistances commutables (par exemple, d'associations en parallèle de connexions en série d'interrupteurs commandables avec des résistances fixées). Les commutateurs des différents réseaux sont commandés par un 5 circuit logique 82 (LOGIC) fournissant, pour chacun des réseaux résistifs, un nombre de signaux de commande correspondant aux nombres d'interrupteurs. Le circuit 82 a pour rôle d'interpréter la sortie logique DT fournie par le convertisseur 3 et le niveau VAT de 10 sortie du réseau d'amplificateur 81 pour fixer les valeurs respectives des résistances d'amplification associées. Le fonctionnement du circuit de la figure 7 se déduit de celui exposé en relation avec la figure 3. La constitution du circuit logique 82 en fonction des résultats souhaités est à la 15 portée de l'homme du métier. Par exemple, les réseaux de résistances commutables sont constitués de résistances associées à des commutateurs fusibles. Dans ce cas, si la tension VAT est trop élevée par rapport au niveau souhaité (que ce soit pour la détermination de l'amplification du niveau VTH ou du seuil 20 VRHF), on cherche à augmenter la valeur d'entrée R36IN ou R32IN, ce qui revient, selon l'agencement série ou parallèle des résistances commutables, à ouvrir ou fermer les interrupteurs respectifs. Selon un autre exemple, les résistances commutables sont commandables par des interrupteurs de type transistors MOS 25 dont les états respectifs sont retrouvés à chaque mise sous tension du circuit. On notera que le circuit logique 82 utilise préférentiellement un signal d'horloge lui permettant de commander le fonctionnement de ses différents constituants et notamment de bascules, compteurs et registres si nécessaires. Un avantage du mode de réalisation de la f igure 7 est qu'il permet un étalonnage automatique du capteur thermique de température, dans une phase initiale de fonctionnement. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme 35 de l'art. En particulier, la réalisation pratique du circuit intégré est à la portée de l'homme du métier à partir des indications fonctionnelles données ci-dessus. De plus, la structure particulière du circuit 30 décrite en relation avec la figure 2 l'est uniquement à titre d'exemple et toute autre 5 structure de recopie de courant et de tension stable en température et en tension d'alimentation pourra être envisagée. REVENDICATIONS 1. Capteur numérique de température en circuit intégré comprenant: un convertisseur analogique-numérique (3) fournissant un mot binaire (DT) représentatif d'une température interne au circuit intégré; et un circuit (2) de fourniture d'une tension analogique (VTH) représentative de la température du circuit et de génération d'une tension de référence (VBG) pour le convertisseur analogique-numérique. 2. Capteur selon la revendication 1, caractérisé en ce que ledit circuit de fourniture (2) comprend, en parallèle entre des première, deuxième, troisième et quatrième bornes (11, 15, 19, 21) d'un miroir de courant (30) fournissant toutes un courant identique (I) depuis un rail haut d'alimentation (VDD) 15 et recopiant la tension de la première sur la deuxième borne, et un rail d'alimentation bas (VSS), respectivement: un premier transistor bipolaire de type PNP (10) monté en diode; un premier élément résistif (13) en série avec un 20 second transistor bipolaire de type PNP (14) monté en diode, le deuxième transistor bipolaire étant de taille supérieure au premier; un deuxième élément résistif (18) en série avec un troisième transistor bipolaire (17) de type PNP monté en diode, 25 le troisième transistor bipolaire étant de taille identique au premier et ladite troisième borne (19) fournissant la tension de référence (VBG); et un élément de conversion courant-tension (20), ladite quatrième borne (21) fournissant la tension analogique (VTH) 30 représentative de la température. 3. Capteur selon la revendication 2, caractérisé en ce qu'il comporte un miroir de tension constitué de deux transistors MOS à canal N (Nl, N2), recopiant la tension entre lesdites première et deuxième bornes. 4. Capteur selon la revendication 2 ou 3, caractérisé en ce que ledit élément de conversion est une résistance (20). 5. Capteur selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'il comporte en outre un circuit (4) 5 d'étalonnage du convertisseur analogique-numérique (3) propre à fournir des tensions respectives haute (VRHF) et basse (VRLF) déterminant la plage de conversion du convertisseur, la tension basse correspondant à ladite tension de référence (VBG). 6. Capteur selon la revendication 5, caractérisé en ce 10 que le circuit d'étalonnage (4) comporte un premier amplificateur opérationnel (32) dont une entrée non-inverseuse reçoit ladite tension de référence (VBG) et dont la sortie fournit ledit seuil haut de conversion (VRHF), l'entrée non-inverseuse du premier amplificateur étant reliée au point milieu (33) d'une 15 association en série de deux éléments résistifs variables (R32IN et R32OUT) entre la borne de sortie (34) du premier amplificateur et le potentiel de référence (VSS); et un deuxième amplificateur opérationnel (36) dont une borne d'entrée inverseuse reçoit la tension analogique (VTH) 20 fonction de la température et dont une entrée non-inverseuse est connectée au point milieu (37) de deux éléments résistifs (R36IN et R36OUT) connectés en série entre la borne de sortie dudit deuxième amplificateur opérationnel et le potentiel de référence (VSS), le deuxième amplificateur opérationnel fournissant une 25 tension amplifiée à convertir par ledit convertisseur analogiquenumérique (3). 7. Capteur selon la revendication 6, caractérisé en ce que lesdits éléments résistifs variables (R32IN, R32OUT, R36IN et R36OUT) sont constitués de réseaux de résistances commutables. 8. Circuit intégré, caractérisé en ce qu'il comprend un capteur numérique de température selon l'une quelconque des revendications 1 à 7, et un port JTAG de communication avec l'extérieur du circuit, un registre (62) d'entrée-sortie du circuit intégré étant connecté à un registre (5) de mémorisation du résultat fourni par le convertisseur analogique-numérique (3). 9. Circuit intégré, caractérisé en ce qu'il comprend un capteur numérique de température selon l'une quelconque des 5 revendications 1 à 7, et un bloc logique (71) d'interprétation de la température courante mesurée par le capteur pour asservir la fréquence (f) et/ou la tension d'alimentation (VDD) du circuit intégré. 10. Procédé d'asservissement de la fréquence d'horloge 10 (f) d'un circuit intégré numérique, caractérisé en ce qu'il consiste à faire varier la fréquence d'horloge de façon inversement proportionnelle à la température interne du circuit, la température étant mesurée au moyen d'un capteur selon l'une quelconque des revendications 1 à 7. 11. Procédé d'asservissement de la tension d'alimentation (VDD) d'un circuit intégré numérique, caractérisé en ce qu'il consiste à faire varier la tension d'alimentation de façon inversement proportionnelle à la température interne du circuit, la température étant mesurée au moyen d'un capteur selon l'une 20 quelconque des revendications 1 à 7.