Brevet FR2837927A1 — publié le 20031003

excroissance parallélépipédique (27, 29) pour bloquer en rotation le câble. CIRCUIT NUMERIQUE DE MESURE DE LA PUISSANCE D'UN SIGNAL La présente invention a pour objet un circuit numérique permettant de mesurer la tension effective et/ou la puissance d'un signal, destiné notamment à mesurer la puissance d'un bruit thermique. On connat déjà de l'article de MARTTI E. TIURI intitulé " Digital Messurement of Narrowband Noise Power " publié dans " Proceedings of the IEEE, vol. 55 n 9 - Septembre 1967 ", un circuit numérique qui génère une impuision de sortie chaque fois que l'amplitude de la tension de bruit dépasse un niveau de seuil Vo. A partir du nombre d'impuisions recueillies, il est possible de calculer la puissance du signal à l'aide d'une formule qui n'est pas linéaire. De plus, le procédé décrit n'est applicable qu'au cas de bruit ayant une faible bande passante. Au moins un inconvénient précité est évité grâce à un circuit selon la présente invention. L' invention concerne ainsi u n circuit n umériq ue permettant de mesurer la tension effective d'un signal, comportant au moins un module présentant un étage échantillonneur présentant une sortie générant un signal logique de sortie, présentant pour chaque période donnée d'échantillonnage, un niveau représentant la valeur de la tension du signal par rapport à un seuil donné _, caractérisé en ce qu'il comporte un circuit de calcul d'une valeur représentative de ladite tension effective en fonction de la différence entre le nombre de fois o le signal logique de sortie indique que ladite tension du signal est supérieure au seuil donné A et le nombre de fois o le signal logique de sortie indique que ladite tension du signal est inférieure ou égale audit seuil donné _ sur une durée d'intégration correspondant à N périodes donnces d'échantillonnage. Le circuit de calcul peut être caractérisé en ce quiil présente: - un corrélateur cadencé par une horloge à ladite période d'échantillonnage, et présentant un circuit logique de comparaison ayant une première entrée recevant ledit signal logique de sortie et une deuxième entrée dite de comparaison à laquelle est appliqué un signai logique d'entrée (0 ou 1), et une sortie délivrant à chaque période du signal d'horloge un signal logique de comparaison entre les signaux logiques présents aux première et deuxième entrces du circuit logique de comparaison, et un circuit d'accumulation pour accumuler le signal logique de comparaison pendant lesdites N périodes d'échantillonnage et produire un signal logique de corrélation. - et un circuit de détermination d'une valeur représentative de ladite tension effective en fonction de la différence entre le nombre de fois o le signal logique de comparaison est au niveau logique O et le nombre de fois o il est au niveau logique 1 sur N périodes du signal d'horloge, cette détermination s'effectuant à partir du signal logique de corrélation. La période d on née est avantageusement cel le d ' u ne horloge qui cadence l'étage échantillonneur. Selon un mode de réalisation particulier, le circuit est caractérisé en ce que l'étage échantillonneur comporte: - un comparateur ayant une entrée de signal et une entrée d'un niveau de seuil recevant un signal représentant le seuil donné et une sortie générant un signal de comparaison représentant le fait que la valeur de la tension du signal est ou non supérieure audit seuil. - une bascule ayant une entrée connectée à la sortie du comparateur et une entrée d'un signal d'horloge ayant ladite période donnée et une sortie générant ledit signal logique de sortie qui représente pour chaque période dudit signal d'horloge une valeur du signal logique en sortie du comparateur. Ladite valeur représentative est avantageusement proportionnelle à: X'=21X-N/2l/N: X est le nombre d'échantillons en sortie du corrélateur qui ont la valeur 0, et N désigne le nombre total d'échantillons. Led it circuit log iq ue de corrélation est. par exemple u ne porte du type OU exclusif XOR ou XOR, délivrant à sa sortie le signal logique de comparaison. Le circuit peut être caractérisé en ce que le circuit d'accumulation est un circuit de comptage accumulant pendant N périodes d'échantillonnage la valeur du signal logique de comparaison et délivrant en sortie le signal numérique de corrélation représentant le nombre de fois o le signal logique de comparaison est à un niveau donné (O ou 1), ledit signal numérique qui constitue le signal de sortie du module étant introduit à une entrée du circuit (CIRC) de détermination d'une valeur représentative. Le circuit peut présenter n modules tels que définis ci-dessus, ces n modules présentant des seuils différents a, a2,....an et étant montés en parallèle. Le circuit peut être associé à un circuit de traitement qui, à partir des n signaux de sortie par exemple X1, X2 Xn disponibles en sortie des n modules, détermine une distribution fréquentielle estimée fe, et éventuellement l'écart entre cette distribution fe et la distribution gaussienne fo la plus proche. D'autres caractéristiques et avantages de l'invention appara^tront mieux à la lecture de la description qui va suivre, donnée à titre d'exemple non limitatif, en liaison avec les dessins annexés dans lesquels: - la figure 1 illustre un mode de réalisation d'un détecteur selon l'invention mettant en _uvre un circuit d'échantillonnage sur un bit, - la figure 2 illustre un mode de réalisation d'un détecteur selon l'invention mettant en _uvre n circuits d'échantillonnage sur un bit, - et les figures 3a à 3d illustrent une évaluation du niveau d'un bruit non gaussien à l'aide d'un circuit à n modules selon la figure 2. La figure 1 montre un module permettant la mesure de puissance. 11 comporte en cascade un comparateur COMP qui fait fonction de quantificateur 1 bit, une bascule L et un corrélateur COR. Le comparateur COMP présente une entrée de signal qui reçoit le signal de tension V et une entrée de référence qui reçoit un signal A représentant le seuil de comparaison. Si la tension V est supérieure à A, alors la sortie s du comparateur COMP est un 1 logique. Si la tension V est inférieure ou égale à A, alors la sortie s du comparateur COMP est un 0 logique. La bascule L (" flip-flop ") est un bistable qui permet de mémoriser la valeur binaire de son entrée (le signal s généré par le comparateur COMP) à chaque front descendant d'un signal d'horloge H. De ce fait, les variations du signal s entre deux fronts descendants de l'horloge H n'ont pas d'effet sur la sortie S de la bascule L. Le corrélateur COR est un circuit logique à deux entrées et une sortie. Il comporte un accumulateur ACC et éventuellement une porte logique LG en cascade avec l'accumulateur ACC. La porte logique LG est en particulier une porte OU exclusif (XOR) ou une porte OU exclusif inversée ( XOR). La porte logique LG cadencée par l'horloge H reçoit à une entrée E le signal S et à son autre entrce E2 un signal logique qui est constant dans le temps, et qui peut être un 0 ou bien un 1. La porte LG délivre à sa sortie un signal logique Y. Dans le cas d'une porte XOR, la table de vérité est la suivante: Cas 1: E2= 0 E E2 Y O 0 1 1 0 0 Cas2: E2= 1 E E2 Y 0 1 0 1 1 1 L'accumulateur ACC est un compteur cadencé par l'horloge H qui sert à compter le nombre de fois o le signal S est à un niveau donné. Par exemple, à chaque période de l'horloge H. le compte de l'accumulateur ACC est incrémenté de 1 si la sortie S est au niveau 1, et reste au même niveau si la sortie S est au niveau 0. Au bout d'un certain temps d'intégration (correspondant à N périodes de l'horloge H), le contenu X de l'accumulateur ACC (d it sig nal de corrélation) est transféré à un reg istre REG et l'accumulateur ACC est remis à zéro, pour effectuer un autre cycle d'intogration de même durée ou de durce différente. Alternativement, I'accumulateur ACC est situé hors du module et fait par exemple partie du circuit de calcul CIRC. Dans ce cas le corrélateur est en deux parties, une dans le module d'entrée qui, à partir du signal V, génère le signal S ou Y. et une dans le module de calcul incluant le circuit CIRC. Le signal Y (ou le signal S) constitue alors la sortie du module, et l'accumulation des résultats est réalisée à l'extérieur du ou des modules, par exemple dans le circuit CIRC. Dans ce mode de réalisation, le résultat de la corrélation (sortie X) représente le nombre X de 0 ou de 1 présents en sortie de la bascu le L pendant la d u rée d' i ntég ration (N périodes de l' horloge H). Soient X le nombre de 0 et N le nombre d'échantillons pendant le temps d'intégration. On calcule un nombre X': X' = 2(No - Nl2)/N X' est inversement proportionnel à la valeur effective (" rms ") de la tension v: X'= \, La puissance moyenne peut être obtenue en élevant au carré la tension effective av Un module unique tel que décrit ci-dessus peut être utilisé dans des applications telles que la détermination de la puissance d'un signal, ou bien pour la détection d'interférence dans un système de radiométrie notamment interférentiel, ou pour permettre une correction des interférences. Bien entendu, ie résultat ci-dessus peut être obtenu par d'autres procédés de comptage, le procédé ci-dessus illustrant un mode de réalisation préféré. La détection d'une tension effective (" rms >) peut être réalisée (voir figure 2) en utilisant en parallèle n modules selon la figure 1, cadencés par la même horloge avec n seuils de comparaison a, a2, an pour les comparateurs COMP, COMP2,....COMPn en cascade avec les bascules L, L2,.. Ln qui délivrent des signaux S, S2,.... Sn. On obtient à partir des signaux S, S2,... Sn, n signaux X, X2,.... Xn en sortie des corrélateurs COR, COR2,... CORn. Pour la détection des interférences dans un système radiométrique, il est préférable d'utiliser n modules en parallèle selon la figure 2. Les systèmes radiométriques reçoivent des radiations émises par des sources thermiques pour lesquelles la distribution en amplitude est gaussienne. Si le signal de bruit reçu est contaminé par une interférence indésirable, la distribution du signal n'est plus gaussienne. Dans les conditions habituelles, la contamination du signal peut être déterminée seulement après un post-traitement du signal. La mise en _uvre de plusieurs modules en parallèle avec des seuils différents, permet de mesurer en temps rsel la forme de la distribution et donc de détecter la contamination interférentielle tout en évitant un post traitement des données contaminées. L'estimation de la distribution du signal est obtenue à l'aide d'un circuit de traitement CT à partir des nombres X, X2,... Xn obtenus à la sortie de chacun des modules, dont chacun a un niveau de référence a,, a2, an différent. 11 est bien entendu possible de réaliser l'accumulation des résultats (signaux X, X2,... Xn) dans le circuit CT. A partir de chacun des nombres X, X2,...Xj...Xn on calcule les nombres X', X'2,... X';...X'n avec: X'j = 2(Xj - N/2)/N On suppose que aj+ > aj pour i = 1, 2 - n, alors on a X'j+' d'échantillons de tension d'entrée v qui sont compris entre les seuils aj et aj+. La valeur estimée fe de la densité de distribution de la tension v est obtenue par exemple en calculant les différences en fonction du point milieu mj = (aj + aj + j)/2. La figure 3a montre la densité de distribution du signal v, la figure 3b montre l'échelonnement des différences, et la figure 3c montre l'estimation fe de la densité de distribution du signal v. Le degré de contamination du bruit gaussien par des interférences peut être déterminé en calculant l'erreur entre la distribution estimée fe et la distribution gaussienne la plus proche fo déterminée par la méthode des moindres carrés (voir figure 3d). L'erreur E est alors calculée de la manière suivante: 1,1-I 2 | [fe (m j) fo (mi)] ce qui correspond à la racine carrée de la surface comprise entre les deux courbes. Pour un signal E purement gaussien, E est égal à zéro, ou très voisin de zéro. E crot avec le degré de contamination. On peut alors décider de rejeter un signal si E dépasse un seuil donné. La puissance du signal est donnée par la formule suivante: , P = Vnns = (X j -X j+j)m i=l Il existe des conditions sur les valeurs des seuils qui doivent être satisfaites si on souhaite obtenir une précision élevée. Pour un détecteur de valeur effective (" rms ") d'une tension, opérant avec une quantification sur un bit, il faut que le seuil a soit très inférieur à la tension effective a, et en pratique: a X' 6 CT Poura/= 100na^X'/X'=-1,7 10-3. En outre, plus le nombre d'échantillons N est élevé, plus faible est l'erreur sur la puissance relative. Les meilleures applications du dispositif selon l'invention sont celles o le temps d'intégration n'est pas critique, c'est à-dire, en particulier celles o les dérives telles que les dérives thermiques de la ou des tensions de seuil aj ne sont pas significatives. Par rapport à un détecteur quadratique connu, ayant un temps d'intégration T. il faut en effet, avec un dispositif selon l'invention, un temps d'intégration TD pour obtenir la même précision. On a: TD = 7rT (CT/a)2 Un dispositif selon l'invention présente une faible sensibilité à la température, une grande linéarité sur une large gamme dynamique. Il est pratiquement dépourvu de dérive (" offset "). En général, il présente une sensibilité plus faible qu'un détecteur quadratique, mais cet inconvénient est compensé si on augmente la durée d'intégration. L'invention nécessite des circuits rapides qui peuvent fonctionner à une fréquence égale à au moins 2,2 B. pour un signal v de bande passante B (pour respecter le théorème de l'échantillonnage). Le corrélateur doit être capable de traiter un nombre d'échantillons de l'ordre de 108, ce qui ne pose pas de problème avec un compteur à 4 octets (32 bits). REVENDICATIONS - 1) Circuit numérique permettant de mesurer la tension effective d'un signal, comportant au moins un module présentant un étage échantillonneur présentant une sortie générant un signal logique de sortie qui présente pour chaque période donnée d'échantillonnage, un niveau représentant la valeur de la tension du signal par rapport à un seuil donné (A), caractérisé en ce qu'il comporte un circuit (CIRC) de calcul d'une valeur représentative de ladite tension effective en fonction de la différence entre le nombre de fois o le signal logique de sortie indique que la tension du signal est supérieure au seuil donné (A) et le nombre de fois o le signal logique de sortie indique que cette valeur est inférieure audit seuil donné (A) sur une durée correspondant à N périodes données d'échantillonnage. 2) Circuit numérique selon la revendication 1, caractérisé en ce que le circuit de calcul présente: - un corrélateur (COR) cadencé par une horloge (H) à ladite période d'échantillonnage, et présentant un circuit logique de comparaison ayant une première entrée recevant ledit signal logique de sortie (S) et une deuxième entrée dite de comparaison à laquelle est appliqué un signal logique d'entrée (0 ou 1), et une sortie délivrant à chaque période du signal d'horloge un signal logique de comparaison (Y) entre les signaux logiques présents aux première et deuxième entrées du circuit logique de comparaison, et un circuit (ACC) d'accumulation pour accumuler le signal logique de comparaison (Y) pendant les N périodes d'échantillonnage et produire un signal logique de corrélation (X), - et u n circuit (C I RC) de détermination d' une valeu r représentative de ladite tension effective en fonction de la différence (X') entre le nombre de fois o le signal logique de comparaison (Y) est au niveau logique 0 et le nombre de fois o cette sortie est au niveau logique 1 sur N périodes du signal d'horloge (H), cette détermination s'effectuant à partir du signal logique de corrélation (X). 3) Circuit selon une des revendications 1 ou 2, caractérisé en ce que ladite période donnée est la période d'une horloge (H) qui cadence l'étage échantillonneur. 4) Circuit selon la revendication 3, caractérisé en ce que I'étage échantillonneur comporte: - un comparateur (COMP) ayant une entrée de signal et une entrée d'un niveau de seuil recevant un signal (A) représentant le seuil donné et une sortie générant un signal de comparaison (s) représentant le fait que la valeur de la tension du signal est ou non supérieure audit seuil (A). S - une bascule (L) ayant une entrée connectée à la sortie du comparateur (COMP) et une entrée d'un signal d'horloge (H) ayant ladite période donnée et une sortie générant ledit signal logique de sortie (S) qui représente pour chaque période dudit signal d'horloge une valeur du signal logique (s) en sortie du comparateur (COMP). 5) Circuit selon une des revendications 2 à 4, caractérisé en ce que ladite valeur représentative est proportionnelle à: X'=21X-N/21/N X étant le nombre d'échantillons en sortie du corrélateur ayant la valeur 0, et N désignant le nombre total d'échantillons. 6) Circuit selon une des revendications 2 à 5, caractérisé en ce que le corrélateur (COR) comporte une porte OU exclusive (XOR) délivrant à sa sortie ledit signal logique de corrélation (Y). 7) Circuit selon la revendication 6, caractérisé en ce que ladite porte est une porte OU exclusive inversée (XOR) 8) Circuit selon les revendications 2 à 7, caractérisé en ce que le circuit d'accumulation est un circuit de comptage (ACC) accumulant pendant N périodes d'échantillonnage la valeur du signal logique de comparaison (Y) et délivrant en sortie ledit signal numérique de corrélation (X) représentant le nombre de fois o le signal logique de comparaison est à un niveau donné (0 ou 1), ladit signal numérique (X) qui constitue le signal de sortie du corrélateur (COR) étant introduit à une entrée du circuit (CIRC) de détermination d'une valeur représentative. 9) Circuit numérique caractérisé en ce qu'il présente n modules selon une des revendications précédentes, ces n modules présentant n seuils différents (a, a2, an) et étant montés en parallèle. ) Circuit selon la revendication 9, caractérisé en ce qu'il est associé à un circuit de traitement qui, à partir des n signaux de sortie (X, X2,.... Xn) des n modules, détermine une distribution fréquentielle estimée fe de la tension du signal v. 1) Ciroui selon la vendicadon 9, cara6dsA en ce que lo Circus de basement present Agalement un moyen pour calculer l'erreur entre