Brevet FR2843250A1 — publié le 20040206

DOMAINE DE L'INVENTION L'invention concerne un convertisseur numérique-analogique pour convertir une valeur numérique en une grandeur analogique, ledit convertisseur comprenant des sources de courant commutées en fonction de ladite valeur numérique pour générer un courant de sortie reflétant la valeur de ladite grandeur analogique. L'invention a notamment de nombreuses applications dans les convertisseurs numérique-analogique ayant une architecture de type thermométrique ou segmentée. ARRIERE PLAN TECHNOLOGIQUE DE L'INVENTION Certaines architectures de convertisseurs numérique-analogiques sont basées sur la commutation d'un certain nombre de sources de courant dans une charge de sortie. Par exemple, le nombre de sources de courant commutées simultanément dans un convertisseur ayant une architecture de type thermométrique ou segmentée est égal à la valeur numérique d'entrée à convertir. La Fig.1 représente un commutateur de type connu utilisé dans un convertisseur numérique-analogique pour faire débiter une source de courant I dans une charge de sortie R. Ce commutateur consiste en une structure différentielle comprenant des transistors bipolaires TA et TB commandés par un signal de commande Uc déduit de la valeur numérique convertir. La fonction de ce commutateur est donc équivalente à un interrupteur SW commandé par le signal de commande Uc. Lorsque les transistors de commutation TA-TB sont commutés, l'effet Early qui se manifeste au niveau des transistors doit être pris en compte pour modéliser au mieux les caractéristiques dynamiques du commutateur. A basse fréquence, l'effet Early se manifeste sous la forme d'une résistance Rp appelée résistance d'Early, de valeur élevée et constante entre le collecteur et l'émetteur des transistors. A plus haute fréquence, des effets capacitifs parasites du commutateur (capacités de jonction dans les transistors TA-TB, capacités d'interconnexion entre les éléments constituant le commutateur équivalentes à une capacité Cp mise en parallèle sur la source de courant I) se manifestent par une impédance de valeur décroissante avec la fréquence. L'effet Early combiné aux effets capacitifs parasites sont donc équivalents à une impédance parasite Z ayant les caractéristiques d'un filtre passe-bas comme représenté à la Fig.2. Cette impédance parasite détériore la linéarité de la conversion numérique-analogique. Il est connu des solutions pour limiter la nonlinéarité des convertisseurs numériqueanalogiques mettant en oeuvre des sources de courant commutées et présentant une résistance d'Early. En particulier, il est possible d'insérer entre chaque source de courant et les transistors 2j de commutation, un étage additionnel de type cascode de façon à augmenter l'impédance du commutateur vue depuis sa sortie. Ces moyens pour améliorer la linéarité des convertisseurs numériqueanalogiques présentent cependant des limitations. En effet, cette solution connue implique d'associer autant de circuits additionnels que de commutateurs. Une alimentation pouvant débiter un courant important devient nécessaire pour alimenter ces circuits additionnels, ce qui augmente la taille du convertisseur et rend difficile son intégration dans un circuit intégré. De plus, les effets parasites de ces nombreux circuits additionnels perturbent le fonctionnement d'ensemble du convertisseur. Enfin, l'ajout de ces nombreux circuits additionnels augmentent le cot ces convertisseurs numérique-analogiques. RESUME DE L'INVENTION L'invention a pour but de proposer une solution économique pour améliorer la nonlinéarité des convertisseurs numériques-analogiques comprenant des sources de courant commutées. Pour cela, l'invention est remarquable en ce que le convertisseur comprend des moyens de génération d'un courant de correction additionné au dit courant de sortie, ledit courant de correction comprenant une composante proportionnelle au carré dudit courant de sortie. Les moyens de génération permettent de compenser le courant de fuite dans l'impédance parasite vue depuis la sortie du convertisseur, l'impédance parasite correspondant ici à la mise en parallèle des résistances d'Early de chaque commutateur. Pour cela, un courant de correction d'amplitude égale et de sens opposé au courant de fuite circulant dans l'impédance parasite est réinjecté à la sortie du convertisseur. Le courant de fuite étant proportionnel au carré du nombre de sources de courant commutées, le courant de correction est avantageusement obtenu à partir du carré du potentiel de sortie du convertisseur. Ainsi, la résistance de charge connectée à la sortie du convertisseur est parcourue par la somme totale des courants délivrées par les sources de courant commutées. Les effets liés à la résistance d'Early sont donc annulés, ce qui garantit la linéarité du convertisseur numérique-analogique. En d'autres termes, la tension aux bornes de la résistance de charge devient proportionnelle à la valeur numérique à convertir. Pour une fréquence double de la fréquence du signal numérique, c'est à dire sur la seconde harmonique, le gain en décibel du convertisseur numérique-analogique est fortement amélioré. Contrairement à l'art antérieur, un seul dispositif de correction est nécessaire pour corriger l'effet cumulé de la résistance d'Early de chaque commutateur. Une telle solution conduit donc à un faible encombrement, et est de faible cot. La correction du courant de fuite tient compte du nombre des sources de courant commutées si bien que la linéarité du convertisseur est améliorée sur toute sa dynamique de conversion. L'invention est aussi remarquable en ce que le convertisseur comprend un étage différentiel amplificateur situé en amont desdits moyens de génération, ledit étage atténuateur délivrant aux dits moyens de génération un signal de sortie proportionnel à ladite grandeur analogique. Cet étage permet d'ajuster la fraction du courant à réinjecter à la sortie du convertisseur pour compenser exactement le courant de fuite circulant dans l'impédance parasite. Sa structure différentielle permet d'améliorer le taux de réjection de mode commun. L'invention est aussi remarquable en ce que l'étage différentiel amplificateur du convertisseur comprend un élément capacitif pour augmenter le facteur d'amplification en fonction de la fréquence. Cet élément capacitif disposé sur les entrées de l'étage différentiel amplificateur permet de faire varier-le gain en fréquence de cet étage de façon à compenser la diminution de l'impédance parasite en fonction de la fréquence. Un courant de correction d'amplitude plus forte sera donc réinjecté à la sortie du convertisseur pour les fréquences élevées. La linéarité du convertisseur est donc garantie non seulement aux basses fréquences mais également aux hautes fréquences. L'invention est aussi remarquable en ce que le convertisseur comprend une cellule de Gilbert pour générer ledit courant de correction. Ce choix d'implémentation permet de générer un faible courant de correction à partir d'un signal de tension de relativement forte amplitude. Le courant de correction généré à la sortie de la cellule de Gilbert permet donc de compenser de façon précise le courant de fuite à la sortie du convertisseur, ce qui contribue pleinement à améliorer la linéarité du convertisseur numérique-analogique. L'invention concerne également un circuit intégré comprenant un convertisseur numérique-analogique ayant les caractéristiques précédemment décrites. BREVE DESCRIPTIONS DES DESSINS Ces aspects de l'invention ainsi que d'autres aspects plus détaillés apparaîtront plus clairement grâce à la description suivante, faite en regard des dessins ci-annexés, le tout donné à titre d'exemple non limitatif, dans lesquels: La figure 1 décrit un commutateur pour source de courant utilisé dans un convertisseur numérique-analogique, La figure 2 représente l'évolution de l'impédance parasite d'un commutateur en fonction de la fréquence, La figure 3 représente le schéma de principe selon l'invention pour corriger la nonlinéarité d'un convertisseur numérique-analogique utilisant des sources de courant commutées, La figure 4 représente le schéma d'un convertisseur numérique-analogique connu utilisant des sources de courant commutées, La figure 5 représente le schéma équivalent d'un convertisseur numérique-analogique connu utilisant des sources de courant commutées, La figure 6 représente un mode de réalisation selon l'invention pour corriger la nonlinéarité d'un convertisseur numérique-analogique utilisant des sources de courant commutées. DESCRIPTION DE MODES DE REALISATION DE L'INVENTION La figure 2 représente l'évolution du module de l'impédance parasite Z d'un commutateur pour source de courant en fonction de la fréquence. Cette impédance parasite Z est préjudiciable puisqu'elle détériore la linéarité de la conversion numérique-analogique dans la mesure o le courant des sources de courant est dévié dans cette impédance et ne traverse pas intégralement la résistance de charge R. Dans le schéma de la Fig.1, lorsque l'impédance parasite est de type résistif, elle correspond à la mise en parallèle des résistances d'Early des K sources de courant commutées. On montre que: Vout = (Z.VCC)/(R+Z) - R.Z/(R+Z) Iout Eq.1 o Iout est la somme des courants commutés par les K sources de courant commutées suivant la valeur numérique K à convertir. Chaque source de courant débitant un courant I0, on à donc: Iout = K.IO Eq.2 Les variations AVout de la tension Vout en fonction des variations Mout du courant Iout, en valeur absolue et pour K donné, s'écrivent: AVout = R.Z/(R+Z) AMout Eq.3 La non-linéarité de la conversion provient du terme R.Z/(R+Z) dont la valeur évolue en fonction de la valeur de l'impédance Z, la valeur de cette étant fonction de la valeur K à convertir. En effet, lorsque plusieurs sources de courant sont commutées simultanément, l'impédance Z résulte de la mise en parallèle des K impédances parasites Zu des sources de courant. On a donc: Z = Zu / K L'Eq.3 s'écrit donc: AVout = K.I0.R. [1/(1 + a.K)] Eq.4 OU a = R/Zu (avec R " Zu) Le développement limité d'ordre un de [1/(1 + a.K)] étant égal à (1 - a.K), l'Eq.4 devient: AVout R.(I0.K - a.I0.K2) Eq.5 L'Eq.5 met en évidence la présence d'un terme en K2 qui est à l'origine de la non-linéarité de la conversion. La figure 3 représente le schéma de principe selon l'invention pour corriger la nonlinéarité d'un convertisseur numérique-analogique utilisant des sources de courant commutées. Le principe de l'invention est de réinjecter à la sortie Vout du convertisseur numérique-analogique un courant de correction Icor= a.I0.K2 pour compenser le courant de fuite dans l'impédance parasite Z. Ce courant de correction Icor est généré en prélevant tout d'abord une fraction des variations du potentiel Vout à la sorbe du convertisseur numériqueanalogique par un étage d'amplification 301. Ensuite, compte tenu que dans Eq.5, (I0.K) " (a.I0.K2), élever au carré cette fraction de signal par un multiplicateur analogique 302 permet de générer une grandeur de sortie comprenant principalement une composante de signal proportionnelle à K2. Le coefficient de valeur constante a.IO est ajusté en réglant le gain de l'étage amplificateur. L'addition du courant de correction Icor au courant de sortie du convertisseur permet donc de compenser le courant de fuite dans l'impédance parasite Z. Ainsi, la résistance de charge R est traversée par un courant de valeur (IO.K), ce qui garantie la linéarité de la conversion numérique-analogique. Lorsque la grandeur analogique de sorbe Vout1 diminue, davantage de sources de courant débitent dans la charge de sortie. Ainsi, l'impédance Z résulte de la mise en parallèle d'un plus grand nombre de résistances d'Early Zu, ce qui fait diminuer la valeur de l'impédance Z. Un courant Icor de plus grande valeur est donc nécessaire pour compenser le courant de fuite dans l'impédance Z. Inversement lorsque la grandeur analogique de sorbe Vout1 augmente, moins de sources de courant débitent dans la charge de sortie. Ainsi, l'impédance Z résulte de la mise en parallèle d'un nombre plus faible de résistances d'Early Zu, ce qui fait augmenter la valeur de l'impédance Z. Un courant Icor de plus faible valeur est donc nécessaire pour compenser le courant de fuite dans l'impédance Z. La figure 4 représente le schéma d'un convertisseur numérique-analogique connu de type thermométrique utilisant un nombre de sources de courant commutées égal à Smax, pour convertir le mot binaire d'entrée K en une grandeur analogique de sortie Vout, (et Vout2). Ce convertisseur comprend un module de décodage DEC pour transformer le mot binaire K en un signal de sortie Uc permettant de commander la fermeture des sources de courants IO. En particulier, un mot binaire de valeur K sera transformé en un signal de sortie Uc ayant les K premiers bits au niveau haut, et les (Smax - K) autres bits au niveau bas. Ce convertisseur comprend un nombre de commutateurs SW1 commandées par le signal de sortie Uc égal à Smax. Chacun de ces commutateurs permet de délivrer un courant de valeur MOdans une charge de sorbe Rod1 (et Rloed2). Compte tenu de l'impédance parasite Z1 (ou Z2), la grandeur de sortie Vout, est décrite par Eq.5. Il est à remarquer que la sortie Vout2 est la sortie complémentaire de la sortie Vout1 car pour un mot binaire K, la charge de sortie Rload2 est traversée par un nombre de sources de courants égal à (Smax - K), si l'impédance parasite Z2 résultant de la commutation des (Smax - K) sources de courants n'est pas prise en compte. Le schéma équivalent de ce convertisseur numérique-analogique est représenté à la figure 5. La figure 6 représente un mode de réalisation selon l'invention pour corriger la non30 linéarité d'un convertisseur numérique-analogique tel que présenté aux Fig.4 et Fig.5. Il comprend un étage différentiel amplificateur AMP permettant de prélever une fraction Udiff du signal de sortie Vout1. De façon avantageuse, pour améliorer le taux de réfection de mode commun, cette fraction de signal est obtenue au moyen de l'étage amplificateur AMP en prélevant une fraction de la différence entre le signal Vout1 et le signal Vout2. L'étage amplificateur correspond à une paire différentielle comprenant les transistors TI et T2, les résistances de collecteur RC, une résistance d'émetteur RE, ainsi que deux sources de courants Si et S2. Les transistors Tl et T2 reçoivent respectivement sur leur base les signaux Vout1 et Vout2. La fraction Udiff du signal prélevé est ajustée en fonction du rapport RC / RE. Le signal Udiff est disponible sur les collecteurs des transistors Tl et T2. Ce mode de réalisation comprend aussi une cellule de Gilbert référencée GIL basée sur une structure différentielle connue en elle-même de l'homme du métier. Cette structure comprend les transistors T3-T4-T5-T6-T7-T8, les résistances de linéarisation R1-R2-R3-R4-R5R6, une source de courant S3 de polarisation, et des sources de tension de polarisation VP1VP2 pour polariser les transistors T7-T8 et effectuer un décalage vers le bas de la tension d'entrée Udiff. Cette cellule de Gilbert reçoit le signal Udiff pour élever ce dernier au carré afin de délivrer le courant de correction Icor. Les variations du courant de correction Icor comprenant une composante principalement proportionnelle à AVout?, compte tenu de Eq.5, les variations du courant de correction Icor sont aussi proportionnelles à K2. Le courant de correction Icor est généré sur le collecteur du transistor T6, ledit collecteur étant destiné à être relié à la sortie Vout, du convertisseur numérique-analogique. Ainsi, la linéarité de la sortie Vout1 du convertisseur numériqueanalogique est assurée. La figure 7 représente un mode de réalisation particulier selon l'invention pour corriger la non-linéarité d'un convertisseur numérique-analogique tel que présenté aux Fig.4 et Fig.5. Ce convertisseur reprend les caractéristiques du mode de réalisation décrit à la Fig.6 à la différence que l'étage différentiel amplificateur comprend une capacité additionnelle C placée entre les émetteurs des transistors T1-T2. Cette capacité disposée sur les entrées de l'étage différentiel permet de faire varier le gain en fréquence de cet étage de façon à compenser la diminution de l'impédance parasite lorsque la fréquence augmente. Cette correction permet de compenser les effets liés aux capacités parasites de jonction et d'interconnexion entre les éléments constituant les commutateurs. Pour les fréquences élevées, un courant de correction Icor de plus forte d'amplitude est donc injecté à la sortie du convertisseur. L'invention concerne également un circuit intégré comprenant un convertisseur numérique-analogique ayant les caractéristiques précédemment décrites. Un tel convertisseur peut avantageusement être mis en oeuvre dans une station de base de téléphonie mobile pour convertir en analogique des données numériques à transmettre, via un émetteur, vers des téléphones portables. De telles données à transmettre pouvant notamment être de type audio, vidéo ou image. Seule la correction de linéarité de la sortie Vout1 a été décrite. Cependant, de façon similaire et sans sortir du cadre de l'invention, cette même correction pourrait être faite sur la sortie complémentaire Vout2. L'invention a été décrite en mettant en oeuvre une cellule de Gilbert pour générer une fonction carré d'un signal d'entrée. Cependant, l'invention ne, se limite pas à cette seule cellule et d'autres circuits permettant d'élever au carré un signal pourraient être mis en oeuvre sans sortir du cadre de l'invention. REVENDICATIONS 1. Convertisseur numérique-analogique pour convertir une valeur numérique en une grandeur analogique, ledit convertisseur comprenant des sources de courant commutées en fonction de ladite valeur numérique pour générer un courant de sortie reflétant la valeur de ladite grandeur analogique, convertisseur caractérisé en ce qu'il comprend des moyens de génération d'un courant de correction additionné au dit courant de sortie, ledit courant de correction comprenant une composante proportionnelle au carré dudit courant de sortie. 2. Convertisseur selon la revendication 1 caractérisé en ce qu'il comprend un étage différentiel amplificateur situé en amont desdits moyens de génération, ledit étage atténuateur délivrant aux dits moyens de génération un signal de sortie proportionnel à ladite grandeur analogique. 3. Convertisseur selon la revendication 2 caractérisé en ce que l'étage différentiel amplificateur comprend un élément capacitif pour augmenter le facteur d'amplification en fonction de la fréquence. 4. Convertisseur selon l'une des revendications 1 à 3 caractérisé en ce que les moyens de génération comprennent une cellule de Gilbert pour générer ledit courant de correction. 5. Circuit intégré comprenant un convertisseur numérique-analogique pour convertir une valeur numérique en une grandeur analogique, ledit convertisseur comprenant des sources de courant commutées en fonction de ladite valeur numérique pour générer un courant de sorbe reflétant la valeur de ladite grandeur analogique, circuit intégré caractérisé en ce que le convertisseur comprend des moyens de génération d'un courant de correction additionné au dit courant de sortie, ledit courant de correction comprenant une composante proportionnelle au carré dudit courant de sortie.