Brevet FR2837996A1 — publié le 20031003

(455) de la plaquette de maintien (55). DOMAINE DE L'INVENTION L'invention concerne un convertisseur de tension pour générer sur une borne de sortie, une tension de sortie à partir d'une tension d'entrée VDD prise par rapport à une masse GND, ledit convertisseur de tension comprenant: - une capacité Cp ayant une première borne N1 et une deuxtème borne N2, - quatre transistors T1-T2-T3-T4 de type MOS jouant le rôle dinterrupteur, chaque transistor étant commandé par un signal de commande de niveau variant au rytUme d'un signal d'horloge, chaque transistor comprenant chacun une source, une grille, un drain, et tels que le premier transistor T1 est connecté entre la tension d'entrée VDD et la première borne N1, le deuxième transistor T2 est connecté entre la première borne N1 et la masse GND, le troisième transistor T3 est connecté entre la tension d'entrée VDD et la deuxième borne N2, le quatrième transistor T4 est connecté entre la deuxième borne N2 et la borne de sortie. L'invention a de nombreuses applications dans les appareits électroniques utilisant des convertisseurs de tension mettant en _uvre des transistors de type MOS. ARRIERE PLAN TECHNOLOGIOUE DE L'INVENTION De nombreux équipements électroniques ne disposant que d'une tension d'entrée de faible niveau implémentent un convertisseur de tension permettant de générer une tension de sorbe d'amplitude plus élevée. En particulier, les doubleurs de tension sont couramment utilisés pour multiplier par deux l'amplitude de la tension d'entrée. La figure 1 décrit un convertisseur de tension connu de l'état de la technique dit " à capacité commutée >. Il s'agit d'un doubleur de tension. Ce convertisseur de tension met en ceuvre quatre transistors T1-T2-T3-T4 jouant le rôle dinterrupteur, ainsi qu'une capacité Cp. Les transistors T2 et T3 sont fermés sur les niveaux hauts du signal d'horloge CLK, tandis les transistors T1 et T4 sont fermés sur les niveaux bas du signal d'horloge CLK via l'inverseur INV. Lorsque T2 et T3 sont équivalents à des interrupteurs fermés, la capacité Cp se charge jusqu'à avoir à ses bornes une différence de potentiel U sortie Vout au potentiel 2*VDD. La capacité Cr n'a pas un rôle capital pour le fonctionnement du convertisseur, mais permet de réduire l'ondulation de la tension de sortie. Ce type de convertisseur de tension présente un certain nombre de limitations lorsque le niveau de la tension d'entrée varie d'un équipement électronique à un autre. Aux différents instants de commutation des interropteurs T2-T3 et T1-T4, la capacité Cp se charge avec une constante de temps définie par les résistances des jonchons drain source des transistors T2-T3 et T1-T4. Les pics du courant de commutation Ic aux différents instants de commutation sont donc proportionnels à la tension d'entrée VDD et inversement proportionnels à la résistan_ de drain-source RMOS des transistors T2-T3 et T1-T4. Le courant de commutation Ic est donc de la forme: Ic = K1.VDD / RMOS avec K1 = constante Eq.1 De plus, lorsqu'ils sont équivalents à des interrupteurs fermés, la résistance RMOS des transistors T1-T2-T3-T4 de type MOS est inversement proportionnelle à leur tension grille-source, c'est-à dire inversement proporbonnelle à la tension d'entrce VDD puisque qu'ils sont équivalents à des interrupteurs fermés lorsque qu'une difflrence de potentiel VGSO d'amplitude VDD est appliquée entre leur grille et leur source via le signal CLK. La résistance RMOS de chacun des transistors T1-T2-T3-T4 est donc de la forme: RMOS = K2 / VGSO avec K2 = constante Eq.2 RMOS = K2 / VDD Ainsi, compte tenu de Eq.l, le courant de commutation Ic augmente de façon quadratique en fonction de la tension d'entrée VDD. Il est donc de la forme: Ic = K3.VDD2 avec K3 = constante Eq.3 Ces pics de courant décommutation engendrent un bruit parasite d'autant plus important que l'amplitude des pics est élevée. En particulier, si d'un équipement électronique à un à autre la tension d'entrée VDD augmente, le bruit parasite augmente également. Compte tenu que le courant Ic augmente de façon quadratique en fonction de la tension d'entrée VDD, une faible variation de la tension d'entrée VDD entrane une variation importante du courant de commutation, donc du bruit parasite. Avec un tel convertsseur de tension, le niveau de bruit ne peut donc pas être garanti à un niveau constant lorsque la tension d'entrée VDD varie, même si VDD ne varie que très lépèrement. Cette limitation technique d'un tel convertisseur connu de l'art antérieur est notamment gênante pour satisfaire aux exigences des normes de compatibilité électromagnétique. RESUME DE L'INVENTION L'invention a pour but de proposer un convertisseur de tension permettant de réduire les variations du cou!ant de commutation. Pour cela, le convertisseur de tension est remarquable en ce qull comprend au moins un circuit de commande pour délivrer ledit signal de commande appliqué entre la grille et la source d'un des transistors T1-T2- T3 jouant le rôle d'interrupteur, ledit circuit de commande ayant notamment pour fonction de générer un signai de commande d'amplitude inversement proportionnelle à la tension d'entrée VDD lorsque le transistor quli commande est équivalent à un interrupteur fermé. Le signal de commande VGS généré par le circuit de commande selon l'invention est de la forme: VGS = K4 / VDD avec K2 = constante Eq.4 D'autre part, la résistance RMOS du transistor commandé par le circuit de commande est de la forme: RMOS = K2 l VGS avec K2 = constante Eq.5 Ainsi, compte tenu de Eq.4 et Eq.5, la résistance RMOS devient proporbonnelle à la tension d'entrée VDD. La résistance RMOS est de la forme: RMOS = K5. VDD avec K5 = constante Eq.6 Ainsi, compte tenu de Eq.1 et Eq.6, le courant de commutabon Ic devient invariant aux variations de la tension d'entrée VDD. Le courant de commutation est donc de la forme: Ic = K6 avec K6 = constante Eq.7 Les variations des pics du courant de commutation Ic aux différents instants de commutation des transistors T2- T3 et T1-T4 sont donc annulées via la génération d'un signal de commande d'amplitude inversement proportionnelle à la tension d'entrée VDD. Les pics du courant de commutation Ic sont donc invariants aux variations de la tension d'entrée VDD, ce qui permet de garantir un niveau de bruit constant lorsque la tension d'entrée VDD varie. L'invention est aussi remarquable en ce que ledit circuit de commande comprend, lorsqu'il commande un transistor de type P-MOS: - un transistor additionnel M1 de type P-MOS jouant le rôle d'interrupteur fermé, - une source de courant IREF_1 mise en série avec la jonction drain-source dudit transistor additionnel M1, - un commutateur COM1 à deux entrées dont la première entrée E1 est connectée au point milieu P du transistor additionnel M1 et de la source de courant IREF_1, et dont la deuxi ème entrée E2 est connectée à la tensio n d'entrée VDD, led it co mm utateu r éta nt commandé via ledit signal d'horloge. Cette association de moyens permet de générer à moindre coût un signal de commande d'amplitude inversement proportionneile à la tension d'entrée VDD. Un avantage supplémentaire à ce mode particulier de réalisation est la très bonne compensation des variations de la résistance RMOS du transistor additionnel et du transistor commandé par le circuit de commande dans la mesure o ces transistors peuvent être identiques. L'invention est a ussi remarquable en ce q ue led it circuit de commande com prend, lorsqull commande un transistor de type N-MOS: - un transistor additionnel M2 de type N-MOS jouant le rôle dinterrupteur fermé, - une source de courant IREF_2 mise en série avec la jonction drain-source dudit transistor additionnel M2, - un commutateur COM2 à deux entrées dont la première entrée E1 est connectée au point milieu P du transistor additionnel M2 et de la source de courant IREF_2, et dont la deuxième entrée E2 est connectée à la masse GND, ledit commutateur étant commandé via ledit signal d'horloge. Cette association de moyens permet de générer à moindre coût un signal de commande d'amplitude inversement proportionnelle à la tension d'entrée VDD. Un avantage supplémentaire à ce mode particulier de réalisation est la très bonne compensation des variations de la résistance RMOS du transistor additionnel et du transistor commandé par le circuit de commande dans la mesure o ces transistors peuvent être identiques. L'invention concerne également un circuit intégré comprenant un convertisseur de tension selon l'invention. L'invention concerne également un dispositif de lecture de carte à puce comprenant un convertisseur de tension selon 11nvention pour générer à partir d'une tension d'entrée, une tension de sortie d'amplitude plus élevée. Cette tension de sortie est destinée à servir de tension d'entrée à un régulateur de tension délivrant un ensemble de tensions de sortie pour alimenter une carte à puce, et ainsi permettre l'échange de données entre le dispositif de lecture et la carte à puce. BREVE DESCRIPTIONS DES DESSINS Ces aspects de l'invention ainsi que d'autres aspects plus détaillés apparatront plus clairement grâce à la description suivante, faite en regard des dessins ci-annexés, le tout donné à titre d'exemple non limitatif, dans lesquels: La figure 1 décrit un convertisseur de tension connu de l'état de la technique, La figure 2 décrit un convertisseur de tension selon l'invention, La figure 3 décrit un premier circuit de commande pour commander des transistors de type PMOS dans un convertisseur de tension selon l1nvention, La figure 4 décrit un deuxième cIrcuit de commande pour commander des transistors de type NMOS dans un convertisseur de tension selon l'invention, La figure 5 décrit un dispositif de lecture de carte à puce comprenant un convertisseur de tension selon l'inventon. DESCRIPTION DE MODES DE REALISATION DE L'INVENTION La figure 2 décrit un convertisseur de tension selon l1nvention. Ce converUsseur a le méme principe de fonctionnement que le convertisseur de tension connu de l'état de la technique et décrit via la figure 1. Pour cela, ie convertisseur de la figure 2 utilise des transistors T1-T2T3-T4 de type MOS jouant le rôle dinterrupteur. Les transistors T1-T3-T4 sont de type P-MOS tandis que le transistor T2 est de type N-MOS. Lorsque les transistors T2-T3 sont équivalents à des interrupteurs fermés, les transistors T1-T4 sont équivalents à des interrupteurs ouverts. Inversement, lorsque les transistors T2-T3 sont équivalents à des interrupteurs ouverts, les transistors T1-T4 sont équivalents à des interrupteurs fermés. Le changement d'état des transistors T1-T2-T3-T4 jouant le rôle d'interrupteur se fait au rythme du signal d'horloge CLK. - Le cycle de commutation des transistors T1-T2-T3-T4 permet de charger la capacité Cp lorsque les transistors T2-T3 sont équivalents à des interrupteurs fermés, pour délivrer une tension de sortie Vout de niveau plus élevé que la tension d'entrée VDD lorsque les transistors T1-T4 sont équivalents à des interrupteurs fermés. Les transistors T1-T2-T3 sont commandés par des circuits de commande selon l1nvention pour permettre le changement d'état des transistors T1- T2-T3 jouant le rôle d'interrupteur en générant un signal de commande appliqué entre la grille et la source de chaque transistor ainsi commandé. Les circuits de commande Ci et C3 sont identiques car ils commandent tous les deux des transistors de type P-MOS. Le circuit de commande C1 commandant le transistor T1 fournit un signal de commande variant au rythme de l'inverse du signal d'horloge CLK via linverseur INV, tandis que le circuit de commande C3 fournit un signal de commande variant au rythme du signal d'horloge CLK. Le circuit de commande C2 dédié à la commande d'un transistor de type N-MOS fournit un signal de commande variant au rythme du signal d'horloge CLK. Chaque circuit de commande est remarquable en ce qull délivre un signal de commande d'amplitude inversement proporbonnelle à la tension d'entrée VDD lorsque le transistor qu'il commande est équivalent à un interrupteur fermé. Cela entrane que la 6; résistance RMOS de chaque transistor commandé par le circuit de commande devient proportionnelle à la tension d'entrée VDD. Par conséquent, le courant de commutation Ic devient invariant aux variations de la tension d'entrée VDD. Chaque circuit de commande permet aussi de délivrer ledit signal de commande avec un niveau de potentiel tel qu'il permet au transistor qull commande de jouer le rôle d'un interrupteur ouvert. Pour cela, le signal de commande a pour niveau la tension d'entrée VDD si le transistor commandé est de type P-MOS, et a pour niveau la masse GND si le transistor commandé est de type N-MOS. La capacité Cr n'a pas un rôle majeur quant au principe de fonctionnement du convertisseur, mais elle permet cependant de réduire l'ondulation de la tension de sortie Vout. Le transistor T4 de type P-MOS est directement commandé par le signal drhorloge CLK sur sa grille, de façon à ce qull soit équivalent à un interrupteur fermé ou ouvert en même temps que le transistor T1. Bien que la figure 2 décrive un convertisseur mettant en _uvre un circuit de commande pour chaque transistor T1, T2 et T3, l'invention prévoit aussi un convertisseur de tension (non représenté) o seuis un ou deux transistors pris parmi les transistors T1, T2 et T3 sont comma ndés par un circuit de com ma nde. Ce convertisseu r permet d'obteni r u n convertisseur de plus faible coût puisque le nombre de circuits de commande est réduit. La figure 3 décrit un premier ctrcuit de commande pour commander des transistors de type P-MOS dans un convertisseur de tension selon l1nvention. Un tel circuit de commande C1 est utilisé pour la commande du transistor T1 de type P-MOS, et un tel circuit de commande C3 est utilisé pour la commande du transistor T3 de type P-MOS. Chaque circuit de commande comprend un transistor additionnel M1 de type P-MOS jouant le rôle dinterrupteur fermé. Pour cela, la grille du transistor M1 est connectée à la masse GND de façon à appliquer une différence de potentiel VGSO= VDD entre la grille et la source de M1. Le circuit de commande comprend également une source de courant IREF_1 mise en série avec la jonction drain-source dudit transistor additionnel M1. Cette source de courant débite un courant IREF_1 dans la jonction drainsource dudit transistor additionnel M1. La valeur du courant IREF_1 est constante et est en particulier indépendante de la tension d'entrée VDD. Le circuit de commande comprend également un commutateur COM1 à deux entrées E1 et E2, la première entrée E1 étant connectée au point milieu du transistor additionnel et de la source de courant, la deuxtème entrée E2 étant connectée à la tension d'entrée VDD. Le commutateur COM1 est commandé par le signal d'horloge CLK_IN1. Pour le circuit de commande C1, le signal d'horloge CLK_IN1 correspond au signal d'horloge fourni à la sortie c de l'inverseur INV de la figure 2. Pour le circuit de commande C3, le signal d'horloge CLK_IN1 correspond au signal d'horloge CLK de la figure 2. - Lorsque le signal d'horloge CLK_IN1 est au niveau bas, c'est-à-dire à la masse GND, un potentiel VDD est appliqué sur la grille du transistor T1/T3. Le circuit de commande applique donc une différence de potentiel VGS = 0 entre la grille et la source du transistor T1/T3. Par conséquent, le transi*or T1/T3 est équivalent à un interrupteur ouvert. Lorsque le signal d'horloge CLK_IN1 e* au niveau haut, c'est-à-dire à ia tension d'entrée VDD, un potentiel VG égal à celui du point milieu P entre la source de courant IREF_1 et la ionction drain-source de M1 est appliqué sur la grille du transi*or T1/T3. Le circuit de commande applique donc une différence de potentiei VGS entre la grille et la source du transistor T1/T3 égale à la différence de potentiel aux bornes de la jonction drain-source du transistor M1, cette différen_ de potentiel étant inversement proportionnelle à la tension d'entrée VDD. Le potentiel au point P étant de faible valeur, la différence de potentiel VGS est de valeur suffisamment élevée pour rendre le transistor T1/T3 équivalent à un interrupteur fermé. En d'autres termes, un tel circuit de commande permet, lorsqull commande un transi*or de type P-MOS équivalent à un interrupteur fermé, d'appliquer un potentiel VG sur la grille du transi*or T1/T3 légèrement plus élevé que la masse GND d'une quantité E (d'environ quelques volts) de fason à s'affranchir des fluctuations de la tension d'entrée VDD, contrairement au convertisseur de l'état de la technique o un potentiel égal à GND aurait été appliqué sur la grille du transi*or T1/T3. Dans un mode de réalisation particulier, les entrées E1 et E2 du commutateur COM1 du circuit de commutation C1 seront avantageusement interverties de fason à ce que le signal d'horloge CLK_IN1 corresponde au signal d'horloge CLK, faisant ainsi l'économie de 11nverseur INV. La figure 4 décrit un deuxième circuit de commande pour commander des transistors de type N-MOS dans un convertisseur de tension selon l1nvention. Un tel circuit de commande C2 est utilisé pour la commande du transi*or T2 de type P-MOS Le circuit de commande C2 comprend un transistor additionnel M2 de type N-MOS jouant le rôle d'interrupteur fermé. Pour cela, la grille du transistor M2 est connectée à la tension d'entrée VDD de façon à appliquer une différence de potentiel VGSO= VDD entre la grille et la source de M2. Le circuit de commande comprend également une source de courant IREF_2 mise en série avec la jonction drain-source dudit transistor additionnel M2. Cette source de courant débite un courant IREF_2 dans la jonction drain-source dudit transistor additionnel M2. La valeur du courant IREF_2 est constante et est en particulier indépendante de la tension d'entrée VDD. Le circuit de commande comprend également un commutateur COM2 à deux entrées E1 et E2, ia première entrée E1 étant connectée au point milieu du transistor additionnel et de la source de courant, la deuxième entrée E2 étant connectée à la masse GND. Le commutateur COM2 est commandé par le signal d'horloge CLK_IN2. Le signal d'horloge CLK_IN2 correspond au signal dorloge CLK de la figure 2. Lorsque le signal d'horloge CLK_IN2 est au niveau bas, c'est-à-dire à la masse GND, un potentiel GND est appliqué sur la grille du transistor T2. Le circuit de commande applique donc une différence de potentiel VGS = 0 entre la grille et la source du transistor T2. Par conséquent, le transistor T2 est équivalent à un interrupteur ouvert. Lorsque le signal d'horloge CLK_IN2 est au niveau haut, c'est-à-dire à la tension d'entrée VDD, un potentiel VG égal à celui du point milieu P entre la source de courant IREF_2 et la jonction drain-source de M2 est appliqué sur la grille du transistor T2. Le circuit de commande applique donc une différence de potentiel VGS entre la grille et la source du transistor T2 égale à la différence de potentiel aux bornes de la jonction drain-source du transistor M2, cette différence de potentiel étant inversement proportionnelle à la tension d'entrée VDD. La différence de potentiel entre la tension d'entrée VDD et le point P étant de faible valeur, la différence de potentiel VGS est de valeur sufffisamment élevée pour rendre le transistor T2 équivalent à un interrupteur fermé. En d'autres termes, un tel circuit de commande permet, lorsqu'il commande un transistor de type N-MOS équivalent à un interrupteur fermé, d'appliquer un potentiel VG sur la grille du transistor T2 lépèrement plus faible que la tension d'entrée VDD d'une quantité ú (d'environ quelques volts) de façon à s'affranchir des fluctuations de la tension d'entrée VDD, ,. contrairement au convertisseur de l'état de la technique o un potentiel égal à VDD aurait été appliqué sur la grille du transistor T2. La figure 5 décrit un dispositif SCR de iecture de carte à puce comprenant un convertisseur de tension CONV selon l1nvention. Le dispositif SCR comprend une source de tension d'entrée VDD conne*ée à l'entrée d'un convertisseur de tension selon linvention telle que décrite à la figure 2. Le convertisseur CONV permet de délivrer une tension de sortie Vout de plus forte amplitude que ia tension d'entrée VDD. A partir de cette tension de sortie Vout est généré un ensemble de tensions de sortie au moyen d'un régulateur de tension REG, la réqulation de ces tensions de sortie étant faite à partir d'une référence de tension Vref interne au dispositif de lecture SCR. En particulier, ces tensions de sortie ont un niveau de 5 Volts, 3 Volts et 1.8 Volt et sont destinées à alimenter une carte à puce SM communiquant avec le dispositif SCR en vue d'échanger des données DAT. Le convertisseur de tension selon l1nvention pourra avantageusement être intégré dans un circuit intégré, en particulier un circuit intogré dédié à la gestion d'un dispositif de lecture de carte à puce. g REVENDICATIONS 1. Convertisseur de tension pour générer sur une borne de sortie, une tension de sortie à partir d'une tension d'entrée VDD prise par rapport à une masse GND, ledit convertisseur de tension comprenant: - une capacité Cp ayant une première borne N1 et une deuxième borne N2, - - quatre transistors T1-T2-T3-T4 de type MOS jouant le rôle dinterropteur, chaque transistor étant commandé par un signal de commande de niveau variant au rytUme d'un signal d'horloge, chaque transistor comprenant chacun une source, une grille, un drain, et tels que le premier transistor T1 est connecté entre la tension d'entrée VDD et la première borne N1, le deuxième transi*or T2 est conne*é entre la première borne N1 et la masse (iND, le troisième transistor T3 est connecté entre la tension d'entrée VDD et la deuxième borne N2, le quatrième transistor T4 est connecté entre la deuxième borne N2 et la borne de sortie, caractérisé en ce qull comprend au moins un circuit de commande pour délivrer ledit signal de commande appliqué entre la grille et la source d'un des transistors T1-T2T3 jouant le rôie dinterrupteur, ledit circuit de commande ayant notamment pour fonction de générer un signal de co m ma nde d'am plitude i nversement pro portio nnel le à la tension d'entrée VDD lorsqu e le transistor qull commande est équivalent à un interrupteur fermé. 2. Convertisseur de tension selon la revendication 1 caractérisé en ce que ledit circuit de commande comprend, lorsqu'il commande un transistor de type P-MOS: - un transistor additionnel M1 de type P-MOS jouant le rôle d'interrupteur fermé, . - une source de courant IREF_1 mise en série avec la jonction drain-source dudit transistor additionnel M1, - un commutateur COM1 à deux entrées dont la première entrée E1 est connectée au point milieu P du transistor additionnel M1 et de la source de courant IREF_1, et dont la deuxième entrée E2 est con nectée à la tension d 'entrée VDD, l edit com mutateur étant commandé via ledit signal d'horloge. 3. Convertisseur de tension selon la revendication 1 caractérisé en ce que ledit circuit de commande comprend, lorsqu'il commande un transistor de type N-MOS: - un transistor additionnel M2 de type N-MOS jouant le rôle dinterrupteur fermé, - une source de courant IREF_2 mise en série avec la jonction drain-source dudit transistor additionnel M2, - un commutateur COM2 à deux entrées dont la première entrée E1 est connectée au point milieu P du transistor additionnel M2 et de la source de courant IREF_2, et dont la deuxième entrce E2 est connectée à la masse GND, ledit commutateur étant commandé via ledit signal d'horloge. 4. Circuit intégré comprenant un convertisseur de tension pour générer sur une borne de sortie, une tension de sortie à partir d'une tension d'entrée VDD prise par rapport à une masse GND, ledit convertisseur de tension comprenant: - une première capacité Cp ayant une première borne N! et une deuxième borne N2, ' - quatre transistors T1-T2-T3-T4 de type MOS jouant le rôle dinterrupteur, chaque transistor étant commandé par un signal de commande de niveau variant au rythme d'un signai d'horloge, chaque transistor comprenant chacun une source, une grille, un drain, et tels que le premier transistor T1 est connecté entre la tension d'entrée VDD et la première borne N1, le deuxième transistor T2 est connecté entre la première borne N1 et la masse GND, le troisième transistor T3 est connecté entre la tension d'entrée VDD et la deuxième borne N2, le quatrième transistor T4 est connecté entre la deuxième borne N2 et la borne de sortie, caractérisé en ce que le convertisseur de tension comprend au moins un circuit de commande pour délivrer ledit signal de commande appliqué entre la grille et la source d'un des transistors T1-T2- T3 jouant le rôle dinterrupteur, ledit circuit de commande ayant notamment pour fonction de générer un signal de commande d'amplitude inversement proportionnelle à la tension d'entrée VDD lorsque le transistor qu'il commande est équivalent à un interrupteur fermé. 5. Dispositif de lecture de carte à puce comprenant un convertisseur de tension pour générer sur une borne de sortie, une tension de sortie à partir d'une tension d'entrée VDD prise par rapport à une masse GND, ladite tension de sortie permettant de générer un ensemble de tensions de sortie via un réqulateur de tension en vue d'alimenter une carte à puce communiquant avec ledit dispositif de lecture, ledit convertisseur de tension comprenant: - une première capacité Cp ayant une première borne N1 et une deuxième borne N2, - quatre transistors TI-T2-T3-T4 de type MOS jouant le rôle d'interrupteur, chaque transistor étant commandé par un signal de commande de niveau variant au rythme d'un signal d'horloge, chaque transistor comprenant chacun une source, une grille, un drain, et tels que le premier transistor T1 est connecté entre la tension d'entrée VDD et la première borne N1, le deuxième transistor T2 est connecté entre la première borne N1 et la masse GND, le troisième transistor T3 est connecté entre la tension d'entrée VDD et la deuxième borne N2, le quatrième transistor T4 est connecté entre la deuxième borne N2 et la borne de sortie, caractérisé en ce que le convertisseur de tension comprend au moins un circuit de commande pour délivrer ledit signal de commande appliqué entre la grille et la source d'un des transistors T1-T2- T3 jouant le rôle d'interrupteur, ledit circuit de commande ayant notamment pour fonction de générer un signal de commande d'amplitude inversement proportionnelle à la tension d'entrée VDD lorsque le transistor qu'il commande est équivalent à un interrupteur