Brevet FR2823921A1 — publié le 20021025

utilisant un unique compteur (CPC). ETAGE DE TRANSCONDUCTANCE ET DISPOSITIF DE COMMUNICATION PAR VOIE HERTZIENNE EQUIPE D'UN TEL ETAGE. Domaine technique. La présente invention concerne un étage de transconductance à linéarité améliorée. Elle concerne de façon plus précise un tel étage présentant une faible distorsion et dont la sortie est affranchie de composantes parasites liées à des produits dintermodulation du troisième ordre. L' invention trouve des applications dans la réalisation d'émetteurs ou de récepteurs, et en particulier dans la réalisation d'équipements de communication tels que des téléphones portables. Etat de la technique antérieur. Un étage de transconductance, encore appelé "transconducteur" est un dispositif électronique capable de convertir une tension d'entrce en un courant de sortie. La tension peut être une tension réLérencoe par rapport à un potentiel ou une tension différentielle. De la même façon, le courant peut être un courant différentiel ou non. La figure 1 des dessins annexés montre une réalisation possible dun étage de transconductance très simple réalisé autour d'un transistor bipolaire 10. Une tension Vin est appliquée à la base du transistor tandis qu'un courant Iou circule dans une branche de circuit relice au collecteur en une borne de sortie 14. L'émetteur du transistor est relié à une borne d'alimentation 16, et en l' occurrence à la borne de masse, par l'intermédiaire d'une résistance ou plus généralement une impéJance de dégénérescence 20. En désignant par v les variations de la tension de la base du transistor et par i les variations du courant de collecteur qu'elles engendrent, l'étage transconducteur de la figure 1 présente une transconductance équivalente gmegtelle que: i gm gmeq = V 1 + gmÀze (1) Dans cette expression gm désigne la transconductance du transistor isolé, en ltabsence de résistance de dégénérescence. Celle-ci est telle que: gm=Io /VT ( 2) Io est le courant de repos du transistor et VT la tension thermodynamique. On rappelle que la tension thermodynamique VT est telle que VT= kT/q o T est la température absolue de fonctionnement (exprimée en Kelvin), k la constante de Boltzmann, et q la charge de l'électron. Lorsque l'étage de transconductance est relié par son collecteur à une impéJance de charge de valeur Zout' C' est-à-dire par la borne 14 de la figure, on obtient un gain en tension Gv tel que: Gv= gmeq *Zout ( 3) Dans un dispositif de réception ou d'émission, ltétage de transconductance transmet les composantes en fréquence d'un signal qui lui est appliqué, mais aussi d'autres composantes parmi lesquelles les composantes dites de produit d'intermodulation. Ces composantes, générées par l'étage de transconductance, sont dues notamment à un défaut de linéarité. A titre d' illustration, si un signal recu par ltétage comprend deux composantes en fréquence notées F1 et F2, le signal de sortie comprend les composantes fondamentales F1 et F2, et aussi leurs harmoniques 2F1, 2F2, 3F1, 3F2, etc., des composantes d'intermodulation du second ordre, du type F1-F2 et F1+F2, ainsi que des composantes d'intermodulation du troisième ordre, du type 2F1 - F2 ou 2F2-F1, par exemple. Les composantes de produits d'intermodulation, qui sont des composantes parasites du signal de sortie, présentent généralement des amplitudes faibles par rapport aux composantes des fréquences dont elles dérivent. Elles sont toutefois gênantes lorsque leur fréquence coïncide avec celle de la bande du signal utile. Par exemple, une composante de fréquence F de faible amplitude risque d'être en concurrence avec une composante parasite du type 2F1-F2 identique. Si F-F2=F2-F1, ces difficultés apparaissent tout particulièrement dans des domaines tels que celui des télécommunications par voie hertzienne, o certains canaux, dont la réception est très faible, risquent dêtre perturbés par des canaux voisins forts. Afin d' augmenter la linéarité des étages de transconductance, et donc réduire l'amplitude des composantes parasites susceptibles d'être générées, on équipe les étages de moyens de contre-réaction. Les moyens de contre-résction consistent, par exemple, en une résistance de dégénérescence d'émetteur telle que la résistance 20 décrite en relation avec la figure 1. Une valeur de résistance plus forte améliore la linéarité de l'étage. En revanche, le gain en linéarité est obtenu au prix d'une transconductance équivalente ou d'un gain en tension plus faible. On peut se reporter à ce sujet aux équations (1) et (3) indiquées précédemment. Ainsi, pour obtenir un signal de sortie de même amplitude que celui qui serait obtenu sans les moyens de contre réaction, il faut augmenter la puissance d'alimentation. Ceci revient à augmenter le courant de repos traversant le transistor ou la tension d'alimentation. Or, il s'avère que pour des équipements de communication portables, tels que les téléphones celulaires fonctionnant sur une source d'énergie portable, par exemple un accumulateur électrique, une consommation accrue en énergie a une influence très négative sur l'autonomie. Une autre possibilité de contre-réaction visant à améliorer la linéarité d'un étage de transconductance est illustrse par la figure 2. La figure 2 montre un étage de transconductance construit autour d'un transistor 10 associé à une branche de contre réaction parallèle 22 connectée entre le collecteur et la base. Les bornes d'entrée 12 et de sortie 14 correspondent, comme pour le dispositif de la figure 1 à la base et au collecteur. L'émetteur est s direcLement relid & une borne d'al1meoLaLion 16 (masse). Une branche de conLre-dacLion 22, connecL6e enLre les bornes d'entre eL de sorLie, permeL de sousLaire la Lension d'enLrde une fracL10n de la Lension de sorLie. La LranscooducLance 4quivalenLe gm de l' One augmenLaL10n de la proporL10n de conLre- racL10n condu1L une me111eure 11ndar1L mais auss1 une lus faible LransconducLance quivalenLe. Ains1, comme our le dispos1L1f de la figure 1, augmenLaL1on de la 11na1L esL au prix d'une plus forLe conommaLion lecLrique. On conaiL galemenL par le doeumenL (1), doL la rfrence compllLe esL rcise la fin de la descr1pL10n, un LransconducLeur foncL10nnanL en classe AB, eL non en classe A, comme les 4Lage des [1gures 1 eL 2. Le disos1L1f dcr1L dans le documenL (1) 2Q prdsenLe 1'avanLage de rduire les comosanLes de Lrois1lme ordre du rodu1L d'1nLermodulaL10n dans des roorLion imorLanLes. CeDendanL, une sLrucLure de base commune cofre au disosiLif une 1mpdance d'enLre Lrs faible. A1ns1, des moyens d'adaLaL10n de l'impdance une valeur de 50, usuelle our les meLLeurs rceLeurs hauLe frquence, auraienL pour cons6uence de rdutre forLemenL la LransconducLance ar rapporL un monLage du mme LYpe des figures 1 eL 2 auguel on auraiL aliqu la mame adaLaLion dim6dance (car on L1re rofiL dans ce cas de 11mpdance naLurellemenL leve du monLage). Exposé de l' invention L' invention a pour but de proposer un étage de transconductance qui ne présente pas les limitations des dispositifs décrits précédemment. Un but est en particulier de proposer un tel étage de transconductance présentant une bonne linéarité et une faible distorsion, libre des composantes de produit d'intermodulation du troisième ordre et une transconductance élevée. Un autre but est aussi de proposer un tel étage de transconductance qui présente une faible consommation en énergie. L' invention a encore pour but de proposer un tel étage avec une influence réduite de composantes dintermodulation du troisième ordre. Un but supplémentaire de l' invention est de proposer un étage de transconductance avec une impédance d'entrée susceptible d'être aisément adaptée à une valeur voisine de 50 Q. Pour atteindre ces buts l' invention a plus précisément pour objet un étage de transconductance comprenant: au moins un transistor bipolaire principal, le transistor bipolaire principal présentant une base reliée à une borne d'entrce, un collecteur relié à une borne de sortie, et un émetteur relié à une borne d'alimentation par l'intermédiaire d'une résistance de dogénérescence, au moins un transistor bipolaire de compensation, connocté en parallèle au transistor principal et relié sans résistance de dégénérescence à la borne dalimentation, dans lequel la valeur RE de la résistance de dégénérescence du transistor principal est choisie telle que RE * IO > VT/2 OU VT est la tension thermodynamique et Io le courant de repos du transistor principal. Le choix de la résistance de dogénérescence RE est effectué de préférence tel que: RE>>VT/2IO soit, par exemple, RE> 1OVT/2IO. On considère, au sens de l' invention, que le transistor de compensation est dépourvu de résistance de dégénérescence lorsque la résistance électrique de la liaison en l'émetteur de ce transistor à la borne d'alimentation est suffisamment faible pour être négligée par comparaison avec.la résistance de dégénérescence du transistor principal. En d'autres termes, en désignant par r la valeur d'une éventuelle résistance de dégénérescence du transistor de compensation, la valeur r devrait être telle que r exemple, ou une borne de masse. En respectant la condition de choix de la résistance de dégénérescence du transistor principal indiquée ci-dessus, la phase des composantes de produit d'intermodulation du troisième ordre, générées par le transistor principal et le transistor de compensation, sont de signes opposés et se soustraient mutuellement. L'amplitude résultante des composantes du troisième ordre est donc inférieure à celle des composantes du troisième ordre quauraient généré chacun des transistors pris individuellement. Une polarisation appropriée du transistor de compensation, et un ajustage de son courant de repos, permettent de générer avec ce transistor des harmoniques de troisième ordre qui sont de plus égales en amplitude à celles générées par le transistor principal. Dans ce cas, les harmoniques de troisième ordre des deux transistors non seulement se soustraient mais s'annulent. Selon une réalisation particulière de l'étage de transconductance, celuici peut comporter en outre une inductance reliant le transistor principal et le transistor de compensation à la borne d'alimentation. L' inductance est connoctée en série avec la résistance de dogénérescence entre l'émetteur du transistor principal et la borne d'alimentation. Cette inductance augmente l'impédance d'entrée de l'étage. Sa valeur peutêtre choisie en fonction de limpéJance d'entrce que l'on souhaite obtenir, de façon à mieux ajuster cette impédance sur la valeur usuelle de 50Q. Une adaptation d'impéJance peut bien sûr être réalisce en associant à la base du transistor une résistance ou dautres composants passifs appropriés. Selon un perfectionnement de l'invention, l'étage de transconductance peut comporter en outre une inductance dite inductance parallèle connectée en parallèle à la résistance de dogénérescence du transistor principal. L' inductance parallèle présente une valeur LE telle que: LE >RE/ 2nF, F étant une fréquence de travail centrale de l'étage de transconductance et AF la largeur d'une bande de fréquences susceptible de contenir des composantes d'un produit d'intermodulation du troisième ordre généré par l'étage. La première condition indiquce pour le choix de la valeur de l' inductance parallèle permet, d'une part, à l' inductance de se comporter comme un court-cTrcuit vers la borne d'alimentation pour filtrer les composantes de fréquence dont la valeur correspond à la bande de fréquence AF choisie. Ces fréquences correspondent à des composantes d'intermodulation dordre 2, du type F1-F2 ou F2-F1, pour se reporter à lexemple choisi dans la partie introductive de la description. Les composantes d'intermodulation d'ordre 2, se combinent en effet avec les composantes fondamentales pour générer de nouvelles composantes d'ordre 3. Le filtrage réalisé par l' inductance parallèle permet de limiter ou d'éliminer ce phénomène. La deuxième condition sur le choix de la valeur LE de l' inductance parallèle permet de conférer à l' inductance une impéJance très supérieure à celle de la résistance de dégénérescence de sorte qu'elle ne perturbe pas la valeur de cette résistance aux fréquences de fonctionnement autour de la valeur F. L'étage de transconductance de l' invention peut être un étage simple ou un étage différentiel. Dans ce deuxTème cas, il comporte un premier et un deuxième transistors principaux et un premier et un deuxième transistors de compensation connoctés respectivement en parallèle aux premier et deuxTème transistors principaux. Les bases des premier et deuxième transistors principaux sont respectivement reliées à une première et une deuxTème bornes d'entrée formant une entrce différentielle, les collecteurs des premier et deuxTème transistors principaux sont respectivement reliés à une première et une deuxTème bornes de sortie, et les émetteurs des premier et deuxième transistors principaux sont respectivement reliés à une borne d'alimentation par l'intermédiaire d'une première et une deuxième résistance de dégénérescence. Par ailleurs, les premier et deuxième transistors de compensation sont reliés sans résistance de dégénérescence à la borne d'alimentation. Les première et deuxième résistances de dégénérescence des transistors principaux présentent des valeurs RE1 et RE2 telles que: RE1#I1> VT/2 et 3 O RE2*I2>VT/2 o les termes I1 et I2 désignent les courants de repos des premier et deuxTème transistors principaux et o VT désigne la tension thermodynamique. Les critères de sélection des résistances de dégénérescence pour chaque partie de l'étage différentiel sont les mêmes que pour l'étage simple décrit précédemment. De préférence, on a: RE1 I1>>VT/2 et RE2 À I2>>VT/2. De la même facon, l'étage de transconductance peut être équipé dinductances destinées à faciliter l'adaptation d'impéJance des entrées. L'étage de transconductance comporte alors une première et une deuxième inductances reliant respectivement les premier et deuxième transistors principaux et de compensation à la borne dalimentation. Les première et deuxième inductances sont connectées en série avec les première et deuxième résistances de dégénérescence entre les émetteurs des transistors principaux et la borne d'alimentation. Enfin, l'étage de transconductance peut comporter une inductance de valeur L connectée entre les émetteurs des transistors principaux. La valeur de cette inductance est choisie de manière à présenter une impédance élevée pour des composantes du signal correspondant sensiblement à la fréquence de travail, de manière à ne pas perturber le fonctionnement pour ces fréquences. Elle est également choisie de manière à présenter une impéJance faible pour les composantes de produit d'intermodulation du deuxième ordre de facon à les filtrer. En considérant que les résistances de dégénérescence du premier et du deuxième transistor principal sont égales toutes deux à la même valeur RE, L peut être choisi tel que: L 2 AF " RE et L F " RE Les valeurs AF et F sont les mêmes que celles déjà considérces précédemment. L' invention concerne non seulement un étage de transconductance mais aussi un étage d'émission ou de réception comprenant entre une antenne et un modulateur ou un démodulateur, un amplificateur à faible bruit et un dispositif de transposition de fréquence équipé d'un mélangeur, dans lequel au moins l'un des mélangeur et amplificateur comporte un étage de transconductance conforme à la revendication 1. Enfin l' invention concerne l'utilisation d'un étage de transconductance tel que décrit dans un téléphone portable. D'autres caractéristiques et avantages de l' invention ressortiront de la description qui va suivre. Celle-ci est donnée à titre purement illustratif et non limitatif. Brève description des figures. - La figure 1, déjà décrite, est un schéma d'un étage de transconductance à contre-réaction série, d'un type connu. - La figure 2, déjà décrite, est un schéma d'un étage de transconductance à contre-réaction parallèle, dun type également connu. - Les figures 3A et 3B sont des schémas d'un étage de transconductance simple, conforme à la présente invention. - La figure 4 est un schéma d'un étage de transconductance différentiel, conforme à la présente invention. - La figure 5 et la figure 6 sont des schémas d'étages de transconductances correspondant à un perfectionnement des étages des figures 3A et 4. - La figure 7 et la figure 8 sont des schémas d'étages de transconductance correspondant à un autre perfectionnement des étages des figures 3A et 4. - Les figures 9A et 9B sont des représentations schématiques simplifiées d'un récepteur et d'un émetteur hertzien équipé d'un étage de transconductance conforme à l' invention. Description détaillée de modes de mise en _uvre de l' invention. Dans la description qui suit, des éléments identiques, équivalents ou similaires des différentes figures sont repérés avec les mêmes références numériques. L'étage de transconductance de la figure 3A comprend un premier transistor 110, désigné par transistor principal, et un deuxTème transistor 130, dit transistor de compensation, connecté en parallèle sur le transistor principal. Bien que ce ne soit pas une condition nécessaire au fonctionnement de l'étage, les deux transistors présentent de préférence les mêmes caractéristiques. La base des transistors est connectée à une borne dentrce 112 à laquelle est appliquée une tension dentrée Vin. Les collecteurs des transistors sont reliés à une borne de sortie 114 à laquelle peut éventuellement être reliée une charge de l'étage, non représentée. Le courant qui traverse cette charge est désigné par Iout. Les courants de repos du transistor de compensation et du transistor principal sont notés respectivement I1 et Io. Ces courants sont fixés par les caractéristiques des transistors et éventuellement par des résistances de polarisation non représentées. Les émetteurs des transistors sont reliés à une borne d'alimentation 116 qui, sur cette figure, correspond au potentiel de masse. L'émetteur du transistor de compensation est directement relié à la borne d'alimentation de sorte qu'il ne soit pas dogénéré. En revanche, l'émetteur du transistor principal est relié à la borne d'alimentation par lintermédiaire d'une résistance de dégénérescence 120, de valeur RE. I1 convient de préciser que la résistance peut être formée d'un composant résistif unique ou comporter plusieurs composants résistifs. Comme évoqué précédemment, la valeur de la résistance RE est choisie telle que RE * IO soit supérieur VT/2 et même très supérieur. Les inventeurs ont observé en effet que la phase de l'harmonique du produit d'intermodulation du troisième ordre, en ce qui concerne le transistor principal, dépend de la valeur de la réaistance de dégénérescence, et que cette phase s' inverse autour dune valeur de RE qui est justement VT/2Io. A titre d' illustration, si la phase de l'harmonique du troisième ordre est de 180 pour une valeur nulle ou sensiblement nulle de la résistance de dégénérescence, elle est de 90 pour une valeur de RE=VT/2IO et est nulle (=0 ) pour une valeur de RE grande devant VT/2Io. Ainsi, le cas d'une phase égale à correspond au transistor de compensation dont l'émetteur n'est pas dégénéré tandis que le cas d'une phase de 0 correspond au transistor principal. Les phases des composantes des produits dintermodulation du troisième ordre étant opposées, ces composantes, provenant du transistor principal et du transistor de compensation, se soustraient. Lorsque l'amplitude des composantes du troisième ordre est sensiblement la même pour les deux transistors, la compensation peut aller jusqu'à l'élimination complète de ces composantes. Ce cas idéal peut être approché, par exemple, en utilisant des transistors aux caractéristiques sensiblement identiques et en ajustant le courant de repos I1 du transistor de compensation. Le tableau I, ci-dessous, donne à titre de comparaison, les amplitudes de sortie d'un signal utile à une fréquence de 2GHz, et l'amplitude mesurée en dBc relativement à lamplitude du fondamental, notée Imd3, des composantes de produits d'intermodulation du troisième ordre pour, d'une part, un étage de transconductance conforme à la figure 1 de l'art antérieur, et, d'autre part, pour un étage de transconductance conforme à l' invention et à la figure 3A. Dans les deux cas, le décalage de fréquence de la composante de produits d'intermodulation du troisième ordre est de AF=lMHz, la tension d'entrée Vin est de mV, et la valeur de la résistance de dégénérescence est de 20Q. Tableau I Caractéristique/ Art antérieur/ Invention/ performance Fig 1 Fig 3A Résistance de RE=2oQ RE=20Q dégénérescence Courant de repos Io=2, 947mA Io=2,947mA I1=26,8 A Iou -69, 59dBI -69,28dBI Imd3 (atténuation) -65,64dBc -103,0dBc On constate, à la lecture du tableau I, que pour des courants de repos sensiblement identiques (à 26,8pA près), ctest-à-dire pour des consommations électriques sensiblement identiques, les composantes de produits dintermodulation subissent une très forte atténuation dans l'étage de transconductance conforme à linvention (-103dB au lieu de -65dB). A titre de comparaison, pour obtenir une atténuation aussi forte avec l'étage de transconductance de l'art antérieur, la valeur RE aurait dû être augmentée à 27,5 Q et le courant de repos Io de la résistance de dégénérescence aurait dû être augmenté à 14,8 mA. Ces mesures auraient donc conduit à une forte augmentation de la consommation d'énergie électrique. La figure 3A illustre une réalisation d'un étage conforme à l'invention, construit autour de transistors de type NPN. Un étage sensiblement identique peut être réalisé, comme le montre la figure 3B, à partir de transistors PNP. La borne de sortie 114 reste celle reliée aux collecteurs des transistors. En revanche, la borne d'alimentation 116, n'est plus la karne de masse co=me dans l'exemple précédent, mais est une borne d'alimentation à un potentiel Vcc positif par rapport à la masse. Pour le reste, et notamment pour le choix de la résistance de dogénérescence, on peut se reporter à la description relative à la figure 3A. La figure 4 montre une autre possibilité de réalisation dun étage de transconductance conforme à ltinvention. Il s'agit d'un étage différentiel. Deux transistors principaux llOa et llOb, à dégénérescence d'émettéur sont associés à deux transistors de compensation 130a, 130b, non dogénérés, connectés respectivement en parallèle aux transistors principaux. Les transistors peuvent être identiques ou différents. L'étage différentiel se présente comme l' association de deux étages simples conformes à la figure 3A, (ou 3B). Ainsi, les caractéristiques qui correspondent à celles du dispositif de la figure 3A, ne sont pas entièrement décrites ici. Les valeurs REa et REb des résistances de dégénérescence 120a, 120b connectées aux émetteurs des transistors principaux peuvent être identiques ou différentes. Elles sont cependant toutes deux choisies selon le critère indiqué précédemment c'est-à-dire supérieures et de préférence très supérieures à VT/2I0a ou à VT/2Iob o IOa et Iob sont les courants de repos du transistor principal considéré. L'étage de transconductance présente deux bornes de sortie 114a et 114b qui délivrent des courants de sortie Iout et Ixou. Il convient de ne pas confondre ces courants dynamiques avec les courants I1a, I1b, IOa et Iob indiqués sur la figure. Les courants I1a, I1b, Ica et Iob sont les courants de repos des transistors principaux et de compensation. L'entrce de l'étage comprend deux bornes d'entrée qui sont, sur la figure 4, les bornes 112a et 112b. Ces bornes reçoivent des tensions d'entrée Vina et Vinb. Bien qu'il ne soit pas décrit de façon détaillée ici, l'étage de transconductance symétrique peut également être réalisé à partir de transistors PNP. On peut se reporter à ce sujet à la figure 3B et à la description correspondante. Lorsque l'étage de transconductance doit être utilisé dans un émetteur ou un récepteur hertzien, son entrce est adaptée à une impédance réelle de l'ordre de Q. L' adaptation d'impédance peut avoir lieu, par exemple par la mise en série avec l'entrce de l'étage d'une résistance appropriée. Or, l'étage de transconductance conforme à l'une des figures 3A, 3B ou 4 s'avère toutefois présenter, en l' absence dadaptation particulière, une impéJance résistive relativement faible. Celle-ci rend plus difficile l' adaptation à 50Q. La figure 5 montre un perfectionnement de létage de transconductance de la figure 3A, permettant, sans insérer de résistance supplémentaire, daugmenter la valeur résistive de son limpéJance dentrée en haute fréquence. Conformément à la réalisation illustrée par la figure 5, une inductance 118, de valeur L, est insérce entre l'émetteur du transistor de compensation et la borne d'alimentation 116. L,inductance est également relice à l'émetteur du transistor principal, par l'intermédiaire de la résistance de dégénérescence 120. Elle se trouve ainsi en série avec cette résistance entre l'émetteur du transistor principal et la borne d'alimentation. La valeur de l' inductance 11$ peut être choisie, par exemple, en fonction d'une pulsation de transition de l'étage, et de telle sorte que la partie réelle de l'impédance d'entrée soit de l'ordre de 50 Q. A titre d'exemple, on peut choisir une valeur de 0,8 nH. Le tableau II ci-dessous montre l' influence de l' inductance 118 dans l'étage de transconductance de la figure 5, par comparaison avec celui de la figure 3A. Tableau II Caractéristiques Fig 3A Fig 5 (sans self 118) (avec self 118) I1 5mA 5mA Io 400pA 400pA RE 5Q 5Q L (self 118) Sans (OnH) lnH Impédance dentrée 9-66j 80-63j à 2 GHz Dans ce tableau, I1, IO, RE et L désignent respectivement le courant de repos du transistor de compensation 130, celui du transistor principal 110, la valeur de la résistance de dégénérescence 120, et la valeur de l' inductance 118. On constate que la partie rcelle de l'impéJance d'entrée est largement améliorce. La figure 6 montre l'utilisation d' inductances dadaptation dimpéJance dans un étage différentiel. On observe que les résistances de dégénérescence des deux transistors principaux ne sont plus reliées entre-elles à la borne d'alimentation 116, mais sont chacune reliées à la borne d'alimentation 116 par une inductance d'adaptation d'impéJance. Ces inductances, repérées par les références 118a, et 118b sont respectivement en série avec les résistances de dégénérescence entre les émetteurs des transistors principaux et la borne d'alimentation. Elles sont par ailleurs relices directement aux émetteurs des transistors de compensation. Comme évoqué dans la partie introductive du texte, le signal comprend non seulement des produits dintermodulation du troisième ordre mais aussi des produits dintermodulation du deuxTème ordre. Ceux-ci, combinés aux composantes fondamentales sont susceptibles de générer des composantes supplémentaires du troisième ordre. La figure 7 montre un perfectionnement de létage de transconductance de l' invention qui vise essentiellement à éliminer ou réduire les composantes du deuxième ordre, partant, celles du troisième. L'étage de la figure 7 comprend les composants de la figure 5 auxquels se rajoute une inductance 122 connectée en parallèle aux bornes de la résistance de dégénérescence 120. On considère, de facon générale, que l' inductance parallèle 122 est connectée en parallèle à la résistance de dégénérescence 120, lorsqu'elle est connoctée en parallèle à tout ou partie de cette résistance. La valeur LE de l' inductance parallèle 122 est choisie de telle sorte qu'elle soit transparente, c'est-à-dire qu'elle présente une impédance très grande pour les composantes correspondant aux fréquences F fondamentales du signal utile. Elle est également choisie pour filtrer, c'est-à-dire présenter une impédance faible pour une bande de fréquence AF correspondant à l'intermodulation du deuxième ordre. Les ordres de grandeur des fréquences F et AF sont très différents. Les fréquences F fondamentales du signal utile sont de l'ordre de lGHz, par exemple, tandis que les fréquences d'intermodulation AF (i.e., par ex. F2- F1) sont de l'ordre de 1 MHz. Comme indiqué précédemment, l' inductance parallèle 122 est ainsi choisie de telle sorte que: LE LE>>RE/2F. La figure 8 montre ltapplication de ce perfectionnement à un étage de transconductance différentiel conforme à la figure 6. Une inductance 122 est connoctée entre les émetteurs des transistors principaux llOa et llOb. La valeur de cette inductance est détermince sur les mêmes critères que ceux évoqués ci-dessus. Les inductances d'adaptation d'impéJance 118, 118a et 118b sont représentée en trait discontinu sur les figures 7 et 8. Bien qu'elles constituent une amélioration, elles ne sont pas indispensables. Par ailleurs, on a également représenté les sources de tension 200 et des composants 202, 202a et 202b dadaptation dimpédance, relices aux bornes d'entrée des étages des figures 7 et 8. Les composants d'adaptation d'impédance comportent une inductance et/ou une capacité en série. Ils sont également représentés en trait discontinu, car facultatifs. Les figures 9A et 9B indiquent les principaux éléments respectivement d' un étage de réception et d' un étage d'émission d'un télophone portable ou d'un autre dispositif de communication. Il s'agit en particulier dune antenne 300, d'un amplificateur 302, d'un mélangeur 304 et d'un démodulateur 306 (fig.9A) ou un modulateur 307 (fig.9B). Le mélangeur 304, associé à un oscillateur local, non représenté, fait partie d'un dispositif de transposition de fréquence. Un étage de transconductance conforme à l' invention et tel que décrit précédemment, peut être utilisé notamment dans le mélangeur 304 ou dans l'amplificateur 302, comme étage dentrée, par exemple. Document cité. (1) US-A-5 826 182 REVENDICATIONS 1. Etage de transconductance comprenant: - au moins un transistor bipolaire principal (110, llOa, llOb), le transistor bipolaire principal présentant une base reliée à une borne d'entrce (112, 112a, 112b), un collecteur relié à une borne de sortie (114, 114a, 114b), et un émetteur relié à une borne d'alimentation (116) par l'intermédiaire d'une résistance de dégénérescence (120, 120a, 12Ob), - au moins un transistor bipolaire de compensation (130, 13Oa, 13Ob), connocté en parallèle au transistor principal et relié sans résistance de dogénérescence à la borne d'alimentation, dans lequel la valeur RE de la résistance de dégénérescence est choisie telle que RE * I0 > VT/2 OU VT est la tension thermique et Io le courant de repos du transistor principal. 2. Etage de transconductance selon la revendication 1, dans lequel RE*IO>1 OVT /2. 3. Etage de transconductance selon la revendication 1, comprenant en outre une inductance (118, 118a, 118b) reliant le transistor principal et le transistor de compensation à la borne d'alimentation, l' inductance étant connoctée en série avec la résistance de dogénérescence entre ltémetteur du transistor principal et la borne d'alimentation. 4. ELage de LaoconducLance selon la revendication 1, comprenanL en outre une inducLance {122) dite inducLance arallle connocL6e en arallle la rdsisLance de dgn6rescence, 1'1nducLance prdenLanL une valeur LE Lelle que: LE LE> >RE /2UF, F Lant une frquence de Lravail cenLrale de 1'6Lage de LransconducLance eL AF la largeur d'une bande de fr6quences susceL1ble de conten1r des comosantes d'un produit d'1ntermodulaLion de Lrois1me ordre gndrd par l'6Lage. 5. ELage de LransconducLance diffrenL1el selon la revendicaL10n 1, comprenanL un remier eL un deux1me LransisLors rinciaux (llOa, 110) eL un premier eL un deux1dme LransisLors de compensaL10n (130a, 130b) connacL6s resecL1vemenL en arallle aux premier eL deux1me LransisLors principaux, les bases des remier eL deux1me LransisLors princ1paux LanL reecLivemenL relies une remi6re eL une deuxime Lornes d'enLrde (112a, 112b) formanL une entrde diffrenL1elle, les collecLeurs des premier eL deux14me LransisLors princ1aux {LanL resecL1vemenL rel16s une prem16re eL une deuxime bornes de sorLie (114a, 114b), eL les metteurs des remier eL deuxime LransisLors princ1paux {LanL respecL1vemenL rel16s une borne d'alimenLaL10n (116) par 1'1nLermdiaire d'une rem14re eL une deux16me rdsisLances de dgn6rescence (120a, 120b), les Dremier eL deux1me transistors de compensation étant reliés sans résistance de dégénérescence à la borne dalimentation, et les première et deuxième résistances de dégénérescence présentant des valeurs RE1 et RE2 telles que: RE1*I1>VT/2 et RE2*Io>VT/2 o les termes I1 et Io désignent les courants de repos des premier et deuxTème transistors principaux et o VT désigne la tension thermodynamique. 6. Etage de transconductance selon la revendication 5, comprenant en outre une première et une deuxième inductances (llBa, llb) reliant respectivement les premiers et deuxièmes transistors principaux (llOa, llOb) et de compensation à la borne d'alimentation, les première et une deuxième inductances étant connoctées en série avec les première et deuxième résistances de dégénérescence entre les émetteurs des transistors principaux et la borne dalimentation. 7. Etage de transconductance selon la revendication 5, comprenant en outre une inductance (122) connectée entre les émetteurs des transistors principaux (llOa, llOb). 8. Récepteur hertzien comprenant entre une antenne de réception (300) et un démodulateur (306), un amplificateur à faible bruit (302) et un dispositif de transposition de fréquence équipé d'un mélangeur (304), dans lequel au moins l'un des mélangeur et amplificateur comporte un étage de transconductance conforme à la revendication 1. 9. Emetteur hertzien comprenant entre une antenne de réception (300) et un modulateur (307), un amplificateur à faible bruit (302) et un dispositif de transposition de fréquence équipé d'un mélangeur (304), dans lequel au moins lun des mélangeur et amplificateur comporte un étage de transconductance conforme à la revendication 1. 10. Utilisation d'un étage de transconductance conforme à la revendication 1 dans un téléphone