Brevet FR2832893A1 — publié le 20030530

La présente invention concerne un système de contrôle d'erreur de convergence dynamique numérique adapté pour être utilisé dans un déviateur d'un dispositif d'affichage et plus particulièrement, un système de correction d'erreur de convergence dynamique numérique effectuant des corrections d'erreur de convergence séparées et indépendantes, correspondant aux deux points de croisement respectifs d'un motif d'écran de référence et des zones respectives entre les points de croisement du motif d'écran de référence. Généralement, un déviateur exécute la fonction consistant à dévier des faisceaux d'électrons R, V, B, arrivant sur une position désirée d'un écran dans un dispositif d'affichage à CRT (Cathode Ray Tube selon le terme anglo-saxon, ou Tube à rayures cathodiques). Bien qu'il soit requis que la qualité d'image de l'écran soit de haute définition ou résolution, un déviateur classique permet d'obtenir une fonction de convergence améliorée pour obtenir la haute définition de la qualité d'image. En conséquence, divers types de dispositifs de correction auxiliaires ont été montés dans le déviateur pour la fonction de convergence pour les hautes définition et résolution de l'écran d'image. Le déviateur est muni d'un contrôleur de convergence dynamique monté sur une partie de col du déviateur comportant une pluralité de bobines de contrôle magnétiques pour produire des champs parmi des champs magnétiques à deux pôles, des champs magnétiques à quatre pôles et des champs magnétiques à six pôles, en utilisant les principes de fonctionnement d'un élément de pureté de convergence, de façon qu'un faisceau d'électrons V soit amené dans une position désirée par rapport aux faisceaux d'électrons R et B. Le contrôleur de convergence dynamique est nécessaire pour obtenir la haute résolution de la même qualité d'image qu'en TVHD (Télévision Haute Définition) pour traiter un caractère et transférer les informations de caractères en présence de la télédiffusion numérique. Typiquement, le contrôleur de convergence dynamique du déviateur classique est muni d'une pluralité de résistances, inductances, condensateurs et diodes. L'erreur de convergence est compensée en contrôlant le courant des bobines de contrôle du champ magnétique en utilisant un moyen de réglage tel qu'une résistance variable du circuit contrôleur de convergence dynamique. Avec le contrôleur de convergence classique, seule une onde de courant prédéterminée est appliquée à l'entrée des bobines de contrôle magnétique, de sorte que seule une erreur de convergence ayant un motif prédéterminé est contrôlée. Lorsqu'une erreur de convergence pour une zone prédéterminée de l'écran est corrigée, une autre erreur pour l'autre zone de l'écran est induite, car l'autre erreur de convergence de l'autre zone varie en réponse à l'erreur de convergence pour la zone prédéterminée. En conséquence, il est désavantageux que toutes les erreurs dans l'ensemble de l'écran ne puissent pas être contrôlées. Lorsque l'erreur de convergence détectée manuellement dans un processus de fabrication du déviateur et du dispositif d'affichage à CRT est contrôlée conformément à la détection manuelle, il est impossible de contrôler l'erreur de convergence de l'ensemble de l'écran d'un dispositif d'affichage à CRT plat et de grand angle. Pour tenter de surmonter les problèmes induits dans le réglage manuel de l'erreur de convergence avec la détection manuelle de l'utilisateur, un dispositif détecteur adapté pour être utilisé dans un dispositif d'affichage à cristaux liquides ou un panneau d'affichage à plasma a été proposé pour détecter et afficher les erreurs de convergence. Cet appareil détecteur comporte un motif d'écran prédéterminé dont chaque couleur est disposée sur l'écran du dispositif d'affichage à CRT détecté, un dispositif détecteur d'image pour détecter le motif d'écran dans chaque composante de couleur R, V et B (RVB), un processeur d'image traitant les composantes RVB détectées et un dispositif d'affichage affichant les résultats du traitement du processeur d'image. Par exemple, la publication de brevet japonais 8-307898, publiée en 1996, décrit un appareil détecteur de convergence détectant un motif d'écran blanc prédéterminé affiché sur un CRT utilisant une caméra comportant des capteurs de détection de couleur, tel qu'un dispositif à couplage de charges, calculant les centres de luminance respectifs des composantes RVB du motif d'écran affiché sur le CRT détecté par rapport au motif d'écran blanc et contrôlant le motif d'écran avec les déplacements relatifs des centres de luminance considérés comme des erreurs de convergence. En conséquence, ce dispositif détecteur de convergence calcule la position d'émission de lumière de chaque composante de couleur sur le motif d'écran en utilisant la position de luminance dans le motif d'écran de chaque composante de couleur et calcule les déplacements relatifs des positions d'émission de lumière des composantes de couleurs respectives. L'appareil détecteur présente des inconvénients en ce que les erreurs détectées varient en réponse à l'humidité et à la température. En conséquence, un diagramme de réglage illuminé par une lampe 104, représenté sur la figure 1, est nécessaire avant de détecter l'erreur de convergence. Le diagramme de réglage est un motif de lignes croisées 105 formé sur une plaque blanche opaque. Le diagramme de réglage disposé sur l'écran est détecté sur le dispositif détecteur d'image 101 de l'appareil détecteur de convergence 100 et les données de réglage pour la position relative de chaque couleur de surface utilisant l'image détectée. Les données de réglage calculées sont stockées dans une mémoire et utilisées pour contrôler le motif d'écran dans chaque composante de couleur. Dans le procédé classique de correction de l'écart relatif des capteurs de zones, chaque position des capteurs de zones dans le système de coordonnées de référence du dispositif détecteur de convergence est calculée en utilisant les données d'image de chaque composante de couleur obtenue à partir du diagramme de réglage détecté. Il faut en conséquence une longue période de temps pour calculer les données de réglage car les paramètres pour le calcul augmentent. De plus, il est impossible de contrôler et de régler le système détecteur de convergence dans le processus de fabrication, car le diagramme de réglage supplémentaire spécifique est utilisé au lieu d'un motif d'écran que l'on déplace sur le CRT. Dans un autre effort pour améliorer les inconvénients ci-dessus, la publication de brevet coréen 1999-013780 décrit un appareil détecteur de convergence automatique dans un CRT couleur comme représenté sur la figure 2. La figure 2 est un dessin schématique de l'appareil détecteur de convergence 1 comportant un dispositif détecteur d'image 2 et un dispositif détecteur d'erreur 3. Le dispositif détecteur d'image 2 détecte un motif de détection prédéterminé, tel qu'un motif d'écran comportant des lignes croisées horizontales et verticales ou un motif de points, affiché sur un dispositif d'affichage 4 détecté et comporte une paire de caméras 21,22, pour détecter une paire d'images stéréo à partir du motif de détection. Le dispositif détecteur d'erreur 3 calcule la quantité d'erreur de convergence en utilisant les données d'image stéréo et affiche l'erreur de convergence calculée sur le dispositif d'affichage 36. La caméra 21,22, comporte un prisme dichroïque 212 disposé à côté d'un module de lentille d'image 211 pour disperser un faisceau de lumière en trois composantes de couleur, les éléments détecteurs d'image 213R, 213G, 213B comportant le dispositif à couplage de charges (CCD selon le terme anglo-saxon Charge Coupled Device) dans une position correspondant à chacune des trois composantes de couleur émises par le prisme 212. La caméra 21,22, comporte un circuit détecteur d'image 214, contrôlant les éléments détecteurs d'image (CCD) 213R, 213G, 213B, un élément de focalisation 215 contrôlant automatiquement la mise au point de la lentille d'image et un processeur de signal 216 traitant les signaux d'image transmis par le CCD, 213R, 213G, 213B, et produisant les signaux d'image vers le dispositif détecteur d'image 3. Le circuit détecteur d'image de 214,224, est contrôlé par un signal de contrôle de détection d'image produit par le dispositif détecteur d'image 3 et l'opération de détection concernant l'opération de charge d'électrons du CCD, 213R, 213G, 213B est contrôlée par les signaux de contrôle de détection d'image. Le circuit de contrôle de focalisation de 215, 225, est contrôlé par un signal de contrôle de focalisation transmis par le dispositif détecteur d'image 3. En conséquence, un groupe de lentilles 211A du module de lentille d'image 211 est actionné et une image optique du motif d'écran affiché sur le CRT converge sur la surface de détection d'image du CCD, 213R, 213G, 213B. Une opération de contrôle de focalisation est effectuée par un signal de focalisation provenant du contrôleur 33. Dans la caméra 21, le contrôleur 33 extrait la composante de haute fréquence de l'image verte (bord du motif d'écran) à partir de l'image détectée par le CCD 213G et fournit en sortie le signal de focalisation vers le circuit de contrôle de focalisation 215 de façon que la composante de haute fréquence soit maximisée pour rendre net le bord du motif d'écran. Le circuit de contrôle de focalisation 215 déplace le groupe de lentilles 211A dans les directions avant et arrière pour régler la mise au point du module de lentille d'image 211. Bien que l'opération de contrôle de mise au point soit effectuée en utilisant l'image détectée comme expliqué ci-dessus, l'opération de contrôle de focalisation est toutefois effectuée en utilisant une certaine distance entre la caméra et la surface d'affichage du CRT couleur, car la caméra 21, 22, est munie d'un capteur pour détecter la distance. Le dispositif détecteur d'image 3 comporte un convertisseur analogique/numérique (A/N) 31A, 31B, des mémoires d'image 32A, 32B, un contrôleur 33, un dispositif d'entrée de données 34, un dispositif de sortie de données 35 et un dispositif d'affichage 36. Le convertisseur A/N 31A, 31B, convertit un signal d'image analogique en un signal d'image d'entrée numérique. Les mémoires d'image 32A, 32B, stockent le signal d'image d'entrée numérique produit par le convertisseur A/N 31A, 31B. Chacun des convertisseurs A/N 31A, 31B, est muni de trois circuits convertisseur A/N correspondant aux composantes RVB respectives des signaux d'image. Chacune des mémoires d'image 32A, 32B, comporte trois mémoires de trame correspondant aux composantes RVB respectives des signaux d'image. Le contrôleur 33 comporte un micro-ordinateur, une ROM (Read Only Memory selon le terme anglo-saxon, ou Mémoire à Lecture Seule ou encore Mémoire Morte) 331 et une RAM (Random Access Memory selon le terme anglosaxon, ou Mémoire à Accès Aléatoire oou encore Mémoire Vive) 32. La ROM 331 contient un programme pour exécuter un processus de détection d'erreur de convergence comportant un processus de commande de système optique, un processus de calcul de données d'image, etc., et stocke des données, telles que les données de correction d'erreur de convergence et la table de conversion de données. La RAM 332 est divisée en une pluralité de zones de données et de zones de traitement pour effectuer chaque étape du processus de détection d'erreur de convergence. La quantité d'erreur de convergence calculée dans le contrôleur 33 est stockée dans la RAM 332, affichée sur le dispositif d'affichage 36 selon un format prédéterminé et également imprimée dans un appareil externe, tel qu'une imprimante ou une mémoire externe, par l'intermédiaire du dispositif de sortie de données 35. Le dispositif d'entrée de données 34 comporte un clavier pour entrer des données pour le processus de détection d'erreur de convergence et entrer des données pour les espaces entre les pixels du CCD 213,223 et pour détecter les points de la surface d'affichage du dispositif d'affichage à CRT couleur 4. Le dispositif d'affichage à CRT couleur 4 destiné à être détecté comporte un CRT couleur affichant une image et un circuit de contrôle de commande 42 contrôlant les opérations du CRT couleur. Un générateur de motif 5 produit un signal vidéo pour le motif d'écran. Le signal vidéo pour le motif d'écran est appliqué à l'entrée du circuit de couleur de commande 42. Le circuit de déviation du CRT couleur 41 est commandé par le signal vidéo et le motif d'écran ayant des lignes croisées horizontales et verticales est affiché sur le CRT couleur 4. Dans le dispositif détecteur d'erreur de convergence 1, le motif d'écran est détecté par une paire de caméras 21,22 du dispositif détecteur d'image 2 et la quantité d'erreur de convergence est calculée en utilisant les données d'images obtenues à partir de la caméra 21,22. La figure 3 est un schéma montrant un motif d'écran 6 affiché sur le CRT couleur 41. Le motif d'écran 6 comporte une pluralité de lignes verticales et de lignes horizontales perpendiculaires aux lignes verticales. Le motif d'écran 6 comportant une pluralité de points de croisement formés par les lignes verticales et les lignes horizontales est affiché sur la surface d'affichage 41a du CRT couleur. L'une des zones de détection Al à An pour détecter la quantité d'erreur de convergence comporte au moins un point de croisement. Dans chaque zone de détection (r) (r = 1, 2, n), la quantité d'erreur de convergence horizontale DX dans la direction X dans un système de coordonnées XY est obtenu à partir de la détection d'image des lignes verticales incluses dans la zone de détection A (r) la quantité d'erreur de convergence verticale DY dans la direction Y dans le système de coordonnées XY est obtenue à partir de l'image des lignes horizontales incluses dans la zone de détection (r). Si la quantité exacte d'erreur de convergence est obtenue, il est impossible de contrôler indépendamment chaque zone avec une erreur de convergence indépendante correspondant à la zone indépendante respective, Car l'erreur de convergence obtenue à partir du motif d'écran affecte la totalité de la zone. En conséquence, l'erreur de convergence est corrigée dans une zone tandis que l'erreur de convergence est n'est corrigée dans l'autre zone. Si une partie de l'erreur de convergence est contrôlée, alors l'autre partie de la convergence varie car l'erreur de convergence contrôle les parties entières. Toutefois, il est impossible de corriger l'erreur de convergence respective dans un téléviseur TVHD avec une haute résolution. Un objet de la présente invention est de fournir un système de contrôle de convergence dynamique amélioré capable de contrôler les champs magnétiques d'un déviateur avec des données de correction d'erreur de convergence séparées et indépendantes correspondant à des pixels respectifs sur un écran. Un autre objet est de fournir un système de contrôle de convergence dynamique amélioré capable d'effectuer des opérations de correction de convergence séparées et indépendantes correspondant à chaque point d'un motif de référence horizontal et vertical d'un écran. Encore un autre objet est de fournir un système de contrôle de convergence dynamique amélioré capable d'effectuer des opérations de correction d'erreur de convergence séparées et indépendantes correspondant à chaque zone entre des points de croisement d'un motif de référence horizontal et vertical d'un écran. Toujours un autre objet est de fournir un système de contrôle de convergence dynamique capable de régler des premières données de correction d'erreur de convergence séparées et indépendantes correspondant à des pixels respectifs dans un premier écran ayant une première taille d'écran par rapport à des secondes données de correction d'erreur de convergence séparées et indépendantes correspondant à des pixels respectifs dans un second écran ayant une seconde taille d'écran. Encore un autre objet est de fournir un système de contrôle de convergence dynamique capable de produire au moins deux données de correction d'erreur de convergence séparées et indépendantes pour chaque champ d'une trame d'image. Un objet est également de fournir un système de contrôle de convergence dynamique capable de produire au moins deux données de correction d'erreur de convergence séparées et indépendantes correspondant aux bobines de contrôle de champ magnétique dans chaque champ d'une trame d'image. En outre un objet est de fournir un système de contrôle de convergence dynamique prévu pour huit bobines de contrôle de convergence capable de produire de façon sélective des champs magnétiques à deux pôles, des champs magnétiques à quatre pôles et des champs magnétiques à six pôles. En outre un objet est de fournir un système de contrôle de convergence dynamique capable d'actionner huit bobines de contrôle de convergence sous la forme de deux bobines de correction de convergence pour produire deux champs magnétiques ayant un axe horizontal ou un axe vertical, quatre bobines de correction de convergence pour produire des champs magnétiques à quatre pôles ayant un axe horizontal ou un axe vertical et six bobines de correction de convergence pour produire des champs magnétiques à six pôles. En outre un objet est de fournir un système de contrôle de convergence dynamique capable de produire une pluralité de signaux de correction de convergence variables pour un champ d'une trame d'image. En outre un objet est de fournir un système de contrôle de convergence dynamique capable de produire une pluralité de signaux de correction de convergence variables pour chaque déviateur R, V, B d'un dispositif d'affichage. En outre un objet est de fournir un système de correction d'erreur de convergence dynamique capable d'empêcher chaque donnée de correction d'erreur de convergence indépendante correspondant à des points de correction respective d'un écran d'influer sur d'autres points de correction lorsqu'un point spécifique de l'écran est corrigé par les données de correction d'erreur de convergence correspondant au point spécifique. En outre un objet est de fournir un système de correction d'erreur de convergence dynamique capable de stocker une pluralité de données de correction d'erreur de convergence correspondant aux points de croisement d'un écran et une pluralité de données d'interpolation correspondant à une zone disposée entre des points de croisement adjacent de l'écran. En outre un objet est de fournir un dispositif d'affichage comportant un dispositif de correction d'erreur de convergence dynamique capable de produire une pluralité de données de correction d'erreur de convergence indépendantes correspondant aux points de correction respectifs disposés dans une période d'un signal de synchronisation horizontale. En outre un objet est de fournir un déviateur comportant un appareil de correction d'erreur de convergence dynamique capable de produire une pluralité de données de correction d'erreur de convergence indépendantes correspondant à des points de corrections respectifs disposés dans une période d'un signal de synchronisation horizontale. Ces objets ainsi que d'autres peuvent être obtenus en fournissant un système de correction d'erreur de convergence dynamique numérique pour effectuer des opérations de correction d'erreur de convergence séparées et indépendantes correspondant à chaque point de croisement d'un motif de référence horizontal et vertical d'un écran en recevant des données de correction séparées et indépendantes correspondant aux points de croisement respectifs de l'écran depuis un dispositif externe, stocker les données de correction dans une mémoire, lire les données de correction dans la mémoire en réponse à une période de balayage d'image autre qu'une période de suppression en utilisant des signaux de synchronisation horizontale et verticale, régler la tension ou le courant des bobines de contrôle de champ magnétique conformément aux données de correction d'erreur de convergence. Le système effectue des opérations de convergences séparées et indépendantes correspondant à chaque zone entre les points d'un motif de référence horizontal et vertical d'un écran en produisant des données d'interpolation séparées et indépendantes correspondant à chaque zone entre les points de correction du motif de référence horizontal et vertical de l'écran et en réglant la tension ou le courant des bobines magnétiques conformément aux données d'interpolation. Le système comporte un procédé de stockage d'une pluralité de données de correction d'erreur de convergence correspondant aux points de croisement d'un écran, stockage d'une pluralité de données d'interpolation correspondant à une zone disposée entre des points de croisement adjacents de l'écran, application des données de correction de convergence à des bobines de convergence respectives lorsque le point de croisement correspondant est balayé et application des données d'interpolation lorsque la zone correspondante est balayée. Le système comporte un procédé de production d'une pluralité de données de correction d'erreur de convergence indépendantes les unes des autres et d'application indépendante de chacune des données de correction d'erreur de convergence à des bobines de convergence lorsque chaque signal de synchronisation horizontale correspondant à chaque donnée de correction d'erreur de convergence démarre. Le système de correction d'erreur de convergence dynamique numérique comporte un appareil détecteur d'erreur de convergence reconnaissant les points de croisement d'un motif d'écran affiché sur un écran d'un dispositif d'affichage et détectant chaque quantité d'erreur de convergence correspondant aux points de croisement respectifs, un moyen de contrôle principal produisant des données de correction en réponse aux erreurs de convergence respectives et produisant des données d'interpolation en utilisant les données de correction des points de croisement adjacents et un appareil de contrôle d'erreur de convergence dynamique numérique recevant les données de correction et les données d'interpolation depuis le moyen de contrôle principal, stockant les données de correction et les données d'interpolation dans une mémoire, convertissant chacune des données de correction et des données d'interpolation en tension ou courant en réponse aux signaux de synchronisation horizontale respectifs extraits d'un signal d'image et en appliquant indépendamment et séparément la tension ou le courant d'une bobine de contrôle de champ magnétique seulement pendant une période correspondante des signaux de synchronisation horizontale respectifs. L'appareil de contrôle d'erreur de convergence dynamique numérique du système est intégré dans une puce unique ayant une structure monolithique. Les points de croisement du motif d'écran correspondant à une donnée de correction respective sont formés par des lignes horizontales et des lignes verticales. Les données d'interpolation sont produites dans une zone disposée entre les points de croisement adjacents du motif d'écran, la zone correspondant aux signaux de synchronisation horizontale du signal d'image disposée entre les points de croisement adjacents du motif d'écran, les points de croisement du motif d'écran étant formés par des lignes horizontales et des lignes verticales. L'appareil de contrôle d'erreur de convergence dynamique numérique du système comporte un contrôleur recevant les données de correction, les données d'interpolation et les signaux de commande de contrôle depuis le moyen de contrôle principal, produisant les adresses correspondant à chacune des données de correction et des données d'interpolation, stockant les données de correction et les données d'interpolation dans des adresses respectives de la mémoire, contrôlant un bus d'adresse et un bus de données pour lire les données de correction et les données d'interpolation à partir des adresses respectives de la mémoire. L'appareil de contrôle d'erreur de convergence dynamique numérique comporte un générateur d'horloge de référence produisant des signaux d'horloge en réponse à un signal de contrôle d'horloge appliqué en entrée depuis le contrôleur, un générateur d'adresse produisant un signal d'interruption et des signaux de réglage pour calculer les données d'interpolation correspondant à une zone située entre des points de croisement adjacents en réponse à des signaux de synchronisation horizontale et verticale extraits du signal d'image, des signaux de contrôle produits par le contrôleur et les signaux d'horloge produits par le générateur d'horloge de référence, une mémoire interne stockant les données de correction et les données d'interpolation appliquées à l'entrée du contrôleur et une section de sortie convertissant les données de correction et les données d'interpolation en la tension et le courant en réponse aux signaux de contrôle de sortie produits par le contrôleur et un signal de contrôle de conversion produit par le générateur d'adresse et appliquant la tension et le courant aux bobines de contrôle de champ magnétique pour produire des champs magnétiques à plus de deux pôles. Les signaux de contrôle du contrôleur comportent un nombre de sauts, un premier rapport de division, un nombre de passages et un second rapport de division, un nombre d'horloges du premier comparateur, et un signal d'horloge principal transmis au générateur d'horloge de référence. Les signaux de réglage du générateur d'adresse comportent un signal NCNT, une adresse horizontale, une adresse verticale, un signal de contrôle horizontal et un signal de contrôle vertical. Le système comporte une mémoire externe non volatile disposée à l'extérieur de l'appareil de correction d'erreur de convergence dynamique numérique, couplée au contrôleur, stockant les données de correction et les données d'interpolation, les données de correction et les données d'interpolation stockées dans la mémoire non volatile étant transmises à la mémoire interne en réponse à un signal de requête du contrôleur. Le contrôleur de l'appareil de correction d'erreur de convergence dynamique numérique situé dans le système produit les signaux de contrôle en comptant le nombre des signaux d'horloge produits par le générateur d'horloge de référence pendant une période d'un signal de synchronisation horizontale du signal d'image en réponse au signal de contrôle d'horloge du contrôleur. Le générateur d'adresse de l'appareil de correction d'erreur de convergence dynamique numérique comporte un premier compteur et un premier comparateur produisant un signal NCNT comme l'un des signaux de réglage en réponse au nombre des signaux d'horloge qui sont comptés pendant la période du signal de synchronisation horizontale et produisant un premier signal d'interruption à chaque fois qu'il existe une différence entre le NCNT et une référence, un premier diviseur recevant un nombre de sauts et un premier rapport de division et produisant un signal de contrôle horizontal comme l'un des signaux de réglage après division par le premier rapport de division d'une partie restante du signal de synchronisation horizontale subsistant après le saut du signal de synchronisation horizontale d'un nombre de signaux d'horloge correspondant au nombre de sauts, un deuxième compteur pour produire un signal d'adresse horizontale en comptant le signal de contrôle horizontal produit par le premier diviseur, un second diviseur recevant un nombre de passages et un second rapport de division et produisant un signal de contrôle vertical après division par le second rapport de division d'une partie restante du signal de synchronisation verticale subsistant après le passage d'un nombre de signaux de synchronisation horizontale correspondant au nombre de passages pendant une période du signal de synchronisation verticale, un troisième compteur produisant un signal d'adresse verticale en comptant le signal de contrôle vertical produit par le second diviseur, un quatrième compteur produisant une valeur de compte en comptant le nombre d'horloges correspondant aux signaux de synchronisation horizontale pendant la période du signal de synchronisation verticale et un second comparateur recevant la valeur de compte produite par le quatrième compteur, fournissant en sortie un second signal d'interruption à chaque fois qu'il existe une différence entre la valeur de compte et une seconde référence en comptant le nombre d'horloges dans chaque signal de synchronisation verticale seulement lorsque le premier comparateur produit le premier signal d'interruption. La section de sortie de l'appareil de contrôle d'erreur de convergence dynamique numérique du système comporte une pluralité de convertisseurs numériqueanalogique, les données de correction et les données d'interpolation dans chaque signal analogique correspondant à des bobines de correction de champ magnétique respectives produisant des champs magnétiques à plus de deux pôles correspondant aux axes verticaux et horizontaux respectifs des bobines de correction de champ magnétique. La section de sortie comporte une pluralité de sections de correction et d'interpolation couplées à des convertisseurs numérique-analogique respectifs, recevant les données de correction et les données d'interpolation depuis la mémoire interne, transmettant les données de correction et les données d'interpolation au convertisseur numérique-analogique correspondant de façon à contrôler les bobines de contrôle de champ magnétique respectives désignées par chaque adresse de bobine produite par le générateur d'adresse avec les données de correction et les données d'interpolation correspondantes. L'appareil de contrôle d'erreur de convergence dynamique numérique du système comporte une première mémoire contenant et fournissant en sortie les données de correction en réponse aux adresses horizontales et verticales, une seconde mémoire pour stocker et fournir en sortie les données d'interpolation en réponse aux adresses horizontales et verticales, un compteur pour recevoir des signaux de synchronisation verticale et horizontale provenant du générateur d'adresse et chaque nombre de lignes des données d'interpolation de la seconde mémoire, compter chaque nombre de lignes des signaux de synchronisation horizontale existant pendant la période du signal de synchronisation verticale en sautant ledit nombre de lignes des signaux de synchronisation horizontale correspondant aux données d'interpolation, un multiplieur pour fournir en sortie un signal de sortie multiplié en multipliant un signal compté du compteur par les données d'interpolation transmises par le second contrôleur en réponse à un signal d'activation produit conformément au nombre de lignes des données d'interpolation provenant de ladite seconde mémoire, un discriminateur de bits de code pour recevoir et reconnaître les données d'interpolation provenant de la seconde mémoire et fournir en sortie un signal d'opération dépendant de l'état des données d'interpolation et un additionneur et un soustracteur pour recevoir les données de correction depuis la première mémoire et les données d'interpolation depuis la seconde mémoire, additionner et soustraire le signal de sortie multiplié du multiplieur en réponse au signal d'opération provenant du discriminateur de bits de code. L'appareil de contrôle d'erreur de convergence dynamique numérique comporte une mémoire externe non volatile contenant des données de correction et des données d'interpolation pour corriger les erreurs de convergence correspondant aux points de croisement d'un motif d'écran, un contrôleur recevant lesdites données de correction et les données d'interpolation depuis la mémoire externe non volatile, par l'intermédiaire d'un bus de données et d'un bus d'adresse, produisant les signaux de contrôle pour traiter des processus de correction et d'interpolation d'erreur de convergence pour chaque partie du motif d'écran, un générateur d'horloge de référence produisant des signaux d'horloge en réponse à un signal de contrôle d'horloge appliqué en entrée depuis le contrôleur, un générateur d'adresse produisant un signal d'interruption et des signaux de réglage pour calculer les données d'interpolation correspondant à une zone disposée entre des points de croisement adjacents en réponse aux signaux de synchronisation horizontale et verticale extraits du signal d'image, des signaux de contrôle produits par le contrôleur et lesdits signaux d'horloge produits par le générateur d'horloge de référence, une mémoire interne contenant les données de correction et les données d'interpolation appliquées à l'entrée du contrôleur et une section de sortie convertissant les données de correction et les données d'interpolation en la tension et le courant en réponse aux signaux de contrôle de sortie produit par le contrôleur et un signal de contrôle de conversion produit par le générateur d'adresse et appliquant la tension et le courant aux bobines de contrôle de champ magnétique pour produire des champs magnétiques à plus de deux pôles. L'appareil de contrôle d'erreur de convergence dynamique numérique est fait d'une simple puce de semiconducteurs dans une structure monolithique excluant la mémoire externe non volatile. Les points de croisement du motif d'écran correspondent aux données de correction respectives et sont formés par des lignes horizontales et des lignes verticales. Les données d'interpolation sont produites dans une zone disposée entre les points de croisement adjacents du motif d'écran, la zone correspondant aux signaux de synchronisation horizontale du signal d'image disposée entre les points de croisement adjacents du motif d'écran, les points de croisement du motif d'écran étant formés par des lignes horizontales et des lignes verticales. Les signaux de contrôle du contrôleur comportent un nombre de sauts, un premier rapport de division, un nombre de passages et un second rapport de division, un nombre d'horloges du premier comparateur et un signal d'horloge principale transmis au générateur d'horloge de référence. Les signaux de réglage du générateur d'adresse comportent un signal NCNT, une adresse horizontale, une adresse verticale, un signal de contrôle horizontal et un signal de contrôle vertical. Le contrôleur produit les signaux de contrôle en comptant le nombre des signaux d'horloge produits par le générateur d'horloge de référence pendant une période d'un signal de synchronisation horizontale du signal d'image en réponse au signal de contrôle d'horloge du contrôleur. Le générateur d'adresse de l'appareil de contrôle d'erreur de convergence dynamique numérique comporte un premier compteur et un premier comparateur produisant le signal NCNT comme l'un des signaux de réglage en réponse au nombre des signaux d'horloge comptés pendant la période du signal de synchronisation horizontale, produisant un premier signal d'interruption à chaque fois qu'il existe une différence entre le NCNT et une référence, un premier diviseur recevant un nombre de sauts et un premier rapport de division, produisant un signal de contrôle horizontal comme l'un desdits signaux de réglage après division par le premier rapport de division d'une partie restante du signal de synchronisation horizontale subsistant après le saut du signal de synchronisation horizontale d'un nombre de signaux d'horloge correspondant au nombre de sauts, un deuxième compteur produisant un signal d'adresse horizontale en comptant le signal de contrôle horizontal produit par le premier diviseur, un second diviseur recevant un nombre de passages et un second rapport de division et produisant un signal de contrôle vertical après division par le second rapport de division d'une partie restante du signal de synchronisation verticale subsistant après passage d'un nombre de signaux de synchronisation horizontale correspondant au nombre de passages pendant le signal de synchronisation verticale, un troisième compteur produisant un signal d'adresse verticale en comptant le signal de contrôle vertical produit par le second diviseur, un quatrième compteur produisant une valeur de compte en comptant le nombre d'horloges du signal de synchronisation horizontale pendant une période de signal de synchronisation verticale et un second comparateur recevant la valeur de compte produite par le quatrième compteur, fournissant en sortie un second signal d'interruption à chaque différence entre la valeur de compte et une seconde référence en comptant le nombre d'horloges dans chaque signal de synchronisation verticale seulement lorsque le premier comparateur produit le premier signal d'interruption. La section de sortie de l'appareil de contrôle d'erreur de convergence dynamique numérique comporte une pluralité de convertisseurs numérique-analogique, les données de correction et les données d'interpolation dans chaque signal analogique correspondant aux bobines de correction de champ magnétique respectives produisant des champs magnétiques à plus de deux pôles correspondant aux axes verticaux et horizontaux respectifs des bobines de correction de champ magnétique. La section de sortie comporte une pluralité de sections de correction et d'interpolation couplées aux convertisseurs numérique-analogique respectifs, recevant les données de correction et les données d'interpolation depuis la mémoire interne, transmettant les données de correction et les données d'interpolation au convertisseur numérique-analogique correspondant de façon à contrôler les bobines de contrôle de champ magnétique respectives désignées par chaque adresse de bobine produite par le générateur d'adresse avec les données de correction et les données d'interpolation correspondantes. L'appareil de contrôle d'erreur de convergence dynamique numérique comporte une section de correction et d'interpolation possédant une première mémoire contenant et fournissant en sortie les données de correction en réponse à l'adresse horizontale et verticale, une seconde mémoire contenant et fournissant en sortie les données d'interpolation en réponse à l'adresse horizontale et verticale, un compteur pour recevoir des signaux de synchronisation verticale et horizontale depuis le générateur d'adresse et chaque nombre de lignes des données d'interpolation depuis la seconde mémoire, comptant chaque nombre de lignes des signaux de synchronisation horizontale existants pendant le signal de contrôle vertical en sautant le nombre de lignes des signaux de synchronisation horizontale correspondant aux données d'interpolation, un multiplieur pour fournir en sortie un signal de sortie multiplié en multipliant un signal compté du compteur par les données d'interpolation transmises par le second contrôleur en réponse à un signal d'activation produit en fonction du nombre de lignes des données d'interpolation provenant de la seconde mémoire, un discriminateur de bits de code pour recevoir et reconnaître les données d'interpolation provenant de la seconde mémoire, fournir en sortie un signal d'opération dépendant de l'état des données d'interpolation, et un additionneur et un soustracteur pour recevoir les données de correction depuis la première mémoire et les données d'interpolation depuis la seconde mémoire, additionner et soustraire le signal de sortie multiplié du multiplieur en réponse au signal d'opération provenant du discriminateur de bits de code. Un déviateur comportant un appareil de correction d'erreur de convergence dynamique numérique comporte un séparateur de bobine possédant une partie de col couplée à un CRT, une bobine de déviation horizontale et une bobine de déviation verticale prévues sur le séparateur de bobine, une pluralité de bobines de contrôle de champ magnétique pour produire des champs magnétiques à plus de deux pôles, une mémoire externe non volatile contenant des données de correction et des données d'interpolation pour corriger les erreurs de convergence correspondant aux points de croisement d'un motif d'écran, un contrôleur recevant les données de correction et les données d'interpolation depuis la mémoire externe non volatile par l'intermédiaire d'un bus de données et d'un bus d'adresse, produisant des signaux de contrôle pour traiter des processus de correction et d'interpolation d'erreur de convergence pour chaque partie du motif d'écran, un générateur d'horloge de référence produisant des signaux d'horloge en réponse à un signal de contrôle d'horloge appliqué en entrée depuis le contrôleur, un générateur d'adresse produisant un signal d'interruption et des signaux de réglage pour calculer les données d'interpolation correspondant à une zone comprise entre des points de croisements adjacents en réponse aux signaux de synchronisation horizontale et verticale extraits du signal d'image, des signaux de contrôle produits par le contrôleur et les signaux d'horloge produits par le générateur d'horloge de référence, une mémoire interne contenant les données de correction et les données d'interpolation appliquées à l'entrée du contrôleur et une section de sortie convertissant les données de correction et les données d'interpolation en la tension et le courant en réponse aux signaux de contrôle de sortie produits par le contrôleur et à un signal de contrôle de conversion produit par le générateur d'adresse et appliquant la tension et le courant aux bobines de contrôle de champ magnétique pour produire des champs magnétiques à plus de deux pôles. Dans le déviateur comportant un appareil de correction d'erreur de convergence dynamique numérique, le contrôleur, le générateur d'horloge de référence, le générateur d'adresse, la mémoire interne et la section de sortie sont tous intégrés dans une puce de semiconducteur unique ayant une structure monolithique. Dans le déviateur comportant un appareil de correction d'erreur de convergence dynamique numérique, les points de croisement du motif d'écran correspondent aux données de correction respectives, formées par des lignes horizontales et des lignes verticales. Dans le déviateur comportant un appareil de correction d'erreur de convergence dynamique numérique, les données d'interpolation sont produites dans une zone disposée entre les points de croisements adjacents du motif d'écran, la zone correspondant aux signaux de synchronisation horizontale du signal d'image disposés entre les points de croisements adjacents du motif d'écran, les points de croisement du motif d'écran étant formés par des lignes horizontales et des lignes verticales. Les signaux de contrôle du contrôleur dans le déviateur comportant un appareil de correction d'erreur de convergence dynamique numérique comportent un nombre de sauts, un premier rapport de division, un nombre de passages et un second rapport de division, un nombre d'horloges du premier comparateur et un signal d'horloge principale transmis au générateur d'horloge de référence. Les signaux de réglage du générateur d'adresse dans le déviateur comportant un appareil de correction d'erreur de convergence dynamique numérique comportent un signal NCNT, une adresse horizontale, une adresse verticale, un signal de contrôle horizontal et un signal de contrôle vertical. Le contrôleur du déviateur comportant l'appareil de correction d'erreur de convergence dynamique numérique produit les signaux de contrôle en comptant le nombre des signaux d'horloge produits par le générateur d'horloge de référence pendant une période d'un signal de synchronisation horizontale du signal d'image en réponse au signal de contrôle d'horloge du contrôleur. Le générateur d'adresse du déviateur comportant l'appareil de contrôle d'erreur de convergence dynamique numérique comporte un premier compteur et un premier comparateur produisant un signal NCNT comme l'un des signaux de réglage en réponse au nombre des signaux d'horloge comptés pendant la période du signal de synchronisation horizontale, produisant un premier signal d'interruption à chaque fois qu'il existe une différence entre le NCNT et une référence, un premier diviseur recevant un nombre de sauts et un premier rapport de division, produisant un signal de contrôle horizontal comme l'un des signaux de réglage après division par le premier rapport de division d'une partie restante du signal de synchronisation horizontale subsistant après le saut du signal de synchronisation horizontale d'un nombre de signaux d'horloge correspondant au nombre de sauts, un deuxième compteur produisant un signal d'adresse horizontale en comptant le signal de contrôle horizontal produit par le premier diviseur, un second diviseur recevant un nombre de passages et un second rapport de division et produisant un signal de contrôle vertical après division par le second rapport de division d'une partie restante du signal de synchronisation verticale subsistant après le passage d'un nombre de signaux de synchronisation horizontale correspondant au nombre de passages pendant le signal de synchronisation horizontale, un troisième compteur produisant un signal d'adresse verticale en comptant le signal de contrôle vertical produit par le second diviseur, un quatrième compteur produisant une valeur de compte en comptant le nombre d'horloges du signal de synchronisation horizontale pendant une période de signal de synchronisation verticale et un second comparateur recevant la valeur de compte produite par le quatrième compteur, fournissant en sortie un second signal d'interruption à chaque différence entre la valeur de compte et une seconde référence en comptant le nombre d'horloges dans chaque signal de synchronisation verticale seulement lorsque le premier comparateur produit le premier signal d'interruption. La section de sortie du déviateur comportant l'appareil de correction d'erreur de convergence dynamique numérique comporte une pluralité de convertisseurs numérique-analogique convertissant en chaque signal analogique les données de correction et les données d'interpolation correspondant aux bobines de correction de champ magnétique respectives produisant des champs magnétiques à plus de deux pôles correspondant aux axes verticaux et horizontaux respectifs des bobines de correction de champ magnétique et une pluralité de sections de correction et d'interpolation couplées aux convertisseurs numériqueanalogique respectifs, recevant les données de correction et les données d'interpolation depuis la mémoire interne, transmettant les données de correction et les données d'interpolation au convertisseur numérique-analogique correspondant de façon à contrôler les bobines de contrôle de champ magnétique respectives désignées par chaque adresse de bobine produite par le générateur d'adresse avec des données de correction et les données d'interpolation correspondantes. Le déviateur comportant l'appareil de correction d'erreur de convergence dynamique numérique comporte une section de correction et d'interpolation possédant une première mémoire contenant et fournissant en sortie les données de correction en réponse à l'adresse horizontale et verticale, une seconde mémoire contenant et fournissant en sortie les données d'interpolation en réponse à l'adresse horizontale et verticale, un compteur pour recevoir les signaux de synchronisation verticale et horizontale depuis le générateur d'adresse et chaque nombre de lignes des données d'interpolation de la seconde mémoire, comptant chaque nombre de lignes des signaux de synchronisation horizontale existant pendant le signal de contrôle vertical en sautant le nombre de lignes des signaux de synchronisation horizontale correspondant aux données d'interpolation, un multiplieur pour fournir en sortie un signal de sortie multiplié en multipliant un signal compté du compteur par les données d'interpolation transmises par le second contrôleur en réponse à un signal d'activation produit en fonction du nombre de lignes des données d'interpolation provenant de la seconde mémoire, un discriminateur de bits de code pour recevoir et reconnaître les données d'interpolation provenant de la seconde mémoire, fournir en sortie un signal d'opération dépendant de l'état des données d'interpolation, et un additionneur et un soustracteur pour recevoir les données de correction depuis la première mémoire et les données d'interpolation depuis la seconde mémoire, additionner et soustraire le signal de sortie multiplié du multiplieur en réponse au signal d'opération provenant du discriminateur de bits de code. Un dispositif d'affichage comportant un appareil de correction d'erreur de convergence dynamique numérique comporte un déviateur déviant les faisceaux d'électrons émis par un canon à électrons d'un CRT, une pluralité de bobines de contrôle de champ magnétique pour produire des champs magnétiques à plus de deux pôles, une mémoire externe non volatile contenant des données de correction et des données d'interpolation pour corriger les erreurs de convergence correspondant aux points de croisement d'un motif d'écran, un contrôleur recevant les données de correction et les données d'interpolation depuis la mémoire externe non volatile par l'intermédiaire d'un bus de données et d'un bus d'adresse, produisant des signaux de contrôle pour exécuter un processus de correction et d'interpolation d'erreur de convergence pour chaque partie du motif d'écran, un générateur d'horloge de référence produisant des signaux d'horloge en réponse à un signal de contrôle d'horloge appliqué en entrée depuis le contrôleur, un générateur d'adresse produisant un signal d'interruption et des signaux de réglage pour calculer les données d'interpolation correspondant à une zone comprise entre des points de croisement adjacents en réponse aux signaux de synchronisation horizontale et verticale extraits du signal d'image, des signaux de contrôle produits par le contrôleur et les signaux d'horloge produits par le générateur d'horloge de référence, une mémoire interne contenant les données de correction et les données d'interpolation appliquées à l'entrée du contrôleur et une section de sortie convertissant les données de correction et les données d'interpolation en la tension et le courant en réponse aux signaux de contrôle de sortie produits par le contrôleur et un signal de contrôle de conversion produit par le générateur d'adresse, et appliquant la tension et le courant aux bobines de contrôle de champ magnétique pour produire des champs magnétiques à plus de deux pôles. Dans le dispositif d'affichage comportant un appareil de correction d'erreur de convergence dynamique numérique, le contrôleur, le générateur d'horloge de référence, le générateur d'adresse, la mémoire interne et la section de sortie sont tous intégrés dans une puce de semiconducteur unique ayant une structure monolithique. Dans le dispositif d'affichage comportant un appareil de correction d'erreur de convergence dynamique numérique, les points de croisement du motif d'écran correspondent aux données de correction respective et sont formés par des lignes horizontales et des lignes verticales. Dans le dispositif d'affichage comportant un appareil de correction d'erreur de convergence dynamique numérique, les données d'interpolation sont produites dans une zone disposée entre les points de croisement adjacents du motif d'écran, la zone correspondant aux signaux de synchronisation horizontale du signal d'image disposés entre les points de croisement adjacents du motif d'écran, les points de croisement du motif d'écran étant formés par des lignes horizontales et des lignes verticales, les données de correction d'erreur de convergence correspondant aux points de croisement respectifs du motif d'écran formés par les lignes horizontales et des lignes verticales. Dans le dispositif d'affichage comportant un appareil de correction d'erreur de convergence dynamique numérique, les signaux de contrôle du contrôleur comportent un nombre de sauts, un premier rapport de division, un nombre de passages et un second rapport de division, un nombre d'horloges du premier comparateur et un signal d'horloge principale transmis au générateur d'horloge de référence. Dans le dispositif d'affichage comportant un appareil de correction d'erreur de convergence dynamique numérique, les signaux de réglage du générateur d'adresse comportent un signal NCNT, une adresse horizontale, une adresse verticale, un signal de contrôle horizontal et un signal de contrôle vertical. Le contrôleur du dispositif d'affichage comportant un appareil de correction d'erreur de convergence dynamique numérique produit les signaux de contrôle en comptant le nombre des signaux d'horloge produits par le générateur d'horloge de référence pendant une période d'un signal de synchronisation horizontale du signal d'image en réponse au signal de contrôle d'horloge du contrôleur. Le générateur d'adresse de l'appareil de contrôle d'erreur de convergence dynamique numérique comporte un premier compteur et un premier comparateur produisant le signal NCNT comme l'un des signaux de réglage en réponse au nombre des signaux d'horloge comptés pendant la période du signal de synchronisation horizontale, produisant un premier signal d'interruption à chaque fois qu'il existe une différence entre le NCNT et une référence, un premier diviseur recevant un nombre de sauts et un premier rapport de division, produisant un signal de contrôle horizontal comme l'un des signaux de réglage après division par le premier rapport de division d'une partie restante du signal de synchronisation horizontale subsistant après le saut du signal de synchronisation horizontale d'un nombre de signaux d'horloge correspondant au nombre de sauts, un deuxième compteur produisant un signal d'adresse horizontale en comptant le signal de contrôle horizontal produit par le premier diviseur, un second diviseur recevant un nombre de passages et un second rapport de division et produisant un signal de contrôle vertical après division par le second rapport de division d'une partie restante du signal de synchronisation verticale subsistant après le passage d'un nombre de signaux de synchronisation horizontale correspondant au nombre de passages pendant le signal de synchronisation verticale, un troisième compteur produisant un signal d'adresse verticale en comptant le signal de contrôle vertical produit par le second diviseur, un quatrième compteur produisant une valeur de compte en comptant le nombre d'horloges du signal de synchronisation horizontale pendant une période de signal de synchronisation verticale et un second comparateur recevant la valeur de compte produite par le quatrième compteur, fournissant en sortie un second signal d'interruption à chaque différence entre la valeur de compte et une seconde référence en comptant le nombre d'horloges dans chaque signal de synchronisation verticale seulement lorsque le premier comparateur produit le premier signal d'interruption. La section de sortie du dispositif d'affichage comportant un appareil de correction d'erreur de convergence dynamique numérique comporte une pluralité de convertisseurs numérique-analogique convertissant en chaque signal analogique les données de correction et les données d'interpolation correspondant aux bobines de correction de champ magnétique respectives produisant des champs magnétiques à plus de deux pôles correspondant aux axes respectifs verticaux et horizontaux des bobines de correction de champ magnétique, et une pluralité de sections de correction et d'interpolation couplées aux convertisseurs numérique-analogique respectifs, recevant les données de correction et les données d'interpolation depuis la mémoire interne, transmettant les données de correction et les données d'interpolation au convertisseur numérique-analogique correspondant de façon à contrôler les bobines de contrôle de champ magnétique respectives désignées par chaque adresse de bobine produite par le générateur d'adresse avec des données de correction et les données d'interpolation correspondantes. Le dispositif d'affichage comportant un appareil de correction d'erreur de convergence dynamique numérique comporte une section de correction et d'interpolation possédant une première mémoire contenant et fournissant en sortie les données de correction en réponse à l'adresse horizontale et verticale, une seconde mémoire contenant et fournissant en sortie les données d'interpolation en réponse à l'adresse horizontale et verticale, un compteur pour recevoir les signaux de synchronisation verticale et horizontale depuis le générateur d'adresse et chaque nombre de lignes des données d'interpolation depuis la seconde mémoire, compter chaque nombre de lignes des signaux de synchronisation horizontale existant pendant le signal de contrôle vertical en sautant le nombre de lignes des signaux de synchronisation horizontale correspondant aux données d'interpolation, un multiplieur pour fournir en sortie un signal de sortie multiplié en multipliant un signal compté du compteur par les données d'interpolation transmises par le second contrôleur en réponse à un signal d'activation produit en fonction du nombre de lignes des données d'interpolation provenant de la seconde mémoire, un discriminateur de bits de code pour recevoir et reconnaître les données d'interpolation provenant de la seconde mémoire, fournir en sortie un signal d'opération dépendant de l'état des données d'interpolation et un additionneur et un soustracteur pour recevoir les données de correction depuis la première mémoire et les données d'interpolation depuis la seconde mémoire, additionner et soustraire le signal de sortie multiplié du multiplieur en réponse au signal d'opération provenant du discriminateur de bits de code. Un appareil pour produire un signal de référence de convergence pour corriger les erreurs de convergence dans une image affichée sur un écran d'un CRT en contrôlant une pluralité de bobine de contrôle de champ magnétique pour produire des champs magnétiques à plus de deux pôles correspondant à l'un des axes horizontal et vertical comporte un contrôleur produisant des signaux de contrôle comportant un nombre de sauts, un nombre de passages, un premier rapport de division, un second rapport de division et des horloges, un premier compteur et un premier comparateur produisant un nombre compté en comptant le nombre des horloges pendant une période d'un signal de synchronisation horizontale, produisant un premier signal d'interruption à chaque fois qu'il existe une différence entre le nombre compté et un nombre de référence, un premier diviseur recevant le nombre de sauts et le premier rapport de division, soustrayant le nombre d'horloges correspondant au nombre de sauts de la période du signal de synchronisation horizontale, divisant une partie restante du signal de synchronisation horizontale soustrait par le premier rapport de division et produisant un signal de contrôle horizontal, un deuxième compteur produisant un signal d'adresse horizontale en comptant le signal de contrôle horizontal produit par le premier diviseur, un second diviseur recevant le second rapport de division et le nombre de passages représentant le fait qu'un certain nombre de signaux de synchronisation horizontale sont éliminés, soustrayant le nombre de signaux de synchronisation horizontale correspondant au nombre de passages d'un nombre total de signaux de synchronisation horizontale pendant une période du signal de synchronisation verticale, divisant un nombre restant des signaux de synchronisation horizontale du signal de synchronisation verticale par le second rapport de division et produisant un signal de contrôle vertical, un troisième compteur produisant un signal d'adresse verticale en comptant le signal de contrôle vertical, un quatrième compteur produisant une valeur de compte en comptant le nombre d'horloges du signal de synchronisation horizontale pendant une période de signal de synchronisation verticale et un second comparateur recevant la valeur de compte produite par le quatrième compteur et fournissant en sortie un second signal d'interruption à chaque différence entre la valeur de compte et une valeur de référence dans chaque signal de synchronisation verticale seulement lorsque le premier comparateur produit le premier signal d'interruption. Dans l'appareil de production d'un signal de référence de convergence pour corriger les erreurs de convergence dans l'image affichée sur l'écran du CRT, le signal de référence de convergence pour corriger les erreurs de convergence dans une image affichée sur un écran d'un CRT est produit en réponse aux signaux de contrôle en lisant les données de correction et les données d'interpolation contenues dans une mémoire couplée à l'appareil en fonction du nombre des horloges comptées pendant la période du signal de synchronisation horizontale. Dans un appareil de correction d'erreur de convergence dynamique numérique comportant un générateur d'adresse pour produire une adresse de point de référence de correction d'erreur de convergence pour corriger les erreurs de convergence d'une image affichée sur un écran d'un CRT et un appareil d'interpolation pour exécuter un processus de correction et d'interpolation d'erreur de convergence en contrôlant les bobines de contrôle de champ magnétique respectives correspondant aux axes horizontaux et verticaux, un appareil de correction et d'interpolation comporte une première mémoire contenant et fournissant en sortie les données de correction en réponse à l'adresse horizontale et verticale, une seconde mémoire contenant et fournissant en sortie les données d'interpolation en réponse à l'adresse horizontale et verticale, un compteur pour recevoir des signaux de synchronisation verticale et horizontale depuis le générateur d'adresse et chaque nombre de lignes des données d'interpolation provenant de la seconde mémoire, compter chaque nombre de lignes des signaux de synchronisation horizontale existant pendant le signal de contrôle vertical en sautant le nombre de lignes des signaux de synchronisation horizontale correspondant aux données d'interpolation, un multiplieur pour fournir en sortie un signal de sortie multiplié en multipliant un signal compté du compteur par les données d'interpolation transmises par le second contrôleur en réponse à un signal d'activation produit en fonction du nombre de lignes des données d'interpolation provenant de la seconde mémoire, un discriminateur de bits de code pour recevoir et reconnaître les données d'interpolation provenant de la seconde mémoire, fournir en sortie un signal d'opération dépendant de l'état des données d'interpolation et un additionneur et un soustracteur pour recevoir les données de correction provenant de la première mémoire et les données d'interpolation provenant de la seconde mémoire, additionner et soustraire le signal de sortie multiplié du multiplieur en réponse au signal d'opération provenant du discriminateur de bits de code. Dans l'appareil d'interpolation de l'appareil de correction d'erreur de convergence dynamique numérique, une zone pour corriger les erreurs de convergence en fonction des données de correction fournies en sortie par la première mémoire correspond aux points de correction respectifs de l'écran indiqués par des adresses de points de référence de correction d'erreur de convergence respectives. Dans l'appareil d'interpolation de l'appareil de correction d'erreur de convergence dynamique numérique, une zone destinée à être interpolée en fonction des données d'interpolation fournies en sortie par la seconde mémoire correspond aux signaux de synchronisation horizontale disposés entre les points de correction indiqués par les adresses de points de référence de correction d'erreur de convergence adjacents respectives. Un appareil de correction d'erreur de convergence dans un dispositif d'affichage, comprend une mémoire contenant une pluralité de signaux de données de correction d'erreur de convergence indépendants et séparés correspondant à des points de correction respectifs dans une période d'un signal de synchronisation horizontale spécifique. Un appareil de correction d'erreur de convergence dans un dispositif d'affichage, comprend une mémoire contenant une pluralité de signaux de données de correction d'erreur de convergence indépendants et séparés correspondant à des points de correction respectifs dans chaque période des signaux de synchronisation horizontale spécifique, ladite mémoire contenant une pluralité de signaux de données d'interpolation correspondant aux signaux de synchronisation horizontale disposés entre des points de correction adjacents. Un appareil de correction d'erreur de convergence dans un dispositif d'affichage, comprend un contrôleur produisant indépendamment et séparément une pluralité de signaux de données de correction d'erreur de convergence indépendants et séparés correspondant à des points de correction respectifs d'un motif d'écran et appliquant indépendamment et séparément chacun des signaux de données de correction d'erreur de convergence à des bobines de contrôle de champ magnétique lorsque chaque point de correction correspondant à des signaux de données de correction d'erreur de convergence respectifs est balayé dans un écran. Un appareil de correction d'erreur de convergence dans un dispositif d'affichage, comprend : une mémoire contenant une pluralité de signaux de données de correction d'erreur de convergence indépendants et séparés correspondant à des points de correction respectifs dans chaque période de signaux de synchronisation horizontale spécifique, ladite mémoire contenant une pluralité de signaux de données d'interpolation correspondant à des signaux de synchronisation horizontale disposés entre des points de corrections adjacents ; et un contrôleur couplé à ladite mémoire, lisant indépendamment chacun desdits signaux de données de correction d'erreur de convergence dans ladite mémoire lorsque le point de correction correspondant est balayé dans un écran. Un appareil de correction d'erreur de convergence dans un dispositif d'affichage, comprend un contrôleur produisant des premières données de correction d'erreur de convergence séparées et indépendantes correspondant à des premiers pixels respectifs dans un premier écran possédant une première taille d'écran en réponse au nombre des premiers signaux de synchronisation dans un premier signal de synchronisation verticale, ledit contrôleur produisant des premiers signaux de données d'interpolation séparés et indépendants correspondant à une première zone disposée entre les premiers pixels adjacents, ledit contrôleur produisant des secondes données de correction de convergence séparées et indépendantes vers des seconds pixels respectifs dans un second écran possédant une seconde taille d'écran en réponse au nombre des seconds signaux de synchronisation horizontale dans un second signal de synchronisation verticale, ledit contrôleur produisant des seconds signaux de données d'interpolation séparés et indépendants correspondant à une seconde zone disposée entre des seconds pixels adjacents. Un processus dans un appareil de correction d'erreur de convergence comprend les étapes qui consistent à : stocker une pluralité de signaux de données de correction d'erreur de convergence indépendants et séparés correspondant à des points de correction respectifs dans chaque période de signaux de synchronisation horizontale spécifique ; stocker une pluralité de signaux de données d'interpolation correspondant à des signaux de synchronisation horizontale disposés entre des points de corrections adjacents ; et produire indépendamment et séparément une pluralité de signaux de données de correction d'erreur de convergence indépendants et séparés correspondant à des points de correction respectifs d'un motif d'écran et appliquer indépendamment et séparément chacun des signaux de données de correction d'erreur de convergence à des bobines de contrôle de champ magnétique lorsque chaque point de correction correspondant aux signaux de données de correction d'erreur de convergence respectifs est balayé dans un écran. Un processus dans un appareil de correction d'erreur de convergence, comprend les étapes qui consistent à : stocker des premières données de correction d'erreur de convergences séparées et indépendantes correspondant à des premiers pixels respectifs dans un premier écran possédant une première taille d'écran en réponse au nombre des premiers signaux de synchronisation horizontale dans un premier signal de synchronisation verticale ; stocker des premiers signaux de données d'interpolation séparés et indépendants correspondant à une première zone disposée entre des premiers pixels adjacents ; convertir lesdits premiers signaux de données de correction d'erreur de convergence et lesdits premiers signaux de données d'interpolation en des secondes données de correction de convergence séparées et indépendantes et des seconds signaux de données d'interpolation correspondant à des seconds pixels respectifs en un second signal d'écran possédant une seconde taille d'écran en réponse au nombre des seconds signaux de synchronisation horizontale dans un second signal de synchronisation verticale. Une compréhension plus complète de la présente invention et d'un grand nombre de ses avantages associés apparaîtra facilement, étant mieux comprise en référence à la description détaillée suivante, considérée conjointement avec les dessins annexés dans lesquels des symboles de référence analogues indiquent les mêmes composants ou des composants similaires, dans lesquels : la figure 1 est un dessin schématique représentant un générateur de données de correction de convergence classique ; la figure 2 est un schéma du générateur de données de correction de convergence de la figure 1 ; la figure 3 est un motif d'écran de référence adapté pour être utilisé dans le générateur de données de correction de convergence de la figure 2 ; les figures 4 à 9 sont des schémas représentants des champs magnétiques à deux pôles, des champs magnétiques à quatre pôles et des champs magnétiques à six pôles utilisés dans une structure à huit bobines adaptée pour être utilisée dans un appareil de correction de convergence dynamique ; la figure 10 est un dessin schématique représentant un système adapté pour être utilisé dans un procédé de contrôle de convergence dynamique numérique ; la figure 11 est un motif d'écran de référence adapté pour être utilisé dans le procédé de contrôle de convergence dynamique numérique ; la figure 12 est un schéma par blocs représentant un système de contrôle de convergence dynamique numérique dans un dispositif d'affichage à CRT ; la figure 13 est un schéma par blocs d'un générateur d'adresse de la figure 12 ; la figure 14 est un schéma par blocs d'un circuit de correction et d'interpolation de la figure 12 ; la figure 15 est un dessin schématique utile pour expliquer aussi bien le motif d'écran de référence que chaque définition des termes du système de contrôle de convergence dynamique numérique ; la figure 16 est constitué de formes d'ondes représentant une opération de correction horizontale ; la figure 17 est un schéma représentant une interpolation verticale ; la figure 18 est un schéma représentant les pixels pour l'interpolation dans le motif d'écran de référence ; la figure 19 est un schéma représentant les intervalles pour l'interpolation dans le motif d'écran de référence ; la figure 20 est un dessin schématique d'un dispositif déviateur de contrôle de champ magnétique ; la figure 21 est un schéma représentant des bobines pour produire des champs magnétiques à deux pôles ayant un axe horizontal dans le dispositif déviateur de contrôle de champ magnétique de la figure 20 ; la figure 22 est un schéma représentant des bobines pour produire des champs magnétiques à deux pôles ayant un axe vertical dans le dispositif déviateur de contrôle de champ magnétique de la figure 20 ; la figure 23 est un schéma représentant des bobines pour produire des champs magnétiques à quatre pôles ayant un axe horizontal dans le dispositif déviateur de contrôle de champ magnétique de la figure 20 ; la figure 24 est un schéma représentant des bobines pour produire des champs magnétiques à quatre pôles ayant un axe vertical dans le dispositif déviateur de contrôle de champ magnétique de la figure 20 ; la figure 25 est un schéma représentant des bobines pour produire des champs magnétiques à six pôles ayant un axe horizontal dans le dispositif déviateur de contrôle de champ magnétique de la figure 20 ; la figure 26 est un schéma représentant des bobines pour produire des champs magnétiques à six pôles ayant un axe vertical dans le dispositif déviateur de contrôle de champ magnétique de la figure 20 ; la figure 27 est un dessin schématique représentant un dispositif déviateur de contrôle de champ magnétique couplé au système de contrôle de convergence numérique construit selon les principes de la présente invention ; et la figure 28 est un dessin schématique représentant un déviateur et un CRT d'un dispositif d'affichage couplé au système de contrôle de convergence numérique construit selon les principes de la présente invention. Dans le contrôleur d'erreur de convergence classique, des types prédéterminés d'ondes de courants sont appliqués pour la totalité de l'écran d'image en réponse à l'erreur de convergence en utilisant des bobines de correction de champ magnétique pour produire des champs magnétiques à deux pôles, quatre pôles et six pôles, chacun étant représenté sur les figures 4 à 9. Toutefois, dans la présente invention, lorsque chaque zone divisée de l'écran d'image est compensée indépendamment par une erreur de convergence indépendante, les zones respectives contenues dans chaque champ d'un écran d'images comportant 60 champs par seconde, les zones sont corrigées indépendamment les unes des autres avec des erreurs de convergence respectives indépendantes et variables. Puisqu'une pluralité d'erreurs de convergence indépendantes correspondent à des zones respectives dans un champ unique de l'écran d'image, les zones respectives sont corrigées seulement avec les erreurs de convergence correspondantes, n'influant pas sur les autres zones. En conséquence, une résolution très élevée pour une qualité d'image est obtenue par les signaux de correction d'erreur de convergence indépendants, seulement pour les zones respectives. Dans les procédés classiques, bien que l'erreur de convergence soit corrigée dans l'ensemble de l'écran d'image, il existe toujours une erreur de convergence dans une zone spécifique de l'écran d'image. Si une erreur de convergence d'une zone de l'écran d'image est corrigée par un signal de correction d'erreur de convergence, l'autre zone de l'écran d'image dont l'erreur de convergence a été déjà corrigée présente une autre erreur de convergence car le signal de correction d'erreur de convergence influe sur l'autre zone. De plus, si un signal de correction d'erreur de convergence est appliqué au déviateur pour corriger l'erreur de convergence dans une zone spécifique, une autre erreur de convergence est induite dans une autre zone car l'erreur de convergence influe sur une autre zone n'ayant pas la même quantité d'erreur de convergence tandis que l'erreur de convergence spécifique de la zone spécifique peut être corrigée par le signal de correction d'erreur de convergence. Bien qu'il soit désavantageux que la totalité de la surface de l'ensemble de l'écran d'image puisse ne pas être corrigée dans le procédé classique, au contraire, la présente invention fournit des signaux de correction d'erreur de convergence indépendants respectifs correspondant à chacune des zones respectives dans le champ de l'écran d'image sans influer sur des zones adjacentes ou autres. Cette caractéristique d'amélioration fournit le système de correction d'erreur de convergence dans un jeu de circuits, de poids léger et de taille fine. Les figures 4 à 9 représente l'état de la force de déviation influant sur chaque faisceau d'électrons RVB lorsqu'un courant de correction est appliqué aux bobines de correction de champ magnétique pour produire des champs magnétiques à deux pôles, des champs magnétiques à quatre pôles et des champs magnétiques à six pôles, en fonction des signaux de correction d'erreur de convergence. La figure 4 représente des bobines horizontales de correction de champ magnétique à deux pôles et les directions de déviation de chacun des faisceaux d'électrons RVB en réponse au courant de correction d'erreur de convergence appliqué aux bobines de correction de champ magnétique pour produire des champs magnétiques à deux pôles. Tous les faisceaux d'électrons RVB se déplacent dans la même direction horizontale. La figure 5 représente des bobines verticales de correction de champ magnétique à deux pôles et les directions de déviation de chacun des faisceaux d'électrons RVB en réponse au courant de correction d'erreur de convergence appliqué aux bobines de correction de champ magnétique pour produire des champs magnétiques à deux pôles. Tous les faisceaux d'électrons RVB se déplacent dans la même direction verticale. La figure 6 représente des bobines horizontales de correction de champ magnétique à quatre pôles et les directions de déviation de chacun des faisceaux d'électrons RVB en réponse au courant de correction d'erreur de convergence appliqué aux bobines de correction de champ magnétique pour produire des champs magnétiques à quatre pôles. Les faisceaux d'électrons R et B se déplacent dans des directions horizontales opposées. La figure 7 représente des bobines verticales de correction de champ magnétique à quatre pôles et les directions de déviation de chacun des faisceaux d'électrons RVB en réponse au courant de correction d'erreur de convergence appliqué aux bobines de correction de champ magnétique pour produire des champs magnétiques à quatre pôles. Les faisceaux d'électrons R et B se déplacent dans des directions verticales opposées. La figure 8 représente des bobines horizontales de correction de champ magnétique à six pôles et les directions de déviation de chacun des faisceaux d'électrons RVB en réponse au courant de correction d'erreur de convergence appliqué aux bobines de correction de champ magnétique pour produire des champs magnétiques à six pôles. Les faisceaux d'électrons R et B se déplacent dans la même direction horizontale. La figure 9 représente des bobines verticales de correction de champ magnétique à six pôles et les directions de déviation de chacun des faisceaux d'électrons RVB en réponse au courant de correction d'erreur de convergence appliqué aux bobines de correction de champ magnétique pour produire des champs magnétiques à six pôles. Les faisceaux d'électrons R et B se déplacent dans la même direction verticale. Puisque la valeur de la force de déviation pour les faisceaux d'électrons RVB varie en fonction du courant de correction d'erreur de convergence, il est nécessaire de contrôler le courant de correction d'erreur de convergence pour corriger les erreurs de convergence respectives. Comme décrit ci-dessus, une combinaison de bobines de correction de champ magnétique pour produire des champs magnétiques à deux pôles, quatre pôles et six pôles, dans une direction horizontale et une direction verticale, est appelée de façon générale déviateur de convergence adapté pour être utilisé dans un moyen de réglage de champ magnétique. La figure 10 est un dessin schématique représentant un système de détection et de correction d'erreur de convergence adapté pour être utilisé dans un procédé de contrôle de convergence dynamique numérique. Un appareil détecteur de convergence détecte un motif d'écran de référence affiché sur un écran d'un CRT comportant des bobines de contrôle de champ magnétique montées sur un déviateur DY. Un moyen de contrôle principal comportant un ordinateur de contrôle est couplé à l'appareil détecteur de convergence et à un appareil de correction d'erreur de convergence dynamique numérique. Le CRT et le déviateur DY sont couplés à l'appareil de correction d'erreur de convergence dynamique numérique. Un signal de contrôle de réglage est appliqué à l'entrée de l'ordinateur de contrôle. L'appareil de contrôle d'erreur de convergence dynamique numérique contient des données de correction d'erreur de convergence correspondant à chaque point de croisement (point de correction) du motif d'écran dans des adresses prédéterminées respectives d'une mémoire, produit des adresses de lecture de la mémoire pour lire les données de correction d'erreur de convergence correspondant aux points de croisement (points de correction) lorsque chacun desdits points de correction est balayé en réponse à des signaux de synchronisation horizontale et verticale obtenus à partir d'un signal d'image destinée à être affichée sur un dispositif d'affichage à CRT, lit indépendamment chacune des données de correction d'erreur de convergence provenant de la mémoire en réponse à l'adresse de lecture respective et contrôle les bobines de contrôle de champ magnétique après que les données de correction d'erreur de convergence sont amplifiées et converties en un signal de tension de contrôle ou un signal de courant de contrôle. Les données de correction d'erreur de convergence correspondant aux points de correction respectifs du motif d'écran comme représenté sur la figure 11 représentent le signal de tension de contrôle ou le signal de courant de contrôle appliqué à chacune des bobines de contrôle de champ magnétique à deux pôles, quatre pôles ou six pôles, comme représenté sur la figure 10, les données de correction d'erreur de convergence sont transmises à l'appareil de contrôle d'erreur de convergence dynamique numérique après avoir été calculées à partir de la quantité d'erreur de convergence apparaissant dans les points de correction du motif d'écran détecté par l'appareil détecteur d'erreur de convergence en utilisant une logique de contrôle et un procédé d'analyse de tracé de faisceau. Les adresses prédéterminées et de lecture pour stocker les données de correction d'erreur de convergence dans la mémoire et pour lire les données de correction d'erreur de convergence à partir de la mémoire comportent une combinaison d'un nombre de positions verticales de chaque point de correction, un nombre de positions horizontales de chaque point de correction, un nombre spécifique pour désigner les bobines de contrôle de champ magnétique recevant le signal de tension de contrôle ou le signal de courant de contrôle correspondant à chaque point de correction. Avec ces caractéristiques, l'erreur de convergence de chaque point de correction est réglée indépendamment et contrôlée sans influer sur les autres points de correction du motif d'écran. Les points de correction MCP11 à MCP55 sont contrôlés indépendamment les uns des autres comme représenté sur la figure 11 en utilisant les éléments ci-dessus, construits selon les principes de la présente invention. En ce qui concerne chacun des points de correction, la totalité du signal de tension de contrôle ou du signal de courant de contrôle appliqué à chacune des bobines de contrôle de champ magnétique à deux pôles, quatre pôles et six pôles, comme représenté sur les figures 4 à 9, est contrôlé et réglé pour corriger indépendamment l'erreur de convergence correspondant aux points de correction respectifs. Les erreurs de convergence des faisceaux d'électrons RVB sont contrôlées indépendamment à un certain état en utilisant les principes de fonctionnement des bobines de contrôle de champ magnétique. Les principes de fonctionnement des bobines de contrôle de champ magnétique sont sensiblement les mêmes qu'un aimant de pureté de convergence monté sur une partie de col du déviateur. Le système de contrôle d'erreur de convergence dynamique numérique comporte l'appareil détecteur d'erreur de convergence, un moyen de contrôle principal et un appareil de correction d'erreur de convergence dynamique numérique, l'ensemble formant une boucle fermée. La boucle fermée répète les opérations du processus de détection d'erreur de convergence ci-dessus jusqu'à ce que les données de correction d'erreur de convergence désirées correspondant aux points de correction soient obtenues pendant le processus de détection d'erreur de convergence répété. Si la correction d'erreur de convergence désirée est obtenue, chacune des données de correction d'erreur de convergence correspondant aux points de correction respectifs est stockée dans une EEPROM (Electrically Erasable Programmable Read Only Memory selon le terme anglo-saxon, ou Mémoire Morte Effaçable et programmable électriquement), de la mémoire contenue dans un contrôleur de l'appareil de correction d'erreur de convergence dynamique numérique. Après que les données de correction sont stockées dans l'EEPROM, l'appareil de correction d'erreur de convergence dynamique numérique contenu dans une ligne en pointillés sur la figure 10 est actionné indépendamment de l'appareil détecteur d'erreur de convergence et du moyen de contrôle principal. Après que le processus de correction d'erreur de convergence est terminé, une structure de CRT combinée avec l'appareil de correction d'erreur de convergence dynamique numérique, les bobines de contrôle de champ magnétique, le déviateur et le dispositif d'affichage à CRT, sont détachés du système de correction d'erreur de convergence dynamique numérique. Lorsque l'alimentation est fournie à la structure à CRT, un contrôleur de l'appareil de contrôle d'erreur de convergence dynamique numérique lit les données de correction d'erreur de convergence à partir de l'EEPROM et effectue un processus de correction d'erreur de convergence dans une boucle ouverte. Puisque les données de correction d'erreur de convergence obtenues à partir du processus de détection d'erreur de convergence répété sont déterminées dans un ordinateur de contrôle externe disposé à l'extérieur de l'appareil de contrôle d'erreur de convergence dynamique numérique, un microprocesseur interne de l'appareil de contrôle d'erreur de convergence dynamique numérique effectue un couple d'opérations, telles qu'un processus de transmission de données et un processus de stockage de données, différents d'un processus de détection d'erreur de convergence et d'un processus de détermination de signal de correction d'erreur de convergence. Ainsi, il n'est pas requis que l'appareil de contrôle d'erreur de convergence dynamique numérique possède mémoire et processeur supplémentaires. Puisqu'il est requis que l'appareil de contrôle d'erreur de convergence dynamique numérique ne possède que des fonctions de sortie des données de correction d'erreur de convergence sans effectuer le processus de détection d'erreur de convergence et le processus de détermination de signal de correction d'erreur de convergence pour calculer les données de correction d'erreur de convergence en temps réel et en fonction de la période de balayage des points de croisement du motif d'écran, la mise en oeuvre de l'appareil de contrôle d'erreur de convergence dynamique numérique devenant simple. Une structure et un fonctionnement plus détaillé du contrôleur d'erreur de convergence dynamique numérique sont décrits sur la figure 12 comme suit. La figure 12 est un schéma par blocs représentant un appareil de contrôle d'erreur de convergence dynamique numérique dans un dispositif d'affichage à CRT. Tous les modules fonctionnels à l'exception du numéro de référence 12 peuvent être intégrés dans une puce ayant une structure monolithique. L'appareil comporte un contrôleur possédant un microprocesseur, un dispositif de stockage comportant une EEPROM 12 et une paire de RAM 13A, 13B, un générateur d'adresses de lecture comportant une boucle à verrouillage de phase (PLL pi Phase Locket Loop selon le terme anglo-saxon) 14 et un générateur d'adresse 16 et une section de sortie comportant un module de correction et d'interpolation 17 et un convertisseur numériqueanalogique 18. L'appareil de correction d'erreur de convergence dynamique numérique comporte un mode FIRM, un mode HOME et un mode TEST, en réponse à un signal de commande de contrôle. Le microprocesseur 11 du contrôleur de l'appareil de correction d'erreur de convergence dynamique numérique, en réponse au signal de commande de contrôle, effectue une détermination du fait que le mode de fonctionnement de l'appareil de correction d'erreur de convergence dynamique numérique est le mode FIRM comportant la boucle fermée pour produire les données de correction d'erreur de convergence et les données d'interpolation, le mode HOME comportant la boucle ouverte pour fournir en sortie les données de correction et les données d'interpolation d'erreur de convergence stockées dans une mémoire ou EEPROM 12 et le mode TEST. Selon la détermination, si le mode fermé est sélectionné, le microprocesseur 11 du contrôleur produit une pluralité d'adresses de stockage pour stocker les données de correction d'erreur de convergence et les signaux de commande de contrôle transmis par un appareil externe, contrôle le générateur d'adresse 16 pour transmettre les adresses de stockage vers les ports d'adresses des RAM 13A, 13B en réponse à un signal de fin des signaux de commande de contrôle et stocke les données de correction d'erreur de convergence en transmettant les données de correction d'erreur de convergence et un signal d'activation d'écriture aux ports de données des RAM 13A, 13B. Si le signal de fin des signaux de commande de contrôle est transmis après avoir terminé le processus de correction d'erreur de convergence, les données de correction d'erreur de convergence stockées dans les RAM 13A, 13B sont stockées dans l'EEPROM 12, couplée à l'appareil externe. Si la boucle ouverte est sélectionnée, le microprocesseur 11 lit les données de correction d'erreur de convergence stockées dans l'EEPROM 12 et les stocke dans les RAM 13A, 13B. Après avoir stocké les données de correction d'erreur de convergence dans les RAM 13A, 13B, le microprocesseur 11 produit des signaux de contrôle pour permettre au générateur d'adresse 16 de fournir en sortie des adresses et de transmettre les adresses aux ports d'adresse des RAM 13A, 13B et produit un signal de lecture (RE) vers les RAM 13A, 13B pour lire les données de correction d'erreur de convergence à partir des RAM 13A, 13B. Une première RAM 13A et une seconde RAM 13B contiennent des types de données différents. Les données de correction d'erreur de convergence sont stockées dans la première RAM 13A, tandis que les données d'interpolation sont stockées dans la seconde RAM 13B. Les données d'interpolation sont obtenues à partir de la différence entre les données de correction d'erreur de convergence correspondant à un premier point de correction défini par un premier point des points de croisement du motif d'écran et les données de correction d'erreur de convergence correspondant à un second point de correction disposé à côté du premier point de correction et disposé au-dessous du premier point de correction. La différence est divisée par le nombre de lignes de balayage horizontal disposé entre les deux points de correction adjacents pour produire les données d'interpolation utilisées pour augmenter et diminuer les données de correction d'erreur de convergence en fonction du nombre de lignes de balayage horizontal dans une période verticale de l'écran d'image. Lorsque le signal de fin du signal de commande de contrôle est transmis au microprocesseur 11, le microprocesseur 11 contrôle le générateur d'adresse 16 pour transmettre les adresses de stockage fournies en sortie par le microprocesseur 11 aux ports d'adresse des RAM 13A, 13B par l'intermédiaire d'un bus d'adresse et pour stocker les données de correction d'erreur de convergence dans la RAM 13A et les données d'interpolation dans la RAM 13B. Si le signal de fin est appliqué en entrée, les données de correction d'erreur de convergence et les données d'interpolation sont stockées dans l'EEPROM externe 12. Si la boucle ouverte est sélectionnée, le microprocesseur 11 stocke les données de correction d'erreur de convergence et les données d'interpolation dans les RAM respectives 13A, 13B, transmises depuis l'EEPROM 12. Après que les données de correction d'erreur de convergence et les données d'interpolation sont stockées dans les RAM respectives 13A, 13B, des signaux de contrôle sont produits pour contrôler le générateur d'adresse 16 pour transmettre des adresses de lecture aux ports d'adresse des RAM 13A, 13B et le signal RE est produit pour la lecture des RAM 13A, 13B. Le générateur d'adresse 16 fournit en sortie les adresses de lecture pour les données de correction d'erreur de convergence et les données d'interpolation stockées dans les RAM 13A, 13B en fonction d'un point de départ de chaque ligne de balayage horizontal correspondant à chacun des points de correction en réponse aux signaux de synchronisation horizontale et verticale. Le module de correction et d'interpolation 17 produit chaque donnée de correction d'erreur de convergence et chaque donnée d'interpolation correspondant au nombre de lignes des lignes de balayage horizontal incluses dans une période de balayage vertical en utilisant les données de correction d'erreur de convergence et les données d'interpolation fournies en sortie à partir des RAM respectives 13A, 13B, en réponse aux adresses de lecture du générateur d'adresse 16. Comme décrit ci-dessus, l'appareil de contrôle d'erreur de convergence dynamique numérique intégré comporte les trois modes : le mode FIRM, le mode HOME, le mode TEST. Dans le mode FIRM, le microprocesseur 11 reçoit depuis un ordinateur de contrôle externe, par l'intermédiaire d'un câble RS-232C ou d'un bus de communication I2C, les signaux de commande de contrôle et les données utilisées pour le processus de correction d'erreur de convergence et le processus d'interpolation depuis un ordinateur externe, par l'intermédiaire d'un câble RS-232C ou d'un bus I2C, stocke, en réponse aux signaux de commande de contrôle, les données reçues dans les RAM 13A, 13B ou dans l'EEPROM 12 couplée au microprocesseur 11 par l'intermédiaire du bus de communication I2C ou de quelconques moyens de communication externes et stocke dans les RAM 13A, 13B les données lues dans l'EEPROM 12. En réponse au mode courant de la structure de CRT par l'intermédiaire du bus de communication I2C, les signaux de contrôle sont produits et en réponse aux signaux de contrôle, le microprocesseur 11 transmet les signaux de contrôle au générateur d'adresse 16 et un signal de contrôle d'interpolation au module de correction et d'interpolation 17. Dans le mode HOME, le microprocesseur 11 lit par l'intermédiaire du bus de communication I2C les données de correction d'erreur de convergence et les données d'interpolation stockées dans l'EEPROM 12, stocke les données de correction d'erreur de convergence et les données d'interpolation dans les RAM 13A, 13B, transmet les signaux de contrôle au générateur d'adresse 16 et le signal de contrôle d'interpolation au module de correction et d'interpolation 17 puis, reçoit un signal d'interruption produit par le générateur d'adresse 16 et la structure de CRT. En réponse au signal d'interruption transmis par le générateur d'adresse 16 et la structure de CRT, les signaux de contrôle et le signal de contrôle d'interpolation peuvent être modifiés. Dans le mode TEST, conformément à un programme pour le TEST, le générateur d'adresse 16, les RAM 13A, 13B, le module de correction et d'interpolation 17 et la PLL 14 sont testés. Quels que soient les trois modes ci-dessus, la PLL 14 fournit en sortie des signaux d'horloge dans la plage de 20 MHz et 280 MHz en réponse à un signal de sélection de fréquence produit par le microprocesseur 11. Après avoir sélectionné l'un des trois modes, l'opération prédéterminée correspondant au mode sélectionné est effectuée. Lorsque l'opération pour le mode sélectionné est terminée, les adresses prédéterminées et les signaux de contrôle sont produits à partir du générateur d'adresse 16 et les données de correction et d'interpolation lues dans la mémoire aux adresses respectives sont transmises au module de correction et d'interpolation 17 qui fournit en sortie vers le convertisseur numérique-analogique 18 un nouvel ensemble de données correspondant à une nouvelle taille d'écran au CNA en réponse aux signaux de contrôle. Le générateur d'adresse 16 et le module de correction et d'interpolation 17 sont décrits en détail ci-après comme représenté sur les figures 13 et 14. La figure 13 est un schéma par blocs du générateur d'adresse 16 pour compter le nombre d'horloges FVCO produites par la PLL 14 en réponse à un signal de contrôle de PLL du contrôleur 11 pendant une période d'un signal de synchronisation horizontale et pour produire un nombre compté et le contrôleur 11 produit les signaux de contrôle en fonction du nombre de comptes du générateur d'adresse 16. Le générateur d'adresse 16 comporte un premier compteur Cl et un premier comparateur C01 fournissant en sortie le signal NCNT en réponse au nombre compté d'horloges pendant la période du signal de synchronisation horizontale, comparant le signal NCNT à un signal NCNT précédemment stocké dans chaque période du signal de synchronisation horizontale et produisant un premier signal d'interruption lorsqu'il existe une différence entre le signal NCNT et le signal NCNT précédemment stocké, un premier diviseur Dl recevant un nombre de sauts et un premier rapport de division depuis le contrôleur 11 et produisant des signaux de contrôle après division par le premier rapport de division d'une partie restante du signal de synchronisation horizontal subsistant après un certain nombre d'horloges FVCO correspondant au nombre de sauts par rapport au signal de synchronisation horizontale sont éliminés, un deuxième compteur C2 produisant des signaux d'adresse horizontale en comptant les signaux de contrôle horizontal produits par le premier diviseur Dl, un second diviseur D2 recevant un nombre de passages et un second rapport de division 2 et produisant un signal de contrôle vertical après division par le second rapport de division 2 d'une période restante du signal de synchronisation verticale subsistant après élimination d'un nombre de lignes de balayage horizontal correspondant au nombre de passages par rapport aux signaux de synchronisation horizontale disposés à l'intérieur d'une période du signal de synchronisation verticale, un troisième compteur C3 produisant un signal d'adresse verticale en comptant le signal de contrôle vertical produit par le second diviseur D2, un quatrième compteur C4 produisant un second nombre compté en comptant le nombre de signaux de synchronisation horizontale présents pendant une période de signal de synchronisation verticale et un second comparateur C02 recevant le second nombre compté produit par le quatrième compteur C4 et fournissant en sortie un second signal d'interruption à chaque fois qu'une différence entre le second nombre compté et un second nombre compté stocké précédemment existe dans chaque période du signal de synchronisation verticale seulement lorsque le premier signal d'interruption est produit par le premier comparateur CO1. Le module de correction et d'interpolation 17, comme représenté sur la figure 14, comporte une RAM 1-1 18A, stockant et fournissant en sortie les données de correction d'erreur de convergence en réponse aux signaux d'adresse horizontale et verticale, une RAM 2-1 18B, stockant et fournissant en sortie les données d'interpolation en réponse aux signaux d'adresse horizontale et verticale, un cinquième compteur 18C qui compte, après avoir sauté le nombre de lignes des signaux de synchronisation horizontale correspondant aux données d'interpolation, le nombre de signaux de synchronisation horizontale existant pendant la période restante du signal de contrôle vertical en réponse au nombre de lignes des signaux de synchronisation horizontale correspondant aux données d'interpolation provenant de la RAM 2-1 18B et en réponse au signal de contrôle vertical et aux signaux de synchronisation horizontale appliqués en entrée depuis le générateur d'adresse 16, un multiplieur 18D, qui fournit en sortie un signal de sortie multipliée en multipliant les troisièmes nombres comptés du cinquième compteur 18C par les données d'interpolation transmises par le contrôleur 11 en réponse à un signal d'activation produit en fonction du nombre de lignes des signaux de synchronisation horizontale correspondant aux données d'interpolation provenant de la RAM 2-1 18B, un discriminateur de bits de code 18G, qui fournit en sortie un signal d'opération en fonction des données de correction et des données d'interpolation produites par la RAM 2-1 18B et un additionneur 18E et un soustracteur 18F recevant les données de correction et les données d'interpolation depuis la RAM 1-1 18A, la RAM 2-1 18B et additionnant et soustrayant les données de sortie multipliées du multiplieur 18D avec le signal d'opération du discriminateur de bits de code en réponse aux données de correction et aux données d'interpolation provenant des RAM 1-1 18A, RAM 2-1 18B. Le module de correction et d'interpolation 17 peut comporter un multiplexeur (MUX) 18H pour sélectionner de manière sélective l'un des signaux de sortie de l'additionneur 18E et du soustracteur 18F et un verrou 181 pour stocker temporairement et retarder le signal parmi les signaux de sortie fournis en sortie par le MUX 18H. Les signaux d'horloges FVCO produits par la PLL 14, en réponse aux signaux de contrôle du contrôleur 11 sont appliqués à l'entrée du générateur d'adresse 16. Les signaux d'horloges FVCO ne varient pas, quelle que soit la variance du signal de synchronisation verticale et du signal de synchronisation horizontale en termes de la période et du nombre du signal de synchronisation verticale et du signal de synchronisation horizontale. Lorsque le nombre de signaux d'horloges FVCO sont comptés pendant que la période du signal de synchronisation horizontale est transmise au microprocesseur 11, le microprocesseur 11 produit les signaux de contrôle comportant le nombre de sauts, le nombre de passages, un premier rapport de division, un second rapport de division et le nombre d'horloges du premier comparateur. Ces signaux de contrôle peuvent être prédéterminés. Un premier diviseur Dl reçoit le nombre de sauts et le premier rapport de division, soustrait le nombre d'horloges FVCO correspondant au nombre de sauts de la période du signal de synchronisation horizontale, divise une période restante du signal de synchronisation horizontale soustrait avec le premier rapport de division, et produit des signaux de contrôle horizontal. Un deuxième compteur C2 produit des signaux d'adresse horizontale en comptant les signaux de contrôle horizontal. Un second diviseur D2 reçoit le nombre de passages et le second rapport de division, soustrait un nombre des lignes de balayage des signaux de synchronisation horizontale correspondant au nombre de passages de la période du signal de synchronisation verticale, divise une période restante du signal de synchronisation verticale soustraite par le second rapport de division et produit des signaux de contrôle vertical. Un troisième compteur C3 produit des signaux d'adresse verticale en comptant les signaux de contrôle vertical. Le premier compteur Cl produit le signal NCNT en comptant le nombre de signaux d'horloges FVCO pendant la période du signal de synchronisation horizontale et le premier comparateur CO1 reçoit le signal NCNT et produit un signal de différence à chaque fois qu'il existe au moins une différence d'horloge entre le signal NCNT reçu et le signal NCNT précédemment stocké en comparant le signal NCNT reçu au signal NCNT précédemment stocké. Avec le premier comparateur CO1, le premier signal d'interruption est produit en réponse à la différence provoquée par la variance du signal de synchronisation horizontale. Le quatrième compteur C4 compte le nombre des signaux d'horloges correspondant au nombre des signaux de synchronisation horizontale produits pendant la période du signal de synchronisation verticale et produit le second nombre compté vers le second comparateur C2. Le second comparateur C2 compare le second nombre compté et un second nombre compté précédemment stocké lorsque chaque signal de synchronisation verticale est appliqué en entrée et produit le second signal d'interruption en réponse au premier signal d'interruption lorsqu'une différence entre le second nombre compté et un second nombre compté stocké précédemment existe dans chaque période du signal de synchronisation verticale. Les caractéristiques et les sources de chaque signal sont décrites comme suit. Le signal de synchronisation horizontale, le signal de synchronisation verticale et un signal de mode de conversion d'écran d'image sont produits par un téléviseur comportant la structure de CRT qui communique avec l'ordinateur externe par l'intermédiaire du moyen de communication série RS-232C. Le signal de commande de contrôle externe est un signal d'entrée pour sélectionner l'un des modes dans l'appareil de correction d'erreur de convergence intégré dans une puce. Les signaux de contrôle comportant le premier rapport de division, le nombre de sauts, le second rapport de division, le nombre de passages, le nombre d'horloges du premier comparateur et le signal de contrôle de MUX sont transmis du microprocesseur 11 au générateur d'adresse 16 et peuvent être appliqués en entrée par un fabricant de téléviseur. Un signal de commande de PLL appliqué en entrée depuis le microprocesseur 11 à la PLL 14 est un nombre de fréquences prédéterminé et le signal de contrôle d'interpolation est appliqué en entrée depuis le microprocesseur 11 au module de correction et d'interpolation 17 pour modifier et traiter les données d'interpolation. Comme représenté sur la figure 13, le générateur d'adresse 16 produit le signal NCNT, les signaux d'adresse horizontale, les signaux d'adresse verticale, les signaux de contrôle horizontal, les signaux de contrôle vertical et les premier et second signaux d'interruption en réponse aux signaux de contrôle fournis en sortie par le microprocesseur 11, comportant le nombre de sauts, le premier rapport de division, le nombre de passages, le second rapport de division, le nombre d'horloges du premier comparateur, le signal FVCO, le signal de synchronisation verticale et le signal de synchronisation horizontale. La figure 15 représente les caractéristiques de chaque signal de contrôle produit par le générateur d'adresse 16 et le microprocesseur 11 conjointement avec l'écran d'image de la structure de CRT. La fréquence de sortie fournie par la PLL 14, le signal FVCO, est déterminée par le signal de contrôle de fréquences transmis par le microprocesseur 11 et la fréquence de sortie du signal FVCO est respectivement appliquée en entrée aux ports d'entrée du premier compteur Cl et du premier diviseur Dl. Le premier diviseur Dl soustrait le nombre de sauts du nombre d'horloges du signal FVCO correspondant à la période du signal de synchronisation horizontale, produit une période restante du signal de synchronisation horizontale, divise la période restante du signal de synchronisation horizontale avec le premier rapport de division Dl pour produire le signal de contrôle horizontal et produit le signal d'adresse horizontale en comptant le signal de contrôle horizontal dans le deuxième compteur C2. Le second diviseur D2 soustrait le nombre de passages du nombre de signaux de synchronisation horizontale pendant la période du signal de synchronisation verticale, produit une période restante du signal de synchronisation verticale, divise la période restante du signal de synchronisation verticale avec le second rapport de division D2 et produit le signal de contrôle vertical pour produire le signal d'adresse verticale en comptant le signal de contrôle vertical dans le troisième compteur C3. Le premier compteur Cl, comme représenté sur la figure 16, produit le signal NCNT en comptant le nombre du signal FVCO pendant chaque période du signal de synchronisation horizontale. Le premier comparateur CO1 reçoit le signal NCNT et effectue une détermination du fait qu'il existe au moins une différence d'horloge entre le signal NCNT reçu et un signal NCNT stocké précédemment et produit le premier signal d'interruption en réponse à la détermination du moment où le signal NCNT reçu est différent du signal NCNT précédemment stocké. Le premier signal d'interruption représentant le fait que la fréquence du signal de synchronisation horizontale a été modifiée est transmis au microprocesseur 11. Après que la fréquence du signal de synchronisation horizontale est modifiée, le quatrième compteur C4 compte le nombre de signaux de synchronisation horizontale appliqués en entrée pendant la période du signal de synchronisation verticale et fournit en sortie le deuxième nombre compté au deuxième compteur C2. Le second signal d'interruption représentant le fait que la résolution de l'écran d'image a été modifiée est transmis au microprocesseur 11 lorsque le deuxième nombre compté est différent d'un nombre stocké précédemment dans le second comparateur C02. Le second signal d'interruption est produit en réponse à la discrimination de la modification de résolution de l'écran d'image, de façon que le nombre total des signaux de synchronisation horizontale présentés pendant la période du signal de synchronisation verticale après le premier signal d'interruption soit produit en réponse à la variation de fréquence du signal de synchronisation horizontale. Lorsque le premier signal d'interruption est produit en réponse à la variation de fréquence du signal de synchronisation horizontale, le microprocesseur 11 calcule un second nombre de sauts, un troisième rapport de division et un troisième nombre d'horloges de comparateur, tous étant utilisés pour le signal de synchronisation horizontale modifié en fonction de la quantité de variation de fréquence du signal de synchronisation horizontale et transmet au générateur d'adresse 16 le second nombre de sauts, le troisième rapport de division et le troisième nombre d'horloges de comparateur. Lorsque le second signal d'interruption est produit en réponse à la variation de résolution de l'écran d'image, le microprocesseur 11 calcule un second nombre de passages et un quatrième rapport de division utilisé pour les signaux de synchronisation horizontale, modifié en fonction du nombre de signaux de synchronisation horizontale et transmet au générateur d'adresse 16 le second nombre de passages et le quatrième rapport de division. Sur la figure 15, chaque terminologie des signaux de contrôle est expliquée conjointement avec le motif d'écran et l'écran d'image. Le premier rapport de division et le second rapport de division représentent chacun l'étendue entre les adresses horizontales et entre les adresses verticales formant dans l'ensemble des points de croisement des motifs d'écran comme représenté sur la figure 15 et le premier rapport de division est représenté dans la direction horizontale tandis que le second rapport de division est représenté dans la direction verticale. Le nombre de sauts représente une zone vierge verticale de l'écran d'image définie par une première différence entre une première zone de signal formée par les signaux de synchronisation horizontale et une première zone affichée, affichée sur un écran physique de la structure à CRT. Le nombre de passages représente une zone vierge horizontale de l'écran d'image définie par une seconde différence entre une seconde zone de signal formé par le signal de synchronisation verticale et une seconde zone affichée, affichée sur l'écran physique de la structure de CRT. Comme décrit ci-dessus, lorsque le premier signal d'interruption en réponse à la variation de fréquence du signal de synchronisation horizontale est produit, le microprocesseur 11 selon la quantité de variation de fréquence du signal de synchronisation horizontale, calcule le second nombre de sauts, le troisième rapport de division, le quatrième nombre d'horloges de comparateur, qui sont transmis au générateur d'adresse 16. Lorsque le second signal d'interruption, en réponse à la variation de résolution provoquée par la variation du nombre des signaux de synchronisation horizontale présentés pendant la période du signal de synchronisation verticale, est produit, le microprocesseur 11 produit le second nombre de passages et le quatrième rapport de division qui sont transmis au générateur d'adresse 16. À chaque fois que l'une quelconque parmi la variation de fréquence et la variation de résolution des signaux de synchronisation horizontale se produit, les adresses modifiées sont produites pour exécuter précisément le processus de correction et d'interpolation dans les positions prédéterminées des signaux de synchronisation horizontale et verticale modifiés. Le générateur d'adresse 16 produit les signaux de contrôle horizontal, les signaux de contrôle vertical, les signaux d'adresse horizontale et les signaux d'adresse verticale en réponse à l'un des premiers signaux de contrôle ou des seconds signaux de contrôle. La première RAM 13A contient les données de correction correspondant aux erreurs de convergence des points de croisement respectifs (points de correction) du motif d'écran tandis que la seconde RAM 13B contient les données d'interpolation des erreurs de convergence correspondant à chaque zone entre les deux points de croisement adjacents. Bien que chaque zone entre les points de croisements adjacents ne comporte pas les données de correction, la zone peut posséder les données d'interpolation pour corriger les erreurs de convergence dans les zones disposées entre les points de croisement. Les données de correction et les données d'interpolation stockées dans les première et seconde RAM respectives 13A, 13B sont fournies en sortie en réponse aux adresses respectives produites par le générateur d'adresse 16. Puisque chacune des données de correction et des données d'interpolation sont affectées indépendamment à des adresses respectives, les données de correction correspondantes ou les données d'interpolation correspondantes vers les adresses respectives sont fournies en sortie indépendamment et séparément. Les données d'interpolation comportent des bits de code, le nombre de lignes et la quantité d'interpolation. Le troisième compteur 18C compte le nombre de signaux de synchronisation horizontale disposés dans la période du signal de synchronisation verticale à l'exclusion du nombre de signaux de synchronisation horizontale correspondant aux données d'interpolation. Le nombre compté transmis au multiplieur 18D est multiplié par la quantité d'interpolation des données d'interpolation pour produire la quantité multipliée vers l'additionneur 18E et le soustracteur 18F, qui sont actionnés en fonction des bits de code des données d'interpolation. La quantité multipliée est ajoutée aux ou soustraite des données de correction. Les zones des périodes de suppression horizontale et verticale qui ne sont pas affichées sur l'écran physique, peuvent être contrôlées en réponse aux signaux de contrôle horizontal et vertical déterminés par l'utilisateur ou le fabricant par l'intermédiaire du MUX 18H réglé par l'utilisateur. Lorsque chaque période des signaux de synchronisation horizontale démarre, les données de correction correspondant à une première période d'un premier signal de synchronisation horizontale sont fournies en sortie avant que le premier signal de contrôle horizontal soit produit. Lorsque la période du signal de synchronisation verticale démarre, les signaux de contrôle vertical et horizontal prédéterminés appliqués en entrée par l'utilisateur sont fournis en sortie avant que le signal de contrôle vertical soit produit. Les signaux de contrôle vertical et horizontal prédéterminés appliqués en entrée par l'utilisateur sont fournis en sortie dans la période définie par le nombre de passages. Les données de correction et les données d'interpolation pour corriger les erreurs de convergence sont fournies en sortie après chaque période des signaux de synchronisation horizontale correspondant au nombre de sauts. Le nombre des bits de code des données d'interpolation stockées dans la seconde RAM 18B varie en réponse à la variation de résolution de l'écran d'image. Si la résolution est modifiée parce que le nombre de signaux de synchronisation horizontale est modifié, le nombre des signaux de synchronisation horizontale disposés entre les points de correction adjacents et la quantité d'interpolation des données d'interpolation qui sont appliquées au processus d'interpolation doivent être réglés. Puisque les données d'interpolation varient en fonction de chaque écran d'image, le nombre des bits de code pour former le nombre de lignes et la quantité d'interpolation des données d'interpolation sont modifiés. Si la seconde interruption est produite en réponse à la variation de résolution, le microprocesseur 11 produit les seconds signaux de contrôle recalculés en fonction de la résolution modifiée. Le nombre des bits de code et le calcul des compteurs, du multiplieur, de l'additionneur et du soustracteur, sont modifiés en réponse aux seconds signaux de contrôle recalculés. Dans le déviateur de contrôle de champ magnétique, chacune des quatre paires des bobines de contrôle de champ magnétique réalisées par des enroulements doubles ou des enroulements triples est disposée autour du déviateur sur des côtés opposés comme représenté sur la figure 20. Les broches terminales sont respectivement représentées par 2V, 2H, 4V, 4H, 6V, 6H et la masse. * Lorsque l'appareil de contrôle d'erreur de convergence dynamique numérique fonctionne, les opérations respectives du déviateur de contrôle de champ magnétique en réponse aux données de correction et aux données d'interpolation sont représentées sur les figures 21 à 26. Le déviateur de contrôle de champ magnétique fonctionne comme des bobines de contrôle de champ magnétique à deux pôles, des bobines de contrôle de champ magnétique à quatre pôles ou des bobines de contrôle de champ magnétique à six pôles. Les signaux de sortie de la section de sortie 18 de la figure 12 sont transmis aux broches terminales de la figure 20 par l'intermédiaire d'amplificateurs respectifs non représentés. Les bobines de contrôle de champ magnétique à deux pôles horizontales sont représentées sur la figure 21 tandis que les bobines de contrôle de champ magnétique à deux pôles verticales sont représentées sur la figure 22 et les bobines de contrôle de champ magnétique à quatre pôles horizontales sont représentées sur la figure 23 tandis que les bobines de contrôle de champ magnétique à quatre pôles verticales sont représentées sur la figure 24. Les bobines de contrôle de champ magnétique à six pôles horizontales sont représentées sur la figure 25 tandis que les bobines de contrôle de champ magnétique à six )ôles verticales sont représentées sur la figure 26. La figure 25 est un schéma représentant L'appareil de correction d'erreur de convergence dynamique numérique fixé au dispositif déviateur de contrôle de champ magnétique tandis que la figure 26 est in schéma représentant l'appareil de correction d'erreur ie convergence dynamique numérique fixé au déviateur de contrôle de champ magnétique et la structure CER du dispositif d'affichage. L'appareil de correction d'erreur de convergence dynamique numérique est réalisé sur une carte de circuit imprimé séparée ou intégrée dans une carte de circuit imprimé commune dans une structure nonolithique. Les figures 27 et 28 représentent un exemple de l'appareil de correction d'erreur de convergence dynamique numérique monté sur le dispositif d'affichage de différentes manières. Comme décrit ci-dessus, l'erreur de convergence est corrigée en fournissant l'appareil de correction d'erreur de convergence dynamique numérique corrigeant l'erreur de convergence se produisant dans Les points de contrôle de correction définis par les points de croisement du motif d'écran et en appliquant Le courant de contrôle ou la tension de contrôle aux bobines de contrôle de champ magnétique pour produire Les champs magnétiques à deux pôles, les champs nagnétiques à quatre pôles ou les champs magnétiques à six pôles. En conséquence, les erreurs de convergence induites dans chaque point de contrôle de correction sont corrigées dans l'ensemble de la totalité des parties de l'écran d'image. Une qualité de haute définition effectuant cette correction d'erreur de convergence peut être mise en oeuvre dans un téléviseur TVHD, actuellement disponible sur le marché courant. Bien que les modes de réalisation préférés de la présente invention aient été représentés et décrits, les hommes de l'art comprendront que des modifications peuvent être apportées à ces modes de réalisation sans s'écarter des principes et de l'esprit de la présente invention, dont la portée est définie dans les revendications et leurs équivalents. REVENDICATIONS 1. Système de contrôle d'erreur de convergence dynamique numérique, comprenant: un appareil détecteur d'erreur de convergence (201) reconnaissant les points de croisement d'un motif d'écran affiché sur un écran d'un dispositif d'affichage (CRT), détectant chaque quantité d'erreur de convergence correspondant aux points de croisement respectifs ; un moyen de contrôle principal (202) produisant des données de correction en réponse aux erreurs de convergence respectives, produisant des données d'interpolation en utilisant lesdites données de correction des points de croisement adjacents ; et un appareil de contrôle d'erreur de convergence dynamique numérique (203) recevant lesdites données de correction et lesdites données d'interpolation depuis ledit moyen de contrôle principal, stockant lesdites données de correction et lesdites données d'interpolation dans une mémoire, convertissant chacune desdites données de correction et desdites données d'interpolation en tension ou courant en réponse aux signaux de synchronisation horizontale respectifs extraits d'un signal d'image et en appliquant indépendamment et séparément ladite tension ou ledit courant à une bobine de contrôle de champ magnétique (DY) seulement pendant une période correspondante des signaux de synchronisation horizontale respectifs. 2. Système selon la revendication 1, ledit appareil de contrôle d'erreur de convergence dynamique numérique étant intégré dans une puce unique ayant une structure monolithique. 3. Système selon la revendication 1, lesdits points de croisement dudit motif d'écran correspondant à une donnée de correction respective et étant formés par des lignes horizontales et des lignes verticales. 4. Système selon la revendication 1, lesdites données d'interpolation produites dans une zone disposée entre les points de croisement adjacents dudit motif d'écran, la zone correspondant aux signaux de synchronisation horizontale dudit signal d'image disposée entre les points de croisement adjacents dudit motif d'écran, lesdits points de croisement du motif d'écran étant formés par des lignes horizontales et des lignes verticales. 5. Système selon la revendication 1, ledit appareil de contrôle d'erreur de convergence dynamique numérique comprenant : un contrôleur recevant lesdites données de correction, lesdites données d'interpolation et lesdits signaux de commande de contrôle depuis ledit moyen de contrôle principal, produisant des adresses correspondant à chacune desdites données de correction et desdites données d'interpolation, stockant lesdites données de correction et lesdites données d'interpolation dans des adresses respectives de ladite mémoire, contrôlant un bus d'adresse et un bus de données pour lire lesdites données de correction et lesdites données d'interpolation à partir des adresses respectives de ladite mémoire ; un générateur d'horloge de référence produisant des signaux d'horloge en réponse à un signal de contrôle d'horloge appliqué en entrée depuis ledit contrôleur ; un générateur d'adresse produisant un signal d'interruption et des signaux de réglage pour calculer lesdites données d'interpolation correspondant à une zone située entre des points de croisement adjacents en réponse à des signaux de synchronisation horizontale et verticale extraits dudit signal d'image, des signaux de contrôle produits par ledit contrôleur et lesdits signaux d'horloge produits par ledit générateur d'horloge de référence ; une mémoire interne stockant lesdites données de correction et lesdites données d'interpolation appliquées à l'entrée dudit contrôleur ; et une section de sortie convertissant lesdites données de correction et lesdites données d'interpolation en ladite tension et ledit courant en réponse aux signaux de contrôle de sortie produits par ledit contrôleur et un signal de contrôle de conversion produit par ledit générateur d'adresse et appliquant ladite tension et ledit courant auxdites bobines de contrôle de champ magnétique pour produire des champs magnétiques à plus de deux pôles. 6. Système selon la revendication 5, lesdits signaux de contrôle dudit contrôleur comportant un nombre de sauts, un premier rapport de division, un nombre de passages et un second rapport de division, un nombre d'horloges du premier comparateur, et un signal d'horloge principal transmis audit générateur d'horloge de référence. 7. Système selon la revendication 5, lesdits signaux de réglage dudit contrôleur comportant un signal NCNT, une adresse horizontale, une adresse verticale, un signal de contrôle horizontal et un signal de contrôle vertical. 8. Système selon la revendication 5, comprenant en outre une mémoire externe non volatile disposée à l'extérieur dudit appareil de correction d'erreur de convergence dynamique numérique, couplée audit contrôleur, stockant lesdites données de correction et lesdites données d'interpolation, lesdites données de correction et lesdites données d'interpolation stockées dans la mémoire non volatile étant transmises à ladite mémoire interne en réponse à un signal de requête dudit contrôleur. 9. Système selon la revendication 5, ledit appareil de contrôle d'erreur de convergence dynamique numérique comprenant ledit contrôleur produisant lesdits signaux de contrôle en comptant le nombre desdits signaux d'horloge produits par ledit générateur d'horloge de référence pendant une période d'un signal de synchronisation horizontale dudit signal d'image en réponse audit signal de contrôle d'horloge dudit contrôleur, ledit générateur d'adresse de l'appareil de contrôle d'erreur de convergence dynamique numérique comprenant: un premier compteur et un premier comparateur produisant un signal NCNT comme l'un desdits signaux de réglage en réponse audit nombre desdits signaux d'horloge comptés pendant ladite période dudit signal de synchronisation horizontale, produisant un premier signal d'interruption à chaque fois qu'il existe une différence entre ledit NCNT et une référence ; un premier diviseur recevant un nombre de sauts et un premier rapport de division, produisant un signal de contrôle horizontal comme l'un desdits signaux de réglage après division par ledit premier rapport de division d'une partie restante dudit signal de synchronisation horizontale subsistant après saut du signal de synchronisation horizontale d'un nombre de signaux d'horloge correspondant au nombre de sauts ; un deuxième compteur produisant un signal d'adresse horizontale en comptant le signal de contrôle horizontal produit par ledit premier diviseur ; un second diviseur recevant un nombre de passages et un second rapport de division et produisant un signal de contrôle vertical après division par ledit second rapport de division d'une partie restante dudit signal de synchronisation verticale subsistant après le passage d'un nombre de signaux de synchronisation horizontale correspondant au nombre de passages pendant ledit signal de synchronisation verticale ; un troisième compteur produisant un signal d'adresse verticale en comptant ledit signal de contrôle vertical produit par ledit second diviseur ; un quatrième compteur produisant une valeur de compte en comptant le nombre d'horloges du signal de synchronisation horizontale pendant une période du signal de synchronisation verticale ; et un second comparateur recevant ladite valeur de compte produite par ledit quatrième compteur, fournissant en sortie un second signal d'interruption à chaque fois qu'il existe une différence entre la valeur de compte et une seconde référence en comptant le nombre d'horloges dans chaque signal de synchronisation verticale seulement lorsque ledit premier comparateur produit ledit premier signal d'interruption. 10. Système selon la revendication 5, ledit appareil de contrôle d'erreur de convergence dynamique numérique comprenant : une pluralité de convertisseurs numériqueanalogique convertissant lesdites données de correction et lesdites données d'interpolation dans chaque signal analogique correspondant à des bobines de correction de champ magnétique respectives produisant des champs magnétiques à plus de deux pôles correspondant aux axes verticaux et horizontaux respectifs desdites bobines de correction de champ magnétique ; et une pluralité de modules de correction et d'interpolation couplés auxdits convertisseurs numérique-analogique respectifs, recevant lesdites données de correction et lesdites données d'interpolation depuis ladite mémoire interne, transmettant lesdites données de correction et lesdites données d'interpolation au convertisseur numériqueanalogique correspondant de façon à contrôler les bobines de contrôle de champ magnétique respectives désignées par chaque adresse de bobine produite par ledit générateur d'adresse avec les données de correction et avec les données d'interpolation correspondantes. 11. Système selon la revendication 5, ledit appareil de contrôle d'erreur de convergence dynamique numérique comprenant : une première mémoire contenant et fournissant en sortie lesdites données de correction en réponse auxdites adresses horizontales et verticales ; une seconde mémoire contenant et fournissant en sortie les données d'interpolation en réponse auxdites adresses horizontales et verticales ; un compteur pour recevoir des signaux de synchronisation verticale et horizontale provenant dudit générateur d'adresse et chaque nombre de lignes desdites données d'interpolation de ladite seconde mémoire, compter chaque nombre de lignes desdits signaux de synchronisation horizontale existant pendant le signal de contrôle vertical en sautant ledit nombre de lignes desdits signaux de synchronisation horizontale correspondant auxdites données d'interpolation ; un multiplieur pour fournir en sortie un signal de sortie multiplié en multipliant un signal compté dudit compteur par lesdites données d'interpolation transmises par ledit second contrôleur en réponse à un signal d'activation produit conformément audit nombre de lignes desdites données d'interpolation provenant de ladite seconde mémoire ; un discriminateur de bits de code pour recevoir et reconnaître lesdites données d'interpolation provenant de ladite seconde mémoire, fournir en sortie un signal d'opération dépendant de l'état desdites données d'interpolation ; et un additionneur et un soustracteur pour recevoir lesdites données de correction depuis ladite première mémoire et lesdites données d'interpolation depuis ladite seconde mémoire, additionner et soustraire ledit signal de sortie multiplié dudit multiplieur en réponse audit signal d'opération provenant dudit discriminateur de bits de code. 12. Appareil de contrôle d'erreur de convergence dynamique numérique comprenant : une mémoire externe non volatile contenant des données de correction et des données d'interpolation pour corriger les erreurs de convergence correspondant aux points de croisement d'un motif d'écran ; un contrôleur recevant lesdites données de correction et lesdites données d'interpolation depuis ladite mémoire externe non volatile, par l'intermédiaire d'un bus de données et d'un bus d'adresse, produisant des signaux de contrôle pour traiter des processus de correction et d'interpolation d'erreur de convergence pour chaque partie dudit motif d'écran ; un générateur d'horloge de référence produisant des signaux d'horloge en réponse à un signal de contrôle d'horloge appliqué en entrée depuis ledit contrôleur ; un générateur d'adresse produisant un signal d'interruption et des signaux de réglage pour calculer lesdites données d'interpolation correspondant à une zone disposée entre des points de croisement adjacents en réponse à des signaux de synchronisation horizontale et verticale extraits dudit signal d'image, des signaux de contrôle produits par ledit contrôleur et lesdits signaux d'horloge produits par ledit générateur d'horloge de référence ; une mémoire interne contenant lesdites données de correction et lesdites données d'interpolation appliquées à l'entrée dudit contrôleur ; et une section de sortie convertissant lesdites données de correction et lesdites données d'interpolation en ladite tension et ledit courant en réponse aux signaux de contrôle de sortie produits par ledit contrôleur et un signal de contrôle de conversion produit par ledit générateur d'adresse et appliquant ladite tension et ledit courant auxdites bobines de contrôle de champ magnétique pour produire des champs magnétiques à plus de deux pôles. 13. Appareil selon la revendication 12, ledit appareil de contrôle d'erreur de convergence dynamique numérique étant fait d'une simple puce de semiconducteurs dans une structure monolithique excluant ladite mémoire externe non volatile. 14. Appareil selon la revendication 12, lesdits points de croisement du motif d'écran correspondant aux données de correction respectives étant formés par des lignes horizontales et des lignes verticales. 15. Appareil selon la revendication 12, lesdites données d'interpolation étant produites dans une zone disposée entre lesdits points de croisement adjacents dudit motif d'écran, ladite zone correspondant aux signaux de synchronisation horizontale dudit signal d'image disposée entre lesdits points de croisement adjacents dudit motif d'écran, lesdits points de croisement dudit motif d'écran étant formés par des lignes horizontales et des lignes verticales. 16. Appareil selon la revendication 12, lesdits signaux de contrôle dudit contrôleur comportent un nombre de sauts, un premier rapport de division, un nombre de passages et un second rapport de division, un nombre d'horloges du premier comparateur et un signal d'horloge principale transmis audit générateur d'horloge de référence. 17. Appareil selon la revendication 12, lesdits signaux de réglage dudit générateur d'adresse comportant un signal NCNT, une adresse horizontale, une adresse verticale, un signal de contrôle horizontal et un signal de contrôle vertical. 18. Appareil selon la revendication 12, ledit contrôleur produisant lesdits signaux de contrôle en comptant le nombre desdits signaux d'horloge produits par ledit générateur d'horloge de référence pendant une période d'un signal de synchronisation horizontale dudit signal d'image en réponse audit signal de contrôle d'horloge dudit contrôleur, ledit générateur d'adresse dudit appareil de contrôle d'erreur de convergence dynamique numérique comprenant : un premier compteur et un premier comparateur produisant un signal NCNT comme l'un des signaux de réglage en réponse audit nombre desdits signaux d'horloge comptés pendant ladite période dudit signal de synchronisation horizontale, produisant un premier signal d'interruption à chaque fois qu'il existe une différence entre le NCNT et une référence ; un premier diviseur recevant un nombre de sauts et un premier rapport de division, produisant un signal de contrôle horizontal comme l'un desdits signaux de réglage après division par ledit premier rapport de division d'une partie restante dudit signal de synchronisation horizontale subsistant après le saut dudit signal de synchronisation horizontale d'un nombre de signaux d'horloge correspondant au nombre de sauts ; un deuxième compteur produisant un signal d'adresse horizontale en comptant le signal de contrôle horizontal produit par ledit premier diviseur ; un second diviseur recevant un nombre de passages et un second rapport de division et produisant un signal de contrôle vertical après division par ledit second rapport de division d'une partie restante dudit signal de synchronisation verticale subsistant après passage d'un nombre de signaux de synchronisation horizontale correspondant au nombre de passages pendant ledit signal de synchronisation verticale ; un troisième compteur produisant un signal d'adresse verticale en comptant le signal de contrôle vertical produit par ledit second diviseur ; un quatrième compteur produisant une valeur de compte en comptant le nombre d'horloges du signal de synchronisation horizontale pendant une période de signal de synchronisation vertical ; et un second comparateur recevant ladite valeur de compte produite par le quatrième compteur, fournissant en sortie un second signal d'interruption à chaque différence entre la valeur de compte et une seconde référence en comptant le nombre d'horloges dans chaque signal de synchronisation verticale seulement lorsque ledit premier comparateur produit ledit premier signal d'interruption. 19. Appareil selon la revendication 12, ladite section de sortie comprenant : une pluralité de convertisseurs numériqueanalogique convertissant lesdites données de correction et lesdites données d'interpolation dans chaque signal analogique, correspondant aux bobines de correction de champ magnétique respectives produisant des champs magnétiques à plus de deux pôles correspondant aux axes verticaux et horizontaux respectifs desdites bobines de correction de champ magnétique ; et une pluralité de sections de correction et d'interpolation couplées auxdits convertisseurs numérique-analogique respectifs, recevant lesdites données de correction et lesdites données d'interpolation depuis ladite mémoire interne, transmettant lesdites données de correction et lesdites données d'interpolation au convertisseur numériqueanalogique correspondant de façon à contrôler les bobines de contrôle de champ magnétique respectives désignées par chaque adresse de bobine produite par ledit générateur d'adresse avec les données de correction correspondantes et lesdites données d'interpolation. 20. Appareil selon la revendication 12, comprenant en outre : une première mémoire contenant et fournissant en sortie les données de correction en réponse auxdites adresses horizontale et verticale ; une seconde mémoire contenant et fournissant en sortie les données d'interpolation en réponse auxdites adresses horizontale et verticale ; un compteur pour recevoir des signaux de synchronisation verticale et horizontale depuis ledit générateur d'adresse et chaque nombre de lignes desdites données d'interpolation depuis ladite seconde mémoire, comptant chaque nombre de lignes des signaux de synchronisation horizontale existants pendant le signal de contrôle vertical en sautant ledit nombre de lignes desdits signaux de synchronisation horizontale correspondant auxdites données d'interpolation ; un multiplieur pour fournir en sortie un signal de sortie multiplié en multipliant un signal compté dudit compteur par lesdites données d'interpolation transmises par ledit second contrôleur en réponse à un signal d'activation produit en fonction dudit nombre de lignes desdites données d'interpolation provenant de ladite seconde mémoire ; un discriminateur de bits de code pour recevoir et reconnaître lesdites données d'interpolation provenant de la seconde mémoire, fournir en sortie un signal d'opération dépendant de l'état desdites données d'interpolation ; et un additionneur et un soustracteur pour recevoir lesdites données de correction depuis ladite première mémoire et lesdites données d'interpolation depuis ladite seconde mémoire, additionner et soustraire ledit signal de sortie multiplié dudit multiplieur en réponse audit signal d'opération provenant dudit discriminateur de bits de code.