Brevet FR2822263A1 — publié le 20020920

La présente invention concerne d'une manière générale les techniques de conception de microprocesseurs et de circuits intégrés et a trait spécifiquement à la caractérisation de la sensibilité au bruit de circuits intégrés. Un bruit de signal, un chargement de ligne et un couplage de ligne sont des phénomènes qui contribuent tous à altérer le signal et posent beaucoup de problème dans la conception et la fabrication de circuits à très haute densité d'intégration (VLSI), fonctionnant à grande vitesse. Les effets de ces phénomènes sont particulièrement gênants si la conception du circuit comprend de nombreuses lignes de transmission de signaux, entassées d'une manière dense et de circuits logiques entassés de façon dense. L'obtention d'une taille minimale et d'une conception maximale de circuits intégrés implique une longue phase d'optimisation de conception suivie par de multiples itérations du point de vue conception. Pendant cette validation de conception, une base de données représentant le circuit intégré proposé est utilisée pour modéliser le circuit intégré en silicium proposé, aussi précisément que possible avant la fabrication d'un circuit intégré prototype ou d'un circuit intégré de production. Le modèle du circuit intégré est utilisé pour tester et vérifier la performance de la conception et d'identifier et d'éviter d'éventuels problèmes et des problèmes actuels et les phénomènes, que l'on doit s'attendre à voir apparaître une fois que le circuit intégré est fabriqué. Conformément à la loi de Moore, la miniaturisation des circuits intégrés et des fils qui raccordent les différents transistors sur un circuit intégré doivent supporter le doublement de la densité des circuits tous les 18 mois. Les processeurs de l'état de la technique, qui utilisent des tailles de caractéristiques de 0,18 micromètre et des tailles plus faibles et qui comprennent des dizaines de millions de transistors sur une seule plaquette comportent entre six et huit couches de métal utilisées pour des fils interconnectant la logique sous-jacente et des transistors. En vue de réduire la valeur résistive associée à ces fils, on a réduit la largeur des fils pour obtenir une compatibilité avec des tailles de caractéristiques qui diminuent de plus en plus, alors que la hauteur des fils individuels a augmenté. Cette valeur résistive réduite permet d'augmenter la vitesse de connexion entre les transistors. Cependant ces modifications de largeur et de hauteur des fils affectent également des interférences associées à des fils voisins. Dans des circuits intégrés à entassement dense d'une taille de 0,18 micromètre et moins, les effets de la capacité entre fils voisins sont difficiles à prévenir de façon précise. Des effets de capacité entre des fils peuvent être provoqués par un changement de direction du courant dans les fils voisins, la quantité de courant dans des fils voisins et les effets cumulés de fils voisins sur une distance spécifique. Cette interférence est le résultat de la capacité parasite qui était un produit du champ électrique entre les fils. Ce champ électrique est provoqué par un potentiel de tension entre deux conducteurs lorsqu'un isolant est situé entre les deux conducteurs, ce qui conduit à un couplage des fils des condensateurs. Un chargement de capacité peut également avoir un effet nuisible sur des signaux véhiculés par des fils qui étaient destinés à maintenir une tension constante. La charge capacitive superpose de façon effective un courant additionnel dans le fil, qui doit maintenir la tension constante et peut conduire à une pointe de tension qui doit être absorbée par les composants (par exemple un étage d'attaque de signaux ou un récepteur de signaux) connectés à ce fil. Ces pointes de tension peuvent conduire à des défaillances du circuit. Un fil dans le circuit VLSI est habituellement considéré comme possédant un circuit de commande (un étage d'attaque), le fil et un ou plusieurs circuits de réception (récepteurs). Si ces pointes de tension atteignent les récepteurs connectés au fil affecté ou au fil victime, et qui doivent maintenir une tension constante, le récepteur peut commuter des états dans l'environnement avec une densité élevée de fils d'un circuit intégré, ce qui conduit à une défaillance du circuit. Si ces effets de charge sont identifiés d'une manière précoce, on peut les empêcher en espaçant les fils, en augmentant la force de l'étage d'attaque (par exemple la capacité de commande de courant) ou en rendant le récepteur moins sensible à une pointe de tension. La sensibilité au bruit ou des problèmes de bruit sont identifiés de façon typique par la réponse du récepteur à la pointe de tension. Si le récepteur ignore la pointe de tension, le problème du bruit peut être ignoré étant donné qu'il n'entraîne aucun défaut de fonctionnement du circuit intégré. Cependant si la pointe de tension entraîne une réaction inverse dans le récepteur, l'interférence est à un niveau tel qu'elle doit être éliminée. Des systèmes et procédés pour étudier des caractéristiques électriques d'une interstructure à niveaux multiples sont connus. De tels systèmes utilisent des algorithmes compliqués pour simuler un circuit. Le processus est compliqué par le fait que des interconnexions adjacentes ou des fils adjacents, quelquefois suivent des trajets non parallèles. Une autre complexité réside dans le fait qu'il existe une relation non linéaire entre certaines variables de processus et des caractéristiques diélectriques. Par exemple la relation entre la capacité et l'espace entre les interconnexions adjacentes ou fils adjacents, n'est pas linéaire. Par conséquent les procédures de calcul et de simulation sont compliquées et sont exécutées de façon typique en utilisant des outils d'automatisation de conception électrique (EDA). Par exemple le HIVE est un module logiciel qui exécute des simulations numériques bidimensionnelles en clientèle pour des interconnexions ayant des géométries données, pour obtenir les fonctions magnétiques d'un meilleur ajustement. Comme autre exemple, le programme de simulation avec accentuation du circuit intégré (SPICE) est un module logiciel qui est disponible dans le commerce pour simuler notamment la performance technique de plaquettes complexes à circuits intégrés à haute densité d'intégration (VLSI). Le programme SPICE requiert des entrées sous la forme d'un fichier de données de sous-circuits SPICE, connus dans la technique comme"dossiers SPICE", qui caractérisent numériquement et décrivent la valeur et le type de n'importe quel conducteur et n'importe quel composant de la plaquette VLSI. De nombreux simulateurs usuels d'ordinateurs sont également des variantes de l'outil formant simulateur SPICE. Ces programmes fonctionnent de façon typique sur la base de l'acceptation de paramètres de réponse en fréquence des circuits, soit directement à partir d'un module de conception assisté par ordinateur (CAO), d'un simulateur de fréquences discrètes (pour mesurer directement la réponse en fréquence d'un prototype de circuits) ou d'autres moyens. Sur la base de ces paramètres, le simulateur est alors utilisé de façon typique pour simuler des conditions spéciales de signaux pour le circuit, qui ne sont habituellement pas des fréquences discrètes, c'est-à-dire pour prédire les réponses transitoires dans un circuit intégré. Le simulateur basé sur l'ordinateur utilise de façon typique des nombres qui représentent des signaux d'entrée de test, par exemple des tensions initiales, des courants et des fréquences. Les simulateurs sont alors habituellement utilisés pour exécuter une analyse, basée dans le temps, de réponses aux conditions du signal d'entrée des différents points de mesure du circuit. Ces outils peuvent être utilisés pour déterminer les caractéristiques de bruit et la sensibilité de types de circuits. Bien que de nombreuses simulations SPICE puissent simuler de façon précise le fonctionnement du circuit intégré, le nombre requis de simulation SPICE est coûteux à la fois du point de vue financier et du point de vue calcul. Le simulateur SPICE simule séparément, de façon précise, des fils et des circuits en rapport avec leur comportement du point de vue tension et courant. Cependant, afin d'identifier d'éventuels problèmes de bruit dans un circuit intégré, il faut exécuter de nombreuses simulations SPICE. Dans ces nombreuses simulations SPICE, des variables telles que la vitesse de commutation de fils voisins, la distance entre le fil"agresseur"et le fil"victime", la longueur du fil victime qui s'étend parallèlement au fil agresseur, la stabilité de l'étage d'attaque et la sensibilité du récepteur doivent tous être connus et éventuellement modifiés pour permettre l'étude adéquate du problème potentiel du bruit. Pour déterminer de façon précise l'étendue du problème du bruit dans un circuit LSI ou VLSI typique, il faut exécuter littéralement des millions d'itérations SPICE. Normalement, des hypothèses simplificatrices sont faites pour réduire le nombre des itérations SPICE, qui doivent être exécutées. Ces hypothèses simplificatrices peuvent imposer des limitations à la conception elle-même. Par exemple des limitations peuvent être imposées à l'espacement des fils, au nombre d'étages d'inverseurs utilisés pour rejeter des points de tension dans des récepteurs, le blindage requis pour réduire ou éliminer la capacité de lignes et d'autres limitations de ce type de l'agencement de circuits intégrés peut être imposé. Ces limitations peuvent conduire à une conception moins qu'optimale. Il existe un besoin de disposer d'un système et d'une méthodologie qui analysent les circuits intégrés avec une précision"similaire au système SPICE"et ce pour une fraction du coût et de l'intensité de calcul qui sont requis par le simulateur SPICE ou par un simulateur similaire de circuits entièrement caractérisé. Il existe un autre besoin d'identification de paramètres ou de critères de détermination d'interférences, que l'on peut utiliser pour classer des récepteurs à l'intérieur d'un circuit intégré, comme étant sensibles à une interférence de bruit ou prédit comme devant fonctionner dans ses limites de conception. Ce besoin et d'autres caractéristiques et avantages techniques sont atteints à l'aide d'un procédé de conception d'un circuit intégré qui inclut les étapes de détermination d'un agencement de composants du circuit intégré et d'identification de facteurs de sensibilité au bruit pour des paires de composants couplés contenus dans l'agencement. Ces facteurs de sensibilité au bruit sont ensuite utilisés pour accéder à des caractéristiques de bruit prédéterminées afin de prédire les caractéristiques de bruit du circuit intégré. L'étape d'identification de paires des composants peut en outre inclure l'étape d'identification d'un étage d'attaque, d'un récepteur et d'une interconnexion entre les deux. L'étape d'identification de facteurs de sensibilité au bruit peut inclure les étapes de détermination d'un pourcentage d'une "mauvaise"capacité à une capacité totale du couplage par fils des paires de composants, et de détermination des caractéristiques de bruit en utilisant chacune des longueurs totales. L'étape d'identification de facteurs de sensibilité au bruit peut inclure les étapes de calcul d'une longueur totale de chaque fil correspondant couplant les paires de composants, qui sont soumis à un couplage capacitif, et déterminer des caractéristiques de bruit respectives en utilisant chacune des longueurs totales. L'étape d'identification de facteurs de sensibilité au bruit peut inclure les étapes de calcul de l'impédance de sortie d'étage d'attaque de circuits d'attaque comportant chacun l'un des composants de chaque composant du couple de composants couplés ; et la détermination d'une caractéristique de bruit respective en utilisant le pourcentage d'une mauvaise capacité à la capacité totale, la longueur totale effective du fil et l'impédance de sortie de l'étage d'attaque. L'étape de production de la caractéristique du bruit préalablement mémorisée en fonction des facteurs de sensibilité au bruit peut être également incluse. Un autre mode de mise en oeuvre de l'invention inclut un outil pour la conception d'un circuit intégré, qui inclut un agencement de circuits intégrés fournissant un agencement de circuits intégrés qui inclut une pluralité de paires de composants accouplés, dont chacune est couplée à un fil respectif. L'outil peut également inclure un outil de calcul du bruit, qui fournit des facteurs de sensibilité au bruit pour chacun des composants couplés dans l'agencement de circuit, et un outil de calcul du bruit qui fournit des caractéristiques de bruit de paramètres de chacun des fils en utilisant une valeur préalablement mémorisée récupérée en fonction des facteurs de sensibilité au bruit. L'outil de conception de circuits intégrés peut inclure des dispositifs à semiconducteurs. L'outil de calcul du bruit peut inclure le pourcentage d'une capacité mauvaise à une capacité totale d'un fil couplant les paires de composants. L'outil de calcul du bruit peut inclure une longueur totale effective de chacun des fils correspondant couplant les paires de composants, qui sont soumis à une capacité parasite. L'outil de calcul du bruit peut également inclure une impédance de sortie d'étage d'attaque de sorties de commande dont chacun comprend l'un des composants de chacune des paires de composants accouplés et le pourcentage de la capacité du fil couplant les éléments de la paire de composants. L'outil de calcul du bruit peut également inclure une longueur totale effective de chacun de fils correspondants couplant les paires de composants qui sont soumises à une capacité parasite et une impédance de sortie d'étage d'attaque de circuits de commande comprenant chacun l'un des composants de chacune des paires de composants couplés. Une autre forme de réalisation de la présente invention inclut un circuit intégré formé par les étapes de spécification d'un agencement de composants inclus dans le circuit intégré, et dans lequel des paires accouplées des composants sont identifiées et des facteurs de sensibilité au bruit pour les paires de composants couplés sont également identifiés. Les facteurs de sensibilité au bruit peuvent être utilisés pour récupérer des caractéristiques de bruit préalablement mémorisées. Les paires de composants couplés peuvent par exemple inclure un étage d'attaque, un récepteur et une interconnexion entre ces deux éléments. Les facteurs de sensibilité au bruit incluent le pourcentage d'une mauvaise capacité à la capacité totale d'un fil couplant les paires de composants, et une longueur totale effective de chacun des fils correspondants couplant les paires de composants qui sont soumis à un couplage présentant une mauvaise capacité. Les facteurs de sensibilité au bruit peuvent en outre inclure une impédance de sortie de l'étage d'attaque de circuits de commande, dont chacun comprend l'un des composants de chaque composant de la paire de composants de couplage. Les spécialistes de la technique noteront que la conception et la forme de réalisation spécifique décrites peuvent être utilisées aisément en tant que bases pour modifier ou concevoir d'autres structures pour l'obtention des mêmes objectifs de la présente invention. Les spécialistes de la technique noteront également qu'une telle construction équivalente ne s'écarte pas de l'esprit et du cadre de l'invention tels qu'indiqués dans les revendications annexées. D'autres caractéristiques et avantages de la présente invention ressortiront de la description donnée ci-après prise en référence aux dessins annexés, sur lesquels : 1 - la figure 1 est un schéma représentant un exemple simplifié d'un fil victime qui est affecté par un couplage capacité à partir de fils agresseurs voisins ; - la figure 2 représenté le schéma d'un circuit utilisé pour modéliser un fil victime pour la détermination des caractéristiques de bruit en fonction de fils agresseurs ; - la figure 3A est un tracé de simulation SPICE ; - la figure 3B est une courbe de résultat de caractérisation ; - la figure 3C est un organigramme montrant de quelle manière les caractéristiques de bruit sont précalculées ; - la figure 4 est un organigramme montrant comment des caractéristiques de bruit précalculés sont utilisés ; et - la figure 5 est un schéma-bloc d'un outil pour la conception d'un circuit intégré. La figure 1 est un schéma représentant un exemple simplifié d'un certain nombre de fils et de leurs composants 100, parmi lesquels un fil 101 peut être affecté par un couplage capacitif ou une charge capacitive par d'autres fils et signaux adjacents. Comme cela a été décrit précédemment, un fil dans un agencement VLSI peut être classé comme possédant un circuit d'attaque (étage d'attaque) délivrant un signal, l'interconnexion ou le fil communiquant le signal, et un ou plusieurs circuits de réception (récepteur) détectant le signal émis. Le fil 101 peut par conséquent être désigné comme étant un fil "victime"101 lorsqu'il est soumis à l'analyse. Par conséquent le fil victime 101 est connecté à un étage de commande victime 102 et à un récepteur victime 103. Sur la figure 1 on a représenté également des fils supplémentaires au voisinage du fil victime 101, ces fils pouvant conduire à un chargement capacitif avec le fil 101. Les fils ou composants, qui entraînent une charge capacitive ou un couplage capacitif, sont agencés sous la forme de fils composants agresseurs. La figure 1 représenté un fil agresseur 104 situé directement au voisinage d'un côté d'un fil victime 101 qui est connecté à un étage d'attaque agresseur 105 et à un récepteur agresseur 106. Un second fil agresseur 107 situé sur l'autre côté du fil 101 est connecté à un étage d'attaque agresseur 108 et à un récepteur agresseur 109. Les effets du couplage capacitif sur le fil victime 101 ne sont pas limités aux effets produits par les fils 104 et 107. Comme cela est également représenté sur la figure 1, le fil agresseur 110 connecté à l'étage d'attaque agresseur 111 et au récepteur agresseur 112 et au fil agresseur 113 connecté à l'étage d'attaque agresseur 114 peuvent également avoir un effet sur le fil victime 101. Les effets produits par les fils agresseurs 110 et 113, qui sont représentés schématiquement, permettent de réduire les effets de charge capacitifs de fils agresseurs 104 et 107 en raison de l'orientation des étages d'attaque et des récepteurs associés. En outre, un spécialiste ordinaire de la technique comprendra que les effets du fil agresseur 113 sont réduits par rapport aux effets du fil 110 étant donné la plus courte portée du fil agresseur 113 et qui s'étend parallèlement au fil victime 101 (à nouveau comparé à la longueur totale du fil agresseur 110 qui s'étend parallèlement au fil victime 101). Ces comparaisons supposent que tous les autres facteurs de couplage capacitif sont identiques entre le fil agresseur 110, l'étage d'attaque agresseur 111, le récepteur agresseur 112 comportant un fil agresseur 113, un étage d'attaque agresseur 114 et un récepteur agresseur 115, et que les différences sont limitées aux différentes longueurs des deux fils agresseurs qui s'étendent parallèlement au fil victime 101. Si le récepteur victime 103 requiert l'envoi d'un signal à tension constante à partir de l'étage d'attaque victime 102, par l'intermédiaire du fil victime 101, la partie d'évacuation de la charge capacitive du signal ou du couplage capacitif s'ajoutant au niveau du signal peut amener le fil victime 101 à modifier la tension de signal envoyée au récepteur victime 103. La charge capacitive ou le couplage capacitif affectant les niveaux de signaux dans le fil victime 101 peut être le résultat d'une combinaison des effets de signaux dans le fil agressif 104, dans le fil agressif 107, dans le fil agressif 110, dans le fil agressif 113 ou dans n'importe quel autre des composants, interconnexions ou fils au voisinage de fils victimes 101. Un spécialiste ordinaire de la technique comprendra que la capacité parasite sous la forme d'une charge capacitive ou d'un couplage capacitif n'est pas limitée à un fil agresseur 104 et à un fil agresseur 107. Les outils de l'art antérieur tels que l'outil SPICE simulent des circuits de simulation et leurs signaux y compris l'analyse du couplage capacitif et d'autres bruits. Cette analyse est exécutée pour chaque fréquence de signal discrète ou des gammes continues de fréquences dans une gamme spécifiée de fréquences auxquelles on s'intéresse, et une valeur de bruit est calculée, qui correspond à la densité spectrale des variables de circuits lorsque l'on considère le processus en tant que processus stochastique gaussien stationnaire. Une fois que les densités spectrales sont calculées, une analyse du bruit intègre ces valeurs dans la gamme de fréquences spécifiée pour obtenir la tension/le courant parasite total. Pour exécuter une analyse de bruit, le système SPICE requiert que le circuit analysé soit décrit sous la forme d'un ensemble de lignes d'éléments, les lignes à élément définissant la topologie du circuit et les valeurs des éléments, et un ensemble de lignes de commande qui définissent les paramètres modèles et la commande de fonctionnement. Les lignes à élément contiennent le nom de l'élément, les noeuds de circuits auxquels l'élément est connecté et les valeurs des paramètres qui sont utilisés pour déterminer les caractéristiques électriques de l'élément. De façon typique, la plupart des éléments de circuit les plus simples requièrent uniquement quelques valeurs de paramètres, tandis que les dispositifs à semiconducteurs requièrent de façon typique un grand nombre de valeurs de paramètres. Par exemple pour simuler un transistor à jonction bipolaire (BJT), le système SPICE utilise un modèle qui est une adaptation du modèle de commande de charge intégral de Gummel-Poon. Lorsque certains paramètres ne sont pas envoyés au système SPICE, le modèle se simplifie en le modèle BJT de Ebers-Moll. Le tableau 1 représenté les paramètres utilisés par le système SPICE et envoyé par l'utilisateur pour un transistor BJT pour le modèle de Gummel-Poon modifié. TABLEAU 1 Paramètres utilisés par SPICE (fourni par l'utilisateur) pour un transistor BJT pour le modèle de Gummel-Poon modifié inclut un courant de saturation de transport bêta direct maximum idéal coefficient d'émission de courant dans le sens passant tension Early directe coude pour l'inversion de courant élevé bêta direct courant de saturation de fuite B-E coefficient de saturation de fuite B-E bêta inverse maximum idéal coefficient d'émission de courant inverse tension Early inverse coin d'inversion de courant intense d'état inverse courant de saturation de fuite B-C coefficient d'émission de fuite B-C résistance de base de polarisation nulle la résistance de base d'usure actuelle tombe à la moitié de sa valeur minimale résistance minimum de base pour des courants intenses résistance d'émetteur résistance de collecteur capacité d'appauvrissement à polarisation nulle de B-E Potentiel intégré de B-E Facteur exponentiel de jonction B-E Temps de transit direct idéal Coefficient pour la dépendance de TF vis-à-vis de la polarisation Tension décrivant la dépendance de VBC vis-à-vis de TF Paramètre de courant intense pour agir sur TF Excès de base à la fréquence= 1, 0/ (TF*2PI) Hz Capacité d'appauvrissement pour la polarisation nulle de B-C Potentiel intégré de B-C Facteur exponentiel de jonction de B-C Fraction de la capacité d'appauvrissement de B-C connectée au noeud de base interne Temps de transit inverse idéal Capacité collecteur-substrat à polarisation nulle Potentiel incorporé de la jonction du substrat Facteur exponentiel de la jonction du substrat Exposant de température bêta dans le sens direct et inverse Intervalle d'énergie pour l'effet de température sur IS Exposant de température pour l'effet sur IS Coefficient de bruit de papillotement Exposant de bruit de papillotement Coefficient pour la formule de la capacité d'appauvrissement à polarisation en sens direct Température de mesure de paramètre De façon similaire, 15 paramètres sont nécessaires pour une diode, 14 paramètres sont nécessaires pour un modèle JFET, 42 paramètres sont nécessaires pour un modèle de transistors MOSFET, 13 paramètres sont nécessaires pour un modèle de transistor MESFET, etc. Une information SPICE additionnelle est disponible dans le manuel d'utilisateur SPICE, notamment à l'annexe B, sous le titre"Paramètres de modèles de dispositif". Le bruit de couplage ligne-à-ligne, qui peut déformer des signaux envoyés à des récepteurs victimes, est d'une importance essentielle pour la prédiction de défaillances électriques dans les circuits modernes. Le bruit de couplage ligne-à-ligne peut être caractérisé par quatre éléments clés incluant : le pourcentage des effets capacitifs sur un signal qui arrive de lignes agressives de transmission de signaux, qui commutent lorsque ce signal victime est maintenu à un niveau de tension constant ; l'impédance de sortie du circuit de commande ; la longueur de la ligne victime ; et la nature du récepteur. Le premier élément, le pourcentage de capacité sur le signal qui arrive, parmi des signaux agressifs, qui commutent lorsque ce signal victime essaie de maintenir une tension constante, ce qui sera désigné ci-après sous l'expression "mauvaise capacité", est fortement affecté par l'espacement des fils et la proximité de boucliers d'alimentation. Un autre effet d'une"mauvaise capacité"est un accroissement du pourcentage du bruit de couplage conduisant à une marge de bruit accrue. En rapport avec le second élément, l'impédance de sortie du circuit de commande, un spécialiste ordinaire de la technique comprendra que plus l'impédance du circuit de commande victime est inférieure, mieux l'étage de commande victime tolère et atténue un signal quelconque appliqué au fil victime et de ce fait réduit tout effet nuisible sur le récepteur victime. En rapport avec le troisième élément, lorsque la longueur de la ligne victime augmente, la résistance à la charge reçue de la part des fils agressifs, qui sert à accroître l'amplitude de la tension appliquée au récepteur, augmente également. Enfin le quatrième élément, la nature du récepteur, inclut un point de déclenchement (c'est-à-dire que des portes domino se déclenchent pour une tension NFET Vt, etc. ), un comportement à entrées multiples (c'est-à- dire tous les signaux d'entrée envoyés à une porte NON-OU peuvent polariser la porte NON-OU d'une manière qui augmente fortement sa sensibilité à des signaux parasites), la charge de sortie et le nombre d'étages (c'est-à-dire qu'un tampon fournit une plus grande immunité au bruit, qu'un inverseur). Des caractéristiques de bruit pour un récepteur spécifique peuvent par conséquent être déterminées en fonction de trois facteurs : pourcentage de la capacité de couplage (mauvaise capacité), impédance de sortie du circuit d'attaque (force de l'étage d'attaque) et longueur de la ligne victime (longueur d'acheminement). En utilisant ces trois facteurs, on peut produire une matrice tridimensionnelle d'une réponse du circuit à la capacité parasite. Dans une forme de réalisation préférée, cette matrice dépend en outre de deux hypothèses. Tout d'abord on suppose que les fils sont formés de M3. Etant donné que M3 possède le comportement de couplage qui est le pire en fonction de la longueur, des couches plus épaisses de métal (celles présentant un meilleur comportement de couplage en fonction de la longueur) fournissent les valeurs de bruit maximales pour des fils de longueur plus courte que ce qui est également observé, la seconde hypothèse est que le minimum de force de l'étage d'attaque soit réglé à 8 pm/pF pour les transistors NFET et à 21 pm/pF pour les transistors PFET. La figure 2 est un schéma d'un circuit utilisé pour caractériser la sensibilité au bruit pour un fil victime 201. Le fil victime 201 est connecté à l'étage d'attaque victime 202 de force"X"et à un récepteur victime 203. Comme représenté, la ligne victime 201 est formée entre deux lignes agressives 204 et 207. La ligne agressive 204 est connectée à un étage d'attaque agressif 205 ayant une amplitude 4X et un récepteur agressif 206. Une ligne agressive 207 est connectée à un étage agressif d'attaque 208 possédant également une amplitude 4X et à un récepteur agressif 209. Par exemple si l'étage d'attaque victime est le transistor NFET, sa force est de 8 mm/pF et les étages d'attaque agressifs 205 et 208 ont chacun une force de 3 pm/pF. Sinon, si l'étage d'attaque victime est un transistor PFET, la force"X"de l'étage d'attaque victime est de 21 pm/pF et à la fois l'étage d'attaque régressif 205 et l'étage d'attaque régressif 208 possèdent tous deux une amplitude de 84 pm/pF. Les caractéristiques de bruit sont créées par application d'une transition au fil agressif, tout en maintenant le fil victime à une valeur constante. La réponse de bruit est mesurée sur la sortie du récepteur victime et se présente sous la forme d'une excursion ou d'une variation à partir de l'état calme ou de l'état stationnaire. L'amplitude de l'excursion de tension est mémorisée pour chaque valeur en % de la capacité mauvaise, de la longueur et de la taille de l'étage d'attaque. Une fois que la transition sur le passage au fil agressif est terminée, la tension sur la sortie victime peut être ou non ramenée ou rétablie à la valeur initiale à l'état calme. Un certain nombre de simulations séparées sont exécutées, ces simulations englobant de façon typique les cas suivants : transition agressive faisant passer du niveau bas au niveau haut, alors que la victime essaie de maintenir une tension à niveau haut ; transition agressive faisant passer du niveau bas au niveau haut alors que la victime essaie de maintenir le niveau bas faible ; transition agressive faisant passer du niveau haut au niveau bas alors que la victime essaie de maintenir la tension au niveau haut ; et transition agressive faisant passer du niveau haut au niveau bas alors que la victime essaie de maintenir la tension au niveau bas. Ces simulations sont exécutées à titre d'exemples dans un ordinateur dimensionné pour l'application désirée. La figure 3A est un tracé de la simulation SPICE représentant un cas transitoire. Sur la figure 3A, l'agresseur 301 effectue une transition passant du niveau bas au niveau haut tandis que le signal d'entrée 302 du récepteur victime est configuré de manière à maintenir une basse tension. L'effet de la tension sur l'entrée 302 du récepteur victime se propage dans le récepteur victime et le bruit peut être observé sur la sortie 303 du récepteur victime. Lorsque la sortie 303 du récepteur victime délivre une tension spécifiée au-dessus du rail d'alimentation ou VDD, il apparaît une défaillance. La figure 3B est un tracé des résultats de caractérisation du bruit pour un récepteur particulier. L'axe"x"représente la capacité du fil et l'axe"y"une fraction de la mauvaise capacité. La courbe 304 représente la mauvaise capacité maximale lorsque l'étage d'attaque a une valeur de 21/8 pm/pF. La courbe 305 représente le pourcentage maximum de la capacité mauvaise lorsque l'étage de commande est égal à une valeur égale à 37/14 pm/pF, et la courbe 306 montre le pourcentage de mauvaise capacité maximale lorsque l'étage d'attaque a une valeur égale à 52/20 pm/pF. Les valeurs de la mauvaise capacité au-dessous de la courbe pour une taille d'étage d'attaque donnée satisfont aux conditions. Les calculs SPICE sont exécutés ensuite pour cette configuration, tout en modifiant les longueurs des fils, le pourcentage de la capacité de couplage (ou mauvaise capacité) ainsi que la valeur de l'étage d'attaque victime à partir des valeurs minimales décrites précédemment (8 pm/pF pour NFET et 21 mm/pF pour les transistors PFET) au double des valeurs minimales. Lorsque les valeurs de la force de l'étage d'attaque victime sont modifiées, les amplitudes correspondantes des étages d'attaque agressifs sont modifiées de la même manière. Une fois que ces calculs SPICE ont été exécutés, les caractéristiques de bruit pour un récepteur spécifique peuvent être appliquées en fonction de la longueur de trajet, du pourcentage de la capacité de couplage et de l'amplitude de l'étage de commande sans qu'il soit nécessaire de recalculer des valeurs en utilisant un simulateur SPICE. Ensuite les caractéristiques de bruit préalablement calculées pour les récepteurs en fonction de la longueur de trajet, de la mauvaise capacité et de l'amplitude de l'étage d'attaque permettent l'évaluation des caractéristiques de bruit d'un circuit complet, et l'identification de mise à jour du circuit requis pour réduire les caractéristiques de bruit, en un intervalle de temps plus élevé et avec un effort plus brefs. Comme représenté sur la figure 3C, l'organigramme 307 illustre de quelle manière les caractéristiques de bruit pour des récepteurs sont préalablement calculées. La procédure 307 se compose d'un bloc 308 d'identification d'hypothèses, d'un bloc 309 d'identification de facteurs de sensibilité au bruit applicables, d'un bloc 310 d'exécution de programmes SPICE pour des caractéristiques de bruit du récepteur, d'un bloc 311 de modification de facteurs de sensibilité au bruit, d'un bloc 312 de modification de caractéristiques de récepteur et d'un bloc 313 de mémorisation d'une matrice tridimensionnelle pour le récepteur. Dans le bloc 308 d'identification d'hypothèses, des hypothèses raisonnables sont identifiées, qui facilitent les calculs, sans réduire de façon substantielle la précision des résultats, et une décision est prise pour déterminer si ces hypothèses peuvent être ou non incorporées. Les hypothèses, qui ont été identifiées et incorporées dans le bloc 308, incluent une hypothèse selon laquelle les fils sont formés d'un matériau M3, qui fournit le plus mauvais comportement de couplage en fonction de la longueur. Cette hypothèse garantit que les caractéristiques de bruit dans le pire des cas sera identifiée. En outre, une seconde hypothèse concernant l'amplitude minimale du signal de l'étage d'attaque pour le transistor NFET et pour le transistor PFET a été identifiée. Comme décrit précédemment, l'amplitude du signal minimum de l'étage d'attaque pour le transistor NFET de 8 pm/pF et l'intensité minimale du signal de l'étage d'attaque pour le transistor PFET est égale à 21 pm/pF. Le bloc 309 d'identification de facteurs de sensibilité au bruit applicables est un bloc facultatif, dans lequel l'utilisateur du système peut effectuer une détermination préalable, de facteurs qui affectent la sensibilité au bruit sont les plus critiques et fournissent une commodité d'utilisation de la matrice résultante. Par exemple, bien que la technique de modélisation SPICE utilise 41 paramètres pour chaque dispositif BJT, les effets de certains de ces paramètres sont moins importants que d'autres. Cette étape est optionnelle en ce que de nombreuses itérations SPICE peuvent être exécutées et que l'ensemble des 41 paramètres pour le BJT peut être réalisé pour déterminer lequel de ces paramètres a le plus d'effet sur la caractéristique de bruit du BJT. Cependant, si l'utilisateur peut exécuter une caractérisation préalable des paramètres qu'il croit pouvoir être les facteurs de sensibilité au bruit applicables dans le bloc 309, cette analyse peut être simplifiée. Une réaction entre les facteurs entre le bloc 309 d'identification des facteurs de sensibilité et au bruit applicables et le bloc 308 d'identification d'hypothèses par l'intermédiaire de la liaison 315 est disponible pour les modifications d'hypothèses basées sur les facteurs de sensibilité au bruit perçus et applicables. Dans le bloc 310 d'exécution de la simulation SPICE pour les caractéristiques de bruit du récepteur, le programme SPICE est exécuté pour déterminer les caractéristiques de bruit pour cette configuration spécifique. Dans le bloc 311 de modification du facteur de sensibilité au bruit, l'utilisateur modifie l'un de leurs facteurs de sensibilité au bruit perçus pour déterminer les effets des caractéristiques de bruit calculés dans le bloc 310. Si l'utilisateur n'a pas identifié ce qu'il estime être des facteurs de sensibilité au bruit applicables dans le bloc 309, chacun des paramètres inclus dans le modèle SPICE pour le récepteur spécifique peut être modifié pour la détermination de paramètres qui affectent également les caractéristiques de bruit. Une fois que le facteur de sensibilité au bruit est modifié, le connecteur 315 revient au bloc 310 d'exécution du programme SPICE pour l'obtention des caractéristiques de bruit du récepteur, pour recalculer les caractéristiques de bruit pour les paramètres mis à jour pour le récepteur. Cette interaction entre le bloc 310 d'exécution du programme SPICE pour le bloc de caractéristiques du bruit du récepteur et le facteur de sensibilité au bruit modifié 311 est répétée jusqu'à ce que chacun des paramètres applicables soit soigneusement testé pour déterminer la sensibilité des caractéristiques de bruit lors de modification des paramètres. Une fois que ces sensibilités sont déterminées, la procédure atteint le bloc 312 de modification des caractéristiques du récepteur, qui modifie les caractéristiques du récepteur pour déterminer les nouveaux facteurs de sensibilité au bruit pour le récepteur mis à jour. Une fois que les caractéristiques du récepteur ont été modifiés, la liaison 316 revient au bloc 310 d'exécution du programme SPICE pour déterminer les caractéristiques de bruit du récepteur. A nouveau le bloc 310 d'exécution du programme SPICE pour la détermination des caractéristiques de bruit du récepteur et le bloc 311 de modification du facteur de sensibilité au bruit analysent complètement, par l'intermédiaire de la liaison 315, les caractéristiques de bruit du récepteur mis à jour pour vérifier s'il existe des modifications des facteurs de sensibilité au bruit. Ce procédé se poursuit jusqu'à ce que ce type de récepteur soit soigneusement analysé. Une fois que le récepteur est soigneusement analysé, les résultats sont mémorisés dans une matrice tridimensionnelle pour le récepteur dans le bloc 313. Une fois que les caractéristiques de bruit en fonction de la sensibilité au bruit sont déterminées et mémorisées, la figure 4 permet d'utiliser ce résultat pour identifier les caractéristiques de bruit d'un récepteur spécifique. La procédure 400 comprend le bloc 401 de spécification de l'agencement des composants, le bloc 402 d'identification de paires couplées de composants, le bloc 403 d'identification de l'étage d'attaque du récepteur et de l'interconnexion, le bloc 404 d'identification des caractéristiques du récepteur et détermination des facteurs de sensibilité au bruit, le bloc 405 d'accès à une table tridimensionnelle avec une mauvaise capacité, une longueur totale et une impédance de commande, le bloc 406 d'obtention de la caractéristique de bruit, un bloc 407 concernant un pas de décision, lors duquel la question posée est de savoir si la sensibilité au bruit se situe ou non dans les limites et des blocs pour déterminer si la sensibilité au bruit se situe à l'intérieur des limites lorsque la conception est acceptée dans le bloc 409, et un bloc pour déterminer le cas où la sensibilité au bruit n'est pas située dans les limites et qui requiert un bloc 408 de modification du circuit pour réduire la sensibilité au bruit. Comme cela a été décrit fréquemment en référence aux figures 3A à 3C, de nombreuses matrices tridimensionnelles sont produites pour différents récepteurs ayant différentes caractéristiques. Pour déterminer la matrice tridimensionnelle correcte à laquelle le récepteur spécifique doit accéder, le récepteur doit être identifié dans le bloc 403. Cependant, avant que le récepteur puisse être identifié, l'agencement des composants doit être spécifié en 401 et des couples de composants couplés doivent être identifiés en 402. Parmi les composants accouplés, l'étage d'attaque, le récepteur et l'interconnexion sont identifiés en 403. Une fois que le récepteur lui-même est identifié, il faut identifier les caractéristiques du récepteur pour déterminer à quelle matrice tridimensionnelle spécifique pour ce type de récepteur doit s'effectuer l'accès pour déterminer les caractéristiques de bruit associées au cas spécifique du récepteur. Une fois que le récepteur est identifié dans le bloc 403 et que les caractéristiques de réception sont identifiées et que les facteurs de sensibilité au bruit applicables sont déterminés dans le bloc 404, il se produit un accès à une matrice tridimensionnelle spécifique pour ce récepteur avec ces caractéristiques, dans le bloc 405 avec la mauvaise capacité, la longueur totale du fluide victime sensible au chargement capacitif et l'impédance de l'étage d'attaque. Ces trois facteurs permettent d'obtenir des caractéristiques de bruit spécifiques à partir de la matrice tridimensionnelle dans le bloc 406. A cet instant, les caractéristiques de bruit peuvent être affichées à l'utilisateur, ou bien un pas supplémentaire peut être exécuté pour déterminer si la sensibilité au bruit se situe dans les limites admissibles lors du pas 407. Si la sensibilité au bruit se situe dans les limites, l'agencement peut être accepté comme dans le bloc 409. Si la sensibilité au bruit n'est pas située dans les limites, il faut modifier le circuit pour réduire les caractéristiques de bruit des circuits dans le bloc 408. Ces modifications peuvent inclure un blindage, un déplacement d'un fil victime, un déplacement d'un fil agressif ou toute autre modification de l'agencement du circuit pour réduire le couplage capacité ressorti au niveau du fil victime. La figure 5 représente un agencement d'un outil pour la conception d'un circuit intégré. On utilise un premier outil d'agencement de circuit intégré 501 pour réaliser le circuit intégré. Un agencement typique contient un nombre quelconque de composants couplés. Dans le circuit intégré, des composants sont regroupés par paires de composants couplés, bloc 502. En utilisant ces composants couplés, l'outil de calcul de bruit 503 identifie les valeurs des facteurs de sensibilité 504 qui peuvent inclure une valeur pour une mauvaise capacité, la longueur totale du fil victime et l'impédance de sortie de l'étage d'attaque. Ces valeurs sont ensuite utilisées par l'unité de calcul du bruit 503 pour accéder à des valeurs préalablement mémorisées 505 pour déterminer des caractéristiques de bruit applicables 506. De façon plus spécifique, lors de l'accès d'un récepteur à la matrice de caractérisation tridimensionnelle, la transition maximale admissible à la sortie du récepteur victime est calculée. La transition maximale admissible doit être inférieure à une tension de seuil de transistor FET afin de garantir que la transition, si elle se produit, ne se propage pas à des éléments connectés à la sortie du récepteur victime. La longueur totale du fil victime et l'impédance de l'étage d'attaque sont également utilisées pour calculer le pourcentage maximum de mauvaise capacité qui peut être présent dans le fil victime, de sorte que l'amplitude de transition de sortie du fil victime est inférieure à la variation d'amplitude maximale autorisée. Si le pourcentage réel de mauvaise capacité est inférieur au pourcentage maximum de mauvaise capacité, le récepteur passe avec succès le contrôle du bruit. Si cependant le pourcentage réel de mauvaise capacité est supérieur au pourcentage maximum de mauvaise capacité, le récepteur est rejeté lors de ce test. L'importance de la défaillance peut être également mesurée par le fait que plus le pourcentage réel de mauvaise capacité est supérieur à la mauvaise capacité maximale, plus la défaillance est importante. Sinon, un accès peut être également réalisé à la matrice de caractérisation au moyen d'une détermination de l'amplitude réelle de transition au niveau de la sortie du récepteur victime. Ce paramètre peut être calculé moyennant l'utilisation de la mauvaise capacité réelle, de la longueur totale du fil victime et de l'impédance de l'étage d'attaque victime. Le récepteur passe avec succès le test de sensibilité tant que l'amplitude actuelle de transition est inférieure à l'amplitude de transition maximale autorisée. Un spécialiste ordinaire de la technique comprendra en outre que la matrice de caractérisation de la présente invention n'est pas limitée à trois dimensions, par exemple la matrice de caractérisation peut être étendue à une quatrième dimension grâce à l'addition de la charge capacitive réelle appliquée à la sortie du récepteur victime. Un spécialiste ordinaire de la technique comprendra que la charge capacitive réelle sur la sortie du récepteur victime affecte la réponse du récepteur à l'événement de bruit. Lorsque la charge augmente, une réponse plus faible est attendue et le récepteur est à même de tolérer une capacité mauvaise plus élevée dans le fil victime. La spécification d'amplitude maximale admissible de transition peut être atténuée ou réduite pour certaines configurations de circuits. Si le récepteur victime n'est pas récupérable, ce qui signifie qu'il contient un noeud de verrouillage ou un noeud de précharge, aucune réduction de la spécification d'amplitude de transition maximale admissible n'est autorisée. Sinon, si le récepteur victime est récupérable, ce qui signifie que la porte logique statique revient toujours à la valeur logique originale après que l'événement de bruit a disparu, la sortance de la sortie du récepteur victime peut être déterminée pour l'identification du trajet le plus court jusqu'à un noeud non récupérable. L'amplitude de transition maximale admissible peut être accrue en fonction du nombre d'étages récupérables qui sont présents entre le récepteur victime et le noeud non récupérable. Cette augmentation est due au fait que les étages intermédiaires atténuent l'événement de bruit avant qu'il atteigne le noeud non récupérable. Comme le notera aisément un spécialiste ordinaire de la technique à partir de la description de la présente invention, les processus, les machines, la fabrication, les compositions de matières, les moyens, les procédés ou les pas d'exécution qui existent actuellement ou seront développés ultérieurement et qui mettent en oeuvre sensiblement la même fonction ou fournissent sensiblement le même résultat que les formes de réalisation correspondantes décrites ici peuvent être utilisés conformément à la présente invention. Par conséquent les revendications annexées sont censées inclure dans leur cadre, de tels processus, machines, fabrication, compositions de matières, moyens, procédés ou étapes opératoires. REVENDICATIONS 1. Procédé pour concevoir un circuit intégré, caractérisé en ce qu'il comprend les étapes consistant à : - spécifier (401) un agencement de composants inclus dans le circuit intégré, - identifier (402) des paires couplées desdits composants, - identifier (404) des facteurs de sensibilité au bruit pour chacune desdites paires de composants couplés, et - récupérer (406) des caractéristiques de bruit préalablement mémorisées en utilisant (405) lesdits facteurs de sensibilité au bruit. 2. Procédé selon la revendication 1, caractérisé en ce que ladite étape d'identification de paires desdits composants inclut en outre l'étape consistant à identifier (403) un étage d'attaque, un récepteur et une interconnexion entre eux. 3. Procédé selon la revendication 2, caractérisé en ce que ladite étape d'identification de facteurs de sensibilité au bruit comprend les étapes consistant à : - déterminer (404) un pourcentage d'une"mauvaise" capacité à la capacité totale d'un fil couplant lesdites paires de composants, et - déterminer (406) lesdites caractéristiques de bruit en utilisant ledit pourcentage de la capacité. 4. Procédé selon la revendication 1, caractérisé en ce que ladite étape d'identification de facteurs de sensibilité au bruit comprend les étapes consistant à : - calculer (404) une longueur totale des fils correspondants couplant lesdites paires de composants, qui sont soumis à un couplage capacitif, et - déterminer (406) les caractéristiques respectives de bruit en utilisant chacune desdites longueurs totales. 5. Procédé selon la revendication 1, caractérisé en ce que ladite étape d'identification de facteurs de sensibilité au bruit comprend les étapes consistant à : - calculer (404) une impédance de sortie de l'étage d'attaque de circuits de commande comprenant chacun l'un desdits composants de chaque composant de ladite paire de composants couplés, et - déterminer (406) lesdites caractéristiques de bruit en utilisant l'une respective desdites impédances de sortie de l'étage d'attaque. 6. Procédé selon la revendication 1, caractérisé en ce que ladite étape d'identification de facteurs de sensibilité au bruit inclut les étapes consistant à : - déterminer (404) un pourcentage d'une mauvaise capacité à une capacité totale d'un fil connectant lesdites paires de composants, - calculer (404) une longueur totale de chacun des fils correspondants couplant lesdites paires de composants, - calculer (404) une impédance de sortie d'étages d'attaque de circuits de commande comprenant chacun l'un desdits composants de chacun desdits couples de composants accouplés, et - déterminer (406) une caractéristique de bruit respective en utilisant ledit pourcentage d'une mauvaise capacité à la capacité totale, ladite longueur totale du fil et ladite impédance de sortie de l'étage d'attaque. 7. Procédé selon la revendication 1, caractérisé en ce qu'il inclut en outre l'étape consistant à produire lesdites caractéristiques de bruit préalablement mémorisées, en fonction desdits facteurs de sensibilité au bruit. 8. Outil pour la conception d'un circuit intégré, caractérisé en ce qu'il comporte : - un outil (501) d'agencement de circuit intégré fournissant un agencement de circuit intégré incluant une pluralité de paires de composants couplés (502), les composants de chaque paire étant couplés par un fil respectif, - un outil (503) de calcul du bruit, qui délivre des facteurs de sensibilité au bruit (504) pour chacun desdits composants couplés dans ledit agencement de circuit ; et - un outil (503) de calcul du bruit fournissant des caractéristiques de bruit de paramètres de chacun desdits fils utilisant une valeur préalablement mémorisée (505) récupérée en fonction desdits facteurs de sensibilité au bruit (504). 9. Outil selon la revendication 8 pour la conception d'un circuit intégré, caractérisé en ce que ledit agencement de circuit intégré prévu comprend des dispositifs à semiconducteurs. 10. Outil selon la revendication 8 pour la conception d'un circuit intégré, caractérisé en ce que ledit outil de calcul du bruit comprend le pourcentage d'une mauvaise capacité à la capacité totale d'un fil couplant lesdites paires de constituants (504).