Brevet FR2831730A1 — publié le 20030502

La présente invention concerne de façon générale un système de communication mobile W-CDMA (Wide-band Code Division Multiple Access Accès multiple par Répartition de Code à large bande) et plus particulièrement, un appareil et un procédé d'émission/réception destinés à réduire le taux d'erreurs de transmission et ainsi, à augmenter les performances de décodage à la réémission. Des influences défavorables sur des services de donnces à haut déUit et de haute qualité sont attribuées à lO l'environnement d'un canal dans un système de communication mobile. L'environnement du canal radio varie fréquemment en raison de variations de puissance du signal qui sont provoquéss par un bruit blanc et des évanouissements, un effet d'ombre, un effet doppler dû au mouvement et aux fréquentes variations de vitesse d'un terminal, et des brouillages provoqués par d'autres utilisateurs et des signaux de trajets multiples. Par conséquent, outre les technologies cl assiques ut i l i sces dans l es systèmes de communication mobiles de seconde ou de troisième génération, une technique évoluce est exigée pour prendre en charge les services de données par paquets à haut vitesse sans fil. Dans ce contexte, les projets 3GPP (projet de partenariat de troisième génération, 3 Generation Partnership Project) et 3GPP2 s'intéressent tous deux aux techniques AMCS (Adaptive Modulation & Coding Scheme - Techniques de Codage et de Modulation Adaptative,) et HARQ (Hybrid Automatic Repest Request, Demande de Répétition Hybride Automatique). La technique AMCS ajuste un ordre de modulation et un taux de codage en fonction de variations de l'état du canal de liaison descendante. La qualité du canal de liaison descendante est généralement obtenue en mesurant le RSB (Rapport Signal-à-Bruit) d'un signal requ par un UE (Equipement d'Utilisateur). L'équipement UE transmet les informations de qualité du canal à une station de base (BS) sur une liaison montante. La station de base estime ensuite l'état du canal de liaison descendante sur la base des informations de qualité du canal et détermine une technique de modulation et un taux de codage appropriés en fonction de l'état estimé du canal de liaison descendante. Les modulations QPSK (Quadrature Phase Shift Keying, Modulation par Déplacement de Phase en Quadrature), 8PSK (PSK d'ordre 8), et 16QAM (16ary Quadrature Amplitude Modulation, Modulation d'Amplitude en Quadrature d'ordre 16) et des taux de codage de 1/2 et de 1/4 sont envisagés dans le système actuel de communication de donnces par paquets sans fil à grande vitesse. Dans le système AMCS, une station de base applique une modulation d'ordre élevé (par exemple 16QAM et 64QAM) et un taux de codage élevé, de 3/4, à un équipement UE ayant une bonne qualité de canal, comme les équipements UE qui lui sont adjacents, et une modulation d'ordre inférieur (par exemple 8PSK et QPSK) et un faible taux de codage, de 1/2, à un équipement UE ayant une mauvaise qualité de canal, tel qu'un équipement UE se trouvant en bord de cellule. Le système AMCS réduit de façon remarquable les signaux de brouillage et améliore les performances du système par comparaison au procédé classique qui fait appel à une commande de puissance à vitesse élevée. La technique HARQ est une technique de commande de réémission destinée à corriger les erreurs affectant des paquets de donnces initialement émis. Les techniques permettant de mettre en oeuvre le système HARQ comprennent la combinaison Chase (CC), la redondance incrémentielle complète (FIR), et la redondance incrémentielle partielle (PIR). Dans le cas de la technique CC, la totalité du paquet d'émission initial, qui comporte des bits systématiques et des bits de parité, est réémis. Un récepteur combine le paquet réémis au paquet d'émission initial émis stocké dans un tampon de réception. L'augmentation qui en résulte de la fiabilité d'émission des bits codés appliqués en entrce à un décodeur conduit au gain de performances du système de communication mobile dans son ensemble. Un gain de performances approximatif de 3 dB est obtenu en moyenne étant donné que la combinaison des deux mêmes paquets est équivalente à un codage répété du paquet. Dans la FIR, un paquet ne contenant que des bits de parité qui sont différents d'un paquet d'émission initial, est réémis afin d' augmenter ainsi le gain de décodage. Un décodeur décode les données en utilisant les nouveaux bits de parité ainsi que des bits systématiques et de parité qui ont été initialement émis. Il en résulte une amélioration des performances de décodage. Il est bien connu dans la théorie du codage qu'un gain de performances plus élevé est obtenu avec un faible taux de codage qu'avec un codage répété. Par conséquent, la FIR est supérieure à la CC en ce qui concerne le gain de performances. Par comparaison à la FIR, la PIR est une technique de rcémission dans laquelle un paquet ayant des bits systématiques et de nouveaux bits de parité est rcémis. Un récepteur combine les bits systématiques réémis à des bits systématiques initialement émis pour le décodage, ce qui conduit à des effets semblables à ceux de la combinaison CC. De même, la PIR est semblable à la FIR en ce sens que les nouveaux bits de parité sont utilisés pour le décodage. Comme la PIR est mise en oeuvre avec un taux de codage relativement supérieur à celui de la FIR, la PIR est un intermédiaire entre la FIR et la CC en ce qui concerne les performances. Une utilisation combinée des techniques indépendantes d'augmentation de l'adaptabilité aux conditions variables des canaux, à savoir des systèmes AMCS et HARQ, permet daméliorer de façon significative les performances du système. La figure 1 est un schéma fonctionnel d'un émetteur utilisé dans un système typique de communication de données par paquets sans fil à grande vitesse. Se rétérant à la figure 1, l'meLLeur comporLe un codeur de canal 110, une uniL de commande d'adapLaLion de dbiL 120, un enLrelaceur , un modulaLeur 140, eL une uniL de co _ande lS0. Lor de la fourniLure en enLre de biLs d'informaLio danG des blocs de LansporL de Laille N. le codeur de canal 110 code les biLs d' informaL ions avec un Laux de codage R (=n/k, n eL k LanL premiers), par exemple de 1/2 ou de 3/4. Avec le Laux de codage, le codeur de canal 110 tourniL en sorLie n biLs cods pour k biLs d'informaLions tOurnis en enLrde. Le codeur de canal 110 peuL acceLer plusieurs Laux de codage, avec un Laux de codage de baGe de 1/6 ou de 1/5, par poingonnage de Gymbole ou rpLiLion de symbole. L'uniL de commande 150 commande le Laux de codage. LeG futurG syGLAmes de communicaLion mobiles adepLeronL un Lurbo-codage conGid comme LanL one Lechnique de codage de canal plus roLu dianalyse dans leG projeLs 3CPP eL 3CPP2. Comme la sorLie du codeur de canal 110 esL un Lurbo-codeur, elle comporLe des biLs sysLmaLiques eL des LiLs de pariLd. Les biLs syGLmaLiques sonL des biLs d'informaLionG devanL Lre Ami eL leG biLG de paiL GonL deG biLs de correcLion d'erreurs ajouLs aux biLG d'informaLions pour qu'un rcepLeur puiGGe corriger leG erreurs produiLes pendanL la LranGmiGGion des biLs d'informaLions au momenL du dAcodage. L'uniLA de commande d'adapLaLion de dbiL 120 effecLue d'une manire gAndrale l'adaLaLion du dbiL de 3s donndeG de biLG codA en uLiliGanL gnralemenL un mulLiplexage du canal de LranGporL, ou en effecLuanL une répét it ion et un poinconnage s i le nombre des bits codés est différent de celui des bits émis par voie hertzienne. Pour minimiser la perte de données provoquée par les erreurs en rafales, l'entrelaceur 130 entrelace les bits à débit adapté. L'entrelacement répartit les bits endommagés dans un environnement soumis à des évanouissements. Par conséquent, l'entrelacement permet de rendre aléatoire l' influence des évanouissements sur les bits adjacents et évite ainsi les erreurs en rafales, ce qui fait croître les lO performances de codage du canal. Le modulateur 140 transforme les bits entrelacés en symboles par une technique de modulation détermince par l'unité de commande 150. L'unité de commande 150 sélectionne le taux de codage et la technique de modulation en fonction de l'état du canal radio de liaison descendante. Pour utiliser sélectivement les modulations QPSK, 8PSK, 16QAM et 64QAM en fonction de l'environnement radio, l'unité de commande 150 accepte la technique AMCS. Bien que cela ne soit pas représenté, un équipement UE étale les données modulées avec plusieurs codes de Walsh pour identifier des canaux de transport et avec un code PN (Bruit Pseudo Aléatoire) pour identifier une station de base. Comme indiqué précédemment, le modulateur 140 accepte diverses techniques de modulation, parmi lesquelles les modulations QPSK, 8PSK, 16QAM et 64QAM pour les bits entrelacés. Le nombre de bits dans un symbole de modulation est d'autant plus grand que l'ordre de modulation est élevé. En particulier, dans une technique de modulation d'ordre élevé et supérieur à la modulation 8PSK, un symbole de modulation comporte trois bits ou davantage. Dans ce cas, les bits appliqués à un symbole de modulation ont des fiabilités de transmission différentes en fonction de leurs positions. En ce qui concerne la fiabilité de l'émission, deux bits d'un symbole de modulation représentant une macro-région définie par des positions gauche/droite et haute/basse ont une fiabilité relativement élevoe dans une constellation de signal à partie I (En phase) et Q (Quadrature de Phase). Les autres bits représentant une micro-région à l'intérieur de la macro-région ont une fiabilité relativement faible. La figure 2 illustre un exemple de constellation de signal dans le cas de la modulation 16QAM. Si l'on se réfère à la figure 2, un symbole de modulation 16QAM contient 4 bits [il. ql, i2, q2] dans une configuration de fiabilité [H. H. L, L] (H désigne une haute fiabilité et L désigne une faible fiabilité). Plus précisément, les deux bits supérieurs [il. ql] ont une fiabilité relativement élevée et les deux bits inférieurs [i2, q2] , une fiabilité relativement faible. Un symbole de modulation 64QAM contient 6 bits [il. ql, i2, q2, i3, q3] dans une configuration de fiabilité [H. H. M, M, L, L] (M représente une fiabilité moyenne). De même, un symbole de modulation 8PSK contient 3 bits. L'un de ceux-ci a une plus faible fiabilité que les deux autres bits. La configuration de fiabilité est alors [H. H. L]. Si l'on considère les configurations de fiabilité fournies ci-dessus, il est préférable d'appliquer les bits codés en sortie du codeur de canal 110 sur des régions ayant des fiabilités différentes en fonction de leurs niveaux de signification. Comme indiqué précédemment, les bits codés sont divisés en des bits systématiques et des bits de parité ayant des niveaux de priorité différents. En d'autres termes, si des erreurs sont produites à des débits différents dans un canal de transport en fonction des fiabilités, un récepteur peut réaupérer les bits originaux de façon plus précise au décodage lorsque les bits de parité contiennent des erreurs, que lorsque les bits systématiques contiennent des erreurs, en raison du fait que les bits systématiques sont des informations réelles et que les bits de parité sont des bits de correction d'erreurs. Dans ce contexte, la méthode SMP (Symbol Mapping Method based on Priority, Méthode d'Application de Symboles à Priorité) a été proposée, celle-ci consistant à appliquer des bits systématiques à une région à haute fiabilité et à appliquer les bits de parité à une région de faible fiabilité, afin que le taux d'erreurs des bits systématiques de poids relativement élevé puisse être réduit. Outre les fiabilités différentes des bits codés, chaque symbole de modulation est émis avec un taux derreurs différent sur un canal radio au moyen d'une technique de modulation ayant un ordre de modulation égal ou supérieur à celui de la modulation 16QAM. A titre d'exemple, dans la constellation de signal de la modulation 16QAM, 4 bits codés forment un symbole de modulation et sont appliqués à l'un de 16 points de signal. Les 16 points de signal sont classés en trois régions en fonction de leurs taux d'erreurs. Plus un symbole de modulation est éloigné le long d'un axe réel ou imaginaire, plus son taux derreurs est faible, ce qui signifie que le récepteur identifie le symbole de modulation plus facilement. La figure 3 illustre des graphiques représentant les probabilités d'erreurs des régions dans une simulation effectuée dans un environnement AWGN (Additive White Gaussian Noise, Bruit Blanc Gaussien Additif). Comme illustré sur la figure 2, les 16 symboles de modulation sont classés à l'intérieur d'une région 1 ayant une probabilité d'erreur élevée, dune région 2 ayant une probabilité d'erreur moyenne, et d'une région 3 ayant une faible probabilité d'erreur. A titre d'exemple, les symboles de modulation 6, 7, 10 et 11 de la région 1 ont une probabilité d'erreur relativement élevoe. Dans la réémission de donnces par paquets selon la technique HARQ, une réémission ayant la même fiabilité et/ou la même probabilité d'erreur que celle de l'émission initiale n'augmente donc pas l'efficacité de réémission. La réémission de bits particuliers avec une fiabilité systématique faible et/ou une probabilité d'erreur élevée dégrade les performances du décodage étant donné qu'un décodeur de canal constitué d'un turbo-décodeur présente de bonnes performances de décodage lorsque les LLR (Log Likelihood Ratios, Rapports de Vraisemblance Logarithmiques) des bits d'entrée sont homogènes. Par conséquent, il est nécessaire d' explorer une nouvelle technique de réémission qui améliore les performances d'émission lors de la rcémission. Comme techniques permettant d'améliorer les performances d'émission à la réémission, on peut citer la SRRC (ShifLed Retransmission for Reliability Compensation, Réémission Décalée pour Compensation de Fiabilité) et la BIR (Bit Inverted Retransmission, Réémission à Bits Inversés). Dans la technique SRRC, les bits codés d'un symbole de modulation sont décalés d'un nombre prédéterminé de bits, par exemple de deux bits, et donc appliqués à des zones de fiabilités différentes au moment d'une réémission par rapport à celles de leur émission initiale. Dans la BIR, les bits codés sont inversés et donc appliqués à des zones de probabilités d'erreurs différentes lors d'une rcémission par rapport à celles que l'on avait lors de l'émission initiale. Ces techniques comprennent habituellement les LLR des bits appliqués en entrée à un turbo-décodeur et améliorent donc les performances de décodage. Pour décrire la technique SRRC de façon plus détaillée, un symbole de modulation d'ordre M comporte 1og2M bits ayant des fiabilités différentes. A titre d'exemple, quatre bits codés forment un symbole de modulation, les deux bits supérieurs étant appliqués à une zone de fiabilité élevée, et les deux bits inférieurs étant appliqués à une zone de faible fiabilité dans le cas de la modulation 16QAM, comme illustré sur la figure 2. Un décalage cyclique de deux bits des bits codés de chaque symbole de modulation lors de la réémission a pour effet de produire une moyenne des fiabilités de transmission des bits codés, ce qui améliore les performances de décodage. En ce qui concerne la technique BIR, 16 symboles de modulation ayant chacun 4 bits codés sont classés dans une région 1 ayant une probabilité d'erreur relativement élevée, une région 3 ayant une probabilité d'erreur relativement faible, et une région 2 ayant une probabilité moyenne en modulation 16QAM, comme illustré sur la figure 2. Une inversion des bits codés de chaque symbole de modulation avant l 'application des symboles au moment d'une réémission a également pour effet de moyenner les probabilités d'erreurs des bits codés et donc, d'améliorer les performances du système au décodage. Malgré l'avantage lié aux performances améliorées du système, une utilisation combince simple des techniques mentionnées ci-dessus n'est cependant pas efficace lorsqu'elle est appliquée à certains systèmes. Par conséquent, il est nécessaire de combiner efficacement les techniques afin de pouvoir obtenir une efficacité de transmission optimale dans un système de communication mobile CDMA. La présente invention a donc pour objectif de fournir, dans un système de communication sans fil, un appareil et un procédé d'émission/réception caractérisés en ce qu'une réémission de paquets est effectuée avec une augmentation des performances du système. Un autre but de la présente invention est de fournir dans un système de communication sans fil, un appareil et un procédé d'émission/réception qui augmentent les fiabilités des bits lors d'une réémission de paquets. La présente invention a également pour autre objectif de fournir, dans un système de communication sans fil, un appareil et un procédé d'émission/réception permettant à un récepteur de recevoir des bits avec une probabilité de réception plus élevoe. Un autre objectif de la présente invention est de fournir un système de communication sans fil acceptant la technique HARQ dans un appareil et un procédé d'émission/réception afin d'obtenir une réémission de paquets plus efficace. La présente invention a pour autre objectif de fournir un appareil et un procédé permettant de combiner efficacement une technique d'émission initiale à une technique de réémission. Un autre objectif de la présente invention est de fournir un appareil et un procédé permettant d'accepter simultanément les techniques BIR et SRRC. Pour atteindre les buts mentionnés ci-dessus, ainsi que d'autres, conformément à un aspect de la présente invention, lors d'une demande de réémission provenant d'un récepteur, un émetteur génère des premiers bits codés en invereant tout d'abord des bits codés émis, génère des seconds bits codés en séparant les bits codés initialement émis en un premier groupe de bits ayant une priorité relativement élevée et en un second groupe de bits ayant une priorité relativement faible et en échangeant le premier groupe de bits avec le second groupe de bits, et génère des troisièmes bits codés en inversant les bits codés échangés. L'émetteur sélectionne l'un des premiers bits codés, des seconds bits codés (en fonction du numéro de séquence d'une demande de rcémission reque du récepteur), et des troisièmes bits codés, et applique les bits codés sélectionnés à des symboles de modulation. L'émetteur émet ensuite les symboles de modulation vers le récepteur. Conformément à un autre aspect de la présente invention, lors d'une demande de rcémission provenant d'un récepteur, un émetteur génère des premiers bits codés en invereant des bits codés initialement émis, génère des seconds bits codés en décalant cycliquement les bits codés initialement émis d'un nombre prédéterminé de bits, et génère des troisièmes bits codés en inversant les bits codés décalés. L'émetteur sélectionne l'un des premiers bits codés, des seconds bits codés (en fonction du numéro de séquence d'une demande de réémission recue du récepteur), et des troisièmes bits codés, et applique les bits codés sélectionnés à des symboles de modulation. L'émetteur émet ensuite les symboles de modulation vers le lO récepteur. Les objectifs, caractéristiques et avantages de la présente invention mentionnés ci-dessus, ainsi que d'autres, ressortiront de la description détaillée présentée ci-après en référence aux dessins annexés, dans lesquels: la figure 1 est un schéma fonctionnel d'un émetteur dans un système de communication mobile CDMA typique; la figure 2 illustre un exemple d'une constellation de signal en modulation 16QAM dans le système de communication mobile CDMA; la figure 3 illustre les probabilités d'erreurs de régions de la constellation de signal en modulation 16QAM; la figure 4 est un schéma fonctionnel d'un émetteur dans un système de communication mobile CDMA d'un mode de réalisation de la présente invention; la figure 5 est un schéma fonctionnel détaillé d'un codeur de canal illustré sur la figure 4; la figure 6 est un organigramme illustrant le fonctionnement de l'émetteur dans le système de communication mobile CDMA d'un mode de réalisation de la présente invention; la figure 7 est un schéma fonctionnel d'un récepteur destiné à recevoir des signaux de l'émetteur illustré sur la figure 4 dans le système de communication mobile CDMA du mode de réalisation de la présente invention; la figue 8 eGL un organigramme illuLranL lc toncLionnemenL du rcepteur dan le syL@me de communication mobile CMA d'Un mode de rdalisaLion de la prAsenLe invenLion; la tigUre 9 illuLre l'inverion de LiLs dans l'6meLLeur d'un mode de ralisaLion de la prdenLe invenLion; la figure 10 eL un schAma foncLionnel d'Un meLLeUr dans un syL@me de communicaLion mobile C[MA conforme un second mode de rdalisaLion de la prsenLe invenLion; la figure 11 eL un organigramme illuLanL le foncLionnemenL de l'AmeLLeur dans le sysL@me de communicaLion mobile CMA du second mode de ralisaLion de la prsenLe invenLion; la figure 12 eL un schAma foncLionnel d'un rAcepLeur desLin recevoir des Gignaux de l'meLLeur illuLrA sur la figure 10 danG le sysL@me de communicaLion mobile C[MA du second mode de rdalisaLion de la prAsenLe invenLion; la figure 13 esL un organigra _e illusLranL le foncLionnemenL du rAcepLeur dans le sysL@me de communicaLion mobile CMA du second mode de rdalisaLion de la prdenLe invenLion; eL la figure 14 illusLre une comparaison enLre le Laux d'erreurs sur les Lrames lors de rAdmissions, conformmenL un mode de ralisaLion de la prsenLe invenLion, eL lors d'une rdmision effecLude conformmenL un procAd clasigue dans un environnemenL AWON. Des modes de ralisaLion prfrAs de la pr4GenLe invenLion vonL Lre dcriLs ci-apr@s en rfrence aux ]O deGGins annexAs. DanG la descripLion prenL{e ci-apr@s, des foncLions ou des GLrucLures bien connueG ne sonL pas dAcriLeG en dLail LanL donnA qu'elles alourdiraienL 1'invenLion par des d4LailG inuLileG. La Lechnigue ARQ laquelle eGL applique la prsenLe invenLion esL une Lechnigue de commande de 1iaison permeLLanL de corriger des erreurG en pagueLs par réémission. Comme l'implique son nom, la réémission consiste à effectuer une émission supplémentaire de données par paquets initialement émises mais dont l'émission a échoué. Par conséquent, de nouvelles données ne sont pas émises lors d'une réémission. Comme décrit précédemment, les techniques HARQ se répartissent en des techniques HARQ de type II et HARQ de type III selon que des bits systématiques sont réémis ou non. La principale technique HARQ de type II est la FIR, et la technique HARQ de type III comprend les techniques CC et PIR qui sont discriminées selon que des bits de même parité sont ou non réémis. La présente invention telle qu'elle est décrite ci-après est appliquée à la totalité des techniques HARQ évoquées ci-dessus. Dans la technique CC, un paquet de réémission comporte les mêmes bits que le paquet d'émission initial, et dans les techniques FIR et PIR, un paquet d'émission et un paquet de transmission initial ont des bits différents. Comme la présente invention concerne un procédé consistant à augnenter l'efficacité de transmission d'un paquet de transmission, elle peut bien sûr être appliquée au cas o un paquet d'émission initial est différent de son paquet de rcémission. Néanmoins, la description est présentée ci-après, à titre d'exemple dans le contexte de la technique CC. La présente invention peut être mise en oeuvre sous deux formes de réalisation différentes. Dans un premier mode de réalisation, une méthode SMP (Symbol Mapping Method based on Priority, Méthode d'Application de Symboles à Priorité) est combinée à la BIR et dans un second mode de réalisation, la SRRC est combinée à la BIR. Premier mode de réalisation: SMP+BIR La figure 4 est un schéma fonctionnel d'un émetteur dans un système de communication mobile CDMA conforme à un mode de réalisation de la présente invention. Se référant à la figure 4, l'émetteur comporte une unité d'ajout de CRC (Cyclic Redundancy Check, Contrôle de Redondance Cyclique) 210, un codeur de canal 220, une unité de commande d'adaptation de débit 230, un distributeur 240, une unité d'entrelacement 250, un échangeur 260, un convertisseur parallèle-série (PSC) 270, un inverseur de bit 280, un modulateur 290, et une unité de commande d'émission 200. L'émetteur échange les bits systématiques avec des bits de parité au moment d'une réémission lorsque cela est nécessaire. Par conséquent, l'échangeur 260 est facultatif. Se référant à la figure 4, l'unité d'ajout de CRC 210 ajoute des bits CRC aux bits d'informations d'entrce pour un contrôle d'erreurs sur la base de données par paquets. Le codeur de canal 220 code les données par paquets avec les bits de CRC à un taux de codage prédéterminé et au moyen d'un codage prédéterminé. Les données par paquets sont codées en des bits systématiques et en des bits de parité qui sont des bits de contrôle d'erreurs pour les bits systématiques. On peut utiliser un turbo-codage ou un codage classique. Le taux de codage détermine le rapport des bits de parité aux bits systématiques. Avec un taux de codage de 1/2, le codeur de canal 220 fournit par exemple en sortie un bit systématique et un bit de parité pour la fourniture en entrée d'un bit d'informations. Avec un taux de codage de 3/4, le codeur de canal 220 fournit en sortie trois bits systématiques et un bit de parité pour la fourniture en entrée de trois bits d' information. Dans le mode de réalisation de la présente invention, on peut également utiliser d'autres taux de codage en plus des taux de 1/2 et de 3/4. Le dispositif de commande d' adaptation de débit 230 adapte le débit de données des bits codés par répétition et/ou poinçonnage. Le répartiteur 240 sépare les bits à débit adapté en des bits systématiques et des bits de parité et applique les bits systématiques à un premier entrelaceur 252 et les bits de parité à un second entrelaceur 254. Avec un taux de codage symétrique tel que 1/2, les premier et second entrelaceurs 252 et 254 reçoivent le même nombre de bits. En revanche, avec un taux de codage asymétrique tel que 3/2, les bits systématiques sont tout d'abord appliqués au premier entrelaceur 252 et les bits systématiques restants ainsi que les bits de parité sont ensuite appliqués au second entrelaceur 254. Le premier entrelaceur 252 entrelace les bits systématiques et le second entrelaceur 254 entrelace les bits de parité par un procédé d'entrelacement prédéterminé. Alors que les premier et second entrelaceurs 252 et 254 sont discriminés de façon matérielle sur la figure 4, ils peuvent également être discriminés de façon logique. Cela signifie que l'unité d'entrelacement 250 utilise une mémoire unique ayant une zone de mémoire permettant destocker des bits systématiques et une zone de mémoire permettant de stocker des bits de parité. L'unité d'entrelacement 250 ainsi constituée a pour fonction d'appliquer les bits systématiques et les bits de parité à des zones de fiabilité différentes. En d'autres termes, une méthode SMP est obtenue en utilisant le répartiteur 240 et l'unité d'entrelacement 250. Les sorties des entrelaceurs sont stockées dans un tampon (non représenté) pour pouvoir être utilisces lors d'une réémission. Lors d'une demande de réémission provenant d'un récepteur, la totalité ou une partie des bits stockés en mémoire tampon est fournie en sortie sous le contrôle de l'unité de commande d'émission 200. Les bits codés dont les séquences ont été permutées par les premier et second entrelaceurs 252 et 254, sont échangés dans l'échangeur 260 sous le contrôle de l'unité de commande d'émission 200. Lors d'une émission initiale, l'unité de commande d'émission 200 désactive l'échangeur 260 afin que la sortie du premier entrelaceur et la sortie du second entrelaceur ne passent pas par l'échangeur 260. Lors d'une réémission, l'unité de commande d'émission 200 détermine s'il faut activer l'échangeur 260 en fonction du nombre d'événements de réémission. A titre d'exemple, un échange de bits se produit toutes les trois ou quatre émissions, et aucun échange de bits ne se produit lors de chaque rcémission ou toutes les deux réémissions. Les bits codés qui sont passés à travers l'échangeur 260 sont convertis en un train binaire série dans le convertisseur PSC 270. L'inverseur de bits 280 inverse les bits du train binaire série sous le contrôle de l'unité de commande d'émission 200. L'unité de commande d'émission 200 active ou désactive l'inverseur de bits 280 en fonction du numéro de séquence d'une réémission. A titre d'exemple, l'inverseur de bits 180 n' inverse les bits codés que lors de chaque réémission de numéro impair. L'inverseur de bits 280 est un inverseur qui inverse des bits d'entrée à O ou à 1. Lorsque l' inversion de bits n'est pas nocessaire, les bits d'entrée codés ne passent pas par l'inverseur de bits 280. L'inverseur de bits 280 a pour fonction d'appliquer les bits codés à un symbole de modulation avec une probabilité d'erreur qui est différente lors d'une réémission de celle d'une émission initiale, afin de mettre en oeuvre la redondance BIR. Le modulateur 290 module les bits codés d'entrée selon une technique de modulation prédéterminée. En modulation 16QAM, le modulateur 290 applique un bit codé d'entrce su quatre à un symbole de modulation ayant une configuration de fiabilité binaire [H. H. L, L]. H désigne une partie à fiabilité élevée et L désigne une partie à faible fiabilité. L'unité de commande d'émission 200 assure la totalité de la commande des composants de l'émetteur en conformité avec la signalisation de la couche supérieure. L'unité de commande d'émission 200 détermine le taux de codage du codeur de canal 220 et la technique de modulation du modulateur 290 en fonction de l'état courant du canal radio. L'unité de commande d'émission 200 commande également l'échangeur 260 et l'inverseur de bits 280 par une demande de réémission provenant d'une couche supérieure en réponse à une demande de rcémission provenant d'un récepteur. L'information de demande de rcémission provenant de la couche supérieure indique si le récepteur a demandé une réémission de paquets et le nombre de fois qu'une réémission a été effectuée jusqu'à cet instant. Outre le numéro de séquence d'une rcémission, l'inverseur de bits 280 est activé ou désactivé en fonction d'un numéro SFN (System Frame Number, Numéro de Trame Système). Dans ce cas, l'émetteur peut déterminer s'il faut ou non effectuer une inversion de bits en n'utilisant que le numéro SFN sans qu'il soit nécessaire d'aj outer des informations telles que le numéro de séquence d'une réémission. Cela est dû au fait qu'une modulation sans inversion lors d'une émission initiale et qu'une inversion avant modulation lors d'une rcémission sont équivalentes à une inversion avant démodulation lors d'une émission initiale et à une modulation sans inversion lors d'une réémission. Plus précisément, conformément à la présente invention, il n'est pas important de savoir si l' inversion de bits est effectuée lors d'une émission initiale ou lors d'une réémission. La figure 5 est un schéma fonctionnel détaillé du codeur de canal 220 illustré sur la figure 4. On suppose que le codeur de canal 220 utilise un taux de codage de base de 1/6 adopté par le projet 3GPP (3r Generation Partnership Project, Projet de Partenariat de 3ème Génération). Se référant à la figure 5, le codeur de canal 220 fournit simplement en sortie une trame de données de taille N en tant que trame de bits systématiques X (= xl, x2,.... XN). Ici, N est déterminé en fonction du taux de codage. Un premier codeur constitutif 224 fournit en sortie deux trames de bits de parité différentes Y1 (= Y11, Y12, ÀÀ, Y1N) et Y2 (= Y21, Y22,..., Y2N) pour l'entrée de la trame de données. Un entrelaceur interne 222 entrelace la trame de données et fournit en sortie une trame de bits systématiques entrelacés X' (= XI1, X'2,..., XLN) . Un second codeur constitutif 226 code la trame de bits systématiques entrelacés X' en deux trames de bits de parité différentes Z1 (= z11, Z12. .., Z1N) et Z2 (= Z21, Z22, À., Z2N) Un poinçonneur 228 génère les bits systématiques S et les bits de parité P souhaités en poinçonnant la trame de bits systématiques X, la trame de bits systématiques entrelacés X', et les trames de bits de parité Y1, Y2, Z1 et Z2, selon une configuration de poinçonnage reque de l'unité de commande 270. La configuration de poinçonnage est déterminée en conformité avec le taux de codage du codeur de canal 220 et la méthode H-ARQ utilisce. Par exemple, lorsque le taux de codage est de 1/2, les configurations de poinçonnage disponibles dans la technique H-ARQ de type III (CC et PIR) sont telles qu'indiquces ci-après: É1 1l 11 ol lo ol P'=lo o1... (1) lo ol 1 1 11 ol lo ol P2=lo ol... (2) 1 1 Lo o] o 1 représente un bit de transmission et 0 indique un bit poinçonné. Les bits d'entrce sont poinçonnés de la colonne de gauche vers la colonne de droite. L'une des configurations de poinçonnage mentionnées ci-dessus est utilisée lors d'une émission initiale et lors de réémissions conformément à la technique CC, alors qu'elles sont utiliséss de façon alternée lors de chaque émission conformément à la technique PIR. Dans la technique HARQ de type II (FIR), les bits systématiques sont poinçonnés à la réémission. Dans ce cas, la configuration de poinçonnage est par exemple "010010". Dans la technique CC, si la configuration de poinçonnage Pl (c'est-à-dire "110000,' et "100001" est utilisée, le poinçonneur 228 fournit en sortie les bits X, Y1, X et Z2, les autres bits étant poinçonnés lors de chaque émission. Si la configuration de poinçonnage P2 (c'est-à-dire "110000" et "100010") est utilisée, le poinçonneur 228 fournit en sortie les bits X, Y1, X et Z1, les autres bits étant poinçonnés lors de chaque émission. Dans la technique PIR, le poinçonneur 228 fournit en sortie les bits X, Y1, X et Z2 lors dune émission initiale et les bits X, Y1, X et Z1 lors d'une réémission. Bien que cela ne soit pas représenté, un codeur de canal utilisant un taux de codage de base de 1/3 adepté par le projet 3GPP2 est réalisé en utilisant un codeur constitutif et un poinçonneur. La figure 6 est un organigramme illustrant le fonctionnement de l'émetteur conformément au mode de réalisation de la présente invention. Se référant à la figure 6, l'unité d'ajout de CRC 210 ajoute des bits de CRC aux données d'entrce, paquet par paquet, lors d'une étape 300, et le codeur de canal 200 code les donnces par paquets avec les bits CRC selon un taux de codage prédéfini entre l'émetteur et le récepteur lors d'une étape 305. Plus précisément, les données par paquets d'entrce sont simplement fournies en sortie sous la forme d'une trame de bits systématiques X dans le codeur de canal 220. Le premier codeur de canal constitutif 224 code la trame de bits systématiques X avec un taux de codage prédéterminé et fournit en sortie des trames de bits de parité différentes Y1 et Y2. L'entrelaceur interne 222 entrelace les données par paquets et fournit en sortie une autre trame de bits systématiques X'. Le second codeur de canal constitutif 226 code la trame de bits systématiques X' et fournit en sortie deux trames de bits de parité différentes Z1 et Z2. Le poinçonneur 228 poinçonne les trames de bits systématiques X et X' et les trames de bits de parité Y1, Y2, Z1 et Z2 en conformité avec un taux de codage souhaité selon une configuration de poinçonnage prédéterminée. Comme décrit précédemment, la même configuration de poinçonnage est utilisoe lors d'une émission initiale et des réémissions conformément à la technique CC. La configuration de poinçonnage est stockée dans le poinçonneur 228 ou reque de l'unité de commande d'émission 200. Sur la figure 5, la configuration de poinçonnage est illustrée comme ayant été reque de l'extérieur. Lors d'une étape 310, l'unité de commande dadaptation de débit 230 adapte le débit des bits codés par répétition et poinçonnage. L'unité de commande d' adaptation de déLit 230 a pour fonction d'effectuer le multiplexage du canal de transport, ou lorsque le nombre de bits de sortie du codeur est différent du nombre de bits dans une trame d'émission. Lors dune étape 315, le distributeur 240 sépare les bits à débit adapté en des bits systématiques et en des bits de parité. Si le nombre des bits systématiques est égal à celui des bits de parité, les bits systématiques et les bits de parité sont respectivement appliqués aux premier et second entrelaceurs 252 et 254. En revanche, s'ils sont différents, le premier entrelaceur 252 reçoit tout d'abord des bits systématiques. Les premier et second entrelaceurs 252 et 254 entrelacent les bits codés d'entrce lors d'une étape 320. L'unité de commande d'émission 200 détermine lors d'une étape 325 si un ordre de demande de réémission requ de la couche supérieure indique l'émission initiale d'un nouveau paquet ou la rcémission d'un paquet précédent. Dans le cas de l'émission initiale du nouveau paquet, la procédure passe à une étape 340. Dans le cas d'une réémission du même paquet, l'unité de commande d'émission 200 calaule MOD(numéro de séquence de la réémission, Log2M) lors d'une étape 330. MOD représente une opération modulo et M indique l'ordre de modulation utilisé dans le modulateur 290. Si la solution est inférieure à 2, la procédure saute à une étape 340. En revanche, si la solution est égale ou supérieure à 2, l'unité de commande d'émission 200 active l'échangeur 260. L'échangeur 260 échange alors, lors d'une étape 335, les sorties des premier et second entrelaceurs 252 et 254. Il en résulte que les bits systématiques sont fournis au second entrelaceur et que les bits de parité le sont au premier entrelaceur 252. Lors dune étape 340, le convertisseur PSC 270 convertit les bits codés reaus sur deux trajets en un train binaire série. L'unité de commande d'émission 200, lors d'une étape 345, calcule MOD(numéro de séquence de la réémission, 2) pour déterminer s'il faut inverser les bits du train binaire série. Si la solution est égale à 0, cela indique une réémission de numéro pair et si la solution n'est pas égale à 0, cela indique une rcémission de numéro impair. Dans le premier cas, l'unité de commande d'émission invalide l'inverseur de bits 280 et dans le second cas, elle valide l'inverseur de bits 280. Lorsqu'il est activé, lors d'une étape 350, l'inverseur de bits 280 inverse les bits du train binaire série. En revanche, lorsque l'inverseur de bits est désactivé, le train binaire série est directement appliqué au modulateur 290 sans inversion de bits. Le modulateur 290 applique les bits d'entrée à des symboles lors d'une étape 355. En modulation 16QAM, les bits codés sont appliqués à raison d'un sur quatre à un symbole de modulation ayant une configuration de fiabilité [H. H. L, L]. Les symboles de modulation sont étalés avec un code d'étalement prédéterminé et sont émis vers le récepteur lors d'une étape 360. La figure 7 est un schéma fonctionnel d'un récepteur qui constitue la contrepartie de l'émetteur illustré sur la figure 4 conformément à un mode de réalisation de la présente invention. Se référant à la figure 7, le récepteur comporte un démodulateur 410, un inverseur de bits 420, un convertisseur série-parallèle (SPC) 430, un échangeur 440, une unité de désentrelacement 450, un combineur 460, un tampon 470, un décodeur de canal 480, une unité de contrôle de CRC 490, et une unité de commande de réception 400. Lors du fonctionnement, le démodulateur 410 démodule les données reques de l'émetteur selon un procédé de démodulation correspondant à la technique de modulation utilisée dans le modulateur 290. L'inverseur de bits 420 inverse les bits des symboles démodulés sous le contrôle de l'unité de commande de réception 400. L'unité de commande de réception 400 n'active l'inverseur de bits 420 que lors de chaque réémission de numéro impair. L'inverseur de bits 420 est un multiplieur qui multiplie sélectivement par -1 les bits d'entrée en raison du fait que les bits démodulés fournis en sortie par le démodulateur 420 ont des valeurs non strictes de -1 et 1. Plus précisément, le multiplieur convertit 1 en -1 et -1 en 1 par inversion de signe. Plus précisément, le multiplieur multiplie par -1 les bits d'entrée lors de chaque réémission de numéro impair du même paquet sous le contrôle de l'unité de commande de réception 400. Le multiplieur remplit donc la même fonction que l'inverseur illustré sur la figure 4. Si le démodulateur 410 fournit en sortie des bits codés exprimés sous forme de valeurs dures 0 et 1, le multiplieur doit être remplacé par un inverseur. Le convertisseur SPC 430 convertit les bits codés reçus de l'inverseur de bits 420 en deux trains binaires parallèles sous le contrôle de l'unité de commande de réception 400. Si la solution de MOD(numéro de séquence d'une réémission, Log2M) est inférieure à 2, l'unité de commande de réception 400 désactive l'échangeur 440. Les deux trains binaires codés parallèles sont directement fournis au désentrelaceur. Si la solution de MOD(numéro de séquence de réémission, Log2M) est égale ou supérieure à 2, l'unité de commande de réception 400 active l'échangeur 400 et l'échangeur 440 échange les deux trains binaires codés parallèles l'un avec l'autre. L'un des trains binaires codés parallèles est fourni à un premier désentrelaceur 452 et l'autre train binaire codé, à un second désentrelaceur 454. Les premier et second désentrelaceurs 452 et 454 désentrelacent les bits codés d'entrée selon une règle de désentrelacement correspondant à la règle d'entrelacement utilisoe dans les premier et second entrelaceurs 252 et 254 de l'émetteur. Le combineur 460 combine les bits codés courants requs d'un paquet aux bits codés du même paquet accumulé dans le tampon 470. S'il n'y a pas de bits codés du même paquet dans le tampon 470, C ' est-à-dire dans le cas de l'émission initiale, le combineur 460 fournit simplement en sortie les bits codés courants requs et les stocke simultanément dans le tampon 470. Le décodeur de canal 480 récupère les bits codés requs du combineur 460 en les décodant selon une méthode de décodage prédéterminée qui, dans le cas présent, est un turbo-décodage correspondant à la méthode de codage utilisce dans le codeur de canal 220 de l'émetteur. L'unité de contrôle de CRC 490 extrait les bits de CRC des bits d'informations décodés, paquet par paquet, et détermine si le paquet contient des erreurs en utilisant les bits de CRC extraits. Une couche supérieure traite le paquet si le paquet ne contient pas d'erreurs et un signal ACK (Acknowledgement, Accusé de Réception) pour le paquet transmis à l'émetteur. En revanche, si le paquet contient des erreurs, un signal NACK (Non-Acknowledgement, Non-Accusé de Réception) correspondant au paquet est transmis à l'émetteur, pour demander une réémission du paquet. Si le signal ACK est transmis à l'émetteur, le tampon 470 est initialisé avec les bits codés du paquet correspondant ayant été éliminé. Si le signal NACK est transmis à l'émetteur, les bits codés du paquet restent dans le tampon 470. L'unité de commande de réception 400 compte les émissions du signal NACK pour déterminer le numéro de séquence de la rcémission suivante et pour commander l'inverseur de bits 420 et l'échangeur 440 de façon correspondante. La figure 8 est un organigramme illustrant le fonctionnement du récepteur conformément à un mode de réalisation de la présente invention. Se référant à la figure 8, lors de la réception de données sur un canal de transport radio lors d'une étape 500, le démodulateur 410 récupère les bits codés en démodulant les données reques symbole de modulation par symbole de modulation en conformité avec une technique de modulation prédéfinie entre le récepteur et l'émetteur lors d'une étape 505. Lors d'une étape 510, l'unité de commande de réception 400 détermine si les bits codés sont un paquet d'émission initial ou un paquet de réémission. Dans le cas d'une réémission, l'unité de commande de réception 400 calaule MOD(numéro de séquence de la rcémission, 2) lors d'une étape 515. Si la solution n'est pas égale à 0, c'est-à-dire si la réémission est de numéro impair, l'unité de commande de réception 400 active l'inverseur de bits 420. L'inverseur de bits 420 inverse alors les bits codés lors d'une étape 520. En revanche, dans le cas d'une émission initiale, l'unité de commande de réception 400 désactive l'inverseur de bits 420 et les bits codés ne passent pas par l'inverseur de bits 420. Une inversion de bits va être décrite de façon plus détaillée en référence à la figure 9. La figure 9 illustre une trame à 12 bits ayant un ordre de modulation de 16. Dans le cas présent, un symbole de modulation comporte 4 bits. Se référant à la figure 9, les premier, second et troisième symboles de modulation sont respectivement [0000], [1100] et [0111]. Lorsqu'un signal NACK est reçu et lorsqu'une rcémission est donc demandée, les bits initiaux sont inversés. Par conséquent, [0000], [1100] et [0111] sont respectivement convertis en [1111], [0011] et [1000]. En ce qui concerne la constellation de signal de la figure 2, le symbole de modulation d'émission initial [0000] apparaissant dans la région 1 est réémis sous la forme [1111] dans la région 3. D'après les graphiques de la figure 3, on peut noter que la probabilité d'erreur de la région 1 est très supérieure à celle de la région 3. Une émission ayant un symbole spécifique se trouvant de façon systématique dans une région ayant une haute probabilité d'erreur affecte défavorablement les performances du système. Cependant, la réémission d'un symbole dans une région d'émission différente conduit à un moyennage des probabilités d'erreurs des bits et augmente donc les performances de décodage conformément à la présente invention. 3 5 En ce qui concerne de nouveau la figure 8, les bits codés qui sont passés par ou ont évité l'inverseur de bits 420 sont séparés en deux trains binaires parallèles dans le convertisseur SPC 430 lors d'une étape 525. L'unité de commande de réception 400 calcule MOD(numéro de séquence de réémission, Log2M) lors d'une étape 530. Si la solution est inférieure à 2, l'unité de commande de réception 400 désactive l'échangeur 440 et les trains binaires codés parallèles sont directement appliqués au désentrelaceur 450. En revanche, si la solution est égale ou supérieure à 2, l'unité de commande de réception 400 active l'échangeur 10440 et l'échangeur 535 échange l'un avec l'autre les deux trains binaires codés parallèles lors d'une étape 440. Les premier et second désentrelaceurs 452 et 454 désentrelacent les trains binaires codés selon deux trajets, lors d'une étape 540. Le combineur 460, lors d'une étape 545, combine les bits codés et désentrelacés aux bits codés du même paquet accumulé dans le tampon 470. Lors d'une étape 550, le décodeur de canal 480 décode les bits combinés selon un procédé de décodage prédéfini entre l'émetteur et le récepteur et fournit en sortie les bits d'informations initiaux. Lors d'une étape 555, l'unité de contrôle de CRC 490 détermine si le paquet contient des erreurs par un contrôle de CRC appliqué aux bits d'informations décodés, paquet par paquet. Si le paquet ne contient pas d'erreurs, le tampon 470 est initialisé et un signal ACK est transmis à l'émetteur lors d'une étape 560. Le paquet est ensuite fourni à la couche supérieure. En revanche, si le paquet contient des erreurs, les bits codés et stockés dans le tampon 470 sont conservés et un signal NACK demandant une rcémission du paquet est transmis à l'émetteur lors d'une étape 565. La réémission de paquets en utilisant une modulation 16QAM comme technique de modulation conformément au mode de réalisation de la présente invention, peut être généralisée de la manière suivante: (1) les bits codés sont initialement émis; (2) les bits codés sont inversés pour la modulation lors d'une première rcémission; (3) les bits systématiques sont échangés avec des bits de parité avant modulation lors d'une seconde ... reemleslon; (4) les bits systématiques sont échangés avec les bits de parité et les bits codés sont ensuite inversés avant modulation lors d'une troisième réémission; (5) les bits codés sont modulés sans modification de la même manière que l'émission initiale lors d'une quatrième réémission; et (6) les étapes (1) à (5) sont répétées sur demande pour les rcémissions suivantes. Second mode de réalisation: SRRC+BIR La figure 10 est un schéma fonctionnel d'un émetteur dans un système de communication mobile CDMA d'un autre mode de réalisation de la présente invention. Se référant à la figure 10, l'émetteur comporte une unité d'ajout de CRC 610, un codeur de canal 620, une unité de commande d' adaptation de débit 630, un entrelaceur 640, un réarrangeur de bits 650, un inverseur de bits 660, un modulateur 670, et une unité de commande d'émission 600. L'émetteur décale les bits de rcémission d'un nombre prédéterminé de bits et inverse les bits décalés en conformité avec le numéro de séquence d'une réémission. Se référant à la figure 10, l'unité d'ajout de CRC 610 ajoute des bits CRC à des bits d'informations d'entrée pour un contrôle d'erreurs paquet par paquet. Le codeur de canal 620 code les donnces par paquets avec les bits CRC selon un taux de codage prédéterminé par un codage prédéterminé. Les donnces par paquets sont codées en des bits systématiques, les bits de parité étant des bits de contrôle d'erreurs pour les bits systématiques. Un turbo-codage ou un codage à convolution peut être utilisé. La structure détaillée du codeur de canal 620 est illustrée sur la figure 5. Le taux de codage détermine le rapport des bits de parité aux bits systématiques. Avec un taux de codage de 1/2, le codeur de canal 620 fournit par exemple en sortie un bit systématique et un bit de parité pour un bit d' information en entrée. Avec un taux de codage de 3/4, le codeur de canal 620 fournit en sortie trois bits systématiques et un bit de parité pour trois bits d'informations en entrée. Dans le mode de réalisation de la présente invention, d'autres taux de codage peuvent également être appliqués en plus des taux de 1/2 et de 3/4. L'unité de commande d' adaptation de débit 630 adapte le débit de données des bits codés par répétition ou poinconnage. L'entrelaceur 640 entrelace les bits à débit adapté et la sortie de l'entrelaceur est stockée dans un tampon (non représenté) pour être utilisée lors d'une réémission. Lors d'une demande de réémission d'un récepteur, la totalité ou une partie des bits mis en mémoire tampon sont fournis en sortie sous le contrôle de l'unité de commande d'émission 600. Les bits codés, dont la séquence a été permutée par l'entrelaceur 640, sont décalés dans le réarrangeur de bits 650 sous le contrôle de l'unité de commande d'émission 600. Le réarrangeur de bits 650 comporte un dispositif de décalage permettant de décaler cycliquement les bits d'entrée codés d'un nombre prédéterminé de bits. L'unité de commande d'émission 600 détermine s'il faut réarranger des bits codés dans le réarrangeur de bits 650 en fonction du numéro de séquence d'une réémission et le réarrangeur de bits 650 réarrange les bits codés lorsque l'unité de commande d'émission 600 ordonne un réarrangement des bits. Le réarrangeur de bits 650 met en oeuvre la technique SRRC. A titre d'exemple, l'unité de commande d'émission 600 désactive le réarrangeur de bits 650 lors de chaque réémission ou une réédition sur deux, et active le réarrangeur de bits 650 toutes les trois ou quatre réémissions. Dans le premier cas, les bits codés ne passent pas par le réarrangeur de bits 650, et dans le second cas, le réarrangeur de bits 650 décale cycliquement les bits codés d'un nombre prédéterminé de bits, par exemple de deux bits. Comme décrit précédemment, des paires de bits codés sont appliquées à des parties de fiabilités différentes, en modulation 16QAM ou 64QAM. De ce fait, le réarrangeur de bits 650 décale cycliquement de deux bits les bits codés de chaque symbole de modulation avant que les bits codés puissent être appliqués lors d'une réémission à des parties de fiabilités différentes de celles observées lors d'une émission initiale. Si les bits codés pour une émission initiale sont [a, b, c, d] en modulation 16QAM, les deux bits supérieurs [a, b] sont appliqués à une partie de fiabilité élevée et les deux bits inférieurs [c, d], à une partie de faible fiabilité. Lors d'une réémission, les bits codés [a, b, c, d] sont convertis en [c, d, a, b] par décalage cyclique de deux bits. Les deux bits supérieurs [c, d] sont projetés de façon à avoir une fiabilité élevoe et les deux bits inférieurs [a, b], de façon à avoir une faible fiabilité. L'inverseur de bits 660 inverse les bits codés qui sont passés à travers ou ont évité le réarrangeur de bits 650 sous le contrôle de l'unité de commande d'émission 600. L'unité de commande d'émission 600 active ou désactive l'inverseur de bits 660 en fonction du numéro de séquence d'une réémission. A titre d'exemple, l'inverseur de bits 660 n' inverse les bits codés que lors de chaque émission de numéro impair. L'inverseur de bits 280 est un inverseur qui inverse les bits d'entrée à O ou à 1. Lorsqu'aucune inversion de bits n'est nécessaire, les bits d'entrée codés ne passent pas par l'inverseur de bits 660. Cet inverseur de bits 660 a pour fonction d'appliquer des bits codés à un symbole de modulation avec une probabilité d'erreur, lors d'une réémission, qui est différente decelle que l'on a lors dune émission initiale. Le modulateur 670 module des bits codés d'entrée selon une technique de modulation prédéterminée. En modulation 16QAM, le modulateur 670 applique un bit codé d'entrée sur quatre à un symbole de modulation ayant la configuration de fiabilité binaire [H. H. L, L]. L'unité de commande d'émission 600 assure la totalité de la commande des composants de l'émetteur conformément au second mode de réalisation de la présente invention. L'unité de commande d'émission 600 détermine le taux de codage du codeur de canal 620 et la technique de modulation du modulateur 670 en fonction de l'état courant du canal radio. L'unité de commande d'émission 600 traite également une demande de réémission provenant d'une couche supérieure qui a requ une demande de réémission d'un récepteur et commande le réarrangeur de bits 650 et l'inverseur de bits 660 de façon correspondante. Les informations de demande de réémission provenant de la couche supérieure indiquent si le récepteur a demandé une réémission de paquets et le nombre de fois qu'une réémission a été effectuée jusqu'à cet instant. Lors d'une réémission du même paquet, le réarrangeur de bits 650 n'est activé que si MOD(numéro de séquence de la réémission, Log2M) est égal ou supérieur à 2, et l'inverseur de bits 660 n'est activé que si MOD(numéro de séquence de la rcémission, 2) est égal à 1. La figure 11 est un organigramme illustrant le fonctionnement de l'émetteur du second mode de réalisation de la présente invention. Se référant à la figure 11, l'unité d'ajout de CRC 610 ajoute des bits de CRC aux donnces d'entrée, paquet par paquet, lors d'une étape 700, et le codeur de canal 620 code les données par paquets avec les bits de CRC lors dune étape 705. Lors d'une étape 710, l'unité de commande d' adaptation de débit 630 adapte le débit des bits codés par répétition ou poinçonnage. L'entrelaceur 640 entrelace les bits à débit adapté lors d'une étape 715. Lors d'une étape 720, l ' unité de commande d'émission 600 détermine si un ordre de demande de réémission requ de la couche supérieure indique l'émission initiale d'un nouveau paquet ou la réémission d'un paquet précédent. Dans le cas de l'émission initiale du nouveau paquet, le processus passe à une étape 745. Dans le cas d'une réémission du même paquet, l'unité de commande d'émission 600 calaule MOD (numéro de séquence de la réémission, Log2M) lors d'une étape 725. Si la solution est égale ou supérieure à 2, la procédure saute à une étape 735. En revanche, si la solution est inférieure à 2, l ' unité de commande d'émission 600 active le réarrangeur de bits 650. Le réarrangeur de bits 650 réarrange alors la sortie de l'entrelaceur par un décalage cyclique de deux bits lors d'une étape 730. Lors d'une étape 735, l 'unité de commande d'émission 600 calaule MOD (numéro de séquence de la réémission, 2) pour déterminer s'il faut activer l'inverseur 660. Si la solution est 0, cela indique une réémission de numéro pair et si la solution n'est pas égale à 0, cela indique une réémission de numéro impair. Dans le premier cas, l'unité de commande d'émission 600 désactive l'inverseur de bits 660 et dans le second cas, elle active l'inverseur de bits 660. Lorsqu'il est activé, l'inverseur de bits 660 inverse les bits codés lors d'une étape 740. En revanche, lorsque l'inverseur de bits 660 est désactivé, les bits codés sont directement fournis au modulateur 670 sans inversion de bits. Le modulateur 670 applique les bits d'entrée à des symboles lors d'une étape 745. En modulation 16QAM, les bits sont appliqués à raison d'un sur quatre à un symbole de modulation ayant une configuration de fiabilité [H. H. L, L]. Les symboles de modulation sont étalés avec un code détalement prédéterminé et émis vers le récepteur lors d'une étape 750. La figure 12 est un schéma fonctionnel d'un récepteur qui constitue la contrepartie de l'émetteur illustré sur la figure 10 conformément au second mode de réalisation de la présente invention. Se référant à la figure 12, le récepteur comporte un démodulateur 810, un inverseur de bits 820, un réarrangeur de bits 830, une unité de désentrelacement 840, un combineur 850, un tampon 860, un décodeur de canal 870, une unité de contrôle de CRC 880, et une unité de commande de réception 800. Lors du fonctionnement, le démodulateur 810 démodule les données reques de l'émetteur selon un procédé de démodulation correspondant à la technique de modulation utilisée dans le modulateur 670. L'inverseur de bits 820 inverse les bits des symboles démodulés sous le contrôle de l'unité de commande de réception 800. L'unité de commande de réception 800 n' active l'inverseur de bits 820 que lors de chaque réémission de numéro impair. * L'inverseur de bits 820 est un multiplieur qui multiplie de façon sélective par -1 les bits d'entrce. Plus précisément, le multiplieur multiplie par -1 les bits lors de chaque réémission de numéro impair du même paquet sous le contrôle de l'unité de commande de réception 800. Ainsi, le multiplieur remplit la même fonction que l'inverseur illustré sur la figure 10. Si le démodulateur 810 fournit en sortie des bits codés exprimés par des valeurs dures de 0 et 1, le multiplieur est remplacé par un inverseur. Le réarrangeur de bits 830 réarrange les bits codés requs de l'inverseur de bits 820 sous le contrôle de l'unité de commande de réception 800. Si la solution de MOD(numéro de séquence d'une réémission, log2M) est inférieure à 2, l'unité de commande de réception 800 désactive le réarrangeur de bits 830. Les trains binaires codés sont alors directement fournis au désentrelaceur 840. Si la solution de MOD(numéro de séquence d'une réémission, log2M) est supérieure ou égale à 2, l'unité de commande de réception 800 active le réarrangeur de bits 830 et le réarrangeur de bits 830 réarrange les bits codés par un décalage cyclique inverse en correspondance avec le réarrangement des bits effectué dans l'émetteur. Le désentrelaceur 840 désentrelace les bits codés d'entrée selon une règle de désentrelacement qui correspond à la règle de désentrelacement utilisée dans le désentrelaceur 640 de l'émetteur. Le combineur 850 combine les bits codés reçus courants d'un paquet avec les bits codés du même paquet accumulé dans le tampon 860. S'il n'y a pas de bits codés dans le même paquet contenu dans le tampon 860, c'est-à-dire dans le cas de l'émission initiale, le combineur 850 fournit simplement en sortie les bits codés requs courants et les stocke simultanément dans le tampon 860. Le décodeur de canal 870 récupère les bits codés requs du combineur 850 en les décodant par un procédé de décodage prédéterminé correspondant au procédé de décodage utilisé dans le codeur de canal 620 de l'émetteur. Du fait du décodage, les bits systématiques sont décodés pour la fourniture en entrée des bits systématiques et des bits de parité. Le contrôleur de CRC 880 extrait des bits de CRC des bits dinformations décodés, paquet par paquet, et détermine si le paquet contient des erreurs en utilisant les bits CRC extraits. Si le paquet ne contient pas derreurs, un signal ACK destiné au paquet est transmis à l'émetteur. En revanche, si le paquet contient des erreurs, un signal NACK (non-accusé de réception) correspondant au paquet est transmis à l'émetteur, pour demander une réémission du paquet. Si le signal ACK est transmis à l'émetteur, le tampon 860 est initialisé avec les bits codés du paquet correspondant éliminé. Si le signal NACK est transmis à l'émetteur, les bits codés du paquet restent dans le tampon 870. L'unité de commande de réception 800 compte les émissions du signal NACK pour déterminer le numéro de séquence de l'émission suivante et commander l'inverseur de bits 820 et le réarrangeur de bits 830 d'une manière correspondante. La figure 13 est un organigramme illustrant le fonctionnement du récepteur du second mode de réalisation de la présente invention. Se référant à la figure 13, lors de la réception de données sur un canal de transport radio lors d'une étape 900, le démodulateur 810 réaupère les bits codés par démodul at ion des données reques symbole de modulation par symbole de modulation conformément à une technique de modulation prédéfinie entre le récepteur et l'émetteur lors d'une étape 905. Lors d'une étape 910, 1'unité de commande de réception 800 détermine si les bits codés sont un paquet d'émission initial ou un paquet de réémission. Dans le cas d'une émission initial, l'unité de commande de réception 800 désactive l'inverseur de bits 820 et les bits codés ne passent pas par l'inverseur de bits 820. Dans le cas d'une réémission, l'unité de commande de réception 800 calaule MOD(numéro de séquence de la réémission, 2) lors d'une étape 915. Si la solution n'est pas égale à 0, c'est-à-dire si la réémission est de numéro impair, l'unité de commande de réception 800 active l'inverseur de bits 820. L'inverseur de bits 820 inverse alors les bits codés lors d'une étape 920. Lors d'une étape 925, l'unité de commande de réception 800 calaule MOD(numéro de séquence de la réémission, log2M). Si la solution est inférieure à 2, l'unité de commande de réception 800 désactive le réarrangeur de bits 830 et les bits codés sont directement fournis au désentrelaceur 840. En revanche, si la solution est supérieure ou égale à 2, l'unité de commande de réception 800 active le réarrangeur de bits 830 et le réarrangeur de bits 830 réarrange les bits codés par un dcalage cyclique ioverse en correspondance avec le rarrangemenL de biLs effectu dans le rarrangeur de biLG 650 de l'AmeLLeur lors d'une Lae 910. Le dsenLrelaceur 840 dAenLrelace les biLs codG d'enLrde par un procdA de denLrelacemenL correspondanL l'enLrelacemenL effecLuA dans l'enLrelaceur 640 lors d'une Lae 915, eL le combineur 850 combine les biLs cods dseLrelac6s aux biLs codAs du mme paqueL accumuld dans le Lampon 860 lors d'one ALape 940. Lor d'une ALape 945, le dcodeur de canal 870 dcode les biLs codAs par un procd de dcodage prAdfini enLre l'meLLeur eL le rcepLeur et fourniL en sorLie les biLs d'informaLions . Orllnaux. LorG d'une ALape 950, l'uniL de conLrle de CEC 880 dALermine si le paquet conLienL des erreurG par un conLrle de code CRC sur les biLs d'informaLions dcod6s, paqueL par paqueL. Si le paqueL ne conLienL pas d'erreurs, le Lapon 860 eGL iniLialis eL un ignal ACK eGL Lransmi l'meLLeur lorG d'une Lape 955. Le paqueL eGL ensuiLe fourni la couche suprieure. En revanche, si le pagueL conLienL des erreurs, les biL cod4s GLOckAs dans le Lampon 860 sonL conGervAs eL un signa1 NACK demandanL une rAmision du paqueL eGL Lransmis l'meLLeur 1OG d'une ALape 960. La rmiGGion de aqueLs en uLiliGanL la modulaLion 16gM uLiliGe en LanL que Lechnique de modulaLion conformmenL au Gecond mode de raliGaLion de la prAsenLe invenLion, peuL Lre gAnralise de la manire sutanLe: (1) les biLs cods sonL iniLialemenL mis; (2) les biLG cods GonL inverGs pour la modulaLion lors d'une premire rdmisGion; (3) les biLs cods sonL dcal comparaison au procédé classique. Conformément à la présente invention telle qu'elle est décrite ci-dessus, une utilisation combinée des techniques BIR et SMP ou BIR et SRRC conduit à une amélioration remarquable des performances sans modification du procédé classique de réémission de paquets. Par conséquent, les fiabilités et les probabilités d'erreurs des bits émis sont moyennées lors de la réémission, les performances de décodage sont améliorées, et l'efficacité de l'émission est accrue. La présente invention peut être appliquée à tous les émetteurs, qu'il s'agisse d'une communication sans fil ou par câble, et on peut s'attendre à ce que les performances du système dans son ensemble soient notablement améliorées sans augmentation de la complexité du système. En effet, une diminution du taux d'erreurs sur les bits par rapport au système existant conduit à une augmentation du débit de transmission. L'application de la présente invention consiste en fait à combiner des techniques de réémission, et à utiliser une combinaison efficace d'une technique d'émission initiale et d'une technique de réémission, ce qui permet de tirer profit d'une certaine synergie. Bien que l 'invention ait été illustrée et décrite en référence à certains de ses modes de réalisation préférés, les spécialistes de la technique noteront que diverses modifications de la forme et des détails peuvent lui être apportée sans qu'ils s'écartent du cadre de linvention tel qu'il est défini par les revendications annexées. REVENDICATIONS 1. Procédé pour réémettre, dans un émetteur d'un système de communication mobile, des bits codés lors d'une demande de réémission provenant d'un récepteur, l'émetteur codant un train de donnces par paquets en des bits codés avec un taux de codage prédéterminé, appliquant les bits codés à des symboles de modulation selon une technique de modulation prédéterminée, et émettant les symboles de modulation sur un canal de transport vers le récepteur, le procédé étant caractérisé en ce qu'il comprend les étapes consistant à: générer des premiers bits codés en inversant les bits codés; générer des seconds bits codés en séparant les bits codés en un premier groupe de bits ayant une priorité relativement élevée et en un second groupe de bits ayant une priorité relativement faible, et en échangeant le premier groupe de bits avec le second groupe de bits; générer des troisièmes bits codés en invereant les bits codés échangés; appliquer l'un des premiers bits codés, des seconds bits codés et des troisièmes bits codés à des symboles de modulation selon la fréquence dune demande de rcémission reque du récepteur; et émettre les symboles de modulation vers le récepteur. 2. Procédé selon la revendication 1, caractérisé en ce que si MOD(numéro de séquence de la réémission, log2M) est égal à 1, les premiers bits codés sont sélectionnés, si MOD est égal à 2, les seconds bits sont sélectionnés, et si MOD est égal à 3, les troisièmes bits sont sélectionnés. 3. Procédé selon la revendication 2, caractérisé en ce que l'ordre de modulation M est égal à 16 ou à 64. 4. Procédé pour réémettre, dans un émetteur d'un système de communication mobile, des bits codés lors d'une demande de rcémission provenant dun récepteur, l'émetteur codant un train de données par paquets en des bits codés avec un taux de codage prédéterminé, appliquant les bits codés à des symboles de modulation selon une technique de modulation prédéterminée, et émettant les symboles de modulation sur un canal de transport vers le récepteur, le procédé étant caractérisé en ce qu'il comprend les étapes consistant à: générer des premiers bits codés en invereant les bits codés; générer des seconds bits codés en décalant cycliquement les bits codés d'un nombre prédéterminé de bits; générer des troisièmes bits codés en invereant les bits codés décalés; appliquer l'un des premiers bits codés, des seconds bits codés et des troisièmes bits codés à des symboles de modulation selon le numéro de séquence d'une demande de réémission reque du récepteur; et émettre les symboles de modulation vers le récepteur. 5. Procédé selon la revendication 4, caractérisé en ce que si MOD(numéro de séquence de la réémission, log2 ordre de modulation M) est égal à 1, les premiers bits codés sont sélectionnés, si MOD est égal à 2, les seconds bits codés sont sélectionnés, et si MOD est égal à 3, les troisièmes bits codés sont sélectionnés. 6. Procédé selon la revendication 5, caractérisé en ce que l'ordre de modulation M est égal à 16 ou à 64. 7. Procédé pour réémettre, dans un émetteur d'un système de communication mobile, des bits codés lors d'une demande de rcémission provenant d'un récepteur, l'émetteur codant un train de données par paquets en des bits codés avec un taux de codage prédéterminé, séparant les bits codés en un premier groupe ayant une priorité relativement élevée et en un second groupe ayant une priorité relativement faible, appliquant respectivement les bits du premier groupe et les bits du second groupe à une partie de fiabilité relativement élevée et à une partie de fiabilité relativement faible, dans des symboles de modulation selon une technique de modulation prédéterminée, et émettant les symboles de modulation sur un canal de transport vers le récepteur, le procédé étant caractérisé en ce qu'il comprend les étapes consistant à: inverser les bits des premier et second groupes lors d'une demande de réémission des bits codés provenant du récepteur; appliquer le premier groupe inversé à la partie de fiabilité relativement élevée et le second groupe inversé à la partie de fiabilité relativement faible dans des symboles de modulation; et émettre les symboles de modulation vers le récepteur. 8. Procédé selon la revendication 7, caractérisé en ce que les bits codés sont inversés si le numéro de séquence de la demande de réémission est un numéro impair lors de l'étape d' inversion de bits. 9. Procédé selon la revendication 7, caractérisé en ce qu'il comprend en outre l'étape consistant à échanger les bits du premier groupe avec les bits du second groupe avant l'étape d' inversion de bits lors d'une demande d'une autre réémission des bits codés provenant du récepteur. 10. Procédé selon la revendication 9, caractérisé en ce que les bits du premier groupe sont échangés avec les bits du second groupe si MOD(numéro de séquence de la demande de réémission, log2 ordre de modulation M) est inférieur à 2. 11. Procédé selon la revendication 10, caractérisé en ce que l'ordre de modulation M est égal à 16 ou à 64. 12. Procédé pour rcémettre, dans un émetteur d'un système de communication mobile, des bits codés lors d'une demande de réémission provenant d'un récepteur, l'émetteur codant un train de données par paquets en des bits codés avec un taux de codage prédéterminé, appliquant les bits codés à des symboles de modulation selon une technique de modulation prédéterminée, et émettant les symboles de modulation sur un canal de transport vers le récepteur, le procédé étant caractérisé en ce qu'il comprend les étapes consistant à: réarranger les bits codés selon une configuration de réarrangement prédéterminée lors d'une demande de réémission des bits codés provenant du récepteur; inverser les bits codés réarrangés; appliquer les bits codés inversés à des symboles de modulation; et émettre les symboles de modulation vers le récepteur. 13. Procédé selon la revendication 12, caractérisé en ce que les bits codés sont inversés si le numéro de séquence de la demande de réémission est un numéro impair lors de l'étape d' inversion de bits. 14. Procédé selon la revendication 12, caractérisé en ce que les bits codés devant être appliqués à chaque symbole de modulation sont décalés cycliquement d'un nombre prédéterminé de bits lors de l'étape de réarrangement. 15. Procédé selon la revendication 14, caractérisé en ce que les bits codés sont réarrangés si MOD(numéro de séquence de la demande de réémission, log2 ordre de modulation M) est inférieur à 2. 16. Procédé selon la revendication 14, caractérisé en ce que l'ordre de modulation M est égal à 16 ou à 64. 17. Appareil pour réémettre, dans un émetteur d'un système de communication mobile, des bits codés lors d'une demande de réémission provenant d'un récepteur, l'émetteur codant un train de données par paquets en des bits codés avec un taux de codage prédéterminé, appliquant les bits codés à des symboles de modulation selon une technique de modulation prédéterminée, et émettant les symboles de modulation sur un canal de transport vers le récepteur, l'appareil étant caractérisé en ce qu'il comprend: un distributeur (240) pour séparer les bits codés en un premier groupe ayant une priorité relativement élevée et en un second groupe ayant une priorité relativement faible; un entrelaceur (250) pour entrelacer de façon séparée le premier groupe et le second groupe; un inverseur de bits (280) pour inverser les bits entrelacés lors d'une demande de réémission des bits codés provenant du récepteur; et un modulateur (290) pour appliquer le premier groupe inversé à une partie de fiabilité relativement élevée et le second groupe inversé à une partie de fiabilité relativement faible dans des symboles de modulation. 18. Appareil selon la revendication 17, caractérisé en ce que l'inverseur de bits (280) inverse les bits entrelacés si le numéro de la demande de réémission est un numéro impair. 19. Appareil selon la revendication 17, caractérisé en ce que l'unité d'entrelacement (250) comporte un premier entrelaceur (252) pour entrelacer les bits du premier groupe et un second entrelaceur (254) pour entrelacer les bits du second groupe. 20. Appareil selon la revendication 19, caractérisé en ce qu'il comprend en outre un convertisseur parallèle-série (270) pour convertir les sorties des premier et second entrelaceurs (252, 254) en un train binaire série. 21. Appareil selon la revendication 17, caractérisé en ce qu'il comprend en outre un échangeur ( 260) pour échanger le premier groupe entrelacé avec le second groupe entrelacé lors d'une demande d'une autre réémission des bits codés provenant du récepteur. 22. Appareil selon la revendication 21, caractérisé en ce que l'échangeur (260) échange le premier groupe entrelacé avec le second groupe entrelacé si MOD(numéro de séquence de la demande de réémission, log2 ordre de modulation M) est inférieur à 2. 23. Appareil selon la revendication 22, caractérisé en ce que l'ordre de modulation M est égal à 16 ou à 64. 24. Appareil pour réémettre, dans un émetteur d'un système de communication mobile, des bits codés lors d'une demande de réémission provenant d'un récepteur, l'émetteur codant un train de données par paquets en des bits codés avec un taux de codage prédéterminé, appliquant les bits codés à des symboles de modulation selon une technique de modulation prédéterminée, et émettant les symboles de modulation sur un canal de transport vers le récepteur, l'appareil étant caractérisé en ce qu'il comprend: un réarrangeur de bits (650) pour réarranger les bits codés selon une configuration de réarrangement prédéterminée lors d'une demande de rcémission des bits codés provenant du récepteur; un inverseur de bits (660) pour inverser les bits réarrangés; et un modulateur (670) pour appliquer les bits inversés à des symboles de modulation. 25. Appareil selon la revendication 24, caractérisé en ce que l'inverseur de bits (660) inverse les bits réarrangés si le numéro de la demande de réémission est un numéro impair. 26. Appareil selon la revendication 24, caractérisé en ce que le réarrangeur de bits (650) décale cycliquement les bits codés appliqués à chaque symbole de modulation d'un nombre prédéterminé de bits. 27. Appareil selon la revendication 26, caractérisé en ce que le réarrangeur de bits (650) réarrange les bits codés si MOD(numéro de séquence de la demande de rcémission, log2 ordre de modulation M) est inférieur à 2. 28. Appareil selon la revendication 26, caractérisé en ce que l'ordre de modulation M est égal à 16 ou à 64. 29. Procédé pour recevoir, dans un récepteur d'un système de communication mobile, des bits codés émis par un émetteur, l'émetteur séparant les bits codés en un premier groupe ayant une priorité relativement élevée et en un second groupe ayant une priorité relativement faible, invereant les bits des premier et second groupes, appliquant respectivement les bits du premier groupe inversé et les bits du second groupe inversé à une partie de fiabilité relativement élevée et à une partie de fiabilité relativement faible, dans des symboles de modulation selon une technique de modulation prédéterminée, et émettant les symboles de modulation vers le récepteur, lors d'une demande de réémission des bits codés provenant du récepteur, le procédé étant caractérisé en ce qu'il comprend les étapes consistant à: démoduler des données reçues en correspondance avec une demande de réémission émise et fournir en sortie les bits codés; inverser les bits codés; séparer les bits codés inversés en le premier groupe ayant la priorité relativement élevée et en le second groupe ayant la priorité relativement faible; et décoder les bits des premier et second groupes avec un taux de codage prédéterminé. 30. Procédé selon la revendication 29, caractérisé en ce que les bits codés sont inversés si les bits codés sont requs après qu'une demande de rcémission de numéro impair des mêmes données a été transmise à l'émetteur. 31. Procédé selon la revendication 29, caractérisé en ce qu'il comprend en outre l'étape consistant à échanger les bits du premier groupe avec les bits du second groupe avant l'étape de décodage. 32. Procédé selon la revendication 31, caractérisé en ce que les bits du premier groupe sont échangés avec les bits du second groupe si MOD(numéro de séquence de la demande de réémission, log2 ordre de modulation M) est inférieur à 2. 33. Procédé selon la revendication 29, caractérisé en ce que les bits du premier groupe sont combinés à des bits du premier groupe précédemment stockés en mémoire tampon et les bits du second groupe sont combinés à des bits du second groupe précédemment stockés en mémoire tampon lors de l'étape de décodage. 34. Procédé pour recevoir, dans un récepteur d'un système de communication mobile, des bits codés provenant d'un émetteur, l'émetteur réarrangeant les bits codés selon une configuration de réarrangement prédéterminée, inversant les bits réarrangés, appliquant les bits inversés à des symboles de modulation selon une technique de modulation prédéterminée, et émettant les symboles de modulation vers le récepteur, lors d'une demande de réémission des bits codés provenant du récepteur, le procédé étant caractérisé en ce qu'il comprend les étapes consistant à: démoduler des données reques en correspondance avec une demande de réémission transmise et fournir en sortie les bits codés; inverser les bits codés; réarranger les bits codés inversés selon une configuration de réarrangement inverse correspondant à la configuration de réarrangement; et décoder les bits réarrangés avec un taux de codage prédéterminé. 35. Procédé selon la revendication 34, caractérisé en ce que les bits codés sont inversés si les bits codés sont reçus après qu'une demande de réémission de numéro impair des mêmes donnéss a été transmise à l'émetteur. 36. Procédé selon la revendication 34, caractérisé en ce que les bits codés démodulés à partir de chaque symbole de modulation sont décalés cycliquement d'un nombre prédéterminé de bits lors de l'étape de réarrangement. 37. Procédé selon la revendication 36, caractérisé en ce que les bits inversés sont réarrangés si MOD(numéro de séquence de la demande de réémission, log2 ordre de modulation M) est inférieur à 2 lors de l'étape de réarrangement. 38. Procédé selon la revendication 34, caractérisé en ce que les bits réarrangés sont combinés à des bits codés précédemment stockés en mémoire tampon des mêmes donnces lors de l'étape de décodage. 39. Appareil pour recevoir dans un récepteur d'un système de communication mobile, des bits codés provenant d'un émetteur, l'émetteur séparant les bits codés en un premier groupe ayant une priorité relativement élevée et en un second groupe ayant une priorité relativement faible, invereant les bits des premier et second groupes, appliquant respectivement les bits inversés du premier groupe et les bits inversés du second groupe à une partie de fiabilité relativement élevée et à une partie de fiabilité relativement faible, dans des symboles de modulation selon une technique de modulation prédéterminée, et émettant les symboles de modulation vers le récepteur, lors d'une demande de réémission des bits codés provenant du récepteur, l'appareil étant caractérisé en ce qu'il comprend: un démodulateur (410) pour démoduler des données reçues en correspondance avec une demande de rcémission transmise et fournir en sortie des bits codés; un inverseur de bits (420) pour inverser les bits codés; un convertisseur série-parallèle (430) pour séparer les bits codés inversés en le premier groupe ayant la priorité relativement élevée et en le second groupe ayant la priorité relativement faible; une unité de désentrelacement (540) pour désentrelacer les bits du premier groupe et les bits du second groupe, de façon séparce; et un décodeur (480) pour décoder les bits désentrelacés avec un taux de codage prédéterminé. 40. Appareil selon la revendication 39, caractérisé en ce que l'inverseur de bits (420) inverse les bits codés si les bits codés sont reçus après qu'une demande de réémission de numéro impair des mêmes données ait été transmise à l'émetteur. 41. Appareil selon la revendication 39, caractérisé en ce que l'unité de dés entrelacement (450) comporte un premier désensorceler (452) pour désentrelacer les bits du premier groupe et un second désensorceler (454) pour désentrelacer les bits du second groupe. 42. Appareil selon la revendication 39, caractérisé en ce qu'il comprend en outre un échangeur (440) pour échanger les bits du premier groupe avec les bits du second groupe et fournir en sortie les bits échangés à l'entrelaceur (450). 43. Appareil selon la revendication 42, caractérisé en ce que l'échangeur (440) échange les bits du premier groupe avec les bits du second groupe si MOD(numéro de séquence de la demande de réémission, log2 ordre de modulation M) est inférieur à 2. 44. Appareil selon la revendication 39, caractérisé en ce qu'il comprend en outre un combineur (460) pour combiner les bits désentrelacés du premier groupe avec des bits du premier groupe précédemment stockés en mémoire tampon et les bits désentrelacés du second groupe avec des bits du second groupe précédemment stockés en mémoire tampon et fournir en sortie les bits combinés au décodeur (480). 45. Appareil pour recevoir, dans un récepteur d'un système de communication mobile, des bits codés provenant d'un émetteur, l'émetteur réarrangeant les bits codés selon une configuration de réarrangement prédéterminée, inversant les bits réarrangés, appliquant les bits inversés à des symboles de modulation selon une technique de modulation prédéterminée, et émettant les symboles de modulation vers le récepteur, lors d'une demande de réémission des bits codés provenant du récepteur, l'appareil étant caractérisé en ce qu'il comprend: un démodulateur (810) pour démoduler des données reçues en correspondance avec une demande de réémission transmise et fournir en sortie des bits codés; un inverseur de bits (820) pour inverser les bits codés; un réarrangeur de bits (830) pour réarranger les bits codés inversés selon une configuration de réarrangement inverse correspondant à la configuration de réarrangement; et un décodeur (870) pour décoder les bits réarrangés avec un taux de codage prédéterminé. 46. Appareil selon la revendication 45, caractérisé en ce que l'inverseur de bits (820) inverse les bits codés si les bits codés sont requs après qu'une demande de réémission de numéro impair des mêmes données ait été transmise à l'émetteur. 47. Appareil selon la revendication 45, caractérisé en ce que le réarrangeur de bits (830) décale cycliquement les bits inversés d'un nombre prédéterminé de bits. 48. Appareil selon la revendication 47, caractérisé en ce que le réarrangeur de bits (830) réarrange les bits inversés si MOD(numéro de séquence de la demande de réémission, log2 ordre de modulation M) est inférieur à 2. 49. Appareil selon la revendication 45, caractérisé en ce qu'il comprend en outre un combineur (850) pour combiner les bits réarrangés avec des bits codés précédemment stockés en mémoire tampon des mêmes données et