Brevet FR2830158A1 — publié le 20030328

DISPOSITIF POUR LA TRANSMISSION DE PLUSIEURS SIGNAUX NUMERIQUES SUR UN SUPPORT DE TRANSMISSION UNIQUE. La présente invention concerne un dispositif pour la transmission de plusieurs flux de données numériques sur un support de transmission unique. Elle s'applique notamment, mais non exclusivement à la transmission de plusieurs flux primaires conformes à la norme MPEG-2 TS, sur un support de transmission unique qui peut être un faisceau hertzien, une fibre optique ou un répéteur satellite, les flux primaires étant transmis de manière complètement indépendante les uns par rapport aux autres. Dans la norme MPEG-2 TS, les flux sont transportés en mode paquet. Bien entendu, le débit de transmission offert par le support de transmission doit être supérieur à la somme des débits de transmission des flux primaires ainsi transportés, qui peuvent être différents les uns des autres. En outre, chacun des flux primaires peut être un flux composite, c'est-à-dire constitué de plusieurs flux primaires. Pour parvenir à un tel résultat, il est connu d'utiliser, comme représenté sur la figure 1, un multiplexeur 4 comportant au moins autant d'entrées que de flux primaires d'entrée à transporter, permettant de réunir en un seul flux les flux d'entrée, la sortie de ce multiplexeur étant reliée à l'entrée d'un adaptateur de réseau 2'en émission permettant d'adapter le format du flux à transmettre au support de transmission, et dont la sortie est connectée au support de transmission 1. La fréquence du signal de sortie du multiplexeur est réglée à une fréquence supérieure à la somme des fréquences respectives des flux primaires. Du côté réception du support de transmission 1, on utilise un adaptateur de réseau en réception 3'connecté à la sortie du support de transmission, pour convertir le flux reçu en un format correspondant à celui des flux primaires. Ensuite, pour récupérer les flux d'entrée à partir du flux en sortie de l'adaptateur de réseau en réception 3', il est nécessaire d'utiliser autant de multiplexeurs Sa, 5b que de flux ainsi transportés, délivrant respectivement des flux correspondant aux flux primaires ainsi transmis. Pour transporter n flux primaires en utilisant le même support de transmission, il est donc nécessaire de mettre en oeuvre n+ 1 multiplexeurs, à savoir un multiplexeur en émission (si de tels multiplexeurs comportent au moins n entrées de flux primaires) et n en réception. Dans le cas de la norme MPEG-2, il s'avère que de tels multiplexeurs sont très complexes et coûteux. En outre, ces multiplexeurs n'offrent aucune protection contre les erreurs de transmission. Les fréquences de sortie respectives de ces multiplexeurs doivent être réglées à des valeurs supérieures aux fréquences respectives des flux primaires émis, si bien que les fréquences respectives des flux obtenus ne correspondent par exactement à celle des flux primaires émis. Par ailleurs, l'utilisation de tels multiplexeurs exige de mettre à jour des tables contenant des informations sur les flux à traiter. La présente invention a pour but de supprimer cet inconvénient. Cet objectif est atteint par la prévision d'un dispositif pour la transmission de plusieurs flux primaires de signaux numériques en mode paquet, sur un support de transmission unique, comprenant du côté émission sur le support de transmission un multiplexeur comportant au moins autant d'entrées que de flux à primaires transporter, pour réunir les flux primaires en un seul flux, la sortie du multiplexeur étant reliée à l'entrée d'un adaptateur de réseau en émission pour adapter le format du flux à transmettre au support de transmission, et dont la sortie est connectée au support de transmission, et du côté réception du support de transmission, un adaptateur de réseau en réception connecté à la sortie du support de transmission, pour convertir le flux reçu en un format correspondant à celui du flux appliqué à l'adaptateur de réseau en émission, caractérisé en ce qu'il comprend en outre du côté émission, autant de mémoires tampon d'émission que de flux primaires à transmettre, connectées à l'entrée du multiplexeur, et dans lesquelles sont insérées respectivement les données des flux primaires, le multiplexeur recevant également un paquet vide, et étant conçu pour envoyer en sortie, soit un paquet de données mémorisé dans l'une des mémoires tampon, soit un paquet vide, en fonction de l'état de remplissage des mémoires tampon, chaque paquet envoyé en sortie étant associé à un numéro de flux primaire d'entrée, ou un numéro prédéfini, s'il s'agit d'un paquet vide, et du côté réception, une mémoire tampon de réception respective associée à chaque flux primaire transmis, un démultiplexeur répartissant dans les mémoires tampon de réception les paquets transmis par le support de transmission, en fonction du numéro de flux primaire associé, et des moyens pour déterminer la cadence de lecture de chaque mémoire tampon de réception en fonction du flux appliqué en entrée de celle-ci, de manière à restituer le flux primaire transmis à un débit correspondant à celui d'origine. Avantageusement, les flux primaires sont conformes à la norme MPEG 2-TS. Selon une particularité de l'invention, les mémoires tampon de réception sont de type FIFO, chaque mémoire tampon de réception fournissant un signal "mémoire à demi pleine"qui est utilisé pour déclencher la lecture d'un paquet dans la mémoire tampon, de manière à restituer le flux primaire transmis à un débit correspondant à celui d'origine. De préférence, la cadence de lecture de chaque mémoire tampon de réception est fournie par un oscillateur commandé numériquement qui détermine cette cadence en fonction du débit moyen de remplissage de la mémoire tampon de réception et du signal"mémoire à demi pleine"délivré par celle-ci. Avantageusement, chaque oscillateur comprend un registre pour former un mot de n bits à partir d'un mot de n-m bits avec n > m, ce mot étant obtenu par un calcul de moyenne du débit de remplissage de la mémoire tampon de réception correspondante, et un mot de m bits obtenu par un calcul de moyenne appliqué au signal"mémoire à demi pleine"délivré par la mémoire tampon de réception, le mot de n bits formé par le registre étant appliqué à la première entrée d'un circuit additionneur-accumulateur à deux entrées et une sortie sur n bits rebouclée sur la seconde entrée, et conçu pour additionner les nombres présents sur ses deux entrées, la cadence de lecture de la mémoire tampon étant fournie par la valeur du bit de poids fort du mot binaire en sortie du circuit additionneur-accumulateur. De préférence, le flux transmis par le support de transmission présente un débit d'environ 34 Mbits/s, et n et m sont choisis respectivement égaux à 22 et 8 Selon une autre particularité de l'invention, ce dispositif comprend en outre du côté émission, un codeur pour introduire des informations de redondance dans le flux de sortie du multiplexeur, le flux en sortie du décodeur étant appliqué à un entrelaceur pour constituer un flux de paquets de données dans lesquels sont réparties les données des paquets du flux appliqué en entrée de l'entrelaceur, et en ce que du côté réception, le flux de paquets de données reçu est traité par un désentrelaceur permettant de reconstituer un flux de paquets sensiblement identique à celui appliqué en entrée de l'entrelaceur, ce flux étant décodé par un décodeur utilisant les informations de redondance pour corriger des erreurs éventuelles de transmission et restituer un flux de paquets au moins sensiblement identique à celui appliqué en entrée du décodeur. De préférence, le codeur est de type Reed-Solomon. Selon une autre particularité de l'invention, l'entrelaceur et le désentrelaceur sont de type convolutionnel et présentent une profondeur de 23 et un ordre de 7. Un mode de réalisation préféré de l'invention sera décrit ci-après, à titre d'exemple non limitatif, avec référence aux dessins annexés dans lesquels : La figure 1 représente schématiquement un dispositif de transmission de plusieurs signaux numériques sur un support de transmission unique, selon l'art antérieur ; La figure 2 représente schématiquement un dispositif de transmission de plusieurs signaux numériques sur un support de transmission unique, selon l'invention ; La figure 3 montre en détail la partie émission du dispositif représenté sur la figure 2 ; La figure 4 montre en détail la partie réception du dispositif représenté sur la figure 2 ; La figure 5 montre plus en détail un élément de la partie réception montrée sur la figure 4. La figure 2 représente un dispositif de transmission de plusieurs signaux numériques sur un support de transmission unique, selon l'invention, la somme des débits des flux ainsi transportés étant inférieure au débit offert par le support de transmission. Ce dispositif comprend un adaptateur de réseau en émission 2 comportant autant d'entrées que de flux à transporter, cet adaptateur étant connecté à l'entrée de la ligne de transmission 1. Du côté réception de la ligne de transmission 1, ce dispositif comprend un adaptateur de réseau en réception 3 délivrant sur des sorties séparées les différents flux transportés par la ligne de transmission 1. Ce dispositif est conçu pour la transmission de flux de paquets de données. Il est en particulier adapté à la transmission de flux conformes à la nonne MPEG- 2 TS. Sur la figure 3, l'adaptateur de réseau en émission 2 comprend autant de mémoires tampon 11, 12 que de flux primaires à transporter, dans lesquelles sont mémorisés respectivement les données des flux à transporter, ainsi qu'une mémoire 13 contenant un paquet vide. Les sorties des mémoires tampon 11, 12 et de la mémoire 13 sont connectées à un multiplexeur 15, qui envoie sur sa sortie, soit un paquet de données mémorisé dans l'une des mémoires tampon 11, 12, soit un paquet vide stocké dans la mémoire 13, en fonction de l'état de remplissage des mémoires tampon, chaque paquet envoyé en sortie étant associé à un numéro de flux primaire d'entrée, ou un nombre prédéfini, par exemple 0, s'il s'agit d'un paquet vide lu dans la mémoire 13. Les mémoires tampon 11,12 sont de préférence des mémoires de type FIFO (Fist-In First-Out) de manière à ce que le premier mot de donnée inséré dans la mémoire soit le premier appliqué en sortie vers le multiplexeur 15. La sortie du multiplexeur 15 est reliée à un coupleur d'émission 18 adapté au type du support de transmission 1 qui émet les données reçues sous la forme de trames sur le support de transmission 1. Le multiplexeur 15 est commandé par une unité de commande 10 en fonction de l'état des mémoires tampon 11,12 qui envoient à l'unité de commande un signal"mémoire à demi pleine". Si une seule mémoire 11, 12 est à demi pleine, le multiplexeur est commandé de manière à émettre sur sa sortie le premier paquet de la mémoire tampon à demi pleine. Si aucune mémoire n'est à demi pleine, le multiplexeur 15 est commandé de manière à émettre sur sa sortie le contenu de la mémoire 13 pour émettre un paquet vide dit"de bourrage". Si les deux mémoires sont au moins à demi pleine, l'unité 10 commande le multiplexeur 15 pour que soit sélectionné alternativement l'une et l'autre des mémoires tampon 11,12. Avantageusement, la sortie du multiplexeur 15 est connectée à un codeur 16, par exemple de type Reed-Solomon permettant d'introduire dans les données à transporter, par exemple à chaque mot (par exemple chaque octet) de chaque paquet, des octets de redondance permettant de corriger les erreurs de transmission. Chaque paquet comprend par exemple 188 octets, le codeur 16 insérant 16 octets de redondance, formant ainsi des paquets de 204 octets. La sortie du codeur 16 est connectée à un entrelaceur 17, de préférence de type convolutionnel, permettant de répartir les mots de plusieurs paquets dans d'autres paquets, de manière à ce que les éventuelles erreurs de transmission soient réparties dans plusieurs paquets d'origine pour en faciliter la correction. L'entrelaceur de type convolutionnel présente par exemple une profondeur égale à 23 et un ordre égal à 7. Le coupleur transmet les trames par exemple conformément à la norme ITU-T G832, pour un débit de 34,368 Mbits/s. De telles trames de durée 125 ils contiennent 530 octets de données utiles et 7 octets de surdébit, les paquets de données utiles étant insérés par octets dans le champ des données utiles de la trame et alignés avec les octets de la structure de la trame. Les données NRZ ( ?) sont ensuite codées en HDB3 pour être conformes à la norme G703, cette norme présentant l'avantage de permettre une récupération aisée de la fréquence d'horloge de transmission, à 34 MHz dans l'exemple précédent. Le codeur 16, l'entrelaceur 17 et le coupleur d'émission 18, sont également commandés par l'unité de commande 10 reliée à une horloge 14 donnant la fréquence d'émission à 34 MHz dans l'exemple précédent. Sur la figure 4, l'adaptateur de réseau en réception 3 comprend un coupleur de réception 25 connecté à la sortie du support de transmission 1, un circuit de récupération 26 du signal d'horloge, également connecté à la sortie du support de transmission 1. Le circuit 26 permet de déterminer la fréquence d'horloge de réception à partir du signal transmis par le support de transmission 1, cette fréquence étant appliquée au coupleur de réception 25 qui transforme les données HDB3 en NRZ et extrait les données utiles à partir d'informations concernant la structure des trames reçues. Le signal reçu en sortie du coupleur de réception est appliqué à un désentrelaceur 27 permettant d'effectuer l'opération inverse de l'entrelaceur 17 pour reconstituer les paquets des flux d'entrée, la sortie du désentrelaceur 27 étant connectée à décodeur 28 permettant d'effectuer l'opération inverse du codeur 16, de manière à restituer les mots des paquets après correction des erreurs éventuelles de transmission grâce aux octets de redondance. La sortie du décodeur 28 est appliquée à un démultiplexeur 19 qui répartit les paquets qu'il reçoit dans des mémoires tampon 21,22, à raison d'une mémoire tampon par flux primaire à restituer, en fonction du numéro de flux primaire associé au paquet. Les paquets vides insérés dans le flux transmis ne sont pas stockés dans les mémoires tampon 21,22. Les mémoires tampon 21,22 sont avantageusement de type FIFO. La cadence de lecture des mémoires tampon 21,22 est déterminée et lissée respectivement par des oscillateurs commandés numériquement 23,24, en fonction des flux appliqués en entrée des mémoires tampon 21, 22, de manière à restituer les flux primaires ainsi transmis par le support de transmission 1, en respectant leur fréquence d'origine. L'ensemble constitué par le désentrelaceur 27, le décodeur 28 et le démultiplexeur 29, est commandé par une unité de commande 20 qui reçoit en entrée le signal d'horloge de transmission déterminé par le circuit 26 à partir du signal reçu, et qui commande ces éléments à la cadence du signal d'horloge reçu. La figure 5 montre en détail un ensemble constitué par une mémoire tampon 21, 22 et un oscillateur 23,24. Sur cette figure, l'oscillateur 23,24 comprend un circuit de prépositionnement 34 recevant le flux d'entrée de la mémoire tampon 21,22, permettant de déterminer une fréquence moyenne de ce flux, sous la forme d'un mot binaire de n-m bits, et un circuit de calcul de moyenne 33 recevant le signal"mémoire à demi pleine"de la mémoire tampon 21,22, et déterminant une valeur moyenne de ce signal sous la forme d'un mot binaire sur m bits. La valeur fournie par le circuit de prépositionnement est calculée une fois pour toute au début de la réception du signal transmis par le support 1. Les valeurs respectives fournies par les circuits 33 et 34 sont concaténées dans un registre 31 de manière à former un mot de n bits qui est appliqué à la première entrée d'un circuit additionneur-accumulateur 32 à deux entrées et une sortie sur n bits rebouclée sur la seconde entrée, et conçu pour additionner les nombres présents sur ses deux entrées. Les éléments des oscillateurs 23,24 sont cadencés par une horloge de référence 35 fournissant une fréquence de référence Fref qui est stable à court terme. Par ailleurs, le bit de poids fort du mot binaire en sortie du circuit 32 fournit le signal d'horloge Hs à la fréquence F s de lecture recherchée de la mémoire tampon 21,22, lequel est appliqué à l'entrée du signal d'horloge de lecture de la mémoire tampon 21,22. La valeur de cette fréquence Fs obéit à la loi suivante : dans laquelle X est la valeur du mot en sortie du circuit 32. Fref est avantageusement choisie plus grande que la fréquence de lecture Fs de la mémoire tampon à déterminer précisément. Dans le cas d'un flux secondaire à 34 Mbits/s, n et m sont par exemple choisis respectivement égaux à 22 et 8. Dans une variante de réalisation de l'invention, les oscillateurs 23,24 sont remplacés par une commande simplifiée des fréquences de lecture des mémoires tampon 21,22 qui sont fixées à une valeur légèrement supérieure à la fréquence moyenne des flux appliqués en entrée des mémoires tampon, et par l'insertion de paquets de bourrage dans les flux restitués, lorsque la mémoire tampon à lire n'est pas au moins à demi pleine. REVENDICATIONS 1. Dispositif pour la transmission de plusieurs flux primaires de signaux numériques en mode paquet, sur un support de transmission unique, comprenant du côté émission sur le support de transmission (1) un multiplexeur (15) comportant au moins autant d'entrées que de flux primaires à transporter, pour réunir les flux primaires en un seul flux, la sortie du multiplexeur étant reliée à l'entrée d'un adaptateur (18) de réseau en émission pour adapter le format du flux à transmettre au support de transmission, et dont la sortie est connectée au support de transmission (1), et du côté réception du support de transmission, un adaptateur de réseau (25) en réception connecté à la sortie du support de transmission, pour convertir le flux reçu en un format correspondant à celui du flux appliqué à l'adaptateur (18) de réseau en émission, caractérisé en ce qu'il comprend en outre du côté émission, autant de mémoires tampon d'émission (11,12) que de flux primaires à transmettre, connectées à l'entrée du multiplexeur (15), et dans lesquelles sont insérées respectivement les données des flux primaires, le multiplexeur recevant également un paquet vide, et étant conçu pour envoyer en sortie, soit un paquet de données mémorisé dans l'une des mémoires tampon (11,12), soit un paquet vide, en fonction de l'état de remplissage des mémoires tampon, chaque paquet envoyé en sortie étant associé à un numéro de flux primaire d'entrée, ou un numéro prédéfini, s'il s'agit d'un paquet vide, et du côté réception, une mémoire tampon de réception (21, 22) respective associée à chaque flux primaire transmis, un démultiplexeur (29) répartissant dans les mémoires tampon de réception les paquets transmis par le support de transmission, en fonction du numéro de flux primaire associé, et des moyens (23,24) pour déterminer la cadence de lecture de chaque mémoire tampon de réception en fonction du flux appliqué en entrée de celle-ci, de manière à restituer le flux primaire transmis à un débit correspondant à celui d'origine. 2. Dispositif selon la revendication 1, caractérisé en ce que les flux primaires sont conformes à la norme MPEG 2-TS. 3. Dispositif selon la revendication 1 ou 2, caractérisé en ce que les mémoires tampon de réception (21,22) sont de type FIFO, chaque mémoire tampon de réception fournissant un signal"mémoire à demi pleine"qui est utilisé pour déclencher la lecture d'un paquet dans la mémoire tampon, de manière à restituer le flux primaire transmis à un débit correspondant à celui d'origine. 4. Dispositif selon la revendication 3, caractérisé en ce que la cadence de lecture de chaque mémoire tampon de réception (21,22) est fournie par un oscillateur (23,24) commandé numériquement qui détermine cette cadence en fonction du débit moyen de remplissage de la mémoire tampon de réception et du signal "mémoire à demi pleine" délivré par celle-ci. 5. Dispositif selon la revendication 4, caractérisé en ce que chaque oscillateur (23,24) comprend un registre (31) pour former un mot de n bits à partir d'un mot de n-m bits avec n > m, ce mot étant obtenu par un calcul de moyenne du débit de remplissage de la mémoire tampon de réception correspondante, et un mot de m bits obtenu par un calcul de moyenne appliqué au signal"mémoire à demi pleine"délivré par la mémoire tampon de réception, le mot de n bits formé par le registre (31) étant appliqué à la première entrée d'un circuit additionneur-accumulateur (32) à deux entrées et une sortie sur n bits rebouclée sur la seconde entrée, et conçu pour additionner les nombres présents sur ses deux entrées, la cadence de lecture de la mémoire tampon (21,22) étant fournie par la valeur du bit de poids fort du mot binaire en sortie du circuit additionneur-accumulateur (32). 6. Dispositif selon la revendication 5, caractérisé en ce que le flux transmis par le support de transmission présente un débit d'environ 34 Mbits/s, et n et m sont choisis respectivement égaux à 22 et 8 7. Dispositif selon l'une des revendications 1 à 6, caractérisé en ce que du côté émission, il comprend en outre un codeur (16) pour introduire des informations de redondance dans le flux de sortie du multiplexeur (15), le flux en sortie du décodeur étant appliqué à un entrelaceur (17) pour constituer un flux de paquets de données dans lesquels sont réparties les données des paquets du flux appliqué en entrée de l'entrelaceur, et en ce que du côté réception, le flux de paquets de données reçu est traité par un désentrelaceur (27) permettant de reconstituer un flux de paquets sensiblement identique à celui appliqué en entrée de l'entrelaceur (17), ce flux étant décodé par un décodeur (28) utilisant les informations de redondance pour corriger des erreurs éventuelles de transmission et restituer un flux de paquets au moins sensiblement identique à celui appliqué en entrée du décodeur (16). 8. Dispositif selon la revendication 7, caractérisé en ce que le codeur (16) est de type Reed-Solomon. 9. Dispositif selon la revendication 7 ou 8, caractérisé en ce que l'entrelaceur (17) et le désentrelaceur (27) sont de type convolutionnel et présentent une profondeur de 23 et un ordre de 7.