Brevet FR2824155A1 — publié le 20021031

longueur de bloc (20). 28241 55 PROCÈDÉ DE SIMULATION DE DISPERSION D'UN CIRCUIT ÉLECTRONIQUE AUTORISANT SON UTILISATION DANS UN PRO _ SSUS ITÉRATIF La présente invention concerne la simulation des cTrcuits électroniques et, plus particulièrement, un procédé de simulation permettant dianalyser de manière statistique l'effet de variations aléatoires, dites bruitéss, des caractéristiques de certains éléments du cTrcuit sur son fonctionnement. La simulation d'un circuit électronique permet d'estimer le fonctionnement du circuit, dévaluer l' influence des conditions de fonctionnement et de fabrication du circuit sur son fonctionnement, et d'évaluer le rendement de cette fabrication. o La simulation utilise un modèle mathématique, sous format informatique, permettant de représenter le fonctionnement du circuit. Si la simulation fait ressortir un dysfonctionnement, le circuit est modifié et simulé à nouveau, ce qui impose alors un processus itératif dont la convergence doit être assurée. La figure 1 représente schématiquement un exemple de circuit intégré 2 comportant une borne d'entrce I et une borne de sortie 0. L'entrée I est relice à la base d'un transistor bipolaire T1 de type NPN. La base du transistor T1 est reliée à un potentiel de masse GND par une impédance Z1. Le collecteur du o transistor T1 est relié à un potentiel dalimentation VDD. L'émetteur du transistor T1 est relié à la base dun transistor bipolaire T2 de type NPN. L'émetteur du transistor T2 est relié au potentiel GND. Le collecteur du transistor T2 est relié à la borne de sortie 0. La figure 2 représente, schématiquement, un exemple de modèle informatique 4 du circuit 2, tel qu'un concepteur de circuit peut le réaliser sur une station de travail. Le modèle comprend une borne dentrce I et une borne de sortie 0. Les transistors T1 et T2 sont chacun représentés par un modèle infor- matique de transistor bipolaire T de type NPN comportant une o borne de base B. une borne de collecteur C et une borne démetteur E. L'impédance Z1 est représentée par un modèle infor- matique dimpédance Z ccmportant deux bornes ZI et ZO. La borne d'entrce I est reliée à la borne B d'un premier modèle T associé au transistor T1 et à la borne ZI du modèle z. La borne C du s premier modèle T est reliée au potentiel VDD. La bo m e E du premier modèle T est relise à la borne B d'un deuxième modèle T associé au transistor T2. Les bornes E et C du deuxième modèle T sont respectivement reliées au potentiel GND et à la borne de sortie 0. La borne ZO du modèle Z est reliée au potentiel GND. 2 o La figure 3 représente très schématiquement un exemple de structure de fichier de simulation 6 produit à partir du modèle informatique 4. Le fichier 6 comprend un ensemble L de liens informatiques (symbolisés par des flèches) entre les éléments du circuit et leurs modèles informatiques respectifs. 2 5 L' ensemble L comprend donc un lien entre ltimpédance Z1 et le modèle Z. Les transistors T1 et T2 sont liés au modèle de transistor bipolaire T. Le fichier 6 c=rend également une liste N des connexions entre les noeuds du circuit (les bornes du circuit et les bornes de ses différents éléments). Pour simuler le fonctionnement du circuit 2, le fichier 6 est fourni à un ordinateur non représenté. L'ordinateur fournit des signaux dexcitation prédéterminés, ou vecteurs de test, à la borne dentrce I. A l' aide des modèles informatiques de l' ensemble L, l'ordinateur élabore les signaux simulant les réponses de chaque s élément aux signaux reçus. A laide de la liste N. l'ordinateur propage les réponses aux éléments consécutifs du modèle. Ltordinateur mémorise les signaux produits par la borne de sortie O. L'ordinateur permet également de mémoriser, à tout instant de la simulation, "l'état" de chaque noeud du circuit modélisé, s c'est-à-dire le résumé de ses évolutions passces suffisant pour en calculer l'évolution future. Le circuit modélisé peut comporter plusieurs parties qui doivent être simulées par un ordinateur différent (ou par un même ordinateur mettant en oeuvre plusieurs logiciels de simula o tion). Un tel circuit (non représenté) correspond par exemple à un circuit ayant une partie numérique et une partie analogique, ou une partie radiofréquence et une partie hyperfréquence. Un fichier de simulation particulier correspond dans un tel cas à chaque partie du circuit. En pratique, les éléments dun circuit peuvent présen ter des caractéristiques variables aléatoirement, dites aléas ou "dispersions'', dues à l'imprécision du processus de fabrication, aux comportements physiques des éléments, ou à la suite de l'évolution de ces caractéristiques dans le temps. Les modèles o informatiques de simulation des éléments du circuit doivent permettre de tenir compte de ces variations de caractéristiques. Les figures 4A et 4B représentent schématiquement des exemples de modèles informatiques Z' et T' d'une impédance et dun transistor bipolaire de type NPN, respectivement, dont s certaines caractéristiques sont variables. Le modèle Z' comporte deux bornes ZI et ZO, et les caractéristiques de résistance R et de capacité C de limpédance Z' sont variables. Les caractéristi- ques R et C peuvent chacune varier suivant une dispersion donnée et peuvent être fixces depuis une borne de commande. Le modèle T' comporte une borne de base B. une borne de collecteur C et une borne d'émetteur E. Les caractéristiques a et du transistor bipolaire T' peuvent également varier suivant des dispersions prédéterminées et peuvent être fixées depuis une borne de commande. Avec de tels modèles informatiques, il est possible de réaliser des ensembles L particuliers dans lesquels les caracté- ristiques variables des éléments du circuit ont des valeurs prédéterminées. Il est également possible de prévoir plusieurs fichiers de simulation 6 comprenant chacun un ensemble L lié à une combinaison particulière des caractéristiques variables des éléments du circuit. Cependant, lorsque le circuit comporte un grand nombre d'éléments à caractéristiques variables, il devient difficile de prévoir et diorganiser autant de fichiers de simula tion quil existe de combinaisons de valeurs particulières des caractéristiques variables des éléments du circuit. On a alors généralement recours à une analyse statis- tique. Un procédé d'analyse statistique d'un circuit électro- nique, connu sous le nom de procédé d'analyse de Monte-Carlo, consiste à simuler le circuit un nombre prédéterminé de fois en affectant à chaque caractéristique variable des éléments du circuit une valeur générée aléatoirement par tirage au sort pour chaque simulation. La figure 5 représente, très schématiquement, un o exemple de structure de fichier de simulation permettant une analyse de Monte-Carlo du circuit 2 précédent. Le fichier 8 comprend un ensemble L' de liens entre les éléments du circuit et leurs modèles informatiques. L'impédance Z1 est lice au modèle dimpédance Z'. La borne de commande du modèle Z' est lice à un générateur de valeurs aléatoires 10. Le générateur 10 sert à générer des valeurs aléatoires des caractéristiques variables R et C à chaque nouvelle simulation. Les transistors T1 et T2 sont liés au modèle de transistor T'. La borne de commande du modèle T' est liée à un générateur de valeurs aléatoires 12 servant à 3 0 générer des valeurs aléatoires des caractéristiques variables et à chaque nouvelle simulation. Le fichier 8 comprend égale- ment une liste N des connexions des noeuds du circuit similaire à celle de la figure 3. La figure 6 illustre schématiquement le déroulement d'une analyse de Monte-Carlo du circuit 2 utilisant le fichier S. A un instant t1, au moyen du fichier 8, un ordinateur non repré- senté "simule" la réponse du circuit 2 à des vecteurs de test DI, cest-à-dire calcule la réponse à l' aide des modèles informa- tiques. Le fichier 8 utilise des premières valeurs choisies aléatoirement pour les caractéristiques variables des éléments du circuit. L'ordinateur mémorise les réponses DO1 du cTrcuit aux vecteurs de test DI et éventuellement les états internes des variables pertinentes. L'ordinateur reproduit ces opérations de simulation et de mémorisation un nombre prédéterminé n de fois. o Pour chaque simulation, le fichier 8 utilise des valeurs choisies aléatoirement des caractéristiques variables des éléments du circuit. L' ensemble des réponses Doi (o i est compris entre 1 et n) est ensuite analysé par le concepteur du circuit. La figure 7 illustre un exemple arbitraire de courbe d'analyse des réponses Doi. La figure 7 illustre la fréquence f d'un signal fourni par la borne O de sortie du circuit pour chaque simulation. Dans l'exemple représenté, pour une simulation j particulière, la fréquence f chute brusquement par rapport à une fréquence attendue fo. Un tel résultat signifie, que, pour au o moins une combinaison particulière des valeurs possibles des caractéristiques variables des éléments du circuit, le circuit présente un dysfonctionnement. Le concepteur du circuit doit alors choisir si un tel résultat est acceptable ou non. Dans le cas illustré, le concepteur peut estimer ou non qutil y a une probabilité suffisamment faible pour que le circuit présente un dysfonctionnement, et que le circuit présentera globalement un fonctionnement satisfaisant. D'autres cas peuvent se présenter, par exemple si le fonctionnement du circuit n'est pas satisfai- sant dans un grand nombre de simulations. Si lanalyse de Monte Jo Carlo n'est pas satisfaisante, le concepteur peut décider de corriger la conception du circuit, par exemple en modifiant certains éléments du circuit. Le concepteur du circuit se base alors sur sa connaissance du circuit, affinée grâce aux simulations, pour déterminer quel élément peut être la cause principale du dysfonctionnement. I1 peut alors, par exemple, modifier là dispersion des caractéristiques variables de cet élément et relancer une analyse de Monte-Carlo pour vérifier que les dysfonctionnements ont disparu ou que leur nombre a diminué de manière satisfaisante. Avec ltaccroissement de la complexité des cTrcuits intégrés, une telle approche du problème devient difficile à mettre en oeuvre. Une solution connue, pour identifier le ou les compo sants responsables d'un dysfonctionnement révélé par une analyse o de Monte-Carlo, consiste à mémoriser les valeurs des caractéris tiques variables utiliséss pour chaque simulation. Une fois un dysfonctionnement révélé par une simulation particulière, le concepteur peut remplir un fichier invariable, tel que le fichier 6 de la figure 3, avec les valeurs mémorisées lors de la simulation particulière. Un tel fichier de simulation permet de reproduire la simulation à problème en mémorisant au besoin les états de tous les noeuds du circuit, ce qui facilite l'identifi- cation du ou des éléments causant le dysfonctionnement. Cette méthode nécessite cependant de mémoriser en plus des résultats de simulation, l' ensemble des valeurs des caractéristiques variables de tous les états pour chaque simulation de l'analyse de Monte- Carlo, ce qui demande un espace mémoire important. En outre, cette méthode demande de réccrire un fichier de simulation 6 à partir de valeurs particulières des caractéristiques variables des éléments du circuit, ce qui est relativement long à mettre en oeuvre. Cette méthode est particulièrement peu pratique à mettre en oeuvre dans le cas o le circuit simulé comporte plusieurs parties devant chacune étre simulée au moyen d'un o fichier de simulation particulier. L' invention vise à pallier ces inconvénients. L' inven- tion vise, plus particulièrement, à proposer un procédé de simulation d'un circuit électronique requérant un espace mémoire réduit, permettant une analyse statistique du fonctionnement du circuit lorsque les caractéristiques des éléments du circuit prennent des valeurs quelcouques suivant des dispersions prédé terminces, et permettant une détermination rapide des éléments du circuit provoquant un dysfonctionnement éventuel du circuit lors de l'analyse. L' invention vise également à permettre d'effectuer un grand ncmbre de simulations dans chacune desquelles les caracté ristiques variables des éléments du circuit ont des valeurs aléatoires différentes, tout en permettant, si le circuit présente un dysfonctionnement lors d'une simulation particulière, o de la reproduire rapidement, et ce, méme dans le cas o le circuit doit être simulé au moyen de plusieurs fichiers de simulation particuliers. Pour atteindre ces objets, la présente invention prévoit un procédé de simulation d'un circuit électronique ccmportant une pluralité d'éléments ayant des caractéristiques variables, comprenant une étape d'initialisation consistant à donner à chaque caractéristique variable une valeur d'un ensemble de valeurs prédéterminées lié de facon déterministe à une unique valeur d'initialisation susceptible d'être mémorisce. o Selon un mode de réalisation de la présente invention, ce procédé comprend les étapes successives consistant à: a/ choisir de manière unique une valeur d'initiali- sation et effectuer l'étape d'initialisation; b/ stimuler successivement le circuit avec différents :5 vecteurs de test prédéterminés et mémoriser un nombre prédéter- miné de réponses du circuit à chaque vecteur de test, ainsi que la valeur d'initialisation; et c/ répéter les étapes a/ et b/ un nombre prédéterminé de fois. o Selon un mode de réalisation de la présente invention, ce procédé comprend ltétape d/ consistant, si les réponses mémo risées lors dune étape b/ particulière présentent des anomalies, stimuler de nouveau le circuit avec lesdits vecteurs de test et avec la valeur d'initialisation correspondante. Selon un mode de réalisation de la présente invention, des anomalies des réponses mémoriséss consistent en une diffé- rence entre les réponses mémorisées et des réponses attendues. Selon un mode de réalisation de la présente invention, le circuit est simulé au moyen d'un fichier de simulation compre- nant une liste des connexions entre les éléments du circuit et une liste de modèles de chaque élément du circuit, les modèles de chaque élément ayant des caractéristiques variables étant liés à un moyen unique de génération de 1' ensemble de valeurs prédéter o minées à partir d'une valeur dinitialisation unique. Selon un mode de réalisation de la présente invention, les caractéristiques variables sont susceptibles de varier suivant des dispersions prédéterminées, et le moyen de génération est susceptible de faire varier lesdites caractéristiques suivant lesdites dispersions. Selon un mode de réalisation de la présente invention, des premières dispersions prédéterminces sont fixces lors d'une étape préliminaire, et 1'étape d/ ccmprend en outre la détermina- tion d'au moins un élément à caractéristiques variables causant au moins une anomalie, et la modification de la dispersion des caractéristiques variables dudit au moins un élément dans le but de supprimer ladite au moins une anomalie, et dans lequel l'étape d/ est répétée tant que ladite au moins une anomalie niest pas supprimoe. Z 5 Selon un mode de réalisation de la présente invention, le procédé comprend l'étape e/ consistant à répéter les étapes a/, b/, c/ et d/ jusqu'à ce qu'un ncmbre prédéterminé d' anomalies soit supprimé. Selon un mode de réalisation de la présente invention, so la valeur dinitialisation unique peut être produite par un géné rateur de valeurs aléatoires. Ces objets, caractéristiques et avantages, ainsi que dautres de la présente invention sont exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: la figure 1, précédemment décrite, représente schémati quement un exemple de circuit intogré classique; la figure 2, précédemment décrite, représente schémati quement un modèle informatique du circuit de la figure 1; la figure 3, précédemment décrite, représente schémati quement un fichier de simulation du circuit de la figure 1; les figures 4A et 4B, précédemment décrites, représen o tent schématiquement des modèles informatiques à caractéristiques variables d'éléments du circuit de la figure 1; la figure 5, précédemment décrite, représente schémati- quement un fichier de simulation du circuit de la figure 1 utili- sant les modèles des figures 4A et 4B; la figure 6, précèdemment décrite, illustre de manière simplifiée un procédé d'analyse de Monte-Carlo du circuit de la figure 1; la figure 7, précédemment décrite, illustre schémati quement une courbe d'analyse des résultats du procédé de la o figure 6; la figure 8 représente schématiquement un fichier de simulation selon la présente invention du circuit de la figure 1; la figure 9 illustre schématiquement un procèdé de simulation du circuit 1 au moyen du fichier de la figure 8; la figure 10 illustre schématiquement une courbe dianalyse des résultats du procédé de la figure 9; et la figure 11 illustre schématiquement une application dun procédé de simulation selon la présente invention. 3 0 De mêmes références représentent de mémes éléments dans les différentes figures. Seuls les éléments nécessaires à la compréhens ion de la présente invent ion ont été représentés sur les figures et sont décrits par la suite. En particulier, la réalisation de modèles informatiques propres à simuler des circuits ou des composants électroniques ne fait pas l'objet de la présente invention et n'a pas été détaillée. La figure 8 représente schématiquement un fichier de simulation 14 selon la présente invention du circuit de la figure 1. Le fichier 14 comprend un ensemble L" de liens informatiques entre les éléments du circuit et leurs modèles informatiques. L'impédance Z1 est liée au modèle dimpédance Z' décrit en rela- tion avec la figure 4A. Les transistors T1 et T2 sont liés au modèle de transistor T' décrit en relation avec la figure 4B. lo Selon la présente invention, les bornes de commande des modèles Z' et T' sont liées à un unique moyen 16 permettant de fournir les valeurs des caractéristiques variables R. C, a et p. Le moyen 16 reçoit un signal d'initialisation INI. Le fichier de simula- tion 14 comprend en outre une liste N classique des connexions entre les noeuds du circuit. Le moyen 16 unique est prévu pour donner, à chaque caractéristique R. C, a et, une valeur d'un ensemble prédéter- miné, liée de manière déterministe à la valeur d'initialisation INI. Pour chaque valeur dinitialisation INI, le moyen 16 produit un ensemble différent de valeurs dont chacune est affectée à l'une des caractéristiques variables R. C, a et des éléments du circuit. Dans le cas (non représenté) o le circuit doit être simulé au moyen de plusieurs fichiers de simulation particuliers, :5 les valeurs utilisées par chaque fichier de simulation parti- culier sont produites par le moyen 16 à partir d'une méme valeur INI. La figure 9 illustre schématiquement un procédé de simulation du circuit de la figure 1 au moyen du fichier de simu lation 14. Un ordinateur non représenté effectue un nombre n de simulations du circuit au moyen du fichier 14 à des instants successifs tl, t2,... tn. Un générateur de valeurs 18 fournit, lors d'une phase d'initialisation précédant chaque simulation, une valeur d'initialisation NTi (o i est compris entre 1 et n), 3 5 telles que les valeurs INI soient distinctes les unes des autres. L'ordinateur effectue chacune des simulations avec un ou plusieurs vecteurs de test DI communs à toutes les simulations. Pour chaque simulation i, le fichier 14 utilise ainsi des carac- téristiques variables dont les valeurs sont fixées de manière déterministe par la valeur d'initialisation INIi du moyen 16. Les résultats Doi de chaque simulation sont mémorisés en association avec la valeur dinitialisation INIi de la simulation concernée. La figure 10 est un exemple de courbe d'analyse des résultats DOi des simulations de la figure 9. La figure 10 illustre la fréquence f d'un signal fourni par la borne de sortie O du circuit en fonction du numéro de chaque simulation. Selon la présente invention, chaque numéro i de simulation est associé à sa valeur d'initialisation INIi. Dans 1'exemple représenté, la simulation de numéro j présente un dysfonctionnement, par exemple, une fréquence fortement différente par rapport à la fréquence fo attendue. Pour analyser ce dysfonctionnement, il suffit de fournir la valeur dinitialisation INIj au fichier de simulation 14, et de simuler à nouveau le circuit en mémorisant le ncmbre voulu de noeuds du circuit. Le procédé de simulation 2 0 selon la présente invention permet ainsi, sans accroître sensi- blement la quantité de données mémorisce pour chaque simulation, non seulement d'analyser statistiquement les risques de dysfonc- tionnement du circuit lorsque les caractéristiques variables des éléments du circuit varient aléatoirement avec des dispersions déterminées, mais aussi de retrouver immédiatement les valeurs des caractéristiques variables qui provoquent un dysfonction- nement. La présente invention permet également d'utiliser immé- diatement les valeurs des caractéristiques variables qui so provoquent le dysfonctionnement, pour une simulation permettant la recherche des éléments à mettre en cause. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à lhomme du métier. En particulier, lanalyse des résultats mémorisés permet tant de détecter si le circuit présente un dysfonctionnement ou non, par exemple en comparant les réponses mémorisées à des réponses attendues, pourront être mises en _uvre par un système automatique à la portée de l'homme du métier. L'homme du métier peut également adapter sans diffi culté s la présente invent ion à un système automat ique pour reproduire les simulations non satisfaisantes, pour détecter automatiquement quel élément est responsable du dysfonctionnement et pour corriger automatiquement le circuit. La figure 11 illustre une application de la présente 0 invention à un système automatique d'optimisation de conception de circuit. L'optimisation du circuit comporte les étapes successives suivantes: lors dune étape préliminaire 20, le fichier 14 de simulation d'un circuit à optimiser est fourni à un ordinateur. Des dispersions prédéterminces sont fixces pour les caractéris- tiques variables des éléments du circuit; a/ une valeur dinitialisation (INIi) est choisie de manière unique et sert à initialiser le fichier 14; b/ le fichier 14 est stimulé successivement avec diffé zo rents vecteurs de test prédéterminés (DI). Un nombre prédéterminé de réponses (Doi) du circuit à chaque vecteur de test, ainsi que la valeur dinitialisation INIi sont mémorisés; c/ les étapes a/ et b/ sont répétées un ncmbre prédéterminé n de fois. d/ si les réponses (DOi) mémorisces lors d'une étape b/ particulière (par exemple j) présentent des anomalies, la disper sion des caractéristiques d' au moins un élément susceptible de provoquer au moins une des anomalies est modifice, puis le circuit est stimulé de nouveau avec lesdits vecteurs de test et 3 0 avec la valeur d'initialisation INIj correspondant à 1'étape b/ particulière. L'étape d/ est répétée jusqu'à disparition de lanomalie. e/ les étapes a/, b/, c/ et d/ sont répétées jusqu'à ce qu'un nombre prédéterminé ou la totalité des anomalies soit supprimé. Si une vitesse de fonctionnement faible ou une consommation élevée sont considérées ccmme des dysfonctionne- ments, un tel système permet d'optimiser la consommation électri- que ou la vitesse du circuit. Ce système automatique d'optimisa- tion utilise le simulateur ccmme un outil permettant de détermi ner les performances du circuit puis la présente invention pour reproduire la ou les simulations présentant un dysfonctionnement ou les performances les moins bonnes pour déterminer les éléments responsables. Bien que la présente invention ait été décrite en o relation avec un circuit particulièrement simple, elle s' applique à des circuits quelconques, par exemple, comportant plusieurs millions de transistors. La présente invention s' applique à des circuits analogiques, à des circuits numériques ou à des circuits mixtes. De méme, les éléments à caractéristiques variables pourront être des éléments cmplexes tels que des éléments de traitement de signal numérique (DSP) ou des microprocesseurs. En outre, la présente invention s' applique à n'importe quels circuits, intégrés ou non, et à n'importe quel ensemble de circuits par exemple, des cartes d'ordinateur. Les adaptations o nécessaires sont à la portée de lhcmme du métier à partir des indications fonctionnelles données ci-dessus. REVENDICATIONS 1. Procédé de simulation d'un circuit électronique (2) comportant une pluralité d'éléments (Z1, T1, T2) ayant des carac- téristiques variables (R. C, a, p), comprenant une étape dini- tialisation consistant à donner à chaque caractéristique variable (R. C, a, p) une valeur dun ensemble de valeurs prédéterminées lié de facon déterministe à une unique valeur dinitialisatlon (INI) susceptible d'être mémorisée. 2. Procédé de simulation selon la revendication 1, comprenant les étapes successives consistant à: 0 a/ choisir de manière unique une valeur d'initiali sation (INIi) et effectuer l'étape dinitialisation; b/ stimuler successivement le circuit avec différents vecteurs de test prédéterminés (DI) et mémoriser un nombre prédé terminé de réponses (Doi) du circuit à chaque vecteur de test, ainsi que la valeur dinitialisation (INIi); et c/ répéter les étapes a/ et b/ un ncmbre prédéterminé de fois. 3. Procédé de simulation selon la revendication 2, comprenant l'étape consistant à: d/ si les réponses (Doi) mémorisées lors dune étape b/ particulière (j) présentent des anomalies, stimuler de nouveau le circuit avec lesdits vecteurs de test et avec la valeur dinitia lisation correspondante (INIj). 4. Procédé de simulation selon la revendication 3, dans 2 5 lequel des anomalies des réponses mémorisces consistent en une différence entre les réponses mémorisées et des réponses attendues. 5. Procédé de simulation selon la revendication 4, dans lequel le circuit est simulé au moyen d'un fichier de simulation o (14) comprenant une liste (N) des connexions entre les éléments (Z1, T1, T2) du circuit (2) et une liste de modèles (Zi, T') de chaque élément du circuit, les modèles de chaque élément ayant des caractéristiques variables (R. C, a, p) étant liés à un moyen - unique (16) de génération de l' ensemble de valeurs prédéterminces à partir d'une valeur dinitialisation (IN1) unique. 6. Procédé de simulation selon la revendication 5, dans lequel les caractéristiques variables (R. C, a, p) sont suscep tibles de varier suivant des dispersions prédéterminées, et dans lequel le moyen de génération (16) est susceptible de faire varier lesdites caractéristiques suivant lesdites dispersions. 7. Procédé de simulation selon la revendication 6, dans lequel des premières dispersions prédéterminées sont fixces lors o d'une étape préliminaire, et dans lequel l'étape d/ camprend en outre: la détermination d'au moins un élément à caractéris- tiques variables causant au moins une anomalie, et la modification de la dispersion des caractéristiques variables dudit au moins un élément dans le but de supprimer ladite au moins une anomalie, et dans lequel l'étape d/ est répé- tée tant que ladite au moins une anamalie n'est pas supprimée. 8. Procédé de simulation selon la revendication 7, comprenant 1'étape e/ consistant à répéter les étapes a/, b/, c/ o et d/ jusqu'à ce qu'un ncmbre prédéterminé danomalies soit supprimé. 9. Procédé de simulation selon la revendication 5 à 8, dans lequel la valeur d'initialisation (InI) unique peut étre