Brevet FR2826210A1 — publié le 20021220

L'invention concerne de façon générale un appareil et un procédé pour l'émission et la réception de données dans un système de communications du service mobile du type AMRC (accès multiple par répartition par code), et en particulier un appareil et un procédé d'émission/réception de données destiné à ajuster le facteur de fiabilité des bits de données avant une émission et à effectuer une combinaison pondérale des bits de données reçus en fonction du facteur de fiabilité des bits de données reçus pour améliorer les performances du système. Dans un système de communications, il est impossible de recevoir des signaux de transmission sans qu'une distorsion quelconque et des bruits n'y soient mélangés. En particulier, un système de communications du service mobile émettant et recevant des signaux par l'intermédiaire d'un réseau sans fil est plus sujet à la distorsion et aux bruits, en comparaison avec un système de communications câblé. Pour cette raison, divers procédés de réduction de l'effet de la distorsion et des bruits sur le système de communications du service mobile ont été proposés. Par exemple, pour réduire un taux d'erreurs sur des bits de 10-2 à 10-3 dans un environnement à bruit blanc additif gaussien (BBAG) utilisant la technique de modulation et la technique de codage habituelles, un rapport signal/bruit bas (RSB) d'environ 1 dB à 2 dB est exigé. Par ailleurs, pour obtenir les mêmes résultats dans un environnement à évanouissement par trajets multiples, il est nécessaire d'élever le rapport signal/bruit à environ 10 dB. Cependant, un procédé pour augmenter la puissance d'émission afin d'élever le rapport signal/bruit pour réduire le taux d'erreurs sur les bits peut diminuer de façon indésirable les performances d'ensemble du système. Par conséquent, pour réduire ou supprimer efficacement l'effet de l'évanouissement, c'est-à-dire l'effet de la distorsion ou des bruits, sans puissance supplémentaire ou perte de largeur de bande à la fois dans un équipement d'utilisateur (EU) et dans un Noeud B est très importante pour le système de communications du service mobile. L'une des techniques efficaces à cet effet est une technologie d'entrelacement de canaux combinée avec une technique de codage pour la limitation d'erreurs. La technologie d'entrelacement de canaux entrelace des bits de données d'émission avant l'émission pour disperser les données d'émission depuis une partie d'un signal où des bits de données risquent d'être endommagés vers différents emplacements au lieu de concentrer la partie sur un emplacement. Autrement dit, la technologie d'entrelacement empêche une erreur en paquet en permettant à des bits adjacents d'être affectés de façon aléatoire par un évanouissement. Par ailleurs, des codes utilisés pour la technique de codage pour la limitation d'erreurs sont divisés en un code sans mémoire et un code à mémoire. Le code sans mémoire comprend un code à blocs linéaires, tandis que le code à mémoire comprend un code à convolution et un turbocode. En outre, un dispositif destiné à effectuer un codage par la technique de codage pour la limitation d'erreurs est appelé un "codeur de canaux". En particulier, un système de communications du service mobile du futur a besoin d'une émission fiable de données multimédia à haute vitesse, en sorte qu'il a besoin d'une technique de codage de canaux plus puissante. Une technique de codage de canaux utilisant le turbocode présente des performances plus proches de la limite de Shannon en ce qui concerne le taux d'erreurs sur les bits (TEB), même à un faible rapport signal/erreur. Un signal de sortie d'un codeur de canaux utilisant le turbocode peut être divisé en bits systématiques et en bits de parité. On entend ici par "bits systématiques" des bits de données d'informations réelles devant être tranmsises, tandis que les "bits de parité" font référence à des bits ajoutés pour aider un récepteur à corriger une erreur possible de transmission. Cependant, même les signaux codés pour la limitation d'erreurs ne peuvent pas surmonter une erreur possible en paquet apparaissant dans les bits systématiques ou les bits de parité. Les bits systématiques et les bits de parité délivrés en sortie du codeur de canaux ont évidemment des priorités différentes. En d'autres termes, dans le cas où des erreurs apparaissent dans la transmission de données à un débit donné, il est possible d'effecteur un décodage plus correct lorsque les erreurs apparaissent dans les bits de parité que lorsqu'elles apparaissent dans les bits systématiques. La raison en est que, comme indiqué ci-dessus, les bits systématiques sont les bits de données d'informations réelles, tandis que les bits de parité sont les bits ajoutés pour aider le récepteur à corriger des erreurs de transmission dans le processus de décodage. La technique MSP (procédé de Mappage de Symboles basé sur la Priorité) peut augmenter les performances d'un système en diminuant la probabilité d'apparition d'erreurs dans les bits systématiques ayant une priorité supérieure à celle des bits de parité. La technique MSP utilise deux dispositifs d'entrelacement à un étage de sortie du codeur de canaux pour mapper les bits systématiques et les bits de parité sur les bits ayant des facteurs de fiabilité différents. Autrement dit, un émetteur existant n'utilisant pas la technique MSP entrelace ensemble sans discrimination les bits systématiques et les bits de parité avant l'émission. Par contre, un émetteur utilisant la technique MSP entrelace séparément les bits systématiques et les bits de parité, puis mappe pendant la modulation les bits ayant une priorité plus élevée sur une position de bit ayant un facteur de fiabilité plus élevé et les bits ayant une priorité plus basse sur une position de bit ayant un facteur de fiabilité plus bas. En conséquence, lorsqu'ils sont émis par la technique MSP, les bits ayant une priorité plus élevée ont un taux d'erreurs sur les bits inférieur à celui des bits ayant une priorité plus basse, ce qui contribue à augmenter la capacité de correction d'erreurs par le récepteur pendant un processus de décodage. La figure 1 des dessins annexés et décrits ci-après illustre un diagramme de constellation de signaux pour une modulation MAQ16 (modulation d'amplitude à quadrature à 16 aires), et la figure 2 illustre un diagramme de constellation de signaux pour une modulation MAQ64 (modulation d'amplitude à quadrature à 64 aires). En référence à la figure 1, les symboles à modulation MAQ16 sont constitués chacun de 4 bits et ont un diagramme de facteur de fiabilité [H,H,L,L] où H représente une position de bit ayant un facteur de fiabilité plus élevé et L représente une position de bit ayant un facteur de fiabilité plus bas. Autrement dit, les deux premiers bits ont un facteur de fiabilité plus élevé et les deux bits suivants ont un facteur de fiabilité plus bas. En référence à la figure 2, des symboles à modulation MAQ64 sont constitués chacun de 6 bits, et ont un diagramme de facteur de fiabilité [H,H,M,M,L,L] où H représente une position de bit de facteur de fiabilité plus élevé, M représente une position de bit de facteur de fiabilité moyen et L représente une position de bit de facteur de fiabilité plus bas. Il est donc possible de mapper les bits systématiques et les bits de parité entrelacés sur les positions de bits avec un facteur de fiabilité plus élevé, les positions de bits avec un facteur de fiabilité moyen et les positions de bits avec un facteur de fiabilité plus bas en fonction des priorités des bits systématiques et des bits de parité. Sur cette base, la technique MSP mappe les bits systématiques sur les positions de bits de facteur de fiabilité plus élevé, ce qui aboutit à une amélioration du taux d'erreurs sur les trames (TET) pendant l'émission. Ici, en ce qui concerne la fiabilité, dans un processus de modulation d'un symbole par l'émetteur, le symbole exprimant deux bits dans une macrorégion telle que les quadrants gauche/droit ou les quadrants supérieur/inférieur sur l'axe X/Y des figures 1 et 2, est qualifié comme ayant un "facteur de fiabilité plus élevé", et le symbole exprimant deux bits dans une macrorégion est qualifié comme ayant un "facteur de fiabilité plus bas". La figure 3 des dessins annexés et décrits ci-après illustre une structure d'un émetteur constituant un système de communications sans fin à accès par paquets de liaison descendante à haute vitesse (APLDHV) utilisant la technique MSP. En référence à la figure 3, des données d'émission sont séparées en bits systématiques et bits de parité par un codeur 112 de canaux, puis soumises à une adaptation de cadence au moyen d'un adaptateur 114 de cadence. Les bits systématiques et les bits de parité adaptés en cadence sont appliqués à un distributeur 116. Le distributeur 116 distribue les bits systématiques de priorité plus élevée à un premier dispositif d'entrelacement 118 et les bits de parité de priorité plus basse à un second dispositif d'entrelacement 120. Les bits systématiques entrelacés par le premier dispositif d'entrelacement 118 et les bits de parité entrelacés par le second dispositif d'entrelacement 120 sont délivrés en sortie en série par l'intermédiaire d'un convertisseur parallèle-série 122, puis appliqués à un modulateur 124. Le modulateur 124 effectue un mappage avant l'émission vers le récepteur des bits systématiques sur les positions de bits de facteur de fiabilité plus élevé et des bits de parité sur les positions de symboles de facteur de fiabilité plus bas. Comme décrit ci-dessus, la technique MSP mappe les bits systématiques de priorité plus élevée sur les positions de bits de facteur de fiabilité plus élevé, contribuant ainsi à une amélioration du taux d'erreurs sur les trames lors d'une transmission par paquets en liaison descendante à haute vitesse. Par ailleurs, étant donné que le système de communications du service mobile futur a besoin d'une émission fiable de données multimédia de haute qualité, haut rendement, haute capacité et haute vitesse, il est nécessaire d'associer la technique MSP à la transmission par paquets en liaison descendante à haute vitesse. Cependant, lorsque la technique MSP est utilisée dans un système utilisant une technique de demande automatique de répétition hybride (DAR-H), on suppose que les bits de priorité plus élevée sont mappés sur les positions de bits de facteur de fiabilité plus élevé même lors d'un réémission. Dans ce cas, l'effet d'un gain de codage peut être réduit, car les performances de décodage d'un turbodécodeur sont améliorées lorsque ses bits d'entrée ont un taux logarithmique de vraisemblance (TLV) homogène. L'invention propose une technique capable d'obtenir à la fois l'effet de codage et un gain en diversité, et capable aussi d'utiliser la caractéristique d'un turbodécodeur, dans un système utilisant la technique DAR-H. Un objet de l'invention est donc de proposer un appareil et un procédé d'émission/réception de données pour améliorer les performances d'un système de communications sans fil. Un autre objet de l'invention est de proposer un appareil et un procédé pour l'émission et la réception efficaces de données en combinant une technique MSP à une technique DAR-H. Un autre objet de l'invention est de proposer un appareil et un procédé pour obtenir l'effet d'un gain en diversité ou d'un gain en codage en affectant de façon adaptative des priorités des bits d'émission dans un émetteur pour un système de communications sans fil. Un autre objet encore de l'invention est de proposer un appareil et un procédé pour l'émission/réception de données destinés à maximiser un gain en codage en mappant un bit systématique sur une position de bit de facteur de fiabilité plus élevé lors d'une émission initiale et en mappant un bit systématique de parité sur une position de bit de facteur de fiabilité plus élevé lors de réémissions, pour les mêmes bits, dans un système de communications sans fil. Un autre objet encore de l'invention est de proposer un appareil et un procédé d'émission/réception de données destinés à augmenter la probabilité de décodage en mappant un bit systématique sur une position de bit de facteur de fiabilité plus élevé lors d'une émission initiale, puis en mappant de façon alternée un bit de parité et un bit systématique sur une position de bit de facteur de fiabilité plus élevé lors de réémissions, pour établir des valeurs TLV moyennes pour des bits d'entrée d'un décodeur de canaux. Un autre objet encore de l'invention est de proposer un appareil et un procédé d'émission/réception de données destinés à effectuer un décodage efficace en appliquant une pondération à des bits décodés sur la base du facteur de fiabilité de signaux réémis pendant une combinaison. Conformément à un premier aspect de l'invention, il est proposé un procédé d'émission de données constituées de bits de priorité plus élevée et de bits de priorité plus basse délivrés en sortie d'un codeur, utilisant un modulateur d'ordre élevé dans lequel un train de bits constitué d'au moins 3 bits représente un symbole et comprend une première partie de bit de facteur de fiabilité plus élevé et une seconde partie de bit de facteur de fiabilité plus bas. Le procédé comprend la modulation des bits de priorité plus élevée et des bits de priorité plus basse de faon que les bits de priorité plus élevée soient mappés sur la première partie de bit et que les bits de priorité plus basse soient également mappés sur la première partie de bit lors d'une émission initiale ; et la modulation des bits de priorité plus élevée et des bits de priorité plus basse de manière que les bits de priorité plus élevée soient mappés sur la seconde partie de bits et que les bits de priorité plus basse soient mappés sur la première partie de bits lors d'une réémission. Conformément à un deuxième aspect de l'invention, il est proposé un procédé pour la réémission de données constituée de bits de priorité plus élevée et de bits de priorité plus basse délivrés en sortie d'un codeur, utilisant un modulateur d'ordre élevé dans lequel un train de bits constitué d'au moins 3 bits représente un symbole et comprend une première partie de bits de facteur de fiabilité plus élevé et une seconde partie de bits de facteur de fiabilité plus bas. Le procédé comprend l'affectation de facteurs de fiabilité des bits de priorité plus élevée et des bits de priorité plus basse lors d'une demande de réémission ; et la modulation des bits de priorité plus élevée et des bits de priorité plus basse de façon que les bits de priorité plus élevée et les bits de priorité plus basse soient mappés sur la première partie de bits et la seconde partie de bits conformément aux facteurs de fiabilité affectés. Conformément à un troisième aspect de l'invention, il est proposé un appareil d'émission dans un système de communications du service mobile du type à accès multiples par répartition par code (AMRC). L'appareil d'émission comporte un turbocodeur destiné à recevoir un train de bits de données et à générer un train de bits d'informations et un train de bits de parité pour une correction d'erreurs ; un dispositif d'entrelacement destiné à entrelacer les bits d'informations et les bits de parité provenant du turbocodeur et à générer un train de bits d'informations entrelacés et un train de bits de parité entrelacés ; et un modulateur destiné à moduler M symboles d'informations, chaque symbole d'information comprenant une région de bits de facteur de fiabilité plus élevé et une région de bits de facteur de fiabilité plus bas, pour le mappage du train de bits d'informations entrelacés sur la région de bits de facteur de fiabilité plus élevé et du train de bits de parité entrelacés sur la région de bits de facteur de fiabilité plus bas lors d'une émission initiale, et pour le mappage du train de bits de parité entrelacés sur la région de bits de facteur de fiabilité plus élevé et du train de bits d'informations entrelacés sur la région de bits de facteur de fiabilité plus bas lors d'une demande de réémission. Conformément à un quatrième aspect de l'invention, il est proposé un appareil pour la réémission de données constituées de bits de priorité plus élevée et de bits de priorité plus basse délivrés en sortie d'un codeur, utilisant un modulateur d'ordre élevé dans lequel un train de bits constitué d'au moins 3 bits représente un symbole et comprend une première partie de bits de facteur de fiabilité plus élevé et une seconde partie de bits de facteur de fiabilité plus bas. L'appareil comporte une partie de décision de fiabilité destinée à affecter des facteurs de fiabilité des bits de priorité plus élevée et des bits de priorité plus basse lors d'une demande de réémission ; et un modulateur destiné à moduler les bits de priorité plus élevée et les bits de priorité plus basse de manière que les bits de priorité plus élevée et les bits de priorité plus basse soient mappés sur la première partie de bits et la seconde partie de bits conformément aux facteurs de fiabilité affectés. Conformément à un cinquième aspect de l'invention, il est proposé un procédé pour la réception de données dans lequel un train de bits constitué d'au moins 3 bits représente un symbole et comprend une première partie de bits de facteur de fiabilité plus élevé et une seconde partie de bits de facteur de fiabilité plus bas. Le procédé comprend la démodulation de bits codés existant dans la première partie de bits et de bits codés existant dans la seconde partie de bits lors d'une émission initiale ; la modulation des bits codés existant dans la première partie de bits et des bits codés existant dans la seconde partie de bits lors d'une réémission ; d'une pondération aux bits codés démodulés lors d'une émission initiale et d'au moins l'une des réémissions en fonction des facteurs de fiabilité, et la combinaison des mêmes bits codés ; et l'envoi d'une demande de réémission selon qu'une erreur est apparue ou non dans les bits d'informations décodés par les bits codés combinés. Conformément à un sixième aspect de l'invention, il est proposé un appareil pour la réception de données dans lesquelles un train de bits constitué d'au moins 3 bits représente un symbole et comprend une première partie de bits de facteur de fiabilité plus élevé et une seconde partie de bits de facteur de fiabilité plus bas. L'appareil comporte un démodulateur destiné à démoduler des bits codés existant dans la première partie de bits et des bits codés existant dans la seconde partie de bits lors d'une émission initiale ou d'une réémission ; tampon destiné à stocker temporairement les bits codés démodulés par le démodulateur lors de l'émission initiale et d'une réémission au moment d'une demande de réémission ; un combinateur pondéral destiné à appliquer une pondération à des bits codés stockés dans le tampon en fonction des facteurs de fiabilité et des bits codés démodulés par le démodulateur lors de la demande de réémission, et à combiner les mêmes bits codés ; un décodeur de canaux destiné à décoder les bits codés combinés par le combinateur pondéré en bits d'informations ; et un dispositif de contrôle de redondance cyclique (CRC) destiné à contrôler si une erreur est apparue dans les bits d'informations provenant du décodeur de canaux, et à transmettre la demande de réémission en fonction des résultats du contrôle CRC. L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemples nullement limitatifs et sur lesquels : la figure 1 est un diagramme de constellation de signaux pour une modulation MAQ16 dans un système de communications du service mobile du type AMRC ; la figure 2 est un diagramme de constellation de signaux pour une modulation MAQ64 dans un système de communications du service mobile du type AMRC ; la figure 3 illustre une structure d'un émetteur utilisant une technique MSP (procédé de mappage de symboles basé sur la priorité) dans un système de communications du service mobile AMRC ; la figure 4 illustre une structure d'un émetteur dans un système de communications du service mobile AMRC selon une forme de réalisation de l'invention ; la figure 5 illustre une structure détaillée du codeur de canaux montré sur la figure 4 ; la figure 6 illustre une structure d'un récepteur correspondant à l'émetteur de la figure 4, selon une forme de réalisation de l'invention ; la figure 7 illustre un exemple de mappage de bits systématiques et de bits de parité pour un codage au taux d'émission de 1/2 selon l'invention ; la figure 8 illustre un autre exemple d'un mappage de bits systématiques et de bits de parité pour le codage au taux d'émission de 1/2 selon l'invention ; la figure 9 illustre un autre exemple d'un mappage de bits systématiques et de bits de parité pour un codage au taux d'émission de 1/2 selon l'invention ; la figure 10 illustre un exemple d'un mappage de bits systématiques et de bits de parité pour un codage au taux d'émission de 3/4 selon l'invention ; la figure 11 illustre un autre exemple d'un mappage de bits systématiques et de bits de parité pour un codage au taux d'émission de 3/4 selon l'invention ; et la figure 12 illustre un autre exemple d'un mappage de bits systématiques et de bits de parité pour un codage au taux d'émission de 3/4 selon l'invention. Dans la description qui suit, on suppose qu'un codeur de canaux supporte des codages aux taux d'émission de 1/2 et 3/4, et qu'une modulation MAQ16 est sélectionnée parmi des modulations QPSK (modulation de phase à quatre états), 8PSK (modulation de phase à 8 aires), MAQ16 et MAQ64. Dans le cas d'un codage au taux d'émission de 1/2 (taux de codage symétrique), le codeur de canaux reçoit 1 bit et délivre en sortie 2 bits. De ces 2 bits, 1 bit est un bit systématique qui est un bit de données d'information réelle, et l'autre bit est un bit de parité pour la détection ou la correction d'une erreur. Dans le cas d'un codage au taux d'émission de 3/4 (taux de codage asymétrique), le codeur de canaux reçoit 3 bits et délivre en sortie 4 bits. Les bits de sortie sont constitués de 3 bits systématiques et de 1 bit de parité. Par ailleurs, des symboles à modulation MAQ16 ont un diagramme de facteur de fiabilité [H, H,L,L], et des symboles à modulation MAQ64 ont un diagramme de facteur de fiabilité [H,H,M,M,L,L] où H représente une position de bit ayant un facteur de fiabilité plus élevé, M représente une positon de bit ayant un facteur de fiabilité moyen et L représente une position de bit ayant un facteur de fiabilité plus bas. L'invention vise à mapper un bit ayant une priorité plus élevée (par exemple un bit systématique et un bit de queue) sur une position de bit de facteur de fiabilité plus élevé, et un bit de priorité plus basse (par exemple un bit de parité et un bit de parité de queue (sur une position de bit de facteur de fiabilité plus bas) , en fonction de priorités de bits codés. De plus, les diagrammes de facteur de fiabilité indiqués ci-dessus peuvent être changés et modifiés en fonction des caractéristiques du système. La demande DAR-H (demande automatique de répétition hybride) devant être associée à la technique MSP conformément à l'invention est une technique de commande de liaison pour corriger une erreur en réémettant les données erronées lors de l'apparition d'une erreur en paquet. La demande DAR-H est classée en une demande DAR-H de type II et une demande DAR-H de type III selon que des bits d'informations sont réémis ou non. Habituellement, une redondance incrémentielle complète (RIC) représente la demande DAR-H de type II. En outre, la demande DAR-H de type II est divisée en une combinaison de poursuite (CP) et une redondance incrémentielle partielle (RIP) selon que des bits de parité utilisés pour la réémission sont identiques ou non entre eux. Ici, une description de la forme de réalisation de l'invention sera donnée séparément en référence à la demande DAR-H du type II et à la demande DAR-H du type III. La figure 4 illustre un structure d'un émetteur dans un système de communications du service mobile du type AMRC selon une forme de réalisation de l'invention. En référence à la figure 4, une partie 402 de contrôle de redondance cyclique (CRC) reçoit une source de données d'émission, et ajoute un contrôle CRC pour un contrôle d'erreurs sur les données reçues. Un codeur 404 de canaux reçoit les données additionnées du contrôle CRC et code les données reçues en utilisant un code prescrit. Le "code prescrit" fait référence à un code pour délivrer en sortie des bits d'émission et des bits de limitation d'erreurs pour les bits d'émission en codant les données reçues. Par exemple, les bits d'émission deviennent des bits systématiques (S), et les bits de limitation d'erreurs deviennent des bits de parité (P). Comme mentionné ci-dessus, le code prescrit comprend un turbocode et un code à convolution systématique. Par ailleurs, le codeur de canaux code des données à un taux de codage prescrit. Le taux de codage prescrit détermine un rapport de bits systématiques à des bits de parité délivrés en sortie du codeur 404 de canaux. Par exemple, si le taux de codage prescrit est un taux de codage symétrique de 1/2, le codeur 404 de canaux reçoit 1 bit et délivre en sortie 1 bit systématique et 1 bit de parité. Par contre, si le taux de codage prescrit est un taux de codage asymétrique de 3/4, le codeur 404 de canaux reçoit 3 bits et délivre en sortie 3 bits systématiques et 1 bit de parité. On donnera ici une description de l'invention séparément pour les taux de codage de 1/2 et 3/4. Une structure détaillée du codeur 404 de canaux est illustrée sur la figure 5. Un adaptateur 406 de cadence effectue une adaptation de cadence par la répétition et la perforation des bits codés provenant du codeur 404 de canaux. Un distributeur 408 reçoit les bits systématiques et les bits de parité provenant de l'adaptateur 406 de cadence, et distribue les bits systématiques et les bits de parité à plusieurs dispositifs d'entrelacement. Par exemple, lorsque les dispositifs d'entrelacement comprennent un premier dispositif d'entrelacement 410 et un second dispositif d'entrelacement 412, le distributeur 408 distribue les bits systématiques et les bits de parité en deux groupes de bits ayant le même nombre de bits. Autrement dit, dans le cas du taux de codage asymétrique de 3/4, le distributeur 408 distribue deux bits systématiques à un premier dispositif d'entrelacement 410 et le bit systématique restant et le bit de parité à un second dispositif d'entrelacement 412. Cependant, dans le cas du taux de codage symétrique de 1/2, étant donné que le nombre des bits systématiques est égal au nombre des bits de parité, le distributeur 408 distribue les bits systématiques au premier dispositif d'entrelacement 410 et les bits de parité au second dispositif d'entrelacement 412. Les premier et second dispositifs d'entrelacement 410 et 412 reçoivent les bits codés provenant du distributeur 408 et entrelacent les bits codés reçus. Les bits codés peuvent comprendre les bits systématiques, les bits de parité ou une combinaison des bits systématiques et des bits de parité. Une partie 414 de décision de fiabilité reçoit les bits codés provenant du premier dispositif d'entrelacement 410 et du second dispositif d'entrelacement 412, et décide des facteurs de fiabilité devant être affectés aux bits codés reçus. Ici, la partie 414 de décision de fiabilité doit au préalable reconnaître une configuration de décision de fiabilité sur la base de la demande DAR-H et du taux de codage en utilisation. Divers exemples de la configuration de décision de fiabilité sont illustrés sur les figures 7 à 12. En outre, la partie 414 de décision de fiabilité délivre en sortie les bits codés en fonction des facteurs de fiabilité décidés. Par exemple, la partie 414 de décision de fiabilité décide d'un facteur de fiabilité plus élevé pour les bits systématiques et d'un facteur de fiabilité plus bas pour les bits de parité, lors d'une émission initiale. Par contre, lors d'une réémission provoquée par une demande de réémission, la partie 414 de décision de fiabilité selon l'invention décide du facteur de fiabilité d'une manière différente, comme indiqué ciaprès. Selon un premier procédé, la partie 414 de décision de fiabilité décide d'un facteur de fiabilité plus élevé pour les bits de parité et d'un facteur de fiabilité plus bas pour les bits systématiques, lors d'une réémission. Selon un deuxième procédé, la partie 414 de décision de fiabilité décide alternativement des facteurs de fiabilité pour les bits systématiques et les bits de parité à chaque réémission sur deux. Par exemple, la partie 414 de décision de fiabilité décide d'un facteur de fiabilité plus élevé pour les bits de parité lors d'une réémission de numéro impair, et décide d'un facteur de fiabilité plus élevé pour les bits systématiques lors d'une réémission de numéro pair. La réémission est effectuée par un ordre de réémission provenant d'une couche supérieure (non représentée) qui a reçu une demande de réémission provenant d'un récepteur. De plus, la partie 414 de décision de fiabilité décide différemment des facteurs de fiabilité en fonction des types de demandes DAR-H. Un convertisseur parallèle/série (P/S) 416 reçoit en parallèle les bits codés provenant de la partie 414 de décision de fiabilité et délivre en sortie les bits reçus en série. Par exemple, le convertisseur P/S 416 délivre préférentiellement en sortie les bits codés, pour lesquels un facteur de fiabilité plus élevé est décidé par la partie 414 de décision de fiabilité, puis délivre consécutivement en sortie les bits codés pour lesquels un facteur de fiabilité plus bas est décidé par la partie 414 de décision de fiabilité. Ceci a pour but de mapper les bits codés pour lesquels un facteur de fiabilité plus élevé est décidé sur les positions de bits de facteur de fiabilité plus élevé dans une opération de modulation effectuée ensuite. Un modulateur 418 mappe les bits codés provenant du convertisseur P/S 416 sur des symboles prescrits et transmet les bits codés mappés au récepteur. Par exemple, lors de l'utilisation de la modulation MAQ16, le modulateur 418 mappe les bits codés sur les symboles ayant une configuration de facteur de fiabilité de bits [H,H,L,L]. Un dispositif de commande 420 commande le fonctionnement d'ensemble de l'émetteur selon une forme de réalisation de l'invention. Le dispositif de commande 420 détermine d'abord un taux de codage et un mode de modulation devant être utilisés en fonction de l'état du canal radio en cours. Le dispositif de commande 420 commande un taux de codage du codeur de canaux 404 en fonction du taux de codage déterminé, et commande aussi le modulateur 418 en fonction du mode de modulation déterminé. De plus, le dispositif de commande 420 commande une configuration de distribution du distributeur 408 en fonction du taux de codage déterminé et du mode de modulation. Bien que la partie 414 de décision de fiabilité et le convertisseur P/S 416 soient construits séparément sur la figure 4, ils peuvent être rassemblés en une structure dans une autre forme de réalisation. Dans ce cas, une nouvelle section de décision de fiabilité reçoit les bits codés provenant du premier dispositif d'entrelacement 410 et du second dispositif d'entrelacement 412, décide des facteurs de fiabilité devant être affectés aux bits codés respectifs, et délivre séquentiellement en sortie les bits codés en fonction des facteurs de fiabilité affectés. La nouvelle section de décision de fiabilité délivre préférentiellement en sortie les bits codés affectés d'un facteur de fiabilité plus élevé sur une base bit par bit, puis délivre consécutivement en sortie les bits codés affectés d'un facteur de fiabilité plus bas sur une base bit par bit. Autrement dit, la nouvelle section de décision de fiabilité délivre en sortie les bits codés en série. En variante, la même opération peut être exécutée en n'utilisant que le convertisseur P/S de la figure 4. Dans ce cas, le convertisseur P/S reçoit les bits codés provenant du premier dispositif d'entrelacement 410 et du second dispositif d'entrelacement 412, délivre préférentiellement en sortie les bits codés devant être affectés du facteur de fiabilité plus élevé, puis délivre en sortie les bits codés devant être affectés du facteur de fiabilité plus bas. Bien que l'émetteur de la figure 4 comprenne séparément la partie 414 de décision de fiabilité pour décider des facteurs de fiabilité des bits codés lors de l'émission initiale et d'une réémission, le distributeur 408 peut décider des facteurs de fiabilité avant l'entrelacement des bits codés dans une autre forme de réalisation. A savoir, le distributeur 408 décide des facteurs de fiabilité pour les bits codés reçus en fonction d'une configuration de décision de fiabilité prescrite, puis distribue les bits codés au premier dispositif d'entrelacement 410 et au second dispositif d'entrelacement 412 en fonction des facteurs de fiabilité décidés. Dans ce cas, la partie 414 de décision de fiabilité de la figure 4 est inutile. Dans cette structure, l'ordre de réémission provenant de la couche supérieure doit être appliqué au distributeur 408. La figure 5 illustre une structure détaillée du codeur 404 de canaux représenté sur la figure 4. Le codeur de canaux de la figure 5 utilise un code R=1/6 adopté dans le projet de partenariat de 3ème génération (3GPP) . En référence à la figure 5, lors de la réception d'une trame d'émission, le codeur de canaux délivre en sortie la trame d'émission intacte sous la forme d'une trame X de bits systématiques. La trame d'émission est également appliquée à un codeur 510 de premier canal, et le codeur 510 de premier canal effectue un codage sur la trame d'émission et délivre en sortie deux trames de bits de parité différentes Y1 et Y2. De plus, la trame d'émission est également appliquée à un dispositif d'entrelacement 512, et celui-ci entrelace la trame d'émission. La trame d'émission entrelacée intacte est émise sous la forme d'une trame de bits systématiques entrelacée X'. La trame d'émission entrelacée est appliquée à un codeur 504 de second canal, et le codeur 504 du second canal effectue un codage sur la trame d'émission entrelacée et délivre en sortie deux trames de parité différentes Z1 et Z2. La trame X de bits systématiques est constituée d'une unité d'émission de X1, X2, ..., XN et la trame entrelacée X' de bits systématiques est constituée d'une unité d'émission de X'1, X'2, ..., X'N. La trame Y1 de bits de parité est constituée d'une unité d'émission y11, y12, y1N et la trame Y2 de bits de parité est constituée d'une unité d'émission y21, y22, ..., Y2N. Enfin, la trame Z1 de bits de parité est constituée d'une unité d'émission Z11, Z12, ..., ZN, et la trame Z2 de bits de parité est constituée d'une unité d'émission Z21, Z22, ..., Z2N. La trame X de bits systématiques, la trame entrelacée X' de bits systématiques et les quatre trames différentes de bits de parité Y1, Y2, Z1 et Z2 sont appliquées à un dispositif de perforation ou de suppression 516. Le dispositif 516 perfore la trame X de bits systématiques, la trame entrelacée X' de bits systématiques et les quatre trames différentes de bits de parité Y1, Y2, Z1 et Z2 en fonction d'une configuration de perforation fournie par le dispositif de commande (AMCS) 420, et délivre exclusivement en sortie des bits systématiques S et des bits de parité P souhaités. Ici, la configuration de perforation est déterminée en fonction d'un taux de codage du codeur de canaux 404 et du type de demande DAR-H en utilisation. Des exemples de configurations de perforation sont définis sous la forme Equation(1) Equation(2) Des exemples de configurations de perforation des équations (1) et (2) sont utilisés lorsque la demande DAR-Q de type III (CP et RIP) est utilisée et lorsque le codeur de canaux 404 a un taux de codage de 1/2. Si la demande DAR-H de type II (RIC) est utilisée, le dispositif de perforation 516 doit utiliser une configuration de perforation pour perforer les bits systématiques lors d'une réémission. Par exemple, une configuration de perforation pour la demande DAR-H de type II devient "010010" Si l'on suppose que le dispositif de perforation 516 utilise la configuration de perforation de l'équation (1), le dispositif de perforation 516 délivre en sortie X et Y1 et perfore les autres entrées conformément à la configuration de perforation "110000" lors d'une émission initiale. Par contre, le dispositif de perforation 516 délivre en sortie X et Z2 et perfore les autres bits conformément à la configuration de perforation "100001" lors d'une réémission. Dans un autre exemple, si l'on suppose que le dispositif de perforation 516 utilise la combinaison de perforation de l'équation (2), le dispositif de perforation 516 délivre en sortei X et Y1 et perfore les autres entrées conformément à la configuration de perforation "110000" lors d'une émission initiale. Par contre, le dispositif de perforation 516 délivre en sortie X et Z1 et perfore les autres bits conformément à la combinaison de perforation "100010" lors d'une réémission. Cependant, lorsqu'un utilise un code R=1/3 adopté dans le projet de partenariat 3GPP, le codeur de canaux peut être réalisé à l'aide du premier codeur de canaux 510 et du dispositif de perforation 516 de la figure 5. La figure 6 illustre une structure d'un récepteur correspondant à l'émetteur de la figure 4, selon une forme de réalisation de l'invention. En référence à la figure 6, un démodulateur 602 reçoit des données émises depuis l'émetteur et démodule les données reçues conformément à un mode de démodulation correspondant au mode de modulation utilisé dans le modulateur 418 de l'émetteur. Un convertisseur série/parallèle (S/P) 604 reçoit les bits codés démodulés provenant du démodulateur 602, en série, puis délivre en parallèle en sortie les bits codés reçus. Par exemple, si le modulateur 418 de l'émetteur utilise la modulation MAQ16, le convertisseur S/P 604 commute les bits codés reçus de 2 bits (dans une unité de 2 bits), et délivre en sortie les 2 premiers bits à un premier dispositif de désentrelacement 606 et les deux bits suivants à un second dispositif de désentrelacement 608. En particulier, lorsque le modulateur 418 de l'émetteur utilise la modulation MAQ16 et le taux de codage symétrique 1/2, le convertisseur S/P 604 délivre en sortie les bits systématiques au premier dispositif de désentrelacement 606 et les bits de parité au second dispositif de désentrelacement 608. Par contre, si le modulateur 418 de l'émetteur utilise la modulation MAQ64 et le taux de codage symétrique 1/2, le convertisseur S/P 604 commute les bits codés reçus en 3 bits (dans une unité de 3 bits) et délivre en sortie les 3 premiers bits au premier dispositif de désentrelacement 606 et les 3 bits suivants au second dispositif de désentrelacement 608. Les premier et second dispositifs de désentrelacement 606 et 608 reçoivent les bits codés provenant du convertisseur S/P 604, et effectuent un désentrelacement sur les bits codés reçus. Les opérations de désentrelacement des premier et second dispositifs de désentrelacement 606 et 608 doivent correspondre aux opérations d'entrelacement effectuées par les premier et second dispositifs d'entrelacement 410 et 412 de l'émetteur. Autrement dit, le premier dispositif de désentrelacement 606 et le second dispositif de désentrelacement 608 doivent reconnaître au préalable la configuration d'entrelacement utilisée par les premier et second dispositifs d'entrelacement 410 et 412 de l'émetteur, afin de réaliser au préalable un accord sur l'information de configuration d'entrelacement entre l'émetteur et le récepteur. Par exemple, l'émetteur peut fournir au préalable au récepteur l'information de configuration d'entrelacement en tant qu'information de système avant l'établissement d'un appel. Un combinateur pondéral 610 combine les bits systématiques et les bits de parité émis initialement avec les bits systématiques et les bits de parité réémis, respectivement. La combinaison est effectuée sur les mêmes bits systématiques et bits de parité reçus lors de l'émission initiale et d'une réémission. Par conséquent, lorsqu'on utilise la combinaison CP en tant que demande DAR-H, les bits systématiques et les bits de parité reçus lors d'une émission initiale sont identiques à ceux reçus à chaque réémission, en sorte que le combinateur pondéral 610 combine par sommation les bits systématiques et les bits de parité. De plus, le combinateur pondéral 610 effectue une combinaison en appliquant des pondérations différentes selon que les bits codés sont mappés sur les positions de bits ayant un facteur de fiabilité plus élevé ou les positions ayant un facteur de fiabilité plus bas. Autrement dit, le combinateur pondéral 610 applique une pondération plus élevée (lourde) aux bits systématiques ou aux bits de parité mappés sur les positions de bits ayant un facteur de fiabilité plus élevé, et une pondération basse (légère) aux bits systématiques ou aux bits de parité mappés sur les positions de bits ayant un facteur de fiabilité plus bas. En conséquence, les bits systématiques ou les bits de parité mappés sur les positions de bits ayant un facteur de fiabilité plus élevé ont une pondération supérieure à celle des bits systématiques ou des bits de parité mappés sur les positions de bits ayant un facteur de fiabilité plus bas. Le combinateur pondéral 610 alloue les pondérations en considérant une probabilité d'apparition d'erreurs des bits mappés sur les positions de bits ayant un facteur de fiabilité plus élevé et une probabilité d'apparition d'erreurs des bits mappés sur les positions de bits ayant un facteur de fiabilité plus bas. Par exemple, le combinateur pondéral 610 alloue une pondération de 0,66 pour les bits mappés sur les positions de bits ayant un facteur de fiabilité plus élevé et une pondération de 0,34 pour les bits mappés sur les positions de bits ayant un facteur de fiabilité plus bas. Un décodeur 612 de canal reçoit des bits codés constitués des bits systématiques et des bits de parité combinés provenant du combinateur pondéral 610, et décode les bits codés reçus en fonction d'une technique de décodage prescrite. Ici, la technique de décodage prescrite consiste à recevoir les bits systématiques et les bits de parité et à décoder les bits systématiques, et la technique de décodage prescrite est déterminée par la technique de codage de l'émetteur. Un dispositif de contrôle de redondance cyclique (CRC) 614 reçoit les bits décodés provenant du décodeur 612 de canal, et vérifie le contrôle CRC ajouté aux bits reçus pour déterminer si des erreurs sont apparues dans les bits reçus. S'il est déterminé qu'aucune erreur n'est apparue dans les bits reçus, le dispositif de contrôle CRC 614 délivre en sortie les bits reçus, et transmet à un accusé de réception ACK à l'émetteur pour accuser réception des bits reçus. Par contre, s'il est déterminé que des erreurs sont apparues dans les bits reçus, le dispositif de contrôle CRC 614 transmet un accusé de réception négatif (NACK) à l'émetteur pour demander une réémission des bits erronés. Un tampon 616 stocke en tampon (stocke temporairement) les bits systématiques et les bits de parité délivrés en sortie par le premier dispositif de désentrelacement 606 et le second dispositif de désentrelacement 608, et applique les bits systématiques et les bits de parité stockés au combinateur pondéral 610 en réponse à la demande de réémisson provenant du dispositif de contrôle CRC 614. Ceci a pour but d'autoriser le combinateur pondéral 610 à effectuer une combinaison pondérale des bits systématiques et des bits de parité délivrés en sortie par les premier et second dispositifs de désentrelacement 606 et 608 en réponse à la demande de réémission. Cependant, le tampon 616 est initialisé à la réception d'un accusé ACK provenant du dispositif de contrôle 614, ce qui a pour effet d'éliminer les bits systématiques et les bits de parité qui y sont stockés. Avant de décrire plus en détail les opérations effectuées par des formes appréciées de réalisation, on décrira brièvement les conditions de fonctionnement des formes de réalisation. Une première forme de réalisation de l'invention propose un émetteur et un récepteur supportant la technique MSP et la technique DAR-H dans un système de communications du service mobile du type AMRC utilisant un taux de codage 1/2. Une deuxième forme de réalisation de l'invention propose un émetteur et un récepteur supportant la technique MSP et la technique DAR-H dans un système de communications du service mobile du type AMC utilisant un taux de codage 3/4. En outre, l'invention divise la demande du type DAR-H supportée par les première et deuxième formes de réalisation et propose des formes de réalisation séparées supportant les types DAR-H divisés. En outre, l'invention propose trois procédés pour décider des facteurs de fiabilité pour les bits codés devant être émis lors d'une réémission. On décrira à présent en détail les fonctionnements des formes appréciées de réalisation de l'invention en référence aux dessins d'accompagnement. 1. Première forme de réalisation (avec un taux de codage de 1/2) On décrira en détail ci-dessous le fonctionnement de la première forme de réalisation de l'invention en référence aux dessins d'accompagnement. On suppose d'abord que la première forme de réalisation de l'invention utilise le taux de codage 1/2, utilise la combinaison de poursuite CP et la redondance incrémentielle partielle RIP en tant que demande du type DAR-H, et utilise la combinaison de perforation de l'équation (1). De plus, on donnera une description détaillée du fonctionnement, séparée pour les différents types de demandes DAR-H, incluant CP, RIP et RIC. 1.1 Combinaison CP (combinaison de poursuite) utilisée en tant que demande du type DAR-H On décrira d'abord une opération d'émission de données en référence à la structure de l'émetteur d'accès par paquet à une liaison descendante à haute vitesse (HSDPA) montrée sur la figure 4. La partie de contrôle de redondance cyclique 402 ajoute un contrôle CRC aux données d'émission, et les données additionnées du contrôle CRC sont codées avec un code prescrit par le codeur 404 de canal. Autrement dit, le codeur 404 de canal délivre en sortie des bits systématiques (bits S) qui sont des bits de données d'informations réelles et des bits de parité (bits P) pour la limitation des erreurs dans les données émises, au moyen d'un codage. Le codeur de canal 404, utilisant le taux de codage symétrique 1/2, délivre en sortie les bits S et les bits P à la même cadence. On décrira plus en détail le fonctionnement du codeur 404 de canal en référence à la figure 5. La source de données additionnées du contrôle CRC est délivrée en sortie sous la forme des bits S X, et, dans le même temps, appliquée au premier codeur de canal 510. La source de données appliquées au premier codeur de canal 510 est codée en différents bits P Y1 et Y2 à un taux de codage prescrit. En outre, la source de données est entrelacée par le dispositif d'entrelacement 512, puis est appliquée au second codeur de canal 514. Les données entrelacées appliquées au second codeur de canal 514 sont délivrées en sortie sous forme d'autres bits S X'. En outre, les données entrelacées appliquées au second codeur de canal 514 sont codées en différents bits P Z1 et Z2 à un taux de codage prescrit. Le dispositif de perforation 516 perfore les bits S X et X' , et les bits P Y1, Y2, Z1 et Z2 conformément à une configuration de perforation prescrite, et délivre en sortie les bits S et bits P finalement obtenus à un taux de codage souhaité. Comme indiqué précédemment, si la demande du type DAR-H est une combinaison CP, la configuration de perforation lors d'une émission initiale est identique à la configuration de perforation lors d'une réémission. Autrement dit, lorsqu'on utilise la combinaison CP en tant que demande du type DAR-H, les bits émis lors de l'émission initiale sont identiques à ceux émis lors d'une réémission. La configuration de perforation est soit préalablement reconnue par le dispositif de perforation 516, soit fournie depuis l'extérieur. Sur la figure 5, le codeur de canal reçoit la configuration de perforation de l'extérieur. Les symboles codés constitués des bits S et des bits P provenant du codeur de canal 404 sont appliqués à l'adaptateur de cadence 406. L'adaptateur de cadence 406 soumet les bits codés à une adaptation de cadence. L'adaptation de cadence est communément effectuée par des opérations de répétition et de perforation sur les bits codés, lorsqu'un canal de transport est soumis à un multiplexage ou lorsque les bits de sortie du codeur de canal ne sont pas en nombre égal à celui des symboles transmis dans l'air. Les bits codés dont la cadence est adaptée par l'adaptateur de cadence 406 sont divisés en bits S et bits P et appliqués au distributeur 408. Les bits S et bits P appliqués au distributeur 408 sont distribués à plusieurs dispositifs d'entrelacement. Par exemple, lorsqu'il y a deux dispositifs d'entrelacement 410 et 412, le dispositif 408 distribue les bits S et les bits P en nombres identiques. Autrement dit, étant donné que le codeur de canal 404 utilise le taux de codage 1/2, le distributeur 408 distribue les bits S au premier dispositif d'entrelacement 410 et les bits P au second dispositif d'entrelacement 412. Les bits S et les bits P distribués par le distributeur 408 sont entrelacés par le premier dispositif d'entrelacement 410 et le second dispositif d'entrelacement 412, respectivement. La configuration d'entrelacement du premier dispositif d'entrelacement 410 et du second dispositif d'entrelacement 412 est déterminée à l'avance, et l'information de configuration d'entrelacement déterminée doit également être reconnue par le récepteur. Les bits S et les bits P entrelacés, provenant des premier et second dispositifs d'entrelacement 410 et 412, sont appliqués à la partie 414 de décision de fiabilité. La partie 414 décide des facteurs de fiabilité pour les bits S et les bits P entrelacés. Les facteurs de fiabilité décidés indiquent les fiabilités des symboles devant être mappés sur des symboles spécifiques dans l'étage suivant du modulateur 418. Ici, la partie 414 de décision de fiabilité doit reconnaître le taux de codage 1/2 défini au préalable pour déterminer les facteurs de fiabilité pour les bits S et les bits P. La décision de fiabilité par la partie 414 de décision de fiabilité peut être exécutée par les trois procédés suivants. Un premier procédé consiste à émettre les mêmes bits S et bits P lors d'une émission initiale et d'une réémission, et à décider de façon égale des facteurs de fiabilité des bits S et des bits P émis lors de l'émission initiale et de la réémission. Autrement dit, la partie 414 de décision de fiabilité décide d'un facteur de fiabilité plus élevé pour les bits S et d'un facteur de fiabilité plus bas pour les bits P, qu'il s'agisse de l'émission initiale ou d'une réémission. La figure 7 illustre les bits S et les bits P avec les facteurs de fiabilité décidés par ce procédé, mappés sur les symboles correspondants. Comme illustré sur la figure 7, les bits S sont mappés sur les positions de bits ayant un facteur de fiabilité plus élevé et les bits P sont mappés sur les positions de bits ayant un facteur de fiabilité plus bas, qu'il s'agisse d'une émission initiale ou d'une réémission. Un deuxième procédé consiste à émettre les mêmes bits S et bits P lors d'une émission initiale et d'une réémission, et de décider des facteurs de fiabilité inverses des bits S et des bits P émis lors d'une émission initiale et d'une réémission. Autrement dit, la partie 414 de décision de fiabilité décide d'un facteur de fiabilité plus élevé pour les bits S et d'un facteur de fiabilité plus bas pour les bits P lors d'une émission initiale. Par contre, la partie 414 de décision de fiabilité décide d'un facteur de fiabilité plus bas pour les bits S et d'un facteur de fiabilité plus élevé pour les bits P lors de réémissions, quel que soit le nombre de réémissions. La figure 8 illustre les bits S et les bits P avec les facteurs de fiabilité décidés par ce procédé, mappés sur les symboles correspondants. Comme illustré sur la figure 8, les bits S sont mappés sur les positions de bits ayant un facteur de fiabilité plus élevé lors d'une émission initiale, mais les bits P sont mappés sur les positions de bits ayant un facteur de fiabilité plus élevé lors d'une réémission. Il est possible de maximiser un gain de codage en appliquant le deuxième procédé à la partie 414 de décision de fiabilité. Un troisième procédé consiste à émettre les mêmes bits S et bits P lors d'une émission initiale et d'une réémission, et de décider de façon alternée des fiabilités des bits S et des bits P à toutes les deux réémissions. Autrement dit, la partie de décision de fiabilité 414 décide d'un facteur de fiabilité plus élevé pour les bits S et d'un facteur de fiabilité plus bas pour les bits P lors d'une émission intiale. Par contre, la partie de décision de fiabilité 414 décide d'un facteur de fiabilité plus bas pour les bits S et d'un facteur de fiabilité plus élevé pour les bits P lors d'une première réémission. La partie 414 de décision de fiabilité décide, en variante, d'un facteur de fiabilité plus élevé pour les bits S et d'un facteur de fiabilité plus bas pour les bits P lors d'une deuxième réémission. La figure 9 illustre les bits S et les bits P dont les facteurs de fiabilité sont décidés par ce procédé, mappés sur les symboles correspondants. Comme illustré sur la figure 9, les bits S et les bits P sont émis avec des facteurs de fiabilité différents lors d'une réémission sur deux, en sorte qu'il est possible d'augmenter la probabilité de décodage en établissant la moyenne des valeurs de taux logarithmique de vraisemblance (TLV) des bits d'entrée du codeur de canal 404. Par ailleurs, la partie 414 de décision de fiabilité délivre séparément en sortie des bits S et les bits P ayant les facteurs de fiabilité décidés. Autrement dit, la partie 414 de décision de fiabilité délivre en sortie les bits S ou les bits P pour lesquels un facteur de fiabilité plus élevé est décidé par l'intermédiaire d'une ligne de sortie, et les bits S ou les bits P pour lesquels un facteur de fiabilité plus bas est décidé par l'intermédiaire d'une autre ligne de sortie. Les bits S et les bits P délivrés en sortie de la partie 414 de décision de fiabilité par des lignes de sortie différentes sont appliqués au convertisseur P/S 416, en parallèle. Le convertisseur P/S 416 délivre en série les bits S et les bits P fournis, conformément au facteur de fiabilité décidé. Par exemple, le convertisseur P/S 416 délivre d'abord en sortie les bits S ou les bits P pour lesquels un facteur de fiabilité plus élevé est décidé, puis délivre consécutivement en sortie les bits S ou les bits P pour lesquels un facteur de fiabilité plus bas est décidé. En variante, le convertisseur P/S 4&6 peut d'abord délivrer en sortie les bits S ou les bits P pour lesquels un facteur de fiabilité plus bas est décidé, puis délivrer consécutivement en sortie les bits S ou les bits P pour lesquels un facteur de fiabilité plus élevé est décidé. Ici, la partie 414 de décision de fiabilité et le convertisseur P/S 416 sont construits séparément. Cependant, le convertisseur P/S 416 peut être supprimé. Dans ce cas, la partie 414 de décision de fiabilité délivre séquentiellement en sortie les bits S ou les bits P en fonction des facteurs de fiabilité décidés. Les bits S et les bits P délivrés en sortie en série par le convertisseur P/S 416 sont mappés sur des symboles spécifiques dans le modulateur 418, puis émis vers le récepteur. Par exemple, lorsqu'on utilise une modulation MAQ16, le modulateur 418 possède la configuration de fiabilité de symboles [H,H,L,L]. Par conséquent, le modulateur 418 mappe les bits S ou les bits P pour lesquels un facteur de fiabilité plus élevé est décidé sur les positions de bits "H" dans la configuration de fiabilité de symboles, et mappe les bits S ou les bits P pour lesquels un facteur de fiabilité plus bas est décidé sur les positions de bits "L" dans la configuration de fiabilité de symboles. Le modulateur 418 a l'un des formats de mappage montrés sur les figures 7 à 9 en fonction des procédés pour décider des facteurs de fiabilité. On décrira maintenant une opération de réception de données en référence à la structure du récepteur HSDPA, montré sur la figure 6, correspondant à l'émetteur. Il convient de noter que dans la description de l'opération de réception de données, les bits S et les bits P font référence à des bits codés. Par conséquent, dans la description qui suit, l'expression "bits codés" s'applique tout aussi bien aux bits S qu'aux bits P. Le démodulateur 602 reçoit des données émises depuis l'émetteur, et démodule les données reçues en bits codés en fonction d'un mode de démodulation correspondant au mode de modulation utilisé dans le modulateur 418 de l'émetteur. Le convertisseur S/P 604 reçoit en série les bits codés démodulés provenant du démodulateur 602 et délivre en sortie les bits codés en parallèle. Par exemple, si le modulateur 418 de l'émetteur utilise un mode de modulation MAQ16, le convertisseur S/P 604 délivre en sortie les deux premiers bits au premier dispositif de désentrelacement 606 et les deux bits suivants au second dispositif de désentrelacement 608. Les premier et second dispositifs de désentrelacement 606 et 608 reçoivent les bits codés triés provenant du convertisseur S/P 604, et effectuent un désentrelacement sur les bits codés reçus. L'opération de désentrelacement effectuée par les premier et second dispositifs de désentrelacement 606 et 608 doit correspondre à l'opération d'entrelacement effectuée par les dispositifs d'entrelacement 410 et 412 de l'émetteur. Autrement dit, les premier et second dispositifs de désentrelacement 606 et 608 effectuent un désentrelacement qui correspond à la configuration d'entrelacement utilisée par les dispositifs d'entrelacement 410 et 412 de l'émetteur. Les bits codés désentrelacés provenant des premier et second dispositifs de désentrelacement 606 et 608 sont appliqués au combinateur pondéré 610 et soumis à une combinaison pondérée. Autrement dit, le combinateur pondéré 610 combine les bits codés reçus lors de l'émission initiale avec les mêmes bits codés reçus lors d'une réémission. S'il y a eu plusieurs réémissions, le combinateur pondéré 610 combine les bits codés reçus à chaque réémission avec les bits codés reçus lors de l'émission initiale. La combinaison, comme indiqué précédemment, est effectuée sur les mêmes bits codés. Dans la réalisation de la combinaison, le combinateur pondéré 610 applique des pondérations proportionnelles aux facteurs de fiabilité des bits codés. Autrement dit, même pour les mêmes bits codés, le combinateur pondéré 610 applique une pondération plus élevée aux bits codés mappés sur les positions de bits ayant un facteur de fiabilité plus élevé et une pondération plus basse aux bits codés mappés sur les positions de bits ayant un facteur de fiabilité plus bas. Les pondérations WH et WL sont appliquées en considérant la probabilité d'apparition d'erreurs des bits codés mappés sur les positions de bits ayant un facteur de fiabilité plus élevé et la probabilité d'apparition d'erreurs des bits codés mappés sur les positions de bits ayant un facteur de fiabilité plus bas. Par exemple, les pondérations WH et WL sont définies sous la forme Equation(3) Dans l'équation (3), PH représente une probabilité d'apparition d'erreur des bits codés mappés sur les positions de bits ayant un facteur de fiabilité plus élevé, et PL représente une probabilité d'apparition d'erreur des bits codés mappés sur les positions de bits ayant un facteur de fiabilité plus bas. En outre, WH représente une pondération allouée aux bits codés mappés sur les positions de bits ayant un facteur de fiabilité plus élevé, et WL représente une pondération allouée aux bits codés mappés sur les positions de bits ayant un facteur de fiabilité plus bas. L'équation (4) ci-dessous montre un exemple dans lequel le combinateur pondéré 610 effectue une combinaison en appliquant les pondérations aux mêmes bits codés reçus lors d'une émission initiale et lors d'une réémission. Autrement dit, il est possible d'expliquer la combinaison pondérée en utilisant l'équation (4). Equation(4) Dans l'équation (4), N représente le nombre total d'émissions et satisfait à N=i+j. En outre, SLcom représente une somme calculée en combinant les bits codés SL, émis i fois, mappés sur les positions de bits ayant un facteur de fiabilité plus bas, avec la pondération WL, et SHcom représente une somme calculée en combinant les bits codés SH, émis j fois, mappés sur les positions de bits ayant un facteur de fiabilité plus élevé, avec la pondération WH. SLcom et SHcom dans l'équation (4) peuvent être définis sous la forme Equation(5) Equation (6) Pour effectuer la combinaison pondérée, le combinateur pondéré 610 doit reconnaître les bits codés reçus précédemment. Par conséquent, les bits codés reçus précédemment sont envoyés du tampon 616 au combinateur pondéré 610. Le tampon 616 détermine s'il faut stocker les bits codés reçus précédemment sur la base des résultats du contrôle d'erreurs provenant du dispositif de contrôle CRC 614. Autrement dit, les bits codés stockés dans le tampon 616 sont les bits codés pour lesquels une demande de réémission a été envoyée à l'émetteur par suite de l'apparition d'erreurs. Le combinateur pondéré 610 applique les bits codés, combinés de façon pondérée, au décodeur 612 de canal. Cependant, le combinateur pondéré 610 ne peut pas effectuer une combinaison pondérée sur les bits codés provenant du premier dispositif de désentrelacement 606 et du second dispositif de désentrelacement 608 lors d'une émission initiale. Par conséquent, lors de l'émission initiale, le combinateur pondéré 610 fournit les bits codés intacts provenant des premier et second dispositifs de désentrelacement 606 et 608 au décodeur de canal 612. Le décodeur de canal 612 décode les bits codés provenant du combinateur pondéré 610 en bits d'informations transmis par l'émetteur conformément à une technique de décodage prescrite. Ici, la technique de décodage prescrite consiste à recevoir des bits S et des bits P, et à décoder les bits S, et la technique de décodage prescrite est déterminée par la technique de codage de l'émetteur. Le dispositif de contrôle CRC 614 reçoit les bits d'informations décodés par le décodeur de canal 612, et détermine si des erreurs sont apparues dans les bits d'informations reçus, en effectuant un contrôle CRC inclus dans les bits d'informations. S'il est déterminé que des erreurs sont apparues dans les bits d'informations, le dispositif de contrôle CRC 614 l'indique à la couche supérieure, et demande une réémission des bits d'information correspondants. Par contre, s'il est déterminé qu'aucune erreur n'est apparue dans les bits d'information, le dispositif de contrôle CRC 614 délivre en sortie les bits d'information, puis effectue un contrôle pour la recherche d'erreurs sur les bits d'informations suivants fournis depuis le décodeur de canal 612. Bien que cela ne soit pas illustré sur la figure 6, lorsque le dispositif de contrôle CRC 614 détecte une erreur, la couche supérieure envoie un accusé NACK à l'émetteur pour une demande de réémission. Par contre, si le dispositif de contrôle CRC 614 ne détecte aucune erreur, la couche supérieure envoie un accusé ACK à l'émetteur en accusant réception des bits d'information. Comme mentionné précédemment, lorsque l'accusé NACK est transmis, les bits codés erronés sont stockés dans le tampon 616. Par contre, lorsqu'un accusé ACK est transmis, le tampon 616 est initialisé. 1. 2 RIP (demande incrémentielle partielle) utilisée en tant que demande du type DAR-H On décrira d'abord une opération d'émission de données en référence à la structure de l'émetteur HSDPA montré sur la figure 4. La partie de contrôle CRC 402 additionne un contrôle CRC aux données d'émission, et les données additionnées du contrôle CRC sont codées avec un code prescrit par le codeur de canal 404. Autrement dit, le codeur de canal 404 délivre en sortie des bits systématiques (bits S) qui sont des bits d'émission réels, et des bits de parité (bits P) pour la limitation des erreurs des bits d'émission, par l'intermédiaire d'un codage. Le codeur de canal 404, utilisant le taux de codage symétrique 1/2, délivre en sortie les bits S et les bits P à la même cadence. Le codeur de canal 404 effectue une opération de la même manière que celle effectuée lorsqu'une combinaison de poursuite CP est utilisée en tant que demande du type DAR-H. Cependant, la configuration de perforation pour le dispositif de perforation 516 du codeur de canal 404 doit être définie de façon nouvelle. La configuration de perforation pour la redondance incrémentielle partielle RIP doit être définie de façon que les mêmes bits soient émis pour les bits S à la fois lors de l'émission initiale et lors d'une réémission et que des bits différents des bits précédemment émis soient émis pour les bits P lors d'une émission initiale et d'une réémission. Lorsque la redondance RIP est utilisée, le dispositif de perforation 516 utilise les configurations de perforation des équations (1) et (2) . Les bits S et les bits P délivrés en sortie par le codeur 404 de canal sont appliqués à la partie 414 de décision de fiabilité par l'intermédiaire de l'adaptateur 406 de cadence, du distributeur 408, du premier dispositif d'entrelacement 410 et du second dispositif d'entrelacement 412, comme cela est réalisé lorsque la combinaison CP est utilisée. La partie 414 de décision de fiabilité décide des facteurs de fiabilité des bits S et des bits P selon les trois procédés ci-dessus, et mappe les facteurs de fiabilité sur les symboles correspondants avant l'émission vers le récepteur. Autrement dit, lorsque la redondance RIP est utilisée en tant que demande du type DAR-H, l'émetteur émet des données de la même manière que celle utilisée lorsque la combinaison CP est utilisée en tant que demande du type DAR-H, sauf que le codeur de canal 404 possède une configuration de perforation différente. On décrira maintenant une opération de réception de données en référence à la structure du récepteur HSDPA, montré sur la figure 6, correspondant à l'émetteur. Il convient de noter que dans la description de l'opération de réception de données, les bits S et les bits P font référence à des bits codés. Par conséquent, dans la description qui suit, l'expression "bits codés" inclura aussi bien les bits S que les bits P. Une opération de traitement des données reçues par l'intermédiaire du démodulateur 602, du convertisseur S/P 604 et du premier dispositif de désentrelacement 606 ou du second dispositif de désentrelacement 608 est effectuée par le même procédé que lorsque la combinaison CP est utilisée en tant que demande du type DAR-H. Cependant, lorsque la redondance RIP est utilisée en tant que demande du type DAR-H, le combinateur pondéré 610 doit effectuer une combinaison pondérée selon que les bits P des symboles codés désentrelacés provenant du premier dispositif de désentrelacement 606 ou du second dispositif de désentrelacement 608 sont identiques aux bits P des symboles codés précédemment désentrelacés, lors de la réémission. Ceci est dû au fait que la configuration de perforation utilisée pour la combinaison CP est différente de la configuration de perforation utilisée pour la redondance RIP. Autrement dit, lorsque la redondance RIP est utilisée en tant que demande du type DAR-H, les mêmes bits S sont émis à la fois lors de l'émission initiale et lors d'une réémission, alors que les mêmes bits P ne sont pas émis lors de l'émission initiale et d'une réémission. Par conséquent, dans le cas des bits S, le combinateur pondéré 610 effectue une combinaison pondérée des bits S émis lors de l'émission initiale avec les bits S émis à chaque réémission. Par contre, dans le cas des bits P, le combinateur pondéré 610 détermine si les bits P fournis pour la réémission sont identiques aux bits P émis lors de réémissions précédentes incluant l'émission initiale, et effectue une combinaison pondérée uniquement lorsqu'il existe les mêmes bits P. Autrement dit, lorsque la redondance RIP est utilisée en tant que demande du type DAR-H, un bloc codé est émis plusieurs fois par segments lors de l'émission initiale et d'une réémission. Dans ce cas, alors que le bloc codé entier est émis lors de l'émission initiale et d'une réémission, des bits P partiels peuvent être identiques lors de l'émission initiale et d'une réémission dans une unité de trame, mais tous les bits P sont difficilement identiques. Par conséquent, bien que le bloc codé entier soit émis, la combinaison pondérée ne peut être effectuée que sur certains des bits P réémis. Par ailleurs, lorsqu'une réémission est demandée même après l'émission du bloc codé entier, il est nécessaire de réémettre le bloc codé à partir du début, afin que la combinaison pondérée puisse être effectuée sur le bloc en cours de codage de bits P réémis. Cependant, dans ce cas, il est nécessaire de stocker les données précédemment reçues dans leur ensemble, ce qui aboutit à une réduction de l'efficacité de la mémoire. Par ailleurs, le combinateur pondéré 610 alloue des pondérations de la même manière que lorsque la combinaison CP est utilisée en tant que demande du type DAR-H. Une structure pour le décodage du signal de sortie du combinateur pondéré 610 est également identique à la structure décrite précédemment, en sorte que sa description détaillée ne sera pas reprise. 1.3 (Demande incrémentielle complète) (DIC) utilisée en tant que demande du type DAR-H La partie de contrôle CRC 402 additionne un contrôle CRC aux données d'émission, et les données additionnées du contrôle CRC sont codées avec un code prescrit par le codeur de canal 404. Le codeur de canal 404 délivre en sortie les bits S et les bits P à la même cadence conformément aux configurations de perforation des équations (1) et (2) lors de l'émission initiale, et délivre en sortie uniquement les bits P lors d'une réémission. Ceci peut être réalisé en ajustant la configuration de perforation du dispositif de perforation 516 dans le codeur de canal 404, et la configuration de perforation doit pouvoir être reconnue à la fois par l'émetteur et le récepteur. Lorsque la demande DIP est utilisée en tant que demande du type DAR-H, des configurations de perforation P3 et P4 utilisées pour une réémission sont définies sous la forme Equation(7) Equation (8) Comme montré dans les équations (7) et (8), lorsque la demande DIP est utilisée en tant que demande du type DAR-H, le codeur de canal 404 possède les configurations de perforation pour perforer ou supprimer les bits S et délivrer uniquement les bits P en sortie. Par exemple, lorsque la configuration de perforation de l'équation (7) est appliquée au codeur de canal 404 de la figure 5, le codeur de canal 404 délivre en sortie les bits codés Y1, Y2, Z1 et Z2. Par conséquent, le codeur de canal 404 fournit les bits codés constitués des bits S et des bits P à l'adaptateur 406 de cadence lors de l'émission initiale, mais ne fournit que les bits P à l'adaptateur de cadence 406 lors d'une réémission. Les bits codés fournis à l'adaptateur de cadence 406, après avoir été adaptés en cadence, sont appliqués à la partie 414 de décision de fiabilité par l'intermédiaire du distributeur 408 et du premier dispositif d'entrelacement 410 ou du second dispositif d'entrelacement 412. La partie 414 de décision de fiabilité décide des facteurs de fiabilité des symboles codés provenant du premier dispositif d'entrelacement 410 et du second dispositif d'entrelacement 412. Lorsque la demande DIP est utilisée en tant que demande du type DAR-H, les bits S sont émis uniquement lors d'une émission initiale et ne sont pas émis lors de réémissions. Etant donné que seuls les bits P sont émis lors des réémissions, la partie 414 de décision de fiabilité décide des facteurs de fiabilité en considérant uniquement le troisième des trois modes définis ci-dessus. Autrement dit, il est préférable d'émettre tous les bits P avec un facteur de fiabilité plus élevé au lieu d'émettre un bit P spécifique avec un facteur de fiabilité plus élevé. Par conséquent, la partie 414 de décision de fiabilité décide d'un facteur de fiabilité plus élevé pour les bits S et d'un facteur de fiabilité plus bas pour les bits P lors d'une émission initiale. Cependant, lors de réémissions, la partie 414 de décision de fiabilité sépare 4 bits P devant être émis en 2 bits et décide de façon alternée des facteurs de fiabilité pour les deux paires de bits séparées ou divisées. Autrement dit, la partie 414 de décision de fiabilité décide d'un facteur de fiabilité plus bas pour les deux bits pour lesquels un facteur de fiabilité plus élevé a été précédemment décidé, et d'un facteur de fiabilité plus élevé pour les deux bits pour lesquels un facteur de fiabilité plus bas a été précédemment décidé. Par exemple, si la configuration de perforation de l'équation (7) est utilisée lors d'une réémission, la partie 414 de décision de fiabilité décide d'un facteur de fiabilité plus élevé pour les bits codés Y1 et Y2 et d'un facteur de fiabilité plus bas pour les bits codés Z1 et Z2 lors d'une première réémission, et décide d'un facteur de fiabilité plus bas pour les bits codés Y1 et Y2 et d'un facteur de fiabilité plus élevé pour les bits codés Z1 et Z2 lors d'une seconde réémission. Par ailleurs, la partie 414 de décision de fiabilité délivre séparément en sortie les bits pour lesquels un facteur de fiabilité plus élevé est décidé et les bits pour lesquels un facteur de fiabilité plus bas est décidé. Le convertisseur P/S 416 reçoit en parallèle les bits pour lesquels un facteur de fiabilité plus élevé est décidé et les bits pour lesquels un facteur de fiabilité plus bas est décidé, provenant de la partie 414 de décision de fiabilité, et délivre en sortie, en série, les bits reçus. Les bits S et les bits P délivrés en sortie en série par le convertisseur P/S 416 sont appliqués au modulateur 418 où ils sont mappés sur les positions de bits correspondant à leurs facteurs de fiabilité avant d'être émis vers le récepteur. On décrira ensuite une opération de réception de données en référence à la structure du récepteur HSDPA, montré sur la figure 6, correspondant à l'émetteur de la figure 4. Une opération de traitement des données reçues par l'intermédiaire du démodulateur 602, du convertisseur S/P 604 et du premier dispositif de désentrelacement 606 ou du second dispositif de désentrelacement 608 est effectuée par le même procédé que dans le cas où la combinaison CP est utilisée en tant que demande du type DAR-H. Cependant lorsque la demande DIC est utilisée en tant que demande du type DAR-H, les mêmes bits P sont reçus avec différents facteurs de fiabilité à chacune de réémissions sur deux. Par conséquent, le combinateur pondéré 610 effectue une combinaison pondérée sur les mêmes bits P reçus lors d'une réémission en considérant leurs facteurs de fiabilité. Le combinateur pondéré 610 effectue une combinaison pondérée par le même procédé que celui utilisé lorsque la combinaison CP est utilisée en tant que demande du type DAR-H. Par ailleurs, un procédé pour décoder les bits d'information délivrés en sortie par le combinateur pondéré 610 est également identique au procédé décrit précédemment, en sorte que sa description détaillée ne sera pas reprise. 2. Seconde forme de réalisation (avec un taux de codage 3/4) On donnera une description détaillée de la seconde forme de réalisation de l'invention en référence aux dessins d'accompagnement. On décrira d'abord une opération d'émission de données en référence à la structure de l'émetteur HSDPA montré sur la figure 4. La partie de contrôle CRC 402 additionne un contrôle CRC aux données d'émission, et les données additionnées du contrôle CRC sont codées avec un code prescrit par le codeur 404 de canal. Autrement dit, le codeur 404 de canal délivre en sortie des bits systématiques (bits S) qui sont les données d'émission réelles, et des bits de parité (bits P) pour une limitation des erreurs des données d'émission, par l'intermédiaire d'un codage. Le codeur de canal 404, utilisant le taux de codage asymétrique 3/4, délivre en sortie 3 bits S et un bit P. On décrira le fonctionnement du codeur de canal 404 plus en détail en référence à la figure 5. La source de données additionnées du contrôle CRC est délivrée en sortie sous la forme des bits S X et, dans le même temps appliquée au premier codeur de canal 510. La source de données fournie au premier codeur de canal 510 est codée en différents bits P Y1 et Y2 à un taux de codage prescrit. En outre, la source de données est entrelacée par le dispositif d'entrelacement 512, puis fournie au second codeur de canal 514. Les données entrelacées fournies au second codeur de canal 514 sont délivrées en sortie sous la forme d'autres bits S X'. En outre, les données entrelacées fournies au second codeur de canal 514 sont codées en bits P différents Z1 et Z2 à un taux de codage prescrit. Le dispositif de perforation 516 perfore les bits S X et X', et les bits P Y1 Y2, Z1 et Z2 conformément à une configuration de perforations prescrite déterminées sur la base du taux de codage 3/4, et délivre en sortie les bits S et les bits P finalement produits. La configuration de perforation est soit reconnue au préalable par le dispositif de perforation 516, soit fournie depuis l'extérieur. Sur la figure 5, le codeur de canal reçoit la configuration de perforation de l'extérieur. Les symboles codés constitués des bits S et des bits P provenant du codeur de canal 404 sont appliqués à l'adaptateur de cadence 406 où ils sont soumis à une adaptation de cadence. L'adaptation de cadence est communément effectuée par des opérations de répétition et de perforation sur les bits codés, lorsqu'un canal de transport est soumis à un multiplexage ou lorsque les bits de sortie du codeur de canal ne sont pas en nombre identique à celui des symboles transmis par l'air. Les bits codés, adaptés en cadence par l'adaptateur de cadence 406, sont divisés en bits S et bits P, et appliqués au distributeur 408. Les bits S et les bits P appliqués au distributeur 408 sont distribués à plusieurs dispositifs d'entrelacement. Par exemple, lorsqu'il y a deux dispositifs d'entrelacement 410 et 412, le distributeur 408 distribue les bits S et les bits P en nombre identique. Autrement dit, lorsque le codeur de canal 404 utilise le taux de codage 3/4, le distributeur 408 distribue deux des trois bits S au premier dispositif d'entrelacement 410, et distribue le bit S restant et le bit P au second dispositif d'entrelacement 412. Les bits S et les bits P distribués par le distributeur 408 sont entrelacés par les premier et second dispositifs d'entrelacement 410 et 412. La configuration d'entrelacement du premier dispositif d'entrelacement 410 et du second dispositif d'entrelacement 412 est déterminé au préalable, et l'information de configuration d'entrelacement déterminée doit également être reconnue par le récepteur. Les bits S et les bits P entrelacés provenant du premier dispositif d'entrelacement 410 et du second dispositif d'entrelacement 412 sont appliqués à la partie 414 de décision de fiabilité. Cette partie 414 décide des facteurs de fiabilité pour les bits S et les bits P entrelacés. Les facteurs de fiabilité décidés indiquent des facteurs de fiabilité des positions de bits devant être mappés sur des symboles spécifiques dans l'étage suivant du modulateur 418. Ici, la partie 414 de décision de fiabilité doit reconnaître le taux de codage 3/4 défini précédemment pour déterminer les facteurs de fiabilité pour les bits S et les bits P. La décision de fiabilité prise par la partie 414 de décision de fiabilité peut être effectuée selon les trois modes suivants. Un premier mode consiste à décider d'un facteur de fiabilité plus élevé pour 2 bits S parmi les 3 bits S et à décider d'un facteur de fiabilité plus bas pour le bit S restant et le bit P, à la fois lors de l'émission initiale et d'une réémission. La figure 10 illustre les bits S et les bits P dont les facteurs de fiabilité sont décidés par ce procédé, mappés sur les symboles correspondants. Comme illustré sur la figure 10, les deux bits S sont mappés sur les positions de bits ayant un facteur de fiabilité plus élevé et le bit S restant et le bit P sont mappés sur les positions de bits ayant un facteur de fiabilité plus bas, qu'il s'agisse d'une émission initiale ou d'une réémission. Il est préférable d'appliquer également les 3 bits S dans la détermination du bit S ayant le même facteur de fiabilité que le bit P à chaque réémission. Autrement dit, il existe 6 combinaisons possibles pour déterminer un facteur de fiabilité plus élevé et un facteur de fiabilité plus bas pour les trois bits Si, S2 et S3. Il est donc possible d'émettre tous les bits S avec le même facteur de fiabilité en modifiant le bit S ayant le même facteur de fiabilité que le bit P lors de l'émission initiale et à chacune de 5 réémissions. Un deuxième procédé consiste à décider d'un facteur de fiabilité plus élevé pour 2 bits S parmi les 3 bits S et à décider d'un facteur de fiabilité plus bas pour le bit S restant et le bit P, lors d'une émission initiale. Cependant, la partie 414 de décision de fiabilité décide d'un facteur de fiabilité plus bas pour les 2 bits S parmi les 3 bits S et décide d'un facteur de fiabilité plus élevé pour le bit S restant et les bits P lors de réémissions, indépendamment du nombre de réémissions. La figure 11 illustre les bits S et les bits P dont les facteurs de fiabilité sont décidés par ce procédé, mappés sur les symboles correspondants. Comme illustré sur la figure 11, les 2 bits S parmi les 3 bits sont mappés sur les positions de bits ayant un facteur de fiabilité plus élevé lors de l'émission initiale, et le bit S restant et le bit P sont mappés sur les positions de bits ayant un facteur de fiabilité plus bas, lors des réémissions. Dans ce cas aussi, il est préférable de décider des facteurs de fiabilité de façon qu'il soit décidé pour chacun des bits S qu'ils aient le même facteur de fiabilité que les bits P dans le même rapport. Un troisième procédé consiste à décider d'un facteur de fiabilité plus bas pour 2 bits S parmi les 3 bits S et de décider d'un facteur de fiabilité plus élevé pour le bit S restant et le bit P, lors d'une première réémission. Cependant, la partie 414 de décision de fiabilité décide d'un facteur de fiabilité plus élevé pour les 2 bits S parmi les 3 bits S et décide d'un facteur de fiabilité plus bas pour le bit S restant et les bits P, lors de la réémission suivante. La figure 12 illustre les bits S et bits P dont les facteurs de fiabilité sont décidés par ce procédé, mappés sur les symboles correspondants. Comme illustré sur la figure 12, les bits S et les bits P sont émis avec des facteurs de fiabilité différents à chacune de réémissions sur deux, en sorte qu'il est possible d'augmenter la probabilité de décodage en établissant la moyenne des valeurs de taux logarithmique de vraisemblance (TLV) aux bits d'entrée du codeur de canal 404. Par ailleurs, la partie 414 de décision de fiabilité délivre séparément en sortie les bits S et les bits P en fonction des facteurs de fiabilité décidés. Autrement dit, la partie 414 de décision de fiabilité délivre en sortie les bits S ou les bits P pour lesquels un facteur de fiabilité plus élevé est décidé par l'intermédiaire d'une ligne de sortie, et les bits S ou les bits P pour lesquels un facteur de fiabilité plus bas est décidé par l'intermédiaire d'une autre ligne de sortie. Les bits S et les bits P délivrés en sortie de la partie 414 de décision de fiabilité par les lignes de sortie différentes sont appliqués au convertisseur P/S 416, en parallèle. Le convertisseur P/S 416 délivre en sortie les bits S et les bits P produits, en série, en fonction des facteurs de fiabilité décidés. Par exemple, le convertisseur P/S 416 délivre en premier les bits S ou les bits P pour lesquels un facteur de fiabilité plus élevé est décidé, puis délivre consécutivement en sortie les bits S ou les bits P pour lesquels un facteur de fiabilité plus bas est décidé. En variante, le convertisseur P/S 416 peut d'abord délivrer en sortie les bits S ou les bits P pour lesquels un facteur de fiabilité plus bas est décidé, puis délivrer consécutivement en sortie les bits S ou les bits P pour lesquels un facteur de fiabilité plus élevé est décidé. Ici, la partie 414 de décision de fiabilité et de convertisseur P/S 416 sont construits séparément. Cependant, le convertisseur P/S 416 peut être supprimé. Dans ce cas, la partie 414 de décision de fiabilité délivre séquentiellement en sortie les bits S ou les bits P en fonction des facteurs de fiabilité décidés. Les bits S et les bits P délivrés en sortie en série depuis le convertisseur P/S 416 sont mappés sur des symboles spécifiques dans le modulateur 418, puis émis vers le récepteur. Par exemple, lorsqu'on utilise une modulation MAQ16, le modulateur 418 présente le diagramme de fiabilité de symboles [H, H, L, L]. Par conséquent, le modulateur 418 mappe les bits S ou les bits P pour lesquels un facteur de fiabilité plus élevé est décidé sur les positions de bits "H" dans le diagramme de fiabilité de symboles, et mappe les bits S ou les bits P pour lesquels un facteur de fiabilité plus bas est décidé sur les positions de bits "L" dans le diagramme de fiabilité de symboles. Le modulateur 418 possède l'un des formats de mappage montrés sur les figures 10 à 12 suivant les procédés pour décider des facteurs de fiabilité. On décrira ensuite une opération de réception de données en référence à la structure du récepteur HSDPA, montrée sur la figure 6, correspondant à l'émetteur. Il convient de noter que, dans la description de l'opération de réception de données, les bits S et les bits P font référence à des bits codés. Par conséquent, dans la description suivante, l'expression "bits codés" doit être comprise comme incluant aussi les bits S et les bits P. Le démodulateur 602 reçoit des données émises depuis l'émetteur et démodule les données reçues en bits codés conformément à un mode de démodulation correspondant au mode de modulation utilisé dans le modulateur 418 de l'émetteur. Le convertisseur S/P 604 reçoit les bits codés démodulés en série provenant du démodulateur 602, et délivre en sortie en parallèle les bits codés. Par exemple, si le modulateur 418 de l'émetteur utilise un mode de modulation MAQ16, le convertisseur S/P 604 délivre en sortie les 2 premiers bits vers le premier dispositif de désentrelacement 606 et les 2 bits suivants vers le second dispositif de désentrelacement 608. Les premier et second dispositifs de désentrelacement 606 et 608 reçoivent les bits codés triés provenant du convertisseur S/P 604, et effectuent un désentrelacement sur les bits codés reçus. L'opération de désentrelacement effectuée par les premier et second dispositifs de désentrelacement 606 et 608 doit correspondre à l'opération d'entrelacement effectuée par les dispositifs d'entrelacement 410 et 412 de l'émetteur. Autrement dit, les premier et second dispositifs de désentrelacement 606 et 608 effectuent un désentrelacement conforme à la configuration d'entrelacement utilisée par les dispositifs d'entrelacement 410 et 412 de l'émetteur. Les bits codés désentrelacés provenant des premier et second dispositifs de désentrelacement 606 et 608 sont fournis au combinateur pondéral 610 où ils sont soumis à une combinaison pondérée. Autrement dit, le combinateur pondéral 610 combine les bits codés reçus lors d'une émission initiale avec les mêmes bits codés reçus lors d'une réémission. S'il y avait plusieurs réémissions, le combinateur pondéral 610 combinerait les bits codés reçus à chaque réémission avec les bits codés reçus lors de l'émission initiale. La combinaison, comme indiqué cidessus, est effectuée sur les mêmes bits codés. Dans l'exécution de la combinaison, le combinateur pondéral 610 applique des pondérations proportionnelles aux facteurs de fiabilité des bits codés. Autrement dit, même pour les mêmes bits codés, le combinateur pondéral 610 applique une pondération plus élevée aux bits codés mappés sur les positions de bits ayant un facteur de fiabilité plus élevé et une pondération inférieure aux bits codés mappés sur les positions de bits ayant un facteur de fiabilité plus bas. Pour effectuer la combinaison pondérée, le combinateur pondéral 610 doit reconnaître les bits codés précédemment reçus. Par conséquent, le combinateur pondéral 610 est pourvu des bits codés précédemment reçus provenant du tampon 616. Le tampon 616 détermine si les bits codés précédemment reçus doivent être stockés en se basant sur le résultat de contrôle d'erreurs provenant du dispositif de contrôle 614. Autrement dit, les bits codés stockés dans le tampon 616 sont les bits codés pour lesquels une demande de réémission a été envoyée à l'émetteur par suite de l'apparition d'erreurs. Le combinateur pondéral 610 fournit les bits codés combinés et pondérés au décodeur de canal 612. Cependant, lors d'une émission initiale, le combinateur pondéral 610 ne peut pas effectuer une combinaison pondérée sur les bits codés provenant des premier et second dispositifs de désentrelacement 606 et 608. Par conséquent, lors d'une émission initiale, le combinateur pondéral 610 transmet au décodeur de canal 612 les bits codés intacts provenant des premier et second dispositifs de désentrelacement 606 et 608. Le décodeur de canal 612 décode les bits codés provenant du combinateur pondéral 610 en bits d'information émis par l'émetteur conformément à une technique de décodage prescrite. Ici, la technique de décodage prescrite consiste à recevoir des bits S et un bit P, et à décoder les bits S, et la technique de décodage prescrite est déterminée par la technique de codage de l'émetteur. Le dispositif de contrôle CRC 614 reçoit les bits d'information décodés par le décodeur de canal 612, et détermine si des erreurs sont apparues dans les bits d'information reçus, en vérifiant un contrôle CRC inclus dans les bits d'information. S'il est déterminé que des erreurs sont apparues dans les bits d'information, le dispositif de contrôle CRC 614 l'indique à la couche supérieure, et transmet un accusé NACK, une demande de réémission pour les bits d'information correspondants. Par contre, s'il est déterminé qu'aucune erreur n'est apparue dans les bits d'information, le dispositif de contrôle CRC 614 délivre en sortie les bits d'information, puis transmet un accusé ACK à l'émetteur. Lors de la transmission de l'accusé NACK, le récepteur stocke les bits codés erronés dans le tampon 616. Par contre, lors de la transmission de l'accusé ACK, le récepteur initialise les bits codés stockés dans le tampon 616. Par ailleurs, la technique de combinaison conforme à la forme de réalisation de l'invention peut être supprimée en fonction des exigences du système, car la technique de combinaison est une technique additionnelle pour obtenir un gain de performances bien que le récepteur puisse obtenir un gain de performances du système sans l'application de pondérations en fonction de la priorité. Comme décrit ci-dessus, il est possible d'obtenir un gain de codage et un gain de diversité par le mappage même des bits codés de priorité plus élevée sur les positions de bits ayant un facteur de fiabilité plus bas, et d'obtenir un excellent rendement d'émission en égalisant (établissant la moyenne) les valeurs TLV des bits d'entrée au turbodécodeur. L'invention peut être appliquée à un appareil d'émission/réception dans un système de communication câblé ou sans fil. En outre, lorsqu'elle est utilisée pour l'émetteur HSDPA du type 3GPP, l'invention peut contribuer à une amélioration des performances d'ensemble du système. Autrement dit, en comparaison avec le système existant, le système nouveau selon l'invention présente un taux d'erreurs sur les bits plus bas, ce qui aboutit à une augmentation du débit. Il va de soi que de nombreuses modifications peuvent être apportées au procédé et à l'appareil décrit et représenté sans sortir du cadre de l'invention. REVENDICATIONS 1. Procédé pour l'émission de données constituées de bits d'une priorité plus élevée et de bits d'une priorité plus basse délivrés en sortie d'un codeur (404), utilisant un modulateur (418) d'ordre élevé dans lequel un train de bits constitué d'au moins 3 bits représente un symbole et comprend une première partie de bits ayant un facteur de fiabilité plus élevé et une seconde partie de bits ayant un facteur de fiabilité plus bas, le procédé étant caractérisé par les étapes qui comprennent, lors d'une émission initiale, la modulation des bits de priorité plus élevée et des bits de priorité plus basse de façon que les bits de priorité plus élevée soit mappés sur la première partie de bits et que les bits de priorité plus basse soient mappés sur la seconde partie de bits ; et, lors d'une réémission, la modulation des bits de priorité plus élevée et des bits de priorité plus basse de manière que les bits de priorité plus élevée soient mappés sur la seconde partie de bits et que les bits de priorité plus basse soient mappés sur la première partie de bits. 2. Procédé selon la revendication 1, caractérisé en ce que les bites de priorité plus élevée sont des bits systématiques (S). 3. Procédé selon la revendication 2, caractérisé en ce que les bits de priorité plus basse sont des bits de parité (P) . 4. Procédé selon la revendication 1, caractérisé en ce que le nombre total de bits présents dans la première partie de bits et dans la seconde partie de bits est déterminé par un mode de modulation d'un canal radio. 5. Procédé pour la réémission de données constituées de bits de priorité plus élevée et de bits de priorité plus basse délivrés en sortie d'un codeur (404), utilisant un modulateur (418) d'ordre élevé dans lequel un train de bits constitué d'au moins 3 bits représente un symbole et comprend une première partie de bits ayant un facteur de fiabilité plus élevé et une seconde partie de bits ayant un facteur de fiabilité plus bas, le procédé étant caractérisé en ce qu'il comprend, lors d'une réémission, une demande affectant des facteurs de fiabilité aux bits de priorité plus élevée et aux bits de priorité plus basse ; et la modulation des bits de priorité plus élevée et des bits de priorité plus basse de façon que les bits de priorité plus élevée et les bits de priorité plus basse soient mappés sur la première partie de bits et la seconde partie de bits conformément au facteur de fiabilité affecté. 6. Procédé selon la revendication 5, caractérisé en ce qu'un facteur de fiabilité plus élevé est affecté aux bits de priorité plus basse et un facteur de fiabilité plus bas est affecté aux bits de priorité plus élevée lors de la demande de réémission. 7. Procédé selon la revendication 5, caractérisé en ce qu'un facteur de fiabilité plus élevé et un facteur de fiabilité plus bas sont affectés alternativement aux bits de priorité plus élevée et aux bits de priorité plus basse à chaque réémission sur deux. 8. Procédé selon la revendication 5, caractérisé en ce que les bits de priorité plus élevée sont des bits systématiques (S) . 9. Procédé selon la revendication 8, caractérisé en ce que les bits de priorité plus basse sont des bits de parité (P). 10. Procédé selon la revendication 9, caractérisé en ce qu'il comprend en outre l'étape consistant à délivrer en sortie du codeur des bits devant être réémis en modifiant une configuration de perforation du codeur lors de la demande de réémission. 11. Procédé selon la revendication 5, caractérisé en ce que le nombre total de bits présents dans la première partie de bits et dans la seconde partie de bits est déterminé par un mode de modulation d'un canal radio. 12. Appareil d'émission dans un système de communication du service mobile du type à accès multiple par répartition par code (AMRC), caractérisé en ce qu'il comporte un turbocodeur (404) destiné à recevoir un train de bits d'information et à générer un train constitué de bits d'information et un train de bits de parité pour une correction d'erreurs ; un dispositif d'entrelacement (410, 412) destiné à entrelacer les bits d'information et les bits de parité provenant du turbocodeur et à générer un train de bits d'information entrelacés et un train de bits de parité entrelacés ; et un modulateur (418) destiné à moduler des symboles d'information (M), chaque symbole d'information comprenant une région de bits ayant un facteur de fiabilité plus élevé et une région de bits ayant un facteur de fiabilité plus bas, à mapper le train de bits d'information entrelacés sur la région de bits ayant un facteur de fiabilité plus élevé et le train de bits de parité entrelacés sur la région de bits ayant un facteur de fiabilité plus bas lors d'une émission initiale, et à mapper le train de bits de parité entrelacés sur la région de bits ayant un facteur de fiabilité plus élevé et le train de bits d'information entrelacés sur la région de bits ayant un facteur de fiabilité plus bas lors d'une demande de réémission. 13. Appareil pour la réémission de données constituées de bits de priorité plus élevée et de bits de priorité plus basse délivrés en sortie d'un codeur (404), utilisant un modulateur (418) d'ordre élevé dans lequel un train de bits constitué d'au moins 3 bits constitue un symbole et comprend une première partie de bits ayant un facteur de fiabilité plus élevé et une seconde partie de bits ayant un facteur de fiabilité plus bas, l'appareil étant caractérisé en ce qu'il comporte une partie (414) de décision de fiabilité destinée à affecter des facteurs de fiabilité des bits de priorité plus élevée et des bits de priorité plus basse lors d'une demande de réémission ; un modulateur (418) destiné à moduler les bits de priorité plus élevée et les bits de priorité plus basse de façon que les bits de priorité plus élevée et les bits de priorité plus basse soient mappés sur la première partie de bits et la seconde partie de bits en fonction des facteurs de fiabilité affectés. 14. Appareil selon la revendication 13, caractérisé en ce que la partie de décision de fiabilité affecte un facteur de fiabilité plus élevé aux bits de priorité plus basse et un facteur de fiabilité plus bas aux bits de priorité plus élevée lors de la demande de réémission. 15. Appareil selon la revendication 13, caractérisé en ce que la partie de décision de fiabilité affecte alternativement un facteur de fiabilité plus élevé et un facteur de fiabilité plus bas aux bits de priorité plus élevée et aux bits de priorité plus basse à chaque réémission sur deux. 16. Appareil selon la revendication 13, caractérisé en ce que les bits de priorité plus élevée sont des bits systématiques (S). 17. Appareil selon la revendication 16, caractérisé en ce que les bits de priorité plus basse sont des bits de parité (P) . 18. Appareil selon la revendication 17, caractérisé en ce que le modulateur délivre en sortie du codeur les bits devant être réémis en modifiant une configuration de perforation du codeur lors de la demande de réémission. 19. Appareil selon la revendication 13, caractérisé en ce que le nombre total de bits présents dans la première partie de bits et dans la seconde partie de bits est déterminé par un mode de modulation d'un canal radio. 20. Procédé pour la réception de données dans lesquelles un train de bits est constitué d'au moins 3 bits représentant un symbole et comprenant une première partie de bits ayant un facteur de fiabilité plus élevé et une seconde partie de bits ayant un facteur de fiabilité plus bas, le procédé étant caractérisé en ce qu'il consiste, lors d'une émission initiale, à démoduler des bits codés existant dans la première partie de bits et des bits codés existants dans la seconde partie de bits ; lors d'une réémission, à moduler les bits codés existant dans la première partie de bits et les bits codés existants dans la seconde partie de bits ; à appliquer une pondération aux bits codés démodulés lors de l'émission initiale et lors d'au moins l'une des réémissions en fonction des facteurs de fiabilité, et à combiner les même bits codés ; et à envoyer une commande de réémission selon qu'une erreur est apparue dans les bits d'information décodés par les bits codés combinés. 21. Procédé selon la revendication 20, caractérisé en ce que, lors d'une émission initiale, les bits codés présents dans la première partie de bits comprennent les bits de priorité plus élevée et les bits codés présents dans la seconde partie de bits comprennent les bits de priorité plus basse. 22. Procédé selon la revendication 21, caractérisé en ce que, lors d'une réémission, les bits codés présents dans la seconde partie de bits comprennent les bits de priorité plus élevée et les bits codés présents dans la première partie de bits comprennent les bits de priorité plus basse. 23. Procédé selon la revendication 20, caractérisé en ce que les bits de priorité plus élevée et les bits de priorité plus basse sont mappés alternativement sur la première partie de bits lors d'une émission initiale et lors d'une réémission sur deux, et les bits de priorité plus élevée et les bits de priorité plus basse sont mappés exclusivement sur la seconde partie de bits et la première partie de bits. 24. Procédé selon la revendication 20, caractérisé en ce que l'étape de combinaison comprend les étapes qui consistent à calculer une première pondération WH devant être affectée aux bits codés présents dans la première partie de bits et une seconde pondération WL devant être affectée aux bits codés présents dans la seconde partie de bits conformément à l'équation suivante : où PH représente une probabilité d'apparition d'erreurs des bits codés mappés sur les positions de bits ayant un facteur de fiabilité plus élevé, et PL représente une probabilité d'apparition d'erreurs des bits codés mappés sur les positions de bits ayant un facteur de fiabilité plus bas ; on calcule une première somme SHcom déterminée en combinant des bits codés SH, émis j fois, présents dans la première partie de bits et une seconde somme SLcom déterminée en combinant des bits codés SL, émis i fois, présents dans la seconde partie de bits, lors d'une émission initiale et d'une réémission ; on délivre en sortie une somme combinée Scom pour tous les bits codés conformément à l'équation suivante : où N représente le nombre total d'émissions N=i+j. 25. Appareil pour la réception de données dans lesquelles un train de bits constitué d'au moins 3 bits représente un symbole et comprend une première partie de bits ayant un facteur de fiabilité plus élevé et une seconde partie de bits ayant un facteur de fiabilité plus bas, l'appareil étant caractérisé en ce qu'il comporte un démodulateur (602) destiné à démoduler des bits codés présents dans la première partie de bits et des bits codés présents dans la seconde partie de bits ; un tampon (616) destiné à stocker temporairement lors d'une demande de réémission les bits codés démodulés par le démodulateur lors d'une émission initiale et d'une réémission ; un combinateur pondéral (610) destiné à appliquer une pondération aux bits codés stockés dans le tampon en fonction des facteurs de fiabilité et aux bits codés démodulés par le démodulateur lors d'une demande de réémission, et à combiner les mêmes bits codés ; un décodeur (612) de canal destiné à décoder les bits codés combinés par le combinateur pondéral en bits d'information ; et un dispositif de contrôle de redondance cyclique CRC (614) destiné à contrôler si une erreur est apparue dans les bits d'information provenant du décodeur de canal, et à transmettre la demande de réémission en fonction des résultats du contrôle CRC. 26. Appareil selon la revendication 25, caractérisé en ce que, lors d'une émission initiale, les bits codés présents dans la première partie de bits comprennent les bits de priorité plus élevée et les bits codés dans la seconde partie de bits comprennent les bits de priorité plus basse. 27. Appareil selon la revendication 26, caractérisé en ce que, lors d'une réémission, les bits codés présents dans la seconde partie de bits comprennent les bits de priorité plus élevée et les bits codés présents dans la première partie de bits comprennent les bits de priorité plus basse. 28. Appareil selon la revendication 25, caractérisé en ce que les bits de priorité plus élevée et les bits de priorité plus basse sont mappés alternativement sur la première partie de bits lors d'une émission initiale et d'une réémission sur deux, et les bits de priorité plus élevée et les bits de priorité plus basse sont mappés exclusivement sur la seconde partie de bits et la première partie de bits. 29. Appareil selon la revendication 25, caractérisé en ce que le combinateur pondéré effectue un calcul d'une première pondération WH devant être affectée aux bits codés présents dans la première partie de bits et d'une seconde pondération WL devant être affectée aux bits codés présents dans la seconde partie de bits conformément à l'équation suivante : où PH représente une probabilité d'apparition d'erreurs des bits codés mappés sur les positions de bits ayant un facteur de fiabilité plus élevé, et PL représente une probabilité d'apparition d'erreurs des bits codés mappés sur les positions de bits ayant un facteur de fiabilité plus bas ; on calcule une première somme SHCOm déterminée en combinant des bits codés SH, émis j fois, présents dans la première partie de bits et une seconde somme SLcom déterminée en combinant des bits codés SL, émis i fois, présents dans la seconde partie de bits, lors d'une émission initiale et d'une réémission ; on délivre en sortie une somme combinée Scom pour tous les bits codés conformément à l'équation suivante : où N représente le nombre total d'émissions N=i+j.