Brevet FR2823597A1 — publié le 20021018

caractérisé en ce que la couche est en silicium. t Procédé de fabrication d'un transistor MOS à longueur de grille très réduite, et transistor MOS correspondant. L'invention concerne les circuits intégrés, plus particulièrement la fabrication des transistors MOS (transistors à effet de champ à grille isolée). Actuellement, la longueur de grille, c'est-à-dire sensiblement la longueur du canal d'un transistor MOS, est fixce par les limites de la résolution des étapes de photolithographie. En d'autres termes, la longueur de grille est fixce par la finesse minimale de la fenêtre de gravure définie par l'étape de photolithographie et par conséquent par la finesse minimale de l'opération de gravure qui suit l'étape de photolithographie. Cette finesse caractérise généralement la technologie utilisce. Ainsi, lorsqu'on parle d'une technologie de 0,18,um par exemple, on ne pourra pas réaliser des longueurs de grille inférieures à 0,18 m. Or, l'invention permet de franchir cette limite technologique imposce par la photolithographie et de réaliser des transistors MOS dont la longueur de grille est inférieure aux limites de la photolithographie, c'est-àdire inférieure à la finesse minimale imposce par la technologie employée. L'invention propose donc un procédé de fabrication d'un transistor MOS, comprenant: - la formation sur un substrat semiconducteur ayant un premier type de conductivité, par exemple le type P. d'un empilement formé d'une première couche semiconductrice ayant un deuxième type de conductivité différent du premier, par exemple le type N. et d'une deuxième couche isolante, - la définition par photolithographie d'une fenêtre de gravore sur la surface supérieure de la deuxième couche isolante, - une gravure de l'empilement dans la fenêtre de gravure de façon à ménager une cavité, la formation dans la cavité d'une région isolante (espaceurs) s'appuyant sur les flancs de la cavité et sur le substrat et possédant une ouverture traversante débouchant sur la surface supérieure du substrat, - la formation sur la surface supérieure du substrat à travers ladite ouverture traversante d'une couche d'oxyde de grille, - le dépôt sur l'empilement et dans ladite ouverture traversante d'une couche d'un matériau de grille, et - une gravure de ladite couche de matériau de grille et dudit empilement de part et d'autre et à distance des bords de la région isolante, de façon à former un bloc sur la surface supérieure du substrat. En d'autres termes, l'invention permet de réduire la longueur de grille (et par conséquent la longueur de canal) en-deçà des limites de la photolithographie par réalisation d'espaceurs internes. La formation de la région isolante peut s'effectuer par un dépôt conforme d'une couche d'un matériau isolant, par exemple du nitrure de silicium, sur l'empilement et dans la cavité, puis par une gravure plasma anisotrope de ladite couche de matériau isolant. La réalisation des zones d'extension de source et de drain s'effectue avantageusement par un recuit de diffusion de l'empilement gravé. A cet égard, la première couche semiconductrice de l'empilement sert de source de dopants. La gravure de la couche de matériau de grille et de l'empilement de façon à réaliser ledit bloc, peut conduire à une logère surgravure du substrat et par conséquent à une réduction de l'épaisseur des zones d'extension de source et de drain implantées, ce qui peut conduire alors à augmenter la résistance d'accès de ces zones. Aussi, est-il particulièrement avantageux de procéder à une implantation de dopants dans le substrat de part et d'autre du bloc, de façon à réaliser des régions de source et de drain plus fortement dopées et plus profondes. L'invention a également pour objet un transistor MOS, comprenant: - un bloc s'appuyant sur un substrat semiconducteur ayant un premier type de conductivité, ce bloc comportant un empilement formé d'une première couche semi conductrice ay ant un deuxième type de conductivité différent du premier et d'une deuxième couche isolante, cet empilement possédant une cavité, une région isolante s'appuyant sur les flancs de la cavité et sur la surface supérieure du substrat et possédant une ouverture traversante déLouchant sur la surface supérieure du substrat, une couche d'oxyde de grille s'appuyant sur la surface supérieure du substrat, une région semiconductrice de grille s'étendant dans ladite ouverture traversante et s'appuyant sur la surface supérieure de l'empilement et sur ladite couche d'oxyde de grille, et des régions de source et de drain s'étendant dans le substrat sous la première couche semiconductrice de l'empilement et sous la région isolante. L'invention a également pour objet un circuit intogré comportant au moins un transistor MOS tel que défini ci-avant. D'autres avantages et caractéristiques de l'invention appara^tront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés, sur lesquels: - les figures 1 à 4 illustrent schématiquement les principales étapes d'un mode de mise en oeuvre du procédé selon l'invention, permettant d'aboutir à un mode de réalisation d'un transistor selon l'invention. On va maintenant décrire la réalisation d'un transistor NMOS selon l'invention, étant bien entendu que l'invention s'applique également à la réalisation d'un transistor PMOS moyennant des modifications du type de conductivité de certaines couches à la portée de l'homme du métier. Sur la figure 1, la référence SB désigne un substrat semi conducteur, par exemple de type de conductivité P. Ce substrat peut être par exemple en fait un caisson ménagé dans une plaquette semi conductrice. On dépose de façon classique et connue en soi sur la surface supérieure du substrat une première couche semiconductrice 1, par exemple du polysilicium dopé N+. L'épaisseur de cette couche 1 est par exemple de l'ordre de 1500 . La concentration de dopants est supérieure par exemple à quelques 1019 at/cm3. Puis, on forme sur cette première couche semiconductrice 1 une deuxième couche isolante 2. A titre d'exemple, ceci peut être effectué par un dépôt d'un oxyde de silicium TEOS bien connu de l'homme du métier. L'épaisseur de cette couche isolante peut être également de l'ordre de 1500 o A. On définit ensuite sur la surface supérieure de l'empilement de couches ainsi formé, une fenêtre de gravure par une étape classique de photolithographie (dépôt d'une couche de masque (résine), définition de la fenêtre de gravure, insolation de la résine, retrait de la résine dans la fenêtre de gravure). La longueur L de cette fenêtre de gravure est égale à 0,18,um dans une technologie 0,18,um. Puis, on effectue une gravure classique pleine plaque de façon à ménager une cavité 3 à l'emplacement de la fenêtre de gravure. L'étape suivante, non illustrce sur la figure 1 à des fins de simplification, consiste à faire cro^tre par oxydation therrnique une fine couche d'oxyde dans le fond de la cavité 3 afin de limiter les problèmes de contrainte lors du dépôt de la couche de nitrure de siliclum conduisant à la formation de la région isolante 4 illustrce sur la figure 2 et que l'on va maintenant décrire plus en détail. On réalise un dépôt conforme d'une couche de nitrure de silicium Si3N4 ayant une épaisseur choisie, par exemple 400 A, sur la surface supérieure de la couche 2 et dans la cavité 3. Puis, on procède à une gravure plasma anisotrope classique de façon à réaliser une région isolante 4 (espaceurs internes) s'appuyant sur les flancs de la cavité 3 et possédant une ouverture traversante débouchant sur la surface supérieure du substrat SB. La longueur de cette ouverture traversante au niveau du substrat, référencce L1 sur la figure 2, qui va définir la longueur de grille (et par conséquent sensiblement la longueur du futur canal) du transistor, est de ce fait bien inférieure à 0,18,um, par exemple égale à 0,1 m. On procède ensuite à un recuit thermique, par exemple à une température de 1000 C pendant un temps de 15 minutes, de façon à faire diffuser dans le substrat SB les dopants contenus dans la première couche semiconductrice 1. Ces zones de diffusion 5 vont former les futures zones d'extension des régions de source et de drain. s On procède ensuite à un nettoyage du fond de la cavité pour retirer les résidus de la couche d'oxyde formoe avant le dépôt de nitrure de silicium, et partiellement entamoe à la suite de l'opération de gravure anisatrope. Puis, on fait croître par oxydation thermique classique une couche d'oxyde de grille 6 sur le substrat SB dans le fond de la cavité entre les régions isolantes internes 4. On peut également, à ce stade, procéder éventuellement à des implantations choisies dans le substrat entre les zones d'extension de source et de drain, de façon à effectuer un ajustement de la tension de seuil Vt du transistor. Ensuite, on effectue de façon classique sur la structure illustrce à la figure 2, un dépôt d'une couche d'un matériau de grille, par exemple du polysilicium que l'on peut par exemple doper in situ N+. Puis, on effectue après avoir défini la taille et la géométrie de la partie supérieure de la grille par une opération de photolithographie, une gravure du matériau de grille, de la couche isolante 2 et de la couche semiconductrice 1 de façon à obtenir, comme illustré sur la figure 3, un bloc BL reposant sur le substrat. L' op érati on de gravure du bl oc p eut engendrer une l ogère surgravure du substrat et par conséquent entamer les zones d'extension 5 de source et de drain, conduisant alors à augmenter la résistance d'accès de la source et du drain. Aussi, est-il particulièrement intéressant de compléter ici le procédé par une implantation 8 de dopants, de façon à générer des zones diffusées 9 plus profondes. L'étape suivante du procédé, qui n'est absolument pas indispensable, peut consister à réaliser sur les flancs du bloc BL des espaceurs externes 14 (figure 4). Puis, on procède à une siliciuration classique de façon à réaliser des contacts de source 12, de drain 11 et de grille 13. La présence des espaceurs 14 évite un court-circuit entre les contacts source/drain et de grille lors de l'étape de silicluration, car le siliciure ne se forme pas sur une région isolante. Cependant, ces espaceurs 14 peuvent être omis sans risque de court-circuit lors de l'étape de siliciuration en raison de la présence de la couche isolante 2. On obtient finalement, comme illustré sur la figure 4, un transistor TR dont le canal CH a une longueur bien inférieure aux limites technologiques imposces par la photolithographie. A cet égard, le transistor TR comporte notamment des espaceurs internes 4 conduisant à l'obtention d'une grille évasce avec une partie basse plus étroite que la partie supérieure. REVENDICATIONS 1. Procédé de fabrication d'un transistor MOS, caractérisé par le fait qu'il comprend la formation sur un substrat semiconducteur (SB) ayant un premier type de conductivité, d'un empilement formé d'une première couche semiconductrice (1) ayant un deuxième type de conductivité différent du premier et d'une deuxième couche isolante (2), la définition par photolitographie d'une fenêtre de gravure sur la surface supérieure de la deuxième couche isolante, une gravure de l'empilement dans la fenêtre de gravure de façon à ménager une cavité (3), la formation dans la cavité d'une région isolante (4) s'appuyant sur les flancs de la cavité et possédant une ouverture traversante débouchant sur la surface supérieure du substrat, la formation sur la surface supérieure du substrat à travers ladite ouverture traversante d'une couche d'oxyde de grille (6), le dépôt sur l'empilement et dans ladite ouverture traversante d'une couche d'un matériau de grille (7) et une gravure de ladite couche de matériau de grille et dudit empilement de part et d'autre et à distance des bords de la région isolante, de façon à former un bloc (BL) sur la surface supérieure du substrat. 2. Procédé selon la revendication 1, caractérisé par le fait que la formation de la région isolante comporte un dépôt conforme d'une couche (4) d'un matériau isolant sur l'empilement et dans la cavité, puis une gravure plasma anisotrope de ladite couche de matériau isolant. 3. Procédé selon la revendication 2, caractérisé par le fait que le matériau isolant est du nitrure de silicium. 4. Procédé selon l'une des revendications précédentes, caractérisé par le fait qu'on effectue un recuit de diffusion de l'empilement gravé. 5. Procédé selon l'une des revendications précédentes, caractérisé par le fait qu'on effectue une implantation de dopants dans le substrat de part et d'autre dudit bloc (BL). 6. Transistor MOS, caractérisé par le fait qu'il comprend - un bloc (BL) s'appuyant sur un substrat semiconducteur ayant un premier type de conductivité, ce bloc comportant un empilement formé d'une première couche semiconductrice (1) ayant un deuxième type de conductivité différent du premier et d'une deuxième couche isolante (2), et possédant une cavité, une région isolante (4) s'appuyant sur les flancs de la cavité et sur la surface supérieure du substrat et posséJant une ouverture traversante débouchant sur la surface supérieure du substrat, une couche d'oxyde de grille (6) s'appuyant sur la surface supérieure du substrat et une région semiconductrice de grille (7) s'étendant dans ladite ouverture traversante et s'appuyant sur la surface supérieure de l'empilement et sur ladite couche d'oxyde de grille, et - des régions de source et de drain (5, 9) s'étendant dans le substrat sous la première couche semiconductrice de l'empilement et sous la région isolante. 7. Circuit intogré comportant au moins un transistor MOS selon