Brevet FR2810418A1 — publié le 20011221

La présente invention concerne un circuit de commande de moteur utilisé dans une unité d'ajustement d'axe optique d'un dispositif d'éclairage de véhicule. Une unité de réglage de la direction d'éclairage, qui ajuste l'axe optique d'un dispositif d'éclairage de véhicule en fonction de changement d'attitude d'un véhicule, est déjà connue sous le nom "d'unité de correction d'angle de site". Par exemple, il existe une unité dans laquelle l'axe optique est ajusté manuellement par un commutateur de manoeuvre en fonction des conditions de conduite des passagers et/ou du chargement d'une cargaison dans un véhicule. Il existe aussi une unité qui corrige automatiquement la direction d'éclai- rage ou de projection afin que la direction d'éclairage d'un dispositif d'éclairage puisse rester constante malgré les changements des conditions de roulement d'un véhicule (unité de correction d'angle de site). On connaît, comme mécanisme d'ajustement de l'axe optique (ou de correction de l'axe optique), un mécanisme dans lequel la position et l'attitude du dispositif d'éclairage ou d'éléments du système optique sont modifiées par un moteur en courant continu et son circuit de commande de pilotage. Par exemple, on utilise une construction dans laquelle un procédé de pilotage analogique applique une tension continue déterminée à un moteur et, simultanément, la différence entre la position cible et la position actuelle est réglée afin qu'elle s'annule, à l'aide d'un capteur de détection de la position du moteur. Cependant, dans le circuit de commande de moteur cor- respondant, certains problèmes se posent. L'un d'eux est la difficulté de garantir un réglage régulier de la rotation du moteur et une reprise exacte de la position d'arrêt, avec une grande précision. Un autre problème est posé par l'aug- mentation du coût des éléments à semi-conducteur, car les pertes des éléments à semi-conducteur correspondant aug- mentent lors de l'application d'une tension d'alimentation au moteur à l'aide d'éléments de commutation à semi- conducteur, tels que des transistors, et des dispositifs de dissipation de chaleur sont nécessaires. En conséquence, il a été très difficile jusqu'à présent d'obtenir un fonc- tionnement précis et stable dans toutes les conditions de roulement d'un véhicule, et il a été difficile de réduire l'augmentation de coût. L'invention concerne un circuit de commande de moteur destiné à une unité d'ajustement d'axe optique d'un dispo- sitif d'éclairage de véhicule, le circuit de commande de moteur garantissant la commande par rotation progressive du moteur utilisé comme source motrice pour l'ajustement de l'axe optique, et une reproduction précise de la position d'arrêt du moteur, mais ne nécessitant pas une forte augmentation de coût. Selon l'invention, ces problèmes sont résolus grâce à un circuit de commande de moteur destiné à une unité d'ajustement d'axe optique d'un dispositif d'éclairage de véhicule, possédant un moteur en courant continu comme source motrice d'ajustement de l'axe optique et une partie de détection de la position de cet axe, et exécutant une commande à réaction de manière qu'une valeur d'erreur entre des informations de position actuelle du moteur, obtenues par une partie de détection de position, et une valeur cible de commande de position devienne nulle, qui comprend: une partie de calcul proportionnel destinée à calculer 1 ' erreur, une partie de calcul par intégration destinée à intégrer les erreurs calculées par la partie de calcul proportionnel, une partie de calcul par dérivation destinée à calculer la dérivée première par rapport au temps des informations de position provenant de la partie de détection de position, une partie de traitement de calcul PID destinée à calculer une amplitude de commande par addition des signaux respectifs de sortie de la partie de calcul proportionnel, de la partie de calcul par intégration et de la partie de calcul par dérivation, après que les signaux respectifs de sortie ont été multipliés par des coefficients respectifs de pondération, et une partie de commande par modulation par impulsions de largeur variable destinée à créer un signal de commande ayant un coefficient d'utilisation qui varie avec l'ampli- tude de commande provenant de la partie de traitement de calcul PID, et destinée à exécuter une commande de pilotage du moteur à courant continu d'après le signal de commande. En conséquence, selon l'invention, comme la commande du moteur est effectuée par un signal modulé par impulsions de largeur variable d'après l'amplitude de la commande donnée par la partie de traitement par calcul PID, il est possible de garantir à la fois une commande du moteur avec une rotation régulière, le moteur étant la source motrice d'ajustement de l'axe optique, et une reproduction précise de la position d'arrêt du moteur, si bien qu'il est possible de réduire les pertes à la commutation et de réduire l'augmentation de coût. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre d'exemples de réalisation, faite en référence aux dessins annexés sur lesquels: la figure 1 est un diagramme synoptique représentant la configuration fondamentale d'une unité d'ajustement d'axe optique d'un dispositif d'éclairage d'un véhicule; la figure 2 est un diagramme synoptique représentant la configuration fondamentale d'un circuit de commande de moteur selon l'invention; la figure 3 est un graphique qui représente une opé- ration de calcul par dérivation (différentiel); la figure 4 représente, en coopération avec la figure 5, un algorithme de calcul du carré, la figure 4 représentant la première moitié de la séquence et la figure la seconde moitié; la figure 6 est un graphique illustrant une opération de calcul par intégration; la figure 7 est un diagramme synoptique illustrant la mise en oeuvre de l'invention, en coopération avec les figures 8 à 20, sous forme d'un diagramme synoptique repre- sentant l'ensemble de la construction; la figure 8 est un diagramme des temps permettant une description du fonctionnement; la figure 9 est un diagramme synoptique d'un exemple de configuration d'une partie de calcul par modulation par impulsions de largeur variable, décrite en référence à la figure 10 qui est un diagramme des temps illustrant le fonctionnement du circuit de la figure 9; la figure 11 est un diagramme synoptique illustrant un exemple de configuration de la partie de calcul d'erreur; la figure 12 est un diagramme synoptique qui représente un exemple de configuration de parties de traitement de calcul par dérivation, en coopération avec la figure 13, la figure 12 représentant la première moitié du circuit et la figure 13 la seconde moitié; la figure 14 représente, en coopération avec la figure , un circuit de calcul du carré dans un exemple de confi- guration, la figure 14 correspondant à une construction permettant la création des signaux nécessaires au calcul et la figure 15 la construction assurant l'opération de calcul; la figure 16 est un diagramme synoptique d'un exemple de configuration de parties destinées à déterminer l'état des valeurs cible et actuelle; la figure 17 est un diagramme synoptique d'un exemple de configuration d'une partie de détermination de condition d'intégration; la figure 18 est un diagramme synoptique d'un exemple de configuration d'une partie de calcul par intégration; la figure 19 est un diagramme synoptique d'un exemple de configuration d'une partie de calcul de l'amplitude de commande PID; la figure 20 est un diagramme synoptique d'un exemple de configuration d'une partie de détermination de fréquence de modulation par impulsions de largeur variable; la figure 21 est un diagramme synoptique d'un exemple de configuration de circuit exécutant une opération de soustraction numérique; la figure 22 est un ordinogramme qui, en coopération avec les figures 23 et 24, représente un exemple séquentiel de la commande de pilotage de moteur, la figure 22 représentant le début, la figure 23 la partie intermédiaire et la figure 24 la partie finale du traitement. La figure 1 représente la configuration fondamentale d'une unité d'ajustement d'axe optique (ou de correction) selon l'invention. La configuration représentée est indi- quée, par raison de commodité, comme constituant une unité qui assure à la fois la commande automatique et la commande manuelle de la direction de projection. L'unité 1 d'ajustement d'axe optique d'un dispositif d'éclairage de véhicule comprend une partie 2 de détection d'attitude du véhicule, une partie 3 de détection de vitesse du véhicule, une partie 4 de réglage de direction d'éclai- rage, une partie 5 de réglage manuel et une partie 6 de commande à moteur. La partie 6 de commande de moteur est réalisée afin qu'elle transmette un signal de commande à un moteur à courant continu 7 lors de la réception d'un signal ayant une valeur cible de commande (appelé "TG") qui est transmis de la partie 4 de réglage de direction de projection à un circuit de pilotage 6a, et de la réception de la direction de l'axe optique du dispositif d'éclairage 8 (par exemple des phares de véhicule) en fonction de l'angle de rotation du moteur. En outre, l'unité 6 de commande de moteur possède une partie 6b de détection qui détecte l'angle de rotation du moteur 7 et, en conséquence, la direction de l'axe optique du dispositif d'éclairage 8 correspondant, et un signal de détection, correspondant à la valeur actuelle, est détecté par la partie correspondante de détection 6b, est transmis au circuit de pilotage 6a, et est comparé au signal de valeur cible de commande TG. La partie 2 de détection d'attitude du véhicule doit changer la direction de projection du dispositif d'éclairage 8 lors d'un changement d'attitude du véhicule dans la direction avant-arrière, par obtention de l'angle de tangage du véhicule. Le signal de détection est transmis à la partie 4 de réglage de direction de projection. La partie 2 de détection d'attitude du véhicule comporte par exemple un dispositif de détection de hauteur de véhicule qui détecte les changements de hauteur par rapport aux parties d'essieu des roues avant ou des roues arrière ou à la fois des roues avant et arrière, et qui acquière une information fonda- mentale pour l'obtention d'une attitude au stationnement et d'une attitude lors du roulement du véhicule, d'après le changement de hauteur du véhicule. Par exemple, il existe deux procédés pour détecter la hauteur du véhicule. Il existe d'abord un procédé de mesure de la distance comprise entre le dispositif de détection de hauteur du véhicule et la surface d'une route à l'aide d'une onde de détection de type ultrasonore ou laser. Il existe un second procédé de détection de l'amplitude d'allongement et de contraction de suspensions, par utilisation d'un capteur de hauteur de véhicule tel qu'un dispositif de détection de hauteur de véhicule détecte les fluctuations verticales au niveau des parties d'essieu des roues avant ou des roues arrière, etc. La partie 3 de détection de vitesse du véhicule est destinée à détecter la vitesse du véhicule sous forme d'une information principale, et à calculer l'accélération et l'information relative à l'accélération par calcul de l'amplitude des fluctuations de vitesse par unité de temps. En outre, un signal de sortie de la partie 3 de détection de vitesse de véhicule est transmis à la partie 4 de réglage de la direction de projection. La partie 5 de réglage manuel doit changer la direction de l'axe optique du dispositif d'éclairage 8 par une opéra- tion manuelle à l'aide d'un commutateur de manoeuvre. Un signal d'instruction est transmis par la partie de réglage manuel à la partie 4 de réglage de direction de projection. Apres réception des signaux de détection de la partie 2 de détection d'attitude du véhicule et de la partie 3 de détection de vitesse du véhicule, la partie 4 de réglage de direction de projection crée un signal de valeur cible de commande TG d'après le changement d'angle de tangage du véhicule, et transmet le même signal à la partie 6 de commande de moteur, si bien que la direction de projection du dispositif d'éclairage peut être corrigée. Dans une variante, la partie 4 de réglage de direction de projection crée un signal cible de commande TG à la suite d'un signal d'instruction provenant de la partie 5 de réglage manuel et transmet ce même signal à la partie 6 de commande de moteur. En outre, on a proposé, pour la détection d'un changement d'angle de tangage, divers types de procédés qui détectent un changement, et le procédé utilisé selon l'invention peut être quelconque. On ne le décrit donc pas en détail. En outre, la direction de projection du dispositif d'éclairage 8 est réglée par la commande de rotation du moteur 7 en fonction du signal TG de valeur cible de commande qui est transmis par la partie 4 de réglage de direction de projection au circuit de pilotage 6a. Il existe deux types de procédés pour l'ajustement de la direction du dispositif d'éclairage 8. Un premier procédé comprend l'orientation de l'ensemble du faisceau vers une direction déterminée, alors que l'autre procédé comprend l'orientation d'une partie du faisceau vers une direction déterminée. Par exemple, le premier procédé peut comprendre le changement de la direction d'un axe de projection du dispositif d'éclairage par rotation de tout le dispositif d'éclairage autour de son axe de rotation, ou peut comprendre le changement de la direction de l'axe optique du système optique par réglage de l'attitude d'éléments constituants du dispositif d'éclairage, tels que le réflecteur, la glace, la source lumineuse, l'organe obturateur, etc. En outre, le second procédé peut comprendre un changement de l'axe d'éclairage d'un dispositif spécifié d'éclairage dans une unité ayant plusieurs dispositifs d'éclairage destinés à changer partiellement la direction de projection. Par exemple, dans le cas o un véhicule comporte un phare, un phare antibrouillard et un phare de virage, seul un ou deux de ces phares peuvent être modifiés. En outre, le second procédé peut comprendre le changement de l'attitude d'un ou plusieurs des éléments qui constituent le système optique des dispositifs d'éclairage. Par exemple, le réflecteur peut être composé d'un réflecteur fixe et d'un réflecteur mobile, et l'axe optique du réflecteur mobile peut être modifié afin qu'il donne une orientation dans la direction prévue. La figure 2 représente la configuration essentielle d'un circuit 9 de commande de moteur selon l'invention. Le circuit est composé d'un circuit de calcul numérique dans lequel une commande à réaction est exécutée afin que la valeur de l'erreur entre l'information de position actuelle du moteur, obtenue à partir de la partie 10 de détection de position du moteur à courant continu 7, et la valeur cible de commande de position s'annule. Il est possible, par utilisation d'une commande PID, c'est-à-dire proportionnelle [P], par intégration [I] et par dérivation [D], d'obtenir une rotation régulière du moteur et un réglage précis de l'arrêt à la position cible. Simul- tanément, le rendement de commande peut être accru par exécution d'un réglage de vitesse du moteur à l'aide d'un signal de commande (dont le coefficient d'utilisation est variable) à l'aide d'une commande par modulation par impul- sions de largeur variable (PWM). Les éléments respectifs sont les suivants (les réfé- rences entre parenthèses se réfèrent aux dessins): - partie de calcul (14) composée d'une partie de calcul proportionnel (11), d'une partie de calcul par intégration (12) et d'une partie de calcul par dérivation (13), - une partie de traitement de calcul PID (15), - une partie (16) de commande par modulation par impul- sions de largeur variable (PWM). Les informations sur la position du moteur sont détec- tées par la partie 10 de détection de position, et le signal détecté, appelé Sm, est transmis à la partie de calcul 14. La partie 11 de calcul proportionnel calcule la valeur d'erreur entre la valeur cible indiquée par le signal TG et la valeur actuelle donnée par le signal Sm. Dans la partie 14 de calcul proportionnel, la partie 13 de calcul par dérivation calcule la dérivée première (vitesse) par rapport au temps pour la position du signal de la partie 10 de détection de position. En outre, la partie 12 de calcul par intégration calcule et traite l'erreur déjà calculée par la partie 11 de calcul proportionnel. En outre, la partie 15 de traitement de calcul PID calcule l'amplitude de commande par addition des signaux respectifs de sortie de la partie 11 de calcul proportionnel, de la partie 12 de calcul par intégration et de la partie 13 de calcul par dérivation, qui ont été multipliés par des coefficients de pondération. La partie 16 de modulation par impulsions de largeur variable crée un signal de commande ayant un coefficient d'utilisation qui varie avec l'amplitude de la commande provenant de la partie 15 de traitement de calcul PID, et exécute la commande de pilotage du moteur 7 en courant continu d'après le signal correspondant. Le signal de sortie de la partie de modulation PWM 16 (onde PWM) est utilisé comme signal de commande par tout ou rien d'un élément de commutation (non représenté) qui constitue le circuit 17 de pilotage de moteur décrit dans la suite. En outre, le circuit de pilotage de moteur 17 a une construction en demi- pont ou en pont complet, comprenant plusieurs ensembles d'éléments de commutation à semi-conducteur. Dans la partie 11 de calcul proportionnel, il est préférable de régler une bande morte lorsque l'erreur est proche de zéro plutôt que d'utiliser l'amplitude de commande qui est purement proportionnelle à l'erreur entre la posi- tion cible de commande de position et la valeur actuelle. Ceci est dû au fait qu'il est important qu'aucun freinage ne soit utilisé pour réduire le frottement des balais dans le moteur à courant continu 7 qui est utilisé par exemple avec un dispositif à paliers autolubrifiants. Ainsi, il est important d'établir une bande morte de largeur fixe centrée autour du point d'erreur nulle, à condition qu'aucun pro- blême ne se pose pour le réglage de l'axe optique et, simultanément, de réguler l'amplitude de commande à une valeur nulle lors de la comparaison et de la détermination du fait que la valeur d'erreur obtenue par la partie de calcul proportionnel 11 se trouve ou non dans la bande morte et lorsqu'il est déterminé que la valeur d'erreur se trouve dans la bande morte. Lorsqu'aucune bande morte n'est établie, il est possible qu'une oscillation se produise et elle peut créer un frottement plus important que le frein. On décrit maintenant un procédé de traitement de calcul par dérivation selon l'invention. Pour que les calculs par dérivation des valeurs des données dispersées par l'échantillonnage et la numérisation aient une bonne précision, une formule correspondant à une différence du premier ordre est insuffisante. Il est préférable d'utiliser une formule d'ordre supérieur. Par exemple, dans le cas o les données de traitement sont des données binaires à 8 bits, 256 positions du moteur peuvent être détectées. Cependant, lorsque le moteur tourne de manière relativement lente, seuls les deux bits infé- rieurs peuvent changer lorsqu'on calcule la dérivée de la position par une équation différentielle du premier ordre. En conséquence, on ne peut pas obtenir la précision néces- saire. Cependant, une augmentation de l'ordre seulement complique la formule de dérivation, et la configuration du circuit devient très compliquée et accroît donc le coût. En conséquence, selon l'invention, on utilise un algo- rithme dans lequel les données par dérivation sont calculées en temps réel à l'aide de trois moments au total, deux moments antérieurs et le moment actuel. Sur la figure 3, le temps t est exprimé en abscisses, la position du moteur (qui est exprimée d'après une fonction f(t) du temps t) est indiquée en ordonnées et les données échantillonnées à chaque intervalle d'échantillonnage h sont représentées. En outre, f(tk) représente la valeur échantil- lonnée au temps t = tk. Sur le dessin, les données échan- tillonnées aux temps respectifs t = tk-3, tk-2, tk-1 et tk+,l sont toutes représentées (k et i étant des entiers naturels tels que tki = tk - i.h. D'abord, un intervalle très petit h est transformé en un intervalle défini par une expression de définition de la dérivée première, et l'équation différentielle suivante peut être obtenue: f(l)(tk) = (f(tk) - f(tk-1))/h (1) Il s'agit de l'équation de la dérivée première qui donne des données différentielles entre le moment actuel et le moment juste antérieur. Comme décrit précédemment, cette précision est insuffisante. En outre f(n)(x) est la dérivée du ne ordre de f(x) en fonction de x. Le théorème de Taylor au voisinage de t = tk pour f(t) donne la valeur suivante: f(t +) = f(t) +h.f (tk) + O/2!).f>) (tk) + Q/3!).f3) (t) +.... (2) hm indiquant la me puissance de la variable h, et M! indiquant la factorielle de M. h de l'expression (2) qui précède est remplacé par -h (il faut prendre des précautions pour la valeur tkl = tk, - h), et l'expression est limitée au second terme, si bien qu'on peut obtenir l'expression suivante (3): f(tkl) = f(tk) - h.f(l)(tk) + h2/(2).f (2) (tk) ... (3) En outre, h de l'expression (2) qui précède est remplacé par -2.h (il faut prendre des précautions pour tk-2 = tk - 2.h), et l'expression est limitée au second terme si bien qu'on peut obtenir l'expression suivante (4): f(tk-1) = f(tk) - 2.h.f(l)(tk) + (2.h2).f (2) (tk)... (4) En conséquence, l'expression (4) [(3) x 4 - (4)] est formée à nouveau pour l'élimination du terme de dérivée seconde des expressions (3) et (4), et la fonction f(1)(tk) est résolue, si bien qu'on peut obtenir l'expression sui- vante (5): f(l)(tk) = (3.f(tk) - 4.f(tk.1) + f(tk2))/(2h) (5) A l'aide d'une expression différentielle dans laquelle h est déterminé dans un intervalle défini dans l'expression (5), le calcul de la dérivée première (différentiation) peut être exécuté en temps réel. Une valeur du calcul peut être obtenue sous forme plus précise qu'avec l'expression pré- citée (1). Comme l'indique la comparaison des numérateurs (ayant pratiquement la signification d'une dérivée), l'expression (5) donne une précision deux fois meilleure que l'expression (1). En outre, dans l'exemple précité, une formule de calcul de la dérivée première est obtenue à partir des valeurs de détection à trois moments, le moment actuel f(tk), le moment passé d'une unité de temps f(tk-1) (= h) avant le moment actuel, et le moment antérieur de deux unités f(tk_2) au moment actuel (= 2h). Cependant, ce cas est parfaitement vérifié lorsqu'on utilise a = 3/2 dans l'expression générale a.(f(tk) - f(tkl))/h + (i ca).(f(tkl) - f(tk.2))/h avec un coefficient fixe a non nul. En outre, avec une méthode analogue au cas précédent, il est possible d'obtenir une forme de calcul de la dérivée première (par différentiation) à partir des valeurs détectées obtenues à plus de trois moments. Par exemple, dans le cas de quatre moments, après développement des expressions jusqu'au terme du troisième ordre par rapport à tk_1, tk-2 et tk-3, les termes de dérivée troisième sont éliminés des trois expressions, et le terme correspondant à la dérivée seconde peut être éliminé. Cependant, comme la charge de calcul peut augmenter lors de l'augmentation uniquement du nombre de moments, il est recommandé que le calcul soit réalisé avec aussi peu de moments que possible pour l'obtention de la précision de détection. En ce sens, on peut considérer que l'expression précitée (5) est optimale. Le procédé selon lequel l'amplitude de la dérivée première par rapport au temps (vitesse) ainsi obtenue est transmise à la partie 15 de traitement de calcul PID et est soustraite de l'amplitude de commande, constitue le procédé le plus simple. Un procédé permettant l'obtention d'une valeur au carré (amplitude proportionnelle à l'énergie du mouvement m.V2/2, m étant la masse et V la vitesse) et sa soustraction de l'amplitude de commande (c'est-à-dire que +V2 est utilisé pour +V et -V2 est utilisé pour -V) est avantageux pour les caractéristiques de transition par comparaison au procédé précité. Ainsi, dans ce dernier procédé, les différences présentées par les caractéristiques de transition à cause des fluctuations de tension d'ali- mentation du moteur et des fluctuations de sa charge diminuent remarquablement, si bien que la stabilité du déplacement est garantie. En outre, dans l'algorithme du calcul des carrés, il existe deux moyens pour exécuter le calcul numérique. Un premier est une multiplication en série destinée à assurer la multiplication par un nombre binaire, comme un calcul sur une feuille de papier (les chiffres des emplacements respectifs sont ajoutés et le calcul est décalé). L'autre moyen est un calcul parallèle (les chiffres des emplacements respectifs sont entièrement calculés). Le premier moyen est plus avantageux pour la réduction du nombre de portes logiques. On décrit maintenant, pour simplifier la description, une multiplication à 8 bits en référence aux figures 4 et 5, dans la séquence suivante allant des pas Sl à S6. (Sl) Un mutiplicande (appelé dans la suite "A") est conservé dans un registre à 8 bits Ra. Un multiplicateur (appelé dans la suite "B") est conservé dans les huit bits supérieurs du registre à 16 bits Rbc (dans cet état, les données des huit bits inférieurs C sont "0"). Un compteur K est préparé afin qu'il compte le nombre de bits, la valeur par défaut étant réglée à K = 8 = "1000" (dans le cas de 8 bits). (S2) Un décalage logique d'un bit à gauche est exécuté dans le registre Rbc si bien que le bit supérieur de B est obtenu dans le registre [CY]. En outre, "0" est ajouté au bit inférieur de C. (S3) Si le contenu du registre CY est 0 [CY = "0"], le traitement avance au pas (S5) sans rien faire. Lorsque CY = "1", le traitement avance au pas (S4) (voir figure 5). (S4) Le contenu du registre Rbc et le contenu du registre Ra sont ajoutés, et le résultat est conservé dans le registre Rbc (BC + A - BC). (S5) La régression du compteur K est exécutée indé- pendamment de l'addition du pas (S4) (K - 1 - K). (S6) Lorsque K = 0, le calcul est terminé. Dans le cas contraire, le traitement revient au pas (S2). En outre, on peut facilement décrire le pas (S4) par utilisation d'un additionneur complet FA et d'un organe de progression (représenté par +1 dans un cercle) comme l'indique le circuit équivalent de la figure 5. Ainsi, le contenu A du registre Ra est transmis comme entrée X de l'additionneur complet FA et les huit bits inférieurs C du registre Rbc sont transmis comme entrée Y. Le résultat S de l'addition est renvoyé aux huit bits inférieurs du registre Rbc. La retenue CR = 1 est ajoutée par + 1 au bit supérieur du registre Rbc par l'intermédiaire du circuit de progres- sion (B + 1 - B), si bien qu'une opération de déplacement est exécutée. En outre, les pas (S5) et (S6) peuvent être décrits par utilisation d'un organe de régression (indiqué par -1 dans un cercle) et une porte logique G comme indiqué sur la partie inférieure du schéma de la figure 5. Le calcul (K - 1 - K) d'extraction du contenu du compteur K et de soustraction de 1 et le traitement de notification de la fin du calcul, dans lequel la porte logique G transmet un signal de niveau élevé H lorsque K = 0, sont indiqués. Au cours des opérations précitées, les résultats A et B de la multiplication sont obtenus dans le registre Rbc. Par exemple, le niveau est abaissé à un calcul à quatre bits (K = 4 = "100"), et une multiplication entre A = 1101 (= 13) et B = 1011 (= 11) est représentée dans la suite. Le calcul s'effectue avec les étapes suivantes: (1) BC = 10110000, CY = 0, K = 100 (2) BC = 01100000, CY = 1, K = 100 (3) BC = 01101101, CY = 1, K = 011 (4) BC = 11011010, CY = 0, K = 011 (5) BC = 11011010, CY = 0, K = 010 (6) BC = 10110100, CY = 1, K = 010 (7) BC = 11000001, CY = 1, K = 001 (8) BC = 10000010, CY = 1, K = 001 (9) BC = 10001111, CY = 1, K = 000 En outre, il est évident qu'un calcul du carré est exécuté sous la forme A = B. Ensuite, on décrit le calcul par intégration selon l'invention. Selon l'invention, un calcul par intégration n'est pas exécuté de manière uniforme lors de la commande de tran- sition, mais les situations de changement de la valeur cible et de la valeur actuelle par rapport à la commande de position (commande d'axe optique) sont toujours détectées, et la fréquence d'opérations d'intégration et la fréquence des ondes modulées PWM sont toujours commandées d'après les situations correspondantes. La figure 6 représente de façon générale un changement de la valeur actuelle au cours du temps (voir la courbe Gc) qui suit un changement par unité de temps de la valeur cible à variation progressive (voir la courbe Gt) indiquée en trait plein. Comme l'indique le dessin, par rapport à l'axe des temps t indiqué en abscisses, un intervalle à partir du point t = tl d'augmentation du signal jusqu'au point t = t5 lorsque la valeur cible est égale à la valeur actuelle, est divisé en quatre termes qui sont les suivants: terme TA (t = tl à t2) terme TB (t = t2 à t3) terme TC (t = t3 à t4) terme TD (t = t4 à t5) D'abord, l'état du mouvement du terme TA indique que la valeur actuelle ne change pas bien qu'un changement de la valeur cible apparaisse. Ceci est dû au fait que, d'après la relation [force de frottement stationnaire > coefficient de frottement cinétique], il faut plus d'énergie lorsque le mouvement commence qu'en cours de mouvement. En conséquence, il est préférable que, dans cet état, la valeur d'inté- gration augmente rapidement par exécution d'un calcul d'intégration d'après la fréquence d'échantillonnage prédé- terminée afin que l'amplitude de commande augmente, si bien que le début du mouvement est exécuté progressivement. Au terme suivant TB, il est reconnu que des changements se produisent à la fois sur la valeur cible et la valeur actuelle. Ainsi, l'état du mouvement est tel que le mouvement se poursuit par inertie après le début du mouve- ment. En conséquence, il est important de réduire l'ampli- tude de commande à une amplitude inférieure à l'amplitude nécessaire lorsque le mouvement commence. Il est ainsi pré- férable que l'erreur ajoutée à l'amplitude de commande comme amplitude d'intégration soit réglée à une valeur nulle, et l'amplitude d'intégration est réduite au cours du temps. Au terme suivant TC, comme la valeur actuelle change bien que la valeur cible devienne constante, l'intégration commence à nouveau pour réduire l'écart constant. Cependant, l'amplitude de commande augmente rapidement lorsque l'inté- gration est exécutée à la fréquence d'échantillonnage ana- logue au cas du terme TA, et la valeur actuelle dépasse la valeur cible et provoque un dépassement. Ainsi, il est préférable que l'amplitude d'intégration augmente progressi- vement par décalage de la fréquence vers le bas depuis la valeur régulée (par exemple de 1/5 à 1/10 environ), et la valeur actuelle est rapprochée de la valeur cible. Dans le terme final TD, comme l'erreur entre la valeur cible et la valeur actuelle est faible, le coefficient d'utilisation de l'onde PWM transmise par la partie 16 de commande de modulation par impulsions de largeur variable diminue et est petite. En conséquence, la fréquence de modu- lation PWM (ou fréquence de commutation) qui a été constante jusqu'à présent est réduite par paliers pour être égale par exemple à un facteur 1/2, 1/4, 1/8, etc., ou subit une réduction consécutive, si bien que la valeur actuelle est commandée afin qu'elle se rapproche lentement de la valeur cible, par augmentation de la largeur des impulsions. Cepen- dant, au moment o l'erreur pénètre dans la bande morte, l'amplitude d'intégration est rendue nulle si bien que le dépassement de la valeur actuelle est supprimé. En outre, lorsque l'amplitude de commande devient faible parce que la valeur se rapproche de la valeur cible, le coefficient d'utilisation de l'onde PWM devient très faible du fait du réglage du coefficient d'utilisation lorsque la fréquence PWM est constante. Rapidement, il se produit une situation dans laquelle le moteur suit l'amplitude de commande (en dehors du cadre de la bande morte) et ne fonctionne pas. En conséquence, l'augmentation du coefficient d'utili- sation de l'onde PWM afin que le moteur fonctionne est considérée comme une précaution contre le problème précité. Si cette précaution est utilisée, le résultat du calcul PID, qui a été exécuté à cet égard, ne reflète pas la commande. Par exemple, un problème risque de se poser car le dépassement de la valeur actuelle de la valeur cible peut se produire. Pour que ce problème ne se pose pas, lorsque la fré- quence PWM est réduite progressivement sans changement du coefficient d'utilisation de l'onde PWM, la largeur d'impulsion par intervalles des impulsions augmente si bien que le moteur peut tourner. Ainsi, dans ce procédé, la valeur moyenne de l'énergie transmise au moteur correspond au résultat du calcul PID, si bien que la valeur actuelle se rapproche avantageusement, régulièrement et progressivement de la valeur cible avec absorption des défauts d'uniformité de la charge et de la tension d'alimentation. Comme décrit précédemment, pour la commande progressive de la rotation du moteur, il est avantageux que la situation des changements au cours du temps soit toujours détectée sous forme de la valeur cible et de la valeur actuelle de la commande de position, et que la fréquence de commande d'intégration soit réglée afin qu'elle soit plus petite dans le cas o un changement est reconnu uniquement sur la valeur actuelle, contrairement au cas o un changement est reconnu uniquement sur la valeur cible. En outre, dans le cas o la valeur cible et la valeur actuelle changent toutes deux par réduction ou lorsqu'aucun changement n'est reconnu, il est avantageux, pour l'augmentation de la précision du position- nement, que la fréquence de l'onde PWM soit commandée afin qu'elle diminue progressivement au cours du temps. 1. Exemples de réalisation selon l'invention Les figures 7 à 20 illustrent un premier mode de réalisation de l'invention appliqué à une unité d'ajustement d'axe optique d'un dispositif d'éclairage de véhicule. En outre, lorsque l'invention s'applique à une unité de correction dynamique d'angle de site qui commande avec précision la direction de l'axe optique d'éclairage en fonction d'un changement d'attitude du véhicule par exemple, la partie 4 de réglage de direction de projection de la figure 1 est composée d'une unité électronique de commande ECU. De même, un capteur installé dans la suspension pneuma- tique à commande électronique est utilisé comme capteur de hauteur du véhicule, et un capteur installé dans le système de freinage antipatinage (ABS) peut être utilisé comme capteur de vitesse du véhicule. La figure 7 est un diagramme synoptique d'un exemple représentant la construction générale d'un circuit 18 de commande de moteur comprenant les éléments suivants (les nombres entre parenthèses sont des références des dessins annexés): - circuit à bascule (19) - circuit à bascule (20) circuit de calcul d'erreur (21) - circuit de calcul par dérivation (22) circuit de calcul du carré (23) - circuit de calcul par intégration (24) partie (25) de détermination de l'état de la valeur cible et de la valeur actuelle - partie de détermination de condition d'intégration (26) circuit comparateur (27) - circuit de réglage de la bande morte (28) circuit OU à deux entrées (somme logique) (29) - oscillateur (30) - partie de détermination de fréquence de modulation PWM (31) - partie génératrice du signal de synchronisation (32) - partie de calcul d'amplitude de commande PID (33) - partie de calcul PWM (34) - circuit de pilotage de moteur (35) - moteur à courant continu (36) - détecteur de position (37) - circuit de conversion analogique-numérique (38) D'abord, les données de valeur cible TG (signal à 8 bits) sont émises par le circuit de bascule 20 vers la partie 21 de calcul d'erreur età la partie 25 de déter- mination de l'état de la valeur cible et de la valeur actuelle. L'axe optique est commandé par réglage de la position du moteur 36 en courant continu et de la vitesse, la direction de projection de la lumière réfléchie étant réglée par exemple par variation de l'angle d'inclinaison du réflecteur dans le plan perpendiculaire en fonction de l'angle de rotation du moteur. Par exemple, un potentiomètre est utilisé comme détecteur 37 de la position du moteur et, après que la tension de détection a été transformée numéri- quement par le circuit convertisseur 38 à 8 bits (la pleine échelle du potentiomètre est exprimée dans un système de numérotation binaire à 8 bits), les données mises sous forme numérique sont émises par l'intermédiaire du circuit de bascule 19 vers la partie de calcul d'erreur 21, la partie de calcul par dérivation 22 et la partie 25 qui détermine l'état de la valeur cible et de la valeur actuelle. La partie 21 de calcul d'erreur est destinée à obtenir une erreur entre la valeur cible provenant du circuit de bascule 20 et la valeur actuelle provenant du circuit de bascule 19, et les données d'erreur (données à 8 bits) sont émises vers le circuit 24 de calcul par intégration, la partie 33 de calcul d'amplitude de commande PID et le circuit comparateur 27. Le circuit 22 de calcul par dérivation est destiné à l'obtention de données de vitesse par calcul de la dérivée première par rapport au temps (plus précisément une différentielle) par rapport aux données de valeur actuelle provenant du circuit de bascule 19. Le signal de sortie (données à 8 bits) du circuit 22 de calcul par dérivation sont transmises à la partie 33 de calcul d'amplitude de commande PID sous forme de données à 16 bits après mise au carré par un circuit 23 de mise au carré (décrit dans la suite). Le circuit 24 de calcul par intégration transmet un résultat, qui a été obtenu par intégration des données à 8 bits provenant de la partie 21 d'erreur de calcul au cours du temps, à la partie 33 de calcul d'amplitude de commande PID sous forme de données à 12 bits. En outre, la fréquence de fonctionnement pour l'intégration est déterminée par un signal d'horloge provenant de la partie 26 de détermination de condition d'intégration (décrite dans la suite) et la valeur de l'intégration est mise à zéro après réception d'un signal d'effacement CLR du circuit OU 29. Le circuit comparateur 27 détermine si les données d'erreur entrent dans la bande morte ou non, par comparaison des données à 8 bits provenant de la partie 21 de calcul d'erreur à la valeur réglée (données à 8 bits) de la bande morte, déterminée par la partie 28 de réglage de bande morte. Le circuit comparateur 27 transmet alors des données binaires représentant le résultat du jugement du circuit OU 29, et, simultanément, émet un signal d'effacement (CLR) à la partie 33 de calcul d'amplitude de commande PID dans laquelle les données d'erreur ont pénétré dans la bande morte, si bien que l'amplitude de commande est remise à zéro. La partie 25 qui détermine l'état de la valeur cible et de la valeur actuelle transmet un signal d'instruction destiné à déterminer les conditions d'intégration, à la partie 26 de détermination de condition d'intégration et à la partie 31 de détermination de fréquence de modulation PWM, par contr8le des changements au cours du temps de la valeur cible et de la valeur actuelle. Ainsi, comme décrit précédemment, lorsqu'un changement est reconnu dans la seule valeur cible, la fréquence d'intégration est utilisée comme valeur régulée. En outre, lorsque des changements sont reconnus à la fois dans la valeur cible et la valeur actuelle, l'amplitude d'erreur à ajouter est réglée à 0, en fonction du temps écoulé. En outre, lorsqu'un changement n'est reconnu que dans la valeur actuelle, une instruction de commande destinée à réduire la fréquence d'intégration à une valeur inférieure à la valeur régulée est transmise à la partie 26 de détermination de condition d'intégration. Enfin, lorsque de petits changements sont réalisés à la fois sur la valeur cible et la valeur actuelle, une instruction de commande destinée à réduire progressivement la fréquence de l'onde PWM est transmise à la partie 31 de détermination de la fréquence de modulation PWM avec réduction de l'ampli- tude du changement de la valeur cible et de la valeur actuelle à la fois. L'oscillateur 30 est un circuit qui crée le signal à la fréquence fondamentale de commande PWM, et le signal correspondant est transmis à la partie 31 de détermination de fréquence PWM dans lequel cette fréquence (fréquence de commutation) est déterminée. La partie 32 génératrice du signal de synchronisation crée des signaux d'après les signaux provenant de la partie 31 de détermination de fréquence PWM et transmet des signaux d'horloge aux circuits de bascule 19 et 20. En outre, la partie génératrice 32 transmet les signaux d'horloge de commande à la partie 26 de détermination de condition d'intégration et à la partie 34 de calcul de modulation PWM. * La partie 33 de calcul d'amplitude de commande PID multiplie les valeurs respectives des données émises depuis la partie 21 de calcul d'erreur, le circuit de mise au carré 23 et le circuit 24 de calcul par intégration, par des valeurs respectives de coefficients prédéterminés, et cal- cule l'amplitude de commande par un processus de pondération dans lequel une addition et une soustraction sont exécutées. Le signal de sortie correspondant est transmis à la partie 34 de calcul PWM. La partie 34 de calcul PWM crée une onde PWM à 256 graduations, dont le coefficient d'utilisation varie et est réglé d'après une instruction de commande provenant de la partie 33 de calcul d'amplitude de commande PID, et transmet l'onde PWM à un circuit 35 de pilotage de moteur sous forme d'un signal de commande. Le circuit 35 de pilotage d'un moteur a une construc- tion en demi-pont obtenue avec un ensemble d'éléments de commutation à semi-conducteur (transistors FET, etc.) dans laquelle les éléments respectifs de commutation sont comman- dés afin qu'ils soient commutés en sens contraire lors de la réception d'un signal de commande de la partie 34 de calcul PWM, si bien que le courant du moteur est commandé. La figure 8 est un diagramme des temps illustrant les principales parties du fonctionnement du circuit, avec les significations suivantes des signaux respectifs: - CK est un signal d'horloge de référence crée par l'oscillateur 30 - CNT est le contenu de calcul d'un compteur (décrit dans la suite) placé dans la partie 34 de calcul PWM - CNTO est une instruction de signal de détection indi- quant si le contenu du calcul CNT est nul ou non (un signal de niveau élevé indique la détection d'un 0) - PIDstat est l'état du calcul PID (en cours de calcul et détermination de l'amplitude de commande) - SS_ltch est un signal destiné à une bascule et repre- sentant l'amplitude de commande - SS est le contenu de l'amplitude de commande (SSn-l, SSn). En outre, l'amplitude de commande indique l'amplitude d'instruction qui est déterminée après le calcul PID et qui est émise vers la partie 34 de calcul PWM. Comme représenté sur les dessins, lorsque la quantité calculée du compteur CNT commute de 255 à 0 et revient au début, le signal CNT0 prend un niveau élevé en synchronisme avec le moment de la montée du signal CK, et le circuit 33 de calcul d'amplitude de commande PID prélève les données à partir de ce moment. L'amplitude de commande est déterminée après la fin du calcul précité par pondération. En outre, l'amplitude de commande bascule de la valeur SSn-l, qu'elle avait jusqu'à maintenant, à une nouvelle valeur SSn au moment o le signal SS _ltch s'élève (c'est-à- dire que le suffixe n indique un indice entier qui augmente au cours du temps). En outre, le signal SS _ltch est un signal inversé (négation logique) du signal CNT0. La figure 9 représente un exemple de configuration de la partie de calcul PWM 34. Le signal CK est transmis à une borne d'entrée de signal d'horloge CLK du compteur PWM 39 (compteur binaire à 8 bits). Le signal de sortie (le contenu du calcul est CNT comme décrit précédemment) du compteur correspondant est transmis à une borne d'entrée à 8 bits P du comparateur (comparateur identité) pour la comparaison des coïncidences et, simultanément, il est transmis à une porte ET 41 (produit logique à huit entrées actives au niveau bas et une sortie active au niveau bas). L'amplitude de commande SS (données à 8 bits) provenant de la partie 33 de calcul d'amplitude de commande PID est telle qu'elle est transmise à l'autre borne d'entrée à 8 bits Q du comparateur 40 par une bascule D d'entrée-sortie à 8 bits 42 (bascule de type D octale). Le comparateur cor- respondant 40 compare les bits respectifs de P et Q l'un à l'autre, emplacement par emplacement. Lorsque tous les bits sont égaux, un signal de sortie P=Q qui devient un signal de faible niveau est transmis à la porte OU 43 à deux entrées actives au niveau bas et une sortie active au niveau bas. En outre, comme l'amplitude de commande SS provenant de la partie 33 de calcul d'amplitude de commande PID est transmise à la porte ET 44 à huit entrées actives à un niveau bas et une sortie active à un niveau bas, une détection de 0 de l'amplitude de commande est effectuée (c'est-à-dire que le fait que les bits respectifs sont mis à zéro ou non est détecté), et le signal de détection est transmis aux bornes restantes d'entrée de la porte OU précitée 43. Lorsque le contenu du calcul du compteur PWM 39 est égal à 0, toutes les entrées de la porte ET 41 sont à un niveau bas si bien que le signal de sortie devient bas à ce moment. Le signal correspond au signal précité CNT0 et constitue un signal de détermination du point de début du calcul PID. Cependant, comme le point de début du calcul est le point auquel le niveau du signal passe d'un niveau élevé à un faible niveau comme indiqué sur le dessin, si le signal est inversé par une porte NON 45 active à un niveau bas, il est possible d'obtenir un signal (appelé STT) qui indique le début du calcul au moment o le signal passe d'un niveau bas à un niveau élevé. En outre, dans l'étage suivant, le signal de sortie de la porte ET 41 est transmis à la borne d'entrée du signal d'horloge CLK de la bascule D 46. Dans la bascule D 46, un signal de niveau élevé est transmis à la borne d'entrée D et un signal de sortie (appelé SPWM) à la borne de sortie Q est obtenu comme onde PWM. En outre, un signal produit à partir de ce signal devient un signal de commande (par exemple un signal de pilotage de grille d'un transistor à effet de champ FET) destiné à l'élément de commutation (non représenté) qui constitue le circuit 35 de pilotage de moteur. En outre, la bascule D 46 a une borne d'effacement CLR ayant une entrée active au niveau bas, alors qu'une opération d'effacement est réalisée lors de la réception d'un signal de niveau bas provenant de la porte OU précitée 43. Ainsi, l'effacement est exécuté lorsque le comparateur 40 détecte une coïnci- dence ou la porte ET 44 détecte une valeur 0. En outre, bien qu'ils ne soient pas représentés, le compteur PWM 39, le comparateur 40 et les bascules D 42 et 46 sont destinés à être effacés par un signal de réarmement à la mise sous tension qui est cree juste après la mise sous tension. La figure 10 est un diagramme des temps illustrant le fonctionnement de la partie 34 de calcul PWM dans laquelle la signification des signaux respectifs a déjà été décrite. En outre, dans le signal CNT représentant le contenu du calcul, Qn indique une valeur du compteur qui correspond à l'amplitude de commande SSn. La figure 10 représente l'amplitude de commande SS dans deux cas et permet d'en distinguer la différence. Le premier cas correspond au cas o le signal SS n'est pas nul et le second o il est nul. Ainsi, lorsque l'amplitude de commande n'est pas nulle, il est possible d'obtenir un signal ayant une largeur comprise entre le niveau bas au moment o le contenu Qn du calcul correspondant à l'amplitude de commande SS change, après que le signal S_PWM a atteint le niveau élevé à partir du moment o le signal CNT0 a atteint le niveau élevé. En outre, ce comportement est dû au fait que le signal de sortie Q de la bascule D 46 décrit précédemment s'élève au moment o le signal CNT0 passe du niveau bas au niveau élevé par rapport au signal d'entrée d'horloge de la bascule D 46 et la bascule correspondante D est vidée par le signal de niveau bas lorsque le comparateur 40 détecte la coïncidence entre le calcul du compteur PWM 39 et l'amplitude de commande. D'autre part, lorsque l'amplitude de commande est nulle, comme le signal de sortie de la porte ET 44 est mis à un niveau bas et devient le signal d'effacement CLEAR de la bascule D 46, le signal SPWM reste au niveau bas. En conséquence, il est possible de mettre avec précision le niveau de l'onde PWM au niveau bas lorsque l'amplitude de commande est nulle. On décrit maintenant la configuration des parties respectives de certains des circuits précités. La figure 11 représente un exemple de configuration de la partie 21 de calcul d'erreur. Les données TG de valeur cible à 8 bits sont d'abord transmises à un circuit 47 de registre. En outre, une bas- cule D (bascule de type D octale) ayant une entrée et une sortie à 8 bits est utilisée dans ce circuit, et le signal précité de début de calcul STT est transmis à la borne d'entrée de signal d'horloge CLK, et la sortie Q à 8 bits parvient aux bornes d'entrée A (A0 à A7) d'un additionneur complet à 8 bits 48. D'autre part, les données de valeur actuelle à 8 bits (appelées dans la suite CV) sont transmises à un circuit de registre 49. En outre, une bascule D (octale) à entrée et sortie à 8 bits est utilisée dans ce circuit, et le signal STT de début de calcul précité est transmis à la borne d'entrée de signal d'horloge CLK. De plus, le signal de sortie Q à 8 bits est transmis aux bornes d'entrée B (B0 à B7) de l'additionneur complet 48 à 8 bits après passage par un circuit d'inversion de bits 50 (composé de huit portes NON). Le résultat de l'addition de l'additionneur complet 48 est transmis à des bornes de sortie à 8 bits (Z0 à E7) vers la borne d'entrée à 8 bits d'un circuit logique 51. En outre, le signal de sortie de la borne de retenue (Co) est transmis à la borne d'entrée de commande X du circuit logique 51 par l'intermédiaire d'une porte NON 52 et, simultanément, il est transmis à une borne de retenue Ci de l'additionneur complet 53 à 8 bits. En outre, la borne de retenue Ci de l'additionneur complet 48 à 8 bits est mise à un niveau bas. Dans le circuit logique 51, les données qui sont obtenues à partir de la borne de sortie à 8 bits Y sont déterminées en fonction du niveau du signal X, et, lorsque X = 1 (c'est-à-dire lorsque le signal de sortie de la porte NON 52 est à un niveau élevé), les données à bits inversés de l'entrée à 8 bits sont obtenues en Y (avec une fonction analogue à celle d'un inverseur INV) et, lorsque X = 0, les données de l'entrée à 8 bits sont obtenues en Y telles quelles (avec une fonction de tampon Buff). En outre, le circuit est composé par exemple de huit portes de somme logique exclusive à deux entrées (OU exclusif) et forme un circuit nécessaire au traitement de négation avec la porte NON 52 (suivant utilisation de deux compléments pour la soustraction). En outre, un signal obtenu à partir de la borne de retenue Co de l'additionneur complet à 8 bits 48 est utilisé comme signal appelé CW/CCW qui indique le sens de rotation du moteur. Bien que, dans l'additionneur complet 53, des données à 8 bits provenant de la borne de sortie Y du circuit logique précité 51 soient transmises aux bornes d'entrée A0 à A7, les bornes d'entrée B (B0 à B7) sont toutes mises à un niveau bas. Les données qui sont obtenues à partir des bornes de sortie à 8 bits S0 à E7 sont transmises à une borne d'entrée à 8 bits P de comparateur 54 d'amplitude destiné à comparer les dimensions (ce comparateur forme le circuit comparateur précité 27) et à la borne d'entrée à 8 bits du circuit logique 55. Les données à 8 bits provenant de la partie 28 de réglage de bande morte sont transmises à l'autre borne d'entrée à 8 bits Q du comparateur 54. En outre, la portée du réglage de la bande morte, permise pour la commande de l'axe optique, est régulée au préalable dans la partie 28 de réglage de bande morte. Lorsque la valeur des données de l'entrée P est infé- rieure à celle de l'entrée Q, c'est-à-dire lorsque l'erreur ne se trouve pas dans la bande morte, le comparateur 54 transmet un signal qui est mis à un niveau élevé et qui est transmis à la borne d'entrée de commande X du circuit logique 55 par l'intermédiaire de la porte NON 56. En outre, dans le cas o une valeur d'erreur pénètre dans la bande morte, le signal optique de la porte NON 56 prend un faible niveau. Il faut considérer ce comportement, indiqué sous la forme DB. Dans le circuit logique 55, des données qui sont obtenues à la borne de sortie à 8 bits Y sont déterminées d'après les états des niveaux du signal X et, lorsque X = 1 (c'est-à-dire le signal de sortie de la porte 56 est à un niveau élevé), les données d'entrée à 8 bits sont obtenues en Y telles quelles (avec une fonction de circuit tampon) et, lorsque X = 0, les données Y sont mises à O (Y = O). En outre, dans ce circuit, les signaux numériques respectifs des bornes de sortie à 8 bits E0 à S7 de l'additionneur complet 53 sont transmis à une première borne d'entrée desportes respectives par exemple à l'aide de portes ET à deux entrées au nombre de huit, et les signaux de sortie de la porte NON 56 peuvent être transmis aux autres bornes d'entrée. Les données à 8 bits qui sont obtenues à la borne de sortie Y du circuit logique 55 sont des données d'erreur Er (cependant, l'erreur est nulle dans la bande morte). Les figures 12 et 13 représentent un exemple de configuration du circuit 22 de calcul par dérivation, dans lequel les données de valeur actuelle à 8 bits CV, qui ont été numérisées par passage dans un circuit convertisseur 38 à partir du détecteur de position 37, sont transmises à un registre à 8 bits 57 et un additionneur complet à 12 bits 59. Des circuits intégrés (par exemple une bascule de type D octale, avec une fonction d'effacement, équivalant au cir- cuit 74HC273) qui comportent huit bascules D sont utilisés pour le registre à 8 bits 57, et les bascules D respectives sont disposées en parallèle si bien que les données des bits respectifs sont transmises à la borne d'entrée D. En outre, le signal précité de début de calcul STT est transmis à la borne d'entrée de signal d'horloge CLK. Un registre à 8 bits 58, dans lequel est transmis un signal de sortie Q du registre à 8 bits 57, est en outre placé dans l'étage arrière du registre à 8 bits 57. Des circuits intégrés équivalant à un circuit 74HC273 sont utilisés pour le registre à 8 bits 58 dans lequel les données des bits respectifs sont transmises à la borne d'entrée D des bascules D respectives. En outre, le signal de début de calcul STT est transmis à la borne d'entrée de signal d'horloge CLK du registre 58. En conséquence, le contenu qui présente les données de valeur actuelle du moteur au temps tk sont indiquées par f(tk) avec la notation des fonctions, le registre 57 du premier étage reçoit les données correspondantes, les don- nées f(tkl) (l'indice k-1 indique le temps particulier fixé à t) une unité de temps avant que le moment actuel ne donne un signal de sortie, et les données f(tk_2) (l'indice k-2 indique un temps) deux unités de temps avant le moment actuel sont obtenues à la sortie du registre 58 à 8 bits de l'étage suivant. Dans un additionneur complet 59 à 12 bits (par exemple un additionneur complet binaire à 4 bits composé de trois éléments, équivalant au circuit 74HC283, disposés en paral- lèle), les données de valeur actuelle CV sont transmises aux 1erê à 8e borne A1 à A8 parmi les bornes d'entrée A (A0 à All) et les 0o à 7' borne (BO à B7) des bornes d'entrée B. Ainsi, 2.f(tk) qui est doublé par décalage des données CV à droite, est transmis pour l'entrée A et les données CV sont transmises pour l'entrée B telles quelles (c'est-à-dire f(tk)), et des données de 12 bits correspondant à 2.f(tk) + f(tk) = 3. f(tk) sont transmises par les bornes de sortie E0 à 11 de l'additionneur complet 59. De plus, les signaux de niveau bas sont transmis à la borne de retenue Ci, à la borne A0, aux bornes A9 à All (trois bits supé- rieurs) et aux bornes B8 à Bll (quatre bits supérieurs). Un additionneur complet à 12 bits 60 placé dans l'étage suivant est destiné à ajouter la valeur précitée 3.f(tk) à f(tk2), et les données à 8 bits f(tk-2) du registre à 8 bits 58 sont alors transmises aux bornes A0 à A7 parmi les bornes d'entrée A. En même temps, les données à 12 bits qui sont transmises par l'additionneur complet précité 59 parviennent aux bornes B0 à Bll de l'entrée B. En outre, des signaux de niveau bas sont transmis à la borne CI et aux bornes A8 à All. Les données à 12 bits correspondant à 3.f(tk) + f(tk-2), résultat du calcul transmis par l'additionneur complet 60 par les bornes de sortie Z0 à E11, sont transmises aux bornes d'entrée A0 à All de l'additionneur complet à 12 bits 61 (voir figure 13) placé dans l'étage suivant. La sortie Q, qui représente f(tk-1) provenant du registre à 8 bits 57, transmet un signal aux bornes B2 à B9 parmi les bornes d'entrée B après passage dans un circuit 62 d'inversion de bits (négation logique). Ainsi, une valeur quadruplée par décalage vers la droite de deux bits dans l'étage d'entrée B, ayant subi un complément à 1 (après inversion de tous les bits) pour la multiplication de f(tkl) par un coefficient -1, est obtenue sous la forme -4.f(tk.1). En outre, une opération est exécutée dans laquelle la valeur précitée est ajoutée à la valeur précitée 3.f(tk) + f(tk.2). Le résultat du calcul est transmis aux bornes de sortie Z0 à 11. En outre, un signal de niveau bas est transmis à la borne Ci, et un signal de niveau élevé est transmis aux bornes B0, B1, B10 et Bll appartenant à l'entrée B. Un circuit logique 63 placé dans l'étage arrière de l'additionneur complet 61 est nécessaire pour l'opération de négation et détermine si une opération de complémentation est exécutée ou non d'après le fait que la valeur logique d'un signal (bit de signe) transmis par la borne de retenue Co de l'additionneur complet 61 est un 1 ou un 0. Ainsi, lorsque le résultat du calcul a une valeur négative, un signal 0 peut être obtenu à la borne Co, et un signal X = 1 qui est passé à 1 par inversion du signal de la porte NON 64 est transmis à la borne d'entrée de commande du circuit logique 63. En conséquence, dans le cas X = 1, le résultat de l'inversion de tous les bits INV est transmis aux bornes d'entrée A0 à All de l'additionneur complet à 12 bits 65 et, simultanément, le complément à 2 de la valeur négative est obtenu par émission d'un signal de valeur logique 1 provenant de la porte NON 64 à la borne Ci de l'additionneur complet 65. En outre, lorsque le résultat du calcul est positif, un signal i est obtenu à la borne Co. En consé- quence, un signal X = 0 qui est devenu 0 par inversion du signal par la porte NON 64 est transmis à la borne d'entrée de commande du circuit logique 63. De cette manière, dans le cas X = 0, tous les bits sont transmis aux bornes d'entrée A0 à All de l'additionneur complet 65 de l'étage suivant tel quel (c'est-à-dire dans ce cas que le circuit logique 63 joue simplement le rôle d'un circuit tampon et, simul- tanément, un signal de valeur logique 0 transmis par la porte NON 64 est transmis à la borne Ci de l'additionneur complet 65. En outre, le circuit peut être composé de portes OU exclusif à deux entrées (somme logique exclusive) équivalant à tous les bits, les bornes S0 à El1 de l'addi- tionneur complet 61 étant connectées à une borne d'entrée des portes respectives, et les bornes de sortie de la porte NON 64 étant connectées aux autres bornes d'entrée. Comme un signal de niveau bas est transmis aux bornes d'entrée B0 à Bll de l'additionneur complet 65 placé dans l'étage final, le signal de sortie du circuit précité ne subit aucune influence et une valeur positive reste telle quelle, et seule une opération d'addition d'une valeur logique 1 à partir de la borne Ci à une valeur négative est exécutée (une opération de complémentation à 1 a été calculée dans le circuit logique 63). Ensuite, des données à 12 bits (appelées Dif) équivalant au résultat du calcul 3.f(tk) - 4.f(tk.1) + f(tk-2) sont obtenues aux bornes de sor- tie S0 à E1. De plus, cette opération correspond au numéra- teur de l'expression précitée (5) (ou peut être considérée pour un temps d'échantillonnage égal à Ah = 1/2). Les figures 14 et 15 représentent un exemple de configuration d'un circuit 23 de mise au carré qui a les éléments suivants (les nombres entre parenthèses désignent des références des dessins): - partie génératrice de signaux d'horloge (66) - bascules D (67 à 70) - compteur (71) - porte ET à deux entrées (72) - portes ET à deux entrées actives à un niveau bas et une sortie active à un niveau bas (73 à 75) - porte NON (76) - porte NON à entrée active à un niveau bas (77) Un signal, appelé ck2, qui est obtenu de la partie génératrice de signaux d'horloge 66, est transmis à la borne d'entrée de signal d'horloge CLK de la bascule D 69. Des bascules ayant une borne de préréglage, indiquée PR sur les dessins, d'une entrée active à un niveau bas et une borne d'effacement indiquée par CLR sur les dessins d'une entrée active de niveau bas sont utilisées pour les bascules D respectives, et un compteur binaire à quatre bits (par exemple équivalant au circuit 74HC163) est utilisé pour le compteur 71 (qui correspond au compteur précité K). Dans la bascule D 67, l'entrée D est mise à un niveau élevé et un signal ck2 est transmis à la borne d'effacement CLEAR. En outre, un signal obtenu à la borne de sortie Q est transmis à la borne d'entrée de signaux d'horloge CLK de la bascule D 68 de l'étage arrière et à la borne CLEAR de la bascule D 69 et est utilisé comme signal d'effacement pour les circuits décrits dans la suite. La borne préréglée de la bascule D67 est en outre mise à un niveau élevé. Dans la bascule D 68, l'entrée D est mise à un niveau élevé, et le signal de sortie Q est utilisé comme signal de réglage de multiplication (appelé Set). En outre, la borne de préréglage de la bascule D est mise à un niveau élevé. Dans la bascule D 69, la borne d'entrée D est connectée à la sortie Q et le signal de cette sortie parvient à la borne CLEAR de la bascule D 68 dans laquelle il est utilisé comme signal de commande (signal de décalagechargement appelé Sif) pour les registres à décalage 83 et 84 décrits dans la suite. En outre, le signal de la sortie Q parvient à une borne d'entrée de la borne ET à deux entrées 72. La borne de préréglage de la bascule D 69 est mise à un niveau élevé. Dans la bascule D 70, l'entrée D est mise à un niveau élevé, un signal de sortie de la porte ET 72 parvient à la borne d'entrée de signaux d'horloge CLK et, simultanément, un signal ck2 est transmis à la borne d'effacement. Le signal de sortie Q est aussi utilisé comme signal d'horloge de verrouillage (appelé ck3). Le signal de sortie Q Sif de la bascule D 69 parvient à la borne d'entrée de signaux d'horloge CLK du compteur 71, et toutes les bornes d'entrée de données A à D du compteur 71 sont mises à un niveau bas. De plus, pour les quatre bornes de sortie QA, QB, QC et QD, les bornes QA et QB sont connectées aux bornes d'entrée respectives de la porte ET 73 et les bornes QC et QD sont connectées aux bornes d'entrée respectives de la porte ET 74. La sortie de la borne QD transmet un signal à la porte ET 72 et, simultanément, à la borne d'effacement CLR du compteur 71 par l'intermédiaire de la porte NON 76. Les portes ET 73 à 75 sont des portes ET à deux entrées actives à un niveau bas et une sortie. Le signal de sortie de la porte ET 73 est transmis à une première borne d'entrée de la porte ET 75, alors que le signal de sortie de la porte ET 74 est transmis à l'autre borne d'entrée de la porte ET 75. En outre, le signal de sortie de la porte ET 75 est transmis à la borne d'entrée de signaux d'horloge CLK de la bascule D 67 par l'intermédiaire de la porte NON 77. La figure 15 représente une configuration de circuit d'une partie de calcul du carré, ayant les éléments suivants (les valeurs entre parenthèses indiquent les références sur les dessins): - bascule D (78) circuits ET (79 et 80) - additionneurs complets à 8 bits (81 et 82) registres à décalage à 8 bits (83 et 84) - registres à 8 bits (85 et 86) Comme les données à 12 bits Dif ont été calculées dans le circuit 22 de calcul par dérivation décrit précédemment, le circuit doit exécuter à l'origine un calcul du carré d'après le nombre correspondant de bits. Cependant, si l'on considère que la configuration du circuit peut être faci- lement comprise en référence à la description des figures 4 et 5, la description qui suit repose sur l'hypothèse ou le nombre de bits est égal à 8 (ou on peut considérer que le circuit 22 de calcul par dérivation des figures 12 et 13 est composé de 8 bits). D'abord, on décrit le côté gauche de la figure 15. Les données de vitesse à 8 bits, calculées par le circuit 22 de calcul par dérivation, sont transmises aux bornes d'entrée A0 à A7 de l'additionneur complet à 8 bits après passage dans le circuit ET 79. En outre, le circuit ET 79 est composé de huit portes ET à deux entrées, dans lesquelles les signaux des bits respectifs des données de vitesse sont transmis à une première borne d'entrée des portes respec- tives et les signaux de sortie Q de la bascule D78 sont transmis aux autres bornes d'entrée. Dans la bascule D 78, le signal précité ck2 est transmis à la borne d'entrée de signaux d'horloge CLK. En outre, la bascule a une borne préréglée d'entrée active à un niveau bas et une borne d'effacement CLEAR, les bornes préréglées étant mises au niveau élevé. Cependant, le signal CLEAR est transmis à la borne d'effacement. En outre, le bit supérieur du registre à décalage 84 (décrit dans la suite) est transmis à la borne d'entrée D. Des données à 8 bits provenant du registre à décalage 83 sont transmises à la borne d'entrée B0 à B7 de l'addi- tionneur complet 81, et le résultat de l'addition obtenu aux bornes de sortie à 8 bits E0 à S7 de l'additionneur complet 81 est transmis aux bornes d'entrée de données A à H du registre à décalage 83. La borne de retenue Co est connectée à la borne de retenue Ci de l'additionneur complet 82. Dans le registre à décalage 83, une borne (SO0) parmi des bornes de commande de mode SO et Sl est mise à un niveau élevé, et le signal précité Sif est transmis à l'autre borne S1, et un mouvement ou un chargement de données par décalage vers la droite est commandé suivant que le signal Sif a un niveau élevé ou bas. En outre, les données à 8 bits obtenues aux bornes de sortie QA à QH parviennent aux bornes d'entrée DO à D7 du registre à 8 bits 85. Comme la borne QA corres- pond au bit le plus bas parmi les bornes QA à QH et la position du bit est décalée dans l'ordre alphabétique tel que QB, QC, QD,..., l'opération de décalage à droite corres- pond à un décalage à gauche du calcul numérique (voir figure 4 et la description correspondante) comme décrit précédem- ment. De plus, lorsque les registres à décalage 83 et 84 sont composés d'éléments qui peuvent être décalés dans les deux sens (par exemple équivalant au circuit 74HC194), il faut exécuter une opération de décalage de chiffres à droite par mise des bornes d'entrée série L et R à gauche et à droite dans le registre 83 à un faible niveau et par connexion de la borne supérieure QH à la borne d'entrée série R de décalage à droite du registre à décalage 84 décrit dans la suite. Le signal d'effacement précité, dési- gné par CLEAR parvient à la borne d'effacement du registre à décalage 83. La même remarque s'applique au registre à décalage 84 et au registre à 8 huit 85 ou 86. Le signal précité ck3 est transmis à la borne d'entrée de signaux d'horloge CLK du registre à 8 bits 85, et les données d'entrée D à 8 bits sont prélevées par les bornes de sortie Q0 à Q7 lorsque le signal correspondant s'élève. Ce comportement donne les 8 bits inférieurs des données de valeur au carré de la vitesse, indiquée par Dif2. Du côté droit de la figure 15, des données à 8 bits sont calculées par le circuit 22 de calcul par dérivation et transmises aux bornes d'entrée A0 à A7 de l'additionneur complet 82 à 8 bits après passage dans le circuit ET 80. En outre, le circuit ET 80 est composé de huit portes ET à deux entrées, et les signaux respectifs de bits des données de vitesse sont transmis à une première borne d'entrée des portes respectives, et le signal précité de réglage de multiplication Set est transmis aux autres bornes d'entrée. Les données à 8 bits qui sont transmises par le registre à décalage 84 parviennent aux bornes d'entrée BO à B7 de l'additionneur complet 82 et le résultat de l'addition obtenu à partir des bornes de sortie à 8 bits E0 à S7 de l'additionneur complet 82 est transmis aux bornes d'entrée de données A à H du registre à décalage 84. La borne de retenue Co de l'additionneur complet 82 n'est pas utilisée. Dans le registre à décalage 84, l'état de transmission d'un signal aux bornes de commande de modes SO et S1 est le même que dans le cas du registre à décalage 83, et le chargement des données ou décalage à droite est commandé suivant le niveau élevé ou bas du signal Sif. En outre, les données qui sont obtenues aux bornes de sortie QA à QH sont transmises aux bornes d'entrée DO à D7 du registre à 8 bits 86. De plus, la borne du bit le plus élevé QH est connectée à la borne d'entrée D de la bascule D 78. De plus, la borne d'entrée série R de décalage vers la droite est connectée à la borne du bit le plus élevé QH du registre à décalage 83, et la borne d'entrée série de décalage vers la gauche L est mise à un niveau bas. Un signal ck3 est transmis à la borne d'entrée de signal d'horloge CLK du registre à 8 bits 86, et des données d'entrée D à 8 bits sont obtenues aux bornes de sortie QO à Q7 lorsque le signal correspondant s'élève. Les données constituent les 8 bits supérieurs des données de valeur au carré Dif2 de la vitesse. En conséquence, la relation entre les éléments du circuit et les éléments décrits en référence aux figures 4 et 5 est la suivante: compteur 71 compteur K registre à décalage 84 - registre de mémorisation B (registre d'emplacement supérieur de Rbc) registre à décalage 83 - registre de mémorisation C (registre d'emplacement inférieur de Rbc) bascule D78 partie de vérification CY - 1 additionneur complet 81 - additionneur complet FA On décrit maintenant la configuration de la partie 25 destinée à déterminer l'état de la valeur cible et de la valeur actuelle, et de la partie 26 de détermination des conditions d'intégration. La figure 16 représente un exemple de configuration de la partie 25 destinée à déterminer l'état de la valeur cible et de la valeur actuelle, ayant les parties suivantes de circuit (les valeurs entre parenthèses désignent les références sur le dessin): circuit (87) de détection du changement de la valeur cible par unité de temps circuit (88) de détection de la variation par unité de temps de la valeur actuelle. Le circuit 87 destiné à détecter la variation de la valeur cible par unité de temps détecte un changement par unité de temps de la valeur cible (qu'il existe ou non un changement) après réception des données TG de valeur cible à 8 bits. Le circuit 87 comprend un registre à 8 bits 87a, un comparateur identité 87b et un filtre 87c. Le comparateur identité 87b identifie, compare et détecte la coïncidence avec le registre à 8 bits 87a. Le registre à 8 bits 87a est composé d'une bascule D à 8 bits d'entréesortie (bascule D octale) dans laquelle les données de valeur cible sont transmises à l'entrée D à 8 bits. En outre, le signal précité de commencement de cal- cul STT est transmis à la borne d'entrée de signal d'horloge CLK et la sortie Q à 8 bits transmet un signal au comparateur 87b à l'entrée Q à 8 bits. Les données TG de valeur cible sont transmises à l'en- trée P à 8 bits du comparateur 87b (équivalant par exemple à un circuit 74HC688). En outre, un signal de détection de coïncidence, qui prend un niveau bas lorsque les bits respectifs à l'entrée P sont égaux aux bits respectifs de l'entrée Q. est obtenu à la borne de sortie P=Q. Ce signal est transmis au filtre 87c. Une bascule D est par exemple utilisée pour le filtre 87c dans lequel le signal de début de calcul STT est trans- mis à la borne d'entrée de signaux d'horloge CLK et un signal de détection de coïncidence provenant du comparateur 87b est transmis à la borne d'entrée D. Le signal de sortie Q est mis à un niveau élevé lors de la détection d'un chan- gement de la valeur cible par unité de temps, et le signal correspondant est transmis à une première borne d'entrée d'une porte NON-ET à deux entrées 89 (produit logique et négation), et à une première borne d'entrée (borne d'entrée active à un niveau bas) de la porte NON-ET à deux entrées 90. Le circuit 88 destiné à détecter un changement par unité de temps de la valeur actuelle, détecte un changement de la valeur actuelle par unité de temps après réception des données de valeur actuelle à 8 bits CV. Comme dans le circuit précité 87 de détection d'un changement de la valeur cible par unité de temps, le circuit 88 détecte un changement par unité de temps lorsqu'il reçoit les données de valeur actuelle à 8 bits CV et comporte un registre à 8 bits 88a, un comparateur identité 88b destinés à assurer la comparaison et à détecter la coïncidence, et un filtre 88c. Ainsi, le registre à 8 bits 88a est composé d'une bascule D (octale) et les données de valeur actuelle CV sont transmises à la borne d'entrée D à 8 bits. En outre, le signal précité de début de calcul STT est transmis à la borne d'entrée de signaux d'horloge CLK et le signal de la sortie Q à 8 bits parvient au comparateur 88b à l'entrée Q à 8 bits. Les données de valeur actuelle sont transmises à l'entrée P à 8 bits du comparateur 88b (qui équivaut par exemple au circuit 74HC688), et un signal de détection de coïncidence qui prend un niveau bas est obtenu à la borne de sortie lorsque les bits respectifs de l'entrée P sont égaux aux bits respectifs de l'entrée Q (indiqué par P=Q). Ce signal est transmis au filtre 88c. Une bascule D est utilisée pour le filtre 88c, et le signal de début de calcul STT est transmis à la borne d'entrée de signaux d'horloge CLK et un signal de détection de coïncidence provenant du comparateur 88b est transmis à la borne d'entrée D. Le signal de la sortie Q prend un niveau élevé lorsqu'un changement quelconque par unité de temps de la valeur actuelle est reconnu, et le signal correspondant est transmis à une borne d'entrée d'une porte NON-ET 89 à deux entrées et à la porte ET 90 à deux entrées. Le signal de sortie de la porte NON-ET 89 est transmis à une borne d'entrée de la porte OU 91 à deux entrées actives à un niveau bas et une sortie active à un niveau bas (un signal de sortie de la porte OU 96 décrite dans la suite est transmis à la borne d'entrée de l'autre côté de la porte OU 91). En outre, le signal de sortie de la porte ET 90 parvient à la borne de commande C d'un sélecteur 92 de données. Un signal d'entrée du sélecteur 92 de données est un signal de division de fréquence formé après que le signal de début de calcul STT et le signal correspondant sont passés dans un circuit 93 de division de fréquence. Le premier signal est transmis à la borne d'entrée A et le second signal est transmis à la borne d'entrée B. Le sélecteur 92 de données transmet un signal d'entrée (c'est-à-dire un signal STT ayant subi une division de fréquence) pour la borne B à partir de la borne de sortie lorsque le niveau du signal de la borne de commande C est élevé. D'autre part, le sélecteur de données 92 transmet un signal d'entrée STT pour la borne A à partir de la borne de sortie lorsque le niveau du signal de la borne de commande C est à un niveau bas. Le signal de sortie de la borne de sortie Y peut ainsi être utilisé comme signal d'horloge d'intégration, appelé Ick. Comme l'indique la figure 17, dans la partie 26 de détermination de condition d'intégration, un signal CW/CCW (voir figure 11) indiquant le sens de rotation précité du moteur, est transmis à la borne d'entrée D de la bascule D 94 et simultanément à une première borne d'entrée d'une porte à deux entrées 95 formant une somme logique exclusive. Un signal d'horloge Sck est transmis à la borne d'entrée de signaux d'horloge CLK de la bascule D94 après qu'une période affectée s'est écoulée depuis le commencement du calcul, et le signal de sortie Q est transmis aux bornes d'entrée restantes de la porte 95 formant la somme logique exclusive. De plus, le signal d'horloge Sck est créé dans la partie 31 de détermination de fréquence PWM comme décrit dans la suite, est le signal du produit logique du signal de sortie d'horloge et du signal de début du calcul STT, et est transmis à la borne d'entrée de signaux d'horloge CLK de la bascule D 94. Un signal obtenu à partir de la borne de sortie de niveau actif bas de la porte 95 est transmis à une première borne d'entrée de la porte OU 96 à deux entrées actives à un niveau bas et une sortie active à un niveau bas, et le signal précité de détermination de borne DB est transmis à l'autre borne d'entrée. Le signal de sortie de la porte OU 96 est utilisé comme signal d'effacement d'intégration Iclr. Le signal de sortie de la porte OU 96 est aussi transmis à la borne d'entrée de la porte OU 91 de la figure 16. Un calcul de la somme logique est exécuté entre le signal de sortie et le signal de sortie de la porte NON-ET précitée 89. Le signal de sortie de la porte OU 91 peut être utilisé comme signal de pause d'intégration Istp. En conséquence, dans cette construction, lorsque les deux signaux de sortie du circuit 87 de détection d'un changement de la valeur cible par unité de temps et du circuit 88 de détection d'un changement de valeur actuelle par unité de temps sont à un niveau bas, le signal de sortie de la porte ET 90 prend un niveau bas et le signal STT est sélectionné comme horloge d'intégration dans le sélecteur de données 92. En outre, lorsque les deux signaux de sortie du circuit 57 de détection d'un changement de la valeur cible par unité de temps et du circuit 88 de détection d'un changement de la valeur actuelle par unité de temps sont à un niveau élevé, le signal de sortie de la porte NON-ET 89 prend un niveau bas. En conséquence, le signal Istp prend un niveau bas, et une instruction de pause d'intégration est créée. De plus, lorsque le signal de sortie du circuit 87 de détection d'un changement par unité de temps est à un niveau bas et le signal de sortie du circuit 88 de détection d'un changement par unité de temps est à un niveau élevé, un signal de sortie de la porte ET 90 prend un niveau élevé. Le signal de division de fréquence du signal STT est alors sélectionné comme horloge d'intégration dans le sélecteur de données 92. Le signal d'effacement de l'intégration Iclr prend un niveau bas lors de l'absence de coïncidence de niveau entre le signal CW/CCW et le signal de la sortie Q de la bascule D94, ou lorsque le signal DB est à un niveau bas (c'est-à- dire lorsque l'erreur pénètre dans la bande morte). En outre, la bascule D 94 et la porte 95 formant la somme logique exclusive déterminent si la position actuelle du moteur va au-delà de la valeur cible ou non. Si l'inté- gration est poursuivie lorsque la position actuelle dépasse la valeur cible, la valeur d'intégration devient très grande par rapport à une petite amplitude d'erreur, si bien qu'il existe un risque d'oscillation. En conséquence, lorsque la position actuelle dépasse la valeur cible, l'amplitude d'intégration est mise à zéro. La figure 8 représente un exemple de configuration de la partie de calcul par intégration 24. D'abord, les données d'erreur actuelle Er sont transmises au circuit ET97. Le circuit est composé de huit portes ET à deux entrées (équivalant par exemple au circuit 74HC08). Les signaux respectifs de bits des données d'erreur sont transmis à une première borne d'entrée des portes respectives, et le signal de pause d'intégration précité Istp est transmis aux autres bornes d'entrée. La partie 98 de traitement par retard est construite de n registres à 8 bits 98_1, 98_2,... 98_n qui sont connec- tés longitudinalement. Une bascule D à 8 bits d'entrée- sortie (de type D octal) ayant une borne d'effacement est utilisée dans les registres respectifs. En outre, un signal d'horloge d'intégration Ick est transmis aux bornes d'entrée de signaux d'horloge CLK des bascules D 98_1, 98_2,... 98_n, et un signal d'effacement d'intégration Iclr est transmis aux bornes respectives d'effacement. En outre, comme dans le cas de la connexion des bascules D respectives, les données des sorties Q à 8 bits des bascules de l'étage précédent sont transmises les unes après les autres comme entrées D à 8 bits des bascules placées dans les étages suivants. De plus, les données de sortie Q à 8 bits des bascules respectives D sont aussi transmises au sélecteur de données 99 dans lequel seules des données d'une sortie Q (données à 8 bits) qui sont sélectionnées sont transmises à un circuit d'inversion de bits 100. Par exemple, si l'on suppose que le nombre n de bascules D est égal à 14, il est possible d'obtenir des données d'erreur antérieures équivalant à un temps choisi parmi quatorze temps séparés par une unité de temps (temps réglé par la fréquence de l'horloge d'intégra- tion) par rapport aux données d'erreur actuelles. L'un des signaux, par exemple la sortie Q à 8 bits de la bascule D de l'étage final, est sélectionné et il peut être transmis au circuit 100 d'inversion de bits. Ainsi, comme le sélecteur de données 99 peut être utilisé pour le réglage du temps d'intégration (il peut être utilisé pour le réglage du temps d'intégration d'après les états de fonctionnement du véhi- cule et les différences de types de véhicules auxquelles s'applique le sélecteur de données), le sélecteur de données n'est plus nécessaire lorsqu'il n'est pas nécessaire de changer de réglage puisque le temps de réglage est prédé- terminé étant donné que les bascules D en nombre correspon- dant au retard du temps de réglage sont connectées longitudinalement les unes aux autres, et la sortie Q à 8 bits de la bascule de l'étage final peut transmettre un signal au circuit d'inversion de bits 100. Les données à 8 bits qui sont transmises par le circuit ET 97 parviennent à une entrée D du registre 98_1 (bascule D) dans le premier étage, constituant la partie de traite- ment de retard 98 et, simultanément, ces données sont trans- mises aux bornes d'entrée A0 à A7 des huit bits inférieurs parmi les bornes de sortie A0 à All de l'additionneur complet à 12 bits 101. Toutes les bornes d'entrée A8 à All des quatre bits supérieurs sont mises à un niveau bas. Les données de sortie sont transmises par le registre à 12 bits 102 aux bornes d'entrée B0 à Bll de l'additionneur complet 101 dans lequel le résultat du calcul est transmis par les bornes de sortie à 12 bits Z0 à 11 aux bornes B0 à Bll d'entrée de l'additionneur complet 103 à 12 bits de l'étage suivant. En outre, la borne de retenue Ci de l'addi- tionneur complet 101 est mise à un niveau bas. Les données à 8 bits provenant du circuit d'inversion précité 100 sont transmises aux bornes d'entrée A0 à A7 des huit bits inférieurs parmi les bornes d'entrée A0 à All de l'additionneur complet 103. Les données d'intégration Inp sont obtenues aux bornes de sortie à 12 bits S0 à E11 de l'additionneur complet 103 et des données correspondantes sont transmises aux bornes D du registre à 12 bits 102. La borne de retenue Ci de l'addi- tionneur complet 103 est en outre mise à un niveau élevé. Ainsi, dans l'additionneur complet 103, il est certain que, par soustraction des données d'erreur antérieures sélectionnées par la partie de traitement de retard 98 à partir des données de sortie de l'additionneur complet 101 de l'étage précédent, un calcul d'erreur est réalisé pendant un temps d'intégration affecté. Une bascule D ayant une borne d'effacement est utilisée pour le registre à 12 bits 102 dans lequel un signal d'hor- loge d'intégration Ick est transmis à la borne d'entrée de signaux d'horloge CLK, et un signal d'effacement d'inté- gration Iclr est transmis à la borne d'effacement. Ensuite, les données d'intégration précitées Int sont transmises à la borne d'entrée D à 12 bits et les données de sortie Q à 12 bits sont transmises aux bornes d'entrée B0 à Bll de l'additionneur complet 101. Ainsi, lorsque le signal de pause d'intégration Istp est à un niveau élevé dans le circuit, l'intégration est réalisée d'après l'horloge d'intégration Ick. La fréquence de fonctionnement d'intégration est ainsi régulée dans le signal d'horloge Ick. Cependant, lorsque le signal Istp est mis à un niveau bas, le signal de sortie du circuit ET 97 est régulé à une valeur nulle (entièrement à un niveau bas). * La figure 19 représente un exemple de configuration de la partie 33 de calcul d'amplitude de commande PID. Des données d'erreur Er sont transmises par exemple à des bornes d'entrée A0 à A8 des huit bits inférieurs des bornes d'entrée A0 à All de l'additionneur complet 104 à 12 bits et les données d'intégration INT sont transmises aux bornes d'entrée B0 à Bll. Les données qui sont obtenues aux bornes de sortie S0 à 11 sont transmises au circuit logique et la borne de sortie de retenue Co est reliée à la borne de commande X du circuit logique 105. La borne de retenue Ci est mise à un niveau bas. Dans le circuit logique 105, un signal hexadécimal FFFh, c'est-à-dire les données indiquant que tous les bits sont valides, est transmis à la borne de sortie Y lorsque le niveau du signal transmis à la borne X a un niveau élevé (X = 1). D'autre part, les données d'entrée sont obtenues à la borne de sortie Y telles quelles lorsque le niveau du signal transmis à la borne de commande X est bas, c'est-à- dire que le circuit joue le rôle d'un circuit tampon. Le circuit est aussi composé par exemple de douze portes OU à deux entrées, et les signaux des bits respectifs du signal de sortie de l'additionneur complet 104 sont transmis à une première borne d'entrée parmi les portes respectives, et le signal de sortie de la borne de retenue Co est transmis aux autres bornes d'entrée. Le signal de sortie du circuit logique 105 est transmis aux bornes d'entrée A0 à All de l'additionneur complet 106 à 12 bits, et les données de dérivation Dif2, c'est-à-dire calculées par mise au carré sous forme de données à 12 bits et obtenues après la fin de la mise au carré, sont trans- mises par l'intermédiaire du circuit 107 d'inversion aux bornes d'entrée B0 à Bll de l'additionneur complet corres- pondant. Les données des 8 bits inférieurs des bornes 50 à E7 parmi les bornes de sortie à 12 bits 50 à 11 de l'addi- tionneur complet 106 parviennent au circuit logique 108, et les données des quatre bits supérieurs E8 à 11 parviennent au circuit OU 109. En outre, le signal de sortie de la borne de retenue Co de l'additionneur complet 106 est transmis à une porte OU 110 à deux entrées actives à un niveau bas et une sortie, et à une porte ET à deux entrées 111. La borne de retenue Ci est mise à un niveau élevé. Le signal précité DB est transmis à la porte OU 110, et le signal de sortie est transmis à la borne de commande X du circuit logique 108. Le circuit logique 108 a une construction telle qu'il transmet les données d'entrée de la borne de sortie Y telles quelles, c'est-à-dire qu'il joue le r8le d'un circuit tampon, lorsque le niveau du signal de la borne de commande X est élevé. D'autre part, le circuit logique 108 transmet un signal nul à la borne de sortie Y, c'est-à-dire Y = 0, lorsque le niveau du signal transmis à la borne de commande X est à un niveau bas. Le circuit 108 est composé de huit portes ET à deux entrées, les signaux des bits respectifs des données de sortie de l'additionneur complet 106 étant transmis à une première borne d'entrée des portes respec- tives et un signal de sortie de la porte OU 110 étant transmis aux autres bornes d'entrée. La porte OU 109 tire un signal de somme logique à partir des bornes de sortie S8 à E11 de l'additionneur complet 106 et transmet le signal obtenu à une porte ET à deux entrées 111. Les données de sortie du circuit logique 108 sont aussi transmises à un circuit logique 112. La construction de ce circuit logique 112 est presque la même que celle du circuit logique précité 105. Cependant, le signal de sortie de la porte ET précitée 111 est transmis à la borne de commande X du circuit logique 102 et, lorsque le signal X est égal à 1, un signal hexadécimal FFh est transmis par la borne Y. Les données à 8 bits obtenues à la borne de sortie Y du circuit logique 112 correspondent à l'amplitude de commande SS. En outre, comme indiqué clairement par la description qui précède, l'amplitude de commande SS peut être obtenue par addition de pondération, c'est-à-dire par calcul de l'amplitude de commande à partir de l'équation Er + (b/a)Int + (c/a)Dif2 = SS ou a.Er + b.Int + C.Dif2 = SS, a n'étant pas nul, après prédétermination de coefficients de pondération a, b et c correspondant à des résultats d'expé- riences et de simulation, à partir des données d'erreur Er, des données d'intégration Int et des données de dérivation Dif2. Il est cependant préférable, pour empêcher un agran- dissement de la configuration du circuit, que la pondération soit exécutée avec un seul décalage de bits (2n). Ainsi, dans un procédé de réglage éventuel d'un coefficient de pondé- ration à l'aide d'un additionneur ou d'un multiplicateur, le nombre d'éléments de circuit doit augmenter. La figure 20 représente un exemple de configuration de la partie 31 de détermination de fréquence PWM. Le signal de sortie CK de l'oscillateur précité 30 est transmis à la borne d'entrée de signaux d'horloge CLK d'un compteur binaire à 8 bits 113 et parvient simultanément à la borne d'entrée B d'un sélecteur de données 116. Le signal de sortie à 8 bits du compteur binaire à 8 bits 113 parvient à la borne d'entrée P d'un comparateur 114 destiné à comparer et détecter la coïncidence (c'est-à-dire un comparateur identité). Un compteur binaire à 3 bits 117 compte un signal de début de calcul STT transmis à la borne d'entrée de signaux d'horloge CLK et transmet le nombre à un décodeur 3-8 119. En outre, les signaux suivants sont transmis à la borne d'effacement du compteur 117 par l'intermédiaire d'une porte OU 118 à quatre entrées et une sortie actives au niveau bas: TM: signal indiquant si un changement de la valeur cible par unité de temps est détecté CM: signal indiquant si un changement de valeur actuelle par unité de temps est détecté DB: signal indiquant si une erreur a pénétré dans la bande morte comme décrit précédemment ED: signal indiquant si le signe de l'erreur a changé En outre, comme l'indiquent les dessins, par un trait au-dessus des signaux respectifs, lorsque le signal est à un niveau bas, un résultat positif de détection peut être obtenu. A ce moment, un compteur binaire à 3 bits 117 est vidé. En outre, il est possible d'obtenir les signaux TM et CM d'après les signaux de sortie des circuits 87 et 88 de détection du changement par unité de temps (voir figure 16) et il est possible d'obtenir le signal ED d'après le bit de signe des données d'erreur Er. Le signal de sortie du compteur binaire à 3 bits 117 est transmis à une porte NON-ET 120 à trois entrées actives à un niveau bas, et le signal de sortie de la porte correspondante est transmis à la borne de commande C d'un sélecteur de données 116. De plus, un signal indiquant si l'amplitude de commande SS existe ou non est transmis à une borne d'autorisation (non représentée) du compteur binaire à 3 bits 117. Lorsque l'amplitude de commande SS n'est pas nulle, le compteur correspondant peut fonctionner. Le décodeur 3-8 119 transmet des données à 8 bits qui rendent un seul bit certain à 1 correspondant au signal à 3 bits de la borne d'entrée Q du comparateur précité 114. Dans le comparateur 114, un signal de sortie P=Q qui prend un niveau bas est obtenu lorsqu'une coïncidence est détectée pour les données respectives de la borne d'entrée P et de la borne d'entrée Q, et le signal correspondant est transmis à la borne d'effacement CLR du compteur binaire à 8 bits 113 et est transmis simultanément à la borne d'entrée A du sélecteur de données 116 par l'intermédiaire d'une porte NON 115 à entrée active à un niveau bas. Le sélecteur de données 116 a une construction telle qu'il sélectionne un signal de la borne d'entrée B lorsque le niveau du signal transmis à la borne de commande C est élevé et le prélève à la borne de sortie Y (Y = B) . D'autre part, le sélecteur de données 116 sélectionne un signal de la borne d'entrée A lorsque le niveau du signal transmis à la borne de commande C est un niveau bas, et le prélève à la borne de sortie Y. Le signal sélectionné est un signal d'horloge Sck. En conséquence, dans ce circuit, le signal CK est compté par le compteur binaire à 8 bits 113 et, dans le comparateur 114, les données comptées et les données de réglage transmises par le décodeur 3-8 à partir du décodeur binaire à 3 bits 117 sont comparées mutuellement. Lorsque le signal de sortie du compteur binaire 119 est nul, le signal d'horloge CK est sélectionné et, lorsque le signal de sortie du compteur 119 n'est pas nul, un signal ayant une largeur d'impulsion réglée par les données précitées de réglage est sélectionné. Sur les figures 8 et 10, pour la commodité de la description, le signal d'horloge CK transmis par l'oscilla- teur 30 est utilisé pour décrire le fonctionnement (on suppose que la fréquence d'horloge est constante). En fait, le signal Sck régule la fréquence de modulation PWM. Par exemple, sur la figure 9, aucun problème ne se pose lorsque le signal CK est remplacé par le signal Sck. En outre, comme la partie 32 transmet simplement les signaux nécessaires au fonctionnement des parties respectives de circuit, telles que l'émission du signal Sck à la partie 34 de calcul PWM et à la partie 126 de détermination de condition d'intégration, sa description et sa représentation sont omises. Lorsqu'une telle construction (voir les additionneurs complets 48, 53, le circuit logique 51 et la porte NON 52) indiquée par exemple sur la figure 11 est utilisée pour la soustraction A - B des quantités numériques A et B, un addi- tionneur est nécessaire comme partie d'addition utilisant le complément à 2 d'une partie de conversion du complément sous forme d'un cologarithme respectivement, car le rendement d'utilisation des portes n'est pas satisfaisant et il est préférable d'utiliser la construction indiquée sur la figure 21 pour augmenter le rendement. Ainsi, les données à 8 bits A0 à A7 sont transmises à une borne d'entrée à 8 bits d'un comparateur d'amplitude 121 m-comp, et sont aussi transmises à la borne d'entrée de huit portes OU exclusif qui consti- tuent un circuit 122 de somme logique exclusive. En outre, les données à 8 bits B0 à B7 sont transmises à l'autre borne d'entrée à 8 bits du comparateur d'amplitude 121 et sont aussi transmises aux bornes d'entrée des portes OU exclusif qui constituent le circuit 123 de somme logique exclusive. Le comparateur d'amplitude 121 compare les données respec- tives d'entrée d'après leur dimension et, lorsque A NON 124 qui transmet le signal aux bornes respectives res- tantes d'entrée du circuit 123 de somme logique exclusive. Les signaux de sortie des portes respectives qui reçoivent les bits d'entrée A0 à A3 des portes OU exclusif constituant le circuit 122 de somme logique exclusive sont transmis à l'additionneur complet 125 à 4 bits d'un étage suivant. Ainsi, le signal de sortie de la porte OU exclusif qui reçoit un bit d'entrée Ai (i = 0, 1, 2, 3) parvient à une borne d'entrée Ai+1 de l'additionneur complet 125. En outre, les signaux de sortie des portes respectives qui reçoivent les bits d'entrée B0 à B3 des portes OU exclusif, constituant le circuit 123 de somme logique exclusive, parviennent à un additionneur complet à 4 bits 125. Le signal de sortie de la porte OU exclusif qui reçoit le bit d'entrée Bi (i = 0, 1, 2, 3) parvient à une borne d'entrée Bi+1 de l'additionneur complet 125. De plus, dans l'additionneur complet 125, une borne Ci qui reçoit une tension VCC est une borne de retenue en entrée et une borne Co en sortie est une borne de retenue. En outre, les signaux de somme 1 à 4 sont les signaux des bornes de sortie à 4 bits indiquant le résultat de l'addi- tion. Les signaux de sortie des portes respectives qui reçoivent les bits des bornes A4 à A7 des portes OU exclusif constituant le circuit 122 de somme logique exclusive parviennent à un additionneur complet 126 à 4 bits. Le signal de sortie de la porte OU exclusif qui reçoit un bit d'entrée Ai (i = 4, 5, 6, 7) parvient à une borne d'entrée Ai3 de l'additionneur complet 126. En outre, les signaux de sortie des portes respectives qui reçoivent les bits d'entrée B4 à B7 des portes OU exclusif constituant le circuit 123 de somme logique exclusive parviennent à un additionneur complet 126 à 4 bits. Le signal de sortie de la porte OU exclusif qui reçoit un bit Bi (i = 4, 5, 6, 7) parvient à une borne d'entrée Bi3 de l'additionneur complet 126. En outre, l'additionneur complet 126 est tel qu'un signal provenant de la borne de retenue Co de l'additionneur complet 125 est transmis à la borne de retenue Ci de l'additionneur complet 126 et les sommes SUM 1 à SUM 4 sont transmises aux bornes de sortie à 4 bits indiquant le résultat de l'addition. En conséquence, dans ce circuit, lors de l'exécution d'une soustraction numérique A - B, le comparateur d'amplitude 121 compare au préalable les dimensions de A à B. En conséquence, le signal le plus grand est transmis aux additionneurs complets 125 et 126 tel quel et le signal le plus petit est transmis aux additionneurs complets après suppression du complément à 1. Par exemple, lorsque A somme logique exclusive avec le signal de niveau bas trans- mis par la porte NON 124. En conséquence, dans ce cas, les signaux obtenus par addition dans les additionneurs complets et 126 sont collectés sous forme d'un tout pour la production de données à 8 bits SmO à Sm7. Les données à 8 bits constituent le résultat de la soustraction B - A et le signal qui est obtenu, avec un bit de signe Sgn, par la porte NON 124 est mis à un niveau bas. Cela signifie une valeur négative. Le résultat de la soustraction obtenu par l'addition- neur complet devient toujours une valeur positive et les valeurs positive et négative peuvent être obtenues avec un bit de signe. Les additionneurs peuvent être groupés à un emplacement o il est nécessaire d'utiliser un additionneur quelconque pour transformer le complément à 2 en un cologarithme. Enfin, on décrit rapidement un exemple de procédures de commande grâce auxquelles le moteur est piloté et com- mandé par un microordinateur, par le fonctionnement des circuits décrits précédemment, en référence aux ordinogrammes des figures 22 à 24. D'abord, la valeur actuelle et la valeur cible de la position du moteur sont obtenues au pas S1 de la figure 22. Ensuite, la valeur absolue de la différence entre la valeur cible et la valeur actuelle représentant la quantité d'erreur et le sens de déplacement (ou signe de l'amplitude d'erreur) sont calculées au pas S2. Au pas S3, l'amplitude différentielle D est calculée et son carré D2 est calculé. Le calcul par dérivation peut être exécuté avec une formule de différence indiquée par l'expression précitée (5). Cependant, de manière simple, elle peut être calculée sous la forme suivante: (valeur échantillonnée N fois auparavant - valeur actuelle) /(N cycles d'échantillonnage) Une décision du pas S4 indique si le sens de dépla- cement a changé. Lorsqu'un changement est reconnu, le trai- tement passe au pas S5 o l'amplitude d'intégration I est mise à zéro. D'autre part, lorsqu'aucun changement n'est reconnu, le traitement passe au pas S6 auquel l'amplitude d'intégration I est calculée. L'amplitude actuelle d'erreur est alors ajoutée à la somme totale d'amplitude d'erreur jusqu'à N fois auparavant, et la valeur est considérée comme une nouvelle amplitude d'intégration. Apres les pas S5 et S6, le traitement passe au pas S7 qui détermine si un mouvement a été reconnu pour la valeur cible et la valeur actuelle à ce moment ou non, et s'ils sont restés inchangés ou non. Le pas S8 détermine alors si la valeur cible a changé ou non. Lorsqu'un changement est reconnu, le traitement passe au pas S9 mais, lorsqu'aucun changement n'est reconnu, le traitement passe au pas S10. Au pas S9, une détermination indique si un changement de la valeur actuelle est reconnu ou non. Lorsqu'un chan- gement est reconnu, le traitement passe au pas Sll o l'amplitude d'intégration I est commandée afin qu'elle diminue progressivement, et le traitement passe au pas S13 de la figure 24. Lorsque la valeur actuelle ne change pas, le traitement passe directement au pas S13 de la figure 24. De même, le pas S10 détermine si un changement de la valeur actuelle est reconnu. Lorsqu'un changement est reconnu, le traitement passe au pas S12 dans lequel l'ampli- tude d'intégration I est commandée afin qu'elle augmente progressivement, et le traitement passe au pas S13 de la figure 24. Lorsque la valeur actuelle ne change pas, le traitement avance directement au pas S14 de la figure 24. Le pas S13 de la figure 24 détermine si la dimension de l'amplitude d'erreur dépasse la portée de la bande morte ou non. Lorsqu'il dépasse, le traitement passe au pas S15. Cependant, si la dimension d'amplitude d'erreur est dans le cadre de la bande morte, le traitement passe au pas S18. En outre, le pas S14 détermine si l'amplitude d'erreur dépasse ou non le cadre de la bande morte. Si elle dépasse, le traitement passe au pas S16. Cependant, si l'amplitude d'erreur est comprise dans le cadre de la bande morte, le traitement passe au pas S18. Le pas S15 détermine si l'amplitude de commande (égale à u.P + P.I - y.D2) obtenue par exécution du calcul de somme pondérée dans lequel l'amplitude d'erreur P, l'amplitude d'intégration I et la valeur au carré D2 sont multipliées par des coefficients constants a, P et -y, a une valeur positive. Si l'amplitude de commande est positive, le traitement passe au pas S17 et l'amplitude de commande correspondante est utilisée telle quelle, puis le traitement passe au pas S19. Si l'amplitude de commande n'est pas positive, le traitement passe au pas S18. Au pas S16, l'amplitude d'intégration I progresse. Ainsi, pour que le coefficient d'utilisation de l'onde WPM augmente, la fréquence n'est pas changée mais l'amplitude d'intégration est accrue d'une quantité affectée égale, pour chaque boucle de commande, à la valeur suivante: [nombre de boucles x N (nombre d'échantillonnages) x amplitude fixe]. Le traitement passe alors au pas SIS. Au pas S18, le traitement passe au pas S19 après avoir réglé l'amplitude de commande à une valeur nulle. Au pas S19, l'onde PWM est créée d'après l'amplitude de commande et est transmise au circuit de pilotage de moteur si bien que le moteur est piloté et commandé. Ensuite, le traitement revient au pas S1 de la figure 22. Comme l'indique clairement la description qui précède, dans un premier aspect de l'invention, il est possible de garantir une commande progressive de la rotation du moteur qui constitue la source motrice d'ajustement de l'axe optique. En outre, dans le premier aspect, il est possible de répéter avec précision une position d'arrêt du moteur grâce à la commande PID et à la commande de modulation PWM, si bien que les pertes par commutation sont réduites et l'augmentation de coût est supprimée. Dans un second aspect de l'invention, une bande morte de largeur fixe est centrée autour du point o l'erreur est nulle, et l'amplitude de commande est réglée à une valeur nulle lorsque l'erreur se trouve dans la bande morte, si bien que les balais du moteur ne s'usent pas et les oscillations sont évitées. Dans un troisième aspect de l'invention, une quantité obtenue par dérivation (vitesse) est calculée pour trois moments correspondant à la position actuelle du moteur, à la position passée d'une unité de temps et à la position passée de deux unités de temps si bien qu'une précision suffisante, nécessaire pour la commande de la direction de l'axe optique, peut être garantie, et la configuration du circuit ne nécessite pas de complication. Dans le quatrième aspect de l'invention, le carré est calculé après la fin du calcul de la dérivée première par rapport au temps. La valeur du carré est transmise à la partie de traitement par calcul PID dans laquelle il est possible de réduire la différence des caractéristiques de transition dues aux fluctuations de la tension de la source et de la charge. Il est ainsi possible d'améliorer les caractéristiques de transition par rapport à l'utilisation de la valeur de la dérivée première. Dans un cinquième aspect de l'invention, si l'amplitude d'erreur ajoutée comme amplitude d'intégration est réglée à une valeur nulle lorsque des changements sont reconnus à la fois dans la valeur cible et la valeur actuelle, par prise en considération de l'inertie, il est possible de réduire l'amplitude de commande de façon plus importante que lorsque le moteur commence à fonctionner. Dans un sixième aspect de l'invention, la fréquence de fonctionnement pour l'intégration est réglée afin qu'elle soit plus faible lorsqu'un changement est reconnu uniquement dans la valeur actuelle de la position, par rapport au cas o un changement est reconnu uniquement dans la valeur cible, si bien qu'il est possible d'éviter un dépassement et de garantir la commande du rapprochement de la valeur cible. Dans un septième aspect de l'invention dans lequel les changements de lavaleur cible et de la valeur actuelle par rapport à la commande de position sont réduits ou aucun changement n'est reconnu, la fréquence des ondes de modula- tion PWM est abaissée progressivement au cours du temps, si bien que qu'un positionnement précis (commande d'arrêt) peut être obtenu. Bien entendu, diverses modifications peuvent être apportées par l'homme de l'art aux circuits qui viennent d'être décrits uniquement à titre d'exemple non limitatif sans sortir du cadre de l'invention. REVENDICATIONS 1. Circuit de commande de moteur destiné à une unité d'ajustement d'axe optique d'un dispositif d'éclairage de véhicule, possédant un moteur en courant continu comme source motrice d'ajustement de l'axe optique et une partie de détection de la position de cet axe, et exécutant une commande à réaction de manière qu'une valeur d'erreur entre des informations de position actuelle du moteur, obtenues par une partie de détection de position, et une valeur cible de commande de position devienne nulle, caractérisé en ce qu'il comprend: une partie de calcul proportionnel destinée à calculer l'erreur, une partie (24) de calcul par intégration destinée à intégrer les erreurs calculées par la partie de calcul proportionnel, une partie (22) de calcul par dérivation destinée à calculer la dérivée première par rapport au temps des informations de position provenant de la partie de détection de position, une partie (33) de traitement de calcul PID destinée à calculer une amplitude de commande par addition des signaux respectifs de sortie de la partie de calcul pro- portionnel, de la partie de calcul par intégration et de la partie de calcul par dérivation, après que les signaux respectifs de sortie ont été multipliés par des coefficients respectifs de pondération, et une partie (34, 35) de commande par modulation par impulsions de largeur variable destinée à créer un signal de commande ayant un coefficient d'utilisation qui varie avec l'amplitude de commande provenant de la partie de traitement de calcul PID, et destinée à exécuter une commande de pilo- tage du moteur à courant continu d'après le signal de commande. 2. Circuit selon la revendication 1, caractérisé en ce qu'il comprend: une partie (28) de réglage de bande morte qui établit une bande morte centrée autour d'un point auquel la valeur d'erreur est nulle, et une partie (27) de comparaison de l'erreur à la bande morte, et, lorsque la partie de comparaison détermine que la valeur d'erreur obtenue par la partie de calcul propor- tionnel se trouve dans la bande morte, la partie de traitement par calcul PID régule l'amplitude de commande à une valeur nulle. 3. Circuit selon la revendication 1, caractérisé en ce que la partie (22) de calcul par dérivation calcule une vitesse comme dérivée première par rapport au temps d'après la position actuelle du moteur, la position antérieure d'une unité de temps à la position actuelle et la position antérieure de deux unités de temps à la position actuelle. 4. Circuit selon la revendication 1, caractérisé en ce que la partie (22) de calcul par dérivation calcule la valeur au carré après avoir effectué le calcul de la dérivée première par unité de temps, et transmet la valeur au carré à la partie de traitement de calcul PID. 5. Circuit selon la revendication 1, caractérisé en ce qu'il comprend en outre: une partie (25) de détermination d'état qui contrôle toujours un changement par rapport à la valeur cible et à la valeur actuelle de commande de position et qui est connectée à la partie de calcul par intégration, et une partie (26) de détermination de condition d'inté- gration connectée à la partie de détermination d'état et à la partie de calcul par intégration, dans lequel, lorsqu'un changement quelconque se produit dans la valeur cible et la valeur actuelle à la fois, la partie de calcul par intégration régule l'amplitude d'erreur, à ajouter comme amplitude d'intégration, afin qu'elle ait une valeur nulle. 6. Circuit selon la revendication 1, caractérisé en ce qu'il comprend en outre: une partie (25) de détermination d'état qui contrôle toujours un changement de la valeur cible et de la valeur actuelle pour la commande de position et qui est connectée à la partie de calcul par intégration, dans lequel la partie (25) de détermination d'état régule la fréquence de fonctionnement de l'intégration effectuée par la partie de calcul par intégration afin qu'elle soit plus petite lorsqu'un changement de la valeur actuelle seulement est reconnu, par rapport au cas o un changement de la valeur cible seulement est reconnu. 7. Circuit selon la revendication 1, caractérisé en ce qu'il comprend en outre: une partie (25) de détermination d'état qui contrôle toujours un changement de la valeur cible et de la valeur actuelle pour la commande de position, et une partie (31) de détermination de fréquence PWM connectée à la partie de détermination d'état et à la partie de commande par modulation par impulsions de largeur variable, dans lequel, lorsqu'un changement de la valeur cible et de la valeur actuelle diminue ou lorsqu'aucun changement n'est reconnu sur la valeur cible ou la valeur actuelle, la fréquence du signal de commande transmis par la partie de modulation par impulsions de largeur variable est commandée par la partie de détermination de fréquence PWM afin qu'elle diminue progressivement au cours du temps.