Brevet FR2814561A1 — publié le 20020329

i DESCRIPTION La présente invention se rapporte à un système de traitement de données avec une structure de canaux de données/adresse ajustable et plus particulièrement à un système de traitement de données qui comprend des canaux de données/adresse asynchrones pour remplacer les bus de données synchrones classiques et qui est capable de déterminer un nombre de canaux et des bandes passantes de transmission requises entre deux éléments quelconques conformément à une exigence pratique de la circulation des données. En se référant à la figure 1, une structure de base d'un système informatique classique est représentée. Le système informatique comprend une unité de traitement centrale 10 (UC), un contrôleur de système 20, une mémoire , un sous-système vidéo 40 et une pluralité de dispositifs d'interconnexion de composants périphériques (PCI) 50. La connexion et les transmissions entre les éléments cités précédemment sont habituellement établies par l'intermédiaire de bus comportant une pluralité de lignes d'entrée/sortie de signaux. Le contrôleur de système 20 est utilisé en tant qu'interface de liaison entre l'unité centrale 10 et d'autres éléments du système tels que la mémoire 30, le sous-système vidéo 40 et les dispositifs d'interconnexion PCI 50. Par exemple, dans un ordinateur classique, le contrôleur de système 20 peut être mis en oeuvre sous forme d'un ensemble à circuit intégré du système ou un "pont du nord". Un bus de système 11 destiné à relier le contrôleur de système 20 et l'unité centrale 10 comprend une pluralité de lignes d'entrée/sortie de données parallèles et de lignes d'entrée/sortie d'adresse. Par exemple, dans un ordinateur à processeur Pentium II ou de type PowerPC, il utilise 64 lignes d'entrée/sortie de données et 32 lignes d'entrée/sortie d'adresse pour recevoir en parallèle ou transmettre des données et des signaux d'adresse. En outre, un bus de mémoire 31 destiné à relier le contrôleur de système 20 et la mémoire 30 comprend 64 lignes d'entrée/sortie de données et un nombre substantiel de lignes d'entrée/sortie d'adresse (le nombre réel des lignes d'entrée/sortie d'adresse dépend du type de la mémoire 30). Une autre caractéristique du bus classique est son unicité. Par exemple, lorsque des signaux sont transmis depuis la mémoire 30 vers le sous-système vidéo 40, toutes les lignes d'entrée/sortie de données et les lignes d'entrée/sortie d'adresse sont occupées dans ce but de transmission particulier. Il est interdit que la mémoire 30 transmette en même temps un signal quelconque en retour vers l'unité centrale 10. Pour simplifier la description, le bus cité précédemment peut présenter deux caractéristiques qui suivent: 1. Lignes de données/adresse parallèles multiples: lesquelles contribuent aux bandes passantes de traitement nécessaires à la transmission des signaux de données/adresse. Par exemple, la bande passante peut être doublée en augmentant le nombre des lignes des données de 32 à 64, avec la même horloge d'exploitation. 2. Unicité et synchronisme: lesquels sont avantageux en définissant clairement les séquences dans le temps. De ce fait, on peut obtenir une grande commodité durant les réalisations et le protocole de communication utilisant le bus peut être aisément établi. Bien que la mise en parallèle et la synchronisation soient bénéfiques pour le bus classique, les inconvénients suivants sont cependant inévitables. 1. L'historique du développement de la fréquence d'horloge est de 8 MHz à 16 MHz, à 33 MHz, à 66 MHz, et enfin maintenant à 100 MHz. Cependant, à mesure que la fréquence d'horloge de fonctionnement augmente, la difficulté de synchronisation augmente également. 2. Cependant, la largeur en bits des lignes de données/adresse pour le bus utilisé dans la plupart des systèmes informatiques est de 64 bits. Cependant, on peut prévoir que les lignes d'une largeur de 128 bits deviendront les flux principaux du futur proche. L'augmentation de la largeur en bits des lignes de données implique une augmentation substantielle du nombre de broches d'un circuit intégré. Dans le cas d'un nombre de broches élevé, la difficulté du conditionnement des circuits intégrés sera fortement accrue et la taille du boîtier sera également augmentée. Dans les éléments cités précédemment, le contrôleur de système 20 est le plus affecté par l'augmentation du nombre des broches, en raison de ses relations de connexions dans le système informatique classique. 3. Les lignes d'entrée/sorties de données/adresse parallèles consommeront une puissance supérieure et généreront beaucoup de bruit au moment d'une commutation simultanée des 0 vers les 1 ou des 1 vers les 0. 4. La capacité d'un flux de données gérable par le contrôleur de système 20 est limitée et fixe. De ce fait, même si la largeur en bits peut être augmentée en augmentant le nombre de broches, l'augmentation des performances générales peut encore devoir être assurée. C'est-à-dire qu'il est fortement possible que les performances moindres puissent devoir être améliorées après l'augmentation du nombre de broches. En conséquence, c'est un but de la présente invention de réaliser un système ou dispositif de traitement des données avec une structure de canaux de données/adresse ajustable qui utilise des canaux de données/adresse asynchrones pour remplacer les bus de données synchrones classiques. Ce système ou dispositif comprend des éléments tels qu'une unité centrale, une mémoire et une pluralité de dispositifs périphériques comprenant un contrôleur de système se connectant auxdits éléments par l'intermédiaire d'une pluralité de canaux actionnés indépendamment en vue de transmettre des signaux de données ou d'adresse et est caractérisé en ce que: le contrôleur de système comprend dans celui-ci un boîtier de commutation et une logique de commande, la logique de commande reçoit les exigences de transmission depuis les éléments et détermine une initialisation du boîtier de commutation en vue d'établir un canal de communications mutuelles, et à la fois l'agencement du canal et l'initialisation sont capables d'être ajustés de façon mobile pour chaque flux de transmission de données respectif. Selon d'autres caractéristiques ou variantes de réalisation dudit système ou dispositif de traitement de données: - ladite logique de commande est utilisée pour générer une série de signaux de réglage de direction et une série de signaux de commande de commutation pour chaque exigence de transmission pratique de l'un quelconque desdits éléments, en vue de commander le fonctionnement dudit boîtier de commutation; - lesdits éléments transmettent des signaux comprenant un signal d'étiquette pour indiquer un élément cible, des signaux de données, et des signaux d'adresse au niveau de l'élément cible; - ledit boîtier de commutation comprend une pluralité de mémoires tampon de données afin de former un type d'initialisation en tant qu'initialisation de direction fixe, initialisation de direction dynamique, initialisation de canaux multiples, ou autres initialisations appropriées; - ladite initialisation de direction fixe implique que chaque dite mémoire tampon de données soit unidirectionnelle et que lesdites mémoires tampon de données présentant le même sens de transmission soient reliées de façon à former un canal de transmission de données; - ladite initialisation de direction dynamique implique que chaque ligne de connexion autour de chaque dite mémoire tampon de données soit bidirectionnelle et ajustable, et qu'une direction de chaque dite ligne de connexion soit prédéterminée par ladite logique de commande durant ledit agencement de canal; - ladite initialisation de canaux multiples implique que chaque ligne de connexion autour de chaque dite mémoire tampon de données soit bidirectionnelle, et que chaque dite mémoire tampon de données soit allouée à un canal relié audit élément adjacent; - ledit canal entretient un sens de transmission unique pendant qu'il est activé, et lesdits signaux de données/d'adresse transmis dans ledit canal suivent un format de transmission prédéterminé afin d'économiser le temps de retournement lors d'un changement de sens; ledit système comprend en outre des circuits de traitement d'interface sur lesdits canaux respectifs entre ledit contrôleur de système et lesdits éléments, et toute transmission de données quelconque entre ceux- ci suivant un même protocole de transmission de canal; - chaque canal comprend une pluralité de lignes de signaux qui suivent un même protocole de transmission de canal pour transmettre les signaux. Le contrôleur de système de la présente invention utilise une pluralité de canaux pour transmettre une adresse/des données entre des éléments connectés. En prévoyant un boîtier de commutation et une logique de commande pour le contrôleur de système, l'état de connexion des canaux parmi les éléments peut alors être défini. Pour obtenir une transmission de données optimale, le nombre des canaux et les bandes passantes de transmission nécessaires entre deux éléments sont déterminés conformément à une exigence pratique de la circulation des données. En outre, conformément à la présente invention, le boîtier de commutation, comprenant une pluralité de mémoires tampon de données, présente au moins trois états. C'est-à- dire un état à réglage de direction fixe, un état à réglage de direction dynamique, et un état à réglage à canaux multiples. Le boîtier de commutation peut rester dans l'un quelconque des états cités précédemment, ou bien dans tout autre état variant approprié quelconque. En déterminant la logique de commande, les états des mémoires tampon de données dans le boîtier de commutation peuvent être ajustés d'une manière appropriée pour obtenir le sens approprié de transmission du canal conformément à des exigences de connexion de canal spécifiques, et également une zone de mémoire tampon respective peut être formée dans le boîtier de commutation. En conséquence, chaque canal de la présente invention peut fonctionner indépendamment. Un débit de transmission de données plus élevé peut être obtenu en utilisant un grand nombre de canaux. Lorsque le canal est construit, son sens de transmission est également fixé, de sorte que le temps de retournement peut être réduit durant la transmission et donc que le débit de transmission global du système de traitement de données peut également être augmenté. La présente invention sera maintenant spécifiée en faisant référence à ses modes de réalisation préférés, mais non limitatifs, illustrés sur les dessins, dans lesquels La figure 1 représente une structure de base d'un système informatique classique, La figure 2 illustre de façon simplifiée les différences entre la présente invention et la technique antérieure, La figure 3 représente un premier mode de réalisation du système de traitement de données conforme à la présente invention, La figure 4 représente un second mode de réalisation du système de traitement de données conforme à la présente invention, La figure 5 est un organigramme pour le système de traitement de données conforme à la présente invention, La figure 6 illustre de façon simplifiée un boîtier de commutation sous forme d'un type à établissement de direction fixe, La figure 7 illustre de façon simplifiée un boîtier de commutation sous forme d'un type à établissement de direction dynamique, et La figure 8 illustre de façon simplifiée un boîtier de commutation sous forme d'un type à établissement de canaux multiples. L'invention décrite ici s'intéresse à un système de traitement de données comportant une structure de canaux de données/adresse ajustable. Dans la description qui suit, de nombreux détails sont présentés de manière à permettre une compréhension exhaustive de la présente invention. L'homme de l'art se rendra compte que des variantes de ces détails particuliers sont possibles tout en obtenant encore les résultats de la présente invention. Dans d'autres cas, des composants bien connus ne sont pas décrits en détail de manière à ne pas masquer inutilement la présente invention. La structure de la présente invention est prévue pour remplacer les bus classiques cités précédemment en présentant des modèles de canaux de données/adresse ajustables. La comparaison entre la présente invention et la technique antérieure est indiquée sur la figure 2. Dans une structure de bus de la technique antérieure représentée au niveau de la partie de gauche de la figure 2, un élément A (peut être l'un quelconque des éléments de la figure 1), utilise un bus pour une connexion avec le contrôleur de système 20. De façon caractéristique, le bus peut comporter un bus d'adresse 21 (16 bits) et un bus de données 22 (64 bits). En raison de l'unicité et de la synchronisation du bus, la demande d'entrée/sortie, en lecture ou en écriture, pour la mémoire 30, est exécutée en tant qu'exemple conformément à un cadencement unique, une mémoire unique et une adresse fixe. Pour l'élément A lui- même, la situation est définie comme étant un seul traitement. Conformément à la structure de canaux de la présente invention, un nombre identique de broches peut être utilisé pour constituer plusieurs canaux CH. Chaque canal CH peut être ajusté conformément à chaque exigence respective. C'est-à-dire par exemple que des adresses différentes peuvent être lues ou écrites en même temps pour chaque exigence d'une mémoire particulière. En appliquant l'exemple cité précédemment au nombre de broches, 8 canaux CH peuvent être constitués, et chacun des canaux CH peut comprendre 10 lignes de signaux. En prévoyant un tel agencement, une combinaison de canaux optimale peut être constituée conformément à des besoins pratiques pour permettre à l'élément B d'exécuter un multi-traitement. En conséquence, chaque canal CH peut fonctionner indépendamment. Un débit de transmission de données plus élevé peut ainsi être obtenu en utilisant un plus grand nombre de canaux CH. Lorsque le canal est constitué, son sens de transmission est également déterminé, de sorte qu'aucun temps de retournement ne peut exister durant la transmission au point de provoquer un retard. En outre, les principes des canaux CH et des lignes de signaux classiques sont différents. Chaque canal CH peut comporter plusieurs lignes de signaux, et chaque ligne de signal transmet des données conformément au protocole de transmission du canal. Dans la présente invention, le protocole de transmission du canal CH luimême n'est pas spécifiquement défini et peut être amené à varier pour satisfaire un but particulier. En ce qui concerne l'exemple cité précédemment, 10 lignes de signaux sont utilisées pour constituer un canal. Parmi ces lignes de signaux, l'une peut être utilisée en tant que ligne d'horloge, l'une peut être une ligne d'adresse pour transmettre des données séquentiellement, et huit peuvent être affectées en tant que lignes de données pour une transmission parallèle. Néanmoins, la conception du canal peut varier suivant les exigences pratiques. Dans la présente invention, il est important de comprendre comment le contrôleur de système 20 commande le canal CH et comment ajuster le canal CH. Ce qui suit constitue deux modes de réalisation pour expliquer les détails. En se référant maintenant à la figure 3, un premier mode de réalisation de la présente invention est représenté. Le contrôleur de système 60 agit en tant que gestionnaire de canal, et chaque canal CH est destiné à un flux de données présentant un débit de transmission fixe entre le contrôleur de système 60 et un élément externe quelconque tel que l'unité centrale 10, la mémoire 30 ou le périphérique. Le contrôleur de système 60 comprend un boîtier de commutation 61 et une logique de commande 62. le boîtier de commutation 61 peut être constitué d'une pluralité de mémoires tampon de données. Conformément à la présente invention, le boîtier de commutation 61 peut présenter divers états. Ceuxci sont: un état de réglage de direction fixe, un état de réglage de direction dynamique, un état de réglage à canaux multiples, et un autre état concernant le réglage approprié. Le but de la logique de commande 62 est d'exécuter une commande de transmission pratique entre les éléments, de sorte que le boîtier de commutation 61 constitué par les mémoires tampon de données puisse être régulé. Ainsi, un canal pratique CH peut alors être établi entre les deux éléments externes. On se réfère maintenant à la figure 3, en ce concentrant en particulier sur le canal CH Pl et le canal CH Ml. Lorsque l'unité centrale 10 lit les données à partir de la mémoire 30, le sens de transmission le long du canal CH Mi peut être établi depuis la mémoire 30 vers le contrôleur de système 60, et le sens de transmission le long du canal CH Pl, peut être établi depuis le contrôleur de système 60 vers l'unité centrale 10. La logique de commande 62 générera une série de signaux de réglage de direction 62 et une autre série de signaux de commande de commutation 64 conformément à des besoins pratiques de l'élément, en vue de commander l'action de chaque mémoire tampon de données dans le boîtier de commutation 61. De ce fait, le canal de transmission des informations (comprenant à la fois des données et une adresse) placé entre les deux peut être établi. Lorsqu'un élément transmet certains signaux à un autre élément, les informations suivantes doivent être incluses. 1. Etiquette: pour indiquer l'élément cible. 2. Données: devant être transmises. 3. Adresse: pour indexer l'adresse des données transmises à l'élément cible. En outre, les données devant être transmises pourraient comprendre une partie substantielle de signaux de commande. Dans la présente invention, ces données sont transmises grâce aux canaux CH constitués. En outre, sur la figure 3, les repères elliptiques entre le contrôleur de système 60 et d'autres éléments représentent les circuits de traitement d'interface respectifs I et I'. La transmission de données entre les deux doit suivre le même protocole de transmission de canal. Une chose importante à noter est la mobilité de l'agencement de canal permise par cette présente invention, grâce à il laquelle les inconvénients de la structure de bus classique peuvent être améliorés. Pendant que le contrôleur de système 60 commande le flux des signaux d'adresse/de données, le nombre des canaux CH nécessaires dépend de la circulation pratique des données. C'est-à-dire que lorsque la circulation des données d'un élément quelconque augmente, le contrôleur de système ouvrira davantage de canaux pour augmenter la bande passante de communications pour l'élément. De ce fait, la transmission de données de l'élément peut être accélérée. Il est évident que l'agencement de canaux entre les éléments soumis à la structure conforme à la présente invention peut être ajusté dynamiquement, bien que le nombre total des canaux soit fixe. Pour l'exemple indiqué sur la figure 3, le contrôleur de système 60 est relié à l'unité centrale 10, à la mémoire 30, au premier périphérique et au second périphérique, par l'intermédiaire de canaux différents. De même, plusieurs canaux d'intersection (présentés par des lignes en traits interrompus sur la figure 3) sont constitués, par exemple les canaux CH C01 à CH COn qui relient l'unité centrale 10 au premier périphérique. Durant la transmission des signaux, l'unité centrale 10 peut utiliser 8 canaux CH pour communiquer avec d'autres éléments. Il est possible que quatre canaux (par exemple CH CO1 à C04), puissent être utilisés pour communiquer avec le premier périphérique pour chaque exigence importante de transmission entre les deux, et les quatre canaux restants sont utilisés pour l'exigence en communications avec d'autres éléments. De ce fait, les canaux CH aux environs de l'unité centrale 10 peuvent être agencés de façon optimale. Conformément à la présente invention, chaque canal CH ne peut conserver qu'une direction de transmission unique pendant qu'il est activé. Les informations d'adresse/données transmises à l'intérieur du canal CH doivent suivre un format de transmission prédéterminé. Grâce à cet agencement, le temps de retournement pour le changement de sens durant la transmission peut être réduit et de ce fait la vitesse de transmission peut être augmentée en conséquence. Un premier point devant être noté est qu'un canal CH ne doit pas nécessairement être synchrone avec un autre canal CH. C'est- à-dire que chaque canal CH de la présente invention peut fonctionner indépendamment. En se référant maintenant à la figure 4, un second mode de réalisation de la présente invention est présent. Fondamentalement, la structure du second mode de réalisation est améliorée par rapport au premier mode de réalisation de la figure 3. la différence principale entre les deux est la transmission des signaux d'étiquette et de commande. Sur la figure 3, les signaux d'étiquette et de commande sont transmis par l'intermédiaire du canal lui-même. Par contre, sur la figure 4, une seule broche symbolisée par une ligne en traits interrompus repérée par commande/étiquette est utilisée pour exécuter la transmission des signaux d'étiquette et de commande. Avec un tel agencement, la complexité de la séquence dans le temps pour les informations qui ne sont pas des données à l'intérieur du canal peut être réduite. Cependant, le nombre des broches est augmenté en même temps. En outre, le second mode de réalisation représenté sur la figure 4 présente également la même mobilité que le premier mode de réalisation représenté sur la figure 3. Conformément à la description citée ci-dessus de la présente invention, l'organigramme illustré sur la figure 5 peut être utilisé pour expliquer davantage la séquence de transmission de la présente invention. Etape a. L'unité centrale 10 émet une instruction d'entrée/sortie. Etape b. La logique de commande 62 à l'intérieur du contrôleur de système 60 génère une série de signaux d'établissement de direction 63 et une série de signaux de commande de commutation 64 pour chaque instruction d'entrée/sortie ou autres exigences pratiques, afin de commander chaque déplacement de chaque mémoire tampon de données à l'intérieur du boîtier de commutation 61. De ce fait, un canal de transmission de données complet peut être établi, dans lequel le déplacement cité précédemment comprend le numéro de canal, ses buts et ses directions d'entrée/sortie. Etape c. Le boîtier de commutation 61 exécute la commutation des mémoires tampon pour chaque réglage du système en établissant le sens de la transmission des données. Etape d. Les données circulent depuis un périphérique affecté vers un périphérique cible par l'intermédiaire du canal composé des mémoires tampon. Etape e. La tâche d'entrée/sortie est terminée. Comme expliqué précédemment, le boîtier de commutation 61 comprend une pluralité de mémoires tampon de données. Dans la description qui suit, trois types de réglages sont introduits pour révéler l'action du boîtier de commutation 61. En se référant maintenant à la figure 6, est représentée une initialisation de direction fixe du boîtier de commutation 61. Selon cette initialisation, les mémoires tampon de données à l'intérieur du boîtier de commutation 61 sont toutes des dispositifs à sens unique. Par exemple, la mémoire tampon de données Ai comporte deux directions d'arrivée des données, l'une depuis l'interface de l'unité centrale et l'autre depuis la mémoire tampon de données adjacente A2. De même, la mémoire tampon de données Ai présente deux directions de sortie, l'une allant vers le premier périphérique (comme le sous-système vidéo 40 de la figure 1) et une autre allant vers la mémoire tampon de données adjacente B1. De ce fait, pour pouvoir construire un canal CH allant de l'unité centrale 10 au troisième périphérique (comme la mémoire 30 de la figure 1), deux itinéraires peuvent être choisis sur la figure 6, c'est-à- dire un premier qui suit A1-B1-C1-D1 et un autre qui suit A3-B3-C3-D3. Par contre, pour constituer le canal allant du troisième périphérique à l'interface de l'unité centrale, à la fois l'itinéraire D2-C2-B2-A2 et l'itinéraire D4-C4-B4-A4 peuvent être choisis. L'avantage de l'utilisation de cette initialisation de direction fixe sur le boîtier de commutation 61 est la simplicité de la structuration grâce à laquelle le mode de réalisation peut être aisément construit. Cependant, l'efficacité de l'utilisation de mémoires tampon de données dans ce type d'initialisation n'est pas évidente. En se référant maintenant à la figure 7, une initialisation de direction dynamique du boîtier de commutation 61 est représentée. Selon cette initialisation, les lignes de connexion autour d'une mémoire tampon de données quelconque sont toutes bidirectionnelles et ajustables. C'est-àdire que le sens de transmission de chaque ligne de connexion est prédéterminé par la logique de commande 62. Bien que chaque ligne de connexion soit bidirectionnelle, l'unicité de la ligne de connexion est cependant encore conservée tant que le canal CH est établi pour fonctionner. De ce fait, le temps de retournement peut être évité. En raison du besoin d'une allocation de ressources efficace et d'une complexité plus élevée de l'exécution de la connexion bidirectionnelle pendant l'application de l'initialisation de direction dynamique, le coût de ce mode de réalisation est plus élevé que celui de l'initialisation d'une direction fixe. Cependant, l'avantage de l'utilisation de l'initialisation d'une direction dynamique est l'augmentation de l'efficacité de l'utilisation. En référant maintenant à la figure 8, une initialisation de canaux multiples du boîtier de commutation 61 est représentée. Selon cette initialisation, les lignes de connexion autour d'une mémoire tampon de données quelconque sont également bidirectionnelles. Cependant, la totalité des mémoires tampon de données ne peut pas être allouée arbitrairement. Sur la figure 8, les mémoires tampon de données situées dans la moitié gauche ne peuvent être allouées qu'au canal de l'unité centrale, et aux canaux situés entre la zéro-ième interface du périphérique PI0 et la première interface de périphérique PIl. Par contre, les mémoires tampon de données situées dans la moitié supérieure droite peuvent être allouées au canal de l'unité centrale et aux canaux entre la seconde interface de périphérique PI2 et la troisième interface de périphérique PI3. En outre, dans l'initialisation à canaux multiples représentée sur la figure 8, le nombre des canaux est sensiblement plus grand que le nombre des mémoires tampon de données. Conformément à la présente invention, le boîtier de commutation 61 est constitué de mémoires tampon de données et peut présenter l'une quelconque des trois initialisations ci-dessus, ou autres initialisations appropriées. Grâce au réglage de la logique de commande 62, les mémoires tampon de données à l'intérieur du boîtier de commutation 61 peuvent êtreajustées sur un canal CH quelconque initialisé pour constituer le sens de transmission du canal, conformément à l'exigence de la connexion du canal. De même, une zone de mémoire tampon à l'intérieur des canaux peut ainsi être formée. Comme on l'a expliqué, le système de traitement de données comportant une structure de canaux de données/adresse ajustable conforme à la présente invention peut utiliser une pluralité de canaux pour transmettre des signaux d'adresse/de données. En prévoyant le boîtier de commutation et la logique de commande pour le contrôleur de système, la connexion des canaux entre les éléments peut ainsi être établie. Le nombre de canaux requis de même que la bande passante de transmission entre deux éléments peuvent être déterminés conformément à l'exigence pratique de la circulation des données. La transmission de données optimale peut alors être obtenue. Il est évident que la présente invention fournit une résolution de l'inconvénient de la structure de bus classique avec un seul traitement. Bien que la présente invention ait été particulièrement présentée et décrite en faisant référence à des modes de réalisation préférés, l'homme de l'art comprendra que diverses variantes de forme et de détail peuvent être apportées sans s'écarter de l'esprit et de la portée de la présente invention. REVEND I CATIONS 1. Système de traitement de données muni d'une structure de canaux de données/adresse ajustable, comprenant des éléments tels qu'une unité centrale (10), une mémoire (30) et une pluralité de dispositifs périphériques (50) comprenant un contrôleur de système (20) se connectant aux éléments par l'intermédiaire d'une pluralité de canaux actionnés indépendamment en vue de transmettre des signaux de données et d'adresse, caractérisé en ce que: le contrôleur de système comprend dans celui-ci un boîtier de commutation (61) et une logique de commande (62), la logique de commande (62) reçoit les exigences de transmission depuis les éléments et détermine une initialisation du boîtier de commutation (61) en vue d'établir un canal de communications mutuelles, et à la fois l'agencement du canal et l'initialisation sont capables d'être ajustés de façon mobile pour chaque flux de transmission de données respectif. 2. Système de traitement de données muni d'une structure de canaux de données/adresse ajustable selon la revendication 1, caractérisé en ce que ladite logique de commande est utilisée pour générer une série de signaux de réglage de direction et une série de signaux de commande de commutation pour chaque exigence de transmission pratique de l'un quelconque desdits éléments, en vue de commander le fonctionnement dudit boîtier de commutation (61). 3. Système de traitement de données muni d'une structure de canaux de données/adresse ajustable selon la revendication 1, caractérisé en ce que lesdits éléments transmettent des signaux comprenant un signal d'étiquette pour indiquer un élément cible, des signaux de données, et des signaux d'adresse au niveau de l'élément cible. 4. Système de traitement de données muni d'une structure de canaux de données/adresse ajustable selon la revendication 1, caractérisé en ce que ledit boîtier de commutation (61) comprend une pluralité de mémoires tampon de données afin de former un type d'initialisation en tant qu'initialisation de direction fixe, initialisation de direction dynamique, initialisation de canaux multiples, ou autres initialisations appropriées. 5. Système de traitement de données muni d'une structure de canaux de données/adresse ajustable selon la revendication 4, caractérisé en ce que ladite initialisation de direction fixe implique que chaque dite mémoire tampon de données soit unidirectionnelle et que lesdites mémoires tampon de données présentant le même sens de transmission soient reliées de façon à former un canal de transmission de données. 6. Système de traitement de données muni d'une structure de canaux de données/adresse ajustable selon la revendication 4, caractérisé en ce que ladite initialisation de direction dynamique implique que chaque ligne de connexion autour de chaque dite mémoire tampon de données soit bidirectionnelle et ajustable, et qu'une direction de chaque dite ligne de connexion soit prédéterminée par ladite logique de commande durant ledit agencement de canal. 7. Système de traitement de données muni d'une structure de canaux de données/adresse ajustable selon la revendication 4, caractérisé en ce que ladite initialisation de canaux multiples implique que chaque ligne de connexion autour de chaque mémoire tampon de données soit bidirectionnelle, et que chaque mémoire tampon de données soit allouée à un canal relié audit élément adjacent. 8. Système de traitement de données muni d'une structure de canaux de données/adresse ajustable selon la revendication 1, caractérisé en ce que ledit canal entretient un sens de transmission unique pendant qu'il est activé, et lesdits signaux de données/d'adresse transmis dans ledit canal suivent un format de transmission prédéterminé afin d'économiser le temps de retournement lors d'un changement de sens. 9. Système de traitement de données muni d'une structure de canaux de données/adresse ajustable selon la revendication 1, caractérisé en ce qu'il comprend en outre des circuits de traitement d'interface sur lesdits canaux respectifs entre ledit contrôleur de système et lesdits éléments, et toute transmission de données quelconque entre ceux-ci suivant un même protocole de transmission de canal. 10. Système de traitement de données muni d'une structure de canaux de données/adresse ajustable selon la revendication 1, caractérisé en ce que chaque canal comprend une pluralité de lignes de signaux qui suivent un même protocole de transmission de canal pour transmettre les signaux.