Brevet FR2819939A1 — publié le 20020726

DISPOSITIF A SEMICONDUCTEUR A STRUCTURE SOI ET PROCEDE DE FABRICATION La présente invention concerne un dispositif à semiconducteur ayant une structure silicium sur isolant, ou SOI, isolant mutuellement des éléments par une pellicule d'isolation telle qu'une pellicule d'isolant par- tielle, laissant partiellement une couche SOI, et un procédé de fabrication de ce dispositif. Par exemple, chacun des documents suivants: "Y. Hirano et al., IEEE 1999 SOI Conf., page 131" (Référence 1), demande de brevet japonais ouverte à l'examen du public n 2000-243973 (demande de bre- vet des E.U.A. n 09/466934: Référence 2) et demande de brevet japo- nais n 2000-39484 (demande de brevet des E.U.A. n 09/639953: Réfé- rence 3), décrit un dispositif à semiconducteur ayant une structure SOI classique (qu'on peut appeler ci-après "structure SOI partiellement iso- lée, avec un potentiel de corps fixé") isolant mutuellement des éléments par une pellicule d'isolation telle qu'une pellicule d'isolant partielle, lais- sant partiellement une couche SOI et fixant le potentiel d'une région de corps. Cependant, dans un tel dispositif à semiconducteur ayant une structure SOI partiellement isolée avec un potentiel de corps fixé, il est difficile de former un élément à semiconducteur tel qu'un transistor à ef- fet de champ MOS en définissant de façon précise la résistance de la ré- gion de corps. On va maintenant décrire en détail la raison de ceci. La figure 33 est une coupe illustrant un problème de la structure SOI partiellement isolée avec un potentiel de corps fixé.Comme repré- senté sur la figure 33, une couche SOI 3 est formée sur une pellicule d'oxyde enterrée 2 présente sur un substrat en silicium, non représenté, et elle fait l'objet d'une isolation d'éléments par une pellicule d'oxyde partielle 31. La pellicule d'oxyde partielle est formée de façon à laisser sous elle une région de caisson 11, qui est une partie inférieure de la couche SOI 3. Une région de formation de canal 7 est formée dans une région de formation de transistor de la couche SOI, de façon qu'une pellicule d'oxyde de grille 8 et une électrode de grille 9 soient formées successi- vement sur la région de formation de canal 7. D'autre part, une région de corps 10 est formée du côté opposé à la région de formation de canal 7, par rapport à la pellicule d'oxyde partielle 31, et cette région de corps 10 est connectée électriquement à la région de formation de canal 7 à travers la région de caisson 11 située sous la pellicule d'oxyde partielle 31, du fait que la région de caisson 11 est en contact respectivement avec la région de corps 10 et la région de formation de canal 7. Pour former une région de source/drain d'un transistor MOS, des ions d'impureté de source/drain 19 sont implantés à travers l'élec- trode de grille 9, etc., remplissant la fonction de masques, comme repré- senté sur la figure 33, tandis qu'aucun masque n'est placé (aucune pelli- cule de matière de réserve n'est formée) sur la pellicule d'oxyde partielle 31, de façon générale. Par conséquent, au moment de la formation de la région de source/drain, les ions d'impureté de source/drain 19 peuvent être im- plantés partiellement dans la région de caisson 11 se trouvant au- dessous de la pellicule d'oxyde partielle 31, ce qui augmente la valeur de résistance du corps, qui est la résistance de la région de caisson 11 at- teignant la région de formation de canal 7 à partir de la région de corps , ce qui entraîne désavantageusement une instabilité dans le fonction- nement rapide du transistor MOS. En ce qui concerne les ions d'impureté de source/drain 19 pour former la région de source/drain, on implante par exemple des ions d'ar- senic (As) dans des conditions de 50 keV (énergie d'injection) et 4 x 1015/cm2 (dose). La figure 34 est une représentation graphique montrant le profil d'impureté d'arsenic implanté dans les conditions précitées. Comme re- présenté sur la figure 34, le profil d'impureté a un écart-type a (= 8,5 nm) par rapport à 26 nm, et il atteint une valeur de 51,5 nm (= 26 + 3a (nm)). Par conséquent, lorsque l'épaisseur de la pellicule d'oxyde par- tielle 31 est réduite à environ 50 nm, les ions d'impureté 19 consistant en As atteignent désavantageusement la région de caisson 11. De plus, lorsque l'épaisseur de la pellicule d'oxyde partielle 31 est légèrement su- périeure à 50 nm, les ions d'As peuvent encore être implantés dans la pellicule d'oxyde partielle 31, du fait que la partie de queue du profil d'impureté est plus profonde que 51,5 nm. Pour réduire un courant de fuite à partir d'une région de sili- ciure consistant en CoSi2 (siliciure de cobalt) ou autres, on implante du phosphore (P) dans des conditions d'environ 30 à 50 keV et environ 1 x 1013/cm2. Cependant, P a une possibilité plus élevée d'atteindre la ré- gion de caisson 11, en comparaison avec As, à cause d'une profondeur de pénétration plus grande que pour As. Lorsqu'on utilise une isolation par tranchée, la pellicule d'oxyde partielle 31 est formée par polissage chimio-mécanique (ou CMP pour "chemical mechanical polishing"). Par conséquent, l'épaisseur de la pelli- cule d'oxyde partielle 31 présente une dispersion considérable, d'environ + 30 nm, par exemple, en fonction de la densité de motif ou de la position sur une surface d'une tranche. La pellicule d'oxyde partielle 31 doit donc être formée en fixant une marge en considération de la dispersion précitée. Cependant, lors- que l'épaisseur de la pellicule d'oxyde partielle 31 est fixée de façon que les ions d'As 19 pour former la région de source/drain ne soient pas im- plantés dans la région de caisson 11 située sous la pellicule d'oxyde par- tielle 31, une marche d'isolation 32 entre la surface de la couche SOI 3, qui est la surface du substrat SOI, et la surface de la pellicule d'oxyde partielle 31, atteint un niveau qu'on ne peut pas négliger, comme repré- senté sur la figure 35. Par conséquent, un résidu 33 peut rester sur une surface laté- rale de la pellicule d'oxyde partielle 31, comme représenté sur la figure 35. Si on augmente une durée d'attaque pour la formation de grille, afin d'empêcher la formation du résidu 33, la pellicule d'oxyde de grille 18 est endommagée et sa fiabilité est réduite, ce qui est désavantageux. La figure 36 est un vue en plan d'un dispositif à semiconducteur ayant la structure SOI partiellement séparée, avec un potentiel de corps fixé, de type classique. La figure 33 est une coupe selon la ligne C-C de la figure 36. Lorsqu'une impureté de type N est implantée pour former la région de source/drain, une région de blocage N+ 40 recouvrant la région de corps 10 complète est masquée avec une pellicule de matière de ré- serve ou autres, de façon que l'impureté de type N ne soit pas implantée dans la région de corps de type P 10. Comme représenté sur la figure 36, la région de blocage N+ 40 est formée de façon générale avec la taille minimale nécessaire pour couvrir de façon fiable la région de corps 10, de façon que la pellicule d'oxyde de grille 8 ne soit pas chargée et endommagée de façon statique par un phénomène d'accumulation de charge. -D'autre part, lorsqu'une impureté de type P est implantée dans la région de corps 10, une région de blocage P+ 39 recouvrant entière- ment une région de drain de type N 5 et une région de source de type N 6 est masquée avec une pellicule de matière de réserve ou de type simi- laire, de façon que l'impureté de type P ne soit pas implantée dans la ré- gion de drain 5 et la région de source 6. En outre, comme représenté sur la figure 36, la région de blo- cage P+ 39 est formée de façon générale avec la taille minimale néces- saire pour recouvrir de façon fiable la région de drain 5 et la région de source 6, pour une raison similaire à celle relative à la région de blocage N+ 40. Comme décrit ci-dessus, la région de source/drain et la région de corps 10 sont formées en masquant respectivement la région de blo- cage N+ 40 et la région de blocage P+ 39, et par conséquent il en résulte que les deux impuretés de type N et de type P sont implantées dans des régions autres que la région de blocage N+ 40 et la région de blocage P+ 39. Par conséquent, les impuretés sont implantées dans la région de caisson 11 connectant électriquement la région de corps 10 à la ré- gion de formation de canal 7 (non illustrée sur la figure 36, mais présente dans la couche SOI 3 située au-dessous de l'électrode de grille 9, comme représenté sur la figure 33), ce qui occasionne un inconvénient consis- tant en ce que la valeur de la résistance de corps R1 de la région de caisson 11 atteignant la région de formation de canal 7 à partir de la ré- gion de corps 10 est augmentée ou dispersée. Il est donc difficile de commander de façon précise la résistance de corps R1. Lorsque la valeur de la résistance de corps R1 est augmentée, la tension de seuil du transistor fluctue, ce qui entraîne désavantageu- sement un fonctionnement instable. Ce problème est exposé par exemple dans le document suivant: "S. Maeda et al., IEEE Transaction on Elec- tron Devices, Vol. 45, n 7, pages 1479 à 1486 (1998)". La résistance de corps constitue une source de bruit augmen- tant le bruit du transistor. De ce fait, lorsqu'un circuit tel qu'une boucle d'asservissement de phase est formé par un transistor ayant une résis- tance de corps instable, le bruit de phase (gigue de phase) est désavan- tageusement augmenté. Il est donc important, pour un dispositif à semiconducteur ayant une structure SOI partiellement isolée, avec un potentiel de corps fixé, de réduire la résistance de corps et de lui donner une valeur stable. Selon un premier aspect de la présente invention, un dispositif à semiconducteur ayant une structure SOI formée par un substrat semi- conducteur, une couche isolante enterrée et une couche SOI, comprend une multiplicité de régions de formation d'élément établies dans la cou- che SOI, avec un élément déterminé formé dans chacune, une pellicule d'isolation formée dans une partie de couche supérieure de la couche SOI pour isoler les unes des autres la multiplicité de régions de formation d'élément, une région de semiconducteur d'un premier type de conducti- vité, établie sous la pellicule d'isolation, faisant partie de la couche SOI, formée en contact avec au moins une région de formation d'élément ayant un premier type de conductivité parmi la multiplicité de régions de formation d'élément, et une région de corps du premier type de conducti- vité, établie dans la couche SOI, et dont le potentiel électrique peut être fixé de façon externe, formée en contact avec la région de semiconduc- teur, tandis que la région de semiconducteur comporte au moins partiel- lement une région d'impureté du premier type de conductivité non mélan- gée avec une impureté d'un second type de conductivité qui est différent du premier type de conductivité, mais dopée seulement par une impureté du premier type de conductivité. Dans le dispositif à semiconducteur conforme au premier as- pect, la région de semiconducteur placée immédiatement au-dessous de la pellicule d'isolation a au moins partiellement la région d'impureté du premier type de conductivité constituée seulement par l'impureté du pre- mier type de conductivité, grâce à quoi la valeur de la résistance de corps, qui est la résistance de la région de semiconducteur atteignant au moins une région de formation d'élément à partir de la région de corps, peut être réduite. Selon un second aspect de la présente invention, la région d'impureté du premier type de conductivité est formée dans une région atteignant au moins une région de formation d'élément à partir de la ré- gion de corps. Dans le dispositif à semiconducteur conforme au second as- pect, la région d'impureté du premier type de conductivité est formée dans la région atteignant au moins une région de formation d'élément à partir de la région de corps, grâce à quoi la valeur de la résistance de corps peut être réduite davantage. Selon un troisième aspect de la présente invention, la pellicule d'isolation a au moins partiellement une région dépourvue d'impureté du second type de conductivité, ne contenant aucune impureté du second type de conductivité. Dans le dispositif à semiconducteur conforme au troisième as- pect, la pellicule d'isolation a au moins partiellement la région dépourvue d'impureté du second type de conductivité, ne contenant pas d'impureté du second type de conductivité, grâce à quoi on peut atténuer un in- convénient consistant en ce que l'épaisseur de la pellicule d'isolation est réduite par un traitement par voie humide après la formation de la pelli- cule d'isolation ou autres. Selon un quatrième aspect de la présente invention, la région dépourvue d'impureté du second type de conductivité est formée dans une région atteignant au moins une région de formation d'élément à partir de la région de corps. Dans le dispositif à semiconducteur conforme au quatrième as- pect, la région dépourvue d'impureté du second type de conductivité est formée dans une région atteignant au moins une région de formation d'élément à partir de la région de corps, dans la direction de la résis- tance de corps, grâce à quoi une influence nuisible exercée sur la résis- tance de corps par un phénomène tel que l'augmentation de l'épaisseur de la pellicule d'isolation, peut être plus effectivement atténuée. Selon un cinquième aspect de la présente invention, la région dépourvue d'impureté du second type de conductivité comprend une ré- gion ayant une épaisseur supérieure à celle de la région restante dans la pellicule d'isolation. Dans le dispositif à semiconducteur conforme au cinquième as- pect, l'épaisseur de la région dépourvue d'impureté du second type de conductivité n'est pas réduite par un traitement par voie humide après la formation de la pellicule d'isolation, mais est donc plus grande que celle d'une autre région réduite par le traitement par voie humide. De ce fait, aucune influence nuisible ne s'exerce sur la résis- tance de corps de la région de semiconducteur située immédiatement au- dessous de la région dépourvue d'impureté du second type de conductivité. Selon un sixième aspect de la présente invention, l'élément déterminé comprend un transistor, et une électrode de grille du transistor est formée de façon à s'étendre sur la pellicule d'isolation. Dans le dispositif à semiconducteur conforme au sixième as- pect, l'électrode de grille du transistor est formée de façon à s'étendre sur la pellicule d'isolation, grâce à quoi on peut effectivement empêcher l'implantation de l'impureté du second type de conductivité dans la région de semiconducteur située sous l'électrode de grille, après la formation de l'électrode de grille. Selon un septième aspect de la présente invention, le dispositif à semiconducteur comprend en outre une région fictive formée dans la couche SOI de façon à ne pas remplir la fonction d'un élément. Le dispositif à semiconducteur conforme au septième aspect comprend en outre la région fictive ne remplissant pas la fonction d'un élément, grâce à quoi une zone pour la formation d'une pellicule de ma- tière de réserve utilisée à titre de masque à ouverture préférentielle, peut être réduite en formant une ouverture sur la région fictive au moment de l'implantation d'une impureté dans la couche SOI à travers un système de masque à ouverture préférentielle, définissant une ouverture sur une ré- gion pour l'implantation d'une impureté. Selon un huitième aspect de la présente invention, la région fictive comprend une région dans laquelle sont introduites des impuretés à la fois du premier type de conductivité et du second type de conducti- vité. Dans le dispositif à semiconducteur conforme au huitième as- pect, la région fictive comprend la région dans laquelle les impuretés à la fois des premier et second types de conductivité sont introduites, grâce à quoi des zones pour former des première et seconde pellicules de ma- tière de réserve, remplissant la fonction de masques à ouverture préfé- rentielle, pour les premier et second types de conductivité, peuvent être réduites en formant des ouvertures respectivement sur les première et seconde régions fictives. Selon un neuvième aspect de la présente invention, la région fictive comprend une première région fictive dans laquelle une impureté du premier type de conductivité est implantée, et aucune impureté du se- cond type de conductivité n'est implantée, et une seconde région fictive dans laquelle une impureté du second type de conductivité est implantée et aucune impureté du premier type de conductivité n'est implantée. Dans le dispositif à semiconducteur conforme au neuvième as- pect, la région fictive comprend les première et seconde régions fictives dans lesquelles les impuretés à la fois des premier et second types de conductivité sont introduites, grâce à quoi des zones pour former des première et seconde pellicules de matière de réserve, constituant des masques à ouverture préférentielle pour les premier et second types de conductivité, peuvent être réduites en formant des ouvertures respecti- vement sur les première et seconde régions fictives. En outre, une impureté d'un seul des types de conductivité est introduite dans chacune des première et seconde régions fictives, grâce à quoi aucun inconvénient ne résulte du fait d'implanter à la fois des im- puretés des premier et second types de conductivité. Selon un dixième aspect de la présente invention, la pellicule d'isolation comprend une pellicule d'isolation ayant une épaisseur ne dé- passant pas 50 nm. Selon un onzième aspect de la présente invention, un dispositif à semiconducteur ayant une structure SOI formée par un substrat semi- conducteur, une couche isolante enterrée et une couche SOI, comprend une multiplicité de régions de formation d'élément établies dans la cou- che SOI, avec un élément déterminé formé dans chacune d'elles, une pellicule d'isolation formée dans une partie de couche supérieure de la couche SOI pour isoler les unes des autres la multiplicité de régions de formation d'élément, une région de semiconducteur du premier type de conductivité formée sous la pellicule d'isolation, sous la forme d'une par- tie de la couche SOI, formée en contact avec au moins une région de formation d'élément ayant un premier type de conductivité, parmi la mul- tiplicité de régions de formation d'élément, et une région de corps du premier type de conductivité, établie dans la couche SOI et dont le po- tentiel électrique peut être fixé de façon externe, formée en contact avec la région de semiconducteur, tandis que la pellicule d'isolation comporte au moins partiellement une région ayant une épaisseur supérieure à celle de la région restante. Selon un douzième aspect de la présente invention, un procédé de fabrication d'un dispositif à semiconducteur comprend les étapes sui- vantes: (a) on prépare un substrat SOI formé par un substrat semi- conducteur, une couche isolante enterrée et une couche SOI, (b) on forme sélectivement une pellicule d'isolation dans une partie de couche supérieure de la couche SOI, tout en formant une région de semiconduc- teur d'un premier type de conductivité dans une partie de couche infé- rieure de la pellicule d'isolation, de façon que la pellicule d'isolation sé- pare la couche SOI en une multiplicité de régions de formation d'élément, et au moins une région de formation d'élément a un premier type de conductivité et est formée en contact avec la région de semiconducteur parmi la multiplicité de régions de formation d'élément, (c) on forme sé- lectivement une région active d'un second type de conductivité sur la surface d'au moins une région de formation d'élément, et (d) on forme une région de corps du premier type de conductivité, dont le potentiel électrique peut être fixé de façon externe, dans la couche SOI, de façon qu'elle soit en contact avec la région de semiconducteur, I'étape (c) étant accomplie pour former la région active en établissant une région de blo- cage incluant la région de corps et une région partielle de la pellicule d'isolation, dans une région empêchant l'introduction d'une impureté du second type de conductivité, et en introduisant l'impureté du second type de conductivité dans la couche SOI. Le procédé de fabrication d'un dispositif à semiconducteur conforme au douzième aspect établit la région de blocage incluant la ré- gion de corps et la région partielle dans la pellicule d'isolation, dans la région empêchant l'introduction de l'impureté du second type de conduc- tivité, tout en introduisant l'impureté du second type de conductivité dans la couche SOI pour former ainsi la région active, grâce à quoi la valeur de résistance de corps, qui est la résistance de la région de semi- conducteur atteignant au moins une région de formation d'élément à par- tir de la région de corps, peut être réduite du fait qu'il est possible d'em- pêcher de façon fiable l'implantation de l'impureté du second type de conductivité dans la région de semiconducteur située sous la région de blocage. Selon un treizième aspect de la présente invention, l'étape (c) comprend une étape d'introduction d'une impureté du second type de conductivité dans la couche SOI, à travers un masque d'une première pellicule de matière de réserve formé sur la région de blocage. Le procédé de fabrication d'un dispositif à semiconducteur conforme au treizième aspect peut empêcher, par la première pellicule de matière de réserve, I'implantation de l'impureté du second type de conducti- vité dans la région de semiconducteur située sous la région de blocage. Selon un quatorzième aspect de la présente invention, au moins une région de formation d'élément comprend une région pour former un transistor, et le procédé comprend en outre: (e) une étape exécutée avant l'étape (c), pour former une électrode de grille du transistor sur au moins une région de formation d'élément de façon qu'elle s'étende sur la pellicule d'isolation, et l'étape (c) comprend une étape consistant à intro- duire une impureté du second type de conductivité dans la couche SOI à travers des masques de la première pellicule de matière de réserve et de l'électrode de grille. Le procédé de fabrication d'un dispositif à semiconducteur conforme au quatorzième aspect peut empêcher, par la première pellicule de matière de réserve et l'électrode de grille, I'implantation de l'impureté du second type de conductivité dans la région de semiconducteur située sous la région de blocage et l'électrode de grille. Selon un quinzième aspect de la présente invention, la pre- mière pellicule de matière de réserve et l'électrode de grille sont formées de manière continue sur une région atteignant au moins une région de formation d'élément à partir de la région de corps. Dans le procédé de fabrication d'un dispositif à semiconducteur conforme au quinzième aspect, la première pellicule de matière de ré- serve et l'électrode de grille sont formées de manière continue sur la ré- gion atteignant au moins une région de formation d'élément à partir de la région de corps, grâce à quoi la valeur de la résistance de corps peut être réduite encore davantage. Selon un seizième aspect de la présente invention, au moins une région de formation d'élément comprend une région pour former un transistor, et le procédé comprend en outre: (e) une étape exécutée avant l'étape (c) pour former une électrode de grille du transistor sur au moins une région de formation d'élément de façon qu'elle s'étende sur une partie de la pellicule d'isolation, et l'étape (c) comprend une étape consistant à introduire une impureté du second type de conductivité dans la couche SOI, à travers des masques d'une première pellicule de ma- tière de réserve formée sur la région de corps, et de l'électrode de grille. * Le procédé de fabrication d'un dispositif à semiconducteur conforme au seizième aspect peut empêcher, par l'électrode de grille, l'implantation de l'impureté du second type de conductivité dans la région de semiconducteur située sous l'électrode de grille. Selon un dix-septième aspect de la présente invention, I'élec- trode de grille est formée sur une région atteignant au moins une région de formation d'élément à partir de la région de corps. Dans procédé de fabrication d'un dispositif à semiconducteur conforme au dix-septième aspect, l'électrode de grille est formée sur la région atteignant au moins une région de formation d'élément à partir de la région de corps, grâce à quoi la valeur de la résistance de corps peut être réduite davantage. Selon un dix-huitième aspect de la présente invention, I'étape (c) comprend une étape d'introduction d'une impureté du second type de conductivité dans la couche SOI, à travers un masque d'une première pellicule de matière de réserve ayant une première ouverture sur la ré- gion active, et l'étape (d) comprend une étape d'introduction d'une impu- reté du premier type de conductivité dans la couche SOI à travers un masque d'une seconde pellicule de matière de réserve ayant une se- conde ouverture sur la région de corps. Le procédé de fabrication d'un dispositif à semiconducteur conforme au dix-huitième aspect accomplit les étapes (c) et (d) avec les première et seconde pellicules de matière de réserve d'un système de masque à ouvertures préférentielles, ayant les première et seconde ou- vertures dans des régions devant être soumises respectivement à l'intro- duction des impuretés des second et premier types de conductivité, grâce à quoi la valeur de la résistance de corps peut être réduite davantage, du fait qu'il est possible d'éviter l'introduction des impuretés des second et premier types de conductivité dans la région de semiconducteur, dans I'exécution des étapes (c) et (d). Selon un dix-neuvième aspect de la présente invention, la se- conde ouverture comprend une ouverture établie pratiquement seulement sur la région de corps. La seconde ouverture de la seconde pellicule de matière de ré- serve employée à l'étape (d) du procédé de fabrication d'un dispositif à semiconducteur conforme au dix-neuvième aspect, comprend l'ouverture établie pratiquement seulement sur la région de corps, grâce à quoi aucune impureté du premier type de conductivité n'est introduite dans la plupart des régions de la pellicule d'isolation dans l'exécution de l'étape (d). Selon un vingtième aspect de la présente invention, la seconde ouverture comprend une ouverture établie sur la région de corps et une partie de la pellicule d'isolation. La seconde ouverture de la seconde pellicule de matière de ré- serve employée à l'étape (d) du procédé de fabrication d'un dispositif à semiconducteur conforme au vingtième aspect comprend l'ouverture éta- blie sur la région de corps et une partie de la pellicule d'isolation, grâce à quoi la valeur de la résistance de corps peut être réduite en introdui- sant l'impureté du premier type de conductivité dans la région de semi- conducteur située sous la seconde ouverture, dans l'exécution de l'étape (d). Cet effet est suffisamment supérieur à l'inconvénient consistant en ce que l'impureté du premier type de conductivité est introduite dans la pellicule d'isolation située sous la seconde ouverture. Selon un vingt et unième aspect de la présente invention, la seconde ouverture comprend une ouverture établie sur une région attei- gnant au moins une région de formation d'élément à partir de la région de corps. Dans le procédé de fabrication d'un dispositif à semiconducteur conforme au vingt et unième aspect, I'impureté du premier type de conductivité est implantée dans la région atteignant au moins une région de formation d'élément à partir de la région de corps dans la région de semiconducteur, à partir de la seconde ouverture, grâce à quoi la valeur de la résistance de corps peut être réduite davantage. Selon un vingt-deuxième aspect de la présente invention, la première pellicule de matière de réserve comporte en outre une première ouverture fictive sur une région autre que la région de corps, la région de semiconducteur et au moins une région de formation d'élément, et la se- conde pellicule de matière de réserve comporte en outre une seconde ouverture fictive sur une région autre que la région de corps, la région de semiconducteur et au moins une région de formation d'élément. Le procédé de fabrication d'un dispositif à semiconducteur conforme au vingt-deuxième aspect peut réduire les zones pour la forma- tion des première et seconde pellicules de matière de réserve, du fait des première et seconde ouvertures fictives établies dans les première et se- conde pellicules de matière de réserve. Selon un vingt-troisième aspect de la présente invention, les première et seconde ouvertures fictives sont formées à la même position avec la même forme. Le procédé de fabrication d'un dispositif à semiconducteur conforme au vingt-troisième aspect peut appliquer en commun un motif fictif ayant la première (seconde) ouverture fictive aux première et se- conde pellicules de matière de réserve, en formant les première et se- conde ouvertures fictives à la même position et avec la même forme. Selon un vingt-quatrième aspect de la présente invention, les première et seconde ouvertures fictives sont formées sans se chevau- cher. Le procédé de fabrication d'un dispositif à semiconducteur conforme au vingt-quatrième aspect peut réduite les zones pour former les première et seconde pellicules de matière de réserve en établissant les première et seconde ouvertures fictives dans les première et seconde régions fictives. En outre, une impureté d'un seul des types de conductivité est introduite dans chacune des première et seconde régions fictives formées par l'introduction des premier et second types de conductivité à travers les première et seconde ouvertures fictives, grâce à quoi aucun inconvé- nient ne résulte de l'implantation à la fois des impuretés des premier et second types de conductivité. Un but de la présente invention est d'obtenir un dispositif à se- miconducteur ayant une structure SOI partiellement isolée, avec un po- tentiel de corps fixé, permettant de parvenir à une réduction de la résis- tance de corps, ainsi qu'un procédé de fabrication de celui-ci. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de la des- cription se réfère aux dessins annexés, dans lesquels: Les figures 1 et 2 sont des première et seconde vues montrant un dispositif à semiconducteur ayant une structure SOI partiellement isolée, avec un potentiel de corps fixé, qui est à la base de la présente invention; La figure 3 est une vue en plan montrant le dispositif à semi- conducteur ayant une structure SOl partiellement isolée, avec un poten- tiel de corps fixé, qui est à la base de la présente invention; Les figures 4 à 9 sont des coupes montrant un procédé de fa- brication de base du dispositif à semiconducteur ayant une structure SOI partiellement isolée, avec un potentiel de corps fixé; La figure 10 est une vue en plan montrant un procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure SOI partiel- lement isolée, avec un potentiel de corps fixé, conforme à un mode de réalisation 1 de la présente invention; La figure 11 est une coupe montrant une structure en coupe du dispositif à semiconducteur conforme au mode de réalisation 1, dans la formation d'une pellicule de matière de réserve de blocage; La figure 12 est une coupe montrant un dispositif à semi- conducteur ayant une structure SOI partiellement isolée, avec un poten- tiel de corps fixé, de type général; La figure 13 est un schéma explicatif montrant un phénomène d'enfoncement d'une pellicule d'oxyde partielle; La figure 14 est une coupe montrant une structure en coupe d'un dispositif à semiconducteur ayant une structure SOI partiellement isolée, avec un potentiel de corps fixé, fabriquée par un procédé classi- que; La figure 15 est une coupe montrant une structure en coupe du dispositif à semiconducteur ayant une structure SOI partiellement isolée, avec un potentiel de corps fixé, fabriquée par le procédé conforme au mode de réalisation 1; La figure 16 est une vue en plan montrant un procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure SOI partiel- lement isolée, avec un potentiel de corps fixé, conforme à un mode de réalisation 2 de la présente invention; La figure 17 est une coupe montrant une structure en coupe du dispositif à semiconducteur conforme au mode de réalisation 2, dans la formation d'une pellicule de matière de réserve de blocage; Les figures 18 et 19 sont des coupes montrant une structure en coupe du dispositif à semiconducteur ayant une structure SOI partielle- ment isolée, avec un potentiel de corps fixé, fabriquée par le procédé conforme au mode de réalisation 2; La figure 20 est une vue en plan montrant un procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure SOI partiel- lement isolée, avec un potentiel de corps fixé, conforme à un mode de réalisation 3 de la présente invention; La figure 21 est une vue en plan montrant un procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure SOI partiel- lement isolée, avec un potentiel de corps fixé, conforme à un mode de réalisation 4 de la présente invention; La figure 22 est une vue en plan montrant un procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure SOI partiel- lement isolée, avec un potentiel de corps fixé, conforme à un mode de réalisation 5 de la présente invention; La figure 23 est une vue en plan montrant un procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure SOI partiel- lement isolée, avec un potentiel de corps fixé, conforme à un mode de réalisation 6 de la présente invention; La figure 24 est une vue en plan montrant un procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure SOI partiel- lement isolée, avec un potentiel de corps fixé, conforme à un mode de réalisation 7 de la présente invention; La figure 25 est une coupe montrant une structure en coupe du dispositif à semiconducteur conforme au mode de réalisation 7 dans la formation d'une pellicule de matière de réserve d'implantation P+; La figure 26 est une coupe montrant une structure en coupe du dispositif à semiconducteur conforme au mode de réalisation 7 dans la formation d'une pellicule de matière de réserve d'implantation N+; La figure 27 est une vue en plan montrant un procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure SOI partiel- lement isolée, avec un potentiel de corps fixé, conforme à un mode de réalisation 8 de la présente invention; La figure 28 est une coupe montrant une structure en coupe du dispositif à semiconducteur conforme au mode de réalisation 8, dans la formation d'une pellicule de matière de réserve d'implantation P+; La figure 29 est une vue en plan montrant un procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure SOI partiel- lement isolée, avec un potentiel de corps fixé, conforme à un mode de réalisation 9 de la présente invention; La figure 30 est une vue en plan montrant un procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure SOI partiel- lement isolée, avec un potentiel de corps fixé, conforme à un mode de réalisation 10 de la présente invention; La figure 31 est une vue en plan montrant un procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure SOI partiel- lement isolée, avec un potentiel de corps fixé, conforme à un mode de réalisation 11 de la présente invention; La figure 32 est une vue en plan montrant un procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure SOI partiel- lement isolée, avec un potentiel de corps fixé, conforme à un mode de réalisation 12 de la présente invention; La figure 33 est une coupe destinée à illustrer un problème dans une structure SOI partiellement isolée, avec un potentiel de corps fixé, de type classique; La figure 34 est une représentation graphique montrant un profil d'impureté d'As; La figure 35 est une coupe pour illustrer un problème occasion- né par une marche d'isolation d'une pellicule d'oxyde partielle; La figure 36 est une vue en plan montrant un dispositif à semi- conducteur ayant une structure SOI partiellement isolée, avec un poten- tiel de corps fixé; La figure 37 est une coupe montrant le dispositif à semi- conducteur ayant une structure SOI partiellement isolée, avec un poten- tiel de corps fixé, de la figure 1, auquel un type différent de structure de source-drain est appliqué; et La figure 38 est une coupe montrant le dispositif à semi- conducteur ayant une structure SOI partiellement isolée, avec un poten- tiel de corps fixé, de la figure 1, auquel un autre type différent de struc- ture de source-drain est appliqué. Les figures 1 à 3 illustrent la structure d'un dispositif à semi- conducteur ayant une structure SOI partiellement isolée, avec un poten- tiel de corps fixé, qui constitue la base de la présente invention. Les figu- res 1 et 2 sont des coupes, et la figure 3 est une vue en plan. Les figures 1 et 2 sont des coupes faites respectivement selon les lignes A-A et B-B sur la figure 3. Comme représenté sur les figures 1 à 3, des pellicules d'oxyde partielles ayant des régions de caisson 11 et 12 sur leurs parties de cou- ches inférieures, isolent des régions de formation de transistor respecti- ves d'une couche SOI du dispositif à semiconducteur ayant une structure SOI formée par un substrat en silicium 1, une pellicule d'oxyde enterrée 2 et la couche SOI 3. En d'autres termes, une région de caisson de type p 11 est formée sous la pellicule d'oxyde partielle 31 isolant les uns des autres des transistors NMOS, une région de caisson de type n est formée sous la pellicule d'oxyde partielle 31 isolant les uns des autres des tran- sistors PMOS, et une région de caisson de type p 11 (côté de la région de formation de transistor NMOS) et une région de caisson de type n 12 (côté de la région de formation de transistor PMOS) sont formées sous la pellicule d'oxyde partielle 31 (pellicule d'isolation) isolant les uns des autres les transistors NMOS et les transistors PMOS. Comme représenté sur la figure 3, la région de caisson 11 est formée de façon à enfermer des régions de drain 5 et des régions de source 6 du groupe de transistors NMOS, et la région de caisson 12 est formée de façon à enfermer des régions de drain 5 et des régions de source 6 du groupe de transistors PMOS. Dans cette structure de base, la couche SOI 3 est recouverte par une pellicule d'isolation inter-couche 4. Dans cette structure de base, un transistor MOS individuel, isolé d'un autre transistor par la pellicule d'oxyde partielle 31, est formé par la région de drain 5, la région de source 6 et une région de formation de canal 7 formée dans la couche SOI 3, une pellicule d'oxyde de grille 8 formée sur la région de formation de canal 7 et une électrode de grille 9 formée sur la pellicule d'oxyde de grille 8. Une couche d'interconnexion 22 formée sur la pellicule d'isolation inter-couche 4 est connectée élec- triquement à la région de drain 5 ou la région de source 6 par l'intermé- diaire d'un contact 21 placé dans la pellicule d'isolation inter-couche 4. Bien que le contact 21 soit dessiné avec une grande taille, il est possible d'ouvrir une multiplicité de petits trous pour préparer des contacts. Comme représenté sur les figures 2 et 3, une région de corps est formée entre les régions de caisson 11 dans la couche SOI 3, de façon à être en contact avec les régions de caisson 11 adjacentes. Une couche d'interconnexion 25 formée sur la pellicule d'isolation inter- couche 4 est connectée électriquement à la région de corps 10 par l'in- termédiaire d'un contact de corps 23 placé dans la pellicule d'isolation inter-couche 4. Une couche d'interconnexion 26 formée sur la pellicule d'isolation inter-couche 4 est connectée électriquement à l'électrode de grille 9 par l'intermédiaire d'un contact de grille 24 placé dans la pellicule d'isolation inter-couche 4. Ainsi, dans le dispositif à semiconducteur ayant cette structure de base, les pellicules d'oxyde partielles 31 de régions d'isolation d'élé- ment n'atteignent pas une partie inférieure de la couche SOI 3, mais les régions de caisson 11 et 12 dans lesquelles sont introduites des impure- tés des mêmes types de conductivité que les régions de formation de ca- nal des transistors à isoler mutuellement, sont établies sous les pellicu- les d'oxyde partielles 31. De ce fait, un potentiel de substrat de chaque transistor peut être fixé de façon externe par l'intermédiaire de la couche d'intercon- nexion 25, du côté de corps 23 et de la région de corps 10 ainsi que des régions de caisson 11 ayant des concentrations élevées. Egalement du côté du transistor PMOS, le potentiel de substrat de chaque transistor respectif peut être fixé par l'intermédiaire de la région de corps 10. On va maintenant décrire les détails en se référant aux figures 1 à 3. L'épaisseur de la pellicule d'oxyde enterrée 2 est d'environ 100 à 500 nm, par exemple, et l'épaisseur de la couche SOI 3 est d'environ 30 à 200 nm. La région de formation de canal 7 est formée en introduisant environ 1017 à 1018/cm3 d'une impureté d'un premier type de conductivité (une impureté de type p pour le transistor NMOS ou une impureté de type n pour le transistor PMOS). La région de drain 5 et la région de source 6 sont formées en introduisant environ 1018 à 1021/cm3 d'une impureté d'un second type de conductivité (une impureté de type n pour le transistor NMOS ou une impureté de type p pour le transistor PMOS) en position adjacente à la région de formation de canal 7. Chaque pellicule d'oxyde partielle 31 isolant l'un de l'autre les transistors adjacents est formée tout en laissant une partie de couche inférieure de la couche SOI 3, d'environ 10 à 100 nm, par exemple, pour former la région de caisson. Les régions de caisson 11 et 12 (ayant des concentrations en impuretés de 1017 à 5 x 1018/cm3, par exemple, qui sont identiques ou supérieures à celles des régions de formation de canal; des phénomènes de perçage peuvent être évités et les performances d'isolation sont amé- liorées lorsque les concentrations sont augmentées) ayant les mêmes types de conductivité que les régions de formation de canal, sont formées dans les parties inférieures des pellicules d'oxyde partielles 31, pour isoler mutuellement les pellicules d'oxyde. Comme représenté sur la figure 2, une impureté ayant une concentration élevée de 1018 à 1021/cm3, ayant le même type de conduc- tivité que les régions de caisson 11 adjacentes, est introduite dans la ré- gion de corps 10. Bien que la figure 1 montre une structure dans laquelle la ré- gion de drain 5 et la région de source 6 n'atteignent pas la pellicule d'oxyde enterrée 2, il est préférable d'employer une structure représentée sur la figure 37, dans laquelle la région de drain 5 et la région de source 6 atteignent la pellicule d'oxyde enterrée 2, ou une structure représentée sur la figure 38 dans laquelle une couche de déplétion 55 s'étendant à partir de la région de drain 5 et de la région de source 6 atteint la pelli- cule d'oxyde enterrée 2. Les figures 4 à 9 sont des coupes montrant un procédé de fa- brication de base du dispositif à semiconducteur ayant une structure SOI partiellement isolée, avec un potentiel de corps fixé. Premièrement, on forme à titre de matériau de départ un subs- trat SOI constitué du substrat en silicium 1, de la pellicule d'oxyde enter- rée 2 et de la couche SOI 3, par un procédé de séparation par oxygène implanté (ou SIMOX), consistant à former la pellicule d'oxyde enterrée 2 par implantation ionique d'oxygène, ou un procédé semblable, comme représenté sur la figure 4. De façon générale, l'épaisseur de la couche SOI 3 est de 50 à 200 nm, et l'épaisseur de la pellicule d'oxyde enterrée 2 est de 100 à 400 nm. Comme représenté sur la figure 5, on dépose successivement sur le substrat SOI une pellicule d'oxyde 141 d'environ 30 nm d'épaisseur et une pellicule de nitrure 142 d'environ 200 nm d'épaisseur, pour dessi- ner ensuite des régions d'isolation à travers un masque consistant en une pellicule de matière de réserve 142 dans laquelle on a défini un motif, et pour attaquer la pellicule multicouche triple constituée de la pellicule de nitrure 142, la pellicule d'oxyde 141 et la couche SOI 3, pour laisser la partie de couche inférieure de la couche SOI 3, pour former ainsi une multiplicité de tranchées partielles 144. Ensuite, on dépose une pellicule d'oxyde d'environ 500 nm, de façon qu'une structure formée avec les pellicules d'oxyde partielles 31 et la couche SOI 3 (les régions de caisson 11 et 12) se trouvant sous cel- les-ci, puisse être obtenue en polissant la pellicule de nitrure 142 jusqu'à une partie intermédiaire, par un traitement de polissage chimio- mécanique (ou CMP), par un procédé similaire à celui utilisé dans l'isolation par tranchée générale, et en enlevant ensuite la pellicule de nitrure 142 et la pellicule d'oxyde 141, comme représenté sur la figure 6. Ensuite, on utilise un procédé de formation de transistors CMOS existant, consistant à implanter sélectivement des impuretés ou autres, pour convertir des régions de formation NMOS et des régions de formation PMOS de la couche SOI 3, respectivement en régions de types N etP. Ensuite, on forme sélectivement les pellicules d'oxyde de grille 8 et les électrodes de grille 9 sur les régions respectives obtenues en isolant les régions NMOS et PMOS par les pellicules d'oxyde partielles 31, pour les transistors MOS individuels, comme représenté sur la figure 7. On forme ensuite une pellicule de matière de réserve 15 sur une région pour la formation d'une région de source/drain du côté d'une région de formation de transistor PMOS, et une région pour la formation d'une région de corps du côté d'un transistor NMOS, pour masquer ces régions, et on implante ainsi simultanément des ions d'une impureté de type N, 17, formant la région de drain 5 et la région de source 6 sur la région NMOS et la région de corps (non représentée) dans la région PMOS, comme représenté sur la figure 8. Comme représenté sure la figure 9, on enlève la pellicule de matière de réserve 15 et on forme ensuite une autre pellicule de matière de réserve 16 sur la région de drain 5 et la région de source 6 du côté du transistor NMOS et sur la région de corps (non représentée) du côté du transistor PMOS, pour masquer ces régions, et on implante ainsi simulta- nément des ions d'une impureté de type P 18 formant la région de drain 5 et la région de source 6, respectivement dans la région PMOS et la ré- gion de corps (non représentée) sur la région NMOS. Les exposés complets de la Référence 1, de la Référence 2 et de la Référence 3 sont incorporés ici par référence. La figure 10 est une vue en plan montrant un procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure SOl partiel- lement isolée, avec un potentiel de corps fixé, conforme à un mode de réalisation 1 de la présente invention. Comme représenté sur la figure 10, une région de blocage P+ 39 est formée avec la taille minimale nécessaire pour recouvrir de façon fiable des régions (prévues) pour la formation d'une région de drain 5 et d'une région de source 6, de façon similaire à l'art antérieur, tandis qu'une région de blocage N+ 41 recouvre de façon fiable une région (pré- vue) pour former une région de corps 10, et comporte une région d'exten- sion dans la direction de la grille, 41a, obtenue en étendant une région partielle sur un prolongement d'une électrode de grille 9, dans une direc- tion longitudinale (direction de la largeur de la grille), en direction d'une région de contact de grille 9c. La région de blocage P+ 39 indique une région de formation de pellicule de matière de réserve dans l'implantation des ions d'impureté de type P 18 représentée sur la figure 9, et la région de blocage N+ 41 indi- que une région de formation de pellicule de matière de réserve dans l'im- plantation des ions d'impureté de type N 17 représentée sur la figure 8. La figure 11 est une coupe selon la ligne C-C sur la figure 10, montrant une structure en coupe dans la formation d'une pellicule de ma- tière de réserve de blocage conformément au mode de réalisation 1. Comme représenté sur la figure 11, une pellicule de matière de réserve de blocage N+ 51 est formée sur la région de blocage N+ 41 s'étendant vers l'électrode de grille 9, au-delà de la région de blocage N+ de l'art antérieur. De façon similaire, une pellicule de matière de ré- serve de blocage P+ 59 est formée sur la région de blocage P+ 39. Bien que, par commodité, la figure 11 illustre à la fois la pelli- cule de matière de réserve de blocage N+ 51 et la pellicule de matière de réserve de blocage P+ 59, la pellicule de matière de réserve de blocage N+ 51 et la pellicule de matière de réserve de blocage P+ 59 ne sont pas simultanément présentes en pratique, mais la pellicule de matière de ré- serve de blocage N+ 51 est formée à l'étape représentée sur la figue 8, et la pellicule de matière de réserve de blocage P+ 59 est formée à l'étape représentée sur la figure 9 dans le procédé de fabrication représenté sur les figures 7 à 9. Comme représenté sur la figure 11, une région de formation de ré- sistance élevée, qui est une région de caisson 11 dans laquelle à la fois des impuretés de type N et de type P peuvent être implantées sur le prolonge- ment longitudinal de l'électrode de grille 9, peut être rétrécie à une région de formation de résistance élevée A2, à partir d'une région de formation de résistance élevée A1 classique, grâce à la région d'extension dans la di- rection de la grille 41a, de la région de blocage N+ 41. Par conséquent, aucune impureté de type N n'est implantée dans la région de caisson 11 située sous la région d'extension dans la direction de la grille, 41a. En d'autres termes, la région de caisson 11 située sous la région d'extension dans la direction de la grille, 41a, est une région d'impureté de type P dans laquelle aucune impureté de type N n'est mélangée, grâce à quoi la valeur de la résistance de corps peut être réduite et la dispersion peut être atténuée. Par conséquent, il est possi- ble d'obtenir un dispositif à semiconducteur pouvant être maîtrisé de fa- çon précise, ayant une structure SOI partiellement isolée, avec un poten- tiel de corps fixé, sans augmenter la valeur de la résistance de corps. De plus, le nombre d'étapes de fabrication n'est pas augmenté au-delà de celui de l'art antérieur, en accomplissant le procédé de fabri- cation conforme au mode de réalisation 1 dans lequel la région de blo- cage N+ 40 classique est remplacée par la région de blocage N+ 41. La figure 12 est une coupe montrant un dispositif à semi- conducteur ayant une structure SOI partiellement isolée, avec un poten- * tiel de corps fixé, de type général. Comme représenté sur la figure 12, on suppose qu'une pellicule d'oxyde partielle 31 est enfoncée de 50 nm par une attaque de formation de tranchée, lorsque l'épaisseur d'une couche SOI 3 est de 100 nm, pour former la pellicule d'oxyde partielle 31 devant comporter une marche d'isolation faisant saillie sur 30 nm à partir de la surface de la couche SOI 3. En se référant à la figure 12, on note que des parois latérales 13 sont formées sur les surfaces latérales d'une électrode de grille 9. La marche d'isolation fluctue d'environ + 30 nm du fait de la dispersion dans le traitement de polissage chimio-mécanique (l'étape de la figure 6). Par conséquent, l'épaisseur de la pellicule d'oxyde partielle 31 change dans la plage de 80 + 30 nm, c'est-à-dire 50 à 110 nm, pour atteindre 50 nm au pire, ce qui fait qu'une impureté de type N est désa- vantageusement implantée dans la pellicule d'oxyde partielle 31, ce qui réduit la résistance de corps. Cependant, conformément au procédé de fabrication du mode de réalisation 1, dans ce cas également, aucune im- pureté de type N n'est implantée dans la région de caisson 11 située sous la région d'extension en direction de la grille, 41a, et par consé- quent on peut éviter l'inconvénient précité. La figure 13 est un schéma explicatif montrant un phénomène d'enfoncement de la pellicule d'oxyde partielle 31. De façon générale, une région de la pellicule d'oxyde partielle 31 dans laquelle à la fois des impuretés de type N et de type P sont implantées est décapée avant la région restante dans une attaque par voie humide, et par conséquent l'épaisseur de cette région est réduite par un phénomène d'enfoncement, comme représenté sur la figure 13. En se référant à la figure 13, on note qu'une pellicule d'oxyde 4a et une pellicule de nitrure de silicium 4b for- ment une pellicule d'isolation inter-couche 4, et une pellicule de nitrure de silicium 13b forme la paroi latérale 13. Un exemple d'attaque par voie humide consiste en un traite- ment avec de l'acide fluorhydrique (HF) dilué ou un nettoyage avec un mélange d'ammoniac et de peroxyde d'hydrogène (ou APM pour "ammonia- hydrogen peroxide mixture"), employant une solution en mélange d'ammoniac (NH4OH), de peroxyde d'hydrogène (H202) et d'eau pure (H20), et le traitement par l'acide fluorhydrique (HF) dilué est accompli pour enlever une pellicule d'oxyde du type TEOS formant la paroi latérale 13 ou au- tres, par exemple. Par conséquent, l'épaisseur effective de la région de caisson 11 est réduite à cause de l'extension 37 d'une couche de déplétion, et de ce fait la résistance de corps est désavantageusement augmentée. Il en ré- sulte que le phénomène d'enfoncement est de préférence réduit au mini- mum. La figure 14 est une coupe montrant une structure en coupe du dispositif à semiconducteur ayant une structure SOl partiellement isolée, avec un potentiel de corps fixé, qui est fabriqué par le procédé classique. La coupe représentée sur la figure 14 est faite selon la ligne C-C sur la figure 36. Comme représenté sur la figure 14, chaque paroi latérale 13 est formée par une pellicule d'oxyde de type TEOS, 13a, et par une pellicule de nitrure de silicium 13b, et la pellicule d'isolation inter-couche 4 est formée par une pellicule d'oxyde 4a, une pellicule de nitrure de silicium 4b et une pellicule d'oxyde 4c. Comme représenté sur la figure 14, seule la région de blocage N+ 40 est masquée contre l'implantation d'une impureté de type N, et par conséquent l'impureté de type N est désavantageusement implantée dans la plupart des parties des pellicules d'oxyde partielles 31, ce qui occa- sionne le phénomène d'enfoncement précité dans des régions A5 à A7. La figure 15 est une coupe montrant une structure en coupe du dispositif à semiconducteur ayant une structure SOI partiellement isolée, avec un potentiel de corps fixé, qui est fabriqué par le procédé conforme au mode de réalisation 1. La coupe représentée sur la figure 15 est faite selon la ligne C-C sur la figure 10. Comme représenté sur la figure 15, la région de blocage N+ 41, plus large que la région de blocage N+ 40, d'une quantité correspondant à la région d'extension en direction de la grille, 41a, est masquée contre l'implantation d'une impureté de type N, ce qui donne le phénomène d'enfoncement précité dans les régions A5 et A7, de façon similaire à l'art antérieur. Cependant, on peut éviter le phénomène d'enfoncement dans une région A6, qui est masquée par la région d'extension en direc- tion de la grille, 41a, contre l'implantation de l'impureté N. En d'autres termes, la pellicule d'oxyde partielle 31 située sous la pellicule de ma- tière de réserve de blocage N+ 51 est une région dépourvue d'impureté de type N, ne contenant pas d'impureté de type N, et par conséquent au- cun phénomène d'enfoncement ne se produit dans la région A6. Le procédé de fabrication conforme au mode de réalisation 1, qui peut réduire le phénomène d'enfoncement davantage que l'art anté- rieur, peut donc réduire la valeur de la résistance de corps. Bien que la figure 10 montre la région de blocage P+ 39 et la région de blocage N+ 41 dans la région NMOS, on peut atteindre un effet équivalent en formant une région de blocage P+ qui équivaut à la région de blocage N+ 41 sur la (région prévue pour former la) région de corps, et en formant une région de blocage N+ qui équivaut à la région de blo- cage P+ 39 sur la (région prévue pour former la) région de source/drain dans la région PMOS. La figure 16 est une vue en plan montrant un procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure SOI partiel- lement isolée, avec un potentiel de corps fixé, conforme à un mode de réalisation 2 de la présente invention. Comme représenté sur la figure 16, une région de blocage N+ 42 recouvre de façon fiable une région (prévue) pour former une région de corps 10, et elle a une région d'extension en direction de la grille, 42a, obtenue en étendant une région partielle sur un prolongement lon- gitudinal d'une électrode de grille 9, en direction d'une région de contact de grille 9c, pour chevaucher partiellement la région de contact de grille 9c. Une région de blocage P+ 39 indique une région de formation de pellicule de matière de réserve dans l'implantation des ions d'impureté de type P 18 représentée sur la figure 9, et la région de blocage N+ 42 indique une région de formation de pellicule de matière de réserve dans l'implantation des ions d'impureté de type N 17 représentée sur la figure 8. La structure restante du mode de réalisation 2 est similaire à celle du mode de réalisation 1 représenté sur la figure 10. La figure 17 est une coupe selon la ligne C-C sur la figure 16, montrant une structure en coupe dans la formation de la matière de ré- serve de blocage conformément au mode de réalisation 2. Comme représenté sur la figure 17, une pellicule de matière de réserve de blocage N+ 52 est formée sur la région de blocage N+ 42 en chevauchement avec l'électrode de grille 9 sur une région A3. Une pelli- cule de matière de réserve de blocage P+ 59 est formée sur la région de blocage P+ 39. Dans une région de caisson 11, un chemin de résistance de corps 36 sur un prolongement longitudinal de l'électrode de grille 9 n'a pratiquement pas de région de formation à résistance élevée dans laquelle à la fois des impuretés de type N et des impuretés de type P peuvent être implantées, comme représenté sur la figure 17. En d'autres termes, la région de caisson 11 atteignant la région de formation de canal 7, for- mant une région de formation de transistor à partir de la région de corps , définit une région d'impureté de type P qui n'est mélangée avec au- cune impureté de type N. L'électrode de grille 9 ayant généralement une épaisseur d'en- viron 200 nm peut bloquer de façon fiable l'implantation d'une impureté telle que As implanté à 50 keV ou P implanté à 40 keV. Par conséquent, l'implantation de l'impureté de type N dans la région de caisson 11 située sur le prolongement longitudinal de l'électrode de grille 9, est bloquée de façon fiable par la pellicule de matière de réserve de blocage N+ 52 et l'électrode de grille 9. Par conséquent, aucune impureté de type N n'est implantée dans la région de caisson 11 située sur le prolongement longitudinal de l'électrode de grille 9, grâce à quoi il est possible d'atteindre la valeur de résistance du corps, et il est possible de réduire la dispersion. En outre, conformément au mode de réalisation 2, le chemin de résistance de corps 36 n'a pas de région de formation à résistance élevée, grâce à quoi on peut atteindre l'effet de réduction de la résistance de corps davantage que dans le mode de réalisation 1. Il en résulte qu'il est possible d'obtenir un dispositif à semi- conducteur ayant une structure SOl partiellement isolée, avec un poten- tiel de corps fixé, qui peut être maîtrisé de façon précise, sans augmen- ter la valeur de la résistance de corps. De plus, la région de blocage N+ 42 est changée par rapport à la région de blocage N+ classique, pour mettre en oeuvre le procédé de fabrication conforme au mode de réalisation 2, grâce à quoi le nombre d'éta- pes de fabrication n'est pas augmenté au-delà de celui de l'art antérieur. La figure 18 est une coupe montrant une structure en coupe du dispositif à semiconducteur ayant une structure SOl partiellement isolée, avec un potentiel de corps fixé, qui est fabriqué par le procédé conforme au mode de réalisation 2. La coupe représentée sur la figure 18 est faite selon la ligne C-C sur la figure 16. Comme représenté sur la figure 18, la région de blocage N+ 42, plus large que la région de blocage N+ 40, d'une quantité égale à la ré- gion d'extension en direction de la grille, 42a, et la région située sous l'électrode de grille 9, sont masquées contre l'implantation de l'impureté de type N, et par conséquent un phénomène d'enfoncement se produit dans une région A5. Cependant, les régions A6 et A7 sont masquées contre l'implantation de l'impureté de type N, à cause de la région d'ex- tension dans la direction de la grille, 42a, grâce à quoi le phénomène d'enfoncement peut être évité. En d'autres termes, la région d'une pelli- cule d'oxyde partielle 31 atteignant une région de formation de canal 7 à partir d'une région de corps 10 située sous la pellicule de matière de ré- serve de blocage N+ 52 et l'électrode de grille 9, définit une région dé- pourvue d'impureté de type N, grâce à quoi aucun phénomène d'enfon- cement ne se produit dans les régions A6 et A7. Le procédé de fabrication conforme au mode de réalisation 2, qui peut atténuer le phénomène d'enfoncement davantage que le mode de réalisation 1, peut donc réduire davantage la valeur de la résistance de corps. La figure 19 est une coupe montrant une structure en coupe du dispositif à semiconducteur ayant la structure SOI partiellement isolée, avec le potentiel de corps fixé, qui est fabriqué par le procédé conforme au mode de réalisation 2. La coupe représentée sur la figure 19 est faite selon la ligne D-D sur la figure 16. Comme représenté sur la figure 19, un phénomène d'enfonce- ment se produit dans une région A4 de la pellicule d'oxyde partielle 31 qui n'est pas masquée avec l'électrode de grille 9 et les parois latérales 13 (13a et 13b). Bien que la figure 16 montre la région de blocage P+ 39 et la région de blocage N+ 42 dans une région NMOS, on peut atteindre un effet similaire en formant des régions de blocage équivalentes dans une région PMOS, de façon similaire au mode de réalisation 1. La figure 20 est une vue en plan montrant un procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure SOI partiel- lement isolée, avec un potentiel de corps fixé, conforme à un mode de réalisation 3 de la présente invention. Comme représenté sur la figure 20, une région de blocage N+ 43 est établie de manière à recouvrir de façon fiable une région (prévue) pour former une région de corps 10 et à étendre l'ensemble de la zone proche d'une électrode de grille 9 vers une région de contact de grille 9c, pour chevaucher partiellement la région de contact de grille 9c. Une région de blocage P+ 39 indique une région de formation de pellicule de matière de réserve dans l'implantation des ions d'impureté de type P 18 qui est représentée sur la figure 9, et la région de blocage N+ 43 indique une région de formation de pellicule de matière de réserve dans l'implantation des ions d'impureté de type N 17, représentée sur la figure 8. La structure restante du mode de réalisation 3 est similaire à celle du mode de réalisation 2 représenté sur la figure 16. Dans le procédé de fabrication conforme au mode de réalisation 3, aucune impureté de type N n'est implantée dans un chemin de résis- tance de corps dans une région de caisson 11, de façon similaire au mode de réalisation 2, grâce à quoi la valeur de résistance de corps peut être réduite et la dispersion peut être atténuée, pour atteindre un effet plus fiable que dans le mode de réalisation 1, en ce qui concerne la ré- duction de la résistance de corps. Par conséquent, un dispositif à semiconducteur ayant une struc- ture SOI partiellement isolée, avec un potentiel de corps fixé, pouvant être maîtrisé de façon précise, peut être obtenu sans augmenter la valeur de la résistance de corps. De plus, la région de blocage N+ 43 est changée par rapport à la région de blocage N+ classique, pour mettre en oeuvre le procédé de fabrication conforme au mode de réalisation 3, ce qui fait que le nombre d'étapes de fabrication n'est pas augmenté au-delà de celui de l'art antérieur. En outre, le procédé de fabrication conforme au mode de réali- sation 3, qui peut atténuer un phénomène d'enfoncement davantage que le mode de réalisation 1, pour une raison similaire à celle du mode de réalisation 2, peut réduire encore davantage la valeur de la résistance de corps. Bien que la figure 20 montre la région de blocage P+ 39 et la région de blocage N+ 43 dans une région NMOS, on peut atteindre un effet similaire en formant des régions de blocage équivalentes dans une région PMOS, de façon similaire aux modes de réalisation 1 et 2. La figure 21 est une vue en plan montrant un procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure partiellement isolée, avec un potentiel de corps fixé, conforme à un mode de réalisa- tion 4 de la présente invention. Comme représenté sur la figure 21, une région de blocage N+ 44 est établie de façon à recouvrir de manière fiable une région (prévue) pour former une région de corps 10, et à étendre l'ensemble de la zone proche d'une électrode de grille vers une région de prolongement de grille 9d, pour chevaucher partiellement la région de prolongement de grille 9d. Une région de caisson P+ 39 indique une région de formation de pellicule de matière de réserve dans l'implantation des ions d'impureté de type P 18 représentée sur la figure 9, et la région de blocage N+ 44 indi- que une région de formation de pellicule de matière de réserve dans l'im- plantation des ions d'impureté de type N 17, représentée sur la figure 8. La structure restante du mode de réalisation 4 est similaire à celle du mode de réalisation 2 représenté sur la figure 16. Dans le procédé de fabrication conforme au mode de réalisation 4, aucune impureté de type N n'est implantée dans un chemin de résis- tance de corps dans une région de caisson 11, de façon similaire aux modes de réalisation 2 et 3, grâce à quoi la valeur de la résistance de corps peut être réduite et la dispersion peut être atténuée, pour atteindre un effet plus fiable que dans le mode de réalisation 1 en ce qui concerne la réduction de la résistance de corps. Par conséquent, un dispositif à semiconducteur ayant une structure SOI partiellement isolée, avec un potentiel de corps fixé, pou- vant être maîtrisé de façon précise, peut être obtenu sans augmenter la valeur de la résistance de corps. De plus, la région de caisson N+ 44 est changée par rapport à la région de caisson N+ classique, pour mettre en oeuvre le procédé de fabrication conforme au mode de réalisation 4, ce qui fait que le nombre d'étapes de fabrication n'est pas augmenté au-delà de celui de l'art antérieur. En outre, le procédé de fabrication conforme au mode de réali- sation 4, qui peut atténuer un phénomène d'enfoncement davantage que le mode de réalisation 1, pour une raison similaire à celle du mode de réali- sation 2, peut réduire encore davantage la valeur de la résistance de corps. Bien que la figure 21 montre la région de caisson P+ 39 et la région de caisson N+ 44 dans une région NMOS, on peut atteindre un ef- fet similaire en formant des régions de blocage équivalentes dans une région PMOS, de façon similaire aux modes de réalisation 1 à 3. La figure 22 est une vue en plan montrant un procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure SOI partiel- lement isolée, avec un potentiel de corps fixé, conforme à un mode de réalisation 5 de la présente invention. Comme représenté sur la figure 22, une partie d'interconnexion de grille 14 ayant des fonctions d'une électrode de grille et d'une connexion de grille, est incorporée conformément au mode de réalisation 5 à la place de l'électrode de grille 9 employée dans chacun des modes de réalisation 1 à 4. La partie d'interconnexion de grille 14 s'étend à par- tir d'une région de formation de canal 7 (non représentée) entre une ré- gion de drain 5 et une région de source 6, vers une région de corps 10, de façon à être coudée dans une partie intermédiaire. Une région de blocage N+ 45 est formée de façon à recouvrir de manière fiable une région (prévue) pour former une région de corps 10, et à étendre l'ensemble de la région proche d'une région de blocage P+ 39 vers la partie d'interconnexion de grille 14, pour chevaucher partiellement la partie d'interconnexion de grille 14. La région de blocage P+ 39 indique une région de formation de pellicule de matière de réserve dans l'implantation d'ions d'impureté de type P 18 représentée sur la figure 9, et la région de blocage N+ 44 indi- que une région de formation de pellicule de matière de réserve dans l'im- plantation des ions d'impureté de type N 17 représentée sur la figure 8. La structure restante du mode de réalisation 5 est similaire à celle du mode de réalisation 2 représenté sur la figure 16. Dans le procédé de fabrication conforme au mode de réalisation , aucune impureté de type N n'est implantée dans un chemin de résis- tance de corps dans une région de caisson 11, de façon similaire aux modes de réalisation 2 à 4, grâce à quoi la valeur de la résistance de corps peut être réduite et la dispersion peut être atténuée, pour atteindre un effet plus fiable que dans le mode de réalisation 1, en ce qui concerne la réduction de la résistance de corps. Par conséquent, un dispositif à semiconducteur ayant une structure SOI partiellement isolée, avec un potentiel de corps fixé, pou- vant être maîtrisé de façon précise, peut être obtenu sans augmenter la valeur de la résistance de corps. De plus, la région de blocage N+ 45 est changée par rapport à la région de blocage N+ classique pour mettre en oeuvre le procédé de fabrication conforme au mode de réalisation 5, de façon que le nombre d'étapes de fabrication ne soit pas augmenté au-delà de celui de l'art antérieur. En outre, le procédé de fabrication conforme au mode de réali- sation 5, qui peut atténuer un phénomène d'enfoncement davantage que le mode de réalisation 1, pour une raison similaire à celle du mode de réalisation 2, peut réduire encore davantage la valeur de la résistance de corps. Bien que la figure 22 montre la région de blocage P+ 39 et la région de blocage N+ 45 dans une région NMOS, on peut atteindre un effet similaire en formant des régions de blocage équivalentes dans une région PMOS, de façon similaire aux modes de réalisation 1 à 4. La figure 23 est une vue en plan montrant un procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure SOI partiel- lement isolée, avec un potentiel de corps fixé, conforme à un mode de réalisation 6 de la présente invention. Comme représenté sur la figure 23, une région de blocage N+ est formée avec la taille minimale nécessaire pour former une région (prévue) pour former une région de corps 10. D'autre part, une électrode de grille 9 a une région de prolon- gement de grille 9e qui s'étend notablement vers la région de corps 10. La structure restante du mode de réalisation 6 est similaire à celle du mode de réalisation 1 représenté sur la figure 10. Dans le procédé de fabrication conforme au mode de réalisation 6, aucune impureté de type N n'est implantée dans une région de caisson 11 placée sous la région de prolongement de grille 9e, de façon similaire au mode de réalisation 1, grâce à quoi la valeur de la résistance de corps peut être réduite et la dispersion peut être atténuée, pour atteindre l'effet de réduction de la résistance de corps, de façon similaire au mode de réalisation 1. Par conséquent, un dispositif à semiconducteur ayant une structure SOI partiellement isolée, avec un potentiel de corps fixé, pou- vant être maîtrisé de façon précise, peut être obtenu sans augmenter la valeur de la résistance de corps. De plus, la région de blocage N+ 40 est changée par rapport à la région de blocage N+ classique, et par conséquent le nombre d'étapes n'est pas augmenté au-delà de celui de l'art antérieur, en mettant en oeuvre le procédé de fabrication concerne au mode de réalisation 6. En outre, dans le mode de réalisation conforme au mode de ré- alisation 6, une pellicule d'oxyde partielle 31 placée sous la région de prolongement de grille 9e définit une région dépourvue d'impureté, de façon qu'un phénomène d'enfoncement puisse être atténué, de façon si- milaire au mode de réalisation 1, grâce à quoi la valeur de la résistance de corps peut être réduite encore davantage. Une autre région de prolongement de grille 9f est formée de façon à chevaucher partiellement la région de blocage N+ 40, comme re- présenté par des lignes en pointillés sur la figure 23, de façon qu'aucune impureté de type N ne soit implantée dans un chemin de résistance de corps dans la région de caisson 11, de façon similaire aux modes de ré- alisation 2 à 4, grâce à quoi l'effet de réduction de la résistance de corps peut être atteint davantage que dans le mode de réalisation 1. Bien que la figure 23 montre les régions de prolongement de grille 9e et 9f dans une région NMOS, on peut atteindre un effet équiva- lent en formant une électrode de grille ayant des régions de prolonge- ment de grille équivalentes sur une région PMOS. L'épaisseur de la pellicule d'oxyde partielle 31 située sous les régions de prolongement de grille 9e et 9f n'est pas réduite par une atta- que par voie humide effectuée après la formation de l'électrode de grille 9, à cause de la présence des régions de prolongement de grille 9e et 9f, grâce à quoi il est possible de réduire le degré de fluctuation de la ré- sistance de corps résultant de l'influence exercée par une tension de grille sur une région de caisson formant un chemin de résistance de corps 36. Chacun des modes de réalisation 1 à 6 utilise un masque à écran préférentiel, consistant en une pellicule de matière de réserve for- mée sur une région de blocage incluant principalement une région de source/drain et une région de corps, afin d'empêcher l'implantation d'im- puretés. Le masque à écran préférentiel est utilisé de façon générale principalement dans le but de réduire au minimum l'aire de formation d'une pellicule de matière de réserve, et d'empêcher l'endommagement électrostatique d'une pellicule d'oxyde de grille, etc., dans l'implantation d'ions d'impuretés. Des procédés de conception du masque à écran préférentiel sont classés en procédés ( et Q) suivants. (D La région pour empêcher l'implantation d'impuretés est conçue par conception assistée par ordinateur (CAO) ou une technique semblable, pour exposer une pellicule de matière de réserve positive avec un masque (masque normal) employant cette région à titre de partie d'écran sur le masque, telle quelle. (2 La région pour empêcher l'implantation d'impuretés est conçue par CAO ou une technique semblable, pour exposer une pellicule de matière de réserve négative avec un masque (anti-masque) employant une région autre que cette région à titre de partie d'écran. Cependant, la technique d'implantation ionique a été récem- ment améliorée au point que l'endommagement statique mentionné ci- dessus se produit difficilement, à cause d'un traitement tel que l'applica- tion d'une pluie d'électrons, pour compenser un phénomène d'accumula- tion de charge dans l'implantation ionique. Ainsi, un procédé de fabrication conforme à un mode de réali- sation 7 de la présente invention utilise un masque à ouverture préféren- tielle, comportant une ouverture principalement dans une région devant être soumise à l'implantation d'impuretés, bien que l'aire d'une pellicule de matière de réserve soit augmentée. Des procédés de conception du masque à ouverture préféren- tielle sont classés en procédés) et () suivants. ) Une région devant être soumise à l'implantation d'impuretés est conçue par CAO ou une technique semblable, et ensuite un anti- masque est préparé pour exposer une pellicule de matière de réserve positive. O) La région devant être soumise à l'implantation d'impuretés est conçue par CAO ou une technique semblable, et ensuite un masque normal est préparé pour exposer une pellicule de matière de réserve né- gative. La figure 24 est une vue en plan montrant le procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure SOI partiel- * lement isolée, avec un potentiel de corps fixé, conforme au mode de ré- alisation 7 de la présente invention. Comme représenté sur la figure 24, une région d'implantation N+ 60 est formée sur la région minimale nécessaire pour implanter une impureté de type N dans des régions de source/drain 5 et 6, et une ré- gion d'implantation P+ 46 est formée sur la région minimale nécessaire pour implanter une impureté de type P dans une région de corps 10. La région d'implantation P+ 46 indique une région d'ouverture de pellicule de matière de réserve dans l'implantation des ions d'impureté de type P 18 représentée sur la figue 9, et la région d'implantation N+ 60 indique une région d'ouverture de pellicule de matière de réserve dans l'implantation des ions d'impureté de type N 17 représentée sur la figure 8. La figure 25est une coupe selon la ligne E-E sur la figure 24, montrant une structure en coupe dans la formation d'une pellicule de ma- tière de réserve d'implantation P+ 61, conformément au mode de réalisa- tion 7. Comme représenté sur la figure 25, la pellicule de matière de réserve d'implantation P+ 61 est formée de façon à ouvrir seulement la région d'implantation P+ 46. La figure 26 est une coupe selon la ligne E-E sur la figure 24, montrant une structure en coupe dans la formation d'une pellicule de ma- tière de réserve d'implantation N+ 62, conformément au mode de réalisa- tion 7. Comme représenté sur la figure 26, la pellicule de matière de réserve d'implantation N+ 62 est formée de façon à ouvrir seulement la région d'implantation N+ 60. La pellicule de matière de réserve d'implantation P+ 61 est for- mée à l'étape représentée sur la figure 9, et la pellicule de matière de réserve d'implantation N+ 62 est formée à l'étape représentée sur la figure 8. Comme représenté sur les figures 25 et 26, la majeure partie d'une région de caisson 11 masquée avec la pellicule de matière de ré- serve d'implantation P+ 61 et la pellicule de matière de réserve d'im- plantation N+ 61 n'est pas soumise à l'implantation d'impuretés de types P et N, grâce à quoi la valeur de la résistance de corps peut être réduite et la dispersion peut être atténuée. Par conséquent, un dispositif à semi- conducteur ayant une structure SOI partiellement isolée, avec un poten- tiel de corps fixé, pouvant être maîtrisé de façon précise, peut être obte- nu sans augmenter la valeur de la résistance de corps. De plus, le masque à écran préférentiel est remplacé par le masque à ouverture préférentielle dans la mise en oeuvre du procédé de fabrication conforme au mode de réalisation 7, grâce à quoi le nombre d'étapes de fabrication n'est pas augmenté au-delà de celui de l'art antérieur. En outre, la majeure partie (correspondant à une région A12) d'une pellicule d'oxyde partielle 31 n'est pas soumise à l'implantation d'impuretés de types N et P, grâce à quoi un phénomène d'enfoncement se produit difficilement dans la pellicule d'oxyde partielle 31. Le procédé de fabrication conforme au mode de réalisation 7 peut donc atténuer davantage le phénomène d'enfoncement et réduire davantage la valeur de la résistance de corps. La figure 27 est une vue en plan montrant un procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure SOI partiel- lement isolée, avec un potentiel de corps fixé, conforme à un mode de réalisation 8 de la présente invention. Comme représenté sur la figure 27, une région partielle située sous un prolongement longitudinal d'une électrode de grille 9 est étendue vers une région de contact de grille 9c pour former une région d'implan- tation P+ 47, en plus de la région minimale nécessaire pour implanter une impureté de type P dans une région de corps 10. La région d'implantation P+ 47 indique une région d'ouverture de pellicule de matière de réserve dans l'implantation des ions d'impureté de type P 18 représentée sur la figure 9, et une région d'implantation N+ indique une région d'ouverture de pellicule de matière de réserve dans l'implantation des ions d'impureté de type N 17 représentée sur la figure 8. La figure 28 est une coupe selon la ligne E-E sur la figure 27, montrant une structure en coupe dans la formation d'une pellicule de ma- tière de réserve d'implantation P+ 63. Comme représenté sur la figure 28, la pellicule de matière de réserve d'implantation P+ 63 est formée de façon à ouvrir seulement la région d'implantation P+ 47. La pellicule de matière de réserve d'implan- tation P+ 63 est formée à l'étape représentée sur la figure 9. Une struc- ture en coupe dans la formation d'une pellicule de matière de réserve d'implantation N+ 62 est similaire à celle du mode de réalisation 7 repré- senté sur la figure 26. Comme représenté sur la figure 28, la majeure partie d'une ré- gion de caisson 11 masquée avec la pellicule de matière de réserve d'im- plantation P+ 63 n'est pas soumise à l'implantation d'une impureté de type N, grâce à quoi la valeur de la résistance de corps peut être réduite et la dispersion peut être atténuée. En outre, comme représenté sur la figure 28, la concentration en impureté de type P de la région de caisson 11 peut être améliorée pour réduire positivement la valeur de la résistance de corps, en implan- tant positivement des ions d'impureté de type P 66 dans la région de caisson 11 se trouvant sous une pellicule d'oxyde partielle 31. Par conséquent, un dispositif à semiconducteur ayant une structure SOI partiellement isolée, avec un potentiel de corps fixé, pou- vant être maîtrisé de façon précise, peut être obtenu sans augmenter la valeur de la résistance de corps. De plus, le masque à écran préférentiel est remplacé par le masque à ouverture préférentielle pour mettre en oeuvre le procédé de fabrication conforme au mode de réalisation 8, grâce à quoi le nombre d'étapes de fabrication n'est pas augmenté au-delà de celui de l'art anté- rieur. En outre, aucune impureté de type N n'est implantée dans la majeure partie de la pellicule d'oxyde partielle 31, à cause de la pellicule de matière de réserve d'implantation N+ 62. Bien qu'une impureté de type P soit implantée dans la majeure partie de la pellicule d'oxyde partielle 31, la valeur de la résistance de corps peut être considérablement ré- duite du fait de l'implantation de l'impureté de type P dans la région de caisson 11, malgré un phénomène d'enfoncement résultant de l'implanta- tion de l'impureté de type P dans la majeure partie de la pellicule d'oxyde partielle 31. Conformément au mode de réalisation 8, la région d'implanta- tion P+ 47 est formée de façon à être plus grande que la région d'im- plantation P+ 46 conforme au mode de réalisation 7, grâce à quoi une aire de formation de pellicule de matière de réserve peut être réduite en comparaison avec le mode de réalisation 7. Une autre région d'implantation P+ 48 peut être formée de façon à chevaucher partiellement une région de contact de grille 9c, comme représenté par des lignes en pointillés sur la figure 27. Dans ce cas, la valeur de la résistance de corps peut être réduite encore davantage. La figure 29 est une vue en plan montrant un procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure SOI partiel- lement isolée, avec un potentiel de corps fixé, conforme à un mode de réalisation 9 de la présente invention. Comme représenté sur la figure 29, une région partielle située sous un prolongement longitudinal d'une électrode de grille 9 est étendue vers une région de prolongement de grille 9d pour former une région d'implantation P+ 49 chevauchant partiellement la région de prolonge- ment de grille 9d, en plus de la région minimale nécessaire pour implan- ter une impureté de type P dans une région de corps 10. La région d'implantation P+ 49 indique une région d'ouverture de pellicule de matière de réserve dans l'implantation des ions d'impureté de type P 18 représentée sur la figure 9, et une région d'implantation N+ indique une région d'ouverture de pellicule de matière de réserve dans l'implantation des ions d'impureté de type N 17 représentée sur la figure 8. Dans le procédé de fabrication conforme au mode de réalisation 9, un dispositif à semiconducteur ayant une structure SOI partiellement isolée, avec un potentiel de corps fixé, pouvant être maîtrisé de façon précise, peut être obtenu sans augmenter la valeur de la résistance de corps, à cause d'un effet similaire à celui du mode de réalisation 8. De plus, le nombre d'étapes de fabrication n'est pas augmenté au-delà de celui de l'art antérieur, de façon similaire au procédé de fabri- cation conforme au mode de réalisation 8. Conformément au mode de réalisation 9, la région d'implanta- tion P+ 49 est formée de façon à être plus grande que la région d'im- plantation P+ 46 conforme au mode de réalisation 7, grâce à quoi une aire de formation de pellicule de matière de réserve peut être réduite en comparaison avec le mode de réalisation 7. La figure 30 est une vue en plan montrant un procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure SOI partiel- lement isolée, avec un potentiel de corps fixé, conforme à un mode de réalisation 10 de la présente invention. Comme représenté sur la figure 30, une partie d'interconnexion de grille 14 ayant des fonctions d'une électrode de grille et d'une connexion de grille, est établie conformément au mode de réalisation 10 à la place de l'électrode de grille 9, de façon similaire au mode de réali- sation 5, et la partie d'interconnexion de grille 14 s'étend à partir d'une région de formation de canal 7 (non représentée) entre une région de drain 5 et une région de source 6, vers une région de corps 10, en étant coudée sur une partie intermédiaire. D'autre part, une région partielle du côté d'une région d'im- plantation N+ 60 est étendue vers la partie d'interconnexion de grille 14 pour former une région d'implantation P+ 50 qui chevauche partiellement la partie d'interconnexion de grille 14, en plus de la région minimale né- cessaire pour implanter une impureté de type P dans la région de corps 10. La région d'implantation P+ 50 indique une région d'ouverture 2819939 de pellicule de matière de réserve dans l'implantation des ions d'impureté de type P 18 représentée sur la figure 9, et la région d'implantation N+ 60 indique une région d'ouverture de pellicule de matière de réserve dans l'implantation des ions d'impureté de type N 17 représentée sur la figure 8. Dans le procédé de fabrication conforme au mode de réalisation , un dispositif à semiconducteur ayant une structure SOI partiellement isolée, avec un potentiel de corps fixé, pouvant être maîtrisé de façon précise, peut être obtenu sans augmenter la valeur de la résistance de corps, à cause d'un effet similaire à celui du mode de réalisation 8. De plus, le nombre d'étapes de fabrication n'est pas augmenté au-delà de celui de l'art antérieur, de façon similaire au procédé de fabri- cation conforme au mode de réalisation 8. Conformément au mode de réalisation 10, la région d'implanta- tion P+ 50 est formée de façon à être plus grande que la région d'im- plantation P+ 46 conforme au mode de réalisation 7, grâce à quoi une aire de formation de pellicule de matière de réserve peut être réduite en comparaison avec le mode de réalisation 7. La figure 31 est une vue en plan montrant un procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure SOI partiel- lement isolée, avec un potentiel de corps fixé, conforme à un mode de réalisation 11 de la présente invention. Comme représenté sur la figure 31, une région d'implantation N+ 60 est formée sur la région minimale nécessaire pour implanter une impureté de type N dans les régions de source/drain 5 et 6, et une région d'implantation P+ 46 est formée sur la région minimale nécessaire pour implanter une impureté de type P dans une région de corps 10. D'autre part, une électrode de grille 9 a une région de prolon- gement de grille 9e formée de façon à s'étendre considérablement vers la région de corps 10. La structure restante du mode de réalisation 11 est similaire à celle du mode de réalisation 7 représenté sur la figure 24. Dans le procédé de fabrication conforme au mode de réalisation 11, un dispositif à semiconducteur ayant une structure SOI partiellement isolée, avec un potentiel de corps fixé, pouvant être maîtrisé de façon précise, peut être obtenu sans augmenter la valeur de la résistance de corps, à cause d'un effet similaire à celui du mode de réalisation 7. De plus, le nombre d'étapes de fabrication n'est pas augmenté au-delà de celui de l'art antérieur, de façon similaire au procédé de fabri- cation conforme au mode de réalisation 7. Une autre région de prolongement de grille 9f peut être formée de façon à chevaucher partiellement la région d'implantation P+ 46, comme indiqué par des lignes en pointillés sur la figure 31. Conformément à ce procédé, il est possible d'éviter une réduc- tion de l'épaisseur d'une pellicule d'oxyde partielle 31 dans les parties en chevauchement de la région de prolongement de grille 9f et de la région d'implantation P+ 46, pour stabiliser la résistance de corps à une valeur basse. Egalement lorsque la région de prolongement de grille 9e est formée, l'épaisseur de la pellicule d'oxyde partielle 31 située sous la ré- gion de prolongement de grille 9e n'est pas réduite par une attaque par voie humide effectuée après la formation de l'électrode de grille 9, grâce à quoi il est possible de réduire le degré de fluctuation de la résistance de corps sous l'influence qu'une tension de grille exerce sur une région de caisson formant un chemin de résistance de corps 36. La figure 32 est une vue en plan montrant un procédé de fabri- cation d'un dispositif à semiconducteur ayant une structure SOI partiel- lement isolée, avec un potentiel de corps fixé, conforme à un mode de réalisation 12 de la présente invention. Comme représenté sur la figure 32, une région d'implantation N+ 60 est formée sur la région minimale nécessaire pour implanter une impureté de type N dans les régions de source/drain 5 et 6, tandis qu'une région partielle située sur un prolongement longitudinal d'une électrode de grille 9 est étendue vers une région de contact de grille 9c, pour for- mer une région d'implantation P+ 47 en plus de la région minimale néces- saire pour implanter une impureté de type P dans une région de corps 10. En outre, une région d'implantation N+ fictive 71 est formée sur la région minimale nécessaire pour implanter une impureté de type N dans une région fictive P+ 73, et une région d'implantation P+ fictive 72 est formée sur la région minimale nécessaire pour implanter une impureté de type P dans une région fictive N+ 74. La région d'implantation N+ 60 et la région d'implantation N+ fictive 71 indiquent des régions ouvertes d'une pellicule de matière de réserve dans l'implantation d'ions d'impureté de type N 17 représentée sur la figure 8, tandis que la région d'implantation P+ 47 et la région d'implantation P+ fictive 72 indiquent des régions ouvertes d'une seconde pellicule de matière de réserve dans l'implantation des ions d'impureté de type P 18 représentée sur la figure 9. Dans le procédé de fabrication conforme au mode de réalisation 12, un dispositif à semiconducteur ayant une structure SOI partiellement isolée, avec un potentiel de corps fixé, pouvant être maîtrisé de façon précise, peut être obtenu sans augmenter la valeur de la résistance de corps, à cause d'un effet similaire à celui du mode de réalisation 7. De plus, le nombre d'étapes de fabrication n'est pas augmenté au-delà de celui de l'art antérieur, de façon similaire au procédé de fabri- cation conforme au mode de réalisation 7. En outre, une aire de formation de pellicule de matière de ré- serve peut être réduite davantage à cause de la région d'implantation N+ fictive 71 et de la région d'implantation P+ fictive 72. La possibilité que des dommages électrostatiques soient occasionnés à une pellicule d'oxyde de grille 8, etc., par un phénomène d'accumulation de charge, peut être réduite davantage que dans les modes de réalisation 7 à 11. En outre, la région d'implantation N+ fictive 71 et de la région d'implantation P+ fictive 72, qui peuvent être formées automatiquement de manière rectangulaire, de façon similaire à une règle de formation pour la région fictive P+ 73 et la région fictive N+ 74 (formées par exem- ple pour homogénéiser la densité de motif pour le polissage chimio- mécanique), peuvent être conçues relativement aisément. Bien que la région d'implantation N+ fictive 71 et la région d'im- plantation P+ fictive 72 soient établies séparément pour les première et seconde pellicules de matière de réserve dans l'exemple représenté sur la figure 32, selon une variante, les régions d'implantation fictives peu- vent être établies à la même position et avec la même forme entre les première et seconde pellicules de matière de réserve, de façon à former une région d'implantation N+P+ fictive commune. Si à la fois des impuretés de type N et de type P sont implan- tées dans cette région fictive, un inconvénient tel qu'une séparation d'une région de siliciure peut se produire. Par conséquent, la région d'implantation N+ fictive 71 et de la région d'implantation P+ fictive 72 sont de préférence établies séparément, sans chevauchement mutuel, comme représenté sur la figure 32, de façon qu'une seule des impuretés de type N et de type P soit implantée dans chaque région fictive. Il va de soi que de nombreuses modifications peuvent être ap- portées au dispositif et au procédé décrits et représentés, sans sortir du cadre de l'invention. REVENDICATIONS 1. Dispositif à semiconducteur ayant une structure SOI formée par un substrat semiconducteur (1), une couche isolante enterrée (2) et une couche SOI (3), comprenant: une multiplicité de régions de forma- tion d'élément établies dans la région SOI, avec un élément déterminé formé dans chacune d'elles; une pellicule d'isolation (31) formée dans une partie de couche supérieure de la couche SOI, pour isoler mutuelle- ment la multiplicité de régions de formation d'élément; une région de se- miconducteur d'un premier type de conductivité (11, 12) formée sous la pellicule d'isolation, sous la forme d'une partie de la couche SOI, cette région de semiconducteur étant formée en contact avec l'une au moins des régions de formation d'élément ayant un premier type de conductivi- té, parmi la multiplicité de régions de formation d'élément; et une région de corps (10) du premier type de conductivité formée dans la couche SOI et dont le potentiel électrique peut être fixé de façon externe, cette ré- gion de corps étant en contact avec la région de semiconducteur, la ré- gion de semiconducteur comportant au moins partiellement une région d'impureté du premier type de conductivité qui n'est pas mélangée avec une impureté d'un second type de conductivité différent du premier type de conductivité, mais est dopée seulement par une impureté du premier type de conductivité. 2. Dispositif à semiconducteur selon la revendication 1, carac- térisé en ce que la région d'impureté du premier type de conductivité est formée dans une région (36) atteignant au moins une région de forma- tion d'élément à partir de la région de corps (10). 3. Dispositif à semiconducteur selon la revendication 1, carac- térisé en ce que la pellicule d'isolation comporte au moins partiellement une région dépourvue d'impureté du second type de conductivité, ne contenant aucune impureté du second type de conductivité. 4. Dispositif à semiconducteur selon la revendication 1, carac- térisé en ce que l'élément déterminé comprend un transistor, et une électrode de grille (9) de ce transistor est formée de façon à s'étendre sur la pellicule d'isolation. 5. Dispositif à semiconducteur selon la revendication 1, carac- térisé en ce qu'il comprend en outre une région fictive (73, 74) formée dans la couche SOI, qui n'est pas destinée à fonctionner comme un élé- ment. 6. Dispositif à semiconducteur ayant une structure SOI formée par un substrat semiconducteur (1), une couche isolante enterrée (2) et une couche SOI (3), comprenant: une multiplicité de régions de forma- tion d'élément établies dans la région SOI, avec un élément déterminé formé dans chacune d'elles; une pellicule d'isolation (31) formée dans une partie de couche supérieure de la couche SOI, pour isoler mutuelle- ment la multiplicité de régions de formation d'élément; une région de se- miconducteur d'un premier type de conductivité (11, 12) formée sous la pellicule d'isolation, sous la forme d'une partie de la couche SOI, cette région de semiconducteur étant formée en contact avec l'une au moins des régions de formation d'élément ayant un premier type de conductivi- té, parmi la multiplicité de régions de formation d'élément; et une région de corps (10) du premier type de conductivité formée dans la couche SOI et dont le potentiel électrique peut être fixé de façon externe, cette ré- gion de corps étant en contact avec la région de semiconducteur, carac- térisé en ce que la pellicule d'isolation comporte au moins partiellement une région ayant une épaisseur supérieure à celle de la région restante. 7. Procédé de fabrication d'un dispositif à semiconducteur com- prenant les étapes suivantes: (a) on prépare un substrat SOI formé par un substrat semiconducteur (1), une couche isolante enterrée (2) et une couche SOI (3); (b) on forme sélectivement une pellicule d'isolation (31) dans une partie de couche supérieure de la couche SOI, tout en formant une région de semiconducteur d'un premier type de conductivité (11, 12) dans une partie de couche inférieure de la pellicule d'isolation, de façon que la pellicule d'isolation sépare la couche SOI en une multiplicité de régions de formation d'élément, et l'une au moins des régions de forma- tion d'élément ayant un premier type de conductivité et étant formée en contact avec la région de semiconducteur, parmi la multiplicité de régions de formation d'élément; (c) on forme sélectivement une région active d'un second type de conductivité (5, 6) sur la surface de l'au moins une région de formation d'élément; et (d) on forme dans la couche SOI une région de corps (10) du premier type de conductivité, dont le potentiel électrique peut être fixé de façon externe, de façon qu'elle soit en contact avec la région de semiconducteur; caractérisé en ce que l'étape (c) est accom- plie pour former la région active en établissant une région de blocage (41 à 45) incluant la région de corps et une région partielle de la pellicule d'isolation, pour une région empêchant l'introduction d'une impureté du second type de conductivité, et en introduisant l'impureté du second type de conductivité dans la couche SOI. 8. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 7, caractérisé en ce que l'étape (c) comprend une étape d'introduction d'une impureté du second type de conductivité dans la couche SOI à travers un masque d'une première pellicule de matière de réserve (51, 52) formé sur la région de blocage. - 9. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 7, dans lequel l'au moins une région de formation d'élé- ment comprend une région pour former un transistor, caractérisé en ce qu'il comprend en outre: (e) une étape exécutée avant l'étape (c), pour former une électrode de grille (9) de ce transistor sur l'au moins une ré- gion de formation d'élément, cette électrode de grille étant formée de fa- çon à s'étendre sur une partie de la pellicule d'isolation; I'étape (c) com- prenant une étape d'introduction d'une impureté du second type de conductivité dans la couche SOI à travers des masques d'une première pellicule de matière de réserve formée sur la région de corps et de l'électrode de grille. 10. Procédé de fabrication d'un dispositif à semiconducteur se- lon la revendication 7, caractérisé en ce que l'étape (c) comprend une étape d'introduction d'une impureté du second type de conductivité dans la couche SOI à travers un masque d'une première pellicule de matière de réserve (62) ayant une première ouverture sur la région active; et l'étape (d) comprend une étape d'introduction d'une impureté du premier type de conductivité dans la couche SOI à travers un masque d'une se- conde pellicule de matière de réserve (61, 63) ayant une seconde ouver- ture sur la région de corps.