Brevet FR2817681A1 — publié le 20020607

Circuit électrique inverseur. La présente invention est relative aux circuits inverseurs, c'est à dire aux circuits adaptés pour générer un courant alternatif à partir d'un courant continu. Plus particulièrement, l'invention concerne un circuit électrique inverseur comportant : une borne d'entrée recevant une tension d'entrée continue, une borne de sortie, un circuit d'entrée relié à la borne d'entrée et comportant un hacheur adapté pour alternativement ouvrir et fermer le circuit d'entrée selon un certain rapport cyclique de façon à contrôler la puissance disponible à la borne de sortie, un transformateur comprenant un enroulement primaire relié au circuit d'entrée et un enroulement secondaire relié à la borne de sortie, et un circuit oscillateur relié à l'enroulement primaire du transformateur. Le document US-A-6 114 814 montre sur sa figure 2 un exemple d'un tel circuit, qui permet à un utilisateur de contrôler la puissance disponible à la borne de sortie en modifiant le rapport cyclique du hacheur. Les dispositifs connus de ce type présentent toutefois l'inconvénient que le fonctionnement du circuit peut devenir instable, notamment à très faible puissance ou lorsque l'alimentation de la borne d'entrée est elle-même instable. La présente invention a notamment pour but de pallier cet inconvénient. A cet effet, selon l'invention, un circuit électrique inverseur du genre en question est caractérisé en ce que le hacheur comporte un dispositif de commande comprenant une entrée de signal de retour recevant un signal de retour qui comprend au moins un signal de mesure de courant représentatif d'un courant consommé à la borne de sortie (cette mesure peut être faite au niveau d'un dispositif utilisateur relié à la borne de sortie, ou au niveau du primaire ou du secondaire du transformateur), ledit signal de mesure de courant étant généré par un dispositif de mesure de courant relié à l'entrée de signal de retour du hacheur, et le dispositif de commande étant adapté pour ajuster ledit rapport cyclique de façon que ledit signal de retour soit voisin d'une valeur de consigne. Grâce à ces dispositions, il est possible d'obtenir un fonctionnement stable du circuit, même lorsque l'alimentation de la borne d'entrée est instable et/ou lorsqu'on réduit la puissance disponible à la borne de sortie du circuit à une faible fraction de sa valeur maximum, par exemple jusqu'à environ 3%. Dans des modes de réalisation préférés de l'invention, on peut éventuellement avoir recours en outre à l'une et/ou à l'autre des dispositions suivantes : - le circuit comporte des moyens de réglage adaptés pour modifier le courant consommé à la borne de sortie lorsque le signal de retour est égal à la valeur de consigne ; les moyens de réglage sont adaptés pour générer un signal de réglage continu, le signal de retour étant la somme au moins dudit signal de mesure de courant et dudit signal de réglage ; le circuit d'entrée comporte une inductance montée en série entre le hacheur et le transformateur ; le hacheur comporte un transistor MOS adapté pour alternativement ouvrir et fermer le circuit d'entrée, ce transistor MOS comportant une grille reliée au dispositif de commande du hacheur ; le hacheur comporte en outre un dispositif redresseur monté en dérivation entre la masse et un premier noeud intermédiaire entre le transistor MOS et l'inductance ; le circuit inverseur comporte en outre un dispositif de mesure de tension adapté pour mesurer une tension aux bornes de l'inductance, ce dispositif de mesure de tension générant un signal de mesure de tension, et le signal de retour étant la somme au moins dudit signal de mesure de courant et dudit signal de mesure de tension ; le dispositif de mesure de tension comporte un amplificateur différentiel monté en parallèle de l'inductance ; - le dispositif de mesure de tension comprend des première et deuxième entrées reliées aux bornes de l'inductance, et l'amplificateur est un circuit à miroir de courant comprenant : un premier circuit monté entre la première entrée et la masse, ce premier circuit comprenant en série, une première résistance et un premier transistor, le premier transistor comprenant un collecteur relié à la première résistance, un émetteur relié à la masse et une base reliée au collecteur dudit premier transistor, un miroir de courant reliant la deuxième entrée à la masse, ce miroir de courant comportant un deuxième transistor qui comprend un collecteur relié à la deuxième entrée par une deuxième résistance, un émetteur relié à la masse et une base reliée à la base du premier transistor, le collecteur du deuxième transistor étant relié à l'entrée de signal de retour du dispositif de commande du hacheur ; un filtre passe-haut est prévu entre le collecteur du deuxième transistor et l'entrée de signal de retour ; - le circuit oscillateur comporte une sortie de mesure de surtension qui génère un signal représentatif d'au moins une tension dans ledit circuit oscillateur, cette sortie de mesure de surtension étant reliée à un dispositif détecteur de surtension qui lui-même comporte une sortie générant un signal de surtension représentatif d'une éventuelle surtension régnant dans le circuit oscillateur et susceptible de correspondre à une surintensité dans le transformateur, cette sortie étant reliée à l'entrée de signal de retour du dispositif de commande du hacheur de façon que le signal de retour soit la somme au moins dudit signal de surtension et dudit signal de mesure de courant ; le dispositif de détection de surtension comporte : un troisième transistor monté entre une source de tension et la masse, une troisième résistance étant interposée entre la source de tension et le troisième transistor et une quatrième résistance étant interposée entre le troisième transistor et la masse, et un quatrième transistor monté entre une source de tension et l'entrée de signal de retour du dispositif de commande du hacheur, ce quatrième transistor étant commandé par un noeud intermédiaire entre la troisième résistance et le troisième transistor ; - l'enroulement primaire du transformateur comporte deux bornes d'extrémité reliées respectivement au circuit oscillateur et une borne intermédiaire reliée au circuit d'entrée, les deux bornes d'extrémité de l'enroulement primaire étant reliées à la masse respectivement par des deuxième et troisième transistors MOS à effet de champ, le circuit oscillateur comportant en outre des cinquième et sixième transistors dont les bases sont reliées entre elles par des cinquième et sixième résistances, dont les émetteurs sont reliés aux deux bornes d'extrémité de l'enroulement primaire respectivement par deux diodes, et dont les collecteurs sont reliés à une source de tension respectivement par des septième et huitième résistances, les bases des cinquième et sixième transistors étant par ailleurs reliées respectivement aux grilles des troisième et deuxième transistors MOS à effet de champ par l'intermédiaire de septième et huitième résistances, la sortie de mesure de tension du circuit oscillateur étant reliée à un noeud intermédiaire entre les cinquième et sixième résistances ; - l'enroulement primaire du transformateur comporte deux bornes d'extrémité reliées respectivement au circuit oscillateur et une borne intermédiaire reliée au circuit d'entrée, les deux bornes d'extrémité de l'enroulement primaire étant reliées à la masse respectivement par des deuxième et troisième transistors MOS à effet de champ, le circuit oscillateur comportant en outre des cinquième et sixième transistors dont les bases sont reliées entre elles par un circuit résistif, dont les émetteurs sont reliés aux deux bornes d'extrémité de l'enroulement primaire respectivement par deux diodes, et dont les collecteurs sont reliés à une source de tension respectivement par des septième et huitième résistances, les bases des cinquième et sixième transistors étant par ailleurs reliées respectivement aux grilles des troisième et deuxième transistors MOS à effet de champ par l'intermédiaire de par l'intermédiaire de neuvième et dixième résistances ; une capacité est montée en parallèle dudit circuit résistif entre les bases des sixième et septième transistors ; le circuit oscillateur comporte en outre un circuit auxiliaire comprenant des première et deuxième entrées reliées respectivement aux collecteurs des cinquième et sixième transistors, et des première et deuxième sorties raccordées respectivement aux grilles des troisième et deuxième transistors MOS à effet de champ, le circuit auxiliaire étant adapté pour que les première et deuxième sorties soient en opposition de phase, l'une à l'état haut et l'autre à l'état bas, pour que la première entrée soit en phase avec la première sortie, et pour que la deuxième entrée soit en phase avec la deuxième sortie ; le circuit auxiliaire est un circuit à portes logiques. D'autres caractéristiques et avantages de l'invention apparaîtront au cours de la description suivante d'une de ses formes de réalisation, donnée à titre d'exemple non limitatif, en regard des dessins joints. Sur les dessins : la figure 1 est un schéma simplifié d'un circuit inverseur selon une forme de réalisation de l'invention, et la figure 2 est une vue de détail représentant l'oscillateur du circuit de la figure 1. Sur les différentes figures, les mêmes références désignent des éléments identiques ou similaires. La figure 1 représente un circuit électrique inverseur élévateur de tension 1, qui permet, à partir d'un courant continu sous relativement faible tension (par exemple 3,3 V) fourni à une borne d'entrée 2 par un dispositif d'alimentation 3 (DC), de générer au niveau d'une borne de sortie 4 un courant alternatif sinusoïdal sous haute tension adapté pour alimenter par exemple une ou plusieurs lampes fluorescentes à cathode froide 5 destinées notamment au rétroéclairage d'un écran à cristaux liquides, la lampe 5 étant par exemple connectée en série avec une diode D2 entre ladite borne de sortie 4 et la masse. Une diode D6 est alors avantageusement reliée en dérivation entre la diode D2 et la lampe 5, cette diode D6 étant reliée à une résistance R15 elle-même reliée à la masse et ladite diode D6 étant passante vers la masse. A titre d'exemple, la tension au niveau de la borne de sortie 4 peut être d'environ 1500 V au démarrage de la lampe 5, et environ 500 V en régime de fonctionnement permanent. Ces tensions élevées sont obtenues grâce à un circuit résonant de type oscillateur de Royer qui comprend un transformateur élévateur de tension 6 dont l'enroulement secondaire 7 alimente la borne de sortie 4. Dans l'exemple représenté, la borne de sortie 4 est l'une des bornes de l'enroulement secondaire 7 tandis que l'autre borne 8 de l'enroulement secondaire est reliée à la masse, une capacité Cl étant par ailleurs reliée auxdites bornes 4 et 8 de l'enroulement secondaire et une capacité C5 étant montée en série entre la borne de sortie 4 et la lampe 5. Par ailleurs, l'enroulement primaire 9 du transformateur 6 comporte deux bornes d'extrémité 10,11 reliées à deux sorties SI, S2 d'un circuit oscillateur 12 (OSC. ) qui sera décrit ci-après. L'enroulement primaire 9 comporte également une borne intermédiaire 13 en un point milieu dudit enroulement, laquelle borne 13 est reliée à la borne d'entrée 2 par un circuit d'entrée 14. Ce circuit d'entrée 14 comporte, montés en série entre l'entrée 2 et la borne intermédiaire 13 de l'enroulement primaire 9, un hacheur 15 relié à la borne d'entrée 2 et une inductance L reliée à la borne intermédiaire 13. Dans l'exemple représenté, le hacheur 15 comporte : un interrupteur commandé, tel qu'un transistor MOS à effet de champ FET1 qui est relié à la borne d'entrée 2, un dispositif redresseur tel qu'une diode Dl qui est montée entre la masse et un noeud Nl intermédiaire entre le transistor MOS FET1 et l'inductance L, et un dispositif de commande tel qu'un circuit contrôleur à modulation de largeur d'impulsion 16 (PWM) adapté pour alternativement ouvrir et fermer l'interrupteur constitué par le transistor FET1, dont la grille est reliée à la sortie M du circuit contrôleur 16. Le circuit contrôleur 16 est adapté pour faire varier le rapport cyclique du transistor FET1 de façon qu'un signal de retour, reçu à une entrée de signal de retour FB dudit circuit contrôleur, reste voisin d'une valeur de consigne prédéterminée préprogrammée dans le circuit contrôleur 16. Le circuit contrôleur 16 peut être par exemple un circuit de type XC6365 commercialisé par la Société TOREX SEMICONDUCTOR LIMITED, TOKYO, JAPON. On notera que le circuit contrôleur 16 pourrait être remplacé par un circuit à modulation de fréquence d'impulsions, ou par tout autre circuit adapté pour moduler le rapport cyclique de fermeture de transistor FET1. Dans l'exemple considéré ici, le signal de retour est un courant égal à la somme de plusieurs courants, par exemple un ou plusieurs des signaux ci-dessous : un signal de mesure de courant, un signal de réglage, un signal de mesure de tension, et un signal de surtension. Ainsi, lorsque l'un de ces signaux augmente, il tend à faire diminuer le rapport cyclique de fermeture du transistor FET1 et donc à faire diminuer la puissance fournie à la lampe 5. En premier lieu, le signal de mesure de courant est fourni à travers une résistance R3 reliée à un noeud intermédiaire entre la résistance R15 et la diode D6. Une capacité C4 est avantageusement montée en dérivation entre la résistance R3 et la masse, de préférence entre ladite résistance R3 et l'entrée de signal de retour FB. Grâce à ces dispositions, il est possible de faire fonctionner la ou les lampes 5 dans une très large plage de fonctionnement, en réduisant la puissance électrique consommée éventuellement jusqu'à 3 % de la puissance nominale, et ce sans risque d'extinction ou de fonctionnement intermittent de la ou des lampes 5. De plus, la grande stabilité de fonctionnement ainsi obtenue, dans une large plage de puissance, permet le cas échéant de réduire la valeur de l'inductance L par rapport au circuit inverseur antérieurement connu. Enfin, compte tenu du fait que les dispositions précitées permettent de contrôler précisément de faibles courants, il est également possible d'alimenter la borne d'entrée 2 avec une tension continue plus élevée que dans les dispositifs inverseurs de l'art antérieur d'où de moindres déperditions de puissance et une large plage de tensions d'entrée. Par ailleurs, le signal de réglage est fourni par une source de courant 26 réglable par un utilisateur (par exemple au moyen d'un potentiomètre ou de moyens numériques), laquelle source de courant est montée entre une source de tension 20 (par exemple à 3 V) et l'entrée de signal de retour FB. Ce signal de réglage est ainsi un signal continu qui se superpose aux autres signaux constituant le signal de retour, ce qui revient à réaliser une consigne réglable pour le circuit 16 : plus le signal de réglage est élevé, plus on réduit le rapport cyclique de fermeture du transistor FET1 et donc la puissance délivrée à la lampe 5. Le signal de mesure de tension, quant à lui, est représentatif de la tension aux bornes de l'inductance L et provient de la sortie S d'un dispositif de mesure de tension 17 comprenant deux entrées El, E2 connectées aux bornes de l'inductance L. Le dispositif de mesure de tension 17 comporte un amplificateur différentiel à miroir de courant qui, dans l'exemple représenté sur la figure 1, comprend : un premier circuit reliant la borne d'entrée E2 située en aval de l'inductance L à la masse, ce premier circuit comportant une résistance Rl reliée à l'entrée E2 et un transistor Ql reliant la résistance Rl à la masse, le transistor Q1 pouvant être par exemple un transistor bipolaire de type NPN dont le collecteur est relié à la résistance RI, dont la base est reliée au collecteur et dont l'émetteur est relié à la masse, un miroir de courant reliant la masse à l'entrée El connectée en amont de l'inductance L, ce miroir de courant comprenant une deuxième résistance R2 de préférence égale à la première résistance et un transistor Q2 reliant la deuxième résistance R2 à la masse, ce transistor Q2 pouvant être par exemple un transistor bipolaire de type NPN dont le collecteur est relié à la résistance R2, dont la base est reliée à la base du premier transistor Ql et dont l'émetteur est relié à la masse, la sortie S susmentionnée étant connectée au collecteur du transistor Q2. Par ailleurs, la sortie S du dispositif de mesure 17 est pourvue d'un filtre passe-haut comprenant une capacité C3 montée en série entre la sortie S et l'entré de signal de retour FB du contrôleur 16. Par ailleurs, le circuit contrôleur à modulation de largeur d'impulsion 16 est également mis à profit pour limiter les surtensions ou les surintensités dans le circuit oscillateur 12. A cet effet, le circuit oscillateur 12 comporte une sortie S3 de mesure de tension qui est reliée à un circuit détecteur de surtension 18 lui-même relié à l'entrée de signal de retour FB du circuit contrôleur 16, en parallèle avec le dispositif de mesure de courant 17. Dans l'exemple particulier représenté sur la figure 1, le dispositif détecteur de surtension 18 comporte un premier transistor Q4, par exemple un transistor bipolaire NPN dont la base est reliée à la sortie S3 de l'oscillateur 12, dont l'émetteur est relié à la masse par l'intermédiaire d'une diode D3 et d'une résistance R7, et dont le collecteur est relié par l'intermédiaire d'une résistance R6 à une source de tension 19 imposant par exemple une tension de 5 V. De plus, le dispositif détecteur de surtension 18 comporte également un transistor Q5, par exemple un transistor bipolaire PNP, dont la base est reliée au collecteur du transistor Q4 au noeud N3, dont l'émetteur est relié à ladite source de tension 20 imposant par exemple une tension de 3 V, et dont le collecteur est relié à l'entrée de signal de retour FB du circuit contrôleur 16. Les résistances R6 et R7 sont choisies de façon que, lorsque la tension à la sortie S3 de l'oscillateur 12 dépasse une valeur prédéterminée, et donc lorsque le courant qui parcourt les résistances R6 et R7 (et qui est commandé par la sortie S3) dépasse lui-même une valeur prédéterminée, le transistor Q5 se polarise et devient passant, de sorte qu'un courant (constituant ledit signal de surtension) est injecté à l'entrée FB de retour de signal du circuit contrôleur 16 en plus du signal de mesure de courant susmentionné. On diminue ainsi le rapport cyclique du transistor FET1 jusqu'à ce que la surtension ait disparue dans l'oscillateur 12. On notera que le signal de surtension pourrait le cas échéant être utilisé pour désactiver le contrôleur 16 en coupant ainsi l'alimentation de la lampe 5 en cas de détection de surtension. Cette coupure d'alimentation pourrait également être obtenue en envoyant le signal de surtension à un autre circuit de commande, contrôlant par exemple le fonctionnement de l'ensemble du dispositif dont fait partie le circuit inverseur 1. Le circuit oscillateur 12 va maintenant être décrit plus en détail en regard de la figure 2, étant entendu que pour simplifier le schéma de la figure 2, on a représenté sur la figure 1 des résistances R8 et R9, de préférence égales, qui relient respectivement des bornes V1 à V4 du circuit oscillateur 12 à ladite source de tension 19 à 5 V (la résistance R8 relie les bornes Vl et V3 à la source de tension 19, tandis que la résistance R9 relie les bornes V2 et V4 à ladite source de tension 19). Comme représenté sur la figure 2, le circuit oscillateur 12 se compose d'un circuit principal 12a et d'un circuit secondaire 12b garantissant le bon démarrage de l'oscillation. Le circuit principal 12a comporte deux transistors MOS à effet de champ FET2, FET3, de type N, dont les sources sont raccordées à la masse et dont les drains sont raccordés aux sorties SI et S2 susmentionnées. Une capacité C5, constituée soit par un condensateur proprement dit, soit par les capacités parasites du transformateur 6, est en outre connectée entre les sorties SI et S2 de l'oscillateur. De plus, lesdites sorties SI et S2 dont connectées respectivement aux émetteurs de deux transistors Q6, Q7, par exemple des transistors bipolaires de type NPN, par l'intermédiaire de diodes D4, D5 qui sont passantes respectivement vers les sorties SI et S2. Les collecteurs des transistors Q6, Q7, sont connectés respectivement aux bornes V2 et V1 susmentionnées, et les bases desdits transistors Q6, Q7 sont reliées l'une à l'autre par l'intermédiaire de deux résistances R10, R11, de préférence égales. Un noeud N4 intermédiaire entre ces résistances R10, Rll est en outre relié à la sortie S3 susmentionnée, de sorte qu'en cas de surintensité dans le transformateur 6, les transistors FET2 et FET3 sont parcourus par de forts courants qui se traduisent par une tension élevée de la sortie S3. Enfin, la base du transistor Q6 est reliée à la grille du transistor FET3 par l'intermédiaire d'une résistance R13, tandis que la base du transistor Q7 est reliée à la grille du transistor FET2 par l'intermédiaire d'une résistance R14 de préférence égale à R13. Par ailleurs, le circuit secondaire 12b comporte un circuit auxiliaire 21 à portes logiques, qui comprend deux entrées EL1 et EL2, reliées respectivement aux bornes V4, V3 susmentionnées de l'oscillateur 12, et deux sorties SL1, SL2 reliées respectivement aux bases des transistors Q6, Q7 par l'intermédiaire des résistances R13, R14, une capacité C6 étant par ailleurs montée entre les bases des transistors Q6 et Q7, en parallèle des résistances R10 et 11. Dans l'exemple particulier représenté sur la figure 2, le circuit auxiliaire 21 comporte quatre portes logiques "NOR" (NON-OU) 22-25. L'une des entrées de la porte 22 est reliée à la borne EL1 susmentionnée, tandis que l'autre entrée de la porte 22 est reliée à la sortie de la porte 24. La sortie de la porte 22 est reliée à une entrée de la porte 23 et une entrée de la porte 24. Par ailleurs, l'autre entrée de la porte 23 est reliée à la sortie de la porte 25 tandis que la sortie de la porte 23 est reliée à la borne SL1 susmentionnée. Enfin, l'une des entrées de la porte 24 est reliée à la borne EL2 susmentionnée, la sortie de la porte 24 est reliée à l'une des entrées de la porte 25 et la sortie de la porte 25 est reliée à la borne SL2 susmentionnée. L'autre entrée de la porte 25 est reliée à la sortie de la porte 23. Les sorties SL1, SL2 du circuit logique 21 oscillent entre les états 0 et 1 en opposition de phase l'une par rapport à l'autre, la sortie SL1 étant en phase avec l'entrée EL1 et la sortie SL2 étant en phase avec l'entrée EL2. Cette oscillation des sorties SL1, SL2 présente une relativement faible amplitude de signal, limitée par exemple à environ 100 mV au niveau des bases des transistors Q6 et Q7. Ainsi, ces signaux garantissent une bonne polarisation des transistors Q6, Q7 lors du démarrage de l'oscillateur 12, puis sont supplantés par les signaux de plus grande amplitude générés par le circuit principal 12a, en particulier au niveau des sorties SI, S2. On notera par ailleurs que les transistors Q1-Q7 susmentionnés pourraient le cas échéant être remplacés par des transistors à effet de champ, notamment à jonction. Dans ce cas, on comprendra que les expressions"base", "émetteur", "collecteur", employées ici, seraient à comprendre comme signifiant respectivement"grille", "source"et"drain". Par ailleurs, bien que la description ci-dessus ait été faite dans le cas où la masse représente le potentiel négatif, il serait bien entendu possible de prévoir que la masse représente le potentiel positif, auquel cas les transistors de type P seraient à remplacer par des transistors de type N, les transistors de type N à remplacer par des transistors de type P, les transistors de type NPN à remplacer par les transistors de type PNP et les transistors de type PNP par des transistors de type NPN. Dans ce cas, le sens passant des diodes devrait également être inversé. REVENDICATIONS 1. Circuit électrique inverseur comportant : une borne d'entrée (2) recevant une tension d'entrée continue, une borne de sortie (4), un circuit d'entrée (14) relié à la borne d'entrée (2) et comportant un hacheur (15) adapté pour alternativement ouvrir et fermer le circuit d'entrée selon un certain rapport cyclique de façon à contrôler la puissance disponible à la borne de sortie, un transformateur (6) comprenant un enroulement primaire (9) relié au circuit d'entrée (14) et un enroulement secondaire (7) relié à la borne de sortie (4), et un circuit oscillateur (12) relié à l'enroulement primaire (9) du transformateur, caractérisé en ce que le hacheur (15) comporte un dispositif de commande (16) comprenant une entrée de signal de retour (FB) recevant un signal de mesure de courant qui comprend au moins un signal de mesure de courant représentatif d'un courant consommé à la borne de sortie (4), ledit signal de mesure de courant étant généré par un dispositif de mesure de courant (17) relié à l'entrée de signal de retour du hacheur, et le dispositif de commande (16) étant adapté pour ajuster ledit rapport cyclique de façon que ledit signal de retour soit voisin d'une valeur de consigne. 2. Circuit inverseur selon la revendication 1, dans lequel le circuit comporte des moyens de réglage (26) adaptés pour modifier le courant consommé à la borne de sortie (4) lorsque le signal de retour est égal à la valeur de consigne. 3. Circuit inverseur selon la revendication 2, dans lequel les moyens de réglage (26) sont adaptés pour générer un signal de réglage continu, le signal de retour étant la somme au moins dudit signal de mesure de courant et dudit signal de réglage. 4. Circuit inverseur selon l'une quelconque des revendications précédentes, dans lequel le circuit d'entrée comporte une inductance montée en série entre le hacheur et le transformateur. 5. Circuit inverseur selon la revendication 4, dans lequel le hacheur (15) comporte un transistor MOS (FET1) adapté pour alternativement ouvrir et fermer le circuit d'entrée (14), ce transistor MOS comportant une grille reliée au dispositif de commande (16) du hacheur. 6. Circuit inverseur selon la revendication 5, dans lequel le hacheur (15) comporte en outre un dispositif redresseur (Dl) monté en dérivation entre la masse et un premier noeud (Nl) intermédiaire entre le transistor MOS (FET1) et l'inductance (L). 7. Circuit inverseur selon l'une quelconque des revendications précédentes, comportant en outre un dispositif de mesure de tension (17) adapté pour mesurer une tension aux bornes de l'inductance (L), ce dispositif de mesure de tension générant un signal de mesure de tension, et le signal de retour étant la somme au moins dudit signal de mesure de courant et dudit signal de mesure de tension. 8. Circuit inverseur selon la revendication 7, dans lequel le dispositif de mesure de tension (17) comporte un amplificateur différentiel monté en parallèle de l'inductance (L). 9. Circuit inverseur selon la revendication 8, dans lequel le dispositif de mesure de tension (17) comprend des première et deuxième entrées (El, E2) reliées aux bornes de l'inductance (L), et l'amplificateur est un circuit à miroir de courant comprenant : un premier circuit monté entre la première entrée (El) et la masse, ce premier circuit comprenant en série, une première résistance (RI) et un premier transistor (Ql), le premier transistor comprenant un collecteur relié à la première résistance (RI), un émetteur relié à la masse et une base reliée au collecteur dudit premier transistor, un miroir de courant reliant la deuxième entrée (E2) à la masse, ce miroir de courant comportant un deuxième transistor (Q2) qui comprend un collecteur relié à la deuxième entrée (E2) par une deuxième résistance (R2), un émetteur relié à la masse et une base reliée à la base du premier transistor, un émetteur relié à la masse et une base reliée à la base du premier transistor, le collecteur du deuxième transistor étant relié à l'entrée de signal de retour (FB) du dispositif de commande du hacheur. 10. Circuit inverseur selon la revendication 9, dans lequel un filtre passe-haut (C3) est prévu entre le collecteur du deuxième transistor (Q2) et l'entrée de signal de retour (FB). 11. Circuit inverseur selon l'une quelconque des revendications précédentes, dans lequel le circuit oscillateur (12) comporte une sortie de mesure de surtension (S3) qui génère un signal représentatif d'au moins une tension dans ledit circuit oscillateur, cette sortie de mesure de surtension (S3) étant reliée à un dispositif détecteur de surtension (18) qui lui-même comporte une sortie générant un signal de surtension représentatif d'une éventuelle surtension régnant dans le circuit oscillateur et susceptible de correspondre à une surintensité dans le transformateur (6), cette sortie étant reliée à l'entrée de signal de retour (FB) du dispositif de commande du hacheur de façon que le signal de retour soit la somme au moins dudit signal de surtension et dudit signal de mesure de courant. 12. Circuit inverseur selon la revendication 11, dans lequel le dispositif de détection de surtension (18) comporte : un troisième transistor (Q4) monté entre une source de tension (19) et la masse, une troisième résistance (R6) étant interposée entre la source de tension (19) et le troisième transistor et une quatrième résistance (R7) étant interposée entre le troisième transistor et la masse, et un quatrième transistor (Q5) monté entre une source de tension (20) et l'entrée de signal de retour (FB) du dispositif de commande du hacheur, ce quatrième transistor étant commandé par un noeud (N3) intermédiaire entre la troisième résistance (R6) et le troisième transistor (Q4). 13. Circuit inverseur selon la revendication 11 ou la revendication 12, dans lequel l'enroulement primaire (9) du transformateur comporte deux bornes d'extrémité (10,11) reliées respectivement au circuit oscillateur (12) et une borne intermédiaire (13) reliée au circuit d'entrée (14), les deux bornes d'extrémité (10,11) de l'enroulement primaire étant reliées à la masse respectivement par des deuxième et troisième transistors MOS à effet de champ (FET2, FET3), le circuit oscillateur comportant en outre des cinquième et sixième transistors (Q6, Q7) dont les bases sont reliées entre elles par des cinquième et sixième résistances (RIO, Rll), dont les émetteurs sont reliés aux deux bornes d'extrémité (10,11) de l'enroulement primaire respectivement par deux diodes (D4, D5), et dont les collecteurs sont reliés à une source de tension (19) respectivement par des septième et huitième résistances (R9, R8), les bases des cinquième et sixième transistors (Q6, Q7) étant par ailleurs reliées respectivement aux grilles des troisième et deuxième transistors MOS à effet de champ (FET3, FET2) par l'intermédiaire de neuvième et dixième résistances (R13, R14), la sortie de mesure de tension (S3) du circuit oscillateur étant reliée à un noeud intermédiaire (N4) entre les cinquième et sixième résistances (RIO, Ill). 14. Circuit inverseur selon l'une quelconque des revendications précédentes, dans lequel l'enroulement primaire (9) du transformateur comporte deux bornes d'extrémité (10,11) reliées respectivement au circuit oscillateur (12) et une borne intermédiaire (13) reliée au circuit d'entrée (14), les deux bornes d'extrémité (10,11) de l'enroulement primaire étant reliées à la masse respectivement par des deuxième et troisième transistors MOS à effet de champ (FET2, FET3), le circuit oscillateur comportant en outre des cinquième et sixième transistors (Q6, Q7) dont les bases sont reliées entre elles par un circuit résistif (RIO, Rill), dont les émetteurs sont reliés aux deux bornes d'extrémité (10,11) de l'enroulement primaire respectivement par deux diodes (D4, D5), et dont les collecteurs sont reliés à une source de tension (19) respectivement par des septième et huitième résistances (R9, R8), les bases des cinquième et sixième transistors (Q6, Q7) étant par ailleurs reliées respectivement aux grilles des troisième et deuxième transistors MOS à effet de champ (FET3, FET2) par l'intermédiaire de par l'intermédiaire de neuvième et dixième résistances (R13, R14). 15. Circuit inverseur selon la revendication 14, dans lequel une capacité (C6) est montée en parallèle dudit circuit résistif (RIO, Rll) entre les bases des sixième et septième transistors (Q6, Q7). 16. Circuit inverseur selon la revendication 14 ou la revendication 15, dans lequel le circuit oscillateur comporte en outre un circuit auxiliaire (21) comprenant des première et deuxième entrées (El, E2) reliées respectivement aux collecteurs des cinquième et sixième transistors (Q6, Q7), et des première et deuxième sorties (SL1, SL2) raccordées respectivement aux grilles des troisième et deuxième transistors MOS à effet de champ (FET3, FET2), le circuit auxiliaire étant adapté pour que les première et deuxième sorties (SL1, SL2) soient en opposition de phase, l'une à l'état haut et l'autre à l'état bas, pour que la première entrée (EL1) soit en phase avec la première sortie (SL1), et pour que la deuxième entrée (EL2) soit en phase avec la deuxième sortie (SL2). 17. Circuit inverseur selon la revendication 16, dans lequel le circuit auxiliaire (21) est un circuit à portes logiques.