Brevet FR2812972A1 — publié le 20020215

L'invention est dans le domaine des dispositifs à semiconducteur et plus particulièrement des dispositifs de protection incorporés dans des circuits intégrés. Les dispositifs de protection sont utilisés pour protéger les appareils électroniques contre des tensions et des courants transitoires et sont constituéS par exemple par un thyristor. Il est bien connu que des circuits intégrés fabriqués en utilisant la technologie CMOS (métal-oxyde- semiconducteur complémentaire) sont aisément influencés par des décharges électrostatiques, induites par exemple par le contact avec un corps humain. Lorsqu'une décharge électrostatique se produit, une tension transitoire élevée (ou un courant transitoire élevé) se propage dans la puce de circuit intégré et occasionne des dommages physiques dans celleci, par exemple sous la forme de la destruction d'une couche d'oxyde de grille mince, ou occasionne la mise en court-circuit de canaux. On a développé un certain nombre de techniques pour protéger des dispositifs à semiconducteur, comprenant des transistors bipolaires, des dispositifs à effet de champ et des circuits intégrés, contre des effets d'endommagement par des décharges électrostatiques. De telles techniques de protection ont couramment pris la forme de circuits à diodes ou à transistors placés dans les régions d'entrée et de sortie de la puce de circuit intégré. Conformément à l'une des formes très répandues de dispositifs de protection, on a utilisé des thyristors dans la protection de circuits intégrés. La tension de déclenchement plus basse du thyristor est avantageuse pour améliorer les performances de protection contre l'endommagement par un transitoire électrique, tel qu'une décharge électrostatique. De telles techniques basées sur des thyristors sont proposées dans un certain nombre de références, par exemple les brevets des E.U.A. n 4 400 711, 4 484 244, 4 633 283 ou 5 012 317. En se référant à la figure lA, qui illustre une structure connue de thyristor à basse tension (comme décrit par exemple dans le brevet 5 012 317), on note que lorsque la tension de la plage de connexion externe devient plus élevée, le transistor bipolaire PNP parasite Q2 devient conducteur. Le transistor Q2 fournit des trous au substrat 1, et la tension base- émetteur du transistor bipolaire NPN parasite Q1 devient plus élevée du fait d'une entrée de trous, et ensuite le transistor Q1 devient conducteur. Ensuite, le courant de décharge électrostatique en excès est évacué à travers un circuit de thyristor formé par le chemin PNPN résultant, ce qui fait que des électrons provenant de la borne Vss 13 sont injectés dans le caisson de type N 3 à travers le substrat 12. La jonction NP formée par le caisson de type N 3 et le substrat de type P 1 est polarisée en inverse, et une tension de claquage de la jonction NP est considérée comme une tension de déclenchement (ou une tension de seuil) du thyristor. Au fur et à mesure que des circuits CMOS continuent à devenir plus fortement intégrés, et donc à avoir une taille qui diminue, le thyristor représenté sur la figure 1A devient moins efficace en tant que dispositif de protection. Bien que la plage de la tension de déclenchement soit généralement placée entre 25 V et 70 V, une partie notable apparaît au niveau supérieur de la plage, du fait que le déclenchement à travers le thyristor se produit au moins après le claquage de la jonction NP. Par conséquent, au fur et à mesure que la densité augmente, le circuit a de plus en plus de chances d'être endommagé par le transitoire avant que le thyristor soit activé, à cause de la tension de déclenchement élevée. La tension de déclenchement correspondant au thyristor de la figure 1A, par exemple, s'approcherait d'environ 70 V. L'abaissement de la tension de déclenchement d'un thyristor a été envisagé dans le passé, par exemple comme décrit dans le brevet des E.U.A. n 4 939 616 délivré à Rountree, et le brevet des E.U.A. n 5 072 273, délivré à Avery. Dans l'exemple de Rountree, une région N+ est formée à l'interface du caisson de type N (par exemple 3 sur la figure 1A) et du substrat (par exemple 1 sur la figure 1A) de façon que le claquage ait lieu dans la région N+, afin d'abaisser sa tension de déclenchement. L'exemple donné dans la référence d'Avery, comme représenté sur la figure lB, tire vers le bas la tension de déclenchement du thyristor en liant électriquement la région N+ 7 et la région P+ 5, toutes deux formées dans le substrat 1, en plus de la région N+ 12 (ou d'une région P+) formée sur le caisson de type N 3 et le substrat 1. Bien que ces deux exemples soient utiles pour la protection contre la tension ou le courant transitoire entre une plage de connexion d'entrée et la masse, c'est-à-dire un transitoire positif, à travers la jonction PNPN, ils ne conviennent pas pour procurer une protection à hautes performances contre les décharges électrostatiques, en présence d'un transitoire négatif se produisant entre une plage de connexion d'entrée et une borne de tension d'alimentation. En supposant que, dans la condition d'une protection contre les décharges électrostatiques entre une borne de signal d'entrée (par exemple une plage de connexion d'entrée) et une borne d'alimentation (par exemple une tension d'alimentation), chacun des numéros de référence 13 et 15 soit attribué respectivement à la plage de connexion d'entrée et à la tension d'alimentation, une jonction NPNP pour répartir le transitoire négatif ne peut pas être formée à travers elles, du fait que le substrat 1 et la plage de connexion d'entrée 13 doivent obligatoirement être en court-circuit avec elles. Le but principal de l'invention est donc de procurer un thyristor ayant une tension de déclenchement réduite. Un autre but de l'invention est de procurer un thyristor ayant une tension d'amorçage réduite, de façon à se prêter au fonctionnement avec une faible tension à l'intérieur. Un autre but de l'invention est de procurer un thyristor capable d'assurer la protection contre une tension ou un courant transitoire dans une boucle de décharge bidirectionnelle. Un autre but de l'invention est de procurer un thyristor pouvant être adapté à un processus de fabrication CMOS sans étapes de masquage supplémentaires, ayant une tension de déclenchement réduite. Pour atteindre les buts ci-dessus, conformément à un aspect de la présente invention, un thyristor conforme à l'invention comprend: un substrat semiconducteur ayant une première conductivité; une région de semiconducteur formée dans le substrat, ayant une seconde conductivité; une première région formée dans le substrat, ayant la première conductivité et étant espacée de la région de semiconducteur; une seconde région formée dans le substrat, ayant la seconde conductivité et étant espacée de la région de semiconducteur et de la première région; une troisième région formée dans le substrat, ayant la seconde conductivité et étant espacée de la région de semiconducteur et des première et seconde régions; une quatrième région formée dans la région de semiconducteur, ayant la seconde conductivité et étant connectée à la troisième région à travers un matériau conducteur; une cinquième région formée dans la région de semiconducteur, ayant la première conductivité et étant espacée de la quatrième région; et une sixième région formée dans la région de semiconducteur, ayant la seconde conductivité et étant espacée des quatrième et cinquième régions. Les première et seconde régions sont connectées à une première borne, et les cinquième et sixième régions sont connectées à une seconde borne. Une couche de grille est formée de façon à s'étendre au-dessus d'une surface entre les seconde et troisième régions, et elle est connectée à la première borne. Dans le cas o les troisième et quatrième régions ont la première conductivité, la quatrième région étant également connectée à la troisième région à travers un matériau conducteur, les première et seconde régions sont respectivement connectées aux première et seconde bornes, et les cinquième et sixième régions sont connectées à une troisième borne. La couche de grille, formée sur la surface entre les seconde et troisième régions et connectée à la première borne dans le cas ci-dessus, est remplacée par une couche de grille qui est formée sur une surface entre les quatrième et cinquième régions et est connectée à la troisième borne. Selon un autre aspect de l'invention, un thyristor comprend: un substrat semiconducteur ayant une première conductivité; une région de semiconducteur ayant une seconde conductivité; une première région formée dans le substrat, ayant la première conductivité; une seconde région formée dans le substrat, ayant la seconde conductivité; une troisième région formée dans la région de semiconducteur, ayant la seconde conductivité et étant espacée d'une distance prédéterminée d'une frontière entre le substrat et la région de semiconducteur; une quatrième région formée dans la région de semiconducteur, ayant la première conductivité; une cinquième région formée dans la région de semiconducteur, ayant la seconde conductivité; et une sixième région formée dans le substrat, la sixième région ayant la première conductivité et étant espacée d'une distance prédéterminée de la frontière entre le substrat et la région de semiconducteur. Lorsqu'un transitoire positif y entre, les première et seconde régions sont connectées à une première borne, et les quatrième et cinquième régions sont connectées à une seconde borne. Lorsqu'un transitoire négatif y entre, les première et seconde régions sont respectivement connectées aux première et seconde bornes, et les quatrième et cinquième régions sont connectées à la troisième borne. La présente invention procure en outre des chemins de décharge bidirectionnels pour la protection contre les décharges électrostatiques. Dans ce but, un thyristor comprend: un substrat semiconducteur ayant une première conductivité; un premier caisson formé dans le substrat, ayant une seconde conductivité; une première région formée dans le premier caisson, ayant la première conductivité; une seconde région formée dans le premier caisson, ayant la seconde conductivité et étant connectée à une première borne conjointement à la première région; un second caisson formé dans le substrat, en étant espacé du premier caisson; une troisième région formée dans le second caisson, ayant le second type de conductivité; une quatrième région formée dans le second caisson, ayant la première conductivité et étant connectée à une seconde borne conjointement à la troisième région. Dans le but d'abaisser la tension de déclenchement du thyristor de décharge bidirectionnel, le thyristor comprend en outre: une cinquième région formée dans le premier caisson, ayant la seconde conductivité et étant espacée d'une distance prédéterminée d'une frontière entre le substrat et le premier caisson, ou étant adjacente à cette frontière; et une sixième région formée dans le second caisson, ayant la seconde conductivité et étant espacée d'une distance prédéterminée d'une frontière entre le substrat et le second caisson. Les cinquième et sixième régions peuvent avoir facultativement la première conductivité. Selon un autre aspect, un thyristor comprend: un substrat semiconducteur ayant une première conductivité; un premier caisson formé dans le substrat, ayant une seconde conductivité; une première région formée dans le premier caisson, ayant la première conductivité; une seconde région formée dans le premier caisson, ayant la seconde conductivité et étant connectée à une tension d'alimentation conjointement à la première région; un second caisson formé dans le substrat, espacé du premier caisson, ou adjacent à celui-ci; une troisième région formée dans le second caisson, ayant la seconde conductivité; une quatrième région formée dans le second caisson, ayant la seconde conductivité et étant connectée à une plage de connexion d'entrée conjointement à la troisième région; une cinquième région s'étendant sur le premier caisson et le substrat, ayant la seconde conductivité; et une sixième région s'étendant sur le second caisson et le substrat, ayant la seconde conductivité. Selon encore un autre aspect pour le chemin de décharge bidirectionnel pour la protection contre les décharges électrostatiques, un thyristor comprend: un substrat semiconducteur ayant une première conductivité; un premier caisson formé dans le substrat, ayant une seconde conductivité; une première région formée dans le premier caisson, ayant la première conductivité; une seconde région formée dans le premier caisson, ayant la seconde conductivité et étant connectée à une première borne conjointement à la première région; un second caisson formé dans le substrat, étant espacé du premier caisson; une troisième région formée dans le second caisson, ayant la seconde conductivité; une quatrième région formée dans le second caisson, ayant la première conductivité et étant connectée à une seconde borne conjointement à la troisième région; une cinquième région formée dans le premier caisson, ayant la seconde conductivité et étant espacée d'une distance prédéterminée d'une frontière entre le substrat et le premier caisson; une sixième région formée dans le second caisson, ayant la seconde conductivité et étant espacée d'une distance prédéterminée d'une frontière entre le substrat et le second caisson; une septième région formée dans le substrat, ayant le premier type de conductivité et étant espacée d'une distance prédéterminée d'une frontière entre le substrat et le premier caisson; et une huitième région formée dans le substrat, ayant le premier type de conductivité et étant espacée d'une distance prédéterminée d'une frontière entre le substrat et le second caisson. Les buts, caractéristiques et avantages de l'invention indiqués ci-dessus, ainsi que d'autres, ressortiront de la description plus particulière de modes de réalisation préférés de l'invention, illustrés dans les dessins annexés dans lesquels des caractères de référence semblables désignent les mêmes éléments dans l'ensemble des différentes représentations. Les dessins ne sont pas nécessairement à l'échelle, l'accent étant mis plutôt sur l'illustration des principes de l'invention. Dans les dessins: les figures 1A et 1B sont des coupes de thyristors classiques pour la protection contre les décharges électrostatiques; les figures 2A et 2B sont des coupes de configurations de thyristors conformes à un premier mode de réalisation de l'invention; les figures 3A et 3B sont des coupes de configurations de thyristors conformes à un second mode de réalisation de l'invention; les figures 4A et 4B sont des coupes de configurations de thyristors conformes à un troisième mode de réalisation de l'invention; les figures 5A à 5C sont des coupes de configurations de thyristors conformes à un quatrième mode de réalisation de l'invention; et les figures 6A à 6E sont des coupes de configurations de thyristors ayant une structure symétrique pour la protection bidirectionnelle contre les décharges électrostatiques entre une plage de connexion d'entrée et une plage de connexion d'alimentation, et entre une plage de connexion d'entrée et une masse, conformément à l'invention. La description détaillée suivante porte sur les meilleurs modes que les inventeurs envisagent actuellement pour mettre en oeuvre l'invention. Il faut noter que la description de ces modes de réalisation préférés est simplement illustrative et qu'ils ne doivent pas être pris dans un sens limitatif. Les modes de réalisation pratiques de l'invention proposent plusieurs types de structures de thyristors qui sont disponibles pour des dispositifs de protection contre des décharges électrostatiques. Toutes les autres modifications par rapport à ces structures peuvent être réalisées avec des configurations variables dans le cadre de l'invention. Les figures 2A et 2B représentent des structures verticales réalisées conformément à un premier mode de réalisation de la présente invention, ayant une tension de déclenchement de l'ordre de moins de 30 V. La structure de la figure 2A est adaptée pour la protection contre un transitoire positif. En se référant à la figure 2A, on note qu'un caisson de type N 22 est formé dans un substrat de type P 21 et comprend des régions N+ (fortement dopées avec des impuretés de type N) 27 et 29, et une région P+ (fortement dopée avec des impuretés de type P) 28. Les régions P+ et N+, 28 et 29, sont connectées à une plage de connexion externe 20 par l'intermédiaire d'un matériau conducteur tel qu'un métal courant. La plage de connexion externe 20 peut être par exemple une plage de connexion d'entrée ou une plage de connexion de sortie. Une région N+ 27 dans le caisson 22 est connectée électriquement, par un matériau conducteur 31, à une région N+ 25 située à l'extérieur du caisson de type N 22 et formée dans le substrat 21. La région N+ 25 forme une structure MOS (métal-oxyde-semiconducteur) de type N conjointement à une autre région N+ 24 et une couche de grille 26. La région N+ 24 est formée dans le substrat 21 et elle est connectée électriquement à une plage de connexion VSS (une tension de substrat ou tension de masse) 10, conjointement à la couche de grille 26 et à une région P+ 23 qui est également formée dans le substrat 21. Avec la structure représentée sur la figure 2A, il peut être possible d'établir un modèle de circuit équivalent dans lequel le caisson de type N 22, la région P+ 28 et le substrat 21 fonctionnent respectivement comme une base, un émetteur et un collecteur d'un transistor bipolaire PNP Q2, tandis que le substrat 21, la région N+ 24 et le caisson de type N 22 fonctionnent comme une base, un émetteur et un collecteur d'un transistor bipolaire NPN Q1. Par conséquent, une jonction PNPN représentant un chemin de décharge pour l'écoulement d'un transitoire positif est établie à partir de la plage de connexion externe 20 vers la plage de connexion de Vss 10, ce chemin étant formé par la région P+ 28 / le caisson de type N 22 / le substrat de type P 21 / la région N+ 24. La référence Rsl représente une résistance parasite dans le substrat 21, entre le substrat 21 et la région P+ 23, tandis que Rs2 représente une résistance parasite dans le substrat 21, entre le substrat 21 et le caisson de type N 22. La référence Rwl représente une résistance parasite dans le caisson de type N, entre la région N+ 29 et le caisson de type N 22, tandis que Rw2 représente une résistance parasite dans le caisson de type N 22, entre le caisson de type N 22 et le substrat 21. On peut en outre faire fonctionner la région N+ 25 comme le collecteur du transistor bipolaire NPN Q2. Par conséquent, lorsqu'un transitoire positif est induit sur la plage de connexion externe 20, une jonction PN formée par la région P+ 28 et le caisson de type N 22 devient polarisée en sens direct, et une jonction NP formée par le caisson de type N 22 et le substrat 21 devient polarisée en sens inverse. A ce moment, une opération de claquage se produit à la jonction PN formée par le substrat 21 et la région N+ 25 connectée au caisson de type N 22 par l'intermédiaire de la région N+ 27. Du fait que la région N+ 25 est plus fortement dopée que le caisson de type N 22, une tension de claquage à la jonction à laquelle une régénération avec des paires électron-trou se produit, est plus faible que dans le cas o il n'y a pas la région N+ 25. L'abaissement de la tension de claquage a le même effet que l'abaissement de la tension de déclenchement du thyristor. En outre, la couche de grille 26, formée sur le canal entre les régions N+ 24 et 25, accélère la vitesse du processus de claquage, ce qui contribue à l'abaissement de la tension de déclenchement. La structure représentée sur la figure 2B est modifiée de façon similaire, afin de protéger un circuit intégré contre un transitoire négatif élevé. A la place des régions N+ 25 et 27, des régions P+ 33 et 34 sont formées respectivement dans le substrat 21 et le caisson de type N 22. Les deux régions P+ 33 et 34 sont connectées électriquement l'une à l'autre au moyen d'un matériau conducteur tel qu'un métal, et la région P+ 34 forme une structure MOS de type P conjointement à la région P+ 28 et à la couche de grille 35. La région P+ 23 formée dans le substrat 21 est connectée électriquement à la plage de connexion de VSS 10, et la région N+ 24, formée de façon similaire dans le substrat 21, est connectée électriquement à la plage de connexion externe 20. La région P+ 28, la région N+ 29 et la couche de grille 35 sont connectées électriquement en commun à la plage de connexion de VCC (tension d'alimentation) 30. La caractéristique du circuit de transistor équivalent avec la structure de la figure 2B est identique à celle de la figure 2A, à l'exception du fait que l'émetteur et la base du transistor bipolaire parasite Q2 sont respectivement couplés à VDD et VSS. Lorsqu'un transitoire négatif est appliqué à la plage de connexion externe 20, une jonction NP formée par la région N+ 24 et le substrat 21 devient polarisée en sens direct, et une jonction PN formée par le substrat 21 et le caisson de type N 22 devient polarisée en sens inverse. Un claquage se produit à une jonction PN formée par le caisson de type N 22 et la région P+ 34 connectée au substrat 21 par l'intermédiaire de la région P+ 33. Du fait que la région P+ 34 est plus fortement dopée que le substrat 21, une tension de claquage à la jonction (à laquelle une régénération avec des paires électron-trou se produit) est plus faible que dans le cas o il n'y a pas la région P+ 34, ce qui a pour effet d'abaisser la tension de déclenchement du thyristor. La couche de grille 35 formée sur le canal entre les régions P+ 34 et 28 accélère encore davantage la vitesse du processus de claquage, ce qui contribue à l'abaissement de la tension de déclenchement. Les structures représentées sur les figures 3A et 3B sont des versions modifiées des configurations des figures 2A et 2B. En se référant à la figure 3A, qui montre un thyristor de type N pour la protection contre un transitoire positif, on note qu'une région P+ 41 formée dans le substrat 21 est disposée le long de la région N+ 25, et en contact avec elle, cette dernière étant formée de façon semblable dans le substrat 21, comme décrit ci-dessus (on appelle ceci une structure "côte à côté"). La région N+ 25 est connectée électriquement par l'intermédiaire du matériau conducteur 31 à la région N+ 27 formée dans le caisson de type N 22. Excepté l'absence de la couche de grille 26, le mode de réalisation de la figure 3A a une configuration similaire à celle de la figure 2A. Par conséquent, un claquage se produit à la jonction PN entre la région P+ 41 et la région N+ 25 connectée électriquement à la région N+ 27 formée dans le caisson de type N 22. La tension de déclenchement du thyristor de la figure 3A peut être inférieure à celle de la figure 2A, du fait que le claquage se produit à la jonction PN formée par la région P+ 41 et la région N+ 25, en contact mutuel, tandis que le claquage sur la figure 2A se produit entre la région N+ 25 et le substrat 21. La figure 3B illustre un thyristor de type P qui est la structure complémentaire du thyristor de type N de la figure 3A, adapté pour la protection contre des transitoires négatifs. La région P+ 34 formée dans le caisson de type N 22 est connectée électriquement par l'intermédiaire du matériau conducteur 36 à la région P+ 33 formée dans le substrat 21, et une région N+ 47 supplémentaire est formée en contact avec la région P+ 34 dans le caisson de type N 22. La région P+ 23 formée dans le substrat 21 est connectée à la plage de connexion de VSS 10, et la région N+ 24 est connectée à la plage de connexion externe 20. Lorsqu'un transitoire négatif entre dans la plage de connexion externe 20, un claquage se produit à une jonction NP formée à la jonction de la région N+ 47 et de la région P+ 34, en contact mutuel, ce qui est à comparer à la configuration de la figure 2B dans laquelle le claquage se produit entre la région P+ 34 et le caisson de type N 22. Par conséquent, le niveau de tension de déclenchement résultant dans le thyristor de la figure 3B peut être inférieur à celui de la figure 2B. A titre de troisième mode de réalisation, les figures 4A et 4B montrent des architectures supplémentaires du thyristor qui conduisent à une tension de déclenchement inférieure. En se référant à la figure 4A, qui correspond à un thyristor pour la protection contre un transitoire positif, on note qu'une couche de grille 51 est formée sur les surfaces du substrat 21 et du caisson de type N 22, et entre les régions N+ 24 et 52. La région N+ 52 est formée dans le caisson de type N 22, en étant placée relativement près de la frontière entre le caisson de type N 22 et le substrat 21. La couche de grille 51 est connectée à la plage de connexion de VSS 10, conjointement aux régions P+ et N+ 23 et 24, tandis que les régions P+ et N+ 28 et 29 sont connectées à la plage de connexion externe 20. Il n'y a pas de connexion de polarisation à la région N+ 52. La couche de grille 51 fait en sorte qu'un claquage à la jonction entre le caisson de type N 22 (ou la région N+ 52) et le substrat 21 se produise à une tension inférieure à celle du cas classique (de la figure 1). En se référant à l'illustration de la figure 4B, on note que pour un thyristor de type P. ayant une configuration prévue pour la protection contre un transitoire négatif, la couche de grille 57 est formée sur les surfaces du substrat 21 et du caisson de type N 22 et entre les régions P+ 55 et 56. La région P+ 55 est formée dans le substrat 21, relativement près de la frontière entre le caisson de type N 22 et le substrat 21. La couche de grille 57 est connectée à la plage de connexion de VCC , conjointement aux régions P+ et N+, 56 et 29. La région P+ 23 est connectée à la plage de connexion de VSS 10 et la région N+ 24 est connectée à la plage de connexion externe à laquelle le transitoire négatif serait appliqué. Il n'y a pas de connexion de polarisation à la région P+ 55. Avec une fonction similaire à celle de la couche de grille 51 de la configuration de la figure 4A, la couche de grille 57 sur la figure 4B fait en sorte qu'un claquage à la jonction entre le substrat 21 (ou la région P+ 55) et le caisson de type N 22 se produise à une plus faible tension que dans le cas classique (de la figure 1). On peut noter que les configurations des figures 2B, 3B et 4B sont proposées pour protéger une puce de circuit intégré contre un transitoire négatif, et la région P+ 23 formée dans le substrat 21 est connectée à la plage de connexion de VSS 10, et la région N+ 24 est connectée à la plage de connexion externe 20. Cette connexion a pour but d'éviter un courtcircuit entre le substrat 21 et la plage de connexion externe 20. Les figures 5A à 5C illustrent des structures à thyristor de protection conformes à un quatrième mode de réalisation de la présente invention, accomplissant l'abaissement de leur tension de déclenchement par le réglage d'une distance entre une frontière caisson-substrat et une région N+ ou une région P+. En se référant à la figure 5A, on note qu'une région P+ 61 et une région N+ 62 sont respectivement formées dans le substrat 21 et le caisson de type N 22, relativement près de la frontière caisson-substrat X, et sur des côtés opposés de celle-ci. La distance A entre les régions P+ et N+, 61 et 62, devient un paramètre utilisé pour déterminer la tension de claquage résultante à la jonction PN entre elles, et il est approprié de la fixer dans la plage de 1 à 1,2 Mm pour obtenir une tension de déclenchement inférieure à 30 V. Il n'y a pas de connexion de polarisation à la région P+ 61 et la région N+ 62. La région P+ 23 et la région N+ 24, formées dans le substrat 21, sont connectées à la plage de connexion de VSS 10, tandis que la région P+ 28 et la région N+ 29 formées dans le caisson de type N 22, sont connectées à la plage de connexion externe 20. Un claquage se produit à la jonction polarisée en inverse qui est formée entre la région N+ 62 et la région P+ 61, lorsqu'un transitoire positif est appliqué à la plage de connexion externe 20. En considérant qu'une tension de déclenchement est variable en fonction de la distance A (plus la distance A est faible, plus la tension de déclenchement est basse), la distance A pourrait être réglée à une valeur optimale dans le but d'obtenir une tension de déclenchement basse, au moins inférieure à 30 V. Sur les figures 5B et 5C, une région parmi la région N+ 62 et la région P+ 61 est formée respectivement dans le caisson de type N 22 et le substrat 21, en étant espacée de la frontière caisson-substrat X d'une distance B de l'ordre de 0,5 à 0,6 pm (c'est-à-dire la moitié de la distance A sur la figure 5A). Lorsqu'un transitoire positif entre dans la plage de connexion externe 20, un claquage se produit à la jonction entre la région N+ 62 et le substrat 21 sur la figure 5B, et à la jonction entre le caisson de type N 22 et la région P+ 61 sur la figure 5C, respectivement. Bien que les figures 5A à 5C illustrent des structures de thyristors pour la protection contre un transitoire positif, il est possible de transformer ces configurations en connexions structurales correspondant à la protection contre un transitoire négatif, en connectant en commun la région P+ 28 et la région N+ 29 à la plage de connexion de VCC 30, et en connectant la région P+ 23 et la région N+ 24 respectivement à la plage de connexion de VSS 10 et à la plage de connexion externe 20, de la manière représentée sur les figures 2B, 3B ou 4B. Les figures 6A à 6E illustrent diverses autres structures de thyristors qui sont symétriques par rapport à un axe vertical C, et qui ont une boucle de décharge bidirectionnelle dans laquelle la protection contre les décharges électrostatiques est disponible entre la plage de connexion externe 20 et la plage de VCC 30, ainsi qu'entre la plage de connexion externe 20 et la plage de VSS 10, en étant accompagnées d'une plus faible tension de déclenchement de ces structures. Premièrement, en se référant aux figures 6A et 6B, on note que les régions P+ et N+, 28 et 29, sont formées dans le caisson de type N 22 (ou le premier caisson de type N) et sont connectées en commun à la plage de connexion de VCC 30 (ou à la plage de connexion externe 20 dans le cas de la protection contre un transitoire positif). En plus du caisson du type N 22, un autre caisson de type N 72 (ou le second caisson de type N) est formé dans une autre zone du substrat 21, en étant symétrique du caisson de type N 22 par rapport à l'axe vertical C. Des régions N+ et P+, 73 et 74, sont formées dans le caisson de type N 72 et sont connectées en commun à la plage de connexion externe 20 (plage de connexion de VSS 10 dans le cas de la protection contre un transitoire positif). Lorsque le transitoire négatif entre à l'intérieur, un chemin de décharge pour dissiper un transitoire négatif est établi à partir de la plage de connexion externe 20 vers la plage de connexion de VCC 30, et ce chemin est formé par la région N+ 73 / le caisson N 72 / le substrat 21 / le caisson N 22 / la région P+ 28. Lorsque le transitoire positif entre à l'intérieur, un chemin de décharge pour dissiper un transitoire positif est établi à partir de la plage de connexion externe 20 vers la plage de connexion de VSS 10, et ce chemin est formé par la région P+ 28 / le caisson N 22 / le substrat 21 / le caisson N 72 / la région N+ 73. Dans le but d'abaisser la tension de déclenchement du thyristor, la région N+ 75 est formée de façon à s'étendre à travers la frontière du substrat 21 et de la couche de type N 22 et, de façon symétrique, la région N+ 76 est formée de façon à s'étendre à travers la frontière du substrat 21 et du caisson de type N 72. Du fait que le caisson de type N 72 isole la région P+ 74 par rapport au substrat 21, il n'y a pas de formation d'un court-circuit entre la région P+ 74 et le substrat 21, même lorsqu'un transitoire négatif entre à travers la plage de connexion externe 20. Comme décrit ci-dessus, il est possible de substituer aux régions N+ 75 et 76 des régions P+ 78 et 79, comme représenté sur la figure 6C, de façon à obtenir la tension de déclenchement inférieure. Sur la figure 6B, la région N+ 77 est formée dans le caisson de type N 72, en étant espacée de la distance B par rapport à la frontière entre le caisson de type N 72 et le substrat 21, comme l'est la région N+ 62 formée dans le caisson de type N 22. On peut bien voir que la structure dans le caisson de type N (22 ou 72) est similaire à celle représentée sur la figure 5B, et que les côtés gauche et droit sont symétriques l'un de l'autre. La figure 6D montre une modification symétrique de la configuration de la figure 6B, pour le placement de la région P+ 61 par rapport au caisson N+ 22, comme représenté sur la figure 5C. La région P+ 81 est formée dans le substrat 21, en étant espacée de la distance B par rapport à la frontière entre le caisson de type N 72 et le substrat 21. La figure 6E est une configuration symétrique combinant les caractéristiques des figures 6B et 6D. Dans cette configuration, les régions N+ et P+, 76 et 81, sont respectivement formées dans le caisson de type N 72 et le substrat 21, et sont espacées l'une de l'autre de la distance A. De façon similaire, les régions N+ et P+, 62 et 61, sont respectivement formées dans le caisson de type N 22 et le substrat 21, et sont espacées l'une de l'autre de la distance A. Le placement des régions N+ et P+ 76, 81 et 62, 61 est symétrique par rapport à l'axe C. Comme décrit ci-dessus, la présente invention procure des structures de thyristors perfectionnées qui sont capables de réduire la tension de déclenchement. Il est possible d'avoir de la souplesse dans le réglage de la tension de déclenchement résultante (par exemple comme représenté sur les figures 5A à 5C). De plus, la protection contre les décharges électrostatiques peut être accomplie dans un chemin de décharge bidirectionnel, à la fois pour des transitoires positifs (par exemple entre la plage de connexion externe et la plage de connexion de VSS) et négatifs (par exemple entre la plage de connexion externe et la plage de connexion de VCC). En outre, du fait que les régions actives et les couches de grille, qui sont employées pour abaisser la tension de déclenchement du thyristor sur les figures 2A à 6E, peuvent être formées conjointement à d'autres régions actives classiques, au moyen d'un processus de fabrication CMOS standard, il n'est pas nécessaire de prévoir des étapes de masquage supplémentaires pour réaliser les structures mentionnées ci-dessus, dans le but de diminuer la tension de déclenchement. Il va de soi que de nombreuses modifications peuvent être apportées au dispositif et au procédé décrits et représentés, sans sortir du cadre de l'invention. REVENDICATIONS 1. Dispositif à semiconducteur, caractérisé en ce qu'il comprend: un substrat semiconducteur (21) ayant une première conductivité; une région de semiconducteur (22) formée dans le substrat (21), ayant une seconde conductivité; une première région (23) formée dans le substrat (21), ayant la première conductivité; une seconde région (24) formée dans le substrat (21) ayant la seconde conductivité; une troisième région (27) formée dans la région de semiconducteur (22), ayant la seconde conductivité et étant espacée d'une frontière entre le substrat (21) et la région de semiconducteur (22); une quatrième région (28) formée dans la région de semiconducteur (22), ayant la première conductivité; et une cinquième région (29) formée dans la région de semiconducteur (22), ayant la seconde conductivité; et dans lequel la première région (23) et la seconde région (24) sont connectées à une première borne (10), et les quatrième (28) et cinquième (29) régions sont connectées à une seconde borne (20). 2. Dispositif à semiconducteur selon la revendication 1, caractérisé en ce qu'il comprend en outre une couche de grille (26) formée sur une surface entre la seconde région (24) et la troisième région (27) et étant connectée à la première borne (10). 3. Dispositif à semiconducteur selon la revendication 1, caractérisé en ce qu'il comprend en outre une sixième région (25) formée dans le substrat (21), ayant la seconde conductivité et étant espacée de la région de semiconducteur (22), de la première région (23) et de la seconde région (24), et étant connectée à la troisième région (27) au moyen d'un matériau conducteur (31). 4. Dispositif à semiconducteur selon la revendication 3, caractérisé en ce qu'il comprend en outre une couche de grille (26) formée sur une surface entre la seconde région (24) et la sixième région (25) et connectée à la première borne (10). 5. Dispositif à semiconducteur selon la revendication 3, caractérisé en ce qu'il comprend en outre une septième région (41) formée dans le substrat (21), la septième région (41) ayant la première conductivité et étant adjacente à la sixième région (25). 6. Dispositif à semiconducteur selon la revendication 1, caractérisé en ce qu'il comprend en outre une sixième région (33) formée dans le substrat (21), ayant la première conductivité et étant espacée de la région de semiconducteur (22), de la première région (23) et de la seconde région (24). 7. Dispositif à semiconducteur, caractérisé en ce qu'il comprend: un substrat semiconducteur (21) ayant une première conductivité; une région de semiconducteur (22) formée dans le substrat (21), ayant une seconde conductivité; une première région (23) formée dans le substrat (21), ayant la première conductivité; une seconde région (24) formée dans le substrat (21), ayant la seconde conductivité; une troisième région (33) formée dans le substrat, ayant la première conductivité et étant espacée d'une frontière entre le substrat (21) et la région de semiconducteur (22) ; une quatrième région (28) formée dans la région de semiconducteur (22), ayant la première conductivité; et une cinquième région (29) formée dans la région de semiconducteur (22), ayant la seconde conductivité; et dans lequel la première région (23) est connectée à une première borne (10), et la seconde région (24) est connectée à une seconde borne (20) et la quatrième région (28) et la cinquième région (29) sont connectées à une troisième borne (30). 8. Dispositif à semiconducteur selon la revendication 7, caractérisé en ce que la première borne (10) est connectée à la seconde borne (20). 9. Dispositif à semiconducteur selon la revendication 7, caractérisé en ce qu'il comprend en outre une couche de grille (35) formée sur une surface entre la troisième région (33) et la quatrième région (28) et connectée à la troisième borne (30) par l'intermédiaire d'un matériau conducteur. 10. Dispositif à semiconducteur selon la revendication 7, caractérisé en ce qu'il comprend en outre une sixième région (34) formée dans la région de semiconducteur (22), ayant le premier type de conductivité, et étant espacée de la frontière entre la région de semiconducteur (22) et le substrat (21), de la quatrième région (28) et de la cinquième région (29), et étant connectée à la troisième région (33). 11. Dispositif à semiconducteur selon la revendication 10, caractérisé en ce qu'il comprend en outre une couche de grille (35) formée sur une surface entre la sixième région (34) et la quatrième région (28) et connectée à la troisième borne (30) par l'intermédiaire d'un matériau conducteur. 12. Dispositif à semiconducteur selon la revendication 10, caractérisé en ce qu'il comprend en outre une septième région (47) formée dans la région de semiconducteur (22) en position adjacente à la sixième région (34), ayant la seconde conductivité. 13. Dispositif à semiconducteur caractérisé en ce qu'il comprend: un substrat semiconducteur (21) avec une première conductivité; un premier caisson (22) formé dans le substrat (21), ayant une seconde conductivité; une première région (28) formée dans le premier caisson (22), ayant la première conductivité; une seconde région (29) formée dans le premier caisson (22), ayant la seconde conductivité et étant connectée à une première borne (30 (20)) conjointement à la première région (28); un second caisson (72) formé dans le substrat (21), en étant séparé du premier caisson (22), ayant la seconde conductivité; une troisième région (73) formée dans le second caisson (72), ayant la seconde conductivité; et une quatrième région (74) formée dans le second caisson (72), ayant la seconde conductivité et étant connectée à une seconde borne (20 (10)) conjointement à la troisième région (73). 14. Dispositif à semiconducteur selon la revendication 13, caractérisé en ce que la première borne (30 (20)) est une borne de tension d'alimentation, et la seconde borne (20 (10)) est une borne de signal d'entrée/sortie. 15. Dispositif à semiconducteur selon la revendication 13, caractérisé en ce que la première borne (30 (20)) est une borne de masse, et la seconde borne (20 (10)) est une borne de signal d'entrée/sortie. 16. Dispositif à semiconducteur selon la revendication 13, caractérisé en ce qu'il comprend en outre: une cinquième région (75, 78) s'étendant sur le premier caisson (22) et le substrat (21); et une sixième région (76, 79) s'étendant sur le second caisson (72) et le substrat (21), ayant une conductivité semblable à celle de la cinquième région (75, 78). 17. Dispositif à semiconducteur selon la revendication 16, caractérisé en ce que les cinquième et sixième régions (78, 79) ont la première conductivité. 18. Dispositif à semiconducteur selon la revendication 16, caractérisé en ce que les cinquième et sixième régions (75, 76) ont la seconde conductivité. 19. Dispositif à semiconducteur, caractérisé en ce qu'il comprend: un substrat semiconducteur (21) ayant une première conductivité; un premier caisson (22) formé dans le substrat (21), ayant une seconde conductivité; une première région (28) formée dans le premier caisson (22), ayant la première conductivité; une seconde région (29) formée dans le premier caisson (22), ayant la seconde conductivité et étant connectée à une première borne (30 (20)) conjointement à la première région (28); un second caisson (72) formé dans le substrat (21), étant espacé du premier caisson (22), et ayant la seconde conductivité; une troisième région (73) formée dans le second caisson (72), ayant la seconde conductivité; une quatrième région (74) formée dans le second caisson (72), ayant la seconde conductivité et étant connectée à une seconde plage de connexion de borne (20 (10)) conjointement à la troisième région (73); une cinquième région (62) formée dans le premier caisson (22) en étant espacée d'une distance prédéterminée (B) par rapport à une première frontière entre le substrat (21) et le premier caisson (22), ayant la seconde conductivité; et une sixième région (77) formée dans le second caisson (72) en étant espacée de la distance prédéterminée (B) par rapport à une seconde frontière entre le substrat (21) et le second caisson (72), ayant la seconde conductivité. 20. Dispositif à semiconducteur selon la revendication 19, caractérisé en ce que la première borne (30 (20)) est une borne de tension d'alimentation et la seconde borne (20 (10)) est une borne de signal d'entrée/sortie. 21. Dispositif à semiconducteur selon la revendication 19, caractérisé en ce que la première borne (30 (20)) est une borne de masse et la seconde borne (20 (10)) est une borne de signal d'entrée/sortie. 22. Dispositif à semiconducteur, caractérisé en ce qu'il comprend: un substrat semiconducteur (21) ayant une première conductivité; un premier caisson (22) formé dans le substrat (21), ayant une seconde conductivité; une première région (28) formée dans le premier caisson (22), ayant la première conductivité; une seconde région (29) formée dans le premier caisson (22), ayant la seconde conductivité et étant connectée à une première borne (30 (20)) conjointement à la première région (28); un second caisson (72) formé dans le substrat (21), en étant espacé du premier caisson (22), ayant la seconde conductivité; une troisième région (73) formée dans le second caisson (72), ayant la seconde conductivité; une quatrième région (74) formée dans le second caisson (72), ayant la première conductivité et étant connectée à une seconde borne (20 (10)) conjointement à la troisième région (73); une cinquième région (61) formée dans le substrat (21), ayant la première conductivité et étant espacée d'une première distance prédéterminée (B) par rapport à une première frontière entre le substrat et le premier caisson (22); et une sixième région (81) formée dans le substrat (21), ayant la première conductivité et étant espacée de la première distance prédéterminée (B) par rapport à une seconde frontière entre le substrat (21) et le second caisson (72). 23. Dispositif à semiconducteur selon la revendication 22, caractérisé en ce qu'il comprend en outre: une septième région (62) formée dans le premier caisson (22), ayant la seconde conductivité et étant espacée d'une seconde distance prédéterminée par rapport à la première frontière entre le substrat (21) et le premier caisson (22); et une huitième région (76) formée dans le second caisson (72), ayant la seconde conductivité et étant espacée de la seconde distance prédéterminée par rapport à la seconde frontière entre le substrat (21) et le second caisson (72). 24. Dispositif à semiconducteur selon la revendication 22, caractérisé en ce que la première borne (30 (20) est une borne de tension d'alimentation et la seconde borne (20 (10)) est une borne de signal d'entrée/sortie. 25. Dispositif à semiconducteur selon la revendication 22, caractérisé en ce que la première borne (30 (20)) est une borne de masse et la seconde borne (20 (10)) est une borne de signal d'entrée/sortie.