Brevet FR2811166A1 — publié le 20020104

I Procédé et dispositif de synthèse de fréquence au moyen d'une boucle à phase asservie La présente invention concerne le domaine de la synthèse de fréquences, en particulier à des fins de modulation et de démodulation de signaux, et a pour objet un procédé et un dispositif de synthèse de fréquence utilisant une boucle à phase asservie et présentant un temps de verrouillage de phase réduit. On connaît déjà de nombreux procédés et dispositifs réalisant, notamment par l'intermédiaire d'une boucle asservie en phase, la synthèse de fréquences en fournissant un signal de sortie dont la fréquence est un multiple entier de la fréquence d'un signal de référence. Dans ces procédés et dispositifs, le signal de sortie est, normalement après division en fréquence, comparé à un signal de référence et la différence de phase utilisée pour piloter la sortie. Généralement, le signal de sortie est généré par un oscillateur contrôlé en tension (VCO) auquel est appliqué, après filtrage, le signal de sortie du comparateur de phase en tant que signal d'entrée de commande en fréquence. Ces procédés et dispositifs trouvent notamment application dans les modules d'émission et de réception des systèmes de communication, en particulier de radiocommunication, en tant que moyens pour changer de canaux d'émission ou de réception. Plus récemment ont été développés des synthétiseurs de fréquence intégrant des diviseurs fractionnaires de fréquences dans leur boucle à phase asservie et permettant virtuellement de fournir n'importe quelle fréquence en signal de sortie. Lors des changements de canal, il y a lieu de modifier la fréquence du signal de sortie et donc de verrouiller la boucle à asservissement de phase sur ladite nouvelle fréquence. Ces procédures de changements de fréquence et de verrouillage entraînent des délais d'attente non négligeables, une consommation inutile d'énergie et un inconfort d'utilisation gênant. Pour réduire la durée de ces procédures, il a notamment été proposé de mettre en oeuvre une boucle à phase asservie à division fractionnaire, avec une variation de la bande de fréquence de coupure et utilisant la précharge d'une capacité antérieure. Toutefois, cette solution est difficile et délicate à réaliser, nécessite des sorties supplémentaires et une surface d'implémentation additionnelle et entraîne d'avantage de consommation énergétique. La présente invention a notamment pour but de pallier les inconvénients précités et de proposer une solution autorisant une amélioration importante du temps de verrouillage mettant en oeuvre une boucle asservie en phase fractionnaire, sans génération de parasites nuisibles en environnement radio. A cet effet, la présente invention a pour un objet un procédé de synthèse de fréquence au moyen d'une boucle à phase asservie, comportant un comparateur de phase, comprenant notamment une étape de commutation d'un mode de fonctionnement à division fréquentielle fractionnaire en un mode de fonctionnement à division fréquentielle entière après écoulement du temps ou délai de stabilisation en fonctionnement de ladite boucle, procédé caractérisé en ce qu'il consiste à opérer ladite commutation de modes de fonctionnement en masquant ou en supprimant périodiquement une partie des impulsions des signaux de référence et de comparaison avant leur application aux entrées du comparateur de phase. Elle a également pour objet un dispositif synthétiseur de fréquence à boucle à phase asservie, comprenant un générateur dont la fréquence contrôlée du signal de sortie est fonction du signal délivré par un comparateur de phase dont les entrées recçoivent un signal de référence et un signal de comparaison issu d'une chaîne de rétroaction reliant la sortie dudit générateur à fréquence contrôlée à l'une des entrées dudit comparateur de phase et intégrant un diviseur de fréquence fractionnaire, caractérisé en ce qu'il comprend également un générateur de signaux de masquage ou de suppression appliqués, en tant que signaux de commande ou d'autorisation, à des circuits discriminateurs ou filtrants montés en série, I'un, dans la ligne de transmission du signal de référence et, I'autre, dons la chaîne de rétroaction immédiatement en amont des entrées correspondantes du comparateur de phase, la commutation d'un mode de fonctionnement en boucle à phase asservie à division fréquentielle fractionnaire en un mode de fonctionnement en boucle à phase asservie à division fréquentielle entière étant réalisée par application desdits signaux de masquage ou de suppression. L'idée de base de la présente invention réside dans la commutation d'une boucle asservie en phase à division fractionnaire (sans implémentation additionnelle) en une boucle asservie en phase traditionnelle (à division entière) après le délai de stabilisation, avec ou sans modification de la bande passante de ladite boucle à phase asservie, et, en tout état de cause, sans génération de parasites. La solution proposée par l'invention entraîne le masquage de certaines impulsions, de telle manière que le comparateur de phase soit activé comme dans une boucle à phase asservie traditionnelle, ce après un certain délai. L'invention sera mieux comprise, grâce à la description ci-après, qui se rapporte à un mode de réalisation préféré, donné à titre d'exemple non limitatif, et expliqué avec référence aux dessins schématiques annexés, dans lesquels: la figure i est un schéma blocs synoptique d'un dispositif synthétiseur de fréquence selon l'invention, la figure 2 représente les chronogrammes des signaux de référence, de comparaison et de masquage avant commutation (mode de fonctionnement en boucle asservie fractionnaire), et, la figure 3 représente les chronogrammes des signaux de référence, de comparaison et de masquage après commutation (mode de fonctionnement en boucle asservie classique). La présente invention concerne un procédé de synthèse de fréquence au moyen d'une boucle à phase asservie 2, comportant un comparateur de phase 3, comprenant notamment une étape de commutation d'un mode de fonctionnement à division fréquentielle fractionnaire en un mode de fonctionnement à division fréquentielle entière après écoulement du temps ou délai de stabilisation en fonctionnement de ladite boucle 2. Conformément à l'invention, ladite commutation de mode de fonctionnement est réalisée en masquant ou en supprimant périodiquement une partie des impulsions des signaux de référence Sref et de comparaison Scomp avant leur application aux entrées du comparateur de phase 3. Préférentiellement, ledit masquage ou ladite suppression débute après un délai prédéterminé (pouvant être déterminé préalablement, en terme de valeur optimale, par expérimentation et ajusté par réglage), dans une fraction du temps alloué pour le verrouillage de la boucle à phase asservie 2. L'invention vise donc à tirer partie du nombre beaucoup plus important d'impulsions appliqué au comparateur de phase 3 dans le mode de fonctionnement à boucle à asservissement en phase (PLL) à division fractionnaire, pour réaliser le verrouillage de la boucle plus rapidement, sans avoir à supporter les inconvénients liés à l'implémentation et à la mise en oeuvre d'une telle boucle à division fractionnaire. En effet, comme le montre notamment une comparaison des chronogrammes des figures 2 et 3, I'ensemble des impulsions des signaux Scomp et Sref présentes dans le mode de fonctionnement en PLL classique sont déjà présentes dans ces signaux dans le mode de fonctionnement en PLL à division fractionnaire, le passage du second mode au premier s'effectuant par simple application d'un masque ne conservant que les impulsions nécessaires dans ledit second mode de fonctionnement. O10 Selon un mode de réalisation préféré de l'invention, le masquage ou la suppression est réalisé(e) par génération d'un signal Smask opérant un filtrage des ou une discrimination parmi les impulsions du signal de référence Sref et du signal de comparaison Scomp issu de la chaîne de rétroaction 2' de ladite boucle à phase asservie 2. Conformément à une première variante de réalisation, le signal Smask de masquage ou de suppression consiste en un signal à deux états et est appliqué, en tant que signal de commande de passage ou d'autorisation de passage, à des circuits 4, 4' formant verrous de transfert et montés en série dans la ligne de transmission du signal de référence Sref et dans la chaîne de rétroaction 2' immédiatement en amont des entrées du comparateur de phase 3. Conformément à une second mode de réalisation, le signal Smask de masquage ou de suppression consiste en un signal à deux états et est appliqué, éventuellement après inversion, à l'une des entrées de circuits ET 4, 4' montés en série, I'un, dans la ligne de transmission du signal de référence Sref et, I'autre, dans la chaîne de rétroaction 2' et dont les sorties sont connectées aux entrées du comparateur de phase 3, les autres entrées desdits circuits ET 4, 4' recevant respectivement le signal de référence Sref et le signal de comparaison Scomp issu de la chaîne de rétroaction 2'. La présente invention a également pour objet, comme le montre la figure 1 des dessins annexés, un dispositif 1 synthétiseur de fréquence à boucle à phase asservie 2, comprenant un générateur 5 (par exemple du type VCO) dont la fréquence contrôlée du signal de sortie est fonction du signal délivré par un comparateur de phase 3 dont les entrées reçoivent un signal de référence Sref et un signal de comparaison Scomp issu d'une chaîne de rétroaction 2' reliant la sortie dudit générateur à fréquence contrôlée 5 à l'une des entrées dudit comparateur de phase 3 et intégrant un diviseur de fréquence fractionnaire 6. Ce dispositif 1 est caractérisé en ce qu'il comprend également un générateur 7 de signaux de masquage ou de suppression Smask appliqués, en tant que signaux de commande ou d'autorisation, à des circuits discriminateurs ou filtrants 4, 4' montés en série, I'un, dans la ligne de transmission du signal de référence Sref et, I'autre, dans la chaîne de rétroaction 2' immédiatement en amont des entrées correspondantes du comparateur de phase 3, la commutation d'un mode de fonctionnement en boucle à phase asservie à division fréquentielle fractionnaire en un mode de fonctionnement en boucle à phase asservie à division fréquentielle entière étant réalisée par application desdits signaux de masquage ou de suppression Smask. Selon un mode de réalisation préféré de l'invention, le générateur 7 de signaux de masquage ou de suppression Smask délivre un signal à deux états ou carré, après un délai prédéterminé, dans une fraction du temps alloué pour le verrouillage de la boucle à phase asservie 2, ledit signal de masquage ou de suppression Smask étant réglable en termes de rapport cyclique. Le dispositif 1 fonctionnera par conséquent, durant une phase transitoire de verrouillage, avec une boucle asservie en phase à division fractionnaire et, pendant le régime permanent, avec une boucle asservie en phase traditionnelle calée sur la fréquence souhaitée au niveau du signal de sortie Sout. Pour assurer la synchronisation du fonctionnement des différents circuits constitutifs du dispositif 1, durant les phases de stabilisation, de verrouillage, de commutation et de fonctionnement permanent, le signal de référence Sref est appliqué, en tant que signal de séquencement, au générateur 7 de signaux de masquage ou de suppression Smask et au diviseur de fréquence fractionnaire 6. En outre, un signal Ssettim d'indication de l'intervalle de temps alloué au verrouillage de la boucle à phase asservie 2 est délivré audit générateur 7 de signaux de masquage ou de suppression Smask et à un module [pompe à charge 8 / filtre intégrateur 9] monté entre la sortie du comparateur de phase 3 et l'entrée du générateur 5 du signal de sortie Sout dudit dispositif 1. Les circuits discriminateurs ou filtrants 4, 4' peuvent, par exemple, consister en des circuits formant verrous de transfert ou en des portes logiques, par exemple du ET ou OU. L'invention concerne également un terminal mobile de radiotélécommunication, comportant un dispositif synthétiseur de fréquence 1 tel que décrit ci-dessus et mettant en oeuvre le procédé précité. Bien entendu, I'invention n'est pas limitée au mode de réalisation décrit et représenté aux dessins annexés. Des modifications restent possibles, notamment du point de vue de la constitution des divers éléments ou par substitution d'équivalents techniques, sans sortir pour autant du domaine de protection de l'invention. REVENDICATIONS 1. Procédé de synthèse de fréquence au moyen d'une boucle à phase asservie, comportant un comparateur de phase, comprenant notamment une étape de commutation d'un mode de fonctionnement à division fréquentielle fractionnaire en un mode de fonctionnement à division fréquentielle entière après écoulement du temps ou délai de stabilisation en fonctionnement de ladite boucle, procédé caractérisé en ce qu'il consiste à opérer ladite commutation de modes de fonctionnement en masquant ou en supprimant périodiquement une partie des l0 impulsions des signaux de référence (Sref) et de comparaison (Scomp) avant leur application aux entrées du comparateur de phase (3). 2. Procédé selon la revendication 1, caractérisé en ce que ledit masquage ou ladite suppression débute après un délai prédéterminé, dans une fraction du temps alloué pour le verrouillage de la boucle à phase asservie (2). 3. Procédé selon l'une quelconque des revendications 1 et 2, caractérisé en ce que le masquage ou la suppression est réalisé(e) par génération d'un signal (Smask) opérant un filtrage des ou une discrimination parmi les impulsions du signal de référence (Sref) et du signal de comparaison (Scomp) issu de la chaîne de rétroaction (2') de ladite boucle à phase asservie (2). 4. Procédé selon la revendication 3, caractérisé en ce que le signal (Smask) de masquage ou de suppression consiste en un signal à deux états et est appliqué, éventuellement après inversion, à l'une des entrées de circuits ET (4, 4') montés en série, I'un, dans la ligne de transmission du signal de référence (Sref) et, I'autre, dans la chaîne de rétroaction (2') et dont les sorties sont connectées aux entrées du comparateur de phase (3), les autres entrées desdits circuits ET (4, 4') recevant respectivement le signal de référence (Sref) et le signal de comparaison (Scomp) issu de la chaîne de rétroaction (2'). 5. Dispositif synthétiseur de fréquence à boucle à phase asservie, comprenant un générateur dont la fréquence contrôlée du signal de sortie est fonction du signal délivré par un comparateur de phase dont les entrées reçoivent un signal de référence et un signal de comparaison issu d'une chaîne de rétroaction reliant la sortie dudit générateur à fréquence contrôlée à l'une des entrées dudit comparateur de phase et intégrant un diviseur de fréquence fractionnaire, caractérisé en ce qu'il comprend également un générateur (7) de signaux de masquage ou de suppression (Smask) appliqués, en tant que signaux de commande ou d'autorisation, à des circuits discriminateurs ou filtrants (4, 4') montés en série, I'un, dans la ligne de transmission du signal de référence (Sref) et, I'autre, dans la chaîne de rétroaction (2') immédiatement en amont des entrées correspondantes du comparateur de phase (3), la commutation d'un mode de fonctionnement en boucle à phase asservie à division fréquentielle fractionnaire en un mode de fonctionnement en boucle à phase asservie à division fréquentielle entière étant réalisée par application desdits signaux de masquage ou de suppression (Smask). 6. Dispositif selon la revendication 5, caractérisé en ce que le générateur (7) de signaux de masquage ou de suppression (Smask) délivre un signal à deux états ou carré, après un délai prédéterminé, dans une fraction du temps alloué pour le verrouillage de la boucle à phase asservie (2). 7. Dispositif selon l'une quelconque des revendications 5 et 6, caractérisé en ce que le signal de référence (Sref) est appliqué, en tant que signal de séquencement, au générateur (7) de signaux de masquage ou de suppression (Smask) et au diviseur de fréquence fractionnaire (6) et en ce qu'un signal (Ssettim) d'indication de l'intervalle de temps alloué au verrouillage de la boucle à phase asservie (2) est délivré audit générateur (7) de signaux de masquage ou de suppression (Smask) et à un module [pompe à charge (8) / filtre intégrateur (9)] monté entre la sortie du comparateur de phase (3) et l'entrée du générateur (5) du signal de sortie (Sout) dudit dispositif (1). 8. Dispositif selon l'une quelconque des revendications 5 à 7, caractérisé en ce que les circuits discriminateurs ou filtrants (4, 4') consistent en des circuits formant verrous de transfert. 9. Dispositif selon l'une quelconque des revendications 5 à 7, caractérisé en ce que les circuits discriminateurs ou filtrants (4, 4') consistent en des portes logiques. 10. Dispositif selon l'une quelconque des revendications 6 à 9, caractérisé en ce que le signal de masquage ou de suppression (Smask) est réglable en termes de rapport cyclique. 11. Terminal mobile de radiotélécommunication, caractérisé en ce qu'il comporte un dispositif synthétiseur de fréquence (1) selon l'une quelconque des revendications 5 à 10.