Brevet FR2817980A1 — publié le 20020614

PAIRE DE SOURCES DE COURANT COMPLEMENTAIRES A TRANSISTORS BIPOLAIRES AVEC UNE COMPENSATION DES COURANTS BASE DESCRIPTION DOMAINE TECHNIQUE La présente invention est relative à une paire de sources de courant complémentaires, l'une destinée à polariser un ou plusieurs transistors d'un type et l'autre destinée à polariser un ou plusieurs transistors du type complémentaire. Ces paires de sources de courant- sont fréquemment utilisées notamment dans les étages d'entrée des amplificateurs opérationnels, dans les comparateurs. ETAT DE LA TECHNIQUE ANTERIEURE La figure 1 représente une paire de sources de courants complémentaires de type connu. Cette paire de sources de courant comporte une source de courant de référence Il et trois miroirs de courant M1, M2, M3. Cette paire de sources de courant complémentaires est telle que la somme des courants complémentaires est sensiblement égale au courant de la source de référence. Cette paire de sources de courant complémentaires est montée entre deux bornes d'alimentation 7, 8. La première 7 est portée à un potentiel haut Vcc et la seconde 8 à un potentiel bas Vee qui est généralement la masse. Dans l'exemple, la source de courant de référence Il est connectée entre la borne d'alimentation 7 portée au potentiel haut Vcc et d'une part le premier miroir de courant M1 et d'autre part le deuxième miroir de courant M2. Elle délivre un courant Iref. Elle peut être réalisée simplement. Le premier miroir de courant Ml comporte une branche pilote 1 avec un transistor de miroir T1 bipolaire monté en diode et une branche asservie 2 avec un transistor de miroir T2 bipolaire. On suppose que ces deux transistors T1, T2 sont de type NPN. Les bases des deux- transistors T1 et T2 sont reliées entre elles, les émetteurs des deux transistors Tl, T2 sont connectées à la borne d'alimentation 8 portée au potentiel bas Vee. Le collecteur du transistor T1 est relié d'une part à sa base et d'autre part à la source de courant de référence Il. Le collecteur du transistor T2 fournit un courant IN rentrant. Le deuxième miroir de courant M2 comporte une branche pilote 3 avec un transistor de miroir T3 bipolaire monté en diode et une branche asservie 4 avec un transistor de miroir T4 bipolaire. On suppose que ces deux transistors T3, T4 sont de type NPN. Les bases des deux transistors T3 et T4 sont reliées entre elles, les émetteurs des deux transistors T3, T4 sont connectées à la borne d'alimentation 8 portée au potentiel bas Vee. Le collecteur du transistor T3 est relié d'une part à sa base et d'autre part à la source de courant de référence Il. Le collecteur du transistor T4 est relié au troisième miroir de courant M3. Le troisième miroir de courant M3 comporte une branche pilote 5 avec un transistor de miroir T5 bipolaire monté en diode et une branche asservie 6 avec un transistor de miroir T6 bipolaire. On suppose que ces deux transistors T5, T6 sont de type PNP. Le troisième miroir est complémentaire par rapport au premier Mi. Les bases des deux transistors T5 et T6 sont reliées entre elles, les émetteurs des deux transistors T5, T6 sont connectées à la borne d'alimentation 7 portée au potentiel haut Vcc. Le collecteur du transistor T5 est relié d'une part à sa base et d'autre part au collecteur du transistor T4 du deuxième miroir de courant M2. Le collecteur du transistor T6 fournit un courant IP sortant. Grâce à un tel agencement de miroirs de courant, le courant Iref de la source de courant. Il est sensiblement la somme des courants IN rentrant et IP sortant. Chacune des sources de la paire est destinée à polariser des transistors complémentaires. Ces transistors sont réalisés en même temps que ceux des miroirs de courant de la paire de sources. Des transistors bipolaires identiques de même type, par exemple NPN, possèdent donc des caractéristiques identiques et notamment le même gain en courant "N. Mais les gains en courant 5N et 5p de deux transistors complémentaires ne sont pas égaux. Dans certaines applications, notamment dans les montages à paires différentielles rail à rail, les bases de deux transistors complémentaires NPN et PNP sont reliées entre elles et portées à un même potentiel. Pour gagner en précision et obtenir une tension de décalage réduite, on souhaite une annulation du courant base du transistor NPN par le courant base du transistor PNP, c'est à dire que la grandeur IN/1N soit sensiblement égale à la grandeur IP/5p. Une paire de sources de courant telle que celle de la figure 1 ne le permet pas. EXPOSE DE L'INVENTION La présente invention a pour but de proposer une paire de sources de courant complémentaires réalisée à partir d'une source de courant de référence et de deux miroirs de courant complémentaires à transistors bipolaires complémentaires, qui fournissent les courants complémentaires de telle sorte que la somme des courants complémentaires soit sensiblement égale au courant de référence de la source de courant de référence et que les courants base des transistors complémentaires se compensent. De cette manière, en utilisant une telle paire de sources complémentaires pour polariser des transistors bipolaires complémentaires, leurs courants base se compenseront. Pour y parvenir, la paire de sources de courant complémentaires comporte: - une source de courant de référence, - deux miroirs de courant complémentaires comportant chacun une branche pilote et une ou plusieurs branches asservies, chaque branche étant pourvue d'un transistor de miroir bipolaire, les bases des transistors de miroir d'un même miroir étant reliées, ces miroirs de courant complémentaires délivrant les courants complémentaires au niveau d'une branche asservie, le premier des miroirs de courant complémentaires étant relié à la source de courant de référence par sa branche pilote, - un miroir de courant intermédiaire comportant une branche pilote et au moins une branche asservie, connecté à la branche pilote du second des miroirs de courant complémentaires par sa branche asservie. Elle comporte des moyens d'ajustement des courants complémentaires l'un par rapport à l'autre, rendant sensiblement égaux les courants base des transistors de miroir des miroirs complémentaires, connectés entre la branche pilote du miroir de courant intermédiaire et un noeud commun aux bases des transistors de miroir des miroirs de courant complémentaires. Le miroir de courant intermédiaire est connecté à la source de courant de référence par une seconde branche asservie. La différence entre le nombre de branches des miroirs de courant complémentaires est choisie inférieure ou égale à un afin que, lorsque les courants complémentaires sont ajustés, le noeud commun soit soumis à une somme de courants sensiblement annulée par l'action des moyens d'ajustement. Les moyens d'ajustement des courants complémentaires peuvent être réalisés par un transistor amplificateur monté en émetteur commun dont la base est reliée au noeud commun. Dans cette configuration, le premier des miroirs de courant complémentaires comporte une branche asservie de plus que le second des miroirs de courant complémentaires. Le transistor des moyens d'ajustement est alors de même type que les transistors de miroir du second des miroirs de courant complémentaires. Le transistor de miroir de la branche pilote d'au moins un des miroirs de courant complémentaires peut être monté en diode par l'intermédiaire d'un transistor additionnel, le transistor de miroir et le transistor additionnel formant un montage cascode. Dans cette configuration, la base des transistors de miroir d'au moins un des miroirs de courant complémentaires est reliée au noeud commun via le transistor additionnel. Des moyens abaisseurs de tension peuvent être connectés en série avec le transistor des moyens d'ajustement du côté de son émetteur. La présente invention concerne également un circuit intégré comportant des transistors complémentaires et pour les polariser une paire de sources de courant complémentaires ainsi définie. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description qui suit illustrée par les figures des dessins annexés. Cette description est donnée à titre purement illustratif et non limitatif. BREVE DESCRIPTION DES DESSINS La figure 1 déjà décrite est un schéma électrique d'une paire de sources de courant complémentaires de type connu. La figure 2A est un schéma électrique d'un exemple de paire de sources de courant complémentaires conforme à l'invention et la figure 2B est un schéma électrique similaire avec un mode de réalisation particulier des moyens d'ajustement. La figure 3A est une représentation des variations du courant collecteur des transistors des branches asservies des deux miroirs de courant complémentaires lorsque leurs gains en courant 5N et "p varient de manière inversement proportionnelle. La figure 3B est une représentation des variations du courant base des transistors des branches asservies des deux miroirs de courant complémentaires lorsque leurs gains en courant PN et 5p varient de manière inversement proportionnelle. La figure 4 est un schéma électrique d'un circuit intégré comprenant la paire de sources de courant complémentaires selon l'invention. EXPOSE DETAILLE DE MODES DE REALISATION PARTICULIERS On se réfère à la figure 2A. La paire de sources de courant complémentaires selon l'invention est connectée entre deux bornes d'alimentation 10, 11. L'une 10 est portée à un potentiel haut Vcc et l'autre 11 à un potentiel bas Vee qui est généralement la masse. La paire de sources de courant complémentaires comporte une source de courant de référence I2 et trois miroirs de courant MC1, MC2, MC3 à transistors de miroir bipolaires. Parmi ces miroirs de courant MC1, MC2, MC3, deux MC1, MC3 sont complémentaires et le troisième MC2 est dit intermédiaire. L'un des miroirs de courant complémentaires, MC1, réalisé à base de transistors bipolaires NPN, fournit l'un des courants complémentaires IN et l'autre MC3, réalisé à base de transistors bipolaires PNP, fournit l'autre courant complémentaire IP. L'un des courants complémentaires IN est rentrant et l'autre IP est sortant. Chaque miroir de courant pourrait être remplacé par son complémentaire en modifiant de manière appropriée leurs connexions et ce sans sortir du cadre de l'invention. La source de courant de référence I2 est connectée entre l'une des bornes d'alimentation 10 (dans l'exemple celle portée au potentiel haut Vcc) et une première extrémité d'une branche pilote 22 du premier des miroirs de courant complémentaires MC1. L'autre extrémité de la branche pilote 22 est connectée à l'autre borne d'alimentation 11 (dans l'exemple celle portée au potentiel bas Vee). Dans la branche pilote 22 circule l'un des courants complémentaires, dans l'exemple le courant IN rentrant. Le premier des miroirs de courant complémentaires MC1 comporte au moins une branche asservie 21 dans laquelle circule le même courant que dans la branche pilote 22. Sur la figure 2A, le miroir de courant MC1 ne comporte qu'une seule branche asservie 21. Cette branche asservie 21 a une extrémité connectée à la borne d'alimentation 11 portée au potentiel bas Vee et l'autre extrémité destinée à être connectée à un circuit (non représenté) devant être polarisé par la paire de sources de courant complémentaires. La branche pilote 22 comporte un transistor de miroir Q2 monté en diode. Son émetteur est relié à la borne d'alimentation 11 portée au potentiel bas Vee. Son collecteur est relié à la source de référence I2. Sa base est reliée à son collecteur. La branche asservie 21 comporte un transistor de miroir Q1 dont l'émetteur est reliée à la borne d'alimentation 11, le collecteur est destiné à être connecté au circuit à polariser et la base est reliée à la base du transistor Q2 de la Dranche pilote 22. Le second miroir de courant complémentaire MC3 comporte une branche pilote 29 et au moins une branche asservie 31. La branche pilote 29 est connectée entre la borne d'alimentation 10 portée au potentiel haut Vcc et le miroir de courant intermédiaire MC2. La branche de courant asservie 31 est connectée entre la borne d'alimentation 10 et le circuit à polariser (non représenté). La branche pilote 29 comporte un transistor de miroir Q9 monté en diode. Son émetteur est relié à la borne d'alimentation 10 portée au potentiel haut Vcc. Son collecteur est relié au miroir de courant intermédiaire MC2. Sa base est reliée à son collecteur. La branche asservie 31 comporte un transistor de miroir Qll dont l'émetteur est reliée à la borne d'alimentation 10, le collecteur est destiné à être connecté au circuit à polariser et la base est reliée à la base du transistor Q9 de la branche pilote 29. Dans l'exemple, le miroir de courant intermédiaire MC2 est réalisé avec des transistors bipolaires de type NPN. Il comporte une branche pilote 25 et deux branches asservies 24, 26. L'une des branches asservies 24 est connectée entre la source de courant de référence I2 et la borne d'alimentation 11 portée au potentiel bas Vee. L'autre branche asservie 26 est connectée entre la branche pilote 29 du second des miroirs de courant complémentaires MC3 et la borne d'alimentation 11. La branche pilote 25 est connectée entre la borne d'alimentation 11 et la sortie de moyens d'ajustement 30 des courants complémentaires IN, IP. Ces moyens d'ajustement 30 permettent une compensation des courants base des transistors complémentaires des miroirs de courant complémentaires. Lorsque l'ajustement est réalisé les courants base des transistors complémentaires des miroirs de courant complémentaires sont sensiblement égaux. L'entrée des moyens d'ajustement 30 est reliée à un neud A commun d'une part aux bases des transistors Q1, Q2 du premier des miroirs de courant complémentaires MC1 et d'autre part aux bases des transistors Q9, Qll du second des miroirs de courant complémentaires MC3. La branche pilote 25 comporte un transistor de miroir Q5 monté en diode. Son émetteur est relié à la borne d'alimentation 11 portée au potentiel bas Vee. Son collecteur est relié à la sortie des moyens d'ajustement 30. Sa base est reliée à son collecteur. La première branche asservie 24 comporte un transistor de miroir Q4 dont l'émetteur est relié à la borne d'alimentation 11, le collecteur est relié à la source de courant de référence I2 et la base est reliée à la base du transistor Q5 de la branche pilote 25. La seconde branche asservie 26 comporte un transistor de miroir Q6 dont l'émetteur est relié à la borne d'alimentation 11, le collecteur au collecteur du transistor Q9 de la branche pilote 29 du second des miroirs de courant complémentaires MC3 et la base à la base du transistor Q5 de la branche pilote 25. Les moyens 30 d'ajustement imposent le courant de miroir qui va circuler dans la branche pilote 25 du miroir intermédiaire MC2. Ils ont une fonction d'amplificateur dont l'entrée est connectée au neud A et dont la sortie est connectée à la branche pilote du miroir de courant intermédiaire MC2. Sur le neud A sont présentes d'une part la somme des courants base des transistors de miroir Ql, Q2 du premier des miroirs de courant complémentaires MC1 et d'autre part la somme des courants base des transistors de miroir Q9, Qll du second des miroirs de courant complémentaires MC3. Dans cet exemple, les deux miroirs de courant complémentaires MCl et MC2 comportent le même nombre de branches. Les moyens d'ajustement 30 agissent sur le courant complémentaire IP délivré par le second des miroirs de courant complémentaires MC3 par l'intermédiaire du courant de miroir du miroir intermédiaire MC2. En faisant croître le courant complémentaire IP, l'autre courant complémentaire IN décroît et vice versa. Les bases des transistors de miroir Q2, Q9 des branches pilotes 22, 29 des miroirs de courant complémentaires MC1, MC3 peuvent ne pas être directement reliées à leurs collecteurs. Cette liaison se fait au travers d'un transistor additionnel respectivement Q3 et Q10. Un transistor de miroir et son transistor additionnel associé forment un montage cascode. Ce montage permet d'éviter des perturbations dans le fonctionnement. Ces transistors additionnels Q3 et Q10 ont leur base reliée respectivement au collecteur du transistor Q2, Q9, leur collecteur relié respectivement à la base du transistor Q2, Q9 et leurs émetteurs reliés ensemble forment le neud A. On va maintenant expliquer le fonctionnement de cette paire de sources de courant complémentaires. Le courant IN parcourant la branche pilote 22 du premier des miroirs de courant complémentaires MC1 vérifie la relation suivante: IN t Iref - IQ4 avec Iref courant de la source de courant de référence I2 et IQ4 courant circulant dans la branche asservie 24 du miroir de courant intermédiaire MC2. Le courant base du transistor Q3 est négligeable devant Iref. Ce courant IN circule aussi dans la branche asservie 21 du premier des miroirs de courant complémentaires MC1. Il est ainsi utilisable par un circuit qui doit être polarisé par la paire de sources de courant complémentaires. Le courant IQ4 circulant dans la branche asservie 24 du miroir de courant intermédiaire MC2 est fixé par le courant circulant dans la branche pilote 25 du miroir de courant intermédiaire MC2. Ce courant IQ4 est aussi présent dans la branche asservie 26 du miroir de courant intermédiaire MC2. Le courant dans la branche pilote 29 du second des miroirs de courant complémentaires MC3 est sensiblement égal au courant IQ4. Le courant base du transistor Q10 est négligeable devant IQ4. Ce courant IQ4 est recopié dans la branche asservie 31 du second des miroirs de courant complémentaires MC3. Ce courant IQ4 est en fait le courant IP, complémentaire du courant IN, délivré par la paire de sources de courants complémentaires objet de l'invention. L'équation 1: Iref t IN + IP est donc bien respectée. Au niveau du neud A se somment, les courants base des transistors de miroir Q9, Qll du second des miroirs de courant complémentaires MC3, soit 2IP/5p et les courants base des transistors de miroir Q1, Q2 du premier des miroirs de courant complémentaires MC1, soit 2IN/PN. Si 2IP/Pp > 2IN/PN, les moyens d'ajustement 30 font diminuer le courant dans la branche pilote 25 du miroir de courant intermédiaire MC2. Le courant IP diminue et le courant IN augmente jusqu'à atteindre l'équilibre 2IP/5p 2IN/5N. Si au contraire 2IP/fp jusqu'à atteindre l'équilibre 2IP/jp t 2IN/1N. A l'équilibre, on aura bien IP/5p IN/1N (équation 2) au niveau de transistors complémentaires polarisés par la paire de sources de courants complémentaires objet de l'invention. Les moyens d'ajustement 30 seront choisis de manière à avoir une tension de décalage d'entrée aussi faible que possible de manière à pouvoir la négliger afin de ne pas fausser l'ajustement des courants IN et IP. La figure 2B montre un exemple de réalisation des moyens d'ajustement 30. Par rapport à la figure 2A, on peut remarquer que le premier des miroirs de courant complémentaires MC1 comporte une branche asservie supplémentaire 32. Il s'agit d'une branche asservie d'équilibrage, elle est connectée entre les deux bornes d'alimentation 10, 11. La branche asservie d'équilibrage 32 comporte un transistor de miroir Q12 dont l'émetteur est relié à la borne d'alimentation 11, le collecteur à l'autre borne d'alimentation 10 et la base à la base du transistor Q2 de la branche pilote 22. Dans l'exemple de réalisation décrit, les moyens d'ajustement 30 sont réalisés par un transistor bipolaire Q7 amplificateur monté en émetteur commun. Plus précisément, il s'agit d'un transistor de même type que les transistors de miroir du second des miroirs de courant MC3. Dans l'exemple décrit, il s'agit d'un transistor PNP. Sa base est connectée au noeud A. Son collecteur est connecté au collecteur du transistor Q5 de la branche pilote 25 du miroir de courant intermédiaire MC2. L'émetteur du transistor Q7 d'ajustement est relié à la borne d'alimentation 10 portée au potentiel haut. Dans cette réalisation, il n'y a pas de tension de décalage à l'entrée qui risque de fausser l'ajustement. Le transistor Q7 d'ajustement étant relié à la branche pilote 25 du miroir de courant intermédiaire MC2, son courant collecteur IQ7 est sensiblement égal au courant IP. Dans cette réalisation, sur le noeud A, sont présentes la somme des courants base des transistors de miroir Q1, Q2, Q12 du premier des miroirs de courant complémentaires MC1, soit 3IN/5N, et la somme des courants base des transistors de miroir Q9, Qll du second des miroirs de courant complémentaires MC3 et du courant base du transistor Q7 d'ajustement, soit 3IP/fp. Tout déséquilibre entre ces grandeurs fait varier le courant collecteur IQ7 du transistor Q7, c'est à dire IP, de manière à atteindre l'équilibre recherché. En fait, la différence entre le nombre de branches des miroirs de courant complémentaires est inférieure ou égale à un. Le transistor Q7 d'ajustement amplifie les écarts de courants base des transistors de miroir des miroirs complémentaires de manière à atteindre l'équilibre souhaité. L'émetteur du transistor Q7 peut ne pas être relié directement à la borne d'alimentation 10 portée au potentiel haut Vcc. Sinon il y a un risque que le transistor Q10 sature. Des moyens abaisseur de tension 33 sont insérés entre la borne d'alimentation 10 et l'émetteur du transistor Q7. Ils engendrent une chute de potentiel entre le potentiel Vee et le potentiel de l'émetteur du transistor Q7. Ces moyens abaisseurs de tension 33 peuvent être réalisés par une simple résistance, une diode ou un transistor Q8 monté en diode comme l'illustre la figure 2B. Son collecteur est connecté à la borne d'alimentation 10, son émetteur est connecté à l'émetteur du transistor Q7 et sa base est connectée à son émetteur. L'ajout, dans les deux miroirs de courants complémentaires MC1, MC3, d'autres branches asservies supplémentaires est envisageable si le besoin s'en fait sentir, mais ce qu'il faut respecter c'est que ces miroirs conservent un nombre de branches appropriées pour que l'ajustement puisse se faire. La configuration des moyens d'ajustement décrite avec un transistor bipolaire est particulièrement simple. D'autres configurations sont possibles avec plusieurs transistors bipolaires ou avec un ou plusieurs transistors MOS. Les figures 3A et 3B sont des graphiques illustrant les variations des courants collecteur IC et base IB des transistors Q1 et Qll complémentaires lorsque les gains ON et Op varient de manière inversement proportionnelle. Sur ces graphiques, l'abscisse est en fait un paramètre k tel que: 3P = 5P nom / k et N = ON nom X k avec Ip nom et N nom gains en courant nominaux. La somme Z des courants collecteur et la somme Z des courants base sont représentées et elles sont sensiblement constantes ce qui permet d'affirmer que les deux équations sont respectées. Sur la figure 4, est illustré un schéma électrique d'un exemple de circuit intégré avec une paire de sources de courant complémentaires conforme à l'invention et des transistors destinés à être polarisé par. La paire de sources de courant n'est représentée que partiellement par ses deux miroirs de courant complémentaires MC1, MC3. Le circuit représenté comporte deux paires de transistors différentielles Pl, P2 dans un montage rail à rail. La première paire différentielle Pl comporte deux transistors bipolaires Q20, Q21 de même type, dans l'exemple PNP, dont les émetteurs sont reliés en un point commun B1, dont les bases sont portées respectivement à la tension VM, VP et dont les collecteurs sont reliés à l'entrée de moyens de sommation 40. La seconde paire différentielle P2 comporte deux transistors bipolaires Q22, Q23 de même type, dans l'exemple NPN, dont les émetteurs sont reliés en un point commun B2, dont les bases sont portées respectivement à la tension VM, VP et dont les collecteurs sont reliés à l'entrée des moyens de sommation 40. Les bases des transistors Q20, Q22 sont reliées à un point commun B3 porté au potentiel VM et les bases des transistors Q21, Q23 sont reliées en un point commun B4 porté au potentiel VP. Le courant en sortie S des moyens de sommation 40 est la somme (en valeur absolue) des courants collecteur des transistors Q20, Q21, Q22, Q23 des deux paires différentielles. La branche asservie 21 du premier des miroirs de courant complémentaires MC1 est reliée au point commun B2 et la branche asservie 31 du second des miroirs de courant complémentaires MC3 est reliée au point commun B2. Les transistors Q20, Q21 sont les mêmes que les transistors Q7, Q9, Qll, ils ont le même gain en courant "p. De la même manière, les transistors Q22, Q23 sont les mêmes que les transistors Q1, Q2, Q12, ils ont le même gain en courant "N. Pour gagner en précision, dans ce type de circuit, on cherche à compenser le courant base Ibp des transistors Q20, Q21 par le courant base Ibn des transistors Q22, Q23, de manière à sensiblement annuler deux à deux les courants au niveau des points communs B3, B4. En effet si Ibn Ibp (équation 3), les courants au niveau des points B3 et B4 sont annulés. Le courant Ibn peut s'exprimer de la manière suivante: Ibn = Icn/5N et Ibn = IN/25N avec Icn courant collecteur des transistors Q22 et Q23. Le courant Ibp peut s'exprimer de la manière suivante: Ibp = Icp/5p et Ibp = IP/29p avec Icp courant collecteur des transistors Q20 et Q21. Puisque les courants IN et IP sont les courants délivrés par la paire de sources de courant complémentaires objet de l'invention, ils sont liés de la manière suivante IP/3p; IN/1N (équation 2). On en déduit que l'équation 3 est respectée. Les schémas électriques représentés pourraient être remplacés par leurs complémentaires en inversant les courants et tensions. REVENDICATIONS 1. Paire de sources de courant complémentaires comportant: - une source de courant de référence (I2), - deux miroirs de courant complémentaires (MC1, MC3) comportant chacun une branche pilote (22, 29) et une ou plusieurs branches asservies (21, 31), chaque branche étant pourvue d'un transistor de miroir (Q1, Q2, Q9, Qll) bipolaire, les bases des transistors de miroir d'un même miroir étant reliées, ces miroirs - de courant complémentaires délivrant les courants complémentaires (IN, IP) au niveau d'une branche asservie (21, 31), le premier (MC1) des miroirs de courant complémentaires étant relié à la source de courant de référence (I2) par sa branche pilote (22), - un miroir de courant intermédiaire (MC2) comportant une branche pilote (25) et au moins une branche asservie (26), connecté à la branche pilote (29) du second des miroirs de courant complémentaires (MC3) par sa branche asservie (26), caractérisée en ce qu'elle comporte des moyens d'ajustement (30) des courants complémentaires (IN, IP) l'un par rapport à l'autre rendant sensiblement égaux les courants base des transistors de miroir des miroirs complémentaires, connectés entre la branche pilote (25) du miroir de courant intermédiaire (MC2) et un noeud commun (A) aux bases des transistors de miroir (Q1, Q2, Q9, Qll) des miroirs de courant complémentaires (MC1, MC2), et en ce que le miroir de courant intermédiaire (MC2) est connecté à la source de courant de référence (I2) par une seconde branche asservie (24). 2. Paire de sources de courant selon la revendication 1, caractérisée en ce que la différence entre le nombre de branches des miroirs de courant complémentaires (MC1, MC3) est inférieure ou égale à un afin que, lorsque les courants complémentaires sont ajustés, le neud commun (A) soit soumis à une somme de courants sensiblement annulée par l'action des moyens d'ajustement (30). 3. Paire de sources de courant complémentaires selon l'une des revendications 1 ou 2, caractérisée en ce que les moyens d'ajustement (30) des courants complémentaires (IN, IP) sont réalisés par un transistor (Q7) amplificateur monté en émetteur commun dont la base est connectée au noeud commun (A). 4. Paire de sources de courant complémentaires selon la revendication 3, caractérisé en ce que le transistor (Q7) des moyens d'ajustement est de même type que les transistors de miroir (Q9, Qll) du second des miroirs de courant complémentaires (MC3). 5. Paire de sources de courant complémentaires selon l'une des revendications 3 ou 4, caractérisée en ce que le premier des miroirs de courant complémentaires (MC1) comporte une branche asservie (32) de plus que le second des miroirs de courant complémentaires (MC3). 6. Paire de sources de courant complémentaires selon l'une des revendications 1 à 5, caractérisée en ce que le transistor (Q2, Q9) de miroir de la branche pilote (22, 29) d'au moins un des miroirs de courant complémentaires (MC1, MC3) est monté en diode par l'intermédiaire d'un transistor additionnel (Q3, QO10), le transistor de miroir (Q2, Q9) et le transistor additionnel (Q3, Q10) formant un montage cascode. 7. Paire de sources de courant complémentaires selon la revendication 6, caractérisée en ce que la base des transistors de miroir (Q1, Q2, Q9, Qll) d'au moins un des miroirs de courant complémentaires (MC1, MC3) est reliée au neud commun (A) via le transistor additionnel (Q3, Q10). 8. Paire de sources de courant complémentaires selon l'une des revendications 3 à 7, caractérisée en ce que des moyens abaisseurs de tension (31) sont connectés en série avec le transistor (Q7) des moyens d'ajustement, du côté de son émetteur. 9. Circuit intégré comportant des transistors complémentaires (Q20, Q21, Q22, Q23) et deux sources de courant complémentaires pour les polariser, caractérisé en ce que les sources de courant complémentaires sont celles de la paire selon l'une des revendications précédentes.