Brevet FR2814007A1 — publié le 20020315

La présente invention concerne un oscillateur commandé en tension, comportant un étage oscillant à deux inverseurs couplés réalisés en technologie CMOS. L'invention trouve une application particulièrement avantageuse dans le domaine des hautes fréquences, de l'ordre de 5 GHz, utilisées en émission et réception radio. Il est prévu dans l'avenir le déploiement de réseaux locaux radio permettant de commander un certain nombre d'équipements présents chez un abonné. De manière à limiter le rayonnement afin qu'un réseau local ne puisse pas perturber les réseaux voisins, la bande de fréquence retenue pour l'onde porteuse est celle située autour de 5 GHz. A chaque abonné est attribué un canal d'environ 20 MHz de largeur contenu dans cette bande de fréquence. Il est donc nécessaire de disposer en réception d'un oscillateur local capable d'engendrer des fréquences précises pour sélectionner un canal donné. Cette fonction est réalisée au moyen d'un oscillateur commandé en tension (VCO) apte à produire une fréquence ajustable dans la bande des 5 GHz et avec la largeur de canal requise. Bien entendu, s'agissant d'applications grand public o le facteur économique est un élément déterminant, il est essentiel d'assurer les performances exigées pour les VCO par des technologies à haut niveau d'intégration et à faible coût de production. Dans cette perspective, la technologie bipolaire, particulièrement propice à l'intégration des composants RF, pourrait paraître un bon candidat. Cependant, si elle peut être mise en oeuvre avantageusement pour réaliser les fonctions radio des circuits, cette technologie ne peut être utilisée pour le traitement des signaux à plus basse fréquence du fait d'une consommation élevée et d'un coût prohibitif dû aux surfaces de silicium nécessaires. Par contre, la technologie CMOS se prête particulièrement bien aux fonctions de traitement du signal, d'o l'idée de chercher à l'utiliser pour réaliser I'ensemble du circuit, y compris le VCO. C'est ainsi qu'a été proposé le circuit de la figure 1 qui représente un étage oscillant d'un oscillateur commandé en tension, présentant une 2 2814007 structure à deux inverseurs couplés réalisés en technologie CMOS. Plus précisément, les deux inverseurs sont constitués par des transistors de polarité opposée en série, à savoir M1 et M2, d'une part, et M3 et M4, d'autre part. Comme l'indique la figure 1, les deux inverseurs sont en configuration s "rebouclée". La demanderesse a pu établir que le VCO connu de la figure 1 fonctionnant à 5 GHz permettait d'atteindre un bruit de phase de l'ordre de -92 dBc à 100 kHz de la porteuse, ce qui s'avère insuffisant pour certaines applications, comparé à la valeur de -100 dBc obtenue en technologie bipolaire. D'autre part, les sorties S1 et S2 de la structure de la figure 1 sont en opposition de phase et donc mal adaptées à l'utilisation d'un amplificateur de type push-pull pour extraire un signal au-delà de 5 GHz, ceci à cause de la capacité parasite d'entrée de l'amplificateur. Aussi, le problème technique à résoudre par l'objet de la présente invention est de proposer un oscillateur commandé en tension, comportant un étage oscillant présentant une structure à deux inverseurs couplés réalisés en technologie CMOS, qui permettrait d'obtenir des performances au moins équivalentes à celles des VCO bipolaires, notamment en ce qui concerne le bruit de phase, et qui, subsidiairement, offrirait une meilleure compatibilité avec les amplificateurs de type push-pull que les VCO MOS connus. La solution au problème technique posé consiste, selon la présente invention, en ce que lesdits inverseurs sont câblés pour former un quadripôle à deux entrées et deux sorties, correspondant respectivement aux entrées et aux sorties des inverseurs, le gain du quadripôle étant maximal sur chacune des sorties quand les entrées sont en phase, et en ce que deux circuits oscillants sont disposés en parallèle respectivement entre les entrées et les sorties des inverseurs, lesdits circuits oscillants étant commandés en fréquence par une tension d'accord. Ainsi, du fait du câblage conférant un gain maximal au quadripôle pour des entrées en phase, I'oscillateur selon l'invention fonctionne automatiquement sur la fréquence assurant cette condition, d'o une meilleure stabilité d'oscillation et un bruit de phase plus faible résultant de l'auto- synchronisation des deux inverseurs. Selon un mode de réalisation particulier de l'oscillateur commandé en fréquence, objet de l'invention, chaque inverseur est constitué de deux 3 2814007 transistors MOS de polarité opposée disposés en série, I'entrée de l'inverseur étant située sur la grille d'un transistor d'une première polarité et la sortie au point milieu des deux transistors. Une première variante de l'invention prévoit que l'entrée d'un inverseur est reliée à la grille du transistor d'une deuxième polarité de l'autre inverseur, la deuxième polarité étant opposée à ladite deuxième polarité. Comme on le verra en détail plus loin, I'avantage de cette première variante est que les deux sorties de l'étage oscillant sont en phase. Il est alors permis d'envisager que l'oscillateur conforme à l'invention comporte un étage amplificateur constitué de deux transistors MOS de polarité opposée disposés en série, chaque sortie dudit étage oscillant étant reliée à la grille d'un desdits transistors MOS. Ainsi, la capacité parasite de l'amplificateur, de type push- pull, vue par chacune des sorties est la moitié de la capacité parasite totale. Il en résulte une meilleure bande passante et la possibilité d'augmenter la fréquence de l'oscillateur au-delà de 5 GHz. Une deuxième variante de l'invention prévoit que la sortie d'un inverseur est reliée à la grille du transistor d'une deuxième polarité de l'autre inverseur, la deuxième polarité étant opposée à ladite première polarité. Selon cette deuxième variante, ces deux sorties de l'étage oscillant sont en opposition de phase, il n'est donc pas possible d'obtenir l'avantage de la première variante d'augmentation de la bande passante de l'oscillateur avec un étage amplificateur de type push-pull. Toutefois, cet avantage peut néanmoins être atteint si, selon l'invention, I'oscillateur comporte un étage amplificateur constitué de deux transistors MOS de même polarité disposés en série, chaque sortie dudit étage oscillant étant reliée à la grille d'un desdits transistors MOS. La description qui va suivre en regard des dessins annexés, donnés à titre d'exemples non limitatifs, fera bien comprendre en quoi consiste l'invention et comment elle peut être réalisée. La figure 2 est un schéma d'une première réalisation d'un oscillateur commandé en tension, conforme à l'invention. La figure 3 est un schéma d'une deuxième réalisation d'un oscillateur commandé en tension, conforme à l'invention. La figure 4 est un schéma d'un circuit de commande des circuits oscillants des oscillateurs des figures 2 et 3. 4 2814007 Sur la figure 2 est représenté un oscillateur commandé en tension, comportant un étage oscillant 100 et un étage amplificateur 200. L'étage oscillant 100 présente une structure à deux inverseurs 111, 112 couplés réalisés en technologie CMOS. Plus précisément, un premier inverseur 111 est constitué par les deux transistors MOS M1, M2, de polarité opposée, disposés en série, I'entrée el dudit inverseur 111 étant située sur la grille du transistor M1, ici d'une première polarité N, et la sortie sl étant prise au point milieu des deux transistors MOS M1, M2. Symétriquement, le deuxième inverseur 112 comprend les deux transistors MOS M3, M4, également de polarité opposée et disposés en série, I'entrée e2 et la sortie s2 de cet inverseur étant respectivement située sur la grille du transistor M3, de polarité N, et sur le point milieu des deux transistors M3, M4. Dans l'exemple de réalisation de la figure 1, le couplage des deux inverseurs 111, 112 est effectué en reliant l'entrée el, e2 d'un inverseur à la grille du transistor MOS M4, M2, de deuxième polarité P opposée à la première, de l'autre inverseur. Il est à noter une particularité du montage des deux inverseurs 111, 112 de la figure 1 qui réside dans le fait que du point de vue câblage les deux inverseurs ne sont pas fermés puisque les grilles des transistors M1 et M2, d'une part, et M3 et M4, d'autre part, ne sont pas interconnectées à un même noeud. Cependant, le quadripôle 110, dont les entrées et les sorties correspondent aux entrées el, e2 et aux sorties sl, s2 des inverseurs, présentent un gain maximal quand les entrées el, e2 sont en phase. En d'autres termes, lorsque le quadripôle 110 a atteint son point de fonctionnement nominal défini par le gain maximum, les noeuds N1 et N2 sont en phase et, de ce fait, les inverseurs 111, 112 sont fonctionnellement fermés. Pour compléter l'étage oscillant 100, deux circuits oscillants 121, 122 sont disposés en parallèle respectivement entre les entrées el, e2 et les sorties sl, s2 des inverseurs 111, 112. Comme l'indique la figure 2, les circuits oscillants 121, 122 sont commandés en fréquence par une tension Vt d'accord à travers les résistances R1 et R2. Chaque circuit oscillant est formé d'une inductance L1, L2 et d'une capacité en parallèle réalisée par deux capacités C1, C2 et C3, C4 montées en série; ce sont en fait des transistors MOS de type N ou P (varactors). s 2814007 L'étage 200 de sortie est un amplificateur de type push-pull constitué de deux transistors MOS M5, M6 de polarité opposée disposés en série, commandés sur leur grille respective par les signaux des sorties sl, s2 de l'étage oscillant 100, cette double commande du push-pull 200 n'étant possible que parce que les sorties sl, s2 sont en phase. Ainsi, chaque signal de sortie ne charge qu'un seul des transistors M5, M6, ce qui confère à l'oscillateur de l'invention une meilleure bande passante par rapport au VCO connu de l'art antérieur (figure 1) o les sorties sl, s2 sont en opposition de phase et o une même sortie, s2, charge simultanément les deux transistors du push-pull. On observera sur la figure 1 que la sortie sl est en fait chargée par deux transistors, à savoir le transistor M5 de l'étage amplificateur 200 et un transistor M7 de type N afin d'équilibrer les charges des sorties sl et s2. En effet, la sortie s2 est chargée par le transistor M6 de type P de l'amplificateur 200 qui est plus large que le transistor M5 de type N dans les rapports des mobilités des électrons et des trous. Cet équilibrage permet d'éviter d'apporter des distorsions au signal S de sortie. La figure 3 montre un deuxième exemple de réalisation d'un oscillateur commandé en tension, objet de l'invention, qui diffère de l'exemple de la figure 2 par la façon dont sont couplés les inverseurs 111' et 112'. Dans l'étage oscillant 100' de la figure 3, la sortie s1', s2' d'un inverseur 111', 112' est reliée à la grille du transistor MOS M4, M2 de polarité P opposée à celle des transistors MOS M1, M3, de l'autre inverseur. Le quadripôle 110' présente également un gain maximal quand les entrées e'l, e'2 des inverseurs 111', 112' sont en phase. Par contre, les sorties s'1 et s'2 sont en opposition de phase, ce qui exclut de pouvoir les appliquer sur les transistors MOS M5, M6 de l'étage amplificateur 200, comme sur la figure 2. Une solution permettant d'augmenter la bande passante de l'oscillateur de la figure 3 consiste à réaliser un étage amplificateur 200' avec deux transistors MOS M5, M6' de même polarité placés en série, chaque sortie s'1, s'2 de l'étage oscillant 100' étant reliée à la grille d'un desdits transistors M5, M6'. Afin de faciliter l'ajustage de la bande de fréquence, on peut au réglage fin assuré par la tension Vt d'accord ajouter un réglage grossier obtenu grâce à un signal de commande analogique ou logique. Pour cela, et ainsi que le 6 2814007 montre la figure 4, on ajoute en parallèle dans les circuits oscillants 121", 122" un ou plusieurs ensembles de condensateurs MOS pilotés par un signal de commande. Dans l'exemple représenté sur la figure 4, deux ensembles de condensateurs MOS sont pilotés par deux signaux cl, c2 de commande numérique codés sur 2 bits, ce qui donne 4 positions de réglage grossier. 7 2814007 REVENDICATIONS 1. Oscillateur commandé en tension, comportant un étage oscillant (100; 100') présentant une structure à deux inverseurs (111, 112; 111', 112') couplés réalisés en technologie CMOS, caractérisé en ce que lesdits inverseurs sont câblés pour former un quadripôle (110; 110') à deux entrées (el, e2; e'1, e'2) et deux sorties (sl, s2; s'1, s'2), correspondant respectivement aux entrées et aux sorties des inverseurs, le gain du quadripôle (110; 110') étant maximal sur to chacune des sorties quand les entrées sont en phase, et en ce que deux circuits oscillants (121, 122) sont disposés en parallèle respectivement entre les entrées (el, e2; e'1, e'2) et les sorties (sl, s2; s'1, s'2) des inverseurs, lesdits circuits oscillants (121, 122) étant commandés en fréquence par une tension (Vt) d'accord. 2. Oscillateur selon la revendication 1, caractérisé en ce que chaque inverseur (111, 112; 111', 112') est constitué de deux transistors MOS (M1, M2, M3, M4) de polarité opposée disposés en série, l'entrée (el, e2; e'1, e'2) de l'inverseur étant située sur la grille d'un transistor (M1, M3) d'une première polarité et la sortie au point milieu des deux transistors. 3. Oscillateur selon la revendication 2, caractérisé en ce que l'entrée (el, e2) d'un inverseur (111, 112) est reliée à la grille du transistor (M4, M2) d'une deuxième polarité de l'autre inverseur, la deuxième polarité étant opposée à ladite première polarité. 4. Oscillateur selon la revendication 2, caractérisé en ce que la sortie (s'1, s'2) d'un inverseur (111', 112') est reliée à la grille du transistor (M4, M2) d'une deuxième polarité de l'autre inverseur, la deuxième polarité étant opposée à ladite première polarité. 5. Oscillateur selon la revendication 3, caractérisé en ce qu'il comporte un étage amplificateur (200) constitué de deux transistors MOS (M5, M6) de polarité opposée disposés en 8 2814007 série, chaque sortie (sl, s2) dudit étage oscillant (100) étant reliée à la grille d'un desdits transistors MOS (M5, M6). 6. Oscillateur selon la revendication 4, caractérisé en ce qu'il comporte un étage amplificateur (200') constitué de deux transistors MOS (M5 M6') de même polarité disposés en série, chaque sortie (s'1, s'2) dudit étage oscillant (100') étant reliée à la grille d'un desdits transistors MOS (M5, M6').