Brevet FR2809890A1 — publié le 20011207

SYNTHETISEUR A MODULATION NUMERIQUE La présente invention se rapporte à un synthétiseur à modulation numérique, plus connu sous le vocable DMS l'anglais Digitally Modulated Synthesiser ). Un tel circuit peut être utilisé pour la génération d'un signal radiofréquence (dans la bande UHF comprise entre 400 et 600 MHz) modulé en fréquence ou en phase. Elle trouve des applications dans les émetteurs d'un système de radiocommunication, dans stations de base et/ou dans les stations mobiles. Un DMS présente une architecture est dérivée de la structure d'un synthétiseur de fréquence fractionnaire, permet de générer un signal périodique modulé en fréquence ou en phase. Le schéma fonctionnel d'un DMS connu dans l'état de l'art est représenté à la figure 1. Le DMS comporte une boucle à verrouillage de phase 10 ou (de l'anglais Phase Locked Loop ) comprenant en série un comparateur phase/fréquence 11 ou PFC (de l'anglais Phase/Frequency Comparator ), un filtre de boucle 12 tel qu'un intégrateur, et un oscillateur commandé en tension 13 ou VCO (de l'anglais Voltage Controlled Oscillator ), ainsi que, dans la voie de retour, un diviseur de fréquence 14. Le VCO délivre en sortie un signal Sout qui est le signal de sortie du DMS, dont la fréquence instantanée fout Le PFC reçoit sur une première entrée un signal de référence Sref ayant une fréquence de référence fref et, sur une seconde entrée, un signal Sdiv obtenu par le diviseur de fréquence 14 à partir du signal Sout. Pour une synthèse fractionnaire classique, le diviseur de fréquence 14 est diviseur à rapport variable permettant de produire le signal Sdiv en divisant la fréquence fout du signal Sout par un rapport de division qui vaut alternativement un entier N pendant une fraction A du temps, et l'entier N+1 pendant une fraction B du temps, en sorte que la fréquence fout du signal de sortie Sout est donnée en fonction de la fréquence fref du signal de référence Sref, par Le diviseur de fréquence 14 comporte une entrée de commande du rapport de division. Ce raport est fixé par un accumulateur de la façon décrite précédemment. Toutefois, afin d'éviter l'apparition de raies parasites dans le spectre du signal sortie Sout dues à la périodicité des changements du rapport division N à N+1 et réciproquement, le DMS connu dans l'état de comporte outre un modulateur 15, du type d'un modulateur E-A. Le modulateur 15 comporte une entrée qui reçoit un signal numérique de modulation de fréquence Fmod, et une sortie qui délivre un signal correspondant au signal Fmod embrouillé. La sortie du modulateur 15 est reliee à l'entrée de commande du diviseur 14 pour y délivrer le signal Sc. Ainsi connecté, le modulateur 15 permet de faire en sorte que le signal Sc appliqué chaque instant sur l'entrée de commande du diviseur de fréquence 14 soit signal pseudo-aléatoire, ce qui rompt la périodicité des changements du rapport division. Ainsi qu'il est connu, un modulateur E-0 opère un sur-échantillonnage et introduit dans la PLL, un bruit de quantification. Selon une caractéristique intrinsèque de ce type de modulateur, le bruit de quantification est mis en forme manière que son spectre présente une pente croissante avec la fréquence. Dit autrement, le modulateur J-o assure une mise en forme du bruit de quantification ( Noise Shaping , en anglais) telle que le bruit de quantification est essentiellement présent dans les fréquences élevées. bruit de quantification se traduit par un bruit de phase dans le signal de sortie Sout généré par le VCO. Pour éliminer le bruit de quantification introduit par le modulateur Y--0, il peut s'avérer nécessaire de régler la fréquence de coupure fc de la PLL sur une valeur pouvant être inférieure à fréquence maximum fmod de la bande utile du signal de modulation fréquence Fmod. Afin de ne pas détériorer la modulation du signal de sortie Sout, on se propose d'appliquer une pré-accentuation au signal de modulation Fmod. Cette pré-accentuation est introduite par un filtre numérique, dont fonction de transfert est adaptée à celle de la PLL dans une bande utile. plus, afin de tenir compte des dispersions de caractéristique des composants analogiques constituant la PLL (essentiellement des composants du filtre 12 et du VCO), de leur dérive en température et/ou de leur vieillissement, qui font varier le gain en boucle ouverte de la PLL et donc sa fréquence coupure, l'invention propose, pour le filtre pré-accentuation, un filtre numérique programmable associé à des moyens de calibration automatique. En effet, l'invention propose un synthétiseur à modulation numérique pour la génération d'un signal de sortie radiofréquence modulé fréquence ou en phase comprenant - un filtre de pré-accentuation recevant un signal numérique de modulation de fréquence en entrée, pour pré-accentuer le signal modulation fréquence et produire un signal de modulation de fréquence -accentué ; - un modulateur Y_-A ayant une entrée recevant le signal modulation fréquence pré-accentué et une sortie délivrant un signal de modulation de fréquence pré-accentué et embrouillé ; - une boucle à verrouillage de phase avec un diviseur de fréquence à rapport variable dans le chemin de rétroaction, le diviseur de fréquence à rapport variable ayant une entrée de commande du rapport de division reliée à sortie du modulateur E-A pour recevoir le signal de modulation de fréquence "-accentué et embrouillé, le filtrage par la boucle à verrouillage de phase permettant de filtrer le bruit de quantification introduit par le modulateur Y_-0 et filtre de pré-accentuation appliquant une pré-accentuation signal de modulation de fréquence permettant de compenser l'effet de filtrage à l'intérieur d'une bande utile ; - des moyens de calibrâtion automatique du filtre de pré-accentuation permettant d'ajuster la fonction de transfert du filtre de pré-accentuation à celle de la PLL. Ainsi, le filtrage passe-bas par la PLL permet d'éliminer bruit de quantification introduit par le modulateur Y--0 dans la PLL, la pré- accentuation du signal de modulation par le filtre de pré-accentuation permet compenser l'effet de ce filtrage passe-bas sur la modulation du signal de sortie Sout. Enfin, les moyens de calibration automatique du filtre de pré- accentuation permettent d'assurer, dans la bande utile, l'adéquation de la fonction de transfert de ce filtre à celle de la PLL en toutes circonstances. Le filtre de pré-accentuation, qui est un filtre numérique programmable, défini par un certain nombre de coefficients. L'invention propose un filtre numérique ayant une fonction de transfert définie de façon judicieuse en sorte qu'un seul de ces coefficients, appelé coefficient déterminant, dépend du gain en boucle ouverte de la PLL. Cela simplifie un algorithme calibration mis en oeuvre par les moyens de calibration automatique du filtre pré-accentuation. En effet, ces moyens peuvent alors comprendre une simple table donnant, en fonction d'un paramètre de qualité de la modulation du signal de sortie du synthétiseur, la valeur du coefficient déterminant qu'il faut programmer dans le filtre de pré-accentuation. Ce paramètre est de préférence l'erreur de phase dans le signal de sortie lorsque ce signal est modulé en phase ou l'erreur de fréquence lorsque ce signal est modulé en fréquence (erreur quadratique moyenne). Mais il peut aussi s'agir de l'indice de modulation du signal de sortie. D'autres caractéristiques et avantages de l'invention apparaîtront encore à la lecture de la description qui va suivre. Celle-ci est purement illustrative et doit être en regard des dessins annexés, sur lesquels on a représenté - à figure 1, déjà analysée : le schéma fonctionnel d'un DMS connu dans l'état la technique - figure 2 : le schéma fonctionnel d'un DMS selon l'invention ; - figures 3a à 3c: des diagrammes de Bode montrant la fonction de transfert du DMS selon l'invention vis à vis de la modulation ; - aux figures 4a à 4c: des diagrammes de Bode montrant la fonction de transfert DMS selon l'invention vis à vis du bruit de quantification ; - à figure 5 : un diagramme de Bode donnant une comparaison des fonctions transfert du filtre de pré-accentuation et de la PLL à l'intérieur d'une bande utile ; - à figure 6 : un organigramme des étapes d'un procédé de calibration du filtre pré-accentuation ; - à figure 7 : une courbe montrant l'évolution de l'erreur de phase en fonction la valeur du coefficient déterminant du filtre de -accentuation ; - à figure 8 : un schéma fonctionnel d'un circuit intégré intégrant les moyens numériques du DMS selon l'invention. A la figure 2, sur laquelle les mêmes éléments qu'à la figure 1 portent les mêmes références, on a représenté un schéma fonctionnel DMS selon l'invention. DIVIS selon l'invention comporte une PLL et un modulateur Y_-0 de même structure que ceux respectifs du DIVIS de la figure . Selon une caractéristique de l'invention, le filtre de boucle 12 de la DIVIS de la figure un intégrateur ayant un étage d'intégration, dont fréquence de coupure réglée de manière que le filtrage passe-bas introduit par la PLL permette filtrer le bruit de quantification introduit par le modulateur J-0 dans le spectre signal de sortie Sout. Dans un exemple, la fréquence de coupure fc de la fonction de transfert de la PLL, est de l'ordre 5 , pour une fréquence d'échantillonnage du modulateur J-0 égale à 12,8 Dans la présente description d'un mode de réalisation l'invention, on considère l'exemple d'un DMS permettant de générer un signal modulé en phase. Dans ce mode de réalisation, le DMS comporte une entrée de données 17a pour recevoir un signal numérique de modulation de phase Pmod et un circuit de conversion 19 recevant le signal Pmod en entrée. circuit 19 a pour fonction de produire le signal de modulation de fréquence Fmod sortie, en réalisant une conversion phase/fréquence du signal Pmod. Ceci est toutefois pas limitatif et un DIVIS selon l'invention peut également etre utilisé pour générer un signal modulé en fréquence. La valeur de la fréquence maximum fmod de la bande utile du signal de modulation de phase Pmod du signal de modulation de fréquence Fmod se situe dans la bande 8-16 Elle est donc typiquement supérieure à la valeur de la fréquence de coupure fc de la fonction de transfert de la PLL qui est, comme indiqué précédemment sensiblement égale à 5 kHz dans l'exemple. Le filtrage passe-bas par la a donc un effet sur la modulation du signal de sortie Sout. C'est pourquoi, afin de ne pas détériorer la modulation signal de sortie Sout, le DMS selon l'invention se distingue en outre celui la figure 1 en ce comporte un filtre de pré-accentuation 18 qui reçoit le signal de modulation fréquence Fmod en entrée. Ce filtre 18 a pour fonction de pré- accentuer le signal Fmod pour produire en sortie un signal de modulation fréquence pré-accentué F'mod- Plus particulièrement, on verra plus loin que filtre 18 a pour fonction d'appliquer une pré-accentuation au signal modulation fréquence Fmod, permettant, dans une bande utile, de compenser filtrage passe-bas par la PLL. Dans exemple, le DMS comporte en outre une entrée 17b pour recevoir un numéro de canal NC, et un module de sélection de canal 30 recevant le numéro de canal NC en entrée. Ce module 30 a pour fonction générer, à partir du numéro de canal NC, un signal de canal Xo qui est signal numérique définissant un canal radiofréquence déterminé parmi pluralité de canaux couverts par l'émetteur incorporant le DIVIS. Le module 30, qui est par exemple réalisé sous forme logicielle, peut opérer par sélection du signal numérique Xo dans une table indexée par le numéro de canal NC. Le DIV1S comporte alors un additionneur numérique 31 pour additionner le signal de canal Xo le signal de modulation de fréquence pré-accentué F'mod, pour délivrer le signal résultant Xo+F'mod sur la première entrée modulateur 1 Dit autrement, l'additionneur numérique 31 comporte une première entrée connectée à la sortie du module de sélection de canal 30 pour recevoir le signal de canal Xo, une seconde entrée connectée à la sortie du filtre de accentuation 18 pour recevoir le signal de modulation de fréquence accentué F'mod, et une sortie connectée à la première entrée du modulateur 15 pour y délivrer le signal Xo+F'mod. En sortie de l'additionneur numérique 31, les bits de poids fort du signal résultant Xo+F'mod sont par exemple constitués les bits du signal de canal Xo, alors que ses bits de poids faible sont constitués par les bits du signal de modulation de fréquence pré-accentué Fmod. Le module de sélection de canal 30 et l'additionneur numérique permettent l'émetteur incorporant le DIVIS de couvrir une pluralité de canaux différents. Ils ne sont toutefois pas obligatoires et la sortie du filtre de accentuation 18 peut être directement connectée à la première entrée du modulateur 15 pour y délivrer le signal de modulation de fréquence pré- accentué F'mod, lorsque le DMS est incorporé dans un émetteur monocanal. On notera que, appliqué seul (sans le signal de modulation de fréquence accentué F'mod), le signal de canal Xo provoque la synthèse d'un signal sortie Sout avec une fréquence fout constante. Le filtre de pré-accentuation 18 est un filtre numérique programmable fonction de transfert A(z), qui est déterminée par la valeur de coefficients stocké dans une mémoire. On rappelle que, selon l'invention, le filtre 18 permet de compenser le filtrage passe-bas par la PLL dans une bande utile comprenant la fréquence de coupure fmod du signal de modulation fréquence Fmod. En effet, afin de ne pas faire disparaître la modulation de fréquence dans le signal Sout en sortie de la PLL, le filtre de pré-accentuation 18 applique pré-accentuation au signal de modulation de fréquence Fmod, qui permet compenser l'effet sur la modulation du filtrage passe-bas par PLL. Pour cette compensation soit efficace, la fonction de transfert A(z) adaptée à fonction de transfert réelle de la PLL. En effet, comme montré sur le diagramme de Bode de la figure 5, la fonction de transfert du filtre de pré-accentuation 18, représentée par la courbe 32, est symétrique de celle de la PLL, représentée par une courbe 31, rapport à une droite horizontale correspondant à la réponse constante la PLL dans basses fréquences. Sur la figure, cette réponse constante correspond a un gain égal à l'unité (0 dB), en sorte que ladite droite horizontale passe par l'origine de l'axe des ordonnées sur lequel les valeurs de gain sont exprimées en décibel (dB). On notera que la symétrie précitée entre la fonction de transfert du filtre de pré-accentuation 18 et celle de la PLL n'a pas besoin d'être obtenue dans tout le spectre. II suffit en effet de l'obtenir à l'intérieur d'une bande utile incluant la fréquence maximum fmod du signal de modulation de fréquence Fmod. Dans l'exemple, cette fréquence fmod étant comprise entre 8 et 16 kHz, la symétrie entre les fonctions de transfert 31 32 respectivement de la PLL et du filtre de pré-accentuation 18 est obtenue exemple jusqu'à 30 kHz au moins. Ainsi que le montre la courbe trait discontinu 33, la réponse globale du synthétiseur vis à vis de la modulation alors constante à l'intérieur de la bande 0-30 kHz. les diagrammes de Bode des figures 3a et 3b, on a representé respectivement les fonctions de transfert du filtre de pré-accentuation 1 et de la PLL ' à vis de la modulation. L'axe horizontal est gradué en hertzs l'axe vertical décibels. La combinaison de ces fonctions de transfert représente le filtrage global appliqué au signal de modulation de fréquence Fmod par DIVIS selon l'invention, dont la fonction de transfert vis à vis de la modulation est représentée sur le diagramme de Bode de la figure 3c. Ainsi qu'on le voit sur cette dernière figure, le signal de modulation de fréquence Fmod n' pas atténué dans une bande utile allant jusqu'à au moins 30 kHz, en dépit du filtrage passe-bas introduit par la PLL dans cette bande, et ce grâce à la pré- accentuation correspondante introduite par le filtre de pré-accentuation 18. A l'inverse, on a représenté sur les diagrammes de Bode des figures 4a et 4b, respectivement les fonctions de transfert du modulateur et de la PLL vis à vis du bruit de quantification introduit par le modulateur 15. La combinaison de ces fonctions de transfert représente le filtrage global appliqué à ce bruit de quantification par le DMS selon l'invention, dont la fonction de transfert est représentée sur le diagramme de Bode de la figure 4c. Comme on le voit sur cette dernière figure, le bruit de quantification introduit par le modulateur 15 est fortement atténué dans la bande utile (atténuation supérieure à 80 dB), ce qui correspond à une réjection du bruit de quantification qui est satisfaisante. Comme précédemment indiqué, il est important que la fonction de transfert filtre de pré-accentuation soit adaptée à la fonction de transfert réelle PLL. Or, la fréquence de coupure fc de la fonction de transfert de la PLL dépend du gain en boucle ouverte K de la PLL. Celui-ci est donné par l'expression Icp désigne le courant dans la pompe de charge du PFD ; Kvco est la pente du VCO ; ou est la capacité de l'intégrateur de l'intégrateur 12, déterminée par le valeur condensateur (composant analogique externe) ; et où N est le rapport de division moyen du diviseur de fréquence 14. Un inconvénient provient fait que la valeur Kvco dépend de la température de fonctionnement synthétiseur, et aussi de la fréquence synthétisée fout. De plus, les valeurs de Kvco, C et Icp présentent une dispersion de caractéristique qui également un impact sur la valeur de la fréquence de coupure fc de la PLL. Ainsi, pour un VCO donné, Kvco peut connaître des dispersions de plus moins 25% en fonction de fout, et les variations dues à la température et la dispersion de caractéristique peuvent être responsables d'une variation de Kvco de l'ordre de 28 % . Dans une moindre mesure, la valeur C dépend aussi de la température de fonctionnement du synthétiseur et la fréquence synthétisée fout. En outre, la valeur de C peut varier de 1 à selon les exemplaires du condensateur externe. Enfin, la valeur de Icp, qui dépend essentiellement de la précision du contrôle numérique mis en oeuvre au moyen d'un convertisseur analogique/numérique 6 bits, peut varier de 2%. En outre, le vieillissement des composants analogiques induit également une variation, à plus long terme, des valeurs de Kvco, C et Icp. II résulte de toutes ces variations que la fréquence de coupure fc de la fonction de transfert réelle de la PLL dépend des composants analogiques utilisés pour la fabrication de l'exemplaire du DIVIS, et qu'elle est susceptible de varier pendant le fonctionnement du DMS avec l'élévation de température, et à plus long terme avec le vieillissement des composants analogiques. Toutes ces variations peuvent être compensées, selon l'invention, grâce à des moyens de calibration automatique du filtre de pré-accentuation 18. La calibration du filtre 18 opérée par moyens est dite automatique en ce sens qu'elle ne nécessite pas un réglage manuel par un opérateur. Ceci permet de rendre possible la fabrication industrielle d'un DMS selon l'invention dans des conditions économiques réalistes. calibration du filtre de pré-accentuation, on entend un ajustage dynamique de la fonction de transfert du filtre pour l'adapter à la fonction de transfert réelle de la PLL, de manière que le filtre de pré-accentuation remplisse correctement, en toutes circonstances, sa fonction de compensation de l'effet sur la modulation du filtrage passe-bas par la PLL. Afin de tenir compte de l'effet de la dispersion de caractéristique des composants sur Kvco, C et/ou Icp, aussi de l'effet du vieillissement des composants analogiques qui interviennent, ces moyens de calibration sont activés à la mise en route de l'émetteur. De plus, afin de tenir compte de l'élévation de la température de fonctionnement lors du fonctionnement de l'émetteur, ils sont également activés intervalles de temps réguliers, au cours de ce fonctionnement. Afin de décrire la structure le fonctionnement des moyens de calibration du filtre de pré-accentuation 18, on décrit tout d'abord, dans ce qui suit, une fonction de transfert judicieuse qui est donnée à ce dernier dans un mode de réalisation préféré. Pour une PLL dont le filtre de boucle 12 est un intégrateur et dont le PFC comporte une pompe de charge, peut selon l'invention choisir un filtre de pré-accentuation 18 dont la fonction de transfert A(z), exprimée en fonction de la variable z, s'écrit sous la forme suivante où s désigne la variable de Laplace ; où BL désigne la transformée bilinéaire, qui permet de passer d'une expression en fonction de la variable s à une expression en fonction de la variable z ; où K désigne le gain en boucle ouverte de la PLL ; et où F(s) est la transformée de Laplace du filtre intégrateur 12 de la PLL sans prendre en compte l'étage d'intégration de ce filtre. Pour un filtre de boucle du troisième ordre, la transformée de Laplace F(s) peut s'exprimer par où les R; et C; désignent respectivement des valeurs de résistance et de capacité. En vertu de la propriété de linéarité de la fonction ' linéaire BL, l'expression (3) peut se mettre sous la forme Dans l'expression (5) ci-dessus, le gain en boucle ouverte de la PLL apparaît que dans un seul coefficient de la fonction de transfert filtre de "-accentuation 18, appelé dans la suite coefficient déterminant. On note Cv ce coefficient déterminant. Il est donné par En résumé, les valeurs Icp, Kvco et C, qui interviennent dans l'expression (2) du gain en boucle ouverte K de la PLL, n'apparaissent que dans le coefficient déterminant Cv de la fonction de transfert du filtre de pré- accentuation 18. Dit autrement, avec un filtre de pré-accentuation présentant une telle fonction de transfert judicieusement choisie, seul coefficient déterminant Cv doit être modifié pour tenir compte des variations Icp, Kvco et C. Ceci permet d'ajuster de manière simple la fonction de transfert du filtre de pré-accentuation 18 à la fonction de transfert réelle de la PLL. De retour au schéma de la figure 2 on va maintenant décrire structure des moyens de calibration automatique du filtre de pré-accentuation 1 Ces moyens comprennent une boucle auxiliaire comportant moyens 20 de démodulation du signal de sortie Sout, un convertisseur analogique/numérique 25 et une unité de calcul 26. Les moyens de démodulation 20 produisent à partir du signal de sortie Sout un signal analogique Smod qui correspond à la modulation du signal de sortie Sout. Par exemple, si le signal Sout est un signal modulé en phase de la forme Sout(t) = M.cos (2.II.fref.t + m.cpm(t)), où M et m sont des nombres réels et où cpm(t) traduit la modulation de phase, alors le signal Smod est de la forme Smod(t) = m.(Pm(t). L'unité de calcul 26 étant une unité de traitement numérique, le signal analogique Smod est converti en un signal numérique Smodn au moyen du convertisseur 25. Le signal numérique Smod, alors transmis en entrée de l'unité de calcul 26. On rappelle que dans le présent exemple de réalisation, le signal de sortie Sout est un signal radiofréquence modulé en phase. Un parametre de qualité de modulation du signal de sortie Sout pris en compte est donc préférentiellement l'erreur de phase du signal de sortie Sout, et l'unité de calcul 26 comprend un module de synchronisation 27. Ce module 27 a pour fonction de synchroniser le signal Smod, et le signal de modulation de phase Pmod, de manière à tenir compte du retard du signal Smod" et par rapport au signal Pmod qui résulte du traitement par le DMS. Le module 27 applique un retard ad-hoc au signal de modulation de phase Pmod, permettant de compenser le retard précité. Ce retard ad-hoc est calculé par maximisation de l'autocorrélation de l'erreur de phase par le module de synchronisation Des moyens équivalents sont prévus lorsque, le signal de sortie Sout étant un signal radiofréquence modulé en fréquence, un paramètre de qualité la modulation signal de sortie Sout pris en compte est l'erreur de fréquence du signal de sortie Sout. Toutefois, il ne sont pas utiles lorsque, le signal de sortie Sout étant signal radiofréquence modulé en fréquence ou en phase, le paramètre qualité de la modulation du signal de sortie Sout est l'indice de modulation du signal de sortie Sout. L'unité de calcul 26 comprend en outre un module 28 de calcul paramètre de qualité de la modulation du signal de sortie Sout , à savoir dans l'exemple l'erreur de phase A@ entre le signal de modulation de phase Pmod et le signal Smodn correspondant au signal de sortie Sout. II s'agit par exemple de l'erreur quadratique moyenne ou erreur R.M.S. (de l'anglais Root Means Square ). L'unité de calcul 26 comprend enfin un module de détermination de la valeur du coefficient déterminant Cv. Ce module opère par sélection dans une table contenant Z valeurs prédéterminées du coefficient Cv. Une telle table est par exemple stockée dans une mémoire non volatile à lecture seule telle que la mémoire ROM d'un microcontrôleur. Les valeurs du coefficient Cv disponibles dans cette table sont par exemple des valeurs régulièrement croissantes, avec un pas constant Cv. La sélection est réalisée en fonction de l'erreur de phase produite par le module de calcul 28 selon un algorithme sur lequel on reviendra plus loin. Dans le cas d'un DMS incorpore dans un émetteur multicanaux envisagé ici, on notera qu'il peut être préférable de disposer d'une telle table pour chaque canal ou groupe de canaux couvert par l'émetteur, car valeurs du coefficient Cv peuvent dépendre de la fréquence du canal sélectionné par le circuit de sélection de canal 30. Les modules 27, 28 et 29 sont par exemple modules logiciels réalisés, sous forme de programmes mémorisés dans mémoire ROM d'un microcontrôleur et exécutés par ledit microcontrôleur lorsque les moyens de calibration sont activés. A la mise en fonctionnement du DMS, on programme dans le filtre de -accentuation 18 successivement les Z valeurs du coefficient déterminant qui sont mémorisées dans la table de valeurs associée au canal sélectionné, et on calcule pour chacune d'elle l'erreur de phase A@ du signal de sortie Sout. On choisit alors celle des valeurs du coefficient Cv qui est la meilleure, c'est à dire celle qui donne la valeur de A@ plus faible, et on la programme dans le filtre de pré-accentuation 18. Dit autrement, on teste les Z valeurs du coefficient déterminant Cv disponibles, on sélectionne la meilleure de ces valeurs, qui est alors programmée dans le filtre de pré- accentuation 18. De préférence, ces tests successifs sont réalisés successivement pour des valeurs identiques du signal de modulation de fréquence Fmod, c'est à dire aussi du signal de modulation de phase Pmod. Ceci garantit que le calcul de l'erreur de phase ne soit pas influencé par la valeur de ce signal. Dans un exemple, les tests des valeurs de Cv sont réalisés pendant l'émission de la séquence d'apprentissage qui, de façon habituelle, est émise à la mise sous tension de l'émetteur incorporant le DMS. On sait en effet que cette séquence d'apprentissage une suite de mots binaires identiques. En cours de fonctionnement, l'unité de calcul 26 des moyens de calibration automatique du filtre de pré-accentuation 18 met en oeuvre un algorithme va maintenant être décrit en regard de l'organigramme de la figure 6 et courbe de la figure 7. A figure 7, on a .représenté une courbe montrant, pour canal sélectionné déterminé et pour des valeurs de Kvco, C et Icp déterminées, l'évolution l'erreur de phase A@ en fonction de la valeur du coefficient déterminant du filtre de pré-accentuation 18. On note Ao le point cette courbe qui correspondrait à la valeur du coefficient Cv sélectionnée lors de la mise en fonctionnement du DMS. Comme on le voit, le point Ao correspond à un minimum la courbe. On note An le point de la courbe qui correspond à la valeur courante du coefficient Cv programmée dans le filtre 18 à instant déterminé auquel les moyens de calibration automatique du filtre 8 sont activés. De préférence, les moyens de calibration automatique du filtre de pré- accentuation sont activés pendant l'émission par un émetteur incorporant le DMS des séquences de synchronisation qui, de façon classique, sont emises à intervalles temps réguliers, par exemple toutes les 20 ms en mode emission de données. Ces séquences de synchronisation étant constituées des suites de mots binaires identiques, la calibration automatique du filtre n'est pas influencée par la valeur du signal de modulation. En effet, la valeur de l'erreur de phase A@ est ainsi calculée pendant l'émission de ces séquences de synchronisation, c'est à dire pour des valeurs identiques du signal de modulation de fréquence. L'algorithme de calibration automatique du filtre de pré-accentuation 18 représenté par l'organigramme de la figure 6 est mis en oeuvre par module 29 de l'unité de calcul 26 du DMS selon l'invention. On suppose par hypothèse, que au début 60 de l'algorithme, une valeur déterminée du coefficient Cv est mémorisée dans le filtre 18, en sorte qu'on se situe sur le point sur la courbe de la figure 7. Dans une étape 61, on compare l'erreur de phase 0@ produite par le module de calcul 28 de l'unité de calcul 26 du DMS à une première valeur de seuil Af. Si o@ n'est pas supérieur à A@j alors on retourne au début 60. Si au contraire 0@ est supérieur à Af, alors dans une étape 62 on remplace la valeur du coefficient déterminant Cv par sa valeur courante moins le pas OCv. Dans exemple, cette nouvelle valeur courante du coefficient déterminant Cv amène point de fonctionnement du DIVIS à se déplacer sur la courbe de la figure 7 du point An au point An+1 . Dans une étape 63 on détermine alors en fonction d'une nouvelle valeur de l'erreur de phase A@ produite par le module de calcul 28 ' l'erreur de phase à diminué par rapport à la valeur précédente du coefficient Cv. Si l'erreur de phase n'a pas diminué, alors cela signifie que la valeur coefficient Cv n'a pas ' modifiée dans le bon sens. C'est pourquoi dans une étape 64 on remplace alors la valeur courante du coefficient Cv par valeur courante augmentée de deux fois le pas OCv. En raison de cette modification de la valeur courante du coefficient Cv, le point de fonctionnement du DMS se déplace sur la courbe de la figure 7 du point An+j au point An+2. Dans une étape on compare alors l'erreur de phase 0@ calculée le module de calcul de l'unité de calcul 26 à une seconde valeur de seuil 42. Si 4 est inférieur à 42 on atteint la fin 69 de l'algorithme. Si A@ n'est pas inférieur à 42, alors il faut encore modifier la valeur du coefficient déterminant Cv dans le même sens. C'est pourquoi dans une étape 66 on remplace valeur courante du coefficient Cv par la valeur courante augmentée du OCv, et l'on retourne à l'étape de comparaison 65 précitée. Dans l'exemple, représenté à la figure cette nouvelle valeur courante du coefficient Cv amène le point de fonctionnement du DIVIS à se déplacer sur la courbe du point An+j au point An+2. Dans l'exemple représenté, le point An+2 est encore au-dessus du seuil 42, en sorte qu'une nouvelle itération des étapes 66 et 65 est requise avant d'atteindre la fin '69 de l'algorithme. Le point de fonctionnement du DIVIS correspond alors au point An+3 de la courbe de la figure 7. à l'étape 63 on détermine au contraire que la valeur de l'erreur de phase 0@ a diminué, alors dans une étape 67, comparable à l'étape 65 précitée, on compare la valeur de l'erreur de phase 0@ à la seconde valeur de seuil 42. Si 0@ est inférieur à 42 alors on atteint la fin 69 de l'algorithme. A l'inverse, si A@ n'est pas inférieur à 42, on remplace alors dans une étape 68 la valeur courante du coefficient Cv par la valeur courante diminuée du pas ACv et l'on retourne à l'étape de comparaison 67 précitée. La valeur de seuil 42 est inférieure à la valeur de seuil 0@1. Dans un exemple 0@1 est de l'ordre de 2 et 42 est de l'ordre de 1,5 . L'algorithme décrit ci-dessus en regard de la figure 6 permet donc maintenir l'erreur de phase 0@ du signal de sortie Fout au plus à une valeur l'ordre de 2 . Le fait d'avoir deux valeurs de seuil A@1 et 42 différentes, 42 étant inférieure à Af1, permet à l'algorithme mis en oeuvre par le module de détermination 29 de l'unité de calcul 26 du DMS d'introduire une hystérésis dans l'évolution du point de fonctionnement. A la figure 8 on a représenté le schéma fonctionnel d'un circuit intégré 10 dans lequel sont intégrés tous les moyens numériques mis en oeuvre dans le DMS selon l'invention. Sur cette figure, les mêmes éléments qu'à la figure 2 portent les mêmes références. En plus des entrées 17a et 17b déjà décrites en référence à la figure 2, le circuit 10 comprend une entrée 17c et un diviseur de fréquence 171. En fonctionnement, l'entrée 17c est connectée à un oscillateur externe 172 tel qu'un quartz, et délivre un signal d'horloge dont la fréquence est de quelques MHz, sur une entrée du diviseur 171. Celui-ci opère une division de la fréquence du signal d'horloge par cinq, et délivre en sortie le signal de référence Sref . Le comparateur de phase/fréquence 11 comprend ici un comparateur 111 dont une première entrée est connectée à la sortie du diviseur 171 pour recevoir le signal Sref et dont une seconde entrée est connectée à la sortie du diviseur de fréquence à rapport variable 14. II comprend en outre une pompe de charge 112. La pompe de charge 112 reçoit un signal numérique de commande de courant délivré par la sortie d'un circuit de programmation 113. Le circuit 113 reçoit en entrée un signal numérique délivré par un convertisseur analogique/numérique 114. Ce dernier est connecté à une entrée 17d du circuit 10 pour recevoir un signal analogique de commande du courant de la pompe de charge 112. Ce signal de commande, après conversion analogique/numérique au moyen du convertisseur 114, est utilisé par le circuit de programmation 113 pour délivrer à la pompe de charge le signal numérique de commande de courant. La sortie de la pompe de charge 112 coïncide avec la sortie du PFC 11. Du filtre 12, le circuit 10 ne comprend qu'un amplificateur opérationnel 121, dont une première entrée est connectée à la sortie du PFC 11 ainsi qu'à une entrée 17e du circuit 10, une seconde entrée l'amplificateur opérationnel 121 étant connectée à une autre entrée 17f circuit 10. En fonctionnement, ces deux entrées 17e et 17f sont reliées à composants discrets externes, dont deux condensateurs et une résistance qui, avec l'amplificateur opérationnel 121, forment un intégrateur dont la fréquence de coupure est déterminée par la valeur desdits condensateurs et de ladite résistance. La sortie de l'amplificateur opérationnel 121 est reliée à une sortie 17g du circuit 10. On notera que le VCO n'est pas intégré dans le circuit 10 mais est un circuit externe. Par souci de simplification, l'entrée du VCO 13, qui en fonctionnement, est connectée à la sortie 17g du filtre 12 n'est pas représentée à la figure 8. Le circuit 10 comprend une entrée 17h qui, en fonctionnement, est connectée à la sortie du VCO 13 pour recevoir le signal sortie Sout. II comprend en outre une entrée 17i qui, en fonctionnement est reliée à la masse. Il comprend un amplificateur opérationnel 131 fonctionnant en comparateur analogique, dont les entrées sont connectées respectivement à l'entrée et à l'entrée 17i du circuit 10, et dont la sortie connectée à l'entrée diviseur de fréquence à rapport variable 14 via un doubleur de fréquence 32. Sur schéma de la figure 8, le diviseur de fréquence à rapport variable 14 comprend un diviseur de fréquence 141 couplé à un bloc de logique combinatoire 142. L'entrée du bloc de logique combinatoire est connectée à la sortie modulateur 1-A 15 et constitue l'entrée de commande du rapport de division diviseur de fréquence à rapport variable 14. Des moyens de démodulation 20, le circuit comprend un mélangeur de fréquence 21 et un détecteur de fréquence 23. mélangeur 21 comprend une première entrée qui est connectée à une entree 17j du circuit 10 et une seconde entrée qui est connectée à une entree 17k du circuit 10. En fonctionnement, ces entrées 17j et 17k sont respectivement connectées à la sortie du VCO 13 pour recevoir le signal de sortie Sout et à la sortie d'un oscillateur local 22, qui est également externe rapport au circuit 10 pour recevoir un signal à une fréquence intermédiaire. sortie du mélangeur 21, est connectée à une entrée du détecteur 23, dont sortie correspond à la sortie des moyens de démodulation 20, et est donc connectée à l'entrée du convertisseur analogique/numérique 25. Comme on peut le constater sur le schéma la figure 8, le circuit 10 intègre la plupart des moyens du DIV1S. Seuls moyens analogiques constitués parle VCO 13, l'oscillateur local 22, l'oscillateur 172, et la résistance e t le condensateur de l'intégrateur 12 sont des composants externes par rapport au circuit 10. L'invention permet donc la réalisation d'un DIVIS avec un haut degré d'intégration. La réalisation d'un DMS selon l'invention est donc peu coûteuse et peut être envisagée dans les applications de grande série. Tout ceci est particulièrement avantageux dans le cas des équipements de téléphonie mobile. REVENDICATIONS 1. Synthétiseur à modulation numérique pour la génération d'un signal sortie (Sout) radiofréquence modulé en fréquence ou en phase comprenant -un filtre de pré-accentuation (18) recevant un signal numérique de modulation de fréquence (Fmod) en entrée, pour pré-accentuer le signal de modulation de fréquence (Fmod) et produire un signal de modulation de fréquence pré-accentué (F'mod) ; -un modulateur 1-0 (15) ayant une entrée recevant le signal de modulation de fréquence pré-accentué (F'mod) et une sortie délivrant un signal de modulation de fréquence pré-accentué et embrouillé (SC) ; - une boucle à verrouillage de phase (PLL) avec un diviseur de fréquence à rapport variable (14) dans le chemin de rétroaction, le diviseur de fréquence à rapport variable (14) ayant une entrée de commande du rapport de division reliée à la sortie du modulateur 7--o (15) pour recevoir le signal de modulation de fréquence pré-accentué et embrouillé (Sc), le filtrage par la boucle à verrouillage de phase (PLL) permettant de filtrer le bruit de quantification introduit par le modulateur Y_-0 (15) et filtre de pré- accentuation (18) appliquant une pré-accentuation au signal modulation de frequence (Fmod) permettant de compenser l'effet de ce filtrage à l'intérieur d'une bande utile ; - des moyens de calibration automatique du filtre de "-accentuation permettant d'ajuster la fonction de transfert du filtre de -accentuation à celle de la PLL. 2. Synthétiseur selon la revendication 1, comprenant outre une entrée de données (17a) pour recevoir un signal de modulation de phase (Pmod), et un circuit de conversion phase/fréquence (19) recevant le signal de modulation de phase (Pmod) en entrée pour produire le signal de modulation de fréquence (Fmod) en sortie. 3. Synthétiseur selon la revendication 1 ou la revendication comprenant en outre une entrée (17b) pour recevoir un numéro de canal (NC), un module de sélection de canal (30) recevant le numéro de canal (NC) entrée pour produire en sortie un signal numérique de canal (Xo), et additionneur numérique (31) ayant une première entrée pour recevoir le signal de canal (Xo), une seconde entrée pour recevoir le signal de modulation fréquence pré-accentué (F'mod), et une sortie reliée à l' entrée du modulateur 1-0 (15) pour y délivrer un signal dont les bits de poids fort sont les bits signal de canal (Xo) et dont les bits de poids faible sont les bits du signal modulation de fréquence pré-accentué (F'mod). 4. Synthétiseur selon l'une quelconque des revendications précédentes, dans lequel le filtre de pré-accentuation (18) est un filtre numérique programmable dont la fonction de transfert est déterminée par des coefficients enregistrés dans une mémoire, parmi lesquels un seulement, appelé coefficient déterminant est dépendant du gain en boucle ouverte (K) de la PLL. 5. Synthétiseur selon la revendication 4 dans lequel, la PLL comprenant un comparateur de phase/fréquence (11) avec une pompe de charge et intégrateur 2) ayant un étage d'intégration, la fonction de transfert A(z) filtre de " accentuation (18),.exprimée en fonction de la variable z, est type où K le gain en boucle ouverte de la PLL ; où fref désigne une fréquence de référence de la PLL ; où BL désigne la transformée bilinéaire ; et où F(s) est la transformée de Laplace du filtre intégrateur (12) de la PLL sans prendre en compte l'étage d'intégration. 6. Synthétiseur selon l'une des revendications précédentes, dans lequel les moyens de calibration automatique du filtre de pré-accentuation (18) comprennent une boucle auxiliaire comportant des moyens de démodulation (20) du signal de sortie (Sout) et une unité de calcul (26), l'unité de calcul (26) comprenant un module (28) de calcul d'un paramètre qualité de la modulation du signal de sortie (Sout) et un module (29) détermination du coefficient déterminant du filtre de pré-accentuation (1 en fonction dudit paramètre. 7. Synthétiseur selon la revendication 6, dans lequel, la modulation étant une modulation en phase, le paramètre de qualité de la modulation du signal de sortie (Sout) est l'erreur de phase (0@) du signal de sortie (Sout). 8. Synthétiseur selon la revendication 6, dans lequel, la modulation étant une modulation en fréquence, le paramètre de qualité modulation du signal de sortie (Sout) est l'erreur de fréquence du signal sortie (Sout). 9. Synthétiseur selon la revendication 6, dans lequel, modulation étant une modulation en phase ou en fréquence, le parametre de qualité de la modulation du signal de sortie (Sout) est l'indice de modulation du signal de sortie (Sout). 10. Synthétiseur selon l'une quelconque des revendications 4 à 9, comprenant des moyens pour, à la mise en fonctionnement, tester successivement des valeurs déterminées du coefficient déterminant, sélectionner la meilleure de ces valeurs, et la programmer dans le filtre de pré- accentuation (18). 11. Synthétiseur selon la revendication 10, comprenant des moyens pour tester successivement lesdites valeurs du coefficient déterminant pour des valeurs identiques du signal de modulation de fréquence (Smod). 12. Synthétiseur selon la revendication 11, comprenant des moyens pour tester successivement lesdites valeurs du coefficient déterminant pendant la transmission d'une séquence d'apprentissage un émetteur radiofréquence incorporant le synthétiseur. 13. Synthétiseur selon l'une quelconque des revendications 6 à 12, comprenant moyens pour, en cours de fonctionnement, comparer le paramètre qualité de la modulation du signal de sortie (Sont) à un premier seuil ( @1) et à un second seuil (@2) inférieur audit premier seuil (@1), et des moyens pour, dès lors que le paramètre de qualité de la modulation du signal de sortie (Sout) est supérieur audit premier seuil (@1), modifier la valeur du coefficient déterminant programmée dans le filtre de -accentuation (18) jusqu'à ce que le paramètre de qualité de la modulation signal de sortie (Sout) soit inférieur audit second seuil (@2). 14. Synthétiseur selon la revendication 13, comprenant des moyens pour calculer la valeur du paramètre (0@) de qualité de la modulation du signal de sortie (Sout) pour des valeurs identiques du signal de modulation de fréquence (Fmod). 15. Synthétiseur selon la revendication 14, comprenant des moyens pour calculer la valeur du paramètre (0@) de qualité de la modulation du signal de sortie (Sout) pendant la trànsmission d'une séquence synchronisation par un émetteur radiofréquence incorporant le synthétiseur. 16. Synthétiseur selon l'une des revendications 6 à comprenant une mémoire pour stocker des valeurs déterminées du coefficient déterminant. 17. Synthétiseur selon l'une quelconque des revendications précédentes, dans lequel tous les moyens numériques sont intégrés dans un circuit intégré.