Brevet FR2814299A1 — publié le 20020322

La présente invention se rapporte à un procédé et à un dispositif d'estimation d'une suite de symboles mettant en oeuvre une correction conditionnelle, et à des systèmes associés L'invention trouve une application particulière au décodage suivant l'algorithme"BCJR", proposé par BAHL, COCKE, JELINEK et RAVIV et décrit dans leur article intitulé"Optimal decoding of linear codes for minimizing symbol error rate", in IEEE Transactions on Information Theory, mars 1974, pages 284-287 Plus précisément, la présente invention, qui appartient au domaine du codage/décodage, concerne un mode d'estimation de symboles reçus qui fait intervenir un algorithme du type"Log-MAP" (MAP pour"Maximum A Posteriori"), dont le principe est rappelé plus loin Elle a trait à l'application, dans certains cas, d'une valeur de correction dans le cadre de la détermination des probabilités liées aux états du codeur, pour remédier à la dégradation des performances habituellement apportée par la quantification dans ce type de technique de décodage, comme expliqué plus loin. L'invention est décrite ICI plus particulièrement dans son application au turbodécodage, à titre d'exemple nullement limitatif L'invention peut être appliquée à d'autres domaines, comme par exemple le domaine de l'égalisation. Les turbocodes sont très intéressants dans des conditions de faibles rapports signal à bruit (RSB, en anglais SNR,"Signal to Noise Ratio"). Un turbocodeur classique est constitué de deux codeurs convolutifs récursifs systématiques (en anglais RSC,"Recurs/ve Systematic Convolutionaf') et d'un entrelaceur, disposés comme le montre la figure 1. Le turbocodeur fournit en sortie tro is suites d'éléments binaires (x, y1, y2), où x est la sortie dite systématique du turbocodeur, c'est-à-dire n'ayant subi aucun traitement par rapport au signal d'entrée x, y1 est la sortie codée par le premier codeur RSC, et y2 est la sortie codée par le second codeur RSC après passage dans l'entrelaceur Pour plus de détails sur les turbocodes, on se reportera utilement à l'article de C BERROU, A GLAVIEUX et P THtTi ! v) AJSH ! MA ! nt ! tu ! é"/vear Shannon Ilmlt error-correctmg codmg and decoding. turbo-codes", ICC'93, Genève, ou à l'article de C BERROU et A GLAV ! EUX ! ntitu ! é"A/ear Opmm Error Correcting Coding and Decoding Turbo-Codes", in IEEE Transactions on Communications, vol 44, no 10, octobre 1996 La figure 2 représente un exemple de turbodécodeur classique susceptible de décoder des données fournies par un turbocodeur tel que celui de la figure 1 Les entrées x', y1', y2'du turbodécodeur sont les sorties du turbocodeur altérées par le canal de transmission et les processus d'émission et de réception La structure d'un tel turbodécodeur est bien connue de l'homme du métier et ne sera donc pas décrite en détail ici. Il nécessite en particulier deux décodeurs, désignés par"Décodeur 1"et"Décodeur 2"sur la figure 2, ces décodeurs peuvent être du type BCJR mentionné ci-dessus ou, en variante, du type SOVA (en anglais"Sof Op Viterbi Algorithm"). Un turbodécodeur classique nécessite également un rebouclage de la sortie du désentrelaceur n2 sur l'entrée du premier décodeur, afin de transmettre l'information dite "extrinsèque" du second décodeur au premier décodeur. Un tel système de décodage fait appel à une exploration des probabilités suivant l'ordre chronologique d'arrivée des symboles (premier symbole reçu, premier symbole décodé), mais aussi dans le sens contraire à cet ordre chronologique (dernier symbole reçu, premier symbole décodé). Cela apparaît dans les éléments de description du décodeur BCJR ci-après. La structure réelle d'un décodeur MAP à chaque instant k fait intervenir, non seulement les données reçues (bruitées) systématiques Yks et p les parités Issues du codeur et reçues bruitées YkP, mais aussi une moyenne du bruit # et des information extrinsèques provenant de l'autre décodeur Le but du décodage est d'estimer les états consécutifs du codeur en fonction de la connaissance qu'on en a, c'est-à-dire à partir de la séquence d'informations reçues bruitées La figure 3 lustre un tel décodeur. L'entrée bk'du décodeur MAP correspond à l'entrée x'du turbodécodeur illustrée sur la figure 2, l'entrée YkP correspond à l'entrée y1'ou y2'de la figure 2 suivant qu'elle se rapporte au décodeur 1 ou 2, et L'e correspond à L4 ou L2 La variable # correspond à la valeur efficace du bruit. Elle est utilisée dans le décodeur sous forme de puissance de bruit, pour normaliser les valeurs de Yks et YkP. Si on considère que les données sont codées, non en binaire (0 ou 1), mais en NRZ (Non-Retour à Zéro), c'est-à-dire avec des données transmises sur des niveaux +1 ou-1, le décodeur cherche à décider si la donnée reçue bruitée était au départ un +1 ou un-1. Soit ûk le résultat de cette décision, soit Uk ! a donnée originale émise et soit Y la séquence complète d'informations codées reçues. La décision est l'opération suivante, en notant P la probabilité Ûk = +1 si P (Uk=+l 1 Y) > P (Uk=-1 Y) Ûk =-1 si P (Uk=+l 1 Y) Ainsi, la décision ûk est donnée par le signe de la variable L (bk), définie comme le logarithme du rapport des probabilités a posteriori (en anglais LAPP,"Logarithm of Poser/br/Probab/7/Yy") : Soit S l'ensemble des états possibles du codeur. En utilisant la notion de treillis du code, on peut écrire où 'SkeS est l'état du codeur au temps k, . S+ est l'ensemble des paires d'états (s', s) correspondant à toutes les transitions (Sk-1=s')- (Sk=s) provoquées par une entrée du codeur Uk = +1, et 'S-est défini de façon S ! m ! ! a ! re pour u =-1 On observe qu'on peut supprimer p (Y) dans l'équation (1). Cela signifie qu'on a besoin uniquement d'un algorithme pour calculer p (s', s, Y) = P (Sk 1 = s', Sk = S, Y) Selon l'algorithme BCJR, p (S', s, Y) =ai (S') Yk (S', S) Pk (S) (2) avec Qk (S) p (Sk =S. Yk) = ak-1 (S') Yk (S', S) 1 S'ES - P (yN ssk-1 (S') =P (YSk =S) = Y. Pk (S) 7k (S', S) (3) ses Yk (S', S) P (Sk =S, YkISk-1 =s') où a et 0 représentent les probabilités d'obtenir les états S au temps k. Les probabilités n et p sont calculées dans une récursion, respectivement en partant de l'état initiai (c'est-à-dire les premiers symboles reçus) et en partant de l'état final (c'est-à-dire les derniers symboles reçus), avec ao (0) = 1 et ao (s0) =0 PN (0) =1 et ssN (sO) =0 si le codeur part d'un état zéro et finit dans un état zéro, l'mdice N désignant la longueur de la trame de données reçue et correspondant donc au dernier symbole reçu Il y a (N+1) xNs valeurs de probabilités a et NxNs valeurs de probabilités p, Ns étant le nombre d'états possibles du codeur C'est pourquoi on numérote les a de 0 à N et les B, de 1 à N. L'élimination du facteur p (Y) dans l'équation (1) apporte une instabilité numérique. Cela peut être évité en utilisant des probabilités modifiées de la façon suivante : - (S)/P (yk) ak (S) ak 1 5k (S) =ak (S)/p (Y) ssk (S) =Pk (S)/P (YY) ce qui peut être réécrit comme suit En divisant l'équation (2) par p (Y)/P (Yk) = p (Yi) p (Yk. i ! Y). on obtient. p (S', Y)/P (Yk) =ak-1 (s') Yk (S', S) (s) (5) Maintenant, l'algorithme BCJR-MAP revient à calculer le LAPP, défini plus haut et noté L (Uk), en combinant les équations (1) et (5) les probabilités a et les ss étant calculées récursivement par l'équation (4). Appliquons ce résultat aux turbocodes, pour un code convolutif itératif parallèle, dans un canal à bruit blanc additif gaussien (BBAG, en anglais AWGN,"Additive White Gaussian Noise"). Par le théorème de Bayes, le LAPP du décodeur MAP peut s'écrire : où le second terme de la somme représente l'information a priori Etant donné qu'en général, P (Uk = +1) = P (Uk = -1), l'information a priori est zéro pour les codeurs convolutifs. Toutefois, dans un décodeur itératif, le décodeur 1 (noté Di) reçoit une information extrinsèque ou décision douce pour chaque Uk venant du décodeur 2 (noté D2), qui sert d'information a priori pour Dl, ce qui lance le mécanisme D1- D2- Di-, le décodeur délivrant une décision douce à chaque demi-itération pour le décodeur suivant (sauf pour le premier décodage) Ces décisions douces proviennent de l'utilisation de deux codeurs différents après entrelacement, elles sont donc décorrélées On décrit maintenant une façon d'obtenir cette information extrinsèque. à partir de l'équation (3), Yk (S', S) peut s'écrire i yk (S', s) = P (s ! s') P (Yk S', s) = P (Uk) P (yk ! uk) (7) En définissant on peut écrire OÙ Y est la donnée systématique reçue et YkP est la parité correspondante ! ssue du codeur, à l'instant k. Il vient alors : Maintenant, Yk (s', s) apparaît dans le numérateur et le dénominateur de l'équation (6). Le facteur AkBk disparaît car il est indépendant de Uk. Soit 2Ec/No = 1/ et o = No/2Ec, où Ec = RcEb est l'énergie par bit, puisque des symboles {-1, +1} sont transmis dans le canal, No étant l'énergie du bruit du canal. De l'équation (7), on tire : avec : En combinant (8) et (9), on obtient La deuxième égalité dans l'équation (10) a-dessus est justifiée par le 1 fait que la quantité C-exp-uk (u(Uk) +Lcy) peut être mise en facteur 2 k dans les sommations du numérateur et du dénominateur. Le dernier terme de l'équation (10) représente l'information extrinsèque passée d'un décodeur à l'autre La décision finale peut être obtenue sur la base de la formule suivante. Ll (uk) = Lcys +Le e L1 (Uk) =L. cy+L (Uk) +L (Uk) e e où L1 (Uk) est l'information extrinsèque transmise de D2 à Di et L (Uk) est l'information extrinsèque transmise de Dl à D2. De façon générale, lors de l'implantation matérielle d'une fonction, l'homme du métier cherche à éviter les multiplications, qui sont coûteuses en surface de silicium. Il est bien connu que le coût matériel est une fonction croissante de la surface de silicium engagée dans la réalisation d'une fonction. L'homme du métier recherche généralement un équilibre entre la rapidité d'exécution de la fonction et la surface en silicium résultante Pour éviter l'emploi de multiplieurs, Il est connu d'utiliser le logarithme naturel des fonctions de calcul des probabilités a et B définies plus haut. A partir de cette constatation, obtenir les probabilités liées aux noeuds du treillis revient à calculer la quantité' AN = In (expo + expÖ1 +. + expö, +. + expN) où N désigne la longueur de la trame de données reçue et où 6,, pour 1 = 0 à Ns, vaut par exemple ak-1 (s') +Y (s', S), ou encore Pk-1 (s') +Y (s', s), etc Cette quantité se calcule de façon récursive, à l'aide du logarithme jacoblen, la formule de récursion peut s'écrire comme suite A, =ln (exp i+exp) =max (A,-1. 5,) +fc (jA1 i-) avec Ai = ln (expôl) = ô, et fc (x) =ln (1+exp-x), x > O Cette équation n'étant pas une approximation, il n'y a pas de perte d'information lorsqu'on utilise le logarithme jacobien et des additions, au lieu de multiplications. Etant donné le caractère récursif rappelé o-dessus, deux structures peuvent paraître a priori appropriées à l'homme du métier pour mettre en oeuvre le calcul du logarithme jacoblen. Les exemples illustrés sur les figures 5 et 6 sont formés sur un treillis de 8 noeuds et 16 branches. Au sujet de la notion de treillis, on rappelle que le résultat en sortie d'un codeur convolutif ne dépend que de la donnée présentée en entrée et de l'état du codeur. En conséquence, on peut énumérer de façon exhaustive les états et la façon dont ils communiquent entre eux en fonction du temps. Cette énumération peut être illustrée, de façon connue en soi, par un treillis, diagramme constitué de noeuds (points représentatifs des états du codeur) et de branches (lignes représentatives des transitions entre noeuds) A chaque branche, on associe la valeur de la donnée en entrée et du résultat en sortie. Quel que soit le codeur choisi, le motif du treillis est répétitif Après un certain temps, on ne retient donc comme représentation que le motif minimum nécessaire à la représentation exhaustive La figure 5 montre un exemple de calcul de la somme des logarithmes jacobiens en cascade, pour un codeur à 8 états. Une logique de contrôle (notée"CTRL"sur la figure 5) cadencée par une horloge ("CLK") permet de synchroniser la mise en oeuvre des unités de calcul du logarithme jacobien ("J") Pour i = 0,... 7, 6, vaut par exemple ak-1 (s') +Y (s', s), ou encore ssk-1 (S') +Y (s, s') etc etA8 =h (exp+exp+. +exp8) Cette réalisation présente notamment deux inconvénients Tout d'abord, il faut M-1 coups d'horloge pour qu'un décodeur ayant M états puisse achever les calculs En outre, la multiplicité des unités de calcul du logarithme jacoblen se traduit par une forte consommation de surface lors de la réalisation sous forme de circuit intégré. La réalisation de la figure 6 tend à s'affranchir du second inconvénient. La figure 6 montre un exemple de calcul de la somme des logarithmes jacobiens en boucle, toujours dans le cas d'un codeur à 8 états Sur le dessin,"J"désigne l'unité de calcul des logarithmes jacobiens, les variables 8, pour i = 0,.... 7, et As sont respectivement similaires à celles de la figure 5, "MUX1" et "MUX2" désignent des multiplexeurs,"CNTR"désigne un compteur de 0 à 7 qui commande MUX1 et MUX2,"CLK"désigne une horloge et les variables a, b, c et x désignent les valeurs fournies en sortie respectivement par MUX2, MUX1, J et CNTR. Le multiplexeur MUX2 fonctionne comme suit : - SI la valeur x fournie par le compteur vaut"00000000"alors MUX2 fournit en sortie a = 6o et MUX1 fournit en sorte b = 81 - si x = "00000001" alors a = c et b = 82, - si x ="00000010"alors a = c et b = 83, - s) x ="00000100"alors a = c et b = 04 ; et ainsi de suite On voit que cette solution, contrairement à celle de la figure 5, comporte une seule structure de calcul du logarithme jacobien Elle ne présente donc pas inconvénient de la réalisation de la figure 5 quant à l'occupation de surface sur un circuit intégré Toutefois, cette solution n'apporte en soi aucun remède au problème précité de la dégradation des performances due à la quantification Un système de transmission de données peut généralement être schématisé comme t'indique la figure 4. Une source de données fournit des symboles à transmettre, qu'un codeur (noté"COD"sur la figure 4) protège, par exemple par redondance, contre les Imperfections du canal Un modulateur (noté"MOD") met en forme les symboles de la façon la plus adaptée aux contraintes du canal A la sortie du canal, un démodulateur (noté"DEMOD") remet les données sous une forme moins contrainte et plus aisée à manipuler et un décodeur (noté"DEC") permet de corriger un certain nombre d'erreurs généralement liées au bruit introduit dans le canal. Le puits est le destinataire final des données. La présente invention trouve une application à tous les systèmes de transmission de données où le décodeur est mis en oeuvre suivant l'algorithme BCJR Cet algorithme de décodage est utilisé principalement dans les turbodécodeurs et est aussi appelé MAP (ce qui signifie "Maximum A Posteriori", comme rappelé plus haut). Dans sa forme d'origine, cet algorithme fait intervenir de nombreuses multiplications. Les multiplications n'étant pas économes en termes de consommation de portes logiques, lors de l'implantation matérielle (en anglais "hardware implementation") d'un décodeur, on préfère généralement utiliser une autre version de l'algorithme MAP, appelée le"Log-MAP", où on utilise des logarithmes pour représenter les variables et où on remplace les multiplications par des additions. Une première approche d'un décodeur Log-MAP a été décnte par Steven S. PIETROBON dans le document intitulé "ImplementatIOn and performance of a serial MAP decoder for use in an Iterative Turbo decoder", Annales du Symposium International IEEE sur la Théone de l'mformation, Whist ! er. B. C, Canada, 17-22 septembre 1995 Dans le Log-MAP, pour éviter la transposition des variables en leur logarithme, on utilise le logarithme jacobien, noté J dans toute la suite J (all, a) = In (es + e) = max (A, 5) (JA- & ), (E1) où 'A et 8 sont les variables considérées, . e désigne l'exponentielle, . max (a, b) désigne la fonction déterminant le plus grand des éléments a et b, * désigne la valeur absolue et f. (x) = In (1 + e'), x > 0 est une fonction de correction. L'expression (E1) ci-dessus est une formule dite exacte, ce qu) Implique que son emploi, dans la technique du Log-MAP, n'engendre pas a priori de dégradation de performances pour le décodage. On peut aussi utiliser encore une autre version de l'algorithme MAP, appelée le"Max-Log-MAP", où on a simplement : In (ess + eó) = max (ll, ó) (E2) Néanmoins, cette dernière version entraîne a priori une dégradation des performances. En fait, lors de la réalisation matérielle du décodeur, la quantification nécessaire à la réalisation économique du décodeur engendre un résultat qui n'est pas en adéquation avec l'utilisation du Log-MAP, pour des raisons qui seront exposées plus loin. Il y a dès lors un intérêt pour la réalisation de choisir entre l'utilisation des deux versions, Log-MAP ou Max-Log-MAP, et ce à chaque calcul. On connaît, par l'article de J.-F CHENG et T OTTOSSON intitulé "Lmearly Approximated Log-MAP Algorithms for Turbo Decoding", Annales de la conférence"Vehicular Technology" (VTC), Tokyo, 18 mai 2000, un critère de décision permettant de choisir entre l'algorithme du Log-MAP et l'algorithme du Max-Log-MAP Cependant, cette solution présente plusieurs Inconvénients En particulier, le critère de décision est lié au rapport signal sur bruit et sa mise en oeuvre est complexe La présente invention a pour but de remédier aux inconvénients précités Elle permet de choisir de façon simple et indépendamment du rapport signal sur bruit, pendant le décodage, à chaque occurrence de la détermination du logarithme jacobien, entre l'utilisation des deux versions mentionnées plus haut de l'algorithme MAP, à savoir, Log-MAP ou Max-LogMAP L'invention porte notamment sur le critère de décision qui gouverne ce chox. L'invention permet notamment de déterminer la somme des logarithmes jacobiens d'un ensemble de probabilités associées à des noeuds du treillis utilisé dans un décodeur utilisant la technique du maximum a posteriori. Dans ce but, la présente invention propose un procédé d'estimation d'une suite de symboles, les symboles étant liés entre eux par une relation de parité préalablement créée par un codeur, l'estimation se faisant par une fonction ayant plusieurs composantes réalisant un calcul de probabilités correspondant à un état du codeur, ce procédé étant remarquable en ce qu'il comporte des étapes consistant à - comparer des premières valeurs de probabilités à une première valeur seutl prédéterminée, - comparer des deuxièmes valeurs de probabilités à une deuxième valeur seuil prédéterminée et - si au moins une des premières ou deuxièmes valeurs de probabilités est inférieure à la première ou deuxième valeur seuil prédéterminée correspondante, modifier au moins une des composantes de la fonction précitée. Ainsi, l'invention propose un critère de décision pour choisir d'utiliser, au fil du décodage, la technique du Log-MAP ou celle du Max-Log-MAP, en temps réel, en vue de l'estimation des symboles reçus Elle permet par suite de réaliser un décodage avec quantification tout en conservant de bonnes performances L'invention propose donc de façon générale un compromis avantageux entre, d'une part, la rapidité de traitement et d'autre part, l'encombrement lors de l'implantation, par exemple sous forme de circuit intégré, de la fonction de calcul de la somme des logarithmes jacobiens. Plus particulièrement, l'invention prend en compte certains effets de dégradation des performances dus à la quantification des calculs et y remédie Dans un mode particulier de réalisation, la fonction précitée, qui réalise l'estimation des symboles reçus, est représentative d'au moins une opération d'addition, d'au moins une opération de comparaison et éventuellement d'une opération de correction consistant à appliquer un indice de correction, éventuellement nul. Lorsqu'une première composante de cette fonction est représentative d'une opération de multiplexage et qu'une deuxième composante de cette fonction est représentative d'une opération de calcul de logarithmes jacobiens, conformément à l'invention, lors de l'étape de modification, si au moins une des premières ou deuxièmes valeurs de probabilités mentionnées précédemment est inférieure à la première ou deuxième valeur seuil prédéterminée correspondante, on modifie la deuxième composante de ladite fonction. Selon une caractéristique particulière, l'étape de modification porte sur l'opération de correction. Par exemple, l'étape de modification peut consister à supprimer toute correction ou, inversement, à rétablir une correction. Autrement dit, on effectue une opération d'application d'une correction dont la valeur est éventuellement nulle, en fonction de la modification effectuée sur la fonction d'estimation. Appliquer une correction nulle revient à choisir la technique du MaxLog-MAP définie plus haut Appliquer une correction non nulle revient à choisir la technique du Log-MAP définie plus haut Dans le même but que celui indiqué plus haut, la présente invention propose également un procédé de décodage mettant en oeuvre un procédé d'estimation tel que ci-dessus Dans l'application de l'invention au domaine des turbocodes, ce procédé de décodage peut comporter une ou plusieurs opérations de turbodécodage Toujours dans le même but, la présente invention propose aussi un dispositif d'estimation d'une suite de symboles, les symboles étant liés entre eux par une relation de parité préalablement créée par un codeur, l'estimation se faisant par une fonction ayant plusieurs composantes réalisant un calcul de probabilités correspondant à un état du codeur, ce dispositif étant remarquable en ce qu'il comporte : - un module pour comparer des premières valeurs de probabilités à une première valeur seuil prédéterminée, - un module pour comparer des deuxièmes valeurs de probabilités à une deuxième valeur seuil prédéterminée et - un module pour modifier au moins une des composantes de la fonction précitée si au moins une des premières ou deuxièmes valeurs de probabilités est inférieure à la première ou deuxième valeur seuil prédéterminée correspondante Le dispositif d'estimation suivant l'invention peut avantageusement être réalisé par mise en oeuvre d'outils logiciels ou matériels utilisant le langage VHDL, langage de description matériel pour circuits intégrés à très grande vitesse (en anglais"VHSIC (Very High Speed Integrated Circuit) Hardware Description Language"). En variante, on pourrait bien sûr utiliser d'autres outils de synthèse de circuits, tels que"Verilog" (marque déposée). Toujours dans le même but, la présente invention propose également un dispositif de décodage comportant un dispositif d'estimation tel que ci-dessus. Ce dispositif de décodage peut également avantageusement être réalisé par mise en oeuvre d'outils logiciels ou matériels utilisant le langage VHDL. Toujours dans le même but, la présente invention propose aussi - une matrice de portes programmable par l'utilisateur ou FPGA (en anglais"Field Programmable Gate Array"), comportant des moyens adaptés à mettre en oeuvre un procédé d'estimation et/ou des moyens adaptés à mettre en oeuvre un procédé de décodage tel (s) que ci-dessus : - une matrice de portes programmable par l'utilisateur ou FPGA, comportant un dispositif d'estimation et/ou un dispositif de décodage tel (s) que ci-dessus ; - un circuit logique programmé, comportant des moyens adaptés à mettre en oeuvre un procédé d'estimation et/ou des moyens adaptés à mettre en oeuvre un procédé de décodage tel (s) que o-dessus ; - un circuit logique programmé, comportant un dispositif d'estimation et/ou un dispositif de décodage tel (s) que ci-dessus La présente invention vise aussi un appareil de traitement de signaux numériques, comportant des moyens adaptés à mettre en oeuvre un procédé d'estimation et/ou des moyens adaptés à mettre en oeuvre un procédé de décodage tel (s) que ci-dessus La présente invention vise aussi un appareil de traitement de signaux numériques, comportant un dispositif d'estimation et/ou un dispositif de décodage tel (s) que ci-dessus. La présente invention vise aussi un réseau de télécommunications, comportant des moyens adaptés à mettre en oeuvre un procédé d'estimation et/ou des moyens adaptés à mettre en oeuvre un procédé de décodage tel (s) que ci-dessus. La présente invention vise aussi un réseau de télécommunications, comportant un dispositif d'estimation et/ou un dispositif de décodage tel (s) que o-dessus La présente invention vise aussi une station mobile dans un réseau de télécommunications, comportant des moyens adaptés à mettre en oeuvre un procédé d'estimation et/ou des moyens adaptés à mettre en oeuvre un procédé de décodage tel (s) que ci-dessus La présente invention vise aussi une station mobile dans un réseau de télécommunications, comportant un dispositif d'estimation et/ou un dispositif de décodage tel (s) que ci-dessus. La présente invention vise aussi une station de base dans un réseau de télécommunications, comportant des moyens adaptés à mettre en oeuvre un procédé d'estimation et/ou des moyens adaptés à mettre en oeuvre un procédé de décodage tel (s) que ct-dessus La présente invention vise aussi une station de base dans un réseau de télécommunications, comportant un dispositif d'estimation et/ou un dispositif de décodage tel (s) que ci-dessus. L'invention vise aussi - un moyen de stockage d'informations lisible par un ordinateur ou un microprocesseur conservant des instructions d'un programme informatique, permettant la mise en oeuvre d'un procédé d'estimation et/ou de décodage tel que a-dessus, et - un moyen de stockage d'informations amovible, partiellement ou totalement, lisible par un ordinateur ou un microprocesseur conservant des instructions d'un programme informatique, permettant la mise en oeuvre d'un procédé d'estimation et/ou de décodage tel que ci-dessus. L'invention vise aussi un produit programme d'ordinateur comportant des séquences d'instructions pour mettre en oeuvre un procédé d'estimation et/ou de décodage tel que ci-dessus Les caractéristiques particulières et les avantages du dispositif d'estimation, du procédé et du dispositif de décodage, des circuits et systèmes correspondants, des différents appareils de traitement de signaux numériques, des différents réseaux de télécommunications, des différentes stations mobiles, des différentes stations de base, des moyens de stockage d'informations et du produit programme d'ordinateur étant similaires à ceux du procédé d'estimation selon l'invention, ils ne sont pas rappelés Ici D'autres aspects et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit de modes particuliers de réalisation, donnés à titre d'exemples non limitatifs La description se réfère aux dessins qui l'accompagnent, dans lesquels - la figure 1, déjà décrite, représente schématiquement un turbocodeur classique, - la figure 2, déjà décrite, représente schématiquement un turbodécodeur classique ; - la figure 3, déjà décrite, représente schématiquement un décodeur MAP classique ; - la figure 4, déjà décrite, illustre le schéma général d'un système de transmission classique ; - la figure 5, déjà décrite, illustre un exemple de calcul de la somme de logarithmes jacobiens en cascade, pour un codeur à 8 états, - la figure 6, déjà décrite, lustre un exemple de calcul de la somme de logarithmes jacobiens en boucle, pour un codeur à 8 états ; - la figure 7 est un organigramme illustrant des étapes principales d'un procédé d'estimation conforme à la présente invention, dans un mode particulier de réalisation ; - la figure 8 illustre schématiquement une première application de l'invention, de type matériel (en anglais"hardware"), dans un mode particulier de réalisation ; - la figure 9 illustre schématiquement une deuxième application de l'invention, de type logiciel (en anglais "software"), dans un mode particulier de réalisation ; - les figures 1 Oa et 10b illustrent de façon schématique deux modes de réalisation d'un circuit de calcul du logarithme jacobien suivant la présente invention ; - la figure 11 lustre de façon schématique un circuit de calcul de la somme des logarithmes jacobiens suivant la présente invention, dans un mode particulier de réalisation, et - les figures 12a et 12b illustrent de façon plus détaillée un module de multiplexage compris dans le circuit de la figure 11. On donne maintenant, pour une meilleure compréhension de la présente invention, des éléments descriptifs relativement à l'effet de la quantification sur le calcul du logarithme jacobien. L'algorithme de calcul du logarithme jacobien est exact sur des nombre réels. Cependant, on ne peut pas utiliser de nombres réels dans des circuits logiques qu'on cherche à simplifier au maximum, une représentation binaire est adoptée. Quelles que soient les valeurs des entrées du décodeur, leurs représentations seront avantageusement, même au prix d'une perte d'information, codées sur un nombre d'éléments binaires restreint Dans le cas où on choisit de coder les nombres sur q bits (q étant un entier supérieur à 1), le bit de poids fort (en anglais MSB,"Most Significant Bit") indiquant te signe (ce format est appelé"q bits signé"), le système de codage implique un nombre de possibilités de représentation limité 2q possibilités de - -1 à +2-1 Les différents éléments rentrants et sortants du codeur sont donc projetés sur cette base de-2 à +2-1 Les sorties des codeurs sont les informations extrinsèques, qui représentent un logarithme de la vraisemblance de la donnée Par commodité, on décide d'utiliser les valeurs de -2q-1 à +2q-1-1. II y a saturation pour les valeurs supérieures à +2-1 et inférieures à-2'\ et troncature si le résultat des calculs implique l'existence d'une valeur non entière. Dans l'exemple non limitatif décrit ici, on suppose que les entrées du codeur sont des valeurs appartenant à l'ensemble {-1, +1}, entachées de bruit. Elles peuvent donc théoriquement prendre n'importe quelle valeur sur l'ensemble des nombres réels. Néanmoins, lorsqu'on fait l'hypothèse d'un bruit blanc gaussien, les valeurs très élevées sont rares et on peut saturer à +16 si la valeur du symbole ou de la parité reçu (e) entaché (e) du bruit gaussien est supérieure à 16, et -16 SI cette valeur est inférieure à-16 La valeur de saturation +16 sera représentée pour les calculs par 2-'-1 et la valeur de saturation-16, par-2 Le premier effet de cette quantification est d'introduire un changement de base dans le calcul Il est en effet moins avantageux, car moins adapté à la présente invention, d'utiliser des logarithmes naturels que des ! oganthmes de base E La valeur de u s'obtient en cho ! S ! ssant ! e pas minimum susceptible d'être représenté, soit ici 16/ (2-1), soit 0, 125 dans l'exemple nullement limitatif où q = 8. La base de calcul est l'exponentielle de 0, 125, soit 1, 13, de sorte qu'on obtient une correspondance de log (E) à 0, 125 L'ensemble du décodeur travaille donc uniquement avec des mots au format q bits signé, qui représentent des logarithmes en base exp - 2q 1-1) Cette modification est connue de l'homme du métier et a été décrite par Steven S PIETROBON, plus spécifiquement pour un décodeur Log-MAP, dans le document déjà cité. Ainsi, le calcul du logarithme jacobien, qui était fondé sur la formule de récursion suivante : A, =) n (exp+exp) =max (A, 1, 6,) +fc (] AI-1-5j) avec Ai =tn (exp) =6i et fc (x) = (, +exp-x), x > O devient : A, =) og ( +E) =max (A, i, ô,) +fc (jA, i-5j avec Ai=togE () =51 et fc (x) = : gjl+e'), x > 0 Par la formule du changement de base, Il est facile de retrouver. 1 fC (x) =J- In nl+e', x > 0 In F- On explicite maintenant le problème lié à la quantification, évoqué plus haut Lorsqu'on applique la fonction de correction fc à des opérandes au format 8 bits signé, on constate que pour une différence nulle, c'est-à-dire deux opérandes égaux, il est nécessaire d'ajouter, au plus grand des deux opérandes, une correction égale à la valeur obtenue par la fonction de correction, soit par exemple 5. SI la valeur de l'opérande est-128, c'est-à-dire la valeur de saturation, le résultat du logarithme jacobien est alors-122 Ainsi, effectuer l'opération sur la valeur de saturation ne rend pas la valeur de saturation, mais une valeur plus grande. On perçoit facilement le problème sur le premier décodage de la première itération Pour calculer la probabilité d'un état, on tient compte de ses M prédécesseurs ou de ses M suivants immédiats, M étant le nombre d'états possibles du codeur. Dans l'exemple non limitatif, décrit ici, d'un codeur à 8 états, dans le début des opérations, il y a 2 états possibles et 6 dont la probabilité est nulle et qui ont donc comme représentation de cette probabilité la valeur-128 Il y a donc trois additions, puis deux, puis une où cette valeur de-128 devrait donner comme résultat-128. en fait, ici, on obtient au premier rang-122, puis-118, puis-113. On doit en principe additionner aux valeurs de probabilités des 2 états possibles la valeur minimale-128 ; cependant on va additionner ici la valeur de-113. On a donc une erreur cumulative sur la représentation de la probabilité la plus faible. Le processus étant récursif, l'erreur se propage dans les récursions et on s'éloigne de la valeur minimale-128 assez rapidement au cours des multiples opérations. Cet écart qui se propage dans le décodeur vient fausser les calculs et donc, dégrader les performances Il est à noter que cette situation où deux opérandes égaux représentent une probabilité très faible sont à additionner est très courante, en particulier dans les calculs à fort rapport signal sur bruit Conformément à l'invention, Il est proposé de ne pas effectuer la correction lorsque la valeur de l'un ou l'autre des opérandes, 1 e des probabilités, est inférieure à une valeur de seuil prédéterminée A titre d'exemple nullement limitatif, on peut prendre un seuil t =-100. Cette simple modification entraîne une amélioration d'un facteur 2 des performances à faible rapport signal sur bruit L'organigramme de la figure 7 Illustre le procédé d'estimation conforme à l'invention et, plus particulièrement, la phase de détermination du logarithme jacobien. Lors d'une première étape de comparaison 101, on teste so l'opérande x, qui est une valeur de probabilité, est inférieur à une première valeur seuil prédéterminée t1 Si c'est le cas, lors d'une étape 104, on applique la technique du Max-Log-MAP, c'est-à-dire qu'on applique une correction fc nulle (autrement dit, pas de correction). Si ce n'est pas le cas, c'est-à-dire si x > t1, on teste, lors d'une seconde étape de comparaison 102, SI l'opérande y, qui est aussi une valeur de probabilité, est inférieur à une seconde valeur seuil prédéterminée t2. On peut éventuellement choisir t1 = t2 Si c'est le cas, lors d'une étape 106, on applique la technique du Log-MAP, c'est-à-dire qu'on applique une correction fc non nulle. Les figures 8 et 9 représentent chacune un dispositif d'émission 10 et un dispositif de réception 20, dans une application matérielle (en anglais "hardware") de l'invention sur la figure 8, respectivement logicielle (en anglais "software") sur la figure 9. La transmission entre les dispositifs 10 et 20 peut se faire par tout moyen jugé approprié tel que par voie filaire, hertzienne ou autre. Les quatre dispositifs comportent une unité de traitement de données 24. L'unité de traitement de données 24 comporte - une unité de calcul CPU ("Ce/a/Process/ng L/r") 26, - un moyen de stockage temporaire de données (mémoire RAM) 28, - un moyen de stockage (mémoire ROM) 30, -des moyens de salse de caractères 32, tels que, par exemple, un clavier, -des moyens de restitution d'images 34 tels que, par exemple, un écran et -des moyens d'entrée/sortie 36 (permettant par exemple la connexion au réseau Internet et/ou à une caméra, etc) L'unité de calcul 26 est adaptée à mettre en oeuvre notamment les réalisations illustrées par les figures 10a, 10b, 11,12a et 12b décrites ci-après et/ou l'organigramme de la figure 7 Sur les figures 8 et 9, le dispositif d'émission 10 comporte un émetteur 100 et le dispositif de réception 20 comporte un récepteur 200 La mémoire RAM 28 du dispositif de réception 20 contient des données, des variables et des résultats intermédiaires de traitement, dans des registres de mémoire portant, dans la description, les mêmes noms que les données dont ils conservent les valeurs. Le mot"registre"utilisé ici désigne, dans chacune des mémoires 28 et 30, aussi bien une zone mémoire de faible capacité (quelques données binaires) qu'une zone mémoire de grande capacité (permettant de stocker un programme entier). La mémoire RAM 28 du dispositif de réception 20 contient notamment : - un registre "données~reçues", dans lequel sont conservées les données binaires reçues en provenance du canal de transmission. Dans le mode de réalisation par voie logicielle de a figure 9, la mémoire RAM 28 du dispositif de réception 20 comporte en outre : - des registres"Le"et"a, (, y", dans lesquels sont conservées les données nécessaires au décodage La mémoire ROM 30 des dispositifs d'émission 10 et de réception 20 contient notamment - un registre"P', dans lequel est conservé le programme de fonctionnement de l'unité de calcul 26 Dans le mode de réalisation par voie logicielle de la figure 9, la mémoire ROM 30 du dispositif de réception 20 comporte en outre -un registre"LUT', dans lequel est conservée une table de consultation 15, décrite ci-après en liaison avec la figure 10. Sur la figure 8, le dispositif d'émission 10 comporte un module de codage 50 Dans un mode particulier de réalisation, le module de codage 50 comporte un turbocodeur ou un codeur convolutif Le dispositif de réception 20 comporte un module de décodage 60 Le module de décodage 60 est susceptible d'utiliser des éléments matériels (en anglais"hardware") et des portes logiques (en anglais"/og/c gafes") décnts ptus en détail ci-après. Sur la figure 9, les deux unités de calcul 26 comportent en outre une unité arithmétique et logique (UAL) 40 (en anglais ALU,"Arithmetic and Logik Unit'). On choisira avantageusement une UAL à virgule fixe, du type contenu dans un certain nombre de processeurs de traitement du signal (en anglais DSP, "Digital Signal Processor") Dans ce cas, la réalisation du calcul du logarithme jacobien peut être avantageusement effectuée par une programmation utilisant la réalisation de la figure 6 et la combinant avec les étapes du procédé d'estimation suivant l'invention, la réalisation de la figure 6 est en effet plus adaptée à une mise en oeuvre par voie togiaette Ce type de réalisation est particulièrement approprié pour une application de la présente invention à la réception de données dans des appareils de télécommunications sans f ! t dts"de tro ! S ! éme génération"ou tMT 2000 mettant en oeuvre la norme UMTS-3GPP On décrit maintenant de façon plus détaillée, en liaison avec les figures 10a, 10b, 11,12a et 12b, des éléments matériels et des portes logiques susceptibles d'être utilisés par le module de décodage 60 illustré sur la figure 8 Dans les deux réalisations respectivement lustrées par les figures 10a et 10b, le calcul du logarithme jacobien J de deux variables x et y, dont le résultat est noté z = J (x, y), est effectué en logique complémentée à deux, sur des éléments de q bits (Le avec q voes en parallèle, q étant un entier supérieur à 1) On prendra avantageusement une valeur de q supérieure à 4 Le circuit de calcul de J comporte notamment - deux additionneurs"add"11xy et 11 du type synchrone, - un inverseur 13 ; - une table de consultation"LUT" (en anglais"Look-Up Table") 15 - un multiplexeur"mux"17 du type synchrone, - un élément "max" 19 réalisant une fonction maximum, 1 e déterminant la valeur maximale parmi celles qui lui sont fournies en entrée ; - deux comparateurs"comp"21x et 21y, et - une porte"ET"23. Chacun de ces éléments est connu de l'homme du métier et n'est donc pas décnt en détail ici. Dans la variante de la figure 10a, le circuit de calcul du logarithme jacobien comporte en outre un comparateur supplémentaire 25 et une porte"ET" supplémentaire 27. Ces éléments sont cependant optionnels. Leur fonctionnement est décrit ci-dessous. Les équations des circuits sont les suivantes ("C"désigne la sortie d'un élément,"A"ou"B"désigne l'entrée d'un élément et"S"désigne l'entrée de commande du multiplexeur 17) : -"add" 11xy et 11 : C = A + B ; -"comp" 21x et 21y : C = 1 si A > B et C = 0 sinon, -"mux"17 : C = A si S = 1 et C = B sinon ; -"max" 19 : C = AsiA > B et C =B sinon. La table de consultation 15 contient des valeurs de la fonction de correction quantifiées sur q bits. L'adresse de consultation, codée sur r bits, r étant un entier supérieur à 1, est fournie en entrée à la table 15 r Le nombre de valeurs conservées dans la table 15, noté V = 2r, vaut au maximum 2q et dépend de la précision qu'on souhaite obtenir dans le calcul de J. On peut bien entendu choisir V Le fonctionnement des circuits est le suivant la variable x est inversée par t'tnverseur 13, pUIS additionnée à la variable y par l'additionneur 11xy, ce qui équivaut à soustraire x à y. La sortie de l'additionneur 11xy est transmise sur q-1 bits puisque le bit de signe est omis, l'opération correspondant à la fonction de correction ne nécessitant que la valeur absolue de la différence. Cette valeur absolue !y-x adresse la table de consultation 15. En parallèle, la variable x est comparée à une valeur seuil t1 par le comparateur 21x et la variable y est comparée à une valeur seuil t2 par le comparateur 21y. La porte"ET"23 effectue l'addition logique des sorties (notées"C") des comparateurs 21x et 21y Si la valeur de x ou de y est inférieure à la valeur seuil correspondante, respectivement t1 ou t2, alors la commande du multiplexeur 17 sélectionne la représentation de zéro sur q bits, notée"0"sur les figures 10a et 10b (entrée"B"du multiplexeur 17), au lieu de la sortie de la table de consultation 15 (entrée"A"du multiplexeur 17). Les valeurs seuil peuvent être, soit pré-câblées, soit programmables. Dans les réalisations illustrées ici, on a choisi pour simplifier t1 = t2 = t. Les réalisations des figures 10a et 10b diffèrent par le mode de sélection du"0"par le multiplexeur 17. Dans la variante de la figure 10b, la sortie de la porte"ET"23 est directement reliée à l'entrée de commande"S"du multiplexeur 17 Dans la variante de la figure 10a, la valeur absolue y-xl fournie en sortie par l'additionneur 11xy est en outre comparée à la dimension de la table de consultation 15, à savoir V = 2r (= 16 ="00010000"so r = 4), par l'intermédiaire du comparateur 25. La sortie du comparateur 25 est fournie en entrée à la porte"ET"27 et l'autre entrée de la porte"ET"27 reçoit la valeur de sortie de la porte"ET"23 La sortie de la porte"ET"27 est fournie à l'entrée de commande"S"du multiplexeur 17 Cette variante permet au multiplexeur 17 de sélectionner la représentation de zéro sur q bits ("00000000"si q = 8, noté"0"sur les dessins pour simplifier) au lieu de la sortie de la table 15 même SI la valeur de y-xl dépasse la dimension V = 2r de la table 15 On peut ainsi imposer la valeur zéro si on ne souhaite pas la répéter de multiple fois dans la table. L'homme du métier sait déterminer pour quel choix de la valeur V la réalisation de la table 15 nécessite davantage de portes logiques qu'un tel comparateur Par ailleurs, l'élément 19 réalisant la fonction maximum reçoit x et y en entrée et fournit en sortie la plus grande de ces valeurs, notée max (x, y). Finalement, l'additionneur 11 reçoit en entrée, d'une part, la valeur max (x, y) et, d'autre part, la valeur de sortie du multiplexeur 17. L'additionneur 11 fournit en sortie la somme de ces deux valeurs, qui est le logarithme jacobien de x et y, noté z = J (x, y). Pour mettre en oeuvre le circuit de calcul du logarithme jacobien qui vient d'être décrit, l'invention propose une réalisation matérielle du calcul de la somme des logarithmes jacobiens qui cherche un compromis entre la rapidité de traitement et l'encombrement matériel. La figure 11 illustre une telle réalisation sous forme de diagramme, pour un décodeur à huit états où les éléments de calcul sont quantifiés sur 8 bits Ce circuit de calcul de la somme des logarithmes jacobiens comporte quatre unités"J"de ca ! cu) des logarithmes jacobiens 31 et un module de multiplexage"MUX"33. Le module de multiplexage 33 est commandé par une unité de commande 35. L'unité de commande 35, synchronisée par une horloge ("CLK"), fournit en sortie un signal qui est, soit CO (au premier coup d'horloge), soit C1 (au deuxième coup d'horloge), soit C2 (au troisième coup d'horloge) Pour cela, l'unité de commande 35 peut par exemple comporter un compteur de 0 à 2, dont chaque valeur permet de mettre un des trois signaux dans un état actif (par exemple au niveau haut, c'est-à-dire un"1"logique) et les deux autres dans un état inactif Sur la figure 11, les signaux CO, C1, C2 sont désignés en abrégé par la référence Co 12 Les variables #@ pour @ = 0,, 7, et As sont respectivement similaires à celles de la figure 5. Les variables a, b, c, d, e, f, g, h désignent les valeurs fournies en sortie par le module de multiplexage 33. Les variables 1, j, k, 1 désignent les valeurs respectivement fournies en sortie par les quatre unités de calcul des logarithmes jacobiens 31 Le module de multiplexage 33 peut par exemple fonctionner comme suit: - si la valeur du compteur est 0 (soit CO = 1) alors MUX fournit en sortie a = ôo, b = 61, c = 62, d = 3, e = 64, f = 65, g = 66 et h = 87 - si la valeur du compteur est 1 (soit C1 = 1) alors MUX fournit en sortie a = i, b = j, c = k et d = 1. - si la valeur du compteur est 2 (soit C2 = 1) alors MUX fournit en sortie e = ketf= 1. Le module de multiplexage 33 peut être réalisé sous toute forme jugée appropriée. Les figures 12a et 12b illustrent une réalisation possible, au moyen de portes logiques, pour q = 8. La figure 12a illustre la partie du module de multiplexage 33 correspondant aux sorties a, b, c, d. La figure 12b illustre la partie du module de multiplexage 33 correspondant aux sorties e, f, g, h On choisira des portes logiques ayant des temps de traversée suffisamment faibles pour respecter le synchronisme Sur les figures 12a et 12b, - les éléments 41 sont des portes"ET", - les éléments 43 sont des portes"OU", - les éléments 45 sont des bascules de type D Les circuits des figures 12a et 12b fonctionnent comme suit Par exemple, si CO = 1 et C1 = 0, les données de o sont présentées à la bascule 45 et mémorisées, puis, après le coup d'horloge, apparaissent sur la sortie a. Il est clair que CO, C1 et C2 ne peuvent pas avoir simultanément la valeur 1. Si CO = 0 et C1 = 1, les données de i sont présentées à la bascule 45 et mémorisées, puis, après le coup d'horloge, apparaissent sur la sortie a Les autres éléments, correspondant aux sorties b à h, fonctionnent de façon similaire La réalisation de l'invention à l'aide d'une logique programmée et sur processeur de traitement du signal a montré que le procédé et le dispositif d'estimation de l'invention présentent de meilleures performances que les réalisations classiques. REVENDICATIONS 1 Procédé d'estimation d'une suite de symboles, les symboles étant liés entre eux par une relation de parité préalablement créée par un codeur, l'estimation se faisant par une fonction ayant plusieurs composantes réalisant un calcul de probabilités correspondant à un état du codeur, ce procédé étant caractérisé en ce qu'il comporte des étapes consistant à - comparer (101) des premières valeurs de probabilités (x) à une première valeur seuil prédéterminée (t1), - comparer (102) des deuxièmes valeurs de probabilités (y) à une deuxième valeur seuil prédéterminée (t2) et - si au moins une desdites premières ou deuxièmes valeurs de probabilités (x, y) est inférieure à ladite première ou deuxième valeur seuil prédéterminée correspondante (t1, t2), modifier (104, 106) au moins une des composantes de ladite fonction 2 Procédé selon la revendication 1, caractérisé en ce que ladite fonction est représentative d'au moins une opération d'addition, d'au moins une opération de comparaison et d'au moins une opération de correction consistant à appliquer un indice de correction (fc) 3. Procédé selon la revendication 2, caractérisé en ce que l'indice de correction (fc) est éventuellement nul. 4. Procédé selon la revendication 1, 2 ou 3, suivant lequel : - une première composante de ladite fonction est représentative d'une opération de multiplexage et - une deuxième composante de ladite fonction est représentative d'une opération de calcul de logarithmes jacobiens, ledit procédé étant caractérisé en ce que, lors de l'étape de modification, si au moins une desdites premières ou deuxièmes valeurs de probabilités (x, y) est inférieure à ladite première ou deuxième valeur seuil prédéterminée correspondante (t1, t2), on modifie la deuxième composante de ladite fonction 5. Procédé selon la revendication 2,3 ou 4, caractérisé en ce que l'étape de modification porte sur l'opération de correction. 6 Procédé de décodage, caractérisé en ce qu'il met en oeuvre un procédé d'estimation selon l'une quelconque des revendications précédentes 7 Procédé de décodage selon la revendication 6, caractérisé en ce qu'il met en oeuvre au moins une étape de turbodécodage 8 Dispositif d'estimation d'une suite de symboles, les symboles étant liés entre eux par une relation de parité préalablement créée par un codeur, l'estimation se faisant par une fonction ayant plusieurs composantes réalisant un calcul de probabilités correspondant à un état du codeur, ce dispositif étant caractérisé en ce qu'il comporte - des moyens pour comparer des premières valeurs de probabilités (x) à une première valeur seuil prédéterminée (t1), - des moyens pour comparer des deuxièmes valeurs de probabilités (y) à une deuxième valeur seuil prédéterminée (t2) et - des moyens pour modifier au moins une des composantes de ladite fonction si au moins une desdites premières ou deuxièmes valeurs de probabilités (x, y) est inférieure à ladite première ou deuxième valeur seuil prédéterminée correspondante (t1, t2) 9. Dispositif selon la revendication 8, caractérisé en ce que ladite fonction est réalisée par au moins un moyen d'addition, au moins un moyen de comparaison et au moins un moyen de correction adapté à appliquer un indice de correction (c) 10. Dispositif selon la revendication 9, caractérisé en ce que l'indice de correction (fc) est éventuellement nul. 11. Dispositif selon la revendication 8,9 ou 10, dans lequel : - une première composante de ladite fonction est réalisée par des moyens de multiplexage et - une deuxième composante de ladite fonction est réalisée par des moyens de calcul de logarithmes jacobiens, ledit dispositif étant caractérisé en ce que les moyens de modification sont adaptés pour modifier la deuxième composante de la fonction si au moins une desdites premières ou deuxièmes valeurs de probabilités (x, y) est inférieure à ladite première ou deuxième valeur seuil prédéterminée correspondante (t1, t2). 12 Dispositif selon la revendication 9, 10 ou 11, caractérisé en ce que les moyens de modification agissent sur le moyen de correction 13 Dispositif selon l'une quelconque des revendications 8 à 12, caractérisé en ce qu'il est réalisé par mise en oeuvre d'outils utilisant le langage VHDL 14 Dispositif de décodage, caractérisé en ce qu'il comporte un dispositif d'estimation selon l'une quelconque des revendications 8 à 13 15 Dispositif de décodage selon la revendication 14, caractérisé en ce qu'il comporte au moins un turbodécodeur 16 Dispositif de décodage selon la revendication 14 ou 15, caractérisé en ce qu'it est réalisé par mise en oeuvre d'outils utilisant le langage VHDL. 17 Matrice de portes programmable par l'utilisateur ou FPGA (en anglais "Field Programmable Gate Array"), caractérisée en ce qu'elle comporte des moyens adaptés à mettre en oeuvre un procédé d'estimation selon l'une quelconque des revendications 1 à 5. 18. Matrice de portes programmable par l'utilisateur ou FPGA, caractérisée en ce qu'elle comporte des moyens adaptés à mettre en oeuvre un procédé de décodage selon la revendication 6 ou 7 19. Matrice de portes programmable par l'utilisateur ou FPGA, caractérisée en ce qu'elle comporte un dispositif d'estimation selon l'une quelconque des revendications 8 à 13. 20. Matrice de portes programmable par l'utilisateur ou FPGA, caractérisée en ce qu'elle comporte un dispositif de décodage selon la revendication 14, 15 ou 16 21 Circuit logique programmé, caractérisé en ce qu'il comporte des moyens adaptés à mettre en oeuvre un procédé d'estimation selon l'une quelconque des revendications 1 à 5 22. Circuit logique programmé, caractérisé en ce qu'il comporte des moyens adaptés à mettre en oeuvre un procédé de décodage selon la revendication 6 ou 7. 23 Circuit logique programmé, caractérisé en ce qu'il comporte un dispositif d'estimation selon l'une quelconque des revendications 8 à 13 24. Circuit logique programmé, caractérisé en ce qu'il comporte un dispositif de décodage selon la revendication 14, 15 ou 16 25 Appareil de traitement de signaux numériques, caractérisé en ce qu'il comporte des moyens adaptés à mettre en oeuvre un procédé d'estimation selon l'une quelconque des revendications 1 à 5 26 Appareil de traitement de signaux numériques, caractérisé en ce qu'il comporte des moyens adaptés à mettre en oeuvre un procédé de décodage selon la revendication 6 ou 7. 27. Appareil de traitement de signaux numériques, caractérisé en ce qu'il comporte un dispositif d'estimation selon l'une quelconque des revendications 8 à 13. 28 Appareil de traitement de signaux numériques, caractérisé en ce qu'il comporte un dispositif de décodage selon la revendication 14,15 ou 16 29 Réseau de télécommunications, caractérisé en ce qu'il comporte des moyens adaptés à mettre en oeuvre un procédé d'estimation selon l'une quelconque des revendications 1 à 5. 30. Réseau de télécommunications, caractérisé en ce qu'il comporte des moyens adaptés à mettre en oeuvre un procédé de décodage selon la revendication 6 ou 7. 31. Réseau de télécommunications, caractérisé en ce qu'il comporte un dispositif d'estimation selon l'une quelconque des revendications 8 à 13. 32. Réseau de télécommunications, caractérisé en ce qu'il comporte un dispositif de décodage selon la revendication 14,15 ou 16. 33. Station mobile dans un réseau de télécommunications, caractérisée en ce qu'elle comporte des moyens adaptés à mettre en oeuvre un procédé d'estimation selon l'une quelconque des revendications 1 à 5. 34 Station mobile dans un réseau de télécommunications, caractérisée en ce qu'elle comporte des moyens adaptés à mettre en oeuvre un procédé de décodage selon la revendication 6 ou 7. 35. Station mobile dans un réseau de télécommunications, caractérisée en ce qu'elle comporte un dispositif d'estimation selon l'une quelconque des revendications 8 à 13 36 Station mobile dans un réseau de télécommunications, caractérisée en ce qu'elle comporte un dispositif de décodage selon la revendication 14,15 ou 16 37 Station de base dans un réseau de télécommunications, caractérisée en ce qu'elle comporte des moyens adaptés à mettre en oeuvre un procédé d'estimation selon l'une quelconque des revendications 1 à 5 38 Station de base dans un réseau de télécommunications, caractérisée en ce qu'elle comporte des moyens adaptés à mettre en oeuvre un procédé de décodage selon la revendication 6 ou 7 39 Station de base dans un réseau de télécommunications, caractérisée en ce qu'elle comporte un dispositif d'estimation selon l'une quelconque des revendications 8 à 13. 40 Station de base dans un réseau de télécommunications, caractérisée en ce qu'elle comporte un dispositif de décodage selon la revendication 14,15 ou 16