Brevet FR2818054A1 — publié le 20020614

TÊTE D'ÉMISSION-RÉCEPTION La présente invention concerne la transmission de données entre dispositifs d'un réseau local, c'est-à-dire sur de faibles distances, inférieures à une dizaine de mètres environ, à des fréquences du domaine des radiofréquences. Plus particulièrement, la présente invention concerne la réalisation de têtes d'émissionréception destinées à être utilisées lors de communications entre deux éléments d'un réseau local. La figure 1 illustre schématiquement, par des blocs fonctionnels, un exemple d'une telle tête. La tête comprend un circuit numérique 1 (CU) qui traite les données reçues-émises à partir de signaux de référence fournis par un oscillateur local 2 (LO). Généralement, le circuit numérique 1 reçoit de l'oscillateur local 2 un signal et son complémentaire en quadrature de phase. Les signaux de référence sont mixés, par des mélangeurs 3 et 4, à des signaux respectivement émis ou reçus par un modulateur 5 (MOD) ou un démodulateur 6 (DEMOD). Le signal modulé et mélangé aux signaux de référence est fourni à un amplificateur d'émission 7 (AMP), généralement un amplificateur de puissance. La sortie 8 de l'amplificateur de puissance 7 constitue une borne de sortie d'une première puce 15, délimitée en figure 1 par des pointillés, intégrant une partie de la tête d'émission-réception. La sortie 8 est connectée à un circuit 9 (Z) d'adaptation d'impé- dance dont la sortie est reliée à une première borne ou borne d'entrée d'un commutateur bidirectionnel trois points 10 (SELECT). Une deuxième borne ou borne d'entrée-sortie du commutateur 10 est reliée à un bloc 11 (COUPL) comprenant un coupleur d'antenne et une antenne. Un signal reçu par le bloc 11 est transmis, par une troisième borne ou borne de sortie du commutateur 10 et un circuit d'accord d'impédance 12 (Z'), à une borne d'entrée 13 de la puce 15. La borne 13, distincte de la borne de sortie 8, constitue l'entrée d'un amplificateur de réception à faible bruit 14 (LNA) dont la sortie est reliée au démodulateur 6 par le mélangeur 4. Dans une tête classique, seuls l'étage de traitement numérique, l'étage de modulation-démodulation et les amplifiateurs d'émission et de réception sont intégrables sur une même puce 15, comme cela a été détaillé précédemment. La puce 15 comporte alors deux bornes distinctes d'entrée (13) et de sortie (8). Les circuits d'accord d'impédance (9 et 12) sont intégrés à part. Le bloc 11 est également intégré séparément. Le commutateur bidirectionnel trois points 10, relativement encombrant, est généralement intégré encore séparément. Le commutateur 10 est nécessaire dans ces systèmes afin de permettre d'alterner des opérations de réception et d'émission. En effet, on considère dans la présente description des systèmes dédiés à opérer soit en réception soit en émission (half-duplex), et non pas simultanément en émission et en réception (full-duplex). De telles têtes d'émission-réception sont utilisées maintenant dans des dispositifs mobiles tels que, par exemple, des téléphones, des organiseurs, des ordinateurs portables, afin de permettre un transfert de données vers une unité centrale fixe, ou d'autres périphériques. Pour réduire la dimension des dispositifs portables, il est souhaitable de réduire individuellement la taille de chaque composant et notamment des dispositifs annexes tels que ces dispositifs d'émission-réception supplémentaires. La présente invention vise par conséquent à proposer une tête d'émission-réception radiofréquence destinée à être uti- lisée dans un réseau local dont l'encombrement soit réduit. La présente invention vise plus particulièrement à supprimer le commutateur bidirectionnel trois points 10 particulièrement encombrant. Pour atteindre ces objets, la présente invention prévoit une tête d'émission-réception d'un signal haute fréquence réalisée sous forme d'un circuit intégré comprenant un amplifiateur d'émission et un amplificateur de réception. Les bornes d'émission de l'amplificateur d'émission et de réception de l'amplificateur de réception sont interconnectées dans ledit circuit en une borne d'émission-réception, et la tête comporte des moyens propres à sélectionner un des amplificateurs et des moyens propres à placer l'autre amplificateur dans un état de haute impédance, vu de la borne d'émission-réception. Selon un mode de réalisation de la présente invention, les moyens propres à sélectionner l'un des amplificateurs comportent des éléments commandables propres à interrompre au moins un signal de polarisation d'au moins un élément d'entrée ou de sortie desdits amplificateurs. Selon un mode de réalisation de la présente invention, au moins un desdits éléments commandables est un commutateur unidirectionnel propre à être commandé pour dériver, vers une masse du circuit intégré ledit signal de polarisation. Selon un mode de réalisation de la présente invention, tous les éléments commandables sont des commutateurs unidirectionnels propres à être commandés pour dériver chacun, vers la masse, au moins un signal de polarisation, et la tête comporte un circuit de commande commun auxdits commutateurs. Selon un mode de réalisation de la présente invention, les moyens propres à sélectionner l'amplificateur de réception et à placer celui-ci dans un état de haute impédance quand il n'est pas sélectionné, sont confondus. Selon un mode de réalisation de la présente invention, l'amplificateur de réception comporte, connectés en série entre une alimentation haute et la masse, un circuit oscillant inductance-capacité, un montage cascode et une source de courant ; au moins une grille d'un transistor MOS faisant partie dudit montage cascode étant reliée à au moins une source de polarisation. Selon un mode de réalisation de la présente invention, le montage cascode comprend au moins deux transistors, les grilles des transistors étant interconnectées à la source de polarisation. Selon un mode de réalisation de la présente invention, le montage cascode comprend au moins deux transistors, les grilles des transistors étant reliées individuellement à des sources de polarisation distinctes. Selon un mode de réalisation de la présente invention, l'amplificateur d'émission comprend, interconnecté entre un rail d'alimentation haut et une masse du circuit, un commutateur unidirectionnel propre à recevoir une commande d'un circuit de commande, un circuit oscillant à inductance-capacité, un transistor MOS de type N, un condensateur étant en outre interposé entre la masse et le point milieu de la connexion en série du commutateur unidirectionnel et du circuit résonant, et la grille du transistor recevant ledit signal de polarisation et un signal de commande d'émission provenant d'une borne d'entrée de l'amplificateur d'émission. Selon un mode de réalisation de la présente invention, un commutateur unidirectionnel commandable est interposé entre la grille dudit transistor et la masse. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 illustre une tête d'émission-réception classique ; la figure 2 illustre sous forme de blocs fonctionnels une tête d'émission-réception selon la présente invention ; et la figure 3 illustre un mode de réalisation d'une tête d'émission-réception selon la présente invention. Par souci de clarté, de mêmes éléments sont désignés par de mêmes références aux différentes figures. Une caractéristique de la présente invention consiste à supprimer le commutateur trois points bidirectionnel. Ceci conduit à interconnecter la sortie de l'amplificateur de puissance d'émission à l'entrée de l'amplificateur faible bruit de réception. Toutefois, cela n'est pas suffisant. En effet, même au repos (quand il ne reçoit pas de signal d'entrée), un amplificateur de puissance du type de l'amplificateur d'émission fournit un signal parasite ou bruit. Ce bruit, que l'on associe généralement à une impédance de sortie de l'amplificateur d'émission, vue de la sortie, d'une valeur relativement élevée mais non infinie, est un signal négligeable pour cet amplificateur compte tenu des niveaux habituels, de l'ordre du milliwatt. Toutefois, vu de l'amplificateur faible bruit, auquel la sortie de l'amplificateur de puissance est maintenant connectée, ce signal est d'un niveau très élevé, comparable au signal de quelques microwatts reçu depuis le bloc d'antenne. Ce bruit recouvre alors complètement le signal utile en provenance de l'antenne et les informations transmises par le démodulateur et décodées par le circuit numérique sont erronées. Ainsi, une autre caractéristique de l'invention est de prévoir une sélection d'un des amplificateurs et de forcer l'amplificateur d'émission ou de réception non sélectionné à prendre, vu de l'amplificateur sélectionné, un état d'impédance suffisamment élevé pour pouvoir être considéré comme infini. On considérera un tel état atteint lorsque tout éventuel signal parasite émis ou prélevé par l'amplificateur non sélectionné est d'un niveau négligeable par rapport au signal utile reçu ou émis par l'amplificateur sélectionné de réception ou d'émission. Une tête d'émission-réception selon la présente invention, telle qu'illustrée en figure 2, diffère d'une tête d'émission-réception classique illustrée en figure 1 par son étage d'entrée-sortie. Selon la présente invention, une tête d'émission-réception comporte une unique borne 20 d'entrée-sortie (réception-émission). Cette borne d'entrée-sortie 20 est connectée à un bloc 11 (COUPL) de coupleur d'antenne par un circuit d'accord d'impédance unique 21. La borne d'entrée-sortie 20 est un point commun d'entrée d'un amplificateur de réception 22 (LNA) et de sortie d'un amplificateur d'émission 23 (AMP). Les amplificateurs de réception 22 et d'émission 23 sont commandés par un circuit 24 (CTRL) de façon à sélectionner un seul de ces amplificateurs 22 et 23. Les amplificateurs 22 et 23 sont également conçus de façon à présenter, vu de la borne d'entrée-sortie 20, un état de haute impédance lorsqu'ils ne sont pas sélectionnés. Côté circuit numérique 1, l'entrée 25 de l'amplificateur d'émission 23 est, comme précédemment, reliée à la sortie du mélangeur 3, et la sortie 26 de l'amplificateur de réception 22 est reliée, comme précédemment, à une entrée du mélangeur 4. Les entrées du mélangeur 3 sont reliées à la sortie d'un modulateur 5 (MOD) et à un oscillateur local 2 (LO). De même, une autre entrée du mélangeur 4 est reliée à l'oscillateur 2 et sa sortie à l'entrée d'un démodulateur (DEMOD) 6. Comme précédemment, l'entrée du modulateur 5 et la sortie du démodulateur 6 sont reliées au circuit numérique 1 qui reçoit également les signaux de référence de l'oscillateur local 2. Le circuit d'accord d'impédance 21 ainsi que le bloc 11 sont intégrés en dehors de la puce, illustrée par les pointillés 35, sur laquelle se trouve l'ensemble des éléments décrits précédemment. La figure 3 illustre un mode de réalisation des amplificateurs 22 et 23 de réception et d'émission selon la présente invention. Un amplificateur à faible bruit 22 selon la présente invention comprend, connectés en série entre un rail d'alimentation haute Vdd et un rail d'alimentation basse ou masse du circuit GND, un circuit oscillant 30, un montage cascode 31 et un enroulement inductif 32. Le circuit oscillant 30 est constitué par la connexion en parallèle d'une inductance L30 et d'un condensateur C30. Le point d'interconnexion de l'inductance L30 et du condensateur C30, opposé au point de connexion à l'alimentation haute Vdd, constitue la borne 26 de sortie de l'amplificateur de réception faible bruit 22. Le circuit cascode 31 est connecté entre la borne 26 et la borne d'émission-réception 20. Le circuit cascode 31 est un circuit suiveur de source constitué de deux transistors MOS de type N N1 et N2 en série. Le drain du transistor N1 est connecté à la borne 26 et sa source au drain du transistor N2 dont la source est connectée à la borne 20. La source du transistor N2 est également connectée à une première borne de l'enroulement inductif 32 dont l'autre borne est reliée à la masse GND. Les grilles G1 et G2 des transistors Ni et N2 du montage cascode 31 sont chacune reliées à une source de polarisation symbolisée par sa borne de sortie respective Bi et B2. L'élément inductif 32 constitue une source de courant et permet, avec les sources de polarisation B1 et B2, de fixer le point de fonctionnement du circuit cascode 31. Selon la présente invention, la commande de polarisation des sources B1 et B2 peut être interrompue pour permettre, comme cela ressortira mieux de la description ci-après du fonctionnement de l'amplificateur à faible bruit 22, une désélection de ce dernier. Pour ce faire, de préférence, la grille Gl, G2 de chaque transistor N1, N2 est également reliée à la masse GND par un commutateur unidirectionnel respectif SI, S2 comportant une borne de commande. Le commutateur SI est intercalé entre la grille G1 et la source de polarisation Bl. De même, le commutateur S2 est intercalé entre la grille G2 et la source de polarisation B2. Les bornes de commande des commutateurs SI et S2 reçoivent chacune un signal du circuit de commande 24 (figure 2). Les commutateurs SI et S2 sont, comme cela ressortira mieux de la description ci-après du fonctionnement de l'amplificateur à faible bruit 22, de préférence, des commutateurs de même type. Les commutateurs SI et S2 sont donc tous deux soit des commutateurs normalement fermés (qui doivent être commandés pour s'ouvrir), soit des commutateurs normalement ouverts (qui doivent être commandés pour se fermer), soit encore des commutateurs qui doivent être commandés pour se fermer et pour s'ouvrir. L'amplificateur 23 comprend, connectés en série entre l'alimentation haute Vdd et la masse GND, un circuit oscillant 40 et un transistor MOS de type N 41. Le point milieu entre le circuit oscillant 40 et le transistor 41 constitue la borne d'émission de la tête. Le circuit oscillant 40, destiné à amplifier le signal émis, est constitué, comme le circuit homologue 30 de l'amplificateur à faible bruit 22, d'un circuit parallèle inductif-capacitif L40, C40. La source du transistor 41 est reliée à la masse GND et son drain constitue la borne d'émission de la tête. La grille du transistor 41 reçoit le signal modulé par le modulateur 5 (figure 2) et mélangé par le mélangeur 3 aux signaux de référence fournis par l'oscillateur local 2. La grille du transistor 41 est également connectée à une source de polarisation symbolisée par sa borne de sortie B3, de façon à fixer son point de fonctionnement. Selon l'invention, la commande de polarisation de l'élément de sortie 41 de l'amplificateur d'émission 23 peut être interrompue. Pour ce faire, de préférence, la grille du transistor 41 est reliée à la masse GND du circuit par un commutateur unidirectionnel S3 commandé par le circuit de commande 24 (figure 2). L'amplificateur de puissance 23 selon la présente invention comporte également, intercalé entre l'alimentation haute Vdd et le circuit oscillant 40, un commutateur unidirectionnel S4 commandé par le circuit de commande 24. Le commutateur S4 permet de modifier l'impédance de l'amplificateur de puissance 23 en fonction de son état sélectionné ou non. L'amplificateur de puissance 23 comprend également un condensateur 45 interposé entre la masse GND et le point milieu de la connexion série du circuit oscillant 40 au commutateur S4. Le fonctionnement de l'amplificateur à faible bruit 22 est le suivant. Lorsque la tête doit recevoir des données, les commutateurs S1 et S2 sont ouverts. Les sources de polarisation B1 et B2 des grilles G1 et G2 rendent passant les transistors N1 et N2. Alors, le signal reçu sur l'antenne Il est transmis par le circuit d'accord d'impédance 21 sur la borne de réception 20, puis arrive sur la source du transistor N2. Il est ensuite amplifié par le circuit résonant 30 et transmis à l'entrée 26 du mélangeur 4 (figure 2). En dehors des phases de réception, par exemple pendant une phase de repos ou pendant une phase d'émission depuis l'amplificateur de puissance 23, les commutateurs Si et S2 sont fermés et, le cas échéant, maintenus dans cet état. La polarisation des transistors Ni et N2 est alors suspendue et ces transistors s'ouvrent. Tout couplage capacitif entre le drain et la grille G1 du transistor NI, d'une part, et la source et la grille G2 du transistor N2, d'autre part, qui pourrait provoquer une mise en conduction parasite et indésirable du circuit cascode 31 est également rendu impossible par la fermeture des commutateurs SI et S2. Les transistors N1 et N2 étant ouverts, la source du transistor N2 se trouve, vue de la borne d'émission-réception 20, à une impédance infinie. Par conséquent, le signal parasite qu'elle est susceptible de prélever sur un signal éventuellement émis par l'amplificateur de puissance 23 est négligeable. Lors de la fermeture des commutateurs S1 et S2, vue de la borne d'émission-réception 20, seule la partie réelle de l'impédance de l'amplificateur à faible bruit 22 est modifiée. En effet, la partie imaginaire de cette impédance est fixée par les capacités parasites entre la grille G2 et la source du transistor N2, par les capacités parasites de recouvrement entre la grille et le conducteur la connectant à la borne du commutateur S2 distale de la masse GND et à la source de polarisation B2, et par la capacité entre la source et le substrat du transistor N2. La fermeture des commutateurs S1 et S2 supprime la seule capacité parasite entre la grille et la source du transistor N2. Cette variation est très faible et largement compensée par la variation importante de la résistance à l'état ouvert du circuit cascode 31, de l'ordre du millier d'ohms. Les commutateurs SI et S2 permettent donc de sélectionner, par leur ouverture, l'amplificateur de réception 22, ou de le désélectiormer par leur fermeture. Cette désélection est en outre effectuée de telle sorte que l'impédance résistive de cet amplificateur de réception 22 selon la présente invention peut être considérée comme infinie, vue de la borne d'émissionréception 20. Les sources de polarisation B1 et B2 doivent présenter une basse impédance à la fréquence de fonctionnement. L'homme de l'art saura combiner ces sources et les actionner au moyen d'un commutateur unique. Le fonctionnement de l'amplificateur de puissance 23 est le suivant. Lorsque la tête doit émettre un signal, le commutateur S3 est ouvert et le commutateur S4 est fermé. Un signal numérique fourni par le circuit 1 (figure 2) est envoyé au modulateur 5 et mélangé aux signaux de référence fournis par l'oscillateur local 2 par le mélangeur 3. Le signal résultant est fourni à l'entrée 25 de l'amplificateur de puissance 23. Le commutateur S3 étant ouvert, ce signal est transmis à la grille du transistor 41. Le signal est alors transmis, amplifié par le circuit résonant 40, sur la borne d'émission-réception 20 du circuit et transmis, par le circuit d'accord d'impédance 21, au bloc 11 pour être émis vers un dispositif distant (non représenté). Lorsque l'amplificateur de puissance 23 n'est pas sélectionné, par exemple dans une phase de veille ou pendant une phase de réception par l'amplificateur à faible bruit 22, le commutateur S3 est fermé. Alors, la source de polarisation B3 et la commande d'émission de la borne 25 sont dérivées vers la masse GND. Le transistor 41 s'ouvre et demeure dans cet état tant que le commutateur S3 demeure fermé. L'impédance de l'amplificateur de puissance 23, vue de la borne 20 est alors l'impédance du circuit résonant 40. Le facteur de qualité de ce circuit théoriquement infini est en pratique d'une valeur relativement faible. L'impédance vue de la borne 20 est alors de seulement quelques centaines d'ohms. L'énergie stockée dans le circuit oscillant 40 tend à se dissiper sous la forme d'un courant d'un niveau relativement élevé par rapport à un signal éventuellement reçu par la borne 20. Le signal décodé par l'amplificateur à faible bruit 22 est alors complètement noyé dans ce signal de bruit. Pour éviter ceci, le commutateur S4 est ouvert quand le commutateur S3 est fermé. Le condensateur 45 se comporte alors comme une masse haute fréquence virtuelle et impose au circuit résonant un niveau de signal très faible, correspondant à une impédance très élevée, de l'ordre du millier d'ohms. Le signal parasite éventuel est alors d'un niveau très faible et négligeable par rapport à un signal reçu par l'amplificateur à faible bruit 22. En ouvrant le commutateur S4, on modifie (augmente) donc virtuellement l'impédance du circuit oscillant 40 vue de la borne d'émission-réception 20. Comme cela a été exposé précédemment, les commutateurs Si et S2 et le commutateur S3 ont pour objet de permettre la sélection de l'amplificateur d'émission 23 ou de réception 22 en court-circuitant à la masse GND les signaux de polarisation d'un étage d'entrée (circuit cascode) 31 ou de sortie (transistor) 41. Toutefois, selon une variante, une telle interruption de la commande de l'étage d'entrée 31 ou de sortie 41 fournie par les sources de polarisation B1 et B2 ou B3 pourrait être effectuée directement au niveau de ces sources. La présente invention permet avantageusement de réduire l'encombrement du système global d'émission-réception. En effet, malgré l'augmentation apparente de surface induite par l'utilisation de quatre commutateurs unidirectionnels SI, S2, S3, S4 et du circuit de commande correspondant 24, la taille globale du système est réduite du fait du remplacement de deux bornes d'entrée (13, figure 1) et de sortie (18) par une unique borne d'émissionréception 20, la suppression d'un circuit d'accord d'impédance, et surtout la suppression d'un commutateur (10) d'antenne bidirectionnel trois points particulièrement encombrant. Pour un domaine de fréquence allant de 400 MHz à 10 GHz, par exemple pour une fréquence de 2, 45 GHz, les divers composants peuvent être les suivants : amplificateur à faible bruit 22 : inductance L30 comprise entre 0,5 et 30 nH, par exemple (cas 2,45 GHz) 7 nH ; capacité du condensateur C30 comprise entre 0,1 et 10 pF, par exemple (cas 2,45 GHz) 0,3 pu ; inductance 32 comprise entre 10 et 100 nH, par exemple 20 nH ; amplificateur de puissance 23 : inductance L40 comprise entre 0, 5 et 30 nH, par exemple (cas 2,45 GHz) 6 nH ; capacité du condensateur C40 comprise entre 0,1 et 10 pF, par exemple (cas 2,45 GHz) 0,6 pF ; capacité du condensateur 45 de masse virtuelle comprise entre 10 et 100 pF, par exemple (cas 2,45 GHz) 20 pF ; commutateurs SI, S2, S3 : transistors NMOS commutateur S4 : transistor PMOS Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, l'homme de l'art saura ajuster les valeurs et les différents composants à la plage de fréquences de fonctionnement. L'homme de l'art saura également choisir les différents commutateurs unidirectionnels SI, S2, S3 et S4 ainsi que le circuit de commande associé 24 de façon à obtenir les séquences d'ouverture et de fermeture décrites précédemment. De même, l'homme de l'art saura choisir des sources de polarisation Bl, B2 et B3 appropriées. REVENDICATIONS 1. Tête d'émission-réception d'un signal haute fréquence réalisée sous forme d'un circuit intégré comprenant un amplificateur d'émission (23) et un amplificateur de réception (22), caractérisée en ce que les bornes d'émission de l'amplificateur d'émission et de réception de l'amplificateur de réception sont interconnectées dans ledit circuit en une borne d'émissionréception (20), et en ce qu'elle comporte des moyens propres à sélectionner un desdits amplificateurs et des moyens propres à placer l'autre desdits amplificateurs dans un état de haute impédance, vu de ladite borne d'émission-réception. 2. Tête selon la revendication 1, caractérisée en ce que les moyens propres à sélectionner l'un des amplificateurs (22,23) comportent des éléments commandables propres à interrompre au moins un signal de polarisation d'au moins un élément d'entrée (31) ou de sortie (41) desdits amplificateurs. 3. Tête selon la revendication 2, caractérisée en ce qu'au moins un desdits éléments commandables est un commutateur unidirectionnel (SI, S2, S3) propre à être commandé pour dériver, vers une masse du circuit intégré (GND), ledit signal de polarisation. 4. Tête selon la revendication 3, caractérisée en ce que tous les éléments commandables sont des commutateurs unidirectionnels (SI, S2, S3) propres à être commandés pour dériver chacun, vers la masse (GND), au moins un signal de polarisation, et en ce qu'elle comporte un circuit de commande (24) commun auxdits commutateurs. 5. Tête selon l'une quelconque des revendications 2 à 4, caractérisée en ce que les moyens propres à sélectionner l'amplificateur de réception (22) et à placer celui-ci dans un état de haute impédance quand il n'est pas sélectionné, sont confondus. 6. Tête selon la revendication 5, caractérisée en ce que l'amplificateur de réception (22) comporte, connectés en série entre une alimentation haute (VDD) et la masse (GND), un circuit oscillant inductance-capacité (30), un montage cascode (31) et une source de courant (32) ; au moins une grille (gel, G2) d'un transistor MOS (Ni, N2) faisant partie dudit montage cascode étant reliée à au moins une source de polarisation (bel, B2). 7. Tête selon la revendication 6, caractérisée en ce que le montage cascode (31) comprend au moins deux transistors (N1, N2), les grilles (gel, G2) desdits transistors étant interconnectées à ladite source de polarisation. 8. Tête selon la revendication 6, caractérisée en ce que le montage cascode (31) comprend au moins deux transistors (N1, N2), les grilles (gel, G2) desdits transistors étant reliées individuellement à des sources de polarisation (B1, B2) distinctes. 9. Tête selon l'une quelconque des revendications 1 à 8, caractérisée en ce que l'amplificateur d'émission (23) comprend, interconnecté entre un rail d'alimentation haut (VDD) et une masse (GND) du circuit, un commutateur unidirectionnel (S4) propre à recevoir une commande d'un circuit de commande de (24), un circuit oscillant à inductance (L40)-capacité (C40), un transistor MOS de type N (41), un condensateur (45) étant en outre interposé entre la masse et le point milieu de la connexion en série dudit commutateur unidirectionnel (S4) et du circuit résonant (40), et la grille dudit transistor recevant ledit signal de polarisation et un signal de commande d'émission provenant d'une borne (25) d'entrée de l'amplificateur d'émission (23). 10. Tête selon la revendication 9, caractérisée en ce qu'un commutateur unidirectionnel (S3) commandable est interposé entre la grille dudit transistor (41) et la masse (GND).