Brevet FR2817416A1 — publié le 20020531

DISPOSITIF A SEMICONDUCTEUR AVEC UN DISPOSITIF A TRANSISTORS BIPOLAIRES La présente invention concerne de façon générale des disposi- tifs à semiconducteur, et en particulier ceux comprenant un dispositif à transistors bipolaires constitué par des cellules de transistor organisées en une matrice. Des amplificateurs de puissance pour les communications mo- biles, largement utilisés à l'heure actuelle, comprennent des circuits inté- grés micro-ondes monolithiques (ou MMIC pour "monolithic microwave integrated circuit"), des circuits intégrés hybrides (Cl hybrides), des mo- dules multi-éléments, et autres. Ces modules ont un élément d'amplifica- tion sous la forme d'un transistor à effet de champ métal-semiconducteur à base de GaAs (ou GaAs-MESFET), d'un transistor à mobilité électroni- que élevée (ou HEMT pour "high electron mobility transistor"), d'un tran- sistor bipolaire à hétérojonction (ou HBT pour "hetero-jonction bipolar transistor"), ou autres. En particulier, on prévoit qu'un transistor bipolaire à hétérojonc- tion (qu'on appelle également simplement ci-après un HBT) formé sur un substrat en GaAs, un substrat en Si, ou autres, sera utilisé dans le futur à titre d'élément de puissance pour des communications mobiles, du fait qu'il est plus avantageux que des transistors à effet de champ (ou FET) classiques, comme décrit ci-dessous: (1) on peut le faire fonctionner avec une seule alimentation, du fait qu'il n'exige pas une tension de polarisation de grille négative; (2) il est capable de commuter entre les états conducteur et bloqué sans avoir un interrupteur analogique sur son côté de drain, comme dans un FET du type métal-oxyde- semiconducteur à base de Si (Si-MOSFET); et 2 2817416 (3) il a une densité de puissance de sortie élevée, et est donc capable de fournir un niveau de sortie défini même si sa taille est réduite en comparaison avec des amplificateurs de puissance à FET. Du fait que de telles caractéristiques du transistor HBT attirent I'attention, un amplificateur de puissance à HBT est également appliqué par exemple à un téléphone mobile à puissance de sortie élevée, de 2 W - 4 W, comme dans le système European Global System for Mobile Com- munications (GSM européen), qui est un système de téléphone mobile dans la bande de 900 MHz, le plus largement utilisé à l'heure actuelle, employant principalement un SI-MOSFET. Un amplificateur de puissance utilise un dispositif à transistors ayant de façon générale la configuration d'une multiplicité de cellules de transistor disposées en lignes et en colonnes sur un substrat semicon- ducteur. Dans ce qui suit, une telle configuration sera également appelée une configuration à cellules de transistor multiples. La figure 14 est un schéma de circuit montrant une configuration d'un dispositif à transistors bipolaires ayant une configuration de cellules de transistor multiples. En se référant à la figure 14, on note qu'une multiplicité de cel- lules de transistor Tr11-Trmn disposées en m lignes et n colonnes fonc- tionnent en fait comme un seul dispositif à transistors bipolaires TR, cha- cun des nombres m et n étant un nombre naturel. Des conducteurs de base locaux LBL1-LBLm et des conducteurs de collecteur locaux LCL1-LCLm sont respectivement disposés en corres- pondance avec les lignes de cellules de transistor. Dans ce qui suit, les conducteurs de base locaux LBL1-LBLm et les conducteurs de collecteur locaux LCL1-LCLm seront appelés respectivement de façon générale un conducteur de base local LBL et un conducteur de collecteur local LCL. Les régions de base et de collecteur de chaque cellule de tran- sistor sont respectivement couplées électriquement aux conducteurs de base et de collecteur, LBL et LCL, de sa ligne correspondante. Chacun des conducteurs de base locaux LBL1-LBLm est con- necté électriquement à un conducteur de base commun CBL. Sur le con- ducteur de base commun CBL, un courant de polarisation lbs fourni par un circuit d'alimentation de polarisation (non représenté) est superposé 3 2817416 sur un signal RF appliqué à une borne de base Tb. Chacun des conducteurs de collecteur locaux LCL1-LCLm est couplé électriquement à un conducteur de collecteur commun CCL. En outre, la région d'émetteur de chaque cellule de transistor est couplée électriquement à une tension de masse Vss pour procurer ce qu'on ap- pelle une mise à la masse d'émetteur. Un dispositif à transistors TR appliqué à un amplificateur de puissance reçoit un signal d'entrée radiofréquence (un signal d'entrée RF) sur la borne de base Tb couplée au conducteur de base commun CBL, et émet un signal de sortie radiofréquence amplifié (signal de sortie RF) sur la borne de collecteur Tc couplée au conducteur de collecteur commun CCL. Des résistances de stabilisation de base Rb 11-Rbmn et des ré- sistances de stabilisation d'émetteur Re1 1-Remn sont respectivement in- corporées en correspondance avec les cellules de transistor Tr11-Trmn. Une résistance de stabilisation est généralement utilisée pour éviter qu'un dispositif à transistors bipolaires ayant une configuration de cellules de transistor multiples ne présente un courant de collecteur inégal attribua- ble par exemple à une distribution de chaleur inégale occasionnée par la génération de chaleur. Plus précisément, chaque résistance de stabilisation de base et chaque résistance de stabilisation d'émetteur appliquent une rétroaction négative respectivement à un courant de base et un courant d'émetteur lorsque leur cellule de transistor respective fonctionne. Elles agissent donc de façon à éliminer une variation de courant entre des cellules de transistor, pour procurer un courant uniforme. Ceci peut éviter qu'une cellule de transistor spécifique ne reçoive du courant de façon intense, et donc éviter une destruction thermique du transistor. La figure 15 est une représentation de principe montrant une configuration d'un dispositif à transistors bipolaires ayant une configura- tion de cellules de transistor multiples. La figure 15 montre un dispositif à transistors bipolaires TR constitué par des cellules de transistor Tr 1 -Tr67 disposées en six lignes et sept colonnes, à titre d'exemple. Les cellules de transistor Tr1 1-Tr67 sont groupées en blocs BLK1-BLK3, chacun d'eux étant formé par deux 4 2817416 lignes de cellules de transistor. Des conducteurs de base locaux LBL1-LBL3 sont respective- ment disposés en correspondance avec les blocs BLK1-BLK3. La région de base de chaque cellule de transistor est couplée électriquement à son conducteur de base local LBL correspondant par l'intermédiaire d'une résistance de stabilisation de base. Sur la figure 15, I'incorporation d'une résistance de stabilisation de base Rb12 pour la cellule de transistor Tr12 est illustrée à titre représentatif. Chaque conducteur de base local LBL1-LBL3 est couplé au con- ducteur de base commun CBL. Le conducteur de base commun CBL transmet un courant de polarisation Ibs et reçoit également un signal d'entrée RF. La région de collecteur de chaque cellule de transistor est cou- plée à l'un respectif des conducteurs de collecteur locaux LCL1a et LCL1b à LCL3a et LCL3b incorporés pour leurs lignes de cellules de transistor respectives. Chacun des conducteurs de collecteur locaux LCL1la et LCLlb à LCL3a et LCL3b est couplé à une borne de collecteur Tc émet- tant un signal RF amplifié. De façon similaire, la région d'émetteur de chaque cellule de transistor est couplée électriquement par l'intermédiaire d'une résistance de stabilisation d'émetteur (non représentée) à un conducteur d'émetteur commun CEL couplé à la tension de masse Vss. Les figures 16A et 16B sont des représentations graphiques montrant chacune une distribution d'un courant de base dans un dispositif à transistors bipolaires ayant une configuration de cellules de transistor multiples. En se référant à la figure 16A, on note que si le transistor bipo- laire TR de la figure 15 a un faible courant de base, une interaction ther- mique mutuelle entre les blocs et celle entre les cellules de transistor n'ont qu'un faible effet, et les courants de base respectifs Ibl-lb3 des blocs BLK1-BLK3 sont pratiquement uniformes et fournissent donc un ni- veau de courant standard I1. Au contraire, comme représenté sur la figure 16B, si le courant de base total augmente et l'interaction thermique mutuelle entre les blocs et celle entre les cellules de transistor ne sont plus négligeables, la tem- 2817416 pérature de fonctionnement des cellules de transistor plus proches du centre du transistor augmente jusqu'à un niveau plus élevé que celle de cellules de transistor périphériques, et les cellules de transistor ayant leur température de fonctionnement accrue ont donc un courant de collecteur accru. Dans l'exemple de configuration de la figure 15, le courant de base lb2 pour le bloc BLK2 le plus proche du centre et ayant donc la plus grande élévation de température, aurait une valeur de courant 13 (avec 13 > 11) supérieure à une valeur de courant 12 de courants de base Ib1 et lb3 pour les autres blocs (avec 12 courant intense. En outre, même à l'intérieur d'un seul bloc, la température de fonctionnement d'une cellule de transistor plus proche du centre du bloc est augmentée, ce qui conduit à un profil de température encore plus in- égal. Par exemple, sur la figure 15, les cellules de transistor Tr34 et Tr44 auraient une température de fonctionnement qui augmente le plus aisé- ment. Ainsi, un profil de température de fonctionnement non uniforme conduit à un courant de base non uniforme (ou un courant de collecteur non uniforme), qui aboutit à son tour à un défaut d'uniformité entre les blocs et donne en outre naissance à un courant circulant de façon intense dans un bloc à travers une cellule de transistor spécifique, et finalement, approximativement plus de 90% du courant de base (courant de collec- teur) circulant à travers le dispositif à transistors TR entier circuleraient de façon intense vers la cellule de transistor spécifique. Un tel courant notablement intense conduit à une réduction im- portante du facteur d'amplification en courant f3 (courant de collecteur / courant de base) dans la cellule de transistor, à cause de la génération de chaleur. De ce fait, un tel courant intense, vu sur la caractéristique Ic (courant de collecteur) - Vce (tension entre le collecteur et l'émetteur) du transistor, est observé comme un phénomène avec un courant de collec- teur Ic décroissant rapidement lorsque le courant de base lb augmente, même si la tension Vce est constante. Un tel phénomène est également appelé une réduction de gain attribuée à un courant intense. La figure 17 représente une caractéristique Ic-Vce et une courbe de charge qui sont caractéristiques d'un dispositif HBT dans son opération d'amplification de puissance. Sur la figure 17, I'axe horizontal représente la tension collec- teur-émetteur Vce d'un HBT correspondant à une cellule de transistor, et lI'axe vertical représente son courant de collecteur Ic. Ces caractéristiques Vce-lc sont tracées sur la figure 17 avec le courant de base lb comme paramètre. En se référant à la figure 17, on note que si la tension collec- teur-émetteur Vce est augmentée pendant qu'un courant de base constant est appliqué, la perte de collecteur augmente et le courant de collecteur Ic diminue rapidement dans une région. Dans ce qui suit, une telle région avec une réduction rapide du courant de collecteur Ic sera également ap- pelée une "région d'effondrement". Si la tension collecteur-émetteur Vce a un niveau constant, une telle région d'effondrement s'étend lorsque le courant de base lb aug- mente. Une courbe de charge CV1 représente une courbe de charge obtenue avec une résistance de charge adaptée (50 Q), ou lorsqu'une polarisation standard est appliquée, et la courbe de charge a une position correspondant à un rendement et une résistance élevés, avec pour centre un point de polarisation AI. L'opération d'amplification de puissance peut donc être effectuée comme on le désire. Dans des systèmes de téléphone mobile caractéristiques, in- cluant des systèmes de téléphone mobile japonais, une variation dans I'impédance de sortie d'un élément d'antenne n'est pas directement liée à une variation de la charge d'un amplificateur de puissance, et un isolateur est donc employé entre eux. Au contraire, I'application GSM, comme dé- crit ci-dessus, est notablement orientée vers la miniaturisation et la ré- duction de la perte de sortie. Elle n'est donc pas munie d'un isolateur. De ce fait, en fonction d'une condition de charge de l'antenne, I'amplificateur de puissance auquel un HBT est appliqué aurait une impédance de charge variant notablement. Une courbe de charge CV2 représente une courbe de charge qui est établie lorsqu'un amplificateur de puissance a une impédance de charge variant notablement, comme décrit ci-dessus. Dans ce cas, une 7 2817416 réflexion importante se produit et la courbe de charge se dilate notable- ment. Si dans ce cas une cellule de transistor a un courant de base augmenté par une température de fonctionnement non uniforme, la cellule de transistor aura une marge réduite pour la variation d'impédance de charge qui est appliquée, pour éviter le fonctionnement dans la région d'effondrement. En d'autres termes, pour une variation d'impédance de charge donnée, une cellule de transistor ayant un courant de base aug- menté par un courant intense fonctionnera plus aisément dans la région d'effondrement. Les figures 18A-18C représentent une opération d'amplification d'un amplificateur de puissance caractéristique dans un téléphone mobile. La figure 18A représente une forme d'onde d'un signal appliqué à un amplificateur de puissance employé dans un téléphone mobile. Le signal d'entrée est un signal de tension sous la forme d'une impulsion ayant une amplitude Vp. La figure 18B représente une forme d'onde d'un signal de sortie qui est produit lorsque l'amplificateur de puissance fonctionne dans une condition de charge standard, comme représenté par la courbe de charge CV1 de la figure 17. Dans cette condition, I'amplificateur de puissance présente une caractéristique d'amplification normale, et un signal de sor- tie sous forme d'impulsion a une amplification de puissance constante. La figure 18C représente une forme d'onde d'un signal de sortie qui est produit lorsqu'un transistor dans l'amplificateur de puissance fonctionne dans une région d'effondrement, comme représenté par la courbe de charge CV2 sur la figure 17. Dans un tel cas, lorsqu'un signal sous forme d'impulsions est amplifié, une réduction de la puissance de sortie se manifestera à l'intérieur d'une seule impulsion. De ce fait, un signal sous forme d'impulsions est amplifié de manière inexacte et une variation de puissance de sortie se manifestera à l'intérieur d'une seule impulsion. Ceci peut empêcher une communication normale. Par conséquent, si une cellule de transistor spécifique reçoit un courant intense attribué à un défaut d'uniformité thermique, le dispositif à transistors entier peut avoir une caractéristique d'amplification dégradée. En outre, si un tel courant intense est augmenté encore davantage, non seulement une caractéristique d'amplification est dégradée, mais le dis- positif à transistors peut être détruit. De tels inconvénients attribuables à un courant intense sont courants parmi des dispositifs à transistors bipolaires ayant une configu- ration à transistors multiples. Un substrat en GaAs, sur lequel un HBT est formé, a une résistance thermique élevée et une fois que de la chaleur est générée, elle est difficilement évacuée de celui-ci, ce qui conduit ai- sément à un profil non uniforme, au point de vue thermique, parmi des cellules de transistor. Par conséquent, des amplificateurs de puissance employant un HBT souffriront de façon plus significative de tels inconvé- nients, comme décrit ci-dessus. On peut éviter dans une certaine mesure un courant intense at- tribuable à un défaut d'uniformité thermique, en incorporant une résis- tance de stabilisation décrite précédemment. Cependant, si des résistan- ces de stabilisation sont incorporées de façon uniforme, elles réduisent difficilement de façon effective un courant intense circulant vers un bloc spécifique, avant qu'une cellule de transistor spécifique reçoive un cou- rant intense. Des cellules de transistor disposées en lignes et en colonnes peuvent avoir une distribution thermique plus uniforme parmi elles si un plus petit nombre de cellules de transistor sont disposées plus près du centre du dispositif à transistors, et un plus grand nombre de cellules de transistor sont disposées plus près de la périphérie de celui-ci, pour atté- nuer la génération de chaleur et l'effet thermique à son centre, ou si des résistances de stabilisation plus proches de son centre, qui génèrent de la chaleur de façon intense, sont adaptées de façon à avoir une valeur de résistance élevée, et celles plus proches de sa périphérie, qui ne pré- sentent pas d'élévation de température notable, sont adaptées pour avoir une faible valeur de résistance. Cependant, de tels ajustements exigent une longue durée pour optimiser le nombre de cellules de transistor et les valeurs de résistances de stabilisation, et ils seraient en fait difficiles à réaliser. La présente invention vise à procurer un dispositif à semicon- ducteur comprenant un dispositif à transistors bipolaires ayant ce qu'on appelle une configuration multitransistor avec une configuration de circuit capable d'éviter qu'une cellule de transistor spécifique reçoive un courant intense, pour permettre au dispositif à transistors de réaliser une opéra- tion d'amplification fiable, et également de réduire la possibilité que le dispositif soit détruit. Brièvement, le dispositif à semiconducteur comprend une multi- plicité de cellules de transistor, une multiplicité de premiers conducteurs, une multiplicité de seconds conducteurs, un conducteur de tension de ré- férence et une multiplicité de circuits de source de courant de polarisa- tion. La multiplicité de cellules de transistor est divisée et donc organisée en une multiplicité de blocs pour former le dispositif à transistors bipolai- res. La multiplicité de premiers conducteurs est établie pour la multiplicité de blocs, respectivement, et chaque premier conducteur est couplé élec- triquement à la région de base de chaque cellule de transistor du bloc correspondant. La multiplicité de seconds conducteurs est établie pour la multiplicité de blocs, respectivement, et chaque second conducteur est couplé électriquement à l'une des régions de collecteur et d'émetteur de chaque cellule de transistor du bloc correspondant. Le conducteur de ten- sion de référence est couplé électriquement à l'autre région parmi les ré- gions de collecteur et d'émetteur de la multiplicité de cellules de transis- tor. La multiplicité de circuits de source de courant de polarisation est établie pour la multiplicité de blocs, respectivement, et chaque circuit fournit un courant de polarisation à l'un correspondant des conducteurs de la multiplicité de premiers conducteurs. Si le courant de polarisation augmente, chaque circuit de source de courant de polarisation réduit un niveau de courant de polarisation à fournir. Ainsi, un avantage principal de la présente invention consiste en ce qu'en fournissant un courant de polarisation par l'intermédiaire d'un circuit de source de courant de polarisation établi individuellement pour chaque bloc, et capable de produire une rétroaction négative face à une augmentation du courant de polarisation, un courant de polarisation pour un bloc recevant un courant intense dû à un défaut d'uniformité thermi- que, peut être maîtrisé pour éviter qu'un bloc spécifique reçoive un cou- rant intense, avant qu'une cellule de transistor spécifique reçoive un cou- rant intense. Par conséquent, le dispositif à transistors peut avoir une ca- ractéristique d'amplification stable et être également exempt du phéno- mène de destruction. Selon un autre aspect de la présente invention, le dispositif à semiconducteur comprend une multiplicité de cellules de transistor, une multiplicité de premiers conducteurs, une multiplicité de seconds conduc- teur, un conducteur de tension de référence et une multiplicité de circuits de rétroaction. La multiplicité de cellules de transistor est divisée et donc organisée en une multiplicité de blocs pour former le dispositif à transis- tors bipolaires. La multiplicité de premiers conducteurs est établie pour la multiplicité de blocs, respectivement, et chaque premier conducteur est couplé électriquement à la région de base de chaque cellule de transistor du bloc correspondant. La multiplicité de seconds conducteurs est établie pour la multiplicité de blocs, respectivement, et chaque second conduc- teur est couplé électriquement à l'une des régions de collecteur et d'émetteur de chaque cellule de transistor du bloc correspondant. Le con- ducteur de tension de référence est couplé électriquement à l'autre des régions de collecteur et d'émetteur de chacune de la multiplicité de cellu- les de transistor. La multiplicité de circuits de rétroaction est établie pour la multiplicité de blocs, respectivement, et chaque circuit couple électri- quement ensemble l'un correspondant de la multiplicité de seconds con- ducteurs et un noeud interne prédéterminé, si le second conducteur cor- respondant et le noeud interne ont entre eux une différence de tension dépassant un niveau de tension prédéterminé. Ainsi, chacun des circuits de rétroaction établi pour un bloc de multiples cellules de transistor peut maintenir un niveau de tension pré- déterminé, ou moins, pour l'une des régions de collecteur et d'émetteur qui n'est pas couplée au conducteur de tension de référence. De ce fait, on peut faire fonctionner chaque cellule de transistor en évitant une ré- gion ayant un gain notablement réduit. On peut donc éviter le fonctionne- ment de chaque cellule de transistor dans une condition sévère attribua- ble par exemple à un courant intense, et le dispositif à transistors peut donc avoir une caractéristique d'amplification stable et également être exempt du phénomène de destruction. Selon encore un autre aspect de la présente invention, un dis- positif à semiconducteur incorporé sur une puce de semiconducteur com- prend une multiplicité de dispositifs à transistors bipolaires amplifiant un 1 1 2817416 signal en phases. Les dispositifs de la multiplicité de dispositifs à tran- sistors bipolaires sont disposés sur la puce de semiconducteur, un dispo- sitif à transistors bipolaires d'un étage qui précède un autre étage étant disposé à un emplacement qui subit une plus grande élévation de tempé- rature qu'un autre emplacement. Ainsi, parmi la multiplicité de dispositifs à transistors amplifiant un signal en phases, des dispositifs à transistors d'étages suivants, ac- ceptant des niveaux de puissance plus élevés et générant donc aisément de la chaleur, peuvent être disposés successivement à des emplacements qui présentent de moindres niveaux d'élévation de température. De ce fait, si une élévation de température occasionne un courant intense, un dispositif à transistors acceptant un niveau de puissance élevé peut rece- voir une puissance réduite. Ceci permet à chaque dispositif à transistors de réaliser une amplification fiable, et peut également réduire la possibi- lité que le dispositif soit détruit. Dans encore un autre aspect de la présente invention, un dispo- sitif à semiconducteur incorporé sur une puce de semiconducteur com- prend une multiplicité de cellules de transistor, une multiplicité de pre- miers conducteurs, une multiplicité de seconds conducteurs, un conduc- teur de tension de référence, un circuit de source de courant de polarisa- tion et une multiplicité de résistances de stabilisation. La multiplicité de cellules de transistor est divisée et donc organisée en une multiplicité de blocs pour former le dispositif à transistors bipolaires. La multiplicité de premiers conducteurs est établie pour la multiplicité de blocs, respective- ment, et chaque premier conducteur est couplé électriquement à la région de base de chaque cellule de transistor du bloc correspondant. La multi- plicité de seconds conducteurs est établie pour la multiplicité de blocs, respectivement, et chaque second conducteur est couplé électriquement à l'une des régions de collecteur et d'émetteur de chaque cellule de tran- sistor du bloc correspondant. Le conducteur de tension de référence est couplé électriquement à l'autre des régions de collecteur et d'émetteur de chacune la multiplicité de cellules de transistor. Le circuit de source de polarisation est partagé par la multiplicité de blocs et fournit un courant de polarisation à chaque premier conducteur. La multiplicité de résistan- ces de stabilisation est établie pour la multiplicité de blocs, respective- 12 2817416 ment, et chaque résistance est couplée électriquement entre le circuit de source de polarisation et l'un correspondant de la multiplicité de premiers conducteurs. La multiplicité de résistances de stabilisation est disposée sur la puce de semiconducteur à un emplacement présentant une plus grande élévation de température qu'un emplacement auquel est disposée la multiplicité de cellules de transistor. Pour chaque bloc de multiples cellules de transistor constituant le dispositif à transistors, une résistance de stabilisation peut être dispo- sée sur la puce de semiconducteur à un emplacement subissant une forte élévation de température, pour opposer une rétroaction négative à une augmentation d'un courant de polarisation pour un bloc spécifique. Ce- * ci peut réduire efficacement un courant intense circulant vers une cel- lule de transistor spécifique qui est dû à un défaut d'uniformité thermique, et le dispositif à transistors peut donc avoir une caractéristique d'amplifi- cation stable et peut également être exempt du phénomène de destruc- tion. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre de modes réalisation, donnés à titre d'exemples non limitatifs. La suite de la des- cription se réfère aux dessins annexés dans lesquels: La figure 1 est un schéma de circuit montrant une configuration caractéristique d'un amplificateur de puissance pour un appareil GSM; La figure 2 est un schéma de circuit montrant une configuration d'un dispositif à transistors bipolaires dans un premier mode de réalisa- tion de la présente invention; La figure 3 est une vue de principe montrant à titre d'exemple une implantation d'un dispositif à transistors bipolaires du premier mode de réalisation; La figure 4 est un schéma de circuit montrant une configuration d'un dispositif à transistors bipolaires dans un second mode de réalisation de la présente invention; La figure 5 est un schéma de circuit montrant une configuration d'un dispositif à transistors bipolaires dans un exemple de variante du se- cond mode de réalisation; La figure 6 est un schéma de circuit montrant une configuration d'un dispositif à transistors bipolaires dans un troisième mode de réalisa- tion de la présente invention; Les figures 7A et 7B sont des schémas de circuit montrant cha- cun un autre exemple de configuration d'un circuit de rétroaction active; La figure 8 est une représentation de principe montrant un pre- mier exemple de structure d'un circuit de rétroaction active AFB; La figure 9 est une représentation de principe montrant un se- cond exemple de structure de circuit de rétroaction active AFB; La figure 10 est un schéma de circuit montrant une configuration d'un dispositif à transistors bipolaires dans un premier exemple de va- riante du troisième mode de réalisation; La figure 11 est un schéma de circuit montrant une configuration d'un dispositif à transistors bipolaires dans un second exemple de va- riante du troisième mode de réalisation; La figure 12 est un schéma de circuit montrant une configuration d'un dispositif à transistors dans un troisième exemple de variante du troisième mode de réalisation; La figure 13 est une représentation de principe pour illustrer une structure d'un dispositif à transistors dans un quatrième mode de réalisation de la présente invention; La figure 14 est un schéma de circuit montrant une configuration d'un dispositif à transistors bipolaires ayant une configuration de cellules de transistor multiples; La figure 15 est une représentation de principe montrant une implantation d'un dispositif à transistors bipolaires ayant une configura- tion de cellules de transistor multiples; Les figures 16A et 16B sont chacune un graphique représentant un profil de courant de base du dispositif à transistors bipolaires ayant la configuration de cellules de transistor multiples qui est représentée.sur la figure 15; La figure 17 représente une caractéristique Ic-Vce et une courbe de charge caractéristiques d'un dispositif HBT, dans une opération d'amplification de puissance; et Les figures 18A-18C représentent une opération d'amplification d'un amplificateur de puissance caractéristique employé dans un télé- 14 2817416 phone mobile. Premier Mode de Réalisation La figure 1 montre une configuration d'un amplificateur de puis- sance de GSM 1 de type caractéristique, représentant à titre d'exemple un dispositif à semiconducteur incluant un dispositif à transistors bipolaires d'un mode de réalisation de la présente invention. Comme représenté sur la figure 1, un amplificateur de puis- sance 1 est formé sur un substrat en GaAs 2. L'amplificateur de puis- sance 1 a une borne d'entrée Tin recevant un signal d'entrée, des dispo- sitifs à transistors bipolaires (qu'on appelle également simplement ci- après des transistors) Q1, Q2 et Q3 incorporés pour amplifier la puis- sance, et une borne de sortie Tout émettant un signal amplifié. Pour l'ap- plication de GSM, ces dispositifs à transistors bipolaires sont des HBT, mais il faut noter que la présente invention porte sur une configuration d'un dispositif à transistors bipolaires ayant une configuration de cellules de transistor multiples, et que son application n'est pas limitée à des HBT. Bien que la figure 1 montre, à titre d'exemple, qu'un HBT peut être formé sur un substrat en GaAs, il peut être formé sur un substrat constitué par un matériau autre que le GaAs. En se référant à la figure 1, on note que trois dispositifs à tran- sistors d'amplification Q1-Q3 sont utilisés pour réaliser une opération d'amplification en 3 phases. Des circuits de polarisation 4, 5 et 6 sont respectivement établis en correspondance avec les transistors Q1, Q2 et Q3. Une tension Vcc est fournie à titre de tension d'alimentation pour les circuits de polarisation. En réponse au niveau d'une tension de commande Vpc appliquée, les circuits de polarisation 4, 5 et 6 commandent une va- leur d'un courant de polarisation qui est fourni aux régions de base des transistors Q1, Q2 et Q3. Les circuits de polarisation 4, 5 et 6 fournissent un courant de polarisation aux transistors Q1, Q2 et Q3 par l'intermédiaire de résistances de polarisation de base Rbl, Rb2 et Rb3. Sur la figure 1, le transistor Q3, c'est-à-dire le transistor dans l'étage final, reçoit un courant de polarisation qui porte spécialement la désignation lbs. Le courant de polarisation lbs est appliqué à un noeud d'entrée Nin, qui reçoit également un signal d'entrée RF correspondant à un signal radiofréquence amplifié par le transistor Q2, c'est-à-dire le tran- sistor de l'étage immédiatement précédent. Les tensions Vcl, Vc2 et Vc3 correspondent à des tensions de polarisation de collecteur des transistors Q1, Q2 et Q3. Chacun des tran- sistors Q1, Q2 et Q3 produit une amplification par l'intermédiaire d'un cir- cuit de rétroaction RC, du fait qu'un amplificateur de puissance HBT a un gain élevé en basse fréquence et produit plus facilement une oscillation de basse fréquence qu'un amplificateur de puissance à transistor à effet de champ (ou FET). Sur la figure 1, chacun des ensembles de (Rfl, Cfl), (Rf2, Cf2), (Rf3, Cf3) définit la configuration d'un circuit de rétroaction RC pour le transistor d'un étage. En outre, les caractères de référence Cinl, CI, C2, C3 dési- gnent des condensateurs, et Ral-Ra3, Rs1, Rb11-Rb32, Rsl-Rs3, R1-R3, Rc3 désignent des résistances. Des lignes micro-ondes Lo1-Lo5 et des condensateurs Col-Co3 sont disposés entre un noeud de sortie Nout cor- respondant à une borne de collecteur du transistor d'étage final Q3, et une borne de sortie Tout. Chacun des transistors Q1-Q3 de la figure 1 est disposé sur le substrat 2 en GaAs en une configuration de cellules de transistor multi- pies. Chaque transistor peut être configuré de façon similaire et, dans ce qui suit, on décrira à titre représentatif la configuration du transistor Q3 du dernier étage. En se référant à la figure 2, on note que le transistor Q3, qui est un transistor bipolaire du premier mode de réalisation, est formé par des cellules de transistor Trl1 -Trmn disposées en m lignes et n colonnes. Les cellules de transistor appartenant à une seule ligne forment un seul bloc. Les cellules de transistor Tr11-Trmn sont divisées et donc organisées en blocs BLK1-BLKm. Des conducteurs de base locaux LBL1-LBLm et des conducteurs de collecteur locaux LCL1-LCLm sont respectivement disposés en corres- pondance avec les blocs BLK1-BLKm. Les régions de base et de collec- teur de chaque cellule de transistor sont couplées électriquement respec- tivement aux conducteurs de base et de collecteur locaux LBL et LCL de son bloc respectif. Chaque conducteur de base local LBL est couplé électriquement à un conducteur de base commun CBL recevant un courant de polarisa- tion lbs provenant du circuit de polarisation 6, et un signal d'entrée RF qui est transmis à un noeud d'entrée Nin à partir du transistor Q2. Chacun des conducteurs de collecteur locaux LCL1-LCLm est couplé à un conducteur de collecteur commun CCL couplé à un noeud de sortie Nout. La région d'émetteur de chaque cellule de transistor est cou- plée électriquement à un conducteur de masse GNL (une tension de masse Vss) pour effectuer la mise à la masse de l'émetteur. De façon similaire à ce qui a été décrit en relation avec la figure 14, une résistance de stabilisation de base et une résistance de stabilisa- tion d'émetteur sont incorporées pour chaque cellule de transistor. Par exemple, une résistance de stabilisation de base Rb11 et une résistance de stabilisation d'émetteur Re 11 sont incorporées pour la cellule de tran- sistor Tr11. En outre, des résistances de stabilisation Rbbl-Rbbm sont respectivement incorporées en correspondance avec les blocs BLK1- BLKm, chacune de ces résistances étant couplée électriquement entre le conducteur de base commun CBL et l'un respectif des conducteurs de base locaux LBL1-LBLm. Du fait que chaque bloc comporte en outre l'une respective des résistances de stabilisation Rbbl-Rbbm, une rétroaction négative peut être opposée à une variation entre les courants de base Ibl-lbm pour leurs blocs respectifs, pour produire un courant uniforme. Comme on l'a décrit ci-dessus, dans une configuration multi-transistor, un bloc spécifi- que reçoit initialement un courant intense et dans le bloc spécifique rece- vant le courant intense, une cellule de transistor spécifique reçoit ensuite un courant intense. Dans le mode de réalisation présent, avant qu'une cellule de transistor spécifique reçoive un courant intense, une rétroaction négative peut être opposée à une variation du courant de base entre des blocs, pour réduire un courant intense circulant vers le bloc spécifique, de façon à éviter effectivement que la cellule de transistor spécifique reçoive un courant intense. Ceci peut stabiliser une caractéristique d'amplification du dispo- sitif à transistors et éviter la destruction du dispositif. La figure 3 montre un exemple d'implantation d'un dispositif à transistors bipolaires du premier mode de réalisation. 1 7;2817416 Comme représenté sur la figure 3, on voit un dispositif à tran- sistors bipolaires constitué à titre d'exemple par des cellules de transistor Tr1 1-Tr46 disposées en quatre lignes et six colonnes. Les cellules de transistor sont disposées de façon à éviter le centre du dispositif, qui est une partie subissant une élévation de tempé- rature la plus notable. Des résistances de stabilisation Rbbl-Rbb4 sont disposées au centre du dispositif. Les cellules de transistor Trll-Tr46 sont divisées en quatre blocs BLK1BLK4, comprenant chacun un nombre prédéterminé de lignes (deux lignes sur la figure 3) de cellules de transistor divisées par la ré- gion centrale ayant les résistances de stabilisation. Les conducteurs de base locaux LBL1-LBL4 sont respectivement disposés en correspondance avec les blocs BLK1-BLK4. La région de base de chaque cellule de transistor est couplée électriquement à un con- ducteur de base local respectif LBL par l'intermédiaire d'une résistance de stabilisation de base. Sur la figure 3, une configuration d'une résistance de stabilisation de base Rb12 pour la cellule de transistor Tr12 est mon- trée à titre représentatif. Les conducteurs de base locaux LBL1-LBL4 sont couplés à un conducteur de base commun CBL par l'intermédiaire de résistances de stabilisation RbblRbb4 respectivement établies en correspondance avec les blocs BLK1-BLK4. Le conducteur de base commun CBL reçoit un cou- rant de polarisation lbs et un signal d'entrée RF. La région de collecteur de chaque cellule de transistor est cou- plée à l'un correspondant des conducteurs de collecteur communs LCL1- LCL4 respectivement établis pour les lignes de cellules de transistor. Chacun des conducteurs de collecteur locaux LCL1-LCL4 est couplé au noeud de sortie Nout correspondant à une borne de collecteur du disposi- tif à transistors bipolaires, qui fournit un signal de sortie RF amplifié. La région d'émetteur de chaque cellule de transistor est couplée électriquement par l'intermédiaire d'une résistance de stabilisation d'émetteur (non représentée) à un conducteur d'émetteur commun CEL couplé à un conducteur de masse GNL. Les résistances de stabilisation Rbbl-Rbb4 peuvent réduire un défaut d'uniformité de courants de base Ibl-lb4 circulant respectivement 18 2817416 dans les conducteurs de base locaux LBL1-LBL4, pour éviter qu'un bloc spécifique reçoive un courant intense. On peut ainsi empêcher à l'avance qu'une cellule de transistor spécifique reçoive un courant intense. Les résistances de stabilisation Rbbl-Rbb4, respectivement établies pour les blocs BLK1-BLK4, divisés en lignes et en colonnes, sont disposées dans les régions situées entre les blocs adjacents dans la di- rection des lignes, c'est-à-dire la région entre les blocs BLK1 et BLK3 et celle entre les blocs BLK2 et BLK4. Ces régions sont placées plus près du centre du dispositif et subissent donc une plus grande élévation de tem- pérature que les régions dans lesquelles sont disposées les cellules de transistor. Il faut noter qu'à titre de variante de la configuration de la figure 3, les résistances de stabilisation Rbbl-Rbb4 peuvent être disposées dans les régions situées entre les blocs adjacents dans la direction des colonnes, c'est-à-dire la région entre les blocs BLK1 et BLK2 et celle en- tre les blocs BLK3 et BLK4. Ainsi, des cellules de transistor sont disposées dans des ré- gions autres que la région centrale subissant l'élévation de température la plus importante. Ceci peut éviter encore plus effectivement qu'une cellule de transistor spécifique reçoive un courant intense. Le dispositif à tran- sistors peut donc avoir une caractéristique d'amplification encore plus stable et il peut également être encore plus exempt de phénomène de destruction. Second mode de réalisation La figure 4 montre une configuration d'un dispositif à transistors bipolaires dans un second mode de réalisation de la présente invention. Comme représenté sur la figure 4, une multiplicité de cellules de transistor Tr1 1-Trmn disposées en m lignes et n colonnes sont divisées en blocs correspondant chacun à une ligne de cellules de transistor. Par conséquent, les cellules de transistor Tri 1-Trmn sont divisées et sont donc organisées en blocs BLK1-BLKm. Un conducteur de base local LBL et un conducteur de collecteur local LCL sont incorporés pour chaque bloc. Dans le second mode de réalisation, le circuit de polarisation commun 6 représenté sur la figure 1 est remplacé par des circuits de source de courant de polarisation individuels 10-1 à 10-m pour les blocs respectifs BLK1-BLKm. Entre les circuits de source de courant de polari- sation 10-1 à 10-m et les conducteurs de base locaux LBL1-LBLm, il existe des lignes de transmission à haute impédance RFC1-RFCm dispo- sées de façon à séparer mutuellement, en radiofréquence, les régions de base des cellules de transistor de chaque bloc, et les circuits de source de polarisation. La ligne de transmission à haute impédance peut être un élément d'inductance radiofréquence. Les circuits de source de courant de polarisation 10-1 à 10-m fournissent des courants de polarisation Ibl-lbm qui sont appliqués à leur tour sur les conducteurs de base locaux LBL1-LBLm. Un signal d'entrée RF est transmis à son tour par l'intermédiaire d'un circuit de filtre 15 à chacun des conducteurs de base locaux LBL1-LBLm. Le circuit de filtre 15 comprend un condensateur C transmettant le signal d'entrée RF, des résistances Rfl-Rfm couplées chacune en série entre le noeud d'entrée Nin et l'un respectif des conducteurs de base lo- caux LBL1-LBLm, et des résistances Rf12, Rf23,..., Rfml couplées cha- cune entre deux des conducteurs de base locaux LBL1-LBLm. Le circuit de filtre 15 permet à chacun des conducteurs de base locaux LBL1-LBLm de recevoir une composante alternative du signal d'entrée RF reçu sur le noeud d'entrée Nin. Les circuits de source de courant de polarisation ont la configu- ration décrite ci-après. Du fait que les circuits de source de courant de polarisation 10-1 à 10-n ont une configuration similaire, la configuration du circuit de source de courant de polarisation 10-1 sera décrite à titre représentatif. Le circuit de source de courant de polarisation 10-1 comprend un transistor Trbl incorporé pour commander une valeur de courant de polarisation, une résistance de charge de collecteur Rcb1 couplée entre la tension d'alimentation Vcc et une borne de collecteur du transistor Trbl, et une résistance d'émetteur Rebl couplée entre le transistor Trbl et la tension de masse Vss. Le circuit de source de courant de polarisation 10- 1 est un circuit de polarisation à émetteur suiveur. La région de base du transistor Trbl reçoit la tension de commande Vpc pour commander le niveau d'un courant de polarisation. Dans le circuit de source de courant de polarisation 10-1, la ré- sistance de charge de collecteur Rcb remplit la fonction d'une partie d'ajustement de polarisation réduisant l'aptitude du transistor Trbl à faire circuler du courant, ou son facteur d'amplification en courant, lorsque le courant de base Ib1 augmente. Le facteur d'amplification en courant du transistor Trbl est le rapport entre un courant de collecteur du transistor et un courant de base du transistor. Lorsque le courant de polarisation Ib1 augmente, avec une augmentation du courant de collecteur Icbl du transistor, la résistance de charge de collecteur Rcbl manifeste une chute de tension accrue. Le transistor Trbl a donc une tension émetteur- collecteur réduite. En particulier, si une condition de polarisation est établie pour faire en sorte que pour un courant de polarisation Ib1 dépassant un ni- veau prédéterminé, le transistor Trbl puisse effectuer une transition à partir du fonctionnement dans une région active vers un fonctionnement dans une région de saturation, en réponse à une chute de tension occa- sionnée par la résistance de charge de collecteur Rcbl, alors l'aptitude du transistor Trbl à faire circuler un courant peut être réduite de façon à li- miter le courant de polarisation Ib1. En d'autres termes, une rétroaction négative peut être opposée à une augmentation du courant de polarisation Ib1 due à un défaut d'uniformité thermique. Un courant de polarisation d'un bloc recevant un courant intense à cause d'un défaut d'uniformité thermique peut donc être limité pour pro- curer un courant de base uniforme pour les blocs. De ce fait, avant qu'une cellule de transistor spécifique reçoive un courant intense, il est possible d'empêcher qu'un bloc spécifique reçoive un courant intense. Il est donc possible de réduire un fonctionnement non uniforme. Ainsi, le dispositif à transistor peut avoir une caractéristique d'amplification stable et peut également être exempt du phénomène de destruction. Variante du second mode de réalisation La figure 5 montre une configuration d'un dispositif à transistors bipolaires à titre de variante du second mode de réalisation. En comparaison avec la figure 4, la figure 5 montre la variante du second mode de réalisation avec des lignes de transmission à haute impédance RFC1-RFCm remplacées par des résistances Rbbl-Rbbm. De façon similaire aux lignes de transmission à haute impédance RFC1- RFCm de la figure 4, les résistances Rbbl-Rbbm atténuent une compo- sante radiofréquence de courants de polarisation Ibl-lbm qui sont fournis par les circuits de source de courant de polarisation 10-1 à 10-m. Les résistances Rbbl-Rbbm remplissent également la fonction de résistances de stabilisation, respectivement incorporées pour un bloc, comme repré- senté sur la figure 2, pour compenser un défaut d'uniformité dans le cou- rant de base entre les blocs BLK1-BLKm. En outre, les circuits de source de courant de polarisation 10-1 à 10-m sont également remplacés par des circuits de source de courant de polarisation 11-1 à 11-m constitués par un plus petit nombre de com- posants que les circuits de source de courant de polarisation 10-1 à 10-m. Chacun des circuits de source de courant de polarisation 11-1 à 11-m a une configuration qui diffère de celle des circuits de source de courant de polarisation 10-1 à 10-m par le fait que les résistances de charge de col- lecteur Rcb1-Rcbm sont supprimées. Les résistances de charge de col- lecteur Rcb1-Rcbm peuvent être supprimées du fait que dans les résis- tances Rbbl-Rbbm, remplissant respectivement la fonction de résistances de stabilisation pour les blocs BLK1-BLKm, les courants de polarisation Ibl-lbm peuvent occasionner une chute de tension et donc limiter un cou- rant de base pour un bloc recevant un courant intense. La variante du second mode de réalisation peut donc procurer une configuration ayant un circuit de source de courant de polarisation formé par un nombre de composants réduit. On ne décrira pas le reste de la configuration et du fonctionnement, du fait qu'il est similaire à celui du second mode de réalisation représenté sur la figure 4. Ainsi, comme dans le second mode de réalisation, une cellule de transistor spécifique peut être exempte d'un courant intense, et le dis- positif à transistors peut donc avoir une caractéristique d'amplification stable et peut également être exempt du phénomène de destruction. Troisième mode de réalisation La figure 6 montre une configuration d'un dispositif à transistors bipolaires dans un troisième mode de réalisation de la présente invention. Comme représenté sur la figure 6, des cellules de transistor 22 2817416 Trl 1-Trmn disposées en m lignes et n colonnes forment des blocs BLK1- BLKm correspondant chacun à une ligne de cellules de transistor. Des conducteurs de base locaux LBL1-LBLm et des conducteurs de collecteur locaux LCL1-LCLm sont respectivement disposés en correspondance avec les blocs BLK1-BLKm. Les conducteurs de base locaux sont couplés à un conducteur de base commun CBL recevant un courant de polarisation Ibs provenant d'un circuit de polarisation commun 6. Les conducteurs de collecteur lo- caux LCL1-LCLm sont couplés par l'intermédiaire d'un conducteur de col- lecteur commun CCL à un noeud de sortie Nout qui émet un signal RF amplifié. Le signal RF d'entrée est transmis à son tour par l'intermédiaire d'un transistor Tr2 à un noeud intermédiaire Nr. La région de collecteur du transistor Tr2 est couplée à une tension d'alimentation Vc2 par l'inter- médiaire d'une ligne micro-onde. La base du transistor Tr2 reçoit le signal d'entrée RF. La région d'émetteur du transistor Tr2 est couplée à la ten- sion de masse Vss. Un niveau de tension du noeud d'entrée Nr est trans- mis à chacun des conducteurs de base locaux LBL1-LBLm par l'intermé- diaire d'un circuit de filtre 15, similaire à celui représenté sur la figure 14. Le troisième mode de réalisation procure une configuration ayant des blocs BLK1-BLKm comportant respectivement des circuits de rétroaction active AFB1-AFBm. Les circuits de rétroaction active AFB1- AFBm ont une configuration identique et on décrira à titre représentatif le circuit de rétroaction active AFB1. Dans ce qui suit, les circuits de rétro- action active AFB1-AFBm seront également appelés simplement, de façon générale, un circuit de rétroaction active AFB. Le circuit de rétroaction active AFB1 comprend une cellule de transistor Tral couplée électriquement entre le conducteur de collecteur local LCL1 et le noeud intermédiaire Nr, une résistance Rfbal couplée entre le conducteur de collecteur local LCL1 et la cellule de transistor Tral à la borne de base, et une résistance Rfbbl couplée entre la borne de base de la cellule de transistor Tral et le noeud d'entrée Nr. Les cir- cuits de rétroaction active comprennent des cellules de transistor Tral- Tram, qui seront également appelées simplement, de façon générale, une cellule de transistor Tra. 23 2817416 Chaque circuit de rétroaction active AFB est connecté au noeud interne Nr, qui doit seulement être un chemin pour l'interconnexion entre la borne de collecteur du transistor Tr2 correspondant à un étage précé- dent, et des conducteurs de base locaux LBL1-LBLm correspondant cha- cun à un bloc incluant le circuit de rétroaction active. Dans ces condi- tions, le noeud intermédiaire Nr, connecté à un circuit de rétroaction ac- tive AFBi quelconque de la multiplicité de circuits de rétroaction active AFB1-AFBm, peut être un noeud auquel sont connectés des résistances RflRfm et un condensateur C (c'est-a-dire un noeud Nin sur les figures 5 et 6), en désignant par i un nombre naturel de 1 à m. Selon une variante, le noeud intermédiaire Nr auquel un circuit de rétroaction active AFBi est connecté, peut être un conducteur de base local LBLi correspondant. Les résistances Rfbal et Rfbbl permettent à la cellule de tran- sistor Tral d'avoir une tension base-émetteur Vbe qui dépend d'une diffé- rence de tension AV entre le conducteur de collecteur local LCL1 et le noeud intermédiaire Nr, fixée comme indiqué par l'expression (1) sui- vante: Vbe = AV x Rfbbl / (Rfbal + Rfbbl)... (1) Dans ces conditions, la cellule de transistor Tral pour la rétro- action active devient conductrice dans une condition exprimée avec une tension collecteur-émetteur Vce correspondant à la différence de tension AV entre le conducteur de collecteur local LCL1 et le noeud intermédiaire Nr, comme représenté par l'expression (2) suivante: Vce > Von x (1 + Rfbal / Rfbbl)... (2) dans laquelle Von représente la valeur de tension d'état conducteur de la tension base-émetteur de la cellule de transistor Tral. Les autres circuits de rétroaction active AFB ont une configura- tion similaire, chacun d'eux étant disposé entre un conducteur de collec- teur local LCL correspondant et le noeud intermédiaire Nr. Si une tension dépassant un niveau prédéterminé est présente entre le conducteur de collecteur local LCL et le noeud intermédiaire Nr, alors le circuit de rétroaction active AFB couple électriquement ensemble le conducteur de collecteur local LCL et le noeud intermédiaire Nr, au moins en courant alternatif. Si une tension dépassant le niveau prédéter- miné n'est pas présente entre le conducteur de collecteur local LCL et le 24 2817416 noeud intermédiaire Nr, alors le circuit de rétroaction active AFB ne cou- * ple pas électriquement ensemble le conducteur de collecteur local LCL et le noeud intermédiaire Nr, au moins en courant alternatif. Ici, on utilise l'expression "en courant alternatif" en relation avec le fait que dans le cir- cuit de rétroaction active AFB de la figure 5, le conducteur de collecteur local LCL et le noeud intermédiaire Nr sont constamment couplés électri- quement ensemble, en courant continu, par l'intermédiaire des résistan- ces Rfbal-Rfbbl. Plus précisément, pour le circuit de rétroaction active AFB, le conducteur de collecteur local LCL et le noeud intermédiaire Nr ne sont couplés électriquement ensemble en courant alternatif que lors- que la cellule de transistor Tra devient conductrice. Une cellule de transistor recevant un courant intense génère de la chaleur, et parmi les circuits de rétroaction active AFB1-AFBm, la ten- sion d'état conducteur d'un circuit AFBi correspondant est réduite, i étant un nombre naturel qui correspond à l'un des nombres de 1 à m. De ce fait, le circuit de rétroaction active AFBi dans une cellule de transistor recevant un courant intense et dont la température est donc augmentée, devient rapidement conducteur si une charge varie et une tension de col- lecteur est augmentée. De ce fait, en réponse à l'augmentation de la tem- pérature du bloc considéré, il est possible d'éviter un échauffement sup- plémentaire de toutes les cellules de transistor. Comme on peut le voir d'après la représentation graphique de la figure 17, une région d'effondrement correspond à une région avec une tension collecteur-émetteur Vce élevée. De ce fait, en faisant fonctionner un circuit de rétroaction active dans le bloc correspondant recevant un courant intense, et ayant donc une tension de collecteur accrue, il est possible d'éviter une dilatation de la courbe de charge dans un tel bloc, et il est donc possible d'éviter que la cellule de transistor fonctionne dans la région d'effondrement. Par conséquent, le dispositif à transistors peut donc avoir une caractéristique d'amplification stable et peut également être exempt du phénomène de destruction. Chacune des figures 7A et 7B est un schéma de circuit montrant le circuit de rétroaction active ayant un autre exemple de configuration. En se référant à la figure 7A, on note que le circuit de rétroac- tion active AFB peut également être constitué par k transistors Trdl-Trdk couplés en série entre le conducteur de collecteur local LCL et le noeud intermédiaire Nr, chacun en une connexion en diode, k représentant un nombre naturel. Si le conducteur de collecteur local LCL et le noeud intermé- diaire Nr ont entre eux une différence de tension dépassant un niveau de tension prédéterminé, alors le circuit de rétroaction active AFB de la fi- gure 7A couple électriquement ensemble, en courant alternatif, le con- ducteur de collecteur local LCL et le noeud intermédiaire Nr, pour réduire la tension sur le conducteur de collecteur local LCL. Si la différence de tension ne dépasse pas le niveau de tension prédéterminé, alors le con- ducteur de collecteur local LCL et le noeud intermédiaire Nr ne sont pas couplés électriquement ensemble en courant alternatif. Dans la configuration de la figure 7A, le niveau de tension pré- déterminé peut être ajusté par la valeur de k et la valeur d'une caractéris- tique des transistors Trdl-Trdk. En se référant à la figure 7B, on note que le circuit de rétroac- tion active AFB comprend des cellules de transistor Tra et Trd couplées électriquement entre le conducteur de collecteur local LCL et le noeud intermédiaire Nr. La cellule de transistor Trd est établie avec une con- nexion en diode. Le circuit de rétroaction active AFB comprend également la résistance Rfba couplée entre le conducteur de collecteur local LCL1 et la base de la cellule de transistor Tral, et la résistance Rfbb couplée en- tre la base et l'émetteur de la cellule de transistor Tral. Le circuit de rétroaction active AFB de la figure 7B a une fonc- tion similaire à celle du circuit de rétroaction active AFB de la figure 7A. Plus précisément, si le conducteur de collecteur local LCL et le noeud in- termédiaire Nr ont entre eux une différence de tension dépassant un ni- veau de tension prédéterminé, alors le circuit de rétroaction active AFB de la figure 7B devient conducteur pour coupler électriquement ensemble, en courant alternatif, le conducteur de collecteur local LCL et le noeud intermédiaire Nr, pour réduire la tension sur le conducteur de collecteur local LCL. La configuration de circuit de rétroaction active AFB de la figure 7B correspond à la configuration de circuit de la figure 6 combinée avec la cellule de transistor établie avec la connexion en diode qui est utilisée sur la figure 7A. Dans ces conditions, le circuit de rétroaction active AFB peut devenir conducteur au niveau de tension prédéterminé qui est ajusté par le rapport des résistances Rfba et Rfbb. On peut donc utiliser un plus petit nombre de cellules de transistor que sur la figure 7A pour former le circuit de rétroaction active AFB. Les figures 8 et 9 montrent respectivement des premier et se- cond exemples de configuration du circuit de rétroaction active AFB. Comme représenté sur la figure 8, des blocs BLK1-BLKm sont établis avec chacun de leurs circuits de rétroaction active AFB1-AFBm respectifs disposé dans son bloc respectif dans une région susceptible de manifester une élévation de température, c'est-à-dire dans une partie centrale. Avec les circuits de rétroaction active ainsi disposés, dans un bloc recevant un courant intense dû à une élévation de température, le circuit de rétroaction active AFB peut avoir des cellules de transistor Tra1-Tram ayant une tension d'état conducteur réduite pour permettre au circuit de rétroaction active AFB de limiter plus efficacement une tension de collecteur. Dans ces conditions, si une impédance de charge varie et une courbe de charge varie de façon à passer par une région d'effondrement, un circuit de rétroaction active peut être actionné rapidement pour empê- cher qu'une cellule de transistor fonctionne dans une région d'effondre- ment. Il en résulte qu'il est possible de réaliser un amplificateur de puis- sance avec un dispositif à transistors ayant une caractéristique d'amplifi- cation stable, et il est également possible d'empêcher sa destruction. La figure 9, comme la figure 3, montre des blocs divisés avec pour frontière une partie centrale susceptible de manifester une élévation de température. Le fait de disposer le circuit de rétroaction active AFB dans chaque bloc divisé dans une région plus sujette à une élévation de température, c'est-à-dire dans une partie centrale, peut permettre d'obte- nir un effet similaire à celui de la figure 8. Première variante du troisième mode de réalisation En se référant à la figure 10, on note qu'une première variante du troisième mode de réalisation diffère par le fait qu'elle comporte la 27 2817416 configuration du troisième mode de réalisation représenté sur la figure 6, plus des résistances de stabilisation Rbbl-Rbbm incorporées respective- ment pour les blocs BLK1-BLKm. On ne décrira pas le reste de la configu- ration, du fait qu'il est similaire à la figure 6. Ainsi, ensemble, les résistances de stabilisation Rbbl-Rbbm et les circuits de rétroaction active AFB1-AFBm peuvent réduire un défaut d'uniformité du courant de base entre blocs. Par conséquent, on peut bé- néficier à la fois des effets des premier et troisième modes de réalisation, pour empêcher encore davantage qu'une cellule de transistor spécifique ne reçoive un courant intense, de façon à procurer un dispositif à tran- sistors ayant une caractéristique d'amplification encore plus stable et qui soit encore plus exempt du phénomène de destruction. Seconde variante du troisième mode de réalisation Comme représenté sur la figure 1, dans une seconde variante le troisième mode de réalisation procure un dispositif à transistors bipolaires ayant la configuration décrite dans le troisième mode de réalisation repré- senté sur la figure 6 avec, comme représenté sur la figure 4, les blocs BLK1-BLKm respectivement munis de circuits de source de courant de polarisation individuels 10-1 à 10-m et de lignes de transmission à haute impédance RFC1-RFCm. Ainsi, pour un bloc recevant un courant intense, un circuit de source de courant de polarisation appliquant de façon correspondante une rétroaction à un courant de polarisation, et un circuit de rétroaction active réduisant de façon correspondante une tension de collecteur, peuvent conjointement réduire un défaut d'uniformité dans le courant de base en- tre blocs. Par conséquent, on peut bénéficier à la fois des effets des se- cond et troisième modes de réalisation, pour procurer un dispositif à tran- sistors ayant une caractéristique d'amplification encore plus stable et qui soit encore plus exempt d'un phénomène de destruction. Troisième variante du troisième mode de réalisation En se référant à la figure 12, on note que dans une troisième variante le troisième mode de réalisation procure un dispositif à transis- tors ayant la configuration décrite dans le troisième mode de réalisation représenté sur la figure 6, plus des circuits de source de courant de pola- 28 2817416 risation 11-1 à 11-m et des résistances de stabilisation Rbbl-Rbbm res- pectivement incorporés pour les blocs BLK1-BLKm, de façon similaire à ce qui est représenté dans la configuration de la figure 5. On peut ainsi bénéficier des effets de la variante du second mode de réalisation et du troisième mode de réalisation pour éviter qu'un bloc spécifique ne reçoive un courant intense, de façon à procurer un dis- positif à transistors ayant une caractéristique d'amplification encore plus stable et qui soit également encore plus exempt d'un phénomène de des- truction. Quatrième mode de réalisation La figure 13 est une représentation de principe pour illustrer une structure d'un dispositif à transistors dans un quatrième mode de réalisation de la présente invention. La figure 13 montre une configuration de transistors Q1-Q4 constituant l'amplificateur de puissance 1 de la figure 1. Parmi la multipli- cité de transistors constituant l'amplificateur de puissance et accomplis- sant une opération d'amplification en phases, un transistor d'un étage précédent est placé dans une région subissant une forte élévation de température, c'est-à-dire à un emplacement plus près du centre de la puce, et un transistor disposé dans un étage suivant est placé dans une région subissant une faible élévation de température, c'est-à-dire à un emplacement plus près d'une périphérie de la puce. Par conséquent, les transistors de la multiplicité d'étages sont disposés de manière succes- sive, un étage précédent étant placé dans une région subissant une forte élévation de température, et un étage suivant étant placé dans une région subissant une faible élévation de température. Si de multiples étages sont utilisés pour amplifier la puissance en phases, des transistors suivants amplifient des niveaux de puissance plus élevés et produisent donc davantage de chaleur. Dans ces condi- tions, une configuration telle que celle indiquée ci-dessus permet à un dispositif à transistors amplifiant un plus grand niveau de puissance et générant plus aisément de la chaleur d'être placé dans une région qui dissipe plus aisément la chaleur, c'est-à-dire à un emplacement plus pro- che d'une périphérie de la puce. Comme représenté sur la figure 13, le transistor du premier étage, Q1, est constitué par un groupe de cellules de transistor disposées sur une puce exactement dans la région centrale. Un transistor du second étage, Q2, est constitué par un groupe de cellules de transistor disposées dans des régions Q2a et Q2b plus proches de la périphérie de la puce que le transistor Q1. Le transistor de l'étage final, Q3, est constitué par un groupe de cellules de transistor disposées dans des régions Q3a et Q3b situées encore plus près de la périphérie de la puce. De façon générale, lorsqu'un HBT formé sur un substrat en GaAs est échauffé, il manifeste de façon correspondante une diminution du facteur d'amplification en courant 3, et donc de la tension de sortie. Le fait de disposer un dispositif à transistors d'un étage précédent plus près du centre de la puce, qui est susceptible de présenter une élévation de température, permet aux transistors des premier et second étages, Q1 et Q2, d'avoir une puissance de sortie réduite lorsque la température augmente. Dans ces conditions, si une élévation de température produit un courant intense, le transistor de l'étage final, Q3, amplifiant le niveau de puissance le plus élevé, peut recevoir une puissance réduite, maîtrisée. Il en résulte qu'on peut éviter que le transistor Q3 fonctionne dans une ré- gion d'effondrement, pour procurer une opération d'amplification stable, et on peut également éviter une destruction pour chaque cellule de transistor. Il faut noter que la configuration de cellules de transistor de la figure 13, disposées dans des régions Q1, Q2a, Q2b, Q3a et Q3b, est ap- plicable à n'importe quelle configuration dans le premier mode de réalisa- tion, le second mode de réalisation et sa variante, et le troisième mode de réalisation et ses première à troisième variantes. En outre, l'amplificateur de puissance peut être formé par des dispositifs à transistors établis en un nombre N autre que trois étages, pour amplifier de la puissance en phases, N représentant un nombre natu- rel. Parmi les dispositifs à transistors disposés en N étages, un dispositif à transistors d'un étage initial peut être disposé sur une puce au centre, celui d'un étage suivant peut être disposé plus près de la périphérie de la puce, et un dispositif à transistors de l'étage final peut être disposé à la périphérie de la puce, pour obtenir un effet similaire. Il va de soi que de nombreuses modifications peuvent être appor- tées au dispositif décrit et représenté, sans sortir du cadre de l'invention. 2817416 REVENDICATIONS 1. Dispositif à semiconducteur, caractérisé en ce qu'il com- prend: une multiplicité de cellules de transistor (Tr11-TRmn) divisées et organisées en une multiplicité de blocs (BLK1-BLKm), pour former un dis- positif à transistors bipolaires (Q1, Q2, Q3); une multiplicité de premiers conducteurs (LBL1-LBLm) respectivement établis pour la multiplicité de blocs, chacun d'eux étant couplé électriquement à une région de base de chaque cellule de transistor de l'un correspondant des blocs; une multi- plicité de seconds conducteurs (LCL1-LCLm) établis respectivement pour la multiplicité de blocs, chacun d'eux étant couplé électriquement à une région parmi des régions de collecteur et d'émetteur de chaque cellule de transistor de l'un correspondant des blocs; un conducteur de tension de référence (GNL) couplé électriquement à l'autre des régions de collecteur et d'émetteur de chacune de la multiplicité de cellules de transistor; et une multiplicité de circuits de source de courant de polarisation (10-1 à -m, 11-1 à 11-m) établis respectivement pour la multiplicité de blocs, chacun d'eux fournissant un courant de polarisation (Ibl-lbm) à l'un cor- respondant de la multiplicité de premiers conducteurs, chaque circuit de source de courant de polarisation diminuant une valeur du courant de po- larisation à fournir, lorsque ce courant de polarisation a augmenté. 2. Dispositif à semiconducteur selon la revendication 1, caracté- risé en ce que chaque circuit de source de courant de polarisation (10-1 à -m) comprend: un transistor de commande de polarisation (Trbl-Trbm) ayant une région de base recevant un niveau prédéterminé de tension de commande (Vpc), couplé électriquement entre une tension d'alimentation (Vcc) pour générer le courant de polarisation (Ibl-lbm) et un noeud four- nissant le courant de polarisation; et une partie d'ajustement de polarisa- tion (Rcbl-Rcbm) établie pour réduire le courant que le transistor de commande de polarisation est capable de produire, lorsque le courant de polarisation augmente. 3. Dispositif à semiconducteur selon la revendication 2, caracté- risé en ce qu'il comprend en outre une multiplicité de parties d'atténuation en radiofréquence (RFC1-RFCm) établies respectivement pour la multipli- cité de blocs (BLK1-BLKm), chacune d'elles étant couplée électriquement entre le noeud qui lui correspond et l'un correspondant de la multiplicité 31 2817416 de premiers conducteurs (LBL1-LBLm), pour atténuer une composante radiofréquence du courant de polarisation fixé (Ibl-lbm). 4. Dispositif à semiconducteur selon la revendication 1, caracté- risé en ce qu'il comprend en outre une multiplicité de résistances de sta- bilisation (Rbbl-Rbbm) établies respectivement pour la multiplicité de blocs (BLK1-BLKm), chacune d'elles étant couplée électriquement entre l'un correspondant de la multiplicité de circuits de source de polarisation (11-1 à 11-m) et l'un correspondant de la multiplicité de premiers conduc- teurs (LBL1-LBLm), chaque circuit de source de courant de polarisation (11-1 à 11-m) incluant un transistor de commande de polarisation (Trbl- Trbm) ayant une région de base recevant un niveau de tension de com- mande prédéterminé (Vpc), couplé électriquement entre une tension d'alimentation (Vcc) pour générer le courant de polarisation (Ibl-lbm) et l'une correspondante de la multiplicité de résistances de stabilisation. 5. Dispositif à semiconducteur, caractérisé en ce qu'il com- prend: une multiplicité de cellules de transistor (Tr 1-TRmn) divisées et organisées en une multiplicité de blocs (BLK1-BLKm), pour former un dis- positif à transistors bipolaires; une multiplicité de premiers conducteurs (LBL1-LBLm) établis respectivement pour la multiplicité de blocs, chacun d'eux étant couplé électriquement à une région de base de chaque cellule de transistor de l'un correspondant des blocs; une multiplicité de seconds conducteurs (LCL1-LCLm), respectivement établis pour la multiplicité de blocs, chacun d'eux étant couplé électriquement à l'une de régions de collecteur et d'émetteur de chaque cellule de transistor de l'un correspon- dant des blocs; un conducteur de tension de référence (GNL) couplé électriquement à l'autre des régions de collecteur et d'émetteur de chaque cellule de la multiplicité de cellules de transistor; et une multiplicité de circuits de rétroaction (AFB1-AFBm) établis respectivement pour la multi- plicité de blocs, chacun d'eux couplant électriquement ensemble l'un cor- respondant d'une multiplicité de seconds conducteurs et un noeud interne prédéterminé (Nr) si le conducteur correspondant parmi les seconds con- ducteurs et le noeud interne ont entre eux une différence de tension qui dépasse un niveau de tension prédéterminé. 6. Dispositif à semiconducteur selon la revendication 5, caracté- risé en ce que chaque circuit de la multiplicité de circuits de rétroaction 32 2817416 (AFB1-AFBm) comprend un transistor de rétroaction (Tra1-Tram) couplé électriquement entre le second conducteur correspondant (LCL1-LCLm) et le noeud interne (Nr), et une partie d'ajustement de tension (Rfbal, Rfbbl) faisant référence à une différence de tension entre le second con- ducteur correspondant et le noeud interne, pour fixer une différence de tension entre le noeud interne et une région de base du transistor de ré- troaction, chaque circuit de rétroaction étant disposé dans l'un correspon- dant des blocs (BLK1-BLKm), à un emplacement qui présente une relati- vement grande élévation de température pendant le fonctionnement. 7. Dispositif à semiconducteur formé sur une puce de semicon- ducteur (2), caractérisé en ce qu'il comprend une multiplicité de disposi- tifs à transistors bipolaires (Q1, Q2, Q3) pour amplifier un signal en pha- ses, et parmi cette multiplicité de dispositifs à transistors bipolaires, le dispositif à transistors bipolaires d'un étage précédent étant disposé sur la puce de semiconducteur à un emplacement qui présente une élévation de température plus grande que celle des transistors bipolaires de n'im- porte quels autres étages suivants. 8. Dispositif à semiconducteur selon la revendication 7, caracté- risé en ce que parmi la multiplicité de dispositifs à transistors bipolaires (Q1, Q2, Q3), le dispositif à transistors bipolaires d'un étage précédent est disposé sur la puce de semiconducteur plus près d'une région centrale que les transistors bipolaires de n'importe quels autres étages suivants. 9. Dispositif à semiconducteur formé sur une puce de semicon- ducteur (2), caractérisé en ce qu'il comprend: une multiplicité de cellules de transistor (Tr1l-TRmn) divisées et organisées en une multiplicité de blocs (BLK1-BLKm), pour former un dispositif à transistors bipolaires (Q1, Q2, Q3); une multiplicité de premiers conducteurs (LBL1-LBLm) établis respectivement pour la multiplicité de blocs, chacun d'eux étant couplé électriquement à une région de base de chaque cellule de transistor de I'un correspondant des blocs; une multiplicité de seconds conducteurs (LCL1-LCLm), respectivement établis pour la multiplicité de blocs, chacun * d'eux étant couplé électriquement à l'une des régions de collecteur et d'émetteur de chaque cellule de transistor de l'un correspondant des blocs; un conducteur de tension de référence (GNL) couplé électrique- ment à l'autre des régions de collecteur et d'émetteur de chacune de la multiplicité de cellules de transistor; un circuit de source de polarisation (6) partagé par la multiplicité de blocs et fournissant un courant de polari- sation (lbs) à chacun de la multiplicité de premiers conducteurs; et une multiplicité de résistances de stabilisation (Rbbl-Rbbm) établies respecti- vement pour la multiplicité de blocs, chacune d'elles étant couplée électriquement entre le circuit de source de polarisation et l'un correspondant de la multiplicité de premier conducteurs, cette multiplicité de résistances de stabilisation étant disposée sur la puce de semiconducteur dans une région qui présente une élévation de température supérieure à celle d'une région dans laquelle la multiplicité de cellules de transistor est disposée. 10. Dispositif à semiconducteur selon la revendication 9, ca- ractérisé en ce que la multiplicité de blocs (BLK1-BLKm) est disposée en une matrice dans des première et seconde directions; et chaque résis- tance de la multiplicité de résistances de stabilisation (Rbbl-Rbbm) est disposée dans une région située entre l'un correspondant de la multipli- cité de blocs et un autre bloc adjacent au bloc correspondant de la multi- plicité de blocs, dans la première direction.