Brevet FR2811086A1 — publié le 20020104

La présente invention concerne un procédé d'individualisation d'un élément de circuit intégré. Afin de procéder à l'analyse d'un circuit intégré formé sur un substrat semi-conducteur, il est nécessaire de réaliser des analyses optiques du cir- cuit en fonctionnement, par exemple par microscopie à émission de lumière ou à l'aide d'un microscope électronique à balayage. Toutefois, il est difficile de localiser sur le circuit réel le point exact du circuit o la mesure doit être effectuée. Cette localisation est d'autant plus difficile que dans de nombreux cas, par exemple pour les circuits pro- grammables, la configuration exacte du circuit réel n'est pas connue. Ainsi, les coordonnées réelles des pistes du circuit ne sont pas disponibles. En outre, la taille des pistes du circuit est souvent inférieure à l'erreur du posi- tionnement de l'outil d'observation du circuit. En revanche, le schéma électrique du circuit est généralement dis- ponible, même si le tracé réel du circuit sur le substrat semi-conducteur n'est pas disponible. L'invention a pour but de proposer un procédé d'individualisation d'un élément de circuit intégré dont le tracé réel n'est pas nécessairement connu, qui permette à partir du tracé théorique du circuit, par exemple d'effectuer une mesure directement sur le circuit réel à l'endroit de l'élément du circuit ainsi individualisé. A cet effet, I'invention a pour objet un procédé d'individualisation d'un élément de circuit intégré, caractérisé en ce qu'il comporte les étapes con- sistant en: a) déterminer à partir d'un modèle du circuit, un ensemble de vec- teurs correspondant chacun à un instant de fonctionnement théorique du circuit lors de l'application d'une séquence de tests prédéterminée, les coef- ficients de chaque vecteur étant représentatifs de l'état d'un même ensem- ble d'éléments du circuit parmi lesquels figurent l'élément à individualiser; b) définir à partir d'une comparaison des vecteurs, une composée d'opérateurs logiques appliqués sur lesdits vecteurs et permettant d'extraire le coefficient correspondant auxdits éléments à individualiser; c) réaliser des images du circuit en fonctionnement aux instants cor- respondants aux vecteurs sur lesquels est appliquée ladite composée d'opérateurs logiques; et d) combiner graphiquement les images réalisées suivant une compo- sée d'opérateurs graphiques correspondant à ladite composée d'opérateurs logiques. Selon des modes particuliers de mise en oeuvre, le procédé com- porte l'une ou plusieurs des caractéristiques suivantes: - I'étape b) de définition d'une composée d'opérateurs logiques com- porte une étape récursive de comparaison d'un vecteur de la matrice et d'un vecteur résultat obtenu à partir d'une comparaison antérieure; - I'étape b) de définition d'une composée d'opérateurs logiques com- porte l'élaboration d'un arbre dont les noeuds sont constitués des résultats des comparaisons effectuées; - ledit ensemble de vecteurs est un ensemble de vecteurs binaires, les coefficients étant représentatifs de l'état logique de l'élément de circuit associe; - ledit ensemble de vecteurs est un ensemble de vecteurs ternaires, les coefficients étant représentatifs d'un changement d'état logique de l'élément de circuit associé; et - il comporte, avant l'étape b) de définition d'une composée d'opéra- teurs logiques, une étape de classement des vecteurs afin d'augmenter leur diversité. L'invention a en outre pour objet un dispositif d'individualisation d'un élément de circuit intégré, caractérisé en ce qu'il comporte: - des moyens pour déterminer à partir d'un modèle du circuit, un en- semble de vecteurs correspondant chacun à un instant de fonctionnement électrique du circuit lors de l'application d'une séquence de tests prédéter- minée, les coefficients de chaque vecteur étant représentatifs de l'état d'un même ensemble d'éléments du circuit parmi lesquels figurent l'élément à individualiser; - des moyens pour définir à partir d'une comparaison des vecteurs, une composée d'opérateurs logiques appliqués sur lesdits vecteurs et per- mettant d'extraire le coefficient correspondant auxdits éléments à individuali- ser - des moyens pour réaliser des images du circuit en fonctionnement aux instants correspondants aux vecteurs sur lesquels est appliquée ladite composée d'opérateurs logiques; et - des moyens pour combiner graphiquement les images réalisées sui- vant une composée d'opérateurs graphiques correspondant à ladite compo- sée d'opérateurs logiques. L'invention sera mieux comprise à l'aide de la description qui va sui- vre, donnée uniquement à titre d'exemple et faite en se référant aux dessins sur lesquels: - la figure 1 est un organigramme du procédé d'individualisation d'un élément de circuit intégré selon l'invention; la figure 2 est une représentation d'un arbre binaire obtenu au cours de la mise en oeuvre de l'algorithme illustré sur l'organigramme de la figure 1; - la figure 3 est une représentation d'un arbre binaire illustrant les combinaisons d'images à mettre en oeuvre pour individualiser les différents éléments d'un circuit intégré; - la figure 4 est une vue en élévation d'une partie d'un circuit inté- gré; - les figures 5 à 15 sont des vues analogues à celle de la figure 4 lors de l'application de vecteurs de test distincts aux entrées du circuit; - la figure 16 est un organigramme des étapes initiales de procédé d'individualisation d'un élément de circuit intégré à partir d'une matrice ter- naire; - la figure 17 est une représentation d'un arbre obtenu par mise en ceuvre du procédé selon l'invention à partir d'une matrice ternaire; et la figure 18 est un ensemble d'images traitées d'une même partie d'un circuit intégré. Le procédé selon l'invention permet de retrouver, sur un circuit inté- gré existant, la position exacte d'un élément du circuit, tel qu'une piste, sans que le tracé exact du circuit intégré ne soit connu. Le tracé du circuit est gé- néralement désigné par " layout " en anglais. Pour la mise en oeuvre de l'algorithme, il est nécessaire de connaître le schéma électrique du circuit intégré, ou au moins l'état logique des diffé- rentes pistes du circuit en fonction d'une séquence de tests prédéterminée appliquée à l'entrée du circuit. La localisation de l'élément défectueux s'effectue sur une image du circuit, ou d'une partie du circuit. Cette image est traitée pour laisser appa- raître seulement l'élément recherché en individualisant celui-ci par rapport aux autres éléments figurant normalement sur l'image du circuit. L'élément recherché étant ainsi individualisé sur une image du circuit, il est possible à partir des coordonnées de l'élément sur l'image, de retrouver la position de cet élément sur le circuit intégré proprement dit et donc d'appliquer un appa- reil de mesure exactement sur l'élément ainsi identifié du circuit. Le procédé selon l'invention, dont l'algorithme est donné sur la figure 1, comporte trois phases successives. La première phase 1 consiste à construire, à partir du schéma théo- rique du circuit intégré, une structure de données représentative du fonc- tionnement théorique du circuit en fonction d'une séquence de tests prédéfi- nie. Avantageusement, cette structure de données a la forme d'une matrice M dont les coefficients sont caractéristiques de l'état logique d'un ensemble d'éléments déterminés du circuit lors de l'application de la séquence de tests prédefinie. Cette première phase intègre des traitements préalables effectués sur la matrice M. Ils permettent d'optimiser la mise en oeuvre des phases suivantes. La deuxième phase 2 consiste en l'obtention d'un arbre dont la structure est représentative du traitement qui doit être effectué sur un en- semble d'images du circuit en fonctionnement afin d'obtenir une individuali- sation d'un élément donné du circuit sur une image traitée obtenue par combinaison de certaines images du circuit en fonctionnement. La troisième phase 3 consiste à réaliser des images du circuit inté- gré en fonctionnement à certains instants identifiés de la séquence de tests donnée et à combiner ces images suivant une séquence fournie par la structure de l'arbre précédemment créé en fonction de l'élément du circuit dont l'individualisation est recherchée. L'algorithme de la figure 1 va maintenant être décrit de manière dé- taillée et appliqué sur un exemple illustrant chacune des étapes. Lors de l'étape initiale 10 de la phase 1, un ensemble d'éléments du circuit intégré potentiellement visibles sur une image du circuit en fonction- nement est défini. Dans l'exemple très simplificateur considéré ici, on sup- pose que ces éléments sont au nombre de dix et qu'ils sont formés par des pistes ménagées dans le matériau supraconducteur. Ces pistes sont notées a1 à alo. Dans la pratique, la surface complète du circuit est divisée en zones voisines formées par exemple de surfaces carrées adjacentes délimitées par une grille. Les images ainsi obtenues d'une partie seulement du circuit inté- gré contiennent un nombre réduit d'éléments potentiellement visibles. Ce nombre est de préférence compris entre 50 et 100 éléments par image. A partir du schéma électrique du circuit, une simulation informatique du fonctionnement de celui-ci est effectuée à l'étape 12 afin de déterminer les états logiques des éléments a1 à a10 lors de l'application d'une séquence de tests prédéterminée à l'entrée du circuit intégré. Cette séquence de tests consiste à appliquer des valeurs d'entrée prédéterminées suivant un séquencement également prédéterminé. A cha- que instant au cours du fonctionnement du circuit tel que simulé par le mo- dèle informatique, les états logiques des éléments a, à a10 sont mémorisés dans des vecteurs notés bî à b10. Chaque vecteur correspond à un instant de test prédéterminé et ses coefficients sont les états logiques des éléments a1 à a10 à cet instant. Dans l'exemple considéré, seuls dix vecteurs b, à b10 correspondant à dix instants de test successifs sont considérés. Dans la pratique, le nom- bre d'instants de tests considérés est compris entre 500 et 1000. A l'issue de la mise en ceuvre de l'étape 12, la simulation informati- que du circuit permet d'obtenir une matrice binaire M telle que définie ci- dessous. Matrice M a| a2 a3 a| a5 a6 |a a|o b1 0 O 1 O 1 =l.I b2 0 1 0 1 0 1 0 1 b3 = 1I1 O I b3 = 1 0 1 0 0 1 1 1 01 __ _ _,. .__ I _ __ _ _ _ _ b4 = 1 O 1 O 1 | 0 1 1 b, = 1 0 11 i i 0 1 1 1 1 I, ,, b6 0 0 0 0 0 0 0 0O 0 0 bl _ b7 = 1 1 o 1 1 1 1 I 1 b8 = 0 1 0 0 0 0 0 ' 0 be = 1 0 0 0 i1 O 1 i 0O 0 bio,. 1 1 j b1oi= 1 1 i 0 0 Dans cette matrice, les vecteurs b1 à b10 figurent en ligne. Ils com- portent chacun comme coefficients, des coefficients représentatifs de l'état logique des éléments ai à a10. Après la définition de cette matrice M, une étape facultative 14 de conversion de la matrice binaire en matrice ternaire est mise en ceuvre en fonction du type d'appareil d'analyse devant être utilisé pour l'observation du circuit intégré en fonctionnement. Lorsque l'équipement d'analyse est constitué d'un microscope à émission de lumière, la matrice binaire initialement formée est laissée en l'état, de sorte que l'étape 14 est omise. Au contraire, si l'équipement d'analyse est constitué d'un microscope électronique à balayage, une ma- trice ternaire est formée à partir de la matrice binaire initialement créée. Pour la suite de la description de l'algorithme, on considérera qu'un microscope à émission de lumière est mis en ceuvre, de sorte que la matrice binaire n'a pas à être convertie en une matrice ternaire. La mise en ceuvre de l'étape 14 sera décrite séparément à l'issue de la description complète de Il'algorithme. Aux étapes suivantes 16 à 20 achevant la phase 1, des traitements préalables sont effectués sur la matrice M afin d'augmenter la vitesse de mise en oeuvre de l'algorithme. En particulier, à l'étape 16, les éléments non présents dans une image de la région considérée du circuit sont supprimés. A cet effet, les colonnes correspondant à des éléments potentiellement non visibles sur l'image considérée sont supprimées. Par exemple, lors de l'analyse avec un microscope électronique à balayage, on ne considérera que les éléments non visibles correspondant à des pistes métalliques enterrées. Pour déter- miner si un élément est visible, on utilise la correspondance entre les noms des éléments du schéma électrique et les numéros des polygones corres- pondants dans le "layout" sous réserve que celui-ci soit disponible. Si pour un élément recherché, il n'existe aucun polygone en métal supérieur avec le numéro de "layout" correspondant, on exclut alors la co- lonne A l'étape 18, les lignes et les colonnes de la matrice sont comparées entre elles. Les lignes ou les colonnes identiques sont supprimées afin d'éviter des traitements ultérieurs inutiles. A l'étape 20 suivante, les vecteurs correspondants aux différents instants de test sont classés de manière à augmenter leur diversité. Ce clas- sement visant à augmenter la diversité consiste en des permutations entre les différentes lignes de la matrice. Cette diversité est obtenue en classant les vecteurs par ordre du poids le plus fort au poids le plus faible puis en réorganisant les vecteurs en alternant les vecteurs de poids les plus forts et les vecteurs de poids les plus faibles. Dans l'exemple considéré pour illustrer la mise en oeuvre de l'algorithme, on suppose que tous les éléments considérés sont potentielle- ment présents dans l'image de sorte que la mise en oeuvre de l'étape 16 est sans incidence. Les étapes 16 à 20 sont facultatives. Ici, les étapes 18 et 20 ont été omises. A l'issue de la phase 1 de définition de la matrice M, la phase 2 de création de l'arbre binaire est mise en oeuvre. Lors de cette phase, un ensemble de vecteurs résultat notés ri est constitué. Ces vecteurs forment les noeuds d'un arbre binaire illustré sur la figure 2. Ils sont constitués chacun du résultat de la comparaison effectuée entre un vecteur bi de la matrice M et un autre vecteur résultat rj déjà obte- nu. La comparaison des vecteurs est effectuée coefficient à coefficient par mise en oeuvre de deux opérateurs logiques, notés compaO et compal. Les tables de vérité des deux opérateurs compaO et compal sont données ci- dessous. X y compal (X, Y) compal 0 0 o 0 1 0 1 0 0 1 L 1 1 1 X y compa0 (X, Y) compa O 0 0 O 0 1 0 O O 1 0 1 11 Pour chacune des tables de vérité, les valeurs possibles pour une première opérande X sont indiquées dans la première colonne, les valeurs possibles pour une seconde opérande Y sont données dans la deuxième colonne, alors que le résultat de l'opérateur logique appliqué sur les deux opérandes considérées est donné dans la dernière colonne. Les vecteurs résultat créés lors de la mise en oeuvre de l'algorithme sont obtenus par application de l'un ou l'autre des opérateurs logiques com- paO et compal sur l'un des vecteurs résultat antérieurs ri et sur l'un des vecteurs bi de la matrice M précédemment constituée. Ainsi, les vecteurs résultat ri ont le même nombre de coefficients que les vecteurs b1 à bo10 de la matrice. Chaque vecteur résultat ri correspond à une image traitée de la ré- gion considérée du circuit. Cette image traitée est obtenue par une combi- naison d'images réelles prises de la région considérée du circuit, à des ins- tants de fonctionnement distincts lors de l'application de la séquence de test. Ces images sont combinées conformément à une séquence correspondant à la séquence d'obtention du vecteur résultat associé, et dont la description est donnée par la structure de l'arbre. Les vecteurs résultat sont créés par mise en oeuvre d'un algorithme récursif au cours duquel chaque vecteur résultat est comparé à un vecteur de la matrice par mise en ceuvre de l'un et l'autre des opérateurs logiques compaO et compal et ce, tant que le résultat ainsi obtenu est différent du vecteur résultat antérieur auquel est appliqué l'opérateur logique et qu'il reste des vecteurs non considérés dans la matrice M. Au fur et à mesure de leur création, les vecteurs résultat ri sont dis- posés dans l'arbre binaire dans lequel chaque nouveau vecteur résultat cal- culé a pour ancêtre le vecteur ayant servi d'opérande pour son calcul. L'arbre construit à partir de la matrice M considérée à titre d'exemple est donné sur la figure 2. Pour la création de cet arbre, la procédure récur- sive est initiée à l'étape 22 (figure 1) o un premier vecteur résultat noté r0 est pris avec tous ses coefficients égaux à 1. Le calcul des autres vecteurs résultat s'effectue de manière récur- sive à l'étape 24 et ce, jusqu'à ce que l'ensemble des vecteurs de la matrice M soit considéré, ou que chacun des vecteurs résultat obtenus ne puisse plus être comparé à l'un des vecteurs de la matrice avec un résultat différent du vecteur résultat considéré dans la comparaison. Un test de fin pour le calcul des vecteurs résultat est ainsi effectué à l'étape 26. Avec la matrice M considérée à titre d 'exemple, I'algorithme s'applique de la manière suivante. Le vecteur résultat r0 est d'abord comparé au vecteur b1 par I'application des deux opérateurs logiques compal et compa0 afin d'obtenir respectivement les vecteurs résultat r1 et r2. Les valeurs de r1 et r2 sont données dans le tableau 1 qui suit. Pour des raisons de clarté, dans toute la suite de la description, les coefficients non nuls de chaque vecteur résultat ri sont fixés arbitrairement à l'entier i utilisé comme indice du vecteur résultat. Dans les tableaux, l'opérateur logique appliqué est rappelé dans la dernière colonne. Tableau 1 a1 a2 a3a4 a5 6 a7 a8 ag 1ao ro 1 1 I Il l 1[.11 1 b01 0 0 1 1 0 0 1 I rl 0 1 O O0 1 r0 1 i0 0 1l r1 1 O i 0 i1 0 0 1 1compal (ro, b.) r2 2 0 1 2 1 iZ 2 2 112compaO(ro,b1) L'application des opérateurs logiques compaO et compal aux vec- teurs r0 et b1 permet d'obtenir les deux noeuds de l'arbre dépendants de la racine r0o. Chaque branche de l'arbre est associée à l'un des opérateurs logi- ques compaO et compal comme représenté sur la figure 2. Pour la création du deuxième niveau de l'arbre, les vecteurs résultat r1 et r2 sont comparés au vecteur suivant de la matrice M, c'est-à-dire au vecteur b2 par application des deux opérateurs logiques compaO et compal. Ainsi, sont créés les noeuds de l'arbre correspondants aux vecteurs résultat r3 et r4 et qui sont rattachés au noeud correspondant au vecteur résultat r1 ainsi que les noeuds correspondants aux vecteurs résultat r5 et r6 et qui sont rattachés au noeud correspondant au vecteur résultat r2. Les valeurs des vecteurs résultat r3 à r6, sont donnés dans les deux tableaux 2.1 et 2.2 qui suivent. Dans ces tableaux, les coefficients nuls des vecteurs r1 et r2 ont été omis pour des raisons de clarté puisque quelle que soit la valeur des coefficients du vecteur auquel ils sont comparés, le résultat de l'opérateur logique est O d'après la définition des opérateurs compaO et compal. Tableau 2,1 La1 a2 1a3 a4 a5a6 1 a7 a8 a 91 a10 I lR1= 1 -[I é1,Jl 1 B2 1 I O [ 11' R3 l 1 3 compal (r b2) [R4 |4 |,_ |'_ | i4 -4! compa0 (r1, b2) Tableau 2.2 ai a2 a3 a4 as5 a6 1a7 a8a9 alo - R2 2 2 2 2L1 2 2 I B 2 0-0 1 1 1 0 R5 5 5 5 compa (r2, b2) I R6______ _ 6 6,_ 6 __ I__ 6o r pa (r2,b2) Pour la création du troisième niveau de l'arbre, I'algorithme se pour- suit par la comparaison du vecteur résultat r3 et du vecteur b3 de la matrice. Toutefois, et comme cela apparaît dans le tableau 3.1 figurant ci-dessous, les coefficients des vecteurs r3 et b3 sont analogues, de sorte que le résultat de leur comparaison ne conduit pas à la définition d'un vecteur résultat non colinéaire à un vecteur résultat déjà présent dans l'arbre en cours de créa- tion. Tableau 3.1 ! I ai I a2 a3 a4 a5 a6 a7 1 a8 a9 a10I jr3 II_ 113 i = t f = UÉ 13 _ lb3 ' 0 r7 7 I compaO (r3, b4) r8 _ AI I 18 compal (r3, b4) Ainsi, la comparaison entre les vecteurs r3 et b3 est omise. La com- paraison entre le vecteur résultat r3 et le vecteur suivant b4 de la matrice est alors mise en ceuvre pour créer les vecteurs résultat r7 et r8 obtenus respec- tivement par l'application des opérateurs logiques compaO et compal. Comme illustré sur la figure 2, les noeuds correspondant aux vec- teurs résultat r7 et r8 sont reliés au noeud correspondant au vecteur résultat r3 par deux branches associées respectivement aux opérateurs logiques compa0 et compal. Dans la mesure o les vecteurs résultat r7 et r8 comportent seule- ment un coefficient non nul, ces vecteurs n'ont plus à faire l'objet d'une comparaison ultérieure, puisque le résultat de la comparaison de ces vec- teurs avec l'un quelconque des vecteurs de la matrice par application de l'opérateur logique compa0 ou compal conduirait soit à un vecteur nul, soit à un vecteur identique. Ces vecteurs correspondent à des feuilles de l'arbre qu'il n'est plus nécessaire de comparer à l'un quelconque des vecteurs de la matrice M. A partir des vecteurs résultat r4 et rs, et par comparaison de ces deux vecteurs résultat au vecteur b3, par application des opérateurs logiques compaO et compal, les vecteurs résultat r9, r10 d'une part, et r11, r12 d'autre part, sont obtenus. Le détail de leur calcul est donné dans les tableaux 3.2 et 3.3 ci-dessous. Tableau 3.2 ala2 a3 a4 a5 a6 a7 Ia8 la9 Ao[10 r4 |1;[L L4 =Et_ 44. b3 1i 0 0 1 0 1 1 1,1 0 r 9 9|- compa0 (r4, b3) j r10 | ZI 1 0 1 i I compal (r4, b3) Tableau 3.3 ai 7a2 1a3 a4 a5 a6 a7 la8 la9 1a10 1l ir,I 15 _I l 5 t I!115! ! b3 1 10!0 1 0 1 1 1 I1 o I ri,i 1 _ _ II11 1 I Compal (rs, b3) r2 F12 2|y J 1| CompaO (r5, b3) On constate sur ces tableaux 3.2 et 3.3 que les vecteurs résultat r9, r10 et r12 constituent des feuilles de l'arbre alors que le vecteur résultat r11 peut encore être comparé de manière pertinente à l'un des vecteurs de la matrice M, le vecteur résultat r11 ayant encore deux coefficients non nuls. Enfin, pour achever le troisième niveau de l'arbre, le vecteur résultat r6 est comparé à un vecteur restant de la matrice M. Toutefois, comme il ap- paraît clairement dans le tableau 3.4 ci-dessous, quel que soit le vecteur restant de la matrice M auquel le vecteur résultat r6 est comparé, le résultat de la comparaison par l'opérateur logique compal est identique au vecteur résultat r6. Ainsi, le vecteur résultat obtenu, noté r13, constitue une feuille de l'arbre reliée au noeud correspondant au vecteur résultat r6. Cette situation aurait pu être évitée par la mise en oeuvre de l'étape 18 qui, dans l'exemple considéré, a été omise. Tableau 3.4 a1 a2 a3 a4 a5 a6 a7 a8 as a10 1il T _2=L 6 C i È i l _ _ _ r6 6 1_ b3 oi b4 0 - = b5 i 1 1 1 F.o I _ b6 0 0 _ b7O_ IIZIZfZ1L_ i!___ b8; 0 _ b9 _ -- o O bC O O | _r13 ___ j13 i 113 1 i13 I Compal (r6, b3) Les vecteurs résultat r7, r8, r9, r10, r12 et r13 constituant des feuilles de l'arbre, seul le vecteur résultat r1 est comparé à un vecteur restant de l'arbre afin de créer les vecteurs r14 et r15 correspondant respectivement à l'application des opérateurs logiques compal et compaO. Les valeurs des vecteurs r14 et r15 sont données dans le tableau 4.1 cidessous. Tableau 4.1 I a la2 a3 a4 a5 la6 a7 lA8 a9 a01_ 1 11! 1 _ _ _ __ _ _ _I î Z____ ___ ___ ___ ___ __! iZ I1r " _ _ _ _ _ __ 1_]_- ' 1 i_ b51 1 _b olFi I! b7 1 ' b8, i O0 b9 11 0_ r14 14 I___ Compal (rjj, b9) r5 [sjj3 I I 151 I CompaO (ri1, b9) Il apparaît que la comparaison du vecteur résultat r11 aux vecteurs b5 à b8 de la matrice est inopérante, ces vecteurs étant colineaires. Seule la comparaison du vecteur r11 avec le vecteur bg permet d'obtenir des vecteurs r14 et r15 dont les coefficients sont distincts des coefficients du vecteur r11. Les vecteurs r14 et r15 n'ayant qu'un seul coefficient non nul, ils constituent des feuilles de l'arbre, de sorte qu'il est mis un terme aux compa- raisons entre les vecteurs de la matrice M et les vecteurs résultat ri créés. * A l'issue du calcul des vecteurs r1 à r13, un vecteur résultat r est créé à l'étape 28. Ce vecteur a pour coefficients les coefficients non nuls de l'ensemble des vecteurs résultat constituant des feuilles de l'arbre. De part leur construction, les vecteurs résultat ri ont en effet tous des coefficients non nuls à des positions distinctes. Le vecteur résultat r apparaît en dernière ligne du tableau 5 ci- dessous, dans lequel les vecteurs résultat r7, r8, r9, ri0, r12, r13, r14 et r15 cons- tituant des feuilles de l'arbre sont repris. Tableau 5 Iro l! r 0 12 ? l:_! I I Ir13 i __ i 13 [ 13 13__ ir141 4 i______________ r a! fi 13 _ __ __ 15___ r 147 1213 9 |13113 15 2 A partir du vecteur résultat r ainsi que de l'arbre représenté sur la fi- gure 2, une combinaison d'images est déduite pour chaque élément du cir- cuit intégré, afin d'assurer son individualisation sur une image traitée. Ces étapes font l'objet de la phase 3 de l'algorithme. La combinaison d'images est effectuée sur des images du circuit in- tégré prises à des instants définis de la séquence de test appliquée au cir- cuit. Plus précisément, les combinaisons d'images sont réalisées par ap- plication de deux opérateurs graphiques splitby1 et splitbyO agissant sur des images pour assurer leur comparaison pixel à pixel. L'opérateur splitby1 appliqué sur deux images du circuit conduit à créer une image résultat formée par l'application de la fonction ET sur les pixels correspondant des deux images. Cet opérateur consiste physique- ment à recouvrir les zones noires d'une image par les zones blanches cor- respondantes de l'autre image. L'opérateur splitbyO appliqué sur deux images du circuit conduit à créer une image résultat formée par l'application de la fonction OU sur les pixels correspondant des deux images. Cet opérateur consiste physique- ment à recouvrir les zones blanches d'une image par les zones noires cor- respondantes de l'autre image. Pour déterminer les comparaisons d'images devant être effectuées afin d'individualiser un élément ai donné, on détermine la valeur du coeffi- cient i du vecteur r et on considère à partir de l'arbre illustré sur la figure 2 la combinaison d'opérateurs logiques ayant permis d'obtenir le vecteur résultat ri. Pour chacune des opérations logiques effectuées depuis la racine de l'arbre jusqu'à la feuille correspondant au vecteur résultat ri, on définit un opérateur graphique splitbyO ou splitby1 correspondant. Ainsi est obtenue une composée d'opérateurs graphiques, appliqués suivant une séquence inverse à la séquence d'application des opérateurs logiques compa0 et compal de la racine de l'arbre jusqu'à la feuille considérée. L'opérateur graphique splitby1 est utilisé sur les images en rempla- cement de l'opérateur logique compal appliqué sur les vecteurs et l'opérateur graphique splitbyO est utilisé sur les images en remplacement de l'opérateur logique compaO appliqué sur les vecteurs. Alors que les opérateurs logiques compaO et compal sont appliqués sur les vecteurs bi de la matrice M et sur les vecteurs résultats ri, les opéra- teurs graphiques splitby0 et splitby1 sont appliqués sur des images du circuit en fonctionnement pris à des instants identifiés de la séquence de test et sur des images déjà traitées par application de ces opérateurs graphiques. Afin d'illustrer cette transposition des opérateurs appliqués sur les vecteurs aux opérateurs appliqués sur les images, il est représenté sur la figure 3 un arbre binaire correspondant à l'arbre de la figure 2, o les opé- rateurs logiques compa0 et compal sont remplacés par les opérateurs gra- phiques splitby0 et splitby1. Les opérateurs graphiques sont appliqués sur les images du circuit prises aux instants correspondants aux vecteurs b1 de la matrice M. Ainsi sur la figure 3, I'image prise à l'instant correspondant au vecteur bi est notée Ib. Sur cette figure, I'opérande marquée par un point correspond à l'image traitée obtenue par application de l'un ou l'autre des opérateurs, considérés au niveau inférieur de l'arbre. Les opérateurs splitby1 et splitbyO sont combinés suivant l'ordre de parcours défini par l'arbre allant de la feuille ri considérée à la racine r0. Ainsi, par exemple, pour isoler l'élément a2, la séquence inverse à celle ayant permis d'obtenir le vecteur résultat r7 est appliquée sur les ima- ges. En effet, le second coefficient du vecteur r correspondant à l'élément a2 est égal à 7. Plus précisément, et comme il apparaît sur la figure 3, pour l'individualisation de l'élément a2, la séquence logique suivante est définie - I'application de l'opérateur graphique splitby0 aux images lb4 et lb2; - I'application de l'opérateur graphique splitby1 à l'image précédem- ment obtenue et à l'image Ib1; puis - I'application de l'opérateur graphique splitby1 à l'image précédem- ment obtenue et à l'image Ibo. L'image Ibo est une image entièrement noire correspondant à un état logique égal à 1 pour tous les noeuds du circuit. A l'issue de l'étape 30 de construction de la séquence d'opérateurs graphiques, les images nécessaires à l'application des opérateurs précé- demment définis pour individualiser sur une image un élément prédéfini sont acquises à l'étape 32. Lors de cette étape, les images de la partie concer- née du circuit sont mémorisées pendant l'application de la séquence de tests prédefinie et ce, aux instants correspondants aux vecteurs bi utilisés pour le calcul du vecteur résultat correspondant à l'élément du circuit à indi- vidualiser. Lors de l'étape 34, les images sont traitées par numérisation afin de réduire leur niveau de couleurs à deux couleurs, à savoir le noir et le blanc. A l'étape 36 ultérieure, la composée d'opérateurs splitby1 et splitbyO est appliquée sur les images acquises à l'étape 32 et traitée à l'étape 34. A l'étape 38, I'image obtenue par application des opérateurs est affi- chée. L'élément à individualiser apparaît seul sur cette image. Les coordon- nées de l'élément ainsi individualisé sont extraites à l'étape 40. On conçoit que les combinaisons des images telles qu'effectuées consistant à masquer certaines parties d'une image par une partie corres- pondante d'une autre image de couleur différente, permet d'extraire de À> 2811086 l'image traitée finale les éléments du circuit non désirés et de ne maintenir sur l'image traitée que l'élément dont l'individualisation est recherchée. L'équipement d'observation du fonctionnement du circuit, à savoir dans le cas considéré un microscope à émission de lumière peut alors être déplacé jusqu'aux coordonnées relevées sur l'image afin d'étudier avec pré- cision le fonctionnement du circuit dans la région de cet élément. En variante, et notamment lors de l'utilisation d'un microscope élec- tronique à balayage pour l'observation du circuit intégré en fonctionnement, l'étape facultative 14 de conversion de la matrice binaire des états logiques du circuit en une matrice ternaire est mise en oeuvre. Les coefficients de cette matrice ternaire peuvent prendre trois valeurs distinctes correspondant à trois états du circuit tels qu'ils ont été observés par le microscope électro- nique à balayage. A cet effet, le passage de la matrice binaire à la matrice ternaire, les coefficients de la matrice ternaire sont fixés de la manière suivante: N (noir) lorsque l'état logique de l'élément considéré passe de 0 à 1 B (blanc) lorsque l'état logique de l'élément considéré passe de 1 à 0; et G (gris) lorsque l'état de l'élément considéré reste invariant entre deux instants successifs. Le tableau ci-dessous donne un exemple d'une matrice d'états binai- res obtenue pour une séquence de test de 24 vecteurs. Les 22 éléments du circuit sont désignés par les lettres A à W. élément A B C D E F G H I J L M N O P Q R S T U V W vecteur 0 0 1 0 1 0 0 0 1 1 1 1 0 1 0 0 0 0 1 0 0 0 0 vecteur 1 1 0 0 0 0 0 1 0 0 1 1 0 1 1 0 0 0 0 1 0 1 1 vecteur 2 0 1 1 0 0 1 0 0 0 0 1 1 0 1 1 0 0 0 0 0 0 1 vecteur 3 0 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 0 1 0 1 1 vecteur 4 0 1 1 1 0 0 1 1 0 0 1 1 1 1 1 1 0 1 0 0 1 1 vecteur 5 1 1 1 0 0 1 1 0 1 0 1 0 0 1 1 1 0 1 0 0 1 1 vecteur 6 1 0 0 1 1 1 0 1 0 0 1 0 0 0 0 1 0 0 1 1 1 0 vecteur 7 0 0 0 0 0 1 0 1 0 0 0 1 0 0 0 1 0 1 0 0 0 1 vecteur 8 0 0 1 0 0 0 1 1 0 1 1 0 1 0 1 0 1 1 0 1 0 1 vecteur 9 0 I 0 0 11 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 vecteur 10 1 0 0 0 1 0 0 0 0 1 0 1 0 1 0 1 1 0 0 1 1 0 vecteur 11 1 0 1 10 0 010 0 1 1 0 0 1 1 1 0 1 0 0 1 vecteur 12 0 0 1 1 1l 1 1 1 1 1 1 0 1 0 0 1 1 0 1 1 0 vecteur 13 1 1 0 0 1 0 0 1 0 0 0 1 1 1 1 1 1 0 1 1 0 1 vecteur 14 0 0 1 0 0 0 1 1 0 0 1 0 1 1 0 0 1 1 0 1 1 0 vecteur 15 0 0 1 1 0 1 0 1 1 0 0 1 0 0 0 0 1 0 0 1 0 1 vecteur 16 1 1 0 0 1 1 1 1 00 1 0 110 0 0 0 0 0 1 1 0 4 vecteur 17 0 1 0 0 0 0 1 1 0 1 1 1 0 0 1 0 0 0 0 0 0 i vecteur 18 1 0 0 1 1 0 0 0 0 0 1 0 1 0 0 1 0 1 0 1 0 0 vecteur 19 1 0 0 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 1 0 1 1 vecteur 20 1 0 1 0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 1 0 1 vecteur 21 1 1 1 1 1 0 1 0 0 0 1 0 1 0 0 1 1 0 0 1 1 0 vecteur 22 0 1 1 0 0 0 0 1 1 1 1 1 1 1 0 1 1 1 1 0 0 0 vecteur 23 1 1 1 1 1 0 1 1 1 1 0 1 1 1 0 1 1 1 0 0 0 0 Sur la figure 4 est donnée une image du circuit sur laquelle apparaissent les 22 pistes, soit en couleur blanche, soit en couleur noire. Les pistes sont repérées par les lettres A à W. Sur les figures 5 à 15 sont représentées les images du circuit en fonctionnement telles qu'elles sont produites par un microscope électronique à balayage après traitement numérique visant à réduire le nombre de nuance de couleur à trois, à savoir le noir, le blanc et le gris. Les images des figures 5 à 15 sont respectivement les images du circuit tel qu 'il apparaît aux instants correspondants aux 11 premières lignes de la matrice ternaire présentée dans la suite. Suivant les règles définies ci-dessus, la conversion de la matrice des états logiques binaires en une matrice ternaire conduit à l'obtention de la matrice présentée ci-dessous. 28&1 1086 élément A B C D E F G H I J L M N O P Q R S T U V W vecteur 1 N B G B G G N B B G G G G N G G G B N G N N vecteur 2 B N N G G N B G G B G N B G N G G G B G B G vecteur 3 G B G G N B N G N N G G N G G N N G N G N G vecteur 4 G N G N B G G N B B G G G G G G B N B G G G vecteur 5 N G G B G N G B N G G B B G G G G G G G G G vecteur 6 G B B N N G B N B G G G G B B G G B N N G B vecteur 7 B G G B B G G G G G B N G G G G G N B B B N vecteur 8 G G N G G B N G G N N B N G N B N G G N G G vecteur 9 G N G G G N G B G B B G B N G N G B G B G G vecteur 10 N B B G N B B G G N G N G G B G G G G N N B vecteur 11 G G N N B G G N G B N G G B N G G G N B B N vecteur 12 B G G G N N N G N N G G G N B B G N B N N B vecteur 13 N N B B G B B G B B B G N G N N G B N G B N vecteur 14 B B N G B G N G G G N B G G B B G N B G N B vecteur 15 G G G N G N B G N G B N B B G G G B G G B N vecteur 16 N N B B N G N G G G N G G G G N B G G G N B vecteur 17 B G N G B B B G G G G G N G G G G G G B B G vecteur 18 N B B N N G G B B G G B G G G G G N G N G G vecteur 19 G G G G B G G G G G G N B N G B G B N B N N vecteur 20 G G N B N G N N G N B G N G N GG N GN B G vecteur 21 G N G N G G G B G B N B G B B N N B B G N B vecteur 22 B G G B B G B N N N G N G N G G G N N B B G vecteur 23 N G G N N G N G G G B G G G G G G G B GGG A partir de cette matrice, un arbre ternaire est créé dans lequel, les noeuds de l'arbre correspondent à des vecteurs résultats obtenus par com- paraison d'un vecteur résultat antérieur et de l'un des vecteurs de la matrice ternaire par application de l'un de trois opérateurs logiques compaN, com- paB, compaG, chacun de ces opérateurs étant construit sur le modèle des opérateurs compal et compaO. Les tables de vérité des trois opérateurs logiques sont données ci- dessous: X | Y fcompaN compaB compaG NN N N N B B N G G B N N B'B B B G G G N N G B B G _G I G Sur la figure 16 est représenté de manière simplifiée, I'organigramme de l'algorithme de création de l'arbre ternaire par application des opérateurs logiques compaN, compaB et compaG. Initialement, à l'étape 100, le vecteur 1 de la matrice ternaire est considéré. Le vecteur 1 est comparé à l'étape 102, à un premier vecteur résultat RO dont tous les coefficients sont pris égaux à N, (respectivement B) par application des opérateurs logiques compaN, (respectivement compaB). Des vecteurs R1 et R2 sont ainsi créés en 104 et 106. Une procédure récursive est alors mise en ceuvre en 108 pour effec- tuer les comparaisons des vecteurs résultats précédemment créés avec les autres vecteurs de la matrice en appliquant chacun des opérateurs compaN, compaB, compaG. Cette procédure est illustrée par une boucle sur la figure 16. A partir de l'arbre ternaire ainsi obtenu, pour individualiser un élément particulier du circuit, une combinaison d'images est effectuée par application d'une composée d'opérateurs graphiques splitbyN, splitbyB et splitbyG, ces opérateurs correspondent respectivement aux opérateurs logiques compaN, compaB et compaG. Les opérateurs graphiques splitbyN, splitbyB et splitbyG assurent sur des images à trois niveaux de couleurs (noir, blanc et gris), la combinaison de deux images pixel à pixel pour les éléments respectivement noirs, blancs et gris. On conçoit que la combinaison d'images correctement déterminées, effectuée par comparaison pixel à pixel des images, permet de faire dispa- raître de l'image traitée finale l'essentiel des éléments de circuit non désirés, individualisant ainsi sur l'image l'élément de circuit recherché. A titre d 'exemple, les premières phases de mise en oeuvre de l'algo- rithme permettant d'individualiser les éléments A et B sont explicitées ci- dessous. L'arbre créé par mise en oeuvre de l'algorithme est donné sur la figure 17 alors que les images associées aux noeuds principaux de l'arbre sont données sur la figure 18. Par mise en ceuvre du procédé, le vecteur 1 est d'abord comparé au vecteur RO par application des opérateurs logiques compaN et compaB pour donner les vecteurs résultants R1 et R2. Le calcul de ces vecteurs est donné dans le tableau 6 figurant à la fin de la description. Les images créées correspondant aux vecteurs résultat R1 et R2 par application sur l'image de la figure 5, des opérateurs splitbyN et splitbyB respectivement sont données sur la figure 18 o elles sont désignées par les numéros de références 202 et 204. A partir du vecteur résultat R1, de nouvelles comparaisons sont ef- fectuées pour former les vecteurs résultat de niveau supérieur Rl1, R12 et R13 comme explicité dans le tableau 7.1 figurant à la fin de la description. L'image correspondant au vecteur résultat R1 1 est représentée sur la figure 18 o elle est désignée par la référence 206. Cette image est formée par application de l'opérateur graphique splitbyB sur l'image 202 et l'image de la figure 6 correspondant au vecteur 2. De manière analogue, à partir du vecteur résultat R2, les vecteurs résultat de niveau supérieur R21, R22 et R23 sont formés comme explicité dans le tableau 7.2 figurant à la fin de la description. L'image correspondant au vecteur résultat R21 est représentée sur la figure 18 o elle est désignée par la référence 208. Cette image est formée par application de l'opérateur graphique splitbyN sur l'image 204 et l'image de la figure 6 correspondant au vecteur 2. Sur l'image 208, I'élément B est seul présent puisque comme cela apparaît dans le tableau 7.2, la seule composante non nulle du vecteur ré- sultat R21 est celle figurant dans la colonne correspondant à l'élément B. Le vecteur résultat R12 pouvant encore être divisé, de nouvelles éta- pes de comparaison sont conduites sur la base de ce vecteur pour former les vecteurs résultat de niveau supérieur R121, R122 et R123 comme illus- tré dans le tableau 8. Les vecteurs résultat sont formés à partir de la comparaison du vec- teur 3 et du vecteur résultat R12 par application des trois opérateurs logi- ques. L'image correspondant au vecteur R123 est donnée sur la figure 18 et est désignée par la référence 210. Cette image est formée par application de l'opérateur graphique splitbyG sur l'image 208 et sur l'image de la figure 7 correspondant au vec- teur 3. Sur l'image 210, I'élément A apparaît seul puisque la seule compo- sante non nulle du vecteur résultat R123 est celle figurant dans la première colonne correspondant à l'élément A. On comprend qu'en poursuivant ainsi la mise en oeuvre de l'algo- rithme, chacun des éléments du circuit peut être individualisé. TABLEAU 6 Elément ABD E F GH i J L M NO P R ST U V W Vecteur1 N B G G G G G G N G G GB GNN Elatl R1.__....N { N_ _ _- N N N N compaN donne R1 R2 B _ B B compaB donne R2 TABLEAU 7.1 RIllNN N N N R -- o_aU _______________________I / ____ i _________-kNm Viecteur -2B B B B G Etat 2 R12--[B B BcompaBdonne R12 R13-G _ _ _G compaG TABLEAU 7.2 R2 2 = N-l-WT- t| |G 1y1V1B B B I IR12__= Etat - N -- -- G G- tat 2 R21 N compaNdonne 21Element B R22 compaB R23 -G G G compaG TABLEAU 8 CR4 B....B ... T]NB--I R12I ' =--- | R121. I III 11 tIN - N | N compaN |_ (30 R|i R22 compaB |Emet A R 123 I_______I tl_ __ I ___ 11111 | i |compaG |donne R123 ElémentA REVENDICATIONS 1.- Procédé d'individualisation d'un élément de circuit intégré, carac- térisé en ce qu'il comporte les étapes consistant en: a) déterminer à partir d'un modèle du circuit, un ensemble de vec- teurs correspondant chacun à un instant de fonctionnement théorique du circuit lors de l'application d'une séquence de tests prédéterminée, les coef- ficients de chaque vecteur étant représentatifs de l'état d'un même ensem- ble d'éléments du circuit parmi lesquels figurent l'élément à individualiser; b) définir à partir d'une comparaison des vecteurs, une composée d'opérateurs logiques appliqués sur lesdits vecteurs et permettant d'extraire le coefficient correspondant auxdits éléments à individualiser; c) réaliser des images du circuit en fonctionnement aux instants cor- respondants aux vecteurs sur lesquels est appliquée ladite composée d'opérateurs logiques; et d) combiner graphiquement les images réalisées suivant une compo- sée d'opérateurs graphiques correspondant à ladite composée d'opérateurs logiques. 2.- Procédé d'individualisation selon la revendication 1, caractérisé en ce que l'étape b) de définition d'une composée d'opérateurs logiques com- porte une étape récursive de comparaison d'un vecteur de la matrice et d'un vecteur résultat obtenu à partir d'une comparaison antérieure. 3.- Procédé d'individualisation selon la revendication 2, caractérisé en ce que l'étape b) de définition d'une composée d'opérateurs logiques com- porte l'élaboration d'un arbre dont les noeuds sont constitués des résultats des comparaisons effectuées. 4.- Procédé d'individualisation selon l'une quelconque des revendica- tions, caractérisé en ce que ledit ensemble de vecteurs est un ensemble de vecteurs binaires, les coefficients étant représentatifs de l'état logique de l'élément de circuit associé. 5.- Procédé d'individualisation selon l'une quelconque des revendica- tions de 1 à 3, caractérisé en ce que ledit ensemble de vecteurs est un en- semble de vecteurs ternaires, les coefficients étant représentatifs d'un chan- gement d'état logique de l'élément de circuit associé. 6.- Procédé d'individualisation selon l'une quelconque des revendica- tions précédentes, caractérisé en ce qu'il comporte avant l'étape b) de défi- nition d'une composée d'opérateurs logiques, une étape de classement des vecteurs afin d'augmenter leur diversité. 7.- Dispositif d'individualisation d'un élément de circuit intégré, caractérisé en ce qu'il comporte: - des moyens pour déterminer à partir d'un modèle du circuit, un en- semble de vecteurs correspondant chacun à un instant de fonctionnement électrique du circuit lors de l'application d'une séquence de tests prédéter- minée, les coefficients de chaque vecteur étant représentatifs de l'état d'un même ensemble d'éléments du circuit parmi lesquels figurent l'élément à individualiser; - des moyens pour définir à partir d'une comparaison des vecteurs, une composée d'opérateurs logiques appliqués sur lesdits vecteurs et per- mettant d'extraire le coefficient correspondant auxdits éléments à individuali- ser; - des moyens pour réaliser des images du circuit en fonctionnement aux instants correspondants aux vecteurs sur lesquels est appliquée ladite composée d'opérateurs logiques; et - des moyens pour combiner graphiquement les images réalisées sui- vant une composée d'opérateurs graphiques correspondant à ladite compo- sée d'opérateurs logiques.