Brevet FR2817657A1 — publié le 20020607

Circuit intégré à couplage par le substrat réduit. L'invention concerne les circuits intégrés, et plus particulièrement les circuits intégrés radiofréquence destinés à fonctionner à des fréquences supérieures ou égales à 1 GHz. A l'heure actuelle, les circuits intégrés radiofréquence incorporent au sein d'un même substrat différents blocs fonctionnels tels que par exemple des amplificateurs faible bruit (LNA : "Low Noise Amplifier"en langue anglaise), des oscillateurs locaux, des amplificateurs de puissance ou encore des boucles à verrouillage de phase. L'un des problèmes majeurs à résoudre pour la conception des circuits radiofréquence consiste à minimiser au maximum les risques de couplage entre les différents blocs. En effet, tout couplage d'un bloc sur un autre peut créer une anomalie de fonctionnement du circuit intégré, comme par exemple dans le cas d'un couplage entre un amplificateur faible bruit d'une voie de réception et un amplificateur de puissance d'une voie d'émission. En effet, il se crée alors un couplage entre l'entrée et la sortie du circuit, ce qui provoque un dysfonctionnement de ce circuit. Les causes actuelles de couplages interblocs sont multiples. Ces couplages peuvent ainsi résulter par exemple de problèmes d'interconnexion, ou bien de défauts de conception dans le schéma de placement des composants électroniques ("Layout"en langue anglaise). Le couplage peut également s'effectuer via le substrat en silicium du circuit intégré. En effet, le substrat en silicium est par nature conducteur. De ce fait, les différentes masses des circuits intégrés sont reliées par une résistance (celle du substrat). Afin de minimiser, voire de tenter de supprimer ces couplages interblocs via le substrat, il a déjà été proposé d'intercaler des murs d'isolation dans le substrat entre les différents blocs fonctionnels. Cependant, il existe un autre problème, qui n'avait pas encore été identifié à ce jour, et qui est également à l'origine d'un couplage des différents blocs fonctionnels du circuit intégré, via le substrat. Ce problème réside dans la présence, imposée par la technologie, d'un anneau d'étanchéité entourant les composants électroniques du circuit intégré. Cet anneau d'étanchéité ("Seal Ring"en langue anglaise) permet d'éviter la pollution du circuit intégré par des particules polluantes résultant de la découpe de la plaquette semiconductrice le long des chemins de découpe délimitant les différents circuits intégrés supportés par ladite plaquette. Cet anneau d'étanchéité est en fait un mur composé de toutes les couches disponibles dans le circuit intégré, ainsi que d'un caisson, par exemple de type P+, ménagé dans le substrat. De par sa nature, et puisqu'il présente une conductivité plus forte, il constitue un chemin de faible impédance. En conséquence, si un signal parasite est émis dans le substrat par un bloc fonctionnel situé à proximité de l'anneau d'étanchéité, ce signal parasite va naturellement emprunter le chemin de faible impédance constitué par l'anneau d'étanchéité et se propager le long de cet anneau pour venir éventuellement créer un couplage parasite avec un autre bloc fonctionnel également situé à côté de l'anneau d'étanchéité dans une autre partie du circuit intégré. L'invention vise notamment à apporter une solution à ce problème nouveau. A cet égard, l'invention prévoit d'équiper le circuit intégré d'un moyen formant point froid disposé entre les composants électroniques du circuit intégré et l'anneau d'étanchéité. L'homme du métier sait qu'un moyen formant point froid est un chemin d'impédance minimale permettant notamment aux signaux parasites ou charges de s'évacuer via ce moyen, et par conséquent évitant à ces signaux parasites ou à ces charges électriques d'emprunter l'anneau d'étanchéité pour venir perturber le fonctionnement d'un autre bloc fonctionnel du circuit intégré. Une autre contrainte dans la réalisation des circuits intégrés réside dans la nécessité d'équiper ceux-ci de moyens de protection contre les décharges électrostatiques qui pourraient endommager les composants électroniques du circuit intégré. Classiquement, ces moyens de protection contre les décharges électrostatiques sont constitués de plusieurs rails de décharge (ou métallisation), respectivement connectés aux différents blocs fonctionnels et ayant en particulier des plots de masse commune. Ces moyens comportent également des dispositifs formés de diodes et de transistors bipolaires permettant la circulation de décharges électrostatiques d'un plot à l'autre du circuit intégré en évitant de cheminer à travers les différents blocs fonctionnels. Selon un mode de réalisation particulièrement avantageux de l'invention, il est prévu d'utiliser les moyens de protection contre les décharges électrostatiques, moyennant une modification structurelle de ceux-ci, pour constituer ledit moyen formant point froid. Plus précisément, selon l'invention, les moyens de protection contre les décharges électrostatiques comportent au moins un rail de décharge électrostatique entourant les composants électroniques et formant le moyen de point froid. Selon un mode de réalisation de l'invention, le rail de protection électrostatique est relié à une borne de masse externe par un moyen de liaison et l'impédance du rail et du moyen de liaison est plus faible que celle de l'anneau d'étanchéité. En outre, ce rail de décharge est exempt de connexion directe avec toute prise de substrat d'un composant. L'invention adopte donc ici une stratégie"monorail"pour la protection contre les décharges électrostatiques, cette stratégie "monorail"permettant de résoudre le problème du couplage via le substrat et l'anneau d'étanchéité, en formant le moyen de point froid. Etant donné que dans certaines configurations ou types de boîtiers, les moyens de liaison sont constitués par des fils électriques ("bonding"en langue anglaise) présentant des valeurs inductives non négligeables, il est avantageusement prévu que le moyen de liaison comporte plusieurs fils électriques (bonding), par exemple au moins quatre et avantageusement de l'ordre de la dizaine, notamment lorsqu'on utilise des boîtiers à billes, également connus par l'homme du métier sous la dénomination anglosaxonne BGA, ou encore des boîtiers également connus par l'homme du métier sous la dénomination TQFP ou QFN. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée d'un mode de réalisation, nullement limitatif, et des dessins annexés, sur lesquels : - la figure 1 illustre de façon très schématique un mode de réalisation d'un circuit intégré selon l'invention ; - la figure 2 illustre schématiquement plus particulièrement et selon un autre point de vue, un anneau d'étanchéité ; et - la figure 3 illustre toujours très schématiquement un effet de l'invention. Sur les figures 1 et 2, la référence CI désigne un circuit intégré après sa découpe dans une plaquette semiconductrice le long de lignes de découpe. Ce circuit intégré est réalisé au sein d'un substrat SB, par exemple de type P. Il comporte à sa périphérie un anneau d'étanchéité SR (plus connu par l'homme du métier sous sa dénomination anglosaxonne de "Seal Ring"). Comme illustré plus particulièrement sur la figure 2, qui représente une vue en coupe partielle du circuit intégré, cet anneau d'étanchéité est composé classiquement d'un caisson de type P+ et d'un empilement de toutes les couches du circuit intégré. Ainsi, l'anneau d'étanchéité forme un mur autour des composants électroniques du circuit intégré de façon à éviter toute pollution lors du découpage du circuit intégré CI dans la plaquette semiconductrice. A des fins de simplification, on suppose ici que le circuit intégré comporte des composants électroniques formant deux blocs fonctionnels (ou coeurs) distincts Cl et C2. Par exemple, le bloc Cl peut réaliser une fonction d'amplification faible bruit (LNA), tandis que le bloc C2 peut réaliser une fonction d'amplification de puissance. Comme il est classique en la matière, et déjà connu de l'homme du métier, il est particulièrement avantageux de disposer entre les blocs fonctionnels C 1 et C2 un mur d'isolation permettant d'isoler mutuellement les deux blocs fonctionnels vis-à-vis de signaux parasites qui pourraient transiter de l'un des blocs fonctionnels vers l'autre via le substrat SB. Un tel mur d'isolation est par exemple formé d'un caisson dopé Pl et relié à la masse. Ceci étant, il peut également exister des signaux parasites provenant par exemple du bloc Cl et se dirigeant dans le substrat vers la périphérie du circuit intégré, c'est-à-dire en direction de l'anneau d'étanchéité SR. La caractéristique générale de l'invention consiste alors à disposer entre les composants électroniques et l'anneau d'étanchéité SR un moyen formant point froid, c'est-à-dire un moyen permettant de collecter de tels signaux parasites et de les évacuer vers une masse externe, afin d'éviter tout couplage avec les autres composants électroniques, par exemple le bloc C2. En effet, en l'absence de l'interposition d'un tel moyen de point froid, des signaux parasites provenant par exemple du bloc Cl et se dirigeant vers l'anneau d'étanchéité emprunteraient alors cet anneau d'étanchéité qui, en raison notamment de la présence du caisson P+, constitue un chemin d'impédance faible. Le signal parasite transiterait alors via l'anneau d'étanchéité et pourrait arriver au niveau de la prise substrat de certains composants du bloc fonctionnel C2, risquant alors de provoquer des perturbations dans le fonctionnement. Ce moyen formant point froid est ici avantageusement formé par un rail de décharge électrostatique VM entourant les composants électroniques et appartenant à des moyens de protection contre les décharges électrostatiques. L'homme du métier sait qu'il est en effet habituel d'équiper tout circuit intégré de moyens de protection contre les décharges électrostatiques qui peuvent se produire entre deux pattes du boîtier, par exemple lorsque ce boîtier est pris manuellement ou à l'aide d'une machine de placement par exemple. Habituellement, ces moyens de protection contre les décharges électrostatiques comportent autant de rails qu'il y a de blocs fonctionnels dans le circuit intégré (stratégie"multi-rails"). Par ailleurs, les plots de masse du bloc fonctionnel sont communs au plot de masse du rail correspondant de décharge électrostatique. L'invention vise à proposer une stratégie totalement différente pour la protection contre les décharges électrostatiques qui va permettre, d'une part, d'assurer efficacement cette protection, et, d'autre part, de réaliser le moyen de point froid. A cet égard, la stratégie de protection contre les décharges électrostatiques est une stratégie dite"monorail", c'est-à-dire une stratégie utilisant un seul rail de décharges électrostatiques VM relié à une borne de masse externe par un moyen de liaison, ce rail de décharge étant exempt de connexion directe avec toute prise substrat d'un composant. Outre ce rail VM, les moyens de protection contre les décharges électrostatiques comportent un autre rail VP parallèle au rail VM et qui entoure également les composants électroniques du circuit intégré. Ce rail VP n'est pas relié à la masse. Les différents plots reliant par des fils électriques de liaison ("bonding"), les bornes de certains des composants à des pattes du boîtier enrobant le circuit intégré, sont tous connectés, d'une part au rail VM par les diodes Dl et au rail VP par des diodes D2. Plus précisément, l'anode d'une diode Dl est reliée au rail VM, tandis que la cathode d'une diode D2 est reliée au rail VP. Les moyens de protection contre les décharges électrostatiques comportent par ailleurs un circuit CLM connu en soi, composé par exemple classiquement de diodes et de transistors bipolaires, et destiné à détecter des impulsions de décharges électrostatiques et à permettre leur passage d'un rail à l'autre. Ce circuit CLM est également mieux connu par l'homme du métier sous sa dénomination anglosaxonne de"Clamp". Dans l'exemple décrit sur la figure 1, on a illustré à des fins de simplification un seul composant électronique du bloc CI, par exemple un transistor bipolaire T. La base de ce transistor bipolaire est reliée au plot PB et à une broche métallique PTB du boîtier par une liaison (bonding) BD. Le drain du transistor est relié à un plot PD, lui-même relié à une broche PTD du boîtier par l'intermédiaire d'un fil BD. La source du transistor T est reliée à un plot PS, lui-même relié à une broche PTS du boîtier par l'intermédiaire d'un fil BD. Enfin, le transistor comporte une prise substrat BK ("bulk"en langue anglaise) également reliée au plot PS. Si, lors d'une manipulation du boîtier contenant les circuits intégrés, une décharge électrostatique se produit entre la broche PTB et la broche PTS par exemple, et dans l'hypothèse où cette décharge est une impulsion positive, elle va transiter depuis le plot PB vers le rail VP via la diode D2, puis emprunter le circuit CLM pour circuler le long du rail VM et s'évacuer par la broche PTS via la diode Dl et le plot PS. Si cette impulsion est négative, elle va, depuis le plot PB, emprunter le rail VM via la diode Dl, puis le circuit CLM, le rail VP, la diode D2, avant de s'évacuer via le plot PS. Bien entendu, l'homme du métier sait que les diodes Dl et D2 constituent des chemins d'impédance minimale par rapport aux liaisons entre les plots et le composant lui-même. En effet, ces liaisons incorporent des résistances d'accès (par exemple la résistance d'accès à la base ou la résistance d'accès à la source) qui ont des impédances plus élevées. En outre, il est également classique de disposer d'autres diodes (non représentées ici) entre les plots PB et PS par exemple, et les composants, de façon à garantir que les diodes Dl et D2 constituent effectivement un chemin d'impédance minimale. Ceci est bien connu de l'homme du métier. Pour que le rail VM forme un point froid, il convient que l'impédance du rail et du moyen de liaison qui le relie à une borne de masse externe, soit plus faible que l'impédance de l'anneau d'étanchéité SR. Et, l'homme du métier sait que les fils de liaison (bonding) reliant des plots du circuit intégré aux broches externes métalliques du boîtier ont des impédances inductives. C'est la raison pour laquelle il est préférable de prévoir plusieurs plots PG reliés au rail VM, chacun de ces plots étant relié par un fil de liaison électrique BDG à une broche PTM du boîtier, l'ensemble des broches PTM étant susceptible d'être relié à une masse externe lorsque le circuit intégré est en fonctionnement. L'homme du métier saura ajuster le nombre de plots PG nécessaires pour réaliser un chemin d'impédance minimale (point froid). Ceci étant, à titre indicatif, on choisira un nombre de l'ordre de la dizaine, en particulier pour des boîtiers TQFP (Thin Quad Flat Pack). Ainsi, en fonctionnement, si un signal parasite est émis par le bloc CI via le substrat en direction de l'anneau d'étanchéité, il empruntera de préférence le rail VM pour être évacué vers la masse via les broches PTM. Il convient de noter ici que contrairement à l'art antérieur, le rail de décharges électrostatiques VM n'a aucune liaison directe avec une quelconque prise substrat d'un composant électronique du circuit intégré. En effet, en l'espèce, le plot PS est relié au rail VM par l'intermédiaire de la diode Dl. Ainsi, la distance séparant le lieu d'émission d'un signal parasite (émis au niveau du transistor T, par exemple) de l'anneau d'étanchéité SR, est fortement accrue par rapport à une structure de l'art antérieur. En effet, dans l'art antérieur, puisqu'il existait une liaison directe entre la prise de substrat BK et le plot PS qui constituait à la fois la borne de masse du transistor et la borne de masse du rail, une impulsion parasite émise au niveau du substrat par le transistor T se trouvait directement au niveau du plot PS, et donc, très proche du rail d'étanchéité. Le figure 3 illustre les avantages de l'invention. Sur cette figure 3, la référence CHI désigne un chemin susceptible d'être parcouru par un signal parasite émanant de l'un ou l'autre des blocs fonctionnels Cl ou C2. On voit que ce chemin est interrompu par le mur d'isolation MI. Par contre, dans l'art antérieur, un signal parasite pouvait également court-circuiter le mur d'isolation et transiter via l'anneau d'étanchéité SR, provoquant un couplage indésirable via le substrat. Dans l'invention, au contraire, le moyen de point froid disposé entre les blocs fonctionnels Cl et C2 et l'anneau d'étanchéité SR forme un chemin CH2 d'impédance minimale qui évacue un signal parasite vers la masse au lieu de le faire transiter par l'anneau d'étanchéité SR. Le couplage indésirable est par conséquent supprimé. REVENDICATIONS 1. Circuit intégré, comportant un substrat (SB) incorporant plusieurs composants électroniques (Cl, C2), et un anneau d'étanchéité (SR) entourant les composants électroniques, caractérisé par le fait qu'il comporte un moyen formant point froid (VM, PG, BDG) disposé entre les composants électroniques et l'anneau d'étanchéité. 2. Circuit intégré selon la revendication 1, caractérisé par le fait qu'il comprend en outre des moyens de protection contre les décharges électrostatiques comportant un rail de décharge électrostatique (VM) entourant les composants électroniques et formant ledit moyen de point froid. 3. Circuit intégré selon la revendication 2, dans lequel certains au moins des composants électroniques comportent des prises substrat (BK), caractérisé par le fait que le rail de protection électrostatique (VM) est relié à une borne de masse externe par un moyen de liaison (BDG), par le fait que l'impédance du rail et du moyen de liaison est plus faible que celle de l'anneau d'étanchéité (SR), et par le fait que le rail de décharge (VM) est exempt de connexion directe avec toute prise substrat d'un composant. 4. Circuit intégré, selon la revendication 3, caractérisé par le fait que le moyen de liaison comporte plusieurs fils électriques (BDG).