Brevet FR2812753A1 — publié le 20020208

POINT MEMOIRE NON VOLATILE L'invention concerne un point mémoire non volatile et un circuit intégré comprenant un tel point mémoire. Elle concerne plus particulièrement un point mémoire non volatile basé sur un transistor de type FAMOS. On rappelle que la technologie FAMOS, acronyme anglais de Field Avalanche MOS, utilise le point mémoire naturel obtenu avec un transistor MOS de type P dont l'unique grille est isolée (non connectée électriquement). Cette grille est donc flottante. Ce point mémoire est dit naturel, car il est obtenu sans ajouter d'étapes supplémentaires au procédé technologique de base de fabrication d'un transistor MOS de type P. En particulier, il ne comprend qu'un seul niveau de poly silicium, contrairement aux autres points mémoire connus, par exemple de type EPROM ou EEPROM, qui en comprennent habituellement deux. En contrepartie, la grille n'étant pas connectée électriquement, il n'est pas possible d'effacer électriquement ce point-mémoire. I1 faut recourir aux rayons UV. Ce type de point mémoire est donc plus particulièrement utilisé comme mémoire programmable une seule fois, dite mémoire OTP. Un tel point mémoire est schématiquement représenté sur la figure la. Dans l'exemple, il comprend un transistor MOS de type P, avec grille G, drain D et source S. Dans l'exemple il est réalisé dans un caisson N, sur substrat P. I1 comprend donc une prise de caisson (bulk) B connectée de façon classique à la source S, pour supprimer l'effet substrat. La seule différence entre le point mémoire FAMOS et un transistor MOS de type P habituel est que son unique grille G n'est pas connectée électriquement. Elle est donc flottante. La programmation du point mémoire est obtenue par électrons chauds, comme représenté schématiquement sur la figure la. Le schéma électrique correspondant à l'opération de programmation est représenté sur la figure lb. On applique une tension de programmation VPP sur la source S et on applique la masse Gnd sur le drain D. Le potentiel de la grille G monte par couplage capacitif avec la source et la prise de caisson. I1 y a alors création d'électrons chauds au niveau du drain et injection dans la grille. A l'état vierge (ou effacé, par rayons ultraviolets), le point mémoire FAMOS présente une tension de seuil de l'ordre de -0.6 volt. Quand il est programmé, cette tension de seuil passe à environ 1 volt. La réalisation de nouvelles options de procédés technologiques pour des mémoires non volatiles est très coûteuse en termes de développement et de test. I1 est donc particulièrement intéressant de pouvoir intégrer des fonctions basées sur des éléments naturels, découlant directement de la technologie concernée, et notamment des fonctions mémoire. Un objet de l'invention est d'utiliser le point mémoire naturel comme cellule mémoire non volatile dans un circuit intégré. Un problème habituel des mémoires non volatile est leur rétention de données. Or, la rétention de données dans un point mémoire FAMOS peut être affectée par le problème dit du bec d'oiseau à l'interface entre la grille et l'isolant qui est réalisé autour du transistor, de façon à l'isoler d'autres éléments actifs réalisés dans le substrat. Ce problème est rappelé en référence à la figure 3, sur laquelle on a représenté schématiquement une implémentation du point mémoire FAMOS à transistor MOS P dans un substrat de type P. De façon tout à fait classique, les zones de diffusion de drain D et de source S sont réalisées dans un caisson N, et alignées par rapport à la grille G en poly silicium, dans la direction transversale. De façon habituelle, on isole les différents éléments actifs du substrat par de l'oxyde de champ. Le point mémoire est ainsi isolé des autres éléments actifs du circuit intégré par de l'oxyde de champ, sur tout le tour du transistor, délimité par le caisson. Différentes techniques sont employées pour réaliser cet oxyde de champ, comme le LOCOS, ou le STI (shallow trench insulation), qui permet d'avoir une épaisseur d'oxyde en surface plus fine. Les interfaces 1 et 2 de cet oxyde de champ avec la grille G sont des zones de fragilité (bec d'oiseau) de la structure, dues aux différences de hauteur entre les éléments. Les contraintes mécaniques dans ces zones 1, 2 peuvent localement modifier des caractéristiques de l'oxyde de grille du point mémoire et favoriser une perte de charges. Pour ces raisons, le point mémoire FAMOS n'offre pas une durée de rétention de données vraiment satisfaisante. Un objet de l'invention est un point mémoire FAMOS avec une rétention de données améliorée. ceci est obtenu dans l'invention par une implémentation annulaire du point mémoire, en sorte que l'une des électrodes se retrouve au centre, et l'autre en périphérie. La grille se retrouve alors à l'intérieur du volume délimité par l'électrode périphérique. L'oxyde de champ se retrouve lui à l'extérieur du volume délimité par l'électrode périphérique. L'invention concerne donc un point mémoire non volatile, comprenant un transistor MOS de type P dont l'unique grille n'est pas connectée électriquement, caractérisé en ce que ce transistor a une implémentation annulaire. L'invention concerne aussi un circuit intégré comprenant au moins un point mémoire non volatile de ce type. D'autres caractéristiques et avantages de l'invention sont détaillés dans la description suivante faite à titre indicatif et non limitatif et en référence aux dessins annexés, dans lesquels - les figures la, lb et 2 déjà décrites représentent un transistor FAMOS conventionnel, un schéma électrique correspondant et son implémentation; - la figure 3 représente une implémentation d'un point mémoire non volatile selon l'invention ; et - la figure 4 représente de façon schématique un circuit intégré comprenant au moins une cellule mémoire non volatile. Dans un souci de simplification, on parle dans la suite de transistor FAMOS. I1 faut comprendre par cette expression, un transistor MOS de type P, dont l'unique grille n'est pas connectée électriquement. Sur la figure 3 on a représenté une implémentation annulaire d'un transistor FAMOS sur substrat P. L'invention s'applique aussi bien à une implémentation sur substrat N. Dans cette implémentation, on réalise une zone de diffusion centrale 10, et une zone de diffusion périphérique 30. La grille 20 en poly silicium se trouve dans le volume délimité par les deux diffusions. L'oxyde de champ 40 entoure la zone de diffusion périphérique. Une telle implémentation annulaire ne nécessite aucune étape supplémentaire de fabrication, la différence entre l'implémentation droite (linéaire) habituelle et l'implémentation annulaire tenant dans le dessin des différents éléments. Cette implémentation est plus coûteuse en place. Dans un exemple, dans une technologie donnée, la géométrie minimale W/L du transistor MOS avec une implémentation linéaire conventionnelle est de 0.8 microns sur 0.35 microns. Avec une implémentation annulaire, la géométrie minimale est de 5.8 microns sur 0.35 microns. Dans l'implémentation annulaire, il est en outre préférable en pratique de réaliser au moins deux points de contact sur la zone de diffusion périphérique, pour diminuer la résistance d'accès de la zone de diffusion annulaire 30. De préférence, et comme représenté sur la figure 3, on prévoit plusieurs points de contact, cl à c8 dans l'exemple, répartis sur toute la surface de cette zone. Mais L'implémentation annulaire permet d'obtenir de bien meilleures performance du point mémoire non volatile à transistor FAMOS, notamment en ce qui concerne la rétention de données. Avec l'implémentation annulaire, la grille 20 qui n'est pas connectée, est confinée dans un volume à l'intérieur de la zone de diffusion périphérique. Ainsi, la grille est confinée à l'intérieur de la structure même du point mémoire FAMOS, il n'y a plus aucune interface entre la grille et l'oxyde de champ. En outre, du fait de l'implémentation annulaire, l'électrode périphérique 30 a une surface bien plus importante que l'électrode centrale 10. En prenant comme source S, l'électrode périphérique 30 et comme drain D, l'électrode centrale 10, on favorise alors le couplage capacitif grille-source au détriment du couplage capacitif grille/drain, ce qui permet d'obtenir un potentiel de grille plus élevé dans la phase de programmation. Ainsi, la programmation est plus rapide et la quantité de charges injectée dans la grille plus importante. Le niveau de programmation est donc meilleur, ce qui améliore la rétention de données. En pratique, le couplage capacitif entre la grille et la source est 58% plus élevé que le couplage capacitif entre la grille et le drain. Un point mémoire FAMOS à implémentation annulaire selon l'invention permet d'offrir une fonction de mémorisation dans des circuits intégrés sans coûts de développement. La contrepartie est une surface du point mémoire assez importante, mais dont on peut s'accommoder dans des applications ne nécessitant pas une grande capacité mémoire. Avec un point mémoire selon l'invention, on peut offrir une fonction mémoire à moindre coût dans un circuit intégré. Dans le cas où plusieurs points mémoire sont prévus, il faut prévoir au moins un transistor de sélection (non représenté), associé à chaque point mémoire, permettant de programmer ou lire sélectivement ce point mémoire. Un circuit intégré correspondant est schématiquement représenté sur la figure 4, comprenant au moins un point mémoire FAMOS C1. Un circuit de contrôle 50 est prévu, apte à sélectionner et appliquer les tensions de programmation ou de lecture sur un point mémoire FAMOS sélectionné. REVENDICATIONS 1. Point mémoire non volatile, comprenant un transistor MOS de type P dont la grille n'est pas connectée électriquement, caractérisé en ce que ledit transistor a une implémentation annulaire comprenant une électrode (10) au centre, entourée de la grille (20), et une électrode périphérique (30). 2. Point mémoire non volatile selon la revendication 1, caractérisé en ce que l'électrode centrale (10) est l'électrode de drain, et l'électrode périphérique (30) est l'électrode de source. 3. Point mémoire non volatile selon la revendication 1 ou 2, caractérisé en ce que l'électrode périphérique (30) comprend au moins deux points de contact (cl). 4. Circuit intégré comprenant au moins un point mémoire non volatile selon l'une des revendications 1 à 3. 5. Circuit intégré selon la revendication 4, caractérisé en ce qu'il comprend un circuit de contrôle apte à appliquer des tensions de programmation ou de lecture sur un point mémoire non volatile sélectionné.