Brevet FR2817682A1 — publié le 20020607

Convertisseur de tension à limitation de courant et dispositif électronique comportant un tel convertisseur. La présente invention est relative aux convertisseurs de tension à limitation de courant et aux dispositifs électroniques comportant de tels convertisseurs. Plus particulièrement, l'invention concerne un convertisseur de tension en courant continu, comprenant : une borne d'entrée recevant une tension d'entrée comprise dans une plage de valeurs prédéterminée, - une borne de sortie présentant une certaine tension de sortie, - au moins une inductance montée en série entre les bornes d'entrée et de sortie, cette inductance présentant une certaine résistance interne, au moins un dispositif de commande adapté pour faire alternativement emmagasiner et restituer de l'énergie à l'inductance en maintenant la tension de sortie au voisinage d'une valeur prédéterminée, et un dispositif détecteur de courant adapté pour mesurer un courant circulant dans l'inductance (plus précisément, on mesure la composante continue de ce courant), ce dispositif détecteur de courant comportant une sortie qui génère un signal de sortie fonction dudit courant circulant dans l'inductance. Le document US-A-5 808 455 décrit un exemple de convertisseur de ce type, dans lequel le courant circulant dans l'inductance est mesuré uniquement lorsque cette inductance est reliée à la masse par un transistor MOS de commande, de façon à détecter des courants trop élevés significatifs d'un défaut de l'appareil électronique alimenté par le convertisseur. Cette mesure discontinue peut toutefois s'avérer relativement imprécise. De plus, la mesure est effectuée par une résistance qui est alors en série avec l'inductance, donc parcourue par un courant assez important. Il en résulte des pertes qui font chuter le rendement du convertisseur. La présente invention a notamment pour but de pallier ces inconvénients. A cet effet, selon l'invention, un convertisseur de tension du genre en question est caractérisé en ce que le dispositif détecteur de courant comporte un amplificateur doté d'au moins un filtre d'entrée passe-bas, cet amplificateur étant monté en parallèle de l'inductance et sensible à une composante continue de la tension aux bornes de l'inductance, le signal de sortie du dispositif détecteur de courant étant fonction de ladite composante continue de la tension aux bornes de l'inductance. Grâce à ces dispositions, le dispositif détecteur de courant mesure en permanence le courant circulant dans l'inductance, d'où une meilleure précision. De plus, le détecteur de courant monté en parallèle de l'inductance, donc ne génère pas de pertes de rendement. Enfin, du fait de l'utilisation d'un circuit amplificateur, la très faible résistance interne de l'inductance ne gêne pas la mesure. Dans des modes de réalisation préférés de l'invention, on peut éventuellement avoir recours en outre à l'une et/ou à l'autre des dispositions suivantes : le dispositif détecteur de courant comprend des première et deuxième entrées reliées aux bornes de l'inductance respectivement vers la borne d'entrée et vers la borne de sortie, au moins la première entrée étant pourvue d'un filtre passe-bas ; le dispositif détecteur de courant comprend des première et deuxième entrées reliées aux bornes de l'inductance respectivement vers la borne d'entrée et vers la borne de sortie, au moins la deuxième entrée étant pourvue d'un filtre passe-bas ; le dispositif détecteur de courant comprend des première et deuxième entrées reliées aux bornes de l'inductance respectivement vers la borne d'entrée et vers la borne de sortie, et l'amplificateur est un circuit à miroir de courant comprenant : un premier circuit monté entre la première entrée et la masse, ce premier circuit comprenant en série, une première résistance, un premier transistor monté en diode et une source de courant, le premier transistor comprenant une entrée (émetteur ou source) reliée à la première résistance, une sortie (collecteur ou drain) reliée à la source de courant et une borne de commande (base ou grille) reliée à ladite sortie du premier transistor, la source de courant générant dans le premier circuit un premier courant dérivé, un miroir de courant reliant la deuxième entrée à la masse, ce miroir de courant comportant un deuxième transistor qui laisse passer vers la masse un deuxième courant dérivé égal audit premier courant dérivé, ce deuxième transistor comprenant une entrée (émetteur ou source) reliée à la deuxième entrée, une sortie (collecteur ou drain) reliée à la masse et une borne de commande (base ou grille) reliée à ladite borne de commande du premier transistor, et un troisième transistor monté entre la deuxième entrée et la masse, ce troisième transistor étant commandé par la sortie du deuxième transistor et comprenant une entrée (émetteur ou source) reliée à la deuxième entrée du dispositif détecteur de courant et une sortie (collecteur ou drain) reliée à la masse, la sortie du dispositif détecteur de courant étant reliée à la sortie du troisième transistor ; un premier condensateur est monté en dérivation entre l'entrée du premier transistor et la masse ; une deuxième résistance est montée en série entre la deuxième entrée du dispositif détecteur de courant et l'entrée du deuxième transistor ; un deuxième condensateur est monté en dérivation entre la deuxième résistance et la masse ; la source de courant est constituée par une troisième résistance ; la sortie du deuxième transistor est reliée à la masse par une quatrième résistance ; la sortie du troisième transistor est reliée à la masse par une cinquième résistance ; les troisième, quatrième et cinquième résistances sont égales ; les premier, deuxième et troisième transistors sont des transistors bipolaires PNP. Par ailleurs, l'invention a également pour objet un dispositif électronique comprenant un convertisseur de tension tel que défini ci-dessus, une unité centrale électronique reliée à la sortie du dispositif détecteur de courant et au moins une interface pour périphérique commandée par ladite unité centrale, l'unité centrale électronique étant adaptée pour commander une coupure d'alimentation électrique de ladite interface lorsque la sortie du dispositif détecteur de courant signale le passage d'un courant trop élevé dans l'inductance du convertisseur de tension. Le dispositif électronique peut comporter également au moins un premier circuit à retard relié à la sortie du dispositif détecteur de courant et adapté pour couper l'alimentation électrique de ladite interface après une première temporisation lorsque la sortie du dispositif détecteur de courant signale un courant trop élevé parcourant l'inductance du convertisseur de tension. Avantageusement, le dispositif électronique comporte en outre un deuxième circuit à retard qui est relié à la sortie du dispositif détecteur de courant et qui commande un interrupteur adapté pour arrêter le fonctionnement du convertisseur de tension, le deuxième circuit à retard étant adapté pour faire ouvrir ledit interrupteur après une deuxième temporisation supérieure à ladite première temporisation lorsque le dispositif détecteur de courant signale un courant trop élevé dans l'inductance du convertisseur de tension. D'autres caractéristiques et avantages de l'invention apparaîtront au cours de la description suivante d'une de ses formes de réalisation, donnée à titre d'exemple non limitatif, en regard des dessins joints. Sur les dessins : la figure 1 est un schéma d'un appareil électronique comprenant un circuit convertisseur de tension selon une forme de réalisation de l'invention, et la figure 2 est une vue de détail d'un dispositif détecteur de courant appartenant au dispositif de la figure 1. Le dispositif électronique représenté partiellement sur la figure 1 est alimenté électriquement par un convertisseur de tension 1 adapté pour fournir au niveau d'une borne de sortie 3, une tension de sortie continue VOUT régulée par exemple à environ 3,3 V, à partir d'une tension d'entrée continue VIN fournie à une borne d'entrée 2 par une batterie BATT. (par exemple de type lithium-ion). La tension d'entrée VIN au niveau de la borne d'entrée 2 peut être comprise par exemple entre 2,7 et 4,1 V. Le convertisseur de tension 1 comporte un dispositif détecteur de courant 4 (DET. ) dont l'utilité sera vue plus loin, et ledit convertisseur alimente différents composants du dispositif électronique, par exemple un microprocesseur 5 (uP), des interfaces pour périphériques 6 (USB) et 7 (PCMIA), etc. A titre d'exemple non limitatif, le dispositif électronique alimenté par le convertisseur de tension 1 peut constituer notamment un micro-ordinateur portable, un livre électronique, un assistant personnel, etc. Entre les bornes d'entrée 2 et de sortie 3 sont montés en série une inductance Ll et un dispositif redresseur Dl tel qu'une diode qui est passante dans le sens allant de l'inductance L1 vers la borne de sortie 3. De plus, une capacité Cl peut avantageusement être montée en dérivation entre la borne de sortie 3 et la masse, tandis qu'un premier interrupteur FET1 est monté en dérivation entre la masse et un premier noeud Nl situé entre l'inductance LI et la diode Dl. Avantageusement, le premier interrupteur FET1 est un transistor MOS à effet de champ de type N, dont la source est reliée à la masse. De préférence, une résistance Rl est montée en série entre le noeud Nl et le transistor FET1, et une inductance L2 est montée en parallèle avec la résistance Rl, pour des raisons qui seront expliquées ci-après. La grille du transistor FET1 est reliée à un premier circuit de commande CTRL1 qui comporte avantageusement un circuit de contrôle à modulation de largeur d'impulsions PWMl dont l'entrée E est reliée à la borne de sortie 3. Eventuellement, le circuit de contrôle PWMl pourrait être remplacé par un contrôleur à modulation de fréquence d'impulsions, ou par tout autre circuit permettant de moduler le rapport cyclique du Transistor FET1. Par ailleurs, la sortie S du circuit de contrôle PWM1 est reliée à la base d'un transistor NPN Ql et à la base d'un transistor PNP Q2. Les émetteurs des deux transistors Ql, Q2 sont reliés ensemble au niveau d'un noeud N3 qui lui-même est relié à la grille de l'interrupteur FET1. De plus, un interrupteur FET2 est monté en parallèle de la diode Dl de façon à pouvoir la courtcircuiter, cet interrupteur FET2 étant commandé de façon à être ouvert et fermé sensiblement en opposition de phase par rapport au premier interrupteur FET1, de préférence avec un certain retard à la fermeture par rapport à l'ouverture de l'interrupteur FET1. Avantageusement, l'interrupteur FET2 peut être constitué par un transistor MOS à effet de champ de type P dont la source est reliée à l'entrée de la diode Dl, dont le drain est relié à la sortie de la diode Dl et dont la grille est reliée à la fois par une résistance R12 à la sortie S du circuit PWM1 et à un deuxième circuit de commande CTRL2 commandé par le premier circuit de commande CTRL1. Avantageusement, le deuxième circuit de commande CTRL2 comprend un transistor PNP Q3 dont l'émetteur est relié à la sortie de la diode Dl, dont le collecteur est relié à la grille du transistor FET2 et dont la base est reliée au collecteur du transistor Ql. On notera par ailleurs que la diode Dl pourrait ne pas être physiquement distincte du transistor FET2, mais au contraire être constituée par la diode intégrée audit transistor FET2. Les éléments qui viennent d'être décrits permettent au circuit convertisseur de tension de fonctionner en mode élévateur de tension. Par ailleurs, pour permettre au dispositif de fonctionner en mode abaisseur de tension, le circuit comporte en outre : un troisième interrupteur FET3, monté en série entre la borne d'entrée 2 et l'inductance Ll, un deuxième dispositif redresseur tel qu'une diode D2 monté en dérivation entre la masse et un noeud N2 situé entre l'interrupteur FET3 et l'inductance Ll, la diode D2 étant passante de la masse vers le noeud N2, et un circuit de commande CTRL3 destiné à faire fonctionner le dispositif en mode abaisseur de tension, ce dispositif de commande CTRL3 étant adapté pour commander le troisième interrupteur FET3 de façon à moduler son rapport cyclique. Avantageusement, le troisième interrupteur FET3 est constitué par un transistor MOS à effet de champ de type P dont la source est reliée à la borne d'entrée 2, dont le drain est relié au noeud N2 et dont la grille est reliée au dispositif de commande CTRL3. De préférence, le dispositif de commande CTRL3 peut être constitué par un deuxième circuit de contrôle PWM2 à modulation de largeur d'impulsions dont la sortie S est reliée à la grille du transistor FET3 et dont l'entrée E est reliée à la borne de sortie 3. Le circuit PWM2 pourrait être remplacé éventuellement par un contrôleur à modulation de fréquence d'impulsions, ou par tout autre circuit permettant de moduler le rapport cyclique du transistor FET3. On notera que la diode D2 pourrait être le cas échéant court-circuitée par un transistor MOS supplémentaire (non représenté) commandé pour être ouvert et fermé en opposition de phase par rapport au transistor FET3. Le cas échéant, ladite diode D2 pourrait alors être constituée par la diode interne audit transistor MOS supplémentaire. Par ailleurs, les deux circuits de contrôle à modulation de largeur d'impulsion PWM1 et PWM2 pourraient être constitués par exemple, respectivement par des circuits de type XC6372 et XC6365 commercialisés par la Société TOREX SEMICONDUCTOR LIMITED, TOKYO, JAPON. Chacun des deux circuits PWM1 et PWM2 comporte une consigne interne préprogrammée, respectivement SI, S2. SI détermine la tension VOUT au-dessus de laquelle la sortie S du circuit PWM1 reste à 0 (état bas) en permanence, de sorte que le circuit convertisseur cesse alors de fonctionner en mode élévateur de tension. Par ailleurs, S2 détermine la tension VOUT au-dessous de laquelle la sortie S du circuit PWM2 reste à 0 (état bas) en permanence, de sorte que le circuit convertisseur cesse alors de fonctionner en mode abaisseur de tension. La valeur SI peut être choisie de préférence inférieure à S2, SI pouvant être par exemple de l'ordre de 3,2 à 3,3 V (par exemple 3,3 V) et S2 de l'ordre de 3,3 à 3,5 V (par exemple 3,45 V). Ainsi, tant que la tension de sortie VOUT du circuit convertisseur est comprise entre SI et S2, l'interrupteur FET1 reste ouvert tandis que les interrupteurs FET2 et FET3 restent fermés, de sorte que les tensions d'entrée et de sortie restent égales. Lorsque la tension de sortie Vom du circuit convertisseur est inférieure à SI, la sortie S du circuit PWM2 reste à 0 et l'interrupteur FET3 reste fermé en permanence. Dans ce cas, la sortie S du circuit PWM1 varie alternativement entre 0 et 1, avec un rapport cyclique fonction de l'écart entre la tension de sortie et la tension SI ou une autre tension de consigne, de façon connue en soi. A chacune de ces alternances, lorsque la sortie S du circuit PWM1 passe à 0, l'interrupteur FET1 s'ouvre, de sorte que l'inductance LI restitue vers la borne de sortie 3 l'énergie qu'elle avait emmagasinée. La grille de l'interrupteur FET2, initialement déchargée, se charge alors par la résistance R12, de sorte que cette grille passe à 0, ce qui a pour effet de fermer cet interrupteur FET2 avec un certain retard par rapport à l'ouverture de l'interrupteur FET1 en évitant ainsi que les interrupteurs FET1 et FET2 ne soient simultanément fermés (ce qui aurait pour effet de créer un fort appel de courant vers FET1 et de décharger partiellement la capacité Cl). La diode D2 est alors court-circuitée, ce qui améliore le rendement du circuit convertisseur de tension. Lorsque la sortie S du circuit PWM1 passe à 1, l'interrupteur FET1 se ferme, de sorte que l'inductance Ll emmagasine à nouveau de l'énergie. De plus, le transistor Q3 devient passant, ce qui décharge quasi-instantanément la grille de l'interrupteur FET2 qui repasse à 1, ce qui a pour effet d'ouvrir immédiatement cet interrupteur FET2. On évite ainsi que les interrupteurs FET1 et FET2 ne soient simultanément fermés. De plus, pour le cas où ces deux interrupteurs resteraient simultanément fermés pendant un très court instant, l'inductance L2 limite l'appel de courant vers FET1 et évite ainsi de décharger partiellement la capacité Cl et de générer une onde électromagnétique parasite. Dans un tel cas, la résistance RI permet ensuite à l'inductance L2 de se décharger, à nouveau sans générer une onde électromagnétique parasite. Tant que la sortie S du circuit PWM1 est à 0, la borne de sortie 3 est alimentée par la capacité Cl. Par ailleurs, lorsque la tension de sortie VOUT du circuit convertisseur est supérieure à S2, la sortie S du circuit PWM1 reste à 0 et l'interrupteur FET 1 reste ouvert en permanence tandis que l'interrupteur FET2 reste fermé. En revanche, la sortie S du circuit PWM2 varie alors alternativement entre 0 et 1, avec un rapport cyclique modulé en fonction de l'écart entre la tension de sortie et la tension S2 ou une autre tension de consigne, de façon connue en soi. On abaisse ainsi la tension au travers de l'inductance Ll en emmagasinant de l'énergie dans cette inductance lorsque l'interrupteur FET3 est fermé, puis on restitue cette énergie vers la sortie 3 lorsque l'interrupteur FET3 est ouvert. On notera que les circuits PWM1 et PWM2 pourraient recevoir chacun à leur entrée E une tension ou une autre grandeur électrique (éventuellement différente pour les circuits PWM1 et PWM2) liée à une tension VOUT mais différente de celle-ci, ou liée à la tension VIN. De plus, au lieu d'avoir chacun une valeur de seuil SI, S2 préprogrammée, ces circuits pourraient recevoir un signal indiquant cette valeur de seuil, ou encore ils pourraient être activés ou désactivés par un circuit supplémentaire qui mesurerait une grandeur électrique liée à la tension VOUT ou VIN, et qui déterminerait ainsi lequel des deux circuits PWM1, PWM2 doit être mis en fonctionnement. Par ailleurs, le détecteur de courant 4 susmentionné comporte deux entrées El, E2 qui sont reliées aux bornes de l'inductance Ll, et une sortie S qui génère un signal électrique représentatif de la composante continue du courant qui parcourt l'inductance Ll, de façon à détecter une éventuelle consommation excessive de courant qui pourrait être le signe d'un fonctionnement défectueux du dispositif électronique. A cet effet, on met à profit la très faible résistance interne r de l'inductance LI (par exemple, de l'ordre de 20 mû) qui génère une faible chute de la composante continue de la tension aux bornes de l'inductance L. Cette chute de tension est mesurée par un amplificateur interne au détecteur de courant 4, amplificateur qui est doté d'au moins un filtre d'entrée passe-bas pour ne mesurer que la composante continue de la tension aux bornes de l'inductance Ll. Le signal de sortie généré à la sortie S du détecteur de courant 4 est alors fonction de la chute de tension mesurée. Plus particulièrement, le signal de sortie du détecteur de courant 4 peut être soit un signal variant linéairement en fonction de la composante continue de la tension aux bornes de l'inductance L et donc en fonction de la composante continue du courant parcourant ladite inductance Ll, soit un signal tout ou rien valant par exemple 0 lorsque le courant parcourant l'inductance LI est normal et 1 lorsque ce courant dépasse une valeur limite prédéterminée 10, par exemple environ 3 A. C'est ce dernier mode de réalisation qui sera décrit plus en détail ci-après en regard de la figure 2, sur laquelle on peut voir que le détecteur de courant 4 comporte un amplificateur à miroir de courant. Cet amplificateur à miroir de courant comprend tout d'abord un premier circuit R3, Q, R5 reliant la masse et l'entrée El du détecteur 4 qui est raccordé à la forme d'amont de l'inductance Ll. Ce premier circuit comprend : un transistor Q4 monté en diode, par exemple un transistor bipolaire de type PNP dont la base est reliée au collecteur (le transistor Q4 pourrait être remplacé par un transistor MOS à effet de champ de type P, en remplaçant respectivement la base, l'émetteur et le collecteur du transistor Q4 par la grille, la source et le drain du transistor MOS), une résistance R3 reliant l'entrée El à l'émetteur du transistor Q4, et une résistance R5 montée entre le collecteur du transistor Q4 et la masse. Une capacité C4 est par ailleurs montée en dérivation entre l'émetteur du transistor Q4 et la masse de façon à former un filtre passe-bas avec la résistance R3, pour mesurer uniquement la composante continue de la tension à l'amont de l'inductance Ll. La tension présente à l'entrée El du détecteur de courant 4 étant comprise dans une plage prédéterminée relativement restreinte et la résistance R5 étant nettement supérieure à la résistance R3, on peut assimiler ladite résistance R5 à une source de courant qui impose un certain courant dérivé id entre l'entrée El et la masse. Par ailleurs, l'amplificateur du détecteur de courant 4 comporte également un miroir de courant R4, Q5, R6, qui comprend : un transistor Q5, par exemple un transistor bipolaire de type PNP dont la base est reliée à la base du transistor Q4 (le cas échéant, le transistor Q5 pourrait être remplacé par exemple par un transistor MOS à effet de champ de type P, dans les mêmes conditions que le transistor Q4 susmentionné), - le cas échéant, une résistance R4 reliant la deuxième entrée E2 du détecteur de courant à l'émetteur du transistor Q5, et une résistance R6 reliant le collecteur du transistor Q5 à la masse, cette résistance R6 étant de préférence égale à la résistance R5 susmentionnée et étant parcourue par le même courant id (le ratio R4/R6 est inférieur au ratio R3/R5). Lorsque R5 est égale à R6, R3 et R4 sont dimensionnées pour que : r. I0 = (R3-R4) id, de sorte que les émetteurs des transistors Q4, Q5 sont au même potentiel lorsque l'inductance est parcourue par un courant de composante continue 10. De plus, une capacité CS est montée en dérivation entre l'émetteur du transistor Q5 et la masse, de façon à former avec la résistance R4 un filtre passe-bas au niveau de la deuxième entrée E2 du détecteur de courant 4. Enfin, l'amplificateur du détecteur de courant 4 comporte également un transistor Q6, par exemple un transistor bipolaire de type PNP dont la base est reliée au collecteur du transistor Q5, dont l'émetteur est relié à l'émetteur du transistor Q5 et dont le collecteur est relié à la masse par l'intermédiaire d'une résistance R7 de préférence égale aux résistances R5 et R6 susmentionnées. Le détecteur de courant 4 qui vient d'être décrit fonctionne comme suit. Tant que le courant circulant dans l'inductance LI est inférieur à la valeur limite 10 susmentionnée, le potentiel de l'émetteur du transistor Q4 est inférieur au potentiel de l'émetteur du transistor Q5, de sorte que le transistor Q5 est polarisé et le potentiel du collecteur du transistor Q5 est élevé, de sorte que le transistor Q6 se comporte comme un interrupteur fermé : la tension de la sortie S du détecteur de courant 4 est donc égale à 0. En revanche, lorsque le courant circulant dans l'inductance Ll dépasse ladite valeur prédéterminée, le potentiel de l'émetteur du transistor Q5 devient inférieur au potentiel de l'émetteur du transistor Q4, de sorte que le transistor Q5 se dépolarise, ce qui fait chuter la tension au niveau du collecteur du transistor Q5. Le transistor Q6 devient alors passant et la tension au niveau de la sortie S augmente, de sorte que l'état de la sortie S passe alors de 0 à 1. Dans cet état, les trois résistances R5, R6, R7 sont parcourues par le même courant id, de sorte que la résistance R4 est alors parcourue par un courant 2id. Par conséquent, pour que la sortie S du détecteur de courant 4 rebascule à l'état 0, ce qui se produit lorsque les potentiels des émetteurs des transistors Q4 et Q5 sont égaux, il est nécessaire que le courant dans l'inductance devienne inférieur à une valeur 1'0 telle que rI'0 = R3id-2R4id, soit : 1'0 = IO-id. R4/r (dans le cas où R5=R6=R7). Autrement dit, le détecteur de courant 4 présente une hystérésis égale à id. R4/r. Comme représenté sur la figure 1, la sortie S du détecteur de courant 4 est reliée au microprocesseur 5, qui lui-même peut comporter des sorties reliées, par exemple par l'intermédiaire de portes logiques"OU"8 : - à l'entrée"USB 5V\"de l'interface USB 6, et aux entrées"Vcc\"et"Vpp\"de l'interface PCMIA 7. Ainsi, lorsque le détecteur de courant 4 signale un courant trop élevé dans l'inductance Ll, le microprocesseur 5 peut faire passer, simultanément ou successivement, une ou plusieurs de ses sorties susmentionnées de 0 à 1, ce qui a pour effet de couper l'alimentation électrique des interfaces USB 6 et/ou PCMIA 7. Bien entendu, le microprocesseur 5 pourrait également couper l'alimentation électrique d'autres périphériques que les interfaces USB et PCMIA, par exemple jusqu'à ce que la sortie S du détecteur de courant 4 revienne à l'état 0. Par ailleurs, pour le cas où le microprocesseur 5 serait en défaut lorsque le détecteur de courant 4 signale un courant trop élevé, la sortie S du détecteur 4 est également reliée à l'entrée d'un inverseur 9. La sortie de l'inverseur est reliée à l'entrée d'un circuit à retard Tl dont la sortie est reliée aux portes logiques"OU"8 susmentionnées. La sortie du circuit à retard Tl se trouve normalement à l'état 0, et cette sortie passe à l'état 1 au bout d'une temporisation prédéterminée (par exemple, 0,2 à 0,3 s) après l'apparition d'un état 1 au niveau de la sortie S du détecteur de courant. Ainsi, on garantit que l'on coupe l'alimentation électrique des périphériques 6,7 au bout de la première temporisation, pour le cas où le microprocesseur 5 ne l'aurait pas déjà fait, si le signal de courant trop élevé est toujours présent en sortie du détecteur de courant 4. Dans l'exemple représenté, le circuit retard Tl comporte un transistor Q7, par exemple un transistor bipolaire de type NPN dont la base est reliée par une résistance R8 à la sortie de l'inverseur 9, dont l'émetteur est relié à la masse et dont le collecteur est relié par l'intermédiaire d'une résistance R9 à une alimentation Vcc, par exemple à 5 V. De plus, un condensateur C6 est monté entre la masse et le collecteur du transistor Q7, le collecteur dudit transistor Q7 formant la sortie du circuit à retard Tl et étant donc relié aux portes logiques 8 susmentionnées. Par ailleurs, la sortie de l'inverseur 9 peut être également relié à un deuxième circuit à retard T2 adapté pour maintenir normalement un état 1 au niveau d'une entrée CE du circuit de contrôle PWM2 susmentionné en permettant alors à ce circuit de contrôle de fonctionner normalement, et en faisant passer l'état de cette entrée CE à 0 lorsque la sortie S du détecteur de courant 4 est restée à 0 pendant une deuxième temporisation (par exemple de l'ordre de 0,55 s) supérieure à ladite première temporisation, de sorte que le circuit de contrôle PWM2 commande alors l'ouverture de l'interrupteur FET3 et donc l'arrêt de fonctionnement du convertisseur de tension 1. A titre d'exemple, le circuit à retard T2 peut comporter notamment deux résistances RIO, Rll montées en série entre la sortie de l'inverseur 9 et l'entrée CE du circuit de contrôle PWM2, un condensateur C7 étant monté en dérivation entre, d'une part, un noeud situé entre les résistances R10 et Rll, et d'autre part, la borne d'entrée 2 du convertisseur de tension (ou tout autre source de tension). Par ailleurs, bien que la description ci-dessus ait été faite dans le cas où la masse représente le potentiel négatif, il serait bien entendu possible de prévoir que la masse représente le potentiel positif, auquel cas les transistors de type P seraient à remplacer par des transistors de type N, les transistors de type N à remplacer par des transistors de type P, les transistors de type NPN à remplacer par les transistors de type PNP et les transistors de type PNP par des transistors de type NPN. Dans ce cas, le sens passant des diodes devrait également être inversé. REVENDICATIONS 1. Convertisseur de tension en courant continu, comprenant : une borne d'entrée (2) recevant une certaine tension d'entrée (VIN) comprise dans une plage de valeurs prédéterminée, une borne de sortie (3) présentant une certaine tension de sortie (VaUT), au moins une inductance (Ll) montée en série entre les bornes d'entrée et de sortie, cette inductance présentant une certaine résistance interne, au moins un dispositif de commande (CTRL1, CTRL3) adapté pour faire alternativement emmagasiner et restituer de l'énergie à l'inductance (Ll) en maintenant la tension de sortie (VaUT) au voisinage d'une valeur prédéterminée, et un dispositif détecteur de courant (4) adapté pour mesurer un courant circulant dans l'inductance, ce dispositif détecteur de courant comportant une sortie (S) qui génère un signal de sortie fonction dudit courant circulant dans l'inductance, caractérisé en ce que le dispositif détecteur de courant (4) comporte un amplificateur doté d'au moins un filtre d'entrée passe-bas, cet amplificateur étant monté en parallèle de l'inductance et sensible à une composante continue de la tension aux bornes de l'inductance (Ll), le signal de sortie du dispositif détecteur de courant étant fonction de ladite composante continue de la tension aux bornes de l'inductance. 2. Convertisseur de tension selon la revendication 1, dans lequel le dispositif détecteur de courant (4) comprend des première et deuxième entrées (El, E2) reliées aux bornes de l'inductance (Ll) respectivement vers la borne d'entrée (2) et vers la borne de sortie (3), au moins la première entrée (El) étant pourvue d'un filtre passe-bas (R3, C4). 3. Convertisseur de tension selon la revendication 1 ou la revendication 2, dans lequel le dispositif détecteur de courant (4) comprend des première et deuxième entrées (El, E2) reliées aux bornes de l'inductance (Ll) respectivement vers la borne d'entrée (2) et vers la borne de sortie (3), au moins la deuxième entrée (E2) étant pourvue d'un filtre passe-bas (R4, C5). 4. Convertisseur de tension selon l'une quelconque des revendications précédentes, dans lequel le dispositif détecteur de courant (4) comprend des première et deuxième entrées (El, E2) reliées aux bornes de l'inductance (Ll) respectivement vers la borne d'entrée (2) et vers la borne de sortie (3), et l'amplificateur est un circuit à miroir de courant comprenant : - un premier circuit (R3, Q4, R5) monté entre la première entrée et la masse, ce premier circuit comprenant en série, une première résistance (R3), un premier transistor (Q4) monté en diode et une source de courant (R5), le premier transistor (Q4) comprenant une entrée reliée à la première résistance (R3), une sortie reliée à la source de courant (R5) et une borne de commande reliée à ladite sortie du premier transistor (Q4), la source de courant (R5) générant dans le premier circuit un premier courant dérivé, un miroir de courant (R4, Q5, R6) reliant la deuxième entrée (E2) à la masse, ce miroir de courant comportant un deuxième transistor (Q5) qui laisse passer vers la masse un deuxième courant dérivé égal audit premier courant dérivé, ce deuxième transistor comprenant une entrée reliée à la deuxième entrée (E2), une sortie reliée à la masse et une borne de commande reliée à ladite borne de commande du premier transistor (Q4), et un troisième transistor (Q6) monté entre la deuxième entrée (E2) et la masse, ce troisième transistor étant commandé par la sortie du deuxième transistor (Q5) et comprenant une entrée reliée à la deuxième entrée (E2) du dispositif détecteur de courant et une sortie reliée à la masse, la sortie du dispositif détecteur de courant étant reliée à la sortie du troisième transistor. 5. Convertisseur de tension selon la revendication 4, dans lequel un premier condensateur (C4) est monté en dérivation entre l'entrée du premier transistor (Q4) et la masse. 6. Convertisseur de tension selon la revendication 4 ou la revendication 5, dans lequel une deuxième résistance (R4) est montée en série entre la deuxième entrée (E2) du dispositif détecteur de courant et l'entrée du deuxième transistor (Q5). 7. Convertisseur de tension selon l'une quelconque des revendications 4 à 6, dans lequel un deuxième condensateur (C5) est monté en dérivation entre la deuxième résistance (R4) et la masse. 8. Convertisseur de tension selon l'une quelconque des revendications 4 à 7, dans lequel la source de courant est constituée par une troisième résistance (R5). 9. Convertisseur de tension selon l'une quelconque des revendications 4 à 8, dans lequel la sortie du deuxième transistor (Q5) est reliée à la masse par une quatrième résistance (R6). 10. Convertisseur de tension selon l'une quelconque des revendications 4 à 9, dans lequel la sortie du troisième transistor (Q6) est reliée à la masse par une cinquième résistance (R7). 11. Convertisseur de tension selon les revendications 9,10 et 11, dans lequel les troisième, quatrième et cinquième résistances (R5, R6, R7) sont égales. 12. Convertisseur de tension selon l'une quelconque des revendications 4 à 11, dans lequel les premier, deuxième et troisième transistors (Q4, Q5, Q6) sont des transistors bipolaires PNP. 13. Dispositif électronique comprenant un convertisseur de tension (4) selon l'une quelconque des revendications précédentes, une unité centrale électronique (5) reliée à la sortie (S) du dispositif détecteur de courant et au moins une interface (6,7) pour périphérique commandée par ladite unité centrale, l'unité centrale étant adaptée pour commander une coupure d'alimentation électrique de ladite interface lorsque la sortie (S) du dispositif détecteur de courant signale le passage d'un courant trop élevé dans l'inductance (Ll) du convertisseur de tension. 14. Dispositif électronique selon la revendication 13, comportant en outre au moins un premier circuit à retard (Tl) relié à la sortie (S) du dispositif détecteur de courant et adapté pour couper l'alimentation électrique de ladite interface (7) après une première temporisation lorsque la sortie du dispositif détecteur de courant signale un courant trop élevé parcourant l'inductance (Ll) du convertisseur de tension. 15. Dispositif électronique selon la revendication 14, comportant en outre un deuxième circuit à retard (T2) qui est relié à la sortie (S) du dispositif détecteur de courant et qui commande un interrupteur (CTRL3, FET3) adapté pour arrêter le fonctionnement du convertisseur de tension, le deuxième circuit à retard étant adapté pour faire ouvrir ledit interrupteur après une deuxième temporisation supérieure à ladite première temporisation lorsque le dispositif détecteur de courant (4) signale un courant trop élevé dans l'inductance (Ll) du convertisseur de tension.