Brevet FR2821213A1 — publié le 20020823

DISPOSITIF A SEMICONDUCTEUR AYANT UNE FONCTION DE PROTECTION La présente invention concerne un dispositif à semiconducteur, et elle concerne plus particulièrement un dispositif à semiconducteur de puissance ayant une fonction de protection. La figure 8 est un schéma synoptique montrant la structure d'un module onduleur 90 ayant un circuit en pont triphasé. Comme représenté sur la figure 8, des jeux de transistors 11et 12, de transistors 21 et 22 et de transistors 31 et 32, qui sont des dispositifs de puissance tels que des transistors bipolaires à grille isolée (ou IGBT pour "insulated gate bipolar transistor"), sont connectés en configuration dite en totem entre des bornes P et N, c'est-à-dire une borne d'alimentation principale du côté du potentiel haut P, et une borne d'alimentation principale du côté du potentiel bas, N. Les bornes d'alimentation principales P et N sont respectivement connectées à des électrodes positive et négative d'une source d'énergie continue PS. Des noeuds 161, 162 et 163 entre les transistors connectés en totem 11 et 12,21 et 22, 31 et 32, sont connectés à des bornes de sortie respectives U, V et W de phases U, V et W. Des diodes de roue libre 111,121, 211,221, 311 et 321 sont respectivement connectées de manière antiparallèle avec les transistors 11, 12, 21, 22, 31 et 32. Des circuits de commande IC1, IC2 et IC3, logés dans des boîtiers, sont conçus pour commander respectivement les jeux de transistors 11 et 12,21 et 22,31 et 32. Les circuits de commande IC1 à IC3, qui sont fonctionnellement identiques les uns aux autres, sont représentés avec des références numériques différentes pour la commodité. Des bornes de sortie de signal de commande HO et LO du cir- cuit de commande IC1 appliquent des signaux de commande à des électrodes de grille des transistors respectifs 11 et 12, des bornes de sortie de signal de commande HO et LO du circuit de commande IC2 appliquent des signaux de commande à des électrodes de grille des transistors respectifs 21 et 22, et des bornes de sortie de signal de commande HO et LO du circuit de commande IC3 appliquent des signaux de commande à des électrodes de grille des transistors respectifs 31 et 32. Des bornes de potentiel de référence VS des circuits de commande IC1 à IC3 sont connectées aux noeuds 161,162 et 163, respectivement, ainsi qu'à des bornes de potentiel de référence VUFS, VVFS et VWFS des boîtiers, respectivement. En outre, des bornes de potentiel de référence VNO des circuits de commande IC1 à IC3 sont connectées en commun à la borne d'alimentation principale du côté du potentiel bas, N, tandis que des bornes de tension d'attaque VB des circuits de commande IC1 à IC3 sont respectivement connectées à des bornes de tension d'attaque VUFB, VVFB et VWFB. Chaque borne de potentiel de référence Vs applique un potentiel de référence du côté du potentiel haut à chaque circuit de commande, et chaque borne de potentiel de référence VNO applique un potentiel de référence du côté du potentiel bas à chaque circuit de commande. Les circuits de commande IC1 à IC3 ont des bornes de tension d'attaque VCC, des bornes de masse COM, des bornes d'entrée de signal de commande PIN et NIN et des bornes de défaut Fo- Les circuits de commande IC1 à IC3 ont en outre des bornes de détection de courant respectives CIN1, CIN2 et CIN3. Les bornes de détection de courant CIN1 à CIN3 sont fonctionnellement identiques les unes aux autres. Les bornes de tension d'attaque Vcc des circuits de commande IC1 à IC3 sont connectées à des bornes de tension d'attaque VN1 du module 90, tandis que les bornes de masse COM sont connectées à une borne de masse VNC du module 90. Les bornes d'entrée de signal de commande PIN des circuits de commande IC1 à IC3 sont respectivement connectées à des bornes d'entrée de signal de commande Up, Vp et Wp du module 90, tandis que les bornes d'entrée de signal de commande NIN sont respectivement connec- tées à des bornes d'entrée de signal de commande UN, VN et WN du module 90. Les bornes de défaut Fo des circuits de commande IC1 à IC3 sont connectées les unes aux autres dans le module 90, et connectées en commun à une borne de défaut FO du module 90. La borne de détection de courant CIN3 du circuit de commande IC3 est connectée à un circuit de détection de courant CIN du module 90, et connectée aux bornes de détection de courant CIN1 et CIN2 dans le module 90. La borne de masse VNC et la borne de détection de courant CIN du module 90 sont connectées aux deux extrémités d'une résistance en dérivation R20 détectant un courant continu qui circule entre les bornes d'alimentation principales P et N à l'extérieur du module 90, pour détecter la tension de la résistance en dérivation R20. On va maintenant décrire en se référant à la figure 9 la structure pour détecter la tension avec les bornes de détection de courant CIN1 à CIN3. Bien que la figure 9 illustre la borne de détection de courant CIN1, cette structure s'applique également aux bornes de détection de courant CIN2 et CIN3. En se référant à la figure 9, on note que la tension de la résistance en dérivation R20 détectée par la borne de détection de courant CIN1 est appliquée à un comparateur C, qui à son tour compare cette tension avec une tension de référence REF. Si la tension de la résistance en dérivation R20 est supérieure à la tension de référence REF, la tension est appliquée par l'intermédiaire d'un circuit de mémorisation C2 à un circuit de défaut C3, qui applique à son tour une instruction pour arrêter le fonctionnement des transistors 11 et 12 à un circuit d'attaque de dispositifs de puissance (non représenté), incorporé dans le circuit de commande IC1. La borne de défaut Fo émet l'instruction précitée. Le module onduleur 90 ayant la structure envisagée ci-dessus effectue une conversion continu-alternatif en attaquant alternativement les transistors 11, 12, 21, 22, 31 et 32 pour fournir de l'énergie alternative à une charge (non représentée). Lorsqu'un courant anormal circule entre les bornes P et N à cause d'un fonctionnement anormal des transistors 11,12, 21,22, 31 et 32, ou autres, dans le module onduleur 90, la résistance en dérivation R20 présente une tension anormale. Les bornes de détection de courant CIN1, CIN2 et CIN3 des circuits de commande IC1 à IC3 détectent cette tension anormale et les circuits de commande IC1 à IC3 interrompent les signaux de commande qui sont respectivement appliqués aux transistors 11, 12,21, 22,31 et 32, pour protéger ainsi les transistors 11,12, 21, 22,31 et 32. Ainsi, le module 90 exige des conducteurs (conducteurs internes) à l'intérieur pour appliquer la tension de la résistance en dérivation R20 à tous les circuits de commande IC1 à IC3. Par conséquent, les conducteurs internes sont si désavantageusement compliqués que le module 90 ne peut pas être miniaturisé. Selon un premier aspect de la présente invention, un dispositif à semiconducteur comprend au moins un jeu de premier et second éléments de commutation fonctionnant de manière complémentaire, interposés en série entre des première et seconde bornes d'alimentation principales recevant une tension continue, au moins un circuit de commande attaquant/commandant le jeu de premier et second éléments de commutation, et une résistance en dérivation détectant un courant qui circule entre les première et seconde bornes d'alimentation principales, le circuit de commande comprend au moins un circuit de détection de courant détectant une tension générée par un courant qui circule vers la résistance en dérivation, et fournissant en sortie un signal d'anomalie de courant indiquant une anomalie de courant lorsque la tension détectée dépasse un niveau déterminé, et un circuit de défaut recevant le signal d'anomalie de courant émis par le circuit de détection de courant et fournissant en sortie un signal d'arrêt pour arrêter le fonctionnement de l'un au moins des premier et second éléments de commutation, et le circuit de défaut a une fonction consistant à émettre le signal d'arrêt vers l'extérieur du circuit de commande, tout en arrêtant le fonctionnement de l'un au moins des premier et second éléments de commutation également sous l'effet d'un signal, identique au signal d'arrêt, appliqué à partir de l'extérieur du circuit de commande. Dans le dispositif à semiconducteur conforme au premier as- pect, le circuit de défaut a la fonction consistant à émettre le signal d'ar- rêt vers l'extérieur d'au moins un circuit de commande, et de recevoir le signal identique à signal d'arrêt, appliqué à partir de l'extérieur d'au moins un circuit de commande, pour arrêter le fonctionnement de l'un au moins des premier et second éléments de commutation. Par conséquent, lorsque les éléments d'au moins un jeu de premier et second éléments de commutation sont court-circuités, ce qui occasionne une anomalie de courant entre les première et seconde bornes, par exemple, des éléments de commutation restants, par exemple, peuvent être arrêtés au moment de l'arrêt d'au moins un jeu de premier et second éléments de commutation par au moins un circuit de commande, ce qui assure la concordance des instants d'arrêt des éléments de commutation. Selon un second aspect de la présente invention, le circuit de commande comprend en outre un circuit de détection de tension, détectant une tension d'attaque appliquée au circuit de commande, et émettant un signal de réduction de tension indiquant une réduction de tension lorsque la tension d'attaque est au-dessous d'un niveau déterminé, et le circuit de défaut émet le signal d'arrêt lorsque l'un au moins du signal de réduction de tension et du signal d'anomalie de courant est émis. Dans le dispositif à semiconducteur conforme au second aspect, le circuit de défaut émet le signal d'arrêt lorsque au moins un signal parmi le signal de réduction de tension et le signal d'anomalie de courant est émis, grâce à quoi le fonctionnement de l'un au moins des premier et second éléments de commutation peut être arrêté non seulement en cas d'anomalie de courant entre les première et seconde bornes, mais également en cas de réduction de la tension d'attaque. Selon un troisième aspect de la présente invention, la tension d'attaque est appliquée à une électrode de commande d'un côté de potentiel bas de l'un des premier et second éléments de commutation, éga- lement à titre de tension de commande. Dans le dispositif à semiconducteur conforme au troisième as- pect, une réduction de la tension d'attaque appliquée à l'électrode de commande du côté de potentiel bas d'au moins un jeu des premier et se- cond éléments de commutation, également à titre de tension de com- mande, est détectée de façon qu'aucun décalage de niveau ou opération semblable ne soit exigé, mais que le dispositif à semiconducteur puisse être utilisé aisément. Selon un quatrième aspect de la présente invention, le circuit de détection de courant comprend des premier et second circuits de détection de courant, et le premier circuit de détection de courant est réglé à une sensibilité de détection plus élevée que celle du second circuit de détection de courant. Dans le dispositif à semiconducteur conforme au quatrième aspect, le premier circuit de détection de courant est réglé à une sensibilité de détection supérieure à celle du second circuit de détection de courant, grâce à quoi les premier et second circuits de détection de courant peuvent être utilisés sélectivement de manière qu'un circuit de commande pour détecter préférentiellement la tension de la résistance en dérivation puisse être établi lorsqu'une multiplicité de circuits de commande sont présents, par exemple, et que le ou les éléments de commutation commandés par le ou les circuits de commande restants puissent faire l'objet d'une commande d'arrêt par le signal d'arrêt qui est émis par un seul circuit de commande. Selon un cinquième aspect de la présente invention, le dispositif à semiconducteur comprend une multiplicité de circuits de commande et comprend une multiplicité de jeux de premier et second éléments de commutation, en correspondance avec la multiplicité de circuits de commande, respectivement, tandis qu'un seul de la multiplicité de circuits de commande détecte la tension de la résistance en dérivation, émet le signal d'arrêt et applique celui-ci au circuit de défaut du circuit de commande restant. Dans le dispositif à semiconducteur conforme au cinquième aspect, un seul de la multiplicité de circuits de commande émet le signal d'arrêt en détectant la tension de la résistance en dérivation, et applique celui-ci au circuit de défaut, ou aux circuits de défaut, du ou des circuits de commande restants, grâce à quoi le ou les éléments de commutation commandés par le ou les circuits de commande restants peuvent faire l'objet d'une commande d'arrêt par le signal d'arrêt qui est émis par un seul circuit de commande, tandis que seuls des conducteurs pour connecter électriquement les uns aux autres les circuits de défaut de la multiplicité de circuits de commande sont exigés, et par conséquent le dispositif à semiconducteur peut être miniaturisé en réduisant le nombre des conducteurs. Selon un sixième aspect de la présente invention, le dispositif à semiconducteur comprend une multiplicité de circuits de commande et comprend une multiplicité de jeux de premier et second éléments de commutation en correspondance avec la multiplicité de circuits de commande, respectivement, mais un seul de la multiplicité de circuits de commande détecte la tension de la résistance en dérivation par le premier circuit de détection de courant, tandis que le circuit de commande restant est connecté électriquement à la résistance en dérivation pour détecter la tension de la résistance en dérivation par le second circuit de détection de courant. Dans le dispositif à semiconducteur conforme au sixième aspect, un seul de la multiplicité de circuits de commande détecte la tension de la résistance en dérivation par le premier circuit de détection de courant, tandis que le circuit de commande restant détecte la tension de la résistance en dérivation par le second circuit de détection de courant, grâce à quoi un circuit de commande détectant préférentiellement la tension de la résistance en dérivation peut être établi, et il est possible de faire concorder les conditions temporelles pour arrêter les éléments de commutation en effectuant une commande d'arrêt du ou des éléments de commutation commandés par le ou les circuits de commande restants, avec le signal d'arrêt émis par un seul circuit de commande. Un but de la présente invention est de simplifier des conducteurs internes dans un module onduleur ayant une fonction de protection de dispositif de puissance, pour miniaturiser le module. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés, dans lesquels : La figure 1 illustre la structure d'un dispositif à semiconducteur conforme à un mode de réalisation 1 de la présente invention; La figure 2 illustre la structure d'un circuit de commande du dispositif à semiconducteur conforme au mode de réalisation 1 de la pré- sente invention; La figure 3 illustre la structure d'un circuit de détection UV d'un transistor du côté du potentiel haut ; La figure 4 illustre la structure d'un circuit de détection UV d'un transistor du côté du potentiel bas; La figure 5 est un diagramme temporel montrant le fonctionnement du dispositif à semiconducteur conforme au mode de réalisation 1 de la présente invention; La figure 6 illustre la structure d'un dispositif à semiconducteur conforme à un mode de réalisation 2 de la présente invention; La figure 7 illustre la structure d'un circuit de commande du dispositif à semiconducteur conforme au mode de réalisation 2 de la présente invention ; Les figures 8 et 9 illustrent la structure d'un dispositif à semi- conducteur classique. A. Mode de réalisation 1 A-1. Structure du dispositif La figure 1 est un schéma synoptique montrant la structure d'un module onduleur 100 ayant un circuit en pont triphasé conforme à un mode de réalisation 1 de la présente invention. Comme représenté sur la figure 1, des jeux de transistors 11et 12, de transistors 21 et 22 et de transistors 31 et 32, qui sont des dispositifs de puissance tels que des IGBT (transistors bipolaires à grille isolée), sont connectés en configuration totem entre des bornes P et N, c'est-à-dire une borne d'alimentation principale du côté du potentiel haut P, et une borne d'alimentation principale du côté du potentiel bas N. Les bornes d'alimentation principales P et N sont respectivement connectées à des électrodes positive et négative d'une source d'énergie continue PS. Des noeuds 161,162 et 163 entre les transistors connectés en totem 11 et 12,21 et 22,31 et 32, sont respectivement connectés à des bornes de sortie U, V et W de phases U, V et W. Des diodes de roue libre 111,121, 211,221, 311 et 321 sont respectivement connectées en configuration antiparallèle avec les transistors 11, 12, 21, 22, 31 et 32. Des circuits de commande IC11, IC12 et IC13, montés dans des boîtiers, sont conçus pour commander respectivement les jeux des transistors 11 et 12,21 et 22,31 et 32. Les circuits de commande IC11 à IC13 sont fonctionnellement identiques les uns aux autres. Des bornes de sortie de signal de commande HO et LO du circuit de commande IC11appliquent des signaux de commande à des électrodes de grille des transistors respectifs 11 et 12, des bornes de sortie de signal de commande HO et LO du circuit de commande IC12 appliquent des signaux de commande à des électrodes de grille des transistors respectifs 21 et 22, et des bornes de sortie de signal de commande HO et LO du circuit de commande IC13 appliquent des signaux de commande à des électrodes de grille des transistors respectifs 31 et 32. Des bornes de potentiel de référence VS des circuits de commande IC11 à IC13 sont connectées aux noeuds 161,162 et 163, respectivement, ainsi qu'à des bornes de potentiel de référence VUFS, VVFS et VWFS des boîtiers, respectivement. En outre, des bornes de potentiel de référence VNO des circuits de commande IC11 à IC13 sont connectées en commun à la borne d'alimentation principale du côté du potentiel bas N, tandis que des bornes de tension d'attaque VB des circuits de commande IC11 à IC13 sont respectivement connectées à des bornes de tension d'attaque VUFS, VVFS et VWFS- Chaque borne de potentiel de référence Vs applique un potentiel de référence du côté du potentiel haut à chaque circuit de commande, et chaque borne de potentiel de référence VNO applique un potentiel de référence du côté du potentiel bas à chaque circuit de commande. Les circuits de commande IC11 à IC13 ont des bornes de tension d'attaque Vcc, des bornes de masse COM, des bornes d'entrée de signal de commande PIN et NIN, et des bornes de défaut Fo. Les circuits de commande IC11 à IC13 ont en outre respectivement des bornes de détection de courant CIN1, CIN2 et CIN3. Les bornes de détection de courant CIN1 à CIN3, qui sont fonctionnellement identiques les unes aux autres, sont représentées avec des références numériques différentes pour la commodité. Les bornes de tension d'attaque VCC des circuits de commande IC11 à IC13 sont connectées à des bornes de tension d'attaque VN1 du module 100, tandis que les bornes de masse COM sont connectées à une borne de masse VNC du module 100. Les bornes d'entrée de signal de commande PIN des circuits de commande IC11 à IC13 sont respectivement connectées à des bornes d'entrée de signal de commande Up, Vp et Wp du module 100, tandis que les bornes d'entrée de signal de commande NIN sont respectivement connectées à des bornes d'entrée de signal de commande UN, VN et WN du module 100. Les bornes de défaut Fo des circuits de commande IC11 à IC13 sont connectées les unes aux autres dans le module 100, et connectées en commun à une borne de défaut FO du module 100. Alors que la borne de détection de courant CIN3 du circuit de commande IC13 est connectée à une borne de détection de courant CIN du module 100, les bornes de détection de courant CIN1 et CIN2 ne sont connectées à aucune borne. La borne de masse VNC et la borne de détection de courant CIN du module 100 sont connectées aux deux extrémités d'une résistance en dérivation R20 détectant un premier courant circulant entre les bornes d'alimentation principales P et N à l'extérieur du module 100, pour détecter la tension de la résistance en dérivation R20. En se référant à la figure 2, on décrira la structure interne de chacun des circuits de commande IC11 à IC13, en faisant référence au circuit de commande IC13. Comme représenté sur la figure 2, le circuit de commande IC13 a des circuits d'attaque de dispositif de puissance C18 et C19 pour attaquer/commander les transistors 31 et 32. Des signaux de commande SH et SL émis respectivement par les circuits d'attaque de dispositif de puissance C18 et C19 sont appliqués aux électrodes de grille des transistors 31 et 32 (voir la figure 1) par l'intermédiaire des bornes de signal de commande HO et LO. La borne de potentiel de référence VS fournit un potentiel de référence du circuit d'attaque de dispositif de puissance du côté du potentiel haut C18. Par conséquent, un signal provenant d'un circuit d'entrée C11, référencé à un potentiel de masse, est appliqué au circuit d'attaque de dispositif de puissance C18 par l'intermédiaire d'un circuit de décalage de niveau C12. La borne de potentiel de référence VNO applique un potentiel de référence au circuit d'attaque de dispositif du côté du potentiel bas C19. Le circuit d'entrée C11 fonctionne avec une tension interne VREG générée par une source d'énergie interne C13, pour recevoir des signaux de commande provenant des bornes d'entrée de signal de commande PIN et NIN, effectuer une conversion de tension de ces signaux, et appliquer au circuit de décalage de niveau C12 les signaux de commande dont la tension a été convertie. Une résistance R2 est interposée dans un conducteur connectant l'un à l'autre la borne d'entrée de signal de commande PIN et le circuit d'entrée C11, tandis qu'une résistance R13 et une diode Zener ZD1 sont connectées en parallèle entre ce conducteur et le potentiel de masse. De façon similaire, une résistance R4 est interposée dans un conducteur connectant la borne d'entrée de signal de commande NIN et le circuit d'entrée C11, tandis qu'une résistance R5 et une diode Zener ZD2 sont connectées en parallèle entre ce conducteur et le potentiel de masse. Le circuit de décalage de niveau C12 décale le niveau d'un signal appliqué, tel qu'un signal de commande SPIN (signal de commande pour le transistor du côté du potentiel haut) qui est fourni par la borne d'entrée de signal de commande PIN par l'intermédiaire du circuit d'entrée C11, par exemple, et émet le signal à niveau décalé vers le circuit d'attaque de dispositif de puissance C18, sous la forme d'un signal de commande SPIN1, tandis qu'il émet un signal SNIN (signal de commande pour le transistor du côté du potentiel bas), provenant de la borne d'entrée de signal de commande NIN, par l'intermédiaire du circuit d'entrée C11, vers le circuit d'attaque de dispositif de puissance C19, sans décaler le niveau de ce signal. Le circuit de décalage niveau C12 et le circuit d'attaque de dispositif de puissance C19 fonctionnent avec une tension d'attaque VCC qui est fournie par la borne de tension d'attaque Vcc. Le circuit d'attaque de dispositif de puissance C18 fonctionne avec une tension d'attaque VB qui est fournie par la borne de tension d'attaque VB et la tension d'atta- que VCC, qui est appliquée au circuit d'attaque de puissance C18 par l'intermédiaire d'une diode D1 ayant une tenue en tension élevée, et de la résistance R1. On va maintenant décrire la structure pour la détection de tension par le circuit de détection de courant CIN3. La tension VSC de la résistance en dérivation R20 qui est détectée par la borne de détection de courant CIN3, est appliquée à un comparateur C15, qui à son tour compare la tension avec une tension de référence REF. Si la tension VSC de la résistance en dérivation R20 (figure 1) est supérieure à la tension de référence REF, le comparateur C15 applique un signal déterminé (signal d'anomalie de courant) à un circuit de défaut C10, qui applique à son tour un signal d'arrêt SFO au circuit d'attaque de dispositif de puissance C19 et au circuit d'entrée C11, de façon que les circuits d'attaque de dispositif de puissance C18 et C19 arrêtent respectivement le fonctionnement des transistors 31 et 32. Une résistance R6 est disposée entre un conducteur connectant l'un à l'autre le comparateur C15 et la borne de détection de courant CIN3, et le potentiel de masse. Le signal d'arrêt SFO pour le circuit d'attaque de dispositif de puissance C18 est appliqué par l'intermédiaire du circuit d'entrée C11 au circuit de décalage de niveau C12, qui décale à son tour le niveau du signal d'arrêt SFO et applique le signal de niveau décalé au circuit d'attaque de dispositif de puissance C18, sous la forme d'un signal d'arrêt SF01. On peut dire que le circuit de défaut C10, capable d'émettre par la borne de défaut FO le signal d'arrêt SFO créé par ce circuit, et également de recevoir un signal d'arrêt SFO émis par un autre circuit de commande, et d'appliquer ce signal au circuit d'attaque de dispositif de puissance C19 et au circuit d'entrée C11, a une fonction d'entrée/sortie. En ce qui concerne la structure, le circuit de défaut C10 peut avoir un circuit de génération de signal d'arrêt C101 générant le signal d'arrêt SFO sur la base du signal d'anomalie de courant qui est fourni par l'intermédiaire d'un circuit NON-OU C16, un circuit amplificateurséparateur C102 employé pour émettre le signal d'arrêt SFO vers l'exté- rieur, et un circuit amplificateur-séparateur C103 employé pour recevoir le signal d'arrêt SFO qui est émis par l'autre circuit de commande, comme représenté sur la figure 2, par exemple. Le signal d'arrêt SFO est également émis vers l'extérieur du module 100 par l'intermédiaire de sa borne de défaut FO, pour être employé également comme un signal de défaut (signal d'erreur) pour signaler l'apparition d'une erreur telle qu'un court-circuit entre les bornes P et N, à l'extérieur du module 100. Le signal d'anomalie de courant du comparateur C15 est appliqué au circuit de défaut C10 non pas directement, mais par l'intermédiaire du circuit NON-OU à deux entrées C16. Le circuit NON-OU C16 reçoit également un signal de sortie d'un circuit de détection UV C14. Le circuit de détection UV C14 détectant une réduction anormale de la tension d'attaque VCC émet un signal déterminé (signal de réduction de tension) lorsque la tension d'attaque VCC tombe au-dessous d'une valeur déterminée. Ce signal est appliqué au circuit NON-OU C16. Le circuit de détection UV C14 est également appelé un circuit de protection contre une réduction de tension. Lorsque l'un au moins des circuits de détection UC C14 ou du comparateur C15 émet un signal indiquant une anomalie, le circuit NONOU C16 émet un signal pour activer le circuit de défaut C10. Si la valeur de la tension d'attaque VCC qui constitue également la tension grille-émetteur du transistor du côté du potentiel bas 32, c'est-à-dire également une tension de commande, est anormalement réduite, la tension de saturation du transistor 32 ainsi que la dissipation de puissance sont augmentées, ce qui occasionne une panne d'origine thermique. Par conséquent, le fonctionnement du transistor 32 doit être arrêté lorsque la tension d'attaque VCC est réduite. Le circuit d'attaque de dispositif de puissance C18 comprend un circuit de détection UV C20 détectant une réduction anormale de la tension d'attaque VB, de façon que le fonctionnement du transistor 31 puisse être arrêté lorsque la tension d'attaque VB tombe au-dessous d'une valeur déterminée. Les figures 3 et 4 montrent respectivement les structures des circuits de détection UV C20 et C14. Le circuit de détection UV C20 représenté sur la figure 3 com- prend une source de courant constant CI disposée entre la tension d'at- taque VB et le potentiel de référence VS, une diode Zener ZD10 ayant une cathode et une anode connectées respectivement à la source de courant constant CI et au potentiel de référence VS, et des résistances R11, R12 et R13 connectées en série entre la tension d'attaque VB et le potentiel de référence VS. Le circuit de détection UV C20 comprend en outre un comparateur C22 comparant la tension d'attaque VB avec la tension de référence REF générée sur la base de la tension Zener de la diode Zener ZD10, un circuit de retard C23 connecté à une sortie du comparateur C22, un circuit de bascule RS C24 recevant le signal de sortie du circuit de retard 23 sur une entrée R et recevant le signal de commande à niveau décalé, SPIN1, sur une entrée S, un moyen de commutation SW1 connectant l'un à l'autre le noeud entre les résistances R11et R12 et une borne moins du comparateur C22, et les déconnectant l'un de l'autre, en réponse au signal de sortie de circuit de retard C23, un élément de commutation SW2 connectant l'un à l'autre le noeud entre les résistances R12 et R13 et la borne moins du comparateur C22, et les déconnectant l'un de l'autre, et un circuit inverseur C21 inversant le signal de sortie du circuit de retard C23 et appliquant le signal de sortie inversé à l'élément de commutation SW2. Le circuit de détection UV C20 ayant la structure indiquée cidessus peut établir un niveau de tension (niveau instauré) pour émettre le signal de réduction de tension sous l'effet d'une réduction de la tension d'attaque VB, et un niveau de tension (niveau restauré) pour la restauration au moment du rétablissement de la tension d'attaque VB. Le niveau instauré est fixé à une valeur inférieure à celle du niveau restauré. Le circuit de retard C23 est réalisé de façon à fixer un temps de filtrage et à émettre le signal de réduction de tension lorsque la durée de réduction de la tension d'attaque VB dépasse un temps déterminé, pour pouvoir éviter une opération de protection excessive en réaction à une réduction instantanée de la tension d'attaque VB, ou autres. Un signal de la sortie Q du circuit de bascule RS C24 est appliqué au circuit d'attaque de dispositif de puissance C18 sous la forme du signal de réduction de tension. Dans le circuit de détection UV C14 représenté sur la figure 4, des résistances R21 et R22 sont connectées en série entre la tension d'attaque VCC et le potentiel de masse, tandis que des résistances R23, R24 et R25 sont connectées en série entre la tension interne VREG générée par la source d'énergie interne C13 (figure 2), par exemple, et le potentiel de masse, pour générer la tension de référence par division résistive. Un comparateur C31 a une borne moins connectée au noeud entre les résistances R21 et R22, une borne plus connectée au noeud entre les résistances R23 et R24 et une sortie connectée à une entrée d'un circuit ET C32 et une entrée d'un circuit de retard C33. Une sortie du circuit de retard C33 est connectée à une autre entrée du circuit ET C32, dont le signal de sortie est appliqué à un moyen de commutation SW3 pour la commande de commutation, placé dans un chemin en dérivation sur la résistance R25. Le signal de sortie du circuit de retard C33 est appliqué à une entrée R d'un circuit de bascule RS C34, qui a une entrée recevant le signal de commande SNIN et une sortie Q dont le signal est appliqué au circuit de défaut C10, sous la forme du signal de réduction de tension. Le circuit de détection UV C14 ayant la structure indiquée cidessus, fonctionnant de façon similaire au circuit de détection UV C20, peut également établir un niveau de tension (niveau instauré) pour émettre le signal de réduction de tension sous l'effet de la réduction de la tension d'attaque VCC, et un niveau de tension (niveau restauré) pour la restauration au moment du rétablissement de la tension d'attaque VCC. Le niveau instauré est fixé de façon à être inférieur au niveau restauré. Le circuit de retard C33 est réalisé de façon à fixer un temps de filtrage et à émettre le signal de réduction de tension lorsque la durée de réduction de la tension d'attaque VCC dépasse un temps déterminé, pour pouvoir éviter une opération de protection excessive en réaction à une réduction instantanée de la tension d'attaque VCC, ou autres. A-2. Fonctionnement Les circuits de commande IC11 et IC12 ont une structure identique à celle du circuit de commande IC13 envisagé précédemment. Les bornes de défaut Fo des circuits de commande IC11 à IC13 sont connec- tées les unes aux autres dans le module 100 et seul le circuit de commande IC13 détecte la valeur de tension de la résistance en dérivation R20 dans le module 100, comme représenté sur la figure 1. Par conséquent, lorsqu'un courant anormal circule entre les bornes P et N, la borne de défaut Fo du circuit de commande IC13 émet le signal d'arrêt SFO, qui est appliqué à sont tour aux bornes de défaut Fo des circuits de commande IC11 et IC12. Par conséquent, les circuits de commande IC11et IC12 peuvent respectivement arrêter les transistors 11 et 12 et les transistors 21 et 22, simultanément à l'arrêt des transistors 31 et 32 par le circuit de commande IC13. Dans le module 90 classique décrit en relation avec la figure 8, les bornes de détection de courant CIN1, CIN2 et CIN3 des circuits de commande IC1 à IC3 détectent la tension de la résistance en dérivation R20 et les circuits de commande IC1 à IC3 arrêtent individuellement les signaux de commande appliqués aux transistors 11,12, 21,22, 31 et 32 lorsque le courant de la source d'énergie PS est anormal, et par conséquent les temps exigés pour arrêter les transistors 11,12, 21,22, 31 et 32 peuvent être dispersés si les comparateurs C1 (figure 9) incorporés dans les circuits de commande IC1 à IC3 présentent une dispersion de caractéristiques ou de tension de référence. Au contraire, les circuits de commande IC11 et IC12 conformes à ce mode de réalisation arrêtent respectivement les transistors 11 et 12 et les transistors 21 et 22 avec le signal d'arrêt SFO émis par le circuit de commande IC13, sans utiliser les comparateurs C15, grâce à quoi les transistors 11,12, 21 et 22 peuvent être arrêtés en même temps. Ceci est permis par la fonction d'entrée/sortie des circuits de défaut C10 des circuits de commande IC11 à IC13, qui peuvent non seu- lement émettre, mais également recevoir, le signal d'arrêt SFO. La figure 5 est un diagramme temporel de l'opération d'arrêt des transistors 12,22 et 32 en cas d'anomalie de courant de la source d'énergie PS. En se référant à la figure 5, on note que l'axe horizontal repré- sente le temps (unité arbitraire) et l'axe vertical représente la tension (unité arbitraire). La figure 5 montre en outre des signaux de commande UN, VN et WN pour les transistors du côté du potentiel bas, 12, 22 et 32, provenant respectivement des bornes d'entrée de signal UN, VN et WN, des signaux de commande LOU, LOV et LOW provenant des circuits de commande IC11 à IC13 et respectivement appliqués aux transistors du côté du potentiel bas 12,22 et 32, la tension détectée VSC de la résistance en dérivation R20, et le signal d'arrêt SFO. Comme représenté sur la figure 5, les signaux de commande UN, VN et WN sont appliqués de manière impulsionnelle de façon que leurs fronts avant et arrière, c'est-à-dire leurs périodes à l'état actif et à l'état inactif, coïncident mutuellement, et les signaux de commande LOU, LOV et LOW sont appliqués de manière impulsionnelle sur les fronts avant et arrière des signaux de commande UN, VN et WN. Les fronts avant et arrière des signaux de commande UN, VN et WN et des signaux de commande LOU, LOV et LOW sont mutuellement inversés. Comme représenté sur la figure 5, le signal d'arrêt SFO est maintenu à un niveau déterminé lorsque la tension détectée VSC est 0 V, c'est-à-dire lorsque le fonctionnement normal a lieu, pendant que les signaux de commande LOU, LOV et LOW ne sont pas émis, mais les transistors 12,22 et 32 sont maintenus dans des états d'arrêt jusqu'à ce que la tension détectée VSC retourne à 0 V lorsque la tension détectée VSC est augmentée à cause d'une anomalie, telle qu'un court-circuit entre les bornes P et N. A-3. Fonction/Effet Comme décrit ci-dessus, les circuits de commande IC11 et IC12 peuvent arrêter respectivement les transistors 11 et 12 et les transistors 21 et 22, en même temps que le circuit de commande IC13 arrête les transistors 31 et 32, de façon que les transistors 11,12, 21,22, 31 et 32 puissent être arrêtés en même temps dans le module onduleur 100 conforme au mode de réalisation 1. Par conséquent, une opération de protection peut être effectuée en concordance entre les phases U, V et W, et la fiabilité du module onduleur 100 peut être améliorée. Seuls des conducteurs internes connectant les unes aux autres les bornes de défaut Fo des circuits de commande IC11 à IC13 sont exigés pour cela, et par conséquent le module 100 peut être miniaturisé en réduisant le nombre de conducteurs internes. De plus, lorsque le circuit de détection UV C14 détecte une réduction anormale de la réduction d'attaque VCC, le circuit de défaut C10 peut être activé pour émettre le signal d'arrêt SFO, grâce à quoi les transistors 11,12, 21,22, 31 et 32 peuvent être arrêtés en même temps, également en cas de réduction anormale de la tension d'attaque VCC. B. Mode de réalisation 2 B-1. Structure du dispositif La figure 6 est un schéma synoptique montrant la structure d'un module onduleur 200 ayant un circuit en pont triphasé conforme à un mode de réalisation 2 de la présente invention. En se référant à la figure 6, on note que des circuits de commande IC21, IC22 et IC23 incorporés dans des boîtiers sont conçus pour commander respectivement des jeux de transistors 11et 12, de transistors 21 et 22 et de transistors 31 et 32. Les parties restantes du module onduleur 200 identiques à celles du module onduleur 100 décrit en relation avec la figure 1, sont désignées par les mêmes références numériques, pour omettre une description redondante. Comme représenté sur la figure 6, les circuits de commande IC21 à IC23 ont respectivement des bornes de détection de courant CIN1a et CIN1b, des bornes de détection de courant CIN2a et CIN2b et des bornes de détection de courant CIN3a et CIN3b pour détecter différentes tensions. Les bornes de détection de courant CIN1a, CIN2a et CIN3b sont connectées en commun à une borne de détection de courant CIN du module 200, tandis que les bornes de détection de courant CIN1b, CIN2b et CIN3a ne sont connectées à aucune borne. Les bornes de détection de courant CIN1a, CIN1b, CIN2a, CIN2b, CIN3a et CIN3b détectent des tensions avec la relation CIN1a = CIN2a = CIN3a > CIN1b = CIN2b = CIN3b. En d'autres termes, la borne de détection de courant CIN1 a a une sensibilité plus élevée que la borne de détection de courant CIN1b, la borne de détection de courant CIN2b a une sensibilité plus élevée que la borne de détection de courant CIN2a, et la borne de détection de courant CIN3b a une sensibilité plus élevée que la borne de détection de courant CIN3a En se référant à la figure 7, on va maintenant décrire la structure interne de chacun des circuits de commande IC21 à IC23, en se référant au circuit de commande IC23. Le circuit de commande IC23 est fondamentalement identique au circuit de commande IC13 décrit en référence à la figure 2, et des parties du circuit de commande IC23 identiques à celles du circuit de commande IC13 sont désignées par les mêmes références numériques, pour omettre une description redondante. Lorsque la borne de détection de courant CIN3a détecte la tension VSC d'une résistance en dérivation R20 sur la figure 7, la tension détectée VSC est appliquée à un comparateur C15a, qui compare à son tour la tension VSC avec une tension de référence REFa. Lorsque la borne de détection de courant CIN3b détecte la tension VSC de la résistance en dérivation R20, la tension détectée VSC est appliquée à un comparateur C15b, qui compare à son tour la tension VSC avec une tension de référence REFb. Les signaux de sortie des comparateurs C15a et C15b sont appliqués à un circuit de défaut C10, respectivement par l'intermédiaire de deux circuits NON-OU à deux entrées C16a et C16b. Les circuits NONOU C16a et C16b reçoivent également un signal de sortie d'un circuit de détection UV C14. Une résistance R6a est disposée entre un conducteur connectant l'un à l'autre la borne de détection de courant CIN3a et le comparateur C15a, et un potentiel de masse, tandis qu'une résistance R6b est disposée entre un conducteur connectant l'un à l'autre la borne de détection de courant CIN3b et le comparateur C15b, et le potentiel de masse. D'après la relation indiquée ci-dessus entre les tensions détectées, la tension de référence REFb est évidemment inférieure à la tension de référence REFa. Ainsi, les bornes de détection de courant CIN3a et CIN3b sont respectivement connectées aux comparateurs C15a et C15b, grâce à quoi les tensions détectées, c'est-à-dire les niveaux de sensibilité de détection, peuvent être rendues différentes en fixant les tensions de référence REFa et REFb à des valeurs différentes dans les comparateurs C15a et C15b. B-2. Fonctionnement En se référant à la figure 7, on note que les bornes de détection de courant CIN1a, CIN2a et CIN3b sont connectées en commun à une borne de détection de courant CIN du module 200, et par conséquent il en résulte que les circuits respectifs parmi les circuits de commande IC21 à IC23 détectent la tension de la résistance en dérivation R20, en cas d'apparition d'une anomalie, tandis que le circuit de commande IC23 ayant la borne de détection de courant CIN3b connectée à la borne de détection de courant CIN du module 200 détecte l'anomalie de tension en premier, et les transistors 11,12, 21,22, 31 et 32 peuvent être arrêtés simultanément avec un signal d'arrêt SFO émis par le circuit de commande IC23. Lorsque la différence entre les tensions de référence REFa et REFb est fixée de manière à être plus grande que la dispersion des tensions de référence ou la dispersion du fonctionnement des comparateurs C15a et C15b entre les circuits de commande IC21 à IC23, il est possible d'éviter que les circuits de commande restants IC21 et IC22 détectent une anomalie de tension avant le circuit de commande IC23, ce qui empêche de manière fiable un écart de temps pour arrêter les transistors 11, 12, 21, 22, 31 et 32. B-3. Fonction/Effet Dans le module onduleur 200 conforme au mode de réalisation 2, comme décrit ci-dessus, les circuits de commande IC21 et IC22 peuvent arrêter les transistors 11 et 12 et les transistors 21 et 22 de façon respectivement simultanée à l'arrêt des transistors 31 et 32 par le circuit de commande IC23, grâce à quoi les transistors 11,12, 21,22, 31 et 32 peuvent être arrêtés en même temps. Ainsi, une opération de protection peut être réalisée en concordance entre les phases U, V et W, et la fiabilité du module onduleur 200 peut être améliorée. Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention. REVENDICATIONS 1. Dispositif à semiconducteur, caractérisé en ce qu'il comprend : au moins un jeu de premier et second éléments de commutation (11,12, 21,22, 31,32) fonctionnant de façon complémentaire, interposés en série entre des première et seconde bornes d'alimentation principales (P, N) alimentées avec une tension continue ; moins un circuit de com- mande (IC11, IC12, IC13) attaquant/commandant l'au moins un jeu de premier et second éléments de commutation ; une résistance en dériva- tion (R20) détectant un courant qui circule entre les première et seconde bornes d'alimentation principales; dans lequel l'au moins un circuit de commande comprend : au moins un circuit de détection de courant (C15) détectant une tension générée par un courant circulant vers la résistance en dérivation, et émettant un signal d'anomalie de courant indiquant une anomalie de courant lorsque la tension détectée est supérieure à un niveau déterminé, et un circuit de défaut (C10) recevant le signal d'anomalie de courant émis par l'au moins un circuit de détection de courant et émettant un signal d'arrêt pour arrêter le fonctionnement de l'un au moins des premier et second éléments de commutation ; dans lequel le circuit de défaut a une fonction consistant à émettre le signal d'arrêt vers l'extérieur de l'au moins un circuit de commande, tout en arrêtant également le fonctionnement de l'un au moins des premier et second éléments de commutation sous l'effet d'un signal, identique au signal d'arrêt, provenant de l'extérieur de l'au moins un circuit de commande. 2. Dispositif à semiconducteur selon la revendication 1, caractérisé en ce que l'au moins un circuit de commande comprend en outre : un circuit de détection de tension (C14) détectant une tension d'attaque à l'au moins un circuit de commande, et émettant un signal de réduction de tension indiquant une réduction de tension lorsque ladite tension d'attaque est inférieure à un niveau déterminé, et le circuit de défaut émet le signal d'arrêt lorsque au moins un signal parmi le signal de réduction de tension et le signal d'anomalie de courant est émis. 3. Dispositif à semiconducteur selon la revendication 2, caractérisé en ce que la tension d'attaque est appliquée, également sous la forme d'une tension de commande, à une électrode de commande d'un élément du côté du potentiel bas de l'au moins un jeu de premier et second éléments de commutation (11,12, 21,22, 31,32). 4. Dispositif à semiconducteur selon la revendication 1 ou 2, caractérisé en ce que l'au moins un circuit de détection de courant comprend des premier et second circuits de détection de courant (C15a, C15b), et le premier circuit de détection de courant est réglé à une sensibilité de détection supérieure à celle du second circuit de détection de courant. 5. Dispositif à semiconducteur selon la revendication 1 ou 2, caractérisé en ce qu'il comprend une multiplicité des circuits de commande, et il comprend une multiplicité de jeux des premier et second éléments de commutation (11,12, 21,22, 31,32) en correspondance respectivement avec la multiplicité de circuits de commande, et dans lequel un seul de la multiplicité de circuits de commande détecte la tension de la résistance en dérivation (R20), émet le signal d'arrêt et applique celui-ci au circuit de défaut du circuit de commande restant. 6. Dispositif à semiconducteur selon la revendication 4, caractérisé en ce qu'il comprend une multiplicité des circuits de commande, et il comprend une multiplicité de jeux des premier et second éléments de commutation (11,12, 21,22, 31,32) en correspondance respectivement avec la multiplicité de circuits de commande, et dans lequel un seul de la multiplicité de circuits de commande détecte la tension de la résistance en dérivation (R20) par le premier circuit de détection de courant, tandis que le circuit de commande restant est connecté électriquement à la résistance en dérivation pour détecter la tension de la résistance en dérivation par le second circuit de détection de courant.