Brevet FR2811473A1 — publié le 20020111

Procédé de réalisation de régions isolantes profondes et peu profondes d'un circuit intégré, et circuit intégré correspondant. L'invention concerne les circuits intégrés et plus particulièrement la réalisation des régions isolantes, en particulier pour isoler électriquement des transistors bipolaires réalisés avec des technologies bipolaires et biCMOS, notamment pour des applications radiofréquence. Les tranchées isolantes profondes ("deep trench" en langue anglaise) réalisées tout autour du transistor bipolaire permettent une diminution importante de la capacité collecteur/substrat pour les applications radiofréquence. En effet, la fréquence maximale d'oscillation des transistors est inversement proportionnelle à la racine carrée de cette capacité. Actuellement, les tranchées profondes sont creusées dans le substrat du circuit intégré une fois les transistors MOS et bipolaires réalisés, ce qui permet d'opter pour un remplissage par un matériau isolant qui flue bien dans la tranchée profonde et qui évite les problèmes de contraintes mécaniques du fait que les traitements thermiques élevés nécessaires pour la fabrication des transistors ont déjà été réalisés. Par contre, cette méthode suppose de réaliser les tranchées profondes isolantes à l'extérieur des prises de contact, notamment de la prise de contact de la base, ce qui conduit à des longueurs de tranchées isolantes plus importantes. Il en résulte une plus grande capacité collecteur/substrat et en outre un encombrement plus important du transistor, donc une plus faible intégration. En surface, les transistors bipolaires sont isolés des autres composants par des régions isolantes du type LOCOS selon une dénomination bien connue de l'homme du métier. Ces mêmes régions isolantes du type LOCOS isolent par ailleurs le collecteur extrinsèque de la région de base. Par ailleurs, les transistors MOS sont isolés en surface par des régions isolantes du type tranchées peu profondes ("Shallow Trench Isolation" en langue anglaise). La formation de telles régions isolantes peu profondes nécessite des traitements thermiques à très haute température pour notamment casser les angles des tranchées et éviter ainsi des dislocations dans le silicium de la zone active, ce qui provoquerait alors l'apparition de courant de fuite. Un but de l'invention consiste à réaliser des tranchées isolantes profondes autour des transistors bipolaires en début de process, c'est-à- dire avant la réalisation des transistors, de façon à pouvoir réduire la distance entre ces tranchées isolantes profondes et la zone active des transistors, et réduire ainsi la capacité collecteur/substrat, tout en permettant une meilleure intégration en raison d'un encombrement plus faible. L'invention a encore pour but de proposer un procédé de réalisation de région isolante qui soit parfaitement compatible avec une technologie biCMOS, c'est-à-dire pour la fabrication simultanée de transistors bipolaires et de transistors MOS. A cet égard, l'invention a pour but de permettre la réalisation de régions isolantes mixtes, c'est-à- dire composées de tranchées profondes surmontées par des tranchées peu profondes réalisées également en début de process. L'invention propose donc un procédé de réalisation d'une région isolante au sein d'un substrat d'un circuit intégré comprenant des transistors. Selon une caractéristique générale de l'invention, le procédé comprend, préalablement à la réalisation des transistors, une phase de réalisation au sein du substrat d'une tranchée isolante profonde suivie d'une phase de réalisation au sein du substrat (mais plus en surface) d'une tranchée isolante peu profonde prolongeant la tranchée profonde. La phase de réalisation de la tranchée (ou "surfacique" par abus de langage et par opposition au terme "profond") profonde comporte un tapissage des parois internes de la tranchée par une couche initiale d'oxyde, par exemple du dioxyde de silicium, obtenue par une oxydation thermique rapide et un remplissage de la tranchée par du silicium situé à l'intérieur d'une enveloppe formée d'un matériau isolant, par exemple une couche d'oxyde TEOS. La phase de réalisation de la tranchée peu profonde comporte également un tapissage des parois internes de la tranchée par une couche initiale d'oxyde obtenue par une oxydation thermique rapide et un remplissage par un matériau isolant. L'utilisation d'oxydation thermique rapide (RTO: "Rapid Thermal Oxydation" en langue anglaise) permet ainsi de limiter au maximum le bilan thermique et évite par conséquent la remontée par diffusion des couches enterrées dans le substrat. Par ailleurs, un autre avantage du procédé selon l'invention réside dans la bonne tenue mécanique de la structure obtenue. En effet, l'oxydation thermique rapide permet de casser les angles des tranchées, angles qui constituaient des zones de plus fortes contraintes responsables de l'amorce des dislocations. Par ailleurs, comme on le verra plus en détail ci-après, l'utilisation d'une oxydation thermique rapide permet d'éviter la formation d'une cuvette en bord de la tranchée peu profonde lors des décapages successifs, cuvette qui a pour conséquence la formation d'un transistor parasite au coin de la zone active et qui se traduit par une tension de seuil du transistor globalement réalisé, inhomogène dans toute la zone active car plus élevée au centre de celle-ci qu'au bord, et par conséquent par une augmentation des courants de fuite du transistor global. En outre, le remplissage de la tranchée profonde par un matériau semiconducteur analogue à celui du substrat, par exemple du silicium, en particulier polycristallin, minimise les problèmes de dilatation lors des forts traitements thermiques ultérieurs nécessaires à la réalisation des transistors. L'oxydation thermique rapide est un traitement effectué avantageusement pendant une durée inférieure ou égale à 150 secondes environ et à une température inférieure ou égale à 1150 C. Selon un mode de mise en oeuvre de l'invention, la phase de réalisation de la tranchée profonde comporte: a) une gravure du substrat de façon à aménager une cavité profonde dans le substrat, b) le tapissage des parois internes par la couche initiale d'oxyde thermique, c) le dépôt sur la structure obtenue à l'étape b) d'une deuxième couche isolante destinée à former ladite enveloppe isolante (à l'intérieur de laquelle sera situé le silicium), d) le dépôt sur la structure obtenue à l'étape c) d'une couche de silicium, e) un polissage mécano-chimique de la couche de silicium avec arrêt sur la deuxième couche isolante, f) une gravure de la partie supérieure du silicium présent dans la tranchée jusqu'à atteindre le niveau de la surface supérieure du substrat, g) une gravure partielle de la deuxième couche isolante jusqu'à atteindre une profondeur de gravure sensiblement égale à la profondeur de la future tranchée peu profonde. La phase de réalisation de la tranchée peu profonde comporte, quant à elle, avantageusement a) une gravure de la partie supérieure du substrat de façon à ménager une cavité peu profonde dont le fond se situe approximativement au niveau de l'extrémité de la deuxième couche isolante présente dans la tranchée profonde sous-jacente, b) une désoxydation des parois internes de la cavité, c) le tapissage des parois internes de la cavité par la couche initiale d'oxyde thermique, d) le remplissage de la cavité ainsi tapissée par le matériau isolant, e) un polissage mécano-chimique du matériau isolant. L'invention a également pour objet un circuit intégré comprenant au sein d'un substrat semiconducteur des régions isolantes séparant des transistors. Selon une caractéristique générale de l'invention, l'une au moins de ces régions isolantes comprend une tranchée isolante profonde débouchant dans une tranchée isolante peu profonde remplie d'un matériau isolant, la tranchée profonde comportant du silicium séparé des parois internes de la tranchée par un matériau isolant. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés, sur lesquels: - les figures 1 à 8 illustrent schématiquement les principales étapes d'un mode de mise en oeuvre du procédé selon l'invention; et - la figure 9 illustre schématiquement un transistor bipolaire réalisé sur une zone active entourée par des régions isolantes mixtes (tranchées profondes et tranchées peu profondes) réalisées par un procédé selon l'invention. Sur la figure 1, la référence 1 désigne d'une façon générale un substrat semiconducteur en silicium, par exemple de type P. Sur ce substrat de silicium, on procède à des implantations de couches enterrées 3 et 4, respectivement dopées P+ et N+. Puis, on fait croître par épitaxie une couche 2 formée de silicium N, ayant typiquement une épaisseur de 1 micron. La couche enterrée 4 servira, comme il est classique en la matière, de couche de liaison enterrée entre le puits-collecteur extrinsèque du transistor bipolaire qui sera réalisé ultérieurement, et le collecteur intrinsèque qui se situera au-dessus de la couche 4 dans la couche épitaxiée 2. De même, un transistor bipolaire d'un type de conductivité opposé pourra être réalisé en utilisant la couche enterrée 3. C'est dans ce substrat résultant S (formé du substrat initial 1 surmonté de la couche épitaxiée 2) que va être réalisée tout d'abord une tranchée isolante profonde (deep-trench) destinée à se situer entre les zones enterrées 3 et 4. A cet égard, on forme sur la surface supérieure du substrat S, typiquement par croissance de dioxyde de silicium, une couche sacrificielle d'oxyde ou couche tampon 5. L'épaisseur d'une telle couche, communément appelée par l'homme du métier "Padox", est typiquement de l'ordre de 50 à 200 A, par exemple 70 . On dépose ensuite, sur la couche tampon 5, une couche 6. Cette couche 6 est par exemple formée de nitrure de silicium Si3N4 et est typiquement obtenue par un dépôt chimique en phase vapeur (dépôt CVD). L'épaisseur d'une telle couche est de l'ordre de 100 nm à 200 nm, par exemple 160 nm. On dépose ensuite sur la couche 6 de nitrure de silicium, une couche 7, formant un masque dur, et composée dans l'exemple décrit d'oxyde tétraorthosilicate d'éthyle (TEOS en langue anglaise) ayant par exemple une épaisseur de l'ordre de 300 nm. Le dépôt de cette couche 7 est effectué de façon classique, par exemple par un dépôt CVD. On dépose ensuite, de façon connue en soi, une couche de résine 8 que l'on expose et que l'on développe également de façon connue en soi, de façon à définir les caractéristiques du pourtour de l'ouverture 9 de la future tranchée profonde (l'ouverture 9 du bloc de résine correspond à l'ouverture de la tranchée). Après avoir exposé puis développé le bloc de résine, on effectue une gravure de l'empilement des couches 5, 6 et 7 et une surgravure dans le silicium de la couche 2. De telles opérations de gravure sont classiques et connues en soi. A titre indicatif, les gravures s'effectuent généralement par plasma en utilisant, pour la gravure de l'oxyde TEOS, un plasma formé de C4F8, 02, argon, CO et, en ce qui concerne la couche de nitrure, un plasma formé de CHF3, 02, et d'argon. On retire alors de façon classique et connue en soi le masque de résine 8 (figure 2) et l'on procède à une gravure du substrat S en utilisant la couche 7 d'oxyde TEOS comme masque dur, de façon à ménager dans le substrat une cavité profonde 10 qui formera la future tranchée profonde isolante. Cette gravure, habituellement précédée d'un nettoyage de la structure par de l'HBr, est par exemple typiquement une gravure plasma au temps, utilisant un plasma SF6, HBr, 02. Typiquement, la profondeur de la cavité 10 comptée depuis la surface supérieure du substrat (surface supérieure de la couche 2) est de l'ordre de 5 microns, pour une largeur de l'ordre de 0,8 micron. On procède ensuite à une gravure chimique classique du masque d'oxyde 7 avec arrêt sur la couche de nitrure de silicium 6. On effectue ensuite (figure 3) une oxydation des parois internes de la cavité 10 en utilisant une oxydation thermique rapide, de façon à former une couche de dioxyde de silicium 100 ayant typiquement une épaisseur de l'ordre de 5 nm. Un traitement d'oxydation rapide est déjà connu de l'homme du métier, mais a été jusqu'à présent employé pour la formation des oxydes de grille des transistors MOS. On rappelle ici qu'un traitement du type oxydation thermique rapide consiste en un chauffage par rayonnement (par exemple avec des lampes halogène) dans une chambre adaptée, sous ambiance oxydante (par exemple sous oxygène ou en vapeur d'eau). La température maximale ne dépasse pas 1150 C et est typiquement comprise entre 600 et 1100 C. La durée du chauffage est extrêmement rapide, typiquement comprise entre 15 et 60 secondes, sans dépasser 120 à 150 secondes environ. Par ailleurs, la montée en température et la descente en température dans la chambre doit également être rapide. A titre indicatif, elle peut être de 75 C/seconde avec des plaques semiconductrices de 8 pouces et de 50 C/seconde avec des plaques semiconductrices de 6 pouces de diamètre. Pour l'oxydation des parois internes de la cavité 10, on utilisera une température comprise entre 800 C et 1000 C avec une durée inférieure à la minute. La couche d'oxyde thermique 100 ainsi formée permet d'éviter les fuites de courant le long de la tranchée et permet également d'éviter un quelconque retrait de silicium sous la couche d'oxyde sacrificielle 5. L'utilisation d'un traitement d'oxydation thermique rapide est particulièrement avantageux dans la présente invention, puisqu'il présente un budget thermique beaucoup plus faible que le budget thermique d'un traitement d'oxydation classique effectué dans un four. On évite ainsi la remontée "des couches enterrées 3 et 4" vers la surface du substrat par diffusion. On procède ensuite à un dépôt sur la structure obtenue à l'étape précédente, d'une couche d'oxyde TEOS 101 dans un four. L'épaisseur de cette couche 101 est typiquement de l'ordre de 150 nm. La couche 101 recouvre également la couche 6 de nitrure de silicium. Cette couche 101 contribue également à rendre la tranchée isolante et permet aussi de limiter la capacité de la future tranchée isolante qui sera, comme on va le voir maintenant, remplie de silicium polycristallin. Plus précisément, postérieurement au dépôt de la couche 101, on réalise un dépôt basse température d'une couche de silicium polycristallin 12. Le silicium polycristallin remplit alors l'intérieur de l'enveloppe isolante formée par les parties verticales de la couche 101. L'épaisseur de cette couche 12 est typiquement de l'ordre de 400 nm. On procède ensuite à un polissage mécano-chimique de la couche de polysilicium 12 avec arrêt sur la couche d'oxyde 101. Puis, on effectue une gravure, par exemple une gravure plasma à base de SF6, du polysilicium jusqu'à ramener le niveau du polysilicium 120 présent dans la cavité 10 à peu près au niveau de la surface supérieure du substrat S. On procède ensuite à une gravure chimique classique de la couche 101 jusqu'à atteindre une profondeur de gravure telle que l'extrémité de la couche résiduelle d'oxyde 101 corresponde à peu près à la profondeur de la future tranchée peu profonde. Sur la structure ainsi obtenue et illustrée à la figure 4, on définit, de façon classique, à l'aide d'un bloc de résine 13 (figure 5), l'ouverture 14 correspondant à l'ouverture de la future tranchée peu profonde. Puis, à travers l'ouverture 14, on procède de façon classique à une gravure de la couche de nitrure 6 située dans l'ouverture 14, puis, à une gravure classique du silicium sur une profondeur P de l'ordre de 0,36 micron par exemple, de façon à réaliser, dans le substrat, une cavité surfacique peu profonde 140 prolongeant la tranchée profonde TP précédemment réalisée. On retire ensuite de façon classique la résine 13, puis on procède à une désoxydation ayant pour effet de retirer partiellement en haut de la tranchée profonde TP une partie de la couche d'oxyde thermique 100 et une partie de la couche 101 d'oxyde TEOS. Puis, on procède sur la structure ainsi obtenue, à un autre traitement thermique rapide d'oxydation, typiquement pendant une durée de 1 minute à une température de 1050 C, de façon à former sur les parois de la cavité 140 ainsi que sur l'extrémité supérieure du silicium polycristallin remplissant la tranchée profonde TP, une couche d'oxyde thermique 15. Il convient de noter ici que, lors de ce traitement d'oxydation, l'extrémité supérieure du silicium polycristallin 120 peut se dilater sans réaliser de contrainte en raison du décrochement de la couche d'oxyde TEOS 101. Par ailleurs, le traitement d'oxydation rapide ayant conduit à la formation de la couche de dioxyde de silicium 15 a également pour avantage de casser les angles du silicium en bord de cuvette, ce qui minimise l'amorce de dislocation dans le silicium. Enfin, ce traitement thermique rapide tout en évitant la remontée des couches enterrées, permet d'oxyder une partie de la couche de nitrure de silicium 6. Ceci présente l'avantage de former du dioxyde de silicium à l'extérieur de la cavité 140, donc à l'extérieur de la future tranchée peu profonde. Et, l'homme du métier sait que lors des traitements ultérieurs de désoxydation, au cours de la réalisation des transistors notamment, une partie de cet oxyde sera consommée. Mais, il sera néanmoins possible d'éviter la formation d'une dépression dans la tranchée peu profonde au bord de la zone active du transistor, ce qui évitera la formation d'un transistor parasite au coin de la zone active. Le risque d'apparition d'une telle dépression aurait été plus important en l'absence de la portion d'oxyde 15 à l'extrémité de la couche de nitrure 6 (figure 6). L'épaisseur de la couche d'oxyde 15 est par exemple de l'ordre de nm. On procède ensuite au remplissage de la cavité 140 par un matériau isolant. Plus précisément, ce matériau isolant est composé ici tout d'abord de dioxyde de silicium 16 déposé de façon anisotropique par plasma haute densité dans une chambre à plasma, de façon connue en soi, sur une épaisseur typiquement de l'ordre de 400 à 550 nm. Cet oxyde est moins dense que le dioxyde de silicium obtenu par croissance. On dépose ensuite dans un four, par un dépôt conforme effectué de façon connue en soi, de l'oxyde TEOS 17 sur une épaisseur typiquement de l'ordre de 300 à 500 nm, par exemple 300 nm. Après un recuit de densification, on forme un bloc de résine 18 (figure 7) sur la surface supérieure de l'oxyde 17 et l'on effectue une gravure de cet oxyde en utilisant le bloc de résine comme masque. Après retrait du bloc de résine, on effectue une étape O10 d'aplanissement du matériau isolant en effectuant un polissage mécano- chimique avec arrêt sur la couche de nitrure 6. On effectue enfin un retrait de la couche de nitrure 6, par gravure, connu en soi. Après cette étape de retrait de la couche de nitrure, il est habituel d'effectuer des phases de désoxydation et d'oxydation, notamment une désoxydation conduisant au retrait de la couche d'oxyde sacrificielle 5 ("Padox"), puis à une oxydation du bloc semiconducteur conduisant à la formation, notamment sur les zones actives, d'une couche d'oxyde sacrificielle communément désignée par l'homme du métier sous la dénomination "SACOX". Cette oxydation précède les diverses implantations de dopants, puis une autre désoxydation pour retirer cette couche d'oxyde sacrificielle SACOX avant de former sur des zones actives la couche d'oxyde de grille (pour les transistors MOS) et de réaliser les transistors bipolaires. Ce sont ces étapes de désoxydation qui ont consommé une partie du matériau isolant de la tranchée et qui ont conduit au profil de la tranchée peu profonde TPP illustré sur la figure 8. On remarque que le profil du matériau isolant remplissant la tranchée peu profonde TPP ne comporte pas de dépression par rapport au niveau de la surface supérieure du substrat. Ceci est dû en particulier, comme expliqué ci-avant, à la présence de la partie oxydée de la couche de nitrure 6. Le transistor bipolaire est ensuite réalisé de façon classique et l'on aboutit à titre d'exemple à une structure telle que celle illustrée sur la figure 9. Plus précisément, la couche enterrée 4 est entourée par des régions isolantes formées de tranchées profondes TP débouchant sur des tranchées peu profondes TPP. Par ailleurs, les tranchées peu profondes TPP, ayant été réalisées conjointement aux autres tranchées peu profondes, séparent notamment le collecteur intrinsèque du puits de collecteur extrinsèque déporté sur lequel est réalisée la prise collecteur PC. La base B du transistor bipolaire repose à ses deux extrémités sur deux tranchées peu profondes adjacentes. La prise de base PB est réalisée sur l'extrémité de la base extrinsèque reposant sur la tranchée peu profonde TPP prolongeant la tranchée profonde TP. Enfin, un bloc émetteur E repose sur la base intrinsèque et supporte une prise émetteur PE. L'homme du métier aura ainsi remarqué que la réalisation du transistor postérieurement à la réalisation des tranchées profondes et peu profondes, ont permis, d'une part, de réaliser les tranchées profondes au plus près de la couche enterrée 4 et, d'autre part, de réaliser la prise base PB quasiment au-dessus d'une tranchée profonde TP. L'encombrement du transistor est donc réduit par rapport à un transistor classique qui aurait été réalisé avant la réalisation des tranchées profondes. En effet, dans ce cas, la tranchée profonde, réalisée à fin de process, aurait été décalée latéralement à l'extérieur de la prise base PB, augmentant ainsi la capacité collecteur/substrat ainsi que l'encombrement global du transistor. REVENDICATIONS 1. Procédé de réalisation d'une région isolante au sein du substrat d'un circuit intégré comprenant des transistors, caractérisé par le fait qu'il comprend, préalablement à la réalisation des transistors, une phase de réalisation au sein du substrat d'une tranchée isolante profonde (TP) suivie d'une phase de réalisation au sein du substrat d'une tranchée isolante peu profonde (TPP) prolongeant la tranchée profonde, par le fait que la phase de réalisation de la tranchée profonde comporte un tapissage des parois internes de la tranchée par une couche initiale d'oxyde (100) obtenue par une oxydation thermique rapide et un remplissage de la l0 tranchée par du silicium (120) situé à l'intérieur d'une enveloppe formée d'un matériau isolant (101), et par le fait que la phase de réalisation de la tranchée peu profonde comporte également un tapissage des parois internes de la tranchée par une couche initiale d'oxyde (15) obtenue par une oxydation thermique rapide et un remplissage par un matériau isolant (16, 17). 2. Procédé selon la revendication 1, caractérisé par le fait que l'oxydation thermique rapide est effectuée pendant une durée inférieure ou égale à 150 secondes environ et à une température inférieure à 1150 C. 3. Procédé selon la revendication 1 ou 2, caractérisé par le fait que la phase de réalisation de la tranchée profonde comporte a) une gravure du substrat (S) de façon à ménager une cavité profonde (10) dans le substrat, b) le tapissage des parois internes de la cavité (10) par la couche initiale d'oxyde thermique (100), c) le dépôt sur la structure obtenue à l'étape b) d'une deuxième couche isolante (101), d) le dépôt sur la structure obtenue à l'étape c) d'une couche de silicium (12), e) un polissage mécanochimique de la couche de silicium avec arrêt sur la deuxième couche d'oxyde, f) une gravure de la partie supérieure du silicium présent dans la tranchée jusqu'à atteindre le niveau de la surface supérieure du substrat, g) une gravure partielle de la deuxième couche isolante (101) jusqu'à atteindre une profondeur de gravure sensiblement égale à la profondeur de la tranchée peu profonde. 4. Procédé selon la revendication 3, caractérisé par le fait que la phase de réalisation de la tranchée peu profonde comporte a) une gravure de la partie supérieure du substrat de façon à ménager une cavité peu profonde (140) dont le fond se situe approximativement au niveau de l'extrémité de la deuxième couche isolante (101) présente dans la tranchée profonde sousjacente, b) une désoxydation des parois internes de la cavité (140), c) le tapissage des parois internes de la cavité par la couche initiale d'oxyde thermique (15), d) le remplissage de la cavité ainsi tapissée par le matériau isolant (16, 17), e) un polissage mécano-chimique du matériau isolant (16, 17). 5. Circuit intégré, comprenant au sein d'un substrat des régions isolantes séparant des transistors, caractérisé par le fait que l'une au moins de ces régions isolantes comprend une tranchée isolante profonde (TP) débouchant dans une tranchée isolante peu profonde (TPP) remplie d'un matériau isolant, et par le fait que la tranchée profonde comporte du silicium séparé des parois internes de la tranchée par un matériau. isolant.