Brevet FR2818068A1 — publié le 20020614

La présente invention concerne des circuits de mise en forme de ligne (LBO), et plus particulièrement un circuit numérique de mise en forme de ligne. Quand des signaux sont transmis sur une ligne de transmission, ils se dégradent avec la distance en fonction de l'impédance de la ligne de transmission et des interférences subies. En particulier, des portions d'un signal de fréquence plus élevée se dégradent et s'étalent plus que des portions de fréquence plus faible. Aussi, quand un signal numérique est o transmis sous la forme d'une impulsion parfaitement rectangulaire, il peut être reçu comme un impulsion arrondie et étalée. Typiquement, les impulsions peuvent être reconstituées dans le récepteur et restaurées dans leur forme d'origine en utilisant un égaliseur et d'autres circuits. Cependant, quand des impulsions sont reçues de plusieurs lignes de transmission après avoir circulé sur des distances différentes ou sur des lignes d'impédances différentes, l'amplitude de dégradation de chaque impulsion peut varier. En conséquence, une technique utilisée pour compenser cette dégradation consiste à employer un dispositif de mise en forme de ligne au niveau de l'émetteur pour déformer d'avance le signal émis sur les lignes de transmission à impédance plus ou moins grande, de sorte que, à la réception par un récepteur ou un répéteur, les impulsions envoyées sur des lignes de transmission de longueurs ou d'impédances différentes présentent un niveau équivalent de dégradation. Typiquement, un dispositif de mise en forme de ligne a plusieurs réglages pour quatre niveaux différents de signal correspondant à des niveaux différents de dégradation. Ces niveaux sont 0, 7,5, 15 ou 22 dB. Typiquement, le dispositif de mise en forme en ligne est un circuit analogique tel qu'une combinaison résistance- condensateur (RC) ou un circuit plus complexe. Des exemples de dispositif de mise en forme en ligne sont décrits, par exemple, dans les brevets américains n 4 785 265 et 4 964 116. La présente invention fournit un dispositif numérique de mise en forme en ligne dans lequel des versions numérisées des formes d'onde souhaitées sont stockées dans une mémoire. Un circuit de sélection permet la sélection de certaines desdites formes d'onde correspondant à une valeur prévue de dégradation de signal sur une ligne de transmission. Un convertisseur numérique-analogique convertit ces formes d'onde prédéterminées en des formes d'onde analogiques en vue de leur transmission. Dans un mode de réalisation préféré, des formes d'onde numérisées sont prévues pour plusieurs niveaux de dégradation (par exemple 7,5, 15 ou 22 dB). Pour chacune de ces formes d'onde numérisées, des portions multiples pouvant être adressées individuellement sont prévues. Etant donné que la dégradation d'une forme d'onde l'amène à chevaucher des formes d'onde adjacentes, les formes d'onde numérisées sont combinées pour inclure les portions de chevauchement des formes d'onde précédentes. Les données de sortie sont retardées plusieurs fois pour fournir divers signaux de sélection (1 ou 0) à un circuit de déclenchement qui fournit la portion appropriée d'impulsion (ou la masque pour un 0) à des additionneurs numériques. Les sorties des additionneurs sont envoyées à un convertisseur numérique-analogique pour obtenir le signal combiné de sortie. Pour mieux comprendre la nature et les avantages de la présente invention, on se référera à la description détaillée qui suit de l'invention, se référant aux dessins joints donnés uniquement à titre d'exemple et non limitatifs. La fig. 1 est un diagramme synoptique d'un circuit numérique de mise en forme de ligne selon un mode de réalisation de l'invention. La fig. 2 est un diagramme synoptique plus détaillé d'un mode de réalisation d'un circuit de mémoire à lecture seule (ROM) pour un quart d'impulsion représenté à la fig. 1. La fig. 3 est un chronogramme représentant la combinaison de plusieurs formes d'onde selon le circuit de la fig. 1. La fig. 1 représente quatre mémoires à lecture seule (ROM) 12, 14, 16, 18. En variante, ces mémoires peuvent être des portions d'une mémoire ROM unique, ou d'une mémoire ROM programmable (PROM) ou d'un autre type de mémoire. Les quatre portions correspondent à des portions d'une forme d'onde 20 donnée à titre d'exemple et représentée à la fig. 3. La forme d'onde 20 a une première portion 22, une deuxième portion 24, une troisième portion 26 et une quatrième portion 28 situées respectivement dans des intervalles de temps n 1, 2, 3 et 4. La fig. 1 représente un exemple du fonctionnement de l'invention pour une combinaison particulière de bits. Un deuxième bit égal à zéro ne produit aucune impulsion, et en conséquence une forme d'onde 30 de valeur nulle est produite. Un troisième bit de données est égal à un, et produit une forme d'onde ayant des portions 32, 33, 34 et 35. Ce troisième bit de données est inversé selon un mode de réalisation dans lequel un procédé d'inversion bipolaire alternée est utilisé qui sera décrit ci-dessous. Un quatrième bit est aussi égal à un et produit une quatrième forme d'onde ayant des portions 36, 37, 38 et 39. s Comme on peut le voir, dans l'intervalle de temps n 1, seule la portion 22 d'impulsion est présente. Dans un deuxième intervalle de temps, la portion 24 d'impulsion est combinée à la valeur nulle de l'impulsion 30. Dans le troisième intervalle de temps, la portion 26 d'impulsion est combinée avec le niveau 0 zéro de la forme d'onde 30 ainsi qu'avec la portion 32 d'une impulsion correspondant au bit suivant égal à un. Finalement, dans l'intervalle de temps n 4, la portion 28 est combinée à la portion 33 de la deuxième impulsion de bit égale à un et à la portion 36 de la troisième impulsion de bit égale à un. Toutes les impulsions égales à un de la fig. 3 seraient identiques (ou inversées), mais décalées dans le temps, et correspondraient à une quantité particulière de dégradation qui peut être exprimée en décibels. En revenant à la fig. 1, les quatre mémoires ROM 12 à 18 contiendraient les autres portions 22, 24, 26 et 28 d'une impulsion. L'impulsion particulière est sélectionnée par un registre 38 de configuration qui enVoie deux bits aux différentes mémoires ROM, sélectionnant une impulsion correspondant à la quantité appropriée de décibels de dégradation. Chacune des sélections possibles a quatre quarts différents, ou portions, qui sont stockés dans les différents mémoires ROM. Un compteur 40 sélectionne séquentiellement, en fonction des cadences d'échantillonnage, les différents échantillons de chaque portion de l'impulsion. En se référant de nouveau à la fig. 3, dans un mode de réalisation cette sélection comprend huit échantillons indiqués par des lignes 40. Les bits de données eux-mêmes (1011 dans l'exemple de la fig. 3) sont fournis sur une ligne 44 à la fig. 1. Chacun des bits est retardé par des éléments 46, 48 et 50 à retard. Les bits de données ainsi que les trois bits précédents de données soumis au retard sont envoyés à des circuits 52, 54, 56 et 58 de sélection. Les circuits de sélection sont représentés comme des multiplieurs dans lesquels le bit de données peut être multiplié par la sortie pour lui permettre soit d'être transmis tel quel, soit de fournir une valeur nulle. Si les données sont égales à zéro, le multiplieur annulera la sortie d'impulsion et donnera une forme d'onde nulle 30 comme le représente la fig. 3. Si le bit de données est égal à un, le multiplieur laissera simplement passer l'impulsion numérisée vers la sortie du circuit de sélection. Comme le savent les personnes qualifiées en la matière, un tel circuit multiplieur peut être réalisé sous la forme d'une porte logique unique o le bit de données fournit une entrée de commande. Les retards correspondent à la largeur d'une impulsion, qui correspond aussi au fait que le compteur 40 compte séquentiellement jusqu'à huit bits avant de recommencer un comptage pour la portion suivante d'impulsion. Les sorties des circuits de sélection sont envoyées à des additionneurs 60 et 62 qui combinent chacun deux formes d'onde. Les sorties des deux additionneurs sont envoyées à un troisième additionneur 64 pour obtenir une combinaison des quatre formes d'onde numérisées. Ce signal composite est alors envoyée à un convertisseur numérique-analogique 66, dont la sortie est envoyée à la ligne de transmission. Comme on peut le voir, le dispositif de mise en forme de ligne à commande numérique synthétise la forme d'onde directement, au lieu de faire passer les bits de données dans un circuit analogique comme dans l'art antérieur. Ceci élimine le besoin de prévoir une résistance et un condensateur sur une pastille pour réaliser un circuit de mise en forme. Au contraire, la sortie est produite entièrement sous une forme numérique et est alors envoyée à un convertisseur numérique- analogique. Dans le mode de réalisation utilisé pour un dispositif T1/E1, l'émission est +V, 0 et -V en utilisant l'inversion bipolaire alternée. Chaque symbole est alors représenté par deux bits: TP TN Sortie 0 0 0 1 0 +V 0 1 -V Dans ce mode de réalisation, les mémoires ROM stockent en réalité à la fois la portion positive et la portion négative de la forme d'onde. La fig. 2 représente plus en détail l'une des mémoires ROM de la fig. 1 pour montrer ce mode de réalisation. En particulier, la mémoire ROM 70 de la fig. 2 fournit à la fois une sortie positive et une sortie négative. Un multiplexeur 72 sélectionne soit la forme d'onde négative, soit celle positive, soit une entrée égale à zéro. Les données sur une ligne 44 ont donc 2 bits de largeur dans ce mode de réalisation. Comme le comprendront les personnes qualifiées en la matière, la présente invention peut être mises en oeuvre sous d'autres formes spécifiques sans s'écarter de ses caractéristiques essentielles. Par exemple, soit quatre mémoires ROM pourraient être utilisées, soit une mémoire ROM unique ou une autre mémoire ayant plusieurs emplacements pour stocker les différentes portions d'une impulsion. Le circuit de retard peut être réalisé de nombreuses manières différentes, telles que sous la forme d'un registre à décalage qui reçoit un signal d'horloge chaque fois que le compteur avance. Au lieu d'utiliser un registre de configuration, des lignes de sélection pourraient être prévues à la sortie d'une pastille, ou bien des mémoires PROM à fusibles ou d'autres dispositifs de sélection pourraient être utilisés. En conséquence, la description précédente est destinée à servir d'illustration, mais n'est pas limitative de la portée de l'invention telle qu'elle est définie dans les revendications jointes. REVENDICATIONS 1. Circuit numérique de mise en forme de ligne, comprenant: une mémoire (12, 14, 16, 18) stockant une pluralité de formes d'onde numérisées; un circuit de sélection (52, 54, 56 et 58), couplé à ladite mémoire, pour sélectionner certaines desdites formes d'onde correspondant à une valeur prévue de dégradation de signal sur une ligne de transmission; et un convertisseur numérique-analogique (66) pour convertir lesdites certaines desdites formes d'onde numérisées en des formes d'onde analogiques pour leur transmission. 2. Circuit selon la revendication 1, caractérisé en ce qu'il comprend en outre: un compteur (40) dont une sortie est couplée à des entrées de ladite mémoire (12, 14, 16, 18) pour sélectionner séquentiellement plusieurs échantillons desdites formes d'onde numérisées pendant une période. 3. Circuit selon la revendication 1, caractérisé en ce que ladite mémoire (12, 14, 16, 18) comprend une mémoire à lecture seule (mémoire ROM). 4. Circuit selon la revendication 1, caractérisé en ce qu'il comprend en outre: un circuit de combinaison (60, 62, 64) couplé entre ladite mémoire (12, 14, 16, 18) et ledit convertisseur numérique- analogique (66) pour combiner une portion d'une forme d'onde numérisée actuelle avec une portion d'au moins une forme d'onde numérisée précédente. 5. Circuit selon la revendication 4, caractérisé en ce que ledit circuit de combinaison comprend au moins un élément à retard (46, 48, 50) pour retarder une sortie de ladite mémoire (12, 14, 16, 18) pour ladite forme d'onde numérisée précédente afin de la combiner avec ladite forme d'onde numérisée actuelle. 6. Circuit selon la revendication 5, caractérisé en ce que ledit élément à retard (46, 48, 50) retarde un bit de données, et que le circuit comprend en outre un circuit pour déclencher une portion de ladite forme d'onde numérisée dans ladite mémoire (12, 14, 16, 18) en se basant sur une valeur dudit bit de données. 7. Circuit selon la revendication 4, caractérisé en ce que ledit circuit de combinaison (60, 62, 64) combine une portion d'une forme d'onde actuelle avec des portions de trois formes d'onde précédentes. 8. Circuit numérique de mise en forme de ligne, comprenant: une mémoire (12, 14, 16, 18) stockant une pluralité de formes d'onde numérisées; un circuit de sélection (52, 54, 56 et 58), couplé à ladite mémoire, pour sélectionner certaines desdites formes d'onde correspondant à une valeur prévue de dégradation de signal sur une ligne de transmission; un convertisseur numérique-analogique (66) pour convertir lesdites certaines desdites formes d'onde numérisées en des formes d'onde analogiques pour leur transmission; un compteur (40) dont une sortie est couplée à des entrées de ladite mémoire (12, 14, 16, 18) pour sélectionner séquentiellement plusieurs échantillons desdites formes d'onde numérisées pendant une période; et un circuit de combinaison (60, 62, 64) couplé entre ladite mémoire (12, 14, 16, 18) et ledit convertisseur numérique- analogique (66) pour combiner une portion d'une forme d'onde numérisée actuelle avec une portion d'au moins une forme d'onde numérisée précédente. 9. Circuit numérique de mise en forme de ligne, comprenant: une mémoire (12, 14, 16, 18) stockant une pluralité de formes d'onde numérisées correspondant à diverses valeurs prévues de dégradation de signal sur une ligne de transmission, chacune desdites formes d'onde numérisées ayant une pluralité de portions pouvant être adressées séparément; une ligne de données couplée à une pluralité d'éléments à retard en série; une pluralité de circuits de déclenchement ayant une première entrée couplée à l'une desdites lignes de données et à une sortie de chacun desdits éléments à retard, et une deuxième entrée couplée à une sortie de ladite mémoire (12, 14, 16, 18) pour une desdites portions pouvant être adressées séparément; un circuit de combinaison (60, 62, 64) ayant des entrées couplées à des sorties desdits circuits de déclenchement pour combiner plusieurs desdites portions pouvant être adressées séparément; un convertisseur numérique-analogique (66) couplé à une sortie dudit circuit de combinaison (60, 62, 64); une entrée de configuration, couplée à ladite mémoire (12, 14, 16, 18), pour sélectionner l'une souhaitée desdites formes d'onde numérisées; et un compteur (40) couplée à ladite mémoire (12, 14, 16, 18) pour sélectionner séquentiellement une pluralité de valeurs numérisées pour lesdites portions pouvant être adressées séparément. 10. Circuit selon la revendication 9, caractérisé en ce que ladite mémoire est une mémoire à lecture seule. 11. Circuit selon la revendication 9, caractérisé en ce que ladite mémoire comprend une pluralité de mémoires (12, 14, 16, 18). 12. Circuit selon la revendication 9, caractérisé en ce que lesdits circuits de déclenchement comprennent des circuits multiplieurs. 13. Circuit selon la revendication 9, caractérisé en ce que lesdits circuits de déclenchement comprennent des circuits sélecteurs.