Brevet FR2807208A1 — publié le 20011005

Dispositif semi-conducteur de mémoire non volatile et proce de fabrication correspondant. L'invention concerne les circuits intégrés, plus particulièrement les dispositifs semi-conducteurs de mémoires non volatiles, tout particulièrement en technologie CMOS, et leur procédé de fabrication. mémoires non volatiles utilisent le principe du stockage des charges sur une grille flottante, c'est-à-dire une grille non connectée à l'extérieur, et le mode d'injection ou d'effacement de ces charges dépend du type de mémoire considéré. Dans tous les cas, le potentiel de commande sur la grille flottante est induit une grille de commande couplée de façon capacitive. Les charges peuvent être injectées ou effacées de nombreuses fois sans dommage notable pour la structure. Quand ces charges sont mémorisées sur la grille flottante, elles peuvent y rester très longtemps (aux courants de fuite près) sans être altérées. Le stockage est dit "non volatil". Parmi les mémoires non volatiles, on peut notamment citer les mémoires mortes électriquement programmables (EPROM: Erasable and Programmable Read Only Memory) ou encore les mémoires mortes électriquement effaçables et programmables (EEPROM : Electrically Erasable Programmable Read Only Memory) ou bien encore les mémoires dites "Flash EPROM" ou "Flash EEPROM". En fonction du type de mémoire non volatile, on introduit des charges dans la grille flottante, soit par injection de porteurs chauds du canal du transistor, soit en forçant une conduction à travers l'oxyde. Ceci modifie la tension de seuil du transistor. Pour décharger la grille flottante, c'est-à-dire pour effacer le contenu de la mémoire, on utilise soit une illumination par rayonnement ultraviolet (mémoire EPROM), ce qui rend l'oxyde conducteur, soit une décharge par effet tunnel. Classiquement, comme illustré sur la figure 1 qui représente un point mémoire non volatil selon l'art antérieur, le dispositif de mémoire MMA comporte au-dessus de la surface supérieure SSP du substrat SB deux niveaux de polysilicium PLI PL2 formant respectivement la grille flottante GF et la grille de commande GC du dispositif de mémoire. La grille flottante GF est électriquement isolée des régions de source S, de drain D et de canal RC par une première couche d'oxyde OXI. La grille flottante et la grille de commande sont mutuellement électriquement isolées par une deuxième couche d'oxyde OX2. Des régions latérales isolantes ou espaceurs ESP complètent l'isolement électrique des deux grilles, et notamment celui de la grille flottante GF. La nécessité d'utiliser une technologie à double niveau de polysilicium présente des inconvénients, notamment en vue d'une intégration aisée d'un tel point mémoire dans une structure plus complexe en technologie CMOS. L'invention vise à remédier à cet inconvénient. Un but de l'invention est proposer un dispositif de mémoire non volatile n'utilisant qu'un seul niveau de polysilicium au-dessus de la surface du substrat. L'invention propose donc un dispositif semiconducteur de mémoire non volatile, comprenant substrat semiconducteur à base de silicium contenant une région de source et une région de drain, une grille de commande et une grille flottante. Selon une caractéristique générale de l'invention, la grille flottante s'étend entre les régions de source et de drain formées dans le substrat, et la grille de commande est située au-dessus de la grille flottante en saillie par rapport aux régions de source et de drain. En d'autres termes, alors que dans l'art antérieur la grille flottante est en saillie par rapport aux régions de source et de drain, elle est ici "enterrée" dans le substrat, ce qui nécessite l'utilisation que d'un seul niveau de polysilicium au-dessus de la sui-face supérieure du substrat, de façon à former la grille de commande. Selon un mode de réalisation de l'invention, le substrat comporte une partie inférieure située sous les régions de drain et de source, une région de canal située au-dessus de la partie inférieure du substrat entre les régions drain et de source. La grille flottante est formée d'une région semiconductrice surdopée par rapport à la région de canal située au- dessus de la region de canal et isolée de cette région de canal et des régions de source et de drain par une couche isolante. Selon un autre mode de réalisation de l'invention, le dispositif de mémoire non volatile comporte par ailleurs une couche isolante supplémentaire disposée entre la région de canal et la partie inférieure du substrat. Ainsi, dans ce mode de réalisation, le canal du transistor MOS est délimité par deux régions isolantes, ce qui permet d'obtenir canaux fins et bornés, ce qui leur confie notamment une grande robustesse vis-à- vis des inconvénients liés aux effets des canaux courts. Outre le fait que la grille flottante est enterrée par rapport à la surface initiale de la plaque de silicium, elle est avantageusement monocristalline. Selon un mode de réalisation, la grille flottante peut etre plus longue que grille de commande dans la direction du canal, alors qu'elle est limitée, dans la direction perpendiculaire, à la largeur de la zone active, ce n'est pas le cas de la grille de commande. L'invention a également pour objet un procédé de fabrication d'un dispositif semiconducteur de mémoire non volatile, comprenant : - la formation, sur un substrat initial de silicium entouré d'une région périphérique isolante, d'une première couche d'un matériau sélectivement éliminable par rapport au silicium (par exemple un alliage de silicium germanium), - formation sur ladite première couche, d'une deuxième couche silicium surdopée (par exemple in-situ ou bien par implantation) par rapport au substrat initial, formation d'une couche d'oxyde de grille sur deuxième couche, formation sur l'oxyde de grille d'une grille commande s'appuyant ses deux extrémités opposées sur la région périphérique isolante, - gravure le long de deux flancs opposés de la grille, de la couche d'oxyde de grille, de la deuxième couche, de la première couche et d'une partie supérieure du substrat initial de façon à former des évidements, une gravure sélective de la première couche de façon à former un tunnel entre la deuxième couche et le substrat initial, une étape d'isolation de la deuxième couche comportant la formation d'une couche isolante sur les parois de la deuxième couche et dans une partie au moins du tunnel, - le comblement des évidements par du silicium, et la formation des régions de source et de drain dans les évidements comblés, de part et d'autre de la deuxième couche forme une grille flottante. Selon un mode de mise en oeuvre du procédé selon l'invention, l'étape d'isolation peut comporter un enrobage des parois du tunnel par la couche isolante, l'intérieur du tunnel étant vide. En variante, l'étape d'isolation peut comporter un remplissage complet tunnel par la couche isolante. Quelle que soit la variante mise en oeuvre, l'étape d'isolation peut comporter également la formation de la couche isolante dans fond des évidements. Dans ce cas, on retire la partie de la couche isolante formée dans le fond des évidements avant de combler les évidements le silicium. peut retirer la partie de la couche isolante formée dans fond des évidements par une gravure anisotrope ou bien par une gravure chimique en bain humide. est également avantageux, avant d'effectuer l'oxydation du tunnel, d'effectuer une implantation du fond des évidements avec des ions choisis, exemple de l'azote, de façon à retarder l'oxydation du silicium, et obtenir ainsi après l'étape d'isolation une couche isolante plus fine dans le fond des évidements qu'à l'intérieur du tunnel. Ainsi, on pourra, après l'étape d'isolation, conserver une couche isolante sur la paroi inférieure du tunnel, ce qui permettra d'obtenir en final un point mémoire dont le canal est limité par deux couches d'oxyde. Selon un mode de mise en oeuvre du procédé selon l'invention, dans l'étape de comblement des évidements, on fait croître le silicium par épitaxie sélective, le silicium comblant alors également éventuellement l'intérieur du tunnel (pour le cas oÙ le tunnel n'a pas été complètement rempli de l'oxyde). D'autres avantages et caractéristiques de l'invention apparaitront à l'examen de la description détaillée de modes réalisation et de mises en oeuvre, nullement limitatifs, et des dessins annexés, sur lesquels : _ la figure 1, déjà décrite, illustre très schématiquement un point mémoire non volatile selon l'art antérieur; les figures 2 et 3 illustrent très schématiquement deux modes de réalisation d'un dispositif de mémoire non volatile selon l'invention; les figures 4, 5a, 5b, 6a, 6b, 7a et 8a illustrent schématiquement les principales étapes initiales d'un procédé de fabrication selon l'invention; les figures 9 à 11 illustrent les principales étapes finales d'une première variante d'un procédé selon l'invention; les figures 12 à 14 illustrent schématiquement principales étapes finales d'une deuxième variante d'un procédé selon l'invention; et les figures 15 à 17 illustrent très schématiquement les principales étapes finales d'une troisième variante d'un procédé selon l'invention. la figure 2, la référence MMB désigne un premier mode de réalisation d'un dispositif de mémoire non volatile comportant une grille flottante GF "enterrée" dans un substrat SB. Cette grille flottante GF est formée d'une couche de silicium PSI et est isolée de la region de canal sous-jacente RC ainsi que des régions de source et de drain S et D par une couche isolante OXI, par exemple formée de Si02. Cette grille flottante GF s'étend, entre les régions de source et de drain qui sont formées dans le substrat, sous la surface supérieure SSP du substrat SB. Par ailleurs, la grille flottante GF est isolée de la grille de commande GC par un deuxième oxyde grille OX2. Cette grille de commande est flanquée de deux espaceurs ESP et est en saillie par rapport aux régions de source et de drain. L'homme du métier aura donc noté que la structure selon l'invention ne nécessite qu'un seul niveau de polysilicium PL au-dessus du substrat. La figure 3 illustre une autre variante de réalisation d'un dispositif de mémoire selon l'invention MMC. La seule différence entre le dispositif MMC et le dispositif MMB de la figure 2 réside dans le fait que la région de canal RC du dispositif MMC est cette fois-ci non seulement limitée dans sa partie supérieure par l'oxyde OXI, mais est également limitée dans sa partie inférieure par une couche isolante supplémentaire OX3. On obtient donc un canal très fin et particulièrement robuste vis-à- vis des effets des canaux courts. On va maintenant décrire plus en détail, en se référant aux figures 4 et suivantes, des modes de mise en oeuvre d'un procédé de fabrication selon l'invention permettant d'obtenir l'une ou l'autre des deux variantes illustrées sur les figures 2 et 3. La figure 4 illustre très schématiquement une vue de dessus partielle d'un dispositif de mémoire selon l'invention. Cette figure 4 illustre notamment une plaquette semiconductrice PQ au sein laquelle on a réalisé, de façon classique et connue en soi, une région périphérique isolante BX, par exemple par un procédé d'isolation par tranchées connu par l'homme du métier sous la dénomination STI (Shallow Trench Isolation). Cette zone périphérique isolante BX délimite ainsi zone de silicium formant un substrat dit "initial" SBI, au sein duquel on va réaliser la structure mémoire selon l'invention. Sur la figure 4, on a également représenté en vue de dessus la grille de commande GC. Dans les figures 5 et suivantes, le suffixe "a" affecté à ces figures désignera une coupe selon la ligne A-A de la figure 4, tandis qu'un suffixe "b" affecté une figure représentera une coupe longitudinale selon la ligne B-B de la figure 4. Comme le montrent les figures 5a et 5b, on commence par déposer successivement, par épitaxie sélective (par exemple par dépôt chimique en phase vapeur), sur le substrat SBI, une couche d'un matériau 1 sélectivement éliminable par rapport au silicium, ayant une épaisseur généralement comprise entre 1 et 50 nm, puis une couche de silicium 2 ayant une épaisseur comprise par exemple entre 1 et 50 nm. Le caractère sélectif de Fépitaxie signifie que les matériaux 1 et ne croissent que sur le substrat initial SBI et non sur la zone périphérique isolante M. Le matériau sélectivement éliminable par rapport au silicium peut être tout matériau qui, de préférence, assure une continuité, de maille avec le silicium du substrat au cours de l'épitaxie, tel que par exemple un alliage Si 1 -,Gex avec O 1. Les alliages Si 1 -xGex sont recommandés car sont aisément éliminables sélectivement, soit au moyen d'une chimie oxydante bien connue (telle qu'une solution 40 ml HN0370% + 20 ml H202 + n-fl HF 0,5%), soit d'une attaque plasma isotrope. De préférence, on utilisera des alliages Sil-xGex (O On peut également utiliser des alliages Si 1-.-YGexc y (O à l'élimination sélective mais induisent moins de contrainte avec les couches de silicium. On forme ensuite, de manière classique, comme le montrent les figures 6a et 6b, une couche d'oxyde de grille 3 (par exemple Si02), Puis sur cette couche d'oxyde de grille, une couche de polysilicium PL que l'on grave de façon classique et connue de façon à former la region active de la grille de commande GC. On forme également de façon classique sur les flancs de la couche de polysilicium PL des espaceurs par exemple en nitrure de silicium Si3N4. Il convient de noter ici que, alors que la zone polysilicium PL forme la grille de commande, c'est dans la couche de silicium 2 que l'on va réaliser la future grille flottante de la structure mémoire selon l'invention. Aussi, cette couche de silicium épitaxiale doit être fortement dopée (soit in situ, soit par implantation). A titre indicatif on réalisera ce dopage de façon à obtenir une concentration de dopant l'ordre de 1020 3 at./cm A partir de la structure illustrée sur les figures et 6b, on grave, comme le montre la figure 7a, par exemple au moyen d'un plasma, la couche d'oxyde de grille 3, la couche de silicium 2, la couche du matériau sélectivement éliminable 1 et une partie supérieure du substrat initial SBI en silicium, de chaque côté des espaceurs ESP, de manière former deux évidements EVD. La portion restante de la couche d'oxyde 3 va former l'oxyde de grille OX2 du point mémoire, tandis que la portion restante de la couche de silicium 2 forme un bloc de silicium monocristallin PSI qui va former la future grille flottante du point mémoire. Enfin, la référence 10 désigne la portion restante de la couche du matériau sélectivement éliminable, par exemple du silicium-germanium. On procède ensuite à une élimination sélective du matériau de la couche 10, par exemple au moyen de la chimie oxydante indiquée ci- dessus. On forme ainsi, comme illustré sur la figure 8a, un tunnel TNL en lieu et place de la couche 10. Il convient de noter ici que le bloc de silicium PSI adhère à l'oxyde de grille OX2 ainsi qu'à la surface inférieure du bloc de polysilicium PL de la grille de commande GC qui, par ailleurs, repose à ses deux extrémités sur la région périphérique isolante Sur la figure 8a, on a représenté les évidements ayant un fond situé en dessous du tunnel TNIL. Ceci étant, la profondeur des évidements est sans importance pour l'invention, pour autant qu'elle soit suffisante pour permettre le dégagement de la couche 10 en vue de son élimination ultérieure. D'ailleurs, sur les figures 9 et suivantes, on a représenté en particulier à des fins de simplification de ces figures, le fond des évidements EVD dans le prolongement de la paroi inférieure du tunnel TNIL. On va maintenant décrire, en se référant plus particulièrement aux figures 9 à 11, une première variante de mise en oeuvre du procédé selon l'invention, permettant d'aboutir à une structure de dispositif mémoire conforme à celle illustrée sur la figure 2. A cet égard, on procède tout d'abord comme illustré sur la figure 9, une oxydation du tunnel TNL. On suppose, dans le cas de la figure 9, que l'épaisseur de la couche d'oxyde ainsi que la hauteur du tunnel TNL ont été choisies de façon à remplir complètement le tunnel TN-L par l'isolant. Cette couche isolante, qui peut être par exemple du dioxyde de silicium, est obtenue par exemple par oxydation thermique. La couche isolante 20 ainsi formée comporte une partie 202 située dans le tunnel TNL, une partie 201 située dans le fond des évidements EVD, ainsi qu'une partie 200 située sur les flancs verticaux du bloc de silicium monocristallin PSI. A cet égard, il convient noter que l'épaisseur de la couche d'oxyde 200 est plus grande que l'épaisseur de la couche d'oxyde 201 qui croît sur le fond des évidements. Cette épaisseur plus importante de la couche 200 est en effet due à une croissance d'oxyde sur un matériau fortement dopé. On procède alors (figure 10), par exemple à une gravure plasma anisotrope de façon à retirer la couche isolante d'oxyde au fond des évidements EVD. Il convient de noter ici que cette gravure plasma anisotrope ne provoque pas le retrait de la couche d'oxyde 202 située dans le tunnel puisque l'intérieur du tunnel est abrite de la gravure plasma. Par ailleurs, même si l'épaisseur de la couche d'oxyde 203 située sur les flancs du bloc PSI a diminué après la gravure anisotrope, il subsiste encore de l'oxyde en raison de l'épaisseur de la couche 200 initialement plus importante que celle de la couche 201. On voit donc, sur la figure 10, que le bloc de silicium monocristallin PSI qui va former la future grille flottante GF est totalement isolé du substrat SBI, et également de la grille de commande par l'oxyde de grille OX2. La désoxydation des fonds des évidements aurait pu être effectuée par une gravure chimique en bain humide classique, en lieu et place d'une gravure plasma anisotrope. Là encore, on obtiendrait la configuration illustrée sur la figure 10 en raison de l'épaisseur d'oxyde plus importante au contact du bloc de silicium monocristallin PSI surdopé. L'étape suivante consiste, comme illustré sur la figure 11, à faire croître du silicium dans les évidements en utilisant un procédé classique d'épitaxie sélective. Ce silicium épitaxial remonte alors jusqu'aux expaceurs et enrobe le pavé de silicium monocristallin PSI. L'implantation des jonctions source et drain de part et d'autre des espaceurs de la grille de commande complète alors le procédé de fabrication et permet d'obtenir une structure du type de celle illustrée sur la figure 2. Les étapes suivantes du procédé de fabrication, telles que la siliciuration des zones de source, drain et grille de commande, sont analogues à celles d'un procédé classique CMOS. Il convient de noter ici que sur la figure 11, le substrat SBI et le silicium épitaxial ZSE forment ensemble le substrat SB dans lequel s'étend la grille flottante PSI isolée de la région de canal sous-jacente et des zones de drain et de source par l'oxyde OXI. Sur la figure 12, on a illustré une étape d'oxydation du tunnel TNL conduisant uniquement à un enrobage des parois du tunnel, la partie restante intérieure du tunnel TNL étant vide. Plus précisément, comme illustré sur figure 12, la couche d'oxyde croît thermiquement sur le bloc monocristallin PSI et sur le substrat initial SBI. Comme expliqué ci- avant, l'épaisseur de la couche d'oxyde 301 ayant crû sur le substrat initial SBI est moins importante que l'épaisseur des couches 300 et 302 d'oxyde ayant crû contact du silicium fortement dopé PSI. Une désoxydation des fonds des évidements EVD par une chimie humide conduit alors à la structure illustrée sur la figure 13, sur laquelle le bloc de silicium PSI reste entouré de couches isolantes d'oxyde 303 et toutefois moins épaisses que les couches initiales 300 et 302. Par contre, les évidements EVD ont été totalement désoxydés, ainsi que la paroi inférieure du tunnel. L'étape suivante est analogue à celle qui a été décrite référence à la figure 11. Plus précisément, comme illustré sur la figure 14, on procède à une croissance de silicium dans les évidements EVD, de façon à obtenir des zones de silicium épitaxiales ZSE qui complètent le substrat SBI pour venir, d'une part, enrober le bloc de silicium PSI isolé par l'oxyde OX 1 et, pour, d'autre part, venir pénétrer dans le tunnel TNL. Là encore, comme illustré sur la figure 14, on obtient une structure de point mémoire analogue à celle illustrée schématiquement sur la figure 2. Il convient de noter que si, sur la structure illustrée sur la figure 12, on avait procédé à une gravure plasma anisotrope pour désoxyder les fonds des évidements EVD, au lieu d'une chimie humide, de l'oxyde aurait subsisté sur la paroi inférieure du tunnel TNIL, conduisant alors en final après la croissance épitaxiale de silicium dans les évidements et l'intérieur du tunnel à une structure de mémoire conforme à celle illustrée sur la figure 3, c'est-à-dire avec une région de canal limitée dans sa partie supérieure et dans sa partie inférieure par deux zones isolantes. Ceci étant, comme on va le voir maintenant plus en détail en se référant aux figures 15 à 17, il est également possible d'obtenir une structure de dispositif mémoire conforme à celle illustrée sur la figure 3, en désoxydant les fonds des évidements EVD à partir d'une chimie en bain humide. Cependant, il est alors nécessaire, avant de procéder à l'étape d'oxydation du tunnel TNL, de procéder à une implantation des évidements EVD par des ions, tels que de l'azote, qui provoquent un retardement à l'oxydation du silicium. Par conséquent, lors de l'étape d'oxydation ultérieure du tunnel, l'oxyde 402 l'intérieur du tunnel va croître avec une épaisseur plus importante que l'oxyde 401 au fond des évidements. Il convient de noter ici que les espaceurs (non représentés sur la figure 15) situés de part et d'autres de la grille de commande GC servent de masque pour l'implantation de l'azote. Bien entendu, comme expliqué ci-avant, de l'oxyde 400 et 404 croît également au contact du bloc PSI à une épaisseur plus importante que celle de l'oxyde 401. On peut alors procéder, comme illustré sur la figure 16, à la désoxydation en chimie humide, ce qui conduit laisser subsister autour du bloc PSI une couche d'oxyde 403 et 405, et à laisser subsister sur la paroi inférieure du tunnel TNL une couche d'oxyde 406. On procède alors, comme illustré sur la figure 17, à la croissance du silicium dans les évidements, ce qui conduit à l'obtention de silicium épitaxial ZSE pénétrant dans le tunnel TNL et enrobant le pavé PSI. La région de canal est alors formée par le silicium épitaxial ZSE disposé entre la couche d'oxyde OXI et la couche d'oxyde OX3. Le fonctionnement d'un dispositif de mémoire selon l'invention, que ce soit celui illustré sur la figure 2 ou celui illustré sur la figure 3, ne diffère pas du fonctionnement classique d'un point mémoire FLASH, EEPROM, ou EPROM. Par ailleurs, dans le cas de très petites dimensions, par exemple pour des points mémoires ayant des structures de l'ordre de 10 nm x 10 nm ou 20 nm x 20 nm par exemple, la structure selon l'invention peut fonctionner aussi comme un mémoire à un électron. Le passage d'un électron singulier dans la grille flottante empêche ainsi l'arrivée des électrons suivants par le mécanisme de blocage de Coulomb. Plus précisément, l'électron stocké dans la grille flottante crée une action de répulsion vis-à-vis des électrons suivants et, du fait des dimensions très petites du couplage capacitif grille-canal faible, la différence d'un électron est suffisante pour changer d'une manière considérable la tension de seuil transistor. Une telle mémoire mono- électron est moins sensible au vieillissement car un nombre moins important d'électrons franchit l'oxyde de grille. Enfin, le procédé selon l'invention permet aisément l'obtention d'un oxyde de grille plus fin entre la grille flottante et la région de canal que l'oxyde de grille séparant les deux grilles, ce qui est particulièrement avantageux pour les mémoires non volatiles. REVENDICATIONS 1. Dispositif semi-conducteur de mémoire non volatile, comprenant un substrat semi-conducteur (SB) à base de silicium contenant une région de source (S) et une région de drain (D), une grille de commande (GC) et une grille flottante (GF), caractérisé par le fait que la grille flottante (GF) s'étend entre les régions de source (S) et de drain (D) formées dans le substrat (SB), et la grille de commande (GC) est située au dessus de la grille flottante (GF) en saillie par rapport aux régions de source et de drain. 2. Dispositif selon la revendication 1, caractérisé par le fait que substrat (SB) comporte une partie inférieure située sous les régions de drain et de source, une région de canal (RC) située au dessus de la partie inférieure du substrat entre les régions de drain et de source, et par le fait que la grille flottante (GF) est formée d'une région semi-conductrice (PSI) surdopée par rapport à la région de canal, située au dessus de la région de canal (RC) et isolée de cette région de canal et des régions de source de drain par une couche isolante (OXI). 3. Dispositif selon la revendication 2, caractérisé par le fait qu'il comporte une couche isolante supplémentaire (OX3) disposée entre la region de canal (RC) et la partie inférieure du substrat (SB). 4. Procédé de fabrication d'un dipositif semi-conducteur de mémoire non volatile, caractérisé par le fait qu'il comprend la formation, sur un substrat initial de silicium (SBI) entouré d'une région périphérique isolante (BX), d'une première couche (1) d'un matériau sélectivement éliminable par rapport au silicium, la formation sur ladite premiere couche (1) d'une deuxième couche de silicium (2) surdopée par rapport au substrat initial, la formation d'une couche d'oxyde de grille (3) sur la deuxième couche (2), la formation sur la couche d'oxyde de grille (3) d'une grille de commande (GC) s'appuyant à ses deux extrémités opposées sur la région périphérique isolante (BX), la gravure le long de deux flancs opposés de la grille de commande, de la couche d'oxyde de grille (3), de la deuxième couche (2), de la première couche (1) et d'une partie supérieure du substrat initial (SBI) de façon à former des évidements (EVD), une gravure sélective de la première couche (1) de façon à former un tunnel (TN-L) entre la deuxième couche (2) et le substrat initial (SBI), une étape d'isolation de la deuxieme couche (2) comportant la formation d'une couche isolante sur les parois de la deuxième couche (2) et dans une partie au moins du tunnel (TNL), le comblement des évidements par du silicium (ZSE), et la formation des régions de source et de drain dans les évidements comblés, de part et d'autre de la deuxième couche gravée (PSI) formant une grille flottante (GF). 5. Procédé selon la revendication 4, caractérisé par le fait que l'étape d'isolation comporte un enrobage des parois du tunnel par la couche isolante (301, , 402, 404), l'intérieur du tunnel étant vide. 6. Procédé selon la revendication 4, caractérisé par le fait que l'étape d'isolation comporte un remplissage complet du tunnel par la couche isolante (202). 7. Procédé selon l'une des revendications 4 à 6, caractérisé par le fait que l'étape d'isolation comporte également la formation de la couche isolante dans le fond des évidements (EVD), et par le fait qu'on retire la partie de la couche isolante formée dans le fond des évidements avant de combler les évidements par le silicium. 8. Procédé selon la revendication 7, caractérisé par le fait que l'on retire la partie de la couche isolante formée dans le fond des évidements (EVD) par une gravure anisotrope. 9. Procédé selon la revendication 7, caractérisé par le fait que l'on retire la partie la couche isolante formée dans le fond des évidements (EVD) par gravure chimique en bain humide. 10. Procédé selon la revendication 9 prise en combinaison avec la revendication 5, caractérisé par le fait qu'avant d'effectuer l'oxydation du tunnel, on effectue implantation du fond des évidements avec des ions choisis de façon à retarder l'oxydation du silicium, et obtenir après l'étape d'isolation une couche isolante (401) plus fine dans le fond des évidements qu'à l'intérieur du tunnel. 11. Procédé selon l'une des revendications 4 à 10, caractérisé par le fait que dans l'étape de comblement des évidements, on fait croître le silicium par épitaxie sélective, le silicium (ZSE) comblant également éventuellement l'intérieur du tunnel.