Brevet FR2803142A1 — publié le 20010629

CIRCUIT INTEGRE COMPRENANT UN TRANSISTOR DE SORTIE AYANT UN TEMPS DE PASSAGE A ZERO CONTROLE La présente invention concerne le contrôle des caractéristiques électriques d'un transistor de sortie dans un circuit intégré. La présente invention concerne notamment le contrôle du point de fonctionnement à l'état bas et le contrôle du temps de passage à l'état bas d'un transistor de sortie de type MOS connecté à un bus de données présentant une capacité parasite. Pour fixer les idées, la figure 1 représente schématiquement l'étage de sortie classique 10 d'un circuit intégré 20 de technologie CMOS, connecté à l'entrée d'un bus de données 30 de type I2C. L'étage de sortie 10 comprend une porte inverseuse 11 dont la sortie pilote la grille d'un transistor de sortie TOUT' ici un transistor NMOS. La porte inverseuse 11 comprend un transistor PMOS Tl et un transistor NMOS TO connectés par leurs drains. La source du transistor PMOS Tl reçoit la tension Vcc d'alimentation du circuit intégré 20 et la source du transistor NMOS TO est connectée à la masse (GND). La porte inverseuse 11 reçoit en entrée (grille des transistors T0, Tl) des données binaires DTx à émettre sur le bus 30, et délivre des données inversées /DTx sur la grille G du transistor de sortie TOUT. Un bit à "1" à la sortie de la porte inverseuse 11 correspond à l'application de la tension VCC sur la grille du transistor TOUT (transistor Tl passant) et un bit à "0" correspond à la connexion de la grille du transistor TOUT à la masse (transistor TO passant). Le transistor TOUT est connecté par son drain D à la ligne de transmission de données 31 du bus 30 et sa source S est connectée à la masse. Le bus 30 vu de son entrée présente une capacité parasite CBUS entre la ligne de transmission 31 et la masse. Lorsque le transistor TOUT est dans l'état bloqué, la ligne 31 est maintenue par défaut à "1" par une résistance de polarisation RBUS, ou résistance "pull-up", recevant à son autre extrémité une tension de polarisation V1. En pratique, la tension V1 peut être égale à VCC et est par exemple de l'ordre de 5V. Lorsque le transistor TOUT reçoit un bit à "1" sur sa grille (tension Vcc), le transistor TouT devient passant, la capacité CBUS se décharge et la sortie de l'étage 10 passe à "0". Le temps de décharge est désigné TFALL. Le "0" en sortie correspond à une tension drain-source VDS et un courant drain-source IDS ayant des valeurs stables désignées respectivement VOL et IOL et définissant le point de fonctionnement à l' état bas du transistor TOUT* Pour des raisons historiques tenant à l'utilisation de transistors bipolaires dans les étages d'entrée ou de sortie des circuits intégrés, les spécifications industrielles des bus I2C imposent une tension VOL assez basse de l'ordre de 0,2 à 0,4 V et un courant IOL assez fort de l' ordre de 0,7 à 3 mA. Avec la technologie MOS, un tel point de fonctionnement ne peut être atteint qu'avec un transistor NMOS ayant une largeur W de grille très supérieure à la longueur L de grille, soit un rapport W/L nettement supérieur à 1. Le courant de saturation ISAT d'un transistor MOS étant proportionnel au rapport W/L, le transistor TOUT est ainsi traversé par un courant important pendant sa commutation, la capacité CHUS se décharge de façon quasi instantanée et le temps TFALL de passage à "0" est très court. Or, le fait que le temps TFALL soit très court génère dans la ligne de transmission 31 un bruit électronique indésirable. Il est donc souhaitable que le temps TFALL soit allongé et soit au moins de l'ordre de 20 ns. Toutefois, dans un étage de sortie 10 tel que décrit cidessus, l'obtention d'un temps TFALL assez long est incompatible avec l'obtention d'une tension VOL faible et d'un courant IOL assez fort. En effet, la décharge de la capacité CBus est essentiellement assurée par le courant du transistor à l'état saturé, ou courant ISAT. Ainsi, si l'on diminue le rapport W/L du transistor pour limiter le courant ISAT de décharge de la capacité CBUS, on augmente en même temps la tension VOL et on affaiblit le courant IOL. La présente invention vise à pallier cet inconvénient. Plus particulièrement, un objectif de la présente invention est de prévoir un procédé permettant d'allonger le temps TFALL de passage à "0" d'un transistor de sortie du type décrit ci-dessus, sans modifier son point de fonctionnement VOL, IOL à l' état bas. Un autre objectif de la présente invention est de prévoir un étage de sortie du type précité comprenant un moyen de contrôle du temps de descente du transistor de sortie, lorsqu'il est connecté à un bus de données capacitif. Ces objectifs sont atteints par un procédé pour allonger le temps de passage à zéro d'une borne d'un transistor de sortie de type MOS connectée à une ligne de transmission de données présentant une capacité électrique déterminée, tout en conservant un point de fonctionnement à l'état bas du transistor sensiblement identique, la grille du transistor étant pilotée par un circuit logique présent dans un circuit intégré recevant une tension d'alimentation déterminée, procédé comprenant une étape consistant à abaisser la tension de polarisation grillesource du transistor à l'état passant relativement à celle qui apparaîtrait naturellement à la sortie du circuit logique si une telle étape n'était pas prévue, et une étape de conception du transistor consistant à augmenter le rapport largeur sur longueur de grille du transistor pour conserver le point de fonctionnement initial à l'état bas du transistor. Selon un mode de réalisation, le procédé comprend une étape consistant à connecter la grille du transistor à un circuit de polarisation de grille. Selon un mode de réalisation, le circuit de polarisation de grille est agencé pour réduire la tension à l'état haut délivrée par le circuit logique sur la grille du transistor. Selon un mode de réalisation, le circuit de polarisation de grille comprend au moins en série un premier transistor MOS monté en diode, sensiblement identique au transistor de sortie, et un transistor natif également agencé en diode. Selon un mode de réalisation, on applique au transistor de sortie une tension de polarisation grille-source inférieure à 2 Volt pour rendre le transistor passant. La présente invention concerne également un circuit intégré alimenté électriquement par une tension déterminée, comprenant un transistor MOS de sortie dont la grille est pilotée par la sortie d'un circuit logique et un circuit de polarisation de la grille du transistor prévu pour abaisser la tension de polarisation grillesource du transistor à l'état passant relativement à celle qui serait fixée par la sortie du circuit logique en l'absence d'un tel circuit de polarisation. Selon un mode de réalisation, la tension de polarisation grille-source du transistor à l'état passant est inférieure à 2 Volt. Selon un mode de réalisation, le circuit de polarisation est agencé pour réduire la tension à l'état haut délivrée par le circuit logique. Selon un mode de réalisation, le circuit de polarisation comprend au moins un premier transistor MOS agencé en diode sensiblement identique au transistor de sortie. Selon un mode de réalisation, le circuit de polarisation comprend un transistor natif agencé en diode, en série avec le premier transistor diode. Selon un mode de réalisation, le transistor de sortie présente un rapport largeur sur longueur de grille lui conférant un point de fonctionnement à l'état bas conforme aux spécifications des bus I2C et un temps de descente du signal de sortie au moins égal à 20 nanosecondes. En pratique, le circuit intégré peut prendre la forme d'une mémoire EEPROM et l'étage de sortie être agencé pour délivrer des données lues dans la mémoire. Ces objets, caractéristiques et avantages de la présente invention seront exposés plus en détail dans la description suivante du procédé selon l'invention et d'un exemple de réalisation d'un étage de sortie selon l'invention, précédée d'une analyse détaillée du problème technique évoqué au préambule et faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : - la figure 1 précédemment décrite représente l'étage de sortie série classique d'un circuit intégré, - la figure 2 représente des courbes courant/tension de transistors de sortie classiques et une courbe courant/tension d'un transistor de sortie selon l'invention, - la figure 3 représente schématiquement un étage de sortie selon l'invention, - la figure 4 représente un exemple de réalisation d'un circuit de polarisation selon l'invention, et la figure 5 représente schématiquement une mémoire EEPROM et illustre une application de la présente invention. Analyse du problème technique Comme cela est indiqué au préambule, l'obtention d'un temps TFALL assez long dans l'étage de sortie 10 représenté en figure 1 est en pratique incompatible avec l'obtention d'un point de fonctionnement comprenant une tension VOL assez faible et un courant IOL assez fort. Ce paradoxe sera mieux compris en se référant à la figure 2, qui représente la courbe courant/tension IDS=f (VDS? du transistor de sortie TOUT Lorsque la grille du transistor TOUT reçoit la tension Vcc délivrée par le transistor Tl de la porte inverseuse 11 (figure 1), le transistor TOUT s'ouvre progressivement en passant de l'état saturé à l'état linéaire et sa tension drainsource VDS glisse sur la courbe Cl à partir de sa valeur initiale, qui est la tension V1 de polarisation du bus 31, jusqu' à la valeur VOL. Pendant la première partie de la période de décharge de la capacité CBUS, le transistor est dans l' état saturé car la tension VDS est supérieure à la tension différentielle de grille VGS-VT, Le courant IDSI classiquement désigné ISATI est constant et obéit à la relation classique : (1) IDS - ISAT = (Kp/2) (W/L) (VGS-VT) dans laquelle Kp est une constante (mobilité des porteurs), VT est la tension de seuil du transistor et VGS la tension de grille. La tension de grille VGS étant égale à Vcc, la relation (1) peut aussi s'écrire : (2) IDS = ISAT = (Kp/2) (W/L) (Vcc-VT) Pendant la deuxième partie de la période de décharge, la tension VDS devient inférieure à la tension différentielle de grille Vcc-VT. Le transistor TOUT fonctionne alors en régime linéaire et le courant drainsource IDS obéit à la relation classique : (3) IDS = Kp (W/L) (Vcc-VT) VDs Lorsque la capacité CBUS est entièrement déchargée, le transistor présente le point de fonctionnement POL représenté sur la figure 2, défini par les valeurs particulières IOL et VOL de son courant drain-source IDS et de sa tension drain-source VDS. Au point de fonctionnement POL la relation (3) peut s'écrire : (4) IOL = Kp (W/L) (VCC-VT)VOL Au point de fonctionnement POL, la tension aux bornes de la résistance RBUS et la tension aux bornes du transistor TOUT sont liées par la relation suivante : (5) V1 = RBUS IOL + VOL soit, en combinant les relations (4) et (5) : (6) Vi = RBUS IOL + Iod [Kp (W/L) (VCC-VT) On en déduit la valeur de IOL : (7) IoL = Vl/ [RBus + 1/ [Kp (W/L) (Vcc-VT) ] En combinant les relations (5) et (7), on en déduit également la valeur de VOL : (8) VOL = V d [1 + (RBUS Kp (W/L) (Vcc-VT) ) Dans les relations (7) et (8), les paramètres V1, Vcc. RBUS sont imposés par l'environnement du transistor de sortie TOUT, Pour allonger le temps TFALL' une solution pourrait consister à diminuer le rapport W/L du transistor. Cela permettrait de limiter le courant ISAT de décharge de la capacité CBUS pendant la période de saturation (relation 2) et le courant IDS pendant la période linéaire (relation 3). Toutefois, les relations (7) et (8) montrent aussi qu'une diminution du paramètre W/L entraînerait une nette augmentation de la tension VOL et une faible diminution du courant IOL. Le point de fonctionnement POL glisserait donc vers un point de fonctionnement POL' sur une courbe C2' représentée sur la figure 2, ne satisfaisant pas les spécifications industrielles devant être respectées. En définitive, le point de fonctionnement POL prévu par les spécifications industrielles impose le rapport W/L du transistor et impose ainsi le courant de saturation ISAT. La prévision d'une tension VOL et d'un courant IOL conformes aux spécifications est contradictoire avec l'obtention d'un temps de décharge TFALL plus long qui permettrait de diminuer le bruit de commutation. Procédé selon l'invention La présente invention propose de diminuer le courant de saturation ISAT du transistor de sortie TOUT sans décaler le point de fonctionnement POLI en abaissant la tension VGS de polarisation de la source du transistor TOUT tout en augmentant le rapport W/L (au lieu de le diminuer). Avant de décrire un exemple de mise en #uvre de ce procédé, on vérifiera préalablement la faisabilité du procédé du point de vue théorique. Le courant IOL1 et le courant de saturation ISAT1 du transistor classique TOUT sont donnés par les relations (9) et (10) ci-après, dans lesquelles on désigne par IOL1, VOL11 VI1/L1, ISAT, les caractéristiques précédemment désignées IOL, VOL, W/L, ISAT. (9) IOL1 = Kp (W1/L1) (VCC-VT)VOL1 (10) ISAT1 = (Kp/2) (Wl/Ll) (V-VT)z Par ailleurs, les relations (11) et (12) ci-après concernent respectivement le courant IOL2 et le courant de saturation ISAT2 d'un transistor selon l'invention, polarisé sur sa grille au moyen d'une tension V2 différente de Vcc et toujours polarisé sur son drain par la tension V1 du bus 30. (11) IOL2 = Kp (W2/L2) (V2-VT) VOL2 (12) ISAT2 = (Kp/2) (W2/L2) (V2-VT)2 Selon l'invention, on souhaite que : (13) IOL2 = IOL1 = IOL = Constante (14) VOL2 = VOL1 = VOL = Constante Tout en satisfaisant la relation suivante : (15) ISAT2 = N ISAT1 car l'on souhaite allonger le temps de décharge TFALL, N étant un nombre inférieur à 1 (compris entre 0 et 1). En combinant les relations (9) (11) (13) et (14), il vient : (16) Kp(Wl/Ll) (VCC-VT)VOL = Kp(W2/L2) (V2-VT)VOL Soit : (17) V2-VT = (Wl/Ll) (L2/W2) (VCC-VT) En combinant les relations (10) (12) et (15) : (18) (W2/L2) (V2-VT)= N (Wl/Ll) (VCC-VT)2 En injectant la relation (17) dans la relation (18) : (19) (W2/L2) [ (Wl/Ll) (L2/W2) (Vcc-VT) l = N (Wl/Ll) (VCC-VT) Soit . (20) W2/L2 = (1/N) (Wl/Ll) En injectant la relation (20) dans la relation (17), il vient : (21) V2-VT = N (Vcc-VT) Ainsi, selon l'invention, le fait de diminuer la tension différentielle de grille Vcc-VT par le facteur N, pour obtenir une tension différentielle de grille V2-VT répondant à la relation (21), et le fait d'augmenter parallèlement par le facteur inverse 1/N le rapport Wl/Ll d'un transistor classique, pour obtenir un rapport W2/L2 répondant à la relation (20), permet de réaliser un transistor présentant un courant de saturation ISAT2 diminué par le facteur N relativement au courant de saturation ISAT1 du transistor conventionnel, tout en conservant le point de fonctionnement POL (VoL, IOL) du transistor conventionnel, imposé par les spécifications industrielles. La figure 2 représente la courbe courant/tension C3 d'un tel transistor. La courbe C3 présente un courant de saturation ISAT2 très inférieur au courant ISAT1 (partie plate de la courbe) mais conserve une partie linéaire identique à la partie linéaire de la courbe Cl, quand la tension drain-source VDS est comprise entre VOL et V2-VT. Un tel transistor limite le courant de saturation qui assure une grande partie de la décharge de la capacité CBUS. L'augmentation du temps TFALL est égale au rapport entre l'aire délimitée par la courbe Cl entre les tensions VOL, V1 et l'aire délimitée par la courbe C3 entre les tensions VOL, V.1 Exemple de réalisation d'un étage de sortie selon l'invention. La figure 3 représente un étage de sortie 40 selon l'invention. L'étage de sortie 40est quasiment identique à l'étage 10 de la figure 1 à la différence qu'un circuit de polarisation selon l'invention, représenté sous la forme d'un bloc 41, est connecté entre la grille du transistor TOUT et la masse. Quand le transistor T1 de la porte inverseuse 11 est passant, le circuit 41 régule la grille du transistor et impose une tension V2 répondant à la relation (21) ci-dessus, N étant choisi pour obtenir un temps TFALL ne générant pas un bruit de commutation indésirable, TFALL étant de préférence supérieur à 20 ns. Selon un mode de réalisation avantageux illustré sur la figure 4, le circuit de polarisation 41 comprend en série un élément T3 et un transistor T4 agencé en diode, le transistor T4 étant de même structure et dimensions que le transistor TOUT* Dans ces conditions, la tension V2 aux bornes du circuit 41, appliquée à la grille du transistor TOUT, est égale à : (22) V2 = V3 + VT VT étant la tension de seuil du transistor diode T4 et V2 une tension apparaissant aux bornes de l'élément T3. Avec cet agencement, les variations en température de la tension de seuil VT du transistor TOUT sont partiellement compensées par la tension V2, la tension de seuil VT du transistor T4 étant identique et évoluant de la même manière que la tension de seuil VT du transistor TOUT* Ainsi, la tension différentielle de grille V2-VT du transistor TOUT a maintenant pour expression : (23) V2-VT = (V3+VT) -VT = V3 et ne dépend plus que de la tension V3. L'élément T3 peut être un élément de référence délivrant une tension stable en température ou, plus simplement, être un transistor NMOS natif agencé en diode dont la tension de seuil VTNAT est plus faible que celle d'un transistor enrichi. Dans ces conditions, pour une tension Vcc de l'ordre de 5V, une tension VT de 0,7 V et une tension VTNAT de 0,4 V, la tension V2 imposée par le circuit de polarisation 41 permet de réduire d'environ 74% la tension différentielle de grille relativement à la valeur qu'elle présenterait en l'absence du circuit 41, et de diminuer dans les même proportions le courant de saturation ISAT . comme cela ressort des calculs suivants (24) V3 = VTNAT+VT = N (Vcc-VT) Soit : (25) N = (VTNAT+VT) / (VCC-VT) Soit : (26) N = 0,26 Il apparaîtra clairement à l'homme de l'art que la présente invention est susceptible de diverses variantes de réalisation et applications. Par exemple, la présente invention s'applique également lorsque la résistance de polarisation du drain du transistor TOUT est une résistance agencée dans l'étage de sortie 10 au lieu d'être la résistance RBUS, la tension de polarisation du drain étant alors la tension Vcc au lieu de la tension V1 (bien qu'en pratique V1 et Vcc soient généralement identiques). Par ailleurs, bien que le circuit de polarisation 41 soit représenté connecté à la grille du transistor TOUT sur la figure 3, il est également possible de placer ce circuit en un autre point de l' étage de sortie. Par exemple, la porte inverseuse 11 pourrait être alimentée par une tension régulée plus faible de la tension Vcc et délivrer à l'état haut une tension de grille VGS répondant à la relation 21 ci-dessus. Enfin, bien que le problème technique ayant conduit à la réalisation de la présente invention concerne les bus de type I2C, il est clair que la présente invention n'est pas limitée à une telle application et peut concerner toute autre ligne de transmission de données de type capacitif. La figure 5 illustre une application de la présente invention aux mémoires programmables et effaçables électriquement, ou mémoires EEPROM, disposant d'une sortie série pour bus I2C. La mémoire EEPROM 50 représentée très schématiquement sur la figure 5 comprend un plan mémoire 51 composé de cellules mémoires 52 agencées en lignes et en colonnes, un décodeur de ligne 53, un décodeur de colonne 54 et un circuit de lecture 55 connecté au décodeur de colonne. Le circuit de lecture 55 comprend des amplificateurs de lecture SA ("sense amplifiers") pour délivrer des mots binaires Wi,j lus dans le plan mémoire 51, ici des octets. Les mots binaires Wi,j sont appliqués à un registre 56 à sortie série et chargement parallèle. La sortie série du registre 56 est envoyée sur une borne de sortie 57 de la mémoire 50 par l'intermédiaire d'un étage de sortie 40 conforme à celui qui vient d'être décrit. REVENDICATIONS 1. Procédé pour allonger le temps de passage à zéro d'une borne d'un transistor de sortie (TOUT) de type MOS connectée à une ligne de transmission de données (31) présentant une capacité électrique déterminée (CBUS), tout en conservant un point de fonctionnement (VOL, IOL) à l'état bas du transistor (TOUT) sensiblement identique, la grille du transistor étant pilotée par un circuit logique (11) présent dans un circuit intégré (20) recevant une tension d'alimentation déterminée (Vcc), procédé caractérisé en ce qu'il comprend une étape consistant à abaisser la tension de polarisation grillesource (VGs) du transistor à l'état passant relativement à celle (Vcc) qui apparaîtrait naturellement à la sortie du circuit logique (11) si une telle étape n'était pas prévue, et une étape de conception du transistor consistant à augmenter le rapport (W/L) largeur sur longueur de grille du transistor pour conserver le point de fonctionnement initial à l'état bas (VOL, IOL) du transistor. 2. Procédé selon la revendication 1, comprenant une étape consistant à connecter la grille du transistor à un circuit de polarisation de grille (41). 3. Procédé selon la revendication 2, dans lequel le circuit de polarisation de grille est agencé pour réduire la tension à l'état haut (Vcc) délivrée par le circuit logique (11) sur la grille du transistor. 4. Procédé selon la revendication 3, caractérisé en ce que le circuit de polarisation de grille comprend au moins en série un premier transistor MOS (T4) monté en diode, sensiblement identique au transistor de sortie, et un transistor natif (T3) également agencé en diode. 5. Procédé selon l'une des revendications 1 à 4, dans lequel on applique au transistor de sortie une tension de polarisation grille-source (VGS) inférieure à 2 Volt pour rendre le transistor passant. 6. Circuit intégré (20,50) alimenté électriquement par une tension déterminée (VCC) et comprenant un transistor MOS de sortie (TOUT) dont la grille est pilotée par la sortie d'un circuit logique (11), caractérisé en ce que qu'il comprend un circuit (41) de polarisation de la grille du transistor (TOUT) prévu pour abaisser la tension de polarisation grille-source (VGS) du transistor à l'état passant relativement à celle (Vcc) qui serait fixée par la sortie du circuit logique (11) en l'absence d'un tel circuit de polarisation (41). 7. Circuit intégré selon la revendication 6, dans lequel la tension de polarisation grille-source (VGS) du transistor à l'état passant est inférieure à 2 Volt. 8. Circuit intégré selon l'une des revendications 6 et 7, dans lequel le circuit de polarisation (41) est agencé pour réduire la tension à l'état haut (Vcc) délivrée par le circuit logique (11). 9. Circuit intégré selon la revendication 8, caractérisé en ce que le circuit de polarisation (41) comprend au moins un premier transistor MOS (T4) agencé en diode sensiblement identique au transistor de sortie. 10. Circuit intégré selon la revendication 9, caractérisé en ce que le circuit de polarisation comprend un transistor natif (T3) agencé en diode, en série avec le premier transistor diode (T4). 11. Circuit intégré selon l'une des revendications 6 à 10, caractérisé en ce que le transistor de sortie (tout) présente un rapport (W/L) largeur (W) sur longueur (L) de grille lui conférant un point de fonctionnement à l'état bas (PoL, VOL' IoL) conforme aux spécifications des bus I2C et un temps de descente (TFALL) du signal de sortie au moins égal à 20 nanosecondes. 12. Circuit intégré selon l'une des revendications 6 à 11, caractérisé en ce qu'il prend la forme d'une mémoire EEPROM (50) et en ce que l'étage de sortie (40) est agencé pour délivrer des données Wi,j) lues dans la mémoire.