Brevet FR2805924A1 — publié le 20010907

Procédé de gravure d'une couche de silicium polycristallin et son application à la réalisation d'un émetteur auto-aligné avec la base extrinsèque d'un transistor bipolaire simple double- polysilicium. La présente invention concerne un procédé fabrication de transistors bipolaires à base-émetteur auto-alignée et en particulier de transistors bipolaires (BJT) et de transistors bipolaires à hétérojonction (TBH) sur silicium. Les transistors bipolaires intégrés actuels sont réalisés avec un émetteur en silicium polycristallin, ce qui permet de réduire les dimensions de l'émetteur au domaine subraicronique avec un bon contrôle et de bonnes performances électriques. Deux technologies, dites "simple-polysilicium" et "double- polysilicium", sont présentement utilisées. Dans l'architecture simple-poly silicium, n'utilise qu'une seule étape de dépôt de silicium polycristallin (Si-poly). Cette couche de Si-poly forme l'émetteur du transistor. Lorsque la base du transistor est implantée, les contacts de base doivent être pris sur zone active qui, de ce fait, relativement grande. Cette architecture est donc progressivement remplacée par l'architecture dite "double-polysilicium" (décrite ci après), qui permet de reporter les contacts de la base sur l'oxyde de champ. Dans le cas d'une région de base formée par épitaxie (transistor bipolaire ' hétérojonction comportant une région de base formée par une couche d'alliage Sil-xGex (SiGe) épitaxiée surmontée d'une couche de silicium épitaxiée), l'architecture simple-poly silicium est également compatible avec le report des contacts de la base sur l'oxyde de champ à condition d'utiliser une épitaxie non sélective (c'est-à-dire, avec un dépôt de Si-poly sur l'oxyde de champ pendant l'étape d'épitaxie sur le silicium du substrat). On a représenté, à la figure 1, une architecture simple- polysilicium idéale. Comme le montre la figure 1, cette architecture comprend un substrat constitué d'un corps 1 en silicium monocristallin comportant une région de base qui, dans la réalisation représentée, comprend une couche d'alliage SiGe enterrée la épitaxiée sur le corps en substrat Si monocristallin 1 et une mince couche de silicium monocristallin lb épitaxiée sur la couche de SiGe la. Comme cela est bien connu, les couches de SiGe et de épitaxiées l a et 1 b sont dopées de façon appropriée pour former la base transistor. Bien évidemment, cette région de base du transistor pourrait être constituée par une simple couche de silicium monocristallin épitaxiée sur le substrat de silicium 1 ou encore par dopage approprié, du corps silicium monocristallin. De manière classique, le transistor comporte un émetteur 2 silicium polycristallin flanqué de deux espaceurs en matériau diélectrique (généralement Si02) 3, et la surface supérieure de l'émetteur 2 ainsi les surfaces, de la région de base, de part et d'autre de l'émetteur comportent des métallisations 4,5, typiquement un siliciure métallique, par exemple TiSi2. Pour former une telle structure émetteur/base, un seul niveau de masque est indispensable : c'est celui servant à graver l'émetteur en Si- poly. Les espaceurs 3 sont ensuite formés par dépôt isotrope et gravure anisotrope. L'implantation de la base extrinsèque 6 peut se faire pleine plaque (si le polysilicium de l'émetteur est suffisamment dopé pour qu'il n 1 y pas de risque de compensation ou d'inversion de type), la métallisation peut également être auto-alignée (par siliciuration sélective, par exemple). Dans cette structure théorique, la distance entre l'émetteur 2 et la base extrinsèque 6 est donc définie par l'épaisseur des espaceurs latéraux 3 et met en jeu aucun alignement entre les différents niveaux de masquage. L'architecture théorique ainsi réalisée est dite "auto-alignée". Dans la structure idéale, la gravure de l'émetteur en Si-poly 2 est censée s'arreter lorsqu'on atteint le silicium monocristallin du substrat (substrat lui même ou couche de silicium épitaxiée). Dans la réalité, cette gravure n'est pas sélective. Le signal d'arrêt de gravure est fourni par le moment où l'on va déboucher sur l'oxyde de champ servant à isoler les composants uns des autres (LOCOS, PB4SM). Un temps surgravure est nécessaire pour éviter des résidus de Si-poly qui pourraient rester au niveau des passages de marche. La structure émetteur/base réelle présente inévitablement une certaine surgravure. Par exemple, dans le cas d'une gravure plasma dite "sèche", cette surgravure présente trois inconvénients majeurs : - zone de charge d'espace de la jonction émetteur/base se referme sur une surface gravée : la gravure sèche utilisée pour cette étape est connue pour engendrer des défauts constituant centres de génération-recombinaison actifs. Il apparaît donc sur le courant de base une composante de génération-recombinaison en zone de charge d'espace importante. Ceci affecte le gain en courant qui, au lieu d'être constant sur une grande plage de courant, se dégrade rapidement à faible niveau. - On risque également de couper l'accès entre la base intrinsèque (zone la sous l'émetteur) et la base extrinsèque (zone 6 a l'extérieur des espaceurs verticaux). Dans le cas d'un transistor bipolaire à hétérojonction, on risque de graver totalement la couche épitaxiée. En particulier, cette technique ne peut pas être utilisée telle quelle lorsqu'on veut tirer parti de l'utilisation d'une épitaxie non sélective pour reporter les contacts de base sur l'oxyde de champ, car alors on risque en effet de couper l'accès au contact de base. En particulier, si le signal de fin de gravure est fourni par le débouché sur l'oxyde de champ, on enlève tout ce qui a déposé sur l'oxyde de champ au cours de l'épitaxie. La solution actuellement utilisée pour remédier défaut de sélectivité de gravure conduit à l'architecture dite "quasi auto-alignée" représentée à la figure 2. La fabrication de cette structure quasi auto- alignée suit schématiquement les étapes suivantes : - On dépose sur la région de base une couche matériau isolant piédestal (éventuellement un matériau composite) et on ouvre dans ce matériau une fenêtre d'émetteur (niveau de masque NI/FE); cette étape peut comporter plusieurs sous-étapes (en particulier si la couche d'isolant piédestal est composée de plusieurs couches de matériaux différents). - dépose alors dans la fenêtre et sur les parties restantes 8 la couche d'isolant piédestal, une couche de Si-poly 2. - grave alors la couche de Si-poly 2 avec arrêt sur l'oxyde champ (niveau de masque M/PE). - dépose alors une couche épaisse de matériau diélectrique, puis on effectue une gravure anisotrope avec arrêt sur le Si-monocristallin du substrat pour former les espaceurs latéraux 3. On forme alors de manière classique, par siliciuration, des couches siliciure métallique (généralement TiSi2) 4,5 sur les régions de base extrinsèque 6 et sur l'émetteur 2, respectivement. transistor est achevé de manière classique par dépôt d'une couche isolante d'enrobage et réalisation des contacts métalliques. Cette solution n'est qu'un moindre mal. Elle a en effet l'inconvénient d'introduire une résistance d'accès parasite sur la base. En effet, il est nécessaire de maintenir une règle minimum de débordement entre les niveaux de masque M/FE (fenêtre d'émetteur) et M/PE (Si-poly d'émetteur). De ce fait, les parties restantes 8 de la couche de matériau isolant piédestal rajoutent une longueur (x) à la zone d'accès. Cette longueur est non négligeable par rapport à la largeur minimale de l'émetteur (typiquement de la moitié). Cette zone d'accès contribue de façon tout à fait non négligeable à la résistance totale de la base. Il s'ensuit une dégradation de certains facteurs de mérite du dispositif obtenu (en particulier la fréquence maximum d'oscillation fmax et du bruit haute fréquence). a représenté, figure 3, une architecture double-polysilicium idéale. Dans ce type de structure, on utilise deux niveaux de couche en Si- poly. La première couche en Si-poly 9 sert de base extrinsèque et permet de reporter contacts de base sur l'oxyde de champ à l'extérieur de zone active. La fenêtre d'émetteur est ouverte à travers cette première couche de -poly. L'émetteur 2 est réalisé grâce à une seconde couche Si-poly. Des espaceurs intérieurs 3 isolent la base extrinsèque 9 de l'émetteur 2. Dans cette architecture idéale, la distance entre l'émetteur 2 et la base extrinsèque 9 est définie par la largeur des espaceurs intérieurs 3. Cette architecture émetteur/base idéale est également auto-alignée. L'absence de sélectivité entre les couches en Si-poly (émetteur) et Si-monocristallin du substrat, pose des problèmes lors de l'ouverture de la fenêtre d'émetteur à travers la première couche en Si-poly. Une détection de fin d'attaque peut être obtenue par le débouché sur l'oxyde de champ (si des fenêtres sont prévues pour cela sur masque). Là encore, une surgravure est nécessaire, pour des raisons toutefois différentes par rapport au de l'architecture simple polysilicium. effet, la vitesse de gravure dans les fenêtres d'émetteur fortement submicroniques est plus faible qu' niveau des zones larges (comme celles fourniraient le signal de détection de fin d'attaque). Un temps de surgravure est donc nécessaire pour garantir que la totalité de la première couche de Si-poly a été gravée dans les structures les plus petites. En contrepartie, dans toutes les structures de dimensions plus importantes, la gravure de la fenêtre d'émetteur enfonce plus ou moins profondément dans le Si- monocristallin (épitaxié sur le substrat ou du substrat -même). Il existe donc un double problème, à savoir, de contrôle et de reproductibilité d'une part, de sensibilité à la dimension de l'émetteur surgrave plus les émetteurs plus grands) d'autre part. Il existe actuellement deux techniques pour remédier à ce défaut de sélectivité, de gravure lors de l'ouverture de la fenêtre d'émetteur - l'architecture double-polysilicium quasi auto-alignée, - la réalisation de la base intrinsèque après ouverture de la fenêtre d'émetteur. Dans le cas de l'architecture double-polysilicium quasi auto- alignée, le principe est le même que pour l'architecture simple- polysilicium. Il s'agit en effet d'intercaler un motif en matériau diélectrique (par exemple Si02) déposé puis gravé pour former une vignette d'oxyde avant de déposer la première couche de Si-poly. L'émetteur n'est alors plus auto-aligné sur la base extrinsèque, puisque deux niveaux de photolithographie sont nécessaires (Pun pour définir la vignette en matériau diélectrique, l'autre pour ouvrir la fenêtre d'émetteur). Ce procédé de fabrication présente plusieurs inconvénients. Comme dans l'architecture simple-polysilicium, il est nécessaire d'utiliser deux niveaux de masque (M/FE puis M/PE), et la nécessité de conserver une marge d'alignement entre ces niveaux introduit dans la structure une zone d'accès résistive entre la base intrinsèque et la base extrinsèque. Là encore, cette zone a une dimension non négligeable devant largeur minimum de l'émetteur et elle induit une dégradation de paramètres électriques comme fmax ou le bruit haute-fréquence. La deuxième solution consiste à réaliser la base après ouverture de la fenêtre d'émetteur. C'est la solution généralement utilisée pour réaliser transistors bipolaires au silicium. La base est implantée dans la fenêtre d'émetteur. Cette solution a également été proposée pour réaliser transistors bipolaires à hétérojonction double-polysilicium auto-alignés, mais au prix d'une complexité importante du procédé. effet, pour réaliser un tel transistor auto-aligné, il faut tout d'abord : - effectuer le dépôt d'un empilement comprenant successivement une couche d'un premier matériau isolant (par exemple Sio2)/une première couche de Si-poly/une couche premier matériau isolant (Si02)/une couche d'un second matériau isolant (par exemple Si3N4); _ ouvrir une fenêtre d'émetteur par gravure de l'empilement précédent (isolant 2/isolant l/Si poly), avec arrêt sur couche d'isolant 1 inférieure; - former des espaceurs avec le second materiau isolant et arrêt sur le premier matériau isolant; et - effectuer le retrait chimique d'une partie premier matériau isolant avec gravure latérale sous la couche de Si-poly, pour réaliser une fenêtre d'émetteur. Il faut alors réaliser une épitaxie dans la fenêtre d'émetteur formée (après préparation adéquate de la surface pour supprimer toute contamination oxydo-carbonée due aux photorésines de masquage). Le proce doit être sélectif par rapport au deuxième matériau isolant (par exemple Si3N4). La croissance se fait à partir du substrat et à partir de la premiere couche de Si-poly (avec une orientation aléatoire par rapport au substrat). Il se forme donc des défauts à la jonction. l'émetteur est ensuite réalisé au moyen, d'une seconde couche de Si-poly. Cette méthode présente plusieurs inconvénients, tant au niveau de la difficulté de réalisation technologique qu'au niveau électrique : préparation de surface est difficile pour les structures submicroniques; - existe un risque de pollution de la surface à épitaxier par le dopant (bore) provenant du Si-poly de la base lors du traitement thermique précédant l'epitaxie : la base est alors artificiellement élargie, avec un débordement du profil du dopant (bore) hors de la couche en alliage SiGe: ceci peut dégrader significativement: les performances électriques (chute du gain, la tension dEarly, de la fréquence de transition, etc.). Des précautions particulières sont donc nécessaires (par exemple réduire le dopage dans la première couche de Si-poly près de l'interface avec le Si- monocristallin, au risque toutefois de dégrader la résistance de base); - peut apparaître des "effets de charge" lors l'épitaxie sélective : est en effet connu que l'épaisseur et la composition de la couche épitaxiée varient à la fois localement sur la plaquette (selon la dimension la fenêtre d'émetteur) et globalement d'une plaquette à l'autre (selon la proportion de la plaquette sur laquelle il y aura croissance épitaxiale); et - la zone active du transistor est très proche de la zone de défauts présente à la transition entre la croissance épitaxiale (amorcée sur le substrat) et croissance polycristalline (amorcée sur la premiere couche de Si-poly). présente invention a donc pour objet un proce d'auto- alignement base-émetteur pour des transistors bipolaires d'architecture simple ou double polysilicium, qui remédie aux inconvenients des procédés de l'art antérieur. Selon l'invention, le procédé de gravure d'une couche de silicium polycristallin formée au-dessus d'une surface principale d'un substrat en silicium monocristallin, comprend : - l'interposition entre la surface principale du substrat et la couche de silicium polycristallin d'une couche intermédiaire en germanium et/ou alliage SiGe; - la gravure par attaque plasma à travers un masque approprié de la couche de silicium polycristallin avec arrêt de la gravure sur/ou dans la couche intermédiaire pour former au moins un évidement ayant un fond constitué d'un film de germanium et/ou alliage SiGe; et - le retrait sélectif du film de germanium et/ou alliage SiGe fond du (des) évidement(s). L'invention concerne également des procédés de réalisation émetteur auto-aligné avec une base extrinsèque dans un transistor bipolaire simple ou double-polysilicium. Plus particulièrement, l'invention concerne également un proce de réalisation d'un émetteur en silicium polycristallin auto- aligné avec une base extrinsèque dans un transistor bipolaire simple polysilicium, qui comprend : - la formation sur une surface principale en silicium mono- cristallin d'une région de base obtenue par implantation ionique ou par épitaxie sur un substrat semiconducteur, d'une couche intermédiaire, en germanium et/ou alliage SiGe; - la formation sur la couche intermédiaire d'une couche silicium polycristallin; - la gravure par attaque plasma à travers un masque approprié la couche en silicium polycristallin avec arrêt de la gravure sur ou dans couche intermédiaire pour graver deux évidements latéraux ayant un fond constitué d'un film de germanium et/ou alliage SiGe et définissant un plot d'émetteur de géométrie et dimension voulues ayant deux parois latérales opposées; - le retrait sélectif des films de germanium et/ou alliage SiGe des fonds évidements; - la formation d'espaceurs en matériau diélectrique sur les parois latérales opposées du plot d'émetteur; et - la formation d'une région de base extrinsèque dans le substrat. L'invention concerne encore un procédé de réalisation émetteur auto-aligné avec une base extrinsèque dans un transistor bipolaire double-polysilicium, qui comprend : - la formation sur une surface principale en silicium mono cristallin d'une région de base obtenue par implantation ionique ou épitaxie sur un substrat semiconducteur d'une couche intermédiaire en germanium et/ou alliage SiGe; - la formation sur la couche intermédiaire d'une première couche de silicium polycristallin destinée à former la base extrinsèque du transistor; - formation sur la première couche de silicium polycristallin d'une couche d'un matériau diélectrique; - gravure par attaque plasma à travers un masque approprié de la couche matériau diélectrique et de la première couche en silicium polycristallin avec arrêt de la gravure sur ou dans la couche intermédiaire pour former une fenêtre d'émetteur ayant un fond constitué, film de germanium et/ou alliage SiGe; - retrait sélectif du film de germanium et/ou alliage SiGe du fond de la fenêtre d'émetteur; - formation sur chacune des parois latérales opposees de la fenêtre d'émetteur d'espaceurs en matériau diélectrique; - formation d'une deuxième couche de silicium polycristallin remplissant la fenêtre d'émetteur et recouvrant la couche externe de matériau lectrique; et - la gravure de la deuxième couche de silicium polycristallin à travers un masque approprié pour former un émetteur de geométrie et dimension voulues. Le dépôt des couches de germanium ou d'alliage SiGe sur une surface d'un substrat en silicium monocristallin, est bien connu dans la technique et consiste généralement en un dépôt chimique en phase vapeur. De tels procédés de dépôt sont décrits entre autres dans les demandes de brevets FR-A-97 073 48, FR-A-97 079 38 et FR- 02026. Les alliages SiGe sont également bien connus. Parmi ces alliages, on peut citer des alliages Sil O Comme cela est également bien connu, plus la concentration en germanium est élevée dans l'alliage SiGe, plus grande est la sélectivité, de gravure de alliage vis-à-vis en particulier du silicium monocristallin. En revanche lorsque la concentration en germanium augmente dans l'alliage, la vitesse de gravure de l'alliage augmente également. Par conséquent, il est donc nécessaire de réaliser un compromis entre sélectivité de l'alliage et capacité d'arrêt de la gravure dans cette couche intermédiaire d'alliage SiGe. Le germanium ou l'alliage SiGe peut être monocristallin ou polycristallin, de préférence polycristallin. L'épaisseur de cette couche intermédiaire en germanium ou alliage SiGe sera généralement de 2 à 40 nm, de préférence 2 à 3 0 nm et mieux de à 30 nm. De préférence, l'alliage SiGe utilisé aura une teneur atomique en germanium de 30 à 8001o. Cette couche de germanium ou d'alliage SiGe peut être dopée ou non, mais est de préférence dopée. Comme cela est bien connu dopage peut être effectué in situ lors du dépôt de la couche ou encore par implantation ionique après dépôt de celle-ci. Le dépôt des couches de silicium polycristallin est également bien connu dans la technique et s'effectue généralement dépôt chimique en phase vapeur. La couche de silicium polycristallin est de préférence également dopée, soit in situ, soit par implantation ionique avec un dopant classique, par exemple As, P, B ou tout autre dopant communément utilisé dans la technique. dépôt de la couche de silicium polycristallin est de 'férence effectué dans le même réacteur que celui utilisé pour le dépôt couche de germanium ou d'alliage SiGe et se fait à la suite de ce premier dépôt (par exemple dans un réacteur monoplaque). L'épaisseur de couche de silicium polycristallin dépend de l'utilisation envisagée et est généralement inférieure à 500 nm, typiquement de l'ordre nm. gravure par masquage de la couche de silicium polycristallin (masque de photoréserve et éventuellement masque dur) est traditionnelle et peut se faire classiquement à l'aide d'une machine gravure industrielle "sèche" monoplaque, c'est-à-dire une gravure par plasma classique. La gravure de la couche de silicium polycristallin est généralement suivie in situ par une technique traditionnelle détection de fin d'attaque, par exemple soit par mesure optique de type réflectométrie ou ellipsométrie in situ, soit par détection émission optique spectroscopique, telle que l'analyse des raies du plasma de gravure. Pour augmenter la fiabilité de la détection de fin d'attaque, on peut incorporer dans la couche de Si-poly une mince couche de germanium (typiquement d'épaisseur inférieure à 3 nm) située à environ 10 nanomètres de la couche intermédiaire. Lors de la gravure de la couche de . poly, cette mince couche sera détectée par la technique de détection de fin d'attaque. On saura donc qu'on approche de la couche intermédiaire et on pourra modifier les conditions de gravure (par exemple les conditions de plasma) pour éviter tout risque de surgravure de la couche intermédiaire. Après enlèvement du masque de photoréserve (et éventuellement du masque dur) de façon traditionnelle, il faut procéder au retrait du film de germanium ou alliage SiGe. Ce retrait peut se faire de toute manière classique. Ainsi, on peut procéder par voie "sèche", par exemple par gravure plasma, tel que décrit dans la demande de brevet FR-A-97 079 40. Plus précisément, aux 'langes de gaz classiques de la gravure du silicium (HBr, C12,02, N2), on substituera un mélange moins agressif et plus anisotrope tel que C12/N2 Ou C12/02 à basse puissance et avec une dilution dans un gaz tel que l'hélium. De préférence, on utilisera un procédé plus doux qui consiste en retrait au moyen d'une chimie oxydante telle qu'une solution d'eau oxygénée (40 ml HN03 70% + 20 ml H202 + 5 ml HF 0,5%). En variante, on peut également utiliser une oxydation au four à basse température ou par l'ozone (sous forme gazeuse ou dissout dans l'eau). Ces procédés permettent d'arrêter le retrait de la couche de gerrnanium ou d'alliage SiGe sur le substrat de silicium monocristallin, de manière très précise, reproductible, sélective par rapport au silicium, sans danger pour la structure et sans modifier de façon significative procédés utilisés (pas de masquage de gravure supplémentaire). La suite de la description se réfère aux figures annexées, représentent : - figure 1 - un schéma de l'architecture auto-alignée idéale pour un transistor bipolaire simple-polysilicium; - figure 2 - un schéma de l'architecture quasi auto-alignée transistor bipolaire simple-polysilicium; - figure 3 - un schéma de l'architecture auto-alignée idéale transistor bipolaire double-polysilicium; - figures 4a à 4d - une représentation schématique des principales étapes de réalisation d'un émetteur auto-aligné avec la base extrinsèque dans un transistor bipolaire simple-polysilicium; - figures à 5e - une représentation schématique des principales étapes d'obtention d'un émetteur auto-aligné avec la base extrinsèque dans un transistor bipolaire double-polysilicium. Les architectures à émetteur/base extrinsèque auto-alignés idéales des figures 3 ont été décrites précédemment. De même l'architecture de la structure simple-polysilicium à émetteur base extrinsèque quasi auto-alignée de la figure 2 a été décrite ci- dessus. En se référant aux figures 4a à 4d, on va maintenant décrire le procédé de réalisation d'une structure simple-polysilicium à émetteurlbase extrinseque auto-alignés selon l'invention. Le proce comprend, de manière classique, l'obtention d'un substrat semi-conducteur 10, par exemple un substrat en silicium monocristallin, comportant une région de base 10a. Comme cela est bien connu, la région de base l0a de ce substrat peut être formée dans région sous-jacente à une surface principale du substrat en silicium monocristallin par implantation de dopant ou également par dépôt une surface principale du substrat d'un empilement successif d'une couche d'alliage en silicium-germanium monocristallin et d'une couche en silicium monocristallin dopées de façon appropriée. Comme montre la figure 4a, on commence par déposer sur la région de base en silicium monocristallin une couche de germanium ou d'alliage SiGe de manière classique, puis une couche de silicium polycristallin 13. On forme alors sur la surface de la couche en silicium polycristallin 13 un masque approprié 14, tel qu'un masque de photoréserve ou une combinaison d'un masque de photoréserve et d'un masque dur. Comme le montre la figure 4b, on procède alors à la gravure, au moyen du masque 14, de la couche de silicium polycristallin 13 en s'arrêtant sur la couche de germanium ou d'alliage SiGe 12 ou à l'intérieur celle-ci pour former des évidements 15 définissant un plot 16 d'émetteur. Comme indiqué, précédemment, l'arrêt de la gravure peut être contrôlé, par les procédés optiques classiques mentionnés précédemment. Cette gravure s'arrête, soit à la surface de la couche de germanium ou d'alliage SiGe 12, soit à l'intérieur de cette couche, de 'férence à l'intérieur de la couche et typiquement au milieu celle-ci. On procède au retrait du masque puis au retrait sélectif du film ou SiGe du fond de l'évidement 16 par une des méthodes décrites précédemment. A ce stade, on procède de manière classique à formation d'espaceurs 17 en matériau diélectrique (Si02) sur les parois latérales du plot 16 d'émetteur puis à la formation de la région de base extrinsèque 18, par exemple par implantation de dopant. Le transistor bipolaire est ensuite achevé de manière classique. Les figures 5a à 5e représentent, schématiquement, les étapes principales de mise en oeuvre du procédé de l'invention pour réalisation d'un transistor bipolaire double-polysilicium à émetteur et base extrinsèque auto-alignés selon le procédé de l'invention. Comme le montre la figure 5a, on commence par former sur un substrat 10 en silicium monocristallin comportant une région base l0a telle que définie précédemment en liaison avec le procédé de réalisation d'un transistor bipolaire simple-polysilicium, une couche intermédiaire de germanium ou d'alliage SiGe 12, généralement dopée, puis sur cette couche intermédiaire 12 de germanium ou d'alliage SiGe une première couche de silicium polycristallin 13, généralement dopée, puis sur la première couche de silicium polycristallin 13 une couche 14 de matériau diélectrique (généralement Si02), et enfin un masque 15 de configuration appropriée, tel qu'un masque de photoréserve ou la combinaison d'un masque de photoréserve et d'un masque dur classique. Comme cela est connu, la première couche de silicium 13 sert à former la région de base extrinsèque du transistor final. Comme le montre la figure 5b, on procède alors à la gravure, par exemple par plasma classique, au travers du masque 15, de la couche de matériau diélectrique 14, de la première couche de silicium polycristallin 13, avec arrêt sur ou dans la couche 12 de germanium ou d'alliage SiGe de façon à former une fenêtre d'émetteur 16 dont le fond est constitué un film 17 de germanium ou d'alliage SiGe. Comme le montre la figure 5c, selon l'invention, on procede au retrait sélectif, selon une des techniques décrites précédemment, du film 17 de germanium ou d'alliage SiGe se trouvant au fond de la fenêtre d'émetteur 16 afin d'achever la fenêtre d'émetteur. A ce stade, comme le montre la figure 5d, on for-me des espaceurs 18 en matériau diélectrique, par exemple Si02, sur les parois latérales de la fenêtre d'émetteur 16. On procède alors, de manière classique, au dépôt d'une deuxième couche de silicium polycristallin, généralement dopée, de manière à remplir fenêtre d'émetteur 16 et à recouvrir la couche 14 de matériau diélectrique. On grave alors de manière classique, au moyen d'un masque approprie, la deuxième couche de silicium polycristallin pour former un émetteur 19 en polysilicium de forme et dimension voulues auto-aligné avec la region de base extrinsèque. Comme précédemment, le transistor est achevé de manière classique. REVENDICA'nONS 1. Procédé de gravure d'une couche de silicium polycristallin formée au-dessus d'une surface principale d'un substrat en silicium mono- cristallin, caractérisé en ce qu'il comprend : - l'interposition entre la surface principale du substrat et la couche de silicium polycristallin d'une couche intermédiaire en germanium et/ou alliage SiGe; - la gravure par attaque plasma à travers un masque approprié de la couche de silicium polycristallin avec arrêt de la gravure sur/ou dans la couche intermédiaire en germanium ou alliage SiGe pour former au moins un évidement ayant un fond constitué d'un film de germanium et/ou d'alliage SiGe; et - le retrait sélectif du film de germanium et/ou d'alliage SiGe fond du (des) évidement(s). 2. Procédé selon la revendication 1, caractérisé en ce qu' mince couche de germanium pur est formée dans la couche de silicium polycristallin à 10 nm environ de la couche intermédiaire. 3. Procédé selon la revendication 2, caractérisé en ce que mince couche de germanium pur a une épaisseur inférieure à 3 nm. 4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que la couche intermédiaire a une épaisseur de 2 à 40 nm, de 'férence de 10 à 30 nm. 5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que l'alliage SiGe a une teneur atomique en germanium de à 80%. 6. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la gravure de la couche de silicium polycristallin est suivie in situ par une technique de détection de fin d'attaque. 7. Procédé selon la revendication 6, caractérisé en ce que cette technique de détection in situ de détection de fin d'attaque consiste en une mesure optique ou une analyse optique du plasma. 8. Procédé selon la revendication 7, caractérisé en ce que la mesure optique s'effectue par réflectométrie ou ellipsométrie. 9. Procédé selon la revendication 7, caractérisé en ce que l'analyse optique du plasma comprend l'analyse des raies du plasma de gravure. Procédé de réalisation d'un émetteur en silicium polycristallin auto-aligné avec une base extrinsèque dans un transistor bipolaire simple-poly silicium, caractérisé en ce qu'il comprend : formation sur une surface principale en silicium mono- cristallin d'une région de base (10a) d'un substrat semi-conducteur (10) d'une couche intermédiaire en germanium et/ou alliage SiGe (12); formation sur la couche intermédiaire (12) d'une couche en silicium polycristallin (13); la gravure par attaque plasma à travers un masque approprié (14) de couche en silicium polycristallin (12) avec arrêt de la gravure sur ou dans la couche intermédiaire (12) pour graver deux evidements latéraux ayant un fond constitué d'un film de germanium et/ou alliage SiGe et définissant un plot d'émetteur (16) de géométrie et dimension voulues ayant deux parois latérales opposées-, - retrait sélectif des films de germanium et/ou alliage SiGe des fonds des évidements (15); - la formation d'espaceurs (17) en matériau diélectrique sur les parois latérales opposées du plot d'émetteur (16); et - la formation d'une région de base extrinsèque ( 8) dans le substrat. 1 . Procédé de réalisation d'un émetteur silicium polycristallin auto-aligné avec une base extrinsèque dans un transistor bipolaire double-polysilicium, caractérisé en ce qu'il comprend : - formation sur une surface principale en silicium mono- cristallin d'une région de base (10a) d'un substrat semi-conducteur (10) d'une couche intermédiaire (12) en germanium ou alliage SiGe; la formation sur la couche intermédiaire (12) d'une première couche silicium polycristallin (13) destinée à former la base extrinsèque du transistor; - la formation sur la première couche de silicium polycristallin (13) d'une couche (14) de matériau diélectrique; - la gravure par attaque plasma à travers un masque (15) approprié la couche de matériau diélectrique (14) et de la prerniere couche en silicium polycristallin (13) avec arrêt de la gravure sur ou dans la couche intermédiaire (12) pour former une fenêtre d'émetteur 6) ayant un fond constitué, par un film (17) de germanium et/ou alliage S iGe; - retrait sélectif du film de germanium et/ou alliage SiGe du fond la fenêtre d'émetteur (16); la formation sur des parois latérales opposées de la fenêtre d'émetteur (16) d'espaceurs (18) en matériau diélectrique; la formation d'une deuxième couche de silicium polycristallin remplissant la fenêtre d'émetteur (16) et recouvrant la couche de matériau diélectrique (14); et - la gravure, à travers un masque approprié, de la deuxième couche de silicium polycristallin pour former un émetteur (19) de géométrie et dimension voulues. 12. Procédé selon l'une des revendications 11 ou 12, caractérisé en ce que la couche intermédiaire (12) a une épaisseur de 2 à 40 nm, préférence de 10 à 30 nm. 13. Procédé, selon l'une quelconque des revendications 10 à caractérisé en ce que la couche intermédiaire (12) est une couche en alliage SiGe ayant une teneur atomique en germanium de 30 à 8001o. 14. Procédé selon l'une quelconque des revendications 10 à 13, caractérisé en ce qu'il comprend l'interposition dans la couche de silicium polycristallin (13) adjacente à la couche intermédiaire (12), à une faible distance de cette dernière, d'un mince film de germanium pur. 15. Procédé selon l'une quelconque des revendications 10 à 14, caractérisé en ce que la gravure de la couche de silicium polycristallin (13) adjacente à la couche intermédiaire (12) est suivie in situ par une technique de détection de fin d'attaque.