Brevet FR2803091A1 — publié le 20010629

Procédé de dopage de la base extrinsèque d'un transistor bipolaire. L'invention concerne les transistors bipolaires, notamment ceux destinés à s'intégrer dans les technologies haute fréquence et à très haut degré d'intégration (technologie VLSI : "Very Large Scale Integration" en langue anglaise), et en particulier les caractéristiques et la réalisation des bases extrinsèques de ces transistors. Dans les technologies bipolaires ou biCMOS, on vise à minimiser la résistance d'accès à la base du transistor bipolaire car la valeur de sa fréquence maximale d'oscillation (fréquence de coupure du gain en puissance) est inversement proportionnelle à la racine carrée de cette résistance d'accès à la base. Et, plus cette résistance d'accès est petite, plus la fréquence maximale d'oscillation est importante et plus le transistor est rapide. Dans la pratique, afin de réaliser les prises de connexion de la base, on procède à une siliciuration de la base extrinsèque, de façon à former sur la surface supérieure de cette base extrinsèque un siliciure, par exemple TiSi2, dont la résistance est très faible. Cependant, la résistance d'interface siliciure/silicium est importante et dépend directement de la concentration en impuretés dans le silicium à l'interface. Aussi, pour diminuer cette résistance d'interface, la couche de silicium est généralement dopée par implantation ionique forte dose en surface. Or, lorsque l'on implante des ions dans le silicium de la base extrinsèque, on crée des défauts intersticiels qui sont mobiles dans le silicium. Et, ceci va conduire à amplifier la diffusion thermique du bore de la base (dans le cas d'un dopage P) lors des traitements thermiques ultérieurs. Le bore, diffusant ainsi jusque dans la base intrinseque, va contribuer à un élargissement de celle-ci. Or, un élargissement de la base . intrinsèque influe directement sur la fréquence de transition du transistor, c'est-à-dire la fréquence de coupure du gain en courant. En d'autres termes, cet élargissement de la base contribue à diminuer cette fréquence de transition et par conséquent à diminuer la rapidité du transistor. L'invention vise à apporter une solution à ce problème. L'invention propose ainsi d'effectuer le dopage de la base extrinsèque d'un transistor bipolaire, d'une façon radicalement différente de celle utilisée jusqu'alors (à savoir le dopage par implantation ionique). Plus précisément, selon l'invention le dopage s'effectue en phase vapeur, c'est-à-dire par une mise contact à chaud la région de base extrinsèque avec un flux de dopant, par exemple du diborane lorsque le transistor est de type NPN (base de type P). Le dopage en phase vapeur selon l'invention minimise ainsi le risque d'élargissement de la base intrinsèque en supprimant la formation de défauts due à un dopage par implantation ionique forte dose. Par ailleurs, le dopage en phase vapeur, outre le fait qu'il permette d'effectuer un dopage efficace de la base extrinsèque, c'est-à- dire avec des concentrations suffisamment élevées de dopant, typiquement 1020 at/cm3, permet également d'obtenir jonction métallurgique base-collecteur moins profonde que dans antérieur, ce qui permet de diminuer la capacité collecteur-base transistor bipolaire. Il convient de noter ici que le procédé de dopage selon l'invention s'applique à tout type de base, qu'elle soit silicium ou bien silicium/germanium, et quel que soit son mode réalisation, c'est dire par implantation ou par épitaxie notamment. même, le procédé selon l'invention s'applique quel que soit le type d'émetteur utilisé, qu'il soit monocristallin, polycristallin, ou bien mixte, c'est-à- dire monocristallin et polycristallin. Par ailleurs, au sens de la présente invention, mise en contact chaud de la région de base extrinsèque avec le flux de gaz dopant doit s'entendre d'une façon très large, englobant notamment la mise en contact du flux de gaz dopant avec la région de base extrinsèque déjà chauffée, ou bien la mise en contact de la base extrinsèque avec le flux de gaz dopant puis le chauffage de cette dernière. L'homme du métier saura ajuster les paramètres physiques du dopage en phase vapeur selon l'invention, c'est-à-dire notamment le temps, la température et la pression partielle de dopant (bore, exemple) en fonction de la quantité de dopant à incorporer et de la technologie utilisée. Ceci étant, selon un mode de mise en oeuvre de l'invention, on choisira avantageusement un débit du gaz dopant d'au moins 0,1 cm3/min et une température de mise en contact comprise entre environ 600 C et environ 1050 C. De telles conditions opératoires permettent ainsi d'obtenir une bonne productivité et permettent en particulier de traiter une dizaine de plaquettes à l'heure. Par ailleurs, afin de faciliter le passage des atomes de bore dans la région de base extrinsèque, il est préférable, préalablement à la mise en contact à chaud avec le flux de gaz dopant, d'effectuer un nettoyage de la surface supérieure de la région de base extrinsèque, de façon à retirer toute trace de matériau diélectrique ou à éventuellement ne laisser subsister qu'une couche résiduelle de matériau diélectrique (par exemple du dioxyde de silicium ou du nitrure de silicium) inférieure à quelques nanomètres, par exemple inférieure à 5 nm. Afin, pour certaines applications, de réaliser le dopage en phase vapeur selon l'invention avec un budget thermique limité, il est préférable que la mise en contact à chaud comporte deux phases successives, à savoir une première phase dans laquelle on met en contact la région de base extrinsèque avec le gaz dopant à une température de préchauffage prédéterminée et pendant une durée de préchauffage prédéterminée, et une deuxième phase, dans laquelle on met en contact la région de base extrinsèque avec le gaz dopant à une température active prédéterminée supérieure à la température de préchauffage et pendant une durée active prédéterminée plus courte que la durée de préchauffage. Ainsi, la température de préchauffage peut être comprise entre environ 600 C et environ 850 C avec une durée de préchauffage de l'ordre quelques minutes, tandis que la température active peut être choisie de l'ordre de 900 avec une durée active inférieure à 5 minutes. Postérieurement au dopage de la base extrinsèque, il est possible d'effectuer une étape de siliciuration basse température en déposant 'lectivement un siliciure, par exemple du TiSi2. Ainsi, on ne consomme pas du silicium de la base extrinsèque et l'on conserve une forte concentration de dopant obtenue lors du dopage, à l'interface siliciure/silicium. Cependant, une étape de siliciuration classique, est-à-dire comportant notamment un dépôt de métal, par exemple du titane ou du cobalt, suivi d'une interdiffusion du métal avec le silicium 'plus forte température, peut être envisagée. Néanmoins, compte tenu du fait qu'une telle étape de siliciuration classique consomme du silicium, il convient alors d'effectuer préalablement à cette phase de siliciuration de la base extrinsèque, un dépôt d'une couche de silicium sur la région de base extrinsèque, par exemple par une épitaxie sélective à basse température (par exemple de l'ordre de 650 C à 800 C). On choisira alors avantageusement l'épaisseur de la couche de silicium ainsi déposée, façon à ce qu'elle corresponde sensiblement à l'épaisseur de silicium consommé pendant la phase de siliciuration ultérieure. Ainsi, la forte concentration de dopant à l'interface siliciure/silicium est conservée après la phase de siliciuration. L'homme du métier saura ajuster l'épaisseur de couche de silicium déposée en fonction des caractéristiques technologiques de l'étape ultérieure de siliciuration. D'autres avantages et caractéristiques de l'invention apparaîtront â l'examen de la description détaillée d'un mode de mise en oeuvre nullement limitatif, et des dessins annexés, sur lesquels - les figures 1 à 10 illustrent schématiquement un mode de mise en oeuvre du procédé selon l'invention. Bien que l'invention n'y soit pas limitée, on va maintenant décrire mode de mise en oeuvre du procédé selon l'invention plus particulièrement applicable à un transistor bipolaire ayant une base à hétéro-jonction silicium/germanium épitaxiée et un émetteur réépitaxie. la figure 1, la référence 1 désigne un substrat de silicium par exemple du type P à la surface duquel on réalise de façon classique connue en soi une couche enterrée 2 de collecteur extrinsèque, dopée N+, par une implantation d'arsenic. réalise de même, de façon classique, de part et d'autre collecteur extrinsèque 2, deux couches enterrées 3, dopées P+ à partir d'une implantation de bore. le substrat 1 ainsi formé, on réalise une épitaxie épaisse, connue soi, de façon à réaliser une couche 4 de silicium monocristalline de type N ayant une épaisseur typiquement de l'or de 1 micron. réalise ensuite dans cette couche 4, de façon connue soi, région d'isolement latéral 5, soit par un procédé d'oxydation localisée (ou LOCOS), soit du type "tranchée peu profonde" ("Shallow Trench"). On a représenté sur la figure 1, à des fins de simplification, une region d'isolement latéral 5 du type à tranchée peu profonde. On réalise également de façon classique, notamment par implantation de phosphore, un puits collecteur 60 dopé N+ contactant la couche enterrée 2. On réalise ensuite des implantations de bore de façon à réaliser sous la région d'isolement latéral 5 des caissons 7 dopés P permettant un isolement vis-à-vis des transistors adjacents au transistor bipolaire décrit ici. On fait croître ensuite, de façon classique, sur la surface du collecteur intrinsèque monocristallin épitaxié 4, un oxyde thermique, typiquement du dioxyde de silicium. Cette croissance de dioxyde de silicium se produit également sur toute la plaquette, et notamment sur le puits collecteur 60. Cet oxyde forme également l'oxyde de grille pour des transistors complémentaires à effet de champ à grilles isolées (transistors CMOS) réalisés conjointement au transistor bipolaire sur la même plaquette (technologie BiCMOS: Bipolaire-CMOS). On dépose ensuite sur le bloc semiconducteur ainsi formé une couche 17 de silicium amorphe ayant une épaisseur de l'ordre de 500 Â. On grave ensuite, par gravure plasma avec arrêt sur la couche d'oxyde 6, une fenêtre 170 dite "fenêtre de base". Dans le cas un isolement latéral du type tranchée peu profonde est utilisé, les deux parties de la couche 17 de silicium gravée débordent légèrement au- dessus du collecteur intrinsèque 4. Dans le cas où un isolement latéral du type LOCOS est utilisé, la fenêtre 170 de gravure peut être plus large que le collecteur intrinsèque 4. On procède ensuite (figure 2) à une désoxydation chimique de la couche d'oxyde 6 située au-dessus du collecteur. Il convient de noter ici que l'une des fonctions de la couche de silicium amorphe 17 est une fonction de protection du reste de la plaquette lors de cette desoxydation chimique et notamment des zones d'isolement latéral lorsque celles-ci sont réalisées par des tranchées peu profondes. On procède ensuite, après un traitement de désorption de la fenêtre de base sous hydrogène à une température supérieure à 600 C, à épitaxie d'un empilement 8 de trois couches 80, 81 et 82, au sein desquelles sera réalisée la future base du transistor. Plus précisément, on procède à une épitaxie d'une première couche 80 de silicium non dopée sur une épaisseur de quelques dizaines de nanomètres. La deuxième couche 81 formée de silicium-germanium est ensuite épitaxiée. Elle est en fait composée d'une première sous-couche de Sil_XGex avec x constant compris entre 0,1 et 0,2, surmontée d'une deuxième sous-couche formée également d'un alliage de Si,_,GeX (avec x par exemple décroissant jusqu'à 0) et dopée de type p par du bore. L'épaisseur totale de la couche 81 est peu importante, typiquement de 20 à 100 nm. La deuxième sous-couche de la couche 81 est ensuite surmontée d'une couche épitaxiée 82 de quelques dizaines de nanomètres d'épaisseur de silicium dopé de type p à partir de bore. A l'issue de cette épitaxie, réalisée typiquement entre 600 C et 700 C dans un réacteur de dépôt CVD ultrapropre, on obtient donc un empilement de couches monocristallines sur le collecteur intrinsèque dans la fenêtre de base, et polycristallines au-dessus des couches de silicium amorphe 17. Cet empilement de couches va permettre de former une base à hétérojonction silicium-germanium. I1 est à noter que l'épitaxie de réalisation de la base à hétérojonction est ici une épitaxie non sélective. On dépose ensuite sur la couche 81 une première couche de dioxyde de silicium ayant une épaisseur de l'ordre de 200 Â. On dépose également sur la première couche de dioxyde de silicium 9, une deuxième couche 10 de nitrure de silicium (Si3N4) ayant une épaisseur de 300 Â. On définit ensuite (figure 3) à l'aide d'un masque une zone 100 dans la couche de nitrure 10 correspondant à une fenêtre émetteur située au-dessus du collecteur intrinsèque 4. On effectue alors de façon classique, à l'aide d'une couche de résine correspondant audit masque, une gravure plasma de la couche de nitrure 10 avec arrêt sur la couche de dioxyde de silicium 9 de façon à dégager la zone 100. On procède ensuite, en conservant la résine présente sur la couche 10 et ayant servi à la gravure de cette dernière, à l'implantation de phosphore, à travers la base. Un surdopage sélectif du collecteur ("selectively implanted collecter" SIC) sous la fenêtre de l'émetteur peut être réalisé en une ou plusieurs implantations contribuant ainsi à augmenter la rapidité du transistor en diminuant la résistance du collecteur. On obtient donc sous la fenêtre émetteur une zone SIC surdopée. A l'issue de cette étape, on retire la résine présente sur la couche de nitrure de silicium 10 et l'on procède à un traitement chimique de desoxydation de façon à retirer la partie de la couche de dioxyde de silicium 9 située dans la zone 100 et réaliser ainsi la fenêtre émetteur 800 (figure 4). Un exemple d'un tel traitement chimique de désoxydation consiste à utiliser un bain d'acide à base d'acide fluorhydrique dilué à environ 117o pendant 1 minute, ce qui permet d'obtenir une surface de silicium monocristallin chimiquement propre, c'est-à-dire dont la concentration d'atomes d'oxygène est inférieure à 10 1 5/cm2. Par ailleurs, une telle désoxydation chimique ne dégrade pas la surface de silicium monocristallin sous-jacente (au contraire d'une gravure plasma par exemple) et par conséquent n'introduit pas de défauts cristallins. On procède ensuite dans un réacteur de dépôt CVD ultrapropre, par exemple celui commercialisé par la Société Applied Materials sous la référence Centura HTF, à la réalisation de l'émetteur du transistor. Plus précisément, on expose le bloc semiconducteur avec la base découverte au niveau de la fenêtre émetteur 800 à un mélange gazeux de silane et d'arsine, dans une atmosphère non oxydante, typiquement sous vide, ou sous hydrogène. Les conditions du dépôt CVD sont par exemple débit compris entre 5 et 30 litres d'hydrogène/mn, un débit compris entre 0,1 à 1 litre de silane/mn et un débit de 0,12 cm3 d'arsine/mn, à 630 C et sous pression comprise entre 20 et 760 Torr. L'homme du métier aura remarqué que ces conditions correspondent en fait à un dépôt polysilicium. Cependant, en raison du caractere chimiquement propre de la surface monocristalline de la base découverte au niveau de la fenêtre 800, le silicium déposé dans ce réacteur, épitaxie, c'est-à-dire qu'il croît monocristallin sur la base. Après avoir obtenu une couche de silicium ayant une épaisseur de l'ordre de 2500 Â, on procède, de façon classique en utilisant un nouveau masque de photolithographie ainsi qu' bloc correspondant de résine, à une gravure de la couche de silicium de façon à obtenir (figure 4) un émetteur 11 comportant dans la fenêtre 800 une partie inférieure 110 surmontée d'une partie supérieure 111 plus large que la fenêtre émetteur, la distance entre le bord de la fenêtre émetteur et le bord de la région 111 étant typiquement de l'ordre de 0,2 g.. Cet émetteur a été ici dopé in situ. On procède ensuite à un dépôt d'une couche de nitrure de silicium que l'on grave de façon à obtenir des espaceurs 120 incluant la couche 10 de nitrure de silicium, s'appuyant sur les parois verticales de la région supérieure 111 de l'émetteur et sur la couche de dioxyde de silicium 9 (figure 5). La gravure de la couche de nitrure de silicium 10 et de la couche de dioxyde de silicium 9, ont contribué à un nettoyage de la surface supérieure de la couche 82. Ce nettoyage qui, d'une façon générale, peut .s'effectuer de différentes façons telles qu'une gravure plasma ou un nettoyage dans un bain chimique, permis de retirer toute trace de matériau diélectrique. D'une façon plus générale, même si l'on ne parvient pas à retirer toute trace de matériau diélectrique, il est préférable, afin de faciliter la pénétration des dopants dans le silicium, comme cela va être expliqué ci-après, de ne laisser subsister qu'une couche résiduelle de matériau diélectrique inférieure à quelques nanomètres, typiquement inférieure à 5 nm. Les plaquettes contenant les transistors dans la configuration illustrée sur la figure 5, sont ensuite placées par exemple dans un bâti exempt d'oxygène résiduel et avec un mode de chauffage rapide du type lampe à halogène (par exemple le bâti commercialisé par la Société APPLIED MATERIALS, sous la référence CENTURA HTF), afin de procéder à un dopage en phase vapeur de base extrinsèque, comme illustré très schématiquement sur les figures et 7. Afin de maintenir un budget thermique limité, le dopage en phase vapeur selon l'invention comporte ici de préférence deux phases successives. Une première phase consiste notamment à préchauffer la plaquette de silicium et conduit à un "collage" des atomes de bore sur la surface supérieure de la couche 82. La deuxième phase (effectuée à une température plus importante et pendant une durée plus courte) va conduire â la pénétration proprement dite des atomes de bore dans le matériau de la base extrinsèque. Sur les figures 6 à 9, on a représente, à des fins de simplification, uniquement la partie droite reposant sur la couche 17 (par rapport la figure 5) de la région de base extrinsèque formée de l'empilement des couches 80, 81 et 82. Comme illustré sur la figure 6, la plaquette semi-conductrice comportant le transistor dans sa configuration illustrée sur la figure 5, est placée dans le bâti qui est préchauffé à une température de préchauffage de l'ordre de 650 C. On admet ensuite dans le bâti un flux gazeux FLX comportant dans le cas présent un gaz dopant et un gaz porteur. En l'espèce, le gaz dopant est du diborane B2 H6 et le gaz porteur est de l'hydrogène. Le débit du flux gazeux FLX est de 300 cm3/min et la proportion de diborane dans le flux FLX est de 1/1000 en volume. On obtient donc un débit de gaz dopant égal à 0,3 cm-3/min. Le flux est admis sous une pression comprise entre 20 et 760 Torr, typiquement à 60 Torr. Les plaquettes sont soumises à ce flux pendant durée, dite de préchauffage, de l'ordre de 4 minutes. A l'issue de cette durée de préchauffage, on obtient un collage des atomes de bore 829 sur la surface supérieure de couche 82 de la base extrinsèque. On porte ensuite la température à l'intérieur du bâti à 900 C environ et l'on poursuit la mise en contact de la plaquette avec le flux FLX pendant 1 minute environ. Ceci a pour effet de faire pénétrer le dopant à l'intérieur de la région de base extrinsèque comme indiqué schématiquement sur la figure 7. Sur cette figure 7, la référence CB désigne courbe de concentration du bore B fonction de la profondeur de silicium. On voit que les conditions opératoires qui viennent d'être décrites ont permis l'obtention d'une concentration de bore au voisinage de la surface de l'ordre de 1 at/cm3, cette concentration diminuant avec la profondeur. L'étape suivante (figure 8) consiste à déposer sur la base extrinsèque ainsi dopée une couche de silicium ayant une épaisseur prédéterminée, typiquement 30 nanomètres. Cette couche de silicium est déposée par épitaxie sélective à basse température, de l'ordre de 650 C. On effectue ensuite (figure 9) une gravure de l'empilement de la base extrinsèque de façon à délimiter celle-ci (à droite sur la figure 9). Il convient de noter ici qu'il aurait également été possible d'effectuer la gravure de la base extrinsèque avant d'effectuer l'épitaxie sélective de la couche de silicium 830. On procède ensuite à une étape classique de siliciuration comportant en l'espèce un dépôt de titane que l'on fait ensuite interdiffuser avec le silicium 830 à une température de l'ordre de 700 à 850 , de façon à former un siliciure S. Dans cette phase de siliciuration, tout le silicium de la couche 830 a été consommé, mais le silicium de la couche supérieure 82 n'a pas ' ' consommé. En conséquence, la concentration élevée de bore à l'interface entre le siliciure S et la couche supérieure 82 de la base extrinsèque, a été maintenue. , procède ensuite, après avoir protégé le transistor par de la résine, à une implantation d'arsenic, de façon à réaliser à la face du puits collecteur une zone implantée N+ référencée 600 sur la figure 10. L'étape finale consiste à réaliser les prises des connexions S d'émetteur et de collecteur par une technique connue du type siliciure autoaligné" ("self aligned silicide") qui comporte le dépôt d'une couche de métal (par exemple du titane) pour former un siliciure (T'Si2) sur les zones de silicium de la base extrinsèque, de l'émetteur et du collecteur extrinsèque. Le transistor selon l'invention, tel qu'illustré sur la figure 10, est donc un transistor bipolaire vertical n-p-n à base à hétérojonction silicium-germanium utilisable dans une technologie BiCMOS du type VLSI. Il comporte un émetteur monocristallin directement en contact avec le silicium de la couche supérieure d'encapsulation (82). Cependant, en raison notamment des diffusions de dopants et de divers traitement thermiques classiques, la jonction émetteur/base situe à l'intérieur de la couche 82. Le transistor présente un bruit basse fréquence réduit, tout en conservant de bons paramètres statiques, notamment le gain en courant. Il présente en outre une résistance d'émetteur réduite par rapport à des transistors à émetteur polycristallin. Le procédé de dopage selon l'invention a par ailleurs permis d'éviter un élargissement de la base intrinsèque et a conduit à une localisation moins profonde de la jonction base/collecteur. REVENDICATIONS 1. Procédé de dopage de la base extrinsèque d'un transistor bipolaire, caractérisé par le fait que le dopage s'effectue par une mise en contact à chaud de la région de base extrinsèque (8) avec un flux de gaz dopant (FLX). 2. Procédé selon la revendication 1, caractérisé par le fait que, préalablement à la mise en contact à chaud avec le flux de gaz dopant (FLX), on effectue un nettoyage de la surface supérieure de la région de base extrinsèque (8) de façon à retirer toute trace de matériau diélectrique ou à éventuellement ne laisser subsister qu'une couche résiduelle de matériau diélectrique inférieure à quelques nanomètres. 3. Procédé selon la revendication 1 ou 2, caractérisé par le fait que le débit du gaz dopant est d'au moins 0,1 centimètre cube par minute et la température de mise en contact est comprise entre environ 600 C et environ 1050 C. 4. Procédé selon l'une des revendications précédentes, caractérisé par le fait que la mise en contact à chaud comporte une première phase dans laquelle on met en contact la région de base extrinsèque (8) avec le gaz dopant à une température de préchauffage prédéterminée et pendant une durée de préchauffage prédéterminée, et une deuxième phase, postérieure à la première phase, dans laquelle on met en contact la région de base extrinsèque (8) avec le gaz dopant à une température active prédéterminée supérieure ' la température de préchauffage et pendant une durée active prédéterminée plus courte que la durée de préchauffage. 5. Procédé selon la revendication 4, caractérisé par le fait que la température de préchauffage est comprise entre environ 600 C et environ 850 C avec une durée de préchauffage de l'ordre de quelques minutes, et par le fait que la température active est l'ordre de 900 C avec une durée active inférieure à 5 minutes. 6. Procédé selon l'une des revendications précédentes, caractérisé par le fait qu'il comporte, postérieurement à la mise en contact à chaud, un dépot d'une couche de silicium (830) sur la région de base extrinsèque, suivi d'une phase de siliciuration de la base extrinsèque, et par le fait que l'épaisseur de la couche de silicium déposée (830) correspond sensiblement l'épaisseur de silicium consommé pendant la phase de siliciuration. 7. Procédé selon l'une des revendications précédentes, caractérisé par le fait que le transistor est de type NPN, et par le fait que le gaz dopant est du diborane.