Brevet FR2806528A1 — publié le 20010921

ARRIÈRE-PLAN DE L'INVENTION 1. Domaine de l'invention La présente invention concerne un substrat semiconducteur, un dispositif à semiconducteur et leurs procédés de fabrication et de façon davantage particulière, la présente invention concerne un substrat semiconducteur comportant une structure silicium sur isolant ou semiconducteur sur isolant (SOI) (ci-après également appelé substrat SOI) comprenant un substrat comportant une couche semiconductrice sur un film isolant ainsi qu'un dispositif à semiconducteur et leurs procédés de fabrication. 2. Description de l'art antérieur Compte tenu de l'intégration et de la performance de plus en plus élevées des circuits intégrés à grande échelle d'intégration (LSI) sur lesquels sont constitués des transistors à effet de champ métal-oxyde- semiconducteur (MOSFET), les dispositifs à semiconducteur qui présentent une structure SOI sont en train d'attirer l'attention. Dans une structure SOI, une isolation d'élément complète est réalisée au moyen d'un oxyde de silicium ou de tout autre film isolant de telle sorte que la fréquence de survenue d'une erreur logique et d'un verrouillage (appelé classiquement "latch up") soit atténuée ou réduite à zéro et qu'une fiabilité élevée soit obtenue même dans un LSI présentant un degré élevé d'intégration. En outre, puisque la capacité de jonction d'une couche de diffusion peut être réduite, il y a moins d'effets de charge électrique et de décharge électrique en relation avec une commutation de telle sorte qu'on a l'avantage d'une vitesse plus élevée et d'une consommation d'énergie électrique plus faible. Plusieurs propositions ont été élaborées jusqu'à ce jour en ce qui concerne le procédé de fabrication d'un substrat SOI. Il y a par exemple la séparation par oxygène implanté (SIMOX) et la liaison directe telle qu'une gravure chimique assistée plasma (PACE), un procédé SOI à liaison et gravure partielle (BESOI), un polissage d'une surface arrière après liaison, comme décrit dans la publication de brevet du Japon n Hei 10-199840, et une implantation d'ions d'hydrogène (pelage). Selon le procédé SIMOX, il est relativement aisé de rendre mince la couche SOI mais des ions d'oxygène haute concentration sont implantés selon une énergie élevée et par conséquent, on observe le problème consistant en ce que le coût de l'implantation d'ions devient élevé. En outre, un endommagement notable de la cristallinité de la couche semiconductrice en silicium, une détérioration des performances des transistors et d'autres éléments à semiconducteur ainsi que des variations supplémentaires au niveau de l'épaisseur du film d'oxyde dans des petites régions ont été rapportés. En outre, des problèmes tels qu'une fuite se manifestent en association avec la réduction de l'épaisseur de la couche SOI. En outre, une liaison directe est présentement mise en utilisation pratique pour des substrat SOI comportant des couches SOI présentant des épaisseurs comprises entre 1 pm et 10 pim. Selon le procédé PACE, il y a une limite à la précision du polissage afin d'éliminer tout endommagement de telle sorte qu'il est difficile de rendre mince la couche SOI. En outre, puisque deux substrats semiconducteurs en silicium sont utilisés, le problème constitué par un coût de fabrication élevé se pose. Selon le procédé BESOI, un transfert par couche épitaxiale (ELTRAN) qui utilise du silicium poreux obtenu au moyen d'une oxydation d'anode a été développé dans les récentes années. L'épaisseur de la couche SOI est réduite de façon considérable mais se pose le problème constitué par le fait que la productivité et la cadence de fabrication sont instables. En outre, puisque deux substrats semiconducteurs en silicium sont également utilisés selon ce procédé, le problème constitué par des coûts de fabrication élevés subsiste. Selon le procédé par pelage, le substrat semiconducteur en silicium peut être réutilisé après pelage de telle sorte que les coûts de fabrication peuvent être diminués. Puis une explication du procédé de fabrication d'un substrat SOI au moyen d'un pelage sera présentée par report aux dessins. Tout d'abord, comme représenté sur la figure 9A, par exemple, de l'oxyde de silicium est empilé jusqu'à une épaisseur de 200 nm à 400 nm sur un premier substrat semiconducteur (premier substrat) 10 au moyen d'un dépôt chimique en phase vapeur (CVD) ou au moyen d'une oxydation thermique afin de former un film isolant 20. Puis comme représenté sur la figure 9B, par exemple des ions d'hydrogène D sont implantés afin de former une surface de pelage 11 dans une région à une profondeur prédéterminée du premier substrat 10. Ici, la profondeur de la surface de pelage 11 est établie à l'épaisseur requise de la couche SOI et à l'épaisseur de la couche d'endommagement (environ 200 nm dans la pratique) si l'on considère I'endommagement à l'instant du pelage. Puis le film isolant 20 est poli par exemple au moyen d'un polissage chimico-mécanique ou CMP afin d'aplanir la surface. Lors de ce CMP, le film isolant est poli jusqu'à une rugosité de surface d'un niveau de 0,4 nm en réalisant un polissage en utilisant un patin de polissage réalisé par exemple en mousse uréthane ou en une mousse de tissu non tissé continue et en silice colloïdale présentant une dimension moyenne de particules de 40 nm en tant que boue de polissage afin d'ainsi obtenir une surface susceptible d'une liaison. Puis comme représenté sur la figure 9C, un second substrat semiconducteur en silicium (second substrat) 30 est lié au-dessus du film isolant 20 formé sur le premier substrat 10. Ici, sur la figure, le premier substrat 10 qui est muni du film isolant 20 est retourné par comparaison avec la figure 9B. A l'instant de la liaison, de la même façon que dans le cas du premier substrat 10, la surface du second substrat 30 est polie jusqu'à une rugosité de surface d'un niveau de 0,4 nm à l'avance en faisant appel à un polissage qui utilise un patin de polissage réalisé en mousse uréthane etc. et en silice colloïdale présentant une dimension moyenne de particules de 40 nm en tant que boue de polissage afin d'ainsi former une surface susceptible d'une liaison. En outre, les surfaces de liaison, c'est-à-dire la surface du film isolant 20 du premier substrat 10 et la surface du second substrat 30, sont lavées (afin d'ôter des particules sur les surfaces de liaison) et sont rendues hydrophiles (afin d'introduire des groupes OH à l'intérieur des surface de liaison) en réalisant un lavage à l'aide d'une solution de lavage mixte ou mélangée constituée par de l'eau ammoniacale, du peroxyde d'hydrogène et de l'eau haute pureté (NH3: H202: H20 = 1: 2: 7). Ceci permet une stabilisation de la liaison. Puis comme représenté sur la figure 10OA, tout d'abord les surfaces de liaison sont traitées thermiquement à environ 400 C dans une atmosphère d'oxygène ou dans une atmosphère de gaz inerte afin d'augmenter la résistance mécanique de liaison puis elles sont ensuite traitées thermiquement à environ 600 C afin d'ôter par pelage le premier substrat 10b tout en laissant la couche semiconductrice 10a sur le film isolant 20 au niveau de la surface de pelage 11. Le premier substrat 10Ob peut être récupéré, aplani au niveau de sa surface puis recyclé en tant que premier substrat ou en tant qu'autre substrat semiconducteur. Afin d'encore augmenter la résistance mécanique de liaison des surfaces de liaison du second substrat 30 et du film isolant 20, par exemple, il est préférable de les traiter thermiquement pendant environ minutes à 2 heures à une température de 800 C à 1100 C. Lorsqu'une impureté, par exemple du bore, a déjà été introduite à I'intérieur de la couche semiconductrice 10Oa, de préférence le traitement thermique est mis en oeuvre à une température basse d'environ 800 C afin d'empêcher toute diffusion. Puis comme représenté sur la figure 10OB, par exemple un polissage chimico-mécanique ou CMP est utilisé pour polir la couche semiconductrice 10a sur 200 nm, en correspondance avec la couche d'endommagement afin d'éliminer l'endommagement à l'instant du pelage et afin d'aplanir la surface de la couche semiconductrice pour obtenir le substrat SOI attendu. Lors du CMP, un polissage est mis en ceuvre en utilisant par exemple une mousse du type tissu non tissé continue ou une mousse uréthane en tant que patin de polissage et en utilisant une silice colloïdale présentant une dimension moyenne de particules de 40 nm ou une solution de diamine éthylène en tant que boue de polissage de manière à obtenir la rugosité de surface et l'épaisseur de couche SOI requises pour le dispositif LSI. Si l'on résume les problèmes destinés à être résolus au moyen de l'invention, au niveau du procédé de fabrication d'un substrat SOI au moyen d'une implantation d'ions d'hydrogène (pelage), du fait de la précision limitée de l'étape de polissage pour éliminer la couche d'endommagement, I'épaisseur de la couche SOI peut seulement être réduite jusqu'à environ 100 nm. Par conséquent, lorsque le dispositif à semiconducteur est miniaturisé et que la règle de conception devient de 0, 1 gm, la réduction demandée de l'épaisseur de la couche SOI jusqu'à environ 30 à 50 nm ne peut pas être réalisée. Selon le procédé de polissage de la surface arrière après liaison comme décrit dans la publication de Brevet du Japon n Hei 10-199840, le substrat semiconducteur est formé en formant un film qui joue le rôle d'arrêt du polissage, en liant les substrats semiconducteurs en silicium puis en polissant la surface arrière mais le film qui agit en tant qu'arrêt du polissage est formé moyennant un motif spécifique tel que le motif du film isolant d'isolation d'élément. Par conséquent, se pose le problème constitué par le fait qu'un substrat SOI à usage général ne peut pas être formé. En outre, selon ce procédé, deux substrats semiconducteurs en silicium sont utilisés de telle sorte qu'on observe le problème constitué par des coûts de fabrication élevés. Qui plus est, le substrat semiconducteur en silicium épais doit être poli depuis la surface arrière de telle sorte qu'on observe le problème constitué par la variation de l'épaisseur de la couche SOI en fonction de la précision du polissage. RÉSUMÉ DE L'INVENTION Un objet de la présente invention consiste à proposer un substrat semiconducteur comportant une structure SOI qui convienne pour un usage général même si l'on fait appel à une isolation structurée d'une couche SOI par un film isolant. Un autre objet de la présente invention consiste à proposer un procédé de fabrication d'un substrat semiconducteur d'une structure SOI qui permette une réduction de l'épaisseur de la couche SOI et qui permette une diminution des coûts de fabrication et de la variation de l'épaisseur de la couche SOI. Encore un autre objet de la présente invention consiste à proposer un dispositif à semiconducteur qui utilise le substrat semiconducteur mentionné ci-avant. Encore un autre objet de la présente invention consiste à proposer un procédé de fabrication d'un tel dispositif à semiconducteur. Afin d'atteindre le premier objet, conformément à un premier aspect de la présente invention, on propose un substrat semiconducteur pour former un motif de circuit d'une puce semiconductrice, comprenant un substrat, un film isolant formé sur le substrat et une couche semiconductrice formée sur le film isolant, la couche semiconductrice étant isolée par le film isolant pour chaque région de formation d'un motif de circuit d'une puce semiconductrice. De préférence, un film conducteur est formé dans le film isolant dans une partie inférieure de la couche semiconductrice. Selon cet aspect de l'invention, en dépit du fait que le substrat semiconducteur est un substrat pour former un motif de circuit d'une puce semiconductrice comportant une couche semiconductrice sur un film isolant formé sur un substrat, puisque la couche semiconductrice est isolée par le film isolant pour chaque région de formation d'un motif d'une puce semiconductrice, on n'est pas limité à un motif d'isolation d'élément spécial. Même si une structure selon laquelle une couche semiconductrice comportant une structure SOI est isolée par un film isolant est utilisée, il est possible d'appliquer cette structure pour une utilisation à usage général. Afin d'atteindre le second objet, conformément à un second aspect de la présente invention, on propose un procédé de fabrication d'un substrat semiconducteur comportant une couche semiconductrice sur un film isolant formé sur un substrat, comprenant les étapes de formation d'une gorge d'une profondeur prédéterminée comportant un motif prédéterminé dans un premier substrat réalisé en un semiconducteur, de formation d'un premier film isolant dans la gorge et au-dessus dudit premier substrat, de dopage d'une impureté pour ôter par pelage le premier substrat dans une région d'une profondeur prédéterminée du premier substrat, de liaison d'un second substrat depuis le dessus du premier film isolant, d'enlèvement du premier substrat dans la région dans laquelle l'impureté est dopée au moyen d'un traitement thermique tout en laissant la couche semiconductrice de la couche de surface du premier substrat sur le premier film isolant et de Opolissage de la couche semiconductrice en utilisant en tant qu'arrêt la surface du premier film isolant conformé de manière à faire saillie vers l'extérieur au niveau d'une partie inférieure de la gorge. De préférence, I'étape de formation de la gorge inclut une étape de formation d'une gorge d'une profondeur prédéterminée dans une région circonférentielle externe du motif de circuit de la puce semiconductrice formé dans la couche semiconductrice. De préférence, l'étape de formation de la gorge inclut une étape de détermination de la profondeur de la gorge de telle sorte que l'épaisseur de la couche semiconductrice obtenue après l'étape de polissage de la couche semiconductrice devienne une épaisseur prédéterminée. De préférence, I'étape de formation du premier film isolant inclut une étape de formation du premier film isolant au moyen d'un matériau isolant moyennant une vitesse de polissage inférieure à celle du premier substrat. De façon davantage préférable, un substrat semiconducteur en silicium est utilisé en tant que premier substrat et le premier film isolant est formé au moyen d'oxyde de silicium. De préférence, l'étape de formation du premier film isolant inclut une étape d'aplanissement du premier film isolant. De façon davantage préférable, I'étape d'aplanissement du premier film isolant est une étape de polissage chimico-mécanique. De préférence, au niveau de l'étape de dopage de l'impureté pour ôter par pelage le premier substrat, l'implantation d'ions d'hydrogène est mise en oeuvre. De préférence, l'étape de polissage de la couche semiconductrice est une étape de polissage chimico-mécanique. De préférence, le procédé comprend en outre, après l'étape de formation du premier film isolant et avant l'étape de dopage de l'impureté pour ôter par pelage le premier substrat, une étape de formation d'un film conducteur au-dessus du premier film isolant et une étape de formation d'un second film isolant au-dessus du film conducteur. De façon davantage préférable, I'étape de formation du second film isolant inclut une étape d'aplanissement du second film isolant et en outre, de préférence, I'étape d'aplanissement du second film isolant est une étape de polissage chimico-mécanique. C'est-à-dire que le procédé de fabrication du substrat semiconducteur comprend la formation, dans un premier substrat réalisé en un semiconducteur, d'une gorge d'une profondeur prédéterminée comportant un motif prédéterminé au niveau d'une région circonférentielle externe d'un motif de circuit d'une puce semiconductrice à former sur la couche semiconductrice, la formation d'un premier film isolant dans la gorge et au-dessus du premier substrat et l'aplanissement de la surface du premier film isolant au moyen d'un polissage chimico-mécanique ou similaire. Puis ce procédé inclut le dopage d'une impureté telle que des ions d'hydrogène pour ôter par pelage le premier substrat dans une région d'une profondeur prédéterminée du premier substrat. Puis ce procédé inclut la liaison d'un second substrat depuis le dessus du premier film isolant et la réalisation d'un traitement thermique afin d'ôter par pelage le premier substrat dans la région incluant l'impureté dopée tout en laissant la couche semiconductrice de la partie de couche de surface du premier substrat sur le premier film isolant. Puis ce procédé inclut le polissage de la couche semiconductrice au moyen d'un polissage chimico-mécanique ou similaire en utilisant en tant qu'arrêt la surface du premier film isolant conformée de manière à faire saillie vers l'extérieur au niveau du fond de la gorge. Conformément au procédé de fabrication du substrat semiconducteur, puisque, comme décrit ci-avant, la couche semiconductrice est polie en utilisant en tant qu'arrêt la surface du premier film isolant conformée de manière à faire saillie vers l'extérieur dans le fond de la gorge, une réduction de l'épaisseur de la couche SOI, conformément à la profondeur de la gorge, est possible et une épaisseur de par exemple 30 à 50 nm peut être obtenue. En outre, le substrat peut être réutilisé après qu'il est ôté par pelage et par conséquent, les coûts de fabrication peuvent être diminués. En outre, puisque seulement une variation due au polissage de la valeur d'épaisseur du film ôté par pelage dans la couche de pelage est observée et que l'arrêt est utilisé lors du polissage comme décrit ci- avant, une variation de l'épaisseur de la couche SOI peut être atténuée. En outre, en formant le film conducteur au-dessus du premier film isolant et en formant le second film isolant au-dessus du film conducteur après l'étape de formation du premier film isolant et avant l'étape de dopage de l'impureté pour ôter par pelage le premier substrat, un substrat semiconducteur d'une structure SOI permettant de former un élément à semiconducteur d'une structure à grille arrière peut être fabriqué. Afin d'atteindre le troisième objet, conformément à un troisième aspect de la présente invention, on propose un dispositif à semiconducteur obtenu à partir du substrat semiconducteur du premier aspect de l'invention. Afin d'atteindre le quatrième objet, conformément à un quatrième aspect de la présente invention, on propose un procédé de fabrication d'un dispositif à semiconducteur obtenu à partir du substrat semiconducteur du premier aspect de l'invention. BRÈVE DESCRIPTION DES DESSSINS Ces objets et caractéristiques ainsi que d'autres de la présente invention deviendront plus clairs au vu de la description qui suit des modes de réalisation préférés présentés par report aux dessins annexés parmi lesquels: la figure 1A est une vue en plan d'un substrat semiconducteur conformément à un premier mode de réalisation de la présente invention; la figure 1 B est une vue en coupe prise selon la ligne A-A' de la figure 1A; les figures 2A à 2C sont des vues en coupe d'étapes d'un procédé de fabrication du substrat semiconducteur conformément au premier mode de réalisation, la figure 2A représentant l'état jusqu'à une étape de formation d'une gorge, la figure 2B représentant l'état jusqu'à une étape de formation d'un film isolant et la figure 2C représentant l'état jusqu'à une étape d'aplanissement du film isolant; les figures 3A et 3B représentent des étapes qui font suite à la figure 2C, la figure 3A représentant l'état jusqu'à une étape de formation d'une couche de pelage et la figure 3B représentant l'état jusqu'à une étape de liaison d'un substrat de support; les figures 4A et 4B représentent des étapes qui font suite à la figure 3B, la figure 4A représentant l'état jusqu'à une étape d'enlèvement par pelage de la couche de pelage par traitement thermique et la figure 4B représentant l'état jusqu'à l'étape de formation d'une couche semiconductrice d'une structure SOI par polissage; la figure 5A est une vue en plan d'un substrat semiconducteur conformément à un second mode de réalisation de la présente invention; la figure 5B est une vue en coupe prise selon la ligne A-A' de la figure 5A; les figures 6A à 6C sont des vues en coupe d'étapes d'un procédé de fabrication du substrat semiconducteur conformément au second mode de réalisation, la figure 6A représentant l'état jusqu'à l'étape d'aplanissement d'un film isolant de couche supérieure, la figure 6B représentant l'état jusqu'à une étape de formation d'un film conducteur et la figure 6C représentant une étape de formation d'un film isolant de couche inférieure; les figures 7A et 7B représentent des étapes qui font suite à la figure 6C, la figure 7A représentant l'état jusqu'à une étape de formation d'une couche de pelage et la figure 7B représentant l'état jusqu'à une étape de liaison d'un substrat de support; les figures 8A et 8B représentent des étapes qui font suite à la figure 7B, la figure 8A représentant l'état jusqu'à l'étape d'enlèvement par pelage de la couche de pelage par traitement thermique et la figure 8B représentant l'état jusqu'à l'étape de formation de la couche semiconductrice de la structure SOl par polissage; les figures 9A à 9C sont des vues en coupe d'étapes d'un procédé de fabrication d'un substrat semiconducteur conformément à l'art antérieur, la figure 9A représentant l'état jusqu'à l'étape d'aplanissement du film isolant, la figure 9B représentant l'état jusqu'à l'étape de formation de la couche de pelage et la figure 9C représentant l'état jusqu'à l'étape de liaison du substrat de support; et les figures 10A et 10 B représentent des étapes qui font suite à la figure 9C, la figure 10A représentant l'état jusqu'à l'étape d'enlèvement par pelage de la couche de pelage par traitement thermique et la figure 1 OB représentant l'état jusqu'à l'étape de formation d'une couche semiconductrice de la structure SOI par polissage. DESCRIPTION DES MODES DE RÉALISATION PRÉFÉRÉS Ci-après, une explication de modes de réalisation de la présente invention sera présentée par report aux dessins. Premier mode de réalisation La figure 1A est une vue en plan d'un substrat semiconducteur (substrat SOI) conformément au présent mode de réalisation. La plaquette semiconductrice W est constituée par un substrat, par un film isolant qui est formé sur le substrat et par une couche semiconductrice sur le film isolant. La plaquette comprend une structure G qui est constituée par le film isolant qui fait saillie vers l'extérieur jusqu'à la surface au niveau des régions circonférentielles externes des motifs de circuit d'une pluralité de puces semiconductrices qui seront formées dans la couche semiconductrice, lesquelles régions circonférentielles externes deviennent des lignes de prédécoupe SL lors du tranchage selon des puces semiconductrices individuelles après constitution des motifs de circuit des puces semiconductrices. Cette structure permet d'isoler la couche semiconductrice pour chaque région C o un motif de circuit d'une puce semiconductrice sera formé. La figure 1 B est une vue en coupe prise selon la ligne A-A' de la figure 1A. Un film isolant 20 réalisé par exemple en oxyde de silicium est formé sur la surface de liaison d'un substrat de support 30 réalisé par exemple en silicium. Une couche semiconductrice en silicium (couche SOI) 10c comportant une structure SOI est formée au niveau de la couche supérieure du film isolant 20. La couche SOI 10c présente une structure G qui est constituée par le film isolant qui fait saillie vers l'extérieur jusqu'à la surface au niveau de la région circonférentielle externe du motif de circuit de chaque puce semiconductrice qui sera formée dans la couche semiconductrice. De ce fait, la couche semiconductrice 10c est isolée pour chaque région o un motif de circuit d'une puce semiconductrice sera formé. Le substrat semiconducteur du présent mode de réalisation est un substrat semiconducteur qui comprend une couche semiconductrice au-dessus d'un film isolant formé dans un substrat et puisque la couche semiconductrice 10Oc est isolée par le film isolant pour chaque région C o le motif de circuit de la puce semiconductrice sera formé, le substrat n'est pas limité à un quelconque motif d'isolation d'élément spécifique et peut être appliqué pour une utilisation à usage général en dépit du fait que la couche semiconductrice 10c de la structure SOI est isolée par le film isolant 20. En outre, il est également possible de former un élément semiconducteur dans le substrat semiconducteur en utilisant des techniques bien connues. Puis une explication du procédé de fabrication du substrat SOI sera présentée par report à la vue en coupe prise selon la ligne A-A' de la figure 1A. Tout d'abord, comme représenté sur la figure 2A, un film de réserve R est formé sur le premier substrat semiconducteur en silicium (premier substrat) 10 au moyen par exemple d'une photolithographie. Puis ce film est gravé au moyen par exemple d'une gravure ionique réactive (RIE) en utilisant par exemple un débit d'écoulement de gaz CF4 de 100 sccm (unité standardisée) et un débit d'écoulement de gaz Ar de 900 sccm afin de former des gorges G qui présentent une largeur de 100 pm et une profondeur de 50 nm dans le premier substrat 10. Ici, les gorges G sont formées selon un motif similaire à un réseau présentant par exemple un pas de 20 mm dans les régions circonférentielles externes des motifs de circuit des puces semiconductrices qui seront formées dans la couche semiconductrice du substrat SOI. Ce pas peut également être rendu égal à la dimension d'un côté d'une puce semiconductrice lors du tranchage des semiconducteurs lors d'une phase ultérieure. Puis comme représenté sur la figure 2B, de l'oxyde de silicium est déposé dans les gorges G ainsi que sur le premier substrat 10 jusqu'à une épaisseur de par exemple 400 nm au moyen par exemple d'un dépôt chimique en phase vapeur (CVD) afin de former le film isolant 20. Puis comme représenté sur la figure 2C, le film isolant 20 est poli au moyen par exemple d'un polissage chimico-mécanique (CMP) afin d'aplanir la surface. Lors du CMP, le film isolant 20 est poli en utilisant par exemple une mousse polyuréthane en tant que patin de polissage et une silice colloïdale présentant une dimension moyenne de particules de 80 nm en tant que boue de polissage afin d'éliminer des différences de marche sur la surface du film isolant 20 et est en outre poli en utilisant une mousse du type tissu non tissé continue ou tout autre patin de polissage et en utilisant une silice colloïdale présentant une dimension moyenne de particules de 40 nm en tant que boue de polissage afin d'obtenir une rugosité de surface d'un niveau de 0,4 nm et afin d'obtenir une surface susceptible d'une liaison. Puis comme représenté sur la figure 3A, par exemple des ions d'hydrogène D sont implantés afin de former une surface de pelage 11 dans une région d'une profondeur prédéterminée du premier substrat 10. Ici, la profondeur de la surface de pelage 11 est établie de manière à être par exemple égale à une profondeur d'environ 200 nm depuis le fond des gorges G si l'on considère I'endommagement à l'instant du pelage. C'est-à-dire que lorsque l'on suppose que la profondeur des gorges est de 50 nm et que l'épaisseur du film isolant 20 après le polissage est de 200 nm, la surface de pelage 11 est formée à une profondeur de 450 nm au total depuis la surface du film isolant 20. Il est également possible de modifier l'ordre des étapes que sont l'étape de formation de la surface de pelage au moyen de l'introduction d'une impureté et l'étape de polissage pour obtenir une surface de liaison terminée. Puis comme représenté sur la figure 3B, le second substrat semiconducteur en silicium (second substrat) 30 est lié au-dessus du film isolant 20 formé sur le premier substrat 10. Ici, sur la figure, le premier substrat 10 qui reçoit en formation le film isolant 20 est retourné haut et bas par comparaison avec la figure 3A. A l'instant de la liaison, de la même façon que dans le cas du premier substrat 10, la surface du second substrat 30 est polie afin d'obtenir une surface susceptible d'une liaison. En outre, elle est lavée au moyen d'une solution de lavage mélangée ou mixte constituée par de l'eau ammoniacale, par du peroxyde d'hydrogène et par une eau haute pureté (NH3: H202: H20 = 1: 2: 7) afin de laver les surfaces de liaison, c'est-à- dire la surface du film isolant 20 du premier substrat 10 et la surface du second substrat 30 (afin d'ôter des particules au niveau des surfaces de liaison) puis ces surfaces de liaison sont rendues hydrophiles (afin d'introduire des groupes OH à l'intérieur des surfaces de liaison). Ceci permet une stabilisation de la liaison. Puis comme représenté sur la figure 4A, tout d'abord les surfaces de liaison sont traitées thermiquement à environ 4000C dans une atmosphère d'oxygène ou dans une atmosphère de gaz inerte afin d'augmenter la résistance mécanique de liaison puis elles sont en outre traitées thermiquement à environ 600 C afin d'ôter par pelage le premier substrat 10 Ob au niveau de la surface de pelage 11 tout en laissant la couche semiconductrice 1 Oa sur le film isolant 20. Le premier substrat 10Ob peut être récupéré, aplani au niveau de sa surface puis recyclé en tant que premier substrat ou en tant qu'autre substrat semiconducteur. Afin d'encore augmenter la résistance mécanique de liaison des surfaces de liaison du second substrat 30 et du film isolant 20, par exemple, il est préférable de les traiter thermiquement pendant environ minutes à 2 heures à une température de 800 C à 1100 C. Lorsqu'une impureté, par exemple du bore, a déjà été introduite à l'intérieur de la couche semiconductrice 10a, de préférence le traitement thermique est mis en ceuvre à une température basse d'environ 800 C afin d'empêcher toute diffusion. Puis comme représenté sur la figure 4B, par exemple un polissage CMP est utilisé afin de polir la couche semiconductrice 10a sur 200 nm en utilisant la surface de la partie de film isolant 20a enterrée dans les gorges G en tant qu'arrêt, afin d'éliminer l'endommagement à l'instant du pelage et afin d'aplanir la surface de la couche semiconductrice pour obtenir le substrat SOI attendu qui est représenté sur la figure 1. Lors de ce CMP, un polissage est appliqué en utilisant par exemple une mousse en type tissu non tissé continue ou une mousse uréthane en tant que patin de polissage et en utilisant de la silice colloïdale présentant une dimension moyenne de particules de 40 nm ou une solution de diamine éthylène en tant que boue de polissage de manière à obtenir la rugosité de surface et l'épaisseur de couche SOI requises pour le dispositif LSI. Lors du polissage CMP, la partie de film isolant 20a qui est enterrée dans les gorges G qui sont formées dans le premier substrat 10 à l'avance est conformée de manière à faire saillie vers le haut depuis la surface du second substrat 30. L'oxyde de silicium du film isolant 20 présente une vitesse de polissage plus faible que celle du silicium de la couche semiconductrice 10a. Par conséquent, il est possible de polir la couche semiconductrice 10a en utilisant la surface de la partie de film isolant 20a qui est enterrée dans les gorges G en tant qu'arrêt. En tant que résultat du polissage, une couche semiconductrice (couche SOI) 10Oc qui est isolée pour chaque région o le motif de circuit de la puce semiconductrice sera formé par le film isolant 20 comme représenté sur la figure 4B peut être obtenue. La partie de film isolant a qui est enterrée dans les gorges G peut être utilisée en tant que lignes de prédécoupe SL lors du tranchage des puces semiconductrices individuelles après formation des motifs de circuit des puces semiconductrices sur le substrat SOI obtenu comme décrit ci-avant. L'épaisseur de la couche SOI 10Oc peut être contrôlée de manière à correspondre à la profondeur des gorges G bien qu'elle dépende des conditions du polissage puisque la surface de la partie de film isolant a qui est enterrée dans les gorges G est utilisée en tant qu'arrêt. Par exemple, l'épaisseur de la couche SOI 1 Oc peut être contrôlée à environ 50 nm en établissant la profondeur des gorges G à 50 nm. En outre, il est également possible de former un élément semiconducteur dans le substrat semiconducteur en utilisant des techniques déjà connues. Conformément au procédé de fabrication du substrat semiconducteur du présent mode de réalisation, la couche semiconductrice est polie en utilisant la surface de la partie de film isolant 20a qui est enterrée dans les gorges G comme décrit ci-avant (la partie du film isolant 20 qui est conformée de manière à faire saillie vers l'extérieur dans le fond des gorges G) en tant qu'arrêt et par conséquent, une réduction de l'épaisseur de la couche SOI conformément à la profondeur des gorges est possible et une épaisseur de par exemple nm à 50 nm peut être obtenue. En outre, le substrat peut être réutilisé après qu'il est ôté par pelage et par conséquent, les coûts de fabrication peuvent être diminués. En outre, puisque seulement une variation due au polissage de la valeur de l'épaisseur du film ôté par pelage dans la couche de pelage est observée et que l'arrêt est utilisé lors du polissage comme décrit ci-avant, une variation de l'épaisseur de la couche SOI peut être atténuée. Second mode de réalisation La figure 5A est une vue en plan d'un substrat semiconducteur (substrat SOI) conformément au présent mode de réalisation tandis que la figure 5B est une vue en coupe prise selon la ligne A-A' de la figure A. Le substrat SOI conformément au présent mode de réalisation est sensiblement le même que le substrat SOI conformément au premier mode de réalisation mais un film isolant de couche inférieure 21 réalisé par exemple en oxyde de silicium est formé sur le sommet de la surface de liaison du substrat de support 30, un film conducteur 12 réalisé par exemple en polysilicium est formé au niveau de la couche supérieure du substrat de support 30, un film isolant de couche supérieure 20 réalisé par exemple en oxyde de silicium est formé sur la surface supérieure du film conducteur 12 et une couche semiconductrice en silicium (couche SOI) 10c d'une structure SOI est formée au niveau de la couche supérieure du film isolant de couche supérieure 20. La couche SOI 10 Oc présente la structure G qui est constituée par le film isolant de couche supérieure 20 qui fait saillie vers l'extérieur jusqu'à la surface dans la région circonférentielle externe du motif de circuit de chaque puce semiconductrice qui sera formée dans la couche semiconductrice. De ce fait, la couche semiconductrice 10c est isolée pour chaque région au niveau de laquelle le motif de circuit de la puce semiconductrice sera formé. Le substrat semiconducteur du présent mode de réalisation, de la même façon que dans le cas du premier mode de réalisation, est un substrat semiconducteur qui comprend une couche semiconductrice au- dessus d'un film isolant formé dans un substrat et puisque la couche semiconductrice 10c est isolée par le film isolant pour chaque région C au niveau de laquelle le motif de circuit d'une puce semiconductrice sera formé, le substrat n'est pas limité à un quelconque motif d'isolation d'élément spécifique et il peut être appliqué pour une utilisation à usage général en dépit du fait que la couche semiconductrice 10Oc de la structure SOI est isolée par le film isolant 20. En outre, il est également possible de former un élément semiconducteur dans le substrat semiconducteur en utilisant des techniques bien connues. Une explication du procédé de fabrication du substrat SOI sera présentée par report à la vue en coupe prise selon la ligne A-A' de la figure 5A. Tout d'abord, la structure jusqu'à celle qui est représentée sur la figure 6A est formée de la même manière que dans le cas du premier mode de réalisation. C'est-à-dire que des gorges G par exemple d'une largeur de gm et d'une profondeur de 50 nm sont formées dans la surface du premier substrat semiconducteur en silicium (premier substrat) 10 selon un motif en forme de réseau présentant un pas de par exemple 20 mm dans les régions circonférentielles externes des motifs de circuit des puces semiconductrices qui seront formées dans la couche semiconductrice du substrat SOI. De l'oxyde de silicium est déposé dans les gorges G ainsi que sur le premier substrat 10 jusqu'à une épaisseur de 400 nm au moyen par exemple d'un procédé de dépôt en phase vapeur ou CVD afin de former le film isolant de couche supérieure 20. En outre, le film isolant de couche supérieure 20 est poli au moyen d'un polissage CMP afin d'aplanir la surface. Lors du polissage CMP, le film isolant de couche supérieure 20 est poli en utilisant une mousse polyuréthane en tant que patin de polissage et une silice colloïdale présentant une dimension moyenne de particules de 80 nm en tant que boue de polissage afin d'ôter par polissage 200 nm de la surface du film isolant de couche supérieure 20 et afin d'éliminer des différences de marche. Puis comme représenté sur la figure 6B, du polysilicium est déposé audessus du film isolant de couche supérieure 20 jusqu'à une épaisseur de 300 nm au moyen par exemple d'un procédé CVD afin de former le film conducteur 12. Le polysilicium se voit conférer une conductivité en mélangeant une impureté conductrice dans le gaz de réaction pendant le dépôt de manière à générer l'inclusion d'impuretés dans le film ou en implantant des ions d'impureté après dépôt. Puis comme représenté sur la figure 6C, de l'oxyde de silicium est déposé jusqu'à une épaisseur de 300 nm à 400 nm au moyen par exemple d'un procédé de dépôt chimique en phase vapeur ou CVD afin de former le film isolant de couche inférieure 21. Puis la surface du film isolant de couche inférieure 21 est polie en utilisant une mousse du type tissu non tissé continue ou tout autre patin de polissage et en utilisant de la silice colloïdale d'une dimension moyenne de particules de 40 nm en tant que boue de polissage jusqu'à une rugosité de surface du niveau de 0,4 nm afin d'obtenir une surface susceptible d'une liaison. Puis comme représenté sur la figure 7A, par exemple, des ions d'hydrogène D sont implantés afin de former une surface de pelage 11 dans la région d'une profondeur prédéterminée du premier substrat 10. Ici, de la même façon que dans le cas du premier mode de réalisation, la profondeur de la surface de pelage 11 est établie à une profondeur d'environ 200 nm depuis le fond de la gorge G si l'on considère l'endommagement à l'instant du pelage. Il est également possible de modifier l'ordre des étapes que sont l'étape de formation de la surface de pelage au moyen de l'introduction d'une impureté et l'étape de polissage pour obtenir une surface de liaison terminée. Puis comme représenté sur la figure 7B, le second substrat semiconducteur en silicium (second substrat) 30 est lié au-dessus du film isolant de couche inférieure 21 formé sur le premier substrat 10. Ici, sur la figure, le premier substrat 10 qui comprend le film isolant de couche supérieure 20, le film conducteur 12 et le film isolant de couche inférieure 21 est retourné par comparaison avec la figure 7A. A l'instant de la liaison, de la même façon que dans le cas du premier substrat 10, la surface du second substrat 30 est polie afin d'obtenir une surface susceptible d'une liaison. En outre, elle est lavée à l'aide d'une solution de lavage mélangée ou mixte qui est constituée par de l'eau ammoniacale, par du peroxyde d'hydrogène et par de l'eau haute pureté (NH3: H202: H20 = 1: 2: 7) afin de laver les surfaces de liaison, c'est-à-dire la surface du film isolant de couche inférieure 21 du premier substrat 10 et la surface du second substrat 30 (afin d'ôter des particules des surfaces de liaison) et ces surfaces sont rendues hydrophiles (afin d'introduire des groupes OH à l'intérieur des surfaces de liaison). Ceci permet la stabilisation de la liaison. Puis comme représenté sur la surface 8A, tout d'abord les surfaces de liaison sont traitées thermiquement à environ 400 C dans une atmosphère d'oxygène ou dans une atmosphère de gaz inerte afin d'augmenter la résistance mécanique de liaison puis elles sont encore traitées thermiquement à environ 600 C afin d'ôter par pelage le premier substrat 10Ob au niveau de la surface de pelage 11 tout en laissant la couche semiconductrice 1 Oa sur le film isolant de couche supérieure 20. Le premier substrat 10Ob peut être récupéré, aplani au niveau de sa surface puis recyclé en tant que premier substrat ou en tant qu'autre substrat semiconducteur. Afin d'encore augmenter la résistance mécanique de liaison des surfaces de liaison du second substrat 30 et du film isolant de couche inférieure 21, par exemple, il est préférable de les traiter thermiquement pendant environ 30 minutes à 2 heures à une température de 800 C à 11 00 C. Lorsqu'une impureté, par exemple du bore, a déjà été introduite à l'intérieur de la couche semiconductrice 1 Oa, de préférence le traitement thermique est mis en oeuvre à une température basse d'environ 800 C afin d'empêcher toute diffusion. Puis comme représenté sur la figure 8B, par exemple un polissage CMP est utilisé afin de polir la couche semiconductrice 10a sur 200 nm en utilisant la surface de la partie du film isolant de couche supérieure 20a qui est enterrée dans les gorges G en tant qu'arrêt, afin d'éliminer l'endommagement à l'instant du pelage et afin d'aplanir la surface de la couche semiconductrice pour obtenir le substrat SOI attendu qui est représenté sur la figure 5. Lors de ce polissage CMP, un polissage est appliqué en utilisant par exemple une mousse du type tissu non tissé continue ou une mousse uréthane en tant que patin de polissage et en utilisant de la silice colloïdale présentant une dimension moyenne de particules de nm ou une solution de diamine éthylène en tant que boue de polissage de manière à obtenir la rugosité de surface et l'épaisseur de couche SOI requises pour le dispositif LSI. Lors du polissage CMP, la partie du film isolant de couche supérieure 20a qui est enterrée dans les gorges G qui sont formées dans le premier substrat 10 à l'avance est conformée de manière à faire saillie vers le haut depuis la surface du second substrat 30. L'oxyde de silicium du film isolant 20 présente une vitesse de polissage plus faible que celle du silicium de la couche semiconductrice 10a. Par conséquent, il est possible de polir la couche semiconductrice 10a en utilisant la surface de la partie de film isolant de couche supérieure 20a qui est enterrée dans les gorges G en tant qu'arrêt. En tant que résultat du polissage, une couche semiconductrice (couche SOI) 10c qui est isolée pour chaque région au niveau de laquelle le motif de circuit de la puce semiconductrice sera formé au moyen du film isolant de couche supérieure 20, comme représenté sur la figure 4B, peut être obtenue. La partie du film isolant de couche supérieure 20a qui est enterrée dans les gorges G peut être utilisée en tant que lignes de prédécoupe SL lors du tranchage des puces semiconductrices individuelles après la formation des motifs de circuit des puces semiconductrice sur le substrat SOI obtenu comme décrit ci- avant. L'épaisseur de la couche SOl 10Oc peut être contrôlée de manière à correspondre à la profondeur des gorges G en fonction des conditions du polissage puisque la surface de la partie du film isolant de couche supérieure 20a qui est enterrée dans les gorges G est utilisée en tant qu'arrêt. Par exemple, l'épaisseur de la couche SOI 10c peut être contrôlée à environ 50 nm en établissant la profondeur des gorges G à nm. En outre, il est également possible de former un élément à semiconducteur dans le substrat semiconducteur en utilisant des techniques déjà connues. Conformément au procédé de fabrication du substrat semiconducteur du présent mode de réalisation, la couche semiconductrice est polie en utilisant la surface de la partie du film isolant de couche supérieure 20a qui est enterrée dans les gorges G comme décrit ci-avant (la partie du film isolant de couche supérieure 20 qui est conformée de manière à faire saillie vers l'extérieur dans le fond des gorges G) en tant qu'arrêt et par conséquent, une réduction de I'épaisseur de la couche SOI conformément à la profondeur des gorges est possible et une épaisseur de par exemple 30 nm à 50 nm peut être obtenue. En outre, le substrat peut être réutilisé après qu'il est ôté par pelage et par conséquent, les coûts de fabrication peuvent être diminués. En outre, puisque seulement une variation due au polissage de la valeur de l'épaisseur du film à ôter par pelage dans la couche de pelage est observée et que l'arrêt est utilisé lors du polissage comme décrit ci-avant, une variation de l'épaisseur de la couche SOI peut être diminuée. En outre, le film conducteur est formé entre le film isolant de couche supérieure et le film isolant de couche inférieure. De ce fait, un substrat semiconducteur de la structure SOI permettant de former un élément à semiconducteur d'une structure à grille arrière peut être fabriqué. Le dispositif à semiconducteur qui est formé en utilisant le substrat semiconducteur de la présente invention peut être n'importe quel dispositif pour autant qu'il comporte l'élément à semiconducteur dans la couche semiconductrice de type SOI. Il peut comporter par exemple un MOSFET ou divers autres éléments à semiconducteur. La présente invention n'est pas limitée aux modes de réalisation. Par exemple, le motif de l'isolation de la couche SOI au moyen du film isolant n'est pas limité à chaque région au niveau de laquelle un motif de circuit d'une puce semiconductrice sera formé. Il est également possible de modifier ce motif selon une isolation pour chaque région au niveau de laquelle une pluralité de puces semiconductrices seront formées. En outre, le film isolant de couche supérieure, le film isolant de couche inférieure ou tout autre film isolant ou un film conducteur peuvent chacun être configurés en tant qu'unique couche ou en tant que multiples couches. Diverses autres modifications peuvent être apportées sans que I'on s'écarte de la présente invention. Pour résumer les effets de l'invention, conformément au substrat semiconducteur de la présente invention, dans un substrat semiconducteur pour former le motif de circuit d'une puce semiconductrice constitué par un substrat, par une couche isolante sur le substrat et par une couche semiconductrice sur le film isolant, la couche semiconductrice est isolé par le film isolant pour chaque région au niveau de laquelle le motif de circuit d'une puce semiconductrice sera formé et par conséquent, on n'est pas limité à un motif d'isolation d'élément spécifique et le substrat peut être appliqué pour une utilisation à usage général même si l'isolation de la couche semiconductrice de la structure SOI s'effectue au moyen du film isolant. En outre, conformément au procédé de fabrication du substrat semiconducteur de la présente invention, la couche semiconductrice est polie en utilisant la surface de la partie du film isolant qui est enterrée dans les gorges en tant qu'arrêt et par conséquent, une réduction de l'épaisseur de la couche SOI jusqu'à environ 30 nm à 50 nm est possible en fonction de la profondeur de la gorge. En outre, le substrat peut être réutilisé après qu'il est ôté par pelage et par conséquent, les coûts de fabrication peuvent être diminués. En outre, puisque seulement une variation due au polissage de la valeur de l'épaisseur du film ôté par pelage dans la couche de pelage est observée et que l'arrêt est utilisé lors du polissage comme décrit ci-avant, une variation de l'épaisseur de la couche SOI peut être diminuée. REVENDICATIONS 1. Substrat semiconducteur pour former un motif de circuit d'une puce semiconductrice, caractérisé en ce qu'il comprend un substrat (30); un film isolant (20) formé sur ledit substrat (30); et une couche semiconductrice (10c) formée sur ledit film isolant (20); ladite couche semiconductrice (10c) étant isolée par ledit film isolant (20, 20a) pour chaque région de formation d'un motif de circuit d'une puce semiconductrice. 2. Substrat semiconducteur selon la revendication 1, caractérisé en ce qu'un film conducteur (12) est formé dans ledit film isolant (20, 21) dans une partie inférieure de ladite couche semiconductrice (10 Oc). 3. Substrat semiconducteur selon la revendication 1, caractérisé en ce que l'épaisseur de ladite couche semiconductrice (1 0c) est comprise entre 30 nm et 50 nm. 4. Procédé de fabrication d'un substrat semiconducteur comportant une couche semiconductrice (10c) sur un film isolant (20) formé sur un substrat (30), caractérisé en ce qu'il comprend les étapes de: formation d'une gorge (G) d'une profondeur prédéterminée comportant un motif prédéterminé dans un premier substrat (10) réalisé en un semiconducteur; formation d'un premier film isolant (20) dans ladite gorge (G) et audessus dudit premier substrat (10); dopage d'une impureté pour ôter par pelage ledit premier substrat (10) dans une région d'une profondeur prédéterminée dudit premier substrat (10); liaison d'un second substrat (30) depuis le dessus dudit premier film isolant (20); enlèvement dudit premier substrat (10) dans la région dans laquelle ladite impureté est dopée au moyen d'un traitement thermique tout en laissant la couche semiconductrice (1 Oc) de la couche de surface dudit premier substrat (10) sur ledit premier film isolant (20); et polissage de ladite couche semiconductrice (10Oc) en utilisant en tant qu'arrêt la surface dudit premier film isolant (20, 20a) conformé de manière à faire saillie vers l'extérieur (20a) au niveau d'une partie inférieure de ladite gorge (G). 5. Procédé de fabrication d'un substrat semiconducteur selon la revendication 4, caractérisé en ce que l'étape de formation de ladite gorge (G) inclut une étape de formation d'une gorge d'une profondeur de 30 nm à 50 nm dans une région circonférentielle externe du motif de circuit de la puce semiconductrice formée dans ladite couche semiconductrice (10 Oc). 6. Procédé de fabrication d'un substrat semiconducteur selon la revendication 4, caractérisé en ce que l'étape de formation de ladite gorge (G) inclut une étape de détermination de la profondeur de ladite gorge de telle sorte que l'épaisseur de ladite couche semiconductrice (10c) obtenue après l'étape de polissage de ladite couche semiconductrice devienne une épaisseur prédéterminée. 7. Procédé de fabrication d'un substrat semiconducteur selon la revendication 4, caractérisé en ce que l'étape de formation dudit premier film isolant (20) inclut une étape de formation du premier film isolant au moyen d'un matériau isolant moyennant une vitesse de polissage inférieure à celle dudit premier substrat (10). 8. Procédé de fabrication d'un substrat semiconducteur selon la revendication 7, caractérisé en ce qu'un substrat semiconducteur en silicium est utilisé en tant que dit premier substrat (10) et ledit premier film isolant (20) est formé par de l'oxyde de silicium. 9. Procédé de fabrication d'un substrat semiconducteur selon la revendication 4, caractérisé en ce que l'étape de formation dudit premier film isolant (20) inclut une étape d'aplanissement du premier film isolant. 10. Procédé de fabrication d'un substrat semiconducteur selon la revendication 9, caractérisé en ce que l'étape d'aplanissement dudit premier film isolant (20) est une étape de polissage chimico-mécanique. 11. Procédé de fabrication d'un substrat semiconducteur selon la revendication 4, caractérisé en ce que, au niveau de l'étape de dopage de l'impureté pour ôter par pelage ledit premier substrat (10), une implantation d'ions d'hydrogène est mise en oeuvre. 12. Procédé de fabrication d'un substrat semiconducteur selon la revendication 4, caractérisé en ce que l'étape de polissage de ladite couche semiconductrice (10Oc) est une étape de polissage chimico- mécanique. 13. Procédé de fabrication d'un substrat semiconducteur selon la revendication 4, caractérisé en ce qu'il comprend en outre, après l'étape de formation dudit premier film isolant (20) et avant l'étape de dopage de l'impureté pour ôter par pelage ledit premier substrat (10), une étape de formation d'un film conducteur (12) au-dessus dudit premier film isolant (20) et une étape de formation d'un second film isolant (21) au-dessus dudit film conducteur (12). 14. Procédé de fabrication d'un substrat semiconducteur selon la revendication 13, caractérisé en ce que l'étape de formation dudit second film isolant (21) inclut une étape d'aplanissement du second film isolant. 15. Procédé de fabrication d'un substrat semiconducteur selon la revendication 14, caractérisé en ce que l'étape d'aplanissement du second film isolant (21) est une étape de polissage chimico-mécanique. 16. Dispositif à semiconducteur obtenu à partir d'un substrat semiconducteur en formant des motifs de circuit de puces semiconductrices, caractérisé en ce qu'il comprend: un substrat (30); un film isolant (20) formé sur ledit substrat (30); et une couche semiconductrice (10c) formée sur ledit film isolant (20), ladite couche semiconductrice (10c) étant isolée par ledit film isolant (20, 20a) pour chaque région de formation d'un motif de circuit d'une puce semiconductrice. 17. Dispositif à semiconducteur selon la revendication 16, caractérisé en ce qu'un film conducteur (12) est formé dans ledit film isolant (20, 21) dans une partie inférieure de ladite couche semiconductrice (10c). 18. Dispositif à semiconducteur selon la revendication 16, caractérisé en ce que l'épaisseur de ladite couche semiconductrice (10Oc) est comprise entre 30 nm et 50 nm. 19. Procédé de fabrication d'un dispositif à semiconducteur obtenu à partir d'un substrat semiconducteur comportant une couche semiconductrice (10c) sur un film isolant (20) formé sur un substrat (30), caractérisé en ce qu'il comprend les étapes de: formation d'une gorge (G) d'une profondeur prédéterminée comportant un motif prédéterminé dans un premier substrat (10) réalisé en un semiconducteur; formation d'un premier film isolant (20, 20a) dans ladite gorge (G) et au-dessus dudit premier substrat (10); dopage d'une impureté pour ôter par pelage ledit premier substrat (10) dans une région d'une profondeur prédéterminée dudit premier substrat; liaison d'un second substrat (30) depuis le dessus dudit premier film isolant (20); enlèvement dudit premier substrat (10) dans la région dans laquelle ladite impureté a été dopée par traitement thermique tout en laissant la couche semiconductrice (10c) de la couche de surface dudit premier substrat (10) sur ledit premier film isolant (20) ; polissage de ladite couche semiconductrice (10c) en utilisant en tant qu'arrêt la surface dudit premier film isolant (20, 20a) conformé de manière à faire saillie vers l'extérieur au niveau d'un fond de ladite gorge (G); et formation d'un motif de circuit dans le substrat semiconducteur obtenu. 20. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 19, caractérisé en ce que l'étape de formation de ladite gorge (G) inclut une étape de formation d'une gorge d'une profondeur de 30 nm à 50 nm dans une région circonférentielle externe du motif de circuit de la puce semiconductrice formée dans ladite couche semiconductrice (10 Oc). 21. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 19, caractérisé en ce que l'étape de formation de ladite gorge (G) inclut une étape de détermination de la profondeur de ladite gorge de telle sorte que l'épaisseur de ladite couche semiconductrice (10Oc) obtenue après l'étape de polissage de ladite couche semiconductrice devienne une épaisseur prédéterminée. 22. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 19, caractérisé en ce que l'étape de formation dudit premier film isolant (20) inclut une étape de formation du premier film isolant en un matériau isolant moyennant une vitesse de polissage inférieure à celle dudit premier substrat (10). 23. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 22, caractérisé en ce qu'un substrat semiconducteur en silicium est utilisé en tant que dit premier substrat (10) et ledit premier film isolant (20) est formé par un oxyde de silicium. 24. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 19, caractérisé en ce que l'étape de formation dudit premier film isolant (20) inclut une étape d'aplanissement du premier film isolant. 25. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 24, caractérisé en ce que l'étape d'aplanissement dudit premier film isolant (20) est une étape de polissage chimico- mécanique. 26. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 19, caractérisé en ce que, au niveau de l'étape de dopage de l'impureté pour ôter par pelage ledit premier substrat (10), une implantation d'ions d'hydrogène est mise en oeuvre. 27. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 19, caractérisé en ce que l'étape de polissage de ladite couche semiconductrice (10Oc) est une étape de polissage chimicomécanique. 28. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 19, caractérisé en ce qu'il comprend en outre, après l'étape de formation dudit premier film isolant (20) et avant l'étape de dopage de l'impureté pour ôter par pelage ledit premier substrat (10), une étape de formation d'un film conducteur (12) au-dessus dudit premier film isolant (20) et une étape de formation d'un second film isolant (21) au-dessus dudit film conducteur (12). 29. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 28, caractérisé en ce que l'étape de formation dudit second film isolant (21) inclut une étape d'aplanissement du second film isolant. 30. Procédé de fabrication d'un dispositif à semiconducteur selon la revendication 29, caractérisé en ce que l'étape d'aplanissement dudit second film isolant (20) est une étape de polissage chimico- mécanique.