Brevet FR2806856A1 — publié le 20010928

DISPOSITIF DE COMPARAISON A TRES BASSE CONSOMMATION La présente invention concerne un dispositif de comparaison à très basse consommation. Elle s'applique notamment dans tous les domaines où la consommation est limitée, notamment dans les equipements électroniques alimentés par pile. Des dispositifs de comparaison à très basse consommation sont notamment utilisés dans le domaine -médical, portables ou des capteurs. Dans ces domaines, les équipements électroniques doivent consommer le moins possible, car courant total disponible est très limité. Un microampère est un ordre de grandeur de courant maximum disponible. Or, lorsque l'on cherche à diminuer la consommation d'un dispositif électronique, on réduit géneralement ses performances. C'est notamment le problème qui se pose avec les dispositifs de comparaison. Pour réduire leur consommation, on cherche à diminuer courant de polarisation. Mais plus on diminue ce courant, moins leurs performances sont bonnes leur commutation devient très lente. Par exemple, un comparateur standard de l'état de la technique polarisé sous soixante microampères commute en une centaine de nanosecondes. Polarisé sous cinq cents nanoampères, il va commuter en six microsecondes. Un objet de l'invention est d'améliorer les performances de commutation d'un comparateur sous faible courant de polarisation. Un dispositif de comparaison de l'état de la technique est représenté sur la figure 1, pour comparer deux faibles signaux MI et PI appliqués en entrée, dans un exemple de réalisation en technologie MOS. En général, l'un des deux signaux est un signal de réference. Dans l'exemple, le signal MI est un signal de référence, de niveau supposé constant et le signal PI est un signal de niveau variable, fourni par un circuit électronique quelconque non représenté qui peut-être par exemple, un circuit de mesure Quand il s'agit de comparer des faibles signaux, le dispositif de comparaison comprend habituellement deux comparateurs en série, un premier pour amplifier les signaux à comparer, suivi d'un deuxième comparateur, à très fort gain. Dans l'exemple représenté la figure 1, le dispositif de comparaison comprend ainsi un premier comparateur COMP1 à sorties différentielles A et suivi d'un deuxième comparateur COMP2 à très fort gain, qui délivre en sortie un signal logique OUT. Le niveau logique de sortie indique lequel des signaux d'entrée MI ou PI est plus grand que l'autre. Dans l'exemple, le signal MI est appliqué en entrée non inverseuse e+ du premier comparateur et le signal PI appliqué en entrée inverseuse e-. La première branche du comparateur COMP1 associée à 'entrée non inverseuse e+ comprend un premier transistor MOS M1 monte en diode, grille et drain reliés, et connecté en série avec un deuxième transistor MOS entre la tension d'alimentation VPLUs et un n#ud de polarisation en courant Nl. Ce deuxième transistor reçoit sur sa grille le signal MI. La deuxième branche comparateur COMP1 associée à l'entrée inverseuse e comprend de façon similaire un premier transistor MOS M3 monté en diode, grille et drain reliés, et connecté en série avec un deuxième transistor MOS M4 entre la tension d'alimentation VPLUs et le n#ud de polarisation en courant Nl. Ce deuxième transistor reçoit sur sa grille le signal PI. Le comparateur COMPl comprend en outre un générateur de courant 1 connecté entre le noeud de polarisation Nl et la tension d'alimentation VMINUS. Dans cette configuration, si le niveau du signal MI est supérieur à celui du signal PI, le courant dans la première branche du comparateur COMP1 monte progressivement de 0 au niveau de courant de polarisation Ipl que le générateur de courant 1 peut fournir, tandis qu'aucun courant ne passe dans la deuxième branche. Le comparateur COMP2 à très fort gain, non détaillé sur la figure 1, comprend un premier étage amplificateur à entrées différentielles suivi étage de détection et d'un étage de sortie, pour remettre en forme le signal. étage amplificateur à entrées différentielles polarisé par un courant Ip2 fournit par un générateur de courant. On peut avoir en pratique Ipl égal à Ïp2 Ainsi, dans le deuxième comparateur COMP2, comme courant Ip2 est aussi très faible de l'ordre de 500 nanoampères, la commutation est très lente également objet de l'invention est un dispositif de comparaison à très basse consommation, à vitesse de commutation améliorée. idée à la base de l'invention, est d'utiliser le courant passant dans une branche du premier comparateur pour l'appliquer avec un coefficient multiplicatif au deuxième comparateur, en complément du courant Ip2. De cette façon, on accélère la commutation dans le deuxième comparateur, ce qui permet d'améliorer sensiblement les performances du dispositif de comparaison. Ainsi, si on prévoit dans le dispositif de comparaison un dispositif de recopie et d'apport du courant de la première branche du comparateur COMP2, comme courant de polarisation supplémentaire dans le comparateur COMP2, on accélère la commutation correspondant à un niveau de signal PI qui devient inférieur à celui du signal Pour accélérer la commutation inverse, lorsque le niveau du signal PI devient supérieur à celui du signal MI, il faut prévoir un dispositif analogue sur l'autre branche du comparateur COMP1 Une fois que le comparateur COMP2 a basculé, le courant de polarisation est à son niveau maximum, correspondant à la somme du courant de polarisation Ip2 du deuxième comparateur et du courant de polarisation Ipl du premier comparateur multiplié par le facteur multiplicatif K. Comme on n'a pas besoin de tout ce courant en dehors des zones proches de la commutation, on prévoit de couper chaque dispositif d'apport dès que la sortie du dispositif de comparaison a basculé dans le sens correspondant. I1 suffit de prévoir pour chaque dispositif d'apport de courant, un interrupteur commandé par le niveau logique approprié du signal de sortie du dispositif de comparaison. Telle que revendiquée, l'invention concerne donc un dispositif de comparaison de deux signaux d'entrée comprenant un premier comparateur à sorties différentielles en entrées duquel sont appliqués les dits signaux, suivi d'un deuxième comparateur délivrant un signal logique de sortie du dispositif, chaque comparateur comprenant au moins un étage différentiel d'entrée, chaque étage comprenant deux branches polarisées par un générateur de courant de polarisation. Selon l'invention, le dispositif de comparaison comprend en outre au moins un circuit d'apport en courant associé à une branche de l'étage différentiel d'entrée du premier comparateur pour recopier le courant de la dite branche et 'ajouter avec un facteur multiplicatif au courant de polarisation en courant de l'étage différentiel entrée du deuxième comparateur, pour faciliter une commutation correspondante. D'autres caractéristiques et avantages de 1 invention sont expliqués dans la description suivante, faite à titre indicatif et non limitatif de l'invention et en rapport aux dessins annexés dans lesquels - la figure 1 déjà décrite représente un dispositif de comparaison selon l'état de la technique; - la figure 2 représente un dispositif de comparaison selon l'invention; - la figure 3 représente la variation courant de polarisation dans l'étage différentiel d'entrée du deuxième comparateur, suivant la variation du signal PI par rapport au signal MI. - la figure 4 représente une variante de réalisation d'un dispositif de comparaison selon l'invention ; et - la figure 5 représente un exemple de réalisation détaillé du dispositif de comparaison représenté à la figure 4, dans une technologie CMOS. La figure 2 représente un dispositif de comparaison selon l'invention. En plus des éléments déjà décrits et représentés sur la figure 1, ce dispositif comporte un circuit 3 de recopie du courant de la première branche comparateur COMP1 et d'apport de ce courant comme courant supplémentaire de polarisation du comparateur COMP2. Ce circuit 3 de recopie et d'apport est basé sur structure à miroirs de courant. Il comprend un premier miroir de courant pour récupérer le courant IB1 de la première branche, et un deuxième pour l'appliquer avec un facteur multiplicatif K comme courant supplémentaire de polarisation dans le comparateur COMP2 Dans l'exemple, ce circuit 3 d'apport en courant de polarisation supplémentaire comporte deux transistors MOS M5 et M6 en série entre la tension d'alimentation VPLUS et la tension d'alimentation VMINUS. Le premier transistor M5 et le transistor MOS Ml de la première branche sont de même type, c'est à dire de type P dans l'exemple. Leurs grilles sont connectées l'une à l'autre. Dans l'exemple, ces deux transistors M1 et M5 ont outre le même rapport géométrique W/L. transistors Ml et M5 forment ainsi une structure à miroir de courant de gain unité, par laquelle le courant IB1 dans la première branche est recopié dans le transistor M5. Ce circuit 3 comporte un autre transistor MOS M7 connecté entre un n#ud de polarisation N2 du deuxième comparateur COMP2 et la tension d'alimentation VMINUS. Les transistors M6 et M7 sont de même type, c'est à dire de type N dans l'exemple. leurs grilles sont connectées l'une à l'autre. Le transistor M6 est en outre monté en diode, avec sa grille reliée à son drain. Dans l'exemple, le transistor MOS M7 a un rapport géométrique W/L K fois plus grand que celui du transistor M6. Les transistors M6, M7 forment ainsi une structure à miroir de courant à facteur multiplicatif K, en sorte que le courant IB1 recopié dans le transistor M5 est recopié avec un facteur multiplicatif K dans le transistor M7. Le facteur multiplicatif K peut être de l'ordre de 10 par exemple. Dans l'invention, pour éviter une surconsommation inutile, on prévoit alors de couper l'apport en courant de polarisation supplémentaire dès que la commutation correspondante en sortie est effectuée. Cette fonction de coupure est réalisée dans le circuit 3, par un interrupteur SW1 commandé par le signal de sortie OUT. Dans l'exemple, cet interrupteur SW1 est fermé lorsque la sortie OUT est à l'état logique "1" tandis qu'il est ouvert quand la sortie OUT est à l'état logique "0". Lorsque l'interrupteur SW1 est ouvert, le courant de polarisation Icmp du comparateur COMP2 est égal au courant Ip2. Quand l'interrupteur SW1 est fermé, ce courant Icmp devient égal à : Icmp = Ip2 + K.Ipl. Ainsi, dans l'exemple, et comme représente sur la partie I de la figure 3, si on part d'un état dans lequel le niveau du signal PI est supérieur au niveau du signal MI, l'interrupteur SW1 est fermé (sortie OUT "1"). Si le niveau du signal PI devient inférieur à celui du signal MI, le courant Isl dans la première branche du comparateur COMP1 monte depuis 0 jusqu'au niveau du courant de polarisation Ipl fournit par le générateur 1 de courant. Dès que le courant I$1 devient non nul, courant de polarisation Icmp dans le comparateur COMP2 voit sa valeur augmentée depuis le niveau de courant de polarisation Ip2 fournit par le générateur 2 de courant jusqu'au niveau maximum donné par Ip2+K.Ipl, en utilisant les mêmes notations pour les signaux et leurs intensités. Dès que le comparateur COMP2 bascule, sa sortie OUT change d'état logique. Dans l'exemple, cette sortie OUT bascule de "1" vers "0", comme représenté sur la figure 3. La figure 4 représente une autre variante de réalisation d'un dispositif de comparaison selon l'invention. Avec le dispositif de la figure 2, seule la commutation dans le comparateur COMP2 correspondant au basculement de la sortie OUT du dispositif de "1" vers est accélérée. Si on veut accélérer la commutation inverse, il faut prévoir un système analogue sur l'autre branche du comparateur COMP1. Le dispositif de comparaison représenté sur la figure comporte donc, en plus de tous les éléments du dispositif de comparaison de la figure 2, un autre circuit 4 d'apport en courant de polarisation supplémentaire, pour ajouter au courant de polarisation Ip2 du deuxième comparateur COMP2, un courant égal à K' fois le courant IB2 de la deuxième branche du comparateur COMP1. Dans la suite, on prend par hypothèse K=K'. Lorsque le niveau du signal PI devient supérieur au niveau signal MI, le courant IB2 dans cette deuxième branche monte de 0 au niveau du courant polarisation Ipl (tandis que dans le même temps le niveau du courant IB1 décroît de Ipl à 0). Ce courant est appliqué, avec le facteur multiplicatif K au comparateur COMP2 comme courant de polarisation supplémentaire Ainsi, le courant de polarisation ICMP devient égal à ICMP = Ip2 + K.IB2, dont la valeur maximale est donnée par Ip2 + K.Ipl. Dès que le comparateur COMP2 a commuté, ce qui correspond dans l'exemple au basculement de la sortie OUT du dispositif de "0" vers "1", on peut couper cet apport en courant de polarisation supplémentaire. Ainsi, le circuit 4 d'apport en courant associé à la deuxième branche du comparateur COMP1 a la même structure à transistors MOS M8, M9 et M10 et interrupteur SW2 que le circuit 3 d'apport courant associé à la première branche. L'interrupteur SW2 est commandé par le signal inverse OUTn de la sortie OUT du dispositif de comparaison, pour être ouvert quand cette sortie est à "1" et fermé quand cette sortie est à L'invention qui vient d'être décrite s'applique de façon genérale à un dispositif de comparaison comprenant deux comparateurs à étage différentiel d'entrée, chaque étage étant polarisé en courant par un générateur de courant, pour accélérer la commutation dans le deuxième comparateur dans un sens au moins, en prévoyant un circuit d'apport en courant de polarisation supplémentaire dans l'étage différentiel d'entrée deuxième comparateur, à partir courant d'une branche correspondant au sens de la commutation considérée dans le premier comparateur. Sur figure 5, on a représenté à titre exemple une réalisation détaillée d'un dispositif de comparaison selon l'invention, dans une technologie de type CMOS, permettant l'accélération de la commutation dans le deuxième comparateur dans les deux sens, tout en assurant une consommation minimale du dispositif de comparaison en dehors des zones de commutation Ce dispositif comprend principalement deux comparateurs COMP1 et COMP2 comprenant chacun un étage différentiel d'entrée, et deux circuits d'apport en courant supplémentaire, un par branche premier comparateur COMP1. Le premier comparateur COMP1 comprend un étage différentiel d'entrée, à sorties différentielles A et B, dont les deux branches ont déjà été décrites de façon détaillée en relation avec la figure 1. Cet étage différentiel est polarisé au noeud Nl par un générateur de courant de polarisation qui dans l'exemple de la figure 5, consiste en un transistor MOS de polarisation en courant M11 commandé sur sa grille par une tension de référence Vp. Le deuxième comparateur COMP2 est du type très fort gain. I1 comprend un étage différentiel d'entrée ED, suivi d'un deuxième étage amplificateur EA, et d'un étage sortie ES, comprenant dans l'exemple trois étages inverseurs. Le signal OUT de sortie du comparateur COMP2 est fourni par l'étage de sortie de remise en forme.. Les signaux de sortie A et B du comparateur COMPl sont appliqués à cet étage différentiel. Dans l'exemple, le signal A est appliqué en entrée non inverseuse e+ et le signal B est appliqué en entrée inverseuse e-. L'etage différentiel d'entrée ED comprend deux branches connectées chacune entre la tension d'alimentation VPLUs et un n#ud N2 de polarisation en courant. La première branche comprend un transistor MOS P M12, monté en diode (grille et drain court-circuités) et un transistor MOS N M13. Ces deux transistors sont connectés en série entre la tension d'alimentation VPLUS et le n#ud N2. La deuxième branche comprend un transistor MOS P M14, dont la grille est connectée à la grille du transistor M12 (miroir de courant) et un transistor MOS N M15. Ces deux transistors M14 et M15 sont connectés en série entre la tension d'alimentation VPLUS et le n#ud N2. Le point de connexion entre ces deux transistors M14 et M15 fournit la sortie de cet étage, appliquée en entrée El du deuxième étage amplificateur EA. Le générateur de courant de polarisation 2 consiste dans l'exemple en un transistor MOS de polarisation en courant M16 connecté entre le noeud N2 et la tension d'alimentation VMZNus et commandé sur sa grille par la tension de référence Vp. La grille du transistor M13 forme l'entrée différentielle non inverseuse e+ du comparateur COMP2 recevant le signal A. Et la grille du transistor M15 forme l'entrée différentielle inverseuse e- du comparateur COMP2 recevant le signal B. Le deuxième étage amplificateur EA du comparateur COMP2 comprend un transistor MOS P M17 connecté entre la tension d'alimentation VPLUS et un n#ud 01. Un transistor MOS M18 de polarisation en courant Ip3 est connecté entre ce n#ud 01 et la tension d'alimentation VMINUS et commandé sur sa grille par la tension de référence Vp. Le nceud 01 est appliqué en entrée de l'étage de sortie ES qui comprend dans l'exemple trois inverseurs INV1, INV2, INV3 de type CMOS en série, pour fournir en sortie un signal remis en forme OUT, qui forme le signal de sortie du dispositif de comparaison. Les transistors de polarisation en courant M14, M16, M18, qui sont des transistors MOS de même type, N dans l'exemple, sont commandés par la même tension de référence Vp. Cette tension de référence est habituellement fournie par un circuit POL à miroir de courant comprenant notamment un transistor MOS M100 connecté en diode (grille et drain reliés), en sorte que l'on retrouve dans chacun des transistors de polarisation M14, M16 et M18, un courant égal à M fois ce courant de référence Ip, le coefficient multiplicatif M étant égal au rapport du coefficient W/L du transistor de polarisation sur celui du transistor monté en diode (M100). Si M=1 pour chaque transistor de polarisation, on a Ip1=Ip2=Ip3=Ip. Dans un exemple d'application très basse tension, le courant de polarisation Ip est de l'ordre de ou inférieur quelques centaines de nanoampères. Il est par exemple de l'ordre de cinquante nanoampères. Le dispositif de comparaison comprend en outre deux circuits d'apport en courant supplémentaire, un par branche du comparateur COMP1. Ces circuits ont déjà été détaillés en rapport avec la figure 4. Sur la figure 5, les interrupteurs SW1 et SW2 sont chacun réalisés par un transistor MOS de type P, le premier, M19, commandé par le signal de sortie OUT, le deuxième, M20, commandé par le signal OUTn, qui peut-être pris entre le deuxième et le troisième inverseur de l'étage de sortie ES du comparateur COMP2. Chacun de ces circuits d'apport en courant de polarisation permet d'accélérer la commutation dans le deuxième comparateur. Dans l'exemple, le circuit d'apport associé à la première branche est effectif dès que ce premier commutateur détecte que le niveau du signal PI passe sous le niveau du signal MI. Cela a pour effet d'augmenter temporairement le courant de polarisation dans le deuxième commutateur, facilitant la commutation correspondante, dans l'exemple, la commutation "1" vers "0" de la sortie OUT. Dès que cette sortie a commuté, elle ouvre l'interrupteur SW1 (M19), ce qui a pour effet de supprimer l'apport en courant dans le deuxième comparateur, minimisant la consommation. Dans l'exemple, elle ferme dans le même temps l'interrupteur SW2 (M20), rendant actif le circuit d'apport associé à la deuxième branche. Le dispositif de comparaison est alors dans des conditions optimum pour la commutation inverse suivante. Mais tant que le niveau du signal PI reste inférieur à celui du signal MI, le courant de polarisation du deuxième comparateur reste égal à Ip2, puisque aucun courant ne passe dans la deuxième branche du comparateur COMP1 (IB1=Ipl et IB2=0). Lorsque le niveau du signal PI devient supérieur celui du signal MI, le courant IB2 dans la deuxième branche du comparateur COMP1 monte de 0 au niveau du courant de polarisation Ipl (tandis que le courant IB1 dans l'autre branche descend du niveau du courant de polarisation Ipl vers 0). Dès que ce courant IB2 devient non nul, il est appliqué avec un facteur multiplicatif K comme courant de polarisation supplémentaire au noeud N2, facilitant la commutation dans l'étage différentiel d'entrée du comparateur COMP2. Dès que la sortie OUT du dispositif a basculé de "0" vers "1", cet apport est stoppé par l'ouverture de l'interrupteur SW2. Dans le meure temps, l'interrupteur SW1 est fermé, plaçant le dispositif de comparaison dans des conditions optimum pour la commutation inverse suivante. Mais tant que le niveau du signal PI reste supérieur à celui du signal le courant de polarisation du deuxième comparateur reste égal à Ip2, puisque aucun courant ne passe dans la première branche du comparateur COMP1(IB1=0 et IB2=Ipl). Ainsi, le dispositif de comparaison est t'il toujours dans les conditions optimales de commutation, tout en présentant des conditions de consommation minimale, en dehors des zones de commutation. Le dispositif de comparaison est donc plus particulièrement intéressant, si les niveaux des signaux à comparer ne changent pas trop souvent. Sinon, on est toujours dans une zone de commutation, dans laquelle le courant de polarisation du comparateur est élevé, entraînant une sur consommation quasi permanente, ce qui va à l'encontre du but recherché. Aussi l'invention est telle plus particulièrement intéressante pour la comparaison de signaux MI et PI dont les niveaux sont éloignés l'un de l'autre sur une période de temps longue par rapport à période de temps de commutation. Par exemple, l'invention est particulièrement intéressante dans les oscillateurs RC à faible fréquence, ou pour régulation alimentations à découpage. Sur la figure 5, on a en outre représenté des circuits d'initialisation du dispositif comparaison, declenchés à la mise sous tension du circuit dans lequel il est intégré. Ce sont des circuits d'initialisation habituels, qui ne seront pas détaillés. Ils sont commandés par un signal d'initialisation Po, et son inverse PON, de manière à initialiser les différents noeuds internes du dispositif de comparaison, dès la détection de la mise sous tension du circuit intégré. REVENDICATIONS 1. Dispositif de comparaison de deux signaux d'entrée (MI, PI) comprenant un premier comparateur à sorties différentielles (COMP1) en entrées duquel sont appliqués les dits signaux, suivi d'un deuxième comparateur (COMP2) délivrant un signal logique de sortie (OUT) du dispositif, chaque comparateur comprenant au moins un étage differentiel d'entrée, chaque étage comprenant deux branches polarisées par un générateur (1, 2) de courant de polarisation (Ipl, Ip2), caractérisé en ce que le dispositif de comparaison comprend en outre au moins un circuit (3) d'apport en courant associé à une branche de l'étage différentiel d'entrée du premier comparateur (COMPl) pour recopier le courant (IB1) de la dite branche et l'ajouter avec un facteur multiplicatif (K) au courant de polarisation en courant de l'etage différentiel d'entrée (EA) du deuxième comparateur (COMP2), pour faciliter une commutation correspondante. 2. Dispositif de comparaison selon revendication 1, caractérisé en ce qu'il comprend un circuit d'apport en courant par branche de l'étage différentiel d'entrée du premier comparateur. 3. Dispositif de comparaison selon la revendication 1 ou 2, caractérisé en ce que chaque circuit d'apport en courant comprend un interrupteur commandé par une sortie (OUT, OUTn) du dispositif de comparaison, pour stopper l'apport en courant dès la commutation correspondante effectuée. 4. Dispositif de comparaison selon 'une quelconque des revendications précédentes, caractérisé en ce que chaque circuit d'apport en courant est basé sur une structure à miroirs de courant. 5. Dispositif de comparaison selon 'une quelconque des revendications précédentes, caractérisé en ce que les générateurs de courant de polarisation fournissent un courant faible inférieur ou égal à quelques centaines de nanoampères. 6. Circuit intégré comprenant un dispositif de comparaison selon l'une quelconque des revendications précédentes.