Brevet FR2799050A1 — publié le 20010330

PROCÉDÉ DE FABRICATION DE POINTS MÉMOIRE EPRCM À SURFACE RÉDUITE La présente invention concerne, de f açon générale, la fabrication de points mémoire de type EPROM ou EEPROM comportant une grille flottante et une grille de comnande. Les f igures 1A, 1B et 1C illustrent, respectivement, une vue de dessus et des vues en coupe selon des axes respectifs B-B et C-C 'un point mémoire classique à un stade intermediaire de fabrication. point mémoire est formé dans une région active d'un substrat semiconducteur 1, typiquement en silicium monocris- tallin. région active est délimitée latéralement par zones d'isolement de champ 2. Une couche isolante 3 est destinée à constituer l'isolant de la grille flottante EG du point memoire. L'isolant est généralement une couche doxyde de silicium (Si02) obtenue par oxydation thermique du silicium monocristallin 1. Une couche conductrice 4, généralement constituée de silicium polycristallin dopé, recouvre l'isolant 3 et une partie zones d'isolement 2. La couche 4 a été gravée de façon à constituer une grille flottante Er= du point mémoire d'une largeur W. La couche 4 est telle son épaisseur est négligeable par rapport à la largeur Une couche isolante 5 recouvre la couche 4 et est typiquement constituée d'un multicouche d'oxyde de silicium, nitrure de silicium et oxyde de silicium (ONO). Enfin, une couche conductrice 6 recouvre la couche 5 et est typiquement en silicium polycristallin dopé par des procédés classiques. La couche conductrice 6 est destinée à constituer la grille de commande CG du point mémoire. La couche conductrice 4 et la couche isolante 5 sont très minces, notamment pour ne pas soulever de problemes de couverture de marche lors du dépôt de la couche conductrice 6. Le couplage entre la grille flottante FG et la grille de commande , c'est-à-dire entre les couches 4 et 6 séparées par l'isolant inter-grille 5, est donc essentiellement proportionnel à seule surface horizontale (c'est-à-dire, en vue de dessus) de la grille flottante FG, c'est-à-dire, pour une longueur de grille donnée (L, figure IA), proportionnel à la largeur w de cette grille flottante FG. La structure représentée aux f igures 1A, 1B et 1C est ensuite complétée, par exemple par des espaceurs (non repré sentés) formés sur les côtés de la structure de grille et/ou par dopage des dif f érentes régions de drain D et de source S des points mémoire. De manière générale, il serait souhaitable de disposer de points mémoire EPROM ou EEPROM présentant un couplage entre leurs deux grilles d'une valeur plus élevée que celle que l'on obtient avec la structure illustrée aux figures 1A, 1B et 1C. Un objet de la présente invention est de proposer un procédé de formation d'une structure de cellule mémoire présen tant un couplage entre ses grilles flottante et de commande de valeur plus élevée. Un autre objet de la présente invention est de proposer un tel procédé d'une telle structure qui présente une surface réduite. Pour atteindre ces objets, la présente invention prévoit un procédé de fabrication d'un point mémoire du type comportant une grille de comnande et une grille flottante con-portant les étapes consistant à délimiter à la surface d'un substrat semiconducteur, par des zones d'isolement de champ une région active ; f ormer un premier isolant de grille la surface du substrat ; déposer et graver une première couche conductrice ; déposer un deuxième isolant de grille ; et déposer une deuxième couche conductrice. La première couche conductrice a une épais seur non négligeable devant sa largeur et elle est gravée de façon arrondir ses coins. Selon un mode de réalisation de la présente invention la première couche conductrice est une couche de silicium poly- cristallin d'une épaisseur supérieure à 0,5 ym. Selon un mode de réalisation de la présente invention, le premier isolant de grille comporte une zone tunnel et une zone non-tunnel. Selon un mode de réalisation de la présente invention la zone non-tunnel du premier isolant de grille est constituée d'une première couche isolante d'oxyde de silicium d'une épais seur comprise entre 10 et 40 nm. Selon un mode de réalisation de la présente invention, la zone tunnel du premier isolant de grille est une couche d'oxyde thermique d'une épaisseur comprise entre 5 et 10 nm. Selon un mode de réalisation de la présente invention, le deuxième isolant de grille est un tri-couche d'oxyde de silicium, de nitrure de silicium et doxyde de silicium d'une épaisseur totale comprise entre 10 et 50 nm. Selon un mode de réalisation de la présente invention, la deuxième couche conductrice est une couche de silicium poly- cristallin d'une épaisseur comprise entre 100 et 450 nm. Selon un mode de réalisation de la présente invention, il est prévu, après le dépôt la deuxième couche conductrice, une étape de siliciuration de la surface la deuxième couche conductrice. La présente invention prévoit aussi une structure de point mémoire comprenant un premier isolant de grille à la sur face d'une région active d'un substrat semiconducteur, délimitée latéralement par des zones disolement de champ ; une première couche conductrice, destinée à constituer une grille flottante du point mémoire, recouvrant le premier isolant de grille et une partie des zones d'isolement; un deuxième isolant de grille, destiné à constituer lisolant inter-grille du point mémoire, recouvrant la première couche conductrice ; et une deuxième couche conductrice, destinée à constituer la grille de conynande du point mémoire, recouvrant le deuxième isolant de grille. La première couche conductrice a une épaisseur non négligeable devant sa largeur et en ce qu'elle conporte des coins arrondis. Ces objets, caractéristiques avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de realisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : les figures IA, 1B et 1C illustrent la réalisation d'un point mémoire selon un procédé classique ; et les figures 2A, 2B et 2C illustrent la structure d'un point mémoire réalisé à l'aide d'un procédé selon un mode de réalisation de la présente invention. Par souci de clarté, les eléments ont été dési gnés par les mêmes références aux differentes figures et, de plus, conTne cela est habituel dans representation des circuits intégrés, les figures ne sont pas tracées a l'échelle. Les f igures 2A, 2B et illustrent le résultat d'un procédé selon un mode de réalisation de la présente invention. Plus particulièrement, les figures 2B et 2C, représentent un point mémoire selon des vues respectives de dessus et en coupe selon un premier axe B-B et un second C-C. Les figures 2A, 2B et 2C illustrent un point mémoire à une étape de sa fabrication similaire à celle des figures 1A, 1B et 1C, les axes de coupe respectifs, B-B, -C des figures respec tives 1B, 2B et 1C, 2C étant les mêmes. Le procédé selon la présente invention comence par la définition d'une région active à la surface d'un substrat 1. La région active est délimitée latéralement des zones d'isole ment de champ 2. On forme ensuite un premier isolant de grille. Le premier isolant de grille est, par exemple, constitué d'une unique couche isolante 3. Il s'agit par exemple d'une couche d'oxyde de silicium obtenue par oxydation thermique d'une épaisseur comprise entre 10 et 30 nm. Selon une variante (non représentée), dans le cas de mémoires EEPROM, le premier isolant de grille peut comporter également une zone appelée "oxyde tunnel". Un tel oxyde tunnel est suffisamment mince pour permettre le passage des porteurs par effet tunnel entre le canal sous-jacent et l'électrode de grille supérieure ultérieurement formée. Un tel oxyde tunnel est formé par exemple en gravant localement la couche 3 de façon à découvrir le substrat 1 puis en procédant à une oxydation thermique. Les conditions de l'oxydation sont telles que loxyde thermique ainsi formé soit très mince, dl épaisseur comprise entre 5 et 10 nm. on dépose ensuite une première couche conductrice 4. La couche 4 est de même nature qu'une couche classique, par exemple, en silicium polycristallin. La couche 4 peut également être dopée in-situ. Toutefois, selon l'invention, la couche 4 présente une épaisseur très supérieure à l'épaisseur de la couche homologue d'un point mémoire classique qui était de rordre de o,is lim. L'épaisseur h de la couche 4 sera comprise, par exemple, entre 0, 3 et 1 lim. On notera que 1 épaisseur h de la couche 4 est choisie selon l'invention de façon à être non négligeable devant sa largeur w définie par gravure de la façon suivante. La largeur w est déf inie par une gravure de la couche 4, destinée à individualiser les grilles flottantes FG des points mémoire formés dans la même et/ou dans différentes régions acti ves du substrat 1. Selon l'invention, la gravure est effectuée de façon à' arrondir les coins 10 de la couche 4, comme cela ressort de la comparaison entre les f igures 1C et 2C. Plus particuliè rement, pour définir la largeur w de la grille flottante, on utilisera comme à 11 accoutumée une gravure sous plasma. selon l'invention, avant la gravure anisotrope, on procédera à une gravure isotrope ou semi-isotrope, ce qui permet de réduire l'angle des coins supérieurs de la grille en silicium polycris- tallin. on dépose ensuite un matériau diélectrique 5 puis une deuxième couche conductrice 6. Grâce la gravure préalable d'arrondissement des coins 10 de la couche 4 sous-jacente, on évite que le diélectrique 5, destiné à constituer lisolant inter-grille du point mémoire, ne se dépose avec des irrégula rités d'épaisseur dans les zones voisines des coins. En outre, cet arrondissement des coins permet de déposer ensuite la couche de silicium polycristallin 6 sans problème particulier de passage de marche, bien que l'épaisseur h de la couche 4, soit selon l'invention très importante. La couche 6 est, par exemple, une couche de silicium polycristallin dopée in-situ, d'une épaisseur comprise entre 200 et 500 nm, de préférence d'environ 350 nm. La grille de commande CG peut-être commune à plusieurs points mémoire. Enfin, pour obtenir la structure illustrée aux figures 2AI 2B et 2C, les grilles des points mémoires sont individua lisées par gravure des couches conductrices et isolantes 3, 4, 5 et 6. Comme l'illustre la figure 2A, les zones du substrat où doivent être formées les régions de drain D et de source S d'un point mémoire sont découvertes. On notera que la couche 6 peut être siliciurée, pour en diminuer la résistivité, avant la gravure finale. Il est égale ment possible d'effectuer des dopages préalables de la région active, par exemple, avant ou après le dépÔt de la couche isolante 3. Le procédé se poursuit ensuite de façon classique, par exemple par la formation d'espaceurs (non représentés) sur les cÔtés de la structure de grille et/ou le dopage des différentes régions de drain et de source D et S des points mémoire. Si on compare la structure obtenue à l'aide du procédé selon la présente invention décrit en relation avec les figures 2A, 2B et 2C à une structure classique décrite en relation avec les figures IA, 1B et 1C, on obtient un couplage d'une valeur plus élevée. En effet, pour une longueur de grille L donnée, augmenter selon l'invention l'épaisseur h de la grille flottante FG (couche 4) fait apparaître une surface de couplage latérale entre les grilles CG et FG d'un ordre de grandeur comparable celui de la surface horizontale. Le couplage entre les grilles devient alors proportionnel à la som# (W+2h) de la largeur W de la grille FG et du double de son épaisseur h. En pratique, en considérant un point mémoire d'une largeur w de, par exemple, 2 lim : si la couche 4 a, selon l'art antérieur, une épaisseur très faible, négligeable devant sa largeur, la capacité de cou plage est proportionnelle à W=2 ym et h##eO,1 ; si la couche 4 a, selon l'invention, une épaisseur de l'ordre 0,5 ym, W+2h=3 gm, la capacité de couplage est propor tionnelle à 3 gm et est donc augmentée de près de 50-% ; et si la couche 4 a, selon l'invention, une épaisseur de l'ordre de 1 gm, W+2h=4 pm, la capacité de couplage est propor tionnelle à 4 gm et est donc doublée. En outre, une telle augmentation du couplage est obtenue, coaym cela ressort de la description précédente, sans m.odification de masque. Selon un autre mode de réalisation, la présente inven tion permet également d'obtenir des points mémoire de surface d'intégration réduite présentant un couplage au moins égal. En effet, former un point mémoire de surface d'inté gration réduite conduit à former un point mémoire dont la grille flottante présente une largeur moindre. Selon l'invention, il est avantageusement possible de compenser la perte de surface de couplage horizontale correspondant à une telle réduction de largeur de la grille flottante par une augmentation de la surface latérale, c'est-à-dire par une augmentation de l'épaisseur de cette grille. Il est même possible pour une telle largeur réduite d'obtenir un point mémoire dont la valeur du couplage soit plus élevée. En effet, pour une longueur de grille donnée, si l'épais- seur de la grille flottante est augmentée selon 1 1 invention de la moitié de la valeur dont est réduite sa largeur, les couplages seront égaux. Si 1 épaisseur est augmentée de plus de la moitié de la valeur dont est réduite la largeur, la surf ace de couplage latérale f ormée est supérieure la surface horizontale perdue. Alors, le couplage total, proportionnel à la scmtne des surfaces de couplage latérale et horizontale, est d'une valeur plus élevée. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'hcny# de l'art. En particulier, on a décrit et illustré précédenuent les principes de l'invention appliqués à la formation simultanée d'un point mémoire à grille de commande et à grille flottante. L'homme de l'art saura adapter les matériaux et dessins de masque décrits à une filière de fabrication spécifique et sélectionner les épaisseurs et niveaux de dopage des diverses couches isolantes et conductrices en fonction des performances recherchées. Par exemple, l'isolant de la grille flottante pourra ne pas comporter de zone tunnel, ou encore être uniquement un oxyde tunnel. REVENDICATIONS . Procédé de fabrication d un point mémoire du type comportant une grille de commande (CG) et une grille flottante (FG) comportant les étapes suivantes - délimiter à la surface d un substrat semiconducteur (1), par zones d'isolement de champ (2), une région active ; former un premier isolant de grille (3) à la surface du substrat ; déposer et graver une première couche conductrice (4) déposer un deuxième isolant de grille (5) - et déposer une deuxième- couche conductrice ( caractérisé en ce que la première couche conductrice a une épais seur (h) non négligeable devant sa largeur (W) et ce qu elle est gravée façon à arrondir ses coins (10). 2. Procédé selon la revendication 1, caractérisé en ce que la premiere couche conductrice (4) est une couche de silicium polycristallin d'une épaisseur supérieure à 0,5 gm. 3. Procédé selon la revendication 1 ou 2, caractérisé en ce que le premier isolant de grille comporte zone tunnel et une zone non-tunnel. . Procédé selon la revendication 3, caractérisé en ce que la zone non-tunnel du premier isolant de grille est consti tuée dl première couche isolante (3) d'oxyde silicium d'une épaisseur comprise entre 10 et 40 nm. . Procédé selon 1 ' une quelconque des revendications 1 à 4, caractérisé en ce que la zone tunnel du premier isolant de grille une couche doxyde thermique d'une épaisseur comprise entre 5 et 10 nm. . Procédé selon l'une quelconque des revendications 1 à 5, caractérisé en ce que le deuxième isolant de grille (5) est un tri-couche d'oxyde de silicium - nitrure de silicium - oxyde de silicium d'une épaisseur totale comprise entre 10 et 50 nm. . Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce que la deuxième couche conductrice (6) est une couche de silicium polycristallin d'une épaisseur comprise entre et 450 nm. 8. Procédé selon l'une quelconque des revendications 1 à 7, caractérisé en ce qu'il comprend, après le dépôt de la deuxième couche conductrice (6), une étape de siliciuration de la surface la deuxième couche conductrice. 9. Structure de point mémoire comprenant un premier isolant de grille à la surface d'une région active d'un substrat semiconducteur (1), délimitée latéralement par des zones d'isolement de champ (2) ; une première couche conductrice (4), destinée à consti tuer une grille flottante (FG) du point mémoire recouvrant le premier isolant de grille et une partie des zones isolement; un deuxième isolant de grille (5), destiné à constituer l'isolant inter-grille du point mémoire, recouvrant la première couche conductrice ; et une deuxième couche conductrice (6), destinée à consti tuer la grille de conynande (CG) du point mémoire recouvrant le deuxième isolant de grille ; caractérisée en ce que la première couche conductrice a une épaisseur (h) non négligeable devant sa largeur (W) et en ce qu'elle comporte des coins (10) arrondis.