Brevet FR2808345A1 — publié le 20011102

PROCEDE EMISSION PAR UN EQUIPEMENT INFORMATIQUE D'UNE TRAME MARQUEE TEMPORELLEMENT La présente invention a pour objet un procédé d'émission par un équipement informatique d'une trame marquée temporellement. I1 est connu d'utiliser des trames spéciales marquées temporellement pour mesurer le temps transfert entre un équipement informatique et équipement distant auquel i1 est relié, par exemple par un réseau communication, notamment l'Interne,. Selon les techniques connues, le marquage temporel Lime stamping que portent les trames' correspond à l'instant de leur génération. Les trames générées dans ces conditions ne permettent pas une mesure précise d'un temps de transmission qui est en toute rigueur défini par la norme comme l'instant qui sépare l'émission du dernier bit de la rame 1a réception du premier bit de la trame par 1'équipemenL distant. On pourra se reporter aux documents provisoires suivants du Networ'.k Working Group A One-Way Delay Metric for ïPPM - G. Alpes et al (Request for Comments - September 1999) - Instantaneous Packet Delav Variation Metric for IPPM - Demichelis et Chimento (interne, Draft - December 1 ). Dans l'état actuel des performances des réseaux tels que l'Internet, cette imprécision ne porte pas à conséquence, puisque les temps de transmission que l'on mesure peuvent atteindre plusieurs centaines de millisecondes, voire plusieurs secondes. Cependant, 1a très nette tendance actuelle vers des reseaux à plus hauts débits ainsi qu'à la création services pour lesquels le temps de transmiss' est garanti, impose de disposer d'un outil de mesure plus performant à la mesure des services haute qualité à contrôler. On notera également qu'à l'imprécision mentionnée ci-dessus, s'ajoute une imprécision sur valeur du temps absolu généré par l'horloge système de l'ordinateur en vue du marquage temporel des trames. En effet, ainsi qu'il est bien connu, l'horloge système est soumi à des phénomènes de dérive et de gigue qui induisent une incertitude sur la valeur du temps absolu qui au mieux de l'ordre de 1a dizaine de millisecondes. Au moins un inconvénient précité est évité,' selon invention, grâce à un procédé d'émission par un équipement d'informatique d'une trame ;parquée temporellement, caractérisée en ce qu'il met en ceuvre . - la génération à un instant donné T, d'une trame dont le marquage temporel TD est égal à Ts + 8, 8 étant moins égal à un intervalle de temps nécessaire à l'équipement informatique entre 1a génération d'une trame marquée temporellement et l'émission de son dernier bit ; l'émission de ladite trame marquée tempor-llement générée à l'instant TS, lorsqu'une horloge de temps absolu de l'équipement informatique atteint une valeur égale à TS + 8 - a, a étant le temps nécessaire à l'émission des bits de la trame, de sorte que le dernier bit de la trame est émis à l'instant TS + 8. Il est avantageux que ladite horloge de temps absolu soit cadencée à une fréquence égale à une fréquence d'émission des bits de la trame par l'équipement informatique, ou bien à un multiple ou à un sous-multiple de celle-ci. L'instant donné TS est de préférence généré car un compteur de référence à partir d'un oscillateur mis à jour par une référence temporelle, l'oscillateur étant par exemple du type compensé en température (TCXO). Ladite référence temporelle peut être en particulier générée par un récepteur d'une référence de temps universel, notamment un récepteur GPS. L'horloge de temps absolu peut présenter un premier compteur constitué par ledit compteur de référence et un deuxième compteur cadencé par une horloge d'émission de trames, dont la fréquence est égale à la fréquence d'émission des bits de trame par l'équipement informatique ou bien par une horloge dont la fréquence est égale à un multiple ou un sous-multiple de la fréquence de l'horloge d'émission de trames, et qui est remis à zéro par ledit premier compteur. Avantageusement, le procédé met en ceuvre 1e stockage desdites trames marquées temporellement dans un premier registre, et le stockage d'autres trames, non marquées temporellement dans un deuxième registre et il met en ceuvre émssion prioritaire d'une trame marquée temporellement contenue dans le premier registre, au moins lorsque l'équipement informatique n'est pas à même d'émettre entièrement une trame contenue dans le deuxième registre avant_ l'instant TS + 8 - 6 , lequel correspond à l'instant où le premier bit de ladite trame marquée temporellement doit être émis. Selon un mode de réalisation préféré, 1e procédé met en ceuvre a) analyse du contenu des premier et deuxième registres par respectivement un premier et un deuxième pointeur d'identification de trames, et b? ' au moins une trame est contenue dans le deuxième registre : calcul de sa durée d'émission, et calcul d'un temps théorique d'émission TE qui est la somme du temps réel et de ladite durée d'émission de cette trame. c) ' ce temps théorique T E: est inférieur à TS + 6 - 8, déclenchement de l'émission de ladite trame contenue dans deuxième registre. d) dans le cas contraire, mise en attente deuxième pointeur. e) répétition le cas échéant de b à d jusqu à ce que le deuxième pointeur soit en attente. f) si le deuxième pointeur est mis en attente ou si le test réalisé en a indique que le deuxième registre ne contient pas de trame, alors émission ladite trame marquée temporellement contenue dans premier registre. g) Emission de trames éventuellement contenues dans le deuxième registre et retour à a). D'autres caractéristiques et avantages l'invention apparaîtront mieux à 1a lecture de la description qui va suivre, donné à titre d'exemple non limitatif, en liaison avec les dessins dans lesquels la figure 1 illustre 1a mise en cauvre l'invention dans 1e cadre d'un réseau de type Internet ; les figures 2 et 3 illustrent la procédure d'émission de trames marquées temporellement, selon l'invention, en liaison avec l'architecture dont un mode de réalisation préféré est donné à 'La figure 4 ; la figure 5 illustre une procédure réception de trames marquées selon l'invention ; la figure 6 est un mode de réalisation préféré dont une implémentation de l'invention sous forme d'un module. invention propose donc d'émettre à partir d'une station ou d'un équipement, par exemple un ordinateur de trames TR, marquées temporellement, en direction d'équipements distants par exemple B, C et/ou D, etc ..., via un réseau, par exemple l'Internet. équipement tel qu'un serveur S peut être mis en ceuvre pour récupérer les données de mesures auprès des stations A, B, C, D, etc .... Comme on l'a indiqué ci-dessus, les procédés connus de réalisation de trames marquées temporellement ne permettent pas une grande précision de determination du temps de propagation entre une station d'émission et un équipement distant. Ceci est dû d' part à imprécision de l'horloge locale utilisée 1a station émission et d'autre part au fait que marquage ,emporel qui est inscrit sur la trame ne correspond pas exactement au temps d'émission, fût-il imprécis, donné par l'horloge locale. Dans 1e cas d'un réseau tel que 1e réseau Internet classique, dans lequel les débits sont faibles et/ou les durées de transmission sont élevées, cette incertitude ne perturbe pas les mesures de manière ignificative. La situation est par contre entièrement `férente lorsqu'on s'intéresse à des réseaux à haut débit par exemple un réseau Internet ou Intranet et plus particulièrement à des services dont on veut garantir 1a qualité. A ce moment, il faut disposer d'un outil de mesure permettant de mesurer avec précision et de manière répétitive le temps de transmission entre l'équipement émetteur et un équipement distant qui reçoit le service concerné. I1 existe également une autre méthode de mesure du temps de propagation, qui consiste à mesurer le temps -de propagation aller/retour en supposant que le temps de propagation est statistiquement égal dans chaque direction. Cette méthode ne convient pas à réseaux tels que 1e réseau Internet dans lequel les trajets ne sont pas forcément les mêmes dans les deux sens et dans lequel les temps de propagation associés peuvent être très différents en raison de l'existence de différents fournisseurs d'accès. I1 en résulte que ce procédé ne permet pas l'obtention d'une précision élevée, et qu'en toute rigueur la précision qu'il procure est pas directement quantifiable. L'idée de base de l'invention est de affranchir au moins de l'écart entre le marquage Temporel de la trame et l'instant de son émission en marquant celle-ci à un instant futur représentant instant d'émission effectif de la trame. Comme le montre 'La figure 2, une trame est -quée à un instant Tsi avec un marqueur temporel la valeur est égale à Tsi + 8. 8 est au moins égal temps nécessaire à l'émission complète de 'La trame à partir de son élaboration. L'équipement A est configurè pour que la trame soit émise à un instant Tsi + 8 - a, a étant la durée nécessaire à l'émission de l'ensemble des bits de -a trame. Dans ces conditions, le premier bit la trame commerce à être émise à l'instant Tsi + 8 - a son dernier bit est émis à l'instant T,i + 8 qui correspond exactement à son marquage temporel. Le dispositif de l'invention est généralement utilisé dans une installation qui émet, outre des trames marquées temporellement, des trames d'émission ordinaires, qui ne sont pas marquées temporellement selon le procédé de l'invention. Un séquenceur permettant l'implémentation de invention, ainsi que l'éventuelle gestion de 1a priorité des trames, est maintenant décrit en -son les figures 3 et 4. Pour réaliser des mesures de propagation dans un sers ou dans le cadre d'un trajet aller/retour, le serveur S présente une horloge temps réel RTC pilotée par un oscillateur à quartz Q contrôlé en température (TCXO) de manière à présenter une précision suffisante dans le ainsi qu'une faible dérive. La précision une telle horloge RTC est typiquement de l'ordre de 1 PPM et l'erreur est d'environ 1 mn par an pour une gamme de température comprise entre 0 et 40 C. On utilise par exemple un oscillateur 32768 Hz dont 1a fréquence est multipliée par un multiplicateur de fréquences cohérent en phase SML. A cet effet, un compteur est alimenté par l'horloge réseau RTC et est resynchronisé en permanence avec l'horloge RTC. Les trames sont émises par une interface INT cadencée par une horloge réseau HR. Le réseau est par exemple, un réseau ETHERNET à 100 Mbps cadencé par une horloge à 100 MHz avec une précision de 50 PPM. La gigue de cette horloge est de l'ordre de 3 nanosecondes. Si on veut maintenir cette gigue en dessous de la durée d'un bit à 1 GHz, il faut diviser la période de l'oscillateur TC à l'aide du multiplicateur de fréquence EML précité. Une synchronisation des horloges RTC de l'ordinateur au serveur A qui émet les trames, vers les équipements distants 8, C, D, etc ... peut être obtenue à l'aide un récepteur GPS qui resynchronise périodiquement l'horloge RTC sur le temps universel UTC. Cette synchronisation permet de maintenir 1a dérive à une valeur aussi faible que possible, la valeur de cette dérive dépendant de ia périodicité de cette synchronisation. La précision maximale qui peut être obtenue entre le temps UTC et la valeur portée par la trame marquée temporellement est de l'ordre de 1 bit de l'horloge reseau HR. La mise en #uvre d'un récepteur GPS permet de maintenir l'écart entre la valeur portée par le marqueur temporel et 1e temps universel UTC à une valeur typiquement de l'ordre de 100 nanosecondes. Pour une mesure de temps de transit, la précision maximale obtenue est donnée par le GPS (typiquement 100 ns). Dans le cas d'une mesure de temps de latence (variation du temps de transit), la précision est de l'ordre de 1a durée d'un bit de l'horloge réseau HR (soit 10 ns pour une horloge à 100 MHz dans l'exemple ci-dessus). Le dispositif comporte - un microprocesseur CPU avec sa mémoire vive RAM et sa mémoire programmable PROM associées, cette dernière contenant le séquenceur de la figure une horloge RTC pilotée par le quartz Q et synchronisée sur le temps universel par un récepteur GPS, - le multiplicateur de fréquence FML peut être éventuellement utilisé pour améliorer la résolution de l'h.orloge RTC, - une interface réseau INT qui comporte une section de transmission TR et une section de réception RE, laquelle comporte un tampon d'émission de réception ainsi qu'un contrôleur de réseau. Pour assurer un tra'_tement rapide des données vers le réseau et à partir de celui-ci, un accès direct en mémoire DMA peut être mis en ceuvre pour traiter les données. Par exempt un contrôleur de réseau classique peut être un r-Aseau ETHERNET avec sa logique et son horloge HR associées. Le dispositif qui met en ceuvre l'invention peut être un dispositif séparé ou bien ii peut être incorporé à un ordinateur auquel il est. couplé par bus local tel qu'un bus BCI. Au démarrage, l'unité centrale CPU initialise le contrôleur de réseau et les différents registres tels que ceux de l'horloge RTC. L'horloge RTC est initialisée avec 1a valeur lue dans le récepteur GPS. Lorsqu'une entité ou un programme donne l'ordre au CPU d'envoyer une trame marquée temporellement, le CPU lit le temps TS dans l'horloge RTC. Il ajoute à cette valeur un retard ô suffisant pour permettre la compensation des délais dus aux différentes entités telle que marque tampon, copie de trame ou Un autre délai a est calculé de manière à tout prendre en compte la longueur de la trame étant donné que le marquage temporel doit représenter, selon 1a norme, le moment auquel le dernier bit de la trame émis par l'interface INT. La trame est marquée avec la valeur TS + ô et selon format connu qui est donné par la norme, et elle est transférée à la mémoire tampon de transmission du contrôleur de réseau. La valeur TS + 8 - a .est calculée pour détermi l'instant d'émission de la trame. Dans le cas où toutes les trames marquées temporellement la même longueur, les valeurs T, + cr peuvent être calculées au démarrage du programme et peuvent être fixées pour toute la campagne de mesure, sauf pour les réseaux LDLC dans lesquels les insertions de bit sont susceptibles d'intervenir. La valeur du retard a peut varier d'une technolog@ de réseau à une autre. Par exemple pour un réseau `HERNET, de manière à se conformer standard CSMA/CD, ce retard doit être plus grand que la taille maximale de la trame y compris 1e CRC et le préambule. Pour un réseau HDLC, le calcul du retard a peut prendre en compte, ainsi qu'il a été indiqué ci-dessus, de 1a procédure d'insertion d'un bit 0 qui a lieu chaque fois que S un consécutifs sont détectés dans la trame. Lorsqu'une trame doit être transmise, la section transmission du contrôleur de réseau détecte s'il y un marqueur temporel dans la trame. Cette détection peut s'opérer de diverses manières, par exemple à l'aide d'un marqueur d'un protocole spécifique. S'il n'y a pas de marquage temporel, la trame est immédiatement envoyée. Si un marquage temporel est détecté, la section de transmission du contrôleur de réseau attend jusqu'à ce que 1a valeur du temps universel correspondant au marquage temporel T5, diminué de la quantité 6 soit égale à la valeur correspondante donnée par l'horloge RTC. Ce temps universel peut être par exemple exprimé dans un format compatible avec des circuits logiques peu coûteux, tels que les compteurs binaires. I1 peut par exemple s'agir du nombre de nanose-condes écoulées depuis 1e 1" janvier 1970. Lorzque les deux valeurs sont égales, la trame est envoyée immédiatement. Comme le montre la figure 1, la trame est estampil temporellement avec une valeur dans le futur. L'écart y entre deux trames marquées temporellement (31si, 31si + 1) doit être supérieur au temps nécessaire à la transmission d'une trame (voir figure 3). Etant donné que la taille d'une trame peut varier, la limite inférieure de y est 1e temps que prend la transmission de la plus longue trame au plus faible débit en ligne correspondant à 1a technologie de réseau mise en oeuvre. Par exemple pour un réseau ETHERULT à 100 MHz, la valeur minimale y est de 1227,2 microsecondes, à moins d'abréger la longueur maximale autorisée d'une trame. S'il existe une trame marquée temporellement qui attend d'être transmise et si le temps restant pour l'émettre est inférieur au temps que prendrait la transmission d'une autre trame non marquée temporellement, le contrôleur de transmission met en attente toutes les trames non marquées temporellement. Ceci doit être effectué de manière à éviter de retarder la transmission de la trame marquée temporellement et de l'émettre prioritairement à l'instant choisi. Cette procédure assure que toute trame marquée temporellement sera envoyée à l'instant exact choisi. A cet effet, le contrôleur de transmission présente deux tampons d'émission, un tampon LQ utilisé pour toutes les trames classiques et un tampon TQ pour toutes les trames marquées temporellement. Si le tampon TQ est vide, 1e contrôleur émet les trames qui sont en attente dans le tampon LQ. Si trame ou plusieurs trames attendent dans le tampon TQ, le contrôleur vérifie s'il dispose du temps suffisant pour envoyer une ou plusieurs trames en attente dans le tampon LQ. A cet effet, il commence par compter les bits de 1a première trame en attente dans le tampon LQ. Si 1e nombre de bits de cette trame correspond pour son émission à un intervalle de temps qui est inférieur à la différence entre la valeur TS + â - 6 correspondant à 1a trame qui attend dans le tampon TQ, et la valeur instantanée donnée par l'horloge RTC, c'est qu'il reste assez de temps pour émettre cette trame du tampon LQ, il émet alors la première trame du tampon LQ. Si ce délai est plus grand' que le délai restant, le tampon LQ sera mis en attente. Cette procédure se renouvelle pour les autres trames éventuellement en attente dans le tampon LQ, jusqu'à ce qu'elles aient été émises ou que le tampon LQ ait été mis en attente pour permettre l'envoi d'une trame marquée temporsllement présente dans le tampon TQ. Chaque fois que le séquenceur reçoit une requête de transmission d'une trame, il détecte si celle- ci est ou non marquée temporellement et la place dans la pile voulue LQ ou TQ. La section de transmission décode 1e marquage temporel TS + à porté par la trame et lui soustrait le temps d'émission (3-. La valeur résultante T5 + 8 ' - 6 qui est égale au temps d'émission au bit près (vire time) de cette trame est stockée dans un registre REGTt. Chaque fois que le séquenceur est activé, la valeur du temps RTC est chargée dans un registre Cth qui est mis à jour à chaque cycle du quartz Q. Un second registre Ct: qui est remis à zéro chaque fois que le registre Cth est incrémenté de 1 est alimenté par l'horloge HR du réseau, par exemple à 100 MHz pour un réseau ETHERNET. Ce la sorte, Ct: est incrémenté de 1 toutes les 10 nanosecondes. Ceci permet de conserver la précision rechercheé sans avoir à caler en fréquence et/ou en phase l'horloge réseau HR par rapport à 'horloge RTC, dont la fréquence est supérieure à celle de l'horloge réseau HR, mais dont la précision est de l'ordre de 1 bit de l'horloge réseau, ce qui suffit déterminer la valeur de Ts; pour une trame TR1. En parallèle, le séquenceur analyse le contenu des tampons LQ et TQ. A cet effet, il maintient deux pointeurs internes qui identifient les trames qui sont susceptibles d'étre transmises dans chacune de files d'attente. Chaque fois qu'une trame est détectée dans la file d'attente LQ, le séquenceur détermine la durée nécessaire à la transmission de cette trame. A cette valeur stockée dans un registre FTDR est ajoutée la valeur du temps universel contenue dans le registre RT. La valeur qui en résulte est stockée dans un registre ADD. Le contenu en est comparé avec le contenu du registre REGTt. Si le contenu du registre ADD est inférieur au contenu du registre REGTt, alors le sélecteur de trame est mis à jour à la valeur portée par le pointeur de la file LQ et la trame est envoyée. Dans le cas contraire, le pointeur de la file LQ est marqué en attente et le sélecteur de trame est mis à jour par 1a valeur portée par le pointeur et la trame en attente dans le tampon TQ. Si le tampon TQ n'est pas vide et si le pointeur de la file LQ est en attente, c'est qu'une trame marquée temporellement doit être émise. Cette émission a lieu lorsque le comparateur TEST détecte une coïncidence entre le contenu des registres REGTC et du registre C-. Une fois qu'une trame marquée temporellement a été émise, le sélecteur de trame à émettre est remis à zéro. On introduit des un dans les positions du registre RGTt. Le séquenceur pourra alors émettre les trames en attente dans le tampon LQ et on reviendra au point de départ, c'est-à-dire à l'analyse du contenu des files d'attente LQ et TQ. La réception des trames est décrite en relation avec la figure 5. La norme RFC 2330 définit le temps .de réception ( wire arrivai time ) un paquet ou trame P comme étant l'instant auquel un bit quelconque de la trame ou du paquet est reçu. Lorsqu'en mode réception RE, l'interface INT détecte 1e premier d'une trame entrante, la valeur du compteur Ct est transférée dans un registre REGRt. Une fois la trame reçue, la section de réception du contrôleur de réseau analyse au vol le contenu des données de la trame de manière à détecter s'il existe un marquage temporel dans ie champ de marquage temporel de 'La trame reçue. Si ce n'est pas le cas, et une fois le dernier bit reçu, la trame est transférée dans 1e tampon de réception RQ, et la section de réception signale à l'unité centrale qu' trame est disponible. Dans 1e cas où un marquage temporel est détecté, le contrôleur de réception effectue les tàches suivantes . il attend la fin du signal de trame qui est fourni par 'L'interface réseau, il lit la valeur du registre REGR1 et il calcule 'La valeur du temps universel qui correspond au contenu de ce registre, il ajoute à la fin de 1a trame la valeur de ce temps universel et la dirige dans 1e tampon réception RQ, il signale à l'unité centrale qu'une trame a été reçue. Dans 1e cas de deux équipements distants mettant en ceuvre l'invention, la différence entre 1e marqueur temporel et la valeur du temps universel qui a été ajouté en fin de trame donne une mesure précise du temps de propagation de 1a trame qui est défini selon la norme comme le temps séparant l'émission du dernier bit de la trame émise et la réception du premier bit de la trame reçue. Comme 1e montre la figure 6, le dispositif selon l'invention peut être séparé en trois parties - l'unité centrale CPU de hautes performances tel que le composant SH7750 d'HITACHI qui présente 4 canaux DMA, une mémoire dynamique SDRAM, une mémoire flash, une horloge de temps réel tel qu'une puce DALLAS DLS 1688 associée à un oscillateur TCXO DS 32 KHz ou bien un module RTC qui est intégré au processeur SH7750. Il comporte également un module mémoire flash programmable EPROM par exemple SM732 de SMART MODULE TECHNOLOGIES qui contient les instructions du séquenceur. Un module SDRAM référencé MT48LC4 de MICRON, contient les registres tampon d'émission et de réception référencés LQ, TQ et RQ. Le contrôleur réseau peut être un contrôleur LSC LOGIC ETHERNET 80c300 10/I00 Mbps avec circuit d'interface associé 80-225 ou bien encore un contrôleur WAN référencé SC26C552 de PHILIPS. La récepteur GPS peut être un module MOTOROLA ONCORE TU plus, couplé à une antenne A. Le module de la figure 6 sert donc d'interface réseau pour valider les fonctions de l'invention, ainsi qu'éventuellement pour l'émission et la réception de trames non marquées temporellement. On comprendra que le circuit de la figure 6 qui constitue un module s'ajoutant à un ordinateur existant tel qu'un PC peut être simplifié en supprimant le registre LQ, ce qui fait que le module est susceptible de n'émettre que des trames marquées temporellement, ce qui supprime la gestion des priorités. Par contre à 1a réception, le module conserve la fonction de tri entre les trames marquées temporellement et les autres. On notera que, dans le cadre de la présente invention, il n'est pas nécessaire que l'horloge RTC soit de grande précision. Par exemple, une précision élevée n'est pas nécessaire dans le cadre d'une mesure d'un temps de transmission aller/retour, puisque la même horloge RTC marque les trames à leur départ et leur arrivée. D'autre part, 1a précision recherchée peut être obtenue en synchronisant entre elles l'horloge RTC d'un équipement avec celle de '-'équipement distant, plutôt qu'en recherchant une précision intrinsèque élevée. En outre, le dispositif décrit a pour but de permettre une adaptation la plus simple possible des architectures existantes dans lesquelles il existe déjà une horloge du microprocesseur CPU, et une horloge réseau HR. D'une manière générale, i1 n'est pas nécessaire de disposer de plusieurs horloges. Il serait en particulier possible de réunir en une seule, l'horloge RTC et l'horloge réseau HR. REVENDICATIONS 1. Procédé d'émission par un équipement informatique d'une trame marquée temporellement, caractérisé en ce qu'il met en ceuvre - la génération à un instant donné Ts d'une trame dont le marquage temporel To est égal à T, + ô, 8 étant un intervalle de temps nécessaire à l'équipement informatique entre la génération. une trame marquée temporellement et l'émission de son dernier bit, l'émission de ladite trame marquée temporellement générée à 'L'instant lorsqu'une horloge de temps absolu de l'équipement informatique atteint une valeur égale à Ts + b - 6, a étant temps nécessaire à l'émission des bits de ladite trame de sorte que le dernier bit de la trame est émis à l'instant Ts + â. 2. Procédé selon la revendication 1, caractérisé en ce que l'horloge temps absolu est cadencée à une fréquence égale à une réquence d'émission des bits de trame par l'équipement in,.ormatique, ou à un multiple ou à un sous-multiple de celle ci. 3. Procédé selon une des revendications 1 ou 2, caractérisé en ce que l'instant donné T, est généré par un compteur de référence à partir d'un oscillateur mis à jour par une référence temporelle. 4. Procédé selon la revendication 3, caractérisé en ce que 'L'oscillateur est du type compensé en température (TCXO). 5. Procédé selon une des revendications 3 ou 4, caractérisé en ce que ladite référence temporelle est générée par un récepteur d'une référence de temps universel, notamment un récepteur GPS. 6.Procédé selon une des revendications 3 à 5, caractérisé en ce que l'horloge de temps absolu présente un premier compteur constitué par ledit compteur de référence et une deuxième compteur cadencé par une horloge d'émission de trame, dont la fréquence est égale à 1a fréquence d'émission des bits de trame par l' _pement informatique ou bien par une horloge dont la fréquence est égale à un multiple ou un sous-multiple de la fréquence de l'horloge d'émission de trames, et qui remis à zéro par ledit premier compteur. 7. Procédé selon une des revendications précédentes, caractérisé en ce qu'il met ceuvre le 1ockage desdits trames marquées temporellement dans un premier registre et le stockage des autres trames dans un deuxième registre et en ce qu'il met ceuvre une " =ssion prioritaire d'une trame marquée temporellement, contenue dans 1e premier registre au moins lorsque l'équipement informatique n'est pas à même d'émettre entièrement une trame contenue dans le deuxième registre avant 1' instant Ts + 6 - b. 8. Procédé selon 1a revendication 7, caractérisé en ce qu'il met en ceuvre . a) une analyse du contenu des premier et deuxième registres par respectivement un premier et un deuxième pointeur d'identification de trames. b) Si au moins une trame est contenue dans le deuxième registre, calcul de sa durée d'émission, et calcul d'un temps théorique d'émission Tg qui est la somme du temps absolu et de ladite durée d'émission de cette trame. c) Si ce temps théorique TE est inférieur à TS + a - â, déclenchement de l'émission de ladite trame contenue dans le deuxième registre. d) Dans 1e cas contraire, mise en attente du deuxième pointeur. e) Répétition le cas échéant de b à d jusqu'à ce que le deuxième pointeur soit en attente. f) Si 1e deuxième pointeur est mis en attente ou si le test réalisé en a indique que le deuxième registre ne contient pas de trame, émission de ladite trame marquée temporellement contenue dans le premier registre. g) Emission de trames éventuellement contenues dans 1e deuxième registre et retour à a).