Brevet FR2800913A1 — publié le 20010511

Procédé de fabrication d'un empilement de capacités, en particulier pour mémoires dynamiques à accès direct. La présente invention concerne d'une manière générale un procédé de fabrication d'un empilement de capacités, en particulier pour la réalisation mémoires dynamiques à accès direct (DRAM). Comme le montrent les figures la à le, les procédés de fabrication conventionnels d'empilement de capacités, en particulier pour la réalisation mémoires dynamiques à accès direct, consistent à former sur un substrat de silicium 1 comportant une région fortement dopée 2 adjacente à surface principale du substrat, puis sur la surface principale du substrat, un empilement de couches alternées de matériau diélectrique 4, 8, par exemple de Sï02, et de couches de silicium polycristallin (poly Si) 5, 7 prises en sandwich entre les couches de matériau diélectrique 4, 6, 8 (figure l a). On grave alors un trou 9 à travers l'empilement couches alternées de matériau diélectrique 4, 6, 8 et de poly Si 5, 7 pour mettre à nu la surface de la région fortement dopée 2 du substrat de silicium. Comme le montre la figure lb, on dépose ensuite sur la surface de la couche externe 8 de Si02 de l'empilement, ainsi que sur les parois du trou 9, une couche de silicium polycristallin pour réaliser le shuntage des couches de silicium polycristallin 5 et 7 en sandwich entre les couches 4, 6 et 8 de Si02. On élimine ensuite, comme le montre la figure 1c, les couches 4, 6 et 8 de Si02, pour former une structure arborescente dont le tronc est constitué par la partie de la couche de poly Si 10 tapissant les parois du trou 9 et les branches sont constituées par les couches de silicium polycristallin 5 à 7 de l'empilement et la partie de couche de silicium polycristallin 10 recouvrant initialement la couche externe 8 de Si02. On forme, comme le montre la figure 1 sur cette structure arborescente de silicium polycristallin, une mince couche de matériau diélectrique, par exemple de Si02, soit par dépôt, soit par oxydation thermique du silicium polycristallin, de manière toutefois à laisser un vide dans trou central 9 et des espaces entre les branches en silicium polycristallin 5, 6 et 10 et avec le substrat 1. comble alors les vides de la structure arborescente et on la recouvre avec du silicium polycristallin comme representé à la figure le. contacts sont alors formés sur l'enrobage de silicium polycristallin. procédé présente plusieurs inconvénients. Tout d'abord, le dépôt du matériau diélectrique et du silicium polycristallin nécessite l'utilisation de deux chambres distinctes. D'autre part, le manque de sélectivité entre couches de Si02 prises en sandwich entre les couches de silicium polycristallin et toutes les autres couches environnantes en Si02, telles des couches de passivation, le matériau de remplissage isolant, etc. nuit au procédé et exige l'utilisation de couches barrières. Enfin, comme les couches de polysilicium conductrices sont prises en sandwich entre des couches diélectriques, procédé nécessite des étapes supplémentaires de masquage pour graver un trou à travers l'empilement, de manière à pouvoir shunter les couches conductrices avec un dépôt silicium polycristallin à l'intérieur des trous. La présente invention a donc pour objet un procédé de fabrication d'un empilement de capacités, en particulier pour la réalisation de mémoires dynamiques à accès direct, qui remédie aux inconvénients du procédé de l'art antérieur et en particulier qui soit simple, permette le dépôt des différentes couches de l'empilement de capacités dans une seule chambre et qui ne nécessite pas d'étape particulière pour réaliser le contact entre les différentes couches de silicium polycristallin. Selon l'invention, le procédé de fabrication d'un empilement de capacités sur une surface principale d'un substrat semi-conducteur comprend a) la formation dans le substrat semi-conducteur d'une région fortement dopée adjacente à ladite surface principale; b) la formation sur la surface principale du substrat d'une couche d'un matériau diélectrique; c) la formation dans la couche de matériau diélectrique d'une fenêtre pour découvrir une zone de la surface du substrat au-dessus de la région fortement dopée; d) la formation sur la couche de matériau diélectrique et la zone découverte de la surface principale du substrat d'un empilement de couches alternées de germanium ou d'alliage SiGe et de silicium polycristallin, la première couche de l'empilement en contact avec la couche de matériau diélectrique et la zone découverte étant une couche de germanium ou d'alliage SiGe et la dernière couche de l'empilement étant une couche de silicium polycristallin; e) le masquage et la gravure de l'empilement pour réaliser un empilement de dimension et géométrie voulues; f) l'élimination par gravure latérale sélective des couches de germanium ou d'alliage SiGe, à l'exception des parties de ces couches surmontant zone découverte de la surface principale du substrat, pour ainsi former une structure arborescente comprenant un tronc central constitué alternativement de germanium ou alliage SiGe et de silicium polycristallin et des branches en silicium polycristallin s'étendant depuis le tronc et séparées entre elles du substrat par des évidements, ladite structure arborescente ayant une surface externe; g) formation sur la surface externe de la structure arborescente d'une mince couche d'un matériau diélectrique, de manière à conserver les évidements; et h) l'enrobage de la structure arborescente revêtue de la mince couche de matériau diélectrique et le comblement des évidements avec du silicium polycristallin. Contrairement au procédé de l'art antérieur, les couches de l'empilement du procédé de l'invention peuvent être déposées au moyen d'une seule chambre. D'autre part, la sélectivité élevée de gravure du germanium ou des alliages SiGe (en particulier les alliages ayant une fraction molaire en germanium suffisamment élevée) par rapport au silicium et au Si02, permet une élimination du germanium ou de l'alliage SiGe sans endommagement du silicium polycristallin ou du S102. Enfin, du fait de la bonne conductivité du germanium ou de l'alliage SiGe polycristallin, aucune étape spéciale n'est nécessaire pour assurer le contact entre les couches de polysilicium. Les dépôts de silicium polycristallin, de germanium ou d'alliage SiGe, peuvent se faire tous procédés classiques tels que par épitaxie et dépôt chimique en phase vapeur. Les alliages SiGe sont bien connus et on peut citer les alliages Sil_XGex où 0 On peut utiliser pour former les couches de matériau diélectrique dans le procédé de l'invention, tout matériau diélectrique approprié tel que par exemple Ta205, T102, Si3N4 ou Si02. Le matériau diélectrique préféré est Si02. Les dépôts matériau diélectrique peuvent être réalisés par tout procédé classique tel que dépôt chimique en phase vapeur, dépôt plasma, oxydation four, etc... En particulier, lorsque le matériau diélectrique est Si02, celui-ci peut être formé par oxydation thermique des couches de silicium ou alliage SiGe. La présente invention concerne également un dispositif semi conducteur comprenant sur une région fortement dopée adjacente à une surface principale d'un substrat de silicium un tronc central formé d'un empilement de couches en silicium polycristallin séparées par des parties centrales en germanium ou alliage SiGe. La présente invention concerne encore un dispositif serai- conducteur comprenant un substrat de silicium dans lequel est formé une région fortement dopée adjacente à une surface principale du substrat, une couche d'un matériau diélectrique sur la surface principale pourvue d'une fenetre découvrant une zone de la surface principale au-dessus de la région fortement dopée et sur la couche de matériau diélectrique un empilement de capacités constitué d'une première et d'une seconde structures en silicium polycristallin interdigitées et électriquement isolees l'une de l'autre par une couche d'un matériau diélectrique, caractérisé en ce que la première structure interdigitée comprend des couches de silicium polycristallin électriquement réunies entre elles et à la region fortement dopée du substrat par des parties en germanium ou en alliage SiGe. La suite de la description se réfère aux figures annexées, représentent respectivement Figures 1 a à 1 e - les étapes principales d'un procédé fabrication d'un empilement de capacités de l'art antérieur; et Figures 2a à 2e - les étapes principales d'une réalisation procédé selon l'invention. Comme le montre la figure 2a, le procédé de l'invention débute de manière classique par la formation dans un substrat de silicium 1 d'une région fortement dopée 2, par exemple N+. Cette région fortement dopée peut être réalisée par exemple par masquage et implantation ionique classiques. On forme alors sur la surface du substrat une mince couche de materiau diélectrique 3, par exemple de Si02, puis par masquage et gravure classiques, on forme dans cette couche de diélectrique 3 une fenetre 3a au-dessus de la région fortement dopée 2 du substrat pour assurer un contact futur entre la région fortement dopée 2 et la premiere couche de germanium ou d'alliage SiGe polycristallin. Comme le montre la figure 2b, on procède alors de maniere classique en une seule étape et au moyen d'une seule chambre, au dépôt alterné des couches 4, 6, 8 de germanium ou d'alliage SiGe et des couches 5, 9 de silicium polycristallin, pour former un empilement dont la première couche en contact avec le substrat est la couche de germanium ou d'alliage SiGe 4 et la dernière couche est la couche de silicium polycristallin 9. Bien qu'on ait représenté un empilement de six couches, c'est-à- dire trois couches de germanium ou alliage SiGe et trois couches de silicium polycristallin, l'empilement peut comporter un plus grand nombre de couches ou simplement deux couches de germanium ou alliage de germanium et trois couches de silicium polycristallin. Toutefois, la première couche contact avec le substrat doit être une couche de germanium ou d'alliage SiGe et la dernière couche de l'empilement une couche de silicium polycristallin. On procede alors, comme le montre la figure 2c, à la gravure latérale sélective des couches de germanium ou d'alliage SiGe, par exemple au moyen la chimie oxydante décrite ci-dessus. Cette gravure est réalisée de telle façon que les couches 4, 6, 8 de germanium ou d'alliage SiGe sont en partie 'liminées, mais que des parties centrales 4a, 6a, 8a de ces couches surmontant la fenêtre 3a sont conservées. On forme ainsi une structure arborescente comprenant un tronc central formé par ces parties restantes 4a, 6a, 8a couches de SiGe et des parties correspondantes des couches 5, 7, 9 silicium polycristallin. Les parties des couches de silicium polycristallin 5, 7, 9 s'étendant au-delà du tronc, forment des branches séparées entre elles par des évidements. De même, la partie de la première couche polysilicium 5 s'étendant au-delà du tronc est séparée de la couche de diélectrique 3 par un évidement . L'étape suivante, comme le représente la figure 2d, consiste à réaliser sur la surface externe de la structure arborescente, une mince couche de matériau diélectrique 10. Cette couche de matériau diélectrique peut être une couche d'oxyde, par exemple obtenue par oxydation thermique de la structure ou bien une couche déposée d'un matériau diélectrique. Comme on le voit sur la figure 2d, la formation de la couche diélectrique 10 telle que l'on conserve les évidements séparant les couches de silicium polycristallin les unes des autres ainsi que du substrat 1. On procede alors à l'enrobage de la structure arborescente revêtue de la couche de matériau diélectrique 10 avec du silicium polycristallin 11, de manière également à combler les évidements. Enfin on achève la structure en formant les contacts nécessaires sur l'enrobage silicium polycristallin 11. REVENDICATIONS 1. Procédé de fabrication d'un empilement de capacités sur une surface principale d'un substrat semi-conducteur (1), caractérisé en ce qu'il comprend a) la formation dans le substrat (1) d'une region fortement dopée (2) adjacente à ladite surface principale; b) la formation sur la surface principale du substrat (1) d'une couche d'un matériau diélectrique (3); c) la formation dans la couche de matériau diélectrique (3) d'une fenêtre (3a) pour découvrir une zone de la surface principale du substrat au-dessus de la région fortement dopée (2); d) la formation sur la couche de matériau diélectrique (3) et la zone découverte de la surface principale du substrat (1) d'un empilement de couches alternées de germanium ou d'alliage SiGe (3, 5, 7) et de silicium polycristallin (4, 6, 8), la première couche de l'empilement en contact avec la couche de matériau diélectrique (3) et la zone découverte étant une couche de germanium ou d'alliage SiGe (4) et la dernière couche de l'empilement une couche de silicium polycristallin (9); e) le masquage et la gravure de l'empilement pour réaliser un empilement de dimension et géométrie voulues; f) l'élimination par gravure latérale sélective des couches de germanium ou d'alliage SiGe (4, 6, 8), à l'exception de parties centrales (4a, 6a, 8a) de ces couches de germanium ou d'alliage SiGe surmontant la zone découverte de la surface principale du substrat (1), pour ainsi former une structure arborescente ayant un tronc formé par les parties centrales restantes (4a, 6a, 8a) des couches de germanium alliage SiGe et des parties correspondantes des couches de silicium polycristallin (5, 7, 9) et des branches formées par des parties des couches de silicium polycristallin (5, 7, 9) s'étendant à partir du tronc, les branches étant séparées les unes des autres et du substrat par des évidements et ayant une surface externe; g) la formation sur la surface externe de la structure arborescente d'une mince couche (10) d'un matériau diélectrique, de manière à conserver la présence des évidements; et h) l'enrobage de la structure arborescente revetue de la mince couche de matériau diélectrique avec du silicium polycristallin (11), de manière à combler les évidements. 2. Procédé selon la revendication 1, caractérisé en ce que l'alliage SiGe est choisi parmi les alliages Sil_XGeX , 0 0, 1, de préférence 0,15