Brevet FR2807240A1 — publié le 20011005

La présente invention concerne des systèmes de transfert de données et a été développée en accordant une attention particulière à son application possible à des bicyclettes de compétition. Dans tous les cas, la référence à cette application possible, et en particulier la référence à l'application à des bicyclettes de course, ne doit pas être interprétée comme limitant le domaine d'application possible de l'invention. Au cours des dernières années est apparue dans le domaine des cycles la tendance à utiliser des capteurs de diverses natures, afin de pouvoir acquérir des informations sur l'état d'utilisation/le comportement des moyens, lo par exemple afin de pouvoir intervenir à l'aide d'actionneurs de diverses natures pour modifier - selon certains critères et en agissant à la fois de manière automatique et selon les commandes spécifiques délivrées par l'utilisateur - les conditions d'utilisation/le comportement des moyens, en particulier en ce qui concerne son train. Cette tendance s'exprime en particulier par une augmentation continue de la quantité de données collectées et traitées, ce qui entraîne la nécessité de disposer de systèmes de plus en plus sophistiqués et élaborés, systèmes qui, comme ils doivent être montés sur le cycle, ne doivent pas affecter négativement les performances de celui-ci, en particulier en termes de poids, de dimensions hors tout et de consommation d'énergie électrique. Le but de la présente invention est de satisfaire ce besoin croissant du secteur en surmontant les inconvénients décrits ci-dessus. Selon la présente invention, ce but est atteint grâce à un système comprenant: - un ensemble de modules périphériques qui peuvent être associés à des capteurs respectifs pour générer des signaux de détection respectifs; et - une unité principale conçue pour recevoir lesdits signaux de détection venant dudit ensemble de modules périphériques, et lesdits modules périphériques étant configurés pour transmettre lesdits signaux de détection d'une manière sélective, dans le contexte de fenêtres de temps de transmission respectives par ladite unité principale. Selon différentes caractéristiques que peut présenter le système selon l'invention: - ladite unité principale est configurée pour générer un signal de synchronisation respectif de type périodique, et en ce que lesdites fenêtres de temps sont identifiées suivant un signal de délai respectif à partir dudit signal de synchronisation; - ladite unité principale et lesdits modules périphériques comprennent des modules émetteurs-récepteurs respectifs pour la transmission sans fil desdits signaux; - lesdits modules émetteurs-récepteurs sont configurés pour la transmission de radiofréquences; - lesdits modules émetteurs-récepteurs opèrent avec une modulation de type FSK; - le système étant associé à une unité de traitement hiérarchique supérieure, ladite unité principale est configurée pour collecter lesdits signaux de détection et pour les envoyer sélectivement à une unité de niveau hiérarchique supérieur; - la transmission de ladite unité centrale à ladite unité de niveau hiérarchique supérieur s'effectue dans le contexte des fenêtres de temps prédéterminées sélectivement; - les fenêtres utilisées pour la transmission de données de ladite unité centrale à ladite unité de niveau hiérarchique supérieur sont disjointes dans le temps des fenêtres de temps utilisées pour la transmission desdits modules périphériques à ladite unité centrale; - ladite unité centrale est configurée pour la transmission vers ladite unité de niveau hiérarchique supérieur sur un canal physique; - lesdits modules périphériques sont configurés, au moins en partie, de manière à détecter la condition d'absence de signal de détection utile à transmettre, et de manière à être au moins partiellement commutables dans un état de faible absorption de puissance en cas de présence de ladite condition d'absence d'un signal utile; - ladite unité centrale est configurée de manière à pouvoir passer sélectivement, au moins en partie dans un état d'absorption de puissance réduite en l'absence d'information utile à recevoir desdits modules périphériques; ladite unité principale est configurée pour transmettre ledit signal de synchronisation également dans ledit état d'absorption de puissance réduite; - ladite unité principale est configurée de manière à inhiber sa propre fonction de réception à des intervalles correspondant aux fenêtres de temps assignées pour la transmission aux capteurs périphériques qui n'ont actuellement aucun signal de détection à transmettre à l'unité centrale; - lesdits modules périphériques comprennent, au moins en partie, un module respectif pour pré-traiter le signal de réception reçu du capteur associé correspondant; - lesdits modules périphériques portent associés à eux, au moins en partie, des sources d'alimentation respectives, dont chacune a de préférence, associé à elle, un circuit pour surveiller l'état de ladite source d'alimentation;. - lesdits modules périphériques sont configurés pour associer audit signal de détection du capteur respectif envoyé à ladite unité principale un autre signal indiquant l'état de la source d'alimentation respective; ladite unité principale est configurée pour transmettre auxdits modules périphériques un signal de vérification indiquant le résultat de la communication précédente à l'unité principale elle-même; - au moins un module périphérique peut être associé à un capteur respectif pour générer un signal de détection représenté par une valeur de comptage, et ledit module périphérique au nombre d'au moins un est capable de détecter, à partir du signal de vérification reçu de ladite unité principale, la défaillance de la transmission de la valeur de comptage précédente et d'exécuter la transmission suivante dudit signal de détection de comptage en tant que valeur cumulative de la valeur transmise lors de la transmission précédente et non reçue, et de la quantité du comptage accumulé depuis ladite transmission précédente; - ladite unité principale est identifiée par une adresse réseau respective, et en ce que ladite unité principale est configurée pour communiquer sélectivement les variations de ladite adresse réseau auxdits modules périphériques; ladite unité principale est configurée pour détecter la persistance d'événements de transmission ayant un résultat négatif venant de l'un desdits modules périphériques et pour faire varier en conséquence l'adresse réseau respective; - lesdits modules émetteurs-récepteurs utilisent de préférence les bandes de fréquence Industriel-scientifiquemédical, donc des fréquences de 902 à 928 MHz et de 2400 à 2483,5 MHz, et des bandes de fréquence pour applications à courte portée, en particulier de 433 MHz à 434,8 MHz, de 868 à 870 MHz et de 2400 à 2483,5 MHz. En particulier, l'invention rend possible une solution d'interfaçage, afin de permettre une limitation de la quantité de connexions liée au transfert de données dans le contexte du système. De cette manière, il est possible de réduire les connexions, en en éliminant au moins une partie. En particulier, la solution selon la présente invention s'avère particulièrement avantageuse pour des applications d'un type sans fil, c'est-à- dire avec transfert de données sur une porteuse (ou éventuellement des moyens optiques). Cela permet l'utilisation, par exemple, de réseaux du type couramment connu sous le nom de réseau local sans fil, avec la possibilité d'augmenter le nombre des capteurs interfaçables et avec une réduction des 1o temps de transfert de données. En particulier, la solution selon la présente invention exploite le caractère aléatoire d'un bon nombre d'événements impliquant les capteurs pour parvenir à un transfert d'informations d'une manière fiable et prévisible sans préjudice pour un aspect important, comme la consommation électrique, donc pour l'autonomie de fonctionnement du système. Dans le mode de réalisation actuellement préféré, I'invention envisage la création d'un réseau de communication local qui peut être situé sur une bicyclette. Sur ce réseau sont présents un gestionnaire principal de réseau et un ensemble de modules périphériques munis de la capacité intrinsèque de pré-traiter le signal, ainsi que d'une autonomie en matière d'énergie. Le critère opérationnel est du type maître-esclave, avec une unité principale configurée en maître pour le réseau qui est conçue pour générer les signaux de synchronisation, à laquelle les divers modules faisant partie du système, configurés en unités esclaves, rendent compte pour communiquer leurs informations. À chaque module est réservée une fenêtre de temps dans laquelle la transmission peut s'effectuer, et cela permet entre autres l'identification du capteur et du signal correspondant même sans inclure, dans le signal transmis par le capteur, un ensemble respectif de données identifiant le capteur et/ou le signal transmis par lui. Une communication bidirectionnelle est rendue possible entre l'unité maître et les modules périphériques, de manière à permettre la configuration du réseau d'une manière optimale et l'amélioration de la fiabilité des communications. De préférence, la communication n'est pas établie quand l'événement (par exemple une impulsion individuelle indiquant la rotation d'une roue, une impulsion individuelle indiquant la cadence de pédalage, etc.) apparaît, mais plutôt à des moments appropriés dans le temps. On envisage de préférence la possibilité de pré-traiter l'information des capteurs localement et de mettre cette information à la disposition du transfert quand des conditions prédéterminées sont réunies. De préférence, la transmission des objets de données depuis le capteur ne s'effectue que quand il existe un besoin effectif d'informer l'unité de traitement /affichage normalement associée au système. Le besoin susmentionné de transmettre l'information est généralement lié o10 au fait que l'événement détecté a un caractère d'importance pour l'unité de traitement. Se référant à titre d'exemple à un cycle tel qu'une bicyclette, si la bicyclette est immobile, il n'est pas nécessaire d'occuper le canal de communication (avec la consommation électrique associée). De même, si l'on pousse la bicyclette à la main (donc à faible vitesse, au-dessous d'un seuil prédéterminé), il n'est pas nécessaire de transférer à l'unité de traitement l'information relative à la rotation de la roue. De la même manière, si l'utilisateur de la bicyclette ne pédale pas ou si la force de pédalage est au-dessous d'une limite minimale prédéterminée, il n'est pas nécessaire de transmettre les signaux du capteur de cadence de pédalage et/ou du capteur de force de pédalage à l'unité de traitement. De préférence, les modules de pré-traitement des périphériques sont capables de traiter l'information venant des capteurs correspondants avant de décider de mettre ladite information à la disposition de la communication. D'une manière préférée, les modules périphériques susmentionnés sont du type sans fil et comprennent fondamentalement: - un micro-contrôleur pour traiter l'information venant du capteur correspondant et pour assumer la fonction de contrôler la partie radiofréquence de la communication; - un émetteur-récepteur de radiofréquences qui peut activer l'émission et la réception de données sur un canal radiofréquence selon des modalités et des techniques coordonnées par le micro-contrôleur; et - une source d'alimentation, par exemple une pile locale, qui permet d'atteindre une autonomie énergétique; à la source est associé de préférence un circuit de surveillance du niveau de charge de la source d'alimentation elle- même. De préférence, des modalités d'installation de type autoconfigurable sont envisagées, ainsi que des fonctions spécifiques qui peuvent pré-qualifier le comportement du dispositif lorsqu'on l'introduit dans le réseau. Une caractéristique importante de la solution selon la présente invention est liée à la consommation électrique: en raccourcissant les temps d'occupation des canaux de transmission, et en particulier du canal radiofréquence, il est possible de réduire la consommation électrique à un minimum. De préférence, les micro-contrôleurs des modules périphériques sont configurés (généralement à un niveau de stratégie du micro-programme correspondant) de manière à remplir les fonctions suivantes: - détection de signal (acquisition, filtrage, conditionnement, etc.) - traitement, de manière à mettre l'information correspondante dans un format utilisable par le système principal de traitement et d'affichage; - activation d'algorithmes pour l'optimisation de la consommation électrique; et implémentation d'algorithmes pour récupérer l'information en présence d'erreurs éventuelles sur le canal de communication (c'est-à-dire dans des situations dans lesquelles l'information n'atteint pas sa destination). La pluralité de capteurs qui peut être montée sur le cycle, la réactivité correspondante qui est souhaitable dans le système de commande et les techniques de modulation conçues pour garantir une fiabilité optimale du canal de communication suggèrent l'utilisation préférentielle de fréquences relativement élevées pour la communication radiofréquence. Dans le mode de réalisation de l'invention actuellement préféré, on adopte des dispositifs radiofréquence qui utilisent de préférence les bandes de fréquence Industriel-scientifique-médical (ISM), donc des fréquences de 902 à 928 MHz et de 2400 à 2483,5 MHz, et des bandes de fréquence pour les applications à courte portée (SRD), en particulier de 433 MHz à 434,8 MHz, de 868 à 870 MHz et de 2400 à 2483,5 MHz. De préférence, avec de tels dispositifs, des durées de communication relativement brèves peuvent être obtenues, avec une plus grande possibilité de transmettre les informations de plusieurs capteurs par unité de temps. On trouvera ci-dessous une description de l'invention fournie exclusivement à titre d'exemple non-restrictif, en se référant aux croquis annexés, dans lesquels: - la figure 1 montre sous la forme d'organigramme l'architecture générale d'un système selon la présente invention; - la figure 2 est un premier diagramme de temporisation montrant les modalités adoptées pour la transmission des informations dans le contexte du système selon la présente invention; - la figure 3 est un autre organigramme montrant, d'une manière plus détaillée, la structure de l'un des éléments que l'on peut voir sur la figure 1; - les figures 4 et 5 montrent les deux solutions d'implémentation possibles en se référant à la structure d'un autre des éléments montrés sur la figure 1; - la figure 6 est un autre diagramme de temporisation, fondamentalement similaire au diagramme de temporisation de la figure 2, qui montre d'autres particularités de la transmission du signal dans le contexte du système selon la présente invention; - la figure 7 est un diagramme de temporisation montrant d'autres particularités de la transmission du signal dans le contexte du système selon la présente invention; - les figures 8 et 9 montrent deux exemples de trames qui peuvent être utilisées pour la transmission des signaux dans le contexte du système selon la présente invention; - la figure 10 est un autre diagramme de temporisation montrant les modalités de transmission du système selon la présente invention. Sur le diagramme général de la figure 1, le numéro de référence 1 désigne globalement un système de communication selon la présente invention, conçu de préférence pour être monté sur un cycle, tel qu'une bicyclette de compétition C. Comme il a déjà été dit, la référence à cette application possible n'est pas destinée à être interprétée d'une quelconque manière comme limitant le cadre de l'invention. Dans tous les cas, des modalités spécifiques à la surveillance d'un système, comme le système 1, sur une bicyclette sont illustrées dans un dépôt de brevet d'invention déposé le même jour par le présent demandeur. Fondamentalement, le système 1 se compose d'une unité de commande 32 connectée, typiquement au moyen de canaux de communication d'un type sans fil (de préférence sur une porteuse radiofréquence, par exemple à environ 400 MHz ou environ 900 MHz), à une pluralité de modules périphériques 40. Ces derniers modules sont conçus quant à eux pour être associés à des capteurs respectifs pour traiter les informations correspondantes et transférer lesdites informations à l'unité 32 suivant les modalités décrites plus en détail ci-après. En général, le mécanisme d'interaction entre l'unité 32 et les modules 40 est du type maître-esclave, l'unité 32 fonctionnant comme unité maître et les modules 40 fonctionnant comme unités esclaves. Comme on le voit mieux sur la figure 2, le transfert de données des modules 40 à l'unité 32 s'effectue en général suivant un critère de partage de temps. En particulier, le diagramme de temporisation de la figure 2 est constitué o10 de trois parties superposées. La partie désignée par la référence a) désigne le fonctionnement de l'unité maître 32. Dans le schéma supérieur de la figure 2 est représenté un signal de synchronisation TX-SYN transmis par l'unité 32 à une vitesse prédéterminée (période tsy,) et conçu pour être reçu par tous les modules 40 faisant partie du réseau. Le diagramme représente un signal RX-DATA, dont les parties au niveau logique haut identifient les fenêtres de temps (déterminées sélectivement suivant le critère décrit plus en détail ci-après) dans lesquelles l'unité 32 se met en mode de réception des signaux venant des divers modules 40. Les parties b) et c) de la figure 2 montrent en revanche le comportement des divers modules 40 compris dans le système, en particulier en ce qui concerne un premier module, identifié de manière générique par le suffixe 1, et un module générique identifié par le suffixe k. En particulier, lorsqu'il est nécessaire de transférer un élément d'information à l'unité 32, chaque module 40 (qui est atteint par le signal de synchronisation venant de l'unité 32) utilise le signal TX-SYN comme référence pour attendre pendant un intervalle de délais associé à lui de manière unique (indiqué en général par WPUk-DLYk avec k = 1,..., n) , puis active son signal de transmission TKk-DATA pendant la durée nécessaire à la transmission. D'après la figure 2, on comprend qu'aux divers modules périphériques 40 est assigné un délai qui est différent du signal de synchronisation, le but de cela étant d'éviter des collisions éventuelles dans les transmissions, rendant ainsi la communication dans son ensemble prévisible. La modalité de 3 5 communication décrite présente l'avantage supplémentaire de permettre à l'unité 32 de reconnaître automatiquement le module périphérique 40 qui transmet, selon la fenêtre de temps pendant laquelle la réception a lieu, tout cela sans qu'il soit nécessaire de fournir, dans la chaîne de données transmises par les modules 40 à l'unité 32, des ensembles de données identifiant le module 40 concerné à chaque fois. La figure 3 montre plus en détail la structure de l'unité 32 sous la forme d'un organigramme. Sur le diagramme de la figure 3, il est possible d'identifier en particulier un processeur 320 conçu pour fonctionner comme un processeur pour contrôler les communications. Le processeur 320 gère les temporisations o10 nécessaires pour effectuer toutes les étapes impliquées dans le transfert de l'information dans le contexte du système via le contrôle d'un module émetteur-récepteur, désigné par le numéro de référence 321, qui porte une antenne 322 associée à lui. Le processeur 320 est configuré de manière à pouvoir échanger des informations, en particulier de manière à pouvoir transférer les données venant du réseau système 1 à une unité externe de traitement/affichage (non représentée), qui peut être identifiée comme une unité de niveau hiérarchique supérieur. Ce qui précède est obtenu de préférence par une interface bidirectionnelle série asynchrone sur des lignes de réception 81 et des lignes de transmission 82 correspondantes. D'une manière encore plus préférée, ce qui précède est obtenu selon les modalités décrites plus en détail dans le dépôt de brevet d'invention mentionné précédemment et déposé à la même date par le présent demandeur. Le module 321 interface le canal de transmission directement aux modules 40 tant en termes de réception que de transmission des informations. Cela s'effectue de préférence via des techniques de modulation aptes à garantir un haut degré de fiabilité même dans des environnements hostiles. De préférence, une modulation FSK est utilisée pour la transmission. 3 0 D'une manière préférée, I'antenne 322 de l'émetteur-récepteur est intégrée à l'unité 32 de manière à permettre le montage de cette dernière sur un cycle, par exemple en une position plus basse que celle du porte-bidon. Sur l'organigramme de la figure 4, on peut noter que chaque module 40, conçu pour être associé à un capteur respectif S, comprend comme élément principal un processeur respectif 400 qui a pour tâche de coordonner et spécialiser les fonctions du module 40 lui-même. L'activité du processeur 400 est déterminée par la détection du signal du capteur et par le traitement ultérieur de ce signal. Outre les situations ci-dessus, le module est normalement dans des conditions de repos, à savoir de faible consommation électrique. Au processeur 400 est associé, selon des modalités fondamentalement identiques à celles que l'on a vues en liaison avec l'organigramme de la figure 3, un émetteur-récepteur 401 conçu pour gérer, à un niveau physique, le canal radiofréquence tant vers que depuis l'unité 32. Cela s'effectue évidemment suivant des techniques de modulation compatibles avec celles adoptées pour l'unité 32, par exemple par modulation FSK. Dans ce cas également, I'antenne de l'émetteur-récepteur, désignée par 401a, est de préférence intégrée à l'unité. Un circuit d'entrée 402 est de plus prévu, qui est conçu pour interfacer le capteur S avec le processeur 400. Les caractéristiques du circuit 402 (conçu pour exécuter des fonctions comme le conditionnement du signal, les conversions numérique-analogique, etc.) sont naturellement spécifiques au type de capteur S concerné. Par exemple, le diagramme de la figure 5 se rapporte au cas particulier d'un capteur, tel qu'un capteur de vitesse de rotation d'une roue ou un signal de détection de la cadence de pédalage. Ce sont des capteurs qui comprennent généralement, comme élément de détection, un aimant M monté sur l'élément mobile concerné (roue ou pédalier, dans le cas des exemples ci- dessus). Dans le cas évoqué, le circuit d'entrée 402a peut comprendre, ou porter d'une manière associée à lui, un élément tel qu'un relais à lame vibrante 402 qui est basculé en alternance entre une position ouverte et une position fermée à chaque fois que l'aimant M passe devant lui. Toute personne experte dans le secteur appréciera en tout cas que, comme les caractéristiques et les modes de fonctionnement des divers capteurs qui peuvent être montés sur le cycle sont différents, les caractéristiques spécifiques du circuit 402 peuvent être différentes d'un module 40 à l'autre. Dans tous les cas, ces aspects spécifiques de l'implémentation sont jugés largement connus et, en tant que tels, ils ne nécessitent donc pas de description détaillée dans la présente, également parce qu'ils ne sont pas en eux-mêmes importants pour comprendre et implémenter la présente invention. Tant sur la figure 4 que sur la figure 5, le numéro de référence 403 désigne un circuit auxiliaire capable de surveiller, en transmettant des signaux au processeur 400, I'état d'une source d'alimentation (typiquement une pile) 404, qui est conçue pour assurer l'alimentation électrique du module 40. Pour une meilleure compréhension et interprétation de ce qui va être dit ci-après en liaison avec les modalités de transmission des informations dans le contexte du système selon la présente invention, il faut rappeler que la solution selon la présente invention vise, entre autres choses, à réconcilier d'une manière avantageuse des besoins qui sont globalement opposés les uns aux autres, à savoir: - la possibilité de munir chaque module 40 d'une source d'alimentation correspondante, évitant ainsi la nécessité de prévoir pour cela des lignes de transmission d'alimentation dans le contexte du système, tout en assurant en même temps la possibilité d'insérer dans le système ou de retirer du système - selon les besoins propres à chaque application - un ou plusieurs capteurs selon les modalités d'utilisation autoconfigurables typiques; - la nécessiter de conférer à chaque module 40 une autonomie de fonctionnement considérable (par exemple de l'ordre d'un an) même en présence d'une utilisation très intensive des moyens sur lesquels le système est monté; et - la possibilité d'utiliser des sources d'alimentation ayant des dimensions très réduites, comme typiquement des piles pour montre, ce qui évite que l'augmentation du nombre de capteurs rende les moyens indésirablement lourds. Se référant de nouveau à l'organigramme de la figure 3, I'ensemble du signal de réception présent sur la ligne 81 et du signal de transmission présent sur la ligne 82, avec un signal de contrôle présent sur la ligne 35, permet à l'unité 32 de faire partie d'un bus de communication physique en direction des unités de niveau supérieur, ce qui conduit le signal de transmission (ligne 82) à être entraîné exclusivement durant les phases d'activation imposées en agissant sur la ligne 35, et en maintenant sinon le signal 82 désactivé ou émis. Ce mode de fonctionnement permet de limiter l'absorption de puissance, donc la consommation, de l'unité 32 aux seules phases temporelles pendant lesquelles un fonctionnement est vraiment requis. Comme on le verra mieux dans ce qui suit, des modes de fonctionnement sensiblement similaires sont adoptés également pour les modules 40. Si le signal d'activation 35 impose la désactivation de l'unité 32 pendant que cette dernière transmet, la possibilité est généralement envisagée d'accorder à l'unité 32 elle-même un temps prédéterminé pour mener à bien la communication avant de permettre l'émission effective du signal de transmission présent sur la ligne 82. Ce fait peut être apprécié sur le diagramme de temporisation de la figure 6, qui comprend quatre parties superposées, dont les parties a), b) et c) correspondent fondamentalement aux partie a), b) et c) de la figure 2. Est de plus présent sur le diagramme de temporisation de la figure 6 un autre diagramme, désigné par d), qui représente une forme typique du signal de commande présent sur la ligne 35 (dont le niveau haut correspond à l'activation du processeur 320), tandis que la référence 82 désigne une forme 1o possible du signal de transmission présent sur la ligne homologue. Sur la figure 6 à nouveau, on peut noter que l'unité de commande 32 estactivée pour la transmission une fois seulement dans l'intervalle compris entre une synchronisation et la suivante, tandis que sur le même intervalle, elle est activée pour la réception un nombre de fois égal au nombre des modules périphériques 40. Une autre fenêtre de temps dans l'intervalle entre deux synchronisations successives est dédiée de plus au transfert de données (sur la ligne 82) vers l'unité de niveau supérieur, mentionnée précédemment. Cette dernière fenêtre est désignée par TXHL. D'autre part, l'unité 32 est toujours active (donc également dans l'état 2 o précédemment défini comme état de repos) pour générer le signal de synchronisation TX-SYN, qui constitue une référence fondamentale pour le réseau du système. Le microprogramme du module 321 est de préférence muni d'une fonction qui permet l'optimisation des instants d'activation de la radiofréquence, donc l'optimisation de la consommation correspondante. Outre la production du signal de synchronisation (qui est unique pour tous les modules 40 faisant partie du réseau), également le temps pendant lequel chaque unité 32 reste active en attendant la réponse des différents modules périphériques est optimisé. Cela signifie que l'activation de la fonction de réception dans le module 321 est légèrement avancée par rapport à l'instant auquel on attend la transmission par l'un des modules 40. Cette avance est surveillée et maintenue à une valeur minimale optimale pour garantir un bon verrouillage temporel. La fonction susmentionnée comprend de plus la reconnaissance d'événements caractéristiques de la communication valide, afin de décider s'il faut maintenir la partie de réception du module 321 activée ou non. Cela permet de plus d'empêcher tout gaspillage d'énergie électrique quand il se produit une réception dont le contenu s'avère insignifiant dès les premiers instants de la réception elle-même. Par exemple, si un module 40 n'a pas d'information à transmettre, le module n'active pas son propre transmetteur, et l'unité 32 n'a donc pas besoin de s'activer pour recevoir le bloc de données correspondant. Cette absence de transmission de signal par le module 40 (agissant en esclave) est reconnue par l'unité 32 (agissant en maître) car, au moment concerné, une séquence de signaux particulière indiquant que le transmetteur correspondant est actif n'a pas été reçue. L'unité 32 est donc en mesure de reconnaître cet événement et de décider en faveur de la désactivation de la phase de réception pour le module 40 concerné, conformément au dernier signal de synchronisation transmis. Si, dans des conditions particulières, il ne se produit aucun événement pouvant justifier une transmission par le module 40 (par exemple car le module en question est associé à un capteur de vitesse de roue et la bicyclette est à l'arrêt), tout en maintenant active la vitesse de production du signal de synchronisation TX-SYN, I'unité 32 est capable de réduire au minimum la mise en route de son propre récepteur durant les diverses fenêtres de temps pendant lesquelles elle se place en mode d'attente pour recevoir des réponses. De même, le transfert d'informations vers l'unité de niveau supérieur (fenêtre de temps TXHL sur la figure 6d) n'est activé que si des données valides sont arrivées depuis l'un des modules 40. Ce résultat peut être obtenu par exemple en forçant une transmission à être caractérisée par une phase initiale dans laquelle le transmetteur concerné à chaque fois reçoit sa propre activation pour être reconnu en émettant une séquence de signaux pendant un intervalle de temps donné, comme illustré sur la figure 7. L'état ci-dessus peut être reconnu dans la mesure o le signal transmis devient prévalent par rapport au bruit d'arrière-plan détectable lorsque aucun transmetteur de réseau n'est actif. Un autre élément de discrimination est constitué par le fait que ledit signal est recherché à des moments précis dans le temps par rapport au signal de synchronisation, et par conséquent il y a moins de probabilité qu'une erreur soit provoquée par une perturbation. La phase initiale de reconnaissance du début d'une transmission est suivie par un ensemble de bits qui prend une signification donnée. Par exemple, dans la transmission du signal de synchronisation par l'unité 32, il est possible d'identifier: - une séquence fixe de bits, indiquant le début de la partie de tête de la trame de données; - certains bits dans lesquels est codée l'adresse de la source de transmission (à savoir l'unité 32), qui identifie le réseau dans son ensemble; - certains bits représentant le code de la requête effectuée par l'unité 32 aux modules 40 (par exemple, la communication d'une nouvelle adresse logique dans le réseau du système); - certains bits indiquant le résultat de la communication précédente; par exemple, si quatre modules 40 font partie du réseau du système, quatre bits sont transmis qui fournissent des informations indiquant si les données reçues avec la communication précédente se sont avérées valides; ces bits sont définis au niveau de l'unité 32 après qu'un contrôle a été effectué sur ce qui a été reçu et sur le champ de contrôle correspondant; et - certains bits contenant l'adresse réseau à laquelle doit être envoyé le signal de synchronisation. Le même critère est adopté, comme le montre le mieux la figure 7, pour la transmission de l'un quelconque des modules 40 à l'unité 32. En particulier, le diagramme de temporisation de la figure 7 comprend deux parties, désignées a) et b). Sur les deux parties ci-dessus, la première représente le signal d'activation de réception AR du récepteur de l'unité 32 (avec le niveau logique haut quand le récepteur est actif) et le signal de contrôle de réception correspondant RX. La partie inférieure de la figure 7 illustre le signal d'activation de transmission AT d'un module 40 (également dans ce cas, le niveau logique haut correspond à l'activation) et le signal de transmission correspondant TX. En particulier, dans les diagrammes du bas des deux parties a) et b) de la figure 7, la référence I désigne la phase initiale et la référence T la phase pendant laquelle il y a transmission d'informations. Par conséquent, également dans le cas d'une transmission par le module 40, on peut identifier dans la phase de transmission T: - une séquence fixe de bits conçue pour indiquer une partie de tête de la trame de données; certains bits dans lesquels est codée l'adresse logique de la source de transmission, c'est-à-dire celle du module 40 concerné; on peut noter que, comme on l'a dit plus haut, la présence de ces bits est optionnelle, compte tenu du fait que l'unité 32 est capable d'identifier le module 40 concerné d'après l'intervalle de temps pendant lequel ledit module transmet, et en particulier en fonction du délai dudit intervalle de temps par rapport au signal de synchronisation; - certains bits contenant l'adresse de l'unité 32, donc l'adresse réseau à laquelle renvoie le module 40 qui transmet; - certains bits identifiant le niveau de charge de la source d'énergie (bloc 404 des figures 4 et 5) du module 40 correspondant, - certains bits contenant la donnée spécifique du capteur S associé au module 40 qui transmet; et - certains bits pour contrôler l'intégrité des données. La figure 8 montre l'organisation possible d'une trame transmise pour le signal de synchronisation provenant de l'unité 32. Il s'agit de préférence d'une trame d'octets o la séquence fixe de bits qui identifie la partie de tête de la trame est désignée par H. La partie contenant le codage de l'adresse de l'unité 32 est désignée par C1, et le champ C2, qui comprend un ou plusieurs octets, est conçu pour porter les autres données mentionnées plus haut. En particulier, la référence C21 désigne l'ensemble de bits qui identifie le résultat de la communication précédente. La figure 9 représente, selon les mêmes modalités, les divers champs qui constituent la trame, celle-ci étant également organisée de préférence en octets et étant utilisée pour la transmission depuis les modules 40. Dans ce cas également, on a une partie de tête H suivie d'un ensemble de champs C3, C4, C5 et C6, qui sont conçus pour porter respectivement l'état de charge de l'alimentation, I'adresse du module 40 (si cette information est présente), ainsi que (dans le cas des champs C4 à C6), les données signifiantes, un champ final CK étant également prévu, constitué généralement d'un seul octet ayant une fonction de contrôle. L'unité 32 est donc en mesure d'évaluer la validité des données reçues des divers modules 40 et de reconnaître si la communication vient de l'un des modules qui constitue le réseau du système, cela dans la mesure o dans chaque transmission provenant des modules 40, le code réseau est toujours présent. Ce dernier aspect est important afin d'éviter toute interférence possible entre deux réseaux qui se trouvent accidentellement en service l'un à côté de l'autre (par exemple parce qu'ils sont montés sur les bicyclettes de deux cyclistes qui pédalent l'un à côté de l'autre) . L'apparition possible de ces phénomènes d'interférence est, en outre, très faible compte tenu des modalités particulières utilisées pour la transmission des données (comme le montrent le mieux les schémas de temporisation des figures 2 et 6). La collision possible de données présuppose en fait que, d'une manière parfaitement accidentelle, une transmission se produit suivant des modalités similaires, exactement dans la même fenêtre de temps. Dans tous les cas, s'il est détecté que des communications successives du réseau ne sont pas valables ou sont perturbées par des transmissions provenant de transmetteurs externes au réseau du système, I'unité 32 est capable de décider, suivant une stratégie prédéfinie, de modifier l'adresse logique du réseau, en transmettant la nouvelle adresse aux modules qui font partie du réseau. Comme il a déjà été dit plus haut, chaque module 40 est organisé de préférence de manière à rester le plus possible dans un état de faible absorption de courant. L'activité dépend du type de capteur S qui doit être interfacé. Dans le cas de capteurs fonctionnant en mode marche/arrêt (par exemple un capteur détectant les impulsions de rotation des roues d'un cycle, ou un capteur détectant la cadence de pédalage), le module est actif quand l'événement à détecter survient, cela se produisant pendant la durée nécessaire pour détecter l'événement et pour l'analyser en liaison avec l'événement précédent. Si le résultat correspond à un objet d'information important pour une unité de niveau supérieur, I'état de transfert d'information (c'est-àdire la communication) est activé. Si le signal est du type analogique (comme dans le cas de capteurs de force, de divers capteurs potentiométriques, etc.), l'activité du module correspondant 40 est du type cadencé, selon une fréquence prédéterminée, et est activé au moyen d'une communication depuis le gestionnaire de niveau supérieur. Le module 40 veille en outre à gérer l'étape de transfert d'information quand cela est nécessaire. Pour cette étape, il est important qu'il y ait un verrouillage temporel avec le signal de synchronisation de l'unité 32, et le module 40 doit donc s'activer luimême pour recevoir la trame de synchronisation. Après la reconnaissance de la synchronisation valable, le module 40 active la transmission de son propre bloc de données selon le délai prévu par le module 40, à savoir dans la fenêtre de temps assignée à celui-ci. Quand la synchronisation a été verrouillée, les transmissions suivantes peuvent s'effectuer suivant les critères d'optimisation et de temps d'activation du transmetteur à proximité des fenêtres de temps assignées pour la transmission. Ces critères opérationnels sont mieux illustrés sur le diagramme de l0 temporisation de la figure 10, qui comprend une nouvelle fois deux parties superposées, désignées a) et b). La partie du haut se rapporte à l'activité de l'unité 32 suivant des modalités globalement similaires à celles déjà utilisées dans les représentations des figures 2 et 6. En revanche, la partie désignée b) concerne le comportement du module40. Ici, la référence H désigne un signal, par exemple un signal d'impulsions, tel qu'un signal produit par un capteur de vitesse associé à une roue, ledit signal étant d'abord absent (partie de gauche du diagramme), puis présent. Les diagrammes suivants illustrent la forme typique du signal d'activation à la réception ARX, le signal de réception RX, qui permet au module 40 de se verrouiller sur la synchronisation du réseau, et enfin le signal de transmission TX situé dans la fenêtre de temps correspondante. Comme il a déjà été dit, une autre fonction confiée à chaque module 40 est de détecter l'état de fonctionnement de l'alimentation correspondante (blocs 403, 404 des figures 4 et 5). Cette fonction opère quand le système a besoin de transmettre des informations à l'unité 32. En fait, dans chaque bloc de données transmis, les bits portant ladite indication, comme le montre la figure 9, sont maintenus actualisés. Une autre fonction importante est celle qui concerne la vérification du bon résultat de la communication et de la possible récupération des informations. Avec certains types de capteurs (par exemple ceux pour l'impulsion de rotation des roues), il est important de ne pas perdre d'impulsion, dans la mesure o le décompte cumulatif des impulsions indique I'espace parcouru. Dans la communication depuis le module 40 est donc entré le nombre d'impulsions émises depuis la dernière communication valable, et cette valeur n'est remise à zéro qu'après que le succès de la communication a été vérifié. Si la vérification concernant la dernière communication établie produit un résultat négatif, la dernière valeur du nombre d'impulsions n'est pas remise à zéro et les impulsions suivantes augmentent le nombre suivant un mécanisme général d'accumulation. Lors de la tentative suivante de transfert, le nombre d'impulsions transmises donnera le total des impulsions envoyées depuis la dernière communication valable et jusqu'au moment de la transmission. Ce mécanisme est répété jusqu'à ce que le nombre d'impulsions totalisé dépasse une valeur prédéterminée. Quand cette valeur est dépassée, ladite stratégie de récupération d'informations est désactivée. De nouveau, dans le cas d'un capteur comme le capteur d'impulsions pour la rotation d'une roue, la deuxième partie de l'information est constituée par la valeur moyenne de la période trouvée entre les impulsions détectées entre les deux derniers signaux de synchronisation. Cette valeur, désignée de base de temps prédéterminée, permet d'obtenir la valeur de la vitesse. Par exemple, se référant à la structure de trame de la figure 9, le champ C4 peut servir pour la transmission du nombre d'impulsions, tandis que les champs C5 et C6 peuvent servir à la transmission de la valeur moyenne susmentionnée de la période. Naturellement, sans préjudice des principes de l'invention, les détails de construction et les modes de réalisation peuvent varie largement par rapport à ce qui a été décrit et représenté ici sans sortir pour autant du cadre de la présente invention. REVENDICATIONS 1. Système de transmission de données, en particulier sur un véhicule tel qu'un cycle, caractérisé en ce qu'il comprend: - un ensemble de modules périphériques (40) qui peuvent être associés à des capteurs respectifs (S) pour générer des signaux de détection respectifs (TXk-DATA); et - une unité principale (32) conçue pour recevoir lesdits signaux de détection venant dudit ensemble de modules périphériques (40), et en ce que lesdits modules périphériques (40) sont configurés pour transmettre lesdits signaux de détection (TXk-DATA) d'une manière sélective, dans le contexte de fenêtres de temps de transmission respectives par ladite unité principale (32). 2. Système selon la revendication 1, caractérisé en ce que ladite unité principale (32) est configurée pour générer un signal de synchronisation respectif (TX-SYN) de type périodique (tsyn) et en ce que lesdites fenêtres de temps sont identifiées suivant un signal de délai respectif (WPUk-DLYk) à partir dudit signal de synchronisation (TX-SYN). 3. Système selon la revendication I ou la revendication 2, caractérisé en ce que ladite unité principale (32) et lesdits modules périphériques (40) comprennent des modules émetteurs-récepteurs respectifs (321, 401) pour la transmission sans fil desdits signaux. 4. Système selon la revendication 3, caractérisé en ce que lesdits modules émetteurs-récepteurs (321, 401) sont configurés pour la transmission de radiofréquences. 5. Système selon la revendication 3 ou la revendication 4, caractérisé en ce que lesdits modules émetteurs-récepteurs (321, 401) opèrent avec une modulation de type FSK. 6. Système selon l'une des revendications 1 à 5, qui peut être associé à une unité de traitement de niveau hiérarchique supérieur, caractérisé en ce que ladite unité principale (32) est configurée pour collecter lesdits signaux de détection et pour les envoyer sélectivement (TXHL) à une unité de niveau hiérarchique supérieur. 7. Système selon la revendication 6, caractérisé en ce que la transmission de ladite unité centrale (32) à ladite unité de niveau hiérarchique supérieur s'effectue dans le contexte des fenêtres de temps prédéterminées sélectivement (TXHL). 8. Système selon la revendication 7, caractérisé en ce que les fenêtres (TXHL) utilisées pour la transmission de données de ladite unité centrale (32) à ladite unité de niveau hiérarchique supérieur sont disjointes dans le temps des fenêtres de temps utilisées pour la transmission desdits modules périphériques (40) à ladite unité centrale (32). 9. Système selon l'une quelconque des revendications 6 à 8, caractérisé en ce que ladite unité centrale (32) est configurée pour la transmission vers ladite unité de niveau hiérarchique supérieur sur un canal physique. 10. Système selon l'une quelconque des revendications précédentes, caractérisé en ce que lesdits modules périphériques (40) sont configurés, au moins en partie, de manière à détecter la condition d'absence de signal de détection utile à transmettre, et de manière à être au moins partiellement (321) commutables dans un état de faible absorption de puissance en cas de présence de ladite condition d'absence d'un signal utile. 1. Système selon l'une des revendications I à 10, caractérisé en ce que ladite unité centrale (32) est configurée de manière à pouvoir passer sélectivement, au moins en partie (321) dans un état d'absorption de puissance réduite en l'absence d'information utile à recevoir desdits modules périphériques (40). 12. Système selon la revendication 2 et la revendication 11, caractérisé en ce que ladite unité principale (32) est configurée pour transmettre ledit signal de synchronisation (TX-SYN) également dans ledit état d'absorption de puissance réduite. 13. Système selon la revendication 11 ou la revendication 12, caractérisé en ce que ladite unité principale (32) est configurée de manière à inhiber sa propre fonction de réception à des intervalles correspondant aux fenêtres de temps assignées pour la transmission aux capteurs périphériques (4) qui n'ont actuellement aucun signal de détection à transmettre à l'unité centrale (32). 14. Système selon l'une des revendications 1 à 13, caractérisé en ce que lesdits modules périphériques comprennent, au moins en partie, un module respectif (402) pour pré-traiter le signal de réception reçu du capteur associé (S) correspondant. 15. Système selon l'une des revendications 1 à 14, caractérisé en ce que lesdits modules périphériques (40) portent associés à eux, au moins en partie, des sources d'alimentation respectives (404), dont chacune a de préférence, associé à elle, un circuit (403) pour surveiller l'état de ladite source d'alimentation (404). 16. Système selon la revendication 15, caractérisé en ce que lesdits modules périphériques (40) sont configurés pour associer audit signal de détection du capteur respectif (S) envoyé à ladite unité principale (32) un autre signal (C3) indiquant l'état de la source d'alimentation respective (404). 17. Système selon l'une des revendications 1 à 16, caractérisé en ce que ladite unité principale (32) est configurée pour transmettre auxdits modules périphériques (40) un signal de vérification (C21) indiquant le résultat de la communication précédente à l'unité principale (32) elle-même. 18. Système selon la revendication 17, caractérisé en ce qu'il comprend au moins un module périphérique (40) qui peut être associé à un capteur respectif (S) pour générer un signal de détection représenté par une valeur de comptage, et en ce que ledit module périphérique (40) au nombre d'au moins un est capable de détecter, à partir du signal de vérification reçu de ladite unité principale (32), la défaillance de la transmission de la valeur de comptage précédente et d'exécuter la transmission suivante dudit signal de détection de comptage en tant que valeur cumulative de la valeur transmise lors de la transmission précédente et non reçue, et de la quantité du comptage accumulé depuis ladite transmission précédente. 19. Système selon l'une des revendications 1 à 18, caractérisé en ce que ladite unité principale (32) est identifiée par une adresse réseau respective, et en ce que ladite unité principale (32) est configurée pour communiquer sélectivement les variations de ladite adresse réseau auxdits modules périphériques (40). 20. Système selon l'une des revendications 17 à 19, caractérisé en ce que ladite unité principale (32) est configurée pour détecter la persistance d'événements de transmission ayant un résultat négatif venant de l'un desdits modules périphériques (40) et pour faire varier en conséquence l'adresse réseau respective. 21. Système selon la revendication 4, caractérisé en ce que lesdits modules émetteurs-récepteurs (321, 401) utilisent de préférence les bandes de fréquence Industriel-scientifique-médical (ISM), donc des fréquences de 902 à 928 MHz et de 2400 à 2483,5 MHz, et des bandes de fréquence pour applications à courte portée (SRD), en particulier de 433 MHz à 434,8 MHz, de 868 à 870 MHz et de 2400 à 2483,5 MHz.