Brevet FR2801457A1 — publié le 20010525

Démodulateur FSK ou MFSK numérique à très faible consommation. Le domaine de l'invention est celui des transmissions de données numériques. Plus précisément, l'invention concerne un démodulateur numérique, du type permettant la démodulation d'une transmission de données par déplacement de fréquence à au moins 2 états. On rappelle que le déplacement de fréquence est une technique de codage des informations à transmettre. Elle est également appelée modulation FSK (pour "Frequency-Shift Keying" anglais), lorsqu'elle est à deux états, ou modulation MFSK (pour "Multiple FSK" en anglais), lorsqu'elle est à plus de deux états. Chaque état significatif y est caractérisé, régime établi, par une fréquence spécifiée d'une oscillation ou d'une onde (porteuse) sinusoïdale. Par exemple, dans le cas d'une modulation FSK à deux états, une première fréquence représente le bit numérique "0" et une seconde fréquence le bit numérique "1 ". Chaque bit du message transmis modulé par une impulsion de fréquence pure, à l'une des première et seconde fréquences selon qu'il s'agit d'un "0" ou d'un "1". Les bits successifs d'un message binaire sont transmis par sauts de fréquences, éventuellement séparés par un silence (ou repos). Ce type de modulation (FSK ou MFSK) ne fait intervenir aucun codage en amplitude et en phase. Le principe détection est basé sur la présence ou non d'énergie dans la bande de fréquence de transmission. Ne s'intéressant qu'à l'énergie des signaux, et non à leur phase, les méthodes démodulations sont toutes non cohérentes, c'est-à- dire sans connaissance a priori de phase du signal incident. Dans le cadre de la présente invention, on s'intéresse plus particulièrement aux démodulateurs FSK ou MFSK à tres faible consommation. De tels démodulateurs sont notamment, mais non exclusivement, destinés à être implantés sur des systèmes autonomes (généralement alimentés sur batteries ou sur piles) et nécessitant un lien de communication permanent. Les démodulateurs doivent conférer à ces systèmes autonomes des durées de vie similaires à, voire meilleures que, celles obtenues avec les démodulateurs analogiques actuels. Classiquement, un système autonome doit pouvoir rester en communication permanente pendant plusieurs années. Ces systèmes autonomes sont par exemple des appareils immergés d'acoustique sous-marine et/ou d'instrumentation océanographique (largueurs acoustiques, balises de positionnement, instruments de mesure et d'enregistrement de paramètres physico- chimiques, ... ). La transmission de données numériques a dans ce cas pour but de permettre à un utilisateur muni d'une télécommande de transmettre à un système autonome messages binaires, correspondant par exemple à des commandes numériques pour contrôler à distance le fonctionnement d'un automate. D'une façon générale, la démodulation de signaux numériques transmis par démodulation FSK ou MFSK est une technique largement maîtrisée, tant dans le domaine analogique que dans le domaine numérique. Classiquement, un démodulateur FSK ou MFSK analogique utilise sur chaque canal, des filtres passifs bande étroite (par exemple de 200 Hz de bande passante), suivis d'une détection d'enveloppe, permettant d'éliminer la modulation, elle-même suivie de moyens de seuillage, permettant de détecter l'absence ou la présence d'un porteuse (bit "0" ou "1" respectivement). Pour assurer une longue autonomie, de tels démodulateurs analogiques paraissent les plus indiqués car ils ne consomment pas d'énergie. Cependant, leurs fréquences de travail sont figées et l'implantation physique des filtres nécessite de l'espace sur les cartes électroniques. Afin d'obtenir une souplesse de sélection des fréquences (reprogrammation à volonté fréquences porteuses), on peut donc être tenté de se tourner vers les démodulateurs FSK ou MFSK numériques. On rappelle que dans ces derniers, le signal analogique reçu est numérisé, sur plusieurs bits, puis traité par calculs, effectués également plusieurs bits. Les démodulateurs FSK ou MFSK numériques comprennent donc généralement un convertisseur analogique/numérique (ou CAN) associé à calculateur. Le calculateur est généralement un processeur de signaux numériques (DSP), qui assure une fonction de démodulation et de détection. La détection quadratique et le filtrage adapté sont deux méthodes numériques bien connues, pouvant chacune être mises en oeuvre dans le calculateur. Malheureusement, les démodulateurs FSK ou MFSK numériques actuels ne peuvent égaler les performances de consommation des démodulateurs analogiques, ne serait-ce le FSK2. En effet, la consommation du CAN est relativement élevée car ce dernier travaille classiquement sur plusieurs bits, afin d'éviter une saturation et avoir une quantification permettant d'approcher au mieux le signal reçu. Le calculateur consomme également beaucoup, du fait qu'il est obligé de travailler sur plusieurs bits. Classiquement, travaille certes en virgule fixe, mais sur des mots de 8 ou 16 bits. En outre lorsque le nombre de fréquences simultanées augmente (cas du MSFK), on arrive rapidement à saturation des capacités de calcul des processeurs. En d'autres termes, il est impossible avec les démodulateurs FSK ou MFSK numériques actuels de traiter un grand nombre de canaux simultanément, a fortiori pour une puissance consommée faible. L'invention a notamment pour objectif de pallier ces différents inconvénients de l'état de la technique. Plus précisément, l'un des objectifs de la présente invention est de fournir un démodulateur ou MFSK à très faible consommation d'énergie. L'invention a également pour objectif de fournir un tel démodulateur possédant une souplesse sélection des fréquences. Un autre objectif de l'invention est de fournir un tel démodulateur permettant d'augmenter nombre de fréquences simultanées, tout en évitant une saturation des capacités des cens de calcul et tout en conservant une très faible consommation d'énergie. Encore autre objectif de l'invention est de fournir un tel démodulateur présentant une bonne robustesse au bruit et aux perturbations du canal (par exemple acoustique). Ces différents objectifs, ainsi que d'autres qui apparaîtront par la suite, sont atteints selon l'invention à l'aide d'un démodulateur numérique, du type permettant la démodulation d'une transmission de données par déplacement de fréquence à au moins 2 états (FSK ou MFSK), et comprenant des moyens de conversion analogique/numérique et des moyens calcul assurant une fonction de démodulation et de détection. Selon l'invention, lesdits moyens de conversion analogique/numérique assurent une quantification sur un seul bit. Le principe général de l'invention consiste donc à transformer le signal analogique reçu (et généralement prétraité par un étage analogique de conditionnement) en un signal binaire un seul bit. Ceci permet de réduire fortement la consommation d'énergie. Il est important de noter que cette solution va complètement à l'encontre des préjugés de l'homme métier, selon lesquels la conversion analogique/numérique doit être effectuée sur plusieurs bits, pour que le signal numérique approche au mieux le signal analogique, sans saturation. En effet, si la quantification sur un bit introduit une saturation du signal, cette dernière n'est finalement pas gênante (alors qu'on est tenté de croire le contraire) on ne s'intéresse pas à l'amplitude du signal mais uniquement à sa fréquence. En d'autres termes, malgré la quantification sur un bit et la saturation qui en découle, on conserve l'information contenue dans le signal. Le démodulateur selon l'invention bénéficie par ailleurs de tous les avantages liés au numérique. Il permet donc notamment une reprogrammation à volonté des fréquences porteuses. Contrairement à la solution analogique, l'extension du champ de fréquences n'oblige pas à refaire une carte pour y ajouter des filtres. De façon avantageuse, lesdits moyens de conversion analogique/numérique sont un comparateur à hystérésis. Avantageusement, ladite transmission de données est effectuée sur au moins un canal basse fréquence, appartient préférentiellement au groupe comprenant - les canaux acoustiques ; - les canaux filaires ; - les canaux bande de base d'un système radiofréquence, résultant d'un passage fréquence intermédiaire. il est clair que cette liste n'est pas exhaustive. Préférentiellement, lesdits moyens de calcul assurent un traitement sur un seul bit. En d'autres termes, tout au long du traitement, les résultats des calculs intermédiaires sont quantifiés â nouveau sur un bit, réduisant ainsi le flot de données (et donc la consommation d'énergie) et la surface de silicium utilisée. Dans un mode réalisation avantageux de l'invention, lesdits moyens de calcul sont mis en oeuvre par composant du type FPGA. On rappelle qu'un composant FPGA (pour "Field Programmable Gate Array" en anglais) est un réseau de portes logiques programmables, constitué de blocs logiques et de canaux d'interconnexion prédéfinis. L'utilisation d'un tel composant permet d'obtenir un rapport "Énergie consommée sur Traitement effectué" bien inférieur à celui d'un processeur (DSP). En outre, l'implémentation sur FPGA de l'algorithme permet de traiter un grand nombre de canaux simultanément pour une puissance consommée toujours faible. De façon préférentielle, lesdits moyens de calcul comprennent des moyens de démodulation et moyens de détection, et, pour chaque fréquence, lesdits moyens démodulation comprennent - moyens de convolution, permettant d'effectuer un produit convolution entre un signal reçu, numérisé sur un bit par lesdits moyens conversion anal ogiquelnumérique, et un motif prédéterminé associé ladite fréquence ; - moyens de redressement du résultat dudit produit de convolution, façon à obtenir la valeur absolue dudit résultat, dite convoluée redressée - moyens de conversion numérique/numérique assurant une quantification sur un seul bit de ladite convoluée redressée. Le traitement proposé s'appuie donc sur un filtrage adapté. Préférentiellement, lesdits moyens de conversion numérique/numérique, assurant quantification sur un seul bit, sont des premiers moyens de seuillage de ladite convoluée redressée. De façon avantageuse, pour chaque fréquence, lesdits moyens de démodulation comprennent en outre des moyens de transposition en résultats décimaux de résultats binaires résultant calculs effectués par lesdits moyens de convolution. Avantageusement, lesdits moyens de calcul comprennent des moyens démodulation et moyens de détection, et pour chaque fréquence, lesdits moyens détection comprennent - moyens d'intégration d'un signal de sortie desdits moyens démodulation, de façon à obtenir un résultat d'intégration ; - des seconds moyens de seuillage dudit résultat d'intégration, de façon à obtenir une indication de présence ou non d'une porteuse à ladite fréquence. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description suivante d'un mode de réalisation préférentiel de l'invention, donné ' titre d'exemple indicatif et non limitatif, et des dessins annexés, dans lesquels - figure 1 présente un exemple d'application d'un démodulateur selon la présente invention ; - figure 2 présente un mode de réalisation particulier d'un démodulateur selon la présente invention ; et - figure 3 illustre le fonctionnement du comparateur à hysterésis apparaissant sur la figure 2. La présente invention concerne donc un démodulateur numérique (ou MSFK). Comme illustré sur la figure 1, ce démodulateur numérique 3 est par exemple compris dans partie réception d'un modem FSK (ou MSFK) 4, en aval d'une chaîne de conditionnement analogique 2, elle-même en aval d'un transducteur 1. Typiquement, la chaîne de conditionnement analogique 2 comprend, d'amont en aval, un filtre passe haut, un préamplificateur, un filtre passe-bande et un amplificateur avec contrôle automatique gain (CAG). Le démodulateur numérique 3 peut éventuellement être lui-même en amont d'un automate 5. automate 5, on entend toute intelligence artificielle (logique ^blée, microcontrôleur microprocesseur, ... ) capable de prendre une décision et d'exécuter une action en relation avec des ordres reçus. Un tel montage s'applique notamment, mais non exclusivement, aux largueurs acoustiques et aux balises de positionnement, avec transmission de données via canal acoustique sous-marin. Le transducteur 1 assure alors la transformation des signaux acoustiques sous-marins en signaux électriques. Il est clair cependant que la présente invention s'applique à d'autres types de transmission de données, préférentiellement effectuées sur des canaux basse fréquence, tels que les canaux acoustiques (par exemple sous-marins, aériens, ...), les canaux filaires, les canaux bande de base d'un système radiofréquence (résultant d'un passage en fréquence intermédiaire), etc. Dans le cas des largueurs acoustiques, l'action exécutée par l'automate est l'ouverture d'un croc permettant de libérer de son lest un équipement immergé au fond de l'océan. On rappelle qu'un largueur acoustique se compose classiquement d'un corps tubulaire d'environ 70 cm de haut, équipé d'un hydrophone (transducteur) à partie supérieure et d'un croc de largage à sa partie inférieure. L'intérieur du tube abrite l'électronique (réception, traitement du signal, commande, énergie, mécanisme de largage). L'ouverture du croc est déclenchée par la réception d'un signal acoustique émis depuis la surface par un coffret de télécommande. Les balises de positionnement réagissent également aux signaux acoustiques émis par une télécommande depuis la surface. Les fonctionnalités essentielles les distinguent des largueurs sont leurs modes de fonctionnement. On présente maintenant, en relation avec la figure 2, un mode de réalisation particulier d'un démodulateur selon la présente invention. On suppose la transmission de données est du type FSK ou MFSK, c'est-à-dire par déplacement de fréquence à au moins 2 états. Dans ce mode de réalisation particulier, le démodulateur 3 est mono-fréquence (et donc mono-canal). II comprend un étage 6 de quantification, un étage 7 de démodulation et un étage 8 de détection. Pour construire un démodulateur à N fréquences (et donc à N canaux), un seul étage 6 de quantification suffit mais il faut implémenter ou multiplexer fois la structure constituée d'un étage 7 de démodulation et d'un étage 8 de détection. Dans ce cas, chaque fréquence représente un bit en sortie du démodulateur. Lorsque la fréquence est détectée, le bit correspondant passe à "1" en sortie du démodulateur, sinon reste à L'étage 6 de quantification comprend un comparateur à hystérésis 9, effectuant quantification sur un seul bit du signal analogique Ve(t) issu de la chaine de conditionnement analogique 2. Un exemple de caractéristique de ce comparateur à hystérésis 9 est illustré sur la figure 3, avec un signal binaire à 0 V ou 3,3 V. L'hystérésis par exemple réglé à - 20 dB de la tension de saturation, c'est-à-dire 3,3 V. Les étage de démodulation 7 et de détection 8 assurent un traitement un seul bit. Tout au long traitement, les résultats de calculs intermédiaires sont quantifiés sur un seul bit. Ces deux étages 7, 8 sont par exemple implémentés dans un composant de type FPGA. L'étage 7 démodulation comprend - des moyens 10 de convolution, permettant d'effectuer un produit de convolution entre le signal issu du comparateur à hystérésis 9 un motif S(n) prédéterminé. Le résultat de ce produit de convolution est un nombre binaire sur plusieurs bits (par exemple n bits) ; - des moyens 11 de redressement du résultat du produit de convolution, de façon à obtenir la valeur absolue de ce résultat, dite convoluée redressée ; - des moyens 12 de seuillage de la convoluée redressée, assurant une quantification sur un seul bit de la convoluée redressée (on notera qu'il s'agit d'une conversion numérique/numérique, de n bits vers 1 bit). Dans le cadre d'une implémentation sur un composant FPGA, on utilise en outre des moyens (non représentés car intégrés au sein du FPGA) de transposition en résultats décimaux de résultats binaires résultant de calculs effectués par lesdits moyens de convolution. Les moyens 10 de convolution comprennent par exemple 165 multiplieurs et additionneurs 1 bit. Leur fonctionnement est le suivant : on multiplie bit à bit registre à décalage (contenant le signal issu du comparateur à hystérésis 9) avec le motif S(n) en mémoire, puis somme les 165 résultats. Le total en sortie du convolueur est un nombre binaire codé sur 8 bits (de 0000 0000 à 1010 0101). Grâce à table de transposition predéterminée, on transpose le total binaire en un total décimal (dans cet exemple, l'une des 166 valeurs impaires : - 165, - 163, ..., - 1, 1, ..., 163, 165). On extrait la valeur absolue du total décimal, que l'on compare à un seuil fixé à - 6 dB du maximum de convolution (c'est-à-dire 82,5 = 0,5 x 165). Ainsi, on obtient bit égal à "0" ou "1" selon que la valeur absolue du total décimal est inférieure ou supérieure à 82,5. L'étage 7 de démodulation repose donc sur du filtrage adapté motifs à détecter. Chaque canal est associé à un motif distinct, constitué d'une suite binaire, image du signal à détecter. Le signal M Fr en sortie du démodulateur est à "1" si le signal en entrée de l'étage 7 de démodulation est similaire motif à détecter. Il est à 0" sinon. Le terme filtrage adapté fait référence au produit de convolution. On part ici du principe selon lequel il n'y a pas de réponse impulsionnelle mieux adaptée au signal que le signal lui-même. On construit donc un filtre à réponse impulsionnelle finie (FIR) dont les coefficients sont les valeurs du signal inversées dans temps. Lorsqu'il y a parfaite coïncidence du motif et du signal de réception, on obtient un maximum appelé pic de corrélation. L'étage 8 de détection comprend - des moyens 13 d'intégration du signal sortie de l'étage 7 de démodulation, de façon à obtenir un résultat d'intégration, ce résultat d'intégration représentant la valeur moyenne l'énergie présente dans le canal ; - des moyens 14 de seuillage du résultat d'integration, de façon à obtenir une indication de présence ou non d'une porteuse à la fréquence concernée ; - des moyens 15 d'application d'un retard au signal de sortie de l'étage 7 de démodulation ; - des moyens 16 de validation de la valeur bit (signal de sortie M Fr), en fonction d'une part de la sortie des moyens 14 de seuillage et d'autre part de la sortie des moyens 15 d'application retard. L'étage 8 de détection est donc un étage de décision sur la validité du bit reçu. Les traitements qui y sont effectués dépendent essentiellement du canal de transmission et des besoins de l'application. L'intégrateur 13 et son seuillage associé 14 déterminent la présence ou non de la porteuse, en observant les transitions derrière le seuil de convolution. Le retard (par exemple 7,5 ms) appliqué à la convoluée redressée et quantifiée sur un bit sert à détecter l'instant d'arrivée de chaque bit. Dès que l'on détecte un front montant (passage de 0 à 1), on peut affirmer que le signal est arrivé 7,5 ms plus tôt. C'est une synchronisation utilisée par exemple pour des applications "transpondeur", types balises de positionnement sous-marines. La longueur de la fenêtre d'observation (taille des motifs), la constante d'intégration, ainsi que les seuils implantés dans le démodulateur dépendent de l'application envisagée : type du canal de transmission, débit de la communication, codage de l'information, robustesse/taux d'erreur, ... REVENDICATIONS 1. Démodulateur numérique, du type permettant la démodulation d'une transmission de données par déplacement fréquence à au moins 2 états (FSK ou MFSK), et comprenant des moyens de conversion analogique/numérique et des moyens de calcul assurant une fonction de démodulation et de détection, caractérisé en ce que lesdits moyens de conversion analogique/numérique assurent une quantification sur un seul bit. 2. Démodulateur selon la revendication 1 caractérisé en ce que lesdits moyens de conversion analogique/numérique sont un comparateur à hystérésis (9). 3. Démodulateur selon l'une quelconque revendications 1 et 2, caractérisé en ce que ladite transmission de données est effectuée au moins un canal basse fréquence. 4. Démodulateur selon la revendication 3, caractérisé en ce que ledit au moins un canal basse fréquence appartient au groupe comprenant - les canaux acoustiques ; - les canaux filaires ; - les canaux bande de base d'un système radiofréquence, résultant d'un passage en fréquence intermédiaire. S. Démodulateur selon l'une quelconque revendications 1 à 4, caractérisé en ce que lesdits moyens (7, 8) de calcul assurent traitement sur un seul bit. 6. Démodulateur selon l'une quelconque revendications 1 à S, caractérisé en ce que lesdits moyens (7, 8) de calcul sont mis oeuvre par un composant du type FPGA. 7. Démodulateur selon l'une quelconque des revendications 1 à 6, caractérisé en ce que lesdits moyens de calcul comprennent des moyens (7) de démodulation et des moyens (8) de détection, et en ce que, pour chaque fréquence, lesdits moyens (7) de démodulation comprennent - des moyens (10) de convolution, permettant d'effectuer un produit de convolution entre un signal reçu, numérisé sur un bit par lesdits moyens de conversion analogique/numérique, et un motif prédéterminé associé à ladite fréquence ; - des moyens (11) de redressement du résultat dudit produit de convolution, de façon à obtenir la valeur absolue dudit résultat, dite convoluée redressée ; - des moyens (12) de conversion assurant une quantification sur un seul bit de ladite convoluée redressée. 8. Démodulateur selon la revendication 7, caractérisé en ce que lesdits moyens (12) de conversion assurant une quantification sur un seul , sont des premiers moyens de seuillage de ladite convoluée redressée. 9. Démodulateur selon l'une quelconque des revendications 7 et 8, caractérise en ce que, pour chaque fréquence, lesdits moyens (11) de démodulation comprennent outre - des moyens de transposition en résultats décimaux de résultats binaires résultant de calculs effectués par lesdits moyens de convolution. 10. Démodulateur selon l'une quelconque des revendications 1 à 9, caractérisé en ce que lesdits moyens de calcul comprennent des moyens (7) de démodulation et des moyens (8) de détection, et en ce que, pour chaque fréquence, lesdits moyens (8) de détection comprennent - des moyens (13) d'intégration d'un signal de sortie desdits moyens de démodulation, de façon à obtenir un résultat d'intégration ; - des seconds moyens (14) de seuillage dudit résultat d'intégration, de façon à obtenir une indication de présence ou non d'une porteuse à ladite fréquence.