Brevet FR2803959A1 — publié le 20010720

La présente invention concerne la réduction de la consommation de puissance d'agencements de circuits intégrés tels que des circuits utilisés dans des dispositifs médicaux, en particulier dans des dispositifs implantables. Plus particulièrement la présente invention concerne des systèmes et un procédé utilisant des logiques adiabatiques pour réduire la dissipation de puissance dans un dispositif médical implantable. Différents dispositifs requièrent de fonctionner avec une faible consommation de puissance. Par exemple, des dispositifs de communication tenus à la main requièrent une telle faible consommation de puissance, et en particulier, des dispositifs médicaux implantables requièrent de faibles possibilités de fonctionnement à faible puissance. Par exemple des dispositifs cardiaques implantables basés sur un microprocesseur, comme par exemple des stimulateurs et des défibrillateurs implantables, doivent fonctionner avec une faible consommation de puissance afin que la durée de vie de la pile et la longévité du dispositif soient accrues. D'une manière générale, de tels dispositifs de faible puissance sont conçus moyennant l'utilisation de la technologie des systèmes métal-oxyde-semiconducteur complé- mentaires (CMOS). On utilise la technologie CMOS d'une manière générale en raison du fait qu'une telle technologie présente la caractéristique d'une consommation de puissance "statique" sensiblement nulle. La consommation de puissance de circuits CMOS comprend en général deux facteurs de consommation de puis- sance, à savoir une consommation de puissance "dynamique" et une consommation de puissance "statique". La consomma- tion de puissance statique est due à une fuite de courant étant donné que le courant de repos de tels circuits est nul. La consommation de puissance dynamique est le facteur prépondérant de consommation de puissance pour la technolo- gie CMOS. La consommation de puissance dynamique et due fondamentalement au courant requis pour charger les capaci- tés internes et les capacités de charge pendant la commuta- tion, c'est-à-dire la charge et la décharge de telles capa- cités. La puissance dynamique (P) est égale à: CVDD2F, C étant la capacité nodale, F la fréquence d'horloge ou de commutation et VDD la tension d'alimentation pour le cir- cuit CMOS. Comme on peut le voir à partir de la formule de calcul de la puissance dynamique (P), une telle consomma- tion de puissance dynamique de circuits CMOS est propor- tionnelle au carré de la tension d'alimentation (VDD). En outre la puissance dynamique P est proportionnelle à la capacité nodale (C) et à la fréquence de commutation ou d'horloge (F). Conformément à la formule donnant la consommation de puissance dynamique, il est habituellement efficace, dans des agencements de circuits intégrés CMOS, de réduire le niveau de la tension d'alimentation pour un dispositif complet (par exemple hybride) ou un circuit intégré (IC), c'est-à-dire de faire fonctionner le circuit à de faibles tensions d'alimentation, pour réduire la consommation de puissance pour de tels systèmes. Par exemple, dans le circuit intégré Spectrax , datant environ de 1979, de la société dite Medronic, le circuit logique est alimenté par une pile au LiI au lieu d'être alimenté par deux piles. Ceci réduit la tension d'alimentation de 5,6 volts à 2,8 volts, et réduit par conséquent le courant global. Des tensions qui doivent être supérieures à 2,8 volts, sont produites par un doubleur de tension ou, sinon, par une pompe de charge (par exemple délivrant des impulsions de stimulation). En outre par exemple dans le système Symbios de Medronic, apparu environ en 1983, le circuit logique est alimenté par un régulateur de tension réglant la tension d'alimentation du circuit intégré sur une alimentation "formée d'une somme de seuils". Ce régulateur envoie au circuit intégré une alimentation (c'est-à-dire VDD), qui est supérieure de quelques centaines de millivolts à la somme des seuils du gain n ou du gain p des transistors CMOS constituant le circuit intégré. Ce régulateur est à auto-étalonnage, concernant des variations, apparues lors de la fabrication, des seuils des transistors. D'autres dispositifs réduisent la consommation de puissance d'autres manières différentes. Par exemple, dif- férents agencements et dispositifs débranchent des blocs analogiques et/ou interrompent des signaux d'horloge envoyés à des blocs logiques non utilisés à des instants particuliers, ce qui réduit la puissance. En outre par exemple des dispositifs basés sur des microprocesseurs uti- lisent historiquement un système "à signal d'horloge de salve" pour faire fonctionner le microprocesseur à une cadence d'horloge très élevée (par exemple en général 500- 1000 kilohertz (kHz)) pendant des intervalles de temps relativement brefs pour obtenir l'avantage d'un "taux de marche" de manière à réduire le prélèvement de courant moyen. On utilise une horloge fonctionnelle à fréquence beaucoup plus basse (par exemple en général 32 kHz) pour le reste du circuit et/ou le processeur lorsque ce dernier ne se trouve pas dans le mode de fonctionnement à cadence d'horloge élevée, c'est-à-dire le mode à signal d'horloge en salve. Dans de nombreux dispositifs implantés connus, basés sur un processeur, on utilise une technique à signal d'horloge en salve. Par exemple, dans des dispositifs implantés disponibles auprès des sociétés dites Medtronic, Vitatron, Biotronic, ELA, Intermedics, Pacesetters, InControl, Cordis, CPI, etc., on utilise des techniques à signal d'horloge en salve. Quelques exemples donnés à titre d'illustration, qui décrivent l'utilisation d'un signal d'horloge en salve, sont indiqués dans le brevet U.S. N 4 561 442 au nom de Vollmann et al., ayant pour titre "Implantable Cardiac Pacer With Discontinuous Microprocessor Programmable Anti Tachycardia Mechanisms and Patient Data Telemetry", délivré le 31 Décembre 1985; le brevet U.S. N 5 022 395 au nom de Russie, ayant pour titre "Implantable Cardiac Device With Dual Clock Control of Microprocessor", délivré le 11 Juin 1991; le brevet U.S. N 5 388 578 au nom de Yomtov et al., ayant pour titre "Improved Electrode System For Use With An Implantable Cardiac Patient Monitor", délivré le 14 Février 1995; et le brevet U.S. N 5 154 170 au nom de Bennett et al., ayant pour titre "Optimization for Rate Responsive Cardiac Pacemaker", délivré le 13 Octobre 1992. La figure 1, annexée à la présente demande, représente une illustration graphique d'une énergie/d'un retard en fonction de la tension d'alimentation pour des circuits CMOS, tel qu'un inverseur CMOS 10 représenté sur la figure 2, annexée à la présente demande, à titre d'illustration. L'inverseur 10 est alimenté par une tension d'alimentation VDD, qui est appliquée à la source d'un transistor à effet de champ (FET) PMOS 12. Le drain du transistor FET PMOS 12 est connecté au drain d'un transistor FET NMOS 14, dont la source est connectée à la masse. Dans cette configuration, un signal d'entrée Vi appliqué aux deux grilles des transistors FET 12, 14 est inversé pour délivrer le signal Vo. Pour indiquer les choses simplement, lors de chaque cycle d'horloge ou changement de niveau logique, le signal d'entrée Vi est inversé et produit un signal de sortie Vo. Comme cela est représenté sur la figure 1, le retard dans le circuit logique augmente fortement lorsque la tension d'alimentation est réduite à presque un volt, comme cela est représenté par la ligne à retard 16 et la ligne de transmission d'énergie/de ligne à retard 18. En tant que telle, une réduction continue de la tension d'alimentation (VDD) à des niveaux inférieurs est impos- sible en raison de la nécessité d'utiliser des tensions d'alimentation plus élevées lorsqu'un fonctionnement à des fréquences plus élevées est requis. Par exemple les circuits logiques CMOS doivent en général fonctionner périodiquement à une fréquence plus élevée, par exemple à une fréquence d'horloge en salve. Cependant, étant donné que la tension d'alimentation (VDD) est réduite, une telle consommation en énergie est réduite par le carré de la ten- sion d'alimentation (VDD) tel qu'il est représenté par la ligne d'alimentation en énergie 20. C'est pourquoi, la vitesse requiert une tension d'alimentation plus élevée (VDD) qui est en conflit direct avec la faible consommation de puissance. D'autres problèmes se manifestent également de façon évidente lorsqu'on utilise des tensions d'alimen- tation (VDD) plus faibles pour des types de circuits CMOS. Lorsqu'on sélectionne une tension d'alimentation plus faibles, des pertes dues au courant de fuite statique peu- vent se produire, en particulier à des fréquences plus faible, en raison de pertes accrues de courant de fuite statique. Différentes techniques pour réduire la consomma- tion d'énergie dans des dispositifs sont connues dans la technique, et on pourra trouver de tels exemples dans les documents recensés dans le tableau 1 donné ci-après. Tableau 1 N de brevet Inventeur Date de délivrance 4 031 899 Renirie 28 Juin 1977 4 460 835 Masuoka 17 Juillet 1984 4 561 442 Vollmann et al. 31 Décembre 1985 4 791 318 Lewis et al. 13 Décembre 1988 022 395 Russie 11 Juin 1991 154 170 Bennett et al. 13 Octobre 1992 5 185 535 Farb et al. 09 Février 1993 388 578 Yomtov et al. 14 Février 1995 610 083 Chan et al. 11 Mars 1997 Les spécialistes ordinaires de la technique note- ront aisément à la lecture de l'ensemble de la description des formes de réalisation de l'invention, qu'un bon nombre des dispositifs et procédés décrits dans les documents recensés dans le tableau 1 et d'autres peuvent être modifiés avantageusement moyennant l'utilisation des enseignements fournis par la présente invention. Différentes formes de réalisation de la présente invention apportent des solutions à un ou plusieurs des problèmes existant dans l'art antérieur en rapport avec des types de circuits présentant une dissipation de puissance, en particulier en rapport avec des dispositifs médicaux implantables. Ces problèmes incluent: (a) circuits à tran- sistors, y compris des circuits CMOS, possédant une consom- mation de puissance élevée qui réduit la durée de vie de la pile; (b) l'incapacité à réduire la consommation de puis- sance associée à des interconnexions de différents éléments ou circuits; l'utilisation efficace de niveaux d'alimentation à basse tension; (c) l'incapacité de fournir des possibilités adéquates de traitement, comme par exemple des capacités élevées de traitement y compris une liaison ascendante/descendante de télémétrie, la détection d'une morphologie, l'initialisation de dispositifs, tout en four- nissant encore des possibilités de traitement à basse ten- sion comme par exemple la détection de battements intrin- sèques, la stimulation et la télémétrie à faible vitesse, avec la consommation de puissance désirée; (d) l'incapacité à fournir des agencements de circuits qui fonctionnent à des fréquences plus faibles et par conséquent avec une consommation de puissance plus faible que dans le cas de l'utilisation d'un signal d'horloge à plus grande vitesse, comme par exemple des signaux d'horloge en salve. Par rapport à des techniques connues pour réduire la consommation de puissance dans des agencements de cir- cuits, différentes formes de réalisation de la présente invention peuvent fournir un ou plusieurs des avantages suivants: (a) consommation de puissance réduite en raison de l'utilisation de la logique adiabatique; (b) consomma- tion de puissance réduite en raison d'une réduction de la fréquence d'horloge pour des agencements de circuits; (c) longévité accrue de circuits, en particulier d'un circuit de dispositif implantable; (d) dimensions réduites du pro- duit et réduction des pertes dues au courant de fuite statique, c'est-àdire de la consommation de puissance statique; et (e) agencements à multiprocesseurs, agence- ments DSP et systèmes de traitement à hautes performances avec des caractéristiques/possibilités de fonctionnement additionnelles en raison de la capacité à réduire la dissi- pation de puissance associée à des signaux d'un bus de transmission de données et/ou d'adresses d'une plaquette à l'autre et à l'intérieur d'une même plaquette et/ou des signaux de bus de transmission d'adresses. Certaines formes de réalisation de l'invention incluent une ou plusieurs des caractéristiques suivantes: (a) un système logique adiabatique produisant un signal logique en rampe, qui réduit la consommation de puissance; (b) des agencements de circuits utilisant une capacité interne d'un bus de transmission de données/de transmission d'adresses interconnectant deux plaquettes ou interconnec- tant deux composants secondaires d'une même plaquette; (c) un agencement de circuit à basse fréquence qui réduit la dissipation de puissance tout en fournissant un signal logique à différents composants ou circuits d'un dispositif médical implantable; (d) un circuit à agencement résident qui utilise une configuration à résistances, inductances et condensateurs pour réduire la consommation de puissance à un composant ou un circuit d'un dispositif médical implan- 2803959' table. De façon plus précise l'invention a trait à un système pour produire un signal logique, qui est envoyé à une partie d'un dispositif médical implantable et qui réduit la dissipation de puissance dans le dispositif médi- cal implantable, ce système étant caractérisé en ce qu'il comprend: un élément capacitif associé à un bus à l'inté- rieur du dispositif médical implantable, l'élément capaci- tif étant couplé de façon opérationnelle à un premier potentiel; N sources de tension, N interrupteurs correspondant aux N sources de tension, chaque interrupteur étant branché de façon opéra- tionnelle entre l'une des N sources de tension et l'élément capacitif; un premier interrupteur branché de façon opéra- tionnelle en parallèle avec l'élément capacitif entre les N interrupteurs et le premier potentiel; et un dispositif de commande couplé de façon opéra- tionnelle aux N interrupteurs et au premier interrupteur pour commander les N interrupteurs et le premier interrup- teur. Ce système peut comporter en outre une ou plusieurs des caractéristiques optionnelles suivantes: Selon une caractéristique de l'invention, l'élément capacitif comprend une capacité interne située à l'intérieur du bus entre un premier composant électrique et un second composant électrique du dispositif médical implantable. Selon une caractéristique de l'invention, le signal logique produit aux bornes de l'élément capacitif est appliqué au premier composant électrique. Selon une caractéristique de l'invention, le signal logique produit aux bornes de l'élément capacitif est envoyé au second composant électrique. Selon une caractéristique de l'invention, le signal logique produit aux bornes de l'élément capacitif agit à une fréquence inférieure à 500 kilohertz. L'invention concerne en outre un système pour produire un signal logique, qui est envoyé à une partie d'un dispositif médical implantable et qui réduit la dissi- pation de puissance dans le dispositif médical implantable, ce système étant caractérisé en ce qu'il comprend: un premier interrupteur couplé de façon opéra- tionnelle à un premier potentiel de tension; un élément capacitif associé à un bus à l'inté- rieur du dispositif médical implantable et couplé de façon opérationnelle à un second potentiel de tension; un second interrupteur couplé de façon opération- nelle au second potentiel de tension, en parallèle avec l'élément capacitif; N condensateurs parallèles couplés de façon opérationnelle au premier potentiel de tension; N interrupteurs parallèles correspondant aux N condensateurs parallèles, chaque interrupteur étant couplé de façon opérationnelle entre l'un correspondant des N condensateurs et l'élément capacitif; et un dispositif de commande couplé de façon opéra- tionnelle au premier interrupteur, au second interrupteur et aux N interrupteurs parallèles pour commander le premier interrupteur, le second interrupteur et les N interrup- teurs. L'invention concerne en outre un système pour produire un signal de tension, qui est envoyé à une partie d'un dispositif médical implantable et qui réduit la dissi- pation de puissance dans le dispositif médical implantable, ce système étant caractérisé en ce qu'il comprend: une première source de courant couplée de façon opérationnelle à un premier potentiel de tension; une seconde source de courant couplée de façon opérationnelle à un second potentiel de tension; un élément capacitif associé à un bus à l'inté- rieur du dispositif médical implantable et couplé de façon opérationnel au second potentiel de tension; un interrupteur branché de façon opérationnelle entre l'élément capacitif et les première et seconde sources de courant pour le couplage opérationnel de l'une des première et seconde sources de courant à l'élément capacitif; et un dispositif de commande couplé de façon opéra- tionnelle à l'interrupteur pour commander cet interrupteur. L'invention concerne en outre un système pour produire un signal logique qui est envoyé à une partie d'un dispositif médical implantable et qui réduit la dissipation de puissance dans le dispositif médical implantable, ce système étant caractérisé en ce qu'il comprend: une horloge délivrant un signal d'horloge de sor- tie; un inverseur possédant une entrée, une sortie et une résistance, le signal de sortie d'horloge étant appli- qué de façon opérationnelle à l'entrée de l'inverseur; un élément inductif couplé de façon opération- nelle à la sortie de l'inverseur; un tampon possédant une entrée, une capacité d'entrée interne et une sortie, l'entrée étant couplée de façon opérationnelle à l'élément inductif; et que le signal logique est produit à la sortie du tampon et est envoyé à une partie du dispositif médical implantable. L'invention concerne en outre un système médical implantable possédant un système adiabatique, qui est prévu pour une partie d'un dispositif médical implantable et qui réduit la dissipation de puissance provenant d'un sous-com- posant du dispositif médical implantable, ce dispositif médical implantable étant caractérisé en ce qu'il com- prend: un premier circuit secondaire; un second circuit secondaire; une connexion électrique entre les premier et second circuits secondaires, la connexion électrique com- prenant un élément capacitif; des moyens pour produire un signal logique possé- dant une fréquence inférieure à 500 kilohertz, le signal logique comprenant une pluralité de cycles répétitifs, dont chacun comprend en outre: une première partie de cycle, lors de laquelle le signal logique en rampe se situe à une première tension; une seconde partie de cycle, dans laquelle le signal logique en rampe varie selon une fonction en rampe depuis la première tension jusqu'à une seconde tension; une troisième partie de cycle, dans laquelle le signal logique se situe à la seconde tension; une quatrième partie de cycle, dans laquelle le signal logique varie selon une fonction en rampe depuis la seconde tension jusqu'à la première tension; et des moyens pour envoyer le signal logique à l'un des premier et second circuits secondaires. Tous ces systèmes peuvent comporter une ou plusieurs des caractéristiques optionnelles énoncées plus haut. L'invention concerne en outre un procédé pour produire un signal logique pour une partie d'un dispositif médical implantable, qui réduit la dissipation de puissance dans le dispositif médical implantable, ce procédé étant caractérisé en ce qu'il comprend: la charge d'un élément capacitif associé à un bus pour produire un signal logique incluant une pluralité de cycles répétitifs, dont chacun comprend: une première partie de cycle, lors de laquelle le signal logique en rampe se situe à une première tension; une seconde partie de cycle, dans laquelle le signal logique en rampe varie selon une fonction en rampe depuis la première tension jusqu'à une seconde tension; une troisième partie de cycle, dans laquelle le signal logique se situe à la seconde tension; une quatrième partie de cycle, dans laquelle le signal logique varie selon une fonction en rampe depuis la seconde tension jusqu'à la première tension; et l'envoi du signal logique à la partie du disposi- tif médical implantable. Le procédé peut en outre comporter une ou plusieurs des caractéristiques suivantes: - l'étape de charge comprend l'étape consistant à modifier une capacité interne du bus entre un premier et un second composant électrique du dispositif médical implantable; - l'étape d'envoi du signal comprend l'étape consistant à l'envoyer à un premier composant électrique; - - l'étape d'envoi du signal comprend l'étape consistant à l'envoyer à un deuxième composant électrique; - l'étape de charge comprend l'étape consistant à charger un élément capacitif associé à un bus pour produire un signal logique agissant à une fréquence inférieure à 500 kHz. D'autres caractéristiques et avantages de la pré- sente invention ressortiront de la description donnée ci- après prise en référence aux dessins annexes, sur les- quels: - la figure 1, dont il a déjà été fait mention, est une illustration graphique représentant une énergie/un retard en fonction de la tension d'alimentation pour le fonctionnement d'un circuit CMOS; - la figure 2, dont il a déjà été fait mention représente un inverseur CMOS de l'art antérieur, qui est utilisé en tant que bloc constitutif de nombreux agencements de circuits CMOS; - la figure 3 est un schéma-bloc d'un système de cadencement dit "juste-à-temps" selon la présente inven- tion; - les figures 4A-4C représentent des représenta- tions de cadencement destinées à être utilisées pour la description du système de cadencement juste-à-temps de la figure 3; - la figure 5 est une illustration sous la forme d'un schémabloc d'un système à multiples tensions d'alimentation selon la présente invention; - la figure 6 est un schéma-bloc illustrant un système à tension d'alimentation variable selon la présente invention; - la figure 7 est un schéma-bloc d'un circuit de traitement commandé par une horloge, selon la présente invention; - la figure 8 est un schéma illustrant un dispo- sitif médical implantable dans un corps; - la figure 9 est un schéma-bloc du circuit d'un stimulateur destiné à être utilisé pour illustrer une ou plusieurs formes de réalisation de la présente invention; - la figure 10 est un schéma-bloc d'un stimula- teur/dispositif de cardioversion/défibrillateur (PCD) implantable, destiné à être utilisé pour illustrer une ou plusieurs formes de réalisation de la présente invention; - la figure 11 est un schéma-bloc représentant un système de traitement de signaux numériques à signal d'horloge variable/tension d'alimentation variable selon la présente invention; - la figure 12 est un schéma-bloc représentant un dispositif médical implantable selon la présente invention; - la figure 13 représente le schéma d'un circuit montrant une forme de réalisation de la présente invention utilisant une logique adiabatique, destinée à être utilisée dans le dispositif médical implantable; - les figures 14A et 14B sont des graphiques représentant la variation de la tension en fonction du temps pour différentes formes de réalisation de la présente invention; - la figure 15 est un schéma de circuit illus- trant la forme de réalisation de la présente invention représentée sur la figure 13, comprenant de nombreux tran- sistors; - la figure 16 est un schéma de circuit représen- tant une autre forme de réalisation de la présente inven- tion utilisant une logique adiabatique dans le dispositif médical implantable; - la figure 17 est un schéma d'un circuit illus- trant la forme de réalisation de la présente invention représentée sur la figure 16, incluant de nombreux transis- tors; - la figure 18 est un schéma de ce circuit repré- sentant une autre forme de réalisation de la présente invention utilisant une logique adiabatique dans le dispo- sitif médical implantable; - la figure 19 est un graphique représentant la variation de la tension en fonction du temps pour le cir- cuit représenté sur la figure 18; et - la figure 20 représente un schéma de circuit d'une autre forme de réalisation de la présente invention utilisant une logique adiabatique à l'intérieur du disposi- tif médical implantable. On va tout d'abord décrire d'une manière générale la présente invention en référence aux figures 3-7. Ensuite on décrira la présente invention en référence à des confi- gurations données à titre d'illustration de dispositifs médicaux implantables représentés sur les figures 8-20. La figure 3 représente un schéma-bloc général d'un système d'horloge juste-à-temps. Le système d'horloge juste-à-temps 30 comprend un circuit intégré 32 et une source de signaux d'horloge 34. Le circuit intégré 32 com- prend une pluralité de circuits Cl-Cn. Lorsqu'il est apte à fonctionner, chaque circuit peut assumer une ou plusieurs fonctions. Une fonction est définie comme étant n'importe quelle opération exécutée sur un ou plusieurs signaux d'entrée dans une pluralité de cycles, conduisant à un signal de sortie. D'une manière générale, les fonctions exécutées par les différents circuits Cl-Cn sont exécutées pendant un nombre prédéterminé de cycles d'horloge. La source 34 de signaux d'horloge peut fonctionner de manière à délivrer des signaux d'horloge pour une pluralité de fré- quences d'horloge désignées d'une manière générale par clockl-clockn. Les circuits Cl-Cn du circuit intégré 32 peuvent comporter des circuits à fonctions discrètes (c'est-à-dire des circuits logiques destinés à agir sur un ou plusieurs signaux d'entrée pour produire une fonction particulière de manière à former, à partir de là, un ou plusieurs signaux de sortie), comme par exemple des circuits agissant sur un signal d'entrée délivré par un capteur pour fournir un signal représentatif à un autre circuit fonctionnel, un circuit émetteur-récepteur, un circuit de conversion, etc. En outre les circuits Cl-Cn peuvent constituer un circuit de traitement de données apte a exécuter des fonctions multiples d'une manière commandée par un programme, ou bien de tels circuits Cl-Cn peuvent exécuter des fonctions/sous- programmes en micrologiciel (logiciel) avant l'événement suivant ou avant le démarrage de la fonction suivante. Par exemple, comme cela sera décrit plus loin en référence à des formes de réalisation données à titred'illustration de dispositifs médicaux implantables, de tels circuits peuvent inclure des circuits de traitement de signaux numériques, un circuit utilisé pour une liaison montante/une liaison descendante de télémétrie, un circuit de détection de morphologie, un circuit de détection d'arythmies, un circuit de contrôle, un circuit de stimulation, des microprocesseurs, etc. De façon typique, les fonctions exécutées par chacun des circuits Ci-Cn doivent être exécutées pendant un intervalle de temps particulier avant qu'un processus fonc- tionnel suivant soit mis en oeuvre. Par exemple, un circuit logique peut exécuter une fonction pendant un intervalle de temps prédéterminé pour délivrer un signal de sortie requis par un autre circuit, ou par exemple une fonction peut devoir être exécutée par un circuit de traitement pendant un intervalle de temps particulier en raison de la néces- sité d'exécuter un autre traitement au moyen d'un tel cir- cuit de traitement. Par exemple dans un dispositif médical implantable, il peut être nécessaire d'effectuer le traite- ment pour exécuter une fonction particulière, pendant une partie d'intervalle de temps particulier comme par exemple un intervalle de suppression, un intervalle de rythme supé- rieur, un intervalle d'échappement ou un intervalle réfrac- taire d'un cycle cardiaque ou autre, comme par exemple pen- dant un colloque de communication générateur/programmateur d'impulsions. La source 34 de signaux d'horloge 34 peut être agencée de n'importe quelle manière pour délivrer les signaux d'horloge à une pluralité de fréquences. Une telle source de signaux d'horloge peut comporter un nombre quelconque de circuits d'horloge, dont chacun délivre un seul signal d'horloge à une fréquence particulière, la source de signaux d'horloge 34 peut comporter un ou plusieurs circuits d'horloge réglables pour délivrer des signaux d'horloge dans une gamme continue de fréquences d'horloge et/ou la source 34 de signaux d'horloge peut comporter un circuit d'horloge qui peut fonctionner de manière à délivrer des signaux d'horloge à des fréquences d'horloge discrètes, par rapport à une gamme continue. Par exemple la source 34 de signaux d'horloge peut comporter des oscillateurs, des diviseurs de signaux d'horloge, des minuteries, un circuit de commande d'horloge ou n'importe quel autre élément de circuit requis pour délivrer une signalisation des signaux d'horloge conformément à la présente invention. De préférence la source 34 de signaux d'horloge est configurée sous la forme d'une horloge à basse fréquence à oscillation continue et d'une horloge à fréquences plus élevées marche/arrêt commandable. On va décrire le fonctionnement de l'horloge, commandable juste-à-temps, du système de cadencement juste- à-temps 3 de la figure 3 en référence aux figures 4A-4C. Comme cela est représenté sur la figure 4A, l'intervalle de temps (x) représente la durée pendant laquelle un circuit, par exemple l'un des circuits Cl-Cn, doit exécuter une ou plusieurs fonctions. Le même intervalle de temps (x) est représenté sur la figure 4B. L'intervalle de temps x peut être réglé à une valeur égale à un nombre quelconque d'intervalles de temps différents. Par exemple l'intervalle de temps peut être la durée pendant laquelle un circuit de traitement doit effectuer une fonction de détection parti- culière en raison de la nécessité de délivrer une détection à un certain instant, peut être une durée nécessaire pour l'exécution d'une fonction particulière pour un certain circuit logique de manière à délivrer un signal de sortie en temps opportun à un circuit de traitement de signaux numériques, peut être une durée permettant d'exécuter un sous-programme micrologiciel (logiciel), etc. En outre par exemple l'intervalle de temps x peut correspondre à un cycle cardiaque ou à une partie de ce cycle. Comme cela est représenté sur la figure 4B, conformément à un traitement classique, les fonctions du circuit ont été exécutées de façon typique avec une fré- quence de cycles de salve et, en tant que telle, la fonc- tion exécutée a nécessité un intervalle de temps 60. C'est pourquoi, seule une faible fraction (par exemple l'intervalle de temps 60) de la totalité de l'intervalle de temps x est exécutée pour exécuter une ou plusieurs fonc- tions requérant n cycles de temps pour son exécution. Habi- tuellement, dans un tel cas, de telles impulsions d'horloge de salve apparaissaient avec une cadence d'horloge assez élevée, par exemple 500-1000 kHz, pendant de brefs inter- valles de temps, afin d'obtenir l'avantage d'un "taux de masse" pour réduire le prélèvement de courant moyen. Cepen- dant, de telles cadences élevées du signal d'horloge peu- vent ne pas être nécessaires pour effectuer de telles fonc- tions ou toutes les fonctions. Avec le cadencement juste-à-temps selon la pré- sente invention, comme cela est représenté sur la figure 4A, essentiellement la totalité de l'intervalle de temps x est utilisée pour effectuer une ou plusieurs fonctions, qui sont exécutées pendant n cycles. En d'autres termes, la fréquence d'horloge, c'est-à-dire l'un des signaux d'horloge clockl-clockn, pour que le circuit exécute la fonction ou la pluralité de fonctions pendant l'intervalle de temps x, est réglé de telle sorte que la fonction ou la pluralité de fonctions sont exécutées pendant l'intervalle de temps maximum disponible pour l'exécution de telles fonctions, c'est-à-dire que la fréquence d'horloge possède sa valeur minimale possible. En d'autres termes, on utilise un signal d'horloge à fréquence inférieure de telle sorte que la fonction ou la pluralité de fonctions sont exécutées juste-à-temps pour que la fonctionnalité d'autres circuits ou du sous-programme soit obtenue. Dans un tel mode juste- à-temps, la fréquence d'horloge utilisée pour commander l'exécution de telles fonctions par le circuit CMOS parti- culier est réduite, ce qui conduit à une consommation de puissance réduite par le circuit CMOS, par exemple confor- mément aux calculs de la puissance dynamique, la fréquence plus faible conduit à une réduction proportionnelle de puissance. Avec la réduction de la fréquence d'horloge, le circuit intégré 32 incluant les différents circuits Cl-Cn peut être agencé de manière à fonctionner à une fréquence inférieure, par exemple contrairement à la fréquence de salve, et également à d'autres fréquences différentes en fonction des besoins. De préférence, tel qu'il est utilisé ici, l'emploi essentiellement de l'ensemble de l'intervalle de temps peut conduire à l'exécution de la fonction ou de la pluralité de fonctions exécutées avant la fin de l'intervalle de temps x comme cela est représenté par les intervalles de temps restants 55 sur la figure 4A. Cet intervalle de temps 55 par exemple est de préférence proche de 0 seconde. La figure 4C représente le cadencement indiqué à titre illustratif par exemple pour un circuit binaire, qui assume des fonctions multiples. Par exemple, le cycle car- diaque d'un patient est représenté sur la figure 4C en tant qu'intervalle de temps x. Pendant l'intervalle de temps 71, c'est-à-dire pendant un complexe QRS du cycle cardiaque, le traitement à grande vitesse est exécuté avec une fréquence d'horloge élevée par rapport à une fréquence d'horloge plus faible utilisée pour commander le fonctionnement du circuit de traitement pendant l'intervalle de temps y. Pendant l'intervalle de temps y, lorsque le circuit de traitement fonctionne à une fréquence d'horloge plus faible, une telle fréquence d'horloge plus faible peut être réglée de telle sorte que les fonctions exécutées pendant z cycles sont exécutées essentiellement pendant la totalité de l'intervalle de temps maximum disponible pour un tel trai- tement, c'est-à-dire l'intervalle de temps y. A nouveau, un faible intervalle de temps résiduel 75 de la durée x du cycle cardiaque peut exister. Un tel intervalle de temps peut se situer par exemple dans la gamme comprise entre environ 1,0 milliseconde et environ 10,0 millisecondes lorsque le cycle cardiaque se situe dans la gamme d'environ * 400 millisecondes à environ 1200 millisecondes. La figure 5 représente un schéma-bloc général d'un système à multiples tensions d'alimentation 100, dans lequel une ou plusieurs tensions d'alimentation sont dispo- nibles et affectées pour être appliquées à différents cir- cuits dans un circuit intégré. Le système à multiples ten- sions d'alimentation 100 comprend un circuit intégré 102 et une source de tension d'alimentation 106. Le circuit inté- gré 102 comprend des circuits Cl-Cn. La source de tension d'alimentation 106 peut fonctionner de manière à délivrer une pluralité de tensions d'alimentation Vl-Vn. Chaque ten- sion d'alimentation de la source de tension d'alimentation 106 est adaptée de manière à être appliquée à un ou plu- sieurs circuits parmi les circuits Cl-Cn. Comme cela est représenté, la tension d'alimentation Vl est appliquée à un circuit Cl, la tension d'alimentation V2 est appliquée à des circuits C2 et C3, etc. L'adaptation spéciale des tensions d'alimentation Vl-Vn aux circuits particuliers Cl-Cn dépend de la fréquence à laquelle on doit faire fonctionner les circuits Cl-Cn. Par exemple, comme cela a été décrit précédemment, le réseau logique de tels circuits CMOS Cl-Cn augmente fortement lorsque la tension d'alimentation est réduite à presque 1 volt. Si un tel retard logique est admissible, la tension d'alimentation envoyée à un circuit particulier réduit fortement la consommation de la puissance pour ce circuit particulier étant donné que l'énergie est réduite proportionnellement au carré de la tension d'alimentation VDD. Cependant si un tel retard logique n'est pas admissible, par exemple si le circuit logique exécute une fonction qui doit être achevée au cours d'un intervalle de temps particulier, la réduction de la tension d'alimenta- tion (VDD) appliquée à un tel circuit est limitée en fonction du retard logique admissible. Cependant, la tension d'alimentation VDD pour n'importe quel circuit particulier peut être réduite à une valeur aussi faible que possible pour satisfaire à des exigences requises adéquates de vitesse. Le circuit logique intégré 102 peut comporter différents circuits variés Cl-Cn tels que ceux décrits en référence à la figure 3. La source de tension d'alimenta- tion 106 peut être une forme de réalisation utilisant une pluralité de composants et peut comporter un nombre quel- conque de sources de tension, dont chacune fournit un seul niveau de tension d'alimentation, peut comporter une ou plusieurs sources de tension réglables pour délivrer des niveaux de tension d'alimentation dans une gamme continue de niveaux et/ou peut comporter une source de tension qui peut fonctionner de manière à délivrer des niveaux de ten- sion d'alimentation discrets contrairement à des niveaux se situant dans une gamme continue. La source de tension d'alimentation peut comporter un diviseur de tension, un régulateur de tension, une pompe de charge ou n'importe quel autre élément pour délivrer les tensions d'alimenta- tion Vl-Vn. De préférence la source de tension d'alimenta- tion 106 est configurée sous la forme d'une pompe de charge. Habituellement, la tension d'alimentation (VDD) se situe en général dans la gamme comprise entre environ 3 volts et environ 6 volts. De préférence, conformément à la présente invention, les tensions d'alimentation Vl-Vn se situent dans la gamme d'environ 1 volt à environ 3 volts en fonction de la technologie CMOS utilisée. Avec la réduction de la tension d'alimentation (VDD), la tension de seuil (VT) pour les circuits est également réduite. Par exemple avec des tensions d'alimen- tation situées dans la gamme comprise entre environ 3 et environ 6 volts, la tension de seuil des dispositifs CMOS se situe en général dans la gamme comprise entre environ 0,8 volt et environ 1,0 volt. De préférence dans des dispositifs médicaux implantables, on utilise un système chimique au lithium pour des piles implantables. De tels systèmes chimiques au lithium fonctionnent en général dans la gamme comprise entre environ 2,8 volts et environ 3,3 volts et d'une manière générale le circuit CMOS possède une tension de seuil associée égale à environ 0,75 volt. En réduisant les tensions d'alimentation au-dessous de 2,8 volts, on peut réduire les seuils de tension pour des dis- positifs CMOS à une valeur aussi faible qu'environ 0,2 volt à environ 0,3 volt. Actuellement, il existe différents agencements logiques à puissance extrêmement faible fonc- tionnant avec une tension d'alimentation aussi faible qu'environ 1,1 volt, par exemple des agencements logiques pour des microprocesseurs pour des types de produits d'ordinateurs de bureau et d'autres types de produits por- tables. En utilisant les tensions d'alimentation spéciale- ment adaptées V1-Vn, on peut utiliser des agencements logiques de faible puissance ou de puissance ultra-faible pour au moins certains des différents circuits Cl-Cn du circuit intégré 102. D'autres circuits peuvent nécessiter l'application de tensions plus élevées. Avec l'utilisation de niveaux de seuil plus faibles en raison de l'utilisation de tensions d'alimentation plus faibles, des pertes de consommation de puissance statique augmentent indésirable- ment de plusieurs ordres de grandeur. C'est pourquoi un système à tensions multiples d'alimentation 100 peut en outre inclure du point de vue fonctionnel une source de polarisation de grille arrière 130 servant à appliquer des tensions de polarisation de grille arrière BVl-BVn à des circuits Cl-Cn de circuits intégrés 102. D'une manière générale, les tensions de pola- risation de grille arrière BVl-BVn dépendent de la tension d'alimentation Vl-Vn appliquée aux circuits Cl-Cn pour régler les tensions de seuil pour des dispositifs de cir- cuits Cl-Cn. Par exemple la tension de grille VT pour des dispositifs CMOS du circuit peut avoir une valeur infé- rieure grâce à la délivrance d'une tension de polarisation de grille arrière aux circuits particuliers alimentés par la tension d'alimentation inférieure. En outre par exemple si le circuit Cl est alimenté par une tension d'alimenta- tion inférieure V1, alors une tension de grille arrière BVl peut facultativement être appliquée au circuit Cl pour régler la tension de seuil (VT) pour les dispositifs CMOS, à une valeur de tension de seuil plus élevée (VT). De cette manière, on peut réduire des pertes de courant de fuite statique étant donné que la tension de seuil plus élevée équivalente a été rétablie. En outre, une gamme plus éten- due de tensions d'alimentation est possible étant donné que le réglage de grille arrière permet d'adapter spécialement le seuil en permettant un fonctionnement à grande vitesse/à faible vitesse et en supprimant la fuite de prélèvement de courant statique. La tension de polarisation de grille arrière peut être fournie par exemple par une source de tension fixe (par exemple une pompe de charge) connectée au puits de grille arrière par l'intermédiaire d'un contact. Sinon, on peut utiliser un système de polarisation de corps actif, dans lequel la source de tension peut être sélectionnée ou réglée dans une gamme appropriée. Des tensions de grille arrière peuvent être appliquées d'une quelconque manière connue. Par exemple l'application de tensions de polarisation de grille arrière est décrite dans différents documents de brevets incluant le brevet U.S. N 4 791 318 au nom de Lewis et al., le bre- vet U.S. N 4 460 835 au nom de Masuoka, le brevet U.S. N 5 610 083 au nom de Chan et al. et le brevet U.S. N 5 185 535 au nom de Farb et al.. La figure 6 représente un schéma-bloc général d'un système 150 de production de tension d'alimentation variable/signal d'horloge variable selon la présente inven- tion. Le système 150 inclut un circuit intégré 152, une source 156 de signaux d'horloge, une source de tension d'alimentation 154 et une interface signal d'horloge/ten- sion d'alimentation 155. La source de tension d'alimenta- tion 154 peut agir de manière à délivrer une pluralité de tension d'alimentation Vl-Vn à une pluralité de circuits Cl-Cn du circuit intégré 152. En outre la source formant horloge 156 du système 150 peut fonctionner de manière à délivrer des signaux d'horloge à une pluralité de fréquences, clockl- clockn. Les circuits Cl-Cn sont d'un type similaire à ceux décrits en référence à la figure 3, la source 156 de signaux d'horloge est similaire à la source formant horloge 34 comme décrit en référence à la figure 3 et la source de tension d'alimentation 154 est similaire à la source de tension d'alimentation 106 comme décrit en référence à la figure 5. Cependant dans le système 150 de production de tension d'alimentation variable/signal d'horloge variable, une interface signal d'horloge/tension 155 est utilisée pour régler les tensions d'alimentation Vl-Vn appliquées aux circuits Cl-Cn "à la volée" comme cela est requis par des fonctions de cadencement spécifiques requises par les circuits Ci-Cn. A titre d'exemple illustratif, le circuit Cl peut être un circuit logique particulier destiné à exécuter une ou plusieurs fonctions particulières. Cependant, il peut être nécessaire que de telles fonctions soient exécutées pendant un premier intervalle de temps avec une première fréquence d'horloge et pendant un second intervalle de temps différent avec une seconde fréquence d'horloge pour l'exécution d'une telle fonction pendant la durée autorisée des premier et second intervalles de temps respectifs. En d'autres termes, un intervalle de temps est inférieur à l'autre intervalle de temps et, en tant que telles, des fonctions, qui requièrent une exécution pendant un certain nombre de cycles, doivent être exécutées à une fréquence d'horloge plus grande, si elles doivent être exécutées en un intervalle de temps qui est inférieur à un autre inter- valle de temps. Dans un tel exemple, conformément à la pré- sente invention, l'interface signal d'horloge / tension 155 détecte le signal d'horloge appliqué au circuit Cl pendant le premier intervalle de temps, pendant lequel le signal d'horloge à fréquence plus élevée est utilisé et par consé- quent alimente une source de tension d'alimentation 154 avec un signal servant à sélectionner et appliquer une cer- taine tension d'alimentation correspondant à la fréquence d'horloge plus élevée. Ensuite, lorsque la fréquence d'horloge plus faible est appliquée au circuit Cl pendant le second intervalle de temps, l'interface signal d'horloge/tension 155 détecte l'utilisation de la fréquence d'horloge inférieur et applique un signal à la source d'alimentation en tension 154 pour l'application d'une cer- taine tension d'alimentation correspondant à la fréquence d'horloge plus faible pour l'application au circuit Ci. En outre par exemple le circuit C2 peut être un processeur CMOS, dans lequel des réglages à la fréquence d'horloge et de la tension d'alimentation correspondante peuvent être également exécutés "à la volée". Un tel sys- tème apparaîtra aisément dans la description qui va suivre en référence à la figure 7. La figure 7 représente un schéma-bloc général d'un système de traitement 200 commandé par une horloge, conformément à la présente invention. Le système de traite- ment 200 commandé par une horloge inclut un processeur 202 (par exemple un processeur CMOS ou un processeur de signaux numériques CMOS), une source formant horloge 204, une source de tension d'alimentation 206, un régulateur de ten- sion 212, une interface 210 du régulateur, une unité de commande d'horloge 208 et une source facultative de polari- sation de grille arrière 214. D'une manière similaire à ce qui est décrit en réponse à la figure 6, la tension d'ali- mentation 206 appliquée à un processeur 202 est modifiée "à la volée" comme cela est requis par des exigences spéci- fiques de cadencement du circuit. D'une manière générale le processeur 202 fonc- tionne sous la commande de la source 204 de signaux d'horloge. En fonction de la capacité de traitement requise, la source 204 de signaux d'horloge peut faire fonctionner le processeur 202 à n'importe laquelle d'une pluralité de fréquences d'horloge. De telles fréquences d'horloge sont sélectionnées sous la commande de l'unité de commande d'horloge 208. L'unité de commande d'horloge 208 peut faire partie de n'importe quel matériel de cadencement et de commande et/ou de n'importe quel logiciel de cadencement et de commande, utilisé pour commander le fonctionnement du processeur 202, en tant que partie d'un système plus étendu. Par exemple une telle commande d'horloge peut prendre la forme d'un dispositif de commande/circuit formant minuterie numérique pour l'exécution d'une commande de cadencement d'un dispositif médical implantable. Le processeur 202 peut exécuter un nombre quel- conque de fonctions comme cela s'avère approprié pour le dispositif dans lequel il est utilisé. Des capacités de traitement à hautes fréquences (c'est-à-dire environ 250 kHz à environ 10 MHz), des capacités de traitement à basses fréquences (c'est-à-dire environ 1 Hz à environ 32 Hz) et des capacités de traitement concernant des fréquences entre de telles limites sont envisagées conformément à la présente invention. A titre de simplification, on va décrire le système de traitement de commande d'horloge 200 en se référant à un processeur 202 exécutant seulement deux fonctions différentes, chacune pendant un intervalle de temps respectif prédéterminé. Par exemple, en rapport avec un dispositif médical implantable tel qu'un stimulateur, pendant le premier intervalle de temps, une fonction de traitement intense requérant une fréquence d'horloge relativement élevée peut inclure une fonction telle qu'une liaison montante/une liaison descendante de télémétrie, une détection de morphologie, une utilisation, une détection d'arythmies, une détection d'ondes R de champ lointain, une détection d'interférences électromagnétiques, une conduction rétrograde, etc. D'autre part, des fonctions de traitement à faibles fréquences peuvent inclure une fonction telle que la détection de battements intrinsèques, la stimulation, la télémétrie à faible vitesse, le transfert de données transtéléphoniques, le contrôle à distance, les contrôles de piles, etc. Lorsque le processeur 202 exécute, pendant un intervalle de temps prédéterminé, des fonctions de traite- ment à hautes fréquences, une fréquence d'horloge relative- ment élevée, par exemple entre 250 kHz et 10 MHz, peut être délivrée par la source d'horloge 204 pour le fonctionnement du processeur 202. L'interface 210 du régulateur détecte la fréquence d'horloge plus élevée appliquée au processeur 202 pour un fonctionnement pendant la fonction de traitement intense, et applique un signal de commande au régulateur de tension 212 pour régler la source de tension d'alimentation 206. La source de tension d'alimentation 206 peut fonction- ner sous la commande du régulateur de tension 212 de manière à délivrer une tension d'alimentation dans une gamme prédéterminée, de préférence entre environ 1,1 volt et environ 3 volts. Lorsqu'on utilise une fréquence d'horloge élevée pour faire fonctionner le processeur 202 pour des fonctions de traitement à haute fréquence, la source de tension d'alimentation 206 applique en général une tension d'alimentation dans la gamme supérieure des tensions d'alimentation préférées aux dispositifs CMOS du processeur 202. Par ailleurs, quand le processeur 202 doit exécuter des fonctions de traitement à basses fréquences pendant les intervalles de temps prédéterminés, la commande d'horloge 208 signale à la source d'horloge 204 d'appliquer une fréquence plus basse pour le fonctionnement du processeur 202. Ainsi, l'interface de régulateur 210 détecte la fréquence plus basse utilisée pour le fonctionnement du processeur 202 et délivre un signal de commande au régulateur de tension 212 pour la régulation de la source de tension d'alimentation 206 de sorte qu'une tension d'alimentation plus faible dans l'extrémité inférieure de la gamme préférée de tensions d'alimentation est fournie aux dispositifs CMOS du processeur 202. Le spécialiste de la technique notera que l'on peut obtenir n'importe quelle capacité de traitement intermédiaire entre des capacités de traitement à une fré- quence supérieure et des capacités de traitement de fré- quence inférieure, décrites précédemment, et que la pré- sente invention n'est en aucune manière limitée au traite- ment à seulement deux fréquences d'horloge et à deux ten- sions d'alimentation correspondantes. Au contraire, des niveaux multiples de la capacité de traitement peuvent être obtenus conformément à la présente invention, avec des fré- quences d'horloge associées et des tensions correspondantes d'alimentation appliquées au processeur 202. La figure 4C représente une forme de réalisation du système de traitement 200 de commande d'horloge. Comme cela est indiqué ici, pendant l'ensemble du cycle cardiaque d'un intervalle de temps prédéterminé x, une haute fré- quence est utilisée pour commander le fonctionnement du processeur 202 pendant la période 71 de l'intervalle de temps du cycle cardiaque X, par exemple pendant le traite- ment du complexe QRS. Ensuite, une fréquence d'horloge plus faible est utilisée pendant la période y pour commander le fonctionnement du processeur 102 pour qu'il exécute n'importe laquelle d'un certain nombre d'autres fonctions différentes, comme par exemple des fonctions de différen- ciation d'événements cardiaques/d'interférences électroma- gnétiques (EMI). Pendant le fonctionnement du processeur 202 à la fréquence d'horloge plus élevée pendant la période 71, une tension d'alimentation supérieure délivrée par la source de tension d'alimentation 206 est appliquée aux dis- positifs CMOS du processeur 202. De même, pendant le fonc- tionnement du processeur 202 à la fréquence d'horloge rela- tivement plus faible, une tension d'alimentation plus faible délivrée par la source de tension d'alimentation 206 est appliquée aux dispositifs CMOS du processeur 202 pen- dant la durée y de l'intervalle de temps complet du cycle cardiaque x. En outre, comme cela est représenté sur la figure 7, on peut utiliser une polarisation optimale de grille arrière 214 pour régler de façon dynamique la tension de seuil (VT) de dispositifs CMOS du processeur 202 en fonc- tion de la fréquence d'horloge appliquée au processeur 202 par la source formant horloge 204. L'interface 210 du régu- lateur détecte la fréquence d'horloge utilisée pour comman- der le fonctionnement du processeur 202 et commande le niveau de tensionde la polarisation de grille arrière 214 devant être appliquée aux dispositifs CMOS du processeur 202. Le réglage dynamique de la tension de seuil peut être réalisé sous la forme d'une source de tension réglable ou pouvant être sélectionnée, qui utilise par exemple une pompe de charge et un régulateur. La tension de grille arrière et la tension de grille "normale" appliquent une polarisation de grille et une tension au transistor. En réglant la tension de grille arrière, la tension "appa- rente" est accrue avec comme conséquence une réduction du courant de fuite. La figure 8 est un schéma simplifié d'un disposi- tif médical implantable 260, pour lequel la présente inven- tion est utile. Le dispositif implantable 260 est implanté dans un corps 250 à proximité d'un coeur humain 264. Le dispositif médical implanté est connecté au coeur par des fils 262. Dans le cas o le dispositif 260 est un stimula- teur, les fils 262 sont des fils de stimulation et de détection servant à détecter des signaux électriques asso- ciés à la dépolarisation et à la repolarisation du coeur 264 et fournissent des impulsions de stimulation au voisi- nage des extrémités distales du coeur. Le dispositif médi- cal implantable 260 peut être n'importe quel stimulateur cardiaque implantable tel que ceux décrits dans le brevet U.S. N 5 158 078 au nom de Bennett et al., dans le brevet U.S. N 5 312 453 au nom de Shelton et al. ou dans le brevet U.S. N 5 144 949 au nom de Olson, pouvant être modifiés conformément à la présente invention. Le dispositif médical implantable 260 peut être un stimulateur cardiaque/dispositif de cardioversion/ défibrillateur (PCD) correspondant à n'importe lequel des dispositifs PCD implantables disponibles dans le commerce, dont l'un sera décrit ici de façon résumée en référence à la figure 10 et est décrit de façon détaillée dans le bre- vet U.S. N"5 447 519. En plus du dispositif PCD décrit dans le brevet U.S. N 5 447 519, la présente invention peut être mise en oeuvre en liaison avec des dispositifs PCD tels que ceux décrits dans le brevet U.S. N 5 545 186 au nom de Olson et al., dans le brevet U.S. N 5 354 316 au nom de Keimel, dans le brevet U.S. N 5 314 430 au nom de Bardy, dans le brevet U. S. N 5 131 388 au nom de Pless, ou dans le brevet U.S. N 4 821 723 au nom de Baker et al.. On peut utiliser ces dispositifs en utilisant la présente invention par le fait que de tels dispositifs peuvent être utilisés ou être modifiés avec un circuit et/ou des systèmes conformément à la présente invention. Sinon, un dispositif médical implantable 260 peut être un stimulateur nerveux ou un stimulateur musculaire implantable, tels que ceux décrits dans le brevet U.S. N 5 199 428 au nom de Obel et al., dans le brevet U.S. N 5 207 218 au nom de Carpentier et al., ou dans le brevet U.S. N 5 330 507 au nom de Schwartz, ou un dispositif de contrôle implantable tel que celui décrit dans le brevet U.S. N 5 331 966 attribué à Bennet et al.. On estime que dans la présente invention on peut trouver une large application à n'importe quelle forme de dispositif électrique qui utilise un agencement de circuit CMOS et on estime qu'elle serait particulièrement avantageuse si l'on souhaite une faible puissance, en particulier dans des dispositifs médicaux implantables. D'une manière générale, le dispositif médical implantable 260 comprend une enceinte fermée hermétique- ment, qui inclut une pile électrochimique, comme par exemple une pile au lithium, un circuit CMOS qui commande les opérations du dispositif, et une antenne d'émetteur- récepteur de télémétrie et un circuit qui reçoit des ordres de télémétrie dans leé sens descendant et envoie des données mémorisées dans une liaison de télémétrie dans le sens mon- tant, à un programmateur extérieur. Le circuit peut être réalisé sous la forme d'une logique discrète et/ou peut comporter un système basé sur un microprocesseur, avec une conversion analogique/numérique. On comprendra que la portée de la présente inven- tion n'est pas limitée à des caractéristiques et fonction- nements électroniques particuliers de dispositifs médicaux implantables particuliers et que la présente invention peut être utile en liaison avec différents dispositifs implan- tables. En outre la portée de la présente invention n'est pas limitée à des dispositifs médicaux implantables ne comportant qu'un seul processeur, mais peut être appliquée également à des dispositifs à processeurs multiples. La figure 9 représente un schéma-bloc illustrant les composants d'un dispositif de stimulateur 300 conformé- ment à une forme de réalisation de la présente invention. Le dispositif de stimulateur 300 possède une architecture basée sur un microprocesseur. Cependant le dispositif de stimulateur illustré 300 de la figure 9 est seulement une forme de réalisation prise à titre d'exemple de tels dispo- sitifs et on comprendra qu'il pourrait être mis en oeuvre au moyen de n'importe quelle architecture de circuits inté- grés usuels, basée sur une logique, si on le désire, comme ce peut être le cas du système basé sur un microprocesseur. Dans la forme de réalisation donnée à titre d'illustration et représentée sur la figure 9, le disposi- tif de stimulateur 300 est programmable d'une manière tout à fait préférentielle à l'aide d'une unité de programmation externe (non représentée sur la figure). Un tel programma- teur convenant dans le cas de la présente invention est un programmateur Medtronic modèle 9790 disponible dans le com- merce. Ce programmateur est un dispositif basé sur un microprocesseur, qui délivre une série de signaux codés à un dispositif de stimulateur 300 au moyen d'une tête de programmation qui envoie des signaux codés à haute fré- quence (HF) à une antenne 334 du dispositif de stimulateur 300 conformément à un système de télémétrie, tel que décrit par exemple dans le brevet U.S. N 5 127 404 au nom de Wyborny et al.. Cependant on comprendra que l'on peut utiliser n'importe quelle méthodologie de programmation dans la mesure o les informations désirées sont transmises en direction et en provenance du stimulateur. Le dispositif de stimulateur 300 est représenté à titre d'illustration sur la figure 9 et est couplé électri- quement au coeur 264 du patient au moyen de fils 302. Le fil 302a incluant une électrode 306 est couplé à un noeud 310 situé dans le circuit du dispositif de stimulateur 300, au moyen d'un condensateur d'entrée 308. Le fil 302b est couplé à un circuit de pression 354 du circuit d'entrée/sortie 312 de manière à délivrer un signal de pression depuis le capteur 309 au circuit 354. Le signal de pression est utilisé pour satisfaire à des exigences méta- boliques et/ou assurer la délivrance d'un signal de sortie cardiaque d'un patient. En outre un détecteur d'activités 351, tel qu'un accéléromètre piézocéramique, fournit un signal de sortie à un circuit d'activité 352 du circuit d'entrée/sortie 312. Le signal de sortie du détecteur varie en fonction du paramètre mesuré qui est associé à des exi- gences métaboliques d'un patient. Le circuit d'entrée/sortie 312 contient des circuits servant à établir une liaison d'interface avec le coeur 264, le détecteur d'activité 351, l'antenne 334, le capteur de pression 309 et des circuits servant à appliquer des impulsions de sti- mulation au coeur 264 pour commander son rythme en fonction de ses impulsions, sous la commande d'algorithmes réalisés sous forme logicielle dans l'unité formant micro-ordinateur 314. Une unité formant microordinateur 314 comprend de préférence un circuit 316 situé sur une carte et qui inclut un microprocesseur 320, un circuit formant horloge 322 du système et une mémoire à accès direct sur carte (RAM) 324 et une mémoire morte (ROM) 326. Dans cette forme donnée à titre d'illustration, un circuit hors carte 328 comprend une unité RAM/ROM. Le circuit sur carte 316 et le circuit hors carte 328 sont tous deux couplés par un bus de communication 330 à un dispositif de commande/circuit de minuterie numérique 332. Conformément à la présente invention, les cir- cuits représentés sur la figure 9 sont alimentés par une source de tension d'alimentation appropriée 301 (par exemple une source de tension représentée d'une manière générale sur les figures 1-16). Pour la clarté du dessin, on n'a pas représenté sur les figures le couplage entre la source de tension d'alimentation 301 et différents circuits du dispositif de stimulateur 300. En outre des circuits aptes à fonctionner sous la commande d'un signal d'horloge représenté sur la figure 9 sont actionnés conformément à la présente invention sous l'action de la source formant hor- loge 338. Pour la clarté du dessin, on n'a pas représenté sur les figures le couplage de tels signaux d'horloge déli- vrés par la source formant horloge 338 (par exemple une source formant horloge représentée d'une manière générale sur les figures 1-7) à de tels circuits CMOS du dispositif de stimulateur 300. Une antenne 334 est connectée à un circuit d'en- trée/sortie 302 de manière à permettre une télémétrie dans le sens montant/descendant par l'intermédiaire de l'unité formant émetteur-récepteur HF 336. L'unité 336 peut corres- pondre à la logique de télémétrie et de programmation décrite dans le brevet U.S. N 4 556 063 au nom de Thompson et al., ou à celle décrite dans le brevet Wyborny et al. décrit précédemment. Un circuit 340 de production de VREF et de pola- risation produit une référence de tension stable et les courants de polarisation pour des circuits du circuit d'en- trée/sortie 312. Un convertisseur analogique/numérique (ADC) et une unité formant multiplexeur 342 numérisent des signaux analogiques et des tensions pour délivrer des signaux intracardiaques de télémétrie "en temps réel" et une fonction de remplacement à la fin de la durée de vie (EOL) de la pile. Un circuit 341 de remise à l'état initial à la mise sous tension agit en tant que moyen de remise à l'état initial du circuit. Des ordres de fonctionnement servant à commander le cadencement du dispositif de stimulateur 300 sont trans- mis par le bus 30 au dispositif de commande numérique/ cir- cuit à minuteries 332, dans lequel des minuteries numé- riques et des compteurs établissent l'intervalle d'échap- pement complet du dispositif de stimulateur 300 ainsi que différentes fenêtres réfractaires, fenêtres de suppression et d'autres fenêtres de cadencement pour la commande du fonctionnement des composants périphériques disposés dans le circuit d'entrée/sortie 312. Le dispositif de commande numérique/circuit à minuteries 332 est de préférence couplé au circuit de dé- tection 345 et à l'amplificateur d'électrogrammes (EGM) 348 pour recevoir des signaux amplifiés et traités, détectés par l'électrode 306 installée dans le conducteur 302a. De tels signaux sont représentatifs de l'activité électrique du coeur 264 du patient. Un amplificateur de détection 346 du circuit 345 amplifie des signaux électrocardiaques détectés et délivre un signal amplifié à un circuit 347 de détection de pics et de mesure de seuil. A son tour le cir- cuit 347 délivre une indication des tensions pics détectées et des tensions de seuil mesurées de l'amplificateur de détection dans le trajet 357 aboutissant au dispositif de commande numérique/circuit à minuteries 332. Un signal amplifié de l'amplificateur de détection est également envoyé au comparateur/détecteur de seuil 349. L'ampli- ficateur de détection 346 peut correspondre à celui décrit dans le brevet U.S. N 4 379 459 au nom de Stein. Le signal d'électrogramme délivré par l'amplificateur d'électrogrammes 348 est utilisé lorsque le dispositif implanté 300 est interrogé par un programmateur externe (non représenté) pour la transmission par télémétrie montante, d'une représentation d'un électrogramme analogique de l'activité cardiaque électrique du patient. Une telle fonctionnalité est représentée par exemple dans le brevet U.S. N 4 556 063 au nom de Thompson et al.. Un générateur-amplificateur d'impulsions de sor- tie 350 envoie des stimuli ou impulsions de stimulation au coeur 264 du patient par l'intermédiaire d'un condensateur de couplage 305 et d'une électrode 306, en réponse à un signal de déclenchement de stimulation délivré par le dis- positif de commande numérique/circuit à minuteries 332. L'amplificateur de sortie 350 peut correspondre d'une manière générale à l'amplificateur de sortie décrit dans le brevet U.S. N 4 476 868 au nom de Thompson. Les circuits de la figure 9, qui sont un circuit CMOS apte à fonctionner conformément à la présente invention, incluent un proces- seur 320, un dispositif de commande numérique/circuit à minuterie 332, une mémoire RAM 324, une mémoire ROM 326, une unité RAM/ROM 328 et un convertisseur ADC/multiplexeur 342. La figure 10 représente un schéma-bloc fonction- nel tiré du brevet U.S. N 5 447 519 au nom de Peterson, qui représente un dispositif PCD implantable 400, dans lequel la présente invention peut être utilement mise en oeuvre. Ce schéma est une illustration devant être considérée uni- quement à titre d'exemple de ce dispositif dans lequel l'invention peut être mise en oeuvre, mais sans aucun caractère limitatif pour la portée de la présente inven- tion.. D'autres dispositifs médicaux implantables tels que décrits précédemment, qui ont des organisations fonction- nelles dans lesquelles la présente invention peut être utile, peuvent être également modifiés conformément à la présente invention. Par exemple on estime également que la présente invention est utile en liaison avec des disposi- tifs PCD implantables tels que décrits dans le brevet U.S. antérieur N 4 548 209 au nom de Wielders et al.; dans le brevet U.S. N 4 693 253 au nom de Adams et al.; dans le brevet U.S. N 4 830 0006 au nom de Haluska et al. ; et dans le brevet U.S. N 4 949 730 au nom de Pless et al.. Le dispositif PCD 400 indiqué à titre d'illustra- * tion est pourvu de six électrodes 401, 402, 404, 406, 408 et 410. Par exemple des électrodes 401 et402 peuvent être un couple d'électrodes faiblement espacées, qui sont posi- tionnées dans le ventricule du coeur 264. L'électrode 404 peut correspondre à une électrode indifférente distante située sur le boitier du dispositif PCD implantable 400. Les électrodes 406, 408 et 410 peuvent correspondre à des électrodes de défibrillation de surface étendue situées sur les conducteurs aboutissant au coeur 264 ou des électrodes épicardiaques. Les électrodes 401 et 402 sont représentées comme étant câblées de façon fixe au circuit 419 de détection d'ondes R de champ proche (c'est-à-dire d'électrodes fai- blement espacés) comprenant un amplificateur à bande pas- sante filtrée 414, un circuit de réglage de seuil automa- tique 416 (servant à réaliser un seuil de détection réglable en fonction de l'amplitude de l'onde R mesurée), et un comparateur 418. Un signal Rout 464 est produit chaque fois que le signal détecté entre les électrodes 401 et 402 dépasse un seuil de détection défini par le circuit de réglage de seuil automatique 416. En outre le gain dans l'amplificateur 414 est réglé par un stimulateur/circuit de commande 420. Le signal de détection est utilisé par exemple pour régler les fenêtres de cadencement et aligner des données de formes d'ondes successives pour détecter une morphologie. Par exemple le signal d'événement de détection 464 peut être acheminé par l'intermédiaire d'un circuit 420 de commande du stimulateur/de minuterie, par l'intermé- diaire du bus 440, au processeur 424 et peut agir en tant qu'interruption pour le processeur 424 de sorte qu'un sous- programme particulier d'opérations, par exemple une détec- tion de morphologie, des fonctions de discrimination, est déclenché par le processeur 424. Une matrice d'interrupteurs 412 est utilisée pour sélectionner des électrodes disponibles sous la commande du processeur 424 par l'intermédiaire du bus 440 de transmis- sion de données/d'adresses de sorte que la sélection inclut deux électrodes utilisées en tant que couple d'électrodes de champ lointain (c'est-à-dire des électrodes fortement espacées), en liaison avec une fonction de discrimination de tachycardie/fibrillation (par exemple une fonction ser- vant à établir une discrimination entre une tachycardie, c'est-à-dire un rythme cardiaque anormalement rapide, et une fibrillation, c'est-à-dire des battements cardiaques non coordonnés irréguliers, pour l'application d'une théra- pie appropriée). Les signaux d'électrogrammes de champ lointain délivrés par les électrodes sélectionnées sont transmis par l'amplificateur formant filtre passe-bande 434 et sont introduits dans le multiplexeur 432, dans lequel ils sont convertis en des signaux de données numériques par un convertisseur analogique/numérique (ADC) 430 pour être mémorisés dans une mémoire à accès direct 426 sous la commande du circuit d'accès direct en mémoire 428. Par exemple on peut effectuer une série de complexes d'électrogrammes sur plusieurs secondes. Conformément à la présente invention, les cir- cuits représentés sur la figure 10 sont alimentés par une source de tension d'alimentation appropriée 490 (par exemple une source de tension représentée d'une manière générale sur les figures 1-7). Pour conserver la clarté des dessins, on n'a pas représenté le couplage de la source de tension d'alimentation 490 à différents circuits du dispo- sitif PCD 400, sur les figures. En outre des circuits pou- vant fonctionner sous la commande d'un signal d'horloge représenté sur la figure 10 fonctionnent conformément à la présente invention sous la commande de la source 491 de signaux d'horloge. Pour simplifier, le couplage de tels signaux d'horloge fournis par la source 491 (par exemple une source formant horloge représentée d'une manière générale sur les figures 1-7) à de tels circuits CMOS du dispositif PCD 400 n'est pas représenté sur les figures. L'apparition d'un événement de détection d'ondes R ou d'un signal de détection Rout 464 est communiquée au processeur 424 pour le déclenchement d'une analyse de mor- phologie sur des formes d'ondes par le processeur 424 en vue d'une utilisation pour la sélection d'une thérapie pour le coeur 264. Par exemple le processeur peut calculer la variabilité cumulée de battement à battement du coeur 264, des intervalles de temps séparant des événements de détection d'ondes R, et différentes autres fonctions telles qu'indiquées dans de nombreux documents, incluant n'importe lesquels des documents déjà recensés ici et différents autres documents concernant des dispositifs PCD implantables. D'autres parties du dispositif PCD 400 de la figure 10 sont dédiées à une application de thérapies de stimulation cardiaque, de cardioversion et de défibrilla- tion. En rapport avec la stimulation cardiaque, le circuit de cadencement/commande 420 du stimulateur comprend des compteurs numériques programmables, qui commandent les intervalles de cadencement de base associés à chaque stimu- lation cardiaque, y compris les intervalles d'échappement de stimulation, les périodes réfractaires pendant les- quelles des ondes R détectées sont inactives pour faire redémarrer le cadencement d'intervalles d'échappement, etc. Les durées de tels intervalles sont déterminées de façon typique par le processeur 424 et sont communiquées au cir- cuit de cadencement/commande 420 du stimulateur par l'intermédiaire du bus 440 de transmission d'adresses/de données. En outre, sous la commande du processeur 424, le circuit de cadencement/commande du stimulateur détermine également l'amplitude de telles impulsions de stimulation cardiaque et le circuit de stimulation 421 délivre de telles impulsions au coeur. Dans le cas o une tachyarythmie (c'est-à-dire une tachycardie) est détectée et o une thérapie de stimu- lation anti-tachyarythmie est désirée, les intervalles de cadencement appropriés pour la commande de la production de thérapies de stimulation anti-tachycardie sont chargés par le processeur 424 dans le circuit 420 de cadencement et de commande du stimulateur. De façon similaire, dans le cas o la production d'une impulsion de cardioversion ou de défi- brillation est requise, le processeur 424 utilise les comp- teurs et le circuit de cadencement et de commande 420 pour commander le cadencement de telles impulsions de cardiover- sion et de défibrillation. En réponse à la détection d'une fibrillation ou d'une tachycardie requérant une impulsion de cardioversion, le processeur 424 active le circuit de commande de cardio- version/défibrillation 454, qui déclenche la charge des condensateurs à haute tension 456, 458, 460 et 462 par l'intermédiaire d'un circuit de charge 450 sous la commande d'une ligne de charge à haute tension 452. Ensuite, la délivrance du cadencement de l'impulsion de défibrillation ou de cardioversion est commandée par le circuit 420 de cadencement/commande du stimulateur. Différentes formes de réalisation d'un système approprié pour délivrer et synchroniser des impulsions de cardioversion et de défi- brillation et commander des fonctions de cadencement qui leur sont associées sont décrits de façon plus détaillée dans le brevet U.S. N 5 188 105 au nom de Keimel. Un autre circuit de cette sorte pour la commande du cadencement et de la production d'impulsions de cardioversion et de défibrillation est décrit dans le brevet U.S. N 4 384 585 au nom de Zipes, dans le brevet U.S. N 4 949 719 au nom de Pless et al., dans le brevet U.S. N 4 375 817 au nom de Engle et al.. En outre un circuit connu pour commander le cadencement et la production d'impulsions de stimulation antitachycardie est décrit dans le brevet U.S. N 4 577 633 au nom de Berkovits et al., dans le brevet U.S. N 4 880 005 au nom de Pless et al., dans le brevet U.S. N 4 726 380 au nom de Vollmann et al. et dans le brevet U.S. N 4 587 970 au nom de Holley et al.. La sélection d'une configuration particulière d'électrodes pour la délivrance des impulsions de cardio- version ou de défibrillation est réglée par l'intermédiaire du circuit de sortie 448 sous la commande du circuit 454 de commande de cardioversion/défibrillation, par l'intermé- diaire du bus de commande 446. Le circuit de sortie 448 détermine laquelle des électrodes à haute tension 406, 408 et 410 est utilisée pour la délivrance du régime d'impul- sions de défibrillation de cardioversion. Les composants du dispositif PCD de la figure 10, qui sont un circuit MOS apte à fonctionner conformément à la présente invention incluent un processeur 424, des cir- cuits de commande 420 et 454, une mémoire RAM 426, un dis- positif DMA 428, un convertisseur ADC 430 et un multi- plexeur 432. Conformément à la présente invention, le disposi- tif de stimulateur 300 représenté sur la figure 9 et le dispositif PCD 400 représenté sur la figure 10 peuvent être tous deux réalisés conformément aux formes de réalisation généralisées décrites précédemment ici en référence aux figures 1-5. Tout d'abord par exemple en rapport avec le dispositif de stimulateur 300 de la figure 9, la source d'alimentation en tension 301 du dispositif de stimulateur 300 peut être réalisée d'une manière précédemment décrite en référence aux figures 1-7 et de façon analogue, la source 338 de signaux d'horloge du dispositif de stimulateur 300 peut être réalisée d'une manière telle que décrite en référence aux figures 1-7. De façon analogue, la source 491 de signaux d'horloge du dispositif PCD 400 de la figure 10 et la source d'alimentation en tension 490 du dispositif PCD 400 de la figure 10 peuvent être réalisées conformément aux formes de réalisation généralisées décrites précédemment ici en référence aux figures 1-7. A titre d'exemple illustratif, le convertisseur ADC/multiplexeur 342, l'émetteur/récepteur HF 336, le dispositif de commande numérique/circuit à minuteries 332 et différents autres circuits CMOS peuvent fonctionner individuellement à des fréquences d'horloge différentes disponibles auprès de la source 338 de signaux d'horloge. De façon analogue, de tels circuits peuvent fonctionner à des tensions d'alimentation correspondantes, qui peuvent être différentes pour chacun des circuits. En outre par exemple l'émetteur/récepteur HF 336 peut fonctionner pendant un intervalle de temps particulier (par exemple dans le cas d'une liaison dans le sens montant) à une fréquence d'horloge particulière pouvant être délivrée par la source 338 de signaux d'horloge et à une tension d'ali- mentation particulière disponible auprès de la source d'alimentation en tension 301 correspondant à la fréquence d'horloge particulière. D'autre part, pendant un intervalle de temps différent (par exemple pendant une liaison descendante), le circuit 336 peut fonctionner à une fréquence d'horloge totalement différente et une tension d'alimentation totalement différente. Le réglage automatique de paramètres de télémétrie dans certaines conditions est décrit dans le brevet U.S. 5 683 432 au nom de Goedeke et al. En outre, en référence à la figure 10, le circuit convertisseur analogique/numérique 430, le circuit 454 de commande du dispositif de cardioversion/défibrillateur, et différents autres circuits tels que la mémoire RAM 426, le dispositif DMA 428 et le multiplexeur 432 peuvent également fonctionner à des fréquences d'horloge différentes pouvant être délivrées par la source 491 de signaux d'horloge, et avec des tensions d'alimentation correspondantes différentes, pouvant être délivrées par la source de tension d'alimentation 490. En outre un circuit de télémétrie (non représenté) peut être utilisé avec le dispositif PDA de la figure 10 et peut également fonctionner à différentes fréquences d'horloge pouvant être délivrées par la source 491 de signaux d'horloge, et à différentes tensions d'alimentation correspondantes pouvant être fournies par la source de tension d'alimentation 490. En outre le processeur 424 peut fonctionner à des vitesses d'horloge différentes en fonction de la fonction exécutée par le processeur 424, comme cela est décrit en référence à la figure 7 ici. Par exemple une détection de morphologie effectuée à des cadences physiologiques typiques (c'est-à- dire 50 à 100 battements par minute) peut être exécutée à une première fréquence d'horloge et à une première tension d'alimentation correspondante, tandis qu'une détection d'arythmie peut être exécutée à une fréquence d'horloge différente et à une tension d'alimentation correspondante différente. La figure 11 représente un système 500 de trai- tement de signaux d'horloge numériques variables/signaux de tension d'alimentation variables, qui peut être utilisé en liaison avec et/ou à la place de certains circuits repré- sentés sur les figures 9 et 10. Par exemple le système 500 de traitement de signaux numériques selon la figure 11 peut être utilisé à la place du circuit d'activités 352, du cir- cuit de pression 354, du circuit amplificateur de détection 356 (pour des amplificateurs de détection d'ondes P, d'ondes R et/ou d'ondes T), et peut en outre être équipé d'une fonctionnalité additionnelle avec l'utilisation d'un signal de pseudo-électrocardiogramme 502. D'une manière générale, un nombre quelconque de signaux analogiques 499, par exemple tels que des signaux de pseudo-électrocardio- grammes 502, un signal 503 de détecteur d'activité et un signal de détecteur de pression et d'activation 54, sont délivrés par des amplificateurs respectifs 505-507. Les signaux amplifiés sont envoyés au multiplexeur 510 qui les envoie à un convertisseur analogique/numérique (ADC) 516 d'une manière commandée selon des cycles. Les signaux 502- 504 peuvent être commandés selon des cycles à des cadences différentes par commande cyclique au moyen des signaux de sortie des différents amplificateurs/préamplificateurs 505, 507 comme cela est décrit dans la demande de brevet U.S. en cours N 08/801 335, dossier Medtronic N P-4521, ayant pour titre "Method for Compressing Digitized Cardiac Signals Combining Lossless Compression and Non-linear Sampling", qui décrit une compression variable au moyen d'un échantil- lonnage d'un convertisseur analogique/numérique ADC. Le convertisseur ADC peut également comporter des taux de conversion variables comme cela est décrit dans le brevet US N 5 263 486 et dans le brevet U.S. N 5 312 446. L'interface entrée/sortie 514 et les registres de programmes 512 sont utilisés sous la commande d'un circuit de cadencement (non représenté) pour commander l'applica- tion des signaux analogiques depuis le multiplexeur 510 au convertisseur ADC 516 qui envoie de tels signaux numériques convertis à un filtre numérique 518 pour envoyer une forme d'onde à des fins d'analyse, au processeur 520 d'analyse des formes d'onde (c'est-à-dire un processeur de signaux numériques (DSP)). Pour réduire la puissance, le processeur 520 d'analyse des formes d'ondes est commandé de façon cadencée à différentes vitesses, c'est-à-dire qu'il est commandé "à la volée", conformément à la présente invention, en fonction du besoin de traitement. Par exemple, c'est uniquement pendant un complexe QRS que le processeur 520 d'analyse des formes d'ondes est dans un mode de traitement à grande vitesse, avec une fréquence relativement élevée, alors que pendant le reste du cycle cardiaque, le processeur 520 peut "marcher au ralenti" à une fréquence d'horloge beaucoup plus basse. Un tel cycle de traitement a déjà été décrit en référence à la figure 4C. En plus de la vitesse d'horloge inférieure utilisée pour différentes parties du cycle cardiaque, un spécialiste de la technique constatera que, conformément aux autres aspects de la présente invention, lorsque la vitesse est réduite, le niveau de tension d'alimentation (VDD) peut être également réduit de façon correspondante. Par consé- quent on obtient une consommation en énergie réduite comme décrit précédemment. La figure 12 est un schéma-bloc illustrant un dispositif médical implantable 600 conforme à la présente invention. Le dispositif médical implantable 600 comporte en outre un circuit intégré 602, un circuit intégré 604, des capteurs 606 et un circuit intégré de sortie 608. Le circuit intégré 602 comporte en outre une mémoire 610, un microprocesseur 612, un signal d'horloge 614, une minuterie 616, différents systèmes logiques 618, des processeurs de signaux numériques 620A-620E, des convertisseurs analogi- que/numérique 622 et un circuit analogique 624. Le circuit intégré 604 comporte une mémoire 628, un microprocesseur 630, une horloge 632, une minuterie 634 et différents cir- cuits logiques 636. Le dispositif médical implantable 600 est implanté dans un patient à proximité du coeur 640 grâce à l'utilisation de techniques telles que celles décrites pré- cédemment en référence aux figures 8 et 9. Le dispositif médical implantable 600 peut être agencé sous la forme de l'un quelconque d'une variété de dispositifs médicaux implantables, tels que ceux décrits précédemment, y compris un stimulateur ou un défibrillateur. Le dispositif médical implantable 600 est connecté au coeur 640 par l'intermé- diaire de fils 642. Les fils 642 peuvent être des fils de stimulation ou de détection, qui appliquent une stimulation électrique au coeur conformément à la présente invention. Le circuit intégré de sortie 608 assume deux fonctions spécifiques. Tout d'abord le coeur 640 est stimulé par le circuit intégré de sortie 608, qui délivre un signal impulsionnel de tension dans une gamme de 0,5-10 volts. Un second circuit intégré de sortie 608 protège dif- férents éléments du dispositif médical implantable 600, comme par exemple des circuits intégrés 602 et 604 et leurs composants secondaires, à partir d'impulsions de défibril- lation et d'électrocautère captés à partir du fil 642. Sans une telle protection, les impulsions de défibrillation et d'électrocautère provenant du fil 642 endommageraient les circuits intégrés 602 et 604, qui fonctionnent à des niveaux de basse tension. Les différents composants secon- daires des circuits intégrés 602 et 604 ne sont pas conçus pour fonctionner avec de tels niveaux élevés de tension qui sont présents dans les impulsions de défibrillation et d'électrocautère (c'est-à-dire supérieurs à 15 volts). Dans une forme de réalisation préférée, le circuit intégré de sortie 608 inclut un amplificateur 644 et une diode Zener 646. L'amplificateur 644 amplifie le signal délivré par le circuit intégré 602 et envoyé au coeur 640 par l'intermé- diaire des fils 642. La diode Zener 646 empêche le retour de tensions élevées (c'est-à-dire supérieures à 6 volts) en direction du circuit intégré 602 après que le fil 642 a été excité. Dans une forme de réalisation, le circuit intégré de sortie 608 est réalisé selon la technologie CMOS, à laquelle on a une tension de claquage très élevée et une capacité très élevée de commande (c'est-à-dire supérieure à une technologie de 3 micromètres). Les capteurs 606 peuvent être formés par n'importe quel capteur d'une variété de capteurs, comme par exemple un capteur d'accélération, un capteur de pression, un capteur de température, un capteur de saturation en oxy- gène, etc. ou n'importe quelle combinaison de tels cap- teurs, en fonction du type de dispositif médical implan- table et des besoins du patient. Le circuit analogique 624 inclut les amplificateurs 648 et 650 qui amplifient respectivement des signaux délivrés par les capteurs 606 et, lorsque cela est nécessaire, des signaux provenant des fils 642. Le circuit analogique 624 inclut différents com- posants secondaires, comme par exemple un circuit 652 four- nissant une tension de référence, des sources de courant 654, des pompes de charge 656, des étages de commande de télémétrie 658, des récepteurs de télémétrie 660 et une unité 662 de remise à l'état initial à la mise sous tension (POR). Le circuit analogique 624 est connecté au conver- tisseur analogique/numérique 622 par l'intermédiaire du bus 626F. Dans une forme de réalisation préférée, le bus 626F est un bus standard à 8 bits. Cependant, on comprendra que le bus 626F peut être formé par n'importe lequel d'une va- riété de bus, sans s'écarter de la présente invention. Le convertisseur analogique/numérique 622 reçoit un signal d'entrée analogique et délivre un signal de sortie numé- rique représentatif de l'amplitude du signal. Dans une forme de réalisation préférée, le convertisseur analo- gique/numérique 622 peut être remplacé par une pluralité de convertisseurs analogique/numérique. Le convertisseur analogique/numérique 622 est connecté à des processeurs de signaux numériques 620A-620E, par l'intermédiaire du bus 626E. Dans une forme de réalisa- tion préférée, le bus 626E est un bus standard à 8 bits. Cependant on comprendra que le bus 626E peut être n'importe lequel d'une pluralité de bus sans s'écarter de la présente invention. Les processeurs de signaux numériques 620A-620E exécutent une variété de fonctions parallèles, comme par exemple la détection de signaux auriculaires et ventricu- laires, la détection d'arythmies, le traitement de signaux de capteurs, etc. La mémoire 610, le microprocesseur 612, l'horloge 614, la minuterie 616, les différents circuits logiques 618 et les processeurs des signaux numériques 620A-620E sont tous interconnectés par l'intermédiaire de bus 626A-626D. Ces composants assument différentes fonctions nécessaires pour que le dispositif médical implantable 600 fonctionne correctement. De façon plus spécifique, la mémoire 610 peut être utilisée pour mémoriser différents bits d'informations comme par exemple un code de programme, des variables para- métriques et des données de diagnostic dans des composants de mémoire tels que une mémoire RAM 650, une mémoire ROM 652, une mémoire flash 654, une mémoire analogique 656 et une mémoire E2PROM 658. Le processeur 612 est un composant standard qui traite l'information reçue de la part de la mémoire 610 ou du coeur 640. L'horloge 614 produit un signal d'horloge et envoie le signal d'horloge à différents composants secondaires du dispositif médical implantable 600, comme par exemple le microprocesseur 612 et les minu- teries 616. Les minuteries 616 sont des dispositifs rési- dents, qui appliquent des séquences de cadencement propres à différents composants secondaires du dispositif médical implantable 600, comme par exemple le microprocesseur 612. Les divers circuits logiques 618 incluent différents compo- sants logiques comprenant des alimentations dynamiques ali- mentées par un signal d'horloge et des horloges. Les diffé- rents circuits logiques 618 établissent une interface et une commande entre des microprocesseurs, des minuteries, des horloges analogiques et des dispositifs DSP. La mémoire 628, le microprocesseur 630, l'horloge 632, la minuterie 634 et les différents circuits logiques 636 du circuit intégré 604 assument des fonctions similaires à leurs com- posants, qui sont leurs contreparties, du circuit intégré 602. Dans une forme de réalisation préférée, le circuit intégré 604 inclut des fonctions de mémoire étendues ser- vant à mémoriser une information associée à la programma- tion du dispositif médical implantable 600 et des informa- tions reçues de la part de capteurs 606 pendant une période de 24 heures. Le circuit intégré 602 est connecté au cir- cuit intégré 604 par l'intermédiaire du bus 660. De la même manière que pour les bus indiqués précédemment, dans une forme de réalisation préférée, le bus 660 est un bus stan- dard à 8 bits, mais peut être n'importe lequel d'une variété de bus connus dans la technique. La réduction et la commande de la dissipation de puissance sont l'un des aspects importants de la présente invention. De façon spécifique, une forme de réalisation efficace de systèmes d'alimentation dans un dispositif médical implantable 600 permet une réduction d'espace et de volume en plus d'une réduction de poids tout en conservant une puissance de sortie désirée. Une faible efficacité conduit à des coûts plus élevés, principalement en raison d'un gaspillage d'énergie et du besoin de sources d'alimentation plus puissantes. Par exemple la puissance dynamique (P) d'un circuit donné du dispositif médical implantable 600 est égale à: 1/2 CVDD2F, C étant la capacité nodale du circuit, F la fréquence d'horloge du circuit et VDD la tension d'alimentation pour le circuit. Conformément à la présente invention, le dispositif médical 600 utilise une fréquence d'horloge relativement basse du système pour produire différents signaux logiques. L'utilisation d'une fréquence d'horloge relativement basse du système, de préférence inférieure à 500 kHz, permet une réduction substantielle de la dissipation d'énergie. La durée de la pile est un facteur important dans le dispositif médical implantable 600. Cependant l'allonge- ment de la durée de vie de la pile requiert souvent l'utilisation de piles de grande taille, qui sont lourdes. Des piles de grande taille ne peuvent pas être utilisées dans des dispositifs médicaux implantables étant donné qu'elles affectent de façon nuisible les dimensions et le poids du dispositif implanté. En outre l'énergie dissipée est libérée sous la forme de chaleur. C'est pourquoi dans les dispositifs de l'art antérieur présentant une dissipation considérable de puissance, il est souvent requis d'utiliser des mécanismes de refroidissement, comme par exemple des puits de chaleur, pour protéger les composants du système sensible à la cha- leur vis-à-vis d'un endommagement ou d'un défaut de fonc- tionnement. D'une manière générale, des puits de chaleur augmentent le coût, les dimensions et le poids d'un dispo- sitif et sont l'une des limitations les plus importantes de l'art antérieur. L'invention inclut une logique adiabatique en différents points à l'intérieur du dispositif médical implantable 600 pour réduire la dissipation de puissance, ce qui permet d'obtenir un dispositif plus efficace. Le terme "adiabatique" est défini ici comme un processus ther- mique dynamique qui n'exécute aucun échange d'énergie avec l'environnement alentour, et par conséquent aucune énergie de dissipation n'est libérée sous forme de chaleur. Dans les formes de réalisation représentées sur les figures 13 et 15-17, on a représenté différents circuits qui créent une tension échelonnée en forme de rampe conformément à une capacité interne associée à un bus standard. Dans une forme de réalisation, le bus standard est positionné entre deux ou un plus grand nombre de plaquettes de circuits intégrés (c'est-à-dire de plaquette à plaquette) et dans une autre forme de réalisation, le bus standard est positionné entre les composants spécifiques d'un seul circuit intégré. Les formes de réalisation représentées sur les figures 13 et -17 peuvent être utilisées en liaison avec une capacité interne associée à une variété de bus, tels que les bus 626A-626F, 638 et 660 représentés sur la figure 12. Comme cela est représenté sur la figure 12, les bus 626A-626F et 638 sont des bus contenus dans un seul circuit intégré in- terconnectant différents composants du circuit intégré 602 et du circuit intégré 604. Inversement, le bus 606 réalise l'interconnexion du circuit intégré 602 avec le circuit intégré 604. Comme cela sera décrit plus loin de façon plus détaillée, différents circuits dans le dispositif médical 600 réalisent la dissipation d'énergie moyennant l'utilisa- tion d'une logique adiabatique pendant une modification de l'état du signal. Par exemple les figures 13 et 15-17 représentent différentes formes de réalisation, dans les- quelles une tension échelonnée en rampe est utilisée pour empêcher un courant de fuite excessif pendant une opération de commutation. Sinon, la figure 18 représente un circuit qui fournit un courant constant en rampe servant à charger et à décharger un condensateur nodal. De même la figure 20 représente un circuit qui produit une dissipation de puis- sance minimale grâce à l'utilisation d'une inductance en série, avec une capacité interne associée à un tampon d'étage de commande d'horloge. Un circuit logique adiabatique 680 représenté sur la figure 13 est une forme de réalisation d'un circuit de charge mis en oeuvre pour réduire la dissipation de puis- sance pendant une opération de commutation d'un signal d'horloge grâce à l'utilisation de la logique adiabatique. Le circuit 680 fonctionne à une fréquence d'horloge relati- vement basse, comme par exemple inférieure à 500 kilohertz. Le circuit 680 peut être utilisé en liaison avec l'un quel- conque des bus représentés sur la figure 12. En fonction de la connexion de bus particulière, le circuit 680 peut déli- vrer un signal logique dans une direction ou dans l'autre (par exemple par rapport au bus 660, un signal logique peut être envoyé depuis le circuit intégré 602 au circuit inté- gré 604 ou vice versa). Comme cela est représenté sur la figure 13, le circuit 680 inclut un condensateur 682, un interrupteur 684, un dispositif de commande 688, des inter- rupteurs S1-SN et des tensions V1-VN. Dans une forme de réalisation préférée, le condensateur 682 n'est pas un com- posant physique séparé, mais au contraire est une capacité interne comprenant la capacité totale des noeuds internes connectés à un bus, tel que le bus 660. Le dispositif de commande 688 est un dispositif de commande standard connu dans la technique. Le dispositif de commande 688 commande le fonctionnement des interrup- teurs Sl-SN et de l'interrupteur 684 au moyen de modifica- 2803959' tions de niveaux logiques. Le circuit 680 charge le conden- sateur 682 au moyen de plusieurs étapes intermédiaires pour produire de ce fait un signal logique en rampe 686, qui est transmis à différents composants secondaires du dispositif médical 600. Le signal logique en rampe 686 est de nature adiabatique, ce qui réduit la dissipation de puissance en augmentant de ce fait la durée de vie utile de la pile et du dispositif médical implantable 600. Le signal logique en rampe 686 envoie des séquences de cadencement à différents composants secondaires du dispositif médical implantable 600, comme par exemple des microprocesseurs 612 et 630. Des dispositifs de l'art antérieur sont commutés brusquement dans un seul état abrupte, qui produit une énergie de dis- sipation sous la forme d'un prélèvement de courant accru du dispositif. Au contraire, les séquences de cadencement fournies par le signal logique en rampe 686 selon l'invention amènent les composants secondaires à recevoir le signal logique en rampe 686 pour changer graduellement d'état de manière à réduire ainsi la dissipation d'énergie par rapport à des agencements de l'art antérieur. Les tensions d'alimentation V1-VN sont utilisées pour charger le condensateur 682. Dans une forme de réali- sation préférée, les tensions d'alimentation V1-VN sont réparties uniformément entre la masse et VN de sorte que la différence de tension entre deux alimentations adjacentes quelconques est identique. Chacune des tensions d'alimentation est appliquée sélectivement au condensateur 682 par N interrupteurs incluant le premier interrupteur S1 et N-1 interrupteurs additionnels. Pour ramener la tension aux bornes du condensateur 684 dans un état initial, on ferme l'interrupteur 684. Pour charger la charge, on ouvre l'interrupteur 684, et les tensions d'alimentation Vl-VN sont connectées successivement au condensateur 682 par fer- meture sélective des interrupteurs, c'est-à-dire par ferme- ture momentanée de l'interrupteur S1, ouverture momentanée de l'interrupteur S1, fermeture momentanée de l'inter- rupteur S2, etc. Pour décharger la charge, les tensions d'alimentation VN_1 à V1 sont commutées dans l'ordre inverse. L'interrupteur 684 est ensuite fermé, ce qui connecte la sortie à la masse. Si on utilise N étapes, l'énergie de dissipation pour chaque étape est calculée en utilisant la formule sui- vante: Eétape = 1/2CLV2 CL étant la capacité du condensateur 682 et V la tension délivrée. L'énergie de dissipation est calculée en joules. Pour charger le condensateur 682 complètement à la tension d'alimentation V, on utilise N étapes. Un cycle de charge- décharge complet conduit uniquement au double de l'énergie de dissipation de la charge. Par conséquent, conformément à cette analyse, une charge effectuée au moyen de plusieurs étapes réduit l'énergie de dissipation dans chaque cycle de charge-décharge, et par conséquent la dissipation de puis- sance totale, d'un facteur N. La figure 14A est un chronogramme illustrant la variation de la tension en fonction du temps au niveau du condensateur 682 représenté sur la figure 13. Comme cela est représenté sur la figure 14A, la tension aux bornes du condensateur 682 augmente graduellement en rampe depuis zéro volt jusqu'à la tension d'alimentation D. De façon similaire, la tension diminue ensuite en rampe depuis la tension d'alimentation V jusqu'à zéro volt. Avec la transmission du signal logique en rampe 686 du niveau bas au niveau haut et du niveau haut au niveau bas d'une manière graduelle, une énergie minimale est libérée sous la forme d'une puissance dissipée pendant une opération de commutation. Sinon, le circuit 680 représenté sur la figure 13 produit un chronogramme similaire, mais différent de celui représenté sur la figure 14A. Dans une forme de réalisa- tion, le condensateur 682 est chargé depuis zéro volt jusqu'à la tension d'alimentation V de la même manière que cela a été décrit précédemment. Cependant, pour obtenir une partie de décharge du cycle, l'interrupteur 684 est fermé, ce qui provoque la décharge de la tension aux bornes du condensateur 682. Un effet de décharge exponentielle est produit pour le condensateur 682. Le chronogramme pour cet autre scénario est représenté sur la figure 14B. On notera * que cette forme de réalisation prise à titre d'exemple com- porte un interrupteur 684 qui est plus petit et possède une résistance plus élevée que dans les exemples précédents. La figure 15 est un schéma illustrant la forme de réalisation de l'invention représentée sur la figure 13 en prenant de nombreux transistors. Le circuit 700 est simi- laire au circuit 680 représenté sur la figure 13, à l'exception des transistors T1-TN qui remplacent les inter- rupteurs S1-SN. Dans une forme de réalisation préférée, les transistors T1-TN sont soit des dispositifs CMOS à canal N, soit des dispositifs CMOS à canal P. Le circuit 700 fonc- tionne d'une manière similaire au circuit 780 représenté sur la figure 13. Par exemple le circuit 700 délivre un signal logique en rampe 706 au circuit situé à l'intérieur du dispositif médical implantable 600. En outre, dans une forme de réalisation préférée, le circuit 700 fonctionne à une fréquence inférieure à 500 kilohertz. En outre les ten- sions Vl-VN sont réparties uniformément entre la masse et VN de sorte que la différence de tension entre deux alimen- tations adjacentes quelconques est la même. Chacune des tensions est sélectivement appliquée au condensateur 682 par N transistors incluant un premier transistor T1 et N-l transistors additionnels. Comme dans le circuit précédent, les transistors T1-TN et le transistor 702 sont commandés par le dispositif de commande 688. Le transistor 702 peut être utilisé pour régler un état initial connu dans le condensateur 682. Pour charger le condensateur 682, on ouvre le transistor 702 et des tensions d'alimentation V1- VN sont appliquées successivement au condensateur 682 sous l'effet de la mise à l'état passant sélective des transis- tors, c'est-à-dire par fermeture momentanée du transistor T1, ouverture du transistors T1, fermeture momentanée du transistor T2, etc. Pour décharger la charge, les tensions d'alimentation Vi-VN sont appliquées à la charge, dans l'ordre inverse. Le transistor 702 est alors fermé, ce qui provoque le raccordement de la sortie à la masse. La séquence décrite précédemment fournit un chronogramme tel que représenté sur la figure 14A. Comme avec le circuit 680 représenté sur la figure 13, le circuit 700 représenté sur la figure 15 pro- duit sinon un chronogramme similaire, mais différent de celui représenté sur la figure 14A. Par exemple le conden- sateur 682 peut être chargé depuis zéro volt jusqu'à la tension d'alimentation V de la même manière que cela a été décrit précédemment. Cependant, pour obtenir une partie de décharge du cycle, les transistors T1-TN sont ouverts et le transistor 702 est fermé, ce qui crée un trajet résistif aboutissant à la masse. Un effet de décharge exponentielle est produit pour le condensateur 682. Le chronogramme pour cet autre scénario est représenté sur la figure 14B. Le circuit 710 représenté sur la figure 16 décrit une autre forme de réalisation de la présente invention qui utilise une logique adiabatique pour réduire la transforma- tion de puissance dans un dispositif médical implantable. Le circuit 710 envoie un signal logique en rampe 714 au circuit situé à l'intérieur du dispositif médical implan- table 600. Le circuit 710 est similaire au circuit 680 représenté sur la figure 13 et fonctionne à une fréquence inférieure à 500 kilohertz. Cependant les condensateurs C1- CN_1 remplacent les sources de tension Vl-VN_1 connectées respectivement entre la masse et les interrupteurs Sl-SN_1. Dans une forme de réalisation préférée, les condensateurs Ci-CN_-l sont des condensateurs-réservoirs ayant une capacité nettement supérieure (par exemple d'un ordre de grandeur) à celle du condensateur 682. A nouveau, dans une forme de réalisation préférée, le condensateur 682 représente une capacité interne comprenant la capacité totale des noeuds internes connectés à un bus. Dans une forme de réalisation préférée, les condensateurs Ci-CN_-l ont des valeurs identiques de manière à produire un signal logique symétrique 714. Le circuit 720 représenté sur la figure 17 est similaire au circuit 710 représenté sur la figure 16 hormis que des transistors T1-TN remplacent les interrupteurs S1- SN. Comme cela a été décrit précédemment, les condensateurs C1-CN_1 peuvent être des condensateurs-réservoirs, et les transistors T1-TN et 702 peuvent être commandés par l'unité de commande 704. Dans une forme de réalisation préférée, les transistors T!-TN peuvent être soit des dispositifs à canal N soit des dispositifs à canal P. Le circuit 720 délivre un signal logique en rampe 722 au circuit situé dans le dispositif médical implantable 600. Les formes de réalisation représentées sur les figures 16 et 17 produisent un signal logique similaire à celui représenté sur les figures 14A et 14B. En fonction du fonctionnement du circuit, les deux circuits produisent soit un signal logique en rampe accru, soit un signal logique en rampe inférieur, ou produisent un signal logique accru et un signal logique à décroissance exponentielle. Dans les deux cas, l'utilisation d'une logique adiabatique réduit la dissipation de puissance pendant une opération de commutation. La figure 18 décrit une autre forme de réalisa- tion de la présente invention. Le circuit 730 représenté sur la figure 18 délivre un signal logique exponentiel 740 au circuit situé dans le dispositif médical implantable 600. A nouveau le condensateur 682 représente une capacité interne comprenant la capacité totale des noeuds internes connectés à un bus, tel que des bus 626A-626F, 638 et 660. Le circuit 730 inclut également une source de tension V, des sources de courant 734 et 736 et l'interrupteur 738. La source de courant 734 est connectée entre la source de ten- sion V et l'interrupteur 738 tandis que la source de cou- rant 736 est connectée entre l'interrupteur 738 et la masse. La position de l'interrupteur 738 détermine si le condensateur 682 est en train de se charger ou de se décharger. En raison des capacités de charge et de décharge du condensateur 682, le circuit 730 délivre un signal logique exponentiel 740 comme représenté sur la figure 19. Comme on peut le voir sur la figure 19, le circuit 730 pro- duit une première partie, qui augmente de façon exponen- tielle, du signal logique exponentiel 740, tout en produi- sant également une seconde partie, qui diminue de façon exponentielle, du signal logique exponentiel 740. Dans une forme de réalisation préférée, les sources de courant 734 et 736 ont des valeurs identiques, se situant par exemple dans la gamme de 10-1000 pA. La figure 20 montre une autre forme de réalisa- tion, qui décrit un système logique adiabatique qui réduit la dissipation de puissance d'un signal d'horloge à commu- tation continue. Bien que la forme de réalisation représen- tée sur les figures 13 et 15-18 soit utilisée en référence à un bus situé dans un dispositif médical implantable 600, le circuit 550 représenté sur la figure 20 est utilisé dans un dispositif médical implantable 600 en liaison avec un signal d'horloge. Par exemple, le circuit 750 représenté sur la figure 20 peut être utilisé avec les signaux d'horloge 614 ou 632 ou en liaison avec des minuteries 616 ou 634 représentées sur la figure 20. Comme cela est repré- senté sur la figure 20, le circuit 750 inclut un circuit tampon 752, une inductance 754, et des circuits inverseurs 756. Le circuit tampon 752 inclut en outre des transistors 758 et 760, des sources de tension VDD et VSS et la résis- tance 762, qui représente la résistance de sortie du tampon 752. Le circuit inverseur 756 comprend en outre un élément inverseur 764 et un condensateur 766, qui représente une capacité d'entrée nodale interne du circuit inverseur 756. La figure 20 représente un circuit 750. Des segments principaux du circuit 750 incluent une inductance 754 branchée en série avec le circuit tampon 752 et le circuit inverseur 756. Le circuit tampon 752 comprend des transistors 758 et 760 branchés entre des sources de tension VDD et VSS. Les transistors sont branchés en série avec la résistance 762, qui à son tour est connectée en série avec une inductance 754. De façon similaire le circuit inverseur 756 comprend un élément inverseur 764 branché en série avec l'inductance 754. Le condensateur 766 représente une capacité interne entre une entrée de l'élément inverseur 764 et la masse. Le circuit 750, représenté sur la figure 20, uti- lise la moitié de l'énergie pour alimenter un circuit lo- gique équivalent utilisé dans un agencement pour la produc- tion d'un signal logique d'horloge standard par rapport à un agencement de l'art antérieur. Le tampon 752 produit, par l'intermédiaire d'un transistor de type P 758 de grande taille, un flanc montant rapide d'une onde carrée standard. Le flanc montant délivré par le tampon 752 est produit par un transistor de type N 760 beaucoup plus petit. L'apparie- ment du second transistor de type P 758 et du transistor de type N 760 réduit de façon substantielle le courant de court-circuit dans le tampon 752. Le flanc retombant ou flanc arrière du signal logique 768 est produit par le fait que le circuit 750 est amené simplement à exécuter en anneau le cycle régénérateur. Par conséquent le circuit 750 réduit de moitié la consommation de puissance d'un circuit standard, tout en permettant la production d'un signal logique 768 pour sa transmission à un composant secondaire du dispositif médical implantable 600. La présente invention est compatible avec diffé- rentes technologies de fabrication telles que les technolo- gies CMOS silicium sur isolant (SOI), silicium sur saphir (SOS) ainsi que les technologies CMOS classiques au sili- cium. Dans une forme de réalisation de l'invention, une logique adiabatique permet l'exécution d'un plus grand nombre de fonctions par les dispositifs DSP en raison de la dissipation de puissance réduite. En outre on peut égale- ment utiliser les agencements basés sur de multiples pro- cesseurs incluant une logique adiabatique pour réduire la dissipation de puissance étant donné que des tensions d'alimentation et des fréquences de cadencement sont réduites pour différentes fonctions exécutées par les pro- cesseurs. En outre, étant donné que la consommation de puissance est réduite en raison de l'incorporation d'une logique adiabatique de l'invention dans des dispositifs, on peut ajouter une fonctionnalité supplémentaire au disposi- tif, en tirant ainsi parti des aspects d'économie d'énergie de la présente invention. Par exemple, on peut ajouter des fonctions de détection de morphologie sans augmenter la dissipation de puissance. De façon spécifique, en utilisant les circuits de détection selon la présente invention on peut exécuter une différenciation entre des ondes P rétro- grades et des ondes P antégrades d'une forme d'onde d'élec- trogramme, la différenciation d'ondes P par rapport à des ondes R de champ lointain, la différenciation d'événements AF - palpitation A - AT par rapport à une tachycardie sinusale, la différenciation d'un événement VT - FV - bat- tement V vis-à-vis d'un événement SVT, et la différenciation de signaux cardiaques par rapport à une interférence électromagnétique. Les formes de réalisation spécifiques précédentes illustrent la mise en oeuvre pratique de l'invention. C'est pourquoi on comprendra que l'on peut utiliser d'autres solutions connues des spécialistes de la technique décrite ici sans sortir du cadre de l'invention. Par exemple la présente invention n'est pas limitée à l'utilisation d'une source formant horloge délivrant des fréquences discrètes d'horloge, et au contraire de telles fréquences d'horloge peuvent être modifiées d'une manière continue. En outre non seulement la source de tension d'alimentation peut inclure des tensions discrètes d'alimentation, mais elle peut être une source de tension qui varie continûment dans une gamme particulière de tensions, comme par exemple dans le cas d'un régulateur de tension. La présente invention n'est également pas limitée à une utilisation en liaison avec des stimulateurs ou des dispositifs PCD, mais peut en outre être appliquée dans d'autres domaines importants tels que les télécommunications, o une faible consommation de puis- sance est souhaitable. La présente invention porte en outre sur des procédés de fabrication et l'utilisation des sys- tèmes ici décrits de cadencement juste-à-temps et/ou de systèmes à multiples tensions d'alimentation. Bien entendu, l'invention n'est pas limitée aux formes de réalisation cidessus décrites et représentées, et on pourra en prévoir d'autres sans sortir de son cadre. REVENDICATIONS 1. Système pour produire un signal logique (686; 706), qui est envoyé à une partie d'un dispositif médical implantable (600; 700) et qui réduit la dissipation de puissance dans le dispositif médical implantable, ce système étant caractérisé en ce qu'il comprend: un élément capacitif (682) associé à un bus à l'intérieur du dispositif médical implantable, l'élément capacitif étant couplé de façon opérationnelle à un premier potentiel; N sources de tension (V1-VN), N interrupteurs (Sl-SN; T1-TN) correspondant aux N sources de tension, chaque interrupteur étant branché de façon opérationnelle entre l'une des N sources de tension et l'élément capacitif; un premier interrupteur (684) branché de façon opérationnelle en parallèle avec l'élément capacitif (682) entre les N interrupteurs et le premier potentiel; et un dispositif de commande (688) couplé de façon opérationnelle aux N interrupteurs (S1-SN; T1-TN) et au premier interrupteur (684) pour commander les N interrupteurs et le premier interrupteur. 2. Système selon la revendication 1, caractérisé en ce que l'élément capacitif (682) comprend une capacité interne située à l'intérieur du bus (626A-626F) entre un premier composant électrique et un second composant électrique du dispositif médical implantable. 3. Système selon la revendication 2, caractérisé en ce que le signal logique (686; 706) produit aux bornes de l'élément capacitif (682) est envoyé au premier composant électrique. 4. Système selon la revendication 2, caractérisé en ce que le signal logique (686; 706) produit aux bornes de l'élément capacitif est envoyé au second composant électrique. 5. Système selon la revendication 1, caractérisé en ce que le signal logique (682; 706) produit aux bornes de l'élément capacitif agit à une fréquence inférieure à 500 kilohertz. 6. Système pour produire un signal logique (714; 722), qui est envoyé à une partie d'un dispositif médical implantable (710; 720) et qui réduit la dissipation de puissance dans le dispositif médical implantable, ce système étant caractérisé en ce qu'il comprend: un premier interrupteur (684) couplé de façon opérationnelle à un premier potentiel de tension; un élément capacitif (682) associé à un bus à l'intérieur du dispositif médical implantable et couplé de façon opérationnelle à un second potentiel de tension; un second interrupteur couplé de façon opération- nelle au second potentiel de tension, en parallèle avec l'élément capacitif; N condensateurs parallèles (C1-CN-1) couplés de façon opérationnelle au premier potentiel de tension; N interrupteurs parallèles (S1-SN; T1-TN) correspondant aux N condensateurs parallèles, chaque interrupteur étant couplé de façon opérationnelle entre l'un correspondant des N condensateurs et l'élément capacitif; et un dispositif de commande (688) couplé de façon opérationnelle au premier interrupteur, au second interrupteur et aux N interrupteurs parallèles pour commander le premier interrupteur, le second interrupteur et les N interrupteurs. 7. Système selon la revendication 6, caractérisé en ce que l'élément capacitif (682) possède une capacité interne à l'intérieur du bus entre un premier composant électrique et un second composant électrique du dispositif médical implantable. 8. Système selon la revendication 7, caractérisé en ce que le signal logique (714; 722) produit aux bornes de l'élément capacitif est envoyé au premier composant électrique. 9. Système selon la revendication 7, caractérisé en ce que le signal logique (714; 722) produit aux bornes de l'élément capacitif est envoyé au second composant électrique. 10. Système selon la revendication 6, caractérisé en ce que le signal logique produit aux bornes de l'élément capacitif fonctionne à une fréquence inférieure à 500 kilohertz.