Brevet FR2797542A1 — publié le 20010216

DOMAINE DE L'INVENTION La présente invention concerne le domaine de la transmission par paquets et plus particulièrement un multiplexeur inverse destiné à envoyer un train de cellules ou de paquets sur une pluralité de liaisons de transmission. L'invention peut être tout particulièrement appliquée à une transmission en mode transfert asynchrone (ATM). ARRIÈRE-PLAN DE L'INVENTION Dans la technologie ATM, un train de cellules doit être transmis sur une liaison physique jusqu'à un récepteur au niveau duquel le train de cellules est démultiplexé selon une série de canaux virtuels. Si on utilise une seule liaison, par exemple une liaison DS1, le débit de transmission est bien évidemment limité par la bande passante physique de la liaison. Le forum ATM a défini un standard, connu en tant que IMUX, à savoir un multiplexage inverse, dans lequel un train de cellules peut être divisé parmi plusieurs liaisons de telle sorte que la bande passante totale du train de cellules soit égale à la bande passante d'agrégat des liaisons. Conformément à un protocole défini, les cellules sont transmises selon un processus à tour de rôle sur les plusieurs liaisons et sont assemblées selon un unique train de cellules au bout du compte. Le dispositif pour réaliser cette opération est un émetteur- récepteur en "Imux". Celui-ci peut de façon commode être incorporé selon une unique puce. L'émetteur Imux prend un train de cellules et l'émet sur une série de liaisons physiques, typiquement des liaisons d'accès E1 ou T1, jusqu'à un récepteur qui génère un train de cellules correspondant en définitive. Typiquement, un Imux comprend 16 ports de sortie qui peuvent convenir pour un nombre correspondant de liaisons. L'augmentation du nombre de ports entraîne une augmentation de la complexité de la puce, ce qui n'est pas justifié dans tous les cas. Il est souhaitable de disposer d'une puce standardisée au lieu de concevoir spécifiquement la puce pour les différents marchés. Par exemple, une liaison DS3 inclut 28 liaisons TI qui sont multiplexées ensemble. Afin d'envoyer les cellules sur une liaison DS3, ces cellules doivent tout d'abord être divisées parmi les 28 canaux T1 mais il ne s'ensuit pas nécessairement que le groupe IMA sera choisi parmi les 16 premières liaisons. Un Imux à 16 ports classiques ne peut pas convenir pour les 20 liaisons restantes parce qu'un dispositif avec 28 ports augmente grandement la complexité et présente un marché très limité. Un objet de la présente invention consiste à surmonter ces problèmes. RÉSUMÉ DE L'INVENTION Selon la présente invention on propose un dispositif de multiplexeur inverse comprenant un port d'entrée pour recevoir un train de paquets de données, une pluralité de ports de sortie pour une connexion à des liaisons physiques sortantes, des tampons d'émission pour préparer des paquets sortants, un port d'extension pouvant recevoir des paquets depuis lesdits tampons d'émission et les transférer au travers d'un port d'extension correspondant sur un autre multiplexeur inverse identique sur des liaisons de sortie désignées sur l'autre multiplexeur inverse, et un contrôleur pour émettre en sortie les paquets de données sur un groupe de n'importe laquelle desdites liaisons conformément à un protocole de multiplexage inverse, lesdits multiplexeurs pouvant être montés en cascade afin d'augmenter le nombre de liaisons de sortie pouvant être adaptées. Les paquets sont typiquement des cellules ATM bien que l'invention puisse être appliquée à d'autres protocoles de réseau. Une autre application de l'invention consiste à utiliser le système IMA sur des liaisons SHDLSL et HDSL2. Ces liaisons vont être progressivement remplacées par les liaisons en T1 et El. Typiquement, un émetteur et un récepteur complémentaire sont intégrés sur une unique puce afin de constituer un dispositif bidirectionnel. Les ports d'extension sont de préférence connectés suivant la forme d'un anneau qui transporte les données multiplexées par répartition temporelle (TDM) entre deux dispositifs IMA ou plus connectés ensemble selon un agencement de chaînes en marguerite. L'anneau comprend une pluralité de liaisons parallèles ainsi que plusieurs liaisons de commande du fait qu'il est souhaitable que les connexions des ports d'extension sur les tampons de sortie au niveau desquels les données transitent soient parallèles. Un commutateur est de préférence prévu pour déconnecter le port de sortie qui est normalement associé à un tampon d'émission lorsque les paquets qui sortent de ce tampon doivent être envoyés sur une liaison IMA connectée à l'autre dispositif de multiplexeur inverse. On comprendra qu'il est possible de configurer un groupe IMA en utilisant le port d'extension provenant d'un autre dispositif similaire. Un avantage important de ce dispositif apparaît lorsqu'il termine une ou plusieurs liaisons DS3. Les liaisons DS1 qui sont démultiplexées à partir de la liaison DS3 peuvent être physiquement connectées à différents dispositifs IMA. Lorsqu'on utilise le port d'extension, une quelconque liaison DS1 (parmi un quelconque dispositif IMA, jusqu'à 6 dispositifs) peut constituer un élément d'un groupe IMA sur l'un quelconque des 16 dispositifs IMA. Ceci est obtenu sans une quelconque limitation au niveau de l'incrémentation IMA courante. La spécification pleine IMA est encore supportée avec le mode de cadencement d'horloge CTC et ITC. Sans le port d'extension, un commutateur en TDM externe qui termine 28 liaisons DS1 ou plus devra être requis tandis qu'il se produira une limitation au niveau du mode de cadencement. Le mode CTC sera le seul mode qui pourra être utilisé. En outre, aucun travail d'adaptation au niveau du DS1 n'est nécessaire puisque le dispositif permet la connexion d'une quelconque liaison DS1 sur un quelconque groupe IMA et aucun circuit externe n'est nécessaire. La limite sur le nombre de dispositifs connectés à l'anneau à chaînes en marguerite est normalement de 6 et le nombre des connexions externes qui peuvent être adressées est limité à un total de 32. Une liaison DS1 qui est connectée à un groupe IMA sur puce ne doit consommer aucune des 32 adresses sur l'anneau parce qu'elle ne doit pas passer par l'anneau du fait qu'elle passe directement depuis le tampon d'émission jusqu'au port de sortie. BRÈVE DESCRIPTION DES DESSINS L'invention sera maintenant décrite plus en détail au travers d'un exemple seulement, par report aux dessins annexés parmi lesquels: la figure 1 est un schéma fonctionnel d'un émetteur selon le mode IMA; la figure 2 est un schéma fonctionnel d'un récepteur selon le mode IMA; la figure 3 représente un registre d'adresse en anneau; la figure 4 représente une série de dispositifs connectés ensemble par l'intermédiaire de leurs ports d'extension; et la figure 5 est un schéma fonctionnel d'un contrôleur en anneau. DESCRIPTION DES MODES DE RÉALISATION PREFERÉS Par report maintenant à la figure 1, I'émetteur IMA qui peut également fonctionner selon le mode UNI, c'est-à-dire avec un train de cellules qui est assigné à une unique liaison, comprend une interface de niveau 2 Utopia 10 pour recevoir un train de cellules. ATM depuis un dispositif de couche ATM tel qu'un commutateur ATM (non représenté). L'émetteur est normalement intégré sur une unique puce avec le récepteur, comme représenté sur la figure 2. Un générateur de débit de cellules de données IMA (multiplexeur inverse pour ATM) 12 commande le flux des cellules au travers d'un bloc de commande de cellules 14 dans des tampons d'émission FIFO (premier entré premier sorti) 16 connectés par l'intermédiaire de modificateurs de cellules ICP et de blocs de mélange de cellules 18, ainsi que des connexions parallèles 20 sur des convertisseurs parallèle- série 22 qui alimentent les ports de sortie pour la connexion sur des liaisons respectives 24. Les tampons d'émission FIFO 16 servent de tampons TX UTOPIA FIFO lorsque la liaison est configurée selon le mode UNI (c'est-à-dire sans l'utilisation d'une caractéristique de multiplexage inverse) et ils servent de tampons FIFO à liaison TX lorsque le dispositif est configuré selon le mode IMA. Le dispositif est sous la commande générale d'un microprocesseur au travers d'une interface 26. Un contrôleur 28 constitue le planificateur à tour de rôle et la sélection FIFO ainsi qu'un conformeur adaptatif pour effectuer un multiplexage inverse sur les cellules sortantes au travers des blocs 18 et des connexions 20 sur les liaisons sortantes 24 après une conversion parallèle-série au niveau des blocs 22. Dans le mode UNI, c'est-à-dire sans multiplexage inverse actif, les cellules entrantes passent par les FIFO de liaisons 16 (liaison 0 à liaison 15) et sortent au travers des unités associées 18 connectées directement aux ports de sortie respectifs 22. Dans le mode IMA, les cellules entrantes passent tout d'abord sur les FIFO de groupes 16 (groupe 0 à groupe 7) à partir desquels elles sont placées dans les FIFO de liaisons (liaison 0 à liaison 15) à l'aide du planificateur à tour de rôle 28 pour une transmission sur les liaisons qui forment les groupes IMA. Le dispositif décrit ici fonctionne d'une manière classique conformément aux spécifications du forum ATM, excepté le fait que les FIFO de liaisons peuvent maintenant être associés à des liaisons physiques présentes sur un dispositif différent. Conformément aux principes de l'invention, les sorties des blocs 18 peuvent être détournées au travers des connexions parallèles 29 et de l'anneau 30 sur des liaisons associées à un dispositif séparé mais similaire monté en cascade avec le présent dispositif. L'anneau 30 est constitué par 8 liaisons qui transportent les données parallèles ainsi que par un certain nombre de liaisons de commande additionnelles qui transportent des signaux de commande entre les différents dispositifs. Celui-ci agit ainsi en tant qu'interface afin d'interconnecter deux dispositifs similaires ou plus et il permet à des liaisons connectées sur un autre dispositif de former une partie d'un groupe IMA avec des liaisons physiques sur le premier dispositif. Chaque dispositif comprend un port d'extension de commande en anneau 33 connecté selon un agencement de chaînes en marguerite. Des commutateurs 31 rompent la connexion entre les ports 22 et les blocs 18 lorsque les cellules doivent être détournées sur une liaison rattachée à un autre dispositif au travers de l'anneau 30. Ainsi, par exemple une cellule qui quitte la première unité 18a doit être détournée depuis la liaison 0 sur la liaison sélectionnée dans le dispositif monté en cascade connecté à l'anneau 30 au travers du port d'extension 33. Le circuit de réception est représenté sur la figure 2. Des liaisons entrantes DS1 sont connectées à des convertisseurs série-parallèle 40, à des blocs de définition de cellule 42, à des blocs de traitement ICP 44, à des machines d'états de cadre IMA 46 et à un contrôleur de RAM 48. Les blocs de traitement de cellule ICP sont connectés à des registres d'information de liaison 50 et à un tampon 52 qui stocke les cellules ICP comprenant les changements. Ces blocs sont connectés par l'intermédiaire d'une interface de microprocesseur 54 au microprocesseur de commande (non représenté). Le contrôleur de RAM 48 est connecté à une RAM 56, à un bloc de récupération de débit 58, à un planificateur RX 60 et à une interface UTOPIA 62. Cette interface émet en sortie un train de cellules ATM correspondant au train d'entrée. Le fonctionnement du circuit de réception décrit ici est classique pour un récepteur IMA. D'une manière similaire à celle de l'émetteur, les liaisons 62 entre les convertisseurs série-parallèle 40 et leurs blocs de définition de cellule correspondants 42 peuvent être rompues par des commutateurs 64 qui permettent aux cellules entrantes d'être aiguillées dans un dispositif en cascade similaire au travers de l'anneau commun 30. Par exemple, la liaison supérieure DST(0) peut constituer une partie d'un groupe IMA avec des liaisons depuis un dispositif en cascade similaire (non représenté). Selon une variante, des cellules arrivant sur une liaison, à savoir une liaison DST(3) d'un dispositif similaire peuvent être aiguillées au travers de l'anneau 30 sur le bloc de définition de cellules 42 pour la liaison DST(0) à la place des cellules qui arrivent normalement sur cette liaison. Nous allons voir comment le dispositif peut être mis en cascade avec d'autres dispositifs identiques au travers de l'anneau afin de permettre à des groupes IMA d'être formés par des liaisons connectées à différents dispositifs. Ceci augmente le nombre total de liaisons N à partir desquelles un groupe IMA particulier constitué par n liaisons peut être formé, dans lequel n quelconque commutateur. La figure 4 représente trois dispositifs IMA 100 connectés ensemble dans un anneau 30 au moyen de leurs ports d'extension respectifs 33. Chaque port d'extension comprend un côté d'émission et un côté de réception pour respectivement émettre des données et recevoir des données depuis l'anneau 30. La figure 5 représente le port d'extension 33 plus en détail. Un registre d'adresse d'anneau 70 qui est représenté plus en détail sur la figure 3 est associé à chaque bloc de modificateur de cellule ICP 18 et il stocke l'adresse de la liaison physique sortante. Si celle-ci est la liaison 24 connectée directement au bloc de modificateur de cellule ICP 18, des bits de validation sont établis et ils font en sorte qu'un contrôleur de connexion directe ferme le commutateur 31 afin de passer l'octet de sortie directement sur la liaison physique associée. Si l'adresse correspond à une liaison sur un autre dispositif, le commutateur 31 est ouvert et l'octet Tx est assemblé selon un message dans l'assembleur de message 84 pour une émission sur l'anneau 30. Le message est tout d'abord passé dans la FIFO Tx 86 puis dans le pilote d'anneau 88, ce qui place physiquement le message sur l'anneau 30. L'octet Rx entré sur l'assembleur de message 84 provient d'un convertisseur série-parallèle 40 sur le côté de réception du dispositif. Si l'octet reçu est destiné à être directement connecté au bloc de définition de cellule 42, le contrôleur de connexion directe ferme le commutateur 64. Si la liaison entrante est associée à un groupe IMA sur une autre puce, I'octet Rx reçu est passé au travers de l'assembleur de message 84, lequel ajoute l'adresse de la liaison de destination, et il est passé au travers de la FIFO d'émission 86 et du pilote d'anneau 88 pour une transmission sur le dispositif approprié sur l'anneau 30. Les octets extraits de l'anneau 30 sont reçus dans le récepteur d'anneau 90 et sont passés sur le comparateur d'adresse 92 dans lequel ils sont comparés avec les adresses stockées dans le registre d'adresses 94. Si un message arrivant contient un octet destiné au dispositif, il est émis en sortie depuis le comparateur 92 soit en tant qu'octet émis Tx soit en tant qu'octet reçu Rx. S'il est un octet émis Tx, il est passé sur le port de sortie approprié. S'il est un octet reçu Rx, il est passé sur le bloc de définition de cellule approprié 42 de la partie de réception du dispositif. Le port d'extension 33 est sous la commande générale du contrôleur d'anneau 94 qui renvoie automatiquement les messages non destinés au dispositif sur la FIFO d'émission 86 pour une émission en sortie sur l'anneau 30. Un seul dispositif IMA est désigné en tant que maître et la commande maître d'anneau 94 pour ce dispositif comprend la fonction additionnelle de mise à l'écart des messages redondants qui ont cheminé au travers de l'anneau. Avant de renvoyer les messages, le dispositif du maître comprend la fonction additionnelle de vérification pour voir si oui ou non ils doivent être mis à l'écart. Lorsque deux dispositifs ou plus sont montés en cascade ensemble, ils sont tout d'abord connectés selon un agencement en chaînes en marguerite au travers de leurs ports d'extension 33. Un seul dispositif doit être configuré en tant que maître d'anneau. Ceci est obtenu en effectuant une écriture dans un registre de commande. A chaque bloc de modificateur de cellule TX 18 et à chaque bloc de définition de cellule RX 50 destinés à faire partie d'un groupe IMA, est assignée une adresse d'anneau qui est dans la plage de 0 à 31. La même adresse d'anneau est utilisée pour à la fois le bloc de modificateur de cellule TX 18 et le bloc de définition de cellule RX associé 50, mais la même adresse ne pourrait pas être utilisée pour plus d'une paire bloc de modificateur de cellule TX 18 / bloc de définition de cellule RX 50. De la même façon, à chaque port TX 22 et chaque port RX 40 est également assigné une adresse d'anneau commune, mais la même adresse ne pourrait pas être utilisée pour plus d'une paire port TX 22 / port RX40. Lorsque le paquet sortant doit être aiguillé au travers de l'anneau , aux ports TX et RX appairés, est assignée la même adresse. La connexion est réalisée en faisant correspondre l'adresse d'anneau du bloc de modificateur de cellule TX 18 et celle du port TX 22 et en faisant correspondre l'adresse du port RX 40 et celle du bloc de définition de cellule RX 50. Il y a 16 registres pour assigner une adresse d'anneau à la paire modificateur de cellule/définition de cellule (18/42) et plusieurs bits additionnels dans le registre de commande. L'anneau 30 peut fonctionner à la vitesse d'horloge système ou à la moitié de la fréquence de l'horloge système. Dans ce dernier cas, seulement 16 ports peuvent être aiguillés au travers du port d'extension. Bien que les ports TX et RX 22, 40 ainsi que le bloc de modificateur de cellule TX et le bloc de définition de cellule RX 42 soient appairés, il est toujours possible de supporter le mode asymétrique pour un groupe IMA (dans lequel les nombres de liaisons TX et RX peuvent être différents). Dans ce cas, le logiciel ne valide pas soit le port TX 22, soit le port RX 40. Il est possible d'employer un mode de commutation plus perfectionné dans lequel plus d'un canal fractionnel T1/E1 est intégré de façon interne dans un port sélectionné. Ceci permet le multiplexage de multiples canaux selon une seule liaison TDM, ce qui supprime l'utilisation d'un commutateur externe. Le registre d'adresse d'anneau 70, comme représenté sur la figure 3, est un registre à 16 bits. Les bits 12 à 8 du registre définissent l'adresse d'anneau du bloc de modificateur de cellule TX 18/bloc RX 50. Les bits 4 à 0 définissent l'adresse d'anneau TX/RX. Les bits 15 et 7 sont des bits de validation qui définissent si la connexion d'anneau est validée pour le port TX/RX ou si la connexion directe interne par défaut doit être utilisée. Lorsque les bits 15 et 7 sont à 0, la connexion normale entre le bloc de modificateur de cellule et le port Tx 22 ainsi qu'entre le port Tx et le bloc de définition de cellule 42 est établie. Une connexion d'anneau peut être établie sur un autre port qui est sur le même dispositif mais qui n'est pas directement connecté au bloc de modificateur de cellule 18. Dans ce cas, les données sont transportées sur l'anneau 30 pour faire en sorte que le port de destination soit sur le même dispositif. Les paquets de données sont transportés sur l'anneau 30 sous la forme de messages sur deux octets, comme représenté dans le tableau 1 qui suit. Le premier octet contient l'adresse dans les 5 bits inférieurs (bits 0 à 4). Les deux bits supérieurs sont utilisés pour définir le type de message, comme défini dans le tableau qui suit. Le bit 5 est utilisé en tant que bit de maintenance, lequel est commandé par la commande maître d'anneau 94 du dispositif qui est défini comme étant le maître d'anneau. Pour chaque message entrant dans le dispositif d'anneau maître, si ce bit est établi à 1, le dispositif remplace le type de message par un message vide. Le comptage d'un certain nombre de survenues de bits d'état indique un problème. Lorsque le bit est à 0 dans le message qui entre dans le dispositif maître d'anneau, il est établi à 1 et le reste du message n'est pas altéré. S'il traverse l'anneau sans être adressé, il est mis à l'écart lorsqu'il retourne au maître d'anneau. Le second octet est un octet de données faisant partie d'un paquet de données, typiquement une cellule ATM, qui doit être transmis sur une liaison. Dans ce cas, 53 messages sont nécessaires pour transférer une cellule sur une liaison connectée à un dispositif différent. TABLEAU 1 types de messages Bits 7; 6 Type de message 00 Message vide 01 Demande d'un octet 10 Octet reçu 11 Octet non transmis Dans le mode UNI dans lequel on n'emploie pas l'option multiplexage inverse, une liaison DS1 par exemple peut être terminée dans n'importe lequel des dispositifs montés en cascade sans traverser I'anneau 30. Dans une autre application, un unique dispositif IMA à 16 ports doit pouvoir supporter n x 64 fenêtres temporelles pour être utilisé avec les lignes SHDSL et HDSL2. Typiquement, à un débit de trame de 8 kHz, le nombre de fenêtres temporelles peut être programmé de 1 à 32 selon des pas d'une fenêtre temporelle, puis selon des multiples de 32 fenêtres temporelles de 32 à 28 fenêtres temporelles par trame. On appréciera que le dispositif décrit permet à un nombre de liaisons physiques supérieur au nombre de ports sur un quelconque dispositif physique d'être formées selon un groupe IMA en mettant en cascade des dispositifs identiques ensemble sans avoir besoin d'un circuit externe complexe. Dans le même temps, la structure interne du dispositif reste standard. REVENDICATIONS 1. Dispositif de multiplexeur inverse, caractérisé en ce qu'il comprend un port d'entrée pour recevoir un train de paquets de données, une pluralité de ports de sortie (22) pour une connexion à des liaisons physiques sortantes, des tampons d'émission (16) pour préparer des paquets sortants, un port d'extension (33) pouvant recevoir des paquets depuis lesdits tampons d'émission et les transférer au travers d'un port d'extension correspondant sur un autre multiplexeur inverse identique sur des liaisons de sortie désignées sur l'autre multiplexeur inverse, et un contrôleur (14) pour émettre en sortie les paquets de données sur un groupe de n'importe laquelle desdites liaisons conformément à un protocole de multiplexage inverse, lesdits multiplexeurs pouvant être montés en cascade afin d'augmenter le nombre de liaisons de sortie pouvant être adaptées. 2. Dispositif de multiplexeur inverse selon la revendication 1, caractérisé en ce que ledit port d'extension (33) est connecté entre lesdits tampons d'émission (16) et ledit port de sortie associé (22). 3. Multiplexeur inverse selon la revendication 2, caractérisé en ce qu'il comprend en outre des connexions qui connectent normalement lesdits ports de sortie (22) avec leurs tampons d'émission associés (16) respectifs, et des commutateurs (31) dans lesdites connexions pour dévier des paquets à la commande au travers dudit port d'extension sur des liaisons de sortie sur ledit autre dispositif. 4. Multiplexeur inverse selon la revendication 3, caractérisé en ce que ledit port d'extension est connectable dans un anneau parallèle (30). 5. Multiplexeur inverse selon la revendication 4, caractérisé en ce que ledit anneau parallèle (30) transporte des messages de commande entre lesdits dispositifs. 6. Multiplexeur inverse selon la revendication 4, caractérisé en ce qu'il comprend en outre des registres d'adresses pour stocker les adresses sur ledit anneau (30) des tampons (16) et des ports de sortie (22) connectés au bus. 7. Multiplexeur inverse selon la revendication 6, caractérisé en ce que ledit anneau (30) comprend un port de commande qui est commun aux directions d'émission et de réception. 8. Multiplexeur inverse selon la revendication 1, caractérisé en ce qu'il comprend en outre une pluralité de ports d'entrée pour recevoir des trains de paquets depuis une pluralité de liaisons physiques, des tampons de réception (16) pour recevoir des paquets arrivants sur lesdites liaisons physiques, un port de sortie (22) pour émettre en sortie un unique train de paquets reçu sur lesdites liaisons physiques et ledit port d'extension étant également connecté entre lesdits ports d'entrée et lesdits tampons de réception (16) de façon à permettre à des paquets arrivants sur une liaison physique connectée au même dispositif d'être déviée sur l'un desdits tampons de réception. 9. Multiplexeur inverse selon la revendication 4, caractérisé en ce que chaque dit port d'extension comprend un assembleur de messages (84) pour assembler des octets sortants selon des messages avec une adresse contenant l'adresse de destination, et un comparateur d'adresse (92) pour extraire des octets arrivants destinés au dispositif. 10. Multiplexeur inverse selon la revendication 9, caractérisé en ce que le port d'extension comprend en outre un contrôleur d'anneau maître (94) pour permettre au dispositif d'agir en tant que maître et pour commander le fonctionnement global de l'anneau. 11. Procédé de multiplexage inverse d'un train de paquets de données, caractérisé en ce qu'il comprend les étapes de: fourniture d'au moins deux dispositifs de multiplexeur inverse identiques, chaque dit dispositif de multiplexeur inverse comprenant un port d'entrée pour recevoir un train de paquets de données, une pluralité de ports de sortie pour une connexion à des liaisons physiques sortantes, des tampons d'émission pour préparer des paquets sortants et un port d'extension pouvant recevoir des paquets depuis lesdits tampons d'émission et les transférer au travers d'un port d'extension correspondant sur un autre multiplexeur inverse identique sur des liaisons de sortie désignées sur l'autre multiplexeur inverse; réception d'un train de paquets de données sur l'entrée de l'un desdits dispositifs de multiplexeur inverse formant un maître; formation d'un groupe de multiplexage inverse comprenant des liaisons physiques connectées à au moins un autre dit dispositif; et émission desdits paquets reçus sur lesdites liaisons physiques formant le groupe de multiplexage inverse conformément à un protocole de multiplexage inverse en passant lesdits paquets assignés aux liaisons sur ledit autre dispositif au travers dudit port d'extension. 12. Procédé selon la revendication 11, caractérisé en ce que lesdits paquets sont passés sur l'autre dispositif sur un anneau parallèle. 13. Procédé selon la revendication 12, caractérisé en ce que ledit anneau parallèle est commandé depuis un port d'extension commun. 14. Procédé selon la revendication 13, caractérisé en ce que ledit anneau parallèle transporte des messages de commande entre les dispositifs connectés. 15. Procédé selon la revendication 14, caractérisé en ce que ledit message de commande comprend un octet de données et un octet de commande. 16. Procédé selon la revendication 15, caractérisé en ce que ledit octet de commande inclut l'adresse de destination pour l'octet de données. 17. Procédé selon la revendication 16, caractérisé en ce que ledit port d'extension extrait des octets arrivants desdits messages de commande lorsque l'adresse de destination correspond à une adresse sur le dispositif et passe l'octet extrait sur le port de sortie approprié du bloc de délinéation respectivement pour les octets d'émission et de réception. 18. Procédé selon la revendication 17, caractérisé en ce que ledit port d'extension commande un commutateur qui connecte les tampons d'émission aux ports de sortie associés sur le même dispositif.