Brevet FR2790141A1 — publié le 20000825

CIRCUIT INTEGRE DE FAIBLE ENCOMBREMENT La présente invention concerne un circuit intégré comprenant une plaquette de silicium, des composants électroniques intégrés sur la plaquette de silicium, et des moyens de connexion permettant de souder des fils métalliques sur la plaquette de silicium. La présente invention concerne également un micromodule de carte à puce ou carte à mémoire, comprenant un tel circuit intégré. Les figures 1A, lB, 1C sont des vues de dessus, de dessous et en coupe d'un micromodule électronique classique 1 pour carte à mémoire, comprenant essentiellement un support 10 et un circuit intégré 20. Le support 10 est constitué par une plaquette 11 électriquement isolante pourvue sur sa face avant de plages de contact 12, ici huit plages 12-1 à 12-8 et une plage centrale 12-9. Le circuit intégré 20, en forme de plaquette de silicium, est collé sur la face arrière de la plage centrale 12-9 grâce à un orifice 13 prévu dans la plaquette isolante 11. Le circuit intégré 20 est connecté aux plages de contact 12-1 à 12-8 par des fils métalliques 14 ayant une extrémité soudée sur des plages métallisées du circuit intégré 20, et l'autre extrémité soudée au dos des plages de contact 12 grâce à des orifices 15 pratiqués dans la plaquette isolante 10. Le circuit intégré 20 et les fils métalliques 14 sont enrobés dans une résine de protection 16. L'ensemble est prêt à être incorporé dans une carte plastique pour former une carte à puce. Malgré les progrès technologiques réalisés ces dernières années dans le domaine de l'intégration des composants électroniques, un tel micromodule 1 présente une 2 2790141 épaisseur qui n'est pas négligeable au regard de celle d'une carte plastique. Ainsi, classiquement, le support 10 (plaquette 11 et plages de contact 12) présente une épaisseur de l'ordre de 160 micromètres, le circuit intégré 20 présente une épaisseur de l'ordre de 180 micromètres après abrasion de sa face arrière et les fils de câblage 14 forment des boucles qui s'étendent au-dessus de la plaquette sur une hauteur de l'ordre de 140 micromètres. Enfin, la résine d'enrobage 16 ajoute à l'ensemble une épaisseur de l'ordre de 30 à 50 micromètres. Au total, l'épaisseur du micromodule 1 est de l'ordre de 500 à 550 micromètres alors qu'une carte plastique pour carte à puce ou carte à mémoire présente une épaisseur de l'ordre de 750 micromètres. De façon générale, il est souhaitable de réduire l'épaisseur des micromodules électroniques afin de faciliter leur insertion dans des cartes plastique et d'améliorer la planéité des cartes. Toutefois, l'abrasion de la plaquette de silicium d'un circuit intégré ne peut être poursuivie au-delà d'un seuil o la plaquette devient fragile et cassante. De même, les plages de contact d'un micromodule doivent présenter une épaisseur minimale afin de résister à l'usure mécanique engendrée par leur frottement contre les connecteurs des lecteurs de cartes à puce. Ainsi, la présente invention a pour objectif de prévoir un moyen permettant de réduire l'épaisseur d'un micromodule électronique sans nécessairement réduire l'épaisseur de la plaquette de silicium ni celle des plages de contact au delà des limites imposées par les contraintes technologiques. Plus particulièrement, l'objectif de la présente invention est de prévoir un circuit intégré qui soit d'un encombrement plus faible qu'un circuit intégré classique lorsqu'il est connecté à un support par l'intermédiaire de fils métalliques. 3 2790141 Cet objectif est atteint par la prévision d'un circuit intégré du type cité ci-dessus, dans lequel les moyens de connexion du circuit intégré comprennent des cuvettes métallisées pratiquées à la surface de la plaquette de silicium, offrant des points de soudure de fils métalliques se trouvant en dessous du plan de la surface de la plaquette de silicium. De préférence, les cuvettes présentent une profondeur de l'ordre de 40 à 120 micromètres. Elles peuvent présenter un fond plat ou comporter des parois qui se rejoignent au fond des cuvettes. Selon un mode de réalisation, les cuvettes sont pratiquées par gravure chimique isotrope et comprennent quatre parois formant un angle de l'ordre de 58 relativement à la surface de la plaquette. La présente invention concerne également un micromodule électronique, comprenant un circuit intégré selon l'invention, fixé sur un support et connecté au support par des fils de câblage soudés ultrasoniquement au fond des cuvettes. La présente invention concerne également tout objet portatif électronique comprenant un tel micromodule électronique. La présente invention concerne également un procédé de fabrication d'un circuit intégré sur une plaquette de silicium monocristallin, comprenant une étape préliminaire de gravure d'une pluralité de cuvettes sur une face de la plaquette de silicium, au moyen d'un agent de gravure chimique et par l'intermédiaire d'un masque de gravure, l'étape de gravure étant réalisée avant l'implantation des composants électroniques sur la plaquette de silicium, et une étape de métallisation des cuvettes, intervenant après l'implantation des composants électroniques ou au cours d'une étape d'implantation d'éléments métalliques des composant électroniques. Selon un mode de réalisation, les cuvettes sont gravées au moyen d'une solution de potasse. Le masque de 4 2790141 gravure comprend une couche d'un premier matériau pouvant être retiré chimiquement sans attaquer la plaquette de silicium, et une couche d'un second matériau susceptible de résister à une solution de potasse. Ces caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante d'un exemple de circuit intégré selon l'invention et d'un procédé de fabrication selon l'invention d'un tel circuit intégré, en relation avec les figures jointes parmi lesquelles: - les figures 1A, lB, 1C précédemment décrites représentent respectivement par une vue de dessus, une vue de dessous et une vue en coupe un micromodule électronique classique, - la figure 2 est une vue partielle en coupe du micromodule de la figure 1, - la figure 3 est une vue partielle en coupe d'un micromodule électronique comprenant un circuit intégré selon l'invention, - les figures 4A à 4E illustrent des étapes de fabrication d'un circuit intégré selon l'invention, - la figure 5 est une vue en coupe d'une cuvette selon l'invention, et - les figures 6, 7 représentent des fils métalliques soudés dans des cuvettes selon l'invention. La figure 2 est une vue agrandie de la figure 1C représentant plus en détail la connexion du circuit intégré à une plage contact 12 du micromodule 1. On voit tout d'abord que le circuit intégré 20 est constitué par une plaquette de silicium 21 à la surface de laquelle est implantée une zone active 22 et des plages de connexion métallisées 23. Un plus fort grossissement de la zone active 22, qui constitue le circuit intégré proprement dit, ferait apparaître des centaines voire des milliers de composants intégrés réalisés en diverses étapes d'implantation de dopants (bore, arsenic, phosphore) et de dépôt de couches d'oxyde, de silicium polycristallin, de métal... Les plages métallisées 23 sont reliées à la zone 2790141 active 22 par des pistes métalliques 24. La surface du circuit intégré 20 est recouverte par une couche de protection 25, par exemple en verre, à l'exception des plages métallisées 23 qui sont connectées aux plages de contact 12 du micromodule 1 par les fils métalliques 14 déjà décrits, d'un diamètre de l'ordre de 15 à 25 micromètres, comprenant des extrémités 14-1, 14-2 soudées ultrasoniquement. Comme on l'a noté au préambule, les fils 14 forment des boucles qui s'étendent au-dessus de la surface de la plaquette 21 et occupent, statistiquement, un gabarit moyen G1 représenté en traits pointillés sur la figure 2. La forme en boucle des fils 14, définissant le gabarit G1, est imposée par des contraintes de fiabilité du câblage ultrasonique. Rappelons que le câblage ultrasonique est réalisé au moyen d'un outil vibrant mû par un transducteur ultrasonique, dans lequel est insérée l'extrémité d'un fil enroulé autour d'une bobine. Entre le soudage du fil sur une plage de contact 12 et son soudage sur une plage de connexion 23 (ou vice- versa), une longueur suffisante de fil doit être déroulée afin que le fil ne se plie pas et ne subisse pas de contraintes mécaniques qui pourraient briser ou décoller le pied de la première soudure 14-1 (ou 14-2). La figure 3 représente, par une vue en coupe, un micromodule 40 comprenant un circuit intégré 30 selon l'invention. Le circuit intégré 30, comprenant comme le précédent une plaquette de silicium 31 et une zone active 32, comporte des plages de connexion 33 se trouvant au fond de cuvettes 34 de profondeur D, pratiquées à la surface de la plaquette 31. Les cuvettes 34 sont recouvertes par une couche métallique 35 qui se prolonge à la surface de la plaquette 31 pour former des pistes conductrices 36 conduisant à la zone active 32. La soudure 14-2 du fil 14 se trouve ainsi en dessous de la surface de la plaquette 31, et le gabarit moyen G2 des fils de câblage 14 est diminué d'une hauteur D par rapport au gabarit G1 de la figure 2. 6 2790141 Ainsi, la prévision de plages de connexion 33 se trouvant en retrait par rapport à la surface de la plaquette de silicium 31 permet de diminuer proportionnellement la hauteur moyenne des fils tout en respectant les règles du câblage ultrasonique, au bénéfice de l'épaisseur totale du micromodule 40. Après dépôt de la résine de protection (non représentée) le micromodule 40 présente, par rapport au micromodule 1 de la figure 2, une différence d'épaisseur sensiblement égale à la profondeur D des cuvettes 34. Cette profondeur D est de préférence de l'ordre de 40 à 120 micromètres pour une plaquette d'une épaisseur de l'ordre de 150 à 200 micromètres. On décrira maintenant en relation avec les figures 4A à 4E un procédé permettant de réaliser de façon simple et peu coûteuse les cuvettes selon l'invention. De façon générale, l'idée de l'invention est de réaliser les cuvettes sur une plaquette vierge de silicium monocristallin avant l'implantation de composants électroniques, sans altérer la surface de la plaquette. Comme illustré par la figure 4A, on commence par déposer successivement sur les deux faces d'une plaquette de silicium 50 une fine couche 51 d'oxyde de silicium SiO2 et une fine couche 52 de nitrure, par exemple du nitrure de silicium Si3N4. La couche d'oxyde 51 est déposée de façon classique dans un four "hydrox" prévu pour faire croître de l'oxyde et la couche de nitrure 52 est déposée dans un four LPCVD ("Low Pressure Chemical Vapor Deposition"). La plaquette 50 est classiquement d'une épaisseur de l'ordre de 650 micromètres. La couche d'oxyde 51 est d'une épaisseur de l'ordre de 900 À (0,09 micromètre) et la couche de nitrure 52 d'une épaisseur de 1600 À (0,16 micromètre). Au cours d'une étape illustrée par la figure 4B, on dépose à la surface de la plaquette 50 un masque de résine photosensible 53 comportant des ouvertures 54 dans des régions o des cuvettes doivent être réalisées. La couche de nitrure 52 se trouvant en regard des ouvertures 54 est 7 2790141 ensuite attaquée au moyen d'un agent de gravure "Ai", par exemple un plasma froid CF4 (gravure mécanique) ou une solution d'acide orthophosphorique H3P04 (gravure chimique). La couche d'oxyde 51 est ensuite attaquée au moyen d'un agent de gravure "Bi", par exemple un plasma froid ou une solution d'acide fluorhydrique ou de fluorure d'ammonium. Comme illustré sur la figure 4C, le masque de résine 53 est ensuite dissout ou retiré avec un plasma 02. La plaquette 50 se trouve pourvue d'un masque de gravure constitué par les couches d'oxyde 51 et de nitrure 52, présentant des ouvertures 55 aux endroits o se trouvaient les ouvertures 54 du masque de résine. La plaquette 50 est ensuite plongée dans une solution comprenant un agent de gravure "C" attaquant le silicium monocristallin 50 sans attaquer le nitrure 52, faisant apparaître des cuvettes 56. Cette solution est de préférence une solution de potasse KOH, par exemple de concentration 6N, portée à une température de l'ordre de 80 C, susceptible de contenir un agent accélérateur de gravure. A titre d'exemple, une solution de potasse 6N à une température de 80 C permet de graver le silicium monocristallin avec une vitesse de l'ordre de 1,6 micromètre par minute et une sélectivité supérieure à 1/23000 relativement à la couche de nitrure 52. Ainsi, la gravure d'une cuvette 56 d'une profondeur de micromètres est réalisée en une heure environ et entraîne une gravure de la couche de nitrure 52 de l'ordre de 43 A, négligeable au regard de l'épaisseur totale de la couche 52. Les cuvettes 56 étant réalisées, on retire la couche de nitrure 52 au moyen d'un agent de gravure "A2" susceptible d'attaquer le silicium des cuvettes 56 bien que cela ne soit pas souhaité. L'agent "A2" est par exemple un plasma froid ou une solution d'acide orthophosphorique. Comme il est techniquement difficile d'arrêter le processus au moment précis o le dernier atome de la couche de nitrure 52 est dissout, la couche d'oxyde 51 protège la 8 2790141 plaquette de silicium 50. La couche d'oxyde 51 est ensuite retirée, de préférence au moyen d'un agent de gravure chimique "B2" n'attaquant pas le silicium monocristallin, par exemple de l'acide fluorhydrique. Ces étapes selon l'invention étant terminées, on dispose d'une plaquette de silicium vierge 50 pourvue de cuvettes 56 destinées à former des zones de connexion de circuits intégrés. Comme représenté par des traits pointillés sur la figure 4D, il est clair que les cuvettes 56 ont été attaquées par l'agent de gravure "A2" au cours du retrait de la couche de nitrure 52 et présentent une profondeur supérieure à celle créée par la potasse. Toutefois, l'effet de surgravure est négligeable vu la finesse de la couche de nitrure 52 et le faible temps que nécessite son retrait. On réalise ensuite collectivement divers circuits intégrés sur la plaquette 50, par implantation/diffusion de dopants et dépôt de couches d'oxyde, de silicium polycristallin... Ces étapes sont en soi classiques et ne seront pas décrites ici dans un souci de simplicité. La présence des cuvettes 56 n'implique aucune modification des masques de gravure et de diffusion. Au terme du processus, comme illustré par la figure 4E, la plaquette 50 présente des zones actives 60 o sont implantés des composants électroniques, accessibles par l'intermédiaire de pistes conductrices 61. L'ensemble est recouvert par une couche de protection 62 qui est supprimée par gravure au plasma aux endroits o se trouvent les cuvettes 56. En pratique, la métallisation des cuvettes 56 peut être faite au cours de la fabrication des circuits intégrés, lors des étapes de dépôt et de gravure de la couche de métal constituant les pistes conductrices 61. Ainsi, sur la figure 4E, la couche métallique 63 qui recouvre la cuvette 56 est la même que celle qui forme les pistes conductrices 61. La couche 63 se prolonge sans discontinuité depuis l'intérieur des cuvettes 56 jusqu'à la surface de la plaquette 50, et présente une épaisseur de 9 2790141 l'ordre de 6000 A (0,6 micromètre), négligeable au regard de la profondeur des cuvettes 56. Enfin, une dernière étape classique avant la découpe de la plaquette 50 en circuits intégrés individuels consiste à amincir la plaquette 50 par abrasion de sa face arrière ("backlap"), jusqu'à obtenir une épaisseur de l'ordre de 150 à 180 micromètres. Dans le procédé qui vient d'être décrit, la potasse attaque le silicium de façon isotrope, c'est-à-dire selon l'orientation des atomes du réseau cristallin (1,0,0). Ainsi, comme représenté sur la figure 5, les cuvettes 56 présentent quatre parois 57 inclinées d'environ 58 relativement à la surface de la plaquette 50. Cet aspect de l'invention facilite la soudure des fils au fond des cuvettes 56 et leur émergence des cuvettes 56. De façon générale, la forme d'une cuvette 56 selon l'invention est donnée par la relation suivante: (1) Wb = Wo - 2D cotg(58 ) soit, approximativement: (2) Wb = Wo - 1.25 D dans laquelle D est la profondeur de la cuvette, Wo est l'ouverture ou encombrement de la cuvette (soit sa largeur à la surface de la plaquette de silicium) et Wb est la largeur de la plage de connexion au fond de la cuvette. A partir de cette relation, l'homme de l'art sera en mesure de choisir la forme des cuvettes qu'il souhaite réaliser, en fonction de la surface disponible sur la plaquette de silicium, du nombre de cuvettes à réaliser et de la profondeur D souhaitée. Pour fixer les idées, le tableau ci-après donne diverses valeurs de la largeur Wb de la plage de connexion en fonction de l'ouverture Wo et de la profondeur D d'une cuvette, pour une gamme de valeurs de la profondeur D allant de 40 à 120 micromètres. 2790141 Tableau 1: largeur au fond Wb Profondeur D(pm) 148 156 164 172 180 188 196 11041112 1120 30 20 10 0 - - -_ ___ 40 30 20 10 0 -. - _ Ouver- 100 50 40 30 20 10 0 -.. ture 110 60 50 40 30 20 10 0 Wo 120 70 60 50 40 30 20 10 0 I- - - (ptm) 130 80 70 60 50 40 30 20 10 0 - 90 80 70 60 50 40 30 20 10 0 - 100 90 80 70 60 50 40 30 20 10 0 Ainsi, une cuvette selon l'invention est susceptible de divers modes de réalisation. Pour fixer les idées, la figure 6 représente une cuvette 70 à fond plat, se prêtant bien à la technique de câblage ultrasonique dite "wedge bonding". Dans ce cas, le pied de soudure 71 du fil a une forme sensiblement aplatie qui nécessite pour sa formation une plage de connexion plate, dont la largeur est fonction du diamètre du fil. La figure 7 représente une cuvette 80 à fond étroit (les quatre parois de la cuvette se rejoignant au fond) se prêtant bien à la technique de câblage ultrasonique dite "ball bonding". Dans ce cas, le pied de soudure 81 du fil a la forme d'une boule qui adhère aux parois de la cuvette 80 et ne nécessite pas obligatoirement la prévision d'une cuvette à fond plat. D'autre part, un circuit intégré selon l'invention est susceptible de diverses applications autres que celle décrite plus haut. L'invention permet notamment de réaliser un micromodule de carte à puce sans contact de faible encombrement, comprenant un circuit intégré fixé sur une plaquette de circuit imprimé pourvue sur sa face arrière d'une bobine de cuivre gravée. Comme pour un micromodule à contacts, la diminution de la hauteur des boucles formées par les fils de câblage permet de réduire l'épaisseur totale du micromodule sans contact. De façon générale, la présente invention permet de réaliser tout type de micromodule de faible épaisseur comprenant un circuit intégré monté sur un support dTinterconnexion et connecté au support par des fils métalliques. La présente invention concerne notamment les' objets portatifs électroniques pourvus de tels micromodules, comme les cartes à puce, les étiquettes électroniques, les badges électroniques,... 12 2790141 REVENDICATIONS 1. Circuit intégré (30) comprenant une plaquette de silicium (31), des composants électroniques (32) intégrés sur la plaquette de silicium, et des moyens de connexion permettant de souder des fils métalliques (14) sur la plaquette de silicium, caractérisé en ce que lesdits moyens de connexion comprennent des cuvettes métallisées (34, 56, , 80) pratiquées à la surface de la plaquette de silicium (31, 50), offrant des points de soudure de fils métalliques (14) se trouvant en dessous du plan de la surface de la plaquette de silicium. 2. Circuit intégré selon la revendication 1, dans lequel les cuvettes (34, 56, 70, 80) présentent une profondeur de l'ordre de 40 à 120 micromètres. 3. Circuit intégré selon l'une des revendications 1 et 2, dans lequel les cuvettes (34, 56, 70, 80) sont pratiquées par gravure chimique isotrope et comprennent quatre parois formant un angle de l'ordre 58 relativement à la surface de la plaquette. 4. Circuit intégré selon l'une des revendications 1 à 3, dans lequel les cuvettes (34, 56, 70) présentent un fond plat. 5. Circuit intégré selon l'une des revendications 1 à 3, dans lequel les parois des cuvettes (80) se rejoignent au fond des cuvettes. 6. Circuit intégré selon l'une des revendications 1 à , caractérisé en ce que le fond et les parois des cuvettes sont recouverts par une couche métallique (35, 63) se prolongeant à la surface de la plaquette sous la forme de pistes conductrices (36, 61). 7. Micromodule électronique (40), caractérisé en ce qu'il comprend un circuit intégré (30) selon l'une des revendications 1 à 6, le circuit intégré étant fixé sur un support (10) et connecté au support par des fils de câblage (14) soudés ultrasoniquement au fond des cuvettes (34). 13 2790141 8. Objet portatif électronique, caractérisé en ce qu'il comprend un micromodule électronique selon la revendication 7. 9. Procédé de fabrication d'un circuit intégré sur une plaquette de silicium monocristallin (50), comprenant des étapes d'implantation de composants électroniques sur la plaquette de silicium, caractérisé en ce qu'il comprend: - une étape préliminaire de gravure d'une pluralité de cuvettes (56) sur une face de la plaquette de silicium, au moyen d'un agent de gravure chimique ("C") et par l'intermédiaire d'un masque de gravure (51, 52), ladite étape de gravure étant réalisée avant l'implantation des composants électroniques sur la plaquette de silicium, et - une étape de métallisation (63) des cuvettes, intervenant après l'implantation des composants électroniques ou au cours d'une étape d'implantation d'éléments métalliques (61) des composants électroniques. 10. Procédé selon la revendication 9, caractérisé en ce que les cuvettes (56) sont gravées au moyen d'une solution de potasse. 11. Procédé selon la revendication 10, caractérisé en ce que le masque de gravure comprend une couche (51) d'un premier matériau pouvant être retiré chimiquement sans attaquer la plaquette de silicium, et une couche (52) d'un second matériau susceptible de résister à une solution de potasse. 12. Procédé selon l'une des revendications 10 et 11, caractérisé en ce que le masque de gravure comprend une couche d'oxyde de silicium (51) déposée sur la plaquette de silicium (50) et une couche de nitrure de silicium (52) déposée sur la couche d'oxyde.