Brevet FR2788898A1 — publié le 20000728

La présente invention concerne la consommation en énergie de structures à circuits intégrés telles que des circuits utilisés dans des dispositifs médicaux, particulièrement des dispositifs implantables. Plus particulièrement, la présente invention concerne un dispositif électrique et un procédé permettant d'économiser l'énergie d'alimentation au moyen de la fourniture de différentes tensions d'alimentation pour des circuits analogiques et numériques afin d'obtenir la réduction de la consommation d'énergie. Divers dispositifs nécessitent un fonctionnement avec une faible consommation d'énergie. Par exemple, des dispositifs portatifs de communication nécessitent une telle consommation réduite d'énergie et, en particulier, des dispositifs médicaux implantables exigent des besoins réduits en énergie. En ce qui concerne les dispositifs médicaux implantables, par exemple des dispositifs cardiaques implantables basés sur des microprocesseurs, tels que des stimulateurs cardiaques et des défibrillateurs implantables, ils doivent fonctionner avec une consommation d'énergie plus faible pour accroître la durée de vie de la ou des batteries et la longévité du dispositif. Généralement, de tels dispositifs à faible consommation sont conçus en utilisant la technologie de semiconducteurs complémentaires métal-oxyde (CMOS). La technologie CMOS est utilisée généralement parce qu'une telle technologie a pour caractéristique une consommation d'énergie pratiquement nulle en régime "statique". La consommation d'énergie des circuits CMOS consiste généralement en deux facteurs de consommation d'énergie, à savoir la consommation "dynamique" et la consommation "statique". La consommation statique est due seulement à un courant de fuite, étant donné que le courant de repos de tels circuits est nul. La consommation dynamique est due fondamentalement au courant nécessaire pour charger des capacités internes et externes pendant une commutation, c'est-à-dire la charge et la décharge de telles capacités. Une puissance dynamique (P) est égale à : 1/2CV2DDF, où C est la capacité d'un noeud, F est la fréquence d'horloge ou fréquence de commutation, et VDD est la tension d'alimentation du circuit CMOS. Comme on peut le voir dans la formule de calcul de la puissance dynamique (P), une telle consommation dynamique d'énergie des circuits CMOS est proportionnelle au carré de la tension d'alimentation (VDD). De plus, la puissance dynamique (P) est proportionnelle à la fréquence (F) de commutation ou d'horloge. Compte tenu de la formule de la consommation dynamique d'énergie, il a été classique dans les conceptions de circuits intégrés CMOS de diminuer la tension d'alimentation pour un dispositif complet (par exemple un circuit hybride) ou un circuit intégré (CI), c'est-à-dire de faire fonctionner le circuit à de faibles tensions d'alimentation, afin de réduire la consommation d'énergie pour de telles conceptions. Par exemple, dans le dispositif MEDTRONIC SPECTRAXâ datant de 1979 environ, les circuits intégrés étaient alimentés par un élément lithium-iode (par opposition aux deux éléments utilisés dans l'art antérieur). Ceci réduisait la tension d'alimentation de 5,6 volts à 2,8 volts, réduisant ainsi le courant global. Des tensions qui devaient être supérieures à 2,8 volts étaient produites par un doubleur de tension, ou en variante par une pompe à charge (par exemple les impulsions émises de stimulation cardiaque). De plus, par exemple dans le dispositif MEDTRONIC SYMBIOSâ datant de 1983 environ, les circuits logiques étaient alimentés par un régulateur de tension commandant la tension d'alimentation du circuit intégré à une alimentation "à somme de seuils". Ce régulateur fournissait une alimentation au circuit intégré (c'est-à-dire VDD) de plusieurs centaines de millivolts au-dessus de la somme des seuils de canal N et de canal P des transistors CMOS constituant le circuit intégré. Ce régulateur était à auto-étalonnage par rapport à des écarts de fabrication des seuils des transistors. D'autres dispositifs ont diminué la consommation d'énergie de diverses autres manières. Par exemple, diverses conceptions de dispositifs ont désactivé des sous-ensembles analogiques et/ou désactivé des horloges de sous-ensembles logiques qui n'étaient pas utilisés à des instants particuliers, réduisant ainsi la consommation. En outre, par exemple, des dispositifs à bases de microprocesseur ont utilisé historiquement une conception d'"horloge en salves" pour faire fonctionner un microprocesseur à une fréquence très élevée d'horloge (par exemple, généralement 500 à 1 000 kilohertz [kHz] ) pendant des périodes relativement courtes pour obtenir l'avantage d'un "rapport cyclique" afin de réduire la consommation moyenne de courant. Une fréquence d'horloge beaucoup plus basse (par exemple, généralement 32 kHz) est utilisée pour d'autres circuits et/ou le processeur quand il n'est pas dans le mode à fréquence élevée d'horloge, c'est-à-dire le mode d'horloge en salves. Beaucoup de dispositifs implantés à base de processeur utilisent la technique d'horloge en salves. Par exemple, les dispositifs implantables disponibles chez Medtronic, Vitatron, Biotronic, ELA, Intermedics, Pacesetters, InControl, Cordis, CPI, etc., utilisent la technique d'horloge en salves. Quelques exemples à titre d'illustration qui décrivent l'utilisation d'une horloge en salves sont donnés dans le brevet U.S. n 4 561 442 de Vollmann et autres, intitulé "Implantable Cardiac Pacer With Discontinuous Microprocessor Programmable Anti Tachycardia Mechanism and Patient Data Telemetry", délivré le 31 décembre 1985 ; le brevet U.S. n 5 022 395 de Russie, intitulé "Implantable Cardiac Device With Dual Clock Control of Microprocessor", délivré le 11 juin 1991 ; brevet U.S. n 5 388 578 de Yomtov et autres, intitulé "Im- proved Electrode System For Use With An Implantable Cardiac Patient Monitor", délivré le 14 février 1995 ; le brevet U. S. n 5 154 170 de Bennett et autres, intitulé "Optimization for Rate Responsive Cardiac Pacemaker", délivré le 13 octobre 1992. La figure 1 représente une illustration graphique de la quantité d'énergie/retard en fonction de la tension pour des circuits CMOS tels qu'un inverseur CMOS 10 représenté à la figure 2 à titre d'illustration. L'inverseur 10 est alimenté par une tension d'alimentation, VDD, qui est reliée à la source d'un transistor PMOS 12 à effet de champ. Le transistor PMOS 12 à effet de champ a son drain relié au drain d'un transistor NMOS 14 à effet de champ dont la source est reliée à la masse. Dans cette configuration, une tension d'entrée Vi appliquée aux deux grilles des transistors 12, 14 à effet de champ est inversée pour fournir une tension de sortie VO. En bref, un cycle d'horloge, ou un changement de niveau logique, est utilisé pour inverser l'entrée Vi en Vo. Comme représenté à la figure 1, le retard du circuit logique augmente fortement quand la tension d'alimentation est réduite à près d'un volt, comme représenté par la courbe 16 du retard et la courbe 18 énergie/retard. Ainsi, réduire continuellement la tension d'alimentation (VDD) à des valeurs plus faibles est impraticable en raison du besoin de tensions plus élevées d'alimentation quand un fonctionnement à une fréquence plus élevée est nécessaire. Par exemple, les circuits CMOS doivent en général assurer périodiquement un fonctionnement à une fréquence plus élevée, par exemple une fréquence d'horloge en salves. Cependant, quand la tension d'alimentation (VDD) diminue, une telle consommation d'énergie diminue comme le carré de la tension d'alimentation (VDD), comme le montre la courbe 20 de consommation d'énergie. En conséquence, la vitesse nécessite une tension d'alimentation (VDD) plus élevée qui est en contradiction directe avec une faible consommation d'énergie. D'autres problèmes sont évidents aussi quand des tensions plus faibles d'alimentation (VDD) sont utilisées pour les conceptions de circuit CMOS. Quand une tension plus faible d'alimentation est sélectionnée, des pertes dues à un courant statique de fuite peuvent se produire, particulièrement à des fréquences plus basses, en raison de pertes accrues dues à un courant statique de fuite. Diverses techniques pour réduire la consommation d'énergie dans des dispositifs sont connues dans la matière, dont quelques exemples peuvent être trouvés dans les références énumérées dans le tableau 1 ci-dessous. Tableau 1 Brevet n Inventeur date de délivrance 4 031 899 Renirie 28 juin 1977 4 460 835 Masuoka 17 juin 1984 4 561 442 Vollmann et autres 31 décembre 1985 4 791 318 Lewis et autres 12 décembre 1988 5 022 395 Russie ~~~ 11 juin 1991 5 154 170 Bennett et autres 13 octobre 1992 5 185 535 Farb et autres 9 février 1993 5 388 578 Yomtov et autres 14 février 1995 5 610 083 Chan et autres 11 mars 1997 Comme les personnes d'une qualification courante en la matière remarqueront facilement en lisant la description détaillée des modes de réalisation et les revendications énoncées ci-dessous, au moins quelques uns des dispositifs et procédés décrits dans les publications, brevets ou demandes de brevet mentionnés dans la présente demande, y compris ceux décrits dans les références énumérées dans le tableau 1 ci-dessus, peuvent être modifiés avantageusement conformément aux enseignements de la présente invention. La présente invention a certains buts. En effet, divers modes de réalisation de la présente invention fournissent des solutions à un ou plusieurs problèmes qui se posent dans la conception de circuits de l'art antérieur ayant une faible consommation d'énergie, particulièrement en ce qui concerne les dispositifs médicaux implantables. Ces problèmes concernent : des circuits CMOS, CML (logique en mode de courant), SOS (silicium sur saphir), SOI (silicium sur isolant), BICMOS, PMOS et/ou NMOS ayant une consommation dynamique excessive d'énergie qui réduit la durée de vie d'une batterie ; l'incapacité à utiliser efficacement des valeurs faibles de tension d'alimentation ; et le manque d'aptitude à fournir des capacités appropriées de traitement comprenant une liaison ascendante et descendante de télémesure, une détection de morphologie, une initialisation de dispositifs, tout en fournissant encore des capacités faibles de traitement telles qu'une détection de battements intrinsèque, une stimulation cardiaque, une télémesure à faible vitesse, avec la consommation souhaitée d'énergie. En comparaison avec des techniques connues pour réduire la consommation dans des conceptions de circuit, divers modes de réalisation de la présente invention peuvent présenter un ou plusieurs des avantages suivants : consommation réduite grâce à l'utilisation d'une tension (VDD) plus faible d'alimentation pour des circuits numériques ; longévité accrue des circuits, particulièrement les circuits de dispositifs implantables ; potentielle de la tail- le du produit : minimisation des pertes statiques dues à des courants de fuite, c'est-à-dire de la consommation statique d'énergie ; possibilité de conceptions à plusieurs processeurs, de conceptions à processeur numérique de signaux et de conceptions de traitement à hautes performances avec possibilités de caractéristiques ou de fonctions supplémentaires en raison de l'aptitude à réduire la consommation par rapport à d'autres caractéristiques et fonctions "nécessaires" ; et obtention d'une réduction importante de consommation de courant pour la conception globale, même lors d'un fonctionnement de circuits analogiques à des tensions plus élevées d'alimentation par rapport aux tensions d'alimentation appliquées aux circuits numériques de la conception. Certains modes de réalisation de l'invention comprennent une ou plusieurs des caractéristiques suivantes : un ou plusieurs circuits analogiques par exemple d'un dispositif médical conçus pour remplir au moins une fonction (par exemple, un amplificateur de détection auriculaire, un amplificateur de détection ventriculaire, un amplificateur d'ondes en T, un ou plusieurs filtres passe-bande, un ou plusieurs circuits de détection, un ou plusieurs circuits d'amplification de capteur, un ou plusieurs circuits d'amplification de signaux physiologiques, un ou plusieurs circuits de sortie, un circuit de surveillance de batterie, et/ou un circuit d'alimentation lors d'une réinitialisation) et un ou plusieurs circuits numériques par exemple du dispositif médical conçus pour remplir au moins une fonction (par exemple un processeur, un dispositif de commande et/ou une mémoire) dans lesquels la tension d'alimentation appliquée aux circuits analogiques est supérieure à celle appliquée aux circuits numériques ; une source d'alimentation pour appliquer une première tension fixe d'alimentation à des circuits numériques d'un dispositif médical et un circuit de génération de tension (par exemple un circuit de pompe à charge) ayant la première tension fixe d'alimentation qui lui est appliquée pour produire une deuxième tension fixe d'alimentation devant être appliquée à des circuits analogiques du dispositif médical ; un ajustement de tension de polarisation inverse de grille de circuits numériques du dispositif médical ; une conversion de niveau de signaux échangés entre des circuits analogiques et des circuits numériques ayant des tensions d'alimentations différentes qui leur sont appliquées ; et une utilisation de diverses propriétés précédentes ou de combinaisons de celles-ci dans des circuits CMOS, CML, SOS, SOI, BICMOS, PMOS et/ou NMOS. D'autres caractéristiques et avantages de l'invention ressortiront de la description qui va suivre, de formes et de modes de réalisation de cette invention, donnée à titre d'exemple non limitatif et illustrée par les dessins joints, dans lesquels : la figure 1 est une illustration graphique représentant la quantité énergie/retard en fonction de la tension d'alimentation pour le fonctionnement d'un circuit CMOS. La figure 2 représente un inverseur CMOS de l'art antérieur qui est utilisé comme sous-ensemble dans beaucoup de conceptions de circuits CMOS. La figure 3 est un diagramme synoptique d'un système de génération d'horloge "juste à temps" selon la présente invention. Les figures 4A à 4C représentent des chronogrammes utilisables pour décrire le système de génération d'horloge "juste à temps" de la figure 3. La figure 5 est un diagramme synoptique représentant un système d'alimentation à tensions multiples selon la présente invention. La figure 6 est un diagramme synoptique représentant un système d'alimentation à tension variable selon la présente invention. La figure 7 est un diagramme synoptique d'un circuit de traitement commandé par horloge selon la présente invention. La figure 8 est un diagramme représentant un dispositif médical implantable dans un corps. La figure 9 est un diagramme synoptique d'un circuit d'un stimulateur cardiaque, destiné à illustrer un ou plusieurs modes de réalisation de la présente invention. La figure 10 est un diagramme synoptique schématique d'un stimulateur cardiaque-cardioverseur-défibrillateur implantable (PCD), destiné à illustrer un ou plusieurs modes de réalisation de la présente invention. La figure 11 est un diagramme synoptique schématique représentant un système de traitement numérique de signaux à horloge variable et à tension variable d'alimentation selon la présente invention. La figure 12 est un diagramme synoptique schématique général d'un dispositif selon la présente invention utilisant des tensions différentes d'alimentation pour des circuits analogiques et numériques du dispositif. La figure 13 est un diagramme synoptique schématique plus détaillé d'un mode de réalisation d'un stimulateur cardiaque très semblable à celui représenté à la figure 9 selon la présente invention, dans lequel une tension plus faible d'alimentation est appliquée aux circuits numériques du stimulateur cardiaque et où on utilise une pompe à charge pour créer une tension plus élevée d'alimentation devant être appliquée aux circuits analogiques du stimulateur. La figure 14 est un diagramme synoptique représentant l'utilisation d'un ou plusieurs processeurs numériques de signaux dans le mode de réalisation représenté à la figure 13. Des modes de réalisation de la présente invention vont être décrits maintenant de manière détaillée en se référant aux figures 1 à 14. Plus particulièrement, une utilisation de tensions différentes d'alimentation pour des circuits analogiques et numériques selon la présente invention est décrite en se référant aux figures 12 à 14. La figure 3 est un diagramme synoptique général d'un système 30 d'horloge "juste à temps". Le système 30 d'horloge juste à temps comprend un circuit intégré 32 et une source 34 d'horloge. Le circuit intégré 32 comprend une pluralité de circuits C1 à Cn. Chaque circuit, quand il est en mesure de fonctionner, est capable d'exécuter une ou plusieurs fonctions de circuit. Une fonction est définie comme toute opération effectuée sur une ou plusieurs entrées dans une pluralité de cycles, ayant pour résultat une sortie. Généralement, les fonctions effectuées par les divers circuits C1 à Cn sont exécutées dans un nombre prédéterminé de cycles d'horloge. La source 34 d'horloge est conçue pour fournir des signaux d'horloge à une pluralité de fréquences d'horloge représentées généralement par les références CLOCK1 à CLOCKN. Les circuits C1 à Cn du circuit intégré 32 peuvent comprendre des circuits discrets de fonction (c'est-à-dire des circuits logiques pour fonctionner sur une ou plusieurs entrées afin de mettre en oeuvre une fonction particulière afin de fournir à partir d'elle une ou plusieurs sorties), tels que des circuits fonctionnant sur une entrée provenant d'un capteur pour fournir un signal représentatif à d'autres circuits fonctionnels, un circuit d'émetteur-récepteur, un circuit de conversion, etc. De plus, les circuits C1 à Cn peuvent être des circuits de traitement de données capables d'exécuter des fonctions multiples sous la commande d'un programme, ou bien de tels circuits C1 à Cn peuvent mettre en oeuvre des fonctions ou sous-programmes en microprogramme (logiciel) qui doivent être achevés avant un certain événement ultérieur ou avant le début de la fonction suivante. Par exemple, comme décrit ici plus en détail en se référant à des modes de réalisation typiques de dispositifs médicaux implantables, de tels circuits peuvent comprendre des circuits numériques de traitement de signaux, un circuit utilisé pour une télémesure ascendante ou descendante, un circuit de détection de morphologie, un circuit de détection d'arythmie, un circuit de surveillance, un circuit de stimulation, des microprocesseurs, etc. Les fonctions exécutées par chacun des circuits C1 à Cn doivent typiquement être terminées dans un intervalle déterminé de temps avant qu'un processus fonctionnel suivant soit entrepris. Par exemple, un circuit logique peut exécuter une fonction dans une période prédéterminée de temps pour fournir une sortie dont a besoin un autre circuit, ou par exemple, une fonction peut avoir besoin d'être exécutée par un circuit de traitement pendant une période prédéterminée de temps en raison de la nécessité qu'un autre traitement soit exécuté par un tel circuit de traitement. Par exemple, dans un dispositif médical implantable, un traitement pour remplir une fonction particulière peut devoir être exécuté dans une portion d'un intervalle particulier de temps tel qu'un intervalle de suppression, un intervalle de cadence supérieure, un intervalle d'échappement, ou un intervalle de repos d'un cycle cardiaque, ou plus tard, par exemple pendant une procédure d'établissement de liaison de générateur d'impulsions ou de programmateur. La source 34 d'horloge peut être configurée d'une manière quelconque pour fournir des signaux d'horloge à une pluralité de fréquences. Une telle source d'horloge peut comprendre tout nombre de circuits d'horloge dans lesquels chacun fournit un signal unique d'horloge à une fréquence particulière, la source 34 d'horloge peut comprendre un ou plusieurs circuits ajustables d'horloge pour fournir des signaux d'horloge sur une gamme continue de fréquences d'horloge, et/ou la source 34 d'horloge peut comprendre un circuit d'horloge qui est conçu pour fournir des signaux d'horloge à des fréquences discrètes d'horloge, par opposition à une gamme continue. Par exemple, la source 34 d'horloge peut comprendre des oscillateurs, des diviseurs de fréquence, des minuteries, des circuits de commande d'horloge ou tout autre élément de circuit nécessaire pour fournir des signaux d'horloge selon la présente invention. De préférence, la source 34 d'horloge est configurée comme une horloge à oscillation continue à basse fréquence et une horloge à fréquence plus élevée pouvant être commandée par tout ou rien. Un fonctionnement d'horloge pouvant être commandée juste à temps du système 30 de génération d'horloge juste à temps de la figure 3 est décrit ici en se référant aux figures 4A à 4C. Comme représenté à la figure 4A, une période (x) de temps représente la période de temps pendant laquelle un circuit, par exemple l'un des circuits C1 à Cn, doit exécuter une ou plusieurs fonctions. La même période (x) de temps est représentée à la figure 4B. La période x de temps peut être rendue égale à n'importe quel nombre de périodes de temps différentes. Par exemple, la période de temps peut être la quantité de temps pendant laquelle un circuit de traitement doit exécuter une fonction particulière de détection en raison d'un besoin qu'une sortie (c'est-à-dire un signal de sortie) de détection soit émise à un certain instant, elle peut être une période de temps nécessaire pour faire exécuter une fonction particulière par un certain circuit logique de manière à fournir en temps voulu une sortie à un circuit numérique de traitement de signaux, elle peut être une période de temps nécessaire pour exécuter un sousprogramme en microprogramme (logiciel), etc. De plus, la période x de temps peut correspondre à un cycle cardiaque ou à une partie de celui-ci. Comme représenté à la fig. 4B, et selon des techniques classiques de traitement, des fonctions de circuit sont exécutées typiquement à une fréquence de cycle de salve et, en tant que telle, la fonction exécutée nécessite une période 60 de temps. Seule une petite portion de temps (par exemple, la période 60 de temps) de la période totale x de temps est utilisée pour exécuter la ou les fonctions nécessitant n cycles de temps pour être achevées. Dans un tel cas, des horloges classiques de salve fonctionnent à une cadence élevée d'horloge (par exemple 500 à 1 000 kHz) pendant une telle période courte de temps pour obtenir l'avantage d'un "rapport cyclique" apte à réduire la consommation moyenne de courant. De telles cadences élevées d'horloge, cependant, peuvent ne pas être nécessaires pour mettre en oeuvre de telles fonctions, ou toutes les fonctions. Avec un fonctionnement d'horloge "juste à temps" selon la présente invention, et comme représenté à la figure 4A, pratiquement la période totale x de temps est utilisée pour exécuter la ou les fonctions qui sont terminées en n cycles. En d'autres termes, la fréquence d'horloge (par exemple, l'une parmi CLOCK1 à CLOCKN) pour le circuit qui exécute la ou les fonctions pendant la période x de temps est fixée de sorte que la ou les fonctions soient terminées dans le temps maximal disponible pour exécuter de telles fonctions. En d'autres termes, la fréquence d'horloge est à sa valeur la plus faible possible. Autrement dit, une horloge à une fréquence plus basse est utilisée de sorte que la ou les fonctions soient exécutées juste à temps pour que les fonctionnalités d'un autre circuit ou d'un autre programme soient mises en oeuvre. D'une telle manière juste à temps, la fréquence d'horloge utilisée pour commander l'exécution de telles fonctions par les circuits particuliers CMOS, CML, SOS, SOI, BICMOS, PMOS et/ou NMOS est diminuée, ce qui entraîne une baisse de consommation dans le circuit. Selon des calculs de puissance dynamique, une fréquence plus basse entraîne des réductions proportionnelles de puissance. Avec la diminution de la fréquence d'horloge, le circuit intégré 32 peut être conçu pour fonctionner à une fréquence moins élevée (au contraire, par exemple, d'une fréquence de salves), et peut aussi fonctionner à diverses autres fréquences en fonction des besoins. Il est préféré que pratiquement toute la période prédéterminée de temps soit utilisée, de sorte que la ou les fonctions qui sont exécutées soient terminées avant la fin de la période x de temps (telle que représentée, par exemple, par des périodes restantes 55 de temps à la figure 4A). La période restante 55 de temps, par exemple, est de préférence proche de 0 seconde environ. La figure 4C représente un exemple typique de chronogramme pour un circuit de traitement qui exécute plusieurs fonctions. Le cycle cardiaque d'un patient est représenté à la figure 4C comme une période x de temps. Pendant une période 71 de temps (par exemple, pendant un complexe QRS du cycle cardiaque), un traitement à grande vitesse est effectué à une fréquence élevée d'horloge, au contraire d'une fréquence plus basse d'horloge utilisée pour commander le fonctionnement du circuit de traitement pendant une période y de temps. Pendant la période y de temps, quand le circuit de traitement fonctionne à une fréquence plus faible d'horloge, la fréquence plus faible d'horloge peut être fixée de sorte que les fonctions exécutées pendant z cycles soient exécutées pendant pratiquement toute la période maximale de temps disponible pour un tel traitement (c'est-à-dire, la période y de temps). Là encore, une petite période restante 75 de temps de la période x de temps de cycle cardiaque peut exister. Une telle période de temps peut être, par exemple, comprise entre environ 1,0 milliseconde et 10 millisecondes environ quand le cycle cardiaque est compris entre 400 millisecondes environ et 1 200 millisecondes environ. La figure 5 représente un diagramme synoptique global d'un système 100 d'alimentation à tensions multiples dans lequel une ou plusieurs tensions d'alimentation sont disponibles, et sont adaptées pour des applications à divers circuits dans un circuit intégré. Le système 100 d'alimentation à tensions multiples comprend un circuit intégré 102 et une source 106 de tension d'alimentation. Le circuit intégré 102 comprend des circuits C1 à Cn. La source 106 de tension d'alimentation est conçue pour fournir une pluralité de tensions d'alimentation, V1 à Vn. Chaque tension d'alimentation de la source 106 de tension d'alimentation est dimensionnée pour être appliquée à un ou plusieurs circuits parmi les circuits C1 à Cn. Comme représenté, la tension V1 d'alimentation est appliquée au circuit C1, la tension V2 est appliquée au circuit C2 et C3, et ainsi de suite. L'adaptation des tensions V1 à Vn d'alimentation aux circuits particuliers C1 à Cn dépend de la fréquence à laquelle de tels circuits CMOS, C1 à Cn, doivent fonctionner. Par exemple, et ainsi que décrit précédemment, le retard logique de tels circuits CMOS C1 à Cn augmente fortement quand la tension d'alimentation est réduite à près de 1 volt. Si un tel retard logique est acceptable, la tension d'alimentation fournie à un circuit particulier diminuera fortement la consommation de ce circuit particulier, étant donné que l'énergie est réduite en proportion du carré de la tension d'alimentation (VDD). Si un tel retard logique n'est pas acceptable, au contraire, parce que par exemple le circuit logique exécute une fonction qui doit être terminée dans une période particulière de temps, la réduction de la tension d'alimentation (VDD) appliquée à un tel circuit sera limitée en fonction du retard logique acceptable. La tension VDD d'alimentation pour tout circuit particulier peut être réduite à une valeur aussi faible que possible cependant, et doit pourtant satisfaire aux exigences de vitesse. Le circuit intégré 102 peut comprendre divers circuits C1 à Cn tels que ceux décrits en se référant à la figure 3. La source 106 de tension d'alimentation peut être réalisée en utilisant divers composants et peut comprendre un nombre quelconque de sources de tension dans lesquelles chacune fournit une seule valeur de tension d'alimentation. La source 106 de tension d'alimentation peut aussi comprendre une ou plusieurs sources réglables de tension pour fournir des valeurs de tension d'alimentation dans une gamme continue de valeurs. La source 106 de tension d'alimentation peut comprendre en outre une source de tension qui est conçue pour fournir des valeurs discrètes de tension d'alimentation (par opposition à des valeurs qui peuvent varier dans une gamme continue). La source de tension d'alimentation peut comprendre un diviseur de tension, un régulateur de tension, une pompe à charge, ou tout autre élément qui fournit les tensions V1 à Vn d'alimentation. On préfère généralement que la source 106 de tension d'alimentation soit configurée comme une pompe à charge. La tension d'alimentation (VDD) est généralement située dans une gamme d'environ 3 volts à environ 6 volts. On préfère que les tensions V1 à Vn d'alimentation soient comprises entre environ 1 volt et 3 volts environ, en fonction des circuits ou de la technologie CMOS, CML, SOS, SOI, BICMOS, PMOS et/ou NMOS utilisés. Avec une réduction de la tension d'alimentation (VDD), une tension (VT) de seuil pour les circuits est réduite aussi. Avec des tensions d'alimentation comprises entre environ 3 volts et environ 6 volts, par exemple, la tension de seuil, pour des dispositifs CMOS, CML, SOS, SOI, BICMOS, PMOS et/ou NMOS, est généralement comprise entre environ 0,8 volt et environ 1,0 volt. Dans des dispositifs médicaux implantables, il est généralement préféré que des éléments au lithium soient utilisés pour les batteries implantables. De tels éléments au lithium sont généralement caractérisés en ce qu'ils ont des tensions en circuit ouvert ou fermé qui sont comprises entre environ 2,8 volts et environ 3,3 volts. Les circuits CMOS, CML, SOS, SOI, BICMOS, PMOS et/ou NMOS ont généralement une tension associée de seuil d'environ 0,75 volt. En réduisant les tensions d'alimentation au-dessous de 2,8 volts, des seuils de tension pour les dispositifs CMOS, CML, SOS, SOI, BICMOS, PMOS et/ou NMOS peuvent être diminués à des valeurs aussi faibles que 0,2 volt ou 0,3 volt environ. Actuellement, diverses conceptions de logiques à très faible consommation fonctionnent à des tensions d'alimentation aussi faibles que 1,1 volt. Les conceptions de logiques à microprocesseurs destinées à des microordinateurs portatifs et à d'autres produits portatifs utilisent souvent des tensions aussi faibles. En utilisant les tensions personnalisées d'alimentation C1 à Cn, des conceptions de logique à faible consommation ou à ultra-faible consommation peuvent être utilisées pour au moins certains des divers circuits C1 à Cn du circuit intégré 102. D'autres circuits peuvent nécessiter des tensions d'alimentation plus élevées. Quand on utilise des niveaux faibles de seuil dus à des tensions faibles d'alimentation, les pertes statiques de consommation d'énergie augmentent d'une manière gênante de plusieurs ordres de grandeur. Le système 100 d'alimentation à tensions multiples peut donc comprendre en outre une source facultative 130 de polarisation inverse de grille pour fournir des tensions BV1 à BVn de polarisation inverse de grille aux circuits C1 à Cn du circuit intégré 102. Généralement, les tensions BV1 à BVn de polarisation inverse de grille dépendent des tensions V1 à Vn d'alimentation appliquées aux circuits C1 à Cn. La tension (VT) de seuil pour des dispositifs CMOS, CML, SOS, SOI, BICMOS, PMOS et/ou NMOS du circuit, par exemple, peut être fixée à une valeur inférieure en fournissant une tension de polarisation inverse de grille aux circuits particuliers alimentés par la tension d'alimentation la plus faible. De plus, si le circuit C1 est alimenté par une tension inférieure V1 d'alimentation, alors la tension BV1 de polarisation inverse de grille peut être appliquée facultativement au circuit C1 pour ajuster la tension (VT) de seuil pour des dispositifs CMOS, CML, SOS, SOI, BICMOS, PMOS et/ou NMOS à une valeur plus élevée de tension (VT) de seuil. De cette manière, les pertes statiques par courant de fuite peuvent être minimisées parce que la tension équivalente plus élevée de seuil a été rétablie. De plus, une gamme plus étendue de tensions d'alimentation est possible, parce que l'ajustement de la polarisation inverse de grille permet de dimensionner le seuil pour permettre un fonctionnement à faible ou à grande vitesse et éliminer les pertes statiques par courant de fuite. La tension de polarisation inverse de grille peut être fournie, par exemple, par une source de tension fixe (par exemple une pompe à charge) reliée au puits de polarisation inverse de grille par l'intermédiaire d'un contact. En variante, une disposition de polarisation active dans laquelle la source de tension peut être sélectionnée ou ajustée dans une gamme appropriée peut être utilisée. Les tensions de polarisation inverse de grille peuvent être appliquées de toute manière connue. Par exemple, l'application de tensions de polarisation inverse de grille est décrite dans diverses références de brevets comprenant le brevet U.S. n 4 791 318 délivré à Lewis et autres, le brevet U.S. n 4 460 835 délivré à Masuoka, le brevet U.S. n 5 610 083 délivré à Chan et autres, et le brevet U.S. n 5 185 535 délivré à Farb et autres. La figure 6 représente un diagramme synoptique global d'un système 150 d'alimentation à tension variable et d'horloge variable selon la présente invention. Le système 150 comprend un circuit intégré 152, une source 156 d'horloge, une source 154 de tension d'alimentation, et une interface 155 horloge-tension d'alimentation. La source 154 de tension d'alimentation est conçue pour fournir une pluralité de tensions V1 à Vn d'alimentation à une pluralité de circuits C1 à Cn du circuit intégré 152. La source 156 d'horloge du système 150 est conçue pour fournir des signaux d'horloge à une pluralité de fréquences, CLOCK1 à CLOCKN. Les circuits C1 à Cn sont semblables à ceux décrits en liaison avec la figure 3. La source 156 d'horloge est semblable à la source 34 d'horloge décrite en se référant à la figure 3. La source 154 de tension d'alimentation est semblable à la source 106 de tension d'alimentation décrite en se référant à la figure 5. Dans le système 150 d'alimentation à tension variable et d'horloge variable, cependant, l'interface horloge-tension 155 est utilisée pour ajuster les tensions V1 à Vn d'alimentation appliquées aux circuits C1 à Cn "à la volée" comme nécessité par les fonctions spécifiques de cadencement des circuits C1 à Cn. Dans un exemple donné en illustration, le circuit C1 peut être un circuit logique particulier pour exécuter une ou plusieurs fonctions logiques particulières. De telles fonctions, cependant, peuvent nécessiter d'être exécutées dans une première période de temps à une première fréquence d'horloge et pendant une deuxième période différente de temps à une deuxième fréquence d'horloge pour exécuter une telle fonction dans le temps alloué des première et deuxième périodes correspondantes de temps. En d'autres termes, une période de temps est plus courte que l'autre et, en tant que telles, les fonctions qui nécessitent une exécution sur un certain nombre de cycles doivent être exécutées à une fréquence plus élevée d'horloge si elles doivent être achevées dans une période de temps qui est plus courte qu'une autre période de temps. Dans un tel exemple, et selon la présente invention, l'interface horloge-tension 155 détecte le signal d'horloge appliqué au circuit C1 pendant la première période de temps où le signal d'horloge de fréquence plus élevée est utilisé et fournit en conséquence à la source 154 de tension d'alimentation un signal pour sélectionner et appliquer une certaine tension d'alimentation correspondant à la fréquence plus élevée d'horloge. Ensuite, quand la fréquence inférieure d'horloge est appliquée au circuit C1 pendant la deuxième période de temps, l'interface horloge-tension 155 détecte l'utilisation de la fréquence inférieure d'horloge et applique un signal à la source 154 de tension d'alimentation pour qu'elle applique au circuit C1 une certaine tension d'alimentation correspondant à la fréquence inférieure d'horloge. En outre, le circuit C2 peut être un processeur CMOS, CML, SOS, SOI, BICMOS, PMOS et/ou NMOS qui peut aussi avoir un ajustement de fréquence d'horloge et un ajustement correspondant de tension d'alimentation effectués "à la volée". Un tel système deviendra facilement compréhensible aux personnes qualifiées en la matière, après les descriptions ci-dessous se référant à la figure 7. La figure 7 représente un diagramme synoptique global d'un système 200 de traitement commandé par horloge selon la présente invention. Le système 200 de traitement commandé par horloge comprend un processeur 202 (par exemple un processeur numérique de signaux CMOS, CML, SOS, SOI, BICMOS, PMOS et/ou NMOS), une source 204 d'horloge, une source 206 de tension d'alimentation, un régulateur 212 de tension, une interface 210 de régulateur, un dispositif 208 de commande d'horloge, et une source facultative 214 de polarisation inverse de grille. D'une manière semblable à celle décrite en se référant à la figure 6, la tension 206 d'alimentation appliquée au processeur 202 est changée "à la volée" en fonction des besoins spécifiques de cadencement de circuit. Généralement, le processeur 202 est exploité sous la commande de la source 204 d'horloge. En fonction de la capacité de traitement nécessaire, la source 204 d'horloge peut faire fonctionner le processeur 202 à l'une quelconque parmi une pluralité de fréquences d'horloge. De telles fréquences d'horloge seront sélectionnées sous la commande du dispositif 208 de commande d'horloge. Le dispositif 208 de commande d'horloge peut faire partie de tout matériel de cadencement et de commande et/ou logiciel de cadencement et de commande utilisé pour commander le fonctionnement du processeur 202 en tant que partie d'un système plus important. Par exemple, un tel dispositif de commande d'horloge peut prendre la forme d'un circuit contrôleur numérique/cadenceur pour accomplir une commande de cadencement d'un dispositif médical implantable. Le processeur 202 peut accomplir n'importe quel nombre de fonctions appropriées pour le dispositif dans lequel il est utilisé. Des possibilités de traitement à fréquence élevée (c'est-à-dire de 250 kHz environ à 10 MHz environ), des possibilités de traitement à fréquence basse (c'est-àdire de 1 Hz environ à 32 kHz environ), et des possibilités de traitement pour des fréquences comprises entre de telles limites sont envisagées selon la présente invention. Dans un but de simplicité, le fonctionnement du système 200 de traitement commandé par horloge est décrit en se référant au processeur 202 exécutant seulement deux fonctions différentes, chacune pendant une période correspondante prédéterminée de temps. Par exemple, pour un dispositif médical implantable tel qu'un stimulateur cardiaque, pendant la première période de temps une fonction de traitement intense nécessitant une fréquence relativement élevée d'horloge peut être une fonction telle qu'une télémesure ascendantedescendante, une détection de morphologie, une initialisation de dispositif, une détection d'arythmie, une détection d'ondes R de champ lointain, une détection d'interférences électromagnétiques, une conduction inverse, etc. D'autre part, les fonctions de traitement à fréquence faible peuvent être une fonction telle qu'une détection de battements intrinsèques, une stimulation cardiaque, une télémesure à faible vitesse, un transfert de données par téléphone, une surveillance à distance, une vérification de batterie, etc. Quand le processeur 202 exécute des fonctions de traitement à fréquence élevée pendant une période prédéterminée de temps, une fréquence relativement élevée d'horloge (par exemple 250 kHz à 10 MHz) peut être fournie par la source 204 d'horloge pour faire fonctionner le processeur 202. L'interface 210 de régulateur détectera la fréquence plus élevée d'horloge appliquée au processeur 202 pour un fonctionnement pendant la fonction de traitement intense et appliquera un signal de commande au régulateur 212 de tension pour une régulation de la source 206 de tension d'alimentation. La source 206 de tension d'alimentation est conçue pour fonctionner sous la commande du régulateur 212 de tension pour fournir une tension d'alimentation comprise dans une gamme prédéterminée, de préférence entre 1,1 volt et environ 3 volts. Quand une fréquence élevée d'horloge est utilisée pour le fonctionnement du processeur 202 pour des fonctions de traitement intense, la source 206 de tension d'alimentation applique généralement une tension d'alimentation située dans la gamme supérieure des tensions préférées d'alimentation aux dispositifs CMOS du processeur 202. Au contraire, quand le processeur 202 doit exécuter des fonctions de traitement à fréquence basse pendant la période prédéterminée de temps, le dispositif 208 de commande d'horloge signale à la source 204 d'horloge d'appliquer une fréquence inférieure pour le fonctionnement du processeur 202. Quant à elle, l'interface 210 de régulateur détecte la fréquence inférieure qui est utilisée pour faire fonctionner le processeur 202 et envoie un signal de commande au régulateur 212 de tension pour une régulation de la source 206 de tension d'alimentation, de sorte qu'une tension plus faible d'alimentation située dans le bas de la gamme préférée de tensions d'alimentation soit appliquée aux dispositifs CMOS, CML, SOS, SOI, BICMOS, PMOS et/ou NMOS du processeur 202. Une personne qualifiée en la matière remarquera que toute possibilité de traitement intermédiaire peut être obtenue entre les possibilités à la fréquence la plus élevée d'horloge et celles à la fréquence inférieure décrites cidessus, et que la présente invention n'est en aucune façon limitée à un traitement à seulement deux fréquences d'horloge et à deux tensions correspondantes d'alimentation. Au contraire, de multiples valeurs de possibilité de traitement peuvent être obtenues selon la présente invention en appliquant des fréquences associées d'horloge et des tensions correspondantes d'alimentation au processeur 202. La figure 4C représente un mode de réalisation du système 200 de traitement de commande d'horloge. Comme représenté dans la figure, pendant le cycle cardiaque global d'une période prédéterminée x de temps, une fréquence élevée est utilisée pour commander le fonctionnement du processeur 200 pendant une période 71 de temps de la période x de temps de cycle cardiaque, par exemple pendant un traitement du complexe QRS. Ensuite, une fréquence inférieure d'horloge est utilisée pendant une période y de temps pour commander le fonctionnement du processeur 200 afin qu'il exécute l'une quelconque parmi plusieurs autres fonctions différentes, telles que des fonctions de différenciation d'événement cardiaque d'avec des interférences électromagnétiques. Pendant le fonctionnement du processeur 202 à la fréquence plus élevée d'horloge pendant la période 71 de temps, une tension plus élevée d'alimentation de la source 206 de tensions d'alimentation est fournie aux dispositifs CMOS, CML, SOS, SOI, BICMOS, PMOS et/ou NMOS du processeur 202 pendant la période y de temps de la période globale x de temps de cycle cardiaque. De plus, et comme représenté à la figure 7, une polarisation inverse facultative 214 de grille peut être utilisée pour ajuster dynamiquement la tension de seuil (VT) des dispositifs CMOS, CML, SOS, SOI, BICMOS, PMOS et/ou NMOS du processeur 202 en fonction de la fréquence d'horloge appliquée au processeur 202 par la source 204 d'horloge. L'interface 210 de régulateur détecte la fréquence d'horloge utilisée pour commander le fonctionnement du processeur 202 et commande le niveau de tension de la polarisation inverse 214 de grille devant être appliquée aux dispositifs CMOS, CML, SOS, SOI, BICMOS, PMOS et/ou NMOS du processeur 202. L'ajustement dynamique de la tension de seuil peut être mis en oeuvre dans une source de tension ajustable ou sélectionnable utilisant, par exemple, une pompe à charge et un régulateur. La tension de polarisation inverse de grille et la tension "normale" de grille fournissent une polarisation ou une tension de grille au transistor. En ajustant la tension de polarisation inverse de grille, la tension "apparente" est augmentée, ce qui entraîne une réduction du courant de fuite. La figure 8 est un diagramme simplifié d'un dispositif médical implantable 260 pour lequel la présente invention est utile. Le dispositif implantable 260 est implanté dans un corps 250 humain ou de mammifère près d'un coeur 264. Le dispositif médical implantable 260 est relié au coeur 264 par des conducteurs 262. Dans le cas où le dispositif 260 est un stimulateur cardiaque, les conducteurs 262 sont des conducteurs de stimulation et de détection pour détecter des signaux électriques relatifs à la dépolarisation et à la repolarisation du coeur 264 et fournir des impulsions de stimulation au voisinage de leurs extrémités distales. Le dispositif médical implantable 260 peut être tout stimulateur cardiaque implantable tel que ceux décrits dans le brevet U.S. n 5 158 078 délivré à Bennett et autres, le brevet U.S. n 5 387 228 délivré à Shelton, le brevet U.S. n 5 312 453 délivré à Shelton et autres, ou le brevet U.S. n 5 144 949 délivré à Oison, qui tous peuvent être modifiés avantageusement selon la présente invention. Le dispositif médical implantable 260 peut être aussi un stimulateur-cardioverseur-défibrillateur (PCD) implantable, dont l'un est décrit brièvement ici en se référant à la figure 10 et est décrit en détail dans le brevet U.S. n 5 447 519. En plus du stimulateur-cardioverseurdéfibrillateur décrit dans le brevet U.S. n 5 447 519, la présente invention peut être mise en oeuvre en liaison avec des stimulateurs-cardioverseurs-défibrillateurs tels que ceux décrits dans le brevet U.S. n 5 545 186 délivré à 01son et autres, le brevet U.S. n 5 354 316 délivré à Keimel, le brevet U.S. n 5 314 430 délivré à Bardy, le brevet U.S. n 5 131 388 délivré à Plesse, ou le brevet U.S. n 4 821 723 délivré à Baker et autres. Ces dispositifs peuvent être employés en utilisant la présente invention en ce que de tels dispositifs peuvent employer des circuits et/ou des systèmes selon la présente invention, ou être modifiés avec eux. En variante, le dispositif médical implantable 260 peut être un stimulateur implantable de nerf ou un stimulateur de muscle tel que ceux décrits dans le brevet U.S. n 5 199 428 délivré à Obel et autres, le brevet U.S. n 5 207 218 délivré à Carpentier et autres, ou le brevet U.S. n 5 330 507 délivré à Schwartz, ou un dispositif implantable de surveillance tel que celui décrit dans le brevet U.S. n 5 331 966 délivré à Bennett et autres. La présente invention est estimée trouver des possibilités étendues d'application dans toute forme de dispositif électrique qui utilise un conception de circuit CMOS, et est jugée être particulièrement avantageuse quand une faible consommation est souhaitée, particulièrement dans des dispositifs médicaux implantables. Finalement, le dispositif médical implantable 260 peut être un cardioverseur, un générateur implantable d'impulsions (IPG) ou un cardioverseur-défibrillateur implantable (ICD). Il doit être entendu, cependant, que la portée de la présente invention n'est pas limitée à des dispositifs médicaux implantables ou à des dispositifs médicaux seulement, mais comprend tout type de dispositif électrique qui emploie des circuits CMOS, CML (logique en mode de courant), SOS (silicium sur saphir), SOI (silicium sur isolant), BICMOS, PMOS et/ou NMOS ou une conception de circuit dans laquelle une faible consommation est souhaitée. En général, le dispositif médical implantable 260 comprend une enceinte hermétiquement close qui comprend un élément électrochimique tel qu'une pile au lithium, des circuits CMOS, CML, SOS, SOI, BICMOS, PMOS et/ou NMOS qui commandent des opérations du dispositif, et une antenne d'émission-réception de télémesure et un circuit qui reçoit des commandes de télémesure descendante d'un programmateur extérieur et lui transmet des données stockées dans une liaison de télémesure ascendante. Les circuits peuvent être réalisés en logique discrète et/ou peuvent comprendre un système à base de microcalculateur avec une conversion analogique-numérique. Il doit être entendu que la présente invention n'est pas limitée à des caractéristiques électroniques particulières et à des opération de dispositifs médicaux implantables particuliers, et que la présente invention peut être utile en association avec divers dispositifs implantables. En outre, la présente invention n'est pas limitée dans sa portée à des dispositifs médicaux implantables comprenant seulement un seul processeur, mais peut être appliquée aussi bien à des dispositifs à plusieurs processeurs. La figure 9 représente un diagramme synoptique représentant les composants d'un stimulateur cardiaque 300 selon un mode de réalisation de la présente invention. Le stimulateur cardiaque 300 a une architecture à base de microprocesseur. Cependant, le stimulateur cardiaque 300 représenté est seulement un mode de réalisation typique de tels dispositifs et il est entendu qu'il pourrait être mis en oeuvre dans toute architecture à base de circuits logiques et de circuits intégrés personnalisés, si on le souhaite, ainsi que dans tout système à base de microprocesseur. Dans le mode de réalisation typique représenté à la figure 9, le stimulateur cardiaque 300 est de préférence programmable au moyen d'un module extérieur de programmation (non représenté dans les figures). Un tel programmateur approprié aux buts de la présente invention est le programmateur Medtronic modèle 9790, disponible dans le commerce. Le programmateur est un dispositif à base de microprocesseur qui envoie une série de signaux codés au stimulateur cardiaque 300 au moyen d'une tête de programmation qui émet des signaux codés à haute fréquence (H.F.) à une antenne 334 du stimulateur cardiaque 300, selon un système de télémesure tel que, par exemple, celui décrit dans le brevet U.S. n 5 127 404 délivré à Wyborny et autres. Il doit être entendu, cependant, que toute méthodologie de programmation peut être utilisés dans la mesure où les informations souhaitées sont transmises en direction et en provenance du stimulateur cardiaque. Le stimulateur cardiaque 300 représenté à titre d'exemple à la figure 9 est couplé électriquement au coeur 264 du patient par les conducteurs 302. Un conducteur 302a comprenant une électrode 306 est couplé à un noeud 310 dans les circuits du stimulateur cardiaque 300 par l'intermédiaire d'un condensateur 308 d'entrée. Un conducteur 302b est couplé à un circuit 354 de pression d'un circuit 312 d'entrée-sortie pour fournir un signal de pression d'un capteur 309 au circuit 354. Le signal de pression est utilisé pour vérifier des besoins métaboliques et/ou une activité cardiaque d'un patient. De plus, un capteur 351 d'activité, tel qu'un accélérateur piézocéramique, fournit une sortie de capteur à un circuit 352 d'activité du circuit 312 d'entréesortie. Le signal du capteur varie en fonction d'un paramètre mesuré qui est lié à des besoins métaboliques d'un patient. Le circuit 312 d'entrée-sortie contient des circuits pour assurer une interface avec le coeur 264, le capteur 351 d'activité, l'antenne 334, le capteur 309 de pression et des circuits pour l'application d'impulsions de stimulation au coeur 264, afin de commander son rythme en fonction de ses besoins sous la commande d'algorithmes réalisés en logiciel dans un module 314 de microcalculateur. Le module 314 de microcalculateur comprend de préférence un circuit 316 sur une carte qui comprend un microprocesseur 320, un circuit 322 d'horloge de système, et une mémoire 324 à accès direct (RAM) et une mémoire 326 à lecture seule (ROM). Le circuit 314 sur carte et un circuit 328 extérieur à la carte sont reliés chacun par un bus 330 de communication à un circuit numérique 332 de commande et de minuterie. Selon la présente invention, les circuits représentés à la figure 9 sont alimentés par une source implantable appropriée 301 de tension d'alimentation par batterie (par exemple, une source de tension représentée globalement dans les figures 1 à 7). Dans un but de clarté, le couplage de la source 301 de tension d'alimentation aux divers circuits du stimulateur cardiaque 300 n'est pas représenté dans les figures. De plus, les circuits conçus pour fonctionner sous la commande d'un signal d'horloge représenté à la figure 9 sont exploités selon la présente invention sous la commande d'une source 338 de signaux d'horloge. Dans un but de clarté, le couplage de tels signaux d'horloge issus de la source 338 de signaux d'horloge (par exemple, une source de signaux d'horloge représentée globalement dans les figures 1 à 7) à de tels circuits CMOS, CML, SOS, SOI, BICMOS, PMOS et/ou NMOS du stimulateur cardiaque 300 n'est pas représenté dans les figures. L'antenne 334 est reliée au circuit 312 d'entréesortie pour permettre une télémesure ascendante ou descendante par l'intermédiaire d'un module émetteur-récepteur 336 à haute fréquence. Le module 336 peut correspondre à la logique de télémesure et de programme décrite dans le brevet U. S. n 4 556 063 délivré à Thompson et autres, incorporé dans sa totalité à la présente par référence, ou à celui décrit dans le brevet de Wyborny et autres mentionné ci-dessus. Un circuit 340 de tension de référence et de polarisation produit une tensions stable de référence et des courants de polarisation pour des circuits du circuit 312 d'entrée-sortie. Un convertisseur analogique-numérique (ADC) et un module multiplexeur 342 numérisent des signaux et des tensions analogiques pour produire des signaux de télémesure intracardiaque "en temps réel" et assurer une fonction de remplacement de batterie en fin de vie (EOL). Un circuit 341 de réinitialisation à la mise sous tension fonctionne comme un moyen de réinitialiser les circuits. Des commandes de fonctionnement pour commander le cadencement du dispositif stimulateur 300 sont couplées par le bus 330 au circuit numérique 332 de commande et de minuterie, dans lequel des minuteries et des compteurs numériques déterminent l'intervalle global d'échappement du stimulateur cardiaque 300 ainsi que diverses fenêtres de cadencement d'intervalles de repos, de suppression et d'autres, pour commander le fonctionnement des composants périphériques disposés dans le circuit 312 d'entrée-sortie. Le circuit numérique 332 de commande et de minuterie est couplé de préférence à un circuit 345 de détection et à un amplificateur 348 d'électrogramme (EGM) pour recevoir des signaux amplifiés et traités détectés par l'électrode 306 disposée sur le conducteur 302a. De tels signaux représentent l'activité électrique du coeur 264 du patient. Un amplificateur 346 de détection du circuit 345 amplifie des signaux électrocardiaques détectés et fournit un signal amplifié à un circuit 347 de détection de pointe et de mesure de seuil. Le circuit 347 fournit à son tour une indication de tensions détectées de pointe et de tensions de seuil mesurées par l'amplificateur de détection sur un trajet 357 au circuit numérique 332 de commande et de minuterie. Un signal amplifié par l'amplificateur de détection est fourni aussi à un comparateur-détecteur de seuil 349. L'amplificateur de détection peut correspondre à celui décrit dans le brevet U. S. n 4 379 459 délivré à Stein. Le signal d'électrogramme fourni par l'amplificateur EGM 348 est utilisé quand le stimulateur cardiaque 300 est interrogé par un programmateur extérieur (non représenté) pour transmettre par télémesure ascendante une représentation d'un électrogramme analogique de l'activité cardiaque du patient. Une telle fonction est, par exemple, décrite dans le brevet U.S. n 4 556 063 délivré à Thompson et autres. Un générateur et amplificateur 350 d'impulsions de sortie fournit des impulsions de stimulation au coeur 264 du patient par l'intermédiaire d'un condensateur 305 de couplage et de l'électrode 306, en réponse à un signal de déclenchement de stimulation fourni par le circuit numérique 332 de dispositif de commande et de minuterie. L'amplificateur 350 de sortie peut correspondre généralement à l'amplificateur de sortie décrit dans le brevet U.S. n 4 476 868 délivré à Thompson. Les circuits de la figure 9, qui peuvent être l'un quelconque parmi des circuits CMOS, CML, SOS, SOI, BICMOS, PMOS et/ou NMOS capables de fonctionner selon la présente invention, comprennent le processeur 320, le circuit numérique 332 de dispositif de commande et de minuterie, la mémoire RAM 324, la mémoire ROM 326, le module RAM-ROM 328 et le convertisseur analogique-numérique et multiplexeur 342. La figure 10 est un diagramme schématique fonctionnel du brevet U.S. n 5 447 519 délivré à Peterson, qui décrit un stimulateur-cardioverseur-défibrillateur implantable 400 dans lequel la présente invention peut être utilement mise en oeuvre. Ce diagramme est une illustration qui doit seulement être considérée comme un exemple typique d'un dispositif dans lequel l'invention peut être mise en oeuvre, et non comme limitant la portée de la présente invention. Des dispositifs médicaux implantables autres que ceux décrits précédemment et ayant des organisations fonctionnelles dans lesquelles la présente invention peut être utile peuvent être modifiés aussi selon la présente invention. Par exemple, on estime que la présente invention peut être utile en liaison avec des stimulateurs-cardioverseurs-défibrillateurs implantables tels que décrits dans l'art antérieur dans le brevet U.S. n 4 548 209 délivré à Wielders et autres ; le brevet U.S. n 4 693 253 délivré à Adams et autres ; le brevet U.S. n 4 830 006 délivré à Haluska et autres ; et le brevet U.S. n 4 949 730 délivré à Pless et autres. Le stimulateur-cardioverseur-défibrillateur implantable 400 de l'exemple est muni de six électrodes 401, 402, 404,406, 408 et 410. Par exemple, les électrodes 401 et 402 peuvent être une paire d'électrodes étroitement espacées positionnées dans le ventricule du coeur 264. L'électrode 404 peut correspondre à une électrode indifférente éloignée située dans le boîtier du stimulateur-cardioverseurdéfibrillateur implantable 400. Les électrodes 406,408 et 410 peuvent correspondre à des électrodes de défibrillation de surface étendue situées sur des conducteurs allant vers le coeur 264, ou à des électrodes épicardiales. Les électrodes 401 et 402 sont représentées comme câblées à un circuit 419 de détection d'ondes R de champ proche (c'est-à-dire que les électrodes sont très proches l'une de l'autre) comprenant un amplificateur 414 à filtre passe-bande, un circuit 416 de seuil automatique (pour fournir un seuil réglable de détection en fonction de l'amplitude mesurée des ondes R), et un comparateur 418. Un signal Rout 464 est créé chaque fois que le signal détecté entre les électrodes 401 et 402 dépasse un seuil de détection défini par le circuit 416 de seuil automatique. De plus, le gain de l'amplificateur 414 est ajusté par le circuit 420 de minuterie et de commande de stimulateur. Le signal de détection, par exemple, est utilisé pour fixer les fenêtres de cadencement et pour aligner des données successives de forme d'onde en vue d'une détection de morphologie. Par exemple, le signal 464 d'événement de détection peut être acheminé par l'intermédiaire du circuit 420 de minuterie et de commande de stimulateur sur un bus 440 au processeur 424 et peut jouer le rôle d'un interrupteur pour le processeur 424, de sorte qu'un sous-programme particulier parmi les opérations, par exemple une détection de morphologie, des fonctions de discrimination, soit exécuté par le processeur 424. Une matrice 412 de commutation est utilisée pour sélectionner des électrodes disponibles sous la commande du processeur 424, par l'intermédiaire du bus 440 de données et d'adresse, afin que la sélection comprenne deux électrodes utilisées comme paire d'électrode de champ lointain (c'est- à-dire que les électrodes sont fortement éloignées l'une de l'autre) en liaison avec une fonction de discrimination de tachycardie-fibrillation (par exemple une fonction pour discriminer entre la tachycardie, c'est-à-dire un rythme cardiaque anormalement élevé, et la fibrillation, c'est-à-dire des battements cardiaques non coordonnés et irréguliers, afin d'appliquer une thérapie appropriée). Des signaux d'électrogramme de champ lointain issus des électrodes sélectionnées sont transmis, par l'intermédiaire de l'amplificateur passe-bande 434, à un multiplexeur 432, où ils sont convertis en des signaux numériques de données par un convertisseur analogique-numérique (ADC) 430 pour un stockage dans une mémoire 426 à accès direct sous la commande d'un circuit 428 d'accès direct en mémoire. Par exemple, une série de complexes d'électrogramme peut être réalisée pendant plusieurs secondes. Selon la présente invention, les circuits représentés à la figure 10 sont alimentés par une source implantable appropriée 490 d'alimentation par batterie (par exemple, une source de tension représentée globalement dans les figures 1 à 7). Par souci de clarté, le couplage de la source 490 de tension d'alimentation à divers circuits du stimulateurcardioverseur-défibrillateur 400 n'est pas représenté dans les figures. De plus, les circuits conçus pour fonctionner sous la commande d'un signal d'horloge représenté à la figure 10 sont exploités selon la présente invention à partir d'une source 491 de signaux d'horloge. Par souci de clarté, le couplage de tels signaux d'horloge issus de la source 491 de signaux d'horloge (par exemple, une source de signaux d'horloge représentée globalement dans les figures 1 à 7) à de tels circuits CMOS, CML, SOS, SOI, BICMOS, PMOS et/ou NMOS du stimulateur-cardioverseur-défibrillateur 400 n'est pas représenté dans les figures. L'apparition d'un événement de détection d'ondes R ou du signal Rout 464 de détection est communiquée au processeur 424 pour déclencher une analyse de morphologie sur des formes d'onde par le processeur 424, destinée à servir à sélectionner une thérapie pour le coeur 264. Par exemple, le processeur peut calculer la variabilité cumulée, d'un battement à un autre, du coeur 264, des intervalles de temps séparant des événements de détection d'ondes R, et diverses autres fonctions telles que mentionnées dans de nombreuses références comprenant certaines des références déjà énoncées ici et diverses autres références concernant les stimulateurs-cardioverseurs-défibrillateurs implantables. D'autres portions du stimulateur-cardioverseurdéfibrillateur 400 de la figure 10 sont consacrées à la fourniture de thérapies de stimulation cardiaque, de cardioversion et de défibrillation. En ce qui concerne la stimulation cardiaque, le circuit 420 de cadencement et de commande de stimulateur comprend des compteurs numériques programmables qui commandent les intervalles fondamentaux de cadencement associés à une stimulation cardiaque, comprenant les intervalles d'échappement de stimulation, les périodes de repos pendant lesquelles des ondes R détectées sont inefficaces pour relancer le cadencement d'intervalles d'échappement, etc. Les durées de tels intervalles sont typiquement déterminées par le processeur 424 et communiquées au circuit 420 de cadencement et de commande de stimulateur par l'intermédiaire du bus 440 d'adresse et de données. En outre, sous la commande du processeur 424, le circuit de cadencement et de commande de stimulateur détermine aussi l'amplitude de telles impulsions de stimulation cardiaque, et un circuit 421 d'émission de signaux de stimulation envoie de telles impulsions au coeur. Dans le cas où une tachyarythmie (c'est-à-dire, une tachycardie) est détectée, et qu'une thérapie de stimulation anti-tachyarythmie est souhaitée, des intervalles appropriés de cadencement pour commander la génération de thérapies de stimulation anti-tachyarythmie sont chargés depuis le processeur 424 dans le circuit 420 de cadencement et de commande de stimulateur. De même, dans le cas où une génération d'une impulsion de cardioversion ou de défibrillation est nécessaire, le processeur 424 utilise les compteurs et le circuit 420 de cadencement et de commande pour commander le cadencement de telles impulsions de cardioversion et de défibrillation. En réponse à une détection de fibrillation ou d'une tachycardie nécessitant une impulsion de cardioversion, le processeur 424 active un circuit 454 de commande de cardioversion et de défibrillation, qui déclenche une charge de condensateurs 456,458, 460 et 462 à haute tension par l'intermédiaire d'un circuit 450 de charge sous la commande d'une ligne 452 de charge à haute tension. Ensuite, la fourniture du cadencement de l'impulsion de défibrillation ou de cardioversion est commandée par le circuit 420 de cadencement et de commande de stimulateur. Divers modes de réalisation d'un système approprié pour la délivrance et la synchronisation d'impulsions de cardioversion ou de défibrillation, et pour la commande des fonctions de cadencement qui leur sont associées, sont décrits plus en détail dans le brevet U.S. n 5 188 105 délivré à Keimel. D'autres circuits de ce type pour commander le cadencement et la génération d'impulsions de cardioversion et de défibrillation sont décrits dans le brevet U.S. n 4 384 585 délivré à Zipes, le brevet U.S. n 4 949 719 délivré à Pless et autres, et dans le brevet U.S. n 4 375 817 délivré à Engle et autres. De plus, des circuits connus pour commander le cadencement et la génération d'impulsions de stimulation anti-tachycardie sont décrits dans le brevet U.S. n 4 577 633 délivré à Berkovits et autres, le brevet U.S. n 4 880 005 délivré à Pless et autres, le brevet U.S. n 4 726 380 délivré à Vollmann et autres, et le brevet U.S. n 4 587 970 délivré à Holley et autres. Une sélection d'une configuration particulière d'électrode pour une fourniture d'impulsions de cardioversion ou de défibrillation est commandée par un circuit 448 de sortie sous la commande d'un circuit 454 de commande de cardioversion ou de défibrillation par l'intermédiaire d'un bus 446 de commande. Le circuit 448 de sortie détermine laquelle des électrodes 406,408 et 410 à haute tension sera employée pour délivrer le régime d'impulsions de défibrillation ou de cardioversion. Les composants de circuits du stimulateurcardioverseur-défibrillateur 400 de la figure 10 qui sont des circuits CMOS, CML, SOS, SOI, BICMOS, PMOS et/ou NMOS capables de fonctionner selon la présente invention comprennent le processeur 424, les circuits 420 et 454 de commande, la mémoire RAM 426, le circuit 428 d'accès direct en mémoire, le convertisseur analogique-numérique 430 et le multiplexeur 432. Selon la présente invention, le stimulateur cardiaque 300 représenté à la figure 9 et le stimulateurcardioverseur-défibrillateur 400 représenté à la figure 10 peuvent être réalisés tous deux selon les modes de réalisation décrits ici auparavant en se référant aux figures 1 à 7. D'abord, par exemple, en ce qui concerne le stimulateur cardiaque 300 de la figure 9, la source 301 de tension d'alimentation du stimulateur cardiaque 300 peut être réalisée d'une manière décrite ici auparavant en se référant aux figures 1 à 7. De même, la source 338 de signaux d'horloge du stimulateur cardiaque 300 peut être réalisée d'une manière telle que décrite en se référant aux figures 1 à 7. De même, la source 491 de signaux d'horloge du stimulateurcardioverseur-défibrillateur 400 de la figure 10 peut être réalisée conformément aux modes de réalisation généralisés décrits ici auparavant en se référant aux figures 1 à 7. Comme exemple donné à titre d'illustration, le convertisseur analogique-numérique et multiplexeur 342, l'émetteur-récepteur 336 à haute fréquence, le circuit numérique 332 de minuterie et de commande, et divers autres circuits CMOS, CML, SOS, SOI, BICMOS, PMOS et/ou NMOS peuvent être exploités individuellement à des fréquences différentes d'horloge disponibles dans la source 338 de signaux d'horloge. De même, de tels circuits peuvent être exploités à des tensions correspondantes d'alimentation qui peuvent être différentes pour chacun des circuits. En outre, l'émetteurrécepteur 336 à haute fréquence peut fonctionner pendant une période particulière de temps (par exemple quand il fonctionne en liaison ascendante) à une fréquence particulière d'horloge disponible à la source 338 de signaux d'horloge et à une tension particulière d'alimentation disponible à la source 301 de tension d'alimentation correspondant à la fréquence particulière d'horloge. Au contraire, pendant une période différente de temps (par exemple en liaison descendante), le circuit 336 peut fonctionner à une fréquence d'horloge et à une tension d'alimentation tout à fait différentes. Un ajustement automatique de paramètres de télémesure dans certaines circonstances est décrit dans le brevet U. S. n 5 683 432 délivré à Goedeke et autres. De plus, et dans le cadre de la figure 10, le circuit 430 de convertisseur analogique-numérique, le circuit 454 de commande de cardioverseur-défibrillateur, et divers autres circuits tels que la mémoire RAM 426, le circuit 428 d'accès direct à la mémoire, et le multiplexeur 432 peuvent aussi être exploités à différentes fréquences d'horloge disponibles à la source 491 de signaux d'horloge et à des tensions différentes correspondantes d'alimentation disponibles à la source 490 de tension d'alimentation. De plus, un circuit de télémesure (non représenté dans les figures) peut être utilisé avec le stimulateur-cardioverseurdéfibrillateur 400 de la figure 10 et peut aussi être exploité à différentes fréquences d'horloge disponibles à la source 491 de signaux d'horloge et à des tensions différentes correspondantes d'alimentation disponibles à la source 490 de tension d'alimentation. Le processeur 424 peut aussi être exploité à différentes fréquences d'horloge dépendant de la fonction en cours d'exécution par le processeur 424 (telle que celle décrite en se référant à la figure 7). Une détection de morphologie à des rythmes physiologiques typiques (c'est-à-dire 50 à 150 battements par minute), par exemple, peut être effectuée à une première fréquence d'horloge et à une tension correspondante d'alimentation, alors qu'une détection d'arythmie peut être effectuée à une fréquence différente d'horloge et à une tension correspondante d'alimentation. La figure 11 représente un système 500 de traitement numérique de signaux (DSP) à horloge variable et à tension variable d'alimentation qui peut être utilisé en liaison et/ou en remplacement de certains circuits représentés dans les figures 9 et 10. Le système 500 de traitement numérique de signaux selon la figure 11 peut être utilisé, par exemple, à la place du circuit 352 d'activité, du circuit 354 de pression, du circuit amplificateur 346 de détection (pour des amplificateurs de détection d'ondes P, d'ondes R et/ou d'ondes T), et il peut en outre être munis de fonctionnalités supplémentaires en utilisation avec un signal 502 de pseudo-EKG. Généralement, n'importe quel nombre de signaux analogiques 499, par exemple tels que des signaux 502 de pseudo-EKG, un signal 503 de capteur d'activité et un signal 504 de pression et d'activation, peut être fourni par l'intermédiaire d'amplificateurs correspondants 505 et 507. Des signaux amplifiés sont alors présentés au multiplexeur 510 qui les fournit à son tour à un convertisseur analogiquenumérique 516 d'une manière cyclique. Les signaux 502 et 504 peuvent être soumis à des cyclages de fréquences différentes en les soumettant à des cyclages par l'intermédiaire des sorties de multiples amplificateurs-préamplificateurs 505 et 507 tels que ceux décrits dans la demande de brevet U.S. en cours n 08/801 335, dossier Medtronic n P-4521, intitulée "Method for Compressing Digitized Cardiac Signais Combining Lossless Compression and Non-linear Sampling" (qui décrit un échantillonnage de conversion analogique-numérique à compression variable). Le convertisseur analogique-numérique peut aussi avoir des taux variables de conversion tels que ceux décrits dans le brevet U.S. n 5 263 486 et le brevet U.S. n 5 312 446. Une interface 514 d'entrée-sortie et des registres 512 de programme sont utilisés sous la commande d'un circuit de cadencement (non représenté) pour commander l'application de signaux analogiques issus du multiplexeur 510 au convertisseur analogique-numérique 516, qui fournit à son tour de tels signaux numériques convertis à un filtre numérique 518 afin de fournir un signal à un processeur 520 d'analyse de forme d'onde (c'est-à-dire un processeur numérique de signaux [DSP] ). Pour réduire la consommation, le processeur 520 d'analyse de forme d'onde peut recevoir des signaux d'horloge à des vitesses différentes ou être commandé "à la volée" selon au moins un mode de réalisation de la présente invention, en fonction des besoins particuliers de traitement en jeu. C'est seulement pendant un complexe QRS, par exemple, que le processeur 520 d'analyse de forme d'onde fonctionne à un mode de traitement à grande vitesse à une fréquence relativement élevée. Inversement, par exemple, pendant le reste du cycle cardiaque, le processeur 520 peut être "en attente" à une fréquence d'horloge très inférieure. Un tel cycle de traitement a été décrit précédemment en se référant à la fig. 4C. En plus de la vitesse inférieure d'horloge utilisée pour différentes portions du cycle cardiaque, une personne qualifiée en la matière se rendra compte maintenant que, selon les autres caractéristiques de la présente invention, quand la vitesse du processeur est réduite, la valeur de la tension d 'alimentation (VDD) peut aussi être réduite en conséquence. Ainsi, une consommation réduite est obtenue comme décrit précédemment. La figure 12 est un diagramme synoptique schématique global d'un dispositif 600 comprenant des circuits analogiques 602 et des circuits numériques 604 (comprenant un circuit 605 d'horloge). Les circuits numériques (par exemple en technologie CMOS, CML, SOS, SOI, BICMOS, PMOS et/ou NMOS) ont une tension fixe d'alimentation (Vdigital) qui leur est appliquée par une source 608 d'alimentation, qui peut être tout type de pile ou de batterie électrochimique convenant à une utilisation dans un dispositif médical implantable et fournissant la tension appropriée. Quelques exemples de telles batteries ou piles trouvant une application dans le cadre de la présente invention sont, mais sans que la liste soit exhaustive, des piles ou des batteries électrochimiques au lithium-iode, au lithium-manganèse, au nickel-cadmium, à l'hydrure de nickel-métal, à l'oxyde de zinc-manganèse, à l'oxyde d'argent-zinc, à l'oxyde de zinc-mercure, à l'oxyde de lithium-argent-vanadium, aux ions lithium, à l'oxyde bivalent d'argent et à l'oxyde d'argent. Au moins quelques uns des systèmes chimiques précédents peuvent nécessiter un abaissement de tension. La tension fixe Vdigital appliquée pour le fonctionnement des circuits numériques est maintenue à une faible valeur pour réduire la consommation d'énergie, comme décrit précédemment ici. La puissance consommée par des circuits CMOS, CML, SOS, SOI, BICMOS, PMOS et/ou NMOS, par exemple, est proportionnelle au carré de la tension d'alimentation. En conséquence, une tension plus base d'alimentation est nécessaire pour réduire la consommation de puissance. Dans les dispositifs implantables, cependant, concevoir les circuits analogiques 602 pour fonctionner à de telles tensions basses d'alimentation est souvent difficile, en raison de diverses considérations, telles que la hauteur réduite du circuit, les amplitudes de petits signaux (qui peuvent réduire effectivement la sensibilité de l'amplificateur), de faibles rapports signal sur bruit, des rapports réduits de réjection en mode commun (CMRR), une capacité réduite de transmission de télémesure, des problèmes de régulation de tension et de source de courant, etc. En tant que tel, et selon la présente invention, le dispositif 600 comprend en outre, de préférence, un circuit 606 de génération de tension pour produire au moins une tension fixe d'alimentation (Vanalog) à appliquer aux circuits analogiques 602. Le circuit 606 de génération de tension peut produire un nombre quelconque de tensions prédéterminées ou fixes supérieures à Vdigital pour alimenter divers circuits analogiques. Par exemple, des circuits de sortie peuvent nécessiter une tension plus élevée que d'autres circuits d'amplification. Le circuit 606 de génération de tension produira à la fois des tensions positive et négative (VDD et VSS) pour alimenter seulement les circuits analogiques 602. Les circuits numériques 604 sont alimentés par la tension inférieure Vdigital' Par exemple, comme envisagé dans la présente invention, la tension Vdigital Plus faible, fixe ou prédéterminée, est comprise entre environ 1,1 volt et environ 1,6 volt en début d'utilisation (BOL), et entre environ 0,8 volt et 1,0 volt en fin de vie (EOL). La tension fixe Vanalog d'alimentation produite est comprise entre 3,0 volts et 2,0 volts. Un adaptateur 610 de niveau peut être utilisé pour convertir des signaux logiques et/ou de commande entre les circuits analogiques 602 et les circuits numériques 604. Une telle conversion de niveau peut être nécessaire en raison de la différence des tensions d'alimentation appliquées respectivement aux circuits numériques 604 et aux circuits analogiques 602. Comme décrit précédemment ci-dessus, quand on diminue la tension d'alimentation (VDD), la tension de seuil (VT) pour les circuits est réduite aussi. En utilisant des niveaux plus faibles de seuil dus à des tensions plus faibles d'alimentation, les pertes statiques de puissance augmentent, d'une manière indésirable, de plusieurs ordres de grandeur. Une source 609 de polarisation inverse de grille peut donc être utilisée pour fournir des tensions de polarisation inverse de grille aux circuits numériques 604. De cette manière, les pertes dues à des fuites de courant statique peuvent être minimisées, parce que la tension équivalente plus élevée de seuil a été rétablie. La tension de polarisation inverse de grille peut être fournie, par exemple, par une source de tension fixe (par exemple une pompe à charge) reliée au puits inverse de grille par un contact. En variante, une configuration active de polarisation de corps au moyen de laquelle la source de tension peut être sélectionnée ou ajustée dans une gamme appropriée peut être utilisée. Les tensions de polarisation inverse de grille peuvent être appliquées de toute manière connue, telle que celles décrites précédemment ici. La figure 13 est un diagramme synoptique schématique plus détaillé d'un mode de réalisation d'un stimulateur cardiaque 700 ressemblant beaucoup à celui représenté à la figure 9. Selon la présente invention, une tension inférieure V1 d'alimentation (par exemple une source 710 environ entre 0,8 volt et 1,5 volt, par exemple de 1,1 volt) est appliquée à des circuits numériques 702 du stimulateur cardiaque 700, tandis qu'un circuit 706 de pompe à charge est utilisé pour produire au moins une tension V2 plus élevée d'alimentation (par exemple 3,0 volts ou plus généralement environ de 2 volts à 3 volts) à appliquer à des circuits analogiques 704 du stimulateur cardiaque 700. Les circuits numériques 702 peuvent comprendre, par exemple, des circuits tels que ceux décrits ci-dessus en se référant au stimulateur cardiaque 300 et à la figure 13. Les circuits numériques 702 peuvent comprendre, par exemple, un circuit 714 de commande, de minuterie et de processeur (comprenant un circuit 715 d'horloge) ou des circuits de mémoire tels que des circuits 716 de mémoire RAM/ROM pour une communication avec le circuit 714 de commande, de minuterie et de processeur. De tels composants et leur fonction sont décrits ici en se référant à la figure 9. Les circuits analogiques 704 peuvent comprendre les circuits analogiques du stimulateur cardiaque 300 décrit précédemment en se référant à la figure 9. De tels circuits analogiques peuvent comprendre, par exemple, des amplificateurs de détection auriculaire et ventriculaire pour recevoir des signaux de détection A de l'oreillette d'un coeur 764 et pour recevoir des signaux de détection V du ventricule du coeur 764. De tels circuits amplificateurs de détection sont reliés à des conducteurs s'étendant vers le coeur 764 par l'intermédiaire de condensateurs C1 et C2 pour recevoir les signaux de détection V (détection ventriculaire) et de détection A (détection auriculaire) du coeur 764. Les circuits amplificateurs de détection communiquent alors un signal d'événement A au dispositif 714 de commande quand un événement auriculaire (c'est-à-dire, un événement auriculaire intrinsèque ou onde P) est détecté, et communiquent un signal d'événement V au dispositif 714 de commande quand un événement ventriculaire (c'est-à-dire, une onde R intrinsèque) est détecté. Les circuits analogiques 704 peuvent comprendre aussi des filtres passe-bande et des circuits de détection pour réaliser une telle détection. De plus, les circuits analogiques 704 peuvent comprendre des circuits de détection d'ondes T, tels qu'un amplificateur d'ondes T, un filtre passe-bande, ou un circuit de détection de capture. Les circuits analogiques 704 peuvent comprendre divers autres circuits, tels que des convertisseurs analogiques-numériques ; des circuits de référence de tension et de source de courant ; des circuits d'émission et de réception de télémesures ; des circuits d'amplification de capteur, et des circuits passe-bande, de détection et d'attaque destinés à être utilisés avec de tels capteurs (par exemple des capteurs miniaturisés d'activité de ventilation, de pression, de température, de pH, de pC02 ou d'oxygène) ; des amplificateurs d'électrocardiographie et des filtres passe-bande tels que des amplificateurs pour des signaux de détection A, pour des signaux de détection V, et pour des signaux d'onde T, destinés à servir pour la télémesure ; des circuits de sortie et des circuits de pompe tels que ceux décrits dans le brevet U.S. n 5 387 2287 délivré à Shelton ; des circuits de surveillance de batterie ; des circuits de réinitialisation lors d'une mise sous tension ; et tous les circuits conçus généralement comme des circuits analogiques. La figure 14 représente un autre mode de réalisation pour au moins certains des circuits analogiques 704 décrits en se référant à la figure 13. Les fonctions de certains des circuits analogiques, par exemple les amplificateurs de détection, peuvent être mises en oeuvre en utilisant des circuits 780 qui comprennent des circuits analogiques 782 (par exemple des préamplificateurs, des convertisseurs analogiques-numériques, etc. ) et comprennent en outre un ou plusieurs processeurs 784 numériques de signaux (DSP) pour effectuer une analyse concernant des données qui leur sont envoyées par l'intermédiaire des circuits analogiques 782. Une mise en oeuvre typique, à titre d'illustration, a été décrite ci-dessus en se référant à la figure 11. Telle qu'elle est, et selon la présente invention telle que décrite en se référant aux figures 12 à 14, la tension V1 d'alimentation est appliquée au ou aux processeurs numériques 784 de signaux tandis qu'une tension V2 obtenue par pompe à charge est utilisée comme tension d'alimentation pour les circuits analogiques 782. Le circuit 706 de pompe à charge est utilisé pour produire les deux tensions positive et négative d'alimentation (VDD et VSS) afin d'alimenter les circuits analogiques 704. Diverses configurations pour le circuit 706 de pompe à charge peuvent être utilisées. Le circuit 706 de pompe à charge peut être réalisé, par exemple, en utilisant les techniques décrites dans le brevet U.S. n 5 387 228 délivré à Shelton. Le circuit 706 de pompe à charge peut, par exemple, être régulé en utilisant un circuit comparateur de charge pour réguler la tension, ou bien le circuit 706 de pompe à charge peut ne pas être régulé. La tension non régulée peut varier quand la source V1 de tension varie en raison d'une batterie partiellement déchargée ou usée, par exemple. En outre, une ou plusieurs tensions d'alimentation peuvent être produites par le circuit 706 de pompe à charge quand la tension V1 est pompée à des amplitudes différentes. Plus d'une tension d'alimentation peut être fournie par le circuit 706 de pompe à charge, dans lequel chaque tension de pompe à charge est supérieure à la tension V1 d'alimentation. Autrement dit, une tension de pompe à charge peut être plus élevée qu'une autre tension de pompe à charge. Les tensions V1 et V2 d'alimentation décrites en se référant à la figure 13 (c'est-à-dire dans laquelle des tensions différentes d'alimentation sont fournies respectivement aux circuits analogiques et aux circuits numériques) sont des tensions fixes prédéterminées. En d'autres termes, la tension fixe prédéterminée V2 est appliquée aux circuits analogiques chaque fois qu'ils sont en fonctionnement, par opposition à une tension pompée qui serait appliquée aux circuits seulement quand le faible niveau de la batterie est apparent. De telles tensions sont déterminées au moment où les circuits sont conçus et ne varient pas, sauf peut-être si les batteries ont un état de charge encore plus faible. De plus, le stimulateur cardiaque 700 peut comprendre un convertisseur 708 de niveau. Le convertisseur 708 de niveau peut être utilisé pour convertir des signaux logiques et/ou de commande entre les circuits analogiques 704 et le dispositif de commande et processeur 714. Une telle conversion de niveau peut être nécessaire en raison de la différence entre les tensions d'alimentations qui sont appliquées respectivement aux circuits numériques 702 et aux circuits analogiques 704. Un tel convertisseur de niveau de tension peut être mis en oeuvre dans diverses configurations. Par exemple, des convertisseurs typiques de niveau de tension sont décrits dans le brevet U.S. n 4 663 701. Les personnes qualifiées en la matière admettront maintenant que la technique consistant à appliquer une tension inférieure d'alimentation à des circuits numériques d'un dispositif ayant une tension de pompe à charge relativement élevée appliquée aux circuits analogiques du dispositif peut être appliquée à d'autres dispositifs médicaux ou implantables d'une manière semblable à celle décrite en se référant à un stimulateur cardiaque. Une application de différentes tensions aux circuits analogiques et numériques du stimulateur-cardioverseur-défibrillateur décrit ci-dessus en se référant à la figure 10 peut, par exemple, être utilisée pour réduire la consommation d'énergie. La présente invention est compatible avec diverses technologies de fabrication, comprenant à titre non limita- tif : le silicium sur isolant (SOI), le silicium sur saphir (SOS), la logique à mode de courant (CML), les technologies BICMOS, PMOS et NMOS ainsi que les technologies CMOS classiques. Les brevets U.S. n 4 359 653 délivré à Takamasa ; 5 416 043 délivré à Burgener et autres ; 5 538 908 délivré à Kim ; 5 705 421 délivré à Matsushita et autres, décrivent des processus de fabrication de circuits intégrés et des procédés d'utilisation pour au moins certains des types précédents de circuit intégré. La présente invention permet à des dispositifs utilisant des processeurs numériques de signaux d'exécuter plus de fonctions en raison de la manière dont la consommation d'énergie est réduite. De plus, des conceptions à base de plusieurs processeurs peuvent aussi être mies en oeuvre en raison de la réduction de consommation d'énergie quand les tensions d'alimentation sont réduites pour les processeurs. En outre, quand la consommation d'énergie est réduite, d'autres fonctionnalités peuvent être ajoutées à des dispositifs selon la présente invention pour obtenir un dispositif offrant des fonctionnalités supplémentaires mais ayant cependant une consommation d'énergie inférieure ou identique à celle de dispositifs classiques de l'art antérieur. Un processeur selon la présente invention peut, par exemple, exécuter diverses fonctions de détection de morphologie, telles qu'une différenciation d'ondes P rétrogrades et d'ondes P antégrades dans une forme d'onde d'électrogramme ; une différenciation d'ondes P d'avec des ondes R de champ lointain ; une différenciation de flutter AF-A-AT d'avec une tachycardie sinusoïdale ; une différenciation de flutter VT-VF-V d'avec une tachycardie supra-ventriculaire ; une différenciation de signaux cardiaques d'avec des interférences électromagnétiques, etc. En outre, à titre d'exemple, divers modes de réalisation de la présente invention peuvent aussi être utilisés pour détecter ou filtrer des interférences électromagnétiques émanant de détecteurs de vol ou créées par eux, provenant de signaux de conduction, de bruit à haute fréquence, de myopotentiels, et de signaux similaires. Les modes de réalisation spécifiques précédents sont des illustrations de la mise en pratique de l'invention. Il doit être entendu, en conséquence, que d'autres méthodes connues des personnes qualifiées en la matière ou décrites ici peuvent être utilisées sans s'écarter de l'invention ou de la portée des revendications jointes. Par exemple, la présente invention n'est pas limitée à l'utilisation de circuits analogiques ou numériques particuliers. En outre, les tensions appliquées n'ont pas besoin d'être à un quelconque niveau prédéfini, mais doivent seulement être différentes. Bien qu'une pompe à charge soit préférée pour créer la tension plus élevée d'alimentation décrite ici, il peut exister d'autres dispositifs de génération de tension capables de produire les niveaux souhaités de tension pour une application à des circuits analogiques. En outre, la présente invention n'est pas limitée à une utilisation en association avec des stimulateurs cardiaques ou des stimulateurscardioverseurs-défibrillateurs, mais peut trouver d'autres applications dans des domaines appropriés tels que la microinformatique ou les télécommunications, où une faible consommation d'énergie est souhaitée. La présente invention comprend en outre dans sa portée l'utilisation d'autres techniques décrites ici en association avec l'application de différentes tensions d'alimentation à des circuits analogiques et numériques (telle que, par exemple, des dispositifs et des procédés de génération de signaux d'horloge "juste à temps"). Les caractéristiques mentionnées sous la forme de moyens plus fonction sont destinées à couvrir les structures décrites ici comme exécutant la fonction mentionnée et leurs équivalents. Elles ne sont pas destinées à être limitées à seulement des équivalents structurels, mais sont aussi destinées à comprendre des structures qui fonctionnent de manière équivalente dans l'environnement de la combinaison mentionnée. REVENDICATIONS 1. Dispositif électrique à économiseur d'énergie, notamment pour le domaine médical (600 ; 700), comprenant : un ou plusieurs circuits analogiques (602 ; 704) conçus pour remplir au moins une fonction ; un ou plusieurs circuits numériques (604 ; 702) conçus pour remplir au moins une fonction ; une source d'alimentation pour appliquer une première tension fixe (Vdigital ; V1) d'alimentation auxdits un ou plusieurs circuits numériques (604 ; 702) ; un circuit (606 ; 706) de génération de tension ayant la première tension fixe (Vdigital ; V1) d'alimentation qui lui est appliquée, caractérisé en ce que le circuit de génération de tension produit au moins une deuxième tension fixe (Vanalog) d'alimentation devant être appliquée auxdits un ou plusieurs circuits analogiques (602 ; 704), et qu'en outre la deuxième tension fixe (Vanalog ; V2) d'alimentation est supérieure à la première tension fixe (Vdigital ; V1) d'alimentation. 2. Dispositif (700) selon la revendication 1, caractérisé en ce que le circuit de génération de tension est un circuit (706) de pompe à charge pour une génération de la deuxième tension fixe (V2) d'alimentation basée sur la première tension fixe (V1) d'alimentation. 3. Dispositif (700) selon la revendication 2, caractérisé en ce que la première tension (V1) d'alimentation est comprise entre environ 0,8 volt et environ 1,5 volt. 4. Dispositif (700) selon la revendication 2, caractérisé en ce que la deuxième tension (V2) d'alimentation est comprise entre environ 2,0 volts et environ 3,0 volts. 5. Dispositif (600) selon la revendication 1, caractérisé en ce que le dispositif comprend en outre des moyens (609) pour ajuster la polarisation inverse de grille d'au moins un desdits un ou plusieurs circuits numériques (604). 6. Dispositif (700) selon la revendication 1, caractérisé en ce que lesdits un ou plusieurs circuits numériques (702) comprennent au moins un processeur et un dispositif de commande (714) et une mémoire (716). 7. Dispositif (700) selon la revendication 6, caractérisé en ce que lesdits un ou plusieurs circuits analogiques (704) comprennent au moins un amplificateur de détection auriculaire, un amplificateur de détection ventriculaire, un amplificateur d'ondes T, un ou plusieurs filtres passe-bande, un ou plusieurs circuits de détection, un ou plusieurs amplificateurs de capteur, un ou plusieurs amplificateurs de signaux physiologiques, un ou plusieurs circuits de sortie, un circuit de surveillance de batterie, et un circuit de réinitalisation lors d'une mise sous tension. 8. Dispositif (600) selon la revendication 1, caractérisé en ce que lesdits un ou plusieurs circuits numériques (604) comprennent au moins un processeur numérique de signaux ayant la première tension (V1) d'alimentation qui lui est appliquée pour recevoir des données représentant un ou plusieurs signaux analogiques. 9. Dispositif (700) selon la revendication 1, caractérisé en ce que lesdits un ou plusieurs circuits analogiques (704) comprennent au moins un circuit d'amplificateur pour amplifier lesdits un ou plusieurs signaux analogiques. 10. Dispositif (600 ; 700) selon la revendication 1, caractérisé en ce que le dispositif comprend en outre un convertisseur (610 ; 708) de niveau pour convertir des signaux entre lesdits un ou plusieurs circuits analogiques (602 ; 704) et lesdits un ou plusieurs circuits numériques (604 ;702). 11. Dispositif selon la revendication 1, caractérisé en ce que le dispositif est un dispositif médical implantable scellé hermétiquement. 12. Dispositif selon la revendication 11, caractérisé en ce que le dispositif médical implantable est sélectionné dans un groupe composé d'un stimulateur implantable, d'un stimulateur implantable de nerf, d'un stimulateur cardiaque implantable, d'un générateur implantable d'impulsions, d'un cardioverseur implantable, d'un stimulateur-cardioverseur-défibrillateur implantable, d'un défibrillateur implantable, d'un cardioverseurdéfibrillateur implantable et d'une pompe implantable à médicament. 13. Dispositif (600 ; 700) selon la revendication 1, caractérisé en ce que lesdits au moins un ou plusieurs circuits analogiques (602 ; 704) comprennent des circuits d'un type sélectionné dans le groupe composé de circuits CMOS, de circuits CML, de circuits SOI, de circuits BICMOS, de circuits PMOS et de circuits NMOS. 14. Procédé pour économiser l'énergie dans un dispositif électrique notamment pour le domaine médical ( 600 ; 700), le procédé étant caractérisé en ce qu'il comprend les étapes consistant à : fournir un ou plusieurs circuits analogiques (602 ; 704) du dispositif médical ; fournir un ou plusieurs circuits numériques (604 ; 702) du dispositif médical ; appliquer une première tension fixe (Vdigital ; V1) d'alimentation auxdits un ou plusieurs circuits numériques (604 ; 702) ; produire une deuxième tension fixe (Vénales ! V2) d'alimentation pour application auxdits un ou plusieurs circuits analogiques (602 ; 704) en utilisant la première tension fixe (Vdigital ; V1) d'alimentation, dans lequel la deuxième tension fixe (Vanalog ; V2) d'alimentation est supérieure à la première tension fixe (Vdigital ; V1) d'alimentation. 15. Procédé selon la revendication 14, caractérisé en ce que l'étape consistant à produire la deuxième tension fixe (V2) d'alimentation comprend l'étape consistant à produire la deuxième tension fixe d'alimentation en utilisant un circuit (706) de pompe à charge. 16. Procédé selon la revendication 14, caractérisé en ce que la première tension fixe (V1) d'alimentation est comprise entre environ 0,8 volt et environ 1,5 volt. 17. Procédé selon la revendication 14, caractérisé en ce que la deuxième tension fixe (V2) d'alimentation est comprise entre environ 2,0 volts et environ 3,0 volts. 18. Procédé selon la revendication 14, caractérisé en ce que le procédé comprend en outre l'étape d'ajustement de la polarisation inverse de grille d'au moins un desdits un ou plusieurs circuits numériques (604). 19. Procédé selon la revendication 14, caractérisé en ce que l'étape de fourniture d'un ou plusieurs circuits numériques (702) comprend de prévoir au moins un processeur et un dispositif de commande (714) et une mémoire (716). 20. Procédé selon la revendication 14, caractérisé en ce que l'étape de fourniture d'un ou plusieurs circuits analogiques (704) comprend l'étape de fourniture d'au moins un amplificateur de détection auriculaire, un amplificateur de détection ventriculaire, un amplificateur d'ondes T, un ou plusieurs filtres passe-bande, un ou plusieurs circuits de détection, un ou plusieurs circuits d'amplification de capteur, un ou plusieurs circuits d'amplification de signaux physiologiques, un ou plusieurs circuits de sortie, un circuit de surveillance de batterie, et un circuit de réinitialisation lors d'une mise sous tension. 21. Procédé selon la revendication 14, caractérisé en ce que l'étape de fourniture d'un ou plusieurs circuits numériques (702) comprend l'étape de fourniture d'au moins un processeur numérique (784) de signaux ayant la première tension (V1) d'alimentation qui lui est appliquée pour recevoir des données représentant un ou plusieurs signaux analogiques. 22. Procédé selon la revendication 14, caractérisé en ce que l'étape de fourniture d'un ou plusieurs circuits analogiques (704) comprend l'étape de fourniture d'au moins un circuit d'amplificateur pour amplifier lesdits un ou plusieurs signaux analogiques. 23. Procédé selon la revendication 14, caractérisé en ce que le procédé comprend en outre l'étape de conversion des niveaux de tension de signaux qui sont échangés entre lesdits un ou plusieurs circuits analogiques et lesdits un ou plusieurs circuits numériques. 24. Procédé selon la revendication 14, caractérisé en ce qu'il comprend en outre l'étape de fourniture d'un dispositif médical implantable (260) scellé hermétiquement. 25. Procédé selon la revendication 24, caractérisé en ce que l'étape de fourniture d'un dispositif médical implantable (260) comprend en outre l'étape de fourniture d'un dispositif médical implantable sélectionné dans le groupe composé d'un stimulateur implantable, d'un stimulateur implantable de nerf, d'un stimulateur cardiaque implantable, d'un générateur implantable d'impulsions, d'un cardioverseur implantable, d'un stimulateur-cardioverseur-défibrillateur implantable, d'un défibrillateur implantable, d'un cardioverseur-défibrillateur implantable et d'une pompe implantable à médicament. 26. Procédé selon la revendication 14, caractérisé en ce que l'étape de fourniture d'un ou plusieurs circuits analogiques comprend en outre l'étape de fourniture de circuits d'un type sélectionné dans le groupe composé de circuits CMOS, de circuits CML, de circuits SOI, de circuits BICMOS, de circuits PMOS et de circuits NMOS.