Brevet FR2790569A1 — publié le 20000908

La présente invention est relative à un bloc opérateur électronique permettant d'engendrer un courant ayant une relation prédéterminée avec un autre courant. Plus précisément, l'invention vise à fournir un bloc opérateur capable de mettre en euvre la relation: y = xk/J dans laquelle x est représentatif d'un premier courant, y est représentatif d'un second courant et k et j sont deux entiers dont le rapport définit l'exposant de la valeur x. Par conséquent, le bloc opérateur selon l'invention sera capable d'engendrer à partir d'un premier courant x, un autre courant y qui peut être une puissance rationnelle quelconque du premier courant. Un bloc opérateur de ce type a été décrit dans un article de X. Arreguit, E. A. Vittoz et M. Merz, publié dans IEEE Journal of Solid State Circuits, Vol SC-22, N0.3, juin 1987, ce bloc opérateur étant, dans le cadre décrit, destiné notamment à être incorporé dans un compresseur de données appliqué à une aide auditive. La figure 4 de cet article montre un exemple de réalisation d'un tel bloc opérateur dans lequel on utilise des transistors bipolaires compatibles, (ou transistors bipolaires latéraux compatibles avec une technologie CMOS), pour établir la relation entre les deux courants. L'exposant de la valeur du premier courant est déterminé par un composant résistif dont on suggère de faire varier la valeur afin de permettre l'obtention d'une valeur d'exposant variable. Plus précisément, on prévoit un banc de résistances en série, les résistances pouvant sélectivement être mises en circuit à l'aide de transistors MOS de sélection. Ce bloc opérateur connu présente l'inconvénient de nécessiter non seulement des transistors bipolaires compatibles mais surtout des composants résistifs, peu compatibles avec les techniques récentes de réalisation de circuits exclusivement CMOS dépourvus de tout composant résistif. De plus, les applications d'un tel bloc sont limitées à cause, d'une part, du fait que la valeur de l'exposant variable doive être comprise entre 0 et 1 et, d'autre part, des différentes précautions qui doivent être prises pour tenir compte des caractéristiques des transistors bipolaires compatibles. L'invention a pour but de fournir un bloc opérateur du genre brièvement évoqué ci-dessus, mais qui soit dépourvu des inconvénients de l'art antérieur. En particulier, le bloc opérateur selon l'invention s'adapte parfaitement aux techniques modernes de réalisation des circuits CMOS et ne comporte aucun composant autre que des transistors MOS. L'invention a donc pour objet un bloc opérateur électronique comportant une rangée de cellules (C1, C2, Cj,...) et permettant d'engendrer un second courant qui présente une relation, par rapport à au moins un premier courant, du type y = xi, o x représente la valeur du premier courant, y la valeur du second courant et i est le rang de la cellule dans ladite rangée, ledit bloc opérateur étant caractérisé en ce que chaque cellule Cj comporte: - une pseudo-conductance G*j connectée entre une tension d'alimentation (V*in) et une pseudo-masse (7) et engendrant un courant de sortie (Ij); - un transistor de contrôle (Tj) traversé par le courant de sortie Ij-1 de la cellule précédente Cj- l et capable de contrôler ladite pseudo-conductance G*j de telle sorte que ledit courant de sortie Ij soit proportionnel au courant Ij-, de la cellule précédente Cj_ l; et - un convoyeur de courant (T3, T5, T6) pour convoyer ledit courant de sortie Ij vers, d'une part, ledit transistor de contrôle de la cellule suivante Cj+l et, d'autre part, une sortie de la cellule Cj; et en ce que le courant traversant le transistor de contrôle de la première cellule Cl de ladite rangée est un courant fixe (Io0), de sorte que le courant de sortie Ij d'une cellule quelconque Cj de la rangée est proportionnel à Ioi. Un autre objet de l'invention est un bloc opérateur comportant une rangée de cellules, dont les caractéristiques sont telles que mentionnées ci-dessus, et permettant d'engendrer un second courant qui présente une relation, par rapport à un premier courant, du type y = xk/j, o x représente la valeur du premier courant, y la valeur du second courant et k et j le rang des cellules Ck et Cj, respectivement, ledit bloc étant caractérisé en ce qu'il comporte en outre un circuit d'asservissement (T1) délivrant, à partir d'un courant d'entrée arbitrairement choisi (Iin) et du courant de sortie (Ij) d'une cellule Cj quelconque de ladite rangée, ladite tension d'alimentation (V*in) telle que les courants Iin et I1 restent égaux, de sorte que le courant de sortie Ik d'une cellule Ck est tel que Ik = Iin k/J. Grâce à ces caractéristiques, il devient possible de prélever dans ledit réseau sur une cellule donnée un courant y qui soit une puissance rationnelle donnée du courant envoyé dans une autre cellule, la puissance étant déterminée par le rapport des rangs qu'occupent ces cellules dans le réseau. Le bloc opérateur suivant l'invention présente ainsi un grand choix, facilement obtenable par de simples branchements, de valeurs de courant qui ont entre eux la relation de puissance souhaitée. En outre, il s'avère que ce bloc opérateur peut être réalisé entièrement selon la technologie CMOS sans nécessiter aucun composant résistif. Le bloc opérateur selon l'invention peut également présenter l'une ou plusieurs des caractéristiques suivantes: - le circuit d'asservissement est constitué d'un seul transistor MOS qui délivre une tension d'alimentation des pseudo-conductances à une valeur telle qu'elle assure l'égalité en un courant de sortie d'une cellule choisie et un courant d'entrée donné; - les pseudo- conductances sont constituées, chacune, par un transistor MOS polarisé de manière à travailler dans un régime de faible inversion; - les convoyeurs de courant sont réalisés à l'aide de miroirs de courant à deux sorties. D'autres caractéristiques et avantages de l'invention apparaîtront au cours de la description qui va suivre, donnée uniquement à titre d'exemple et faite en se référant aux dessins annexés dans lesquels: - la figure 1 est un premier schéma de principe d'un bloc opérateur selon l'invention; - la figure 2 montre une variante du schéma de la figure 1; - la figure 3 est un exemple de réalisation en technologie CMOS d'une pseudo- conductance variable; - la figure 4 représente une cellule du circuit de l'invention; et - la figure 5 montre une réalisation d'un bloc opérateur selon l'invention. La figure 1 montre un premier schéma de principe de l'invention. Celui- ci comprend un réseau de conductances G*l à G*N, connectées en parallèle entre une ligne d'alimentation 2, portée à la tension V*in, et la masse 3. La raison de l'astérisque affectant certaines références sera expliquée en relation avec les figures suivantes de la description. La conductance G*1 est une conductance fixe, alors que les conductances G*2 à G*N du réseau sont des conductances variables (comme l'indique la flèche qui les traverse), chaque conductance variable étant contrôlée de manière que sa valeur soit proportionnelle au courant qui traverse la conductance qui la précède. Ainsi, G*2 est proportionnelle à Il, G*3 est proportionnelle à I2,..., G*N est proportionnelle à IN- Pour le réseau de la figure 1, on peut donc écrire: Il = G*l.V*in G*2 = (G*l.V*in) / V*o, o 1 / V*o0 représente une constante de proportionnalité I2 = G*2.V*in = G*1. (V*in)2 / V*o G*3 = (G*2.V*in) / V*o = G*1. (V*in)2 / V*o02 I3 = G*3.V*in = G*1. (V*in) 3 / V*02 etc. De ce qui précède, on peut déduire que I2 est proportionnel à I12, que I3 est proportionnel à I13,..., IN est proportionnel à I1N. Ainsi, pour le réseau de la figure 1, chaque branche k est parcourue par un courant Ik, qui est proportionnel à la kme puissance de Il. La tension d'entrée V*in peut être ajustée pour que le courant Il soit égal à une valeur de référence. Les courants Ij,..., Ik peuvent être extraits du réseau par des convoyeurs de courant. Avec l'utilisation proposée, comme on le verra ci-après, de pseudo-conductances en technologie CMOS, l'extraction des courants de sortie peut être faite au moyen de simples miroirs de courant. Le schéma de la figure 2 montre une variante de celui de la figure 1, selon laquelle la tension d'entrée V*in est telle que le courant dans une branche donnée j (ici, j = 3) est égal à un courant fixe d'entrée Iin. Pour cela, un générateur de courant 4, délivrant le courant Iin, est connecté en série, entre l'alimentation 2 et la masse 3, avec la conductance G*3 qui est parcourue par le courant I3. Le noeud 6, commun au générateur de courant 4 et à la conductance G*3, est relié à l'entrée inverseuse (-) d'un amplificateur opérationnnel 5, dont l'autre entrée (+) est à la masse. La tension V*in, à la sortie de l'amplificateur 5, est appliquée à la borne d'alimentation 2 du réseau et est telle qu'elle assure l'égalité entre les courants I3 et Iin. Selon l'arrangement de la figure 2, il est alors possible de fixer la valeur du courant dans une branche quelconque du réseau et l'on a les relations suivantes: I1 est proportionnel à V*in I2 est proportionnel à I12 I3 est proportionnel à I13 D'o l'on déduit, Il est proportionnel à (Ii,) 1/3. Ainsi, en assurant que le courant Ij est égal à un courant d'entrée donné Iin, on obtient, pour le courant Ik dans la branche k: Ik est proportionnel à (Iin)k/j- Pour la suite de la description, on fera référence à l'article de E. A. Vittoz et X. Arreguit, intitulé "Linear Networks Based on Transistors", paru dans Electronics Letters du 4 février 1993, Vol. 29, No. 3, pp. 297-298. Cet article décrit, en particulier, le principe des pseudo-conductances et définit les pseudo- tensions. Comme dans l'article, l'utilisation dans la présente description d'un astérisque affectant une référence permet de reconnaître les pseudo-conductances G* et les pseudo-tensions V*. La figure 3 montre un exemple de pseudo-conductance variable dans une technologie de type CMOS. La conductance variable G* est constituée par un transistor MOS de type P, travaillant en faible inversion, dont la grille est connectée à la grille d'un transistor de contrôle T, lui-même également de type P et travaillant en faible inversion, ayant son drain à une tension fixe VF, sa source connectée à sa grille et dont le courant de canal est I. Une description des caractéristiques des transistors MOS travaillant en faible inversion peut être trouvée dans l'article de E. A. Vittoz et J. Fellrath, intitulé "CMOS Analog Integrated Circuits Based on Weak Inversion Operation" et paru dans Journal of Solid State Circuits, Vol. SC-12, June 1977, pp. 224- 231. Si la tension à la borne 7 du transistor G* est suffisamment faible par rapport à sa tension de grille, alors le transistor G* est en régime saturé et la borne 7 peut être considérée comme une pseudo-masse (voir article de E. A. Vittoz et X. Arreguit précité). Le transistor G* se comporte, alors, comme une conductance à la terre et l'on peut écrire: G* = I / V*O, o V*0 représente un coefficient de valeur arbitraire. La figure 4 montre le schéma complet d'une cellule J d'un réseau, ou bloc opérateur, selon l'invention. On reconnaît le transistor faisant office de pseudo- conductance variable Gj*, connecté entre la tension d'entrée V*in et la pseudo-masse 7, et le transistor de contrôle Tj, connecté à une tension fixe VF et alimenté par un courant Ij-1. Ce courant Ij-_ est extrait de la cellule précédente par l'intermédiaire d'un miroir de courant formé des transistors M1 et M2, tous deux de type N; le transistor M2 étant connecté en série avec le transistor Tj entre la tension fixe VF et la masse 3 et le transistor M1, monté en diode, étant connecté entre la borne 8 et la masse et ayant sa grille connectée à celle de M2. Le miroir de courant en technologie MOS est bien connu dans la littérature. Si les transistors M1 et M2 ont des dimensions identiques (même valeur du rapport de la largeur W à la longueur L de leur canal) et sont disposés très près l'un de l'autre sur le même substrat, alors ils sont parcourus par le même courant de canal. Il convient de noter, cependant, que le rapport des courants peut être rendu différent de l'unité en modifiant le rapport dimensionnel W/L d'un des deux transistors du miroir par rapport à l'autre. La borne 7 de sortie de la cellule j constitue la borne d'entrée de la cellule suivante J+1. De même, la borne d'entrée 8 de la cellule j constitue la borne de sortie de la cellule précédente j-1. Le schéma complet du réseau, ou bloc opérateur, de l'invention est représenté à la figure 5. Il est composé d'un ensemble de cellules C1, C2,..., Cj,.... Les cellules sont toutes identiques; elles comprennent, si l'on se reporte à la cellule Cj, un transistor de type P qui constitue la pseudo- conductance variable G*j, un transistor Tj de contrôle de cette pseudo-conductance et un miroir de courant formé d'un premier transistor, de type N monté en diode, T5 et de deux transistors de sortie T3 et T6, également de type N. Le premier transistor T3 permet d'appliquer le courant Ij, traversant la pseudo-conductance G*j, au transistor de contrôle (analogue au transistor Tj) de la cellule suivante Cj+l. De la même manière, le transistor de contrôle Tj de la cellule C1 reçoit le courant Ij-1 de la cellule précédente par l'intermédiaire d'un transistor de sortie (analogue au transistor T6) du miroir de courant de la cellule précédente Cj-1. Le transistor de sortie T3 permet d'extraire le courant Ij de la cellule Cj, s'il doit servir dans la boucle d'asservissement décrite ci-après. Le transistor Tj est connecté, en série avec le transistor de sortie (analogue à T6) du miroir de courant de la cellule précédente Cj-1, entre une tension fixe positive V+ et une tension fixe négative (ou masse) V-. Le transistor constituant la conductance variable G*j est connecté, en série avec le transistor T5, entre la tension d'entrée V*in et la masse. Cette tension d'entrée V*in est engendrée par le transistor T1, dont le canal de type N est connecté entre une tension d'alimentation Valim et la ligne 1 de l'alimentation V'in. La grille 5 du transistor Ti reçoit un courant d'entrée Iin ainsi que le courant de sortie Ij de la cellule choisie. Le transistor T1 opère en suiveur de tension; il fournit, à la ligne 1, une tension V'*in, qui est telle qu'elle assure l'égalité entre le courant d'entrée Iin et le courant Ij de la cellule choisie. La tension Valim est une tension fixe d'alimentation, dont la valeur doit être suffisamment supérieure à la tension V+ pour assurer le fonctionnement correct du réseau. Des moyens de connexion (non représentés) permettent de connecter à la grille 5 du transistor T1 n'importe quel courant de sortie Ij. La cellule C1 ne diffère des autres cellules du réseau que par le fait que le courant Io fourni au transistor de contrôle (analogue au transistor Tj de la cellule Cj) est engendré par une source de courant 4, reliée en série avec ledit transistor de contrôle. Il est à noter que, malgré le fait que la technologie CMOS soit préférée pour la réalisation du bloc opérateur selon l'invention, les spécialistes sauront que ce dernier peut également être réalisé à l'aide de transistors bipolaires. REVENDICATIONS 1. Bloc opérateur électronique comportant une rangée de cellules (C1, C2,..., Cj,...) et permettant d'engendrer un second courant qui présente une relation, par rapport à au moins un premier courant, du type y = xi, o x représente la valeur du premier courant, y la valeur du second courant et i est le rang de la cellule dans ladite rangée, caractérisé en ce que chaque cellule Cj comporte: - une pseudo- conductance G*j connectée entre une tension d'alimentation (V*in) et une pseudo-masse (7) et engendrant un courant de sortie (Ij); - un transistor de contrôle (Tj) traversé par le courant de sortie Ij- de la cellule précédente Cj-1 et capable de contrôler ladite pseudo- conductance G*j de telle sorte que ledit courant de sortie I; soit proportionnel au courant Ij- de la cellule précédente C:- 1; et - un convoyeur de courant (T3, T5, T6) pour convoyer ledit courant de sortie Ij vers, d'une part, ledit transistor de contrôle de la cellule suivante Cj+l et, d'autre part, une sortie de la cellule Cj; et en ce que le courant traversant le transistor de contrôle de la première cellule C1 de ladite rangée est un courant fixe (Io), de sorte que le courant de sortie Ij d'une cellule quelconque Cj de la rangée est proportionnel à Io0. 2. Bloc opérateur comportant une rangée de cellules selon la revendication 1 et permettant d'engendrer un second courant qui présente une relation, par rapport à un premier courant, du type y = xk/j, o x représente la valeur du premier courant, y la valeur du second courant et k et j le rang des cellules Ck et Cj, respectivement, caractérisé en ce qu'il comporte en outre un circuit d'asservissement (T1) délivrant, à partir d'un courant d'entrée arbitrairement choisi (Iin) et du courant de sortie (Ij) d'une cellule Cj quelconque de ladite rangée, ladite tension d'alimentation (V*in) telle que les courants Iin et I1 restent égaux, de sorte que le courant de sortie Ik d'une cellule Ck est tel que ik -k/ Ik = IinkjÀ 3. Bloc opérateur selon la revendication 2, caractérisé en ce que ledit circuit d'asservissement est constitué d'un transistor MOS (T1), dont la grille est connectée à un noeud (5) recevant ledit courant d'entrée (Iin) et dont est extrait ledit courant de sortie quelconque (Ij) et dont le canal est relié entre une tension fixe d'alimentation (Valim) et le noeud d'alimentation (V*in) de toutes les pseudo-conductances; ledit transistor MOS agissant comme un suiveur de tension. 4. Bloc opérateur selon l'une des revendications 1 à 3, caractérisé en ce que lesdites pseudo- conductances sont constituées, chacune, par un transistor MOS (G*j), dont la grille est reliée à la grille de son transistor de contrôle, le transistor de contrôle a sa grille connectée à sa source et son drain connecté à une tension fixe d'alimentation et en ce que les transistors de contrôle et pseudo-conductances sont polarisés de façon à travailler dans un régime de faible inversion. 5. Bloc opérateur selon la revendication 4, caractérisé en ce que les transistors formant lesdites pseudo-conductances (G*j) sont en régime saturé. 6. Bloc opérateur selon l'une quelconque des revendications 1 à 5, caractérisé en ce que lesdits convoyeurs de courant sont réalisés à l'aide de miroirs de courant à deux sorties; le miroir de courant de chaque cellule étant connecté en série avec ladite pseudo-conductance.5 7. Bloc opérateur selon la revendication 6, caractérisé en ce que lesdits transistors de contrôle et pseudo-conductances sont des transistors MOS à canal P et lesdits miroirs de courant et transistor suiveur sont des transistors MOS à canal N.