Brevet FR2792794A1 — publié le 20001027

PROCEDE DE DEPLIEMENT D'UN SIGNAL DE PHASE, SYSTEME DE DEPLIEMENT DE PHASE LINEAIRE ET DISPOSITIF DE RECUPERATION DE PORTEUSE La présente invention est relative à un procédé de dépliement d'un signal de phase, à un système de déplie- ment de phase linéaire et à un dispositif de récupération de porteuse correspondants. En radiodiffusion analogique à modulation de fré- quence, un écart de fréquence se traduit, après démodula- tion, par une composante continue. Cet écart de fréquence ou "désaccord" est facile à corriger, car il suffit de filtrer cette composante continue. Un tel processus de correction est réalisé dans tous les récepteurs analogi- ques de bonne qualité. Dans le cas de la transmission d'un signal numéri- que, le problème de la synchronisation de porteuse est beaucoup plus critique, car un écart de fréquence se tra- duit par une rotation de la constellation d'états d'ampli- tude et de phase de la modulation considérée, ce qui rend impossible tout décodage ultérieur. Pour assurer la récupération de porteuse, diffé- rentes solutions ont jusqu'à ce jour été proposées. Une première solution, ainsi que représenté en fi- gure la, consiste à conduire un processus dirigé par une décision non linéaire (DD) appliquée à un signal u(n) cor- rigé en phase à partir d'un signal reçu avant récupération de porteuse x(n) = ei().d(n) + w(n) o d(n) est le signal utile de puissance égale à 1 et w(n) un bruit additif blanc gaussien, de variance W. Le dispositif correspondant représenté en figure la comprend une prise de décision, circuit non linéaire, un détecteur de phase, un filtre de boucle, un intégrateur et un circuit de correction de phase délivrant le signal corrigé en phase u(n) à partir du signal reçu x(n). L'erreur de phase, en l'absence de bruit, vérifie la relation s(n)="n)-ó(n) o 4n) représente la phase du signal reçu x(n) et (n) l'estimation de celle-ci. Le filtre de boucle H(z) est un filtre passe-bas dont la fonction de transfert s'écrit: H(z)= G,+ 2 Sur la figure la, K désigne le gain de boucle, K pouvant être pris égal à 1, le gain scalaire de l'ensemble pouvant être inclus dans les valeurs de G1 et G2. Un tel disposi- tif permet de corriger un déphasage entre le signal reçu x(n) et un signal de référence fourni soit par une sé- quence d'apprentissage, soit par la décision sur les sym- boles. En ce qui concerne les détecteurs de phase suscep- tibles d'être mis en oeuvre dans ces dispositifs, ceux-ci peuvent réaliser une détection de la forme: lm u(n J-(n)]j E(n)= ar int - u(n) (n) avec, pour d(n)= d(n) u(n)*(n)= d(nf expj(4(n)- (n))+w(n)d(n)exp(- j(n)) o d*(n) et d*(n) représentent l'expression complexe conju- guée de la décision prise et du signal utile respective- ment. De nombreux autres détecteurs de phase sont sus- ceptibles d'être utilisés ainsi que décrit par exemple dans la thèse publiée par D. MOTTIER: "Association des fonctions d'égalisation, de synchronisation et de décodage canal pour les transmissions numériques à grande efficaci- té spectrale", Thèse de doctorat de l'Université de Rennes (France), Nov. 1997. Dans ces conditions, si l'erreur de phase est fai- ble, (n)-$(n) en figure la pouvant alors être ramené à une boucle linéa- risée, telle que représentée en figure lb, dont l'étude en régime établi peut être ramenée à celle d'un système li- néaire bouclé classique dont la fonction de transfert en boucle fermée vérifie la relation: (1- z) + Z- 1_ Q() ( -,2 + -' (GI (i - z-)+ G2) L'utilisation de ce type de dispositif tel que re- présenté en figures la et lb est très répandue dans les systèmes de récupération de porteuse en communication nu- mérique, en raison du fait que les structures en boucle présentent un certain nombre d'avantages, tels qu'une fai- ble complexité calculatoire, une grande simplicité de mise en oeuvre et de bonnes performances en régime établi en présence d'un écart de phase ou de fréquence. Toutefois, ce type de dispositif présente des in- convénients. En premier lieu, le processus est piloté par la décision non linéaire, ce qui exclut son utilisation avec des rapports signal à bruit faibles. Une telle situation provoque une propagation des erreurs et une importante dé- gradation des performances. En deuxième lieu, un tel système présente des in- convénients liés, non plus à la prise de décision, mais à l'utilisation d'une structure bouclée. Le premier de ces inconvénients est relatif à l'accrochage, ou acquisition, de la boucle, notamment pour des écarts de fréquence im- portants, cette acquisition présentant le caractère d'un phénomène lent et aléatoire. Confer H.MEYR et ai. "Syn- chronization in Digital Communications", Vol. 1, Wiley, 1990. En effet, si l'écart de fréquence est trop impor- tant, le modèle linéaire n'est plus valable et le temps de convergence, ou d'acquisition, augmente de façon impor- tante. Cet inconvénient apparaît d'une importance majeure pour l'utilisation des structures bouclées pour la récupé- ration de porteuse, de telles structures, pour cette rai- son, n'étant pas en pratique utilisées dans les modes de transmission par paquets, pour lesquels les structures di- rectes ou Feed Forward sont utilisées. Le deuxième de ces inconvénients est relatif à l'absence de robustesse de ces systèmes en régime établi, dès lors que la phase à compenser ne correspond pas à un écart de phase et/ou de fréquence fixe, confer l'article intitulé "A Survey of Digital Phase-Locked Loops" publié par W. LINDSEY, C.M. CHIE, Proceedings of the IEEE, Vol.69, No.4, Apr.1981. La présente invention a pour objet de remédier aux inconvénients des systèmes de récupération de porteuse de l'art antérieur précédemment cités. En particulier, dans ce but, un objet de la pré- sente invention est la mise en oeuvre d'un procédé de dé- pliement d'un signal de phase permettant, du fait de cette opération de dépliement, le signal de phase étant ainsi rendu sensiblement continu sur tout intervalle temporel de mise en oeuvre, de rendre la détection de phase conduite sur cet intervalle sensiblement linéaire. Dans ce même but, un objet de la présente inven- tion est en outre la mise en oeuvre d'un système de déplie- ment de phase sensiblement linéaire permettant de délivrer un signal de phase dépliée correspondant. Un autre objet de la présente invention est égale- ment la mise en oeuvre, à partir d'un système de dépliement de phase sensiblement linéaire tel que mentionné précédem- ment, d'un dispositif de récupération de porteuse d'un si- gnal reçu dont la vitesse de convergence, ou d'acquisition, est sensiblement améliorée vis-à-vis de celle des dispositifs de synchronisation de porteuse de l'art antérieur. Le procédé de dépliement d'un signal de phase con- tinu par intervalles, objet de l'invention, procédé dans lequel on détecte l'amplitude s(n) de ce signal par échan- tillonnage successif, est remarquable en ce que l'on cal- cule la différence 5n,n-1 = s(n)- s(n-1) entre chaque couple d'échantillons successifs, formé par un échantillon courant et un échantillon adjacent, on compare cette dif- férence 8n,n-1 à une valeur de référence représentative de la valeur d'amplitude égale à chaque intervalle, afin de détecter une discontinuité de ce signal. En présence d'une telle discontinuité, on aligne la valeur de l'échantillon courant, respectivement adjacent, et la valeur des échan- tillons suivants, par décalage de la valeur de ces échan- tillons de la valeur d'amplitude égale à chaque intervalle et on construit une suite de valeurs échantillonnées sd(n) corrigées. Ceci permet de délivrer un signal déplié dont la plage de dépliement est égale à la somme de toutes les hauteurs, sur lesquelles la détection par échantillonnage successif est réalisée. Le système de dépliement de phase linéaire d'un signal de phase continu par intervalles, objet de la pré- sente invention, ce signal étant constitué par une suite d'échantillons numériques d'échantillon courant s(n) est remarquable en ce que, en vue de délivrer un signal de phase dépliée constitué par une suite d'échantillons cor- rigés d'échantillon corrigé courant sd(n), ce système com- porte un circuit soustracteur recevant, sur une première entrée, la suite d'échantillons numériques d'échantillon courant s(n) et, sur une deuxième entrée, la suite d'échantillons corrigés d'échantillon corrigé précédent sd(n-1) antérieur à l'échantillon corrigé courant sd(n) Ce circuit soustracteur délivre un signal différence Oa(n) = ú(n) - sd(n-1) entre le couple d'échantillons suc- cessifs formé par l'échantillon courant ú(n) et l'échan- tillon corrigé précédent sd(n-1). Un module de calcul d'une valeur de décalage est prévu, lequel comporte un comparateur du signal de différence à la valeur zéro, dé- livrant une valeur de signe k = 1 de cette différence, et un circuit de calcul d'une valeur de décalage Ob(n) = rem(Oa(n)+kp, 2p)-kp, reste de la division par 2p de la valeur de cette différence, augmentée respectivement diminuée du demi-intervalle p en fonction de la valeur du signe de cette différence, reste diminué respectivement augmenté du demi-intervalle p en fonction de la valeur du signe de cette différence, ce circuit de calcul d'une va- leur de décalage délivrant cette valeur de décalage. Un module sommateur reçoit, sur une première entrée, la va- leur de décalage Ob(n) = rem(Oa(n)+kp,2p)-kp et, sur une deuxième entrée, la suite d'échantillons corrigés d'échan- tillon corrigé précédent sd(n-1) antérieur à l'échantillon corrigé courant Ed(n). Le module sommateur délivre la suite d'échantillons corrigés d'échantillon courant Ed(n) vérifiant la relation sd(n)=Ob(n)+sd(n-1) constituant le si- gnal de phase déplié. Un module retardateur d'une période d'échantillonnage reçoit la suite d'échantillons corrigés d'échantillon corrigé courant sd(n) et délivre la suite d'échantillons corrigés d'échantillon précédent cd(n-1) antérieur à l'échantillon corrigé courant sd(n) aux modu- les soustracteur et sommateur. Le dispositif de récupération de porteuse d'un si- gnal reçu, suite d'échantillons de rang n courant, objet de l'invention, comporte une boucle à verrouillage de phase. Cette boucle permet à partir d'une valeur de phase parasite estimée $(n) d'engendrer un signal reçu corrigé u(n, u(n), U)=x(n).exp(-j4(n)), x(n) représentant le signal reçu somme d'un signal utile eió(n).d(n) et d'un bruit additif, w(n). L'entité (n) représente l'argument de phase para- site du signal reçu. Le signal reçu corrigé, estimation d'un symbole courant, est soumis à un processus de déci- sion non linéaire pour engendrer un symbole décidé. Un mo- dule détecteur de phase permet de soumettre le signal corrigé u(n) et le symbole décidé d(n) à une détection de phase pour engendrer un signal d'erreur de phase s(n) en- tre le signal reçu corrigé u(n) et le symbole décidé d(n). La boucle à verrouillage de phase permet de calculer, à partir du signal d'erreur de phase s(n), l'argument de phase parasite estimée pour l'échantillon suivant de rang n+l suivant cet échantillon courant à partir d'un filtre de boucle H(z)=GI+ G2 délivrant un signal d'erreur de phase filtré Ef(n) et d'un opérateur intégrateur déli- vrant, à partir du signal d'erreur de phase filtré, la va- leur de phase parasite estimée pour l'échantillon suivant. Le dispositif de récupération de porteuse, objet de la présente invention, est remarquable en ce que le module détecteur de phase est constitué par un système de déplie- ment de phase linéaire délivrant un signal de phase dé- pliée précédemment cité. Ce système reçoit le signal corrigé u(n) et le symbole décidé d(n), et délivre un si- gnal d'erreur de phase dépliée Ed(n). La boucle à ver- rouillage de phase permet de calculer, à partir du signal d'erreur de phase dépliée gd(n), l'argument de phase para- site estimée pour l'échantillon suivant de rang n+l, sui- vant cet échantillon courant. L'invention trouve application à tout récepteur d'un signal de transmission sur fréquence porteuse, tel qu'un signal de radio ou de télévision. Elle sera mieux comprise à la lecture de la des- cription et à l'observation des dessins ci-après dans les- quels, outre les figures la et lb relatives à l'art antérieur: - la figure 2a représente un organigramme général illustrant les étapes de mise en oeuvre du procédé de dé- pliement d'un signal de phase conforme à l'objet de la présente invention; - la figure 2b représente un organigramme illus- trant les étapes de mise en oeuvre du procédé de dépliement d'un signal de phase conforme à l'objet de la présente in- vention dans un mode de réalisation préférentiel non limi- tatif; - la figure 2c représente, sous forme de schémas blocs, fonctionnels, un processus de dépliement de phase linéaire, mettant en oeuvre le procédé illustré en figure 2b; - la figure 3 représente le schéma fonctionnel d'un système de dépliement de phase linéaire dans une réa- lisation matérielle, opérant conformément aux étapes de la figure 2b et aux blocs fonctionnels illustrés en figure 2c; - la figure 4a représente un dispositif de récupé- ration de porteuse conforme à l'objet de la présente in- vention; - la figure 4b représente un détail de réalisation de la figure 4a; - la figure 4c et la figure 4d représentent des diagrammes ou schémas permettant de présenter un justifi- catif théorique du dispositif de récupération de porteuse illustré en figures 4a et 4b; - la figure 4e représente la réponse à un écart de fréquence d'un dispositif de récupération de porteuse tel que représenté en figure 4a ou 4b; - la figure 4f représente la réponse du dispositif de récupération de porteuse tel que représenté en figure 4a, dans le cas d'un écart de fréquence Af.Ts = 0,1 pour une modulation de type MAQ-4 et un rapport signal à bruit de 15 dB; - la figure 5a représente un dispositif de récupé- ration de porteuse conforme à celui représenté en figure 4a mais dans lequel un module de blanchiment de l'erreur de phase corrigée a été introduit; - la figure 5b représente un diagramme de la va- leur d'erreur de phase corrigée, de la valeur de l'erreur de prédiction et de l'erreur quadratique moyenne en dB en fonction du nombre d'itérations ou d'échantillons; - la figure 5c représente un diagramme d'erreur de phase dépliée pour une rampe de fréquences de pente n, = -4 obtenu grâce à la mise en oeuvre d'un dispositif de récupération de porteuse tel que représenté en figure 5a. Une description plus détaillée du procédé de dé- pliement d'un signal de phase, du système de dépliement de Il phase linéaire et d'un dispositif de récupération de por- teuse conformes à l'objet de la présente invention sera maintenant donnée en liaison avec les figures 2a, 2b et suivantes. En premier lieu, des considérations relatives à l'amélioration des boucles à verrouillage de phase seront données ci-après. Ainsi que rappelé relativement aux dispositifs de l'art antérieur, le processus de récupération de porteuse conduit par une décision non linéaire peut être vu en ré- gime établi comme une boucle à verrouillage de phase de type classique. Il est donc proposé d'améliorer l'estimation de la phase par la boucle puis d'appliquer ces résultats à la récupération de porteuse. Une boucle à verrouillage de phase est une struc- ture bouclée permettant de retrouver la valeur de phase, et donc la valeur de fréquence, d'un signal noyé dans du bruit. Selon une première analyse, on indique qu'une bou- cle à verrouillage de phase linéarisée est similaire à un dispositif de récupération de porteuse au détecteur de phase près. En effet, dans une boucle à verrouillage de phase, la détection de phase est effectuée sur le signal u(n). Le temps d'acquisition d'une boucle à verrouillage de phase est en général évalué pour un écart de fréquence donné. Le signal de phase vérifie alors la relation: @(n)= Q0nf(n) Dans cette relation, Q0 représente l'écart de pulsation réduite et F(n) est l'échelon unité défini par F(n)=0 si n Compte tenu de la relation précédente, on indique que Q0=2nAfFs o Af est l'écart de fréquence considéré et Ts la période d'échantillonnage du signal. Pour un écart de fréquence suffisamment faible, la boucle à verrouillage de phase reste dans le domaine li- néaire et dans ce cas, l'écart de fréquence est compensé par une boucle d'ordre 2 et l'erreur de phase vérifie la relation (1): E(n) = Qo (C2 + 2)n/2 sin(nO) L'erreur de phase apparaît donc comme une sinusoïde amor- tie. En régime linéaire, on note que l'écart de fréquence n'intervient que dans l'amplitude de la réponse. Dans la relation précédente, a, 3 et 0 sont des paramètres de la boucle à verrouillage de phase. Toutefois, une telle rela- tion n'est valable que dans la plage de linéarité du dé- tecteur de phase, c'est-à-dire pour des écarts de fréquence faibles. A titre d'exemple, le détecteur arc tangente délivrant un signal de phase E(n)=arctan Im[u(n)] Re[u(n)J) est linéaire pour Is(nj(. Au contraire, lorsque l'écart de fréquence est trop important, le modèle linéaire précité n'est plus va- lable et toute étude analytique exacte est rendue diffi- cile en raison de la forte non-linéarité de la période d'acquisition. Dans un tel cas, la simulation peut seule donner une évaluation des performances de la boucle à ver- rouillage de phase. En référence aux travaux de H. MEYR et autres, pu- bliés dans l'article intitulé "Synchronization in Digital Communications", Vol.i, Wiley, 1990, on indique que le temps d'acquisition est proportionnel au carré de l'écart de fréquence et apparaît en tout état de cause nettement plus élevé que dans le cas du modèle linéaire. Ainsi, dans certains cas, pour un écart de fré- quence important, le temps d'acquisition peut excéder plu- sieurs dizaines de milliers d'échantillons. Dans un certain nombre d'applications telles que par exemple la transmission de données par paquets, un tel temps d'acquisition est inacceptable, les modèles linéai- res de l'art antérieur ne pouvant donc être utilisés. En référence aux considérations précédentes, on indique que le fonctionnement d'une boucle à verrouillage de phase dans la plage de linéarité de la boucle est, d'une part, plus simple à étudier et rend, d'autre part, la convergence, ou l'acquisition, de cette boucle plus ra- pide. La présente invention a donc pour objet la mise en oeuvre d'une boucle à verrouillage de phase permettant de présenter une plage de linéarité qui peut être rendue in- finie, c'est-à-dire d'une plage de linéarité correspondant à la somme de tous les intervalles sur lesquels la détec- tion par échantillonnage successif d'un signal de phase continu par intervalles est réalisée. On comprend ainsi que la plage de linéarité du système de détection de phase, objet de la présente invention, peut être rendue aussi grande que nécessaire en fonction des nécessités de l'utilisation de cette boucle, cette plage de linéarité pouvant de ce fait être qualifiée d'infinie. Le but précédemment indiqué est atteint et réalisé conformément au procédé, objet de la présente invention, par un processus de dépliement du signal de phase, lequel permet de linéariser le système de détection de phase cor- respondant, ainsi que mentionné précédemment. Le procédé de dépliement d'un signal de phase con- tinu par intervalles, conforme à l'objet de la présente invention, sera maintenant décrit en liaison avec les fi- gures 2a et 2b. En référence à la figure 2a, on indique que l'am- plitude E(n) du signal de phase considéré est détectée par échantillonnage successif. On dispose ainsi d'une suite d'échantillons de signal de phase noté E(n), n désignant le rang de l'échantillon courant. Par signal de phase continu par intervalles, on indique que le signal de phase est continu sur des plages d'amplitude fixe Ai, l'amplitude du signal de phase va- riant entre une amplitude minimale -p et une amplitude maximale +p sur chacun des intervalles Ai considérés. On comprend en particulier que le procédé, objet de la pré- sente invention, peut être mis en oeuvre pour un signal de phase linéaire sur chaque intervalle Ai correspondant. Dans ce cas et à titre d'exemple non limitatif, la valeur de s(n) peut être donnée par la relation relative à d'un détecteur de phase classique: (n) = arctan (Imru(n)]) [Re[u(n)]] En référence à la figure 2a, suite à l'échan- tillonnage du signal de phase correspondant s(n), le pro- cédé de dépliement d'un signal de phase, objet de la présente invention, consiste à calculer, en une étape a), la différence 8n,n-1 = e(n)- s(n-1) entre chaque couple d'échantillons successifs formé par un échantillon courant de rang n et un échantillon adjacent de rang n-1. L'étape a) précitée est alors suivie d'une étape b) consistant à effectuer la détection d'une discontinuité par comparaison de la différence ân,n-1 à une valeur de référence, notée Vref sur la figure 2a, 6n,n-1 > Vref ou Èn,n-1 que que la valeur de référence peut être constituée par toute valeur supérieure ou égale à une valeur telle que la demi-amplitude de la plage d'amplitude fixe Ai. * L'étape b) est alors suivie d'une étape c) consis- tant à effectuer un alignement des valeurs de l'échan- tillon courant s(n) et des échantillons suivants sur la valeur s(n-1), lequel constitue un échantillon antérieur à l'échantillon courant. Le processus d'alignement peut être réalisé par décalage de la valeur de ces échantillons de la valeur d'amplitude égale à chaque intervalle de façon à déplier le signal, c'est-à-dire à supprimer sensiblement toute discontinuité. L'étape c) est alors complétée par un processus consistant à construire une suite de valeurs échantillonnées Ed(n) corrigé. Ce processus réalisé à l'étape c) permet alors de délivrer un signal déplié, suite d'échantillons corrigés sd(n) et dont la plage de dépliement est égale à la somme de toutes les plages notée Ai et sur lesquelles la détection par échantillonnage i successif est réalisée. Le mode opératoire tel que représenté en figure 2a pour la mise en oeuvre du procédé objet de la présente in- vention, implique simplement la mémorisation de l'échan- tillon E(n-1) antérieur à l'échantillon courant du signal de phase avant dépliement. Un tel mode opératoire peut être mis en oeuvre sans difficulté mais il implique une double mémorisation, c'est-à-dire la mémorisation de l'échantillon antérieur s(n-1) et de l'échantillon courant ú(n) du signal de phase non déplié et bien entendu la mé- morisation de la suite d'échantillons sd(n) constitutive du signal déplié. Un mode de mise en ouvre préférentiel du procédé de dépliement d'un signal de phase conforme à l'objet de la présente invention, permettant une réalisation pratique d'un système de dépliement de phase du type boucle à ver- rouillage de phase sera maintenant donné en liaison avec la figure 2b. Ainsi que représenté sur la figure précitée, dans ce mode de mise en oeuvre préférentiel, le procédé de dé- pliement d'un signal de phase, objet de la présente inven- tion, suite à la détection de l'amplitude g(n) du signal de phase précité par échantillonnage successif, le signal de phase étant continu sur des intervalles Ai et présen- tant une amplitude 2p, consiste à mémoriser la valeur de l'échantillon corrigé précédent sd(n-1). Une telle opéra- tion implique un coût supplémentaire négligeable puisque la valeur de l'échantillon corrigé précédent sd(n-1) peut être facilement obtenue à partir de la suite d'échan- tillons corrigés successifs constitutive du signal déplié. Sur la figure 2b, l'opération de mémorisation peut être réalisée par l'application d'un retard d'une période d'échantillonnage, notée z-1, à l'étape 1001, pour obtenir la valeur échantillonnée gd(n-1) correspondante à partir de la suite d'échantillons corrigés sd(n). L'étape 1001 est alors suivie d'une étape 1002 consistant à calculer la différence vérifiant la relation (2): Oa(n) = ú(n) - Ed(n-1) entre le couple d'échantillons successifs formé par l'échantillon courant d'amplitude ú(n) et l'échantillon corrigé précédent Ed(n-1). L'étape 1002 est alors suivie d'une étape 1003 consistant à comparer cette différence à la valeur zéro par un test de comparaison de supériorité ou d'égalité à cette valeur zéro. Sur réponse vraie au test 1003 précité, le procé- dé, objet de la présente invention, consiste à calculer, en une étape 1004, une valeur de décalage, notée Ob(n), obtenue par le reste de la division de la valeur Oa(n)+p par la valeur 2p, ce reste étant diminué du demi- intervalle p. Si au contraire, la différence calculée à l'étape 1003 est inférieure à zéro, strictement, c'est-à-dire Oa(n) siste à calculer cette valeur de décalage, notée Ob(n), obtenue par le reste de la division de la valeur Oa(n)-p par 2p augmenté du demiintervalle p. Ainsi, en référence à la figure 2b, on indique que la valeur de décalage vérifie la relation (3): Si Oa(n) 2 0, Ob(n) = rem(Oa(n)+p,2p)-p ou la relation (4): Si Oa(n) Le processus de dépliement du signal de phase pré- cédemment mentionné peut être mis en oeuvre à condition que la détection du signal de phase non dépliée z(n) présente une caractéristique de phase périodique et continue par intervalles. C'est le cas en particulier de la fonction arctangente par exemple. D'une manière générale, on note 2p la période du détecteur de phase permettant de délivrer le signal s(n), pour un détecteur arctangente, il vient p=n. Le procédé de dépliement d'un signal de phase tel que représenté en figure 2b peut être mis en oeuvre par un processus itératif bouclé tel que représenté en figure 2c. Dans ce cas, pour tout signal de phase non dépliée s(n), obtenu dans les conditions précédemment mentionnées de continuité et de périodicité, le processus itératif peut être schématisé par la boucle représentée en figure 2c dans laquelle un processus de soustraction à chaque échantillon de phase s(n) des valeurs d'échantillon corri- gé sd(n-1) antérieur est effectué, pour obtenir la valeur de différence Oa(n), puis application à cette valeur de différence d'un processus de dépliement de phase pour ob- tenir la valeur de décalage Ob(n), et addition ou accumu- lation à cette première valeur de décalage de la valeur Fd(n-1) conformément à la relation (5) pour obtenir la va- leur d'échantillon corrigé sd(n) courante. Un retard d'une période d'échantillonnage z-1 permet d'obtenir la valeur de l'échantillon corrigé Ed(n-1) antérieur à la valeur d'échantillon corrigé sd(n) courant. En référence aux figures 2b et 2c précitées, le procédé, objet de la présente invention, permet de définir un système de dépliement de phase linéaire, tel que repré- senté en figure 3. En référence à la figure précitée, on indique que le signal de phase étant constitué par la suite d'échan- tillons numériques d'échantillon courant s(n), ce système comprend un circuit soustracteur, noté 1, recevant sur une première entrée la suite d'échantillons numériques d'échantillon courant s(n) et sur une deuxième entrée, l'entrée de soustraction, la suite d'échantillons corrigés d'échantillon corrigé précédent Ed(n-1) antérieur à l'échantillon corrigé courant sd(n). Le circuit soustrac- teur 1 délivre ainsi un signal différence vérifiant la re- lation (2), différence entre le couple d'échantillons successifs formé par l'échantillon courant E(n) du signal de phase non déplié et l'échantillon corrigé précédent sd(n-1). En outre, le système de dépliement de phase li- néaire, objet de l'invention, comprend un module 2 de cal- cul d'une valeur de décalage, cette valeur de décalage vérifiant les relations (3) et (4) précédemment mention- nées dans la description. Le module 2 de calcul de valeur de décalage peut comprendre, ainsi que représenté en figure 3 dans un mode de réalisation non limitatif, un circuit 20 comparateur du signal différence Oa(n) à la valeur 0, ce circuit compara- teur 20 délivrant une valeur de signe k = 1 de la diffé- rence précitée. Le module 2 de calcul de valeur de décalage comporte également un circuit 21 de calcul de va- leur de décalage Ob(n) vérifiant la relation (6): Ob(n) = rem(Oa(n)+kp, 2p)-kp Cette valeur de décalage est constituée par le reste de la division par 2p de la valeur de cette différence, augmen- tée respectivement diminuée du demi-intervalle p en fonc- tion de la valeur du signe de la différence précitée, ce reste étant diminué respectivement augmenté du demi- intervalle p en fonction de la valeur du signe de la dif- férence précitée. Le circuit de calcul 21 de la valeur de décalage et le module 2 de calcul de la valeur de décalage délivrent la valeur de décalage précitée Ob(n). Un circuit sommateur 3 reçoit sur une première entrée la valeur de décalage précitée Ob(n) et sur une deuxième entrée la suite d'échantillons corrigés d'échantillon corrigé précé- dent sd(n-1) antérieur à l'échantillon corrigé courant. Le circuit sommateur 3 délivre la suite d'échantillons corri- gés d'échantillon corrigé courant sd(n) vérifiant la rela- tion (5) précédemment mentionnée dans la description. Enfin, un circuit retardateur d'une période d'échantillonnage, circuit 4, reçoit la suite d'échan- tillons corrigés d'échantillon corrigé courant sd(n) et délivre la suite d'échantillons corrigés d'échantillon corrigé précédent Ed(n-1) antérieur à l'échantillon corri- gé courant Ed(n) au circuit soustracteur 1, c'est-à-dire à l'entrée de soustraction du circuit soustracteur précité, et au circuit sommateur 3 précédemment mentionné. Une description plus détaillée d'un dispositif de récupération de porteuse d'un signal reçu, conforme à l'objet de la présente invention, sera maintenant donnée en liaison avec les figures 4a, 4b et 4c. Sur la figure 4a, on a représenté un dispositif de récupération de porteuse d'un signal reçu, conforme à l'objet de la présente invention, dans lequel ce signal reçu x(n) est constitué par une suite d'échantillons re- présentatifs d'un signal utile et d'un bruit additif w(n). Le signal reçu vérifie ainsi la relation (7): x(n) = ei(n).d(n) + w(n) Dans cette relation, (n) représente l'argument de phase parasite de ce signal reçu, n désigne le rang de l'échan- tillon courant. Le dispositif de récupération de porteuse, objet de la présente invention, comporte une boucle à ver- rouillage de phase permettant, à partir d'une valeur de phase parasite estimée 4(n), d'engendrer, circuit multi- plicateur 30, un signal reçu corrigé u(n), vérifiant la relation: u(n) = x(n).exp(-j(n)) ce signal reçu corrigé consistant en une estimation d'un symbole courant. La boucle à verrouillage de phase permet de soumettre le signal corrigé u(n) à un processus de dé- cision non linéaire 32a, 32b, pour engendrer un symbole décidé d(n). Un module détecteur de phase permet de sou- mettre le signal corrigé u(n) et le symbole décidé d(n) à une détection de phase pour engendrer un signal d'erreur de phase s(n) entre ce signal reçu corrigé u(n) et le sym- bole décidé d(n). La boucle à verrouillage de phase permet de calculer, à partir du signal d'erreur de phase s(n), l'argument de phase parasite estimée pour l'échantillon suivant de rang n+1 suivant l'échantillon courant, à par- tir d'un filtre de boucle portant les références 34, 35 et noté H(z)= Gl+ G2. Le filtre de boucle délivre un signal I-z' d'erreur de phase filtré ef(n) et un opérateur intégrateur portant les références 36, 37 délivre, à partir du signal d'erreur de phase filtré of(n), la valeur de phase para- site estimée pour l'échantillon suivant. L'opérateur 38 délivre le terme de correction au circuit multiplicateur 30. Conformément à un aspect particulièrement remar- quable du dispositif de récupération de porteuse, objet de la présente invention, tel que représenté en figure 4a, le module détecteur de phase 33 est constitué par un système de dépliement de phase linéaire AZ tel que décrit précé- demment dans la description et représenté par exemple en figure 3. Le module détecteur de phase 33 reçoit le signal corrigé u(n), en particulier la partie réelle et la partie imaginaire de ce dernier par les modules 31a, 31b, ainsi que le symbole décidé d(n) obtenu après décision non li- néaire sur les parties réelle et imaginaire du signal u(n) ainsi que représenté à la figure 4a précédemment mention- née. Sur la figure 4a, le système de dépliement de phase linéaire est noté AM. Il délivre un signal d'erreur de phase déplié, noté sd(n), remplaçant le signal d'erreur de phase ú(n) des dispositifs de l'art antérieur. La boucle à verrouillage de phase telle que repré- sentée en figure 4a permet alors de calculer, à partir dudit signal d'erreur de phase dépliée Ed(n), l'argument de phase parasite estimé pour l'échantillon suivant de rang n+l suivant l'échantillon courant. Un justificatif théorique du mode opératoire du dispositif à récupération de porteuse représenté en figure 4a sera maintenant donné en liaison avec les figures 4b, 4c et 4d. Pour un détecteur de phase de type arctangente, l'erreur de phase g(n) vérifie la relation: (Im[u(n)d * (n)] s(n)= arctan Re[u(n)d*(n)]j Re[u(n)d *(n)] Cette erreur de phase peut être dépliée ainsi que représenté en figure 4b pour fournir l'erreur de phase dé- pliée sd(n). En référence à la figure 4c, on indique que le fonctionnement de la boucle à verrouillage de phase per- mettant la réalisation du dispositif de récupération de porteuse conforme à l'objet de la présente invention et tel que représenté en figure 4c, se trouve sensiblement simplifié. En effet, si l'on considère l'ensemble repré- senté sur la figure 4c, pour un signal r(n) - ej o +(n) représente la phase du signal utile et w(n) un si- gnal de bruit, cet ensemble, reprenant les éléments fonc- tionnels incorporés dans la boucle à verrouillage de phase représentée en figure 4a constitutive du dispositif de ré- cupération de porteuse, objet de la présente invention, comprend le système de détection d'argument du signal cor- rigé u(n) et le système de dépliement de phase linéaire AZ conformes à l'objet de la présente invention, permettant de délivrer le signal d'erreur de phase corrigé sd(n) ain- si que la boucle à verrouillage de phase proprement dite, comportant le filtre de boucle et le système intégrateur. Ainsi, le système de correction de phase précédemment men- tionné dans la description, peut être ramené à l'ensemble représenté en figure 4d, lequel constitue un bloc sensi- blement linéaire vis-à-vis des arguments de phase, phase parasite @(n) et phase parasite estimée @(n). En effet, en référence à la figure 4d, le signal d'erreur de phase corrigé $d(n) vérifie la relation (8): sd(n)- =O(n) -@((n) Dans cette relation, la valeur de l'erreur de phase corri- gée sd(n) est linéaire par rapport à la phase parasite @(n) ainsi que par rapport à la phase parasite estimée @(n). Ainsi, la réponse de la boucle à verrouillage de phase constitutive du dispositif de récupération de por- teuse, objet de la présente invention, lors d'un écart de fréquence Af correspondant à la valeur Q0 précédemment mentionnée dans la description peut s'écrire selon la re- lation (9): Ed(n)= Qo(2 +:2)n/2 sin(nO) On constate ainsi que l'écart de pulsation Q0 = 2nAfTs n'intervient que dans l'amplitude de la réponse à l'écart de fréquence et la constante de temps de la ré- ponse dépend uniquement des paramètres a,c et 0 du filtre de boucle. Sur la figure 4e, on a représenté la réponse de la boucle à verrouillage de phase constitutive du dispositif de récupération de porteuse, objet de la présente inven- tion, représentée en figure 4a, pour divers écarts de fré- quence en l'absence de bruit et avec un écart de phase initial nul. A l'observation de la figure précitée, on peut constater que l'opération de dépliement de phase du signal de phase permet la mise en oeuvre d'un fonctionnement de la boucle en régime linéaire quel que soit l'écart de fré- quence, l'acquisition de la porteuse étant obtenue au bout d'un nombre d'itérations n'excédant pas 300, cette opéra- tion permettant ainsi de simplifier l'étude de la conver- gence de la boucle à verrouillage de phase et du dispositif d'acquisition de porteuse tout en augmentant de manière considérable la vitesse d'acquisition de ce der- nier. Ainsi, selon un aspect particulièrement remarqua- ble du dispositif de récupération de porteuse, objet de la présente invention, pour étudier la réponse de ce dernier et de la boucle à verrouillage de phase constitutive de ce dernier à des signaux simples tels qu'écart de phase, de fréquence, rampe de fréquences et signal sinusoïdal, il est ainsi possible de reprendre l'étude des boucles en ré- gime linéaire, étude telle que réalisée par exemple dans l'article intitulé "A Survey of Digital Phase Locked Loops" publié par W.LINSEY, C. M. CHIE, Proceedings of the IEEE, Vol.69, No.4, April 1981. Le dispositif de récupération de porteuse tel que représenté en figure 4a a fait l'objet d'essais et de si- mulations qui ont pu en valider le modèle de fonctionne- ment. Dans le cas de la réception de symboles d'une mo- dulation de type MAQ-4 en présence de bruit et pour un rapport signal à bruit de 15 dB en présence d'un écart de fréquence, la récupération de porteuse est effectuée à l'aide d'une séquence d'apprentissage. L'écart maximum de fréquence rencontré a été choisi de façon à correspondre à une valeur Af.Ts = 0,1 alors que la bande monolatérale de bruit était imposée à une valeur Bl.Ts = 1,25 10-2. Le résultat de la réponse du dispositif de récupé- ration de porteuse tel que représenté en figure 4a, ré- ponse en valeur de l'erreur de phase corrigée ed(n) en fonction du nombre d'itérations est représenté en figure 4f. Alors qu'une synchronisation par l'intermédiaire d'un dispositif de récupération de porteuse classique à déci- sion non linéaire nécessiterait une séquence d'apprentis- sage très importante, 20 000 échantillons avec un détecteur sinusoïdal, ainsi qu'on peut au contraire l'ob- server sur la figure 4f, la réponse de la boucle constitu- tive du dispositif de récupération de porteuse, objet de la présente invention, avec dépliement de la phase, cor- respond sensiblement au modèle linéaire. Pour assurer la convergence de l'ensemble, il faut que le nombre Na de symboles d'apprentissage soit tel que IEd(n)l > Na en raison de la symétrie de la constellation MAQ-4. La convergence du dispositif est obtenue pour Na = 170 échantillons, ce qui représente un gain considérable par rapport au détecteur sinusoïdal. Un mode de réalisation préférentiel d'un disposi- tif de récupération de porteuse conforme à l'objet de la présente invention sera maintenant décrit en liaison avec la figure 5a et les figures suivantes. Sur la figure 5a, on a représenté un dispositif de récupération de porteuse conforme au dispositif objet de la présente invention tel que représenté en figure 4a et dans lequel les mêmes références désignent les mêmes élé- ments mais dans lequel la boucle à verrouillage de phase comporte en outre un dispositif de blanchiment du signal d'erreur de phase dépliée sd(n) permettant d'engendrer, à partir du signal d'erreur de phase dépliée précité, un si- gnal d'erreur de phase dépliée estimé, noté gd(n), pour l'échantillon courant. Le module de blanchiment du signal d'erreur de phase dépliée sd(n) porte la référence 39 sur la figure 5a. En outre, le dispositif représenté en figure 5a comporte un module 40 correcteur de phase du signal reçu corrigé u(n) par le signal d'erreur de phase dépliée esti- mé d(n) pour engendrer un signal reçu corrigé estimé, noté v(n). Dans ce cas, le signal reçu corrigé estimé précité v(n) est la meilleure estimation du symbole courant et vé- rifie la relation (10): v(n)=u(n)exp(- jd(n)) Ainsi, les modules de blanchiment du signal d'er- reur de phase dépliée sd(n) 39 et module correcteur de phase 40 permettent, par soumission du signal reçu corrigé estimé v(n) au processus de décision non linéaire, en lieu et place du signal reçu corrigé u(n), d'engendrer un sym- bole décidé estimé, noté dv(n). Ainsi que représenté de manière non limitative en figure 5a, le module 39 de blanchiment du signal d'erreur de phase dépliée comporte au moins un filtre de prédiction linéaire, noté 39a, comportant une entrée de commande d'erreur de prédiction et recevant sur une entrée de fil- trage le signal d'erreur de phase dépliée sd(n). Le filtre de prédiction linéaire 39a délivre en sortie le signal d'erreur de phase dépliée estimé êd(n+1) pour l'échantillon suivant l'échantillon courant. En outre, le module 39 comporte un circuit retar- dateur 39b d'une période d'échantillonnage délivrant à partir du signal d'erreur de phase dépliée estimé d(n+1), le signal d'erreur de phase dépliée estimé gd(n) pour l'échantillon courant. Enfin, le module 39 de blanchiment du signal d'er- reur de phase dépliée comporte un circuit 39c soustrac- teur, recevant le signal d'erreur de phase dépliée sd(n) et le signal d'erreur de phase dépliée estimé gd(n) et dé- livrant un signal d'erreur de prédiction ep(n) à l'entrée de commande d'erreur de prédiction du filtre de prédiction linéaire 39a. En ce qui concerne le module correcteur 40 de la phase du signal reçu corrigé u(n), celui-ci peut compor- ter, ainsi que représenté en figure 5a, un module 40a de calcul d'un terme de correction complexe, noté exp(-jêd(n)), à partir du signal d'erreur de phase dépliée estimé gd(n). Le module 40a est suivi d'un module 40b multiplicateur complexe du signal reçu corrigé u(n) recevant sur une pre- mière et une deuxième entrée de multiplication le signal reçu corrigé u(n) et le terme de correction complexe pré- cité et délivrant ledit signal reçu corrigé estimé v(n). Des essais comparatifs d'un dispositif de récupé- ration de porteuse à décision non linéaire classique et d'un dispositif de récupération de porteuse conforme à l'objet de la présente invention, dans lequel en outre un processus de blanchiment de l'erreur de phase corrigée a été introduit conformément au mode de réalisation de la figure 5a, ont été réalisés. Alors que, dans le cas de la mise en oeuvre d'un dispositif de récupération de porteuse par décision non linéaire classique, la convergence de ce dispositif est obtenue après environ 15 000 symboles, le temps de conver- gence étant de ce fait relativement important dans la me- sure o l'écart de fréquence dans les conditions d'expérimentation ne représentaient que 2,5% de la fré- quence d'échantillonnage, la mise en oeuvre d'un processus * de dépliement de phase et d'un filtre de prédiction li- néaire ainsi que représenté en figure 5a a permis d'obte- nir, en l'absence de séquence d'apprentissage, une convergence quasiment instantanée, ainsi que représenté en figure 5b, pour une même modulation de type MAQ-4 pour Af.Ts = 0,025 et un rapport signal à bruit de 15 dB. Sur la figure 5b, on a porté respectivement la valeur de l'er- reur de phase corrigée sd(n) et du signal d'erreur de pré- diction ep(n) en fonction du nombre d'échantillons, respectivement la valeur de l'erreur quadratique moyenne, notée EQM, en dB, en fonction du nombre d'itérations, EQM =E[]dv(n)-v(n)], E[.] désignant l'espérance mathémati- que. Cette valeur peut être évaluée de manière récursive par la relation: EQM(n) = X.EQM(n -1) + (1- -). d(n) - v(n) avec X = 0,99 et EQM(0)=0,1. Le filtre prédicteur 39a était constitué par un filtre de type RIF à Réponse Impulsionnelle Finie à deux coefficients. Les coefficients étaient adaptés par un al- gorithme des moindres carrés récursifs MCR. Le caractère instantané de la convergence du dispositif représenté en figure 5a correspond en fait au temps de convergence de l'algorithme MCR utilisé dans la prédiction. Différentes indications seront données en ce qui concerne la robustesse de la synchronisation. Dans de nombreux cas pratiques, la phase à récupé- rer obéit à un modèle complexe prenant en compte la dérive en fréquence des oscillateurs, ce qui se traduit à la ré- ception par une rampe de fréquences. En présence d'une rampe de fréquences, un disposi- tif de récupération de porteuse classique, c'est-à-dire mettant uniquement en oeuvre une décision non linéaire, présente un seuil de fonctionnement qui dépend de la géo- métrie de la constellation. L'erreur de phase en régime permanent ne doit donc pas dépasser les limites de la plage de linéarité du détecteur de phase et, pour une mo- dulation de type MAQ-64, cette limite est donnée par la relation: IE(n)l Il est ainsi possible de définir une valeur de seuil limite de la rampe de fréquences tolérable pour dif- férents paramètres de gain tels que le paramètre G2 de la boucle à verrouillage de phase constituant ces dispositifs de récupération de porteuse classiques. Pour un gain G2 = 8,8910-5, la valeur limite de seuil est de l'ordre de ,8910-6 pour la pente de la rampe de fréquences tolérable. Grâce à la mise en oeuvre d'un filtre prédicteur tel que représenté en figure 5a, le seuil disparaît, la seule limitation introduite résidant dans la plage de li- néarité du détecteur de phase. Pour un détecteur classique de type arc tangente linéaire de -n à K, il est donc possible de compenser une rampe de fréquences dont la valeur limite est donnée par lr + G2. La mise en oeuvre d'un processus de dépliement de phase conformément à l'objet de la présente invention, permet encore d'étendre les capacités de correction. Il apparaît donc que le processus de dépliement de phase est particulièrement remarquable et d'un intérêt majeur, même si la boucle n'est pas linéaire en phase d'acquisition. La figure 5c représente l'acquisition ou la con- vergence lors d'une rampe de fréquences de pente Q1 = 10-4 avec un déphasage initial arbitraire et un écart de fré- quence initial nul. Dans ce cas, le signal de phase véri- fie la relation: (n) = Q1 x n2 n désignant le rang de l'échantillon. A l'observation de la figure 5c, on constate que l'erreur de phase est stabilisée et l'acquisition obtenue pour un nombre d'itérations inférieur à 200. Le processus de récupération de porteuse est donc rendu plus robuste lorsque l'erreur de phase est colorée en régime permanent, la coloration étant introduite du fait de la rampe de fréquence. Il apparaît ainsi que la mise en oeuvre d'un filtre de prédiction linéaire réside surtout dans les performan- ces de ce dernier dans les périodes de réception difficile comme l'acquisition et les variations du modèle de phase à récupérer. En période de réception facile, régime permanent avec un écart de phase ou de fréquence, le système muni d'un filtre prédicteur linéaire est sous-optimal, car le filtre prédicteur augmente le niveau de bruit, et le dé- tecteur de phase est lui aussi sous-optimal. Ainsi, le filtre d'erreur de prédiction linéaire peut n'être utilisé que dans un mode dit de convergence et peut ainsi être basculé de manière réversible, le cas échéant, vers un mode de poursuite qui utilise un détecteur optimal. En outre, s'il est possible dans le cadre de l'ap- plication visée d'être confronté à des rampes de fréquen- ces importantes, alors, il est avantageux d'utiliser le dépliement de la phase dans ce mode spécifique. Lorsque la réception devient facile, il est alors possible de commu- ter vers le mode de poursuite qui utilise un détecteur op- timal, tel que par exemple un détecteur délivrant un signal d'erreur de phase Emv=Im[u(n)d*(n)]. Dans ce mode, le filtre prédicteur linéaire devient inutile. La commutation du mode poursuite au mode acquisition, ou réciproquement, peut être effectuée à partir de la puissance de l'erreur de phase, laquelle peut être utilisée pour définir le cri- tère de commutation. La puissance de l'erreur de phase peut être estimée de manière récursive selon la relation (11): Ps(n) = 0.99PE(n - 1) + 0.0 g12 (n) Lorsque la puissance de l'erreur de phase est in- férieure à une certaine valeur de seuil, telle que -23 dB par exemple, en modulation M-AQ-64, il est alors possible de commuter vers le mode poursuite. On a ainsi décrit un procédé de dépliement d'un signal de phase, un système de dépliement de phase li- néaire et un dispositif de récupération de porteuse parti- culièrement performants dans la mesure o ces développements permettent d'améliorer l'estimation d'un signal de phase dans une boucle à verrouillage de phase. D'une manière générale, le processus de dépliement de la phase permet un fonctionnement de la boucle à ver- rouillage de phase dans le domaine linéaire en simplifiant ainsi l'étude de la boucle et en accélérant de manière considérable l'acquisition, c'est-à-dire le temps de con- vergence, notamment en présence d'un écart de fréquence important. Par ailleurs, l'introduction d'un filtre d'erreur de prédiction linéaire permettant de blanchir l'erreur de phase améliore l'estimation de la phase lorsque l'erreur de phase est spectralement colorée, c'est-à-dire en phase d'acquisition et en régime permanent dans certains cas. Des essais réalisés ont permis de montrer que, no- tamment dans le cas de la synchronisation sans séquence d'apprentissage, la convergence est obtenue après quelques échantillons dans le cas de la modulation à enveloppe constante, tel qu'un signal à modulation de fréquence, alors que dans le cas de modulation à enveloppe non cons- tante, la convergence est accélérée de manière significa- tive et les capacités de correction d'une rampe de fré- quences sont étendues. La présente invention permet ainsi d'accélérer la vitesse de convergence et d'améliorer la robustesse des processus de récupération de porteuse dans le cas d'une réception supervisée ou autodidacte. Dans tous les cas, les dispositifs de récupération de porteuse présentent des performances identiques au processus classique de récupé- ration de porteuse par décision non linéaire dans les pé- riodes de réception facile. REVENDICATIONS 1. Procédé de dépliement d'un signal de phase con- tinu par intervalles dans lequel on détecte l'amplitude g(n) de ce signal par échantillonnage successif, caracté- risé en ce que: a) on calcule la différence 8n,n-l = 8(n)-s(n-l) entre chaque couple d'échantillons successifs, formé par un échantillon courant et un échantillon adjacent; b) on compare cette différence Èn,n-1 à une valeur de ré- férence représentative de la valeur d'amplitude égale à chaque intervalle, afin de détecter une discontinui- té de ce signal, et, en présence d'une telle disconti- nuité, c) on aligne la valeur de l'échantillon, courant respec- tivement de l'échantillon adjacent, et la valeur des échantillons suivants, par décalage de la valeur de ces échantillons de la valeur d'amplitude égale à cha- que intervalle et on construit une suite de valeurs échantillonnées $d(n) corrigées, ce qui permet de déli- vrer un signal déplié dont la plage de dépliement est égale à la somme de toutes les hauteurs, sur lesquel- les la détection par échantillonnage successif est réalisée. 2. Procédé selon la revendication 1, caractérisé en ce que celui-ci consiste, suite à la détection de l'am- plitude E(n) de ce signal de phase par échantillonnage successif: - à mémoriser la valeur de l'échantillon corrigé précé- dent Ed(n-l); - à calculer la différence Oa(n) = s(n) - sd(n-1) entre le couple d'échantillons successifs formé par l'échan- tillon courant d'amplitude ú(n) et l'échantillon corrigé précédent sd(n1); - à comparer cette différence à la valeur zéro et si cette différence est supérieure ou égale à zéro, Oa(n) > 0; - à calculer une valeur de décalage Ob(n) = rem(Oa(n)+p,2p)-p, reste de la division de la valeur Oa(n)+p par 2p diminué du demi-intervalle, et, si cette différence est inférieure à zéro, Oa(n) valeur de décalage, en fonction du signe de cette dif- férence, ce qui permet d'établir ladite suite de va- leurs échantillonnées corrigées de manière itérative par retour à l'étape de mémorisation de la valeur de l'échantillon corrigé courant sd(n) pour l'échantillon suivant d'amplitude s(n+l), ladite suite de valeurs échantillonnées corrigées constituant ledit signal dé- plié. 3. Système de dépliement de phase linéaire d'un signal de phase continu par intervalles, ce signal étant constitué par une suite d'échantillons numériques d'échan- tillon courant s(n), caractérisé en ce que, en vue de dé- livrer un signal de phase dépliée constitué par une suite d'échantillons corrigés d'échantillon corrigé courant gd(n), ce système comporte: - un circuit soustracteur recevant, sur une pre- mière entrée, ladite suite d'échantillons numériques d'échantillon courant E(n) et, sur une deuxième entrée, ladite suite d'échantillons corrigés d'échantillon corrigé précédent Ed(n-1) antérieur à l'échantillon corrigé cou- rant Ed(n), ledit circuit soustracteur délivrant un signal différence Oa(n) = g(n)-$d(n-1) entre le couple d'échan- tillons successifs formé par cet échantillon courant g(n) et cet échantillon corrigé précédent Ed(n-1); - des moyens de calcul d'une valeur de décalage comportant: a des moyens comparateurs dudit signal différence à la valeur zéro, délivrant une valeur de signe k= l de cette différence, et * un circuit de calcul d'une valeur de décalage Ob(n) = rem(Oa(n)+kp,2p)-kp, reste de la division par 2p de la valeur de cette différence, augmentée respective- ment diminuée du demi-intervalle p en fonction de la valeur du signe de cette différence, diminué respecti- vement augmenté du demi-intervalle p en fonction de la valeur du signe de cette différence, le circuit de cal- cul d'une valeur de décalage délivrant cette valeur de décalage; - des moyens sommateurs recevant, sur une première entrée, ladite valeur de décalage Ob(n) = rem(Oa(n)+kp,2p)-kp et, sur une deuxième entrée, ladite suite d'échantillons corrigés d'échantillon corrigé précé- dent sd(n-1) antérieur à l'échantillon corrigé courant Ed(n), lesdits moyens sommateurs délivrant ladite suite d'échantillons corrigés d'échantillon corrigé courant vé- rifiant la relation Ed(n) = Ob(n)+ gd(n-1) constituant le- dit signal de phase dépliée; - des moyens retardateurs d'une période d'échan- tillonnage recevant ladite suite d'échantillons corrigés d'échantillon corrigé courant sd(n) et délivrant ladite suite d'échantillons corrigés d'échantillon corrigé précé- dent gd(n-1) antérieur à l'échantillon corrigé courant Ed(n) auxdits circuit soustracteur et moyens sommateurs. 4. Dispositif de récupération de porteuse d'un si- gnal reçu, ce signal reçu étant constitué par une suite d'échantillons représentatifs d'un signal utile et d'un bruit additif w(n) vérifiant la relation: x(n) = ei(n).d (n) + w(n) 4(n) représentant l'argument de phase parasite de ce si- gnal reçu, n désignant le rang de l'échantillon courant, ce dispositif comportant une boucle à verrouillage de phase permettant, à partir d'une valeur de phase parasite estimée +(n), d'engendrer un signal reçu corrigé u(n), vé- rifiant la relation u(n)=x(n).exp(-j;(n)), estimation d'un symbole courant, de soumettre le signal corrigé u(n) à un processus de décision non linéaire, pour engendrer un sym- bole décidé d(n), et des moyens détecteurs de phase per- mettant de soumettre ce signal corrigé u(n) et le symbole décidé d(n) à une détection de phase pour engendrer un si- gnal d'erreur de phase s(n) entre ce signal reçu corrigé u(n) et le symbole décidé d(n), cette boucle à ver- rouillage de phase permettant de calculer, à partir de ce signal d'erreur de phase s(n), l'argument de phase para- site estimée pour l'échantillon suivant de rang n+l sui- vant cet échantillon courant, à partir d'un filtre de boucle H(z)= G G+02 délivrant un signal d'erreur de phase filtré sf(n) et d'un opérateur intégrateur délivrant à partir de ce signal d'erreur de phase filtré ladite va- leur de phase parasite estimée pour l'échantillon suivant, caractérisé en ce qu'il comporte au moins des moyens dé- tecteurs de phase constitués par un système de dépliement de phase linéaire selon la revendication 3, ledit système recevant ledit signal corrigé u(n) et ledit symbole décidé d(n) et délivrant un signal d'erreur de phase dépliée sd(n), ladite boucle à verrouillage de phase permettant de calculer à partir dudit signal d'erreur de phase dépliée sd(n) l'argument de phase parasite estimé pour cet échan- tillon suivant de rang n+l suivant cet échantillon cou- rant. 5. Dispositif selon la revendication 4, caractéri- sé en ce que ladite boucle à verrouillage de phase com- porte en outre: - des moyens de blanchiment dudit signal d'erreur de phase linéaire dépliée Ed(n), permettant d'engendrer à partir dudit signal d'erreur de phase dépliée Ed(n), un signal d'erreur de phase dépliée estimé d(n) pour l'échan- tillon courant; - des moyens correcteurs de phase dudit signal re- çu corrigé u(n) par ledit signal d'erreur de phase dépliée gd(n), pour engendrer un signal reçu corrigé estimé v(n), meilleure estimation du symbole courant et vérifiant la relation v(n)=u(n).exp(-jêd(n)), ce qui permet par soumission dudit signal reçu corrigé estimé v(n) au processus de dé- cision non linéaire, en lieu et place du signal reçu cor- rigé u(n), d'engendrer un symbole décidé estimé dv(n). 6. Dispositif selon la revendication 5, caractéri- sé en ce que lesdits moyens de blanchiment dudit signal d'erreur de phase dépliée comportent au moins: - un filtre de prédiction linéaire comportant une entrée de commande d'erreur de prédiction et recevant sur une entrée de filtrage ledit signal d'erreur de phase li- néaire dépliée Ed(n), ledit filtre de prédiction linéaire délivrant en sortie ledit signal d'erreur de phase dépliée estimé d(n+I); - un circuit retardateur d'une période d'échan- tillonnage délivrant à partir du signal d'erreur de phase dépliée estimé ledit signal d'erreur de phase dépliée es- timé Md(n) pour l'échantillon courant; - un circuit soustracteur recevant ledit signal d'erreur de phase dépliée sd(n) et ledit signal d'erreur de phase dépliée estimé Md(n) et délivrant un signal d'er- reur de prédiction à ladite entrée de commande d'erreur de prédiction du filtre de prédiction linéaire. 7. Dispositif selon l'une des revendications 3 ou 4, caractérisé en ce que lesdits moyens correcteurs de phase dudit signal reçu corrigé comportent: - des moyens de calcul d'un terme de correction complexe exp(-jd(n)) à partir dudit signal d'erreur de phase dépliée estimé d(n); - des moyens multiplicateurs complexes du signal reçu corrigé u(n) recevant sur une première et une deuxième entrée de multiplication ledit signal reçu corri- gé u(n) et ledit terme de correction complexe exp(-jd(n)) et délivrant ledit signal reçu corrigé estimé v(n).