Brevet FR2791831A1 — publié le 20001006

L'invention concerne un étage d'attaque pour la commutation d'une charge. Un tel étage d'attaque est connu par DE 196 00 792 Ai. De tels étages d'attaque sont souvent utilisés, par exemple dans des véhicules automobiles, pour la commutation de charges petites et moyennes, telles que diodes électroluminescentes, petits moteurs, relais, etc.. Dans les étages d'attaque connus, un diviseur de tension constituée de deux résistances est connecté en parallèle à la voie de commutation d'un transistor de commutation qui est connecté en série avec la charge et par lequel un courant passe, de sorte qu'en cas de court- circuit, le courant passant par le transistor de commutation est réduit. A l'état hors circuit de l'étage d'attaque, un courant résiduel passe du pôle plus de la tension de fonctionnement au pôle moins par l'intermédiaire d'un montage série constitué du diviseur de tension et de la charge. L'invention a pour but de perfectionner le circuit connu d'un étage d'attaque de manière qu'à l'état hors circuit, aucun courant résiduel superflu ne puisse passer du pôle plus au pôle moins par l'intermédiaire de la charge. Conformément à l'invention, ce but est atteint au moyen d'un étage d'attaque pour la commutation d'une charge, comprenant un montage série situé entre les pôles d'une tension de fonctionnement et constitué de la charge, connectée à un premier pôle de la tension de fonctionnement, d'un transistor de commutation et d'une première résistance située entre l'émetteur du transistor de commutation et un second pôle de la tension de fonctionnement, tandis que le transistor de commutation peut être commuté au moyen de signaux de commande par l'intermédiaire d'un transistor d'attaque dont l'émetteur est connecté au premier pôle de la tension de fonctionnement et dont le collecteur est connecté d'une part au second pôle de la tension de fonctionnement par l'intermédiaire d'une sixième résistance et d'autre part à la base du transistor de commutation par l'intermédiaire d'une cinquième résistance et qu'il est prévu un transistor de court-circuit dont l'émetteur est connecté au second pôle de la tension de fonctionnement, dont le collecteur est connecté à la base du transistor de commutation et dont la base est connectée à l'émetteur du transistor de commutation par l'intermédiaire d'une deuxième résistance et au collecteur du transistor de commutation par l'intermédiaire d'une troisième résistance, caractérisé en ce qu'il est prévu un transistor parallèle qui peut être commandé d'une manière synchrone avec le transistor de commutation par le transistor d'attaque, par l'intermédiaire d'une quatrième résistance, et dont la voie de commutation est située entre la base du transistor de court-circuit et la troisième résistance. D'une manière avantageuse, il peut être prévu qu'à l'état non conducteur du transistor de commutation, le transistor parallèle, également non conducteur, bloque, pour un courant résiduel non souhaité, la voie constituée des première, deuxième et troisième résistances et de la charge. L'invention est exposée ci-après en détail en regard de la figure unique du dessin. La figure représente un étage d'attaque, servant à commuter une charge et protégé contre les courts-circuits, qui comprend un transistor de commutation PNP Q1 dont l'émetteur est connecté au pôle plus +Ub d'une source de tension de fonctionnement, non représentée, par l'intermédiaire d'une première résistance Rl et dont le collecteur, qui constitue également une sortie 2 de l'étage d'attaque, est connecté au pôle moins GND de la source de tension de fonctionnement par l'intermédiaire d'un condensateur C. La base du transistor de commutation Q1 est connectée également au pôle plus +Ub de la source de tension de fonctionnement par l'intermédiaire d'un montage série d'une cinquième résistance R5 et d'une sixième résistance R6. Le point de connexion des deux résistances R5 et R6 est connecté au collecteur d'un transistor d'attaque NPN Q4 dont l'émetteur est connecté au pôle moins GND de la source de tension de fonctionnement. Sur l'entrée 1, des signaux de commande st destinés à commuter l'étage d'attaque sont envoyés à la base du transistor d'attaque Q4 par l'intermédiaire d'une septième résistance R7 qui constitue un diviseur de tension avec une huitième résistance R8 située entre la base et l'émetteur du transistor d'attaque Q4. Il est par ailleurs prévu un transistor de court- circuit PNP Q2 dont l'émetteur est connecté au pôle plus +Ub de la source de tension de fonctionnement, dont le collecteur est connecté à la base du transistor de commutation Q1 et dont la base est connectée à l'émetteur du transistor de commutation Q1 par l'intermédiaire d'une deuxième résistance R2. Enfin, il est encore prévu un transistor parallèle Q3, réalisé sous forme d'un MOSFET à canal P dont la source est connectée à la base du transistor de court- circuit Q2, dont la grille est connectée au collecteur du transistor d'attaque Q4 par l'intermédiaire d'une quatrième résistance R4 et dont le drain est connecté au collecteur du transistor de commutation Q1 par l'intermédiaire d'une troisième résistance R3. Le circuit décrit ci-dessus fonctionne de la manière qui suit: En fonctionnement normal, au moyen d'un signal de commande st (signal H ou signal haut) sur l'entrée 2, le transistor d'attaque Q4 est commandé de manière à être rendu conducteur par l'intermédiaire du diviseur de tension R7, R8 et il en est de même du transistor de commutation Q1 par l'intermédiaire de la résistance R5. Un courant de charge passe du pôle plus +Ub au pôle moins GND par l'intermédiaire de la résistance Rl, du transistor de commutation Q1 et de la sortie 2 et en traversant la charge L. La résistance Ri doit être dimensionnée d'une manière telle qu'en fonctionnement normal, la perte de charge sur celle-ci soit inférieure à la tension base- émetteur nécessaire pour la commutation du transistor de court-circuit Q2. Simultanément au transistor de commutation Q1, le transistor d'attaque Q4 permet également de commander, de façon à le rendre conducteur, le transistor parallèle Q3 qui est commuté par un diviseur de tension constitué des résistances R2 et R3 en parallèle à la voie collecteur- émetteur du transistor de commutation Q1. Tant que le transistor de commutation Q1 est commandé de façon à être conducteur, il ne passe qu'un faible courant négligeable par ce diviseur de tension. Si le courant de charge croît alors à un point tel que la chute de tension sur la résistance Ri atteint la tension base-émetteur du transistor de court-circuit Q2 qui est nécessaire, celui-ci commute alors et, par sa voie émetteur-collecteur, prélève sur le transistor de commutation Q1 un courant de base en quantité telle que la tension sur la résistance Ri ne croît pas au-delà de la tension base- émetteur (environ 0,7 V) du transistor de court-circuit Q2. Ainsi, le courant de charge passant par le transistor de commutation Q1 est limité et ce dernier est de ce fait protégé d'un court-circuit. Si un courant de base est prélevé sur le transistor de commutation Q1, la voie émetteur-collecteur de celui-ci peut alors présenter une valeur ohmique si élevée que la tension présente sur celle-ci croît jusqu'au voisinage de la tension de fonctionnement, de sorte que la tension présente sur la charge s'effondre. La tension présente sur la voie émetteur-collecteur du transistor de commutation Q1 est également présente sur le diviseur de tension R2, R3, ce qui signifie que la tension présente sur la résistance R2 s'ajoute à la tension présente sur la résistance Ri. La somme de ces deux tensions correspond de nouveau à la tension base- émetteur du transistor de court-circuit Q2, laquelle est approximativement constante. Ainsi, la chute de tension sur la résistance Ri diminue encore et, avec elle également le courant passant par le transistor de commutation Q1 dont les pertes de puissance deviennent également plus faibles. Ainsi, l'étage d'attaque est protégé d'une manière sûre vis-à-vis des courts-circuits et d'une surcharge thermique. Lorsque le signal de commande st disparaît, un courant de base est prélevé sur chacun des quatre transistors, de sorte qu'ils deviennent non conducteurs. Le transistor parallèle Q3 sert à éviter qu'à l'état hors circuit de l'étage d'attaque, un courant résiduel passe dans la charge par les résistances Rl, R2 et R3, dans la de mesure o il coupe le diviseur de tension R2, R3 dans cet état non conducteur. La résistance R4 réduit la vitesse de commutation du transistor parallèle Q3, tandis que le condensateur C sert à protéger l'étage d'attaque vis-à-vis d'impulsions ESD (de décharge électrostatique), ainsi que vis-à-vis de couplages parasites provenant de l'extérieur. L'étage d'attaque décrit fonctionne également sous forme inverse, avec des transistors Q1 et Q2 sous forme de transistors NPN, Q4 sous forme de transistor PNP et Q3 sous forme de MOSFET à canal N. Chacun des quatre transistors Q1 à Q4 peut être réalisé sous forme de transistors bipolaires ou sous forme de MOSFET. REVENDICATIONS 1. Etage d'attaque pour la commutation d'une charge (L), comprenant un montage série situé entre les pôles (+Ub, GND) d'une tension de fonctionnement et constitué de la charge (L), connectée à un premier pôle (GND) de la tension de fonctionnement, d'un transistor de commutation (Q1) et d'une première résistance (R1) située entre l'émetteur du transistor de commutation (Q1) et un second pôle (+ Ub) de la tension de fonctionnement, tandis que le transistor de commutation (Q1) peut être commuté au moyen de signaux de commande (st) par l'intermédiaire d'un transistor d'attaque (Q4) dont l'émetteur est connecté au premier pôle (GND) de la tension de fonctionnement et dont le collecteur est connecté d'une part au second pôle (+Ub) de la tension de fonctionnement par l'intermédiaire d'une sixième résistance (R6) et d'autre part à la base du transistor de commutation (Q1) par l'intermédiaire d'une cinquième résistance (R5) et qu'il est prévu un transistor de court-circuit (Q2) dont l'émetteur est connecté au second pôle (+Ub) de la tension de fonctionnement, dont le collecteur est connecté à la base du transistor de commutation (Q1) et dont la base est connectée à l'émetteur du transistor de commutation (Q1) par l'intermédiaire d'une deuxième résistance (R2) et au collecteur du transistor de commutation (Q1) par l'intermédiaire d'une troisième résistance (R3), caractérisé en ce qu'il est prévu un transistor parallèle (Q3) qui peut être commandé d'une manière synchrone avec le transistor de commutation (Q1) par le transistor d'attaque (Q4), par l'intermédiaire d'une quatrième résistance (R4), et dont la voie de commutation est située entre la base du transistor de court- circuit (Q2) et la troisième résistance (R3). 2. Etage d'attaque suivant la revendication 1, caractérisé en ce qu'à l'état non conducteur du transistor de commutation (Q1), le transistor parallèle (Q3), également non conducteur, bloque, pour un courant résiduel non souhaité, la voie constituée des première, deuxième et troisième résistances (R1, R2, R3) et de la charge (L).