Brevet FR2788903A1 — publié le 20000728

ARRIÈRE-PLAN DE L'INVENTION 1. Domaine de l'invention La présente invention concerne de façon générale un procédé d'établissement de phase de code dans un codeur qui est utilisé pour une technique de communication à spectre étalé, un codeur PN, un codeur GOLD et un appareil utilisant le codeur. 2. Description de l'art antérieur La technique de communication à spectre étalé qui est appliquée à une communication CDMA (accès multiple par répartition de code) est robuste vis-à-vis d'un brouillage ou d'une interférence et offre un degré élevé de secret. Selon la technique de communication à spectre étalé, un signal vocal numérisé est modulé avec un code d'étalement et des signaux d'une pluralité de canaux sont multiplexés dans la même bande de fréquences et sont envoyés depuis un côté d'envoi. Au niveau d'un côté de réception, le signal vocal est démodulé (désétalé) à l'aide du même code d'étalement que celui utilisé pour la modulation. Un code PN ou un code GOLD est utilisé pour le code d'étalement. Le code GOLD est une séquence de code obtenue en réalisant une opération OU-Exclusif sur deux codes de séquence M. La figure 1 est un schéma conceptuel qui représente un procédé permettant d'assigner un canal de conversation dans une communication CDMA. Selon la communication CDMA, les canaux de parole sont assignés dans une bande de fréquences à l'aide d'un code unique pour chacun des canaux de conversation. Une région parallèle à un axe des fréquences et à un axe des puissances à l'instant T sur la figure 1 représente que les canaux de conversation sont assignés aux codes uniques suivant la direction de l'axe des puissances, c'est-à-dire suivant la direction d'une puissance spectrale. La figure 2 est un schéma fonctionnel d'un exemple d'un système de communication qui utilise la technique de communication par spectre étalé. Comme représenté sur la figure, une opération OU- Exclusif sur un code d'étalement en provenance d'un codeur d'étalement 12 et sur des données d'émission est réalisée dans un circuit OU-Ex 14 de telle sorte que les données d'émission soient étalées et modulées. Puis les données modulées sont envoyées sur un circuit haute fréquence 16. Au niveau d'un récepteur 20, des données régénérées sont obtenues en démodulant (en désétalant) les données reçues à l'aide d'un code d'étalement qui présente la même forme d'onde que celle du code d'étalement utilisé pour étaler et moduler les données d'émission. La figure 3 est un schéma de cadencement qui représente un fonctionnement dans le système de communication de la figure 2. Comme représenté sur la figure 3, selon l'exemple, le code d'étalement B est une onde rectangulaire qui est commutée à une vitesse plus rapide que ne le sont les données d'émission A. C'est-à- dire que comme représenté sur la figure 3, la valeur du code d'étalement B varie plusieurs fois dans une période binaire des données d'émission A. Comme mentionné ci-avant, des données reçues D qui sont étalées et modulées au niveau du côté d'émission sont démodulées (désétalées) à l'aide d'un code d'étalement E qui présente la même forme d'onde que celle du code d'étalement de telle sorte que les données régénérées F soient obtenues. La figure 4 est un schéma fonctionnel d'un codeur PN (à bruit pseudoaléatoire) qui est utilisé pour le codeur d'étalement conformément à une technique classique. Comme représenté sur la figure, le codeur PN inclut un registre à décalage dans lequel des bascules bistables ou FF 30 à 34 sont montées en cascade et un circuit OU-Ex 35. Dans l'exemple, un code est généré conformément à un polynôme régénérateur X5 + X3 + 1. Le codeur PN est un codeur de séquence M. Le fonctionnement du codeur PN sera décrit dans ce qui suit. Une valeur initiale est établie dans les FF, qui sont dans un état initial. Les données stockées dans une FF sont décalées sur une FF suivante sur le côté droit, une bascule après l'autre. Une valeur dans la FF 34 est une sortie de la séquence PN à l'instant considéré. En outre, une opération OU-Exclusif sur une sortie X3 en provenance de la FF 32 et sur une sortie X5 en provenance de la FF34 est réalisée dans le circuit OU-Ex 35, et le résultat est reçu dans la FF 30. La figure 5 est une table qui représente des transitions d'état dans le codeur PN représenté sur la figure 4. Comme représenté sur la figure 5, la valeur de registre varie depuis un état dans lequel Xl à X5 sont tous à 1 en tant que phase 0 jusqu'à un état dans lequel Xl à X4 sont à 1 et X5 est à 0 en tant que phase 30. Dans une phase 31, la valeur de registre retourne à la valeur de la phase zéro et les mêmes transitions d'état que les transitions d'état qui partent de la phase zéro démarrent depuis la phase 31. La figure 6 est un schéma fonctionnel qui représente un codeur GOLD qui est également utilisé en tant que codeur d'étalement. Comme représenté sur la figure 6, le codeur GOLD génère un code en réalisant une opération OU-Exclusif sur des valeurs de sortie en provenance de deux codeurs de séquence M. En tant que codeur de séquence M, par exemple le codeur PN représenté sur la figure 4 peut être utilisé. Le code GOLD est un code de séquence non M. Lorsqu'il est nécessaire d'établir une phase de code spécifique dans le registre à décalage dans le codeur PN mentionné ci-avant, une valeur lue à partir d'une mémoire, mémoire dans laquelle une ou une pluralité de valeurs de phase sont stockées au préalable, est établie en tant que valeur initiale dans le registre à décalage, et la phase de code spécifique est établie en décalant la valeur initiale un nombre nécessaire de fois dans le registre à décalage suivant une seule direction. La mémoire peut être dans le codeur PN ou peut être connectée au codeur PN. Par exemple, lorsque la mémoire stocke des valeurs de phase 0 et de phase 15 au préalable et lorsqu'il est nécessaire d'établir une valeur de phase 14 dans le registre à décalage, tout d'abord une valeur de phase 0 est établie dans le registre à décalage en tant que valeur initiale puis la valeur initiale doit être décalée 14 fois. Cependant, conformément à la technologie classique mentionnée ci-avant, lorsque le nombre de décalages à partir d'un état initial est important, beaucoup de temps est consommé pour établir une phase de code nécessaire. En outre, lorsque le nombre de valeurs qui sont stockées au préalable dans une mémoire est augmenté, une zone de mémoire importante devient nécessaire. RESUMÉ DE L'INVENTION Un objet de la présente invention consiste à proposer un procédé d'établissement de phase de code dans un codeur et le codeur qui permettent de réduire le temps d'établissement d'une phase de code. L'objet mentionné ci-avant de la présente invention est atteint au moyen d'un procédé d'établissement de phase de code dans un codeur PN qui inclut un registre à décalage, le procédé d'établissement de phase de code incluant les étapes de: établissement d'une valeur initiale dans le registre à décalage; sélection d'une direction parmi deux directions, direction selon laquelle une valeur dans le registre à décalage est décalée; et établissement d'une phase de code en décalant la valeur initiale suivant la direction un nombre nécessaire de fois. Selon l'invention mentionnée ci-avant, puisqu'une valeur dans le registre à décalage peut être décalée suivant l'une ou l'autre direction, il devient possible de réduire le temps d'établissement d'une phase de code à partir d'une phase initiale. BRÈVE DESCRIPTION DES DESSINS D'autres objets, d'autres caractéristiques et d'autres avantages de la présente invention apparaîtront au vu de la description détaillée qui suit que l'on lira en conjonction avec les dessins annexés parmi lesquels: la figure 1 est un schéma conceptuel qui représente un procédé permettant d'assigner un canal de conversation lors d'une communication CDMA; la figure 2 est un schéma fonctionnel d'un exemple d'un système de communication qui utilise une technique de communication par spectre étalé; la figure 3 est un schéma de cadencement qui représente un fonctionnement du système de communication; la figure 4 est un schéma fonctionnel d'un codeur PN (à bruit pseudo-aléatoire) selon une technique classique; la figure 5 est un tableau qui représente des transitions d'état dans le codeur PN représenté sur la figure 4; la figure 6 est un schéma fonctionnel d'un codeur GOLD conformément à une technique classique; la figure 7 est un schéma fonctionnel d'un codeur PN selon un mode de réalisation de la présente invention; la figure 8 est un tableau qui représente des transitions d'état en sens inverse; la figure 9 est un schéma fonctionnel qui représente un registre à décalage du codeur PN selon un mode de réalisation de la présente invention; et la figure 10 est un schéma fonctionnel d'un appareil de terminal CDMA selon un mode de réalisation de la présente invention. DESCRIPTION DÉTAILLÉE DES MODES DE RÉALISATION PRÉFÉRÉS La figure 7 est un schéma fonctionnel d'un codeur PN selon un mode de réalisation de la présente invention. Comme représenté sur la figure 7, le codeur PN inclut un registre à décalage dans lequel des bascules bistables ou FF 40 à 44 sont montées en cascade et un circuit OU-Ex 45. Un code est généré conformément à un polynôme générateur X5 + X3 + 1. Le registre à décalage selon le mode de réalisation peut décaler des données suivant la direction vers la droite et suivant la direction opposée à la direction vers la droite (direction vers la gauche), ce qui est différent du registre à décalage représenté sur la figure 4. La figure 8 est un tableau qui représente des transitions d'état dans le cas d'un décalage en sens inverse. Comme représenté sur la figure 8, lorsque la valeur dans le registre à décalage est décalée en sens inverse (vers la gauche) par rapport à la valeur de phase zéro pour laquelle Xl à X5 sont tous égaux à l'unité, les transitions d'état sont les mêmes que les transitions d'état lorsqu'un décalage est effectué vers l'arrière depuis la phase 31 sur la figure 5. Par exemple, une valeur de phase 3 sur la figure 8 est la même qu'une valeur de phase 28 sur la figure 5 qui est la troisième phase décalée vers l'arrière depuis la phase 31. Afin d'établir une valeur de phase 28 représentée sur la figure 5 lorsque le registre à décalage est remis à l'état initial à la phase 0, il est nécessaire de réaliser un décalage 28 fois conformément au codeur PN classique. A l'opposé, il suffit d'effectuer un décalage seulement trois fois après la remise à l'état initial du registre à décalage à la phase 0 conformément à la présente invention puisque le codeur PN de la présente invention peut décaler la valeur dans le registre à décalage en sens inverse. En outre, afin d'établir la phase 14 représentée sur la figure 5 lorsque les valeurs des phases 0 et 15 sont stockées dans une mémoire en tant que valeur initiale, au moins 14 décalages sont nécessaires conformément au codeur PN classique. A l'opposé, conformément à la présente invention, la valeur de phase 14 sur la figure 5 peut être établie moyennant seulement un décalage en établissant la phase 15 de la figure 5 en tant que valeur initiale. Lorsque le codeur PN présente seulement une valeur initiale, la valeur initiale peut être établie rapidement. Lorsque la mémoire stocke une pluralité de valeurs en tant que valeur initiale, le nombre de décalages devient inférieur si l'on sélectionne une valeur initiale la plus proche d'une phase de code nécessaire parmi les valeurs stockées et ainsi, le temps pour établir la valeur de phase de code nécessaire peut être réduit. La figure 9 est un schéma fonctionnel qui représente le registre à décalage du codeur PN de la présente invention. Le fonctionnement sera décrit par report à la figure 9. La figure 9 représente une partie des FF représentées sur la figure 7. Comme représenté sur la figure 9, le registre à décalage inclut des sélecteurs prévus entre des FF, lesquels sélectionnent un signal. Un sélecteur 50 reçoit un signal A en provenance de la FF 41 et un signal B en provenance de la FF 43. Puis le sélecteur 50 sélectionne le signal A lorsqu'un signal de sélection de direction de décalage C indique un décalage vers l'avant et sélectionne le signal B lorsque le signal de sélection de direction de décalage C indique un décalage en sens inverse. Ensuite, la FF 42 reçoit le signal sélectionné. Les autres FF fonctionnent de la même façon. Par conséquent, le registre à décalage qui permet un décalage dans les deux sens est réalisé. Un contenu dans le signal de sélection de direction de décalage peut être déterminé dans le codeur PN ou peut être déterminé à l'extérieur du codeur PN. En outre, le codeur GOLD de la présente invention utilise le codeur PN de la présente invention en tant que codeur de séquence M représenté sur la figure 6. La figure 10 est un schéma fonctionnel d'un appareil de terminal CDMA qui utilise le codeur PN de la présente invention. Comme représenté sur la figure, I'appareil de terminal inclut une antenne 70 et un circuit haute fréquence 60 pour recevoir et émettre un signal, un modem 62 qui module et démodule un signal, un codeur/décodeur (codec) de canal 64 qui code et décode un signal de canal, une unité de traitement de commande (CPU) de circuit radio 66, un codeur vocal (DSP) 68 qui code et décode la voix, un haut-parleur 72 et un microphone 74. Le codeur PN ou le codeur GOLD de la présente invention est utilisé dans le modem 62. Dans le modem 62, l'étalement, la modulation et la démodulation sont mis en oeuvre comme décrit sur les figures 2 et 3. Une phase de code dans le codeur PN dans le modem 62 est établie conformément à la présente invention. Le modem 62 peut inclure une mémoire qui stocke les valeurs initiales dont une partie sélectionne une valeur initiale et dont une partie détermine le nombre de décalages pour établir la phase de code. En outre, le modem peut inclure un circuit OU-Ex pour moduler ou démoduler. Conformément au modem 62, puisqu'une phase de code nécessaire peut être établie en un temps plus court, une modulation et une démodulation peuvent être mises en oeuvre plus rapidement que dans un modem classique. En outre, selon la présente invention, un appareil de terminal qui fonctionne plus rapidement qu'un appareil de terminal classique peut être obtenu. Le codeur PN et le codeur GOLD peuvent être configurés au moyen d'un circuit intégré. En outre, le modem de la présente invention qui inclut le codeur PN ou le codeur GOLD peut être configuré au moyen d'un circuit intégré. Le codeur PN peut être appliqué à des appareils autres que ceux pour une communication CDMA aussi longtemps que les appareils utilisent le codeur de séquence M. Comme mentionné ci-avant, conformément au codeur PN ou au codeur GOLD de la présente invention, puisque la valeur dans le registre à décalage peut être décalée suivant deux directions pour établir une phase de code, le temps pour établir une phase de code nécessaire peut être réduit sans augmenter une quantité de mémoire pour stocker des valeurs initiales. Par conséquent, en utilisant le codeur PN ou le codeur GOLD de la présente invention, une vitesse plus rapide sans augmenter une quantité de mémoire peut être réalisée dans un modem. En outre, un appareil de terminal qui inclut le modem utilisé pour une communication CDMA peut être produit. La présente invention n'est pas limitée aux modes de réalisation décrits spécifiquement et des variantes et des modifications peuvent être apportées sans que l'on s'écarte du cadre de l'invention. REVENDICATIONS 1. Procédé d'établissement de phase de code dans un codeur PN qui inclut un registre à décalage, ledit procédé d'établissement de phase de code étant caractérisé en ce qu'il comprend les étapes de: établissement d'une valeur initiale dans ledit registre à décalage; sélection d'une direction parmi deux directions, direction selon laquelle une valeur dans ledit registre à décalage est décalée; et établissement d'une phase de code en décalant ladite valeur initiale suivant ladite direction un nombre nécessaire de fois. 2. Procédé d'établissement de phase de code selon la revendication 1, caractérisé en ce que ledit codeur PN prépare une valeur pour ladite valeur initiale et ladite étape d'établissement d'une valeur initiale comprend l'étape de remise à l'état initial dudit registre à décalage à ladite une valeur. 3. Procédé d'établissement de phase de code selon la revendication 1, caractérisé en ce que ledit codeur PN prépare une pluralité de valeurs pour ladite valeur initiale et ladite étape d'établissement de ladite valeur initiale comprend l'étape d'établissement d'une valeur la plus proche de ladite phase de code parmi ladite pluralité de valeurs dans ledit registre à décalage. 4. Codeur PN qui inclut un registre à décalage, ledit codeur PN étant caractérisé en ce qu'il comprend: une partie (50) qui sélectionne une direction parmi deux directions, direction selon laquelle une valeur dans ledit registre à décalage est décalée; et une partie (40 à 44) qui décale une valeur initiale dans ledit registre à décalage suivant ladite direction. 5. Codeur GOLD caractérisé en ce qu'il comprend un codeur PN en tant que codeur de séquence M, ledit codeur PN comprenant: un registre à décalage (40 à 44); une partie (50) qui sélectionne une direction parmi deux directions, direction selon laquelle une valeur dans ledit registre à décalage est décalée; et une partie (40 à 44) qui décale une valeur initiale dans ledit registre à décalage suivant ladite direction. 6. Modem (62) qui est utilisé pour une communication à accès multiple par répartition de code, ledit modem étant caractérisé en ce qu'il comprend: un codeur PN comprenant un registre à décalage (40 à 44), une partie (50) qui sélectionne une direction parmi deux directions, direction selon laquelle une valeur dans ledit registre à décalage est décalée, et une partie (40 à 44) qui décale une valeur initiale dans ledit registre à décalage suivant ladite direction; une partie d'établissement de valeur initiale qui établit ladite valeur initiale dans ledit registre à décalage; une partie qui établit une phase de code en décalant ladite valeur initiale suivant une direction sélectionnée un nombre nécessaire de fois; et une partie qui module ou démodule à l'aide d'un code de ladite phase de code. 7. Modem (62) selon la revendication 6, caractérisé en ce que ladite partie d'établissement de valeur initiale comprend: une partie qui stocke une pluralité de valeurs pour ladite valeur initiale; et une partie qui établit une valeur la plus proche de ladite phase de code parmi ladite pluralité de valeurs dans ledit registre à décalage. 8. Appareil de terminal pour une communication à accès multiple par répartition de code, caractérisé en ce qu'il comprend un modem (62), ledit modem incluant: un codeur PN comprenant un registre à décalage (40 à 44), une partie (50) qui sélectionne une direction parmi deux directions, direction selon laquelle une valeur dans ledit registre à décalage est décalée, et une partie (40 à 44) qui décale une valeur initiale suivant ladite direction; une partie d'établissement de valeur initiale qui établit ladite valeur initiale dans ledit registre à décalage; une partie qui établit une phase de code en décalant ladite valeur initiale suivant une direction sélectionnée un nombre nécessaire defois; et une partie qui module ou démodule (62) à l'aide d'un code de ladite phase de code. 9. Modem (62) qui est utilisé pour une communication à accès multiple par répartition de code, ledit modem étant caractérisé en ce qu'il comprend: un codeur GOLD comprenant un codeur PN qui inclut un registre à décalage (40 à 44), une partie (50) qui sélectionne une direction parmi deux directions, direction selon laquelle une valeur dans ledit registre à décalage est décalée et une partie (40 à 44) qui décale une valeur initiale dans ledit registre à décalage suivant ladite direction; une partie d'établissement de valeur initiale qui établit ladite valeur initiale dans ledit registre à décalage; une partie qui établit une phase de code en décalant ladite valeur initiale suivant une direction sélectionnée un nombre nécessaire de fois; et une partie qui module ou démodule (62) à l'aide d'un code de ladite phase de code. 10. Modem (62) selon la revendication 9, caractérisé en ce que ladite partie d'établissement de valeur initiale comprend: une partie qui stocke une pluralité de valeurs pour ladite valeur initiale; et une partie qui établit une valeur la plus proche de ladite phase de code parmi ladite pluralité de valeurs dans ledit registre à décalage. 11. Appareil de terminal pour une communication à accès multiple par répartition de code comprenant un modem (62), ledit modem étant caractérisé en ce qu'il inclut: un codeur GOLD comprenant un codeur PN qui inclut un registre à décalage (40 à 44), une partie (50) qui sélectionne une direction parmi deux directions, direction selon laquelle une valeur dans ledit registre à décalage est décalée et une partie qui décale une valeur initiale dans ledit registre à décalage suivant ladite direction; une partie d'établissement de valeur initiale qui établit ladite valeur initiale dans ledit registre à décalage; une partie qui établit une phase de code en décalant ladite valeur initiale suivant une direction sélectionnée un nombre nécessaire defois;et une partie qui module ou démodule à l'aide d'un code de ladite phase de code.