Brevet FR2795555A1 — publié le 20001229

Procédé de fabrication d'un dispositif semi-conducteur comprenant un empilement formé alternativement de couches de silicium et de couches de matériau diélectrique. La présente invention concerne un procédé de fabrication d'un dispositif semi-conducteur comprenant un empilement formé alternativement de couches de silicium et de couches de matériau diélectrique. Elle trouve une application particulièrement intéressante dans les applications telles que le CMOS ultime, l'intégration de fonctions logiques en une seule structure, les mémoires, le transistor GAA (gate all around), les capteurs, etc... Un des facteurs limitatifs des MOSFETs d'architecture massive classiques est l'effet de substrat qui nuit aux performances du transistor. Cet inconvénient est évité dans les MOSFETs d'architecture silicium sur isolant (SOI) en séparant le mince film de silicium du substrat par une couche enterrée d'oxyde de silicium. L'élimination de l'effet de substrat dans les MOSFETs d'architecture SOI à film mince totalement appauvri résulte en un accroissement du courant de drain. Cependant, les MOSFETs d'architecture SOI ultramince souffrent d'une résistance source/drain (S/D) élevée du fait de jonctions peu profondes limitées par l'épaisseur de la couche de silicium et d'une mauvaise conductivité thermique. En outre, le coût de fabrication des substrats d'architecture SOI est élevé, ce qui a limité leur introduction sur le marché. Les transistors d'architecture dite "SON" (silicon on nothing) combinant les avantages des architectures massives et silicium sur isolant (SOI) permettent de remédier à ces inconvénients. On voit sur la figure 1 un transistor d'architecture SON comprenant un substrat de silicium 1 ayant une surface supérieure revêtue d'une mince couche de diélectrique de grille 4 et dans lequel sont formées des régions de source et de drain 5 et 6 définissant entre elles une région de canal la, une grille 7 sur la surface supérieure du corps au-dessus de la région de canal la. Ce transistor comprend en outre dans la région de canal la entre les régions de source et de drain 5 et 6 une cavité isolante 2 continue délimitant avec les régions de source et de drain 5 et 6 une mince couche de silicium 3 située au-dessus de la cavité isolante 2. La grille 7 est flanquée d'espaceurs 8 et 9. Des contacts 10, 11 sont prévus sur les régions de source et de drain 5, 6. La présente invention a pour but de fournir un procédé permettant de réaliser un dispositif semi-conducteur de base à partir duquel le transistor ci-dessus décrit peut être élaboré. La présente invention a également pour but de fournir un procédé permettant de réaliser des CMOS ultimes, l'intégration de fonctions logiques en une seule structure, des mémoires, des transistors GAA (gate all around), des capteurs, etc..., dans lesquels l'effet de substrat est supprimé ou au moins réduit sans accroissement des résistances séries des régions de source et de drain, qui présentent une meilleure dissipation de chaleur que les dispositifs d'architecture SOI et dont le coût de fabrication est inférieur à ceux d'architecture SOI. L'invention propose donc un procédé de fabrication d'un dispositif semi-conducteur comprenant les étapes suivantes a) la formation sur une surface principale d'un substrat de silicium d'un empilement comprenant au moins un premier et un second ensembles successifs, chacun constitué, en référence au substrat, d'une couche mince inférieure en germanium ou un alliage de germanium et de silicium SiGe et d'une couche mince supérieure de silicium; b) la formation sur la couche mince supérieure de silicium du second ensemble d'une mince couche de dioxyde de silicium telle que cette couche assure un maintien des couches de l'empilement, au moins sur deux côtés latéraux de l'empilement; c) la formation sur la mince couche de dioxyde de silicium d'un masque dur de manière à former de part et d'autre de deux côtés opposés du masque dur deux zones distinctes opposées; d) la gravure, dans les deux zones distinctes opposées, de la mince couche de dioxyde de silicium, de la couche supérieure de silicium et au moins d'une partie de la couche inférieure de germanium ou de SiGe du second ensemble; e) la gravure latérale sélective de la couche inférieure de germanium ou de SiGe du second ensemble pour former un tunnel; f) le remplissage du tunnel du second ensemble avec un matériau diélectrique solide; g) la gravure, dans les deux zones distinctes opposées, de la couche supérieure de silicium et au moins d'une partie de la couche inférieure de germanium ou de SiGe du premier ensemble; h) la gravure latérale sélective de la couche inférieure de germanium ou de SiGe du premier ensemble pour former un tunnel; et éventuellement i) le remplissage du tunnel du second ensemble avec un matériau diélectrique solide. Parmi les alliages de germanium et de silicium (SiGe) convenant pour la présente invention, on peut citer les alliages de formules Sil_XGeX (0 Pour former le masque dur on peut utiliser tout matériau classique présentant une sélectivité de gravure par rapport au silicium, au germanium et/ou au SiGe. La gravure des zones distinctes opposées des étapes d) et g) est avantageusement effectuée par gravure par plasma comme cela est classique dans la technologie. La gravure des couches de germanium ou de SiGe des étapes e) et h) peut se faire par une gravure par plasma anisotrope qui est sélective par rapport au silicium et au matériau diélectrique ou encore par attaque chimique sélective au moyen d'une solution oxydante comme cela est bien connu. Les tunnels ainsi formés à la place des couches de germanium ou de SiGe, sont remplis au cours des étapes f) et i) avec un matériau diélectrique solide tel que par exemple du dioxyde de silicium Si02 ou Ta205. En particulier, le remplissage avec S'02 peut se faire par oxydation thermique. Toutefois, on peut ne pas remplir le tunnel du premier ensemble avec un matériau diélectrique solide et donc utiliser l'air comme matériau diélectrique pour ce tunnel sans nuire à l'intégrité physique du dispositif semi-conducteur réalisé. La présente invention a également pour objet un dispositif semi conducteur comprenant un corps de silicium sur une partie duquel est formé un empilement de couches successives de matériau diélectrique et de silicium. Selon une variante avantageuse de l'invention, la couche de matériau diélectrique de l'empilement immédiatement adjacente au corps de silicium est l'air. Les couches supérieures sont avantageusement maintenues par la dernière couche de dioxyde de silicium s'étendant sur deux côtés latéraux opposés au-delà de l'empilement. D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée d'un mode de mise en oeuvre nullement limitatif, et des dessins annexés, sur lesquels les figures 2a à 2h sont des coupes latérales illustrant les différentes étapes du procédé de fabrication de l'invention; la figure 3 est une vue en coupe suivant un plan de coupe perpendiculaire au plan de coupe des figures 2a à 2h, d'une réalisation d'un dispositif semi-conducteur selon l'invention. Bien que l'invention n'y soit pas limitée, on va maintenant décrire le procédé de fabrication d'un dispositif semi-conducteur à deux niveaux. Le procédé selon l'invention peut aisément s'appliquer à des dispositifs semi-conducteurs comportant plus de deux niveaux. La figure 2a montre un substrat de silicium 12 dont la partie supérieure est entourée par un caisson d'isolement 13 de forme cylindrique à section rectangulaire. Sur la surface supérieure du substrat de silicium 12 délimitée par le caisson d'isolement 13, on forme un premier ensemble composé d'une couche inférieure d'un alliage de silicium et de germanium SiGe 14 et d'une couche supérieure de silicium 15. On forme ensuite sur le premier ensemble, un second ensemble composé également d'une couche inférieure de SiGe 16 et d'une couche supérieure de silicium 17. Les couches de silicium 15, 17 et de SiGe 14, 16 des deux ensembles sont formées par épitaxie sélective de façon à assurer un transfert de la continuité de mailles du substrat de silicium 12 vers les couches consécutives silicium 15, 17 et SiGe 14, 16. L'empilement ainsi formé recouvre complètement @ la surface supérieure du substrat dé silicium 12. Comme le montre la figure 2a, l'étape suivante consiste d'abord en la croissance d'une couche mince de dioxyde de silicium 18 sur la couche supérieure de silicium 17 du second ensemble. Sur deux côtés latéraux primaires A et A' de l'empilement constitué par les couches 14, 15, 16 et 17, la couche mince du dioxyde de silicium 18 ne recouvre pas le caisson d'isolement 13. Par contre, la couche mince de dioxyde de silicium 18 s'étend jusque sur le caisson d'isolement 13 suivant les deux autres côtés latéraux secondaires de l'empilement. Sur les figures 2a à 2h, les deux côtés latéraux secondaires sont suivant une direction perpendiculaire aux deux côtés latéraux primaires A et A', c'est-à-dire perpendiculaire au plan de la coupe. Ensuite, comme le montre la figure 2b, sur une partie centrale de la couche mince de dioxyde de silicium 18, on forme un masque dur 19 s'étendant également sur les deux côtés latéraux secondaires de l'empilement. Le masque dur 19 peut être réalisé par tout type de matériau présentant une sélectivité de gravure par rapport au silicium et à l'alliage SiGe. Dans le cas de fabrication d'un transistor MOS par exemple, le masque dur 19 peut être remplacé par une grille en poly-silicium recouverte d'une mince couche dudit masque dur. Ce matériau peut par exemple être une couche d'oxynitrure de silicium comme cela est bien connu. On grave alors, conformément à la figure 2c, par exemple au moyen d'un plasma, la couche de dioxyde de silicium 18, la couche supérieure de silicium 17 du second ensemble et une partie supérieure de la couche inférieure de SiGe 16 du second ensemble. Cette gravure est réalisée sur les deux côtés latéraux primaires A et A'. La couche de dioxyde de silicium 18 et la couche supérieure de silicium 17 du second ensemble sont gravées de telle façon que seules les parties se trouvant sous le masque dur 19 subsistent. L'étape suivante consiste à éliminer la couche inférieure de SiGe 16. Pour cela, on réalise une gravure par plasma anisotrope de façon à créer un tunnel délimité supérieurement par la couche supérieure de silicium 17 du second ensemble et inférieurement par la couche supérieure de silicium 15 du premier ensemble. Il est également possible de réaliser une gravure chimique sélective de la couche de SiGe par exemple au moyen d'une solution oxydante classique. La couche supérieure de silicium 17 du second ensemble ne s'affaisse pas sur la couche supérieure de silicium 15 du premier ensemble car elle est maintenue par la couche de dioxyde de silicium 18 et le masque dur 19 qui s'étendent jusque sur les portions de caisson d'isolement 13 situées sur les deux côtés latéraux secondaires. La figure 2d montre le tunnel formé entre les couches de silicium 15 et 17. On procède ensuite au remplissage de ce premier tunnel avec un diélectrique tel que du dioxyde de silicium 20 par oxydation thermique. On procède alors à une nouvelle opération de gravure sur deux côtés latéraux opposés du masque dur de façon à éliminer, un éventuel dépôt du dioxyde de silicium 20 utilisé pour remplir le premier tunnel, la couche supérieure de silicium 15 du premier ensemble, et une partie supérieure de la couche inférieure SiGe 14 du premier ensemble comme on le voit sur la figure 2f. On reprend l'étape de gravure par plasma anisotrope permettant d'éliminer la couche inférieure SiGe 14 du premier ensemble. On crée ainsi un second tunnel comme le montre la figure 2g. Les couches au- dessus du tunnel sont alors maintenues par la couche de dioxyde de silicium 18 et le masque dur 19 au niveau des deux côtés latéraux secondaires prenant appui sur deux portions latérales du caisson d'isolement 13. Comme on le voit sur la figure 2h, on peut procéder éventuellement à une dernière étape qui consiste à remplir le second tunnel avec du dioxyde de silicium 21 par oxydation thermique. La figure 2h montre donc le dispositif semi-conducteur final. Il est évidemment possible de ne pas réaliser la dernière étape consistant à remplir le second tunnel d'un matériau diélectrique (dioxyde de silicium 21). On aurait alors un dispositif comprenant une couche d'air 22 entre la couche supérieure de silicium 15 du premier ensemble et le substrat de silicium 12. La figure 3 montre un tel dispositif avec une vue en coupe selon un plan perpendiculaire au plan de coupe des figures précédentes. On distingue alors la couche de dioxyde de silicium 18 et le masque dur 19 maintenant la couche de silicium 17, la couche de SiGe 16 et la couche de silicium 15 suivant les deux côtés latéraux secondaires (B et B' sur la figure 3 ) en prenant appui sur deux portions latérales du caisson d'isolement 13. Le dispositif semi-conducteur ainsi décrit comporte plusieurs couches empilées sur la surface supérieure d'un substrat de silicium et peut avantageusement servir du dispositif de base à la réalisation de nouveaux composants semi-conducteurs. REVENDICATIONS 1. Procédé de fabrication d'un dispositif semi-conducteur caractérisé par le fait qu'il comprend a) la formation sur une surface principale d'un substrat de silicium (12) d'un empilement (14, 15, 16, 17) comprenant au moins un premier (14, 15) et un second (16, 17) ensembles successifs, chacun constitué, en référence au substrat, d'une couche mince inférieure en germanium ou un alliage de germanium et de silicium SiGe (14, 16) et d'une couche mince supérieure de silicium (15, 17); b) la formation sur la couche mince supérieure de silicium (17) du second ensemble d'une mince couche de dioxyde de silicium (18) telle que cette couche assure un maintien des couches de l'empilement, au moins sur deux côtés latéraux opposés (A, A') de l'empilement; c) la formation sur la mince couche de dioxyde de silicium (18) d'un masque dur (19) de manière à former de part et d'autre de deux côtés opposés (A, A') du masque dur deux zones séparées opposées; d) la gravure, dans les deux zones séparées opposées, de la mince couche de dioxyde de silicium (18), de la couche supérieure de silicium (17) et au moins d'une partie de la couche inférieure de germanium ou de SiGe (16) du second ensemble; e) la gravure latérale sélective de la couche inférieure de germanium ou de SiGe (16) du second ensemble pour former un tunnel; f) le remplissage du tunnel du second ensemble avec un matériau diélectrique solide (20); g) la gravure, dans les deux zones distinctes opposées, de la couche supérieure de silicium (15) et au moins d'une partie de la couche inférieure de germanium ou de SiGe (14) du premier ensemble; h) la gravure latérale sélective de la couche inférieure de germanium ou de SiGe (14) du premier ensemble pour former un tunnel; et éventuellement i) le remplissage du tunnel du second ensemble avec un matériau diélectrique solide (21). 2. Procédé selon la revendication 1, caractérisé par le fait que l'alliage de germanium et de silicium SiGe (14, 16) est un alliage formé de germanium et de silicium tel que Sil_XGeX (0