Brevet FR2791178A1 — publié le 20000922

I Nouveau dispositif semi-conducteur combinant les avantages des architectures massive et SOI, et procédé de fabrication. La présente invention concerne de manière générale les dispostifs semiconducteurs CMOS à haute performance pour le traitement rapide de signaux et/ou des applications basse tension/basse puissance et plus particulièrement des transistors MOS à effet de champ (MOSFET). La nouvelle architecture dite "SON" (Silicon on Nothing) combine les avantages des architectures massive et silicium sur isolant (SOI). Un des facteurs limitatifs des MOSFETs d'architecture massive classiques est l'effet de substrat qui nuit aux performances du transistor. Cet inconvénient est évité dans les MOSFETs d'architecture silicium sur isolant (SOI) en séparant le mince film de silicium du substrat par une couche enterrée d'oxyde de silicium. L'élimination de l'effet de substrat dans les MOSFETs d'architecture SOI à film mince totalement appauvri résulte en un accroissement du courant de drain. Cependant, les MOSFETs d'architecture SOI ultramince souffrent d'une résistance source/drain (S/D) élevée du fait de jonctions peu profondes limitées par l'épaisseur de la couche de silicium et d'une mauvaise conductivité thermique. En outre, le coût de fabrication des substrats d'architecture SOI est élevé, ce qui a limité leur introduction sur le marché. Il serait également avantageux de réduire l'épaisseur du film de silicium ainsi que celle de l'oxyde enterré jusqu'à des épaisseurs de l'ordre de quelques nanomètres afin de mieux résister aux effets canaux courts. La présente invention a donc pour objet un dispositif semi- conducteur tel qu'un transistor MOS à effet de champ qui remédie aux inconvénients des architectures de l'art antérieur et en particulier qui combine les avantages des architectures massive et SOI, et permet des épaisseurs du film de silicium ainsi que celles de l'oxyde enterré extrêmement minces, de l'ordre de quelques nanomètres, inaccessibles par des techniques antérieures. En particulier, la présente invention a pour objet un dispositif semiconducteur tel qu'un MOSFET, dans lequel l'effet de substrat est supprimé sans accroissement des résistances séries des régions de source et de drain, qui présente une meilleure dissipation de la chaleur que les substrats d'architecture SOI et dont le coût de fabrication est inférieur à celui des substrats d'architecture SOI. La présente invention a également pour objet un procédé de fabrication d'un tel dispositif semi-conducteur. Les buts ci-dessus sont atteints selon l'invention grâce à la réalisation d'un dispositif semi-conducteur tel qu'un MOSFET (appelé ci- après MOSFET-SON ou SON-MOSFET) dans lequel la couche diélectrique enterrée est limitée à la zone sous-jacente à la région de grille du dispositif. Plus précisément, selon l'invention, on réalise un dispositif semiconducteur comprenant un substrat de silicium ayant une surface supérieure revêtue d'une mince couche de diélectrique de grille et dans lequel sont formées des régions de source et de drain définissant entre elles une région de canal de longueur minimale prédéterminée, une grille sur la surface supérieure du corps au-dessus de la région de canal, caractérisé par le fait qu'il comprend dans la région de canal entre les régions de source et de drain une cavité isolante continue ou discontinue délimitant avec les régions de source et de drain une mince couche de silicium de 1 à 50 nm d'épaisseur et située au-dessus de la cavité isolante, cette cavité isolante ayant une longueur représentant au moins 70% de la longueur minimale prédéterminée de la région de canal. Dans la présente invention, on entend par longueur minimale prédéterminée de la région de canal, la longueur de canal la plus courte utilisable dans un dispositif de technologie donnée. Dans une réalisation de l'invention, la cavité isolante est continue et a une longueur égale à la longueur minimale prédéterminée de la région de canal. Dans une autre réalisation de l'invention, la cavité isolante est discontinue et comprend deux éléments de cavité adjacents respectivement aux régions de source et de drain, la somme des longueurs des éléments de cavité représentant au moins 70% de la longueur minimale prédéterminée de la région de canal. En générale, la cavité isolante a une épaisseur de 1 à 50 nm, par exemple de l'ordre de 10 nm. Lorsque les régions de source et de drain comportent des extensions adjacentes à la mince couche de diélectrique de grille (par exemple SiO2, Ta2O5, Si3N4, A1203, etc.), la cavité isolante est de préférence située en dessous de ces extensions et de préférence encore adjacente à ces extensions. La cavité isolante peut être constituée de tout matériau diélectrique solide ou gazeux approprié mais est de préférence une cavité remplie d'air. Dans un mode de mise en oeuvre de l'invention, le procédé de fabrication du dispositif semi-conducteur selon l'invention comprend: - la formation sur une surface supérieure d'un substrat de silicium d'une couche d'un matériau sélectivement éliminable qui de préférence assure une continuité de maille avec le substrat de silicium; - la formation sur la couche de matériau sélectivement éliminable d'une mince couche de silicium ayant une épaisseur de 1 à 50 nm et assurant également de préférence une continuité de maille avec le matériau sélectivement éliminable et par suite avec le substrat de silicium; - la formation sur la mince couche de silicium d'une mince couche de diélectrique de grille; - la formation sur la mince couche de diélectrique de grille d'une grille; - la gravure, le long de deux côtés opposés de la grille, de la mince couche de diélectrique de grille, de la mince couche de silicium, de la couche de matériau sélectivement éliminable et d'une partie supérieure du substrat pour former des évidements; - la gravure latérale sélective, partielle ou totale, de la couche de matériau sélectivement éliminable pour former une cavité continue ou des cavités discontinues, remplies d'air, dont la longueur totale représente au moins 70% d'une longueur minimale prédéterminée de la région de canal; - facultativement, le remplissage de la cavité ou des cavités avec un matériau diélectrique solide; et - le remplissage des évidements avec du silicium et leur dopage pour former les régions de source et de drain. En d'autres termes, l'étape d'élimination du reste de la couche de matériau sélectivement éliminable consiste à enlever ce matériau sur une longueur représentant au moins 70% de la longueur totale de la couche restante pour obtenir, après formation des régions de source et de drain, une cavité isolante close d'une longueur d'au moins 70% de la longueur minimale prédéterminée de la région de canal. De préférence, le procédé de l'invention comprend avant l'étape de gravure des évidements, une étape de dopage pour former des extensions des régions de source et de drain, suivie par une formation d'espaceurs. On peut également, si on le souhaite, avant la formation des régions de source et de drain, former un deuxième jeu d'espaceurs à l'intérieur des évidements et de chaque côté de la cavité formée par élimination du matériau sélectivement éliminable pour empêcher une pénétration dans la cavité du silicium lors de l'étape ultérieure de remplissage des évidements avec du silicium pour former les régions de source et de drain. Enfin, le remplissage des évidements avec du silicium et leur dopage peuvent s'effectuer simultanément. Dans une réalisation recommandée de l'invention, le matériau sélectivement élimrinable est choisi parmi les alliages Sil xGex o 0 et les alliages SilbxyGexCy o 0 La suite de la description se réfère aux figures annexées qui représentent respectivement: Figure 1 - une vue en coupe schématique d'une réalisation d'un SON-MOSFET selon l'invention; Figure 2 - une vue en coupe schématique d'une autre réalisation d'un SON-MOSFET selon l'invention; Figure 3 - un graphe du courant de sortie ION à polarisation grille et drain maximale normalisée à IOFF (courant de sortie à polarisation de grille nulle et polarisation de drain maximale = 100 pA/gm) en fonction de l'épaisseur de la mince couche de silicium sous la grille, et avec une épaisseur de la cavité isolante de 30 nm. Figure 4 - un graphe de la pente sous-le-seuil en fonction de l'épaisseur de la mince couche de silicium sous la grille, avec une épaisseur de la cavité isolante de 30 nm; et Figures Sa à 5g - des vues schématiques en coupe des étapes principales d'un mode de mise en oeuvre du procédé de fabrication d'un SON-MOSFET selon l'invention. Bien que la description sera faite pour un transistor MOS à effet de champ selon l'invention (SON-MOSFET), elle peut s'appliquer à tout autre dispositif semi-conducteur approprié. Sur la figure 1, on a représenté un SON-MOSFET selon l'invention qui comprend, comme cela est classique, un substrat en silicium 1 ayant une surface supérieure et des régions de source et de drain , 6 définissant entre elles une région de canal 1 a. Comme cela est également classique, les régions de source et de drain 5, 6 comportent des extensions 5a, 6a immédiatement sous-jacentes à la surface supérieure du substrat 1 définissant dans la région de canal la le canal proprement dit. La surface supérieure du corps 1 est revêtue d'une mince couche d'un diélectrique de grille 4, par exemple SiO2, et une grille 7 en silicium polycristallin est formée au-dessus de la région de canal la et flanquée d'espaceurs 8, 9, par exemple en Si3N4. Enfin, des contacts 10 et 11 sont prévus sur les régions de source et de drain 5, 6. La structure qui vient d'être décrite est une structure MOSFET classique. Selon l'invention, une cavité 2 remplie d'air ou d'un matériau diélectrique solide approprié ponte les régions de source et de drain 5, 6 en dessous de la grille 7, de manière à isoler une mince couche de silicium 3 du reste du substrat de silicium 1. Dans la réalisation représentée, la cavité isolante 2 est immédiatement sous-jacente aux extensions 5a, 6a des régions de source et de drain 5, 6, l'épaisseur des extensions dans ce cas étant telle que la mince couche de silicium 3 a une épaisseur de 1 à 50 nm. Bien évidemment, les régions de source et de drain 5, 6 pourraient ne pas comporter d'extensions. Dans ce cas, la cavité isolante 2 serait située de manière à ce que la mince couche de silicium 3 ait également une épaisseur de 1 à 50 nm. L'épaisseur de la cavité isolante est de 1 à 50 nm, de préférence de l'ordre de 10 nm. On a effectué une simulation d'un SON-MOSFET tel que décrit en liaison avec la figure 1 et avec les caractéristiques suivantes Longueur extensions Lex: 35 nm Longueur espaceur Lsp: 35 nm IOFF = 100 pA/4tm Vsup (tension d'alimentation) = 1,2 V Lg = 1 gtm (longueur de grille) Xj = 100 nm (profondeur de jonction) Nsub: 7 x 1017 cm-3 (concentration de dopant dans le substrat) NHDD = NS/D = 1020 cm-3 (concentration de dopant dans les régions de source et de drain et les extensions) t0ox (épaisseur couche d'oxyde de grille): 3 nm Cavité isolante: Longueur Lc = Lg + 2 Lex Epaisseur tc = 30 nm Matériau diélectrique: air. La figure 3 est un graphe du courant ION en fonction de l'épaisseur tSi de la mince couche de silicium 3. Le graphe montre une amélioration d'environ 35% dans la commande du courant avec une épaisseur de cavité isolante d'air tc = 30 nm et une mince couche de silicium sous la grille d'épaisseur tsi = 20 nm. La figure 4 est un graphe de la pente sous-le-seuil en fonction de l'épaisseur de la mince couche de silicium 3 sous la grille. Ce graphe montre que la pente sous-le-seuil approche la valeur idéale de 60 mV/décade lorsque la couche mince de silicium est totalement appauvrie. On a représenté figure 2, une vue en coupe schématique d'une autre réalisation d'un SON-MOSFET selon l'invention. Comme le montre la figure 2, le SON-MOSFET ne diffère de celui de la figure 1 que par le fait que la cavité isolante d'air est constituée de deux éléments de cavité 2a, 2b, situés dans la région de canal la entre les régions de source et de drain 5, 6 et respectivement adjacents à celles- ci, immédiatement en dessous des extensions 5a, 6a. Ces éléments de cavité 2a, 2b qui peuvent être de longueurs identiques ou différentes, sont tels que la somme de leurs longueurs représente au moins 70% de la longueur minimale prédéterminée de canal, égale dans la réalisation représentée à la somme Lg + 2 Lex. Comme précédemment, ces éléments de cavité définissent une mince couche de silicium 3 sous la grille 7 dont l'épaisseur varie de 1 à 50 nm. On va maintenant décrire en liaison avec les figures 5a à 5g, un mode de mise en oeuvre du procédé de l'invention pour la fabrication d'un SON-MOSFET tel que représenté à la figure 1 et dont la cavité isolante est remplie d'air. Comme le montre la figure 5a, on commence par déposer successivement, par épitaxie (par exemple par dépôt chimique en phase vapeur), sur un substrat de silicium 1, une couche d'un matériau sélectivement éliminable 22 d'épaisseur généralement comprise entre 1 et 50 nm et une mince couche de silicium 23, d'épaisseur de 1 à 50 nm. Le matériau sélectivement éliminable peut être tout matériau sélectivement éliminable par rapport au silicium qui de préférence assure une continuité de maille avec le silicium du substrat au cours de l'épitaxie, tel que par exemple un alliage Sil xGex (0 mais induisent moins de contraintes avec les couches de silicium. On forme ensuite de manière classique, comme le montre la figure 5b, une couche d'oxyde de grille 24 (SiO2), puis sur cette couche d'oxyde de grille 24 une grille 7 en silicium. On forme alors, par implantation classique, des zones faiblement dopées 25a, 26a dans la couche mince de silicium 23, zones qui serviront ultérieurement à former les extensions Sa, 6a des régions de source et de drain. Bien que l'on ait représenté des zones faiblement dopées 25a, 26a limitées par la couche 22 de matériau sélectivement éliminable qui conduiront donc à des extensions Sa, 6a également limitées par cette couche, les zones faiblement dopées et par suite les extensions pourraient, bien que cela ne soit pas préféré, déborder en dessous de la couche 22. Comme le montre la figure 5b, la surface supérieure de la grille 7 peut être protégée par une couche d'oxynitrure de silicium 12 comme cela est bien connu et ses côtés flanqués d'espaceurs 8, 9 en Si3N4. On grave alors, comme le montre la figure 5c, par exemple au moyen d'un plasma, la couche d'oxyde de grille 24, la couche mince de silicium 23, la couche de matériau sélectivement éliminable 22 et une partie supérieure du substrat 1 de silicium, de chaque côté des espaceurs 8, 9 de manière à former deux évidements 25, 26. A ce stade, on éliminera sélectivement le matériau de la couche 22 pour former une cavité isolante d'air 2 comme le montre la figure 5d. Comme le montre la figure Se, bien que cela ne soit pas absolument nécessaire, on peut obturer la cavité isolante d'air 2 en formant des espaceurs 27, 28, par exemple en silicium polycristallin, sur chacune des extrémités ouvertes de la cavité 2. On procède alors classiquement comme le montre la figure 5f au dépôt sélectif de silicium dans les évidements (par exemple par croissance épitaxiale) jusqu'au comblement des évidements, puis comme on le voit à la figure 5g, à l'implantation de dopants pour former les régions de source et de drain 5 et 6. L'achèvement du dispositif, tel que la formation de contacts et l'encapsulation éventuelle, s'effectue de manière tout à fait classique. Comme mentionné précédemment, bien que l'implantation des extensions puisse se faire de manière à ce qu'elles débordent en dessous de la ou des cavités isolantes, le procédé de l'invention permet d'obtenir une structure qui très avantageusement comporte des extensions limitées par la ou les cavités, c'est-à-dire ne débordant pas en dessous de la ou des cavités. La ou les cavités isolantes auront en général pour effet de bloquer la diffusion des dopants et donc de limiter l'épaisseur des jonctions des extensions. On peut ainsi réaliser des jonctions des extensions extrêmement minces. Le dispositif obtenu est un SON-MOSFET selon l'invention. O10 REVENDICATIONS 1. Dispositif semi-conducteur comprenant un corps de silicium (1) ayant une surface supérieure revêtue d'une mince couche de diélectrique de grille (4) et dans lequel sont formées des régions de source et de drain (5, 6) définissant entre elles une région de canal (la) ayant une longueur minimale prédéterminée de canal, une grille (7) sur la mince couche de diélectrique de grille (4) au-dessus de la région de canal (la), caractérisé en ce qu'il comprend dans la région de canal (la) entre les régions de source et de drain une cavité isolante (2) continue ou discontinue délimitant avec les régions de source et de drain une mince couche de silicium (3) de 1 à 50 nm d'épaisseur et située au- dessus de la cavité isolante, ladite cavité isolante (2) ayant une longueur représentant au moins 70 % de la longueur minimale prédéterminée de canal. 2. Dispositif semi-conducteur selon la revendication 1, caractérisée en ce que ladite cavité isolante (2) est continue. 3. Dispositif semi-conducteur selon la revendication 2, caractérisé en ce que ladite cavité isolante (2) a une longueur égale à la longueur minimale prédéterminée de canal. 4. Dispositif semi-conducteur selon la revendication 1, caractérisé en ce que la cavité isolante est discontinue et comprend deux éléments de cavité (2a, 2b) adjacents respectivement aux régions de drain et de source (5, 6). 5. Dispositif semi-conducteur selon l'une quelconque des revendications 1 à 4, dans lequel les régions de source et de drain (5, 6) comportent des extensions (5a, 6a) adjacentes à la mince couche de diélectrique de grille (4), caractérisé en ce que la cavité isolante (2) est disposée en dessous des extensions. 6. Dispositif semi-conducteur selon la revendication 5, caractérisé en ce que la cavité isolante (2) est adjacente aux extensions (Sa, 6a). 7. Dispositif semi-conducteur selon l'une quelconque des revendications précédentes, caractérisé en ce que la cavité isolante (2) a une épaisseur allant de 1 à 50 nm. 8. Dispositif semi-conducteur selon l'une quelconque des Il revendications précédentes, caractérisé en ce que la cavité isolante (2) est une cavité remplie d'air. 9. Dispositif semi-conducteur selon l'une quelconque des revendications principales, caractérisé en ce que la cavité isolante (2) est une cavité remplie d'un matériau diélectrique solide. 10. Dispositif semi-conducteur selon l'une quelconque des revendications précédentes, caractérisé en ce que le dispositif est un transistor à effet de champ. 11. Procédé de fabrication d'un dispositif semi-conducteur, caractérisé en ce qu'il comprend: - la formation sur une surface supérieure d'un substrat de silicium (1) d'une couche d'un matériau sélectivement éliminable (22); - la formation sur la couche de matériau sélectivement éliminable (22) d'une mince couche de silicium (23) d'épaisseur de 1 à 50 nm; - la formation successivement sur la mince couche de silicium (23) d'une mince couche de diélectrique de grille (24) et d'une grille (7); - la gravure le long de deux côtés opposés de la grille (7) de la mince couche de diélectrique de grille (24), de la mince couche de silicium (23), de la couche de matériau sélectivement éliminable (22) et d'une partie supérieure du substrat de silicium (1) pour former des évidements (25, 26); - la gravure latérale sélective, partielle ou totale, de la couche de matériau sélectivement éliminable pour former une cavité continue ou des cavités discontinues, remplies d'air, dont la longueur totale représente au moins 70% d'une longueur minimale prédéterminée de canal; facultativement, le remplissage de la ou des cavités avec un matériau diélectrique; - le remplissage des évidements (25, 26) avec du silicium pour former une cavité isolante (2); et - le dopage des évidements remplis de silicium pour former les régions de source et de drain (5, 6). 12. Procédé de fabrication selon la revendication 11, caractérisé en ce qu'il comprend, préalablement à l'étape de gravure des évidements (25, 26), une étape de dopage par implantation pour former des extensions (5a, 6a) des régions de source et de drain suivie d'une étape de formation d'espaceurs (8, 9). 13. Procédé de fabrication selon la revendication 11 ou 12, caractérisé en ce que les étapes de remplissage et de dopage des évidements (25, 26) s'effectuent simultanément. 14. Procédé selon l'une quelconque des revendication 11 à 13, caractérisé en ce que la totalité de la couche restante de matériau sélectivement éliminable est enlevée au cours de l'étape de gravure sélective. 15. Procédé selon l'une quelconque des revendications 11 à 14, caractérisé en ce que le matériau sélectivement éliminable est choisi parmi SilxGex (O 16. Procédé selon l'une quelconque des revendications 11 à 15, caractérisé en ce qu'il comprend en outre, après l'étape de gravure sélective et avant l'étape de remplissage des évidements, une étape de formation dans les évidements (25, 26) d'espaceurs (27, 28) pour former la cavité isolante (2). 17. Procédé selon l'une quelconque des revendications 11 à 16, caractérisé en ce que la couche de matériau sélectivement éliminable (22) est en continuité de maille avec le substrat (1). 18. Procédé selon l'une quelconque des revendications 11 à 17, caractérisé en ce que le dispositif semi-conducteur est un transistor MOS à effet de champ.