Brevet FR2792730A1 — publié le 20001027

PROCEDE DE DETECTION DE DEFAUT POUR CIRCUIT ELECTRONIQUE La présente invention concerne un procédé de détection de défaut pour circuit électronique. Elle se rapporte au domaine du test des circuits électroniques. Au sens de l'invention et dans la suite, l'expression "circuit électronique" s'entend dans son acception la plus large. Notamment elle recouvre tout composant électronique discret (mis en boîtier), tout assemblage de tels composants montés sur un support en forme de circuit imprimé pour former une unité fonctionnelle, tout composant unitaire implanté sur un substrat semi-conducteur ("on-chip device", en anglais) et tout assemblage de tels composants. Par définition, les termes "état logique" ou plus simplement "état" désignent le niveau du potentiel électrique d'un noeud, référencé par rapport à une masse. Par extension, ces termes désignent aussi le niveau du potentiel électrique, référencé par rapport à la masse, d'un signal logique appliqué à ou délivré par un noeud. En logique binaire, il existe deux états déterminés différents, qui sont notés 1 ou 0, selon que le potentiel du noeud ou du signal est respectivement égal à un potentiel d'alimentation (en général positif) ou à zéro. Dans les circuits électroniques, la logique est généralement une logique positive, c'est à dire qu'un signal est considéré comme actif lorsqu'il est à l'état 1. Dans la suite on considérera que tel est le cas. De plus, si un signal qui est appliqué sur une entrée est actif, on dira parfois que cette entrée est active. De même, le fait d'appliquer un signal actif sur une entrée est désigné par l'activation de cette entrée. La fonction des circuits électroniques numériques est définie par la relation entre les états de certains noeuds du circuit, appelés entrées et sorties. Cette relation entre l'état des entrées et l'état des sorties s'exprime en général sous forme d'une table, dite table de vérité. L'invention s'applique à un circuit électronique à n 2 2792730 entrées de commande et p entrées de données, et à au moins une sortie. Généralement, mais pas nécessairement, les nombres n et p sont égaux. Le circuit assure à la fois une fonction de sélection d'une entrée de donnée en fonction de l'état des entrées de commande (multiplexage des entrées de donnée) et une fonction de mémorisation de l'état de l'entrée de donnée sélectionnée: l'état de la dernière entrée sélectionnée est délivré par la sortie entre deux sélections. Pour assurer la fonction de sélection des entrées de donnée, au moins une entrée de commande est associée à chaque entrée de donnée. Les entrées sont activées par le niveau des signaux qui y sont appliqués, et non par les fronts (transitions d'un état logique à un autre) de ces signaux. Ce type de circuit comprend des moyens pour imposer l'état d'une entrée de donnée qui, en général, ne sont activés que lorsqu'un signal de commande pour l'entrée de commande associée est généré. En effet, l'état de l'entrée de donnée aux autres instants est indifférent. Dit autrement, on ne peut maîtriser l'état d'une entrée de donnée sans générer un signal de commande pour l'entrée de commande associée. De plus, on ne peut maîtriser simultanément l'état de toutes les entrées de donnée. Au contraire, on ne peut maîtriser l'état que d'une seule entrée de données à la fois. De même, ce type de circuit comprend des moyens d'observation de l'état de la sortie qui, en général, ne sont activés que lorsqu'un signal de commande pour une entrée de commande est généré. A la figure 1, on a représenté un exemple d'un tel circuit; Il s'agit d'une bascule multiplexée 100 ayant deux entrées de donnée D1 et D2, deux entrées de commande LD1 et LD2 associées respectivement à Dl et D2, et une sortie Q. Le fonctionnement normal de ce circuit est le suivant: - lorsque l'une seulement des entrées de commande LD1 ou LD2 est active (i.e., est à l'état 1) et pas l'autre, la sortie Q passe à l'état 1 ou 0 de l'entrée de donnée associée, respectivement Dl ou D2: c'est la fonction de sélection ou de multiplexage du circuit. Lorsque l'entrée de commande qui était active repasse à 0, la sortie garde cet état jusqu'à ce qu'une entrée de commande soit à nouveau activée: c'est la 3 2792730 fonction de mémorisation du circuit; - lorsque les deux entrées de commande sont actives simultanément, le potentiel électrique sur la sortie Q prend une valeur indéterminée, du fait qu'un conflit électrique survient à l'intérieur du circuit. La sortie prend alors arbitrairement un état quelconque 1 ou 0, selon notamment l'état des entrées de donnée. Mais il est impossible de savoir lequel a priori. C'est pourquoi la sortie est considérée comme étant dans un état indéterminé, noté X dans la littérature technique; - lorsqu'aucune des entrées de commande n'est active, la sortie Q garde l'état qu'elle avait auparavant. C'est la fonction de mémorisation du circuit. Ce fonctionnement normal est résumé dans la table de vérité de la figure 2. Dans cette table, l'indice n-1 désigne l'état antérieur de la sortie Q. Un défaut classique est le fait qu'un noeud du circuit se trouve dans un état déterminé 1 ou 0 quelque soit l'état des autres noeuds auxquels il est fonctionnellement lié, en raison d'un défaut électrique du circuit (par exemple un court- circuit entre ce noeud et l'alimentation ou la masse provoqué par exemple par une poussière qui s'est déposée sur un masque lors d'une étape de dopage, du procédé de réalisation du circuit). On désigne ce défaut par collage du noeud à un état déterminé 1 ou 0. Pour les circuits dont les entrées sont activées par des fronts de signaux, il est assez facile de détecter le collage d'une entrée à 1 ou à 0. En effet, en cas de tel collage, il n'y a plus de transition d'un niveau logique à un autre, ce qui se détecte facilement. Par contre, pour les circuits dont les entrées sont activées par un niveau de tension, la détection de ces défauts est plus difficile. Pour le test des circuits électroniques numériques, on utilise des instruments de test qui, en général, font appel à un programme de génération automatique de vecteurs de test. Un vecteur de test ("test pattern", en anglais) est un ensemble de signaux ayant des états déterminés. Le programme modélise les défauts les plus probables et génère une séquence de vecteurs de test adaptés à la mise en évidence de ces défauts. Ces vecteurs sont appliqués sur les entrées du circuit électronique à tester. L'observation de l'état de la ou des sortie(s) permet de détecter les défauts. Les instruments de test partent de l'hypothèse qu'il ne peut y avoir qu'une et une seule entrée ou sortie à la fois qui soit collée à 1 ou 0. Il est connu d'introduire dans le circuit électronique des circuits dédiés à la fonction de test, tels que des cellules de test conformes à la norme IEEE Std 1149.lb-1994, qui permettent d'appliquer les vecteurs de test sur les entrées et d'observer les sorties dans un mode de fonctionnement particulier du circuit, appelé mode de test. Une entrée série et une sortie série spécifiques sont alors nécessaires pour la mise en oeuvre du mode de test selon la méthode dite "du chemin d'accès périphérique" ("Boundary Scan Test", en anglais). Pour éviter d'avoir à implanter de tels circuits dédiés à la fonction de test (qui à eux seuls peuvent représenter 20% de la surface de silicium occupée par un circuit), il est souhaitable de pouvoir détecter les défauts en faisant fonctionner le circuit de manière normale. Or, on rappelle que, pour un circuit tel que celui représenté à la figure 1, on ne peut en général maîtriser l'état d'une entrée de donnée sans générer un signal de commande pour l'entrée de commande associée. Le collage à 0 d'une entrée de commande est alors facilement détectable. Il suffit de générer un premier puis un second vecteurs de test, avec un signal de commande appliqué sur cette entrée de commande qui est à l'état 1 dans les deux vecteurs, et un signal de donnée sur l'entrée de donnée associée qui change d'état d'un vecteur à l'autre. Si, la sortie Q ne change pas d'état en conséquence du changement d'état du signal de donnée, cela signifie que l'entrée de commande associée est collée à 0. Ce test est donc facilement mis en oeuvre par l'instrument de test. Par contre, le collage à 1 d'une entrée de commande est un défaut qui n'est pas détectable par les instruments de test connus. En effet, si on active cette entrée de commande, la 2792730 sortie Q passe à l'état de l'entrée de donnée associée, exactement comme si il n'y avait pas de défaut. Le défaut n'est donc pas détecté. De plus, si on active une autre entrée de commande, la sortie Q passe à l'état indéterminé X, du fait que deux entrées de commande sont simultanément à l'état 1. Or, les instruments de test connus ne considèrent pas qu'un état X révèle un défaut du circuit. La détection de ce défaut est donc impossible de cette manière. L'invention vise à proposer une méthode et un dispositif pour la détection du collage à 1 d'une entrée de commande d'un circuit électronique tel qu'une bascule multiplexée, ayant n entrées de commande et p entrées de données et au moins une sortie. Ce but est atteint, conformément à l'invention grâce à un procédé de détection de défauts pour circuit électronique comprenant d'une part des entrées de commande et d'autre part des entrées de donnée dont chacune est associée à une entrée de commande, ainsi qu'au moins une sortie mémorisant l'état d'une entrée de donnée déterminée ou un état logique déterminé 1 ou 0, en fonction de l'état de signaux de commande appliqués sur les entrées de commande, le procédé comprenant les étapes suivantes: a) application d'un signal de commande sur une entrée de commande quelconque du circuit et, le cas échéant, d'un signal de donnée sur l'entrée de donnée associée, ces signaux étant adaptés pour mettre la sortie du circuit dans un état déterminé, dit état de départ; b) inhibition des entrées de commande du circuit; et, pour chaque entrée de commande, c) application d'un signal de commande sur ladite entrée de commande, ainsi que, le cas échéant, d'un signal de donnée sur l'entrée de donnée associée à cette entrée de commande, ces signaux étant adaptés pour modifier l'état de la sortie du circuit par rapport à l'état de départ; d) observation de l'état de la sortie du circuit pour en déduire, en cas de changement d'état, le collage à 1 d'une entrée de commande. Le procédé consiste ainsi à tenter de faire fonctionner le 6 2792730 circuit électronique pour modifier l'état de la sortie par rapport à un état de départ, sachant que si l'état de la sortie change effectivement, alors que les entrées de commande sont inhibées, c'est qu'au moins une entrée de commande est collée à 1. Cette simulation de fonctionnement permet donc de détecter un tel défaut de collage. Peu importe de savoir avec précision quelle est l'entrée de commande concernée par ce défaut. En effet, si le circuit électronique présente un tel défaut, il est écarté du lot de circuits testés et il est détruit. On notera que le fait de faire fonctionner le circuit permet l'observation par l'instrument de test de l'état de la sortie, et donc la détection d'un éventuel changement d'état de la sortie révélant un défaut de collage à 1 d'une entrée de commande. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description qui va suivre. Celle-ci est purement illustrative et doit être lue en regard des dessins annexés, sur lesquels on a représenté: - à la figure 1, déjà analysée: le schéma d'une bascule multiplexée à 2 entrées de commande, deux entrées de donnée et une sortie; - à la figure 2, également déjà analysée: la table de vérité de la bascule multiplexée de la figure 1; - & la figure 3: le schéma d'une bascule multiplexée à n entrées de commande, p entrées de donnée et une sortie (avec n=p), complétée par les moyens de l'invention; - à la figure 4: le schéma d'une bascule multiplexée à n entrées de commande, p entrées de donnée et une sortie (avec nÉp), complétée par les moyens de l'invention; - à la figure 5: le schéma d'un dispositif de commande d'un dispositif de bus multiplexé. A la figure 3, on a représenté le schéma d'un premier exemple de circuit électronique pouvant être testé conformément à l'enseignement de l'invention. Il s'agit d'une bascule multiplexée d'un type connu en soi. Cette bascule comprend: - n entrées de commande référencées LDl,...,LDi,...,LDn; - p entrées de données (avec n=p) référencées 7 2792730 D1,...,Di,...,Dn; et - une sortie référencée Q. Ce circuit électronique est complété selon l'invention par un dispositif comprenant des portes logiques de type ET à deux entrées notées A et B et à une sortie notée S. Il y a autant de telles portes logiques que d'entrées de commande, c'est à dire qu'il y a n telles portes logiques. Ces portes sont référencées AND1,...,ANDi,...,ANDn. Chaque porte logique est connectée de la manière suivante. La sortie S d'une porte ANDi est reliée à l'une des entrées de commande LDi de la bascule. Sa première entrée A reçoit un signal de commande SCi et sa deuxième entrée B reçoit un signal de test. Dans un mode de réalisation préféré, seul représenté aux figures, la deuxième entrée B de chaque porte logique est reliée à un noeud commun TE pour recevoir un même et unique signal de test référencé MODETEST. Toutefois, il serait possible de prévoir un signal de test indépendant pour chaque porte logique. Lorsque le signal MODETEST est mis à l'état 0, les entrées de commande LDi sont inhibées, c'est à dire qu'elles sont théoriquement maintenues à l'état 0 (sauf bien entendu en cas de collage à 1) quelque soit l'état des signaux de commande SCi qui sont, le cas échéant, générés et appliqués sur l'entrée A des portes ANDi. Dit autrement, la fonction des portes ANDi, connectées comme il a été dit plus haut, est d'appliquer ou non les signaux de commande SCi sur les entrées de commande LDi en fonction du signal de test MODETEST. De manière générale, on peut dire que les entrées de commande LDi sont inhibées ou non en fonction de l'état du signal de test MODETEST. Le dispositif décrit ci-dessus met en oeuvre le procédé de détection de défaut selon l'invention. Le test d'un éventuel collage à 1 d'une entrée de commande LDi quelconque est réalisé de la manière suivante. Initialement, le signal MODE_TEST est à 1. Donc les signaux de commande SCi générés et appliqués, le cas échéant, sur l'entrée A des portes ANDi, sont aussi appliqués sur les 8 2792730 entrées de commande LDi du circuit. Dans une première étape, un signal de commande est appliqué sur une entrée de commande quelconque du circuit et, le cas échéant, un signal de donnée est appliqué sur l'entrée de donnée associée, ces signaux étant adaptés pour mettre la sortie du circuit dans un état déterminé, dit état de départ. Dans un exemple l'état de départ est l'état 0. Naturellement, si une autre entrée de commande est collée à 1, la sortie Q du circuit ne prend pas ledit état déterminé (état de départ) mais elle prend l'état indéterminé X. On verra que cela n'est pas rédhibitoire. Dans une deuxième étape, les entrées de commande LDi sont inhibées. Dans le mode de réalisation préféré mais non limitatif, on parvient à ce résultat en faisant passer le signal MODE_TEST à l'état 0. Il est possible de ne pas inhiber toutes les entrées de commande simultanément. Néanmoins, cela n'apporte aucun avantage. A l'inverse, il est plus simple de les inhiber toutes en même temps par le signal MODETEST. Dans une troisième étape, pour une première entrée de commande inhibée, par exemple LD1, un signal de commande est appliqué sur l'entrée de commande LD1, et un signal de donnée SD1 est appliqué sur l'entrée de donnée associée Dl, ces signaux étant adaptés pour modifier l'état de la sortie Q de la bascule par rapport à l'état de départ. Dit autrement, si l'état de départ est l'état 0, (c'est à dire si la sortie Q est sensée être à l'état 0), le signal SD1 est à l'état 1, et réciproquement. Dans le cas o toutes les entrées de commande ne seraient pas inhibées, on veille à ne pas activer simultanément une autre entrée de commande qui n'est pas inhibée. On verra qu'un signal de donnée n'est pas forcément nécessaire lorsque le circuit ne comporte pas d'entrée de donnée associée à l'entrée de commande (voir plus loin, description de la figure 4). Enfin, dans une quatrième étape, l'état de la sortie Q est observé pour en déduire, en cas de changement d'état, le collage à 1 d'une entrée de commande quelconque. En effet, si la sortie Q change d'état alors que, notamment, l'entrée de commande LD1 est inhibée (c'est à dire qu'elle reçoit en 9 2792730 permanence un signal à l'état 0), ceci signifie que cette entrée de commande LD1 ou une autre entrée de commande est en fait collée à 1. Elle présente un défaut. Les troisième et quatrième étapes sont réitérées successivement pour la totalité des entrées de commande du circuit. On a dit plus haut que, par hypothèse, une et une seule entrée de commande à la fois peut présenter un défaut de collage à 1. Avec cette hypothèse, on pourra vérifier qu'un changement d'état de la sortie se produit nécessairement à l'une quelconque des itérations, dès lors qu'une entrée de commande est collée à 1, et ce, même si, à l'issue de la première étape, la sortie Q était à l'état indéterminé X au lieu d'être à l'état de départ prévu. A la figure 4, sur laquelle les mêmes éléments qu'à la figure 3 portent les mêmes références, on a représenté le schéma d'un deuxième exemple de circuit électronique pouvant être testé conformément à l'enseignement de l'invention. Il s'agit également d'une bascule multiplexée à n entrées de commande, p entrées de donnée et une sortie. Cependant, cette bascule se distingue de celle de la figure 3 en ce que n est différent de p (i.e., nÉp). En effet, la bascule de la figure 4 comporte, en plus des n entrées de commande LD1,...,LDi,...,LDn associées respectivement aux n entrées de donnée Dl,...,Di,...,Dn, une ou plusieurs entrées de commande qui ne sont pas associées à une entrée de donnée. Il s'agit en général d'une entrée CD de mise à l'état 1 de la sortie Q de la bascule, et/ou d'une entrée NCD de mise à l'état 0 de la sortie Q de la bascule. Dans ce cas, on a la relation suivante: n=p+2. Ces entrées de commande sont classiques dans les circuits électroniques tels que les bascules. Elles permettent de mettre la sortie de la bascule à un état déterminé, indépendamment de l'état des entrées de donnée. Bien entendu, la présence d'une seule de ces entrées de commande CD ou NCD indépendamment de l'autre est tout à fait possible. Selon l'invention, deux portes AND_S et AND_R de type ET à deux entrées et une sortie, semblables aux portes AND1 à ANDn précitées, sont connectées par leur sortie S respectivement à 2792730 l'entrée de commande CD et à l'entrée de commande NCD. Ces portes reçoivent le signal MODE_TEST sur leur entrée B. L'entrée A de la porte AND_S reçoit un signal SET. Il s'agit d'un signal de mise à l'état 1 de la sortie Q de la bascule. De même, l'entrée A de la porte AND_R reçoit un signal RESET. Il s'agit d'un signal de mise à l'état 0 de la sortie Q de la bascule. Pour détecter un éventuel collage à 1 de l'une quelconque de ces entrées, il faut que l'état de départ de la sortie Q de la bascule soit choisi en fonction de l'effet produit par l'activation de cette entrée de commande. Plus précisément, il faut que cet état soit le suivant: - en ce qui concerne l'entrée CD de mise à 1 de la sortie de la bascule, il faut que l'état de départ de la sortie Q de la bascule soit l'état O; - en ce qui concerne l'entrée NCD de mise à 0 de la sortie Q de la bascule, il faut que l'état de départ de la sortie Q de la bascule soit l'état 1. Comme on l'aura compris, ceci garantit qu'un changement d'état de la sortie est détecté lorsque l'entrée de commande correspondante est collée à 1. En effet, dans la mesure o aucune entrée de donnée n'est associée à l'entrée de commande, aucun signal de donnée ne peut être appliqué pour obtenir ce résultat en fonction de l'état déterminé 1 ou 0 de la sortie Q qui est choisi comme état de départ. Bien entendu, avec le circuit de la figure 4 également, il est possible que l'état de la sortie Q à l'issue de la première étape ne soit pas l'état de départ prévu (en raison du collage à 1 d'une autre entrée de commande). Toutefois, comme dans le cas du circuit de la figure 3, ceci n'est pas rédhibitoire. A la figure 5, sur laquelle les mêmes éléments qu'à la figure 3 ou à la figure 4 portent les mêmes références, on a représenté le schéma d'un troisième exemple de circuit électronique pouvant être testé conformément à l'enseignement de l'invention. Il s'agit d'un dispositif de bus multiplexé référencé TB. Un tel dispositif comprend une ligne de transmission TL, à il 2792730 laquelle sont reliées les sorties d'une pluralité de portes à trois états référencées TS1,...,TSi,...,TSn (appelées "tristate gates" en anglais et dans le jargon de l'homme du métier). Une telle porte, comme par exemple la porte TS1, comprend une entrée de commande C, une entrée de donnée D et une sortie Y. Lorsque l'entrée de commande C est à l'état 0, la sortie Y est à l'état haute impédance, noté HIZ dans la littérature technique. Lorsque l'entrée de commande C est à l'état 1, la sortie Y est prend l'état 0 ou 1 de l'entrée de donnée D. Par souci de clarté, les entrées C et D ainsi que la sortie Y des autres portes n'ont pas été représentées à la figure 5. Les sorties de toutes les portes sont reliées à la ligne de transmission TL. En général, on relie la ligne TL à deux inverseurs Il et I2 montés en parallèle et "tête-bêche" l'un avec l'autre (comme visible à la figure 5). Ces deux inverseurs ont pour fonction la mise en forme du signal transmis sur la ligne TL, compte tenu des éventuelles perturbations sur la ligne. En outre, ils forment un moyen de mémorisation de l'état de la ligne de transmission: lorsque l'entrée de commande d'une porte TSi qui était à l'état 1 passe à l'état 0, la ligne de transmission ne passe pas à l'état HIZ mais mémorise l'état de l'entrée Di de cette porte. Chaque entrée de donnée Di reçoit un signal de donnée SDi et chaque entrée de commande LDi reçoit un signal de commande SCi. L'un seulement des signaux de donnée SDi est transmis sur la ligne de transmission TL en fonction de l'état des signaux de commande SDi. On conçoit qu'un tel dispositif TB, dont le contour est symboliquement indiqué en traits discontinus à la figure 5, est comparable à la bascule de la figure 3. En effet, d'une part les entrées de donnée Di (respectivement de commande LDi) des portes TSi de la figure 5 sont comparables aux entrées de donnée Di (respectivement de commande LDi) de la bascule de la figure 3. Et d'autre part, on peut assimiler une extrémité Q de la ligne de transmission TL du dispositif de la figure 5 (une telle extrémité est destinée à être reliée à une application distante) à la sortie Q de la bascule de la 12 2792730 figure 3. Bien entendu, l'invention n'est pas limitée aux exemples de circuits électroniques décrits ci-dessus. Elle peut valablement s'appliquer à tout circuit électronique5 comparable. 13 2792730 REVENDICATIONS 1. Procédé de détection de défauts pour circuit électronique comprenant d'une part des entrées de commande (LDi,CD,NCD) et d'autre part des entrées de données (Di) dont chacune est associée à une entrée de commande, ainsi qu'au moins une sortie (Q) mémorisant l'état d'une entrée de donnée déterminée ou un état logique déterminé 1 ou 0, en fonction de l'état de signaux de commande appliqués (SCi) sur les entrées de commande (LDi), caractérisé en ce qu'il comprend les étapes suivantes: a) application d'un signal de commande (SCi) sur mune entrée de commande (LDi) quelconque du circuit et, le cas échéant, d'un signal de donnée (SDi) sur l'entrée de donnée associée (Di), ces signaux étant adaptés pour mettre la sortie (Q) du circuit dans un état déterminé, dit état de départ; b) inhibition des entrées de commande (LDi) du circuit; et, pour chaque entrée de commande (LDi), c) application d'un signal de commande (SCi) sur ladite entrée de commande (LDi), ainsi que, le cas échéant, d'un signal de donnée (SDi) sur l'entrée de donnée associée à cette entrée de commande, ces signaux étant adaptés pour modifier l'état de la sortie (Q) du circuit par rapport à l'état de départ; d) observation de l'état de la sortie (Q) du circuit pour en déduire, en cas de changement d'état, le collage à i d'une entrée de commande (LDi). 2. Procédé selon la revendication 2, caractérisé en ce que, à l'étape b), toutes les entrées de commande du circuit sont inhibées simultanément. 3. Procédé selon l'une des revendications 1 ou 2, caractérisé en ce que, l'entrée de commande à tester étant une entrée de mise à l'état 1 de la sortie du circuit, l'état de départ de la sortie (Q) de la bascule est l'état 0. 4. Procédé selon l'une des revendications 1 ou 2, 14 2792730 caractérisé en ce que, l'entrée de commande à tester étant une entrée de mise à l'état 0 de la sortie du circuit, l'état de départ de la sortie (Q) de la bascule est l'état 1. 5. Dispositif pour la mise en oeuvre d'un procédé selon l'une des revendications 1 à 4, caractérisé en ce que, pour chaque entrée de commande (LDi), il comporte une porte logique (ANDi) de type ET à deux entrées (A,B), dont la sortie (S) est reliée à l'entrée de commande (LDi) à tester, dont une première entrée (A) reçoit le signal de commande, et dont une deuxième entrée (B) reçoit un signal de test (MODE_TEST), en sorte que ladite entrée de commande (LDi) est inhibée ou non en fonction de l'état du signal de test (MODE_TEST). 6. Dispositif selon la revendication 5, caractérisé en ce que la deuxième entrée (B) de chaque porte logique est reliée à un noeud commun pour recevoir un même et unique signal de test (MODETEST). 7. Bascule multiplexée comprenant d'une part des entrées de commande (LDi,CD,NCD) et d'autre part des entrées de donnée (Di) dont chacune est associée à une entrée de commande, ainsi qu'une sortie (Q) mémorisant l'état d'une entrée de donnée déterminée ou un état logique déterminé 1 ou 0, en fonction de l'état de signaux de commande appliqués sur les entrées de commande, caractérisée en ce qu'elle comporte un dispositif selon l'une des revendications 5 ou 6. 8. Bascule multiplexée selon la revendication 8, caractérisé en ce quelle comporte: - une sortie; - des entrées de commande et des entrées de donnée qui sont associées deux à deux; - une première entrée de commande supplémentaire pour la mise à l'état 1 de la sortie de la bascule, et/ou une seconde entrée de commande supplémentaire pour la mise à l'état 0 de la sortie de la bascule. 2792730 9. Dispositif de bus multiplexé (TB) comprenant une ligne de transmission (TL), à laquelle sont reliées les sorties d'une pluralité de portes trois états (TSi) dont une entrée de commande (C) reçoit un signal de commande (SCi) et une entrée de donnée (D) reçoit un signal de donnée (SDi), de manière que l'un seulement des signaux de donnée (SDi) est transmis sur la ligne de transmission (TL) en fonction de l'état des signaux de commande (LDi), caractérisé en ce qu'il comporte un dispositif selon l'une des revendications 5 ou 6.