Brevet FR2795889A1 — publié le 20010105

Procédé et système de compensation de la non-linéarité d'un convertisseur analogique-numérique sigma-delta. La présente invention a pour objet un procédé et un système de compensation de la non-linéarité d'un convertisseur analogique- numérique sigma-delta. Dans tous les domaines, grand public ou professionnel, électronique ou autre, les matériels font de plus en plus appel à du traitement numérique plutôt qu'analogique. Ce choix est souvent justifié par des avantages techniques bien connus aujourd'hui, tels une grande stabilité des paramètres, une excellente reproductibilité des résultats et des fonctionnalités accrues. Pour la plupart des cas et à une certaine échelle, le monde extérieur étant naturellement analogique, les convertisseurs analogiques-numériques (CAN), et les convertisseurs numériques- analogiques (CNA) sont chargés d'assurer l'interface entre le monde extérieur et le coeur numérique du matériel. Le développement de puissants processeurs numériques a créé un besoin en convertisseur analogique-numérique à haute résolution, compatible avec les technologies VLSI CMOS (Very Large Scale Integration). Le convertisseur à modulation sigma-delta a plus particulièrement tiré profit des développements technologiques. Comme on le voit sur la figure 1, un convertisseur analogique-numérique sigma-delta comprend principalement un sommateur 1, un filtre de mise en forme de bruit 4, un quantificateur 5, un filtre numérique 6 et une boucle de rétroaction 8 reliant la sortie du quantificateur 5 à l'entrée négative 3 du sommateur 1. Cette boucle de rétroaction 8 comporte un convertisseur numérique analogique 7. Un bloc échantillonneur-bloqueur (non représenté), généralement placé en amont du sommateur 1, a pour mission de sur- échantillonner le signal à une fréquence donnée, puis de maintenir constant le niveau de la sortie 2 pour permettre le traitement de l'information par le convertisseur analo gique- numérique sigma-delta. Le filtre de mise en forme de bruit 4 procède à une mise en forme du spectre du bruit de façon à atténuer la puissance de bruit dans la gamme de fréquences du signal utile. Le bloc quantificateur 5 dispose d'un ensemble de niveaux discrets. En fonction de la valeur analogique en son entrée, le quantificateur 5 lui associe le niveau discret le plus proche. Cette quantification en niveau introduit une erreur appelée "bruit de quantification". Les performances d'un convertisseur sont conditionnées par la puissance de ce bruit de quantification. 'A cet' effet, le sur-échantillonnage effectué au niveau du bloc échantillonneur-bloqueur (non représenté) et la boucle de rétroaction 8 permettent de "repousser" le maximum de la puissance du bruit de quantification à l'extérieur de la bande passante du signal (bande de fréquence de fonctionnement du système). Le filtre numérique 6, aussi appelé filtre de décimation, placé à la sortie du convertisseur anal o gique-numérique sigma-delta permet d'éliminer le br-uit de quantification qui a été mis en forme ainsi que de sous-échantillonner le signal de sortie. Le convertisseur numérique- analogique 7 possède une fonction de transfert qui permet de relier les niveaux numériques (de quantification) d'entrée délivrés par le quantificateur 5 à des valeurs analogiques de sortie que l'on délivre ensuite à l'entrée négative 3 du sommateur 1. Pour chaque niveau de quantification présent à l'entrée, le convertisseur numérique-analogique 7 lui associe une valeur analogique correspondante à la sortie. Le principe fondamental du convertisseur analogique- numérique sigma-delta consiste tout d'abord à sur-échantillonner le signal à l'aide de l'échantillonneur-bloqueur analogique, à repousser le maximum de la puissance du bruit de quantification à l'extérieur de la bande passante du signal en intégrant le quantificateur dans une boucle de rétro-action, puis à filtrer le signal obtenu à l'aide d'un filtre numérique 6. Ces actions conjuguées permettent dans un premier temps de "diluer" le bruit de quantification dans une large bande grâce au sur- échantillonnage, de procéder à une mise en forme du spectre du bruit et ensuite de filtrer le bruit de quantification pour ne conserver que la bande utile du signal. L'utilisation d'un quantificateur multi-bits, associé à un convertisseur numérique-analogique multi-bits dans la boucle de rétroaction d'un convertisseur analogique-numérique sigma-delta est intéressante car elle permet d'améliorer les performances du convertisseur analogique-numérique sigma-delta en terme de rapport signaYbruit et de dynamique. Cependant, les performances du convertisseur analogique- numérique sigma-delta sont très dépendantes de la linéarité du convertisseur numérique-analogique 7 utilisée dans la boucle de rétroaction 8. Dans l'état de la technique antérieure, une solution a été proposée pour étalonner le convertisseur numérique- analogique multi- bits quel que soit le nombre de niveaux, voir le document SARHANG- NEJAD et G.C.TEMES, "A High Resolution Multibit Sigma Delta ADC with Digital Correction and Relaxed Amplifier Requirements", IEEE Journal des Circuits à l'état solide, vol. 28, N 6, Juin 1993, pages 648-660. Cette solution propose d'améliorer les performances du convertisseur analogique-numérique sigma-delta en mesurant les non- linéarités du convertisseur numérique-analogique 7 au cours d'une phase d'étalonnage. Pendant cette phase, le convertisseur analogique- numérique sigma-delta multi-bits est transformé en un convertisseur analogique-numérique sigma-delta à un bit (on ne considère que le bit de poids le plus fort à la sortie du quanti ficateur). La phase d'étalonnage fait intervenir essentiellement les éléments décrits sur la figure 2. On retrouve le sommateur 1, le filtre de mise en forme de bruit 4, le quantificateur 5 et le filtre de décimation 6. On remplace le convertisseur numérique- analog iqu e 7 par un moyen de commutation Ea permettant d'imposer à l'entrée négative 3 du sommateur 1 soit une tension Vréf positive soit une tension -Vréf négative selon la valeur du bit de sortie du quantificateur 5 à un bit. On place alors le convertisseur numérique-analogique 7 à l'entrée positive 2 du sommateur 1. Un compteur Eb pilote le convertisseur numérique- analogique 7 en y délivrant un signal numérique (correspondant à l'un des différents niveaux possibles du quantificateur 5) de façon à ce que ce dernier génère un signal analogique à l'entrée dudit convertisseur analogique-numérique sigma-delta à un bit. Un additionneur Ec recevant le signal de la sortie du compteur Eb et le signal de la sortie du filtre de décimation 6 permet de calculer une valeur de correction que l'on stocke dans un module de mémoire Ed. Le compteur Eb pilote également les adresses du module de mémoire Ed. Chaque valeur de correction représente un écart numérique de conversion dû au convertisseur numérique- analogique 7 entre une valeur numérique et sa conversion en analogique. Pendant la phase d'utilisation normale, le convertisseur analogique -numérique sigma- delta est équivalent à celui de la figure 1 avec en plus un module de correction numérique (non représenté) placé devant le filtre de décimation 6 et contenant les valeurs de correction. Toute valeur numérique sortant du quantificateur 5 est corrigée par le module de correction numérique avant d'entrer dans le filtre de décimation 6. Ainsi, la valeur numérique, après correction, entrant dans le filtre de décimation 6 est sensiblement égale à la valeur analogique arrivant par l'entrée négative 3 du sommateur 1. Or, cette technique présente plusieurs inconvénients liés à la façon dont sont mesurées les valeurs de correction. En effet, en phase d'étalonnage (figure 2), la sortie du convertisseur numérique- analogique 7 arrive à l'entrée positive 2 du sommateur 1 alors que dans les conditions de fonctionnement normal (figure 1 avec module de correction) le convertisseur numérique- analogique 7 est disposé dans la boucle de rétroaction 8 et sa sortie arrive à l'entrée négative 3 du sommateur 1. Le comportement du convertisseur numérique- analogique 7 est différent selon que l'on soit en phase d'étalonnage ou en condition de fonctionnement normal car les deux entrées du sonimateur 1 sont différentes. Le sommateur 1 étant généralement réalisé à l'aide de capacités commutées, ses deux entrées ne présentent pas exactement la même valeur de capacité. La figure 3 illustre un sommateur réalisé à l'aide de capacités commutées. Les interrupteurs 9, 10 et 12, 13 permettent respectivement de commuter une capacité CI et une capacité C2 qui sont reliées à la masse 14. Le sommateur comporte deux entrées El et E2 liées respectivement aux capacités CI et C2- Un amplificateur opérationnel Il réalise l'opération de sommation à l'aide d'une capacité C branchée en rétroaction. Les capacités Ci et C2 sont théoriquement de même valeur. Mais en réalité, à cause des dispersions, ces valeurs sont différentes et le gain entre les deux entrées est donc différent. Pendant la phase d'étalonnage, *on place donc le convertisseur numérique-analogique à l'entrée El et on mesure avec précision les valeurs injectées. Or, pendant la phase de fonctionnement normal, le convertisseur numérique- analogique inclus dans la boucle de rétroaction est placé à l'entrée E2 du sommateur. Comme les capacités CI et C2 sont réellement différentes, les valeurs mesurées pendant la phase d'étalonnage ne sont donc pas réellement les valeurs injectées pendant la phase de fonctionnement normal. En outre, la précision de la mesure est influencée par d'éventuelles tensions d'offset pouvant exister intrinsèquement dans le convertisseur an alogi que- numérique sigma-delta. Ces tensions d'offset peuvent ne pas être gênantes pendant la phase de fonctionnement normal, mais elles peuvent devenir un inconvénient pendant la phase d'étalonnage puisque l'on mesure des tensions continues. L'invention vise à apporter une solution à ce problème en conservant la structure du convertisseur analogique -numérique sigma- delta pendant la phase d'étalonnage et en ne faisant intervenir que des signaux numériques. L'invention propose un procédé de compensation de la non- linéarité d'un convertisseur anal og ique- numérique sigma-delta à quantification à N niveaux intégrant un convertisseur numérique- analogique dans une boucle de rétro-action. N est un nombre entier strictement supérieur à deux. Le procédé comprend une phase de fonctionnement normal dans laquelle une pluralité de valeurs numériques correspondant à une pluralité de niveaux de quantification est modifiée par des valeurs de correction Ci, i nombre entier positif compris entre 1 et N, calculées au cours d'une phase d'étalonnage. Selon une caractéristique générale de l'invention, on calcule les valeurs de correction Ci à partir des valeurs de la sortie du convertis seur analogique-numérique sigma-delta traitées numériquement, en conservant le convertisseur numérique- analogique dans la boucle de rétro-action du convertisseur analogique-numérique sigma-delta et en transformant le convertisseur analogique-numérique sigma-delta multi- bits en convertisseur analogique numérique sigma-delta à quantification à trois niveaux, par exemple modifiables. Le nombre N est un entier positif strictement supérieur à deux. Les valeurs de correction Ci permettent de corriger les erreurs du convertisseur numérique- analogique. De préférence les corrections sont réalisées de façon instantanée au cours de la phase de fonctionnement normal. Selon l'invention, le procédé de compensation de la non- linéarité comprend une phase d'étalonnage dans laquelle on transforme le convertisseur analogique-numérique sigma-delta multi-bits en un convertisseur analogique numérique sigma-delta à quantification à trois niveaux, XM7 XM et Xi , i allant de 1 à N-2; pendant une durée Pli, on délivre une valeur prédéterminée à l'entrée du convertisseur analogique-numérique sigma-delta et on traite numériquement les valeurs de la sortie du convertisseur analogi que- numérique sigma- delta; on réalise cette phase d'étalonnage N-2 fois en conservant les niveaux XM et XM, et en prenant successivement pour le niveau Xi les N-2 niveaux autres que les niveaux Xm et XM. On calcule avantageusement les valeurs de correction Ci des N-2 niveaux autres que Xm et Xm en utilisant les valeurs traitées, les N-2 valeurs de correction Ci étant aptes à modifier les N-2 niveaux autres que Xm et XM au cours de la phase de fonctionnement normal. Les niveaux Xm, XM et X, sont des valeurs numériques qui seront transformées en des valeurs analogiques selon une fonction de transfert du convertisseur numérique- analogique. Le procédé peut comprendre en outre, pendant la phase d'étalonnage et avant le calcul des valeurs de correction Ci, au moins une étape F dans laquelle on transforme le convertisseur analogique- numérique sigma-delta multi-bits en un convertisseur analogique- numérique sigma-delta à quantification à deux niveaux qui sont X. et XM. Pendant une durée P2, on délivre ladite valeur prédéterminée à l'entrée du convertisseur analogique-numérique sigma-delta et on traite numériquement les valeurs successives de la sortie du convertis seur analogique-numérique sigma-delta. En d'autres termes, l'étape F permet d'éliminer avantageusement d'éventuelles tensions d'offset pouvant exi-ster dans le convertisseur analogique-numérique sigma- delta. Les durées Pli peuvent par exemple être toutes égales entre elles et égales à la durée P2 lorsque l'étape F n'est réalisée qu'une seule fois. La réalisation de la phase d'étalonnage suppose que Xi soit différent de Xm et XM. Selon l'invention, on transforme le convertisseur analogique- numérique sigma-delta à quantification à N niveaux en un convertisseur analogique-numérique sigma-delta avec un nombre de quantification inférieur à N en modifiant des valeurs de seuil de quantification et un traitement numérique de mise en oeuvre des comparateurs internes. En effet, dans le cas général le convertisseur analogique- numérique sigma-delta à quantification à N niveaux est transformé en convertisseur analogique-numérique sigma-delta à quantification à trois niveaux, et dans le cas optionnel de réalisation de l'étape F (correction de 'tensions d'offset), il est également transformé en un convertisseur analogique-numérique sigma-delta à quantification à deux niveaux. Selon une caractéristique avantageuse de l'invention, les niveaux Xm et XM sont respectivement la valeur minimum et la valeur maximum des N niveaux de quantification. Selon un mode de mise en oeuvre de l'invention, au cours de la phase de fonctionnement normal, pour chaque niveau XI se présentant à la sortie du quantificateur, on ajoute à ce niveau Xj sa valeur de correction Ci. Ainsi la valeur numérique après correction est sensiblement égale à la valeur analogique à la sortie du convertisseur numérique-analogique. Selon une variante avantageuse de l'invention, ladite valeur prédéterminée est égale à zéro et au cours de la phase d'étalonnage, pendant la durée Pli pour chaque niveau Xi, on comptabilise à la sortie du convertisseur analogique-numérique sigma-delta (A2) le nombre Ni de valeurs égales à Xi# le nombre total NTi de toutes les valeurs sorties et on effectue une somme Sli des NTi valeurs. Les durées Pli, n'étant pas a priori toutes égales, peuvent dépendre de chaque niveau intermédiaire Xi. Dans ce cas, on peut réaliser N-2 fois l'étape F de la phase d'étalonnage en prenant pour chaque réalisation une durée P2, égale à chaque durée Pli et on effectue une somme dans S2i de toutes les valeurs sortant du convertisseur analogique-numérique sigma-delta (A2) au cours de chaque réalisation. Puis on calcule une valeur de correction Ci correspondant à la valeur Xi par : De préférence, la durée Pli, pour chaque niveau Xi, est égale à la durée nécessaire à la comptabilisation à la sortie du convertisseur analogique-numérique sigma-delta du nombre Ni de valeurs égales à Y-il jusqu'à ce que le nombre Ni soit égal à un nombre donné No. Dans le cas où on ne réaliserait qu'une seule fois l'étape F (toutes les étapes Pli sont égales entre elles et égales à P2), on aurait une seule somme S2 et on pourrait calculer Ci par : Plusieurs variantes sont en effet possibles pour le calcul des valeurs de correction Ci. L'invention propose également un système de compensation de la non-linéarité d'un convertisseur anal og ique-numérique sigma- delta à quantification à N niveaux comprenant notamment un convertisseur numérique- analogique et un filtre numérique. Selon une caractéristique générale de l'invention, le système comprend des moyens de mise en oeuvre pour réaliser les différentes phases décrites précédemment. Dans un mode de réalisation préféré, les moyens de mise en oeuvre comprennent : - des moyens de comptage pour compter les valeurs sortant du convertisseur analogique-numérique sigma-delta, - au moins un accumulateur pour sommer les valeurs sortant du convertisseur analogique-numérique sigma-delta, - des moyens de stockage pour mémoriser des nombres délivrés par les moyens de comptage et l'accumulateur, - un moyen de traitement pour effectuer des calculs à partir des nombres mémorisés et pour générer des signaux de commande dans le système afin de piloter les différentes phases, - un module de correction interposé entre le quantifica teur et le filtre numérique et communiquant avec le moyen de traitement, - des comparateurs et un module de traitement numérique internes au quantificateur à N niveaux et capables de transformer le quantificateur en un quantificateur à niveaux inférieurs à N. D'autres avantages et caractéristiques de l'invention apparaîÎtront à l'examen de la description détaillée d'un mode de mise en oeuvre nullement limitatif, et des dessins annexés, sur lesquels : - la figure 4 est un schéma de la structure générale du convertisseur analogique-numéri que sigma-delta selon l'invention; - la figure 5 est une vue schématique d'un quantificateur à trois niveaux selon l'invention. - les figures 6a et 6b illustrent le résultat de la transformation d'un quantificateur à cinq niveaux en un quantificateur à trois niveaux. Bien que l'invention n'y soit pas limitée, on va maintenant décrire un exemple du procédé et du système selon l'invention destiné à la compensation de la non-linéarité d'un convertisseur analogique- numérique sigma-delta à quantification à trois niveaux. Le schéma de la figure 4 se compose de trois parties. Une première partie Al concernant des signaux d'entrée, une seconde partie A2 concernant le convertisseur analogique-numérique sigma-delta en lui-même, et une troisième partie A3 concernant un système de pilotage. La première partie AI comporte une entrée 15 de valeur égale à zéro et utilisée lors d'une phase d'étalonnage et une entrée 16 recevant le signal analogique devant être numérisé par le convertisseur analogique-numérique sigma-delta. Un commutateur 17 permet de se connecter soit à l'entrée 15, soit à l'entrée 16. Dans la seconde partie A2, un signal venant des entrées 15 ou 16 passe par l'entrée positive l8a d'un sommateur 19. Un filtre de mise en forme de bruit 20 récupère le signal de sortie du sommateur 19. Le signal 21 sortant du filtre de mise en forme de bruit 20 est un signal que l'on délivre à l'entrée d'un quantificateur 22 comportant trois niveaux de quantification : -1; 0 et 1. Ce quantificateur 22 gén ère un signal numérique 23 qui, lors d'une phase de fonctionnement normal, est délivré à l'entrée d'un module correcteur 27 au moyen d'un commutateur 26. Le signal de sortie du module-correcteur 27 passe ensuite par un filtre numérique 28 afin d'être sous- échantillonné. Le sous - échantillonnage permet de se ramener autour de la fréquence de Nyquist. Le signal numérique 23 passe également par une boucle de rétroaction 25 comportant un convertisseur numérique- analogique 24 dont le signal de sortie est envoyé à l'entrée négative 18b du sommateur 19. La troisième partie A3 est un dispositif de pilotage comportant un accumulateur 29, un compteur 30 et un second compteur 31, qui sont tous les trois reliés à un module de mémoire vive 32 connecté à un module de traitement numérique 33. Ce module de traitement numérique 33 permet d'effectuer des calculs et de générer des signaux de données 35 vers le module correcteur 27 du convertisseur analogique-numérique sigma-delta et des signaux de commande 34 vers le quantificateur 22 et les commutateurs 17 et 26. En fonctionnement normal, le convertisseur numérique- analogique 24 reçoit trois valeurs numériques différentes ( par exemple sous forme de deux bits codant 01, 00 et 10 représentant les valeurs -1, 0 et 1 ) et les convertit en trois valeurs analogiques qui devraient prendre idéalement les valeurs -1; 0 et 1. Généralement les trois points analogiques obtenus ne correspondent pas idéalement aux valeurs -1, 0 et 1. On peut par exemple corriger la valeur analogique sortant du convertisseur numérique-analogique dont la valeur idéale est 0. La correction du point 0 est indépendante de la valeur zéro à l'entrée 15. En effet, il est possible de corriger les points +1 ou -1 en ayant toujours à l'entrée 15 la valeur zéro. Lors de la première phase d'étalonnage, le commutateur 17 est basculé vers l'entrée 15 de valeur zéro, et le commutateur 26 est basculé vers une entrée 36 commune à l'accumulateur 29, au compteur 30 et au second compteur 31. Le quantificateur 22 fonctionne selon un mode de quantification à trois niveaux. On compte alors à l'aide du compteur 31 le nombre No de 0 (point à corriger) contenus dans le signal numérique 23 transitant par l'entrée 36 jusqu'au compteur 31. On effectue le comptage jusqu'à ce que le nombre No atteigne un nombre prédéterminé. On choisit ce nombre prédéterminé comme une puissance de deux afin de faciliter les calculs ultérieurs. On le prend égal à 218 par exemple, soit 262 144. A l'aide de l'accumulateur 29, on calcule la somme Sl des valeurs du signal de sortie du quantificateur 22. On mémorise cette somme SI. dans la mémoire vive 32 ainsi que le nombre de points Ni qui ont été générés par le quantificateur 22 et comptés à l'aide du deuxième compteur 30. La valeur 218 est choisie suffisamment grande de façon à avoir une bonne précision sur les valeurs mémorisées. La deuxième phase d'étalonnage consiste à transformer le convertisseur analogique-numérique sigma-delta à quantification à trois niveaux en un convertisseur anal ogique-numérique sigma-delta à quantification à deux niveaux. Pour cela, il suffit de transformer le quantificateur 22 à trois niveaux en un quantificateur à deux niveaux. Les deux niveaux étant les points -1 et +l. Le commutateur 17 est toujours basculé sur l'entrée 15 et le commutateur 26 est toujours basculé sur l'entrée 36. Pendant cette phase, on fait fonctionner le convertisseur analogique -numérique sigma-delta, avec zéro à l'entrée, pendant Ni échantillons. On calcule également la somme S2 des Ni échantillons sortis à l'aide de l'accumulateur 29. Puis, on calcule finalement une valeur de correction du point zéro par : C = (S2 - SI)/No- La division se fait simplement dans le module de traitement numérique 33 car on a pris soin de choisir une puissance de deux pour No. La valeur C est ensuite sauvegardée en mémoire 32 qui comporte en fait trois sous-compartiments dans lesquels on a sauvegardé le nombre NI . la somme S 1 et la valeur C. Une fois ces deux phases d'étalonnage réalisées, on passe ensuite à la phase de fonctionnement normal du convertisseur analogique- numérique sigma-delta à quantification à trois niveaux. Le commutateur 17 est basculé sur l'entrée 16, le commutateur 26 est basculé sur le module correcteur 27 et le quantificateur 22 fonctionne avec trois niveaux de quantification -1, 0 et +l. Le signal analogique devant être numérisé arrive donc par l'entrée 16, puis ressort du quantificateur 22 sous forme numérique en un signal 23 qui est modifié par le module correcteur 27, puis filtré numériquement par le module 28. Le module correcteur 27 fonctionne selon un algorithme pouvant être résumé, dans le tableau ci-dessous : Ainsi, si la valeur numérique 0 est présente à la sortie du quantificateur 22, elle sera remplacée par sa valeur de correction C à la sortie du module correcteur 27. La figure 5 montre le quantificateur 22 à trois niveaux composé de deux comparateurs 37 et 38 et d'un module de traitement numérique 39. Le comparateur 37 possède deux entrées dont la première reçoit le signal 21 venant du filtre de mise en forme de bruit 20, et la seconde entrée est maintenue à une tension V fixe égale à une tension de seuil de quantification positive. Le comparateur 38 possède également deux entrées dont la première reçoit également le signal 21, et la seconde entrée du comparateur 38 est maintenue à une tension égale à -V. La sortie du comparateur 37 et celle du comparateur 38 entrent dans le module de traitement numérique 39 générant le signal de sortie numérique 23. Lorsque la valeur du signal d'entrée 21 est supérieure à V, le signal numérique 23 prend la valeur de +1. Lorsque la valeur du signal d'entrée 21 est inférieure à -V, le signal 23 prend la valeur de -1. Lorsque la valeur du signal d'entrée 21 est comprise entre -V et V, le signal 23 est équivalent à 0. Le module de traitement numérique 39 est régi par l'algorithme suivant +1 S37 0 S37-s38 -1 S38 S37 étant la sortie du comparateur 37 S38 étant la sortie du comparateur 3 8. Pour transformer le quantificateur 22 à trois niveaux en un quantificateur à deux niveaux, on remplace les valeurs V et -V sur les secondes entrées des comparateurs 37 et 38 par une valeur nulle, et on modifie l'algorithme du module de traitement numérique 39 de sorte que lorsque la valeur du signal d'entrée 21 est positive, le signal 23 est équivalent à +l, et lorsque la valeur du signal d'entrée 21 est négative, le signal 23 est équivalent à -1. Pour cela, l'algorithme du module de traitement numérique 39 est le suivant +1 S37 -1 S37. En fait, on utilise que le comparateur 37, le comparateur 38 est rendu invisible. Le convertisseur analogique-numérique sigma-delta ainsi décrit permet de compenser la non-linéarité du convertisseur numérique- analogique en réalisant une phase d'étalonnage sans modification de la structure du convertisseur anal og ique-numériqu e sigma-delta. Les figures 6a et 6b montrent la transformation du quantificateur à cinq niveaux en un quantificateur à trois niveaux. L'axe des abscisses E représente le signal d'entrée 7 et l'axe des ordonnées S représente le signal de sortie 9. La figure 6a représente la fonction de transfert d'un quantificateur à cinq niveaux (-1; -0,5; 0; 0,5; 1). Tout signal d'entrée ayant par exemple une valeur comprise entre deux valeurs positive vl et v2 délimitant un intervalle de valeurs sur l'axe des abscisses E sera converti en un signal numérique de valeur égale à 0,5 sur l'axe des ordonnées S. Désirant corriger le niveau zéro en transformant le quantificateur en trois niveaux, on supprime les niveaux intermédiaires (-0,5 et 0,5) conformément à la figure 6b. Les trois niveaux restants sont donc (-l; 0; 1). A titre d'exemple, un convertisseur an alog ique- numérique sigma-delta à quantification à trois niveaux échantillonné à une fréquence de 2048 kHz possède en simulation, pour un signal à convertir d'amplitude maximum et sans correction selon Finventi on, un rapport signal/bruit de 46 dB. En appliquant la première phase d'étalonnage avec No= 262 144, on obtient un NI = 372 522 et la somme S 1 = - 6408. En effectuant la deuxième phase d'étalonnage, on obtient une somme S2 - 3116 et la valeur C de correction du point 0 telle que C (S2-Sl)/No 3292/262144. Puis, en fonctionnement normal avec une correction selon l'invention, on obtient, pour un signal à convertir d'amplitude maximum, un rapport signal/bruit de 105 dB. Le procédé ainsi décrit permet de réaliser une phase d'étalonnage à l'aide d'un quantificateur à trois niveaux puis à deux niveaux tout en conservant la structure générale du convertisseur analogique-numérique sigma-delta. La phase d'étalonnage est réalisée simplement en pilotant les différents commutateurs. REVENDICATIONS 1. Procédé de compensation de la non-linéarité d'un convertisseur analogique-numérique sigma-delta (A2) à quantification à N niveaux, intégrant un convertisseur numérique-analogique (24) dans une boucle de rétro-action (25), comprenant une phase de fonctionnement normal dans laquelle une pluralité de valeurs numériques correspondant à une pluralité de niveaux de quantification est modifiée par des valeurs de correction Ci, i nombre entier positif compris entre 1 et N, calculées au cours d'une phase d'étalonnage, caractérisé par le fait qu'on calcule les valeurs de correction Ci à partir des valeurs de la sortie du convertisseur analo giqu e- numérique sigma- delta (A2) traitées numériquement, en conservant le convertisseur numériqu e- anal og ique (24) dans la boucle de rétro-action (25) du convertisseur analogique-numérique sigma-delta (A2) et en transformant le convertisseur analogique- numérique sigma-delta (A2) multi-bits en convertisseur analogique numérique sigma-delta à quantification à trois niveaux. 2. Procédé selon la revendication 1, caractérisé par le fait que pendant la phase d'étalonnage, on transforme le convertisseur anal og ique-numérique sigma-delta (A2) multi-bits en un convertisseur analogique numérique sigma-delta à quantification à trois niveaux, XMI XM et Xi , i allant de 1 à N-2; pendant une durée Pli, on délivre une valeur prédéterminée à l'entrée du convertisseur analogique-numérique sigma-delta (A2) et on traite numériquement les valeurs de la sortie du convertisseur analogique-numérique sigma-delta (A2); on réalise cette phase d'étalonnage N-2 fois en conservant les niveaux Xm et XM, et en prenant successivement pour le niveau Xi les N-2 niveaux autres que les niveaux XIYI et XM; et par le fait qu'on calcule les valeurs de correction Ci des N-2 niveaux autres que XM et XM en utilisant les valeurs traitées, les N-2 valeurs de correction Ci étant aptes à modifier les N-2 niveaux autres que XnI et XM au cours de la phase de fonctionnement normal. 3. Procédé selon la revendication 2, caractérisé par le fait qu'il comprend en outre pendant la phase d'étalonnage et avant le calcul des valeurs de correction Ci, au moins une étape F dans laquelle on transforme le convertisseur an alogique- numérique sigma-delta (A2) multi-bits en un convertisseur analogique-numérique sigma-delta à quantification à deux niveaux qui sont X. et XM, pendant une durée P2, on délivre ladite valeur prédéterminée à l'entrée du convertisseur analogique-numérique sigma-delta (A2) et on traite numériquement les valeurs successives de la sortie du convertisseur analogique- numérique sigma-delta (A2). 4. Procédé selon les revendications précédentes, caractérisé par le fait qu'on transforme le convertisseur analogique-numérique sigma-delta (A2) à quantification à N niveaux en un convertisseur analogique-numérique sigma-delta avec un nombre de quantification inférieur à N en modifiant des valeurs de seuil de quantification ( +V, -V) et un traitement numérique (39) de mise en oeuvre des comparateurs internes (37, 38). 5. Procédé selon l'une des revendications 2, 3 et 4, caractérisé par le fait que les niveaux Xm et XM sont respectivement la valeur minimum et la valeur maximum des N niveaux de quantification. 6. Procédé selon l'une des revendications 2-5, caractérisé par le fait qu'au cours de la phase de fonctionnement normal, pour chaque niveau X, se présentant à la sortie du quantificateur (22), on ajoute à ce niveau Xi sa valeur de correction. Ci. 7. Procédé selon l'une des revendications 2-6, caractérisé par le fait que ladite valeur prédéterminée est égale à zéro et par le fait qu'au cours de la phase d'étalonnage, pendant la durée Pli pour chaque niveau Xi, on comptabilise à la sortie du convertisseur analogique- numérique sigma-delta (A2) le nombre Ni de valeurs égales à Xil le nombre total NTi de toutes les valeurs sorties et on effectue une somme si i des NTi valeurs. 8. Procédé selon la revendication 6, caractérisé par le fait qu'on réalise N-2 fois l'étape F de la phase d'étalonnage en prenant pour chaque réalisation une durée P2i égale à chaque durée Pli et on effectue une somme dans S2i de toutes les valeurs sortant du convertisseur analogique-numérique sigma-delta (A2) au cours de chaque réalisation, puis on calcule une valeur de correction Ci correspondant à la valeur Xi par : 9. Procédé selon l'une des revendications 7 et 8, caractérisé par le fait que la durée Pli, pour chaque niveau Xi, est égale à la durée nécessaire à la comptabilisation à la sortie du convertisseur analogique- numérique sigma-delta (A2) du nombre Ni de valeurs égales à Xie jusqu'à ce que le nombre Ni soit égal à un nombre donné No. 10. Système de compensation de la non-linéarité d'un convertisseur analogique -numérique sigma-delta (A2) à quantification à N niveaux comprenant un convertisseur numérique-analogique (24) dans une boucle de rétro-action et un filtre numérique (28), caractérisé par le fait qu'il comprend également : - des moyens de mise en oeuvre pour calculer, au cours d'une phase d'étalonnage, des valeurs de correction Ci, i nombre entier positif compris entre 1 et Ne à partir des valeurs de la sortie du convertisseur analogique-numérique sigma-delta (A2) traitées numériquement, en conservant le convertisseur numérique- analogique dans la boucle de rétro-action du convertisseur analogique-numérique sigma-delta (A2) et en transformant le convertisseur analogique-numérique sigma-delta (A2) multi-bits en convertisseur analogique numérique sigma-delta à quantification à trois niveaux, et modifier, au cours d'une phase de fonctionnement normal, une pluralité de valeurs numériques correspondant à une pluralité de niveaux de quantification par les valeurs de correction Ci. 11. Système selon la revendication 10, caractérisé par le fait que les moyens de mise en oeuvre comprennent : - des moyens de comptage (30, 31) pour compter les valeurs sortant du convertisseur anal og ique- numérique sigma-delta (A2), - au moins un accumulateur (29) pour sommer les valeurs sortant du convertisseur anal og ique- numérique sigma-delta (A2), - des moyens de stockage (32) pour mémoriser des nombres délivrés par les moyens de comptage (30, 3 1) et l'accumulateur (29), - un moyen de traitement (33) pour effectuer des calculs à partir des nombres mémorisés et pour générer des signaux de commande dans le système afin de piloter les différentes phases, - un module de correction (27) interposé entre le quantificateur (22) et le filtre numérique (28) et communiquant avec le moyen de traitement (33), - des comparateurs (37, 38) et un module de traitement numérique (25) internes au quantificateur (22) à N niveaux et capables de transformer le quantificateur en un quantificateur à niveaux inférieurs à N.