Brevet FR2795557A1 — publié le 20001229

Dispositif d'ajustement des circuits après mise en boîtier et procédé de fabrication correspondant. La présente invention concerne le domaine des circuits intégrés analogiques et numériques. Ces circuits doivent utiliser une surface de silicium la plus faible possible afin de réduire les coûts tout en conservant une forte précision. Or, la demanderesse s'est aperçue que la précision qui est excellente lors de l'étape du tri des plaquettes de silicium, c'est-à-dire de l'élimination des circuits présentant des défauts, peut se dégrader lors de l'étape ultérieure d'encapsulation. A titre d'exemple, pour un amplificateur opérationnel, on peut trouver lors du tri des plaquettes des tensions de décalage de l'ordre de 2 mV qui, après ajustement, sont ramenées à 1 mV. Or, la mise en boîtier ou encapsulation crée une dérive supplémentaire ramenant la tension de décalage finale à 1,5 mV. Pour une référence de tension ou un superviseur de tension, lors du tri des plaquettes, la précision est de 0,8%, ramenée à 0,2% après ajustement. Comme pour l'amplificateur, la mise en boîtier introduit une dérive ramenant la précision finale à 0,5%. La présente invention a donc pour objet de pouvoir ajuster les circuits intégrés après leur mise en boîtier, notamment les circuits intégrés standard produits en grande série et à faible coût. Le but est d'obtenir une précision très élevée, au moins égale à celle obtenue après ajustement lors du tri des plaquettes. Le procédé, selon l'invention, est destiné à l'obtention d'une résistance électrique. On applique à un transistor MOS intégré une première tension sur sa source et sa grille, une tension de prépolarisation sur son substrat pour rendre passante la jonction base/émetteur du transistor bipolaire parasite du transistor MOS, et une deuxième tension sur son drain, les première et deuxième tensions étant aptes à amorcer un claquage du transistor MOS par - avalanche de la jonction drain/substrat, - claquage irréversible de la jonction drain/substrat, et - court-circuit entre le drain et la source. Dans un mode de réalisation de l'invention, l'application des première et deuxième tensions a lieu avant l'étape d'encapsulation d'un circuit dont fait partie le transistor MOS. Dans un mode de réalisation préféré de l'invention, l'application des première et deuxième tensions a lieu après l'étape d'encapsulation d'un circuit dont fait partie le transistor MOS. La commande du claquage du transistor MOS peut être effectuée par les broches existantes du circuit intégré : masse, alimentation, entrée(s), sortie(s). Dans un mode de réalisation de l'invention, l'une des première et deuxième tensions est constante, et l'autre tension est une rampe à évolution monotone. Dans un mode de réalisation de l'invention, la première tension est constante et la deuxième tension est une rampe négative dans le cas du MOS-N et vice versa dans le cas du MOS-P. La présente invention a également pour objet un circuit électronique intégré pourvu d'un transistor MOS. Le circuit comprend une première résistance disposée entre le substrat et la source du transistor MOS, et une deuxième résistance et une diode disposées en série entre le substrat et le drain, la grille et la source étant court-circuitées, de façon que l'application d'une tension entre le drain et la source provoque la polarisation de la jonction base/émetteur du transistor bipolaire parasite du transistor MOS, le dit transistor MOS étant claqué par avalanche de la jonction drain/substrat, claquage irréversible de la jonction drain/substrat, et court-circuit entre le drain et la source, le dit composant formant une résistance de valeur déterminée par le courant dû à la dite tension. La base du transistor bipolaire parasite est formée par le substrat, le collecteur par le drain et l'émetteur par la source. La diode peut être montée de façon telle qu'elle autorise le passage d'un courant du drain vers le substrat. La présente invention a également pour objet un dispositif de commande de claquage d'un circuit tel que décrit ci-dessus. Le dispositif comprend un convertisseur analogique/numérique de la tension appliquée sur chaque entrée du dispositif, un moyen de génération d'une tension de commande d'un interrupteur, le dit moyen de génération étant relié à la sortie du convertisseur, et un interrupteur commandé par le moyen de génération et ayant une borne reliée à une alimentation et une autre borne destinée à être reliée au dit circuit. Avantageusement, le dispositif comprend un moyen de blocage réversible capable d'agir sur le moyen de génération. Avantageusement, le dispositif comprend un moyen de blocage irréversible capable d'agir sur le moyen de génération, le dit moyen de blocage comprenant un circuit tel que décrit ci-dessus. Ce moyen de blocage peut être capable de bloquer tous les interrupteurs. L'invention permet donc de proposer des circuits intégrés standard de précision accrue. L'utilisation de transistor MOS dit "snap- back" permet d'obtenir un court-circuit et donc d'obtenir une résistance à l'intérieur d'un circuit intégré après son encapsulation en agissant sur les broches existantes du circuit intégré. Le composant ainsi réalisé n'occupe, qu'une faible place sur une plaquette de silicium en ce sens qu'il ne comprend qu'un transistor MOS. Le fait que la grille et la source du transistor MOS soient court-circuitées garantit son blocage permanent et évite qu'il n'influe sur le fonctionnement des circuits électroniques adjacents. Avant claquage, le composant peut être assimilé à un transistor MOS bloqué. La diode permet d'éviter un courant de fuite lors du fonctionnement en régime permanent dans les parties du circuit à ajuster fonctionnant en général sous une tension de quelques millivolts, plus généralement sous une tension inférieure à la tension de seuil de la diode. L'invention met à profit une caractéristique naturelle des transistors MOS qui est de posséder des composants parasites, en particulier un transistor bipolaire. Dans certaines configurations, ces composants parasites sont néfastes. Lors de décharges électrostatiques, des circuits peuvent être gravement endommagés par mise en conduction du transistor parasite. A l'inverse, l'invention utilise le transistor bipolaire parasite du transistor MOS pour en faire un court-circuit et obtenir une résistance de valeur prédéterminée entre le drain et la source du transistor MOS, c'est-à- dire entre le collecteur et l'émetteur du transistor bipolaire parasite. Ce composant peut être considéré comme un "anti-fusible". En effet, un fusible est un circuit fermé à l'état normal et un circuit ouvert après claquage. Ici, le composant est un circuit ouvert avant claquage (MOS bloqué) et un circuit fermé après claquage avec une faible valeur de résistance résiduelle. La présente invention sera mieux comprise à l'étude de la description détaillée de quelques modes de réalisation pris à titre d'exemples nullement limitatifs et illustrés par les dessins annexés, sur lesquels la figure 1 est une courbe caractéristique de fonctionnement d'un transistor NMOS; la figure 2 est une vue en coupe transversale d'un transistor MOS; la figure 3 est un schéma du composant selon l'invention avec le transistor MOS et son transistor bipolaire parasite; la figure 4 est un schéma montrant le composant selon l'invention pourvu de moyens de commande de claquage; et la figure 5 est un schéma montrant un exemple d'utilisation de composants selon l'invention. Comme on peut le voir sur la figure 1, où la tension de drain figure en abscisse et le courant de drain en ordonnée, un transistor NMOS possède quatre régions de fonctionnement. La région 1 est celle du fonctionnement linéaire classique d'un transistor MOS. La région 2 est celle du fonctionnement en régime saturé où le courant n'évolue que très faiblement en fonction de la tension. La région 3 est dite "d'avalanche" avec un affaiblissement de la jonction drain/substrat causé par l'avalanche de ladite jonction. Enfin, la région 4 est celle de la mise en conduction du transistor bipolaire parasite avec sur la courbe une première brisure référencée 5 et qui est réversible et une seconde brisure référencée 6 et qui est destructive donc irréversible. Au-delà de la seconde brisure 6, on remarque que le courant évolue extrêmement rapidement en fonction de la tension, la pente de la courbe étant quasiment verticale. Ce processus de brisure également appelé "second break-down" est irréversible. Au-delà de la brisure 5 appelée "snap-back", la courbe se traduit par une diminution de la résistance que présente le transistor MOS dans la mesure où pour une tension de drain sensiblement constante, on voit que le courant augmente. Le choix du courant de claquage permet de déterminer, dans une certaine mesure, de façon définitive, la valeur de la résistance du transistor MOS claqué après la brisure 6, en conditions normales de fonctionnement. Sur la figure 2, est représentée la structure des différents constituants. Le transistor MOS comprend un drain 8, une source 9 et un grille 10 formés sur un substrat 11. Dans le substrat 11, un transistor bipolaire parasite 12 est présent, dont le collecteur est formé par le drain 8, dont l'émetteur est formé par la source 9 et dont la base est le substrat P. La distance séparant la base active (entre drain et source) et le contact base est modélisée par une résistance de substrat 13. Dans le montage conforme à l'invention illustré sur la figure 3, le substrat 11 est relié au drain 8 par une résistance 14 et une diode 15. La diode 15 permet le passage d'un courant du drain 8 vers le substrat 11 mais l'interdit dans le sens inverse. Une résistance 16 est disposée entre la base du transistor bipolaire parasite 12 et la source 9, autrement dit l'émetteur du transistor bipolaire parasite 12. En régime permanent et en l'absence de claquage, la portion de circuit en parallèle avec le dispositif d'ajustement est soumise à une tension, par exemple de l'ordre de 100 mV, inférieure à la tension de seuil de la diode 15 qui empêche l'apparition d'un courant de fuite du drain vers la borne de masse. La résistance 16 permet de dériver une partie du courant de fuite éventuel de la diode 15 afin que le courant de base du transistor bipolaire parasite soit le plus faible possible. Le drain 8 est relié à une première tension d'alimentation, tandis que la source 9 et la grille 10 sont court-circuitées et reliées à la borne de masse. En appliquant une tension élevée entre le collecteur et l'émetteur, cette tension se répartit entre les deux jonctions, la jonction émetteur- base se polarisant légèrement en direct et injectant dans la base des électrons qui, après transit dans la base, viennent s'ajouter au courant de fuite de la jonction base-collecteur. Ainsi en polarisant le substrat, la jonction base-émetteur est passante sans qu'il y ait eu avalanche totale de la jonction collecteur-base. Le phénomène de brisure se produit alors. Le fait d'ajouter du courant au courant de fuite de la jonction base-collecteur permet de diminuer la tension de claquage du composant. Le composant rentre en régime de seconde brisure irréversible, ce qui se traduit par un échauffement et une destruction du réseau cristallin. Ensuite, il se crée une résistance de polysilicium entre le drain et la source. Pour déclencher le phénomène d'avalanche, il faut imposer une tension suffisante sur le drain, tension qui dépend des caractéristiques de dopage, du gain du transistor bipolaire parasite et est proportionnelle au carré du champ électrique. A titre d'exemple, des essais ont été réalisés en technologie HF4 CMOS avec un transistor NMOS dont le canal est de dimensions suivantes largeur = 1 gin, longueur = 0,7 gin. On a mis la source à la masse et on a appliqué sur le drain une rampe de tension évoluant jusqu'à 9,5 volts avec une limitation en courant. Pour un courant collecteur de 2 mA, on a obtenu une résistance après claquage de 11 Ohms avec un courant de base aux environs de 100 gA, en tout cas compris entre 60 et 160 #tA. Il convient d'utiliser une rampe de tension de pente élevée qui permet de réduire la durée du processus de claquage et de garantir un claquage satisfaisant. Dans une certaine plage, la valeur de la résistance est indépendante du courant collecteur. On peut ainsi réaliser le claquage avec une tension inférieure à 10 volts qui ne risque pas d'endommager le circuit intégré en technologie HF4CMOS, ou en d'autres technologies ne supportant que des tensions faibles. Bien entendu ce qui a été décrit avec un transistor NMOS s'applique également au cas du transistor PMOS. Il est particulièrement intéressant d'utiliser des transistors dont le canal est le plus court possible, dans la mesure où plus le canal est court, plus la tension de claquage est faible, en raison de l'augmentation du courant de drain et de l'augmentation du nombre de paires électrons-trous générées, à largeur de canal constante. canal se traduit par une diminution d seconde brisure 6 illustrée sur la figure Une diminution de la largeur de la tension et du courant de la e n'intervient pas dans la tension de la première brisure 5, une largeur réduite augmentera l'effet thermique de la seconde brisure 6 puisque les lignes de champ sont alors plus unidirectionnelles, impliquant une diminution du couple de la seconde brisure. Il est donc particulièrement intéressant d'utiliser des transistors MOS de faibles dimensions. Dans la pratique, la création de la résistance par le claquage du MOS dans un circuit intégré après encapsulation devra s'effectuer par les broches classiques utilisées pour les entrées, les sorties, l'alimentation et la masse sans prévoir de broches supplémentaires qui seraient coûteuses et inutiles par la suite. On peut donc prévoir d'imposer une tension positive constante sur l'alimentation et d'imposer une rampe de tension négative sur la masse avec une limitation en courant pour créer la résistance souhaitée. Une telle résistance pourra être disposée par exemple dans les pieds d'un amplificateur différentiel qui constitue d'une façon générale l'étage d'entrée d'un amplificateur opérationnel. Le pied est ici compris comme étant la borne d'émetteur de charge active de l'amplificateur différentiel. L'invention permet ainsi de mettre à profit une caractéristique naturelle des transistors MOS habituellement considérée comme un inconvénient pour réaliser une résistance intégrée pour obtenir des circuits intégrés produits en très grandes séries et présentant une haute précision. Le claquage du MOS dans un circuit intégré après encapsulation nécessite une commande adéquate ainsi que des moyens pour inhiber le claquage avant encapsulation lors du tri des plaquettes. A cet effet, on peut prévoir une structure telle qu'illustrée sur la figure 4. Le composant claquable 17 comprend un transistor NMOS 18, une diode 15, et deux résistances 14 et 16, ces éléments étant disposés comme expliqué plus haut pour un claquage avec prépolarisation de la jonction base-émetteur du transistor bipolaire parasite. On pourrait également envisager de claquer un transistor MOS dont le substrat est relié à la borne de masse ce qui requiert une tension de claquage plus élevée, d'environ 16 volts, ou encore une diode Zener de tension de claquage encore plus élevée, par exemple 24 volts. Le composant claquable 17 est relié à une borne de masse et au drain d'un transistor PMOS 19. La source du transistor PMOS 19 est reliée à un plot d'alimentation et sa grille est reliée à un moyen de génération 20 d'une tension de commande. Bien entendu, d'autres types d'interrupteurs peuvent être envisagés à la place du transistor 19. Le moyen de génération 20 comprend une pluralité de sorties S 1, S2, ,Sn, chacune reliée à l'entrée de commande d'un interrupteur apte à commander le claquage d'un composant claquable 17. Pour la clarté de la figure 4, on n'a représenté qu'un seul composant 17 dont le claquage est commandé par la sortie S 1. Le moyen de génération 20 est relié à un plot 21 accessible lors du tri des plaquettes avant encapsulation et permettant d'inhiber le dit moyen de génération 20 par application d'une tension prédéterminée afin d'interdire temporairement le claquage d'un composant claquable 17 relié à l'une des sorties SI, S2, , Sn. Le moyen de génération 20 comprend une entrée 22 reliée à un composant claquable 23 du même type que le composant claquable 17 et relié à la borne de masse. Le claquage du composant 23 ramène la tension de l'entrée 22 à celle de la borne de masse et interdit définitivement le claquage d'un composant claquable 17 relié à l'une des sorties S 1, S2, ,Sn. Cette opération est effectuée après l'ajustement effectué après encapsulation et interdit tout dérèglement ultérieur par claquage d'un des composants claquables 17 relié à l'une des sorties SI, S2, ,Sn, notamment par l'utilisateur du circuit intégré. Préférablement, le plot 21 d'inhibition réversible est formé sur l'entrée 22 d'inhibition irréversible ce qui permet un gain de place. Lors du tri des plaquettes, on applique une tension donnée sur le plot 21, cette tension donnée étant capable d'interdire temporairement le claquage d'un composant claquable 17 et ne pouvant pas provoquer le claquage du composant claquable 23 car le transistor MOS-P 19 formant un interrupteur du composant 23 est bloqué. Après encapsulation, le plot 21 n'est plus accessible et seule une combinaison de tensions particulière appliquée sur les broches du boitier renfermant la structure de la figure 4 peut provoquer le claquage du composant claquable 23. Le claquage du composant 23 provoque la mise à niveau haut de toutes les sorties S 1, S2, , Sn, d'où blocage des transistors MOS 19 avec une consommation quasi nulle et impossibilité de claquer les composants 17. Le moyen de génération 20 est relié par deux entrées 24, 25 à deux sorties El et E2 d'un convertisseur analogique-numérique 26. Le convertisseur analogique-numérique 26 possède deux entrées E+,E- reliées, par exemple aux entrées d'un amplificateur opérationnel que l'on souhaite équilibrer après encapsulation. Les deux entrées E+ ,E- reçoivent chacune une tension analogique comprise entre 0 et 10 volts par exemple. Les sorties SI, S2, , Sn présentent des niveaux de sortie binaires, l'un capable de bloquer le transistor 19 et l'autre de le rendre passant d'où claquage du composant claquable 17 relié à la sortie correspondante. Le convertisseur analogique-numérique 26 réalise un multiplexage avec la table de vérité suivante: E+ E- E 1 E2 B B 0 0 B A 0 1 A B 1 0 A A 1 1 avec A Vdd - Vtp; Vdd étant la tension d'alimentation et Vtp la tension de seuil des transistors du convertisseur analogique-numérique 26, par exemple du type P-MOS. Ainsi avec deux entrées on peut réaliser quatre combinaisons. La table de vérité suivante permet de réaliser les commandes des transistors 19 de commande de claquage par le moyen de génération 20 E+ E- E1 E2 S1 S2 S3 S4 B B 0 0 0 1 1 1 B A 0 1 1 0 1 1 A B 1 0 1 1 0 1 A A 1 1 1 1 1 0 Pour pouvoir commander un nombre de composants claquables supérieur à quatre, on utilise un convertisseur analogique-numérique 26 capable d'interpréter un nombre de niveaux de tensions plus élevé. Le convertisseur analogique-numérique 26 comprend au moins deux transistors MOS dont les grilles sont reliées à l'une des entrées E+, E- dont les sources sont reliées à l'alimentation sous la tension Vdd, et dont les drains constituant les sorties sont reliés chacun à une source de courant. Ces transistors MOS sont de différents rapports largeur sur longueur de façon qu'ils basculent pour des tensions de grille différentes et échelonnées. Pour le cas de trois transistors MOS par entrée E+, E-, on peut prévoir des tensions de basculement de -1,3 volts, -2,2 volts, et -3,5 volts, par rapport à la tension d'alimentation Vdd. La structure duale est possible. Les tensions de basculement sont, dans ce cas, référencées par rapport à la masse. Dans le cas d'un circuit à ajuster présentant une seule entrée, les quatre zones avec trois structures en parallèle permettent de commander quatre composants claquables dont un pourra servir à l'inhibition irréversible, confer le composant 23 de la figure 4. Dans le cas d'un circuit à ajuster présentant deux entrées, les quatre zones par entrée permettent de commander six composants claquables dont un pourra servir à l'inhibition irréversible. De façon générale, le nombre de composants pouvant être commandés est égal au produit du nombre d'entrées par le nombre de structures de basculement (MOS) en parallèle sur chaque entrée augmenté du chiffre 1. Sur la figure 5, est illustré un exemple d'un montage intégré d'ajustement de la tension de décalage d'un amplificateur opérationnel comprenant en entrée un montage cascode dont seules les résistances Rcascl et Rcasc2 sont représentées et correspondent respectivement aux entrées inverseuse et non-inverseuse de l'amplificateur. Trois branches parallèles sont montées en parallèle de la résistance Rcasc 1 et deux branches parallèles sont montées en parallèle de la résistance Rcasc2- Les cinq branches sont de construction semblable. Une branche comprend en série une résistance Rl, R2, R3, R4, R5 et une structure claquable 27 comprenant un composant claquable et son interrupteur de commande associé. Chaque résistance R1, R2, R3, R4, RS est en série avec un composant claquable mais pas avec l'interrupteur de commande correspondant. Un choix judicieux des valeurs des résistances R1, R2, R3, R4, R5 permet d'obtenir un large éventail de valeurs de résistance après claquage Rclaql et Rclaq2 sur chaque entrée de l'amplificateur et de corriger de façon précise et sur une gamme étendue des défauts d'ajustement de la tension de décalage. On a Rclaql- 1/(1I Rcascl+l/(Rl ou -)+1/(R2 ou -)+1/(R3 ou @)) Rclaq2- 1/(1/ Rcasc2+1/(R4 Ou -)+1/(R5 Ou - car chaque branche présente une résistance infinie notée - si sa structure 27 n'a fait l'objet d'un claquage et une résistance égale à la somme de la résistance de la structure 27 claquée, soit par exemple 11 ohms, et de la résistance R1, R2, R3, R4, RS soit en pratique sensiblement égale à la résistance RI, R2, R3, R4, RS qui est de valeur nettement plus élevée de l'ordre de quelques kilo-ohms ou de quelques dizaines de kilo- ohms. REVENDICATIONS 1. Procédé pour obtenir une résistance électrique, dans lequel on applique à un transistor MOS intégré une première tension sur sa source et sa grille, une tension de prépolarisation sur son substrat pour rendre passante la jonction base/émetteur du transistor bipolaire parasite du transistor MOS, et une deuxième tension sur son drain, les première et deuxième tensions étant aptes à amorcer un claquage du transistor MOS par - avalanche de la jonction drain/substrat, - claquage irréversible de la jonction drain/substrat, et - court-circuit entre le drain et la source. 2. Procédé selon la revendication 1, dans lequel la valeur de la résistance électrique est déterminée par le courant dû aux première et deuxième tensions fournies par un générateur avec limitation de courant. 3. Procédé selon la revendication 1 ou 2, dans lequel l'application des première et deuxième tensions a lieu avant une étape d'encapsulation d'un circuit dont fait partie le transistor MOS. 4. Procédé selon la revendication 1 ou 2, dans lequel l'application des première et deuxième tensions a lieu après une étape d'encapsulation d'un circuit dont fait partie le transistor MOS. 5. Procédé selon la revendication 4, dans lequel la commande du claquage du transistor MOS est effectuée par les broches existantes du circuit intégré : masse, alimentation, entrée(s), sortie(s). 6. Procédé selon l'une quelconque des revendications précédentes, dans lequel la première tension est constante et la deuxième tension est une rampe. 7. Circuit électronique intégré (17) pourvu d'un transistor MOS (18), caractérisé par le fait qu'il comprend une première résistance (16) disposée entre le substrat et la source du transistor MOS, et une deuxième résistance (14) et une diode (l 5) disposées en série entre le substrat et le drain, la grille et la source étant court-circuités, de façon que l'application d'une tension entre le drain et la source provoque la polarisation de la jonction base/émetteur du transistor bipolaire parasite du transistor MOS, le dit transistor MOS étant claqué par avalanche de la jonction drain/substrat, claquage irréversible de la jonction drain/substrat, et court-circuit entre le drain et la source, le dit composant formant une résistance de valeur déterminée par le courant du à la dite tension. 8. Dispositif de commande de claquage d'un circuit (17) selon la revendication 7, caractérisé par le fait qu'il comprend un convertisseur analogique/numérique (26) de la tension appliquée sur chaque entrée du dispositif, un moyen de génération (20) d'une tension de commande d'un interrupteur, le dit moyen de génération étant relié à la sortie du convertisseur, et un interrupteur (19) commandé par le moyen de génération et ayant une borne reliée à une alimentation et une autre borne destinée à être reliée au dit circuit (17). 9. Dispositif selon la revendication 8, caractérisé par le fait qu'il comprend un moyen de blocage réversible capable d'agir sur le moyen de génération. 10. Dispositif selon l'une quelconque des revendications précédentes, caractérisé par le fait qu'il comprend un moyen de blocage irréversible capable d'agir sur le moyen de génération, le moyen de blocage comprenant un circuit selon la revendication 7. 11. Dispositif selon la revendication 10, caractérisé par le fait qu'il comprend une pluralité d'interrupteurs et que le moyen de blocage irréversible est capable de bloquer l'ensemble des interrupteurs (19).