Brevet FR2787910A1 — publié le 20000630

CIRCUIT DE COMMANDE D'ECRAN A CRISTAUX LIQUIDES L'invention concerne les écrans de visualisation matriciels à cristaux liquides (écrans LCD). Dans ces écrans, chaque point d'une matrice comprend une couche de cristal liquide entre deux électrodes dont l'une, qu'on peut appeler "'contre-électrode" est commune à toute la matrice, et dont l'autre, individuelle pour chaque point de la matrice, est reliée au drain d'un transistor MOS associé à ce point. La grille du transistor est commandée en tout ou rien par un conducteur de ligne commun à tous les points d'une même ligne: tous les transistors d'une même ligne sont rendus conducteurs en même temps, puis c'est au tour de la ligne suivante. La source du transistor reçoit, à partir d'un conducteur de colonne de la matrice, un niveau de tension qui varie à la fréquence de balayage de ligne des points de l'image à visualiser: pendant que les transistors d'une même ligne L sont tous conducteurs, la tension appliquée à une colonne C correspond au niveau de signal vidéo qu'on veut appliquer au point situé à l'intersection de la ligne L et la colonne C. Le transistor, conducteur, transmet alors sur l'électrode du point, la tension qu'il reçoit sur sa source. Toutes les électrodes de points d'une ligne reçoivent donc simultanément des tensions individuelles dont l'ensemble représente le signal vidéo pour cette ligne. Le signal vidéo est en général produit sous forme numérique par une carte graphique dont la fonction est d'élaborer périodiquement une image matricielle complète à présenter au panneau. Cette image complète est stockée dans une mémoire d'image comportant au moins autant de mots binaires qu'il y a de points dans la matrice, chaque mot binaire représentant la luminance du point associé à ce mot. Les mots binaires correspondant à une ligne sont envoyés vers des circuits de commande de colonnes, généralement appelés "drivers de colonne", qui ont pour fonction principale d'associer chaque mot à une colonne correspondante, de convertir le mot en tension analogique, en synchronisme avec l'adressage de la ligne correspondant à ces mots, et d'appliquer les tensions analogiques produites aux colonnes du panneau donc aux électrodes de tous les points de la ligne adressée. Pour un bon contraste de l'écran LCD, le signal vidéo analogique appliqué aux colonnes doit avoir une excursion de tension suffisante entre le niveau de blanc (niveau minimum) et le niveau de noir (niveau maximum). En pratique, la tension entre l'électrode de point et la contre- électrode doit avoir une excursion d'environ 5 à 6 volts. Des amplificateurs de colonne appliquent aux colonnes ces tensions ayant une excursion d'environ 5 à 6 volts. Ces amplificateurs doivent donc être capables de fournir de telles tensions. Mais de plus, le cristal liquide supporte mal qu'on lui applique en permanence des niveaux de tension toujours dans le même sens. Il est nécessaire, pour avoir une durée de vie suffisante, que la tension moyenne appliquée au cristal liquide soit nulle. Par conséquent, en général, si on applique des tensions positives entre électrode de point et contre-électrode au cours de l'affichage d'une ligne de rang N, il faudra, lors de la trame suivante, appliquer des tensions négatives lors de la trame suivante. Inversement, les tensions des lignes N-1 et N+1 seront négatives lors de la première trame et positives lors de la deuxième trame. Ce mode d'annulation de la moyenne des tensions appliquées est le plus couramment utilisé, mais on pourrait utiliser d'autres modes: inversion de sens d'un point au suivant dans une même ligne avec alternance des sens à chaque trame; ou encore simple alternance de signes à chaque trame pour tous les points à la fois. Cette nécessité d'inverser le signe des tensions appliquées implique que les amplificateurs de colonne soient capables d'amener des tensions de 5 à 6 volts, mais aussi des tensions de -5 à -6 volts. Deux méthodes sont possibles: la première consiste à utiliser des amplificateurs capables de fournir une excursion de tension de plus de 10 volts. Ils sont difficiles à réaliser, coûteux, très consommateurs en énergie, surtout pour des panneaux à grands nombres de points donc à fréquence de travail élevée. L'autre méthode consiste à commuter le potentiel de la contre- électrode entre deux valeurs différentes séparées de 6 volts environ à chaque fois qu'on procède à une inversion de sens de polarisation (en principe à chaque nouvelle ligne). Le principe, sous une forme simplifiée, est le suivant: la contre-électrode est à 0 volt par exemple pour une ligne, les signaux appliqués aux colonnes, donc aux électrodes de points sont alors compris entre 0 et environ 6 volts (modulation positive pour cette ligne) puis, en phase avec la mise en conduction des transistors de la ligne suivante, la contre-électrode est placée par exemple à +6 Volts et les signaux appliqués aux électrodes de point sont compris entre +6 volts et 0 volt (modulation négative). L'inconvénient de ce mode d'alimentation est qu'il fait commuter les tensions de tout le panneau de visualisation à la fois. Les capacités parasites présentes, très élevées, provoquent alors des rayonnements électromagnétiques gênants, à des fréquences qui correspondent à la fréquence de balayage de ligne, et surtout à des fréquences qui correspondent à des harmoniques de ces fréquences. Dans un environnement tel que celui du cockpit d'un aéronef par exemple, ces rayonnements ne sont pas acceptables. On peut les limiter, mais pas les supprimer, à l'aide de blindages constitués par exemple par une couche conductrice transparente (oxyde d'indium-étain ITO) formée devant l'écran; l'insertion de ce blindage complique la réalisation des éléments optiques du panneau, ce qui se traduit par un surcoût élevé, une perte de luminosité importante, et une augmentation de la réflexion spéculaire de la lumière ambiante sur l'écran. C'est pourquoi il serait souhaitable de trouver un moyen pour alterner le signe des tensions analogiques appliquées à l'écran, sans utiliser d'amplificateurs à grande excursion (10 ou 12 volts) et en gardant cependant constant le potentiel de la contre-électrode. L'idée sur laquelle se fonde l'invention est d'abord de prévoir que les circuits de commande de colonne sont alimentés en énergie par une alimentation électrique dont les potentiels de sortie sont périodiquement décalés en translation d'une certaine valeur (environ 6 volts par exemple) par rapport aux potentiels de sortie d'une autre alimentation qui fournit l'énergie nécessaire aux circuits de transmission des signaux numériques représentant l'image. Autrement dit, en pratique, la carte graphique est alimentée par rapport à une masse électrique générale, mais les drivers de colonne sont alimentés par une alimentation qui est flottante par rapport à cette masse en ce sens que périodiquement l'alimentation des drivers de colonne est globalement translatée par rapport à la masse générale. Il faut alors quand même transmettre les signaux numériques de la carte graphique vers les drivers de colonne malgré ce décalage de niveau d'alimentation, et l'invention porte plus précisément sur la manière de réaliser cette transmission. On pourrait en effet transmettre les signaux numériques par des transformateurs ou des circuits de couplage optique isolant complètement (du point de vue des potentiels de mode commun) la carte graphique et les drivers de colonne; mais cela induirait des coûts élevés. L'invention propose un système de visualisation permettant, avec des moyens peu coûteux, de résoudre efficacement le problème de la commande d'un écran à cristaux liquides avec inversion périodique des tensions analogiques mais avec une contre-électrode à potentiel fixe par rapport à une masse électrique générale du système. L'idée principale de l'invention repose sur la combinaison des moyens suivants: une sérialisation au moins partielle de la transmission des signaux numériques représentant les luminances de points d'image, une transmission série par lignes, de la carte graphique vers les drivers de colonne du panneau, une désérialisation en amont des drivers de colonne, et l'utilisation de générateurs de courant à haute impédance de sortie, commandés en binaire par les sorties du circuit de sérialisation et insérés entre ce dernier et les lignes qui vont vers les drivers de colonne. La carte graphique et le circuit de sérialisation sont alimentés par une alimentation référencée par rapport à la masse générale du système. Le circuit de désérialisation est alimenté par une alimentation dont les potentiels sont périodiquement translatés d'une valeur constante par rapport à la masse électrique générale. Les générateurs de courant à haute impédance de sortie absorbent le décalage périodique entre les alimentations sans produire d'émissions électromagnétiques indésirables. Il est à noter que des circuits de sérialisation et désérialisation des signaux numériques vidéo ont déjà été proposés pour transmettre des signaux vidéo d'une carte graphique vers des drivers de colonne, mais sans qu'ils soient associés aux générateurs de courant que propose la présente invention. En résumé, I'invention propose un système de visualisation à cristaux liquides comprenant un panneau matriciel avec une contre- électrode générale à potentiel fixe, et une électrode à potentiel variable par point d'image, des lignes de commande adressées successivement et des colonnes recevant chacune au cours de l'adressage d'une ligne déterminée une tension analogique à appliquer entre la contre-électrode et l'électrode du point situé au croisement de cette colonne et de la ligne adressée, le système comprenant: - un circuit de transmission d'une image numérique sous forme de signaux numériques successifs codés sur n bits en parallèle et représentant les tensions analogiques à appliquer aux point successifs d'une même ligne puis aux points successifs des lignes suivantes, - un circuit de sérialisation à sorties différentielles pour transmettre ces bits vers un nombre de paires de lignes différentielles inférieur à n, - un circuit de désérialisation aux extrémités de ces lignes pour regrouper en parallèle des groupes de bits reçus en série de ces paires de lignes différentielles, - un convertisseur numérique-analogique pour chaque colonne du panneau, recevant en parallèle un groupe de bits correspondant à la valeur de tension analogique à appliquer à cette colonne, le système de visualisation étant caractérisé en ce qu'il comporte en outre: - un générateur de signaux différentiels à sorties en courant à haute impédance, interposé entre une paire de sorties différentielles du circuit de sérialisation et des entrées correspondantes du circuit de désérialisation, ce générateur étant commandé en binaire en fonction de l'état d'un bit fourni à un instant donné par le circuit de sérialisation sur lesdites sorties, - une première alimentation ayant une première borne de référence pour alimenter le circuit de transmission d'image et les circuits de sérialisation; - une deuxième alimentation ayant une deuxième borne de référence pour alimenter le circuit de désérialisation et les convertisseurs analogiques-numériques, - un générateur de tension de décalage inséré entre les deux bornes de référence et commandé en binaire par un signal synchronisé avec la transmission de l'image numérique, pour appliquer alternativement et périodiquement une première et une deuxième tensions de décalage entre les deux bornes de référence, le sens de la tension appliquée entre une électrode de point et la contre-électrode pour une valeur de luminance de point donnée étant inversé selon que la première ou la deuxième valeur de tension de décalage est appliquée. En pratique, deux sorties différentielles du circuit de sérialisation sont connectées aux émetteurs de deux transistors ayant leur base à un potentiel fixe par rapport au premier potentiel de référence, les émetteurs sont reliés par des résistances à un potentiel fixe par rapport au premier potentiel de référence, et les collecteurs sont reliés à une paire de lignes différentielles allant vers le circuit de désérialisation. Les collecteurs sont également reliés par des résistances à une source d'alimentation à un potentiel fixe par rapport au deuxième potentiel de référence. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels: - la figure 1 représente le schéma de principe de la commande des points d'image à partir d'une carte graphique et de drivers de ligne et de colonne; - la figure 2 représente le principe d'une sérialisation de signaux numériques entre la carte graphique et les drivers de colonne; - la figure 3 représente un schéma de principe avec alimentations séparées pour la carte graphique et les drivers de colonne; - la figure 4 représente un générateur de courant interposé entre le circuit de sérialisation et le circuit de désérialisation; - la figure 5 représente le générateur de décalage de tension d'alimentation. La constitution générale des circuits électroniques de contrôle de l'écran de visualisation à cristaux liquides (écran LCD) est la suivante (figure 1): une carte électronique graphique CG élabore des signaux de contrôle numériques des lignes et colonnes de l'écran, et transmet ces signaux par une nappe NP de lignes à un ensemble de circuits intégrés localisés à la périphérie de l'écran et appelés contrôleurs (ou "drivers") de lignes (DL) et de colonnes (DC). Les contrôleurs de ligne fournissent aux lignes des potentiels permettant de rendre conducteurs tous les transistor en couche mince TR d'une seule ligne L de la matrice. Les lignes sont adressées successivement. Les contrôleurs de colonne fournissent des tensions analogiques sur chaque colonne C et ces tensions sont obtenues par conversion numérique-analogique de signaux numériques reçus de la carte graphique CG. La conversion des signaux numériques est synchronisée avec le balayage de ligne pour que tous les signaux correspondant aux points d'une ligne L soient simultanément convertis en tension analogique et appliqués aux colonnes pendant que cette ligne est activée par le contrôleur de lignes DL. Les tensions analogiques représentent les valeurs de luminance souhaitées pour chaque point d'une ligne. La carte graphique transmet donc aux contrôleurs non seulement des signaux numériques représentant ces luminances, mais aussi des signaux d'horloge et des signaux de synchronisation de ligne et de trame. La carte graphique peut comprendre un générateur de symboles ou tout autre moyen pour élaborer un signal vidéo numérique, mais on considérera, pour les besoins de la présente description, que les signaux numériques sont issus d'une mémoire d'image Ml représentant toute l'information à écrire dans l'écran matriciel au cours d'une trame. Les signaux sont extraits ligne par ligne de cette mémoire d'image, et sont envoyés par un bus BS à un circuit de transmission CT dont la fonction est de transmettre ces signaux aux contrôleurs de ligne et de colonne DL et DC. Le bus BS est, au départ de la mémoire d'image, un bus parallèle envoyant successivement des mots de n bits représentant la luminance de points de l'écran. On peut prévoir en pratique que la luminance d'un point est codée sur 6 bits, que les mots correspondant aux trois couleurs d'un même point sont envoyés en parallèle, et que le bus comprend aussi un conducteur d'horloge de point, un conducteur de synchronisation de ligne, un conducteur de synchronisation de trame, soit au total 21 bits transmis en parallèle. La figure 2 représente un schéma général de principe dans le cas o on utilise un circuit de sérialisation de ces bits. Le circuit de transmission CT fournit des signaux numériques à un circuit de sérialisation CS ce circuit reçoit des mots de n bits en parallèle (r = 21 si on compte les lignes d'horloge, de synchronisation de ligne et de synchronisation de trame), ces mots se succédant à la fréquence de balayage de point de l'image (par exemple mille fois la fréquence de balayage de ligne s'il y a mille colonnes dans l'écran); le circuit CS sérialise les bits reçus, c'est-à-dire qu'il a un nombre de sorties m inférieur à n, par exemple m=4 sorties, et il transmet sur ces sorties les bits reçus en parallèle, à une fréquence supérieure à la fréquence de réception des mots de n bits. Le circuit de sérialisation est du type à sorties différentielles, c'esta-dire qu'il comporte m paires de sorties différentielles, chaque paire transmettant un bit d'information à un instant donné. Les m paires de sorties sont reliées à une extrémité d'une nappe de fils qui comporte m paires de fils, avec éventuellement en outre d'autres fils servant d'une part à transmettre des potentiels de référence (masse électrique, etc.) et d'autre part à constituer une sorte de blindage électromagnétique entre paires de fils adjacentes pour éviter une intermodulation entre ces paires de fils qui transmettent chacune des informations binaires à très haut débit. A l'autre extrémité de la nappe de fils NP, c'est-à-dire du côté des contrôleurs de colonne DC, il y a un circuit de désérialisation correspondant DS. Ce circuit comporte m paires d'entrées différentielles recevant les m paires de lignes connectées aux sorties du circuit de sérialisation CS. Le circuit DS convertit les signaux série en signaux parallèles (en principe de nouveau n bits), dans lesquels on retrouve d'une part les mots binaires (6 bits chacun) représentant les luminances des points d'image, et d'autre part l'horloge à fréquence de transmission de point, la synchronisation de ligne et la synchronisation de trame. Les mots binaires représentant les luminances sont introduits dans un registre binaire REG contrôlé par la fréquence d'horloge et la synchro ligne, de façon que toutes les luminances de points correspondant à une ligne déterminée soient stockés dans le registre. Les sorties du registre REG sont connectées aux entrées de convertisseurs numériques analogiques, en nombre correspondant au nombre de colonnes à contrôler, ces convertisseurs étant globalement désignés par la référence DAC sur la figure 2. Les sorties des convertisseurs sont reliées par l'intermédiaire d'étages d'amplification non représentés, aux colonnes de l'écran. Le convertisseur est contrôlé par la synchro ligne pour effectuer une conversion simultanément pour toutes les colonnes, et ceci en synchronisme avec l'arrivée d'une série d'informations dans le registre, de manière qu'il y ait concordance entre les signaux numériques d'image convertis à cet instant et les points d'image adressés par le décodeur de ligne à ce même instant. Le registre REG et les convertisseurs DAC constituent ce qu'on appelle le contrôleur ou (driver) de colonne, réalisé en pratique à partir de plusieurs puces de circuit intégré affectées chacune à un groupe de colonnes. La figure 3 représente les principes généraux de l'alimentation électrique des circuits de la figure 2. Le circuit de transmission CT et le circuit de sérialisation CS sont alimentés par un premier circuit d'alimentation PS qui fournit de l'énergie entre des bornes de référence dont l'une est par exemple la masse électrique générale M de l'équipement, et les autres sont à des potentiels référencés par rapport à cette masse et nécessaires à l'alimentation des circuits CT et CS. Par exemple, I'alimentation PS fournit sur des bornes A, B, et C, des potentiels d'alimentation de +15 volts, -15 volts, et +5 volts respectivement. L'un de ces potentiels, par exemple le potentiel de 5 volts de la borne C peut être utilisé comme source d'énergie pour un deuxième circuit d'alimentation PS' qui sert à l'alimentation du circuit de désérialisation et des drivers de colonne DC (registre REG, convertisseurs DAC, et amplificateurs associés si nécessaires). Le deuxième circuit d'alimentation PS' peut être géographiquement localisé à proximité immédiate des drivers de colonne et dans ce cas, on peut prévoir que l'alimentation de 5 volts issue de la borne A est transmise par un conducteur de la nappe de fils NP. La deuxième alimentation PS' comporte un convertisseur continu- continu à sortie flottante par rapport à l'entrée. Ses entrées sont la masse générale M et le conducteur à + 5 Volts provenant de la sortie C du circuit PS. Ses sorties sont d'une part un point de référence bas M', qui servira de masse fictive pour l'alimentation du circuit de désérialisation et des drivers de colonne, et d'autre part des bornes d'alimentation hautes A', B', C', à différents potentiels (par rapport à M') dépendant des besoins des circuits ainsi alimentés. Chaque circuit sera alimenté entre le point bas M' et un ou plusieurs des points hauts A', B', C'. Dans un exemple, la sortie C' est une alimentation de 3,3 volts ou 5 volts pour les circuits logiques, et les sorties B et A' sont respectivement une tension à 5,5 volts pour l'alimentation des étages de sortie des convertisseurs numériques-analogiques, et une tension de 6 volts servant de référence de potentiel pour les convertisseurs. Le but n'est cependant pas d'avoir une alimentation des drivers de colonne complètement flottante par rapport à l'équipement. Le but est de décaler cette alimentation par rapport au potentiel fixe (par rapport à la masse générale M) de la contre-électrode commune du panneau LCD. C'est pourquoi un générateur de tension de décalage GD est inséré entre la borne M' et la masse générale M. Ce générateur est actionné périodiquement pour introduire entre M et M' une tension de décalage qui peut prendre deux valeurs possibles alternées. L'alternance se fait à la fréquence de balayage de ligne et le générateur reçoit donc à cet effet un signal de synchronisation de ligne, mais, comme on l'a déjà dit, d'autres types d'alternance pourraient être envisagés. Le générateur de décalage fixe ainsi le potentiel de la borne M' (par rapport à la masse M) à deux valeurs possibles. Ces deux valeurs sont séparées d'un intervalle qui permet de résoudre le problème principal qui est d'alterner régulièrement les signes des tensions appliquées au cristal liquide. Dans un exemple donné pour mieux illustrer l'invention, les deux décalages sont séparés de 7 volts et on montrera comment cela permet d'obtenir l'excursion de tension analogique de 10 à 12 volts qui est souhaitée sur les colonnes de l'écran (par rapport à la contreélectrode). Le générateur de tension de décalage GD est placé du côté des drivers de colonne de l'écran, et non du côté de la carte graphique, pour que sa liaison à la borne M' ne se fasse pas sur une longueur de fil importante qui générerait, du fait de la commutation, des parasites électromagnétiques. Il est cependant alimenté par le circuit PS. Dans un exemple de réalisation, on peut envisager l'utilisation des potentiels pratiques suivants: Le générateur de tension de décalage est alimenté en tension entre la borne de masse M et une tension de +15 volts (fournie par la borne A de la première alimentation PS). Il fournit une première valeur de tension de décalage de 1,5 volts sur la borne M', ou une deuxième valeur de 8,5 volts. En même temps que la valeur de la tension de décalage sera modifiée, les signaux numériques représentant les luminances seront inversés comme on va le voir pour passer d'une modulation positive (tension analogique haute en sortie des drivers de colonne pour le noir, tension basse pour le blanc) à une modulation négative (tension de sortie haute pour le blanc, basse pour le noir). Les drivers de colonne sont capables de travailler avec une excursion de 5 volts d'amplitude utile entre une première valeur de 0,1volts (blanc) et une valeur de 5,1 volts, par rapport à la masse fictive M' qui constitue leur référence. La contre-électrode est portée à un potentiel fixe qu'on peut choisir soit à 7,6 volts (pour des raisons de symétrie, soit à proximité de cette valeur, par exemple 7 volts si une symétrie parfaite n'est pas souhaitée). Supposons dans un premier temps que la contre-électrode est à 7,6 volts. Pour la première valeur de tension de décalage, les drivers (d'excursion 0,1 à 5,1 volts par rapport à M') travailleront entre 1,6 volts et 6,6 volts par rapport à la masse générale (M' étant à 1,5 volts), donc entre 1,6-7,6 = -6 volts et 6,6-7,6 = -1 volt par rapport à la contreélectrode, et les signaux numériques seront traités en modulation négative (0,1 volt de sortie du driver représentant le noir, soit une tension de 6 volts en valeur absolue entre électrode et contre-électrode, 5,1 volts représentant le blanc avec une tension de 1 volt entre électrode et contre-électrode). Pour la deuxième valeur de tension de décalage (M' à 8,5 volts), les drivers travailleront entre 8,6 volts et 13,6 volts par rapport à la masse générale, donc entre 8,6-7,6 = +1 volt et 13,6-7,6 = +6 volts par rapport à la contre-électrode, et les signaux numériques seront traités en modulation positive (0,1 volt en sortie du driver représentant le blanc, soit une tension de 1 volt en valeur absolue entre électrode et contre-électrode, 5,1 volts représentant le noir avec 6 volts entre électrode et contre-électrode). Ces valeurs ne sont données qu'à titre d'exemple. Elles montrent que l'on peut appliquer entre une électrode de point et la contre-électrode générale des tensions allant de-6 volts à +6 volts. Il peut être préférable de ne pas avoir une symétrie complète entre les tensions de modulation négative (qui pourraient aller de 0,4 à 5,4 volts) et les tensions de modulation positive (qui pourraient aller de 1,6 volts à 6,6 volts). C'est ce qui se passe si les mêmes valeurs numériques sont utilisées alors que la contre-électrode est portée à +7 volts au lieu de 7,6 volts. La figure 4 représente le principe de la transmission des signaux numériques sur la nappe de fils NP, permettant de recevoir des signaux logiques sur les drivers de colonne bien que ceux-ci soient alimentés par une alimentation à potentiel variable par rapport à la masse électrique générale du système. Le circuit de sérialisation CS possède des étages de sortie différentiels, c'est-à-dire que chacun des m étages comporte deux sorties différentielles fournissant successivement, à la cadence de sérialisation, un bit d'information qui est l'un des bits d'entrée parallèle fournis à un instant donné par le circuit de transmission. Les sorties de ces circuits sont de préférence des sorties à faible niveau de tension différentielle, c'est-à-dire qu'il apparaît un faible niveau de tension (par exemple environ 0,4 volts) en positif ou en négatif selon la valeur binaire du bit sérialisé. Ce faible niveau de tension est fourni avec un courant (entrant ou sortant par l'une des sorties différentielles, et réciproquement sortant ou entrant par l'autre). Ce type de circuit, dont les sorties sont conformes à la norme LVDS ("Low Voltage Differential Signaling") référencée TIA/EIA 644 d'American National Standard Instituteest prévu pour recevoir une impédance de charge d'environ une centaine d'ohms entre les sorties différentielles. Cette impédance serait par exemple, dans l'utilisation normale d'un tel circuit, par exemple celle d'une paire de lignes de la nappe NP, ces lignes étant choisies ou réglées pour avoir une impédance caractéristique d'une centaine d'ohms. Réciproquement, le circuit de désérialisation DS peut avoir des entrées différentielles à basse tension correspondant à la même norme (environ 0,4 volt différentiel en entrée, le signe de la tension donnant la valeur du bit à désérialiser, et un courant d'entrée différentiel d'environ 4 mA, correspondant encore à une impédance d'entrée d'une centaine d'ohms). Le circuit de désérialisation reconnaît la présence et la valeur d'un bit à désérialiser en fonction de la présence et du signe d'une tension différentielle d'environ 0,4 volts entre ses entrées. Selon l'invention, on va interposer entre les sorties du circuit de sérialisation et la nappe de fils NP un générateur de courant différentiel GC, commandé en binaire par le bit de sortie du circuit de sérialisation, ce générateur étant capable de fournir sur ses deux sorties deux courants de signe inverse, I'un positif et l'autre négatif, d'une valeur sensiblement 4 mA, sur une impédance caractéristique de ligne différentielle d'une centaine d'ohms. Le générateur de courant différentiel GC est alimenté en énergie entre deux bornes d'alimentation dont l'une est prise sur le premier circuit d'alimentation PS (figure 3), par exemple la masse électrique générale M, et l'autre est prélevée sur une sortie (par exemple C', à +5 volts par rapport à M') du deuxième circuit d'alimentation PS'. Mais le générateur fournit un courant sur des bornes dont la tension de mode commun se règle sur la deuxième tension d'alimentation. On rappelle que le circuit de sérialisation CS proprement dit est alimenté seulement par l'alimentation PS (M, C) et le circuit de désérialisation est alimenté seulement par l'alimentation PS' (M', C'). Sur la figure 4, on a représenté plus précisément un seul étage de sortie différentielle du circuit de sérialisation parmi les m étages, et un seul étage correspondant d'entrée différentielle du circuit de désérialisation. L'étage de sortie du circuit CS est représenté sous forme symbolique par des interrupteurs, résistances et sources de courant qui correspondent sensiblement à ce qui est nécessaire pour que ces circuits respectent la norme LVDS. Cette représentation correspond à une fonctionnalité en termes de niveaux de courants et tensions différentiels de sortie dans les deux états possibles d'un bit en cours d'émission. Elle ne correspond pas nécessairement à une structure de circuit de sortie. L'étage de sortie peut être considéré comme constitué de deux demi- étages identiques mais actionnés en opposition de phase et ayant pour sorties l'un S1 et l'autre S2. Le premier demi-étage comprend deux interrupteurs Kla et Klb actionnés en opposition de phase et reliés à la sortie Si, une source de courant SC1 de 4 mA environ, reliée entre une alimentation (issue du circuit d'alimentation PS, par exemple 5 volts) et I'interrupteur Kla, et une résistance R1 d'environ 250 ohms entre l'interrupteur Klb et la masse électrique générale M. Ces valeurs résultent de la norme qui veut que pour une charge de 100 ohms placée entre S1 et S2, la tension sur l'une des sorties soit environ 1 volt et la tension sur l'autre sortie environ 1,4 volts pour un courant nominal de 4 mA sortant du côté o il y a 1,4 volts et rentrant du côté o il y a 1 volt; les tensions et courants sont inversés si la valeur du bit sérialisé est inversée. On comprendra que ces valeurs numériques pourraient être différentes et qu'il faudrait alors en tenir compte dans la réalisation pratique du générateur de courant. De la même façon, I'autre demi-étage est constitué de deux interrupteurs K2a et K2b travaillant en opposition de phase, I'interrupteur K2a travaillant d'ailleurs en opposition de phase avec Ki a. Les interrupteurs K2a et K2b sont reliés à la sortie S2, une source de courant SC2 de 4 mA environ est reliée entre l'alimentation (issue du circuit d'alimentation PS, par exemple 5 volts) et l'interrupteur K2a, et une résistance R2 d'environ 250 ohms entre l'interrupteur K2b et la masse M. Les sorties différentielles SI et S2, fournissant 1 volt et 1,4 volt dans un sens dépendant du bit sérialisé, servent selon l'invention à commander en binaire le générateur de courant différentiel GC constitué comme on va maintenant l'expliquer. Selon l'état de commande, donc selon l'état des sorties S1 et S2 et selon l'état correspondant du bit sérialisé, le générateur de courant fournit sur deux sorties différentielles S'1 et S'2 soit un courant rentrant et un courant sortant, soit au contraire un courant sortant et un courant rentrant. Le générateur de courant différentiel comporte deux transistors T1 et T2; la sortie S1 est reliée l'émetteur de T1, et la sortie S2 à l'émetteur de T2. Les bases de T1 et T2 sont polarisées par une tension fixe par rapport à la masse électrique générale M. Cette tension est par exemple d'environ 1,7 volts pour que les émetteurs soient sensiblement à une tension de mode commun souhaitée pour les sorties SI et S2, soit environ 1 volt par rapport à M. Les sorties S'1 et S'2 du générateur de courant sont prises sur les collecteurs de T1 et T2 respectivement. Les émetteurs des transistors sont reliés à la masse électrique générale M par des résistances d'émetteur Re2 et Re2 respectivement. Les collecteurs sont reliés par des résistances de collecteur Rcl et Rc2 à la borne C' de la deuxième alimentation PS'. Comme on l'a compris, le potentiel de la borne C' est de 5 volts par rapport à la masse fictive M', mais il varie entre environ 6,5 volts et 13,5 volts par rapport à la masse générale M selon l'état du générateur de décalage (figure 3). Les résistances d'émetteur Re1 et Re2 ont une valeur d'environ 150 ohms avec les valeurs numériques choisies dans l'exemple décrit. Cette valeur permet, puisqu'on a choisi de polariser les émetteurs à environ 1 volt, de faire passer 6 milliampères dans ces résistances. Comme l'une des sorties Sl et S2, par exemple la sortie S2 est dans un état o elle fournit 4 milliampères, le courant apporté par le transistor T1 n'est que d'environ 2 milliampères. Réciproquement, le courant apporté par le transistor T2 est alors de 10 milliampères (le transistor T2 fournit 6 mA pour la résistance Re2 et 4 mA pour la sortie S2 en courant rentrant). On remarquera que les sorties Sl et S2 sont toutes deux à environ 1 volt, quel que soit leur état, contrairement au fonctionnement normal de ce type de circuit qu'on utilise habituellement en branchant une impédance caractéristique de 100 ohms entre S1 et S2, aboutissant à un écart de tension de 0,4 volts entre Sl et S2. Les deux branches différentielles constituées par les collecteurs des transistors T1 et T2 voient donc deux courants différents, de 2 mA et 10 mA respectivement, inversés si l'état du bit sérialisé est inversé. La différence est de 8 milliampères. Cette différence de courant est en pratique retransmise telle quelle, en courant entrant et sortant de 4 milliampères, dans la paire de ligne qui va des sorties S'1 et S'2 vers le circuit de désérialisation, et ceci du fait que les résistances Rcl et Rc2 ont des valeurs choisies largement supérieures à l'impédance de ligne connectée entre S'1 et S'2. L'erreur sur la retransmission du courant différentiel est de 10% si les résistances identiques Rcl et Rc2 sont 5 fois plus importantes que l'impédance de ligne, mais ce qui compte c'est non pas la valeur précise du courant appliqué à la paire de lignes mais son signe. Etant donné qu'il est souhaitable que la paire de lignes différentielle soit à une tension de mode commun qui est de l'ordre de 1,2 volts par rapport à la masse M' (pour respecter la norme de fonctionnement normal du circuit de désérialisation), on choisit la valeur des résistances de collecteur Rcl et Rc2 pour respecter au mieux cette valeur. Par exemple, si l'alimentation des résistances est à +5 volts (borne C'), la tension de mode commun est d'environ 3,8 volts au dessous de la borne C'. Il faut alors que le courant moyen parcourant les résistances de collecteur (6 milliamoères dans l'exemple choisi) établisse une chute de tension de 3,8 volts. Des résistances d'environ 600 ohms est alors le meilleur choix, et on constate que cette valeur est suffisamment supérieure à l'impédance caractéristique de ligne pour que le courant fourni sur la ligne différentielle reproduise à mieux que 10% le courant fourni par les sorties SI et S2. Lorsque la tension C' varie périodiquement de 7 volts par rapport à la masse générale M, cette chute de tension de mode commun 3,8 volts n'est pas modifiée, car elle est établie par rapport à l'alimentation PS'. La fourniture de courants différentiels dans les transistors T1 et T2 n'est pas non plus modifiée, car elle ne dépend que de l'état du bit sérialisé. Les transistors T1 et T2 voient entre leur émetteur et leur collecteur une tension qui varie périodiquement de 7 volts, mais la transmission d'une information binaire entre le circuit de sérialisation et le circuit désérialisation n'est pas affectée par cette variation. On notera que les résistances Rcl et Rc2 peuvent être localisées à l'extrémité amont ou à l'extrémité aval de la nappe de fils NP. Elles ont été représentées à l'extrémité amont sur la figure 4, connectées directement aux sorties S'1 et S'2. Pour terminer, la figure 5 représente un exemple de réalisation pratique du générateur de tension de décalage GD qui établit la tension de décalage entre M' et M, variant par exemple de 7 volts entre +1,5 volt et +8,5 volts (par rapport à M) à chaque nouvelle ligne. Le générateur de décalage peut être constitué par un amplificateur à grand gain AMP suivi par un étage push-pull à deux transistors, PNP et NPN ayant leurs émetteurs reliés à un point de sortie commun relié à M'. Ces transistors ont leurs collecteurs reliés par exemple à la masse M (pour le transistor PNP) et à la sortie A à +15 volts (pour le transistor NPN). Une ligne d'alimentation à +15 volts est donc tirée depuis l'alimentation PS jusqu'à ce générateur de décalage qui est situé du côté des drivers de colonne. Les bases de ces transistors PNP et NPN sont commandées ensemble, à travers deux résistances de limitation de courant, par la sortie de l'amplificateur AMP. L'amplificateur AMP peut être à alimentation symétrique entre +15 volts et -15 volts, une ligne à -15 volts est alors également tirée depuis l'alimentation PS. La sortie du générateur (point M') est rebouclée sur l'entrée négative de l'amplificateur AMP par une résistance. Deux tensions de référence, respectivement de 1,5 volts et de 8,5 volts, qui peuvent être obtenues par des ponts diviseurs, peuvent être appliquées alternativement, sous la commande du signal de synchronisation de ligne, à l'entrée positive de l'amplificateur. Le rebouclage fait suivre à l'entrée négative, donc à la sortie M', la valeur de la tension d'entrée. Une compensation en fréquence par circuit RC peut être prévue dans le bouclage de l'amplificateur. REVENDICATI ONS 1. Système de visualisation à cristaux liquides comprenant un panneau matriciel avec une contre-électrode générale à potentiel fixe, et une électrode à potentiel variable (EP) par point d'image, des lignes de commande (L) adressées successivement et des colonnes (C) recevant chacune au cours de l'adressage d'une ligne déterminée une tension analogique à appliquer entre la contre-électrode et l'électrode du point situé au croisement de cette colonne et de la ligne adressée, le système comprenant: - un circuit (CT) de transmission d'une image numérique sous forme de signaux numériques successifs codés sur n bits en parallèle et représentant les tensions analogiques à appliquer aux point successifs d'une même ligne puis aux points successifs des lignes suivantes, - un circuit de sérialisation (CS) à sorties différentielles pour transmettre ces bits vers un nombre de paires de lignes différentielles inférieur à n, - un circuit de désérialisation (DS) aux extrémités de ces lignes pour regrouper en parallèle des groupes de bits reçus en série de ces paires de lignes différentielles, - un convertisseur numérique- analogique (DAC) pour chaque colonne du panneau, recevant en parallèle un groupe de bits correspondant à la valeur de tension analogique à appliquer à cette colonne, le système de visualisation étant caractérisé en ce qu'il comporte en outre: - un générateur (GC) de signaux différentiels à sorties en courant à haute impédance, interposé entre une paire de sorties différentielles du circuit de sérialisation et des entrées correspondantes du circuit de désérialisation, ce générateur étant commandé en binaire en fonction de l'état d'un bit fourni à un instant donné par le circuit de sérialisation sur lesdites sorties, - une première alimentation (PS) ayant une première borne de référence (M) pour alimenter le circuit de transmission d'image (CT) et les circuits de sérialisation (CS); - une deuxième alimentation (PS') ayant une deuxième borne de référence (M') pour alimenter le circuit de désérialisation (DS) et les convertisseurs analogiques-numériques (DAC), - un générateur de tension de décalage (GD) inséré entre les deux bornes de référence (M', M) et commandé en binaire par un signal synchronisé avec la transmission de l'image numérique, pour appliquer alternativement et périodiquement une première et une deuxième tensions de décalage entre les deux bornes de référence, le sens de la tension appliquée entre une électrode de point et la contre-électrode pour une valeur de luminance de point donnée étant inversé selon que la première ou la deuxième valeur de tension de décalage est appliquée. 2. Système de visualisation selon la revendication 1, caractérisé en ce que le générateur de courant (GC) comporte deux transistors (T1, T2) ayant leurs bases à un potentiel fixe par rapport au premier potentiel de référence (M), leurs émetteurs reliés par des résistances (Re1, Re2) à un potentiel fixe par rapport au premier potentiel de référence, et leurs collecteurs reliés à une paire de lignes différentielles allant vers le circuit de désérialisation, les collecteurs étant reliés par des résistances de collecteur (Rcl, Rc2) à une source d'alimentation (C') à un potentiel fixe par rapport au deuxième potentiel de référence.