Brevet FR2783985A1 — publié le 20000331

DISPOSITIF DE NEUTRALISATION D'UN CIRCUIT ELECTRONIQUE La présente invention concerne un dispositif de neutralisation en cas d'anomalie dans un signal d'horloge, d'un circuit électronique rythmé par ce signal d'horloge. L'invention trouve tout particulièrement son application dans le domaine des circuits intégrés du type mémoires ou microprocesseurs dans lesquels l'exécution des instructions est rythmée par un signal d'horloge. Dans ce type de circuit intégré, un nombre déterminé d'instructions ou micro-instructions est exécuté pendant chaque période du signal d'horloge. Ainsi, dans une mémoire EEPROM par exemple, plusieurs périodes d'horloge sont nécessaires pour l'exécution d'un cycle de lecture ou d'écriture. Le signal d'horloge est généralement fourni par un circuit d'horloge externe. La durée des états hauts, i.e des impulsions, du signal d'horloge et celle des états bas sont fixées pour garantir un fonctionnement correct du circuit électronique. Les durées minimales à respecter, respectivement pour l'un et l'autre de ces états, sont généralement précisées dans la spécification du circuit. Parfois, il arrive que le signal d'horloge présente des défauts ou anomalies correspondant à une durée trop courte de l'un des états du signal d'horloge, la durée de l'état en question étant alors inférieure à la durée minimale correspondante définie dans la spécification du circuit. Cela peut être par exemple le cas lorsqu'une impulsion parasite apparaît entre deux impulsions successives du signal d'horloge. Les causes de la présence de telles anomalies dans le signal d'horloge sont multiples; elles peuvent en particulier révéler un problème de compatibilité électromagnétique. Cette déformation du signal d'horloge a pour conséquence: - soit d'interrompre l'exécution de l'instruction en cours dans le circuit électronique et de bloquer le fonctionnement de ce dernier, - soit d'engendrer l'exécution d'une instruction erronée. L'invention a pour but d'empêcher de telles conséquences en proposant un dispositif permettant de neutraliser le fonctionnement du circuit électronique en cas d'anomalies dans le signal d'horloge L'invention a pour objet un dispositif de neutralisation en cas d'anomalie dans un signal d'horloge, d'un circuit électronique rythmé par ce signal d'horloge, pour des anomalies consistant en une durée d'une impulsion du signal d'horloge inférieure à une première valeur seuil ou bien en une durée entre deux impulsions du signal d'horloge inférieure à une deuxième valeur seuil, caractérisé en ce qu'il comporte un détecteur d'anomalies activant un moyen inhibiteur du fonctionnement du circuit électronique dès qu'une anomalie est détectée dans ledit signal d'horloge. Le moyen inhibiteur est alors activé par une impulsion de déclenchement en provenance du détecteur d'anomalies. Selon un premier mode de réalisation, pour empêcher le fonctionnement du circuit électronique, le moyen inhibiteur interrompt momentanément l'alimentation dudit circuit électronique lorsqu'il reçoit une impulsion de déclenchement. Selon un second mode de réalisation en variante le moyen inhibiteur neutralise momentanément le circuit électronique lorsqu'il reçoit une impulsion de déclenchement. Selon un autre mode de réalisation en variante, si le circuit électronique comporte un bloc de commande, le moyen inhibiteur est chargé de neutraliser les signaux de commande issus de ce bloc de commande de manière à empêcher l'exécution de toute opération dans le circuit électronique lorsqu'il reçoit une impulsion de déclenchement. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels: - la figure 1 représente un schéma fonctionnel d'une forme de réalisation d'un détecteur d'anomalies selon l'invention; - la figure 2 représente des chronogrammes de signaux illustrant le fonctionnement du détecteur d'anomalies de la figure 1; - la figure 3 représente un schéma de circuit possible pour la mise en oeuvre d'une bascule de type D à commutation sur front montant pouvant être utilisé dans le détecteur d'anomalies de la figure 1; - la figure 4A représente un schéma fonctionnel d'un dispositif de neutralisation selon l'invention chargé d'interrompre momentanément l'alimentation du circuit lorsqu'une anomalie est détectée dans le signal d'horloge; - la figure 4B représente un schéma fonctionnel d'un dispositif de neutralisation selon l'invention qui délivre momentanément un signal de neutralisation lorsqu'une anomalie est détectée dans le signal d'horloge; et - la figure 5 représente un schéma fonctionnel d'un dispositif de neutralisation selon l'invention chargé d'empêcher toute opération dans une mémoire lorsqu'une anomalie est détectée dans le signal d'horloge. Dans l'exposé qui suit, on considère un dispositif chargé de neutraliser le fonctionnement d'un circuit électronique rythmé par un signal d'horloge H lorsque ce dernier présente des anomalies. Selon l'invention, le dispositif de neutralisation est constitué d'un détecteur d'anomalies et d'un moyen inhibiteur du fonctionnement du circuit électronique, lequel est activé par le détecteur d'anomalies lorsqu'une anomalie est détectée dans le signal d'horloge H. Le détecteur d'anomalies est chargé de produire une impulsion de déclenchement chaque fois que le signal d'horloge H présente une impulsion dont la durée est inférieure à une valeur seuil tlmin ou que la durée entre deux impulsions du signal d'horloge est inférieure à une autre valeur seuil t2min. Le cas échéant, ces deux valeurs sont égales. La figure 1 des dessins annexés représente un schéma fonctionnel d'un détecteur d'anomalies 1 selon l'invention. Ce détecteur se présente sous la forme d'un bloc comportant une entrée 2 sur laquelle est appliqué le signal d'horloge H à surveiller et une sortie 3 délivrant une impulsion de déclenchement chaque fois que le signal H présente une anomalie. Le détecteur d'anomalies est constitué de deux circuits monostables, 4 et 5, et d'un circuit logique 6. Le circuit monostable 4 est chargé de délivrer, à chaque front descendant du signal d'horloge H, une impulsion dont la durée est égale à t2min. Ce circuit monostable est réalisé à partir d'une bascule 7 de type D à commutation sur les fronts montants du signal appliqué sur son entrée d'horloge clk et d'un réseau de type RC (Résistance Condensateur) connecté entre la sortie Q de la bascule et son entrée de remise à zéro RAZ. L'entrée de signal D de la bascule 7 est connectée à une borne d'alimentation Vcc. L'entrée 2 du détecteur d'anomalies est reliée via un inverseur 8 à l'entrée d'horloge clk de la bascule 7. Il en résulte que la bascule 7 commute sur les fronts montants du signal d'horloge inversé, H-, c'est-à-dire sur les fronts descendants du signal H. Le réseau de type RC du monostable 4 est composé d'une résistance 9 connectée entre la sortie Q et l'entrée de remise à zéro RAZ de la bascule 7 et d'un condensateur 10 connecté entre l'entrée RAZ et la masse. Le réseau de type RC fixe la durée de l'impulsion délivrée par la bascule 7. Si on considère que la bascule est remise à zéro lorsque la tension appliquée sur l'entrée RAZ est supérieure à Vcc/2, la durée t2min de l'impulsion délivrée par la bascule 7 est égale à R9*C10*Log2 avec R9 et C10 désignant respectivement la valeur de résistance de la résistance 9 et la capacité du condensateur 10. A titre d'exemple, un schéma de circuit possible d'une bascule à commutation sur front montant est représenté à la figure 3 et sera décrit dans la partie de l'exposé se rapportant à cette figure. De même que le circuit monostable 4, le circuit monostable 5 est composé d'une bascule 11 de type D à commutation sur les fronts montants du signal appliqué sur son entrée d'horloge clk et d'un réseau de type RC connecté entre la sortie Q et l'entrée de remise à zéro RAZ de la bascule. L'entrée 2 du détecteur est directement reliée à l'entrée d'horloge clk de la bascule 11 et l'entrée de signal D de la bascule est connectée à la borne d'alimentation Vcc. Ainsi, la bascule 11 délivre à chaque front montant du signal d'horloge H, une impulsion dont la durée est fixée par le réseau RC. Le réseau RC est constitué d'une résistance 12 connectée entre la sortie Q et l'entrée de remise à zéro RAZ de la bascule 11 et d'un condensateur 13 connecté entre l'entrée RAZ et la masse. La valeur des éléments 12 et 13, R12 et C13, est choisie de manière à ce que la durée tlmin soit égale à R12*C13*Log2. Les impulsions générées par les circuits monostables 4 et 5 sont ensuite traitées par le circuit logique 6 de manière à générer une impulsion de déclenchement chaque fois que le signal H présente une anomalie. Le circuit logique 6 comporte: - une porte logique 14 de type NON-ET à deux entrées dont la première entrée est connectée à la sortie Q du circuit monostable 4 et dont la deuxième entrée est reliée à l'entrée 2 du détecteur, - une porte logique 15 de type NON-ET à deux entrées dont la première entrée est reliée à l'entrée 2 du détecteur par l'intermédiaire d'un inverseur 16 et dont la deuxième entrée est connectée à la sortie Q du circuit monostable 5, et - une porte logique 17 de type NON-ET à deux entrées dont la première entrée est connectée à la sortie de la porte 14, dont la deuxième entrée est reliée à la sortie de la porte 15 et dont la sortie est connectée à la sortie 3 du détecteur. Le fonctionnement du détecteur d'anomalies est illustré par les chronogrammes représentés à la figure 2. H et H- désignent respectivement le signal d'horloge appliqué à l'entrée du détecteur et le signal d'horloge inversé. Si et S2 désignent les signaux sur la sortie Q des circuits monostables 4 et 5. S'i et S'2 désignent les signaux à la sortie des portes logiques 15 et 16; Enfin, S désigne le signal présent à la sortie 3 du détecteur d'anomalies. Dans cet exemple, le signal d'horloge H comporte 4 anomalies. La première et la quatrième anomalie correspondent à une durée trop courte (inférieure à t2min) de l'intervalle entre deux impulsions du signal d'horloge. Elles sont détectées par l'ensemble composé du circuit monostable 4 et de la porte logique 14. La deuxième et la troisième anomalie correspondent à des impulsions du signal d'horloge trop courtes (inférieures à timin). Elles sont détectées par l'ensemble composé du circuit monostable 5 et de la porte logique 15. La porte logique 17 sert à combiner les signaux S'l et S'2 issus des portes logiques 14 et et à les inverser pour faire apparaître des impulsions de déclenchement positives lorsque le signal d'horloge présente des anomalies. A titre d'exemple, un schéma détaillé d'une bascule à commutation sur front montant est représenté à la figure 3. Cette bascule comprend deux parties identiques, une partie maître 20 et une partie esclave , montées en cascade et commandées par des signaux d'horloge complémentaires ck et ck-. Les signaux ck et ck- sont générés à partir du signal d'horloge H appliqué à l'entrée clk de la bascule. Pour générer ces signaux, deux portes logiques 21 et 22 de type NON OU à deux entrées sont rétrocouplées, c'est-à-dire que la sortie de la porte 21 est reliée à une première entrée de la porte 22 et inversement. La deuxième entrée de la porte 21 est connectée à l'entrée clk de la bascule et la deuxième entrée de la porte 22 l'est également mais par l'intermédiaire d'un inverseur 23. La partie maître 20 comporte tout d'abord une porte logique 24 de type NON-ET à trois entrées; la première entrée de la porte 24 est reliée à l'entrée de signal D de la bascule par l'intermédiaire d'un transistor NMOS 25; la deuxième entrée de la porte 24 reçoit un signal CLR pour réinitialiser la bascule lors de sa mise sous tension, et la troisième entrée est connectée à l'entrée RAZ de la bascule par l'intermédiaire d'un inverseur 26. Le transistor 25 est commandé par le signal ck. Le signal de sortie de la porte 24 est utilisé pour commander un transistor PMOS 27 reliant la première entrée de la porte 24 à la borne d'alimentation Vcc de la bascule. Le signal de sortie de la porte 24 est inversé par un inverseur 28, la sortie de l'inverseur constituant la sortie de la partie maître 20. Enfin, la première entrée de la porte 24 et la sortie de l'inverseur 28 sont reliées par l'intermédiaire d'un transistor NMOS 39 commandé par le signal ck-. La structure de la partie esclave 30 est identique à celle de la partie maître (les références 21 à 29 désignent à la fois les éléments de la partie maître et ceux de la partie esclave 30). Cependant, les signaux ck et ck- conditionnant l'état de conduction des transistors 25 et 29 de la partie esclave sont inversés par rapport à ceux de la partie maître. De plus, le transistor 25 de la partie esclave 30 est chargé de relier, non pas la première entrée de la porte 24 à l'entrée D de la bascule, mais à relier la sortie de la partie maître 20 à la première entrée de la porte 24 de la partie esclave. Enfin, la sortie de la partie esclave 30 est connectée à la sortie Q de la bascule. Le fonctionnement d'une telle bascule est connu de l'homme du métier. Comme on l'a vu précédemment, le détecteur d'anomalies 1 délivre une impulsion de déclenchement dès qu'il détecte une anomalie dans le signal d'horloge H. Cette impulsion est alors utilisée pour activer un moyen inhibiteur qui est chargé d'empêcher le fonctionnement du circuit électronique. Selon un premier mode de réalisation illustré figure 4A, le moyen inhibiteur est chargé d'interrompre momentanément l'alimentation du circuit électronique. Cette interruption de l'alimentation du circuit consiste dans un premier temps à le mettre hors circuit puis à le remettre sous tension dans un second temps. Cette double action sur le circuit va permettre non seulement d'interrompre le fonctionnement du circuit électronique mais va également permettre de le débloquer si celui-ci avait tendance à se bloquer en cas d'anomalies dans le signal d'horloge, ce qui peut se produire avec une logique séquentielle. En se référant à la figure 4A, le moyen inhibiteur comporte une bascule bistable 40 de type RS comportant une entrée de mise à un 41, une entrée de remise à zéro 42 et une sortie 43. L'entrée 41 de la bascule bistable est connectée à la sortie 3 du détecteur d'anomalies 1. L'entrée 42 de la bascule 40 est reliée à la sortie d'un moyen 44 indicateur du niveau de la tension alimentant le circuit électronique. Le moyen 44 est prévu pour délivrer un niveau de tension haut ou signal de remise à zéro lorsque le niveau de la tension d'alimentation du circuit électronique est inférieur à un niveau seuil, en dessous duquel l'alimentation est considérée comme insuffisante. Ce signal de remise à zéro correspond en langage technique à un signal de "Power On Reset". La structure du moyen 44 est bien connu de l'homme du métier. La sortie 43 de la bascule 40 est connectée à une première entrée d'une porte logique 45 de type OU à deux entrées. La deuxième entrée de cette porte est reliée à la sortie du moyen indicateur 44. La sortie de la porte 45 délivre un signal de commande d'un transistor 46 servant à interrompre l'alimentation du circuit électronique lorsque le signal de commande présente un niveau haut. Dans cet exemple de réalisation, la bascule 40 est réalisée à partir de deux portes logiques 47 et 48 de type NON-OU rétrocouplées. Ce moyen inhibiteur fonctionne de la manière suivante: lorsque le détecteur 1 délivre une impulsion de déclenchement, la bascule 40 est mise à un et l'alimentation du circuit électronique est interrompue. Dès que le niveau d'alimentation du circuit électronique passe en dessous du seuil limite fixé par le moyen 44, ce dernier délivre un signal de niveau haut et la bascule 40 est remise à zéro. Le circuit électronique est alors de nouveau alimenté et le niveau de la sortie du moyen indicateur 44 redevient bas dès que la tension d'alimentation atteint un niveau de tension suffisant. Selon un second de réalisation illustré figure 4B, on neutralise le circuit électronique dès qu'une anomalie est détectée dans le signal d'horloge H. Le dispositif de neutralisation représenté à la figure 4B est une variante du dispositif de la figure 4A. Dans cette variante, l'entrée de mise à zéro de la bascule n'est plus connectée à la sortie du moyen inhibiteur 44 mais est reliée à la sortie de la porte logique 45 de type OU. La sortie de la porte 45 est connectée sur une entrée de neutralisation du circuit électronique. Un tel dispositif délivre une impulsion de neutralisation lorsque le signal H présente une anomalie ou lorsque la tension d'alimentation Vcc n'est pas suffisante. Selon un autre mode de réalisation illustré figure , le moyen inhibiteur est chargé d'empêcher toute opération dans le circuit électronique en modifiant l'état des signaux issus de son bloc de commande dès qu'une anomalie est détectée dans le signal d'horloge H. La figure 5 illustre plus particulièrement le cas ou le circuit électronique à neutraliser est une mémoire. Dans cet exemple, le dispositif de neutralisation de l'invention vient modifier les commandes issus du bloc de commande de la mémoire de manière à empêcher toute opération de lecture ou d'écriture des cellules de la mémoire. En se référant à la figure 5, le moyen inhibiteur comporte une bascule bistable 50 de type RS identique à celle de la figure 4. Cette bascule comporte une entrée de mise à un 51, une entrée de remise à zéro 52 et une sortie 53. L'entrée de mise à un 51 est connectée à la sortie 3 du détecteur d'anomalies 1 et l'entrée de remise à zéro 52 est reliée via un inverseur 58 à une entrée de la mémoire recevant un signal de sélection SEL de la mémoire. Le signal de sélection SEL est également appliqué sur une entrée d'un bloc de commande 54 de la mémoire. Le signal de sélection SEL est actif pour sélectionner la mémoire chaque fois qu'une opération de lecture ou d'écriture doit y être effectuée. Le bloc de commande 54 reçoit par ailleurs d'autres signaux de commande CD en provenance de l'interface de la mémoire. Ce bloc est destiné à commander les différents éléments de la mémoire et notamment, via un signal cd, des moyens de lecture et d'écriture 55 des cellules de la mémoire. Dans cet exemple de réalisation, le moyen inhibiteur est chargé de neutraliser le signal cd et d'empêcher ainsi toute opération de lecture ou d'écriture dans la mémoire lorsqu'il est activé. Pour ce faire, le moyen inhibiteur est complété par une porte logique 57 du type NON-OU à deux entrées. La sortie 53 de la bascule 50 est reliée à la première entrée de cette porte et le signal cd issu du bloc de commande est appliqué via un inverseur 56 sur la deuxième entrée de la porte 57. Le signal de sortie de la porte 57 est utilisé pour commander les moyens de lecture et d'écriture 55. Ce dispositif de neutralisation fonctionne de la manière suivante: lorsque le détecteur 1 délivre une impulsion de déclenchement, la bascule 50 est mise à un et les moyens de lecture et d'écriture 57 de la mémoire sont neutralisés, quel que soit l'état du signal cd. La bascule 50 est remise à zéro lorsque la mémoire est de nouveau sélectionnée pour une autre opération de lecture ou d'écriture. A noter que, selon ce mode de réalisation, le dispositif de neutralisation peut être utilisé comme limiteur de fréquences au cas o un utilisateur chercherait à utiliser la mémoire avec une fréquence plus élevée que celle pour laquelle elle a été vendue. En effet, la fréquence d'horloge maximale est alors imposée par les circuits monostables du dispositif de neutralisation. Si la mémoire est rythmée par un signal d'horloge de fréquence plus élevée, le dispositif de neutralisation empêche alors toute opération dans la mémoire. REVENDICATIONS 1. Dispositif de neutralisation en cas d'anomalie d'un signal d'horloge (H), d'un circuit électronique rythmé par ce signal horloge, pour des anomalies consistant en une durée d'une impulsion du signal d'horloge inférieure à une première valeur seuil (tlmin) ou bien en une durée entre deux impulsions du signal d'horloge inférieure à une deuxième valeur seuil (t2min), caractérisé en ce qu'il comporte un détecteur d'anomalies (1) activant un moyen inhibiteur du fonctionnement du circuit électronique dès qu'une anomalie est détectée dans ledit signal d'horloge (H). 2. Dispositif de neutralisation selon la revendication 1, caractérisé en ce que le détecteur d'anomalies (1) comporte: - un premier circuit monostable (4) recevant sur une entrée ledit signal d'horloge (H), et délivrant sur une sortie, à chaque front descendant du signal d'horloge, une impulsion dont la durée est égale à la deuxième valeur (t2min), - un deuxième circuit monostable (5) recevant sur une entrée ledit signal d'horloge (H), et délivrant sur une sortie, à chaque front montant du signal d'horloge, une impulsion dont la durée est égale à la première valeur (tlmin), - un circuit logique (6) destiné à traiter les impulsions issus des premier et deuxième circuits monostables (4,5) et à fournir au moyen inhibiteur une impulsion de déclenchement chaque fois que ledit signal d'horloge présente une anomalie. 3. Dispositif de neutralisation selon la revendication 1 ou 2, caractérisé en ce que les première et deuxième valeurs seuil (tlmin, t2min) sont égales. 4. Dispositif de neutralisation selon la revendication 2 ou 3, caractérisé en ce que le moyen inhibiteur interrompt momentanément l'alimentation du circuit électronique lorsqu'il reçoit ledit signal de déclenchement en provenance du détecteur d'anomalies. 5. Dispositif de neutralisation selon la revendication 4, caractérisé en ce que le moyen inhibiteur comporte: - un moyen indicateur (44) du niveau de tension d'alimentation du circuit électronique, délivrant un signal de remise à zéro lorsque le niveau de la tension d'alimentation du circuit électronique est insuffisante, - une bascule bistable (40) comportant une entrée de mise à un (41) sur laquelle est appliqué le signal de déclenchement issu du détecteur d'anomalies (1), une entrée de remise à zéro (42) sur laquelle est appliqué le signal de remise à zéro issu du moyen indicateur (44), et une sortie (43), et - une porte logique (45) de type OU comportant une première entrée connectée à la sortie (43) de la bascule bistable, une deuxième entrée recevant le signal de remise à zéro issu du moyen indicateur (44), et une sortie délivrant un signal destiné à interrompre momentanément l'alimentation du circuit électronique. 6. Dispositif de neutralisation selon la revendication 2 ou 3, caractérisé en ce que le moyen inhibiteur délivre momentanément un signal de neutralisation lorsqu'il reçoit ledit signal de déclenchement en provenance du détecteur d'anomalies. 7. Dispositif de neutralisation selon la revendication 6, caractérisé en ce que le moyen inhibiteur comporte: - un moyen indicateur (44) du niveau de tension d'alimentation du circuit électronique, délivrant un signal de remise à zéro lorsque le niveau de la tension d'alimentation du circuit électronique est insuffisante, - une bascule bistable (40) comportant une entrée de mise à un (41) sur laquelle est appliqué le signal de déclenchement issu du détecteur d'anomalies (1), une entrée de remise à zéro (42) et une sortie (43), et - une porte logique (45) de type OU comportant une première entrée connectée à la sortie (43) de la bascule bistable, une deuxième entrée recevant le signal de remise à zéro issu du moyen indicateur (44), et une sortie reliée à l'entrée de remise à zéro (42) de la bascule bistable (40), laquelle sortie délivre en outre un signal destiné à neutraliser le circuit électronique. 8. Dispositif de neutralisation selon la revendication 2 ou 3, caractérisé en ce que, si le circuit électronique comporte un bloc de commande, le moyen inhibiteur neutralise les signaux de commande issus de ce bloc de commande de manière à empêcher l'exécution de toute opération dans le circuit électronique lorsqu'il reçoit une impulsion de déclenchement.