Brevet FR2779300A1 — publié le 19991203

RECEPTEUR DE SIGNAL NON LINEAIRE 2779300 La présente invention se rapporte à un récepteur de signal non linéaire, et plus particulièrement, à un récepteur de signal non linéaire destiné à rétablir de façon stable le temps d'échantillonnage d'un signal reproduit à partir d'un dispositif de mémorisation de données, en prenant en considération la distorsion non linéaire du signal. D'une manière générale, la non linéarité devient un problème sérieux à mesure que la densité d'enregistrement augmente, sur les supports d'enregistrement magnétiques numériques tels que les unités à disque dur (HDD). La non linéarité est générée en raison des interactions entre des transitions adjacentes. Un champ de démagnétisation d'une transition enregistrée antérieurement décale la position d'une transition enregistrée ultérieurement et augmente la largeur entre les transitions. Les transitions adjacentes interagissent au point de s'effacer l'une l'autre. Il en résulte que l'amplitude d'un signal reproduit se réduit. De tels phénomènes sont connus sous le nom de décalage de transition non linéaire (NLTS), élargissement des transitions, et effacement partiel. Une telle distorsion non linéaire affecte de façon néfaste une série de processus destinés à détecter des données à partir du signal reproduit, et rend difficile de rechercher une phase précise du signal. Dans le cas o une telle caractéristique de distorsion non linéaire n'est pas prise en compte, la gigue de synchronisation et le décalage deviennent importants. Pour résoudre les problèmes, le brevet des Etats-Unis N 4 890 299 décrit un procédé de correction de la phase d'échantillonnage d'un signal à réponse partielle (PR) sans provoquer d'arrêts imprévus dans lesquels la correction de phase d'échantillonnage est interrompue pendant un intervalle de temps prédéterminé. Cependant, le procédé n'est efficace que sur des signaux linéaires. C'est-à-dire qu'il est difficile d'appliquer ce procédé à un signal présentant une distorsion non linéaire. De même, d'autres procédés classiques de compensation de phase étaient fondés sur l'hypothèse qu'un signal est linéaire. Ainsi, ces procédés ne peuvent pas être utilisés pour un signal présentant une distorsion non linéaire importante. C'est un but de la présente invention de réaliser un récepteur de signal non linéaire destiné à modéliser des signaux échantillonnés en prenant en considération les données binaires 2 2779300 passées, actuelles et futures, et en corrigeant la phase de la synchronisation d'échantillonnage à partir du gradient de phase entre les gradients de phase entre les signaux échantillonnés. Pour atteindre le but de la présente invention, il est réalisé un récepteur de signal non linéaire destiné à détecter des données originales ak à partir d'un signal d'entrée r(t) qui est un flux de données binaires reçu en entrée par l'intermédiaire d'un canal reproduit à partir de données enregistrées sur un dispositif de mémorisation, le récepteur comprenant: un convertisseur analogique vers numérique (A/N) destiné à échantillonner la valeur d'entrée conformément à des phases de synchronisation d'échantillonnage et à convertir les données échantillonnées en un signal numérique rk, une partie de modélisation comprenant 2N + 1 prises intermédiaires Pn (n = - N, 15..., 0,..., N) chacune étant destinée à sélectionner l'une de 2+v valeurs de prises conformément à chaque séquence Pn (bk-n+,, k-n+1, bk-n- 1, k-n-T) des valeurs absolues des v bits futurs et des T bits passés des transitions de données, afin d'estimer les caractéristiques de canal du signal échantillonné à partir de la valeur de la prise sélectionnée et de la valeur de transition de données, une partie de récupération de la synchronisation destinée à commander la phase de synchronisation d'échantillonnage du convertisseur analogique vers numérique en utilisant un gradient de phase qui représente la différence entre des valeurs des prises respectives positionnées de façon symétrique autour de la prise P0 de la partie de modélisation, un égaliseur destiné à compenser les caractéristiques dégradées de la valeur de sortie du convertisseur analogique vers numérique, et un détecteur destiné à convertir la sortie de l'égaliseur en une valeur numérique, afin de détecter le signal d'origine. De préférence, dans le récepteur, le gradient de phase est égal à pl(0) - p-i(0). De préférence, la partie de modélisation du récepteur comprend: 2N+l prises destinées à sélectionner une impulsion parmi 2t+v impulsions Pn (bk-n+v k-n+l, bk-n-1: k-n-T) conformément aux états de la transition bk-n+v k-n+1 des v bits futurs et la transition bk-n-1 k-n-, des T bits passés des échantillons respectifs n, et à fournir en sortie le produit de la valeur sélectionnée et la valeur de transition de données, et 3 2779300 un additionneur destiné à calculer la somme des sorties de chaque prise. De préférence, le récepteur est tel que les impulsions Pn(.) sont mises à jour de telle manière que la moyenne quadratique d'une erreur qui représente la différence entre la valeur d'entrée rk et la valeur de sortie de l'additionneur, soit minimisée. De préférence, le récepteur est tel que chaque prise sélectionne une valeur parmi 2t+v+l valeurs en considérant les données en cours ck en plus des v bits futurs et des T bits passés, dans lequel les données en cours ck représentent 1 si les données d'origine ak sont supérieures à 0, et sinon les données en cours ck valent 0. De préférence, le récepteur est tel que la partie de récupération de synchronisation calcule une (k+l) ième différence de fréquence Ak+1 entre le signal d'entrée r(t) et une source de synchronisation locale destinée à échantillonner le signal d'entrée r(t), et une (k+l) ième phase de synchronisation k+l en utilisant l'équation suivante: Ak+l = Ak + Zk k+l = k + a Zk + Ak+l dans laquelle a et D représentent les tailles des pas et Zk représente le kième gradient de phase. Les buts et avantages ci-dessus de la présente invention seront mis davantage en évidence en décrivant en détail un mode de réalisation préféré de celle-ci en faisant référence aux dessins annexés dans lesquels: La figure 1 est un schéma synoptique d'un récepteur de signal non linéaire conforme à la présente invention, La figure 2 est un schéma synoptique détaillé de la partie de modélisation et de la partie de récupération de synchronisation de la figure 2, Les figures 3A et 3B sont des graphes représentant des échantillons d'impulsions en fonction des phases de synchronisation, La figure 4 représente un exemple de la nème prise de filtre (Pn), (dans lequel n = -N,..., 0,..., N) de la figure 2, et 4 2779300 La figure 5 représente le résultat d'une correction de phase simulée utilisant le récepteur de signal non linéaire conforme à la présente invention. En se référant à la figure 1, un récepteur de signal non linéaire conforme à la présente invention comprend un convertisseur analogique vers numérique (ADC) 100, un égaliseur 102, un détecteur 104, une partie de modélisation 106 et une partie de récupération de synchronisation 108. Le convertisseur analogique vers numérique 100 échantillonne un signal analogique r(t) reçu par l'intermédiaire d'un canal ou reproduit à partir d'un dispositif de mémorisation de données, et convertit le signal analogique en un signal numérique rk. L'égaliseur 102 compense les caractéristiques dégradées du signal d'entrée rk, et le détecteur 104 compare la valeur de sortie de l'égaliseur 102 à une valeur prédéterminée afin de fournir en sortie une valeur numérique. La partie de modélisation 106 modélise sur un canal en utilisant la valeur de sortie du détecteur 104 et les données précédemment connues. La partie de récupération de synchronisation 108 calcule un gradient de phase de synchronisation à partir de deux valeurs parmi une pluralité de valeurs de prises de la partie de modélisation 106, et corrige une phase de synchronisation d'échantillonnage en utilisant la valeur du gradient calculé. La figure 2 représente la partie de modélisation 106 et la partie de récupération de synchronisation 108 de la figure 1 en détail. La partie de modélisation 106 comprend un filtre non linéaire 210 et un additionneur 220. Le filtre non linéaire 210 comprend une pluralité de prises (P-N,..., P-1, PO, P1,..., PN) 212 à 217, et un premier additionneur 211. La partie de récupération de synchronisation 108 comprend un second additionneur 241, un premier multiplicateur 242, un troisième additionneur 243, un premier circuit à retard 244, un second multiplicateur 245, un quatrième additionneur 246 et un second circuit à retard 247. La partie de modélisation 106 fonctionne comme suit. Après qu'un flux de données binaire ak (ak vaut +1 ou -1) soit enregistré sur un dispositif de mémorisation de données et ensuite reproduit à partir de celui-ci, ou bien reçu par l'intermédiaire d'un canal, un signal échantillonné rk provenant du flux de données binaires est modélisé en une impulsion Pn(-) 2779300 qui varie conformément aux séquences des données, par l'intermédiaire de la pluralité de prises du filtre non linéaire 210 comme suit. Une différence ek entre le produit du signal modélisé Pn(.) et des données prédéterminées Xk-n et le signal d'entrée rk est calculée par l'additionneur 220 conformément à l'équation (1). ek = rk - ZXknPn (bk-n+v: k-n+l, bk-n-1: k-n-T)... (1) Dans l'équation (1), Xk = (ak - ak-1)/2 = -1, 0 ou +1, Xk = -1 indique la transition négative des données, Xk = 0 indique une absence de transition, et Xk = +1 indique une transition positive des données. De même, bk = IXkI = 1 ou 0, bk = 1 indique qu'il y a occurrence d'une transition et bk = 0 signifie qu'il n'y a pas d'occurrence d'une transition. bk-1: k-t représente T ensembles de données (bkl-1, bk2,..., bk-) et une impulsion pn(bk-n+v: k-n+l, bk-n-l: k-n-T) présente une valeur qui varie conformément aux états de la transition bkn+v; k-n+l de v bits futurs et la transition bk-n-l: k-n-t de T bits passés dans les échantillons respectifs n. Les données ak et bk reçues en entrée dans le filtre non linéaire 210 sont des données connues lorsque l'égaliseur a subi un apprentissage et que les données sont détectées à l'avance pendant une détection des données. Le terme Pn(.) de l'équation (1) peut être exprimé sous forme de l'équation (2) en remplaçant la valeur d'état de séquence Sk. M-1 Pn(bk-n+v: k-n+l, bk-n-1: k-n-T) = 8 (m-Sk-n) Pn(m).. (2) m=O = 1kn Pn Dans l'équation (2), 6(m-skn) est une fonction delta qui présente une valeur de 1 lorsque m est égal à Sk-n et une valeur de 0 lorsque m n'est pas égal à Sk-n, ^ indique une représentation vectorielle et t indique la transposée. De même, M représente le nombre des impulsions Pn(-), qui est égal à 2t+v, et Sk-n, i kn et Pn sont exprimés respectivement par les équations (3), (4) et (5). 6 2779300 v r Sk-n = /bk-n+m 2r+m-1 bbkn+m 2 (3) m+l m=l kn = [6(Sk-n)8(Sk-n -1).. 6(Sk-n-M+1)]t. (4) Pn = [Pn (0) Pn (1)... Pn (M-1)]t. (5) Dans l'équation (2), l'impulsion pn(bk- n+v: k-n+1, bk-n-1 k-n-,) représente le produit de deux vecteurs qui sont chacun de module M. De même, ek de l'équation (1) peut être exprimé par l'équation (6) d'après l'équation (2). N ^t ek = rk -EXk n i P n=N NA =rk-, k- NY... (6) n=-N = rk - Wk p Dans l'équation (6), Wk_-, Wk et p sont respectivement exprimés par les équations (7), (8) et (9). t W k-n Xk_n ik *... (7) Wk tw kN w j... (8) P =[P-tNp-N-PN]... (9) Lorsque Sk-n est égal à 0, les transitions ne se produisent pas dans les v bits futurs et les T bits passés sur la base des données en cours ak-n. Alors, une impulsion optimale p minimisant l'erreur quadratique moyenne de modélisation est obtenue par l'équation (10). p = E Wk Wk Ewkk rk... (10) Dans l'équation (10), E{.} indique une opération de moyenne. 7 2779300 L'impulsion optimale p peut être calculée de façon adaptative sous forme de l'équation (11). p = p + pekwk...(11) Dans l'équation (11), p indique la taille du pas. L'équation (11) peut être exprimée en détail sous forme de l'équation (12). Pn(i) = Pn(i) + pekxk-n6(sk-n-i)... (12) Dans l'équation (12), n = -N,..., N et i = 0,..., M-1. Ainsi, l'impulsion Pn(.) n'est mise à jour que dans le cas o Xk-n n'est pas égal à 0 et Sk-n = 1, et est conservé sous forme de la valeur précédente dans l'autre cas. Les impulsions réalisent la modélisation sur les caractéristiques de canal du signal d'échantillonnage. La plupart des canaux provenant de l'unité de disque dur (HDD) présente une réponse de canal presque symétrique. Cependant, si la phase d'échantillonnage n'est pas précise, les impulsions sont asymétriques dans le même signal analogique. La figure 3A représente le cas o il n'y a pas de différence de phase entre les impulsions P1 et P-1 grâce à la phase d'échantillonnage précise, et la figure 3B représente le cas o une différence de phase existe entre les impulsions P1 et P-1 en raison du retard de phase provoqué par une phase d'échantillonnage imprecise. Ainsi, si la phase d'échantillonnage n'est pas précise comme sur la figure 3B, la différence de phase doit être corrigée. La correction de phase est obtenue grâce à la partie de récupération de synchronisation 108. La partie de récupération de synchronisation 108 corrige la différence de phase en utilisant des informations de phase de synchronisation indiquant la position d'une impulsion qui doit être échantillonnée par rapport à une impulsion asymétrique de la séquence de données sur laquelle l'effet linéaire est le moins marqué. Une telle correction est réalisée comme suit. Tout d'abord, un gradient de phase Zk est calculé par le second additionneur 241, reçu en entrée à partir des prises P1 et P1 du filtre non linéaire 210, qui est exprimé sous forme de l'équation (13). 8 2779300 Zk = pl(O) - P-l(O)... (13) Une différence de fréquence Ak+l entre le signal d'entrée et une source de synchronisation locale est calculée par le premier multiplicateur 242, le troisième additionneur 243 et le premier circuit à retard 244, et une phase de synchronisation k+l est calculée par le second multiplicateur 245 et le quatrième additionneur 246 ainsi que le second circuit à retard 247, en utilisant le de gradient de phase Zk, lesquels sont exprimés par l'équation (14). ak+l = Ak + ' Zk {k+l = k + a Zk + Ak+l... (14) dans l'équation (14), le gradient de phase Zk est égal à 0 lorsqu'une impulsion est symétrique, et a et D représentent les tailles des pas. Lorsque les données mémorisées dans un dispositif de mémorisation de données sont reproduites grâce à une tête magnétorésistive (MR), le signal reproduit présente des caractéristiques différentes selon son sens positif ou son sens négatif. Par exemple, il est possible de considérer la caractéristique du signal qui varie conformément aux sens en ajoutant l'état des données en cours à la forme de l'impulsion. A savoir, conformément aux données en cours ajoutées ak, l'impulsion est redéfinie par Pn, (bk-n+v k-n+1, Ck, bk-n-1 k-n-T) et les variables Ck, M et Sk sont redéfinies par l'équation (15). ck =1l,si ak > 0 3ck =0, sinon M = 2T+v+1... (15) V T Sk-n = Ck-n2T + bkn+m 2n+m + bk-n+m 2T-m m=l m+1 Les autres équations sont les mêmes que celles mentionnées précédemment. La figure 4 représente un exemple de la nème prise du filtre Pn (o n = -N,..., 0,. , N) de la figure 2. Comme indiqué sur..DTD: 9 2779300 la figure 4, la nème prise de filtre Pn, (o n = -N.., ..., 0, N) présentant des valeurs de prise différentes conformément aux séquences de données est constituée comme suit. La nème prise de filtre Pn fournit en sortie une valeur de Wk_. pn. Les circuits tampons pn(i) (o i = 0, 1,..., 2t+v-1) mémorisent des valeurs de prises en fonction de chaque séquence. Une valeur initiale p (i (o i = 0, 1,..., 2T+v-l) est prévue lorsqu'un signal de commande de chargement LOAD est au stade initial du fonctionnement. Sur la figure 4, les références numériques 400 et 405 représentent le circuit tampon 0 et le (2t+V-1) ième circuit tampon, respectivement. Un multiplexeur de valeur de prises 410 reçoit la séquence bk-1-n: k-t-n de la valeur absolue des T transitions de bits et la séquence bk-n+v kn+1 de la valeur absolue des v transitions de bits, afin de fournir en sortie une valeur parmi les valeurs des circuits tampon Pn(i) (o i = 0, 1,..., 2t+v-1) de 2T+v. Le résultat correspond à l'opération ik- p,,n de l'équation (3). Un sélecteur de signe 425 et un sélecteur de présence de transition en cours 430 donne le même résultat que le produit de A,^ la valeur de sortie ik_,pn du multiplexeur de valeurs de prises 410 et xkn. Le sélecteur de signe 425 sélectionne la valeur de sortie du multiplexeur de valeurs de prises 410 lorsque akn vaut 1 et le produit de la valeur de sortie du multiplexeur de valeurs de prises 410 et -1 lorsque akn vaut 0. Le processus ci- dessus est le même que le processus consistant à multiplier xkn par la valeur de sortie du multiplexeur de valeurs de prises 410 en supposant que bk-n = 1. Alors, le sélecteur de présence de transition en cours 430 sélectionne soit la valeur de sortie du sélecteur de signe 425, soit 0, conformément à bkn. Il en résulte que la valeur de sortie du sélecteur de présence de transition en cours 430 est Wk-nPn=xk-nIl.p, qui représente la valeur de sortie de la n6me prise de filtre Pn. Simultanément, la nème prise de filtre Pn met à jour la valeur de prise conformément à l'équation (12) en utilisant l'erreur ek. Un multiplexeur de valeurs de prises mises à jour 435 sélectionne une valeur parmi les valeurs de sortie des circuits tampon Pn(i) (o i = 0, 1,..., 2T+1-1) conformément aux valeurs d'entrée de la transition de v bits futurs bk-n+v: k-n+1 et la transition de T bits passés bk-n-1: kn-T- Ensuite, un calculateur o10 2779300 de valeur augmentée/réduite 440 reçoit ek-n, p et l'erreur ak afin de calculer pak- nlek, et le calculateur de valeurs de prises mises à jour 445, qui est un additionneur, ajoute paknek à la valeur de sortie du multiplexeur de valeurs de prises mises à jour 435. Un démultiplexeur de valeurs de prises mises à jour 450 reçoit la transition de v bits futurs bk-n+v k-n+l et la transition de X bits passées bk-n-1: k-n-t.et fournit en sortie 2t+v valeurs. Dans ce cas, un seul des points de sortie du démultiplexeur de valeurs de prises mises à jour 450 présente une valeur de 1, et les points de sortie restants de 2t+V-l présentent une valeur 0. C'est-à-dire que le démultiplexeur de valeurs de prises mises à jour 450 sélectionne un circuit parmi les 2+V circuits tampon pn(i) (o i = 0, 1,. , 2'+1-1 conformément à la transition de v..DTD: bits futurs bk-n+v k-n+l et la transition de T bits passés bk-n-l: k- n. Lorsqu'un signal de commande de mise à jour UPDATE est à l'état haut et que bk-n vaut 1, la valeur de sortie du calculateur de valeurs de prises mises à jour 445 est appliquée au circuit tampon sélectionné. Lorsque le signal de commande UPDATE est à l'état bas ou que bk-n vaut 0, la valeur de prise d'origine est conservée. La figure 5 représente les résultats de la correction de phase par le récepteur de signal non linéaire conforme à la présente invention, qui sont obtenus par simulation. Un signal non linéaire utilisé dans la simulation est le suivant. Tout d'abord, des données de canal rk destinées à tester les performances de la présente invention sont générées par l'équation (16). Le signal de canal rk en fonction des données binaires ak(= +1 ou -1) et xk = (ak ak-1)/2 obtenu en codant un flux de données binaires aléatoire en utilisant RLL(0,4/4) représentent la somme des données xk affectée d'un gain gk et la phase Gk de l'impulsion h(t) et le bruit blanc Gaussien nk. N rk = 1 xkmgk-mh(mT+Ek-m) + nk... (16) m=-N Dans l'équation (16), T indique une période d'échantillonnage. Dans ce cas, l'impulsion h(t) est exprimée par l'équation (17). 11 2779300 h(t) = [1 + (2t/pw50)2]-1... (17) Dans l'équation (17), pw50 est supposé présenter la valeur 2,5x(9/8). L'amplitude du bruit ajouté est définie par l'équation (18). SNRmfb = E{[h(kT)-h(kT-T)]2}/E{n2k}... (18) Dans l'équation (18), E{.} indique une opération de moyenne. Les variations de gain et de phase d'impulsion conformément à la présence d'une transition de données sont indiquées dans les tableaux suivants 1 et 2. Tableau 1 bk-1 bk+l gk 0 0 1 0 1y o i -y 1 0 1 1 72 Tableau 2 bk-1 Ek/T 0 0 1 0,5 Comme indiqué sur la figure 5, l'erreur de phase initiale du signal non linéaire décrit ci-dessus était de 50 % et l'erreur de phase a diminué avec l'écoulement du temps. Un tracé indiqué par la référence numérique 500 correspond au cas de l'utilisation d'une impulsion linéaire de v = 0, T = 0 et N = 1 (N représente la dimension des prises du filtre), et un tracé indiqué par la référence numérique 502 correspond au cas de l'utilisation d'une impulsion linéaire de v = 0, t = 0 et N = 6. Dans les deux cas d'utilisation de l'impulsion linéaire, un décalage d'une phase de synchronisation existe, de sorte que la gigue de synchronisation est très importante. De même, un tracé indiqué par la référence numérique 504 correspond au cas de l'utilisation d'une impulsion qui dépend de la séquence de v = 1, 12 2779300 t = 1 et N = 1, dans lequel il n'y a pas de décalage de la phase de synchronisation et la gigue est relativement faible. Comme décrit ci-dessus, dans le récepteur de signal non linéaire conforme à la présente invention, une phase de synchronisation précise peut être trouvée en utilisant le modèle selon lequel un canal non linéaire d'un dispositif de mémorisation magnétique numérique à haute densité est exprimé sous forme d'impulsions de transitions sélectionnées conformément aux v bits futurs, et aux T bits passés, en réduisant ainsi la gigue de synchronisation et le décalage. De même, en sélectionnant T, v et N du modèle impulsionnel, les performances et la complexité de la correction de la phase de synchronisation peuvent faire l'objet d'un compromis approprié. De même, un phénomène d'interruption momentané dans lequel la correction de phase d'échantillonnage est interrompue pendant un intervalle de temps prédéterminé ne se produit pas. 13 2779300 REVENDICATIONS 1. Récepteur de signal non linéaire destiné à détecter des données d'origine ak à partir d'un signal d'entrée r(t) qui est un flux de données binaire reçu en entrée par l'intermédiaire d'un canal ou reproduit à partir de données enregistrées sur un dispositif de mémorisation, le récepteur comprenant: un convertisseur analogique vers numérique (100) (A/N) destiné à échantillonner la valeur d'entrée conformément aux phases de synchronisation d'échantillonnage, et à convertir les données échantillonnées en un signal numérique rk, une partie de modélisation (106) comprenant 2N + 1 prises (212 à 217) Pn (n = -N,..., 0,..., N) chacune étant destinée à sélectionner une valeur parmi 2T+v valeurs de prises conformément à chaque séquence Pn (bk-n+ v: k-n+lr bk-n-1 k-n-t) de valeurs absolues des v bits futurs et des T bits passés des transitions de données, afin d'estimer les caractéristiques de canal du signal échantillonné d'après la valeur de prise sélectionnée et la valeur de transition de données, une partie de récupération de synchronisation (108) destinée à commander la phase de synchronisation d'échantillonnage du convertisseur analogique vers numérique (100) en utilisant un gradient de phase qui représente la différence entre des valeurs des prises respectives positionnées de façon symétrique autour de la prise P0 de la partie de modélisation (106), un égaliseur (102) destiné à compenser les caractéristiques dégradées de la valeur de sortie du convertisseur analogique vers numérique (100), et un détecteur (104) destiné à convertir la sortie de l'égaliseur (102) en une valeur numérique, afin de détecter le signal d'origine. 2. Récepteur de signal non linéaire selon la revendication 1, dans lequel le gradient de phase est égal à pl(0) - p-l(0) 3. Récepteur de signal non linéaire selon la revendication 1, dans lequel la partie de modélisation (106) comprend: 2N+1 prises (212 à 217) destinées à sélectionner une impulsion parmi 2+v impulsions Pn (bk-n+v: k-n+lr bk-n-1: k-n-T) conformément aux états de la transition bkn+: k-n+l des v bits 14 2779300 futurs et la transition bk-n-1: k-n-, des T bits passés des échantillons respectifs n, et à fournir en sortie le produit de la valeur sélectionnée et la valeur de transition de données, et un additionneur (211) destiné à calculer la somme des sorties de chaque prise (212 à 217) 4. Récepteur de signal non linéaire selon la revendication 1, dans lequel les impulsions Pn(.) sont mises à jour de telle manière que la moyenne quadratique d'une erreur qui représente la différence entre la valeur d'entrée rk et la valeur de sortie de l'additionneur, soit minimisée. 5. Récepteur de signal non linéaire selon la revendication 1, dans lequel chaque prise sélectionne une valeur parmi 21+v+l valeurs en considérant les données en cours ck en plus des v bits futurs et des T bits passés, dans lequel les données en cours ck représentent 1 si les données d'origine ak sont supérieures à 0, et sinon les données en cours ck valent 0. 6. Récepteur de signal non linéaire selon la revendication 1, dans lequel la partie de récupération de synchronisation calcule une (k+l) ième différence de fréquence Ak+l entre le signal d'entrée r(t) et une source de synchronisation locale destinée à échantillonner le signal d'entrée r(t), et une (k+l) ième phase de synchronisation k+l en utilisant l'équation suivante: Ak+l = Ak + Zk k+l = k + a Zk + Ak+l. . (14) dans laquelle a et P représentent les tailles des pas et Zk représente le kième gradient de phase.