Brevet FR2775387A1 — publié le 19990827

DISPOSITIF A SEMICONDUCTEUR AYANT UNE STRUCTURE SOI ET PROCEDE DE FABRICATION La présente invention concerne un dispositif à semiconducteur, et en particulier un dispositif à semiconducteur conditionné en boîtier ayant la taille d'une puce (ou CSP pour "Chip Size Package"). La figure 9 est une coupe schématique montrant un montage de type CSP classique. Un dispositif a semiconducteur 1 est directement monté sous la forme d'une puce sur une carte de circuit imprimé 2, dans le but de réduire l'aire exigée pour monter le dispositif à semiconducteur 1 sur la carte de circuit imprimé 2. Le dispositif à semiconducteur 1 sous la forme d'une puce comprend des bosses de brasure 11 par l'intermé- diaire desquelles le dispositif à semiconducteur 1 est connecté à la carte de circuit imprimé 2. La figure 10 est une coupe schématique montrant un autre type de montage CSP classique. Comme représenté sur la figure 10, le dispo- sitif à semiconducteur 1 sous la forme d'une puce est, dans certains cas, recouvert par une résine de moulage 12 qui laisse à nu les bosses de brasure 11. Les figures 11 à 14 sont des coupes montrant un procédé de fabrication d'un dispositif à semiconducteur classique, dans l'ordre d'éta- pes de processus séquentielles. En se référant à la figure 11, on note qu'on forme des couches de diffusion 101a et 101b, remplissant les fonctions d'une source et d'un drain, dans une surface supérieure d'un substrat semiconducteur 101, par exemple en silicium. On forme sur le substrat semiconducteur 101 une pellicule d'isolation inter-couche 102, consistant par exemple en oxyde de silicium. Une grille 109 est disposée face à la surface supérieure d'une partie du substrat semiconducteur 101 qui s'étend entre les couches de diffusion 101a et 101b, avec interposi- tion d'une pellicule isolante de grille (qui est confondue avec la pellicule d'isolation inter-couche 102 dans le but de simplifier l'illustration). Une pastille d'aluminium 103 est connectée a la couche de diffusion 101b au moyen d'un mécanisme de connexion non représenté, par exemple un trou de contact. On forme une pellicule de nitrure de silicium 104 sur la struc- ture représentée sur la figure 11, par un procédé de dépôt chimique en phase vapeur par plasma. On enlève sélectivement par photolithographie et attaque une partie de la pellicule de nitrure de silicium 104 qui recou- vre la pastille d'aluminium 103, pour former la structure qui est repré- sentée sur la figure 12. On dépose une couche de titane 105 et une couche de nickel 106 sur la structure représentée sur la figure 12, par le procédé de pulvé- risation cathodique. Les opérations de photolithographie et d'attaque sont effectuées de façon que la couche de titane 105 et la couche de nickel 106 soient laissées seulement dans une zone s'étendant à partir de la pastille d'aluminium 103 jusqu'à une extrémité de la pellicule de nitrure de silicium 104, pour former ainsi la structure qui est représentée sur la figure 13. On dispose une bosse de brasure 11 sur une structure multi- couche constituée par la pastille d'aluminium 103, la couche de titane et la couche de nickel 106, dans la structure représentée sur la fi- gure 13, pour obtenir la structure qui est représentée sur la figure 14. Il est bien connu dans la technique que sous l'effet de l'irradia- tion avec un rayonnement alpha 91, des électrons 93 et des trous 92 qui sont générés dans le semiconducteur occasionnent des erreurs de fonc- tionnement d'un dispositif à semiconducteur. Bien que la résine de mou- lage 12 recouvre le dispositif à semiconducteur avec les bosses de bra- sure 11 a nu, comme représenté sur la figure 10, il a été nécessaire d'utiliser par exemple une résine de polyimide, qui est moins perméable aux rayons alpha que le matériau de la résine de moulage 12 caractéris- tique, pour blinder et protéger le dispositif à semiconducteur contre les rayons alpha. Malheureusement, il a été difficile de faire en sorte que la ré- sine de polyimide blinde et protège contre les rayons alpha le dispositif à semiconducteur sous forme de puce qui est utilisé dans le montage CSP classique. La formation d'un polyimide à la place de la pellicule de nitrure de silicium 104 ou sur celle-ci pourrait entraîner l'enlèvement de la cou- che de titane 105 et de la couche de nickel 106 et la génération de sur- faces inégales ou rugueuses pour ces couches. Ces problèmes résultent d'une température de dépôt de pelli- cule dépassant une température de 300 C à laquelle la couche de titane et la couche de nickel 106 sont déposées par le procédé de pulvéri- sation cathodique. De façon générale, on produit un polyimide par dés- hydratation d'un polyamide carboxylique dans un état liquide, par chauf- fage à une température de 300 C à 350 C, pour occasionner une polymé- risation. Il est cependant difficile d'éliminer complètement l'humidité contenue dans le polyamide carboxylique. L'humidité qui reste dans le polyimide peut être libérée au cours de la pulvérisation cathodique de la couche de titane 105 et de la couche de nickel 106, en entraînant les problèmes de l'enlèvement de ces couches et de la génération des surfa- ces inégales de celles-ci. En outre, des contraintes sont appliquées entre la puce de se- miconducteur et la carte de circuit imprimé, du fait que la carte de circuit imprimé a généralement des propriétés de dilatation thermique supérieu- res à celles de la puce de semiconducteur. Dans le montage CSP, il n'y a pas de cadres de montage avec absorption des contraintes qu'on trouve dans le conditionnement du type utilisant des cadres de montage, ce qui conduit à des difficultés dans l'absorption des contraintes après le condi- tionnement. Les difficultés dans l'absorption des contraintes font que des fissures sont susceptibles de se produire dans le substrat semiconduc- teur 101. Les couches de diffusion 101a et 1012b sont généralement formées dans une région de diffusion d'impureté qu'on appelle un cais- son. La génération de fissures dans le caisson dégrade notablement les caractéristiques de transistors. Selon un premier aspect de la présente invention, un dispositif à semiconducteur comprend: une couche de semiconducteur formée dans une couche isolante et comprenant un transistor ayant une structure SOI formé dans la couche de semiconducteur; une électrode formée sur la couche isolante; et une bosse conductrice de l'électricité formée sur l'électrode. De préférence, selon un second aspect de la présente inven- tion, dans le dispositif à semiconducteur du premier aspect, le transistor comprend un ensemble de transistors isolés les uns des autres par blin- dage de champ, et formés dans la couche de semiconducteur. Un troisième aspect de la présente invention porte sur un pro- cédé de fabrication d'un dispositif à semiconducteur. Conformément à la présente invention, le procédé comprend les étapes suivantes: (a) on forme une électrode sur un substrat semiconducteur; et (b) on forme une bosse conductrice de l'électricité sur l'électrode et on forme une pellicule isolante qui est destinée à arrêter un rayonnement alpha et qui recouvre une surface supérieure du substrat semiconducteur, à l'exception de l'électrode. De préférence, selon un quatrième aspect de la présente in- vention, dans le procédé du troisième aspect, l'étape (b) comprend les étapes suivantes: (b-1) on forme la pellicule isolante qui est destinée à arrêter le rayonnement alpha et qui recouvre la surface supérieure du substrat semiconducteur, de façon qu'au moins une partie de l'électrode soit a nu, et (b-2) on forme la bosse conductrice de l'électricité sur la partie à nu de l'électrode. De préférence, conformément à un cinquième aspect de la pré- sente invention, dans le procédé du troisième aspect, I'étape (b) com- prend les étapes suivantes: (b-1) on forme la bosse sur l'électrode, et (b-2) on dépose le matériau de la pellicule isolante pour arrêter le rayon- nement alpha sur la surface supérieure du substrat semiconducteur, sauf sur l'électrode. Selon un sixième aspect de la présente invention, un dispositif à semiconducteur comprend: un substrat semiconducteur; une électrode disposée sur le substrat semiconducteur; une bosse conductrice de I'électricité formée sur l'électrode; une pellicule recouvrant le substrat semiconducteur à l'exception de la bosse, et qui est destinée à arrêter un rayonnement alpha; un premier élément disposé dans le substrat semi- conducteur, dans une zone qui est visible à partir de la bosse, sans être masquée par la pellicule; et un second élément disposé dans le substrat semiconducteur ailleurs que dans la zone précitée, le second élément étant moins résistant au rayonnement alpha que le premier élément. De préférence, conformément à un septième aspect de la pré- sente invention, dans le dispositif à semiconducteur du sixième aspect, le premier élément est un transistor MOS ayant un substrat à un potentiel fixé. Le dispositif à semiconducteur des premier et second aspects de la présente invention se prête à ce qu'on appelle le montage CSP, dans lequel la bosse conductrice est connectée à une carte de circuit im- primé. De plus, le transistor présente la structure SOI, et des électrons et des trous qui sont générés sous l'effet d'un rayonnement alpha dans la couche de semiconducteur dans laquelle le transistor est formé, sont en quantités qui n'influent pas sur le fonctionnement du transistor. En outre, il y a une faible probabilité que des fissures soient générées dans la couche de semiconducteur, à cause de contraintes résultant de la diffé- rence de coefficient de dilatation thermique entre la carte de circuit im- primé et le dispositif à semiconducteur, qui constituaient un problème dans le montage CSP. Conformément au procédé des troisième à cinquième aspects de la présente invention, si la pellicule d'arrêt de rayonnement alpha consistant en un polyimide qui ne résiste pas au chauffage après avoir été formée, est utilisée pour la pellicule isolante, les influences sur la pellicule isolante de l'augmentation de la température pendant la forma- tion de l'électrode sont évitées, du fait que la formation de l'électrode se trouvant au-dessous de la bosse précède la formation de la pellicule iso- lante. Conformément au dispositif à semiconducteur du sixième as- pect de la présente invention, le premier élément qui est fortement ré- sistant à un rayonnement alpha est formé dans la zone dans laquelle au- cune pellicule n'arrête le rayonnement alpha provenant de la bosse. Ceci permet une utilisation efficace de l'aire disponible et évite des effets nui- sibles résultant du rayonnement alpha. Conformément au dispositif à semiconducteur du septième as- pect de la présente invention, le corps du transistor MOS constituant le premier élément est au potentiel fixé. Ceci atténue des effets bipolaires parasites, pour augmenter encore davantage la résistance au rayonne- ment alpha. Un but de la présente invention est donc de procurer un dispo- sitif à semiconducteur pour le montage CSP qui évite des erreurs résul- tant d'un rayonnement alpha ou qui présente une forte résistance à des contraintes. Ces buts, caractéristiques, aspects et avantages de la présente invention, ainsi que d'autres, ressortiront davantage de la description détaillée qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés, dans lesquels: La figure 1 est une coupe illustrant une structure d'un dispositif à semiconducteur conforme à un premier mode de réalisation préféré de la présente invention; La figure 2 est une coupe illustrant une autre structure du pre- mier mode de réalisation préféré; Les figures 3 à 5 sont des coupes montrant un procédé de fa- brication du dispositif à semiconducteur, dans l'ordre d'étapes de proces- sus séquentielles. conformément à un second mode de réalisation préfé- ré de la présente invention; La figure 6 est une coupe montrant le procédé de fabrication du dispositif à semiconducteur conforme à un troisième mode de réalisation préféré de la présente invention; La figure 7 est une coupe illustrant une structure du dispositif à semiconducteur conforme à un quatrième mode de réalisation préféré de la présente invention; La figure 8 est une coupe illustrant une structure du dispositif à semiconducteur conforme à un cinquième mode de réalisation préféré de la présente invention; La figure 9 est une coupe schématique montrant le montage CSP classique; La figure 10 est une coupe schématique montrant un autre type de montage CSP classique; et Les figures 11 à 14 sont des coupes montrant un procédé de fabrication d'un dispositif à semiconducteur classique, dans l'ordre d'éta- pes de processus séquentielles. Premier mode de réalisation préféré La figure 1 est une coupe illustrant une structure d'un dispositif à semiconducteur conforme à un premier mode de réalisation préféré de la présente invention. Une pellicule d'oxyde enterrée 107 est formée sur un substrat semiconducteur 101, par exemple en silicium. Un transistor MOS ayant une structure SOI (semiconducteur sur isolant) est formé sur la pellicule d'oxyde enterrée 107. Le transistor MOS comprend des ré- gions de source et de drain 120a et 120b qui sont formées dans une cou- che de semiconducteur 120, par exemple en silicium, et une électrode de grille 110. La couche de semiconducteur 120 et l'électrode de grille 110 sont recouvertes par une pellicule d'isolation inter-couche 108, consistant par exemple en BPTEOS (Borophosphotétraéthylorthosilicate), et en NSG (Non-doped Silicate Glass, c'est-à-dire verre silicate non dopé) et elles sont formées sur la pellicule d'oxyde enterrée 107. Une pastille d'aluminium 103 connectée à l'une quelconque des régions de source et de drain 120a et 120b, au moyen d'un mécanisme de connexion qui n'est pas représenté, et une pellicule de nitrure de sili- cium 104 ayant une ouverture au-dessus de la pastille d'aluminium 103, sont formées sur la pellicule d'isolation inter-couche 108. Une couche de titane 105 et une couche de nickel 106 sont formées seulement dans une zone d'étendant à partir de la pastille d'aluminium 103 jusqu'à une ex- trémité de la pellicule de nitrure de silicium 104. Une bosse de brasure 111 est disposée sur la couche de nickel 106. Une partie inférieure (comprenant le substrat semiconducteur 101) d'une telle structure, qui s'étend au-dessous de la pellicule d'isola- tion inter-couche 108, en englobant celle-ci, peut être formée en utilisant la technique de formation d'un transistor SOI classique. Une partie supé- rieure d'une telle structure (comprenant la bosse de brasure 11). qui s'étend au-dessus de la pellicule d'isolation inter-couche 108, peut être formée par la technique classique qui est représentée sur les figures 11 à 14. Des électrons 93 et des trous 92 sont générés dans la couche de semiconducteur 120 et dans le substrat semiconducteur 101 lorsque la structure de la figure 1 est irradiée par un rayonnement alpha 91. Cepen- dant, du fait que la couche de semiconducteur 120 est formée pour le transistor SOI, I'épaisseur de la couche de semiconducteur 120 peut être réduite à un niveau d'épaisseur qui est exigé pour la formation d'un ca- nal. Par conséquent, les électrons 93 et les trous 92 qui sont générés dans la couche de semiconducteur 120 sont en un beaucoup plus petit nombre que ceux qui sont générés dans le substrat semiconducteur 101. Pour cette raison, le transistor SOI est moins défavorablement affecté par le rayonnement alpha 91 qu'un transistor dit massif, comme celui qui est représenté sur la figure 14. De plus, lorsqu'une telle structure est refroidie après le chauf- fage de la bosse de brasure 11 et le montage CSP, des contraintes sont produites du fait que la carte de circuit imprimé ayant un coefficient de dilatation thermique plus élevé que celui de la puce de semiconducteur se rétracte davantage. Cependant, du fait que la couche de semicon- ducteur 120 est mince et courte, la probabilité que des fissures soient générées dans la couche de semiconducteur 120 est inférieure à la pro- babilité que des fissures soient générées dans le substrat semiconduc- teur 101. Ceci procure une puce de semiconducteur ayant une plus grande résistance à des contraintes que la structure qui est représentée sur la figure 14, sans nuire à la réduction de taille qui est une caractéris- tique du montage CSP. La figure 2 est une coupe illustrant une autre structure du dis- positif à semiconducteur conforme au premier mode de réalisation préfé- ré de la présente invention. La couche de semiconducteur 120 s'étend perpendiculairement à la direction d'une longueur de canal, non repré- sentée (c'est-à-dire dans la direction d'une largeur de canal). Des grilles de blindage de champ 111 sont établies pour l'isolation par blindage de champ (ou FS pour "Field Shield") d'un ensemble de transistors disposés dans la direction de la largeur de canal. Même si la couche de semicon- ducteur 120 est allongée de cette manière. elle est beaucoup plus mince que le substrat semiconducteur 101. Par conséquent, des contraintes sont susceptibles d'être absorbées et peu de fissures sont produites dans la couche de semiconducteur 120. Des fissures éventuelles dans le substrat semiconducteur 101 n'ont aucune influence sur les caractéristi- ques du transistor qui est formé dans la couche de semiconducteur 120. Par conséquent, la structure de la figure 2 comprenant la couche de se- miconducteur 120 allongée pour l'isolation par blindage de champ ne dé- grade pas les effets de la présente invention, en comparaison avec la structure de la figure 1. Second mode de réalisation préféré Les figures 3 à 5 sont des coupes montrant un procédé de fa- brication du dispositif à semiconducteur dans l'ordre d'étapes de proces- sus séquentielles, conformément à un second mode de réalisation préfé- ré de la présente invention. En se référant à la figure 3, on note qu'on forme une pellicule d'isolation inter-couche 102 sur le substrat semiconducteur 101, et qu'on forme sur la pellicule d'isolation inter-couche 102 une structure multicou- che comprenant la pastille d'aluminium 103, la couche de titane 105 et la couche de nickel 106. La pastille d'aluminium 103 est connectée électri- quement à des régions de source et de drain, non représentées. La structure locale à trois couches de métal, représentee sur la figure 3, peut être réalisée par les techniques de fabrication de semiconducteur connues. Ensuite, on dépose la pellicule de nitrure de silicium 104 et une couche de polyimide 203, et on forme une ouverture dans celles-ci, au- dessus de la couche de nickel 106 (figure 4). Une pellicule multicouche 201 constituée par la pellicule de nitrure de silicium 104 et la couche de polyimide 203 remplit la fonction d'une pellicule pour arrêter le rayonne- ment alpha. En outre, on forme la bosse de brasure 11 dans l'ouverture. Le dispositif à semiconducteur sous forme de puce est ainsi obtenu (figure 5). Cette structure comprenant la couche de polyimide 203 pour empêcher que le rayonnement alpha n'entre dans le substrat semicon- ducteur 101, peut éviter des erreurs résultants du rayonnement alpha qui se manifestent si un transistor massif est formé dans le substrat semi- conducteur 101. Le rayonnement alpha arrivant par le dessous du subs- trat semiconducteur 101 (o la pellicule d'isolation inter-couche 102 n'est pas formée) n'atteint pas les couches de diffusion 101a et 101b dans les conditions normales, et par conséquent il n'est pratiquement pas neces- saire de le prendre en considération. On forme la couche de polyimide 203 après la formation de la couche de titane 105 et de la couche de nickel 106. La température aug- mente jusqu'à environ 2000C dans l'étape de formation de la bosse de brasure 11. Par conséquent, le problème de l'art antérieur concernant l'humidité qui est libérée par la couche de polyimide 203 qui a déjà été formée, est évité. Troisième mode de réalisation préféré La figure 6 est une coupe montrant le procédé de fabrication du dispositif à semiconducteur conforme à un troisième mode de réalisation préféré de la présente invention. On fait couler goutte à goutte du polyi- mide carboxylique sur la structure classique qui est représentée sur la figure 14, sauf sur la bosse de brasure 11. Ensuite, on chauffe la struc- ture résultante pour former la couche de polyimide 203, sauf sur la bosse de brasure 11. Ceci évite qu'un rayonnement alpha ne perturbe la con- nexion entre la bosse de brasure 11 et la carte de circuit imprime. Bien entendu, le matériau utilisé dans la technique décrite ci- dessus n'est pas limité au polyamide carboxylique, et on peut utiliser n'importe quel matériau qui est capable d'arrêter le rayonnement alpha et qui peut s'écouler goutte à goutte. Quatrième mode de réalisation préféré La figure 7 est une coupe illustrant une structure du dispositif à semiconducteur conforme à un quatrième mode de réalisation préféré de la présente invention. On forme sur la surface supérieure du substrat semiconducteur 101 une pellicule d'oxyde d'isolation 400 comprenant une zone AR, et des couches de diffusion 101a et 101b remplissant la fonc- tion de régions de source et de drain. On forme sur le substrat semicon- ducteur 101 la pellicule d'isolation inter-couche 102 entourant des élec- trodes de grille 109. On forme localement sur la pellicule d'isolation inter- couche 102 la structure multicouche qui est constituée par la pastille d'aluminium 103, la couche de titane 105 et la couche de nickel 106. On dispose la bosse de brasure 11 sur la structure multicouche. On forme la pellicule 201 sur la pellicule d'isolation inter-couche 102, sauf sur la bosse de brasure 11. On peut former la pellicule 201 en utilisant l'étape de processus de formation de la pellicule de polyimide 203 qui est repré- sentée dans le second ou le troisième mode de réalisation préféré. La présence de la pellicule 201 et de la bosse de brasure 11 empêche l'entrée dans le substrat semiconducteur 101 d'un rayonnement alpha qui arrive en se propageant dans l'air. Cependant, du fait que la brasure contient généralement du plomb à titre de constituant, et des isotopes radioactifs à titre d'impureté en quantités non négligeables, il y a une probabilité qu'un rayonnement alpha entre dans le substrat semi- conducteur 101 à partir de la bosse de brasure 11 elle-même. Pour éviter ceci, la zone AR qui est visible à partir de la bosse de brasure 11, sans être masquée par la pellicule 201, est établie à la surface supérieure du substrat semiconducteur 101. Un élément dont le fonctionnement est influencé par une faible augmentation de charge électrique, comme un transistor et un condensateur, n'est pas formé dans la zone AR dans laquelle peut entrer le rayonnement alpha provenant de la bosse de brasure 11. Par exemple, un condensateur formé dans le dispositif à semiconducteur qui est employé dans le montage CSP a une capacité de quelques dizaines de femtocoulombs, et le fonctionnement d'un tel condensateur est influencé par la génération d'un petit nombre de paires électron-trou. A titre d'exemple, la pellicule d'oxyde d'isolation 400 est formée dans la zone AR. Selon une variante, le transistor SOI ayant une forte résistance au rayonnement alpha, qui est représenté dans le premier mode de réalisation préféré, ou un élément consistant en une résistance, peut être formé dans la zone AR. Du fait que la pellicule 201 empêche le rayonnement alpha provenant de la bosse de brasure 11, ainsi que le rayonnement alpha provenant à travers l'air, d'atteindre le transistor qui est formé ailleurs que dans la zone AR, des erreurs dans le transistor qui sont dues au rayonnement alpha sont éliminées. Plus précisément, un élément qui a une plus grande résistance au rayonnement alpha que l'élément qui est formé ailleurs que dans la zone AR, peut être formé dans la zone AR pour permettre une utilisation efficace de l'aire disponible, sans dégrader la résistance au rayonnement alpha de l'ensemble du dispositif à semiconducteur. Cinquième mode de réalisation préféré La figure 8 est une coupe illustrant une structure du dispositif à semiconducteur conforme à un cinquième mode de réalisation préféré de la présente invention. Comme pour le premier mode de réalisation préfé- ré, le dispositif à semiconducteur du cinquième mode de réalisation pré- féré comprend un ensemble de transistors SOI 121 à 123. Le transistor SOI 121 comprend des régions de source et de drain 121a et 121b, une partie de corps 121c, et une électrode de grille 121d. Le transistor SOI 122 comprend des régions de source et de drain 122a et 122b, une partie de corps 122c et une électrode de grille 122d. Le transistor SOI 123 comprend des régions de source et de drain 123a et 123b, une partie de corps 123c et une électrode de grille 123d. Les parties de corps 121c et 122c sont flottantes, et la partie de corps 123c est à un potentiel qui est fixé par la technique connue, non représentée. Pour la formation d'un transistor MOS SOI dans la zone AR, la fixation du potentiel de la partie de corps du transistor, en utilisant la technique connue, élimine les effets bipolaires parasites des électrons et des trous qui sont générés par le rayonnement alpha, et permet une utili- sation effective de l'aire disponible, tout en augmentant encore davan- tage la résistance au rayonnement alpha. Variante Pour éviter la génération d'un rayonnement alpha à partir de la bosse de brasure 11, on peut employer une bosse de brasure constituée par un alliage d'or et d'étain, ne contenant pas de plomb. Bien que l'invention ait été décrite en détail, la description pré- cédente est à tous égards illustrative et non restrictive. On notera que de nombreuses autres modifications et variations peuvent être imaginées sans sortir du cadre de l'invention. REVENDICATIONS 1. Dispositif à semiconducteur, caractérisé en ce qu'il comprend: une couche de semiconducteur (120) formée dans une couche isolante (107, 108) et comprenant un transistor ayant une structure SOI formé dans cette couche; une électrode (103, 105, 106) formée sur la couche isolante; et une bosse conductrice de l'électricité (11) formée sur cette électrode. 2. Dispositif à semiconducteur selon la revendication 1, carac- térisé en ce que le transistor est un transistor MOS. 3. Dispositif à semiconducteur selon la revendication 1, carac- térisé en ce que le transistor comprend un ensemble de transistors isolés mutuellement par blindage de champ, et formés dans la couche de semi- conducteur (120). 4. Dispositif à semiconducteur selon l'une quelconque des re- vendications 1 à 3, caractérisé en ce que l'électrode comprend une structure multicouche qui est constituée par une couche de titane (105) et une couche de nickel (106). 5. Procédé de fabrication d'un dispositif à semiconducteur, ca- ractérisé en ce qu'il comprend les étapes suivantes: (a) on forme une électrode (103, 105, 106) sur un substrat semiconducteur (101, 102); et (b) on forme une bosse conductrice de l'électricité (11) sur l'électrode, et on forme une pellicule isolante (201) qui est destinée à arrêter un rayon- nement alpha et qui recouvre une surface supérieure du substrat semi- conducteur, sauf l'électrode. 6. Procédé selon la revendication 5, caractérisé en ce que l'étape (b) comprend les étapes suivantes: (b-1) on forme la pellicule isolante (201) destinée à arrêter le rayonnement alpha et qui recouvre la surface supérieure du substrat semiconducteur, de façon qu'au moins une partie de l'électrode soit à nu, et (b-2) on forme la bosse conductrice de l'électricité (11) sur la partie à nu de l'électrode. 7. Procédé selon la revendication 5, caractérisé en ce que l'étape (b) comprend les étapes suivantes: (b-1) on forme la bosse (11) sur l'électrode, et (b-2) on fait couler goutte à goutte sur la surface supé- rieure du substrat semiconducteur, sauf sur l'électrode, le matériau de la pellicule isolante (201) pour arrêter le rayonnement alpha. 8. Procédé selon l'une quelconque des revendications 5 à 7, caractérisé en ce que l'électrode comprend une structure multicouche qui est constituée par une couche de titane (105) et une couche de nickel (106), et la pellicule isolante (201) est constituée par un polyimide. 9. Dispositif à semiconducteur, caractérisé en ce qu'il com- prend: un substrat semiconducteur (101, 102); une électrode (103, 105, 106) disposée sur le substrat semiconducteur; une bosse conductrice de l'électricité (11) formée sur l'électrode; une pellicule (201) recouvrant le substrat semiconducteur, sauf la bosse, et qui est destinée à arrêter un rayonnement alpha; un premier élément (123) disposé dans le substrat semiconducteur dans une zone (AR) qui est visible à partir de la bosse, sans être masquée par la pellicule; et un second élément (121, 122) dis- posé dans le substrat semiconducteur ailleurs que dans la zone précitée, ce second élément étant moins résistant au rayonnement alpha que le premier élément. 10. Dispositif à semiconducteur selon la revendication 9, ca- ractérisé en ce que le premier élément est un transistor MOS (123) ayant un corps à un potentiel fixé. 11. Dispositif à semiconducteur, caractérisé en ce qu'il com- prend: un substrat semiconducteur (101, 102); une électrode (103, 105, 106) disposée sur le substrat semiconducteur; une bosse conductrice de l'électricité (11) formée sur l'électrode; une pellicule (201) recouvrant le substrat semiconducteur, sauf la bosse, et qui est destinée à arrêter un rayonnement alpha; une pellicule d'oxyde d'isolation (400) disposée dans le substrat semiconducteur, dans une zone (AR) qui est visible à partir de la bosse, sans être masquée par la pellicule précitée; et un élément (101a, 101b, 109) disposé dans le substrat semiconducteur, ailleurs que dans la zone précitée. 12. Dispositif à semiconducteur selon l'une quelconque des re- vendications 9 à 11, caractérisé en ce que la bosse (11) est une bosse de brasure. 13. Dispositif à semiconducteur selon la revendication 12, ca- ractérisé en ce que l'électrode comprend une structure multicouche qui est constituée par une couche de titane (105) et une couche de nickel (106), et la pellicule isolante est constituée par un polyimide.