Brevet FR2775831A1 — publié le 19990903

A Tranche SOI ayant une couche enterrée ARRIÈRE PLAN DE L'INVENTION (1) Domaine de l'Invention L'invention concerne la fabrication de dispositifs de circuit intégré et, plus particulièrement, un procédé de formation d'un dispositif à silicium-sur-isolant (SOI) ayant une couche enterrée, dans la fabrication de circuits intégrés. (2) Description de l'Art Antérieur Du fait que l'intégration appelée 3C (ordinateur, communication et consommateur) devient une tendance mon- diale, les dispositifs de Transistor à Jonction Bipo- laire (BJT) deviennent de plus en plus demandés. En raison de leurs bonnes propriétés d'isolation du dispositif et des superbes caractéristiques résultantes de la performance du dispositif, les tranches de silicium-sur-isolant (SOI) deviennent de plus en plus appréciées. La technologie sili- cium-sur-isolant est décrite dans Silicon Processing for the VLSI Era Volume II, par Stanley Wolf, Lattice Press, Sunset Beach, CA, c. 1990, aux pages 66 à 78. Deux des nom- breux procédés de fabrication de tranches SOI seront décrits en ce référant aux Figs. 1A, lB, 2A, 2B, et 2C. En se référant à présent plus particulièrement à la Fig. 1A, il est représenté un substrat semi-conducteur 1, de préférence constitué de silicium monocristallin. Une couche d'oxyde de silicium 2 est formée sur la surface du substrat. Un deuxième substrat monocristallin 3 présente, formé sur lui, une deuxième couche d'oxyde de silicium 4. Le premier substrat 1 est retourné et les deux substrats sont reliés entre eux au niveau de la surface de leurs cou- ches d'oxyde, par exposition à une pression et renforcement durant une exposition ultérieure à un recuit. Le substrat 1 est gravé en retrait ou poli pour réduire son épaisseur, comme représenté sur la Fig. lB. Ce procédé peut être dénommé SOI lié et gravé en retrait (BESOI). Un deuxième procédé est connu sous le nom de procédé UnibondTM. Le procédé UnibondTM SMART-CUT est décrit dans les trois documents, "Silicon on Insulator Material Techno- logy," par M. Bruel, Electronics Letters, Vol. 31, No. 14, 6 Juillet, 1995, pages 1201 à 1202, ""SMART CUT': A Promising New SOI Material Technology, "by M. Bruel et al, Proceedings 1995 IEEE International SOI Conference, Octobre 1995, pages 178-179, et "Cleaning and Polishing as Key Steps for SMART-CUT SOI Process," par H. Moriceau et ai, Proceedings 1996 IEEE International SOI Conference, Octobre 1996, pages 152 à 153. En se référant à présent à la Fig. 2A, il est représenté un substrat semi- conducteur 1 en silicium monocristallin. Une couche d'oxyde 2 est déve- loppée sur la surface du substrat 1. Des ions hydrogène sont implantés dans la tranche à un niveau 5 auquel un fen- dage doit être réalisé. En se référant à la Fig. 2B, un deuxième substrat monocristallin 3 présente, formé sur lui, une couche d'oxyde de silicium 4. Le premier substrat 1 est retourné et les deux substrats sont reliés entre eux au niveau de la surface de leurs couches d'oxyde, par exposi- tion à une pression et renforcement durant une exposition ultérieure à un recuit. Durant un traitement thermique à une température comprise dans la plage allant de 400 à 600 C, la tranche 1 va se fendre au niveau de la pénétra- tion d'ions hydrogène 5, en laissant une mince couche de silicium 6, comme représenté sur la Fig. 2C. Le substrat 1 qui a été fendu est réutilisable. En vue de fabriquer des dispositifs de circuit inté- gré BJT et BICMOS de haute performance en utilisant des tranches SOI, il est nécessaire de fabriquer des tranches SOI ayant en leur sein une structure de couche enterrée. Le brevet US 5 488 012 délivré à McCarthy enseigne un procédé de croissance d'une succession de couches d'arrêt de gra- vure individuelles ou multiples s'achevant par une mince couche de silicium sur un substrat de silicium. La couche de silicium est liée à un substrat en verre et le substrat en silicium est éliminé. Le brevet US 5 286 670 délivré à Kang et al. représente un procédé de formation d'un dispo- sitif à semi-conducteur ayant des éléments électriques enterrés dans un substrat SOI. Une couche de polysilicium recouvre les éléments électriques enterrés et est polie avant être liée à un substrat semi- conducteur. Le brevet US 5 360 752 délivré à Brady et al. enseigne un procédé de durcissement par rayonnement de l'oxyde enterré dans une couche SOI par l'implantation d'ions dans la couche d'oxyde. RESUME DE L'INVENTION Le but principal de la présente invention est de pro- poser un procédé efficace et particulièrement industriel de formation d'un dispositif à silicium-sur-isolant ayant une couche enterrée, dans la fabrication d'un circuit intégré. Un autre but de la présente invention est de proposer un procédé de formation d'un dispositif de silicium sur isolant ayant une couche enterrée formée par implantation d'ions dans la fabrication d'un circuit intégré. Un autre but encore de la présente invention est de proposer un procédé de formation d'un dispositif sili- cium-sur-isolant ayant une couche enterrée formée par du siliciure, dans la fabrication d'un circuit intégré. Un autre but de l'invention est de proposer un pro- cédé de formation d'un dispositif silicium sur isolant lié et gravé en retrait (BESOI), ayant une couche enterrée, dans la fabrication d'un circuit intégré. Un autre but encore de l'invention est de proposer un procédé de formation d'un dispositif silicium-sur-isolant UnibondTM ayant une couche enterrée dans la fabrication d'un circuit intégré. Selon les buts de la présente invention, le procédé de formation d'un dispositif silicium-sur-isolant ayant une couche enterrée est atteint. Des ions sont implantés dans un premier substrat semi-conducteur à l'endroit o il n'est5 pas recouvert par un masque photorésistant pour former des zones implantées. En variante, une couche de siliciure sur le premier substrat semi-conducteur est mise en motif pour laisser des zones de siliciure. Une première couche d'oxyde est formée de façon à recouvrir le premier substrat semi- conducteur, de manière que les zones implantées ou les zones de siliciure forment la structure de couche enterrée. Une deuxième couche d'oxyde est formée de façon à recouvrir un deuxième substrat semi-conducteur. Les première et deuxième couches d'oxyde sont liées entre elles pour former la tranche à l'aide de la liaison et de la gravure en retrait ou du procédé UnibondTM pour achever la formation d'une tranche silicium-sur-isolant ayant une structure de couche enterrée dans la fabrication d'un circuit intégré. BREVE DESCRIPTION DES DESSINS Dans les dessins annexés faisant partie de cette des- cription, il est représenté: Les Fig. lA et lB illustrent schématiquement, en représentation en coupe transversale, un premier dispositif silicium-sur-isolant de l'art antérieur. Les Fig. 2A, 2B et 2C illustrent schématiquement en représentation en coupe transversale, un deuxième disposi- tif silicium-sur-isolant de l'art antérieur. Les Fig. 3 à 7 représentent schématiquement en repré- sentation en coupe transversale un premier mode de réalisa- tion préféré de la présente invention. Les Fig. 8 à 12 représentent schématiquement en représentation en coupe transversale un deuxième mode de réalisation préféré de la présente invention. Les Fig. 13 à 17 représentent schématiquement en représentation en coupe transversale un troisième mode de réalisation préféré de la présente invention. Les Fig. 18 et 19 représentent schématiquement en représentation en coupe transversale un quatrième mode de réalisation préféré de la présente invention. La Fig. 20 représente schématiquement en représenta- tion en coupe transversale un dispositif de circuit intégré SOI achevé, fabriqué par le procédé de la présente inven- tion. DESCRIPTION DES MODES DE REALISATION PREFERES Le procédé de la présente invention peut être utilisé pour former un dispositif silicium-sur-isolant ayant une couche enterrée, dans lequel le dispositif est formé par un procédé de liaison et de gravure en retrait ou par un pro- cédé UnibondTM. Un premier mode de réalisation préféré de la présente invention, dans lequel la structure de couche enterrée va être formée par une implantation d'ions ou par une diffu- sion chimique et dans lequel le dispositif va être formé par liaison et gravure en retrait, sera décrit en se réfé- rant aux Fig. 3 à 7. En se référant à présent plus particu- lièrement à la Fig. 3, il est représenté une illustration d'une partie d'un circuit intégré partiellement achevé, dans lequel se trouve un substrat semi-conducteur 10 en silicium monocristallin. Une couche d'agent photorésistant est appliquée sur le substrat et mise en motif pour former un masque photorésistant 14 laissant des ouvertures au niveau desquelles doit être formée la structure de couche enterrée. Par exemple, des ions d'arsenic 16 sont implantés dans le substrat de silicium 10 via les ouvertures ménagées dans le masque photorésistant 14 pour former des zones de couches enterrées 18. Des zones de N+ peuvent être formées par implantations d'ions d'arsenic d'antimoine ou de phos- phore. Des zones de P+ peuvent être formées par implanta- tions d'ions de bore. Les ions sont implantés avec un dosage compris entre environ 1 E 12 à 1 E 14 atomes/cm2 à une énergie comprise entre environ 30 et 200 KeV, o le profile de dopage des ions implantés présente un peak à une concentration comprise entre environ 1 E 17 et 1 E 20 atomes/cm3. En se référant à présent à la Fig. 4, le masque pho- torésistant est retiré et la surface du substrat en sili- cium 10 est oxydée thermiquement pour former une couche d'oxyde de silicium 20. Cette couche présente une épaisseur comprise entre environ 500 et 10 000 Angstrôms. La Fig. 5 illustre un deuxième substrat semi-conduc- teur 40 en silicium monocristallin, sur lequel une couche d'oxyde de silicium 42 a été développée ou déposée à une épaisseur comprise entre 0 et environ 10 000 Angstrôms. Le substrat 10 est retourné et les deux tranches sont reliées par leurs couches d'oxyde 20 et 42. Les tranches sont reliées entre elles à l'aide d'un procédé de pratique cou- rante, par exemple, par une liaison hydrophile faite à la température ambiante. La Fig. 6 représente les deux substrats liés entre eux. La surface inférieure du substrat de silicium 10 est à présent gravée en retrait à l'aide d'un procédé de polis- sage chimique ou mécanique, tel qu'un polissage mécanique chimique (CMP), ou d'autres procédés de polissage connus dans l'art, par exemple des solutions alcalines de pureté élevée avec de la silice colloïdale, pour laisser une mince couche de silicium contenant les zones enterrée 18, comme représenté sur la Fig. 7. La couche de silicium restante présente une épaisseur typique, comprise entre environ 500 et 6000 Angstrôms. Un deuxième mode de réalisation préféré de la pré- sente invention dans lequel la structure de couche enterrée va être formée par une couche de siliciure sera décrit en se référant aux Fig. 8 à 12. En se référant à présent plus particulièrement à la Fig. 8, il est représenté une illus- tration d'une partie d'un circuit intégré partiellement achevé, dans lequel se trouve un substrat semi-conduc- teur 10 de silicium monocristallin. Une couche de sili- ciure 19, tel que du siliciure de tungstène, siliciure de titane ou siliciure de molybdène, est déposée sur le subs- trat de silicium 10 à une épaisseur comprise entre environ et 1000 Angstrôms. Le matériau de siliciure doit être sélectionné de manière à présenter la température eutecti- que binaire la plus faible, qui est supérieure à la tempé- rature de liaison ultérieure. Par exemple, voir Modular Series On Solid State Devices Vol. V. "Introduction to Microelectronic Fabrication" par Richard C. Jaegeer, Addi- son-Wesley Publishing Company, Inc. C. 1988, p. 144, Tableau 7.1. Une couche d'agent photorésistant est appliquée sur la couche de siliciure et mise en motif à l'aide de techni- ques classiques de photolithographie et du gravure pour former un masque photorésistant 14. La couche de sili- ciure 19 est gravée à l'endroit o elle n'est pas recou- verte par le masque photorésistant comme représenté sur la Fig. 9. En variante, les zones de siliciure 19 peuvent être déposées sélectivement sur la surface du substrat. En se référant à présent à la Fig. 10, une couche d'oxyde de silicium 20 est déposée sur le substrat et recouvre les zones de siliciure 19. Cette couche présente une épaisseur comprise entre environ 500 et 000 Angstrôms. La Fig. 11 illustre un deuxième substrat semi-conduc- teur 40 de silicium monocristallin sur lequel une couche d'oxyde de silicium 42 a été développée ou déposée à une épaisseur comprise entre 0 et environ 10 000 Angstrôms. Le substrat 10 est retourné et les deux tranches sont reliées par leurs couches d'oxyde 20 et 42. Les tranches sont reliées entre elles à l'aide d'un procédé de pratique cou- rante, par exemple par une exposition à un recuit dans une atmosphère ambiante d'oxygène. Le substrat de silicium 10 est à présent gravé en retrait à l'aide d'un procédé de polissage chimique ou mécanique, tel que différentes versions diverses de procé- dés cmP connus dans l'art, pour laisser subsister une mince couche de silicium contenant les zones enterrées 19 comme représenté sur la Fig. 12. La couche de silicium restante présente une épaisseur typique, comprise entre environ 500 et 6000 Angstrôms. En se référant à présent aux Fig. 13 à 17, un troi- sième mode de réalisation préféré de la présente invention, dans lequel la structure de couche enterrée va être formée par une implantation d'ions et une liaison va être effec- tuée par un procédé Unibond TM, va être décrit. En se réfé- rant à présent plus particulièrement à la Fig. 13, il est représenté une illustration d'une partie d'un circuit inté- gré partiellement achevé, dans lequel se trouve un substrat semiconducteur 10 de silicium monocristallin. Des atomes d'hydrogène sont implantés dans le substrat de silicium à une profondeur comprise entre environ 1000 et 2000 Angstroms. Le numéro 25 indique le niveau de pénétra- tion des atomes d'hydrogène et la position à laquelle va avoir lieu un fendage de tranche ultérieur. A présent, comme représenté sur la Fig. 14, une cou- che d'agent photorésistant est appliquée sur le substrat et est mise en motif pour former un masque photorésistant 14 laissant des ouvertures au niveau desquelles doit être for- mée la structure de couche enterrée. Des ions, tels que des ions d'arsenic 16, sont implantés dans la tranche 10 à tra- vers les ouvertures ménagées dans le masque photorésis- tant 14 pour former des zones de couche enterrée 18. En se référant à présent à la Fig. 15, le masque pho- torésistant est retiré et une couche d'oxyde de silicium 20 est déposée sur la surface de la tranche 10, à une épais- seur typique comprise entre environ 1000 et 4000 Angstrôms. La Fig. 16 illustre un deuxième substrat semi-conduc- teur 40 de silicium monocristallin sur lequel une couche d'oxyde de silicium 42 a été développée ou déposée à une épaisseur comprise entre 0 et environ 4000 Angstrôms. Le substrat 10 est retourné et les deux tranches sont reliées par leurs couches d'oxyde 20 et 42. Les tranches sont reliées entre elles en utilisant des procédés existants, par exemple par une exposition à un recuit dans une atmo- sphère ambiante d'oxygène. La plus grande partie du substrat de silicium 10 est à présent retirée par fendage à un niveau 25 durant un traitement thermique à une température comprise entre envi- ron 400 et 600 C, en laissant subsister une petite partie de la tranche 10 à titre de surface supérieure de la tran- che résultante, comme représenté sur la Fig. 17. Un procédé de polissage est alors exécuté pour lisser la surface de la tranche résultante. L'épaisseur de la surface supérieure de silicium 10 restante est typiquement comprise entre environ 500 et 2000 Angstrôms. Les Fig. 18 et 19 représentent un quatrième mode de réalisation de l'invention, dans lequel la structure de couche enterrée va être formée par une couche de siliciure, comme dans la deuxième invention, et dans lequel le dispo- sitif SOI va être formé par un procédé UnibondTM comme dans le troisième mode de réalisation. D'abord comme représenté sur la Fig. 13, des atomes d'hydrogène sont implantés dans le substrat 10 à une profondeur comprise entre environ 1000 et 2000 Angstrôms, comme indiqué par le niveau 25. Ensuite, comme représenté sur la Fig. 8, une couche de siliciure 19, tel que du siliciure de tungstène, siliciure de titane ou siliciure de molybdène, est déposée sur le substrat de silicium monocristallin 10 à une épaisseur comprise entre environ 100 et 1000 Angstrôms. Comme indiqué ci-dessus, le matériau de siliciure doit être sélectionné de manière à présenter la température eutectique binaire la plus faible, qui est supérieure à la température de liaison ultérieure. Une couche d'agent photorésistant est appliquée sur la cou- che de siliciure et mise en motif à l'aide de techniques plastiques de photolitographie et de gravure, pour former un masque photorésistant 14. La couche de siliciure 19 est gravée à l'endroit o elle n'est pas recouverte par le mas- que photorésistant, comme représenté sur la Fig. 9. Comme représenté sur la Fig. 10, une couche d'oxyde de silicium 20 est déposée sur le substrat et recouvre les zones de siliciure 19. Cette couche présente une épaisseur comprise entre environ 1000 et 4000 Angstrôms. La Fig. 18 illustre un deuxième substrat semi-conduc- teur 40 de silicium monocristallin sur lequel une couche d'oxyde de silicium 42 a été développée ou déposée à une épaisseur comprise entre 0 et environ 4000 Angstrôms. Le substrat 10 est retourné et les deux tranches sont reliées par leurs couches d'oxyde 20 et 42. Les tranches sont reliées entre elles à l'aide de pratiques existantes, par exemple par une exposition à un recuit dans une atmosphère ambiante d'oxygène. La plus grande partie du substrat de silicium 10 est à présent retirée par fendage de la tranche 10 au niveau 25 durant un traitement thermique à une température comprise entre environ 400 et 600 C, en laissant une petite partie de la tranche 10 à titre de surface supérieure de la tran- che résultante comme représentée sur la Fig. 19. Un procédé de polissage est exécuté pour lisser la surface de la tran- che résultante. L'épaisseur de la couche supérieure de silicium restante est typiquement comprise entre environ 500 et 2000 Angstrôms. Le traitement continue, d'une façon classique dans l'art, pour former des structures de dispositif à semi-con- ducteur et pour mettre en contact les zones enterrées avec un traitement métallurgique subséquent, pour achever le dispositif de circuit intégré silicium-sur-isolant. Par exemple, la Fig. 20 illustre un transistor bipolaire NPN. Des zones à oxydation locale de silicium (LOCOS) 52 sont formées dans le substrat de silicium 10. Un obturateur de collecteur N+ 54 est formé dans le substrat 10 pour venir au contact de la couche enterrée 18. Une zone de base P+ 56 est formée dans le substrat 10. Un émetteur N+ 58 est formé dans la zone de base 56. Des contacts 62 en polysilicium sont formés de façon à recouvrir le substrat dans les zones d'émetteur et de collecteur. Des contacts métalliques 66 sont formés à travers la couche isolante 64, vers les con- tacts en polysilicium. La Fig. 20 suit la Fig. 7 du premier mode de réalisa- tion; cependant, la continuation du traitement est analogue pour tous les modes de réalisation. Le procédé de la présente invention propose un pro- cédé efficace et particulièrement industriel, conçu pour fabriquer une tranche silicium-sur-isolant ayant une couche enterrée, qui soit utilisé pour fabriquer des dispositifs de transistor à jonction bipolaire (BJT) et BICMOS à haute performance. Les zones de contact enterrées peuvent être formées en utilisant une implantation d'ions ou par un dépôt de siliciure et une mise en motif. Le procédé peut être intégré à des procédés de liaison et de gravure en retrait ou UnibondTM conçus de façon à relier des tranches. Bien que l'invention ait été représentée et décrite en particulier en se référant à ses modes de réalisation préférés, il va être évident à l'homme de l'art que diffé- rentes variantes de forme et de détails peuvent être appor- tées sans sortir de l'esprit ni du champ d'application de l'invention. REV E N D I C A T I ON S 1. Un procédé de formation d'une tranche de sili- cium-sur-isolant ayant une structure de couche enterrée, dans la fabrication d'un circuit intégré, comprenant: - la fourniture d'un masque photorésistant (14) de façon à recouvrir un premier substrat semi-conducteur (10); - l'implantation d'ions dans ledit premier substrat semi- conducteur (10) à l'endroit o il n'est pas recouvert par ledit masque photorésistant (14) pour former des zones implantées; - la formation d'une première couche d'oxyde de façon à recouvrir ledit premier substrat semi-conducteur (10), de manière que lesdites zones implantées forment ladite structure de couche enterrée; - la formation d'une deuxième couche d'oxyde de façon à recouvrir un deuxième substrat semi-conducteur (40); la liaison entre elles desdites première et deuxième couches d'oxyde pour former ladite tranche; et - la gravure en retrait dudit premier substrat semi-con- ducteur (10) pour achever ladite formation de ladite tranche silicium-sur-isolant ayant ladite structure de couche enterrée dans la fabrication d'un circuit intégré. 2. Le procédé selon la revendication 1, dans lequel ladite étape d'implantation d'ions dans ledit premier subs- trat semi-conducteur comprend l'implantation d'ions avec un dosage de 1 E 12 à 1 E 14 atomes/mc2 à une énergie comprise entre environ 30 et 200 KeV. 3. Le procédé selon la revendication 1, dans lequel ladite première couche d'oxyde présente une épaisseur com- prise entre environ 500 et 10 000 Angtrôms. 4. Le procédé selon la revendication 1, dans lequel ladite deuxième couche d'oxyde présente une épaisseur com- prise entre 0 et environ 10 000 Angtrôms. 5. Le procédé selon la revendication 1, dans lequel ladite étape de liaison entre elles desdites première et 13 2775831 deuxième couches d'oxyde comprend la réalisation d'une liaison hydrophile à la température ambiante. 6. Le procédé selon la revendication 1, dans lequel, après ladite étape de gravure en retrait dudit premier substrat semi-conducteur (10), l'épaisseur dudit premier substrat semi-conducteur (10) restant de façon à recouvrir ladite structure de couche enterrée, est comprise entre environ 500 et 6000 Angstrôms. 7. Un procédé de formation d'une tranche sili- O10 cium-sur-isolant ayant une structure de couche enterrée dans la fabrication d'un circuit intégré, comprenant: - la fourniture d'une couche de siliciure de façon à recouvrir un premier substrat semi- conducteur; la formation d'un masque photorésistant (14) de façon à recouvrir ladite couche de siliciure; - la gravure de ladite couche de siliciure à l'endroit o elle n'est pas recouverte par ledit masque photorésis- tant (14), pour laisser des zones de siliciure (19) recouvrant ledit premier substrat semi-conducteur (10); - la formation d'une première couche d'oxyde de façon à recouvrir lesdites zones de siliciure (19), de manière que lesdites zones de siliciure (19) forment ladite structure de couche enterrée; - la formation d'une deuxième couche d'oxyde de façon à recouvrir un deuxième substrat semi-conducteur (40); - la liaison entre elles desdites première et deuxième couches d'oxyde pour former ladite tranche; - la gravure en retrait dudit premier substrat semi-con- ducteur pour achever ladite formation de ladite tranche silicium-surisolant ayant ladite structure de couche enterrée, dans la fabrication d'un circuit intégré. 8. Le procédé selon la revendication 7, dans lequel ladite couche de siliciure comprend du siliciure de tung- stène. 9. Le procédé selon la revendication 7, dans lequel ladite couche de siliciure comprend du siliciure de titane. 14 2775831 10. Le procédé selon la revendication 7, dans lequel ladite couche de siliciure comprend du siliciure de molyb- dène. 11. Le procédé selon la revendication 7, dans lequel ladite couche de siliciure présente une épaisseur comprise entre environ 100 et 1000 Angstrôms. 12. Le procédé selon la revendication 7, dans lequel ladite première couche d'oxyde présente une épaisseur com- prise entre environ 500 et 10 000 Angstrôms. 13. Le procédé selon la revendication 7, dans lequel ladite deuxième couche d'oxyde présente une épaisseur com- prise entre 0 et environ 10 000 Angstrôms. 14. Le procédé selon la revendication 7, dans lequel ladite étape de liaison entre elles desdites premières et deuxième couches d'oxyde comprend la réalisation d'une * liaison hydrophile à la température ambiante. 15. Le procédé selon la revendication 7, dans lequel, après ladite étape de gravure en retrait dudit premier substrat semi-conducteur (10), l'épaisseur dudit premier substrat semi-conducteur (10), restant de façon à recouvrir ladite structure de couche enterrée, est comprise entre environ 500 et 6000 Angstrôms. 16. Un procédé de formation d'une tranche sili- cium-sur-isolant ayant une structure de couche enterrée dans la fabrication d'un circuit intégré, comprenant: - l'implantation d'atomes d'hydrogène dans un premier substrat semi-conducteur pour former un niveau de division de tranche dans ledit premier substrat semi- conducteur (10); - la formation d'un masque photorésistant (14) de façon à recouvrir ledit premier substrat semi-conducteur (10); - l'implantation d'ions dans ledit premier substrat semi- conducteur à l'endroit o il n'est pas recouvert par ledit masque photorésistant (14) pour former des zones implantées; - la formation d'une première couche d'oxyde recouvrant ledit premier substrat conducteur, de manière que 2775831 lesdites zones implantées forment ladite structure de couche enterrée; la formation d'une deuxième couche d'oxyde de façon à recouvrir undeuxième substrat semi-conducteur (40); - la liaison entre elles desdites première et deuxième couches d'oxyde pour former ladite tranche; - l'enlèvement de la plupart dudit premier substrat semi- onducteur auxdits niveaux de division de tranche; et - le polissage dudit premier substrat semi-conducteur restant, afin d'achever ladite formation de ladite tranche silicium-sur-isolant ayant ladite structure de couche enterrée, dans la fabrication d'un circuit intégré. 17. Le procédé selon la revendication 16, dans lequel ledit premier substrat semi-conducteur restant présente une épaisseur comprise entre environ 500 et 2000 Angstrôms. 18. Le procédé selon la revendication 16, dans lequel ladite étape d'implantation d'ions dans ledit premier subs- trat semi-conducteur comprend l'implantation d'ions avec un dosage de 1 E 12 à 1 E 14 atomes/cm2 à une énergie comprise entre environ 30 et 200 KeV. 19. Le procédé selon la revendication 16, dans lequel ladite première couche d'oxyde présente une épaisseur com- prise entre environ 1000 et 4000 Angtrôms. 20. Le procédé selon la revendication 16, dans lequel ladite deuxième couche d'oxyde présente une épaisseur com- prise entre 0 et environ 4000 Angtrôms. 21. Le procédé selon la revendication 16, dans lequel ladite étape de liaison entre elles desdites première et deuxième couches d'oxyde comprend la réalisation d'une liaison hydrophile à la température ambiante. 22. Un procédé de formation d'une tranche sili- cium-sur-isolant ayant une structure de couche enterrée dans la fabrication d'un circuit intégré, comprenant: - l'implantation d'un niveau de division de tranche dans un premier substrat semi-conducteur à l'aide d'une implan- tation d'atomes d'hydrogène; 16 2775831 - le dépôt d'une couche de siliciure recouvrant ledit premier substrat semi-conducteur; - la formation d'un masque photorésistant (14) recouvrant ladite couche de siliciure; - la gravure de ladite couche de siliciure à l'endroit o elle n'est pas recouverte par ledit masque photorésis- tant (14), pour laisser des zones de siliciure (19) recouvrant ledit premier substrat semi-conducteur; - la formation d'une première couche d'oxyde recouvrant ledit premier substrat semi-conducteur et lesdites zones de siliciure (19), de manière que lesdites zones de sili- ciure (19) forment ladite structure de couche enterrée; - la formation d'une deuxième couche d'oxyde recouvrant un deuxième substrat semiconducteur (40); - la liaison entre elles desdites première et deuxième couches d'oxyde pour former ladite tranche; - l'enlèvement de la plupart dudit premier substrat semi- conducteur par fendage de la tranche audit niveau de division de tranche formé par ladite implantation d'atomes d'hydrogène; et - le polissage dudit premier substrat semi-conducteur restant pour achever ladite formation de ladite tranche silicium-sur-isolant ayant ladite structure de couche enterrée, dans la fabrication d'un circuit intégré. 23. Le procédé selon la revendication 22, dans lequel ledit premier substrat semi-conducteur restant présente une épaisseur comprise entre environ 500 et 2000 Angstrôms. 24. Le procédé selon la revendication 22, dans lequel ladite couche de siliciure comprend un élément du groupe contenant le siliciure de tungstène, le siliciure de titane, et siliciure de molybdène. 25. Le procédé selon la revendication 22, dans lequel ladite couche de siliciure présente une épaisseur comprise entre environ 100 et 1000 Angstrôms. 26. Le procédé selon la revendication 22, dans lequel ladite première couche d'oxyde présente une épaisseur com- prise entre environ 1000 et 4000 Angstrôms. 17 2775831 27. Le procédé selon la revendication 22, dans lequel ladite deuxième couche d'oxyde présente une épaisseur com- prise entre O et environ 4000 Angtrôms. 28. Le procédé selon la revendication 22, dans lequel ladite étape de liaison entre elles desdites première et deuxièmes couches d'oxyde comprend la réalisation d'une liaison hydrophile à la température ambiante.