Brevet FR2775122A1 — publié le 19990820

PROCEDE DE FABRICATION D'UNE MEMOIRE VIVE DYNAMIQUE A STRUCTURE ENTERREE L'invention concerne un procédé de fabrication d'un circuit inté- gré, et elle concerne plus particulièrement un procédé de fabrication d'une mémoire vive dynamique (ou DRAM pour "dynamic random access memory") à structure enterrée. Pour répondre à l'exigence d'un niveau d'intégration de plus en plus élevé, on conçoit un circuit intégré avec des dimensions de plus en plus petites. Une seule cellule de mémoire DRAM comprend un transistor MOS et un condensateur. Par conséquent, dans un circuit intégré com- prenant une mémoire DRAM, on obtient de plus faibles dimensions en réduisant la taille d'un transistor et d'un condensateur, ou en économi- sant l'espace occupé par une interconnexion entre des dispositifs. En diminuant la dimension d'un condensateur, on réduit l'aire de surface, et par conséquent l'effet de résistance devient plus marqué, et la qualité du condensateur est dégradée. Du fait de la restriction imposée par la limite technique, il apparaît une dégradation lorsqu'on réduit encore davantage les dimensions du transistor. Par conséquent, dans une mémoire DRAM à structure enterrée, on forme un conducteur de bit enterré pour économi- ser l'espace occupé par des interconnexions. Les dimensions du circuit intégré sont donc réduites. Dans un circuit intégré classique comprenant des mémoires DRAM à structure enterrée, divers niveaux et types de contacts, par exemple des contacts pour des conducteurs de bit, des contacts pour des condensateurs et des contacts pour des circuits logiques, sont respecti- vement formés dans différents processus. Dans chaque processus de formation d'un contact, on forme une couche de métal, telle qu'une cou- che de tungstène, et on réduit son épaisseur par attaque ou on la traite par polissage chimio-mécanique (ou CMP pour "chemical-mechanical po- lishing"). Après la formation d'un contact, on forme une autre couche de métal pour la connexion électrique. Le processus est très complexe et le coût de fabrication est élevé. Un but de l'invention est donc de procurer un procédé de fabri- cation d'une mémoire DRAM. En utilisant un procédé de double incrusta- tion, en formant une seule couche diélectrique et en définissant un motif dans cette couche, on forme un contact pour le conducteur de bit, un contact pour un condensateur et un contact pour un circuit logique. Pour atteindre ces buts et avantages, et conformément à l'objet de l'invention, telle qu'elle est mise en oeuvre et décrite ici de façon gé- nérale, l'invention porte sur un procédé de fabrication d'une mémoire DRAM à structure enterrée. On fournit un substrat ayant une structure métal-oxyde-semiconducteur qui comprend une grille et une région de source/drain, et sur lequel on forme une première couche diélectrique aplanie. On définit un motif dans la première couche diélectrique pour former un ensemble de régions de connexion en métal, sans traverser la première couche diélectrique et sans mettre à nu le substrat. On définit un motif dans la première couche diélectrique pour former une première fenêtre de contact pour connecter un condensateur, et une seconde fe- nêtre de contact pour connecter un conducteur de bit, de façon que la région de source/drain soit mise à nu à l'intérieur des première et se- conde fenêtres de contact. On définit un motif supplémentaire dans la première couche diélectrique pour former une troisième fenêtre de con- tact pour connecter un circuit logique, de façon que la grille soit mise à nu dans la troisième fenêtre de contact. On forme une couche de barrière sur le substrat, et une seconde couche diélectrique sur la couche de bar- rière. On définit un motif dans la seconde couche diélectrique, de façon que la seconde couche diélectrique recouvre seulement la première fe- nêtre de contact pour la connexion du condensateur. On forme une cou- che de métal sur le substrat et le diélectrique aplani, à titre de couche d'arrêt d'attaque. La première fenêtre de contact et la seconde fenêtre de contact ont la même profondeur et elles sont formées à un même niveau, tandis que la troisième fenêtre de contact a une profondeur différente de celle des première et seconde fenêtres de contact. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre d'un mode de réalisation, donné à titre d'exemple non limitatif. La suite de la descrip- tion se réfère aux dessins annexés, dans lesquels: Les figures 1A à 1E sont des coupes illustrant un processus de fabrication d'une mémoire DRAM à structure enterrée, dans un mode de réalisation préféré conforme à l'invention. En se référant à la figure 1A, on note qu'on fournit un substrat ayant une grille 12, une région de source/drain 14 et une isolation par tranchée de faible profondeur (non représentée) formées sur lui. On forme un élément d'espacement 16 sur la paroi latérale de la grille 12. On forme une couche diélectrique 18 sur le substrat 10, par exemple une couche d'oxyde de silicium formée par dépôt chimique en phase vapeur. On aplanit la couche diélectrique 18, par exemple par polissage chimio- mécanique. En se référant à la figure 1B, on note qu'on définit un motif dans la couche diélectrique 18 pour former plusieurs régions de con- nexion en métal, 20, de faible profondeur. On notera que les régions de connexion en métal 20, de faible profondeur, ne traversent pas la couche diélectrique 18, et que le dispositif se trouvant sous la couche diélectri- que 18 n'est pas mis à nu dans les régions de connexion en métal 20. En se référant à la figure 1C, on note qu'on définit à nouveau un motif dans la couche diélectrique 18 pour former une première fenêtre de contact 22 pour connecter un condensateur, une seconde fenêtre de contact 24 pour connecter un conducteur de bit, et une troisième fenêtre de contact (non représentée) pour connecter un circuit logique et pour mettre à nu la région de source/drain 14 dans certaines des régions de connexion en métal 20. La première fenêtre de contact 22, la seconde fenêtre de contact 24 et la troisième fenêtre de contact (non représentée) ont une même profondeur et elles sont formées à un même niveau. En se référant à la figure 1D, on note qu'on définit un motif supplémentaire dans la couche diélectrique 18 pour former une quatrième fenêtre de contact 26 et pour mettre à nu la grille 12 dans l'une des ré- gions de connexion en métal 20. Comme représenté sur la figure, la qua- trième fenêtre de contact 26 n'est pas au même niveau que la première fenêtre de contact 22, la seconde fenêtre de contact 24 et la troisième fenêtre de contact (non représentée). En se référant à la figure 1E, on note qu'on forme une couche de barrière 28 sur le substrat 10, par exemple une couche de nitrure de titane formée par dépôt chimique en phase vapeur. On forme une couche diélectrique 30, par exemple une couche d'oxyde de tantale, sur la cou- che de nitrure de titane 28. On grave la couche diélectrique 30 en for- mant une couche de résine photosensible à titre de masque. Il en résulte que seule la première fenêtre de contact 22 et la région de connexion en métal 20 à l'intérieur de laquelle est formée la première fenêtre de con- tact 22, sont recouvertes par la couche diélectrique 30, comme repré- senté sur la figure 1F. En se référant à la figure 1G, on note qu'on forme sur le subs- trat 10 une couche de métal 32, telle qu'une couche de tungstène, et cette couche remplit les régions de connexion en métal 20. On aplanit la couche de métal 32 et la couche de barrière 28 en utilisant la couche di- électrique 18 à titre de couche d'arrêt d'attaque. Un condensateur est formé à l'intérieur de la première fenêtre de contact 22, et des bouchons de métal sont formés à l'intérieur de la seconde fenêtre de contact 24, de la troisième fenêtre de contact (non représentée) et de la quatrième fe- nêtre de contact 26. La couche de métal 32 dans la région de connexion en métal 20 est utilisée à titre d'interconnexions. La caractéristique de l'invention consiste dans le procédé de double incrustation. En formant une seule couche diélectrique, on forme les fenêtres de contact avec différentes profondeurs. De plus, la couche de métal qui est formée dans les régions de connexion en métal est utili- see à titre d'interconnexions sans processus supplémentaire. Par consé- quent, le processus est simplifié et le coût est réduit. Il va de soi que de nombreuses modifications peuvent être ap- portées au procédé décrit et représenté, sans sortir du cadre de l'inven- tion. REVENDICATIONS 1. Procédé de fabrication d'une mémoire vive dynamique à structure enterrée, caractérisé en ce qu'il comprend les étapes suivantes: on fournit un substrat (10) ayant une structure métal-oxyde-semiconduc teur qui comprend une grille (12) et une région de source/drain (14), et une première couche diélectrique (18) aplanie formée par-dessus; on dé- finit un motif dans la première couche diélectrique (18) pour former un ensemble de régions de connexion en métal (20), sans traverser la pre- mière couche diélectrique (18) pour mettre à nu le substrat (10); on défi- nit un motif dans la première couche diélectrique (18) pour former une première fenêtre de contact (22) pour la connexion d'un condensateur, à l'intérieur d'une première des régions de connexion en métal (20), et une seconde fenêtre de contact (24) pour connecter un conducteur de bit dans une seconde des régions de connexion en métal (20), de façon à mettre à nu la région de source/drain (14) dans les première et seconde fenêtres de contact (22, 24); on définit un motif dans la première couche diélectrique (18) pour former une troisième fenêtre de contact (26) pour connecter un circuit logique, dans une troisième des régions de con- nexion en métal (20), de façon que la grille (12) soit mise à nu dans la troisième fenêtre de contact (26); on forme une couche de barrière (28) sur le substrat (10); on forme une seconde couche diélectrique (30) sur la couche de barrière (28); on définit un motif dans la seconde couche di- électrique (30), de façon que seule la première fenêtre de contact (22) pour connecter le condensateur et la première des régions de connexion en métal (20) soient recouvertes par la seconde couche diélectrique (30); on forme une couche de métal (32) sur le substrat (10); et on apla- nit la couche de métal (32) et la couche de barrière (28), en utilisant la première couche diélectrique (18) à titre de couche d'arrêt d'atta- que; et en ce que la première fenêtre de contact (22) et la seconde fenêtre de contact (24) ont une même profondeur et sont formées à un même niveau, tandis que la troisième fenêtre de contact (26) a une pro- fondeur différente de celle des première et seconde fenêtres de contact. 2. Procédé selon la revendication 1, caractérisé en ce que la première couche diélectrique (18) est une couche d'oxyde de silicium. 3. Procédé selon la revendication 1, caractérisé en ce que la première couche diélectrique (18) est formée par dépôt chimique en phase vapeur. 4. Procédé selon la revendication 1, caractérisé en ce que la première couche diélectrique (18) est aplanie par polissage chimio- mécanique. 5. Procédé selon la revendication 1, caractérisé en ce que la couche de barrière (28) est une couche de nitrure de titane. 6. Procédé selon la revendication 1, caractérisé en ce que la seconde couche diélectrique (30) est une couche d'oxyde de tantale. 7. Procédé selon la revendication 1, caractérisé en ce que la couche de métal (32) est une couche de tungstène.