Brevet FR2773238A1 — publié le 19990702

CIRCUIT DE BUS CONTEXTE DE L'INVENTION La présente invention concerne un circuit de bus et, plus particulièrement, un circuit de bus pour l'émission/réception de signaux par une pluralité de dispositifs de circuit via une ligne de signal de bus commune. En tant qu'exemple d'un circuit de bus classique de ce type, la Demande de Brevet Japonais Mise à l'Inspection Publique NO Sho 61-58317 présente deux circuits de bus classiques. En référence aux figures 5A à 5C, un premier circuit de bus classique 600 comporte un circuit de rétroaction 610 et des circuits d'entrée/sortie de bus 671 et 672. Le circuit de bus 600 est un circuit de bus de type statique. Le circuit de rétroaction 610 comprend un circuit à hystérésis 612 qui reçoit un signal de bus, une mémoire tampon 613 qui reçoit une sortie provenant du circuit à hystérésis 612 et un transistor à grille de transfert 614 qui reçoit une sortie provenant de la mémoire tampon 613. Le transistor à grille de transfert 614 est dans un état bloqué pendant le premier demi-cycle d'une période de transfert de données, ensuite, il est dans un état passant pendant le dernier demi-cycle de la période de transfert de données pour transmettre la sortie provenant de la mémoire tampon 613 à une ligne de signal de bus 601. Si le circuit est conçu de sorte que le niveau V1 soit inférieur à un niveau de jugement de niveau bas VL du circuit à hystérésis 612, un signal, qui est obtenu à travers le circuit à hystérésis 612 et la mémoire tampon 613, accélère le potentiel de décharge sur la ligne de signal de bus 601. Lorsque le signal de données de transfert est au niveau haut, un fonctionnement à grande vitesse est atteint de même en concevant le circuit de sorte qu'une tension croissante V2 de la ligne de signal de bus 601 dans le premier demi-cycle du cycle de transfert de données soit supérieure à un niveau de jugement de niveau haut VH. Dans le premier circuit de bus classique, étant donné qu'un circuit de rétroaction est, de plus, connecté à la ligne de signal de bus 601, le matériel dans le circuit de bus et la quantité de charge sur la ligne de signal de bus augmentent. Sur les figures 6A, 6B et 6C, un circuit de bus 700 comprend un transistor de précharge 702, un circuit de rétroaction 710 et des circuits d'entrée/sortie de bus 771 et 772. Le second circuit de bus classique 700 est un circuit de bus de type dynamique (précharge). Le circuit de rétroaction 710 comprend un comparateur 712 qui reçoit un signal de bus, une porte NON OU à deux entrées 715, à laquelle une sortie provenant du comparateur 712 et un signal de précharge Tpc sont appliqués, et un transistor de mise à l'état bas 713 qui entre une sortie provenant de la porte NON OU à deux entrées 715 en tant qu'entrée de porte pour mettre à l'état bas une ligne de signal de bus 701. Le circuit de rétroaction 710 est connecté à la ligne de signal de bus 701. La ligne de signal de bus 701 est chargée lorsque le transistor de précharge 702 est mis à l'état passant par le signal de précharge Tpc. Lorsque des données de niveau bas sont transférées dans le cycle de transfert de données, la ligne de signal de bus 701 est déchargée par des transistors de décharge 734 et 730 dans le circuit d'entrée/sortie de bus 771. Lorsque le niveau de la ligne de signal de bus 701 devient inférieur à un niveau de jugement de niveau bas VL du comparateur 712, comme montré sur la figure 6C, le transistor de mise à l'état bas 713 est mis à l'état passant par la sortie de la porte NON OU 15. Bien que le circuit de rétroaction 710 accélère la décharge à partir de la ligne de signal de bus 701, étant donné que le circuit de rétroaction 710 est, de plus, connecté à la ligne de signal de bus 701, la quantité de matériel du circuit de bus et la charge sur la ligne de signal de bus augmentent également. Un troisième circuit de bus classique est présenté dans la Demande de Brevet Japonais Mise à 1'Inspection Publique N" Hei 2-135817. En référence à la figure 7, un troisième circuit de bus classique 800 comporte une ligne de signal de bus 801, un transistor à canal p 802, un dispositif de commande (circuit de sortie de bus) 890, un récepteur (circuit d'entrée de bus) 880 et comprend au moins un circuit de décharge (circuit auxiliaire) 810a. Le transistor de précharge à canal p 802 est mis à l'état passant par le signal de précharge Tpc et charge la ligne de signal 801 à un niveau haut. Ensuite, lorsque le signal de sélection de bus TOUT est au niveau haut et que le signal de données DIN est au niveau haut, les transistors à canal n 834 et 830 dans le dispositif de commande 890 deviennent passant et la décharge à partir de la ligne de signal de bus 801 est commencée à travers le dispositif de commande 890. Lorsque le potentiel de la ligne de signal de bus 801 commence à diminuer, le potentiel de grille d'un transistor à canal p 812 dans le circuit de décharge (circuit auxiliaire) 810a diminue. Par conséquent, le transistor à canal p 812 devient passant et un potentiel élevé est délivré à partir de la ligne de source de puissance 803a à une grille du transistor à canal n 813. En conséquence, le transistor à canal n 813 devient passant et un courant circule depuis la ligne de signal de bus 801 jusqu'à une ligne de masse 800a, favorisant la décharge à partir de la ligne de signal de bus 801. Cependant, dans le troisième circuit de bus classique, étant donné que le circuit de décharge (circuit auxiliaire) 810a est, de plus, connecté à la ligne de signal de bus 801, la quantité de matériel du circuit de bus et la charge sur la ligne de signal de bus augmentent également. Un quatrième circuit de bus classique est présenté dans la Demande de Brevet Japonais Mise à l'inspection Publique N" Hei 3-74722. Sur la figure 8, un quatrième circuit de bus classique 900 comprend une ligne de signal de bus 901 et un transistor de précharge 902 qui charge la ligne de signal de bus 901. Etant donné que le transistor de précharge 902 est un transistor à canal n, la ligne de signal de bus 901 devient passante à un niveau intermédiaire. Un circuit d'entrée de bus 980 entre un signal provenant de la ligne de signal de bus 901 via un transistor à canal n 929. Une fois que la ligne de signal de bus 901 est chargée par un transistor de précharge 902, le circuit de contrôle de bus 979 met le transistor de précharge 902 à l'état bloqué par un signal sur la ligne de signal de précharge 909. En même temps, les moyens de contrôle de sortie de bus 999 mettent un transistor de sortie de bus 930 à l'état passant et commandent la ligne de signal de bus 901 à un niveau bas. Etant donné que la ligne de signal de bus était au niveau intermédiaire au moment de la précharge, la ligne de signal de bus 901 peut être commandée dans une période plus courte. Le transistor à canal n 919 est mis à l'état passant par le signal de précharge. Etant donné que le niveau de la ligne de signal de bus 901 approche du niveau bas, la sortie de l'inverseur 912 passe au niveau haut. Le transistor à canal n 913 est mis à l'état passant et le niveau de la ligne de signal de bus 901 devient immédiatement bas. Cependant, étant donné que le circuit auxiliaire est, de plus, connecté à la ligne de signal de bus 901, la quantité de matériel du circuit de bus et la charge sur la ligne de signal de bus augmentent également. Dans les circuits de bus classiques décrits ci-dessus, un problème est créé parce que la quantité de matériel du circuit de bus augmente du fait de l'ajout du circuit auxiliaire à la ligne de signal de bus. Donc, une grande intégration du circuit de bus est empêchée. De plus, étant donné que le circuit auxiliaire est connecté à la ligne de signal de bus, la quantité de charge sur la ligne de signal de bus augmente, ce qui augmente le temps de propagation de la transmission sur la ligne de signal de bus. En conséquence, le fonctionnement à grande vitesse est empêché. De plus, la période de cycle de fonctionnement du circuit de bus ne peut pas être réduite et le rendement de transmission est abaissé. RESUME DE L'INVENTION Par conséquent, un objet de la présente invention consiste à proposer un circuit de bus avec une grande intégration. De plus, un autre objet de la présente invention consiste à proposer un circuit de bus qui fonctionne à grande vitesse. De plus, un autre objet encore de la présente invention consiste à proposer un circuit de bus qui améliore le rendement de transmission. Selon un aspect de la présente invention, un circuit de bus est proposé qui comprend une ligne de bus, un premier circuit pour sortir un signal de sortie, ou entrer un signal d'entrée, vers et à partir de la ligne de bus, et un second circuit prévu dans le premier circuit. Le second circuit entre le potentiel de la ligne de bus en tant que signal, amplifie le signal conformément à une variation du signal et renvoie le résultat amplifié à la ligne de bus. Selon un autre aspect de la présente invention, un circuit de bus est proposé qui comprend une ligne de bus, un circuit de précharge qui charge le potentiel de la ligne de bus, un circuit de sortie de bus qui reçoit un signal de données et applique un signal à la ligne de bus en déchargeant ou en ne déchargeant pas le potentiel de la ligne de bus conformément au signal de données, un circuit d'entrée de bus qui entre le signal provenant de la ligne de bus et un premier circuit prévu dans le circuit de sortie ou dans le circuit d'entrée, pour aider le circuit de sortie de bus à décharger le potentiel de la ligne de bus lorsque le circuit de sortie de bus décharge le potentiel de la ligne de bus. BREVE DESCRIPTION DES DESSINS D'autres caractéristiques et avantages de 1 invention deviendront plus évidents à partir de la description détaillée ci-dessous prise conjointement avec les dessins joints, sur lesquels la figure 1 est un schéma fonctionnel montrant un circuit de bus de la présente invention la figure 2 est un schéma fonctionnel montrant un circuit de bus selon le second mode de réalisation de la présente invention ; la figure 3 est un schéma de réalisation montrant un circuit de bus selon le troisième mode de réalisation de la présente invention ; la figure 4 est un schéma de réalisation montrant un circuit de bus selon le quatrième mode de réalisation de la présente invention les figures 5A à 5C sont, respectivement, un schéma de réalisation du circuit de bus du premier circuit de bus classique, un diagramme de synchronisation de fonctionnement et un diagramme des caractéristiques d'entrée/sortie du circuit à hystérésis les figures 6A à 6C sont un schéma de réalisation du circuit de bus du second circuit de bus classique, un diagramme de synchronisation de fonctionnement et un diagramme des caractéristiques d'entrée/sortie du comparateur utilisé dans le mode de réalisation la figure 7 est un schéma montrant la construction du circuit de bus du troisième circuit de bus classique ; et la figure 8 est un schéma montrant la construction du circuit de bus du quatrième circuit de bus classique. Sur les dessins, les mêmes numéros de référence représentent les mêmes éléments structuraux. DESCRIPTION DETAILLEE DES MODES DE REALISATION PREFERES Le premier mode de réalisation du circuit de bus va être décrit en détail ci-dessous. En référence à la figure 1, un circuit de bus 100 comprend une ligne de signal de bus 1, un circuit de précharge 2, un circuit de sortie de bus 3 (dispositif de commande de bus), un circuit d'entrée/sortie de bus 4 et un circuit d'entrée de bus 5 (récepteur de bus). La ligne de signal de bus 1 est chargée par le circuit de précharge 2 conformément à la synchronisation d'un signal de précharge Tpc. Le circuit de sortie de bus 3 est connecté à la ligne de signal de bus 1. Le circuit de sortie de bus 3 fonctionne comme un dispositif de commande pour délivrer des données Din à la ligne de bus 1. Le circuit d'entrée de bus 5 est connecté à la ligne de bus 1. Le circuit d'entrée de bus 5 fonctionne comme un récepteur pour recevoir les données provenant de la ligne de signal de bus 1. Le circuit d'entrée/sortie de bus 4 est connecté à la ligne de signal de bus 1. Le circuit d'entrée/sortie de bus 4 fonctionne comme un dispositif de commande et un récepteur. Le circuit de sortie de bus 3 comporte un composant/circuit de sortie de bus 30 et un séparateur 31. Le composant/circuit de sortie de bus 30 entre les données Din et sort les données vers la ligne de signal de bus 1. Le séparateur 31 sépare électriquement le composant/circuit de sortie de bus 30 de la ligne de signal de bus 1. Le circuit d'entrée/sortie de bus 4 comporte un composant/circuit de sortie de bus 40, un circuit de rétroaction (circuit auxiliaire) 42, un composant/circuit d'entrée de bus 43 et un séparateur 41. Le composant/circuit de sortie de bus 40 délivre des données D'in à la ligne de signal de bus 1. Le circuit de rétroaction (circuit auxiliaire) 42 détecte une variation de la ligne de signal de bus 1, amplifie la variation et renvoi la variation amplifiée à la ligne de signal de bus 1. Le composant/circuit d'entrée de bus 43 sort la sortie amplifiée D'out. Le séparateur 41 sépare électriquement le composant/circuit d'entrée de bus 43, le circuit de rétroaction 42 et le composant/circuit d'entrée de bus 40 de la ligne de signal de bus 1. Le circuit d'entrée de bus 5 comporte un circuit de rétroaction (circuit auxiliaire) 52, un composant/circuit d'entrée de bus 53 et un séparateur 51. Le circuit de rétroaction (circuit auxiliaire) 52 détecte la variation du potentiel de la ligne de signal de bus 1, amplifie la variation et renvoie la variation amplifiée à la ligne de signal de bus. Le composant/circuit d'entrée de bus 53 sort la sortie amplifiée Dout. Le séparateur 51 sépare électriquement le composant/circuit d'entrée de bus 53 et le circuit de rétroaction 52 de la ligne de signal de bus 1. Des signaux de synchronisation TOUT (signal de sélection de bus, TIo et TIN sont, respectivement, délivrés aux séparateurs 31, 41 et 51. Les séparateurs 31, 41 et 51 sont, respectivement, mis à l'état passant et à l'état bloqué conformément à ces signaux de synchronisation. Dans le mode de réalisation, bien que la ligne de signal de bus 1 soit connectée à un circuit de sortie de bus 3, à un circuit d'entrée/sortie de bus 4 et à un circuit d'entrée de bus 5, le nombre de ces circuits peut être déterminé de manière arbitraire. De plus, le nombre des circuits de précharge 2 peut etre supérieur à deux. Ensuite, le fonctionnement de ce mode de réalisation est décrit en détail ci-dessous. D'abord, tous les séparateurs 31, 41 et 51 séparent le circuit de sortie de bus 3, le circuit d'entrée/sortie de bus 4 et le circuit d'entrée de bus 5 de la ligne de signal de bus 1 conformément aux signaux de synchronisation TOUT, T10 et TIN, respectivement. A savoir, le séparateur 31 du circuit de sortie de bus 3 déconnecte le circuit de sortie de bus 3 de la ligne de signal de bus 1. Le séparateur 41 du circuit d'entrée/sortie de bus 4 déconnecte le circuit d'entrée/sortie de bus 4 de la ligne de signal de bus 1. Le séparateur 51 du circuit d'entrée de bus 5 déconnecte le circuit d'entrée de bus 5 de la ligne de signal de bus 1. La ligne de signal de bus 1 est chargée par le circuit de précharge 2 à un potentiel prédéterminé conformément au signal de précharge Tpc. Ensuite, le séparateur 31 du circuit de sortie de bus 3 ou le séparateur 41 du circuit d'entrée/sortie de bus 4 connecte le circuit de sortie de bus 3 ou le circuit d'entrée/sortie de bus 4 à la ligne de signal de bus 1 conformément au signal de sélection de bus TOUT OU au signal de synchronisation TIo, respectivement. Le composant/circuit de sortie de bus 30 du circuit de sortie de bus 3 ou le composant/circuit de sortie de bus 40 du circuit d'entrée/sortie de bus 4 fonctionne pour fixer le potentiel de la ligne de signal de bus 1 à un potentiel conformément au signal de données Din ou D'in, respectivement. Le séparateur 41 du circuit d'entrée/sortie de bus 4 ou le séparateur 51 du circuit d'entrée de bus 5 connecte le circuit d'entrée/sortie de bus 4 ou le circuit d'entrée de bus 5 à la ligne de signal de bus 1 conformément à la variation du signal de synchronisation TIO ou TIN, respectivement. Le composant/circuit d'entrée de bus 43 ou 53 fonctionne pour entrer le potentiel de la ligne de signal de bus 1. Le composant/circuit de sortie 30 du circuit de sortie de bus 3 ou le composant/circuit de sortie de bus 40 du circuit d'entrée/sortie de bus 4 peut décharger le potentiel de la ligne de bus 1 conformément au signal de données qui est entré en tant que Din ou D'in. Le circuit de rétroaction 42 ou 52 du circuit 4 ou 5, l'un d'eux étant connecté à la ligne de signal de bus 1, favorise la variation du potentiel entré à partir de la ligne de signal de bus 1 lorsque le potentiel de la ligne de bus 1 est déchargé. Ainsi, la caractéristique de réponse de décharge du circuit de bus est améliorée. D'autre part, lorsque ni le composant/circuit de sortie de bus 30 du circuit de sortie de bus 3, ni le composant/circuit de sortie de bus 40 du circuit d'entrée/sortie de bus 4 ne décharge le potentiel de la ligne de signal de bus 1, étant donné que le potentiel de la ligne de signal de bus 1 ne varie pas, le circuit de rétroaction 42 ou 52 du circuit 4 ou 5, l'un d'eux étant connecté à la ligne de signal de bus 1, ne fonctionne pas. Le potentiel entré à partir de la ligne de signal de bus 1 est maintenu. Comme décrit ci-dessus, les circuits de rétroaction (circuits auxiliaires) 42 ou 52 sont, respectivement, prévus dans le circuit d'entrée/sortie de bus 4 et dans le circuit d'entrée de bus 5. Etant donné que les circuits de rétroaction 42 et 52 améliorent la caractéristique de décharge du circuit de bus de type à précharge, un fonctionnement à grande vitesse du circuit de bus est réalisé. De plus, lorsque la ligne de signal de bus 1 est chargée, les circuits de rétroaction 42 et 52 prévus, respectivement, dans le circuit d'entrée/sortie de bus 4 et dans le circuit d'entrée de bus 5 sont séparés de la ligne de signal de bus 1. De plus, la charge sur la ligne de signal de bus 1 diminue. Par conséquent, une opération de précharge à grande vitesse peut être exécutée et, de plus, un fonctionnement à grande vitesse du circuit de bus peut être réalisé. Ensuite, un second mode de réalisation du circuit de bus va être décrit en détail ci-dessous. Une caractéristique du second mode de réalisation consiste en ce qu'un circuit de rétroaction est prévu dans un circuit de sortie de bus. Les autres constituants sont identiques à ceux du premier mode de réalisation décrit ci-dessus. En référence à la figure 2, un fonctionnement de ce mode de réalisation est décrit en détail cidessous. D'abord, tous les séparateurs 31, 41 et 51 séparent le circuit de sortie de bus 3, le circuit d'entrée/sortie de bus 4 et le circuit d'entrée de bus 5 de la ligne de signal de bus 1 conformément aux signaux de synchronisation TOUT, TIO et TIN, respectivement. A savoir, le séparateur 31 du circuit de sortie de bus 3 déconnecte le circuit de sortie de bus 3 de la ligne de signal de bus 1. Le séparateur 41 du circuit d'entrée/sortie de bus 4 déconnecte le circuit d'entrée/sortie de bus 4 de la ligne de signal de bus 1. Le séparateur 51 du circuit d'entrée de bus 5 déconnecte le circuit d'entrée de bus 5 de la ligne de signal de bus 1. La ligne de signal de bus 1 est chargée par le circuit de précharge 2 à un potentiel prédéterminé conformément au signal de précharge Tpc. Le séparateur 31 du circuit de sortie de bus 3 ou le séparateur 41 du circuit d'entrée/sortie de bus 4 connecte le circuit de sortie de bus 3 ou le circuit d'entrée/sortie de bus 4 à la ligne de signal de bus 1 conformément au signal de sélection de bus TOUT ou au signal de synchronisation TIo, respectivement. Le composant/circuit de sortie de bus 30 du circuit de sortie de bus 3 ou le composant/circuit de sortie de bus 40 du circuit d'entrée/sortie de bus 4 fonctionne pour fixer le potentiel de la ligne de signal de bus 1 à un potentiel conformément au signal de données Din ou D'in, respectivement. Le composant/circuit de sortie 30 du circuit de sortie de bus 3 ou le composant/circuit de sortie de bus 40 du circuit d'entrée/sortie de bus 4 peut décharger le potentiel de la ligne de bus 1 conformément au signal de données qui est entré en tant que Din ou D'in. Le circuit de rétroaction 32 ou 42 du circuit 3 ou 4, l'un d'eux étant connecté à la ligne de signal de bus 1, favorise la variation du potentiel entré à partir de la ligne de signal de bus 1 lorsque le potentiel de la ligne de bus 1 est déchargé. Ainsi, la caractéristique de réponse de décharge du circuit de bus est améliorée. D'autre part, lorsque ni le composant/circuit de sortie de bus 30 du circuit de sortie de bus 3, ni le composant/circuit de sortie de bus 40 du circuit d'entrée/sortie de bus 4 ne décharge le potentiel de la ligne de signal de bus 1, étant donné que le potentiel de la ligne de signal de bus 1 ne varie pas, le circuit de rétroaction 32 ou 42 du circuit 3 ou 4, l'un d'eux étant connecté à la ligne de signal de bus 1, ne fonctionne pas. Le potentiel entré à partir de la ligne de signal de bus 1 est maintenu. Ensuite, le séparateur 41 du circuit d'entrée/sortie de bus 4 ou le séparateur 51 du circuit d'entrée de bus 5 connecte le circuit d'entrée/sortie de bus 4 ou le circuit d'entrée de bus 5 à la ligne de signal de bus 1 conformément à une variation du signal de synchronisation TIO ou TIN, respectivement. Le composant/circuit d'entrée de bus 43 ou 53 fonctionne pour entrer le potentiel de la ligne de signal de bus 1. Lorsque le composant/circuit de sortie 30 du circuit de sortie de bus 3 ou le composant/circuit de sortie de bus 40 du circuit d'entrée/sortie de bus 4 décharge le potentiel de la ligne de bus 1 conformément au signal de données qui est entré en tant que Din ou D'in, le circuit de rétroaction 42 ou 52 du circuit 4 ou 5, l'un d'eux étant connecté à la ligne de signal de bus 1, favorise la variation du potentiel entré à partir de la ligne de signal de bus 1 lorsque le potentiel de la ligne de bus 1 est déchargé. Ainsi, la caractéristique de réponse de décharge du circuit de bus est améliorée. D'autre part, lorsque ni le composant/circuit de sortie de bus 30 du circuit de sortie de bus 3, ni le composant/circuit de sortie de bus 40 du circuit d'entrée/sortie de bus 4 ne décharge le potentiel de la ligne de signal de bus 1, étant donné que le potentiel de la ligne de signal de bus 1 ne varie pas, le circuit de rétroaction 42 ou 52 du circuit 4 ou 5, l'un d'eux étant connecté à la ligne de signal de bus 1, ne fonctionne pas. Le potentiel entré à partir de la ligne de signal de bus 1 est maintenu. Comme décrit ci-dessus, les circuits de rétroaction 31, 41 et 51 sont prévus dans le circuit de sortie de bus 3, dans le circuit d'entrée/sortie de bus 4 et dans le circuit d'entrée de bus 5, respectivement. Etant donné que les circuits de rétroaction 31, 41 et 51 améliorent la caractéristique de décharge du circuit de bus de type à précharge, le fonctionnement à grande vitesse du circuit de bus est réalisé. En outre, lorsque la ligne de signal de bus 1 est chargée, les circuits de rétroaction 31, 41 et 51 prévus dans le circuit de sortie de bus 3, dans le circuit d'entrée/sortie de bus 4 et dans le circuit d'entrée de bus 5, respectivement, sont séparés de la ligne de signal de bus. Donc, la charge sur la ligne de signal de bus 1 diminue. Ainsi, l'opération de précharge à grande vitesse peut être réalisée et, de plus, le fonctionnement à grande vitesse du circuit de bus peut être réalisé. Ensuite, un troisième mode de réalisation du circuit de bus va être décrit en détail ci-dessous. En référence à la figure 3, un circuit de bus 300 comprend une ligne de signal de bus 1, un circuit de précharge 2, un circuit de sortie de bus 3, un circuit d'entrée de bus 5 et/ou des circuits d'entrée/sortie de bus 4a et 4b. Le circuit de précharge 2 comprend un transistor de précharge 802 (correspondant au circuit de précharge 2 sur les figures 1 et 2). Le transistor à canal p (transistor de précharge) 802 charge la ligne de signal de bus 1. Le transistor à canal p 802 a un drain connecté à la ligne de signal de bus 1, une source connectée à une ligne d'alimentation en puissance de potentiel positif 803 et une grille à laquelle un signal de précharge Tpc est délivré. Le circuit de sortie de bus (dispositif de commande) 3 comprend deux transistors à canal n connectés en série (correspondant au composant/circuit de sortie de bus) 834 et 830 et un circuit de rétroaction (circuits auxiliaires) 32. Le transistor à canal n 834 a un drain connecté à la ligne de signal de bus 1, une grille à laquelle un signal de sélection de bus TOUT est délivré et une source connectée à un drain du transistor à canal n 830 et au circuit de rétroaction 32. Le transistor à canal n 830 comporte une grille à laquelle un signal de données Din est délivré et une source connectée à une ligne de masse 800. Le circuit de rétroaction 32 se décharge afin d'améliorer la caractéristique de réponse de décharge du circuit de bus de type à précharge. Le circuit de rétroaction 32 comprend un transistor à canal p 812d, un transistor à canal n 817d, un inverseur 816d et un transistor à canal n 813d. Le transistor à canal p 812d a une source connectée à une ligne de source de puissance de potentiel positif 803d, une grille connectée extérieurement à la source du transistor à canal n 834 dans le dispositif de commande 3 et un drain connecté au drain d'un transistor à canal n 817d. Le transistor à canal n 817d a une grille connectée au signal de sélection de bus TOUT via l'inverseur 816d et une source connectée à une ligne de masse 800d. Le transistor à canal n 813d a un drain connecté extérieurement à la source du transistor à canal n 834 dans le dispositif de commande 3, une grille connectée au drain du transistor à canal p 812d, à un drain du transistor à canal n 817d, et une source connectée à la ligne de masse 800d. Le récepteur 5 comporte un transistor à canal n 829, un transistor à canal n 828, un inverseur 820, un inverseur 826 et un circuit de rétroaction 52. Le transistor à canal n 829 a un drain connecté à la ligne de signal de bus 1 et une grille à laquelle un signal de synchronisation TIN est délivré. La source du transistor à canal n 829 est connectée à une entrée de l'inverseur 820. Une sortie de l'inverseur 820 est connectée à une entrée de l'inverseur 826. Une sortie de l'inverseur 826 est utilisée en commun avec une source du transistor à canal n 828. Le transistor à canal n 828 a un drain connecté à une source du transistor à canal n 829 et une grille à laquelle un signal de synchronisation inversé TIN barre est délivré. Le circuit de rétroaction 52 comprend un transistor à canal p 812a, un transistor à canal n 817a, un inverseur 816a et un transistor à canal n 813a. Le transistor à canal p 812a a une source connectée à une ligne de source de puissance de potentiel positif 803a, une grille connectée extérieurement à la source du transistor à canal n 829 dans le récepteur 5 et un drain connecté au drain du transistor à canal n 817a. Le transistor à canal n 817a a une grille connectée au signal de synchronisation TIN via l'inverseur 816a et une source connectée à une ligne de masse 800a. Le transistor à canal n 813a a un drain connecté extérieurement à la source du transistor à canal n 829 dans le récepteur 5, une grille connectée à un drain d'un transistor à canal p 812a et au drain du transistor à canal n 817a et une source connectée à la ligne de masse 800a. Bien que l'intérieur des circuits d'entrée/sortie de bus 4a et 4b ne soit pas montré sur la figure 3, des circuits similaires aux circuits de rétroaction 32 et 52 peuvent être ajoutés dans les autres circuits d'entrée/sortie de bus 4a et 4b similaires au circuit d'entrée de bus 5 ou au circuit de sortie de bus 3. De plus, le nombre de circuits de rétroaction 32 et 52 n'est pas limité à deux. Ensuite, le fonctionnement de ce mode de réalisation est décrit en détail ci-dessous. D'abord, une opération de précharge est décrite. Lorsque le signal de précharge Tpc barre est au niveau bas, le transistor de précharge à canal p 802 devient passant. Etant donné qu'un courant circule depuis la ligne de source de puissance 803 jusqu'à la ligne de signal de bus 1 via le transistor 802, le potentiel de la ligne de signal de bus 1 passe au niveau haut. A ce moment, le signal de sélection de bus TOUT et le signal de synchronisation TIN sont au niveau bas, donc, le transistor à canal n 829 dans le récepteur 5 et le transistor à canal n 834 dans le dispositif de commande 3 sont tous deux à l'état bloqué. Dans les circuits de rétroaction 32 et 52, le signal de sélection de bus TOUT et le signal de synchronisation TIN au niveau bas sont inversés et délivrés, via les inverseurs 816d et 816a, aux grilles des transistors à canal n 817d et 817a, respectivement. Par conséquent, les transistors à canal n 817d et 817a deviennent passants et les transistors à canal n 813d et 813a deviennent bloqués. Ainsi, les circuits de rétroaction 32 et 52 n'influencent pas les états de fonctionnement du dispositif de commande 3 et du récepteur 5. Lorsque le signal de précharge Tpc passe au niveau haut, le transistor de précharge 802 devient bloqué, cependant, l'état de niveau haut de la ligne de signal de bus 1 est maintenu. Ensuite, le signal de sélection de bus TOUT passe au niveau haut et le transistor à canal n (moyens de sortie de bus) 834 dans le dispositif de commande 3 est mis à l'état passant. Lorsque le signal de données Din est au niveau haut, étant donné que le transistor à canal n 830 dans le dispositif de commande 3 est à l'état passant, la décharge à partir de la ligne de signal de bus 1 est commencée par le dispositif de commande 3. Dans le circuit de rétroaction 32 du dispositif de commande 3, étant donné que le potentiel de grille du transistor à canal p 812d diminue, le transistor à canal p 812d devient passant. En même temps, le signal de sélection de bus de niveau haut TOUT est inversé par l'inverseur 816d. L'inverseur 816d sort le signal de niveau bas inversé vers la grille du transistor à canal n 817d et le transistor à canal n 817d devient bloqué. Etant donné que le transistor à canal p 812d est à l'état passant, un potentiel élevé est délivré à partir de la ligne de source de puissance 803d à la grille du transistor à canal n 813d. En conséquence, le transistor à canal n 813d devient passant, ce qui conduit à une circulation de courant depuis la ligne de signal de bus 1 jusqu'à la ligne de masse 800d. Ainsi, le circuit de rétroaction 32 contribue à la décharge de la ligne de signal de bus 1 et la caractéristique de réponse de décharge du circuit de bus 300 est améliorée. D'autre part, lorsque le signal de données Din est au niveau bas, étant donné que le transistor à canal n (moyens de sortie de bus) 830 dans le dispositif de commande 3 est à l'état bloqué, un signal de niveau haut provenant de la ligne de signal de bus 1 est appliqué au dispositif de commande 3. Dans le circuit de rétroaction 32 du dispositif de commande 3, le potentiel de grille du transistor à canal p 812 est au niveau haut et le transistor à canal p 812d devient bloqué. En même temps, l'inverseur 816d inverse le signal de sélection de bus de niveau haut TOUT et applique un signal de niveau bas inversé à la grille du transistor à canal n 817d. Le transistor à canal n 817d devient bloqué. A ce moment, parce que le transistor à canal p 812d est à l'état bloqué, la grille du transistor à canal n 813d est maintenue au niveau bas. En conséquence, le transistor à canal n 813d est maintenu à l'état bloqué et le circuit de rétroaction 32 n'influence pas le fonctionnement du dispositif de commande 3. C'est-à-dire que la ligne de signal de bus 1 est maintenue au niveau haut. Ensuite, le signal de synchronisation TIN est mis au niveau haut. Le transistor à canal n 829 dans le récepteur 5 est mis à l'état passant et un signal, qui est transmis sur la ligne de signal de bus 1 en tant que signal de données inversé Din, est entré à partir de la ligne de signal de bus 1 dans le récepteur 5. A ce moment, étant donné qu'un signal de synchronisation inversé TIN barre est au niveau bas, le transistor à canal n 828 est à l'état bloqué. Lorsque le signal de données Din est au niveau haut, le dispositif de commande 3 a commencé la décharge à partir de la ligne de signal de bus 1 comme décrit ci-dessus. Conformément à la variation du potentiel sur la ligne de signal de bus 1 par cette opération, dans le circuit de rétroaction 52 du récepteur 5, le potentiel de grille du transistor à canal p 812a diminue et le transistor à canal p 812a devient passant. En même temps, l'inverseur 816a reçoit et inverse le signal de synchronisation TrN au niveau haut et sort un signal de synchronisation inversé TIN vers la grille du transistor à canal n 817a. Le transistor à canal n 817a devient bloqué. Etant donné que le transistor à canal p 812a est passant, un potentiel élevé est délivré à partir de la ligne de source de puissance 803a à la grille du transistor à canal n 813a. En conséquence, le transistor à canal n 813a devient passant, ce qui conduit à une circulation de courant depuis la ligne de signal de bus 1 jusqu'à la ligne de masse 800a. Ainsi, le circuit de rétroaction 52 contribue, de plus, à la décharge de la ligne de signal de bus 1 et la caractéristique de réponse de décharge du circuit de bus est, de plus, améliorée. D'autre part, lorsque le signal de données Din est au niveau bas, la ligne de signal de bus 1 est maintenue au niveau haut comme décrit ci-dessus. Etant donné qu'un signal de niveau haut est entré dans le récepteur 5, dans le circuit de rétroaction 52, le potentiel de grille du transistor à canal p 812a est au niveau haut et le transistor à canal p 812a devient bloqué. En même temps, l'inverseur 816a reçoit et inverse le signal de synchronisation TIN au niveau haut et sort le signal de synchronisation inversé TIN vers la grille du transistor à canal n 817a. Le transistor à canal n 817a devient bloqué. A ce moment, étant donné que le transistor à canal p 812a est déjà à l'état bloqué, la grille du transistor à canal n 813a est maintenue au niveau bas. En conséquence, le transistor à canal n 813a est maintenu à l'état bloqué et le circuit de rétroaction 52 n'influence pas le fonctionnement du récepteur 5. C'est-à-dire que le signal de niveau haut sur la ligne de signal de bus 1 est entré. Dans ce mode de réalisation, bien que les circuits de rétroaction 32 et 52 soient ajoutés à l'intérieur du dispositif de commande 3 et du récepteur 5, des circuits identiques ou similaires aux circuits de rétroaction 32 et 52 peuvent être ajoutés à l'intérieur des autres circuits d'entrée/sortie de bus 4a et 4b connectés à la ligne de signal de bus 1. Dans ce cas, les autres circuits d'entrée/sortie de bus 4a et 4b exécutent des opérations identiques ou similaires à l'opération décrite ci-dessus du dispositif de commande 3 ou du récepteur 5. Comme décrit ci-dessus, dans la présente invention, la pluralité de circuits de rétroaction 32 et 52 est prévue à l'intérieur de la pluralité de circuits, tels que le circuit d'entrée de bus 5 et le circuit de sortie de bus 3. De plus, la pluralité de circuits de rétroaction 32 et 52 est dispersée dans la pluralité de circuits. Ainsi, la caractéristique de réponse de décharge du circuit de bus de type à précharge est améliorée, permettant de ce fait de réaliser le fonctionnement à grande vitesse du circuit de bus. En outre, lorsque la ligne de signal de bus 1 est chargée au moment de la période de précharge, étant donné que les circuits de rétroaction dans le circuit d'entrée de bus 5, le circuit de sortie de bus 3 ou les circuits d'entrée/sortie de bus 4a et 4b sont séparés de la ligne de signal de bus 1, la charge sur la ligne de signal de bus diminue. Par conséquent, ltopération de précharge à grande vitesse est possible et le fonctionnement du circuit de bus à plus grande vitesse est réalisé. Ensuite, un quatrième mode de réalisation du circuit de bus va être décrit en détail ci-dessous. Sur la figure 4, le circuit de bus 400 comprend une ligne de signal de bus 1, un circuit de précharge 2, un transistor de sortie de bus 930, un contrôleur de sortie de bus 999, une ligne de signal de contrôle de sortie de bus 904, un circuit d'entrée de bus 5, une ligne de signal de contrôle d'entrée de bus 907, un circuit de contrôle de bus 979 et une ligne de signal de précharge 909. Le circuit de précharge 2 comporte un transistor de précharge 902. Le circuit d'entrée de bus 5 comprend un circuit de rétroaction (circuit auxiliaire) 52, un transistor à canal p 927, un transistor à canal n 929, un composant/circuit d'entrée de bus 920 et une ligne de signal de validation d'entrée de bus 908. Le circuit de rétroaction 52 comprend des transistors à canal n 913 et 919, un inverseur 912 et un transistor à canal p 917. Ensuite, le fonctionnement du mode de réalisation va être décrit ci-dessous. D'abord, un signal de précharge est sorti en tant que signal de niveau bas à partir du circuit de contrôle de bus 979 vers la ligne de signal de précharge 909. Le transistor de précharge 902 charge la ligne de signal de bus 1 conformément au signal de précharge. Dans ce cas, étant donné que le transistor de précharge 902 est un transistor à canal n, la ligne de signal de bus 901 est à un niveau intermédiaire. A ce moment, étant donné qu' un signal provenant de la ligne de signal de validation d'entrée de bus 908 dans le circuit d'entrée de bus 5 est au niveau bas, le transistor à canal n 929 est à l'état bloqué. D'autre part, le transistor à canal n 919 dans le circuit de rétroaction 52 est également mis à l'état bloqué étant donné que le signal provenant de la ligne de signal de validation d'entrée de bus 908 est au niveau bas. Le transistor à canal p 917 met une entrée de l'inverseur 912 au niveau haut. Le niveau d'une sortie de l'inverseur 912 passe au niveau bas, ensuite le transistor à canal n 913 est mis à l'état bloqué. Par conséquent, le transistor à canal p 927 met une entrée du composant/circuit d'entrée de bus 920 au niveau haut. Ensuite, le circuit de contrôle de bus 979 exécute une opération de sortie de bus et une opération d'entrée de bus. Spécifiquement, le circuit de contrôle de bus 979 met le signal de précharge sur la ligne de signal de précharge 909 au niveau haut. Le transistor de précharge 902 est mis à l'état bloqué. En même temps, le circuit de contrôle de bus 979 sort un signal de contrôle de sortie de bus et un signal de contrôle d'entrée de bus vers le contrôleur de sortie de bus 999 et vers le circuit d'entrée de bus 5, respectivement. Le contrôleur de sortie de bus 999 met le transistor de sortie de bus 930 à l'état passant conformément au signal de contrôle de sortie de bus et commande la ligne de signal de bus 1 à un niveau bas. Etant donné que la ligne de signal de bus était au niveau intermédiaire au moment de la période de précharge, la ligne de signal de bus 1 peut être commandée dans une période plus courte. D'autre part, étant donné que le composant/circuit d'entrée de bus 920 met le signal de validation d'entrée de bus au niveau haut conformément au signal de contrôle d'entrée de bus, le transistor à canal n 929 est mis à l'état passant. Etant donné que le signal de validation d'entrée de bus est au niveau haut, le transistor à canal n 919 dans le circuit de rétroaction 52 devient également passant. Comme le niveau de la ligne de signal de bus 1 approche du niveau bas, étant donné que le niveau de la sortie de l'inverseur 912 devient haut, le transistor à canal n 913 devient passant. Ainsi, un signal de niveau bas est immédiatement entré dans le composant/circuit d'entrée de bus 920. Comme décrit ci-dessus, dans ce mode de réalisation, la ligne de signal de bus 1 peut être commandée à partir du niveau intermédiaire dans une courte période. En même temps, étant donné que le circuit de rétroaction 52, qui contribue à la décharge de la ligne de signal de bus 1, est prévu dans le circuit d'entrée de bus 5, le fonctionnement du signal d'entrée de bus peut être accéléré. Ainsi, un fonctionnement à grande vitesse du circuit de bus peut être réalisé. En outre, lorsque la ligne de signal de bus 1 est chargée au moment de la période de précharge, étant donné que le circuit de rétroaction 52 du circuit d'entrée de bus 5 est séparé de la ligne de signal de bus 1, la charge sur la ligne de signal de bus 1 diminue. Par conséquent, une opération de précharge à grande vitesse est possible et un fonctionnement à plus grande vitesse du circuit de bus peut être réalise. Un effet de la présente invention consiste en ce qu'il est possible de réaliser une grande intégration d'un circuit de bus, étant donné que l'invention réalise un fonctionnement à grande vitesse du circuit de bus avec une plus petite augmentation du matériel que dans les circuits classiques. Ceci est dû au fait qu'un circuit auxiliaire, qui contribue à l'opération de décharge, est prévu à l'intérieur du circuit d'entrée de bus, du circuit d'entrée/sortie de bus ou du circuit de sortie de bus. De plus, dans la présente invention, le circuit auxiliaire est séparé de la ligne de signal de bus au moment de la période de précharge, la charge sur la ligne de signal de bus peut donc être réduite. Donc, une opération de précharge à grande vitesse et un fonctionnement à plus grande vitesse du circuit de bus peuvent être réalisés. Ainsi, l'invention réduit le temps de propagation de la transmission de signal dans le circuit de bus et réduit la période de cycle de fonctionnement du circuit de bus, ce qui réalise un circuit de bus avec des performances de vitesse et des performances de rendement de transmission améliorées. Bien que la présente invention ait été décrite conjointement avec ses modes de réalisation préférés, les hommes de l'art pourront maintenant mettre la présente invention en pratique facilement en utilisant d'autres façons. REVENDICATIONS 1. Circuit de bus, caractérisé en ce qu'il comprend une ligne de bus (1) un premier circuit pour sortir un signal de sortie ou entrer un signal d'entrée vers et à partir de ladite ligne de bus (1) ; et un second circuit prévu dans ledit premier circuit, ledit second circuit entrant un potentiel de ladite ligne de bus (1) comme ledit signal d'entrée, amplifiant ledit signal d'entrée conformément à une variation dudit signal d'entrée, et renvoyant le résultat amplifié à ladite ligne de bus (1). 2. Circuit de bus selon la revendication 1 comprenant, de plus un circuit de précharge (2) qui charge ledit potentiel de ladite ligne de bus (1) ; et un circuit de séparation qui sépare lesdits premier et second circuit lorsque ledit circuit de précharge (2) charge le potentiel de ladite ligne de bus (1). 3. Circuit de bus, caractérisé en ce qu'il comprend une ligne de bus (1) ; un circuit de précharge (2) qui charge un potentiel de ladite ligne de bus (1) ; un circuit de sortie de bus (3) qui reçoit un signal de données et sort un signal de sortie vers ladite ligne de bus (1) en déchargeant ou en ne déchargeant pas le potentiel de ladite ligne de bus (1) conformément audit signal de données ; et un premier circuit prévu dans ledit circuit de sortie, pour aider ledit circuit de sortie de bus (3) à décharger ledit potentiel de ladite ligne de bus (1) lorsque ledit circuit de sortie de bus (3) décharge ledit potentiel de ladite ligne de bus (1). 4. Circuit de bus selon la revendication 3 comprenant, de plus un circuit de séparation qui sépare ledit circuit de sortie de bus (3) lorsque ledit circuit de précharge (2) charge ledit potentiel de ladite ligne de bus (1). 5. Circuit de bus selon la revendication 3, dans lequel ledit circuit de précharge (2) charge ledit potentiel de ladite ligne de bus (1) à un potentiel prédéterminé et dans lequel ledit premier circuit comprend un second circuit pour réaliser un chemin de courant entre ladite ligne de bus (1) et une source d'alimentation dont le potentiel est inférieur audit potentiel prédéterminé de ladite ligne de bus (1). 6. Circuit de bus selon la revendication 5, dans lequel ledit second circuit comprend un premier transistor qui réalise ledit chemin de courant et un second transistor pour contrôler ledit premier transistor lorsque le potentiel de ladite ligne de bus (1) est réduit par rapport audit potentiel prédéterminé. 7. Circuit de bus selon la revendication 6, dans lequel ledit premier transistor comporte une borne de contrôle, une première borne connectée à ladite ligne de bus (1) et une seconde borne connectée à ladite source d'alimentation, et ledit second transistor a une borne de contrôle connectée à ladite ligne de bus (1), une première borne connectée à une seconde borne de source de puissance et une seconde borne connectée à ladite borne de contrôle dudit premier transistor. 8. Circuit de bus, caractérisé en ce qu'il comprend une ligne de bus (1) un circuit de précharge (2) qui charge un potentiel de ladite ligne de bus (1) un circuit d'entrée de bus (5) qui entre un signal provenant de ladite ligne de bus (1), ledit signal étant transféré en déchargeant ou en ne déchargeant pas le potentiel de ladite ligne de bus (1) ; et un premier circuit prévu dans ledit circuit d'entrée, pour contribuer à la décharge du potentiel de ladite ligne de bus (1) lorsque le potentiel de ladite ligne de bus (1) est déchargé. 9. Circuit de bus selon la revendication 8 comprenant, de plus un circuit de séparation qui sépare ledit circuit d'entrée de bus (5) lorsque ledit circuit de précharge (2) charge le potentiel de ladite ligne de bus (1). 10. Circuit de bus selon la revendication 8, dans lequel ledit circuit de précharge (2) charge ledit potentiel de ladite ligne de bus (1) à un potentiel prédéterminé et dans lequel ledit premier circuit comprend un second circuit pour réaliser un chemin de courant entre ladite ligne de bus (1) et une source d'alimentation dont le potentiel est inférieur audit potentiel prédéterminé de ladite ligne de bus (1). 11. Circuit de bus selon la revendication 10, dans lequel ledit second circuit comprend un premier transistor qui réalise ledit chemin de courant et un second transistor pour contrôler ledit premier transistor lorsque le potentiel de ladite ligne de bus (1) est réduit par rapport audit potentiel prédéterminé. 12. Circuit de bus selon la revendication 11, dans lequel ledit premier transistor comporte une borne de contrôle, une première borne connectée à ladite ligne de bus (1) et une seconde borne connectée à ladite source d'alimentation, et ledit second transistor comporte une borne de contrôle connectée à ladite ligne de bus (1), une première borne connectée à une seconde borne de source de puissance et une seconde borne connectée à ladite borne de contrôle dudit premier transistor. 13. Circuit de bus, caractérisé en ce qu'il comprend une ligne de bus (1) un circuit de précharge (2) qui charge un potentiel de ladite ligne de bus (1) un circuit de sortie de bus (3) qui reçoit un signal de données et sort un signal de sortie vers ladite ligne de bus (1) en déchargeant ou en ne déchargeant pas le potentiel de ladite ligne de bus (1) conformément audit signal de données un circuit d'entrée de bus (5) qui entre ledit signal de sortie provenant de ladite ligne de bus (1) un premier circuit prévu dans ledit circuit de sortie, pour aider ledit circuit de sortie de bus (3) à décharger ledit potentiel de ladite ligne de bus (1) lorsque ledit circuit de sortie de bus (3) décharge ledit potentiel de ladite ligne de bus (1) ; et un second circuit prévu dans ledit circuit d'entrée, pour contribuer à la décharge du potentiel de ladite ligne de bus (1) lorsque ledit potentiel de ladite ligne de bus (1) est déchargé. 14. Circuit de bus selon la revendication 13 comprenant, de plus un premier circuit de séparation qui sépare ledit circuit de sortie de bus (3) lorsque ledit circuit de précharge (2) charge ledit potentiel de ladite ligne de bus (1) ; et un second circuit de séparation qui sépare ledit circuit d'entrée de bus (5) lorsque ledit circuit de précharge (2) charge ledit potentiel de ladite ligne de bus (1). 15. Circuit de bus selon la revendication 13, dans lequel ledit circuit de précharge (2) charge ledit potentiel de ladite ligne de bus (1) au potentiel prédéterminé et dans lequel lesdits premier et second circuits comprennent un troisième circuit pour réaliser un chemin de courant entre ladite ligne de bus (1) et une source d'alimentation dont le potentiel est inférieur audit potentiel prédéterminé de ladite ligne de bus (1). 16. Circuit de bus selon la revendication 15, dans lequel ledit troisième circuit comprend un premier transistor qui réalise ledit chemin de courant et un second transistor pour contrôler ledit premier transistor lorsque ledit potentiel de ladite ligne de bus (1) est réduit par rapport audit potentiel prédéterminé. 17. Circuit de bus selon la revendication 16, dans lequel ledit premier transistor comporte une borne de contrôle, une première borne connectée à ladite ligne de bus (1) et une seconde borne connectée à ladite source d'alimentation et ledit second transistor comporte une borne de contrôle connectée à ladite ligne de bus (1), une première borne connectée à une seconde borne de source de puissance et une seconde borne connectée à ladite borne de contrôle dudit premier transistor.