Brevet FR2782584A1 — publié le 20000225

COIPARATEiUR E TECHNOLOGIE BICUDS A FAIBLE TENSICN D'ALIMENTATIct; La présente invention concerne le domaine des compara- teurs en technologie BI4CMOS et, plus particulièrement, un compa- rateur supportant une faible tension d'alimentation (inférieure à 3 volts). L'invention concerne en particulier un comparateur qui supporte une grande excursion de tensions d'entrée, c'est-à-dire dont les tensions d'entrée peuvent présenter des excursions pro- ches de la tension d'alimentation, et qui présente une grande excursion en tension de sortie, c'est-à-dire dont la tension de sortie bascule entre deux potentiels le plus proche possible des potentiels d'alimentation. Ce type de comparateur est générale- ment désigné par son appellation anglo-saxonne "rail to rail" en entrée et en sortie. La figure 1 représente un premier exemple classique d'un tel comparateur. Le comparateur est constitué d'un étage différentiel 1, dont deux bornes d'entrée positive 2 et négative 3 reçoivent des tensions V+, V- à comparer. Les bornes 2 et 3 sont désignées conmme étant positive ou négative de manière purement arbitraire pour définir le sens de la tension différentielle AV d'entrée du comparateur. Une borne 4 de sortie de l'étage 1 commande un com- mutateur K (par exemple un transistor bipolaire) monté en série avec une source de courant 5 entre deux bornes A et M sur les- quelles sont appliqués des potentiels respectivement haut Vdd et bas Vss d'alimentation. Dans l'exemple représenté à la figure 1, l'étage 1 est constitué de deux transistors MOS à canal P MP1, MP2 dont les grilles sont respectivement reliées aux bornes 2 et 3 et dont les sources respectives sont connectées, par l'intermédiaire d'une source de courant 6, à la borne A. Les drains des transistors MP1 et MP2 sont reliés, par l'intermédiaire d'une charge active 7, à la borne M. La charge active 7 est, par exemple, constituée de deux transistors bipolaires de type NPN T1, T2 montés en miroir de courant et respectivement associés chacun à un des transistors MOS MP1, MP2. Le transistor Tl, associé au transistor MP1, est monté en diode et le collecteur du transistor T2, associé au transistor MP2, définit la borne 4 de sortie de l'étage dif- férentiel 1. Les collecteurs respectifs des transistors Tl et T2 sont reliés aux drains respectifs des transistors MP1 et MP2, tandis que leurs émetteurs sont connectés à la borne M. La borne 4 est reliée à une entrée de commande du commutateur K (par exemple, la base d'un transistor bipolaire de type NPN). Le point-milieu de l'association en série de la source de courant 5 et du comrutateur K constitue une borne S de sortie du compa- rateur. Quand la tension V+ est inférieure à la tension V-, la différence AV de tension entre les bornes 2 et 3 est négative et le courant Il dans le transistor MP1 est supérieur au courant I2 dans le transistor MP2. Le transistor T2 cherchant à reproduire le courant Il, il sature et empêche un courant de commande de circuler vers le commutateur K qui est donc ouvert. La tension Vs de sortie du comparateur correspond alors à la tension Vdd - Vss, diminuée de la chute de tension dans la source de courant 5. Cette chute de tension correspond, par exemple si les sources de courant sont réalisées au moyen de transistors bipolaires, à la chute de tension collecteur-émetteur d'un transistor bipolaire en saturation. Si les sources de courant sont constituées de tran- sistors MOS, cette chute de tension correspond à une chute de tension drain-source. Les sources de courant 5 et 6 sont généra- lement constituées de transistors montés en miroir de courant. Quand V+ = V- (AV = 0), les courants Il et I2 sont équilibrés et le commutateur K est ouvert. La borne S est alors sensiblement au potentiel Vdd. Quand la tension V+ est supérieure à la tension V- (AV > 0), le courant I2 est supérieur au courant Il. Le miroir de courant entre les transistors T1 et T2 maintient les courants de collecteur des transistors T1 et T2 identiques. Il en découle que l'excès de courant du transistor MP2 par rapport au transistor MP1 circule vers la borne de commande du commutateur K (la base d'un transistor bipolaire) qui se ferme. La borne S est alors au potentiel Vss majoré de la chute de tension dans le commutateur K à l'état fermé (la chute de tension collecteur-émetteur du tran- sistor bipolaire en saturation). Ainsi, l'excursion en tension de sortie correspond sensiblement à la tension d'alimentation. Cependant, pour qu'un tel montage fonctionne, les ten- sions d'entrée V+ et V- doivent respecter une contrainte en mode commun, c'est-à-dire de niveau de potentiel moyen entre les deux tensions V+ et V(indépendamment de la tension différentielle Av). Si le potentiel d'une des bornes 2, 3 est supérieur au potentiel Vdd, minoré d'une tension seuil Vth correspondant à la tension seuil (grille-source) du transistor MP1 ou MP2 majorée de la chute de tension V6 dans la source de courant 6, le compara- teur ne fonctionne plus correctement. Si V- > Vdd - Vth, le tran- sistor MP2 est bloqué et le commutateur K ne peut recevoir aucun courant sur sa borne de commande. La borne S est donc sensible- ment au potentiel Vdd, quelle que soit la tension V+. Si V+ > Vdd - Vth, le transistor MP1 est bloqué et le courant Il est nul. Les transistors Tl et T2 sont donc tous deux bloqués (ils ne reçoivent aucun courant de base). En pratique, le comparateur de la figure 1 nécessite donc une tension de mode commun d'entrée inférieure d'environ 1 à 1,5 volts par rapport à la tension positive d'alimentation. En d'autres termes, les potentiels des bornes 2 et 3 doivent être tous deux inférieurs d'environ 1 à 1,5 volts par rapport au potentiel Vdd pour que le comparateur fonctionne correctement. Un montage classique tel qu'illustré par la figure 1 présente l'avantage de pouvoir fonctionner sous de très faibles tensions d'alimentation (typiquement, de l'ordre de 2 volts). Toutefois, il ne permet pas d'avoir des tensions d'entrée qui, en mode commun, peuvent s'étendre sur toute la plage de la tension d'alimentation. La figure 2 représente un deuxième exemple de compara- teur classique pouvant fonctionner sous une faible tension d'ali- mentation. Le montage de la figure 2 est similaire à celui de la figure 1, mais en étant inversé par rapport aux bornes A et M et en utilisant des transistors MOS à canal N à la place des tran- sistors MOS à canal P de la figure 1 et des transistors bipo- laires de type PNP à la place des transistors bipolaires de type NPN de la figure 1. Les éléments de la figure 2 qui sont iden- tiques à ceux de la figure 1 ont été désignés par les mêmes réfé- rences. Ceux qui ont la même fonction, mais qui diffèrent par le type (NPN ou lieu de PNP) ou le canal (N au lieu de P) ont été désignés par les mêmes références associées à une apostrophe ('). Le montage de la figure 2 souffre des mêmes limitations que celui de la figure 1, mais par rapport au potentiel bas d'alimentation Vss. En effet, le fonctionnement de l'étage dif- férentiel d'entrée 1' est limité à des tensions d'entrée qui sont, en mode commun, supérieures au potentiel bas d'alimentation Vss, majoré d'une tension seuil Vth'. La tension seuil Vth' cor- respond ici à la tension seuil (grille-source) d'un transistor MOS à canal N, majorée de la chute de tension V6' dans la source de courant 6'. Dans la plage de fonctionnement en tension du compara- teur de la figure 2, si AV > 0, le commutateur K' (par exemple un transistor bipolaire de type PNP) est ouvert et Vs - Vss. Si AV constituant sature) et Vs g Vdd. Cependant, si V- V+ dammnent de la tension différentielle AV. Les transistors T'l et T'2 sont alors bloqués. En pratique, le comparateur de la figure 2 nécessite donc des tensions d'entrée qui soient toutes deux supérieures d'environ 1 à 1,5 volts par rapport à la tension négative d'ali- mentation, donc une tension de mode commun respectant cette contrainte. Il serait souhaitable de disposer d'un comparateur sup- portant une tension de mode commun au moins dans toute la plage de la tension d'alimentation (Vdd - Vss) tout en préservant une grande excursion en tension de sortie et une possibilité d'ali- mentation sous une très faible tension (de l'ordre de 2 volts). La présente invention vise à proposer une nouvelle structure de comparateur remplissant ces objectifs. La présente invention vise également à proposer un tel comparateur qui présente une faible consommation et, en particu- lier, dont la consommation est indépendante de la tension de mode commun présente sur ses entrées. Pour atteindre ces objets, la présente invention pré- voit un comparateur en technologie BICMOS à faible tension d'ali- mentation comportant un premier étage à entrées différentielles comprenant, entre autres, deux transistors MOS d'un premier type de canal commandant un premier transistor bipolaire de sortie; un deuxième étage à entrées différentielles comprenant, entre autres, deux transistors MOS d'un deuxième type de canal comman- dant un deuxième transistor bipolaire de sortie, les transistors de sortie étant montés en série entre deux bornes d'application de potentiels respectivement positif et négatif d'alimentation; des moyens pour sélectionner un des transistors de sortie en fonction du niveau de mode commun des tensions d'entrée par rap- port aux potentiels d'alimentation; et un moyen pour commander lesdits moyens de sélection en tout ou rien. Selon un mode de réalisation de la présente invention, ledit moyen de commande des moyens de sélection est constitué d'au moins un inverseur recevant en entrée une tension fonction de la tension de mode commun des entrées différentielles. Selon un mode de réalisation de la présente invention, le moyen de commande comporte deux inverseurs successifs de la tension mesurée. Selon un mode de réalisation de la présente invention, le ou les inverseurs sont constitués, chacun, de deux transistors de types de canal opposés et dont les grilles respectives sont reliées ensemble pour constituer une borne d'entrée de l'inver- seur concerné, les grilles des transistors d'un premier inverseur constituant une borne d'entrée du moyen de commande. Selon un mode de réalisation de la présente invention, le comparateur comporte en outre un moyen décaleur de niveau pour rendre la tension reçue par lesdits moyens de cominande indépen- dante d'éventuelles dispersions technologiques. Selon un mode de réalisation de la présente invention, ledit moyen décaleur de niveau est constitué d'un transistor MOS de même type de canal que les transistors MOS constitutifs de l'étage différentiel sur lequel est prélevée la tension fonction de la tension de mode commun. Selon un mode de réalisation de la présente invention, le transistor constitutif du moyen décaleur de niveau est dimen- sionné pour présenter un rapport largeur sur longueur de grille inférieur ou égal à celui du transistor de même type de canal constituant le premier inverseur. Selon un mode de réalisation de la présente invention, lesdits moyens de sélection sont constitués de deux commutateurs montés en série entre les bornes d'alimentation, le point milieu de l'association en série des commutateurs étant relié à la borne de sortie et chaque commutateur étant associé à une source de courant. Selon un mode de réalisation de la présente invention, chaque commutateur est constitué d'un transistor MOS de type dif- férent, les grilles respectives de ces transistors recevant le signal de sortie du moyen de commiande. Selon un mode de réalisation de la présente invention, lesdits commutateurs sont commandés simultanément et par un même signal de sortie du moyen de commnande. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: les figures 1 et 2 qui ont été décrites précédemment sont destinées à exposer l'état de la technique et le problème posé; la figure 3 représente, de façon schématique, une pre- mière solution pour réaliser un comparateur à grande excursion de tension d'entrée; la figure 4A illustre le fonctionnement du comparateur de la figure 3 en fonction de la tension de mode commun qu'il reçoit en entrée et pour des caractéristiques typiques des tran- sistors qui le constituent; la figure 4B illustre le fonctionnement du comparateur de la figure 3 en fonction de la tension de mode conmmun appliquée en entrée et pour des caractéristiques des transistors corres- pondant à une dispersion technologique maximale par rapport aux valeurs typiques; la figure 5 représente, de façon schématique, un mode de réalisation d'un comparateur selon la présente invention; la figure 6 est un schéma électrique détaillé d'un comparateur tel qu'illustré par la figure 5; la figure 7A illustre le fonctionnement du comparateur de la figure 6 en fonction de la tension de mode commun appliquée en entrée et pour des caractéristiques typiques des transistors; et la figure 7B illustre le fonctionnement du comparateur de la figure 6 en fonction de la tension de mode commun appliquée en entrée et pour des caractéristiques des transistors correspon- dant à une dispersion technologique maximale par rapport aux valeurs typiques. Pour des raisons de clarté, les mêmes éléments ont été désignés par les mêmes références aux différentes figures. Une première solution pour réaliser un comparateur qui fonctionne avec des entrées supportant une tension de mode commIun dans toute la plage de la tension d'alimentation du comparateur tout en préservant une grande excursion en tension de sortie est illustrée par la figure 3. Le comparateur de la figure 3 comporte deux étages dif- férentiels 1, 1' d'entrée qui sont respectivement associés à une source de courant 6, 6'. Un premier étage 1, similaire à l'étage différentiel représenté à la figure 1, est connecté directement à une borne M d'application d'un potentiel bas Vss d'alimentation et, par l'intermédiaire de la source 6, à une borne A d'appli- cation d'un potentiel haut Vdd d'alimentation. Un deuxième étage différentiel 1', similaire à l'étage différentiel représenté à la figure 2, est connecté directement à la borne A et, par l'inter- médiaire de la source 6', à la borne M. Une entrée positive de chaque étage différentiel 1, 1' est reliée à une borne 2 d'application d'une première tension V+, à comparer à une deuxième tension V- appliquée sur une borne 3 reliée à une entrée négative de chaque étage 1, 1'. Les sorties respectives 4, 4' des étages 1 et 1' sont reliées aux bornes de commande respectives de deux commutateurs de sortie K et K' (ici, les bases respectives de deux transistors bipolaires de sortie Ts et T's) connectés en série entre les bornes M et A. L'émetteur du transistor T's de type PNP est relié à la borne A. L'émetteur du transistor Ts du type NPN est relié à la borne M, et les col- lecteurs des transistors T's et Ts constituent une borne S de sortie du comparateur. Les points-milieu 12, 12' des associations en série des sources de courant 6, 6' et des étages différentiels 1, 1' sont respectivement reliés à une borne de commande d'un commutateur de sélection 13, 13'. Chaque commutateur 13, 13' est associé à une source de courant 9, 9' montée en miroir de courant sur la source 6, 6' de l'étage différentiel 1, 1' correspondant. Les commuta- teurs 13 et 13' sont, par ailleurs, reliés en série l'un avec l'autre et le point-milieu B de leur association en série est relié à la borne S. Ainsi, la source 9, le commutateur 13 et le transistor Ts, de même que le transistor T's, le commutateur 13' et la source 9' sont connectés en série entre les bornes A et M, le point-milieu de l'association en série entre le transistor T's et le commutateur 13' étant connecté au point-milieu de l'associa- tion en série du commutateur 13 et du transistor Ts et constitue la borne S. Le rôle des commutateurs 13 et 13' est de sélectionner une seule des sources de courant 9 ou 9' respectivement, quand la tension de mode commun (la tension moyenne entre les tensions V+ et V-) est telle qu'un des étages différentiels 1', 1 ne permet pas au transistor T's ou Ts respectivement de fonctionner cor- rectement. Les commutateurs 13 et 13' sont, par exemple, consti- tués de transistors MOS, respectivement à canal P MP3 et à canal N MN3 dont les drains respectifs sont reliés à la borne S. Les sources des transistors MP3 et MN3 sont reliées respectivement aux bornes A et M par l'intermédiaire des sources de courant res- pectives 9 et 9'. Les grilles des transistors MP3 et MN3 sont respectivement reliées aux bornes 12 et 12', de préférence, par l'intermédiaire d'un étage de commande 10, 10'. Les étages de commande 10, 10' ont pour rôle de compenser les tensions grille- source des transistors MP1 et MP2, respectivement MN1 et MN2, de sorte que le potentiel de la grille du transistor MP3 ou MN3 concerné corresponde approximativement à la tension de mode com- mun, c'est-à-dire au potentiel moyen des bornes 2 et 3. L'étage 10 est constitué d'un transistor MOS à canal N MN4 dont le drain est connecté à la borne A et dont la source est connectée, par l'intermédiaire d'une source de courant 11, à la borne M. La grille du transistor MN4 est reliée au noeud 12 et sa source est reliée à la grille du transistor MP3. L'étage 10' est constitué d'un transistor MOS à canal P MP4 dont le drain est connecté à la borne M et dont la source est connectée, par l'in- termédiaire d'une source de courant 11', à la borne A. La grille du transistor MP4 est reliée au noeud 12' et sa source est reliée à la grille du transistor MN3. Les sources de courant 9 et 11' sont montées en miroir sur la source de courant 6 de l'étage 1 et les sources 9' et 11 sont montées en miroir sur la source 6' de l'étage 1'. Le fonctionnement d'un comparateur tel que représenté à la figure 3 est illustré par la figure 4A. Cette figure repré- sente les plages de fonctionnement caractéristiques du compara- teur en fonction de la tension de mode commun Vcm ((V- + V+)/2) présente sur ses entrées. Par la suite, on désignera par Vgs ou Vsg la tension seuil (grille-source ou source-grille) d'un tran- sistor MOS et on affectera la lettre p ou n selon le canal P ou N de ce transistor suivie, entre parenthèses, de la référence du transistor concerné s'il est identifiable. La lettre t associée à certaines références signifie que la tension concernée correspond à une valeur typique (idéale) pour ce qui concerne les disper- sions technologiques, comme cela sera détaillé par la suite. Quand la lettre t est omise, cela signifie que la relation concernée est valable dans l'absolu (quelles que soient les dis- persions technologiques). Lorsque la tension de mode commun d'entrée est supé- rieure à la valeur Vdd - Vsgp, l'étage 1 ne fonctionne pas et le résultat de la comparaison est conditionné par l'étage 1' (zone Zl' en figure 4A). En effet, quand (V- + V+)/2 > Vdd - Vsgp, les transistors MP1 et MP2 sont bloqués et le transistor Ts est donc bloqué. Par voie de conséquence, le transistor MN4 conduit forte- ment, donc le commutateur 13 est partiellement ouvert (transistor MP3 faiblement conducteur). De plus, le point 12' est à un poten- tiel élevé (-Vgsn + (V- + V+)/2). Par conséquent, le transistor MN2 conduit. Par contre, le transistor MP4 conduit faiblement et le transistor MN3 conduit fortement, le commutateur 13' est donc partiellement fermé. Comme le fonctionnement du comparateur est conditionné par l'étage 1', si AV 0, le transistor T's est bloqué et Vs; Vss (par le transistor MN3). Lorsque la tension de mode commun d'entrée est infé- rieure à Vss + Vgsn, l'étage 1' ne fonctionne pas, le transistor T's étant bloqué, et le résultat de la comparaison est condi- tionné par l'étage 1 (zone Z1, figure 4A). Dans cette condition, le commutateur 13 est fermé et le commutateur 13' est ouvert. En effet, si (V- + V+)/2 plus, le point 12 est à un potentiel bas (Vsgp + (V- + V+)/2). Par conséquent, le transistor MN4 conduit faiblement et le tran- sistor MP3 conduit fortement. Le commutateur 13 est donc partiel- lement fermé. De plus, le transistor MP4 conduit fortement et, par voie de conséquence, le transistor MN3 conduit faiblement (le commutateur 13' est partiellement ouvert). Dans ces conditions, si AV > 0, le transistor Ts sature et Vs Vss. Si AV transistor Ts est bloqué et Vs z Vdd (par le transistor MP3). Si la tension d'entrée de mode commun est comprise (ou égale) entre les deux valeurs Vss + Vgsn et Vdd - Vsgp, les deux étages 1 et 1' sont censés fonctionner et l'état de la tension de sortie Vs est conditionné par les transistors Ts et T's. Les sources 9 et 9' conduisent l'une dans l'autre. Si AV > 0, le transistor Ts sature et le transistor T's est bloqué. Par conse- quent, Vs t Vss. Si AV sistor T's sature. Ainsi, Vss - Vdd. Par ailleurs, en fonction du niveau de tension de mode commun, l'une des sources 9 et 9' pré- domine sur l'autre (indépendamment de la commutation de sortie). Les zones de prédominance respectives ont été désignées par Z9 et Z9' à la figure 4A. On notera que les tensions V+ et V- peuvent, en mode commun, dépasser les potentiels d'alimentation Vdd et Vss sans nuire au fonctionnement correct du comparateur. Toutefois, la tension de sortie Vss restera elle sensiblement égale à une des deux valeurs Vdd ou Vss d'alimentation. Un comparateur tel qu'illustré par la figure 3 pré- sente, par rapport aux comparateurs illustrés aux figures 1 et 2, l'avantage de fonctionner quel que soit le niveau de mode commun en entrée. De plus, la consommation du comparateur est rendue indépendante de la tension de mode commun. En effet, les sources de courant 9 et 9' permettent de rendre le courant prélevé, ou délivré, sur la borne S indépendant des tensions V+ et V-. En outre, en prenant des valeurs typiques (idéales) pour les tensions seuil des transistors MOS, le comparateur de la figure 3 parvient à atteindre l'objectif de fonctionner sous une faible tension d'alimentation de l'ordre de 2 volts. En effet, si on ne tient pas compte des dispersions technologiques, le seuil c de commutation entre les sources 9 et 9' (illustré par le poin- tillé de la figure 4A) peut alors être fixé pour être au centre de la plage Vdd, Vss et avoir pour valeur (Vdd + Vss)/2. On notera que le seuil c n'est pas réellement un seuil de commuta- tion au sens strict mais la valeur pour laquelle celle des sources 9 ou 9' qui délivre le plus fort courant change. Pour que le seuil c corresponde à (Vdd + Vss)/2, il suffit que les transistors MOS, MN4, MP3, MN3, MP4 soient dimen- sionnés de façon adaptée, c'est-à-dire que les transistors à canal P aient des rapports largeur/longueur (W/L) de grille envi- ron trois fois plus grands que les transistors à canal N. Toutefois, en pratique, on doit tenir compte des dis- persions technologiques des caractéristiques des transistors dans une fabrication industrielle. La tension minimale du comparateur doit donc tenir compte du pire cas de dispersion technologique des composants élémentaires utilisés. Dans le cas présent, en utilisant une technologie BICMOS, on peut considérer que la somme des valeurs absolues des tensions seuil respectives d'un transistor à canal N et d'un transistor à canal P est constante. De plus, le courant de drain d'un transistor est, en valeur absolue, proportionnel à la valeur absolue de la tension grille-source de ce transistor diminuée de sa tension seuil. Il en découle que, si un transistor d'un circuit doit être traversé par un courant prédéterminé, la tension grille- source du transistor suit la variation de la tension seuil liée aux dispersions technologiques. Si la tension seuil augmente d'une valeur AVth, la tension grille-source doit également aug- menter de la même valeur pour que le courant de drain puisse être maintenu constant indépendamment des dispersions technologiques. En prenant les valeurs typiques (idéales) telles que prises pour exemple en figure 4A, on peut écrire: Vgsnt(MN3) = Vcmt - Vgsnt(MN2) + Vsgpt(MP4), avec Vcmt = (Vdd + Vss)/2 pendant la commutation entre les sources de courant 9 et 9', et o t identifie des valeurs grille- source (Vgs), source-grille (Vsg) ou de mode communn (Vcm) typiques. Pour que le courant de drain du transistor MN3 soit constant pour tous les comparateurs fabriqués industriellement, on doit considérer le pire cas de dispersions technologiques, donc le cas o la tension seuil des transistors MOS à canal N est égale à Vgsnt + AVth, et o la tension seuil des transistors MOS à canal P est Vsgpt - AVth. Il en découle que: Vgsnt(MN3) + AVth = Vcmd - Vgsnt(MN2) - AVth + Vsgpt(MP4) - AVth. La nouvelle valeur Vcmd de commutation entre les sources 9 et 9' est donc égale à la valeur typique Vcmt majorée de 3AVth. Ce cas de fonctionnement est illustré par la figure 4B o ont été reproduits les différents seuils définissant les plages de fonctionnement du comparateur en prenant le pire cas de dispersions technologiques. On constate que la limite inférieure de la plage Zl augmente de AVth, mais que la "comutation" c entre les sources 9 et 9' augmente de 3AVth. La valeur limite des alimentations permettant le fonc- tionnement correct du comparateur peut être déduite de la relation: (Vdd + Vss)/2 = Vdd - Vsgpt(MP2), d'o Vdd - Vss = 2Vsgpt(MP2). Il en découle que, pour des valeurs typiques et en considérant que la tension Vsgt d'un transistor MOS à canal P est de l'ordre de 1 volt, on obtient une tension Vdd - Vss minimale d'alimentation de l'ordre de 2 volts. Toutefois, en tenant compte des dispersions technolo- giques, la relation précédente devient: (Vdd + Vss)/2 + 3AVth = Vdd (Vsgpt(MP2) - AVth), d'o Vdd - Vss = 2(Vsgt(MP2) + 2AVth). Or, les dispersions technologiques conduisent à ce que la variation de tension seuil peut atteindre de l'ordre de 200 mV dans un procédé HF2CMOS pris pour exemple. Il en découle que la tension minimale d'alimentation Vdd - Vss devient de 2,8 volts pour permettre un fonctionnement du comparateur en tenant compte des tolérances de fabrication. Pour diminuer la tension minimale d'alimentation tout en tenant compte des dispersions technologiques et en respectant les caractéristiques des tensions d'entrée et de sortie du com- parateur de la figure 3, la présente invention propose une ame- lioration illustrée schématiquement par la figure 5. Une caractéristique de la présente invention est de transformer la commutation graduelle ou "analogique" entre les sources 9 et 9' de la figure 3, en une commutation instantanée ("numérique") en fonction de la tension de mode commun appliquée en entrée. On cherche donc, selon l'invention, à s'affranchir du problème lié à la conduction simultanée des transistors MP3 et * MN3 constitutifs des commutateurs 13 et 13'. Une autre caractéristique de la présente invention est de faire en sorte que la variation du seuil de commnutation entre les sources 9 et 9', liée aux dispersions technologiques des transistors utilisés, suit les variations des extrêmes des plages Zl et Z1l'. Dans la représentation de la figure 5, tous les détails du montage n'ont pas été représentés pour des raisons de clarté. En particulier, les charges actives des étages différentiels 1 et 1' ont été représentées schématiquement par des blocs 7 et 7'. Le montage de la figure 5 est identique à celui de la figure 3 à l'exception de la commande des commutateurs de sélec- tion 13 et 13' (transistors MP3 et MN3). Ainsi, on retrouve les étages différentiels 1 et 1', les sources de courant 6, 9, 6' et 9', et les transistors de sortie Ts et T's avec des connexions identiques à celles exposées à la figure 3. Toutefois, dans le montage de la figure 5, les transis- tors MP3 et MN3 ne sont plus commriandés individuellement à partir des étages respectivement 1 et 1', mais sont commandés simul- tanément par un étage 15 à partir d'une mesure de la tension de mode commun en entrée. Le bloc 15 est constitué d'au moins un inverseur d'un signal de commande prélevé sur la source de cou- rant d'un des étages différentiels (ici la source 6' de l'étage 1'). Ce signal fait, de préférence, l'objet d'un décalage de niveau de manière à compenser la tension grille-source du tran- sistor (ici MN2 ou MN1) de l'étage considéré. Ce décaleur de niveau est symbolisé à la figure 5 par un bloc 16. Grâce à un tel montage, les sources 9 et 9' ne peuvent plus conduire simultanément. En effet, les commutateurs 13 (MP3) et 13' (MN3) qui reçoivent un méme signal de commande directement issu du bloc d'inversion 15 ne peuvent pas être tous deux pas- sants ou bloqués simultanément. On peut donc considérer que l'on a rendu les commutateurs 13 et 13' "numériques". Bien qu'il soit possible de réaliser une seule inver- sion du signal prélevé sur la borne 12, on préférera réaliser une double inversion de sorte à simplifier les commandes pour ce qui concerne le type de canal à utiliser pour les différents tran- sistors. Ainsi, le bloc 15 est préférentiellement constitué de deux inverseurs successifs, la sortie du premier inverseur atta- quant l'entrée du second inverseur dont la sortie commrnande les grilles des transistors MP3 et MN3. On pourra utiliser n'importe quel type d'inverseur, par exemple, un inverseur classique à source de courant. Toutefois, commrne on le verra par la suite en relation avec la figure 7, on préfère utiliser des inverseurs CMOS qui présentent l'avantage d'engendrer une consommation plus faible. Le rôle du décaleur de niveau 16 est de compenser une tension grillesource correspondant aux transistors d'entrée de l'étage différentiel sur la source de courant duquel est prélevé le signal de mesure à destination du bloc 15, de manière à ce que le signal inversé par le bloc 15 corresponde le plus précisément possible à la tension d'entrée de mode commun. La tension V17 au point 17 d'entrée du premier inver- seur du bloc 15 est donc ici égale à la tension moyenne entre les grilles des transistors MN1 et MN2, donc à la tension moyenne entre les tensions V+ et V-. La figure 6 représente un schéma électrique détaillé d'un mode de réalisation préféré d'un comparateur selon l'inven- tion. Ce schéma reprend les éléments du comparateur illustré par la figure 5. Dans le mode de réalisation de la figure 6, les deux inverseurs du bloc 15 ont été réalisés sous la forme d'inverseurs BICMOS. Ainsi, un premier inverseur comporte deux transistors MOS, respectivement à canal P MP15 et à canal N MN15, en série. Les grilles de ces transistors constituent la borne 17 d'entrée de l'inverseur, et les drains communs des transistors MP15 et MN15 constituent une borne 18 de sortie du premier inverseur à destination du deuxième inverseur constitué de deux transistors MOS, respectivement MP15' à canal P et à canal N MN15', montés en série. La borne 18 correspond à la grille des transistors MP15' et MN15'. Chaque inverseur du bloc 15 comporte une source de cou- rant montée en miroir sur les autres sources de courant du mon- tage. Un transistor MOS à canal P MP18 constitue la source de courant du premier inverseur, tandis qu'un transistor MOS à canal P MP18' constitue la source de courant du deuxième inverseur. Dans le montage de la figure 6, les différentes sources de cou- rant du comparateur ont été représentées sous la forme de tran- sistors MOS respectivement MP6, MP9, MN6' et MN9'. Toutes ces sources de courant sont montées en miroir sur un étage 20 de com- mande qui sera décrit ultérieurement. Les drains communs des transistors MP15' et MN15' constituent une borne 19 de sortie du bloc d'inversion 15, reliée aux grilles des transistors MP3 et MN3. Dans l'exemple représenté à la figure 6, le bloc 16 décaleur de niveau est constitué d'un transistor MOS à canal N MN16 monté en diode et dont la source est connectée au noeud 12'. Le transistor MN16 est associé en série avec un transistor à canal P MP16 constituant une source de courant. Le drain du tran- sistor MN16 est relié à la borne 17 d'entrée du bloc 15 d'in- version. On notera qu'à titre de variante, on pourrait attaquer le bloc d'inversion à l'aide d'un décaleur de niveau constitué d'un transistor MOS à canal P, par exemple, l'étage 10' de la figure 3. Dans ce cas, on effectue bien une compensation de niveau entre les tensions Vgs des transistors MN2 (ou MN1) et MP4. Toutefois, un avantage du mode de réalisation illustré par la figure 6 est qu'il s'agit alors d'une compensation entre deux transistors à canal N qui présentent donc des tensions grille- source rigoureusement identiques l'une à l'autre, pourvu que les transistors MN1, MN2 et MN16 soient de même taille. L'étage 20 de commande des sources de courant est, par exemple, constitué d'une source de tension dite en AVbe/R. La constitution d'une telle source de tension en AVbe/R est parfai- tement classique. Un premier transistor bipolaire de type NPN T20 est monté en diode et en série avec un premier transistor MOS à canal P MP20 entre les bornes A et M d'alimentation. Cette asso- ciation en série constitue une première branche de la source de tension. Une deuxième branche est constituée d'une association en série, entre les bornes A et M, d'un transistor MOS à canal P MP20' monté en diode, d'un transistor bipolaire de type NPN T20' et d'une résistance R. Les grilles des transistors MP20 et MP20' sont reliées ensemble et les grilles des transistors T20 et T20' sont reliées ensemble. Tous les transistors MP6, MP9, MP18, MP18' et MP16 constitutifs des sources de courant hautes du montage sont montées en miroir de courant sur le transistor MP20, c'est- à-dire que leurs grilles respectives sont reliées à la grille du transistor MP20, leurs sources respectives étant reliées à la borne A et leurs drains respectifs constituant la sortie de chaque source de courant. Les courants fixés par les différentes sources de courant dépendent de façon classique, des rapports de taille entre les transistors en miroir et de la valeur de la résistance R qui fixe le courant à reproduire. Pour reporter le courant au niveau des sources basses (6' et 9') du montage, on utilise, par exemple, un transistor MOS à canal P MP21 monté en miroir de courant sur le transistor MP20 et, en série avec ce transistor MP21 entre les bornes A et M, un transistor MOS à canal N MN21 monté en diode. Les transistors MN6' et MN9' constitutifs des sources de courant 6' et 9' sont alors montés en miroir sur le transistor MN21. A la figure 6, on a représenté les différentes connexions des "corps" (bulk) des transistors. Tous les tran- sistors du montage ont leurs corps respectifs reliés à leurs sources respectives, à l'exception du transistor MN16 constitutif du décaleur de niveau 16 et des transistors MP1, MP2 et MN1, MN2 constitutifs des étages différentiel 1 et 1'. Les corps des tran- sistors MP1 et MP2 sont reliés à la borne A, c'est-à-dire au potentiel Vdd. Les corps des transistors MN1 et MN2 sont reliés à la borne M, c'est-à-dire au potentiel Vss et le corps du tran- sistor MN16 est relié à la borne M. Une telle connexion des corps des transistors accroît la plage de fonctionnement en tension d'entrée de mode commun du comparateur. Le fonctionnement du comparateur selon l'invention est illustré par les figures 7A et 7B qui représentent, en fonction de la tension de mode commun Vcm en entrée, les différentes plages de fonctionnement d'un comparateur selon que les transis- tors qui le constituent correspondent à des valeurs typiques ou idéales (figure 7A), ou correspondent à des valeurs présentant une dérive maximale par rapport à ces valeurs typiques (figure 7B). On retrouve, coame aux figures 4A et 4B, les zones Zl et Z'1 o le niveau de la tension de sortie Vs est fixé par un seul des étages différentiels 1 et 1' et une portion intermé- diaire o ce niveau est fixé alors que les deux étages 1 et 1' fonctionnent. Les seuils de tension de mode commun délimitant les zones Zl et Zi' sont identiques à ceux du comparateur de la figure 3. Toutefois, le seuil c de commutation entre les sources de courant 9 et 9' est ici différent. Tout d'abord, on notera qu'il s'agit d'un seuil brusque et non, cormne précédemment, d'un seuil correspondant à l'instant o l'une des sources voit passer plus de courant que l'autre. De plus, ce seuil est désormais fixé par le transistor MN15 du premier inverseur du bloc 15 et cor- respond à Vss + Vgsn(MN15). Par conséquent la ligne c de commu- tation entre les sources 9 et 9' évolue dans le même sens que le seuil de la plage Z1. De plus, commne l'illustre la figure 7B, les dispersions technologiques affectent ces deux seuils de la même façon, vu qu'ils dépendent tous deux d'une seule tension grille- source de transistor MOS (ici, à canal N). Il suffit donc de dimensionner de façon appropriée les transistors MN15, MN16, MN1 et MN2 pour que la tension grille-source du transistor MN15 soit légèrement supérieure à celles des transistors MN1, MN2 et MN16, c'est-à-dire de prévoir un rapport largeur/longueur de grille (W/L) inférieur (à la limite égal) pour les transistors MN16, MN1 et MN2 par rapport au transistor MN15. En pratique, on cherchera à ce que ces valeurs soient les plus proches possibles l'une de l'autre tout en étant légèrement différentes. Avec de telles valeurs, la tension (Vdd - Vss) d'ali- mentation minimale du comparateur qui correspond approximative- ment à Vsg(MP2) + Vgs(MN2) correspond à environ 2 volts en prenant une tension Vgs typique de l'ordre de 1 volt pour des transistors MOS qu'ils soient à canal P ou à canal N. Un avantage des circuits des figures 5 et 6 est donc qu'ils permettent de rendre la tension d'alimentation minimale du comparateur indépendante des dispersions technologiques des tran- sistors MOS qui le constituent. L'invention permet donc d'industrialiser de façon par- ticulièrement optimale un comparateur à grande excursion en ten- sion d'entrée et de sortie tel qu'illustré par la figure 3. Selon un mode de réalisation préféré, les dimensionne- ments respectifs des différents transistors (leurs rapports largeur/longueur de grille) sont optimisés pour obtenir une ten- sion d'alimentation minimale la plus faible possible. En parti- culier, on veillera à ce que le transistor MN16 soit de même dimension que les transistors MN1 et MN2 dont il est chargé de compenser les tensions grille-source respectives. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, les dimensionnements respectifs des dif- férents transistors MOS seront à la portée de l'homme du métier en fonction de l'application et de la destination du comparateur et, en particulier, les dimensionnements des différentes sources de courant seront adaptés à la consommation souhaitée pour le montage. De plus, bien que l'on ait fait référence dans la des- cription qui précède à un montage dans lequel la mesure de la tension de mode commun était effectuée à partir de l'étage dif- férentiel 1', il est tout à fait possible d'effectuer cette mesure de tension de mode commun à partir de l'étage différentiel 1. Pour ce faire, il suffit, dans un mode de réalisation préféré, d'utiliser un transistor MOS à canal P comme décaleur de niveau et de prélever le signal d'entrée de l'inverseur, par l'inter- médiaire de ce transistor MOS à canal P, sur la borne 12. Dans ce cas, on veillera bien entendu à adapter le dimensionnement de ce transistor au dimensionnement des transistors MP1 et MP2. REVEDICATIONS 1. Comparateur en technologie BICMOS à faible tension d'alimentation, caractérisé en ce qu'il comporte: un premier étage (1) à entrées différentielles (2, 3) comprenant, entre autres, deux transistors MOS (MP1, MP2) d'un premier type de canal commandant un premier transistor bipolaire de sortie (Ts); un deuxième étage (1') à entrées différentielles (2, 3) comprenant, entre autres, deux transistors MOS (MN1, MN2) d'un deuxième type de canal commandant un deuxième transistor bipo- laire de sortie (T's), les transistors de sortie étant montés en série entre deux bornes (A, M) d'application de potentiels res- pectivement positif (Vdd) et négatif (Vss) d'alimentation; des moyens (13, 13') pour sélectionner un des transis- tors de sortie en fonction du niveau de mode commun des tensions d'entrée par rapport aux potentiels d'alimentation; et un moyen (15) pour commander lesdits moyens de sélec- tion en tout ou rien. 2. Comparateur selon la revendication 1, caractérisé en ce que ledit moyen de commande (15) des moyens de sélection (13, 13') est constitué d'au moins un inverseur (MP15, MN15) recevant en entrée une tension (V17) fonction de la tension de mode comun des entrées différentielles (2, 3). 3. Comparateur selon la revendication 2, caractérisé en ce que le moyen de commande (15) comporte deux inverseurs succes- sifs (MP15, MN15; MP15', MN15') de la tension mesurée (V17). 4. Comparateur selon la revendication 2 ou 3, caracté- risé en ce que le ou les inverseurs sont constitués, chacun, de deux transistors (MP15, MN15; MP15', MN15') de types de canal opposés et dont les grilles respectives sont reliées ensemble pour constituer une borne d'entrée de l'inverseur concerné, les grilles des transistors (MP15, MN15) d'un premier inverseur constituant une borne (17) d'entrée du moyen de commande (15). 5. Comparateur selon l'une quelconque des revendica- tions 2 à 4, caractérisé en ce qu'il comporte en outre un moyen (16) décaleur de niveau pour rendre la tension (V17) reçue par lesdits moyens de commande (15) indépendante d'éventuelles dis- persions technologiques. 6. Comparateur selon la revendication 5, caractérisé en ce que ledit moyen décaleur de niveau (16) est constitué d'un transistor MOS (MN16) de même type de canal que les transistors MOS (MN1, MN2) constitutifs de l'étage différentiel (1') sur lequel est prélevée ladite tension (V17) fonction de la tension de mode commun. 7. Comparateur selon les revendications 4 et 6, carac- térisé en ce que le transistor (MN16) constitutif du moyen déca- leur de niveau (16) est dimensionné pour présenter un rapport largeur sur longueur de grille inférieur ou égal à celui du tran- sistor (MN15) de même type de canal constituant le premier inver- seur. 8. Comparateur selon l'une quelconque des revendica- tions 1 à 7, caractérisé en ce que lesdits moyens de sélection sont constitués de deux commutateurs (13, 13') montés en série entre les bornes d'alimentation (A, M), le point milieu de l'as- sociation en série des commutateurs étant relié à la borne (S) de sortie et chaque commutateur étant associé à une source de cou- rant (9, 9'). 9. Comparateur selon la revendication 8, caractérisé en ce que chaque commutateur (13, 13') est constitué d'un transistor MOS (MP3, MN3) de type différent, les grilles respectives de ces transistors recevant le signal de sortie du moyen de commnriande (15). 10. Comparateur selon la revendication 8 ou 9, carac- térisé en ce que lesdits commutateurs (13, 13') sont commandés simultanément et par un même signal de sortie du moyen de comn- mande (15).