Brevet FR2774804A1 — publié le 19990813

PROCEDE POUR FORMER L'ELECTRODE INFERIEURE D'UN CONDENSATEUR La présente invention concerne un procédé pour la fabrication d'un dispositif à semiconducteur. Elle concerne plus particulièrement un procédé pour former l'électrode inférieure d'un condensateur. Une mémoire vive dynamique (ou DRAM) est un dispositif desti- né à enregistrer des données numériques. Du fait que des mémoires DRAM utilisent un condensateur pour enregistrer des données, la capa- cité d'un condensateur de mémoire DRAM doit être suffisamment grande pour que le temps de rétention des données puisse être long. Avec l'ap- parition de l'intégration de semiconducteurs à niveau ultra-élevé, la taille de chaque cellule de mémoire dans une mémoire DRAM est réduite. Par conséquent, I'aire de surface d'électrode d'un condensateur doit être augmentée d'une certaine manière pour compenser la diminution de ca- pacité. Par exemple, on dépose une couche de silicium à grains hémi- sphériques (ou HSG pour "hemispherical grained silicon") sur une arma- ture ou électrode du condensateur pour augmenter son aire de surface. Les figures 1A à 1F sont des coupes montrant la progression d'étapes de fabrication dans la formation de l'électrode inférieure d'un condensateur conformément à un procédé classique. Premièrement, comme représenté sur la figure 1A, on fournit un substrat semiconducteur ayant des couches d'oxyde de champ 12 qui définissent une région de dispositifs. Des détails des dispositifs se trouvant à l'intérieur de la ré- gion de dispositifs ne sont pas représentés sur la figure. On forme une couche diélectrique 14 sur le substrat 10, et on forme des fenêtres de contact 16 dans la couche diélectrique 14 de façon à mettre à nu l'une des régions de source/drain (non représentées sur la figure) d'un tran- sistor se trouvant à l'intérieur de la région de dispositifs. Ensuite, comme représenté sur la figure lB, on dépose une couche conductrice 18 sur la couche diélectrique 14 et à l'intérieur des ouvertures de contact 16, de façon à établir une connexion électrique avec la région de source/drain. La couche conductrice 18 peut être par exemple une couche de silicium polycristallin dopé par implantation ioni- que, déposée par un procédé de dépôt en phase vapeur à basse pres- sion. Ensuite, on dépose une couche diélectrique de recouvrement 22 sur la couche conductrice 18, en utilisant par exemple un procédé de dépôt chimique en phase vapeur. La couche diélectrique de recouvrement 22 peut consister par exemple en verre borophosphosilicaté (ou BPSG). En- suite, on utilise des processus de photolithographie et d'attaque pour dé- finir un motif dans la couche diélectrique de recouvrement 22 et la cou- che conductrice 18, pour former finalement la structure qui est représen- tée sur la figure 1 B. Ensuite, comme représenté sur la figure 1C, on dépose sur la totalité de la structure de substrat une couche de silicium polycristallin dopé par implantation ionique, en utilisant par exemple un procédé de dépôt chimique en phase vapeur à basse pression (ou LPCVD). Ensuite, on applique une attaque de réduction d'épaisseur à la couche de silicium polycristallin, pour former des éléments d'espacement sur les parois laté- rales de la couche diélectrique de recouvrement 22 et de la couche con- ductrice 18, en utilisant par exemple un procédé d'attaque anisotrope. Ensuite, comme représenté sur la figure 1D, on enlève la cou- che diélectrique de recouvrement 22 pour mettre à nu la couche conduc- trice 18. On enlève la couche diélectrique de recouvrement 22 en utili- sant par exemple un procédé d'attaque ionique réactive (ou RIE) em- ployant du fluorure d'hydrogène gazeux ou une solution d'acide fluorhy- drique. Ensuite, comme représenté sur la figure 1E, on forme une cou- che de silicium à grains hémisphériques 26 sur la totalité de la structure de substrat, comprenant la couche conductrice 18, la couche diélectrique 14 et les éléments d'espacement 24. On peut déposer la couche de sili- cium à grains hémisphériques 26 en utilisant par exemple un procédé de dépôt en phase vapeur à basse pression (ou LPCVD) en employant pour la source de gaz réactif un silane SiH4 ou Si2H6. On effectue de préfé- rence le dépôt du silicium à grains hémisphériques à une température comprise entre la température de croissance de silicium amorphe et la température de croissance de silicium polycristallin. Ensuite, comme représenté sur la figure 1F, on enlève la cou- che de silicium à grains hémisphériques 26 se trouvant au-dessus de la couche diélectrique 14, en utilisant par exemple une opération de réduc- tion d'épaisseur par attaque anisotrope. La couche conductrice 18, les éléments d'espacement 24 et la couche de silicium à grains hémisphéri- ques 26 constituent ensemble l'électrode inférieure d'un condensateur. On enlève la partie de la couche de silicium polycristallin à grains hémi- sphériques qui se trouve au-dessus de la couche diélectrique 14 dans le but d'empêcher toute connexion électrique entre deux couches conductri- ces 18 adjacentes. En d'autres termes, le but est d'éviter tout endomma- gement du dispositif à semiconducteur occasionné par une connexion électrique entre deux électrodes inférieures de condensateurs adjacents. Cependant, la totalité de la couche de silicium à grains hémi- sphériques 26 est exposée aux agents d'attaque lorsqu'on enlève par une opération d'attaque de réduction d'épaisseur des parties de la couche hémisphérique 26 qui s'étendent au-dessus de la couche diélectrique 14. Par conséquent, la couche de silicium à grains hémisphériques 26 res- tante sera également endommagée. L'endommagement de la partie de la couche de silicium à grains hémisphériques 26 qui s'étend au-dessus de la couche conductrice 18 est particulièrement grave et il peut aisément conduire à l'apparition d'un courant de fuite à partir de la couche dielec- trique qui sera déposée par la suite. Par conséquent, I'opération d'atta- que doit être soigneusement maîtrisée pour éviter d'endommager trop fortement la couche de silicium à grains hémisphériques 26. En outre, si l'opération d'attaque de réduction d'épaisseur n'est pas correctement maîtrisée, il peut apparaître des connexions électriques résiduelles, appelées micro-ponts, reliant des électrodes inférieures ad- jacentes. Ces micro-ponts peuvent occasionner un chemin de court- circuit endommageant les deux transistors adjacents. Compte tenu de ce qui précède, il est nécessaire d'améliorer le procédé de formation de la couche de silicium à grains hémisphériques. La présente invention vise donc à procurer un procédé pour former l'électrode inférieure d'un condensateur de façon à éviter l'attaque en excès de la couche de silicium à grains hémisphériques et la forma- tion de micro-ponts qu'on observe dans un procédé de fabrication classi- que. Pour atteindre ces avantages, ainsi que d'autres, et conformé- ment au but de l'invention, telle qu'elle est mise en oeuvre et décrite ici de façon générale, I'invention procure un procédé pour former l'électrode inférieure d'un condensateur. Le procédé comprend les étapes consistant à fournir un substrat semiconducteur, et à former ensuite une première couche diélectrique sur le substrat. On forme ensuite une couche de ni- trure de silicium sur la première couche diélectrique, après quoi on forme une couche d'oxyde sur la couche de nitrure de silicium. Ensuite, on dé- finit un motif dans la couche d'oxyde, la couche de nitrure de silicium et la première couche diélectrique, pour former une ouverture de contact mettant à nu une région spécifiée du substrat. A l'étape suivante, on dépose une première couche conductrice sur la couche d'oxyde et à l'intérieur de l'ouverture de contact, de façon à établir une connexion électrique avec la région spécifiée du substrat. Ensuite, on forme une première couche de silicium à grains hémisphéri- ques sur la première couche conductrice, puis on forme une seconde couche diélectrique sur la première couche de silicium à grains hémi- sphériques. Ensuite, on définit un motif dans la seconde couche diélec- trique, la première couche de silicium à grains hémisphériques et la pre- mière couche conductrice, pour mettre à nu une partie de la couche d'oxyde. Après ceci, on forme une seconde couche conductrice sur la se- conde couche diélectrique, la première couche conductrice et la couche d'oxyde. Ensuite, on forme une seconde couche de silicium à grains hé- misphériques sur la seconde couche conductrice. On enlève ensuite des parties de la seconde couche conductrice et de la seconde couche à grains hémisphériques s'étendant au-dessus de la couche d'oxyde et de la seconde couche diélectrique, pour mettre à nu des parties de la cou- che d'oxyde et de la seconde couche diélectrique. Cependant, on con- serve des parties de la seconde couche conductrice et de la seconde couche de silicium à grains hémisphériques sur les parois latérales de la seconde couche diélectrique et de la première couche conductrice. Enfin, on enlève la seconde couche diélectrique et la couche d'oxyde, et l'élec- trode inférieure d'un condensateur est formée. L'électrode inférieure est constituée par la seconde couche de silicium à grains hémisphériques, la seconde couche conductrice, la première couche de silicium à grains hé- misphériques et la première couche conductrice. L'invention utilise la seconde couche diélectrique à titre de masque pour protéger la première couche de silicium à grains hémisphé- riques contre une opération d'attaque de réduction d'épaisseur, de façon à pouvoir éviter tout endommagement possible de la première couche de silicium à grains hémisphériques. Il est donc possible d'empêcher la cir- culation d'un courant de fuite à partir de la couche diélectrique qui est déposée par la suite au-dessus de l'électrode inférieure d'un condensa- teur. Selon un autre aspect de l'invention, I'opération d'attaque de réduction de d'épaisseur de la première couche de silicium à grains hé- misphériques peut être effectivement maîtrisée de manière à éliminer la formation de micro-ponts entre des électrodes inférieures. Selon encore un autre aspect de l'invention, I'enlèvement de la couche d'oxyde peut augmenter l'aire de surface de l'électrode inférieure, ce qui augmente la capacité du condensateur. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre d'un mode de réalisation, donné à titre d'exemple non limitatif. La suite de la descrip- tion se réfère aux dessins annexés, dans lesquels: Les figures 1A à 1F (art antérieur) sont des coupes montrant la progression d'étapes de fabrication dans la formation de l'électrode infé- rieure d'un condensateur conformément à un procédé classique; et Les figures 2A à 2D sont des coupes montrant la progression d'étapes de fabrication dans la formation de l'électrode inférieure d'un condensateur conformément à un mode de réalisation préféré de l'inven- tion. Chaque fois que c'est possible, on utilise les mêmes numéros de référence dans les dessins et la description pour désigner les élé- ments identiques ou semblables. Les figures 2A à 2D sont des coupes montrant la progression d'étapes de fabrication dans la formation de l'électrode inférieure d'un condensateur, conformément à un mode de réalisation préféré de l'inven- tion. Premièrement, comme représenté sur la figure 2A, on fournit un substrat semiconducteur 30 ayant des couches d'oxyde de champ 32 définissant une région de dispositifs. Des détails des dispositifs se trouvant à l'intérieur de la région de dispositifs ne sont pas représentés sur la fi- gure. Ensuite, on forme sur la totalité de la structure de substrat une couche diélectrique 34, par exemple une couche d'oxyde de silicium, et on dépose ensuite une couche de nitrure de silicium 35 sur la couche di- électrique 34. Ensuite, on forme une couche d'oxyde 36 sur la couche de nitrure de silicium 35. La couche d'oxyde 36 peut consister par exemple en verre borophosphosilicaté (BPSG). Dans l'étape suivante, on utilise des processus de photolithographie et d'attaque pour définir un motif dans la couche d'oxyde 36, la couche de nitrure de silicium et la couche diélectrique 34. Ceci a pour effet de former des ouvertures de contact 38 qui mettent à nu une région de source/drain d'un transistor à l'intérieur de la région de dispositifs (non représentée sur la figure). Ensuite, comme représenté sur la figure 2B, on dépose une couche conductrice 40 sur la couche d'oxyde 36 et à l'intérieur des ou- vertures de contact 38, de façon qu'elle établisse un contact électrique avec la région de source/drain du transistor. La couche conductrice 40 peut être une couche de silicium polycristallin dopé par implantation ioni- que, qui est formée en utilisant par exemple un procédé de dépôt chimi- que en phase vapeur à basse pression (ou LPCVD). Ensuite, on forme une couche de silicium à grains hémisphériques 42 sur la couche con- ductrice 40. On peut déposer par exemple la couche de silicium à grains hémisphériques 42 par un procédé de dépôt en phase vapeur à basse pression (ou LPCVD), utilisant pour la source de gaz réactif un silane SiH4 ou Si2H6. Le dépôt du silicium à grains hémisphériques est de pré- férence effectué à une température comprise entre la température de croissance de silicium amorphe et la température de croissance de sili- cium polycristallin. Ensuite, on dépose une couche diélectrique de recou- vrement 44, par exemple une couche de verre borophosphosilicaté, sur la couche de silicium à grains hémisphériques 42, en utilisant par exemple un procédé de dépôt chimique en phase vapeur. Ensuite, on utilise des processus de photolithographie et d'attaque pour définir un motif dans la couche diélectrique de recouvrement 44, la couche de silicium à grains hémisphériques 42 et la couche conductrice 40, en mettant à nu une par- tie de la couche d'oxyde 36. Finalement, on obtient une structure qui est représentée sur la figure 2B. Ensuite, comme représenté sur la figure 2C, on dépose une couche conductrice 46, constituée par du silicium polycristallin dopé par implantation ionique, sur la totalité de la structure de substrat, compre- nant la couche diélectrique 44 et la couche d'oxyde 36, en utilisant par exemple un procédé de dépôt chimique en phase vapeur à basse pres- sion. On forme ensuite une autre couche de silicium à grains hémisphéri- ques 48 sur la couche conductrice 46, en utilisant le même procédé que pour la formation de la couche de silicium à grains hémisphériques 42. Ensuite, comme représenté sur la figure 2D, on effectue une attaque de réduction d'épaisseur de la couche de silicium à grains hémi- sphériques 48 et de la couche conductrice 46, en utilisant par exemple un procédé d'attaque anisotrope. Après l'opération d'attaque de réduction d'épaisseur, la couche conductrice 46 sera transformée en une structure d'espacement sur les parois latérales de la couche diélectrique 44 et de la couche conductrice 40, et elle laissera à nu une partie de la couche d'oxyde 36. Du fait qu'on emploie une opération d'attaque de réduction d'épaisseur anisotrope, des parties de la couche de silicium à grains hé- misphériques 48 qui sont formées sur les éléments d'espacement con- ducteurs 46 sont conservées. A l'étape suivante, on enlève la couche di- électrique de recouvrement 44 jusqu'à ce que la couche de silicium à grains hémisphériques 42 soit mise à nu. On enlève la couche diélectri- que 44 en utilisant par exemple un procédé d'attaque ionique réactive (ou RIE pour "reactive ion etching") employant du fluorure d'hydrogène ga- zeux ou une solution d'acide fluorhydrique. Du fait que la couche d'oxyde 36 est constituée par le même matériau que la couche diélectrique de recouvrement 44, la couche d'oxyde 36 sera également enlevée dans l'attaque ionique réactive. Les opérations effectuées jusqu'à ce stade ont formé l'électrode inférieure d'un condensateur qui comprend la couche de silicium à grains hémisphériques 42, la couche de silicium à grains hémi- sphériques 48, la couche conductrice 40 et la couche conductrice 46. L'invention utilise la couche diélectrique de recouvrement 44 à titre de masque pour protéger la couche de silicium à grains hémisphéri- ques 42 contre une opération d'attaque de réduction d'épaisseur, de fa- çon à minimiser des dommages qui sont occasionnés à la couche de silicium à grains hémisphériques. Par conséquent, on peut éviter l'apparition d'un courant de fuite à partir d'une couche diélectrique qui est déposée par la suite au-dessus de l'électrode inférieure d'un condensateur. Un autre aspect de l'invention réside dans la maîtrise effective de l'attaque de la couche de silicium à grains hémisphériques 48, de fa- çon que des micro-ponts entre des électrodes inférieures soient rarement formés. Un troisième aspect de l'invention consiste en ce que l'enlève- ment de la couche d'oxyde peut augmenter l'aire de surface de l'élec- trode inférieure. La capacité du condensateur peut donc être augmentée. Il va de soi que de nombreuses modifications peuvent être ap- portées au procédé décrit et représenté, sans sortir du cadre de l'inven- tion. REVENDICATIONS 1. Procédé pour former l'électrode inférieure d'un condensa- teur, caractérisé en ce qu'il comprend les étapes suivantes: on fournit un substrat semiconducteur (30); on forme une première couche diélectrique (34) sur le substrat (30); on forme une couche de nitrure de silicium (35) sur la première couche diélectrique (34); on forme une couche d'oxyde (36) sur la couche de nitrure de silicium (35); on définit un motif dans la couche d'oxyde (36), la couche de nitrure de silicium (35) et la première couche diélectrique (34), pour former une ouverture de contact (38) met- tant à nu une région spécifiée du substrat semiconducteur (30); on dé- pose une première couche conductrice (40) sur la couche d'oxyde (36) et à l'intérieur de l'ouverture de contact (38), de façon à établir une con- nexion électrique avec la région spécifiée dans le substrat (30); on forme une première couche de silicium à grains hémisphériques (42) sur la première couche conductrice (40); on forme une seconde couche diélec- trique (44) sur la première couche de silicium à grains hémisphériques (42); on définit un motif dans la seconde couche dielectrique (44), la première couche de silicium à grains hémisphériques (42) et la première couche conductrice (40), pour mettre à nu une partie de la couche d'oxyde (36); on forme une seconde couche conductrice (46) sur la se- conde couche diélectrique (44), la première couche conductrice (40) et la couche d'oxyde (36); on forme une seconde couche de silicium à grains hémisphériques (48) sur la seconde couche conductrice (46); on enlève une partie de la seconde couche conductrice (46) et de la seconde cou- che de silicium à grains hémisphériques (48) qui s'étend au-dessus de la couche d'oxyde (36) et de la seconde couche diélectrique (44), pour mettre à nu la couche d'oxyde (36) et la seconde couche diélectrique (44), ce qui fait qu'une partie de seconde couche conductrice (46) et de la seconde couche de silicium à grains hémisphériques (48) reste fixée sur les parois latérales de la seconde couche diélectrique (44) et de la première couche conductrice (40); et on enlève la seconde couche di- électrique (44) et la couche d'oxyde (36). 2. Procédé selon la revendication 1, caractérisé en ce que l'étape de formation de la première couche conductrice (40) comprend I'utilisation d'un procédé de dépôt chimique en phase vapeur à basse pression. 3. Procédé selon la revendication 1, caractérisé en ce que l'étape de formation de la seconde couche conductrice (46) comprend l'utilisation d'un procédé de dépôt chimique en phase vapeur à basse pression. 4. Procédé selon la revendication 1, caractérisé en ce que l'étape de formation de la première couche de silicium à grains hémisphé- riques (42) comprend l'utilisation d'un procédé de dépôt chimique en phase vapeur à basse pression. 5. Procédé selon la revendication 1, caractérisé en ce que l'étape de formation de la seconde couche de silicium à grains hémisphé- riques (48) comprend l'utilisation d'un procédé de dépôt chimique en phase vapeur à basse pression. 6. Procédé selon la revendication 1, caractérisé en ce que I'étape d'enlèvement de la couche d'oxyde (36), de la seconde couche conductrice (46) et de la seconde couche de silicium à grains hémisphé- riques (48) comprend l'utilisation d'un procédé d'attaque anisotrope. 7. Procédé selon la revendication 1, caractérisé en ce que l'étape d'enlèvement de la seconde couche dielectrique (48) comprend I'utilisation d'une solution d'acide fluorhydrique. 8. Procédé selon la revendication 1, caractérisé en ce que l'étape d'enlèvement de la seconde couche diélectrique (44) comprend l'utilisation de fluorure d'hydrogène gazeux. 9. Procédé selon la revendication 1, caractérisé en ce que I'étape d'enlèvement de la seconde couche diélectrique (44) comprend l'utilisation d'un procédé d'attaque ionique réactive. 10. Procédé selon la revendication 1, caractérisé en ce que la région spécifiée est une région de source/drain d'un transistor. 11. Procédé selon la revendication 1, caractérisé en ce que I'étape de formation de la première couche conductrice (40) comprend le dépôt de silicium polycristallin dopé par implantation ionique. 12. Procédé selon la revendication 1, caractérisé en ce que l'étape de formation de la seconde couche conductrice (46) comprend le dépôt de silicium polycristallin dopé par implantation ionique. 13. Procédé selon la revendication 1, caractérisé en ce que l'étape de formation de la première couche diélectrique (34) comprend le dépôt d'oxyde de silicium. 14. Procédé selon la revendication 1, caractérisé en ce que l'étape de formation de la seconde couche diélectrique (44) comprend le dépôt de verre borophosphosilicaté. 15. Procédé selon la revendication 1, caractérisé en ce que l'étape de formation de la couche d'oxyde (36) comprend le dépôt de verre borophosphosilicaté.