Brevet FR2772943A1 — publié le 19990625

L'invention concerne un dispositif de commande à protection par microprocesseur pour moteurs à essence et moteurs Diesel. A titre d'arrière-plan de l'invention, il convient de mentionner le fait que les moteurs modernes pour véhicules automobiles disposent d'une gestion "intelligente" du moteur qui comporte en général plusieurs fonctions de diagnostic. C'est ainsi par exemple que des données concernant les gaz d'échappement ou des défauts apparaissant en principe sur des composants sont détectés par des capteurs appropriés et sont rangés dans des mémoires correspondantes au moyen du programme de commande du dispositif de commande. Pendant un entretien périodique ou une réparation, le personnel de l'atelier peut lire au moyen d'un appareil de diagnostic approprié les données et indications déposées dans les mémoires, exécuter les réparations et travaux d'entretien correspondants et remettre les mémoires à l'état initial par effacement des données ou indications de défaut désormais dépassées. Dans des ateliers moins bien équipés, il est possible qu'en raison du déroulement précédemment dépeint de l'organisation, il apparaisse des problèmes du fait que, bien que les travaux d'entretien convenables aient été effectués, les indications de défaut correspondantes ne peuvent toutefois pas être effacées dans les mémoires en raison de l'absence d'un appareil de diagnostic. Ainsi, bien que tout soit en ordre sur le plan de l'entretien technique, le conducteur est par exemple constamment irrité par un avertissement non effacé d'avoir à procéder à un entretien périodique. Dans les générations plus anciennes de dispositifs électroniques de commande pour moteurs à essence et moteurs Diesel, on utilisait des composants de mémoire volatile sous forme de RAM qui devaient être alimentés en permanence par la batterie du véhicule pour maintenir les données. Bien que cela ait l'inconvénient d'une consommation importante de courant, toutes les indications de défaut et de données déposées dans les mémoires étaient toutefois automatiquement effacées dans celles-ci en cas d'interruption d'alimentation. Il était donc possible d'obtenir une remise à l'état initial des mémoires correspondantes par déconnexion de la batterie. Au fil des nouvelles techniques de mémoire, il a été mis au point des mémoires non volatiles, comme par exemple des mémoires flash ou des mémoire EEPROM, qui conservent leur données même sans alimentation en tension. En outre, en vertu de prescriptions légales pertinentes dans différents pays, l'effacement de certaines données n'est pas admissible. Il s'est maintenant avéré que, pour des raisons pratiques, de nombreux fabricants d'automobiles, plus précisément de moteurs, considèrent comme souhaitable qu'il soit possible, comme précédemment, d'effacer les mémoires de défauts - aux moins dans le cadre légalement autorisé - par déconnexion de la tension de batterie du véhicule, afin de permettre une remise à l'état initial des indications de défaut, etc., même dans le cas o un appareil de diagnostic n'est pas disponible. Dans son exposé scientifique "Plus de sécurité pour les applications des microcontrôleurs " qui a été publié dans la revue DESIGN & ELEKTRONIK, parution 1/2 du 15.01.1991, pages 58, 59, Johann Stelzer décrit une unité de contrôle qui est pourvue d'une puce. Cette puce englobe essentiellement les fonctions d'un régulateur de tension de V, une surveillance de basse tension, un générateur d'impulsions de remise à zéro sous tension et un contrôleur de séquence. Cet agencement doit donner l'assurance qu'en cas de perturbations, l'unité de contrôle n'est pas écartée de la cadence ou qu'au moins un nouveau lancement défini sera possible. Par la revue US "IBM Technical Disclosure", Bulletin, volume 33, numéro 12, mai 1991, pages 309 à 311, on connaît un système d'ordinateur qui peut ranger l'état d'absence d'une tension d'alimentation dans une mémoire à 1 bit dont le signal logique est détectable par le microprocesseur et utilisable pour la suite de la commande du déroulement du programme. L'invention a ainsi pour but de fournir un circuit qui reconnaisse et mette en mémoire une déconnexion de la batterie. Cette fonction doit être disponible même en cas de dispositifs de commande hors circuit, de sorte que, lors d'un lancement du système, donc par exemple lorsqu'on fait redémarrer le moteur, la déconnexion provisoire de la batterie ayant précédemment eu lieu puisse être reconnue et traitée en conséquence du côté du logiciel. En outre, ce circuit ne doit présenter qu'une faible consommation de courant lorsque le dispositif de commande est inactif. Des consommations élevées de courant, telles qu'il s'en présentait dans le cas de l'utilisation de RAM, ne sont plus acceptées par les utilisateurs de tels dispositifs de commande. Pour atteindre le but exposé ci-dessus, il est proposé un dispositif de commande à protection par microprocesseur, pour moteurs à essence et moteurs Diesel, comprenant un microprocesseur central, un régulateur de tension servant à alimenter le microprocesseur avec sa tension de fonctionnement, une borne de batterie servant à introduire la tension de batterie de véhicule dans le régulateur de tension et un circuit de mémoire, qui est relié d'une part à la borne de batterie et d'autre part, par l'intermédiaire d'une sortie de lecture et d'une entrée de remise à l'état initial, au microprocesseur. Le circuit de mémoire est conçu sous forme d'une mémoire à 1 bit, sur la base d'un circuit à fonction de thyristor, de façon qu'après une déconnexion provisoire de la tension de batterie de véhicule, cet événement puisse être indiqué sur la sortie de lecture au moyen d'un signal logique qui est détectable par le microprocesseur et utilisable pour la suite de la commande du déroulement du programme. La sortie de lecture du circuit de mémoire peut être remise à l'état logique initial, par l'intermédiaire de l'entrée de remise à l'état initial, au moyen d'un signal de remise à l'état initial du microprocesseur. Grâce à ce circuit de mémoire, une déconnexion de la batterie est constatée au moyen de l'interrogation, commandée du côté du logiciel, de la sortie de lecture du circuit de mémoire de la part du microprocesseur et, après la montée en régime du système, elle est mise à la disposition du microprocesseur sous forme d'une information d'un bit de largeur. Du fait de la mise en oeuvre dans le logiciel de commande du microprocesseur, toutes les autres opérations d'effacement et éventuellement d'autres mesures encore prévues sont effectuées, d'une manière indépendante du matériel informatique, après constatation de cette information. Des données qui ne doivent par exemple pas être effacées en raison de prescriptions légales concernant les gaz d'échappement, etc., peuvent être exclues d'un effacement et restent donc rangées en mémoire d'une manière sûre, étant donné que l'opération d'effacement n'est pas déclenchée par le matériel informatique par lui-même. Ainsi que cela ressort encore plus clairement de la description de l'exemple de réalisation, par l'expression "circuit à fonction de thyristor", on doit entendre un circuit qui possède des propriétés du type thyristor, donc doit être allumé au moyen d'impulsions de tension et éteint au moyen d'une interruption de l'alimentation en tension. Cet allumage et cette extinction permettent de produire des états logiques correspondants sur la sortie de lecture, donc par exemple un signal logique "haut" (= niveau haut) qui peut être remis à l'état logique initial, donc peut passer sur "bas" (= niveau bas), au moyen de l'entrée de remise à l'état initial. Suivant un développement préféré de l'invention, le circuit de mémoire est pourvu d'un étage de séparation de potentiel servant à la séparation de potentiel entre la sortie de lecture et le circuit à fonction de thyristor. De ce fait, la consommation de courant du circuit de mémoires est très faible, ce qui se fait notamment ressentir d'une manière positive dans le cas d'un dispositif de commande hors circuit (par exemple dans l'état "moteur coupé"). De préférence, le circuit à fonction de thyristor est formé de deux transistors bipolaires connectés dans des sens opposés. Le dispositif de commande conforme à l'invention peut aussi présenter une ou plusieurs des particularités suivantes: - le transistor bipolaire côté entrée est raccordé par sa borne d'émetteur (8) et sa borne de base à la tension de batterie de véhicule et par sa borne de base à la borne de collecteur du second transistor bipolaire, - le transistor bipolaire côté sortie est raccordé par sa borne de base à l'entrée de remise à l'état initial et à la borne de collecteur du premier transistor bipolaire et par sa borne d'émetteur à l'étage de séparation de potentiel, - l'étage de séparation de potentiel est constitué d'un transistor MOSFET dont la borne de grille est reliée à la sortie du circuit à fonction de thyristor. D'autres particularités, détails et avantages de l'invention ressortent de la description suivante dans laquelle un exemple de réalisation de l'objet de l'invention est exposé en détail en regard des dessins annexés. On voit: à la figure 1, un schéma-bloc fortement schématisé d'un dispositif de commande et, à la figure 2, l'agencement du circuit de mémoire du dispositif de commande. Ainsi que cela ressort clairement de la figure 1, les composants de base du dispositif de commande 1 sont un microprocesseur central 2, qui comprend d'une manière habituelle au moins une unité centrale de calcul, une mémoire de travail, une mémoire de programme, une mémoire de données et des interfaces appropriées avec les éléments périphériques. Pour l'alimentation en énergie du microprocesseur, il est prévu un régulateur de tension 3 qui est couplé du côté entrée à la tension de batterie de véhicule VB. Du côté sortie, le régulateur de tension 3 fournit par exemple 5 V, ce qui est actuellement un standard pour la valeur de la tension de fonctionnement dans les microprocesseurs. Un circuit de mémoire, désigné par 5 dans son ensemble, est raccordé à la borne de batterie 4 du dispositif de commande 1. Ce circuit de mémoire comporte une sortie de lecture 6 et une entrée de remise à l'état initial 7 par laquelle le circuit de mémoire 5 est relié au microprocesseur 2. Ainsi que cela est encore rendu ci-après plus clair d'après l'exposé de l'agencement de circuit de la figure 2, le circuit de mémoire 5 est réalisé sous forme d'une mémoire à 1 bit, sur la base d'un circuit à fonction de thyristor, de façon telle qu'après une déconnexion provisoire de la tension de batterie VB par rapport à la borne de batterie 4, ce phénomène est indiqué sur la sortie de lecture 6, par exemple au moyen d'un signal logique "haut". Celui-ci peut à son tour être détecté par le microprocesseur 2 et utilisé pour la suite de la commande de déroulement du programme. Dans cette commande de déroulement du programme, la détection d'un événement de déconnexion se manifeste par exemple par le fait que des contenus déterminés de la mémoire de données du microprocesseur 2 sont effacés. En outre, le sous-programme de déroulement de logiciel contenu dans le microprocesseur prévoit qu'après la mise à l'arrêt du moteur et donc après la désactivation du dispositif de commande 1 par le microprocesseur 2, un signal de remise à l'état initial est transmis à l'entrée de remise à l'état initial 7 du circuit de mémoire 5, de sorte que la sortie de lecture 6 est remise à l'état logique initial. Ainsi, une nouvelle déconnexion de la borne de batterie 4 par rapport à la tension de batterie de véhicule VB est détectée et indiquée par un moyen logique. La structure et le fonctionnement du circuit de mémoire 5 peuvent être exposés en regard de la figure 2. La tension de batterie de véhicule VB est introduite, par la borne de batterie 4, entre deux diodes Dl, D2 connectées dans des sens opposés, cette paire de diodes assurant l'irréversibilité de la polarisation. Au moyen d'un circuit RC constitué de la résistance R7 et du condensateur C2, la tension de batterie de véhicule VB est transmise jusqu'au coeur proprement dit du circuit de mémoire 5, à savoir le circuit à fonction de thyristor constitué des deux transistors bipolaires Tl, T2. Ainsi qu'il ressort clairement de la figure 2, les deux transistors Tl, T2 sont connectés dans des sens opposés, le transistor bipolaire côté entrée Tl étant raccordé par sa borne d'émetteur 8 à la tension de batterie de véhicule VB. En outre, la borne de base 9 est également reliée à la borne de batterie 4 par l'intermédiaire d'une résistance R4 et le trajet base-émetteur du transistor bipolaire Tl et la résistance R4 sont donc montés en parallèle. La borne de base 9 est pas ailleurs reliée à la borne de collecteur 10 du transistor bipolaire côté sortie T2. Ce dernier est raccordé par sa borne de base 11 à la prise centrale 12 d'un diviseur de tension R2, R3 qui est lui-même relié à la borne de collecteur 13 du transistor côté entrée T1. Enfin, la borne d'émetteur 14 est reliée à la borne de grille 15 d'un transistor MOSFET T3 qui sert d'étage de séparation de potentiel. La borne de grille 15 est limitée en ce qui concerne sa tension d'entrée au moyen d'une diode Zener D3 comportant une résistance R5 montée en parallèle. La borne de drain 16 constitue la sortie de lecture 6 du circuit de mémoire 5 qui est reliée à une entrée correspondante du microprocesseur 2. En outre, la tension de fonctionnement VCC est mise par le régulateur de tension 3 à la disposition de la borne de drain 16 par l'intermédiaire d'une résistance correspondante R6. Le circuit à fonction de thyristor constitué des deux transistors bipolaires Tl, T2 comporte en outre une entrée de remise à l'état initial 7 qui est commandée par le microprocesseur 2. L'entrée de remise à l'état initial 7 est appliquée à la prise centrale 12 du diviseur de tension par l'intermédiaire d'un circuit RC Ri, Cl et d'une paire de diodes de protection D4, D5. La fonction de remise à l'état initial ainsi réalisable est rendue claire par la description suivante du fonctionnement de l'ensemble du circuit de mémoire 5: On part de la situation dans laquelle le moteur a été mis à l'arrêt et le dispositif de commande 1 est donc inactif. Si la tension de batterie de véhicule VB est alors déconnectée, l'ensemble de l'agencement est sans courant et sans tension. Après la reconnexion de la tension VB, il règne la même tension sur la borne d'émetteur 8 et la borne de base 9 du transistor T1 et ce transistor T1 est donc bloqué. Ceci signifie que la borne de base 11 du transistor T2 qui est reliée à la borne de connecteur 13 du transistor Tl est à un niveau bas et que le transistor T2 est donc bloqué. Ceci signifie à son tour que la borne de grille 15 du transistor MOSFET T3 est également à un niveau bas et est bloquée. De ce fait, la tension de fonctionnement VCC est totalement disponible sur la sortie de lecture 6, ce qui est défini comme étant un signal logique "haut". Lors de la remise en marche du moteur, c'est-à-dire lors de l'activation du dispositif de commande 1, le microprocesseur 2 est commandé du côté logiciel de façon que la sortie de lecture 6 du circuit de mémoire 5 soit interrogée. Le signal logique "haut" permet de communiquer au microprocesseur 2 le fait qu'une déconnexion de la batterie a eu lieu. Il en résulte que, là encore d'une manière commandée du côté logiciel, les mémoires de défaut appropriées et d'autres données admissibles sont effacées dans le microprocesseur 2. Pendant le fonctionnement du dispositif de commande, donc pendant la marche du moteur, un événement de déconnexion de batterie n'est bien entendu pas important. Ce n'est qu'après une mise à l'arrêt du moteur qu'il convient de procéder à une nouvelle interrogation. Pour assurer cette opération, le programme de commande du microprocesseur 2 est conçu de façon qu'après chaque mise à l'arrêt, une impulsion de tension soit fournie à l'entrée de remise à l'état initial 7 par le microprocesseur 2. La borne de base 11 est ainsi à un niveau haut et le transistor bipolaire T2 est conducteur. Il passe ainsi dans la résistance R4 un courant qui fait de nouveau passer le transistor bipolaire Tl à l'état passant. Cela maintient par la suite le second transistor bipolaire T2 à l'état conducteur, bien qu'aucune tension ne soit plus appliquée par l'intermédiaire de l'entrée de remise à l'état initial 7. Par conséquent, dans l'ensemble, les deux transistors Tl, T2 restent conducteurs et sont donc "allumés" au sens d'un circuit à fonction de thyristor. Il en résulte à son tour que la borne de grille 15 est à un niveau haut et que le trajet entre la borne de drain 16 et la borne de source 17 est conducteur. Ainsi, la sortie de lecture 6 passe au "bas" logique et y reste aussi dans la mesure o la tension de batterie de véhicule VB n'est pas déconnectée et que le déroulement de fonction qui y est lié, décrit ci-dessus, n'entre pas en jeu. Lors de la réactivation du dispositif de commande 1, le microprocesseur 2 reconnaît sur la sortie de lecture 6 un signal logique "bas", ce qui signifie qu'une déconnexion de la batterie n'a pas eu lieu. REVENDICATIONS 1. Dispositif de commande à protection par microprocesseur pour moteurs à essence et moteurs Diesel, caractérisé en ce qu'il comprend: - un microprocesseur central (2), - un régulateur de tension (3) servant à alimenter le microprocesseur (2) avec sa tension de fonctionnement (VCC), - une borne de batterie (4) servant à introduire la tension de batterie de véhicule (VB) dans le régulateur de tension (3) et - un circuit de mémoire (5), -- qui est relié d'une part à la borne de batterie (4) et d'autre part, par l'intermédiaire d'une sortie de lecture (6) et d'une entrée de remise à l'état initial (7), au microprocesseur (2), -- qui est conçu sous forme d'une mémoire à 1 bit, sur la base d'un circuit à fonction de thyristor (T1, T2), de façon qu'après une déconnexion provisoire de la tension de batterie de véhicule (VB), cet événement puisse être indiqué sur la sortie de lecture (6) au moyen d'un signal logique qui est détectable par le microprocesseur (2) et utilisable pour la suite de la commande du déroulement du programme et -- dont la sortie de lecture (6) peut être remise à l'état logique initial, par l'intermédiaire de l'entrée de remise à l'état initial (7), au moyen d'un signal de remise à l'état initial du microprocesseur (2). 2. Dispositif de commande suivant la revendication 1, caractérisé en ce que le circuit de mémoire (5) est pourvu d'un étage de séparation de potentiel (T3) servant à la séparation de potentiel entre la sortie de lecture (6) et le circuit à fonction de thyristor (Tl, T2). 3. Dispositif de commande suivant la revendication 1 ou 2, caractérisé en ce que le circuit à fonction de thyristor est formé de deux transistors bipolaires (T1, T2) connectés dans des sens opposés. 4. Dispositif de commande suivant la revendication 3, caractérisé en ce que le transistor bipolaire côté entrée (T1) est raccordé par sa borne d'émetteur (8) et sa borne de base (9) à la tension de batterie de véhicule (VB) et par sa borne de base (9) à la borne de collecteur (10) du second transistor bipolaire (T2). 5. Dispositif de commande suivant la revendication 4, caractérisé en ce que le transistor bipolaire côté sortie (T2) est raccordé par sa borne de base (11) à l'entrée de remise à l'état initial (7) et à la borne de collecteur (13) du premier transistor bipolaire (T1) et par sa borne d'émetteur (14) à l'étage de séparation de potentiel (T3). 6. Dispositif de commande suivant l'une des revendications 1 à 5, caractérisé en ce que l'étage de séparation de potentiel est constitué d'un transistor MOSFET (T3) dont la borne de grille (15) est reliée à la sortie (14) du circuit à fonction de thyristor (T1, T2).