Brevet FR2776114A1 — publié le 19990917

ARRIÈRE-PLAN DE L'INVENTION La présente invention concerne un procédé de lecture de données sur un support d'information d'enregistrement et plus spécifiquement, un procédé de lecture de données en utilisant un égaliseur de forme d'onde à auto-optimisation. Comme représenté sur la figure 1, une unité de tête 12 lit des données stockées sur un support d'information d'enregistrement 11 tel qu'un disque optique, un disque magnéto-optique ou un disque magnétique et émet en sortie un signal de lecture RD présentant une tension qui correspond a. l'état des données ("1" ou "0") sur un lecteur de données 13. Le lecteur de données 13 inclut un préfiltre 14, un amplificateur à commande automatique de gain (CAG) 15, un convertisseur analogique-numérique (A-N) (CAN) 16, un égaliseur de forme d'onde 17 et un circuit de boucle à verrouillage de phase (PLL) 18. Le préfiltre 14 filtre le signal de lecture RD afin d'émettre en sortie un signal présentant une fréquence souhaitée sur le CAG 15. Le CAG 15 amplifie le signal de sortie provenant du préfiltre 14 afin d'émettre en sortie un signal présentant une amplitude prédéterminée. Le CAN 16 convertit le signal de sortie provenant du CAG 15 selon un signal numérique et émet en sortie le signal numérique sur l'égaliseur de forme d'onde 17. L'égaliseur de forme d'onde 17 exécute une mise en forme de forme d'onde du signal numérique au moyen d'un paramètre d'intensité (sensibilité) établi à l'avance et émet en sortie le signal numérique à forme d'onde mise en forme sur une unité centrale de traitement (CPU) 19 et sur le circuit de PLL 18 en tant que signal reproduit Dout. La CPU 19 génère des données de lecture qui sont constituées par un nombre prédéterminé de bits sur la base du signal reproduit Dout provenant de l'égaliseur de forme d'onde 17. L'égaliseur de forme d'onde 17 inclut des coefficients utilisés pendant la mise en forme de forme d'onde. Le circuit de PLL 18 génère un signal d'horloge CLK synchronisé avec le signal reproduit Dout et délivre le signal d'horloge CLK sur le CAN 16 et sur l'égaliseur de forme d'onde 17. Le signal d'horloge CLK est utilisé lors de l'établissement du cadencement pour extraire les données "1" ou "O". C'est-à-dire que le CAN 16 échantillonne le signal provenant du CAG 15 de façon synchrone avec le signal d'horloge d'entrée CLK, il convertit le signal échantillonné selon un signal numérique et il émet en sortie le signal numérique. L'égaliseur de forme d'onde 17 exécute une opération de façon synchrone avec le signal d'horloge d'entrée CLK. Le circuit de PLL 18 possede des coefficients pour synchroniser le signal d'horloge CLK avec le signal de lecture RD. Comme représenté sur la figure 2, un secteur du support d'information d'enregistrement 11 inclut une région de préambule (PR) 21, une région d'apprentissage (TR) 22, une région d'octet d'utilisation (SB) 23 et une région de données 24. La région PR 21 contient un code de préambule (PR) utilisé pour synchroniser le signal d'horloge CLK provenant du circuit de PLL 18 avec le signal de lecture RD. Les bits du code PR peuvent être tous à "1" par exemple et le signal de lecture RD du code PR peut être une onde sinusoïdale. La région TR 22 contient un code d'apprentissage (TR) utilisé pour optimiser la performance de l'égaliseur de forme d'onde 17. Le code TR est constitué par des données binaires, par exemple "001100111", et il contient des composantes haute fréquence et des composantes basse fréquence en tant que signal analogique. La région SB 23 contient un code d'octet d'utilisation (SB) utilisé pour détecter le début de la région de données 24. La CPU 19 traite des données binaires qui suivent le code SB en tant que données d'enregistrement et réalise un processus sur les données d'enregistrement. Le circuit de PLL 18 synchronise le signal d'horloge CLK avec le signal de lecture RD en utilisant le signal de sortie provenant de l'égaliseur de forme d'onde 17. L'égaliseur de forme d'onde 17 optimise ses coefficients même lorsque le circuit de PLL 18 est en fonctionnement. Lorsque le signal de sortie Dout entré sur le circuit de PLL 18 varie, le circuit de PLL 18 altere la fréquence du signal d'horloge CLK. A cet instant, il est possible que le circuit de PLL 18 ne puisse plus faire converger les coefficients tandis que le code PR est en train d'être lu. C'est-à-dire que le circuit de PLL 18 peut éventuellement être incapable de synchroniser le signal d'horloge CLK avec le signal de lecture RD. Par ailleurs, l'égaliseur de forme d'onde 17 peut éventuellement être incapable d'optimiser ses coefficients tandis que le code TR est en train d'être lu. Ceci rend difficile la lecture de données à partir du support d'information d'enregistrement 1 1 ou augmente le temps de lecture. Ce problème a constitué un obstacle qui a empêché l'augmentation de la vitesse du traitement de données, l'augmentation de la densité d'enregistrement du support d'information d'enregistrement 1 1 et l'augmentation de la vitesse de rotation (lecture haute vitesse) du support d'information d'enregistrement. Par conséquent, un objet de la présente invention consiste à proposer un procédé amélioré de lecture de données stockées sur un support d'information d'enregistrement. RÉSUMÉ DE L'INVENTION Afin d'atteindre l'objet mentionné ci-avant, la présente invention propose un appareil de lecture de données permettant de lire des données enregistrées sur un support d'information d'enregistrement, l'appareil de lecture de données comprenant : un convertisseur A-N qui reçoit un signal de lecture et un signal d'horloge, le signal de lecture incluant les données enregistrées et une donnée de commande pour commander une opération de lecture des données enregistrées, et qui convertit le signal de lecture selon un signal numérique de façon synchrone avec le signal d'horloge; et un égaliseur de forme d'onde présentant un coefficient se rapportant à une forme d'onde du signal numérique et un paramètre d'intensité, où l'égaliseur de forme d'onde reçoit le signal numérique et le signal d'horloge, optimise le coefficient de façon synchrone avec le signal d'horloge au moyen d'une opération qui utilise le paramètre d'intensité et le signal numérique et met en forme la forme d'onde du signal numérique conformément au coefficient optimisé afin de générer un signal reproduit, dans lequel le paramètre d'intensité présente une valeur initiale prédéterminée ; l'égaliseur de forme d'onde inclut une unité de commande pour régler une valeur du paramètre d'intensité ; et l'unité de commande établit la valeur du paramètre d'intensité à une valeur supérieure à la valeur initiale lorsque l'égaliseur de forme d'onde optimise le coefficient. La présente invention propose en outre un appareil de lecture de données permettant de lire des données enregistrées sur un support d'information d'enregistrement, l'appareil de lecture de données comprenant: un convertisseur A-N qui reçoit un signal de lecture et un signal d'horloge, le signal de lecture incluant les données enregistrées et une donnée de commande pour commander une opération de lecture des données enregistrées, et qui convertit le signal de lecture selon un signal numérique de façon synchrone avec le signal d'horloge; un égaliseur de forme d'onde pour mettre en forme une forme d'onde du signal numérique et pour générer un signal reproduit ; et un circuit de PLL pour générer le signal d'horloge synchronisé avec le signal reproduit en utilisant un paramètre d'intensité, dans lequel le paramètre d'intensité présente une valeur initiale ; le circuit de PLL inclut une unité de commande pour régler une valeur du paramètre d'intensité ; et l'unité de commande règle la valeur du paramètre d'intensité à une valeur supérieure à une valeur prédéterminée lorsque le circuit de PLL génère le signal d'horloge synchronisé avec le signal reproduit. La présente invention propose un appareil de lecture de données permettant de lire des données enregistrées sur un support d'information d'enregistrement, l'appareil de lecture de données comprenant : un convertisseur A-N qui reçoit un signal de lecture et un signal d'horloge, le signal de lecture incluant les données enregistrées et une donnée de commande pour commander une opération de lecture des données enregistrées, et qui convertit le signal de lecture selon un signal numérique de façon synchrone avec le signal d'horloge; un égaliseur de forme d'onde présentant un coefficient en relation avec une mise en forme de forme d'onde du signal numérique et un premier paramètre d'intensité, qui reçoit le signal numérique et le signal d'horloge, qui optimise le coefficient de façon synchrone avec le signal d'horloge en utilisant le premier paramètre d'intensité et le signal numérique et qui réalise une mise en forme de forme d'onde du signal numérique conformément au coefficient optimisé et au premier paramètre d'intensité afin de générer un signal reproduit, où le paramètre d'intensité présente une valeur initiale; une première unité de commande pour régler le premier paramètre d'intensité ; un circuit de PLL présentant un second paramètre d'intensité en relation avec une synchronisation du signal d'horloge pour recevoir le signal reproduit et pour générer le signal d'horloge synchronisé avec le signal reproduit sur la base du second paramètre d'intensité, où le second paramètre d'intensité présente une valeur initiale; et une seconde unité de commande pour régler une valeur du second paramètre d'intensité, dans lequel la seconde unité de commande établit le second paramètre d'intensité à une valeur supérieure à sa valeur à l'instant où le signal d'horloge est généré et la première unité de commande établit le premier paramètre d'intensité à une valeur qui est inférieure à une valeur prédéterminée lorsque le circuit de PLL génère le signal d'horloge synchronisé avec le signal reproduit. La présente invention propose en outre un appareil de lecture de données permettant de lire des données enregistrées sur un support d'information d'enregistrement, l'appareil de lecture de données comprenant: un convertisseur A-N qui reçoit un signal de lecture et un signal d'horloge, le signal de lecture incluant les données enregistrées et une donnée de commande pour commander une opération de lecture des données enregistrées, et qui convertit le signal de lecture selon un signal numérique de façon synchrone avec le signal d'horloge ; une unité de stockage qui stocke un coefficient en relation avec une mise en forme de forme d'onde du signal numérique et un paramètre d'intensité, dans lequel le paramètre d'intensité présente une valeur initiale ; et une unité de traitement qui reçoit le signal numérique et le signal d'horloge, qui optimise le coefficient de façon synchrone avec l'horloge en utilisant le paramètre d'intensité et le signal numérique, qui réalise une mise en forme de forme d'onde du signal numérique en utilisant un coefficient optimisé afin de générer un signal numérique et qui règle une valeur du paramètre d'intensité, dans lequel l'unité de traitement établit la valeur du paramètre d'intensité à une valeur supérieure à la valeur initiale lorsque l'unité de traitement optimise le coefficient. La présente invention propose un procédé de lecture de données enregistrées sur un support d'information d'enregistrement, le procédé comprenant les étapes de: conversion d'un signal de lecture incluant les données enregistrées et des données de commande pour commander une opération de lecture des données enregistrées selon un signal numérique de façon synchrone avec un signal d'horloge ; optimisation d'un coefficient se rapportant à une opération de mise en forme de forme d'onde en utilisant un paramètre d'intensité ; réalisation d'une mise en forme de forme d'onde du signal numérique conformément au coefficient optimisé afin de générer un signal reproduit; et réglage d'une valeur du paramètre d'intensité, dans lequel l'étape de réglage établit la valeur du paramètre d'intensité à une valeur supérieure à sa valeur initiale à l'instant où le coefficient est optimisé. La présente invention propose en outre un procédé de lecture de données sur un support d'information d'enregistrement, le procédé comprenant les étapes de: conversion d'un signal de lecture incluant les données enregistrées et une donnée de commande pour commander une opération de lecture des données enregistrées selon un signal numérique et de façon synchrone avec un signal d'horloge; réalisation d'une mise en forme de forme d'onde du signal numérique de façon synchrone avec le signal d'horloge afin de générer un signal reproduit ; génération du signal d'horloge synchronisé avec le signal reproduit en utilisant un paramètre d'intensité; et réglage d'une valeur du paramètre d'intensité, où l'étape de réglage établit, lors de l'étape de génération de signal d'horloge, la valeur du paramètre d'intensité à une valeur supérieure à une valeur prédéterminée. La présente invention propose un procédé de lecture de données enregistrées sur un support d'information d'enregistrement, le procédé comprenant les étapes de: conversion d'un signal de lecture incluant les données enregistrées et une donnee de commande pour commander une opération de lecture des données enregistrées selon un signal numérique de façon synchrone avec un signal d'horloge; optimisation d'un coefficient se rapportant à une mise en forme de forme d'onde de façon synchrone avec le signal d'horloge en utilisant un premier paramètre d'intensité et le signal numérique; réalisation d'une mise en forme de forme d'onde du signal numérique conformément au coefficient optimisé afin de générer un signal reproduit; génération du signal d'horloge synchronisé avec la partie du signal reproduit qui prend son origine à partir des données de commande, sur la base d'un second parametre d'intensité, et réglage de valeurs des premier et second paramètres d'intensité, où, lors de l'étape de génération du signal d'horloge synchronisé, l'étape de réglage inclut l'étape d'établissement de la valeur du premier paramètre d'intensité à une valeur inférieure à une valeur prédéterminée et d'établissement de la valeur du second paramètre d'intensité à une valeur supérieure à une valeur prédéterminée. D'autres aspects et avantages de l'invention apparaitront de façon évidente au vu de la description qui suit qui est à considérer en conjonction avec les dessins annexés qui illustrent à titre d'exemple les principes de l'invention. BRÈVE DESCRIPTION DES DESSINS L'invention en association avec ses objets et avantages sera mieux comprise par report à la description qui suit des modes de réalisation présentement préférés en association avec les dessins annexés parmi lesquels la figure 1 est un schéma fonctionnel d'un lecteur de données classique la figure 2 est un schéma qui représente le format des données lues la figure 3 est un schéma fonctionnel d'un lecteur de données selon un mode de réalisation de la présente invention; la figure 4 est un schéma fonctionnel d'un circuit de PLL du lecteur de données de la figure 3 la figure 5 est une illustration schématique de données de lecture et d'un paramètre d'intensité la figure 6 est un schéma fonctionnel d'un égaliseur de forme d'onde du lecteur de données de la figure 3; la figure 7 est un schéma fonctionnel d'un filtre FIR (à réponse impulsionnelle finie) de l'égaliseur de forme d'onde de la figure 6 la figure 8 est un schéma fonctionnel d'un premier mode de réalisation d'un circuit de calcul de coefficient selon la présente invention la figure 9 est une illustration schématique de données lues et d'un paramètre d'intensité la figure 10 est un schéma fonctionnel d'un second mode de réalisation d'un circuit de commande de coefficient la figure 1 1 est un schéma fonctionnel d'un troisième mode de réalisation d'un circuit de commande de coefficient ; et la figure 12 est un schéma fonctionnel d'un lecteur de données selon un second mode de réalisation de la présente invention. DESCRIPTION DETAILLEE DES MODES DE RÉALISATION PRÉFÉRÉS Un premier mode de réalisation de la présente invention sera maintenant décrit par report aux figures 3 à 9. Sur les dessins, des index de référence identiques sont utilisés pour des éléments identiques. Par report à la figure 3, un lecteur de données 31 inclut un préfiltre 14, un CAG 15, un CAN 16, un égaliseur de forme d'onde 32 et un circuit de PLL 33. L'égaliseur de forme d'onde 32 et le circuit de PLL 33 incluent des circuits de commande de coefficient respectifs 34 et 35 pour commander des paramètres d'intensité (sensibilité). Les circuits de commande de coefficient 34, 35 commandent chacun des premier et second paramètres d'intensité "l" et "A" de l'égaliseur de forme d'onde 32 et du circuit de PLL 33 en réponse à un code lu à partir du support d'information d'enregistrement 11. Comme représenté sur la figure 2, le code de préambule (PR) est une donnée de commande utilisée pour synchroniser le circuit de PLL 33. Dans un premier mode de fonctionnement permettant de synchroniser le signal d'horloge CLK avec le signal de lecture RD qui contient le code PR de lecture, le circuit de commande de coefficient 35 du circuit de PLL 33 utilise le second paramètre d'intensité "A" qui présente une valeur importante par comparaison avec le premier paramètre d'intensité ,u. Ceci améliore la réponse du circuit de PLL 33 au code PR. Par ailleurs, dans le premier mode de fonctionnement, le circuit de commande de coefficient 34 et de l'égaliseur de forme d'onde 32 utilise le premier paramètre d'intensité 11 présentant une valeur faible par comparaison avec le second paramètre d'intensité "A", ce qui réduit l'amplitude de la variation de la forme d'onde du signal de sortie. Ceci amène le circuit de PLL 33 en synchronisation en un temps plus court que dans le cas du lecteur de données classique décrit préalablement 13. Le code d'apprentissage (TR) (figure 2) est utilisé pour optimiser l'égaliseur de forme d'onde 32. Le circuit de commande de coefficient 34 de l'égaliseur de forme d'onde 32 augmente la valeur du premier paramètre d'intensité 11 sur la base du code TR dans un second mode de fonctionnement permettant d'optimiser le coefficient en relation avec la mise en forme de forme d'onde. Ceci améliore la réponse de l'égaliseur de forme d'onde 32 au code TR et optimise le coefficient à une valeur souhaitée en un temps plus court que dans le lecteur de données de l'art antérieur 13. Par ailleurs, le circuit de commande de coefficient 35 du circuit de PLL 33 diminue la valeur du second paramètre d'intensité "A" dans le second mode de fonctionnement. Cette diminution du second paramètre d'intensité "A" évite une réponse excessive au signal reproduit Dout et permet au circuit de PLL 33 d'émettre en sortie le signal d'horloge CLK présentant une fréquence stabilisée. Par report à la figure 4, le circuit de PLL 33 est muni d'un détecteur de phase 41, d'un multiplicateur 42, d'un convertisseur numérique-analogique (CNA) 43, d'un filtre en boucle 44 et d'un oscillateur commandé en tension (VCO) 45. Le détecteur de phase 41 reçoit le signal reproduit Dout provenant de l'égaliseur de forme d'onde 32 et le signal d'horloge CLK et génère un signal S1 présentant une valeur numérique qui correspond à la différence de phase ou déphasage entre le signal Dout et le signal d'horloge CLK. Le signal S1 généré par le détecteur de phase 41 présente une valeur plus importante lorsque la différence de phase entre le signal reproduit Dout et le signal d'horloge CLK augmente. Le multiplicateur 42 reçoit le signal S1 provenant du détecteur de phase 41 et le second paramètre d'intensité "A" en provenance du circuit de commande de coefficient 35, il multiplie le signal S1 par le second paramètre d'intensité "A" et il émet en sortie un signal S2 représentant le résultat de l'opération sur le CNA 43. Le CNA 43 convertit le signal S2 (signal numérique) provenant du multiplicateur 42 selon un signal analogique S3 et émet en sortie le signal analogique S3 sur le filtre en boucle 44. La tension du signal analogique S3 varie en correspondance avec la différence de phase entre le signal reproduit Dout et le signal d'horloge CLK. Le filtre en boucle 44 lisse le signal analogique S3 et émet en sortie un signal de tension continue S4. Le VCO 45 reçoit le signal S4 provenant du filtre en boucle 44 et génère le signal d'horloge CLK présentant une fréquence qui correspond à la tension du signal S4. Le signal d'horloge CLK est ensuite appliqué sur le détecteur de phase 41, sur le multiplicateur 42 et sur le CNA 43. En outre, le VCO 45 délivre le signal d'horloge CLK sur le CAN 16 et sur l'égaliseur de forme d'onde 32 représentés sur la figure 3. Le lecteur de données 31 traite séquentiellement le signal de lecture RD de façon synchrone avec le signal d'horloge CLK. Selon la présente invention, le circuit de PLL 33 augmente ou diminue la tension du signal de sortie S4 provenant du filtre en boucle 44 en correspondance avec la différence de phase entre le signal reproduit Dout et le signal d'horloge CLK. De cette manière, le circuit de PLL 33 amène la fréquence du signal d'horloge CLK en coïncidence avec la fréquence du signal reproduit Dout lorsque le code PR est en train d'être lu. C'est-à-dire que le circuit de PLL 33 verrouille la fréquence. Le circuit de commande de coefficient 35 inclut un compteur d'horloge 46, une unité de calcul de paramètre 47 et un registre 48. Le compteur d'horloge 46 reçoit le signal d'horloge CLK provenant du VCO 45, il compte le nombre de fronts croissants (ou de fronts décroissants) du signal d'horloge CLK et il émet en sortie un signal numérique représentant la valeur comptée sur l'unité de calcul de paramètre 47. En outre, le compteur d'horloge 46 reçoit un signal de remise à l'état initial RST provenant de la CPU 19 (figure 3) et met à zéro (remet à l'état initial) la valeur comptée en réponse au signal de remise à l'état initial RST. La CPU 19 émet en sortie le signal de remise à l'état initial RST lorsqu'elle détecte que le signal reproduit Dout est le code PR lu à partir de la région PR 21. Par conséquent, lorsque la lecture du code PR démarre, l'unité de calcul de paramètre 47 reçoit un signal numérique qui représente la valeur comptée mise à zéro provenant du compteur d'horloge 46. La valeur comptée est représentée par le nombre de fronts du signal d'horloge CLK arrivant dans le compteur d'horloge 46 apres que la lecture du code PR est démarrée. Le nombre de fronts du signal d'horloge CLK correspond au nombre de bits du code PR lu. Par conséquent, l'unité de calcul de paramètre 47 reçoit la valeur comptée correspondant au nombre de bits lus depuis le début de la région PR 21. L'unite de calcul de paramètre 47 est connectee au registre 48. Le registre inclut des première à cinquième régions 48a - 48e. La première région 48a est prévue pour stocker une valeur initiale Al du second paramètre d'intensité "A". Lors de la réception de la valeur comptée mise à zéro (zéro), l'unité de calcul de paramètre 47 lit la valeur initiale At du second paramètre d'intensité "A" stockée dans la première région 48a et émet en sortie la valeur At sur le multiplicateur 42. Les seconde et troisième régions 48b, 48c sont prévues pour stocker respectivement des premier et second coefficients B1, B2 qui sont des multiplicateurs pour la valeur initiale At. L'unité de calcul de paramètre 47 multiplie la valeur initiale At par le premier coefficient B t et multiplie la valeur initiale A t par le second coefficient B2. Les résultats des opérations sont émis en sortie sur le multiplicateur 42 en tant que second paramètre d'intensité "A". Les quatrième et cinquième régions 48d, 48e sont prévues pour stocker une information qui indique un cadencement pour commuter la valeur du second paramètre d'intensité "A", a savoir des valeurs comptées C1, C2. Les valeurs comptées C1, C2 sont établies a l'avance en correspondance avec le code PR et avec le code TR. L'unité de calcul de paramètre 47 compare la valeur comptée provenant du compteur d'horloge 46 avec les valeurs comptées Cl, C2 dans les quatrième et cinquième régions 48d, 48e afin de commuter la valeur du second paramètre d'intensité "A". L'unité de calcul de paramètre 47 émet en sortie le résultat de la multiplication de la valeur initiale At et du premier coefficient B1 en tant que second paramètre d'intensité "A" (Al x B1) lorsque la valeur comptée provenant du compteur d'horloge 46 coïncide avec la valeur comptée C 1. Lorsque la valeur comptée provenant du compteur d'horloge 46 coïncide avec la valeur comptée C2, l'unité de calcul de paramètre 47 émet en sortie le résultat de la multiplication de la valeur initiale A 1 et du second coefficient B2 en tant que second paramètre d'intensité "A" (A t x B2). Le circuit de commande de coefficient 35 altère le second paramètre d'intensité "A" en correspondance avec les codes entrés sur le circuit de PLL 33 et émet en sortie le second paramètre d'intensité altéré "A" sur le multiplicateur 42. Les premier et second coefficients B1, B2 sont établis de telle sorte que le second paramètre d'intensité "A" soit inférieur à la valeur initiale At lorsque le code TR est entré sur le circuit de PLL 33. Lorsque la première région 48a stocke "1" par exemple en tant que valeur initiale At, la seconde région 48b stocke "0,5" par exemple en tant que premier coefficient B1 et la troisième région 48c stocke "0,1" par exemple en tant que second coefficient B2. Comme représenté sur la figure 5, lorsque la valeur comptée est mise à zéro, l'unité de calcul de paramètre 47 émet en sortie la valeur initiale "1" sur le multiplicateur 42 en tant que second paramètre d'intensité "A". A cet instant, le circuit de PLL 33 reçoit la partie de code PR du signal de lecture RD. Lorsque la valeur comptée du compteur d'horloge 46 coïncide avec la valeur comptée C1 stockee dans la quatrième région 48d, l'unité de calcul de paramètre 47 émet en sortie la valeur 0,5 (1 x 0,5), laquelle valeur est le résultat de la multiplication de la valeur initiale At et du premier coefficient B1, en tant que second paramètre d'intensité "A". Par conséquent, la valeur du second paramètre d'intensité "A" a été diminuée jusqu'à 1/2 de la valeur initiale At. Lorsque la valeur comptée du compteur d'horloge 46 coïncide avec la valeur comptée C2 stockée dans la cinquième région 48e, l'unité de calcul de paramètre 47 émet en sortie la valeur 0,1 (1 x 0,1) qui est le résultat de la multiplication de la valeur initiale At et du second coefficient B2, en tant que second paramètre d'intensité "A". La valeur du second paramètre d'intensité "A" est par conséquent diminuée jusqu'à 1/ 10-ième de la valeur initiale At. A cet instant, le circuit de PLL 33 reçoit le code TR du signal de lecture RD. De cette manière, lorsque le code TR est reçu, la valeur du second paramètre d'intensité "A" a été réduite pour être inferieure à celle lors de la réception du code PR. Par conséquent, la valeur du second paramètre d'intensité "A" est altérée conformément à trois niveaux "1", "0,5" et "0,1" en séquence. Le multiplicateur 42 multiplie le signal de sortie provenant du detecteur de phase 41 par la valeur du second paramètre d'intensité "A" et émet en sortie le résultat sur le CNA 43 en tant que signal S2. La valeur du second paramètre d'intensité "A" est commandée pour augmenter lorsque le code PR est lu et pour diminuer lorsque le code TR est lu. Par conséquent, lorsque le signal de sortie provenant du détecteur de phase 41 est constant, la valeur du signal S2 lorsque le code PR est entré est supérieure à celle lorsque le code TR est entré. Ceci augmente l'amplitude de la variation du signal de sortie S4 provenant du filtre en boucle 44 qui est entré sur le VCO 45. Par conséquent, la fréquence du signal d'horloge CLK varie fortement. En d'autres termes, le circuit de PLL 33 augmente l'amplitude de la variation de la fréquence du signal d'horloge CLK, ce qui améliore sa sensibilité. Le circuit de PLL 33 peut verrouiller la fréquence du signal d'horloge CLK en un temps plus court que ne le fait le lecteur de données classi la CPU 19 (figure 3), le compteur d'horloge 53 met à zéro la valeur comptée. Par conséquent, lorsque la lecture du code PR démarre, l'unité de calcul de paramètre 54 reçoit la valeur comptée mise à zéro provenant du compteur d'horloge 53. La valeur comptée est représentée par le nombre de fronts du signal d'horloge CLK arrivant dans le compteur d'horloge 53 après que la lecture du code PR est démarrée. Le nombre de fronts du signal d'horloge CLK correspond au nombre de bits du code PR lus. Par conséquent, l'unité de calcul de paramètre 54 reçoit la valeur comptée correspondant au nombre de bits lus depuis le début de la région PR 21. L'unite de calcul de paramètre 54 est connectée au registre 55. Le registre 55 inclut des première à cinquième régions 55a - 55e. La première région 55a est prévue pour stocker une valeur initiale p t du premier paramètre d'intensité p. Suite à la réception de la valeur comptée mise à zéro (zéro), l'unité de calcul de paramètre 54 lit la valeur initiale p t stockée dans la première région 55a et emet en sortie la valeur initiale pt 1 sur le circuit de calcul de coefficient 52. Les seconde et troisième regions 55b, 55c sont prévues pour stocker respectivement des premier et second coefficients t, ss2 qui sont des multiplicateurs pour la valeur initiale p t. L'unité de calcul de paramètre 54 multiplie la valeur initiale 1 par le premier coefficient Q t et multiplie la valeur initiale 1l 1 par le second coefficient Q2. Les résultats des opérations sont émis en sortie sur le circuit de calcul de coefficient 52 en tant que premier paramètre d'intensité p. Les quatrième et cinquième régions 55d, 55e sont prévues pour stocker une information pour indiquer un cadencement pour commuter la valeur du premier paramètre d'intensité p, à savoir des valeurs comptees C3, C4. Les valeurs comptées C3, C4 sont établies à l'avance en correspondance avec le code PR et avec le code TR stockés par la CPU 19. L'unité de calcul de paramètre 54 commute la valeur du premier paramètre d'intensité p sur la base de l'information de cadencement stockée dans les quatrième et cinquième régions 55d, 55e. L'unite de calcul de paramètre 54 compare la valeur comptée provenant du compteur d'horloge 53 avec les valeurs comptées C3, C4 dans les quatrième et cinquième régions 55d, 55e. Lorsque la valeur comptee provenant du compteur d'horloge 53 coïncide avec la valeur comptée C3 dans la quatrième région 55d, l'unité de calcul de paramètre 54 multiplie la valeur initiale p t par le premier coefficient Qt et émet en sortie le résultat en tant que premier paramètre d'intensité p (pt x ss1). Par ailleurs, lorsque la valeur comptée provenant du compteur d'horloge 53 coïncide avec la valeur comptée C4 dans la cinquième région 55e, l'unité de calcul de paramètre 54 multiplie la valeur initiale p 1 par le second coefficient Q2 et émet en sortie le résultat en tant que premier paramètre d'intensité p (p 1 x Q2). Le circuit de commande de coefficient 34 altère le premier paramètre d'intensité p appliqué sur le circuit de calcul de coefficient 52 en correspondance avec les codes entres sur l'égaliseur de forme d'onde 32. Les premier et second coefficients Ql, Q2 sont établis de telle sorte que le premier paramètre d'intensité p augmente pour être supérieur à la valeur initiale p 1 lorsque le code TR du signal de lecture RD est entré sur le circuit de PLL 33. On suppose que par exemple la première région 55a stocke "0,001" en tant que valeur initiale pt, que la seconde région 55b stocke "5" en tant que premier coefficient pl, que la troisième région 55c stocke "10" en tant que second coefficient Q2 et que les quatrième et cinquième regions 55d, 55e stockent respectivement les valeurs comptées C3, C4. Comme représenté sur la figure 9, après réception de la valeur comptee mise à zéro, tout d'abord l'unité de calcul de paramètre 54 émet en sortie la valeur initiale "0,001" sur le circuit de calcul de coefficient 52 en tant que premier paramètre d'intensité p. A cet instant, le circuit de PLL 33 reçoit la partie de code PR du signal de lecture RD. Lorsque le compteur d'horloge 53 coïncide avec la valeur comptée C4 dans la quatrième région 55d, l'unité de calcul de paramètre 54 émet en sortie la valeur 0,005 (0,001 x 5) qui est le resultat de la multiplication de la valeur initiale p 1 et du premier coefficient Qt sur le circuit de calcul de coefficient 52 en tant que premier paramètre d'intensité p. Par conséquent, la valeur du premier paramètre d'intensité p est augmentée jusqu'à 5 fois celle de la valeur initiale pî. En outre, lorsque la valeur comptée du compteur d'horloge 53 coïncide avec la valeur comptée C4 dans la cinquième région 55e, l'unité de calcul de paramètre 54 émet en sortie la valeur 0,01 (0,001 x 10) qui est le résultat de la multiplication de la valeur initiale pt et du second coefficient Q2 sur le circuit de calcul de coefficient 52 en tant que premier paramètre d'intensité p. Par conséquent, la valeur du premier paramètre d'intensité p est augmentée jusqu'à 10 fois celle de la valeur initiale p 1. A cet instant, le circuit de PLL 33 reçoit la partie de code TR du signal de lecture RD. Par conséquent, lorsque le code TR est entré, le circuit de commande de coefficient 34 émet en sortie une valeur supérieure au premier paramètre d'intensité p lorsque le code PR est entré sur le circuit de calcul de coefficient 52 en tant que premier paramètre d'intensité p. En outre, le circuit de commande de coefficient 34 peut établir le premier paramètre d'intensité p à zéro. Par exemple, lorsque la lecture du signal de lecture RD comportant des données d'enregistrement lues demarre, le circuit de commande de coefficient 34 établit le premier paramètre d'intensité p à zéro sur la base de l'instruction provenant de la CPU 19. Le circuit de commande de coefficient 34 altère de préférence le premier paramètre d'intensité p selon quatre niveaux: "0,001", "0,005", "0,01" et "0". En réponse au premier paramètre d'intensité p, l'égaliseur de forme d'onde 32 émet en sortie des signaux d'entrée en tant que signal reproduit Dout sans réaliser une mise en forme de forme d'onde. C'est-à-dire que l'égaliseur de forme d'onde 32 arrête l'opération d'égalisation de forme d'onde. Comme représenté sur la figure 6, le circuit de calcul de coefficient de filtre 52 émet en sortie la valeur du coefficient de filtre correspondant à la valeur du premier paramètre d'intensité p sur le filtre FIR 51. La valeur du premier paramètre d'intensité p est commandée pour diminuer lorsque le code PR est entré et pour augmenter lorsque le code TR est entré. Par conséquent, la valeur du coefficient de filtre lorsque le code TR est entré est supérieure à celle lorsque le code PR est entré. Le filtre FIR 51 émet en sortie un signal Y (signal reproduit Dout sur la figure 6) qui est obtenu en appliquant une mise en forme de forme d'onde à un signal d'entrée X sur la base d'un coefficient de filtre. Le filtre FIR 51 règle la caracteristique de filtrage en correspondance avec la valeur du coefficient de filtre entre depuis le circuit de calcul de coefficient 52. La valeur du coefficient de filtre est faible lorsque le code PR est entré et est importante lorsque le code TR est entré. Par conséquent, la valeur du signal reproduit Dout lorsque le code TR est entré est supérieure à celle lorsque le code PR est entré. De cette manière, l'égaliseur de forme d'onde 32 altère le coefficient en correspondance avec le code PR ou avec le code TR. C'est-à-dire que l'égaliseur de forme d'onde 32 maintient le coefficient à une valeur souhaitée en utilisant un coefficient présentant une valeur faible lorsque le code PR est entré. Par ailleurs, l'égaliseur de forme d'onde 32 augmente l'amplitude de la variation du coefficient pendant l'entrée du code TR. Ceci raccourcit le temps jusqu'à ce que le coefficient converge jusqu'à une valeur souhaitée lorsque le code TR pour optimiser le coefficient de ltegaliseur de forme d'onde 32 est entré. C'est-à-dire que l'égaliseur de forme d'onde 32 fait converger le coefficient plus rapidement que ne le fait le lecteur de données classique 13 pendant l'entrée du code TR. Comme représenté sur la figure 7, le filtre FIR 51 inclut des bascules bistables (FF) 61, 62, des premier à troisième multiplicateurs 63 à 65 et un additionneur 66. Les FF 61, 62 reçoivent chacune le signal d'horloge CLK au niveau de leur entrée d'horloge. La première FF 61 verrouille le signal d'entrée X de façon synchrone avec le signal d'horloge CLK et émet en sortie le signal verrouillé sur la seconde FF 62 et sur le second multiplicateur 64. La seconde FF 62 verrouille le signal provenant de la première FF 61 de façon synchrone avec le signal d'horloge CLK et émet en sortie son signal sur le troisième multiplicateur 65. Le premier multiplicateur 63 reçoit le signal d'entrée X et un premier coefficient de filtre H1, le second multiplicateur 64 reçoit le signal provenant de la première FF 61 et un second coefficient de filtre 2 et le troisième multiplicateur 65 reçoit le signal provenant de la seconde FF 62 et un troisième coefficient de filtre H3. Les multiplicateurs 63 à 65 multiplient chacun le signal d'entrée X par respectivement les coefficients de filtre H 1 à H3 et émettent en sortie des signaux M1 à M3 représentant les résultats des opérations sur l'additionneur 66. L'additionneur 66 additionne les signaux M1 à M3 provenant des premier à troisième multiplicateurs 63 à 65 de façon synchrone avec le signal d'horloge CLK et émet en sortie le résultat d'opération en tant que signal de sortie Y. Le signal de sortie Y est le signal reproduit Dout sur la figure 6. Tout d'abord, le fonctionnement du filtre FIR 51 sera détaille. On suppose que le signal d'entrée sur le filtre FIR 51 est représenté par X(n+l). A cet instant, la première FF 61 verrouille un signal X(n) qui a été entré une horloge plus tôt. La seconde FF 62 verrouille un signal X(n-t) qui a été entré deux horloges plus tot. De cette manière, puisque le filtre FIR 51 utilise le signal qui a été entré jusqu'à deux horloges plus tôt, le filtre 51 présente le second ordre. Les multiplicateurs 63 à 65 entrent respectivement chacun les coefficients de filtre Hl(n), H2(n) et H3(n). Le premier multiplicateur 63 multiplie le signal X(n+l) par le premier coefficient de filtre Hl(n) et émet en sortie le signal Ml(n) en tant que résultat d'opération. Le second multiplicateur 64 multiplie le signal X(n) par le second coefficient de filtre H2(n) et émet en sortie le signal M2(n) représentant le résultat d'opération. Le troisième multiplicateur 65 multiplie le signal X(n-1) par le troisième coefficient de filtre H3(n) et émet en sortie le signal M3(n) représentant le résultat d'opération. L'additionneur 66 additionne les signaux Ml(n) à M3(n) et émet en sortie le signal Y(n) en tant que résultat de l'opération. Puis le circuit de calcul de coefficient de filtre 52 sera détaillé par report à la figure 8. Comme représenté sur la figure 8, le circuit de calcul de coefficient de filtre 52 est muni de premier à troisième calculateurs de coefficient 67 à 69 qui correspondent aux premier à troisième multiplicateurs 63 à 65 du filtre FIR 51 de la figure 7. Les premier à troisième calculateurs de coefficient 67 à 69 sont utilisés pour obtenir les premier à troisième coefficients de filtre H 1 à H3 sur la base du procédé LMS bien connu. L'information concernant le procédé LMS peut être retrouvée dans "A guide to the adaptive filter" (le quatrième chapitre) écrit par S. Heikin qui est présenté ici à titre de référence. Le premier paramètre d'intensité p est traité en tant que taille de pas dans le procédé LMS. Les premier à troisième calculateurs de coefficient 67 à 69 calculent, sur la base des coefficients de filtre H l(n) à H3(n) à l'instant n, le premier paramètre d'intensité , les signaux d'entrée X(n+l), X(n), X(n-t) et les coefficients de filtre Hl(n+1) à H3(n+t) à l'instant n+ 1 conformément aux équations qui suivent: Hl(n+1) = Ht(n) + m x E(n) x X(n+t) H2(n+t) = H2(n) + mx E(n) x X(n) H3(n+ t) = H3(n) + m x E(n) x X(n- 1) Ici, E(n) représente la différence entre une valeur idéale D(n) dans une forme d'onde idéale et le signal de sortie Y(n), laquelle différence est donnée comme suit: E(n) = D(n) - Y(n) Ici, la valeur idéale D(n) est établie soit à "1", soit à "-1", soit à "0" sur la base de la valeur du signal de sortie Y(n). Lorsque le signal de sortie Y(n) est supérieur à 0,5 (Y(n) > 0,5), D(n) = 1; lorsque le signal de sortie est inférieur à -0,5 (Y(n) Comme décrit ci-avant, selon le premier mode de réalisation, selon le premier mode de fonctionnement permettant de synchroniser le signal d'horloge CLK sur la base du code PR, le circuit de commande de coefficient 34 de l'égaliseur de forme d'onde 32 utilise le premier paramètre d'intensité p présentant une valeur comparativement faible. A l'opposé, le circuit de commande de coefficient 35 du circuit de PLL 33 utilise le second paramètre d'intensité "A" présentant une valeur comparativement importante. En tant que conséquence, le circuit de PLL 33 peut synchroniser le signal d'horloge CLK qui est généré avec le code PR du signal de lecture RD en un espace temporel faible. Selon le second mode de fonctionnement permettant d'optimiser le coefficient de l'égaliseur de forme d'onde 32 sur la base du code TR, le circuit de commande de coefficient 35 diminue la valeur du second paramètre d'intensité "A". A l'opposé, le circuit de commande de coefficient 34 augmente la valeur du premier paramètre d'intensité p. En tant que conséquence, l'égaliseur de forme d'onde 32 peut optimiser rapidement le coefficient à une valeur souhaitée dans le second mode de fonctionnement. Il apparaîtra à l'homme de l'art que la présente invention peut être mise en oeuvre selon de nombreuses autres formes spécifiques sans que l'on s'écarte ni de l'esprit ni du cadre de l'invention. Plus particulièrement, il doit etre bien entendu que l'invention peut être mise en oeuvre selon les formes qui suivent. Afin de calculer les paramètres d'intensité A, p, au lieu de multiplier les valeurs initiales At, pt par les coefficients B1, B2, Ql ss2, les unités de calcul de paramètre 47, 54 peuvent additionner les coefficients B1, B2, pl, Q2 aux coefficients B1, B2, pl, Q2 ou peuvent soustraire les coefficients B1, B2, pl, Q2 des coefficients B1, B2, pl, Q2. En outre, comme représenté sur les figures 10 et 11, les registres 48, 55 peuvent respectivement stocker les paramètres d'intensité A, p. L'unité de calcul de paramètre 47a sur la figure 10 lit la valeur A2 dans la seconde region 48b sur la base de la valeur comptée C1 dans la quatrième région 48d et émet en sortie la valeur A2 en tant que second paramètre d'intensité "A". En outre, l'unité de calcul de paramètre 47a lit la valeur A3 dans la troisième région 48c sur la base de la valeur comptée C2 dans la cinquième région 48e et émet en sortie la valeur A3 en tant que second paramètre d'intensité "A". L'unité de calcul de paramètre 54a sur la figure 11 lit la valeur p2 dans la seconde région 55b sur la base de la valeur comptée C3 dans la quatrième région 55d et émet en sortie la valeur p2 en tant que premier paramètre d'intensité p. En outre, l'unité de calcul de paramètre 54a lit la valeur p3 dans la troisième région 55c sur la base de la valeur comptée C4 dans la cinquième région 55e et émet en sortie la valeur p3 en tant que premier paramètre d'intensité p. Cet agencement simplifiera les constructions de circuit des unités de calcul de paramètre 47a, 54a. L'agencement non seulement réduit l'échelle de circuit des circuits de commande de coefficient 35a, 34a mais réduit également l'échelle de circuit du lecteur de données 31: Dans le mode de réalisation présenté ci-avant, le circuit de commande de coefficient 35 du circuit de PLL 33 peut altérer le second paramètre d'intensité "A" selon deux niveaux ou plus que quatre niveaux au lieu de trois niveaux. De façon similaire, le circuit de commande de coefficient 34 de l'égaliseur de forme d'onde 32 peut altérer le premier paramètre d'intensité p selon deux niveaux, trois niveaux ou selon plus de cinq niveaux au lieu de quatre niveaux. Un filtre numérique tel qu'un filtre IIR (réponse impulsionnelle infinie) ou qu'un filtre à condensateurs commutés peut être utilisé en tant qu'alternative au filtre FIR 51, auquel cas le paramètre d'intensité (sensibilité) du filtre numérique peut être commandé. L'ordre du filtre FIR 51 dans le mode de réalisation mentionné ciavant est défini en tant que second ordre. Cependant, il peut également être établi à plus que le troisième ordre. Comme représenté sur la figure 12,1'égaliseur de forme d'onde 32 peut être remplacé par une CPU 70 incluant une mémoire morte (ROM) 71 et une mémoire vive (RAM) 72. La ROM 71 contient un programme et des données pour la mise en forme de forme d'onde mentionnée ci-avant et un programme et des données pour l'altération de coefficients. Ces programmes et ces données peuvent être enregistrés sur un support d'information d'enregistrement (un support d'information d'enregistrement lisible par ordinateur tel qu'une ROM, un disque souple ou FD ou un CD-ROM). La RAM 72 contient l'information stockée dans les registres 48, 55, c'est-à-dire la valeur initiale du premier paramètre d'intensité p et similaire. La CPU 70 opère sur la base des programmes et données mentionnés ci-avant et émet en sortie des signaux (des signaux numériques) obtenus au moyen de la mise en forme de forme d'onde des signaux d'entrée. Conformément à la construction, seulement une modification du programme est requise afin de modifier aisément le procédé de mise en forme de forme d'onde et le procédé opératoire pour altérer le coefficient, la valeur initiale et les autres coefficients et similaire. Dans le mode de réalisation mentionné ci-avant, dans le but d'altérer le paramètre d'intensité (sensibilité), le niveau pleine plage du CNA 43 de la figure 4 peut être altéré. Dans ce cas, comme représenté par la ligne en pointillés sur la figure 4, l'unité de calcul de paramètre 47 émet en sortie le second paramètre d'intensité "A" sur le CNA 43. Le niveau pleine plage du CNA 43 est altéré sur la base du second paramètre d'intensité "A". On suppose que le niveau pleine plage du CNA 43 est établi à 0,2 volt par exemple et que le signal de sortie S3 de 0,1 volt est émis en sortie en réponse au signal d'entrée S2. Lorsque le niveau pleine plage du CNA 43 est altéré selon 0,4 volt, le CNA 43 émet en sortie le signal de sortie S3 de 0,2 volt pour le même signal d'entrée S2. Ceci est équivalent au cas où le multiplicateur 42 double la sortie. Par conséquent, cette construction rend possible d'omettre le multiplicateur 42 et de réduire le nombre de dispositifs qui constituent le circuit de PLL 33 ainsi que de diminuer l'échelle de circuit du lecteur de données 31 de la figure 3. Dans le mode de réalisation présenté ci-avant, la CPU 19 de la figure 3 peut détecter le début de la région de données 24 qui fait suite à la région d'apprentissage (TR) 22. Ceci rend possible de lire des données enregistrées sur un support d'information d'enregistrement dont le format d'enregistrement n'est pas pourvu de la région d'octet d'utilisation (SB) 23 (voir figure 2). Le support d'information d'enregistrement présentant ce type de format d'enregistrement possède une densité d'enregistrement plus élevée du fait que la région de données 24 peut être augmentée jusqu'au point où le support d'information ne comporte pas la région SB 23. Dans le mode de réalisation présenté ci-avant, l'un ou l'autre des circuits de commande de coefficient 34, 35 pour l'égaliseur de forme d'onde 32 et pour le circuit de PLL 33 peut être omis. Par ailleurs, le lecteur de données 31 peut être conçu pour contenir le circuit de PLL 33. Cependant, le circuit de PLL 33 peut être formé sur une puce séparée de celle de l'égaliseur de forme d'onde 32. En d'autres termes, le lecteur de données 31 peut être configuré à l'aide d'une pluralité de puces. REVENDICATIONS 1. Appareil de lecture de données permettant de lire des données enregistrées sur un support d'information d'enregistrement, l'appareil de lecture de données étant caractérisé en ce qu'il comprend: un convertisseur A-N (16) qui reçoit un signal de lecture et un signal d'horloge, le signal de lecture incluant les données enregistrées et une donnée de commande pour commander une opération de lecture des données enregistrées, et qui convertit le signal de lecture selon un signal numérique de façon synchrone avec le signal d'horloge ; et un égaliseur de forme d'onde (32) présentant un coefficient se rapportant à une forme d'onde du signal numérique et un paramètre d'intensité, où l'égaliseur de forme d'onde (32) reçoit le signal numérique et le signal d'horloge, optimise le coefficient de façon synchrone avec le signal d'horloge au moyen d'une opération qui utilise le paramètre d'intensité et le signal numérique et met en forme la forme d'onde du signal numérique conformément au coefficient optimisé afin de générer un signal reproduit, dans lequel: le paramètre d'intensité présente une valeur initiale prédéterminée l'égaliseur de forme d'onde (32) inclut une unité de commande (34) pour régler une valeur du paramètre d'intensité ; et l'unité de commande (34) établit la valeur du paramètre d'intensité à une valeur supérieure à la valeur initiale lorsque l'égaliseur de forme d'onde (32) optimise le coefficient. 2. Appareil de lecture de données selon la revendication 1, caractérisé en ce qu'il comprend en outre un circuit de PLL (33) qui reçoit le signal reproduit et qui génère le signal d'horloge, dans lequel l'unité de commande (34) établit la valeur du paramètre d'intensité à une valeur inférieure à une valeur à l'instant où le coefficient a été optimisé, lorsque le circuit de PLL (33) génère le signal d'horloge. 3. Appareil de lecture de données selon la revendication 2, caractérisé en ce que l'égaliseur de forme d'onde (32) optimise le coefficient après que le circuit de PLL (33) génère le signal d'horloge, et l'unité de commande (34) augmente le paramètre d'intensité à partir de la valeur initiale à partir de l'instant où le circuit de PLL (33) génère le signal d'horloge jusqu'à l'instant où l'égaliseur de forme d'onde (32) optimise le coefficient. 4. Appareil de lecture de données selon la revendication 2, caractérisé en ce que l'égaliseur de forme d'onde (32) utilise un procédé LMS pour mettre en forme la forme d'onde du signal numérique, et l'égaliseur de forme d'onde (32) comprend: un filtre numérique (51) qui reçoit le signal numérique, qui réalise la mise en forme de forme d'onde du signal numérique de façon synchrone avec le signal d'horloge et qui génère le signal reproduit; et un circuit de calcul de coefficient (52) qui reçoit le signal numérique et le paramètre d'intensité et qui calcule le coefficient du filtre numérique (51) de façon synchrone avec le signal d'horloge en utilisant le signal numérique et le paramètre d'intensité en tant que taille de pas dans le procédé LMS. 5. Appareil de lecture de données selon la revendication 2, caractérisé en ce que l'unité de commande (34) comprend un registre (55) pour stocker des données se rapportant au paramètre d'intensité ; et une unité de calcul (54) pour calculer le paramètre d'intensité conformément aux données dans le registre (55). 6. Appareil de lecture de données selon la revendication 5, caractérisé en ce que: le registre (55) stocke la valeur initiale du paramètre d'intensité, une valeur arithmétique appliquee à la valeur initiale du paramètre d'intensité et des données de cadencement pour indiquer un cadencement arithmétique du paramètre d'intensité; l'unité de commande (34) inclut un compteur pour recevoir le signal d'horloge et pour compter le signal d'horloge afin de déterminer le cadencement arithmétique ; et l'unité de calcul (54) met à jour le paramètre d'intensité en utilisant la valeur arithmétique lorsqu'une valeur comptée du compteur coïncide avec les données de cadencement. 7. Appareil de lecture de données selon la revendication 6, caractérisé en ce que la valeur arithmétique inclut une pluralité de valeurs différentes, les données de cadencement incluent une pluralite de valeurs différentes et l'unité de calcul (54) met à jour le paramètre d'intensité au moyen d'une fréquence correspondant au nombre de la valeur arithmétique conformément aux données de cadencement. 8. Appareil de lecture de données permettant de lire des données enregistrées sur un support d'information d'enregistrement, l'appareil de lecture de données étant caractérisé en ce qu'il comprend: un convertisseur A-N (16) qui reçoit un signal de lecture et un signal d'horloge, le signal de lecture incluant les données enregistrées et une donnée de commande pour commander une opération de lecture des données enregistrées, et qui convertit le signal de lecture selon un signal numérique de façon synchrone avec le signal d'horloge; un égaliseur de forme d'onde (32) pour mettre en forme une forme d'onde du signal numérique et pour générer un signal reproduit; et un circuit de PLL (33) pour générer le signal d'horloge synchronisé avec le signal reproduit en utilisant un paramètre d'intensité, dans lequel: le paramètre d'intensité présente une valeur initiale le circuit de PLL (33) inclut une unité de commande (35) pour régler une valeur du paramètre d'intensité ; et l'unité de commande (35) règle la valeur du paramètre d'intensité à une valeur supérieure à une valeur prédéterminée lorsque le circuit de PLL (33) génère le signal d'horloge synchronisé avec le signal reproduit. 9. Appareil de lecture de données selon la revendication 8, caractérisé en ce que l'égaliseur de forme d'onde (32) présente un coefficient se rapportant à la mise en forme de forme d'onde et l'unité de commande (35) établit le paramètre d'intensité à une valeur inférieure à sa valeur à l'instant où le circuit de PLL (33) génère un signal d'horloge synchronisé. 10. Appareil de lecture de données selon la revendication 8, caractérisé en ce que l'égaliseur de forme d'onde (32) optimise le coefficient après que le circuit de PLL (33) génère le signal d'horloge synchronisé, et l'unité de commande (35) diminue le paramètre d'intensité à partir de la valeur initiale à partir de l'instant où le circuit de PLL (33) génère le signal d'horloge synchronisé jusqu'à l'instant où l'égaliseur de forme d'onde (32) optimise le coefficient. 11. Appareil de lecture de données selon la revendication 9, caractérisé en ce que l'unité de commande (35) comprend un registre (48) pour stocker des données se rapportant au paramètre d'intensité et une unité de calcul (47) pour calculer le paramètre d'intensité conformément aux donnees dans le registre (48). 12. Appareil de lecture de données selon la revendication 11, caractérisé en ce que le registre (48) stocke la valeur initiale du paramètre d'intensité, une valeur arithmétique appliquée à la valeur initiale et les données de cadencement pour indiquer un cadencement arithmétique du paramètre d'intensité ; et l'unité de commande (35) inclut un compteur pour recevoir le signal d'horloge et pour compter le signal d'horloge afin de déterminer le cadencement arithmétique, où l'unité de calcul (47) met à jour le paramètre d'intensité en utilisant la valeur arithmétique lorsque le compteur coïncide avec les données de cadencement. 13. Appareil de lecture de données selon la revendication 12, caractérisé en ce que la valeur arithmétique inclut une pluralité de valeurs différentes, les données de cadencement incluent une pluralité de valeurs différentes et l'unité de calcul (47) met à jour le paramètre d'intensité au moyen d'une fréquence correspondant au nombre de la valeur arithmétique conformément aux données de cadencement. 14. Appareil de lecture de données selon la revendication 8, caractérisé en ce que le circuit de PLL (33) comprend: un détecteur de phase (41) qui reçoit le signal reproduit et le signal d'horloge pour générer un signal de différence de phase correspondant à une différence de phase entre le signal reproduit et le signal d'horloge; un multiplicateur (42) qui reçoit le signal de différence de phase et le paramètre d'intensité pour multiplier le signal de différence de phase par le paramètre d'intensité et pour générer un signal représentant le résultat d'opération; et un convertisseur N-A pour convertir le signal de sortie du multiplicateur (42) selon un signal analogique; et un oscillateur commandé en tension (45) pour émettre en sortie le signal d'horloge présentant une fréquence correspondant à une tension du signal analogique. 15. Appareil de lecture de données selon la revendication 8, caractérisé en ce que le circuit de PLL (33) comprend: un détecteur de phase (41) qui reçoit le signal reproduit et le signal d'horloge pour générer un signal de différence de phase correspondant à une différence de phase entre le signal reproduit et le signal d'horloge; un multiplicateur (42) pour amplifier le signal de différence de phase et pour émettre en sortie un signal amplifié; un convertisseur N-A (43) qui reçoit le signal amplifié et le paramètre d'intensité et qui convertit le signal amplifié selon un signal analogique à un niveau pleine plage correspondant au paramètre d'intensité ;et un oscillateur commandé en tension (45) pour générer le signal d'horloge présentant une fréquence correspondant à une tension du signal analogique. 16. Appareil de lecture de données permettant de lire des données enregistrées sur un support d'information d'enregistrement, l'appareil de lecture de données étant caractérisé en ce qu'il comprend: un convertisseur A-N (16) qui reçoit un signal de lecture et un signal d'horloge, le signal de lecture incluant les données enregistrées et une donnée de commande pour commander une opération de lecture des données enregistrées, et qui convertit le signal de lecture selon un signal numérique de façon synchrone avec le signal d'horloge; un égaliseur de forme d'onde (32) présentant un coefficient en relation avec une mise en forme de forme d'onde du signal numérique et un premier paramètre d'intensité, qui reçoit le signal numérique et le signal d'horloge, qui optimise le coefficient de façon synchrone avec le signal d'horloge en utilisant le premier paramètre d'intensité et le signal numérique et qui réalise une mise en forme de forme d'onde du signal numérique conformément au coefficient optimisé et au premier paramètre d'intensité afin de générer un signal reproduit, où le paramètre d'intensité présente une valeur initiale; une première unité de commande (35) pour régler le premier paramètre d'intensité un circuit de PLL (33) présentant un second paramètre d'intensité en relation avec une synchronisation du signal d'horloge pour recevoir le signal reproduit et pour générer le signal d'horloge synchronisé avec le signal reproduit sur la base du second paramètre d'intensité, où le second paramètre d'intensité présente une valeur initiale; ;et une seconde unité de commande (34) pour régler une valeur du second paramètre d'intensité, dans lequel la seconde unité de commande (34) etablit le second paramètre d'intensité à une valeur supérieure à sa valeur à l'instant où le signal d'horloge est généré et la première unité de commande (35) établit le premier paramètre d'intensité à une valeur qui est inférieure à une valeur prédéterminée lorsque le circuit de PLL (33) génère le signal d'horloge synchronisé avec le signal reproduit. 17. Appareil de lecture de données selon la revendication 16, caractérisé en ce que la première unité de commande (35) établit le premier paramètre d'intensité à une valeur supérieure à sa valeur à l'instant où le signal d'horloge est généré et la seconde unité de commande (34) établit le second paramètre d'intensité à sa valeur qui est inférieure à une valeur à l'instant où le signal d'horloge est généré, lorsque l'égaliseur de forme d'onde (32) optimise le coefficient. 18. Appareil de lecture de données selon la revendication 17, caractérisé en ce que l'égaliseur de forme d'onde (32) optimise un coefficient après que le circuit de PLL (33) génère un signal d'horloge synchronisé et la première unité de commande (35) diminue le premier paramètre d'intensité à partir de la valeur initiale, la seconde unité de commande (34) diminue le second paramètre d'intensité à partir de la valeur initiale, à partir de l'instant où le circuit de PLL (33) génère le signal d'horloge synchronisé jusqu'à l'instant où l'égaliseur de forme d'onde (32) optimise le coefficient. 19. Appareil de lecture de données selon la revendication 17, caractérisé en ce que l'égaliseur de forme d'onde (32) utilise un procédé LMS pour réaliser la mise en forme de forme d'onde du signal numérique et l'égaliseur de forme d'onde (32) comprend un filtre numérique (51) qui reçoit le signal numérique pour réaliser la mise en forme de forme d'onde du signal numérique de façon synchrone avec le signal d'horloge et pour générer le signal reproduit ; et un circuit de calcul de coefficient (52) qui reçoit le signal numérique et le premier paramètre d'intensité pour calculer le coefficient du filtre numérique (51) de façon synchrone avec le signal d'horloge au moyen d'une opération qui utilise le signal numérique et le premier paramètre d'intensité en tant que taille de pas dans le procédé LMS. 20. Appareil de lecture de données selon la revendication 17, caractérisé en ce que le circuit de PLL (33) comprend: un détecteur de phase (41) qui reçoit le signal reproduit et le signal d'horloge pour générer un signal de différence de phase correspondant à une différence de phase entre le signal reproduit et le signal d'horloge; un multiplicateur (42) qui reçoit le signal de différence de phase et le second paramètre d'intensité pour multiplier le signal de différence de phase par le second paramètre d'intensité et pour générer un signal représentant le résultat d'opération; un convertisseur N-A (43) pour convertir le signal amplifié selon un signal analogique ; et un oscillateur commandé en tension (45) pour émettre en sortie le signal d'horloge présentant une fréquence correspondant à une tension du signal analogique. 21. Appareil de lecture de données selon la revendication 17, caractérisé en ce que le circuit de PLL (33) comprend: un détecteur de phase (41) qui reçoit le signal reproduit et le signal d'horloge pour générer un signal de différence de phase correspondant à une différence de phase entre le signal reproduit et le signal d'horloge; un multiplicateur (42) pour amplifier le signal de différence de phase et pour émettre en sortie un signal amplifié; un convertisseur N-A (43) qui reçoit le signal amplifié et le second paramètre d'intensité et qui convertit le signal amplifié selon un signal analogique à un niveau pleine plage correspondant au second paramètre d'intensité; et un oscillateur commandé en tension (45) pour générer le signal d'horloge présentant une fréquence correspondant au signal analogique. 22. Appareil de lecture de données selon la revendication 17, caractérisé en ce que la première unité de commande (35) comprend un registre (48) pour stocker des données se rapportant au premier paramètre d'intensité et une unité de calcul (47) pour calculer le premier paramètre d'intensité conformément aux données stockées dans le registre (48). 23. Appareil de lecture de données selon la revendication 22, caractérisé en ce que le registre (48) stocke la valeur initiale du premier paramètre d'intensité, une valeur arithmétique appliquée à la valeur initiale et des données de cadencement pour indiquer un cadencement arithmétique du paramètre d'intensité ; et la première unité de commande (35) inclut un compteur pour recevoir le signal d'horloge et pour compter le signal d'horloge afin de déterminer le cadencement arithmétique, dans lequel: l'unité de calcul (47) met ajour le premier paramètre d'intensité en utilisant la valeur arithmétique lorsqu'une valeur comptée du compteur coïncide avec les données de cadencement. 24. Appareil de lecture de données selon la revendication 23, caractérisé en ce que la valeur arithmétique inclut une pluralité de valeurs différentes, les données de cadencement incluent une pluralité de valeurs différentes et l'unité de calcul (47) met à jour le premier paramètre d'intensité au moyen d'une fréquence correspondant à la valeur arithmétique conformément aux données de cadencement. 25. Appareil de lecture de données selon la revendication 17, caractérisé en ce que la seconde unité de commande (34) comprend un registre (55) pour stocker des données se rapportant au second paramètre d'intensité et une unité de calcul (55) pour calculer le second paramètre d'intensité conformément aux données stockées dans le registre (55). 26. Appareil de lecture de données selon la revendication 25, caractérisé en ce que le registre (55) stocke la valeur initiale du second paramètre d'intensité, une valeur arithmétique appliquée à la valeur initiale et des données de cadencement pour indiquer un cadencement arithmétique du paramètre d'intensité ; et la seconde unité de commande (34) inclut un compteur pour recevoir le signal d'horloge et pour compter le signal d'horloge afin de déterminer le cadencement arithmétique, dans lequel: l'unité de calcul (55) met à jour le second paramètre d'intensité en utilisant la valeur arithmétique lorsqu'une valeur comptée du compteur coïncide avec les données de cadencement. 27. Appareil de lecture de données selon la revendication 26, caractérisé en ce que la valeur arithmétique inclut une pluralité de valeurs différentes, les données de cadencement incluent une pluralité de valeurs différentes et l'unité de calcul (55) met à jour le second paramètre d'intensité au moyen d'une fréquence correspondant à la valeur arithmétique conformément aux données de cadencement. 28. Appareil de lecture de données permettant de lire des données enregistrées sur un support d'information d'enregistrement, l'appareil de lecture de données étant caractérisé en ce qu'il comprend: un convertisseur A-N (16) qui reçoit un signal de lecture et un signal d'horloge, le signal de lecture incluant les données enregistrées et une donnée de commande pour commander une opération de lecture des données enregistrées, et qui convertit le signal de lecture selon un signal numérique de façon synchrone avec le signal d'horloge; une unité de stockage qui stocke un coefficient en relation avec une mise en forme de forme d'onde du signal numérique et un paramètre d'intensité, dans lequel le paramètre d'intensité présente une valeur initiale ; et une unité de traitement qui reçoit le signal numérique et le signal d'horloge, qui optimise le coefficient de façon synchrone avec l'horloge en utilisant le paramètre d'intensité et le signal numérique, qui réalise une mise en forme de forme d'onde du signal numérique en utilisant un coefficient optimisé afin de générer un signal numérique et qui règle une valeur du paramètre d'intensité, dans lequel l'unité de traitement établit la valeur du paramètre d'intensité à une valeur supérieure à la valeur initiale lorsque l'unité de traitement optimise le coefficient. 29. Procédé de lecture de données enregistrées sur un support d'information d'enregistrement, le procédé étant caractérisé en ce qu'il comprend les étapes de conversion d'un signal de lecture incluant les données enregistrées et des données de commande pour commander une opération de lecture des données enregistrées selon un signal numérique de façon synchrone avec un signal d'horloge; optimisation d'un coefficient se rapportant à une opération de mise en forme de forme d'onde en utilisant un paramètre d'intensité réalisation d'une mise en forme de forme d'onde du signal numérique conformément au coefficient optimisé afin de générer un signal reproduit; et réglage d'une valeur du paramètre d'intensité, dans lequel l'étape de réglage établit la valeur du paramètre d'intensité à une valeur supérieure à sa valeur initiale à l'instant où le coefficient est optimise. 30. Procédé de lecture de données selon la revendication 29, caractérisé en ce qu'il comprend en outre l'étape de génération du signal d'horloge synchronisé avec le signal reproduit, dans lequel l'étape de réglage établit, lors de l'étape de génération de signal d'horloge, la valeur du paramètre d'intensité à une valeur inférieure à une valeur à l'instant où le coefficient est optimise. 31. Procédé de lecture de données selon la revendication 30, caractérisé en ce que l'étape de mise en forme de forme d'onde comprend: la génération du signal reproduit en utilisant un filtre numérique (51) en conformité avec un procédé LMS; et le calcul du coefficient de façon synchrone avec le signal d'horloge sur la base du signal numérique et du paramètre d'intensité en tant que taille de pas dans le procédé LMS. 32. Procédé de lecture de données sur un support d'information d'enregistrement, le procédé étant caractérisé en ce qu'il comprend les étapes de conversion d'un signal de lecture incluant les données enregistrées et une donnée de commande pour commander une opération de lecture des données enregistrées selon un signal numérique et de façon synchrone avec un signal d'horloge; réalisation d'une mise en forme de forme d'onde du signal numérique de façon synchrone avec le signal d'horloge afin de générer un signal reproduit; génération du signal d'horloge synchronisé avec le signal reproduit en utilisant un paramètre d'intensité; et réglage d'une valeur du paramètre d'intensité, où l'étape de réglage établit, lors de l'étape de génération de signal d'horloge, la valeur du paramètre d'intensité à une valeur supérieure à une valeur prédéterminée. 33. Procédé de lecture de données selon la revendication 32, caractérisé en ce que l'étape de mise en forme de forme d'onde inclut l'étape d'optimisation d'un coefficient se rapportant à la mise en forme de forme d'onde en utilisant le signal numérique et l'étape de réglage inclut l'étape d'établissement, lors de l'étape de génération de signal d'horloge synchronisé, de la valeur du paramètre d'intensité à une valeur inférieure à une valeur à l'instant où le coefficient est optimise. 34. Procédé de lecture de données selon la revendication 33, caractérisé en ce que l'étape de génération de signal d'horloge synchronisé comprend les étapes de génération d'un signal de différence de phase correspondant à une différence de phase entre le signal reproduit et le signal d'horloge; multiplication du paramètre d'intensité par le signal de difference de phase conversion du résultat multiplié selon un signal analogique ; et émission en sortie d'un signal d'horloge présentant une fréquence correspondant à une tension du signal analogique. 35. Procédé de lecture de données selon la revendication 33, caractérisé en ce que l'étape de génération de signal d'horloge synchronisé comprend les étapes de: génération d'un signal de difference de phase correspondant à une différence de phase entre le signal reproduit et le signal d'horloge; multiplication du paramètre d'intensité par le signal de différence de phase; conversion du résultat multiplié selon un signal analogique à un niveau pleine plage sur la base du paramètre d'intensité ; et commande du niveau pleine plage à l'aide du paramètre d'intensité. 36. Procédé de lecture de données enregistrées sur un support d'information d'enregistrement, le procédé étant caractérisé en ce qu'il comprend les étapes conversion d'un signal de lecture incluant les données enregistrées et une donnée de commande pour commander une opération de lecture des données enregistrées selon un signal numérique de façon synchrone avec un signal d'horloge; optimisation d'un coefficient se rapportant à une mise en forme de forme d'onde de façon synchrone avec le signal d'horloge en utilisant un premier paramètre d'intensité et le signal numérique réalisation d'une mise en forme de forme d'onde du signal numérique conformément au coefficient optimisé afin de générer un signal reproduit; génération du signal d'horloge synchronisé avec la partie du signal reproduit qui prend son origine à partir des données de commande, sur la base d'un second paramètre d'intensité , et réglage de valeurs des premier et second paramètres d'intensité, où, lors de l'étape de génération du signal d'horloge synchronisé, l'étape de réglage inclut l'étape d'établissement de la valeur du premier paramètre d'intensité à une valeur inférieure à une valeur prédéterminée et d'établissement de la valeur du second paramètre d'intensité à une valeur supérieure à une valeur prédéterminée. 37. Procédé de lecture de données selon la revendication 36, caractérisé en ce que l'étape de réglage établit, lors de l'étape de génération de signal d'horloge, la valeur du premier paramètre d'intensité à une valeur inférieure à une valeur à l'instant où le coefficient est optimisé. 38. Procédé de lecture de données selon la revendication 37, caractérisé en ce que l'étape de mise en forme de forme d'onde comprend: la génération du signal reproduit en utilisant un filtre numérique (51) en conformité avec un procédé LMS ; et le calcul du coefficient de façon synchrone avec le signal d'horloge sur la base du signal numérique et du premier paramètre d'intensité en tant que taille de pas dans le procédé LMS. 39. Procédé de lecture de données selon la revendication 37, caractérisé en ce que l'étape de génération de signal d'horloge synchronisé comprend les étapes de génération d'un signal de différence de phase correspondant à une différence de phase entre le signal reproduit et le signal d'horloge multiplication du second paramètre d'intensité par le signal de différence de phase conversion du résultat multiplié selon un signal analogique ; et émission en sortie du signal d'horloge présentant une fréquence correspondant à une tension du signal analogique converti. 40. Procédé de lecture de données selon la revendication 37, caractérisé en ce que l'étape de génération de signal d'horloge synchronisé comprend les étapes de: génération d'un signal de différence de phase correspondant à une différence de phase entre le signal reproduit et le signal d'horloge; multiplication du second paramètre d'intensité par le signal de différence de phase; conversion du résultat multiplié selon un signal analogique à un niveau pleine plage sur la base du second paramètre d'intensité; et commande du niveau de pleine plage à l'aide du second paramètre d'intensité.