Brevet FR2781083A1 — publié le 20000114

INTERCONNEXION DE DISPOSITIFS ELECTRONIQUES INTEGRES HAUTE TENSION Domaine technique et art antérieur L'invention concerne le domaine de la micro- électronique, et de l'électronique de puissance; elle concerne également la fonction de puissance pilotée par une logique MOS ("Smart Power"). Elle concerne et s'applique également aux interconnexions croisées de zones hautes et basses tensions dans des dispositifs intégrés de puissance, ou aux interconnexions de dispositifs passant au-dessus d'une zone active peu dopée. Dans les circuits intégrées de l'électronique de puissance, les interconnexions sont un problème difficile à résoudre. Une des difficultés est de faire passer une piste métallique haute tension au-dessus d'une zone active basse tension. Dans le silicium, les zones haute et basse tensions sont séparées par une zone tampon peu dopée dans laquelle le potentiel varie graduellement de la haute à la basse tension: cette zone tampon peut également être isolante. Une piste de métal qui passe au-dessus de cette zone tampon la perturbe fortement. La tenue en tension de cette zone tampon peut chuter de 650V à 200V. Les moyens actuellement utilisés pour contrer ce problème sont: - un oxyde très épais sur le silicium et sous le métal pour éloigner au maximum la piste métallique de la zone tampon; par exemple, il faut un éloignement d'environ 8pm pour une tenue de 600V, ce qui est technologiquement difficile à réaliser, - le procédé dit "packaging", qui permet de faire des connexions par l'intermédiaire du boîtier, en passant des fils très loin de la zone tampon. Ce procédé est un procédé non intégré. Exposé de l'invention L'invention a pour objet un dispositif d'interconnexion d'au moins deux éléments électroniques, séparés par au moins une zone tampon, l'interconnexion comportant une piste, ou des pistes, d'interconnexion des éléments, ajourée(s) au moins dans les parties de la piste, ou des pistes, situées au- dessus ou au voisinage des zones tampons. On entend par éléments électroniques, toute zone conductrice ou semi-conductrice d'un circuit électronique pouvant être interconnectée. Ces zones peuvent être par exemple des zones de haute ou basse tension, des plots de connexion, etc... et les circuits électroniques peuvent être des diodes, des transistors, etc... Généralement, la ou les pistes d'interconnexion (appelées aussi lignes d'interconnexion) sont séparées de la ou des zones tampon par une couche isolante. Avantageusement, cette couche isolante est de l'oxyde de silicium, notamment pour les éléments réalisés dans du silicium. La réalisation de pistes ou de lignes d'interconnexion ajourées, par exemple sous la forme de métallisations ajourées, permet une répartition du potentiel, dans la zone tampon, nettement améliorée. La tenue de la zone tampon remonte à environ 500V. Le fait d'utiliser une piste, ou des lignes d'interconnexion, ajourée(s) permet aux lignes de champ de sortir de la zone tampon par les trous faits dans la piste ou dans les lignes d'interconnexion. La piste, ou les lignes, d'interconnexion peut (peuvent) être réalisée(s) sous la forme d'une métallisation ajourée, c'est-à- dire d'une métallisation avec un grand nombre de trous ou de fentes. Les trous peuvent par exemple être en forme de nid d'abeille. Brève description des figures De toute façon, les caractéristiques et avantages de l'invention apparaîtront mieux à la lumière de la description qui va suivre. Cette description porte sur les exemples de réalisation, donnés à titre explicatif et non limitatif, en se référant à des dessins annexés sur lesquels: - La figure 1 est une vue de dessus d'une interconnexion entre deux diodes N/P, selon l'invention. - Les figures 2A à 2E illustrent divers modes de réalisation d'une piste métallisée ajourée. - Les figures 3A à 3C représentent, respectivement, une vue en coupe d'une diode sans piste de métal sur la zone tampon, avec piste de métal sur la zone tampon, et avec piste de métal ajourée sur la zone tampon. Description détaillée de modes de réalisation de l'invention Un premier exemple de réalisation de l'invention est illustré sur la figure 1, qui représente une interconnexion entre deux diodes N/P 2, 4. Chaque diode comporte une zone basse tension 6, 8 (par exemple silicium P+), une zone tampon 10, 12 (par exemple silicium N peu dopé), une zone haute tension 14, 16 (par exemple silicium N+). Une interconnexion 18 est établie entre les zones de haute tension. On entend, par l'expression "haute tension", une tension supérieure ou égale à quelques dizaines de volts (par exemple: égale ou supérieure à 40V). Cette interconnexion est réalisée sous la forme d'une piste métallique dans laquelle sont réalisés des trous 20. La piste est connectée à chacune des zones de haute tension 14, 16 par des plots de connexion N+ 22, 24, 28, 30. Comme illustré sur les figures 2A à 2E, la piste métallique ajourée comporte des trous qui peuvent avoir des formes différentes, des tailles plus ou moins grandes, et dont la distribution peut ne pas être périodique. Les dimensions des ouvertures peuvent par exemple varier, suivant le dispositif, de 0,5pm à 20pm, et l'espacement entre les ouvertures peuvent varier entre par exemple 0,5pm et quelques dizaines de micromètres (par exemple: 30pm ou 50gm). Les figures 3A à 3C illustrent le cas particulier d'une diode P/N latérale faite dans un substrat 32 de silicium peu dopé N-. Une telle diode a une tenue intrinsèque maximum de 650V. Cette valeur maximum est obtenue lorsqu'il n'y a pas de piste métallique sur la zone active tampon 34 (zone peu dopée, N-). Aucun effet ne peut alors perturber les lignes de champ qui peuvent sortir du silicium par l'oxyde de surface 36. Sur la figure 3A, les plots métalliques 39 et 41 correspondent respectivement à des prises de connexion sur les zones haute tension et basse tension qui sont désignées respectivement par les références 38 et 40. Les lignes de champ sont également représentées schématiquement sur cette figure (référence 42). Si une piste métallique 52 est réalisée sur l'oxyde 36, et au-dessus de la zone active tampon, pour relier la zone haute tension 38 à un autre élément électronique (figure 3B) la tenue en tension de la diode chute à environ 200V. L'effet du métal est fortement ressenti, car il impose un potentiel (haute tension) à la surface de l'oxyde 36. Les lignes de champ 42 se courbent lorsqu'elles rentrent dans l'oxyde, et ne peuvent pas sortir de l'oxyde à cause du potentiel imposé par la piste métallique haute tension 52. Les lignes de champ se trouvent donc bloquées dans l'oxyde de surface: il peut y avoir échauffement et claquage prématuré de la diode. Il est possible d'augmenter l'épaisseur de l'oxyde 36, pour éloigner au maximum le métal de la zone tampon; cependant, cette solution est technologiquement très difficile à mettre en oeuvre: il faudrait en effet environ 6 à 8pm d'oxyde pour résoudre le problème de cette manière. Au contraire, selon l'invention, la métallisation est ajourée (figure 3C) pour que les lignes de champ puissent sortir de l'oxyde. La tenue de la diode est alors nettement améliorée, puisqu'elle remonte à environ 500V. Les trous dans la métallisation peuvent avoir n'importe quelle forme (ils peuvent être carrés, ronds, hexagonaux, octogonaux, ou bien avoir la forme de fentes, comme illustré sur les figures 2A à 2E). Des trous de pistes, de forme carré peuvent avoir, par exemple, un côté de 5pm et être espacés de 5 pm. La métallisation 52 est donc gravée de manière à faire apparaître des ouvertures 44. Dans cette étape de gravure, on peut utiliser la technologie micro- électronique actuelle. Selon l'invention, l'oxyde 36 sous le métal n'a donc plus lieu d'être aussi épais, pour avoir la tenue en tension souhaitée. L'étape de gravure et la piste métallique est une étape technologique tout à fait standard. Par ailleurs, les pistes métalliques ainsi réalisées permettent d'interconnecter les dispositifs entre eux, de manière intégrée. Un procédé de réalisation d'un dispositif selon l'invention peut mettre en oeuvre les étapes suivantes. A partir d'un substrat 32, on effectue une oxydation sacrificielle, puis on forme les zones de haute et basse tension. Pour cela, on réalise un masque de résine par photolithographie, puis une implantation de bore pour former la zone 40 P+. La résine est: ensuite retirée, et on réalise un recuit de diffusion du bore. Puis, on procède à la réalisation d'un masque de résine par photolithographie, puis à une implantation d'arsenic pour former la zone 38 N+. On retire ensuite la résine utilisée, et on effectue un recuit de diffusion N+. L'oxyde de champ 36 est réalisé par une oxydation thermique ou par un dépôt. L'oxyde est gravé pour réaliser le contact 50. Puis, une métallisation est réalisée, par exemple à base d'aluminium, de cuivre, ou de tout autre métal conducteur ou de superposition de métaux conducteurs utilisés en micro- électronique. Cette métallisation est gravée (gravure sèche) suivant le dessin voulu. REVENDICATIONS 1. Dispositif d'interconnexion d'au moins deux éléments électroniques (2, 4), séparés par au moins une zone tampon (10, 12), l'interconnexion (18) comportant une piste, ou des pistes d'interconnexion des éléments, ajourée(s) (20) au moins dans les parties de la piste, ou des pistes, situées au-dessus des zones tampons. 2. Dispositif selon la revendication 1, la, ou les, piste(s) d'interconnexion étant séparée(s) de la, ou des, zone(s) tampon par une couche isolante. 3. Dispositif selon la revendication 2, la couche isolante étant de l'oxyde de silicium. 4. Dispositif selon la revendication 1 ou 2, la piste d'interconnexion comportant des trous en forme de nid d'abeille. 5. Dispositif selon l'une des revendications 1 ou 2, la piste d'interconnexion comportant des fentes. 6. Dispositif selon l'une des revendications 1 ou 2, la piste d'interconnexion comportant des trous ayant un diamètre, ou une taille maximum, comprise entre 0,5pm et 20pm. 7. Dispositif selon l'une des revendications 1 ou 2, la piste d'interconnexion comportant des trous séparés deux à deux d'une distance comprise entre 0,5pm et quelques dizaines de pm.