Brevet FR2781324A1 — publié le 20000121

Procédé de mise à niveau technique d'un récepteur de données diffusées par paquets et support informatique amovible pour la mise en oeuvre du procédé. La présente invention concerne la diffusion de données depuis un serveur. On peut par exemple considérer une diffusion, par satellite, de données d'images de télévision, de données de I'INTERNET ou autres. Dans l'exemple particulier de données de télévision, une pluralité de programmes est diffusée sous forme de paquets de données cryptées, à la norme MPEG 2. Un paquet contient un champ d'adresse spécifiant l'abonné ou le groupe d'abonnés destinataires et, dans les récepteurs de ceux-ci, les paquets sont décryptés par une clé fournie aux seuls abonnés et sont ensuite exploités comme flux d'images s'ils correspondent à l'adresse du récepteur, fournie initialement aux abonnés par l'exploitant du serveur. Or, dans le cas du problème à l'origine de la présente invention, certains des programmes transmis devaient être facturés non pas au forfait mais en fonction de la durée de leur réception effective. Il en était de même pour les abonnés qui recevaient ainsi des données depuis un serveur INTERNET. Or, dans un tel système à diffusion par satellite, les récepteurs ne peuvent pas communiquer en retour avec le serveur, pour confirmer la bonne réception de chaque paquet de données. Il est évidemment exclu d'établir à chaque fois une liaison téléphonique de retour. De ce fait, l'opérateur exploitant le serveur ne pouvait a priori prévoir une taxation incontestable au niveau de l'émission et, par ailleurs, les récepteurs ne comportaient pas de fonction de taxation. Il s'agissait donc de trouver une solution, peu coûteuse, permettant d'empêcher la réception de données à diffusion payante par des récepteurs 2 2781324 aptes à recevoir tout type de données et non équipés d'une fonction de taxation de ces données payantes. Une première solution envisageable était d'équiper les récepteurs de circuits de taxation. Une telle solution aurait été très coûteuse et d'ailleurs sans garantie d'une pleine efficacité. Une deuxième solution possible était d'installer un logiciel de taxation au niveau de l'appareil, PC ou téléviseur, exploitant les données issues du récepteur. Cependant, un tel logiciel aurait pu être facilement analysé et mis hors service. Une troisième solution envisageable était de remplacer le logiciel de la deuxième solution par un module électronique, formant clé logique, à connecter sur un connecteur du PC. Une telle solution matérielle, plus sûre, aurait cependant été aussi coûteuse. La demanderesse a alors eu l'idée de combiner la souplesse d'une mise à niveau technique par logiciel, donc à faible coût, avec la bonne robustesse à la fraude offerte par des circuits électroniques, à logique combinatoire programmable sur site, présents dans le récepteur pour effectuer un filtrage d'adresse. La demanderesse a alors considéré "l'image", programmable, du réseau des circuits à logique combinatoire, image définissant leurs diverses fonctions, comme une clé électronique permettant de ne conserver en service que des récepteurs mis à niveau par un nouveau logiciel de réception, introduisant en outre, dans le récepteur, une fonction de certification de la bonne réception des données et donc permettant la taxation. Parallèlement, le protocole de transmission des données a été modifié, pour obliger les abonnés à implanter le nouveau logiciel de réception, utilisant, différemment du précédent, les circuits à logique combinatoire ci-dessus, et pour ainsi introduire la fonction taxation, c'est-à-dire la certification de la bonne réception des données. 3 2781324 La présente invention vise ainsi à certifier la bonne réception de données diffusées, que ce soit dans un but comptable, de sécurité d'acheminement, juridique, ou autre. L'invention concerne tout d'abord un procédé de mise à niveau technique d'un récepteur de données diffusées par paquets, depuis un émetteur, chaque paquet comportant un champ d'adresse destinataire ayant une position réservée et un champ de données utiles et, dans le récepteur, le champ d'adresse étant comparé, par des circuits à logique combinatoire i0 programmables sur site, à une adresse mémorisée localement pour que, en cas de concordance, les circuits programmables commandent un processeur de lecture des données utiles, procédé caractérisé par le fait que, dans l'émetteur, on décale la position réservée du champ d'adresse jusqu'à une nouvelle position réservée et, dans le récepteur, on charge un bloc de données comportant, à la fois, des données de programmation des circuits programmables, spécifiant la nouvelle position du champ d'adresse, et des données de programmation du processeur, pour certifier et mémoriser la bonne réception des données. Ainsi, revenant à l'exemple précédent, seuls les récepteurs mis à niveau reçoivent des données et la réception de celles-ci pourra être facturée puisque des données de programmation de certification de leur réception ont été introduites à l'occasion de la mise à niveau du format de transmission des paquets évoqué ci-dessus. L'invention concerne aussi un support informatique amovible de données, pour la mise en oeuvre du procédé de l'invention, comportant un bloc de données de gestion d'un récepteur de paquets de données diffusées, bloc comprenant - une zone de données de programmation de circuits programmables sur site, à logique combinatoire, données spécifiant la position, dans un paquet, d'un champ d'adresse destinataire et spécifiant une configuration des circuits programmables permettant de comparer le champ d'adresse de chaque paquet reçu à une adresse mémorisée localement et d'en détecter une concordance et 4 2781324 - une zone de logiciel pour commander un processeur de certification et de mémorisation de la bonne réception des données. L'invention sera mieux comprise à l'aide de la description suivante d'un mode de mise en oeuvre du procédé de l'invention, en référence au dessin annexé, sur lequel: - la figure 1 est un schéma par blocs d'un réseau de diffusion de données par satellite avec un émetteur et un récepteur mettant en oeuvre le io procédé de l'invention, - la figure 2 est un schéma par blocs du récepteur, et - la figure 3, formée des figures 3A et 3B, illustre le format d'un paquet de données. Sur la figure 1, un serveur 1 émettant par diffusion des données comporte un ensemble 12 de cryptage de données numériques affluentes, commandé par un circuit de gestion 11 et alimentant en données cryptées un émetteur satellite 13. Un satellite 2 assure la diffusion des données sur une zone géographique étendue comportant une pluralité de récepteurs de données, comme celui référencé 3. Le récepteur 3 est relié à un PC 35, par un cordon de liaison bidirectionnelle 34, comportant un lecteur 36 de support amovible de données, lecteur 36 pouvant recevoir ici des disquettes comme celle référencée 37. Le récepteur 3 de la figure 2 comporte en tête des circuits 31 de réception et remise en forme des données, qui les transmettent à un ensemble de traitement 33 et à un circuit 32, ici une carte à puce, qui est chargé d'extraire cycliquement, du flux de données reçues, un nouveau mot ou clé de décryptage. Afin d'en conserver le secret lors de sa diffusion, et bien qu'elle fasse partie d'un flux de données cryptées, cette clé est embrouillée à l'émission, par le circuit de gestion 12, et débrouillée par la carte à puce 32 par une clé de débrouillage complémentaire de la clé d'embrouillage du circuit de gestion 12, mémorisée localement dans la puce 32. Le cycle de modification des clés de cryptage/décryptage est ici de 10 secondes. 2781324 L'ensemble 33 reçoit à chaque fois en temps voulu, de la carte à puce 32, la nouvelle clé de décryptage, désembrouillée, et l'utilise pour décrypter chaque paquet reçu. En variante, l'ensemble 33 pourrait être partiellement intégré dans la puce 32, pour y décrypter les paquets et les transmettre au s restant de l'ensemble 33, analysant leur contenu en vue de la lecture des données utiles. Pour protéger cette dernière transmission, filaire, la puce 32 pourrait recrypter les données, mais cette fois avec une clé locale de valeur fixe, l'ensemble 33 effectuant le décryptage correspondant. i0 La figure 3A représente très schématiquement un paquet classique P1 de données et transmises selon les principes de la norme MPEG 2. Le paquet P1 comporte en tête un champ 11 de quelques octets contenant un descripteur des types de champs du paquet, un champ 12 d'adresse destinataire et un champ 13 contenant les données utiles. Le champ 12 peut être une adresse INTERNET. La figure 3B correspondante, représente un paquet P2 tel que transmis par le serveur 1. Le paquet P2 comporte lui aussi un champ descripteur, 21, un champ d'adresse destinataire, 22, et un champ de données utiles 23, tels que signaux de télévision numérique, données transmises par I'INTERNET, ou voix. Il comporte en outre, dans cet exemple, un champ contenant un motif spécifique de données 20. Le motif 20 est une succession de bits de données, ici 10 bits, formant, de même que l'adresse 22, une clé de télécommande du récepteur 3, pour qu'il reconnaisse et lise les données. Fonctionnellement, le motif 20 est un complément d'adresse filtrant aussi la réception des paquets et définissant un groupe d'abonnés, ici les abonnés dont le récepteur 3 a été mis à niveau. On a cependant, d'une façon générale, modifié le protocole ou format de transmission pour qu'il soit incompatible avec le protocole d'origine des paquets P1. Comme l'illustre la figure 3, le motif 20 a été inséré, en passant de la figure 3A à la figure 3B, pour qu'il occupe, s'il était dans le paquet classique Pi, au moins en partie la position de l'un des deux champs 11, 12 de données permettant de recevoir correctement les données utiles 13. En d'autres termes, l'écrasement du champ 11 et/ou, comme ici, du champ 12 par le motif 20 interdirait toute réception et/ou exploitation des données utiles 13. 6 2781324 De ce fait, sur la figure 3B, le motif 20 occupe en partie, dans le paquet P2, la position correspondant au champ d'adresse 12 du paquet P1, mais la position du champ d'adresse 12 a été décalée en position 22 de façon, tout d'abord, à ce qu'il occupe une position différente du champ 12 et, en outre ici, à ce que cette position décalée soit en dehors de la position du motif 20, en évitant tout recouvrement entre les champs 20 et 22, ici adjacents. t0 Un récepteur classique, qui lirait le champ d'adresse 12 ne pourrait donc pas lire le champ d'adresse décalé 22: il lirait dans cet exemple tout ou partie du motif 20 et ne pourrait donc, faute de concordance avec son adresse locale, extraire les données utiles 23. Le récepteur 3 est au contraire un récepteur, initialement classique, qui a été mis à niveau technique pour, outre le champ 21, reconnaître les champs 20 et 22. Pour cela, l'ensemble 33 comporte un processeur séquenceur 330, ici un microprocesseur commandé par un logiciel mémorisé dans une mémoire téléchargeable 331, et un circuit intégré comportant un réseau de circuits à logique combinatoire programmable 332 (FPLA ou FPGA). De tels circuits programmables sont commercialisés sous la référence "famille VLEX 6000" par la société ALTERA Corp., 101 Innovation Drive, San José, California 95134. Deux registres tampons parallèle/parallèle 333 et 338 sont reliés en entrée à la sortie de la mémoire 331. La sortie des circuits de réception 31 est reliée à des circuits de décryptage 348 recevant, ici à travers le microprocesseur 330, la clé de décryptage, désembrouillée, fournie par la carte à puce 32. La sortie des circuits 348 alimente trois registres à décalage en série 342, 341 et 336 destinés à contenir, une fois un paquet P2 reçu, respectivement, le champ de données utiles 23, le champ d'adresse 22 et le motif 20. Un registre série recevant le champ 21 n'a pas été dessiné, dans un but de clarté. Un premier comparateur 334 à deux voies (groupe d'entrées parallèles) est relié par celles-ci respectivement aux sorties parallèles des registres 333 et 336, tandis qu'un second comparateur 339 à deux voies parallèles est relié par celles-ci aux sorties parallèles respectives des registres 338 et 7 2781324 341. Entre les sorties du registre 336 et les entrées du comparateur 334 est interposé un multiplexeur multivoie 335 dont les entrées parallèles peuvent ainsi lire un tronçon de position variable dans les données du paquet P2. De même, un multiplexeur multivoie 340 est interposé entre les sorties du registre 341 et le comparateur 339. Les entrées d'adresse des multiplexeurs 335 et 340 sont commandées par des registres tampons, respectivement 337 et 342, chargés depuis la mémoire 331, afin de lire, par les multiplexeurs 335 et 340, le motif 20 et le champ 22 à la position prévue dans le paquet P2. Les sorties des comparateurs 334 et 339 contrôlent les deux entrées d'une porte ET 343, de validation de la réception, reliée en sortie à une première entrée d'une porte ET 344 recevant, sur une deuxième entrée, la sortie série du registre à décalage 342 contenant le champ 23 de données utiles. La sortie de la porte 344 est reliée au cordon 34 de liaison bidirectionnelle avec le PC 35. A ce niveau, un protocole d'échange de données entre le récepteur 3 et le PC est mémorisé dans la mémoire 331 pour commander le processeur 330 et mémorisé de même dans le PC 35. La disquette 37 permet, dans cet exemple, de charger et de changer ce protocole. On comprendra que la représentation, en trois registres 342, 341 et 336, du registre global de réception n'a qu'un but de clarté, et que les multiplexeurs 335 et 340 de sélection de position des champs 20 et 22 peuvent chacun être reliés à tout étage, ou point mémoire bit, de ce registre global, éventuellement extérieur au registre 341 ou 336 associé sur la figure. De même, l'entrée de lecture de données de la porte 344 peut être reliée à ce registre global par un multiplexeur si la position du champ 23 est, elle aussi, susceptible de varier. Dans l'ensemble 33, un circuit de ligne récepteur de données 345 relie la liaison 34 à la mémoire 331 commandant le microprocesseur 330, pour charger des logiciels de mise à jour depuis le PC 35. La sortie de la porte de validation 343 est aussi reliée au microprocesseur 330 et à l'entrée d'activation d'un compteur 349 relié, par ses sorties parallèles, aux entrées de données d'un multiplexeur 350 de lecture de l'état du compteur 349 et lui-même relié par sa sortie à la liaison 34. Le microprocesseur 330 commande l'adressage du multiplexeur 350. Physiquement, le compteur 349 et le multiplexeur 350 sont en fait des éléments classiques 8 2781324 de tout microprocesseur comme 330 et sont donc intégrés à celui-ci. C'est la programmation qui fait apparaître en fait, par le logiciel de la mémoire 331, l'existence fonctionnelle de ces deux éléments et de la fonction associée de certification de la bonne réception des données, activée par la porte 343. Le fonctionnement du récepteur 3 va maintenant être expliqué plus en détails, et en particulier le procédé de mise à niveau technique de celui-ci. Le procédé permet de mettre à niveau technique le récepteur 3 de données diffusées par paquets, depuis l'émetteur 1, chaque paquet comportant un champ d'adresse destinataire 12 ayant une position réservée et un champ de données utiles 13, dans le récepteur 3, le champ d'adresse 12 étant comparé, par les circuits 332 à logique combinatoire programmables sur site, à une adresse mémorisée localement pour que, en cas de concordance, les circuits programmables 332 commandent le processeur 330 de lecture des données utiles. Dans l'émetteur 1, on décale la position du champ d'adresse 12 jusqu'à la nouvelle position 22 et, dans le récepteur 3, on charge un bloc de données comportant, à la fois, des données de programmation des circuits programmables 332, et en particulier 337 et 342, spécifiant la nouvelle position du champ d'adresse 22, et des données 331 de programmation du processeur 330, pour certifier et mémoriser la bonne réception des données 23. En outre, dans l'émetteur 1, on insère dans cet exemple, dans chaque paquet P2, un motif de données déterminé 20 occupant au moins partiellement la position initialement réservée au champ d'adresse 12, on détermine la nouvelle position de celui-ci 22 pour éviter un chevauchement avec le motif 20, on fournit au récepteur 3 la valeur du motif et les positions du motif 20 et de l'adresse 22 et, dans le récepteur 3, on recherche aux dites positions l'adresse 22 et le motif 20 pour, en cas de succès, commander le processeur de lecture 330. En particulier, dans cet exemple, on spécifie un protocole de transmission de données entre les circuits programmables 332 et le processeur 330 et on l'intègre au bloc de données pour le charger dans le récepteur 3. On 9 2781324 charge ici le bloc de données de programmation dans le récepteur 3 au moyen de l'ordinateur 35 d'exploitation des données reçues par le récepteur 3 et on insère dans cet exemple, dans le bloc de données de programmation, des données de programmation de l'ordinateur 35. Du fait que ce sont des paquets P2 qui sont diffusés par le serveur 1, ils ne peuvent donc pas être reçus par un récepteur classique, comme exposé plus haut. Pour mettre au niveau technique voulu un tel récepteur classique, c'est-à-dire pour qu'il soit conforme au récepteur 3, ou encore pour faire évoluer le niveau technique du récepteur 3 si la position des champs du paquet P2 devait être modifiée, l'exploitant du serveur 1 transmet aux abonnés disposant des récepteurs une disquette 37 de données de mise à niveau technique. La disquette 37 contient un bloc de données de gestion du récepteur 3, permettant de l'adapter aux format des paquets P2 et donc d'en lire le champ 23, pour l'exploiter. Le bloc de données comprend: - une zone de données de programmation du circuit 332 programmable sur site, à logique combinatoire, données spécifiant la position, dans un paquet P2, du champ d'adresse destinataire 22 et spécifiant une configuration des circuits programmables 332 permettant de comparer le champ d'adresse 22 de chaque paquet P2 reçu à une adresse mémorisée localement et d'en détecter une concordance, et - une zone de logiciel pour commander le processeur 330 de certification et de mémorisation de la bonne réception des données. Dans cet exemple, le bloc comporte une zone de données spécifiant la valeur et la position, dans un paquet P2, du motif de données 20, complémentaires de l'adresse 22, à reconnaître par les circuits programmables 332. En outre ici, il comporte une zone de données de spécification d'un protocole de communication entre les circuits programmables 332 et le processeur 330 ainsi qu'une zone de données de logiciel d'un ordinateur 35 d'exploitation des données du récepteur 3, de même que des données de spécification d'un protocole de transmission, du récepteur 3 vers l'ordinateur 35, des données diffusées reçues. 2781324 Le lecteur 36 permet de transmettre les données de la disquette 37 jusqu'à la mémoire 331, par la liaison 34 et le récepteur 345. En pareil cas, le microprocesseur 330 commande un chargement des registres 333 et 338 par les nouveaux motif 20 et adresse reçus du PC 35 (si l'adresse, changeant de position, change aussi de valeur et a donc été transmise par la disquette 37) et configure en outre le circuit à logique combinatoire 332, configurable de façon dynamique sur site. Les registres 337 et 342 reçoivent de la mémoire 331, sous la commande du microprocesseur 330, une nouvelle valeur spécifiant la position du champ 20 ou 22 qui les concerne, afin de maintenir opérationnels les comparateurs 334 et 339. Le circuit intégré programmable 332 est très schématiquement constitué en entrée d'une colonne de portes de divers types, à plusieurs entrées, tels que ET, OU, OU exclusif (utilisable comme comparateur), inverscurs et, en sortie, une ligne avec la même variété de portes. Des bascules, registres et compteurs peuvent être prévus. Chaque porte d'entrée fournit donc un signal combinatoire de l'état des signaux spécifiques appliqués à ses entrées, sur une liaison "ligne" interne. Chaque entrée de porte de sortie est reliée à une liaison "colonne" interne. Il est ainsi constitué une matrice grâce à laquelle on peut commander chaque porte de sortie en reliant ses colonnes d'entrée aux lignes voulues. Ces liaisons internes d ' interconnexion peuvent s'effectuer en commandant initialement, depuis l'extérieur, la fermeture des points de croisement lignes/colonnes par mémorisation d'un bit d'activation aux croisements visés. On obtient ainsi deux couches (entrée, sortie) de circuits logiques combinatoires, dont on peut accroître le nombre de couches par rebouclage en entrée ou en utilisant plusieurs tels circuits intégrés. Le circuit à logique combinatoire 332 permet de traiter en parallèle un grand nombre de données réagissant éventuellement les unes sur les autres et forme ainsi, par sa logique combinatoire, un ensemble de tables de décision à fonctionnement beaucoup plus rapide (un temps de cycle) qu'un séquenceur à fonctionnement série (microprocesseur 330) commandé par un logiciel et ne traitant qu'une seule instruction à la fois. il 2781324 Du fait que les points de croisement sont reconfigurables, le circuit 332 présente la souplesse de modification d'un logiciel sans en avoir la lenteur. Dans cet exemple, le microprocesseur séquenceur 330 assure la gestion de la réception et de l'extraction ou lecture des données 23 mais le circuit 332 l'assiste, comme coprocesseur rapide, pour les tâches lourdes. A cet effet, les circuits comparateurs 334 et 339, traitant des champs 20, 22 de taille éventuellement modifiable (masquage de bits de rangs homologues en entrée des comparateurs), et les multiplexeurs 335 et 340, avec leurs tampons de commande 337 et 342, qui pointent les positions voulues des champs 20 et 22 dans le paquet reçu P2, font partie du circuit 332, de même que la porte 343. De même, les circuits de décryptage 348 auraient pu être prévus dans le circuit 332, pour pouvoir modifier des circuits de rebouclage de sorties d'un registre à décalage, vers des entrées de celui- ci. Un tel registre à décalage à rebouclages fournit une séquence pseudoaléatoire de bits qui sont combinés un à un aux bits reçus par une porte OU exclusif, pour décrypter les paquets, qui ont été cryptes de la même façon. La clé de décryptage permet de déterminer une position initiale dans la séquence (forçage de l'état du registre), tandis que la modification des rebouclages permet de modifier cette séquence. On peut donc ainsi, comme exposé plus haut, modifier par un logiciel importé (37) des circuits de logique combinatoire, donc rapides, nécessaires ici pour traiter en temps réel des débits élevés. Lorsque les comparateurs 334 et 339 détectent chacun une concordance, respectivement de motif 20 et d'adresse 22, la porte 343 est validée et elle déverrouille la porte 344. Le microprocesseur séquenceur 330, recevant la sortie, de validation ou déverrouillage, de la porte 343, commande alors, par un signal d'horloge de lecture, le vidage série du registre 342 sur la liaison 34, pour l'exploitation des données du champ 23 par le PC , s'il s'agit de données INTERNET par exemple, ou, éventuellement à travers le PC 35, vers un récepteur de télévision non représenté, s'il s'agit de données d'image. Si le décryptage, en tête du récepteur 3, n'a pas été effectué avec la clé qui convient ou si les données ont été perturbées lors de leur diffusion et n'ont pu être corrigées par 12 2781324 redondance, le contenu des champs 20 et 22 est erroné et la porte 343 reste fermée. Il n'y a donc pas certification de bonne réception par le microprocesseur 330 et le compteur 349. En pratique, le circuit 332 est relié à un port d'entrée du processeur 330 et dialogue avec celui-ci selon le protocole spécifique évoqué plus haut, chargé depuis la disquette 37 et téléchargé en mémoire 331. Ce protocole entre le processeur 330 et le circuit programmable 332 protège la liaison de commande de certification et comptage et est géré par un circuit complétant la porte 343 (non représenté, du genre UART) contre des tentatives éventuelles de mise hors service du comptage. Ainsi, et d'une façon générale, on modifie au moins un protocole de transmission des données diffusées ou de signalisations pour leur bonne réception et on introduit, à l'occasion de la mise à niveau technique du récepteur, ou de l'appareil 35 d'exploitation des données, un logiciel de certification de réception de ces données. Le compteur 349, ou en fait la fonction compteur "révélée" par le nouveau logiciel en mémoire 331, est activé dans cette phase par la porte de validation 343 ou certification de bonne réception, le microprocesseur 330 lisant cycliquement l'état de celle-ci pour lancer un programme de gestion de compteur 349 en partage de temps avec d'autres tâches. Le compteur 349 fonctionne ici en compteur de temps d'activation, d'après un signal d'horloge local, pour totaliser les temps de transfert de données des divers paquets P2, reçus et lus pour être exploités, et donc en déterminer le volume de données à facturer, d'après la fréquence de transfert. En variante, le comptage des périodes du signal d'horloge du registre 342, dans cette phase de vidage, permettrait de même de compter les bits lus dans le champ 23. Dans une phase de repos de la liaison 34, le microprocesseur 330 lit périodiquement le compteur 349 par le multiplexeur 350 et transmet cette lecture au PC 35 par la liaison 34 selon le protocole prévu, qui la retransmet ensuite en temps différé, par liaison téléphonique, à un centre de gestion associé au serveur 1, à des fins de taxation. Dans d'autres applications, le compteur 349 permettrait de 13 2781324 signaler à bref délai, en retour vers le serveur 1 par une liaison prévue à cet effet, que les données ont bien été reçues. 14 2781324 REVENDICATIONS 1.- Procédé de mise à niveau technique d'un récepteur (3) de données diffusées par paquets, depuis un émetteur (1), chaque paquet (Pi, P2) comportant un champ d'adresse destinataire (12) ayant une position réservée et un champ de données utiles (13) et, dans le récepteur (3), le champ d'adresse (12) étant comparé, par des circuits (332) à logique combinatoire programmables sur site, à une adresse mémorisée localement pour que, en cas de concordance, les circuits programmables (332) commandent un processeur (330) de lecture des données utiles, procédé caractérisé par le fait que, dans l'émetteur (1), on décale la position du champ d'adresse (12) jusqu'à une nouvelle position (22) et, dans le récepteur (3), on charge un bloc de données comportant, à la fois, des données de programmation des circuits programmables (332, 337, 342), spécifiant la nouvelle position du champ d'adresse (22), et des données (331) de programmation du processeur (330), pour certifier et mémoriser la bonne réception des données (23). 2.- Procédé selon la revendication 1, dans lequel, dans l'émetteur (1), on insère, dans chaque paquet (P2), un motif de données déterminé (20) occupant au moins partiellement la position initialement réservée au champ d'adresse (12), on détermine la nouvelle position de celui-ci (22) pour éviter un chevauchement avec le motif (20), on fournit au récepteur (3) la valeur du motif et les positions du motif (20) et de l'adresse (22) et, dans le récepteur (3), on recherche aux dites positions l'adresse (22) et le motif (20) pour, en cas de succès, commander le processeur de lecture (330). 3.- Procédé selon l'une des revendications 1 et 2, dans lequel on spécifie un protocole de transmission de données entre les circuits programmables (332) et le processeur (330) et on l'intègre au bloc de données pour le charger dans le récepteur (3). 4.- Procédé selon l'une des revendications 1 à 3, dans lequel on charge le bloc de données de programmation dans le récepteur (3) au moyen d'un ordinateur (35) d'exploitation des données reçues par le récepteur (3). 2781324 5.- Procédé selon la revendication 4, dans lequel on insère, dans le bloc de données de programmation, des données de programmation de l'ordinateur (35). 6.- Support informatique amovible de données (37), pour la mise en oeuvre du procédé de la revendication 1, comportant un bloc de données de gestion d'un récepteur (3) de paquets de données diffusées, bloc comprenant - une zone de données de programmation de circuits (332) programmables sur site, à logique combinatoire, données spécifiant la position, dans un paquet (P2), d'un champ d'adresse destinataire (22) et spécifiant une configuration des circuits programmables (332) permettant de comparer le champ d'adresse (22) de chaque paquet (P2) reçu à une adresse mémorisée localement et d'en détecter une concordance et - une zone de logiciel pour commander un processeur (330) de certification et de mémorisation de la bonne réception des données. 7.- Support selon la revendication 6, dans lequel le bloc comporte une zone de données spécifiant la valeur et la position, dans un paquet, d'un motif de données, complémentaires de l'adresse, à reconnaître par les circuits programmables (332). 8.- Support selon l'une des revendications 6 et 7, dans lequel le bloc comporte une zone de données de spécification d'un protocole de communication entre les circuits programmables (332) et le processeur (330). 9.- Support selon l'une des revendications 6 à 8, dans lequel le bloc comporte une zone de données de logiciel d'un ordinateur (35) d'exploitation des données du récepteur (3). 10.- Support selon la revendication 9, dans lequel le bloc comporte des données de spécification d'un protocole de transmission, du récepteur (3) vers l'ordinateur (35), des données diffusées reçues.