Brevet FR2761834A1 — publié le 19981009

l AMPLIFICATEUR AVEC ETAGE D'ENTREE EN BASE COMMUNE L'invention se rapporte à un étage amplificateur de signaux en haute fréquence (HF) ou en fréquence intermédiaire (FI). La réalisation de chaînes d'amplification fonctionnant en HF ou en FI fait en général appel à des amplificateurs dont l'impédance d'entrée est assez faible et bien définie car il est nécessaire qu'il y ait adaptation de l'impédance d'entrée de l'amplificateur à l'impédance de sortie d'un générateur connecté à l'entrée de cet l'amplificateur. D'autre part pour les étages d'entrée de l'amplificateur (appelés aussi étages de tête) un facteur de bruit faible et un point de compression élevé sont recherchés pour obtenir les meilleures performances d'amplification. En effet, la dynamique du signal appliqué à l'étage d'entrée de l'amplificateur est limitée, dans les domaines de faibles signaux d'entrée, par le bruit propre de l'étage et dans le domaine de forts niveaux, par ses non linéarités. En technologie bipolaire, la structure la mieux adaptée à ce type d'application est un étage d'entrée en base commune. Dans cette structure l'étage d'entrée comporte un transistor monté en base commune. Le signal d'entrée est appliqué à l'émetteur du transistor, la base étant polarisée par un potentiel fixe et l'émetteur étant polarisé par un courant constant. Le signal de sortie est prélevé en tension sur le collecteur du transistor grâce à une résistance de charge. L'étage d'entrée en base commune possède naturellement une impédance d'entrée faible, un facteur de bruit faible et une bande passante élevée. Le point faible de ce type d'étage est sa linéarité médiocre. Malgré cet inconvénient c'est le montage en base commune qui présente la meilleure dynamique utile. Il est connu que l'impédance d'entrée Zin, de l'étage en base commune, en petit signal s'établit à: k.T! Zin=-. q Ico O k est la constante de Boltzmann (1.38 E-23 SI), q est la charge de l'électron (1.6 E-19 SI), T est la température absolue du transistor et Ico le courant de collecteur au repos. Le gain est tension Av en petit signal est: Av = Vsl = RclIco VEI k.T q VE1 étant la tension d'entrée de l'étage. Vs1 étant la tension de sortie de l'étage. Rc est la valeur de la résistance de charge connectée entre le collecteur du transistor et une tension d'alimentation VCC. Expression de la tension de sortie en fonction de la tension d'entrée, en grand signal: Vsl =VCC-Rc Ic exp- k.Tin Vin étant la tension d'entrée en grand signal. La tension de sortie varie exponentiellement avec la tension d'entrée. Ceci montre bien la linéarité médiocre de cet étage. La zone " linéaire " en entrée est de quelques kT/q, soit quelques dizaines de millivolts au plus. De plus, la caractéristique de transfert non linéaire est génératrice d'harmoniques et d'intermodulation en sortie. Deux solutions connues permettent d'améliorer la linéarité de l'étage base commune. La première solution connue sous le nom de " dégénération " consiste à ajouter une résistance en série (résistance de dégénération) entre l'entrée de l'étage d'amplificateur et l'émetteur de transistor monté en base commune. L'impédance d'entrée est augmentée de la valeur de cette résistance, ce qui conduit à augmenter le courant de repos du transistor, vu que I'impédance d'entrée de l'émetteur varie comme l'inverse du courant de repos. La zone linéaire en entrée d'un tel étage est de l'ordre du produit du courant par la résistance de dégénération plus quelques kT/q. Elle est donc supérieure à celle de l'étage non dégénéré. En contrepartie, le facteur de bruit est dégradé. L'augmentation des niveaux admissibles est plus faible que la dégradation du bruit. La dynamique utile est donc dégradée. Cette solution est cependant utilisée lorsqu'on souhaite augmenter les niveaux admissibles et lorsque le niveau de bruit n'est pas critique. La seconde solution consiste à monter deux transistors sous forme différentielle, chacun des transistors étant monté en base commune. Dans cette configuration les émetteurs des transistors sont attaqués par un signal d'entrée sous forme différentielle, la sortie de l'étage s'effectuant de la même façon sous forme différentielle sur les collecteurs des deux transistors. La réalisation de l'étage d'entrée sous forme différentielle permet de doubler l'impédance d'entrée de l'amplificateur. On peut doubler le courant de repos de chaque transistor si l'on souhaite conserver la même impédance d'entrée. La zone linéaire en entrée est plus que doublée par rapport à l'étage simple, comportant un seul transistor, grâce à la compensation de courbure d'un transistor par l'autre. Le facteur de bruit est légèrement dégradé par rapport à l'étage référencé. L'accroissement du niveau admissible est plus élevé que la dégradation du bruit. La dynamique utile est donc un peu améliorée. La caractéristique de transfert est impaire, ce qui fait que le spectre de sortie contient peu d'harmoniques 2 et que le niveau d'intermodulation est plus faible. Cet étage sous forme différentielle, comme l'étage dégénéré est intéressant pour augmenter le niveau admissible, lorsque les performances en bruit ne sont pas trop critiques. L'inconvénient de cet étage est de nécessiter un signal sous forme différentielle, ce qui est rarement le cas dans les systèmes HF, o le signal est souvent référencé à la masse. De la même façon que dans le cas d'un étage comportant un seul transistor monté en base commune, I'étage différentiel peut être dégénéré par la mise en série d'une résistance entre chaque entrée différentielle de l'étage et chaque émetteur des deux transistors. Cela permet d'étendre la plage de linéarité d'entrée mais au détriment du facteur de bruit. Dans cette configuration le niveau admissible du signal d'entrée est accru mais la dynamique utile s'en trouve réduite. Afin de pallier aux inconvénients de l'art antérieur l'invention propose un étage amplificateur dont la structure générale est la suivante: I'entrée est non différentielle mais référencée par rapport à un potentiel de référence (masse par exemple); l'entrée est de type base commune, c'est-à-dire qu'elle se fait sur l'émetteur d'un transistor d'entrée; ce premier transistor convertit en variations de courant, avec une courbe de transfert non linéaire, en principe exponentielle pour les transistors bipolaires et quadratique pour les transistors à effet de champ, les variations de tension d'entrée; ces variations de courant sont elles-mêmes recopiées avec changement de signe, dans une branche comportant un deuxième et un troisième transistors, puis elles sont converties en variations de tension, avec une courbe de transfert non linéaire, réciproque de la précédente, en principe logarithmique ou en racine carrée, par le troisième transistor, et la tension aux bornes du troisième transistor est utilisée comme contre- réaction appliquée à la base du premier transistor. La recopie de courant (avec ou non la même amplitude) se fait de préférence en faisant parcourir le premier transistor par un courant imposé i, et en établissant une tension d'alimentation [Vbe2 + Vbe3 + (R1 + k.R2).i] aux bornes d'un ensemble en série d'une résistance de valeur R1 parcourue par le courant i, d'une jonction émetteur-base du deuxième transistor, d'une résistance de valeur R2, et du troisième transistor monté en diode, Vbe2 et Vbe3 étant les chutes de tension aux bornes des jonctions base-émetteur des deuxième et troisième transistors supposés parcourus par un courant k.i, k étant un rapport de courants désiré. En effet, I'application d'une telle tension d'alimentation à cet ensemble en série impose le passage d'un courant k.i dans la deuxième résistance, et toute variation du courant i dans la première résistance de valeur R1 se répercute avec un signe opposé (avec une amplitude égale ou proportionnelle) dans la deuxième résistance de valeur R2. D'autres caractéristiques et avantages de l'invention ainsi que celles de certaines de ses variantes, apparaîtront à la lecture de la description détaillée et qui est faite en référence aux dessins annexés dans lesquels: - la figure 1 représente un étage d'amplificateur selon l'invention comportant une sortie référencée; - la figure 2 représente une première variante de l'étage d'amplification comportant une sortie différentielle; - la figure 3 représente une deuxième variante de l'étage d'amplification cascodé; - la figure 4 représente une troisième variante de l'étage d'amplification comportant un mélangeur de GILBERT. La figure I représente un étage d'amplificateur selon l'invention comprenant deux branches dont la première comporte au moins une première résistance 11 de valeur R1 en série avec un premier transistor 21 et une source de courant 30 de valeur i, et dont la deuxième comporte au moins un deuxième transistor 22 en série avec une deuxième résistance 12 de valeur R2 et avec un troisième transistor 23, l'émetteur du troisième transistor 23 étant relié à un potentiel de référence Vo, I'entrée E de l'amplificateur étant reliée à l'émetteur du premier transistor 21 (par une capacité Cin par exemple), des moyens 40 pour appliquer aux deux branches un potentiel identique V1 dont la valeur prise par rapport au potentiel de référence Vo, est égale à [Vbe2 + Vbe3 + (R1 + k.R2).i], Vbe2 et Vbe3 étant respectivement les chutes de tension entre base et émetteur des deuxième et troisième transistors lorsqu'ils sont parcourus par un courant k.i, et k étant un rapport quelconque désiré entre le courant parcourant la deuxième branche et le courant parcourant la première, la base du deuxième transistor 22 étant reliée au collecteur du premier transistor 21, et la base du premier transistor 21 étant reliée à la base et au collecteur du troisième transistor 23. Dans le cas o le deuxième transistor 22 et le troisième transistor 23 sont identiques, le potentiel identique V1 appliqué aux deux branches est égal à [2 Vbe3 + (R1 + k.R2).i]. Si nous considérons en plus que les résistances 11 et 12 sont de même valeur R1, le potentiel identique appliqué aux deux branches est [2 Vbe3 + (1 +k) R1.i]. Dans le cas o tout en ayant un deuxième et troisième transistors identiques et des courants identiques dans les deux branches (k=1), le potentiel identique V1 appliqué est égal à [2 Vbe3 + (R1 + R2).i]. Considérons le cas particulier o les résistances 11 et 12 ont la même valeur R1 et k=1, le potentiel identique V1 appliqué aux deux branches sera égal à 2 [ Vbe3 + R1.i]. Dans ce dernier cas particulier, le courant dans le premier transistor 21 étant i au repos, la somme des courants de collecteurs du premier et troisième transistors (21 et 23) est constante. En effet, au repos la tension sur le collecteur du premier transistor 21 est égale à V1 -RI.i. La tension sur l'émetteur du deuxième transistor 22 est égale à Vl -R1.iVbe3. La tension aux bornes de la deuxième résistance 12 est égale à V12Vbe3-Rl.i comme V1 a une valeur égale à 2.(Vbe3+Rl.i), la tension aux bornes de la deuxième résistance 12 vaut Rl.i. Donc le courant dans la deuxième résistance 12 et par conséquent dans le troisième transistor 23 s'établit à i. En présence d'un petit signal d'entrée Ve à l'entrée E de l'amplificateur, si le courant de collecteur du premier transistor 21 s'accroît d'une valeur Ai, la tension sur le collecteur du premier transistor 21 décroît de la valeur R1. Ai donc la tension aux bornes de la deuxième résistance 12 décroît de la même quantité. Le courant dans le troisième transistor 23 décroît donc de la valeur Ai. La somme des courants de collecteurs du premier et du troisième transistors 21 et 23 est donc constante. L'accroissement de la tension à l'entrée E, cause de l'accroissement Ai du courant de collecteur i du premier transistor 21, se traduit donc par une diminution de la tension base émetteur Vbe3 du troisième transistor 23 de la même quantité. La tension sur la base du premier et du troisième transistors varie donc comme la moitié du signal d'entrée Ve, en première approximation, dans le cas o les transistors 21 et 23 sont identiques. L'accroissement du courant Ai s'établit donc à: Ai= (gm1)/2 Le gain en tension Av s'établit donc à: Av = (gml.R1)/2 gml étant la transconductance du premier transistor 21. L'impédance d'entrée Zin de l'amplificateur s'établit donc à Zin = 2.(KT/q). (1/i). Lorsque le signal d'entrée Ve est de niveau important, la somme des courants de collecteur dans les transistors 21 et 23 étant constante, des limitations symétriques de signal existent lorsque le courant dans le collecteur d'un des transistors 21 ou 23 est égal à 2.i. Entre ces deux extrêmes, un calcul complet montre que le signal de sortie varie en fonction du signal d'entrée selon une loi proche de la loi en tangente hyperbolique des amplificateurs différentiels. O10 Dans le domaine fréquentiel, un calcul complet montre des effets de compensation qui assurent un fonctionnement de la boucle de contre- réaction sans risque d'oscillations. La caractéristique de transfert est impaire, ce qui garantit un niveau faible d'harmoniques paires. Cette caractéristique est linéaire sur une plage assez large ce qui garantit un faible niveau d'intermodulation. Le signal en sortie de l'amplificateur peut être prélevé soit sur une première sortie Se connectée à un point de jonction entre la deuxième résistance 12 et l'émetteur du deuxième transistor 22, soit sur une seconde sortie Sc à un point de jonction entre le collecteur du premier transistor et une extrémité de la première résistance 11. Si le signal de sortie est prélevé sur l'émetteur du deuxième transistor 22, I'impédance de sortie est beaucoup plus faible que si le signal est prélevé sur le collecteur du premier transistor 21 et la charge influe peu sur la bande passante. Les moyens 40 pour appliquer un potentiel identique V1 aux deux branches et la source de courant 30 imposant le courant i peuvent être réalisés par différents moyens connus. Dans un circuit monolithique, on peut mettre à profit le bon appariement des composants et le fait que tous soient à la même température, pour créer le potentiel V1 à l'aide d'un asservissement. Le résultat est un peu plus complexe qu'une simple source de courant, mais ne concerne que des tensions et des courants continus et non le signal haute fréquence. Performances de l'amplificateur selon l'invention: L'étage de la figure 1 ayant été dimensionné de façon à présenter une impédance d'entrée de 50 ohms et un gain de 25 dB, on obtient un facteur de bruit de l'ordre de 6 décibels et une valeur de niveau du signal d'entrée pour obtenir un point de compression à I décibel, comparable à celui de l'étage classique en base commune. Le niveau d'intermodulation d'ordre 3 en sortie de l'étage est 36 dB plus faible que pour l'étage classique. le niveau d'entrée pour produire le même niveau d'intermodulation est 12 dB plus important que pour l'étage classique. Dans tous les cas, et surtout avec de grands signaux à l'entrée, le spectre du signal de sortie du nouvel étage linéarisé comporte beaucoup moins d'harmonique. Le niveau d'harmonique 2 est 30 dB plus bas avec le nouvel étage et le niveau des autres harmoniques, notamment l'harmonique 3 est très faible. Le nouvel étage présente donc une amélioration significative de performances par rapport à l'art antérieur. La figure 2 montre une première variante de l'étage de base de la figure 1. Les courants de collecteur du premier transistor 21 et du deuxième transistor 22 sont en opposition de phase. Cette particularité peut être mise à profit pour récupérer le signal sous forme différentielle. Pour cette nouvelle configuration la deuxième branche comporte une troisième résistance 13, de valeur n.R1, n étant inférieur à 1, dont une extrémité est connectée au collecteur du deuxième transistor 22, et l'autre reçoit le potentiel V1 égal à [2Vbe3 + (R1 +k.R2).i], et la première résistance 11 de valeur R1 est constituée de la somme d'une résistance 11a de valeur (1-n).R1 reliée au collecteur du premier transistor 21, en série avec une résistance 11b de valeur n.R1, I'amplificateur comportant deux sorties différentielles, I'une Sdl connectée au point de jonction de ces deux dernières résistances, et l'autre Sd2 connectée au collecteur du deuxième transistor 22. La figure 3 montre l'étage de la figure 1 cascodé afin de diminuer les capacités d'entrée et de sortie de l'amplificateur. Dans cette variante, le potentiel [2Vbe3 + (R1 + k.R2).i] est appliqué aux deux branches par les émetteurs d'un quatrième transistor 24 et d'un cinquième transistor 25, dont les bases sont reliées à un potentiel de base Vb égal à [Vbe4 + 2Vbe3 + (R1 + k.R2).i], Vbe4 étant la chute de tension base-émetteur du quatrième transistor 24 lorsqu'il est parcouru par le courant i, l'amplificateur comportant encore: - une quatrième résistance 14 connectée entre le collecteur du quatrième transistor et une source de tension V3, une cinquième résistance 15 connectée entre le collecteur du cinquième transistor 25 et la source de tension V3, - et deux sorties différentielles Sd3 et Sd4 connectées respectivement aux collecteurs des quatrième et du cinquième transistors. Il est également possible d'attaquer un mélangeur de GILBERT par les deux sorties en courant des deux branches sans passer par une conversion courant tension, ce qui permet une réduction significative de bruit. La figure 4 montre un schéma comportant un étage d'entrée mélangeur de GILBERT à faible consommation. Dans cette configuration, le potentiel [2Vbe3 + (R1 + k.R2).i] est appliqué aux deux branches par les émetteurs d'un quatrième transistor 24 et d'un cinquième transistor 25 dont les bases sont reliées, I'amplificateur comportant encore: - une quatrième résistance 14 connectée entre le collecteur du quatrième transistor 24 et une source de tension V4, - une cinquième résistance 15 connectée entre le collecteur du cinquième transistor 25 et la source de tension V4, - un sixième transistor 26 dont l'émetteur est relié à l'émetteur du quatrième transistor 24 et le collecteur est relié au collecteur du cinquième transistor 25, - un septième transistor 27 dont l'émetteur est relié à l'émetteur du cinquième transistor 25 et le collecteur est relié au collecteur du quatrième transistor 24, les bases des sixième et septième transistors étant reliées, Des sorties différentielles Sd5 et Sd6 connectées respectivement aux collecteurs des quatrième et cinquième transistors, la base du quatrième transistor et la base du sixième transistor recevant des tensions différentielles alternatives V01 et V02 ayant un potentiel de mode commun V5 fixe égal à [Vbe4 + 2Vbe3 + (R1 + k.R2).i], Vbe4 étant la chute de tension base-émetteur du quatrième transistor 24 lorsqu'il est parcouru par le courant i. Dans tous les cas des schémas décrits précédemment la source de courant 30 placée à une extrémité de la première branche, sera connectée à un potentiel Vd inférieur au potentiel de référence Vo appliqué à l'autre extrémité de la première branche. Les transistors utilisés dans les schémas qui précèdent sont des transistors NPN. Des schémas identiques seraient utilisables avec des transistors PNP en inversant les polarités des alimentations. Les schémas qui ont été décrits précédemment utilisent des transistors bipolaires. Ces schémas sont cependant transposables en technologie MOS, tous les transistors de circuits pouvant être remplacés par des transistors à effet de champ. La base, l'émetteur et le collecteur des transistors doivent alors être interprétés comme pouvant signifier soit la base, l'émetteur et le collecteur si les transistors sont bipolaires soit la grille, la source et le drain respectivement si les transistors sont des transistors à effet de champ. Le fonctionnement est pratiquement identique, à l'exception du fait que la conversion tension-courant, qui est de type exponentiel pour un transistor bipolaire, devient de type quadratique pour un transistor à effet de champ. REVENDICATIONS 1. Amplificateur à entrée non différentielle, comprenant deux branches dont la première comporte au moins une première résistance (11) de valeur R1 en série avec un premier transistor (21) et une source de courant (30) de valeur i, et dont la deuxième comporte au moins un deuxième transistor (22) en série avec une deuxième résistance (12) de valeur R2 et avec un troisième transistor (23), l'émetteur du troisième transistor (23) étant relié à un potentiel de référence Vo, I'entrée (E) de l'amplificateur étant reliée à l'émetteur du premier transistor (21), des moyens (40) pour appliquer aux deux branches un potentiel identique V1 lo dont la valeur prise par rapport au potentiel de référence Vo, est égale à [Vbe2 + Vbe3 + (R1 + k.R2).i], Vbe2 et Vbe3 étant respectivement les chutes de tension entre base et émetteur des deuxième et troisième transistors lorsqu'ils sont parcourus par un courant k.i, et k étant un rapport quelconque désiré entre le courant parcourant la deuxième branche et le courant 1,5 parcourant la première, la base du deuxième transistor (22) étant reliée au collecteur du premier transistor (21), et la base du premier transistor (21) étant reliée à la base et au collecteur du troisième transistor (23). 2. Amplificateur selon la revendication 1, caractérisé en ce que les deuxième et troisième transistors sont identiques et le potentiel identique V1 appliqué aux deux branches est égal à [2Vbe3 + (R1 + k.R2).i]. 3. Amplificateur selon l'une des revendications 1 et 2, caractérisé en ce que la première résistance (11) et la deuxième résistance (12) sont de même valeur R1 et le potentiel identique appliqué aux deux branches est [2Vbe3 + (1 + k).R1.i]. 4. Amplificateur selon l'une des revendications 1 à 3, caractérisé en ce que le rapport k est égal à 1, les courants dans les deux branches étant identiques, et le potentiel identique appliqué est [2Vbe3 + (R1 + R2).i] 5. Amplificateur selon l'une des revendications 1 à 4, caractérisé en ce que la source de courant (30), placée à une extrémité de la première branche, est connectée à un potentiel Vd inférieur au potentiel de référence Vo appliqué à l'autre extrémité de la première branche. 6. Amplificateur selon l'une des revendications 1 à 5, caractérisé en ce qu'il possède une première sortie Se connectée à un point de jonction entre la deuxième résistance (12) et l'émetteur du deuxième transistor (22), le potentiel [2Vbe3 + (R1 + k.R2).i] étant appliqué au collecteur du deuxième transistor. 7. Amplificateur selon l'une des revendications 1 à 6, caractérisé en ce qu'il possède une seconde sortie Sc connectée à un point de jonction entre le collecteur du premier transistor et une extrémité de la première résistance (11), le potentiel [2Vbe3 + (R1 + k.R2).i] étant appliqué à l'autre extrémité de la résistance. 8. Amplificateur selon l'une des revendications 1 à 5, caractérisé en ce que la deuxième branche comporte une troisième résistance (13), de valeur n.R1, n étant inférieur à 1, dont une extrémité est connectée au collecteur du deuxième transistor (22), et l'autre reçoit le potentiel V1 égal à [2Vbe3 + (R1 + k.R2).i], et la première résistance (11) de valeur R1 est constituée de la somme d'une résistance (11a) de valeur (1- n).R1 reliée au collecteur du premier transistor (21), en série avec une résistance (1 b) de valeur n.R1, l'amplificateur comportant deux sorties différentielles, I'une (Sdl) connectée au point de jonction de ces deux dernières résistances, et I'autre (Sd2) connectée au collecteur du deuxième transistor (22). 9. Amplificateur selon l'une des revendications 1 à 5, caractérisé en ce que le potentiel [2Vbe3 + (R1 + k.R2).i] est appliqué aux deux branches par les émetteurs d'un quatrième transistor (24) et d'un cinquième transistor (25), dont les bases sont reliées à un potentiel de base Vb égal à [Vbe4 + 2Vbe3 + (R1 + k.R2).i], Vbe4 étant la chute de tension base-émetteur du quatrième transistor (24) lorsqu'il est parcouru par le courant i, I'amplificateur comportant encore: - une quatrième résistance (14) connectée entre le collecteur du quatrième transistor (24) et une source de tension (V3), -une cinquième résistance (15) connectée entre le collecteur du cinquième transistor (25) et la source de tension (V3), - et deux sorties différentielles (Sd3) et (Sd4) connectées respectivement aux collecteurs des quatrième et cinquième transistors (24, 25). 10. Amplificateur selon l'une des revendications 1 à 5, caractérisé en ce que le potentiel [2Vbe3 + (R1 + k.R2).i] est appliqué aux deux branches par les émetteurs d'un quatrième transistor (24) et d'un cinquième transistor (25) dont les bases sont reliées, l'amplificateur comportant encore: - une quatrième résistance (14) connectée entre le collecteur du quatrième transistor (24) et une source de tension (V4), - une cinquième résistance (15) connectée entre le collecteur du cinquième transistor (25) et la source de tension (V4), - un sixième transistor (26) dont l'émetteur est relié à l'émetteur du quatrième transistor (24) et le collecteur est relié au collecteur du cinquième transistor (25), - un septième transistor (27) dont l'émetteur est relié à l'émetteur du cinquième transistor (25) et le collecteur est relié au collecteur du quatrième transistor (24), les bases des sixième et septième transistors étant reliées, - des sorties différentielles (Sds) et (Sd6) connectées respectivement aux collecteurs des quatrième et cinquième transistors, la base du quatrième transistor et la base du sixième transistor recevant des tensions différentielles alternatives V01 et V02 ayant un potentiel de mode commun VS fixe égal à [Vbe4 + 2Vbe3 + (R1 + k.R2).i], Vbe4 étant la chute de tension base-émetteur du quatrième transistor (24) lorsqu'il est parcouru par le courant i. 11. Etage amplificateur comprenant une entrée non différentielle, référencée par rapport à un potentiel de référence, I'entrée étant de type base commune, c'est-à-dire qu'elle se fait sur l'émetteur d'un transistor d'entrée, ce premier transistor convertissant en variations de courant, avec une courbe de transfert non linéaire, en principe exponentielle pour les transistors bipolaires et quadratique pour les transistors à effet de champ, les variations de tension d'entrée, ces variations de courant étant elles- mêmes recopiées avec changement de signe dans une branche comportant un deuxième et un troisième transistors, puis converties en variations de tension, avec une courbe de transfert non linéaire, réciproque de la précédente, en principe logarithmique ou en racine carrée, par le troisième transistor, et la tension aux bornes du troisième transistor étant utilisée comme contre-réaction appliquée à la base du premier transistor, la recopie de courant étant effectuée en faisant parcourir le premier transistor par un courant imposé i, et en établissant une tension d'alimentation [Vbe2 +Vbe3 + (R1 + k.R2).i] aux bornes d'un ensemble en série d'une résistance de valeur R1 parcourue par le courant i, d'une jonction émetteur- base du deuxième transistor, d'une résistance de valeur R2, et du troisième transistor monté en diode, Vbe2 et Vbe3 étant les chutes de tension aux bornes des jonctions base-émetteur des deuxième et troisième transistors supposés parcourus par un courant k.i, k étant un rapport de courants désiré.