Brevet FR2764147A1 — publié le 19981204

La présente invention concerne un circuit de récupération de synchronisation pour un démodulateur I/4 MDP4 (modulation de phase à quatre états avec saut de C/4) non cohérent destiné à un système de téléphone mobile personnel. Le système de téléphone mobile PHS actuellement utilisé au Japon est un système à accès multiple à division de temps/duplex à division de temps (TDMA/TDD). On se reportera à "Personal Handy Phone System" RCR standard, version 1, RCR STD-28 publié le 20 décembre 1993. Il utilise un schéma de modulation DQPSK à décalage de n/4 à 192 K bauds/s. Une détection différentielle est utilisée dans de tels systèmes en raison d'une faible complexité et d'exigences de consommation d'énergie peu importantes. En présence de canaux de propagation à évanouissement ou à fading de Rayleigh, la détection différentielle a un taux d'erreur moins élevé. On se référera à l'article "Modems for Emerging Digital Cellular-Mobile Radio Systems", IEEE Trans Veh.Tech., volume 40, n'2, Mai 1991. Afin de réduire encore la complexité du récepteur, et de ce fait sa consommation d'énergie, le signal reçu est habituellement démodulé à une fréquence intermédiaire (IF). Ce signal IF est discrétisé, les valeurs positives du signal étant traduites en un niveau haut alors que les valeurs négatives sont traduites en un niveau bas et une détection différentielle est réalisée en utilisant ce signal discrétisé. Etant donné que l'information est contenue dans la phase du signal qui ne varie pas du fait de la discrétisation, ce signal peut être utilisé pour la détection de phase. L'invention se propose d'améliorer la récupération de la synchronisation du signal parvenant à un récepteur de téléphone mobile. Elle a donc pour objet un procédé de récupération de synchronisation sur un signal transmis à un récepteur de téléphone mobile, caractérisé en ce qu'il consiste à: - détecter le paquet de synchronisation contenu dans le signal transmis, - acquérir une phase d'horloge dans un mode d'acquisition grossier au cours duquel la synchronisation est acquise à l'intérieur d'un quart de la durée d'un symbole, - affiner cette estimation dans un mode d'acquisition fin qui est une opération en boucle à verrouillage de phase du premier ordre assurant une acquisition de synchronisation rapide avec une faible fluctuation finale. L'invention sera mieux comprise à l'aide de la description qui va suivre, donnée uniquement à titre d'exemple et faite en se référant aux dessins annexés, sur lesquels: - la Fig.1 est un schéma synoptique d'un récepteur téléphonique équipé des moyens d'acquisition de synchronisation suivant l'invention; - la Fig.2 est un schéma représentant l'intervalle de données du canal dédié au protocole d'un système de téléphone mobile de type PHS; - la Fig.3 est un schéma synoptique du démodulateur de téléphone mobile; - la Fig.4 est un diagramme du signal de valeur absolue ABS, pour le paquet de synchronisation; - la Fig.5 est un diagramme représentant le signal ABS quantifié; - la Fig.6 montre un schéma des temps d'échantillonnage pour calculer l'erreur de phase pour la boucle fine; - la Fig.7 est un diagramme représentant l'erreur de phase normalisée en fonction de l'erreur de synchronisation dans l'échantillonnage; - la Fig.8 est un schéma de la boucle d'acquisition fine; - la Fig.9 est un schéma synoptique de la mise en oeuvre de l'acquisition fine; - la Fig.10 est un diagramme représentant le signal d'acquisition grossière en fonction du décalage du temps d'échantillonnage; - la Fig.ll représente la fonction H(to,T) de discrétisation de la fonction e(to,T-o) du signal d'acquisition de la Fig.10; - la Fig.12 représente l'indicateur de décalage en mode grossier; - la Fig.13 est un schéma synoptique des moyens de calcul de l'indicateur E de décalage en mode grossier; - la Fig.14 est un schéma représentant le circuit de détection du paquet de synchronisation; - la Fig.15 est un organigramme de la séquence d'acquisition de synchronisation suivant l'invention; et - la Fig.16 est un schéma représentant la mise en oeuvre de l'acquisition de synchronisation suivant l'invention. Le récepteur représenté à la figure 1 comporte une partie à fréquence radio 1 et une partie 2 à fréquence intermédiaire IF. La partie 1 à fréquence radio comporte une antenne 3 connectée à l'entrée d'un filtre 4 dont la sortie est reliée à une première entrée d'un premier mélangeur 5. Celui-ci comporte une seconde entrée connectée à la sortie d'un synthétiseur à bande de verrouillage de phase PLL 6. La sortie du mélangeur 5 est reliée à l'entrée d'un second filtre 7 dont la sortie est à son tour connectée à une première entrée d'un second mélangeur 8. Une seconde entrée de ce second mélangeur 8 est connectée & la sortie d'un oscillateur à commande de tension VCO 9. La sortie du second mélangeur 8 est reliée à un troisième filtre 10 dont la sortie est reliée à l'entrée d'un discrétiseur 11. La sortie du discrétiseur 11 est la sortie de la partie RF 1. Elle est connectée à une entrée d'un circuit détecteur de phase 12 dont une autre entrée est reliée à la sortie d'un circuit 13 d'acquisition de temps. La sortie du circuit de détection de phase 12 est connectée à une entrée d'un circuit AFC 14 compensateur automatique de décalage en fréquence dont une autre entrée est reliée à la sortie d'un circuit estimateur de décalage de fréquence 15. La sortie du circuit AFC est reliée à l'entrée d'un décodeur de données 16. La sortie du décodeur 16 est reliée à une entrée d'un processeur de bande de base qui est également reliée à une sortie du circuit 15 estimateur de décalage de fréquence. Ce dernier est reliée au circuit d'acquisition de temps 13. Le décodeur de données 16 est relié à un détecteur d'une séquence de données particulière appelée "unique Word" UW 18 qui peut également être relié au circuit estimateur de décalage de fréquence 15. La sortie du processeur de bande de base est connectée à l'entrée d'un convertisseur numérique- analogique 19 et la sortie de celui-ci est à son tour connectée à un circuit VTCXO 20 dont la sortie est reliée à l'entrée du synthétiseur PLL 6 à boucle à verrouillage de phase. La différence de phase entre les symboles successifs est mesurée en utilisant le signal IF discrétisé. Cette différence de phase est décodée pour obtenir les données transmises. Cependant, la différence de phase doit être mesurée à un instant approprié pour assurer une démodulation correcte. Dans le système de téléphone mobile PHS, 32 symboles de synchronisation sont fournis en vue de l'acquisition de la synchronisation dans le cas du paquet de données alloué au protocole (champ de préambule). Par souci de simplicité, ce paquet va être appelé paquet de synchronisation. La figure 2 montre ce paquet de données. Il contient les champs R, S, PR, UW, DATA et R qui ont respectivement 4,2,62,32,124 et 4 bits. R est le champ de rampe, PR est le champ de préambule, S est le champ de début, qu'on appelle aussi champ de synchronisation, UW est le champ d'une séquence particulière à reconnaître pour indiquer le début des données (champ suivant), DATA est le champ de données. La faible longueur du champ dédié à la synchronisation implique qu'une récupération de synchronisation usuelle pour le récepteur proposé pourrait prendre plus d'un paquet, selon une forte probabilité. (voir "The Theory and Practice of MODEM design" A.C. Bingham, John Wiley & Sons, 1988, pour plus d'informations sur les hang-ups). Afin de parvenir à se synchroniser seulement à partir du champ de synchronisation, on propose d'acquérir la synchronisation en deux étapes. Au cours de la première étape, on utilise un estimateur de synchronisation grossier pour acquérir la synchronisation à l'intérieur d'un quart de la période du symbole. Au cours de l'étape d'acquisition fine, on affine cette estimation en utilisant une bande à verrouillage de phase PLL avec un gain de boucle variable dans le temps et on acquiert la synchronisation avec la précision requise. De plus, comme la fenêtre pour l'acquisition est habituellement ouverte avant que le paquet transmis soit reçu, il est nécessaire de détecter le début du paquet afin de récupérer la synchronisation. Par conséquent, on propose et on utilise un détecteur de paquet de synchronisation. Dans la suite, on décrit la séquence de toutes les tâches d'acquisition de synchronisation. La figure 3 représente une architecture de démodulateur de système PHS. L'entrée du démodulateur reçoit un signal de fréquence intermédiaire discrétisé. Ce signal IF est appliqué à un circuit à retard de symbole 30 et & un circuit de déphasage et de retard 32 ainsi qu'à des premières entrées de portes OU-EXCLUSIF 34,36 dont des secondes entrées reçoivent respectivement les signaux de sortie des circuits 30 et 32. Les sorties des portes OU-EXCLUSIF 34,36 sont connectées respectivement aux entrées de circuits de mesure de phase 38,40 correspondants qui ont également des entrées au moyen desquelles ils sont reliés à un générateur de synchronisation 42. Les sorties des circuits de mesure de phase 38,40 sont rebouclées sur les entrées du générateur de synchronisation 42. La sortie du circuit de mesure de phase 38 délivre un signal ABS. La sortie du circuit de mesure de phase 40 délivre un signal SIGN. Les signaux ABS et SIGN sont réinjectés dans le circuit générateur de synchronisation 42. Le signal d'entrée du démodulateur discrétisé est retardé de la période d'un symbole dans le circuit 30, et retardé et déphasé de 90* dans le circuit 32. Les différences de temps entre les fronts montants et descendants du signal d'entrée du démodulateur et des signaux retardés et déphasés sont ensuite mesurées en utilisant une horloge connue. Cette information de temps mesurée en "ticks" (chaque tick est la période de cette horloge, TClk) donne directement la phase codée différentiellement qui est ensuite utilisée pour obtenir les données transmises. Comme il y a un certain nombre de cycles de fréquence intermédiaire IF dans un seul temps de symbole, T.8, la phase de synchronisation exacte à laquelle cette mesure doit être déclenchée doit être estimée. Les signaux à la sortie du démodulateur obtenus avec le champ de synchronisation en entrée sont représentés à la figure 4 pour différentes valeurs de décalage de synchronisation. On remarquera que les valeurs de phase sont maximales pour un décalage nul, qui est l'instant d'échantillonnage exact. On notera que ces signaux ne sont pas quantifiés, c'est-à-dire que l'on a supposé que le décalage dans le temps pouvait être mesuré avec une précision infinie. En réalité, ces signaux sont quantifiés et la quantification dépend de la période d'horloge TClk. Les signaux quantifiés pour le système courant sont également représentés à la figure 5. Par la suite, on désignera par le terme ABS, l'estimation de différence de phase entre le signal et la composante en phase retardée par le terme SIGN, l'estimation de différence de phase entre le signal et son signal en quadrature retardé. On va maintenant décrire la mise en oeuvre de l'acquisition de synchronisation proposée suivant l'invention. Le but de l'acquisition de synchronisation est d'estimer le décalage de temps entre le temps d'échantillonnage en cours et l'entrée du démodulateur. Cette estimation est ensuite délivrée au générateur de temps d'échantillonnage. Dans ce qui suit, on décrit les différentes étapes impliquées dans l'acquisition de synchronisation. On discute tout d'abord les moyens d'estimation d'erreur de synchronisation utilisés pour une acquisition fine et on souligne le problème de la présence d'une position d'équilibre erronée entrainant un échantil- lonnage décalé d'une demi-période. En raison de ce phénomène, un mode grossier est nécessaire. En second lieu, on décrit l'acquisition de temps grossière mise en oeuvre suivant l'invention. Enfin, on propose un moyen pour utiliser un estimateur en mode grossier afin de détecter le début d'un paquet de synchronisation. On va tout d'abord décrire l'acquisition fine. Le concept de base pour une acquisition de temps fine est de suréchantillonner la valeur de la phase afin de calculer un estimateur corrélé avec une erreur de temps. On a décidé d'utiliser seulement deux échantillons par symbole afin de réduire autant que possible la complexité des circuits. Bien que n'importe quels échantillons également espacés puissent être choisis, on observe que de bons résultats sont obtenus en utilisant des échantillons espacés à des intervalles de T.y./4 les uns des autres, c'est-à-dire que si le milieu d'un échantillon se trouve à l'instant d'échantillonnage correct, T.^p = O, les deux autres échantillons sont à: T.mp.gauche - -T./4 et Tup.-droit =T.Y/4 Les instants d'échantillonnage sont représentés à la figure 6 dans le cas d'une synchronisation dans le temps parfaite. Cette figure montre les instants d'échantillonnage destinés au calcul de l'erreur de phase pour une boucle fine. On remarquera que les signaux ABS et SIGNE sont deux symboles périodiques. Par conséquent, dans un but d'invariance de l'estimateur de synchronisation par rapport au décalage de synchronisation réel, deux symboles (quatre échantillons/ estimateur) sont considérés à la fois. On notera que tout nombre pair de symboles considérés à un instant conduit à l'invariance dans l'estimation de synchronisation. Cependant, en augmentant le nombre de symboles pour estimer le décalage de synchronisation, on accroit le retard qui à son tour peut conduire à un fonctionnement instable de la boucle d'acquisition de synchronisation en mode fin. Soient a(T) et s(T), les échantillons des signaux ABS et SIGN à l'instant T respectivement. L'estimateur d'erreur de synchronisation calcule d'abord les erreurs eu. et e,ign, comme suit. ea. - (a(T..p-g.auch.)-a(T,.p-droit)) + (a(T..,,.uch. + T,.) - a(Topdroit + T.,)) eigne - (s( Tap.-gauch,)-S(Ta.p-droît)) + (s(T.ep-guche + T,.) s(Tsap.droit + T.^) On remarquera qu'en raison de la similitude des signaux ABS et de SIGNE, eu, et ei,, devraient être les mêmes lorsqu'il n'y a pas de bruit ou de quantification. Mais l'utilisation des deux estimations est intéressante en présence de bruit. La figure 7 montre l'erreur de phase normalisée en fonction de l'erreur de synchronisation dans l'échantillon-nage. Afin d'éviter les ambiguïtés avec un autre estimateur de synchronisation, on appellera eb. et e.,., les estimateurs d'erreur de phase. La figure 7 montre les erreurs de phase pour différents décalages de synchronisation, lorsque T.p.droit = T1+T./4 et T.uap.gauche = T-T./4. On peut voir d'après cette figure que la courbe d'erreur de phase coupe l'axe x avec une pente positive chaque fois que l'erreur de synchronisation est de T.*/2. Ceci implique que lorsque la valeur d'échantillon- nage réelle est décalée par rapport à la valeur idéale de i T./2, on peut aboutir à des positions d'équilibre erronées. En d'autres termes lorsque T1 est décalé d'environ T../2 par rapport à l'instant d'échantillonnage réel, la boucle fine a besoin d'un temps bien plus long pour converger. Le cas le plus défavorable serait d'échantillonner exactement à T,./2. De façon idéale, l'erreur de phase calculée serait alors de O alors que l'échantillonnage devrait être réalisé une demi-période plus tard. La synchronisation serait alors bloquée à cette position erronée. Par conséquent, on exige de l'acquisition grossière qu'elle corrige grossièrement la synchronisation dans un intervalle de T.a/4 de l'instant d'échantillon-nage. Dans la suite, on suppose que dans le mode fin, le décalage de synchronisation initial est compris entre - T.*/4 et +T.T/4 autour de la position d'échantillonnage parfaite. Dans cette plage de décalages de synchronisation, l'estimation d'erreur de phase a une forme très intéressante et permet d'estimer avec précision le décalage de temps réel. Une logique combinatoire ou une mémoire ROM est utilisée pour stocker l'erreur de phase par rapport au décalage de synchronisation et une bonne estimation du décalage de synchronisation est ainsi obtenue. En raison du bruit et de la quantification, les signaux d'erreur eL. et e.i. sont en général différents. Ainsi, en utilisant la valeur moyenne de eL. et e.i, pour obtenir le décalage de synchronisation, ou en utilisant la valeur moyenne des décalages de synchronisation obtenus à partir de l'utilisation de eL. et e.l9, on parvient à la réduction de la fluctuation de synchronisation. On observe que les deux méthodes pour estimer le décalage de synchronisation To.f conduisent à des fluctuations de synchronisation finale égales. Cependant, la première méthode est préférée car elle conduit à seulement un accès de ROM. Le décalage de synchronisation estimé est ensuite utilisé dans une boucle standard du premier ordre représentée à la figure 8. Le gain a est appelé gain de boucle. La boucle représentée à la figure 8 comprend un circuit d'estimation de décalage Toff 42 dont la sortie est connectée à l'entrée d'un amplificateur 44 de gain î(n). La sortie de l'amplificateur 44 est rebouclée sur une entrée de commande de l'estimateur 42 par l'intermédiaire d'un accumulateur 46. Pour des valeurs importantes du gain de boucle, la convergence est plus rapide mais la fluctuation de synchronisation finale est également importante, tandis que pour de plus faibles valeurs, la boucle converge lentement. Par conséquent, on propose d'utiliser une valeur variable du gain de boucle a. Les valeurs de a sont choisies telles qu'elles sont aisément implémentées sous forme matérielle sans nécessiter de multiplieurs. Le tableau ci-après montre un exemple de valeurs successives de a0. cac a2 |a3 |a4 |Yas 5 a6 | 7 a8 | a9 1o1 3/4 3/4 1/2 1/2 1/4 1/4 1/4 1/4 1/8 1/8.. Un schéma bloc d'une mise en oeuvre possible d'un dispositif d'acquisition en mode fin est représenté à la figure 9. Ce dispositif d'acquisition comporte un premier estimateur de phase 47 du signal de valeur absolue ABS dont la sortie est reliée à l'entrée d'un estimateur en mode fin 48, à la sortie duquel apparaît un signal d'erreur e*.. Il comporte un second estimateur de phase 49 du signal SIGNE, dont la sortie est reliée à l'entrée d'un estimateur en mode fin 50 à la sortie duquel apparaît un signal d'erreur ej.i*. Les premier et second estimateurs 47 et 49 comportent chacun une entrée de commande à laquelle est appliqué un signal de temps d'échantillonnage: T.y/4. Les sorties des estimateurs en mode fin 48 et 50 sont reliées aux entrées d'un premier sommateur 51 dont la sortie est reliée à une entrée d'une mémoire ROM 52. Cette dernière peut être remplacée par une logique combinatoire. A la sortie de la ROM 52 apparaît un signal de décalage Offset n appliqué à une entrée d'un second sommateur 53 qui reçoit sur une autre entrée les signaux correspondant aux valeurs de gains de boucle an stockées dans une table 54. La sortie du second sommateur 53 est connectée à une entrée d'un troisième sommateur 55 dont la sortie est reliée à une entrée d'un circuit 56 de correction de décalage. Ce dernier reçoit sur une autre entrée un signal de correction et délivre à sa sortie un signal Restn.1 appliqué à une autre entrée du troisième sommateur. Etant donné que le résultat délivré par la boucle n'est pas un nombre entier, seulement une partie entière de l'estimation est délivrée au bloc générateur de temps d'échantillonnage. Le reste de l'estimation est accumulé afin d'obtenir une meilleure précision finale. On va maintenant décrire l'acquisition grossière. Le but de l'acquisition grossière est d'indiquer si le temps d'échantillonnage de courant se trouve dans la plage entre -T.8/4 à +T.., /4 par rapport à l'instant d'échantillonnage parfait. Si ce n'est pas le cas, le mode grossier décale le temps d'échantillonnage de T,*/2. Pour assurer cette fonction, on utilise l'estimateur suivant: e(to,T)-ABS(T)-ABS(T+T.y.,b)-[SIGN(T)-SIGN(T+T.Y.b)] dans lequel: - to est le décalage réel dans le temps entre le temps d'échantillonnage du démodulateur et le temps d'échantillonnage parfait, - T est le décalage entre le temps d'échantil- lonnage du démodulateur et la position d'échantillonnage destinée au calcul de e. La figure 10 montre la courbe du signal abs(e(to,T=0)) par rapport au décalage du temps d'échantillonnage. La fonction e(to,T) est à son maximum lorsque l'erreur de décalage de temps est égale à T. On peut définir un seuil TH grossier et une fonction H(to,T) comme: H(to,T)- 1 lorsque abs(e(to,T))> TH grossier H(to,T)- 0 lorsque abs(e(to,T)) rapport à l'axe to des abscisses. On définit E(to,T1,T2)- H(to,T1) ET H(to,T2) avec T1 et T2 tels que: E est égal à un lorsque le décalage réel se trouve dans la plage T.,/4 et est égal à zéro partout ailleurs. E est directement utilisé pour indiquer si un décalage T." pour une position d'échantillonnage est nécessaire. Lorsque E est égal à O, le décalage dans le temps est plus important que T./4. Ainsi, la moitié de T* est additionnée au temps d'échantillonnage afin d'obtenir un décalage dans le temps inférieur à T.F/4. On va maintenant donner des valeurs d'application. Tl est de l'ordre de +T.b/8 et T2 est de l'ordre de -T.b/8. Avec cette valeur, E(to,T/8,-T/8) est donnée à la figure 12 qui représente l'indicateur de décalage en mode grossier. TH grossier, T1 et T2 sont optimisés afin de réduire autant que possible la probabilité d'une fausse décision (c'est-à-dire le décalage de T./2 lorsque le décalage réel de synchronisation est dans la bonne plage). En fait, on utilise trois paires de symboles afin d'estimer e(t) ainsi qu'on va l'expliquer par la suite. Un exemple d'implémentation du calcul de E est décrit en référence à la figure 13. Le circuit représenté à cette figure comprend les estimateurs de phases 47 et 49 de la figure 9, aux sorties desquels sont connectées des entrées d'un estimateur en mode grossier 58. Aux sorties de l'estimateur 58 apparaissent des signaux el et e2 respectivement. Ces sorties sont connectées aux entrées de circuits à seuil TH- grossier 59 et 60. Les sorties de ces circuits à seuil sont connectées à une porte ET 61 qui délivre à sa sortie un signal correspondant à la valeur E. La détection de paquets va maintenant être décrite en référence à la figure 14. Etant donné que la fenêtre pour l'acquisition est usuellement ouverte avant que le paquet à démoduler ne soit transmis, on a besoin d'un détecteur de paquet pour déclencher les acquisitions grossière et fine. Le paquet peut être aisément détecté en utilisant la moyenne des valeurs e(Xl) et e(T2). Chaque fois que la valeur absolue moyenne de e((XTl) et e(X2) coupe un seuil, TH-bruit, on peut déclarer qu'un paquet est présent. Afin de rendre plus efficace cette décision, on utilise plusieurs valeurs successives e que l'on moyenne. Du nombre de valeurs de e utilisées, dépend la probabilité d'une fausse alarme ou d'une fausse décision (c'est-à-dire des déclarations qu'un paquet est présent alors que réellement il ne l'est pas et de la nondétection d'un paquet lorsqu'il est réellement présent). La probabilité d'une fausse alarme pour un certain seuil dépend à son tour de la variance du bruit alors que la probabilité d'une fausse décision dépend seulement du seuil. En utilisant une moyenne, la variance de l'estimation est réduite et permet d'obtenir ainsi une plus faible probabilité de fausse alarme et de fausse décision. Cependant, ceci implique un nombre moins important de symboles pour l'étape d'acquisition fine entrainant une erreur possible en fin de synchronisation plus élevée. Il convient de trouver un compromis entre le nombre de symboles utilisés par le mode grossier et le nombre de symboles utilisés par le mode fin afin d'obtenir les meilleurs résultats possibles. (faible probabilité de fausse alarme, de fausse décision, faible variance du résultat final de synchronisation). La figure 14 qui représente un schéma relatif à la détection du paquet est analogue à la figure 13 à l'exception du fait que les circuits de seuil 61 et 62 sont des circuits utilisant le seuil de bruit TH-bruit et sont connectés à une porte OU 63. Dans ce qui suit, on explique la machine générale d'état utilisée dans l'acquisition de temps afin de réduire au minimum l'impact d'une fausse décision. L'efficacité de cette machine est aussi importante que l'efficacité des modes grossier et fin dans l'efficacité finale de l'acquisition de temps. On va maintenant décrire le séquencement d'acquisi- tion de synchronisation. Différentes machines à états peuvent être utilisées en fonction des conditions de démodulation. Afin de se placer dans le pire de cas, on va supposer que le démodulateur ne sait pas du tout lorsque le paquet doit arriver. On suppose également que le temps de "paquet non présent" peut être très long, de sorte que le séquenceur fait souvent une fausse détection et doit se rétablir très rapidement afin de ne pas manquer le paquet. La première étape de la machine à états utilisée pour la synchronisation est l'étape A de détection du signal. On utilise l'estimateur grossier sur 4 symboles. Le choix de la valeur de seuil de bruit est un compromis entre la probabilité de fausse alarme et la probabilité de non détection. On choisit le seuil de bruit de manière que la probabilité des fausses alarmes se trouve autour de 10%, alors que la probabilité de non-détection des paquets est d'environ 1%. En effet, il semble préférable d'accepter les fausses alarmes étant donné que le bruit sera éventuellement détecté au cours des étapes suivantes de la synchronisation. Au contraire, il est très nuisible de ne pas détecter un paquet car ceci signifie qu'au moins quatre symboles du champ de synchronisation ont été perdus. La seconde étape est l'étape B d'estimation grossière. On n'utilise pas les résultats de l'étape A de détection de signal dans l'estimation grossière afin d'être certain que l'estimation grossière est réalisée sur le champ PR et non sur des bits du champ R (ce qui conduirait à une fausse décision). On utilise l'estimateur grossier sur six symboles et on choisit un nouveau seuil grossier afin de réduire au minimum la probabilité defausse décision. Concurremment, les résultats de l'estimateur grossier sont comparés au seuil de bruit. Une fausse détection de paquet peut alors être repérée. La troisième étape est l'étape C, d'estimation fine. L'estimation fine est d'abord réalisée sur huit symboles. Au cours de ces huit premiers symboles, une estimation de bruit est également réalisée afin de repérer une fausse détection de paquet. L'estimation fine est ensuite assurée au cours d'une phase D sur huit autres symboles. Au cours de ces huit nouveaux symboles, l'estimation de bruit est également réalisée. Cependant, usuellement lorsque cette estimation indique du bruit, ceci signifie que l'acquisition de synchronisation est tardive et se produit en dehors du champ de synchronisation. Dans ce cas, l'estimation fine est arrêtée. Normalement, quatre symboles du champ de synchronisation restent pour améliorer au cours d'une étape E, la précision de l'estimation fine, si l'on suppose que le premier et le dernier symboles sont corrompus par les symboles voisins. Au cours de tout le mode fin, les signaux ABS et * SIGN sont échantillonnés (dans la position médiane entre - T.y/4 et +Ts./4) et le champ UW du paquet de synchronisation est recherché. Ceci est utile lorsque la synchronisation est tardive, de sorte que les premiers bits du champ UW ne sont pas perdus. A la fin de l'acquisition de temps, au cours de la phase F, la machine d'état attend la détection de UW. Après un certain temps, si le champ UW n'est toujours pas détecté, la machine d'état est remise à zéro. Sur la figure 16, on a représenté un schéma synoptique de mise en oeuvre de la synchronisation. Le circuit d'acquisition de temps comporte les estimateurs de phase 47 et 49 portant les mêmes numéros de référence que ceux déjà représentés aux figures 9 et 13, et dont les sorties ABS et SIGNE sont connectées à deux entrées d'un processeur d'estimation 64 qui comporte une sortie de valeur d'estimation 65 et une entrée de mode 66, respectivement connectées à une entrée et à une sortie correspondantes d'un séquenceur 67 dont une autre sortie est connectée à l'entrée de changement de mode d'un générateur de temps d'échantillonnage 68. La sortie de ce générateur est connectée aux entrées de commande de temps d'échantillonnage respectives des estimateurs de phases 47 et 49. Le bloc processeur d'estimation 64 calcule la valeur d'estimation propre d'un nombre défini de symboles selon le mode défini par le séquenceur 67 comme expliqué précédemment. Le générateur de temps d'échantillonnage 68 engendre le temps d'échantillonnage selon le mode défini par le séquenceur 67 (grossier, fin, pas d'acquisition). Par exemple, dans le mode grossier, il engendre deux temps d'échantillonnage par symbole à la position Tl et T2 à partir du temps d'échantillonnage normal. Les positions d'échantillonnage peuvent être décalées selon la valeur de décalage du séquenceur. Un mode d'implémentation du générateur de temps d'échantillonnage 68 est d'utiliser un compteur avec une périodicité T.* et dont la valeur initiale peut être accrue ou décrue selon la valeur du décalage. De nombreuses simulations ainsi que des tests sur circuits ont confirmé les performances de ce système d'acquisition de synchronisation. La probabilité de non détection du champ UW et la variance du résultat de la synchronisation étaient utilisées pour quantifier les performances de ce système. Les résultats montrent que pour un Eb/No de 8dB, la probabilité de ne pas détecter le paquet de données, était inférieure à 0,009. La variance du résultat de synchronisation était inférieure à 0,02615T.I. Des expériences ont également été conduites en introduisant une erreur de fréquence dans le démodulateur. La performance de la boucle du premier ordre simple s'est révélée suffisante pour des déviations pouvant atteindre 9ppm. Le nouveau système d'acquisition de synchronisation pour récepteur mobile qui vient d'être décrit, est conforme aux standards des systèmes de téléphone personnel mobile. L'algorithme assure tout d'abord la détection des paquets et une acquisition grossière suivie d'une acquisition fine. La conception des détecteurs de phase de synchronisation, des boucles de synchronisation associées et du procédé d'acquisition de synchronisation ont pris en considération les détails de mise en oeuvre. En particulier, ils ont été conçus pour être aisément réalisé sous forme de circuits et pour consommer le moins d'énergie possible. La boucle d'acquisition fine est nouvelle en ce sens qu'elle utilise un gain de boucle variant dans le temps. L'algorithme s'est également révélé robuste vis-à-vis des écarts de la fréquence de modulation. Enfin, le séquencement de ces modes (grossier,fin) a été décrit. Une très bonne robustesse vis-à-vis des fausses alarmes et des mauvaises décisions a été démontrée. REVENDICATIONS 1. Procédé de récupération de synchronisation sur un signal transmis à un récepteur de téléphone mobile, caractérisé en ce qu'il consiste à: détecter le paquet de synchronisation contenu dans le signal transmis, acquérir une phase d'horloge dans un mode d'acquisition grossier au cours duquel la synchronisation est acquise avec la précision d'un quart de la durée d'un symbole, - affiner cette estimation dans un mode d'acquisition fin qui est une opération en boucle à verrouillage de phase du premier ordre assurant une acquisition de synchronisation rapide avec une faible fluctuation finale. 2. Procédé de récupération de synchronisation suivant la revendication 1, caractérisé en ce que la boucle à verrouillage de phase est à gain variable. 3. Procédé de récupération suivant la revendication 1, caractérisé en ce que la boucle à verrouillage de phase est à gain fixe. 4. Procédé de récupération suivant l'une des revendications 1 à 3, caractérisé en ce que la détection du paquet de synchronisation est assurée en choisissant un seuil de bruit qui est un compromis entre la probabilité de fausse alarme et la probabilité de non détection. 5. Procédé de récupération suivant la revendication 4, caractérisé en ce qu'au cours de l'étape d'estimation grossière, on s'assure que l'estimation est réalisée sur le champ PR de préambule du signal transmis, on assure l'estimation grossière sur un nombre minimum de symboles et on choisit un seuil grossier afin de réduire au minimum les fausses décisions. 6. Procédé de récupération suivant la revendication 5, caractérisé en ce que les résultats de l'estimation grossière sont comparés au seuil de bruit afin de détecter éventuellement un faux signal. 7. Procédé de récupération suivant l'une des revendications 1 à 6, caractérisé en ce que l'étape d'estimation fine est d'abord assurée sur un premier groupe de symboles au cours desquels une estimation de bruit est également réalisée en vue de la détection de faux signaux, puis sur un autre groupe de symboles au cours desquels l'estimation de bruit est également réalisée afin de déterminer si l'acquisition de synchronisation est tardive et se déroule en dehors du champ de synchronisation auquel cas l'étape d'estimation est stoppée et enfin sur le nombre restant de symboles pour améliorer la précision de l'estimation fine. 8. Procédé de récupération suivant la revendication 7, caractérisé en ce qu'au cours de l'estimation grossière et de l'estimation fine, on suréchantillonne la valeur de phase du signal reçu afin de calculer un estimateur correlé avec l'erreur de synchronisation. 9. Procédé de récupération suivant la revendication 8, caractérisé en ce qu'au cours de l'estimation fine, on considère simultanément un nombre pair au moins égal à deux de symboles résultant de l'échantillonnage de signaux de valeur absolue (ABS) et de signe (SIGN) du signal reçu. 10. Procédé de récupération suivant l'une des revendications 8 et 9, caractérisé en ce que l'estimation d'erreur de synchronisation met en oeuvre le calcul d'erreurs eb. et e., . sur les signaux de valeur absolue (ABS) et de signe (SIGN) selon les relations suivantes: es = (a(T..p-gauch.)-a(Tsep-droit)) + (a(Tsm.pgauch. + T.a) - a(Ts.pdroit + T.Y)) enignO x (s( Tamp.-gauche) -s ( T p.p-droit)) + (S(T.mp.-.uch. + T.8) - s( T..p. droit + T.,)) dans lesquelles: - a (T) et S(T) sont les échantillons des signaux ABS et SIGN à l'instant T respectivement, - T.^ est la durée d'un symbole, - T.mpg.uci. et T..drit sont respectivement les instants d'un échantillon se trouvant à gauche et & droite du milieu d'un échantillon se trouvant à l'instant d'échantillonnage correct T"= O. 11. Procédé de récupération suivant l'une des revendications 8 à 10, caractérisé en ce que le décalage de synchronisation estimé est utilisé dans une boucle à verrouillage de phase du premier ordre. 12. Procédé de récupération suivant l'une des revendications 9 à 11, caractérisé en ce que pour assurer l'acquisition grossière ou utilise l'estimateur: e(to,T)=ABS(T)-ABS(T+T. Yb)-[SIGN(T)-SIGN(T+T.y)] dans lequel: to est le décalage réel dans le temps entre le l'instant d'échantillonnage du démodulateur et l'instant d'échantillonnage idéal, T est le décalage entre l'instant d'échantillon- nage du démodulateur et la position d'échantillonnage utilisée pour estimer e. 13. Dispositif de récupération de synchronisation sur un signal transmis à un récepteur de téléphone mobile, caractérisé en ce qu'il comporte des moyens (47,48,58,61, 62,63) pour détecter le paquet de synchronisation contenu dans le signal transmis, des moyens (47,48,58,59,60,61) d'acquisition d'une phase d'horloge dans un mode d'acquisition grossier au cours duquel la synchronisation est acquise à l'intérieur d'un quart de la durée d'un symbole et des moyens (47, 48,49,50,51,52,52,54,55,56) d'acquisition en mode fin à boucle de verrouillage de phase du premier ordre assurant une acquisition de synchronisation rapide avec une faible fluctuation finale. 14. Dispositif de récupération suivant la revendication 13, caractérisé en ce que les moyens pour détecter le paquet de synchronisation contenu dans le signal transmis comprennent un premier estimateur de phase (47) pour la valeur absolue (ABS), un second estimateur (49) pour le signal de signe (SIGN), les sorties des premier et second estimateurs étant reliées à un estimateur (58) en mode grossier délivrant & ses sorties des signaux d'erreur (el,e2), des circuits de seuil (61,62) à seuil de bruit reliés aux sorties de l'estimateur en mode grossier (58) et une porte OU (63) reliée aux sorties des circuits à seuil (61,62) et délivrant un signal correspondant à la détection du paquet de synchronisation. 15. Dispositif de récupération suivant la revendication 14, caractérisé en ce que les moyens d'acquisition de phase d'horloge en mode d'acquisition grossier comprennent les premier et second estimateurs déphasés (47,48) pour la valeur absolue (ABS) et le signe (SIGN), l'estimateur en mode grossier dont les sorties des signaux d'erreur (el,e2) sont reliées à des circuits de seuil (59,60) à seuil grossier, les sorties des circuits à seuil étant reliées à une porte ET (61) délivrant à sa sortie un signal d'écart (E) relatif à l'instant d'échantillonnage. 16. Dispositif de récupération suivant l'une des revendications 14 et 15, caractérisé en ce que les moyens d'acquisition en mode fin comprennent les premier et second estimateurs de phase (47,49) de la valeur absolue (ABS) et du signe (SIGN) du signal transmis à chacun desquels est associé un troisième et un quatrième estimateur en mode fin (48,50), un premier sommateur (51) des signaux (e. et est) d'erreur de valeur absolue et de signe issus des troisième et quatrième estimateur en mode fin (48,50), un moyen (52) de stockage des valeurs des signaux de sortie du premier sommateur et délivrant à sa sortie un signal de décalage, un second sommateur (53) du signal de décalage avec un gain (0o) issu d'une table de gains (54) et un troisième sommateur (55) des signaux de sortie du second sommateur (53) avec les signaux de sortie d'un circuit (56) de correction de décalage dont l'entrée est connectée à la sortie du troisième sommateur (55).