Brevet FR2763442A1 — publié le 19981120

ARRIERE-PLAN DE L'INVENTION La présente invention concerne un circuit de commande automatique de gain (CAG) et plus partîculiérement, un circuit CAG qui est conçu de façon numérique afin de pouvoir être réalisé sous forme de circuit intégré. Un circuit CAG est utilisé pour des dispositifs radio portables sans fil tels que des radios, des téléphones portables, des téléphones d'automobile et des téléphones sans fil par exemple dans lesquels un signal haute fréquence reçu est abaisse jusqu'à un signal de fréquence intermediaire à l'aide d'une fréquence locale et le signal de fréquence intermédiaire est amplifié pour obtenir un signal présentant une amplitude constante de telle sorte qu'une démodulation puisse être réalisée de façon stable. C'est-à-dire que dans le circuit CAG, l'amplitude d'un signal qui est obtenue en amplifiant un signal de fréquence intermédiaire est surveillée et le gain dans l'amplificateur est commandé de telle sorte que l'amplitude d'un signal de sortie après amplification soit constante. La figure 10 est un schéma de circuit qui représente un circuit CAG classique commun. Ce circuit CAG comprend : un amplificateur 10 présentant un gain commandé numériquement G ; un redresseur 20 pour redresser une sortie Vout de l'amplificateur 10 ; un circuit de lissage 30 pour lisser une sortie Va du redresseur 20 ; un comparateur 36 pour comparer une sortie Vb du circuit de lissage 30 avec une tension constante Vc ; et un compteur/décompteur 38 pour incrémenter ou décrémenter un comptage conformément à si une sortie Vd du comparateur 36 est au niveau H ou au niveau L. Conformément à une sortie de n bits Qn du compteur/décompteur 40, la valeur de résistance d'une résistance de retour Rf dans l'amplificateur 10 est modifiée et le gain G (= -Rf/Rin) de l'amplificateur 10 est commandé. La figure 1 1 est un schéma de formes d'onde qui représente la caractéristique du circuit CAG classique de la figure 10. Comme représenté sur la figure 11, un signal haute fréquence Vin est entré et amplifié par l'amplificateur 10 et le signal Vout est généré et émis en sortie. Dans cet exemple, l'amplificateur 10 est un amplificateur d'inversion comportant une résistance d'entrée Rin et une résistance de retour Rf. Le gain G vaut -Rf/Rin comme décrit ci-avant. Le redresseur 20 utilise un comparateur 22 pour déterminer si le signal de sortie Vout de l'amplificateur 10 présente un cycle de tension positive ou un cycle de tension négative et il permet le passage au travers d'un commutateur 23 de seulement un signal de sortie Vout presentant un cycle de tension positive. Une tension Va qui a passé au travers est intégrée par le circuit de lissage 30, lequel circuit de lissage joue le rôle de filtre et est constitué par une résistance 32 et par un condensateur 34, et la tension résultante est transformée selon une tension continue Vb. La tension continue Vb est proportionnelle à une valeur moyenne pour les signaux de sortie Vout et est comparée à une tension constante prédéterminée Vc par le comparateur 36. Lorsque la tension continue Vb est plus faible, une sortie numérique Vd au niveau H est émise en sortie et lorsque la tension continue Vb est plus élevee, la sortie numérique Vd au niveau L est émise en sortie. En fonction du niveau de la sortie numérique Vd, un comptage est incrementé ou décrémenté par le compteur/décompteur 40. Par exemple, lorsque la sortie Vd est au niveau H, le comptage est incrémenté et la valeur de la résistance de retour Rf est réglée par une sortie Qn afin d'augmenter le gain G de l'amplificateur 10. Cependant, lorsque la sortie Vd est au niveau L, le comptage est décrémenté et la valeur de la résistance de retour Rf est réglée par la sortie Qn, ce qui réduit le gain G de l'amplificateur 10. En tant que résultat, le gain G de l'amplificateur 10 est commandé de telle sorte que l'amplitude du signal de sortie Vout soit constante. Puisque le circuit CAG classique représenté sur la figure 10 surveille l'amplitude d'un signal de sortie Vout obtenue au moyen d'une amplification et commande le gain de l'amplification, des circuits analogiques tels qu'un redresseur et un circuit de lissage doivent être utilises. En général, la taille de ces circuits analogiques tend à être plus importante que celle de circuits numériques. En outre, comme représenté sur la figure 11, la sortie Vb du circuit de lissage 30 inclut un effet d'ondulation qui fluctue au-dessus et au-dessous d'une tension de référence Vc. Lorsque l'entrée Vin est un signal basse fréquence, la sortie Vout qui est obtenue en amplifiant l'entrée Vin est également un signal basse fréquence et l'effet d'ondulation décrit ci-avant est augmenté. Afin d'empêcher cela, au niveau du circuit de lissage 30 qui est un filtre passe-bas, une fréquence de coupure fc (= 1/2xRC) doit être réduite. Afin de réduire la fréquence de coupure fc, cependant, la valeur de la résistance 32 ou la capacité du condensateur 43 doit être augmentée. Lorsque la résistance ou la capacité au niveau du circuit de lissage 30 est augmentée, tout d'abord, la taille du circuit est augmentée, ce qui constitue un obstacle à l'intégration. En second lieu, la charge et la décharge dans le circuit de lissage nécessitent une période temporelle etendue et la réponse du circuit CAG est détériorée. Par conséquent, il existe un besoin pour un circuit CAG qui convienne pour une intégration tout en maintenant la réponse du circuit CAG. RESUME DE L'INVENTION Par conséquent, un objet de la présente invention consiste à proposer un circuit CAG qui convient pour l'intégration. Un autre objet de la présente invention consiste à proposer un circuit CAG qui puisse être constitué par un petit circuit sans que le circuit CAG detériore la réponse. Afin d'atteindre les objets mentionnés ci-avant, un circuit CAG selon la présente invention comprend un circuit de commande de gain, présentant un gain variable, pour amplifier un signal d'entrée selon un gain prédéterminé et pour générer un signal de sortie, et pour faire varier le gain un circuit de comparaison pour comparer une amplitude du signal d'entrée ou du signal de sortie avec un niveau de référence prédéterminé et pour générer un signal de commande qui passe à un premier niveau lorsque l'amplitude est inférieure au niveau de référence et qui passe à un second niveau lorsque l'amplitude est supérieure au niveau de référence ; et un detecteur de rapport cyclique pour appliquer le signal de commande généré par le circuit de comparaison et pour générer un code de commande conformément à un rapport cyclique du signal de commande, dans lequel le gain du circuit de commande de gain est modifié en utilisant le code de commande et est réglé de telle sorte que le rapport cyclique du signal de commande soit maintenu à une valeur prédéterminée. Lorsque l'amplitude du signal d'entrée ou du signal de sortie est augmentée, une période pendant laquelle l'amplitude excède le niveau de référence est également étendue. En utilisant ce phénomène, un gain est modifié de manière à maintenir un rapport cyclique de signal de commande de par exemple 50 % de telle sorte que l'amplitude du signal de sortie soit amplifiée jusqu'à une valeur souhaitée, laquelle est maintenue. BREVE DESCRIPTION DES DESSINS La figure 1 est un schéma de circuit qui représente un circuit CAG selon un mode de réalisation de la présente invention la figure 2 est un schéma de formes d'onde de signal pour le circuit CAG de la figure 1; la figure 3 est un schéma de circuit davantage spécifique qui représente le circuit CAG la figure 4 est un schéma de formes d'onde de signal pour le circuit CAG de la figure 3 la figure 5 est un schéma qui représente un exemple de circuit spécifique pour des comparateurs; la figure 6 est un schéma qui represente un exemple de circuit pour des compteurs/décompteurs , la figure 7 est un schéma qui représente un autre exemple de détecteur de rapport cyclique; la figure 8 est un schéma qui représente un exemple de circuit spécifique pour une résistance de retour Rf pour un amplificateur opérationnel dans un contrôleur de gain; la figure 9 est un tableau qui représente la relation qui lie un code de commande et un gain; la figure 10 est un schéma de circuit qui représente un circuit CAG classique ; et la figure 1 1 est un schéma de formes d'onde qui représente les caractéristiques du circuit CAG classique de la figure 10. DESCRIPTION DETAILLEE DU MODE DE REALISATION PREFERE Le mode de réalisation préféré de la présente invention est maintenant décrit par report aux dessins. I1 est à noter cependant que le cadre technique de la présente invention n'est pas limité à ce mode de réalisation. La figure 1 est un schéma de circuit qui représente un circuit CAG selon le mode de réalisation de la présente invention. La figure 2 est un schéma de formes d'onde de signaux pour le circuit CAG. Dans le circuit CAG, un signal d'entrée Vin est amplifié par un contrôleur de gain numérique 50 et un signal de sortie Vout est généré. Le contrôleur de gain numérique 50 est un amplificateur pour lequel le gain est commandé par un code de commande Dn. Le signal de sortie Vout est comparé a une tension de référence positive Vrh et à une tension de référence négative Vrl respectivement par des comparateurs 60 et 62. Le signal de sortie Vout est transmis sur des bornes d'entree de phase positive des comparateurs 60 et 62 tandis que la tension de référence positive Vrh et la tension de référence négative Vrl sont appliquées respectivement sur les bornes d'entrée de phase négative des comparateurs 60 et 62. Les comparateurs 60 et 62 peuvent comparer le signal d'entrée Vin avec une tension de référence prédéterminée du fait que, en commandant le gain conformément à l'amplitude d'un signal d'entrée, une amplitude d'un signal de sortie peut être réglée a une valeur souhaitée. Comme représenté sur la figure 2, pour autant que le niveau du signal de sortie Vout est entre les tensions de référence Vrh et Vrl, des sorties A et B des comparateurs 60 et 62 passent au niveau L et au niveau H. Un signal C est entraîné vers le niveau H par un circuit logique 70. Lorsque le signal de sortie Vout atteint un niveau supérieur à la tension de référence Vrh, la sortie A du comparateur passe au niveau H. Lorsque le niveau du signal de sortie Vout devient inférieur à la tension de référence Vrl, la sortie B du comparateur 62 passe au niveau L. Lorsque la logique du circuit logique 70 est définie telle que C = /A + B, comme représenté sur la figure 2, le signal de commande C est au niveau H pendant une période pendant laquelle l'amplitude du signal de sortie Vout n'est ni supérieure a la tension de référence Vrh, ni inférieure à la tension de référence Vrl et est au niveau L pendant une période pendant laquelle l'amplitude du signal de sortie Vout est supérieure a la tension de référence Vrh ou inférieure à la tension de référence Vrl. Le fonctionnement du comparateur est équivalent au traitement pendant lequel la sortie C passe au niveau L lorsque l'amplitude du signal de sortie Vout excède la tension de référence et passe au niveau H lorsque l'amplitude est dans la tension de référence. Un détecteur de rapport cyclique 80 surveille le rapport cyclique du signal de commande C. Lorsque le rapport cyclique est élevé, ce qui signifie que l'amplitude du signal de sortie Vout est faible, le détecteur de rapport cyclique 80 modifie le code de commande Dn afin d'augmenter le gain du contrôleur de gain 50. Lorsque le rapport cyclique du signal de commande C est faible, ce qui signifie que l'amplitude du signal de sortie Vout est trop importante, le détecteur de rapport cyclique modifie le code de commande Dn afin de réduire le gain du contrôleur de gain 50. Lorsque le rapport cyclique du signal de commande C est à un niveau adéquat, ce qui signifie que l'amplitude du signal de sortie Vout est satisfaisante, le détecteur de rapport cyclique 80 établit un code de commande constant Dn afin de maintenir le gain du contrôleur de gain 50. C'est-à-dire que pour le circuit CAG selon ce mode de réalisation, on applique le principe consistant en ce qu'une période pendant laquelle l'amplitude du signal de sortie Vout est supérieure à la tension de référence Vrh ou est inférieure à la tension de référence Vrl est longue lorsque l'amplitude du signal de sortie Vout après amplification est importante de telle sorte que la surveillance de cette période en utilisant le rapport cyclique du signal de commande C est utilisée en tant que principe de base. Le gain est commandé par le circuit numérique sans qu'un circuit analogique classique tel qu'un redresseur ou qu'un circuit de lissage ne soit requis. Par consequent, un circuit CAG qui convient pour l'intégration peut être propose sans détérioration de la sensibilité du circuit CAG. La figure 3 est un schéma de circuit davantage spécifique pour le circuit CAG de la figure 1. Les mêmes index de référence que ceux utilisés sur la figure 1 sont également utilisés pour indiquer des composants correspondants ou identiques. La figure 4 est un schéma de formes d'onde de signaux pour le circuit CAG de la figure 3. Un signal d'entrée haute fréquence Vin est appliqué via un condensateur d'entrée C1 sur le contrôleur de gain 50 qui est un amplificateur. Dans ce circuit présenté a titre d'exemple, le contrôleur de gain 50 inclut des amplificateurs opérationnels du type inversion 52 et 54. L'amplificateur du type inversion 52 comporte une résistance d'entrée Rin et une résistance de retour Rfl. L'amplificateur d'inversion 54 au niveau du second étage comporte une résistance d'entrée R2 et une résistance de retour Rf2. Les valeurs de résistance des résistances de retour Rfl et Rf2 sont modifiées numériquement par le code de commande de gain Dn. Puisque les résistances de retour Rfl et Rf2 sont commandées de façon variable, les impédances d'entrée des amplificateurs opérationnels 52 et 54 sont maintenues constantes et leurs gains sont modifiés. Un filtre passe-bas 56 constitué par une résistance R3 et par un condensateur C2 est prévu au niveau de la borne d'entrée de phase positive de l'amplificateur opérationnel 54 dans le second étage afin d'annuler une tension de décalage d'entrée de l'amplificateur opérationnel 54. Dans le circuit logique 70 se trouvent un inverseur 72 et une porte ET 74 pour générer la logique décrite ci-avant C = /A + B. Le circuit logique est par exemple un circuit métal-oxyde-semiconducteur complémentaires (CMOS). Le détecteur de rapport cyclique 80 inclut par exemple un compteur/décompteur 82 au niveau de son étage avant et un compteur/decompteur 84 au niveau de son étage arrière, comme représenté sur la figure 3. Le compteur/decompteur 82 situé dans l'étage avant reçoit une horloge CK au niveau de sa borne d'entrée d'horloge et incrémente ou décrémente une valeur de comptage conformément à la logique du signal de commande C. Le compteur/décompteur 84 dans l'étage arrière reçoit au niveau de sa borne d'entrée d'horloge un signal de débordement positif OVF provenant du compteur/décompteur 82 dans l'étage avant et incrémente ou décrémente une valeur de comptage conformément a la logique du signal de commande C. La sortie de n bits Dn du compteur/décompteur 84 dans l'étage arrière est utilisée pour commander de façon variable les résistances de retour Rfl et Rf2 du contrôleur de gain 50. Dans ce mode de réalisation, le rapport cyclique du signal de commande C qui est la sortie du circuit logique 70 est commandé de telle sorte qu'il est maintenu à 50 %. Puisque, pour le rapport cyclique de 50 % pour le signal de commande C, la valeur de comptage incrementée maintenue par le compteur/décompteur 82 est égale à la valeur de comptage décrémentée, un débordement positif ou un débordement négatif ne se produit pas et la sortie de débordement positif OVF ne varie pas. En tant que résultats la sortie du compteur/décompteur 84 dans l'étage arrière est constante et le code de commande Dn ne varie pas et les résistances de retour Rfl et Rf2 ne varient pas. Si le rapport cyclique du signal de commande C n'est pas égal a 50 %, le compteur/décompteur 84 incremente ou décrémente la valeur de comptage afin de modifier le code de commande Dn à l'aide duquel le gain est réglé de telle sorte que le rapport cyclique du signal de commande C soit réglé plus prés de 50 %. En tant que résultat, le signal de sortie Vout est commandé de telle sorte qu'il presente une amplitude constante correspondant aux niveaux des tensions de référence Vrh et Vrl. Comme représenté dans le schéma de formes d'onde de signaux de la figure 4, pendant une période pendant laquelle l'amplitude du signal de sortie Vout est faible, le compteur/décompteur 82 dans l'étage avant poursuit son incrémentation de valeur de comptage jusqu'à ce qu'un signal de débordement positif OVF survienne periodiquement puis le compteur/decompteur 84 dans l'étage arrière commence à réaliser une incrémentation de valeur de comptage. Ensuite, le gain du contrôleur de gain 50 est augmenté. Lorsque le signal de sortie Vout croit au-dessus ou chute au-dessous de la tension de référence Vrh ou Vrl, le rapport cyclique du signal de commande C s'approche de 50 % et le compteur/décompteur 82 dans l'étage avant répète en alternance l'incrémentation et la décrémentation de la valeur de comptage de telle sorte qu'un signal de débordement positif OVF ne survienne pas. En tant que résultat, le compteur/décompteur 84 dans l'étage arriere ne réalise pas d'incrémentation de comptage et la sortie Dn et le gain sont tous deux maintenus constants. La figure 5 est un schéma de circuit spécifique pour les comparateurs 60 et 62. Dans cet exemple, des transistors de type N 101 et 102 sont connectés au niveau de leurs sources sur lesquelles est appliqué un courant constant depuis un transistor 105. Des transistors de type P 103 et 104 forment un circuit de charge. Une entrée Vin est transmise sur la grille du transistor 101 tandis qu'une tension de référence Vref est appliquée sur la grille du transistor 102. Dans l'exemple pour les comparateurs 60 et 62, par conséquent, la borne d'entrée de phase positive est situee sur le côté Vin et la borne d'entrée de phase négative est située sur le côté Vref. La sortie d'un circuit différentiel constitué par les transistors 101 et 102 est amplifiée par les étages d'amplification d'un transistor de type P 106 et d'un transistor de type N 107 et la sortie amplifiée est transmise par l'intermédiaire d'un inverseur CMOS qui est constitué par un transistor de type P 108 et par un transistor de type N 109. De cette façon, la sortie Vout est générée. V1 et V2 sont des tensions de polarisation. Il est à noter que chacun des amplificateurs opérationnels 52 et 54 peut être constitué par un comparateur 60 ou 62 représenté sur la figure 5, en excluant les circuits d'inverseur 108 et 109 dans l'étage final. La figure 6 est un schéma de circuit pour les compteurs/décompteurs 82 et 84. Cet exemple représente un compteur de deux bits. Chacun des compteurs 82 et 84 inclut des bascules bistables D 85 et 86, une porte OU-exclusif 87 pour acquérir un OU-exclusif de sorties non inversées QO et Q 1 et une porte NON OU-exclusif 88 pour acquérir un NON-OU-exclusif de la sortie OUexclusif et de la sortie au niveau d'une borne de commande de comptage/decomptage U/D. La sortie de la porte NON-OU-exclusif 88 est transmise sur une borne d'entrée D de la bascule bistable D 86. En outre, une porte NON-OU 89 acquiert un OU de la sortie non inversée QO et de la sortie non inversée Q1 des bascules bistables D 85 et 86 pour ainsi générer une sortie de débordement positif OVF. Puisqu'une sortie inversée /Q est reçue au niveau de l'entrée D de la bascule bistable D 85 sur le côté de bit de poids faible suite à la réception de l'horloge CK > sa sortie Q0 passe alternativement au niveau H et au niveau L. Afin d'expliquer le fonctionnement du compteur/décompteur > tout d'abord, on suppose que les sorties DO et D1 sont au niveau L (logique 0). Une sortie nl de la porte OU-exclusif 87 est au niveau L tandis qu'une sortie n2 de la porte NON-OUexclusif 88 est au niveau L si le signal de commande C est au niveau H. Suite à la réception de la première horloge CK > la sortie QO de la bascule bistable D 85 passe au niveau H. Cependant, puisque la sortie n2 est au niveau L, la sortie Q1 de la bascule bistable D 86 est maintenue au niveau L. Puisque la sortie QO est au niveau H et que la sortie Q1 est au niveau L, la sortie nl de la porte OU-exclusif 87 passe au niveau H. Par conséquent, la sortie n2 de la porte NON-OU-exclusif 88 passe au niveau H. Suite à la réception de la seconde horloge CK > la sortie Q0 de la bascule bistable D 85 passe au niveau L. Puisque la sortie n2 est au niveau H, la sortie Q1 de la bascule bistable D 86 passe au niveau H. Puisque la sortie Q0 est au niveau L et que la sortie Q1 est au niveau H, la sortie nl de la porte OU-exclusif 87 n'est pas modifiée, c'est-àdire qu'elle est maintenue au niveau H et par consequent, la sortie n2 de la porte NON-OU-exclusif 88 n'est pas modifiée et est maintenue au niveau H. Suite à la réception de la troisième horloge CK > la sortie Q0 de la bascule bistable D 85 passe au niveau H. Puisque la sortie n2 est maintenue au niveau H, la sortie Q1 de la bascule bistable D 86 est également maintenue au niveau H. Puisque la sortie QO est au niveau H et que la sortie Q1 est également au niveau H, la sortie nl de la porte OU-exclusif 87 est passée au niveau L et par consequent, la sortie n2 de la porte NON-OU-exclusif 88 est également passée au niveau L. Suite à la réception de la quatrième horloge CK > les sorties QO et Q1 des bascules bistables D 85 et 86 sont ramenées au niveau L. A cet instant, la sortie de la porte NON-OU 89 passe au niveau H et par conséquent, la sortie de débordement positif OVF passe au niveau H. Lorsque le signal de commande C pour le niveau L est reçu, le compteur/décompteur 82 ou 84 réalise une decrementation d'une valeur de comptage et en réponse à la quatrième horloge CK, la sortie de débordement positif OVF passe au niveau H. Comme décrit ciavant, l'incrémentation ou la décrementation est réalisée selon un cycle de quatre horloges. Lorsque le compteur/décompteur représenté sur la figure 6 est utilisé en tant que compteur 82 dans le premier étage de la figure 3, une sortie de débordement positif est produite pour le compteur/décompteur 84 dans l'étage arrière. Lorsque le compteur/decompteur représenté sur la figure 6 est utilisé en tant que compteur 84 dans l'étage arrière, les sorties QO et Q 1 des bascules bistables D 85 et 86 sont transmises en tant que codes de commande DO et D1 sur le contrôleur de gain 50. La figure 7 est un schéma qui représente un autre détecteur de rapport cyclique 80 présenté à titre d'exemple. Ce détecteur de rapport cyclique 80 inclut un compteur/décompteur de 4 bits 82 et des bascules bistables 84a et 84b pour verrouiller les deux bits supérieurs du front avant du signal de commande C. En fonction du niveau du signal de commande C, le compteur/decompteur 82 incrémente ou décrémente la valeur de comptage et les deux bits superieurs sont verrouillés et transmis en tant que codes de commande DO et D1 sur le contrôleur de gain 50. La figure 8 est un schéma de circuit spécifique pour les résistances de retour Rf des amplificateurs opérationnels 52 et 54 du contrôleur de gain 50. La figure 9 est un tableau qui représente la relation qui lie les codes de commande et le gain. Comme représenté sur la figure 8, les codes de commande DO et D 1 provenant du détecteur de rapport cyclique 80 sont décodés par le décodeur 58 et la sortie décodée est transmise à des commutateurs S1 à S4 du groupe de résistances de retour Rf. Le décodeur 58 est un décodeur commun qui utilise deux inverseurs pour générer des signaux d'inversion pour les codes de commande DO et D 1 et qui utilise quatre portes NON-OU pour décoder quatre combinaisons des signaux d'inversion. Les valeurs de résistance des résistances R1 à R4 du groupe de résistance des retour Rf sont établies par exemple comme représenté sur la figure 8. Les états activation/désactivation des commutateurs S1 à S4 en relation avec les combinaisons des codes de commande DO et D1 et avec leurs gains (Rf/Ro) sont représentés dans le tableau de la figure 9. Lorsque les codes de commande DO et D1 sont (0, O), le commutateur S1 est activé et la résistance de retour Rf est la résistance R1. Le gain à cet instant vaut 0 dB. Lorsque les codes de commande DO et D1 sont (0, 1), le commutateur S2 est activé et la résistance de retour Rf est la résistance R1 + R2. Le gain à cet instant vaut + 10 dB. De façon similaire, lorsque les codes de commande DO et D1 sont (1, O), le commutateur S3 est active et la resistance de retour Rf est la résistance R1 + R2 + R3. Le gain à cet instant vaut + 20 dB. Puis lorsque les codes de commande DO et D1 sont (1, 1), le commutateur S4 est activé et la résistance de retour Rf est la résistance R1 + R2 + R3+ R4. Le gain à cet instant vaut + 30 dB. Lorsque la résistance de retour est constituée selon son equivalent logarithmique, le gain de l'amplificateur opérationnel d'inversion 52 ou 54 est modifié en utilisant par exemple des unités de 10 dB. Par conséquent, le gain du contrôleur de gain peut être alloué de façon égale sur une large plage. Comme décrit ci-avant, selon la présente invention, l'amplitude du signal de sortie Vout du contrôleur de gain est surveillée et elle est commandée de telle sorte que le rapport d'une période pendant laquelle l'amplitude est supérieure à un niveau de référence donné sur une période pendant laquelle elle est inférieure soit une valeur prédéterminée, par exemple 50 % selon ce mode de réalisation. Par conséquent, un circuit analogique utilisé classiquement tel qu'un redresseur ou qu'un circuit de lissage n'est pas requis. Puisque le circuit CAG de la présente invention peut être fondamentalement constitué par un circuit numérique, il convient pour l'intégration. En tant que résultat, ce circuit CAG est très utile pour la fabrication de récepteurs monopuces pour des dispositifs radio portables etc... REVENDICATIONS 1. Circuit CAG caractérisé en ce qu'il comprend un circuit de commande de gain (50), présentant un gain qui est commandé de façon variable, pour amplifier un signal d'entrée selon ledit gain et pour générer un signal de sortie; un circuit de comparaison (60, 62) pour comparer une amplitude dudit signal d'entrée ou dudit signal de sortie avec un niveau de référence prédéterminé et pour générer un signal de commande qui passe à un premier niveau lorsque ladite amplitude est inférieure audit niveau de référence et qui passe à un second niveau lorsque ladite amplitude est supérieure audit niveau de référence ; et un détecteur de rapport cyclique (80), qui reçoit ledit signal de commande généré par ledit circuit de comparaison (60, 62), pour générer un code de commande conformément à un rapport cyclique dudit signal de commande > dans lequel ledit gain dudit circuit de commande de gain (50) est modifié en utilisant ledit code de commande et est réglé de telle sorte que ledit rapport cyclique dudit signal de commande soit maintenu à une valeur prédéterminée. 2. Circuit CAG selon la revendication 1, caractérisé en ce que ledit circuit de commande de gain (50) inclut un amplificateur operationnel (52, 54) du type inversion comportant une résistance d'entree (Rin, R2) et une résistance de retour (Rf (Rfl, Rf2) > et une valeur de résistance de ladite resistance de retour est sélectionnée conformément audit code de commande. 3. Circuit CAG selon la revendication 1, caractérisé en ce que ledit circuit de comparaison (60, 62) inclut: un premier comparateur (60) pour comparer un niveau dudit signal d'entrée ou dudit signal de sortie avec un premier niveau de référence (Vrh) un second comparateur (62) pour comparer un niveau dudit signal d'entrée ou dudit signal de sortie avec un second niveau de référence (Vrl) qui est inférieur audit premier niveau de référence ; et un circuit logique (70) pour établir ledit signal de commande audit premier niveau lorsque ledit niveau dudit signal d'entrée ou dudit signal de sortie est situé entres lesdits premier et second niveaux de référence (Vrh, Vrl) et pour établir ledit signal de commande audit second niveau lorsque ledit niveau dudit signal d'entrée ou dudit signal de sortie est situé au-delà dudit premier niveau de référence (Vrh) ou en-deçå dudit second niveau de référence (Vrl). 4. Circuit CAG selon la revendication 1, caractérisé en ce que ledit détecteur de rapport cyclique (80) comporte un compteur/decompteur (82, 84) pour soit incrémenter, soit décrementer un comptage conformément audit premier niveau dudit signal de commande et pour soit décrémenter, soit incrémenter un comptage conformément audit second niveau dudit signal de commande > et ledit code de commande est généré par une sortie dudit compteur/ décompteur.