Brevet FR2763716A1 — publié le 19981127

SYSTEME ET PROCEDE DE CONTROLE POUR OPERATION DE TEST DE CIRCUIT INTEGRE SEMI-CONDUCTEUR ARRIERE PLAN DE L'INVENTION Domaine de l'invention La présente invention concerne les tests de dispositifs à circuit intégré. Et plus particulièrement, la présente invention concerne un système de contrôle et un procédé de contrôle pour contrôler les procédures de test globales par le traitement des données de test générées à partir de la procédure de test et par l'analyse des résultats BIN de test. Description de techniques connexes En général, les dispositifs à circuit intégré semi- conducteur sont fabriqués à travers plusieurs centaines d'étapes de traitement et doivent être soumis à des opérations de test pour vérifier leurs fonctions électriques, leurs performances et leur fiabilité avant d'être expédiés. Les opérations de test comprennent un test final et un test d'assurance qualité. Dans le test final, tous les dispositifs à circuit intégré produits à travers les étapes de fabrication de pastilles (" wafer ") et les étapes de traitement d'assemblage sont testés et triés en dispositifs bons ou défectueux. Les dispositifs à circuit intégré sont amenés pendant le test final dans l'unité d'un lot qui contient un certain nombre, par exemple, deux mille dispositifs à circuit intégré identiques fabriqués dans le même environnement de traitement. Selon le résultat du test final, les dispositifs à circuit intégré sont classés selon des modèles de BIN. Par exemple, lorsque les dispositifs à circuit intégré correspondent à BIN 1, ces dispositifs ne présentent aucun défaut et sont donc considérés comme des dispositifs bons, tandis que si les dispositifs à circuit intégré sont classés dans, par exemple, BIN 7, ces dispositifs sont considérés comme des dispositifs défectueux et la cause principale de défaut consiste en un courant de fuite excessif. Les modèles de BIN de test varient en fonction du fabricant de semi-conducteurs et des dispositifs à circuit intégré à tester. Cependant, il est commun de classer les dispositifs bons dans BIN 1. Le test d'assurance qualité (QA) sert à confirmer les résultats du test final et à garantir la qualité des dispositifs exigée par des acheteurs spécifiques en testant des nombres prédéterminés de dispositifs échantillonnés à partir des dispositifs qui ont passé avec succès le test final (par exemple, les dispositifs de BIN 1). Après le test d'assurance qualité, les dispositifs qui ont passé les tests avec succès sont enfin livrés aux clients. D'autre part, les marchés des semi-conducteurs d'aujourd'hui changent en de multiples espèces de petite quantité, de haute technologie et de cycle de vie court. Par conséquent, il devient important pour les fabricants qui veulent développer de nouveaux dispositifs à circuit intégré et les amener sur les marchés que les lignes de production soient réglées rapidement et que les causes de défaut soient trouvées et analysées avec précision en peu de temps. De plus, le temps de test doit être réduit. Pour cela, il est nécessaire de contrôler les procédures de test globales et de manipuler les données de test intégralement. Et, afin de stabiliser les lignes de produits, les informations provenant de l'analyse des défauts devraient être renvoyées et devraient se répercuter dans la conception des circuits, dans la fabrication des pastilles et dans les étapes d'assemblage. RESUME DE L'INVENTION C'est un objet de la présente invention d'améliorer le rendement de l'opération de test. C'est un autre objet de la présente invention de réduire le temps de test. C'est encore un autre objet de la présente invention d'analyser de manière précise les données de test et de stabiliser les lignes de production. C'est encore un autre objet de la présente invention d'éviter le test d'échantillonnage d'assurance qualité en utilisant les données de test du test final. C'est encore un autre objet de la présente invention de contrôler de manière efficace la procédure de test finale en analysant, en temps réel, les résultats du test pendant le test final. Un système de contrôle pour contrôler les opérations de test de dispositifs à circuit intégré comprend une pluralité de dispositifs de test pour tester les caractéristiques électriques des dispositifs à circuit intégré, un ordinateur principal pour traiter les données transmises à partir de la pluralité de dispositifs de test et pour créer un certain nombre de bases de données et une pluralité d'ordinateurs distribués pour contrôler la progression des tests et pour analyser les résultats des tests en utilisant les bases de données mémorisées dans l'ordinateur principal. Les bases de données mémorisées dans l'ordinateur principal comprennent une base de données de décision de lot utilisée pour la détermination après un test final, une base de données de contrôle de progression de test et une base de données d'analyse de données de test. La base de données de décision de lot comporte des données de nom de programme de test, de numéro de lot et de nombre de dispositifs à circuit intégré classés dans chacun des modèles de BIN de test. La base de données pour contrôler la progression de tests comporte des données de nom de dispositif de test, de mode de test, de taille de lot, de compte total, de total de défauts, de dispositifs bons, de défauts de circuit ouvert/de court-circuit et d'autres défauts. La base de données pour analyser les résultats de tests comporte des données de nom de dispositif, de nom de programme de test, d'identification de carte de test, d'instant de début de test, de taille de lot, de compte total, de total de défauts, de nombre de dispositifs à circuit intégré classés dans chacun des modèles de BIN de test. Un procédé de contrôle de la présente invention comprend les étapes consistant à: régler les dispositifs à circuit intégré à tester et les programmes de test; exécuter un test final dans l'unité d'un lot; contrôler l'état de progression du test final tout en mémorisant les, données de test pendant le test final; déterminer si le test final est achevé; effectuer une décision de lot une fois que le test final est terminé sur la base des limites de BIN de test établies par un algorithme de critères de limites de BIN de la présente invention; afficher le résultat de décision de lot et mémoriser les données de test; demander une inspection d'entrée selon le résultat de décision de lot; et exécuter un contrôle d'assurance qualité. Dans la décision de lot de la présente invention, il est déterminé si un BIN de test quelconque dépassant sa limite de BIN est supérieur à une certaine valeur prédéterminée même si le lot correspond à l'exigence de rendement. Toutes les données de test générées pendant le test final sont mémorisées dans un ordinateur principal central et les données mémorisées sont mises en base de données par modèles de BIN, de sorte que les données de test soient comparées à leurs limites de BIN. Pour fixer les limites de BIN de test, divers critères sont appliqués selon que les modèles de BIN concernent l'exigence de rendement (par exemple, BIN 1), ou que les modèles de BIN concernent des caractéristiques électriques ou non (par exemple, un défaut de circuit ouvert/de court-circuit ou de courant de fuite). Les limites de BIN de test devraient être définies sur la base des dispositifs bons dans un lot présentant un rendement allant de 95 % à 100 % et une fois que suffisamment de lots ont été testés et qu'une certaine quantité de résultats de test ont été mémorisés. De plus, les limites de BIN de test sont appliquées différemment: en fonction du taux réel de défauts des modèles de BIN de test correspondants. BREVE DESCRIPTION DES DESSINS Les objets, caractéristiques et avantages de la présente invention seront évidents pour l'homme de l'art à la lecture de la description détaillée qui suit dans laquelle: la figure 1 est un schéma fonctionnel du système de contrôle d'opération de test de la présente invention; la figure 2 est un schéma d'un dispositif de test pour tester des dispositifs à circuit intégré; la figure 3 est un organigramme du procédé de contrôle d'opération de test de la présente invention; la figure 4 montre une structure de base de données destinée à être utilisée dans le lot selon la présente invention; la figure 5 montre une structure de base de données destinée à être utilisée pour le contrôle selon la présente invention; la figure 6 montre une structure de base de données destinée à être utilisée pour l'analyse de données selon la présente invention; la figure 7 est un organigramme de réglage de programme de test; la figure 8 est un organigramme de l'algorithme de contrôle de test final de la présente invention; la figure 9 est un organigramme de l'algorithme de critères de limites de BIN de test de la présente invention; la figure 10 est un organigramme de décision de lot de la présente invention; la figure 11 est un organigramme de l'algorithme de contrôle d'assurance qualité de la présente. invention; la figure 12 est un organigramme de l'outil d'analyse de données de la présente invention; et la figure 13 illustre un exemple du résultat de l'outil d'analyse de données de la présente invention. DESCRIPTION DETAILLEE DU MODE DE REALISATION PREFERE La figure 1 montre un système de contrôle d'opération de test selon -la présente invention. Une pluralité de dispositifs de test 12 sont connectés à un ordinateur principal 14. L'ordinateur principal 14 peut être un système informatique utilisant UNIX ou VAX comme système d'exploitation. Le système UNIX est adapté aux ordinateurs personnels en général en fonction de sa caractéristique de compatibilité. Les dispositifs de test 12 sont connectés à l'ordinateur principal 14 par le réseau 18. Pour organiser le réseau local, Ethernet peut être utilisé. D'autre part, lorsque les dispositifs de test 12 sont très loin de l'ordinateur principal, un réseau de télécommunication utilisant les lignes téléphoniques générales peut être utilisé. Ethernet présente des caractéristiques telles qu'une vitesse de transfert de données maximale de 10 Mega-octets par seconde, plusieurs centaines de noeuds de connexion (les dispositifs de test), un faible coût et une extension de capacité aisée. Une pluralité d'ordinateurs distribués 16 sont utilisés pour analyser les données de test et pour envoyer des messages d'alarme à l'opérateur de test dans des situations anormales et sont connectés à l'ordinateur principal 14 par un réseau 17. Les ordinateurs distribués 16 peuvent être des ordinateurs personnels généraux ou des stations de travail. Le réseau 17 peut être formulé par Ethernet ou par un réseau de télécommunication utilisant les lignes téléphoniques. Le dispositif de test 12 est pourvu d'un corps de test principal 20 et un dispositif de manutention 30 comme montré sur la figure 2. Le dispositif de manutention 30 comprend une partie de chargement de dispositifs 36 pour charger automatiquement et de manière séquentielle les dispositifs à circuit intégré à tester, une partie de test 37 o une carte de test 32 est fixée, la carte de test 32 comportant un modèle de circuit prédéterminé et étant connectée électriquement au corps de test principal 20 par l'intermédiaire de câbles 28 et une partie de tri 38 pour trier les dispositifs testés selon les résultats de BIN de test. Le corps de test principal 20 comprend une tête de test 26 qui comporte un certain nombre de modules pour appliquer des signaux de test au dispositif à circuit intégré 34 monté sur la carte de test 32 et pour mesurer les signaux de sortie provenant du dispositif 34, un microprocesseur 22 pour commander la tête de test 26 selon un programme de test préconçu et une unité d'entrée-sortie 24 pour interfacer la communication de données entre les opérateurs et le corps de test principal 20. L'unité d'entrée-sortie 24 peut comprendre un clavier, une unité d'affichage et un générateur de signal d'alarme. Pendant le test, le dispositif de test 12 transmet des données de test à l'ordinateur principal 14 à travers le réseau. De plus, le dispositif de test 12 contrôle le réglage des dispositifs à circuit intégré à tester en recevant des instructions à partir de l'ordinateur principal 14 et demande une décision de lot à l'ordinateur principal 14 lorsque le test final d'un lot est terminé. Sur la base de la décision de lot de l'ordinateur principal 14, le dispositif de test 12 informe l'opérateur des résultats par l'intermédiaire de l'unité d'entrée-sortie 24. L'ordinateur principal 14 comprend des bases de données formulées par les données de test transmises à partir des dispositifs de test 12 et envoie un signal d'alarme aux ordinateurs distribués 16 lorsqu'une situation anormale survient pendant le test final. Et l'ordinateur principal 14 détermine la progression suivante du lot testé selon un algorithme de décision de lot. La figure 3 montre une séquence du procédé de contrôle d'opérations de test selon la présente invention. A l'étape de début 40, un certain nombre de dispositifs de test sont réglés et les dispositifs à circuit intégré à tester sont amenés dans l'unité d'un lot. Lorsque les dispositifs de test sont réglés, l'ordinateur principal charge les programmes de test dans les dispositifs de test correspondants et les dispositifs à circuit intégré à tester sont fournis, de manière séquentielle, à la partie de test (étape 42). Le programme de test a été développé et programmé par les opérateurs en fonction des caractéristiques des dispositifs et des éléments de test et a, ensuite, été mémorisé dans l'ordinateur principal. Le programme de test est généralement écrit dans des langages de programmation spécifiques fournis par les fabriquants de dispositifs de test. Le langage de programmation de test présente une structure convertie à partir du langage C général ou de langages de compilateurs. Dans l'ordinateur principal, sont mémorisées des listes de dispositifs de test et des listes de dispositifs. Conformément aux listes de dispositifs de test, aux listes de dispositifs et aux programmes de tesú, l'ordinateur principal sélectionne et charge le programme de test dans le dispositif de test sélectionné, automatiquement ou sous manipulation par les opérateurs. Après l'étape de réglage 42, le dispositif de test exécute le test final en appliquant divers signaux de test aux dispositifs à circuit intégré, en mesurant les signaux de sortie provenant des dispositifs à circuit intégré et en triant les dispositifs à circuit intégré testés selon les résultats de BIN de test (étape 44). Comme expliqué précédemment, des dispositifs à circuit intégré identiques produits dans les mêmes circonstances de traitement sont fournis au dispositif de test par lot et le test final est également réalisé par lot. Les données de test produites pendant le test final sont transmises, en temps réel, à l'ordinateur principal et y sont ensuite mémorisées et la progression du test final est contrôlée par l'ordinateur principal et les ordinateurs distribués (étape 46). Dans l'étape 46 de contrôle de la progression du test final, les opérateurs sont informés de l'état de progression du test final et des messages d'alarme sont envoyés aux opérateurs par les ordinateurs distribués et par l'unité d'entrée-sortie du dispositif de test lorsqu'une situation anormale survient pendant le test final. A l'étape 48, il est déterminé si le test final pour un lot est achevé et, si c'est le cas, l'ordinateur principal donne une décision pour le lot en se basant sur les données de test mémorisées. Dans l'étape de décision de lot 50, les limites de BIN de test déterminées par un algorithme de critères de limites de BIN de test 52 de la présente invention sont utilisées. L'acheminement suivant du lot testé est décidé en analysant les résultats BIN de test et en comparant les résultats de BIN de test avec les limites supérieure et inférieure. Cette décision comporte, comme expliqué ci-dessous, des caractéristiques distinctes de la méthode de décision de lot classique dans lesquelles les causes de défaut sont analysées uniquement lorsque le lot testé ne satisfait pas un rendement prédéterminé, par exemple, 95 %. Les résultats de la décision de lot de la présente invention sont affichés pour les opérateurs et les données de résultat du test final sont mémorisées en différents emplacements de mémoire dans l'ordinateur principal en fonction de la décision de lot à l'étape 54. Pour le lot testé, une inspection d'entrée par lot est demandée à l'étape 56 et, ensuite, l'étape de contrôle d'assurance qualité 58 est exécutée. Ce contrôle d'assurance qualité est différent du test d'assurance qualité classique qui échantillonne les dispositifs à circuit intégré finalement testés et effectue des tests pour garantir au client la qualité des dispositifs à circuit intégré qui ont passé les tests avec succès en ce que le traitement du lot après le test final est fonction de la décision de lot. Par exemple, lorsque le lot testé correspond à un rendement prédéterminé, par exemple, 95 % et qu'aucun modèle de BIN ne dépasse les limites de BIN de test, le test d'échantillonnage peut être omis en comptant simplement le nombre de dispositifs à circuit intégré testés et contenus dans le lot. Dans l'étape finale 59, les dispositifs à circuit intégré bons seront expédiés, tandis que si les dispositifs à circuit intégré testés ne correspondent pas à l'exigence de rendement et s'avèrent comporter quelques modèles de BIN de test dépassant les limites de BIN de test, les causes de défaut sont analysées en utilisant un certain nombre- de données mémorisées dans l'ordinateur principal et les résultats de l'analyse sont renvoyés et se répercutent dans les étapes de traitement précédentes correspondantes, telles que les étapes de fabrication de pastilles et les étapes d'assemblage. Dans la présente invention, la structure de la base de données est très importante, laquelle est conçue en traitant les données de test produites pendant les procédures de test final. Les figures 4 à 6 montrent des bases de données exemplaires destinées à être utilisées dans la présente invention. La base de données 60, telle que montrée sur la figure 4, sert à la décision de lot et utilise un nom de programme de test comme nom de fichier ou comme nom de table de base de données. Le numéro de lot 62 est donné par un opérateur, par l'intermédiaire de l'unité d'entrée-sortie, au début du test final. Et les nombres de dispositifs à circuit intégré classés dans certaines catégories de BIN sont mémorisés comme les données suivantes 63, 64 et 65 dans la base de données 60. Sur réception d'un signal d'achèvement de test final provenant des dispositifs de test, l'ordinateur principal vérifie le nom du programme 61 et le numéro du lot 62 et compare ensuite le nombre du BIN 1 au nombre du BIN n 63, 64 et 65 avec les limites supérieure et inférieure de BIN déterminées par l'algorithme de critères de limites de BIN de test. En fonction du résultat de la comparaison, l'ordinateur principal exécute la décision de BIN et, ensuite, envoie le résultat de décision de BIN aux dispositifs de test. Par exemple, même lorsque l'exigence de rendement est satisfaite, c'est- à-dire que le nombre de BIN 1 dépasse 95 % du nombre de dispositifs à circuit intégré contenus dans un lot, il n'est pas décidé que le lot est parfaitement bon si un certain BIN enfreint la limite de BIN, par exemple, 3 %. Dans ce cas, le BIN sera soumis au test d'échantillonnage dans le test d'assurance qualité suivant, à un test de fiabilité de production, ou à une analyse de données pour les données de BIN. La figure 5 montre une base de données exemplaire pour contrôler l'opération de test final de la présente invention. Les fichiers d'une base de données 70 sont identifiés par le nom du dispositif de test 71. Un mode de test 72 représente l'état actuel du dispositif de test, par exemple, dans le test final, dans le test d'échantillonnage ou dans un état de pause, et identifie les utilisateurs ou les opérateurs. Un instant de début de test de lot 73 indique l'instant auquel commence le test final d'un lot spécifique et une taille de lot 74 indique le nombre total de dispositifs à circuit intégré contenus dans un lot. Un compte total 75 indique le nombre de circuits intégrés réellement comptés par le dispositif de test pendant le test final. Lorsque la taille du lot 74 n'est pas identique au compte total 75, le test final est répété ou le test d'échantillonnage est exécuté avec deux fois plus de dispositifs à circuit intégré échantillonnés qu'habituellement. Dans la base de données 70 de la figure 5, les données de défauts 76 et les données bonnes 77 sont déterminées par les nombres de dispositifs à circuit intégré classés dans BIN 1 et n'importe quels autres éléments de BIN. Les données des dispositifs défectueux dont le défaut est provoqué par des défauts de contact sont mémorisées dans les données de défaut de circuit ouvert/de court-circuit 78. Le défaut de circuit ouvert/de court-circuit peut survenir lorsque les contacts entre une carte de test et les fils des dispositifs à circuit intégré dans la tête de test, ou lorsque la connexion entre la carte de test et le dispositif de manutention ou les interconnexions entre les fils de liaison et les pastilles d'électrode du dispositif à circuit intégré sont défectueux. Autrement dit, le défaut de circuit ouvert/de court-circuit n'a aucun rapport avec les caractéristiques électriques du dispositif à circuit intégré à tester. Les autres défauts 79 sont liés aux caractéristiques électriques des dispositifs à circuit intégré et varient donc en fonction des éléments de test et des dispositifs. La base de données 70 pour contrôler l'opération de test final devrait être mise à jour à chaque fois que l'ordinateur principal reçoit des données connexes à partir du dispositif de test pendant le test final et les données mises à jour sont affichées en temps réel de sorte qu'un opérateur ou un conseiller puisse observer l'état de progression de l'opération de test final. La figure 6 montre une base de données exemplaire pour l'analyse de données de la présente invention. La base de données d'analyse de données 80 utilise un nom de dispositif à circuit intégré 81 comme nom de fichier ou comme nom de table de base de données. L'ordinateur principal classe les données de test générées à partir d'une pluralité de dispositifs de test selon les dispositifs à circuit intégré testés et le lot à chaque fois qu'un certain intervalle de temps s'est écoulé. Le nom de programme 82 identifie un programme de test pour le test final et un identificateur de carte 83 indique le numéro d'identification d'une carte de test installée dans un dispositif de manutention d'un dispositif de test. La base de données d'analyse de données 80 contient également le numéro de lot 84, l'instant de début de test de lot 85, la taille du lot 86 et le compte total 87. Le total de défauts 88 et les nombres de dispositifs à circuit intégré classés dans chacun des éléments de BIN 89a, 89b et 89c sont mémorisés dans la base de données 80. Cette structure de base de données 80 peut être utilisée pour voir la modification ou la variation des résultats de test final en fonction du temps, du dispositif de test, de la carte de test, du lot et de l'opérateur. Dans l'analyse de résultat de test, cette base de données 80 peut constituer des données de base pour l'analyse statistique de l'opération de test ou pour comparer les données de test avec les limites de BIN une fois que les données de BIN de test sont mémorisées. La figure 7 est un organigramme de réglage du programme de test. Dans l'étape de début 90, une puissance électrique est fournie au dispositif de test et le dispositif de test est réglé et entre dans son état stable. L'ordinateur principal.lit la liste des dispositifs à circuit intégré à tester et l'affiche par l'intermédiaire du moniteur des ordinateurs distribués, de sorte que l'opérateur puisse voir la liste (étape 91). L'opérateur sélectionne des dispositifs à circuit intégré et le dispositif de test pour tester les dispositifs à circuit intégré (étape 92). L'ordinateur principal choisit et charge un programme de test dans le dispositif de test sélectionné (étape 93). A l'étape 94, le réglage du programme de test et des dispositifs à circuit intégré est vérifié et si le réglage est normal, l'opérateur entre le numéro de lot et la taille du lot lorsque le premier dispositif à circuit intégré doit être testé (étape 95). Et, ensuite, le test final est exécuté (étape 96). Le numéro de lot et la taille du lot sont utilisés pour élaborer la base de données, comme expliqué ci-dessus avec référence aux figures 4, et 6. A l'étape 97, il est déterminé si le test final est terminé et, si le test doit être poursuivi, il est vérifié si les dispositifs à circuit intégré sont changés à l'étape 98. Si les dispositifs ne sont pas changés, le programme retourne à l'étape 96, tandis que si les dispositifs sont changés, le test final progresse vers un autre lot et, donc, le programme retourne à l'étape 91, de sorte que l'opérateur puisse sélectionner d'autres dispositifs et un autre dispositif de test affichés sur le moniteur de l'ordinateur distribué. D'autre part, s'il est décidé que le réglage du programme de test et des dispositifs est anormal à l'étape 94, l'opérateur est averti afin de trouver et de résoudre les problèmes à l'étape 99. Si le test final se poursuit, la procédure suivante, par exemple, l'opération de contrôle du test final, est exécutée. La figure 8 est un organigramme d'algorithme de contrôle de test final de la présente invention. Le contrôle du test final assure deux fonctions: la supervision des phases de travail du test final et l'avertissement de l'opérateur en cas de situation anormale en temps réel. Dans l'étape de début 120, la préparation d'un test final est achevée et, ensuite, les dispositifs à circuit intégré sont amenés dans l'unité de lot et testés pour confirmer leurs caractéristiques électriques à l'étape 122. Les données de résultat de test générées pendant le test final sont transmises à un ordinateur principal et affichées sur l'ordinateur de distribution (étape 124). L'ordinateur principal analyse les données de résultat de test et décide si le programme de test suit un chemin attendu (étape 126). Lorsqu'une situation anormale survient, l'ordinateur principal donne l'ordre d'informer un opérateur à l'étape 128 et, lorsque aucun problème n'est trouvé, le test final est poursuivi. Par exemple, l'ordinateur principal calcule le taux de défauts de circuit ouvert/de court-circuit pour décider de la procédure de test et si les défauts de circuit ouvert/de court-circuit sont successivement trouvés, l'ordinateur principal arrête automatiquement le test final et donne l'ordre de contrôler les contacts des cartes de test et des dispositifs de manutention. A l'étape 126, comme les données de BIN générées pendant le test final,les données entrées à l'étape de réglage du programme de test et l'instant de début de test de lot sont transmis à l'ordinateur principal, de sorte qu'un opérateur puisse connaître l'état actuel du dispositif de test en fonctionnement et le résultat de test temporaire. A l'étape 130, il est décidé si le test final se termine. Si le test doit être continué, le traitement retourne à l'étape 122, mais si le test final est achevé, le dispositif de test envoie un signal de fin de test à l'ordinateur principal et ordonne une décision de lot à l'ordinateur principal. Pour la décision de lot, les limites de BIN prédéterminées sont utilisées. Etant donné que les limites de BIN exercent un effet important sur la fiabilité des résultats de décision de lot, les limites de BIN devraient être déterminées avec précaution en tenant compte de paramètres tels que la capacité d'une opération de test, la capacité de gestion des opérateurs ou des ingénieurs de test et des taux de défauts des modèles de BIN. La figure 9 est un organigramme d'algorithme de critères de limites de BIN de test de la présente invention. A cet instant, il convient de noter que les catégories de BIN et les taux de référence, tels que %, 0, 2 %, 0,3 %, 0,6 %, 0,9 % et 1,8 % de la figure 9, ne sont qu'illustratifs. Sur la figure 9, les catégories de BIN sont divisées en BIN 1 à 32, dans lesquelles la catégorie BIN 1 indique que tous les dispositifs à circuit intégré testés satisfont et réussissent avec succès chaque élément de test et les BIN 19 et 20, respectivement, représentent des défauts de circuit ouvert et de court-circuit. Les catégories de BIN restantes indiquent divers défauts liés aux caractéristiques électriques des dispositifs à circuit intégré testés. Les divers défauts sont expliqués par un dispositif à circuit intégré KS911B fabriqué par le présent cessionnaire. Le dispositif KS911B est une sorte de dispositif logique qui est utilisé dans un lecteur de disque compact et qui fonctionne pour transférer des données entre un disque compact de musique et un haut-parleur. Dans les éléments de test pour le dispositif KS911B, BIN 3 garantit que la sortie attendue vers une entrée particulière sort par l'intermédiaire du dispositif et BIN 4 et BIN 5 sont destinés à tester un fonctionnement à basse tension. BIN 7 et BIN 8 concernent les tests de fuite, BIN 14 sert à tester un courant de pause (IDs), BIN 15 concerne un test de courant de fonctionnement (IDD) et BIN 16 sert à tester une fonction de mémoire vive statique (SRAM) du dispositif. D'abord, les limites supérieure et inférieure de la catégorie BIN 1 sont fixées de manière à être de 100 % et de 95 %, respectivement (étape 102), ce qui signifie que, si le nombre de dispositifs à circuit intégré mis dans BIN 1 est égal ou supérieur à 95 % de la taille du lot, les dispositifs à circuit intégré satisfont à une condition de rendement attendue et la production en grande série des dispositifs à circuit intégré est possible. La limite supérieure de 100 % du BIN 1 est nécessaire pour déterminer si le nombre de dispositifs à circuit intégré testés est identique au nombre de dispositifs à circuit intégré (taille du lot) fournis pour un test. Si certains dispositifs à circuit intégré sont testés deux fois, le nombre de dispositifs à circuit intégré classés dans BIN 1 peut être supérieur à la limite supérieure de 100 %, ce qui nécessite une gestion spéciale de ce lot. Les limites supérieures des BIN 19 et 20 pour le défaut de circuit ouvert/de court-circuit sont fixées de manière à être de 2,5 % (étape 104) et les limites des BIN restants sont déterminées par les étapes suivantes. Après avoir testé suffisamment de lots numérotés, trouver le nombre moyen 'P' de dispositifs à circuit intégré classés dans une catégorie de BIN particulière et calculer ensuite l'écart type 'c' en utilisant le nombre moyen 'P' et la taille du lot 'n' par l'équation suivante (étape 106). *, 2763716 [.=P( - P) n Après avoir trouvé l'écart type, il est déterminé si chacun des nombres moyens 'P' des catégories de BIN restantes à l'exception des BIN 1, 19 et 20 est supérieur à 0,3 % de la taille du lot (étape 107) et, ensuite, si la moyenne est égale ou inférieure à 0,3 %, il est déterminé si 'P + 3o' est égal ou inférieur à 0,2 % de la taille du lot (étape 108). Lorsque 'P + 3o' est égal ou inférieur à 0,2 %, la limite supérieure de la catégorie de BIN correspondante est fixée à 0,2 % (étape 109), tandis que si 'P + 3a' est supérieur à 0,2 %, la limite supérieure pour la catégorie de BIN est fixée à 'P + 3a' (étape 110). Entre-temps, si la moyenne 'P' s'avère être supérieure à 0,3 % à l'étape 107, il est déterminé si la moyenne 'P' est égale ou inférieure à 0,6 % de la taille du lot (étape 111). Si la moyenne 'P' n'est pas supérieure à 0,6 %, 'P + 2c' devient la limite supérieure de la catégorie de BIN (étape 112), tandis que si la moyenne 'P' est supérieure à 0,6 %, il est déterminé si la moyenne 'P' est supérieure à 0,9 % de la taille du lot à l'étape 113. Si la moyenne 'P' ne dépasse pas 0,9 %, la limite supérieure de la catégorie de BIN correspondante est fixée de manière à être 'P + a' (étape 114), mais si la moyenne 'P' est supérieure à 0,9 %, il est déterminé si la moyenne 'P' est égale ou inférieure à 1,8 % de la taille du lot (étape 115). Si la moyenne 'P' ne dépasse pas 1,8 %, la moyenne 'P' est fixée de manière à être la limite supérieure de la catégorie de BIN correspondante (étape 116). Cependant, si la moyenne dépasse 1,8 %, il est décidé que la limite supérieure ne peut pas être fixée, parce que cette limite de BIN est trop grande pour mener la décision de lot (étape 117). Pour le lot déterminé comme ne permettant pas de fixer la limite de BIN, les résultats de test sont analysés pour trouver les causes des défauts et pour remédier aux défauts. L'ordinateur principal génère automatiquement et périodiquement les limites de BIN en utilisant l'algorithme de critères de limites de BIN de test de la présente invention et la détermination des limites de BIN suit la règle de décision qui est préparée en tenant compte de la capacité de gestion des opérateurs et des ingénieurs de test et des valeurs moyennes de résultats de BIN présentant une distribution binomiale de la moyenne 'P'. La règle de décision contient les éléments suivants. Premièrement, les limites de contrôle ou les limites de BIN devraient être appliquées différemment selon le taux de défauts des résultats de BIN. Deuxièmement, un lot bon ayant un rendement allant de 95 % à 100 % est utilisé. Troisièmement, les limites de BIN de test sont décidées une fois que suffisamment de lots ont été testés. Par exemple, une fois que cinquante lots qui satisfont à l'exigence de rendement sont recueillis pendant six mois, les limites de BIN sont décidées. Enfin, les limites de BIN devraient:être revues périodiquement une fois que de nouvelles données de test ont été mémorisées. Dans l'algorithme de critères de limites de BIN de test, cinq taux de référence, c'est-à-dire 0,3 %, 0,2 %, 0,6 %, 0,9 % et 1,8 % sont utilisés. Cependant, les taux de référence peuvent être modifiés en fonction des dispositifs à circuit intégré, des éléments de test et du niveau d'acceptation des résultats de test. En utilisant l'algorithme de critères de limites de BIN de test, une décision de lot est effectuée pour un lot finalement testé. La figure 10 est un organigramme de la décision de lot de la présente invention. Dans l'opération de test de circuits intégrés précédente classique, les opérateurs comptent le nombre de dispositifs à circuit intégré classés dans BIN 1 et déterminent si l'exigence de rendement est satisfaite. Si le rendement est médiocre, les opérateurs décident que ce lot présente un défaut et analysent les causes du défaut. D'autre part, dans la présente invention, la décision de lot utilise les données de résultat de test produites pendant le test final et elle est exécutée automatiquement par l'ordinateur principal en utilisant l'algorithme de décision de lot de la présente invention, de sorte que le résultat de la décision de lot puisse être connu directement après le test final. De plus, selon la présente invention, les éléments de décision et les limites de BIN sont choisis de manière optionnelle, ce qui permet de détecter très tôt un lot anormal. De plus, la décision de lot de la présente invention n'est pas limitée à la décision de rendement, mais est étendue à la décision sur la base de toutes les catégories de BIN, de sorte que la détection des défauts est améliorée et qu'une observation continue des variations au cours des opérations de fabrication de pastilles et au cours des opérations d'assemblage est possible. Cela aboutit à une analyse aisée des défauts dus aux lignes de production de circuits intégrés (fabrication et assemblage). Comme montré sur la figure 10, lorsque le test final est achevé (étape 140), il est d'abord déterminé si le rendement satisfait à- une exigence prédéterminée, par exemple, 95 % de la taille du lot (étape 142). La décision de rendement est effectuée en comptant le nombre de dispositifs à circuit intégré classés dans la catégorie BIN 1. Si l'exigence de rendement n'est pas satisfaite, les données de test qui sont générées dans le test final et qui sont contrôlées par l'ordinateur principal sont mémorisées dans une base de données de dispositifs défectueux à l'étape 144. En ce qui concerne ce lot, les opérateurs analysent et trouvent les causes des défauts à l'étape 146 en utilisant l'outil d'analyse de données qui sera expliqué ci- dessous. Lorsque le lot a passé avec succès l'étape de décision de rendement 142, il est déterminé si le rendement dépasse 100 % de la taille du lot à l'étape 148. Le rendement supérieur à 100 % signifie que plus de dispositifs à circuit intégré que prévus ont été testés et fournis au dispositif de test et, donc, les données de test pour ce lot sont mémorisées dans la base de données de dispositifs défectueux (étape 150). Ce lot est soit testé de nouveau, soit fait l'objet d'une requête pour exécuter une inspection d'entrée (étape 152). Lorsque le nouveau test du lot dépassant % requiert un temps trop long, un test d'échantillonnage double peut être exécuté dans le test d'assurance qualité suivant. Lorsque le rendement satisfait à l'exigence prédéterminée et ne dépasse pas 100 %, il est déterminé si des données de BIN de test sortent des limites de BIN déterminées par l'algorithme de critères de limites de BIN de la présente invention (étape 154). Si aucune des données de BIN de test ne s'écarte des limites de BIN correspondantes, les données de test sont mémorisées dans une base de données de dispositifs bons (étape 156), tandis que s'il y a des données de BIN de test dépassant les limites de BIN correspondantes, les données de test sont mémorisées dans la base de données de dispositifs défectueux (étape 158) et, ensuite, le lot correspondant est soumis à l'inspection d'entrée (étape 160). Ici, la base de données de dispositifs bons et la base de données de dispositifs défectueux correspondent à des répertoires particuliers situés dans le dispositif de mémoire de l'ordinateur principal et ont tous les éléments de données pour formuler les bases de données expliquées avec référence aux figures 4 à 6. Par exemple, la base de données de dispositifs bons et la base de données de dispositifs défectueux contiennent des éléments de données tels que le nom de programme de test, le numéro de lot, le nombre de dispositifs à circuit intégré classés dans les catégories de BIN, le nom du dispositif de test, le mode de test, l'instant de début de test de lot, la taille du lot, le compte total, le nombre de dispositifs bons, le nombre de dispositifs défectueux et l'identification de la carte de test. La figure 11 est un organigramme d'algorithme de contrôle d'assurance qualité de la présente invention. L'algorithme de contrôle d'assurance qualité sert à déterminer la séquence suivante du lot faisant l'objet d'une requête d'inspection d'entrée conformément aux résultats de décision de lot. Les éléments de la décision de lot comprennent les éléments suivants: si le rendement dépasse 100 % (étape 162), s'il y a une erreur dans les données de test (étape 164), si le numéro du lot faisant l'objet d'une requête d'inspection d'entrée est correct (étape 166), si le rendement est égal ou supérieur à 80 % et inférieur à % (étape 168) et s'il y a des données de BIN de test dépassant les limites de BIN (étape 170). La détermination du rendement dépassant 100 % peut être effectuée en comparant la valeur du nombre de dispositifs à circuit intégré bons divisée par la taille du lot avec le nombre '1' Lorsque le rendement est supérieur à 100 %, il est déterminé que le nombre de dispositifs à circuit intégré réellement défectueux est égal ou inférieur à 5. A cet instant, les dispositifs réellement défectueux peuvent être comptés en soustrayant le nombre de dispositifs à circuit intégré qui font l'objet d'une requête d'inspection d'entrée (c'est-à- dire, le nombre de dispositifs à circuit intégré classés dans BIN 1) de la taille du lot (c'est-à-dire, le nombre total de dispositifs à circuit intégré contenus dans un lot). Si le nombre de dispositifs réellement défectueux dépasse cinq, la séquence suivante consiste soit à tester de nouveau le lot correspondant, soit à exécuter le test d'échantillonnage double (par exemple, si la taille du lot est de deux mille, alors, deux cent. trente-deux dispositifs à circuit intégré sont échantillonnés, deux fois plus que le test d'échantillonnage normal pour cent seize dispositifs à circuit intégré). D'autre part, si le nombre de dispositifs réellement défectueux est égal ou inférieur à cinq, le test d'échantillonnage normal est exécuté (étape 178). A l'étape 164, il est déterminé si les données ne comportent pas d'informations concernant le lot ou si la taille du lot est égale à zéro. Lorsqu'une erreur est trouvée à l'étape 164, le test d'échantillonnage normal est exécuté (étape 178). D'autre part, à l'étape 166, le numéro incorrect de lot faisant l'objet d'une requête d'inspection d'entrée indique que le nombre réel de dispositifs à circuit intégré bons qui sont comptés personnellement par un opérateur n'est pas identique au nombre de dispositifs bons contenu dans les données de résultat de test. Cette situation nécessite également que le test d'échantillonnage normal soit exécuté à l'étape 178. Le test d'échantillonnage normal est exécuté lorsque le rendement est égal ou supérieur à 80 % et inférieur à %. Lorsqu'un BIN quelconque dépasse la limite de BIN à l'étape 170, il est déterminé si le BIN est supérieur à 3 % de la taille du lot à l'étape 174. Et, lorsque le BIN est supérieur à 3 %, le test d'échantillonnage normal et un test de fiabilité de production sont exécutés à l'étape 180. Lorsqu'un BIN dépassant sa limite de BIN est supérieur à 3 %, il est supposé que la qualité des dispositifs à circuit intégré n'est pas fiable même si l'exigence de rendement est satisfaite. Par conséquent, dans le test de fiabilité de production, les dispositifs à circuit intégré sont de nouveau testés dans une condition de test plus stricte, par exemple, dans des conditions de contrainte thermique et électrique des dispositifs à circuit intégré. Si le lot ne passe pas avec succès le test de rendement de production, le lot ne peut pas être expédié. A cet instant, il convient de noter qu'à l'étape 174, les catégories de BIN 19 et 20 pour déterminer les défauts de circuit ouvert/de court-circuit sont exclues, parce que les défauts de circuit ouvert/de court-circuit ne sont pas liés aux caractéristiques électriques des dispositifs à circuit intégré et sont dus à des défauts de contact entre les fils du boîtier des dispositifs à circuit intégré et une carte de test ou entre la carte de test et un dispositif de manutention, ou sont dus à un défaut de liaison de fils comme expliqué précédemment. De plus, les défauts de contact ont été détectés à l'étape précédente de contrôle de séquence de test. D'autre part, si le lot ne correspond pas à l'un quelconque des éléments de décision de lot (étapes 162 - 170), ce lot peut être livré à un client sans exécuter le test d'échantillonnage (étape 182). Autrement dit, les dispositifs à circuit intégré passant avec succès l'étape 182 ne subissent que le test final et évite le précédent test d'assurance qualité. Généralement, le nombre de dispositifs à circuit intégré d'un lot pour lesquels le test d'assurance qualité est inutile s'élève à la moitié des dispositifs à circuit intégré produits. En conséquence, selon la présente invention, la productivité de l'opération de test peut être considérablement améliorée et la main d'oeuvre et l'équipement pour le test d'échantillonnage peuvent être épargnés. La figure 12 est un organigramme de l'outil d'analyse de données de la présente invention. L'outil d'analyse de données se charge de suivre les causes de défauts, de gérer statistiquement et de contrôler le rendement de production et la qualité des dispositifs en utilisant les données de test générées pendant l'opération de test. Il est important que l'outil d'analyse de données permette à l'analyseur ou à l'opérateur de voir une masse de données de test sur un écran. A l'étape de début 190, une interface d'utilisateur (par exemple, l'écran initial) est affichée sur le moniteur des ordinateurs distribués pour la communication entre l'utilisateur et l'ordinateur distribué. L'opérateur entre des éléments d'analyse par l'intermédiaire d'un clavier ou d'une souris (étape 192) et les éléments d'analyse se chargent d'analyser les données de test par lot, par date, par opérateurs, par mois, par ligne de test et par catégories de BIN. L'opérateur entre un terme d'analyse dans l'ordre de l'année, du mois, du jour et du nom de dispositif à circuit intégré pour sélectionner le terme d'analyse et le dispositif à circuit intégré à analyser (étape 194) et pour choisir la catégorie de BIN de test (étape 196). Une pluralité de catégories de BIN de test sont choisies simultanément. L'opérateur peut sélectionner un format de sortie, par exemple, un diagramme en bâtons ou un graphique linéaire (étape 198), et les ordinateurs distribués extraient de l'ordinateur principal les données de test du lot choisi dans le terme de test choisi.(étape 200). L'ordinateur distribué transforme les données de test lues à partir de l'ordinateur principal en un format graphique choisi et les sort par l'intermédiaire de l'unité d'affichage (étape 202). Lorsque l'opérateur veut modifier les plages de l'axe X et de l'axe Y des données de test graphiques ou veut modifier le format de sortie (étape 204), l'opérateur peut entrer ce qui est modifié et, ensuite, l'ordinateur distribué transforme et affiche les données de test en conséquence (étape 202). Entre- temps, lorsque l'opérateur veut modifier les éléments d'analyse, la catégorie de BIN de test, le terme d'analyse ou les dispositifs à circuit intégré à analyser, l'opérateur peut entrer ce qui est modifié et, ensuite, l'ordinateur distribué extrait les données de test de l'ordinateur principal dans les conditions modifiées (étape 200) et affiche les données de test dans un format graphique (étape 202). La figure 13 illustre un exemple du résultat de l'outil d'analyse de données de la présente invention qui est affiché sous une forme de graphique linéaire. Le graphique de la figure 13 montre les variations des résultats de test des BIN 7 et 8 qui sont destinés à vérifier les courants de fuite d'un dispositif à circuit intégré. Les chiffres de l'axe X indiquent la date, par exemple, '9x0204' signifie le 2 février 199x. L'axe Y montre la quantité de dispositifs à circuit intégré classés dans les catégories de BIN 7 et 8 par rapport à la taille du lot. Comme montré sur la figure 13, le nombre de dispositifs à circuit intégré présentant le défaut de courant de fuite dépasse 3 % de la taille du lot après le 10 mars 199x, ce qui-est anormalement supérieur à la valeur moyenne de 0,046 % de la péri-ode précédente (du 4 février au 10 mars). La cause principale du défaut de courant de fuite est un chevauchement de contact de grille et, donc, les présents inventeurs ont suivi les variations dans l'opération de contact de grille survenues avant ou après le 10 mars 199x et ont finalement découvert qu'une machine nouvellement achetée pour le contact de grille aux environs du 10 mars présente un problème. A partir de l'explication ci-dessus, on peut comprendre que la présente invention peut découvrir tôt et en détail n'importe quel problème dans l'opération de fabrication de pastilles et dans l'opération d'assemblage précédentes étant donné que l'analyse des données de test utilise chaque catégorie de BIN. Et, parce que les données de test cumulées sont utilisées dans l'analyse, il est possible d'observer continuellement la variation dans les étapes de traitement précédentes et la capacité à détecter un lot anormal est considérablement améliorée. Bien que la présente invention ait été décrite avec référence à des modes de réalisation illustratifs, cette description n'est pas destinée à être interprétée dans un sens limitatif et on se rendra compte que diverses modifications et diverses transformations pourraient être réalisées par des spécialistes de l'art sans s'écarter de l'esprit et de l'étendue de la présente invention. En particulier, l'homme de l'art reconnaîtra que la présente invention peut être appliquée à un test de vieillissement et à un test de tri de matrice électrique (EDS). Le test de vieillissement consiste à trier les dispositifs à circuit intégré faibles dans des conditions de contrainte thermique et électrique pour accélérer le mécanisme de défaillance précoce. Certaines catégories de BIN de tests concernent le mécanisme de défaillance précoce et, de là, le taux de défauts de ces catégories de BIN peut être utilisé pour analyser le résultat du test de vieillissement. En utilisant les résultats de BIN de test avec le test de vieillissement, il est possible de réduire le temps de test de vieillissement et même d'omettre le test de vieillissement. Les marques de test EDS-rejettent les puces sur une pastille pour exclure ces puces des opérations d'assemblage. Les résultats de test de BIN obtenus après avoir exécuté le test final peuvent être utilisés pour définir les limites de défaillance du test EDS. REVENDICATIONS 1. Système de contrôle pour contrôler l'opération de test de dispositifs à circuit intégré, caractérisé en ce que ledit système de contrôle comprend: une pluralité de dispositifs de test (12) comprenant chacun des moyens de test destinés à tester les caractéristiques électriques des dispositifs à circuit intégré conformément à une pluralité de modèles de BIN de test, un dispositif de manutention (30) pour amener les dispositifs à circuit intégré à tester de l'unité d'un lot et pour trier les dispositifs à circuit intégré testés en fonction des résultats de test et un microprocesseur (22) pour commander les moyens de test et transmettre les données de résultat de test; un ordinateur principal (14) comprenant des moyens de mémorisation destinés à mémoriser les données de résultat de test transmises à partir des dispositifs de test (12), des moyens de détermination de limites de BIN destinés à déterminer les critères de limites de BIN de test pour chacun des modèles de BIN de test et des moyens de décision de lot destinés à déterminer l'acheminement suivant du lot testé sur la base des données de test mémorisées dans les moyens de mémorisation et en fonction des critères de limites de BIN de test; une pluralité d'ordinateurs distribués (16) comprenant chacun des moyens d'instruction destinés à donner des instructions concernant l'acheminement suivant du lot testé sur la base du résultat des moyens de décision de lot et des moyens d'analyse destinés à analyser le résultat des données de test; et un réseau (18) pour interconnecter la pluralité de dispositifs de test (12), l'ordinateur principal (14) et la pluralité d'ordinateurs distribués (16). 2. Système de contrôle selon la revendication 1, dans lequel l'ordinateur principal (14) est pourvu de moyens d'alarme destinés à produire un message d'alarme lorsqu'une situation anormale survient pendant le test. 3. Système de contrôle selon la revendication 1, dans lequel l'ordinateur principal (14) est pourvu d'une base de données de décision de lot qui comporte des données du nombre de dispositifs à circuit intégré classés dans chacun de la pluralité de modèles de BIN. 4. Système de contrôle selon la revendication 1, dans lequel l'ordinateur principal (14) est pourvu d'une base de données de contrôle de séquence de test qui comporte des données d'un mode de test représentant l'état du dispositif de test (12), d'un instant de début de test, d'une taille de lot, d'un compte total, d'un total de défauts, de dispositifs bons, de défauts de circuit ouvert/de court-circuit et d'autres défauts. 5. Système de contrôle selon la revendication 1, dans lequel l'ordinateur principal (14) est pourvu d'une base de données d'analyse de données qui comporte des données de noms de dispositifs à circuit intégré, d'un numéro de lot, d'un instant de début de test, d'une taille de lot, d'un compte total, d'un total de défauts et du nombre de dispositifs à circuit intégré classés dans chacun de la pluralité de modèles de BIN de test. 6. Procédé de contrôle pour contrôler les opérations de test de dispositifs à circuit intégré, caractérisé en ce que ledit procédé de contrôle comprend les étapes consistant à: (i) régler un dispositif de test (12) en fournissant une pluralité de dispositifs à circuit intégré par lot et en chargeant un programme de test; (ii) tester et trier les dispositifs à circuit intégré conformément à une pluralité de modèles de BIN de test; (iii) contrôler la progression de l'étape de test et de tri, tout en mémorisant les données de test produites pendant l'étape de test et de tri; (iv) décider, lorsque le test et le tri sont achevés, de l'acheminement suivant du lot testé en utilisant les données de test mémorisées et les limites de BIN de test établies pour les modèles de BIN de test; (v) mémoriser les données de test dans différents emplacements de mémoire selon la décision de lot et afficher la décision de lot; et (vi) déterminer, lorsque le lot satisfait à une exigence de rendement, si le lot testé comporte des dispositifs à circuit intégré dépassant les limites de BIN et égaux ou supérieurs en nombre à un nombre prédéterminé et, ensuite, lorsque le nombre de dispositifs à circuit intégré dépassant les limites de BIN est égal ou supérieur au nombre prédéterminé, un test d'échantillonnage et un test de fiabilité de production sont exécutés en échantillonnant certains dispositifs à circuit intégré bons du lot, tandis que lorsque le nombre de dispositifs à circuit intégré dépassant les limites de BIN est inférieur au nombre prédéterminé, le test d'échantillonnage est exécuté, et s'il n'y a pas de dispositif à circuit intégré À,2763716. dépassant les limites de BIN, le test d'échantillonnage est omis. 7. Procédé de contrôle selon la revendication 6, dans lequel l'étape de contrôle de l'opération de test détermine si l'opération de test a progressé dans une condition normale en utilisant des données d'un nom de dispositif de test, d'un instant de début de test de lot, d'une taille de lot, de compte total, de total de défauts, de dispositifs bons, de défauts de circuit ouvert/de court-circuit et d'autres défauts et, lorsqu'une situation anormale survient, un message d'alarme est produit et, lorsque l'opération de test est normale, l'opération de test est poursuivie. 8. Procédé de contrôle selon la revendication 6, dans lequel les limites de BIN de test sont établies par les étapes suivantes consistant à: calculer une moyenne 'P' de chacun des modèles de BIN de test; calculer un écart type 'a = P(1 - P)/n' en utilisant la moyenne 'P' et une taille de lot 'n'; déterminer si la moyenne 'P' est égale ou inférieure à un premier taux de référence; déterminer si 'P+3o' est égal ou inférieur à un second taux de référence lorsque la moyenne 'P' est égale ou inférieure au premier taux de référence et déterminer si la moyenne 'P' est égale ou inférieure à un troisième taux de référence lorsque la moyenne 'P' dépasse le premier taux de référence; fixer une limite de BIN de test telle que 'P+3a' lorsque 'P+3a' dépasse le second taux de référence et fixer une limite de BIN de test comme second taux de référence lorsque 'P+3a' est égal ou inférieur au second taux de référence et fixer une limite de BIN de test telle que 'P+2o' lorsque la moyenne 'P' est égale ou inférieure au troisième taux de référence; déterminer si la moyenne 'P' est égale ou inférieure à un quatrième taux de référence lorsque la moyenne 'P' dépasse le troisième taux de référence; fixer une limite de BIN de test telle que 'P+o' lorsque la moyenne 'P' est égale ou inférieure au quatrième taux de référence; déterminer si la moyenne 'P' est égale ou inférieure à un cinquième taux de référence lorsque la moyenne 'P' dépasse le quatrième taux de référence; et fixer une limite de BIN de test comme moyenne 'P' lorsque la moyenne 'P' est égale ou inférieure au cinquième taux de référence et décider qu'il est impossible de fixer une limite de BIN de test lorsque la moyenne 'P' dépasse le cinquième taux de référence; et dans lequel le second taux de référence est supérieur au premier taux de référence et le premier, le troisième, le quatrième et le cinquième taux sont augmentés dans cet ordre. 9. Procédé de contrôle selon la revendication 8, dans lequel le second taux de référence est de 0,3 % de la taille du lot. 10. Procédé de contrôle selon la revendication 6, dans lequel l'étape de décision de lot (iv) comprend les étapes consistant à: déterminer si un rendement est égal ou supérieur à une valeur prédéterminée; déterminer si le rendement dépasse 100 % lorsque le rendement est égal ou supérieur à la valeur prédéterminée et mémoriser les données de test dans une base de données de dispositifs défectueux lorsque le rendement est inférieur à la valeur prédéterminée; mémoriser les données -de test dans la base de données de dispositifs défectueux et répéter l'opération de test lorsque le rendement dépasse %; déterminer s'il y a des données de BIN de test dépassant les limites de BIN de test; mémoriser les données de test dans la base de données de dispositifs défectueux et demander une inspection d'entrée lorsque des données de BIN de test dépassant les limites de BIN de test sont trouvées; et mémoriser les données de test dans une base de données de dispositifs bons et demander une inspection d'entrée lorsque des données de BIN de test dépassant les limites de BIN de test ne sont pas trouvées. 11. Procédé de contrôle selon la revendication 6, dans lequel l'étape de décision de lot (iv) comprend les étapes consistant à: déterminer si un rendement est égal ou supérieur à une valeur prédéterminée; déterminer si le rendement dépasse 100 % lorsque le rendement est égal ou supérieur à la valeur prédéterminée et mémoriser les données de test dans une base de données de dispositifs défectueux lorsque le rendement est inférieur à la valeur prédéterminée; mémoriser les données de test dans la base de données de dispositifs défectueux et exécuter un test d'échantillonnage lorsque le rendement dépasse 100 %; déterminer s'il y a des données de BIN de test dépassant les limites de BIN de test; mémoriser les données de test dans la base de données de dispositifs défectueux et demander une inspection d'entrée lorsque des données de BIN de test dépassant les limites de BIN de test sont trouvées; et mémoriser les données de test dans une base de données de dispositifs bons et demander une inspection d'entrée lorsque des données de BIN de test dépassant les limites de BIN de test ne sont pas trouvées. 12. Procédé de contrôle selon la revendication 6, dans lequel l'étape (vi) comprend les étapes consistant à: déterminer si le nombre de dispositifs à circuit intégré réellement défectueux est égal ou inférieur à un nombre prédéterminé lorsque le rendement dépasse %; exécuter un test d'échantillonnage lorsque le nombre de dispositifs à circuit intégré réellement défectueux est égal ou inférieur au nombre prédéterminé; et exécuter un test d'échantillonnage double lorsque le nombre de dispositifs à circuit intégré réellement défectueux est supérieur au nombre prédéterminé. 13. Procédé de contrôle selon la revendication 12, dans lequel le nombre prédéterminé est de 0,25 % de la taille du lot. 14. Procédé de contrôle selon la revendication 6, dans lequel l'étape (vi) comprend les étapes consistant à: déterminer si le nombre de dispositifs à circuit intégré réellement défectueux est égal ou inférieur à un nombre prédéterminé lorsque le rendement dépasse 100 %; exécuter un test d'échantillonnage lorsque le nombre de dispositifs à circuit intégré réellement défectueux est égal ou inférieur au nombre prédéterminé; et répéter l'opération de test lorsque le nombre de dispositifs à circuit intégré réellement défectueux est supérieur au nombre prédétermine.