Brevet FR2771550A1 — publié le 19990528

DISPOSITIF A CIRCUIT INTEGRE A SEMI-CONDUCTEUR COMPORTANT DES FILS DE LIAISON FACTICES CONTEXTE DE L'INVENTION 1. Domaine de l'invention La présente invention concerne de façon générale un dispositif à circuit intégré (CI) à semi-conducteur. La présente invention concerne plus particulièrement un dispositif à CI à semi-conducteur comprenant des fils de liaison factices pour empêcher des courts-circuits provoqués par un balayage des fils pendant l'opération de moulage. 2. Description des arts associés Les dispositifs à CI à semi-conducteur nécessitent des moyens de communication, par exemple des plots de liaison, pour connexion électrique avec des appareils de l'environnement externe. La connexion électrique est typiquement réalisée par des fils de liaison qui connectent les plots de liaison à un conducteur respectif parmi des conducteurs (ou motifs câblés) d'un substrat (cadre de conducteurs ou carte de circuit imprimé). Les fils de liaison sont habituellement faits d'or, d'aluminium ou de leurs alliages. Le développement actuel rapide des technologies dans l'industrie de la conception et de la fabrication des CI accélère l'augmentation de l'intégration de dispositifs à CI à semi-conducteur ainsi que la diminution de la taille des dispositifs. Ainsi, le nombre de conducteurs et de plots de liaison augmente tandis que la taille et ltespacement des plots et la largeur et l'espacement des conducteurs diminuent en conséquence. D'ailleurs, la diminution de l'espacement des conducteurs se heurte à une limite due aux conditions de fabrication du dispositif. En conséquence, l'espace entre les conducteurs et la puce doit être augmenté de façon qu'un plus grand nombre de conducteurs puisse être agencé autour de la puce, ce qui nécessite une augmentation de la longueur des fils de liaison qui connectent les conducteurs à la puce. Le long fil de liaison est plus enclin à un déplacement ou à être entraîné par le front d'écoulement de la résine de moulage entrant dans la cavité de moule, provoquant la mise en contact de fils de liaison adjacents, et un court-circuit du dispositif. Ceci constitue une limitation critique à la diminution de la taille du dispositif. Empêcher un balayage de fils pendant une opération de moulage de transfert, et en même temps, utiliser un long fil de liaison, constituent une nécessité importante pour diminuer la taille du dispositif. La diminution de la taille du dispositif pour augmenter le nombre de dispositifs individuels par tranche est associée au coût de productivité et de production. Bien que le balayage de fils soit un problème courant dans la fabrication de tous les types de dispositifs à CI à semi-conducteur, son importance est plus marquée pour le boîtier multibroches ayant un grand nombre de broches d'E/S (entrée-sortie) et pour les boîtiers minces. La fabrication actuelle en grandes quantités permet à un fabricant de dispositifs à CI d'avoir des fils de liaison de 200 mils (5 mm) au maximum. La limite de la longueur des fils de liaison est déterminée par la technologie de l'opération de moulage, et non par l'opération de liaison des fils elle-même. C'est-à-dire que, bien que l'opération de liaison des fils permette l'utilisation d'environ 250 mils (6,35 mm) de fil, le balayage de fils provoqué par l'écoulement de résine de moulage pendant l'opération de moulage empêche l'utilisation de fils de 200 mils (5 mm) de longueur ou davantage. Le balayage de fils dans le dispositif à CI à semiconducteur existant est décrit en référence à la figure 1 jusqu'à la figure 4. La figure 1 est une vue plane montrant un dispositif à CI à semi-conducteur classique ; la figure 2 est une vue en coupe transversale le long de la ligne II-II de la figure 1 la figure 3 est une vue plane montrant le balayage de fils de liaison par l'écoulement de résine de moulage et la figure 4 est une vue en coupe transversale le long de la ligne IV-IV de la figure 3, montrant l'emplacement de fils de liaison avant et après que le balayage a eu lieu. Le dispositif à CI de la figure 1 est un dispositif pour un boîtier multibroches habituellement appelé QFP ("Quad Flat Package") . Le dispositif est achevé par une opération de liaison de fils dans laquelle la puce 10 est connectée à un cadre de conducteurs 20 par l'intermédiaire de fils de liaison 30, et est prêt pour l'opération suivante de moulage. La puce 10 est fixée à un plot support 22 du cadre de conducteurs 20, et le plot support 22 est couplé au cadre de conducteurs 20 par l'intermédiaire de plusieurs, par exemple quatre (4), barres de liaison 26, formées aux coins du cadre de conducteurs 20. Les conducteurs 24 du cadre de liaison 20 sont connectés électriquement à un plot respectif des plots de liaison correspondants 12 de la puce 10, par l'intermédiaire de fils de liaison 30. Le dispositif est soumis à l'opération de moulage, dans laquelle la puce, les connexions électriques et le plot support sont enrobés par une résine de moulage. L'aire située à l'intérieur de la ligne en pointillés 40 est enrobée. La figure 2 est une vue en coupe transversale le long de la ligne II-II de la figure 1, et montre le dispositif situé dans une cavité de moule 50. La porte 52, dans laquelle entre l'écoulement composite de moulage, est située près de l'une des quatre barres de liaison 26 de la figure 1. L'écoulement de résine de moulage entre dans la cavité du moule par l'intermédiaire de la porte 52 dans un sens d'écoulement indiqué par le nombre numérique 42, et remplit la cavité 54 formée par des demi-moules supérieur et inférieur 50a, 50b. La résine de moulage est un fluide hautement visqueux, et les fils de liaison se plient ou sont entraînés dans la direction de l'écoulement de la résine de moulage entrant dans la cavité de moule 54. Le balayage de fils provoqué par l'écoulement de la résine de moulage 42 est représenté sur la figure 3. La figure 3 montre que la majorité des fils de liaison 30 subissent un balayage dû aux forces de pliage par l'écoulement de résine de moulage, et en particulier le fil 30a ('fil le plus externe 30a') le plus proche de la barre de liaison 26, est soumis aux forces de pliage les plus importantes, le mettant en contact avec les fils adjacents 30b et court-circuitant le dispositif sur la figure 3). La figure 4, qui est une coupe transversale le long des lignes IV-IV de la figure 1 et de la figure 3, montre la dislocation des fils de liaison avant et après l'opération de moulage, montrant le balayage de fils. Sur la figure 4, le fil avant l'opération de moulage est indiqué par un trait plein, tandis que le fil après l'opération de moulage est indiqué par un trait en pointillés. Comme représenté sur la figure 4, la dislocation du fil le plus externe 30a est sensiblement plus grande que celle des autres fils 30b, 30c, provoquant la mise en contact et le court-circuit du fil le plus externe 30a avec les fils adjacents 30b. Les autres fils restants 30b, 30c, subissent une importance similaire de dislocation, ne produisant aucun contact ou court-circuit. La raison pour laquelle le fil le plus externe 30a subit la plus grande dislocation peut être supposée la suivante. La distance (dl) entre le fil le plus externe 30a et son fil adjacent avec une barre de liaison 26 entre eux, est supérieure à (d2) entre un fil 30b et un autre fil adjacent 30c. Ceci se produit car une barre de liaison 26 est présente au coin du cadre de conducteurs. Le fil le plus externe 30a reçoit le contact d'une plus grande quantité de, et est soumis à une plus grande force de pliage de, l'écoulement de résine de moulage entrant dans la cavité de moule, par rapport aux autres fils 30b, 30c. Le degré de balayage, indiquant la quantité de balayage des fils de liaison individuels, est de 4 à 6% pour le fil le plus externe 30a et de 2 à 3% pour les autres fils 30b, 30c. Ici, le terme 'degré de balayage' est défini par [Déplacement au centre du fil/longueur du fil] x 100 Pour le dispositif à CI représenté sur les figures 1 à 4, l'espacement des plots de liaison 12 est de 75 Um et l'espacement des conducteurs 24 est de 200 Hm (sur la base de l'extrémité interne des conducteurs), de sorte que la distance entre fils adjacents est environ de 136,5 Um en leurs centres. D'autre part, la longueur du fil le plus externe 30a est de 218 mils (. 5, 54 mm). En conséquence, si les taux de déplacement du fil le plus externe 30a et de son fil adjacent 30b sont respectivement de 6% et 3%, le déplacement du fil le plus externe 30a et de son fil adjacent 30b est respectivement de 13 mils (=325 Um) et de 6,5 mils (=162,5 ym). Ainsi, la différence de déplacement (=162,5 ym) entre ces deux fils 30a et 30b est beaucoup plus grande que la distance (136,5 Um) entre eux, produisant un contact des fils. Pour éviter ce problème associé au balayage de fils, les fabricants de dispositifs à CI à semi conducteur augmentent l'espacement des plots de liaison aux coins de la puce de façon à assurer un espace suffisamment grand entre fils adjacents de sorte qu'il n'y ait pas de contact ou court-circuit de fils, même si un balayage de fils se produit. Toutefois, ce type d'approche n'est pas avantageux car il va à l'encontre de la tendance actuelle à diminuer la taille des puces. Une autre approche enseignée dans le brevet U.S. 5 302 850, de Hara, comprend une modification de la structure de la cavité de moule. C'est-à-dire que les ouvertures d'entrée 62a et 62b sont situées de manière centrale respectivement sur les portions de moule supérieure et inférieure, tandis que les moules existants ont une ouverture d'entrée située à l'intérieur des limites de la portion de moule inférieure. Selon le brevet U.S. 5 302 850, le sens d'écoulement de la résine et la direction des fils de liaison connectant le dispositif à CI à semi-conducteur aux conducteurs sont tous approximativement en conformité radiale par rapport au centre du dispositif, permettant d'empêcher le balayage de fils. Cette approche présente toutefois un inconvénient en ce que le boîtier après l'opération de moulage comporte un corps de boîtier, dont les surfaces supérieures et inférieures ont une bavure en leur centre, due à l'ouverture d'entrée. Ces bavures dégradent la fiabilité de l'opération de marquage subséquente dans laquelle un nom de marque et le nom du fabricant sont imprimés sur la surface du boîtier. De plus, cette approche nécessite un nouvel équipement de moulage. RESUME DE L'INVENTION Ainsi, un but de la présente invention consiste à résoudre les problèmes associés au balayage de fils pendant l'opération de moulage. La présente invention consiste à permettre une diminution de la taille du dispositif à CI à semiconducteur en augmentant la longueur autorisée du fil dans le dispositif. Selon la présente invention, il est fourni un dispositif à CI à semi-conducteur permettant une amélioration du rendement ainsi qu'une diminution du coût de production. La présente invention fournit un dispositif à circuit intégré (CI) à semi-conducteur comprenant une puce de CI à semi-conducteur ayant une surface active avec plusieurs côtés, et une pluralité de plots de liaison formés sur la surface active le long des côtés un substrat ayant une pluralité de conducteurs s'étendant vers la puce et étant séparés de la puce une pluralité de fils de liaison pour connecter électriquement les conducteurs à un plot respectif desdits plots de liaison correspondants ; et un corps de boîtier pour enrober la puce, le substrat et les fils de liaison, et qui est fait d'une résine de moulage fluide dans une cavité de moule dans lequel un ou plusieurs ('fils d'exposition') des fils de liaison sont directement exposés à un front d'écoulement de résine de moulage entrant dans la cavité de moule de façon qu'ils soient plus aptes à subir un balayage de fils que les autres fils de liaison ; et dans lequel le dispositif comprend en outre au moins un fil de liaison factice qui empêche les fils d'exposition d'être directement exposés au front d'écoulement de la résine de moulage. La présente invention fournit en outre un dispositif à circuit intégré (CI) à semi-conducteur comprenant une puce de CI à semi-conducteur ayant une surface active avec plusieurs côtés, et une pluralité de plots de liaison formés sur la surface active le long des côtés un substrat ayant une pluralité de conducteurs s'étendant vers la puce et étant séparés de la puce une pluralité de fils de liaison pour connecter électriquement les conducteurs à un plot respectif desdits plots de liaison correspondants ; et un corps de boîtier pour enrober la puce, le substrat et les fils de liaison, et qui est fait d'une résine de moulage fluide dans une cavité de moule dans lequel les fils de liaison comprennent un ou plusieurs de certains fils de liaison, ces certains fils de liaison étant séparés des fils de liaison adjacents avec un plus grand intervalle que celui qu'ont les autres fils restants, et les fils de liaison comprennent en outre au moins un fil de liaison factice ayant la même hauteur que celle des certains fils de liaison, les fils de liaison factices étant disposés entre les certains fils de liaison et leurs fils de liaison adjacents. La présente invention fournit encore un dispositif à circuit intégré (CI) à semi-conducteur comprenant une puce de CI à semi-conducteur ayant une surface active avec plusieurs côtés, et une pluralité de plots de liaison formés sur la surface active le long des côtés ; un substrat ayant une pluralité de conducteurs s étendant vers la puce et étant séparés de la puce ; une pluralité de fils de liaison pour connecter électriquement les conducteurs à un plot respectif desdits plots de liaison correspondants ; et un corps de boîtier pour enrober la puce, le substrat et les fils de liaison, et qui est fait d'une résine de moulage fluide dans une cavité de moule dans lequel les fils de liaison comprennent au moins des premiers fils de liaison et au moins des deuxièmes fils de liaison, les premiers fils de liaison ayant une hauteur plus faible que les deuxièmes fils de liaison et étant situés de manière adjacente aux deuxièmes fils de liaison ; et dans lequel les fils de liaison comprennent en outre au moins un fil de liaison factice ayant la même hauteur que celle des premiers fils de liaison, et étant disposés entre les premiers fils de liaison et leurs deuxièmes fils de liaison adjacents. BREVE DESCRIPTION DES DESSINS Ces caractéristiques et avantages de la présente invention, ainsi que divers autres, seront facilement compris en référence à la description détaillée suivante effectuée conjointement avec les dessins annexés, dans lesquels des numéros de référence analogues désignent des éléments structurels analogues, et dans lesquels la figure 1 est une vue plane montrant un dispositif à CI à semi-conducteur classique la figure 2 est une vue en coupe transversale le long de la ligne II-II de la figure 1 ; la figure 3 est une vue plane montrant le balayage de fils de liaison dû à une introduction de la résine de moulage dans le dispositif à CI à semi-conducteur la figure 4 est une vue en coupe transversale le long de la ligne IV-IV de la figure 3, montrant l'emplacement de fils de liaison avant et après que le balayage a eu lieu ; la figure 5 est une vue en coupe transversale montrant la matrice de moulage dans laquelle l'emplacement de la porte où la résine de moulage est introduite est modifié pour empêcher le balayage de fils la figure 6 est une vue en perspective montrant la configuration des fils de liaison avant l'opération de moulage, la configuration étant utilisée dans une expérience de simulation pour analyser le phénomène de balayage de fils la figure 7 est une vue en perspective montrant la configuration des fils de liaison de la figure 6 après l'opération de moulage la figure 8 est une vue partiellement découpée montrant un boîtier du dispositif à CI à semiconducteur comprenant les fils de liaison factices selon le premier mode de réalisation de la présente invention la figure 9 est une vue plane partielle agrandie montrant la configuration des fils de liaison factices pendant l'opération de moulage du dispositif de la figure 8 la figure 10 est une vue en coupe transversale le long de la ligne X-X de la figure 9 la figure 11 est une vue plane partielle montrant la configuration des fils de liaison factices dans un dispositif à CI à semi-conducteur, les fils de liaison factices étant selon le deuxième mode de réalisation de la présente invention la figure 12 est une vue en coupe transversale le long de la ligne XII-XII de la figure 11 la figure 13 est une vue plane montrant un autre boîtier du dispositif à CI à semi-conducteur comprenant les fils de liaison factices selon la présente invention la figure 14 est une vue plane partielle montrant la configuration des fils de liaison factices d'un dispositif à CI à semi-conducteur, les fils de liaison factices étant selon le troisième mode de réalisation de la présente invention la figure 15 est une vue en coupe transversale le long de la ligne XV-XV de la figure 14 ; et la figure 16 est une vue plane partielle montrant la configuration des fils de liaison factices dans un dispositif à CI à semi-conducteur, les fils de liaison factices étant selon le quatrième mode de réalisation de la présente invention. DESCRIPTION DETAILLEE DE L'INVENTION Selon un premier aspect de la présente invention, il est fourni un dispositif à CI à semi-conducteur comprenant une puce de CI à semi-conducteur ayant une pluralité de plots de liaison sur sa surface. La puce comporte une surface active ayant plusieurs côtés et une pluralité de plots de liaison sont formés sur la surface active le long des côtés. Le dispositif comprend un substrat ayant une pluralité de conducteurs s'étendant vers la puce et étant séparés de la puce. Les plots de liaison sont électriquement connectés à un conducteur respectif des conducteurs correspondants par l'intermédiaire de fils de liaison. La puce, le substrat et les fils de liaison sont enrobés par une résine de moulage pour fournir un corps de boîtier. Le dispositif selon le premier aspect de la présente invention comporte un ou plusieurs fils d'exposition. Le terme 'fils d'exposition' désigne les fils directement tournés vers le front d'écoulement de résine de moulage entrant dans la cavité de moule pendant l'opération de moulage. Les fils d'exposition subissent le balayage de fils le plus important parmi les autres fils, comme décrit ci-dessus. Le dispositif selon le premier aspect de la présente invention comporte en outre au moins un fil de liaison factice qui empêche les fils d'exposition d'être directement au contact du front d'écoulement de la résine de moulage. Pour le dispositif, les fils d'exposition peuvent être les fils de liaison qui connectent le plot de liaison le plus externe au conducteur le plus externe correspondant, ou les premiers fils adjacents aux deuxièmes fils ayant une hauteur différente de celle des premiers fils. Dans le premier cas, les fils de liaison factices peuvent être deux fils de liaison connectant le plot support aux barres de liaison, ou peuvent être les fils de liaison connectant le plot factice aux conducteurs les plus externes. Dans le dernier cas, les fils de liaison factices peuvent être des fils de liaison qui connectent le plot d'isolement aux conducteurs auxquels les fils d'exposition sont connectés. Les fils factices peuvent également être les fils de liaison qui connectent les plots d'isolement à des conducteurs factices. Pour le dispositif à CI à semi-conducteur selon le premier aspect de la présente invention, le substrat peut être le cadre de conducteurs ou une carte de circuit imprimé, et le dispositif peut être un dispositif parmi QFP, TDFP, PLCC, SOP ou TSOP. Selon le deuxième aspect de la présente invention, le dispositif à CI à semi-conducteur comprend un ou plusieurs de certains fils de liaison, qui sont séparés des fils de liaison adjacents avec un plus grand intervalle que celui qu'ont les autres fils restants. Le dispositif comprend en outre au moins un fil de liaison factice ayant la même hauteur que celle des certains fils de liaison. Les fils de liaison factices sont agencés entre les certains fils de liaison et leurs fils de liaison adjacents. Pour le dispositif à CI à semi-conducteur selon le deuxième aspect de la présente invention, les fils factices sont des fils de liaison qui connectent les plots les plus externes à un conducteur respectif des conducteurs correspondants les plus externes. Comme alternative, les fils de liaison factices sont deux fils de liaison qui connectent le plot support aux barres de liaison. Selon le troisième aspect de la présente invention, il est fourni un dispositif à CI à semi-conducteur comprenant au moins des premiers fils et au moins des deuxièmes fils, les premiers et deuxièmes fils ayant des hauteurs différentes. Les premiers fils comprennent certains fils séparés de leurs premiers fils adjacents avec un plus grand intervalle qu'ont les autres fils restants. Des fils de liaison factices ayant la même hauteur que celle des certains fils sont également prévus entre les certains fils et leurs premiers fils adjacents. Pour le dispositif à CI à semi-conducteur selon le troisième aspect de la présente invention, les deuxièmes fils peuvent être des fils de liaison qui connectent les plots de liaison à des bornes d'alimentation ou à des bornes de masse. Les fils de liaison factices peuvent également être les fils de liaison qui connectent les plots d'isolement aux conducteurs auxquels les certains fils sont couplés. Comme alternative, ils peuvent être des fils de liaison qui connectent les plots d'isolement aux conducteurs factices. La présente invention va maintenant être décrite plus en détail en référence aux dessins annexés. Les éléments similaires et identiques sont respectivement indiqués par des nombres numériques similaires et identiques dans l'ensemble des dessins. La figure 6 est une vue en perspective montrant la configuration des fils de liaison avant le processus de moulage, la configuration étant utilisée dans une expérience de simulation pour analyser le phénomène de balayage de fils ; et la figure 7 est une vue en perspective montrant la configuration des fils de liaison de la figure 6 après le processus de moulage. Les paramètres agissant sur le balayage de fils comportent la viscosité et le débit de la résine de moulage, la longueur et la hauteur des fils, l'angle de l'écoulement de résine de moulage par rapport aux fils de liaison, et analogue. La cause la plus grave et prédominante du balayage du fil le plus externe est la distance ou l'intervalle entre fils adjacents Ainsi, le degré de balayage de fils est étroitement lié au degré d'exposition des fils au front d'écoulement de la résine de moulage. Pour confirmer cette compréhension, nous exécutons une expérience de simulation. Comme représenté sur la figure 6, l'un des quatre côtés de la puce 110 est divisé en quatre segments A, B, C et D. Le segment A contient des fils de liaison ayant une hauteur relativement basse, les segments B et D contiennent des fils de liaison ayant des hauteurs relativement grandes et le segment C ne contient aucun fil de liaison. Après achèvement de l'opération de moulage, dont les résultats sont représentés sur la figure 7, tous les segments présentent les balayages de fils les plus importants, et en conséquence font courtcircuit avec les fils les plus externes 130a, 130b, 130d, qui sont directement exposés au front d'écoulement de la résine de moulage 142. Les conditions et les résultats de l'expérience de simulation sont les suivants Type de boîtier : 208QFP Espacement des conducteurs 124 du cadre de conducteurs 120 : 200 Um Taille de la puce 110 . 4675 Um x 4675 ym Espacement des plots de liaison 112 : 75 ym Diamètre du fil de liaison 130 : 1,3 mil (=32,5 ym) Hauteur des fils de liaison 130 : 180-200 (hl) 450-470 (h2) Longueur du fil de liaison 130 : 182-218 ym Degré de balayage de fils : 2, 6k (pour 130a) 1,0 - 1,3% (pour tous les fils du segment A, sauf le fil le plus externe 130a) 5, 8k (pour 130b) 1 à 3% (pour tous les fils du segment B, sauf le fil le plus externe 130b) 4% (pour 130d) 1-2k (pour tous les fils du segment D, sauf le fil le plus externe 130d) Les résultats montrent que les fils les plus externes 130a, 130b, 130d, en contact en premier avec le front d'écoulement de résine de moulage subissent le balayage de fils le plus important, et en conséquence court-circuitent le dispositif. Les fils du segment B, qui ont l'intervalle similaire entre fils adjacents par rapport à celui du segment A, mais ont les hauteurs différentes par rapport à chacun des autres fils adjacents, subissent un balayage de fils important presque de la même importance que le balayage de fils du segment D. Le segment D est situé derrière le segment C où il n'y a aucun fil, et en conséquence les fils 130d du segment D sont soumis à des forces de pliage importantes et directes par l'écoulement de résine de moulage. D'autre part, les fils du segment A subissent un balayage relativement plus faible que les fils des autres segments. Toutefois, les fils du segment A ont une hauteur trop faible pour fournir une force de liaison suffisante, entraînant un problème de production en grande quantité du dispositif. En conséquence, on peut comprendre que le balayage d'un certain fil qui est exposé en premier au front d'écoulement de résine de moulage entrant dans la cavité de moule, est significatif, et que, en conséquence, une diminution de l'exposition peut éviter, ou réduire efficacement le balayage de fils. Comme alternative, tous les fils sont rendus exposés au front d'écoulement de résine avec un degré similaire, de sorte que chaque fil peut subir des degrés de balayage similaires. Dans le cas contraire, le dispositif peut être conçu de façon que le balayage et en conséquence un court-circuit ne modifie pas le fonctionnement du dispositif. Ce qui suit constitue des modes de réalisation spécifiques de la présente invention. La figure 8 est une vue découpée partielle montrant un boîtier du dispositif à CI à semi-conducteur comprenant les fils de liaison factices selon le premier mode de réalisation de la présente invention la figure 9 est une vue plane partiellement agrandie montrant la configuration des fils de liaison factices pendant l'opération de moulage du dispositif de la figure 8 ; et la figure 10 est une vue en coupe transversale le long de la ligne X-X de la figure 9. En référence aux figures 8 à 10, le dispositif à CI à semi-conducteur comprend une puce de CI à semiconducteur 110, ayant une surface active 114 comportant plusieurs (par exemple, quatre) côtés, et une pluralité de plots de liaison 112 formés sur la surface active le long des côtés. La puce 110 est fixée à un plot support 122 d'un cadre de conducteurs 120. Des barres de liaison 126 s'étendant depuis les coins du plot support 122, soutiennent le plot support 122 et la puce 110 pendant le processus de montage du boîtier. Les conducteurs 124 du cadre de conducteurs 120 sont séparés de, et agencés autour de, la puce 110. Les conducteurs 124 s'étendent radialement vers la puce 110. Les conducteurs 124 sont électriquement connectés à un plot respectif des plots de liaison 112 par l'intermédiaire de fils de liaison 130. La puce 110, les conducteurs 124 et les fils de liaison 130 sont enrobés de façon à constituer un corps de boîtier 140. La partie des conducteurs 124 s'étendant à l'extérieur du corps 140 est formée de façon à donner une configuration convenable pour être montée sur le PCB externe (non représenté), donnant ainsi un boîtier 100. Le boîtier représenté sur la figure 8 est un exemple de QFP. Tous les fils 130, à l'exception des fils les plus externes 130e, 130f, ont le même intervalle ou la même distance entre fils adjacents. Les fils les plus externes 130e et 130f situés des deux côtés de la barre de liaison 126 ont un plus grand intervalle que les autres. En conséquence, lorsque la résine de moulage entre dans la cavité de moule, le fil le plus externe 130e exposé le plus tôt au front d'écoulement 142 subit le balayage important et court-circuite les fils adjacents. Pour éviter ce balayage de fils et ce courtcircuit, une pluralité de, par exemple deux, fils de liaison factices 132 ; 132a, 132b, sont prévus près de, ou sur la barre de liaison 126, pour diminuer l'intervalle des fils les plus externes 130e, 130f, rendant ainsi le degré de balayage du fil le plus externe 130e similaire à celui des autres fils, et empêchant le court-circuit. Les fils de liaison factices 132 peuvent être formés en couplant la barre de liaison 126 à la partie restante du plot support où la puce 110 n'est pas fixée. Pour diminuer la pression appliquée au fil le plus externe 130e de l'écoulement de résine de moulage, il est préférable de rendre la hauteur des fils de liaison factices 132 identique à celle du fil le plus externe 132e. Comme problème pratique, il est très facile de contrôler la hauteur du fil de liaison factice 132 sur un point de couplage, car l'opération de liaison est automatique. I1 est très important que les fils de liaison factices 132 soient prévus de façon que l'intervalle entre eux et le fil le plus externe 130e devienne presque identique ou identique à celui des autres fils 130. Par opposition, l'intervalle entre les fils de liaison factices 132 et le fil le plus externe opposé 130f n'a pas une telle signification. Même si le fil de liaison factice 132a, qui est tourné le plus tôt vers le front d'écoulement de résine de moulage, subit un balayage important puis court-circuite le fil de liaison factice adjacent 132b, il n'apparaît pas de problème de court-circuit du dispositif, car les fils de liaison factices 132a et 132b sont couplés à la barre de liaison 126 et n'ont pas de fonction électrique. Ceci explique pourquoi deux fils de liaison factices 132a et 132b devraient être formés. La figure 11 est une vue plane partielle montrant la configuration des fils de liaison factices dans un dispositif à CI à semi-conducteur, les fils de liaison factices étant selon le deuxième mode de réalisation de la présente invention ; et la figure 12 est une vue en coupe transversale le long de la ligne XII-XII de la figure 11. En référence aux figures 11 et 12, le dispositif à CI à semi-conducteur a la même structure que celle du premier mode de réalisation tel que décrit ci-dessus, à l'exception du fait que les fils de liaison factices 134 sont prévus dans une configuration différente. Ainsi, selon le deuxième mode de réalisation, un plot factice 116 est, de plus, formé sur la surface active 114 de la puce 110 dans une position située à côté d'un plot de liaison le plus externe 112e et en avant du coin de la puce 110. Le plot de liaison factice 116 a la même fonction que celle du plot de liaison le plus externe 112e. Le plot de liaison factice 116 est connecté au conducteur le plus externe 124e par l'intermédiaire d'un fil de liaison factice 134. Ainsi, le conducteur le plus externe 124e est connecté au plot de liaison le plus externe 112e et au plot factice 116. Lorsque l'écoulement de résine de moulage entre dans la cavité de moule, le fil de liaison factice 134 est tourné en premier vers le front d'écoulement, et ainsi est soumis au balayage le plus important. Toutefois, puisque le fil le plus externe 130e est connecté au plot de liaison factice 116 ainsi qu'au plot de liaison le plus externe 112e, ayant la même fonction indépendamment de leurs emplacements différents, le contact et le courtcircuit du fil le plus externe 130e avec le fil de liaison factice 134 ne pose pas de problème. Bien que ces premier et deuxième modes de réalisation aient été décrits en ce qui concerne un QFP, exemple représentatif de boîtiers multibroches, ils peuvent être appliqués à d'autres types de boîtiers. En particulier, ils peuvent être appliqués à un autre boîtier multibroches tel que PLCC ("Plastic Leaded Chip Carrier") , à des boîtiers minces tels que SOP ("Small Outline Package") , TSOP ("Thin Small Outline Package") ou TQFP ("Thin Quad Flat Package") et aux boîtiers BGA ("Ball Grid Array"). La figure 13 est une vue plane montrant un boîtier BGA, comme autre type de boîtier, comprenant les fils de liaison factices selon la présente invention. Dans le boîtier BGA 200, une carte de circuit imprimé (PCB) 220 sert de moyens de connexion électrique externe, à la différence du QFP dans lequel le cadre de conducteurs a la même fonction. Le PCB 220 comprend un plot support 222 auquel la puce 110 est fixée, et des conducteurs 224 (ou motifs câblés), connectés à la puce 110 par l'intermédiaire de fils, comme le cadre de conducteurs du QFP. Le PCB 220 diffère du cadre de conducteurs en ce que le plot support 222 et les conducteurs 224 sont formés sur un corps de résine isolant 221, et électriquement connectés à des billes de soudure 228 par l'intermédiaire de trous de traversée 225 formés dans le corps de résine isolant 221. Le nombre numérique 240 sur la figure 13 indique un corps de boîtier. Le boîtier de BGA 200 peut également être soumis à des courts-circuits dus à un balayage de fils. Les premier et deuxième modes de réalisation de la présente invention décrits ci-dessus peuvent être appliqués au boîtier de BGA. Le boîtier de BGA peut avoir des bornes d'alimentation ou des bornes de masse entre le plot support et les conducteurs. Ces bornes sont habituellement en forme d'anneau autour du plot support, et sont électriquement connectées à un ou plusieurs plots respectifs des plots de liaison sur la puce. Les fils de liaison connectés aux bornes d'alimentation ou aux bornes de masse ont généralement une hauteur plus faible que les autres fils de liaison. Les fils ayant une plus petite hauteur fournissent le même effet que s'il n'y avait aucun fil sur les fils ayant une hauteur plus grande. En conséquence, dans ce cas, le balayage de fils et le court-circuit du dispositif peuvent se produire. Les troisième et quatrième modes de réalisation suivants de la présente invention sont prévus comme solutions pour cela. La figure 14 est une vue plane partielle montrant la configuration des fils de liaison factices d'un dispositif à CI à semi-conducteur, les fils de liaison factices étant selon le troisième mode de réalisation de la présente invention ; et la figure 15 est une vue en coupe transversale le long de la ligne XV-XV de la figure 14. En référence aux figures 14 et 15, la borne d'alimentation 223 (ou la borne de masse) est disposée entre le plot support 222 où la puce 110 est fixée et les conducteurs 224. L'un 112g des plots de liaison est électriquement connecté à la borne d'alimentation 223 par l'intermédiaire de fils de liaison 130g, et le fil de liaison 130g a une plus petite hauteur 'h1, que celle 'h2, des autres fils. En conséquence, le fil 130h ('fil d'exposition') adjacent au fil 130g est directement exposé au front d'écoulement de résine de moulage 142, et est davantage soumis au balayage et au court-circuit. Pour éviter le balayage de fils dû à la différence de hauteur des fils, un fil de liaison factice 136 est prévu entre le fil d'exposition 130h et le fil plus petit 130g. Le fil de liaison factice 136 connecte un plot isolant 222a au conducteur 224h auquel le fil d'exposition 130h est connecté. Le fil de liaison factice 136 est prévu pour avoir la même hauteur que celle 'h2, du fil d'exposition 130h. Le balayage du fil de liaison factice 136 et en conséquence son courtcircuit, ne posent aucun problème. La figure 16 est une vue plane partielle montrant la configuration des fils de liaison factices dans un dispositif à CI à semi-conducteur, les fils de liaison factices étant selon le quatrième mode de réalisation de la présente invention. Ce mode de réalisation diffère du troisième mode de réalisation en ce que, pour le premier mode de réalisation, le fil de liaison factice 138 connecte le plot isolant 222a à un conducteur factice 224i. Le conducteur factice 224i est un conducteur isolé, qui n'est pas électriquement connecté aux contacts électriques tel que la bille de soudure (228 sur la figure 13). La présente invention permet d'empêcher un balayage de fils et un court-circuit du dispositif à CI à semiconducteur pendant l'opération de moulage, les limites d'augmentation de la longueur du fil de liaison peuvent en conséquence être effectivement diminuées. En conséquence, la diminution de la taille de la puce et en conséquence l'augmentation du nombre de puces par tranche peuvent être réalisées, entraînant une amélioration du rendement et une diminution du coût de production. De plus, la présente invention est avantageuse en ce qu'elle peut être réalisée et appliquée à divers boîtiers en utilisant les équipements existants avec une légère modification des programmes concernant l'opération de liaison de fils. Bien que des modes de réalisation préférés de la présente invention aient été décrit en détail cidessus, il faut bien comprendre que de nombreuses variantes et/ou modifications des concepts de base inventés ici enseignés pouvant apparaître aux experts de l'art, tombent toujours à l'intérieur de l'esprit et de la portée de la présente invention tels que définis dans les revendications annexées. REVENDICATIONS 1. Dispositif à circuit intégré (CI) à semiconducteur comprenant une puce de CI à semi-conducteur (110) ayant une surface active (114) avec plusieurs côtés, et une pluralité de plots de liaison (112) formés sur ladite surface active (114) le long des côtés un substrat ayant une pluralité de conducteurs (124) s'étendant vers ladite puce (110) et étant séparés de ladite puce une pluralité de fils de liaison (130) pour connecter électriquement lesdits conducteurs (124) à un plot respectif desdits plots de liaison (112) correspondants ; et un corps de boîtier (140) pour enrober ladite puce (110), ledit substrat et lesdits fils de liaison (130), et qui est fait d'une résine de moulage fluide dans une cavité de moule dans lequel un ou plusieurs ('fils d'exposition') desdits fils de liaison (130) sont directement exposés à un front d'écoulement (142) de résine de moulage entrant dans la cavité de moule de sorte qu'ils sont plus susceptibles de subir un balayage de fils que les autres fils de liaison (130) ; et dans lequel ledit dispositif comprend en outre au moins un fil de liaison factice (132) qui empêche lesdits fils d'exposition d'être directement exposés au front d'écoulement (142) de la résine de moulage. 2. Dispositif à CI à semi-conducteur selon la revendication 1, dans lequel lesdits fils de liaison factices (132) ont la même hauteur que celle desdits fils d'exposition. 3. Dispositif à CI à semi-conducteur selon la revendication 2, comprenant des plots les plus externes agencés sur les coins de ladite puce (110), et dans lequel lesdits fils d'exposition sont des fils de liaison qui connectent lesdits plots les plus externes aux conducteurs les plus externes (130e, 130f) correspondants. 4. Dispositif à CI à semi-conducteur selon la revendication 3, dans lequel ledit substrat comprend en outre un plot support (122) auquel ladite puce (110) est fixée et des barres de liaison (126) s'étendant depuis et en intégration avec les coins dudit plot support (122), et dans lequel lesdits fils de liaison factices (132) sont deux fils de liaison adjacents qui connectent ledit plot support (122) à l'une desdites barres de liaison (126), ladite une barre de liaison étant située aux coins où les fils de liaison d'exposition sont prévus. 5. Dispositif à CI à semi-conducteur selon la revendication 3, comprenant en outre des plots factices formés de manière adjacente auxdits plots les plus externes et ayant la même fonction que celle dudit plot le plus externe, et dans lequel lesdits fils de liaison factices (132) connectent lesdits plots factices à un conducteur respectif desdits conducteurs les plus externes (130e, 130f). 6. Dispositif à CI à semi-conducteur selon la revendication 2, comprenant des premiers fils et des deuxièmes fils, lesdits premiers fils ayant une hauteur différente par rapport à celle desdits deuxièmes fils et étant situés de manière adjacente auxdits deuxièmes fils ; et dans lequel ledit premier fil est constitué des fils d'exposition. 7. Dispositif à CI à semi-conducteur selon la revendication 6, dans lequel ledit substrat comprend en outre un plot support (122), auquel est fixée ladite puce (110), et des plots isolants disposés sur la surface dudit plot support (122), et dans lequel lesdits fils de liaison factices (132) connectent lesdits plots isolants à des conducteurs connectés auxdits fils d'exposition. 8. Dispositif à CI à semi-conducteur selon la revendication 6, dans lequel ledit substrat comprend en outre un plot support (122), auquel est fixée ladite puce (110), des plots isolants disposés sur la surface dudit plot support (122) et des conducteurs factices qui ne sont pas électriquement connectés aux appareils externes, et dans lequel lesdits fils de liaison factices (132) connectent lesdits plots isolants à un conducteur respectif desdits conducteurs qui sont connectés auxdits fils d'exposition. 9. Dispositif à CI à semi-conducteur selon la revendication 2, dans lequel ledit substrat est un cadre de conducteurs (120). 10. Dispositif à CI à semi-conducteur selon la revendication 9, qui est un dispositif parmi QFP, TQFP, PLCC, SOP ou TSOP. 11. Dispositif à CI à semi-conducteur selon la revendication 2, dans lequel ledit substrat est une carte de circuit imprimé, ladite carte de circuit imprimé étant constituée d'un substrat de résine isolant, un plot support (122) sur ledit substrat de résine, de conducteurs sur ledit substrat de résine et de trous de traversée traversant ledit substrat de résine. 12. Dispositif à CI à semi-conducteur selon la revendication 11, qui est un boîtier BGA. 13. Dispositif à circuit intégré (CI) à semiconducteur comprenant une puce de CI à semi-conducteur (110) ayant une surface active (114) avec plusieurs côtés, et une pluralité de plots de liaison (112) formés sur ladite surface active (114) le long des côtés un substrat ayant une pluralité de conducteurs (124) s'étendant vers ladite puce (110) et étant séparés de ladite puce une pluralité de fils de liaison (130) pour connecter électriquement lesdits conducteurs (124) à un plot respectif desdits plots de liaison (112) correspondants ; et un corps de boîtier (140) pour enrober ladite puce (110), ledit substrat et lesdits fils de liaison (130), et qui est fait d'une résine de moulage fluide dans une cavité de moule dans lequel lesdits fils de liaison comprennent un ou plusieurs de certains fils de liaison, lesdits certains fils de liaison étant séparés des fils de liaison adjacents avec un plus grand intervalle que celui qu'ont les autres fils restants, et lesdits fils de liaison comprennent en outre au moins un fil de liaison factice (132) ayant la même hauteur que celle desdits certains fils de liaison, lesdits fils de liaison factices étant disposés entre lesdits certains fils de liaison et leurs fils de liaison adjacents. 14. Dispositif à CI à semi-conducteur selon la revendication 13, comprenant des plots les plus externes agencés sur les coins de ladite puce, et lesdits certains fils de liaison sont des fils de liaison qui connectent lesdits plots les plus externes à un conducteur respectif des conducteurs les plus externes correspondants, lesdits conducteurs les plus externes étant le plus tôt mis en contact avec un front d'écoulement de la résine de moulage entrant dans la cavité de moule. 15. Dispositif à CI à semi-conducteur selon la revendication 14, dans lequel ledit substrat comprend en outre un plot support (122) auquel ladite puce est fixée et des barres de liaison s'étendant depuis et en intégration avec les coins dudit plot support, et dans lequel lesdits fils de liaison factices (132) sont deux fils de liaison adjacents qui connectent ledit plot support (122) à l'une desdites barres de liaison, ladite une barre de liaison étant située aux coins où les certains fils de liaison sont prévus. 16. Dispositif à CI à semi-conducteur selon la revendication 14, comprenant en outre des plots factices formés de manière adjacente auxdits plots les plus externes et ayant la même fonction que celle dudit plot le plus externe, et dans lequel lesdits fils de liaison factices (132) connectent lesdits plots factices à un conducteur respectif desdits conducteurs les plus externes (130e, 130f). 17. Dispositif à CI à semi-conducteur selon la revendication 13, dans lequel ledit substrat est un cadre de conducteurs. 18. Dispositif à CI à semi-conducteur selon la revendication 17, qui est un dispositif parmi QFP, TQFP, PLCC, SOP ou TSOP. 19. Dispositif à CI à semi-conducteur selon la revendication 13, dans lequel ledit substrat est une carte de circuit imprimé, ladite carte de circuit imprimé étant constituée d'un substrat de résine isolant, un plot support (122) sur ledit substrat de résine, des conducteurs sur ledit substrat de résine et des trous de traversée traversant ledit substrat de résine. 20. Dispositif à CI à semi-conducteur selon la revendication 19, qui est un boîtier BGA. 21. Dispositif à circuit intégré (CI) à semiconducteur comprenant une puce de CI à semi-conducteur (110) ayant une surface active (114) avec plusieurs côtés, et une pluralité de plots de liaison (112) formés sur ladite surface active (114) le long des côtés un substrat ayant une pluralité de conducteurs (124) s'étendant vers ladite puce et étant séparés de ladite puce une pluralité de fils de liaison (130) pour connecter électriquement lesdits conducteurs (124) à un plot respectif desdits plots de liaison (112) correspondants ; et un corps de boîtier (140) pour enrober ladite puce (110), ledit substrat et lesdits fils de liaison (130), et qui est fait d'une résine de moulage fluide dans une cavité de moule dans lequel lesdits fils de liaison comprennent au moins des premiers fils de liaison et au moins des deuxièmes fils de liaison, lesdits premiers fils de liaison ayant une hauteur plus faible que lesdits deuxièmes fils de liaison et étant situés de manière adjacente auxdits deuxièmes fils de liaison ; et dans lequel lesdits fils de liaison comprennent en outre au moins un fil de liaison factice ayant la même hauteur que celle desdits premiers fils de liaison, et étant disposés entre lesdits premiers fils de liaison et leurs deuxièmes fils de liaison adjacents. 22. Dispositif à CI à semi-conducteur selon la revendication 21, dans lequel ledit substrat comprend en outre un plot support (122) auquel ladite puce (110) est fixée et au moins une borne de source d'alimentation ou borne de masse disposées autour dudit plot support ; et dans lequel lesdits deuxièmes fils de liaison connectent ledit plot support auxdites bornes. 23. Dispositif à CI à semi-conducteur selon la revendication 22, dans lequel lesdits premiers fils de liaison comprennent en outre certains fils de liaison qui sont séparés de leurs premiers fils de liaison adjacents avec un plus grand intervalle que celui qu'ont les premiers fils de liaison restants ; dans lequel ledit plot support (122) est pourvu de plots isolants sur sa surface ; et dans lequel lesdits fils de liaison factices connectent lesdits plots isolants à des conducteurs qui sont connectés auxdits certains fils de liaison. 24. Dispositif à CI à semi-conducteur selon la revendication 22, dans lequel ledit plot support est pourvu en outre de plots isolants sur sa surface ; et comprenant en outre des conducteurs factices disposés entre lesdits conducteurs, lesdits conducteurs factices n'étant pas électriquement connectés aux appareils externes ; et dans lequel lesdits fils de liaison factices (132) connectent lesdits plots isolants à un conducteur respectif desdits conducteurs factices.