Brevet FR2766993A1 — publié le 19990205

CIRCUIT DE RETARD RÉGLABLE La présente invention concerne un circuit qui permet de régler le retard d'un signal logique au moyen d'un signal de commande. Des déphaseurs analogiques sont souvent utilisés en tant que circuits de retard réglables du fait de leur facilité de réglage. Toutefois, lorsqu'un tel déphaseur est utilisé avec des signaux logiques, il présente l'inconvénient de réduire les pentes et l'amplitude des signaux logiques, du fait de sa bande passante limitée. Ainsi, un déphaseur ne peut être utilisé pour régler le délai de signaux logiques de fréquence élevée, à moins qu'il ne présente une bande passante déraisonnable. Les lignes de retard analogiques présentent les mêmes inconvénients que les déphaseurs. Dans des circuits de retard numériques, le signal d'entrée est échantillonné, et les échantillons sont stockés de manière qu'ils puissent être fournis plus tard avec le retard souhaité. Pour que le retard soit suffisamment précis, la fréquence d'échantillonnage doit être notablement plus élevée que la fréquence du signal d'entrée. Ceci interdit l'utilisation des lignes de retard numériques pour des signaux logiques de fréquence élevée. Dans un circuit de retard dit "quasi-linéaire", un condensateur est alternativement chargé et déchargé à courant constant tandis que le signal d'entrée bascule d'un état à l'autre. Le signal retardé provient d'une comparaison de la tension aux bornes du condensateur avec un seuil. Toutefois, un tel circuit ne peut être utilisé que lorsque le signal d'entrée présente un rapport cyclique constant de 50 Oc, sinon la tension aux bornes du condensateur divergerait. Un objet de la présente invention est de prévoir un circuit de retard réglable précis qui puisse fonctionner avec des signaux de fréquence particulièrement élevée. Cet objet est atteint grâce à un circuit de retard réglable pour un signal d'entrée logique, comprenant des moyens pour charger une capacité à un premier courant constant lorsque le signal logique bascule à un premier état logique ; des moyens pour décharger la capacité à un deuxième courant constant lorsque le signal logique bascule au deuxième état logique ; des moyens pour arrêter la charge et la décharge de la capacité entre l'instant où la tension aux bornes de la capacité atteint un seuil haut ou un seuil bas et un basculement ultérieur du signal logique ; et un premier comparateur connecté pour commuter 1' état d'un signal de sortie lorsque la tension aux bornes de la capacité traverse un troisième seuil compris entre les premier et deuxième seuils. Selon un mode de réalisation de la présente invention, le retard est réglé en réglant la différence entre les seuils haut et bas. Selon un mode de réalisation de la présente invention, le retard est réglé en réglant les valeurs des premier et deuxième courants constants. Selon un mode de réalisation de la présente invention, lesdits moyens comprennent des première et deuxième sources de courant constant de même valeur couplées à une première borne d'alimentation ; un premier conarrutateur commandé par le signal logique pour sélectivement coupler la première source de courant à la première ou deuxième borne de la capacité ; une bascule mise à un premier état lorsque le seuil haut est atteint, et mise à un deuxième état lorsque le seuil bas est atteint ; un deuxième commutateur commandé par la bascule pour sélectivement coupler la deuxième source de courant à la première ou deuxième borne de la capacité ; et des troisième et quatrième sources de courant constant ayant des valeurs égales à celles des première et deuxième sources de courant, et dont chacune couple une deuxième borne d'alimentation à une bome respective de ladite capacité. Selon un mode de réalisation de la présente invention, le circuit comprend un deuxième comparateur pour mettre la bascule au premier état, recevant la tension sur la première borne de la capacité et une première tension de référence ; et un troisième comparateur pour mettre la bascule au deuxième état, recevant la tension sur la deuxième borne de la capacité et ladite première tension de référence. Selon un mode de réalisation de la présente invention, le premier comparateur reçoit les tensions sur les première et deuxième bornes de la capacité. Selon un mode de réalisation de la présente invention, les premier et deuxième courants constants sont égaux. Selon un mode de réalisation de la présente invention, chacune des première et deuxième sources de courant constant a deux valeurs distinctes susceptibles d'être sélectionnées par l'état du signal d'entrée logique. Selon un mode de réalisation de la présente invention, la capacité est constituée de deux condensateurs reliés en série, le noeud de connexion entre les deux condensateurs étant couplé à une tension de référence. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles la figure 1 représente un mode de réalisation de circuit de retard réglable selon la présente invention la figure 2 représente un chronogramme illustrant le fonctionnement du circuit de retard de la figure 1 la figure 3 représente une variante du circuit de retard de la figure 1 ; et la figure 4 représente un autre mode de réalisation de circuit de retard réglable selon la présente invention. Un circuit de retard réglable selon la présente invention est du type quasi-linéaire, c'est-à-dire qu'il fonctionne en chargeant et déchargeant alternativement un condensateur à courant constant tandis que le signal d'entrée bascule d'un état à l'autre. Un tel circuit de retard n'est utilisable que sur des signaux logiques ou sur des signaux analogiques qui véhiculent des informations dans leurs transitions. L'aspect principal de l'invention est d'arrêter la charge ou la décharge du condensateur lorsque la tension aux bornes du condensateur atteint un seuil haut ou un seuil bas, et ceci jusqu'au basculement suivant du signal d'entrée. Les seuils haut et bas et les commandes de charge et de décharge sont choisis de manière que chaque seuil soit toujours atteint avant le basculement suivant du signal d'entrée. Le signal retardé est obtenu en comparant la tension aux bornes du condensateur à un seuil compris entre les seuils haut et bas, de préférence à mi-chemin entre ces seuils. La figure 1 représente un premier mode de réalisation de circuit de retard selon l'invention fonctionnant de la manière décrite ci-dessus. Il comprend deux sources de courant constant 10 et 11, dont chacune couple l'une des bornes d'un condensateur C à un potentiel d'alimentation haut Vcc. Une source de courant constant 12 comporte une borne connectée à un potentiel d'alimentation bas GND et son autre borne est sélectivement connectée à l'une des deux bornes du condensateur C par un commutateur S1. Le commutateur S1 est commandé par le signal d'entrée Vin. Une source de courant constant 13 est connectée, comme la source 12, au potentiel GND et à l'une ou l'autre borne du condensateur C par un commutateur S2. Le commutateur S2 est commandé par une sortie d'une bascule 15, par exemple du type RS. Les sources de courant 10 et 11 délivrent un même courant constant I, tandis que les sources de courant 12 et 13 drainent ce même courant I. Une première borne du condensateur C est reliée à l'entrée non-inverseuse d'un comparateur 17 dont la sortie est connectée à l'entrée de mise à un S de la bascule 15. L'entrée inverseuse du comparateur 17 reçoit une tension de référence constante Vr. De façon similaire, la deuxième borne du condensateur C est reliée à l'entrée non-inverseuse d'un comparateur 18. La sortie du comparateur 18 est connectée à l'entrée de remise à zéro R de la bascule 15. L'entrée inverseuse du comparateur 18 reçoit la même tension de référence Vr que le comparateur 17. Le signal retardé Vout est fourni par un comparateur 20 dont l'entrée inverseuse est connectée à la première borne du condensateur C et dont l'entrée non-inverseuse est connectée à la deuxième borne du condensateur C. Puisque les deux bornes du condensateur C ne sont reliées qu'à des éléments de haute impédance, leur mode commun est susceptible de flotter. Pour éviter ceci, le condensateur C est de préférence remplacé par le circuit représenté en pointillés, comprenant deux condensateurs reliés en série C'. Le noeud de connexion entre ces deux condensateurs C' est couplé à un potentiel de mode commun fixe Vcm, qui peut être l'un des potentiels d'alimentation. Un tel montage ne modifie pas le principe de fonctionnement du circuit. La figure 2 illustre le signal d'entrée Vin, le courant Ic dans le condensateur C, la tension Vc aux bornes du condensateur C, et le signal de sortie Vout. Les polarités de la tension Vc et du courant Ic sont celles indiquées à la figure 1, c'est-à-dire que le courant Ic est positif lorsqu'il s'écoule de la droite vers la gauche dans le condensateur C et la tension Vc est la tension prise entre l'entrée non-inverseuse et l'entrée inverseuse du comparateur 20. Pour des raisons de clarté, le signal d'entrée Vin est représenté avec des fronts raides. Le signal Vin, notamment à haute fréquence, présentera des fronts plus doux. Ses états logiques sont alors déterminés par des seuils de commutation d'une porte logique, par exemple un inverseur. Initialement, le signal d'entrée Vin est à l'état bas et le courant Ic dans le condensateur C est nul, ce qui veut dire que la tension Vc est constante, ici égale, par exemple, à un seuil bas -2Vr. Le signal Vout est à l'état bas. On suppose que le commutateur S1 est dans la position indiquée par 2 et que le commutateur S2 est dans la position indiquée par 1. La bascule 15 est à 1. Dans cet état initial, le courant fourni par la source 10 circule en totalité par le commutateur S2, dans la source 13, tandis que le courant fourni par la source 11 circule en totalité par le commutateur S1 dans la source 12. Aucun courant ne s'écoule dans le condensateur C. Lorsque le signal Vin passe à l'état haut, le condensateur S1 atteint la position 1 représentée. Alors, le courant délivré par la source 10 s'écoule directement dans les sources 12 et 13, tandis que le courant I délivré par la source 11 s'écoule dans les sources 12 et 13 à travers le condensateur C. Le courant dans le condensateur C passe donc à une valeur positive I. En conséquence, la tension Vc aux bornes de ce condensateur croît linéairement, à partir de sa valeur initiale -2Vr. Aussitôt que la tension Vc commence à croître, la sortie du comparateur 17 passe à l'état bas. Lorsque la tension Vc aux bornes du condensateur C s'annule, le comparateur 20 bascule, d'où il résulte que le signal Vout passe à l'état haut. Le front montant du signal Vout est retardé par rapport au front montant du signal Vin d'une valeur T, égale à 2VrC/I. Lorsque la tension sur l'entrée non-inverseuse du comparateur 18 atteint la valeur Vr, ce qui se produit quand la tension Vc aux bornes du condensateur C atteint la valeur 2Vr, la sortie du comparateur 18 passe à l'état haut et met à zéro la bascule 15. Le commutateur S2 atteint alors la position 2, où le courant de la source 11 s'écoule directement dans la source 13, tandis que le courant de la source 10 s'écoule toujours dans la source 12 par l'intermédiaire du commutateur S1. Aucun courant ne s'écoule dans le condensateur C, d'où il résulte que la tension Vc reste constante. Lorsque le signal Vin passe à nouveau à l'état bas, le commutateur S1 est remis à la position 2, d'où il résulte que le courant de la source 11 est directement fourni aux sources 12 et 13, tandis que le courant de la source 10 est fourni aux sources 12 et 13 à travers le condensateur C. Un courant négatif constant -I s'écoule alors dans le condensateur C, d'où il résulte que la tension Vc décroît linéairement à partir de la valeur 2Vr. Aussitôt que la tension Vc commence à décroître, la sortie du comparateur 18 passe à l'état bas. Lorsque la tension Vc atteint de nouveau la valeur zéro, le comparateur 20 bascule, provoquant le passage à l'état bas du signal Vout. Finalement, lorsque la tension sur l'entrée noninverseuse du comparateur 17 atteint la valeur Vr, ce qui se produit quand la tension Vc atteint la valeur -2Vr, la sortie du comparateur 17 passe à l'état haut et met la bascule 15 à 1. Le commutateur S2 est remis à la position 1, et le circuit est de nouveau dans ses conditions initiales. On remarquera que, puisque le comparateur 20 bascule quand la tension Vc est à mi-chemin entre la valeur -2Vr et 2Vr, et puisque les courants de charge et de décharge (±I), déterminant les pentes de montée et de descente de la tension Vc, sont identiques, un même retard X est obtenu pour les fronts montants et pour les fronts descendants du signal Vin, ce qui est souhaitable dans la plupart des applications. Comme le montre l'expression du retard X ci-dessus, ce retard est proportionnel à la tension Vr et inversement proportionnel à la valeur I. Ainsi, chacune des valeurs Vr et I peut être utilisée pour régler le retard. On préférera l'utilisation de la valeur Vr, car elle permet un réglage proportionnel. (Le retard dépend également de la valeur C, mais cette valeur n'est pas réglable). Le mode de réalisation de la figure 1 est particulièrement avantageux pour produire un retard uniforme (un même retard T aussi bien pour les fronts montants que pour les fronts descendants du signal d'entrée), notamment lorsque l'on utilise la tension Vr pour régler le retard. En effet, il ne nécessitera aucune tension de référence précise ou autre circuit pour établir les valeurs seuils haute et basse 2Vr et -2Vr de manière symétrique par rapport au point de commutation du comparateur 20. La partie droite de la figure 2 illustre une condition de fonctionnement limite. Le courant I a été réduit à une valeur telle que la tension Vc prend tout l'intervalle de temps entre un front montant et le front descendant suivant du signal Vin pour croître de la valeur -2Vr jusqu'à la valeur 2Vr. Ceci correspond au réglage du retard maximal. En effet, si les courants de charge et de décharge sont réduits davantage, dans cet exemple, la tension Vc n'atteindra pas la valeur de 2Vr avant qu'elle ne commence à décroître, d'où il résulte que la symétrie souhaitable est perdue. En d'autre termes, la valeur 4Vr.C/I devrait être plus faible que l'intervalle de temps minimal séparant deux fronts consécutifs du signal d'entrée Vin. Le retard maximal que l'on puisse obtenir, visible à la partie droite de la figure 2, est la moitié de cet intervalle de temps minimal. (Ceci correspond au déphasage maximal de 900 que l'on peut obtenir avec un déphaseur fonctionnant avec un signal ayant un rapport cyclique de 50 %). Pour obtenir un retard plus important, le comparateur 20 peut comporter un cycle d'hystérésis dont le seuil haut est légèrement inférieur au seuil 2Vr et dont le seuil bas est légèrement supérieur au seuil -2Vr. Le retard maximal approche alors la valeur 4VrC/I. Le cycle d'hystérésis devrait être symétrique pour obtenir une copie exacte mais retardée du signal d'entrée. Si on souhaite un retard encore plus important, plusieurs circuits de retard seront mis en cascade. Dans certains cas il peut être utile d'avoir des retards différents pour les fronts montants et pour les fronts descendants du signal d'entrée Vin. Une possibilité pour obtenir cela est de décaler le point de commutation du comparateur 20. Toutefois, ceci augmenterait l'un des retards et réduirait l'autre retard de la même quantité et rendrait difficile un réglage indépendant des deux retards. La figure 3 représente une variante du mode de réalisation de la figure 1, qui permet de régler de manière indépendante les retards pour les fronts montants et pour les fronts descendants. Elle représente également une variante de connexion des comparateurs 17, 18 et 20. Selon cette variante, chacune des sources de courant 12 et 13 de la figure 1 est remplacée par deux sources de courant de valeurs distinctes 10 et I1. Dans la source de courant 12 "modifiée", un commutateur S3 commandé par le signal Vin sélectionne l'un des courant 10 et I1 afin de le fournir au commutateur S1. Dans la source de courant 13 "modifié", un commutateur S4, également commandé par le signal Vin, sélectionne l'un des courant 10 et I1 afin de le fournir au commutateur S2. Les commutateurs S3 et S4 sont connectés de manière qu'ils fournissent la même valeur 10 ou I1 aux commutateurs S1 et S2. En outre, les sources de courant 10 et 11 devraient suivre la valeur 10 ou I1 sélectionnée par les commutateurs S3 et S4. Pour cela, elles peuvent être commandées par une boucle de contre-réaction de mode commun. Chacune d'elles peut aussi être remplacée, comme les sources de courant 12 et 13, par deux sources de courant que l'on sélectionne par un commutateur commandé par le signal Vin. Avec cette configuration, dans la position représentée des commutateurs qui correspond, comme dans la figure 1, à un front montant du signal Vin, un courant positif 10 s'écoulera dans le condensateur C de la droite vers la gauche en provoquant l'accroissement de la tension Vc avec une pente proportionnelle à la valeur 10. Après un front descendant du signal Vin, tous les commutateurs S1 à S4 sont dans l'autre position, d'où il résulte qu'un courant négatif -I1 s'écoule dans le condensateur C (de la gauche vers la droite), en provoquant la décroissance de la tension Vc avec une pente différente, proportionnelle au courant I1. Les comparateurs 17, 18 et 20 peuvent être connectés comme dans la figure 1. La connexion représentée en figure 3 illustre une variante. Le comparateur 18 reste connecté comme dans la figure 1 et son entrée inverseuse reçoit une tension de référence haute Vr2. L'entrée inverseuse du comparateur 17 est connectée à la même borne du condensateur C que le comparateur 18. L'entrée non-inverseuse du comparateur 17 reçoit une tension de référence basse Vrl. L'entrée inverseuse du comparateur 20, au lieu d'être connectée à une borne du condensateur C, reçoit une troisième tension de référence Vr3 qui, lorsqu'un fonctionnement symétrique est souhaité, devrait être à mi-chemin entre les tensions de référence Vrl et Vr2. Le fonctionnement du circuit est similaire à celui illustré en figure 2, sauf que les valeurs -2Vr, 2Vr et 0 de la tension Vc sont remplacées par des valeurs Vrl, Vr2 et Vr3. Cette variante de connexion des comparateurs est moins avantageuse que celle de la figure 1, car elle nécessite davantage de tensions de référence qui dépendent en outre les unes des autres pour assurer un fonctionnement symétrique. La figure 4 représente un autre mode de réalisation de circuit de retard réglable selon l'invention ayant une structure différente de celle illustrée dans les figures 1 et 3, et fonctionnant selon le même principe de base. Le circuit comprend un condensateur C dont une borne est connectée à une tension d'alimentation, par exemple la masse GND, et l'autre borne est sélectivement connectée à une source de courant de décharge Id ou à une source de courant de charge Iu par un commutateur S5 commandé par la tension d'entrée Vin. La source de courant Id est par ailleurs reliée à la masse tandis que la source de courant Iu est par ailleurs reliée à la tension d'alimentation Vcc. Un interrupteur S6, commandé par une bascule 15, est disposé entre le condensateur C et le commutateur S5. La tension aux bornes du condensateur C est analysée par un comparateur normal 20 fournissant le signal de sortie Vout et par un comparateur à fenêtre 30. Le comparateur 20 joue le même rôle que le comparateur 20 de la figure 3, c'est-à-dire qu'il compare la tension aux bornes du condensateur C à une tension de référence Vr3. Le comparateur à fenêtre 30 est connecté pour mettre à zéro la bascule 15, en provoquant l'ouverture de l'interrupteur S6, lorsque la tension aux bornes du condensateur C dépasse un seuil haut Vr2 ou passe au-dessous d'un seuil bas Vrl. Un détecteur de fronts 32 est connecté pour mettre à 1 la bascule 15 à chaque front du signal Vin, en provoquant la fermeture de l'interrupteur S6. En fonctionnement, à l'arrivée d'un front montant du signal Vin, le commutateur S5 est mis dans la position représenté en figure 4 et la bascule 15 est mise à 1 par le détecteur de fronts 32 de manière à fermer l'interrupteur S6. Le condensateur C est chargé par la source de courant Iu. Lorsque la tension aux bornes du condensateur C atteint la valeur Vr3, le signal de sortie Vout bascule et, lorsqu'elle atteint la valeur Vr2, la bascule 15 est remise à zéro en provoquant l'ouverture de l'interrupteur S6 et l'arrêt de la charge du condensateur C. Lors d'un front descendant ultérieur du signal Vin, le commutateur S5 sélectionne le courant de décharge Id et la bascule 15 est mise à 1 par le détecteur de fronts 32, en provoquant à nouveau la fermeture de l'interrupteur S6. Par conséquent, le condensateur C est déchargé par la source de courant Id. Lorsque la tension aux bornes du condensateur C atteint la valeur Vr3, le comparateur 20 bascule de nouveau. Finalement, lorsqu'une valeur Vrl est atteinte, le comparateur 30 remet à zéro la bascule 15, d'où il résulte que l'interrupteur S6 est ouvert et le condensateur C arrête de se décharger. En pratique, ce mode de réalisation ne fonctionne pas aussi bien que celui de la figure 1, car la source de courant Iu ou Id est périodiquement déconnectée, ce qui provoque sa saturation. Le fait de connecter de nouveau la source de courant prend un certain temps qui ralentit le fonctionnement et provoque des incertitudes dans le retard souhaité. REVENDICATIONS 1. Circuit de retard réglable pour un signal d'entrée logique (Vin), comprenant - des moyens (S1, 10-13) pour charger une capacité (C) à un premier courant constant (I, I0) lorsque le signal logique bascule à un premier état logique - des moyens (S1, 10-13) pour décharger la capacité à un deuxième courant constant (I, I1) lorsque le signal logique bascule au deuxième état logique caractérisé en ce qu'il comprend - des moyens (S2, 15) pour arrêter la charge et la décharge de la capacité entre l'instant où la tension (Vc) aux bornes de la capacité atteint un seuil haut (2Vr, Vr2) ou un seuil bas (-2Vr, Vrl) et un basculement ultérieur du signal logique ; et - un premier comparateur (20) connecté pour commuter l'état d'un signal de sortie (Vout) lorsque la tension aux bornes de la capacité traverse un troisième seuil (0, Vr3) compris entre les premier et deuxième seuils. 2. Circuit de retard réglable selon la revendication 1, caractérisé en ce que le retard est réglé en réglant la différence entre les seuils haut et bas. 3. Circuit de retard réglable selon la revendication 1, caractérisé en ce que le retard est réglé en réglant les valeurs des premier et deuxième courants constants. 4. Circuit de retard réglable selon l'une quelconque des revendications 1 à 3, caractérisé en ce que lesdits moyens comprennent - des première et deuxième sources de courant constant de même valeur (12, 13) couplées à une première borne d'alimentation (GND) - un premier commutateur (S1) commandé par le signal logique pour sélectivement coupler la première source de courant (12) à la première ou deuxième borne de la capacité - une bascule (15) mise à un premier état lorsque le seuil haut (2Vr) est atteint, et mise à un deuxième état lorsque le seuil bas (-2Vr) est atteint - un deuxième commutateur (S2) commandé par la bascule pour sélectivement coupler la deuxième source de courant (13) à la première ou deuxième borne de la capacité ; et - des troisième et quatrième sources de courant constant (10, 11) ayant des valeurs égales à celles des première et deuxième sources de courant, et dont chacune couple une deuxième borne d'alimentation (Vcc) à une borne respective de ladite capacité. 5. Circuit de retard réglable selon la revendication 4, caractérisé en ce qu'il comprend - un deuxième comparateur (17) pour mettre la bascule au premier état, recevant la tension sur la première borne de la capacité et une première tension de référence (Vr) ; et - un troisième comparateur (18) pour mettre la bascule au deuxième état, recevant la tension sur la deuxième borne de la capacité et ladite première tension de référence (Vr). 6. Circuit de retard réglable selon la revendication 4, caractérisé en ce que le premier comparateur (20) reçoit les tensions sur les première et deuxième bornes de la capacité. 7. Circuit de retard réglable selon l'une quelconque des revendications 1 à 6, caractérisé en ce que les premier et deuxième courants constants sont égaux. 8. Circuit de retard réglable selon l'une quelconque des revendications 4 à 6, caractérisé en ce que chacune des première et deuxième sources de courant constant (12, 13) a deux valeurs distinctes (10, I1) susceptibles d'être sélectionnées par l'état du signal d'entrée logique. 9. Circuit de retard réglable selon l'une quelconque des revendications 4 à 8, caractérisé en ce que la capacité est constituée de deux condensateurs reliés en série (C'), le noeud de connexion entre les deux condensateurs étant couplé à une tension de référence (Vcm).