Brevet FR2765428A1 — publié le 19981231

DEMODULATEUR NUMERIQUE ARRIERE-PLAN DE L'INVENTION Domaine de l'invention La présente invention concerne un démodulateur numérique pour télévision de haute définition (HDTV). En particulier, la présente invention vise un démodulateur numérique pour restaurer des signaux transmis en mode de bande latérale10 résiduelle (BLR), qui est un standard de transmission HDTV, en signaux de bande de base. Discussion de la technique apparentée I y a plusieurs types de démodulateurs. Un démodulateur en mode analogique classique est représenté sur la Fig. 1. Une entrée de fréquence intermédiaire (FI) est respectivement combinée à cos(Wt) et à un signal résultant du transit de la phase de cos(4-1t) de 90 par un élément de transit de phase 2 et les résultats combinés sont convertis dans une bande de base par des mélangeurs 1 et 3. Des filtres analogiques passe- bas (LPF) 4 et 5 filtrent la fréquence élevée des signaux de la bande de base délivrés par les mélangeurs I et 3. Les signaux de sortie des filtres analogiques passe-bas 4 et 5 sont20 alors convertis en signaux numériques I et Q par des convertisseurs analogiques/numériques (A/N) 6 et 7. Dans ce cas, ce démodulateur analogique classique requiert deux mélangeurs FI, deux filtres analogiques passe-bas et deux convertisseurs A/N et sa commande est difficile. En outre, on doit utiliser des pièces relativement chères telles qu'un25 oscillateur commandé en tension (VCO) Ce mode analogique a également un aspect IC spécifique à l'application (ASIC) désavantageux. Il y a un autre procédé de démodulation numérique classique, tel que représenté sur la Fig. 2, dans lequel un échantillonnage est effectué par rapport à des signaux FI et les signaux FI sont ensuite convertis en signaux de bande de base. En3 o d'autres termes, l'entrée FI est convertie en un signal numérique par un convertisseur A/N 8 en utilisant une fréquence d'échantillonnage qui est quadruple de la FI au moins. La multiplication des signaux numériques provenant du convertisseur A/N 8 est effectuée par un multiplicateur 9. Les signaux multipliés sont triés et convertis en signaux de bande de base I et Q par un trieur 10. La Fig. 3 illustre un exemple typique du démodulateur numérique classique qui convertit des signaux VSB reçus en signaux numériques par échantillonnage. La notation de référence 11 désigne un mélangeur pour combiner une entrée de signaux FI avec une fréquence d'oscillation générée par un oscillateur commandé en tension 18. La notation de référence 12 désigne un filtre passe-bas pour filtrer une fréquence élevée provenant de la fréquence générée par le mélangeur 11 et produire une bande de fréquence de 10,76 MI La notation de référence 13 représente un10 convertisseur A/N pour convertir les signaux provenant du filtre passe- bas 12 en signaux numériques en utilisant une fréquence d'échantillonnage de 21,52 MHz La notation de référence 14 représente un mélangeur permettant de combiner les signaux numériques provenant du convertisseur A/N 14 avec une fréquence de 5,38 MHz. La notation de référence 15 est un trieur pour trier les signaux générés par le mélangeur 14 et produire15 des signaux de bande de base I et Q. la notation de référence 16 désigne un détecteur de fréquence et de phase pour détecter les erreurs de fréquence et de phase des signaux de bande de base I et Q délivrés par le trieur 15 et produire des signaux à modulation de largeur d'impulsion (PWM) selon la valeur détectée. La notation de référence 17 désigne un filtre passe-bas pour effectuer un filtrage passe-bas par rapport aux signaux PWM20 générés par le détecteur de fréquence et de phase 16. La notation de référence 18 désigne un oscillateur commandé en tension (VCO) pour commander la fréquence d'oscillation de sortie selon une tension de commande générée par le filtre passe-bas 17. Un démodulateur numérique ayant une telle configuration qui utilise un procédé d'échantillonnage FI classique est une forme de combinaison appropriée de modes numériques et analogiques. Il se pose certains problèmes difficiles à résoudre lorsque cette structure est mise en oeuvre dans le matériel informatique. Tout d'abord, ce procédé nécessite un oscillateur à cristal commandé en tension (VCXO) ayant une oscillation de fréquence de sortie élevée (100 kHz) ou un VCO lorsqu'une commande précise est possible. Cependant, un VCXO actuellement disponible a une entrée de commande de 0 à30 6 volts et une oscillation de sortie au maximum de 200 ppm (8 kHz à 40 MHz). Pour un VCO actuel, rentrée de commande est de 0 à 6 V et l'oscillation de sortie est au minimum de 100% (4 MHz à 40 MHz). Ils ne peuvent répondre à la condition d'oscillation de fréquence de sortie (100 k1z) proposée par la Zenith Company. En second lieu, même srl y a un VCO répondant à la condition précitée, il est nécessaire d'utiliser un convertisseur N/A de plus de 18 bits au moins qui opère à 1,4 MHz ou davantage pour une commande précise, ce qui rend difficile la mise en oeuvre d'un matériel informatique. 5 1 y a différents modes pour convertir des signaux FI de VSB en signaux numériques de bande de base. La Fig. 4 représente un démodulateur numérique utilisant une transformée de IHilbert des modes. La notation de référence 19 désigne un convertisseur A/N pour convertir des signaux FI de VSB en signaux numériques. La notation de référence 20 est un circuit de temporisation pour retarder les signaux numériques provenant du convertisseur A/N 19 jusqu'au moment de la transformée de Hilbert. La notation de référence 21 est un circuit de décimation pour produire le signal de bande I en effectuant un filtrage par rapport au signal numérique provenant du circuit de temporisation 20 avec un filtre de décimation. La notation de référence 22 désigne une unité à transformée de Hilbert 22 pour effectuer un15 filtrage par rapport au signal numérique provenant du convertisseur A/N 19 avec un filtre à transformée de Hilbert. La notation de référence 23 est une unité de décimation pour produire le signal de bande de base Q en effectuant un filtrage par rapport au signal numérique provenant de l'unité à transformée de Hilbert 22 avec un filtre de décimation. Dans un tel mode de traitement numérique utilisant la transformée de Hilbert, comme décrit ci-dessus, l'échantillonnage est effectué par rapport au signal FI extrait du signal VSB reçu avec un signal d'échantillonnage établi, puis le signal est quantifié et converti en signal numérique par le convertisseur A/N 19. Le signal numérique provenant du convertisseur A/N 19 est retardé jusqu'au moment de la transformée de Hilbert par le circuit de temporisation 20 et converti en signal de bande de base I par le filtrage de décimation par l'unité de décimation 21. Par ailleurs, le signal numérique provenant du convertisseur A/N 19, après être passé par le filtrage de Hilbert dans l'unité à transformée de Hilbert 22 et après filtrage par décimation dans l'unité de décimation 23, est converti en signal de bande de base Q. Le démodulateur VSB a un détecteur de fréquence et de phase pour détecter des erreurs de fréquence et de phase provenant d'une entrée de signaux et compenser le signal reçu. Un procédé représentatif utilisé par le détecteur consiste à évaluer la fréquence et la phase en utilisant un quadricorrélateur équilibré. Ce procédé par quadricorrélateur équilibré est représenté sur la Fig. 5. Les notations de référence 24 et 25 désignent des mélangeurs pour combiner respectivement deux types de fréquences générées par un élément de transit de phase (non représenté) avec un signal d'entrée VEN(t). Les notations de référence 26 et 27 5 désignent des filtres passe-bas pour effectuer un filtrage passe-bas par rapport à chaque signal des mélangeurs 24 et 25. Les notations de référence 28 et 29 représentent des différenciateurs pour différencier respectivement les signaux Vj(t) et VQ(t) des filtres passe-bas 26 et 27. La notation de référence 30 désigne un mélangeur pour combiner le signal délivré par le différenciateur 28 avec le signal délivré par le filtre passe-bas 27. La10 notation de référence 31 désigne un mélangeur pour mélanger le signal délivré par le filtre passe-bas 26 avec le signal délivré par le différenciateur 29. La notation de référence 32 représente un additionneur pour sommer les signaux délivrés par les deux mélangeurs 30 et 31 et produire un signal d'erreur de fréquence et de phase VD(t). Dans un tel détecteur de fréquence et de phase appliqué au démodulateur VSB classique, les mélangeurs 24 et 25 multiplient respectivement le signal reçu Vm(t) par coswot et par sin%)ot. Les deux filtres passe-bas 26 et 27 effectuent le filtrage passe-bas par rapport aux valeurs résultantes de la multiplication, respectivement, et produisent les signaux de bande de base V,(t) et VQ(t). Une erreur d'évaluation de fréquence et une phase sont détectées en différenciant les signaux de bande de base VK(t) et VcQ(t) avec les20 différenciateurs 28 et 29 et en obtenant ensuite leurs rapports de changement. Lorsque le signal reçu est exprimé par la formule (1) V"t) = Vcos(ot + 0), les sorties respectives des filtres passe-bas 26 et 27 sont représentées par la formule (2) V,(t) = VWKcos(îAGt + O) et par la formule (3) VQ(t) = VsKmin(At + 0), et les sorties des différenciateurs 28 et 29 sont représentées par la formule (4) Tddvl(t)/dt =25 A/@TdVKsin(Aw)t + 0) et par la formule (5) TddvQ(t)/dt = /XtTdVK.cos(AGt + e), dans lesquelles Td est un gain du différenciateur qui est exprimé par t En conséquence, Vd(t) = VQ(t)(dv(t)/dt) - VQ(t)(dvQ(t)/dt) = 2Td(VK. )2t2A... (6). Comme on peut le voir dans la formule (6), une erreur de fréquence peut être évaluée quelle que soit la phase d'entrée 0. Lorsqu'on numérise cette structure, uniquement avec une porte OU exclusif relativement plus simple au lieu d'un multiplicateur, on peut obtenir une compensation satisfaisante de l'erreur de fréquence. Lorsque A/ = O ou (7). Une erreur de phase peut donc être évaluée à partir du signal Q. Si le quadricorrélateur équilibré représenté sur la Fig. 5 est numérisé, il a la configuration illustrée sur la Fig. 6. Les notations de référence 24, 25, 26, 27, 30, 31 et 32 ont la même fonction que les notations de référence 24, 25, 26, 27, 30, 31 et 32 5 représentées sur la Fig. 5. Les notations de référence 33 et 34 visent des convertisseurs A/N pour convertir les signaux analogiques de bande de base issus des filtres passe-bas 26 et 27 en signaux numériques de bande de base. Les notations de référence 35 et 36 désignent des circuits de temporisation pour retarder les signaux délivrés par les convertisseurs A/N 33 et 34 au cours d'une période de temps prédéterminée. La notation10 de référence 37 désigne un convertisseur A/N pour convertir le signal d'erreur de fréquence provenant de l'additionneur 32 en un signal numérique. La notation de référence 38 désigne un filtre à boucle pour effectuer un filtrage par rapport à la sortie du convertisseur A/N 37. La notation de référence 39 désigne un VCO pour modifier une fréquence d'oscillation en fonction du signal provenant du filtre à boucle 38 commrnre tension15 de commande. La notation de référence 40 désigne un élément de transit de phase pour modifier la phase de la fréquence d'oscillation délivrée par le VCO 39 de 90 . i n'y a pas de différenciateur sur la Fig. 6. On obtient une approximation telle que dv(t)dt s [v(kAT) - v((k-1)AT]/AT... (8). Lorsque kaT = n, Vd(t) [vK(n)vq(n-1) - vl(n-1)VcQ(n)/aT/... (9), la numérisation du quadricorrélateur équilibré est réalisée. Cependant, comme mentionné ci-dessus, le démodulateur VSB numérique classique doit utiliser un VCO cher, ce qui en entrave la commercialisation, et son détecteur de fréquence et de phase utilise de nombreux multiplicateurs, ce qui rend complexe la configuration du matériel informatique. En outre, comme une partie du circuit de démodulation utilise un mode de traitement analogique, la mise en oeuvre du matériel25 informatique et de l'ASIC est difficile. RESUME DE LTNVENTION En conséquence, la présente invention vise un démodulateur numérique qui pallie sensiblement une ou plusieurs de ces limitations et inconvénients de la technique apparentée. Un but de la présente invention vise un démodulateur numérique pour démoduler des signaux VSB en utilisant un oscillateur fixe bon marché par rapplication d'une transformée de Hilbert au lieu d'utiliser un VCO onéreux. Un autre but de la présente invention vise un démodulateur numérique facilitant la conception d'un circuit dans le cas de la mise en ceuvre d'un ASIC par numérisation du matériel informatique. Des caractéristiques et avantages supplémentaires de l'invention seront mentionnés dans la description qui suit et seront en partie manifestes dans la description ou pourront être compris par la pratique de l'nvention. Les buts et autres avantages de l'nvention seront réalisés et atteints par une structure telle que celle illustrée dans la description écrite et dans ses revendications, ainsi que dans les dessins ci-annexés. Pour obtenir ces avantages et d'autres avantages et conformément au but de la présente invention telle qu'elle est mise en oeuvre et largement décrite, un démodulateur numérique comprend un oscillateur pour générer une fréquence d'oscillation prédéterminée; un mélangeur pour combiner la sortie de l'oscillateur avec un signal FI reçu; un filtre passe-bas pour effectuer un filtrage passe-bas par rapport à la sortie du mélangeur, un convertisseur A/N pour convertir la sortie du filtre passe-bas en un signalis numérique; un circuit de temporisation pour retarder la sortie du convertisseur A/N; une unité à transformée de Hilbert pour convertir la sortie du convertisseur A/N en un signal complexe; un multiplicateur complexe pour effectuer une multiplication sélective des sorties du circuit de temporisation et de l'unité à transformée de Hilbert et une fréquence d'oscillation générée par un oscillateur à commande numérique; une unité de filtrage pilote20 pour effectuer un filtrage passe-bas numérique étroit par rapport aux signaux de bande de base I et Q provenant du multiplicateur complexe produisant un signal continu; une unité de détection d'erreur de fréquence pour retarder et combiner la partie de code du signal transmis par l'unité de filtrage pilote et détecter une erreur de fréquence; et un filtre à boucle pour produire une tension de commande pour compenser Terreur de phase obtenue25 à partir de l'unité de filtrage pilote et l'erreur de fréquence obtenue à partir de l'unité de détection d'erreur de fréquence pour commander roscillateur à commande numérique. Le signal I proche d'une bande de base est générée par combinaison d'un signal FI avec le signal de l'oscillateur. Le signal Q est généré en effectuant une transformée de Hilbert du signal I. En multipliant respectivement les signaux I et Q par des signaux complexes correspondant à leurs erreurs de phase, les erreurs de phase sont éliminées et le signal de bande de base est démodulé. Initialement, la compensation de rerreur de fréquence est effectuée en mettant en ceuvre une boucle numérique à verrouillage de fréquence (DFLL). Apres une période de temps prédéterminée, une fois qu'un verrouillage de fréquence a été enclenché, une boucle numérique à verrouillage de phase (DPLL) est enclenchée et compense une erreur de phase résiduelle et une erreur de fréquence. 5 Il est bien entendu que la description générale précitée et la description détaillée qui suit sont toutes deux données à titre d'exemple et d'explication et sont censées donner une explication plus détaillée de l'invention telle qu'elle est revendiquée. BREVE DESCRIPTIONS DES DESSINS CI-ANNEXES Les dessins ci-annexés, qui sont inclus pour permettre une meilleure o10 compréhension de rinvention et sont incorporés à la spécification dont ils font partie, illustrent des formes de réalisation de l'invention et servent, conjointement avec la description, à expliquer les principes de l'invention. Dans les dessins: la Fig. I représente un démodulateur VSB analogique classique, la Fig. 2 représente un démodulateur VSB numérique classique, la Fig. 3 représente une forme de réalisation typique du démodulateur VSB numérique classique, la Fig. 4 représente un démodulateur numérique classique utilisant une transformée de Hilbert, la Fig. 5 représente une forme de réalisation d'un dispositif permettant de détecter une fréquence et une phase d'un signal VSB, la Fig. 6 représente un quadricorrélateur équilibré numérisé classique, la Fig. 7 est un organigramme représentant la configuration du récepteur d'une HDTV en mode VSB, la Fig. 8 représente une forme de réalisation d'un démodulateur numérique selon la présente invention, les Fig. 9(a) à 9(f) représentent des spectres de signaux délivrés par chaque bloc d'un démodulateur numérique selon la présente invention, la Fig. 10 représente une configuration détaillée de la forme de réalisation d'une unité à transformée de Hilbert selon la présente invention, la Fig. 11 représente un multiplicateur complexe pour convertir un signal de transformée de Hilbert côté supérieur en signal de bande de base, la Fig. 12 représente un multiplicateur complexe pour convertir un signal de transformée de Hil-bert côté inférieur en un signal de bande de base, la Fig. 13 est un schéma de circuit détaillé d'un filtre passe-bas selon la présente invention, la Fig. 14 est un organigramme d'un filtre à réponse infinie à une impulsion (IR) selon la présente invention, la Fig. 15 est une autre forme de réalisation d'un multiplicateur utilisé pour un filtre IIR selon la présente invention, la Fig. 16 est une forme de réalisation d'une unité de détection d'erreur de fréquence selon la présente invention, la Fig. 17 est une autre forme de réalisation d'une unité de détection d'erreur de fréquence selon la présente invention, la Fig. 18 est une configuration détaillée d'un filtre à boucle selon la présente invention, la Fig. 19 est une autre forme de réalisation d'un filtre IIR selon la présente invention, et la Fig. 20 est une autre forme de réalisation de l'unité à transformée de Hilbert utilisant une table ROM selon la présente invention. DESCRIPTION DETAILLEE D'UNE FORME DE REALISATION PREFEREE On se référera à présent plus en détail aux formes de réalisation préférées de la présente invention dont des exemples sont illustrés sur les dessins ci-annexés., La Fig. 7 est un organigramme représentant la configuration du récepteur d'une HDTV en mode VSB. Un syntonisateur 101 accorde un signal reçu d'une antenne sur un canal selon la commande d'un microprocesseur 100. Un filtre d'ondes acoustiques de surface (SAW) 102 filtre les fréquences au-delà d'une bande prédéterminée du signal accordé sur le canal. Un amplificateur 103 amplifie le signal provenant du filtre SAW 102 à un niveau spécifié. Un amplificateur variable 105 amplifie la sortie de l'amplificateur 103 selon un signal de commande de gain généré par un dispositif de commande de gain automatique (AGC) 104. Un mélangeur 106 combine une fréquence d'oscillation générée par un oscillateur 107 avec un signal provenant de ramplificateur variable 105. Un filtre passe-bas 108 effectue un filtrage passe-bas par rapport au signal provenant du mélangeur 106. Un convertisseur A/N 109 convertit le signal analogique délivré par le filtre passe-bas 108 en un signal numérnique et envoie le résultat de la conversion à mun démodulateur numérique. Dans un récepteur usuel de HDTV ayant une telle configuration, comme mentionné ci-dessus, le syntonisateur 101 s'accorde sur seulement un canal souhaité du signal reçu (55-750 MHz) selon la coniluide d'accord du microprocesseur 100. Le filtre SAW 102 reçoit le signal de canal accordé et ne laisse passer ensuite que la fréquence de la bande prédéterminée (44 MHz). L'amplificateur 103 amplifie le signal provenant du filtre SAW 102 au niveau prédéterminé. L'amplificateur variable 105 amplifie le signal de sortie de l'amplificateur 103 de manière variable selon laval.lr de cornnande do gain obtnue à 'AGC 104, Le mélner 106 combine le signal amplifié par ramplificateur variable 105 avec la fréquence d'oscillation générée par roseillater 107. Le filtre passe-bas 108 laisse passer le signal combiné de la bande prédéterminé tout en bloquant toutes les fréquences au-delà de la bande prédéterminée en sorte de délivrer un signal FI analogique. Le convertisseur A/N 109 convertit le signal analogique FI en un signal numérique FI et le délivre au démodulateuri D numériqLle. Z5 rnuó, La Fig 8 est une fornme de réalisation d'un démodulateur selon la présentc invention. Un oscillateur 110 génère un friquence d'oscillation prédéterminée. Un mélange 111 combine la ortie de loscillateur 110 aveo le signal fl reçu. UTll filmtre passe-bas 112 effectue un filtrage passe-bas par rapport à la sortie du mélangeur 111. Un convertisseur A/N 113 convertit la sortie du filtre passe-bas 112 en un signal numérique. Une unité à transformée de l-bert 115 trafie la sortie du convertisseur A/N 113 en un signal complexe. Un circuit de temporisation 114 retarde la sortie du convertisseur A/N 113 du même degré qu'une période de temporisation du moyen à transformée de Hilbert. Un multiplicateur complexe 116 effectue une2's multiplication sélective par rapport aux sorties du circuit de temporisation 114 et de l'unité à transformée de Hilbert 115 et à une firquence d'oscillation délivréc par un oscillateui 127 à commande numérique. Une unité de filtrage pilote 117 effectue un filtrage passe-bas numérique par rapport aux signaux de bande base I et Q provenant du multiplicateur complexe 116 de manière à délivrer de signaux dc courant continu. Unic unité de détection d'errcur de fréquence30 120 détecte une erreur de fréquence en retardant et en combinant la partie de code du signal délivré par l'unité de filtrage pilote 117. Un filtre à boucle 126 génère un signal pour compenser l'erreur de phase obtenue par le filtre pilote 117 et l'erreur de fréquence obtenue par l'unité de détection d'erreur de fréquence 120 pour la commande de roscillateur 127 à commande numérique. La description suivante a trait au fonctionnement du démodulateur numérique VSB selon la présente invention en se référant aux Fig. 9 à 20. Les Fig. 9(a) à 9(f) représentent des spectres des signaux délivrés par chacun des blocs d'un démodulateur numérique selon la présente invention. Une fréquence pilote du signal FI qui est entrée dans le démodulateur VSB numérique est de 46,69 MHz (exprimée par une flèche symbolique sur la Fig. 9(a)). Le mélangeur 111 combine le signal FI de 46,69 MHz avec le signal d'oscillation de 49,38 MHz généré par roscillateur 110 et produit un signal qui a une fréquence pilote de 2, 69 MHz et un spectre de sortie tel que représenté sur la Fig. 9(b). Le signal de sortie FI s'exprime par la formule V4t) = (s(t) + d)cos(at + D + s^(t)sin (ot + _)... (10) dans laquelle 'd" désigne un signal pilote et s(t) et s^(t) sont des signaux démodulés VSB en relation avec une transformée linéaire similaire à la transformée de Hilbert. La transformée de Hilbert est similaire à la transformée de VSB. Le filtre à transformée de Hilbert représenté sur la Fig. 10 peut être considéré comme égal au filtre VSB dans lequel un facteur d'amortissement est nul. En conséquence, la transformée de20 Hilbert ne sera pas distinguée de la transformée VSB dans la description suivante. Comme montré sur la Fig. 9(c), un spectre d'image de plus ou moins 93,38 MHz est éliminé en faisant passer le signal obtenu du mélangeur 111 à travers le filtre passe-bas 112. Le signal qui passe dans le mélangeur FI 111 et dans le filtre passe-bas 112 s'exprime par la formule LPF[V=(t)cos(o0t)] = (1/2Xs(t) + d)cos((wt j - (l/2)s'(t)sin(Wt-__)... (11). Le convertisseur A/N 113 effectue un échantillonnage par rapport à ce signal pour obtenir 21,52 MHz qui est le double d'une fréquence symbolique et convertit ce signal en signal numérique, générant de la sorte un signal ayant un spectre tel que représenté sur la Fig. 9(d). Ce signal est envoyé au circuit de temporisation 114 et à l'unité à transformée de Hilbert 115. Le signal, après passage du convertisseur A/N 113, s'exprime par la formule I = (1/2)(s(n) + d)cos(G)n - j - (1/2)s"(n)sin(wn - _... (12), dans laquelle "n' est un nombre entier. L'unité à transformée de Hilbert 115 transforme le signal L délivré par le convertisseur A/N 113 en un signal complexe Q. en utilisant le filtre à transformée de Hilbert comme montré sur la Fig. 10. Lorsque le signal délivré par le convertisseur A/N 113 est transformé selon le mode de Hilbert, le signal s'exprime par la formule s Q. = (1/2Xs(n) + d)sin(@Dnn - _) + (1/2)s"(n)cos(an - j... (13) et, lorsque ce signal est représenté sous forme complexe, il devient L+ ajQp, = (1/2)[s(n) + d + js(n)]ej(-)... (14). Le signal de bande de base est alors restauré en utilisant une boucle numérique à verrouillage de fréquence et de phase (DFPLL) comprenant r'oscillateur 127 à commande numérique, le multiplicateur complexe 116 et le filtre à boucle 126. Lorsque la DFPLL détecte de manière précise des erreurs de fréquence et de phase, le signal après passage à travers le multiplicateur complexe 116 est donné par la formule: (L + jQ,)e'm = lcos(Qan - j_) + Q.sin(an -) + j(Qcos(%an - j - Isin(n - _ = 1/2[s(n) + d +js\(n)]... (15), si bien que le signal de bande de base souhaité peut être obtenu. Au cours de ce procédé, une boucle à verrouillage de phase numérique (DPLL) compense l'erreur de phase. Comme la DPLL ne fonctionne qu'une fois que l'erreur de fréquence a été décelée et que la compensation de rerreur est établie dans rétape initiale, on doit effectuer une commande de fréquence automatique (AFC). La20 présente invention utilise un détecteur de différence de fréquence (FDD) dans lequel on applique un procédé à quadricorrélateur équilibré pour effectuer l'AFC. L'AFC actionne le verrouillage de fréquence et commande la DPLL, qui compense l'erreur de phase résiduelle. La Fig. 10 représente une forme de réalisation d'un filtre à transformée de 2s Hilbert appliquée à la présente invention. Le filtre à transformée de Hilbert comprend une première unité de registre de décalage 115a pour décaler en séquence le signal de sortie du convertisseur A/N 113 vers ses multiples registres à décalage; une seconde unité de registre à décalage 115b pour décaler en séquence la dernière sortie de temporisation de la première unité de registre à30 décalage 115a vers ses multiples registres à décalage; un première unité d'addition 115c ayant un certain nombre d'additionneurs pour additionner de manière sélective les signaux délivrés par la première et la seconde unités de registres à décalage 115a et 115b; une unité de multiplication 115d ayant un certain nombre de multiplicateurs pour multiplier chaque signal délivré par les additionneurs dans la première unité d'addition 115c par des coefficients de prise prédéterminés hO, h2, h4, h6, h8, hlO, h12 et h14; et une seconde unité d'addition 115e ayant un certain nombre d'additionneurs pour ajouter de manière 5 sélective chaque signal de sortie provenant du nombre de multiplicateurs de l'unité de multiplication 11 5d. Dans la transformée de Hilbert utilisant le filtre à transformée de Hilbert ayant une telle configuration, lorsque l'on effectue une transformée de HIilbert côté supérieur (laissant passer un élément de fréquence positif tout en bloquant un élément de10 fréquence négatif) par rapport au signal provenant du convertisseur A/N 113, le signal s'exprime par la formule L = (1/2X)(s(n) + d)cos((an - À - (1/2)s^(n)sin(%an - _... (16). Le signal résultant s'exprime par la formule Qnsup = (1/2Xs(n) + d)sin(wan + (1/2)só(n)cos(+nn - j... (17). Lorsqu'il est représenté sous une forme complexe, il devient L+jQH., = (1/2)[s(n) + d+js"(n)]eI _15 De la même manière, le signal devient Qninf= - (1/2Xs(n) + d)sin(Gan _) - (1/2)s'(n)cos((n - j... (19) par transformée de Hilbert côté inférieur et sa forme complexe est L +jQ = (1/2)[s(n) + d +jsA(n)] =-)... (20). Le tableau 1-1 désigne des coefficients des filtres à transformée de Hilbert côté inférieur (un spectre du côté supérieur est éliminé) et côté supérieur, chaque filtre ayant 31 prises. Comme montré dans le tableau 1-1, le filtre à transformée de Hilbert a les caractéristiques suivantes. Tout d'abord, les coefficients de 15 prises, notamment la prise centrale, parmi les 31 prises sont de "0". Ces 15 prises ont juste une fonction de temporisation et ne sont pas utilisées pour le calcul de la valeur de sortie du filtre. En25 second lieu, la présente valeur de sortie du filtre est déterminée selon des valeurs contenues dans les 16 prises restantes. En troisième lieu, deux groupes de prises sur la droite et la gauche de la prise centrale ont des symboles opposés, mais les mêmes valeurs absolues. En quatrième lieu, les coefficients des filtres à transformée de Hilbert côté inférieur et côté supérieur ont des symboles opposés. Si on utilise les caractéristiques précitées, le nombre de multiplicateurs utilisés pour un filtre peut être grandement réduit. La Fig. 10 représente un filtre à transformée de Hilbert à 31 prises dans une forme de réalisation du filtre à transformée de Hilbert, qui n'a que 8 multiplicateurs, 30 registres à décalage et 15 additionneurs à deux entrées. Comme le signal complexe à transformée de HIlflbert n'est pas un signal de bande de base, il doit être converti dans la bande de base. En mnême temps, la compensation des erreurs de fréquence et de phase est nécessaire. La conversion et la 5 compensation d'erreur de phase sont simultanément effectuées en utilisant le multiplicateur complexe 116 et l'oscillateur 127 à commande numérique. L'évaluation des erreurs de fréquence et de phase est réalisée dans l'unité de détection d'erreur de fréquence 120. Le multiplicateur complexe 116 multiplie les signaux à transformée de Hilbert côté supérieur et côté inférieur par un signal d'erreur de phase provenant de l'oscillateur 127 à commande1 0 numérique et compense la phase. Tableau 1-1 Coefficient de prise du filtre à Coefficient de prise du filtre à Index transformée de Hilbert côté transformée de Hilbert côté inférieur supérieur hO 1,953125e-02 -1,953125e-02 hl O,Oe+O 0, Oe+OO h2 2,734375e-02 -2,734375e-02 h3 O,Oe+OO O,Oe+OO h4 3, 90625e-02 -3,90625e-02 h5 O,Oe+OO O,Oe+OO h6 5,46875e-02 -5,46875e-02 h7 O,Oe+00 O, Oe+OO h8 7,8125e-02 -7,8125e-02 h9 O,Oe+OO O,Oe+OO hlO 1, 171875e-01 -1,171875e-01 hl OOe+OO O,Oe+OO h12 2,0703125e-01 -2,0703125e-01 h13 O,Oe+OO O,Oe+OO h14 6,34765625e-01 -6,34765625e-01 h15 O,Oe+OO O,Oe+OO hl6 -6,34765625e-01 6,34765625e-01 h17 O, Oe+OO O,Oe+OO hl8 -2,0703125e-01 2,0703125e-01 h19 O,Oe+OO O,Oe+OO h20 -1,171875e-01 1, 171875e-01 h21 O,Oe+OO O,Oe+OO h22 -7,8125e-02 7,8125e-02 h23 O,Oe+OO O,Oe+OO h24 -5, 46875e-02 5,46875e-02 h25 O,Oe+OO O,Oe+OO h26 -3,90625e-02 3,90625e-02 h27 O,Oe+OO O, Oe+OO h28 -2,734375e-02 2,734375e-02 h29 O,Oe+OO O,Oe+OO h30 - 1,953125e-02 1,953125e-02 La Fig. 11 illustre un multiplicateur complexe pour convertir un signal à transformée de Hilbert côté supérieur en un signal de bande de base. Les multiplicateurs 1 16a et 116b multiplient le signal L obtenu du circuit de temporisation 114 par des valeurs respectives de cosinus et de sinus obtenues à partir de roscillateur 127 à commande numérique. L'oscillateur 127 à commande numérique a une table ROM stockant des valeurs de cosinus et de sinus et délivre des valeurs de cosinus et de sinus correspondantes 5 selon des données provenant du filtre à boucle 126. Les multiplicateurs 116e et 116d multiplient le signal à transformée de HIilbert côté supérieur Qu provenant de l'unité à transformée de Hilbert 115 par des valeurs respectives de cosinus et de sinus provenant de roscillateur 127 à commande numérique. L'additionneur 116e somme la sortie du multiplicateur 116a et la sortie du multiplicateur 116c et produit un signal de bande del0 base. L'additionneur 116f résume la sortie du multiplicateur 116b et la sortie du multiplicateur 116d et produit un signal de bande de base Q. Lorsqu'on représente le signal de sortie de l'unité à transformée de Hilbert, il devient L + jQ, = (1/2)[s(n) + d + js"(n)]e'" 9... (21). Lorsqu'on représente respectivement les valeurs évaluées de la fréquence et de la phase avec Lorsque l'on utilise le filtre à transformée de Hilbert côté supérieur (L + jQ.)e-') = Lcos(Cn - 0) + Q.-sin(@an - 0) + j(Qçcos(can - E) -Lsin(Qn - 0)... (22). La Fig. 12 représente un multiplicateur complexe pour convertir le signal à transformée de Hilbert côté inférieur en signal de bande de base. Les multiplicateurs 116g et 116h multiplient le signal I provenant du circuit de temporisation 114 par les signaux d'oscillation respectifs de cosinus et de sinus, provenant de roscillateur 127 à commande numérique. Les multiplicateurs 116i et 116j multiplient le signal à transformée de Hilbert25 côté inférieur Q.-r provenant de l'unité à transformée de HlUbert 115 par les signaux d'oscillation respectifs de cosinus et de sinus provenant de l'oscillateur 127 à commande numérique. Un additionneur 116k somme les sorties des multiplicateurs 116g et 116i et produit un signal de bande de base I. Un additionneur 116m somme les sorties des multiplicateurs 116h et 116j et produit le signal à bande de base Q.30 Lorsque l'on exprime le signal de sortie de l'unité à transformée de Hlbert sous forme complexe L + jQ.- = (1/2)[s(n) + d + js(n)]eJ = Lcos(an - 0) + Qw.sin()n - e) + j (Lsin(an - e) - Q,wcos((an- e)... (24). L'unité de filtrage pilote 117 effectue un filtrage par rapport aux signaux I et Q de la bande de base résultant du procédé précité et ne laisse passer que le signal o10 pilote. L'unité de filtrage pilote 117 comprend un premier filtre passe-bas 118 pour effectuer le filtrage passe-bas du signal de bande de base I; et un second filtre passe-bas 119 pour effectuer le filtrage passe-bas du signal de bande Q. les deux filtres passe-bas 118 et 119 ont la même configuration. La Fig. 13 est un schéma de circuit détaillé d'un filtre passe-bas selon la présente invention. Le filtre passe-bas 118 de la présente invention comprend un filtre en cascade à quatre étages o quatre filtres IIR 118a à 118d sont reliés en série. Trois circuits de temporisation 118h à 118j sont respectivement couplés entre quatre filtres pour retarder les signaux délivrés par les rois filtres 118a à 118c d'une impulsion d'horloge. Trois diviseurs 118e à 118g divisent les signaux d'horloge entrés des étages précédents par 2,20 puis envoient les résultats de la division aux trois circuits de temporisation 118h à 118j. La Fig. 14 est un organigramme d'un filtre à réponse infinie à une impulsion (I/R) selon la présente invention. Le filtre IIR 118a comprend un premier circuit de temporisation 141 pour retarder le signal provenant du multiplicateur complexe 116 d'un cycle d'horloge (1/10,76 MHz); un premier additionneur 143 pour sommer les sorties25 du premier circuit de temporisation 141 et du multiplicateur 145; un second additionneur 142 pour sommer le signal qui y est entré et la sortie du premier additionneur 143; un second circuit de temporisation 144 pour retarder le signal de sortie du second additionneur 142 d'un cycle d'horloge; et un multiplicateur 145 pour multiplier le signal de sortie du second circuit de temporisation 144 par 0,75. L'unité de filtrage pilote 117 ayant une telle configuration n'extrait que le signal pilote des signaux I et Q qui lui sont transmis. En général, lorsqu'on utilise un filtre à réponse finie à une impulsion (FIR), 100 prises ou davantage sont nécessaires pour mettre en ceuvre un filtre passe-bas ayant une bande passante de 100 kHz à une fréquence de traitement de signaux de 21,52 MHz. La présente invention diminue grandement le nombre de prises nécessaires en utilisant un filtre en cascade à quatre étages o quatre filtres passe- bas IIR ayant les mêmes coefficients sont couplés en séquence et en série. Comme le double échantillonnage est effectué à chaque étage, une bande passante du filtre diminue de 1/2 à chaque étage par effet de décimation, ce qui a pour effet de créer un filtre passe-bas à bande étroite. On décrira à présent le filtre passe-bas àbande étroite de rinvention. Lorsque la sortie du multiplicateur complexe 116 est un côté supérieur 1/2[s(n) + d +js(n)] (.t_-))... (25), la sortie de l'unité de filtrage pilote 117 est exprimée par (1/2d)eiA - 1=+ jQ, = (1/2)d[cos(% - w)n - ( - 0")) +jsin((" -G)n - (_ -0))]... (26). En conséquence, si % = %, une erreur de phase peut être évaluée à partir d'une partie imaginaire de la sortie, c'est-à- dire que Q,- = -((1/2)d)sin(_ - 0)... (27). A ce stade, un coefficient de prise délivré au multiplicateur 145 du filtre IIR est établi à 0,75. Comme montré sur la Fig. 15, deux registres à décalage 128 et 129 décalent la sortie du circuit de temporisation 144 vers la droite de 1 bit (0,5) et de deux bits (0,25), respectivement, et un additionneur 130 somme les sorties des deux registres à20 décalage 128 et 129. En conséquence, le filtre peut être simplement mis en oeuvre sans utiliser de multiplicateur. Lorsque la sortie du multiplicateur complexe 116 est le côté inférieur l/2[s(n) + d -js\(n) e('-')0"... (28), la sortie de l'unité de filtrage pilote 117 s'exprime par la formule (1/2d))e( signal d'erreur de phase obtenu est entré dans une unité de détection d'erreur de fréquence 120 et une erreur de fréquence est détectée par rexpression Q.n-iLI - L,*Q,,i, 1/2d2. L'unité de détection d'erreur de fréquence 120 comprend un circuit de temporisation 121 pour retarder le signal I provenant de l'unité de filtrage pilote 117; un circuit de temporisation 122 pour retarder le signal Q de l'unité de filtrage pilote 117; un circuit OU exclusif 123 pour effectuer une opération OU exclusive par rapport à la sortie du circuit de temporisation 121 et au signal Q; un circuit OU exclusif 124 pour effectuer ropération OU exclusif par rapport à la sortie du circuit de temporisation 122 et au signal 1, et un additionneur 125 pour sommer les sorties des deux circuits OU exclusif 123 et 124 et produire ainsi la valeur résultante sous la forme d'un signal d'erreur de fréquence. Lorsque le signal à transformée de Hilbert est le côté supérieur, l'additionneur 125 soustrait la sortie du circuit OU exclusif 124 de la sortie du circuit OU exclusif 123. Lorsque le signal à transformée de HIilbert est le côté inférieur, l'additionneur 125 soustrait la sortie du circuit OU exclusif 123 de la sortie du circuit OU exclusif 124. Dans une telle unité de détection d'erreur de fréquence 120, lorsque la sortie du multiplicateur complexe 116 est le coté supérieur, rentrée d'erreur de phase s'exprime par Q = -((1/2)d)sin(_ - 0)... (31), si bien que l'erreur de fréquence est mesurée par Q.U*L - L*QvJ l/2d2. (32). A la suite d'une simulation et de rexanmen de la mise en oeuvre réelle dans le matériel informatique, révaluation d'une erreur de fréquence est possible même lorsque l'on choisit un bit de signe de signal exprimé par un complément de 2 et qu'on alterne la multiplication par une porte OU exclusif. A ce stade, une certaine erreur de fréquence (de rordre de plusieurs kHz) subsiste à l'état normal, mais cette erreur peut être corrigée en utilisant une DPLL. Les Fig. 16 et 17 représentent des détecteurs d'erreur de fréquence20 pour ce procédé, "m" désignant une fréquence de temporisation et concernant une vitesse de convergence du détecteur d'erreur de fréquence. Lorsque "m" devient plus grand, la vitesse de convergence devient plus élevée, mais une erreur à l'état normal devient relativement plus grande. Lorsque "m" est faible, la vitesse de convergence est basse, mais l'erreur à l'état normal devient petite.25 Une fois que l'on a obtenu les erreurs de phase et de fréquence par ce procédé, le filtre à boucle 126 produit une valeur de commande pour compenser les erreurs de fréquence et de phase en utilisant les valeurs d'erreur et envoie la valeur de commande à l'oscillateur 127 à commande numérique qui compense les erreurs de fréquence et de phase.30 La Fig. 18 est un organigramme du filtre à boucle 126 selon la présente invention. Le filtre à boucle 126 comprend un filtre d'erreur de fréquence 181 pour effectuer un filtrage par rapport au signal d'erreur de fréquence généré par l'unité de détection d'erreur de fréquence 120; un filtre d'erreur de phase 182 pour effectuer un filtrage par rapport au signal d'erreur de phase généré par l'unité de filtrage pilote 117; une bascule D 183 pour verrouiller le signal de sortie du filtre d'erreur de fréquence 181; un multiplexeur 184 pour délivrer sélectivement les signaux du filtre d'erreur de phase 182 5 selon le signal de commande; un registre à décalage de bits 185 pour décaler le signal du multiplexeur 184; et un additionneur 186 pour sommer la sortie du registre à décalage de bits 185 et la sortie de la bascule D 183. Lorsqu'un signal d'activation est 1", la bascule D 183 enclenche un état de verrouillage et délivre le signal d'entrée dans cet état, le multiplexeur 184 sélectionne alors "0" parmi les entrées et le délivre. Lorsqu'un signal d'activation est O"0, la bascule D 183 maintient son état de sortie et le multiplexeur 184 sélectionne le signal de sortie du filtre d'erreur de phase 182 et le délivre. Comme décrit ci-dessus, pour le fonctionnement de la DFPLL, initialement la DFLL est actionnée pour compenser une erreur de fréquence. Après une période de temps prédéterminée, le verrou de fréquence est enclenché et la DPLL opère pour compenser l'erreur de phase et rerreur de fréquence résiduelles. Si le verrou est libéré en raison du changement d'état du canal au cours de ropération, ropération précitée est répétée en recevant un signal de démarrage d'un microprocesseur externe (non représenté sur la Fig. 18). L'opération de commutation de la DFLL et de la DPLL est mise en oeuvre20 en utilisant un signal d'activation appliqué au microprocesseur externe 100 sur la Fig. 7 et des coefficients du filtre à boucle peuvent être mis en oeuvre juste par une opération de décalage de bits, en sorte d'augmenter grandement la complexité du matériel informatique. La Fig. 19 représente une autre forme de réalisation du filtre IIR utilisé..DTD: pour l'unité de filtrage pilote. Le filtre IRR de la Fig. 19 comprend un premier additionneur 162 pour sommer le signal provenant du multiplicateur complexe 116 et la sortie du multiplicateur 131; un premier circuit de temporisation 133 pour retarder le signal de sortie du premier additionneur 132; un second additionneur 134 pour sommer la sortie du premier circuit de temporisation 133 et le signal provenant du multiplicateur complexe 116; un second circuit de temporisation 135 pour retarder le signal de sortie provenant du second additionneur 134; et un multiplicateur 1341 pour multiplier la sortie du second de temporisation 135 par un coefficient de prise (0,75) et envoyer le résultat à l'additionneur 132. Dans ce cas, bien que l'on utilise la même réponse à une impulsion, on peut mettre en oeuvre via la configuration précitée un matériel informatique ayant une vitesse de fonctionnement plus rapide. La Fig. 20 représente une autre forme de réalisation du filtre à transformée de Hilbert o le multiplicateur 1 15d est replacé avec une ROM. Dans ce cas, en utilisant une table ROM correspondant à un matériel informatique de dimensions relativement plus petites qu'un multiplicateur, sa structure est avantageuse pour mettre en oeuvre une ASIC. Comme illustré, le démodulateur numérique de la présente invention est économique du fait qu'il utilise un oscillateur bon marché au lieu de pièces chères telles qu'un VCO. En outre, la présente invention met en oeuvre un détecteur d'erreurs de fréquence et de phase juste avec un circuit logique numérique et un filtre numnérique comprenant quatre multiplicateurs, ce qui a pour effet de diminuer grandement le volume du matériel informatique. Comme la présente invention utilise un mode numérique total, elle a des aspects avantageux dans la mise en oeuvre du matériel informatique et de l'ASIC15 et a également une excellente puissance de traitement de signaux. Il sera manifeste aux hommes de rart que diverses modifications et variantes peuvent être réalisées dans un démodulateur numérique de la présente invention sans sortir du cadre de l'invention. Ainsi, la présente invention pourrait couvrir les modifications et la variantes de la présente invention pourvu qu'elles entrent dans le cadre20 des revendications ci- annexées ou leurs équivalents. REVENDICATIONS 1. Démodulateur numérique comprenant: un moyen d'oscillation local pour générer un signal de fréquence prédéterminée; s un moyen de mélange pour combiner un signal de fréquence intermédiaire (FI) avec un signal de fréquence d'oscillation locale délivré par le moyen d'oscillation local; un moyen de conversion A/N pour convertir un signal délivré par le moyen de mélange en un signal numérique; un moyen de génération de signaux I et Q pour produire des signaux I et Q à une sortie du moyen de conversion A/N; et un moyen de compensation pour compenser les erreurs de phase des signaux I et Q. 2. Démodulateur numérique selon la revendication 1, dans lequel le moyen de génération de signaux I et Q comprend un moyen à transformée de Hfilbert pour effectuer une transformée de HIilbert par rapport à la sortie du moyen de conversion A/N; et un moyen de temporisation pour retarder la sortie du moyen de conversion A/N du même degré qu'une période de temporisation du moyen à transformée de IHlbert. 3. Démodulateur numérique selon la revendication 1, dans lequel le moyen de compensation comprend un moyen de compensation de fréquence pour compenser une erreur de fréquence de la sortie du moyen de conversion A/N; et un moyen de compensation de phase pour compenser une erreur de phase de la sortie, du moyen de conversion A/N. 4. Démodulateur numérique selon la revendication 3, dans lequel le moyen de compensation compense l'erreur de fréquence dans une étape initiale et, après que le verrouillage de la fréquence a été enclenché, l'erreur de phase. 5. Démodulateur numérique selon la revendication 1, dans lequel le moyen d'oscillation local a une fréquence d'oscillation telle que, lorsqu'elle est combinée à un signal pilote de la fréquence FI, une différence entre la fréquence d'oscillation et la fréquence du signal pilote ne devienne pas une bande de base, mais sa fréquence voisine.30 6. Démodulateur numérique comprenant: un moyen d'oscillation local pour générer un signal de fréquence prédéterminée; un moyen de mélange pour combiner un signal de fréquence intermédiaire (FI) avec un signal de fréquence d'oscillation locale délivrée par le moyen d'oscillation local; un moyen de conversion A/N pour convertir un signal délivré par le moyen de mélange en un signal numérique; un moyen à transformée de Hilbert pour effectuer une transformée de HIilbert par rapport à la sortie du moyen de conversion A/N; un moyen de temporisation pour retarder la sortie du moyen de conversion AN; un moyen de multiplication pour multiplier des signaux respectifs provenant du moyen de temporisation et du moyen à transformée de Hilbert par leur signaux d'erreur de phase; un moyen de filtrage pour ne laisser passer que les signaux pilotes des signaux Q de la bande de base délivrés par le moyen de multiplication; un moyen de détection d'erreur de fréquence pour détecter une erreur de fréquence d'un signal délivré par le moyen de filtrage; un filtre à boucle pour effectuer un filtrage par rapport à la sortie du moyen de filtrage et au signal d'erreur de fréquence détecté par le moyen de détection d'erreurs de fréquence et pour délivrer sélectivement les signaux de filtrage obtenus; et20 un moyen d'oscillation à commande numérique pour recevoir un signal du filtre à boucle et générer un signal de commande d'erreur de phase. 7. Démodulateur numérique selon la revendication 6, dans lequel le moyen à transformée de Hfilbert comprend un premier registre à décalage pour décaler en séquence un signal reçu vers de multiples registres à décalage; un second registre à décalage pour décaler en séquence une dernière sortie de temporisation du premier registre à décalage vers de multiples registres à décalage; une première unité d'addition ayant un certain nombre d'additionneurs pour ajouter sélectivement des signaux délivrés par le premier et le second registres à décalage; une unité de multiplication ayant un certain nombre de multiplicateurs pour multiplier respectivement les signaux délivrés par les additionneurs de la première unité d'addition par des coefficients de prise prédéterminés; et une seconde unité d'addition ayant un certain nombre d'additionneurs pour effectuer l'addition sélective de chaque signal délivré par le nombre de multiplicateurs de l'unité de multiplication. 8. Démodulateur numérique selon la revendication 6, dans lequel le moyen à transformée de Hilbert comprend un premier registre à décalage pour décaler en séquence un signal reçu vers de multiples registres à décalage; un second registre à s décalage pour décaler en séquence la sortie du premier registre à décalage vers de multiples registres à décalage; une première unité d'addition ayant un certain nombre d'additionneurs pour additionner sélectivement les signaux délivrés par le premier et le second registres à décalage; des mémoires ROM qui stockent des signaux et délivrent des signaux correspondants à chaque sortie de signal des additionneurs dans la première unité10 d'addition; et une seconde unité d'addition ayant un certain nombres d'additionneurs pour effectuer une addition sélective de multiples signaux délivrés par les ROM 9. Démodulateur numérique selon la revendication 6, dans lequel le moyen à transformée de Hi-lbert convertit un signal L généré par le moyen de conversion A/N en un signal complexe Qn. 10. Démodulateur numérique selon la revendication6, dans lequel le moyen de multiplication comprend un premier multiplicateur complexe pour convertir un signal complexe côté supérieur généré par le moyen à transformée de Hilbert en un signal de bande de base; et un second multiplicateur complexe pour convertir un signal complexe côté inférieur généré par le moyen à transformée de HIfilbert dans le signal de bande de20 base. l l. Démodulateur numérique selon la revendication 6, dans lequel le moyen de filtrage comprend un filtre passe-bas pour effectuer un filtrage par rapport au signal.I de la bande de base; et un filtre passe- bas pour effectuer un filtrage par rapport au signal Q de la bande de base.25 12. Démodulateur numérique selon la revendication 6, dans lequel le moyen de filtrage comprend quatre filtres à réponse infinie à une impulsion (IR) qui sont reliés en série et forment un filtre en cascade à quatre étages; trois circuits de temporisation qui sont respectivement connectés entre quatre filtres IJR et retardent des signaux provenant des filtres d'une impulsion d'horloge; et trois diviseurs pour diviser des30 signaux d'horloge reçus de l'rétage précédent par 2 et fournir les résultats de la division aux circuits de temporisation. 13. Démodulateur numérique selon la revendication6, dans lequel le moyen de filtrage ne laisse passer que les signaux pilotes des signaux I et Q transmis par le moyen de multiplication. 14. Démodulateur numérique selon la revendication 6, dans lequel le moyen de détection d'erreur de fréquence comprend un premier circuit de temporisation pour retarder le signal I provenant du moyen de filtrage; un second circuit de temporisation pour retarder le signal Q provenant du moyen de filtrage; un premier circuit OU exclusif pour effectuer une opération OU exclusif par rapport à la sortie du circuit de temporisation et au signal Q; un second circuit OU exclusif pour effectuer une opération OU exclusif par rapport à la sortie du circuit de temporisation et au signal I; et un10 additionneur pour sommer les sorties des deux circuits OU exclusifs. 15. Démodulateur numérique selon la revendication 6, dans lequel le moyen de filtrage à boucle comprend un filtre d'erreur de fréquence pour effectuer un filtrage par rapport au signal d'erreur de fréquence généré par le moyen de détection d'erreur de fréquence; un filtre d'erreur de phase pour effectuer un filtrage par rapport au15 signal d'erreur de phase généré par le moyen de filtrage; une bascule D pour verrouiller le signal de sortie du filtre d'erreur de fréquence; un multiplexeur pour délivrer sélectivement les signaux provenant du filtre d'erreur de phase selon un signal de commande; un registre à décalage de bits pour décaler le signal provenant du multiplexeur, et un additionneur pour sommer la sortie du registre à décalage de bits et la sortie de la bascule D. 16. Démodulateur numérique selon la revendication 10, dans lequel le premier multiplicateur complexe comprend un premier et un second multiplicateurs pour multiplier un signal d'entrée L par des signaux de commande d'erreur de phase respectifs provenant du moyen d'oscillation à commande numérique; un troisième et un quatrième multiplicateurs pour multiplier un signal à transformée de HlIbert côté supérieur Qp2 5 obtenu du moyen à transformée de Hl-bert par les signaux de commande d'erreur de phase respectifs provenant du moyen d'oscillation à commande numérique; un premier additionneur pour sormmer la sortie du premier multiplicateur et la sortie du troisième multiplicateur et produire le signal I de la bande de base; et un second additionneur pour sommer les sorties du second et du quatrième multiplicateurs et produire le signal Q de la30 bande de base. 17. Démodulateur numérique selon la revendication 10, dans lequel le second multiplicateur complexe comprend un premier et un second multiplicateurs pour multiplier un signal d'entrée L par des signaux de commande d'erreur de phase respectifs provenant du moyen d'oscillation à commande numérique; un troisième et un quatrième multiplicateurs pour multiplier un signal à transformée de Hilbert côté inférieur Q,,d obtenu du moyen à transformée de Hilbert par les signaux de commande d'erreur de phase 5 respectifs provenant du moyen d'oscillation à commande numérique; un premier additionneur pour sommer la sortie du premier multiplicateur et la sortie du troisième multiplicateur et produire le signal I de la bande de base; et un second additionneur pour sommer la sortie du second multiplicateur et la sortie du quatrième multiplicateur et produire le signal Q de la bande de base.10 18. Démodulateur numérique selon la revendication 12, dans lequel le filtre IIR comprend un premier circuit de temporisation pour retarder le signal provenant du moyen de multiplication d'un cycle d'horloge; un premier additionneur pour sommer les sorties du premier circuit de temporisation et d'un multiplicateur; un second additionneur pour sommer un signal d'entrée qui lui est appliqué et la sortie du premier additionneur, un15 second circuit de temporisation pour retarder le signal de sortie du second additionneur d'un cycle d'horloge; et le multiplicateur pour mesurer le signal de sortie du second circuit de temporisation par 0,75. 19. Démodulateur numérique selon la revendication 14 dans lequel, si le signal de bande de base reçu est un signal côté supérieur, radditionneur soustrait la sortie du second circuit OU exclusif de la sortie du premier circuit OU exclusif 20. Démodulateur numérique selon la revendication 14, dans lequel, si le signal de bande de base reçu est un signal côté inférieur, radditionneur soustrait la sortie du premier circuit OU exclusif de la sortie du second circuit OU exclusif 21. Démodulateur numérique selon la revendication 18, dans lequel le multiplicateur comprend deux registres à décalage pour décaler la sortie du second circuit de temporisation vers la droite de 1 bit et de 2 bits, respectivement; et un additionneur pour sommer les sorties des deux registres à décalage.