Brevet FR2753852A1 — publié le 19980327

La présente invention concerne un dispositif de visualisation comportant une unité de calcul pour la reconnaissance d'un signal d'amorçage, qui comprend une interface et dont l'agencement permet d'analyser un signal qui est appliqué par l'intermédiaire de l'interface. Elle concerne aussi un procédé de reconnaissance d'un signal d'amorçage pour un dispositif de visualisation. Des dispositifs de visualisation sont par exemple utilisés dans un véhicule automobile pour visualiser la température, la vitesse ou d'autres paramètres qui concernent le véhicule ou l'environnement du véhicule. Ces dispositifs de visualisation comportent une unité de calcul et une interface série qui rend possible une communication avec l'unité de calcul, communication qui est par exemple déclenchée par un signal d'amorçage. Des signaux d'amorçage sont utilisés pour commuter l'unité de calcul dans un état préfixé de fonctionnement, par exemple en fonctionnement de diagnostic. Pour pouvoir commander différentes unités de calcul, on utilise des signaux d'amorçage présentant différents échantillons de signal. Les signaux d'amorçage sont appliqués à l'interface série du dispositif de visualisation et l'unité de calcul analyse l'interface pour déterminer si un signal d'amorçage qui concerne l'unité de calcul est appliqué. Des unités de calcul de structure simple présentent un signal d'horloge qui ne se prête pas à une analyse appropriée du signal d'amorçage, de sorte qu'à partir d'un signal d'horloge présent dans l'unité de.calcul et au moyen de pas appropriés de programme, il convient de calculer un signal d'horloge plus rapide ou plus lent pour pouvoir analyser le signal d'amorçage en conformité avec le théorème d'analyse. Toutefois, cela occupe une grande partie de la capacité de calcul de l'unité de calcul et diminue de ce fait la vitesse de calcul de l'unité de calcul pour d'autres tâches. L'invention a pour but de fournir un dispositif de visualisation et un procédé au moyen desquels un signal d'amorçage est reconnu et néanmoins seule une faible partie de la capacité de calcul est nécessaire. A cet effet, l'invention a pour objet un dispositif, du type considéré, caractérisé - en ce que l'unité de calcul analyse le signal à une première fréquence, - en ce qu'après reconnaissance d'un premier échantillon de signal, l'unité de calcul analyse la suite du signal à une deuxième fréquence, de préférence supérieure, et - en ce qu'après reconnaissance d'un deuxième échantillon de signal, l'unité de calcul reconnaît le signal d'amorçage et passe dans un état de fonctionnement associé au signal d'amorçage. Dans le même but, l'invention a aussi pour objet un procédé, du type considéré, caractérisé en ce que le signal est d'abord analysé à une première fréquence, en ce qu'après reconnaissance d'un premier échantillon de signal, la suite du signal est analysée à une deuxième fréquence qui est différente de la première fréquence et en ce qu'après reconnaissance d'un deuxième échantillon de signal, le signal d'amorçage est reconnu. Ce dispositif de visualisation et ce procédé ont l'avantage que la reconnaissance du signal d'amorçage n'exige qu'une faible capacité de calcul. L'invention peut comporter aussi une ou plusieurs des particularités suivantes: - en ce qui concerne le dispositif: - après reconnaissance du deuxième échantillon de signal, l'unité de calcul analyse la suite du signal à une troisième fréquence qui est différente de la deuxième fréquence et est notamment égale à la première fréquence et, après la reconnaissance d'un troisième échantillon de signal, l'unité de calcul reconnaît un signal d'amorçage et passe dans l'état de fonctionnement associé, - après la reconnaissance du troisième échantillon de signal, l'unité de calcul continue d'analyser le signal à la troisième fréquence et, après reconnaissance d'un quatrième échantillon de signal, reconnaît un signal d'amorçage et passe dans l'état de fonctionnement associé, - en ce qui concerne le procédé: - après reconnaissance du deuxième échantillon de signal, la suite du signal est analysée à une troisième fréquence qui est différente de la deuxième fréquence et est notamment égale à la première fréquence et, après reconnaissance d'un troisième échantillon de signal, le signal d'amorçage est reconnu, - après reconnaissance du signal d'amorçage, une unité de calcul est commutée dans un état de fonctionnement associé au signal d'amorçage, - le premier échantillon de signal comprend trois bits à un niveau bas, le deuxième échantillon de signal un bit à un niveau haut, le troisième échantillon de signal deux bits à un niveau bas et le quatrième échantillon de signal au moins quatre bits à un niveau haut, - le deuxième échantillon de signal est analysé au début à la première fréquence et le deuxième échantillon de signal est analysé à la deuxième fréquence lorsque ce deuxième échantillon de signal comporte, au moins lors des deux premiers instants d'analyse, une valeur préfixée de signal, notamment un niveau haut. L'invention est exposée en détail en regard des figures. On voit: à la figure 1, un dispositif de visualisation comportant un appareil de diagnostic, à la figure 2, un signal d'amorçage, à la figure 3, une deuxième phase du signal d'amorçage et, à la figure 4, un ordinogramme schématique. L'invention est exposée ci-après en détail en regard des figures: La figure 1 représente un dispositif de visualisation 7 qui est relié à un appareil de diagnostic 1 par l'intermédiaire d'une interface série 6 et d'une ligne de diagnostic 2. L'interface 6 est reliée à un bloc d'interface série 10 formé dans une unité de calcul 3 qui correspond par exemple à un processeur ST6281 de la société SGS Thomson. Le bloc d'interface 10 peut analyser une fréquence d'analyse de 9600 bauds, mais ne peut pas réaliser une analyse à 200 bauds. L'unité de calcul 3 est en outre reliée à une horloge 5 par une ligne d'horloge 8, à une mémoire 11 par une ligne de données et à une visualisation 4 par une ligne de commande 9. Ainsi, l'horloge 5 fournit toutes les 3,072 ms un signal d'interruption à l'unité de calcul 3, mais l'unité de calcul 3 peut aussi lire à tout instant la valeur actuelle du compteur, qui est située entre 0 et 256, au rythme de 12 ps. Cela nécessite toutefois un temps supplémentaire de calcul de l'unité de calcul 3. L'horloge 5 constitue un "auto reload timer counter" (compteur d'horloge à autorechargement) qui est réalisé sous forme d'un "up-counter" (compteur incrémentant) à 8 bits en régime libre et incrémente un compteur interne d'une unité toutes les 12 ps, délivre un signal d'interruption à l'unité de calcul 3 à la valeur 256 et incrémente alors de nouveau de la valeur 0 à la valeur 256. La figure 2 représente un signal d'amorçage qui est délivré par l'appareil de diagnostic 1 à l'unité de calcul 3 lorsqu'un diagnostic du dispositif de visualisation 7 doit être exécuté. Dans le présent exemple de réalisation, le signal d'amorçage est constitué de bits de signal qui ont chacun une durée de 5 ms. En tant que signal d'amorçage, c'est dans ce cas la valeur hexadécimale E4H, qui correspond à la suite binaire 11100100 et représente la valeur du chiffre 228, qui est transmise et est constituée par la suite suivante de bits: d'abord un bit de début STAB, puis un premier bit B0 et un deuxième bit B1 qui présentent tous deux un niveau bas, suivis d'un troisième bit B2, qui présente à niveau haut, ensuite un quatrième bit B3 et un cinquième bit B4, qui présentent tous deux un niveau bas, suivis d'un sixième bit B5, un septième bit B6, un huitième bit B7 et un bit d'arrêt STOB, qui présentent chacun un niveau haut. Le signal d'amorçage est transmis à une vitesse de transmission de données de 200 bauds +/- 2%. Le bit de début STAB et les deux premiers bits B0, B1 reçoivent l'appellation de premier échantillon de signal et de première phase Phl, le troisième bit B2 l'appellation de deuxième échantillon de signal et de deuxième phase Ph2, le quatrième et le cinquième bits B3, B4 l'appellation de troisième phase Ph3, les sixième à huitième bits B5, B6, B7 et le bit d'arrêt STOB qui suit l'appellation de quatrième phase Ph4. La troisième phase et la quatrième phase constituent un troisième échantillon de signal. La première phase Phl dure 15 ms, la deuxième phase Ph2 5 ms, la troisième phase Ph3 10 ms et la quatrième phase Ph4 20 ms. Pendant la première phase, ce sont au maximum 15 ms/3,072 ms = 4,8, c'est-à-dire 4 signaux d'interruption qui sont délivrés par l'horloge 5 à l'unité de calcul 3. Les signaux d'interruption de l'horloge 5 sont représentés schématiquement à la figure 2 sous forme de I. Etant donné toutefois que l'horloge 5 et le signal d'amorçage ne sont pas synchronisés l'un avec l'autre, il en résulte qu'avec un décalage correspondant entre eux dans le temps, seulement (15 ms - 3,072 ms)/3,072 ms = 3,8, c'est-à-dire 3 signaux d'interruption sont appliqués à l'unité de calcul 3 pendant la première phase. L'unité de calcul 3 reconnaît ainsi le premier échantillon de signal, qui est constitué du premier, du deuxième et du troisième bits SB, B0, B1, lorsque trois ou quatre débordements ont lieu et qu'à chacun des instants du débordement, le signal appliqué à l'interface 6 présente respectivement un niveau bas. Pour la suite de l'évaluation du signal d'amorçage, un premier bit de jugement est placé dans la mémoire 11 lorsque seulement trois signaux d'interruption ont été délivrés pendant la phase 1. La deuxième phase Ph2 est représentée de nouveau à la figure 3 à plus grande échelle et est constituée du troisième bit B2 qui a une longueur de 5 ms et présente un niveau haut. Pendant la durée du troisième bit B2, en fonction de la manière dont la corrélation dans le temps entre le début et la fin du bit et le débordement de l'horloge 5 se présente, l'horloge 5 délivre soit un, soit deux signaux d'interruption à l'unité de calcul 3. Ainsi, l'unité de calcul 3 reconnaît qu'en tant que deuxième échantillon de signal, un bit haut unique est appliqué à l'interface 6, lorsque c'est uniquement pendant un seul débordement, c'est-à-dire un signal d'interruption, qu'un signal haut est appliqué à l'interface 6 et que, lors du signal d'interruption qui suit, c'est de nouveau un signal bas qui est appliqué à l'interface 6. Si, pendant la deuxième phase Ph2, il n'est délivré qu'un seul signal d'interruption, pour lequel un signal haut est appliqué à l'interface 6, l'unité de calcul 3 place alors un deuxième bit de jugement dans la mémoire 11. Si, pendant la deuxième phase 2, pour deux débordements, c'est-à-dire signaux d'interruption de l'horloge 5, qui se suivent, c'est chaque fois un signal haut qui est mesuré par l'unité de calcul 3 à l'endroit de l'interface 6, il n'est alors pas sûr que la deuxième phase ne contienne qu'un seul bit de niveau haut. C'est pourquoi, dans ce cas, l'unité de calcul 3 vérifie si le premier bit de jugement est placé. Si tel n'est pas le cas, l'unité de calcul 3 décide alors que la deuxième phase Ph2 n'est pas présente et la vérification du signal d'amorçage est interrompue. L'unité de contrôle 3 attend alors un nouveau signal d'amorçage. Si, en revanche, le premier bit de jugement est placé et si, pendant la deuxième phase Ph2, pour deux signaux d'interruption qui se suivent, c'est un signal haut qui a été analysé à l'endroit de l'interface 6, l'unité de calcul 3 engage alors immédiatement une opération d'interrogation, afin que l'unité de calcul 3 puisse faire sans équivoque la distinction entre un bit unique et deux bits se suivant présentant chacun un niveau haut pendant la deuxième phase Ph2. A cet effet, l'unité de calcul 3 analyse le signal d'amorçage à une deuxième fréquence d'analyse dans une opération d'interrogation. La deuxième fréquence d'analyse est supérieure à la première et est de préférence égale à la fréquence de 12 ps de l'horloge 5. A cet effet toutefois, l'unité de calcul 3 doit surveiller de manière continue l'incrémentation de l'horloge 5 et, à chaque opération d'incrémentation, pour laquelle la valeur de l'horloge 5 est augmentée de la valeur un toutes les 12 ss, elle doit analyser l'interface 6, ce qui implique toutefois une charge élevée de l'unité de calcul 3, de sorte que d'autres opérations de calcul ne peuvent pas être effectuées ou au moins ne peuvent l'être qu'avec retard. L'opération d'interrogation permet de déterminer la durée pendant laquelle le signal haut est encore appliqué à l'interface 6 après le second débordement OF2 de l'horloge et qui est appelée durée de fin TN. Si on fait l'hypothèse que la durée de début TV, qui se présente entre la montée du signal du niveau bas au niveau haut et le premier débordement OF1 de l'horloge 5 pendant la deuxième phase, a la valeur 0, la durée de fin TN peut être située dans les limites d'au maximum un seul bit pour une durée d'au maximum une durée de bit TB = 5 ms moins l'écart temporel entre deux débordements de 3,072 ms = 1,928 ms. Si alors l'unité de calcul 3 établit dans l'opération d'interrogation que la durée de fin TN est inférieure ou égale à 1,928 ms, c'est alors sans équivoque qu'une phase de 1 bit haut et donc une deuxième phase Ph2 ont été reconnues. Si, en revanche, la durée de fin TN vaut plus que 1,928 ms, cela indique que deux bits se suivant présentant chacun un niveau haut ont été analysés et que donc une deuxième phase n'a pas été reconnue. La troisième phase Ph3 comportant le quatrième et le cinquième bits B3, B4 qui présentent chacun un niveau bas est reconnue lorsqu'après la deuxième phase Ph2, pour deux ou trois signaux d'interruption de l'horloge 5 se suivant, un signal bas est détecté par l'unité de calcul 3 à l'endroit de l'interface 6 pour chacun. Ce sont ainsi au maximum trois signaux d'interruption présentant chacun un niveau bas (10 ms/3, 072 ms = 3,25), mais au moins deux signaux d'interruption de l'horloge 5 qui sont mesurés pendant la troisième phase (10 ms - 3,072 ms/3,072 ms = 2,25). Si seulement deux signaux d'interruption présentant un niveau bas sont mesurés pendant la troisième phase Ph3, l'unité de calcul 3 vérifie alors si le deuxième bit de jugement est placé. Si tel est le cas, une troisième phase est alors reconnue. Dans le cas de trois signaux d'interruption présentant un niveau bas, l'unité de calcul 3 reconnaît toujours une troisième phase Ph3. La quatrième phase, qui est constituée d'au moins quatre bits se suivant présentant un niveau bas et présents après la troisième phase Ph3 à l'endroit de l'interface 6, est déterminée par le fait qu'au moins 7 débordements de l'horloge 5 sont reconnus par l'unité de calcul 3, un signal haut étant appliqué à chacun des instants des débordements à l'interface 6 (20 ms/3,072 ms = 6,5). Les première, deuxième, troisième et quatrième phases sont aussi appelées premier, deuxième, troisième ou quatrième échantillon de signal. Le premier échantillon de signal contient les trois premiers bits (STAB, B0, B1) présentant un niveau bas, le deuxième échantillon de signal contient le troisième bit (B2) présentant un niveau haut, le troisième échantillon de signal contient le quatrième et le cinquième bits (B3, B4) présentant un niveau bas et le quatrième échantillon de signal contient les sixième, septième, huitième et neuvième bits (B5, B6, B7, STOB) présentant un niveau haut. Le procédé conforme à l'invention est exposé ci- après à titre d'exemple en regard de la figure 2 et de la figure 4: à la figure 4, au point de programme 10, l'unité de calcul 3 analyse le signal qui est appliqué à l'interface 6, chaque fois que, lors d'un débordement, l'horloge 5 délivre un signal d'interruption à l'unité de calcul 3. Si l'unité de calcul 3 reconnaît alors à l'instant T1 (figure 2) un signal bas, l'unité de calcul 3 vérifie pour combien d'autres signaux d'interruption de l'horloge 5 un signal bas est encore appliqué. Au point suivant de programme 11, l'unité de calcul 3 vérifie si est présente une première phase Phl pour laquelle, pour trois ou quatre signaux d'interruption, un signal bas est chaque fois appliqué à l'interface 6, suivi d'un signal d'interruption présentant un niveau haut. Si une première phase Phl comportant trois signaux d'interruption présentant un niveau bas est reconnue, l'unité de calcul 3 place alors le premier bit de jugement dans la mémoire 11. Si une première phase Phl n'est pas reconnue, le programme reboucle sur le point de programme 10. Si, en revanche, une première phase Phl est reconnue, il est alors vérifié ensuite, à un point de programme 12, pour combien de signaux d'interruption suivants de l'horloge 5 un signal haut est appliqué à l'interface 6. Si l'unité de calcul 3 ne reconnaît un signal haut à l'endroit de l'interface 6 que pendant un seul signal d'interruption, puis, lors du signal d'interruption immédiatement suivant, un signal bas, une deuxième phase Ph2 comportant un bit de niveau haut est alors présente sans équivoque et le programme passe au point de programme 16. Si, en revanche, deux signaux d'interruption présentant un niveau haut sont reconnus par l'unité de calcul 3 à l'endroit de l'interface 6, l'unité de calcul 3 vérifie alors à un point de programme 13 si le premier bit de jugement est placé. Si tel est le cas, le signal d'amorçage ne correspond alors pas à une deuxième phase Ph2 et le programme reboucle sur le point de programme 10. Si, en revanche, le premier bit de jugement n'est pas placé, l'unité de calcul 3 passe alors à un pas de programme 14 à une deuxième fréquence d'analyse plus élevée et analyse la variation du signal après le deuxième signal d'interruption à une fréquence d'analyse f qui est de préférence f = 1/12 ps, de sorte que 12 ps s'écoulent entre deux instants d'analyse. Le nombre des instants d'analyse pour lesquels le signal présente un niveau haut pendant l'opération d'interrogation est introduit par l'unité de calcul 3 en tant que nombre d'interrogation dans la mémoire 11. L'unité de calcul 3 vérifie ensuite, à un point de programme 15, si le nombre d'interrogation est inférieur à 161, ce qui correspond approximativement à une durée de 1,928 ms. Si tel n'est pas le cas, le programme reboucle sur le point de programme 10, étant donné que la durée pendant laquelle un signal haut a été appliqué est supérieure à la durée d'un seul bit et qu'ainsi ce n'est pas seulement un bit présentant un niveau haut qui a été appliqué à l'interface 6. Le signal ne correspond donc pas au signal de référence préfixé associé à une requête de diagnostic. Si, en revanche, la question établit au point de programme 15 que le nombre d'interrogation est inférieur à 161, le signal d'amorçage analysé correspond alors à une deuxième phase Ph2 et l'unité de calcul 3 continue alors à un point de programme 16 d'analyser l'interface 6 pour les signaux suivant d'interruption de l'horloge 5. Ensuite, à un point de programme 17, la question est posée de savoir si, lors de l'analyse au moyen de l'unité de calcul 3, une troisième phase Ph3 comportant deux bits successifs présentant chacun un niveau bas a été reconnue à l'endroit de l'interface 6. Si tel n'est pas le cas, le programme reboucle sur le point de programme 10. Si une troisième phase a été reconnue, au point de programme suivant 18, l'interface 6 continue d'être analysée par l'unité de calcul lors des signaux d'interruption. A un point de programme 19, la question est posée de savoir si une quatrième phase a été reconnue. Si tel n'est pas le cas, le programme reboucle sur le point de programme 10. Si, en revanche, la question établit au point de programme 19 qu'une quatrième phase a été reconnue, l'unité de calcul 3 passe alors au point de programme 20 suivant en fonctionnement de diagnostic, dans lequel, par l'intermédiaire de la ligne de diagnostic 2 menant à l'appareil de diagnostic 1, l'unité de calcul 3 exécute un diagnostic suivant un protocole de données préfixé et à une fréquence de données préfixée. Une fois le diagnostic achevé, le programme reboucle sur le point de programme 10. L'idée essentielle de l'invention réside dans le fait d'utiliser toujours pour analyser le signal d'amorçage une fréquence appropriée qui est nécessaire pour reconnaître le signal d'amorçage et qui implique en même temps une faible charge de l'unité de calcul. Il est par conséquent avantageux que l'unité de calcul 3 analyse d'abord à une première fréquence le signal appliqué à l'interface et qu'après reconnaissance d'un premier échantillon de signal Phl, l'unité de calcul 3 analyse la suite du signal d'amorçage à une deuxième fréquence qui est différente de la première fréquence et peut être supérieure ou inférieure à la première fréquence en fonction du signal d'amorçage qui est attendu. Après reconnaissance d'un deuxième échantillon de signal Ph2, l'unité de calcul 3 analyse de préférence la suite du signal à une troisième fréquence qui est de nouveau choisie d'une manière appropriée en fonction du signal d'amorçage attendu, de sorte que la charge de l'unité de calcul 3 est aussi faible que possible et, néanmoins, le signal d'amorçage est encore reconnu d'une manière sûre. REVENDICATIONS 1. Dispositif de visualisation (7) comportant une unité de calcul (3) pour la reconnaissance d'un signal d'amorçage, qui comprend une interface (6) et dont l'agencement permet d'analyser un signal qui est appliqué par l'intermédiaire de l'interface (6), caractérisé - en ce que l'unité de calcul (3) analyse le signal à une première fréquence, - en ce qu'après reconnaissance d'un premier échantillon de signal (Phl), l'unité de calcul (3) analyse la suite du signal à une deuxième fréquence, de préférence supérieure, et - en ce qu'après reconnaissance d'un deuxième échantillon de signal (Ph2), l'unité de calcul reconnaît le signal d'amorçage et passe dans un état de fonctionnement associé au signal d'amorçage. 2. Dispositif de visualisation suivant la revendication 1, caractérisé en ce qu'après reconnaissance du deuxième échantillon de signal (Ph2), l'unité de calcul (3) analyse la suite du signal à une troisième fréquence qui est différente de la deuxième fréquence et est notamment égale à la première fréquence et, après la reconnaissance d'un troisième échantillon de signal (Ph3), l'unité de calcul reconnaît un signal d'amorçage et passe dans l'état de fonctionnement associé. 3. Dispositif d'amorçage suivant la revendication 2, caractérisé en ce qu'après la reconnaissance du troisième échantillon de signal (Ph3), l'unité de calcul (3) continue d'analyser le signal à la troisième fréquence et, après reconnaissance d'un quatrième échantillon de signal (Ph4), reconnaît un signal d'amorçage et passe dans l'état de fonctionnement associé. 4. Procédé de reconnaissance d'un signal d'amorçage pour un dispositif de visualisation, caractérisé en ce que le signal est d'abord analysé à une première fréquence, en ce qu'après reconnaissance d'un premier échantillon de signal (Phl), la suite du signal est analysée à une deuxième fréquence qui est différente de la première fréquence et en ce qu'après reconnaissance d'un deuxième échantillon de signal (Ph2), le signal d'amorçage est reconnu. 5. Procédé suivant la revendication 4, caractérisé en ce qu'après reconnaissance du deuxième échantillon de signal (Ph2), la suite du signal est analysée à une troisième fréquence qui est différente de la deuxième fréquence et est notamment égale à la première fréquence et, après reconnaissance d'un troisième échantillon de signal (Ph3), le signal d'amorçage est reconnu. 6. Procédé suivant la revendication 4, caractérisé en ce qu'après reconnaissance du signal d'amorçage, une unité de calcul (3) est commutée dans un état de fonctionnement associé au signal d'amorçage. 7. Procédé suivant la revendication 4, caractérisé en ce que le premier échantillon de signal comprend trois bits (STAB, B0, B1) à un niveau bas, le deuxième échantillon de signal un bit (B2) à un niveau haut, le troisième échantillon de signal deux bits (B3, B4) à un niveau bas et le quatrième échantillon de signal au moins quatre bits (B5, B6, B7, STOB) à un niveau haut. 8. Procédé suivant la revendication 4, caractérisé en ce que le deuxième échantillon de signal est analysé au début à la première fréquence et le'deuxième échantillon de signal est analysé à la deuxième fréquence lorsque le deuxième échantillon de signal comporte, au moins lors des deux premiers instants d'analyse, une valeur préfixée de signal, notamment un niveau haut.