Brevet FR2748603A3 — publié le 19971114

FR 2748603 A3 19971114 FR 9606019 A 19960507 rNTERcONNExIONs NON-METALLIQUES DANS UN CIRCUIT INTÉGRÉ La présente invention concerne des procédés de fabrication de circuits intégrés et plus particulièrement des procédés de formation d'interconnexions dans un circuit intégré. La figure 1 représente une vue en coupe d'un circuit intégré 10 fabriqué selon des techniques classiques. Un substrat semiconducteur 20 est d'un premier type de conductivité. Des régions de source et de drain 25 et 30 d'un second type de conductivité opposé au premier sont formées dans ce substrat. Des structures de drain faiblement dopé (LDD) 35 peuvent être prévues au voisinage des régions de source et de drain. Une électrode de grille 40 est isolée du substrat par une couche d'isolement de grille 45. Les éléments 20 à 45 définissent un transistor MOS 50. Des contacts verticaux ou vias 55, 60, 65 sont réalisés respectivement vers la source, la grille et le drain du transistor 50. Des vias similaires sont formés vers d'autres dispositifs semiconducteurs du circuit intégré. Ceux-ci sont habituellement réalisés en recouvrant les dispositifs semiconducteurs d'une couche diélectrique interniveaux 70, et en gravant des trous verticaux très étroits à travers cette couche diélectrique 70 pour exposer les parties 25, 30, 40 du dispositif sous-jacent 50 et en remplissant ces trous d'un matériau conducteur tel que du tungstène, de l'aluminium ou du titane. Une couche d'inter connexion 75 est formée sur toute la surface ainsi produite. La couche d'interconnexion est en contact électrique avec le transistor 50 et peut être gravée pour définir des conducteurs d'interconnexion 80, 85, 90. D'autres couches diélectriques 92, 94 et d'autres couches conductrices 95, 100, constituées de matériaux métalliques tels que le tungstène, le cuivre, l'aluminium, le titane et les alliages de ces métaux, peuvent être prévues. Chacune de ces couches conductrices peut être gravée pour fournir des connexions 105, 110 ; 120, 130. Pour relier les unes aux autres ces couches, des connexions verticales (vias) 135 sont utilisées et sont similaires aux vias 55, 60, 65. Une couche de passivation superficielle 140 est appliquée sur la surface supérieure du circuit intégré achevé pour le protéger d'endommagements mécaniques et électriques et empêcher une diffusion vers l'intérieur d'espèces indésirées. Dans les techniques de fabrication classiques, de nombreux problèmes sont liés à la production des vias 55, 60, 65, 135. Au moins deux exigences conduisent à ce que les vias présentent un rapport hauteur/section élevé. D'abord, le diamètre d des vias doit être aussi petit que possible pour fournir la plus grande densité possible de dispositifs semiconducteurs dans le circuit intégré. Deuxièmement, l'épaisseur t des couches diélectriques doit être suffisante pour empêcher des arcs électriques d'apparaître entre des couches d'interconnexion successives 75, 95 et pour réduire la capacité entre conducteurs des couches d'interconnexion. Ce rapport hauteur/section élevé conduit à des problèmes tels qu'un sous-remplissage, une formation de lacunes, des dépôts indésirés, selon le procédé utilisé pour remplir les vias. Quand une couche diélectrique interniveaux 92 est déposée sur les conducteurs 80, 85, 90, elle présente une surface supérieure irrégulière provoquée par la présence de ces conducteurs. La surface supérieure de chaque couche diélectrique interniveaux 70, 92, 94 doit être rendue plane avant le dépôt de la couche d'interconnexion suivante 75, 95, 100. Ceci est couramment réalisé par dépôt et regravure d'une couche sacrificielle ou par polissage mécano-chimique. Une ingénierie inverse des circuits intégrés peut permettre à des tiers de copier des topologies. Ainsi, dans des circuits pour lesquels les considérations de sécurité sont importantes (par exemple ceux utilisés dans les cartes à puce), la constitution du circuit intégré doit être rendue aussi difficile que possible à déterminer. Avec le procédé d'interconnexion de la figure 1, il est relativement simple de déterminer les trajets d'interconnexion en relevant les topologies des connexions 120, 130. En enlevant chimiquement ou mécaniquement la couche d'interconnexion et de passivation 140, un relevé des positions des vias 135 peut être réalisé. Un enlèvement chimique ou mécanique de ces vias et de la couche diélectrique interniveaux 94 permet de relever la topologie des conducteurs 105, 110 et ainsi de suite jusqu'à ce qu'on ait atteint le substrat. Les trous 55, 60, 65 et les conducteurs 80, 85, 90 sont habituellement formés par gravure plasma, par exemple par gravure ionique réactive (RIE). Pendant ces étapes de gravure, des charges électriques notables s'accumulent sur les parties métalliques de la structure. Quand une connexion longue a été formée, toute sa longueur agit pour recueillir des charges. Dans un circuit intégré complexe, une connexion unique peut atteindre une longueur de plusieurs mètres. Les charges qui s'accumulent sur les conducteurs 80, 90 peuvent se dissiper à travers la jonction formée par le substrat 20 et les régions de source 25 ou de drain 30, respectivement. Selon la polarité de la charge et le type de conductivité de la source, du drain et du substrat, cette dissipation peut se faire ou bien par conduction directe de la jonction ou bien par un courant de fuite en inverse de cette jonction. Pour les charges s'accumulant sur le conducteur 85, aucun trajet de décharge n'existe. Le conducteur est isolé du substrat 20 par l'isolant de grille 45. Des charges s'accumulent, ce qui entraîne qu'une tension élevée est présente sur l'isolant de grille 45 et provoque des contraintes qui peuvent affaiblir cet isolant de grille. Cet affaiblissement réduira la durée de vie et l'inrtumité aux surtensions du circuit intégré achevé. La présente invention vise à prévoir un procédé de fabrication de vias dans des circuits intégrés qui évite les problèmes connus de formation de vias à rapport hauteur sur section élevé. L'invention vise à prévoir un tel procédé qui permette de fabriquer des vias de diamètre réduit, permettant à des conducteurs plus étroits d'être utilisés et augmentant en conséquence la densité d'intégration possible d'un circuit intégré. L'invention vise en outre à prévoir un procédé d'interconnexion de dispositifs dans un circuit intégré qui soit difficile à retrouver par ingénierie inverse. La présente invention vise en outre à prévoir un procédé d'interconnexion de dispositifs dans un circuit intégré évitant tout problème de planarisation des couches diélectriques dû à la présence des conducteurs d'interconnexion. La présente invention vise en outre à prévoir un tel procédé qui évite toute accumulation de charges sur des conducteurs du circuit. La présente invention vise en outre à prévoir un tel procédé qui n'augmente pas notablement la durée de fabrication des circuits intégrés. Ainsi, la présente invention prévoit un procédé de formation d'éléments conducteurs dans un circuit intégré comprenant les étapes consistant à former des régions conductrices sur un substrat et à appliquer une couche diélectrique pour recouvrir les régions conductrices dans lequel la couche diélectrique est en un matériau photoréductible, le procédé comprend en outre l'étape consistant à photoréduire des régions choisies de la couche diélectrique pour former des éléments conducteurs. Selon un mode de réalisation de la présente invention, les régions choisies sont des colonnes s'étendant depuis les régions conductrices vers une surface supérieure de la couche diélectrique. Selon un mode de réalisation de la présente invention, les régions choisies sont des régions allongées contiguës avec et s'étendant le long de la surface supérieure de la couche diélectrique, et s'étendant dans la couche diélectrique à une profondeur (e) inférieure à l'épaisseur de la couche diélectrique. Selon un mode de réalisation de la présente invention, l'étape de photoréduction comprend les étapes consistant à appliquer une résine photosensible sur toute la surface supérieure de la couche diélectrique, à enlever par photolithographie des parties choisies de la résine photosensible pour y former des trous, et à appliquer de la lumière dans les trous, la lumière ayant une longueur d'onde et une intensité propres à photoréduire le diélectrique sur une profondeur requise. Selon un mode de réalisation de la présente invention, l'étape de photoréduction comprend l'étape consistant à appliquer de la lumière en provenance d'un laser à des parties choisies de la surface supérieure du diélectrique, la lumière ayant une longueur d'onde et une intensité propres à photoréduire le diélectrique sur une profondeur requise. Selon un mode de réalisation de la présente invention, la couche diélectrique est en oxyde d'indium et la lumière a une longueur d'onde inférieure à 35 ym. La présente invention prévoit aussi un circuit intégré comprenant un substrat comportant des régions conductrices une couche diélectrique recouvrant les régions conductrices ; des éléments conducteurs en contact électrique avec les régions conductrices la couche diélectrique étant en un matériau photoréductible et les éléments conducteurs en le matériau de la couche diélectrique à l'état photoréduit. Selon un mode de réalisation de la présente invention, les éléments conducteurs sont formés dans une direction sensiblement perpendiculaire au substrat et s'étendent sur toute l'épaisseur de la couche diélectrique. Selon un mode de réalisation de la présente invention, les éléments conducteurs sont formés dans une direction sensiblement parallèle au substrat et s'étendent dans une partie supérieure de l'épaisseur de la couche diélectrique. Selon un mode de réalisation de la présente invention, des éléments conducteurs métalliques sont formés dans une direction sensiblement parallèle au substrat. Selon un mode de réalisation de la présente invention, des éléments métalliques s'étendent dans une direction sensiblement perpendiculaire au substrat sur toute l'épaisseur de la couche diélectrique. Un mode de réalisation de la présente invention va être décrit, à titre d'exemple en faisant référence aux dessins joints parmi lesquels la figure 1 représente une vue en coupe d'une structure de circuit intégré la figure 2 représente une structure de circuit intégré incomplète selon un premier mode de réalisation de la présente invention la figure 3 représente la structure de la figure 2 à une étape ultérieure du processus de fabrication selon le premier mode de réalisation de l'invention la figure 4 représente la structure de la figure 3 à une étape ultérieure du processus de fabrication selon le premier mode de réalisation de l'invention la figure 5 représente la structure de la figure 4 à une étape ultérieure du processus de fabrication selon le premier mode de réalisation de l'invention la figure 6 représente une vue en coupe d'un circuit intégré achevé selon le premier mode de réalisation de l'invention la figure 7 représente une structure de circuit intégré inachevée selon un deuxième mode de réalisation de la présente invention la figure 8 représente la structure de la figure 7 à une étape ultérieure du processus de fabrication du deuxième mode de réalisation de la présente invention la figure 9 représente une vue en coupe d'un circuit intégré achevé selon le deuxième mode de réalisation de la présente invention ; et la figure 10 représente une vue en coupe d'un circuit intégré achevé selon un troisième mode de réalisation de la présente invention. On sait que certains matériaux tels que l'oxyde d'indium peuvent être rendus conducteurs par un procédé de photoréduction. Ils peuvent être à nouveau rendus non-conducteurs en réalisant une étape d'oxydation appropriée. L'oxyde d'indium stoechiométrique In203 est un isolant, mais une photoréduction provoque des lacunes d'oxygène et convertit l'oxyde d'indium en une forme non-stoechiométrique InOx qui présente une forte conductivité. Une couche d'oxyde d'indium peut être formée sur un substrat par pulvérisation au magnétron continu, en utilisant une cible d'indium dans un plasma d'argon et d'oxygène contenant le substrat. De nombreuses autres techniques existent. Cette couche peut être formée avec une structure amorphe ou microcristalline. En utilisant suffisamment d'oxygène, cette couche peut avoir une conductivité d'environ 0,1 à 1 Q-1.m-1. En exposant cette couche à une source lumineuse de longueur d'onde appropriée en atmosphère inerte, une photoréduction se produit. Pour de l'oxyde d'indium, de la lumière ultraviolette à une longueur d'onde inférieure à 35 Hm convient. La conductivité de la couche augmente alors jusqu'à environ 100 à 1000 Q-1.m-l, ce qui est comparable à la conductivité d'un matériau métallique. En utilisant une proportion plus faible d'oxygène, la couche peut être déposée sous forme réduite, car des lacunes d'oxygène existent alors naturellement. En exposant ensuite la couche à une atmosphère oxydante, la conductivité diminue jusqu'à un niveau faible, typique de l'In203 stoechiométrique - environ 10-3 Q-1.m-l. Cette oxydation peut par exemple être réalisée dans un environnement contenant de l'ozone sous une pression partielle d'oxygène de 8kPa (600 torrs) dans un réacteur contenant le substrat, et en éclairant l'enceinte chambre par la source ultraviolette susmentionnée. Pendant cette étape, la couche d'oxyde d'indium doit être protégée d'une exposition directe à la lumière ultraviolette. L'oxydation prend place, remplissant les lacunes d'oxygène, et la couche d'oxyde d'indium se rapproche de sa composition stoechiométrique In2O3 et d'une conductivité de î0-3 Q-l.m-l Ces effets sont complètement réversibles. Des changements de conductivité d'au moins six ordres de grandeur peuvent être obtenus. L'oxyde d'indium cristallin a une conductivité plus élevée mais la conductivité la plus faible qui peut être obtenue avec ce matériau est de deux ordres de grandeur plus élevée que celle d'un oxyde d'indium amorphe ou microcristallin. La figure 2 représente une vue en coupe d'un circuit intégré partiellement achevé mettant en oeuvre le procédé selon l'invention. La structure de transistor 50 est telle que décrite en relation avec la figure 1. Selon un aspect de la présente invention, un diélectrique interniveaux 150 constitué d'un matériau photoréductible tel que de l'oxyde d'indium a été déposé. Une résine photosensible 160 a été déposée, exposée à un masque et développée selon un procédé classique. Des trous 165 sont formés dans la résine au-dessus de régions où des vias doivent être formés. Selon un aspect de l'invention, la résine 160 est opaque à de la lumière propre à photoréduire le matériau de la couche 150. Selon l'invention, cette structure est exposée à de la lumière de longueur d'onde, d'intensité et de direction propres à photoréduire la couche 150 sur toute son épaisseur t' perpendiculairement à la surface du substrat 20 sous les trous 165. Si la couche 150 est en oxyde d'indium, de la lumière ultraviolette collimatée d'une longueur d'onde inférieure à 35 Hm peut être utilisée. Des colonnes conductrices 170, 175, 180 de matériau photoréduit non-stoechiométrique sont ainsi formées, respectivement en contact avec la source 25, la grille 40 et le drain 30 du transistor 50. Ces colonnes conductrices peuvent avoir un diamètre d' d'environ 0,1 Clam, la limitation étant imposée par la résolution que peut atteindre la gravure de la résine photosensible. Ceci est sensiblement inférieur au diamètre minimal que l'on peut obtenir avec les procédés antérieurs de formation de vias métalliques. Comme le représente la figure 3, la couche de résine est ensuite enlevée et une couche d'interconnexion 185 est formée sur la couche diélectrique interniveaux 150 en contact électrique avec les colonnes conductrices 170, 175, 180. L'application de cette couche d'interconnexion doit être réalisée dès que possible après la formation des colonnes conductrices 170, 175, 180. Ceci est dû au fait que la couche conductrice 185 est opaque à la lumière requise pour photoréduire le matériau de la couche 150 et que son application rapide empêche la formation de trajets conducteurs indésirés par une exposition accidentelle à de la lumière de bonne longueur d'onde et agit également pour sceller la surface vis-à-vis de toute espèce oxydante qui pourrait autrement pénétrer dans la structure. Si la couche diélectrique n'était pas étanche à de telles espèces oxydantes, une oxydation des parties supérieures des colonnes conductrices pourrait survenir, les rendant non-conductrices près de la surface supérieure de la couche diélectrique 150 et empêchant un contact électrique avec la couche d'interconnexion 185. Courue cela est représenté en figure 4, la couche d'interconnexion 185 est ensuite gravée de façon appropriée et des conducteurs 190, 195, 200 sont formés à partir de cette couche d'interconnexion. Comme les colonnes conductrices 170, 175, 180 ont un diamètre d' notablement inférieur au diamètre des vias 55, 60, 65 de la figure 1, les largeurs des conducteurs 190, 195, 200 peuvent être inférieures aux largeurs des conducteurs 80, 85, 90 de la figure 1. Une deuxième couche diélectrique interniveaux 205 de matériau photoréductible est déposée sur les conducteurs de la première couche diélectrique interniveaux 150. De façon similaire au cas de la figure 2, une couche de résine photosensible 210, opaque à une lumière de longueur d'onde propre à photoréduire le matériau de la couche diélectrique 205, est déposée sur la couche électrique 205 et gravée pour produire des trous 215 là où on veut former des vias. De la lumière propre à photoréduire la couche 205 sur toute son épaisseur t" est appliquée à la structure, perpendiculairement aux trous 215. Si la couche 205 est en oxyde d'indium, de la lumière ultraviolette collimatée d'une longueur inférieure à 35 ym peut être utilisée. Les colonnes conductrices 220, 225 sont alors formées, respectivement en contact avec la connexion 190 et la source 25 et avec la connexion 195 et la grille 40 du transistor 50. Ces colonnes conductrices remplacent les vias classiques et peuvent avoir un diamètre d' d'environ 0,1 pim, de même que les colonnes conductrices 170, 175, 180. Comme le représente la figure 5, une seconde couche d'interconnexion 235 est déposée sur la deuxième couche diélectrique interniveaux 205 dès que cela est possible, pour les raisons déjà indiquées en relation avec la couche d'interconnexion 185. Le procédé peut se poursuivre de façon analogue pour fournir autant de niveaux de vias (sous forme de colonnes conductrices) et de conducteurs d'interconnexion 190 que cela est requis. La figure 6 représente un circuit intégré achevé selon ce premier mode de réalisation de l'invention. Trois niveaux d'interconnexion 185, 235, 236 sont représentés avec trois niveaux correspondants de colonnes conductrices dans trois couches diélectriques interniveaux 150, 205, 237. La présence ou l'absence de colonnes conductrices, ainsi que le motif des couches conductrices définit la connectivité des dispositifs, tels qu'un transistor 50, constituant le circuit intégré. La présente invention atteint donc ses objets principaux en permettant l'obtention de vias de rapport hauteur sur section très élevé. Le diamètre minimum d'un via selon l'invention est déterminé seulement par la dimension caractéristique minimale qui peut être définie dans la résine photosensible. Ceci est très inférieur à ce que l'on peut obtenir dans l'art antérieur. La profondeur que l'on peut atteindre est déterminée par l'intensité de la lumière utilisée pour photoréduire le diélectrique interniveaux. En raison du diamètre réduit des vias, des connexions de dimensions réduites peuvent être utilisées, ce qui conduit à augmenter la densité d'intégration possible du circuit intégré. La présence ou l'absence d'une colonne conductrice est difficile à détecter optiquement, ce qui réduit les chances de retrouver les interconnexions par ingénierie inverse. L'endommagemment provoqué aux isolants de grille de transistors pendant la gravure sous plasma (RIE) est réduit et aucune gravure de contact n'est nécessaire, ce qui réduit le nombre de contraintes de tension subies par l'isolant de grille 45. La formation de vias en exposant la structure à la lumière selon la présente invention est plus rapide que par les procédés connus qui impliquent la gravure d'un trou, le remplissage par un métal par un dépôt sélectif ou par un dépôt uniforme suivi d'une regravure. Un deuxième mode de réalisation amélioré de la présente invention va être exposé ci-dessous. La figure 7 représente une vue en coupe d'un circuit intégré partiellement achevé selon un deuxième mode de réalisation de la présente invention. La structure a été traitée jusqu'à l'étape de la figure 2. Après enlèvement de la première couche de résine 160, au lieu d'appliquer une couche d'interconnexion comme cela a été réalisé en relation avec la figure 3, une deuxième couche de résine photosensible 240 a été appliquée et gravée. La résine 240 a été enlevée d'ouvertures agrandies 245 et de régions allongées 250 où des connexions sont requises. De la lumière propre à photoréduire la couche 150 seulement sur une partie supérieure e de son épaisseur t' est appliquée à la structure résultante. Si la couche 150 est en oxyde d'indium, de la lumière ultraviolette d'une longueur d'onde inférieure à 35 tm peut être utilisée à une intensité réduite par rapport à celle utilisée pour former les colonnes conductrices 170, 175, 180. La résine photosensible 240 est alors enlevée et une deuxième couche diélectrique interniveaux photoréductible 205 est appliquée sur la première sur une épaisseur t". Ceci doit être effectué aussi vite que possible pour éviter une éventuelle oxydation du matériau photoréduit. On obtient ainsi la structure de la figure 8. Les parties de la première couche diélectrique interniveaux 150 qui ont été exposées dans des ouvertures de la couche de résine 240 sont conductrices sur une épaisseur e. Ceci a permis de former des têtes agrandies 255 des colonnes conductrices en plus de conducteurs 260, 265 en matériau conducteur photoréduit. Sur la deuxième couche diélectrique interniveaux photoréductible 205, on dépose une couche de résine photosensible 270. Des trous 275 sont formés de cette couche de résine au-dessus des emplacements où des colonnes conductrices (vias) sont requises dans la deuxième couche diélectrique. Ces emplacements doivent être situés audessus de l'une ou l'autre des colonnes conductrices 170, 175, 180 ou des connexions 260, 265 dans la première couche diélectrique. Les têtes élargies 255 formées sur les colonnes conductrices permettent de légères erreurs d'alignement entre les trous 275 et les colonnes conductrices 170, 175. En exposant la structure à de la lumière de la façon exposée en relation avec la figure 3, un deuxième niveau de colonnes conductrices 280 est formé. Chaque colonne conductrice ainsi formée est électriquement connectée à une colonne conductrice 170, 175, à une tête élargie 255 ou à un conducteur 260, 265. La figure 9 illustre une répétition des étapes exposées en relation avec les figures 7 et 8 pour former des têtes élargies 285 du deuxième niveau de colonnes conductrices et une deuxième couche de connexion 290. Des étapes équivalentes peuvent être formées sur la troisième couche diélectrique interniveaux photoréductible 295 pour produire un troisième niveau de colonnes conductrices 300 munies de tête élargies 305 et de connexions 310. Une couche de passivation 140 est déposée, constituée d'un matériau opaque à la lumière propre à photoréduire le matériau des couches diélectriques 150, 205, 295 et imperméable aux espèces oxydantes de l'environnement. Pour un mode de réalisation utilisant un diélectrique à base d'oxyde d'indium et une longueur d'onde de lumière ultraviolette inférieure à 35 Hm, un matériau de passivation adapté est du nitrure de silicium. Le second mode de réalisation atteint non seulement les objets de l'invention exposés en relation avec le premier mode de réalisation mais aussi les objets suivants : les interconnexions du circuit sont très difficiles à déterminer car à la fois les vias et les connexions sont difficiles à détecter optiquement par ingénierie inverse ; une planarisation des couches diélectriques après formation des connexions est réalisée étant donnée que les diélectriques sont déposés de manière plane et que les connexions sont formées à l'intérieur. Etant donné qu'aucune gravure sous plasma n'est requise, pour la formation des vias ou pour la définition des connexions, on évite l'accumulation de charges sur les connexions provoquant des contraintes sur les isolants de grille. La formation de connexions par le procédé de ce deuxième mode de réalisation de l'invention est au moins pas plus longue que par les procédés connus. La figure 10 représente un circuit intégré selon un troisième mode de réalisation de l'invention. En formant les vias de la façon décrite en relation avec la figure 1 dans une couche diélectrique 150 constituée d'un matériau photoréductible et en exposant la structure résultante à une étape de formation de connexions telle que décrite en relation avec les figures 7 et 8, des connexions 260, 265, 290, 310 peuvent être obtenues dans le matériau diélectrique. Ceci peut être particulièrement utile quand des modifications aux connexions peuvent être requises car on ne risque pas de détruire des colonnes conductrices pendant une étape d'oxydation requise pour effacer des connexions. De préférence, le matériau diélectrique est déposé dans son état conducteur photo-réduit. Ceci empêchera l'accumulation de charges sur l'électrode de grille 40 pendant la gravure des contacts. En oxydant la structure, elle est rendue non-conductrice, avant la formation des connexions 260, 265. Bien que la formation des colonnes conductrices et des connexions ait été décrite en relation avec un masquage photographique et une exposition à une source lumineuse, on pourrait utiliser un laser programmé fonctionnant à une longueur d'onde et une intensité convenablement réglées pour chaque opération. Les circuits intégrés produits selon l'invention peuvent avantageusement être utilisés dans des applications où la sécurité est un impératif, étant donné qu'une ingénierie inverse des circuits pour déterminer la connexion des dispositifs inclus dans le circuit est très difficile, en particulier quand le procédé selon le deuxième mode de réalisation de l'invention est utilisé. Le procédé selon l'invention trouve application dans la fabrication de circuits intégrés à très haute densité étant donné que des vias et des connexions extrêmement denses peuvent être formés. Les dimensions ne sont limitées que par la dimension caractéristique minimale de la photolithographie ou par la dimension du faisceau laser utilisé. Le procédé selon l'invention est avantageux en ce qu'il permet aux connexions d'être facilement modifiées, en modifiant une seule étape de masquage ou en modifiant un programme de commande d'un laser. Ceci rend le procédé selon la présente invention adapté à la formation de mémoires non-volatiles. En fabriquant un circuit intégré ayant au moins une couche supérieure de diélectrique photoréductible, des connexions reprogrammables peuvent être obtenues. Par exemple, en enlevant la couche de passivation 140 et en photoréduisant des parties de la couche diélectrique en utilisant un laser programmé, des connexions peuvent être modifiées même après achèvement de la fabrication. Une nouvelle couche de passivation pourrait alors être appliquée. Un tel circuit serait utile à la fabrication de mémoires PROM et les connexions ainsi programmées pourraient être effacées en exposant une surface dépassivée à une oxydation (par exemple dans une atmosphère contenant de l'ozone). Un nouvel ensemble de connexions pourrait alors être formé par le laser programmé. En outre, le procédé selon l'invention peut être utilisé pour le montage de modules à plusieurs puces. En plaçant une couche de diélectrique photoréductible sur un substrat isolant et en définissant dans celui-ci des connexions telles que décrites, plusieurs circuits intégrés pourraient être interconnectés en les plaçant avec leur face active en contact avec les connexions formées dans le diélectrique photoréduit. Ces connexions peuvent être modifiées en changeant le masque ou programme utilisé pour les définir. Le module ainsi formé présente les avantages de difficulté de post-analyse et de facilité de modification. Bien que l'on ait décrit un diélectrique photoréductible à oxyde d'indium, d'autres matériaux pourraient être utilisés, par exemple de l'oxyde de zinc, de l'oxyde de titane et des mélanges de ces composés. Bien qu REVENDICATIOWS 1. Procédé de formation d'éléments conducteurs dans un circuit intégré comprenant les étapes suivantes former des régions conductrices (25, 30, 40) sur un substrat (20) appliquer une couche diélectrique (150) pour recouvrir les régions conductrices caractérisé en ce que la couche diélectrique est en un matériau photoréductible et en ce que le procédé comprend en outre l'étape consistant à photoréduire des régions choisies (170, 290) de la couche diélectrique pour former des éléments conducteurs. 2. Procédé selon la revendication 1, dans lequel les régions choisies sont des colonnes (170, 175, 180) s'étendant depuis les régions conductrices (25, 40, 30) vers une surface supérieure de la couche diélectrique. 3. Procédé selon la revendication 1, dans lequel les régions choisies sont des régions allongées (260, 290) contiguës avec et s'étendant le long de la surface supérieure de la couche diélectrique, et s'étendant dans la couche diélectrique à une profondeur (e) inférieure à l'épaisseur de la couche diélectrique. 4. Procédé selon la revendication 1, caractérisé en ce que l'étape de photoréduction comprend les étapes suivantes appliquer une résine photosensible (160) sur toute la surface supérieure de la couche diélectrique enlever par photolithographie des parties choisies de la résine photosensible pour y former des trous (165) ; et appliquer de la lumière dans les trous, la lumière ayant une longueur d'onde et une intensité propres à photoréduire le diélectrique sur une profondeur requise (t ; e). 5. Procédé selon la revendication 1, caractérisé en ce que l'étape de photoréduction comprend l'étape consistant à appliquer de la lumière en provenance d'un laser à des parties choisies de la surface supérieure du diélectrique, la lumière ayant une longueur d'onde et une intensité propres à photoréduire le diélectrique sur une profondeur requise (t ; e). 6. Procédé selon la revendication 4 ou 5, dans lequel la couche diélectrique (150) est en oxyde d'indium et la lumière a une longueur d'onde inférieure à 35 film. 7. Circuit intégré comprenant un substrat (20) comportant des régions conductrices (25, 30, 40) une couche diélectrique (150) recouvrant les régions conductrices des éléments conducteurs (170, 290) en contact électrique avec les régions conductrices caractérisé en ce que la couche diélectrique est en un matériau photoréductible et en ce que les éléments conducteurs sont en le matériau de la couche diélectrique à l'état photoréduit. 8. Circuit intégré selon la revendication 7, caractérisé en ce que les éléments conducteurs (170) sont formés dans une direction sensiblement perpendiculaire au substrat (20) et s'étendent sur toute l'épaisseur (t) de la couche diélectrique. 9. Circuit intégré selon la revendication 7, caractérisé en ce que les éléments conducteurs (290) sont formés dans une direction sensiblement parallèle au substrat (20) et s'étendent dans une partie supérieure (e) de l'épaisseur (t) de la couche diélectrique. 10. Circuit intégré selon la revendication 8, comprenant en outre des éléments conducteurs métalliques (190) formés dans une direction sensiblement parallèle au substrat. 11. Circuit intégré selon la revendication 9, comprenant en outre des éléments métalliques (135) dans une direction sensiblement perpendiculaire au substrat s'étendant sur toute l'épaisseur (t) de la couche diélectrique.