Brevet FR2750268A1 — publié le 19971226

Procédé pour obtenir un signal à fréquence variable et cellule à retard variable adaptée à la mise en oeuvre de ce procédé. Le domaine de l'invention est celui des oscillateurs à fréquence variable réalisés à l'aide d'une boucle comprenant un nombre impair de cellules inverseuses montées en série. Parmi les cellules inverseuses de la boucle, certaines sont à retard variable. La commande de ce retard agit directement sur la valeur de la fréquence. De telles cellules peuvent être utilisées dans d'autres applications telles que la synchronisation de signaux. Selon l'état de la technique, le signal de commande fait varier un front de changement d'état du signal de sortie d'une cellule sur changement d'état du signal d'entrée. Un front raide permet d'obtenir un retard faible. Un front de pente faible permet d'obtenir un retard plus important. On obtient un signal oscillant dont la demi période est égale à la somme des retards de chaque cellule. Pour obtenir des fréquences élevées, par exemple supérieures au GHz, de telles cellules présentent un inconvénient car il devient difficile de réduire leur nombre dans une boucle, tout en maintenant une plage de variation de fréquence suffisante pour palier les problèmes de dispersion de fabrication et les dérives en tension et en température. En effet, un nombre minimal de cellules inverseuses est nécessaire pour garantir que le signal de sortie d'une cellule atteigne un niveau bas ou haut extrême avant que son signal d'entrée ne s'inverse. La période minimale obtenue par l'addition des retards intrinsèques de chaque cellule limite alors la fréquence maximale que l'on puisse obtenir. L'objet de l'invention est de procurer une oscillation à fréquence élevée, variable dans une plage appréciable. Pour obtenir un signal à fréquence variable, l'invention propose un procédé rebouclant sur lui-même un signal inversé un nombre impair de fois avec un retard commandé par un signal de contrôle, caractérisé en ce qu'une inversion du dit signal inversé possède une hystérésis de largeur fonction du signal de contrôle. L'objet de l'invention est aussi une cellule à retard variable dont le temps de transition entre deux états proches des extrêmes est minimal, quelque soit le retard contrôlé dans une plage appréciable, par exemple d'étendue 1 à 16. 2 2750268 L'invention propose une cellule pour obtenir un signal extrait avec un retard variable sur un signal d'entrée au moyen d'un amplificateur inverseur dont le gain est commandé par un signal de contrôle, caractérisée en ce que le signal extrait agit en contre réaction sur la valeur du gain pour provoquer une hystérésis sur le changement d'état du dit signal extrait. Différents affinements de l'invention ressortiront de la description qui va suivre en référence aux figures. La figure 1 représente un oscillateur de l'état de la technique. Les figures 2a et 2b représentent des cellules à retard utilisables pour réaliser un oscillateur conforme à celui de la figure 1. La figure 3 représente un premier exemple de cellule à retard conforme à l'invention. La figure 4 représente une mise en cascade possible de cellules conformes à l'invention. La figure 5 représente un oscillateur conforme à l'invention. Les figures 6 à 9 représentent des caractéristiques courant tension de transistors MOS pour différentes valeurs de tensions de grille pour le premier exemple de cellule à retard. La figure 10 représente un deuxième exemple de cellule à retard conforme à l'invention. Les figures 11 et 12 représentent des caractéristiques courant tension de transistors MOS pour différentes valeurs de tensions de grille pour le deuxième exemple de cellule à retard conforme à l'invention. La figure 1 représente un oscillateur de l'état de la technique. Cet oscillateur comprend un nombre impair de portes inverseuses 16, 21, 22, 23, 24 telles qu'une entrée de chaque porte est alimentée par une sortie de la porte précédente, l'entrée de la première porte 16 étant alimentée par la sortie de la dernière porte 24. Chaque porte 21, 22, 23, 24 fournit un signal ext inversé par rapport à un signal d'entrée in. Chaque porte 21, 22, 23, 24 possède un gain 25, 26, 27, 28 variable commandé par un signal contr. Le gain est représenté par l'évolution temporelle du signal ext suite à une descente sur un front raide du signal in. On y distingue une première partie à gradient positif symbolisant le temps de montée du signal ext et une deuxième partie à gradient nul symbolisant l'atteinte de l'état stable du signal ext. Un signal contr permet de faire varier la pente de la première partie. Un signal contr faible permet d'obtenir une pente 3 2750268 faible et un signal contr fort permet d'obtenir une pente forte. Le retard T du signal ext sur le signal in sera d'autant plus fort que la pente sera faible. Il est donc possible de faire varier le retard de chaque porte inverseuse 21, 22, 23, 24 en faisant varier le signal contr. Suivant l'exemple de la figure 1 avec quatre portes identiques, le signal in en entrée de la porte 21 se retrouve alors en entrée de la porte 16 avec un retard commandé par le signal contr égal à 4r. La porte 16 est une porte NAND dont une entrée est alimentée par un signal EN de mise en service de l'oscillateur. Si le retard intrinsèque de la porte 16 est '', la mise à 1 du signal EN permet d'inverser le signal in introduit dans la porte 21 avec un retard T=4t+T'. Ceci crée une instabilité qui fait osciller le signal in avec une fréquence égale à 1/2T. En augmentant le nombre de portes inverseuses, on obtient de plus grandes valeurs de T et donc des fréquences plus basses. Pour un nombre fixé de portes inverseuses, il est possible d'obtenir des fréquences basses avec des valeurs basses du signal contr et des fréquences plus élevées avec des valeurs élevées du signal contr. Le signal in introduit dans la porte 21 est également introduit dans une succession de deux inverseurs 19, 20 de façon à pouvoir sortir vers l'extérieur un signal U oscillant à la fréquence désirée. L'oscillateur de la figure 1 est limité en fréquences par le nombre de portes mises en cascade et le retard minimal de chaque porte. Pour augmenter la fréquence d'un tel oscillateur, on pourrait être tenté de réduire au minimum le nombre de portes inverseuses, c'est à dire à trois, voire à une porte 21 à retard variable. Avec un signal contr maximal, il serait possible d'obtenir une fréquence maximale. Des simulations sur un circuit conforme à la figure 1 avec deux portes 21, 22 rebouclées sur une entrée de la porte 16 ont montré que la plage de variation de fréquence est réduite. Il est difficile de réduire la fréquence pour l'ajuster. En diminuant la valeur du signal contr à un tiers de sa valeur maximale, les simulations ont révélé que la fréquence variait peu. En diminuant encore la valeur du signal contr, le circuit s'arrêtait d'osciller. On explique ce phénomène par le fait qu'un retard important sur la porte 21 ne laisse pas le temps au signal d'atteindre une valeur extrême haute ou basse avant que le signal in s'inverse. Lorsque le gain en boucle fermée du circuit devient inférieur à 1, celuici s'arrête simplement d'osciller. La figure 2a montre un exemple de cellule inverseuse à transistors MOS dont le signal extrait ext possède un retard T par rapport au signal introduit in. Un 4 2750268 transistor PMOS 1 possède une source reliée à un potentiel Vdd, une grille mise au potentiel du signal in et un drain relié à un noeud 4 dont le potentiel détermine la valeur du signal ext. Un transistor NMOS 2 possède un drain relié au noeud 4, une grille mise au potentiel du signal in et une source reliée à un noeud 5. Un transistor NMOS 3 possède un drain relié au noeud 5, une source reliée à un potentiel de masse et une grille mise au potentiel d'un signal de contrôle contr de valeur positive donnée. Les transistors 1 et 2 sont dimensionnés de façon à avoir des caractéristiques courant-tension identiques. Une valeur du signal in proche du potentiel de masse rend passant le transistor 1 et bloquant le transistor 2. A l'état stable, le noeud 4 est chargé à une valeur de potentiel égale à Vdd. Une valeur du signal in proche du potentiel Vdd rend bloquant le transistor 1 et passant le transistor 2. La valeur du signal contr est suffisamment positive pour que le transistor 3 soit passant. A l'état stable, le noeud 4 est déchargé à une valeur de potentiel égale au potentiel de masse. Lorsque le signal in passe d'une valeur haute, proche du potentiel Vdd à une valeur basse, proche du potentiel de masse, la tension grille- source du transistor I devient égale à sa tension drain-source alors que la tension grille-source du transistor 2 s'annule, rendant ainsi bloquant le transistor 2. Un courant s'établit entre le drain et la source du transistor 1 de façon à charger le noeud 4 à une valeur haute de potentiel Vdd avec un front de montée maximal fl, fonction des caractéristiques courant-tension du transistor 1, essentiellement en régime non saturé. Pour une valeur basse du signal in, le signal ext atteint une valeur haute. Nous voyons donc que les transistors 1 et 2 se comportent comme un amplificateur inverseur dont la fonction de transfert est assimilable au premier ordre à un filtre de constante de temps minimale l. Lorsque le signal in passe d'une valeur proche du potentiel de masse à une valeur proche du potentiel Vdd, la tension grille-source Vgs du transistor 1 s'annule, rendant ainsi bloquant le transistor 1, alors que la tension grille-source Vgs du transistor 2 devient égale à sa tension drain-source Vds, plaçant le transistor 2 en régime passant essentiellement non saturé. Tant que la tension drain-source Vds du transistor 3 est nettement supérieure à la valeur de potentiel du signal contr, le transistor 3 est en régime saturé et impose un courant entre le drain et la source du transistor 2, fonction de sa caractéristique 2750268 courant-tension pour une tension grille-source donnée, c'est à dire fonction de la valeur du signal contr. Ceci a pour effet de décharger le noeud 4 à une valeur basse de potentiel suivant une rampe de tension jusqu'à désaturation du transistor 3. Le noeud 4 continue ensuite de se décharger pour atteindre la s valeur de potentiel de masse avec une contante de temps résiduelle.2. Pour une valeur haute du signal in, le signal ext atteint une valeur basse. Les transistors 1, 2 et 3 se comportent comme un amplificateur inverseur dont la fonction de transfert est assimilable en début de commutation à une rampe. Pour des valeurs du signal contr proches de Vdd, le transistor 3 ne fonctionne pratiquement pas en régime saturé et la fonction de transfert est assimilable au premier ordre à un filtre de constante de temps minimale d'ordre de grandeur de -l. Plus la valeur du signal contr est faible, plus le courant de saturation du transistor 3 est faible et donc plus la partie rampée est longue avec une pente d'autant plus faible. Le signal ext possède à la descente, un retard r par rapport à la montée du signal in. Le retard ' est d'autant plus important que la pente de la rampe est faible, c'est à dire que le signal contr est faible. Nous voyons donc qu'il est possible d'agir sur le retard de la cellule de la figure 2a en agissant sur la valeur du signal contr. En raccordant la source du transistor 2 directement à la masse et en remplaçant le transistor 3 par un transistor PMOS de caractéristique courant-tension identique entre la source du transistor 1 et le potentiel Vdd, on observerait par symétrie de fonctionnement, un retard 'r du signal ext à la montée par rapport à la descente du signal in. Il serait alors possible d'obtenir un retard 'r d'autant plus faible que la valeur du signal contr sur la grille de ce transistor PMOS serait proche du potentiel de masse ou d'autant plus fort que la valeur du signal contr sur la grille de ce transistor PMOS serait proche du potentiel Vdd. Les deux montages proposés sur le modèle de la figure 2a présentent la particularité d'avoir des fronts dissymétriques à la montée et à la descente. La figure 2b montre un exemple de cellule permettant d'obtenir des fronts symétriques à la montée et à la descente du signal ext. On retrouve dans cette cellule les transistors 1, 2 et 3 de la cellule de la figure 2a, agencés de façon identique, à la différence près cependant que la source du transistor 1 n'est plus directement reliée au potentiel Vdd mais à un noeud intermédiaire 6. Un transistor PMOS 7 possède une source reliée au potentiel Vdd, un drain relié au noeud 6 et une grille reliée à un noeud 8. Un transistor PMOS 9 possède une 6 2750268 source reliée au potentiel Vdd, un drain relié au noeud 8 et une grille mise au potentiel du drain du transistor 9. Un transistor NMOS 10 possède un drain relié au noeud 8, une source reliée au potentiel de masse et une grille mise au même potentiel que la grille du transistor 3. Le transistor 9 est dimensionné de façon à avoir les mêmes caractéristiques courant tension que le transistor 7 et le transistor 10 est dimensionné de façon à avoir les mêmes caractéristiques courant tension que le transistor 3. Les tensions grille source des transistors 7 et 9, imposées par le noeud 8, étant identiques, le courant drain source du transistor 7 à l'état passant est l'image du courant drain source du transistor 9. Le potentiel du noeud 8 s'établit naturellement à un point de fonctionnement tel que le courant drain source du transistor 9 soit égal au courant drain source du transistor 10. En dimensionnant les transistors 9 et 10 de façon à avoir des caractéristiques courant tension similaires, on obtient un comportement en courant, fonction du signal contr et de la tension drain source, identique pour les transistors 3 et 7. On observe alors la même partie rampée et donc le même retard X à la montée qu'à la descente du signal ext par rapport à la descente ou à la montée du signal in. La figure 3 montre un exemple de cellule similaire à celui de la figure 2b avec les caractéristiques supplémentaires suivantes. Un transistor PMOS 11 possède une source reliée au noeud 6, un drain relié au potentiel de masse et une grille mise au potentiel du noeud 4. Un transistor NMOS 12 possède une source reliée au noeud 5, un drain relié au potentiel Vdd et une grille mise au potentiel du noeud 4. La cellule de la figure 3 fonctionne de la façon suivante. Un état stable haut, au potentiel Vdd, du signal ext correspond à un état stable bas, au potentiel de masse, du signal in. Dans cet état, le transistor 1 est passant et le transistor 2 est bloquant. Le potentiel du noeud 4, à la valeur Vdd, rend le transistor 11 bloquant, assurant ainsi le potentiel du noeud 6 à la valeur Vdd. Le potentiel du noeud 4, à la valeur Vdd, rend le transistor 12 passant, mettant ainsi le potentiel du noeud 5 à une valeur intermédiaire Vi entre le potentiel Vdd et le potentiel de masse fonction des caractéristiques courant tension des transistors 3 et 12. Le fonctionnement des transistors 3 et 12 sera mieux compris à l'aide des figures 6 et 7 représentant de façon shématique les caractéristiques courant tension à gauche pour le transistor 3 et à droite pour le transistor 12. A l'état stable haut 7 2750268 du signal ext, le transistor 2 est bloqué. Le courant drain source Ids, reporté en ordonnée, est identique pour les transistors 3 et 12. L'abscisse orientée vers la gauche représente la tension drain source Vds3 du transistor 3 et l'abscisse orientée vers la droite représente la tension drain source Vds12 du transistor 12. Dans chaque cadran supérieur délimité par les axes d'ordonnée et d'abscisse sont tracés différentes courbes en pointillés ou en trait plein dont chacune est caractéristique du courant Ids en fonction de la tension Vds du transistor considéré, pour une valeur de tension grille source Vgs donnée. Toutes ces courbes convergent sensiblement vers 0 et possèdent une partie asymptotique à Ids quasi constant pour les grandes valeurs de Vds, d'autant plus élevées que la tension Vgs est grande. La partie asymptotique correspond à l'état saturé du transistor considéré. La tension entre le drain du transistor 3 et la source du transistor 12 est constante et symbolisée par un segment de longueur Vdd. Les courbes en trait plein sont celles correspondant aux tensions Vgs à l'état stable haut du signal ext. Les intersections avec les axes Ids et Vds3 d'un rectangle en traits mixtes de largeur Vdd, donnent les points de fonctionnement courant 15 et tension U5 au noeud 5. La figure 6 donne un exemple o le signal contr est proche de Vdd. La grille du transistor 12 étant au potentiel Vdd, les tensions Vgs sont supérieures ou égales aux tensions Vds pour les deux transistors 3 et 12. Les transistors 3 et 12 fonctionnent donc en régime non saturé. La figure 6 représente un point de fonctionnement (15,U5) pour des transistors 3 et 12 de caractéristiques identiques. Cependant l'explication qui suit reste valable avec des caractéristiques différentes pour les transistor 3 et 12, en décalant légèrement le rectangle en traits mixtes vers la gauche ou vers la droite. Un front raide de passage du signal in au potentiel Vdd, supérieure au potentiel du noeud 5, provoque une mise en conduction rapide du transistor 2 en régime non saturé et le blocage du transistor 1. Ici, la valeur élevée du signal contr impose au transistor 3 de rester sur sa caractéristique à Vgsmax. Sur la figure 8, on détecte deux régimes de fonctionnement du transistor 12. La figure 8 représente la superposition de deux instants de fonctionnement, un instant dans un premier régime R1 symbolisé par le segment Vdd décalé vers la gauche et un instant dans un deuxième régime R2 symbolisé par le segment Vdd décalé vers la droite. 8 2750268 Dans le premier régime R1, la mise en conduction du transistor 2 a pour effet de faire circuler un courant 12 qui s'ajoute au courant 112 du transistor 12 pour obtenir le courant 15. Ceci a deux effets. Un premier effet augmente la tension Vds3 du transistor 3 pour absorber le courant supplémentaire 12. Les points de fonctionnement ont tendance à se déplacer vers la gauche de la figure. Le deuxième effet diminue la tension du noeud 4 et fait passer le transistor 12 sur la caractéristique du régime R1 par diminution de sa tension Vgs. Cependant, comme on le voit sur la figure, le courant 12 égal à 15-112 reste faible et le noeud 4 se décharge lentement, restant à un niveau de potentiel proche de Vdd. Les points de fonctionnement du transistor 12 restent sur des caractéristiques proches de celle à Vgsmax en diminuant légèrement le courant 112. Le transistor 12 amène donc une contre-réaction qui s'oppose à la baisse de potentiel du noeud 4. Ceci a pour résultat de maintenir le signal ext proche de la valeur haute. Dans le deuxième régime R2, le passage du transistor 12 à des caractéristiques de Vgs plus faibles s'accélère. La tendance à déplacer les points de fonctionnement vers la gauche s'inverse. La mise en saturation du transistor 12 provoque un effet d'avalanche qui déplace brutalement les points de fonctionnement vers la droite, reportant rapidement la tension Vdd sur la tension Vds12 jusqu'à bloquer le transistor 12. On voit sur la figure 8 que les points de fonctionnement du transistor 3 sont sur la partie à fort gradient de la caractéristique. Ceci a pour effet d'amener le signal ext à sa valeur basse suivant un front raide. Les régimes de fonctionnement présentés à l'aide des figures 6 et 8 sont ceux qui amènent les retard les plus faibles car les courants 13 sont les plus forts que l'on puisse obtenir, grâce à la valeur élevée de contr. La figure 7 donne un exemple o le signal contr est proche du potentiel de masse. La tension grille-source du transistor 3 est faible. Le transistor 3 fonctionne en régime saturé et se comporte globalement comme une source de courant. A l'état stable haut du signal ext, la grille du transistor 12 est au potentiel Vdd. Sa tension Vgs étant du même ordre de grandeur que sa tension Vds, le transistor 12 fonctionne en régime non saturé. La figure 7 met en évidence des points de fonctionnement à gauche avec un courant 15 faible. Une part importante de la tension Vdd est absorbée par le transistor 3. La tension drain- source du transistor 12 est faible et le potentiel du noeud 5 est proche de Vdd. Un front raide de passage du signal in au potentiel Vdd, supérieure au potentiel du noeud 5, provoque une mise en conduction rapide du transistor 2 en régime non saturé et le blocage du transistor 1. Ici, la valeur faible du signal contr impose au transistor 3 de rester à courant pratiquement constant. Sur la figure 9, on détecte deux régimes de fonctionnement du transistor 12. La figure 9 représente la superposition de deux instants de fonctionnement, un instant dans un premier régime R1 symbolisé par le segment Vdd décalé vers la gauche et un instant dans un deuxième régime R2 symbolisé par le segment Vdd décalé vers la droite. Dans le premier régime R1, la mise en conduction du transistor 2 a pour effet de s 5faire circuler un courant 12 qui s'ajoute au courant 112 du transistor 12 pour obtenir le courant 15. Ceci a deux effets. Un premier effet augmente la tension Vds3 du transistor 3 pour absorber le courant supplémentaire 12. Les points de fonctionnement ont tendance à se déplacer vers la gauche de la figure. Le deuxième effet diminue la tension du noeud 4 et fait passer le transistor 12 sur la caractéristique du régime R1 par diminution de sa tension Vgs. Cependant, comme on le voit sur la figure, le courant 12 égal à 15-112 reste faible et le noeud 4 se décharge lentement, restant à un niveau de potentiel proche de Vdd. Les points de fonctionnement du transistor 12 restent sur des caractéristiques proches de celle à Vgsmax en diminuant légèrement le courant 112. Le transistor 12 amène donc une contre- réaction qui s'oppose à la baisse de potentiel du noeud 4. Ceci a pour résultat de maintenir le signal ext proche de la valeur haute. Le signal ext est maintenu plus longtemps à sa valeur haute que dans l'exemple des figures 6 et 8 car le courant dans le transistor 2 est très faible à cause du comportement en source de courant du transistor 3. Dans le deuxième régime R2, le passage du transistor 12 à des caractéristiques de Vgs plus faibles s'accélère d'autant plus aisément que celles-ci sont proches au voisinage du point 0 et que le courant 12 du transistor 2 devient prépondérant par rapport au courant 112 du transistor 12. La tendance à déplacer les points de fonctionnement vers la gauche s'inverse. La mise en saturation du transistor 12 provoque un effet d'avalanche qui déplace brutalement les points de fonctionnement vers la droite, reportant rapidement la tension Vdd sur la tension Vds12 jusqu'à bloquer le transistor 12. On voit sur la figure 9 que les points de 2750268 fonctionnement du transistor 3 se rapprochent de la partie à fort gradient de la caractéristique. Ceci a pour effet d'amener le signal ext à sa valeur basse suivant un front raide. Les régimes de fonctionnement présentés à l'aide des figures 7 et 9 sont ceux qui amènent des retard forts car les courants 13 faibles imposent des courants 12 faibles qui provoquent un hystérésis sur le changement d'état du signal ext. En fin d'hystérésis le changement d'état se fait avec un front raide de pente comparable à celle que l'on peut observer avec l'exemple expliqué à l'aide des figures 6 et8. Par symétrie, le comportement des transistors 1, 7 et 11 pour le passage du signal ext de l'état bas à l'état haut est identique au comportement des transistors 2, 3 et 12 pour le passage du signal ext de l'état haut à l'état bas. Les explications ci-dessus restent valables en reprenant les caractéristiques pour des transistors PMOS, en remplaçant le noeud 5 par le noeud 6 et les tensions Vds3, Vds12 par Vds7, Vdsl 1. Dans ce qui précède, les figures 6 à 9 n'ont pas la prétention de déterminer les points de fonctionnement avec la précision que donnent les équations complètes des transistors. Leur forme shématique permet d'expliquer de façon simple l'intérêt du transistor 12 ou du transistor 11. La figure 3 présente une amélioration selon l'invention d'un exemple de cellule présenté à l'aide de la figure 2b. La mise en oeuvre du seul transistor 12 permet aussi d'améliorer un exemple de cellule présenté à l'aide de la figure 2a. De façon simplifiée, l'enseignement de ce qui précède est le suivant. Le passage de l'état bas à l'état haut du signal in bloque le transistor 1 et débloque le transistor 2 qui décharge alors le noeud 4 pour l'amener au potentiel du noeud 5. Le transistor 12 provoque une réaction s'opposant à la baisse du potentiel du noeud 4 directement vers le potentiel de masse à travers le transistor 3. Dans une première phase, le potentiel du noeud 5 reste proche de la valeur Vi tant que le potentiel du noeud 4 reste suffisamment élevé pour maintenir passant le transistor 12. Cependant, la baisse de potentiel du noeud 4 diminue la conductivité du transistor 12 qui contribue à la baisse de potentiel du noeud 5. Dans une seconde phase, le potentiel du noeud 4 n'est plus suffisamment élevé pour maintenir une conductivité conséquente du transistor 12 et la baisse du il 2750268 potentiel du noeud 4 s'accélère vers le potentiel de masse, provoquant le blocage du transistor 12. La réaction du transistor 12 provoque une cassure du front de descente du signal ext tel qu'on l'observerait avec la cellule de la figure 2b. Dans ladite première phase, le front de descente est faible et s'apparente à une hystérésis, à cause de la réaction du transistor 12 qui a tendance à maintenir le potentiel haut du noeud 4. Dans ladite seconde phase, le front de descente est fort, à cause de la disparition de la réaction du transistor 12 et au courant déjà établi dans le transistor 3. Par symétrie de la figure 3, de façon similaire au processus précédemment décrit, les transistors 1, 7 et 11 font passer le signal ext de la valeur du potentiel de masse à la valeur du potentiel Vdd lorsque le signal in passe de la valeur du potentiel Vdd à la valeur du potentiel de masse. Avec la cellule de la figure 3, pour obtenir un faible retard du changement d'état du signal ext sur le changement d'état du signal in, le signal contr commande une faible valeur de la résistance des transistors 3 et 7. La réaction apportée par les transistors 11 et 12 est alors faible à cause de leur valeur de résistance prépondérante sur celle des transistors 3 et 7. Le signal ext varie rapidement entre les valeurs extrêmes de potentiel de l'état initial et de l'état final. Pour augmenter le retard du changement d'état du signal ext sur le changement d'état du signal in, le signal contr augmente la valeur de la résistance des transistors 3 et 7. La réaction apportée par les transistors 11 et 12 augmente alors à cause de leur valeur de résistance fixe dont le rapport avec celle des transistors 3 et 7 diminue. Le signal ext reste plus longtemps proche de la valeur extrême de l'état initial avant de varier rapidement vers la valeur extrême de potentiel de l'état final. Le signal ext est ainsi moins longtemps à des valeurs de potentiel intermédiaires entre les valeurs extrêmes de potentiel. Le front de changement d'états reste raide, même pour obtenir des retards importants. La figure 4 montre un exemple de deux cellules sur le modèle de la figure 3, montées en série. A la sortie ext d'une cellule constituée de transistors 1, 2, 3, 7, 11, 12, est connectée l'entrée in' d'une cellule constituée de transistors 1', 2', 3', 7', 1 1', 12'. La sortie ext' permet alors d'obtenir un retard double de celui obtenu avec une seule cellule. De même, la connexion de l'entrée in" d'une troisième 12 2750268 cellule à la sortie ext' de la deuxième cellule permet d'obtenir un retard triple de celui obtenu avec une seule cellule. On peut donc multiplier le retard par le nombre de cellules mises bout à bout. Un seul étage miroir de courant constitué de transistors 9,10 suffit pour commander les résistances variables de toutes les cellules. La figure 10 présente un exemple de cellule de fonctionnement similaire à celle de la figure 3, à ceci près que le transistor 3 est remplacé par plusieurs transistors 31, 32, 33, 34 branchés en parallèle entre le noeud 5 et la masse, et que le transistor 7 est remplacé par plusieurs transistors 71, 72, 73, 74 branchés en parallèle entre le noeud 6 et le potentiel Vdd. Le signal analogique contr de la figure 3 est remplacé par un signal numérique contr' codé sur un nombre de brins égal au nombre de transistors 31, 32, 33, 34. Chaque brin transmet un signal binaire, égal au potentiel Vdd ou au potentiel de masse, à la grille d'un transistor 31, 32, 33, 34. Des inverseurs 41, 42, 43, 44 permettent de transmettre le complément de chaque signal binaire à la grille d'un transistor 71, 72, 73, 74. Chaque transistor 71, 72, 73, 74 est dimensionné de façon a avoir les mêmes caractéristiques courant tension que respectivement chaque transistor 31, 32, 33, 34. Ainsi, les transistors 31, 32, 33, 34 et 71, 72, 73, 74 mis en conduction, fonctionnent en régime non saturé dont la caractéristique s'apparente à une droite de pente représentative d'une résistance équivalente. Les transistors mis en conduction par le signal numérique contr parmi les transistors 31, 32, 33, 34 définissent une valeur de résistance entre le noeud 5 et le potentiel de masse égale à la valeur de résistance entre le noeud 6 et le potentiel Vdd définie par la mise en conduction par le complément du signal contr', des transistors équivalents parmi les transistors 71, 72, 73, 74. La figure 11 montre un cas o tous les brins du signal numérique contr' sont au potentiel Vdd. Tous les transistors 31, 32, 33, 34 sont mis en conduction, la résistance apparente entre le noeud 5 et le potentiel de masse est minimale. Ceci correspond à une caractéristique courant tension Ids(Vds3) de coefficient directeur maximal. Un front raide de passage du signal in au potentiel Vdd, supérieure au potentiel du noeud 5, provoque une mise en conduction rapide du transistor 2 en régime non saturé et le blocage du transistor 1. Ici, la valeur élevée du signal contr' (tous les bits à 1) impose à l'ensemble des transistors 31, 32, 33, 34 de rester sur la caractéristique linéaire en traits forts. Sur la figure 11, on détecte deux 13 2750268 régimes de fonctionnement du transistor 12. La figure 11 représente la superposition de deux instants de fonctionnement, un instant dans un premier régime R1 symbolisé par le segment Vdd décalé vers la gauche et un instant dans un deuxième régime R2 symbolisé par le segment Vdd décalé vers la droite. Dans le premier régime R1, la mise en conduction du transistor 2 a pour effet de faire circuler un courant 12 qui s'ajoute au courant 112 du transistor 12 pour obtenir le courant 15(R1). Ceci a deux effets. Un premier effet augmente la tension Vds3 du noeud 5 pour absorber le courant supplémentaire 12. Les points de fonctionnement ont tendance à se déplacer vers la gauche de la figure. Le deuxième effet diminue la tension du noeud 4 et fait passer le transistor 12 sur des caractéristiques telles que la caractéristique R1 en trait fort, par diminution de sa tension Vgs. Cependant, comme on le voit sur la figure, le courant 12 égal à 15(R1)-112 reste faible et le noeud 4 se décharge lentement, restant à un niveau de potentiel proche de Vdd. Les points de fonctionnement du transistor 12 restent sur des caractéristiques proches de celle à Vgsmax en diminuant légèrement le courant 112. Le transistor 12 amène donc une contre-réaction qui s'oppose à la baisse de potentiel du noeud 4. Ceci a pour résultat de maintenir le signal ext proche de la valeur haute. Dans le deuxième régime R2, le passage du transistor 12 à des caractéristiques de Vgs plus faibles s'accélère. On voit à l'aide de la caractéristique R2 en trait fort donnant le courant 112 que la différence 15(R2)-112 augmente. La tendance à déplacer les points de fonctionnement vers la gauche s'inverse. La mise en saturation du transistor 12 provoque un effet d'avalanche qui déplace brutalement les points de fonctionnement vers la droite, reportant rapidement la tension Vdd sur la tension Vds12 jusqu'à bloquer le transistor 12. Ceci a pour effet d'amener le signal ext à sa valeur basse suivant un front raide. Les régimes de fonctionnement présentés à l'aide de la figure 11 sont ceux qui amènent les retard les plus faibles car le courant 15 est le plus fort que l'on puisse obtenir, grâce à la valeur élevée de contr' (tous les bits à 1). L'hystérésis provoquée par la contre-réaction du transistor 12 est de faible largeur. La figure 12 montre un cas o un seul brin du signal numérique contr' est au potentiel Vdd. Un seul des transistors 31, 32, 33, 34 est mis en conduction, la résistance apparente entre le noeud 5 et le potentiel de masse est maximale. 14 2750268 Ceci correspond à une caractéristique courant tension Ids(Vds3) de coefficient directeur minimal. Un front raide de passage du signal in au potentiel Vdd, supérieure au potentiel du noeud 5, provoque une mise en conduction rapide du transistor 2 en régime non saturé et le blocage du transistor 1. Ici, la valeur faible du signal numérique contr' impose à l'ensemble des transistors 31, 32, 33, 34 de rester sur la caractéristique linéaire Ids(Vds3) en trait fort avec un coefficient directeur faible. Sur la figure 12, on détecte deux régimes de fonctionnement du transistor 12. La figure 12 représente la superposition de deux instants de fonctionnement, un instant dans un premier régime R1 symbolisé par le segment Vdd décalé vers la gauche et un instant dans un deuxième régime R2 symbolisé par le segment Vdd décalé vers la droite. Dans le premier régime R1, la mise en conduction du transistor 2 a pour effet de faire circuler un courant 12 qui s'ajoute au courant 112 du transistor 12 pour obtenir le courant 15. Ceci a deux effets. Un premier effet augmente la tension Vds3 entre le potentiel de masse et le noeud 5, pour absorber le courant supplémentaire 12. Les points de fonctionnement ont tendance à se déplacer vers la gauche de la figure. Le deuxième effet diminue la tension du noeud 4 et fait passer le transistor 12 sur la caractéristique du régime R1 par diminution de sa tension Vgs. Cependant, comme on le voit sur la figure, le courant 12 égal à -112 reste faible et le noeud 4 se décharge lentement, restant à un niveau de potentiel proche de Vdd. Les points de fonctionnement du transistor 12 restent sur des caractéristiques proches de celle à Vgsmax en diminuant légèrement le courant 112. Le transistor 12 amène donc une contre-réaction qui s'oppose à la baisse de potentiel du noeud 4. Ceci a pour résultat de maintenir le signal ext proche de la valeur haute. Le signal ext est maintenu plus longtemps à sa valeur haute que dans l'exemple de la figure 11 car le courant dans le transistor 2 est très faible à cause de la tension élevée du noeud 5. Dans le deuxième régime R2, le passage du transistor 12 à des caractéristiques de Vgs plus faibles s'accélère d'autant plus aisément que celles-ci sont proches au voisinage du point 0 et que le courant 12 du transistor 2 devient prépondérant par rapport au courant 112 du transistor 12. La tendance à déplacer les points de fonctionnement vers la gauche s'inverse. La mise en saturation du transistor 12 provoque un effet d'avalanche qui déplace brutalement les points de fonctionnement vers la droite, reportant rapidement la tension Vdd sur la tension 2750268 Vdsl2 jusqu'à bloquer le transistor 12. On voit sur la figure 12 que la quasi totalité du courant au noeud 5 est absorbée par le transistor 2. Ceci a pour effet d'amener le signal ext à sa valeur basse suivant un front raide. s Les régimes de fonctionnement présentés à l'aide de la figure 12 sont ceux qui amènent des retard forts car les courants 13 faibles imposent des courants 12 faibles qui provoquent un hystérésis large sur le changement d'état du signal ext. En fin d'hystérésis le changement d'état se fait avec un front raide de pente comparable à celle que l'on peut observer avec l'exemple expliqué à l'aide de la figure 11. Par symétrie, le comportement des transistors 1, 71, 72, 73, 74 et 11 pour le passage du signal ext de l'état bas à l'état haut est identique au comportement des transistors 2, 31, 32, 33, 34 et 12 pour le passage du signal ext de l'état haut à l'état bas. Les explications ci-dessus restent valables en reprenant les caractéristiques pour des transistors PMOS, en remplaçant le noeud 5 par le noeud 6 et les tensions Vds3, Vds12 respectivement par Vds7, Vdsl 1. Dans ce qui précède, les figures 11 et 12 n'ont pas la prétention de déterminer les points de fonctionnement avec la précision que donnent les équations complètes des transistors. Leur forme shématique permet d'expliquer de façon simple l'intérêt du transistor 12 ou du transistor 11. La figure 5 montre un exemple d'oscillateur à fréquence variable conforme à I'invention. Un tel oscillateur est essentiellement constitué d'un nombre impair d'inverseurs connectés en série, la sortie du dernier inverseur étant rebouclée sur l'entrée du premier. Le premier inverseur est réalisé au moyen d'une porte NON ET 16. Un deuxième et un troisième inverseur sont réalisés au moyens de cellules 14 et 15 à retard 'r variable. La sortie de la cellule 15 est rebouclée sur une première entrée de la porte 16. Sur une deuxième entrée de la porte 16 est introduit un signal EN pour mettre en service l'oscillateur. Lorsque le signal EN est à 0, la sortie de la porte 16 est à 1, la sortie de la cellule 14 est alors à 0, la sortie de la porte 15 est à 1 et la sortie la porte 16 reste à 1. L'état de la boucle 16, 14, 15 est stable et le système n'oscille pas. Lorsque le signal EN monte à 1, la sortie de la porte 16 descend à 0, la sortie de la cellule 14 monte à 1 avec le retard 'r et la sortie de la cellule 15 descend à 0 avec le retard '. Si la sortie de la porte 16 change d'état avec un retard T' sur changement d'état d'une de ses entrées, la sortie de la porte 16 monte alors à 1 avec un retard t'. Tant que le signal EN est à 1, la première entrée de la porte 16 atteint la valeur de sa sortie avec un retard 2c. Ceci a pour effet d'inverser la sortie de la porte 16 avec un retard 2,t+T '. L'inversion du signal de sortie de la porte 16 avec une période T=2t+t' provoque l'oscillation de la boucle à une fréquence égale à 1/2T. A la sortie de la porte 16 est également branchée l'entrée d'un inverseur 17, à la sortie duquel est branchée l'entrée d'un inverseur 18. La sortie de l'inverseur 18 permet d'obtenir un signal d'utilisation U, image de la sortie de la porte 16. Le retard d'une cellule 14, 15, est réglé par un signal de contrôle contr qui commande par un moyen 17, 18, le profile temporel du signal extrait pour une variation sur un front raide du signal d'entrée. Ce profile se décompose en deux parties. Une première partie H d'hystérésis tend à maintenir le signal extrait sur son état précédent. Une deuxième partie F de front raide amène rapidement le signal extrait sur son nouvel état. Dans le cas des figures 3 ou 4, le moyen 17, 18, est constitué des transistors 3 et 12 si on se contente d'une amélioration de la figure 2a. Si on souhaite un comportement symétrique à la montée et à la descente, le moyen 17, 18 est constitué des transistors 3, 7, 11, 12 auxquels sont adjoints les transistors 9 et 10, communs éventuellement à plusieurs cellules. Le signal de contrôle est alors un signal contr analogique. Dans le cas de la figure 10, le moyen 17, 18, est constitué des transistors des transistors 31, 32, 33, 34 et 12 si on se contente d'une amélioration de la figure 2a. Si on souhaite un comportement symétrique à la montée et à la descente, le moyen 17, 18 est constitué des transistors 31, 32, 33, 34, 71, 72, 73, 74, 11, 12 auxquels sont adjoints les inverseurs 41, 42, 43, 44. Pour une mise en cascade de cellules de la figure 10 sur le modèle de la figure 4, les inverseurs 41, 42, 43, 44 peuvent être communs à plusieurs cellules. Le signal de contrôle est alors un signal contr' numérique, ce qui, dans certaines applications peut présenter l'avantage d'une plus grande immunité aux bruits. 17 2750268 Revendications: 1. Procédé pour obtenir un signal (U) à fréquence variable en rebouclant sur lui- même un signal (in) inversé un nombre impair de fois avec un retard T commandé par un signal (contr, contr'), caractérisé en ce qu'un signal (ext) obtenu par inversion du dit signal (in) possède une hystérésis de largeur fonction du signal (contr, contr') sur le changement d'état du signal (in). 2. Procédé pour obtenir un signal (U) à fréquence variable selon la revendication 1, caractérisé en ce que le signal (ext) est obtenu à partir du signal (in) avec un gain (17, 18) commandé par le signal (contr, contr') sur lequel rétroagit le signal (ext). 3. Oscillateur à fréquence variable commandée par un signal (contr, contr'), comprenant un nombre impair de portes inverseuses (14, 15, 16) dont une entrée (in) est attaquée par une sortie (ext) d'une porte inverseuse précédente, une entrée de la première porte inverseuse (14) étant alimentée par la sortie de la dernière porte inverseuse (16), caractérisé en ce qu'au moins une porte inverseuse (14, 15) est constituée d'une cellule à gain (17, 18) variable en fonction du signal (contr, contr') provoquant une hystérésis suivie d'un front raide sur la sortie pour une variation de signal sur l'entrée. 4. Oscillateur à fréquence variable selon la revendication 3 caractérisé en ce qu'une cellule comprend: - un amplificateur inverseur (1,2) alimenté par un noeud (6) de potentiel haut et un noeud (5) de potentiel bas dont un noeud (4) constitue la sortie, - un transistor (3) dont la source est reliée à un potentiel fixe inférieur au potentiel du noeud (5), dont le drain est relié au noeud (5) et dont la grille est au potentiel du signal (contr) de forme analogique, - un transistor (12) dont le drain est relié à un potentiel fixe supérieur au potentiel du noeud (6), dont la source est reliée au noeud (5) et dont la grille est au potentiel du noeud (4). 5. Oscillateur à fréquence variable selon l'une des revendications 3 ou 4 caractérisé en ce qu'une cellule comprend: - un amplificateur inverseur (1,2) alimenté par un noeud (6) de potentiel haut et un noeud (5) de potentiel bas dont un noeud (4) constitue la sortie, f' 18 2750268 - un transistor (7) dont la source est reliée à un potentiel fixe supérieur au potentiel du noeud (6), dont le drain est relié au noeud (6) et dont la grille est à un potentiel fonction du signal (contr) de forme analogique, - un transistor (11) dont le drain est relié à un potentiel fixe inférieur au potentiel du noeud (5), dont la source est reliée au noeud (6) et dont la grille est au potentiel du noeud (4). 6. Oscillateur à fréquence variable selon la revendication 3 caractérisé en ce qu'une cellule comprend: - un amplificateur inverseur (1,2) alimenté par un noeud (6) de potentiel haut et un noeud (5) de potentiel bas dont un noeud (4) constitue la sortie, - plusieurs transistor (31, 32, 33, 34) dont les sources sont reliées à un potentiel fixe inférieur au potentiel du noeud (5), dont les drains sont reliés au noeud (5) et dont chaque grille est au potentiel haut ou bas d'un brin du signal (contr') de forme numérique, - un transistor (12) dont le drain est relié à un potentiel fixe supérieur au potentiel du noeud (6), dont la source est reliée au noeud (5) et dont la grille est au potentiel du noeud (4). 7. Oscillateur à fréquence variable selon l'une des revendications 3 ou 6 caractérisé en ce qu'une cellule comprend: - un amplificateur inverseur (1,2) alimenté par un noeud (6) de potentiel haut et un noeud (5) de potentiel bas dont un noeud (4) constitue la sortie, - plusieurs transistor (71, 72, 73, 74) dont les sources sont reliées à un potentiel fixe supérieur au potentiel du noeud (6), dont les drains sont reliés au noeud (6) et dont chaque grille est aLu potentiel inversé bas ou haut d'un brin du signal (contr') de forme numérique, - un transistor (11) dont le drain est relié à un potentiel fixe inférieur au potentiel du noeud (5), dont la source est reliée au noeud (6) et dont la grille est au potentiel du noeud (4). 8. Cellule pour obtenir un signal de sortie (ext) avec un retard variable X sur un signal d'entrée (in) au moyen d'un amplificateur inverseur dont le gain est commandé par un signal (contr, contr'), caractérisée en ce que le signal (ext) agit en contre réaction sur la valeur du gain pour provoquer une hystérésis sur le changement d'état du dit signal (ext). 9. Cellule selon la revendication 8 caractérisée en ce qu'elle comprend: f - un amplificateur inverseur (1,2) alimenté par un noeud (6) de potentiel haut et un noeud (5) de potentiel bas et dont un noeud (4) fournit le signal (ext), - un transistor (3) dont la source est reliée à un potentiel fixe inférieur au potentiel du noeud (5), dont le drain est relié au noeud (5) et dont la grille est au potentiel du signal (contr) de forme analogique, - un transistor (12) dont le drain est relié à un potentiel fixe supérieur au potentiel du noeud (6), dont la source est reliée au noeud (5) et dont la grille est au potentiel du noeud (4). 10. Cellule selon l'une des revendications 8 ou 9 caractérisé en ce qu'elle comprend: - un amplificateur inverseur (1,2) alimentée par un noeud (6) de potentiel haut et un noeud (5) de potentiel bas et dont un noeud (4) fournit le signal (ext), - un transistor (7) dont la source est reliée à un potentiel fixe supérieur au potentiel du noeud (6), dont le drain est relié au noeud (6) et dont la grille est à un potentiel fonction du signal (contr) de forme analogique, - un transistor (11) dont le drain est relié à un potentiel fixe inférieur au potentiel du noeud (5), dont la source est reliée au noeud (6) et dont la grille est au potentiel du noeud (4). 1il. Cellule selon la revendication 8 caractérisé en ce qu'elle comprend: - un amplificateur inverseur (1,2) alimentée par un noeud (6) de potentiel haut et un noeud (5) de potentiel bas et dont un noeud (4) fournit le signal (ext), - plusieurs transistor (31, 32, 33, 34) dont les sources sont reliées à un potentiel fixe inférieur au potentiel du noeud (5), dont les drains sont reliés au noeud (5) et dont chaque grille est au-potentiel haut ou bas d'un brin du signal (contr') de forme numérique, - un transistor (12) dont le drain est relié à un potentiel fixe supérieur au potentiel du noeud (6), dont la source est reliée au noeud (5) et dont la grille est au potentiel du noeud (4). 12. Cellule selon l'une des revendications 8 ou 11 caractérisé en ce qu'elle comprend: - un amplificateur inverseur (1,2) alimentée par un noeud (6) de potentiel haut et un noeud (5) de potentiel bas et dont un noeud (4) fournit le signal (ext), - plusieurs transistor (71, 72, 73, 74) dont les sources sont reliées à un potentiel fixe supérieur au potentiel du noeud (6), dont les drains sont reliés au noeud (6) f 2750268 et dont chaque grille est au potentiel inversé bas ou haut d'un brin du signal (contr') de forme numérique, - un transistor (11) dont le drain est relié à un potentiel fixe inférieur au potentiel du noeud (5), dont la source est reliée au noeud (6) et dont la grille est au potentiel du noeud (4). y