Brevet FR2756680A1 — publié le 19980605

AMPLIFICATEUR À TRANSCNDUCTANCE À DYRWMIQUE ÉLEVÉE ET FAIBLE BRUIT La présente invention concerne un anmplificateur diffé- rentiel à transconductance et plus particulièrement un amplifica- teur à transconductance de précision dont tous les transistors sont d'un même type de conductivité. La figure 1 représente schématiquement une structure classique d'un tel amplificateur à transconductance de précision. L'amplificateur comprend un premier couple de transistor NPN Q1 et Q2 dont les collecteurs sont couplés à une tension d'alimenta- tion haute Vcc par des sources de courant respectives 10 et 11. Les sources de courant 10 et 11 délivrent chacune un même courant I. Une résistance R est connectée entre les émetteurs des tran- sistors Q1 et Q2. Les bases des transistors Q1 et Q2 reçoivent respectivement deux composantes Vl et V2 d'une tension d'entrée différentielle. Les émetteurs de deux transistors NPN Q3 et Q4 sont reliés à une tension d'alimentation basse Vee et leurs collec- teurs sont reliés respectivement aux émetteurs des transistors Q1 et Q2. Les bases des transistors Q3 et Q4 sont reliées respecti- vement aux collecteurs des transistors Q1 et Q2 par l'intermé- diaire de circuits de décalage 13 et 14. Le but de ces circuits de décalage est de commnander les bases des transistors Q3 et Q4 à un potentiel adéquat à partir des collecteurs des transistors Q1 et Q2. La sortie de cet amplificateur est un courant différen- tiel i1-i2, o i1 et i2 désignent les variations de courant res- pectives dans les transistors Q3 et Q4. Ce courant différentiel de sortie est exprimé par il-i2 = -2(Vl-V2)/R avec une erreur de l'ordre de 1/32, O 02 est le produit des gains des transistors Q1 et Q3 ou Q2 et Q4. Le fait que les transistors Q1 à Q4 soient tous des transistors NPN augmente la précision et la vitesse par rapport aux structures utilisant une combinaison de transistors NPN et PNP, puisque les transistors PNP ont notablement moins de gain et bande passante que les transistors NPN. Un problème que l'on rencontre dans la structure de la figure 1 est lié à la difficulté à obtenir un rapport signal/bruit élevé ou une dynamique élevée. La limite inférieure de la dynamique est déterminée par le bruit en entrée de l'ampli- ficateur, tandis que la limite supérieure est idéalement détermi- née par la tension d'alimentation Vcc. La valeur la plus élevée possible des tensions V1 et V2 dépend de la structure des circuits décaleurs 13 et 14. Pour que les tensions Vi et V2 puissent atteindre la valeur la plus basse possible, les émetteurs des transistors Q3 et Q4 sont directement reliés à la tension d'alimentation basse Vee et leurs courants i1 et i2 sont recopiés dans des transistors NPN respectifs Q5 et Q6. Les transistors Q5 et Q6 sont connectés en parallèle par leurs bases et leurs émetteurs aux transistors Q3 et Q4. Les courants de sortie i1 et i2 sont alors prélevés des collecteurs des transistors Q5 et Q6. Avec cette structure, chacune des tensions Vi et V2 peut atteindre une valeur aussi basse que Vee + Vces + Vbe o Vces est la tension collecteur-émetteur de saturation des transistors Q3 et Q4, et Vbe la tension base-émetteur des tran- sistors Q1 et Q2. Le bruit total à l'entrée de l'amplificateur peut être exprimé par N (V2/Hz) = 4kT(2rb + re + R) + 4kTZS + 2kTZs2/3re o rb et re sont les résistances de base et d'émetteur des tran- sistors d'entrée Q1 et Q2, et Zs est l'impédance de sortie de la source qui fournit les tensions V1 et V2. En outre, la résistance de base peut être exprimée par re = kT/qIc o Ic est le courant de collecteur des transistors d'entrée Q1 et Q2. (k, T et q sont la constante de Boltzmann, la température absolue, et la charge d'un électron). Ce bruit à l'entrée a une valeur minimale pour re = Zs/X1 ou Ic = -V2 kT/qZs qui détermine la valeur optimale des courants de collecteur des transistors Q1 et Q2, donc la valeur optimale Iopt des courants fournis par les sources 10 et 11. Le courant de sortie différentiel i1-i2 peut atteindre une valeur maximale de 2I. Toutefois, pour éviter une distorsion, la valeur 2I est choisie supérieure à la valeur maximale désirée pour i1-i2. Dans de nombreux cas, notamment lorsque l'impédance Zs est élevée, il ne sera pas possible de choisir une valeur 2I qui garantisse à la fois des caractéristiques de bruit d'entrée optimales et un signal de sortie maximal sans distorsion. Les figures 2A et 2B illustrent toutes deux une moitié de l'amplificateur à transconductance de la figure 1, incorporant deux exemples différents d'un circuit de décalage 13. Dans la figure 2A, le circuit de décalage 13 comprend un transistor PNP Q7 dont la base est reliée à la base du tran- sistor Q1. L'émetteur du transistor Q7 est relié au collecteur du transistor Q1 et son collecteur est relié à la base du transistor Q3. Avec cette configuration, la tension de collecteur du transistor Q1 est fixée à Vl + Vbe, o Vbe est la tension base- émetteur du transistor Q7. Par conséquent, la tension Vl ne peut dépasser la valeur Vcc-Vsat-Vbe, o Vsat est la tension de satu- ration de la source de courant 10 (habituellement un transistor). Le transistor Q7 présente l'inconvénient d'ajouter un bruit significatif à l'entrée de l'amplificateur, puisque la base du transistor Q7 est reliée à l'entrée de l'amplificateur. La figure 2B représente un exemple de circuit de déca- lage 13 qui n'ajoute aucun bruit d'entrée à l'amplificateur. Le circuit de décalage 13 comprend un transistor NPN Q8 dont la base est reliée au collecteur du transistor Q1. Le collecteur du tran- sistor Q8 est couplé au potentiel Vcc, et son émetteur est couplé à la base du transistor Q3. Avec cette configuration, la tension V1 ne peut toute- fois dépasser la valeur Vee + 3Vbe - Vces, o Vces est la tension collecteur-émetteur de saturation du transistor Q1. Cette valeur peut être augmentée en insérant des diodes entre l'émetteur du transistor Q8 et la base du transistor Q3, mais la tension d'ali- mentation de l'amplificateur devrait alors être relativement éle- vée. Un objet de la présente invention est de prévoir un amplificateur à transconductance de précision présentant une dynamique élevée. Cet objet est atteint grâce à un amplificateur à trans- conductance différentiel comprenant deux premiers transistors bipolaires d'un premier type de conductivité, dont les bases reçoivent une tension d'entrée différentielle, et dont les collecteurs sont reliés à un premier potentiel d'alimentation par deux premières sources de courant respectives; deux deuxièmes transistors bipolaires du premier type de conductivité, reliant respectivement les émetteurs des premiers transistors à un deuxième potentiel d'alimentation, et dont les bases sont reliées aux collecteurs des premiers transistors respectifs par des circuits de décalage; et un moyen résistif relié entre les émet- teurs des premiers transistors. Une deuxième source de courant est reliée entre le premier potentiel d'alimentation et le noeud de connexion entre deux résistances reliées en série constituant ledit moyen résistif. Cet objet est également atteint grâce à un amplifica- teur à transconductance différentiel comprenant deux premiers transistors bipolaires d'un premier type de conductivité, dont les bases reçoivent une tension d'entrée différentielle, et dont les collecteurs sont reliés à un premier potentiel d'alimentation par deux premières sources de courant respectives; deux deu- xièmes transistors bipolaires du premier type de conductivité, reliant respectivement les émetteurs des premiers transistors à un deuxième potentiel d'alimentation, et dont les bases sont reliées aux collecteurs des premiers transistors respectifs par des circuits de décalage; et un moyen résistif relié entre les émetteurs des premiers transistors. Chaque circuit de décalage comprend un troisième transistor d'un deuxième type de conduc- tivité, relié entre le collecteur du premier transistor respectif et la base du deuxième transistor respectif, et dont la borne de commande reçoit une tension de polarisation constante indépen- dante de la tension différentielle d'entrée. Selon un mode de réalisation de la présente invention, la tension de polarisation est choisie décalée par rapport au premier potentiel d'alimentation d'une valeur sensiblement égale à la tension de saturation de la première source de courant respective, augmentée de la chute de tension entre la borne de commande du troisième transistor et le collecteur du premier transistor respectif. Selon un mode de réalisation de la présente invention, le premier type de conductivité est N. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: la figure 1, précédemment décrite, représente un ampli- ficateur à transconductance de précision classique dont tous les transistors sont de type NPN; les figures 2A et 2B, précédenmment décrites, représen- tent deux exemples différents d'un circuit de décalage utilisable dans le circuit de la figure 1; la figure 3 représente un mode de réalisation d'ampli- ficateur à transconductance selon la présente invention; et la figure 4 représente un deuxième mode de réalisation d'un amplificateur à transconductance selon l'invention, combiné au mode de réalisation de la figure 3. Dans la figure 3, des mêmes éléments qu'à la figure 1 sont désignés par des mêmes références. Selon l'invention, la résistance R de la figure 1 est remplacée, dans la figure 3, par deux résistances 16, 17 reliées en série entre les émetteurs des transistors Q1 et Q2. Les résistances 16 et 17 ont de préférence une même valeur R/2. Le noeud de connexion N entre les résis- tances 16 et 17 est relié au potentiel d'alimentation haut Vcc par une source de courant 19 fournissant un courant I2. En fonctionnement, lorsque les tensions V1 et V2 sont égales, le courant I2 est également réparti entre les résistances 16 et 17, d'o il résulte que chacun des courants de sortie i1 et i2 est égal à I+I2/2. La tension au noeud N est alors plus élevée que les tensions d'émetteur des transistors Q1 et Q2. Lorsque la tension Vl augmente par rapport à la tension V2, le courant dans la résistance 16 décroît tandis que le courant dans la résistance 17 croît, jusqu'à ce qu'aucun courant ne circule dans la résistance 16 et tout le courant I2 circule dans la résistance 17. Alors, le courant de sortie i1 est égal à I et le courant de sortie i2 est égal à I+I2. Si la tension V1 continue à croître, une partie du courant I fourni par la source 10 commence à circuler dans la résistance 16 vers le noeud N. Lorsque la tension Vl atteint une valeur maximale, tout le courant I de la source 10 circule dans la résistance 16, d'o il résulte que le courant de sortie i1 est nul et le courant de sortie i2 est égal à 2I+I2. Ainsi, le courant de sortie différentiel i1-i2 a une valeur maximale de 2I+I2 qui est déterminée à la fois par les sources de courant 10 et 11 et par la source de courant 19. Le courant I délivré par les sources 10 et 11 peut être choisi à une valeur optimale pour réduire le bruit d'entrée. Puisque le courant I2 fourni par la source 19 n'a aucune influence sur les courants dans les transistors d'entrée Q1 et Q2, il n'affecte pas le bruit d'entrée et peut donc être choisi librement pour établir le courant de sortie différentiel maximal. Pourvu que chacune des résistances 16 et 17 ait la valeur moitié de la résistance R de la figure 1, le courant de sortie différentiel a la même expression que celui de la figure 1, c'est-à-dire: il-i2 = -2(V1-V2)/R. Le mode de réalisation de la figure 3 permet d'accroî- tre la dynamique de l'amplificateur à transconductance par une réduction de son bruit d'entrée. La figure 4 représente un mode de réalisation de l'invention permettant d'accroître la dynamique de l'amplifi- cateur par une augmentation de l'amplitude maximale des tensions d'entrée V1 et V2 sans accroître le bruit d'entrée. Pour cela, chacun des circuits de décalage 13 et 14 comprend un transistor de type P Q10, Qll. Ces transistors de type P peuvent être des transistors PNP, comme cela est repré- senté. Dans une technologie BI-CMOS, les transistors Q10 et Qll pourraient également être des transistors MOS à canal P. Les émetteurs des transistors Q10 et Qll sont respecti- vement connectés aux collecteurs des transistors Q1 et Q2, et leurs collecteurs sont respectivement connectés aux bases des transistors Q3 et Q4. Les bases des transistors Q10 et Qll reçoi- vent une même tension de polarisation Vb. La tension de polarisation Vb détermine la valeur maxi- male des tensions Vl et V2, cette valeur maximale étant Vb + 2Vbe - Vces o Vces désigne la tension collecteur-émetteur de saturation des transistors Q1 et Q2. De préférence, la tension Vb est choisie aussi élevée que possible pour accroître la valeur maximale des tensions V1 et V2, et donc la dynamique. La valeur la plus élevée possible de la tension Vb est Vcc - Vbe - Vsat o Vsat est la tension de saturation des sources de courant 10 et 11 (habituellement des transistors). Alors, la valeur maximale des tensions V1 et V2 est Vcc + Vbe - Vces - Vsat. Les tensions Vces et Vsat sont sensiblement égales et habituel- lement inférieures à Vbe/2, d'o il résulte que les tensions Vl et V2 peuvent atteindre une valeur légèrement supérieure Vcc. Ce gain (Vbe+ Vsat) dans l'amplitude maximale par rapport au circuit de décalage représenté à la figure 2A est d'autant plus signifi- catif que la tension d'alimentation de l'amplificateur est basse. La tension Vb est obtenue, par exemple, en connectant les bases des transistors Q10 et Qll au potentiel Vee par une source de courant 30 et au potentiel Vcc par une résistance 32. Les valeurs de la source de courant 30 et de la résistance 32 sont choisies pour obtenir la tension souhaitée Vbe + Vsat aux bornes de la résistance 32. Cette tension souhaitée est obtenue indépendamment de la tension d'alimentation Vcc, qui peut être aussi faible que Vbe + 2Vsat. Dans la figure 4, les circuits de décalage avantageux Q10 et Qll sont représentés en combinaison avec le mode de réali- sation de la figure 3. Le mode de réalisation de la figure 4 per- met donc d'accroître la dynamique aussi bien en réduisant le niveau du bruit d'entrée qu'en augmentant l'amplitude maximale du signal d'entrée différentiel. De nombreuses variantes et modifications de la présente invention apparaîtront à l'homme du métier. Par exemple, les transistors Q1 à Q4 ont été décrits en tant que transistors NPN, car l'amplificateur présente alors les meilleures caracté- ristiques de précision et de vitesse. Les transistors peuvent être remnplacés par des transistors de type conductivité opposé, ce qui affectera la précision et la vitesse, mais pas la dyna- mique. REVMENDICATIONS 1. Akmplificateur à transconuctance différentiel coprenant: - deux premiers transistors bipolaires (Q1, Q2) d'un premier type de conductivité, dont les bases reçoivent une ten- sion d'entrée différentielle (Vl-V2), et dont les collecteurs sont reliés à un premier potentiel d'alimentation (Vcc) par deux premières sources de courant respectives (10, 11); - deux deuxièmes transistors bipolaires (Q3, Q4) du premier type de conductivité, reliant respectivement les émet- teurs des premiers transistors à un deuxième potentiel d'ali- mentation (Vee), et dont les bases sont reliées aux collecteurs des premiers transistors respectifs par des circuits de déca- lage (13, 14); et - un moyen résistif (R) relié entre les émetteurs des premiers transistors; caractérisé en ce que chaque circuit de décalage (13, 14) comprend un troisième transistor (Q10, Q11) d'un deuxième type de conductivité, relié entre le collecteur du premier transistor respectif et la base du deuxième transistor respectif, et dont la borne de commande reçoit une tension de polarisation constante (Vb) indépendante de la tension différentielle d'entrée. 2. Amplificateur selon la revendication 1, caracté- risé en ce qu'il comprend une deuxième source de courant (19) reliée entre le premier potentiel d'alimentation (Vcc) et le noeud de connexion (N) entre deux résistances reliées en série (16, 17) constituant le moyen résistif. 3. Amplificateur selon la revendication 1, caracté- risé en ce que la tension de polarisation (Vb) est choisie décalée par rapport au premier potentiel d'alimentation (Vcc) d'une valeur sensiblement égale à la tension de saturation de la première source de courant respective (10, 11), augmentée de la chute de tension entre la borne de commande du troisième transistor et le collecteur du premier transistor respectif. 4. Amplificateur selon l'une quelconque des revendi- cations 1 à 3, caractérisé en ce que le premier type de conduc- tivité est N.