Brevet FR2752488A1 — publié le 19980220

DISPOSITIF DE MEMOIRE A SEMICONDUCTEURS AYANT UN CONDENSATEUR DE TYPE EN ARBRE L'invention concerne de façon générale des dispositifs de mé- moire à semiconducteurs, et elle concerne plus particulièrement une structure d'une cellule de mémoire vive dynamique (ou DRAM) constituée essentiellement par un transistor de transfert et un transistor de stockage de charge. La figure 1 est un schéma de circuit d'une cellule de mémoire pour un dispositif DRAM. Comme représenté sur le dessin, une cellule DRAM est essentiellement constituée par un transistor T et un conden- sateur de stockage de charge C. Une source du transistor de transfert T est connectée à une ligne de bit BL correspondante, et un drain de ce transistor est connecté à une électrode de stockage 6 du condensateur de stockage de charge C. Une grille du transistor de transfert T est con- nectée à une ligne de mot WL correspondante. Une électrode opposée 8 du condensateur C est connectée à une source de tension constante. Une pellicule diélectrique 7 est formée entre l'électrode de stockage 6 et l'électrode opposée 8. Dans le procédé de fabrication d'un dispositif DRAM, on utilise essentiellement un condensateur bidimensionnel, appelé condensateur de type plan, pour un dispositif DRAM classique ayant une capacité de stockage inférieure à 1 M (méga = million) de bits. Dans le cas d'un dis- positif DRAM ayant une cellule de mémoire qui utilise un condensateur de type plan, des charges électriques sont stockées sur la surface principale d'un substrat semiconducteur, ce qui fait que la surface principale doit avoir une aire relativement élevée. Ce type de cellule de mémoire ne convient donc pas pour un dispositif DRAM ayant un niveau d'intégration élevé. Pour un dispositif DRAM à haut niveau d'intégration, comme un dispositif DRAM avec plus de 4M bits de mémoire, on a introduit un con- densateur tridimensionnel, appelé condensateur de type empilé ou de type tranchée. Avec les condensateurs de type empilé ou de type tranchée, il a été possible d'obtenir une plus grande mémoire dans un volume similaire. Cependant, pour réaliser un dispositif à semiconducteurs ayant un niveau d'intégration encore plus élevé, comme un circuit à très haut niveau d'intégration (ou VLSI) ayant une capacité de 64M bits, un condensateur avec une structure tridimensionnelle simple, comme le type empilé ou le type tranchée classique, s'avère être insuffisant. Une solution pour améliorer la capacité d'un condensateur con- siste à utiliser ce que l'on appelle le condensateur empilé de type à ai- lettes, qui est est proposé par Ema et al. dans "3-Dimensional Stacked Capacitor Cell for 16M and 64M DRAMs", International Electron Devices Meeting, pages 592-595, décembre 1988. Le condensateur empilé de type à ailettes comprend des électrodes et des pellicules diélectriques qui s'étendent avec une forme en ailette dans un ensemble de couches empilées. Des dispositifs DRAM ayant le condensateur empilé de type à ailettes sont également décrits dans les brevets des E.U.A. n 5 071 783 (Taguchi et al); 5 126 810 (Gotou); 5 196 365 (Gotou); et 5 206 787 (Fujioka). Une autre solution pour améliorer la capacité d'un condensateur consiste à utiliser ce que l'on appelle le condensateur empilé de type cy- lindrique, qui est proposé par Wakamiya et al. dans "Novel Stacked Ca- pacitor Cell for 64-Mb DRAM", 1989, Symposium on VLSI Technology, Digest of Technical Papers, pages 69-70. Le condensateur empilé de type cylindrique comprend des électrodes et des pellicules diélectriques qui s'étendent avec une forme cylindrique pour augmenter les aires de surface des électrodes. Un dispositif DRAM ayant le condensateur empilé de type cylindrique est également décrit dans le brevet des E.U.A. n 5 077 688 (Kumanoya et al.). Avec la tendance à une densité d'intégration accrue, il est né- cessaire de réduire encore davantage la taille d'une cellule de DRAM dans un plan (c'est-à-dire l'aire qu'elle occupe dans un plan). De façon générale, une réduction de la taille de la cellule conduit à une réduction de la capacité de stockage de charge (capacité électrique). De plus, lors- que la capacité électrique est réduite, la probabilité d'erreurs transitoires résultant de l'incidence de rayons a est augmentée. Il existe donc tou- jours un besoin dans cette technique portant sur la conception d'une nouvelle structure de condensateur de stockage, qui permette d'obtenir la même capacité électrique, tout en occupant une aire plus faible dans un plan, ainsi que sur un procédé approprié pour fabriquer la structure. Un but de l'invention est donc de procurer un dispositif de mé- moire à semiconducteurs ayant une structure qui comporte un conden- sateur de type en arbre qui permet d'obtenir une aire accrue pour le stockage de charge. Conformément aux buts précédents de l'invention, ainsi qu'à d'autres, l'invention procure un dispositif de mémoire à semiconducteurs nouveau et perfectionné et un procédé pour fabriquer celui-ci. Un dispositif de mémoire à semiconducteurs conforme à l'in- vention comporte un condensateur de type en arbre ayant une aire ac- crue pour le stockage fiable sur ce condensateur de charges électriques représentatives de données. Le condensateur de type en arbre comprend une électrode de stockage qui consiste en une couche conductrice en forme de tronc et en une ou plusieurs couches conductrices en forme de branche. La couche conductrice en forme de tronc est connectée électri- quement à l'une des régions de source/drain du transistor de transfert dans le dispositif de mémoire à semiconducteurs, et elle s'étend prati- quement verticalement. La couche conductrice en forme de branche a une extrémité connectée à la couche conductrice en forme de tronc, et elle peut avoir diverses formes pour permettre à la couche conductrice en forme de branche d'avoir une aire de surface accrue. Une couche diélec- trique est formée sur des surfaces à nu de la couche conductrice en forme de tronc et de la couche conductrice en forme de branche, et une couche conductrice de recouvrement est formée sur la couche diélectri- que et elle remplit la fonction d'une électrode opposée pour le conden- sateur de type en arbre. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description détaillée qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés, dans lesquels La figure 1 est un schéma de circuit d'une cellule de mémoire d'un dispositif DRAM; Les figures 2A à 2G sont des coupes qui sont destinées à ex- pliquer un premier mode de réalisation d'une cellule de mémoire à semi- conducteurs ayant un condensateur de type en arbre conforme à l'inven- tion, et un procédé pour sa fabrication conformément à l'invention; Les figures 3A à 3D sont des coupes qui sont destinées à ex- pliquer un second mode de réalisation d'une cellule de mémoire à semi- conducteurs ayant un condensateur de type en arbre conforme à l'inven- tion, et un procédé pour sa fabrication conformément à l'invention; Les figures 4A et4B sont des coupes destinées à expliquer un troisième mode de réalisation d'une cellule de mémoire à semiconduc- teurs ayant un condensateur de type en arbre conforme à l'invention, et un procédé pour sa fabrication conformément à l'invention; Les figures 5A à 5D sont des coupes destinées à expliquer un quatrième mode de réalisation d'une cellule de mémoire à semiconduc- teurs ayant un condensateur de type en arbre conforme à l'invention, et un procédé pour sa fabrication conformément à l'invention; Les figures 6A et 6B sont des coupes destinées à expliquer un cinquième mode de réalisation d'une cellule de mémoire à semiconduc- teurs ayant un condensateur de type en arbre conforme à l'invention, et un procédé pour sa fabrication conformément à l'invention; Les figures 7A et 7B sont des coupes destinées à expliquer un sixième mode de réalisation d'une cellule de mémoire à semiconducteurs ayant un condensateur de type en arbre conforme à l'invention, et un procédé pour sa fabrication conformément à l'invention; Les figures 8A à 8F sont des coupes destinées à expliquer un septième mode de réalisation d'une cellule de mémoire à semiconduc- teurs ayant un condensateur de type en arbre conforme à l'invention, et un procédé pour sa fabrication conformément à l'invention; Les figures 9A à 9D sont des coupes destinées à expliquer un huitième mode de réalisation d'une cellule de mémoire à semiconducteurs ayant un condensateur de type en arbre conforme à l'invention, et un procédé pour sa fabrication conformément à l'invention; et Les figures 10A à 10D sont des coupes destinées à expliquer un neuvième mode de réalisation d'une cellule de mémoire à semicon- ducteurs ayant un condensateur de type en arbre conforme à l'invention, et un procédé pour sa fabrication conformément à l'invention. Premier mode de réalisation préféré On va présenter une description d'un premier mode de réalisa- tion d'un dispositif de mémoire à semiconducteurs ayant un condensateur de stockage de charge de type en arbre conforme à l'invention, en se référant aux figures 2A à 2G. On peut produire ce mode de réalisation du dispositif de mémoire à semiconducteurs par un premier procédé préféré pour fabriquer un dispositif de mémoire à semiconducteurs conformément à l'invention. En se référant à la figure 2A, on note que l'on applique une oxydation thermique par la technique LOCOS (oxydation locale de sili- cium) à une surface d'un substrat en silicium 10, ce qui a pour effet de former une pellicule d'oxyde de champ 12 ayant une épaisseur qui est par exemple d'environ 300 nm. On forme ensuite une pellicule d'oxyde de grille 14 ayant une épaisseur d'environ 15 nm, par exemple, en soumet- tant le substrat en silicium 10 au traitement d'oxydation thermique. On dépose ensuite sur la totalité de la surface supérieure du substrat en sili- cium 10 une pellicule de silicium polycristallin ayant une épaisseur d'en- viron 200 nm, en employant le procédé de dépôt chimique en phase va- peur, ou CVD, ou de dépôt chimique en phase vapeur à basse pression (ou LPCVD). Pour obtenir une pellicule de silicium polycristallin de faible résistance, on diffuse dans la pellicule de silicium polycristallin des impu- retés appropriées, telles par exemple que des ions de phosphore. On dé- pose de préférence une couche de métal réfractaire sur la pellicule de silicium polycristallin, et on effectue ensuite de préférence un traitement de recuit pour former un matériau du type silicium polycristallin/siliciure, de façon à diminuer encore davantage la résistance de la pellicule. Le métal réfractaire peut être du tungstène (W), et son épaisseur est par exemple d'environ 200 nm. On soumet ensuite le silicium polycristal- lin/siliciure à un processus de formation de motif pour former des élec- trodes de grille (ou lignes de mot) WL1 à WL4, comme représenté sur la figure 2A. On diffuse ensuite par exemple des ions d'arsenic dans le substrat en silicium 10, à une énergie de 70 keV, pour obtenir une con- centration en impuretés qui est par exemple d'environ 1 x 1015 atomes/ cm2. Dans cette étape, on utilise les lignes de mot WL1 à WL4 à titre de pellicules de masque. Des régions de drain 16a et 16b et des régions de source 18a et 18b sont ainsi formées dans le substrat en silicium 10. En se référant ensuite à la figure 2B, on note qu'à l'étape sui- vante on utilise le procédé CVD pour déposer une couche isolante d'aplanissement 20, consistant par exemple en verre borophosphosilicaté (ou BPSG), jusqu'à une épaisseur qui est par exemple d'environ 700 nm. On utilise ensuite le même procédé pour former une couche de protection contre l'attaque 22, qui peut être par exemple une couche de nitrure de silicium, ayant par exemple une épaisseur d'environ 100 nm. Après ceci, on dépose sur la tranche une couche isolante épaisse, consistant par exemple en dioxyde de silicium, ayant une épaisseur qui est par exemple d'environ 700 nm. On utilise ensuite des traitements classiques de photo- lithographie et d'attaque pour définir un pilier isolant 24 limité par des cavités 23. Bien que la figure 2B montre le pilier isolant 24 en un certain nombre d'emplacements séparés, le pilier isolant 24 est en réalité un élément intégré qui est apparent lorsqu'il est vu de dessus. En se référant ensuite à la figure 2C, on note qu'à l'étape sui- vante on utilise le procédé CVD pour former successivement une pre- mière couche isolante 26, une couche de silicium polycristallin 28 et une seconde couche isolante 30. Les première et seconde couches isolantes 26, 30 consistent de préférence en oxyde de silicium. Chacune des cou- ches comprenant la première couche isolante 26 et la couche de silicium polycristallin 28 est déposée avec une épaisseur qui est par exemple d'environ 100 nm, et la seconde couche isolante 30 est déposée avec une épaisseur qui est par exemple d'environ 700 nm. On peut faire diffu- ser des ions d'arsenic (As) dans la couche de silicium polycristallin 28, de façon a augmenter sa conductivité. En se référant ensuite à la figure 2D, on note qu'à l'étape sui- vante on effectue un polissage chimio-mécanique (ou CMP) sur la surface de la tranche de la figure 2C, jusqu'à ce qu'une partie supérieure de la couche de silicium polycristallin 28 soit enlevée par le polissage. La par- tie restante de la couche de silicium polycristallin 28 comprend un certain nombre de sections séparées qui sont désignées par les références 28a, 28b indiquées sur la figure 2D. En se référant ensuite à la figure 2E, on note que l'on accomplit ensuite des traitements classiques de photolithographie et d'attaque pour attaquer sélectivement, en succession, la couche isolante 30, les sec- tions de couche de silicium polycristallin 28a et 28b, et la couche isolante 26, la couche de protection contre l'attaque 22, la couche isolante 20 et la pellicule d'oxyde de grille 14. Il en résulte que des trous de contact d'électrode de stockage 32a et 32b sont formés. Les trous de contact d'électrode de stockage 32a et 32b s'étendent respectivement à partir d'une surface supérieure de la couche isolante 30 jusqu'à une surface supérieure des régions de drain 16a et 16b. On dépose ensuite une pelli- cule de silicium polycristallin et on réduit son épaisseur par attaque pour remplir les trous de contact d'électrode de stockage 32a et 32b avec des couches de silicium polycristallin 34a et 34b. En se référant ensuite à la figure 2F, on note qu'à l'étape sui- vante on effectue une opération d'attaque par voie humide sur la tranche, avec la couche de protection contre l'attaque 22 à titre de point final de l'attaque, de façon à enlever les couches isolantes 26, 30 et le pilier isolant 24. Les couches de silicium polycristallin restantes, 34a, 34b, en forme de tronc d'arbre, et les couches de silicium polycristallin en forme de branche 28a, 28b, forment en combinaison une électrode de stockage de type en arbre pour le condensateur du dispositif DRAM. Les couches de silicium polycristallin en forme de tronc 34a, 34b sont respectivement connectées électriquement aux régions de drain 16a et 16b des transis- tors de transfert dans le dispositif DRAM. Chacune des couches de sili- cium polycristallin en forme de branche 28a, 28b a pratiquement une section transversale en L, et ces couches ont des sections pratiquement horizontales en contact électrique avec les couches de silicium polycris- tallin en forme de tronc 34a, 34b. Avec cette forme particulière, les élec- trodes de stockage sont appelées dans la suite de cette description des "électrodes de stockage en forme d'arbre", et les condensateurs ainsi fabriqués sont appelés des "condensateurs de type en arbre". En se référant ensuite à la figure 2G, on note qu'à l'étape sui- vante on forme respectivement des pellicules diélectriques 36a, 36b sur l'électrode de stockage en forme d'arbre (34a, 28a) et sur l'électrode de stockage en forme d'arbre (34b, 28b). Les pellicules diélectriques 36a, 36b peuvent consister par exemple en dioxyde de silicium, nitrure de sili- cium, NO (nitrure de silicium/dioxyde de silicium), ONO (dioxyde de sili- cium/nitrure de silicium/dioxyde de silicium), ou autres. Ensuite, on forme sur les pellicules diélectriques 36a, 36b une électrode opposée 38 en si- licium polycristallin, qui fait face aux électrodes de stockage (34a, 28a) et (34b, 28b). Le processus pour la formation de l'électrode opposée 38 comprend une première étape consistant à déposer une couche de sili- cium polycristallin, par le procédé CVD, jusqu'à une épaisseur qui est par exemple d'environ 100 nm, une seconde étape qui consiste à faire diffu- ser des impuretés de type N dans la couche de silicium polycristallin, de façon à augmenter sa conductivité, et une étape finale qui consiste à uti- liser des traitements classiques de photolithographie et d'attaque pour enlever par attaque des parties sélectionnées de la couche de silicium polycristallin. La fabrication des condensateurs de type en arbre dans le dispositif DRAM est ainsi terminée. Pour achever la fabrication de la puce de DRAM, les étapes suivantes comprennent la fabrication de lignes de bit, de plages de con- nexion, d'interconnexions et de passivations, ainsi que le conditionne- ment. Ces étapes ne font intervenir que des techniques classiques et el- les n'entrent pas dans l'esprit et le cadre de l'invention, ce qui fait que l'on n'en présentera pas ici une description détaillée. Second mode de réalisation préféré Dans le premier mode de réalisation précédent, le condensateur de type en arbre qui est décrit ne comporte qu'une seule électrode en forme de branche. Le nombre de branches n'est cependant pas limité à un, et il peut être de deux ou plus. Dans ce qui suit, on décrit en se réfé- rant aux figures 3A à 3D un second mode de réalisation du condensateur de type en arbre, qui comprend deux branches d'électrodes. Le conden- sateur de type en arbre du second mode de réalisation est basé sur la structure de tranche de la figure 2B. Les éléments sur les figures 3A à 3D qui sont identiques à ceux de la figure 2B sont désignés par les mê- mes références numériques. En se référant à la figure 3A conjointement à la figure 2B, on note que l'on utilise le procédé CVD pour former successivement des couches alternées d'isolant et de silicium polycristallin, comprenant une première couche isolante 40, une première couche de silicium polycristal- lin 42, une seconde couche isolante 44, une seconde couche de silicium polycristallin 46 et une troisième couche isolante 48. Les couches isolantes 40, 44, 48 sont de préférence formées par exemple en oxyde de silicium. Chacune des couches comprenant les couches isolantes 40, 44 et les couches de silicium polycristallin 42, 46 est déposée avec une épaisseur qui est par exemple d'environ 100 nm, et la couche isolante 48 est déposée avec une épaisseur qui est par exemple d'environ 700 nm. On peut faire diffuser des ions d'arsenic (As) dans les couches de sili- cium polycristallin 42, 46, de façon à augmenter leur conductivité. En se référant ensuite à la figure 3B, on note qu'à l'étape sui- vante on applique la technique de polissage chimio-mécanique à la sur- face de la tranche qui est représentée sur la figure 3A, de façon à enle- ver par polissage une partie supérieure des couches de silicium poly- cristallin 42, 46. La partie restante des couches de silicium polycristallin 42, 46 comprend un certain nombre de sections séparées qui sont dési- gnées par les références 42a, 46a et 42b, 46b. En se référant ensuite à la figure 3C, on note qu'à l'étape sui- vante on utilise des traitements classiques de photolithographie et d'at- taque pour former des trous de contact d'électrode de stockage qui s'étendent à partir de la surface supérieure de la couche isolante 48 (voir la figure 3B) jusqu'à la surface des régions de drain 16a et 16b. On rem- plit ensuite les trous de contact d'électrode de stockage avec des cou- ches de silicium polycristallin 50a, 50b, en utilisant tout d'abord le procé- dé CVD pour déposer une couche de silicium polycristallin, et en enlevant ensuite par attaque une partie de l'épaisseur de la couche de silicium polycristallin. On applique ensuite à la tranche une attaque par voie hu- mide, avec la couche de protection contre l'attaque 22 pour définir le point final de l'attaque, de façon à enlever les couches isolantes 40, 44, 48 et le pilier isolant 24. Les couches de silicium polycristallin en forme de tronc 50a, 50b restantes et les couches de silicium polycristallin en forme de branche 42a, 46a et 42b, 46b forment en combinaison deux électrodes de stockage en forme d'arbre. Les couches de silicium poly- cristallin en forme de tronc 50a, 50b sont respectivement connectées électriquement aux régions de drain 16a et 16b des transistors de trans- fert dans le dispositif DRAM. Chacune des couches de silicium polycris- tallin en forme de branche 42a, 46a et 42b et 46b a pratiquement une section transversale en L, et ces couches ont des sections pratiquement horizontales qui sont en contact avec les couches de silicium polycristal- lin en forme de tronc 50a, 50b. En se référant ensuite à la figure 3D, on note qu'à l'étape sui- vante on forme respectivement des pellicules diélectriques 52a, 52b sur les électrodes de stockage en forme d'arbre (50a, 46a, 42a) et (50b, 46b et 42b). Ensuite, on forme une électrode opposée 54, en silicium poly- cristallin, sur les pellicules diélectriques 52a, 52b. Le processus pour la formation de l'électrode opposée 54 comprend une première étape qui consiste à déposer une couche de silicium polycristallin par le procédé CVD, une seconde étape qui consiste à faire diffuser des impuretés de type N dans la couche de silicium polycristallin, de façon à augmenter sa conductivité, et une étape finale qui consiste à utiliser des traitements classiques de photolithographie et d'attaque pour enlever par attaque une partie sélectionnée de la couche de silicium polycristallin. Après ce- ci, la fabrication des condensateurs de type en arbre dans le dispositif DRAM est achevée. Troisième mode de réalisation préféré Dans les premier et second modes de réalisation précédents, la couche la plus inférieure de la partie en forme de branche de l'électrode de stockage en forme d'arbre est séparée de la couche de protection contre l'attaque 22. L'invention n'est cependant pas limitée à une telle structure. Dans ce qui suit, on décrit en se référant aux figures 4A et 4B un troisième mode de réalisation de l'invention, dans lequel la couche la plus inférieure de la partie en forme de branche de chaque électrode de stockage en forme d'arbre est en contact avec la couche de protection contre l'attaque 22. Les condensateurs de type en arbre du troisième mode de réa- lisation sont également basés sur la structure de la figure 2B. Les élé- ments sur les figures 4A et 4B qui sont identiques à ceux de la figure 2B sont désignés par les mêmes références numériques. En se référant tout d'abord à la figure 4A, conjointement à la figure 2B, on note que l'on utilise le procédé CVD pour former successi- vement des couches alternées d'isolant et de silicium polycristallin, com- prenant une première couche de silicium polycristallin 60, une première couche isolante 62, une seconde couche de silicium polycristallin 64 et une seconde couche isolante 66. En se référant ensuite à la figure 4B, on note qu'à l'étape sui- vante on applique la technique de polissage chimio-mécanique à la sur- face de la tranche qui est représentée sur la figure 4A, de façon à enle- ver par polissage une partie supérieure des couches de silicium poly- cristallin 60, 64. Les parties restantes des couches de silicium polycris- tallin 60, 64 comprennent un certain nombre de sections séparées qui sont désignées par les références 60a, 64a et 60b, 64b. On utilise en- suite des traitements classiques de photolithographie et d'attaque pour former des trous de contact d'électrode de stockage. On remplit ensuite les trous de contact d'électrode de stockage avec des couches de sili- cium polycristallin 68a, 68b. Après ceci, on effectue une opération d'atta- que par voie humide sur la tranche, avec la couche de protection contre l'attaque 22 pour le point final de l'attaque, de façon à enlever les cou- ches isolantes 62, 66. Les couches de silicium polycristallin restantes 68a, 68b, en forme de tronc, et les couches de silicium polycristallin en forme de bran- che 60a, 64a et 60b, 64b forment en combinaison deux électrodes de stockage en forme d'arbre. Les couches de silicium polycristallin en forme de tronc 68a, 68b sont respectivement connectées électriquement aux régions de drain 16a et 16b du transistor de transfert dans le dispo- sitif DRAM. Chacune des couches de silicium polycristallin en forme de branche 60a, 64a et 60b, 64b a une section transversale pratiquement en L, et ces couches ont des sections pratiquement horizontales qui sont en contact avec les couches de silicium polycristallin en forme de tronc 68a, 68b. Dans ce mode de réalisation, les couches de silicium polycristal- lin en forme de branche 60a, 60b des électrodes de stockage en forme d'arbre sont en contact avec la couche de protection contre l'attaque 22. On peut maintenant former une pellicule diélectrique et une élec- trode opposée en silicium polycristallin, comme décrit précédemment pour les premier et second modes de réalisation. Après ceci, la fabri- cation des condensateurs de type en arbre dans le dispositif DRAM est achevée. Quatrième mode de réalisation préféré Dans les trois modes de réalisation précédents, la partie en forme de tronc de l'électrode de stockage en forme d'arbre de chaque condensateur de type en arbre est un élément semiconducteur formé d'un seul tenant. L'invention n'est cependant pas limitée à une telle structure. Dans ce qui suit, on décrit, en se référant aux figures 5A à 5D, un qua- trième mode de réalisation dans lequel la partie en forme de tronc de chaque électrode de stockage en forme d'arbre est composée d'un en- semble d'éléments semiconducteurs. Le condensateur de type en arbre du quatrième mode de réali- sation est également basé sur la structure de la figure 2A. Les éléments sur les figures 5A à 5D qui sont identiques à ceux de la figure 2A sont désignés par les mêmes références numériques. En se référant tout d'abord à la figure 5A, conjointement à la figure 2A, on note que l'on utilise le procédé CVD pour déposer sur la tranche une couche isolante d'aplanissement 70, consistant par exemple en verre borophosphosilicaté. On utilise ensuite le même procédé pour déposer une couche de protection contre l'attaque 72, consistant par exemple en nitrure de silicium. Après ceci, on utilise des traitements classiques de photolithographie et d'attaque pour attaquer des parties sélectionnées de la couche de protection contre l'attaque 72 et de la couche isolante d'aplanissement 70, de façon à former des trous de contact d'électrode de stockage 76a, 76b, qui s'étendent à partir de la surface supérieure de la couche de protection contre l'attaque 72 jusqu'à la surface supérieure des régions de drain 16a et 16b. On utilise ensuite le procédé CVD pour déposer sur la tranche une couche de silicium poly- cristallin qui remplit les trous de contact d'électrode de stockage 76a, 76b. On peut faire diffuser des impuretés dans la couche de silicium po- lycristallin, de façon à augmenter sa conductivité. On utilise ensuite des traitements classiques de photolithographie et d'attaque pour définir des éléments en forme de T, 74a, 74b, de façon à former des parties inférieu- res respectives des électrodes de stockage de charge de condensateurs pour des cellules de mémoire dans le dispositif DRAM. * En se référant ensuite à la figure 5B, on note qu'à l'étape sui- vante on dépose sur la tranche une couche isolante épaisse, consistant par exemple en dioxyde de silicium. On utilise ensuite des traitements classiques de photolithographie et d'attaque pour enlever par attaque des parties sélectionnées de la couche isolante, de façon à former des piliers isolants 78. On utilise ensuite le procédé CVD pour former successive- ment une première couche isolante 80, une couche de silicium polycris- tallin 82 et une seconde couche isolante 84. En se référant ensuite à la figure 5C, on note qu'à l'étape sui- vante on applique la technique de polissage chimio-mécanique à la sur- face de la tranche qui est représentée sur la figure 5B, de façon à enle- ver par polissage une partie supérieure de la couche de silicium poly- cristallin 82. La partie restante de la couche de silicium polycristallin 82 comprend un certain nombre de sections séparées qui sont désignées par les références 82a, 82b. En se référant ensuite à la figure 5D, on note qu'à l'étape sui- vante on utilise des traitements classiques de photolithographie et d'at- taque pour enlever successivement par attaque des parties sélectionnées de la seconde couche isolante 84, des couches de silicium polycristallin 82a, 82b et de la première couche isolante 80, de façon à former des trous de contact qui s'étendent à partir de la surface supérieure de la couche isolante 84 jusqu'à la surface supérieure des éléments en forme en T 74a, 74b des électrodes de stockage en forme d'arbre. On remplit ensuite les trous de contact avec du silicium polycristallin, de façon à former des parties supérieures 86a, 86b des électrodes de stockage en forme d'arbre. Le processus pour remplir les trous de contact avec le sili- cium polycristallin comprend une première étape qui consiste à déposer une couche de silicium polycristallin par le procédé CVD, et une seconde étape qui consiste à réduire l'épaisseur de cette couche, par attaque. Après ceci, on effectue sur la tranche une opération d'attaque par voie humide, avec la couche de protection contre l'attaque 72 pour définir le point final de l'attaque, de façon à enlever les couches isolantes 84, 80 et le pilier isolant 78. Ceci achève la fabrication des électrodes de stock- age des condensateurs de type en arbre dans le dispositif DRAM. Le mode de réalisation diffère de celui de la figure 2F par le fait que cha- cune des électrodes de stockage comprend en plus une section prati- quement horizontale qui s'étend à partir des éléments en forme de T 74a, 74b, à la partie inférieure. On peut maintenant former une pellicule di- électrique et une électrode opposée en silicium polycristallin, comme dé- crit précédemment pour les premier, second et troisième modes de réali- sation. Après ceci, la fabrication des condensateurs de type en arbre dans le dispositif DRAM est achevée. Cinquième mode de réalisation préféré Dans les quatre modes de réalisation précédents, la partie en forme de tronc de l'électrode de stockage en forme d'arbre est un élé- ment semiconducteur plein. L'invention n'est cependant pas limitée à une telle structure. La description qui suit présente, en se référant aux figu- res 6A et 6B, un cinquième mode de réalisation dans lequel la partie en forme de tronc de chaque électrode de stockage en forme d'arbre est creuse. Le condensateur de type en arbre du cinquième mode de réali- sation est basé sur la structure de la figure 2D. Les éléments des figures 6A et 6B qui sont identiques à ceux de la figure 2D sont désignés par les mêmes références numériques. En se référant tout d'abord à la figure 6A, conjointement à la figure 2D, on note qu'après que la fabrication a atteint le stade repré- senté sur la figure 2D, on utilise des traitements classiques de photoli- thographie et d'attaque pour enlever par attaque des parties sélection- nées de la couche isolante 30, de la couche de silicium polycristallin en forme de branche 28a, 28b, de la couche isolante 26, de la couche de protection contre l'attaque 22, de la couche isolante d'aplanissement 20 et de la pellicule d'oxyde de grille 14, de façon à former des trous de contact d'électrode de stockage 87a, 87b qui s'étendent à partir de la surface supérieure de la couche isolante 30 jusqu'aux surfaces supérieu- res des régions de drain 16a et 16b. Ensuite, on utilise le procédé CVD pour déposer une couche de silicium polycristallin, de manière que la couche de silicium polycristallin soit formée seulement sur les parois inté- rieures des trous de contact d'électrode de stockage 87a, 87b, et ne remplisse pas les trous. Après ceci, on utilise des traitements classiques de photolithographie et d'attaque pour définir des couches de silicium polycristallin en forme de tronc 88a, 88b pour les électrodes de stockage respectives des cellules de mémoire dans le dispositif DRAM. Comme re- présenté sur la figure 6A, chacune des couches de silicium polycristallin en forme de tronc 88a, 88b a une section transversale pratiquement en U, qui procure une aire accrue sur laquelle les électrodes de stockage peuvent stocker de grandes quantités de charge électrique. En se référant ensuite à la figure 6B, on note qu'à l'étape sui- vante on applique à la tranche une opération d'attaque par voie humide, avec la couche de protection contre l'attaque 22 à titre de point final de l'attaque, de façon à enlever les couches isolantes 30, 26 et le pilier isolant 24. Ceci achève la fabrication des électrodes de stockage des condensateurs de type en arbre dans le dispositif DRAM. Le mode de réalisation diffère de celui de la figure 2F par le fait que les parties en forme de tronc des électrodes de stockage, c'est-à-dire les couches de silicium polycristallin en forme de tronc 88a, 88b, sont creuses et ont des sections transversales en U, qui donnent aux électrodes de stockage une aire de surface accrue. On peut maintenant former une pellicule diélectri- que et une électrode opposée en silicium polycristallin, comme décrit précédemment pour les premier, second et troisième modes de réalisa- tion. Après ceci, la fabrication des condensateurs de type en arbre dans le dispositif DRAM est achevée. Sixième mode de réalisation préféré Un sixième mode de réalisation de l'invention est illustré sur les figures 7A et 7B. Dans ce mode de réalisation également, la partie en forme de tronc de chaque électrode de stockage en forme d'arbre est creuse. Les condensateurs de type en arbre du sixième mode de réalisa- tion sont basés sur la structure de la figure 5C. Les éléments des figures 7A et 7B qui sont identiques à ceux de la figure 5C sont désignés par les mêmes références numériques. En se référant tout d'abord à la figure 7A, conjointement à la figure 5C, on note qu'après que la fabrication a atteint le stade qui est représenté sur la figure 5C, on utilise des traitements classiques de photolithographie et d'attaque pour enlever par attaque des parties sé- lectionnées de la couche isolante 84, des couches de silicium polycristal- lin 82a, 82b et de la couche isolante 80, de façon à former des trous de contact 90a, 90b qui s'étendent vers le bas à partir de la surface supé- rieure de la couche isolante 84 jusqu'aux surfaces supérieures des élé- ments en forme de T 74a, 74b des électrodes de stockage. Ensuite, on utilise le procédé CVD pour déposer une couche de silicium polycristallin dont on réduit l'épaisseur par attaque, de façon à former des éléments d'espacement de paroi latérale 92a, 92b sur les parois intérieures des trous de contact 90a, 90b. Les éléments d'espacement de paroi latérale 92a, 92b constituent des parties en forme de tronc supérieures des élec- trodes de stockage en forme d'arbre, et elles sont creuses, avec des sections transversales en U, ce qui donne à l'électrode de stockage une aire de surface accrue. En se référant ensuite à la figure 7B, on note qu'à l'étape sui- vante on applique à la tranche une opération d'attaque par voie humide, avec la couche de protection contre l'attaque 72 à titre de point final de l'attaque, de façon à enlever les couches isolantes 84, 80 et le pilier isolant 78. Ceci achève la fabrication des électrodes de stockage des condensateurs de type en arbre dans le dispositif DRAM. Le mode de réalisation diffère de celui de la figure 5D par le fait que la partie supé- rieure de chaque électrode en forme de tronc est creuse, et a également une section transversale en U. On peut maintenant former une pellicule diélectrique et une électrode opposée en silicium polycristallin, comme décrit précédemment pour les premier, second et troisième modes de réalisation. Après ceci, la fabrication des condensateurs de type en arbre dans le dispositif DRAM est achevée. Septième mode de réalisation préféré Dans les six modes de réalisation précédents, la partie en forme de branche de l'électrode de stockage en forme d'arbre a une sec- tion transversale en L, ce qui fait qu'elle est coudée, avec deux segments rectilignes. L'invention n'est cependant pas limitée à une telle structure. Le nombre de segments rectilignes peut être augmenté jusqu'à trois ou plus. La description suivante, se référant aux figures 8A et 8F, porte sur un septième mode de réalisation dans lequel la partie en forme de bran- che de chaque électrode de stockage en forme d'arbre est coudée, avec quatre segments rectilignes. Les condensateurs de type en arbre du septième mode de réa- lisation sont basés sur la structure de la figure 2A. Les éléments des fi- gures 8A à 8F qui sont identiques à ceux de la figure 2A sont désignés par les mêmes références numériques. En se référant tout d'abord à la figure 8A conjointement à la figure 2A, on note qu'après que la fabrication a atteint le stade qui est représenté sur la figure 2A, on utilise le procédé CVD pour déposer une couche isolante d'aplanissement 100, consistant par exemple en verre borophosphosilicaté. On utilise ensuite le même procédé pour déposer une couche de protection contre l'attaque, qui peut être par exemple une couche de nitrure de silicium 102. On dépose ensuite sur la tranche une couche isolante épaisse, consistant par exemple en dioxyde de silicium. Après ceci, on utilise un traitement photolithographique classique pour former une couche de matière de réserve photosensible 106, et on ef- fectue ensuite une attaque anisotrope sur la couche de dioxyde de sili- cium à nu, de façon à former des couches isolantes en saillie 104 et une couche isolante sous-jacente 103. En se référant ensuite à la figure 8B, on note qu'à l'étape sui- vante on met en oeuvre une technique d'érosion de résine photosensible pour éroder une partie de la couche de résine photosensible 106, de fa- çon à former une couche de résine photosensible 106a qui est réduite à la fois en largeur et en épaisseur (hauteur). Une partie de la surface des couches isolantes en saillie 104, se trouvant précédemment sous la cou- che de résine photosensible 106 non érodée, est ainsi mise à nu. En se référant ensuite à la figure 8C, on note qu'à l'étape sui- vante on effectue une attaque anisotrope sur la surface à nu des cou- ches isolantes en saillie 104 et de la couche isolante sous-jacente 103, jusqu'à ce que la couche de nitrure de silicium 102, qui remplit la fonc- tion d'une couche de protection contre l'attaque, soit mise à nu. Des cou- ches isolantes en saillie 104a avec des parois latérales en escalier sont ainsi formées. Après ceci, on enlève la couche de résine photosensible. En se référant ensuite à la figure 8D, on note que les étapes suivantes sont les mêmes que celles qui sont représentées sur les figu- res 2C et 2D, dans lesquelles le procédé CVD est utilisé successivement pour former une première couche isolante 108, une couche de silicium polycristallin et une seconde couche isolante 112, et ensuite la technique de polissage chimio-mécanique est appliquée à la surface de la tranche de façon à enlever par polissage une partie supérieure de la couche de silicium polycristallin. La partie restante de la couche de silicium poly- cristallin comprend ainsi un certain nombre de sections séparées qui sont désignées par les références 11 Oa, 11 Ob. En se référant ensuite à la figure 8E, on note qu'à l'étape sui- vante on utilise des traitements classiques de photolithographie et d'at- taque pour enlever successivement, par attaque, des parties sélection- nées de la couche isolante 112, des couches de silicium polycristallin a, 110b, de la couche isolante 108, de la couche de nitrure de sili- cium 102, de la couche isolante d'aplanissement 100 et de la pellicule d'oxyde de grille 14, de façon à former des trous de contact d'électrode de stockage 114a, 114b qui s'étendent à partir de la surface supérieure de la couche isolante 112 jusqu'à la surface supérieure des régions de drain 16a et 16b. Après ceci, on remplit les trous de contact d'électrode de stockage 114a, 114b avec des couches de silicium polycristallin 116a, 116b, en utilisant tout d'abord le procédé CVD pour déposer une couche de silicium polycristallin, et en enlevant ensuite par attaque une partie de l'épaisseur de la couche de silicium polycristallin. En se référant ensuite à la figure 8F, on note qu'à l'étape sui- vante on effectue sur la tranche une opération d'attaque par voie humide, avec la couche de nitrure de silicium 102 à titre de point final de l'atta- que, de façon à enlever les couches isolantes 112, 108 de dioxyde de silicium et le pilier isolant 104a. Ceci achève la fabrication des électrodes de stockage des condensateurs de type en arbre dans le dispositif DRAM. On peut maintenant former une pellicule diélectrique et une élec- trode opposée en silicium polycristallin, comme décrit précédemment pour les premier, second et troisième modes de réalisation. Après ceci, la fabrication des condensateurs de type en arbre dans le dispositif DRAM est achevée. Comme illustré sur la figure 8F, les électrodes de stockage des condensateurs de type en arbre comprennent des couches de silicium polycristallin en forme de tronc 116a, 116b et des couches de silicium polycristallin en forme de branche 110a, 110b, chacune de celles-ci étant coudée, avec quatre segments rectilignes. Les couches de silicium poly- cristallin en forme de tronc 116a, 116b sont connectées électriquement aux régions de drain 16a et 16b du transistor de transfert dans le dispo- sitif DRAM. Les segments horizontaux les plus bas des couches de sili- cium polycristallin en forme de branche 110a, 110b sont en contact avec les couches de silicium polycristallin en forme de tronc 116a, 116b. Les piliers isolants ou les couches isolantes en saillie de ce mode de réalisation ont une forme modifiée de façon à donner aux cou- ches de silicium polycristallin en forme de branche une aire accrue pour le stockage de charge. Cependant, les formes particulières des piliers isolants et des couches isolantes en saillie ne sont pas limitées à celles décrites. Ainsi, en se référant par exemple à la figure 2B, on note que l'on peut utiliser une attaque isotrope ou une attaque par voie humide à la place d'une attaque anisotrope pour enlever par attaque une partie de la couche isolante épaisse. Ceci permet la formation de couches isolan- tes de forme presque triangulaire, à la place des couches rectangulaires qui sont représentées. De plus, en se référant également à la figure 2B, on note qu'après la formation du pilier isolant 24, on peut former des couches isolantes de parois latérales sur les parois latérales du pilier isolant 24, de façon à former des piliers isolants de forme différente. Les couches de silicium polycristallin en forme de branche peuvent donc être modifiées pour prendre diverses formes. Si l'on désire fabriquer les couches de silicium polycristallin en forme de branche avec un nombre accru de segments rectilignes, on peut utiliser à titre de base la structure de tranche des figures 8B et 8C, et on peut ensuite utiliser de façon répétée la technique d'érosion de résine photosensible et l'attaque anisotrope, pour former les couches isolantes en saillie avec un nombre accru de segments en échelons. Huitième mode de réalisation préféré Dans les sept modes de réalisation précédents, on utilise la technique de polissage chimio- mécanique pour diviser une seule couche de silicium polycristallin en sections séparées qui sont respectivement utilisées pour former des électrodes de stockage individuelles. L'inven- tion n'est cependant pas limitée à l'utilisation dans ce but de la technique de polissage chimio-mécanique. A la place, conformément à un huitième mode de réalisation de l'invention qui est illustré sur les figures 9A à 9D, on peut remplacer le procédé de polissage chimiomécanique par des traitements classiques de photolithographie et d'attaque, pour diviser la couche unique de silicium polycristallin en sections séparées. Le condensateur de type en arbre du huitième mode de réalisa- tion est basé sur la structure de la figure 3A. Les éléments sur les figures 9A à 9D qui sont identiques à ceux de la figure 3A sont désignés par les mêmes références numériques. En se référant tout d'abord à la figure 9A conjointement à la figure 3A, on note qu'après que la fabrication a atteint le stade qui est représenté sur la figure 3A, on enlève par attaque ou on polit par la technique de polissage chimio-mécanique la couche supérieure de dioxyde de silicium 48, jusqu'à ce que la couche supérieure de silicium polycristallin 46 soit mise à nu. La structure de tranche résultante est re- présentée sur la figure 9A. En se référant ensuite à la figure 9B, on note que l'on utilise un traitement photolithographique classique pour former une couche de ré- sine photosensible 120. Après ceci, on effectue successivement une at- taque anisotrope sur les parties à nu de la couche de silicium polycristal- lin 46, de la couche de dioxyde de silicium 44 et de la couche de silicium polycristallin 42. Une telle opération d'attaque a pour effet de diviser les couches de silicium polycristallin 42, 46 en un certain nombre de sections séparées qui sont désignées par les références 42c, 42d et 46c, 46d. En se référant ensuite à la figure 9C, on note que l'on applique ensuite des traitements classiques de photolithographie et d'attaque pour former des trous de contact d'électrode de stockage 122a, 122b qui s'étendent à partir de la surface supérieure de la couche isolante 48 jus- qu'à la surface supérieure des régions de drain 16a et 16b. On remplit ensuite les trous de contact d'électrode de stockage 122a, 122b avec des couches de silicium polycristallin 124a, 124b, en utilisant tout d'abord le procédé CVD pour déposer une couche de silicium polycristallin, et en enlevant ensuite par attaque une partie de l'épaisseur de la couche de silicium polycristallin. En se référant ensuite à la figure 9D, on note qu'à l'étape sui- vante on applique à la tranche une opération d'attaque par voie humide, avec la couche de protection contre l'attaque 22 à titre de point final de l'attaque, de façon à enlever les couches isolantes 40, 44, 48 en dioxyde de silicium et le pilier isolant 24. Ceci achève la fabrication des électro- des de stockage des condensateurs de type en arbre. On peut mainte- nant former une pellicule diélectrique et une électrode opposée en silicium polycristallin, comme décrit précédemment pour les premier, second et troisième modes de réalisation. Après ceci, la fabrication des conden- sateurs de type en arbre dans le dispositif DRAM est achevée. Ces électrodes sont constituées par des couches de silicium polycristallin en forme de tronc 124a, 124b et des couches de silicium polycristallin en forme de branche 42c, 46c et 42d, 46d, chacune d'elles étant constituée par trois segments rectilignes. Les couches de silicium polycristallin en forme de tronc 124a, 124b sont respectivement connec- tées électriquement aux régions de drain 16a et 16b des transistors de transfert dans le dispositif DRAM. Les couches de silicium polycristallin en forme de branche 42c, 46c et 42d, 46d ont leurs segments horizon- taux inférieurs respectifs en contact avec les couches de silicium poly- cristallin en forme de tronc 50a, 50b. Neuvième mode de réalisation préféré Dans les premier à septième modes de réalisation précédents, les segments supérieurs des couches de silicium polycristallin en forme de branche sont pratiquement alignés dans le même plan horizontal, et dans le huitième mode de réalisation les segments supérieurs des cou- ches de silicium polycristallin en forme de branche sont pratiquement ali- gnés dans le même plan vertical. L'invention n'est cependant pas limitée à de telles structures. Selon une variante, conformément à un neuvième mode de réalisation de l'invention qui est illustré sur les figures 10A à 1 OD, les segments supérieurs des couches de silicium polycristallin en forme de branche ne sont pas alignés. Le condensateur de type en arbre du neuvième mode de réali- sation est basé sur la structure de la figure 9A. Les éléments sur les figu- res 10A à 10D qui sont identiques à ceux de la figure 9A sont désignés par les mêmes références numériques. En se référant tout d'abord à la figure 10A conjointement à la figure 9A, on note qu'après que la fabrication a atteint le stade qui est représenté sur la figure 9A, on utilise un traitement photolithographique classique pour former une couche de résine photosensible 130, et on ef- fectue une attaque anisotrope sur les parties à nu de la couche de sili- cium polycristallin 46 et de la couche de dioxyde de silicium 44. Ce pro- cessus a pour effet de diviser la couche de silicium polycristallin 46 en un certain nombre de sections séparées qui sont désignées par les réfé- rences 46e, 46f. En se référant ensuite à la figure 10B, on note qu'à l'étape sui- vante on utilise la technique d'érosion de résine photosensible pour enle- ver par érosion une partie de la couche de résine photosensible 130, de façon à former une couche de résine photosensible 130a de largeur et d'épaisseur réduites. Une partie de la surface supérieure des couches de silicium polycristallin 46e, 46f est ainsi mise à nu. On effectue ensuite une attaque anisotrope sur les parties à nu des couches de silicium poly- cristallin 46e, 46f et 42. Par ce processus, des parties des couches de silicium polycristallin 46e, 46f sont enlevées davantage par attaque, ce qui a pour effet de former des couches de silicium polycristallin 46g, 46h de taille réduite. Après ceci, on effectue à nouveau une attaque aniso- trope sur les parties à nu des couches de dioxyde de silicium 44, 40, jus- qu'à ce que les surfaces supérieures des couches de silicium polycristal- lin 42g, 42h soient mises à nu. On enlève ensuite la couche de résine photosensible. En se référant ensuite à la figure 10C, on note qu'à l'étape sui- vante on utilise des traitements classiques de photolithographie et d'at- taque pour former des trous de contact d'électrode de stockage 132a, 132b qui s'étendent à partir de la surface supérieure de la couche iso- lante 48 jusqu'aux surfaces supérieures des régions de drain 16a et 16b. On remplit ensuite les trous de contact d'électrode de stockage 132a, 132b avec des couches de silicium polycristallin 134a, 134b, en utilisant tout d'abord le procédé de CVD pour déposer une couche de silicium po- lycristallin, et en enlevant ensuite par attaque une partie de l'épaisseur de la couche de silicium polycristallin. En se référant finalement à la figure 10D, on note qu'à l'étape suivante on applique à la tranche une opération d'attaque par voie hu- mide, avec la couche de protection contre l'attaque 22 à titre de point final de l'attaque, de façon à enlever les couches isolantes 40, 44, 48 de dioxyde de silicium et le pilier isolant 24. Ceci achève la fabrication des électrodes de stockage des condensateurs de type en arbre dans le dis- positif DRAM. On peut maintenant former une pellicule diélectrique et une électrode opposée en silicium polycristallin, comme décrit précédemment pour les premier, second et troisième modes de réalisation. Après ceci, la fabrication des condensateurs de type en arbre dans le dispositif DRAM est achevée. Les électrodes de stockage comprennent les couches de sili- cium polycristallin en forme de tronc 134a, 134b et les couches de sili- cium polycristallin en forme de branche 42g, 46g et 42h, 46h ayant des sections transversales en L. Les couches de silicium polycristallin en forme de tronc 134a, 134b sont respectivement connectées électrique- ment à la région de drain 16a et à la région de drain 16b des transistors de transfert dans le dispositif DRAM. Les couches de silicium polycristal- lin en forme de branche 42g, 46g et 42h, 46h ont des segments horizon- taux inférieurs qui sont respectivement en contact avec les couches de silicium polycristallin en forme de tronc 134a, 134b, et les segments pra- tiquement verticaux des couches de silicium polycristallin en forme de branche 46g, 46h sont plus élevés que ceux des couches de silicium po- lycristallin en forme de branche 42g, 42h. Il apparaîtra aux spécialistes du domaine de la fabrication des semiconducteurs que les modes de réalisation décrits précédemment peuvent être appliqués seuls ou en combinaison, de façon à procurer des électrodes de stockage de diverses tailles et formes, sur une seule puce de DRAM. Toutes ces variantes entrent dans le cadre de l'invention. Bien que dans les dessins annexés, les modes de réalisation des drains des transistors de transfert soient basés sur des zones de diffusion dans un substrat en silicium, d'autres variantes, par exemple des régions de drain de type tranchée, sont possibles. Les éléments dans les dessins annexés sont des représenta- tions schématiques ayant un but illustratif et ne sont pas représentés à l'échelle réelle. Les dimensions des éléments de l'invention qui sont re- présentées ne doivent être considérées en aucune manière comme des limitations du cadre de l'invention. Il va de soi que de nombreuses autres modifications peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention. REVENDICATIONS 1. Dispositif de mémoire à semiconducteurs, comprenant: (a) un substrat (10); (b) un transistor de transfert formé sur le substrat, ce transistor de transfert ayant des régions de source/drain (16a, 16b); et (c) un condensateur de type en arbre connecté à l'une des régions de source/drain (16a, 16b), caractérisé en ce que le condensateur de type en arbre comprend: une couche conductrice en forme de tronc (34a, 34b) ayant une extrémité inférieure connectée électriquement à l'une des régions de source/drain (16a, 16b), la couche conductrice en forme de tronc s'étendant de façon pratiquement verticale à partir de cette extré- mité inférieure; au moins une couche conductrice en forme de branche (28a, 28b) ayant pratiquement une section transversale en L, cette cou- che conductrice en forme de branche ayant une extrémité qui est con- nectée à la couche conductrice en forme de tronc (34a, 34b), la couche conductrice en forme de tronc et la couche conductrice en forme de branche formant en combinaison une électrode de stockage pour le con- densateur de type en arbre; une couche diélectrique (36a, 36b) formée sur des surfaces à nu de la couche conductrice en forme de tronc (34a, 34b) et de la couche conductrice en forme de branche (28a, 28b); et une couche conductrice de recouvrement (38) recouvrant la couche diélectri- que (36a, 36b), cette couche conductrice de recouvrement remplissant la fonction d'une électrode opposée du condensateur de stockage. 2. Dispositif de mémoire à semiconducteurs selon la revendica- tion 1, caractérisé en ce que le condensateur de type en arbre comprend une paire de couches conductrices en forme de branche (42a, 42b; 46a, 46b) disposées de façon pratiquement parallèle, chacune d'elles ayant pratiquement une section transversale en L et ayant une extrémité con- nectée à la couche conductrice en forme de tronc (50a, 50b). 3. Dispositif de mémoire à semiconducteurs selon la revendica- tion 2, caractérisé en ce que les couches de la paire de couches conduc- trices en forme de branche (42h, 46h) ont des extrémités libres dans des plans séparés et espacés. 4. Dispositif de mémoire à semiconducteurs selon la revendica- tion 1, caractérisé en ce que la couche conductrice en forme de tronc ap- paraît coudée, en section transversale, avec quatre segments rectilignes faisant successivement des angles entre eux. 5. Dispositif de mémoire à semiconducteurs, comprenant: (a) un substrat (10); (b) un transistor de transfert formé sur le substrat, ce transistor de transfert ayant des régions de source/drain (16a, 16b); et (c) un condensateur de type en arbre connecté à l'une des régions de source/drain (16a, 16b), caractérisé en ce que le condensateur de type en arbre comprend: une couche conductrice en forme de tronc (124a, 124b) ayant une extrémité inférieure connectée électriquement à l'une des régions de source/drain (16a, 16b), la couche conductrice en forme de tronc s'étendant pratiquement verticalement à partir de cette extrémité inférieure; au moins une couche conductrice en forme de branche (42c, 42d; 46c, 46d), comprenant chacune au moins un premier segment et un second segment, le premier segment ayant une première extrémité con- nectée à la couche conductrice en forme de tronc (124a, 124b) et une seconde extrémité connectée au second segment, le second segment s'étendant sous un premier angle par rapport au premier segment, et la couche conductrice en forme de tronc (124a, 124b) et la couche conduc- trice en forme de branche (42c, 42d; 46c, 46d) formant en combinaison une électrode de stockage en forme d'arbre pour le condensateur de type en arbre; une couche diélectrique (36a, 46b) recouvrant des surfaces à nu de la couche conductrice en forme de tronc (124a, 124b) et de la cou- che conductrice en forme de branche (42c, 42d, 46c, 46d); et une couche conductrice de recouvrement (38) recouvrant la couche diélectrique (36a, 36b), cette couche conductrice de recouvrement remplissant la fonction d'une électrode opposée du condensateur de type en arbre. 6. Dispositif de mémoire à semiconducteurs selon la revendica- tion 5, caractérisé en ce que la couche conductrice en forme de branche (42c, 42d; 46c, 46d) comprend en outre un troisième segment connecté au second segment et s'étendant sous un second angle par rapport au second segment. 7. Dispositif de mémoire à semiconducteurs selon la revendica- tion 6, caractérisé en ce que le premier segment et le troisième segment sont pratiquement alignés horizontalement et le second segment est pra- tiquement aligné verticalement. 8. Dispositif de mémoire à semiconducteurs selon la revendica- tion 5, caractérisé en ce que la ou les couches conductrices en forme de branche comprennent deux couches conductrices en forme de branche (42c, 42d; 46c, 46d) qui sont pratiquement mutuellement parallèles. 9. Dispositif de mémoire à semiconducteurs selon la revendica- tion 8, caractérisé en ce que les seconds segments des deux couches conductrices en forme de branche (42g, 42h; 46g, 46h) ont des extrémi- tés libres dans des plans séparés et espacés, qui appartiennent aux se- conds segments. 10. Dispositif de mémoire à semiconducteurs selon la revendi- cation 1 ou 5, caractérisé en ce que le condensateur de type en arbre comprend en outre une seconde couche conductrice, comportant un seg- ment pratiquement horizontal ayant une extrémité connectée à la couche conductrice en forme de tronc. 11. Dispositif de mémoire à semiconducteurs selon la revendi- cation 10, caractérisé en ce que la seconde couche conductrice se trouve au-dessous de la couche conductrice en forme de branche. 12. Dispositif de mémoire à semiconducteurs selon la revendi- cation 1 ou 5, caractérisé en ce que la couche conductrice en forme de tronc comprend une partie en forme de tronc inférieure (74a, 74b) et une partie en forme de tronc supérieure (86a, 86b), la partie en forme de tronc inférieure est connectée électriquement à l'une des régions de source/drain (16a, 16b) et elle a une section transversale pratiquement en T, et la partie en forme de tronc supérieure (86a, 86b) s'étend prati- quement verticalement à partir de la partie en forme de tronc inférieure (74a, 74b). 13. Dispositif de mémoire à semiconducteurs selon la revendi- cation 12, caractérisé en ce qu'une extrémité de la couche conductrice en forme de branche (82a, 82b) est connectée à la partie en forme de tronc supérieure (86a, 86b). 14. Dispositif de mémoire à semiconducteurs selon la revendi- cation 12, caractérisé en ce que la partie en forme de tronc supérieure a une section transversale pratiquement en U. 15. Dispositif de mémoire à semiconducteurs selon la revendi- cation 1 ou 5, caractérisé en ce que la couche conductrice en forme de tronc (88a, 88b) a pratiquement une section transversale en U. 16. Dispositif de mémoire à semiconducteurs, comprenant: (a) un substrat (10); (b) un transistor de transfert formé sur le substrat (10), le transistor de transfert ayant des régions de source/drain (16a, 16b); et (c) un condensateur de type en arbre connecté à l'une des régions de source/drain, caractérisé en ce que le condensateur de type en arbre comprend: une couche conductrice en forme de tronc ayant une extré- mité inférieure connectée électriquement à l'une des régions de source/drain, cette couche conductrice en forme de tronc ayant un seg- ment en forme de pilier (68a, 68b; 88a, 88b) s'étendant pratiquement verticalement à partir de l'extrémité inférieure; au moins une couche con- ductrice en forme de branche (60a, 60b; 64a, 64b; 28a, 28b), comprenant une partie d'extension ayant une extrémité connectée à la couche con- ductrice en forme de tronc, la couche conductrice en forme de tronc et la couche conductrice en forme de branche formant en combinaison une électrode de stockage du condensateur de type en arbre; une couche di- électrique (36a, 36b) recouvrant des surfaces à nu de la couche conduc- trice en forme de tronc et de la couche conductrice en forme de branche; et une couche conductrice de recouvrement (38) recouvrant la couche diélectrique (36a, 36b), cette couche conductrice de recouvrement rem- plissant la fonction d'une électrode opposée du condensateur de stock- age. 17. Dispositif de mémoire à semiconducteurs selon la revendi- cation 16, caractérisé en ce que le segment en forme de pilier (88a, 88b) est creux. 18. Dispositif de mémoire à semiconducteurs selon la revendi- cation 16, caractérisé en ce que la partie d'extension de la couche con- ductrice en forme de branche (110a, 110b) est coudée, avec un certain nombre de segments rectilignes faisant successivement des angles les uns par rapport aux autres. 19. Dispositif de mémoire à semiconducteurs selon la revendi- cation 16, caractérisé en ce que la ou les couches conductrices en forme de branche comprennent un ensemble de couches conductrices en forme de branche (60a, 60b; 64a, 64b) qui sont pratiquement parallèles les unes aux autres.