Brevet FR2757964A1 — publié le 19980703

RéGULATEUR DE TENSION SÉRIE La présente invention concerne un régulateur destiné à alimenter une charge sous une tension prédéterminée, stable en température et indépendante d'éventuelles variations d'une tension d'alimentation du régulateur. L'invention s'applique plus particulièrement à un régulateur série pouvant fonctionner sous une faible tension d'alimentation, par exemple, de l'ordre de 2,2 volts et concerne, plus particulièrement, un régulateur réalisé sous forme de circuit intégrant des transistors bipolaires et des transistors MOS. La figure 1 représente un schéma classique d'un tel régulateur série. Le régulateur comporte un étage 1 de sortie destiné à fournir, sur une borne S, une tension Vref de référence compensée en température. L'étage 1 est commandé par une source 2 de courant destinée à fournir un courant Ib de conanande, indépendant d'éventuelles variations d'une tension d'alimentation Vcc du circuit. La tension Vref est utilisée pour alimenter une charge Q, soit directement, soit par l'intermédiaire d'un pont diviseur résistif (non représenté) connecté entre la borne S et la masse. L'étage 1 comporte un montage constitué de deux transistors bipolaires de type NPN T1, T2 et d'une résistance R1 pour fixer la tension Vref, en utilisant la bande interdite du sili cium, de façon indépendante de la température. Un tel montage est généralement désigné par son appellation anglo-saxonne "band gap". Le transistor T1 est monté en série avec un transistor MOS à canal P MP1 entre une borne E, recevant la tension d'alimentation Vcc, et la masse. L'émetteur du transistor T1 est connecté à la masse et la source du transistor MP1 est connectée à la borne E. La résistance R1 est montée en série avec le transistor T2 entre la borne S et la masse. L'émetteur du transistor T2 est connecté à la masse et le point de connexion A de la résistance R1 et du transistor T2 est relié à la base du transistor T1. La borne S est reliée, par l'intermédiaire d'un transistor MOS à canal N MN2, à la borne E. La source du transistor MN2 est reliée à la borne S et sa grille est reliée au drain du transistor MP1 et au collecteur du transistor T1. La valeur de la tension Vref correspond à la chute de tension base-émetteur Vbel du transistor T1 majorée de la chute de tension dans la résistance R1 (Vbel + I'.R1). Le courant I' dans la résistance R1 est fixé par la source de courant 2. Cette source 2 comporte une première branche constituée d'un transistor MOS à canal P MP3, de deux transistors bipolaires de type NPN T5, T3 et d'une résistance R3, montés en série entre la borne E et la masse. Une deuxième branche comporte un transistor MOS à canal P MP4 et deux transistors bipolaires de type NPN T6, T4 montés en série entre la borne E et la masse. Le transistor T4 est monté en diode et en miroir de courant sur le transistor T3, leurs bases étant reliées au collecteur du transistor T4. Le transistor MP3 est monté en diode et en miroir de courant sur le transistor MP4, leurs grilles étant reliées au drain du transistor MP3. Le transistor MP1 est monté en miroir de courant sur le transistor MP3, sa grille étant reliée à la grille du transistor MP3. Le transistor T6 est monté en diode et les bases des transistors T5 et T6 sont reliées au collecteur du transistor T6. Le rôle des transistors T5 et T6 est de limiter l'effet "Early" comme on le verra par la suite. Le transistor T2 de l'étage 1 est monté en miroir de courant sur le transistor T4 de la source 2, sa base étant reliée à la base du transistor T4. Ainsi, en négligeant les courants de base, le courant I de collecteur du transistor T4. Ce courant I est, en première approximation, égal à (Vbe4 - Vbe3)/R3, où Vbe3 et Vbe4 représentent les tensions base-émetteur respectives des transistors T3 et T4. Ce courant I varie donc, comme la résistance R3, de façon directement proportionnelle à la température. La tension Vref égale à Vbel + I'.R1 (ou I.R1) est donc compensée en température, puisque la tension Vbel varie de façon inversement proportionnelle à la température. Le fonctionnement d'un tel régulateur est parfaitement connu et ne sera rappelé que brièvement. En première approximation, une variation de la tension d'alimentation Vcc est compensée par une variation proportionnelle des résistances drain-source à l'état passant des transistors MOS. En effet, le drain du transistor MP4 est à un potentiel fixe correspondant à la somme des tensions base-émetteur des transistors T4 et T6. Ainsi, le courant I est, en première approximation, maintenu à une valeur constante fonction de la résistance R3. L'approximation (I = [Vbe4 - Vbe3]/R3) n'est vraie que pour une faible tension d'alimentation Vcc de l'ordre de 2,2 à 2,5 volts. En effet, si la tension Vcc devient plus importante, les transistors T5 et T6 qui introduisent une tension collecteurémetteur (Vce) dans chaque branche pour rendre les tensions Vce des transistors bipolaires et les tensions drain-source (Vds) des transistors MOS négligeables par rapport à leurs tensions "Early" respectives, ne suffisent plus. Les tensions "Early" des transistors dépendent de la technologie utilisée et sont généralement de l'ordre de la centaine de volts. Quand la tension Vcc devient importante, les tensions Vce et Vds modifient les courants de collecteur des transistors bipolaires et les courants de drain des transistors MOS. Dans ce cas, les courants de polarisation des transistors MOS MP3, MP4, et MP1 se trouvent modifiés ce qui entraîne une augmentation du courant I et, par ce biais, une augmentation de la tension Vref. A titre d'exemple particulier, en supposant que les transistors MP1, MP3 et MP4 ont des dimensions identiques et présentent une longueur de grille de 12 tm pour une largeur de grille de 20 ym, la tension Vref fixée à environ 1,2 volts augmente de l'ordre de 60 millivolts quand la tension Vcc passe d'environ 2,5 à environ 10 volts. Une solution classique pour réduire les variations de la tension Vref consiste à augmenter les longueurs de grille des transistors MP1, MP3 et MP4 pour augmenter leurs résistances drain-source respectives et réduire ainsi les tensions Vce des transistors bipolaires. Un inconvénient d'une telle solution est qu'elle nuit à l'encombrement du régulateur réalisé sous forme de circuit intégré. Par ailleurs, il n'est pas souhaitable de multiplier les montages de limitation de l'effet "Early" (T5 et T6) dans la mesure où les chutes de tension base-émetteur qu'introduisent les transistors T5 et T6 dans les branches de la source de courant 2 augmentent la tension minimale d'alimentation du régulateur. La présente invention vise à améliorer la stabilité, aux variations d'une tension d'alimentation, d'un régulateur de tension destiné à alimenter une charge sous une tension stable en température. La présente invention vise également à accroître la plage de fonctionnement en tension d'alimentation du régulateur. La présente invention vise également à proposer un tel régulateur qui soit peu encombrant et qui puisse fonctionner sous une faible tension d'alimentation, de l'ordre de 2,2 volts. Pour atteindre ces objets, la présente invention prévoit un régulateur de tension destiné à alimenter une charge sous une tension prédéterminée stable en température, du type comportant un étage de sortie dont une borne délivre un courant d'alimentation de la charge, sous une tension de référence ; et une source de courant comprenant une première branche constituée de transistors et d'une première résistance montés en série entre deux bornes d'alimentation, et une deuxième branche constituée de transistors montés en série entre les deux bornes d'alimentation, l'étage de sortie comportant un transistor bipolaire monté en miroir de courant sur un transistor bipolaire de la deuxième branche, dans lequel les deux branches de la source de courant sont croisées. Selon un mode de réalisation de la présente invention, la première branche est constituée d'un premier transistor MOS, d'un premier transistor bipolaire, d'un deuxième transistor bipolaire et de la première résistance d'un troisième transistor bipolaire et d'un quatrième transistor bipolaire ; et la base du quatrième transistor bipolaire est reliée entre les premier et deuxième transistors bipolaires, la base du deuxième transistor bipolaire étant reliée entre les troisième et quatrième transistors bipolaires. Selon un mode de réalisation de la présente invention, le rapport, entre le produit des surfaces des deuxième et troisième transistors bipolaires et le produit des surfaces des premier et quatrième transistors bipolaires, est choisi pour que le produit du logarithme népérien de ce rapport, multiplié par la tension "Early" des transistors bipolaires, soit sensiblement égal à la tension "Early" des transistors MOS. Selon un mode de réalisation de la présente invention, l'étage de sortie comprend un troisième transistor MOS monté en série avec un cinquième transistor bipolaire entre les bornes d'alimentation, le troisième transistor MOS étant monté en miroir de courant sur le premier transistor MOS monté en série avec une deuxième résistance dont une borne, côté quatrième transistor MOS, constitue la borne de sortie, et avec un sixième transistor bipolaire entre les bornes d'alimentation ; la grille du quatrième transistor MOS étant reliée entre le troisième transistor MOS et le cinquième transistor bipolaire dont la base est reliée entre la deuxième résistance et le sixième transistor bipolaire monté en miroir de courant sur le deuxième transistor bipolaire. Selon un mode de réalisation de la présente invention, les transistors bipolaires sont tous de même type. Selon un mode de réalisation de la présente invention, le quatrième transistor MOS est d'un type de canal différent de celui des trois premiers transistors MOS. Selon un mode de réalisation de la présente invention, les transistors bipolaires sont de type NPN, le quatrième transistor MOS étant à canal N. Selon un mode de réalisation de la présente invention, les transistors bipolaires sont de type PNP, le quatrième transistor étant à canal P. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles la figure 1 décrite précédemment est destinée à exposer l'état de la technique et le problème posé ; et la figure 2 représente un mode de réalisation d'un régulateur de tension selon la présente invention. Pour des raisons de clarté, les mêmes éléments ont été désignés par les mêmes références aux figures 1 et 2. Un régulateur selon l'invention comporte un étage 1 de sortie dont une borne S est destinée à alimenter une charge Q, soit directement, soit par l'intermédiaire d'un pont diviseur résistif (non représenté) prévu entre la borne S et la masse, sous une tension stable en température. La constitution de l'étage 1 est similaire à celle d'un régulateur classique tel que représenté à la figure 1. L'étage 1 comporte donc, deux transistors bipolaires de type NPN T1, T2, une résistance R1, un transistor MOS à canal P MP1 et un transistor MOS à canal N MN2, associés de façon classique. L'étage 1 est commandé par une source de courant 2' dont le rôle est de rendre une tension Vref, entre la borne S et la masse, indépendante d'éventuelles variations de la tension d'alimentation Vcc du circuit. La source 2' comporte une première branche constituée d'un transistor MOS à canal P MP3, monté en diode et en série avec deux transistors bipolaires de type NPN T5 et T'3 et une résistance R3, entre une borne E fournissant la tension Vcc et la masse. Une deuxième branche est constituée d'un transistor MOS à canal P MP4, en série avec deux transistors bipolaires de type NPN T6 et T'4 entre la borne E et la masse. Comme précédemment, le transistor T6 est monté en diode, le transistor MP1 de l'étage 1 est monté en miroir de courant sur le transistor MP3, le transistor T2 est monté en miroir de courant sur le transistor T'4, et la base du transistor T'3 est reliée au collecteur du transistor T'4. Une caractéristique de la présente invention est que le transistor T'4 n'est pas monté en diode comme dans un circuit classique, mais que sa base est reliée au collecteur du transistor T'3. Le transistor T'4 n'est donc plus monté en miroir de courant sur le transistor T'3. Un tel montage conduit, au sens de la présente invention, à obtenir une source de courant "croisée" pour commander l'étage de sortie 1. Une telle source de courant croisée a pour effet de créer une boucle de tensions base-émetteur (Vbe) des transistors bipolaires de la source de courant 2', indépendante des tensions collecteur-émetteur (Vce) de ces transistors bipolaires. Les effets d'une telle caractéristique ressortiront mieux des relations ci-dessous dans lesquelles les différents transistors sont identifiés par un indice correspondant à leur numéro de référence. Le courant de collecteur Ic d'un transistor bipolaire est donné par la relation Ic = S.I0.exp[(Vbe/VT).(l + (Vce/Vaf))], où S représente la surface du transistor, Io et VT des constantes, et où Vaf représente la tension "Early" d'un transistor bipolaire qui est la même pour tous les transistors bipolaires d'un même circuit intégré. Quand la tension Vce est négligeable devant la tension Vaf, le terme 1 + (Vce/Vaf) est sensiblement égal à 1 et peut donc être négligé. C'est ce qui se produit dans un montage classique quand la tension Vcc reste faible. Selon l'invention, on a dans la source croisée Vbe6 + Vbe3 + Ie3.R3 = Vbe5 + Vbe4, où Ie3 représente le courant d'émetteur du transistor T'3. En combinant l'équation ci-dessus avec l'expression du courant de collecteur des différents transistors et en négligeant le courant de base du transistor T'3 (tic3 ~ le3), on obtient 1c3 = (VT/R3).ln( (S6S3/SSS4)/(1 + Vces/Vaf). Le courant de drain Id d'un transistor MOS est donné par la relation Id = K.(W/L).(Vgs - Vt)2.[1 + (Vds/Va)], où K est une constante, Vt représente la tension de seuil d'un transistor MOS, Va représente la tension "Early" d'un transistor MOS, et Vgs et Vds représentent, respectivement, les tensions grille-source et drain-source du transistor. Quand un transistor MOS est monté en diode (transistor MP3), sa tension Vds est négligeable devant la tension Va et le terme en 1 + (Vds/Va) de l'expression précédente peut être négligé. Comme le courant Id3 est égal au courant Ic5, le courant Ic3 peut s'écrire, en négligeant le courant de base du transistor T5 1c3 = (VT/R3).[ln(KS) - (Vce5/Vaf), où KS = S6S3/S5S4. En exprimant Vce5 et Vds3 en fonction de la tension Vcc, le courant Id4 peut s'écrire, en considérant que les transistors bipolaires ont des tensions Vbe égales et que les transistors MOS à canal P ont des tensions Vgs égales VT Vcc - 2Vbe Vcc - Vgs - Vbe d4 = -- . ln(KS). (1 + - + #), R3 Va Vaf . ln (KS) où E représente un terme du deuxième ordre. Pour que le courant Id4 soit indépendant de la tension Vcc, il suffit que la relation suivante soit respectée Va = Vaf.ln[(S6S3)/(S5S4)]. Cette condition s'applique pour des transistors MOS de petite taille, ayant par exemple une longueur de grille 1=12 ym. Selon la présente invention, le courant I est indépendant du courant Ic3 qui dépend, quant à lui, de la tension Vce5 du transistor T5, donc de la tension Vcc. De même, le courant I est rendu indépendant de la tension Vds4 qui varie avec la tension d'alimentation. Comme le courant Id1 du transistor MP1 a le même comportement que le courant Id4 (les transistors MP4 et MP1 sont montés en miroir de courant), les courants Ic1 et I' (IC2) sont indépendants de la tension Vcc. Comme la tension Vce2 est égale à la tension Vbe1, la tension Vce2 (inférieure à 1 volt) est négligeable devant la tension "Early" Vaf (de l'ordre de 100 volts) et est donc insensible aux variations de la tension Vcc. Par conséquent, la tension Vref est sensiblement indépendante de la tension d'alimentation Vcc. A titre d'exemple particulier, si la technologie utilisée conduit à des tensions "Early" d'environ 106 volts pour les transistors bipolaires (Vaf) et d'environ 150 volts pour les transistors MOS (Va), la condition de surface est respectée, par exemple, avec un transistor T'3 ayant une surface quatre fois supérieure à celles des transistors T'4, T5 et T6. En reprenant l'exemple particulier décrit en relation avec la figure 1, la variation de la tension de référence Vref est alors de l'ordre de 2 millivolts dans une plage de variations comprise entre environ 2,5 volts et 10 volts de la tension d'alimentation Vcc, les transistors MOS ayant une longueur de grille de 12 m. Un avantage de la présente invention est qu'elle permet d'améliorer considérablement la stabilité de la tension délivrée par un régulateur, tout en préservant une faible tension minimale d'alimentation et un faible encombrement. En effet l'augmentation d'un facteur 4 de la surface du transistor T'3 est négligeable devant l'augmentation de surface des transistors MOS qui serait nécessaire pour obtenir un même résultat. En effet, avec la solution classique, on devrait passer pour les transistors MOS d'une longueur de grille de l'ordre de 12 Um à une longueur de grille de l'ordre de 500 Um- Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, les dimensionnements donnés à titre d'exemple pourront être modifiés en fonction de l'application à laquelle est destinée le régulateur. En outre, bien que l'on ait fait référence dans la description qui précède à un régulateur de tension positive, l'invention s'applique également à un régulateur de tension négative. Il suffit pour cela d'inverser la tension d'alimentation et de remplacer les transistors MOS à canal P, respectivement N, par des transistors MOS à canal N, respectivement P, et les transistors bipolaires de type NPN par des transistors de type PNP. REVENDICATIONS 1. Régulateur de tension destiné à alimenter une charge (Q) sous une tension prédéterminée stable en température, du type comportant un étage (1) de sortie dont une borne (S) délivre un courant d'alimentation de la charge, sous une tension (Vref) de référence ; et une source (2') de courant comprenant une première branche constituée de transistors (MP3, T5, T'3) et d'une première résistance (R3) montés en série entre deux bornes d'alimentation, et une deuxième branche constituée de transistors (MP4, T6, T'4) montés en série entre les deux bornes d'alimentation, l'étage de sortie comportant un transistor bipolaire (T2) monté en miroir de courant sur un transistor bipolaire (T'4) de la deuxième branche, caractérisé en ce que les deux branches de la source de courant sont croisées. 2. Régulateur de tension selon la revendication 1, dans lequel la première branche est constituée d'un premier transistor MOS (MP3), d'un premier transistor bipolaire (T5), d'un deuxième transistor bipolaire (T'3) et de la première résistance (R3) ; et la deuxième branche est constituée d'un deuxième transistor MOS (MP4) d'un troisième transistor bipolaire (T6) et d'un quatrième transistor bipolaire (T'4), caractérisé en ce que la base du quatrième transistor bipolaire est reliée entre les premier et deuxième transistors bipolaires, la base du deuxième transistor bipolaire étant reliée entre les troisième et quatrième transistors bipolaires. 3. Régulateur de tension selon la revendication 2, caractérisé en ce que le rapport (KS), entre le produit des surfaces (S3, S6) des deuxième (T'3) et troisième (T6) transistors bipolaires et le produit des surfaces (S5, S4) des premier (T5) et quatrième (T'4) transistors bipolaires, est choisi pour que le produit du logarithme népérien de ce rapport, multiplié par la tension "Early" (Vaf) des transistors bipolaires, soit sensiblement égal à la tension "Early" (Va) des transistors MOS. 4. Régulateur de tension selon la revendication 2 ou 3, dans lequel l'étage de sortie (1) comprend un troisième transistor MOS (MP1) monté en série avec un cinquième transistor bipolaire (T1) entre les bornes d'alimentation, le troisième transistor MOS étant monté en miroir de courant sur le premier transistor MOS (MP3) ; et un quatrième transistor MOS (MN2) monté en série avec une deuxième résistance (R1) dont une borne, côté quatrième transistor MOS, constitue la borne de sortie (S), et avec un sixième transistor bipolaire (T2) entre les bornes d'alimentation la grille du quatrième transistor MOS étant reliée entre le troisième transistor MOS et le cinquième transistor bipolaire dont la base est reliée entre la deuxième résistance et le sixième transistor bipolaire monté en miroir de courant sur le deuxième transistor bipolaire (T'3). 5. Régulateur de tension selon l'une quelconque des revendications 2 à 4, dans lequel les transistors bipolaires (T1, T2, T'3, T'4, T5, T6) sont tous de même type. 6. Régulateur de tension selon la revendication 4, dans lequel le quatrième transistor MOS (MN2) est d'un type de canal différent de celui des trois premiers transistors MOS (MP1, MP3, MP4). 7. Régulateur de tension selon les revendications 5 et 6, dans lequel les transistors bipolaires (T1, T2, T'3, T'4, T5, T6) sont de type NPN, le quatrième transistor MOS (MN2) étant à canal N. 8. Régulateur de tension selon les revendications 5 et 6, dans lequel les transistors bipolaires (T1, T2, T'3, T'4, T5, T6) sont de type PNP, le quatrième transistor (MN2) étant à canal P.