Brevet FR2756687A1 — publié le 19980605

La présente invention concerne un système de réception OFDM et, plus particulièrement, un dispositif pour corriger un décalage de fréquence provoqué par une différence entre les fréquences émises et les fréquences reçues dans un système de réception OFDM dans un 1/4 de plage d'intervalle de fréquences porteuses. Dans un canal de communication sans fil classique et dans un canal de transmission de télévision numérique haute définition, une interférence entre symboles est générée par l'apparition d'une atténuation due à une transmission multicanal d'un signal reçu. Particulièrement, lorsque des données à grande vitesse pour la télévision haute définition sont transmises à travers le canal, l'interférence entre symboles augmente, entraînant la génération d'erreurs au cours de la récupération des données à grande vitesse à l'extrémité de réception. Afin de résoudre ce problème, récemment, une technique OFDM a été mise en oeuvre pour prendre une mesure appropriée pour parer au problème d'atténuation due à une transmission multicanal dans les normes de diffusion audio-numérique et de télévision haute définition. La technique OFDM convertit les chaînes de symboles entrées en série avec un nombre N de symboles, multiplexe le nombre N de symboles parallèles en différentes fréquences de sous- porteuses, additionne toutes les données multiplexées et transmet les données additionnées. Ici, le nombre N de données parallèles est défini comme un bloc unitaire et chaque sous-porteuse du bloc unitaire présente une caractéristique orthogonale qui n'a pas d'influence sur les canaux entre les sous-porteuses. Comparé à un procédé de transmission de porteuses classique, le procédé OFDM peut diminuer l'apparition d'interférence entre symboles provoquée par l'atténuation due à une transmission multicanal en maintenant la même vitesse de transmission et en augmentant la période des symboles jusqu'au nombre de canaux de sous-porteuses (N). Particulièrement, le procédé OFDM utilise une insertion d'intervalle de garde entre les symboles transmis pour une réduction de l'interférence entre symboles, permettant de réaliser une structure simplifiée de l'égaliseur de canaux souhaité. Par opposition à un multiplexage par partage des fréquences, le procédé OFDM présente une caractéristique selon laquelle les spectres de chaque canal de sous-porteuse sont superposés, lui permettant d'avoir un rendement de spectre supérieur. De plus, le spectre présente une onde de forme rectangulaire et une énergie électrique est distribuée de manière uniforme à chaque bande de fréquence, ce qui l'empêche d'être affecté par le susdit signal d'interférence de canal. En même temps, une brusque variation d'une caractéristique de canal rend la bande de fréquence du signal de transmission sensible à l'Effet Doppler, ou un état instable d'un tuner entraîne une absence de synchronisation entre les fréquences de transmission et de réception résultant en un décalage de fréquence. Le décalage de fréquence diminue la capacité de décodage du système de réception en modifiant la phase du signal de réception. Dans un procédé OFDM utilisant des porteuses multiples, un symbole conformément à chaque sous-canal est détecté. En présence d'un décalage de fréquence, une caractéristique orthogonale entre chaque fréquence de sous-porteuse n'est pas maintenue entraînant une interférence entre deux sous-canaux contigus. Particulièrement, chaque sous-porteuse est étroitement distribuée dans une bande alors que le nombre de sous-canaux OFDM augmente, de sorte que l'interférence des sous- canaux contigus est générée même à une faible valeur de décalage de fréquence. De là, la correction du décalage de fréquence est l'une des choses les plus importantes à envisager lors de la conception et de la réalisation d'un système de réception OFDM. Concernant la correction du décalage de fréquence, en 1995, F. Daffara et O. Adami ont proposé en 1994 un circuit de correction de décalage de fréquence utilisant un intervalle de garde compris dans un signal OFDM dans "A new frequency detector for orthogonal multi-carrier transmission technique" présenté dans les " Proceedings ". de " VTC 1995 ". Dans cet art antérieur, une courbe caractéristique concernant le décalage de fréquence obtenue en tenant compte des intervalles de garde et de la caractéristique de préfixe circulaire du signal de transmission, est utilisée pour réaliser un circuit de correction de décalage de fréquence en utilisant une boucle à verrouillage de phase. Le circuit a l'avantage de présenter une structure simple, mais il présente un inconvénient en ce que, lorsque la valeur du décalage de fréquence augmente, sa capacité de correction diminue. De plus, le circuit ne peut pas être appliqué lorsque la valeur du décalage de fréquence est supérieure à l'intervalle de fréquences entre les sous-porteuses. En 1994, P.H. Moose a proposé un circuit de correction de décalage de fréquence sans utiliser de boucle à verrouillage de phase, qui s'adapte efficacement à l'environnement de canaux en estimant une valeur de décalage de fréquence par transmission d'une chaîne particulière de symboles dans un canal d'atténuation sélective de fréquence, dans "A technique for orthogonal frequency multiplexing frequency offset correction" IEEE Trans. Commun., vol. COM-42, publié en octobre 1994. Cependant, dans ce procédé, la vitesse de transmission des symboles utiles diminue alors que la chaîne de symboles est transmise à plusieurs reprises et son application est limitée lorsque le(s) décalage(s) de fréquence est(sont) supérieur(s) à l'intervalle de fréquences entre les sous-porteuses contiguës. C'est-à-dire que, lorsque le(s) décalage(s) de fréquence est(sont) de I E > 0,5, la capacité de correction de décalage de l'extrémité de réception diminue, étant donné que le décalage de fréquence entraîne un décalage circulaire entre les symboles OFDM décodés en décalant par déviation les fréquences de chaque sous-porteuse vers une bande passante de sous-canal contiguë. Ici, seul le décalage circulaire est généré si la valeur du décalage de fréquence est un entier, tandis qu'un couplage parasite, une interférence de canal contigu et le décalage circulaire sont générés si la valeur du décalage de fréquence n'est pas un entier, étant donné que le signal reçu est défini comme un signal discret dans l'opération de Fourier. Lorsque le décalage de fréquence (E) est de I E I de fréquence, une récupération précise du signal transmis est limitée. 2 0 Par conséquent, pour une correction de décalage de fréquence précise, en premier, une opération de réduction de la valeur du décalage de fréquence dans la plage qui ne génère pas de décalage circulaire ( I E I pour détecter de manière précise le décalage de fréquence est exécutée. 2 5 Pour le procédé décrit ci-dessus F. Classen et H. Myer ont proposé, en 1994, un procédé d'estimation de décalage de fréquence utilisant deux étapes, une opération d'acquisition pour réduire le décalage de fréquence initial dans une plage constante et une opération de suivi pour suivre avec précision le décalage de fréquence avant d'estimer la valeur du décalage de fréquence, dans "Frequency synchronization algorithm for OFDM systems suitable for communication over frequency selective fading channels", publié dans Proc. of VTC 1994 en 1994. Cependant, ce procédé présente un problème en ce que la quantité de calculs pour l'opération d'acquisition est importante et en ce que le décalage de fréquence ne diminue pas selon les caractéristiques des canaux. C'est-à-dire que, bien que la valeur du décalage de fréquence soit diminuée de 1/2, la quantité de calculs pour l'opération de suivi augmente si la valeur du décalage de fréquence est proche de la limite de 1/2. Compte tenu de ce qui précède, c'est un objet de la présente invention de prévoir un dispositif pour corriger un décalage de fréquence provoqué par une différence entre les fréquences transmises et les fréquences reçues dans un système de réception OFDM dans 1/4 de plage d'un intervalle de fréquences de porteuses. Afin d'atteindre l'objectif ci-dessus, la présente invention prévoit un dispositif pour corriger un décalage de fréquence dans un système de réception OFDM comprenant: un filtre de boucle pour recevoir une valeur de phase prédéterminée, multiplier la valeur de phase par une valeur de gain, cumuler les valeurs multipliées et sortir la valeur cumulée; un oscillateur commandé en tension pour multiplier la valeur cumulée sortie du filtre de boucle par la valeur de gain, renvoyer le résultat et additionner les valeurs de rétroaction; un dérotateur pour obtenir des ondes sinus et cosinus à partir du résultat sorti de l'oscillateur commandé en tension, multiplier la valeur obtenue par un signal de sortie provenant d'un convertisseur analogique-numérique et sortir le résultat de la multiplication vers un démodulateur OFDM; une unité de calcul de corrélation pour calculer une valeur de corrélation à partir d'une valeur sortie du démodulateur OFDM; et un estimateur de décalage de fréquence pour générer un signal de phase conformément à un décalage de fréquence sorti de manière séquentielle dans une plage de décalage de fréquence prédéterminée, sortir le signal de phase vers le filtre de boucle, déterminer une valeur appropriée du décalage de fréquence dans 1/ de plage d'un intervalle de fréquences de porteuses en utilisant une valeur sortie de l'unité de calcul de corrélation pour un symbole corrigé et corriger le décalage de fréquence conformément à une valeur d'estimation de décalage de fréquence déterminée finale. Les objets, caractéristiques et avantages ci-dessus, et les autres, de la présente invention seront évidents lors de la lecture de la description détaillée qui suit des modes de réalisation préférés de l'invention conjointement aux dessins joints, sur lesquels: la figure 1 est un schéma fonctionnel illustrant un dispositif pour corriger un décalage de fréquence dans un système de réception OFDM selon la présente invention; la figure 2 est un schéma fonctionnel détaillé illustrant un calculateur de corrélation de la figure 1; la figure 3 est un diagramme illustrant une séquence binaire pseudo- aléatoire pour générer une valeur de référence; la figure 4 est un schéma fonctionnel détaillé illustrant un estimateur de décalage de fréquence de la figure 1; la figure 5 est un diagramme illustrant un mode de réalisation préféré du premier générateur représenté sur la figure 4; et la figure 6 est un diagramme illustrant un mode de réalisation préféré du second générateur représenté sur la figure 4. On va maintenant se référer en détail à la présente invention, dont des exemples sont illustrés sur les dessins joints. A chaque fois que cela sera possible, les mêmes numéros de référence seront utilisés tout au long des dessins pour faire référence aux mêmes parties ou à des parties similaires. La figure 1 montre un schéma fonctionnel d'un système de réception OFDM selon un mode de réalisation préféré de la présente invention. Le système de réception OFDM comprend un convertisseur analogique- numérique 100, un filtre de boucle 200, un oscillateur commandé en tension 300, un dérotateur 400, un démodulateur OFDM 500, un calculateur de corrélation 600 et un estimateur de décalage de fréquence 700. Le convertisseur analogique-numérique 100 convertit un signal de canal reçu en un signal numérique. Le filtre de boucle 200 reçoit une valeur de signal de phase conformément à un décalage de fréquence arbitraire sortie de l'estimateur de décalage de fréquence 700, multiplie cette valeur de signal de phase par une valeur de gain et cumule et sort le résultat de la multiplication vers l'oscillateur commandé en tension 300. L'oscillateur commandé en tension 300 multiplie le signal sorti du filtre de boucle 200 par une valeur de gain, renvoie le résultat de la multiplication, ajoute la valeur de rétroaction au signal et sort le résultat de l'addition vers le 2 0 dérotateur 400. Le dérotateur 400 obtient une onde sinus et une onde cosinus à partir de la valeur sortie de l'oscillateur commandé en tension 300, multiplie les ondes sinus et cosinus par un signal numérique transféré à partir du convertisseur analogique-numérique 100 et sort le résultat de la 2 5 multiplication vers le démodulateur OFDM 500. Le démodulateur OFDM 500 comprend un suppresseur d'intervalle de garde 510, un inverseur série/parallèle 520, un circuit de transformation de Fourier rapide 530 et un convertisseur parallèle/série 540. Le suppresseur d'intervalle de garde 510 reçoit la valeur sortie du dérotateur 400, extrait uniquement les symboles compris dans l'intervalle de symboles utile et fournit un signal extrait à l'inverseur série/parallèle 520. L'inverseur série/parallèle 520 inverse les données série en données parallèles pour toutes les sous- porteuses et sort les données parallèles vers le circuit de transformation de Fourier rapide 530. Le circuit de transformation de Fourier rapide 530 démodule les sous-porteuses par une opération de transformation de Fourier rapide. Le convertisseur parallèle/série 540 convertit les données sorties du circuit de transformation de Fourier rapide 530 en données série et les sort. Le calculateur de corrélation 600 reçoit une valeur sortie du démodulateur OFDM 500 et calcule une corrélation dans des unités de symboles. Dans un mode de réalisation de la présente invention, la corrélation est calculée en utilisant une porteuse pilote continuelle comprise dans un endroit prédéterminé dans les symboles sortis du démodulateur OFDM 500. Dans le système de diffusion d'onde au sol européen, certaines informations comprises dans diverses cellules d'une trame OFDM à 2 o transmettre sont déjà démodulées au niveau du récepteur en tant qu'informations de référence. Les cellules comprenant les informations de référence sont transmises à un niveau de puissance accrue d'un signal d'énergie plus fort, dans lequel l'amplitude est de 1/0,75 fois celle des autres cellules. Les valeurs d'informations des cellules sont déduites d'une séquence binaire pseudo-aléatoire comportant une série de valeurs pour chaque porteuse transmise. Dans le mode de réalisation de la présente invention, la corrélation est calculée en utilisant la porteuse pilote continuelle, transmise à un niveau de puissance accrue, située à l'endroit prédéterminé dans un symbole OFDM comme signal de référence. Ici, dans les normes de transmission européennes, comme montré sur le tableau 1 qui suit, la porteuse pilote continuelle est transmise à l'endroit prédéterminé dans un symbole. Tableau 1 Emplacement de porteuse pilote continuelle Mode de 2 K Mode de 8 K 0 48 54 87 141 156 192 201 255 279 0 48 54 87 141 156 192 201 255 279 282 333 432 450 483 525 531 618 282 333 432 450 483 525 531 618 636 714 759 765 780 804 873 888 636 714 759 765 780 804 873 888 918 939 942 969 984 1050 1101 918 939 942 969 984 1050 1101 1107 1110 1137 1140 1146 1206 1107 1110 1137 1140 1146 1206 1269 1323 1377 1491 1683 1704 1269 1323 1377 1491 1683 1704 1752 1758 1791 1845 1860 1896 1905 1959 1983 1986 2037 2136 2154 2187 2229 2235 2322 2340 2418 2463 2469 2484 2508 2577 2592 2622 2643 2646 2673 2688 2754 2805 2811 2814 2841 2844 2850 2910 2973 3027 3081 3195 3387 3408 3456 3462 3495 3549 3564 3600 3609 3663 3687 3690 3741 3840 3858 3591 3933 3939 4026 4044 4122 4167 4173 4188 4212 4281 4296 4326 4347 4350 4377 4392 4458 4509 4515 4518 4545 4548 4554 4614 4677 4731 4785 4899 5091 5112 5160 5166 5199 5253 5268 5304 5313 5367 5391 5394 5445 5544 5562 5595 5637 5643 5730 5748 5826 5871 5877 5892 5916 5985 6000 6030 6051 6054 6081 6096 6162 6213 6219 6222 6249 6252 6258 6318 63816345 6489 6603 6795 6816 Comme l'amplitude (C) des porteuses pilotes continuelles a une énergie de 1/0,75 fois celle d'un signal de transmission classique (C'), la valeur de signal de référence a une énergie supérieure à celle d'une porteuse de données. La multiplication des valeurs de signal de référence les unes par les autres et l'addition des valeurs multipliées les unes aux autres génère une valeur de corrélation qui devient une valeur maximale lorsque le décalage de fréquence est une valeur minimale. Par conséquent, dans le mode de réalisation de la présente invention, comme décrit ci-dessus, une corrélation est obtenue en utilisant la porteuse pilote continuelle dans un symbole et la valeur de décalage de fréquence est obtenue en utilisant la corrélation. La figure 2 montre un schéma fonctionnel de construction du calculateur de corrélation 600 illustré sur la figure 1. Le calculateur de corrélation 600 comprend un extracteur 610, un corrélateur 620 et un générateur de valeur de référence 630. L'extracteur 610 extrait et sort uniquement les porteuses de pilotes continues dans un endroit prédéterminé de séries de symboles sorties du démodulateur OFDM 500. Le corrélateur 620 calcule une corrélation en utilisant la porteuse pilote continuelle sortie de l'extracteur 610 et la valeur 2 0 de référence correspondant à la porteuse pilote continuelle, pour calculer de façon cumulative la corrélation dans un symbole. A cet instant, le générateur de valeur de référence 630 destiné à fournir la valeur de référence au corrélateur 620 peut être réalisé par une séquence binaire pseudo-aléatoire pour générer la valeur de référence contenue dans 2 5 le symbole, à l'extrémité de transmission. La séquence binaire pseudo-aléatoire, telle que montrée sur la figure 3, est initialisée lorsqu'un premier bit de sortie provenant d'une séquence binaire pseudo-aléatoire correspond à une première porteuse active. De nouvelles valeurs sont générées dans chaque porteuse à partie de la séquence binaire pseudo-aléatoire. Un polynôme de la séquence binaire pseudo-aléatoire est représenté par l'expression suivante. G(X) = XI +X2 + 1 Dans la cellule pilote, une partie réelle est 1 et une partie imaginaire est 0 lorsque la séquence binaire pseudo-aléatoire génère "0", tandis que la partie réelle est -1 et la partie imaginaire est 0 lorsque la séquence binaire pseudo-aléatoire génère "1". L'estimateur de décalage de fréquence 700 prédétermine une plage de déviation de décalage de fréquence arbitraire, génère un signal de phase conformément à un décalage de fréquence généré de manière séquentielle, sort le signal de phase vers le filtre de boucle 200 et détermine une valeur approchée du décalage de fréquence conformément à la corrélation sortie du calculateur de corrélation 600. La figure 4 montre un schéma fonctionnel de construction de l'estimateur de décalage de fréquence 700 selon la présente invention. L'estimateur de décalage de fréquence 700 comprend un générateur de valeur de décalage de fréquence 710, un calculateur de phase 720, une unité de comparaison 730 et un dispositif de commande 740. Le générateur de valeur de décalage de fréquence 710 génère, de manière séquentielle, un nombre entier ou une fraction décimale dans une plage prédéterminée et la sort vers le calculateur de phase 720. Le calculateur de phase 720 multiplie la valeur sortie du générateur de valeur de décalage de fréquence 710 par la valeur de fréquence correspondant à l'intervalle de fréquences de porteuses pour obtenir un signal de phase. Le signal de phase sorti du calculateur de phase 720 est appliqué au filtre de boucle 200 pour corriger la fréquence du signal reçu. Les données dans lesquelles la fréquence est corrigée sont modulées par le démodulateur OFDM 500 et les valeurs de corrélation correspondant aux données démodulées OFDM sont calculées dans le calculateur de corrélation 600 pour les sortir vers l'unité de comparaison 730. L'unité de comparaison 730 compare, de manière séquentielle, les valeurs de corrélation sortie du calculateur de corrélation 600, mémorise les grandes valeurs de corrélation et commande la mémorisation de la valeur sortie du générateur de valeur de décalage de fréquence 710 pour générer les valeurs de corrélation mémorisées comme valeur de décalage de fréquence. Le dispositif de commande 740 initialise le générateur de valeur de décalage de fréquence 710 (signal " INIT "), l'unité de comparaison 730 et le filtre de boucle 200, estime la valeur d'estimation de décalage de fréquence finalement obtenue comme valeur de décalage de la fréquence reçue pour corriger la fréquence d'un canal actuel. Le générateur de valeur de décalage de fréquence 710 comprend un premier générateur 711, une unité de mémorisation temporaire 712, un second générateur 713, un premier multiplexeur 714 et un second multiplexeur 715. Le premier générateur 711 génère un nombre entier dans une plage prédéterminée, le sort vers le calculateur de phase 720 pour convertir la valeur de décalage de fréquence de correction. Le signal reçu est corrigé dans le dérotateur 400 par la valeur de décalage de fréquence convertie et la valeur corrigée est sortie vers le démodulateur OFDM 500. Le calculateur de corrélation 600 calcule et sort la corrélation du symbole correspondant. L'unité de comparaison 730 compare la corrélation à la corrélation mémorisée. A cet instant, l'unité de comparaison 730 commande la mise à jour de l'unité de mémorisation temporaire 712 conformément au résultat de la comparaison. Lorsque la valeur de corrélation est importante, la valeur sortie du premier générateur 711 est mémorisée dans l'unité de mémorisation temporaire 712. Lorsque la valeur de corrélation est faible, la valeur mémorisée dans l'unité de mémorisation temporaire 712 est maintenue sans mise à jour. Le premier générateur 711 génère, de manière séquentielle, des nombres entiers dans la plage prédéterminée, les nombres entiers générés oa sont mémorisés dans l'unité de mémorisation temporaire 712. Les valeurs mémorisées correspondent à des valeurs approchées des valeurs de décalage de fréquence ayant des valeurs comprises dans une 1/2 plage de l'intervalle de fréquences de porteuses. La figure 5 montre le premier générateur 711 selon un mode de réalisation de la présente invention. Le premier générateur 711 comprend une mémoire 750, un multiplexeur 751, un registre 752 et un additionneur 753. Le générateur de valeur initiale génère une valeur initiale prédéterminée. Le multiplexeur 751 reçoit la valeur initiale provenant de la 2 0 mémoire 750 et la valeur de rétroaction, sélectionne et sort la valeur initiale conformément au signal initial provenant du dispositif de commande 740 et, ensuite, sélectionne et sort la valeur de rétroaction. Le registre 752 mémorise la valeur sortie du multiplexeur 751 et sort la valeur mémorisée conformément à un signal d'horloge " dclock ". Le signal sorti du registre 752 est ajouté à "1" dans l'additionneur 753 et le signal additionné est renvoyé au multiplexeur 751. Le second générateur 713 lit les valeurs finalement mémorisées à partir du premier générateur 711 dans l'unité de mémorisation temporaire 712 et génère, de manière séquentielle, des valeurs comprises dans une plage de + 0,5 de celles-ci. La figure 6 montre le second générateur 713 selon un mode de réalisation de la présente invention. Le second générateur 713 comprend un premier additionneur 760, un multiplexeur 761 et un second additionneur 762. L'additionneur 760 ajoute la valeur lue à partir de l'unité de i0 mémorisation temporaire 712 à "0,5" et sort le résultat de l'addition. Le multiplexeur 761 sélectionne et sort la valeur sortie du premier additionneur 760 et la valeur sortie du second additionneur 762 conformément à un signal de sélection SEL3 provenant du dispositif de commande 740. L'additionneur 762 ajoute la valeur sortie du multiplexeur 761 à "1" et renvoie le résultat de l'addition au multiplexeur 761. Le premier sélecteur 714 sélectionne et sort les valeurs sorties des premier et second générateurs 711 et 713 conformément à un signal de sélection SEL 1 provenant du dispositif de commande 740. Le second sélecteur 715 sélectionne et sort les valeurs sorties du premier sélecteur 714 et de l'unité de mémorisation temporaire 712 conformément à un signal de sélection SEL2 provenant du dispositif de commande 740. L'unité de comparaison 730 comprend un comparateur 731 et une mémoire 732. Le comparateur 731 reçoit les valeurs de corrélation des unités de symboles sorties du calculateur de corrélation 600, les détecte de manière séquentielle, mémorise les valeurs importantes dans la mémoire 732 et commande la mémorisation de la valeur sortie du générateur de valeur de décalage de fréquence 710 pour générer les valeurs de corrélation mémorisées dans la mémoire 732 vers l'unité de mémorisation temporaire 712. Le calculateur de phase 720 multiplie la valeur de sortie provenant du générateur de valeur de décalage de fréquence 710 par l'intervalle de fréquences de porteuses et sort le résultat de la multiplication vers le filtre de boucle 200. Le dispositif de commande 740 initialise le générateur de valeur de décalage de fréquence 710, le comparateur 730 et le filtre de boucle 200 et, à l'étape finale, sélectionne la valeur mémorisée dans l'unité de mémorisation temporaire 712 comme valeur de décalage de fréquence et sort le sélecteur vers le calculateur de phase 720. Ci-après, un autre mode de réalisation de la présente invention appliqué à une trame OFDM codée/encodée par le mode de 2 K de la norme de télécommunication européenne va être décrit en détail. Ici, la trame OFDM a une période Tf et 68 symboles OFDM. Une supertrame comprend 4 trames. Chaque symbole comporte K=1705 porteuses et est transmis dans une période T. De plus, chaque symbole comprend des données utiles transmises dans une période Tu et des 2 0 intervalles de garde transmis dans une période A. Ici, supposons que l'intervalle de garde est de 1/4 des données utiles. Les paramètres de OFDM sont les suivants. Paramètre Mode de 2 K Nombre de porteuses K 1705 Valeur du nombre de porteuses Kmin 0 Valeur du nombre de porteuses Kmax 1704 Durée Tu 224 gs Espacement des porteuses 1/ Tu 4464 Hz Espacement entre les porteuses Kmin 7,61 MHz et Kmax (K- 1)/Tu Le premier générateur selon le second mode de réalisation de la présente invention génère, de manière séquentielle, les nombres entiers -S, -S+ 1,..., 0,.. ., S-1, S. Ici, supposons S = 27.Pendant l'initialisation du système, la mémoire 732, l'unité de mémorisation temporaire 712 et le premier générateur 711 sont initialisés et les valeurs mémorisées deviennent 0. Lorsque le premier générateur 711 est initialisé et génère -27, les premier et second sélecteurs 714 et 715 sélectionnent la valeur sortie du premier générateur 711 et sortent le sélecteur vers le calculateur de phase 720. Le calculateur de phase 720 multiplie ensuite -27 par l'intervalle de porteuses, 4464 Hz, et sort le résultat de la multiplication. La fréquence du signal reçu entrée à partir d'un désentrelaceur 400 vers un convertisseur analogique-numérique 100 est corrigée par la valeur de signal de phase. Le signal corrigé est appliqué au démodulateur OFDM 500 pour être démodulé. A cet instant, l'extracteur 610 extrait la porteuse pilote continuelle du symbole démodulé provenant du démodulateur OFDM 500. La porteuse pilote continuelle sortie de l'extracteur 610 est interpolée avec la valeur prédéterminée du corrélateur 620 entrée vers le générateur de valeur de référence 630 pour calculer la corrélation. La valeur de corrélation obtenue du symbole provenant du calculateur de corrélation 600 est sortie vers l'unité de comparaison 730 et mémorisée dans la mémoire 732, étant donné qu'elle est supérieure à la valeur initiale "0". L'unité de comparaison 730 commande la mémorisation de la valeur -27 sortie du premier générateur 711 dans l'unité de mémorisation temporaire 712. Ensuite, le premier générateur 711 sort -26 vers le calculateur de phase 720 pour convertir la valeur sortie dans le calculateur de phase 720 et 0 applique le signal de phase correspondant à la valeur de décalage de fréquence au filtre de boucle 200. La valeur sortie du filtre de boucle 200 est sortie vers l'oscillateur commandé en tension 300 et à travers le dérotateur 400. Le dérotateur 400 sépare le signal entré en ondes sinus et cosinus, corrige le décalage de fréquence en les multipliant par la fréquence de la valeur de sortie provenant du convertisseur analogique-numérique 100 et sort la valeur corrigée vers le démodulateur OFDM 500. L'extracteur 610 extrait la porteuse pilote continuelle du symbole démodulé dans le démodulateur OFDM 500. Le calculateur de corrélation 600 calcule la corrélation de la porteuse pilote continuelle extraite et de la valeur de sortie provenant du générateur de valeur de référence 630. La valeur de corrélation du symbole sortie du calculateur de corrélation 600 est comparée à la valeur de corrélation -27 mémorisée dans l'unité de comparaison 730 et la plus grande des valeurs comparées est mémorisée dans l'unité de mémorisation temporaire 712. Par le procédé ci-dessus, le premier générateur 711 génère, de manière séquentielle, -27 à 27 et l'unité de mémorisation temporaire 712 mémorise le nombre entier ayant la valeur de corrélation maximale. La valeur prédéterminée provenant du premier générateur 711, par exemple L, lorsque L est la valeur de corrélation maximale, est mémorisée dans l'unité de mémorisation temporaire 712. A cet instant, la valeur mémorisée L devient la valeur d'estimation du décalage de fréquence au décalage de fréquence situé dans une /2 plage de l'intervalle de fréquences de porteuses. Le second générateur 713 lit la valeur finale obtenue par le premier générateur 711 à partir de l'unité de mémorisation temporaire 712, soustrait -0,5 de la valeur lue et sort le résultat de la soustraction. Le dispositif de commande 740 commande les premier et second sélecteurs 714 et 715 pour sélectionner la valeur de sortie provenant du second générateur 713 et sort le sélecteur vers le calculateur de phase 720. Le calculateur de phase 720 multiplie la valeur de sortie provenant du second générateur 713 par l'intervalle de fréquences de porteuses et sort le résultat de la multiplication. Le dérotateur 400 corrige la fréquence du signal de canal. Le démodulateur OFDM 500 démodule le signal de canal corrigé et sort le symbole. Le calculateur de corrélation 600 calcule la corrélation à partir du symbole sorti du démodulateur OFDM 500 et sort la corrélation vers l'unité de comparaison 730. L'unité de comparaison 730 compare ensuite la valeur de corrélation mémorisée à la valeur de corrélation entrée, met à jour la valeur mémorisée si la valeur de corrélation entrée est supérieure à la valeur mémorisée et commande l'unité de mémorisation temporaire 712 pour mettre à jour la valeur d'entrée du second générateur 713. Le second générateur 713 ajoute la valeur de sortie précédente à +1 et sort le résultat de l'addition. Le résultat de l'addition est converti en signal de phase dans le calculateur de phase 720 et le signal de phase est appliqué au filtre de boucle 200. La fréquence du signal de canal entrée à partir du convertisseur analogique-numérique 100 est corrigée par le signal de phase. 2756687- La fréquence corrigée est modulée dans le démodulateur OFDM 500 pour sortir le signal de symbole. Comme décrit ci-dessus, la valeur mémorisée finale dans l'unité de mémorisation temporaire 712 est déterminée comme étant la valeur d'estimation de décalage de fréquence du signal de canal reçu. La valeur d'estimation de décalage de fréquence déterminée ci-dessus devient la valeur estimée dans 4 de plage de l'intervalle de fréquences de porteuses. Par conséquent, le dispositif de commande 740 commande le second sélecteur 715 pour sortir la valeur mémorisée vers le calculateur de phase 720. Le calculateur de phase 720 reçoit la valeur de sortie provenant du second sélecteur 715 pour calculer le signal de phase et applique le signal de phase calculé au filtre de boucle 200. La valeur de sortie provenant du filtre de boucle 200 est sortie vers l'oscillateur commandé en tension 300 et 1 à travers le dérotateur 400. Le dérotateur 400 corrige la fréquence du signal de canal entrée à partir du convertisseur analogique-numérique 100 dans lequel le décalage de fréquence est limité à 1/4 de plage de l'intervalle de fréquences de porteuses. Comme décrit ci-dessus, une synchronisation de fréquence plus rapide qu'un décalage de fréquence non-corrigé peut être réalisée en synchronisant le signal corrigé. Bien que l'invention ait été décrite en relation avec ce qu'on considère à l'heure actuelle comme les modes de réalisation les plus pratiques et préférés, on doit comprendre que l'invention n'est pas limitée aux modes de réalisation présentés mais, au contraire, est destinée à couvrir les diverses modifications et les divers agencements équivalents compris dans l'esprit et le domaine des revendications jointes. REVENDICATIONS 1. Dispositif pour corriger un décalage de fréquence dans un système de réception OFDM, caractérisé en ce qu'il comprend: un filtre de boucle (200) pour recevoir une valeur de phase prédéterminée, multiplier la valeur de phase par une valeur de gain, cumuler les résultats des multiplications et sortir la valeur cumulée; un oscillateur commandé en tension (300) pour multiplier la valeur cumulée sortie dudit filtre de boucle (200) par la valeur de gain, renvoyer le résultat et additionner les valeurs de rétroaction; un dérotateur (400) pour obtenir des ondes sinus et cosinus à partir du résultat sorti dudit oscillateur commandé en tension (300), multiplier la valeur obtenue par un signal de sortie provenant d'un convertisseur analogique-numérique (100) et sortir le résultat de la multiplication vers un démodulateur OFDM (500); des moyens de calcul de corrélation (600) destinés à calculer une valeur de corrélation à partir d'une valeur sortie dudit démodulateur OFDM (500); et des moyens d'estimation de décalage de fréquence (700) destinés à générer un signal de phase conformément à un décalage de fréquence sorti, de manière séquentielle, dans une plage de décalage de fréquence prédéterminée, appliquer le signal de phase audit filtre de boucle (200), déterminer une valeur approchée du décalage de fréquence dans 1/4 de plage d'un intervalle de fréquences de porteuses en utilisant une valeur sortie desdits moyens de calcul de corrélation (600) pour un symbole corrigé et corriger le décalage de fréquence conformément à une valeur d'estimation de décalage de fréquence déterminée finale. 2. Dispositif selon la revendication 1, caractérisé en ce que lesdits moyens d'estimation de décalage de fréquence (700) comprennent: un générateur de valeur de décalage de fréquence (710) pour générer et sortir, de manière séquentielle, un nombre entier ou une fraction décimale dans une plage prédéterminée comme valeur de décalage de fréquence; une unité de mémorisation temporaire (712) pour mémoriser une valeur de sortie provenant dudit générateur de valeur de décalage de fréquence (710); un comparateur (731) pour commander la mémorisation d'une valeur plus élevée des valeurs de corrélation sorties desdits moyens de calcul de corrélation (600) et de la valeur de sortie provenant dudit générateur de valeur de décalage de fréquence (710) utilisée pour générer des valeurs de corrélation mémorisées dans ladite unité de mémorisation temporaire (712); un calculateur de phase (720) pour multiplier la valeur de sortie provenant dudit générateur de valeur de décalage de fréquence (710) par l'intervalle de fréquences de porteuses, pour obtenir le signal de phase; et un dispositif de commande (740) pour commander l'initialisation dudit générateur de valeur de décalage de fréquence (710), de ladite unité de mémorisation temporaire (712), dudit comparateur (731) et dudit filtre de boucle (200), la sélection d'une valeur mémorisée dans ladite unité de mémorisation temporaire (712) comme valeur de décalage de fréquence et la sortie de la valeur sélectionnée vers ledit calculateur de phase (720) et à travers ledit filtre de boucle (200). 3. Dispositif selon la revendication 2, caractérisé en ce que ledit générateur de valeur de décalage de fréquence (710) comprend: un premier générateur (711) pour générer, de manière séquentielle, un nombre entier dans une plage prédéterminée; un second générateur (713) pour générer, de manière séquentielle, des valeurs en additionnant ou en soustrayant 0, 5 aux ou des nombres entiers mémorisés dans ladite unité de mémorisation temporaire (712); et un sélecteur pour sélectionner et sortir les valeurs de sortie provenant desdits premier et second générateurs (711, 713). 4. Dispositif selon la revendication 1, caractérisé en ce que lesdits moyens de calcul de corrélation (600) calculent la corrélation en utilisant les porteuses pilotes continuelles contenues dans un endroit prédéterminé des symboles sortis du démodulateur OFDM (500). 5. Dispositif selon la revendication 4, caractérisé en ce que lesdits moyens de calcul de corrélation (600) comprennent: un extracteur (610) pour extraire, de manière séquentielle, uniquement les porteuses pilotes continuelles dans un endroit prédéterminé des symboles en série sortis du démodulateur OFDM (500); 1 5 un générateur de valeur de référence (630) pour générer des valeurs de référence des porteuses de pilotes continues générées à partir d'une extrémité de transmission; et un corrélateur (620) pour calculer une corrélation en utilisant les porteuses de pilotes continues sorties dudit extracteur (610) et la valeur de sortie provenant dudit générateur de valeur de référence (630) et sortir la valeur de corrélation dans des unités de symboles en cumulant les valeurs de corrélation calculées. 6. Dispositif selon la revendication 5, caractérisé en ce que ledit générateur de valeur de référence (630) est réalisé de manière à traiter une séquence binaire pseudo-aléatoire.