Brevet FR2752467A1 — publié le 19980220

La présente invention concerne des systèmes à mémoire permanente et, plus précisément, un système qui intègre une mémoire permanente organisée hiérarchiquement et un organe de commande programmable destiné à l'exécution d'opérations sur la mémoire permanente. De nouvelles applications "multimédia" destinées aux ordinateurs demandent des performances importantes au sys- tème au point de vue de la puissance de traitement et de la capacité de mémoire. Par exemple, les transformées cosinu- soidales discrètes unidimensionnelles et bidimensionnelles et inverses sont nécessaires pour la compression et la décompression JPEG et MPEG. La compression par ondelettes nécessite diverses opérations de filtrage numérique. La compression fractale nécessite potentiellement à la fois des opérations de filtrage et de recherche poussées. L'amélio- ration des images nécessite aussi un filtrage numérique. Toutes ces opérations nécessitent des calculs poussés et/ou des comparaisons sur de grandes quantités de données. Une solution comprend simplement l'affectation de ces tâches à l'unité centrale de traitement d'un système d'ordi- nateur. Les performances multimédia sont alors limitées par la vitesse de l'unité centrale de traitement et par la vitesse d'accès à la mémoire. Si le système d'ordinateur exécute simultanément d'autres tâches, celles-ci sont aussi exécutées lentement. Une autre solution comprend l'utilisation d'un matériel supplémentaire. Par exemple, un système d'ordinateur peut être équipé d'une carte supplémentaire qui comprend un circuit de traitement de signaux numériques et une mémoire, tous deux affectés aux tâches multimédia. Cette solution augmente cependant considérablement le prix et, en outre, la mémoire ajoutée duplique les ressources déjà disponibles dans le système d'ordinateur. Des problèmes analogues sont posés par la sécurité des systèmes. La commande d'accès à l'ordinateur et/ou la pro- tection de la confidentialité des données mémorisées et/ou transmises par l'ordinateur nécessitent la mise en oeuvre d'un chiffrement et d'un déchiffrement. Le chiffrement et le déchiffrement constituent une autre possibilité d'utilisa- tion de la puissance de traitement de l'ordinateur. En outre, les informations des clés de chiffrement et de déchiffrement sont habituellement conservées sur le disque dur de l'ordinateur et leur protection est difficile. La présente invention concerne les systèmes d'ordina- teurs ayant des performances accrues pour des applications fortes consommatrices, avec une augmentation faible seule- ment des circuits matériels. Dans un mode de réalisation, un dispositif esclave destiné à un système d'ordinateur hôte combine un organe de commande programmable incorporé à une mémoire permanente, une mémoire à accès direct local et un circuit logique d'interface. Le système d'ordinateur hôte traite le dispositif esclave comme s'il s'agissait d'un système de mémoire hiérarchique, par exemple un dispositif classique à disque, sur lequel il peut conserver des fichiers et les récupérer. En outre, le système d'ordinateur hôte peut programmer l'organe de commande afin qu'il exécute des opérations sur les informations mémorisées, y compris un traitement d'image et/ou une compression de données. La mémoire permanente peut comprendre un dispositif à disque, un disque optique, une mémoire CD/ROM réinscriptible et/ou une mémoire permanente à semi-conducteur. Dans un premier aspect, l'invention concerne un appa- reil assurant une mémorisation permanente de données et un traitement supplémentaire dans un système d'ordinateur hôte et il comprend un système de mémoire permanente ayant: au moins un dispositif de mémoire permanente. Le système de mémoire permanente comprend une structure de mémoire hiérar- chique et répond aux commandes de la structure de mémoire hiérarchique reçues du système d'ordinateur hôte par mémo- risation et récupération d'informations provenant du système d'ordinateur hôte. L'appareil comporte en outre un organe de commande programmable. L'organe de commande programmable met en oeuvre un programme de commande reçu du système d'ordi- nateur hôte. L'organe de commande programmable répond à une ou plusieurs commandes du système d'ordinateur hâte pour invoquer le programme de commande. Les commandes provoquent le fonctionnement de l'organe de commande programmable après les informations conservées dans le système de mémoire permanente. Dans un second aspect, l'invention concerne un appareil de mémorisation permanente de données et de traitement de données à grande vitesse dans un système d'ordinateur hâte qui comprend plusieurs unités. Chaque unité possède un système de mémoire permanente qui comprend au moins un dispositif de mémoire permanente. Le système de mémoire permanente met en oeuvre une structure de mémoire hiérar- chique et répond aux commandes de structure de mémoire hiérarchique par mémorisation et récupération d'informa- tions. Chaque unité comprend en outre un organe programmable de commande. L'organe programmable de commande agit d'après un programme de commande qui peut être configuré depuis l'extérieur et répond à une commande du système ordinateur hôte en invoquant le programme de commande. Le programme de commande agit sur les informations conservées dans le système de mémoire permanente. Chaque unité comporte en outre un système d'interface destiné à échanger des informa- tions avec d'autres unités parmi les diverses unités. Les diverses unités sont programmables par le système ordinateur hôte afin qu'elles fonctionnent simultanément à l'aide des informations mémorisées. D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre d'exemples de réalisation, faite en référence aux dessins annexés sur lesquels: la figure 1 est un diagramme synoptique d'un système d'ordinateur qui peut être utilisé selon l'invention; la figure 2A est un diagramme synoptique d'un système de mémoire qui combine une mémorisation hiérarchique et un traitement supplémentaire et destiné à être installé dans le système d'ordinateur de la figure 1, dans un mode de réalisation de l'invention; la figure 2B représente le système de mémoire de la figure 2A avec une mémoire accessible par l'ordinateur en plus, pouvant être accessible comme partie de la mémoire du système d'ordinateur de la figure 1, dans un mode de réalisation de l'invention; la figure 3 représente un réseau de systèmes de mémorisation analogues à celui de la figure 2, dans un mode de réalisation de l'invention; la figure 4 est un diagramme synoptique qui indique comment des sous-unités de systèmes de mémorisation ana- logues à celui de la figure 2 sont interconnectées fonc- tionnellement dans une application de compression MPEG d'une configuration de système de mémorisation multiple de la figure 3 dans un mode de réalisation de l'invention; la figure 5 est un diagramme synoptique indiquant les éléments fonctionnels d'un téléphone portable numérique qui joue le rôle d'un système ordinateur hôte pour le système de mémorisation de la figure 2 dans un mode de réalisation de l'invention; la figure 6 est un diagramme synoptique représentant une unité à caméra numérique qui joue le rôle d'un système ordinateur hôte pour le système de mémorisation de la figure 2, dans un mode de réalisation de l'invention; et la figure 7 représente un assistant personnel numérique qui joue le rôle d'un système ordinateur hôte pour le système de mémorisation de la figure 2, dans un mode de réalisation de l'invention. La figure 1 représente un système d'ordinateur hôte 10 qui permet l'incorporation de la présente invention. Le système 10 possède un bus 12 assurant l'interconnexion des principaux sous-systèmes tels q'un processeur central 14, une mémoire 16 du système (habituellement une mémoire à accès direct), un organe de commande d'entrée-sortie 18, un dispositif extérieur, tel qu'un écran d'affichage 24 relié par un adaptateur 26 d'affichage, des voies séries 28 et 30, un clavier 32, un dispositif d'entraînement 36 de disquette qui peut contenir une disquette 38, et un lecteur 40 de CD-ROM destiné à loger un disque CD- ROM 42. De nombreux autres éléments peuvent être raccordés, tels qu'une souris 46 reliée par une voie série 28 et un circuit d'interface de réseau 48 connecté par une voie série 30. Le bus 12 peut comprendre des éléments de signalisation qui peuvent ou non fonctionner ensemble. Le bus 12 peut être divisé en bus constituants dans des applications particulières, par exemple pour l'accès à la mémoire, l'accès aux entrées- sorties, etc. Dans un premier mode de réalisation de la présente invention, le système 10 d'ordinateur comprend un système spécial 50 de mémorisation qui comprend à la fois une mémoire permanente et un traitement programmable pour l'exécution d'opérations sur le contenu de sa mémoire. Une fonction du système 50 de mémorisation est de prendre la place d'une combinaison d'un organe de commande de disque, par exemple un contrôleur IDE ou SCSI, et d'un disque dur. Pour le système d'ordinateur hôte 10, le système de mémori- sation 50 paraît sous forme d'un système de mémoire hiérarchique, qui peut recevoir des commandes de mémoire hiérarchique et répondre à celles- ci pour mémoriser et retrouver des fichiers dans une structure à répertoires mémorisés. Selon la présente invention, le système 50 de mémorisation est programmable afin qu'il réponde à d'autres commandes pour l'exécution d'opérations de traitement de données sur des informations mémorisées. La figure 2A représente une configuration du système de mémorisation dans un mode de réalisation de la présente invention. Le système de mémorisation 50 comporte un circuit d'int'erface hôte 202, un organe programmable de commande 204 qui est incorporé, une mémoire à accès direct interne 206, une mémoire morte interne 208, un ou plusieurs circuits internes 210 de traitement de signaux, un ou plusieurs circuits codeurs internes 212, et une ou plusieurs unités 214 de mémoire adressable par le contenu. Le système de mémorisation comporte en outre une unité 216 de codage de correction d'erreurs, un circuit 218 d'interface de mémoire permanente, et plusieurs dispositifs 220 de mémoire permanente. Le circuit 202 d'interface hôte est connecté à l'organe incorporé de commande programmable 204, à la mémoire à accès direct interne 206, à la mémoire morte interne 208, au circuit de traitement de signaux 210, au circuit codeur 212, et à la mémoire adressable par le contenu 214 par une structure à bus interne 222. Evidemment, de nombreux éléments parmi ceux-ci peuvent être omis, selon la présente invention. Le système 50 de mémorisation peut être réalisé physiquement sous forme d'une carte de circuit imprimé, d'un module à plusieurs pastilles ou d'un seul circuit intégré. Les circuits individuels de la figure 2 peuvent être des circuits intégrés indépendants. Avec un plus grand degré d'intégration, plusieurs éléments peuvent être combinés en un seul circuit intégré. Le circuit d'interface hôte 202 interagit avec le bus 12 du système d'ordinateur 10. Par exemple, le bus 12 peut être un bus PCI. Le circuit 202 d'interface hôte est alors équipé afin qu'il interagisse avec le bus PCI. Le système hôte interagit en partie avec le système 50 de mémorisation comme s'il existait une structure de mémoire hiérarchique travaillant sous la commande d'un contrôleur SCSI ou IDE. Le système hôte 10 utilise le système 50 de mémorisation pour sauvegarder et récupérer les fichiers. L'interaction entre le système hôte 10 et le circuit d'interface hôte 202, pour la mémorisation et la récupération des données, est décrite dans le document de Messmer, "The Indispensable PC Hardware Book", (Addison Wesley, seconde édition 1995), pages 731 à 838. L'organe de commande programmable 204 interprète les commandes de mémorisation et de récupération reçues du système hôte 10 et dirige le courant des données mémorisées et récupérées entre le circuit 202 d'interface hôte et le circuit 218 d'interface avec la mémoire permanente. L'organe de commande 204 est de préférence un organe "ARM-7 TDMI" disponible auprès de ARM Limited, Cambridge, Angleterre. L'unité 216 de codage de correction d'erreurs est interposée sur le trajet de données entre le circuit 202 d'interface hôte et le circuit 218 d'interface de mémoire permanente. Cette unité 216 applique un code de correction d'erreurs aux données qui doivent être mémorisées dans les dispositifs de mémoire permanente 220. Dans le cas des données récupérées, l'unité 216 vérifie les erreurs, les corrige et supprime le code. L'unité 216 peut être programmable par l'intermédiaire du circuit d'interface hôte 202. Les dispositifs de mémoire permanente 220 sont de préférence des dispositifs de mémoire à semi-conducteur con- nus sous le nom "flash" de 4 mégaoctets ou plus, optimisés intérieurement pour la mise en oeuvre de secteurs "MS-DOS". Dans une variante, un dispositif d'entraînement de disque dur ou de dispositif optique inscriptible est utilisé comme mémoire permanente. Le circuit d'interface 202 est destiné à créer plus précisément des signaux de données, d'adresse et de commande qui peuvent être nécessaires pour l'inter- action avec les dispositifs 220 de mémoire permanente. L'organe programmable de commande 204 incorporé met en oeuvre un programme de commande. Une partie de ce programme de commande réside dans la mémoire morte 208 et ne peut pas être facilement modifiée. Une autre partie peut être modi- fiée par le système hôte 10 et se trouve dans les dispo- sitifs de mémoire permanente 220 et dans une mémoire interne de l'organe 204 de commande. La partie qui se trouve dans la mémoire morte 208 gère le fonctionnement fondamental de l'organe de commande ainsi que la mémorisation et la récupé- ration des fichiers. La mémorisation et la récupération des fichiers sont de préférence gérées comme l'indique la spécification de commande de disque ATA ANSI-X3-221-1994 disponible auprès de American National Standards Institute, New York, New York. De préférence, un ensemble minimal d'extension du jeu des commandes d'interface ATA comprend "écriture dans la mémoire interne de l'organe de commande incorporé", "exécu- tion de la mémoire interne incorporée", et "réarmement du pointeur de mémoire d'écriture dans l'organe de commande incorporé". Lorsque le système hôte 10 doit configurer l'organe de commande 204, il appelle d'abord la commande "réarmer le pointeur de mémoire d'écriture de l'organe de commande à incorporer". Il appelle alors l'instruction "écrire dans la mémoire interne de l'organe de commande incorporé" autant de fois que nécessaire pour charger la mémoire de l'organe interne de l'organe de commande du programme de commande. Lorsque le programme a été chargé, le système hôte peut appeler le programme de commande en transmettant une instruction "exécuter mémoire de l'organe de commande incorporé". La mémoire interne de l'organe de commande peut être de type permanent ou non. D'autres extensions du jeu de commandes de l'interface ATA peuvent comprendre, à titre non limitatif, "ouvrir un nouveau fichier interne", "écrire dans un secteur interne", "lire un secteur interne", "fermer un fichier interne", "exécuter un fichier interne", "terminer l'exécution interne" et "cacher un fichier interne". Les secteurs de fichier dés fichiers référencés sont conservés dans le système de mémoire permanente 220. La partie modifiable du programme de commande exécute des opérations sur les informations conservées dans les dispositifs de mémoire permanente 220. Grâce à la modification de ce programme de commande, le système d'ordinateur hôte 10 peut configurer le système de mémorisation 50 pour l'exécution de diverses fonctions indépendamment de -l'unité centrale de traitement 14. Par exemple, le système 50 de mémorisation peut exécuter une compression d'image JPEG ou MPEG sur des données qui doivent être écrites dans des dispositifs de mémoire permanente 220. Le système de mémorisation 50 peut aussi mettre en oeuvre des algorithmes d'amélioration d'image qui augmentent la résolution par exemple pour corriger les défauts d'une matrice de dispositifs CCD ou pour supprimer le bruit des images saisies au format NTSC. La mémoire à accès direct 206 peut être utilisée pour la conservation des résultats intermédiaires. Dans un mode de réalisation de la présente invention, un autre circuit peut coopérer avec l'organe programmable de commande 204. Par exemple, un ou plusieurs circuits de traitement de signaux numériques 210, lorsqu'ils sont incor- porés, peuvent faciliter les opérations de traitement de signaux numériques. Ces opérations peuvent comprendre le calcul de transformations linéaires à une ou deux dimen- sions, telles que des transformations cosinusoïdales dis- crètes (DCT) et des transformations cosinusoïdales discrètes inverses (IDCT), utilisées pour les compressions JPEG et MPEG. D'autres filtres à une et deux dimensions peuvent être programmés pour d'autres schémas de compression, par exemple une compression par ondelettes. Un ou plusieurs circuits de traitement de signaux numériques 210 peuvent aussi effectuer des opérations de numérisation qui rendent plus grossières les données provenant de filtres à une et deux dimensions. Un ou plusieurs circuits 210 de traitement de signaux numériques peuvent comprendre un ou plusieurs composants, par exemple de la série "Motorola 56000" disponible auprès de Motorola, Schaumburg Illinois, ou le noyau "Oak DSP" mis au point par DSP Group Inc., Santa Clara, Californie. Le programme de commande d'un ou plusieurs circuits de traite- ment de signaux numériques 210 peut aussi être modifié par le système d'ordinateur hâte 10 et mémorisé dans des dispo- sitifs de mémoire permanente 220. Lorsqu'un ou plusieurs codeurs 212 sont incorporés, ils peuvent faciliter d'autres opérations nécessaires à la compression et à la décompression d'image. Par exemple, un ou plusieurs codeurs 212 peuvent effectuer un codage de la longueur d'exécution des résultats des signaux de sortie des filtres à deux dimensions ou DCT à deux dimensions consti- tués par des circuits de traitement de signaux numériques 210. Un ou plusieurs codeurs 212 peuvent aussi effectuer des opérations de tassement de bits permettant une compression ou un décodage sur toute la longueur et un éclatement pour la réalisation de la décompression. Les codeurs 212 peuvent aussi réaliser un codage et un décodage Huffman pour l'exé- cution des schémas JPEG et MPEG. Les codeurs 212 peuvent aussi effectuer un brouillage de bits pour faciliter le chiffrement et/ou le déchiffrement. La compression et la décompression par ondelettes et fractales peuvent être réalisées avec un ou plusieurs cir- cuits de traitement de signaux 210, codeurs 212 et à mémoires adressables par le contenu 214. La compression et la décompression d'image fractales mettent en oeuvre des mémoires adressables par le contenu 214 pour la recherche de motifs récurrents. D'autres détails de la compression et de la décompression d'image fractales sont décrits par D.R. McGregor et al., "Faster Fractal Compression", Dr. Dobb's Journal, janvier 1996, par Y. Fisher, "Fractal Image Compression", SIGGRAPH'92 Course Notes, par Y. Fisher et al., "Fractal (Self-VQ) Encoding of Video Sequences", Proceedings of the SPIE, Visual Communications and Image Processing, (septembre 1994), par Barnsley et al., "Fractal Image Compression" (A.K. Peters Ltd. 1993) et par le brevet des Etats-Unis d'Amérique nO 5 065 447 délivré le 12 novembre 1991 à Barnsley et al. Le système de mémorisation 50 peut accroître la sécu- rité du chiffrement et du déchiffrement. Des données à mot de passe pour l'accès de commandes par le système d'ordinateur hôte 10 ou le chiffrement et le déchiffrement des données dans le système de mémorisation 50 peuvent être réalisés dans le système de mémoire permanente 220. Les données de mot de passe peuvent comprendre des données de clé unidirectionnelle pour le déchiffrement des mots de passe saisis par un utilisateur. L'organe de commande programmable 204 assure l'interdiction de la récupération à l'extérieur des données de clé unidirectionnelle et accroît la sécurité. Lorsque l'utilisateur sélectionne initialement le mot de passe à l'aide du logiciel de l'application tour- nant sur le système d'ordinateur hôte 10, l'organe 204 transforme le mot de passe en données de clé qui sont utilisées pour le déchiffrement du mot de passe et sa conservation dans la zone de mémoire privée du système de mémoire permanente 220. Cette zone privée n'est accessible que par l'organe 204 pour le déchiffrement du mot de passe et n'est pas accessible par les commandes de mémoire hiérarchique ATA. Un tel mot de passe peut être utilisé pour permettre l'accès à certaines applications dans le système d'ordinateur hôte 10, pour la commande d'accès de fichiers autrement cachés dans le système de mémoire permanente 220, ou pour l'accès à une clé de chiffrement ou de déchiffrement de données conservée dans le système 220 de mémoire permanente. Le chiffrement et le déchiffrement peuvent être exécutés par des codeurs 212. Pour que des tâches nécessitant un traitement poussé soient exécutées, plusieurs systèmes de mémorisation tels que représentés sur la figure 2 peuvent être combinés dans un ensemble de traitement à grande vitesse. Un tel ensemble convient à la compression ou décompression MPEG, par onde- lettes et fractale. A cet effet, le système 50 de mémorisation peut comprendre un ou plusieurs autres circuits d'interface 224 à cet effet. Des informations mémorisées ou récupérées et des informations de programme de commande peuvent être transmises par l'une de N voies, par exemple en nombre au moins égal à quatre, COM1, COM2, COM3, COM4, etc. Le circuit d'interface hôte 202 peut aussi être utilisé pour la formation de l'interface avec d'autres systèmes de mémorisation, à la place du bus hôte 12. La figure 2B représente une extension du système de mémorisation 50 selon laquelle une mémoire 226 accessible par ordinateur est intégrée physiquement au système 50 de mémorisation. Bien qu'une seule partie des composants repré- sentés sur la figure 2A soit reproduite sur la figure 2B, il faut noter que n'importe lequel des composants de la figure 2A peut être incorporé à un système de mémorisation 50 qui est intégré physiquement à la mémoire accessible par ordi- nateur 226. Cette mémoire 226 se connecte à un bus 228 de mémoire de système hôte qui peut former une partie du bus 12. La mémoire 226 accessible par l'ordinateur agit dans la mémoire du système et peut comprendre un ou plusieurs cir- cuits de mémoire permanente et non permanente. Le bus hôte 12 peut contenir des signaux qui sont indépendants et actifs simultanément par rapport aux signaux d'accès à la mémoire de l'ordinateur alors que les éléments de traitement de données du système de mémorisation 50 peuvent agir indépen- damment et simultanément. sur ces signaux ou les transmettre pour assurer la compression de données (y compris la compression d'image), leur décompression, leur chiffrement et déchiffrement et d'autres traitements de données à grande vitesse. En outre, une mémoire cache 230 et une autre unité 232 de codage de correction d'erreurs sont placées entre la mémoire 226 et le bus 228. La mémoire cache 230 optimise les performances d'accès à la mémoire du système pour le système hôte 10 et est particulièrement avantageuse dans les appli- cations à mémoire permanente. L'unité 232 de codage de correction d'erreurs accroît la fiabilité et la durée de vie (connue comme étant le temps moyen entre pannes) de la mémoire 226 accessible par l'ordinateur. La figure 3 représente une telle configuration 300 d'ensemble comprenant plusieurs systèmes 50 de mémorisation et un organe global de commande de bus 302. L'organe de commande global 302 de bus, connu des hommes du métier, est utilisé comme circuit direct d'interface avec le bus hôte 12. L'organe de commande 302 dirige des informations à mémoriser, des informations de programme de commande, des commandes de mémorisation et de récupération, et des commandes de traitement vers un système particulier de mémorisation 50. L'organe de commande global 302 de bus reçoit des informations récupérées des systèmes 50 de mémo- risation et les transmet au bus hôte 12. Pour la mémori- sation et la récupération, le système hôte interagit avec l'organe 302 de commande et des commandes classiques de mémorisation et de récupération utilisées pour les contro- leurs de disque dur SCSI ou IDE. Ces commandes sont complétées par des commandes supplémentaires qui demandent des opérations de traitement spéciales. Pour la distribution des commandes,. des informations de programme de commande et des informations destinées à être mémorisées et récupérées, un réseau de communications à arbre binaire dimensionnel assure l'interconnexion des multiples systèmes de mémorisation 50. La figure 3 représente une configuration particulière de seize systèmes de mémorisation 50. Les diverses voies COM du circuit d'interface hôte sont utilisées pour l'interconnexion des systèmes de mémorisation 50. Une partie du programme de commande de chaque système de mémorisation 50 concerne la réalisation des connexions nécessaires dans le contexte du réseau global. Dans de nombreux schémas de compression d'image, chaque système de mémorisation 50 effectue le traitement associé à une bande d'une image ou à un groupe de bandes. Le réseau comprend aussi un schéma de communication d'unités bidimensionnelles de bord du plus proche voisin reportées sur les unités de bord correspondantes, souvent connues sous le nom de "Grille de communication à tore". La figure 4 montre comment des sous-unités du système de mémorisation 50 sont interconnectées fonctionnellement dans une application de compression MPEG de la configuration à plusieurs systèmes de mémorisation de la figure 3. Les diverses sous-unités exécutent les fonctions nécessaires à la compression MPEG. Les données 402 d'élément d'image d'entrée du bus global proviennent de l'organe 302 de commande de bus global soit directement soit par l'intermédiaire d'un ou plusieurs systèmes de mémorisation 50. Un circuit tampon 404 d'entrée de bloc de lignes de balayage est destiné à fonctionner avec la mémoire à accès direct 206. Un circuit 406 formant numériseur et moteur de transformation cosinusoidale discrète bidimensionnelle transforme les données d'élément d'image et numérise les résultats d'après les informations de commande de numérisa- tion transmises par l'intermédiaire d'une entrée 408 de réaction decompensation et d'autres informations de commande de numérisation revues d'un organe 302 de commande de bus global. Le résultat est formé par des données de coefficients DCT par blocs numérisés, conservées dans une mémoire tampon 410 de coefficients DCT de bloc, réalisée à l'aide d'une mémoire à accès direct 206. Les schémas de compression MPEG tirent avantage des similitudes entre les trames successives d'éléments d'image et le fait que les différences entre les trames successives sont souvent formées par le mouvement d'un ou plusieurs objets sur un fond fixe. Ainsi, il est utile de mémoriser un dernier bloc de coefficients DCT dans un circuit tampon 412 de coefficients DCT de dernier bloc aussi mis en oeuvre par la mémoire 206. En outre, comme le mouvement peut comprendre l'importation d'un objet d'une zone d'éléments d'image adjacents traités par un système de mémorisation différent, une ligne d'entrée 414 relie une ou plusieurs des voies COM ou le circuit d'interface hôte 202. De même, un circuit tampon 416 de bloc DCT de voisinage réalisé dans la mémoire à accès direct 206 reçoit des coefficients DCT d'un ou plusieurs autres systèmes de mémorisation 50. Un circuit 418 de détection de mouvement peut alors créer des données de mouvement d'après la différence entre les coefficients DCT actuels et les coefficients précédents. Le circuit 418 de détection de mouvement peut être réalisé sous forme d'un ou plusieurs circuits de traitement de signaux 210 et/ou de mémoire adressable par le contenu 214. Le circuit 418 crée des données de trame différence spéciale pour caractériser une différence par rapport à une trame précédente. Un circuit logique 419 commute entre les données de coefficients DCT de la trame actuelle et les données de différence et écrit aussi des données de commande du regrou- pement final des données MPEG en trame I, en trame B et en trame P. de manière connue dans la technique. Le circuit logique 419 crée aussi une partie des données de commande de numérisation pour la compensation du signal d'entrée de réaction 408. Un circuit de tassement de bits 420 compose les trames et les écrit dans un circuit tampon d'écriture permanent et/ou un circuit tampon de sortie formé par la mémoire à accès direct 206. Ensuite, les données du paquet sont écrites dans le système de mémoire permanente 220. Le système de mémorisation 50 forme un circuit de mémoire permanente avec des possibilités de chiffrement configurables par l'utilisateur. Par exemple, le système de mémorisation 50 peut contenir un répertoire de numéros de téléphone sous forme chiffrée qui ne peut être déchiffrée qu'à partir d'un mot de passe. La clé de vérification du mot de passe est conservée dans un système de mémoire permanente 220 et peut être récupérée ou modifiée. A la place d'un mot de passe, un échantillon de voix ou une empreinte du pouce peut être analysé pour donner accès. La clé de vérification de l'échantillon de voix ou de l'empreinte n'est pas encore accessible à l'extérieur du système de mémorisation 50. Le traitement de vérification, de chiffrement et/ou de déchiffrement peut être réalisé par divers composants de traitement contenus dans le système 50 de mémorisation, en particulier un ou plusieurs codeurs 212. Un système d'ordinateur hôte tel que représenté sur la figure 1 n'est qu'une application du système de mémorisation 50. D'autres dispositifs peuvent aussi tirer avantages des propriétés du système de mémorisation 50. La figure 5 représente les éléments fonctionnels d'un téléphone portable numérique 500 qui agit à la manière d'un système d'ordina- teur hôte. Un microphone 502 transforme les paroles de l'utilisateur en un signal analogique d'audiofréquences d'entrée. Un convertisseur analogique-numérique 504 trans- forme ce signal analogique d'audiofréquences d'entrée en un signal numérique d'audiofréquences d'entrée. De même, un convertisseur numérique-analogique 506 transforme un signal numérique d'audiofréquences de sortie en un signal analo- gique d'audiofréquences de sortie destiné à un haut-parleur 508. Un circuit 510 d'interface-commande et codeur-décodeur de spectre étalé exécute les fonctions de commande du téléphone, de commande de l'interaction avec le réseau télé- phonique sans fil public, de décodage des signaux reçus à spectre étendu et de création de signaux codés à spectre étendu. Un dispositif d'affichage 512 à cristaux liquides affiche des informations du circuit d'interface avec l'uti- lisateur. Un clavier numérique 514 permet à l'utilisateur de commander le fonctionnement du téléphone 500. Un modulateur-démodulateur 516 à fréquence intermé- diaire remplit les fonctions de modulation et de démodula- tion à une fréquence intermédiaire (IF). Un émetteur- récepteur 518 à hautes fréquences transforme le signal à fréquence intermédiaire en une fréquence affectée à la transmission par une antenne 520 au réseau sans fil public. En outre, un émetteur-récepteur 518 à hautes fréquences reçoit un signal de l'antenne 520 et le transforme à une fréquence intermédiaire afin qu'il soit démodulé dans le circuit modulateur-démodulateur 516. En outre, des clés inaccessibles de chiffrement et de déchiffrement conservées dans le système de mémoire perma- nente 220 peuvent être utilisées pour le chiffrement et le déchiffrement des signaux de parole afin que la sécurité des communications sans fil soit accrue. L'appel à une transmis- sion vocale de sécurité nécessite en outre la saisie d'un mot de passe ou l'analyse d'une empreinte ou d'un échan- tillon de parole. Le chiffrement et le déchiffrement du signal vocal sont réalisés par les divers composants de traitement contenus dans le système de mémorisation 50. Pour que la sécurité soit accrue, le système de mémorisation 50 peut être séparable du téléphone portable 500. La figure 6 représente une unité de caméra numérique 600 formant un système d'ordinateur hâte pour le système de mémorisation 50. L'unité à caméra numérique 600 comprend une matrice de dispositifs CCD 602 destinée à détecter une image et à la transformer en un signal électrique. Un dispositif d'affichage 604 à cristaux liquides donne un affichage permettant l'interface avec l'utilisateur. Un utilisateur commande l'unité à caméra numérique 600 à l'aide d'un clavier 606. Un circuit interne 608 de commande et d'inter- face comprend un circuit 610 d'interface avec les dispositifs CCD, un circuit 612 d'interface avec le dispositif d'affichage, un circuit 614 d'interface permet- tant la saisie par un être humain et un organe 302 de commande de bus global. Dans un mode de réalisation de l'invention, une carte amovible 618 contient l'ensemble des système de mémorisation 50 représentés sur la figure 3 et un circuit d'interface 620 destiné à assurer la connexion à l'organe de commande 302. La carte amovible 618 contient des données d'image mobile saisies à l'aide de la matrice 602 et effectue une compression MPEG comme décrit en référence à la figure 4 sur les données d'image mobile afin que la capacité de mémorisation soit accrue. La carte amovible 618 peut être introduite dans un lecteur (non représenté) qui reproduit les données d'image mobile saisies. A ce moment, les compo- santes de traitement de la carte amovible 618 peuvent effectuer une décompression MPEG. La figure 7 représente un assistant personnel numérique 700 qui joue le rôle d'un système d'ordinateur hôte pour un ou plusieurs systèmes de mémorisation 50. Un écran d'affichage à cristaux liquides,702 affiche les données pour former une interface avec l'utilisateur. Un utilisateur peut saisir des données ou commander le fonctionnement de l'assistant personnel 700 à l'aide d'un clavier 704 ou d'autres périphériques associés 706 tels qu'un style. Les résultats intermédiaires et des informations de commande sont conservés dans une mémoire à accès direct 708. Un circuit 710 de commande et d'interface de l'assistant personnel joue le rôle d'un processeur principal de l'assis- tant personnel 700. Dans le cas d'une mémorisation à long terme des données et du logiciel, l'assistant personnel 700 utilise un ou plusieurs systèmes de mémorisation 50. La figure 7 représente l'un des systèmes de mémorisation 50 sous forme amovible. Pour des raisons de sécurité de l'utilisateur, un ou plusieurs des systèmes de mémorisation 50 peut conserver des données chiffrées accessibles par l'intermédiaire d'un mot de passe de l'utilisateur. Comme décrit précédemment, la clé de vérification du mot de passe n'est pas accessible en dehors du système de mémorisation 50. En l'absence du mot de passe, même la présence des fichiers chiffrés peut ne pas être visible. Il est bien entendu que l'invention n'a été décrite et représentée qu'à titre d'exemple préférentiel et qu'on pourra apporter toute équivalence technique dans ses éléments constitutifs sans pour autant sortir de son cadre. REVENDICATIONS 1. Appareil destiné à assurer une mémorisation perma- nente de données et un traitement supplémentaire s'ajoutant nà celui d'un système ordinateur hôte (10), l'appareil étant caractérisé en ce qu'il comprend: un système (220) de mémoire permanente qui comprend au moins un dispositif de mémoire permanente, le système (220) de mémoire permanente répondant à des commandes de structure de mémoire hiérarchique reçues du système d'ordinateur hôte (10) par mémorisation et récupération d'informations du système d'ordinateur hôte (10), et un organe (204) de commande programmable qui reçoit un premier programme de commande du système d'ordinateur hôte (10) et répond à une première commande provenant du système d'ordinateur hôte (10) pour appeler un premier signal de commande, le premier signal de commande agissant sur les informations conservées dans le système (220) de mémoire permanente, le système (220) de mémoire permanente et l'organe (204) de commande programmable réalisant entre eux une structure de mémoire hiérarchique. 2. Appareil selon la revendication 1, caractérisé en ce qu'il comporte en outre une mémoire à accès direct destinée à conserver des résultats intermédiaires du premier programme de commande. 3. Appareil selon la revendication 1, caractérisé en ce que le système (220) de mémoire permanente contient le premier programme de commande. 4. Appareil selon la revendication 1, caractérisé en ce qu'il comprend un circuit d'interface hôte (202) qui couple le système (220) de mémoire permanente et l'organe (204) de commande programmable au système d'ordinateur hôte (10). 5. Appareil selon la revendication 1, caractérisé en ce qu'il comporte en outre une mémoire morte (208) destinée à conserver un second programme de commande non modifiable de l'organe (204) de commande programmable. 6. Appareil selon la revendication 1, caractérisé en ce qu'il comprend en outre un système de codage de correc- tion d'erreurs (216) couplé au système (220) de mémoire permanente et qui applique un code de correction d'erreurs aux informations conservées dans le système (220) de mémoire permanente et qui retire le code de correction d'erreurs des informations récupérées dans le système (220) de mémoire permanente, si bien que les erreurs sont détectées et corrigées. 7. Appareil selon la revendication 6, caractérisé en ce que le système de codage de correction d'erreurs (216) est programmable depuis le système d'ordinateur hôte (10). 8. Appareil selon la revendication 1, caractérisé en ce qu'il comporte en outre un processeur (210) de signaux numériques travaillant en coopération avec l'organe (204) de commande programmable. 9. Appareil selon la revendication 8, caractérisé en ce que le processeur (210) de signaux numériques est pro- grammable à partir du système d'ordinateur hôte (10). 10. Appareil de mémorisation permanente de données et de traitement de données à grande vitesse dans un système d'ordinateur hôte (10), l'appareil étant caractérisé en ce qu'il comprend: plusieurs unités, chaque unité comprenant: un système (220) de mémoire permanente qui com- porte au moins un dispositif de mémoire permanente, le système (220) de mémoire permanente répondant à des com- mandes d'une structure de mémoire hiérarchique par mémori- sation et récupération d'informations, un organe (204) de commande programmable qui tra- vaille sur un programme de commande configurable depuis l'extérieur et qui répond à une commande du système d'ordinateur hôte (10) par appel au programme de commande, le programme de commande agissant sur les informations con- servées dans le système (220) de mémoire permanente, et l'organe (204) de commande programmable et le système (220) de mémoire permanente formant ensemble une structure de mémoire hiérarchique, et un système d'interface (218) destiné à échanger des informations avec d'autres unités, et les unités sont programmables par le système d'ordi- nateur hôte (10) afin qu'elles agissent simultanément sur les informations mémorisées.