Brevet FR2748854A1 — publié le 19971121

La présente invention concerne le domaine des circuits intégrés et, en particulier, un circuit de protection de circuits intégrés contre des décharges électrostatiques (ESD). Une décharge électrostatique peut se produire pratiquement au cours de la manutention d'un circuit intégré, c'est-à-dire pendant l'emballage, l'expédition, l'installation, etc. Donc les circuits intégrés ont besoin d'une protection intégrée contre une décharge électrostatique qui pourrait les détruire. Une protection contre une décharge électrostatique implique généralement de prévoir un trajet de décharge efficace qui dérive la charge électrique par un trajet qui passe autour du circuit à protéger, sans endommager celui-ci. Ce trajet de décharge est pratiquement prévu entre la masse et un point conducteur de connexion d'un circuit intégré, tel que point d'entrée, point de sortie, point d'entrée/sortie, et/ou point de connexion de puissance. La protection des points de connexion d'entrée devient très difficile dans les technologies de circuits intégrés CMOS (complementary metal oxide silicon) à profondeur submicronique. Dans ces technologies, on utilise des oxydes très fins, d'épaisseurs inférieures à 10 nm, qui peuvent claquer quand on leur applique des tensions de décharge électrostatique, même inférieures à 10 volts. Afin de servir comme dispositif de protection contre l'éventualité de décharge électrostatique, le dispositif de protection doit claquer à une tension inférieure à la tension de claquage de l'oxyde. Un circuit de protection bien connu utilise un thyristor au silicium (SRC) monté entre un point de connexion du circuit intégré et la masse. La Fig. 1 montre un circuit et la Fig. 2 montre une coupe de ce thyristor au silicium. En se référant à la Fig. 1, le thyristor au silicium est constitué par un transistor bipolaire PNP 1, un transistor bipolaire NPN 3 et deux résistances 5 et 7. La base du transistor 1 est reliée à une extrémité de la résistance 5 et au collecteur du transistor 3, et l'émetteur du transistor 1 est relié à l'autre extrémité de la résistance 5 et au point du circuit intégré à connecter. Le collecteur du transistor I est relié à la base du transistor 3 et à une extrémité de la résistance 7. L'émetteur du transistor 3 est reliée à l'autre extrémité de la résistance 7 et à la masse. A la Fig. 2, est montrée une coupe d'un circuit intégré équivalent ià celui de la Fig. 1. Le transistor 1 est formé par des régions adjacentes n+ 9 et p+ 11 diffusées dans un caisson n- 13 qui est diffusé dans un substrat p- 15. Le transistor 3 est formé par des 2 2748854 régions n+ 17 et p+ 19 diffusées dans le substrat p- 15. Les régions 9 et 11 sont diffusées dans le caisson n- 13 à une certaine distance du bord du caisson n- situé du côté des régions n+ 17 et p+ 19, si bien que la résistance 5 est formée par le matériau semi-conducteur supplémentaire entre le bord de la région p+ 11 et le bord du caisson n- 13 qui est voisin de la région n+ 17. Le point de connexion est relié aux régions n+ 9 et p+ 11, et la masse est reliée aux régions n+ 17 et p+ 19. En fonctionnement, le claquage a lieu au coin du caisson n- et du substrat p-. Malheureusement, la tension à laquelle a lieu le claquage est, par exemple, de 40 à 60 volts. Ce circuit ne convient pas pour protéger un circuit intégré submicronique puisqu'à une tension très inférieure à la tension de claquage du thyristor au silicium, l'oxyde fin du circuit submicronique aura déjà claqué et la décharge électrostatique aura détruit le circuit submicronique. La Fig. 3 montre la coupe d'un perfectionnement au circuit de la Fig. 1. Dans ce cas, une région diffusée n+ 21 est située au bord du caisson n- 13 et est à cheval sur le caisson n- 13 et le substrat p- 15. La région diffusée 21 est placée à une distance prédéterminée de la région n+ 17. Une grille isolée 23 est située sur des parties des régions n+ 17 et 21 avec, entre elles, une région canal qui forme un transistor à effet de champ MOSFET. La grille 23 est reliée à la masse. Dans ce cas, la grille fait conduire le transitor à effet de champ MOSFET et fait fonctionner le thyristor au silicium (c'est-à-dire le fait claquer) pour une tension qui est beaucoup plus basse que la tension de claquage de la version de la Fig. 2, par exemple pour une tension comprise entre 8 et 12 volts. Cela rend possible une application dans un procédé submicronique (voir le brevet des Etats-Unis n 4 939 616 de R. Rountree). La Fig. 4 montre une coupe d'un circuit qui peut même encore abaisser la tension de claquage du thyristor au silicium, par exemple de 2 à 8 volts. La Fig. 4 est similaire à la Fig. 3, sauf qu'au lieu de la grille 23 reliée directement à la masse, celle-ci est reliée à la masse par un circuit 25 de couplage de grille. Le circuit de couplage de grille peut être une résistance, un inverseur, ou un circuit de déclenchement plus complexe. Un problème avec ce thyristor au silicium à basse tension est qu'une fois qu'il passe à l'état conducteur, il peut rester dans cet état même quand le signal de déclenchement n'existe plus, et il peut passer à l'état conducteur pendant un fonctionnement normal du circuit. En fait, le problème avec tous ces circuits basés sur un thyristor au silicium est 3 2748854 qu'ils protègent contre une décharge électrostatique qui dépasse une tension particulière, toutes les fois. Cependant, le problème de la décharge électrostatique n'arrive pratiquement que pendant un test de décharge électrostatique, l'emballage, le transport et l'installation du circuit intégré. Une fois installé, en l'absence d'une autre manutention, le problème d'une décharge électrostatique arrive rarement. Donc, un circuit de protection contre la décharge électrostatique pour un circuit submicronique qui comporte des oxydes très fins, tel qu'un circuit de protection contre une décharge électrostatique qui protégera contre une décharge électrostatique de 2 à 8 volts, claquera et arrêtera le fonctionnement du circuit qu'il doit protéger, avec l'application de tension de fonctionnement au circuit à protéger de, par exemple, 3 volts ou 5 volts. La présente invention concerne un circuit de protection contre une décharge électrostatique qui protégera un circuit intégré submicronique contre une décharge électrostatique et donc permet le fonctionnement du circuit intégré sans claquage en présence de la tension de fonctionnement normale du circuit intégré. Ceci est obtenu en faisant varier la tension de claquage du thyristor au silicium à différentes valeurs en l'absence ou en présence de la tension de fonctionnement du circuit intégré à protéger. Un exemple préféré de réalisation de la présente invention peut être fabriqué en utilisant des procédés standard CMOS de grille de polysilicium. Il a un seuil bas de fonctionnement (claquage), quand le dispositif à protéger n'est pas alimenté, et un seuil haut de fonctionnement quand le dispositif à protéger est alimenté. Il n'interfère pas avec le fonctionnement normal du circuit, car il ne claque pas quand une tension normale de fonctionnement est appliquée au circuit à protéger. Suivant une caractéristique de la présente invention, il est prévu une structure de protection contre une décharge électrostatique destinée à la protection d'un circuit auquel une tension de fonctionnement doit être appliquée, qui comprend un thyristor au silicium relié entre la masse et un point de connexion du circuit à protéger, le thyristor au silicium comportant une structure résistive reliée au point de connexion pour commander la tension de claquage du thyristor au silicium, et un appareil pour donner à ladite structure résistive une grande valeur de résistance en l'absence de l'application de la tension de fonctionnement, de manière que le thyristor au silicium soit commandé pour claquer à une faible tension de décharge électrostatique inférieure à une tension qui peut endommager le circuit, et une faible valeur de résistance à l'application de la tension de fonctionnement de manière que le thyristor au silicium soit commandé pour claquer à une tension de décharge électrostatique supérieure à la faible tension de 4 2748854 décharge électrostatique. Suivant une autre caractéristique, il est prévu un circuit intégré de protection contre une décharge électrostatique qui comprend un caisson ndans un substrat p-, deux paires de régions voisines diffusées p+ et n+, une paire de régions voisines étant diffusées de la surface du circuit intégré dans le bord du caisson n- de manière que sa région n+ coupe une limite entre le caisson n- et le substrat p- et que sa région n+ soit contenue dans le caisson n-, une autre paire de régions voisines étant diffusées dans le substrat p- de manière que sa région n+ soit voisine mais distante d'une distance prédéterminée de la région n+ de la première paire de régions voisines, une grille superposée et isolée de la surface au-dessus et entre les régions n+, une autre région n+ diffusée dans le caisson n-, une autre région p+ diffusée dans le caisson n-, un appareil pour relier un point de connexion d'un circuit à protéger, à la fois, à l'autre région n+ et à la région p+ de la première paire, un appareil pour relier la grille à la masse via un circuit de couplage de grille, et un appareil pour relier une tension de commande de claquage à l'autre région p+. Suivant une autre caractéristique, il est prévu une structure de protection contre une décharge électrostatique pour protéger un circuit auquel doit être appliquée une tension de fonctionnement et qui comprend un appareil de claquage monté entre un récepteur de courant et un point de connexion du circuit à protéger, et un appareil pour moduler une tension de seuil de claquage de l'appareil de claquage pour lui permettre de claquer et conduire du courant entre le point de connexion et le récepteur de courant à une faible tension de décharge électrostatique qui est inférieure à une tension capable d'endommager le circuit en l'absence d'application de la tension de fonctionnement, et pour permettre à l'appareil de claquage de claquer et de conduire du courant entre le point de connexion et le récepteur de courant à une tension de décharge électrostatique qui est à une tension de décharge électrostatique supérieure à la faible tension de décharge électrostatique quand la tension de fonctionnement est appliquée. Les caractéristiques de la présente invention mentionnées ci-dessus, ainsi que d'autres, apparaîtront plus clairement à la lecture de la description suivante d'exemples de réalisation, ladite description étant faite en relation avec les dessins joints, parmi lesquels: la Fig. 1 est une vue d'un schéma électrique d'un circuit de protection contre une décharge électrostatique de l'état de la technique, 2748854 la Fig. 2 est une vue en coupe d'un circuit intégré correspondant au circuit de la Fig. 1, la Fig. 3 est une vue en coupe d'un circuit intégré qui représente un perfectionnement du circuit des Figs. 1 et 2, la Fig. 4 est une en coupe d'un circuit intégré qui représente un perfectionnement au circuit de la Fig. 3, la Fig. 5 est une vue d'un schéma électrique d'un circuit suivant un exemple de réalisation de l'invention, et la Fig. 6 est une vue en coupe d'un exemple de réalisation d'un circuit intégré correspondant au circuit de la Fig. 5. La Fig. 5 montre le schéma électrique d'un circuit suivant l'invention. Le schéma du thyristor au silicium correspond à celui décrit en se référant à la Fig. 1, sauf qu'au lieu de la résistance 5, on utilise un dispositif 27 qui peut fournir un seuil variable de claquage au thyristor au silicium. Ainsi, le dispositif 27 fournit un moyen pour moduler la tension de claquage du thyristor au silicium. La tension (commande) de modulation est appliquée au noeud Vc. Le dispositif 27 peut être un dispositif ou une structure à résistance variable, tel qu'un transistor jonction à effet de champ (JFET). Bien que la tension de commande à appliquer au noeud Vc puisse être dérivée d'une source quelconque qui convienne, on préfère qu'elle dérive directement de la tension de fonctionnement Vdd utilisée pour alimenter le circuit à protéger. Une façon de dériver cette tension consiste à l'appliquer aux grilles des transistors à effet de champ complémentaires de l'inverseur CMOS 29. Un autre inverseur semblable CMOS 31 est monté en série avec l'inverseur 29. Les sources des transistors à effet de champ de même polarité des inverseurs sont reliées ensemble au point de connexion et à la masse, comme montré. Les caissons n des deux transistors PMOS sont reliés au point de connexion et non pas à Vdd pour assurer que leurs diodes drain/caisson sont toujours polarisées dans le sens inverse. En se référant à la Fig. 6, les régions diffusées 17 et 19 sont semblables à celles de la structure de la Fig. 4. Cependant, des régions diffusées voisines p+ et n+ sont situées près du bord du caisson n- 13, de manière que la région diffusée n+ recouvre le caisson n- 13 et le substrat pcomme à la Fig. 4. Cependant, la région p+ est contenue dans le caisson n-. Une grille 23 chevauche une partie de la région n+ 35, une partie de la région n+ 17 et la région du canal entre elles, de manière similaire à celle de la Fig. 4. 6 2748854 Cependant, une autre région diffusée n+ 37 est contenue dans le caisson n13. Les deux régions p+ 33 et n+ 37 sont reliées au point de connexion d'un circuit à protéger. Une autre région diffusée p+ 39 est contenue dans le caisson n13. La résistance du caisson n-, qui a été décrite précédemment, est, dans le cas présent, reliée au point de connexion à travers la région diffusée n+ 37 et par la région n+ 35, qui est une source d'un transistor NMOS. Ainsi, cette résistance peut, en variante, être considérée comme le transistor à effet de champ JFET déjà mentionné. La grille de ce transistor à effet de champ JFET est formée par la région diffusée p+ 39 à laquelle la tension de commande au noeud Vc doit être appliquée (par exemple de la sortie de l'inverseur 31, non montrée à la Fig. 6). A noter que comme les inverseurs 29 et 31 ne sont pas dans le trajet de décharge électrostatique, ils peuvent être d'une géométrie minimale. En fonctionnement, la tension négative de décharge électrostatique du point de connexion est déchargée à travers la diode caisson n-/substrat p-. Le mécanisme est semblable à ceux de la plupart des structures de protection contre une décharge électrostatique, couramment utilisées dans l'industrie. En ce qui concerne la tension positive au point de connexion, quand le circuit à protéger n'est pas alimenté, par exemple pendant la manutention, la grille du premier inverseur 29 est au potentiel de masse (nulle). Il résulte de la double inversion dans les inverseurs 29 et 31 que la tension au noeud Vc est également nulle. Comme le caisson n- 13 sous l'île p+ 39 est au potentiel du point de connexion, une importante polarisation inverse existe sur la jonction pn 39-13. Quand la tension du point de connexion augmente dans le sens positif, cette polarisation inverse croît, ce qui augmente la largeur de la zone de déplétion correspondante. Quand la largeur de la zone de déplétion augmente, une profondeur efficace de résistance (dans la direction perpendiculaire à la surface du circuit intégré) décroît. D'une manière semblable, la zone de déplétion de la jonction pn 13-15 augmente, faisant encore décroître la largeur efficace de la résistance. Il résulte de ces deux mécanismes que la résistance du trajet du caisson n-, qui forme la structure de résistance du dispositif 27, augmente, par exemple, jusqu'à des centaines de kilohms. Cela fait décroître la tension nécessaire pour faire conduire le thyristor au silicium, en comparaison du cas d'aucune modulation de la résistance du dispositif 27. Une fois que le thyristor au silicium conduit, il fonctionne d'une manière classique, fournissant un trajet de faible résistance entre le point de connexion et la 7' 2748854 masse (ou un autre récepteur de courant, si on en utilise un au lieu de la masse). Quand le dispositif à protéger est alimenté, la tension Vdd et le point de connexion sont à la tension de fonctionnement du dispositif. La tension au noeud Vc est pratiquement égale à la tension de fonctionnement Vdd. Il en résulte que la tension sur la fonction pn 39-13 est proche de zéro. La résistance du dispositif 27 a sa valeur normale de résistance relativement faible (de l'ordre de kilohms), et la tension pour laquelle le thyristor au silicium passe à l'état conducteur est de beaucoup supérieure à celle du cas précédemment décrit. Ainsi, quand le dispositif à protéger n'est pas alimenté, la présente invention procure une protection contre une décharge électrostatique efficace. Quand le dispositif à protéger est alimenté, pendant un fonctionnement normal du circuit, elle peut être mise en fonctionnement, mais à une tension nettement supérieure. La quantité de réduction de tension de seuil du thyristor au silicium dépend du procédé. Les paramètres qui la déterminent sont la résistance de couche du caisson n-, la profondeur de la jonction du caisson n-, la profondeur de diffusion p+ et de jonction, et la résistivité du substrat p-. Pour un procédé CMOS standard de 0,5 micron, non optimisé pour la robustesse contre une décharge électrostatique autre que celui utilisé dans la présente invention, il a été déterminé que la résistance du dispositif 27 augmentait d'un facteur 11. Cette amélioration sensible peut même être meilleure si on utilise un procédé particulier optimisé. 8 2748854 REVENDICATIONS 1) Structure de protection contre une décharge électrostatique destinée à la protection d'un circuit auquel une tension de fonctionnement doit être appliquée, qui comprend un thyristor au silicium (1, 3) relié entre la masse et un point de connexion du circuit à protéger, caractérisée en ce que le thyristor au silicium (1, 3) comporte une structure résistive (27) reliée au point de connexion pour commander la tension de claquage du thyristor au silicium (1, 3), et un appareil pour donner à ladite structure résistive (27) une grande valeur de résistance en l'absence de l'application de la tension de fonctionnement, de manière que le thyristor au silicium (1, 3) soit commandé pour claquer à une faible tension de décharge électrostatique inférieure à une tension qui peut endommager le circuit, et une faible valeur de résistance à l'application de la tension de fonctionnement de manière que le thyristor au silicium (1, 3) soit commandé pour claquer à une tension de décharge électrostatique supérieure à la faible tension de décharge électrostatique. 2) Structure de protection contre une décharge électrostatique suivant la revendication 1, caractérisée en ce que la tension de décharge électrostatique est de polarité positive. 3) Structure de protection contre une décharge électrostatique suivant la revendication 2, caractérisée en ce que ledit moyen résistance comprend un transistor jonction à effet de champ (JFET) (27), ledit moyen de commande comprenant une grille (23) dudit transistor jonction à effet de champ et un moyen (25) pour appliquer une tension de commande à ladite grille. 4) Structure de protection contre une décharge électrostatique suivant la revendication 3, caractérisée en ce qu'il comprend un moyen (29, 31) pour dériver ladite tension de commande de ladite tension de fonctionnement. 5) Structure de protection contre une décharge électrostatique suivant la revendication 4, caractérisée en ce que ledit moyen pour dériver ladite tension de commande comprend une paire d'inverseurs CMOS (29, 31) montés en série et ayant des sources opposées respectivement de transistors à effet de champ de types à canaux opposés dont les inverseurs (29, 31) sont reliés au point de connexion et à la masse, une sortie d'un second (31) des inverseurs étant reliée à la grille dudit transistor 9 2748854 jonction à effet de champ (27), et une entrée du premier (29) des inverseurs étant reliée à une source de tension pour réaliser ladite tension de fonctionnement. 6) Structure de protection contre une décharge électrostatique suivant la revendication 1, caractérisée en ce que le thyristor au silicium comprend un transistor bipolaire PNP (1), un transistor bipolaire NPN (3), ledit moyen résistance (27) et une seconde résistance (7), la base du transistor PNP (1) étant reliée au collecteur du transistor NPN (3) et à une extrémité dudit moyen résistance (27), l'émetteur du transistor PNP (1) étant relié à l'autre extrémité dudit moyen résistance (27) et au point de connexion, le collecteur du transistor PNP (1) étant relié à la base du transistor NPN (3) et à une extrémité de la seconde résistance (7), et l'émetteur du transistor NPN (3) étant relié à l'autre extrémité de la seconde résistance (7) et à la masse. 7) Structure de protection contre une décharge électrostatique suivant la revendication 5, caractérisée en ce que le thyristor au silicium comprend un transistor bipolaire PNP (1), un transistor bipolaire NPN (3), ledit moyen résistance (27) et une seconde résistance (7), la base du transistor PNP (1) étant reliée au collecteur du transistor NPN (3) et à une extrémité dudit moyen résistance (27), l'émetteur du transistor PNP (1) étant relié à l'autre extrémité dudit moyen résistance (27) et au point de connexion, le collecteur du transistor PNP (1) étant relié à la base du transistor NPN (3) et à une extrémité de la seconde résistance (7), et l'émetteur du transistor NPN (3) étant relié à l'autre extrémité de la seconde résistance (7) et à la masse. 8) Structure de protection contre une décharge électrostatique qui comprend un caisson n dans un substrat p, deux paires de régions (17, 19; 33, 35), voisines diffusées p+ et n+, une paire de régions voisines (33, 35) étant diffusées de la surface du circuit intégré dans le bord du caisson n (13) de manière que sa région n+ (35) coupe une limite entre le caisson n (13) et le substrat p (15), et que sa région p+ (33) soit contenue dans le caisson n (13), une autre paire de régions voisines (17, 19) étant diffusées dans le substrat p (15) de manière que sa région n+ (17) soit voisine mais distante d'une distance prédéterminée de la région n+ (35) de la première paire de régions voisines (33, 35), une grille (23) superposée et isolée de la surface au- dessus et entre les régions n+ (35 et 17), une autre région n+ (37) diffusée dans le caisson n- (13), une autre région p+ (39) diffusée dans le caisson n- (13), un appareil pour relier un point de connexion d'un circuit à protéger, à la fois, à l'autre région n+ (37) et à la région p+ (19) de la première paire, un appareil pour relier la grille (23) à la masse via 2748854 un circuit de couplage de grille, et un appareil pour relier une tension de commande de claquage à l'autre région p+ (39). 9) Structure de protection contre une décharge électrostatique pour protéger un circuit auquel doit être appliquée une tension de fonctionnement et qui comprend un appareil de claquage monté entre un récepteur de courant et un point de connexion du circuit à protéger, et un appareil pour moduler une tension de seuil de claquage de l'appareil de claquage pour lui permettre de claquer et conduire du courant entre le point de connexion et le récepteur de courant à une faible tension de décharge électrostatique qui est inférieure à une tension capable d'endommager le circuit en l'absence d'application de la tension de fonctionnement, et pour permettre à l'appareil de claquage de claquer et de conduire du courant entre le point de connexion et le récepteur de courant à une tension de décharge électrostatique qui est à une tension de décharge électrostatique supérieure à la faible tension de décharge électrostatique quand la tension de fonctionnement est appliquée. 10) Structure de protection contre une décharge électrostatique suivant la revendication 1, caractérisée en ce que ladite tension de décharge électrostatique est de polarité positive.