Brevet FR2756404A1 — publié le 19980529

Titre SYSTEME D'AFFICHAGE ET CIRCUIT POUR CE SYSTEME Domaine de l'invention La présente invention concerne des affichages et, plus particulièrement, des circuits pour contrôler le signal appliqué à un panneau d'affichage. ARRIERE-PLAN DE L'INVENTION Des systèmes d'affichage, tels que des systèmes d'affichage à cristaux liquides (LCD), ont été mis en oeuvres en utilisant une unité centrale, un tampon d'images et un pilote d'écran qui commande un panneau d'affichage. Pour les affichages à cristaux liquides à grand écran, l'unité centrale copie les données du tampon d'images et les transmet au pilote d'écran pixel par pixel. Le pilote produit une tension sur le panneau d'affichage qui contrôle les pixels pour leur donner une intensité et une vitesse de décroissance particulières. Le processus d'application d'une tension est effectué de manière répétitive, à intervalles réguliers, et est connu dans la technique sous les termes de "rafraîchissement de l'affichage". Les systèmes d'affichage pour petits panneaux requièrent un tampon d'images proportionnellement plus petit que les systèmes pour grands panneaux d'affichage. Dans de nombreux systèmes pour petits panneaux d'affichage, le tampon d'images se trouve dans le même circuit intégré (IC) que le circuit logique permettant de commander le panneau d'affichage, comme les tampons connus sous le nom de tampons internes. Cette approche produit un courant absorbé beaucoup plus faible que si l'on utilise un dispositif de mémoire externe pour le tampon d'images. Cependant, la taille du panneau d'affichage, qui peut être piloté par le tampon intégré, est limitée par la zone de la puce disponible pour le tampon d'images sur le circuit intégré. Un autre inconvénient de cette approche est que l'accès de l'unité centrale au tampon d'images interne est restreint. De ce fait, lorsque la taille de l'affichage augmente, l'unité centrale rencontre des difficultés pour changer le contenu du tampon d'images interne suffisamment vite de façon à éviter scintillement et hésitation pendant le défilement. En conséquence, pour les systèmes d'affichage employant un tampon interne pour grand panneau d'affichage, il est difficile de faire défiler régulièrement les images sur ce panneau. Il est donc souhaitable de fournir un système qui commande un grand affichage avec des caractéristiques améliorées de courant absorbé. Brève description des dessins La figure 1 est une vue en perspective frontale, de dessus et latérale illustrant un dispositif en position fermée. La figure 2 est une vue en perspective frontale, de dessus et latérale illustrant le dispositif de la figure 1 en position ouverte. La figure 3 est un schéma de circuit sous forme de schéma fonctionnel, illustrant un circuit du dispositif de la figure 1. La figure 4 est un schéma de circuit sous forme de schéma fonctionnel, illustrant une partie du circuit de la figure 3. La figure 5 est un schéma de circuit illustrant un autre mode de réalisation du circuit de la figure 4. Description détaillée des dessins Un dispositif 100 comprend une surface d'affichage 102, un clavier 104, une antenne 106 et une batterie 112. Le dispositif illustré 100 est un dispositif de communication portable, et plus particulièrement un radiotéléphone cellulaire. Néanmoins, la présente invention peut s'appliquer à d'autres dispositifs comprenant un affichage, comme un dispositif de recherche de personne, un émetteur-récepteur, un calculateur, un ordinateur-portable, un ordinateur format calculette, un assistant numérique personnel (PDA), un magnétoscope, ou équivalent, et le terme "dispositif" utilisé ici désigne chacun de ces éléments ou leur équivalent. Un logement 107 du dispositif 100 comprend une partie de logement 108, qui est illustrée comme formant un couvercle, et une partie de logement 110, qui est illustrée comme constituant le corps. Le logement 107 se déplace d'une position fermée (figure 1) à une position ouverte (figure 2). Le couvercle 108 et le corps 110 sont connectés l'un à l'autre de manière mobile par un élément de connexion adéquat, comme une charnière, un assemblage à rail facilitant le coulissement, ou équivalent. Le logement 107 est ouvert pour que l'utilisateur ait une vue complète du panneau d'affichage 200. La surface d'affichage 102 du couvercle 108 peut être fournie par une lentille, tel qu'un élément polymère transparent ou par une ouverture permettant de voir au moins une partie du panneau d'affichage 200 lorsque le couvercle 108 est fermé. On utilise de préférence une lentille car elle protège la surface du panneau d'affichage 200 lorsque le couvercle est fermé. Le dispositif 100 comprend un aimant 202 situé dans le couvercle 108 et un interrupteur à tiges 204 placé dans le corps 110. L'aimant et l'interrupteur à tiges servent de capteur pour détecter les positions ouverte et fermée du logement 107. Le capteur peut être n'importe quel dispositif à effet de Hall, un interrupteur mécanique, un dispositif optique ou équivalent, et le terme "capteur" utilisé ici désigne chacun de ces éléments ou son équivalent. Un système d'affichage 300 (figure 3) est logé dans le corps 110. Le système d'affichage 300 comprend, en général, un circuit de commande d'affichage 301 couplé au panneau d'affichage 200. Le panneau d'affichage 200 illustré a une surface d'écran pleine page 303, qui correspond à la totalité de la surface d'affichage visible de l'écran du panneau d'affichage. Il comprend également un champ d'affichage partiel 305 qui est inclus dans la surface d'écran pleine page 303, mais qui est plus petit. Le champ d'affichage partiel peut se situer n'importe o sur l'écran d'affichage et peut être déplacé et/ou sa taille peut être modifiée comme nous le verrons plus loin en détail. Le panneau d'affichage peut avoir des capacités graphiques. Un affichage type a une image à 15 niveaux de gris fournie par un signal de commande à 4 binaires pour chaque pixel. L'affichage type possède un écran d'affichage à cristaux liquides (LCD) avec une surface d'affichage de 192 pixels sur 272 pixels et une définition de 120 points/pouce. Cependant, la taille de l'affichage n'est pas déterminante et les spécialistes de la technique admettront que le panneau d'affichage peut avoir d'autres tailles. Le panneau d'affichage peut être un panneau d'affichage classique, que l'on trouve dans le commerce, chez Epson Corporation ou Optrex. Le panneau d'affichage 200 peut être un affichage à une ou plusieurs lignes, monochrome ou couleur. Le système d'affichage 300 comprend le circuit de commande d'affichage 301 et le panneau d'affichage 200. Le circuit de commande d'affichage 301 comprend une unité centrale 312 couplée à un tampon d'images 304 et à un pilote d'écran 310. Ce dernier comprend un pilote vertical, ou de colonne, 311 et un pilote horizontal, ou de rangée, 313. Les pilotes 311 et 313 commandent les tensions appliquées aux colonnes et aux rangées du panneau d'affichage en réponse aux signaux venant de l'unité centrale 312. Les pilotes peuvent être des pilotes adéquats disponibles dans le commerce, tels que ceux fabriqués par Sharp Corporation. Le tampon d'images 304 mémorise une image pour le panneau d'affichage. Le tampon d'images 304 est suffisamment grand pour stocker le nombre requis de pixels afin de rendre l'image sur la totalité de la surface du panneau d'affichage 200. La capacité en octets du tampon d'images 304 peut être déterminée comme suit: octets = G*x*y/8 o octets = la capacité de la mémoire en octets; G = le nombre de binaires par pixel (1 = monochrome; 2 = 4 niveaux de gris; 4 = 15 niveaux de gris); x =nombre de pixels dans une ligne horizontale; et y = nombre de pixels dans une ligne verticale. Par exemple, pour un affichage ayant des colonnes de 192 pixels et des rangées de 272 pixels et 15 niveaux de gris, la mémoire totale requise pour générer une image sur la surface totale du panneau d'affichage 200 est 26,112 octets. Pour condenser les pièces, une DRAM ayant une capacité de 2 Mo peut être utilisée pour réaliser le tampon et ce dernier sera partie intégrante de la mémoire. Le reste de la DRAM peut être utilisé à d'autres fins, n'ayant aucun rapport avec l'affichage. L'unité centrale 312 peut aisément accéder au tampon d'images 304 de façon à permettre un mouvement dynamique tel que le défilement d'objets, comme des icônes et le tracé en temps réel. Le tampon d'images 304 est connecté à l'unité centrale 312 par un bus de données 315. L'unité centrale 312 stocke des images dans le tampon d'images 304, qui doivent être affichées sur la surface totale de l'écran 303 du panneau d'affichage 200. Des signaux de commande à 4 binaires pour chaque pixel sont pris et copiés de manière séquentielle dans le tampon d'images 304 et appliqués au pilote d'écran 310 par l'unité centrale 312. Celle-ci peut être mis en oeuvree en utilisant un régisseur, un microprocesseur ou un processeur numérique de signaux (DSP) adéquat disponible dans le commerce, comme le CL-7110 de Cirrus Logic. L'unité centrale 312 reçoit des entrées provenant de l'entrée utilisateur 314, qui peut inclure un pavé tactile (non représenté) pour le panneau d'affichage 200, un pavé numérique 104, d'autres touches sur le dispositif, un microphone (non représenté) ou équivalent. L'unité centrale 312 reçoit également des entrées des capteurs 316, qui peuvent comprendre un interrupteur à tiges 204, un capteur de lumière ambiante (non représenté) ou équivalent. L'unité centrale 312 peut aussi comprendre un capteur logiciel qui contrôle l'activité de l'unité centrale et fournit des informations sur l'état. Le capteur utilisé ici comprend tous ces détecteurs internes et externes à l'unité centrale et leurs équivalents. L'un des capteurs est un interrupteur à tiges 204 qui est fermé lorsque le couvercle 108 est ouvert et ouvert lorsque le couvercle 108 est fermé. L'interrupteur à tiges 204 applique une tension à l'unité centrale 312 lorsqu'il est fermé, ce qui se produit lorsque l'aimant placé sur le couvercle 108 est éloigné de l'interrupteur à tiges. La tension est alors appliquée à l'unité centrale via l'interrupteur à tiges 204 lorsque le couvercle est ouvert et non lorsque le couvercle 108 est fermé. L'unité centrale 312 est alors sensible à l'interrupteur à tiges ce qui lui permet de détecter si le couvercle 108 est fermé ou ouvert. L'unité centrale 312 possède également un capteur interne (non représenté) qui détecte toute inactivité. Si l'unité centrale 312 ne reçoit aucune entrée de l'entrée utilisateur 314 et du circuit H.F. 318 pendant une période de temps prédéterminée, elle entre en mode veille. L'unité centrale 312 répond à ces capteurs 316 pour commander le panneau d'affichage 200 afin d'afficher une image uniquement sur le champ d'affichage partiel 305 lorsque le téléphone entre en "mode veille" en raison de l'inactivité du processeur ou lorsque le téléphone est actif alors que le couvercle 108 est fermé. Le mode d'affichage plein écran peut être automatiquement activé lorsque le couvercle 108 est ouvert et le mode d'affichage partiel peut être automatiquement activé lorsque le couvercle 108 est fermé, en réponse aux entrées venant des capteurs. L'unité centrale 312 est couplée au pilote d'écran 310 par des bus 317 et 319. Le pilote d'écran comprend un pilote horizontal 313 et un pilote vertical 311. Le pilote horizontal 313 commande l'entrée de tension sur les rangées de pixels du panneau d'affichage 200. Le pilote vertical 311 commande l'entrée de tension sur les colonnes de pixels du panneau d'affichage 200. Le pilote vertical 311 et le pilote horizontal 313 peuvent être mis en oeuvres en utilisant des pilotes adéquats du commerce, comme ceux disponibles chez Sharp. Ces pilotes reçoivent des signaux de commande de pixels de l'unité centrale et envoient des signaux de commande parallèles au panneau d'affichage 200. Outre le système d'affichage 300, le dispositif de communication portable illustré comporte un circuit haute fréquence (H.F.) 318 couplé à une antenne 106 pour communiquer avec une station de base (non représentée). Le circuit H.F. 318 communique avec l'unité centrale 312 par l'intermédiaire d'un bus de communication bidirectionnel 320 et avec une station de base (non représentée) via l'antenne 106. Le circuit H.F. et l'antenne 106 peuvent être mis en oeuvre en utilisant un circuit haute fréquence adéquat disponible dans le commerce. Le système d'affichage 300 est alimenté par une batterie 112. La tension de la batterie est régulée par un régulateur de tension 322. Les spécialistes de la technique reconnaîtront que la quantité de courant consommée par le système d'affichage 300 a une influence sur le temps de décharge de la batterie 112. Il est donc souhaitable de réduire la consommation en courant du dispositif portable 100 en réduisant la consommation du système d'affichage 300, de façon à augmenter le temps de décharge de la batterie sans accroître la taille de celle-ci. En référence maintenant à la figure 4, l'unité centrale 312 de la figure 3 comprend un circuit de contrôle d'image 400 ayant un canal d'accès direct à la mémoire (DMA) 406, une circuit de commande 409, une mémoire FIFO 416, un circuit d'alimentation en pixels 418. Le circuit de commande 409 comprend un interrupteur d'entrée 414, un interrupteur de sortie 420 et une logique de contrôle d'état et de synchronisation 422. Le canal d'accès direct à la mémoire 406 copie les signaux de commande de pixels à partir du tampon d'images. Pendant les périodes durant lesquelles la mémoire centrale de l'unité centrale 312 n'emploie pas le bus de données 315 pour des opérations autres que le fonctionnement de l'affichage, le canal d'accès direct à la mémoire copie des signaux de commande de pixels à 4 binaires à partir du tampon d'images 304 et les charge dans l'interrupteur d'entrée 414. Le canal d'accès direct à la mémoire a, de préférence, une largeur binaire qui correspond à la largeur du tampon d'images 304, du bus de données 315 et de la mémoire FIFO 416. En utilisant un bus plus large, le nombre total d'extractions pour récupérer les signaux de commande de pixels pour une image est réduit, ce qui augmente les chances de l'unité centrale 312 d'accéder à la mémoire pour charger une image ou dans un autre but. C'est ce qui offre la plus grande probabilité d'obtenir un défilement régulier des images. L'interrupteur d'entrée 414 possède un contact d'entrée 426 connecté pour recevoir les signaux de commande de pixels séquentiels de la sortie du canal d'accès direct à la mémoire 406. Un autre contact d'entrée 428 est connecté pour recevoir une sortie de la mémoire FIFO 416. Une entrée de commande 432 reçoit un signal de commande en réponse auquel le contact d'entrée 426 ou le contact d'entrée 428 est sélectionné pour être connecté à une sortie 430 de l'interrupteur de sortie 420. L'interrupteur d'entrée 414 peut être mis en oeuvre en utilisant un élément de commutation adéquat quelconque, comme un interrupteur numérique employant des portes logiques, un interrupteur analogique utilisant des éléments de transistor, un interrupteur électromécanique, des commandes logicielles dans la mémoire centrale de l'unité centrale 312 ou équivalent. La mémoire FIFO 416 reçoit les signaux de commande de pixels séquentiels de la sortie 430 de l'interrupteur d'entrée 414 au niveau d'une entrée 431. La mémoire FIFO 416 sort des signaux au niveau de la sortie 433 dans l'ordre dans lequel ils ont été reçus au niveau de l'entrée 431. La mémoire FIFO 416 contient "n" emplacements, o n est égal au nombre de pixels du panneau d'affichage 200, utilisé en mode d'affichage partiel, ce qui correspond au nombre de pixels du champ d'affichage partiel 305. Par exemple, chaque signal de commande de pixels dans la mémoire FIFO 416 comprend 4 binaires associés à un pixel ayant 15 niveaux de gris. Si le champ, ou la surface, d'affichage partiel 305 a 120 pixels, la mémoire FIFO 416 a 120 emplacements de 4 binaires chacun. En utilisant un seul binaire par pixel, on peut économiser de la place dans la mémoire car la mémoire FIFO 416 ne doit mémoriser que 120 emplacements d'un binaire chacun pour générer une image sur 120 pixels. On peut envisager que, dans le cas o le couvercle 108 est fermé, une image monochrome sera générée car les images sont alphanumériques, représentant un texte ou des numéros de téléphones, ce qui convient parfaitement à une image monochrome. La mémoire FIFO 416 est utilisée pour garantir qu'un flux constant et continu des données de pixels est mis à la disposition du régisseur de balayage de pixels 424 pour éviter tout scintillement de l'image sur le panneau d'affichage 200. Le canal d'accès direct à la mémoire (DMA) 406, qui partage les privilèges d'accès au tampon d'images 304 et au bus de données 315 avec la mémoire centrale de l'unité centrale 312, déplace les signaux de commande de pixels uniquement lorsqu'il a accès au canal de données. Le canal d'accès direct à la mémoire charge la mémoire FIFO 416 à une vitesse supérieure à la vitesse de lecture du contenu par le régisseur de balayage des pixels 424 pendant les périodes d'accès. La mémoire FIFO 416 est ainsi chargée pour éviter un manque de caractères en stockant temporairement les éléments d'image en mode d'affichage total. Un manque de caractères se produit lorsqu'un nombre insuffisant d'échantillons est chargé dans le tampon pour la lecture par le régisseur de balayage de pixels 424, ce qui fait que ce dernier ignore des pixels, ce qui entraîne un saut pendant le défilement et un scintillement de l'image. Si, pour une raison quelconque, le canal d'accès direct à la mémoire ne fournit pas de signal de commande de pixels dans les délais impartis, la sortie de la mémoire FIFO 416 peut être ramenée à l'entrée 431 par l'interrupteur d'entrée 414. En mode d'affichage partiel, l'interrupteur d'entrée 414 est maintenu en position b, dans laquelle le contact d'entrée 428 est connecté à la sortie 430. Cela permet la circulation du contenu de la mémoire FIFO 416 alors que le canal d'accès direct à la mémoire 406 et, en option, le tampon d'images 304 sont désactivés (hors tension). Cela permet des économies significatives d'énergie en mode d'affichage partiel. Dans ce mode, la mémoire FIFO 416 stocke tous les signaux de commande de pixels pour l'image partielle. L'interrupteur de sortie 420 est identique à l'interrupteur d'entrée 414. Il comprend un contact d'entrée 440 connecté à la sortie 433 de la mémoire FIFO 416, un contact d'entrée 442 couplé au circuit d'alimentation en pixels 418 et une sortie 444 connectée au régisseur de balayage des pixels 424. Un signal de commande permettant de contrôler la position de l'interrupteur de sortie 420 est entré au niveau de l'entrée de commande 446. Le circuit d'alimentation en pixels 418 fournit un flux continu d'échantillons de pixels ayant tous la même valeur. La valeur de chaque pixel est sélectionnée pour un état de blocage des pixels, qui correspond à une image vierge, sur le panneau d'affichage 200 dans les rangées et les colonnes de l'affichage en dehors du champ d'affichage partiel 305. Une bascule de données 460 possède une entrée de données connectée au bus de données de l'unité centrale pour recevoir des signaux logique 0 et logique 1. L'entrée d'horloge de la bascule de données définit la fréquence d'horloge du registre et cette entrée est connectée à l'unité centrale qui lui fournit une impulsion de validation d'écriture. La bascule de données est programmée pour sortir une séquence de zéros, uns ou une combinaison des deux, nécessaire pour produire un signal d'arrêt logique pour les pixels du panneau d'affichage 200, en contrôlant le niveau logique à l'entrée D de la bascule de données. La vitesse à laquelle les signaux d'arrêt des pixels sont sortis est commandée par la fréquence d'horloge du registre de telle sorte que le circuit d'alimentation en pixels 418 puisse être commandé ou "programmé" en fonction des exigences d'un panneau d'affichage quelconque, disponible dans le commerce. La valeur réelle de l'échantillon est programmable pour s'adapter aux différents types de circuits de pilote d'écran LCD. Le circuit d'alimentation en pixels 418 peut être mis en oeuvre en utilisant un registre stockant un signal d'arrêt de pixels comme un signal logique 0, qui est sorti sur le pilote à chaque impulsion d'horloge. Le registre peut être une bascule synchronisée comme décrit ci-dessus, un registre synchronisé ou équivalent. La logique de contrôle de l'état et de synchronisation 422 comprend la logique de génération des signaux de synchronisation pour le canal d'accès direct à la mémoire et le régisseur de balayage des pixels 424 et coordonne la commutation dans les délais de l'interrupteur d'entrée 414 et de l'interrupteur de sortie 420. La logique de contrôle de l'état et de synchronisation 422 contrôle la taille et le format de l'image affichée utilisée en mode d'affichage partiel et sélectionne le mode actif en commandant l'interrupteur d'entrée 414 et l'interrupteur de sortie 420. La logique de contrôle de l'état et de synchronisation 422 peut être mise en oeuvre dans la mémoire centrale de l'unité centrale 312, dans des registres extérieurs à la mémoire centrale ou équivalent. Le régisseur de balayage des pixels peut aussi comprendre un petit tampon FIFO (non représenté) pouvant stocker, par exemple, 16 octets. Le balayage des pixels est commandé par un régisseur de balayage des pixels 424. Ce dernier convertit l'information pixel fournie au niveau de la sortie 444 de l'interrupteur de sortie 420 en un signal destiné au pilote horizontal 313 et au pilote vertical 311. Le processus de conversion comporte une interprétation des niveaux de gris du signal pixel utilisée pour contrôler le taux d'utilisation (temps de fonctionnement/temps d'arrêt) des données de pixels codées. Un régisseur de balayage des pixels classique peut être utilisé, tels que les régisseurs LCD disponibles dans le commerce ou équivalent. Pendant le fonctionnement, le système d'affichage fonctionne en mode d'affichage partiel, dans lequel seul le champ d'affichage partiel 305 affiche une image et en mode d'affichage total, dans lequel la surface totale d'affichage 303 du panneau d'affichage 200 affiche une image. Une image qui occupe la totalité de l'écran est stockée dans le tampon d'images 304. Des images plus petites, qui n'occupent qu'une partie de la surface d'affichage, sont chargées dans la mémoire FIFO 416 juste avant le lancement du mode d'affichage partiel. L'image dans la mémoire FIFO 416 est un groupement bidimentionnel, chaque élément du groupement représentant un pixel. Un élément d'image dans le groupement peut représenter jusqu'à 15 tons de gris. Dans l'objectif de cette description, l'unité centrale 312 a un accès direct au tampon d'images et l'image contenue dans le tampon est codée conformément aux techniques connues. En mode d'affichage total, l'interrupteur d'entrée 414 continue de connecter le contact d'entrée 426 et la sortie 430. Le canal d'accès direct à la mémoire (DMA) 406 est utilisé pour accéder au tampon d'images 304 et fournit des signaux de pixels, répartis en groupes de mots de 8 ou 16 binaires, à l'entrée de ia mémoire FIFO 416, par l'intermédiaire de l'interrupteur d'entrée 414. Si des mots de 8 binaires sont chargés, deux signaux de pixels sont chargés côte à côte. Si des mots de 16 binaires sont chargés, quatre signaux de pixels sont chargés côte à côte. Dès que la mémoire FIFO 416 est à moitié vide, le canal d'accès direct à la mémoire 406 reçoit une instruction lui indiquant qu'il doit récupérer d'autres échantillons dans le tampon d'images 304 et écrire ces mots dans la mémoire FIFO 416 jusqu'à ce qu'elle soit pleine. Le canal d'accès direct à la mémoire 406 charge ainsi la mémoire FIFO 416 d'une quantité suffisante de données pour éviter un scintillement. Le canal d'accès direct à la mémoire 406 est pourvu de la logique appropriée pour accéder aux échantillons, qui se trouvent dans le tampon d'images, de manière linéaire et séquentielle et pour présenter ces échantillons en ordre séquentiel à la mémoire FIFO 416. La logique de contrôle d'état configure l'interrupteur de sortie 420 en position a, le contact d'entrée 440 étant connecté à la sortie 444, pendant toute la durée du mode d'affichage total. Les échantillons chargés dans la mémoire FIFO 416 avancent vers le côté sortie de la mémoire FIFO 416 au fur et à mesure que le régisseur de balayage de pixels 424 lit chacun des échantillons les uns après les autres dans la mémoire FIFO 416. Le régisseur de balayage de pixels 424 reçoit un signal d'horloge de synchronisation de la logique de contrôle d'état et de synchronisation 422 et utilise le signal d'horloge pour convertir les mots pixels parallèles de la mémoire FIFO 416 en un flux séquentiel d'ensembles de pixels à appliquer aux rangées et aux colonnes du panneau d'affichage 200 par l'intermédiaire du pilote horizontal 313 et du pilote vertical 311, respectivement. Les pixels, qui sont codés pour les niveaux de gris, sont traités pour rendre un ton de gris correspondant à une valeur assignée en contrôlant le taux d'utilisation des données de pixels codées de la manière connue dans la technique. Des tons intermédiaires de gris sont produits en variant le taux d'utilisation des pixels - d'arrêt des pixels pour plusieurs trames. Les spécialistes de la technique reconnaîtront que le contraste d'affichage est obtenu en faisant varier la tension d'alimentation en réponse aux capteurs de lumière ambiante et aux capteurs de température ambiante afin de rendre le meilleur contraste pour un éclairage en intérieur ou en extérieur. En outre, le régisseur de balayage de pixels 424 est programmé pour signaler au pilote horizontal 313 et au pilote vertical 311 le moment o une nouvelle ligne horizontale de pixels est sortie ou lorsque le bas du panneau d'affichage 200 est atteint, le processus de balayage reprend en haut. Le mode d'affichage partiel est activé en connectant l'interrupteur d'entrée 414 à la sortie de la mémoire FIFO 416 de façon à ce que le contenu de cette mémoire recircule. L'interrupteur d'entrée 414 demeure dans cette position pendant toute la durée du mode d'affichage partiel. Le contenu de la mémoire FIFO 416 peut ainsi recirculer car il est systématiquement copié dans le régisseur de balayage de pixels 424. Dans ce mode, il n'est plus nécessaire d'utiliser le canal d'accès direct à la mémoire (DMA) 406, ni les accès DMA répétés au grand tampon d'images 304. Le canal d'accès direct à la mémoire (DMA) 406 et le tampon d'images 304 peuvent être mis hors tension, ce qui entraîne une diminution considérable de la consommation de courant. L'interrupteur d'entrée est déplacé du contact d'entrée 426 vers le contact d'entrée 428 lorsque le premier pixel de la première rangée à afficher en haut du champ d'affichage partiel 305 est au niveau de la sortie de la mémoire FIFO 416. Cela garantit la recirculation de l'image à afficher et une image correcte en mode d'affichage partiel. Le format de l'image, qui correspond aux dimensions horizontale et verticale, est déterminé par la logique fournie dans le régisseur d'état.L'interrupteur de sortie 420 est commandé pour connecter le contact d'entrée 422 au circuit d'alimentation en pixels 418 pendant les périodes o le régisseur de balayage de pixels 424 balaie les parties inutilisées du panneau d'affichage. L'interrupteur de sortie 420 agit donc comme un circuit mélangeur qui combine les signaux d'arrêt de pixels et les signaux de commande de pixels d'image partielle pour commander toute la surface d'affichage du panneau d'affichage 200 pendant le mode d'affichage partiel. D'autres circuits mélangeurs peuvent être utilisés à la place de l'interrupteur de sortie 420, par exemple une commande logicielle de la mémoire FIFO 416 et le circuit d'alimentation en pixels 418 pour insérer des signaux sur un bus commun dans l'ordre approprié, ou équivalent. L'utilisation du circuit mélangeur, à savoir de l'interrupteur de sortie 420, garantit que la zone à l'extérieur du champ d'affichage partiel 305 est commandée par les binaires de remplissage de pixels, qui sont les signaux de commande d'arrêt de pixels. Le balayage de l'affichage avec les signaux d'arrêt de pixels protège le panneau d'affichage 200 contre tout dommage du plasma en garantissant qu'un signal CA est appliqué à tous les pixels dans toutes les conditions de fonctionnement. Les spécialistes de la technique reconnaîtront que le régisseur de balayage de pixels 424 et les pilotes d'écran 311 et 313 fournissent une tension alternative au panneau d'affichage 200 pour garantir qu'un signal CA est toujours appliqué au panneau d'affichage 200. Le mode d'affichage partiel économise de l'énergie en réduisant le courant consommé par le système d'affichage 300. Un code d'arrêt de pixels est balayé sur une partie inutilisée de l'affichage pour garantir que cette partie reste vierge. La taille de la surface d'affichage partiel est déterminée par la taille de la mémoire FIFO 416 et par le nombre de binaires utilisés pour représenter un élément d'image simple (par exemple le niveau de gris). De préférence, des mots pixels à 1 binaire (monochrome) sont utilisés en mode d'affichage partiel pour économiser la place dans la mémoire et du fait que les informations affichées seront principalement un numéro de téléphone et un texte, ce qui convient parfaitement à un affichage monochrome. La commande des rangées et des colonnes vierges et de l'insertion de pixels dans la mémoire FIFO 416 commande l'emplacement du champ d'affichage partiel 305. En contrôlant la combinaison des signaux d'arrêt de pixels et le contenu de la mémoire FIFO 416 en mode d'affichage partiel, l'image qui est générée peut se trouver n'importe o sur l'affichage. Les rangées et les colonnes du reste de l'affichage sont commandées pour être sur arrêt, ce qui réduit la consommation d'énergie. Un autre circuit de commande d'image 501 comprend une mémoire d'image partielle 500 (figure 5) et un circuit de commande 509. La mémoire d'image partielle 500 est chargée avec un signal d'image partielle de l'unité centrale 312 sur le bus de données 315. La mémoire d'image partielle 500 peut être mise en oeuvre en utilisant un dispositif de mémoire adéquat, comme une mémoire RAM statique (SRAM). Pendant le fonctionnement, l'unité centrale 312 charge les signaux de commande de pixels pour le champ d'affichage partiel 305 dans la mémoire d'image partielle 500 par l'intermédiaire du bus de données 315 au début du mode d'affichage partiel. Le contact d'entrée 428 de l'interrupteur d'entrée 414 est connecté à la sortie de la mémoire d'image partielle 500. L'image partielle est ensuite entrée dans le régisseur de balayage de pixels 424 par l'intermédiaire de l'interrupteur de sortie 420. Les signaux de commande de pixels sont lus en ordre séquentiel en augmentant l'entrée d'adresse dans la mémoire d'image partielle à chaque signal d'horloge. La SRAM peut par exemple être divisée en 512 emplacements de 32 binaires chacun. Chaque élément stocke un chiffre binaire de signal. En mode 1 binaire/pixel (c'est-à-dire en mode monochrome), cela correspond à 1 pixel par élément de groupement. Si un niveau de gris à 4 binaires est employé, l'image pouvant être rendue est réduite d'un facteur 4. Pour que ces zones de l'affichage, situées en dehors du champ d'affichage partiel 305, soient vierges, la sortie 444 de l'interrupteur de sortie 420 est connectée au contact d'entrée 442, lorsque le régisseur de balayage de pixels lit les signaux de commande de pixels pour rendre vierges les rangées et les colonnes, afin que le régisseur de balayage de pixels reçoive le signal d'arrêt de pixels au moment approprié. Les spécialistes de la technique reconnaîtront que le champ d'affichage partiel peut être placé dans n'importe quelle zone de la surface d'affichage totale 303 en sélectionnant les rangées et les colonnes qui doivent être commandées par le signal d'arrêt de pixels. Le régisseur de balayage de pixels 424 peut comprendre un canal d'accès direct à la mémoire (DMA) (non représenté) pour accéder à la mémoire d'image partielle 500 et un petit tampon FIFO (non représenté), utilisé lors du déchargement du contenu de la mémoire d'image partielle 500. Le bus de données 315 peut par exemple faire 16 binaires de largeur et le pseudo canal d'accès direct à la mémoire peut lire huit mots à 16 binaires à la fois, qu'il copie dans le petit tampon FIFO. Le régisseur de balayage de pixels 424 y est sensible pour commander le pilote vertical 311 et le pilote horizontal 313 pour afficher une image en mode d'affichage partiel. Le circuit de commande d'affichage 301 comprend alors un premier tampon d'images 304 ayant une capacité suffisante pour stocker les signaux de commande de pixels de façon a commander l'image sur la totalité de l'écran du panneau d'affichage 200. Un deuxième tampon d'images, une mémoire FIFO 416 ou une mémoire d'image partielle 500, a la capacité nécessaire pour contenir une image pour le champ d'affichage partiel 305. Le deuxième tampon d'images est plus petit que le premier tampon d'images. La logique de contrôle d'état et de synchronisation 422 contrôle le fonctionnement de l'interrupteur d'entrée 414 et de l'interrupteur de sortie 420 pour que la source de l'image pour l'écran passe du premier tampon d'images au deuxième tampon d'images de manière synchronisée. Le circuit d'alimentation en pixels 418 stocke un signal d'arrêt de pixels pour que la partie de l'affichage se trouvant à l'extérieur du champ d'affichage partiel soit sur arrêt. La valeur du signal d'arrêt de pixels peut être choisie de façon à ce qu'elle corresponde aux exigences imposées par le pilote d'écran 310 et le panneau d'affichage 200. En outre, l'interrupteur de sortie 420 peut être commandé pour rendre vierges différentes rangées et colonnes, changeant ainsi l'emplacement du champ d'affichage partiel 305. En changeant les rangées et les colonnes vierges, le champ d'affichage partiel, qui a sa source dans le deuxième tampon, peut être placé dans différentes zones de l'écran. Le mode d'affichage partiel permet donc une économie significative d'énergie, ce qui est particulièrement important sur les dispositifs alimentés par une batterie. Cette économie d'énergie est mis en oeuvree sans effet néfaste sur le fonctionnement du système d'affichage en mode d'affichage total. REVENDICATIONS 1. Système d'affichage (300) comprenant: un affichage (200) ayant un affichage avec une surface d'affichage sur laquelle des images peuvent être générées pour être visualisées; et caractérisé en ce qu'il comprend un circuit de commande d'image (301) commandant le fonctionnement de l'affichage, le circuit de commande d'image commandant l'affichage de telle manière que seule une surface d'affichage partielle (305) puisse être commandée pour générer des images dans un premier mode de fonctionnement afin d'économiser de l'énergie et que la totalité de la surface d'affichage (303) puisse être commandée pour générer des images dans un deuxième mode de fonctionnement. 2. Système d'affichage selon la revendication 1, caractérisé en outre en ce que le circuit de commande d'image comprend un premier tampon (304, 416, 500) stockant les signaux de commande de pixels pour la surface d'affichage partielle. 3. Système d'affichage selon la revendication 2, caractérisé en outre en ce que le premier tampon transmet les signaux de commande d'image par l'intermédiaire d'un régisseur de balayage de pixels (424) dans un deuxième mode de fonctionnement et stocke les signaux de commande de pixels pour la surface d'affichage partielle dans le premier mode de fonctionnement. 4. Système d'affichage selon la revendication 3, caractérisé en outre en ce que le premier tampon est une mémoire FIFO (416). 5. Système d'affichage selon la revendication 4, comprenant en outre un interrupteur (414) connectant une sortie de la mémoire FIFO à une entrée de la mémoire FIFO pour faire circuler les signaux de commande de pixels en mode d'affichage partiel. 6. Système d'affichage selon la revendication 5, caractérisé en outre en ce que l'interrupteur connecte la sortie à l'entrée lorsqu'un premier signal de commande de pixels d'une image, qui doit apparaître sur la surface d'affichage partielle, est au niveau de la sortie de la mémoire FIFO. 7. Système d'affichage selon la revendication 1, caractérisé en outre en ce qu'il comprend un circuit d'alimentation en pixels (418) et caractérisé en outre en ce qu'une sortie du premier tampon (500) est connectée au régisseur de balayage de pixels par l'intermédiaire d'un interrupteur (420), l'interrupteur connectant de manière sélective le régisseur de balayage de pixels à l'une des sorties du premier tampon et une sortie du circuit d'alimentation en pixels, ce dernier générant des signaux d'arrêt de pixels, ceux-ci constituant une entrée du régisseur de balayage de pixels pour sélectionner l'emplacement et la taille de la surface d'affichage partielle. 8. Dispositif portable à batterie (100) comprenant le système d'affichage selon la revendication 1, le dispositif à batterie étant caractérisé en ce qu'il comprend: une première partie de logement (110), qui comprend l'affichage; une deuxième partie de logement (108) placée de manière mobile sur la première partie de logement de façon à pouvoir se déplacer entre une position ouverte et une position fermée, la deuxième partie de logement couvrant au moins partiellement la première partie de logement en position fermée; et le circuit de commande d'image sensible aux première et deuxième parties de logement en position fermée, pour afficher une image uniquement sur la surface d'affichage partielle. 9. Dispositif portable à batterie (100) comprenant le système d'affichage selon la revendication 1, caractérisé en outre en ce que le circuit de commande d'image comprend un régisseur de balayage de pixels et contrôle l'insertion des signaux d'arrêt de pixels dans le régisseur de balayage de pixels pour rendre vierges les rangées et les colonnes de pixels autour de la partie de la surface d'affichage et change les rangées et les colonnes de pixels qui doivent être vierges pour déplacer la partie de la surface d'affichage vers une autre zone de la surface d'affichage. 10. Système d'affichage selon la revendication 1, caractérisé en outre en ce qu'il comprend une mémoire (500) et un circuit d'alimentation en pixels (418) sortant un signal d'arrêt de pixels, caractérisé en outre en ce que le circuit de commande d'image est couplé à la mémoire et au circuit d'alimentation en pixels, le circuit de commande d'image comprenant un circuit mélangeur combinant de manière sélective les signaux de pixels venant de la mémoire et les données d'arrêt de pixels, le circuit mélangeur sortant une séquence d'images reçue au niveau d'une entrée de signal de pixel en mode d'image totale et sortant des données d'arrêt de pixels et des signaux de pixels venant de la mémoire en mode d'affichage partiel.