Brevet FR2746995A1 — publié le 19971003

PROCEDE ET DISPOSITIF DE CODAGE DE TRANSMISSION ET UTILISATION DE CE PROCEDE Cette invention se rapporte à la transmission d'informations numériques depuis un dispositif électronique vers un autre le long d'un bus de communication. En particulier, elle se rapporte à des communications en mode série mettant en oeuvre un bus contenant un minimum de conducteurs. Souvent, des communications entre deux montages se déroulent par l'intermédiaire d'un bus de communication entre un dispositif "maître" et un dispositif "esclave". L'esclave envoie des informations sur le bus uniquement à l'invitation du maître. Ceci est en particulier le cas lorsque un dispositif maître a besoin de communiquer avec plusieurs dispositifs esclaves que l'on peut interchanger ou enlever, chacun d'entre eux pouvant contenir certaines informations. De tels dispositifs esclaves peuvent être des étiquettes utilisées pour identifier des articles, qui sont amenés au contact avec le bus de communication de manière momentanée uniquement, ou qui ont besoin de fournir certaines informations qui leur sont propres la première fois qu'ils sont mis en contact avec ce bus. En général, un bus de communication destiné à être utilisé entre un dispositif maitre équipé d'un microprocesseur et un dispositif esclave équipé d'une mémoire comporte au moins quatre conducteurs: la ligne d'alimentation pour la masse, une ligne d'alimentation pour la tension, un conducteur pour le signal d'horloge et un conducteur bidirectionnel pour les informations. Dans le cas o des commandes de sélection ou de désélection des puces sont nécessaires, il est possible d'utiliser une combinaison particulière des signaux d'horloge et d'information, que le dispositif esclave interprétera comme un ordre de sélection/ désélection de puce. On connaît déjà des bus de communication à deux conducteurs, par exemple ceux décrits par Dallas Semiconductors, faisant référence à leur produit DS2400. Celui-ci utilise un conducteur de masse et un conducteur de signal. Les signaux comprennent des impulsions de 0V à 5V par rapport au conducteur de masse. Il est nécessaire de fournir un bus de communication qui mette en oeuvre aussi peu de conducteurs que possible. Ceci permet une installation simple du bus et d'avoir des dispositifs esclaves en boîtier de très petite dimension et très bon marché. Le bus à deux conducteurs déjà connu ne transmet pas de manière efficace la puissance requise pour alimenter le dispositif esclave. De plus, les deux dispositifs ne sont pas synchronisés, puisqu'aucun signal d'horloge n'est commun aux dispositifs maître et esclave. La présente invention a pour but de fournir un procédé de communication bidirectionnel entre un dispositif maître et un dispositif esclave, fournissant les nécessaires alimentation en puissance, signaux d'horloge et signaux de commande, mettant en oeuvre un nombre de conducteurs minimum. L'invention a de plus pour but de fournir une étiquette d'identification qui ne contient aucune alimentation en puissance, mais qui peut être commandée par un bus de communication qui a un nombre de conducteurs minimum, et qui pourtant achemine les signaux d'horloge, une alimentation en puissance, des signaux de commande et d'information. L'invention a aussi pour but de fournir un dispositif jetable contenant une étiquette tel que déjà décrit, dans lequel la connexion au bus de communication comme décrite permet la lecture d'informations relatives au dispositif à usage unique d'être lues et stockées dans l'étiquette. En conséquence, cette invention fournit un procédé pour coder et transmettre un signal d'horloge, une tension d'alimentation et des informations numériques bidirectionnelles à partir d'un dispositif maître vers un dispositif esclave, comportant des étapes pour: - maintenir un premier conducteur (S) à une première tension; - élever périodiquement le premier conducteur à une seconde tension, à une période fixée après une élévation précédente à la seconde tension; - garder le premier conducteur à une seconde tension pendant une durée prédéterminée, puis faire retourner le premier conducteur à la première tension; - commander les périodes prédéterminées de façon à ce que chacun ait une signification logique; caractérisé en ce que le procédé comprend de surcroît des étapes pour: - faire monter le premier conducteur à la seconde tension, cette montée étant utilisée comme un signal d'horloge; - mesurer la tension du premier conducteur avec un décalage temporel par rapport à l'instant o on fait monter le premier conducteur à une seconde tension; - interpréter les tensions mesurées selon des significations logiques prédéterminées, et; maintenir un second conducteur à une troisième tension différente de la première et de la seconde tension. Un mode de réalisation particulier de la présente invention va maintenant être décrit, uniquement à des fins d'exemple, en faisant référence aux dessins qui l'accompagnent, dans lesquels: - La figure 1 est un diagramme schématique montrant un système global à bus de données selon la présente invention; - La figure 2 montre une tension d'alimentation qui peut être utilisée dans un système de la figure 1; - La figure 3 montre une tension d'alimentation qui peut être utilisée dans un système de la figure 1; - La figure 4 montre une tension d'alimentation qui peut être utilisée dans le système de la figure 1; - La figure 5A montre un signal transmis le long du bus de données du système de la figure 1; - La figure 5B montre le signal de la figure 5A après passage dans un montage à seuil; - La figure 6A montre un signal transmis le long du bus de données d'un système de la figure 1; - La figure 6B montre le signal de la figure 5A après passage dans un montage à seuil; La figure 7 montre une tension d'alimentation utilisée dans un dispositif esclave selon la présente invention; - La figure 8 montre un circuit d'interface à utiliser dans un dispositif esclave de l'invention; - La figure 9 montre une variante du circuit d'interface à utiliser dans un dispositif esclave de la présente invention; - La figure 10 montre une interface de sortie à utiliser dans un dispositif esclave de l'invention; - La figure 11 montre une interface de sortie à utiliser dans un dispositif maître de l'invention; - La figure 12 montre une interface d'entrée à utiliser dans un dispositif maître de l'invention; - La figure 13A montre un montage de synchronisation à utiliser dans le système de communication de l'invention; - La figure 13 B montre les signaux produit dans le montage de la figure 13A; et - La figure 14 montre une séquence d'information transmise de manière typique à l'intérieur du système de l'invention. La figure 1 montre le système global de l'invention. Le dispositif maître, un microprocesseur CP, est alimenté par l'intermédiaire de sources d'alimentation Vcc et GND. Normalement, ces dernières sont réglées à +5V et OV, respectivement. Un bus de communication B connecte le dispositif maître AP à un dispositif esclave M. Le dispositif esclave M ne possède pas de connexion d'alimentation en tension séparée. Le dispositif maître contient des interfaces d'entrée et de sortie respectivement gPI, gPO, et un montage qui engendre l'horloge gPC. Le dispositif esclave contient des interfaces d'entrée et de sortie MI, MO, un montage qui engendre une fourniture de tension MV au dispositif esclave, et un montage de synchronisation MC. Les deux conducteurs constituant le bus de communication sont un conducteur de signal S et un conducteur de masse G. Le conducteur de masse est connecté à GND, et le conducteur de signal S est connecté à toutes les interfaces d'entrée et de sortie et à tous les montages qui engendrent la fourniture de tension MV. Selon l'un des aspects de la présente invention, la tension sur la ligne de signal S peut prendre une valeur parmi deux - une valeur supérieure Vl et une valeur inférieure V0. De manière typique, ces valeurs peuvent être +5V et +3V, respectivement. Puisque la tension entre les deux conducteurs S, G, ne tombe jamais en dessous de V0, on peut facilement dériver une tension d'alimentation stable pour le dispositif esclave M à partir de la tension du signal du conducteur S, au moyen d'un montage MV engendrant la fourniture de tension. Pour ceci, il existe au moins les trois moyens suivants, illustrés aux figures 2-4: 1. (figure 2) - La tension d'alimentation Vcm du dispositif esclave est dérivée directement à partir des conducteurs du bus de communication S, G. Ceci donne une tension d'alimentation Vcm qui fluctue entre V1 et VO, comme montré, mais ceci peut être tolérable dans certains cas. 2. (figure 3) - Un montage MV engendrant la fourniture de tension comprend un simple redresseur mono alternance D1 et un montage de lissage C1 en série entre les conducteurs du bus de communication S, G. Ceci produit une tension d'alimentation Vcm pour le dispositif esclave au noeud commun à la diode D1 et au condensateur Cl avec une valeur moyenne bien plus proche de Vl que dans le cas précédent, avec une tension résiduelle d'ondulation importante, comme on le montre. 3. (figure 4) - Un montage MV engendrant la fourniture de tension comprend un régulateur de tension REG muni de trois bornes, connecté entre le conducteur S, le conducteur G et l'entrée d'alimentation Vcm du dispositif esclave. Ceci présente l'avantage de donner une tension de sortie Vcm très stable, comme on le montre, mais dont la valeur est généralement inférieure à V0 d'un montant Vdr, la chute de tension due au régulateur. Cette chute de tension peut cependant être nulle. La figure 5a montre un extrait d'une communication typique le long du bus de communication de la présente invention. Les informations numériques transmises par le bus de communication de l'invention sont portées par une séquence d'impulsions variant entre les tensions V0 et Vl, visibles à la figure 2. De manière à isoler ces impulsions, un montage comparateur, muni de tensions de seuil réglées entre V0 et Vl, peut être utilisé dans le dispositif esclave M. Un signal out(t) montré à la figure 5B peut être produit par un tel comparateur, qui traduit une tension élevée Vi présente sur le conducteur de signal M en une valeur haute (1) ayant approximativement la tension d'alimentation Vcm du comparateur; et une tension basse V0 présente sur le conducteur de signal S en une valeur basse (0) ayant approximativement la valeur de la tension du conducteur de masse G. Le signal présent sur le conducteur S est conçu de telle manière que chaque transition montante correspond à un flanc d'horloge, comme indiqué par les pointes des flèches sur les fronts montants de la figure 5B. Ainsi, chaque transition de 0 vers 1 du signal out(t) se produit avec un retard T prédéterminé par rapport à la précédente transition. Des périodes P0, P1 aux figures 5A, 5B représentent la transmission de bits d'information représentant un 0 et un 1, respectivement. Chaque période a une durée T, et dure depuis le moment du départ tl jusqu'à un temps tl+T, et depuis le temps tl+T jusqu'à un temps tl+2T, respectivement. Au cours de la période Po, un front montant est présent à l'instant tl pour indiquer le début d'une période d'horloge. Les signaux out(t) et S restent à leurs valeurs hautes respectives pendant une durée TO, puis reviennent à leurs valeurs basses respectives. Une période suivante P1 commence à l'instant tl+T, une période d'horloge T après le front montant au temps tl. Au cours d'une période Pi, un front montant est présent à l'instant tl+T, pour indiquer le début d'une période d'horloge. Les signaux S, out(t) restent à leurs valeurs hautes respectives pendant la durée T1, puis reviennent à leurs valeurs basses. Chacune de ces périodes P0, P1 transmet un bit d'information. Une période suivante commence à l'instant tl+2T, une période d'horloge T après le front montant à tl+T. Une interprétation de ces signaux est effectuée dans le montage d'interface MI du dispositif esclave. La valeur du signal out(t) est échantillonnée avec un retard Td par rapport à chaque front d'horloge, à des instants indiqués par une ligne en pointillés. Td est choisi pour être plus long que TO mais plus petit que T1, de sorte que la valeur de cet échantillon donne la valeur du bit d'information en cours de transmission: "0" pour une période P0 (à l'instant tl+Td) et "1" pour une période P1 (à l'instant tl+ T+Td). Comme le bus de données est bidirectionnel, il faut prévoir que le dispositif esclave M puisse transmettre de l'information vers le dispositif maître pP. Le signal S fourni par le dispositif maître doit continuer à envoyer des flancs d'horloge sur le bus de données. Du fait de l'adressage du et des informations déjà envoyées au dispositif esclave, ce dernier se prépare à transmettre des informations à l'instant requis. Une période Pmx indique qu'une tension de signal de validation est transmise par le dispositif maître pour permettre au dispositif esclave de renvoyer des informations. En se reportant à la période Pmx des figures 5A, B, un front montant apparaît à l'instant tl+3T, et les signaux S, out(t) restent à une valeur haute pendant un temps Ts, qui peut être égal ou de préférence plus grand que le temps T1. De manière à permettre une communication bidirectionnelle sur le bus de données, l'interface de sortie gPO du dispositif maître GP doit présenter une haute impédance pour les tensions comprises entre VO et V1, mais aussi une basse impédance pour les tensions égales ou inférieures à VO, de manière à assurer que la tension du conducteur de signal S ne tombe pas au dessous de VO. La période PmO des figures 5A, 5B montre le signal sur le conducteur S et un signal out(t) produit par le dispositif esclave lorsque le dispositif esclave transmet un 0. En réponse à out(t), un dispositif à basse impédance dans le montage d'interface de sortie MO du dispositif esclave tire la ligne S vers la valeur VO, avec un retard Tm par rapport au front d'horloge tl+4T, pendant une durée de TmO. Cette durée TmO est choisie de manière à prendre fin après Ts. Le tirage de la tension du conducteur S vers une valeur basse est indiqué par une ligne en gras. Ceci est possible du fait que l'impédance de sortie du dispositif maitre, comme mentionné précédemment, facilite la tâche de l'esclave lorsque ce dernier tire le conducteur de signal vers le niveau VO, mais pas en dessous de VO. Lorsque l'esclave souhaite transmettre un 1, l'esclave laisse simplement le signal transmis par le dispositif maître tel qu'il est (comme pendant la période Pml des figures 5A, 5B). Le dispositif maître échantillonne la valeur du signal S à un temps Tmx après l'impulsion d'horloge. Tmx peut être égal au retard Td mis en oeuvre par le dispositif esclave avant d'échantillonner la valeur du conducteur de signal. L'échantillon ainsi prélevé à chaque période représente la valeur (0, 1) du bit d'information transmis. L'information ainsi transmise à partir du dispositif esclave vers le dispositif maître peut être stockée dans des registres de données série dans le dispositif maître, assemblée en mots puis interprétée à la demande. Ceci continue jusqu'à ce que l'esclave ait transmis toutes les informations requises. Le dispositif esclave peut envoyer un certain code spécifique pour indiquer que sa transmission est terminée, ou le dispositif maître peut simplement mettre une fin à l'envoi de signaux de validation. Dans des systèmes o plusieurs dispositifs esclaves sont connectés sur le même bus de données, des signaux de sélection et de désélection des puces sont nécessaires pour s'adresser à chacun des signaux. Les figures 6A et 6B montrent l'utilisation des signaux S et out(t) pour transmettre des signaux de sélection et de désélection de puces. Pour indiquer une condition de sélection de puce (période Psel), la tension sur le conducteur de signal S est maintenue à une valeur élevée Vl pendant une période Tsel qui suit un flanc d'horloge au temps t2. La période Tsel est de préférence plus longue qu'une période d'horloge T et moins longue que deux périodes d'horloge. Le signal out(t) reflète ceci avec une valeur 1 pendant la période allant de t2 à t2+Tsel. ll Pour indiquer une condition de désélection de puce (période Pdes), le signal S prend une valeur basse, à une tension V0, avec un retard Tr qui suit le flanc de l'horloge au temps t3, et il reste bas pendant la période Tdes. Le retard Tr peut être égal au retard TO mentionné précédemment en référence aux figures 5A, B. Ceci est reflété par le signal out(t), comme indiqué à la figure 6B. La période Tdes est de préférence plus longue qu'une période d'horloge T, et moins longue que deux périodes de l'horloge T. Les signaux S, out(t) restent à leur valeur basse jusqu'à la prochaine impulsion d'horloge au temps t3+2T. A chaque commande de sélection ou de désélection, le dispositif esclave détecte l'absence d'un front d'horloge aux époques t2+T, t3+T. La valeur de out(t) est échantillonnée avec un retard Tc après le dernier front d'horloge quand on a détecté un front d'horloge absent. La valeur de cet échantillon indique si le signal est une sélection (1) ou une désélection (0) de la puce. Les informations en série qui suivent une commande de sélection de puce peuvent être utilisées pour fournir des caractères d'identification de manière à sélectionner la puce requise. Comme le bus de données ne peut communiquer qu'avec une seule puce esclave à la fois, il n'est pas nécessaire d'envoyer des informations d'identification avec une commande de désélection. Simplement, la puce précédemment sélectionnée devient désélectionnée. Les figures 7 à 13 représentent des éléments composant le montage qui peut être utilisés pour réaliser le bus de communication de l'invention. La figure 7 montre un montage convenable comme circuit MV pour engendrer la tension d'alimentation d'un dispositif esclave. Ce montage est un redresseur mono alternance et un montage de lissage. Il comporte une résistance R1, une diode Mi ou un transistor monté en diode, et un condensateur C2 connecté en série entre les conducteurs S et G du bus de communication B. Un agencement en série de transistors Q1, Q2, Q3, Q4 est connecté entre un noeud F commun à M1 et C2, et le conducteur G. Ces transistors, à canal N, sont interconnectés de manière que la source de l'un soit connectée à la grille et au drain du suivant. La source de Q4 est connectée au conducteur G, la grille et le drain de Q sont connectés au noeud F. Un transistor supplémentaire M2 a son canal connecté entre le conducteur S et la sortie Vcm; sa grille est connectée au noeud F. Un autre transistor supplémentaire M3 a son canal connecté en parallèle avec celui de M2, mais sa grille est connectée au circuit de sortie Vcm. Les transistors M2, M3 ont des tensions de seuil approximativement identiques. Le redresseur mono alternance et le montage de lissage Ml, Ri, C2 fonctionnent de manière à fournir au noeud F une tension relativement constante dont la valeur est située entre les tensions Vl et V0. Les transistors Q1, Q2, Q3, Q4 sont montés en diodes, et fonctionnent de manière à maintenir une tension constante d'environ 3,3V au noeud F. Il est possible d'augmenter ou de diminuer le nombre de ces transistors selon leur tension de seuil et la tension constante requise. Le transistor M2 fonctionne comme un suiveur de tension. Ceci maintient une tension de seuil entre la sortie Vcm et le noeud F, et procure une sortie d'alimentation à basse impédance, en fournissant un chemin pour le courant depuis S. La tension d'alimentation Vcm est maintenue à environ 2,8 V. La sortie Vcm est également maintenue à environ 2,8V, au moyen du transistor M3, qui fournit du courant à la sortie Vcm directement à partir du conducteur S. Ce montage fournit une tension d'alimentation Vcm relativement stable, mais qui possède une valeur plutôt basse. La figure 8 montre une première réalisation possible d'une interface d'entrée MI pour le dispositif esclave. Un diviseur de tension comprenant des résistances R2, R3, est placé entre les conducteurs S et G du bus de communication. Un condensateur C3 est placé entre le conducteur G et un noeud commun F2 du diviseur de tension. Le noeud F2 est connecté à la grille d'un transistor Q5, dont le canal est connecté entre le conducteur G et un noeud X, en commun avec la première borne d'une source So de courant i. Un dispositif inverseur INV a une entrée connectée à ce noeud X, et une sortie qui est le signal d'interface out(t). La source So de courant i peut tout simplement être une résistance dont la valeur est grande. Le diviseur résistif est ainsi conçu qu'environ un quart de la tension du signal S est appliquée à la grille de Q5. Un condensateur C3 agit comme filtre de bruit en combinaison avec les résistances R2, R3. De préférence, ce filtre a une constante de temps voisine de 100 ns. Si, par exemple, R2 a une valeur de 300 kW et R3 a une valeur de 100 kW, C3 aura une valeur voisine de 1 pF. Si S varie entre 5V et 3V, la tension au noeud F2 variera entre 1,25V et 0,75V. Par conséquent il est nécessaire de sélectionner Q5 de manière à ce qu'il ait une tension de seuil d'environ 1V, de sorte que la tension au noeud X est haute lorsque S est à V0 et basse lorsque S est à V1. La figure 9 montre une variante de réalisation de l'interface d'entrée MI du dispositif esclave. Les caractéristiques qui sont communes avec la figure 8 portent des mêmes références. Ici, la résistance R2 et le condensateur C3 connectés entre les conducteurs S, G du bus de communication ont un noeud commun F3. Un certain nombre de transistors par exemple deux transistors Q6, Q7 sont agencés en diodes. Ils sont connectés en série entre le noeud F3 et un autre noeud Y. Le noeud Y est connecté à la grille du transistor Q5 et est également connecté au moyen d'une source de courant I8 au conducteur G. La source de courant I8 peut être un miroir de courant mettant en oeuvre des transistors MOS et fonctionnant en mode saturé. Le transistor à canal n Q8 est natif. Il est commandé par une tension de grille Vgi, fournie par un miroir de courant (non montré). Celui-ci peut, de manière typique, fournir un courant de 100lA. Le condensateur C3 agit comme filtre de bruit, en combinaison avec une résistance R2 et peut avoir une valeur d'environ 1 pF. Les transistors Q6, Q7 peuvent être des transistors natifs à canal p, ayant chacun une tension de seuil d'environ 1,5V. La tension au noeud Y est par conséquent inférieure d'environ 3V à la tension au noeud F3. Elle va varier entre 2V et OV, lorsque le conducteur S varie entre 5V et 3V, en fonction de la chute de tension à travers R2. De nouveau, le transistor Q5 fonctionne pour fournir une tension élevée au noeud X lorsque S est bas (VO) et une tension basse au noeud X lorsque S est haut (Vl). L'inverseur INV inverse l'état logique et fournit, grâce à son action de seuil, un signal de sortie out(t) propre. Les informations ainsi récupérées peuvent être stockées en utilisant un verrou, activé une fois par période, actionné par le signal d'horloge de l'esclave, et les bits d'informations ainsi stockés peuvent être assemblés dans un registre pour interprétation. La figure 10 montre une réalisation possible de l'interface de sortie MO du dispositif esclave M. Une résistance R4 et un transistor MOS T3 à canal n sont respectivement connectés en série entre les conducteurs S et G du bus de données. Les informations Sdm qui doivent être émises en série sont appliquées à la grille du transistor T3, au moyen d'un inverseur INVA. Lorsque le dispositif esclave souhaite transmettre un bit "0", l'inverseur INVA applique une tension haute à la grille de T3. Le transistor T3 devient conducteur et la tension du conducteur S approche la tension du conducteur G, du fait de l'effet de court- circuit produit par le transistor T3, limité par la résistance R4. Lorsque le dispositif esclave souhaite transmettre un bit "1", l'inverseur INVA applique une tension basse sur la grille de T3. Le transistor T3 est non- conducteur, et la tension de S n'est pas affectée. La figure 11 montre une réalisation possible du montage de l'interface de sortie gPO du dispositif maître. Le signal d'informations séries Sdg à envoyer est appliqué, au moyen d'un inverseur INV2, à la grille d'un transistor MOS M4. Ce transistor M4 est connecté en série avec une résistance R5, entre les deux conducteurs S, G, du bus de communication. Une série de diodes polarisées en direct D4a, D4b, D4c, est branchée entre la ligne d'alimentation Vcc et le conducteur S. Ces diodes peuvent être des transistors MOS agencés en diodes. Une résistance R6 est branchée en parallèle avec ces diodes. Lorsque la valeur de Sdg est basse, l'inverseur provoque la présence d'une tension élevée sur la grille du transistor M4, le rendant conducteur. La tension du conducteur S sera alors déterminée par le diviseur de tension formé par les résistances R5, R6. Le conducteur S sera par conséquent à Vcc/2 si R5 est approximativement égal à R6, c'est-à-dire à 2,5V pour une tension d'alimentation Vcc de 5V. Lorsque Sdu est à un niveau haut, ce dernier est inversé par l'inverseur INV2 qui applique une tension basse à la grille du transistor M4. Ce transistor devient non-conducteur, et la tension du conducteur S s'élève pour devenir Vcc du fait de la résistance de rappel R6. Les diodes D4a, D4b, D4c, polarisées en direct, maintiennent une valeur d'environ 3V sur le conducteur S pour le cas o un dispositif esclave essaierait de tirer ce conducteur en dessous de cette valeur. Ce dispositif présente par conséquent la haute impédance de sortie désirée entre les valeurs Vl et VO, et une basse impédance de sortie pour les valeurs en dessous de V0, comme exposé précédemment. La figure 12 montre une réalisation possible d'une interface d'entrée gPI d'un dispositif maître. Le conducteur de signal S est connecté par l'intermédiaire d'une résistance R7 à l'entrée non- inverseuse d'un comparateur COM2. Un diviseur résistif composé des résistances R8, R9 branché entre Vcc et le conducteur de masse G, a son noeud central N connecté à l'entrée inverseuse du comparateur COM2. Une sortie du comparateur procure une entrée de données en série in(t) destinées à être utilisées par le dispositif maître. Ce signal est analogue au signal out(t) vu précédemment, mais il est destiné à être entré dans le dispositif maître. Le diviseur résistif est conçu de telle manière que R9 a une valeur approximativement égale à 4 fois celle de R8. Comme le conducteur G est connecté à la borne de masse du dispositif maître, le noeud N aura une tension d'environ 4V. Lorsque la tension du conducteur S est supérieure à la tension du noeud N, la sortie in(t) du comparateur est haute; lorsque la tension du conducteur S est inférieure à cette valeur, la sortie in(t) est basse. Le dispositif maître interprétera les informations ainsi reçues en stockant les signaux in(t) dans un registre à décalage (par exemple). Le décodage et l'interprétation des signaux envoyés sur le bus de communication de l'invention dépendent de la précision temporelle de l'échantillonnage et du générateur de tension sur le conducteur S. Comme les fronts de l'horloge sont fournis de manière continuelle par le dispositif maitre, le dispositif esclave n'a besoin de mesurer que lestemps de retard par rapport au plus récent front d'horloge. La manière la plus simple pour effectuer ceci est d'utiliser un compteur de temps qui est remis à zéro à chaque front d'horloge. La figure 13A montre une réalisation possible du compteur de temps du dispositif esclave. Dans celui- ci, le générateur d'horloge MC du dispositif esclave engendre un signal d'horloge CKM à, par exemple, 2 MHz qu'il envoie à l'entrée d'un compteur à étages multiples CON comprenant une série de bascules L1 - L5. Une remise à zéro de chacune des bascules, sensible au front montant, est branchée pour recevoir le signal out(t). Le générateur d'horloge CKM peut être très simple, comme par exemple un oscillateur en anneau. Figure 13B, les signaux de sortie Col-Co5 de chacune des bascules fournissent une première transition montante à l'intérieur des périodes 1, 2, 4, 8, 16, 32 de CKM, respectivement, après avoir été remis à zéro par chacune des impulsions du signal out(t). Comme les impulsions du signal out(t) remettent le compteur CON à zéro, mais ne synchronisent pas le signal d'horloge CKM, les transitions fournies par les bascules peuvent ne pas être décalées d'un nombre entier de périodes d'horloge après l'impulsion du signal out(t). Chacun des signaux de sortie des bascules est utilisé pour synchroniser un événement dans le protocole de l'invention. Comme chacun des intervalles de temps est relatif à l'impulsion d'horloge, le signal out(t), fournie par le dispositif maître, ce dispositif de synchronisation n'a pas besoin d'être spécialement précis. Col fournit un front montant dans un intervalle de 500 ns à partir de l'impulsion du signal out(t) (pour l'horloge à 2 MHz mentionnée cidessus). Ceci peut être utilisé pour synchroniser le temps de retard Tm après lequel le conducteur S peut être tiré vers une valeur (V0) basse, de manière à transmettre un bit "O". Co2 fournit un front montant dans un intervalle de 1 js à partir de l'impulsion du signal out(t). Ceci peut être utilisé pour synchroniser le temps de retard Td pour détecter un 0 ou un 1 dans la transmission venant du dispositif maître. Co3 fournit un front montant dans un intervalle de 2 Ms à partir de l'impulsion du signal out(t). Ceci peut être utilisé pour mesurer le temps de la fin T1 de la tension haute (Vl) émise par le dispositif maître comme un signal de validation permettant au dispositif esclave de transmettre des informations. Co4 fournit un front montant dans un intervalle de 4 Us à partir de l'impulsion du signal out(t). Ceci peut être utilisé pour mesurer le temps de la fin de la période TmO à l'intérieur de laquelle le dispositif esclave peut tirer le conducteur S vers sa valeur plus basse (VO). Co5 fournit un front montant dans un intervalle de 8 gs à partir de l'impulsion du signal out(t). Ceci peut être approximativement égal à la période d'horloge T du maître. Co6 fournit un front montant dans l'intervalle de 16 ps à partir de l'impulsion du signal out(t). Ceci peut être plus long d'une manière significative qu'une période d'horloge, et peut être utilisé pour mesurer le retard Tc nécessaire à détecter un signal de sélection ou de désélection d'une puce. La durée TO d'une impulsion émise par le dispositif maître qui transmet un "0" peut être pratiquement égale à Tm. Un générateur d'intervalle de temps très simple sera normalement suffisant, puisqu'il est resynchronisé par le rythme du dispositif maître à chaque impulsion d'horloge émise. Même si le rythme utilisé par le dispositif maître et le dispositif esclave doivent être pratiquement égaux, une variation aussi importante que 30-40 % dans la précision de la base de temps de l'esclave comparée à la base de temps du maître, peut être tolérée. C'est pour cette raison que chaque retard mesuré dans l'exemple ci-dessus est deux fois plus long que le précédent retard mesuré. De telles variations peuvent être dues entre autres à des variations de processus ou des changements de température ambiante. On peut utiliser une série de monostables comme générateur d'intervalles de temps, ou bien un montage PLL si une plus grande précision est requise. La figure 14 illustre les contenus possibles d'une communication bidirectionnelle prenant place sur un bus de communication selon l'invention. Tout d'abord, une commande de sélection de puce est envoyée pour valider un dispositif esclave. Lorsque plusieurs dispositifs esclaves sont connectés au bus de communication, il est possible d'envoyer une adresse de puce après la commande de sélection, afin d'identifier quelle puce doit être validée. Ensuite, on peut envoyer une instruction (un "code opératoire"), suivie par l'adresse de la cellule mémoire sur laquelle l'instruction doit s'effectuer, suivie d'informations nécessaires à l'exécution de l'instruction. La séquence code opératoire-adresse- informations peut être répétée plusieurs fois pour transférer toutes les informations ou les instructions requises. Pour permettre au dispositif esclave de transmettre de l'information vers le dispositif maître, le transfert de code opératoire peut être remplacé par une instruction d'invitation comme il est décrit ci-dessus. Le bus de communication à deux fils selon la présente invention peut être avantageusement utilisé pour communiquer avec des étiquettes embarquées dans des articles. Par exemple, des cartouches remplies d'encre utilisées dans des imprimantes peuvent être fournies avec une étiquette et un bus de données selon la présente invention, qui sera utilisé pour assurer la communication entre l'étiquette et un microprocesseur hôte, soit à l'intérieur de l'imprimante, soit dans un ordinateur principal. L'étiquette peut donner des informations relatives à la cartouche, son âge, le type d'encre, la quantité d'encre restante et un code d'identification entré par le fabriquant. Cette information peut être lue par l'ordinateur hôte pour déterminer si le type de cartouche utilisé est correct, si suffisamment d'encre est disponible pour un travail d'impression déterminé, ou si le type d'encre souhaité est présent. Le microprocesseur hôte peut envoyer des messages d'erreur convenables à un opérateur. Des considérations semblables s'appliquent à des étiquettes pour tous types de composants bon marché, consommables ou interchangeables - des boîtiers de batteries, des films photographiques, même à des composants pour l'industrie automobile, dans lesquels la combinaison d'une basse vitesse de transfert avec une installation très simple du bus de données et des dispositifs esclaves peu onéreux rendent de telles solutions attrayantes. Bien que la description fasse référence à un mode de réalisation spécifique, beaucoup de variantes du bus de communication sont possibles et restent dans la portée de la présente invention. En particulier, la polarité et la signification logique des signaux peuvent être inversées; on peut transmettre une tension d'alimentation négative, le conducteur de masse G peut être à une tension fixée autre que la masse, ou bien on peut transmettre un signal différentiel sur les deux conducteurs S, G. La sélection des transistors utilisés en diodes dépend de la polarité requise et de la chute de tension directe requise. Les transistors MOS à canal n utilisés pour les commutations peuvent être remplacés par des transistors équivalents bipolaires npn. De même, un transistor MOS à canal p ou un bipolaire pnp pourrait être utilisé, dans le cas o la polarité des signaux de grille est inversée. Il en va de même pour les transistors MOS à canal p utilisés pour la commutation. Le signal d'horloge dérivé des fronts montants peut être fourni à une boucle à verrouillage de phase qui engendre une fréquence d'horloge beaucoup plus grande pour le fonctionnement interne du dispositif esclave. REVENDICATIONS 1. Procédé pour coder et transmettre un signal d'horloge, une tension d'alimentation et des informations numériques bidirectionnelles à partir d'un dispositif maître (AP) vers un dispositif esclave (M), comportant des étapes pour: - maintenir un premier conducteur (S) à une première tension (VO); - élever périodiquement le premier conducteur à une seconde tension (Vi), à une période fixée (T) après une élévation précédente à la seconde tension; - garder le premier conducteur à une seconde tension pendant une durée prédéterminée, puis faire retourner le premier conducteur à la première tension; - commander les périodes prédéterminées de façon à ce que chacun ait une signification logique; caractérisé en ce que le procédé comprend de surcroit des étapes pour: - faire monter le premier conducteur à la seconde tension, cette montée étant utilisée comme un signal d'horloge; - mesurer la tension du premier conducteur avec un décalage temporel (Td, Tmx) par rapport à l'instant o on fait monter le premier conducteur à une seconde tension; - interpréter les tensions mesurées selon des significations logiques prédéterminées, et; - maintenir un second conducteur (G) à une troisième tension (GND) différente de la première et de la seconde tension. 2. Procédé selon la revendication 1 dans lequel une première période déterminée signifie un bit (0), et une seconde période prédéterminée signifie un bit (1). 3. Procédé selon l'une des revendications 1 ou 2 dans lequel le premier conducteur est maintenu à une d'une première et d'une seconde tensions pendant une période plus longue que la période fixée (T) de manière à indiquer une commande de sélection de puce. 4. Procédé selon l'une des revendications 1 à 3 dans lequel le premier conducteur est maintenu à une d'une première et d'une seconde tensions pendant une période plus longue que la période fixée (T) pour indiquer une commande de désélection de puce. 5. Procédé selon l'une des revendications 1 à 4 dans lequel, de manière à permettre au dispositif esclave de communiquer, le dispositif maître émet une série d'impulsions sur le premier conducteur à une seconde tension et que le dispositif esclave tire le second conducteur à une quatrième tension pour indiquer une première polarité d'un bit transmis, et ne modifie pas la tension du second conducteur pour indiquer une seconde polarité d'un bit transmis. 6. Procédé selon la revendication 5 dans lequel la quatrième tension est égale à la première tension. 7. Procédé selon l'une des revendications 1 à 6 dans lequel la tension du second conducteur n'est pas élevée à la seconde tension pendant une période étendue excédant la première période et dans lequel cet événement est interprété comme un signal de sélection ou de désélection de puce, en fonction de la tension présente sur le second conducteur pendant cette période étendue. 8. Système de communication d'informations comportant un dispositif maître (gP) comprenant une interface de sortie (EPO) et une interface d'entrée (gPI), un dispositif esclave (M) comprenant une interface d'entrée (MI), une interface de sortie (MO), un montage générateur de tension (MV) et un montage générateur d'horloge (MC), un bus de communication (B) comprenant seulement deux conducteurs (S, G), l'interface de sortie du dispositif maître maintenant un premier conducteur (S) à l'un de deux potentiels (V0, Vl) prédéterminés, caractérisé en ce qu'il comporte un circuit pour que le potentiel du premier conducteur (S) soit de manière répétitive régulière porté avec une période fixée (T) à un second potentiel avant de retourner au premier potentiel, et en ce que le premier et le second potentiel sont différents d'un troisième potentiel GND auquel est porté le deuxième conducteur pour fournir une puissance d'alimentation au dispositif esclave. 9. Système de communication d'informations selon la revendication 8 dans lequel l'interface (gP0) de sortie du dispositif maître présente une impédance de sortie pour des tensions entre la première tension (V0) et la seconde tension (Vl) sensiblement plus haute que sa valeur d'impédance de sortie pour des tensions de valeur inférieure à la plus basse (V0) de la première et de la seconde tensions. 10. Système de communication d'informations selon la revendication 8 ou la revendication 9, dans lequel l'interface de sortie (MO) du dispositif esclave présente un chemin d'impédance basse entre le premier conducteur et le second conducteur pour transmettre un signal d'une première polarité vers le dispositif maître, et dans lequel l'interface de sortie du dispositif esclave ne présente pas un chemin de basse impédance entre le premier conducteur et le second conducteur pour transmettre un signal d'une seconde polarité vers le dispositif maître. 11. Système de communication d'informations selon l'une des revendications 8 à 10, dans lequel le montage générateur d'intervalles de temps (MC) du dispositif esclave donne un certain nombre de retards pré-réglés (Col-Co6) à partir de la réception de chaque transition sur le premier conducteur (S), et fournit un signal vers l'interface d'entrée du dispositif esclave provoquant la mesure de la tension sur le premier conducteur, par comparaison avec une valeur de référence prédéterminée, qui se trouve entre la première tension et la seconde tension. 12. Etiquette d'identification comprenant un dispositif esclave comportant une interface d'entrée, une interface de sortie, un montage générateur d'intervalles de temps (MC) et un montage engendrant une tension d'alimentation, le dispositif esclave étant branché à deux conducteurs externes, dérivant sa puissance à partir d'une tension continue qui est continuellement présente entre les deux conducteurs, le montage générateur d'intervalles de temps engendrant des retards en relation avec des changements périodiques de la tension entre les deux conducteurs, l'interface de sortie présentant un chemin à basse impédance entre les deux conducteurs pour transmettre un signal d'une première polarité et présentant un chemin qui ne soit pas d'une telle basse impédance pour transmettre un signal d'une seconde polarité. 13. Cartouche d'encre pour une imprimante contenant une étiquette d'identification selon la revendication 12.