Brevet FR2744263A1 — publié le 19970801

DISPOSITIF DE RÉFÉRENCE DE COURANT EN CIRCUIT INTÉGRÉ L'invention concerne un dispositif de référence de courant stable en circuit intégré. De tels dispositifs sont notamment utilisés dans les circuits mémoires, en particulier pour générer des signaux de temporisation stables nécessaires à la lecture ou l'écriture des cellules mémoires. La stabilité en courant est recherchée sur une plage étendue de température de l'ordre de -50 C à +130 C. Par ailleurs, on cherche à concevoir des circuits capables de fonctionner dans une gamme de tension allant de moins de deux volts jusqu'à environ cinq volts. Il faut donc la possibilité de travailler en basse tension (deux volts et moins) tout en assurant la stabilité en tension dans cette gamme. Enfin, les dispersions des caractéristiques dues au procédé de fabrication doivent rester sans effets sur le courant de référence, pour avoir une bonne fiabilité en fabrication. Il a toujours été difficile de faire des dispositifs de référence de courant répondant à ces critères de stabilité, en particulier dans les technologies logiques telles les technologies Mos ou Cmos, parce qu'on ne connaît a priori aucune caractéristique de procédé qui permettrait d'obtenir une telle stabilité en courant. Les dispositifs de génération de référence de courant connus en technologie logique sont pour la plupart basés sur la structure de miroir de Wilson. Cependant le courant de référence obtenu est assez dépendant du procédé de fabrication. On connaît un autre type de dispositif décrit dans la demande FR 95 09023. Ce dispositif fournit un courant basé sur la différence entre la tension de seuil VtN d'un transistor enrichi et la tension de seuil VtNna d'un transistor natif de même type de conductivité. Le transistor natif attaque une résistance de référence et le courant de référence est donné par (VtN-VtNna)/R. Ce courant de référence est stabilisé par une boucle de contre- réaction formée par le montage en série d'un transistor Mos de type P et d'un transistor Mos de type N, natif et monté en diode sur la grille du transistor natif qui attaque la résistance de référence. Néanmoins, l'utilisation d'une contre-réaction pour obtenir la stabilité n'est pas une solution très satisfaisante. De plus, dans ce dispositif, la tension de seuil du transistor natif qui attaque la résistance de référence varie avec la tension source-substrat (effet substrat). Dans l'invention, une autre structure en circuit intégré a été trouvée pour fournir une référence de courant stable. L'invention a donc pour objet un dispositif de référence de courant intrinsèquement stable, sans contre-réaction pour compenser telle ou telle variation. Telle que revendiquée, l'invention concerne un dispositif de référence de courant en circuit intégré avec une résistance de référence. Selon l'invention, le dispositif comprend un premier et un deuxième transistor de même type de conductivité, le premier ayant sa grille et son drain reliés ensemble à une première borne de la résistance, le deuxième ayant sa grille et son drain reliés ensemble à une deuxième borne de la résistance, et le premier transistor ayant une tension de seuil supérieure à celle du deuxième transistor, les deux transistors étant polarisés en mode saturé, la source de chacun de ces transistors étant polarisée au même potentiel que le substrat ou le caisson dans lequel le transistor est réalisé. On obtient un courant de référence intrinsèquement stable en tension d'alimentation, température et procédé de fabrication. Le dispositif peut- être transposé d'une technologie de fabrication à une autre sans simulations. D'autres caractéristiques et avantages de l'invention sont détaillés dans la description jointe faite à titre indicatif et non limitatif de l'invention et en référence aux dessins annexés dans lesquels: - la figure 1 représente un mode de réalisation d'un dispositif de référence de courant selon l'invention, la figure 2 représente un autre mode de réalisation de l'invention, - la figure 3 représente une variante du dispositif de la figure 2 et - la figure 4 montre l'évolution de la tension au noeud C du dispositif de la figure 3 en fonction de la tension d'alimentation. La figure 1 représente le schéma électronique d'un dispositif de référence de courant en circuit intégré selon l'invention. Il comporte principalement une résistance de référence Rr qui sera traversée par le courant de référence Ir. Une première borne A de cette résistance est connectée au drain d'un premier transistor Mos T1. Une deuxième borne B de la résistance de référence est connectée au drain d'un deuxième transistor Mos T2. Ces deux transistors ont chacun leur grille reliée à leur drain. Et le premier transistor T1 a une tension de seuil supérieure à celle du deuxième transistor T2. Dans l'exemple, les transistors T1 et T2 sont de type N réalisés dans une technologie classique à substrat P. Le transistor T2 est alors du type natif tandis que le transistor T1 est du type enrichi, pour remplir la condition sur les tensions de seuil (Vt1 Le substrat P est donc relié au même potentiel que la source des transistors T1 et T2, ce qui a pour effet de supprimer l'effet substrat. On a donc une tension de seuil particulièrement stable avec la tension d'alimentation. Une résistance Ri est connectée au drain du premier transistor T1 pour appeler un courant de charge Il. Cette résistance de polarisation Ri peut très bien être reliée directement à la tension d'alimentation Vcc, comme représenté en pointillé sur la figure 1, ou alors, on peut prévoir un circuit de polarisation CP. Les deux transistors T1 et T2 qui sont montés en diode sont alors en mode saturé et on retrouve sur leur drain, la tension de seuil du transistor. On retrouve ainsi aux bornes de la résistance de référence Rr, la tension VtN-VtNna, o VtN est la tension de seuil Vtl du transistor enrichi T1, de l'ordre de 0.8 volt et VtNna est la tension de seuil Vt2 du transistor natif T2, soit environ 0.2 volt. Le courant de référence Ir est donc donné par la relation Ir= (VtN-VtNna)/Rr. Ce courant de référence est indépendant de la température. En effet, selon la théorie et comme vérifié en pratique, les tensions de seuil du transistor natif et du transistor enrichi varient en parallèle, de deux millivolts par degré, en sorte que leur différence est pratiquement indépendante de la température. La seule variation avec la température possible du courant de référence obtenu par le dispositif de l'invention ne peut venir que de la résistance de référence Rr. On pourra choisir de réaliser cette résistance en technologie dite de drain extension. Cette technologie est celle utilisée en technologie Mos à faible dopage de drain dite "LDD", et correspondant à une première implantation et diffusion peu dopée (N-) avant la diffusion très dopée, pour obtenir un profil de jonction moins abrupt, ayant une meilleure tenue en tension. On peut aussi réaliser la résistance de référence en diffusion de type source/drain de transistor, donc plus dopée (N+ ou P+), plus stable en température. Les variations des caractéristiques dues au procédé de fabrication, affectent toutes les tensions de seuil ainsi que la valeur de la résistance de référence. Pour la différence des tensions de seuil (VtnVtna) du transistor N enrichi T1 et du transistor N natif T2, la variation ne peut provenir en procédé que de la variation de la dose d'implant de seuil du transistor enrichi T1, puisque l'épaisseur de l'oxyde de grille est la même pour les deux transistors et que la variation de seuil due à l'opération de dopage initial du substrat se retrouve aussi bien sur le transistor natif que sur le transistor enrichi. On peut estimer cette variation à 10%. La variation de la résistance avec le procédé est du même ordre. Dans le pire cas, la variation du courant de référence due au procédé est ainsi de l'ordre de 20%, ce qui est satisfaisant. On a vu que la résistance de polarisation du dispositif pouvait être reliée directement à la tension d'alimentation Vcc. Le dispositif a alors l'avantage de fonctionner à très basse tension, puisque le chemin critique entre la tension d'alimentation et la masse est donné par Ri, Rr, T2. Cependant, le courant de charge Il est alors directement dépendant de la tension d'alimentation Vcc. Si on fait varier la tension d'alimentation Vcc dans une gamme allant de 1.6 volt à 6 volts, le courant de charge du premier transistor variera fortement, avec une incidence gênante sur la stabilité de la tension de drain du premier transistor et par conséquent sur le courant de référence. Pour cette raison, dans une première variante représentée à la figure 1, on prévoit d'utiliser un circuit de polarisation CP, qui comprend un transistor Mos T3, monté en diode, pour imposer sur la résistance de charge R1 une tension de seuil de transistor supérieure à la tension de seuil du transistor T1, au lieu de la tension d'alimentation Vcc. Par exemple, on choisit un transistor de type P natif pour pouvoir polariser le transistor N enrichi T1. La tension de seuil d'un transistor P natif (1.5 volts environ) est en effet supérieure à la tension de seuil d'un transistor N enrichi (0.8 volt environ). Mais on pourrait très bien choisir un transistor de type N, plus enrichi que le transistor T1. Dans l'exemple représenté on polarise le transistor T3 de type P en mode saturé au moyen d'une résistance R2 reliée à la tension d'alimentation Vcc. On se retrouve alors avec un courant de charge Il du transistor T1 proportionnel à la différence entre la tension de seuil Vtpna d'un transistor P natif et la tension de seuil VtN d'un transistor N enrichi: Il=(VtPna-VtN)/Rl. Ainsi, lorsque Vcc varie, la tension de drain du transistor T1 ne varie quasiment plus. Le courant de référence Ir=(VtN-VtNna)/Rr est alors pratiquement indépendant de la tension d'alimentation Vcc. En cumulant toutes les variations: tension d'alimentation, température, procédé, on a pu ainsi obtenir avec les valeurs indiquées sur le schéma de la figure 1 et avec des résistances réalisées en drain extension, un courant de référence variant dans un rapport Imax/Imin inférieur à 3. En pratique, il faut noter que la résistance R1 est chargée à partir de la résistance R2 et la résistance de référence Rr est chargée à partir de la résistance R1. Pour que le courant soit suffisant pour polariser l'ensemble du dispositif, il faut donc choisir des résistances de valeurs telles que R2 drain-extension est moins stable en température. Par ailleurs, si on utilise des résistances de valeurs élevées, on augmente la constante de temps du dispositif liée aux capacité parasites de drain. Comme le courant est aussi plus faible, il est aussi plus lent à s'établir. Ceci peut être un inconvénient pour certaines applications. La figure 2 représente ainsi un autre schéma électronique d'un dispositif de référence de courant en circuit intégré selon une variante de réalisation de l'invention, qui permet d'utiliser des résistances de valeurs plus faibles. Dans cette variante, on utilise un transistor Mos T4 en suiveur pour appliquer à la résistance de charge R1, une tension de polarisation indépendante de la tension d'alimentation. Dans l'exemple le transistor Mos T4 est de type N et connecté entre la tension d'alimentation Vcc et la résistance R1. Ce transistor T4 est commandé sur sa grille par la tension imposée par le montage série d'un transistor T5 monté en diode en direct (grille et drain reliées) et d'un transistor T6 monté en diode en direct. Ces deux transistors T5 et T6 sont connectés en série entre la grille du transistor suiveur T4 et la masse. Le transistor T5 est de préférence de même type que le transistor T4 et avec la même tension de seuil (pour se compenser comme on va le voir). Dans l'exemple le transistor T6 est de type P et natif. Il pourrait être de type N. Il faut seulement que sa tension de seuil soit supérieure à celle du transistor T1. Une résistance R3 est prévue entre la tension d'alimentation Vcc et le transistor T5 pour polariser les transistors T5 et T6 en mode saturé. Enfin, dans l'exemple, les transistors T4 et T5 de type N sont choisis natifs, pour aveir la plus faible tension de seuil, qui permet au dispositif de fonctionner à la plus basse tension d'alimentation possible. De cette manière on retrouve sur la borne de la résistance de charge R1 connectée au transistor T4, la tension (VtNna+VtPna-VtNna) soit donc VtPna. Le courant de charge du transistor T1 est donc (Vtpna-VttNna)/R1 et est donc très stable, comme déjà expliqué précédemment. L'intérêt de cette variante est que dans la résistance R3, on ne consomme que le courant nécessaire pour polariser les transistors T5 et T6, contrairement au schéma de la figure 1 o la résistance R2 doit non seulement polariser le transistor T3, mais aussi fournir assez de courant pour la résistance de polarisation R1 et la résistance de référence Rr. Le schéma de la figure 2 permet en pratique d'autoriser une consommation de courant plus importante dans les résistances Rl et Rr, et permet donc d'abaisser la valeur de ces résistances. On a donc un courant de référence qui pourra s'établir plus rapidement. De plus, si les valeurs de résistances sont plus faibles, on est moins gêné sur le plan de l'encombrement pour choisir de réaliser au moins la résistance de référence en technologie source/drain. On améliore aussi la tenue en température du dispositif du fait que les résistances sont plus dopées. On pourrait réaliser la résistance de charge Rl en diffusion source/drain également, mais cela a une moindre incidence sur la stabilité. On obtient donc un dispositif très stable. Par contre le fonctionnement en basse tension est dégradé par le transistor suiveur T4 qui ajoute une chute de tension supplémentaire (0.5 volt) dans le chemin critique du montage. En pratique, on a pu vérifier avec les valeurs indiquées sur la figure 2 et une résistance de référence réalisée en diffusion de type source/drain de transistor P que le courant est stable dans une gamme de tension allant de deux volts à 5.5 volts pour une température variant entre -50 et +150 c. Bien entendu, cette deuxième variante fonctionne aussi avec des valeurs de résistances élevées, mais on retrouve alors les mêmes inconvénients (temps de réponse plus lent, encombrement). La figure 3 représente une variante du dispositif de la figure 2, qui permet d'améliorer encore la stabilité du courant de référence. En effet, dans le dispositif de la figure 2, la résistance R3 est directement alimentée par la tension d'alimentation logique du circuit. Si la tension d'alimentation varie, par exemple si elle augmente, on a une répercussion sur la grille du transistor T4 suiveur, ce qui va tendre à faire augmenter le courant de référence Ir. Une amélioration de la stabilité du courant peut être apportée avec le dispositif de la figure 3. Dans ce dispositif une résistance R4 est intercalée entre la tension d'alimentation Vcc et la borne C de la résistance R3. Et une branche identique à la branche (T5, T6) est prévue entre la borne C et la masse, comprenant deux transistor T8 et T9. Le transistor T8 est montée en diode et identique au transistor T5. Le transistor T9 est monté en diode et identique au transistor T6. Dans l'exemple ils sont tous de même type N enrichis et de même géométrie (W/L). Ce qui est important en pratique c'est que deux à deux, T5 et T8, T6 et T9, soient identiques pour avoir la compensation escomptée. Cette branche (T8, T9) sert de limiteur de la tension au noeud C, pour rendre ce noeud moins dépendant des variations de la tension d'alimentation Vdd. Quand le dispositif est mis sous tension, le noeud C suit l'augmentation de la tension d'alimentation par il le biais de la résistance R4. Mais dès que le noeud C atteint un potentiel de l'ordre de 2 x Vtn (somme des tensions de seuil des transistors T8 et T9 en série), la branche T8, T9, tend à maintenir ce niveau au noeud C: la tension Vc va alors bouger beaucoup moins, comme montré sur la figure 4. En effet T8 et T9 n'ont pas la résistance R3 dans leur branche, ils vont passer plus de courant (I) que T5 et T6. Ainsi la tension sur cette branche donnée par Vt8+Vt9+ Ron.I, o Ron est la résistance passante équivalente des deux transistors, sera toujours légèrement supérieure à Vt5+Vt6 (Vti est la tension de seuil du transistor Ti). C'est ce qui permet d'avoir une tension très faible dans la résistance R3. Ainsi cette régulation de la tension au noeud C de la résistance R3 permet de limiter le courant dans la branche (T5,T6). De cette manière, on a une meilleure régulation de la tension de grille du transistor suiveur T4 et de la tension de drain du transistor T5. Le dispositif représenté peut très bien être réalisé en technologie NMOS. Sur la figure 3, on a en outre représenté des transistors de mise sous-tension du dispositif. Dans l'exemple, un transistor T10 de type P permet d'appliquer ou non la tension d'alimentation Vcc au dispositif (signal EN=0), tandis qu'un transistor Tll de type N force la sortie à zéro quand le dispositif doit être hors tension (signal EN=1). Mais ces transistors ne sont pas obligatoires. Avec un dispositif selon l'une quelconque des variantes décrites précédemment, on obtient un courant de référence Ir, duquel on peut obtenir d'autres courants de référence, par des montages en miroir de courant. Un tel montage est par exemple montré sur la figure 2: un transistor T7 de type N et natif est monté en miroir de courant par rapport au transistor T2: sa grille est commandée par la grille du transistor T2. Une autre résistance de référence Rr' est connectée au drain du transistor T7 sur une borne. L'autre borne est reliée à la tension d'alimentation Vcc. On utilisera de préférence la même technologie de fabrication pour les résistances de référence. On obtient un courant de référence stable Ir'. Notamment, on a pu vérifier en pratique que l'évolution de la tension au drain du transistor T7 avec la tension d'alimentation Vcc est parfaitement parallèle entre 1.6 et 6 volts. Pour la réalisation pratique du dispositif, il est à noter que l'on choisit de préférence un transistor T7 à canal long, par exemple avec une longueur de canal supérieure à 5 microns en technologie 1 micron, pour s'affranchir des effets de canal court qui nuisent à la stabilité en courant en mode saturé (avec un canal long, le courant de saturation ne dépend plus de la tension drain-source). L'invention vient d'être décrite en choisissant des transistors de types de conductivité particuliers. On peut bien entendu choisir des transistors de types de conductivité inversés, sauf à respecter les différents critères exposés. L'ensemble du schéma se déduit aisément, en inversant les types de conductivité et les polarités dans les schémas des figures 1 à 3. Le dispositif de référence de courant en circuit intégré selon l'invention offre donc une grande stabilité. Et de par sa conception sans contre- réaction, il est transposable d'une technologie de fabrication à l'autre sans simulations, ce qui n'est pas le moindre de ses avantages. REVENDICATIONS 1. Dispositif de référence de courant en circuit intégré comprenant une résistance de référence (Rr), caractérisé en ce qu'il comprend un premier et un deuxième transistor Mos de même type de conductivité, le premier (T1) ayant sa grille et son drain reliés ensemble à une première borne (A) de la résistance de référence, le deuxième (T2) ayant sa grille et son drain reliés ensemble à une deuxième borne (B) de la résistance de référence, le premier transistor ayant une tension de seuil supérieure à celle du deuxième transistor et les deux transistors étant polarisés en mode saturé, la source de chacun de ces transistors étant polarisée au même potentiel que le substrat ou le caisson dans lequel le transistor est réalisé. 2. Dispositif de référence selon la revendication 1, caractérisé en ce qu'il comprend un troisième transistor Mos (T3) avec une tension de seuil supérieure à celle du premier transistor et ayant sa grille reliée à son drain, de manière à appliquer au premier transistor un courant de polarisation (Il) proportionnel à la différence des tensions de seuil desdits premier et troisième transistors au moyen d'une résistance de polarisation (R1) connectée entre le premier et le troisième transistor. 3. Dispositif de référence selon la revendication 1, caractérisé en ce que le circuit de polarisation comprend un quatrième transistor suiveur Mos (T4), connecté en série avec une première résistance (R1) pour polariser le premier transistor (T1), ledit transistor suiveur étant commandé sur sa grille par le montage série d'un cinquième et d'un sixième transistors Mos, le cinquième transistor (T5) ayant le même type de conductivité et la même tension de seuil que le transistor suiveur et étant monté en diode, et le sixième transistor Mos (T6) ayant une tension de seuil supérieure à celle du premier transistor (T1) et étant monté en diode, ces deux transistors étant polarisés en mode saturé par une deuxième résistance (R3) connectée entre le drain du transistor T5 et la tension d'alimentation Vcc. 4. Dispositif selon la revendication 3, caractérisé en ce qu'il comprend une troisième résistance de polarisation (R4) intercalée entre la tension d'alimentation et la deuxième résistance (R3) à un noeud C, et un montage en série entre ce noeud C et la masse d'un septième transistor (T8) monté en diode et identique au cinquième transistor (T5) et d'un huitième transistor (T9) monté en diode identique au sixième transistor (T6). 5. Dispositif selon l'une quelconque des revendications 1 à 4, caractérisé en ce que la résistance de référence (Rr) est réalisée en diffusion de type drain extension. 6. Dispositif selon l'une quelconque des revendications 1 à 4, caractérisé en ce que la résistance de référence (Rr) est réalisée en diffusion de type source/drain. 7. Dispositif selon la revendication 5, caractérisé en ce que les résistances de polarisation (Rl, R3, R4) sont aussi réalisées en diffusion de type source/drain. 8. Dispositif selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend en outre au moins une structure en miroir (T7) de courant par rapport au deuxième transistor (T2) pour obtenir un autre courant de référence (Ir') dans une autre résistance de référence Rr'. 9. Dispositif selon la revendication 8, caractérisé en ce que l'autre résistance de référence est réalisée dans la même technologie que la première (Rr). 10. Dispositif selon la revendication 8, caractérisé en ce que les transistors (T2, T7) utilisés dans la structure en miroir de courant sont à canal long.