Brevet FR2747234A1 — publié le 19971010

PROCEDE DE FABRICATION D'UN TRANSISTOR EN COUCHE MINCE, ET TRANSISTOR EN COUCHE MINCE La présente invention concerne un procédé de fabrication de transistors en couche mince. et une structure correspondante. destinés à être utilisés dans un dispositif d'affichage à cristal liquide à matrice active. Les dispositifs d'affichage à cristal liquide à matrice active comprennent des dispositifs de commutation. tels que des transistors en couche mince intégrés constituant des éléments actifs pour piloter et/ou contrôler chaque pixel. 1 0 Comme représenté sur la figure IA. un dispositif d'affichage à cristal liquide classique 11 présentant une matrice de transistors en couche mince intégrée comprend des électrodes de pixel sensiblement rectangulaires 47, disposées les unes à côté des autres en rangs et en colonnes, sur un substrat en verre transparent. Une pluralité de lignes de bus de grille 13 (lignes d'adresse) est disposée entre les rangées respectives d'électrodes de pixel 47 et une pluralité de lignes de bus de source 14 (lignes de données) est disposée entre les colonnes d'électrodes de pixel 47. La figure IB illustre une vue à plus grande échelle d'un pixel du dispositif d'affichage à cristal liquide de la figure 1. Le pixel comprend un transistor en couche mince présentant une électrode de grille 33, en saillie par rapport à une ligne de bus de grille 13. qui est formée sur un substrat en verre transparent. Une couche isolante recouvre l'électrode de grille et. sur cette couche isolante. sont disposées des lignes de bus de source 14, perpendiculaires aux lignes de bus de grille. Une couche semi- conductrice est formée sur la couche isolante recouvrant la ligne de bus de grille et l'électrode de grille, au voisinage des intersections des lignes de bus de grille 13 et des lignes de bus de source 14. Des électrodes de source et de drain, disposées en face l'une de l'autre sur chaque couche semi-conductrice. complètent les éléments actifs du transistors en couche mince. Un procédé de fabrication d'un dispositif d'affichage à cristal liquide classique est décrit ci-dessous. en référence aux figures 2A à 2E qui montrent des vues en coupe le long de la ligne II-II de la figure lB. pendant le procédé de fabrication. L'électrode de grille 33 est d'abord formée sur un substrat en verre transparent 31. en déposant et en structurant une première couche métallique, comme représenté sur la figure 2A. Une première couche isolante ou couche d'isolation de grille 35 constituée de SiNx. une couche semi-conductrice en silicium amorphe 37 et une seconde couche isolante en SiNx sont ensuite déposées successivement sur toute la surface du substrat. Des moyens d'arrêt d'attaque 40 sont ensuite formés en structurant la seconde couche isolante. comme représenté sur la figure 2B, puis on dépose sur toute la surface du substrat une couche semi-conductrice dopée aux impuretés 39, formée de silicium amorphe du type n+. La couche semi-conductrice 37 est ensuite structurée. en même temps que la couche semi-conductrice du type n+ 39, comme représenté sur la figure 2C. Ensuite. on pulvérise une seconde couche métallique 43 sur toute la surface du substrat, et on forme des électrodes de source 43a et 43b en structurant la seconde couche métallique. La portion de la couche semi-conductrice du type n+ 39 qui n'est pas couverte par les électrodes de source et de drain est ensuite attaquée en utilisant les électrodes de source et de drain comme masque. comme représenté sur la figure 2D. Après avoir formé les électrodes de source et de drain, une couche de passivation isolante 45 est formée en déposant en une couche de nitrure de silicium sur le substrat, et un trou de contact est tformé dans la couche de passivation isolante au-dessus de l'électrode de drain. Une couche d'oxyde d'étain et d'indium est pulvérisée sur la surface du substrat et une électrode de pixel 47 est formée en structurant la couche d'oxyde d'étain et d'indium. de telle sorte que l'électrode de pixel 47 soit en contact électrique avec l'électrode de drain 43b (voir fig. 2E). Le transistor en couche mince fabriqué par la méthode classique décrite ci- dessus est connu sous le nom de transistor de type à moyen d'arrêt d'attaque ("etch- stop type TFT" en langue anglaise). De préférence. la portion de la couche semi- conductrice 39 non couverte par les électrodes de source et de drain devrait être complètement attaquée. En conséquence. l'attaque doit être poursuivie pendant un temps considérable. De la sorte, on prévoit des moyens d'arrêt d'attaque 40 pour empêcher que la couche semi-conductrice 37 ne soit trop attaquée. Toutefois, le fait d'inclure les moyens d'arrêt d'attaque ajoute une étape de masquage additionnel. ce qui peut réduire le rendement. En particulier. cette étape additionnelle est compliquée, et requiert des temps d'exposition et des températures d'exposition spécifiques, ainsi que le développement d'un agent photosensible et une cuisson. Si ces paramètres ne sont pas précisément contrôlés, le rendement peut en souffrir. En conséquence. il serait préférable de réduire le nombre d'étapes de masquage. Un but de la présente invention est de fournir une méthode de fabrication de transistors en couche mince, ainsi qu'une structure correspondante, dans lesquels les électrodes de source et de drain et une couche semi-conductrice contenant des impuretés sont attaquées simultanément en utilisant un masque unique. Un autre but est de fournir un procédé de fabrication de transistors en couche mince comprenant une couche isolante qui puisse contrôler l'étendue de l'attaque. Afin d'atteindre ces buts. le procédé de fabrication de transistors en couche mince selon la présente invention est avantageusement le suivant. 142-1 1 [D)( PO-tcxlc'- I Une première couche métallique est déposée sur un substrat de verre transparent, et une électrode de grille est formée en structurant la première couche métallique. Une première couche isolante. une couche semi-conductrice contenant des impuretés et une seconde couche isolante sont successivement déposées sur les électrodes de grille et le substrat en verre transparent. La seconde couche isolante est structurée pour former un îlot en attaquant une portion de la seconde couche isolante. Une seconde couche métallique est ensuite déposée sur la seconde couche isolante en forme d'îlot, et sur la couche semi-conductrice contenant les impuretés. En une seule étape, la seconde couche métallique. la couche semi-conductrice contenant des impuretés, et la couche semi- conductrice sont attaquées. et on forme des électrodes de source et de drain par attaque d'une portion de la seconde couche métallique, de la seconde couche isolante, et de la couche semi-conductrice contenant des impuretés. Une couche de passivation isolante présentant un trou de contact est formé sur les électrodes de source et de drain, sur la couche semi- conductrice et sur la première couche isolante. Une électrode transparente est formée sur une portion de la couche de passivation isolante, en déposant et en structurant une couche conductrice transparente, l'électrode transparente étant électriquement reliée à l'électrode de drain. Un transistor en couche mince selon la présente invention comprend de préférence un substrat de verre transparent; une électrode de grille formée sur le substrat de verre transparent; une première couche isolante recouvrant l'électrode de grille et le substrat de verre transparent; une couche semi-conductrice formée sur la première couche isolante; une couche semi-conductrice contenant des impuretés formée sur la couche semi-conductrice, la couche semi-conductrice contenant des impuretés étant séparée en deux parties; des parties d'une seconde couche isolante respectivement formées sur chaque partie distincte de la couche semi-conductrice contenant des impuretés; des électrodes de drain et de source respectivement formées sur les parties de la couche semi-conductrice contenant les impuretés et les parties de la seconde couche isolante; une couche de passivation isolante avec un trou de contact, qui est formée sur les électrodes de source et de drain. sur la couche semi- conductrice et sur la première couche isolante; et une électrode transparente formée sur une portion de la couche de passivation isolante, l'électrode transparente étant électriquement reliée à l'électrode de drain par l'intermédiaire du trou de contact. Plus précisément, l'invention propose un procédé de fabrication d'un dispositif semi-conducteur comprenant les étapes de: - dépôt d'une première couche semi-conductrice sur un substrat: - dépôt d'une seconde couche semi-conductrice sur ladite première couche semi- conductrice; - dépôt d'une couche isolante sur ladite seconde couche semi-conductrice; - formation d'une structure dans ladite couche isolante: - dépôt d'une couche conductrice sur ladite couche isolante structurée; et - en une seule étape, attaque d'une portion de ladite couche conductrice, et attaque d'une portion de ladite seconde couche semi-conductrice à travers ladite couche isolante structurée. Pendant l'étape unique d'attaque. d'autres portions desdites couche conductrice et seconde couche semi-conductrice sont avantageusement attaquées, ainsi qu'une portion de ladite première couche semiconductrice. lesdites autres portions desdites couche conductrice et seconde couche semi-conductrice et ladite portion de ladite première couche semi-conductrice étant latéralement distantes du lieu de ladite couche isolante structurée. Après ladite étape unique d'attaque. la couche conductrice est de préférence divisée en des première et seconde parties. ledit procédé comprenant avantageusement en outre les étapes de: - dépôt d'une couche de passivation sur lesdites première et seconde partie de ladite couche conductrice et - attaque sélective d'une portion de ladite couche de passivation. de sorte à former ui trou de contact au-dessus de ladite première partie de couche conductrice. On peut dans ce cas prévoir en outre les étapes de: - dépôt d'une couche conductrice transparente sur ladite couche de passivation attaquée. et dans ledit trou de contact et - formation d'une structure dans ladite couche conductrice transparente afin de former une électrode électriquement reliée à ladite première partie de couche conductrice. La couche isolante est avantageusement une seconde couche isolante, et. avant l'étape de dépôt de la première couche semi-conductrice. le procédé peut comprendre les étapes de: - dépôt d'une électrode de grille sur ledit substrat et - dépôt d'une première couche isolante sur ladite électrode de grille. Le substrat peut comprendre du verre. Les première et seconde parties de la couche conductrice sont de préférence les électrodes de source et de drain dudit dispositif semi-conducteur. On peut aussi prévoir l'étape d'incorporation d'impuretés dopantes dans ladite seconde couche semi-conductrice. L'invention propose aussi uin procédé de fabrication d'un transistor en couche mince comprenant les étapes de: - dépôt d'une première couche conductrice sur un substrat: R 14 14[:' 42iDOI -- / IIer [''-4 I, formation d'une structure dans la première couche conductrice pour former une électrode de grille: - dépôt d'une première couche isolante sur ledit substrat; - dépôt d'une couche semi-conductrice sur ledit substrat; dépôt d'une couche semi-conductrice dopée sur ladite couche semi-conductrice; - dépôt d'une seconde couche isolante sur ladite couche semi-conductrice dopée; - formation d'une structure dans ladite seconde couche isolante pour former un îlot au-dessus de ladite électrode de grille: - dépôt d'une seconde couche conductrice sur ledit ilot de ladite seconde couche 1 1I secondes portions de ladite seconde couche conductrice. de ladite couche semi- conductrice dopée et de ladite couche semi-conductrice. - dépôt d'une couche de passivation sur lesdites première et seconde bornes, sur ladite première portion de ladite couche semi-conductrice. et sur ladite première couche isolante: - enlèvement d'une partie de ladite couche de passivation au-dessus de ladite première borne pour exposer une partie de ladite première borne: - dépôt d'une couche conductrice transparente sur ladite couche de passivation et sur ladite partie portion exposée de ladite première borne: et - formation d'une structure dans ladite couche conductrice transparente pour former une électrode électriquement reliée a ladite borne. Le substrat peut comprendre du verre, et les première et seconde bornes peuvent respectivement constituer des électrodes de drain et de source du transistor en couche mince. L'invention propose enfin un dispositif semi-conducteur comprenant: - un substrat: - une électrode de grille formée sur une première portion dudit substrat: - une première couche semi-conductrice formée au-dessus de ladite électrode de grille et d'une seconde portion dudit substrat adjacent à ladite première portion; - des première et seconde parties séparées d'une couche conductrice dopée, disposées sur la surface de ladite première couche semi-conductrice et définissant une portion exposée de ladite première couche semi-conductrice: - des première et seconde parties d'une couche isolante respectivement disposées sur lesdites première et seconde parties séparées de ladite couche semi-conductrice dopée au voisinage de la périphérie de ladite portion exposée de ladite première couche semi-conductrice: - une première électrode au-dessus de et en contact avec lesdites premières parties de la couche semi-conductrice dopée et de ladite couche isolante: et - une seconde électrode au-dessus de et en contact avec lesdites secondes parties de la couche semi-conductrice dopée et de ladite couche isolante. Ce dispositif peut aussi comprendre: - une couche de passivation audessus desdites première et seconde électrodes et de ladite portion exposée de ladite première couche semi-conductrice. ladite couche de passivation présentant une ouverture exposant une partie de ladite première électrode: et - une électrode transparente disposée au- dessus de ladite couche de passivation et électriquement reliée à ladite première électrode à travers ladite ouverture. Le substrat peut comprendre du verre. et le dispositif semi-conducteur peutit être un transistor en couche mince. Avantageusement, l'épaisseur desdites première et seconde parties de ladite couche isolante est sensiblement la même que l'épaisseur de ladite première couche semi-conductrice. L'épaisseur desdites première et seconde parties de ladite couche isolante peutit aussi être inférieure à l'épaisseur de ladite première couche semiconductrice. De préférence. les première et second parties de ladite couche isolante et ladite première couche semi-conductrice présentent sensiblement le même taux de résistance à l'attaque. L'invention propose enfin un transistor en couche mince comprenant: - un substrat: - une électrode de grille formée sur une surface dudit substrat: - une première couche isolante formée sur ladite surface du substrat et sur ladite électrode de grille: - une première couche semi- conductrice disposée sur ladite première couche isolante; - une seconde couche semi-conductrice dopée formée sur ladite première couche semi-conductrice, ladite seconde couche semi-conductrice dopée comprenant des première et seconde parties distinctes exposant une portion de ladite première couche semi-conductrice: - des parties d'une seconde couche isolante formées sur des portions respectives desdites première et seconde parties de ladite seconde couche semi- conductrice dopée: R142tI1 14'1, -)(-tc "s1 '-,-, des électrodes de source et de drain formées sur lesdites parties de la seconde couche isolante et en contact avec lesdites première et seconde parties de ladite couche semi-conductrice dopée;: - une couche de passivation formée sur les électrodes de source et de drain. sur ladite portion exposée de ladite première couche semi-conductrice. et sur ladite première couche isolante. ladite couche de passivation présentant un trou de contact exposant une partie de ladite électrode de drain; et - une électrode transparente disposée sur ladite couche de passivation. ladite électrode transparente étant électriquement reliée à ladite électrode de drain à travers ledit trou de contact. De préférence. l'épaisseur desdites parties de la seconde couche isolante est sensiblement la même que l'épaisseur de ladite première couche semiconductrice. L'épaisseur desdites parties de la seconde couche isolante peut aussi être inférieure à l'épaisseur de ladite première couche semi-conductrice. Lesdites parties de la seconde couche isolante et ladite première couche semi- conductrice présentent avantageusement sensiblement le même taux de résistance à l'attaque. De préférence. lesdites parties de la seconde couche isolante sont disposées au voisinage de ladite portion exposée de ladite première couche semiconductrice. On comprendra que la description générale qui précède et la description détaillée qui suit ne sont que des exemples à but explicatif. et ne limitent pas l'invention. Les dessins joints. qui sont incorporés dans et constituent une partie de la présente description. illustrent différents modes de réalisation de l'invention, et en liaison avec la description servent à expliquer les principes de l'invention. Sur ces dessins: - la figure I A est un diagramme de circuit montrant un dispositif d'affichage à cristal liquide classique; - la figure lB est une vue de dessus à plus grande échelle. montrant un élément d'affichage unique du dispositif d'affichage à cristal liquide de la figure 1A; - les figures 2A à 2E illustrent un procédé de fabrication des transistors en couche mince du circuit de la figure 1 A; et - les figures 3A à 3G illustrent diverses étapes de fabrication de transistors en couche dans un dispositif d'affichage à cristal liquide suivant la présente invention. Référence est maintenant faite en détail aux modes de réalisation préférés de l'invention, dont des exemples sont illustrés dans les dessins joints. Lorsque cela est possible, les mêmes références sont utilisées dans l'ensemble des dessins pour identifier des parties analogues ou similaires. IrI))(- ' 7- 7 1 Le procédé de fabrication de transistors en couche mince selon la présente invention est maintenant décrit en référence aux figures 3A à 3G. Comme représenté dans la figure 3A. une première couche métallique constituée d'aluminium ou d'un alliage d'aluminium choisi parmi les alliages d'aluminium tels que AI-Pd. AI-Si. Al-Si-Ti. Al-Si-Cu. etc... est pulvérisée sur un substrat de verre transparent 131. Des électrodes de grilles sont ensuite formées en attaquant sélectivement la première couche métallique en utilisant un traitement de photolithographie; une telle électrode est indiquée par la référence 133 sur la figure 3A. Afin d'améliorer la résistance chimique. la résistance à la chaleur. l'adhérence de la première couche d'aluminium. une couche anodisée peut être formée sur l'électrode de grille 133 par anodisation de l'électrode de grille 133. La couche anodisée, en combinaison avec une couche d'isolation de grille en nitrure de silicium formé lors de l'étape suivante. agit comme une couche isolante unique, et isole ainsi effectivement l'électrode de grille 133 par rapport aux lignes de signal. Cornmme représenté sur la figure 3B. une première couche isolante 135 ou couche isolante de grille, constituée de nitrure de silicium, une couche semi- conductrice en silicium amorphe 137. une couche semi-conductrice en silicium amorphe contenant des impuretés 139, et une seconde couche isolante en nitrure de silicium 141 sont ensuite successivement déposées sur le substrat de verre transparent 131 au-dessus de l'électrode de grille 133. De préférence, ces couches sont formées en faisant réagir des combinaisons appropriées d'ammonium. de silane. d'azote et de phosphate gazeux dans un réacteur de dépôt chimique en phase vapeur ou en phase plasma. Comme représenté sur la figure 3C. la seconde couche 141 est structurée pour présenter une forme d'îlot comme suit: un film photosensible est revêtu sur la seconde couche isolante; le film photosensible est exposé en utilisant une technique d'exposition par l'arrière, l'électrode de grille 133 servant de masque; la couche photosensible est développée pour enlever les parties exposées. et la seconde couche isolante est attaquée dans les régions qui ne sont pas couvertes par la couche photosensible. Une seconde couche métallique 143. comprenant un alliage choisi parmi AI- Pd, AI-Si, Al-Si-Ti, Al-Si-Cu. etc.., est ensuite pulvérisée sur le substrat. comme représenté sur la figure 3D. Une couche photosensible (non représentée). structurée par une technique de photolithographie. est formée sur la seconde couche métallique 143. En utilisant la couche photosensible structurée comme masque. des portions (c'est-à-dire la régioni G' de la figure 3E) de la seconde couche métallique 143. de la seconde couche R 14200) I42; DO(-7,err 1, 7--. 1, isolante 141, et de la couche semi-conductrice 139 surmontant l'électrode de grille 133 sont successivement attaquées. dans une étape d'attaque unique. En même temps, des portions de la seconde couche métallique 143. de la couche semi- conductrice contenant des impuretés 139. et de la couche semi- conductrice 137 qui ne surmontent pas l'électrode de grille 133 et qui sont placées à une certaine distance latérale par rapport à l'électrode de grille et à la seconde couche isolante 141 (par exemple les régions G" de la figure 3E) sont successivement attaquées, dans la même étape. A l'inverse, dans le procédé classique de formation d'un transistor en couche mince décrit en référence aux figures 2A à 2E. des portions de la couche semi- conductrice 37 et de la couche semi-conductrice 39 contenant des impuretés qui ne surmontent pas l'électrode de grille 33 (figure 2C) sont attaquées dans des étapes d'attaque distinctes de l'étape d'attaque des électrodes de source et de drain (figure 2D). Ainsi, un avantage de l'invention est que ces deux étapes sont en fait combinées en une seule étape d'attaque. ce qui réduit le nombre total d'étapes de masquage, améliore le rendement. et simplifie le procédé de fabrication. Les compositions et épaisseurs de la seconde couche isolante 141 et de la couche semi-conductrice 137 sont différentes. En conséquence, la vitesse et le degré d'attaque dans les régions G' et G" sont différentes. De ce tfait, la seconde couche isolante 141 contrôle le taux d'attaque, et donc la quantité d'attaque. La seconde couche isolante 141 et la couche semi-conductrice 137 peuvent présenter la même épaisseur, si elles sont respectivement réalisées à partir de matériaux présentant le même taux de résistance à l'attaque. Toutefois, lorsque l'électrode de source 143a. l'électrode de drain 143b, la couche semi-conductrice contenant des impuretés 139. la couche semi-conductrice 137 sont structurées pour prendre la forme désirée en utilisant un agent d'attaque, il est préférable de former la seconde couche isolante 141 avec une épaisseur légèrement plus faible que la couche semi-conductrice 137, de telle sorte que la portion de la couche semi-conductrice 139 contenant des impuretés destinée à être enlevée puisse être complètement attaquée. Comme représenté sur la figure 3F, une couche de passivation isolante 145 présentant un trou de contact est formée en déposant une couche de nitrure de silicium, de préférence ayant réagi avec de l'ammonium. du silane et de l'azote gazeux dans le réacteur de dépôt chimique en phase plasma. Ensuite, une électrode transparente 147 est reliée électriquement à l'électrode de drain à travers le trou de contact. en déposant une couche conductrice transparente dans le trou de contact. Le transistor en couche mince fabriqué selon la méthode décrite ci- dessus présente la structure suivante. L'électrode de grille 133 est formée sur le substrat de I()i - 1t '1. 1 7 -' 1' verre transparent, et est recouverte par une couche d'isolation de grille 135. L'nc couche semi-conductrice 137 est formée sur la couche d'isolation de grille 135. et une couche semi-conductrice contenant des impuretés 139 est disposée sur la couche semi-conductrice 137. Cette couche 139 comprend deux parties distinctes séparées par un espace. Ainsi. une portion de la couche semi-conductrice 137 est exposée ou découverte par cet espace. Des parties d'une seconde couche isolante 141 sont formées sur les parties respectives et distinctes de la couche semi-conductrice contenant des impuretés. Des électrodes de source et de drain sont respectivement tformées sur les parties de la couche semi-conductrice contenant des impuretés 139. et sur les parties de la seconde couche isolante 141. Une couche de passivation recouvre les électrodes de source de drain 143a et 143b, la couche d'isolation de grille 135. et une portion de la couche semi-conductrice 137 qui n'est pas recouverte par la couche conductrice contenant des impuretés 139. par la seconde couche isolante 141 et par les électrodes de source et de drain. En outre. un trou de contact est formé dans la couche de passivation. afin d'assurer un contact électrique entre l'électrode transparente 147 et l'électrode de drain 143b. Selon la présente invention. le traitement de fabrication peut être simplifié. et les coûts de fabrication peuvent être diminués du fait que le nombre d'étapes de masquage est réduit par l'attaque en une étape de la couche métallique, de la seconde couche isolante, de la couche semi-conductrice contenant des impuretés. et de la couche semiconductrice. du fait que la seconde couche isolante agit pour contrôler le taux d'attaque. Il apparaîtra à l'homme de l'art que diverses modifications et variations peuvent être réalisées dans le transistor en couche mince et dans son procédé de fabrication selon la présente invention, sans pour autant s'éloigner de la portée ou de l'esprit de l'invention. D'autres modes de réalisation de l'invention apparaîtront aussi à l'homme de l'art, à la considération de la description et à la mise en oeuvre de l'invention qui V est décrite. Il est entendu que la description et les exemples ne sont pas limitatifs. REVENDICATIONS 1.- Procédé de fabrication d'un dispositif semi-conducteur comprenant les étapes de: - dépôt d'une première couche semi-conductrice (137) sur un substrat: - dépôt d'une seconde couche semi-conductrice (139) sur ladite première couche semi-conductrice: - dépôt d'une couche isolante (141) sur ladite seconde couche semi-conductrice; - formation d'une structure dans ladite couche isolante ( 141): - dépôt d'une couche conductrice (143) sur ladite couche isolante structurée; et - en une seule étape, attaque d'une portion de ladite couche conductrice (143). et attaque d'une portion de ladite seconde couche semi-conductrice (139) à travers ladite couche isolante structurée (141). _.- Procédé selon la revendication 1. dans lequel. pendant l'étape unique d'attaque, d'autres portions desdites couche conductrice (143) et seconde couche semi-conductrice (139) sont attaquées, ainsi qu'une portion de ladite première couche semi-conductrice (137), lesdites autres portions desdites couche conductrice et seconde couche semi-conductrice et ladite portion de ladite première couche semi- conductrice étant latéralement distantes du lieu de ladite couche isolante structurée (141). 3.- Procédé selon la revendication 1 ou 2. dans lequel, après ladite étape unique d'attaque. la couche conductrice (143) est divisée en des première et seconde parties (143a, 143b), ledit procédé comprenant en outre les étapes de: - dépôt d'une couche de passivation (145) sur lesdites première et seconde partie de ladite couche conductrice (143) et - attaque sélective d'une portion de ladite couche de passivation, de sorte à former un trou de contact au-dessus de ladite première partie de couche conductrice (143b). 4.- Procédé selon la revendication 3. comprenant en outre les étapes de: dépôt d'une couche conductrice transparente (147) sur ladite couche de passivation attaquée, et dans ledit trou de contact et - formation d'une structure dans ladite couche conductrice transparente (147) afin de former une électrode électriquement reliée à ladite première partie de couche conductrice (143b). 5.- Procédé selon l'une des revendications 1 à 4. dans laquelle ladite couche isolante est une seconde couche isolante (141). et dans lequel. avant l'étape de dépôt de la première couche semi-conductrice (137). le procédé comprend les étapes de: - dépôt d'une électrode de grille (133) sur ledit substrat (131) et - dépôt d'une première couche isolante (135) sur ladite électrode de grille. 6.- Un procédé selon l'une quelconque des revendications I à 5. dans lequel ledit substrat comprend du verre. 7.- Un procédé selon l'une des revendications 3 à 6. dans lequel les première et seconde parties (143a. 143b) de la couche conductrice sont des électrodes de source et de drain dudit dispositif semi-conducteur. 8.- Procédé selon l'une des revendications I à 7. comprenant en outre l'étape d'incorporation d'impuretés dopantes dans ladite seconde couche semiconductrice. 9.- Procédé de fabrication d'un transistor en couche mince comprenant les étapes de: - dépôt d'une première couche conductrice (133) sur un substrat (131); - formation d'une structure dans la première couche conductrice pour former une électrode de grille (133): - dépôt d'une première couche isolante (135) sur ledit substrat: - dépôt d'une couche semi-conductrice (137) sur ledit substrat: - dépôt d'une couche semi-conductrice dopée (139) sur ladite couche semi- conductrice (137): - dépôt d'une seconde couche isolante (141) sur ladite couche semi-conductrice dopée (139); - formation d'une structure dans ladite seconde couche isolante (141) pour former un îlot au-dessus de ladite électrode de grille (133): - dépôt d'une seconde couche conductrice (143) sur ledit îlot de ladite seconde couche isolante (141), et sur ladite couche semi-conductrice dopée (139): - en une seule étape, enlèvement de premières portions (G') de ladite seconde couche conductrice (143). de ladite couche semi-conductrice dopée (139) et dudit îlot (141) pour former des première et seconde bornes (143B, 143a) de transistors à couche mince, en découvrant une première portion de ladite couche semi- conductrice (137). et enlèvement de secondes portions (G") de ladite seconde couche conductrice (143). de ladite couche semi-conductrice dopée (139) et de ladite couche semi-conductrice (137). R 142)01 i-: D ( - 7 DO 7 l,] ?- 12' 1t, - dépôt d'une couche de passivation (145) sur lesdites première et seconde bornes, sur ladite première portion de ladite couche semi-conductrice, et sur ladite première couche isolante (135): - enlèvement d'une partie de ladite couche de passivation (145) au-dessus de ladite première borne pour exposer une partie de ladite première borne (143b); - dépôt d'une couche conductrice transparente sur ladite couche de passivation et sur ladite partie portion exposée de ladite première borne: et - formation d'une structure dans ladite couche conductrice transparente pour former une électrode (147) électriquement reliée à ladite borne. 10.- Procédé selon la revendication 9. dans lequel ledit substrat comprend du verre. 1 I.- Procédé selon la revendication 9 ou 10, dans lequel lesdites première et seconde bornes constituent respectivement des électrodes de drain et de source du transistor en couche mince. 12.- Dispositif semi-conducteur comprenant: - un substrat (131); - une électrode de grille (133) formée sur une première portion dudit substrat; - une première couche semi-conductrice (137) formée au-dessus de ladite électrode de grille (133) et d'une seconde portion dudit substrat adjacent à ladite première portion: - des première et seconde parties séparées d'une couche conductrice dopée (139). disposées sur la surface de ladite première couche semi-conductrice et définissant une portion exposée de ladite première couche semiconductrice (137): - des première et seconde parties d'une couche isolante (141) respectivement disposées sur lesdites première et seconde parties séparées de ladite couche semi-conductrice dopée (139) au voisinage de la périphérie de ladite portion exposée de ladite première couche semi-conductrice (137); - une première électrode (143b) au-dessus de et en contact avec lesdites premières parties de la couche semi- conductrice dopée (139) et de ladite couche isolante (141): et - une seconde électrode (143a) au-dessus de et en contact avec lesdites secondes parties de la couche semi-conductrice dopée (139) et de ladite couche isolante (141). ""k I;2hlX) M M t- -ci 1'1}7- 1 Il, 13.- Dispositif semi-conducteur selon la revendication 12. comprenant en outre: - une couche de passivation (145) au-dessus desdites première et seconde électrodes et de ladite portion exposée de ladite première couche semi-conductrice (I 37). ladite couche de passivation (145) présentant une ouverture exposant unie partie de ladite première électrode ( 143b): et - une électrode transparente (147) disposée au-dessus de ladite couche de passi\ation et électriquement reliée à ladite premiere électrode à travers ladite ouverture. 14.- Dispositif semi-conducteur selon la revendication 12. dans lequel ledit substrat comprend du verre. 15.- Dispositif semi-conducteur selon la revendication 12. 13 ou 14. dans lequel ledit dispositif semi-conducteur est un transistor en couche mince. 16.- Dispositif semi-conducteur selon une des revendications 12 à 14. dans lequel l'épaisseur desdites première et seconde parties de ladite couche isolante ( 141) est sensiblement la même que l'épaisseur de ladite première couche semi-conductrice (137). 17.- Dispositif semi-conducteur selon l'une des revendications 12 à 15. dans lequel l'épaisseur desdites première et seconde parties de ladite couche isolante ( 141) est inférieure à l'épaisseur de ladite première couche semi-conductrice (137). 18.- Dispositif semi-conducteur selon l'une des re\endications 12 à 17. dans lequel lesdites première et second parties de ladite couche isolante (141) et ladite première couche semi-conductrice (137) présentent sensiblement le même taux de résistance à l'attaque. 19.- Un transistor en couche mince comprenant: - un substrat (131): - une électrode de grille (133) formée sur une surface dudit substrat: - une première couche isolante (135) formée sur ladite surface du substrat et sur ladite électrode de grille; - une première couche semi- conductrice (137) disposée sur ladite première couche isolante: - une seconde couche semi-conductrice dopée (139) formée sur ladite première couche semi-conductrice. ladite seconde couche semi-conductrice dopée R 14201 141, DO( - ? te er 14:, comprenant des première et seconde parties distinctes exposant une portion de ladite première couche semiconductrice: - des parties d'une seconde couche isolante (141) formées sur des portions respectives desdites première et seconde parties de ladite seconde couche semi- conductrice dopée ( 139): - des électrodes de source et de drain formées sur lesdites parties de la seconde couche isolante (141) et en contact avec lesdites première et seconde parties de ladite couche semiconductrice dopée (139): - une couche de passivation (145) formée sur les électrodes de source et de drain (143a, 143b). sur ladite portion exposée de ladite première couche semi- conductrice (137). et sur ladite première couche isolante (135). ladite couche de passivation (145) présentant un trou de contact exposant une partie de ladite électrode de drain (143b); et - une électrode transparente (147) disposée sur ladite couche de passivation, ladite électrode transparente étant électriquement reliée à ladite électrode de drain (143b) à travers ledit trou de contact. 20.- Un transistor en couche mince selon la revendication 19, dans lequel l'épaisseur desdites parties de la seconde couche isolante (141) est sensiblement la même que l'épaisseur de ladite première couche semi-conductrice. 21.- Un transistor en couche mince selon la revendication 19, dans lequel l'épaisseur desdites parties de la seconde couche isolante est inférieure à l'épaisseur de ladite première couche semi-conductrice. 22.- Un transistor en couche mince selon la revendication 19. 20 ou 21, dans lequel lesdites parties de la seconde couche isolante et ladite première couche semi- conductrice présentent sensiblement le même taux de résistance à l'attaque. 23.- Un transistor en couche mince selon la revendication 19, 20. 21 ou 22. dans lequel lesdites parties de la seconde couche isolante sont disposées au voisinage de ladite portion exposée de ladite première couche semi-conductrice (137). : ID - _,, - 1 1