Brevet FR2743661A1 — publié le 19970718

DISPOSITIFS A CIRCUIT INTEGRE PERSONNALISABLES La présente invention concerne de façon générale des dispositifs à circuit intégré pouvant être adaptés selon l'usage. Les mémoires à accès aléatoire, mémoire vive (RAM) sont des composants très importants des circuits électroniques complexes. On utilise actuellement deux types principaux de RAM : les RAM statiques, dans lesquelles les données qui sont écrites sont retenues pendant une longue période de temps et les RAM dynamiques qui sont plus denses mais qui ne retiennent pas les données pendant de longues périodes et qui doivent donc être périodiquement rafratchies. Les données sont écrites et lues dans une cellule de RAM par l'intermédiaire de ports. Les RAM monoports ont seulement un port et, en conséquence, à un instant donné, il ne peut se produire qu'une seule opération de lecture ou d'écriture dans une cellule de RAM monoport. Dans de nombreux cas, il est souhaitable de pouvoir lire et écrire simultanément (ou avec des vitesses d'horloge différentes), de sorte qu'on utilise des RAM biports. Une utilisation typique des RAM biports consiste dans l'activité de tampon entre une unité centrale (UC) rapide et un dispositif lent. L'UC lit et écrit dans la RAM à une première vitesse (rapide ou synchrone) et le dispositif lit et écrit dans la RAM à une autre vitesse (lente ou asynchrone). Il existe aussi des modèles de RAM à N ports dans lesquels certains ports sont prévus pour la lecture ou l'écriture seule et certains sont prévus pour la lecture et l'écriture. Les réseaux de portes sont des circuits intégrés qui sont conçus pour pouvoir être adaptés suivant l'usage (personnalisés). Typiquement, les couches inférieures (habituellement au nombre de 8) d'un réseau de portes sont standardisées et définissent un réseau de transistors (ou portes). Les couches supérieures (habituellement au nombre de 6) d'une rangée de portes sont des couches d'interconnexion qui définissent les interconnexions entre les transistors (portes). Etant donné que seules les couches d'interconnexion doivent être personnalisées pour personnaliser le réseau de portes, les réseaux de portes sont typiquement utilisés lorsqu'un circuit est fabriqué en trop petit nombre pour justifier les frais relatifs à la conception d'un nouveau circuit intégré. Etant donné qu'actuellement, la plupart des systèmes électroniques contiennent un nombre important de RAM, le concepteur de système qui utilise des réseaux de portes inclut habituellement plusieurs circuits intégrés du type RAM dans son projet. Dans les cas où l'on désire un type spécial de RAM ou si l'on ne peut pas utiliser de circuits intégrés du type RAM séparés, il y a plusieurs solutions. Une première solution, qui est la moins efficace, consiste à utiliser les portes du réseau de portes luimême pour créer une RAM sur puce. Cette solution est une source de gaspillage, puisque les portes du réseau de portes sont typiquement grandes, tandis que les cellules de mémoire sont typiquement petites. Une deuxième solution consiste à réaliser une mémoire non configurable sur le réseau de portes. Le principal inconvénient de cette solution consiste en ce qu'il est difficile de connaftre à l'avance le type exact et la taille exacte de la mémoire dont on a besoin pour le dispositif personnalisé. Une troisième solution consiste à utiliser deux petits transistors avec chaque porte, de manière qu'en utilisant la personnalisation appropriée, chaque porte puisse être transformée en une cellule de mémoire. Etant donné que les transistors ajoutés sont petits, ils n'augmentent pas beaucoup la taille de chaque cellule. Les ROM sont particulièrement utilisables lorsqu'on cherche à accéder de manière répétée à des données fixes. Les ROM sont normalement plus denses que les RAM. Le brevet américains. 5 311 464 décrit une cellule de mémoire à semi-conducteur qui forme une cellule de ROM à partir d'une cellule de RAM. Un ensemble de circuits est prévu pour garantir que les données qui ont été écrites dans la cellule de RAM, avant que l'alimentation électrique ne soit coupée, soient retenues, ce qui représente une fonctionnalité du type ROM. La présente invention cherche à réaliser un dispositif à circuit intégré perfectionné. On réalise donc selon un mode de réalisation préféré de la présente invention, un dispositif de réseau de portes personnalisable comprenant une partie formant réseau de portes personnalisable et une partie formant mémoire personnalisable. La partie formant mémoire personnalisable comprend de préférence une multiplicité de cellules de mémoire identiques et des connexions de cellules de mémoire personnalisables qui permettent à la multiplicité de cellules de mémoire identiques de fonctionner au choix en qualité de RAM ou en qualité de ROM. En supplément ou en variante, la partie formant mémoire personnalisable comprend une multiplicité de cellules de mémoire identiques et des connexions de cellules de mémoire personnalisables qui permettent à la multiplicité de cellules de mémoire identiques d'être activées par l'intermédiaire d'un nombre de ports pouvant être choisi. Le dispositif de réseau de portes personnalisable comprend en outre de préférence des connexions de cellules de mémoire personnalisables qui permettent à la multiplicité de cellules de mémoire identiques de fonctionner au choix en qualité de ROM ou en qualité de RAM. Selon un mode de réalisation préféré de la présente invention, on réalise aussi un dispositif à mémoire personnalisable comprenant une multiplicité de cellules de mémoire identiques et de connexions de cellules de mémoire personnalisables qui permettent à la multiplicité de cellules de mémoire identiques de fonctionner au choix comme une unité de mémoire ou comme plusieurs unités de mémoire. L'unique unité de mémoire ou les plusieurs unités de mémoire comprend ou comprennent de préférence une pluralité d'unités de mémoire du même type, une pluralité d'unités de mémoire de différents types, une pluralité d'unités de mémoire de la même taille ou une pluralité d'unités de mémoire de différentes tailles. En outre, selon un mode préféré de la présente invention, on réalise un dispositif de mémoire personnalisable comprenant une multiplicité de cellules de mémoire identiques et des connexions de cellules de mémoire personnalisables qui permettent à la multiplicité de cellules de mémoire identiques de fonctionner au choix en qualité de RAM ou en qualité de ROM. On réalise aussi, selon un mode de réalisation préféré de la présente invention, un dispositif de mémoire personnalisable comprenant une pluralité de cellules de mémoire identiques et des connexions de cellules de mémoire personnalisables qui permettent à la multiplicité de cellules de mémoire identiques d'être activée par l'intermédiaire d'un nombre de ports pouvant être choisi. Le dispositif de mémoire personnalisable comprend aussi de préférence des connexions de cellules de mémoire personnalisables qui permettent à la multiplicité de cellules de mémoire identiques de fonctionner au choix en qualité de RAM ou en qualité de ROM. La partie formant mémoire personnalisable comprend de préférence une structure CMOS non personnalisable, allant jusqu'à et y compris une première couche métallique et au moins une deuxième et une troisième couches métalliques personnalisables formées par dessus la première couche métallique. Selon un mode de réalisation préféré de la présente invention, les deuxième et troisième couches métalliques personnalisables comprennent des liaisons personnalisables formées par dessus les cellules de mémoire. Les deuxième et troisième couches métalliques comprennent de préférence des liaisons personnalisables formées par dessus des zones actives de cellules de mémoire. Selon un mode de réalisation préféré de la présente invention, la partie formant mémoire personnalisable peut être personnalisée au laser. La partie formant réseau de portes personnalisable et la partie formant mémoire personnalisable sont de préférence toutes deux personnalisables par la même technique. Selon un mode de réalisation préféré de la présente invention, la partie formant réseau de portes personnalisable et la partie formant mémoire personnalisable sont toutes deux personnalisables au laser. La partie formant réseau de portes personnalisable et la partie formant mémoire personnalisable sont de préférence toutes deux personnalisables par gravure des liaisons personnalisables. Selon un mode de réalisation préféré de la présente invention, les deuxième et troisième couches métalliques personnalisables comprennent des couches métalliques configurées de façon personnalisée, qui forment des connexions sélectionnées. La partie formant mémoire personnalisable comprend de préférence au moins deux couches métalliques configurées de façon personnalisée qui forment des connexions sélectionnées. Selon un mode de réalisation préféré de la présente invention, la partie formant réseau de portes personnalisable et la partie formant mémoire personnalisable comprennent toutes deux au moins deux couches métalliques configurées de façon personnalisée qui établissement des connexions sélectionnées. La mémoire personnalisable comprend de préférence au moins un décodeur personnalisable et la mémoire personnalisable comprend au moins une interface de données personnalisable. Selon un mode de réalisation préféré de la présente invention, le décodeur personnalisable possède deux ports d'adresses et peut être divisé en deux parties formant décodeur fonctionnant indépendamment, chacune comptant dans le sens croissant à partir de zéro et étant associée à l'un des deux ports d'adresses. Selon un mode de réalisation préféré de la présente invention, on réalise aussi des procédés de production et de personnalisation de dispositifs à circuit intégré personnalisables. La présente invention sera comprise et appréciée plus complètement à la lecture de la description détaillée qui va suivre, prise en regard des dessins sur lesquels la figure 1 est une illustration simplifiée d'un dispositif de réseau de portes personnalisable construit et fonctionnant conformément à un mode de réalisation préféré de la présente invention la figure 2 est une illustration simplifiée d'un dispositif RAM personnalisable construit et fonctionnant conformément à un mode de réalisation préféré de la présente invention la figure 3 est une illustration simplifiée d'une partie formant mémoire personnalisable du dispositif de la figure 1 ou de la figure 2 les figures 4A, 4B et 4C sont des illustrations simplifiées de parties personnalisables de l'ensemble de circuits de la figure 3, comprenant un réseau personnalisable de cellules de mémoire et des parties formant décodeurs personnalisables les figures 5A et 5B définissent ensemble une disposition préférée correspondant à l'ensemble de circuits de la figure 4A, la figure 5A étant une illustration simplifiée de la disposition d'une structure CMOS non personnalisable, allant jusqu'à et y compris une première couche métallique, et la figure 5B étant une illustration simplifiée d'une disposition de deuxième et troisième couches métalliques personnalisables formées sur la structure représentée sur la figure 5A, comprenant des liaisons personnalisables formées par dessus des zones actives de cellules de mémoire ; les figures 6A et 6B définissent ensemble une disposition préférée correspondant à l'ensemble de circuits de la figure 4B ou de la figure 4C, la figure 6A étant une illustration simplifiée de la disposition d'une structure CMOS non personnalisable allant jusqu'à et y compris une première couche métallique, et la figure 6B étant une illustration simplifiée d'une disposition de deuxième et troisième couches métalliques personnalisables formées par dessus la structure représentée sur la figure 6A, comprenant des liaisons personnalisables ; les figures 7A, 7B et 7C sont des illustrations simplifiées des parties représentées sur les figures 4A, 4B et 4C respectivement, personnalisées pour former une RAM monoport de 4 mots par 2 bits la figure 8 est une illustration de la disposition de la figure 5B, après la personnalisation par ablation au laser, gravure ou dépôt de métal personnalisé pour produire la partie formant mémoire d'une RAM monoport de 4 mots par 2 bits les figures 9A et 9B sont des illustrations de la disposition de la figure 6B, après personnalisation par ablation au laser, gravure ou dépôt de métal personnalisé pour produire une partie formant décodeur d'une RAM monoport de 4 mots par 2 bits correspondant à l'ensemble de circuits des figures 4B et 4C respectivement ; les figures 10A, 10B et 10C sont des illustrations simplifiées des parties représentées sur les figures 4A, 4B et 4C respectivement, personnalisées pour former deux RAM monoports de 2 mots par 2 bits la figure 11 est une illustration de la disposition de la figure 5B, après personnalisation par ablation au laser, gravure ou dépôt de métal personnalisé pour produire la partie formant mémoire de deux RAM monoports de 2 mots par 2 bits ; les figures 12A et 12B sont des illustrations de la disposition de la figure 6B, après personnalisation par ablation au laser, gravure ou dépôt de métal personnalisé pour produire une partie formant décodeur de deux RAM monoports de 2 mots par 2 bits correspondant à l'ensemble de circuits des figures 4B et 4C respectivement ; les figures 13A, 13B et 13C sont des illustrations simplifiées des parties représentées sur les figures 4A, 4B et 4C respectivement, personnalisées pour former deux RAM biports de 2 mots par 1 bit la figure 14 est une illustration de la disposition de la figure 5B, après personnalisation par ablation au laser, gravure ou dépôt de métal personnalisé pour produire la partie formant mémoire de deux RAM biports de 2 mots par 1 bit les figures 15A et 15B sont des illustrations de la disposition de la figure 6B, après personnalisation par ablation au laser, gravure ou dépôt de métal personnalisé pour produire une partie formant décodeur de deux RAM biports de 2 mots par 1 bit correspondant à l'ensemble de circuits des figures 4A et 4C respectivement ; les figures 16A, 16B et 16C sont des illustrations simplifiées des parties représentées sur les figures 4A, 4B et 4C respectivement, personnalisées pour former deux ROM de 2 mots par 2 bits la figure 17 est une illustration de la disposition de la figure 5B, après personnalisation par ablation au laser, gravure ou dépôt de métal personnalisé pour produire la partie formant mémoire de deux ROM de 2 mots par 2 bits les figures 18A et 18B sont des illustrations de la disposition de la figure 6B, après personnalisation par ablation au laser, gravure ou dépôt de métal personnalisé pour produire une partie formant décodeur de deux ROM de 2 mots par 2 bits correspondant à l'ensemble de circuits des figures 4B et 4C respectivement les figures 19A, 19B et 19C sont des illustrations simplifiées des parties représentées sur les figures 4A, 4B et 4C respectivement, personnalisées pour former une RAM monoport de 2 mots par 2 bits et une ROM de 2 mots par 2 bits la figure 20 est une illustration de la disposition de la figure 5B, après personnalisation par ablation au laser, gravure ou dépôt de métal personnalisé pour produire la partieS formant mémoire d'une RAM monoport de 2 mots par 2 bits et une ROM de 2 mots par 2 bits ; les figures 21A et 21B sont des illustrations de la disposition de la figure 6B, après personnalisation par ablation au laser, gravure ou dépôt de métal personnalisé pour produire une partie formant décodeur d'une RAM monoport de 2 mots par 2 bits et une ROM de 2 mots par 2 bits correspondant à l'ensemble de circuits des figures 4B et 4C respectivement ; les figures 22A, 22B et 22C sont des illustrations simplifiées des parties représentées sur les figures 4A, 4B et 4C respectivement, personnalisées pour former une ROM de 2 mots par 1 bit, une RAM monoport de 2 mots par 1 bit, et une RAM monoport de 2 mots par 2 bits la figure 23 est une illustration de la disposition de la figure 5B, après personnalisation par ablation au laser, gravure ou dépôt de métal personnalisé pour produire la partie formant mémoire d'une ROM de 2 mots par 1 bit, une RAM monoport de 2 mots par 1 bit et une RAM monoport de 2 mots par 2 bits ; et les figures 24A et 24B sont des illustrations de la disposition de la figure 6B, après personnalisation par ablation au laser, gravure ou dépôt de métal personnalisé pour produire un unique décodeur, qui fait partie de la ROM de 2 mots par 1 bit, une paire de décodeurs faisant partie de la RAM monoport de 2 mots par 1 bit et de la RAM monoport de 2 mots par 2 bits, correspondant à l'ensemble de circuits des figures 4B et 4C respectivement. On se reporte maintenant à la figure 1 qui est une illustration simplifiée d'un dispositif de réseau de portes personnalisable construit et fonctionnant conformément à un mode de réalisation préféré de la présente invention. Le réseau de portes de la figure 1 comprend typiquement une pluralité de blocs mémoires personnalisables 10 qui sont interconnectés avec un réseau personnalisable de cellules 12. Plusieurs cellules d'entrée/sortie personnalisables 14 sont de préférence disposées à la périphérie du dispositif. Le réseau de cellules personnalisable 12 peut être n'importe quel réseau personnalisable de cellules de réseaux de portes, dont des modes préférés de réalisation sont décrits et revendiqués dans un ou plusieurs des brevets américains 4 924 287 ; 4 875 971 ; 4 933 738 ; 5 049 969 ; 5 260 597 et 5 111 273, de la même demanderesse/cessionnaire. En variante ou en supplément, le réseau de cellules personnalisable 12 peut comprendre un réseau de cellules logiques identiques, à entrées multiples, à fonctions sélectionnables, telles que celles décrites dans la demande de brevet américain de la même demanderesse/cessionnaire, 08/290 550, déposée le 15 aoQt 1994 et intitulée "A Customizable Logic Array Device" (dispositif de réseau logique personnalisable). I1 y a donc lieu de se reporter aux descriptions des brevets précités et de la demande de brevet précitée. Le nombre et la taille des blocs mémoires 10 des cellules du réseau 12 et des cellules d'entrée/sortie 14 peuvent être n'importe quel nombre et taille appropriés. On se reporte maintenant à la figure 2 qui est une illustration simplifiée d'un dispositif à RAM personnalisable construit et fonctionnant conformément à un mode de réalisation préféré de la présente invention. Le dispositif de la figure 2 comprend de préférence un bloc mémoire personnalisable 20 qui peut être analogue au bloc 10 utilisé dans le mode de réalisation de la figure 1. Il est de préférence prévu, associés à la mémoire, une paire de décodeurs X personnalisables 22 et 24 et une paire de décodeurs Y personnalisables 26 et 28. Deux jeux de cellules d'entrée/sortie 30 et 32 sont couplés aux décodeurs Y 26 et 28 respectifs par des interfaces personnalisables respectives 34 et 36. On comprendra que les jeux de cellules d'entrée/sortie 30 et 32 peuvent en variante être incorporés en tant que partie des interfaces 34 et 36. Deux jeux de cellules d'entrée 40 et 42 sont respectivement couplés aux décodeurs X 22 et 24. Selon un mode de réalisation préféré de la présente invention et comme décrit de façon plus détaillée ci après, le dispositif de la figure 2 peut posséder différents types et tailles de mémoires comme, par exemple, des RAM monoports multiples, une ou plusieurs ROM et une ou plusieurs RAM monoports ou multiports ou des combinaisons de ces composants. On se reporte maintenant à la figure 3, qui est une illustration simplifiée d'une partie formant mémoire personnalisable du dispositif de la figure 1 ou de la figure 2. On voit que l'ensemble de circuits de la figure 3 peut être identique à celui de la figure 2 lorsque les cellules d'entrée/sortie sont éliminées. Sur la figure 3, le bloc mémoire est désigné par le numéro de référence 50, les décodeurs X sont désignés par les numéros de référence respectifs 52 et 54, les décodeurs Y sont désignés par les numéros de référence respectifs 56 et 58 et les interfaces personnalisables sont désignées par les numéros de référence 60 et 62. On se reporte maintenant aux figures 4A, 4B et 4C, qui sont des illustrations simplifiées de parties personnalisables de l'ensemble de circuits de la figure 3, comprenant un réseau personnalisable de cellules de mémoire et une partie formant décodeur personnalisable. L'ensemble de circuits de la figure 3 comprend des parties personnalisables supplémentaires qui ne sont pas représentées sur les figures 4A à 4C, ni décrites dans le présent document, pour la concision de l'exposé, la réalisation de ces parties supplémentaires étant bien dans l'aptitude de l'homme de l'art, à la lecture de la description donnée dans le présent document. La figure 4A illustre une partie du bloc mémoire 50 et les figures 4B et 4C illustrent les décodeurs X 52 et 54 respectivement. En se reportant maintenant à la figure 4A, on voit que la partie formant bloc mémoire comprend une pluralité de cellules RAM personnalisables identiques 70, dont chacune comprend une paire d'inverseurs 72 et 74, un transistor de ligne BIT 76 et un transistor de ligne BITN 78. La partie formant bloc mémoire comprend aussi des lignes de sélection 80 et 81 et des lignes BIT et BITN 82 et 83 respectivement, qui communiquent avec les cellules RAM 70. Selon un mode de réalisation préféré de l'invention, des connexions de masse personnalisables 84 et 85 respectivement sont prévues à la jonction 86 du transistor 76 et de l'entrée de l'inverseur 72 et à la jonction 88 du transistor 78 et de l'entrée de l'inverseur 74. Ces connexions de masse personnalisables permettent à la cellule RAM 70 d'être personnalisée en une ROM. En outre, selon un mode de réalisation préféré de la présente invention, des liaisons personnalisables 90 et 92 respectivement sont prévues pour connecter les jonctions 86 et les jonctions 88 respectives des cellules 70 adjacentes, ici aussi désignées par les numéros de référence 94 et 96. Les liaisons 90 et 92 sont intactes lorsqu'il est prévu des RAM biports et sont coupées lorsqu'il est prévu des RAM ou ROM monoports. En supplément, selon un mode de réalisation préféré de la présente invention, des liaisons personnalisables 98 et 100 respectivement sont prévues le long des lignes de sélection de mots 80 et 81. Des liaisons personnalisables 102, 103, 104 et 105 respectivement sont aussi prévues le long des lignes BIT et BITN 82 et 83 qui connectent chaque paire de cellules 94 adjacentes et chaque paire de cellules 96 adjacentes. Les liaisons personnalisables 98 à 105 permettent de déterminer la taille de la RAM ou de la ROM. Lorsque ces liaisons sont intactes, elles interconnectent différentes cellules 70 pour constituer des ROM ou RAM multicellules. Par ailleurs, selon un mode de réalisation préféré de la présente invention, des liaisons personnalisables 107 et 108 sont prévues à l'extérieur du bloc mémoire 50 et le long des lignes de sélection de mots 80 et 81 aux deux bords du réseau des cellules 70, respectivement, à côté des décodeurs X 22 et 24. Lorsque les deux sont intactes ou que l'une ou les deux est ou sont coupées, elles définissent une RAM monoport, une ROM ou une RAM biport. On se reporte maintenant à la figure 4B, qui représente une partie d'un décodeur X personnalisable 52. I1 est prévu une pluralité de lignes d'adresses 110. Dans le mode de réalisation représenté, il est prévu deux lignes d'adresses prédécodées ayant un total de quatre entrées d'adresses de décodeur 112, désignées par AOL, A1L, AOR et A1R, et quatre portions de lignes désignées par les numéros de référence 114, 116, 118 et 120. A chaque entrée d'adresses de décodeur 112, une portion de ligne d'adresses non inversée part directement de cette entrée et est munie d'une pluralité de liaisons personnalisables 122 espacées. A chaque entrée d'adresses de décodeur 112, est prévu un inverseur 124, en aval duquel s'étend une portion de ligne d'adresses inversée, qui est elle aussi munie d'une pluralité de liaisons personnalisables espacées 122. Une caractéristique particulière de la présente invention consiste en ce qu'une symétrie inverse est prévue entre les entrées 112 d'adresses de décodeur de gauche et de droite, de sorte que chaque portion de ligne d'adresses non inversée d'une entrée 112 d'adresses de décodeur de gauche donnée, constitue aussi une portion de ligne d'adresses inversée d'une entrée 112 d'adresses de décodeur donnée de droite, et inversement. De même, chaque portion de ligne d'adresses inversée d'une entrée 112 d'adresses de décodeur de gauche donnée constitue aussi une portion de ligne d'adresses non inversée d'une entrée 112 d'adresses de décodeur de droite donnée, et inversement. Les entrées aboutissant à une pluralité de portes ET, qui sont typiquement au nombre de quatre, désignées ici par les numéros de référence 130, 132, 134 et 136, sont connectées à différentes paires de portions de lignes d'adresses. La porte ET 130 est typiquement connectée aux portions de lignes d'adresses 116 et 120 ; la porte ET 132 est typiquement connectée aux portions de lignes d'adresses 116 et 118 ; la porte ET 134 est typiquement connectée aux portions de lignes d'adresses 114 et 120 et la porte ET 136 est typiquement connectée aux portions de lignes d'adresses 114 et 118. Les sorties des portes ET 130 et 136 sont désignées par WOM, W1M, W2M et W3M et sont transmises aux lignes de sélection de mots 80 et 81 de quatre paires respectives de cellules de mémoire 70, comme on le voit sur la figure 4A. Une caractéristique particulière de la présente invention consiste en ce que le décodeur de la figure 4B peut être personnalisé par ablation au laser, gravure ou dépôt de métal personnalisé sur les liaisons personnalisables 122 de façon à constituer un ou deux décodeurs, qui, tous deux comptent dans le sens croissant à partir de zéro, grâce à la symétrie inverse décrite plus haut. Si on produit deux décodeurs, ils peuvent avoir chacun entre une et trois portes ET de sortie. On se reporte maintenant à la figure 4C qui illustre le décodeur X 54. On peut voir que le décodeur X 54 est sensiblement identique au décodeur X 52, illustré sur la figure 4B et possède les mêmes éléments, qui sont désignés par les mêmes références. La seule distinction consiste en ce que les entrées d'adresses sont désignées par AOT, A1T, AOB et A1B et que les portes ET de sorties sont désignées ici par WON, W1N, W2N et W3N. Les sorties des portes ET WON, W1N, W2N et W3N sont transmises à des lignes de sélection de mots 80 et 81 de quatre paires respectives de cellules de mémoire 70, comme on le voit sur la figure 4A. On se reporte maintenant aux figures 5A et 5B qui définissent ensemble une disposition préférée correspondant à l'ensemble de circuits de la figure 4A. L'illustration de la figure 5A correspond grossièrement à la partie de la figure 4A qui illustre une partie d'un réseau de cellules de mémoire. La couche de diffusion est désignée par le numéro de référence 200 ; la couche de polysilicium est désignée par le numéro de référence 202. La couche métallique n01 est désignée par le numéro de référence 204 et les lignes métalliques 1 VSS sont désignées spécifiquement par le numéro de référence 205. Des contacts sont désignés par les numéro de référence 206 et les trous métallisés (vias) ls par les numéros de référence 208. L'emplacement général des liaisons de personnalisation est désigné généralement par les numéros de référence 210. On se reporte maintenant à la figure 5B, qui est une illustration simplifiée d'une disposition de deuxième et troisième couches métalliques personnalisables formées par dessus la structure représentée sur la figure 5A, comprenant des liaisons personnalisables formées par dessus des zones actives de cellules de mémoire. La couche métallique n02 est désignée par le numéro de référence 212 et la couche métallique n03 est désignée par le numéro de référence 214. Les lignes métalliques n"3 VDD sont désignées spécifiquement par le numéro de référence 215. Des vias ls sont désignés par les numéros de référence 216 'et les vias 2s par les numéros de référence 218. L'emplacement général des liaisons de personnalisation est désigné généralement par les numéros de référence 220, les liaisons spécifiques mentionnées plus haut à propos de la figure 4A étant désignées par les mêmes numéros de référence que sur la figure 5B. On se reporte maintenant aux figures 6A et 6B qui, ensemble, illustrent des parties d'une disposition préférée correspondant à l'ensemble de circuits de la figure 4B ou de la figure 4C, où la figure 6A est une illustration simplifiée de la disposition d'une structure CMOS non personnalisable, allant jusqu'à et y compris une première couche métallique, et la figure 6B est une illustration simplifiée de la disposition des deuxième et troisième couches métalliques personnalisables formées par dessus la structure représentée sur la figure 6A, et comprenant des liaisons personnalisables. Sur la figure 6A, la couche de diffusion est désignée par le numéro de référence 250 ; la couche de polysilicium est désignée par le numéro de référence 252. La couche métallique 1 est désignée par le numéro de référence 254. Des contacts sont désignés par les numéros de référence 256 et les vias ls par les numéros de référence 258. Les emplacements généraux des liaisons de personnalisation sont désignés généralement par les numéros de référence 260. Sur la figure 6B, la couche métallique n02 est désignée par le numéro de référence 262 et la couche métallique n03 est désignée par le numéro 263. Les lignes métalliques n03 VDD sont désignées spécifiquement par les numéros de référence 264 et les lignes métalliques n03 VSS sont désignées spécifiquement par le numéro de référence 265. Les vias ls sont désignés par les numéros de référence 266 et les vias 2s par les numéros de référence 268. Les emplacements généraux des liaisons de personnalisation sont désignés généralement par les numéros de référence 270, les liaisons spécifiques mentionnées plus haut à propos des figures 4A - 4C étant désignées par des numéros de référence identiques sur la figure 6B. On se reporte maintenant aux figures 7A, 7B et 7C, qui sont des illustrations simplifiées des parties représentées sur les figures respectives 4A, 4B et 4C qui sont personnalisées par ablation au laser, gravure ou dépôt métallique personnalisé pour produire une RAM monoport de 4 mots par 2 bits. On voit sur la figure 7A que les liaisons 300, 302, 304, 306, 308, 310, 312, 314 et 316 dans chaque paire de cellules adjacentes sont coupées. Des liaisons supplémentaires 320, 322, 324 et 326 le long des lignes de bits 82 et 83 sont elles aussi coupées. Sur les figures 7B et 7C, les liaisons 330, 332, 334 et 336 sont coupées, et on comprendra que le décodeur de la figure 7C est redondant, ses entrées ayant une valeur fixe. Le décodeur de la figure 7B constitue le décodeur X pour le mode de réalisation de la figure 7A. On se reporte maintenant à la figure 8, qui est une illustration de la disposition de la figure 5B, après personnalisation par ablation au laser, gravure ou dépôt de métal personnalisé pour produire la partie formant mémoire d'une RAM monoport de 4 mots par 2 bits. Les liaisons coupées sont désignées par les mêmes numéros de référence que ceux utilisés sur la figure 7A. On se reporte maintenant aux figures 9A et 9B, qui sont des illustrations de la disposition de la figure 6B, après personnalisation par ablation au laser, gravure ou dépôt de métal personnalisé pour produire une partie formant décodeur d'une RAM monoport de 4 mots par 2 bits. La figure 9A représente un décodeur correspondant à l'ensemble de circuits de la figure 7B. Les liaisons coupées sont désignées par les mêmes numéros de référence que ceux utilisés sur la figure 7B. La figure 9B représente un décodeur redondant correspondant à l'ensemble de circuits de la figure 7C. Les liaisons coupées 330, 332, 334 et 336 sont désignées par les mêmes numéros de référence que ceux utilisés sur la figure 7C. Les liaisons coupées 314 et 316 sont désignées par les mêmes numéros de référence que ceux utilisés sur la figure 7A. On se reporte maintenant aux figures 10A, 10B et 10C, qui sont des représentations simplifiées des parties représentées sur les figures 4A, 4B et 4C respectivement, personnalisées par ablation au laser, gravure ou dépôt de métal personnalisé pour produire deux RAM monoports de 2 mots par 2 bits. On voit sur la figure 10A que des liaisons 350, 352, 354, 356, 358, 360, 362, 364 et 366 dans chaque paire de cellules adjacentes sont coupées. En supplément, des liaisons 380, 382, 384 et 386 le long des lignes de bits 82 et 83 sont aussi coupées pour séparer les paires de cellules de RAM 70 adjacentes pour définir des RAM séparées. Sur les figures 10B et 10C, des liaisons 390, 392, 394 et 396 sont coupées, et on comprendra que le décodeur de la figure 10C est redondant, ses entrées ayant une valeur fixe. Le décodeur de la figure 10B constitue deux décodeurs X pour le mode de réalisation de la figure 10A. On se reporte maintenant à la figure 11, qui est une représentation de la disposition de la figure 5B, après personnalisation par ablation au laser, gravure ou dépôt de métal personnalisé pour produire la partie formant mémoire de deux RAM monoports de 2 mots par 2 bits. Les liaisons coupées sont désignées par les mêmes numéros de référence que ceux qui sont utilisés sur la figure 10A. On se reporte maintenant aux figures 12A et 12B, qui sont des représentations de la disposition de la figure 6B, après personnakisation par ablation au laser, gravure ou dépôt de métal personnalisé pour produire une partie formant décodeur de deux RAM monoports de 2 mots par 2 bits. La figure 12A représente un décodeur correspondant à l'ensemble de circuits de la figure 10H. Les liaisons coupées sont désignées par les mêmes numéros de référence que ceux utilisés sur la figure 10B. La figure 12B illustre un décodeur redondant correspondant à l'ensemble de circuits de la figure 10C. Les liaisons coupées 390, 392, 394 et 396 sont désignées par les mêmes numéros de référence que ceux utilisés sur la figure 10C. Les liaisons coupées 364 et 366 sont désignées par les mêmes numéros de référence que ceux utilisés sur la figure 10A. On se reporte maintenant aux figures 13A, 13B et 13C, qui sont des illustrations simplifiées des parties représentées sur les figures 4A, 4B et 4C respectivement, personnalisées par ablation au laser, gravure ou dépôt de métal personnalisé pour produire deux RAM biports de 2 mots par 1 bit. On voit sur la figure 13A que des liaisons 400, 402, 404, 406, 408, 410, 412 et 414 dans chaque paire de cellules adjacentes sont coupées. En supplément, des liaisons 430, 432, 434 et 436 le long des lignes de bits 82 et 83 sont aussi coupées pour séparer des paires de cellules de RAM adjacentes 70 pour définir des RAM séparées. Sur les figures 13B et 13C, les liaisons 440, 442, 444 et 446 sont coupées, chaque décodeur se comportant comme deux décodeurs séparés. On se reporte maintenant à la figure 14, qui est une illustration de la disposition de la figure 5B, après personnalisation par ablation au laser, gravure ou dépôt de métal personnalisé pour produire la partie formant mémoire de deux RAM biports de 2 mots par 1 bit. Les liaisons coupées sont désignées par les mêmes numéros de référence que ceux utilisés sur la figure 13A. On se reporte maintenant aux figures 15A et 15B, qui sont des illustrations de la disposition de la figure 6B, après personnalisation par ablation au laser, gravure ou dépôt de métal personnalisé pour produire des décodeurs pour deux RAM biports de 2 mots par 1 bit. On utilise deux décodeurs ayant la configuration représentée sur la figure 6B, une partie de chaque décodeur étant utilisée avec chaque port des deux RAM biports. La figure 15A illustre un décodeur correspondant à l'ensemble de circuits de la figure 13B. Les liaisons coupées 440, 442, 444 et 446 sont désignées par les mêmes numéros de référence que ceux utilisés sur la figure 13B. La liaison coupée 412 est désignée par le même numéro de référence que celui utilisé sur la figure 13A. La figure 15B représente un décodeur correspondant à l'ensemble de circuits de la figure 13C. Les liaisons coupées 440, 442, 444 et 446 sont désignées par les mêmes numéros de référence que ceux utilisés sur la figure 13C. Les liaisons coupées 414 sont désignées par les mêmes numéros de référence que ceux utilisés sur la figure 13A. On se reporte maintenant aux figures 16A, 16B et 16C qui sont des illustrations simplifiées des parties représentées sur les figures 4A, 4B et 4C respectivement, personnalisées par ablation au laser, gravure ou dépôt de métal personnalisé, pour produire deux ROM de 2 mots par 2 bits. On voit sur la figure 16A que les liaisons 450, 452, 454, 456, 458, 460 et 462 dans chaque paire de cellules adjacentes sont coupées. En supplément, des liaisons 480, 482, 484 et 486 le long de lignes de bits 82 et 83 sont elles aussi coupées pour séparer des paires adjacentes de cellules de RAM 70 pour définir des ROM séparées. Sur les figures 16B et 16C, les liaisons 490, 492, 494 et 496 sont coupées, et on comprendra que le décodeur de la figure 16C est redondant, ses entrées ayant une valeur fixe. Le décodeur de la figure 16B constitue deux décodeurs X pour le mode de réalisation de la figure 16A. On se reporte maintenant à la figure 17 qui est une illustration de la disposition de la figure 5B, après personnalisation par ablation au laser, gravure ou dépôt de métal personnalisé pour produire la partie formant mémoire de deux ROM de 2 mots par 2 bits. Les liaisons coupées sont désignées par les mêmes numéros de référence que ceux utilisés sur la figure 16A. On se reporte maintenant aux figures 18A et 18B, qui sont une illustration de la disposition de la figure 6B, après personnalisation par ablation au laser, gravure ou dépôt de métal personnalisé, pour produire une partie formant décodeur de deux ROM de 2 mots par 2 bits. La figure 18A illustre un décodeur correspondant à l'ensemble de circuits de la figure 16B. Les liaisons coupées sont désignées par les mêmes numéros de référence que ceux utilisés sur la figure 16B. La figure 18B illustre un décodeur redondant correspondant à l'ensemble de circuits de la figure 16C. Les liaisons coupées 490, 492, 494 et 496 sont désignées par les mêmes numéros de référence que ceux utilisés sur la figure 16C. Les liaisons coupées 460 et 462 sont désignées par les mêmes numéros de référence que ceux utilisés sur la figure 16A. On se reporte maintenant aux figures 19A, 19B et 19C, qui sont des illustrations simplifiées des parties représentées sur les figures 4A, 4B et 4C respectivement, personnalisées par ablation au laser, gravure ou dépôt de métal personnalisé, pour produire une RAM monoport de 2 mots par 2 bits et une ROM de 2 mots par 2 bits. On voit sur la figure 19A que les liaisons 550, 552, 554, 556, 558, 560, 562, 564 et 566 dans chaque paire de cellules adjacentes sont coupées dans des paires de cellules de RAM 569 et 570 qui définissent ensemble la RAM monoport de 2 mots par 2 bits et que les liaisons 552, 554, 556, 560, 562, 564 et 566 dans chaque paire de cellules adjacentes sont coupées dans les paires de cellules de RAM 571 et 572, qui définissent ensemble la ROM de 2 mots par 2 bits. En supplément, des liaisons 580, 582, 584 et 586 le long des lignes de bits 82 et 83 sont aussi coupées pour séparer des paires de cellules de RAM 70 pour définir les mémoires séparées. Sur les figures 19B et 19C, les liaisons 590, 592, 594 et 596 sont coupées, et on comprendra que le décodeur de la figure 19C est redondant, ses entrées étant fixes. Le décodeur de la figure 19B constitue deux décodeurs X pour le mode de réalisation de la figure 19A. On se reporte maintenant à la figure 20, qui est une illustration de la disposition de la figure 5B, après personnalisation par ablation au laser, gravure ou dépôt de métal personnalisé pour produire la partie formant mémoire d'une RAM monoport de 2 mots par 2 bits et une ROM de 2 mots par 2 bits. Les liaisons coupées sont désignées par les mêmes numéros de référence que ceux utilisés sur la figure 19A. On se reporte maintenant aux figures 21A et 21B, qui sont des illustrations de la disposition de la figure 6B, après personnalisation par ablation au laser, gravure ou dépôt de métal personnalisé pour produire une partie formant décodeur d'une RAM monoport de 2 mots par 2 bits et d'une ROM de 2 mots par 2 bits. La figure 21A illustre un décodeur correspondant à l'ensemble de circuits de la figure l9B. Les liaisons coupées sont désignées par les mêmes numéros de référence que ceux utilisés sur la figure 19B. La figure 21B illustre un décodeur redondant correspondant à l'ensemble de circuits de la figure 19C. Les liaisons coupées 590, 592, 594 et 596 sont désignées par les mêmes numéros de référence que ceux utilisés sur la figure l9C. Les liaisons coupées 564 et 566 sont désignées par les mêmes numéros de référence que ceux utilisés sur la figure l9A. On se reporte maintenant aux figures 22A, 22B et 22C, qui sont des illustrations simplifiées des parties représentées sur les figures 4A, 4B, 4C respectivement, personnalisées par ablation au laser, gravure ou dépôt de métal personnalisé pour produire une ROM de 2 mots par 1 bit, une RAM monoport de 2 mots par 1 bit et une RAM monoport de 2 mots par 2 bits. On voit sur la figure 22A que les liaisons 600, 602, 604, 606, 608, 610, 612, 614 et 615 sont coupées dans les paires de cellules de RAM 626 et 627 et que les liaisons 616, 617, 618, 619, 620, 621, 622, 623 et 624 sont coupées dans les paires de cellules de RAM 628 et 629. En supplément, des liaisons 630, 632, 634 et 636 le long des lignes de bits 82 et 83 sont aussi coupées pour séparer des paires de cellules de RAM 70 adjacentes pour définir des mémoires séparées. Sur les figures 22B et 22C, des liaisons 640, 642, 644 et 646 sont coupées, le décodeur de la figure 22B se comportant comme deux décodeurs séparés, tandis que le décodeur de la figure 22C forme un décodeur simple 648 et un décodeur redondant 649, dont les entrées sont fixes. On se reporte maintenant à la figure 23, qui est une illustration de la figure 5B, après personnalisation par ablation au laser, gravure ou dépôt de métal personnalisé pour produire la partie formant mémoire d'une ROM de 2 mots par 1 bit, une RAM monoport de 2 mots par 1 bit et une RAM monoport de 2 mots par 2 bits. Les liaisons coupées sont désignées par les mêmes numéros de référence que ceux utilisés sur la figure 22A. On se reporte maintenant aux figures 24A et 24B, qui sont des illustrations de la disposition de la figure 6B, après personnalisation par ablation au laser, gravure ou dépôt de métal personnalisé pour produire des décodeurs pour une ROM de 2 mots par 1 bit, une RAM monoport de 2 mots par 1 bit et une RAM monoport de 2 mots par 2 bits. On utilise deux décodeurs ayant la configuration représentée sur la figure 6B, deux parties d'un décodeur étant utilisées avec la RAM monoport de 2 mots par 2 bits et la RAM monoport de 2 mots par 1 bit et une partie de l'autre décodeur étant utilisée pour la ROM. L'autre partie de l'autre décodeur est redondante, ses entrées étant fixes. La figure 24A illustre un décodeur correspondant à l'ensemble de circuits de la figure 22B. Les liaisons coupées 640, 642, 644 et 646 sont définies par les mêmes numéros de référence que ceux utilisés sur la figure 22H. La liaison coupée 614 est définie par le même numéro de référence que celui utilisé sur la figure 22A. La figure 24B illustre un décodeur correspondant à l'ensemble de circuits de la figure 22C. Les liaisons coupées 640, 642, 644 et 646 sont identifiées par les mêmes numéros de référence que ceux utilisés sur la figure 22C. Les liaisons coupées 615, 623 et 624 sont identifiées par les mêmes numéros de référence que ceux utilisés sur la figure 22A. L'homme de l'art comprendra que la présente invention n'est pas limitée à ce qui a été représenté et décrit en détail dans ce qui précède. REVENDICATIONS 1. Dispositif de réseau de portes personnalisable, caractérisé en ce qu'il comprend une partie formant réseau de portes personnalisable ; et une partie formant mémoire personnalisable. 2. Dispositif de mémoire personnalisable caractérisé en ce qu'il comprend une multiplicité de cellules de mémoire identiques ; et des connexions de cellules de mémoire personnalisables qui rendent ladite multiplicité de cellules de mémoire identique capable de fonctionner au choix en tant qu'une unité de mémoire ou que plusieurs unités de mémoire. 3. Dispositif de mémoire personnalisable selon la revendication 2, caractérisé en ce que la ou les unité(s) de mémoire comprennent une pluralité d'unités de mémoire du même type. 4. Dispositif de mémoire personnalisable selon la revendication 2, caractérisé en ce que la ou les unité(s) de mémoire comprennent une pluralité d'unités de mémoire de types différents. 5. Dispositif de mémoire personnalisable selon la revendication 2, caractérisé en ce que la ou les unité(s) de mémoire comprennent une pluralité d'unités de mémoire de la même taille. 6. Dispositif de mémoire personnalisable selon la revendication 2, caractérisé en ce que la ou les unité(s) de mémoire comprennent une pluralité d'unités de mémoire de différentes tailles. 7. Dispositif de mémoire personnalisable, caractérisé en ce qu'il comprend une multiplicité de cellules de mémoire identiques ; et des connexions de cellules de mémoire personnalisables qui rendent ladite multiplicité de cellules de mémoire identiques capable de fonctionner au choix en qualité de RAM (mémoire vive) ou de ROM (mémoire morte). 8. Dispositif de mémoire personnalisable, caractérisé en ce qu'il comprend une multiplicité de cellules de mémoire identiques ; et des connexions de cellules de mémoires personnalisables qui rendent ladite multiplicité de cellules de mémoire identiques capable d'être activées par l'intermédiaire d'un nombre sélectionnable de ports. 9. Dispositif de mémoire personnalisable selon la revendication 8, caractérisé en ce qu'il comprend en outre des connexions de cellules de mémoire personnalisables qui rendent ladite multiplicité de cellules de mémoire identiques capable de fonctionner au choix en qualité de RAM (mémoire vive) ou de ROM (mémoire morte). 10. Dispositif de réseau de portes personnalisable selon la revendication 1, caractérisé en ce que ladite partie formant mémoire personnalisable est conforme à l'une des revendications 7 à 9 11. Dispositif selon la revendication 1, caractérisé en ce que ladite partie formant mémoire personnalisable comprend une structure CMOS non personnalisable allant jusqu'à et y compris une première couche métallique ; et au moins une deuxième et une troisième couches métalliques personnalisables formées par dessus ladite première couche métallique. 12. Dispositif selon la revendication 11, caractérisé en ce que lesdites au moins deuxième et troisième couches métalliques personnalisables comprennent des liaisons personnalisables formées par dessus les cellules de mémoire. 13. Dispositif selon la revendication 7 ou 8, caractérisé en ce que ladite partie formant mémoire personnalisable comprend une structure CMOS non personnalisable allant jusqu'à et y compris une première couche métallique ; et au moins des deuxième et troisième couches métalliques personnalisables formées par dessus ladite première couche métallique. 14. Dispositif selon la revendication 13, caractérisé en ce que lesdites au moins deuxième et troisième couches métalliques personnalisables comprennent des liaisons personnalisables formées par dessus les cellules de mémoire. 15. Dispositif selon la revendication 11, caractérisé en ce que lesdites au moins deuxième et troisième couches métalliques personnalisables comprennent des liaisons personnalisables formées par dessus des zones actives de cellules de mémoire. 16. Dispositif selon la revendication 1, caractérisé en ce que ladite partie formant mémoire personnalisable peut être personnalisée par la technique du laser. 17. Dispositif selon la revendication 1 ou 16, caractérisé en ce que ladite partie formant réseau de portes personnalisable et ladite partie formant mémoire personnalisable sont toutes deux personnalisables par la même technique. 18. Dispositif selon la revendication 1, caractérisé en ce que ladite partie formant mémoire personnalisable est personnalisable par gravure desdites liaisons personnalisables. 19. Dispositif selon la revendication 1, caractérisé en ce que ladite partie formant réseau de portes personnalisable et ladite partie formant mémoire personnalisable sont toutes deux personnalisables par gravure desdites liaisons personnalisables. 20. Dispositif selon la revendication 11, caractérisé en ce que lesdites au moins deuxième et troisième couches métalliques personnalisables comprennent des couches métalliques configurées de façon personnalisée qui forment des connexions sélectionnées. 21. Dispositif selon la revendication 1, caractérisé en ce que ladite partie formant mémoire personnalisable comprend au moins deux couches métalliques configurées de façon personnalisée, qui forment des connexions sélectionnées. 22. Dispositif selon la revendication 1, caractérisé en ce que ladite partie formant réseau de portes personnalisable et ladite partie formant mémoire personnalisable comprennent toutes deux au moins deux couches métalliques configurées de façon personnalisée qui forment des connexions sélectionnées. 23. Dispositif selon la revendication 1, caractérisé en ce que ladite mémoire personnalisable comprend au moins un décodeur personnalisable. 24. Dispositif selon la revendication 1, caractérisé en ce que ladite mémoire personnalisable comprend au moins une interface de données personnalisable. 25. Dispositif selon la revendication 23, caractérisé en ce que ledit au moins un décodeur personnalisable possède deux ports d'adresses et peut être divisé en deux parties formant décodeurs pouvant fonctionner indépendamment, chacun comptant dans le sens croissant à partir de zéro et étant associé à l'un des deux ports d'adresses.