Brevet FR2741212A1 — publié le 19970516

DISPOSITIF DE LIMITATION W CURANT DE SORTIE D'UN ASLIFICATEUR OPERATIAlMlEL La présente invention concerne un dispositif de limitation du courant de sortie entrant d'un amplificateur opérationnel. En d'autres termes, l'invention concerne un dispositif limiteur de courant associé à un demi-étage inférieur d'un étage de sortie de l'amplificateur opérationnel. La présente invention s'applique plus particulièrement à un amplificateur opérationnel dont un étage différentiel d'entrée est référencé à un potentiel inférieur d'alimentation (par exemple, un potentiel négatif ou la masse). La figure 1 est un schéma électrique simplifié d'un exemple d'amplificateur opérationnel du type auquel s'applique la présente invention. L'amplificateur opérationnel comporte un étage différentiel d'entrée 1, un étage de gain 2 et un étage de sortie 3. L'étage différentiel d'entrée 1 est polarisé au moyen d'une source de courant constant 4 et l'étage de gain 2 est polarisé au moyen d'une source de courant constant 5. L'étage de sortie 3 est constitué de deux transistors, respectivement T1 et T2, définissant des demi-étages de sortie, respectivement, supérieur et inférieur qui sont, chacun, associés à un dispositif, respectivement 6 et 7, de limitation du courant de sortie. La figure 1 illustre un amplificateur opérationnel constitué à partir de transistors bipolaires. Deux diodes D1 et D2 sont intercalées entre la source 5 et l'étage de gain 2 pour compenser les chutes de tension base-émetteur des transistors bipolaires T1 et T2, respectivement de type NPN et PNP, de l'étage de sortie 3. L'amplificateur opérationnel est alimenté entre un potentiel supérieur Vcc, par exemple un potentiel positif, et un potentiel inférieur Vee, par exemple, un potentiel négatif ou la masse. L'amplificateur comporte deux bornes d'entrée, respectivement E- et E+, qui sont reliées aux bases respectives de deux transistors PNP T3 et T4 de l'étage 1. Les émetteurs des transistors T3 et T4 sont reliés à une première borne de la source 4 dont l'autre borne est connectée à la ligne d'alimentation Vcc. Le collecteur de chaque transistor T3 ou T4 est relié au collecteur d'un transistor NPN, respectivement T5 ou T6, dont l'émetteur est connecté, le cas échéant par l'intermédiaire d'une résistance (non représentée), à la ligne d'alimentation Vee. Les bases des transistors T5 et T6 sont reliées et le transistor T5 est monté en diode, c'est-à-dire que sa base est reliée à son collecteur. Le collecteur du transistor T6 constitue la sortie 8 de l'étage différentiel d'entrée 1. La sortie 8 est reliée à la base d'un transistor NPN T7 constituant, par exemple, l'étage de gain 2. L'émetteur du transistor T7 est connecté à la ligne Vee. Le collecteur du transistor T7 constitue la sortie de l'étage 2. Cette sortie est envoyée sur les bases respectives des transistors T1 et T2. Le collecteur du transistor T7 est directement relié à la base du transistor T2 constitutif du demi-étage de sortie inférieur de l'amplificateur opérationnel. Le collecteur du transistor T7 est également relié, par l'intermédiaire des deux diodes D1 et D2 montées en série, à la base du transistor T1 constitutif du demi-étage supérieur de sortie.Le transistor T7 est polarisé au moyen de la source 5 dont une première borne est connectée à la ligne Vcc et dont une deuxième borne est reliée, par l'intermédiaire des diodes D1 et D2, au collecteur du transistor T7. Le collecteur du transistor T1 est connecté à la ligne Vcc et son émetteur est relié, par l'intermédiaire d'une résistance R1 d'un dispositif limiteur de courant sortant 6, à une borne de sortie S de l'amplificateur opérationnel. Le collecteur du transistor T2 est connecté à la ligne Vee et son émetteur est relié, par l'intermédiaire d'une résistance R2 d'un dispositif limiteur de courant entrant 7, à la borne de sortie S. Les résistances R1 et R2 constituent des résistances de mesure du courant, respectivement, sortant et entrant de l'étage de sortie 3. Le dispositif 6 est constitué de la résistance R1 et d'un transistor NPN T8. La base du transistor T8 est reliée à l'émetteur du transistor T1 et son émetteur est relié à la borne S. Le collecteur du transistor T8 est relié à la base du transistor T1. Le dispositif 7 est constitué de la résistance R2 et d'un transistor PNP T9. La base du transistor T9 est reliée à l'émetteur du transistor T2 et son émetteur est relié à la borne S. Le collecteur du transistor T9 est relié aux bases des transistors T5 et T6 de l'étage différentiel d'entrée 1. Le fonctionnement normal d'un amplificateur opérationnel tel que représenté à la figure 1 est parfaitement connu et ne sera pas détaillé. Le rôle des dispositifs limiteurs de courant 6 et 7 est de protéger l'amplificateur opérationnel en fonctionnement critique, c'est-à-dire lorsque le courant de sortie (sortant ou entrant) de l'amplificateur opérationnel dépasse les valeurs pour lesquelles cet amplificateur a été concu et risque alors de l'endommager. Un tel fonctionnement critique peut se produire, par exemple, si la charge connectée à la borne S est trop faible ou en cas de court-circuit accidentel en sortie de l'amplificateur opérationnel. Lorsque le courant sortant de l'amplificateur opérationnel excède une valeur prédéterminée par le dimensionnement de la résistance R1, le transistor T8 entre en conduction, ce qui provoque une diminution du courant de base du transistor T1, limitant ainsi le courant sortant de l'amplificateur opérationnel. La valeur limite du courant correspond au quotient de la tension de jonction base-émetteur du transistor T8 à l'état passant VbeoN par la résistance R1. En fonctionnement normal, c'està-dire lorsque le courant qui traverse la résistance R1 est inférieur à VbeoN/Rl, la tension base-émetteur du transistor T8 est trop faible et ce dernier ne conduit pas. Lorsque le courant de sortie (entrant) de l'amplificateur opérationnel est tel que la chute de tension aux bornes de la résistance R2 excède la tension base-émetteur du transistor T9 à l'état passant VbeoN, le transistor T9 entre en conduction, ce qui provoque une augmentation du courant de base du transistor T6 de l'étage d'entrée 1. L'augmentation du courant de collecteur du transistor T6 qui en résulte provoque une diminution du courant de base du transistor T7 et, ainsi, une diminution du courant de base du transistor T2. Comme pour le dispositif 6, la limite en courant est fixée par la valeur de la résistance R2 et est égale au quotient de la tension base-émetteur du transistor T9 à l'état passant VbeoN par la résistance R2. En fonctionnement normal, c'est-à-dire lorsque le courant qui traverse la résistance de mesure R2 est inférieur à VbeoN/R2, le transistor T9 ne conduit pas. Un inconvénient d'un amplificateur opérationnel classique tel que représenté à la figure 1 est que la limitation du courant entrant effectuée par le dispositif 7 provoque des oscillations sur le courant de sortie de l'amplificateur opérationnel. En effet, la boucle de limitation du courant, constituée par le transistor T9 et les transistors T6 et T7, n'est pas stable en raison de la bande passante limitée du transistor PNP T9. Ce problème ne se pose pas pour le dispositif 6 dans la mesure où la boucle de limitation du courant est constituée d'un transistor NPN T8 possédant donc une large bande passante. De telles oscillations sont gênantes, notamment, car elles polluent la ligne positive d'alimentation Vcc. Par exemple, si un court-circuit se produit entre la borne de sortie S et le potentiel d'alimentation Vcc, les oscillations liées à la limitation du courant par le dispositif 7 vont être reproduites sur la ligne d'alimentation Vcc, ce qui risque de nuire au fonctionnement correct d'autres circuits alimentés au moyen de cette ligne. Le recours à un transistor de type PNP pour le transistor T9 est lié au fait que la résistance de mesure R2 est reliée sur l'émetteur du transistor T2. L'invention s'applique, en particulier, à un amplificateur opérationnel, dont le demi-étage inférieur de sortie est constitué d'un transistor dit vertical, par exemple, un transistor bipolaire PNP dont le collecteur et le substrat sont confondus, ce qui oblige à placer la résistance de mesure R2 sur l'émetteur du transistor T2. Un autre inconvénient est que l'action du dispositif 7 sur l'étage différentiel d'entrée 1, que le transistor T2 soit vertical ou latéral, est dissymétrique ce qui crée un décalage, ou "offset", sur les polarisations des transistors T3 et T4 d'entrée de l'amplificateur. En effet, la limitation classique du courant de sortie entrant conduit à injecter un courant sur les bases des transistors T5 et T6, donc sur le collecteur du seul transistor T5. La présente invention vise à pallier les inconvénients des dispositifs limiteurs de courant de sortie classiques en proposant un dispositif limiteur de courant qui supprime toute oscillation du courant de sortie pendant les périodes de limitation du courant. L'invention vise également à proposer un tel dispositif limiteur qui soit de constitution particulièrement simple et qui n'engendre pas de décalage (offset) sur les polarisations des entrées différentielles de l'amplificateur opérationnel. Pour atteindre ces objets, la présente invention prévoit un dispositif limiteur de courant de sortie d'un amplificateur opérationnel du type comportant un étage de sortie pourvu d'un transistor de sortie, qui comporte des moyens pour limiter le courant de polarisation d'un étage différentiel d'entrée de l'amplificateur opérationnel à une valeur fixée par une résistance de mesure placée entre ledit transistor de sortie et une borne de sortie de l'amplificateur opérationnel. Selon un mode de réalisation de la présente invention, le dispositif comporte un transistor de mesure du courant traversant ladite résistance de mesure, ledit transistor de mesure commandant une source de polarisation dudit étage différentiel d'entrée. Selon un mode de réalisation de la présente invention, ledit transistor de sortie est un transistor bipolaire de type PNP dont l'émetteur est relié à l'émetteur dudit transistor de mesure. Selon un mode de réalisation de la présente invention, ledit transistor de mesure est un transistor bipolaire de type NPN dont la base est reliée à ladite borne de sortie et dont le collecteur est relié à l'émetteur d'un transistor bipolaire de type PNP constitutif de ladite source de polarisation, l'émetteur dudit transistor de polarisation étant connecté à une ligne supérieure d'alimentation par l'intermédiaire d'une résistance. Selon un mode de réalisation de la présente invention, la valeur de ladite résistance de la source de polarisation est choisie pour que ledit transistor de mesure ne sature que très légèrement en cas de court-circuit entre ladite borne de sortie et la ligne supérieure d'alimentation. Selon un mode de réalisation de la présente invention, ledit transistor de sortie est un transistor vertical. La présente invention prévoit également un amplificateur opérationnel du type comportant un étage différentiel d'entrée référencé à une ligne inférieure d'alimentation et polarisé depuis une ligne supérieure d'alimentation par une source de polarisation, un étage de sortie comportant au moins un transistor de sortie connecté à la ligne inférieure d'alimentation et un dispositif limiteur du courant de sortie entrant de l'ampli ficateur opérationnel, ledit dispositif limiteur de courant comportant des moyens de limitation du courant de polarisation dudit étage différentiel d'entrée. Selon un mode de réalisation de la présente invention, l'amplificateur est réalisé en technologie bipolaire, ledit transistor de sortie étant constitué d'un transistor PNP et lesdits moyens de limitation de courant étant constitués d'un transistor NPN de mesure du courant traversant une résistance de mesure intercalée entre l'émetteur dudit transistor de sortie et une borne de sortie de l'amplificateur opérationnel, le collecteur dudit transistor de mesure étant relié à l'émetteur d'un transistor PNP de ladite source de polarisation. Selon un mode de réalisation de la présente invention, ladite source de polarisation est constituée d'une résistance dont une première borne est connectée à la ligne supérieure d'alimentation et dont une seconde borne est reliée à l'émetteur dudit transistor de polarisation qui est monté en miroir de courant sur un transistor PNP dont le collecteur est connecté à la ligne inférieure d'alimentation par l'intermédiaire d'une source de courant constant. Selon un mode de réalisation de la présente invention, ledit transistor de sortie est un transistor vertical. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles la figure 1 décrite précédemment est destinée à exposer l'état de la technique et le problème posé ; la figure 2 est un schéma électrique simplifié d'un mode de réalisation d'un amplificateur opérationnel pourvu d'un dispositif limiteur de courant selon la présente invention ; et la figure 3 est un schéma électrique détaillé de l'amplificateur opérationnel représenté à la figure 2, illustrant un mode de réalisation d'une source de polarisation destinée à coopérer avec le dispositif limiteur de courant selon l'invention. Pour des raisons de clarté, les mêmes éléments ont été désignés par les mêmes références aux différentes figures. De même, seuls les éléments d'un amplificateur opérationnel qui sont nécessaires à la compréhension de l'invention ont été représentés aux figures. La figure 2 est un schéma électrique simplifié d'un mode de réalisation d'un amplificateur opérationnel pourvu d'un dispositif de limitation du courant du demi-étage inférieur de sortie de l'amplificateur selon l'invention. Cet amplificateur comporte, comme précédemment, un étage différentiel d'entrée 1 référencé à un potentiel inférieur d'alimentation Vee, par exemple, un potentiel négatif ou la masse. L'étage 1 est, par exemple et comme dans le cas de la figure 1, constitué de transistors T3, T4, T5 et T6. L'amplificateur opérationnel comporte également un étage de gain 2 constitué, par exemple, d'un transistor NPN T7 polarisé au moyen d'une source 5 avec interposition de diodes D1 et D2 de compensation des tensions base-émetteur des transistors de sortie. L'étage de sortie 3 comporte, comme précédemment, deux transistors NPN T1 et PNP T2 définissant des demi-étages supérieur et inférieur de l'étage de sortie. Le transistor T1 est associé à un dispositif limiteur de courant sortant 6 dont le fonctionnement est similaire à celui exposé en relation avec la figure 1. Le transistor T2, par exemple vertical, est associé à un dispositif limiteur de courant entrant 9 selon l'invention. Une caractéristique de la présente invention est que le dispositif 9 qui est associé au transistor PNP T2 est constitué d'un transistor NPN T20 associé à une résistance de mesure R2. La résistance R2 est toujours placée entre une borne S de sortie de l'amplificateur opérationnel et l'émetteur du transistor T2. La base du transistor T20 est reliée à la borne S tandis que son émetteur est relié à l'émetteur du transistor T2. Une autre caractéristique de la présente invention est que l'action du dispositif limiteur de courant entrant 9 n'est plus d'injecter un courant sur les bases des transistors inférieurs T5 et T6 de l'étage différentiel d'entrée 1, mais de modifier le courant délivré par une source de polarisation 4' de l'étage 1. Ainsi, le dispositif 9 agit directement sur la source 4' ce qui, outre le fait de permettre l'emploi d'un transistor NPN en tant que transistor de mesure, rend les effets de la limitation de courant symétriques sur les deux entrées E- et E+ de l'amplificateur opérationnel. Lorsque le courant traversant la résistance R2 excède une valeur limite, fixée par la valeur de cette résistance R2, le transistor T20 entre en conduction et provoque une diminution du courant délivré, par la source 4', à l'étage 1. La diminution de la polarisation de l'étage 1 provoque une diminution symétrique des courants de collecteur et de base des transistors T5 et T6, d'où il résulte que le courant de base du transistor T7 diminue. Ainsi, le courant de base du transistor T2 du demi-étage inférieur de sortie diminue également ce qui provoque une diminution du courant à travers la résistance R2. On assiste donc, en fonctionnement critique, à un asservissement de la valeur du courant de sortie (entrant) sur une valeur limite fixée par le quotient de la tension baseémetteur du transistor T20 à l'état passant VbeoN par la résistance R2. Le fonctionnement normal de l'amplificateur opérationnel n'est pas modifié. En effet, lorsque le courant qui traverse la résistance R2 est inférieur à la valeur limite VbeoN/R2, le transistor T20 ne conduit pas et le courant n'est pas limité. L'effet du courant de fuite dans le collecteur du transistor T20 sur la polarisation de l'étage 1 est négligeable. Un avantage de la présente invention est que la boucle de limitation du courant de sortie entrant de l'amplificateur opérationnel est stable en raison de l'emploi d'un transistor NPN qui présente une bande passante très grande, ce qui supprime toute oscillation du courant de sortie pendant les périodes critiques. Un autre avantage de la présente invention est que la limitation du courant, en fonctionnement critique, n'entraîne aucun "offset" sur la polarisation des entrées différentielles de l'amplificateur opérationnel, que le transistor T2 soit vertical ou latéral. La figure 3 illustre un mode de réalisation des sources de polarisation d'un amplificateur opérationnel selon la présente invention. On considère, par exemple, que la ligne négative d'alimentation est, ici, constituée par la masse. Les émetteurs des transistors T5 et T6 sont connectés à la masse par l'intermédiaire de résistances, respectivement R3 et R4. L'étage d'entrée 1, tel que représenté à la figure 3, constitue un étage classique d'entrée d'un amplificateur opérationnel. On notera que l'étage 1 peut, le cas échéant, être réalisé de manière différente. Par exemple, les transistors T3 et T4 peuvent être remplacés par des montages "Darlington" constitués, chacun, de plusieurs transistors bipolaires ou par des montages composites associant des transistors PNP et NPN. L'exemple d'étage de gain 2, représenté à la figure 3, est constitué d'un montage "Darlington" de deux transistors NPN T7 et T17. La sortie 8 de l'étage 1 est reliée à la base d'un premier transistor T7 dont l'émetteur est connecté à la masse, par l'intermédiaire d'une résistance R7, et est reliée à la base d'un deuxième transistor T17. L'émetteur du transistor T17 est connecté à la masse et les collecteurs des transistors T7 et T17 sont reliés, par l'intermédiaire d'un condensateur C, à une sortie 8 de l'étage 1. Le condensateur C constitue un condensateur de compensation classique d'un étage de gain d'un amplificateur opérationnel. I1 sert, en fonctionnement normal, à diminuer la bande passante de l'amplificateur pour rendre l'amplificateur opérationnel stable à gain unité.Les collecteurs des transistors T7 et T17 constituent la sortie de l'étage 2 qui est envoyée, directement, sur la base du transistor inférieur de sortie T2 et, par l'intermédiaire des diodes D2 et D1, sur la base du transistor supérieur de sortie T1. On notera que l'étage 2 peut avoir une constitution différente, par exemple, comporter plusieurs montages "Darlington". Les diodes D1 et D2 sont, par exemple, constituées de transistors, respectivement, NPN Tll et PNP T12. Les collecteurs des transistors T7 et T17 sont reliés à la base du transistor PNP T12 constitutif de la diode D2 dont le collecteur est connecté à la masse. L'émetteur du transistor T12 est relié à l'émetteur du transistor NPN Tll, constitutif de la diode D1 et dont la base et le collecteur sont reliés à la base du transistor T1. L'amplificateur opérationnel, tel que représenté à la figure 3, est polarisé au moyen d'un seul générateur de courant constant 10 dont le courant est reproduit par des miroirs de courant, respectivement 4' et 5, pour assurer la polarisation des différents étages de l'amplificateur. La source 10 est connectée entre la masse, ou une ligne inférieure d'alimentation, par exemple négative, et le collecteur d'un transistor PNP T10 dont l'émetteur est connecté, de préférence par l'intermédiaire d'une résistance R10, à la ligne Vcc. Des transistors PNP constitutifs des sources de polarisation respectives 4' et 5 sont montés en miroirs de courant sur le transistor T10 en ayant leurs bases respectives reliées à la base du transistor T10. La source 4' est constituée d'un transistor T14 dont le collecteur est relié aux émetteurs des transistors T3 et T4 et dont l'émetteur est connecté à la ligne Vcc par l'intermédiaire d'une résistance R14. La source 5 est réalisée au moyen de deux transistors, respectivement T15 et T16, montés en miroirs de courant sur le transistor T10 et dont les émetteurs respectifs sont connectés à la ligne Vcc, de préférence, par l'intermédiaire de résistances, respectivement R15 et R16. Le collecteur du transistor T15 est relié aux collecteurs des transistors T7 et T17 tandis que le collecteur du transistor T16 est relié au collecteur du transistor Tll. Le collecteur du transistor T20 est relié à l'émetteur du transistor T14 de polarisation de l'étage 1. Ainsi, lorsque le transistor T20 conduit, la tension base-émetteur du transistor T14 diminue dans la mesure où la base du transistor T14 est attaquée par une tension constante. Le courant de collecteur du transistor T14, donc le courant de polarisation de l'étage 1, diminue. On notera que la présente invention s'applique particulièrement bien à un amplificateur opérationnel dont les sources de polarisation sont réalisées au moyen d'une seule source de courant constant délivrant plusieurs courants différents à l'aide de miroirs de courant constitués d'une association de transistor et de résistance. Dans le cas où les sources de polarisation ne comprennent pas de résistance, on veillera à adjoindre une résistance entre l'émetteur du transistor de polarisation de l'étage 1 et la ligne Vcc pour permettre la mise en oeuvre de l'invention. Pour assurer une protection de l'amplificateur opérationnel en cas de court-circuit entre la borne S et la ligne Vcc, la résistance R14 est, selon l'invention, dimensionnée pour entraîner une chute de tension inférieure à environ 200 mV dans ce cas. En effet, si la chute de tension aux bornes de la résistance R14 est trop importante, par exemple de l'ordre de 500 mV, le transistor T20 sature et l'asservissement sur la valeur de courant limite, fixée par le rapport de la tension base-émetteur à l'état passant du transistor T20 sur la résistance R2, ne peut plus être effectué. Par contre, si le transistor T20 ne sature que légèrement, c'est-à-dire si la différence de potentiel entre sa base et son collecteur est inférieure à environ 200 mV, l'asservissement peut être maintenu. On notera également que le condensateur C de l'étage de gain 2 contribue, en mode de fonctionnement critique, à la stabilité de la boucle de limitation de courant selon l'invention. En effet, par l'emploi du transistor NPN T20, et donc contrairement au montage classique utilisant le transistor PNP T9 (figure 1), il existe une fréquence de coupure dominante, fixée par le condensateur C, dans la boucle d'asservissement qui conduit à un asservissement très stable. Le dimensionnement des différents composants de l'amplificateur opérationnel selon l'invention est fonction des caractéristiques souhaitées pour cet amplificateur opérationnel. En particulier, les surfaces des différents transistors montés en miroirs de courant et les valeurs des résistances qui y sont éventuellement associées sont fonction des courants de polarisation souhaités, respectivement, pour l'étage différentiel d'entrée 1 et pour l'étage de gain 2. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, bien qu'il a été fait référence dans la description qui précède à un amplificateur opérationnel réalisé au moyen de transistors bipolaires, l'amplificateur selon l'invention pourra également être réalisé en technologie MOS. Pour cela, les transistors NPN sont remplacés par des transistors MOS à canal N et les transistors PNP sont remplacés par des transistors MOS à canal P. En outre, l'invention s'applique également à un amplificateur opérationnel dont le transistor inférieur de sortie T2 est un transistor latéral dont l'émetteur est relié à la borne S par l'intermédiaire d'une résistance R2. REVENDICATIONS 1. Dispositif (9) limiteur de courant de sortie d'un amplificateur opérationnel du type comportant un étage de sortie (3) pourvu d'un transistor de sortie (T2), caractérisé en ce qu'il comporte des moyens pour limiter le courant de polarisation d'un étage différentiel (1) d'entrée de l'amplificateur opérationnel à une valeur fixée par une résistance de mesure (R2) placée entre ledit transistor de sortie (T2) et une borne (S) de sortie de l'amplificateur opérationnel. 2. Dispositif limiteur de courant selon la revendication 1, caractérisé en ce qu'il comporte un transistor (T20) de mesure du courant traversant ladite résistance de mesure (R2), ledit transistor de mesure (T20) commandant une source (4') de polarisation dudit étage différentiel d'entrée (1). 3. Dispositif limiteur de courant selon la revendication 2, caractérisé en ce que ledit transistor de sortie est un transistor bipolaire de type PNP (T2) dont l'émetteur est relié à l'émetteur dudit transistor de mesure (T20). 4. Dispositif limiteur de courant selon la revendication 2 ou 3, caractérisé en ce que ledit transistor de mesure (T20) est un transistor bipolaire de type NPN dont la base est reliée à ladite borne de sortie (S) et dont le collecteur est relié à l'émetteur d'un transistor bipolaire de type PNP (T14) constitutif de ladite source de polarisation (4'), l'émetteur dudit transistor de polarisation (T14) étant connecté à une ligne supérieure d'alimentation (Vcc) par l'intermédiaire d'une résistance (R14). 5. Dispositif limiteur de courant selon la revendication 4, caractérisé en ce que la valeur de ladite résistance (R14) de la source de polarisation (4') est choisie pour que ledit transistor de mesure (T20) ne sature que très légèrement en cas de court-circuit entre ladite borne de sortie (S) et la ligne supérieure d'alimentation (Vcc). 6. Dispositif limiteur de courant selon l'une quelconque des revendications 1 à 5, caractérisé en ce que ledit transistor de sortie est un transistor vertical (T2). 7. Amplificateur opérationnel du type comportant un étage différentiel d'entrée (1) référencé à une ligne inférieure d'alimentation (Vee) et polarisé depuis une ligne supérieure d'alimentation (Vcc) par une source de polarisation (4'), un étage de sortie (3) comportant au moins un transistor de sortie (T2) connecté à la ligne inférieure d'alimentation (Vee) et un dispositif (9) limiteur du courant de sortie entrant de l'amplificateur opérationnel, caractérisé en ce que ledit dispositif limiteur de courant (9) comporte des moyens de limitation du courant de polarisation dudit étage différentiel d'entrée (1). 8. Amplificateur opérationnel selon la revendication 7, caractérisé en ce qu'il est réalisé en technologie bipolaire, ledit transistor de sortie étant constitué d'un transistor PNP (T2) et lesdits moyens de limitation de courant étant constitués d'un transistor NPN (T20) de mesure du courant traversant une résistance de mesure (R2) intercalée entre l'émetteur dudit transistor de sortie (T2) et une borne de sortie (S) de l'amplificateur opérationnel, le collecteur dudit transistor de mesure (T20) étant relié à l'émetteur d'un transistor PNP (T14) de ladite source de polarisation (4'). 9. Amplificateur opérationnel selon la revendication 8, caractérisé en ce que ladite source de polarisation (4') est constituée d'une résistance (R14) dont une première borne est connectée à la ligne supérieure d'alimentation (Vcc) et dont une seconde borne est reliée à l'émetteur dudit transistor de polarisation (T14) qui est monté en miroir de courant sur un transistor PNP (T10) dont le collecteur est connecté à la ligne inférieure d'alimentation (Vee) par l'intermédiaire d'une source de courant constant (10). 10. Amplificateur opérationnel selon l'une quelconque des revendications 7 à 9, caractérisé en ce que ledit transistor de sortie est un transistor vertical (T2).