Brevet FR2740633A1 — publié le 19970430

DEPHASEUR ANALOGIQUE A LARGE BANDE FONCTIONNANT EN HYPERFREQUENCES, ET DEPHASEUR ANALOGIQUE MULTIPLE La présente invention concerne un circuit déphaseur ana logique, entre 0 et 3600, hyperfréquence à large bande passante, entre quelques gigahertz et 30 gigahertz environ. Ce circuit déphaseur combine des cellules déphaseuses à avance de phase (selfs la masse) et des cellules déphaseuses à retard de phase (capacités à la masse) dans une structure distribuée : le chemin choisi entre l'entrée et la sortie du circuit déphaseur est commandé par une pluralité de commutateurs montés en parallèles, ce qui permet de déphaser le signal d'entrée, en avance ou en retard de phase, au moyen d'un nombre approprié de cellules choisies en eonséquence. Le circuit déphaseur selon l'invention, commandé par deux parmi quatre tensions continues a un gain, ou une perte, d'insertion constant, et il est adapté en impédance entre son entrée et sa sortie. Montés en parallèles, deux circuits déphaseurs fonction nent en dispositif à deux voies, dont l'une foumit un signal qui n'a pas le même déphasage que l'autre, sans nécessiter de coupleur de Wi Ikinson. Différents types de déphaseurs analogiques sont connus, mais soit ils n'ont pas de largeur de bande passante, soit ils mettent en jeu un grand nombre de composants. Les premiers cités sont basés sur les lignes à retard : si un signal électrique de pulsation c, est o adressé sur deux lignes micro bandes en parallèle, dont la différence de longueur est Z, il en résulte un déphasage \-^= 1 g entre les deux voies. C'est un procédé très simple, mais comme la longueur des microbandes ne peut pas être modifiée après leur réalisation, ceci ne convient que pour un déphasage constant à fréquence fixe. Parmi les seconds cités, certains sont basés sur un déphasage en deux étages : un premier étage comprend deux voies parallèles qui déphasent l'une de + 900, l'autre de - 900, de façon fixe. Le second étage comprend quatre voies, commandables qui déphasent de # 45 chacune des voies du premier étage : I'ensemble est suivi d'un combineur de Wilkinson pour choisir l'une des quatre voies en parallèle. L'inconvénient de ce système est qu'il nécessite un grand nombre de composants, de l'ordre de 80 éléments passifs, ce qui n'est pas attractif pour un circuit intégré sur Ga As, puisque l'objet de l'invention est de travailler jusque 30 GHz. Le déphaseur selon l'invention est basé sur des cellules déphaseuses, par combinaison de cellules à avance de phase, en T, avec self à la masse et capacités en série, et de cellules à retard de phase, en Tr avec capacités à la masse et self en série. II comporte une première série de cellules effet une deuxième série de cellules en T : les deux séries sont parallèles. L'entrée du signal se fait à une extrêmité d'une série de cellules, la sortie du signal déphasé se fait à ltextrêmité opposée de l'autre série de cellules. Une pluralité de commutateurs, qui sont des transistors à effet de champ bigrilles, permet de passer d'une série de cellules à l'autre série de cellules, et donc de choisir pour le signal un chemin par lequel il traverse "m" cellules à retard de phase, puis "n" cellules à avance de phase. Le déphasage est commandé par une tension appliquée sur la seconde grille des transistors commutateurs. Ainsi, si chaque série de cellules comprend par exemple 4 cellules, parce que l'habitude est de raisonner sur 4 quadrants, le signal peut traverser d'une part une cellule à avance de phase et 3 cellules à retard de phase, et d'autre part 4 cellules à retard de phase, par exemple:la combinaison des deux chemins donne le retard de phase désiré. Chaque cellule ne comprend que trois éléments, dont certains sont communs à deux cellules voisines, et les capacités des cellules en De façon plus précise, I'invention concerne un déphaseur analogique à large bande, fonctionnant en hyperfréquence, caractérisé en ce qu'il comprend: - une cascade de cellules déphaseuses à retard de phase, en - une cascade de cellules déphaseuses à avance de phase, en T, formées chacune par une self à la masse et deux capacités, la sortie du signal déphasé étant connectée sur la sortie de la dernière cellule, - les deux cascades de cellules déphaseuses étant en parallèles, une pluralité de commutateurs, commandés par une tension, sont connectés entre les entrées, plus la sortie de la dernière, des cellules en Tr et les points milieux des cellules en T. L'invention sera mieux comprise par la description plus dé- taillée qui en est donnée maintenant, en conjonction avec les figures jointes en annexe, qui représentent - fig. 1: représentation mathématique du déphasage d'un signal électrique, - fig. 2 : schéma électrique d'une cellule en Tr à retard de phase, - fig. 3 : schéma électrique d'une cellule en T à avance de phase, - fig. 4 : bande passante d'un déphaseur selon l'invention, - fig. 5 : schéma électrique d'un déphaseur analogique selon l'invention, - fig. 6 : circuit électrique d'un déphaseur analogique selon l'invention, - fig. 7 : schéma de principe d'un double déphaseur analogique selon l'invention, - fig. 8 : circuit électrique d'un double déphaseur analogique selon l'invention. Le rappel préliminaire du contrôle de phase dun signal électrique permettra de mieux comprendre par la suite le fonctionnement du déphaseur selon l'invention. Considérons le cercle trigonométrique de la figure 1: il est divisé en 4 quadrants égaux à ru/2. Un vecteur "a", de module constant, et ayant une phase , est résultent de deux vecteurs al et a2, dans le premier quadrant : de façon plus générale, sa phase est déterminée par les vecteurs al, a2, a3 et a4 dans les 4 quadrants. La fonction de transfert en fréquence que doit réaliser le déphaseur est définie par dans laquelle: H (f) est la fonction de déphasage, pour une fréquence f n est le numéro d'ordre du quadrant considéré (4 si l'on considère 4 quadrants), c'est-à-dire aussi le numéro d'ordre de l'étage dans le déphaseur selon l'invention, a est la fonction de modulation d'amplitude de chacun des quatre vecteurs a1, a2, a3, a4 j est le symbole des imaginaires est la rotation de phase entre chaque vecteur. Si ## = 900, on peut écrire H (j) = al + j a2 - a3 - j a4 Dans ce cas, le vecteur résultant "a", dont le module est constant et dont la phase t varie dans les 4 quadrants (donc un déphasage entre 0 et 360 ) est obtenu en appliquant les commandes suivantes: - dans le premier quadrant (O,rr/2): al = cos # a = sin # a3 = a4 = 0 - dans le deuxième quadrant (#/2, #): a2 = cos# a3 = sin# a1 = a4 = 0 - dans le troisième quadrant (#, 3""/2): a3 = cos , a4 = sin ç 1= a 2=0 - dans le quatrième quadrant (3iT/2, 2 #): a4 = cos # al = sin # a2 = a3 = O Lorsqu'il s'agit d'appliquer en hyperfréquences ces fonctions mathématiques bien cornues, les grandeurs à combiner sont des ondes de tension-courant de la forme v-z I b 2 Z0 en tenant compte en outre de la contrainte d'adaptation d'impédance entrée-sortie | Slll = O et 5221 50= Rappelons que pour un quadripôle, le signal b qui en sort, sous tension V et intensité I, sur une impédance Zo, est défini par les "paramètres en S": - S est le coefficient de réflexion à l'entrée I lorsque l'accès 2 du quadripôle est fermé sur une impédance Z (généralement 50 ) - S22 est le coefficient de réflexion à rentrée 2 lorsque l'accès 1 du quadripôle est fermé sur une impédance ZO. Pour remplir ces deux conditions, le circuit déphaseur propose utilise des cellules déphaseuses en éléments localisés, pour réaliser la fonction de déphasage a fl = cste entre deux vecteurs, a3 et a4 par exemple, dans un domaine donné de largeur de bande en fréquence A f. Ces cellules sont associées dans une structure distribuée, pour réaliser la fonction de sommation des ondes de tension-courant. Les figures 2 et 3 rappellent la structure de ces cellules déphaseuses, en soi bien connues. En figure 2, une cellule en est un quadripôle qui comprend une self 5 en série entre une entrée 1 et une sortie 3, ainsi qu'une première capacité 6 en pont entre les entrées 1 et 2 et une deuxième capacité 7 en pont entre les sorties 3 et 4. Une cellule en mr présente un retard de phase. En figure 3, une cellule en T est un quadripôle qui comprend deux capacités 8 et 9 en série entre l'entrée 1 et la sortie 3, et une self 10 en pont entre le point commun aux deux capacités 8 et 9 et le point commun entrée 2 - sortie 4. Une cellule en T présente une avance de phase. La différence ## entre les phases de transfert d'une cellule à avance de phase + 45 et d'une cellule à retard de phase - 45 vaut 90 . C'est ce que représente la figure 4, dans laquelle la fréquence est portée en abscisses et la phase du paramètre S21 en ordonnée. La courbe 11 correspond à une cellule à retard de phase et la courbe 12 à une celule à avance de phase. Etant donné que ces cellules ne sont pas, comme les lignes à retard en microbandes, liées à la longueur d'onde du signal, elles maintiennent une différence de phase de 90" dans une bande de - 20 % de la fréquence centrale f0 pour laquelle ils ont été calculés. De plus, les cellules déphaseuses utilisées dans l'invention sont calculées pour avoir une impédance itérative égale à 50 ohms, ce qui permet de les monter en cascade. A partir de ces cellules déphaseuses, le circuit déphaseur analogique selon l'invention est constitué en structure distribuée, dont le schéma électrique est donné en figure 5. Il comporte d'une part une pluralité de cellules en fr 15, montées en cascade entre l'entrée 13 du signal et une impédance 17 de 50 ohms. Etant donné que l'impédance de chaque cellule en tir 15 est 50 ohms, le circuit, vue de l'entrée, a une impédance itérative de 50 ohms (en admettant que les commutateurs de commande sont à impédance infinie): on a donc | S11 | = 0. Il comporte également une pluralité de cellules en T 16, montées en cascade entre la sortie 14 du signal déphasé et une impédance 18 de 50 ohms. Pour la même raison que précédemment, le circuit, vu de la sortie, a une impédance de 50 ohms : on a donc S221 =o. Les cellules en Tt et en T étant montées en cascade, on peut observer que les capacités - sauf celles montées en extrêmités -sont communes à deux cellules. Ainsi, à titre d'exemple, la capacité 7 est commune à la cellule 15 et à la cellule 19 en rr qui la suit dans la cascade, et la capacité 9 est commune à la cellule 16 et à la cellule 20 en T qui la suit dans la cascade. Pour 4 quadrants, il y a 4 cellules en x et 4 cellules en T. L'angle de déphasage désiré est obtenu en choisissant deux chemins parmi les quatre possibles : la combinaison de ces deux chemins correspond aux vecteurs a1 et a2 de la figure 1. Ce choix se fait au moyen de commutateurs 21, 22, 23, 24, qui sont montés en structure transversale entre la première cascade de cellules en Comme on le verra plus loin, les commutateurs 21 à 24 sont des transistors à effet de champ bigrilles. Si maintenant on considère les paramètres en S S21 coefficient de transmission à l'entrée 1 lorsque l'accès 2 du quadri pôle est fermé sur une impédance Z = 50 ohms - on a quatre o chemins possibles: -al=l a2 = a3 = a4 = 0 S21 = e-j #o = #o - a2 = 1 a1 = a3 = a4 = 0 S21 = #oe - j #/2 - a3 = 1 a1 = a2 = a4 =0 S21 = #o e-j# - a4 = 1 al = a2 = a3 = O S21 = #oe -j 3#/2 Le déphaseur selon l'invention génère donc quatre vecteurs en quadrature, al a2 a3 a dont la combinaison permet de générer un vecteur résultant a (fig. 1), dont le module est constant et dont la phase varie de 0 à 360 . En circuit intégré, les fonctions de modulation al a2 a a sont réalisées au moyen de transistors à effet de champ bigrilles, dont la polarisation de la deuxième grille permet de contrôler le gain. C'est ce qui est représenté en figure 6, qui donne le schéma de réalisation d'un déphaseur : cette figure 6 reprend la figure 5, mais détaille les commutateurs de commandes 21 à 24, et précise les polarisations. Les commutateurs 21 à 24 sont donc des transistors à effet de champ bigrilles : il est connu que les grilles présentent une capacité, et c'est la capacité de la première grille G1 qui est utilisée dans les cellules en Tr 15. Ceci permet en outre que la capacité de grille, intégrée dans le calcul d'une cellule en rr , ne perturbe pas le fonctionnement de ladite cellule. Etant donné que les transistors 21 à 24 sont montés en source commune, c'est-à-dire source à la masse, les capacités grille-source de chaque transistor sont donc à la masse. Vue de l'entrée 13 du signal, la cascade de cellules en Tr se présente donc comme une série de selfs 5, fermée sur une impédance 17 égale à 50 ohms mise à la masse : le point commun entre deux selfs 5 est réuni à la première grille d'un transistor, qui fournit ainsi l'une des deux capacités 6 ou 7 de la cellule en Vue de la sortie 14, la cascade de cellules en T ne présente pas de modification par rapport à la figure précédente. Elle est fermée sur une impédance 18 de 50 ohms, mise à la masse, et le point commun aux deux capacités S et 9 et à la self 10 d'une cellule est réuni au drain d'un transistor 21 à 24. Les premières grilles G1 des transistors 21 à 24 sont polarisées par une tension continue Vcî, commune à tous les transistors et appliquée en un point 27 de la connection qui réunit l'entrée 13 et la cascade de selfs 5 des cellules en ci-r. Cette tension est découplée à la masse par une petite capacité 28. Le découplage tension de polarisation/signal, du côté des cellules en , , est achevé au moyen de: - une capacité de liaison 29 et une self de choc 30, situées entre l'entrée 13 et la cascade de selfs 5, le point de polarisation 27 étant entre les deux dits composants, - une self de choc 31 et une capacité de découplage 32, situées entre la cascade de selfs 5 et la masse, I'impédance 17 étant entre les deux dits composants. Les deuxièmes grilles G2 des transistors 21 à 24 sont polarisées par une tension continue VG2, que l'on a symbolisé par al a a a4 puisque ce sont ces tensions de commande qui permettent de définir les vecteurs al a2 a3 a4 qui déterminent le déphasage. De petites capacités 33 découplent à la masse les tensions de com mande. Un avantage des transistors bigrilles est que l'impédance de grille peut être choisie de façon à minimiser la variation de phase du signal qui traverse le transistor, lorsque le gain varie. Les drains des transistors 21 à 24 sont alimentés par une tension VDD appliquée en un point 34, situé entre chaque self 10 d'une cellule en T et la masse : de petites capacités 35 découplent à la masse l'impédance de charge 18 et les cellules en T. Ce dispositif, dans lequel le signal de sortie, en 14, est déphasé d'une valeur comprise entre O et 3600 par rapport au signal d'entrée, en 13, fonctionne au moyen de deux tensions de grilles VG2, qui génèrent, par exemple, les vecteurs a2 et a3, dont la combinaison génère à son tour un vecteur résultant "a", dont la phase est commandée par a2 et a3. Le module du vecteur résultant "a" peut être modifié par le gain des transistors. A titre d'exemple non limitatif, un circuit intégré sur Ca As est réalisé avec les valeurs suivantes: - largeur de grilles des transistors : 150 q -VG1 =-1V VG2 = - 2 V à + 2 V VDD = + 4 V - selfs 5 des cellules en r: 0,5 à 1 nH - selfs 10 des cellules en T : 0,73 nH - capacités 8 et 9 des cellules en T : 0,4 pF - selfs de choc 30 et 31: 0,2 à 0.5 nH Le déphaseur selon l'invention a une structure dite "distri buée", c'est-à-dire que le même circuit élémentaire - une cellule en +r,un commutateur et une cellule en T - se répète de façon itérative. II a été décrit et représenté avec quatre circuits élémentaires, parce que l'habitude est de raisonner avec quatre quadrants de cercle trigonométrique. On peut toutefois observer que rien n'empêche de réaliser un déphaseur qui comprendrait plus de quatre circuits élémentaires: 6 ou 8 par exemple. Cela permet la redondance, c'est-à-dire la faculté pour le déphaseur de fonctionner malgré la défaillance dun transistor. Dans ce cas, quatre circuits élémentaires seulement sont utilisés, les autres restant bloqués par leurs transistors respectifs. Un autre avantage du déphaseur analogique selon l'invention est de pouvoir fournir, à partir d'un seul signal d'entrée, une pluralité de signaux de sortie qui ont chacun une phase et une intensité qui leur est propre. En effet, ce déphaseur a une structure transversale et, si l'on considère la figure 6, on constate que le signal d'entrée est appliqué à une cascade qui ne comprend que des selfs 5, fermée sur une impédance 17 à la masse. Les capacités 6 et 7 (fig. 5) des cellules en t sont constituées par les capacités de première grille des transistors 21 à 24. Tout le circuit déphaseur est situé d'un même côté de cette cascade de selfs 5. Il est donc possible de prélever le signal en des points tels que 37 à 39, communs à deux selfs 5 successives, et de l'appliquer à au moins un autre circuit déphaseur. C'est ce qui est représenté en figure 7. Un signal analogique, ayant une phase donnée, est appliqué à l'entrée 13 commune à deux circuits déphaseurs 40 et 41. Cela ne nécessite aucun circuit diviseur de type Wilkinson ou coupleur "3 dB", mais la cascade de selfs 5 est commune aux deux circuits 40 et 41. Chacun de ceux-ci est commandé indépendamment : les signaux de commandes cl agissant sur le déphaseur 40 font que le signal qui en sort en 14 a une phase 1 et de même les signaux c2 sur le déphaseur 41 font que le signal qui en sort en 14' a une phase 2 Le contrôle du gain des transistors permet en outre de répartir le signal d'entrée entre un signal à x% déphasé de 1 et un signal à y% déphasé de pl 2. Par exemple, les signaux de sortie peuvent être 1/3 déphasé de + 45" et 2/3 déphasé de - 45". La figure 8 représente le schéma électrique d'un tel déphaseur, dans le cas non limitatif où il s'agit d'un déphaseur double. Des déphaseurs plus complexes, tels que triples ou quadruples, font partie du domaine de l'invention. Il apparait bien clairement que ce déphaseur double est symétrique par rapport à la cascade de selfs 5 des cellules en Tr , communes, ainsi que l'entrée 13, la polarisation VG1 et la charge 17, aux deux déphaseurs 40 et 41, dont les indices de repères sont les mêmes. Le déphaseur analogique selon l'invention est utilisé dans le traitement de l'information en hyperfréquences. Bien que son schéma soit utilisable à de plus basses fréquences, et avec des transistors en silicium, il trouve tout son intérêt sous forme de circuit intégré sur matériaux III-V tel que Ca As : entre 1 et 30 gigahertz, les selfs sont suffisamment petites pour être intégrées, et les capacités de grille des transistors remplacent les capacités des cellules en TT REVENDICATIONS 1. Déphaseur analogique à large bande, fonctionnant en hyperfréquences, caractérisé en ce qu'il comprend: - une cascade de cellules déphaseuses à retard de phase, en tu (15, 19), formées chacune par une self (5) et deux capacités (6, 7) à la masse, l'entrée du signal (13) étant connectée sur l'entrée (36) de la première cellule (15), - une cascade de cellules déphaseuses à avance de phase, en T (16, 20), formées chacune par une self (10) à la masse et deux capacités (8, 9), la sortie du signal déphasé (14) étant connectée sur la sortie de la dernière cellule (20), - les deux cascades de cellules déphaseuses (15, 19 et 16, 20) étant en parallèles, une pluralité de commutateurs (21 à 24), commandés par une tension, sont connectés entre les entrées (36, 37, 38), plus la sortie (39) de la dernière, des cellules en v (15, 19) et les points milieux des cellules en T (16, 20). 2. Déphaseur analogique selon la revendication 1, caractérisé en ce qu'il a une structure distribuée, répétitive, considérée le long d'une cascade de cellules (15, 19 et 16, 20) et une structure transversale parallèle. permettant d'effectuer la sommation de deux ondes de courant-tension, ayant parcouru des chemins différents (25, 26) au moyen de deux commutateurs (21, 22) commandés simultanément. 3. Déphaseur analogique selon la revendication 1, caractérisé en ce que les commutateurs (21 à 24) sont des transistors à effet de champ bigrilles, dont la deuxième grille G2 reçoit une tension proportionnelle au vecteur de déphasage (al à a4) composante du déphasage désiré pour le signal de sortie. 4. Déphaseur analogique selon la revendication 3, caractérisé en ce que les capacités des premières grilles G1 des transistors (21 à 24) constituent les capacités (6, 7) des cellules en '(15,19). 5. Déphaseur analogique selon la revendication 3, caractérisé en ce que le gain des transistors (21 à 24) permet de modifier l'intensité du signal déphasé en sortie (14) par rapport au signal à l'entrée (13). 6. Déphaseur analogique selon la revendication 1, caractérisé en ce que, en vue de lui assurer un gain, ou une perte, d'insertion constant, les cellules en rr (15, 19) et les cellules en T (16, 20) ont toutes la même impédance itérative, chacune des deux cascades de cellules en v (15, 19) et en T (16, 20) étant fermée sur une même impédance (17, 18) à la masse. 7. Déphaseur analogique selon la revendication 1, caractérisé en ce que le déphasage du signal à la sortie (14) est compris entre O et 360" par rapport au signal à l'entrée (13), dans une bande de fréquence de # 20 % par rapport à la fréquence du signal d'entrée. 8. Déphaseur analogique selon la revendication 1, caractérisé en ce qu'il comporte, en structure transversale, un nombre d'étages cellule en OiT (15)/commutateur (22)/cellule en T (16) supérieur au nombre d'étages nécessaires pour assurer le déphasage, ce qui lui confère une redondance, les étages non utilisés étant bloqués par leurs commutateurs. 9. Déphaseur analogique selon l'une quelconque des revendications 1 à 8, caractérisé en ce qu'il est réalisé sous forme de circuit intégré sur matériaux rapides de la famille III-V tel que Ca As. 10. Déphaseur multiple analogique, caractérisé en ce qu'il comprend une entrée de signal unique (13), connectée directement à au moins deux déphaseurs (40, 41) selon la revendication 1, chacun des dits déphaseurs (40, 41) fonctionnant indépendamment et délivrant chacun un signal (14, 14') ayant sa phase propre, seule la cascade de selfs (5) des cellules en t (15, 19) étant commune aux dits déphaseurs (40, 41)