Brevet FR2737324A1 — publié le 19970131

PROCEDE ET DISPOSITIF POUR CHANGER L'ECHELLE D'UNE IMAGE NUMERIQUE DE FAÇON UNIFORME L'invention concerne un procédé et un dispositif de traitement d'image et plus particulièrement un procédé et un dispositif permettant de changer l'échelle d'une image numérique de façon uniforme. L'aptitude de combiner des images numériques est essentielle dans les applications multimédia à calculateur. Habituellement, on prétraite une image numérique avant qu'elle puisse être combinée avec une autre image numérique. On accomplit habituellement le prétraitement en augmentant la taille de l'image numérique (ce que l'on désignera par la suite par agrandissement), ou en réduisant la taille de l'image numérique (ce que l'on désignera par la suite par réduction), en découpant une partie sélectionnée d'image numérique et en la décalant vers un autre emplacement, etc. L'agrandissement et la réduction des images numériques sont habituellement accomplis à l'aide d'un ordinateur programmé à cet effet. L'agrandissement est effectué par interpolation linéaire sur chaque couple de lignes de balayage de l'image numérique pour obtenir au moins une ligne de balayage interpolée qui est insérée entre les deux lignes et en effectuant une interpolation linéaire sur chaque couple de données de pixel dans chaque ligne de balayage, de façon à obtenir au moins une donnée de pixel interpolé qu'on insère entre les pixels du couple. On effectue la réduction en supprimant certaines des lignes de balayage d'une image numérique et en supprimant certaines des données de pixel de chacune des lignes de balayage retenues. Lors de l'agrandissement des images numériques, l'interpolation linéaire des données d'image d'origine par l'ordinateur est relativement lente. Pour cette raison, on a créé divers matériels dédiés, tels que ceux décrits dans la publication du brevet européen n" O 079 542 A2 et dans la publication du brevet britannique GB 2 226 471 A, pour permettre l'agrandissement en temps réel des images numériques. L'un des inconvénients des dispositifs à matériel dédié est qu'ils ne sont capables d'agrandir les images numériques que de façon limitée. Lorsqu'on agrandit une image numérique ayant (N) lignes de balayage, le nombre total de lignes de balayage à interpoler doit être un multiple de (N-l) de façon à permettre l'insertion d'un nombre égal de lignes de balayage interpolées dans chaque couple de lignes de balayage d'origine de l'image numérique d'origine, de façon à garantir l'uniformité. La même chose est vraie lorsqu'on agrandit une ligne de balayage ayant (N') données de pixel.En conséquence, un dispositif classique d'agrandissement est incapable d'agrandir uniformément une image numérique ayant (N) lignes de balayage (ou (N') données de pixel par ligne de balayage) si le nombre total de lignes de balayage interpolées (ou le nombre total de données de pixel interpolées par ligne de balayage) n'est pas un multiple de (N-l) (ou (N'-1)) respectivement. De plus, le dispositif classique d'agrandissement n'est capable que d'agrandir une image numérique à la fois dans les directions horizontale et verticale, et il est incapable de réduire une image numérique dans l'une ou l'autre des directions horizontale et verticale. En conséquence, un but de l'invention est de fournir un procédé et un dispositif permettant de changer l'échelle d'une image numérique de façon uniforme. Un but particulier de la présente invention est de fournir un procédé et un dispositif permettant d'agrandir de façon uniforme une image numérique dans au moins une des directions horizontale et verticale, même lorsque le nombre total de lignes de balayage interpolées ou le nombre de données de pixel interpolées par ligne de balayage n'est pas un multiple du nombre original de lignes de balayage moins 1, ou du nombre original de données de pixel par ligne de balayage moins 1. Un autre but recherché par l'invention est de fournir un procédé et un dispositif qui peuvent également réduire de façon uniforme une image numérique dans l'une quelconque des directions horizontale et verticale. Suivant un aspect de l'invention, un procédé de traitement d'une image numérique d'origine, pour obtenir une image numérique souhaitée à échelle modifiée de façon uniforme - l'image numérique d'origine ayant (N) données d'image successives et l'image numérique souhaitée ayant (M) données d'image désirées successives, (M) étant supérieur à (N) - comprend les étapes suivantes : on prévoit un interpolateur linéaire ; on commande l'interpolateur linéaire de façon à effectuer une interpolation linéaire de la (n)i*" et de la (n+l) données d'image d'origine de façon à produire une donnée d'image interpolée résiduelle qui est insérée entre les données d'origine lorsque la division de (M-N) par (N-l) laisse un reste (S) et lorsque (n) est un nombre minimum qui remplit la condition (n+l)*(S) 2 (s)*(N), où (s) varie de 1 à (S). Suivant un autre aspect de l'invention, un procédé pour traiter une image numérique d'origine de façon à obtenir une image numérique désirée à échelle modifiée de façon uniforme, dans laquelle l'image numérique d'origine a (N) données d'image successives et l'image numérique désirée a (M) données d'image successives, (M) étant inférieur à (N), comprend les étapes suivantes (I-1) on mémorise les données d'image d'origine dans une mémoire (I-2) on prévoit un générateur d'adresse qui commande la mémoire de façon à fournir en sortie une première donnée d'image d'origine (I-3) on mémorise un nombre (U), qui est le reste de la division de (N) par (M), dans un registre de données (I-4) on ajoute le nombre (U) au nombre mémorisé dans le registre de données pour obtenir une somme (1-5) on compare la somme avec (M) (1-6) on active le générateur d'adresse pour commander la mémoire de façon qu'elle fournisse en sortie une autre donnée d'image d'origine, décalée d'une donnée d'image d'origine immédiatement précédente fournie par la mémoire d'un nombre (V) égal au quotient de la division de (N) par le nombre (M) lorsque la somme est inférieure à (M), et par le nombre (V+1) lorsque la somme est au moins égale à (M) (I-7) lorsque la somme est au moins égale à (M), on soustrait le nombre (M) de la somme et on mémorise la différence dans le registre de données ; et, lorsque la somme est inférieure à (M), on mémorise la somme dans le registre de données ; et (I-8) on répète les étapes (I-4) à (I-7) jusqu'à ce que (M) données d'image d'origine aient été fournies à la sortie de la mémoire. Suivant encore un autre aspect de l'invention, un dispositif de traitement d'une image numérique d'origine de façon à obtenir une image numérique souhaitée à échelle modifiée de façon uniforme, l'image numérique d'origine ayant (N) données d'image successives et l'image numérique désirée ayant (M) données d'image successives et le nombre (M) étant supérieur à (N), comprend : un interpolateur linéaire ; des moyens de contrôle, reliés à l'interpolateur linéaire, pour commander l'interpolateur linéaire de façon à réaliser une interpolation linéaire entre les (n)i'' et (n+l)i'D' données d'image d'origine de façon à produire une donnée d'image interpolée résiduelle insérée entre elles lorsque la division de (M-N) par (N-l) fournit un reste (S) et lorsque (n) est un nombre minimum qui remplit la condition (n+l)*(S) > (s)*(N), où (s) varie de 1 à (S). Suivant un autre aspect encore de l'invention, un dispositif pour traiter une image numérique d'origine de façon à obtenir une image numérique souhaitée à échelle modifiée de façon uniforme, l'image numérique d'origine ayant (N) données d'image successives d'origine alors que l'image numérique souhaitée a (M) données d'image successives et (M) étant inférieur à (N), comprend une mémoire de stockage des données d'image d'origaine un générateur d'adresse, relié à la mémoire, pour commander la mémoire de façon à fournir une première donnée parmi les données d'image d'origine ; des moyens de génération d'un nombre (U) qui est le reste de la division de (N) par (M) un registre de données des moyens additionneurs reliés aux moyens de génération et au registre de données, prévus pour additionner (U) et le nombre stocké dans le registre de données de façon à obtenir une somme ; et des moyens de calcul, reliés aux moyens additionneurs, au générateur d'adresse et au registre de données, destinés à comparer la somme avec le nombre (M) et à activer le générateur d'adresse de façon à commander la mémoire de façon qu'elle fournisse en sortie une autre donnée d'image d'origine qui est décalée de la donnée d'image d'origine immédiatement précédente apparue en sortie de la mémoire d'un nombre (V) égal au quotient de la division de (N) par (M) lorsque la somme est inférieure à (M) et d'un nombre (V+1) lorsque la somme est au moins égale au nombre (M) les moyens de calcul mémorisant la différence entre le nombre (M) et la somme dans le registre de données lorsque la somme est au moins égale à (M) et mémorisant la somme dans le registre de données lorsque la somme est inférieure à (M). D'autres caractéristiques et avantages de l'invention apparaîtront mieux à la lecture de la description qui suit d'un mode avantageux de réalisation. La description se réfère aux dessins qui l'accompagnent, dans lesquels la figure 1 est un synoptique de principe d'un mode de réalisation avantageux d'un dispositif de changement d'échelle suivant l'invention la figure 2 est un synoptique simplifié d'un additionneur bilinéaire utilisable dans le mode de réalisation avantageux la figure 3 est un synoptique simplifié d'un contrôleur de modification d'échelle utilisable dans le mode de réalisation avantageux la figure 4 est un synoptique simplifié d'un répartiteur de résidu du contrôleur de changement d'échelle ;; la figure 5 est un synoptique simplifié d'un générateur de série alpha du contrôleur de modification d'échelle la figure 6 est un synoptique simplifié d'un générateur d'adresse du contrôleur de modification d'échelle ; la figure 7 est un chronogramme montrant l'opération d'agrandissement par le mode avantageux de réalisation, lorsque N=5 et aN=2 la figure 8 est un chronogramme montrant l'opération d'agrandissement par le mode avantageux de réalisation lorsque N=5 et N=6 ; et la figure 9 est un chronogramme montrant l'opération de réduction par le mode avantageux de réalisation lorsque N=5 et N=2. Le mode avantageux de réalisation montré en figure 1, destiné à modifier de façon uniforme l'échelle d'une image numérique, comporte une unité de modification d'échelle verticale et une unité de modification d'échelle horizontale. L'unité de modification d'échelle verticale est capable d'agrandir et de réduire une image numérique dans la direction verticale. Elle comporte une mémoire de ligne 3, un tampon de ligne 4, un additionneur bilinéaire 5 et un contrôleur de modification d'échelle verticale 6. L'unité de modification d'échelle horizontale permet d'agrandir ou de réduire une image numérique dans la direction horizontale. Elle comporte un registre de point 7, un tampon de point 8, un additionneur bilinéaire 9 et un contrôleur de modification d'échelle horizontale 10. Lors de la mise en oeuvre, on mémorise initialement une image numérique à traiter dans une mémoire d'image 2. L'image numérique peut provenir d'un décodeur d'image ou d'un système de saisie d'image. Le contrôleur de modification d'échelle verticale 6 commande la mémoire d'image 2 de façon à fournir une ligne de balayage sélectionnée de l'image numérique à la mémoire de ligne 3. Le contrôleur de modification d'échelle verticale 6 commande de plus le tampon de ligne 4 de façon à mémoriser une ligne de balayage antérieure provenant de la mémoire de ligne 3. L'additionneur bilinéaire 5 reçoit les données de ligne de balayage à partir de la mémoire de ligne 3 et du tampon de ligne 4. I1 effectue une interpolation bilinéaire en appliquant une paire de coefficients de pondération a, 1-a provenant du contrôleur de modification d'échelle verticale 6. La figure 2 est un synoptique de l'additionneur bilinéaire 5. Tel qu'il est représenté, une donnée de ligne de balayage provenant du tampon de ligne 4, qui correspond à une (n)'" ligne de balayage de l'image numérique dans la mémoire d'image 2, est multipliée par le coefficient l-a, alors que la donnée de ligne de balayage provenant de la mémoire de ligne 3, qui correspond à une (n+l)i'" ligne de balayage de l'image numérique dans la mémoire d'image 2, est multipliée par le coefficient a. Les produits résultants sont additionnés pour fournir une ligne de balayage interpolée lorsque le coefficient a est une fraction, c'est-àdire est compris entre O et 1. Le fonctionnement de l'additionneur bilinéaire 5 sera décrit davantage par la suite. La figure 3 montre un contrôleur de modification d'échelle verticale 6 qui comporte un jeu de registres programmables 30 comprenant un premier registre 30a pour mémoriser le nombre (N) de lignes de balayage d'origine de l'image numérique dans la mémoire d'image 2, un second registre 30b pour mémoriser le nombre (aN) de lignes de balayage à interpoler ou à supprimer et un troisième registre 30c pour mémoriser un fanion INC/DEC 38 destiné à indiquer si on doit effectuer un agrandissement ou une réduction de l'image numérique en direction verticale. Le contrôleur de modification d'échelle verticale 6 comporte également des premier, second et troisième circuits de calcul 31, 32 et 33 qui lisent le contenu des premier, second et troisième registres 30a, 30b et 30c.Le premier circuit de calcul 31 fournit en sortie le quotient T de la division de (N) par (N-l), alors que le second circuit de calcul 32 fournit le reste S de la division de (N) par (N-l). Le quotient T correspond au nombre minimum de lignes de balayage interpolées à insérer entre les deux lignes de chaque paire de lignes de balayage d'origine de l'image numérique stockée dans la mémoire d'image 2 et le reste S correspond au nombre total de lignes de balayage interpolées résiduelles à répartir uniformément parmi les lignes de balayage d'origine de l'image numérique stockée dans la mémoire d'image 2 lorsque l'image numérique est agrandie.Le troisième circuit de calcul 33 fournit le reste U de la division de (N) par (N-N). Le reste U correspond au nombre total de lignes de balayage résiduelles à supprimer dans l'image numérique stockée dans la mémoire d'image 2 lorsqu'on réduit l'image numérique. Un sélecteur à deux entrées 34 a une première entrée qui reçoit le reste U provenant du troisième circuit de calcul 33 et une seconde entrée qui reçoit le reste S provenant du second circuit de calcul 32. Le sélecteur 34 a également une entrée de commande qui reçoit le fanion INC/DEC 38 provenant du troisième registre 30c. La sortie 42 du sélecteur 34 attaque un répartiteur de résidu 35. Le répartiteur de résidu 35 reçoit également le quotient T provenant du premier circuit de calcul 31. I1 a une entrée de commande qui reçoit le fanion INC/DEC 38 provenant du troisième registre 30c et une sortie de commande 39 reliée à un générateur de série de a 36 et à un générateur d'adresse 37.Le répartiteur de résidu 35 détermine si une étape d'interpolation résiduelle est à effectuer au cours de l'agrandissement de l'image numérique et si une ligne de balayage résiduelle doit être supprimée en cas de réduction de l'image numérique. Le générateur de série de a 36 reçoit le quotient T provenant du premier circuit de calcul 31 et le fanion INC/DEC 38 provenant du troisième registre 30c. Il génère les coefficients a, l-a pour l'additionneur bilinéaire 5 et un signal de commande de mémorisation pour le tampon de ligne 4 (figure 1). Le générateur d'adresse 37 reçoit également le quotient T provenant du premier circuit de calcul 31 et le fanion INC/DEC 38 provenant du troisième registre 30c, et il fournit une donnée d'adresse de ligne à la mémoire d'image 2. La figure 4 montre que le répartiteur de résidu 35 comprend un circuit de calcul 40 qui fournit à sa sortie la différence entre (N) et (N) et un sélecteur à deux entrées 41 dont la première entrée reçoit la sortie du circuit de calcul 40 et la seconde entrée reçoit le nombre (N) provenant du premier registre 30a. I1 comporte une entrée de commande qui reçoit le fanion INC/DEC 38 provenant du troisième registre 30c. Un registre de données médian 56 reçoit la sortie 42 du sélecteur 34 (figure 3). Sa sortie est reliée à l'une des entrées d'un additionneur à deux entrées 43. L'autre entrée de l'additionneur 43 reçoit la sortie 42 du sélecteur 34.La sortie de l'additionneur 43 et la sortie du sélecteur 41 constituent les entrées d'un circuit de calcul 44 qui soustrait la seconde de la première et qui fournit un signal de validation sur sa sortie de commande 39 lorsque la sortie de l'additionneur 43 est supérieure ou égale à la sortie du sélecteur 41. Un sélecteur à deux entrées 45 a une première entrée qui reçoit la sortie de l'additionneur 43, une seconde entrée qui reçoit la différence entre les sorties de l'additionneur 43 et du sélecteur 41, provenant du circuit de calcul 44, une entrée de commande reliée à la sortie de commande du circuit de calcul 44 et une sortie qui est reliée au registre de données médian 56. Un circuit de modification d'horloge 46 reçoit l'horloge de ligne d'entrée d'origine et la modifie en fonction du signal sur la sortie de commande 39 et du quotient T provenant du premier circuit de calcul 31. Lorsque la sortie de commande 39 est à l'état logique haut, le circuit de modification d'horloge 46 fournit sur sa sortie une horloge divisée par (T+2) dont la durée est (T+2) fois celle de l'horloge de ligne d'entrée d'origine et, lorsque la sortie de commande 39 est à l'état logique bas, le circuit de modification d'horloge 46 fournit en sortie une horloge divisée par (T+1) dont la durée est (T+1) fois celle de l'horloge de ligne d'entrée d'origine. La sortie du circuit de modification d'horloge 46 et l'horloge de ligne d'entrée d'origine constituent les entrées d'un sélecteur 47. Le fanion INC/DEC 38 provenant du troisième registre 30c constitue l'entrée de commande du sélecteur 47. Le registre de données médian 56 a une broche de chargement LD qui reçoit un signal d'horloge mH1 provenant du sélecteur 47. Le générateur de série de a (figure 5) comporte un générateur de coefficients 363 relié à la sortie de commande du circuit de calcul 44 et qui reçoit l'horloge de ligne d'entrée d'origine et le coefficient T provenant du premier circuit de calcul 31. Lorsque la sortie de commande 39 est à l'état logique haut, le générateur de coefficients 363 fournit successivement des coefficients a égaux à 1, 1/(T+2), 2/(T+2), . . . . . . (T+1)/(T+2) respectivement, au cours de (T+2) périodes de ligne successives ; lorsque la sortie de commande 39 est à l'état logique bas, le générateur de coefficients 363 fournit successivement des coefficients a égaux à 1, l/(T+l), 2/(T+1), (T)/(T+1) respectivement au cours de (T+1) périodes de ligne successives. Un sélecteur 364 a une première entrée qui est en permanence à 1, une seconde entrée qui reçoit la sortie du générateur de coefficients 363 et une entrée de commande qui reçoit le fanion INC/DEC 38. La sortie du sélecteur 364 constitue le coefficient a et est appliqué à l'une des entrées d'un circuit soustracteur 365. L'autre entrée du circuit soustracteur 365 est en permanence à 1. L'une des sorties du circuit soustracteur 365 est le coefficient l-a. L'autre sortie du circuit soustracteur 365 est le circuit de commande de mémorisation du tampon de ligne 4 (figure 1). Le circuit soustracteur 365 génère le signal de commande de mémorisation lorsque le coefficient l-a est nul, c'est-àdire lorsque a = 1. La figure 6 montre que le générateur d'adresse 37 comprend un circuit de calcul 371 qui fournit en sortie le quotient V de la division de (N) par ( N-N ) . Le quotient V correspond à un nombre de décalages entre deux lignes de balayage sélectionnées d'image numérique dans la mémoire d'image 2 lorsque l'image numérique est à réduire. Le quotient V et la sortie de commande 39 constituent les entrées de l'additionneur 372. La sortie de l'additionneur 372 constitue l'une des entrées d'un sélecteur 373. L'autre entrée du sélecteur 373 est fixée à 1. Le fanion INC/DEC 38 est utilisé comme entrée de commande du sélecteur 373. Le sélecteur 373 génère un nombre de décalages qui est appliqué à un additionneur 374. La sortie de l'additionneur 374 est reliée à un registre d'adresse 375.La sortie du registre d'adresse 375 constitue la donnée d'adresse de ligne et, à son tour, est reçue par l'additionneur 374. Le registre d'adresse 375 a une entrée "départ" destinée à prépositionner une adresse de ligne qui est celle de la première des lignes de balayage d'origine mémorisées dans la mémoire d'image 2. Le registre d'adresse 375 a également une broche de chargement LD pour commander le stockage d'une nouvelle adresse dans le registre. Un circuit de verrouillage 376 (réseau de bascules) échantillonne le signal à la sortie de commande 39, à la cadence de l'horloge de ligne d'entrée d'origine. Un circuit de modification d'horloge 377 reçoit l'horloge de ligne d'entrée d'origine et la modifie en fonction de la sortie du circuit de verrouillage 376 et du quotient T provenant du premier circuit de calcul 31. Lorsque la sortie du circuit de verrouillage 376 est à l'état logique haut, le circuit de modification d'horloge 377 fournit une horloge divisée par (T+2) qui a une durée de (T+2) fois l'horloge de ligne d'entrée d'origine. Lorsque la sortie du circuit de verrouillage 376 est à l'état logique bas, le circuit de modification d'horloge 377 fournit en sortie une horloge divisée par (T+1) dont la durée est (T+1) fois celle de l'horloge de ligne d'entrée d'origine.Un sélecteur 378 reçoit l'horloge de ligne d'entrée d'origine et la sortie du circuit de modification d'horloge 377. I1 est commandé par le fanion INC/DEC 38 de façon à fournir en sortie l'une des entrées, sous forme d'une entrée d'horloge mH2 qui est reçue par le registre d'adresse 375 sur la broche de chargement LD. Le fonctionnement de l'unité de changement d'échelle verticale est le suivant A. Pour faciliter l'explication de l'opération d'agrandissement par le mode de réalisation avantageux, on donnera un exemple dans lequel une image numérique d'origine ayant cinq lignes de balayage d'origine est agrandie de façon à obtenir une image numérique souhaitée ayant sept lignes de balayage. Le jeu de registres de programme 30 (figure 3) est programmé initialement en mémorisant le nombre "5" dans le premier registre 30a, le nombre "2" dans le second registre 30b et un "1" logique dans le troisième registre 30c. Le nombre "5" correspond au nombre (N) de lignes de balayage d'origine de l'image numérique d'origine dans la mémoire d'image 2. Le nombre "2" correspond au nombre total (N) de lignes de balayage à interpoler. Le "1" logique dans le troisième registre 30c indique qu'on doit agrandir l'image numérique d'origine. Le premier circuit de calcul 31 fournit en sortie le quotient T de la division de (N) par (N-l). Puisque (N) est inférieur à (N-l), le quotient T est 0. Le second circuit de calcul 32 fournit en sortie le reste S de la division de (N) par (N-l). Dans l'exemple, le reste S est égal à 2. La sortie du troisième circuit de calcul 33 est inutilisée, puisque le sélecteur 34 fournit la sortie du second circuit de calcul 32 au répartiteur de résidu 35 lors d'une opération d'agrandissement. Le registre d'adresse 375 du générateur d'adresse 37 (figure 1 et figures 3 à 7) fixe initialement l'adresse de ligne d'une première ligne de balayage d'origine mémorisée dans la mémoire d'image 2 et commande la mémoire d'image 2 de façon à fournir la première ligne de balayage d'origine à la mémoire de ligne 3 au cours d'un signal d'horloge de ligne de départ. Au même instant, le reste S est mémorisé dans le registre de données médian 56 et l'additionneur 43 ajoute le reste S au contenu du registre de données médian 56. Puisque la sortie de l'additionneur 43, qui est égale à 4 dans le cas présent, est inférieure à (N), qui est égal à 5, la sortie de commande 39 du circuit de calcul 44 est à l'état logique bas.Le sélecteur 45 fournit la sortie de l'additionneur 43 au registre de données médian 56 et l'entrée d'horloge mHl fournie au registre de données médian 56 est l'horloge divisée par (T+1), qui est la même que l'horloge de ligne d'entrée d'origine puisque T est égal à 0. Etant donné que la sortie de commande 39 est au niveau logique bas et que le quotient T est égal à 0, le générateur de coefficients 363 fournit le nombre "1" au sélecteur 364. Etant donné que le fanion INC/DEC 38 est un "1" logique, le sélecteur 364 choisit la sortie du générateur de coefficients 363 en tant que coefficient de pondération a. Puisque le coefficient est égal à 1, le coefficient 1-a est égal à O et le signal de commande de mémorisation généré commande le tampon de ligne 4 de façon à mémoriser la première des lignes de balayage d'origine, provenant de la mémoire de ligne 3. La sortie de l'additionneur bilinéaire 5 est alors la première des lignes de balayage d'origine. Le sélecteur 373 fournit un nombre de décalages égal à 1 à l'additionneur 374. L'additionneur 374 incrémente alors la sortie du registre d'adresse 375 d'une unité lorsque l'impulsion d'horloge suivante mH2 arrive et commande ainsi la mémoire d'image 2 de façon à fournir la seconde ligne de balayage d'origine à la mémoire de ligne 3. Lorsque l'impulsion d'horloge suivante mH1 arrive, le registre de données médian 56 mémorise la sortie précédente de l'additionneur 43, qui est le nombre "4". A ce moment là, la sortie de l'additionneur 43, maintenant égale à 6, est supérieure à (N), qui est égal à 5, de sorte que la sortie de commande 39 du circuit de calcul 44 est au niveau logique haut. Le sélecteur 45 fournit la différence entre les sorties de l'additionneur 43 et du sélecteur 41 au registre de données médian 56 et l'entrée d'horloge mHl du registre de données médian 56 est maintenant l'horloge divisée par (T+2), dont la durée est deux fois la durée de l'horloge de ligne d'entrée d'origine. Maintenant que la sortie de commande 39 est à l'état logique haut, le générateur de coefficients 363 fournit successivement deux sorties, 1 et , au cours d'une impulsion d'horloge mHl, c'est-à-dire deux périodes d'horloge de ligne d'entrée d'origine consécutives. Au cours de la première période d'horloge de ligne d'entrée d'origine, l'additionneur bilinéaire 55 fournit la seconde ligne de balayage d'origine ; en même temps, cette dernière est mémorisée dans le tampon de ligne 4 puisque le coefficient a est égal à 1. Au cours de la seconde période d'horloge de ligne d'entrée d'origine, le contenu du registre d'adresse 375 est incrémenté d'une unité à réception de l'impulsion suivante mH2 de façon à commander la mémoire d'image 2 et à fournir la troisième ligne de balayage d'origine à la mémoire de ligne 3.A ce moment, la sortie du générateur de coefficients 363 est égale à . Le coefficient a est égal à et le coefficient l-a est égal à 4. Aucun signal de commande de mémorisation n'est généré. La seconde ligne de balayage d'origine reste dans le tampon de ligne 4. La sortie de l'additionneur bilinéaire 5 est à ce moment là l'interpole linéaire entre la seconde et la troisième ligne de balayage d'origine. Le contenu du registre de données médian 56 est mis à jour et passe à 1, qui est la différence entre la sortie de l'additionneur 43 et (N), lorsque l'impulsion d'horloge suivante mHl arrive. La sortie de l'additionneur 43 est égale à 3, qui est inférieur à (N), de sorte que la sortie de commande 39 est au niveau logique bas. Le sélecteur 45 fournit la sortie de l'additionneur 43 au registre de données médian 56. L'entrée d'horloge mHî fournie au registre de données médian 56 est l'horloge divisée par (T+1) et le coefficient a provenant du générateur de série de a est égal à 1. La sortie de l'additionneur bilinéaire 5 est constituée par la troisième ligne de balayage d'origine et, puisque le coefficient a est égal à 1, la troisième ligne de balayage d'origine est mémorisée dans le tampon de ligne 4. Les étapes ultérieures sont similaires aux précédentes jusqu'à ce que la cinquième ligne de balayage d'origine apparaisse en sortie de l'additionneur bilinéaire 5. La figure 7 est un chronogramme qui montre l'opération d'agrandissement suivant le mode avantageux de réalisation dans cet exemple, c'est-à-dire pour N=5 et aN=2. On a aussi montré que le contrôleur de modification d'échelle verticale commande l'additionneur bilinéaire 5 de façon à effectuer une interpolation bilinéaire de la (n)iêno ligne de balayage d'origine, qui est mémorisée dans le tampon de ligne 4 et de la (n+l)1êee ligne de balayage d'origine, qui est stockée dans la mémoire de ligne 3, de façon à produire une ligne de balayage interpolée résiduelle qui est insérée entre la (n)iêoee et la (n+i)ièle lignes de balayage d'origine, lorsque la division de (N) par (N-l) fournit un reste (S) et lorsque (n) est un nombre minimum qui remplit la condition (n+l)*(S) 2 (s)*(N), où (s) peut aller de 1 à (S). Dans l'exemple précédent, le quotient (T) de la division de (N) par (N-l) est 0. Si le quotient T est différent de zéro, c'est-à-dire si (N) est supérieur ou égal à (N-l), le contrôleur de changement d'échelle verticale 6 commande l'additionneur bilinéaire 5 pour effectuer une interpolation bilinéaire entre les (n)iêle et (n+l)i~ lignes de balayage d'origine, afin de fournir un nombre supplémentaire T de lignes de balayage interpolées successives qui sont insérées entre les (n)'é" et (n+i)ièle lignes de balayage d'origine. La figure 8 montre, à titre d'exemple, un chronogramme d'une opération d'agrandissement effectuée à l'aide du mode de réalisation avantageux, lorsque N=5 et aN=6. Dans cet exemple, le quotient T est égal à 1 et le reste S est égal à 2. Une ligne de balayage interpolée additionnelle est insérée dans chaque intervalle entre les (n)iê-e et (n+l)i^ lignes de balayage d'origine. B. Pour faciliter l'explication de l'opération de réduction par le mode de réalisation avantageux, on donnera un exemple avec une image numérique d'origine ayant cinq lignes de balayage d'origine qui est réduite de façon à obtenir une image numérique souhaitée ayant trois lignes de balayage. La figure 3 montre que le jeu de registres programmables 30 est programmé initialement en mémorisant le nombre "5" dans le premier registre 30a, le nombre "2" dans le second registre 30b et un "0" logique dans le troisième registre 30c. Le nombre "5" correspond au nombre (N) de lignes de balayage d'origine de l'image numérique d'origine dans la mémoire d'image 2. Le nombre "2" correspond au nombre total (aN) de lignes de balayage à supprimer. Le "O" logique dans le troisième registre 30c indique qu'on doit effectuer une réduction de l'image numérique d'origine. Les sorties des premier et second circuits de calcul 31, 32 sont sans effet au cours de l'opération de réduction. Le troisième circuit de calcul 33 fournit sur sa sortie le reste U de la division de (N) par (N-N), (N-N) étant le nombre de lignes de balayage d'origine à conserver. Dans l'exemple, le reste U est égal à 2. Le sélecteur 34 admet la sortie du troisième circuit de calcul 33 au répartiteur de résidu 35. La figure 1, les figures 3 à 6 et la figure 9 montrent que le registre d'adresse 375 du générateur d'adresse 37 fournit initialement l'adresse de ligne de la première ligne de balayage d'origine mémorisée dans la mémoire d'image 2 et commande la mémoire d'image 2 de façon à fournir la première ligne de balayage d'origine à la mémoire de ligne 3 au cours d'un signal de ligne de départ. Simultanément, le reste U est mémorisé dans le registre de données médian 56 et l'additionneur 43 ajoute le reste U au contenu du registre de données médian 56. Le circuit de calcul 44 soustrait le nombre (N-N) provenant du sélecteur 41 de la sortie de l'additionneur 43. Puisque la sortie de l'additionneur 43, qui est à ce moment là égale à 4, est supérieure au nombre (N-aN), qui est égal à 3, la sortie de commande 39 du circuit de calcul 44 est à l'état logique haut. Le sélecteur 45 applique la différence entre les sorties de l'additionneur 43 et du sélecteur 41 au registre de données médian 56. Le signal d'horloge de ligne d'origine est fourni au registre de données médian 56 par l'intermédiaire du sélecteur 47. Comme on le voit sur les figures 3 et 5, puisqu'un "0" logique est mémorisé dans le troisième registre 30c, le sélecteur 364 maintient le coefficient a à 1. Le coefficient l-a est donc égal à O et le signal de commande de mémorisation est toujours généré de façon à activer le tampon de ligne 4 qui mémorisera de façon continue une ligne de balayage d'origine provenant de la mémoire de ligne 3. De plus, la sortie de l'additionneur bilinéaire 5 est toujours la sortie de la mémoire de ligne 3. Le circuit de calcul 371 (figure 6) fournit sur sa sortie le quotient V de la division de (N) par (N-N). Dans l'exemple, le quotient V est égal à 1. L'additionneur 372 génère la somme du quotient V et de l'état logique de la sortie de commande 39, qui est alors à l'état logique haut. Le sélecteur 373 choisit la sortie de l'additionneur 372, qui est égale à 2, et la transmet à l'additionneur 374. La sortie du registre d'adresse 375 est donc incrémentée de deux unités lorsque l'impulsion suivante mH2 arrive, ce qui commande la mémoire d'image 2 de façon que la troisième ligne de balayage d'origine soit fournie à la mémoire de ligne 3. En se reportant de nouveau à la figure 4, on voit que le registre de données médian 56 mémorise le nombre "1", qui est la différence antérieure calculée par le circuit de calcul 44, lorsque l'impulsion d'horloge de ligne suivante arrive. A cet instant, la sortie de l'additionneur 43, qui est égale à 3, est égale à la sortie du sélecteur 41. La sortie de commande 39 du circuit de calcul 44 est au niveau logique haut et le sélecteur 45 fournit la différence entre les sorties de l'additionneur 43 et du sélecteur 41 au registre de données médian 56. En revenant à la figure 6, on voit que l'additionneur 362 génère une fois de plus la somme du quotient V et de l'état logique courant de la sortie de commande 39. La sortie de l'additionneur 372, qui est égale à 2, est transmise à l'additionneur 374 par l'intermédiaire du sélecteur 373. Donc la sortie du registre d'adresse 375 est de nouveau incrémentée de deux unités lorsque l'impulsion suivante mH2 arrive et commande la mémoire d'image 2 de façon que la cinquième ligne de balayage d'origine soit fournie à la mémoire de ligne 3. La figure 9 est un chronogramme qui montre l'opération de réduction par le mode avantageux de réalisation pour cet exemple, c'est-à-dire pour N=5 et aN=2. Ce qui précède montre que le générateur d'adresse 37 commande la mémoire d'image 2 pour ne fournir en sortie que des lignes de balayage d'origine sélectionnées. Les lignes de balayage d'origine qui n'apparaissent pas à la sortie de la mémoire d'image 2 sont rejetées. On notera que la ligne de balayage d'origine apparaissant en sortie de la mémoire d'image 2 est décalée d'une ligne de balayage d'origine précédente apparue en sortie de la mémoire 2 du nombre V lorsque la sortie de l'additionneur 43 est inférieure à la différence (N-N) et décalée du nombre (V+1) lorsque la sortie de l'additionneur 43 est au moins égale à la différence (N-N). La structure et le fonctionnement de l'unité de changement d'échelle horizontale est le suivant. La sortie de l'additionneur bilinéaire 5 est reçue par le registre de point 7. Le contrôleur de changement d'échelle horizontale 10 commande le tampon de point 8 pour mémoriser une donnée de pixel antérieure provenant du registre de point 7. L'additionneur bilinéaire 9 reçoit les données de pixel provenant du registre de point 7 et du tampon de point 8 et il effectue une interpolation bilinéaire, avec une paire de coefficients de pondération a, l-a provenant du contrôleur de changement d'échelle horizontale 10. La structure de l'additionneur bilinéaire 9 est similaire à celle de l'additionneur bilinéaire 5 montrée en figure 2.Mais, dans l'additionneur bilinéaire 9, la donnée de pixel provenant du tampon de point 8, qui correspond à une (n' )iêoee donnée de pixel des données de ligne de balayage provenant de l'additionneur bilinéaire 5, est multipliée par le coefficient l-a. La donnée de pixel provenant du registre de point 7, qui correspond à une (n+i)iêae donnée de pixel des données de ligne de balayage provenant de l'additionneur bilinéaire 5, est multipliée par le coefficient a. Le registre de point 7 est donc équivalent à la mémoire de ligne 3 de l'unité de changement d'échelle verticale, alors que le tampon de point 8 est équivalent au tampon de ligne 4 de l'unité de changement d'échelle verticale. La structure du contrôleur de changement d'échelle horizontale 10 est similaire à celle du contrôleur de changement d'échelle verticale 6 montrée sur les figures 3 à 6. Il existe des différences mineures entre les contrôleurs 6 et 10. Par exemple, le premier registre du jeu de registres programmables du contrôleur de changement d'échelle horizontale 10 est utilisé pour mémoriser le nombre (N') de données de pixel par ligne de balayage d'origine de l'image numérique dans la mémoire d'image 2. Le second registre est utilisé pour mémoriser le nombre (aN') de données de pixel à interpoler ou à supprimer par ligne de balayage. Le troisième registre mémorise un fanion INC/DEC qui est utilisé pour indiquer si on doit agrandir ou réduire l'image numérique en direction horizontale. L'entrée d'horloge du générateur d'adresse, le générateur de série de a et le répartiteur de résidu est constituée par l'horloge de pixel d'origine.La sortie d'adresse du registre d'adresse du contrôleur de changement d'échelle horizontale 10 est une adresse de point qui est utilisée pour commander la mémoire de ligne 3 et le tampon de ligne 4. Ainsi, lors d'un agrandissement dans la direction horizontale, toutes les données de pixel des (n)ième et (n+i)iêae lignes de balayage d'origine, ainsi que les lignes de balayage interpolées entre elles, s'il y en a, traversent l'additionneur bilinéaire 5. En cas de réduction dans les directions horizontale et verticale, seules les données de pixel sélectionnées appartenant aux lignes de balayage d'origine sélectionnées traversent l'additionneur bilinéaire 5. Etant donné que le dispositif de l'invention est constitué par un matériel dédié, il est possible d'effectuer un agrandissement en temps réel d'images numériques. De plus, on peut effectuer un changement d'échelle uniforme d'une image numérique ayant (N) lignes de balayage (ou (N') données de pixel par ligne de balayage) même si le nombre total de lignes de balayage interpolées (ou le nombre de données de pixel interpolées dans chaque ligne de balayage) n'est pas un multiple de (N-l) (ou respectivement de (N'1)). De plus, le dispositif de changement d'échelle de l'invention est utilisable pour agrandir ou réduire une image numérique de façon sélective dans l'une quelconque des directions horizontale et verticale. REVENDICATIONS 1. Procédé de traitement d'une image numérique d'origine, pour obtenir une image numérique souhaitée à échelle modifiée de façon uniforme - l'image numérique d'origine ayant (N) données d'image successives et l'image numérique souhaitée ayant (M) données d'image désirées successives, (M) étant supérieur à (N) - caractérisé en ce qu'il comprend les étapes suivantes on prévoit un premier interpolateur linéaire (5) ; et on commande l'interpolateur linéaire (5) de façon à effectuer une interpolation linéaire de la (n)iêle et de la (n+1)i*-' données d'image d'origine de façon à produire une donnée d'image interpolée résiduelle qui est insérée entre les données d'origine lorsque la division de (M-N) par (N-l) laisse un reste (S) et lorsque (n) est un nombre minimum qui remplit la condition (n+l)*(S) > (s)*(N), où (s) varie de 1 à (S). 2. Procédé selon la revendication 1, caractérisé en ce qu'on commande le premier interpolateur linéaire (5) pour effectuer une interpolation linéaire entre la (n)iêae et la (n+i)iêle données d'image d'origine pour obtenir un nombre additionnel (T) de données d'image interpolées successives qui sont insérées lorsque (M-N) est supérieur à (N-l), le nombre (T) étant le quotient de la division de (M-N) par (N-i). 3. Procédé selon la revendication 1 ou 2, caractérisé en ce que le premier interpolateur linéaire (5) est un additionneur bilinéaire. 4. Procédé selon la revendication 1, caractérisé en ce que, au cours de la commande (I-i) on mémorise le nombre (S) dans un registre de données (56) ; (I-2) on additionne le nombre (S) et le nombre mémorisé dans le registre de données (56) pour obtenir une somme (I-3) on compare la somme avec (N) (I-4) si la somme est au moins égale à (N), on commande le premier interpolateur linéaire (5) pour obtenir la donnée d'image interpolée résiduelle qui est insérée entre la (n)iène et la (n+l)i' données d'image d'origine, on soustrait le nombre (N) de la somme et on mémorise la différence obtenue dans le registre de données (56) ; et, si la somme est inférieure à (N), on mémorise la somme dans le registre de données (56) ; et (1-5) on répète les étapes (1-2) à (I-4) en incrémentant (n) chaque fois de 1 jusqu'à ce que (n) soit égal à (N). 5. Procédé selon la revendication 1, caractérisé en ce que les données d'image d'origine sont des données de ligne de balayage. 6. Procédé selon la revendication 5, caractérisé en ce que, chacune des données d'image d'origine comportant (N') données de pixel d'origine successives et chaque donnée d'image souhaitée ayant (M') données de pixel souhaitées successives, (M') étant supérieur à (N') on prévoit un second interpolateur linéaire (9) ; et on commande le second interpolateur linéaire (9) pour effectuer une interpolation linéaire entre la (n' )i et la (n'+l)i-- données de pixel d'origine de chacune des données d'image d'origine de façon à produire une donnée de pixel interpolée résiduelle insérée entre les données d'origine lorsque la division de (M'-N') par (N'-l) donne un reste (S') et lorsque (n') est un nombre minimum qui remplit la condition (n'+l)*(S') 2 (s')*(N'), où (s') varie de 1 à (S'). 7. Procédé selon la revendication 6, caractérisé en ce qu'on commande le second interpolateur linéaire (9) pour effectuer une interpolation linéaire entre la (n' )iêle et la (n'+l)i' données d'image d'origine pour obtenir un nombre additionnel (T') de données d'image interpolées successives qui sont insérées lorsque (M'-N') est supérieur à (N'-l), le nombre (T') étant le quotient de la division de (M'-N') par (N'-1). 8. Procédé selon la revendication 6, caractérisé en ce que le second interpolateur linéaire (9) est un additionneur bilinéaire. 9. Procédé selon la revendication 6, caractérisé en ce que, au cours de l'étape de commande (II-1) on mémorise le nombre (S') dans un registre de données (56) (II-2) on additionne le nombre (S') et le nombre mémorisé dans le registre de données (56) pour obtenir une somme (11-3) on compare la somme avec (N') (II-4) si la somme est au moins égale à (N'), on commande le second interpolateur linéaire (9) pour obtenir la donnée d'image interpolée résiduelle qui est insérée entre la (n')'a"a et la (n+l)iême données d'image d'origine, on soustrait le nombre (N') de la somme et on mémorise la différence dans le registre de données (56) ; et, si la somme est inférieure à (N'), on mémorise la somme dans le registre de données (56) ; et (II-5) on répète les étapes (II-2) à (II-4) en incrémentant (n') de 1 jusqu'à ce que (n') soit égal à (N'). 10. Procédé selon la revendication 5, caractérisé en ce que, chacune des données d'image d'origine ayant un nombre (N') données de pixel d'origine successives et chacune des données d'image désirée ayant (M') données de pixel souhaitées successives, (M') étant inférieur à (N'), de plus (III-1) on mémorise une des données d'image d'origine dans une mémoire (3) (III-2) on prévoit un générateur d'adresse (37) qui commande la mémoire (3) pour fournir en sortie une première donnée de pixel d'origine (III-3) on mémorise un nombre (U'), qui est le reste de la division de (N') par (M'), dans un registre de données (56) (111-4) on ajoute le nombre (U') au nombre mémorisé dans le registre de données (56) pour obtenir une somme (III-5) on compare la somme à (M') (III-6) on active le générateur d'adresse (37) pour commander la mémoire (3) de façon qu'elle fournisse en sortie une autre donnée de pixel d'origine, cette autre donnée étant décalée d'une donnée de pixel d'origine immédiatement précédente fournie à la sortie de la mémoire (3) d'un nombre (V') égal au quotient de la division de (N') par (M') lorsque la somme est inférieure à (M'), et du nombre (V'+1) lorsque la somme est au moins égale à (M') ; (111-7) si la somme est au moins égale à (M'), on soustrait (M') de la somme et on mémorise la différence dans le registre de données (56) ; et, si la somme est inférieure à (M'), on mémorise la somme dans le registre de données (56) ; et (III-8) on répète les étapes (111-4) à (111-7) jusqu'à ce que (M') données de pixel d'origine soient apparues en sortie de la mémoire (3). 11. Procédé selon la revendication 1, caractérisé en ce que la donnée d'image d'origine est une donnée de pixel d'origine d'une ligne de balayage. 12. Procédé de traitement d'une image numérique d'origine pour obtenir une image numérique désirée à échelle modifiée de façon uniforme, dans laquelle l'image numérique d'origine a (N) données d'image successives et l'image numérique désirée a (M) données d'image successives, (M) étant inférieur à (N), caractérisé en ce qu'il comprend les étapes suivantes (I-l) on mémorise les données d'image d'origine dans une mémoire (2) (1-2) on prévoit un générateur d'adresse (37) qui commande la mémoire (2) de façon à fournir en sortie une première donnée d'image d'origine (I-3) on mémorise un nombre (U), qui est le reste de la division de (N) par (M), dans un registre de données (56) (I-4) on ajoute le nombre (U) au nombre mémorisé dans le registre de données (56) pour obtenir une somme (1-5) on compare la somme avec (M) (I-6) on active le générateur d'adresse (37) pour commander la mémoire (2) de façon qu'elle fournisse en sortie une autre donnée d'image d'origine, décalée d'une donnée d'image d'origine immédiatement précédente fournie par la mémoire (2) d'un nombre (V) égal au quotient de la division de (N) par le nombre (M) lorsque la somme est inférieure à (M), et par le nombre (V+1) lorsque la somme est au moins égale à (M) (I-7) si la somme est au moins égale à (M), on soustrait le nombre (M) de la somme et on mémorise la différence dans le registre de données ; et, si la somme est inférieure à (M), on mémorise la somme dans le registre de données (56) ; et (I-8) on répète les étapes (I-4) à (I-7) jusqu'à ce que (M) données d'image d'origine aient été fournies à la sortie de la mémoire. 13. Procédé selon la revendication 12, caractérisé en ce que la donnée d'image d'origine est une donnée de ligne de balayage. 14. Procédé selon la revendication 13, caractérisé en ce que, chacune des données d'image d'origine comportant (N') données de pixel d'origine successives et chaque donnée d'image souhaitée ayant (M') données de pixel souhaitées successives, (M') étant supérieur à (N'), ladite méthode étant également caractérisée en ce que on prévoit un interpolateur linéaire (9) ; et on commande l'interpolateur linéaire (9) pour effectuer une interpolation linéaire entre la (n' )iêao et la (n'+l)"10 données de pixel d'origine de chacune des données d'image d'origine de façon à produire une donnée de pixel interpolée résiduelle insérée entre elles lorsque la division de (M'-N') par (N'-1) donne un reste (S') et lorsque (n') est un nombre minimum qui remplit la condition (n'+l)*(S') 2 (s')*(N'), où (s') varie de 1 à (S'). 15. Procédé selon la revendication 14, caractérisé en ce qu'on commande l'interpolateur linéaire (9) pour effectuer une interpolation linéaire entre la (n' )"Y et la (n'+l)iè données de pixel d'origine de chaque donnée d'image d'origine pour obtenir un nombre additionnel (T') de données de pixel interpolées successives qui sont insérées lorsque (M'-N') est supérieur à (N'-1), le nombre (T') étant le quotient de la division de (M'-N') par (N'-l). 16. Procédé selon la revendication 15, caractérisé de plus en ce que l'interpolateur linéaire (9) est un additionneur bilinéaire. 17. Procédé selon la revendication 14, caractérisé en ce que, au cours de l'étape de commande (II-1) on mémorise le nombre (S') dans un registre de données (56) (II-2) on additionne le nombre (S') et le nombre mémorisé dans le registre de données (56) pour obtenir une somme (II-3) on compare la somme de l'étape (II-2) et (N'); (II-4) si la somme de l'étape (II-2) est au moins égale à (N'), on commande l'interpolateur linéaire (9) pour obtenir la donnée de pixel interpolée résiduelle qui est insérée entre la (n' )iême et la (n'+l)im' données de pixel d'origine, on soustrait le nombre (N') de la somme de l'étape (II-2) et on mémorise la différence obtenue dans le registre de données (56) ; et, si la somme de l'étape (II-2) est inférieure à (N'), on mémorise la somme dans le registre de données (56) ; et (II-5) on répète les étapes (II-2) à (II-4) en incrémentant (n') chaque fois de 1 jusqu'à ce que (n') soit égal à (N'). 18. Procédé selon la revendication 13, caractérisé en ce que, chacune des données d'image d'origine ayant un nombre (N') données de pixel d'origine successives et chacune des données d'image désirée ayant (M') données de pixel souhaitées successives, (M') étant inférieur à (N'), de plus (III-1) on mémorise une des données d'image d'origine dans une mémoire (3) ; (111-2) on prévoit un générateur d'adresse (37) qui commande la mémoire (3) pour fournir en sortie une première donnée de pixel d'origine (III-3) on mémorise un nombre (U'), qui est le reste de la division de (N') par (M'), dans un registre de données (56) ; (111-4) on ajoute le nombre (U') au nombre mémorisé dans le registre de données (56) pour obtenir une somme ; (III-5) on compare la somme de l'étape (III-4) à (M') ;; (III-6) on active le générateur d'adresse (37) pour commander la mémoire (3) de façon qu'elle fournisse en sortie une autre donnée de pixel d'origine, cette autre donnée étant décalée d'une donnée de pixel d'origine immédiatement précédente fournie à la sortie de la mémoire (3) d'un nombre (V') égal au quotient de la division de (N') par (M') lorsque la somme est inférieure à (M'), et du nombre (V'+1) lorsque la somme est au moins égale à (M') (III-7) si la somme de l'étape (III-4) est au moins égale à (M'), on soustrait (M') de la somme et on mémorise la différence dans le registre de données (56) ; et, si la somme de l'étape (III-4) est inférieure au nombre (M'), on mémorise la somme dans le registre de données (56) ; et (III-8) on répète les étapes (III-4) à (III-7) jusqu'à ce que (M') données de pixel d'origine soient apparues en sortie de la mémoire (3). 19. Procédé selon la revendication 12, caractérisé en ce que la donnée d'image d'origine est une donnée de pixel d'origine d'une ligne de balayage. 20. Dispositif de traitement d'une image numérique d'origine pour obtenir une image numérique souhaitée à échelle modifiée de façon uniforme, l'image numérique d'origine ayant (N) données d'image d'origine successives, l'image numérique souhaitée ayant (M) données d'image souhaitées successives et (M) étant supérieur à (N), caractérisé par un premier interpolateur linéaire (5) ; et des premiers moyens de contrôle (6), reliés au premier interpolateur linéaire (5), pour commander l'interpolateur linéaire (5) de façon qu'il effectue une interpolation linéaire entre la (n)'é"' et la (n+l)'H données d'image d'origine afin de produire une donnée d'image interpolée résiduelle insérée entre les données d'interpolation si la division de (M-N) par (N-l) donne un reste (S) et si (n) est un nombre minimum qui remplit la condition (n+l)*(S) 2 (s)*(N), où (s) varie de 1 à (S). 21. Dispositif selon la revendication 20, caractérisé en ce que les premiers moyens de contrôle (6) commandent de plus le premier interpolateur linéaire (5) de façon à effectuer une interpolation linéaire entre la (n)i* et la (n+l)'" données d'image d'origine de façon à produire un nombre supplémentaire (T) de données d'image interpolées successives insérées entre les données d'interpolation lorsque (M-N) est supérieur à (N-1), le nombre (T) étant égal au quotient de la division de (M-N) par (N-l). 22. Dispositif selon la revendication 21, caractérisé en ce que le premier interpolateur linéaire (5) est un additionneur bilinéaire. 23. Dispositif selon la revendication 20, caractérisé en ce que la donnée d'image d'origine est constituée par une donnée de ligne de balayage. 24. Dispositif selon la revendication 23, caractérisé en ce que, chacune des données d'image d'origine ayant (N') données de pixel d'origine successives et chacune des données d'image souhaitée ayant (M') données de pixel souhaitées successives, (M') étant supérieur à (N'), il comporte de plus un second interpolateur linéaire (9) ; et des seconds moyens de contrôle (10), connectés au second interpolateur linéaire (9) pour commander le second interpolateur linéaire (9) de façon qu'il effectue une interpolation linéaire entre les (n' )iêle et (n'+l)''" données d'image d'origine afin de produire une donnée d'image interpolée résiduelle insérée entre les données d'interpolation lorsque la division de (M'-N') par (N'-l) donne un reste (S') et lorsque (n') est un nombre minimum qui remplit la condition (n'+l)*(S') 2 (s')*(N'), où (s') varie de 1 à (S'). 25. Dispositif selon la revendication 24, caractérisé en ce que les seconds moyens de contrôle (10) commandent de plus le second interpolateur linéaire (9) de façon à effectuer une interpolation linéaire entre la (n')i- et la (n'+l)'"' données d'image d'origine de façon à produire un nombre supplémentaire (T') de données d'image interpolées successives insérées entre les données d'interpolation lorsque (M'-N') est supérieur à (N'-i), le nombre (T') étant égal au quotient de la division de (M'-N') par (N'-1). 26. Dispositif selon la revendication 25, caractérisé en ce que le second interpolateur linéaire (9) est un additionneur bilinéaire. 27. Dispositif selon la revendication 23, caractérisé en ce que, chacune des données d'image d'origine ayant (N' ) données de pixel successives d'origine alors que l'image numérique souhaitée a (M') données d'image successives et (M') étant inférieur à (N'), le dispositif comporte de plus une mémoire (3) de stockage d'une des données d'image d'origine ; un générateur d'adresse (37), relié à la mémoire (3), pour commander la mémoire (3) de façon qu'elle fournisse une première donnée de pixel d'origine des moyens de génération (33) pour générer un nombre (U') qui est le reste de la division de (N') par (M') un registre de données (56) des moyens additionneurs (43) reliés aux moyens de génération (33) et au registre de données (56), prévus pour additionner (U') et le nombre stocké dans le registre de données (56) de façon à obtenir une somme ; et des moyens de calcul (44), reliés aux moyens additionneurs (43), au générateur d'adresse (37) et au registre de données (56), destinés à comparer la somme et le nombre (M') et à activer le générateur d'adresse (37) de façon à commander la mémoire (3) de façon qu'elle fournisse en sortie une autre donnée d'image d'origine qui est décalée de la donnée d'image d'origine immédiatement précédente apparue en sortie de la mémoire (3) par un nombre (V') égal au quotient de la division de (N') par (M') lorsque la somme est inférieure à (M') et par un nombre (V'+1) lorsque la somme est au moins égale au nombre (M') ; lesdits moyens de calcul (44) mémorisant la différence entre le nombre (M') et la somme dans le registre de données (56) lorsque la somme est au moins égale à (M') et mémorisant la somme dans le registre de données (56) lorsque la somme est inférieure à (M'). 28. Dispositif selon la revendication 20, caractérisé en ce que la donnée d'image d'origine est constituée par des données de pixel d'une ligne de balayage. 29. Dispositif de traitement d'une image numérique d'origine pour obtenir une image numérique souhaitée à échelle modifiée de façon uniforme, l'image numérique d'origine ayant (N) données d'image successives d'origine, l'image numérique souhaitée ayant (M) données d'image successives et (M) étant inférieur à (N), caractérisé en ce qu'il comprend une première mémoire (2) de stockage des données d'image d'origine un premier générateur d'adresse (37), relié à la première mémoire (2), pour commander la première mémoire (2) de façon à fournir une première donnée parmi les données d'image d'origine des premiers moyens de génération (33) d'un nombre (U) qui est le reste de la division de (N) par (M) un premier registre de données (56) des premiers moyens additionneurs (43) reliés aux premiers moyens de génération (53) et au premier registre de données (56), prévus pour additionner (U) et le nombre stocké dans le premier registre de données (56) de façon à obtenir une somme ; et des premiers moyens de calcul (44), reliés aux premiers moyens additionneurs (43), au premier générateur d'adresse (37) et au premier registre de données (56), destinés à comparer la somme et le nombre (M) et à activer le premier générateur d'adresse (37) pour commander la première mémoire (2) de façon qu'elle fournisse en sortie une autre donnée d'image d'origine qui est décalée de la donnée d'image d'origine immédiatement précédente apparue en sortie de la première mémoire (2) d'un nombre (V) égal au quotient de la division de (N) par (M) lorsque la somme est inférieure à (M) et d'un nombre (V+1) lorsque la somme est au moins égale à (M) lesdits premiers moyens de calcul (44) mémorisant la différence entre le nombre (M) et la somme dans le premier registre de données (56) si la somme est au moins égale à (M) et mémorisant la somme dans le premier registre de données (56) si la somme est inférieure à (M). 30. Dispositif selon la revendication 29, caractérisé en ce que la donnée d'image d'origine est constituée par les données de ligne de balayage. 31. Dispositif selon la revendication 30, dans lequel chacune des données d'image d'origine ayant (N') données de pixel d'origine successives et chacune des données d'image souhaitée ayant (M') données de pixel souhaitées successives, (M') étant supérieur à (N'), il comporte de plus un interpolateur linéaire (9) ; et des moyens de contrôle (10), connectés à l'interpolateur linéaire (9) pour commander l'interpolateur linéaire (9) de façon qu'il effectue une interpolation linéaire entre les (nI)iêle et (n+i)iêae données d'image d'origine afin de produire une donnée d'image interpolée résiduelle insérée entre les données d'interpolation lorsque la division de (M'-N') par (N'-l) donne un reste (S') et lorsque (n') est un nombre minimum qui remplit la condition (n'+l)*(S') 2 (s')*(N'), où (s') varie de 1 à (S'). 32. Dispositif selon la revendication 31, caractérisé en ce que les moyens de contrôle (10) commandent de plus l'interpolateur linéaire (9) de façon à effectuer une interpolation linéaire entre la (n' )ièle et la (n'+l)i" données d'image d'origine de façon à produire un nombre supplémentaire (T') de données d'image interpolées successives insérées entre les données d'interpolation lorsque (M'-N') est supérieur à (N'-l), le nombre (T') étant égal au quotient de la division de (M'-N') par (N'-l). 33. Dispositif selon la revendication 32, caractérisé de plus en ce que l'interpolateur linéaire (9) est un additionneur bilinéaire. 34. Dispositif selon la revendication 30, dans lequel chacune des données d'image d'origine ayant (N') données de pixel successives d'origine alors que l'image numérique souhaitée a (M') données d'image successives et (M') étant inférieur à (N'), le dispositif comporte de plus une seconde mémoire (3) de stockage d'une des données d'image d'origine un second générateur d'adresse (37), relié à la seconde mémoire (3), pour commander la seconde mémoire (3) de façon qu'elle fournisse une première donnée de pixel d'origine des seconds moyens de génération (33) pour générer un nombre (U') qui est le reste de la division de (N') par (M') un second registre de données (56) :: des seconds moyens additionneurs (43) reliés aux seconds moyens de génération (33) et au second registre de données (56), prévus pour additionner (U') et le nombre stocké dans le second registre de données (56) de façon à obtenir une somme ; et des seconds moyens de calcul (44), reliés aux seconds moyens additionneurs (43), au second générateur d'adresse (37) et au second registre de données (56), destinés à comparer la somme et le nombre (M') et à activer le second générateur d'adresse (37) de façon à commander la seconde mémoire (3) de façon qu'elle fournisse en sortie une autre donnée d'image d'origine qui est décalée de la donnée d'image d'origine immédiatement précédente apparue en sortie de la seconde mémoire (3) par un nombre (V') égal au quotient de la division de (N') par (M') lorsque la somme est inférieure à (M') et par un nombre (V'+1) lorsque la somme est au moins égale au nombre (M') lesdits seconds moyens de calcul (44) mémorisant la différence entre le nombre (M') et la somme dans le second registre de données (56) lorsque la somme est au moins égale à (M') et mémorisant la somme dans le second registre de données (56) lorsque la somme est inférieure à (M'). 35. Dispositif selon la revendication 29, caractérisé de plus en ce que la donnée d'image d'origine est constituée par des données de pixel d'une ligne de balayage.