Brevet FR2740634A1 — publié le 19970430

Titre PROCEDE ET APPAREIL PERMETTANT DE FOURNIR ET RECEVOIR DES SYMBOLES Domaine de l'invention La présente invention concerne généralement les dispositifs de communication numériques sans fil et, plus précisément, un procédé et un appareil permettant de fournir et recevoir des symboles. Arrière-plan de l'invention Dans le domaine des dispositifs de communication numériques sans fil, il est connu d'employer la correction d'erreurs pour éviter les erreurs de voie de transmission. En particulier, la modulation par codage en treillis (TCM) est un procédé connu pour effectuer la correction d'erreurs dans lequel des données numériques (cest-à-diret des bits) sont traitées en employant des techniques de correction d'erreurs connues pour produire des symboles destinés à être transmis. De plus, il est connu dans la technique de prévoir divers niveaux de protection contre les erreurs pour différents ensembles de paramètres de codage vocal. En particulier, les paramètres présentant un niveau de sensibilité aux erreurs élevé (c'est-à-dire, ayant un effet négatif important sur la qualité audio récupérée en cas de mauvaise réception) se voient attribuer un niveau de protection contre les erreurs élevé, tandis que les paramètres présentant un niveau de sensibilité aux erreurs peu élevé (c'est-à-dire, ayant un effet négatif peu important ou inexistant sur la qualité audio en cas de mauvaise réception) se voient attribuer un niveau de protection contre les erreurs moins élevé ou, éventuellement, aucune protection. Bien que la modulation TCM puisse être employée de façon avantageuse dans les systèmes exigeant divers niveaux de protection contre les erreurs, la modulation TCM est parfois limitée par rapport au nombre de taux de codage disponibles pour l'emploi avec un type de modulation déterminé. Un taux de codage de correction d'erreurs est typiquement décrit sous forme d'un rapport k/n, où k correspond au nombre de bits à coder et n correspond au nombre de bits comprenant le symbole obtenu. Par exemple, un taux de codage de 1/2 produit un symbole spécifié par deux bits codés pour chaque entrée de un bit, un taux de codage de 2/3 produit un symbole spécifié par trois bits codés pour chaque entrée de deux bits, etc. En général, au fur et à mesure que le rapport de codage diminue/augmente, le pouvoir correcteur du codage est augmenté/réduit. Le tableau 1 montre le nombre limité de taux de codage TCM pour différents types de modulation d'amplitude en quadrature de phase (QAM) et de modulation par déplacement de phase (PSK). Modulation Taux de codage 8PSK 2/3, (1/3 non-Ungerboeck) 16QAM 3/4, (2/4, 1/4 non-Ungerboeck) 64QAM 5 6, > 6, 3 6, 2 6, 1 6 non-Ungerboeck) Tableau 1 Comme le montre le tableau 1, seul un taux de codage Ungerboeck (c'est à dire, présentant un rapport de N/N+1) est disponible pour chaque type de modulation. Bien que des taux de codage non-Ungerboeck soient possibles, ils sont difficiles à mettre au point pour obtenir une performance de protection contre les erreurs adéquate et, dans la pratique, ils ne sont généralement pas employés. Du fait du nombre limité de taux de codage disponibles lorsque la modulation TCM est employée, les concepteurs sont souvent obligés de choisir entre la protection d'un nombre réduit de bits avec des niveaux de protection élevés ou d'un nombre plus élevé de bits avec des niveaux de protection moins élevés. Cependant, de telles alternatives ne permettent pas toujours d'obtenir une performance de correction d'erreurs adéquate dans les systèmes exigeant divers niveaux de protection comme les systèmes vocaux. Par conséquent, il serait avantageux de prévoir une approche permettant de choisir une gamme plus large de taux de codage TCM dans les systèmes exigeant divers niveaux de protection contre les erreurs. Brève description des dessins La figure 1 est une illustration schématique d'un procédé de la technique antérieure permettant de déduire des symboles La figure 2 est une illustration schématique d'un premier mode de réalisation permettant de déduire des symboles selon la présente invention. La figure 3 est un organigramme d'un procédé permettant de fournir un symbole à partir de plusieurs séries de bits selon la présente invention. La figure 4 est un schéma fonctionnel d'un dispositif de communication numérique sans fil selon la présente invention. La figure 5 est un organigramme d'un procédé permettant de récupérer des bits primaires et secondaires à partir d'un symbole reçu selon la présente invention. La figure 6 est un schéma fonctionnel illustrant un exemple de codage et de décodage d'un symbole selon la présente invention. Description d'un mode de réalisation préféré La présente invention prévoit un procédé et un appareil permettant de fournir des symboles à partir de la modulation TCM qui permet de protéger plusieurs séries de bits contre les erreurs ayant divers niveaux de protection. Le procédé et l'appareil peuvent être intégrés dans un dispositif de communication numérique sans fil. Un ensemble de symboles est divisé logiquement en une pluralité de sous-ensembles de plusieurs symboles. De plus, une série de bits primaires, exigeant un premier niveau de protection, et une série de bits secondaires, exigeant un deuxième niveau de protection inférieur au premier niveau de protection, sont fournies. Au moins un premier bit primaire sélectionné subit un codage de contrôle d'erreurs pour fournir, en général, un présymbole de M bits, ce présymbole de M bits correspondant uniquement à un sous-ensemble de plusieurs symboles parmi la pluralité de sous-ensembles de plusieurs symboles. Le présymbole de M bits est modulé par au moins un premier bit secondaire sélectionné pour fournir un symbole de N bits (où N > M) qui correspond uniquement à un symbole compris dans le sous-ensemble de plusieurs symboles. Dans le contexte de la présente invention, la modulation consiste à sélectionner un symbole en particulier dans une région définie par le présymbole. Une fois reçu, le symbole de N bits est décodé en le comparant à un seul symbole dans chacun des sous ensembles de plusieurs symboles pour produire des bits primaires récupérés. De plus, le symbole de N bits est comparé à des bornes de décision prédéterminées pour produire des bits secondaires récupérés. De cette façon, plusieurs séries de bits peuvent être protégées contre les erreurs avec divers niveaux de protection. De plus, une plus grande diversité de taux de codage est ainsi prévue. La présente invention peut être décrite de façon plus détaillée en référence aux figures 1 à 6. La figure 1 est une illustration schématique d'un procédé de la technique antérieure permettant de déduire des symboles. En utilisant ce procédé, chaque bit d'une série de bits reçoit environ le même niveau de protection contre les erreurs de voie. Dans l'exemple représenté, un premier bit en entrée est codé avec un code à convolution, puis mis en correspondance avec un symbole initial de 2 bits sur quatre, lorsque les distances euclidiennes entre les symboles initiaux sont relativement peu élevées (plan I-Q gauche). Un symbole choisi 101 est par la suite décalé, en réaction à deux autres bits non-codés, pour produire un symbole de 4 bits parmi quatre possibles 102-105 de sorte que les distances euclidiennes entre les quatre symboles possibles sont supérieures aux distances euclidiennes entre les symboles initiaux. Le procédé représenté sur la figure 1 emploie une distance euclidienne entre les symboles pour prévoir une protection contre les erreurs pour les deux bits non-codés, tout en employant un code à convolution pour prévoir la protection contre les erreurs pour le premier bit en entrée. Ceci a comme effet final de prévoir un niveau de protection similaire pour le premier bit en entrée et pour les deux bits en entrée non-codés. Au niveau d'un décodeur, les symboles reçus, générés de la façon décrite, sont comparés à tous les symboles possibles pour déterminer la séquence transmise de bits en entrée. La figure 2 est une illustration schématique d'un premier mode de réalisation permettant de déduire des symboles selon la présente invention. Dans l'exemple représenté sur la figure 2, un bit primaire est codé, en employant un codeur à convolution ou en treillis, pour produire un présymbole de 2 bits qui correspond uniquement à une région (ou sous-ensemble de plusieurs symboles) 201-204. Ce processus est décrit de façon plus détaillée ci-dessous. (La présente invention envisage qu'un ensemble de symboles soit subdivisé en au moins deux sous-ensembles de plusieurs symboles. Par exemple, un ensemble de symboles 16QAM peut être divisé en deux sous-ensembles de plusieurs symboles comprenant huit symboles chacun, ou quatre sous-ensembles de plusieurs symboles comprenant quatre symboles chacun, ou huit sous-ensembles de plusieurs symboles comprenant deux symboles chacun. Selon une autre solution, il n'est pas nécessaire que chaque symbole de l'ensemble soit un élément d'un sous-ensemble de plusieurs symboles. Par exemple, huit symboles d'un ensemble de symboles 16QAM pourraient être divisés en quatre sousensembles de plusieurs symboles comprenant deux symboles chacun. Les autres huit symboles ne seraient pas employés. Le concepteur est libre de choisir quels symboles seront inclus dans quels sous-ensemble de plusieurs symboles.) En fait, la présente invention affecte des transitions d'état de codeur à des sous-ensembles de plusieurs symboles, plutôt qu'à des symboles individuels comme dans les procédés de la technique antérieure. Dans un mode de réalisation préféré, les sous-ensembles de plusieurs symboles sont choisis de sorte que pour chaque sous-ensemble de plusieurs symboles, la distance euclidienne moyenne entre n ' importe quel symbole du sous-ensemble de plusieurs symboles et le symbole le plus proche de tous les autres sous-ensembles de plusieurs symboles est maximisée. De cette façon, les bits codés bénéficient non seulement du codage, mais également d'un niveau de distance euclidienne plus élevé. Une fois qu'un présymbole correspondant à un sousensemble de plusieurs symboles a été sélectionné, deux bits non-codés sont employés pour sélectionner un symbole de 4 bits (c'est-à-dire, N = M + 2) particulier 205-208 dans le sous-ensemble de plusieurs symboles sélectionné. Le compromis entre le procédé de la figure 2 et celui de la figure 1 consiste en ce que les bits non-codés ne bénéficient pas d'une séparation euclidienne plus élevée. En outre, la procédure de décodage, tel que décrit par la suite, est moins complexe. La figure 3 est un organigramme d'un procédé permettant de fournir un symbole à partir de plusieurs séries de bits selon la présente invention. Lors de l'étape 301, une série de bits primaires et de bits secondaires est fournie. Selon une autre solution, plus d'une série de bits primaires et/ou secondaires peuvent être fournies. Bien que ces séries de bits puissent comprendre généralement n'importe quel type d'informations, dans un mode de réalisation préféré elles comprennent des paramètres de codage vocal présentant divers degrés de sensibilité aux erreurs. Dans un autre mode de réalisation, les séries de bits comprennent des paramètres de codage d'images présentant divers niveaux de sensibilité aux erreurs. Dans le contexte de la présente invention, on suppose que la série ou les séries de bits primaires présente un niveau de sensibilité aux erreurs élevé et sont donc destinées à recevoir une protection de niveau élevé on suppose que la série ou les séries de bits secondaires présente un niveau de sensibilité aux erreurs peu élevé et sont donc destinées à recevoir une protection de niveau peu élevé. Lors de l'étape 302, au moins un bit de la série de bits primaires et au moins un bit de la série de bits secondaires sont sélectionnés pour produire au moins un premier bit primaire sélectionné et au moins un premier bit secondaire sélectionné. Cette sélection peut être effectuée en prenant le bit disponible suivant dans chaque série de bits, ou en sélectionnant, sans suivre l'ordre séquentiel, des bits prédéterminés dans chaque série de bits. De plus, s'il existe plus d'une série de bits primaires et/ou secondaires, le au moins un premier bit primaire sélectionné et le au moins un premier bit secondaire sélectionné peuvent être respectivement sélectionnés dans les différentes séries de bits primaires et secondaires. Lors de l'étape 303, le au moins un premier bit primaire sélectionné est codé pour fournir un présymbole de M bits qui correspond uniquement à un sous-ensemble de plusieurs symboles. Dans un mode de réalisation préféré, le au moins un premier bit primaire sélectionné est codé en employant un code en treillis connu pour fournir le présymbole de M bits. Dans un autre mode de réalisation, un code à convolution connu est employé pour fournir M bits qui sont mis en correspondance avec le présymbole de M bits. Tel que connu dans la technique, les codeurs en treillis et les codeurs à convolution mettent tous les deux les transitions d'état en correspondance avec les symboles candidats. De cette façon, les transitions d'état produites par une série de bits en entrée produisent une séquence de symboles autorisée. En revanche, la présente invention met les transitions d'état produites par les bits en entrée en correspondance avec des sous-ensembles de plusieurs symboles (ou régions) qui sont identifiés par les présymboles de M bits. Si les sous-ensembles de plusieurs symboles sont choisis de façon à maximiser la distance euclidienne entre chaque sous-ensemble de plusieurs symboles, les bits en entrée employés pour produire les présymboles de M bits bénéficient non seulement de la redondance fournie par le codeur, mais également de la distance euclidienne fournie par les sous-ensembles de plusieurs symboles. Lors de l'étape 304, le présymbole de M bits est modulé par le au moins un premier bit secondaire sélectionné pour fournir un symbole de N bits, où N > M et K = N-M. Dans la pratique, chaque symbole de N bits est représenté sous forme d'un indice de symbole de N bits. L'étape de "modulation" correspond à choisir un symbole précis dans les sous-ensembles de plusieurs symboles (ou régions) qui correspond uniquement au présymbole de M bits. Tel que décrit ci-dessus, chaque sous-ensemble de plusieurs symboles comprend un assemblage de 2R symboles regroupés logiquement, ces symboles pouvant porter l'indice de O à 2K-1. (Le terme "région" employé pour faire référence à un sousensemble de plusieurs symboles est choisi car les symboles compris dans chaque sous-ensemble de plusieurs symboles sont généralement choisis de façon à être proches les uns des autres). Le processus de sélection (ou modulation) peut être exécuté en mettant les K bits secondaires comprenant le au moins un premier bit secondaire sélectionné en correspondance directe avec l'indice de symbole de N bits adéquat dans le sousensemble de plusieurs symboles déterminé. Dans un autre mode de réalisation, la sélection est effectuée en employant un deuxième codeur (en treillis ou à convolution). Lors de l'étape 305, le symbole de N bits peut être facultativement transmis par l'intermédiaire d'une ressource de communication adaptée, par exemple une porteuse radiofréquence (RF). Indépendamment de l'étape 305, lors de l'étape 306 on détermine si tous les bits compris dans les séries de bits primaires et de bits secondaires ont été codés, modulés, et transmis, et le processus est alors terminé. Dans le cas où il reste encore des bits à coder, à moduler, et, facultativement, à transmettre, le processus est répété à l'étape 302. Dans un mode de réalisation préféré, les séries de bits primaires et de bits secondaires sont sélectionnées de sorte que les bits de chaque série sont épuisés simultanément, par exemple tous les bits comprenant une seule trame vocale codée. La figure 4 est un schéma fonctionnel d'un dispositif de communication numérique sans fil 400 selon la présente invention. Le dispositif de communication numérique sans fil 400 comprend un codeur vocal 401, un codeur 402, un modulateur de présymboles 403 et un émetteur sans fil 404. Bien qu'ils ne soient pas représentés, dans un mode de réalisation préféré, un ou plusieurs dispositifs de traitement (un microprocesseur et/ou un processeur de signaux numériques, par exemple) et des dispositifs de mémorisation (une mémoire vive et/ou une mémoire morte, par exemple) sont inclus dans le dispositif de communication numérique sans fil 400 et ils sont employés pour mettre en oeuvre, sous forme d'algorithmes logiciels, les procédés décrits par la présente invention. Le codeur vocal 401 met en oeuvre un algorithme de compression vocale numérique qui génère au moins deux voies de paramètres de codage vocal numérique caractérisant une forme d'onde vocale en entrée (non représentée). Par exemple, le codeur vocal peut mettre en oeuvre des procédés dénommés codage à prédiction linéaire d'excitation par somme vectorielle (VSELP) et codage d'excitation multibande perfectionné (IMBE). Une première voie 406 comporte une série de paramètres de codage vocal présentant un niveau de sensibilité aux erreurs élevé (dénommé série de bits primaires cidessus) et une deuxième voie 407 comporte une série de paramètres de codage vocal présentant un niveau de sensibilité aux erreurs peu élevé (dénommé série de bits secondaires ci-dessus). La première voie 406 est envoyée au codeur 402. Le codeur 402 exécute le processus de codage décrit à l'étape 303 ci-dessus, ayant comme résultat les présymboles de M bits 408. De plus, la deuxième voie 407 est envoyée au modulateur de présymboles 403, qui module les présymboles de M bits 408 avec les bits secondaires compris dans la deuxième voie, tel que décrit ci-dessus à l'étape 304, pour produire les symboles de N bits 409. (Le codeur 402 et le modulateur de présymboles 403 comprennent ensemble un codeur de symboles qui peut être mis en oeuvre sous forme de programme de consultation de table). Dans un mode de réalisation préféré, les symboles de N bits 409 peuvent comprendre des symboles PSK ou QAM. Les symboles de N bits 409 obtenus sont envoyés à l'émetteur sans fil 404, tel un émetteur R.F., qui transmet les symboles 409 par l'intermédiaire d'une ressource de communication sans fil 410, par exemple une porteuse RF. La figure 5 est un organigramme d'un procédé permettant de récupérer des bits primaires et secondaires à partir d'un symbole reçu selon la présente invention. Le procédé décrit sur la figure 5 peut être intégré, par exemple, dans un dispositif de communication numérique sans fil. Lors de l'étape 501, un symbole est reçu par l'intermédiaire de n'importe quel support de transmission adapté, tel une porteuse RF, par exemple. Le symbole reçu peut différer du symbole émis du fait des effets des bruits et des interférences de transmission. On suppose que le symbole reçu a été généré en employant au moins un bit primaire et au moins un bit secondaire, tel que décrit ci-dessus. Lors de l'étape 502, l'ensemble de symboles est divisé en des sous-ensembles de plusieurs symboles, tel que décrit ci-dessus. Bien que cette étape soit représentée sur la figure 5 sous forme d'une étape séparée exécutée pour chaque symbole reçu, dans un mode de réalisation préféré, l'étape consistant à déterminer les sous-ensembles de plusieurs symboles est exécutée au moment de la conception du système. Lors de l'étape 503, une distance est déterminée entre le symbole reçu et un seul symbole de chacun des sous-ensembles de plusieurs symboles. En général, le symbole le plus proche de chaque sous-ensemble de plusieurs symboles est sélectionné pour cette détermination, tel que décrit ci-dessous en référence à la figure 6. Ceci permet d'obtenir une réduction de la complexité par rapport aux procédés disponibles de la technique antérieure, dans lesquels tous les symboles candidats sont employés. Lors de l'étape 504, les distances déterminées cidessus sont employées pour décoder le au moins un bit primaire pour produire des bits primaires récupérés. Dans un mode de réalisation préféré, les étapes 503 et 504 sont exécutées en employant un décodeur Viterbi dans lequel les métriques de branchement correspondent à la distance euclidienne entre le symbole reçu et les sous-ensembles de plusieurs symboles plutôt que la distance euclidienne entre le symbole reçu et les symboles candidats. En fait, les étapes 503 et 504 récupèrent le au moins un bit primaire en déterminant le sous-ensemble de plusieurs symboles le plus probable. Lors de l'étape 505, la position du symbole reçu par rapport à la au moins une borne de décision prédéterminée est déterminée. De cette façon, le au moins un bit secondaire peut être déterminé pour produire des bits secondaires récupérés, dont un exemple est représenté sur la figure 6. Dans un mode de réalisation de la présente invention, l'étape 505 peut être exécutée comme une partie de l'algorithme Viterbi, profitant ainsi des capacités de correction d'erreurs du treillis. La présente invention sera peut-être mieux comprise en utilisant un exemple. La figure 6 est un schéma fonctionnel illustrant un exemple de codage et de décodage d'un symbole selon la présente invention. En particulier, la figure 6 illustre graphiquement les différentes phases du codage et du décodage d'un symbole tel que décrit ci-dessus. Dans cet exemple, un codeur 601 code, en treillis (ou à convolution), un ou deux bits primaires pour produire un présymbole de M bits 603 qui correspond à un sous-ensemble de plusieurs symboles 602. Le présymbole 603 est transféré à un modulateur de présymboles 604 qui emploie, dans cet exemple, un bit secondaire pour sélectionner un symbole 605 dans le sous-ensemble de plusieurs symboles 602. Le symbole 605 est ensuite transmis à travers une ressource de communication sans fil 607. Un symbole reçu 609, qui est probablement altéré du fait des bruits et/ou des interférences de transmission, est envoyé à un décodeur de décision programmable 610, un décodeur Viterbi, par exemple. Le symbole reçu 609 est comparé à un seul symbole candidat 612-619 de chaque sous-ensemble de plusieurs symboles. Tel que décrit ci-dessus, les symboles candidats 612619 sont sélectionnés comme étant les symboles issus de chaque sous-ensemble présentant la distance euclidienne au symbole reçu 609 la moins élevée. Tel que décrit cidessus, les métriques de branchement employés par le décodeur de décision programmable 610 correspondent aux distances euclidiennes entre la pluralité de sousensembles de plusieurs symboles. Lors de la détermination du sous-ensemble de plusieurs symboles 611 remplissant les critères de décision la plus probable imposés par le décodeur de décision programmable 610, un ou deux bits primaires récupérés (correspondant au un ou deux bits primaires codés précédemment) sont déterminés. Une fois déterminé, le sous-ensemble de plusieurs symboles le plus probable 611 est envoyé au décodeur de décision non-programmable 621. Le décodeur de décision non-programmable 621 compare le symbole reçu 609 à une borne de décision 622 correspondant au sous-ensemble de plusieurs symboles 611 afin de déterminer un symbole 623 à partir du sous-ensemble de plusieurs symboles qui a vraisemblablement été transmis. De cette façon, un bit secondaire récupéré (correspondant au bit secondaire employé pour moduler le présymbole 603) est déterminé. On comprendra que, bien que la figure 6 illustre un ensemble î6QAM, la présente invention n'est cependant pas limitée à ce type ou cette taille d'ensemble. Un dispositif incorporant la présente invention peut être mis en oeuvre avec un ensemble 64QAM ou 8PSK, par exemple. Avec la présente invention, un procédé et un appareil sont prévus qui permettent de protéger plusieurs séries de bits contre les erreurs avec divers niveaux de protection. La réduction de la complexité du décodeur résultant de l'emploi de sous-ensembles de plusieurs symboles constitue un avantage majeur de la présente invention. De plus, en employant plusieurs séries de bits, exigeant chacune différents taux de codage (ou différents niveaux de protection contre les erreurs), la présente invention permet une plus grande souplesse de sélection du taux de codage. Par exemple, un taux de codage de 1/3 16QAT est effectivement obtenu en mettant en oeuvre ce qui semble être un taux de codage de 2/4, mais qui prévoit en fait un taux de codage de 1/3 pour un bit primaire en entrée et emploie un bit secondaire, sous forme non-codée, pour augmenter le taux de codage effectif à 2/4. REVENDICATIONS 1. Procédé comprenant les étapes consistant à - fournir une série de bits primaires à protéger contre les erreurs avec un premier niveau de protection - fournir une série de bits secondaires à protéger contre les erreurs avec un deuxième niveau de protection, ce deuxième niveau de protection étant inférieur au premier niveau de protection - appliquer un codage de contrôle d'erreurs à au moins un premier bit primaire sélectionné de la série de bits primaires pour fournir un présymbole de M bits correspondant au au moins un premier bit primaire sélectionné, un ensemble de symboles étant divisé en une pluralité de sous-ensembles de plusieurs symboles et le présymbole de M bits correspondant uniquement à un sous-ensemble de plusieurs symboles de la pluralité de sous-ensembles de plusieurs symboles ; et - moduler le présymbole de M bits avec au moins un premier bit secondaire sélectionné de la série de bits secondaires pour fournir un symbole de N bits qui correspond uniquement à un symbole compris dans le sous-ensemble de plusieurs symboles, M bits du symbole de N bits correspondant au au moins un premier bit primaire sélectionné et N-M bits du symbole de N bits correspondant au au moins un premier bit secondaire sélectionné. 2. Procédé selon la revendication 1, l'étape consistant à fournir la série de bits primaires comprenant en outre l'étape consistant à prévoir des paramètres de codage vocal numérique présentant un niveau de sensibilité aux erreurs élevé à protéger contre les erreurs avec le premier niveau de protection. 3. Procédé selon la revendication 1, l'étape consistant à fournir la série de bits secondaires comprenant en outre l'étape consistant à prévoir des paramètres de codage vocal numérique présentant un niveau de sensibilité aux erreurs peu élevé à protéger contre les erreurs en employant une mise en correspondance de un à un bit-symbole sans protection redondante résultante. 4. Procédé selon la revendication 1, l'étape consistant à appliquer un codage de contrôle d'erreurs au au moins un premier bit primaire sélectionné pour fournir le présymbole de M bits comprenant en outre l'étape de codage en treillis du au moins un premier bit primaire sélectionné pour fournir le présymbole de M bits, les transitions d'état en treillis présentant une correspondance de un à un avec la pluralité de sous-ensembles de plusieurs symboles. 5. Procédé selon la revendication 1, l'étape consistant à appliquer un codage de contrôle d'erreurs au au moins un premier bit primaire sélectionné pour fournir le présymbole de M bits comprenant en outre une étape de codage à convolution du au moins un premier bit primaire sélectionné pour fournir le présymbole de M bits, les transitions d'état de convolution présentant une correspondance bi-univoque avec la pluralité de sous-ensembles de plusieurs symboles. 6. Procédé selon la revendication 1, l'étape consistant à appliquer un codage de contrôle d'erreurs au au moins un premier bit primaire sélectionné pour fournir le présymbole de M bits comprenant en outre une étape consistant à appliquer un codage de contrôle d'erreurs au au moins un premier bit primaire sélectionné pour fournir un présymbole de 3 bits. 7. Procédé selon la revendication 1, l'étape consistant à moduler le présymbole de M bits avec le au moins un premier bit secondaire sélectionné pour fournir le symbole de N bits comprenant en outre une étape consistant à moduler le présymbole de M bits avec le au moins un premier bit secondaire sélectionné pour fournir un symbole modulé en amplitude en quadrature de phase 2N. 8. Procédé selon la revendication 1, comprenant en outre une étape consistant à transmettre le symbole de N bits par l'intermédiaire d'une ressource de communication sans fil. 9. Procédé comprenant les étapes consistant à - fournir une série de bits primaires à protéger contre les erreurs avec un premier niveau de protection - fournir au moins une première série de bits secondaires à protéger contre les erreurs avec un deuxième niveau de protection, ce deuxième niveau de protection étant inférieur au premier niveau de protection - appliquer un codage de contrôle d'erreurs à au moins un premier bit primaire sélectionné de la série de bits primaires pour fournir un présymbole de M bits correspondant au premier bit primaire sélectionné, un ensemble de symboles étant divisé en une pluralité de sous-ensembles de plusieurs symboles et le présymbole de M bits correspondant uniquement à un sous-ensemble de plusieurs symboles de la pluralité de sous-ensembles de plusieurs symboles ; et - moduler le présymbole de M bits avec un premier bit secondaire sélectionné de la au moins une première série de bits secondaires pour produire un symbole de N bits qui correspond uniquement à un symbole du sousensemble de plusieurs symboles, M n'étant pas inférieur à 2 et N étant supérieur à M, et M bits du symbole de N bits correspondant au au moins un premier bit primaire sélectionné et N-M bits du symbole de N bits correspondant au premier bit secondaire sélectionné. 10. Procédé selon la revendication 9, comprenant en outre les étapes consistant à - fournir au moins une deuxième série de bits secondaires à protéger contre les erreurs avec le deuxième niveau de protection - appliquer un codage de contrôle d'erreurs au moins au premier bit primaire sélectionné de la série de bits primaires pour fournir un présymbole de N-2 bits correspondant au premier bit primaire sélectionné, le présymbole de N-2 bits correspondant uniquement au sous-ensemble de plusieurs symboles ; et - moduler le présymbole de N-2 bits avec le premier bit secondaire sélectionné et un deuxième bit secondaire sélectionné de la au moins une deuxième série de bits secondaires pour produire un symbole de N bits qui correspond uniquement à un symbole du sousensemble de plusieurs symboles, N étant supérieur à 3, et au moins deux bits du symbole de N bits correspondant au au moins un premier bit primaire sélectionné, 1 bit du symbole de N bits correspondant au premier bit secondaire sélectionné, et 1 bit du symbole de N bits correspondant au deuxième bit secondaire sélectionné. 11. Procédé selon la revendication 9, l'étape consistant à appliquer un codage de contrôle d'erreurs au premier bit primaire sélectionné pour fournir un présymbole de N-1 bits comprenant en outre l'étape de codage en treillis du premier bit primaire sélectionné pour fournir le présymbole de N-1 bits, les transitions d'état en treillis présentant une correspondance de un à un avec la pluralité de sous-ensembles de plusieurs symboles. 12. Procédé selon la revendication 9, l'étape consistant à appliquer un codage de contrôle d'erreurs au premier bit primaire sélectionné pour fournir un présymbole de N-l bits comprenant en outre l'étape de codage à convolution du premier bit primaire sélectionné pour fournir le présymbole de N-1 bits, les transitions d'état de convolution présentant une correspondance de un à un avec la pluralité de sousensembles de plusieurs symboles. 13. Appareil pour codeur de symboles, comprenant - un codeur qui reçoit une série de bits primaires à protéger contre les erreurs avec un premier niveau de protection et qui fournit au moins un présymbole de M bits correspondant à au moins un bit primaire de la série de bits primaires, un ensemble de symboles étant divisé en une pluralité de sous-ensembles de plusieurs symboles et le au moins un présymbole de M bits correspondant uniquement à un sous-ensemble de plusieurs symboles de la pluralité de sous-ensembles de plusieurs symboles ; et - un modulateur de présymboles, couplé au codeur, qui reçoit le au moins un présymbole de M bits et une série de bits secondaires à protéger contre les erreurs avec un deuxième niveau de protection, ce deuxième niveau de protection étant inférieur au premier niveau de protection, et qui module le présymbole de M bits avec au moins un bit secondaire de la série de bits secondaires pour fournir au moins un symbole de N bits qui correspond uniquement à un symbole compris dans le sous-ensemble de plusieurs symboles, M bits du au moins un symbole de N bits correspondant au au moins un premier bit primaire et N-M bits du symbole de N bits correspondant au au moins un bit secondaire. 14. Codeur de symboles selon la revendication 13, le codeur comprenant en outre un codeur en treillis, les transitions d'état en treillis du codeur en treillis présentant une correspondance de un à un avec la pluralité de sous-ensembles de plusieurs symboles. 15. Codeur de symboles selon la revendication 13, le codeur comprenant en outre un codeur à convolution, les transitions d'état de convolution du codeur à convolution présentant une correspondance de un à un avec la pluralité de sous-ensembles de plusieurs symboles. 16. Appareil pour dispositif de communication numérique sans fil, comprenant - un codeur qui reçoit une série de bits primaires à protéger contre les erreurs avec un premier niveau de protection et qui fournit au moins un présymbole de M bits correspondant à au moins un bit primaire de la série de bits primaires, un ensemble de symboles étant divisé en une pluralité de sous-ensembles de plusieurs symboles et le au moins un présymbole de M bits correspondant uniquement à un sous-ensemble de plusieurs symboles de la pluralité de sous-ensembles de plusieurs symboles - un modulateur de présymboles, couplé au codeur, qui reçoit le au moins un présymbole de M bits et une série de bits secondaires à protéger contre les erreurs avec un deuxième niveau de protection, ce deuxième niveau de protection étant inférieur au premier niveau de protection, et qui module le présymbole de M bits avec au moins un bit secondaire de la série de bits secondaires pour fournir au moins un symbole de N bits qui correspond uniquement à un symbole compris dans le sous-ensemble de plusieurs symboles, M bits du au moins un symbole de N bits correspondant au au moins un premier bit primaire et N-M bits du symbole de N bits correspondant au au moins un bit secondaire ; et - un émetteur sans fil, couplé au modulateur de présymboles, qui reçoit le au moins un symbole de N bits et qui transmet le au moins un symbole de N bits par l'intermédiaire d'une ressource de communication sans fil. 17. Dispositif de communication numérique sans fil selon la revendication 16, le codeur comprenant en outre un codeur en treillis, les transitions d'état en treillis du codeur en treillis présentant une correspondance de un à un avec la pluralité de sousensembles de plusieurs symboles. 18. Dispositif de communication numérique sans fil selon la revendication 16, le codeur comprenant en outre un codeur à convolution, les transitions d'état de convolution du codeur à convolution présentant une correspondance bi-univoque avec la pluralité de sousensembles de plusieurs symboles. 19. Dispositif de communication numérique sans fil selon la revendication 16, l'émetteur sans fil comprenant en outre un émetteur radiofréquence. 20. Dispositif de communication numérique sans fil selon la revendication 16, comprenant en outre - un codeur vocal, couplé au codeur et au modulateur de présymboles, qui prévoit des paramètres de codage vocal numérique présentant un niveau de sensibilité aux erreurs élevé comme les séries de bits primaires et qui prévoit des paramètres de codage vocal numérique présentant un niveau de sensibilité aux erreurs peu élevé comme les séries de bits secondaires. 21. Procédé comprenant les étapes consistant à - recevoir un symbole de N bits, M bits du symbole de N bits correspondant à au moins un bit primaire et N-M bits du symbole de N bits correspondant à au moins un bit secondaire - diviser un ensemble de symboles en une pluralité de sous-ensembles de plusieurs symboles ; et - décoder le symbole de N bits en déterminant les distances entre le symbole de N bits et seulement un symbole de chaque sous-ensemble de plusieurs symboles. 22. Procédé selon la revendication 21, l'étape consistant à décoder le symbole de N bits comprenant en outre le décodage Viterbi du symbole de N bits pour produire au moins un bit primaire récupéré. 23. Procédé selon la revendication 22, l'étape consistant à décoder le symbole de N bits comprenant en outre les étapes consistant à - déterminer une position du symbole de N bits par rapport à au moins une borne de décision prédéterminée ; et - déterminer au moins un bit secondaire récupéré en fonction de la position du symbole de N bits par rapport à la au moins une borne de décision prédéterminée.