Brevet FR2743228A1 — publié le 19970704

La présente invention concerne le mélange et la conver- sion en numérique de plusieurs signaux analogiques, en particu- lier dans des systrèmes d'ordinateur appelés "multimédia", o des signaux analogiques d'entrée, notamment des signaux audio, arrivent de différentes sources et sont exploités ultérieurement en numérique. La figure 1 représente un système de traitement de signal classique prévu pour être utilisé dans des applications multimédia. Le circuit comprend une voie d'entrée 2, une voie de sortie 4 et une voie de contre-réaction 6. Chacun d'une pluralité de signaux analogiques d'entrée Il, I2, I3, I4 arrive sur l'entrée d'un amplificateur analogique respectif à gain variable G1, G2, G3, G4. Chacun de ces amplificateurs est prévu pour four- nir un niveau d'amplification ou d'atténuation déterminé par un signal de commande qui lui est fourni par un microprocesseur hâte par l'intermédiaire d'un bus de données ou de commaande 20. Des signaux amplifiés ou atténués Il', I2', I3', I4' sont fournis par les amplificateurs respectifs à des circuits de suppression respectifs M1, M2, M3, M4. Les circuits de suppression sont également commandés par le bus de données ou de commande 20. Les sorties des circuits de suppression sont reliées aux entrées d'un premier mélangeur analogique 22. La sortie du mélangeur analogi- que est reliée à un convertisseur analogique/numérique 24 dont la sortie est reliée à un bus de données 26. Les signaux numériques du convertisseur analogi- que/numérique 24 sont la représentation mélangée et convertie en numérique de tous les signaux d'entrée Il, I2, I3, I4, pondérés par les rapports d'amplification ou d'atténuation des amplifica- teurs G, et par les états passant et bloqué des circuits de suppression M. Le bus de données 26 est également relié à un conver- tisseur numérique/analogique 28. La sortie du convertisseur numérique/analogique est reliée à un circuit de suppression M5. La sortie de ce circuit de suppression est reliée à un deuxième mélangeur analogique 32. Ce deuxième mélangeur reçoit également des signaux Il', I2', I3', I4' par l'intermédiaire de circuits de suppression MI', M2', M3', M4' qui sont commandés par le bus de données ou de commande 20. La sortie du mélangeur 32 est fournie à un atténuateur variable A qui atténue le signal provenant du mélangeur 32 jusqu'à un niveau permettant son exploitation en tant que signal de sortie 0. L'atténuateur variable A est commandé par le bus de données ou de commTande 20. Le signal de sortie O est fourni à un circuit de suppression M6, dont la sortie est reliée à une entrée du premier mélangeur 22. Chaque circuit de suppression est prévu, soit pour transmettre le signal présent à son entrée, soit bloquer ce signal et ne fournir aucun signal analogique. Les mélangeurs analogiques 22, 32 se comportent comme des additionneurs et addi- tionnent tous les signaux d'entrée. Ceci est réalisé dans le domaine analogique, et le signal mélangé résultant est converti ultérieurement en numérique. La représentation numérique de la sortie du mélangeur analogique 22 peut alors être soumise à tout traitement de signal par le microprocesseur 10. Avant d'être fourni en tant que signal de sortie O, la représentation numérique est reconvertie en analogique par le convertisseur numérique/analogique 28, et peut alors être mélan- gée avec une sélection des signaux d'entrée, choisie par l'inter- médiaire des états des circuits de suppression Mi', M2', M3', M4'. En mettant le circuit de suppression M5 dans son état bloqué, un signal de sortie O comprenant une version mélangée d'un ou plusieurs des signaux d'entrée Il, I2, I3, I4 est fourni, sans utiliser le signal numérique. En mettant le circuit de suppression M6 dans son état passant, le signal de sortie O retourne dans le mélangeur 22 pour un traitement supplémentaire. Comme les signaux d'entrée Il à I4 peuvent être fournis par des sources différentes, le gain ou l'atténuation de chaque amplificateur G1 à G4 doit être réglé individuellement pour assurer que chaque signal est à un niveau adapté au mélangeur 22 et au convertisseur analogique/numérique 24 et pour éviter de dépasser la limite maximale d'entrée du convertisseur. L'atténuateur variable A est nécessaire pour assurer que le signal de sortie O soit à un niveau adapté aux circuits qui le reçoivent. Il permet également au signal de sortie d'être réinjecté dans le mélangeur 22 sans noyer les autres signaux Il' à I4'. La commande de gain et le mélange des signaux sont effectués dans le domaine analogique. La dynamique de ce circuit est limitée par la tension d'alimentation du mélangeur et par l'échelle du convertisseur analogique/numérique 24. Ceci consti- tue un problème quand plusieurs signaux sont additionnés, d'o la nécessité des amplificateurs à gain variable G. En outre, ces amplificateurs à gain variable sont nécessaires pour assurer qu'un signal fort (par exemple la sortie d'un clavier électroni- que) ne noie pas un signal plus faible (tel que celui d'un micro- phone). Du bruit est généré par chaque bloc de circuit et ajouté par le mélangeur, de manière que le signal produit par le mélan- geur 22 peut comporter une proportion de bruit particulièrement importante. Ce bruit ne peut pas être filtré et peut provoquer des erreurs supérieures à la quantification de la conversion numérique. La détection des passages par zéro des signaux est nécessaire pour effectuer les modifications de gain, et est difficile à réaliser dans le domaine analogique. L'existence de diaphonie entre plusieurs signaux analo- giques tous traités dans le même circuit intégré constitue égale- ment un problème. Cette diaphonie peut se produire directement entre les signaux, ou par l'intermédiaire des lignes d'alimenta- tion. En outre, il est nécessaire d'annuler le niveau continu de chaque signal avant de régler les gains, ce qui est également difficile à réaliser dans le dnomaine analogique. Un objet de la présente invention est de prévoir un circuit de traitement et de mélange de plusieurs signaux analogi- ques, qui occupe une surface de semiconducteur particulièrement faible. Un autre objet de la présente invention est de prévoir un tel circuit qui permette d'éviter les problèmes de diaphonie, de détection de passage par zéro, d'annulation de niveau continu, de contrôle de gain, et de limitation de dynamique. La présente invention atteint ces objets en prévoyant un système de traitement de signal recevant une pluralité de signaux d'entrée analogiques de fréquence maximale, et effectuant un mélange des signaux analogiques d'entrée. Chaque signal d'entrée analogique est fourni à un modulateur produisant un signal numérique suréchantillonné de fréquence élevée. Chaque signal suréchantillonné de fréquence élevée est fourni à un premier filtre de décimation qui produit un signal suréchan- tillonné de fréquence intermédiaire et de plusieurs bits. Chacun des signaux suréchantillonnés de fréquence intermédiaire est fourni à une entrée respective d'un premier mélangeur numérique qui produit un unique signal mélangé de plusieurs bits. Le signal unique de plusieurs bits est fourni à un deuxième filtre de déci- mation qui produit un signal de sortie numérique final à une fréquence adaptée à représenter le mélange des signaux analogi- ques d'entrée. Selon un mode de réalisation de la présente invention, le système comprend un circuit de contrôle de gain agissant sur chacun des signaux suréchantillonnés de fréquence intermédiaire entre le premier filtre de décimation et le premier mélangeur numérique. Selon un mode de réalisation de la présente invention, une annulation de niveau continu et une détection de passage par zéro sont effectuées entre le premier filtre et le premier mélan- geur numérique. Selon un mode de réalisation de la présente invention, chaque premier filtre de décimation comprend un circuit de convo- lution agissant sur le signal suréchantillonné de fréquence élevée respectif et recevant une séquence de coefficients de réponse impulsionnelle, commune à tous les circuits de convolu- tion. Selon un mode de réalisation de la présente invention, la séquence de coefficients de réponse impulsionnelle est stockée dans une mémoire commune. Selon un mode de réalisation de la présente invention, le circuit de convolution fournit le signal suréchantillonné de fréquence intermédiaire en sommant des coefficients correspondant aux bits à "1" du signal suréchantillonné de fréquence élevée, et en soustrayant les coefficients correspondant aux bits à "0" du signal suréchantillonné de fréquence élevée. Selon un mode de réalisation de la présente invention, le système comprend en outre un filtre d'interpolation connecté pour recevoir le signal de sortie numérique final et fournissant un signal interpolé; un deuxième mélangeur numérique recevant le signal interpolé et au moins un autre signal numérique, et four- nissant un signal numérique mélangé interpolé; et un convertis- seur numérique/analogique recevant le signal mélangé interpolé. Selon un mode de réalisation de la présente invention, le convertisseur numérique/analogique comprend un filtre passe- bas recevant le signal mélangé interpolé et fournissant une sortie série d'un seul bit, et un filtre passe-bas pour filtrer la sortie série d'un seul bit. Selon un mode de réalisation de la présente invention, un circuit de suppression est disposé devant au moins une entrée d'un mélangeur numérique. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles: la figure 1 représente un système analogique classique de traitement de signal; la figure 2 représente une architecture d'un mode de réalisation de système de traitement de signal selon la présente invention; la figure 3 représente des spectres de fréquence de divers signaux de la figure 2; la figure 4 représente une architecture d'un mode de réalisation avantageux de système de traitement de signal selon la présente invention; la figure 5 représente une architecture d'un autre mode de réalisation de système de traitement de signal selon la présente invention; et la figure 6 représente un plan de masque d'un circuit intégré comprenant des circuits selon l'invention. La présente invention est basée sur la constatation du fait qu'un traitement numérique d'un signal, notanment en ce qui concerne son contrôle de gain, l'annulation de son niveau continu, sa détection de passage par zéro et son mélange, évite- rait une majorité des problèmes rencontrés dans un circuit de traitement analogique, tel que celui de la figure 1. Ainsi, selon un premier aspect de la présente inven- tion, les fonctions du circuit de la figure 1 sont réalisées dans le domaine numérique pour éviter les problèmes susmentionnés. Le contrôle de gain d'un signal numérique est réalisé par une simple opération de multiplication ou de division, et n'introduit aucun bruit. La détection du passage par zéro d'un signal numérique est réalisée par la simple détection du basculement du bit de signe du signal. Le mélange de signaux numériques est réalisé par une simple opération d'addition qui n'introduit aucun bruit. La dyna- mique du mélangeur n'est pas limitée par la tension d'alimenta- tion, mais seulement par le nombre de bits choisi pour les signaux numériques. Il est donc nécessaire de prévoir un circuit pour convertir les signaux d'entrée analogiques I1-I4 de la figure 1 en des représentations numériques. Le fait de prévoir un conver- tisseur analogique/numérique dédié à chaque signal d'entrée analogique occuperait une surface de semiconducteur notable. Un deuxième aspect de la présente invention est d'utiliser un type particulier de convertisseur analogi- que/numérique dont une partie peut être partagée entre tous les signaux d'entrée, d'o il résulte que la partie du convertisseur analogique/numérique dédiée à chaque signal d'entrée est moins complexe. La figure 2 représente un circuit de conversion analo- gique/numérique et de mélange selon ce deuxième aspect de la présente invention. Le circuit de la figure 2 remplace la voie d'entrée 2 de la figure 1, des éléments communs dans ces deux figures étant désignés par les mêmes références. Une conversion sigma-delta s'avère particulièrement bien adaptée à la présente invention. Une telle conversion est relativement simple et sa mise en oeuvre nécessite moins de surface de semiconducteur que d'autres types de conversion. Chacun des signaux d'entrée analogiques I1-I4 est fourni à un modulateur sigma-delta respectif MOD1-MOD4. Chacun de ces modulateurs produit de façon classique un signal de faible nombre de bits Ill-I41 qui représente le signal analogique respec- tif. Ces signaux de faible nombre de bits sont à une fréquence de suréchantillonnage élevée, telle que 256FA, o FA est la fréquence maximale des signaux d'entrée analogiques. Pour un signal audio dont la fréquence maximale est de 22 kHz, la fréquence de suréchantillonnage serait de 5,63 MHz. Le rapport de suréchantillonnage est choisi selon le rapport signal/bruit souhaité dans la bande du signal, l'ordre et la topologie des modulateurs MOD, et le nombre de bits utilisé. De préférence, on utilise des signaux suréchantillonnés d'un seul bit, mais on pourrait également utiliser une modulation classique à plusieurs bits. Les signaux d'un bit Ill-I41 sont fournis à des premiers filtres de décimation respectifs FDA1-FDA4, qui peuvent être des filtres à réponse impulsionnelle finie. Ces filtres effectuent un filtrage et une décimation de fréquence pour fournir des signaux de plusieurs bits parallèles I116-I416 à une fréquence de suré- chantillonnage intermédiaire. Dans cet exemple, on utilise une décimation du 32ème ordre pour produire des signaux parallèles de 16 bits. Les signaux I116-I416 seront alors à une fréquence de suréchantillonnage de 8FA, ou 176 kHz pour des signaux audio. Selon l'invention, les signaux de fréquence intermé- diaire I116-I416 sont tous fournis à un mélangeur numérique unique 40. Le mélangeur produit un signal numérique parallèle mélangé M16 à la fréquence intermédiaire, constitué de la somme des signaux I1l6 à I416. Le signal mélangé M16 est fourni à un deuxième filtre de décimation comun FDB qui est, par exemple, un filtre à réponse impulsionnelle finie ou infinie. Ce deuxième filtre de décimation complète la conversion analogique/numérique initiée par chaque modulateur MOD et chaque filtre de décimation FDA en réalisant un filtrage et une décimation supplémentaires. Il produit un signal de sortie 016 à la fréquence de Nyquist 2FA (44kHz pour le signal audio), et réalise le complément de la fonction de transfert de chaque filtre FDA pour obtenir une fonc- tion de transfert globale souhaitée. L'utilisation de filtres séparés mais complémentaires est habituellement préférée, puisqu'elle permet d'obtenir une coupure abrupte tout en évitant des distorsions dans la bande des fréquences du signal analogi- que. Un avantage de cette architecture est que toute diapho- nie qui survient entre les entrées est à la haute fréquence de suréchantillonnage 256FA et sera supprimée par le filtrage réalisé par les filtres FDA. Chaque premier filtre de décimation FDA peut être réalisé classiquement à plusieurs étages et à plusieurs fréquen- ces, mais il est de préférence sous la forme d'un circuit qui réalise un produit de convolution de son signal d'entrée Il par des coefficients prédéterminés de réponse impulsionnelle, comme cela sera décrit ci-dessous en relation avec un mode de réalisa- tion avantageux de l'invention. Le deuxième filtre de décimation FDB est plus complexe que les premiers filtres de décimation FDAi-FDA4. Les premiers filtres de décimation agissent sur des signaux à fréquence élevée et sont prévus pour effectuer une simple opération de filtrage sans atténuer significativement les fréquences dans la bande des signaux analogiques. Ils n'ont pas une coupure abrupte. Le deuxième filtre de décimation FDB est prévu pour avoir une réponse en fréquence plate aux fréquences des signaux analogiques, et une coupure abrupte. Il devrait compenser toute atténuation des fréquences des signaux analogiques, introduite par les filtres FDA1-FDA4. La figure 3 représente des spectres de fréquence des signaux de la figure 2. Le signal Il (Ili-I41) produit par chaque modulateur MOD comporte le spectre du signal analogique entre 0Hz et FA, un spectre correspondant modulé autour de la fréquence de suréchantillonnage 256FA, et, entre ces spectres, un spectre de bruit qui croît à 15 dB/octave pour atteindre un maximum à la moitié de la fréquence de suréchantillonnage. Ce spectre est caractéristique de la conversion sigma-delta et du type de modu- lateur utilisé. Un modulateur sigma-delta du deuxième ordre est préféré, puisqu'il introduit peu de bruit aux fréquences des signaux analogiques. Le premier filtre de décimation FDA agit pour éliminer le spectre de bruit. Il doit atténuer à mieux que -15dB/octave pour supprimer le spectre de bruit qui, après décimation, se retrouverait replié dans la bande utile. On utilise donc un filtre du troisième ordre, qui atténue les fréquences de bruit à -18 dB/octave. Ce filtre peut être un filtre linéaire à réponse impulsionnelle finie. De préférence, sa fonction de transfert est du type (sin x/x)3, communément appelée filtrage SINC3. Le spectre du signal de sortie I16 de chaque filtre FDA comporte le spectre du signal analogique de 0 Hz à FA, et celui du signal analogique modulé autour de la fréquence intermédiaire 8FA et autour de ses harmoniques. Alors que le spectre de bruit du signal Il a été éliminé par le filtre FDA, un spectre de bruit plus faible est introduit entre chaque harmonique par le filtre FDA. Le signal de sortie du mélangeur 40 est conforme au spectre du signal I16. Le deuxième filtre de décimation FDB élimine le bruit et les harmoniques indésirables. Le spectre de son signal de sortie 016 comporte le spectre des signaux analogiques modulés autour de la fréquence de Nyquist 2FA et autour de ses harmoni- ques. Il n'y a pratiquement aucun spectre de bruit replié dans la bande utile. L'ordre de décimation et l'architecture des filtres FDA, FDB résulte d'un choix selon les contraintes suivantes. Le signal 016 doit être à la fréquence de Nyquist 2FA pour atteindre une efficacité maximale de codage et de transmis- sion. Les échantillons en entrée du filtre FDB doivent arriver relativement lentement pour permettre la mise en oeuvre du trai- tement numérique complexe nécessaire. Dans l'exemple, le filtre FDB doit effectuer 26 multiplications pour chaque échantillon du signal M16. Chacun de ces calculs requiert plusieurs cycles d'horloge, ce qui signifie que le filtre FDB est limité à une fréquence de fonctionnement maximale. Cette fréquence de fonc- tionnement maximale détermine la fréquence du signal d'entrée M16, et définit donc l'ordre de décimation nécessaire des filtres FDA. Une fréquence d'entrée trop faible du filtre FDB exigerait toute- fois l'emploi de filtres de décimation FDA d'ordre élevé, ce qui pourrait produire des distorsions du signal si on utilise des filtres d'architecture simple. L'annulation de niveau continu requiert le calcul de la moyenne de chacun des signaux I116 à I416 sur un intervalle de temps relativement long, tel que 20 millisecondes, cette moyenne étant soustraite du signal respectif I16-I416. Les circuits nécessaires peuvent être prévus dans le mélangeur 40 ou dans chacun des premiers filtres de décimation FDA. Les calculs néces- saires aux filtres FDA, FDB sont effectués par un module de calcul dédié, étant donné que ces calculs sont complexes. Selon une alternative, le mélangeur numérique et les circuits de contrôle de gain, d'annulation de niveau continu et de détection de passage par zéro peuvent tous être incorporés dans un module de calcul dédié partagé par toutes les voies. Les données arrivent au mélangeur 40 à la fréquence intermédiaire qui est suffisamment basse pour que ces opérations, qui sont toutes des opérations classiques d'arithmétique binaire, puissent être effectuées facilement. La figure 4 représente un système de mélange et de conversion de signal selon un mode de réalisation avantageux de la présente invention. Les premiers filtres de décimation FDA1-FDA4 sont réalisés sous forme de circuits de calcul C1-C4 dont chacun réalise un produit de convolution du signal d'entrée respectif Il par des coefficients de réponse impulsionnelle. On réalise ainsi le filtrage et la décimation requis en produisant une moyenne glissante d'un grand nombre de bits consécutifs du signal Il, pondérés par les coefficients. Dans un exemple, 128 bits du signal Il sont utilisés pour calculer chaque valeur du signal I16, et ce calcul est effectué chaque 32 cycles du signal Il. Les coefficients requis de réponse impulsionnelle finie sont difficiles à calculer et un circuit nécessaire pour les calculer occuperait une grande surface et consommerait une puissance notable. Les coefficients sont avantageusement stockés dans une mémoire non-volatile commune 42. Chaque circuit de calcul C1-C4 reçoit ces coefficients et un signal respectif Il. Classiquement, les états "1" du signal Il sont affectés de la valeur + et les états "0" sont affectés de la valeur -M. Ainsi, les circuits de calcul effectuent simplement la sonne de tous les coefficients correspondant aux bits à "1" et la soustraction des coefficients correspondant aux bits à "0". Le résultat est la valeur suivante du signal I16. Les opérations effectuées par les circuits de calcul C1-C4 sont très simples, de sorte que les circuits de calcul occupent une faible surface, ou qu'un seul circuit de calcul peut être utilisé pour l'ensemble des voies Ill, I116-I41, I416. Une seule mémoire non-volatile 42 est néces- saire pour tous les signaux d'entrée analogiques, puisque chacun de ces signaux analogiques est soumis à un même filtrage. Les valeurs de chacun des signaux I16 sont soumises à un contrôle de gain dans un circuit de contrôle de gain respectif Xl-X4, et passent dans un circuit de suppression N1-N4. Les circuits de contrôle de gain peuvent être constitués tout simple- ment de multiplieurs numériques qui multiplient chaque valeur du signal I16 par un facteur fourni par le microprocesseur 10. Les circuits de suppression peuvent être constitués tout simplement par des multiplexeurs dont chacun transmet la valeur présente à son entrée ou la valeur nulle. Le signal mélangé M16 fourni par le mélangeur 40 est alors constitué d'une sommae des signaux I116-I416, pondérés par les gains des blocs d'amplification respectifs Xl-X4 et par les états des circuits de suppression N1-N4. La figure 5 représente un circuit selon l'invention qui peut être utilisé à la place du circuit analogique classique de la figure 1. Les mêmes éléments dans les figures sont désignées par les mêmes références. On n'a pas représenté les connexions du bus de données ou de commande 20 aux divers blocs pour des raisons de clarté. Une voie d'entrée 2, une voie de sortie 4 et une voie de contre-réaction 6 sont prévues, comme dans le circuit de la figure 1. Les circuits de conversion numérique, de décimation et de filtrage contenus dans la voie d'entrée 2 correspondent à ceux de la figure 4. La voie de sortie 4 comporte des circuits de conversion numérique/analogique et des circuits complémentaires à ceux de la voie d'entrée 2. Un signal numérique de plusieurs bits D16 est présent sur le bus de données 26. Ce signal peut correspondre au signal numérique de sortie 016 de la voie d'entrée 2 ou provenir d'une autre source (par exemple un disque laser). Ce signal numé- rique est fourni à un premier filtre d'interpolation FIA 44, produisant un signal interpolé D16i à la fréquence intermédiaire 8FA. Ce signal interpolé passe par un circuit de suppression N5' pour arriver à une entrée d'un deuxième mélangeur numérique 48. Les signaux contrôlés en gain I116-I416 sont fournis à partir de la voie d'entrée 2 à d'autres entrées du deuxième mélangeur numé- rique 48, par l'intermédiaire de circuits de suppression corres- pondants N1'-N4'. Le deuxième mélangeur numérique 48 fournit un signal mélangé à plusieurs bits D16m à un atténuateur variable A. Cet atténuateur fournit un signal à plusieurs bits atténué D16a à la voie de contre-réaction 6 et à un deuxième filtre d'interpolation FIB 52. Le facteur de l'atténuateur est choisi pour fournir un signal de contre-réaction à un niveau requis, et qui convienne pour une conversion en un signal de sortie analogique. Le deuxième filtre d'interpolation FIB fournit un signal numérique de 16 bits, à la fréquence de suréchantillonnage 256FA. Ce signal suréchantillonné est traité par un modulateur numérique NS ("noise shaper") ayant la même fonction de transfert que les modulateurs analogiques MOD et fournissant, de la même manière, un signal de 1 bit D1 à la même fréquence de suréchan- tillonnage 256FA, dont le spectre est similaire à celui du signal Il à la figure 3. Le signal numérique D1 est fourni à un convertisseur numnérique/analogique DA 28, qui fournit un signal de sortie analogique O. Pour convertir un signal codé selon la méthode sigma-delta, le convertisseur numérique/analogique 28 est un convertisseur 1 bit suivi d'un filtre passe-bas. Dans un traitement de signal audio, le signal est souvent de type stéréophonique. Dans un tel cas, le circuit de la figure 5 est prévu pour chacun des canaux gauche et droit. Toute- fois, un seul ensemble de coefficients est stocké dans la mémoire non-volatile commune 42 et un seul module de calcul est néces- saire pour les deux canaux. L'invention permet de réaliser les fonctions de mélange et de conversion dans un circuit intégré occupant beaucoup moins de surface qu'un circuit comparable effectuant un traitement analogique. La figure 6 représente un plan de masque d'un circuit intégré réalisant les fonctions de la figure 5, dans le cadre des exemples utilisés. Les surfaces occupées par les divers blocs fonctionnels, désignés par les mêmes références qu'à la figure 5, sont à l'échelle. D'autres blocs fonctionnels, ne comportant pas de référence, servent à effectuer d'autres fonctions ou à traiter des canaux supplémentaires. Un bloc MIX regroupe unensemble de circuits représentés dans un cadre en pointillés MIX à la figure 5. Cet ensemble MIX comporte les mélangeurs 40 et 48, les circuits de suppression N, les circuits de contrôle de gain X, et l'atténuateur A. On remarque que l'élément qui occupe le plus de surface est le deuxième filtre de décimation FDB. Selon l'invention, un seul filtre de décimation FDB est utilisé pour un ensemble de signaux d'entrée, ce qui permet de réaliser une économie de surface notable. On a décrit un exemple de codage sur 16 bits, puisque ceci fournit une résolution suffisante pour obtenir une élimina- tion de bruit efficace, mais d'autres largeurs de codage peuvent être utilisées. Les filtres de décimation et d'interpolation peuvent être réalisés de toute manière classique; des méthodes de filtrage autres que la réponse impulsionnelle finie et la réponse impulsionnelle infinie peuvent être utilisées, comme des variantes de modulateur. REVENDICATIONS 1. Système de traitement de signal recevant une plura- lité de signaux d'entrée analogiques (I1, I2, 13, I4) de fréquence maximale (FA), et effectuant un mélange des signaux analogiques d'entrée, caractérisé en ce que: - chaque signal d'entrée analogique est fourni à un modulateur (MOD) produisant un signal numérique suréchantillonné de fréquence élevée (Il); - chaque signal suréchantillonné de fréquence élevée est fourni à un premier filtre de décimation (FDA) qui produit un signal suréchantillonné de fréquence intermédiaire et de plusieurs bits; chacun des signaux suréchantillonnés de fréquence intermédiaire est fourni à une entrée respective d'un premier mélangeur numérique (40) qui produit un unique signal mélangé de plusieurs bits (M16); et - le signal unique de plusieurs bits est fourni à un deuxième filtre de décimation (FDB) qui produit un signal de sortie numérique final (016) à une fréquence adaptée à représenter le mélange des signaux analogiques d'entrée. 2. Système de traitement selon la revendication 1, caractérisé en ce qu'il comprend un circuit de contrôle de gain (X) agissant sur chacun des signaux suréchantillonnés de fréquence intermédiaire entre le premier filtre de décimation et le premier mélangeur numérique. 3. Système de traitement de signal selon la revendica- tion 1, caractérisé en ce que chaque premier filtre de décimation comprend un circuit de convolution (C) agissant sur le signal suréchantillonné de fréquence élevée respectif (I1) et recevant une séquence de coefficients de réponse impulsionnelle, commune à tous les circuits de convolution. 4. Système de traitement de signal selon la revendica- tion 3, caractérisé en ce que la séquence de coefficients de réponse impulsionnelle est stockée dans une mémoire ctommune (42). 5. Système de traitement de signal selon la revendica- tion 3, caractérisé en ce que le circuit de convolution fournit le signal suréchantillonné de fréquence intermédiaire en sommatnt des coefficients correspondant aux bits à "1" du signal suréchan- tillonné de fréquence élevée, et en soustrayant les coefficients correspondant aux bits à "0" du signal suréchantillonné de fréquence élevée. 6. Système de traitement de signal selon la revendica- tion 1, caractérisé en ce qu'il comprend en outre: - un filtre d'interpolation (44) connecté pour recevoir le signal de sortie numérique final (D16) et fournissant un signal interpolé (D16i); - un deuxième mélangeur numérique (48) recevant le signal interpolé et au moins un autre signal numérique, et fournissant un signal numérique mélangé interpolé (D16m); et - un convertisseur numérique/analogique (28) recevant le signal mélangé interpolé. 7. Système de traitement de signal selon la revendica- tion 6, caractérisé en ce que le convertisseur numéri- que/analogique comprend un filtre passe-bas (52) recevant le signal mélangé interpolé (D16m) et fournissant une sortie série d'un seul bit, et un filtre passe-bas (28) pour filtrer la sortie série d'un seul bit. 8. Système de traitement de signal selon l'une quelcon- que des revendications précédentes, caractérisé en ce qu'un circuit de suppression (N) est disposé devant au moins une entrée d'un mélangeur numérique. 9. Procédé de traitement de signal, caractérisé en ce qu'il comprend les étapes suivantes: - effectuer une modulation d'au moins deux signaux analogiques pour produire un signal numérique suréchantillonné de fréquence élevée pour chaque signal analogique, - effectuer une première opération de filtrage numéri- que sur chaque signal suréchantillonné de fréquence élevée pour produire des signaux suréchantillonnés de fréquence intermédiaire de plusieurs bits; - effectuer une opération de mélange numérique des signaux suréchantillonnés de fréquence intermédiaire pour produire un signal mélangé à la fréquence intermédiaire; et - effectuer une deuxième opération de filtrage numéri- que sur le signal mélangé pour produire un signal de sortie numérique final, à une fréquence adaptée à la représentation des signaux analogiques. 10. Procédé selon la revendication 9, caractérisé en ce qu'une annulation de niveau continu et une détection de passage par zéro sont effectuées entre le premier filtrage et le mélange numérique.