Brevet FR2742871A1 — publié le 19970627

LOCALISATION DE DERAUTS D'UNE COUCHE METI1I3E D'UN CIRCUIT SEMICoNDUCTEUR La présente invention concerne un procédé de détection et de localisation de défauts dans une couche opaque d'un circuit semiconducteur. L'invention s'applique plus particulièrement à la détection, la localisation et l'analyse de défauts éventuels dans une piste métallique ou de polysiliciure métallique d'un circuit multicouches comportant plusieurs niveaux d'interconnexions. Des défauts sont susceptibles d'apparaître dans des pistes métalliques de circuits semiconducteurs. Ces défauts se traduisent, généralement, par un défaut de section de la piste conductrice qui modifie les conditions de passage du courant pour lesquelles cette piste a été prévue. Les défauts peuvent avoir une origine électrique, mécanique ou chimique. Un défaut d'origine électrique est, par exemple, dû à un déplacement des atomes sous l'effet d'un flux d'électrons provoqué par le courant qui circule dans la piste et qui engendre l'échauffement local d'une zone de la piste allant jusqu'à en provoquer une fusion, totale ou partielle. Des défauts mécaniques sont, par exemple, dus à des contraintes thermiques auxquelles est soumis le circuit et qui provoquent la diffusion ou l'extrusion du métal. Des défauts d'origine chimique sont, par exemple, dus à la corrosion. On connaît plusieurs méthodes classiques d'observation de défauts éventuels dans des couches d'interconnexion présentes dans un circuit semiconducteur. Une première méthode consiste à utiliser un microscope optique. Une telle méthode n'est applicable qu'à des structures de grande dimension (plusieurs micromètres) et à des défauts importants. Une deuxième méthode consiste à utiliser un microscope électronique à balayage. En mode d'analyse d'électrons rétrodiffusés, cette méthode permet une grande résolution spatiale mais elle ne s'applique qu'à des couches apparentes. Ainsi, dans le cas d'un circuit multicouches, il est nécessaire d'effectuer au préalable un décapage des couches supérieures, par exemple par voie chimique ou par plasma, ce qui peut engendrer des erreurs d'interprétation, des défauts supplémentaires pouvant être créés ou des défauts existant pouvant être éliminés lors de ces décapages. En mode d'analyse par contraste de potentiel, cette méthode requiert l'application d'un potentiel à la piste métallique, ce qui peut avoir pour conséquence que des défauts se referment sous l'effet d'un arc électrique. Une troisième méthode dite "par ondes thermiques" consiste à utiliser un premier laser (fonctionnant par impulsions) de chauffage d'un point du circuit et à examiner, entre deux impulsions et au moyen d'un deuxième laser continu et de faible énergie, les variations de réflexivité de la piste métallique au même point sous l'effet de la température. Un appareil de mesure permettant la mise en oeuvre d'une telle méthode est, par exemple, commercialisé par la société Thermawave sous l'appellation Imager. Un avantage d'une telle méthode est qu'elle allie une grande résolution spatiale et une simplicité d'utilisation. Par contre, pour ne pas être destructive, la puissance des lasers doit être limitée (de l'ordre de 5 mW) ce qui conduit à une limitation de la profondeur des couches pouvant être examinées par rapport à la surface du circuit.La limite de fonctionnement en profondeur est généralement de l'ordre de 2 Um. Or, il est désormais de plus en plus fréquent de réaliser des circuits semiconducteurs multicouches d'une épaisseur pouvant aller jusqu'à une dizaine de micromètres. De plus, même dans la plage de fonctionnement non destructive du laser, le signal de chauffage est très dispersif pour une couche enterrée et le signal de détection est fortement appauvri, ce qui conduit à ce que les variations de réflexivité sont difficilement mesurables. La troisième méthode est également utilisée pour la localisation de défauts dans des couches de polysiliciure métallique qui se comportent de la même manière qu'une couche métallique du point de vue de leur réflexivité au faisceau laser. Cela permet, par exemple, de détecter des zones de silicium polycristallin qui sont mal siliciurées. La présente invention vise à proposer un procédé de localisation de défauts éventuels dans des couches métalliques ou de polysiliciure qui soit non-destructif tout en permettant un examen de couches fortement enterrées. La présente invention vise également à permettre une localisation des défauts dans un produit fini. La présente invention vise également à proposer un procédé de localisation de défauts éventuels qui puisse être mis en oeuvre pendant le processus de fabrication du circuit. La présente invention vise également à permettre la localisation de défauts éventuels dans une couche métallique réalisée pour servir de fusible. Plus généralement, la présente invention propose un procédé de localisation de défauts éventuels dans une couche opaque d'un composant électronique. La présente invention vise également à permettre la localisation de défauts éventuels dans une zone de test d'un composant électronique quelconque. La présente invention vise en outre à permettre la localisation de défauts éventuels dans une zone quelconque d'un circuit semiconducteur bipolaire. Pour atteindre ces objets, la présente invention prévoit un procédé de localisation de défauts éventuels dans une couche opaque déposée sur une plaquette de fabrication d'un circuit semiconducteur, consistant à irradier localement une face supérieure de la plaquette au moyen d'un laser et à détecter l'apparition d'un courant dans une diode constituée d'une jonction PN placée sous la couche opaque devant être examinée. Selon un mode de réalisation de la présente invention, ce procédé consiste à prévoir, lors de la fabrication du circuit et en face supérieure de la plaquette, deux bornes de raccordement de la diode de détection. Selon un mode de réalisation de la présente invention, au moins une couche transparente est interposée entre la diode de détection et la couche opaque. Selon un mode de réalisation de la présente invention, au moins une couche transparente est interposée entre la couche opaque et la surface supérieure du circuit. Selon un mode de réalisation de la présente invention, la jonction PN est formée dans un substrat de silicium à partir duquel est réalisé le circuit. Selon un mode de réalisation de la présente invention, la couche opaque est une piste métallique d'interconnexion. Selon un mode de réalisation de la présente invention, la couche opaque est constituée de polysiliciure métallique. La présente invention prévoit aussi un circuit semiconducteur multicouches comportant une zone de test constituée d'un empilement de couches opaques et de couches transparentes sous lesquelles est placée une jonction PN constituant une diode accessible depuis une face supérieure du circuit au moyen de bornes et de vias. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de mise en oeuvre et de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles la figure 1 représente, schématiquement et partiellement, un mode de réalisation d'une zone de test d'un circuit semiconducteur selon la présente invention ; et la figure 2 représente, partiellement et en coupe, un exemple d'un circuit semiconducteur bipolaire susceptible d'être analysé au moyen du procédé selon la présente invention. Pour des raisons de clarté, les mêmes éléments ont été désignés par les mêmes références aux différentes figures. Toujours pour des raisons de clarté, les représentations ne sont pas à l'échelle et seuls les éléments et couches nécessaires à la compréhension de l'invention ont été représentés. La figure 1 illustre un mode mise en oeuvre du procédé de localisation de défauts éventuels d'une couche métallique selon la présente invention. Cette figure représente, partiellement et en coupe, une structure de test d'un circuit semiconducteur selon la présente invention. Cette structure de test est constituée d'un empilement de pistes métalliques 1 et de couches isolantes 2 reportées hors d'une zone utile (non représentée) du circuit semiconducteur. Généralement, on réalise une piste métallique 1 pour chaque couche de métallisation réalisée dans la zone utile du circuit. Selon la présente invention, une jonction PN constituant une diode de détection 3 est réalisée sous la zone de test multicouches décrite ci-dessus. La diode de détection 3 est accessible, depuis une face supérieure du circuit semiconducteur, par l'intermédiaire de deux bornes de raccordement 4 et 5 qui sont respectivement reliées, par l'intermédiaire de vias 6, aux zones dopées N et P de la diode 3. On balaye la surface de la zone de test par un faisceau laser f. Quand ce faisceau laser atteint le voisinage de la jonction NP, il entraîne la création de paires électron/trou dans le silicium et la jonction NP devient passante. Selon l'invention, on tire profit du fait que les couches métalliques ou en polysiliciure métallique sont opaques alors que les couches isolantes, généralement d'oxyde, de nitrure ou de verre sont transparentes au faisceau laser. Ainsi, les pistes 1 constituent des écrans pour le faisceau f du laser 8. Aucun courant ne circule dans la diode 3 lorsque le faisceau laser f illumine une piste 1. Par contre, lorsque le faisceau du laser passe devant un défaut 7 qui se traduit par une absence locale de métallisation, les couches transparentes 2 sont traversées par le faisceau du laser jusqu'à atteindre la jonction PN, ce qui entraîne la circulation d'un courant dans la diode 3 si celle-ci est polarisée en inverse. Selon la présente invention, la localisation des défauts éventuels s'effectue en balayant la surface de la zone de test par le faisceau laser. Ce balayage est généralement effectué en déplaçant le laser, ou préférentiellement le circuit à examiner, dans deux directions perpendiculaires entre elles (symbolisées par les flèches X et Y à la figure 1). Un avantage de la présente invention est que la piste 1 devant être examinée n'a pas besoin d'être apparente ou proche de la surface du circuit. Elle peut donc être recouverte d'une ou plusieurs couches transparentes. De même, et comme cela est représenté à la figure 1, la piste 1 peut être séparée de la diode 3 par une ou plusieurs couches isolantes 2. On notera qu'aucune autre couche opaque que celle qui doit être examinée ne doit être interposée sur le trajet du faisceau laser f jusqu'à la jonction NP de détection. En effet, dans le cas contraire, cette couche supplémentaire éventuelle constituerait un écran au trajet optique du faisceau laser et ne permettrait pas de détecter les défauts dans une autre couche, qu'elle soit située au-dessus ou en dessous de la couche supplémentaire. Un avantage de la présente invention est qu'elle permet une localisation de défauts éventuels dans des couches métalliques ou de polysiliciure, pendant le processus de fabrication d'un circuit semiconducteur multicouches ou une fois le circuit terminé. Des contraintes électriques (électro-migrations), mécaniques (thermiques) ou chimiques (corrosion) peuvent être provoquées avant chacune des vérifications effectuées au moyen du procédé selon l'invention. La mise en oeuvre du procédé selon l'invention peut s'effectuer, soit après une ou plusieurs contraintes volontaires appliquées au circuit lors d'un contrôle de qualité du circuit, soit pour détecter des défauts éventuels lors d'un contrôle de maintenance. Un avantage de la présente invention est qu'elle ne nécessite aucune mise sous tension de la piste devant être vérifiée. On évite ainsi la disparition éventuelle de défauts existants. Un autre avantage de la présente invention est que les mesures sont indépendantes du motif de la piste devant être examinée. En effet, le balayage du faisceau laser f sur la surface du circuit permet d'examiner des motifs quelconques même en relief (vias, marches, etc.). La mesure du photocourant dans la diode 3 peut être asservie au balayage du faisceau laser f afin d'obtenir une image tridimensionnelle de la piste 1 examinée. La résolution spatiale de la localisation effectuée au moyen du procédé selon l'invention dépend de la concentration du faisceau laser. On notera qu'un faisceau de très faible diamètre permet la génération d'un courant suffisant dans la jonction NP pour conférer aux mesures une sensibilité importante (par exemple, quelques micro-ampères pour une surface de faisceau de 2 l'ordre de 0,2 pin Un autre avantage de la présente invention est qu'elle peut être mise en oeuvre dans une zone utile d'un circuit semiconducteur fini, réalisé en technologie bipolaire. En effet, un circuit bipolaire comporte une multitude de jonctions PN qui peuvent être utilisées pour la mise en oeuvre du procédé de localisation de défauts selon la présente invention.Il suffit pour ce faire qu'une jonction NP, située sous une piste devant être examinée, soit accessible par deux bornes de raccordement. La figure 2 représente un exemple de circuit semiconducteur bipolaire multicouches auquel peut être appliqué le procédé selon la présente invention. Cet exemple représente différentes couches enterrées de transistors bipolaires de type NPN. Dans l'exemple représenté à la figure 2, on utilise, en tant que jonction PN constituant une diode 3' de détection, la j onction entre une couche épitaxiale 9 de type N et le substrat de silicium 11 de type P du circuit semiconducteur. Pour accéder à la couche 9, on établit par exemple un contact avec une couche enterrée 10 de type N+ accessible depuis la face supérieure du circuit par une borne 5 reliée au moyen d'un via 6. Une borne de raccordement au substrat (non représentée) est généralement présente dans tout circuit. On notera que la présente invention s'applique aussi bien à la localisation de défauts dans une piste métallique d'interconnexion qu'à la localisation de défauts dans une couche de polysiliciure. La vérification de la couche de polysiliciure s'effectue alors dans une zone de test telle que représentée à la figure 1. Plus généralement, l'invention s'applique à la détection de défauts dans une couche opaque quelconque, pourvu que celle-ci ne soit séparée d'une source de faisceau laser et d'une diode de détection que par des couches transparentes. On notera également que la présente invention permet de vérifier la conduction d'une piste métallique réalisée pour servir de fusible. En effet, comme la localisation effectuée au moyen du procédé selon l'invention n'entraîne aucun courant ni aucune tension dans la piste devant être vérifiée, on ne risque pas de déclencher le fusible lors de la vérification. Le laser utilisé dans le procédé selon l'invention peut être un laser d'excitation classique d'un appareil de mesure par ondes thermiques tel que l'appareil Imager susmentionné. Dans ce cas, seul le laser d'excitation est utilisé pour les besoins de l'invention, le laser de détection n'étant pas utilisé. On pourra cependant prévoir d'utiliser un tel appareil de mesure, soit en détection par ondes thermiques lorsque la couche devant être vérifiée n'est pas trop profonde (inférieure à 2 pin), soit au moyen du procédé selon l'invention pour localiser des défauts éventuels dans une couche plus profonde. Ainsi, lors de la réalisation d'un circuit semiconducteur bipolaire, on peut prévoir de ne réaliser des accès à des diodes de détection situées sous des pistes devant être vérifiées, que si ces pistes sont d'une profondeur telle qu'elles sortent de la plage de fonctionnement de la mesure par ondes thermiques. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, chacune des couches décrites pourra être remplacée par une ou plusieurs couches remplissant la même fonction. De même, la mise en oeuvre de l'invention et l'exploitation des mesures effectuées est à la portée de l'homme du métier en fonction des indications fonctionnelles données cidessus. REVENDICATIONS 1. Procédé de localisation de défauts éventuels d'une couche opaque (1) déposée sur une plaquette de fabrication d'un circuit semiconducteur, caractérisé en ce qu'il consiste - à irradier localement une face supérieure de la plaquette au moyen d'un laser (8) ; et - à détecter l'apparition d'un courant dans une diode (3, 3') constituée d'une jonction PN placée sous ladite couche opaque (1) devant être examinée. 2. Procédé de localisation de défauts selon la revendication 1, caractérisé en ce qu'il consiste à prévoir, lors de la fabrication dudit circuit et en face supérieure de la plaquette, deux bornes (4, 5) de raccordement de ladite diode de détection (3, 3'). 3. Procédé de localisation de défauts selon la revendication 1 ou 2, caractérisé en ce qu'au moins une couche transparente (2) est interposée entre ladite diode de détection (3, 3') et ladite couche opaque (1). 4. Procédé de localisation de défauts selon l'une quelconque des revendications 1 à 3, caractérisé en ce qu'au moins une couche transparente (2) est interposée entre ladite couche opaque (1) et la surface supérieure du circuit. 5. Procédé de localisation de défauts selon l'une quelconque des revendications 1 à 4, caractérisé en ce que ladite jonction PN (3, 3') est formée dans un substrat de silicium (11) à partir duquel est réalisé le circuit. 6. Procédé de localisation de défauts selon l'une quelconque des revendications 1 à 5, caractérisé en ce que ladite couche opaque (1) est constituée d'une piste métallique d'interconnexion. 7. Procédé de localisation de défauts selon l'une quelconque des revendications 1 à 6, caractérisé en ce que ladite couche opaque (1) est constituée de polysiliciure métallique. 8. Circuit semiconducteur multicouches, caractérisé en ce qu'il comporte une zone de test constituée d'un empilement de couches opaques (1) et de couches transparentes (2) sous lesquelles est placée une jonction PN constituant une diode (3), ladite diode (3) étant accessible depuis une face supérieure du circuit au moyen de bornes (4, 5) et de vias (6).