Brevet FR2738944A1 — publié le 19970321

ARRIERE-PLAN DE L'INVENTION 1. Domaine de l'invention La présente invention concerne une unité de panneau d'affichage comprenant un jeu de cellules, laquelle unité est un dispositif d'affichage comportant une fonction de mémoire, ainsi qu'un système de transmission de données permettant de transmettre des signaux d'affichage depuis une unité principale jusqu'à l'unité de panneau d'affichage. Plus particulièrement, la présente invention concerne un affichage permettant de réaliser un affichage d'échelle de gris conformément à un procédé par sous-trames, une unité de panneau d'affichage constituant l'affichage et un générateur de signal d'affichage qui est incorporé dans l'unité principale pour appliquer des signaux d'affichage à l'unité de panneau d'affichage. 2. Description de l'art antérieur Un panneau d'affichage (PDP) plasma courant alternatif (ci-après AC) est typique d'un dispositif d'affichage présentant une fonction de mémoire. La présente invention peut s'appliquer à des affichages permettant de réaliser un affichage d'échelle de gris conformément à un procédé par sous-trames et elle n'est pas limitée à des affichages qui utilisent un panneau d'affichage plasma AC. Ici cependant, la description est déroulée en prenant en tant qu'exemple un affichage qui utilise un panneau d'affichage plasma AC. Le PDP AC est conçu pour soutenir une décharge en appliquant une tension en alternance à deux électrodes de soutien et pour ainsi allumer l'affichage. Une décharge est obtenue entre une à plusieurs microsecondes après l'application d'une impulsion. Des ions qui sont une charge positive générée par une décharge sont accumulés sur la surface d'une couche isolante sur une électrode sur laquelle une tension négative est appliquée. Pareillement, des électrons qui sont une charge négative sont accumulés sur la surface d'une couche isolante sur une autre électrode sur laquelle une tension positive est appliquée. Après qu'une impulsion (impulsion d'écriture) d'une tension élevée (tension d'écriture) est utilisée pour induire une décharge et pour produire une charge de paroi et lorsqu'une impulsion (impulsion de soutien ou impulsion de décharge de soutien) d'une tension inférieure (tension de soutien ou tension de décharge de soutien) dont la polarité est l'opposé de celle de la tension précédente est appliquée, la charge de paroi accumulée préalablement est dupliquée. Par conséquent, une tension à induire dans un espace de décharge augmente et excède éventuellement le seuil d'une tension de décharge. La décharge démarre alors.Brièvement, une cellule présente une caractéristique consistant en ce qu'une fois qu'une charge de paroi est produite en réalisant une décharge d'écriture, lorsqu'une impulsion de soutien est appliquée en alternant la polarité, la décharge est soutenue. Cette caractéristique est appelée effet de mémoire ou fonction de mémoire. En général, le PDP du type AC permet d'obtenir un affichage en utilisant l'effet de mémoire. Un PDP ne permet pas de faire varier l'intensité de la luminescence. La luminance est amenée à varier significativement en modifiant la période de la luminescence et ainsi, un affichage d'échelle de gris est obtenu. L'affichage d'échelle de gris dans le PDP est habituellement obtenu en associant chaque bit de données d'affichage à une période d'une sous-trame et en faisant varier la longueur d'une sous-trame conformément au degré de pondération de chaque bit En prenant en tant qu'exemple un affichage d'échelle de gris à 256 niveaux, les données d'affichage sont constituées par huit bits. Une image est affichée pendant la période de huit sous-trames. Chaque donnée binaire est affichée pendant une sous-trame associée. Le rapport des longueurs des sous-trames est 1:2:4:8:16:32:64:128. Une sous-trame est divisée en une période de remise à l'état initial, en une période d'adressage et en une période de décharge de soutien. Pendant la période de remise à l'état initial, une impulsion d'écriture d'écran complet est appliquée pour exécuter une décharge à auto-effacement. Toutes les cellules dans un panneau prennent un état uniforme dépourvu de charge de paroi. Pendant la période d'adressage, une décharge d'adressage est exécutée séquentiellement ligne par ligne de telle sorte qu'une certaine quantité de charge de paroi permettant une décharge de soutien soit stockée dans des cellules qui doivent réaliser la luminescence. Ainsi, des cellules sont activées ou désactivées en fonction des données d'affichage. Ensuite, une décharge de soutien est exécutée et une image pour une sous-trame est affichée. Selon ce "système d'adressage d'écriture à séparation ENTRE dressageldécharge de soutien", la luminance est déterminée à l'aide de la longueur d'une période de décharge de soutien ; c'est-à-dire le nombre d'impulsions de soutien. Pour un affichage plus brillant, la période de décharge de soutien dans une image doit être rendue plus longue. Pour un affichage d'échelle de gris, une image doit être composée de plusieurs sous-trames associées à différentes fréquences de luminescence. Le même nombre de cycles d'adressage que le nombre de lignes d'affichage est nécessaire pour chaque sous-trame. Comme décrit ci-avant, un dispositif d'affichage qui ne peut pas faire varier l'intensité de la luminescence permet d'obtenir un affichage d'échelle de gris conformément à un procédé par sous-trames. II est par conséquent nécessaire d'appliquer des données d'affichage à un dispositif de pilotage dans un panneau selon un format qui correspond au procédé par sous-trames. Dans un affichage à écran ou panneau plat du type affichage multicouleur grand écran existant, une interface RGB numérique qui est conforme aux spécifications d'un cadencement d'entrée pour un tube à rayons cathodiques (CRT) est de façon générale adoptée. Ceci est dû au fait que l'unité principale de l'affichage existant émet habituellement en sortie des signaux adaptés à une interface CRT et les signaux sont destinés à être partagés avec l'unité principale. Une interface d'affiçhage est par conséquent munie d'un contrôleur de CRT (CRTC) et d'une mémoire vive (RAM) vidéo. Des données d'affichage sont développées dans la RAM vidéo puis elles sont lues et émises en sortie en conformité avec les spécifications d'un cadencement d'entrée pour un CRT. Comme mentionné ci-avant, dans l'affichage connu, l'unité principale transmet des données d'affichage à une unité de panneau d'affichage selon un format adapté à l'interface de CRT. Dans ce cas, une mémoire d'image doit être installée respectivement dans l'unité principale et dans l'unité de panneau d'affichage. La mémoire d'image doit présenter une capacité qui soit suffisamment importante pour stocker des bits représentant des niveaux d'échelle de gris pour chaque pixel d'affichage. Lorsque le nombre de pixels est important, une zone de mémoire énorme devient nécessaire. En particulier, pour un affichage couleur, trois mémoires d'image doivent être installées. La zone de mémoire nécessaire devient plus importante. En outre, lorsque l'on tente d'afficher de façon non intermittente des données d'image qui sont entrées consécutivement, I'unité de panneau d'affichage doit écrire des données de l'image suivante tout en lisant des données dans une mémoire d'image. Des mémoires d'image selon un nombre qui est le même que le nombre correspondant à une pluralité d'images doivent par conséquent être préparées de telle sorte que les mémoires d'image puissent être commutées afin de réaliser une écriture et une lecture concurremment. Par conséquent, la zone de mémoire nécessaire s'étend encore. Comme mentionné ci-avant, I'affichage permettant de réaliser un affichage d'échelle de gris selon le procédé par 50 us- trames présente un problème consistant en ce que la zone de mémoire d'image est importante. Ceci pose le problème consistant en ce que le coût augmente. RESUME DE L'INVENTION Un objet de la présente invention consiste à minimiser la zone de mémoire d'image dans un affichage pour réaliser un affichage d'échelle de gris selon un procédé par sous-trames. Un affichage de la présente invention comprend : une unité principale incluant une source de signal vidéo et une interface d'affichage comportant une mémoire d'image ; une unité de panneau d'affichage incluant un panneau matriciel pour réaliser un affichage à échelle de gris selon un procédé par sous-trames, un dispositif de pilotage pour piloter le panneau matriciel et une unité de commande d'affichage pour recevoir des signaux d'affichage provenant de l'interface d'affichage dans l'unité principale et pour commander le dispositif de pilotage de manière à ce qu'un affichage puisse être réalisé conformément aux signaux d'affichage ; et un câble pour relier l'unité principale et l'unité de panneau d'affichage. L'interface d'affichage est caractéristique des signaux d'affichage transmis couvrant une image selon des unités d'une sous-trame. La présente invention mentionne que l'affichage connu comporte des mémoires d'image qui présentent des capacités similaires installées respectivement dans l'unité principale et dans l'unité de panneau d'affichage et elle tente donc de minimiser une zone de mémoire d'image en adoptant l'une des mémoires d'image en tant que mémoire commune et en éliminant l'autre mémoire. Dans l'affichage connu, une interface de CRT est utilisée en tant qu'interface entre l'unité principale et l'unité de panneau d'affichage. Une mémoire d'image pour convertir des signaux d'affichage adaptés à l'interface de CRT en ceux adaptés au procédé par sous-trames doit par conséquent être installée dans l'unité de panneau d'affichage.Selon la présente invention, les signaux d'affichage à transmettre depuis l'unité principale jusqu'à l'unité de panneau d'affichage sont produits selon un format adapté au procédé par sous-trames. Les signaux d'affichage transmis peuvent par conséquent être utilisés par l'unité d'affichage tels qu'ils sont. Ceci lève la nécessité d'écrire et de lire des données dans et depuis une mémoire d'image, ce qui est nécessaire pour convertir un format de données selon un autre dans l'unité de panneau d'affichage. II devient possible de minimiser la zone de mémoire et d'abaisser la taille des circuits logiques. En outre, puisque le temps requis pour la conversion devient non nécessaire, la caractéristique de réponse est améliorée. Selon le procédé par sous-trames, une commande en temps partagé est réalisée pour chaque sous-trame associée à un bit d'un signal d'affichage. Pour transmettre des signaux d'affichage depuis une unité principale jusqu'à une unité de panneau d'affichage, un bit du signal d'affichage associé à chaque sous-trame est envoyé conformément au cadencement de la sous-trame. Lorsque l'ordre des sous-trames ou la longueur d'une sous-trame est prédéterminée, une interface d'affichage envoie des signaux de données d'affichage conformément au cadencement prédéterminé et une unité de commande d'affichage dans l'unité de panneau d'affichage reçoit les signaux conformément au cadencement. Selon une variante, l'interface d'affichage peut émettre en sortie un signal de synchronisation de sous-trame (ci-après sync) indiquant le cadencement de début de transmission pour chaque sous-trame en plus de signaux de synchronisation Vsync et Hsync. Dans ce cas, I'unité de commande d'affichage identifie le signal de synchronisation de sous-trame et réalise le traitement pour obtenir une synchronisation. Lorsque l'unité de panneau d'affichage peut faire varier l'ordre des sous-trames pendant lesquelles un éclairement est réalisé, c'est-à-dire l'ordre d'éclairement des sous-trames, I'unité de commande d'affichage transmet l'information de l'ordre d'éclairement des sous-trames à l'unité principale. L'interface d'affichage transmet des signaux d'affichage conformément à l'information d'ordre d'éclairement transmise. Selon le procédé par sous-trames, I'ordre d'éclairement des sous-trames est amené à varier afin d'empêcher la détérioration de la qualité d'affichage résultant de scintillements, de contours erronés ou similaires des images. Pour faire varier l'ordre d'éclairement des sous-trames, l'unité de panneau d'affichage transmet l'ordre d'éclairement des soustrames à l'unité principale. Des signaux d'affichage sont ensuite transmis conformément à l'information d'ordre d'éclairement transmise et ainsi, un affichage est obtenu normalement. Lorsque l'unité de panneau d'affichage écrit des données d'affichage concurremment dans une pluralité de blocs selon lesquels le panneau matriciel est segmenté, l'interface d'affichage transmet des signaux d'affichage en parallèle en association avec la pluralité de blocs. Dans un affichage permettant d'écrire des données concurremment dans des cellules d'affichage tel qu'une unité de panneau d'affichage, la vitesse d'écriture est déterminée par la capacité d'un dispositif de pilotage à piloter des lignes d'adresse (ligne de données) pour piloter un registre à décalage de données. Pour augmenter la vitesse d'écriture ou la vitesse de fonctionnement, la capacité de pilotage concernant le registre de décalage de données doit être améliorée. Cependant, il y a une limite à l'amélioration. Par conséquent, les lignes d'adresse sont groupées selon une pluralité de blocs et des données sont écrites concurremment dans les blocs. Dans ce cas, une interface d'affichage 3 doit transmettre des signaux d'affichage en parallèle en association avec la pluralité de blocs. Selon un autre aspect de l'invention, on propose une unité de panneau d'affichage, connectée à une unité principale qui inclut une source de signal vidéo et une interface d'affichage comportant une mémoire d'image, au moyen d'un câble, comprenant : un panneau matriciel pour réaliser un affichage à échelle de gris selon un procédé par sous-trames, un dispositif de pilotage pour piloter ledit panneau matriciel et une unité de commande d'affichage pour recevoir des signaux d'affichage provenant de ladite interface d'affichage dans ladite unité principale et pour commander ledit dispositif de pilotage de manière à ce qu'un affichage puisse être réalisé conformément auxdits signaux d'affichage ladite unité de commande d'affichage recevant des signaux d'affichage couvrant une image selon des unités d'une sous-trame. Selon encore un autre aspect de l'invention, on propose un générateur de signal d'affichage, comprenant : une source de signal vidéo et une interface d'affichage comportant une mémoire d'image, connectée à une unité de panneau d'affichage pour réaliser un affichage à échelle de gris selon un procédé par sous-trames au moyen d'un câble et pour émettre en sortie des signaux d'affichage sur ladite unité de panneau d'affichage ladite interface d'affichage transmettant des signaux d'affichage couvrant une image selon des unités d'une soustrame. BREVE DESCRIPTION DES DESSINS La présente invention sera davantage pleinement comprise à la lumière de la description mise en exergue ci-après, par report aux dessins annexés parmi lesquels la figure 1 est une vue en plan schématique d'un PDP AC du type à décharge de surface à trois électrodes; la figure 2 est une vue en coupe schématique du PDP AC du type à décharge de surface à trois électrodes; la figure 3 est une vue en coupe schématique du PDP AC du type à décharge de surface à trois électrodes; la figure 4 est un schéma fonctionnel du PDP AC du type à décharge de surface à trois électrodes;; la figure 5 est un diagramme temporel qui représente des formes d'onde connues de signaux de pilotage la figure 6 est un diagramme temporel qui concerne un système d'adressage avec séparation entre adressageldécharge de soutien permettant d'obtenir un affichage d'échelle de gris sur un PDP; la figure 7 est un schéma qui représente la configuration globale d'un affichage connu;; la figure 8 est un schéma qui représente une interface pour un équipement d'affichage connu la figure 9 est un abaque qui représente un signal de données d'affichage connu la figure 10 est un abaque qui représente un flux connu de traitement de données d'affichage la figure 1 1 représente l'apparence d'un ordinateur connu auquel un affichage utilisant un PDP est unifié la figure 12 représente la configuration de base d'un PDP de la présente invention la figure 13 est un diagramme temporel qui indique une transmission de données selon la présente invention la figure 14 est un schéma qui représente la configuration globale d'un affichage d'un mode de réalisation la figure 15 est un schéma qui représente une interface du premier mode de réalisation;; la figure 16 est un abaque qui représente un signal de données d'affichage du premier mode de réalisation la figure 17 est un schéma qui représente une interface du second mode de réalisation ; et la figure 18 est un schéma qui représente une interface du troisième mode de réalisation. DESCRIPTION DES MODES DE REALISATION PARTICUUERS Avant de procéder à une description détaillée des modes de réalisation particuliers de la présente invention, un appareil d'affichage plasma de l'art antérieur sera décrit par report aux dessins annexés le concernant, pour assurer une compréhension plus claire des différences entre l'art antérieur et la présente invention. Les PDP AC sont disponibles en tant que type à deux électrodes dans lequel deux sortes d'électrodes sont utilisées pour réaliser une décharge sélective (décharge d'adressage) et une décharge de soutien et un type à trois électrodes dans lequel des troisièmes électrodes sont utilisées pour réaliser une décharge d'adressage. Dans un PDP couleur permettant de réaliser un affichage d'échelle de gris, des substances fluorescentes formées dans les cellules de décharge sont excitées par des rayons infrarouges résultant d'une décharge. Les substances fluorescentes ont pour inconvénient qu'elles sont sensibles à l'impact d'ions qui sont des charges positives résultant de la décharge.En ce qui concerne le type à deux électrodes qui présente une structure qui permet aux substances fluorescentes d'être frappées directement par des ions, il y a un risque que la durée de vie des substances fluorescentes soit raccourcie. Pour éviter ce raccourcissement, le PDP couleur adopte de façon générale la structure à trois électrodes basée sur une décharge de surface. En outre, le type à trois électrodes est classifié en un type se1.n lequel les troisièmes électrodes sont formées sur un substrat sur lequel les premières et secondes électrodes permettant de réaliser une décharge de soutien sont agencées et un type selon lequel les troisièmes électrodes sont formées sur un autre substrat opposé au substrat sur lequel les premières et secondes électrodes sont agencées.En outre, le type selon lequel trois sortes d'électrodes sont formées sur le même substrat est classifié en un type selon lequel les troisièmes électrodes sont placées sur les deux autres sortes d'électrodes pour réaliser une décharge de soutien et un type selon lequel les troisièmes électrodes sont placées sous les deux sortes d'électrodes. En outre, il y a un type selon lequel une lumière visible émanant de substances fluorescentes est vue au travers des substances fluorescentes (type transparent) et un type selon lequel une lumière réfléchie depuis les substances fluorescentes est vue (type réflexion). Le couplage spatial d'une cellule qui sera autorisée à se décharger avec une cellule contiguë est coupé par une barrière (ou nervure). La barrière peut être placée sur les quatre côtés afin d'entourer une cellule de décharge de telle sorte que la cellule de décharge puisse être isolée de façon parfaite. Selon une variante, la barrière peut être placée dans un seul chemin et le couplage entre les électrodes dans le chemin opposé peut être coupé en optimisant l'espace (distance) entre les électrodes. La présente invention peut être appliquée à n'importe laquelle des structures. Ici, la description est menée en prenant le type réflexion à titre d'exemple.Plus spécifiquement, un. panneau comporte les troisièmes électrodes formées sur un substrat opposé à un autre substrat sur lequel des électrodes permettant de réaliser une décharge de soutien sont formées, des barrières sont formées seulement suivant une direction verticale (c'est-à-dire perpendiculairement aux premières et secondes électrodes et parallèlement aux troisièmes électrodes) et certaines des électrodes de soutien sont réalisées à l'aide d'électrodes transparentes. Ce qui est représenté sur la vue en plan schématique de la figure 1 est connu en tant que PDP du type à décharge de surface à trois électrodes. La figure 2 est une vue en coupe schématique (direction verticale) d'une cellule de décharge dans le panneau représenté sur la figure 1. La figure 3 est une vue en coupe schématique représentant une cellule de décharge suivant une direction horizontale. Sur les dessins auxquels il est fait référence ci-après, les mêmes parties fonctionnelles se verront assigner les mêmes index de référence. Un panneau comprend deux substrats en verre 21 et 29. Le premier substrat 21 inclut des premières électrodes (électrodes X) 1 1 et des secondes électrodes (électrodes Y) 12 qui jouent le rôle d'électrodes de soutien et qui sont parallèles les unes aux autres. Ces électrodes sont réalisées à l'aide d'électrodes transparentes 22a et 22b et d'électrodes de bus 23a et 23b. Les électrodes transparentes sont conçues pour remplir le rôle consistant à transmettre la lumière réfléchie provenant des substances fluorescentes et sont par conséquent formées en ITO (une membrane conductrice transparente dont le composant principal est l'oxyde d'indium) ou similaire.Les électrodes de bus doivent être formées de manière à présenter une résistance faible afin d'empêcher une chute de tension résultant d'une résistance électrique et elles sont par conséquent réalisées en chrome (Cr) ou en cuivre (Cu). Ces électrodes sont revêtues d'une couche inductive (verre) 24. Une membrane 25 réalisée en oxyde de magnésium (MgO) est formée en tant que membrane de protection sur un côté de décharge. Dans un second substrat 29 opposé au premier substrat en verre 21, des troisièmes électrodes (électrodes d'adresse) 13 sont formées orthogonalement aux électrodes de soutien. Des barrières 14 sont formées entre les électrodes d'adresse. Une substance fluorescente 27 présentant une caractéristique de luminescence en rouge, vert ou bleu est formée entre chaque paire de barrières de telle sorte que la substance fluorescente puisse recouvrir une électrode d'adresse.Les deux substrats en verre sont assemblés de telle sorte que les nervures des barrières 14 puissent être en contact intime avec la membrane en MgO 25. Des espaces entre les substances fluorescentes 27 et la membrane en MgO 25 jouent le rôle d'espaces de décharge 26. La figure 4 est un schéma fonctionnel qui représente les circuits périphériques permettant de piloter le PDP représenté sur les figures 1 à 3. Les électrodes d'adresse 13-1, 13-2 etc... sont connectées de manière indépendante à un dispositif de pilotage d'adresse 105. Le dispositif de pilotage d'adresse applique une impulsion d'adressage pour une décharge d'adressage. Les électrodes Y 11-1, 11-2 etc... sont connectées à un dispositif de pilotage Y 101. Le dispositif de pilotage Y 101 comprend un dispositif de pilotage de balayage Y 102 et un dispositif de pilotage commun Y 103. Les électrodes Y sont connectées de manière indépendante au dispositif de pilotage de balayage Y 102. Le dispositif de pilotage de balayage Y 102 est connecté au dispositif de pilotage commun Y 103. Pendant une décharge d'adressage, une impulsion est générée par le dispositif de pilotage de balayage Y 102. Une impulsion de soutien ou similaire est générée par le dispositif de pilotage commun Y 103 et est appliquée sur une électrode Y via le dispositif de pilotage de balayage Y 102.Les électrodes X 1 1 sont connectées en commun le long de toutes les lignes d'affichage pour une recherche de signal. Un dispositif de pilotage commun X 104 génère une impulsion d'écriture, une impulsion de soutien et similaire. Ces circuits de dispositif de pilotage sont commandés par un circuit de commande. Le circuit de commande est commandé par des signaux de synchronisation (ci-après appelés sync) et par des signaux de données d'affichage appliqués de façon externe sur l'affichage. Dans un PDP, I'intensité de la luminescence ne peut pas être modifiée. Un affichage d'échelle de gris est par conséquent obtenu en faisant varier la période de la luminescence pour faire varier de manière significative la luminance. L'affichage d'échelle de gris dans le PDP est tel que, de façon générale, chaque bit de données d'affichage est associé à une période d'une sous-trame et la longueur d'une sous-trame est amenée à varier conformément au degré de pondération d'un bit associé. En prenant en tant qu'exemple un affichage d'échelle de gris de 256 niveaux, des données d'affichage sont constituées par huit bits. Une image est affichée pendant la période de huit sous-trames et chaque donnée binaire est affichée pendant une sous-trame associée. Le rapport des longueurs des sous-trames est 1:2:4:8:16:32:64:128. La figure 5 est un schéma de formes d'onde qui illustre un procédé connu permettant de piloter le PDP représenté sur les figures 1 à 3 en utilisant le circuit représenté sur la figure 4. La figure 5 concerne une sous-trame dans ce que l'on appelle de façon connue "le système à adressage d'écriture avec séparation entre adressageldécharge de soutien". Dans cet exemple, une sous-trame est divisée en une période de remise à l'état initial, en une période d'adressage et en une période de décharge de soutien. Pendant la période de remise à l'état initial, toutes les électrodes Y sont remises à l'état initial au niveau de 0 V. Dans le même temps, une impulsion d'écriture plein écran dont la tension vaut Vs + Vw (approximativement 330 V) est appliquée aux électrodes X.Toutes les cellules sur toutes les lignes d'affichage se déchargent ensuite indépendamment de l'état d'affichage qui prévaut. Les potentiels au niveau des électrodes d'adresse à cet instant sont d'approximativement 100 V (Vaw). Les potentiels au niveau des électrodes X et des électrodes d'adresse sont à O V. Au niveau de toutes les cellules, la tension induite par une charge de paroi elle-même excède une tension de début de décharge. La décharge est ensuite démarrée. Cette décharge se neutralise par elle-même et cesse. C'sst ce qui est appelé "une décharge à auto-effacement". La décharge à auto-effacement amène toutes les cellules dans le panneau dans un état uniforme dépourvu de charge de paroi. La période de remise à l'état initial exerce l'effet consistant à amener toutes les cellules dans le même état indépendamment de l'état d'éclairement pendant la sous-trame précédente. Par conséquent, la période de remise à l'état initial est prévue pour exécuter la décharge d'adressage suivante (écriture) sur une base stable. Pendant une période d'adressage, une décharge d'adressage est exécutée séquentiellement ligne par ligne afin d'activer ou de désactiver les cellules conformément à des données d'affichage. Tout d'abord, une impulsion de balayage d'un niveau -VY (approximativement -150 V) est appliquée sur les électrodes Y. Une impulsion d'adressage d'une tension Va (approximativement 50 V) est appliquée sélectivement aux électrodes d'adresse qui coïncident avec des cellules à éclairer. La décharge se produit entre les électrodes d'adresse et les électrodes Y des cellules à éclairer. La décharge opère en tant qu'amorçage de manière à induire une décharge entre les électrodes X (tension Vx = 50 V) et les électrodes Y. Par conséquent, une quantité de charge de paroi permettant une décharge de soutien est accumulée sur la membrane en MgO qui recouvre les deux électrodes. Le fonctionnement mentionné ci-avant est réalisé séquentiellement pour les autres lignes d'affichage. Eventuellement, de nouvelles données d'affichage sont écrites pour toutes les lignes d'affichage. Ensuite, lorsqu'on en vient à une période de décharge de soutien, une impulsion de soutien d'une tension Vs (approximativement 180 V) est appliquée en alternance aux électrodes Y et aux électrodes X. Ceci aboutit à une décharge de soutien. Une image pour une sous-trame est affichée. A cet instant, une tension Vaw d'approximativement 100 V est appliquée aux électrodes d'adresse afin d'empêcher qu'une décharge ne se produise entre les électrodes d'adresse et les électrodes X ou les électrodes Y. Dans le "système à adressage d'écriture avec séparation adressage/décharge de soutien", la luminance est déterminée à l'aide de la longueur d'une période de décharge de soutien, c'est-à-dire à l'aide du nombre d'impulsions de soutien. Un procédé de pilotage pouvant être adapté pour un affichage d'échelle de gris à 256 niveaux est représenté en tant qu'exemple pour un affichage d'échelle de gris à multiples niveaux sur la figure 6. Dans cet exemple, une image est segmentée en huit sous-trames SF1 à SF8. Dans les sous-trames SF1 à SF8, des périodes de remise à l'état initial et des périodes d'adressage présentent les mêmes longueurs. Le rapport des longueurs des périodes de décharge de soutien est de 1:2:4:8:16:32:64:128. En sélectionnant des sous-trames pendant lesquelles l'éclairement est réalisé, une différence en luminance peut être affichée selon les 256 niveaux d'échelle de gris s'inscrivant dans la plage qui va du niveau 0 au niveau 255. Pour un affichage d'échelle de gris, une image doit être composée de plusieurs sous-trames associées à des fréquences de luminescence différentes. Des cycles d'adressage en un nombre égal au nombre de lignes d'affichage sont par conséquent nécessaires pour chaque sous-trame. Comme décrit ci-avant, dans un dispositif d'affichage qui ne peut pas faire varier l'intensité de luminescence, un affichage d'échelle de gris est obtenu conformément à un procédé par sous-trames. Les données d'affichage doivent par conséquent être appliquées sur un dispositif de pilotage dans un panneau selon un format adapté au procédé par sous-trames, comme représenté sur la figure 6. La figure 7 est un schéma qui représente la configuration globale d'un affichage connu permettant de réaliser un affichage d'échelle de gris selon le procédé par sous-trames en prenant un ordinateur personnel à titre d'exemple. Sur la figure 7, un index de référence 1 indique une unité principale. Un index de référence 51 indique une unité de microprocesseur (MPU). Un index de référence 52 indique une OS-ROM permettant de stocker des programmes qui sont déroulés sous un système d'exploitation (OS). Un index de référence 53 indique une RAM de mémoire principale. Un index de référence 54 indique un bus interne. Un index de référence 55 indique une interface d'équipement d'entrée (I/F). Un index de référence 56 indique une interface d'équipement d'impression (I/F). Un index de référence 57 indique une interface de mémoire externe (I/F).Un index de référence 140 indique une interface d'équipement d'affichage (I/F). Un index de référence 81 indique un équipement d'entrée tel qu'un clavier ou une souris. Un index de référence 82 indique divers équipements d'impression incluant une imprimante. Un index de référence 83 indique un équipement de mémoire externe tel qu'un HDD ou un CDD (unité de lecture de CD). Un index de référence 6 indique une unité de panneau d'affichage. L'équipement d'entrée 81 est connecté à l'interface d'équipement d'entrée 55. L'unité de panneau d'affichage 6 est connectée à l'interface d'affichage. L'équipement d'impression 82 est connecté à l'interface d'équipement d'impression. L'équipement de mémoire externe 83 est connecté à l'interface de mémoire externe. Ces connexions sont normalement réalisées au moyen de câbles. Dans un affichage à panneau plat du type affichage multicouleur grand écran existant, une interface RGB numérique qui peut être conforme aux spécifications d'un cadencement d'entrée pour un CRT est en général adoptée. Ceci est dû au fait que l'unité principale de l'affichage existant émet en sortie habituellement des signaux adaptés à une interface de CRT et les signaux sont destinés à être partagés avec l'unité principale. Par conséquent, comme représenté sur la figure 7, l'interface d'affichage 140 comporte un contrôleur de CRT (CRTC) 141 et une RAM vidéo 142. Les données d'affichage sont développées dans la RAM vidéo 142 puis elles sont lues et émises en sortie selon un format qui peut être conforme aux spécifications d'un cadencement d'entrée pour un CRT. La figure 8 est un schéma qui représente la composition de signaux nécessaires lorsque l'unité principale 1 émet en sortie des données d'affichage sous la forme de signaux adaptés à l'interface de CRT. La figure 8 représente les signaux représentant des données R, des données G et des données B dont chacune présente une longueur de 8 bits. Les données R, les données G et les données B, un signal de synchronisation verticale Vsync, un signal de synchronisation horizontale Hsync et une horloge Dclock sont émis en sortie depuis l'unité principale 1 sur l'unité de panneau d'affichage 2. La figure 9 est un abaque qui représente en détail des signaux de sortie à appliquer depuis l'unité principale 1 selon la configuration représentée sur la figure 8 sur l'unité de panneau d'affichage 2. Les signaux de la figure 9 sont déjà connus et la description des signaux est par conséquent omise. Puisque chacune des données R, G et B présente une longueur de 8 bits, des données constituées par 24 bits sont transmises en parallèle. Si l'on suppose qu'une unité d'affichage est un CRT, chacun des signaux de données R, G et B envoyé sur le CRT est converti en un signal de 256 niveaux. Un canon à électrons est alors modulé en intensité. Ainsi, un affichage d'échelle de gris est obtenu. Cependant, lorsqu'un affichage d'échelle de gris est réalisé conformément au procédé par sous-trames tel que représenté sur la figure 6, une remise à l'état initial, un adressage et une décharge de soutien peuvent être exécutés pour chaque bit des données R, G et B. Des dispositifs de pilotage ne peuvent pas être pilotés lorsque des signaux adaptés à une interface de CRT sont utilisés tels qu'ils sont. Par conséquent, comme représenté sur la figure 7, l'unité de panneau d'affichage 2 est munie d'un contrôleur de tampon d'image 107 et d'une mémoire d'image 108. Des données d'affichage envoyées depuis l'interface d'affichage 140 dans l'unité principale 1 sont développées temporairement dans la mémoire d'image 108 puis sont lues bit par bit selon un format adapté au procédé par soustrames.Les données lues sont appliquées sur un dispositif de pilotage d'adresse supérieur 125 et sur un dispositif de pilotage d'adresse inférieur 126. Un contrôleur de balayage 110 commande un dispositif de pilotage de balayage 101 de telle sorte qu'une impulsion de balayage puisse balayer successivement des bus dans un panneau 100. Un dispositif de soutien 111 commande la décharge de soutien. La figure 10 est un abaque qui représente une modification du format des données par rapport aux données R, G et B de 8 bits qui sont envoyées selon le format mentionné ciavant adapté à une interface de CRT selon des données pour 8 sous-trames. Comme représenté sur la figure 10, les données de 8 bits R, G et B sont envoyées en parallèle depuis l'unité principale. Après réception des données, I'unité de panneau d'affichage développe temporairement les données dans la mémoire d'image. Ainsi, des données R, G et B pour huit sous-trames peuvent être lues de manière indépendante. Ensuite, une remise à l'état initial, un adressage et une décharge de soutien sont exécutés pour les données R, G et B, pour chaque sous-trame, comme représenté sur la figure 6. Cette séquence est répétée pour toutes les sous-trames. Ainsi, un affichage pour une image est terminé. La figure 1 1 représente l'apparence d'un ordinateur auquel un affichage qui utilise un PDP est unifié. L'affichage présentant l'apparence de la figure 1 1 présente la même configuration que celle de la figure 7. Comme représenté, I'unité de panneau d'affichage 6 est liée à l'unité principale 1 de telle sorte que l'unité de panneau d'affichage 6 puisse pivoter. Des connexions de signaux entre l'unité de panneau d'affichage et l'unité principale sont obtenues au moyen d'un câble 9 qui relie une carte de circuit imprimé d'interface d'affichage 631 incorporée dans l'unité principale 1 et une carte de circuit imprimé d'interface 162 incorporée dans l'unité de panneau d'affichage 6. Comme mentionné ci-avant, dans l'affichage connu, des données d'affichage sont transmises depuis l'unité principale à l'unité de panneau d'affichage selon un format adapté à une interface de CRT. Dans ce cas, comme représenté sur la figure 7, les mémoires d'image 108 et 142 doivent être installées respectivement dans l'unité principale 1 et dans l'unité de panneau d'affichage 2. Une mémoire d'image a besoin d'une capacité suffisamment importante pour stocker des bits représentant des niveaux d'échelle de gris pour chaque pixel d'affichage. Lorsque le nombre de pixels est important, une zone de mémoire énorme est nécessaire. En particulier, lorsqu'un affichage couleur est attendu, trois mémoires d'image doivent être installées. La zone de mémoire nécessaire devient plus importante.En outre, lorsque l'on tente d'afficher de façon non intermittente des données d'affichage d'images qui sont appliquées consécutivement, I'unité de panneau d'affichage doit écrire des données pour l'image suivante tout en lisant des données écrites dans une mémoire d'image. Des mémoires d'image selon un nombre égal au nombre correspondant à une pluralité d'images doivent par conséquent être préparées de telle sorte que les mémoires d'image puissent être commutées afin de réaliser concurremment une écriture et une lecture. Par conséquent, la zone de mémoire d'image nécessaire s'étend encore. L'affichage permettant de réaliser un affichage d'échelle de gris selon le procédé par sous-trames a pour problème que la zone de mémoire d'image nécessaire est importante. Ceci pose le problème consistant en ce que le coût augmente. La figure 12 est un schéma qui représente le principe et la configuration d'un affichage de la présente invention. Comme représenté sur la figure 12, I'affichage de la présente invention comprend : une unité principale 1 incluant une source de signal vidéo 2 et une interface d'affichage 3 comportant une mémoire d'image 4 ; une unité de panneau d'affichage 2 incluant un panneau matriciel 100 pour réaliser un affichage d'échelle de gris conformément à un procédé par soustrames, un dispositif de pilotage 130 pour piloter le panneau matriciel 100 et une unité de commande d'affichage 131 pour recevoir des signaux d'affichage provenant de l'interface d'affichage 3 dans l'unité principale 1 et pour commander le dispositif de pilotage 130 de telle sorte qu'un affichage puisse être obtenu conformément aux signaux d'affichage ; et un câble 9 qui relie l'unité pnncipale 1 et l'unité de panneau d'affichage 2. L'interface d'affichage 3 est caractéristique de la transmission de signaux d'affichage couvrant une image selon des unités d'une sous-trame. Selon la présente invention, le format des signaux d'affichage à transmettre depuis l'unité principale sur l'unité de panneau d'affichage 2 est adapté avec le procédé par soustrames de telle sorte que des signaux d'affichage transmis puissent être utilisés par l'unité de panneau d'affichage 2 tels qu'il sont. Ceci lève la nécessité d'écrire et de lire des données dans et depuis une mémoire d'image, ce qui est nécessaire pour convertir un format de données selon un autre dans l'unité de panneau d'affichage 2 11 devient possible de minimiser la zone de mémoire et d'abaisser la taille des circuits logiques. En outre, puisque le temps requis pour la conversion devient non nécessaire, la caractéristique de réponse est améliorée. La figure 13 est un diagramme temporel qui indique le cadencement de transmission de signaux de données d'affichage selon la présente invention. Selon un procédé par sous-trames, une commande en temps partagé est réalisée pour chaque sous-trame associée à un bit d'un signal d'affichage. Pour transmettre les signaux d'affichage depuis l'unité principale 1 sur l'unité de panneau d'affichage 2, un bit du signal d'affichage associé à chaque soustrame est transmis conformément au cadencement de la soustrame. Lorsque l'ordre des sous-trames ou la longueur d'une sous-trame est prédéterminée, I'interface d'affichage 3 envoie des signaux de données d'affichage conformément à un cadencement prédéterminé et l'unité de commande d'affichage 131 située dans l'unité de panneau d'affichage 2 reçoit des signaux conformément au cadencement. Selon une variante, I'interface d'affichage 3 peut émettre en sortie un signal de synchronisation de sous-trame indiquant le cadencement de début de la transmission pour chaque soustrame en plus des signaux de synchronisation Vsync et Hsync. Dans ce cas, l'unité de commande d'affichage 131 identifie le signal de synchronisation de sous-trame et réalise le traitement pour obtenir la synchronisation. Lorsque l'unité de panneau d'affichage 2 peut faire varier l'ordre des sous-trames pendant lesquelles un éclairement est effectué, c'est-à-dire l'ordre d'éclairement des sous-trames, I'unité de commande d'affichage 131 transmet l'information de l'ordre d'éclairement des sous-trames à l'unité principale 1. L'interface d'affichage 3 transmet des signaux d'affichage conformément à l'information d'ordre d'éclairement transmise. Selon le procédé par sous-trames, la mesure consistant à faire varier l'ordre d'éclairement des sous-trames est adoptée afin d'empêcher la détérioration de la qualité d'affichage qui résulte des scintillements, de contours faux ou similaires des images. Pour faire varier l'ordre d'éclairement des sous-trames, I'unité de panneau d'affichage 2 transmet l'ordre d'éclairement à l'unité principale 1 de telle sorte que des signaux d'affichage puissent être transmis conformément à l'information d'ordre d'éclairement transmise. Ainsi, un affichage peut être obtenu normalement. Lorsque l'unité de panneau d'affichage écrit des données concurremment dans une pluralité de blocs selon lesquels le panneau matriciel 100 est segmenté, I'interface d'affichage 3 transmet des signaux d'affichage en parallèle en association avec la pluralité de blocs. Dans un affichage permettant d'écrire des données concurremment dans des cellules d'affichage, tel qu'une unité de panneau d'affichage, la vitesse d'écriture est déterminée par la capacité d'un dispositif de pilotage à piloter des lignes d'adresse (des lignes de données) pour piloter un registre à décalage de données. Pour augmenter la vitesse d'écriture ou la vitesse de fonctionnement, la capacité de pilotage relative au registre de décalage de données doit être améliorée. Cependant, il y a une limite à l'amélioration. Par conséquent, les lignes d'adresse sont groupées selon une pluralité de blocs et des données sont écrites concurremment dans les blocs. Dans ce cas, l'interface d'affichage 3 doit transmettre des signaux d'affichage en parallèle en association avec la pluralité de blocs. La figure 14 est un schéma qui représente la configuration globale d'un affichage d'un mode de réalisation de la présente invention. Comme il ressort d'une comparaison avec la figure 7, I'affichage de ce mode de réalisation présente sensiblement la même configuration que celle de l'affichage connu représenté sur la figure 7 à l'exception de parties de l'interface d'affichage 3 et de l'unité de panneau d'affichage 6. Seules les différences seront décrites. Comme représenté sur la figure 14, I'interface d'affichage 3 inclut un contrôleur de tampon d'image 5 et une mémoire d'image 4. De façon similaire à la RAM vidéo dans l'affichage connu, la MPU 51 peut accéder à la mémoire d'image 4 via le contrôleur de tampon d'image 5. Le contrôleur de tampon d'image 5 lit des données d'affichage écrites dans la mémoire d'image 4 conformément au procédé par sous-trames, tel que représenté sur la figure 13, et émet en sortie les données sur l'unité de panneau d'affichage 6. L'unité de panneau d'affichage 6 inclut un contrôleur de cadencement 121 en lieu et place du contrôleur de tampon d'image 107 et de la mémoire d'image 108 représentés sur la figure 7. Puisque les signaux de données d'affichage envoyés depuis l'interface d'affichage 3 sont adaptés au procédé par sous-trames, le contrôleur de cadencement 121 émet en sortie les signaux de données d'affichage sur le dispositif de pilotage d'adresse supérieur 125 et sur le dispositif de pilotage d'adresse inférieur 126 tels qu'ils sont après un réglage de cadencement. Comme il ressort d'une comparaison entre les figures 14 et 7, selon ce mode de réalisation, l'unité de panneau d'affichage 6 ne comporte pas de mémoire d'image. Les signaux sont tout simplement réglés du point de vue du cadencement puis sont émis en sortie sur les dispositifs de pilotage d'adresse tels qu'ils sont. La figure 15 représente la configuration d'une interface selon le premier mode de réalisation. Les signaux de données d'affichage envoyés depuis l'unité principale 1 sur l'unité de panneau d'affichage 6 sont exprimés selon le format par soustrames. Chaque donnée R, G et B présente par conséquent une longueur d'un bit. En plus des signaux de données, un signal de synchronisation verticale Vsync, un signal de synchronisation de sous-trame SFsync, un signal de synchronisation horizontale Htm et une horloge Dclock sont envoyés. Dans l'unité de panneau d'affichage 6, un multiplexeur 7 groupe ensemble les données R, G et B selon un seul signal de données conformément à une sortie d'un multiplieur de fréquence 8 pour multiplier la fréquence de I'horloge Dclock par 3. Le signal de données résultant est envoyé sur les dispositifs de pilotage d'adresse. La figure 16 est un diagramme temporel qui indique des signaux de données d'affichage selon le premier mode de réalisation. La fréquence d'un signal de synchronisation Vsync, de façon similaire à celui manipulé par l'interface de CRT, est de 16,7 ms et un cycle du signal de synchronisation Vsync est divisé en périodes correspondant à 8 sous-trames. Chaque soustrame est divisée en une période d'adressage et en une période de soutien (décharge de soutien). Comme décrit en conjonction avec la figure 6, en réalité, une période de remise à l'état initial est définie. Ici, la période de remise à l'état initial est omise. La longueur de la période de soutien dans chaque sous-trame est déterminée conformément au degré de pondération d'un bit associé des données d'affichage. Une impulsion SFsync est émise en sortie au début de chaque sous-trame. Une impulsion Htm est émise en sortie dans un cycle donné pendant la période d'adressage dans chaque sous-trame. Des données binaires d'affichage associées à une adresse à balayer pendant la sous-trame sont émises en sortie de façon synchrone avec l'impulsion Htm. Les données binaires d'affichage (qui couvrent une ligne horizontale) sont émises en sortie de façon synchrone avec une horloge Dclock pendant un cycle de l'impulsion Htm. La figure 17 est un schéma qui représente une interface selon le second mode de réalisation. Les autres composants sont identiques à ceux du premier mode de réalisation. Comme déjà décrit, la mesure consistant à faire varier l'ordre des sous-trames pendant lesquelles un éclairement est réalisé, c'est-à-dire l'ordre d'éclairement des sous-trames, est adoptée afin de minimiser les scintillements, les contours faux ou similaires des images et afin d'ainsi d'améliorer la qualité de l'affichage. Selon le second mode de réalisation, l'ordre d'éclairement des sous-trames est amené à varier. Lorsque I'unité de panneau d'affichage 6 fait varier l'ordre d'éclairement des sous-trames, I'ordre de transmission des données d'affichage depuis l'unité principale 1 doit être amené à varier en conséquence. Selon le second mode de réalisation, I'unité de panneau d'affichage 6 émet en sortie un signal d'information d'ordre des sous-trames concernant l'ordre d'éclairement modifié des sous-trames.En réponse au signal d'information d'ordre des sous-trames, I'unité principale 1 fait varier l'ordre de transmission des données d'affichage, c'est-à-dire l'ordre de transmission. L'ordre de transmission peut être amené à varier tout simplement en modifiant des zones dans la mémoire d'image 4 devant être lue. La figure 18 est un schéma qui représente une interface selon le troisième mode de réalisation. Les autres composants sont identiques à ceux du premier mode de réalisation. Comme déjà décrit, dans un affichage permettant d'écrire des données concurremment dans des cellules d'affichage telles que dans une unité de panneau d'affichage, les cellules sont groupées à l'intérieur d'une pluralité de blocs selon des unités d'une ligne d'adresse (une ligne de données). Des données sont écrites concurremment dans les blocs. Le troisième mode de réalisation est un exemple de l'adoption de cette technique. Les données d'affichage écrites dans la mémoire d'image 4 sont converties à partir des données R, G et B en un signal série par un multiplexeur 91 conformément à un signal envoyé depuis un multiplieur de fréquence par trois 92 lorsqu'elles sont lues. Ceci est réalisé selon des unités de quatre blocs. Par conséquent, des signaux à transmettre incluent des signaux de données associés à quatre blocs, un signal de synchronisation Vsync, un signal de synchronisation de sous-trame SFsync, un signal de synchronisation horizontale Htm et une horloge Dclock. Chaque signal de données comporte des signaux de données R,G et B agencés en alternance. L'unité de panneau d'affichage 6 applique les signaux de données d'affichage transmis sur des dispositifs de pilotage d'adresse 127-1, 127-2, 127-3 et 127-4 associés aux blocs. L'écriture est ensuite réalisée bloc par bloc. Comme décrit jusqu'ici, selon la présente invention, il devient possible de minimiser la zone de mémoire d'image dans un affichage pour réaliser un affichage d'échelle de gris conformément à un procédé par sous-trames et il devient aussi possible de réduire le coût drastiquement. En outre, la vitesse d'affichage est améliorée. REVENDICATIONS 1. Affichage caractérisé en ce qu'il comprend une unité principale (1) incluant une source de signal vidéo (2) et une interface d'affichage (3) comportant une mémoire d'image (4); une unité de panneau d'affichage incluant un panneau matriciel (100) pour réaliser un affichage à échelle de gris selon un procédé par sous-trames, un dispositif de pilotage (130) pour piloter ledit panneau matriciel (100) et une unité de commande d'affichage (131) pour recevoir des signaux d'affichage provenant de ladite interface d'affichage (3) dans ladite unité principale (1) et pour commander ledit dispositif de pilotage (130) de manière à ce qu'un affichage puisse être réalisé conformément auxdits signaux d'affichage ; et un câble (9) pour relier ladite unité principale (1) et ladite unité de panneau d'affichage (2) ladite interface d'affichage (3) transmettant des signaux d'affichage couvrant une image selon des unités d'une soustrame. 2. Affichage selon la revendication 1, caractérisé en ce que ladite interface d'affichage (3) émet en sortie un signal de synchronisation de sous-trame. 3. Affichage selon la revendication 1, caractérisé en ce que ladite unité de panneau d'affichage (2) peut faire varier l'ordre des sous-trames au cours desquelles un éclairement est réalisé, c'est-à-dire l'ordre d'éclairement des sous-trames, ladite unité de commande d'affichage (131) transmet une information dudit ordre d'éclairement des sous-trames à ladite unité principale (1) et ladite interface d'affichage (3) transmet des signaux d'affichage conformément à ladite information d'ordre d'éclairement transmise. 4. Affichage selon la revendication 1, caractérisé en ce que ladite unité de panneau d'affichage (2) écrit des données d'affichage concurremment dans une pluralité de blocs selon lesquels ledit panneau matriciel (100) est segmenté, et en ce que ladite interface d'affichage (3) transmet des signaux d'affichage en parallèle en association avec ladite pluralité de blocs. 5. Unité de panneau d'affichage, connectée à une unité principale (1) qui inclut une source de signal vidéo (2) et une interface d'affichage (3) comportant une mémoire d'image (4), au moyen d'un câble (9), caractérisée en ce qu'elle comprend un panneau matriciel (100) pour réaliser un affichage à échelle de gris selon un procédé par sous-trames, un dispositif de pilotage (130) pour piloter ledit panneau matriciel (100) et une unité de commande d'affichage (131) pour recevoir des signaux d'affichage provenant de ladite interface d'affichage (3) dans ladite unité principale (1) et pour commander ledit dispositif de pilotage (130) de manière à ce qu'un affichage puisse être réalisé conformément auxdits signaux d'affichage ladite unité de commande d'affichage (131) recevant des signaux d'affichage couvrant une image selon des unités d'une sous-trame. 6. Unité de panneau d'affichage selon la revendication 5, caractérisée en ce que ladite unité de commande d'affichage (131) reçoit un signal de synchronisation de sous-trame et commande un affichage de chaque sous-trame sur la base dudit signal de synchronisation de sous-trame. 7. Unité de panneau d'affichage selon la revendication 5, caractérisée en ce que ladite unité de panneau d'affichage (2) peut faire varier l'ordre des sous-trames au cours desquelles un éclairement est réalisé, c'est-à-dire l'ordre d'éclairement des sous-trames, et en ce que ladite unité de commande d'affichage (131) transmet une information dudit ordre d'éclairement des sous-trames à ladite unité principale (1). 8. Unité de panneau d'affichage selon la revendication 5, caractérisée en ce que ladite unité de panneau d'affichage (2) réalise une écriture des données d'affichage dans ledit panneau matriciel (100) concurremment dans une pluralité de blocs selon lesquels ledit panneau matriciel (100) est segmenté, et en ce que ladite unité de commande d'affichage (131) reçoit des signaux d'affichage en parallèle en association avec lesdits blocs. 9. Générateur de signal d'affichage, caractérisé en ce qu'il comprend une source de signal vidéo (2) ; et une interface d'affichage (3) comportant une mémoire d'image (4), connectée à une unité de panneau d'affichage (2) pour réaliser un affichage à échelle de gris selon un procédé par sous-trames au moyen d'un câble (9) et pour émettre en sortie des signaux d'affichage sur ladite unité de panneau d'affichage (2); ladite interface d'affichage (3) transmettant des signaux d'affichage couvrant une image selon des unités d'une soustrame. 10. Générateur de signal d'affichage selon la revendication 9, caractérisé en ce que ladite interface d'affichage (3) émet en sortie un signal de synchronisation de sous-trame. 11. Générateur de signal d'affichage selon la revendication 10, caractérisé en ce que ladite unité de panneau d'affichage (2) peut faire varier l'ordre des sous-trames au cours desquelles un éclairement est réalisé, c'est-à-dire l'ordre d'éclairement des sous-trames, en ce qu'elle est conçue pour transmettre une information dudit ordre d'éclairement des soustrames à ladite unité principale (1), et en ce que ladite interface d'affichage (3) transmet des signaux d'affichage conformément à ladite information d'ordre d'éclairement transmise. 12. Générateur de signal d'affichage selon la revendication 9, caractérisé en ce que ladite unité de panneau d'affichage (2) réalise une écriture des données d'affichage dans ledit panneau matriciel (100) concurremment dans une pluralité de blocs selon lesquels ledit panneau matriciel (100) est segmenté, et en ce que ladite interface d'affichage (3) transmet des signaux d'affichage en parallèle en association avec ladite pluralité de blocs.