Brevet FR2743958A1 — publié le 19970725

La présente invention conceme un dispositif de coupure rapide d'alimentation pour la protection d'équipements électroniques contre des agressions provoquées par des explosions nucléaires. Dans le cadre général du durcissement des équipements électroniques contre les explosions nucléaires la commutation rapide et momentanée de l'alimentation des équipements en énergie électrique constitue l'une des solutions possibles pour éviter une détérioration des circuits sensibles aux rayonnements photoniques X et Gamma d'une part et neutronique d'autre part. La commutation de l'alimentation permet de désamorcer le verrouillage fonctionnel, encore connu sous la désignation "latch up" dans le langage anglo-saxon, de certains composants électroniques actifs et notamment de ceux réalisés en technologie CMOS en interrompant momentanément l'application de leurs tensions continues de polarisation. Ce mécanisme est habituellement déclenché dès l'irradiation de l'équipement, par une impulsion générée par un capteur photonique ou neutronique, dont la durée est comprise entre 20 nanosecondes et 1 microseconde environ. Cette impulsion agit sur un circuit de coupure de l'alimentation de l'équipement.Dans les réalisations connues et notamment celles concernant les équipements électroniques de missiles, le circuit de coupure est un circuit dédié à un équipement spécifique qui empêche sa réutilisation sur d'autres équipements qui ne répondent pas aux mêmes besoins opérationnels. La disparité des circuits de coupure qui en résulte entraîne des coûts de fabrication prohibitifs. Le but de l'invention est de pallier les inconvénients précités. A cet effet, I'invention a pour objet un dispositif de coupure rapide de l'alimentation d'équipements électroniques caractérisé en ce qu'il comprend: un premier commutateur pour relier en série l'alimentation à l'équipement un deuxième commutateur placé en parallèle sur l'entrée d'alimentation de l'équipement, et un séquenceur déclenchable par une impulsion fournie par un circuit de détection optronique pour commander les premier et le deuxième commutateurs afin de couper l'alimentation de l'équipement et court circuiter les bornes d'entrée de l'équipement à l'intérieur d'une période de temps déterminée pendant laquelle le premier commutateur est commandé chaque fois que l'équipement est soumis à une agression nucléaire. Le dispositif selon l'invention a pour avantage de pouvoir être adapté sur des équipements électroniques très divers qui ne satisfont pas nécessairement aux normes de durcissement contre les agressions nucléaires. Le nombre réduit des composants entrant dans sa composition permet son introduction aisée, éventuellement sous la forme d'un circuit intégré, dans tout type d'équipement électronique et d'obtenir une coupure très rapide de l'alimentation de cet équipement lorsqu'une agression nucléaire intervient en préservant certains composants du risque de destruction consécutif au phénomène de "latch up".D'autre part, le choix d'une technologie bipolaire à transistors NPN et PNP pour la réalisation du séquenceur permet d'assurer un niveau de durcissement aux radiations élevé avec des temps de réponse très rapides en étant affranchi de tout risque de blocage fonctionnel des éléments qui le constituent. D'autres caractéristiques et avantages de l'invention apparaîtront dans la description qui suit faite en regard des dessins annexés qui représentent: La figure 1 un schéma bloc fonctionnel d'un mode de réalisation d'un dispositif de coupure rapide d'alimentation selon l'invention La figure 2 une réalisation détaillée du dispositif selon l'invention conforme au schéma de réalisation de la figure 1. La figure 3 un graphe des temps pour illustrer le fonctionnement du dispositif représenté à la figure 2. Sur la figure 1 les circuits de l'équipement à protéger 1 sont alimentés en énergie électrique par un circuit d'alimentation 2 par l'intermédiaire d'un commutateur série 3 et d'un commutateur parallèle 4; commandés en tension par un séquenceur 5 couplé à un circuit de détection optronique 6. Le séquenceur 5 comprend une première voie composée d'un premier circuit monostable 7 et d'un circuit adaptateur 8 reliés dans cet ordre en série entre le circuit de détection optronique 6 et le commutateur série 3. Il comprend également une deuxième voie formée d'un deuxième circuit monostable 9, d'un troisième circuit monostable 10 et d'un circuit adapteur 11 reliés dans cet ordre en série entre le circuit de détection 6 et le commutateur parallèle 4. Le circuit monostable 7 permet de fixer la durée d'isolement entre le circuit d'alimentation 2 et les circuits de l'équipement aval 1.Le circuit 7 est déclenchable sur le premier front de l'impulsion émise par le circuit monostable 6 lorsque celui ci est excité par un rayonnement photonique. Le circuit monostable 9 permet de fixer la durée du retard de commande du commutateur parallèle 4 afin d'éviter le court-circuit de l'alimentation 2. Le circuit 9 est déclenchable également sur le premier front de l'impulsion fourni par le circuit de détection optronique 6. Le circuit monostable 10 fixe la durée du maintien en court circuit des bornes d'entrée de l'alimentation des circuits de l'équipement 1 pour décharger les condensateurs de découplage des circuit à protéger. Le dimensionnement de cette durée est fonction de la charge à commuter. Cette durée est d'autant plus grande que les longueurs des connexions sont importantes et que les valeurs des capacités des condensateurs de découplage sont élevées.Le circuit 10 est déclenchable sur le deuxième front de l'impulsion fournie par le dispositif optronique 6. Les circuits d'adaptation 8 et,ll assurent l'adaptation des niveaux de commande des commutateurs 3 et 4. Un mode de réalisation détaillé du dispositif de la figure 1 est représenté à la figure 2 ou les éléments homologues à ceux de la figure 1 sont représentés avec les mêmes références à l'intérieur de lignes fermées en pointillés. Sur cette figure, chacun des circuits monostables 7, 8 et 9 comprend deux transistors complémentaires Q1 et Q2, respectivement de type NPN et PNP câblés en amplificateur de tension, de gain défini par la relation (R1+R2)1R1 où R1 et R2 sont deux résistances montées respectivement d'une part, entre l'émetteur du transistor Q1 et le circuit de masse M et d'autre part, entre l'émetteur du transistor Q1 et le collecteur du transistor Q2 dont l'émetteur est placé au potentiel positif Valim de l'alimentation du circuit. La base du transistor Q2 est reliée d'une part au collecteur du transistor Q1 et d'autre part, au potentiel positif Valim par l'intermédiaire d'une résistance R6. Une résistance R3 relie la base du transistor Q1 au circuit de masse M. La base du transistor Q1 est reliée d'autre part à la sortie d'un circuit différentiateur formé d'un condensateur C2 et d'une résistance R5 par l'intermédiaire d'une diode D1 dont la cathode est reliée à la base du transistor Q1 pour ne laisser passer que les impulsions positives provenant du circuit différentiateur. Une capacité d'intégration C1 placée avec une résistance R4 en série entre le collecteur du transistor Q2 et la base du transistor Q1 permet par contre réaction de définir la longueur de l'impulsion obtenue sur le collecteur du transistor Q2 lorsqu'une impulsion positive brève est appliquée sur la base du transistor Q1. Sur la première voie un circuit inverseur formé d'un transistor Q3 et des résistances de polarisation R7 et R8 est placé entre les circuits monostables 9 et 10 pour inverser l'impulsion fournie par le circuit monostable 9 et déclencher le circuit monostable 10 sur le deuxième front de cette impulsion. L'impulsion ainsi générée par le circuit monostable 10 est mise en forme par des transistors amplificateurs Q4, Q5 et Q6 placés entre la sortie du circuit monostable 10 et le commutateur 4 qui est formé d'un transistor MOS de puissance canal N. Sur la deuxième voie, le circuit adaptateur 8 comprend trois transistors amplificateurs Q7, Q8 et Q9 reliés en série pour la commande du commutateur 3 pendant la durée de l'impulsion fournie par le circuit monostable 7 Le commutateur 3 est formé d'un transistor MOS canal P. La réalisation des commutateurs 3 et 4 avec des transistors MOS est dictée par les grandes performances de ces composants en commutation rapide et la faible résistance de leur état conducteur qui permet d'une part, de minimiser la dissipation de puissance du commutateur série 3 qui est dans l'état conducteur dans les conditions normales d'utilisation et d'autre part ,de réduire le temps de décharge des condensateurs de découplage des circuits de l'équipement par le commutateur parallèle 4 La commutation des transistors MOS 3 et 4 en fonction des états des circuits monostables 7, 9 et 10 a lieu de la façon représentée sur l'organigramme de la figure 3.Lorsqu'une impulsion ISAN fournie par le circuit de détection optronique 6 est appliquée à l'entrée des circuits monostables 7 et 9 celle ci provoque un déblocage des transistors Q1 et Q2 et une charge pendant une durée déterminée T1, au travers des résistances R3 et R4 du condensateur C1 par le transistor Q2 porté à saturation. En fin de charge du condensateur C1, le courant de base du transistor Q1 s'annule et provoque l'annulation de la tension du signal fourni sur le collecteur du transistor Q2. Le même phénomène se produit pour le circuit monostable 7 à la différence cependant que la durée d'intégration T du condensateur C1 est supérieur à la durée T1. A l'expiration de la durée T1 le front descendant du signal fourni par le circuit monostable 9 provoque le déclenchement durant une durée déterminée T2 du circuit monostable 10 par l'intermédiaire du circuit inverseur formé par le transistor Q3. Comme le montre la figure 3 la durée T est déterminée pour être supérieure à la somme des durées T1 et T2 pour éviter une mise en court circuit de l'alimentation par le commutateur 4. Revendications 1. Dispositif pour la coupure rapide de l'alimentation d'équipements électroniques(1 ) caractérisé en ce qu'il comprend: - un premier commutateur (3) pour relier en série l'alimentation à l'équipement, - un deuxième commutateur (4) placé en parallèle entre les bornes d'entrée d'alimentation de l'équipement, - et un séquenceur (5) déclenchable par une impulsion fournie par un circuit de détection optronique (6) pour commander les premier (3) et deuxième (4) commutateurs afin de couper le circuit d'alimentation de l'équipement et court-circuiter les bornes d'entrée d'alimentation des circuits de l'équipement à l'intérieur d'une période de temps déterminée (T) pendant laquelle le premier commutateur (3) est commandé chaque fois que l'équipement est soumis à une agression nucléaire. 2. Dispositif selon la revendication 1 caractérisé en ce que le séquenceur (5) comprend un premier circuit monostable (7) pour commander le premier commutateur série (3) et des deuxième et troisième circuits monostables (9,10) reliés en série pour commander le commutateur parallèle (4), les premier et deuxième circuits monostables (9,10) étant déclenchés par une même impulsion provenant du circuit de détection optronique (6). 3. Dispositif selon la revendication 2 caractérisé en ce que le séquenceur (5) est réalisé en technologie à transistor bipolaire. 4. Dispositif selon l'une quelconque des revendications 1 à 3 caractérisé en ce que le premier et le deuxième commutateur sont formés par des transistors MOS. 5. Dispositif selon l'une quelconque des revendications 1 à 4 caractérisé en ce que chaque circuit monostable comprend deux transistors Q1 et Q2 complémentaires respectivement de type NPN et PNP montés en amplificateur de tension et est contre réactionné entre son entrée et sa sortie par un condensateur cl en série avec une résistance de charge (R4).