Brevet FR2747249A1 — publié le 19971010

A SOURCE DE COURANT EN CIRCUIT INTÉGRÉ L'invention concerne un dispositif de source de courant en circuit intégré, en technologie MOS. Elle s'applique tout particulièrement au domaine des mémoires non volatiles, pour la génération de la haute tension de programmation; Les cellules de mémoire non volatiles sont programmées au moyen d'une haute tension de programmation, de l'ordre de vingt volts. Mais cette haute tension doit leur être appliquée de manière très progressive, selon une rampe linéaire, pour ne pas endommager l'oxyde tunnel sous leur grille. Pour générer cette rampe de haute tension de programmation, on utilise habituellement un circuit comprenant un condensateur alimenté par une source de courant constant et des moyens pour contrôler la durée des paliers et la durée de la rampe. Cependant, en pratique, un tel circuit est difficile à régler à cause de la dispersion des caractéristiques, due au procédé de fabrication ou à la température. En particulier, ce circuit est particulièrement sensible aux dispersions de la source de courant. Dans l'état de la technique, une source de courant habituellement réalisée à partir d'un transistor MOS et d'une source de tension de référence polarisant la grille de ce transistor. La source de tension peut-être typiquement du type bandgap ou miroir de Wilson: ce sont des circuits qui utilisent un système de compensation des variations des caractéristiques, pour fournir une référence de tension stable en température. Cependant ces circuits à compensation sont complexes et la stabilité obtenue n'est pas toujours satisfaisante. Un objet de l'invention est de proposer une source de courant en technologie MOS beaucoup plus simple, sans structure de compensation, offrant une bonne stabilité en température. Alors que tous les circuits de l'état de la technique sont polarisés à la tension d'alimentation logique Vcc du circuit intégré, dans l'invention, on polarise la source de courant en haute tension, pour utiliser une diode Zener à tension zener supérieure ou égale à la tension d'alimentation logique, connue pour être particulièrement stable en température, pour polariser en saturation un transistor MOS alimenté en haute tension. Le circuit particulièrement simple de l'invention fournit un courant remarquablement stable en température. La simplicité de ce circuit permet son utilisation dans de nombreuses applications. Il est particulièrement adapté pour la génération de la rampe de haute tension de programmation, dans les circuits mémoires non volatiles. Telle qu'elle est revendiquée, l'invention concerne une source de courant dans un circuit intégré en technologie MOS, comprenant un transistor MOS commandé sur sa grille en tension constante pour délivrer un courant. Selon l'invention, le transistor est polarisé en haute tension supérieure à la tension d'alimentation du circuit, et une diode zener polarisée en inverse en haute tension est prévue pour appliquer sur la grille du transistor une tension zener stable en température, supérieure ou égale à la tension d'alimentation logique (Vcc) du circuit. D'autres avantages et caractéristiques de l'invention sont présentés dans la description suivante faite à titre indicatif et nullement limitatif de l'invention et en référence aux dessins annexes, dans lesquels: - la figure 1 représente un dispositif de source de courant selon l'invention et - la figure 2 représente une variante du dispositif de la figure 1. La figure 1 représente un dispositif de source de courant selon l'invention. Une haute tension HV est disponible dans le circuit intégré. Dans un exemple pris dans le domaine des mémoires non volatiles, cette haute tension est de l'ordre de vingt volts. Cette haute tension peut provenir d'une source externe, par un plot d'entrée du circuit intégré. Elle peut être produite en interne, comme représenté sur la figure 1, par un dispositif à pompe de charges PC, à partir de la tension d'alimentation logique Vcc (environ 5 volts) du circuit intégré. Une diode zener DZ est polarisée entre une haute tension HV et la masse. Dans l'exemple, elle a sa cathode reliée à la haute tension HV et son anode reliée au drain d'un transistor MOS 1 de type N, dont la source est reliée à la masse. La grille du transistor 1 reçoit une tension de polarisation notée VON. L'anode de la diode DZ est par ailleurs connectée à la grille d'un transistor MOS 2, de type P dont la source est reliée à la haute tension HV. Son drain est relié au drain d'un transistor MOS 3 monté en diode polarisée en direct (grille et drain reliés). La source du transistor MOS 3 est reliée à la masse. La diode DZ est une diode stable en température, avec une tension zener VZ supérieure ou égale à la tension d'alimentation logique Vcc du circuit intégré. Cette tension zener sera typiquement de l'ordre de 4,5 à 6 volts. On notera que les diodes zener à faible tension zener (en dessous de 4 volts) ne sont pas suffisamment stables en température (coefficient de température très négatif). Une telle diode zener stable en température en technologie MOS est par exemple une diode obtenue selon le procédé de fabrication décrit dans le brevet IT 2 2228A/89 de la Demanderesse. Quand le transistor 1 est rendu passant (VON=Vcc), la diode zener se retrouve polarisée en inverse, en haute tension: on retrouve donc la tension zener à ses bornes, VZ, de l'ordre de 5 à 6 volts. Le transistor MOS 2 se retrouve donc avec la tension HV sur sa source et la tension HV-VZ sur sa grille. La tension grille source VGS est donc de l'ordre de cinq à six volts, très supérieure à sa tension de seuil (environ 0,7 volt pour un transistor MOS de type P): le transistor 2 se retrouve saturé. Comme la tension zener VZ est stable en température, et que cette tension VZ est très supérieure à la tension de seuil du transistor 2, ce transistor conduit un courant constant, sensiblement indépendant de la température. Notamment, les variations avec la température de la tension de seuil du transistor MOS 2 (environ 0.7 volt pour un transistor MOS de type P) deviennent négligeables. On peut très bien transposer ce dispositif avec un transistor saturé non plus de type P, mais de type N. On obtient le schéma représenté sur la figure 2. On a alors l'anode de la diode DZ reliée à la masse et le transistor 1 de la figure 1 devient un transistor 1', de type P et connecté entre la cathode de la diode DZ et la haute tension HV. La cathode de la diode DZ est connectée sur la grille d'un transistor MOS 2', de type N. Ce transistor 2' a sa source connectée à la masse et son drain connecté au drain d'un transistor MOS 3' de type P, monté en diode polarisée en direct, avec sa source connectée à la haute tension HV. Dès que le transistor MOS 1' est rendu passant (/VON=0 volt), on retrouve alors la tension VZ sur la grille du transistor MOS 2', tandis que sa source est à zéro volt: il est donc fortement saturé. Le courant stable obtenu selon l'un ou l'autre dispositifs représentés peut être utilisé pour générer plusieurs autres références de courant, au moyen d'une structure classique à miroir de courant, comme représenté sur la figure 1. Un transistor MOS 4 de type N est ainsi prévu, connecté en série avec un transistor MOS 5 de type P, entre la masse et la haute tension HV. Le transistor MOS 4 a sa grille connectée à la grille du transistor MOS 3. Le transistor MOS 5 est monté en diode en direct (grille et drain reliés). On sait qu'ainsi, on obtient un courant Iref, directement proportionnel au courant Iref commandé par le transistor MOS 2. Une telle source de courant en technologie MOS selon l'invention s'applique tout particulièrement à la charge d'un condensateur pour générer une rampe de haute tension. Une telle application intéresse plus spécialement la programmation de cellules de mémoires non volatiles. Une telle application est représentée schématiquement sur la figure 1. La grille du transistor MOS 5 est connectée à la grille d'un autre transistor MOS 6 de même type P, pour reproduire le courant de référence (par miroir de courant). Ce courant Iref, permet de charger un condensateur C, sous contrôle d'un circuit 7 pour avoir les durées de paliers voulues ainsi que la durée de la rampe. Le transistor MOS 8 connecté en série entre la haute tension HV et le transistor MOS 6 permet simplement d'activer (commande ON) le générateur de rampe, pour produire la rampe en sortie OUT, prise entre ces deux transistors MOS 6 et 8. L'utilisation de deux miroirs de courant successifs permet de diviser le courant Iref par cent ou par mille très facilement pour charger le condensateur, avec des tailles de transistors 3, 4, 5 et 6 très raisonnables. L'invention est particulièrement simple à mettre en oeuvre et sera aisément intégrée dans un circuit mémoire non volatile (monolithique), en ce qui concerne l'application plus particulièrement décrite. Notamment, l'invention est spécialement adaptée aux microcircuits destinés aux cartes à puce. Mais l'invention ne se limite pas à ces domaines. REVENDICATIONS 1. Source de courant dans un circuit intégré en technologie MOS, comprenant un transistor MOS (2) commandé sur sa grille en tension constante pour délivrer un courant (Iref), caractérisé en ce que ledit transistor est polarisé en haute tension (HV) supérieure à la tension d'alimentation du circuit, et en ce qu'elle comprend une diode zener (DZ) polarisée en inverse en haute tension pour appliquer sur la grille dudit transistor une tension zener (VZ) stable en température, supérieure ou égale à la tension d'alimentation logique (Vcc) du circuit, de manière à saturer ledit transistor. 2. Source de courant selon la revendication 1, caractérisé en ce qu'elle comprend une structure à miroir de courant pour produire plusieurs courants de référence proportionnels. 3. Dispositif de génération d'une rampe de haute tension, caractérisé en ce qu'il comprend une source de courant selon la revendication 1 ou 2 pour charger un condensateur. 4. Mémoire non volatile en circuit intégré comprenant un générateur de rampe de haute tension de programmation selon la revendication 3. 5. Carte à puce comprenant une mémoire non volatile selon la revendication 4.