Brevet FR2737597A1 — publié le 19970207

PROCÉDÉ DE PROGRAMMATION D'UNE CELLULE DE MÉMOIRE MORTE ET MÉMOIRE ASSOCIÉE. L'invention concerne la programmation de cellules de mémoire morte (ROM) en technologie MOS ou CMOS. Une cellule de mémoire morte programmée et une cellule de mémoire morte non programmée ont un comportement électrique différent alors qu'elles sont soumises aux mêmes signaux de lecture, à savoir : l'une ne conduit que très peu, voire ne conduit pas de courant, tandis que l'autre conduit un fort courant, au moins dix à cent fois plus que la première. Par la suite on prend comme convention que la cellule programmée est celle qui ne conduit pas de courant. Les fabricants de ces mémoires sont particulièrement intéressés aux procédés qui permettent une programmation dans les couches supérieures du circuit, c'est à dire qui interviennent à un stade avancé de la fabrication du circuit intégré, voire par exemple au niveau des couches finales. Dans ce domaine, on connaît notamment la réalisation d'un contre-dopage de drain d'un transistor, dans une région du drain adjacente au canal de conduction, de manière à avoir, au niveau du drain, une jonction polarisée en inverse. Cette jonction située en amont du transistor, empêche le passage du courant en lecture. Ce procédé de programmation et le procédé de fabrication associé sont décrits dans le document EP 92830552.3, dont le contenu fait partie intégrante de la présente demande. Cette technique oblige à réaliser un transistor de base (non programmé) avec un drain faiblement dopé, et à faire un implant de contre-dopage profond (et non surfacique) pour arriver à inverser le type de dopage dans toute la profondeur de la région du drain considérée. Avec un drain plus dopé, il resterait sous cette région un canal ayant le type de dopage initial, et l'effet recherché ne serait pas obtenu. Cependant ce faible dopage du drain et donc la faible mobilité des porteurs dans le drain, entraîne une résistance d'accès importante dans le transistor et donc un faible courant en lecture, même si on dope plus la source pour améliorer la conduction. De plus, selon le gradient de jonction obtenu, qui dépend de l'énergie et du profil d'implantation du contre-dopage, on peut avoir une jonction avec une tension de claquage élevée, mais aussi avec des courants de fuite importants, surtout à chaud. Ou au contraire, on peut avoir une jonction avec des courants de fuite, presque nuls, mais alors avec une faible tension de claquage (jonction abrupte). Or d'une part les courants de fuite sont très gênants, et d'autre part, si la tension de claquage est trop faible, la jonction va conduire du courant en inverse en lecture, et le transistor va être lu comme non programmé. Ceci est très gênant et oblige à des réglages pointus de l'énergie et des dopages pour minimiser les courants de fuite, tout en ayant une tension de claquage suffisamment haute.La reproductibilité de ce procédé de programmation et donc aussi sa fiabilité s'en trouvent affectées. Un objet de l'invention est un procédé de programmation qui ne présente pas ces différents inconvénients. Un objet de l'invention est un procédé de programmation réalisable à un stade avancé de la fabrication, fiable et reproductible. Telle que caractérisée, l'invention concerne un procédé de programmation d'une cellule de mémoire morte comprenant un transistor formé dans un substrat semiconducteur d'un premier type de dopage, avec un drain et une source d'un deuxième type de dopage séparés dans le substrat par un canal de conduction. Selon l'invention, ce procédé consiste à réaliser un contre-dopage sur au moins une région de la source, ladite région étant adjacente au canal de conduction, pour en faire une région du premier type de dopage, de manière à empêcher un effet transistor de se produire. L'invention concerne aussi une mémoire en circuit intégré comprenant des cellules programmées et/ou non programmées, formées d'un transistor, chaque transistor ayant un drain et une source séparés par un canal de conduction, Selon l'invention, la source du transistor de chacune des cellules programmées comprend au moins une région adjacente au canal de conduction et de même type de dopage que ledit canal. D'autres caractéristiques et avantages de l'invention sont présentés dans la description faite à titre indicatif et non limitatif de l'invention, et en référence aux dessins annexés, dans lesquels - la figure 1 représente une structure de base d'un transistor d'une cellule de mémoire morte selon l'invention, - la figure 2 représente le schéma électrique correspondant, - la figure 3 représente la structure d'une cellule de mémoire morte programmée selon le procédé de programmation de l'invention et - les figures 4 à 9 représentent différentes étapes d'un exemple de procédé de fabrication de cellules de mémoire ROM selon 1' invention. Comme représenté à la figure 1, la structure de base d'une cellule de mémoire morte selon l'invention est un transistor réalisé dans un substrat semiconducteur 1 d'un premier type de dopage. Le drain 2 et la source 3 sont d'un deuxième type de dopage. Ils sont séparés dans le substrat par un canal de conduction 4, situé sous la grille 5 du transistor. Dans l'exemple le premier type de dopage est le type p et le deuxième type de dopage est le type n. Le schéma du transistor correspondant a été représenté à la figure 2. Une telle structure soumise à des tensions de lecture VG, VD, VS appliquées respectivement sur les lignes de grille G, de drain D et de source S, conduit un courant i, par effet transistor dans le canal de conduction (figure 2). Programmer cette structure, c'est la rendre non conductrice pour ces mêmes tensions de lecture. Selon l'invention, le procédé de programmation consiste à réaliser un contre-dopage de source et non un contre-dopage de drain comme indiqué dans le document EP 92830552.3. Une structure obtenue est montrée sur la figure 3. Dans l'exemple, un contre-dopage de source a été réalisé sur une région 7 de la source 3 qui est adjacente au canal de conduction 4. Dans cette région, le dopage devient du premier type. Vus du canal de conduction, la source et le drain sont de types de dopage opposés. De plus, la région 7 renforce la polarisation de la source à la référence du substrat, la masse dans l'exemple. L'effet transistor ne peut plus se produire. On a un transistor dégénéré. On peut très bien appliquer le contre-dopage sur toute la source (non représenté) notamment pour une cellule isolée (fusible) ou seulement sur une région de la source adjacente au canal comme représenté. Pour la fabrication de cellules non-isolées (à sources communes), la source d'un transistor dégénéré selon l'invention peut ainsi comprendre une région 8 du deuxième type de dopage et la région 7, adjacente au canal et du même type de dopage que le substrat. Dans ce cas, on retrouve une jonction, mais polarisée ici en direct. Elle n'intervient en aucune manière dans le comportement du transistor dégénéré. De préférence, et comme représenté sur la figure 3, on choisit de courtcircuiter cette jonction. Ceci se fait simplement avec une ligne de source venant au contact des deux régions 7 et 8. En pratique, pour réaliser le contre-dopage selon l'invention, on peut par exemple appliquer le procédé de contre-dopage du drain développé dans le document EP 92830552.3 à la source ou à une région de la source adjacente au canal du transistor de base de l'invention. Notamment, pour pouvoir réaliser ce contre-dopage de la source sur toute la profondeur de la première implantation en impuretés du deuxième type (n), il est nécessaire que ce dopage en impuretés du deuxième type soit faible (ne). Il en résulte une forte résistance dans la source. Pour améliorer la conductivité du transistor de base non programmé (figure 1), on choisit de préférence d'avoir un dopage plus fort du drain (n+), donc moins résistif. On aura donc comme transistor de base, un transistor à faible dopage de source et qui programmé aura une source comprenant une région (7) adjacente au canal et de même type de dopage que le substrat. Éventuellement, comme vu précédemment, la source du transistor programmé peut comprendre une autre région (8) de même type de dopage. Elle est alors plus faiblement dopé (n-) que le drain. Le principe de programmation selon l'invention, basé sur la dégénérescence de la structure du transistor de base diffère totalement de la programmation par jonction développée dans le document EP 92830552.3. Dans l'invention, on peut retrouver une jonction, mais en direct, qui n'a pas de rôle dans la dégénérescence du transistor et qui d'ailleurs peut être court-circuitée aisément. L'invention permet de réaliser la programmation dans les couches élevées du circuit, c'est à dire très tard dans le procédé de fabrication : après la réalisation des grilles. Des étapes d'un exemple de procédé de fabrication d'une mémoire de cellules ROM programmées et non programmées selon l'invention sont ainsi représentées sur les figures 4 à 9. La figure 4 représente une étape de réalisation dans un substrat de type P de deux transistors avec source commune 3 (non isolés). Les drains 2 et la source commune 3 sont des régions de type N faiblement dopées, par implantation ionique autoalignée sur les grilles 5 en polysilicium des transistors, au travers d'une couche 9 d'oxyde mince déposée sur le substrat. Une étape suivante représentée à la figure 5 concerne les cellules programmées. Dans l'exemple des figures 5 à 8, la cellule de droite doit être programmée, tandis que la cellule de gauche ne doit pas l'être. Ainsi le masque d'implantation Mp de type P comprend une ouverture à l'endroit d'une région 7 de source 3 du transistor de droite, qui est adjacente au canal de conduction 4. On utilise par exemple du bore (B) pour cette implantation ionique. On obtient une région 7 de même type (p-) que le substrat. De préférence, pour réduire la résistivité du transistor, on prévoit une étape d'implantation d'impuretés de type N pour obtenir un dopage plus fort (n+) des drains 2. Cette étape est représentée à la figure 6 : Après avoir enlevé la couche 9 d'oxyde mince sur les drains et source, on ré-oxyde toute la surface : on obtient une couche 10 d'oxyde. Un masque Mn protège alors la source et de l'arsenic (AS) est utilisé pour augmenter le dopage des régions de drain. Les drains deviennent plus profond, avec une jonction moins abrupte du côté de la grille. Ensuite, il faut réaliser les connexions en métal sur les source et drains. Dans l'exemple représenté, il faut d'abord prévoir de réaliser une région 11 de type n+ sous la région 8 de type n- de la source 3, pour pouvoir avoir ensuite un bon contact métal sur la source. C'est ce qui est représenté sur la figure 7 : on dépose une couche épaisse d'isolant 12, puis on pratique une ouverture 13 dans cette couche jusqu'à la surface du substrat. Une implantation au phosphore (P) permet de créer la région n+ 11 sous la région 8. On peut ensuite réaliser les contacts métal sur les source et drains (figure 8) : on pratique des ouvertures 14 et 15 dans la couche d'isolant pour chaque drain, puis on dépose du métal qui vient remplir l'ouverture 13 de source , et les ouvertures 14 et 15 de drains. De préférence, et comme représenté sur la figure 8, on prévoit de court-circuiter les régions 7 et 8 dans la source : on pratiquera donc aussi une ouverture 16 dans l'isolant au niveau de cette région 7, et la couche de métal déposée sur la source est telle qu'elle est continue entre les deux ouvertures 13 et 16 qu'elle remplie. En fait, le motif du dépôt de métal sur la source est tel qu'il pourrait remplir trois ouvertures : celle de la région n et celles de deux régions p de part et d'autre de la région n-, pour le cas où les deux transistors à source commune sont tous les deux programmés. C'est ce qui est représenté sur la figure 9. Une mémoire morte en circuit intégré comprendra ainsi selon l'invention une matrice de cellules programmées et/ou non programmées formées d'un transistor de base selon l'invention. La source du transistor de chaque cellule programmée aura une région adjacente au canal de même type de dopage que le substrat pour empêcher l'effet substrat de se produire. La source pourra aussi comprendre une autre région de même type de dopage que le drain du canal de conduction du transistor. Enfin, la description faite en référence aux dessins annexés montrent des transistors réalisés dans un substrat p, mais la présente invention s'applique aussi bien à des transistors réalisés dans un substrat de type n ou dans des caissons de type n ou p. REVENDICATIONS 1. Procédé de programmation d'une cellule de mémoire morte comprenant un transistor formé dans un substrat semi-conducteur (1) d'un premier type de dopage (p), comprenant un drain (2) et une source (3) d'un deuxième type de dopage (n) séparés dans le substrat par un canal de conduction (4), caractérisé en ce qu'il consiste à réaliser un contre-dopage sur au moins une région (7) de la source (3), ladite région étant adjacente au canal de conduction (4), pour en faire une région du premier type de dopage, de manière à empêcher un effet transistor de se produire. 2. Procédé de programmation d'une cellule de mémoire morte selon la revendication 1, caractérisé en ce que la source comprend une autre région (8) du même deuxième type de dopage que le drain (2). 3. Procédé de programmation selon la revendication 2, caractérisé en ce qu'il comprend la réalisation d'un court-circuit par une ligne (S) de contact de source entre lesdites régions (7 et 8) de la source. 4. Mémoire morte en circuit intégré comprenant une matrice de cellules mémoires programmées et/ou non programmées formées d'un transistor, chaque transistor ayant un drain et une source séparés par un canal de conduction, caractérisé en ce qu'au moins une région (7) de la source du transistor de chacune des cellules programmées, et adjacente au canal de conduction est de même type de dopage (p) que ledit canal. 5. Mémoire en circuit intégré selon la revendication 4, caractérisé en ce que la source comprend une région (7) adjacente au canal et de même type de dopage que le canal et une autre région (8) de même type de dopage (n) que le drain. 6. Mémoire en circuit intégré selon la revendication 5, caractérisé en ce que ces deux régions de source (7 et 8) sont court-circuitées entre elles.