Brevet FR2743969A1 — publié le 19970725

DISPOSITIF D'EXTRACTION DE PARAMèTRES DE DÉCODAGE D'UN FLUX DE DONNES VIDÉO CODÉES SELON UNE NORME MPEG La présente invention concerne un dispositif d'extraction de paramètres de codage contenus dans un flux de données vidéo codées selon une norme MPEG1 ou MPEG2. Les normes MPEG définissent des conditions de codage et de décodage d'images animées sous la forme d'un flux de données numériques vidéo et d'un flux de données numériques audio. Ces normes définissent, aussi bien les conditions de codage des images animées, qu'elles soient ou non associées à un signal sonore, pour leur mise en mémoire et/ou leur transmission, par exemple par voie hertzienne, que les conditions de décodage de ces images pour leur restitution sur un écran. Les images numérisées sont codées afin de diminuer la quantité d'informations qui les représente. Ce codage fait généralement appel à des techniques de compression et d'estimation de mouvement. Les normes MPEG sont, par exemple, utilisées pour stocker des séquences d'images sur des disques à lecture par laser (disques compacts) qu'ils soient ou non interactifs, ou sur des bandes magnétiques.Elles sont également utilisées pour la transmission d'images, par exemple, sur des lignes téléphoniques ou par voie hertzienne. Les conditions de codage et de décodage, définies par les normes MPEG, sont accessibles auprès des organismes de norma lisation et on se bornera à indiquer les critères nécessaires à la compréhension de l'invention. Le décodage d'informations codées selon une des normes MPEG fait appel à une séparation, par nature, des informations contenues dans le flux de données. Le flux de données est organisé en paquets système, vidéo et audio. Le flux de données est démultiplexé pour reconstituer, en particulier, un flux de données vidéo qui est stocké dans une zone d'une mémoire vive au fur et à mesure de l'apparition des paquets vidéo dans le flux de données. Le décodage vidéo du flux de données est effectué, à partir de ce flux de données vidéo, par un décodeur vidéo qui est configuré, par un microprocesseur, en fonction de paramètres de codages contenus dans des en-têtes de séries de données du flux de données vidéo. La présente invention s'applique plus particulièrement à l'extraction des paramètres de codage contenus dans des entêtes de séries de données d'un flux de données vidéo, par exemple, extrait d'une mémoire vive pour être décodé. La figure 1 représente un exemple d'un flux de données vidéo codées selon la norme MPEG1. Un flux de données vidéo 1 est, selon la norme MPEG1, divisé en séquences 2 de groupes 3 d'images 4, chaque image 4 étant divisée en sous-images 5. Chaque séquence 2 débute par un en-tête de séquence SEQ~H 6 précédé d'un code de démarrage de séquence SEQ~SC 7. L'en-tête de séquence 6 contient des paramètres qui sont communs à toutes les images de la séquence et qui permettent de reconfigurer le décodeur vidéo à chaque séquence. Il s'agit, par exemple, de l'aspect des pixels, du débit du flux de données, de tables de quantification, de la taille des images, etc. La séquence 2 est divisée en groupes d'images 3, l'entête 6 étant suivi d'un code de démarrage de groupe d'images GOP~SC 8. Bien qu'un seul groupe 3 ait été représenté à la figure 1, plusieurs groupes d'images 3, donc plusieurs codes 8, peuvent être présents au sein d'une même séquence 2. Comme pour le début d'une séquence 2, chaque code 8 est suivi d'un en-tête de groupe GOPH 9 contenant des paramètres relatifs au groupe d'images 3 et communs à toutes les images de ce groupe. Le groupe 3 est divisé en images 4, l'en-tête de groupe 9 étant suivi d'un code de démarrage d'image PIC~SC 10. Bien qu'une seule image 4 ait été représentée à la figure 1, plusieurs images 4, donc plusieurs codes 10, peuvent être présents au sein d'un même groupe 3. Comme pour les groupes 3, chaque code 10 est suivi d'un en-tête d'image PIC~H 11 contenant des informations relatives à l'image 4 et communes à toutes les sous-images de cette image. L'en-tête d'image 11 contient notamment le type d'image. Une image 4 comprend au moins une sous-image 5. L'entête d'image 11 est suivi d'un code de démarrage d'une première sous-image SCE~SC 12. Chaque code 12 est suivi des données vidéo DATA 13 proprement dites, compressées selon la norme MPEG1. Dans certains cas, d'autres informations (non représentées) peuvent être contenues dans le flux de données vidéo 1. Ces informations sont elles-mêmes précédées de codes de démarrage (non représentés). I1 s'agit, par exemple, d'informations destinées à l'utilisateur, d'informations sur d'éventuelles erreurs de transmission ou de reconstitution du flux de données vidéo 1. Il peut encore s'agir de tables de quantification associées à une séquence d'images. Selon la norme MPEG1, deux tables de quantification constituées de deux matrices de 64 octets sont nécessaires au décodage des données vidéo. Les tables de quantification utilisées pour le codage d'une séquence peuvent être, soit des tables normalisées fixées par la norme MPEG1, soit des tables propres à la séquence et accompagnant cette séquence. Tous les codes de démarrage SC, qu'ils soient de séquences 2, de groupes 3, d'images 4, de première sous-image 5 ou autres, présentent un format similaire. La figure 2 représente la forme d'un code de démarrage SC selon les normes MPEG. Ce code SC est généralement un code comprenant quatre octets. Trois premiers octets 20, 21 et 22 servent à identifier qu'il s'agit d'un code de démarrage SC tandis qu'un quatrième octet 23 permet d'identifier, notamment, la nature (séquence, groupe, image, sous-image, autre) du code SC. A la figure 2, les octets ont été représentés par leurs valeurs hexadécimales. Ainsi, les trois premiers octets 20, 21 et 22 contiennent, respectivement, les valeurs "00", "00" et "01" tandis que le quatrième octet 23 contient une valeur "XX" identifiant, notamment, la nature du code SC. Pour permettre l'ajustement du décodeur vidéo à chaque séquence 2, groupe 3, ou image 4, il est nécessaire de reconnaître l'apparition d'une nouvelle séquence 2 et d'analyser son en-tête 6 pour en extraire les paramètres nécessaires au décodage des images qu'elle contient. I1 est également nécessaire d'être capable de reconnaître l'apparition d'un nouveau groupe 3, d'une nouvelle image 4 et d'une nouvelle sous-image 5 et d'analyser les paramètres contenus dans l'en-tête d'un groupe 3 ou d'une image 4. L'analyse des paramètres et l'ajustement du décodeur vidéo doivent être effectués avant que les données vidéo proprement dites correspondantes arrivent dans le décodeur. Classiquement, l'extraction des paramètres de décodage d'un flux de données vidéo 1 est effectuée de manière logicielle à partir d'un microprocesseur que contient l'organe de restitution des images. Le flux de données vidéo 1 arrive en entrée d'un circuit logique de détection de codes de démarrage SC. Ce circuit est réalisé pour générer une interruption à l'attention du microprocesseur, à chaque fois qu'apparaît un code de démarrage SC, qu'il soit de séquence 2, de groupe 3, d'image 4, de sous-image 5, ou autres. En d'autres termes, le circuit logique génère une interruption à chaque fois qu'une série d'octets "00", "00", "01" apparaît. Le flux de données 1 est stocké dans un registre tampon (FIFO) au fur et à mesure de son arrivée pour pouvoir être extrait par le microprocesseur. Le registre tampon est lu de manière itérative par le microprocesseur qui analyse, de manière logicielle, le quatrième octet 23 du code de démarrage SC, l'entête 6, 9 ou 11 et qui configure le décodeur vidéo en conséquence. Ainsi, l'extraction des paramètres de décodage est effectuée par le microprocesseur qui doit analyser le flux de données 1 à chaque fois qu'apparaît un code de démarrage SC. Un inconvénient des circuits classiques est qu'ils nécessitent le recours à un microprocesseur très rapide pour respecter un traitement en temps réel du flux de données 1. Un autre inconvénient, présent notamment lorsque l'organe de restitution est un micro-ordinateur susceptible d'effectuer d'autres tâches, est que l'analyse des en-têtes 6, 7 ou 8 monopolise le microprocesseur. Ce dernier n'est alors plus disponible pour exécuter d'autres programmes sauf à ne pas respecter la vitesse de défilement des images. En effet, pour respecter la vitesse de défilement, les interruptions générées par le circuit logique de détection de codes de démarrage doivent être prioritaires. Or, ces interruptions sont générées à chaque code de démarrage SC contenu dans le flux de données vidéo 1.De plus, lorsqu'une séquence contient ses propres tables de quantification, le microprocesseur doit organiser la mémorisation de ces tables pour qu'elles soient disponibles pour toute la séquence d'images. Si les tables normalisées sont classiquement résidentes dans l'or- gane de restitution, le volume de ces tables (deux matrices de 64 octets) entraîne que, lorsqu'une séquence contient ses propres tables, le traitement, octet par octet, du flux de données vidéo 1 pour en organiser la mémorisation, monopolise le microprocesseur. La présente invention vise à proposer un dispositif qui permette d'extraire, du flux de données vidéo, les paramètres de décodage de ces données sans recourir au microprocesseur. L'invention vise également à permettre un stockage des tables de quantification éventuelles sans recourir au microprocesseur. Pour atteindre ces objets, la présente invention prévoit un dispositif d'extraction de paramètres de codage de données vidéo, contenus dans des en-têtes précédés par un code de démarrage de séries de données codées selon une norme MPEG, comportant des moyens pour organiser, de manière autonome et en fonction dudit code de démarrage, un stockage desdits paramètres dans trois banques de registres. Selon un mode de réalisation de la présente invention, le dispositif comporte un détecteur de codes de démarrage, réalisé en logique câblée et associé à une machine d'état chargée d'aiguiller le contenu desdits en-têtes vers lesdites banques de registres en fonction du code de démarrage détecté. Selon un mode de réalisation de la présente invention, ladite machine d'état comporte des moyens pour reconnaître l'apparition de tables de quantification dans ledit flux de données et pour aiguiller les données relatives à ces tables vers un circuit de reconstitution de matrices de quantification. Selon un mode de réalisation de la présente invention, ladite machine d'état est associée à un calculateur chargé de convertir les données contenues dans lesdits en-têtes, préalablement à leur stockage dans une desdites trois banques de registres, en instructions directement interprétables par un décodeur vidéo et accessibles dans n'importe quel ordre par un microprocesseur. Selon un mode de réalisation de la présente invention, ledit détecteur est associé à un registre de statut, accessible par un microprocesseur et, destiné à contenir le code de démarrage détecté. Selon un mode de réalisation de la présente invention, ledit détecteur est associé à des registres d'interruptions et d'arrêts destinés à configurer son mode de fonctionnement. Selon un mode de réalisation de la présente invention, dans un mode de fonctionnement automatique, ledit détecteur génère une interruption à l'attention du microprocesseur, uniquement lorsque tous les paramètres de décodage ont été stockés dans lesdites trois banques de registres. Selon un mode de réalisation de la présente invention, dans un mode de fonctionnement manuel, ledit détecteur génère une interruption à l'attention du microprocesseur, à chaque apparition d'un code de démarrage dans le flux de données. Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles les figures 1 et 2 qui ont été décrites précédemment illustrent la forme d'un flux de données vidéo codées selon la norme MPEGî ; la figure 3 représente, sous forme de schéma-blocs, un mode de réalisation d'une architecture de décodeur vidéo MPEG pourvu d'un dispositif d'extraction de paramètres de décodage d'un flux de données codées selon la norme MPEG1, selon l'invention ; et la figure 4 représente, sous forme de schéma-blocs, un mode de réalisation d'un dispositif d'extraction de paramètres de décodage d'un flux de données vidéo codées selon la norme MPEG1, selon l'invention. Pour des raisons de clarté, les mêmes éléments ont été désignés par les mêmes références aux différentes figures. De même, seuls les éléments et connexions nécessaires à la compre- hension de l'invention ont été représentés aux figures. La figure 3 représente, schématiquement, un mode de réalisation d'une architecture de décodeur vidéo MPEG1 pourvu d'un dispositif d'extraction (HEADERPROCESSOR) 30 selon l'invention. Le dispositif 30 reçoit, par exemple sur huit bits, un flux d'informations vidéo 1 codées selon la norme MPEG1. Le flux de données 1 comporte, comme il a été exposé en relation avec les figures 1 et 2, des séquences de groupes d'images. Le rôle du dispositif 30 est, selon l'invention, de démultiplexer le flux de données 1 pour répartir, dans trois banques de registres 31, 32 et 33, les en-têtes, respectivement 6, 9 et 11 (figure 1) de séquences 2, de groupes 3 et d'images 4, et, dans une quatrième banque de registres 34, les sous-images 5. La quatrième banque de registres DIVERS 34 contient d'autres informations susceptibles d'être contenues dans le flux de données 1, par exemple, des informations d'erreurs ou destinées à l'utilisateur. Une caractéristique de la présente invention est d'organiser un stockage temporaire des en-têtes dans des banques de registres SEQ 31, GOP 32 et PIC 33 accessibles, en lecture, par un microprocesseur pP 35, par l'intermédiaire d'un bus 36. Selon l'invention, le démultiplexage est effectué de manière autonome, c'est-à-dire sans recours au microprocesseur 35, comme on le verra en relation avec la figure 4. Le dispositif 30 comporte également, selon l'invention, des moyens pour identifier l'apparition de tables de quantification contenues dans le flux de données 1. Les données relatives à ces tables sont alors, selon l'invention, envoyées vers un circuit QURNT 37 de reconstitution des matrices constitutives de ces tables. Le circuit 37 est un circuit classique chargé de délivrer, à un décodeur vidéo 38, les matrices de quantification des données à décoder. Le circuit 37 reconstitue les matrices de quantification, soit à partir de tables normalisées qu'il extrait d'une mémoire vive RAM 39, soit à partir des tables contenues dans le flux de données vidéo 1. Selon l'invention, le dispositif 30 génère une interruption IRQ, à l'attention du microprocesseur 35, pour l'avertir que les paramètres associés au décodage des données vidéo DATA sont disponibles. Ainsi, selon l'invention, le microprocesseur n'est pas interrompu durant l'arrivée des tous les en-têtes, que ce soit de séquence, de groupe, ou d'image. I1 est interrompu, de préférence, uniquement lorsqu'une première sous-image 5 arrive pour indiquer que des données DATA peuvent être décodées par le décodeur 38 en fonction des informations, ou instructions, contenues dans les registres 31, 32 et 33. La figure 4 représente, schématiquement, un mode de réalisation d'un dispositif d'extraction 30 selon l'invention. Le dispositif 30 comporte, selon l'invention, un circuit SCDEECTOR 40 de détection de codes de démarrage SC. Ce détecteur 40 est réalisé en logique câblée et est, selon l'invention, associé à un registre de commande d'arrêts STOP 52, à un registre de statut STATUS 41, à un registre POLLING 51 d'examen du flux de bits et à des registres de gestion d'interruptions INTERRUPT 42. Le rôle du registre 41 est de contenir le code de démarrage SC identifié par le détecteur 40. Ce registre 41 et le registre 51 sont accessibles, en lecture, par le microprocesseur 35 dans un mode de fonctionnement, dit manuel, qui sera décrit par la suite. Le rôle des registres 42 et 52 est, selon l'invention, de permettre de masquer certaines interruptions générées par le détecteur 40. Bien que les registres 42 aient été représentés sous la forme d'un seul bloc, ils sont en fait constitués d'un registre d'état des interruptions et d'un registre de masque, programmable par le microprocesseur 35. Les registres 42 et 52 sont accessibles par le microprocesseur 35 et permettent de configurer le mode de fonctionnement du dispositif 1 en choisissant, cane on le verra par la suite, quels codes de démarrage conduisent à une interruption. Une sortie 43 de données du détecteur 40 redélivre le flux de données vidéo à une machine d'état PARSING 44 d'aiguillage des données contenues dans le flux 1 vers les différentes banques de registres 31, 32, 33 et 34 et vers le circuit 37. Le rôle de cette machine d'état 44 est, dans un mode de fonctionnement dit automatique, d'aiguiller les données, en fonc tion d'une commande (non représentée) qu'elle reçoit du détecteur 40 et qui lui indique la destination de ces données. Selon l'invention, les données relatives aux en-têtes 6, 9 et 11 traversent, de préférence, un calculateur logique CALCUL 45 avant d'être stockées dans les registres 31, 32 et 33. Ce calculateur 45 est destiné à analyser les en-têtes pour les convertir en instructions, directement interprétables par le décodeur vidéo 38 (figure 3), qui sont stockées dans les registres 31, 32 et 33. Un avantage de la présente invention est qu'en séparant ainsi les différents en-têtes, on peut désormais traduire les informations contenues dans ces en-têtes en instructions destinées au décodeur 38 des données vidéo proprement dites, sans avoir recours au microprocesseur 35. Lorsque le dispositif 30 est en fonctionnement automatique, le microprocesseur 35 peut ainsi, selon l'invention, être, non seulement déchargé de l'identification des différents en-têtes, mais également de la conversion de ces en-têtes. Le calculateur 45 est constitué de trois entités logiques distinctes, respectivement 46, 47 et 48, recevant chacune de la machine d'état 44 uniquement les en-têtes qu'elles doivent convertir. Chaque entité 46, 47 ou 48, délivre les instructions calculées à la banque de registres, respectivement 31, 32 ou 33, à laquelle elle est associée. La réalisation pratique du calculateur 45 dépend de la norme MPEG1 ou MPEG2 à laquelle il est appliqué. Toutes les données du flux 1 qui ne correspondent pas à des en-têtes ne sont pas utilisées. Les tables de quantification, si elles existent, sont comprises dans l'en-tête 6 selon la norme MPEG1. Leur présence est détectée par la position de 2 bits dans l'en-tête. En pratique, le détecteur 40 et le calculateur 45 peuvent être confondus avec la machine d'état 44. En effet, il s'agit, pour tous ces constituants, de circuits réalisés en logique câblée. La réalisation pratique de ces circuits est à la portée de l'home du métier en fonction des indications fonctionnelles données dans la présente description. On notera que les codes de démarrage SC ne sont pas stockés dans les différents registres. En effet, le détecteur 40 n'est en mesure d'identifier un code de démarrage qu'à l'apparition du quatrième octet 23 de ce code. La machine d'état 44 ne peut donc aiguiller le flux de données 1 qu'à la fin d'un code de démarrage SC. Cela est compatible avec le fonctionnement d'un décodeur MPEG. En effet, les codes de démarrage servent classiquement, au microprocesseur, pour identifier quel type de données (en-tête de séquence, de groupe, d'image, sous-image, erreur ou autres) suit ce code SC. Came les données sont, selon l'inven- tion, réparties de manière indépendante du microprocesseur 35, ces codes SC ne sont plus utiles lorsque les données et informations sont dans les banques de registres 31, 32, 33. Le dispositif 30 peut, selon l'invention, fonctionner, soit dans un mode automatique, soit dans un mode manuel. En mode automatique, le détecteur 40 génère une interruption IRQ à l'attention du microprocesseur 35, uniquement à l'apparition d'un code de démarrage S SCIE SUC indicateur de l'appa- rition d'une première sous-image 5. Ainsi, le microprocesseur 35 est interrompu, uniquement lorsque tous les paramètres de décodage ont été extraits du flux de données 1 et sont contenus dans les banques de registres 31, 32 et 33. En mode manuel, le détecteur 40 génère une interruption à chaque code de démarrage SC défini dans le registre 52. Ce code est stocké dans le registre 51. La machine d'état 44 et le calculateur 45 ne sont pas utilisés en rode manuel Le microprocesseur 35 lit le registre 51 et analyse, classiquement, les données contenues dans le flux de données. Les registres 31, 32, 33 et 34 sont, dans ce cas, remplis directement par le microprocesseur 35. D'autres modes de fonctionnement intermédiaires peuvent être prévus en modifiant de manière appropriée le contenu du registre de masque d'interruptions 42 et du registre 52. Par exemple, on peut prévoir qu'une interruption relative à l'apparition d'un code de démarrage d'erreur ne soit pas masquée. On constate donc que, tout en permettant de limiter l'interruption du microprocesseur à l'apparition d'un code S SCESC de démarrage de première sous image 5, l'invention permet de reproduire le fonctionnement classique en interralvant le microprocesseur 35 à chaque code de démarrage SC. L'invention s'adapte donc à différents modes de fonctionnement, choisis par l'utilisateur, pour le décodage des données vidéo. On notera que tous les constituants du dispositif 30 sont synchronisés, au moyen de repères de synchronisation temporels extraits, de manière classique, du flux de données. Les différents signaux de commande d'écriture et de lecture dans les registres n'ont pas été représentés pour des raisons de clarté. Leur réalisation est à la portée de l'home du métier en fonction des indications fonctionnelles données cidessus. Le dimensionnement des banques de registres 31, 32, 33 est choisi en fonction du nombre maximal d'éléments contenus dans chaque en-tête. Par exemple, la banque de registres 31 ne contient que les données liées à l'image qui va être décodée. Pour la norme MPEG1, la banque de registres 31 comprend quatre registres de tailles différentes contenant, par exemple et respectivement, 10 bits pour une référence temporelle, 3 bits pour le type d'image, 16 bits pour la taille du registre vidéo et 8 bits pour les vecteurs mouvement. Ces informations sont mises à jour après chaque décodage d'image. Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à 1'homme de l'art. En particulier, les composants décrits pourront être remplacés par un ou plusieurs éléments remplissant la même fonction. De plus, bien que le dispositif d'extraction de paramètres de décodage ait été décrit en référence à la norme MPEG1, 1' inven- tion s'applique également à un flux de données codées selon la norme MPEG2. I1 suffit, pour cela, d'adapter le détecteur 40, la machine d'état 44 et le calculateur 45. Une telle adaptation est à la portée de l'homme du métier sur la base des caractéristiques de la norme MPEG2 précisées par les organismes de normalisation. En outre, la taille des différents registres est fonction des caractéristiques, en particulier de la vitesse de traitement, du décodeur MPEG auquel est associé le dispositif de démultiplexage selon l'invention. De même, l'invention s'applique quel que soit le nombre de bits sur lequel sont codées les données en adaptant les différents constituants du dispositif en conséquence. REVENDICATIONS 1. Dispositif (30) d'extraction de paramètres de décodage d'un flux de données vidéo (1), contenus dans des entêtes (6, 9, 11) précédés par un code de démarrage (7, 8, 10) de séries de données (2, 3, 4) codées selon une norme MPEG, caractérisé en ce qu'il comporte des moyens pour organiser, de manière autonome et en fonction dudit code de démarrage (7, 8, 10), un stockage desdits paramètres dans trois banques de registres (31, 31, 33). 2. Dispositif selon la revendication 1, caractérisé en ce qu'il comporte un détecteur (40) de codes de démarrage (SC), réalisé en logique câblée et associé à une machine d'état (44) chargée d'aiguiller le contenu desdits en-têtes (6, 9, 11) vers lesdites banques de registres (31, 32, 33) en fonction du code de démarrage (7, 8, 10) détecté. 3. Dispositif selon la revendication 2, caractérisé en ce que ladite machine d'état (44) comporte des moyens pour reconnaître l'apparition de tables de quantification dans ledit flux de données (1) et pour aiguiller les données relatives à ces tables vers un circuit (37) de reconstitution de matrices de quantification. 4. Dispositif selon la revendication 2 ou 3, caractérisé en ce que ladite machine d'état (44) est associée à un calculateur (45) chargé de convertir les données contenues dans lesdits en-têtes, préalablement à leur stockage dans une desdites trois banques de registres (31, 32, 33), en instructions directement interprétables par un décodeur vidéo (38) et accessibles dans n'importe quel ordre par un microprocesseur (35). 5. Dispositif selon l'une quelconque des revendications 2 à 4, caractérisé en ce que ledit détecteur (40) est associé à un registre de statut (41), accessible par un microprocesseur (35) et, destiné à contenir le code de démarrage (SC) détecté. 6. Dispositif selon la revendication 5, caractérisé en ce que ledit détecteur (40) est associé à des registres d'interruptions (42) et d'arrêts (52) destinés à configurer son mode de fonctionnement. 7. Dispositif selon la revendication 6, caractérisé en ce que, dans un mode de fonctionnement automatique, ledit détecteur (40) génère une interruption (IRQ) à l'attention du microprocesseur (35), uniquement lorsque tous les paramètres de décodage ont été stockés dans lesdites trois banques de registres (31, 32, 33). 8. Dispositif selon la revendication 6, caractérisé en ce que, dans un mode de fonctionnement manuel, ledit détecteur (40) génère une interruption (IRQ) à l'attention du microprocesseur (35), à chaque apparition d'un code de démarrage (SC) dans le flux de données (1).