Brevet FR2736478A1 — publié le 19970110

La présente invention conceme un procédé de codage d'informations binaires sous forme d'impulsions de durées variables pour transmission de ces informations, un procédé de décodage de ces informations et des dispositifs mettant en oeuvre ces procédés. La présente invention s'applique en particulier à la transmission d'informations sur un réseau téléphonique, sur un réseau informatique ou sur un bus de système informatique. Tout réseau et tout système de stockage ou de transmission d'informations possède une bande passante qui exprime les fréquences des signaux qui peuvent être transmis. Dans le cas d'une transmission d'informations en-dessous de la plus basse fréquence de cette bande passante, le signal peut être atténué et une information d'état logique 1 transmise risque d'être confondue avec une information d'état logique O . Au delà de la plus haute fréquence de cette bande passante, le front montant et le front descendant du signal alternatif présentent à distance une amplitude si faible qu'on ne peut pas les différencier d'un parasite électrique de haute fréquence. Les limites liées à la bande passante ont imposé de modifier les informations transmises pour augmenter le débit d'informations et ont ainsi donné lieu à des procédés et dispositifs de codage d'informations binaires de différents types. Dans le cas d'un système de mémorisation d'informations binaires, une absence prolongée de changements d'état logique peut introduire des erreurs lors de la lecture des informations, et une lecture trop rapide d'informations binaires dont la périodicité de changement d'état logique est grande peut aboutir à des pertes d'informations. Par la suite, il est considéré que la transmission d'un signal binaire sur un canal ainsi que l'écriture d'un signal binaire dans un système de mémorisation d'informations possède dans le cadre de l'invention des caractéristiques identiques. En conséquence, toute la description qui suit concerne aussi bien ces deux types d'exploitation d'informations binaires. II est également considéré que le décodage par un dispositif placé à distance des informations binaires transmises par l'intermédiaire du canal de transmission est similaire au décodage par un dispositif de lecture d'information dans le système de mémorisation. Les dispositifs de codage et décodage d'informations selon la présente invention pourront donc notamment être utilisés dans des systèmes de transmission d'informations binaires ou des systèmes de mémorisation et lecture d'informations binaires. Divers procédés de codage sont connus à ce jour, comme par exemple ceux représentés en figure 1, à savoir les codes de transmission connus et normalisés sous le nom de NRZ (non retour à zéro), de Manchester , et de BHDn (codes bipolaire à haute densité d'ordre n, n étant variable). Une bande passante plus ou moins étroite, une nombre d'états logiques différents entre eux, une plus grande facilité de codage et décodage sont des critères qui influencent le choix du procédé de codage. Dans la figure 1, la première ligne signal d'horloge représente le signal d'horloge et dont la fréquence fixe le fonctionnement de tous les modes de codage illustrés dans cette figure 1. La seconde ligne message de données représente des données binaires à transmettre. Ces données sont codées dans les lignes suivantes par les codes NRZ Manchester et BHD3 (codage BHD d'ordre 3). Le code NRZ est le codage le plus simple à réaliser : le signal transmis est un niveau de tension négatif -v lorsque l'information binaire vaut O, et le signal transmis est un niveau de tension positif +v lorsque l'information binaire vaut 1 . Ce code est très mal transmis par le canal de transmission. La répartition de puissance du signal NRZ en fonction de la fréquence est maximale au voisinage de la fréquence zéro, ce qui est défavorable. Une longue suite d'informations binaires d'états logiques binaires O pourrait être interprétée comme une longue suite d'informations binaires d'états logiques 1 . Le codage Manchester consiste à introduire dans le signal des transitions au milieu de chaque élément binaire transmis avec par exemple un front montant lorsque l'information binaire vaut O , et un front descendant lorsque l'information binaire vaut 1 . Un exemple de ce code est donné à la figure 1. Le spectre en fréquence d'un tel codage ne contient pas la fréquence nulle, donc ne pénalise pas les longues suites d'informations binaires de même état logique binaire. La limite haute de la bande passante du canal peut gêner la transmission du signal. En effet, la fréquence maximale à laquelle peut varier le signal transmis est deux fois supérieure au codage précédent.Une transmission d'informations binaires sur un canal dont la bande passante est limitée peut dégrader de manière importante les performances du procédé si l'on considère à la fois la bande passante et le débit d'information que l'on peut transmettre. De même dans un lecteur d'informations binaires dans un système de mémorisation, la durée des impulsions qui est plus courte que dans le cas précédent peut gêner la reconstitution des informations. Enfin, les codes dits BHDn sont des variantes du code bipolaire simple. Le code bipolaire simple étant la transmission de O volt lorsque l'information binaire vaut O et alternativement soit une tension positive +v Volts soit une tension négative -v Volts lorsque l'information binaire vaut I . De plus, les codes BHDn limitent le nombre de zéros successifs lorsque les informations contiennent une longue suite de zéros, celle est remplacée par une séquence dite de remplissage que le récepteur doit repérer et remplacer par des zéros.Dans un code BHDn, il y a au plus n intervalles de temps sans impulsion, la séquence de remplissage est longue de n+l. Pour pouvoir être repérée par le récepteur, la séquence de remplissage contrarie la règle d'alternance des tensions positives et négatives utilisées pour transmettre les état logiques 1 . Un exemple de ce code est donné à la figure 1. Le spectre en fréquence ne contient pas de fréquence nulle et a une fréquence maximale deux fois plus petite que le précédent. Malheureusement, trois niveaux différents (O,+v, -v) sont nécessaires à la représentation des codes BHDn. Les techniques de codage Manchester et BHDn ont pour but d'adapter le signal au support de transmission, ou de mémorisation, et en particulier de supprimer la composante continue du signal émis. Malheureusement leur encombrement spectral s'en trouve augmenté pour les fréquences hautes (code Manchester), ou ils sont transmis à l'aide de plus de deux niveaux (codes BHDn). Ces inconvénients les rendant plus sensibles au bruit présent sur la ligne puisqu'il est beaucoup plus difficile de faire une distinction (sans erreur) entre trois niveaux de tension qu'entre deux niveaux de tension, ou de transmettre un signal ayant un spectre de largeur de bande doublé. De plus le débit d'informations binaires maximum qui peut être transmis sur le canal est limité par la limite haute de la bande passante de celui. L'encombrement spectral de la plus petite impulsion devra être en rapport avec les performances du canal. Finalement, aucun de ces système de codage ne permet de comprimer les informations à transmettre afin d'augmenter le débit binaire mentionné précédemment. L'inventeur a tout d'abord cherché à développer un procédé de codage d'informations dans lequel le débit d'informations binaires, c'est à dire le nombre d'informations binaires transmises par unité de temps puisse être supérieur à la fréquence maximale de variation du signal acceptable pour le canal de transmission. Parallèlement, I'inventeur a cherché à développer un procédé de transmission de l'information ne comportant pas de fréquence nulle dans le spectre en fréquence du signal transmis. Enfin, I'inventeur a cherché à réaliser un procédé de codage ne comportant qu'un nombre limité d'états logiques, en l'occurrence deux. Finalement, I'inventeur a cherché à réaliser un procédé de codage d'informations générant des impulsions ayant un encombrement spectral le plus réduit possible. Pour atteindre ces buts, I'invention propose de maintenir le signal transmis dans la bande passante de la chaîne de traitement, de transmission et de stockage de l'information. C'est-à-dire que tout créneau conserve une durée comprise entre l'inverse du double de la fréquence la plus basse de la bande passante et l'inverse du double de la fréquence la plus haute de la dite bande. Par contre la durée de ce créneau est représentative du nombre d'informations binaires successives identiques avec un pas de progression arithmétique d'une durée inférieure à l'inverse du double de la dite fréquence la plus haute. D'une manière générale, la présente invention vise à cet effet un procédé de codage d'informations binaires sous forme d'impulsions de durées variables susceptibles de présenter deux niveaux, caractérisé en ce que à la suite d'une impulsion représentant une information binaire d'un premier état logique, les durées totales des impulsions représentant d'une part une suite de deux informations binaires du second état logique et d'autre part une suite constituée d'abord d'une information binaire du second état logique et ensuite d'une information binaire de premier état logique, sont sensiblement différentes. Grâce à ces dispositions, notamment par la diminution de la durée de l'un de ces deux signaux, on réalise un gain de temps de transmission sur un support de transmission ou un gain de densité de stockage sur un support d'informations donné. En outre, un avantage de la présente invention est qu'elle améliore la transmission d'informations à distance indépendemment d'un codage numérique des informations et est donc compatible avec tous les types de codages présentés en figure 1 et plus généralement avec tous les codages qui mettent en correspondance une suite d'informations binaires de durées égales avec une autre suite d'informations binaires de durées égales. L'invention permet dans un premier de ses aspects de réduire la durée de transmission (ou d'améliorer la densité de stockage) de séries d'informations binaires caractérisées par de nombreuses suites d'informations binaires d'états logiques identiques en diminuant la durée des impulsions représentant ces suites d'informations binaires de même état logique. Selon cet aspect de la présente invention, la représentation d'une suite comportant n informations binaires successives de même état logique est une seule impulsion ayant le niveau représentant cette état logique et possédant une durée D sensiblement égale à: D=T+(n-1).k. T, Tétant une durée unitaire d'une impulsion représentant un information binaire isolée; k étant un nombre inférieur à un. Grâce à ces dispositions le procédé de codage d'informations binaires sous forme d'impulsions de durées variables pallie les inconvénients rappelés ci dessus. Le dispositif de codage ou de décodage ne réclame pas l'utilisation d'un canal de transmission dont la fréquence haute soit plus importante que les précédents systèmes étant donné que la fréquence maximale a pour valeur 1/2T, valeur identique à celle du code NRZ, cette fréquence maximale résultant de la largeur minimum des impulsions. On observe que la durée de maintien du signal représentatif de la première information binaire consécutive à un changement d'état logique est réglable selon la bande passante du canal de transmission. De plus, I'utilisation de seulement deux niveaux de tension différents permet une différentiation plus facile entre les deux états logiques.Par ailleurs, le procédé de codage d'informations binaires sous forme d'impulsions de durées variables permet d'augmenter de façon importante le débit des informations binaires transmises. En effet la transmission d'une information binaire nécessite un intervalle de temps T (identique au code NRZ), mais la transmission de deux informations binaires consécutives au même niveau ne dure que T + k.T. Comme k est inférieur à 1, la durée totale est de la même façon inférieure à 2T. Le gain de temps précédemment décrit est d'autant plus important que k est petit et que le nombre maximum m d'informations binaires identiques successives autorisé est important. Le coefficient k influence de manière très importante le nombre d'informations binaires transmises par unité de temps. Plus k est petit, plus la durée de l'impulsion représentant deux informations binaires consécutives au même niveau est proche de la durée d'une seule information binaire au même niveau. Grâce à ce petit incrément de temps, le procédé de codage est capable de transmettre une information supplémentaire. II faut remarquer que préférentiellement, la durée T est sensiblement l'inverse du double de la fréquence de coupure maximale de la bande passante d'un support de transfert ou de stockage d'informations sur lequel le dispositif de codage émet le signal codé. Toutes les impulsions représentatives de moins de m informations de même état logique successives sont donc comprises dans la bande passante du système mettant en oeuvre le procédé selon l'invention. Lorsque le nombre maximum m d'informations binaires successives identiques autorisé est important, le procédé de codage permet de transmettre plus d'informations par unité de temps que lorsque que le nombre maximum est relativement bas. En effet, seule la première information binaire d'une série de plusieurs informations binaires identiques consécutives possédant le même état logique est représentée avec une durée égale à T, les informations binaires suivantes ne seront elles représentées que par une durée k. T. Ainsi, cette méthode de codage d'informations binaires favorise la transmission ou la mémorisation de longues suites d'informations binaires successives de même état logique. Ceci permet à l'invention de transmettre, dans un même laps de temps, beaucoup plus d'informations sur un même canal que les procédés décrits au préalable et représentés en figure 1. Ce procédé de codage d'informations binaires sous forme d'impulsions de durées variables permet aussi de mémoriser une quantité plus importante d'informations dans le système de mémorisation en allouant un espace physique sur le support de mémorisation plus réduit aux longues suites d'informations binaires consécutives que les méthodes classiques. Ce procédé peut aussi permettre des vitesses de lecture d'informations plus rapide que les codages classiques. L'invention permet aussi dans un second de ses aspects de réduire la durée de transmission (ou d'améliorer la densité de stockage) de séries d'informations binaires caractérisées par de nombreuses suites d'informations binaires d'états logiques différents en diminuant la durée des impulsions représentant ces suites d'informations binaires d'états logiques différents. Selon ce second aspect de la présente invention, la représentation d'une suite comportant n informations binaires dont les états logiques sont altematifs est une seule impulsion ayant le même niveau que le signal qui précéde la première alternance d'état logique et possédant une durée D' calculée selon la formule: D'=T+(n-1).k. T . T étant une durée unitaire d'une impulsion représentant une information binaire unique; k étant un nombre inférieur à 1. Les avantages de ce second aspect de l'invention sont identiques à ceux du premier aspect. Dans un mode de mise en oeuvre préféré des deux aspects de l'invention, on limite en outre la durée maximale des impulsions pour les suites d'informations binaires identiques comportant plus de m informations en augmentant la durée de l'impulsion représentative de la première série de m informations binaires d'une fraction de la durée unitaire T, et en représentant la ou des informations binaires suivantes, à concurrence de m informations binaires, par une impulsion d'état logique différent de celui de la précédente impulsion et de durée D égale à D= T+(n- I -m.p). k.T dans lequel p est le nombre de séries de m informations binaires consécutives précédentes, et à la fin de chaque série de m informations binaires précédent des informations binaires de même état logique, en augmentant la durée de cette impulsion de ladite fraction de la durée unitaire T, et ainsi de suite pour les informations binaires ou séries d'informations binaires suivantes. Grâce à ces dispositions, le dispositif de codage générant les impulsions de durées variables n'engendre aucune fréquence nulle dans le spectre en fréquence. II est à noter que la fréquence F la plus basse est égale à F= mT(1 +m. k) II n'y a donc aucun risque de confusion d'états logiques, même pour les très longues suites d'informations binaires de même état logique. L'invention concerne aussi un procédé de décodage de signaux comportant des impulsions présentant deux niveaux, qui fait correspondre à une première partie T de la durée de chacune des dites impulsions une première information binaire décodée et, pour des impulsions de durée supérieure à T, qui fait correspondre à une seconde partie complémentaire kT de la durée de chacune des dites impulsions une seconde information binaire décodée, k étant un nombre sensiblement inférieur à un. Selon le premier aspect de l'invention, on fait correspondre à chaque impulsion d'une durée D sensiblement égale à: D=T+(n-1).k.T, une suite de n informations binaires de même état logique. Plus particulièrement selon cet aspect, à chaque série de q impulsions successives présentant alternativement les dits deux niveaux, et possédant chacune une durée D égale à: D=T +(m-1).k. T+j. T, où j est un nombre inférieur à 1, les q impulsions successives étant suivies d'une impulsion de durée T+(n-1).k. T, on fait correspondre une suite de q. m + n informations binaires de même état logique, j étant un nombre inférieur à un. Selon un second aspect de l'invention, on fait correspondre à chaque impulsion d'une durée D' sensiblement égale à: D'=T+(n-1).k. T, une suite de n informations binaires d'états logiques alternativement haut et bas. Plus particulièrement selon ce second aspect, à chaque série de q impulsions successives présentant alternativement les dits deux niveaux, et possédant chacune une durée D égale à: D=T +(m-1).k. T+j. T, oùj est un nombre inférieur à 1, les q impulsions successives étant suivies d'une impulsion de durée T + (n-1) . k . T, on fait correspondre une suite de q . m + n informations binaires d'états logiques alternativement haut et bas, j étant un nombre inférieur à un. L'invention vise aussi un dispositif de codage d'informations binaires comportant un port d'entrée d'informations binaires adapté à recevoir des informations binaires successives, une mémoire vive adaptée à mémoriser dans un de ses registres chacune desdites informations binaires et à permettre sa lecture lors de l'apparition de l'information binaire suivante sur le port d'entrée, un moyen de comparaison apte à comparer l'information binaire sortant du port d'entrée et l'information binaire lue dans le registre de la mémoire vive, des moyens de commande et au moins une horloge reliée à ces premiers, caractérisé en ce que les moyens de commande sont adaptés à commander, sur un port de sortie en fonction du résultat de la dite comparaison, I'émission d' impulsions susceptibles de présenter deux niveaux et de durées totales sensiblement différentes pour représenter, à la suite d'une impulsion représentant une information binaire d'un premier état logique, d'une part une suite de deux informations binaires du second état logique et d'autre part une suite constituée d'abord d'une information binaire du second état logique et ensuite d'une information binaire de premier état logique. Plus particulièrement, I'invention présente un dispositif de codage caractérisé en ce que les moyens de commande sont adaptés à commander des impulsions représentatives d'une information binaire d'état logique différent de l'information binaire qui la précède d'une durée T et à commander des impulsions représentatives de deux informations binaires d'états logiques identiques d'une durée inférieure à deux fois T. Cette forme de réalisation préférée a pour intérêt de maintenir le signal émis le plus proche du signal NRZ qui représenterait les mêmes informations binaires et qui est très facile à interpréter pour un système logique puisqu'il peut fonctionner exclusivement avec des composants électroniques analogiques. De cette manière, T étant la durée minimale de reconnaissance d'une impulsion par un récepteur de signal ou par un lecteur de données, les informations binaires identiques successives n'utilisent chacune qu'une durée inférieure à la durée T. Dans un mode particulier de réalisation du dispositif de codage, pour représenter des suites de n informations binaires de même état logiques successives, les moyens de commande sont, en liaison avec l'horloge, adaptés à commander l'émission d'une impulsion ayant le niveau représentant cette état logique et possédant une durée D sensiblement égale à: D= T+(n-1). k. T, T étant une durée unitaire d'une impulsion représentant un information binaire isolée; k étant un nombre inférieur à un. Préférentiellement, le dispositif de codage selon l'invention est caractérisé en ce qu'il comporte en outre un moyen de division détectant chaque fois que le nombre n d'informations binaires de même état logique successives est un multiple d'un nombre m et en ce que les moyens de commande sont adaptés, lorsque le dit nombre m d'informations binaires successives de même état logique est dépassé, à commander le maintien du niveau de l'impulsion représentative de la première série de m informations binaires pendant une fraction de la durée unitaire T, et à commander l'émission d'une impulsion d'état logique différent de celui de la précédente impulsion et de durée D égale à D= T+(n- 1 -m. p). k.T dans lequel p est le nombre de séries de m informations binaires consécutives précédentes et à la fin de chaque série de m informations binaires précédent des informations binaires de même état logique, en augmentant la durée de cette impulsion de ladite fraction de la durée unitaire T, et ainsi de suite pour les informations binaires ou séries d'informations binaires suivantes. Selon cette forme de réalisation, les impulsions de longues durées, dont l'état logique pourrait être difficilement mesurable, disparaissent grâce à des permutations périodiques de niveau de signal. Le nombre m étant inférieur à l'inverse du produit de 2, de k, de T et de la fréquence minimale de coupure de la bande passante d'un support de transfert ou de stockage d'informations sur lequel le dispositif émet le signal codé, toutes les impulsions sont dans la bande passante du système mettant en oeuvre le procédé. Le dispositif de codage selon l'invention comporte préférentiellement un moyen de commande comportant un processeur incorporant les moyens de comparaison et le moyen de division. Les dispositions du dispositif de codage selon l'invention rappelées ci-dessus présentent les mêmes avantages que celles du procédé explicité ci-dessus. L'invention concerne aussi un dispositif de décodage de signaux comportant un port d'entrée sur lequel est appliqué un signal à décoder, un port de sortie sur lequel il émet le signal décodé sous forme d'informations binaires et un échantillonneur relié au dit port d'entrée et fonctionnant à une fréquence donnée par une horloge, c'est à dire émettant une information binaire représentative du signal qu'il reçoit à chaque impulsion sortant de l'horloge, caractérisé en ce qu'il comporte un moyen de division secondaire du nombre de signaux identiques successifs sortant de l'échantillonneur par un nombre 1R, et un moyen de commande adapté à commander pour chaque multiple détecté par ledit moyen de division secondaire correspondant aux 1R premiers signaux identiques sortant de l'échantillonneur, la sortie d'une seule information binaire sur le port de sortie du dispositif. Plus particuliérement le dispositif de décodage selon l'invention comporte en outre un troisième moyen de division par un nombre 11k' et le moyen de commande est adapté à commander pour chaque 1B(' signaux identiques suivants les 11k premiers signaux identiques, la sortie d'une information binaire supplémentaire sur le port de sortie, 1R' étant un nombre prédéterminé strictement inférieur au nombre prédéterminé 1A. Préférentiellement, le dispositif de décodage fonctionne avec une valeur de k' égale à 1 et le moyen de commande est adapté à commander pour chaque signal identique suivants les 11k premiers signaux identiques, la sortie d'une information binaire supplémentaire sur le port de sortie. Le dispositif de décodage selon l'invention comporte préférentiellement un moyen de commande comportant un processeur incorporant l'un au moins des moyens de division, de comparaison ou de commande. A titre d'exemple, I'application de l'invention à la transmission d'informations dans un canal téléphonique analogique de bande passante allant de 300 Hz à 3400 Hz permet une fréquence de transmission de 6800 informations binaires par seconde. L'invention vise encore un dispositif de codageldécodage qui incorpore un dispositif de codage tel que précédemment exposé et un dispositif de décodage tel qu'également précédemment exposé, caractérisé en ce que les moyens de commande, les moyens de division, les moyens de comparaison, la mémoire vive et l'horloge sont communs auxdits dispositifs de codage et de décodage. L'invention encore un dispositif de télécommunication incorporant un tel dispositif de codage/décodage. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description suivante, en référence aux dessins annexés sur lesquels: La figure 1 a déjà été décrite. La figure 2a illustre le codage d'un signal binaire selon un premier aspect de l'invention. La figure 2c illustre le codage d'un signal binaire selon un second aspect de l'invention. La figure 2b illustre la transformation d'un signal obtenu par la mise en oeuvre des deux aspects de l'invention illustrés en figures 2a et 2c, conformément à un autre aspect de l'invention. La figure 2d illustre les équivalences entre les différents aspects de l'invention et des codages numériques combinés au premier aspect de l'invention illustré en figure 2a. La figure 3 est une vue schématique simplifiée d'un dispositif de codage et de décodage selon un mode préféré de réalisation de la présente invention. Les figures 4a et 4b présentent un organigramme d'un programme de codage mis en oeuvre dans le dispositif de la figure 3. Les figures 5a et 5b présentent un organigramme d'un programme de décodage mis en oeuvre dans le dispositif de la figure 3. La figure 6 est une vue schématique simplifiée d'un dispositif de télécommunication incorporant un dispositif de codage et de décodage conforme à l'invention. La figure 7 représente des éléments de surface d'un moyen de stockage et de lecture d'informations fonctionnant avec un signal provenant d'un dispositif selon l'invention. La figure 8 est une vue schématique simplifiée d'un dispositif de stockage et de lectures d'informations incorporant un dispositif de codage et de décodage conforme à l'invention. DESCRIPTION D'UN MODE PREFERE DE MISE EN OEUVRE DU PROCEDE DE L'INVENTION On va tout d'abord décrire, à l'appui des figures 2a et 2b, un mode préféré de mise en oeuvre du procédé conforme à l'invention. On appelle impulsion d'un signal le passage d'un premier niveau de tension à un second niveau de tension et son retour à la tension intiale après une durée appelée durée de l'impulsion. La figure 2a illustre, dans une première ligne A, un signal NRZ représentatif d'une première suite d'informations binaires. La seconde ligne B de la figure 2a illustre le signal de la ligne A après codage conformément à un mode préféré de mise en oeuvre de la présente invention. On observe, sur la ligne B, que conformément à une caractéristique générale de la présente invention, les deux états logiques d'informations binaires ( 0 et 1 ) sont représentés par deux niveaux de signal prédéfinis. D'une manière générale, conformément à un aspect de l'invention, à la suite d'une impulsion représentant une information binaire d'un premier état logique, les durées totales des impulsions représentant d'une part une suite de deux informations binaires du second état logique et d'autre part une suite constituée d'abord d'une information binaire du second état logique et ensuite d'une information binaire de premier état logique sont sensiblement différentes. En partant des quatre couples possibles d'informations binaires successives, 0 , 0 , 0 1 , 1 0 et 1 1 > , on comprend que selon l'invention l'un des couples 0 0 et 1 elle est codé sous forme d'impulsions dont la durée totale est sensiblement différentes des impulsions codant chacun des couples d'informations binaires 0 1 et 1 0 , lorsque ces couples succèdent à une information binaire d'un état logique donné. Bien entendu, de nombreuses tables de correspondance entre un ensemble d'informations binaires constituant un alphabet et un ensemble de signaux dont les durées des impulsions sont modulées avec un différence de durée plus faible que leur plus courte durée, sont conformes à l'esprit de l'invention. Cependant, il est toujours intéressant de conserver les états logiques représentatifs des informations binaires à transmettre pour éviter qu'une erreur de codage ou de décodage ne se propage d'une information binaire à la suivante de manière récurrente. Le mode de réalisation préféré présenté en figures 2a et 2b est destiné à raccourcir la durée du signal représentatif d'une suite de deux informations d'états logiques identiques par rapport à la durée du signal représentatif d'une suite de deux informations d'états logiques différents. Le choix inverse aurait pu être fait et statistiquement aurait eu le même intérêt pour une suite d'informations binaires quelconques. Cette variante du mode de réalisation privilégiant les informations d'états logiques différents est présentée à l'appui des figures 2c et 2d. On observe ainsi, en ligne B de la figure 2a, que la durée D1 des impulsions représentant les deux premières informations binaires de valeurs logiques 1 et 0 sur la gauche de la figure 2a, qui succèdent à une impulsion représentant un premier état logique 0 est différente de la durée D2 de l'impulsion représentant les deux états logiques La même règle est ici valable pour une suite de 0 logiques.On observe que la durée D3 est très sensiblement inférieure à la durée correspondant en codage NRZ de trois 0 consécutifs, en ligne A, les second et troisième 0 logiques ayant vu leur durée de transmission respectivement réduite de 50 %. Ainsi, selon le premier aspect de l'invention décrit à l'appui de la ligne B de la figure 2a, la représentation d'une suite comportant n informations binaires de même état logique successives est une seule impulsion ayant le niveau représentant cet état logique et possédant une durée D (en l'espèce D2 ou D3) calculée selon la formule: D=T+(n -1) . k. T T étant une durée unitaire d'une impulsion représentant une information binaire unique; k étant un nombre inférieur à 1. Dans le mode de réalisation préféré et illustré aux figures 2a et 2b, le coefficient k est égal à 0,5. En comparant les lignes A et B, on constate que les impulsions de plus courte durée (correspondant à un seul état logique isolé) sont, toutes choses égales par ailleurs, inchangées par rapport à celles du code NRZ, mais que les impulsions de plus longue durée du code NRZ, correspondant à plusieurs informations binaires de même état logique successives, sont raccourcies après la première impulsion représentant une information binaire d'état logique différent de celle qui la précéde, la durée supplémentaire pour chacune des autres informations binaires de même état logique étant multipliées par un facteur inférieur à 1, à savoir le facteur k présentant dans cet exemple une valeur de 0,5. La figure 2b illustre une variante de réalisation conformément à un mode préféré de mise en oeuvre du procédé conforme à l'invention. D'une manière générale, selon ce mode préféré de mise en oeuvre du procédé de codage conforme à l'invention, on limite la durée maximale des impulsions pour des suites d'informations binaires identiques comportant plus de m informations. Cet aspect de l'invention est illustré aux lignes C et D de la figure 2b. En ligne C, huit 1 logiques codés selon le procédé tel que décrit à l'appui de la figure 2a, auraient une durée D4. II a été considéré que, dans certaines applications, compte tenu notamment des bandes passantes, des canaux de transmission mis en oeuvre, une durée telle que la durée D4 est trop importante. L'inventeur a donc cherché à réduire cette durée en limitant à m le nombre d'informations binaires de même état logique successives susceptibles d'être codées sur une impulsion unique. Dans ce mode de réalisation, la valeur m est de 4. Conformément à cet aspect de l'invention, en premier lieu on augmente la durée de l'impulsion représentative de la première série de m informations binaires d'une fraction de la durée unitaire T. On constate en effet sur la ligne D de la figure 2b que la durée D5 qui aurait résulté de l'application directe de la formule: D = T + (ne1). k . T avec n = 4 est augmentée d'une durée d. La durée d est une fraction de la durée unitaire T. D'une manière générale: d=J.T où: j est une valeur comprise entre 0 et 1 Avantageusement, dans le mode de réalisation choisi et représenté J = k. Ici = k = 0,5. Conformément à cet aspect de l'invention, la représentation de la ou des informations binaires consécutives à une suite de m informations de même état logique, et à concurrence de m informations binaires est une impulsion d'état logique différent de la précédente impulsion. On observe, figure 2b, que les quatre demiers 1 logiques de la suite de huit 1 logiques de la ligne C sont représentés par une impulsion de niveau différent de celui représentant les quatre premiers 1 . Conformément à l'invention, ladite impulsion d'état logique différent a une durée égale à D=T+(n-l-m. p). k. T dans lequel p est le nombre de séries de m informations binaires consécutives précédentes et, à la fin de chaque série de m informations binaires précédent des informations binaires de même état logique, en augmentant la durée de cette impulsion de ladite fraction de la durée unitaire T, et ainsi de suite pour les informations binaires ou séries d'informations binaires suivantes. On observe en figure 2b que les quatre derniers 1 logiques de la suite de huit 1 logiques sont codés sur une impulsion de durée D7 répondant à la formule susmentionnée. D'une manière générale, à chaque fois qu'une série de m informations binaires est codée conformément à cet aspect de l'invention, on augmente la durée de l'impulsion résultante conformément à la formule cidessus, d'une durée d, lorsque la série de m informations binaires de même état logique est suivie d'au moins une information binaire de même état logique. C'est ainsi que, dans l'exemple de la figure 2b, les quatre premiers 1 de la série de huit 1 sont codés sur une durée D6 (D6 = D5 + d) tandis que les quatre derniers 1 de la série de huit 1 sont codés sur une durée D7 laquelle n'est pas augmentée car l'information binaire suivante possède l'état logique 0 . Selon une autre caractéristique de cet aspect de l'invention, à la suite de la ou des impulsions représentant n informations de même état logique où d'une part p est impair et d'autre part n n'est pas un multiple entier de m, on juxtapose une impulsion dite de retour de polarité présentant d'une part une durée au moins égale à T, et d'autre part un niveau différent de celui de l'impulsion la précédent. On observe, figure 2b, qu'à la suite des impulsions de durée D6 et D7, vient une impulsion de durée D8 de niveau différent de l'impulsion D7 destinée à marquer la fin de la suite de huit 1 logiques consécutifs. Cette impulsion dite de retour de polarité permet de séparer les impulsions représentatives d'informations binaires dont le niveau prédéfini a été permuté par rapport au niveau d'origine (en figure 2b, les quatre derniers 1 logiques sont représentés par une impulsion de niveau bas, c'est-à-dire de niveau opposé à celui représentant des Conformément à l'invention, la durée D8 est au moins égale à la durée T, cette durée représentant l'inverse du double de la fréquence maximale de la bande passante du canal de transmission. Avantageusement, dans ce mode de réalisation D8 = D. On constate ainsi que grâce à cet aspect de l'invention, on évite de coder des suites importantes d'informations binaires de même état logique par des impulsions de même niveau et on code ces suites avec une série d'impulsion de niveaux alternés. Pour le décodage, I'excédent de durée d permet d'indiquer au dispositif de décodage que la suite de quatre 1 (ou quatre 0 ) consécutifs est suivie d'au moins une information binaire de même état logique. En outre, si la durée T donne la fréquence maximale de la bande passante, la durée D6 donne la fréquence minimale de ladite bande passante. Par conséquent, sur un canal de transmission de bande passante prédéterminée, la fréquence supérieure donne la durée de l'impulsion unitaire, tandis que la fréquence inférieure va donner la durée maximale de l'impulsion susceptible d'être transmise. De leurs côtés, les coefficients k et j donnent la différence de durée minimale des impulsions susceptibles d'être transmises par le canal de transmission et reconnues côté réception. On va maintenant décrire en regard de la figure 2c une variante du procédé selon l'invention. La ligne E est exactement identique à la ligne A. On observe que les suites d'informations binaires de même état logique sont nécessairement séparées par des transitions entre ces états logiques. En comparant les lignes E et F, chaque transition d'état logique des informations binaires à transmettre est codée par un maintien du signal représentatif à son niveau antérieur pendant une durée kT. Par contre chaque information binaire de même état logique que celle qui la précéde, c'est à dire chaque information binaire à partir de la seconde d'une suite d'informations binaires de même état logique, est représentée par une impulsion d'une durée T possédant un niveau différent de celui qui précéde la dite impulsion. Les durées successives du signal sont raccourcies à chaque transition, la durée supplémentaire pour chacune des transitions étant multipliées par un facteur inférieur à I, à savoir le facteur k présentant dans cet exemple une valeur de 0,5. On observe ainsi, en ligne F de la figure 2c, que la durée D11 des impulsions représentant les deux premières informations binaires de valeurs logiques D12 de l'impulsion représentant les deux états logiques 1 consécutifs, qui eux aussi succèdent à un état logique 0 .Plus particulièrement, la durée D12 est sensiblement supérieure à la durée D11, le deuxième 1 de la suite de deux 1 consécutifs ayant eu la même durée de transmission que le premier 1 de la dite suite, alors que le 0 du premier couple de deux informations binaires a vu sa durée de transmission diminuée de 50 % : en d'autres termes, la durée de transmission d'un signal représentatif d'un 1 consécutif à une 0 est de 50 % de la durée de transmission du signal représentatif d'un 1 consécutif à un autre 1 . La même règle est ici valable pour une suite de 0 logiques. On observe que la durée D13 est sensiblement inférieure à la durée correspondant en codage NRZ de trois 0 consécutifs, en ligne E, le premier 0 logique ayant vu sa durée de transmission réduite de 50 %. Ainsi, selon le second aspect de l'invention décrit à l'appui de la ligne F de la figure 2c, la représentation d'une suite comportant n informations binaires dont les états logiques sont alternatifs est une seule impulsion ayant le même niveau que le signal qui précéde la première altemance d'état logique et possédant une durée D' (en l'espèce D10) calculée selon la formule: D'= T+(n-1). k. T . T étant une durée unitaire d'une impulsion représentant une information binaire unique; k étant un nombre inférieur à 1. Dans le mode de réalisation préféré et illustré aux figures 2c, le coefficient k est égal à 0,5. Le codage selon l'aspect de l'invention décrit à l'appui de la figure 2c peut en fait s'analyser en un codage numérique suivi du codage selon le premier aspect de l'invention décrit à l'appui de la figure 2a. La figure 2d montre en effet d'une part sur la ligne G les informations identiques à celles des lignes A et E, et d'autre part sur la ligne H les états logiques et la représentation en code NRZ des informations numériques résultant du codage numérique réalisé suivant les règles suivantes - quand une information binaire possède le même état logique que l'information binaire qui la précéde (ligne A), son codage numérique prend un état logique différent de celui du codage numérique de l'information binaire qui le précède (ligne G). - quand une information binaire possède un état logique différent de l'information binaire qui la précéde, son codage numérique prend un état logique différent de celui du codage numérique de l'information binaire qui le précède. En ligne I est représenté le codage selon l'invention tel que présenté en figure 2a appliqué aux informations binaires de la ligne G. On observe que les signaux présentés en lignes F et I sont identiques. Ceci démontre bien qu'un codage numérique préliminaire suivi d'un codage selon l'invention tel que présenté en figure 2a et 2b est exactement équivalent du codage selon l'aspect de l'invention décrit à l'appui de la figure 2c. Pour ces raisons d'équivalence et pour maintenir une analogie la plus étroite possible avec le code NRZ, qui a l'avantage d'éviter la propagation des erreurs de codage, de transmission ou de décodage de manière récurrente entre les informations binaires codées, le mode de réalisation préféré de l'invention est celui qui correspond au procédé décrit en figures 2a et 2b. II est à noter que de nombreux codes numériques existent par exemple pour les applications de compressions de données ou pour les applications de confidentialité. Ces codes numériques transformant des suites d'informations binaires en d'autres suites d'informations binaires peuvent tous avantageusement être préliminaires au codage selon l'invention. La limitation de la durée maximale des impulsions, pour des suites d'informations binaires identiques comportant plus de m informations, illustrée en figure 2b peut de manière préférée compléter le codage décrit en figure 2c.. On rappelle que grâce à ce codage les suites importantes d'informations binaires de même état logique sont représentées par des séries d'impulsions de niveaux alternés. DESCRIPTION D'UN MODE PREFERE DE REALISATION DU DISPOSITIF On va maintenant décrire, à l'appui de la figure 3, un mode préféré de réalisation d'un dispositif conforme à l'invention. Dans ce mode de réalisation, le dispositif décrit incorpore des moyens de codage et de décodage selon le procédé de l'invention. II va de soi que sur la base des enseignements de la présente description, I'homme du métier pourra concevoir un dispositif de codage n'incorporant pas des moyens de décodage et vice versa. Dans la suite de la description, on appellera chaîne de transmission de données I'ensemble incorporant la source de données, d'éventuels systèmes de codage numériques de données, un dispositif de codage selon la présente invention, le support de transmission à distance, le dispositif de décodage selon la présente invention, et d'éventuels systèmes de décodages numériques de données. Dans le mode de réalisation choisi et présenté dans la figure 3, des dispositifs de codage et de décodage conformes à l'invention sont incorporés dans un seul et même dispositif 40. Ce dernier comporte d'une part, des moyens logiques 20 et, d'autre part, des moyens de conversion analogique-numérique 48 et 49. Conformément à l'invention, un dispositif de codage d'informations binaires 40 comporte: - un port d'entrée 24 d'informations binaires adapté à recevoir des informations binaires successives, - une mémoire vive 22, reliée électriquement à ce port d'entrée et adaptée à mémoriser dans un de ses registres 35 chacune des dites informations binaires et à permettre sa lecture lors de l'apparition de l'information binaire suivante sur le port d'entrée d'informations binaires 24. La mémoire vive 22 comporte deux registres 35 et 36 qui contiennent respectivement la précédente information binaire lue, d'une part et le code à émettre, d'autre part.Les deux registres 35 et 36 fonctionnent en premier entré, premier sorti , plus connu sous son appellation d'origine anglaise FIFO, c'est à dire que la première information binaire qui est lue dans chacun de ces registres de mémoire est l'information binaire qui la première y a été écrite et qui n'y a pas encore été lue. - un moyen de comparaison primaire apte à comparer l'information binaire sortant du port d'entrée d'informations binaires 24 et l'information binaire lue dans le registre 35 de la mémoire vive 22. Ce moyen de comparaison est ici constitué par un processeur 21. Ce moyen de comparaison primaire fournit comme résultat de la comparaison soit une information d'identité entre les deux informations binaires soit une information de différence entre ces deux informations binaires, - des moyens de commande, également constitués ici par le processeur 21, adaptés à commander, sur un port de sortie de signaux 25 et en fonction du résultat de la comparaison fourni par le moyen de comparaison primaire, des impulsions susceptibles de présenter deux niveaux et de durées totales sensiblement différentes pour représenter, à la suite d'une impulsion représentant une information binaire d'un premier état logique, d'une part une suite de deux informations binaires du second état logique et d'autre part une suite constituée d'abord d'une information binaire du second état logique et ensuite d'une information binaire de premier état logique. - au moins une horloge 26. Dans le mode de réalisation choisi et représenté, les moyens logiques 20 n'incorporent qu'une seule horloge 26 reliée d'une part, au port de sortie de signaux 25 et, d'autre part, par l'intermédiaire du port d'entrée de signaux 124 et accessible au processeur 21. L'horloge 26 va avoir essentiellement pour fonction de déterminer la durée des impulsions en sortie du port de sortie de signaux 25. L'horloge 26 fonctionne donc avec une période inférieure ou égale à la différence minimale des durées de deux impulsions. Cette différence minimale est ellemême définie, selon le mode de réalisation préféré présenté en figure 3, comme la valeur minimale des différences de durée de deux impulsions susceptibles d'être différenciées à leur réception. Puisque le dispositif de la figure 3 est destiné à mettre en oeuvre le procédé tel que décrit à l'appui des figures 2a et 2b, dans lequel k = j = une horloge 26 unique peut avantageusement être utilisée. Selon le mode préféré de réalisation le dispositif, pour représenter des suites de n informations binaires de même état logique successives, les moyens de commande sont, en liaison avec l'horloge 26, adaptés à commander l'émission d'une impulsion ayant le niveau représentant cette état logique et possédant une durée D sensiblement égale à: D=T+(n-I).k. T, T étant une durée unitaire d'une impulsion représentant un information binaire isolée; k étant un nombre inférieur à un. La période de l'horloge 26 est égale au produit k. T ou à un sous multiple de k. T, I'horloge 26 permet de réaliser par division de sa période par des moyens de division décrits infra, toutes les durées D = T + (ne1) . k. T, quelque soit la valeur de n. Le dispositif selon le mode de réalisation préféré de la figure 3 mettant en oeuvre la limitation de durée des impulsions décrites à l'appui de la figure 2b comporte en outre, selon une autre caractéristique de l'invention, un moyen de division primaire. Ce moyen de division primaire a pour fonction de diviser le nombre d'informations binaires successives de même niveau logique par le nombre entier m. Lorsque le résultat franchit une valeur entière, le moyen de division primaire détecte que le nombre d'informations binaires de même état logique est un multiple du nombre m. Dans le mode de réalisation choisi et représenté aux figures 3 à 5b, le moyen de division primaire est constitué par le processeur 21. Le moyen de division primaire est remis à zéro par le signal de différentiation sortant du moyen de comparaison primaire. Lorsque le dit nombre m d'informations binaires successives de même état logique est dépassé, le moyen de commande commande le maintien du niveau de l'impulsion représentative de la première série de m informations binaires pendant une fraction de la durée unitaire T. Puis, il commande l'émission d'une impulsion d'état logique différent de celui de la précédente impulsion et de durée D égale à D= T+(n-I-m.p).k. T dans lequel p est le nombre de séries de m informations binaires consécutives précédentes et à la fin de chaque série de m informations binaires précédent des informations binaires de même état logique, en augmentant la durée de cette impulsion de ladite fraction de la durée unitaire T, et ainsi de suite pour les informations binaires ou séries d'informations binaires suivantes. Ce fonctionnement caractéristique du dispositif selon son mode de réalisation préféré, met en oeuvre la limitation de durée du procédé décrite en figure 2b. Les moyens logiques 20 comportent également une mémoire morte 23 dans laquelle est enregistré un programme permettant notamment au processeur 21 d'assurer à la fois les fonctions du moyen de comparaison, du moyen de commande et du moyen de division primaire conformes à l'invention. Les figures 4a et 4b présentent un organigramme d'un programme de codage conformément au mode de réalisation préféré décrit et illustré aux figures 2a, 2b et 3. Le dispositif de codage et de décodage 40 comporte également, pour assurer sa fonction de décodage selon l'invention, des moyens de conversion analogique numérique à l'entrée sortie 53 desquels est appliqué le signal à décoder, - un moyen d'ajustement de phase 48 adapté à synchroniser l'horloge 26 avec chaque transition du signal reçu sur une entrée sortie de signal 53. Ce moyen d'ajustement de phase est en soi connu et à la portée de l'homme de l'art. Le moyen d'ajustement de phase 48 est également relié à la sortie de l'horloge 26, - un échantillonneur 49 dont une entrée est reliée à la sortie de l'horloge 26, synchronisée par le moyen d'ajustement de phase 48, et dont une seconde entrée est reliée à la sortie du signal de données du moyen d'ajustement de phase 48.L'échantillonneur 49 a pour fonction d'échantillonner le signal en sortie du moyen d'ajustement de phase 48 à une fréquence donnée par l'horloge 26, c'est à dire qu'il émet une information binaire représentative du signal qu'il reçoit à chaque impulsion sortant de l'horloge 26. La conversion analogique-numérique est ainsi assurée par l'échantillonneur 49. La sortie de l'échantillonneur 49 est reliée à l'entrée du port d'entrée de signaux 124. Ces moyens de conversion vont permettre d'assurer la fonction de décodage, en coopération avec des moyens logiques 20 décrits supra; on observe que sur le port d'entrée de signaux 124 est appliqué un signal en sortie des moyens de conversion analogiques-numériques. Par ailleurs, I'horloge 26 est reliée au port d'entrée de signaux 124 et coopére avec ce dernier pour émettre une information binaire sur sa sortie, information binaire représentative du signal que reçoit le port d'entrée de siganux 124 à chaque impulsion de l'horloge 26. Par ailleurs, le décodeur selon l'invention comporte: - un moyen de division secondaire du nombre de signaux identiques successifs sortant de l'échantillonneur par un nombre 1A, et - un moyen de commande adapté à commander pour chaque multiple détecté par le moyen de division secondaire correspondant au 1R premiers signaux identiques sortant de l'échantillonneur, la sortie d'une seule information binaire sur un port de sortie d'informations binaires 125, et à commander pour chaque 1A' signaux identiques suivants les 1R premiers signaux identiques, la sortie d'une seconde information binaire supplémentaire sur le port de sortie d'informations binaires 125, 1S,ç' étant un nombre prédéterminé strictement inférieur au nombre prédéterminé 1A. Selon un mode de réalisation préféré et particulièrement avantageux, le moyen de division secondaire et le moyen de commande sont constitués par le processeur 21. De même, k' = 1. Le dispositif 40 est relié à un port d'entrée-sortie d'informations 50 par une liaison série bidirectionnelle 51. 11 comporte en outre une entréesortie de signal 53, un moyen d'ajustement de phase 48, I'horloge 26, l'échantillonneur 49, le port d'entrée de signaux 124, le port de sortie d'informations codées 25, la mémoire morte 23, la mémoire vive 22 comportant elle-même deux registres 61 et 62 et le processeur 21. Enfin, dans ce mode de réalisation, la mémoire morte 23 incorporant en outre des programmes mettant en oeuvre le décodage conformes aux organigrammes des figures 5a et 5b. Comme illustré en figure 3, la mémoire vive 22 incorpore un certain nombre de registres dans lesquels sont enregistrées des variables propres au programme de codage et de décodage qui seront décrits infra. Ce dispositif fonctionne aussi bien pour mettre en oeuvre le procédé selon l'invention présenté en figure 2c, moyennant l'ajout d'un moyen de codage-décodage numérique préliminaire (en pointillé sur la figure 3, référence 54) en son entrée d'informations binaires que pour mettre en oeuvre le procédé selon l'invention présenté en figure 2a. Un moyen de décodage numérique 55 (en pointillé sur la figure 3) effectue le décodage correspondant au codage numérique effectué par le moyen de codage numérique préliminaire 54, sur les signaux sortant du port de sortie de codeur 125. On note que le dispositif comporte des alimentations électriques, des connexions électriques annexes et des horloges internes associées au processeur. Ces moyens qui sont à la portée de l'homme du métier n'ont pas été représentés et ne seront pas décrits en détail ici. FONCTIONNEMENT DU DISPOSITIF EN TANT QUE CODEUR On va maintenant décrire certaines caractéristiques de l'invention propres aux fonctionnement du dispositif illustré en figure 3. La figure 4 représente un organigramme simplifié des opérations réalisées par les éléments du dispositif tel que présenté en figure 3. Ces opérations réalisent le procédé selon l'invention. On rappelle que l'objet de ce mode de réalisation préféré est de mettre en oeuvre le procédé de l'invention décrit en figures 2a et 2b. On rappelle aussi que dans le mode de réalisation préféré, le processeur 21 organise le fonctionnement du dispositif et effectue des opérations commandes, de division et de comparaison. Le processeur 21 gère le bus d'adresses et de données 27 et organise le fonctionnement de tous les composants du dispositif présenté en figure 3. Pour réaliser physiquement l'enchaînement d'impulsions de durées variables, le processeur 21 mémorise dans le registre 36 de la mémoire 22 des informations binaires dont les états logiques sont représentatifs du signal qui va être émis et dont le nombre est directement proportionnel à la durée du signal à émettre. En d'autres termes, pour réaliser une impulsion de niveau haut, le processeur 21 place dans le registre 36, à la suite des autres informations binaires, une informations binaire d'état logique 1 et pour réaliser une impulsion de niveau bas, le processeur 21 place dans le registre 36, à la suite des autres informations binaires, une informations binaire d'état logique 0 . Pour doubler la durée de l'impulsion à venir, le processeur double le nombre d'informations binaires de même état logique placées séquentiellement dans le registre 36 et ainsi de suite pour les autres multiples, de manière proportionnelle. On rappelle que le registre 36 fonctionne en mode premier entré, premier sorti . De cette manière, les impulsions générées par le dispositif selon le mode de réalisation préféré ont le même ordre que les informations binaires placées par le processeur 21 dans le registre 36. Le processeur 21 est adapté à lire le programme conservé dans la mémoire morte 23 et à exécuter ses instructions. Selon le mode de réalisation préféré, ce programme comporte ici: - la mémorisation des caractères présents sur le port d'entrée d'informations binaires 24 dans un espace mémoire de la mémoire vive 22 appelé par la suite registre 35 (opération 400 en figure 4); - la mémorisation de caractères de début de données dans un autre registre 36 de la mémoire vive 22 (opération 401). Ces caractères, par exemple 11k informations binaires d'état logique 1 suivi de 11k informations binaires d'état logique 0 permettent de détecter le début des données codées au moment du décodage; - I'initialisation des variables mémorisées dans la mémoire 22, Ik et polar qui sont mises à l'état logique 0 (opération 402); - la lecture successive des informations binaires dans le registre 35 de la mémoire vive 22 (opération 403); le test de l'identité de l'état logique de la dernière information binaire lue dans le registre 35 avec l'état logique de l'information binaire précédente (opération 404) et en cas d'identité, I'incrémentation de la variable Ik (opération 405) et le retour à l'opération de lecture 403, le niveau représentatif étant initialisé à l'état logique des informations binaires successives de même état logique; En cas de différence (test d'identité 404 négatif): - le test du dépassement du nombre maximum m d'informations binaires identiques consécutives par la variable IK qui représente le nombre d'informations binaires de même état logique successives lues dans mémoire vive 22.Ce test de dépassement 406 est effectuée par le processeur 21 - au cas où la variable on observe que si, à nouveau le test de dépassement 406 donne la variable - au cas où alk est inférieur ou égal à m, la mémorisation de 11k + (Ik - 1 > 1k' informations binaires dans le registre 36 de la mémoire vive 22 avec un état logique égal au niveau représentatif en cours (opération 407);; Ainsi, à chaque fois que la suite d'informations binaires change d'état logique et acquiert un nouvel état logique, le processeur 21 commande la mise dans un registre 36 de la mémoire vive 22 d'un nombre entier 11k d'informations binaires de même état logique que le nouvel état logique. Ces 11k informations binaires correspondent à une durée T. Puis, à chaque informations binaire succédant à cette première information binaire et possédant le dit nouvel état logique, le processeur 21 commande la mise dans le registre 36 de la mémoire vive 22, à la suite des précédantes informations binaires, d'un nombre entier 1A' d'informations binaires de même état logique que la précédente, jusqu'à ce que le processeur 21 agissant comme moyen de division primaire détecte que le nombre d'informations binaires successives identiques dépasse un multiple de m. Ces 11k' informations binaires correspondent à une durée d'émission égale à T. kIk'. II est à noter que 11k' est, selon une caractéristique de la présente invention, nécessairement inférieur à 11k De plus, k' est préférentiellement égal à 1. La durée k' T est alors réalisée en plaçant une seule information binaire dans le registre 36. A partir de la détection du dit dépassement, le processeur 21 commande la mise en mémoire dans le registre 36 de la mémoire vive 22 à la suite des précédantes informations binaires d'un nombre Ilj d'informations binaires de même état logique que les précédentes. Il est à noter que j est ici préférentiellement égal à k' et à 1. Les états logiques des informations binaires placées dans le registre 36 de la mémoire vive 22 à compter de cette première détection de dépassement jusqu'à la détection de dépassement suivante sont permutés et prennent donc un état logique différent de celui des informations binaires précédemment mémorisées dans le même registre 36. Ces trois opérations 406, 407 et 408 assurent que le signal représentatif d'une suite de plus de m informations binaires d'état logique 1 comporte une impulsion de niveau haut pour représenter les m premières informations binaires identiques et au moins une impulsion de niveau bas pour représenter les informations binaires succédant à ces m premières informations binaires identiques. Plus précisément encore, 1/k informations binaires correspondant à une durée T, le signal représentatif d'informations binaires de même état logique comportant strictement plus de m informations binaires successives identiques, est commandé par le processeur 21 pour être d'abord constitué par un nombre entier d'impulsions de durées T+(m-I > .k4c'. T+kfj. T. La première de ces impulsions présente un premier niveau de signal prédéfini qui est celui d'un signal représentatif d'une seule information binaire de meme état logique que celui de ladite suite d'informations binaires. Puis les impulsions présentent alternativement les deux niveaux prédéfinis. Leur nombre est égal à la partie entière de la division (par le moyen de division primaire) du nombre d'informations binaires identiques successives par m. Enfin, une dernière impulsion présente un niveau prédéfini différent de l'impulsion immédiatement précédente et sa durée est égale à T+ m k/K . T. u où u est la partie décimale de la division du nombre d'informations binaires identiques successives minoré de un par m. - le test de la nullité de la variable polar (test 409); - au cas où le test 409 est négatif, la mémorisation dans le registre 36 de la mémoire vive 22 de M (ici i=k) informations binaires dont l'état logique est égal au niveau représentatif (opération 411, impulsion dite de retour de polarité d'une durée T. Selon le mode de réalisation préféré, le processeur 21 est adapté à commander l'émission, de manière juxtaposée successivement aux informations binaires codées représentant au moins m informations binaires identiques successives, d'un signal dit de retour de polarité délimitant la fin de ces au moins m informations binaires identiques successives dans le cas où d'une part le nombre p de séries de m informations binaires de même état logique est impair et d'autre part lorsque ces p séries sont suivies d'autres informations binaires de même état logique. Ce signal de retour de polarité est constitué d'une impulsion présentant d'une part une durée au moins égale à T, c'est-à-dire un nombre M d'informations binaires placées dans le registre 36 au moins égal à 1R, et d'autre part un niveau différent de celui de la dernière impulsion, c'est-à-dire que les dites informations binaires possèdent un état logique différent de celui des informations binaires les précédant. Ainsi, après un nombre impair de permutations (nombre égal à p 1) des états logiques commandée par le moyen de commande ici constitué du processeur 21 et à la fin d'une suite d'informations binaires de même état logique, le moyen de commande commande la mise en mémoire dans le registre 36 de la mémoire vive 22 de Iii informations binaires dont l'état logique est celui de la première impulsion représentative de cette suite d'informations binaires. II est à noter que Iii est préférentiellement égal à 1A. Quand toutes les informations provenant de la source d'informations 50 sont passées par le registre 35 et que le contenu de ce registre 35 a été codé et le résultat du codage mémorisé dans le registre 36, le contenu du registre 36 de la mémoire vive 22 est transféré vers le port de sortie 25 qui transmet ces informations au rythme de l'horloge 26:: - au cas où le test 409 est positif ou après la mémorisation 411, le test 410 détermine si la dernière information binaire lue dans le registre 35 est la dernière information binaire qui y a été mémorisée au cours de l'opération 400; - si ce test 410 de fin d'informations binaires est négatif, c'est-àdire s'il reste des informations binaires à coder dans le registre 35 de la mémoire vive 22, le retour à l'initialisation des variables 402; - si le test 410 de fin d'informations binaires est positif, c'est-à-dire s'il ne reste pas d'informations binaires à coder dans le registre 35 de la mémoire vive 22, la mémorisation dans le registre 36 de la mémoire vive 22 de caractères de fin de données (opération 412);; - puis le transfert des informations binaires mémorisées dans le registre 36 de la mémoire vive 22 vers le port de sortie 25, et cela dans l'ordre de la mémorisation des dites informations binaires (opération 413), ce même port de sortie 25 envoyant ces informations binaires vers l'entrée-sortie de signal 53 au rythme de l'horloge 26; - enfin l'effacement des registres de la mémoire vive 22 et la remise à zéro de toutes les variables utilisées (opération 414) et le retour au début de l'opération 400; Pour constituer physiquement les impulsions sur le canal de transmission connecté au port de sortie 25, le dispositif selon l'invention est synchronisé sur l'horloge 26. Lorsque le moyen de commande le commande, chacune des informations binaires conservées dans le registre 36 de la mémoire vive 22 est transférée au port de sortie 25.L'émission sur le port de sortie 25 de chacune des informations binaires conservées dans le registre 36 de la mémoire vive 22 se fait avec le niveau prédéfini de cette information et avec une durée égale à la période de l'horloge 26. Le port de sortie 25 peut émettre des signaux électriques, la grandeur physique étant la tension appliquée sur un connecteur de sortie, ou optiques, la grandeur physique étant l'intensité lumineuse émise par un diode électro-optique, par exemple. Selon le mode de réalisation préféré, la durée de 21k fois la période de l'horloge 26 est sensiblement l'inverse de la fréquence maximale de la bande passante des dispositifs auxquels est relié le port de sortie. Selon ce même mode de réalisation préféré, l'inverse du produit de la durée de 2(m+l/K) par la période de l'horloge 26 est égal à la fréquence minimale Fmin de la bande passante des dispositifs auxquels est relié le port de sortie. La source d'informations 50 comporte éventuellement un système de codage numérique d'informations binaires ne modulant pas la durée des informations qu'il émet. La source d'informations 50 fournit des informations binaires sur la liaison série 51 de manière séquentielle. C'est-à-dire que les informations transmises ne présentent successivement que deux états logiques représentés par deux niveaux de tension électrique sur la liaison électrique série 51 et que la succession de ces deux niveaux est représentative des informations à transmettre. Selon une variante, une opération de codage numérique 400bis suit l'opération 400 et précède l'opération 401. Elle consiste à transformer une suite d'informations binaires en une autre suite d'informations binaires. FONCTIONNEMENT DU DISPOSITIF EN TANT QUE DECODEUR Le dispositif décrit à l'appui de la figure 3 peut fonctionner soit en mode de codage, tel que décrit ci-dessus, soit en mode de décodage, dans lequel il a pour fonction de décoder des signaux provenant d'un dispositif de codage présenté ci-dessus. La figure 5 représente un organigramme simplifié des opérations réalisées par les éléments du dispositif tel que présenté en figure 3 agissant en tant que décodeur. Ces opérations réalisent le procédé de décodage selon l'invention. Dans l'exemple de la figure 5, les valeurs de j et k' sont 1 et i = k. Dans cette fonction, le dispositif 40 fournit une information séquentielle binaire sur la liaison série 51. De cette manière, les systèmes électriques ou électroniques reliés au dispositif 40 peuvent capter l'une après l'autre chaque information individuellement sur la liaison série 51. L'entrée sortie de signal 53 reçoit un signal provenant d'un port de sortie d'un autre dispositif de codage réalisé selon la présente invention dans son mode de réalisation préféré. L'horloge 26 fonctionne préférentiellement à la même fréquence que l'horloge du dit dispositif de codage qui émet les signaux à décoder. L'échantillonneur 49 reçoit en son entrée le signal sortant du moyen d'ajustement de phase 48 et émet des informations binaires représentatives de ce signal sur le port d'entrée de décodage 124. Le port d'entrée 124 émet sur le bus d'adresses et de données 27 les dites informations binaires lorsque le moyen de commande, constitué ici du processeur 21, les appelle. Le processeur 21 est adapté à lire le programme conservé dans la mémoire morte 23 et à exécuter ses instructions: La première opération effectuée est celle présentée en case 500, en figure 5a. A l'opération 500 est effectuée la remise à zéro du dispositif, cette remise à zéro est effectuée au démarrage du système. Cette remise à zéro consiste à effacer le contenu des ports d'entrée et de sortie et les configurer pour le dispositif.L'espace mémoire nécessaire aux variables utilisées dans le programme mémorisé en mémoire morte 23 est alloué en mémoire vive 22 par exemple pour les variables appelées preced , in , polar , bit~read , wait2 , watt1 , les registres 61 et 62 sont alloués en mémoire vive 22. 11 est à noter que dans la suite de la description les registres 61 et 62 sont considérés comme des mémoires indépendantes de type premier entré, premier sorti . Lors de cette étape, le dispositif attend une première impulsion lui indiquant un début de réception de données. A l'issue de cette opération 500 le processeur 21 initialise les variables preced et polar lors de l'opération 501. L'opération suivante, référencée 502 consiste à affecter la valeur 1 à la variable Ik . Puis, à l'opération 503, le processeur 21 place dans la variable preced I'information binaire qui se trouve dans la variable bit~read et lit sur le port d'entrée de signaux 124 la valeur numérique qui y est disponible et la place dans le registre 61 de la mémoire vive 22 à l'emplacement alloué à la variable bit~read . La mémoire vive 22 conserve ainsi le précédent état logique du signal qui est sorti de l'échantillonneur 49 dans un registre 61. L'opération suivante, 504, consiste pour le processeur 21 à effectuer un test quant à la valeur de bit~read . Le processeur 21 réalise un troisième moyen de comparaison qui compare le précédent niveau du signal sortant de l'échantillonneur 49, tel qu'il est lu dans le registre 61 de la mémoire 22, variable preced et le niveau du même signal en cours, variable bit~read . Dans le cas où la variable bit~read est différente de la variable preced , le processeur 21 passe au test 507. Dans le cas où celles est égale à preced , I'opération 505, qui incrémente la variable Ik de 1 est effectuée puis le test 506. Le test 506 compare la valeur de la variable Ik à la valeur constante 1R + m. Lorsque Ik est supérieur à 11k + m, cela veut dire que la transmission de signaux représentatifs d'informations binaires codées est terminée puisque la durée de l'impulsion en cours dépasse la durée maximale générée par le dispositif de codage, I'opération 515 est effectuée. Lorsque Ik est inférieur à 11k + m, le processeur 21 retourne à l'opération 502. Le test 507 compare la variable Ik à la constante 11k. Lorsque la variable Ik est égale à 1A, le processeur 21 effectue le test 512 qui consiste à tester si la variable polar est égale à 1. Si la variable polar est égale à 1,1'opération 513 la remet à la valeur 0. Si la variable polar, est différente de 1,1'opération 514 place dans le registre 62 de la mémoire vive 22 une information binaire dont la valeur logique est égale à celle de la variable niveau . Lorsque le test 507 détecte que la variable Ik est différente de 1R, le test 508 est réalisé. Le test 508 détecte si la variable 1k est égale à 1R + m. Si oui, au cours de l'opération 510, le processeur 21 place dans le regsitre 62 de la mémoire vive 22 m informations binaires dont l'état logique commun est celui de la variable niveau , puis au cours de l'opération 511, le processeur 21 permute les états logiques des variables niveau et polar , c'est à dire que pour chacune d'elles, le niveau logique final est différent du niveau logique initial.Si non, au cours de l'opération 509, le processeur 21 place dans le regsitre 62 de la mémoire vive 22 un nombre Ik d'informations binaires dont l'état logique commun est celui de la variable niveau . Après les opérations 509, 511, 513 ou 514, le processeur retourne à l'opéraation 502 décrite plus haut. L'opération 515 consiste à éliminer les caractères de début et de fin de transmission de signaux représentatifs. L'opération 515bis, qui est effectuée selon une variante de la présente invention, consiste à effectuer un décodage numérique complémentaire du codage numérique réalisé pendant le codage au cours de l'opération 400bis. Au cours de l'opération 516, qui suit les opérations 515 et S1Sbis, chaque information binaire présente dans le registre 62 de la mémoire vive 22 est transféréé vers le port de sortie d'informations binaires 125. Le test 517 qui suit l'opération 516 détecte la dernière des informations binaires qui est présente dans le registre 62. Si ce n'est pas la dernière information binaire du registre 62 qui a été transférée, le processeur 21 retourne à l'opération 516. A défaut, l'opération 518 de réinitialisation des variables est effectuée et le processeur 21 retourne à l'opération 500. Pour optimiser l'utilisation de la bande passante de la chaîne de transmission de l'information, il est préférable - que la durée T soit sensiblement l'inverse du double de la fréquence de coupure maximale; - que le produit de k par T soit sensiblement égal à la durée minimale de reconnaissance d'une différence de durée entre deux impulsions transmises; - que le nombre m soit inférieur à l'inverse du produit de k, de T de 2 et de la fréquence minimale de coupure. La figure 6 montre, quant à elle, un dispositif de télécommunication 600 incorporant un dispositif de codage et de décodage 40, tel qu'exposé supra. Un tel dispositif de télécommunication 600 peut par exemple être constitué par une installation téléphonique, télévisiophonique, un modem, un une liaison spécialisée et plus généralement, une installation recevant et transmettant des données. Dans ce dispositif de télécommunication 600, le dispositif de codage et de décodage 40 est relié à l'entrée sortie d'informations numériques 50 et à l'entrée sortie de signal 53 (voir également la figure 3 à cet égard), ainsi qu'à des interfaces utilisateur, schématisées sur la figure 6 par le bloc repéré 610. De telles interfaces utilisateur peuvent par exemple être constituées par un clavier, un dispositif d'affichage, un émetteur sonore, un microphone, éventuellement à distance ou encore un combiné. La figure 8 montre, quant à elle, un dispositif de stockage et de lectures d'informations 800 incorporant un dispositif de codage et de décodage 40, tel qu'exposé supra. Dans ce dispositif de stockage et de lecture d'informations 800, le dispositif de codage et de décodage 40 est relié à l'entrée sortie d'informations 50 et à l'entrée sortie 53 elle même reliée à un convertisseur électriqueloptique et optiquelèlectrique, ainsi qu'à des interfaces informatiques, schématisées sur la figure 8 par le bloc repéré 810. De telles interfaces informatiques peuvent par exemple être constituées par un bus de synchronisation et de gestion du bus de données. Le convertisseur 820 est relié à un moyen de stockage et de lecture d'informations 830 qui peut par exemple être constitué par un disque compact magnéto-optique lu par un faisceau laser, un disque magnétique souple ou rigide, une bande magnétique, et plus généralement, une installation écrivant, conservant et lisant des données. Le moyen de stockage et de lecture d'informations 830 comporte un matériau dont la surface peut prendre au moins deux états représentatifs d'informations binaires. Les éléments de surfaces qui représentent successivement les valeurs d'informations binaires successives, sont représentés en figure 7. On retrouve dans la figure 7 les éléments de la figure 2a, la ligne K étant identique à la ligne A de la figure 2A et la ligne L étant identique à la ligne B de la figure 2A, ainsi que la ligne M. Les zones sombres y représentent la valeur logique 0 de la ligne L tandis que les zones claires représentent la valeur logique 1 de la même ligne L. A titre d'exemple, le moyen de stockage et de lecture d'informations 830 étant un disque magnéto-optique, les zones sombres de la ligne M y sont des zones de faible réflectance et les zones claires y sont des zones de forte réflectance. Bien entendu la présente invention ne se limite nullement aux modes de réalisation décrits à l'appui des figures mais elle englobe, bien au contraire, toute variante à la portée de l'homme du métier. En particulier, le coefficient de 50 pourcents présenté à l'appui de la figure 2a et de la figure 2b, n'est donné qu'à titre explicatif et pourra prendre toute valeur comprise entre 0 et 1. De même, le coefficients k, k', j et i pourront prendre toute valeur comprise entre 0 et 1. Enfin, les dispositifs posséderont préférentiellement des moyens d'ajustement adaptatifs automatiques des valeurs de k, k', j et i en fonction du support de transmission ou de stockage, selon des techniques connues de l'homme du métier en particulier dans la réalisation de modulateursdémodulateurs (modem). REVENDICATIONS 1/ Procédé de codage d'informations binaires sous forme d'impulsions de durées variables susceptibles de présenter deux niveaux, caractérisé en ce que à la suite d'une impulsion représentant une information binaire d'un premier état logique, les durées totales des impulsions représentant d'une part une suite de deux informations binaires du second état logique et d'autre part une suite constituée d'abord d'une information binaire du second état logique et ensuite d'une information binaire de premier état logique, sont sensiblement différentes. 2/ Procédé de codage d'informations binaires sous forme d'impulsions de durées variables susceptibles de présenter deux niveaux, caractérisé en ce que la représentation d'une suite comportant n informations binaires successives de même état logique est une seule impulsion ayant le niveau représentant cette état logique et possédant une durée D sensiblement égale à: D=T+(n-I).k. T, T étant une durée unitaire d'une impulsion représentant un information binaire isolée; k étant un nombre inférieur à un. 3/ Procédé de codage d'informations binaires sous forme d'impulsions de durées variables susceptibles de présenter deux niveaux, caractérisé en ce que la représentation d'une suite comportant n informations binaires dont les états logiques sont alternativement haut et bas est une seule impulsion ayant le même niveau que le signal qui précéde la première alternance d'état logique et possédant une durée D' calculée selon la formule: o, =T+(n-l). k. T . T étant une durée unitaire d'une impulsion représentant une information binaire unique; k étant un nombre inférieur à 1. 41 Procédé de codage selon l'une des revendications 2 ou 3 caractérisé en ce que la durée T est sensiblement l'inverse de deux fois la fréquence de coupure maximale de la bande passante d'un support de transfert ou de stockage d'informations sur lequel le dispositif émet le signal codé. 5/ Procédé de codage selon l'une quelconque des revendications 2 à 4 caractérisé en ce qu'on détermine le coefficient k de telle façon que le produit k. T est supérieur ou égal à la différence minimale des durées de deux impulsions susceptibles d'être différenciées à leur réception. 6/ Procédé de codage selon l'une quelconque des revendications précédentes caractérisé en ce qu'en outre on limite la durée maximale des impulsions pour les suites d'informations binaires comportant plus de m informations en augmentant la durée de l'impulsion représentative de la première série de m informations binaires d'une fraction de la durée unitaire T, et en représentant la ou des informations binaires suivantes, à concurrence de m informations binaires, par une impulsion d'état logique différent de celui de la précédente impulsion et de durée D égale à D= T+(n- I -m.p > . k.T dans lequel p est le nombre de séries de m informations binaires consécutives précédentes déjà représentées, et à la fin de chaque série de m informations binaires telles que m . p est inférieur à n, en augmentant la durée de cette impulsion de ladite fraction de la durée unitaire T, et ainsi de suite pour les informations binaires ou séries d'informations binaires suivantes. 7/ Procédé de codage selon la revendication 6 caractérisé en ce qu'à la suite de la ou des impulsions représentant n informations binaires de même état logique où d'une part, p est impair et, d'autre part, n n'est pas un multiple de m, on juxtapose une impulsion dite de retour de polarité présentant d'une part, une durée au moins égale à T, et d'autre part, un niveau différent de celui de la dernière impulsion. 8/ Procédé de codage selon l'une quelconque des revendications 6 ou 7 caractérisé en ce qu'on choisit un nombre m tel que l'inverse du produit de la durée de 2(m+1/K) par la période de l'horloge 26 est égal à la fréquence minimale Fmin de la bande passante des dispositifs auxquels est relié le port de sortie. 9/ Dispositif de codage d'informations binaires (40) comportant un port d'entrée (24) d'informations binaires adapté à recevoir des informations binaires successives, une mémoire vive (22) adaptée à mémoriser dans un de ses registres (35) chacune desdites informations binaires et à permettre sa lecture lors de l'apparition de l'information binaire suivante sur le port d'entrée d'informations binaires (24), un moyen de comparaison (21) apte à comparer l'information binaire sortant du port d'entrée (24) et l'information binaire lue dans le registre (35) de la mémoire vive (22), des moyens de commande (21) et au moins une horloge (26) reliée à ces derniers, caractérisé en ce que les moyens de commande (21) sont adaptés à commander, sur un port de sortie (25) et en fonction du résultat de la dite comparaison, l'émission d'impulsions susceptibles de présenter deux niveaux et de durées totales sensiblement différentes pour représenter, à la suite d'une impulsion représentant une information binaire d'un premier état logique, d'une part une suite de deux informations binaires du second état logique et d'autre part une suite constituée d'abord d'une information binaire du second état logique et ensuite d'une information binaire de premier état logique. 10/ Dispositif de codage selon la revendication 9 caractérisé en ce que pour représenter des suites de n informations binaires de même état logiques successives, les moyens de commande (21) sont, en liaison avec l'horloge (26), adaptés à commander l'émission d'une impulsion ayant le niveau représentant cette état logique et possédant une durée D sensiblement égaleà: D=T+(n-1).k. T, Tétant une durée unitaire d'une impulsion représentant un information binaire isolée; k étant un nombre inférieur à un. 111 Dispositif de codage selon la revendication 9 caractérisé en ce que pour représenter des suites de n informations binaires dont les états logiques sont alternativement haut et bas, les moyens de commande (21) sont, en liaison avec l'horloge (26), adaptés à commander l'émission d'une impulsion ayant le niveau représentant cette état logique et possédant une durée D' sensiblement égale à: D'= T+(n-1) . k. T, Tétant une durée unitaire d'une impulsion représentant un information binaire isolée; k étant un nombre inférieur à un. 12' Dispositif de codage selon l'une des revendications 9 à 11 caractérisé en ce que l'horloge (26) est adaptées à commander l'émission d'un niveau de signal donné sur le port de sortie (25) et en ce que cette horloge (26) fonctionne avec une période inférieure ou égale à la différence minimale des durées de deux impulsions susceptibles d'être différentiées selon leur durée à la réception. 13/ Dispositif de codage selon l'une des revendications 9 à 12 caractérisé en ce que la période de l'horloge (26) est égale à k. T ou à un sous multiple de k. T. 14/ Dispositif de codage selon l'une quelconque des revendications 12 ou 13 caractérisé en ce qu'il comporte en outre un moyen de division primaire (21) détectant chaque fois que le nombre n d'informations binaires successives à représenter par la même impulsion est un multiple d'un nombre m et en ce que les moyens de commande (21) sont adaptés, lorsque le dit nombre m d'informations binaires successives est dépassé, à commander le maintien du niveau de l'impulsion représentative de la première série de m informations binaires pendant une fraction de la durée unitaire T, et à commander l'émission d'une impulsion d'état logique différent de celui de la précédente impulsion et de durée D égale à D = T+ (n-I-m. p). k. T dans lequel p est le nombre de séries de m informations binaires consécutives précédentes déjà représentées et à la fin de chaque série de m informations binaires telle que m . p est inférieur à n, en augmentant la durée de cette impulsion de ladite fraction de la durée unitaire T, et ainsi de suite pour les informations binaires ou séries d'informations binaires suivantes. 151 Dispositif de codage selon la revendication 14 caractérisé en ce que les moyens de commande sont adaptés à commander l'émission, à la suite de la ou des impulsions représentant n informations binaires où d'une part, p est impair et, d'autre part, n n'est pas un multiple de m, d'une impulsion dite de retour de polarité présentant d'une part, une durée au moins égale à T, et d'autre part, un niveau différent de celui de la dernière impulsion. 16/ Dispositif de codage selon l'une quelconque des revendications 9 à 15 caractérisé en ce que l'un au moins des moyens de division, de comparaison et de commande est incorporé dans un processeur (21). 17/ Procédé de décodage de signaux comportant des impulsions présentant deux niveaux, caractérisé en ce qu'on fait correspondre à une première partie T de la durée de chacune des dites impulsions une première information binaire décodée et en ce que pour des impulsions de durée supérieure à T on fait correspondre à une seconde partie complémentaire kT de la durée de chacune des dites impulsions une seconde information binaire décodée, k étant un nombre sensiblement inférieur à un. 18/ Procédé de décodage selon la revendication 17 caractérisé en ce qu'on fait correspondre à chaque impulsion d'une durée D sensiblement égale à : o = T+(n-?). k. T, une suite de n informations binaires de même état logique. 19/ Procédé de décodage selon la revendication 18 caractérisé en ce que à chaque série de q impulsions successives présentant alternativement les dits deux niveaux, et possédant chacune une durée D égale à: D=T +(m-I > .k. T+j. T, où j est un nombre inférieur à 1, les q impulsions successives étant suivies d'une impulsion de durée T+(n-l) . k. T, on fait correspondre une suite de q. m + n informations binaires de même état logique, j étant un nombre inférieur à un. 201 Procédé de décodage selon la revendication 17 caractérisé en ce qu'on fait correspondre à chaque impulsion d'une durée D' sensiblement égaleà: D'= T+(n-1).k. T, une suite de n informations binaires d'états logiques alternativement haut et bas. 21/ Procédé de décodage selon la revendication 20 caractérisé en ce que à chaque série de q impulsions successives présentant alternativement les dits deux niveaux, et possédant chacune une durée D égale à: D=T +(m-I > .k. T+j. T, où j est un nombre inférieur à 1, les q impulsions successives étant suivies d'une impulsion de durée T+(n-?) . k. T, on fait correspondre une suite de q . m + n informations binaires d'états logiques alternativement haut et bas, j étant un nombre inférieur à un. 221 Dispositif de décodage (40) de signaux comportant un port d'entrée (24) sur lequel est appliqué un signal à décoder, un port de sortie (25) sur lequel il émet le signal décodé sous forme d'informations binaires et un échantillonneur (49) relié au dit port d'entrée (24) et fonctionnant à une fréquence donnée par une horloge (26), c'est à dire émettant une information binaire représentative du signal qu'il reçoit à chaque impulsion sortant de l'horloge (26), caractérisé en ce qu'il comporte un moyen de division secondaire (21) du nombre de signaux identiques successifs sortant de l'échantillonneur par un nombre 11k, et un moyen de commande adapté à commander pour chaque multiple détecté par ledit moyen de division secondaire (21) correspondant aux 11k premiers signaux identiques sortant de I'échantillonneur, la sortie d'une seule information binaire sur le port de sortie (25) du dispositif. 23/ Dispositif de décodage selon la revendication 22 caractérisé en ce qu'il comporte en outre un troisième moyen de division par un nombre 1A' et en ce que le moyen de commande (21) est adapté à commander pour chaque 1A' signaux identiques suivants les 11k premiers signaux identiques, la sortie d'une information binaire supplémentaire sur le port de sortie, 1A' étant un nombre prédéterminé strictement inférieur au nombre prédéterminé 1A. 24/ Dispositif de décodage selon la revendication 22 caractérisé en ce que le moyen de commande (21) est adapté à commander pour chaque signal identique suivants les 1R premiers signaux identiques, la sortie d'une information binaire supplémentaire sur le port de sortie. 25/ Dispositif de décodage selon l'une quelconque des revendications 22 à 24 caractérisé en ce que l'un au moins des moyens de division, de comparaison et de commande est incorporé dans un processeur. 26/ Dispositif selon l'une quelconque des revendications 9 à 16 et incorporant un dispositif de décodage selon l'une des revendications 22 à 25 caractérisé en ce que les moyens de commande, les moyens de division, les moyens de comparaison, la mémoire vive (22) et l'horloge (26) sont communs aux dits dispositifs. 27/ Dispositif de décodage selon la revendication 26 caractérisé en ce qu'un même processeur (21) incorpore les dits moyens de commande, moyens de division et moyens de comparaison. 28/ Dispositif de télécommunication incorporant un dispositif selon l'une des revendications 26 et 27. 29/ Dispositif de stockage et de lecture d'informations incorporant un dispositif selon l'une des revendications 26 et 27.