Brevet FR2733079A1 — publié le 19961018

PROCEDE D'EXTENSION D'UNE CARTE A MEMOIRE ET DISPOSITIF ASSOCIE L'invention concerne un procédé d'extension d'un espace-mémoire prédéfini et un dispositif associé. De nombreux équipements ou appareils de production comportent des mémoires dans lesquelles sont mémorisés les paramètres des commandes des différentes opérations à réaliser pour fabriquer un produit spécifique : ce sont les recettes de fabrication. Tel est notamment le cas des machines de gravure utilisées dans la fabrication de produits semi-conducteurs. Or, le développement important des semi-conducteurs a entraîné une multiplication des recettes et des paramétrages. La gestion de l'espace mémoire de ces équipements et la capacité de cet espace sont devenus insuffisants pour la fabrication des nouveaux circuits. Recourir à des équipements plus performants coûte fort cher en termes d'investissement et d'amortissement. Recourir à des solutions ponctuelles, par exemple en forçant la sélection de certaines adresses mémoire en fonction des besoins, est peu satisfaisant avec un risque important de pannes ou d'erreurs. Un objet de l'invention est de résoudre ce problème d'espace mémoire prédéfini, insuffisant. Telle que revendiquée, l'invention concerne un procédé d'extension d'une carte mémoire apte à recevoir n circuits mémoire de capacité K, n signaux de sélection étant prévus, chacun pour sélectionner un circuit mémoire correspondant. Selon l'invention, le procédé consiste à remplacer les n circuits mémoire de capacité K par au moins un circuit mémoire de capacité 2P fois supérieure, p des n signaux de sélection étant utilisés comme bits d'adresse supplémentaires dudit circuit mémoire de remplacement. Selon un autre aspect de l'invention, pour m circuits mémoire de remplacement, une roue codeuse est prévue qui permet de générer m signaux de sélection correspondants. Selon un autre aspect de l'invention, on utilise un signal d'initialisation pour valider une nouvelle sélection d'un des m circuits mémoire de remplacement. L'invention concerne aussi un dispositif correspondant. D'autres caractéristiques et avantages sont donnés dans la description suivante faite à titre indicatif et non limitatif en référence à la figure 1 d'un schéma d'un dispositif d'extension mémoire selon l'invention. Une carte mémoire M est prévue pour recevoir des circuits mémoire (M1 à M3) de capacité donnée K sur des connecteurs 1, 2 et 3. Dans l'exemple représenté, la capacité est de 8 Koctets, qui nécessite 13 bits d'adresse AO-A12 et 8 bits de données DO-D7. Ces bits d'adresse et de données, ainsi que les alimentations Vcc, Vss et les signaux de commande de lecture/écriture (R/W) et de validation de sortie de données (OE) sont transmis par chacun des connecteurs 1, 2 et 3. En outre, chaque connecteur transmet un bit de sélection de boîtier respectif : CS1 pour le connecteur 1, CS2 pour le connecteur 2, CS3 pour le connecteur 3. Selon l'invention, les circuits mémoire M1 à M3 de capacité K sont remplacés par des circuits mémoire de capacité supérieure. Dans 1 l'invention, des connecteurs supplémentaires 4, 5, 6 et 7 sont prévus, vers lesquels on dérive les fils connectés en commun aux connecteurs initiaux 1, 2, 3 : DO-D7,AO-A12, R/W, OE, Vcc et Vss. Ces connecteurs supplémentaires sont aptes à recevoir des circuits mémoire de remplacement, M4 à M7, de capacité 2P fois supérieure, qui nécessitent donc p bits d'adresse supplémentaires. Selon l'invention, on utilise les signaux de sélection de boîtier CS1, CS2, CS3 qui arrivent chacun sur un connecteur respectif, 1, 2 et 3, des circuits mémoire de capacité K, comme bits d'adresse supplémentaires. Dans l'exemple représenté, on a choisi p=2, et on utilise les bits de sélection CS1 du connecteur 1 et CS2 du connecteur 2 pour fabriquer les bits d'adresse supplémentaires nécessaires, A13 et A14 dans l'exemple : les fils correspondants sont donc dérivés vers chacun des connecteurs supplémentaires, via un circuit de portes logiques 9 dans l'exemple, sur les entrées de bit d'adresse A13 et A14. Pour pouvoir utiliser ces connecteurs supplémentaires en opérationnel, il faut encore pouvoir leur appliquer respectivement un signal de sélection correspondant. Selon l'invention, on prévoit d'utiliser une roue codeuse 8 pour délivrer en sortie les signaux de sélection nécessaires : un signal de sélection par connecteur supplémentaire. Dans l'exemple représenté, on a m=4 connecteurs supplémentaires 4, 5, 6 et 7. La roue codeuse fournit donc dans l'exemple 4 sorties binaires sl à s4 au circuit de portes logiques 9 qui délivre en sortie les signaux de sélection CS4, CS5, CS6 et CS7 correspondants, vers les connecteurs supplémentaires. Dans un perfectionnement, on prévoit de valider un changement d'adresse ou de sélection de boîtier, notamment pour ne pas être gêné par les sorties transitoires de la roue codeuse en train d'être positionnée. A cet effet, le circuit porte 9 qui reçoit en entrée les bits de sélection des boîtiers initiaux CS1, CS2, CS3 et les sorties sl, s2, s3, s4 de la roue codeuse, reçoit en outre un signal d'initialisation reset pour commuter sur des sorties correspondantes du circuit 9, les bits d'adresse supplémentaires A13 et A14 et les bits de sélection des boîtiers de remplacement CS4, CS5, CS6, CS7, sur détection d'une impulsion sur le signal d'initialisation reset. Le signal reset d'initialisation est fourni par la machine lors de l'initialisation de celle-ci. En pratique, les connecteurs de remplacement peuvent être réalisés sur une petite carte de circuit imprimé, superposable sur la carte de mémoire initiale, et un nappé des fils de la carte de mémoire initiale est dérivé sur cette petite carte supplémentaire. La roue codeuse peut être fixée de manière simple sur l'appareil de fabrication concerné, sur la face avant. De cette manière simple et peu coûteuse, l'espace mémoire adressable est étendu de manière conséquente, ce qui permet de répondre aux besoins des utilisateurs. REVENDICATION8 1. Procédé d'extension d'une carte mémoire apte à recevoir n circuits mémoire (M1 à M3) de capacité K, n signaux de sélection (CS1, CS2, CS3) étant respectivement prévus, chacun pour sélectionner un des n circuits mémoire, caractérisé en ce qu'il consiste à remplacer les n circuits mémoire par au moins un circuit mémoire de capacité 2P fois supérieure, p des n signaux de sélection étant utilisés comme bits d'adresse supplémentaires dudit circuit mémoire de remplacement. 2. Procédé selon la revendication 1, caractérisé en ce que pour adresser m circuits mémoire de remplacement (M4 à M7), il consiste à générer m signaux de sélection (CS4 à CS7) correspondants à partir d'une roue codeuse (8). 3. Procédé selon la revendication 2, caractérisé en qu'il consiste à utiliser un signal d'initialisation (reset) pour valider la sélection d'un circuit mémoire de remplacement. 4. Dispositif d'extension d'une carte mémoire prévu initialement pour recevoir n circuits mémoire (M1 à M3) de capacité déterminée K, caractérisé en ce qu'il comprend un circuit de dérivation (9) des n signaux de validation (CS1, CS2, CS3) prévus chacun pour sélectionner un desdits circuits mémoire, pour appliquer p des n signaux de sélection comme bits supplémentaires d'adresse (A13, A14) d'au moins un circuit mémoire de remplacement (M4) de capacité 2P fois supérieure. 5. Dispositif selon la revendication 4, caractérisé en qu'il comprend m circuits mémoire de capacité 2P fois supérieure (M4 à M7). 6. Dispositif selon la revendication 5, caractérisé en qu'il comprend une roue codeuse (8) pour générer m signaux binaires pour la sélection des circuits mémoire de remplacement. 7. Dispositif selon la revendication 6, caractérisé en ce qu'il comprend un circuit de portes logiques (9) pour transmettre les p bits d'adresse supplémentaires et les m signaux binaires de sélection vers les connecteurs de remplacement, sur activation d'un signal d'initialisation (reset).