Brevet FR2734404A1 — publié le 19961122

PROCEDE DE FABRICATION DE TFT ETAGES DIRECTS AVEC INTERCONNEXION GRILLE-SOURCE OU DRAIN La présente invention concerne un procédé de fabrication de transistors à effets de champs en couches minces (TFT) étagés directs à quatre niveaux de masquage. Les écrans à cristaux liquides à vision directe ou à projection sont en général composés de lignes (lignes de sélection) et colonnes (lignes de données) aux intersections desquelles sont situées les électrodes de pixels connectées au travers de transistors à ces lignes. Les grilles de ces transistors forment les lignes de sélection et sont commandées par les circuits de commande périphériques (drivers) qui balayent les lignes et rendent passant les transistors de chaque ligne en permettant, par les lignes de données connectées aux autres circuits de commande périphériques, de polariser les électrodes et modifier les propriétés optiques du cristal liquide compris entre ces électrodes et la contre-électrode (ou électrode de référence) permettant ainsi la formation d'images sur l'écran. La fabrication de transistors en couches minces (TFT pour "Thin Film Transistors") étagés directs à seulement deux étapes de photolithographie est connue et décrite dans le brevet EP 82 783 du CNET et par la figure 1 de la présente demande. Sur celle-ci, un premier niveau conducteur transparent en ITO est déposé et gravé directement sur la plaque substrat ou sur un niveau isolant intermédiaire 1 de manière à réaliser les colonnes 2 et l'électrode 3 drain et source du TFT, puis après avoir déposé trois niveaux semi-conducteur 4, isolant 5 et conducteur 6, cette tri-couche est gravée puis l'ensemble est passivé par un diélectrique 7. Pour fabriquer de tels écrans à cristaux liquides à matrice active de transistors à couches minces, il est nécessaire de pouvoir réaliser des contacts entre le niveau de grille conducteur et le niveau source-drain conducteur. En effet, cela permet de fabriquer les circuits de commande périphérique (driver lignes et driver colonnes) de la matrice active avec la même technologie et au cours du même procédé de fabrication ainsi que des circuits de test. D'autre part, on peut réaliser des motifs particuliers permettant de réparer facilement des défauts de lignes ou de colonnes de la matrice active. Enfin, cela permet de réaliser des circuits pour protéger les cellules contre les décharges électrostatiques. La présente invention propose un procédé de fabrication de TFT à effets de champs simple et peu coûteux permettant de réaliser des écrans à cristaux liquides tels que ceux décrits ci-dessus, et ne nécessitant que très peu de niveaux de masquage. En particulier, la présente invention concerne un procédé de fabrication de transistors à effets de champs en couches minces, étagés directs et à quatre niveaux de masquage, comportant une première étape de dépôt et gravure d'un premier niveau conducteur définissant les sources et drains et d'une seconde étape de dépôt et gravure d'une tricouche semi-conducteur, isolant de grille, second niveau conducteur de grille.Ce procédé est caractérisé en ce qu'il comporte de plus les étapes suivantes - dépôt et gravure d'un niveau isolant définissant les contacts des niveaux conducteurs - dépôt et gravure d'un troisième niveau conducteur définissant les interconnexions entre les contacts des niveaux conducteurs et réalisant une pastille opaque gravée de manière à masquer la tricouche à la lumière venant de dessus. De préférence, ces transistors sont réalisés sur un masque opaque masquant à la lumière venant de dessous le niveau semiconducteur. Dans ce cas, le premier niveau conducteur est transparent et déposé et gravé sur un niveau isolant intermédiaire recouvrant ledit masque opaque. La réalisation d'une telle matrice active se fait de préférence avec un premier niveau conducteur en oxyde d'indium et d'étain (ITO), un isolant de grille en nitrure de silicium, un second niveau conducteur en molybdène, une couche de passivation en nitrure de silicium et un troisième niveau conducteur en molybdène. La présente invention sera mieux comprise et des avantages supplémentaires apparaîtront à la lecture de la description ci-dessous illustrée par les figures suivantes - la figure 1 (déjà décrite) représente un TFT étagé direct et réalisé selon l'art antérieur - la figure 2 représente un TFT réalisé grâce au procédé selon l'invention; - la figure 3 représente un perfectionnement de la présente invention, et - la figure 4 représente un écran à matrice active réalisée selon un procédé de la présente invention. Sur la figure 2, un TFT étagé direct 8 est réalisé selon le procédé de l'art antérieur à deux niveaux de masquage décrit précédemment. La couche conductrice 9 correspond au drain ou à la source d'un autre transistor, ou à tout autre type de contact, comme par exemple une grille ou un driver. Selon une caractéristique importante de la présente invention, un niveau passivateur 7 est déposé pour être gravé sur l'ensemble de la plaque substrat de manière à recouvrir l'empilement premier niveau conducteur 2, 3 et 9/semiconducteur 4/isolant de grille 5/second niveau conducteur de grille 6. L'épaisseur de cette couche est, de préférence, de l'ordre de 5000 dans le cas où les différents niveaux ont des épaisseurs de l'ordre de 2200 pour le premier niveau conducteur (de préférence de ITO), de 500 pour le niveau semiconducteur (de préférence du silicium amorphe a-Si), de 3000A pour l'isolant de grille (de préférence en nitrure de silicium SiN) et de 2000 pour le second niveau conducteur de grille (de préférence en molybdène).Cette couche isolante peut être déposée avec une méthode de type planarisante. Une couche d'une résine photosensible est ensuite déposée sur la couche isolante 7 pour être insolée à travers un photomasque et développée pour laisser apparaître les parties 7 qui seront gravées pour définir les emplacements des contacts sur le niveau de grille 6 ou le niveau de source ou drain 9. Vient ensuite le dépôt d'un troisième niveau conducteur 10 pour réaliser l'interconnexion des contacts définis au cours de l'étape précédente. Ce troisième niveau conducteur de connexion 10 a une épaisseur typiquement de l'ordre de 4000 dans l'exemple de réalisation précédemment cité. II est, de préférence, réalisé en molybdène afin de réduire les résistances en série dans les interconnexions et à permettre le passage de marche au niveau des contacts. Pour la gravure de ce troisième niveau conducteur 10, une couche d'une résine photosensible est ensuite déposée pour être insolée à travers un photomasque et développée pour réaliser par gravure l'interconnexion entre le niveau conducteur grille 6 et le niveau conducteur 9 dans l'exemple de la figure 2. Ainsi peuvent être reliés, à travers les trous de contact définis dans l'isolant de grille, différents composants du circuit électronique ou de la matrice active. Un problème supplémentaire se pose dans la réalisation et l'utilisation de ce type d'écran, celui de l'illumination des composants lorsque l'écran est utilisé comme valve optique dans un système de projection. Dans ce cas, les TFT subissent une très forte illumination et sont perturbés dans leur fonctionnement du fait de la photosensibilité du niveau semiconducteur, notamment en mode bloqué. Selon des moyens connus, on remédie à ce problème en déposant une couche opaque (black matrix) entre la plaque substrat et le premier niveau isolant, cela implique une étape de photogravure supplémentaire.De plus, ces TFT ne sont pas protégés de la lumière du côté de la grille, or, lorsque la grille (dernière étage de l'empilement premier niveau conducteur/semiconducteur/isolant-second niveau conducteur de grille) est gravée légèrement en repli par rapport à l'étage semiconducteur, celui-ci est sensible à la lumière venant de dessus. C'est en général le cas lorsque l'on utilise des méthodes de gravure standards. Afin de remédier à ce problème, une solution peut être de déposer un masque opaque sur la contre électrode. Les règles de dessins sont, dans ce cas, beaucoup plus contraignantes (tolérance d'alignement des deux plaques de l'ordre de 51wm) que lorsque le masque opaque est réalisé sur les TFTs (tolérance de l'ordre de 31Jm). Elles sont aussi plus contraignantes car les pastilles opaques sur la plaque contreélectrode sont situées plus loin des TFTs (typiquement 4; ;5pu) et elles protègent donc mieux de la lumière parasite issue de réflexions multiples dans l'empilement optique que la pastille sur le TFT (typiquement 5000 ). Ces contraintes imposent un dessin de pastille sur la contreélectrode plus large et donc incompatible avec la réalisation d'écrans avec un petit pas (pixel de 50pm au moins). Un perfectionnement de la présente invention permet de s'affranchir des inconvénients des solutions connues pour réaliser une masque opaque du côté de la grille sans ajouter de nouvelles étapes dans le procédé de fabrication selon l'invention. Ce perfectionnement illustré par la figure 3 consiste à graver lors de l'étape de gravure du troisième niveau conducteur 10, un masque opaque, sous forme de grillage ou de pastille, qui protège le niveau semiconducteur 4 de la lumière. Cette pastille peut être, soit connectée à la grille, soit laissée flottante. Le coefficient d'ouverture optique de l'écran est très peu diminué du fait de la précision de l'outil de photolithographie. Ce niveau opaque étant très proche du niveau semiconducteur, il protège mieux de la lumière parasite issue de réflexions multiples dans l'empilement. La figure 4 représente un exemple de matrice active à TFT étagé direct réalisée par un procédé selon l'invention. Les premiers niveaux conducteurs 2 et 3 constituent respectivement l'électrode-drain munie d'une patte 12 parallèle aux colonnes, et la colonne-source fournissant les données vidéo à l'électrode. La grille constituée par le second niveau conducteur 6 forme les lignes d'adressage entre les électrodes. La superposition sur le niveau semiconducteur est réalisée par une patte 13 parallèle aux lignes venant chevaucher au moins une partie de la colonne 2 et au moins une partie de ltélectrode 3. Selon une caractéristique importante de la présente invention, un réseau de pastilles opaques 11, constituées par le troisième niveau conducteur 10 gravé par ailleurs afin de réaliser les connexions communes, est utilisé pour protéger le transistor, comme cela est expliqué plus haut. Ce réseau opaque constitue la protection à la lumière venant de dessus, mais il peut exister un autre niveau opaque constituant un masque opaque du type "Black Matrix" réalisé directement sur la plaque substrat avant le procédé de fabrication des niveaux TFTs, comme cela est décrit plus haut. La présente invention s'applique à la réalisation d'écrans à cristaux liquides et à matrice active de transistors étagés directs (grille dessus) en particulier à ceux qui ont leurs circuit de commande lignes et colonnes intégrés, et à ceux, parmi ceux-ci, utilisés dans des systèmes d'illumination, et en général à tous les dispositifs électroniques utilisant des transistors en couches minces grille dessus dans lequel il est nécessaire de protéger le TFT contre la lumière et de réaliser des interconnexions entre les niveaux métalliques de grille et le niveau source et drain. REVENDICATIONS 1. Procédé de fabrication des transistors à effet de champ en couches minces étagés directs (8) à quatre niveaux de masquage comportant une première étape de dépôt et gravure d'un premier niveau conducteur (2, 3, 9) définissant les sources et drains et d'une seconde étape de dépôt et gravure d'une tricouche semiconducteur (4)/isolant de grille (5)/second niveau conducteur de grille (6), caractérisé en ce qu'il comporte de plus les étapes suivantes - dépot et gravure d'un niveau isolant (7) définissant les contacts des niveaux conducteurs (2, 3, 6, 9) - dépôt et gravure d'un troisième niveau conducteur (10) définissant les interconnexions entre les contacts des niveaux conducteurs (2, 3, 6, 9) et réalisant une pastille opaque (11) gravée de manière à masquer la tricouche (4, 5, 6) à la lumière venant de dessus. 2. Procédé selon la revendication 1, caractérisé en ce que les transistors (8) sont réalisés sur un masque opaque (11) masquant, à la lumière venant de dessous, le niveau semiconducteur (4). 3. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que le premier niveau conducteur (2,3,9) est transparent et déposé et gravé sur un niveau isolant intermédiaire (1) recouvrant ledit masque opaque (11). 4. Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce que le premier niveau conducteur (2,3,9) est réalisé en oxyde d'indium et d'étain. 5. Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce que l'isolant de grille (5) est réalisé en nitrure de silicium. 6. Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce le second niveau conducteur (6) est réalisé en molybdène. 7. Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce que la couche de passivation (7) est réalisée en nitrure de silicium. 8. Procédé de fabrication selon l'une quelconque des revendications précédentes, caractérisé en ce que le troisième niveau conducteur (10) est réalisé en molybdène. 9. Ecran à cristaux liquides et à matrice active caractérisé en ce qu'il est réalisé selon l'une quelconque des revendications précédentes.