Brevet FR2732848A1 — publié le 19961011

AMPLIFICATEUR DE LECTURE DE REGISTRE CCD La présente invention concerne les registres de lecture utilisant le principe du transfert de charges et plus particulièrement le circuit de sortie de tels registres. Les registres de lecture à transfert de charges sont utilisés, par exemple, dans les dispositifs photo-sensibles permettant de convertir une image lumineuse en charges électriques. Le circuit de sortie d'un registre de lecture permet de convertir en signal électrique les charges transférées. Il est constitué d'une diode de lecture et d'un amplificateur de lecture. Les applications nécessitant l'évacuation des charges à haut débit conduisent à multiplier les circuits de sortie pour un même registre. Comme cela est connu de l'homme de l'art, I'amplificateur de lecture de chaque sortie est généralement constitué de plusieurs étages d'amplification montés en série. Les courants de polarisation des étages d'amplification successifs ont alors des valeurs croissantes. A titre d'exemple, un amplificateur de lecture constitué de 3 étages d'amplification peut alors avoir à fournir un courant de l'ordre de 15 mA sous une tension de 15 volts. Il n'est alors pas possible de multiplier le nombre de sorties comme cela serait souhaitable car la puissance que devrait dissiper le registre de lecture atteindrait alors rapidement des valeurs trop élevées. Par exemple, un registre de lecture de 32 sorties ayant chacune un amplificateur de lecture polarisé comme mentionné ci-dessus (15 mA, 15 volts) n'est pas réalisable car cela conduirait à une puissance dissipée dans le registre de l'ordre de 7 watts. L'invention ne présente pas cet inconvénient. L'invention concerne un dispositif de conversion charges-tension de registre de lecture à transfert de charges comprenant une diode de lecture et un amplificateur de lecture, caractérisé en ce que l'amplificateur de lecture comprend un premier étage d'amplification permettant de convertir en variation de courant les variations de tension recueillies aux bornes de la diode de lecture et un deuxième étage d'amplification permettant de faire une lecture des variations de courant. Un avantage de l'invention est de permettre une diminution significative de la puissance dissipée dans le registre de lecture. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture d'un mode de réalisation préférentiel fait avec référence aux figures ci-annexées parmi lesquelles: - la figure 1 représente un circuit de sortie de registre de lecture selon l'art antérieur, - la figure 2 représente un circuit de sortie de registre de lecture selon l'invention. Sur toutes les figures, les mêmes repères désignent les mêmes éléments. La figure 1 représente un circuit de sortie de registre de lecture selon l'art antérieur. Le circuit de sortie permet la conversion de la charge Q issue d'une grille de stockage (non représentée sur la figure) en une tension Vs recueillie en sortie S du registre à décalage. Comme cela a été mentionné précédemment, le circuit de sortie est constitué d'une diode de lecture et d'un amplificateur de lecture. Un transistor MOS Tpc effectue, sous l'effet de la commande C1 appliquée à sa grille, une précharge de la capacité Cd (représentée en traits pointillés sur la figure 1) de la diode D avant l'arrivée de la charge Q. Le transistor Tpc a son drain relié à une tension d'alimentation VR et sa source reliée à la fois au point d'arrivée de la charge Q, à la cathode de la diode D et à l'entrée E de l'amplificateur de lecture. Dans l'exemple choisi, I'amplificateur de lecture est constitué de 3 étages d'amplification successifs. Chaque étage d'amplification est constitué d'un transistor MOS dont le drain est relié à une tension d'alimentation VDD et la source à la première borne d'un générateur de courant dont l'autre borne est reliée à la masse du circuit. Le premier étage d'amplification est ainsi constitué d'un transistor T1 et d'un générateur de courant 11, le deuxième étage d'un transistor T2 et d'un générateur de courant 12 et le troisième étage d'un transistor T3 et d'un générateur de courant 13. La source du transistor T1 est reliée à la grille du transistor T2 et la source du transistor T2 est reliée à la grille du transistor T3. L'entrée E de l'amplificateur de lecture est la grille du transistor T1. La sortie S de l'amplificateur de lecture est la source du transistor T3. Comme cela a été mentionné précédemment, les courants 11, 12 et 13 ont des valeurs croissantes. A titre d'exemple le courant Il peut être égal à 0,5 mA, le courant 12 à 1 ou 2 mA et le courant 13 à 12 ou 13 mA. Il s'en suit que la somme des courants Il + 12 + 13 peut atteindre une valeur de l'ordre de 15 mA. Pour une tension d'alimentation VDD égale à 15 V, la puissance dissipée par le circuit de sortie atteint alors une valeur de l'ordre de 0,23 watt. Il n'est alors pas possible de multiplier en trop grand nombre les circuits de sortie d'un même registre de lecture sous peine d'atteindre des valeurs de puissance dissipée trop élevées. A titre d'exemple, il n'est pas possible de concevoir un registre de lecture ayant 32 sorties car la puissance dissipée dans le registre atteindrait alors une valeur sensiblement égale à 7 watts. Un autre inconvénient de la multiplication des étages d'amplification selon l'art antérieur est l'obtention de facteur de conversion de faible valeur. Comme cela est connu de l'homme de l'art, le facteur de conversion qui relie la tension de sortie du convertisseur à la charge recueillie est donnée par la formule Fc = ou Cd est la capacité de la Cd diode définie précédemment et G le gain de l'amplificateur de lecture. Selon l'art antérieur, chaque étage d'amplification a un gain de valeur inférieure à 1, par exemple de l'ordre de 0,85. Il s'en suit que le gain global G de l'amplificateur de lecture est d'autant plus faible que le nombre d'étages d'amplification est élevé. Dans l'exemple choisi cidessus, l'amplificateur de lecture est constitué de 3 étages d'amplification. Le gain G vaut alors sensiblement 0,6. L'amplificateur de lecture selon l'invention ne présente pas cet inconvénient. Comme cela apparaîtra ultérieurement le circuit de sortie selon l'invention permet avantageusement d'obtenir des facteurs de conversion de valeurs plus élevées que les circuits de sortie de l'art antérieur. La figure 2 représente un circuit de sortie de registre de lecture selon l'invention. La figure 2 est divisée en deux zones. Les éléments situés dans la zone I sont intégrés au registre de lecture et les éléments situés dans la zone Il sont extérieurs au registre de lecture. Les éléments situés dans la zone Il sont alors soit des composants discrets soit des composants intégrés sur une même puce. Dans la zone I sont situés la diode de lecture D et le transistor MOS Tpc qui a pour fonction de permettre la précharge de la capacité Cd de la diode D avant l'arrivée de la charge Q. De même que selon l'art antérieur, le transistor Tpc est, par exemple, un transistor MOS de type N dont le drain est relié à une tension d'alimentation VR et dont la source est reliée à la fois au point d'arrivée de la charge Q et à la cathode de la diode D dont l'anode est reliée à la masse. Selon l'invention, l'amplificateur de lecture comprend un premier étage d'amplification permettant de convertir en variations de courant les variations de tension recueillies aux bornes de la diode de lecture et un deuxième étage d'amplification constitué d'un étage de lecture des variations de courant. Selon le mode de réalisation préférentiel de l'invention, le premier étage d'amplification est réalisé à l'aide d'un transistor MOS T4 de type N intégré au registre de lecture. Le transistor MOS T4 de type N a sa grille reliée à la cathode de la diode D et son drain relié à une tension d'alimentation VDD1. La source du transistor T4 constitue la sortie du registre de lecture. L'étage de lecture en courant est préférentiellement un amplificateur de type base commune constitué d'un transistor bipolaire, de type NPN, dont la base est reliée à la masse par l'intermédiaire d'une capacité CB, dont l'émetteur est relié à la source du transistor T4 et à la masse du circuit par l'intermédiaire d'un générateur de courant 14 et dont le collecteur est relié à une tension d'alimentation VDD2, par exemple égale à volts, par l'intermédiaire d'une résistance R. La valeur du courant 14 peut, par exemple, être égale à 3 mA. La valeur de la capacité CB est choisie de façon à assurer le montage de type base commune du transistor T5. A titre d'exemple cette valeur peut être égale à 100 nF. Pour certaines applications, telles que celles exigeant d'excellentes performances de bruit, le générateur de courant 14 peut être remplacé par une résistance. Une tension VB est appliquée sur la base du transistor bipolaire T5 de façon à rendre celui-ci passant et à fixer la tension drain-source du transistor T4. A titre d'exemple, la tension VB peut être égale à 7 volts. Le courant de polarisation du transistor T4 peut alors avoir une valeur comprise, par exemple, entre 1 et 3 mA. La lecture des charges aux bornes de la diode D se traduit par une variation AVg de la tension Vg qui est appliquée sur la grille du transistor T4. Il s'en suit une variation AI du courant qui parcourt le transistor T4. Cette variation AI est donnée par la formule: AI = gm AVg ou gm est la transconductance du transistor T4. A titre d'exemple, la géométrie du transistor T4 peut être choisie de façon que gm soit égal à 0,5 mS. La tension de sortie VS de l'amplificateur de lecture est prise entre le collecteur du transistor T5 et la masse du circuit. La variation AVs de la tension VS s'écrit AVS = R A l Comme cela a été mentionné précédemment, le courant 14 a une valeur de quelques mA, par exemple 3 mA, alors que la somme des courants Il + 12 + 13 du dispositif de l'art antérieur atteint 15 mA. Avantageusement, l'invention permet donc de réduire considérablement la consommation de l'amplificateur de lecture et, partant, la puissance dissipée dans le registre de lecture. Avantageusement, la puissance dissipée dans le registre de lecture selon l'invention est aussi réduite du fait de la diminution de la tension d'alimentation VDD1 par rapport à la tension VDD. Selon l'art antérieur, les variations de tension recueillies aux bornes de la diode entraînent des variations de la tension drain-source des transistors constituant l'amplificateur de lecture. Il est donc nécessaire que la tension d'alimentation VDD soit suffisamment élevée, par exemple égale à volts, pour assurer une polarisation correcte des transistors T1, T2 et T3. Selon l'invention, le premier étage d'amplification de I'amplificateur de lecture convertit les variations de tension recueillies aux bornes de la diode en variation de courant. La tension drain-source du transistor T4 demeure sensiblement constante. Il n'est alors pas nécessaire que la tension VDD1 ait une valeur aussi élevée que la tension VDD. A titre d'exemple, la tension VDD1 peut être choisie égale à 13 volts. La puissance consommée par un amplificateur de lecture selon l'invention peut alors être divisée, par exemple, par un facteur de l'ordre de par rapport à la puissance consommée par un amplificateur de lecture selon l'art antérieur. Un registre de lecture comprenant, par exemple, 32 sorties est alors réalisable. Un autre avantage de la lecture en courant selon l'invention consiste à éliminer l'influence de la capacité parasite Cp (représentée en traits pointillés sur la figure 2) qui résulte de la connexion entre le registre de lecture et le circuit de charge extérieur au registre de lecture. Avantageusement, I'amplificateur de type base commune présente une impédance d'entrée de valeur suffisamment faible pour court- circuiter la capacité Cp. Il s'en suit que le courant lu n'est pas affecté par la présence de cette capacité. Dans les dispositifs de l'art antérieur, par contre, la capacité Cp ne peut pas être négligée devant l'impédance d'entrée du circuit extérieur au registre de lecture. L'influence de la capacité Cp conduit alors à détériorer la bande passante du convertisseur charges-tension. Avantageusement l'invention ne présente pas cet inconvénient et il est alors possible, par exemple, d'atteindre des valeurs de bande passante de l'ordre de 240 MHz. Un autre avantage du circuit de sortie selon l'invention est de permettre l'ajustage du facteur de conversion Fc qui relie la variation AVs de la tension de sortie à la charge recueillie AQ. Le facteur de conversion s'écrit en effet: AVS Fc AVS AQ AI or AQ = Cd AVg, AVg =- et AVS = RAI. gm il vient donc: Fc = Rgm Cd La modification de la résistance R permet alors avantageusement de faire varier le facteur de conversion Fc. La fréquence de coupure de la bande passante du circuit de conversion charge-tension est donnée par la formule: f = o R est la résistance définie ci-dessus et Co la 2.RCo capacité environnante (non représentée sur la figure) au niveau collecteur du transistor T5. Alors que le facteur de conversion Fc est proportionnel à R, la fréquence de coupure f de la bande passante est inversement proportionnelle à R. Il s'en suit que pour des applications mettant en oeuvre des fréquences de coupure relativement basses, le facteur de conversion peut atteindre des valeurs avantageusement élevées. A titre d'exemple, il est alors possible d'atteindre un facteur de conversion de l'ordre de 16 pV par électron pour une bande passante de l'ordre de quelques MHz. Selon le mode de réalisation préférentiel décrit ci-dessus le premier étage d'amplification de l'amplificateur de lecture est réalisé par un transistor MOS de type N et le deuxième étage d'amplification par un transistor bipolaire de type NPN. L'invention concerne cependant d'autres modes de réalisation comme par exemple celui o le premier étage d'amplification est réalisé par un transistor MOS de type P et le deuxième étage d'amplification par un transistor bipolaire de type PNP. C'est alors l'anode et non plus la cathode de la diode D qui est reliée à la grille du transistor MOS T4. De même, l'étage de lecture en courant peut être réalisé par tout dispositif connu de lecture en courant. REVENDICATIONS 1. Dispositif de conversion charges-tension de registre de lecture à transfert de charges comprenant une diode (D) de lecture et un amplificateur de lecture, caractérisé en ce que l'amplificateur de lecture comprend un premier étage d'amplification permettant de convertir en variations de courant (AI) les variations de tension (AVg) recueillies aux bornes de la diode (D) de lecture et un deuxième étage d'amplification permettant de faire une lecture desdites variations de courant. 2. Dispositif selon la revendication 1, caractérisé en ce que le premier étage d'amplification est un transistor MOS (T4) dont la grille est reliée à une première borne de la diode (D) de lecture dont l'autre borne est reliée à la masse du dispositif. 3. Dispositif selon la revendication 1 ou 2, caractérisé en ce que le deuxième étage d'amplification est un amplificateur de type base commune. 4. Dispositif selon la revendication 3, caractérisé en ce que l'amplificateur de type base commune est un transistor bipolaire (T5) dont la base est reliée à la masse du dispositif par l'intermédiaire d'une capacité (CB), ladite base étant reliée à une tension (VB) réglée de façon à rendre ledit transistor bipolaire (T5) passant, dont l'émetteur est relié à la source du transistor MOS(T4) et à une première borne d'un générateur de courant (14) dont la deuxième borne est reliée à la masse du dispositif, et dont le collecteur qui représente la sortie (S) de l'amplificateur de lecture est relié à une tension d'alimentation (VDD2) par l'intermédiaire d'une résistance (R). 5. Dispositif selon la revendication 4, caractérisé en ce que le transistor MOS (T4) est un transistor de type N, en ce que la première borne de la diode (D) de lecture est la cathode de ladite diode et en ce que le transistor bipolaire (T5) est un transistor de type NPN. 6. Dispositif selon la revendication 4, caractérisé en ce que le transistor MOS (T4) est un transistor de type P, en ce que la première borne de la diode (D) de lecture est l'anode de ladite diode et en ce que le transistor bipolaire (T5) est un transistor de type PNP.5