Brevet FR2728388A1 — publié le 19960621

PROCEDE DE FABRICATION D'UN TRANSISTOR BIPOLAIRE La présente invention concerne la fabrication de dispositifs à semiconducteurs, et plus particulièrement un procédé de fabrication d'un transistor bipolaire utilisant une isolation par tranchée améliorée, de manière à améliorer l'intégration et les performances de celui-ci. Pour améliorer les caractéristiques de fonctionnement d'un dispositif à semiconducteurs, plusieurs types de transistors bipolaires à hétérojonctions ont été activement développés. L'un typique d'entre eux possède une base en SiGe qui se substitue à une base en silicium, et utilise la caractéristique de rétrécir la bande d'énergie interdite et le calibre en fonction de la teneur en Ge dans la base en SiGe. De manière similaire aux transistors conventionnels à homojonctions, un tel transistor bi- polaire à hétérojonctions utilise un polysilicium comme matériau de composant constituant une base extrinsèque et une électrode d'émetteur en plus d'une source de diffusion d'impureté de l'électrode d'émetteur, et un matériau SiGe comme matériau de composant constituant une base intrinsèque, permettant ainsi d'augmenter le rendement d'injection de l'émetteur. De plus, dans le transistor bipolaire, comme la base intrinsèque est composée d'une couche ultra-fine dopée avec une impureté à haute concentration, un gain en courant et une vitesse de commutation de celui-ci peuvent être améliorés. Lorsqu'on augmente l'intégration d'un dispositif à semi-conducteurs, c'est-à-dire lorsqu'on diminue la taille d'un dispositif à semi-conducteurs, une croissance épitaxiale sélecti- ve est développée pour former un film épitaxial mince, et des recherches ont également été acti- vement menées pour qu'un film en siliciure métallique, par exemple un film de TiSi2, soit utili- sé à la place d'un film de polysilicium comme film mince pour l'électrode de base. La Figure 1 montre la configuration d'un transistor bipolaire à hétérojonctions de type n-p- n de l'art antérieur, dans lequel une base intrinsèque en SiGe est fabriquée par super croissance épitaxiale selective et auto-réglée. La fabrication du transistor bipolaire va être décrite brièvement cidessous en se référant à la Figure 1. Apres avoir formé l'un après l'autre un sous-collecteur n+ 2 et un collecteur n- 3 sur un substrat en silicium, une isolation par tranchée est d'abord réalisée pour former une tranchée, puis on remplit la tranchée avec un matériau isolant pour former une couche 4 isolant l'isola- tion. Une couche 5 isolante à motifs, une couche 6 de polysilicium p+, une couche isolante 7 et une couche de nitrure latérale 8 sont ensuite formées successivement l'une au-dessus l'autre pour définir une région de collecteur de type n 9, puis une impureté est implantée sélectivement dans la région 9 de collecteur de type n. La couche 6 de polysilicium p+ est prévue pour servir de film mince d'électrode de base. Ensuite, sur une région active définie, une base intrinsèque 10 en SiGe est formée par MBE à source gazeuse (épitaxie par faisceau moléculaire), et une couche 11 de polysilicium est formée par croissance épitaxiale sélective. La couche 11 de polysilicium est prévue pour connecter électriquement la couche 6 de polysilicium p+ à la base 10 en SiGe. Ainsi, une région présentant une capacité parasite entre le collecteur et la base est limitée seulement par la couche 11 de polysilicium. Enfin, après avoir formé une couche isolante 12 de paroi latérale sur la base intrinsèque en SiGe, un émetteur 13 est formé de manière auto- réglée et des électrodes 15 sont formées par métallisation. En conséquence, le transistor bipolaire à hétérojonctions de la Figure 1 est fa- briqué. Comme décrit dans le procédé de l'art antérieur ci-dessus, la base intrinsèque 10 est com- posée d'un matériau SiGe, ce qui permet d'augmenter le rendement d'injection de l'émetteur. De plus, le collecteur et la base sont auto-réglés et l'émetteur et la base sont également auto-ré- glés. De plus, comme une région présentant une capacité parasite est limitée à une région à mo- tifs constituée par la couche 8 de nitrure latérale et la couche isolante 12 de paroi latérale, une ré- sistance parasite de la base peut être réduite par ajustement de l'épaisseur de la région à motifs. Cependant, comme la région à capacité parasite entre le collecteur et la base est définie par un motif de la couche de polysilicium 11 en utilisant une gravure latérale humide, la stabilité du procédé de définition est abaissée au niveau de l'uniformité ou de la reproductibilité, de sorte qu'un tel transistor bipolaire peut présenter des performances dégradées. De plus, dans le procédé de l'art antérieur, comme une croissance épitaxiale sélective, qui est extrêmement lente à réaliser, est utilisée deux fois afin de former la base 10 et la couche 11 de polysilicium, et comme les matériaux composant la base et la couche de polysilicium sont différents l'un de l'autre, la séquence de fabrication est compliquée et le rendement de produc- tion est sérieusement amoindri. De plus, si un polysilicium vient à être formé par croissance, même en très petite quantité, sur la base ultra-mince 10, le transistor bipolaire souffre d'une influence très néfaste, de sorte qu'il peut mal fonctionner. Un objectif de la présente invention est de fournir un procédé de fabrication d'un transistor bipolaire dont l'intégration et les performances peuvent être améliorées en utilisant une isolation par tranchée améliorée. Selon l'aspect de la présente invention, le procédé de fabrication d'un transistor bipolaire comprend les étapes consistant à éliminer l'une après l'autre par gravure des portions corres- pondant à une tranchée en utilisant un masque de formation de tranchée, jusqu'à une profon- deur prédéterminée du collecteur enfoui, pour former la tranchée; remplir une couche isolant l'isolation dans la tranchée; polir la couche isolant l'isolation jusqu'à une surface de la couche d'oxyde de silicium; former séquentiellement une deuxième couche isolante sur la couche iso- lant l'isolation et la couche d'oxyde de silicium; élirminer la première couche de polysilicium et la première couche isolante formées sur une région inactive autre qu'une région active définie par la tranchée; oxyder thermiquement la couche de collecteur formée sur la région inactive pour former une couche d'oxyde thermique; éliminer la deuxième couche isolante et former l'une après l'autre une troisième couche de polysilicium, une troisième couche isolante et une deuxième couche de nitrure; éliminer par gravure des couches formées sur une portion de la première couche isolante pour former une ouverture dans la région active; former une première paroi latérale sur les deux bords de l'ouverture et éliminer la première couche isolante; former une base intrinsèque dans une région o la première couche isolante est éliminée pour connecter électriquement la base intrinsèque avec une base extrinsèque de manière auto-réglée; former une deuxième paroi latérale des deux côtés de la première paroi latérale; et former une couche d'émetteur sur la base intrinsèque. Dans ce procédé, la couche isolante a une épaisseur comprise entre 300 et 500 À, et la couche de polysilicium a environ 2000 d'épaisseur, et chaque épaisseur de la deuxième o couche de polysilicium et de la couche de nitrure est déterminée par une vitesse de polissage choisie pour la profondeur de la tranchée jusqu'à la couche isolant l'isolation. Dans ce procédé, la couche isolant l'isolation est composée de l'un de Si3N4, SiO2 et un verre de silice contenant du bore et du phosphore. Dans ce procédé, la couche d'émetteur est composée d'une couche de polysilicium mono- couche dopée avec une impureté ayant une concentration élevée de lxlO20 cm'3 ou plus. Dans ce procédé, la couche d'émetteur est composée d'une structure multicouche, la struc- ture multicouche étant composée d'une couche inférieure composée d'un silicium monocristallin de 1018 cm'3 ou moins et d'une couche supérieure formée sur la couche inférieure et composée d'un polysilicium dopé avec une impureté ayant une concentration élevée de lx1020 cm'3 ou plus. Selon un autre aspect de la présente invention, le procédé de fabrication d'un transistor bi- polaire comprend les étapes consistant à injecter une impureté dans un substrat en silicium pour former un collecteur enfoui conducteur; former une couche de collecteur au-dessus du substrat en silicium; former l'une après l'autre une première couche isolante, une première couche de polysilicium, une couche d'oxyde de silicium, une première couche de nitrure et une deuxième couche de polysilicium sur la couche de collecteur; définir des régions active et inactive en utili- sant une couche d'agent photorésistant à motifs formée sur la deuxième couche de polysili- cium; éliminer des couches formées sur la première couche de polysilicium de la région inacti- ve; former une couche de nitrure de paroi latérale des deux côtés des couches formées sur la ré- gion active; déposer une deuxième couche isolante par-dessus; éliminer la couche de nitrure de paroi latérale et procéder à une gravure pour former une tranchée; remplir la tranchée avec une couche isolant l'isolation; polir la couche isolant l'isolation jusqu'à une surface de la couche d'oxyde de silicium; former séquentiellement une deuxième couche isolante sur la couche iso- lant l'isolation et la couche d'oxyde de silicium; éliminer la première couche de polysilicium et la première couche isolante formées sur une région inactive autre qu'une région active définie par la tranchée; oxyder thermiquement la couche de collecteur formée sur la région inactive pour former une couche d'oxyde thermique; éliminer la deuxième couche isolante et former l'une après l'autre une troisième couche de polysilicium, une troisième couche isolante et une deuxième couche de nitrure; éliminer par gravure des couches formées sur une portion de la première couche isolante pour former une ouverture dans la région active; former une première paroi latérale sur les deux bords de l'ouverture et éliminer la première couche isolante; former une base intrinsèque dans une région o la première couche isolante est éliminée pour connecter électriquement la base intrinsèque avec une base extrinsèque de manière auto-réglée; former une deuxième paroi latérale des deux côtés de la première paroi latérale; et former une couche d'émetteur sur la base intrinsèque. Dans ce procédé, la couche isolante est composée de l'un de Si3N4, un polyimide et un verre de silice contenant du bore et du phosphore. Dans ce procédé, la couche d'émetteur est composée d'une couche de polysilicium mono- couche dopée avec une impureté ayant une concentration élevée de lx1020 cn'3 ou plus. 1 0 Dans ce procédé, la couche d'émetteur est composée d'une structure multicouches, la structure multicouches étant composée d'une couche inférieure composée d'un silicium mono- cristallin de 1018 cmn-3 ou moins et d'une couche supérieure formée sur la couche inférieure et composée d'un polysilicium dopé avec une impureté ayant une concentration élevée de lx1020 cm-3 ou plus. La présente invention pourra être mieux comprise et son objectif apparaîtra aux spécialistes en la matière en se référant aux croquis joints comme suit: La Figure 1 est une vue en coupe montrant la configuration d'un transistor bipolaire à hété- rojonctions qui est fabriqué selon un procédé de fabrication de l'art antérieur; La Figure 2 est une vue en coupe montrant la configuration d'un transistor bipolaire qui est fabriqué selon un procédé de fabrication de la présente invention; Les Figures 3A à 3N sont des vues en coupe montrant les étapes du procédé de fabrication du transistor bipolaire de la Figure 2 selon un mode de réalisation de la présente invention; et Les Figures 4A à 4H sont des vues en coupe montrant les étapes du procédé de fabrication du transistor bipolaire de la Figure 2 selon un autre mode de réalisation de la présente invention. La Figure 2 montre la construction du transistor bipolaire qui est fabriqué selon le procédé de fabrication de la présente invention. Le transistor bipolaire de la Figure 2 possède un substrat 21 en silicium muni d'un collec- teur enfoui 22 en son intérieur, un collecteur 23 défmini par des tranchées remplies avec une couche isolante, une base intrinsèque 30 formée sur le collecteur 23, une base extrinsèque 26 isolée électriquement du substrat 21 en silicium grâce à une couche d'oxyde thermique 25 inter- calée entre eux, une couche conductrice 31 de polysilicium formée de manière auto-réglée pour connecter électriquement la base intrinsèque à la base extrinsèque, et un émetteur formé sur une portion de la base intrinsèque et composé d'un polysilicium dopé avec une impureté. Dans le procédé de fabrication du transistor bipolaire de la Figure 2, l'intégration du tran- sistor bipolaire peut être améliorée et augmentée car une zone latérale de la tranchée est augmen- tée en proportion de la profondeur de la tranchée. De plus, le nombre des tranchées peut être réduit car la région de collecteur globale autre que la région active est oxydée thermiquement. Dans le procédé de la présente invention, comme ni une couche 4 isolant l'isolation produi- te par une isolation par tranchée de l'art antérieur (comme le montre la Figure 1), ni une couche isolante 5 destinée à définir une région active ne sont nécessaires, le transistor bipolaire peut être réduit de taille, et une capacité parasite apparaissant entre le sous-collecteur et le substrat peut être réduite. De plus, l'épaisseur d'une couche isolante destinée à définir les bases intrinsèque et extrin- sèque, respectivement 26, 30, peut être contrôlée arbitrairement de manière égale à celle de la tranchée peu profonde, ce qui permet de réduire une capacité parasite d'une connexion métal- lique. L'émetteur, la base et le collecteur sont tous formés de manière auto-réglée, de sorte que la séquence de fabrication du transistor bipolaire peut être simplifiée. Se référant à la Figure 3A, dans un substrat 21 en silicium, une impureté de type n' est im- plantée par méthode ionique, puis un procédé de recuit est effectué pour former un collecteur enfoui 22 dans le substrat en silicium 21. Ensuite, une couche 23 de collecteur est formée sur le substrat 21 en silicium. Comme le montre la Figure 3B, sur la couche 23 de collecteur, plusieurs couches, à savoir une couche isolante 4', une première couche 5' de polysilicium, une couche 6' d'oxyde de sili- cium, une couche 7' de nitrure et une deuxième couche 8' de polysilicium, sont formées l'une après l'autre. La couche isolante 4' possède alors une épaisseur de 300 à 500 À et la première couche 5' de polysilicium a environ 2000 À d'épaisseur. En particulier, chaque épaisseur de la deuxième couche 8' de polysilicium et de la couche 7' de nitrure est déterminée par une vitesse de polissage choisie pour la profondeur de la tran- chée jusqu'à la couche isolant l'isolation devant être formée par le procédé suivant. Sur la Figure 3C, un procédé de gravure est effectué en utilisant un masque de formation de tranchée pour former une tranchée. En détail, après avoir défini une région active en utilisant un masque de tranchée, des portions correspondant à la tranchée sont éliminées l'une après l'autre par gravure jusqu'à une profondeur prédéterminée du collecteur enfoui 22. On peut voir que la profondeur de la tranchée représentée sur la Figure 3C est différente de celle de la tran- chée représentée sur la Figure 1. La tranchée de la Figure 3C est formée jusqu'à une certaine profondeur de la couche enfouie 22, alors que la tranchée de la Figure 1 est formée jusqu'à une certaine profondeur du substrat en silicium 1. De plus, une couche 24' isolant l'isolation vient remplir dans la tranchée et est formée sur la deuxième couche 8' de polysilicium. La couche 24' isolant l'isolation est composée de l'un de Si3N4, SiO2 et un verre de silice contenant du bore et du phosphore (BPSG). Se référant à la Figure 3D, un polissage mécanique et chimique de la couche 24' isolant l'isolation est effectué jusqu'à ce qu'une surface de la deuxième couche 8' de polysilicium soit mise à nu. La deuxième couche 8' de polysilicium est alors utilisée comme repère d'arrêt de po- lissage. Ensuite, comme le montre la Figure 3E, après avoir éliminé la deuxième couche 8' de po- lysilicium mimse à nu en utilisant une gravure humide ou sèche, un aplanissement de la couche 24' isolant l'isolation est effectué par polissage chimico-mécanique en utilisant la couche 7' de nitrure comme repère d'arrêt de polissage. La couche 7' de nitrure est également éliminée, comme le montre la Figure 3E. De plus, une couche isolante à double couche 9', 10' est déposée sur la couche 6' d'oxyde de silicium et la couche 24' isolant l'isolation, comme le montre la Figure 3F. La couche isolan- te à double couche est prévue pour protéger la région active de toute détérioration due à l'oxyda- tion thermique qui suit. Après avoir formé une couche photorésistante à motifs uniquement sur la région active dé- finie par des tranchées, la couche isolante à double couche, la première couche 54 de polysili- cium et la couche isolante 4', qui sont formées sur une région inactive, sont éliminées l'une après l'autre, comme le montrent les Figures 3G et 3H. Ensuite, comme le montre la Figure 31, on procède à une oxydation thermique pour former une couche 25 d'oxyde thermique. La couche 25 d'oxyde thermique est formée par oxydation de la couche 23 de collecteur pendant l'oxydation thermique. La couche 23 de collecteur située dans la région active définie par la couche 24 isolant l'isolation n'est pas oxydée, à cause de la couche isolante à double couche et de la couche isolant l'isolation. Apres avoir éliminé la couche isolante à double couche formée seulement sur la région acti- ve, comme le montre la Figure 3J, une troisième couche 11' de polysilicium dopée avec une irm- pureté, une couche isolante 12' et une couche 13' de nitrue sont formées successivement l'une sur l'autre. Sur la Figure 3K, un motif est formé pour définir une portion de la région active, puis une gravure est effectuée pour éliminer plusieurs couches formées sur la couche isolante 4' dans la portion de la région active. Une première paroi latérale 28 d'une couche de nitrure est ensuite formée des deux côtés de la portion éliminée pour définir une base extrinsèque 26, et la couche isolante 4' est éliminée pour former une base intrinsèque 31, comme le montre la Figure 3K Dans le même temps, une couche de polysilicium de connexion 31 est formée de manière auto- réglée pour connecter électriquement la base extrinsèque 26 à la base intrinsèque 31. Comme le montre la Figure 3I, la base intrinsèque 31 est formée dans une région o la couche 4' de nitrure est éliminée, puis une deuxième paroi latérale 29 est formée sur la première paroi latérale 28 pour définir une région d'émetteur. De plus, une couche de polysilicium conducteur monocouche est déposée sur la base in- trinsèque 30 pour former l'émetteur 33. La couche de polysilicium conducteur est dopée avec une impureté ayant une concentration élevée, à savoir lx1020 cm-3 ou plus. D'autre part, l'émetteur est composé d'une structure multicouche qui présente une couche inférieure composée de silicium monocristallin de 1018 crnm3 ou moins et une couche supérieure formée sur la couche inférieure et composée de polysilicium dopé avec une impureté avec une impureté ayant une concentration élevée de lx1020 cmn-3 ou plus à la place de la couche de poly- silicium conducteur monocouche. Enfin, comme le montre la Figure 3N, des électrodes 35 sont formées à travers des orifices de contact respectifs. Dans ce qui suit, le procédé de fabrication du transistor bipolaire de la Figure 2 selon un autre mode de réalisation de la présente invention va être décrit en se référant aux Figures 4A à 4H. Des éléments de composant ayant des fonctions similaires à celles des éléments de compo- sants du transistor bipolaire fabriqué selon le premier mode de réalisation (représenté sur les Figures 3A à 3N) sont repérés par les mêmes numéros de référence, et leurs descriptions sont donc omises. Dans le procédé de fabrication du premier mode de réalisation, la région active est définie par un procédé de gravure en utilisant un masque de formation de tranchée. Dans le procédé de fabrication du second mode de réalisation, à la différence du premier mode de réalisation, une région active est définie par une tranchée relativement peu profonde qui est formée par une couche de nitrure de paroi latérale. Se référant à la Figure 4A, de manière similaire à la Figure 3A, une impureté de type n' est implantée par méthode ionique dans un substrat 21 en silicium, puis on procède à un recuit ther- mique pour former un collecteur enfoui conducteur 22 dans le substrat 21 en silicium Puis une couche 23 de collecteur est formée sur le substrat 21 en silicium. Comme le montre la Figure 4B, sur la couche 23 de collecteur, plusieurs couches, à savoir 1 5 une couche isolante 4', une première couche 5' de polysilicium, une couche 6' d'oxyde de sili- cium, une couche 7' de nitrure et une deuxième couche 8' de polysilicium, sont formées l'une après l'autre. La couche isolante 4' possède alors une épaisseur de 300 à 500 À et la première couche 5' de polysilicium a environ 2000 A d'épaisseur. En particulier, chaque épaisseur de la deuxième couche 8' de polysilicium et de la couche 7' de nitrure est déterminée par une vitesse de polissage choisie pour la profondeur de la tran- chée jusqu'à la couche isolant l'isolation devant être formée par le procédé suivant Sur la Figure 4C, des régions active et inactive sont formées par une couche photorésistan- te à motifs (non représentée) formée sur la deuxième couche 8' de polysilicium, et plusieurs couches sur la première couche 5' de polysilicium de la région active sont éliminées. Ensuite, après avoir déposé une couche de nitrure au-dessus, un motif est formé pour former une couche 54 de nitrure de paroi latérale, et une couche 9' d'oxyde de silicium servant de couche isolante est formée sélectivement sur une surface à nu de la première couche 5' de polysilicium et sur la deuxième couche 8' de polysilicium. La largeur d'une tranchée à former par le procédé suivant est déterminée par celle de la couche 54 de nitrure de paroi latérale, et la profondeur de la tranchée est déterminée par celle de plusieurs couches formées sur le collecteur 23. Se référant à la Figure 4D, après avoir éliminé la couche 54 de nitrure de paroi latérale, on procède à une gravure en utilisant un motif de la couche 54 de nitrure de paroi latérale comme masque de formation de tranchée pour former une tranchée. Alors, des portions correspondant à la tranchée sont l'une après l'autre éliminées par gravure jusqu'à une profondeur prédétermi- née du collecteur enfoui. Comme dans le premier mode de réalisation, on peut voir que la profondeur de la tranchée représentée sur la Figure 4D est différente de celle de la tranchée représentée sur la Figure 1. La tranchée de la Figure 4 est formée jusqu'à une certaine profondeur de la couche enfouie 22, mais la tranchée de la Figure 1 est formée jusqu'à une certaine profondeur du substrat en sili- CiUI'I'1 De plus, une couche isolante 44' est remplie dans la tranchée et formée sur la couche d'oxyde de silicium 9. La couche isolante 44' est composée de l'un de Si3N4, un polyimide et un verre de silice contenant du bore et du phosphore (BPSG). Se référant à la Figure 4E, la couche 9' d'oxyde de silicium et la couche isolante 44 sont éliminées par gravure. Ensuite, comme le montre la Figure 4F, les couches de polysilicium 5', 8' des régions acti- ve et inactive sont éliminnées. Une oxydation thermique est effectuée pour oxyder le collecteur 23 de la région inactive, de sorte qu'une couche d'oxyde thermique 45 peut être formée, comme le montre la Figure 4G. Dans ce mode de réalisation, comme l'épaisseur de la couche 45 d'oxyde thermique peut être contrôlée arbitrairement de manière égale à la profondeur de la tranchée, une capacité para- site apparaissant pendant la métallisation peut être réduite. Les procédures suivantes dans le deuxième mode de réalisation sont identiques aux étapes des Figures 3I à 3N du premier mode de réalisation, et leurs descriptions sont donc omises. Comme décrit précédemment, selon le procédé de fabrication d'un transistor bipolaire de la présente invention, une région active est définie en utilisant une tranchée de surface, ce qui per- met de simplifier sa séquence de fabrication. De plus, avec le procédé de fabrication, une région isolante est réduite de largeur, ce qui permet d'améliorer l'intégration et un rendement de production en les augmentant. En outre, comme une capacité de jonction entre émetteur et base ou entre base et collecteur est minimisée, les caractéristiques de fonctionnement du dispositif bipolaire peuvent être amé- liorées dans la bande de hautes fréquences de celui-ci. Il va de soi que diverses autres modifications apparaîtront et pourront facilement être ap- portées par les spécialistes en la matière sans s'écarter du cadre ni de l'esprit de la présente in- vention. En conséquence, le cadre des revendications ci-après ne doit pas être considéré corne se limitant à la description exposée ci-dessus, mais les revendications doivent plutôt être consi- dérées comme englobant toutes les caractéristiques de nouveauté brevetable qui résident dans la présente invention, y compris toutes les caractéristiques qui seraient traitées comme équiva- lentes par les spécialistes en la matière, à qui s'adresse cette invention. REVENDICATIONS 1. Procédé de fabrication d'un transistor bipolaire, comprenant les étapes consistant à: éliminer l'une après l'autre par gravure des portions correspondant à une tranchée en utili- sant un masque de formation de tranchée, jusqu'à une profondeur prédéterminée du collecteur enfoui (22), pour former la tranchée; remplir une couche (24') isolant l'isolation dans la tranchée; polir la couche isolant l'isolation jusqu'à une surface de la couche (6) d'oxyde de siliciunm; former séquentiellement une deuxième couche (9', 10') isolante sur la couche isolant l'iso- lation et la couche d'oxyde de silicium; éliminer la première couche (5') de polysilicium et la première couche (4) isolante formées sur une région inactive autre qu'une région active définie par la tranchée; oxyder thermiquement la couche de collecteur (23) formée sur la région inactive pour for- mer une couche (25) d'oxyde thermique; éliminer la deuxième couche isolante et former l'une après l'autre une troisième couche (11') de polysilicium, une troisième couche (12') isolante et une deuxième couche (13) de ni- 1 5 trure; éliminer par gravure des couches formées sur une portion de la première couche isolante pour former une ouverture dans la région active; former une première paroi latérale (28) sur les deux bords de l'ouverture et éliminer la première couche isolante; former une base intrinsèque (30) dans une région o la première couche isolante est élirni- née pour connecter électriquement la base intrinsèque avec une base extrinsèque (26) de manière auto-réglée; former une deuxième paroi latérale (32) des deux côtés de la première paroi latérale; et former une couche d'émetteur (33) sur la base intrinsèque. 2. Procédé selon la Revendication 1, dans lequel la couche isolante (4') a une épaisseur de 300 à 500 À, et la première couche (5') de polysilicium a environ 2000 À d'épaisseur, et dans lequel chaque épaisseur de la deuxième couche (8') de polysilicium et de la couche (7') de nitru- re est déterminée par une vitesse de polissage choisie pour la profondeur de la tranchée jusqu'à la couche (24') isolant l'isolation. 3. Procédé selon la Revendication 1, dans lequel la couche (24') isolant l'isolation est composée de l'un de Si3N4, SiO, et un verre de silice contenant du bore et du phosphore. 4. Procédé selon la Revendication 1, dans lequel la couche d'émetteur (33) est composée d'une couche de polysilicium monocouche dopée avec une impureté ayant une concentration élevée de lx1020 cmn3 ou plus. 5. Procédé selon la Revendication 1, dans lequel la couche d'émetteur (33) est composée d'une structure multicouche, la structure multicouche étant composée d'une couche inférieure composée d'un silicium monocristallin de 1018 cm-3 ou moins et d'une couche supérieure for- mée sur la couche inférieure et composée d'un polysilicium dopé avec une impureté ayant une concentration elevée de lx1O20 cm'3 ou plus. 6. Procédé de fabrication d'un transistor bipolaire, comprenant les étapes consistant à: injecter une impureté dans un substrat (21) en silicium pour former un collecteur enfoui (22) conducteur; former une couche (23) de collecteur sur le substrat en silicium; former l'une après l'autre une première couche isolante (4'), une première couche (5') de polysilicium, une couche (6') d'oxyde de silicium, une première couche (7') de nitrure et une deuxième couche (8') de polysilicium sur la couche de collecteur; définir des régions active et inactive en utilisant une couche d'agent photorésistant à motifs formée sur la deuxième couche de polysilicium; éliminer des couches formées sur la première couche de polysilicium de la région inactive; former une couche (54) de nitrure de paroi latérale des deux côtés des couches formées sur la région active; déposer une deuxième couche (9') isolante au-dessus; éliminer la couche de nitrure de paroi latérale et procéder à une gravure pour former une tranchée; remplir la tranchée avec une couche isolant l'isolation; polir la couche isolant l'isolation jusqu'à une surface de la couche d'oxyde de silicium; former séquentiellement une deuxième couche isolante sur la couche isolant l'isolation et la couche d'oxyde de silicium; éliminer la première couche de polysilicium et la première couche isolante formées sur une région inactive autre qu'une région active définie par la tranchée; oxyder thermiquement la couche de collecteur formée sur la région inactive pour former une couche (45) d'oxyde thermique; éliminer la deuxième couche isolante et former l'une après l'autre une troisième couche de polysilicium, une troisième couche isolante et une deuxième couche de nitrure; éliminer par gravure des couches formées sur une portion de la première couche isolante pour former une ouverture dans la région active; former une première paroi latérale sur les deux bords de l'ouverture et éliminer la première couche isolante; former une base intrinsèque dans une région o la première couche isolante est éliminée pour connecter électriquement la base intrinsèque avec une base extrinsèque de manière auto-ré- glée; former une deuxième paroi latérale des deux côtés de la première paroi latérale; et former une couche d'émetteur sur la base intrinsèque. 7. Procédé selon la Revendication 6, dans lequel la couche isolante (44) est composée de l'un de Si3N4, un polyimide et un verre de silice contenant du bore et du phosphore. 8. Procédé selon la Revendication 6, dans lequel la couche d'émetteur est composée d'une couche de polysilicium monocouche dopée avec une impureté ayant une concentration élevée de lx1020 cm-3 ou plus. 9. Procédé selon la Revendication 6, dans lequel la couche d'émetteur est composée d'une structure multicouches, la structure multicouches étant composée d'une couche inférieure com- posée d'un silicium monocristallin de 1018 cm-3 ou moins et d'une couche supérieure formée sur la couche inférieure et composée d'un polysilicium dopé avec une impureté ayant une concentration élevée de lx1020 cmn-3 ou plus.