Brevet FR2725328A1 — publié le 19960405

La présente invention concerne de façon générale des convertisseurs analogique-numérique, et elle concerne plus particulièrement un procédé et un dispositif pour corriger la non-linéarité dans le processus de conversion analogique-numérique et/ou dans le conditionnement de signal qui précède le processus de conversion analogiquenumérique. La présente invention concerne plus précisément un procédé pour corriger la non-linéarité qui n'exige pas une référence de linéarité et qui n'est pas limité à une sorte particulière de technologie de convertisseur. Les technologies de conversion numérique-analogique (CNA) et de conversion analogique-numérique (CAN) à haute résolution sont devenues des technologies clés en ce qui concerne les circuits analogiques pour des applications audio et de télécommunications numériques. On obtient aisément une précision d'au moins seize bits sous forme monolithique en utilisant des convertisseurs à suréchantillonnage étalonnés en courant continu, comme le convertisseur numérique-analogique delta-sigma qui est décrit dans le brevet des E.U.A. n" 5 087 914, délivré à Sooch et al.Dans un tel convertisseur delta-sigma, un filtre d'interpolation reçoit un signal d'entrée numérique à la cadence d'échantillonnage d'entrée Fg, il augmente la cadence d'échantillonnage, et il filtre ensuite tous les signaux images et le bruit de quantification à Fo/2 et au-dessus. Le signal de sortie du filtre d'interpolation est reçu par un modulateur delta-sigma numérique qui convertit le signal de sortie du filtre d'interpolation en un train de données à 1 bit. Ce train de données à un bit commande un CNA à un bit ayant seulement deux niveaux analogiques. Le signal analogique qui provient du CNA est reçu par un filtre passe-bas analogique qui fournit le signal de sortie analogique du convertisseur numériqueanalogique delta-sigma.Du fait que le signal de sortie analogique est obtenu à partir des deux niveaux analogiques du CNA à un bit, le processus de conversion numérique-analogique est monotone et très linéaire. Des convertisseurs numérique-analogique et analogique-numérique delta-sigma sont capables de procurer une précision très supérieure à seize bits. Cependant, à la résolution supérieure, la non-linéarité devient notable en ce qui concerne le bit de résolution de moindre poids. Pour des applications d'instrumentation, la non-linéarité représente une erreur ou un écart par rapport à une valeur exacte. Dans des applications audio ou de traitement de signal, la non-linéarité fait apparaître une distorsion harmonique et d'intermodulation dans le signal converti. Une telle distorsion harmonique et d'intermodulation peut masquer des composantes désirées du signal converti. La plupart des techniques connues pour obtenir une linéarité élevée dans la conversion numérique-analogique et analogique-numérique exigent une certaine sorte de référence d'étalonnage extrêmement linéaire. On a utilisé un générateur de fonction en rampe à titre de référence de linéarité pour l'étalonnage d'un convertisseur N/A. Comme décrit dans le document de Maio et al., "An Untrimmed D/A Converter with 14-Bit Resolution", un CNA comportant un réseau en échelle R/2R a un double jeu d'éléments d'absorption de courant commutés, formant un sous-CNA qui réagit à des données de compensation. Les données de compensation sont lues dans une mémoire vive qui est programmée au cours d'un cycle d'étalonnage.Dans le cycle d'étalonnage, un circuit de compteur applique le signal d'entrée numérique au CNA, et le signal de sortie du CNA est comparé avec une fonction en rampe extrêmement linéaire qui est générée par un intégrateur de Miller utilisant un condensateur au styrol. Le circuit de compteur réagit à la comparaison de façon à programmer la mémoire vive avec les données d'étalonnage. On a utilisé un oscillateur sinusoïdal à faible distorsion à titre de référence de linéarité pour l'étalonnage d'un CNA dans un convertisseur analogique-numérique (CAN) à sous-gamme. Comme décrit dans le brevet des E.U.A. n" 4 612 533, délivré à Evans, des valeurs d'étalonnage numériques pour réduire la distorsion harmonique sont calculées par un microprocesseur qui effectue une transformation de Fourier rapide sur des valeurs numérisées, lorsque le signal de l'oscillateur sinusoïdal à faible distorsion est appliqué au convertisseur analogique-numérique. On a utilisé un convertisseur analogique-numérique à titre de référence de linéarité pour étalonner un convertisseur numérique-analogique. Comme décrit dans le document de Cataltepe et al., "Digitally Corrected Multi Bitta Data Converters", 1989, IEEE International Symposium on Circuits and Systems, Portland, Oregon, 8-11 mai 1989, les blocs de circuit d'un CAN delta-sigma multibit sont réarrangés au cours de l'étalonnage pour former un CAN delta-sigma à un seul bit qui est utilisé pour étalonner un CNA à sous-convertisseur interne, multibit. Pendant l'étalonnage, le signal d'entrée qui est appliqué au CAN delta-sigma à un seul bit est une rampe numérique qui est générée par un compteur à N bits, et il est appliqué à l'entrée du CNA à sous-convertisseur interne multibit.Le signal de sortie du CNA à sous-convertisseur est numérisé par le CAN delta-sigma à un seul bit. Le CAN delta-sigma à un seul bit fournit des données de non-linéarité qui sont enregistrées dans une mémoire. Les procédés ci-dessus employant une référence de linéarité souffrent du problème qui consiste en ce que la précision du CNA étalonné est limitée par la précision de la référence de linéarité, et il est relativement difficile d'obtenir une bonne référence de linéarité. Une technique d'auto-étalonnage a été imaginée pour étalonner un CNA à condensateurs commutés, qui est interne à un CAN à approximations successives. Comme décrit dans le brevet des E.U.A. n" 4 709 225 délivré à Welland et al., il est souhaitable dans un tel CNA que les condensateurs forment une séquence de valeurs pondérée de façon binaire. La technique d'auto-étalonnage comprend les opérations qui consistent à connecter séquentiellement des condensateurs d'ajustement en parallèle avec un condensateur principal, et à déterminer, lorsque chaque condensateur d'ajustement est connecté, si la capacité parallèle résultante est supérieure ou inférieure à celle d'un condensateur de référence. Si la capacité résultante est trop élevée, le condensateur d'ajustement est déconnecté, mais dans le cas contraire il est laissé connecté. Le processus est répété, jusqu'à ce que chaque condensateur d'ajustement ait été essayé. La capacité résultante finale est la capacité qui correspond à la plus faible valeur de capacité dans la séquence. Pour ajuster la valeur de capacité immédiatement supérieure dans la séquence, la capacité résultante finale est connectée en parallèle avec le condensateur de référence, pour former un nouveau condensateur de référence, et le processus est répété pour ajuster la valeur de capacité immédiatement supérieure dans la séquence, et ainsi de suite, jusqu'à ce que toutes les valeurs de capacité aient été ajustées. Des procédés d'auto-étalonnage connus sont limités à une sorte parriculière de technologie de convertisseur. Par conséquent, il existe un besoin portant sur un procédé de correction de non-linéarité dans des convertisseurs numérique-analogique et analogique-numérique qui n'exige pas une référence de linéarité et qui ne soit pas limité à une sorte particulière de technologie de convertisseur. Un aspect fondamental de l'invention procure un procédé pour compenser de façon numérique un signal numérique qui est produit par un convertisseur analogiquenumérique, de façon à réduire la distorsion. Le procédé comprend les étapes suivantes : on génère un signal d'étalonnage analogique ayant au moins une composante de fréquence; on applique le signal d'étalonnage analogique au convertisseur analogique-numérique pour produire le signal numérique par conversion du signal d'étalonnage analogique; on compense le signal numérique conformément à au moins un coefficient de compensation, pour produire un signal numérique compensé; on traite de façon numérique le signal numérique compensé pour sélectionner une composante de distorsion dans le signal numérique compensé, produite par non-linéarité, à partir de la composante de fréquence, et pour obtenir une mesure de la composante de distorsion sélectionnée; et on ajuste le coefficient de compensation sous la dépendance de la mesure, pour réduire la composante de distorsion. Ce procédé a l'avantage consistant en ce qu'il peut être mis en oeuvre de façon itérative en utilisant des techniques numériques, pour éliminer virtuellement la distorsion. Un autre aspect de l'invention procure un procédé pour étalonner un convertisseur analogique-numérique. Le procédé comprend les étapes suivantes : on génère un signal d'étalonnage analogique ayant une première composante de fréquence et une seconde composante de fréquence; on fait fonctionner le convertisseur analogique numérique dans un mode d'étalonnage, pour convertir le signal d'étalonnage analogique de façon à produire un signal numérique; on effectue un filtrage numérique du signal numérique pour produire un signal numérique filtré; on détecte une composante d'intermodulation dans le signal numérique filtré, pour produire un coefficient de compensation, la composante d'intermodulation étant à une fréquence qui est une différence entre la première fréquence et la seconde fréquence, la composante d'intermodulation étant générée à partir du signal d'étalonnage analogique, par non-linéarité; et on fait fonctionner le convertisseur analogique-numérique dans un mode de conversion, dans lequel le signal d'entrée analogique est converti en un signal numérique correspondant par le convertisseur analogique-numérique, et le signal numérique correspondant est compensé de façon numérique par le coefficient de compensation, pour produire un signal numérique compensé ayant une distorsion réduite. Ce procédé a l'avantage qui consiste en ce que la composante d'intermodulation peut être à une fréquence relativement basse. Encore un autre aspect de l'invention procure un procédé pour faire fonctionner un convertisseur analogique-numérique. Le procédé comprend les étapes suivantes on génère un premier signal d'étalonnage analogique ayant deux composantes de fréquence; on fait fonctionner le convertisseur analogique-numérique dans un mode d'étalonnage pour convertir le premier signal d'étalonnage analogique de façon à produire un premier signal numérique; on détecte, dans le premier signal numérique, une première composante d'intermodulation qui est générée à partir des deux composantes de fréquence dans le premier signal d'étalonnage analogique, pour produire un premier coeffiocient de compensation; on génère un second signal d'étalonnage analogique ayant deux composantes de fréquence; on fait fonctionner le convertisseur analogique-numérique dans un mode d'étalonnage, pour convertir le second signal d'étalonnage analogique de façon à produire un second signal numérique; on détecte, dans le second signal numérique, une seconde composante d'intermodulation qui est générée à partir des deux composantes de fréquence dans le second signal d'étalonnage analogique, pour produire un second coefficient de compensation; et on fait fonctionner le convertisseur analogique-numérique dans un mode de conversion dans lequel un signal d'entrée analogique est converti par le convertisseur analogique-numérique pour produire un signal numérique correspondant, et le signal numérique correspondant est compensé de façon numérique par les coefficients de compensation, pour produire un signal de sortie numérique ayant une distorsion réduite.Ce procédé a l'avantage qui consiste en ce que l'on peut déterminer un certain nombre de coefficients de compensation en utilisant des composantes d'intermodulation à la même fréquence. Encore un autre aspect de l'invention procure un procédé pour étalonner un convertisseur analogique-numérique de façon à obtenir une distorsion réduite. Le procédé comprend les étapes suivantes : on étalonne un convertisseur numérique-analogique de façon à obtenir une distorsion réduite; on génère un signal d'étalonnage numérique ayant au moins une composante de fréquence; on utilise le convertisseur numérique-analogique étalonné pour convertir le signal d'étalonnage numérique en un signal d'étalonnage analogique; on applique le signal d'étalonnage analogique au convertisseur analogique-numérique pour convertir le signal d'étalonnage analogique en un signal numérique correspondant; on traite de façon numérique le signal numérique correspondant, pour générer un coefficient de compensation pour réduire la distorsion dans le signal numérique correspondant; et on fait fonctionner le convertisseur analogique-numérique dans un mode de conversion dans lequel le convertisseur analogique-numérique convertit un signal d'entrée analogique pour produire un signal numérisé, et dans lequel le signal numérisé est compensé de façon numérique par le coefficient de compensation, pour produire un signal numérique compensé. Ce procédé a l'avantage qui consiste en ce qu'une référence de linéarité n'est pas nécessaire, du fait que le signal d'étalonnage numérique peut être généré en utilisant des techniques entièrement numériques. En outre, le convertisseur analogique-numérique étalonné peut être utilisé pour réétalonner le convertisseur numérique-analogique, ce qui fait que la linéarité des convertisseurs n'est pas particulièrement importante. D'autres aspects supplémentaires de la présente invention procurent des systèmes de convertisseurs analogique-numérique quiutilisent les procédés de l'invention pour l'étalonnage de la linéarité des systèmes convertisseurs analogique-numérique. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description détaillée qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés dans lesquels La figure 1 est un schéma synoptique d'un convertisseur numérique-analogique utilisant une technique de compensation numérique conforme à l'invention pour corriger la non-linéarité; La figure 2 représente un mode de réalisation spécifique d'un convertisseur numérique-analogique utilisant la technique de compensation numérique présentée sur la figure 1; La figure 3 est un schéma montrant des détails de l'oscillateur numérique à deux fréquences qui est présenté sur la figure 2; La figure 4 est un schéma montrant le générateur de polynôme qui est présenté sur la figure 2;; La figure 5 est un schéma d'un filtre passebande numérique qui est présenté sur la figure 2; La figure 6 est un schéma d'un détecteur d'amplitude présenté sur la figure 2, et qui détecte de façon asynchrone une composante d'intermodulation; La figure 7 est un schéma d'un générateur de coefficients de polynôme et d'une mémoire de coefficients de polynôme , présentés sur la figure 2 et utilisés avec le détecteur d'amplitude asynchrone de la figure 5; La figure 8 est une représentation graphique illustrant la convergence d'un coefficient de polynôme qui est généré par le générateur de coefficients de polynôme de la figure 7; La figure 9 est un schéma d'un détecteur d'amplitude synchrone et d'un générateur de coefficients de polynôme et d'une mémoire de coefficients de polynôme , prévus pour l'utilisation avec le détecteur d'amplitude synchrone;; La figure 10 est un diagramme temporel illustrant divers signaux dans les circuits de détecteur synchrone de la figure 9; La figure llA est un schéma d'un modulateur à découpage présenté sur la figure 2, et réalisé pour être utilisé avec un signal d'entrée asymétrique d'un convertisseur analogique-numérique; La figure llB est un schéma d'un autre circuit pour un modulateur à découpage destiné à être utilisé avec un convertisseur analogique-numérique ayant des signaux d'entrée complémentaires; La figure 12A est un schéma synoptique d'un premier mode de réalisation d'un convertisseur analogiquenumérique comprenant des circuits pour la compensation numérique de non-linéarité;; La figure 12B est un schéma synoptique d'un second mode de réalisation d'un convertisseur analogiquenumérique comprenant des circuits pour la compensation numérique de non-linéarité. La figure 13 est un organigramme d'un procédure pour étalonner le convertisseur analogique-numérique de la figure 12A ou de la figure 12B et pour signaler des erreurs d'étalonnage; La figure 14 est un organigramme d'une procédure de contrôle de linéarité pour détecter des problèmes par la surveillance d'écarts ou de changements de nonlinéarité des convertisseurs ou dans un circuit de conditionnement de signal qui est compensé de façon numérique en combinaison avec les convertisseurs; La figure 15 est un schéma synoptique de modifications que l'on pourrait apporter au schéma synoptique de la figure 2 dans le but d'utiliser la technique illustrée sur la figure 12A ou la figure 12B, pour corriger de façon numérique la non-linéarité du convertisseur analogiquenumérique qui est utilisé sur la figure 2;; La figure 16 est un organigramme d'une procédure d'étalonnage pour étalonner de manière alternée et itérative un convertisseur analogique-numérique et un convertisseur numérique-analogique, dans un système tel que le système de la figure 2, modifié de la façon représentée sur la figure 15 pour corriger la non-linéarité de façon numérique; La figure 17 est un schéma synoptique montrant une modification du système de la figure 12A ou de la figure 12B pour diagnostiquer un problème de linéarité dans un circuit particulier parmi un certain nombre de circuits de conditionnement de signal en cascade; et La figure 18 est un organigramme d'une procédure qui est exécutée par une unité de commande programmée, pour diagnostiquer un problème de linéarité dans le circuit de la figure 17. En se référant maintenant aux dessins, on voit sur la figure 1 un schéma synoptique d'un convertisseur numérique-analogique 20 et de composants associés pour compenser de façon numérique la non-linéarité dans le convertisseur. Pendant un mode de fonctionnement normal, un multiplexeur numérique 21 sélectionne un signal d'entrée numérique 22 et il applique le signal d'entrée numérique à une compensation numérique 23. La compensation numérique 23 modifie le signal d'entrée numérique 22 conformément à des coefficients de compensation qui sont lus dans une mémoire 24. Le signal d'entrée numérique compensé est converti par le convertisseur numériqueanalogique 20 pour fournir un signal de sortie analogique 25. La compensation numérique 23 pourrait être accomplie de diverses manières, comme par l'adressage de la mémoire 24 avec la valeur numérique pour obtenir une valeur compensée correspondante. Selon une variante, la compensation numérique pourrait être effectuée par interpolation entre des valeurs lues dans une table adressée par une partie de bits de plus fort poids du signal d'entrée numérique. Cependant, comme on le décrira cidessous davantage en se référant aux figures 2 et 4, le procédé de compensation numérique préféré est le calcul d'une fonction polynôme du signal d'entrée numérique, en utilisant des coefficients de polynôme qui sont lus dans la mémoire de coefficients de compensation 24. La présente invention concerne plus particulièrement un procédé pour déterminer les valeurs des coefficients de compensation dans le but de corriger la nonlinérité dans le convertisseur numérique-analogique 20. On détermine ces coefficients de compensation en faisant fonctionner le convertisseur numérique-analogique 20 dans un mode d'étalonnage. Pendant le mode d'étalonnage, le multiplexeur 21 sélectionne l'oscillateur numérique 26, et il applique à la compensation numérique 23 les valeurs numériques provenant de l'oscillateur. Le multiplexeur 21 pourrait par exemple être un additionneur ou une étape d'addition dans lequel le signal d'entrée numérique 22 est forcé à zéro pendant l'étalonnage. Par conséquent, le convertisseur numérique-analogique 20 réagit à l'oscillateur numérique 26 en générant un signal de sortie analogique 25 comprenant au moins une composante de fréquence. La non-linéarité dans le convertisseur numérique-analogique 20 fait apparaître dans le signal de sortie analogique 25 des composantes de fréquence autres que celles qui sont générées par l'oscillateur numérique 26. On élimine la non-linéarité en ajustant les coefficients de compensation de façon que seules les composantes de fréquence qui sont générées par l'oscillateur numérique 26 apparaissent dans le signal de sortie analogique 25. Dans ce but, on accorde un détecteur d'amplitude à sélectivité de fréquence, 27, sur une composante harmonique d'au moins une composante de fréquence provenant de l'oscillateur numérique 26, ou bien on l'accorde sur une composante d'intermodulation de plus d'une composante de fréquence provenant de l'oscillateur numérique 26. Sur la base de la composante de distorsion que détecte le détecteur 27, l'élément de calcul de coefficients de compensation 28 calcule une valeur pour l'un au moins des coefficients de compensation dans la mémoire 24, de manière à réduire ou à éliminer la composante de distorsion que détecte le détecteur 27. Ce processus peut être répété jusqu'à ce que la composante de distorsion soit réduite au-dessous d'un niveau prédéterminé, ou être répété pour un nombre fixé d'itérations. Ce processus peut être répété pour des composantes de distorsion supplémentaires qui sont obtenues en changeant la fréquence ou les fréquences que génère l'oscillateur numérique 26 ou que sélectionne le détecteur 27. Le procédé de compensation de non-linéarité de la figure 1 a l'avantage consistant en ce qu'il n'exige pas une référence de linéarité, du fait que l'oscillateur numérique 26 génère de façon inhérente des composantes de fréquence très pures, et le détecteur d'amplitude à sélectivité de fréquence 27 est aisément réalisé, ce qui fait qu'il n'introduit pas de non-linéarité notable dans la boucle de réaction. Par conséquent, on peut utiliser le procédé de compensation numérique qui est illustré sur la figure 1 pour corriger la non-linéarité intégrale dans n'importe quelle sorte de convertisseur numérique-analogique, sans exiger une référence de linéarité. Le procédé de compensation de non-linéarité de la figure 1 présente l'avantage supplémentaire consistant en ce que les coefficients de compensation sont déterminés dans une boucle de réaction (comprenant les blocs 20, 23, 24, 27 et 28) qui est relativement insensible à la valeur du gain de boucle. En outre, le détecteur d'amplitude à sélectivité de fréquence 27 peut indiquer la valeur moyenne, la valeur efficace, l'énergie ou n'importe quelle autre caractéristique ou mesure représentative, ou dépendant, de l'amplitude du signal qui passe dans la bande passante du détecteur d'amplitude à sélectivité de fréquence 27. La boucle de réaction garantit que la composante de distorsion est réduite à zéro lorsque l'une quelconque de ces caractéristiques ou mesures est réduite à zéro. Le procédé de compensation de non-linéarité de la figure 1 a également l'avantage consistant en ce qu'il n'est pas nécessaire de mesurer le niveau continu du signal de sortie analogique 25, ce qui fait que le procédé est relativement insensible au bruit en l/f. A la place, le procédé de compensation de non-linéarité de la figure 1 est sensible aux amplitudes de composantes de distorsion à des fréquences suffisamment élevées pour que la correction de non-linéarité ne soit pas limitée par le bruit en l/f. Il est également possible d'utiliser le système représenté sur la figure 1 pour obtenir une fonction de transfert numérique-analogique non linéaire spécifiée, entre le signal d'entrée numérique 22 et le signal de sortie analogique 25. Dans ce cas, la non-linéarité du convertisseur numérique-analogique 20 est tout d'abord compensée de la manière décrite ci-dessus. Ensuite, les coefficients de compensation dans la mémoire 24 sont ajustés d'une certaine valeur pour obtenir la fonction de transfert numérique-analogique non linéaire spécifiée. Par exemple, si les coefficients de compensation spécifient un polynôme, comme on le décrira davantage ci-dessous en relation avec la figure 2, alors les coefficients sont ajustés par l'ajout de termes de polynôme représentant la non-linéarité désirée.On peut par exemple utiliser une fonction de transfert numérique-analogique non linéaire spécifiée pour la décompression de signaux compressés précédemment, ou pour la compression de signaux numériques pour obtenir des signaux analogiques compressés. En se référant maintenant à la figure 2, on voit un schéma synoptique d'un mode de réalisation préféré d'un convertisseur numérique-analogique comprenant des circuits pour compenser la non-linéarité. Dans cet exemple, le convertisseur numérique-analogique est un convertisseur numérique-analogique delta-sigma. Un tel convertisseur numérique-analogique delta-sigma peut comprendre un filtre d'interpolation 41 pour recevoir un signal d'entrée numérique 42 à une certaine cadence d'échantillonnage, et pour augmenter la cadence d'échantillonnage d'un facteur prédéterminé, tel qu'un facteur de 128. Le signal de sortie du filtre d'interpolation 41 est appliqué à un modulateur delta-sigma numérique 43 qui convertit le signal numérique en un train numérique à 1 bit.Le train numérique à 1 bit est appliqué à un convertisseur numérique-analogique (CNA) à un seul bit, 44, qui convertit le train numérique en un signal analogique ayant l'un ou l'autre de deux niveaux de tension. Ce signal analogique est filtré par un filtre passe-bas 45 pour produire un signal analogique ayant une amplitude variant de façon plus progressive, afin que le signal d'entrée numérique 42 soit représenté par un signal analogique ayant des composantes de fréquence limitées à une valeur ne dépassant pas environ la moitié de la cadence d'échantillonnage d'origine du signal d'entrée numérique 42. Des détails supplémentaires concernant la structure et le fonctionnement d'un convertisseur numérique-analogique delta-sigma sont décrits dans le brevet des E.U.A. n" 5 087 914, délivré à Sooch et al. Le signal de sortie du filtre passe-bas 45 apparaît sur une borne 46 et il peut être isolé/amplifié par un circuit d'attaque 47 pour fournir un signal de sortie analogique à basse impédance 48. En pratique, il est souhaitable de fabriquer le filtre d'interpolation 41, le modulateur delta-sigma numérique 43, le convertisseur numériique-analogique à un seul bit 44 et le filtre passebas 45 dans un circuit intégré à semiconducteurs commun, en compagnie d'autres composants représentés sur la figure 2, à gauche d'une limite de circuit intégré 49 représentée sous la forme d'une ligne en pointillés. Cependant, le circuit d'attaque 47 est extérieur au circuit intégré, de façon à fournir n'importe quel niveau de puissance désiré, ou à réaliser un autre conditionnement de signal, pour le signal de sortie analogique 48.Ceci permet également d'utiliser le circuit intégré à semiconducteurs dans une variété d'applications différentes dans lesquelles l'acheteur du circuit intégré fournit un circuit de conditionnement de signal externe, tel que le circuit d'attaque 47, pour une application spécifique. Si un niveau de puissance élevé n'est pas nécessaire, on pourrait omettre le circuit d'attaque 47, de façon que la borne 46 fournisse le signal de sortie analogique 48. Pour compenser la non-linéarité dans la combinaison du CNA à un seul bit 44, du filtre passe-bas 45 et du circuit d'attaque 47, le signal d'entrée numérique provenant de l'entrée numérique 42 est pré-distordu par un générateur de polynôme 52 qui génère un polynôme ss aix du signal numérique interpolé (x) et d'un jeu de coefficients de polynôme (a.) provenant de la mémoire de coefficients de polynôme 53. Pour déterminer un jeu de coefficients de polynôme de façon que le signal de sortie analogique 48 soit une fonction linéaire du signal d'entrée numérique 42, le circuit de la figure 2 comprend un oscillateur numérique à deux fréquences, 54, et un multiplexeur numérique 55 qui sélectionne le signal d'entrée numérique 42 pendant un mode de fonctionnement normal, ou sélectionne le signal de sortie de l'oscillateur numérique à deux fréquences 54 pendant un mode d'étalonnage, ou sélectionne une valeur de zéro pendant le mode d'étalonnage, et qui fournit le signal sélectionné (x) au générateur de polynôme 52. (Bien entendu, une valeur de zéro pourrait être sélectionnée d'un certain nombre d'autres manières équivalentes, comme celle consistant à toujours faire fonctionner le multiplexeur dans le mode d'étalonnage pour sélectionner le signal de sortie de l'oscillateur à deux fréquences 54, et à forcer à zéro le signal de sortie de l'oscillateur en chargeant des zéros dans l'oscillateur. Pour la structure qui est représentée sur la figure 2, l'entrée numérique 42 et l'oscillateur numérique à deux fréquences 54 fourniront des échantillons numériques à la même cadence à leurs entrées respectives du multiplexeur 55. Ceci permettra à l'oscillateur numérique à deux fréquences 54 de fonctionner à une cadence relati vement basse. On pourrait cependant faire fonctionner l'oscillateur à deux fréquences 54 à une cadence d'échantillonnage supérieure à la cadence d'échantillonnage de l'entrée numérique 42, si un filtre d'interpolation supplémentaire (non représenté) était intercalé entre l'entrée numérique 42 et le multiplexeur 55. Le fonctionnement de l'oscillateur à deux fréquences 54 à la cadence supérieure réduirait le bruit dans le signal de l'oscillateur.A titre d'exemple, le filtre d'interpolation supplémentaire (non représenté) pourrait augmenter la cadence d'échantillonnage du signal d'entrée numérique 42 de 2000 échantillons par seconde à 16 000 échantillons par seconde, et dans ce cas l'oscillateur numérique à deux fréquences 54 fonctionnerait à une cadence d'échantillonnage de 16 000 échantillons par seconde, et le filtre d'interpolation 41 pourrait augmenter la cadence de 16 000 échantillons par seconde jusqu'à une cadence de 128 000 échantillons par seconde. Pour déterminer un coefficent de polynôme constant (au), le multiplexeur 55 sélectionne une valeur de zéro et il applique la valeur de zéro au générateur de polynôme 52. Comme on le décrira davantage ci-dessous, le coefficient constant (aO) est généré d'une manière telle que le signal de sortie analogique 48 ait une valeur pratiquement égale à zéro lorsque le générateur de polynôme 52 a une valeur d'entrée (x) de zéro. De cette manière, un décalage en courant continu est élimné du processus de conversion numérique-analogique (de la valeur d'entrée (x) au signal de sortie analogique 48), avant la détermination des coefficients de polynôme quadratique (a2), cubique (a3) et d'ordres supérieurs quelconques. Pour déterminer les coefficients de polynôme quadratique (a2), cubique (a3) et d'ordres supérieurs quelconques, l'oscillateur numérique à deux fréquences génère un signal d'étalonnage comprenant une paire de fréquences. Ce signal d'étalonnage est sélectionné par le multiplexeur 55 et il traverse le générateur de polynôme 52, le filtre d'interpolation 41, le modulateur deltasigma numérique 43, le CNA à un seul bit 44, le filtre passe-bas 45 et le circuit d'attaque 47. On désigne par Z(x) la fonction de transfert de cette voie de signal allant de l'entrée (x) du générateur de polynôme 52 jusqu'à la sortie analogique 48.Une non-linéarité dans cette fonction de transfert Z(x) génère des harmoniques et des composantes d'intermodulation entre les deux fréquences du signal d'étalonnage provenant de l'oscillateur 54, et ces harmoniques et composantes d'intermodulation apparaissent à la sortie analogique 58. La fonction de transfert Z(x) peut s'exprimer sous la forme d'une série exponentielle du signal d'entrée (x), conformément à Z (x) = &alpha; 0 + &alpha;1x + &alpha;2x2 + &alpha;3x3 + ... Le terme du second ordre &alpha;2x2 peut générer des harmoniques d'ordre deux et des produits d'intermodulation entre deux sinusoîdes cos (#1t) et cos(#2t), conformément à : &alpha; 2(cos(#1t) + cos(#2t))2 = &alpha;2cos2(#1t) + &alpha;2cos2(#2t) + 2&alpha;2cos(#1t)cos(#2t) = 2 + 1/2 &alpha;cos(2#1t) + 1/2 A2cos(2 W2t) + &alpha;2cos((#1-#2)t) + &alpha;;2cos((#1+#2)t) Par conséquent, le terme du second ordre génère quatre nouvelles fréquences, comprenant deux harmoniques à 2 W1 et 2#2 et deux composantes d'intermodulation à #1- et #1+#2 D'une manière similaire, on peut montrer que le terme du troisième ordre génère six fréquences supplémentaires, comprenant deux harmoniques à 3 #1 et 3 W2 et quatre composantes d'intermodulation à 2W1- #2, W1-2 W2 2#1 + #2, et #1+2#2. Ainsi, une nouvelle fréquence à un multiple entier d'une fréquence d'origine est appelée un harmonique, et les autres nouvelles fréquences sont appelées des composantes d'intermodulation. Les harmoniques et les composantes d'intermodulation seront appelés collectivement composantes de distorsion. Pour le circuit de la figure 2, on suppose que le facteur de gain 0 Le détecteur d'amplitude 56 et le filtre passebande 66 détectent de préférence une composante d'intermodulation à une fréquence inférieure aux deux fréquences d'origine que génère l'oscillateur numérique à deux fréquences 54. Le filtre passe-bande 66 a de préférence une bande passante fixe, et la composante d'intermodulation à détecter a une fréquence (fd) qui est relativement fixe dans tout le processus de génération des coefficients de polynôme a2 et a3 qui annulent effectivement les coefficients de non-linéarité N 2 et 3. La fréquence fixe f d se trouve à l'intérieur de la bande passante du filtre passe-bande numérique 66. Au moment de la génération du coefficient de polynôme a2, le détecteur d'intermodulation détecte la différence (fd = î f f2) des deux fréquences (fl) et (f2) qui sont générées par l'oscillateur à deux fréquences 54.Au moment de la génération du coefficient de polynôme a3, l'une au moins (et de préférence une seule) des deux fréquences de l'oscillateur numérique à deux fréquences est changée, de façon qu'à ce moment ultérieur, la différence entre l'une des deux fréquences de l'oscillateur numérique à deux fréquences 54 et le double de l'autre des deux fréquences de l'oscillateur numérique à deux fréquences soit approximativement la fréquence f . Par exemple, au moment de la génération du coefficient de polynôme a3, l'oscillateur numérique à deux fréquences génère des fréquences fl et f3 telles que = = f1 - 23, et par conséquent f2 = 2fl. Le filtre passe-bas 57 atténue de préférence suffisamment les deux fréquences provenant de l'oscillateur numérique à deux fréquences 54, et les composantes de distorsion autres que la composante à détecter, de façon que toute non-linéarité dans la voie de réaction (allant de la sortie analogique 48 jusqu'au détecteur d'amplitude 56 et comprenant le filtre passe-bas 57, le modulateur à découpage 58, le convertisseur analogique-numérique 59 et le filtre passe-bande numérique 66) ne génère que des composantes de distorsion qui sont négligeables en comparaison des composantes de distorsion qui sont générées dans la voie directe (allant de l'entrée du générateur de polynômes 52 à la sortie analogique 48, et comprenant le filtre d'interpolation 41, le générateur de polynôme 52, le modulateur delta-sigma numérique 43, le CNA à un seul bit 44, le filtre passe-bas 45 et le circuit d'attaque 47). Comme représenté sur la figure 2, le filtre passe-bas à temps continu 57 comprend des résistances série 61, 62 et des condensateurs shunt 63, 64. Bien que le filtre passe-bas 57 soit représenté avec deux sections resistance-condensateur, le filtre 57 pourrait avoir un plus grand nombre ou un plus petit nombre de sections. Le nombre de sections nécessaires dépend de la différence de fréquence entre la composante d'intermodulation à détecter et la fréquence d'oscillateur inférieure qui génère la composante d'intermodulation, de la valeur désirée de réjection de bruit de ligne d'alimentation, de la dynamique du convertisseur analogique-numérique 59, et de la linéarité du convertisseur analogique-numérique 59. La résistance 61 a un faible coefficient de tension; par exemple, elle consiste en une résistance à couche métallique à linéarité élevée.Le condensateur 63 a également un coefficient de tension relativement faible; par exemple, il est fabriqué avec un film de polypropylène, un film de polystyrène, un film de polyester, ou du mica. Cependant, la linéarité du condensateur 63 n'est pas particulièrement critique, du fait que les fréquences présentes à la sortie analogique 48, provenant de l'oscil- lateur numérique à deux fréquences, ont subi un filtrage passe-bas partiel lorsqu'elles atteignent le condensateur 63. Ni la linéarité de la résistance 62, ni la linéarité du condensateur 64 n'est critique, du fait que le filtrage de la résistance 61 et du condensateur 63 atténue les signaux non désirés, avant qu'ils n'atteignent la résistance 62 et le condensateur 64. La fréquence de coupure du filtre passe-bas 59 est de préférence approximativement égale à la fréquence de de la composante d'intermodulation qui est détectée par le détecteur d'amplitude 56 et le filtre passe-bande 66. Par exemple, la fréquence f d est de 4 Hz, et la fréquence de coupure du filtre passe-bas 57 est légèrement supérieure à 4 Hz, par exemple environ 6 Hz. On peut utiliser le modulateur à découpage 58 pour déterminer le coefficient de polynôme d'ordre zéro (aO) d'une manière telle que le signal de sortie analogique 48 soit à une référence de masse lorsque le signal d'entrée numérique 42 est égal à zéro, comme on le décrira davantage ci-dessous. Pour que cet étalonnage de décalage en courant continu puisse être effectué indépendamment de tout décalage en courant continu du convertisseur analogique-numérique 59, le modulateur à découpage 58 est un modulateur analogique, comme décrit ci-dessous en relation avec les figures 10A et 10B, qui applique un signal modulé à l'entrée du convertisseur analogique-numérique 59. Dans une autre structure que l'on peut utiliser si le convertisseur analogique-numérique 59 a un décalage en courant continu relativement faible, il est possible de simplifier le circuit du modulateur à découpage en échangeant les positions du modulateur à découpage 58 et du convertisseur analogique-numérique 59, de façon que l'entrée du convertisseur analogique-numérique soit directement connectée à la borne 65 et que le modulateur à découpage module le signal de sortie du convertisseur analogique-numérique et applique le signal modulé à l'entrée du filtre passe-bande numérique 66.Dans cette autre structure, le modulateur à découpage est simplifié, du fait que la modulation peut être effectuée de manière numérique en complémentant sélectivement le signal de sortie numérique du convertisseur analogique-numérique 59, en réponse au signal modulant ou de découpage (fc). Par exemple, le signal de sortie du convertisseur analogiquenumérique 59 pourrait être reçu par un additionneur/ soustracteur qui est commandé par le signal de découpage pour pour additionner ou soustraire le signal de sortie numérique du convertisseur analogique-numérique 59. Cet additionneur/soustracteur serait utilisé à la place de l'additionneur 96 à l'entrée du filtre passe-bande numérique qui est représenté sur la figure 5 et qui est décrit davantage ci-dessous. Dans une seconde variante de structure que l'on peut utiliser si le convertisseur analogique-numérique 59 a un décalage en courant continu relativement faible, le modulateur à découpage 58 serait éliminé et on n'utiliserait pas un modulateur numérique. A la place, les coefficients dans le filtre passe-bande 66 seraient changés seulement pendant la détermination du coefficient d'ordre zéro (au), de façon que le filtre passe-bande devienne à ce moment un filtre passe-bas, et à ce moment également, la polarité du détecteur d'amplitude 56 serait sélectionnée ou forcée de façon à annuler ou à réduire le décalage en courant continu à la sortie analogique 48.Cette seconde variante de structure fonctionnerait d'une manière analogue à l'annulation de la composante continue à la sortie numérique 217 dans le système de la figure 12A, que l'on décrira davantage ci-dessous. Le convertisseur analogique-numérique 59 est de préférence un convertisseur delta-sigma comprenant un modulateur delta-sigma qui génère un train de données à un bit, et un filtre passe-bande ou de décimation numérique, qui réagit à la cadence du train de données à un bit en produisant un signal de sortie numérique multibit.On trouve des détails supplémentaires concernant la construction de convertisseurs analogique-numérique delta-sigma appropriés, dans le brevet des E.U.A. n" 4 943 807, délivré à Earling et al., et dans les documents suivants "An 18b 20KHz Dual E AD Converter", Proceedings of the 1991 IEEE International Solid-State Circuits Conference, pages 68-69 et 292; et Kerth et al., "A 120 dB Linear Switched-Capacitor h-E Modulator", Proceedings of the 1994 IEEE International Solid-State Circuits Conference, pages 196-197. Le convertisseur analogique-numérique 59 peut avoir une vitesse relativement faible et une dynamique relativement faible, du fait que la fréquence et l'amplitude de la composante d'intermodulation à détecter, de la composante continue et des composantes de haute fréquence résiduelles, sont relativement faibles. Ceci résulte du fait que les valeurs des coefficients de non-linéarité i2 et d 3 sont relativement faibles, et que les fréquences provenant de l'oscillateur à deux fréquences, et d'autres fréquences élevées, subissent une réjection de la part du filtre passe-bas 57. La linéarité du convertisseur analogique-numérique 59 n'est pas critique, du fait que les composantes de fréquence fondamentale sont faibles à ce point.Il n'y a pas de distorsion notable de la composante d'intermodulation à détecter, du fait que la composante d'intermodulation devient presque égale à zéro lorsque chaque coefficient de polynôme est généré en ajustant le coefficient de façon à minimiser la composante d'intermodulation. En fonctionnement, le circuit de la figure 2 est initialement placé dans un mode d'étalonnage dans lequel le multiplexeur 55 émet tout d'abord une valeur zéro vers le générateur de polynôme. Pour générer le coefficient d'ordre zéro aO de façon que le signal de sortie analogique de sortie 48 soit égal à zéro lorsque le signal d'entrée numérique 42 est égal à zéro, le modulateur à découpage 58 est activé par un signal f pour découper c toute composante continue du signal de sortie analogique 48. A titre d'exemple, le modulateur à découpage effectue un découpage à une cadence de 4 Hz égale à la fréquence centrale du filtre passe-bande numérique 66.Toute composante à 4 Hz qui est générée par le découpage d'une composante continue éventuelle est transmise par le filtre passe-bande numérique 66 et est détectée par le détecteur d'amplitude 56. Le générateur de coefficients de polynôme 60 ajuste le coefficient aO de façon à éliminer toute composante à 4 Hz. Pendant le processus d'ajustement, et à partir de ce point, le générateur de polynôme 52 additionne le coefficient aO au signal d'entrée (x), pour former le polynôme qui est converti par le modulateur delta-sigma numérique 43. Ceci achève le calcul de décalage.Le modulateur à découpage 58 est mis hors fonction de façon à transmettre des signaux sans modification; par exemple, le signal de découpage (fc) ) est changé d'un signal binaire à 4 Hz en un niveau logique constant, pour désactiver le modulateur à découpage. Pour générer le coefficient du second ordre a2, l'oscillateur numérique 54 est réglé à des fréquences, par exemple de 500 Hz et 96 Hz, ayant chacune une amplitude légèrement inférieure à la moitié de la pleine échelle. Chacune de ces deux fréquences est approximativement à la moitié de la fréquence de coupure du filtre passe-bas 45, qui est par exemple d'environ 1000 Hz. Le multiplexeur 55 sélectionne le signal de sortie de l'oscillateur numérique à deux fréquences et il transmet le signal de sortie à l'entrée (x) du générateur de polynôme 52. Pour une valeur initiale de a2 égale à zéro, toute non-linéarité du second ordre dans la voie directe (la combinaison du filtre d'interpolation 41, du modulateur delta-sigma numérique 43, du CNA à un seul bit 44, du filtre passe-bas 45 et du circuit d'attaque 47) fait apparaître une composante d'intermodulation à 4 Hz sur la borne 65. Le convertisseur analogique-numérique 59 reçoit le signal sur la borne 65 et il le convertit en une série de valeurs numériques qui sont appliquées au filtre passe-bande numérique 66 et au détecteur d'amplitude 56.Le détecteur d'amplitude détecte toute composante d'intermodulation à 4 Hz qui traverse le filtre passe-bande numérique 66, et le générateur de coefficients de polynôme 60 ajuste le coefficient de polynôme du second ordre a2 de façon à éliminer toute composante à 4 Hz détectée. Pendant ce temps, et à partir de ce point, le générateur de polynôme 52 multiplie le coefficient a2 par le carré du signal d'entrée (x) et il additionne le produit au signal d'entrée (x), pour former le polynôme qui est converti par le modulateur delta-sigma numérique 43. Ce processus est répété pour ajuster le coefficient de polynôme du second ordre a2 à la meilleure valeur possible, en signe et en valeur absolue, pour un nombre fixé d'itérations, ou jusqu'à ce que l'amplitude du signal à 4 Hz détecté tombe au-dessous d'un niveau prédéterminé. Pour générer le coefficient du troisième ordre a3, l'oscillateur numérique 54 est réglé à des fréquences de 500 Hz et 248 Hz, ayant chacune une amplitude légèrement inférieure à la moitié de la pleine échelle. Pour une valeur initiale de a3 égale à zéro, toute non-linéarité du troisième ordre dans la voie directe (la combinaison du filtre d'interpolation 41, du modulateur delta-sigma numérique 43, du CNA à un seul bit 44, du filtre passe-bas 45 et du circuit d'attaque 47) fait apparaître une composante d'intermodulation à 4 Hz sur la borne 65. Le convertisseur analogique-numérique 59 reçoit le signal sur la borne 65 et il le convertit en une série de valeurs numériques qui sont appliquées au filtre passe-bande numérique 66.Le détecteur d'amplitude détecte toute composante d'intermodulation à 4 Hz qui traverse le filtre passebande numérique 66, et le générateur de coefficients de polynôme 60 ajuste le coefficient de polynôme du troisième ordre a3 de façon à éliminer toute composante à 4 Hz détectée. Pendant ce temps, et à partir de ce point, le générateur de polynôme 52 multiplie le coefficient a3 par le cube du signal d'entrée (x) et il additionne le produit au signal d'entrée (x), pour former le polynôme qui est converti par le modulateur delta-sigma numérique 43. Ce processus est répété pour ajuster le coefficient de polynôme du troisième ordre a3 à la meilleure valeur possible, en signe et en valeur absolue, pour un nombre fixé d'itérations, ou jusqu'à ce que l'amplitude du signal à 4 Hz qui est détecté tombe au-dessous d'un niveau prédéterminé. Cette procédure pourrait être poursuivie pour corriger la non-linéarité du quatrième ordre et d'ordre supérieur, par une sélection appropriée de fréquences de l'oscillateur numérique 54, mais la correction d'une telle non-linéarité d'ordre supérieur serait de façon caractéristique inutile dans le système de la figure 2, du fait que les composantes de distorsion d'ordre supérieur, ainsi que les composantes d'ordre inférieur, seraient au-dessous du plancher de bruit après la procédure d'étalonnage ci dessus - Enfin, le multiplexeur 55 est commuté pour sélectionner la sortie du filtre d'interpolation 41. Ceci achève la procédure d'étalonnage du CNA. En passant maintenant à la figure 3, on voit un schéma de l'oscillateur numérique à deux fréquences 54. Ce schéma est présenté sous la forme d'une représentation de filtre numérique. Comme il est bien connu dans la technique, cette représentation est une spécification de circuits numériques qui pourraient être mis en oeuvre soit dans un matériel spécialisé arrangé de la manière qui est représentée sur la figure 3, soit dans un processeur de signal numérique programmé pour effectuer les opérations représentées sur la figure 3, par l'exécution d'une série d'instructions d'addition, de soustraction, de multiplication, de décalage, de chargement, d'enregistrement, d'entrée, de sortie ou d'autres instructions, sur des valeurs numériques contenues dans des registres spécifiés ou dans des positions de mémoire adressables. L'oscillateur 54 est basé sur une "forme couplée" standard d'une section de filtre numérique récursif du second ordre. On pourra voir par exemple la figure 4.46 à la page 109 et la figure 10.10 à la page 273 de l'ouvrage de Van Den Enden, Discrete-Time Signal Processing, Prentice Hall International (UK) Ltd. Hartfordshire, Royaume-Uni, 1989. Cependant, pour générer deux fréquences, les unités de retard dans la boucle de réaction de l'oscillateur 54 sont incorporées en double, de façon que des calculs pour chacune des deux fréquences soient effectués pendant des intervalles d'échantillons alternés. Les calculs sont effectués avec une précision de 36 bits afin d'obtenir une résolution fine dans la sélection de fréquence. Le symbole "/36" sur la figure 3 indique que les bus de la boucle de réaction acheminent 36 bits. La boucle de réaction comprend un premier accumulateur, désigné de façon générale par la référence 71, et un second accumulateur désigné de façon générale par la référence 72. Le premier accumulateur comprend un additionneur 73, un premier registre 74 et un second registre 75.De façon similaire, le second accumulateur 72 comprend un additionneur 76, un premier registre 77 et un second registre 78. Les deux accumulateurs sont couplés de façon croisée par un premier multiplieur 79 et un second multiplieur 80. Au cours d'intervalles d'échantillons alternés, les premier et second multiplieurs 79 et 80 multiplient respectivement par un facteur de +b4 et -b1, ou respectivement de +C4 et -c 1. Les valeurs des constantes b1 et b4 déterminent la fréquence d'oscillation correspondant à la première fréquence et les valeurs des constantes cl et C4 déterminent la valeur de la seconde fréquence.En particulier, la pulsation #o, l'amplitude et la phase initiale # de la première fréquence sont données par pour 0 Amplitude = en désignant par T la cadence de calcul des échantillons alternés, qui est égale à la moitié de la cadence d'échantillonnage des registres de la figure 3. Si on substitue les constantes "c" aux constantes "b" respectives dans les équations ci-dessus, les équations modifiées donnent la pulsation ZO, , l'amplitude et la phase initiale e de la seconde fréquence. On trouve une manière d'établir les équations ci-dessus dans le document suivant : A.K.Lu et al., "A High-Quality Analog Oscillator Using Oversampling D/A Conversion Techniques", McGill University, Montréal, Canada, 19 juillet 1993, à paraître dans IEEE Trans. on Circuits and Systems -- II : Analog and Digital Signal Processing, Vol. 41, n" 7, juillet 1994. Le signal de sortie de l'oscillateur 54 est fourni par un additionneur 81 et un registre 82 qui additionnent ensemble les échantillons de fréquences alternées que génère l'oscillateur. La somme est tronquée à 24 bits, ce qui est indiqué par le symbole "/24" sur la figure 3. Les deux fréquences de l'oscillateur sont de préférence sélectionnées de façon que l'un au moins des multiplieurs 79 et 80 puisse être réalisé simplement par une instruction de décalage. Dans ce cas, le multiplieur multiplie par une puissance de deux. Il est préférable que les constantes b1 et b4 soient proches l'une de l'autre, de façon que la plus grande soit inférieure au double de l'autre, et, de façon similaire, il est préférable que les constantes cl et c4 soient proches l'une de l'autre, de façon que la plus grande soit inférieure au double de 1' autre. En passant maintenant à la figure 4, on voit un schéma du générateur de polynôme 52. Le signal d'entrée (x) est élevé au carré dans un premier multiplieur 91, et au cube dans un second multiplieur 92. Un troisième 2 multiplieur 93 calcule le terme quadratique a2x , et un 3 quatrième multiplieur 94 calcule un terme cubique a3x . Un additionneur 95 fait la somme du terme quadratique, du terme cubique, d'un terme d'ordre zéro aO, et du signal d'entrée (x), pour calculer le polynôme taxi. Dans cet exemple, le coefficient linéaire a1 est égal à un, et aucun terme d'ordre supérieur au terme cubique n'est inclus dans le polynôme pour le générateur qui est représenté sur la figure 4.Le générateur de polynôme de la figure 4 pourrait être modifié pour inclure des termes supplémentaires, en ajoutant deux multiplieurs supplémentaires pour chaque terme supplémentaire; l'un des multiplieurs supplémentaires calculerait la puissance de (x) immédiatement supérieure, et l'autre multiplieur supplémentaire multiplierait la puissance de (x) immédiatement supérieure par le coefficient d'ordre immédiatement supérieur et fournirait le produit à l'additionneur 96. Les longueurs de mot qui sont représentées sur la figure 4 sont suffisamment longues pour compenser le niveau de distorsion qui est prévu dans les composants dans la voie directe, à la suite du générateur de plynôme (c'est-à-dire le modulateur delta-sigma numérique 43, le CNA à un seul bit 44, le filtre passe-bas 45 et le circuit d'attaque 47) sur la figure 2. En passant maintenant à la figure 5, on voit un schéma synoptique du filtre passe-bande numérique 66. Comme représenté, le filtre passe-bande numérique est un filtre à réponse impulsionnelle infinie (ou IIR) du huitième ordre, comportant quatre sections de filtre du second ordre 97, 98, 99, 100 en cascade. Chacune des sections de filtre comporte des voies directe et de réaction, à partir de deux registres accumulateurs. Les constantes de filtre numérique m1 à m20 sont de préférence sélectionnées de façon à obtenir une réponse de Butterworth, avec une largeur de bande de 3,5 à 9,5 Hz, à une cadence d'échantillons de 16 000 Hz.Dans ce cas, les constantes de filtre numérique ont les valeurs numériques suivantes : m1 = 9.983825570628316E-01 m2 = -1,996765114125663E+00 m3 = 9,983825570628316E-01 m4 = 1,999769161853665E+00 m5 = -9,997707013646913E-01 m6 = 2,227017359215435E-14 m7 = -4,454034718430869E-14 m8 = 2,227017359215435E-14 m9 = 1,999353885220964E+00 m10 = -9,993558843322849E-01 m11 = 1,000000000000000E+00 m12 = 2,000000000000000E+00 m13 = 1,000000000000000E+00 m14 = 1,999214696632831E+00 m15 = -9.992176455454043E-01 m16 = 1.000000000000000E+00 m17 = 2,000000000000000E+00 m18 = 1,000000000000000E+00 m19 = 1,999634483601468E+00 m20 = -9,996383143702203E-01 Les valeurs listées ci-dessus sont données avec une précision supérieure à ce qui serait nécessaire de façon caractéristique dans l'exemple spécifique des figures 2 à 7. Par exemple, la précision des registres et des calculs dans le filtre passe-bande de la figure 5 est de 24 ou 32 bits. En passant maintenant à la figure 6, on voit un schéma du détecteur d'amplitude 56 qui est présenté sur la figure 2. Le détecteur d'amplitude 56 comprend une unité de valeur absolue 101 ayant une structure qui dépend de la représentation particulière des nombres qui est utilisée. Par exemple, si des nombres négatifs sont représentés en format "signe plus valeur absolue", alors l'unité de valeur absolue rejette simplement le bit de signe et transmet la valeur absolue. Si des nombres négatifs sont représentés avec la représentation en "complément à un" ou "complément à deux", alors l'unité de valeur absolue peut comprendre une unité de complément commandée par le bit de signe, pour complémenter sélectivement le nombre, et la valeur absolue qui provient de l'unité de complément fournit la valeur absolue. Une telle unité de complément est incluse de façon caractéristique dans "l'étage d'entrée" d'une unité arithmétique et logique effectuant des additions ou des soustractions. Par exemple, pour le circuit qui est représenté sur la figure 6, l'additionneur 103 pourrait être constitué par une telle unité arithmétique et logique et, dans ce cas, l'unité de valeur absolue 101 et l'additionneur 103 pourraient être constitués par une telle unité arithmétique et logique ayant une entrée de commande d'addition/soustraction recevant le ou les bits de signe à partir du filtre passe-bande numérique.En d'autres termes, sur la figure 6, lorsque le fltre passe-bande numérique fournit un nombre positif au circuit de la figure 6, ce nombre est ensuite additionné au résultat présent dans le registre 104, pour calculer la valeur suivante à charger à nouveau dans le registre 104, et lorsque le filtre passe-bande numérique fournit un nombre négatif au circuit de la figure 6, ce nombre négatif est soustrait du résultat présent dans le registre 104, pour calculer la valeur suivante à charger à nouveau dans le registre 104. La soustraction d'un nombre négatif donne le même résultat que l'addition de la valeur absolue du nombre négatif, ce qui fait que dans un cas comme dans l'autre, le signal de sortie de l'additionneur est la somme de la valeur dans le registre 104 et de la valeur absolue du signal de sortie du filtre passe-bande numérique. L'additionneur 103 et le registre 104 constituent un accumulateur pour effectuer l'accumulation ou le calcul de moyenne de la valeur absolue des échantillons provenant du filtre passe-bande numérique 101. On pourrait utiliser d'autres types de détecteurs de valeur absolue, comme des détecteurs de valeur efficace ou des détecteurs d'énergie, mais ils sont plus complexes et leur emploi n'est pas justifié dans cette application. L'accumulation sur un nombre entier de demi-cycles évite que la valeur d'amplitude détectée ne dépende de la phase relative du processus d'accumulation par rapport à la phase de la composante d'intermodulation qui est détectée. Par exemple, le registre 104 est initialement restauré au début de la période d'accumulation. La somme qui provient de l'additionneur 103 de l'accumulateur 102 est cadrée dans un multiplieur 106 en étant multipliée par un facteur de cadrage prédéterminé, et elle est transmise sur un bus 105 au générateur de coefficients de polynôme 60 représenté sur la figure 7. Le registre d'accumulateur 104 sur la figure 6 contient 25 bits, et après cadrage par le multiplieur, les 14 bits de plus fort poids sont transmis au bus 105. Le facteur de cadrage est choisi pour maximiser la convergence, et sa valeur est sélectionnée en fonction du gain dans la boucle de réaction de la figure 2, pour l'ajustement du coefficient de polynôme. Plus précisément, le facteur de cadrage pour le coefficient de polynôme est choisi légèrement inférieur à une valeur optimale pour laquelle la pré-distorsion annulerait exactement la distorsion dans la voie directe de la boucle après une itération. Le nombre d'itérations nécessaires pour la convergence dépend de la proximité entre le facteur de cadrage qui est fixé et la valeur optimale. En passant maintenant à la figure 7, on voit un schéma du générateur de coefficients de polynôme 60 qui est prévu pour l'utilisation avec le détecteur d'amplitude 56 de la figure 5. Comme représenté sur la figure 7, le signal de sortie à 14 bits du détecteur de valeur absolue sur le bus 105 est reçu dans une unité d'additionneur/ soustracteur 141 qui additionne ou soustrait la valeur absolue détectée et le coefficient de polynôme dans l'un sélectionné des registres de mémoire de coefficients de polynôme 136, 137, 138, et qui charge le résultat, en retour, dans le registre sélectionné.Le signal de sortie de l'un sélectionné des registres 136, 137, 138 est sélectionné par l'un respectif des signaux de sélection ars , a2sO, a3sO, qui est activé, et qui valide ainsi l'une respective des trois portes à trois états 142, 143, 144, pour multiplexer le coefficient de polynôme provenant du registre sélectionné, sur un bus 145 fournissant l'un des signaux d'entrée pour l'additionneur/soustracteur 141. Le signal de sortie de l'additionneur/soustracteur 141 est chargé en retour dans celui des registres qui est sélectionné, lorsque l'un respectif des signaux de chargement de registre ars , a2sO, a3s est active. o Le circuit de la figure 7 détermine si une nouvelle valeur absolue provenant du détecteur de valeur absolue doit être additionnée au coefficient de polynôme enregistré, ou soustraite de ce coefficient, selon qu'une addition ou une soustraction a été effectuée au cours de la dernière itération, et en contrôlant si le dernier changement apporté au coefficient de polynôme a occasionné une augmentation ou une diminution de la valeur absolue par rapport à la valeur absolue, ou aux valeurs absolues, précédentes. Un registre à un bit 132 enregistre une information indiquant si une addition ou une soustraction a été effectuée au cours de la dernière itération. Une porte OU-EXCLUSIF 133 reçoit le signal de sortie du registre à un bit pour appliquer un signal de commande d'addition/soustraction à l'unité d'additionneur/soustracteur 141.Un comparateur 134 compare la valeur absolue qui provient du bus 105 avec la valeur absolue pour l'itération précédente, qui est enregistrée temporairement dans un registre 135. Si la valeur absolue sur le bus 105 diminue, alors le comparateur 134 émet un niveau logique bas, et le signal de commande d'addition/soustraction n'est pas commuté par la porte OU-EXCLUSIF. Cependant, si la valeur absolue sur le bus 105 augmente, alors le comparateur 134 produit un niveau logique 1 et la porte OU-EXCLUSIF commute le niveau logique du signal de commande d'addition/soustraction. De cette manière, le coefficient de polynôme est ajusté de façon à réduire approximativement à zéro la composante d'intermodulation détectée. Après un certain nombre d'itérations, ou après avoir contrôlé que la valeur absolue sur le bus 105 est inférieure à une certaine limite, le processus d'ajustement prend fin.La valeur finale du coefficient de polynôme est enregistrée dans l'un respectif des trois registres 136, 137 et 138 dans la mémoire de coefficients de polynôme 53. La valeur résiduelle de la valeur absolue sur le bus 105 au moment de l'achèvement du processus d'ajustement pourrait également être enregistrée dans un but de diagnostic, comme pour signaler des erreurs d'étalonnage, comme décrit cidessous en relation avec la figure 13. En passant maintenant à la figure 8, on voit une représentation graphique illustrant la convergence d'un coefficient de polynôme (a) vers sa valeur finale (af) qui résulte du fonctionnement du détecteur d'amplitude asynchrone 56 de la figure 7 et du générateur de polynôme 60 de la figure 8. Le produit d'intermodulation est à une fréquence d'environ 4 Hz. Le temps d'itération est de l'ordre de 2 secondes par itération.Dans cet exemple, le facteur de cadrage est fixé à 80% de sa valeur optimale pour mieux illustrer le processus de convergence. (Dans la pratique réelle, le facteur de cadrage serait fixé à mieux que 90% de sa valeur optimale.) Initialement, le signal de commande appliqué à l'additionneur/soustracteur 141 n'était pas dans un état conduisant à la convergence, ce qui fait que le coefficient de polynôme a x a été ajusté dans une direction l'éloignant de sa valeur finale désirée En En cinq itérations, il y a une réduction de plus de 50 dB de la distorsion (c'est-à-dire que la différence entre la valeur ajustée et la valeur finale du coefficient de polynôme est inférieure de 50 dB à la valeur finale). Si le signal de commande appliqué à l'additionneur/soustracteur avait été dans un état initial conduisant à la convergence, il y aurait eu 56 dB de réduction de distorsion après 5 itérations. Pour améliorer encore davantage la réduction de la distorsion, on pourrait soit sélectionner un gain plus optimal, soit effectuer un plus grand nombre d'itérations. On peut minimiser des transitoires dans la boucle de réaction en faisant démarrer les deux fréquences de l'oscillateur à deux fréquences 54 dans une condition déphasée (c'est-à-dire qu'une fréquence a une phase initiale e de zéro et l'autre fréquence a une phase initiale e de - radiants) , de façon que la composante d'intermodulation ait initialement une valeur minimale. En passant maintenant à la figure 9, on voit un schéma d'un détecteur d'amplitude synchrone 56' et d'un générateur de coefficients de polynôme 60' et d'une mémoire de coefficients de polynôme 53' associés, que l'on pourrait utiliser à la place du détecteur d'amplitude asynchrone 56 de la figure 6 et de son générateur de coefficients de polynôme 60 et de sa mémoire de coefficients de polynôme 53 associés, représentés sur la figure 7. Les composants de la figure 9 qui sont similaires à des composants des figures 6 et 7 sont désignés par des références numériques similaires, mais accompagnées du symbole prime. Le détecteur d'amplitude synchrone 56' exige la connaissance de la phase de la composante d'intermodulation à détecter. Cette connaissance est indiquée par un signal de commande "addition/soustraction" qui est appliqué à une unité d'additionneur/soustracteur 103'. Aussi longtemps que le signal de commande "addition/soustraction" est synchronisé avec la composante d'intermodulation, un signe correct et la valeur absolue de la composante d'intermodulation seront accumulés dans un registre 194', et le bruit dans le signal provenant du filtre passe-bande numérique ne sera pas corrélé avec la phase de la composante d'intermodulation, ce qui aura pour effet d'améliorer le rapport signal/bruit de détection. Le registre d'accumulateur 104' est initialement restauré, et il est chargé sous l'effet d'un signal d'horloge à la cadence d'échantillonnage des échantillons numériques provenant du filtre passe-bande numérique. Après accumulation sur un nombre entier de demi-cycles à la fréquence de 4 Hz de la composante d'intermodulation à détecter, le résultat accumulé (a.) est cadré dans un multiplieur 106', par un facteur de cadrage correspondant à l'un sélectionné des coefficients de polynôme. Le coefficient de polynôme est sélectionné à partir de l'un respectif des registres 136', 137', 138' , par l'un respec tif des signaux de sélection ars , a2sO, a3so qui est o activé, et ceci a pour effet de valider l'une respective des trois portes à trois états 142', 143', 144', pour multiplexer le coefficient de polynôme provenant du registre respectif, sur un bus 145' qui fournit l'un des signaux d'entrée de l'additionneur 141'.Le coefficient de polynôme sélectionné est ajusté par l'additionneur 141' qui additionne le résultat cadré provenant du multiplieur 106' au coefficient de polynôme sélectionné. Le coefficient de polynôme ajusté est ensuite réenregistré dans son registre respectif parmi les registres de mémoire 136', 137', 138', sous l'effet de l'un respectif des signaux de chargement de registre ainsi, a2s i, a3s i. Pour synchroniser le signal de commande "addition/soustraction" sur la composante d'intermodulation à 4 kHz, le circuit de la figure 9 comprend un certain nombre de retards numériques qui sont activés au démarrage de l'oscillateur numérique à deux fréquences (54 sur la figure 4). Au début du processus de génération de chaque coefficient de polynôme, l'oscillateur numérique à deux fréquences est restauré, de façon que la composante d'intermodulation ait une phase initiale prédéterminée. Aussi longtemps que le retard dans la boucle de réaction est relativement fixe et a une variation ne dépassant pas une faible fraction d'une période de la composante d'intermodulation, le signal "addition/soustraction" peut être généré par un diviseur numérique qui est correctement synchronisé sur la restauration et l'activation de l'oscillateur. Comme représenté sur la figure 9, les retards numériques sont par exemple générés par une logique synchrone qui est synchronisée sur une horloge commune, et ils sont restaurés par une impulsion de restauration au démarrage de l'oscillateur numérique (54 sur la figure 2). L'horloge commune est dans ce cas à un multiple de 4 Hz, de façon que le signal de découpage à 4 Hz, fc, puisse être généré par un premier compteur numérique 171 et une porte 172, et que le signal de commande "addition/ soustraction" qui est appliqué à l'additionneur/soustrac- teur 103' puisse être généré par un second compteur numérique 173. Comme représenté sur la figure 9, les compteurs 171 et 173 sont des compteurs à prépositionnement qui sont prépositionnés à des valeurs initiales sélectionnées au démarrage de l'oscillateur numérique (54 sur la figure 2). Le second compteur 173 est chargé avec une valeur initiale qui détermine la phase du détecteur synchrone par rapport au démarrage de l'oscillateur numérique (54 sur la figure 2). Plus précisément, le signal "addition/soustraction" est synchronisé sur la composante d'intermodulation à 4 Hz, comme représenté dans le diagramme temporel de la figure 10. Le premier compteur 171 est chargé avec une valeur initiale qui détermine la phase du signal de découpage f par rapport au démarrage de l'oscillateur c numérique (54 sur la figure 2). La phase du signal de découpage f détermine la phase du signal modulé provenant c du modulateur à découpage (58 sur la figure 2).Lorsque le signal de découpage f est activé, le signal modulé prove c nant du modulateur à découpage (58 sur la figure 2) doit également être synchronisé sur le signal "addition/ soustraction", d'une manière similaire à la synchronisation de la composante d'intermodulation, comme représenté dans le diagramme temporel de la figure 10. Comme représenté sur la figure 9, un compteur de retard 174 détermine une durée de retard pour tenir compte du retard et du temps de stabilisation du filtre, comme représenté sur la figure 10, et un compteur d'accumulation 175 détermine une durée d'accumulation, comme représenté sur la figure 10. L'état d'une bascule J-K 176 active le comptage soit par le compteur de retard 174, au début d'une itération, soit par le compteur d'accumulation 175 à la fin d'une itération.Un jeu de quatre portes ET 177, 178, 179, 180 permet aux compteurs 174 et 175 de compter à une cadence inférieure à la fréquence d'horloge; par exemple, les quatre portes ET 177, 178, 179, 180 sont validées par le signal de sortie de report (COUT) provenant du compteur à prépositionnement 173, de façon que les compteurs 174 et 175 comptent à une cadence de 4 Hz lorsqu'ils sont activés en alternance par la bascule J-K 176. Pour l'exemple qui est représenté dans le diagramme temporel de la figure 10, le compteur d'accumulation 175 compte jusqu'à deux afin d'effectuer une accumulation sur deux cycles à la cadence de 4 Hz, et le compteur de retard 174 compte jusqu'à un nombre supérieur, afin de produire un retard égal à un retard de filtre (le long du chemin passant par le multiplexeur 55, le générateur de polynôme 52, le modulateur delta-sigma numérique 43, le CNA à un seul bit 44, le filtre passe-bas 45, le circuit d'attaque 47, le filtre passe-bas 57, le modulateur à découpage 58, le convertisseur analogique-numérique 59 et le filtre passe-bande numérique 66), augmenté d'un temps de stabilisation (suffisant pour que la composante d'intermodulation se stabilise à une amplitude relativement constante). La porte ET 179 transmet sélectivement le signal de sortie de report du compteur de retard 174 pour appliquer un signal de restauration au registre d'accumulateur 104', et la porte ET 180 transmet sélectivement le signal de sortie de report du compteur d'accumulation 175 pour produire un signal de chargement maître ainsi. Des portes ET respectives 181, 182, 183 transmettent sélectivement le signal de chargement maître ainsi avec les signaux de sélection de coefficients de polynôme respectifs aOsO, a2s , a3s , pour produire les signaux de chargement o o respectifs a0si, a2si, a3si.Par conséquent, pendant chaque itération, le registre d'accumulateur 104' est restauré et il accumule ensuite des valeurs pendant une période d'accumulation, et à la fin de la période d'accumulation, le coefficient de polynôme sélectionné est ajusté par la valeur accumulée. Par exemple, comme représanté sur la figure 10, à la fin de la période d'accumulation pendant la première itération, la valeur a. dans le registre d'accumulateur 104' est aj1, et à la fin de la période d'accumulation au cours de la seconde itération, la valeur a. dans le registre d'accumulateur 104' est a. La valeur a. dans le registre d'accumulateur 104' pendant la durée de retard de filtre et de stabilisation n'a pas d'importance, du fait que le registre 104' est restauré à la fin de la durée de stabilisation, et par conséquent la valeur a. dans le registre 104' est toujours zéro au début de la période d'accumulation. En passant maintenant à la figure llA, on voit un schéma du modulateur à découpage 58. Dans ce cas, le convertisseur analogique-numérique 59 a une entrée asyme- trique 151. Le modulateur à découpage comprend un transistor NMOS 152 et un transistpr PMOS 152' connectés entre la borne 65 et l'entrée 151, et un transistor NMOS 153 et un transistor PMOS 153', en dérivation entre l'entrée 151 et la masse. Les grilles des transistors 152 et 153' reçoivent le signal de découpage fc, et les grilles des transistors 152' et 153 sont connectées à la sortie d'un inverseur 154 recevant le signal de découpage. En passant maintenant à la figure llB, on voit un schéma d'un autre modulateur à découpage 160, prévu pour l'utilisation avec un convertisseur analogiquenumérique 161 ayant des entrées complémentaires 162 et 163. Le modulateur à découpage 160 comporte un transistor NMOS 164 et un transistor PMOS 164', connectés entre la borne 65' et l'entrée positive 162, et un transistor NMOS 165 et un transistor PMOS 165', connectés entre l'entrée positive 162 et la masse. Les grilles des transistors 164 et 165' sont connectées de façon à recevoir le signal de découpage fc, et les grilles des transistors 164' et 165 sont connectées de façon à recevoir le signal de sortie d'un inverseur 166 qui réagit au signal de découpage.Le modulateur à découpage 160 comprend en outre un transistor NMOS 167 et un transistor PMOS 167', connectés entre la borne 65' et l'entrée négative 163, et un transistor NMOS 168 et un transistor PMOS 168', connectés entre l'entrée négative 163 et la masse. Les grilles des transistors 167 et 168 sont connectées à la sortie de l'inverseur 166, et les grilles des transistors 167' et 168 sont connectées de façon à recevoir le signal de découpage f . Par consé c quent, les entrées positive et négative 162, 163 du convertisseur analogique-numérique 161 sont toutes deux commutées périodiquement, à la fréquence de découpage fc, entre la borne 65' et la masse. En passant maintenant à la figure 12A, on voit un schéma d'un système de convertisseur analogiquenumérique comprenant un oscillateur numérique à deux fréquences/convertisseur numérique-analogique étalonné, 200, pour étalonner le système de convertisseur analogique-numérique. L'oscillateur numérique à deux fréquences/ convertisseur numérique-analogique, 200, comprend des composants similaires aux composants représentés sur la figure 2, qui sont utilisés de la manière décrite cidessus pour étalonner le convertisseur numérique-analogique de façon qu'il soit ultra-linéaire avant l'étalonnage du système de convertisseur analogique-numérique.Le système de convertisseur analogique-numérique comporte une voie de signal de sens direct comprenant un multiplexeur d'entrée analogique 203, un circuit de conditionnement de siignal 208 (qui peut être nécessaire ou non dans une application particulière quelconque), un convertisseur analogique-numérique 201, et un générateur de polynôme 210. Le convertisseur analogique-numérique 201 est de préférence un convertisseur delta-sigma comprenant un modulateur delta-sigma qui génère un train de données à un bit à une cadence élevée, et un filtre numérique de décimation qui réagit au train de données à un bit à la cadence élevée en produisant un signal de sortie numérique multibit à une cadence inférieure. Pour étalonner le système de convertisseur analogique-numérique de la figure 12A, les composants dans le sous-ensemble 200 génèrent un signal analogique 202 qui comprend une paire de signaux sinusoîdaux très précis. Ceci est possible du fait que le convertisseur numériqueanalogique dans le sous-ensemble 200 a été étalonné comme décrit ci-dessus, pour corriger toute non-linéarité. Pendant un mode de fonctionnement normal, le multiplexeur d'entrée analogique 203 est actionné par une logique de commande maîtresse 204 pour sélectionner un signal d'entrée analogique sur une borne 205. La logique de commande maîtresse est par exemple un microprocesseur programme. Comme représenté sur la figure 12A, le signal d'entrée analogique est fourni par une source de signal 206. Des sources de signal caractéristiques comprennent un géophone, un hydrophone, un microphone, un extensomètre ou un transducteur tel qu'un transducteur de pression. Le signal sélectionné par le multiplexeur 203 est appliqué à une borne 207 à laquelle est connecté un circuit de conditionnement de signal 208. Le circuit de conditionnement de signal 208 est par exemple un amplificateur, un filtre ou un transducteur. Les composants représentés sur la figure 12A, autres que le circuit de conditionnement de signal 208 et l'oscillateur à deux fréquences 200, sont de préférence fabriquées sur une seule puce de circuit intégré à semiconducteurs monolithique. Le circuit de conditionnement de signal 208 a une sortie connectée à une borne 209. La borne 209 est connectée à l'entrée du convertisseur analogique-numérique 201. Le signal de sortie (y) du convertisseur analogiquenumérique 201 est appliqué à un générateur de polynôme 210 qui reçoit également des coefficients de polynôme a'i provenant d'une mémoire de coefficients de polynôme 211. Le générateur de polynôme 210 génère un polynôme E aiy qui est un signal de sortie numérique corrigé 217 du convertisseur analogique-numérique 201. Les coefficients de polynôme a'i sont générés d'une manière analogue aux coefficients de polynôme ai qui sont générés dans le système de la figure 2. En d'autres termes, les coefficients de polynôme a'i sont générés de façon à corriger toute non-linéarité dans la combinaison du circuit de conditionnement de signal 208 et du convertisseur analogique-numérique 201, en détectant des composantes harmoniques ou d'intermodulation et en ajustant les coefficients de polynôme de façon à minimiser ces composantes harmoniques ou d'intermodulation. Le signal de sortie numérique du générateur de polynôme 210 est filtré par un filtre passe-bas numérique 212 pour obtenir un signal numérique analogue au signal numérique provenant du convertisseur analogique-numérique 59 sur la figure 2. A titre d'exemple, le filtre passe-bas numérique 212 a une fréquence de coupure d'environ 4 Hz. Le filtre passe-bas numérique pourrait également effectuer une décimation des échantillons numériques pour le signal de sortie numérique 217. Par exemple, si la cadence d'échantillonnage du signal de sortie numérique était de 4048 Hz, le filtre passe-bas numérique pourrait effectuer une décimation donnant une cadence de 64 Hz. Le signal de sortie du filtre passe-bas numérique 212 est appliqué à un filtre passe-bande numérique 213 et à un détecteur d'amplitude 214 pour détecter des composantes d'intermodulation à 4 Hz. Le signal de sortie du filtre passe-bas numérique 212 est également appliqué à un multiplexeur de dérivation 215. Le filtre passe-bande numérique 213 et le détecteur d'amplitude 214 sont similaires ou identiques au filtre passe-bande numérique 66 et au détecteur d'amplitude 56 de la figure 2.Le signal de sortie du détecteur d'amplitude 214 est reçu par le multiplexeur de dérivation 215. Le signal de sortie du multiplexeur 215 est reçu par un générateur de coefficients de polynôme 216 qui génère les coefficients de polynôme qui sont enregistrés dans la mémoire de coefficients de polynôme 211. Le générateur de coefficients de polynôme 216 est similaire ou identique au générateur de coefficients de polynôme 60 représenté sur la figure 2. En fonctionnement, pendant un mode d'étalonnage du CAN, la logique de commande maîtresse 204 actionne tout d'abord le multiplexeur 203 pour sélectionner un niveau de tension de masse ou zéro, et pour appliquer le niveau de tension zéro à la borne 207, afin de générer le coefficient de polynôme a '0. Selon une variante, le multiplexeur d'entrée analogique 203 pourrait sélectionner le signal de sortie de l'oscillateur numérique à deux fréquences, et l'unité de commande maîtresse pourrait charger des valeurs zéro dans l'oscillateur numérique, de façon que l'oscillateur numérique émette vers le multiplexeur d'entrée analogique un niveau de tension zéro, qui apparaîtrait sur la borne 207.La logique de commande maîtresse 204 commande également le multiplexeur de dérivation 215 pour établir une dérivation vis-à-vis du filtre passe-bande numérique 213 et du détecteur d'amplitude 214, en sélectionnant le signal de sortie du filtre passe-bas numérique 212. Le générateur de coefficients de polynôme 216 ajuste le coefficient de polynôme a'0 sous la dépendance de la valeur qui provient du détecteur d'amplitude 214, et il applique la valeur ajustée au générateur de polynôme. Du fait de la boucle de réaction comprenant les composants 210, 211, 212, 215 et 216, le coefficient de polynôme a'0 converge vers une valeur finale telle que le signal de sortie numérique 217 du générateur de polynôme 210 soit égal à zéro. La génération du coefficient de polynôme a'0 est donc terminée, et sa valeur finale est enregistrée dans la mémoire de coefficients de polynôme 211. Pour générer le coefficient de polynôme du second ordre a'2, la logique de commande maîtresse 204 règle l'oscillateur numérique à des fréquences de 500 Hz et 496 Hz, ayant chacune une amplitude légèrement inférieure à la moitié de la pleine échelle. Pour une valeur initiale de a'2 égale à zéro, toute non-linéarité du second ordre dans la combinaison du circuit de conditionnement de signal 208 et du convertisseur analogiquenumérique 201 fait apparaître une composante d'intermodulation à 4 Hz dans le signal de sortie numérique 217. Le filtre passe-bas numérique 212 transmet toute composante d'intermodulation à 4 Hz, mais il rejette les fréquences de 500 et 496 Hz, et n'importe quels harmoniques ou autres composantes d'intermodulation. Toute composante d'intermodulation à 4 Hz est sélectionnée par le filtre passebande numérique 213 et détectée par le détecteur d'amplitude 214.La logique de commande maîtresse 204 commande le multiplexeur de dérivation 215 pour sélectionner le signal de sortie du détecteur d'amplitude 214 et pour transmettre ce signal de sortie au générateur de coefficients de polynôme 216. Le générateur de coefficients de polynôme 216 ajuste le coefficient de polynôme du second ordre a' 2 de façon à éliminer toute composante à 4 Hz détectée. Pendant ce temps, et à partir de ce point, le générateur de polynôme 210 multiplie le coefficient a'2 par le carré du signal d'entrée (y), et il additionne le produit au signal d'entrée (y), pour former le signal de polynôme qui constitue le signal de sortie numérique 217. Pour générer le coefficient du troisième ordre a 3, la logique de commande maîtresse 204 règle l'oscillateur numérique 200 à des fréquences de 500 Hz et 248 Hz, ayant chacune une amplitude légèrement inférieure à la moitié de la pleine échelle. Pour une valeur initiale de a 3 égale à zéro, toute non-linéarité du troisième ordre dans la combinaison des circuits de conditionnement de signal 208 et du convertisseur analogique-numérique 201, fait apparaître une composante d'intermodulation à 4 Hz dans le signal de sortie numérique 217. Toute composante d'intermodulation à 4 Hz traverse le filtre passe-bas numérique 212 et est sélectionnée par le filtre passebande numérique 213 et détectée par le détecteur d'amplitude 214.Le signal de sortie du détecteur d'amplitude 214 est sélectionné par le multiplexeur 215, et il est transmis au générateur de coefficients de polynôme 216. Le générateur de coefficients de polynôme 216 ajuste le coefficient de polynôme du troisième ordre a'3 de façon à éliminer toute composante à 4 Hz détectée. Pendant ce temps, et à partir de ce point, le générateur de polynôme 210 multiplie le coefficient a'3 par le cube du signal d'entrée (y) et il additionne le produit au signal d'entrée (y), pour former le signal de sortie numérique 217. Cette procédure pourrait être continuée pour corriger une non-linéarité du quatrième ordre et d'ordre supérieur, par une sélection appropriée des fréquences de l'oscillateur numérique 200, mais la correction d'une telle non-linearité d'ordre supérieur serait de façon caractéristique inutile dans le système de la figure 12A. Enfin, la logique de commande maîtresse 204 commande le multiplexeur d'entrée analogique 203 pour sélectionner le signal d'entrée analogique 205. Ceci achève la procédure pour l'étalonnage du système de convertisseur analogique-numérique. L'oscillateur numérique à deux fréquences/convertisseur numérique-analogique peut également étalonner simultanément un ensemble de convertisseurs analogique-numérique en suivant cette procédure. Pour l'étalonnage simultané, les composants 203, 201, 210, 211, 212, 213, 214, 215 et 216 seraient reproduits pour chaque convertisseur analogique-numérique. Dans ce cas, les coefficents d'ordre zéro seraient calculés simultanément pour l'ensemble de convertisseurs analogique-numérique, après quoi les coefficients du second ordre seraient calculés simultanément, et ensuite les coefficients du troisième ordre seraient calculés simultanément. Un tel réseau de convertisseurs analogiquenumérique étalonnés serait utile pour la conversion de signaux de géophone pour l'exploration sismique. Après l'étalonnage du signal de conversion analogique-numérique de la figure 12A pour compenser la non-linéarité, les coefficients de polynôme dans la mémoire 211 pourraient être ajustés pour obtenir une réponse non linéaire désirée. La réponse non linéaire désirée pourrait être sélectionnée pour obtenir un degré désiré de compression ou de décompression du signal d'entrée analogique. La réponse non linéaire désirée pourrait également être utilisée pour annuler la distorsion dans la source de signal. Par exemple, la nonlinéarité de transducteurs tels que des géophones, des hydrophones, des microphones, des extensomètres et des transducteurs de pression, peut être exprimée sous la forme d'un polynôme, et il est possible de corriger cette non-linéarité en soustrayant les coefficients de ce polynôme des coefficients respectifs dans la mémoire 211, et en enregistrant les coefficients ajustés dans la mémoire 211. En passant maintenant à la figure 12B, on voit un schéma d'un autre système de convertisseur analogiquenumérique comprenant un oscillateur numérique à deux fréquences/convertisseur numérique-analogique étalonné, 200', pour l'étalonnage du système de convertisseur analogique-numérique. Le système est similaire au système de la figure 12A, et les composants similaires sont désignés par des références numériques similaires, mais accompagnées du symbole prime. On voit que le filtre passe-bas numérique 212 de la figure 12A a été remplacé par un modulateur numérique 218 sur la figure 12B, et que le système de la figure 12B ne comporte pas un multiplexeur similaire au multiplexeur 215 de la figure 12A.Le fonctionnement du système de la figure 12B est similaire au fonctionnement du système de la figure 12A, à l'exception du fait que lorsque le multiplexeur 215 de la figure 12A sélectionne le signal de sortie du détecteur d'amplitude 214 sur la figure 12A, l'opération correspondante dans le système de la figure 12B est la désactivation du modulateur numérique 18 par la logique de commande maîtresse 204', et lorsque le multiplexeur 215 de la figure 12A sélectionne le signal de sortie du filtre passe-bas numérique 212, l'opération correspondante dans le système de la figure 12B est la validation du modulateur numérique par la logique de commande maîtresse 204' Ces différences entre le système de la figure 12A et le système de la figure 12B concernent essentiellement l'étalonnage de la conversion analogique-numérique dans le système de la figure 12B. Pour l'étalonnage du système de convertisseur analogique-numérique de la figure 12B, les composants dans le sous-ensemble 200' génèrent un signal analogique 202' comprenant une paire de signaux sinusoîdaux très précis. Ceci est possible du fait que le convertisseur numériqueanalogique dans le sous-ensemble 200' a été étalonné de la manière décrite ci-dessus, pour corriger toute nonlinéarité. Pendant un mode de fonctionnement normal, la logique de commande maîtresse 204' actionne le multiplexeur d'entrée analogique 203' pour sélectionner un signal d'entrée analogique sur une borne 205'. Comme représenté sur la figure 12B, le signal d'entrée analogique est fourni par une source de signal 206'. Le signal qui est sélectionné par le multiplexeur 203 est appliqué à une borne 207' à laquelle est connecté un circuit de conditionnement de signal 208'. Le circuit de conditionnement de signal 208' a une sortie connectée à une borne 209'. La borne 209' est connectée à l'entrée du convertisseur analogique-numérique 201'. Le signal de sortie (y) du convertisseur analogique-numérique 201' est appliqué à un générateur de polynôme 210' qui reçoit également des coefficients de polynôme a' i provenant de la mémoire de coefficients de polynôme 211'.Le générateur de polynôme 210' génère un polynôme 2 ta'il qui est un signal de sortie numérique corrigé, 217', du convertisseur analogique-numérique 201'. Au moment du calcul du coefficient a'O, le signal de sortie numérique du générateur de polynôme 210' est modulé par le modulateur numérique 218 pour obtenir un signal numérique analogue au signal numérique qui provient du convertisseur analogique-numérique 59 sur la figure 2. Le signal de sortie du modulateur numérique 218 est applique à un filtre passe-bande numérique 213' et à un détecteur d'amplitude 214', pour detecter la composante continue modulée afin de calculer le coefficient a' 0' ou pour détecter les composantes d'intermodulation à 4 Hz pour calculer les coefficients a'2 et a'3 (et des coefficients d'ordre supérieur quelconques s'ils sont utilisés dans le système). Le filtre passe-bande numérique 213' et le détecteur d'amplitude 214' sont similaires ou identiques au filtre passe-bande numérique 66 et au détecteur d'amplitude 56 de la figure 2. Le signal de sortie du détecteur d'amplitude 214' est reçu par un générateur de coefficients de polynôme 216' qui génère les coefficients de polynôme qui sont enregistrés dans la mémoire de coefficients de polynôme 211'.Le générateur de coefficients de polynôme 216' est similaire ou identique au générateur de coefficients de polynôme 60 représenté sur la figure 2. En fonctionnement, au cours d'un mode d'étalonnage de CAN, la logique de commande maîtresse 204' actionne tout d'abord le multiplexeur 203' pour sélectionner un niveau de tension de masse ou zéro, et pour appliquer le niveau de tension zéro à la borne 207', afin de générer le coefficient de polynôme a'0. Selon une variante, le multiplexeur d'entrée analogique 203' pourrait sélectionner le signal de sortie de l'oscillateur numérique à deux fréquences, et la logique de commande maîtresse pourrait charger des valeurs zéro dans l'oscillateur numérique, de façon que l'oscillateur numérique émette vers le multiplexeur d'entrée analogique un niveau de tension zéro, qui apparaîtrait alors que la borne 207'.La logique de commande maîtresse 204' commande également le modulateur numérique 218 pour moduler le signal numérique de tension d'entrée zéro à la fréquence centrale du filtre passebande 213'. Le générateur de coefficients de polynôme 216' ajuste le coefficient de polynôme a'0 sous la dépendance de la valeur qui provient du détecteur d'amplitude 214', et il fournit la valeur ajustée au générateur de polynôme. Du fait de la boucle de réaction comprenant les composants 210', 211', 212', 213', 214' et 216', le coefficient de polynôme a' 0 converge vers une valeur finale telle que le signal de sortie numérique 217' du générateur de polynôme 210' soit égal à zéro. La génération du coefficient de polynôme a'0 est donc terminée, et sa valeur finale est enregistrée dans la mémoire de coefficients de polynôme 211'. Pour générer le coefficient de polynôme du second ordre a'2, la logique de commande maîtresse 204' règle l'oscillateur numérique à des fréquences de 500 Hz et 496 Hz, avec pour chacune une amplitude un peu inférieure à la moitié de la pleine échelle. Pour une valeur initiale de a' 2 égale à zéro, toute non-linéarité du second ordre dans la combinaison du circuit de conditionnement de signal 208' et du convertisseur analogiquenumérique 201' fait apparaître une composante d'intermodulation à 4 Hz dans le signal de sortie numérique 217'. La logique de commande maîtresse 204' commande le modulateur numérique 218 de façon à transmettre tous les signaux sans modification, de la sortie numérique 210' au filtre passe-bande numérique 213'. Le filtre passe-bas numérique 212' transmet toute composante d'intermodulation à 4 Hz, mais il arrête les fréquences de 500 et 496 Hz, et des harmoniques ou d'autres composantes d'intermodulation quelconques. Toute composante d'intermodulation à 4 Hz est sélectionnée par le filtre passe-bande numérique 213', et détectée par le détecteur d'amplitude 214'. Le signal de sortie du détecteur d'amplitude 214' est reçu par le générateur de coefficients de polynôme 216'. Le générateur de coefficients de polynôme 216' ajuste le coefficient de polynôme du second ordre a'2 de façon à éliminer toute composante à 4 Hz détectée. Pendant ce temps, et à partir de ce point, le générateur de polynôme 210' multiplie le coefficient a'2 par le carré du signal d'entrée (y) et il additionne le produit au signal d'entrée (y), pour former le signal de polynôme qui donne le signal de sortie numérique 217'. Pour générer le coefficient du troisième ordre a 3, la logique de commande maîtresse 204' règle l'oscillateur numérique 200' à des fréquences de 500 Hz et 248 Hz, avec pour chacune une amplitude un peu inférieure à la moitié de la pleine échelle. Pour une valeur initiale de a'3 égale à zéro, toute non-linéarité du troisième ordre dans la combinaison des circuits de conditionnement de signal 208' et du convertisseur analogique-numérique 201', fait apparaître une composante d'intermodulation à 4 Hz dans le signal de sortie numérique 217'. Toute composante d'intermodulation à 4 Hz traverse le filtre passebas numérique 212' et est sélectionnée par le filtre passe-bande numérique 213' et détectée par le détecteur d'amplitude 214'.Le signal de sortie du détecteur d'amplitude 214' est sélectionné par le multiplexeur 215' et il est transmis au générateur de coefficients de polynôme 216'. Le générateur de coefficients de polynôme 216' ajuste le coefficient de polynôme du troisième ordre a'3 de façon à éliminer toute composante à 4 Hz détectée. Pendant ce temps, et à partir de ce point, le générateur de polynôme 210' multiplie le coefficient a'3 par le cube du signal d'entrée (y) et il additionne le produit au signal d'entrée (y), pour former le signal de sortie numérique 217'. Cette procédure pourrait être poursuivie pour corriger une non-linéarité du quatrième ordre et d'ordre supérieur, par une sélection appropriée de fréquences de l'oscillateur numérique 200', mais la correction d'une telle non-linéarité d'ordre supérieur serait de façon caractéristique inutile dans le système de la figure 12B. Enfin, la logique de commande maîtresse 204' commande le multiplexeur d'entrée analogique 203' de façon à sélectionner le signal d'entrée analogique 205'. Ceci achève la procédure pour l'étalonnage du système de convertisseur analogique-numérique de la figure 12B. Il est également possible de faire en sorte que l'oscillateur numérique à deux fréquences/convertisseur numériqueanalogique étalonne simultanément un ensemble de convertisseurs analogique-numérique, en suivant la procédure que l'on vient de décrire en relation avec la figure 12B. En outre, après l'étalonnage du système de conversion analogique-numérique de la figure 12B pour compenser la non-linéarité, on pourrait ajuster les coefficients de polynôme dans la mémoire 211, de la manière décrite cidessus en relation avec la figure 12A, pour obtenir une réponse non linéaire désirée. En passant maintenant à la figure 13, on voit un organigramme d'une procédure que pourrait utiliser la logique de commande maîtresse 204 de la figure 12A ou la logique de commande maîtresse 204' de la figure 12B, pour étalonner le convertisseur numérique-analogique 200 et le convertisseur analogique-numérique 201 de la figure 12A, ou pour étalonner le convertisseur numérique-analogique 200' et le convertisseur analogique-numérique 201' sur la figure 12B. A une première étape 281, la logique de commande maîtresse sauvegarde les valeurs initiales des coefficients de polynôme a. et a' i' respectivement pour le convertisseur numérique-analogique et le convertisseur analogique-numérique. Ces valeurs sauvegardées sont utilisées sur la figure 14 pour le contrôle de la linéarité, comme décrit ci-dessous.Ensuite, à l'étape 282, la logique de commande maîtresse accomplit la procédure décrite ci-dessus en relation avec la figure 2, pour étalonner la conversion numérique-analogique. Ensuite, à l'étape 283, la valeur résiduelle RES. de l'amplitude qui est détectée par le détecteur d'amplitude 56 à la fin de l'ajustement de chacun des coefficients aO, a2, a3, est comparée avec un seuil respectif TH. . Si le résidu pour l'un quelconque des coefficients dépasse le seuil respectif, alors une erreur d'étalonnage de CNA est signalée à l'étape 284 à un opérateur humain ou à un ordinateur auquel le système de convertisseur est connecté.Comme indique par le chemin en pointillés partant de l'étape 284, l'exécution ne se poursuit pas jusqu'à ce que le composant qui occasionne l'erreur soit réparé ou remplacé, à l'étape 280, et que l'étalonnage soit recommencé à l'étape 281. Si à l'étape 283 le résidu pour chacun des coefficients ne dépasse pas le seuil respectif, alors l'exécution se branche directement vers l'étape 285. A l'étape 285, la logique de commande maîtresse exécute la procédure décrite ci-dessus en relation avec la figure 12A ou la figure 12B, pour étalonner la conversion analogique-numérique. Ensuite, à l'étape 286, la valeur résiduelle RES'i de l'amplitude détectée par le détecteur d'amplitude (214 sur la figure 12A ou 214' sur la figure 12B) à la fin de l'ajustement de chacun des coefficients a'0, a'2, a ' 3 est comparée à un seuil respectif TH' . Si le résidu pour l'un quelconque des coefficients dépasse le seuil respectif, alors à l'étape 287 une erreur d'étalonnage de CAN est signalée à un opérateur humain ou à un ordinateur auquel le système de convertisseur est connecté, et l'exécution de la procédure d'étalonnage est terminée. En passant maintenant à la figure 14, on voit un organigramme d'un sous-programme pour le contrôle de la linéarité des processus de conversion de CAN et CNA dans le système de la figure 12A ou de la figure 12B, et pour signaler des changements importants de la linéarité. A une première étape 291, des changements de linéarité i et 'i depuis le dernier étalonnage sont calculés sous la forme des différences respectives entre les coefficients de polynôme initiaux A. , A'i et les nouveaux coefficients de polynôme aii, asti. A l'étape 292, les coefficients de polynôme de CNA a i et les changements t i sont comparés à des limites absolues et de "dérive".Les limites de "dérive" pourraient dépendre du temps écoulé depuis le dernier étalonnage des convertisseurs. Par exemple, à l'étape 292, les coefficients de polynôme sont directement comparés aux limites absolues, et les valeurs des change ments a i sont comparées aux limites de dérive. Si une limite est dépassée, alors à l'étape 293 un problème de linéarité de CNA est signalé à l'opérateur ou à l'ordinateur auquel le système de convertisseur est connecté. Une nonlinéarité excessive ou des changements excessifs de nonlinéarité sont particulièrement sensibles à des conditions anormales et à des problèmes dans le circuit qui est étalonné. Par exemple, pour le système qui est représenté sur la figure 2, une surcharge du circuit d'attaque 47 génère des non-linéarités prononcées du second ordre, du troisième ordre et d'ordres supérieurs.Le circuit d'attaque 47 comporte par exemple un circuit de protection contre les surcharges thermiques qui peut limiter de façon abrupte le courant de sortie du circuit d'attaque pendant une condition de surcharge. Après l'étape 293, la procédure d'étalonnage est terminée. Si à l'étape 292 la logique de commande maîtresse trouve que les coefficients de polynôme et les changements i du CNA sont compris dans les limites, alors à l'étape 294 la logique de commande maîtresse effectue un contrôle pour déterminer si les coefficients de polynôme a' i et les changements 'i du CAN sont compris dans certaines limites. Dans la négative, à l'étape 295 un problème de linéarité du CAN est ensuite signalé à l'opérateur ou à l'ordinateur auquel le système de convertisseur est connecté. Après l'étape 295, la procédure d'étalonnage est terminée. Si à l'étape 294 on trouve que les coefficients de polynôme a'. et les changements a 'i du CAN sont compris dans certaines limites, alors à l'étape 296 la logique de commande maîtresse contrôle un indicateur pour déterminer si l'étalonnage est un étalonnage initial, par exemple au cours d'un test final en usine, ou pendant l'installation du système de convertisseur. Si c'est le cas, ensuite, à l'étape 297, les limites absolues sont restaurées autour des nouveaux coefficients qui viennent d'être déterminés pendant l'étalonnage initial. Par exemple, pendant un étalonnage initial, les étapes 292 et 293 comparent les coefficients de polynôme avec des limites de conception basées sur des tolérances de dispositif à dispositif.Après l'étalonnage initial, le système peut être réétalonné périodiquement pour corriger des changements de linéarité et pour diagnostiquer des problèmes de système. Le test suivant peut utiliser des limites absolues plus strictes, basées sur les paramètres de dispositif réels qui sont mesurés au cours de l'étalonnage initial, avec l'espoir raisonnable que les convertisseurs se maintiendront à l'intérieur de ces limites absolues plus strictes pendant leur durée de vie prévue. Après l'étape 297, la procédure d'étalonnage est terminée. La procédure d'étalonnage est également terminée à l'étape 296 si l'étalonnage n'est pas un étalonnage initial. En passant maintenant à la figure 15, on voit un schéma synoptique de modifications qui pourraient être apportées au schéma synoptique de la figure 2 dans le but d'utiliser la technique illustrée sur la figure 12A ou la figure 12B, pour corriger de façon numérique la nonlinéarité du convertisseur analogique-numérique 59 qui est utilisé sur la figure 2. Les composants de la figure 15 qui sont similaires à des composants de la figure 2 sont désignés par des références numériques similaires, mais avec un symbole prime. Comme représenté sur la figure 15, un multiplexeur à trois entrées 220 a été intercalé entre la borne 65' et le modulateur à découpage 58'. Pendant l'étalonnage du convertisseur numérique-analogique, de la manière décrite ci-dessus en relaton avec la figure 2, le multiplexeur 220 sélectionne l'entrée 221, de façon que le modulateur à découpage 58' reçoive un signal provenant de la borne 65'. Pendant l'étalonnage du convertisseur analogique-numérique 59', de la manière décrite ci-dessus en relation avec la figure 12A ou la figure 12B, le multiplexeur 220 sélectionne l'entrée 222, de façon que le modulateur à découpage 58' soit connecté à la sortie analogique 48'. A titre d'exemple, le convertisseur analogique-numérique 59' comprend des composants similaires aux composants 201, 210, 211, 212, 213, 214, 215 et 216 représentés sur la figure 12A.Après que le convertisseur analogique-numérique 59' a été étalonné, il peut être utilisé pour réétalonner le convertisseur numériqueanalogique, comme on le décrira davantage ci-dessous en relation avec la figure 16. Le multiplexeur 220 comporte une troisième entrée 223, de façon que le modulateur à découpage 58' puisse être connecté à une entrée analogique 224. Après que le convertisseur analogique-numérique 59' a été étalonné, il peut être utilisé pour convertir le signal analogique présent sur l'entrée analogique 224. Le signal converti est reçu dans un registre à décalage parallèlesérie 225 et il est transmis à une borne de sortie numérique 226. En passant maintenant à la figure 16, on voit un organigramme d'une procédure d'étalonnage iterative qui est accomplie par une logique de commande maîtresse dans un système de convertisseur tel que le système de la figure 2, modifié de la manière qui est représentée sur la figure 15. A une première étape 301, la logique de commande maîtresse met à zéro un compteur d'itération N, et elle sauvegarde les valeurs initiales des coefficients de polynôme a. et a'i. Ces valeurs sauvegardées pourraient être utilisées ultérieurement par la procédure de la figure 14 pour diagnostiquer et signaler des problèmes de linéarité. Ensuite, à l'étape 302, la logique de commande maîtresse accomplit la procédure décrite ci-dessus en relation avec la figure 2, pour étalonner la conversion numérique-analogique.A l'étape 303, la logique de commande maîtresse accomplit une procédure décrite ci-dessus en relation avec la figure 12A ou la figure 12B, pour étalonner la conversion analogiquenumérique. A l'étape 304, la logique de commande maîtresse sauvegarde les valeurs des coefficients de polynôme dans un tableau en mémoire LASTi. A l'étape 305, la logique de commande maîtresse réétalonne la conversion numérique-analogique en utilisant la procédure décrite ci-dessus en relatiion avec la figure 2. A l'étape 306, la logique de commande maîtresse sauvegarde les valeurs des coefficients de polynôme a'i dans un tableau en mémoire LAST' . Ensuite, à l'étape 307, la logique de commande maîtresse étalonne à nouveau la conversion analogique-numérique en utilisant la procédure décrite ci-dessus en relation avec la figure 12A ou la figure 12B. A l'étape 308, la logique de commande maîtresse incrémente de 1 le compteur d'itération N. Pour tester la convergence, à l'étape 309 la logique de commande maîtresse calcule la différence E. entre la dernière valeur et la valeur courante de chacun des coefficients de polynôme ai, pour i = 0, 2 et 3. A l'étape 310, la valeur absolue de la différence E. est comparée à une limite LIM. pour i = 0, 2 et 3, et si la valeur absolue d'une différence quelconque dépasse sa limite respective, alors à l'étape 311 le contenu du compteur d'itération N est comparé avec une valeur maximale NMAX. Si la valeur maximale n'est pas dépassée, alors la procédure retourne en boucle à l'étape 304 pour effectuer une autre itération. Dans le cas contraire, à l'étape 312 une erreur dee convergence de CNA est signalée, par exemple à un opérateur humain du système, ou à un ordinateur qui est connecté au système. Après l'étape 312, la procédure d'étalonnage est terminée. A l'étape 310, si la valeur absolue de chaque différence E. est inférieure à sa limite respective pour chacun des coefficients de polynôme, alors à l'étape 313 la différence E' i entre l'ancienne valeur et la nouvelle valeur pour chacun des coefficients de polynôme a' i est calculée pour tester la convergence pour l'étalonnage du CAN. A l'étape 314, si la valeur absolue d'une différence E' i quelconque est supérieure à sa limite respective LIM'i, alors à l'étape 315 le contenu du compteur d'itération N est comparé au maximum NMAX. Si le maximum n'est pas dépassé, la procédure retourne ensuite en boucle à l'étape 304.Dans le cas contraire, à l'étape 316, une erreur de convergence du CAN est signalée à un opérateur humain ou à un ordinateur auquel le système de convertisseur est connecté. Après l'étape 316, la procédure d'étalonnage est terminée. Si à l'étape 314 la valeur absolue de chaque différence E'i n'est pas supérieure à sa limite respective, la procédure d'étalonnage est alors également terminée. En passant maintenant à la figure 17, on voit une modification du circuit de la figure 12A ou de la figure 12B pour diagnostiquer un problème de linéarité dans un circuit particulier parmi un certain nombre de circuits de conditionnement de signal connectés en cascade. Les composants de la figure 17 qui sont similaires à des composants de la figure 12A et de la figure 12B sont désignés par des références numériques similaires, mais avec un double prime ("). Les circuits de conditionnement de signal comprennent un premier circuit de conditionnement de signal 208", un second circuit de conditionnement de signal 401 et un troisième circuit de conditionnement de signal 403. Le circuit de la figure 17 comprend un multiplexeur supplémentaire 405 permettant à un convertisseur analogique-numérique 201" de convertir un signal analogique sélectionné provenant soit d'une borne 207" qui est l'entrée du premier circuit de conditionnement de signal 208", soit d'une borne 209" qui est la sortie du premier circuit de conditionnement de signal 208", soit d'une borne 402 qui est la sortie du second circuit de conditionnement de signal 401, soit d'une borne 404 qui est la sortie du troisième circuit de conditionnement de signal 403, et qui fournit le signal de sortie analogique des circuits de conditionnement de signal en cascade. Le signal de sortie numérique y" du convertisseur analogique-numérique 201" est reçu par des circuits détecteurs de non-linéarité 406. Les circuits détecteurs de non-linéarité 406 sont des circuits numériques qui sont destinés à mesurer la non-linéarité d'une fonction de transfert entre un oscillateur numérique à deux fréquences/convertisseur numérique-analogique 200" et la sortie y" du convertisseur analogique-numérique 201". En d'autres termes, les circuits détecteurs de non-linéarité 406 peuvent comprendre les composants 210, 212, 213, 214, 215, 216 et 211 de la figure 12A. Selon une variante, les circuits détecteurs de non-linéarité 406 peuvent comprendre les composants 210', 218, 213', 214', 216' et 211' de la figure 12B.Les coefficients de polynôme qui sont déterminés par les circuits détecteurs de non-linéarité 406 sont appliqués à une unité de commande programmée 204" qui procure également une logique de commande maîtresse analogue à la logique de commande maîtresse 204 de la figure 12A ou à la logique de commande maîtresse 204' de la figure 12B. En passant maintenant à la figure 18, on voit un organigramme d'une procédure qui est exécutée par l'unité de commande programmée 204" pour diagnostiquer un problème de linéarité dans le circuit de la figure 17. L'organigramme de la figure 18 représente un programme de commande qui est enregistré dans une mémoire de l'unité de commande programmée. A la première étape 421 de la figure 18, l'unité de commande programmée 204" fait fonctionner le circuit de la figure 17 pour mesurer la non-linéarité du convertisseur analogique-numérique 201". Dans ce cas, l'unité de commande programmée 204" fait fonctionner l'oscillateur numérique à deux fréquences/convertisseur numériqueanalogique 200" pour générer un signal de test à deux fréquences 202". L'unité de commande programmée 204" active le multiplexeur 203" pour sélectionner soit le signal d'étalonnage 202", soit la masse, pour étalonner le convertisseur analogique-numérique 201", en suivant la procédure décrite ci-dessus en relation avec la figure 12A ou la figure 128. Cette procédure d'étalonnage conduit à une détermination de la non-linéarité du convertisseur analogique-numérique 201".Dans ce cas, l'unité de commande programmée 204" fait également fonctionner le multiplexeur 405 de façon que le convertisseur analogiquenumérique 201" convertisse le signal analogique qui est sélectionne par le multiplexeur 203" et qui apparaît sur la borne 207". Ensuite, à l'étape 422, l'unité de commande programmée 204" contrôle les coefficients de polynôme provenant des circuits détecteurs de non-linéarité 406, pour déterminer si le convertisseur analogique-numérique 201" étalonné présente une linéarité anormale. Si c'est le cas, l'exécution se branche ensuite vers l'étape 423 à laquelle un problème de convertisseur analogique-numérique est signalé à un opérateur humain 407, représenté sur la figure 17. Après l'étape 423 sur la figure 18, ou lorsque l'étape 422 ne trouve pas une non-linéarité anormale, ensuite, à l'étape 424, l'unité de commande programmée fait fonctionner le multiplexeur 405 sur la figure 17 pour sélectionner le signal analogique provenant de la borne de sortie 209" du premier circuit de conditionnement de signal 208".Les circuits détecteurs de non-linéarité 406 sont actionnés pour étalonner la combinaison du premier circuit de conditionnement de signal 208" et du convertisseur analogique-numérique 201", de façon que les coeffi cients de polynôme résultants constituent une mesure de la non-linéarité de la combinaison du convertisseur analogique-numérique 201" et du premier circuit de conditionnement de signal 208". Ensuite, à l'étape 425 de la figure 18, l'unité de commande programmée soustrait la non-linéarité du convertisseur analogique-numérique, mesurée à l'étape 421, de la non-linéarité de la combinaison du convertisseur analogique-numérique et du premier circuit de conditionnement de signal 208", mesurée à l'étape 424. Par conséquent, la différence représente la non-linéarité du circuit de conditionnement de signal 208".Par exemple, à l'étape 425, dans l'hypothèse où la non-linéarité est relativement faible, le coefficient du second ordre qui est mesuré à l'étape 421 est soustrait du coefficient du second ordre mesuré à l'étape 424, pour déterminer un coefficient du second ordre représentant la non-linéarité du premier circuit de conditionnement de signal 208", et le coefficient du troisième ordre qui est mesuré à l'étape 421 est soustrait du coefficient du troisième ordre qui est mesuré à l'étape 424, pour déterminer un coefficient du troisième ordre représentant la non-linéarité du premier circuit de conditionnement de signal 208". Ensuite, à l'étape 426, l'unité de commande programmée détermine si la non-linéarité calculée du premier circuit de conditionnement de signal 208" est anormale. Par exemple, chacun des coefficients du second ordre et du troisième ordre pour le premier circuit de conditionnement de signal 208" est comparé à une valeur de seuil respective, pour déterminer si le premier circuit de conditionnement de signal 208" a une non-linéarité anormale. Dans l'affirmative, à l'étape 427 l'unité de commande programmée 204" signale ensuite à l'opérateur 407 de la figure 17 que le premier circuit de conditionnement de signal 208" présente un problème de linéarité. Après l'étape 427, ou lorsque l'étape 426 ne trouve pas une non-linéarité anormale, l'exécution se poursuit par l'étape 428. A l'étape 428, l'unité de commande programmée 204" fait fonctionner le multiplexeur 405 pour sélectionner le signal de sortie du second circuit de conditionnement de signal 401, sur la borne 402. Ensuite, l'unité de commande programmée 204" fait fonctionner les circuits détecteurs de non-linéarité 406 pour étalonner la combinaison du convertisseur- analogique-numérique 201", du premier circuit de conditionnement de signal 208" et du second circuit de conditionnement de signal 401. Lorsque l'étalonnage est terminé, les coefficients de polynôme sont une mesure de la non-linéarité de la combinaison du convertisseur analogique-numérique 201" et des premier et second circuits de conditionnement de signal 208" et 401. Ensuite, à l'étape 429, l'uniité de commande programmée 204" soustrait la mesure de l'étape 424 de la mesure de l'étape 428. Cette différence représente la non-linéarité du second circuit de conditionnement de signal 401. A l'étape 430, l'unité de commande programmée détermine si la non-linéarité du second circuit de conditionnement de signal 401 est anormale. Dans l'affirmative, à l'étape 401 l'unité de commande programmée 204" signale ensuite à l'opérateur 407 que le second circuit de conditionnement de signal présente un problème de linéarité. Après l'étape 430, ou lorsque l'étape 431 ne trouve pas une non-linéarité anormale, à l'étape 432 l'unité de commande programmée fait ensuiter fonctionner le multiplexeur 405 pour sélectionner le signal de sortie analogique du troisième circuit de conditionnement de signal 403, sur la borne 404. L'unité de commande programmée fait également fonctionner les circuits détecteurs de non-linéarité 406 pour étalonner la combinaison du convertisseur analogique-numérique 201", du premier circuit de conditionnement de signal 208", du second circuit de conditionnement de signal 401 et du troisième circuit de conditionnement de signal 403.Après l'étalonnage, les coefficients de polynôme qui proviennent des circuits détecteurs de non-linéarité 406 sont une mesure de la nonlinéarité de la combinaison du convertisseur analogiquenumérique 201" avec les premier, second et troisième circuits de conditionnement de signal. Ensuite, à l'étape 433 de la figure 18, l'unité de commande programmée soustrait la mesure de l'étape 428 de la mesure de l'étape 431. Cette différence représente la non-linéarité du troisième circuit de conditionnement de signal 403. A l'étape 434, l'unité de commande programmée détermine si la non-linéarité du troisième circuit de conditionnement de signal 403 est anormale. Dans l'affirmative, à l'étape 435, l'unité de commande programmée 204" signale ensuite à l'opérateur que le troisième circuit de conditionnement de signal 403 présente un problème de linéarité. Après l'étape 405, ou lorsque l'étape 404 ne trouve pas une non-linéarité anormale, la procédure de la figure 18 est terminée. Dans des cas dans lesquels les circuits de conditionnement de signal sont linéaires en l'absence d'un problème de linéarité, la procédure de la figure 18 peut alors être simplifiée en arrêtant la procédure immédiatement après que certaines des étapes 423, 427 ou 431 sont atteintes. Par conséquent, si certaines des étapes 425, 429 ou 433 sont atteintes, la non-linéarité qui serait soustraite est virtuellement nulle, ce qui fait que les opérations de soustraction des étapes 425, 429 et 433 peuvent être éliminées. D'après ce qui précède, on a décrit un procédé pour corriger la non-linéarité d'un convertisseur analogique-numérique sans utiliser une référence de linéarité. Le procédé n'est pas limité à une sorte particulière de technologie de convertisseur, bien qu'il puisse être utilisé aisément en relation avec des convertisseurs delta-sigma et des systèmes de convertisseur à une seule puce. On peut utiliser le procédé pour étalonner la linéarité de circuits de conditionnement de signal fournis par l'utilisateur, extérieurs à un circuit intégré comprenant un convertisseur analogique-numérique et des circuits pour étalonner le convertisseur analogique-numérique. On peut également utiliser le procédé pour obtenir une fonction de transfert non-linéaire spécifiée, en corrigeant tout d'abord la non-linéarité du système de convertisseur analogique-numérique, et en ajustant ensuite les coefficients de compensation pour obtenir la fonction de transfert non linéaire spécifiée. REVENDICATIONS 1. Procédé de compensation numérique d'un signal numérique qui est produit par un convertisseur analogiquenumérique (201), pour réduire la distorsion, caractérisé en ce qu'il comprend les étapes suivantes : (a) on génère un signal d'étalonnage analogique ayant au moins une composante de fréquence; (b) on applique ce signal d'étalonnage analogique au convertisseur analogiquenumérique (201) pour produire le signal numérique, par conversion du signal d'étalonnage analogique; (c) on compense le signal numérique conformément à au moins un coefficient de compensation, pour produire un signal numérique compensé; (d) on traite de façon numérique le signal numérique compensé pour sélectionner une composante de distorsion dans le signal numérique compensé, qui est produite par non-linéarité à partir de la composante de fréquence, et pour obtenir une mesure de la composante de distorsion sélectionnée; et (e) on ajuste le coefficient de compensation sous la dépendance de la mesure, pour réduire la composante de distorsion. 2. Procédé selon la revendication 1, caractérisé en ce que l'étape de génération (a) comprend la génération d'une première fréquence et d'une seconde fréquence dans le signal d'étalonnage analogique, et en ce que la composante de distorsion est une composante d'intermodulation qui est produite par intermodulation entre la première fréquence et la seconde fréquence. 3. Procédé selon la revendication 1, caractérisé en ce que l'étape de génération (a) comprend la génération d'une première fréquence et d'une seconde fréquence dans le signal d'étalonnage analogique, et en ce que la composante de distorsion a une fréquence qui est une différence entre la première fréquence et la seconde fréquence. 4. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre l'opération qui consiste à faire passer le signal d'étalonnage analogique à travers un circuit de conditionnement de signal (208) avant l'étape (b) d'application du signal d'étalonnage analogique au convertisseur analogique-numérique (201), de façon que le coefficient de compensation compense la non-linéarité dans une fonction de transfert représentant une combinaison du circuit de conditionnement de signal (208) et du convertisseur analogique-numérique (201). 5. Procédé selon la revendication 1, caractérisé en ce que les étapes (c) à (e) sont répétées jusqu'à ce que la composante de fréquence détectée soit pratiquement éliminée. 6. Procédé selon la revendication 5, caractérisé en ce que les étapes (c) à (e) sont répétées un nombre de fois prédéterminé. 7. Procédé selon la revendication 5, caractérisé en ce que les étapes (c) à (e) sont répétées jusqu a ce que la composante de fréquence détectée ait une amplitude inférieure a un certain niveau de seuil. 8. Procédé selon la revendication 1, caractérisé en ce qu'après l'étape (e), le coefficient de compensation est ajusté d'une quantité spécifiée et il est utilisé pour distordre le signal numérique, afin que la conversion qui est effectuée par le convertisseur analogique-numérique (201) en combinaison avec la distorsion du signal numérique, ait une fonction de transfert non-linéaire spécifiée. 9. Procédé selon la revendication 1, caractérisé en ce que l'étape (c) comprend le calcul d'un polynôme du signal numérique, pour produire la version compensée du signal numérique, et ce polynôme comprend un terme quadratique et un terme cubique. 10. Procédé selon la revendication 9, caractérisé en ce que les étapes (c) à (e) sont répétées un certain nombre de fois pour générer un coefficient pour l'un des termes précités, et ensuite le signal d'étalonnage analogique est changé en changeant une composante de fréquence du signal d'étalonnage analogique, et les étapes (c) à (e) sont répétées à nouveau un certain nombre de fois pour générer un coefficient pour l'autre de ces termes. 11. Procédé selon la revendication 1, caractérisé en ce que le traitement numérique du signal numérique compensé comprend le passage du signal compensé à travers un filtre passe-bande numérique (213) pour sélectionner la composante de distorsion. 12. Procédé selon la revendication 11, caractérisé en ce que le traitement numérique du signal numérique compensé comprend la détection de la valeur absolue de la composante de distorsion qui passe à travers le filtre passe-bande numérique (213), pour obtenir une mesure de la composante de distorsion sélectionnée. 13. Procédé selon la revendication 12, caractérisé en ce qu'il comprend la génération du coefficient de compensation en ajustant de façon itérative le coefficient de compensation, par l'augmentation ou la diminution du coefficient de compensation d'une quantité proportionnelle à ladite valeur absolue, et la détermination du fait que le coefficient de compensation doit être augmenté ou diminué, selon que le coefficient de compensation a été augmenté ou diminué au cours d'une dernière itération, et en contrôlant si un dernier changement du coefficient de compensation a fait augmenter ou diminuer la valeur absolue. 14. Procédé selon la revendication 11, caractérisé en ce qu'il comprend en outre l'étape de correction du décalage en courant continu du convertisseur analogique-numérique (201), en appliquant un signal d'entrée analogique pratiquement égal à zéro au convertisseur analogique-numérique (201), pour obtenir un signal de sortie numérique pratiquement constant du convertisseur analogique-numérique (201), en modulant de façon numérique le signal de sortie numérique pratiquement constant, à une fréquence de modulation transmise par le filtre passebande numérique (213), pour produire un signal modulé, et en ajustant le décalage du convertisseur analogiquenumérique (201) pour éliminer pratiquement ce signal modulé. 15. Procédé selon la revendication 14, caractérisé en ce que le décalage du convertisseur analogiquenumérique (201) est ajusté de façon numérique en ajustant un coefficient de décalage qui décale le signal numérique provenant du convertisseur analogique-numérique (201), après conversion analogique-numérique par le convertisseur analogique-numérique (201). 16. Procédé selon la revendication 1, caractérisé en ce que le traitement numérique du signal numérique compensé comprend la détection synchrone de la composante de distorsion, pour obtenir une mesure de la composante de distorsion sélectionnée. 17. Procédé d'étalonnage d'un convertisseur analogique-numérique, caractérisé en ce qu'il comprend les étapes suivantes : (a) on génère un signal d'étalonnage analogique ayant une première composante de fréquence et une seconde composante de fréquence; (b) on fait fonctionner le convertisseur analogique-numérique (201) dans un mode d'étalonnage pour convertir le signal d'étalonnage analogique de façon à produire un signal numérique; (c) on effectue un filtrage numérique du signal numérique pour produire un signal numérique filtré; (d) on détecte une composante d'intermodulation, dans le signal numérique filtré, pour produire un coefficient de compensation, cette composante d'intermodulation étant à une fréquence qui est une différence entre la première fréquence et la seconde fréquence, la composante d'intermodulation étant générée par non-linéarité à partir du signal d'étalonnage analogique; et (d) on fait fonctionner le convertisseur analogique-numérique (201) dans un mode de conversion dans lequel un signal d'entrée analogique est converti en un signal numérique correspondant par le convertisseur analogique-numérique (201), et ce signal numérique correspondant est compensé de façon numérique par le coefficient de compensation, pour produire un signal numérique compensé ayant une distorsion réduite. 18.Procédé selon la revendication 17, caractérisé en ce qu'il comprend en outre l'opération qui consiste à faire passer le signal d'étalonnage analogique à travers un circuit de conditionnement de signal (208) avant l'étape consistant à faire fonctionner le convertisseur analogique-numérique (201) dans un mode d'étalonnage, pour convertir le signal d'étalonnage analogique de façon à produire un signal numérique, pour que le coefficient de compensation compense la non-linéarité dans une fonction de transfert représentant une combinaison du circuit de conditionnement de signal (208) et du convertisseur analogique-numérique (201). 19. Procédé selon la revendication 17, caractérisé en ce que l'étape (c) de filtrage numérique du signal numérique pour produire un signal numérique filtré, comprend l'opération qui consiste à faire passer le signal numérique à travers un filtre passe-bas numérique (212) pour réduire les première et seconde composantes de fréquence. 20. Procédé selon la revendication 19, caractérisé en ce que l'étape (c) de filtrage numérique du signal numérique pour produire un signal numérique filtré, comprend l'opération qui consiste à faire passer le signal numérique à travers un filtre passe-bande numérique (213) pour sélectionner la composante d'intermodulation. 21. Procédé selon la revendication 20, caractérisé en ce que la détection de la composante d'inter modulation comprend la détection de la valeur absolue de la composante d'intermodulation qui traverse le filtre passe-bande numérique (213). 22. Procédé selon la revendication 21, caractérisé en ce qu'il comprend l'ajustement itératif du coefficient de compensation, en augmentant ou en diminuant le coefficient de compensation d'une quantité proportionnelle à ladite valeur absolue, et en déterminant si le coefficient de compensation doit être augmenté ou diminué, en se basant sur le fait que le coefficient de compensation a été augmenté ou diminué au cours d'une dernière itération, et en contrôlant si un dernier changement du coefficient de compensation a fait augmenter ou diminuer la valeur absolue. 23. Procédé selon la revendication 19, caractérisé en ce que la détection de la composante d'intermodulation comprend la détection synchrone de cette composante d'intermodulation. 24. Procédé pour faire fonctionner un convertisseur analogique-numérique, caractérisé en ce qu'il comprend les étapes suivantes : (a) on génère un premier signal d'étalonnage analogique ayant deux composantes de fréquence; (b) on fait fonctionner le convertisseur analogique-numérique (201) dans un mode d'étalonnage pour convertir le premier signal d'étalonnage analogique de façon à produire un premier signal numérique; (c) on détecte, dans le premier signal numérique, une première composante d'intermodulation qui est générée à partir des deux composantes de fréquence dans le premier signal d'étalonnage analogique, pour produire un premier coefficient de compensation; (d) on génère un second signal d'étalonnage analogique ayant deux composantes de fréquence; (e) on fait fonctionner le convertisseur analogiquenumérique (201) dans un mode d'étalonnage, pour convertir le second signal d'étalonnage analogique de façon à produire un second signal d'étalonnage numérique; (f) on détecte, dans le second signal numérique, une seconde composante d'intermodulation qui est générée à partir des deux composantes de fréquence dans le second signal d'étalonnage analogique, pour produire un second coefficient de compensation; et (g) on fait fonctionner le convertisseur analogique-numérique (201) dans un mode de conversion, dans lequel un signal d'entrée analogique est converti par le convertisseur analogique-numérique (201) pour produire un signal numérique correspondant, et le signal numérique correspondant est compensé de façon numérique par les coefficients de compensation pour produire un signal de sortie numérique ayant une distorsion réduite. 25. Procédé selon la revendication 24, caractérisé en ce que le signal numérique correspondant est compensé de façon numérique par le calcul d'un polynôme du signal numérique correspondant, l'un des coefficients de compensation étant un coefficient d'un terme quadratique dans le polynôme, et un autre des coefficients de compensation étant un coefficient d'un terme cubique dans le polynôme. 26. Procédé selon la revendication 24, caractérisé en ce que la première composante d'intermodulation a une première fréquence et la seconde composante d'intermodulation a une seconde fréquence qui est presque la même que la première fréquence, et l'étape (c) comprend le filtrage du premier signal numérique pour sélectionner la première composante d'intermodulation et pour atténuer les deux composantes de fréquence du premier signal d'étalonnage analogique, et en ce que l'étape (f) comprend le filtrage du second signal numérique pour sélectionner la seconde composante d'intermodulation et pour atténuer les deux composantes de fréquence du second signal d'étalonnage analogique. 27. Procédé selon la revendication 24, caractérisé en ce qu'il comprend en outre l'étape qui consiste à corriger le décalage en courant continu du convertisseur analogique-numérique (201), de façon que ce convertisseur analogique-numérique (201) fournisse un signal de sortie numérique pratiquement égal à zéro pour un signal d'entrée analogique pratiquement égal à zéro, et en ce que l'tape de correction du décalage en courant continu du convertisseur analogique-numérique (201) est effectuée avant les étapes (b) à (g). 28. Procédé selon la revendication 24, caractérisé en ce que la première composante d'intermodulation a une première fréquence et la seconde composante d'intermodulation a une seconde fréquence qui est approximativement la même que la première fréquence, et en ce qu'il comprend en outre l'étape qui consiste à corriger le décalage en courant continu du convertisseur analogiquenumérique (201) par l'application d'un signal d'entrée analogique pratiquement égal à zéro à ce convertisseur analogique-numérique (201), pour obtenir un signal de sortie numérique pratiquement constant pour le convertisseur analogique-numérique (201), à moduler de façon numérique le signal de sortie numérique pratiquement constant, à une fréquence de modulation qui est approximativement la même que la première fréquence et la seconde fréquence, pour produire un signal modulé à la fréquence de modulation, et à ajuster le décalage du convertisseur analogique-numérique (201') pour éliminer pratiquement le signal modulé. 29. Procédé selon la revendication 28, caractérisé en ce que le décalage du convertisseur analogiquenumérique (201) est ajusté de façon numérique par l'ajustement d'un coefficient de décalage qui décale le signal de sortie numérique du convertisseur analogique-numérique (201), après conversion analogique-numérique par le convertisseur analogique-numérique (201). 30. Procédé d'étalonnage d'un convertisseur analogique-numérique pour obtenir une distorsion réduite, caractérisé en ce qu'il comprend les étapes suivantes (a) on étalonne un convertisseur numérique-analogique (200) pour obtenir une distorsion réduite; (b) on génère un signal d'étalonnage numérique ayant au moins une composante de fréquence; (c) on utilise le convertisseur numérique-analogique (200) étalonné pour convertir le signal d'étalonnage numérique en un signal d'étalonnage analogique; (e) on applique le signal d'étalonnage analogique au convertisseur analogique-numérique (201), pour convertir le signal d'étalonnage analogique en un signal numérique correspondant; (f) on traite de façon numérique le signal numérique correspondant pour générer un coefficient de compensation pour obtenir une distorsion réduite dans le signal numérique correspondant; et (g) on fait fonctionner le convertisseur analogique-numérique dans un mode de conversion dans lequel le convertisseur analogique-numérique (201) convertit un signal d'entrée analogique pour produire un signal numérisé, et dans lequel le signal numérisé est compensé de façon numérique par le coefficient de compensation, pour produire un signal numérique compense. 31. Procédé selon la revendication 30, caractérisé en ce que l'étape de génération (b) comprend la génération d'une première fréquence et d'une seconde fréquence dans le signal d'étalonnage numérique, et en ce que la composante de distorsion est une composante d'intermodulation qui est produite par intermodulation entre la première fréquence et la seconde fréquence. 32. Procédé selon la revendication 30, caractérisé en ce que l'étape de génération (b) comprend la génération d'une première fréquence et d'une seconde fréquence dans le signal d'étalonnage numérique, et en ce que la composante de distorsion a une fréquence qui est une différence entre la première fréquence et la seconde fréquence. 33. Procédé selon la revendication 30, caractérisé en ce qu'il comprend en outre l'opération qui consiste à faire passer le signal d'étalonnage analogique à travers un circuit de conditionnement de signal (208) avant l'étape (e) d'application du signal d'étalonnage numérique au convertisseur analogique-numérique (201), de façon que le coefficient de compensation compense la nonlinéarité dans une fonction de transfert représentant une combinaison du circuit de conditionnement de signal (208) et du convertisseur analogique-numérique (201). 34. Procédé selon la revendication 30, caractérisé en ce qu'après l'étape (f) et avant l'étape (g), le coefficient de compensation est ajusté d'une quantité spécifiée, de façon qu'au cours de l'étape (g) la conversion par le convertisseur analogique-numérique (201), en combinaison avec la compensation numérique du signal numérisé, ait une fonction de transfert non linéaire spécifiée. 35. Procédé selon la revendication 30, caractérisé en ce que l'étape (g) comprend le calcul d'un polynôme du signal numérisé pour produire le signal numérique compensé, et ce polynôme comprend un terme quadratique et un terme cubique. 36. Procédé selon la revendication 30, caracterisé en ce que le convertisseur analogique-numérique (201) est utilisé à l'étape (g) pour réétalonner le convertisseur numérique-analogique (200), et ensuite les étapes (b) à (g) sont répétées. 37. Système de convertisseur analogique-numérique ayant une sortie numérique, caractérisé en ce qu'il comprend, en combinaison : un oscillateur d'étalonnage (200) destiné à générer un signal d'étalonnage analogique ayant au moins une composante de fréquence; un convertisseur analogique-numérique (201) connecté à l'oscillateur d'étalonnage (200) pour convertir le signal d'étalonnage analogique en un signal numérique; une mémoire de coefficient de compensation (211) pour enregistrer un coefficient de compensation; une unité de compensation numérique (210) connectée au convertisseur analogique-numérique (201) pour recevoir le signal numérique, et connectée à la mémoire de coefficient de compensation (211), pour compenser de façon numérique le signal numérique avec le coefficient de compensation, afin de produire un signal numérique compensé sur la sortie numérique (217); un détecteur d'amplitude à sélectivité de fréquence (212, 213, 214) connecté à la sortie numérique (217) pour détecter une composante de distorsion dans le signal numérique compensé, qui est générée par non-linéarité à partir du signal d'étalonnage analogique; et une unité de calcul de coefficient de compensation (216) connectée au détecteur d'amplitude à sélectivité de fréquence (212, 213, 214) et à la mémoire de coefficient de compensation (211), pour ajuster le coefficient de compensation de façon à réduire la composante de distorsion qui est détectée par le détecteur d'amplitude à sélectivité de fréquence (212, 213, 214). 38. Système selon la revendication 37, caractérisé en ce que l'oscillateur d'étalonnage (200) comprend un oscillateur numérique destiné à générer un signal d'étalonnage numérique ayant au moins ladite composante de fréquence, et un convertisseur numérique-analogique, connecté à l'oscillateur numérique pour convertir le signal d'étalonnage numérique de façon à produire le signal d'étalonnage analogique. 39. Système selon la revendication 38, caractérisé en ce que l'oscillateur d'étalonnage (200) comprend une unité de compensation numérique connectée à l'oscil- lateur numérique et au convertisseur numérique-analogique, pour distordre le signal d'étalonnage numérique avant la conversion par le convertisseur numérique-analogique, de façon que le signal d'étalonnage analogique ait une distorsion réduite. 40. Système selon la revendication 39, caractérisé en ce que l'oscillateur d'étalonnage (200) comprend des moyens connectés entre le convertisseur analogiquenumérique (201) et l'unité de compensation numérique de l'oscillateur d'étalonnage (200), pour utiliser le convertisseur analogique-numérique (201) pour ajuster au moins un coefficient de compensation qui est utilisé par l'unité de compensation numérique de l'oscillateur d'étalonnage, de façon à distordre le signal d'étalonnage numérique avant la conversion par le convertisseur numériqueanalogique. 41. Système selon la revendication 37, caractérisé en ce que l'oscillateur est un oscillateur à deux fréquences (200) qui est destiné à générer deux fréquences, et en ce que le détecteur d'amplitude à sélectivité de fréquence (212, 213, 214) a une réponse en fréquence qui sélectionne une composante d'intermodulation de ces deux fréquences. 42. Système selon la revendication 41, caractérisé en ce que le détecteur d'amplitude à sélectivité de fréquence (212, 213, 214) comprend un filtre passe-bas numérique (212) qui est connecté à la sortie numérique (217) pour atténuer les deux fréquences avant la détection de l'amplitude de la composante d'intermodulation de ces deux fréquences. 43. Système selon la revendication 37, caractérisé en ce qu'il comprend en outre un multiplexeur analogique (203) ayant une entrée analogique (205) destinée à recevoir un signal d'entrée analogique, et qui est connecté à l'oscillateur d'étalonnage (200) et au convertisseur analogique-numérique (201), pour sélectionner soit le signal d'étalonnage analogique, soit le signal d'entrée analogique, et pour transmettre le signal sélectionné au convertisseur analogique-numérique (201), pour la conversion analogique-numérique par le convertisseur analogiquenumérique (201). 44. Système selon la revendication 37, caractérisé en ce que l'unité de compensation numérique (210) est un générateur de polynôme qui est destiné à calculer un polynôme ayant au moins un terme du troisième ordre, en utilisant un coefficient du troisième ordre qui est obtenu à partir de la mémoire de coefficent de compensation (211). 45. Système selon la revendication 37, caractérisé en ce que le convertisseur analogique-numérique (201) est un convertisseur analogique-numérique du type deltasigma. 46. Système selon la revendication 37, caractérisé en ce qu'il comprend en outre un circuit de conditionnement de signal (208) connecté au convertisseur analogique-numérique (201) pour conditionner le signal analogique converti par le convertisseur analogiquenumérique (201), avant la conversion par le convertisseur analogique-numérique (201). 47. Système selon la revendication 37, caractérisé en ce que le détecteur d'amplitude à sélectivité de fréquence (212, 213, 214) comprend un filtre passe-bande numérique (213) connecté à l'unité de compensation numérique (210) pour effectuer un filtrage passe-bande du signal numérique compensé, afin de sélectionner la composante de distorsion et de produire un signal filtré en mode passe-bande; et un détecteur d'amplitude (214) qui est connecté au filtre passe-bande (213), pour détecter l'amplitude de la composante de distorsion dans le signal filtré en mode passe-bande. 48. Système selon la revendication 47, caractérisé en ce que le détecteur d'amplitude (214) est un détecteur synchrone. 49. Système selon la revendication 47, caractérisé en ce que le détecteur d'amplitude (214) est un détecteur asynchrone détectant une amplitude de la composante de distorsion, et en ce que l'unité de calcul de coefficient de compensation (216) comprend des moyens pour ajuster de façon itérative le coefficient de compensation et des moyens pour déterminer si le coefficient de compensation doit être augmenté ou diminué, en se basant sur le fait que le coefficient de compensation a été augmenté ou diminué au cours d'une dernière itération, et en effectuant un contrôle pour déterminer si un dernier changement du coefficient de compensation a entraîné une augmentation ou une diminution de ladite amplitude. 50. Système selon la revendication 47, caractérisé en ce qu'il comprend en outre un modulateur numérique (218) connecté au filtre passe-bande (213') pour moduler toute composante continue dans le signal numérique compensé à une fréquence transmise par le filtre passebande (213'), pour générer un signal modulé transmis au filtre passe-bande (213'), afin que le détecteur d'amplitude (214') détecte un décalage en courant continu du convertisseur analogique-numérique (201') au cours d'un mode de correction de décalage en courant continu, lorsque le convertisseur analogique-numérique (201') convertit une valeur analogique pratiquement égale à zéro. 51. Système selon la revendication 37, caractérisé en ce que le détecteur d'amplitude à sélectivité de fréquence (212, 213, 214) comprend un détecteur synchrone pour détecter la composante de distorsion dans le signal numérique. 52. Système de convertisseur analogique-numérique ayant une sortie numérique, caractérisé en ce qu'il comprend, en combinaison : un oscillateur numérique à deux fréquences (200) pour générer une série de signaux d'étalonnage numériques ayant chacun deux composantes de fréquence; une unité de compensation numérique connectée à l'oscillateur numérique à deux fréquences pour distordre les signaux d'étalonnage numériques de façon à générer des signaux d'étalonnage numériques distordus; un convertisseur numérique-analogique (200) connecté à l'oscillateur numérique pour convertir les signaux d'étalonnage numériques distordus de façon à produire des signaux d'étalonnage analogiques ayant une distorsion réduite; un convertisseur analogique-numérique (201) connecté au convertisseur numérique-analogique (200), pour convertir les signaux d'étalonnage analogiques en signaux numériques correspondants; une mémoire de coefficients de polynôme (211) pour enregistrer des coefficients de polynôme, comprenant au moins un coefficient du second ordre et un coefficient du troisième ordre; un générateur de polynôme (210) connecté au convertisseur analogique-numérique (201) pour recevoir les signaux numériques correspondants, ce générateur de polynôme (210) étant connecté à la mémoire de coefficients de polynôme pour calculer des polynômes des signaux numériques correspondants, afin de produire des signaux numériques compensés sur une sortie numérique (217); et des circuits de traitement numérique (212, 213, 214, 216) connectés au générateur de polynôme (210) pour détecter des composantes d'intermodulation des deux composantes de fréquence dans les signaux numériques compensés, et ces circuits de traitement numérique (212, 213, 214, 216) étant connectés à la mémoire de coefficients de polynôme (211) pour ajuster les coefficients de polynôme de façon à minimiser les composantes d'intermodulation. 53. Système selon la revendication 52, caractérisé en ce qu'il comprend en outre un multiplexeur analogique (203) ayant une entrée analogique (205) pour recevoir un signal d'entrée analogique, et étant connecté au convertisseur numérique-analogique (200) et au convertisseur analogique-numérique (201), pour sélectionner soit les signaux d'étalonnage analogiques, soit le signal d'entrée analogique, et pour transmettre les signaux sélectionnés au convertisseur analogique-numérique (201), pour la conversion par le convertisseur analogique-numérique (201). 54. Système selon la revendication 52, caractérisé en ce qu'il comprend en outre un circuit de conditionnement de signal (208) connecté au convertisseur analogique-numérique (201) pour conditionner les signaux analogiques convertis par le convertisseur analogiquenumérique (201), avant la conversion par le convertisseur analogique-numérique (201). 55. Système selon la revendication 52, caractérisé en ce que les circuits de traitement de signal numérique (212, 213, 214, 216) comprennent un filtre passebande numérique (213) connecté au générateur de polynôme (210) pour effectuer un filtrage passe-bande des signaux numériques compensés, afin de sélectionner les composantes d'intermodulation et de produire des signaux filtrés en mode passe-bande; et un détecteur d'amplitude (214) connecté au filtre passe-bande (213) pour détecter des amplitudes des composantes d'intermodulation dans les signaux filtrés en mode passe-bande. 56. Système selon la revendication 55, caractérisé en ce que le détecteur d'amplitude (214) est un détecteur synchrone. 57. Système selon la revendication 55, caractérisé en ce que le détecteur d'amplitude (214) est un détecteur asynchrone destiné à détecter des amplitudes des composantes d'intermodulation, et en ce que les circuits de traitement numérique (212, 213, 214, 216) comprennent des moyens (216) pour ajuster de façon itérative un coefficient de polynôme, et des moyens pour déterminer si le coefficient de polynôme qui est ajusté doit être augmenté ou diminué, en se basant sur le fait que le coefficient de polynôme qui est ajusté a été augmenté ou diminué au cours d'une dernière itération, et en contrôlant si un dernier changement du coefficient de polynôme qui est ajusté a occasionné une augmentation ou une diminution de l'amplitude d'une composante d'intermodulation détectée. 58. Système selon la revendication 55, caractérisé en ce qu'il comprend en outre un modulateur numérique (218) connecté au filtre passe-bande (213') et à la sortie numérique (217'), pour moduler une composante continue présente à la sortie numérique (217') à une fréquence qui est transmise par le filtre passe-bande (213'), afin de générer un signal modulé appliqué au filtre passe-bande (213'), de façon que le détecteur d'amplitude (214') détecte un décalage en courant continu du convertisseur analogique-numérique (201') au cours d'un mode de correction de décalage en courant continu, lorsque le convertisseur analogique-numérique (201') convertit une valeur analogique pratiquement égale à zéro. 59. Système selon la revendication 52, caractérisé en ce que les circuits de traitement de signal numérique (212, 213, 214, 216) comprennent un filtre passe-bas numérique (212) connecté à la sortie numérique (217) pour atténuer les deux fréquences précitées avant la détection d'amplitude des composantes d'intermodulation. 60. Système selon la revendication 52, caractérisé en ce qu'il comprend en outre des moyens connectés entre le convertisseur analogique-numérique (201) et l'unité de compensation numérique, pour utiliser le convertisseur analogique-numérique (201) pour ajuster au moins un coefficient de compensation utilisé par l'unité de compensation numérique de l'oscillateur d'étalonnage (200), pour distordre les signaux d'étalonnage numériques avant la conversion par le convertisseur numériqueanalogique (200).