Brevet FR2726926A1 — publié le 19960515

Système surveillant un répondeur implantable reprogrammable et procédé d'étalonnage de celui-ci Historique de l'invention La présente invention concerne un répondeur passif et notamment un répondeur passif qui est reprogrammable après achèvement de la fabrication (et introduction dans l'hôte) et est utilisé pour surveiller des caractéristiques de l'hôte dans lequel il est implanté, et plus particulièrement pour identifier un animal et ses caractéristiques. Les répondeurs et les systèmes à scrutateur sont bien connus dans l'art. Ces systèmes comportent un interrogateur qui émet des signaux et reçoit des signaux issus d'un répondeur passif. Une telle utilisation est celle d'un répondeur implanté dans un animal. Le brevet américain n 5,252,962 décrit une mémoire EEPROM programable une fois qui peut mémoriser un code d'identification qui correspond à l'identification de l'animal dans lequel elle est implantée. Il est également connu dans l'art de reprogrammer un répondeur utilisant une mémoire EEPROM ou une mémoire analogue. Cependant, les répondeurs de l'art antérieur ne sont pas entièrement satisfaisants parce qu'ils fournissent peu ou pas d'informations à l'itnerrogateur pour assurer une programmation correcte. En conséquence, dans une utilisation envisagée telle que l'identification d'un animal, les répondeurs ont été inaptes à indiquer avec fiabilité à l'interrogateur que les données ont été correctement mémorisées, changées ou effacées à l'intérieur de chaque répondeur. En outre, jusqu'ici, les répondeurs ont eu des circuits conçus pour mesurer la température de l'animal dans lequel ils sont implantés. Un tel circuit analogique décrit dans le brevet américain n 5,252,962 manque de précision. Par conséquent, il est souhaitable de fournir un répondeur passif qui comble les lacunes de l'art antérieur, indique à un interrogateur si une puissance suffisante est reçue pour être programmé, détecte une condition d'ambiance telle que la température de l'animal hôte, transmette cette information avec d'autres informations sur l'hôte à un interrogateur, et puisse effectuer un échange d'informations essentiellement simultané avec l'interrogateur. Résumé de l'invention D'une manière générale, selon la présente invention, il est prévu un répondeur passif, le répondeur comprenant une antenne pour recevoir un signal d'entrée pour alimenter le répondeur, le signal contenant également des données et des ordres issus de la source de signaux, et étant en outre apte à émettre un signal de sortie à destination de la source de signaux. Le répondeur comprend en outre une mémoire pour mémoriser des données reçues par le répondeur en provenance de la source de signaux, le répondeur fonctionnant soit dans un mode de lecture (READ) pour fournir des informations transmises du répondeur à la source de signaux, soit dans un mode de programmation (PROGRAMMING), dans lequel la mémoire mémorise des données en réponse à des informations contenues dans le signal d'entrée. Le répondeur comprend également un circuit d'intégrité pour indiquer à la source de signaux qu'une puissance suffisante est disponible en provenance de la source de signaux pour amener la mémoire à mémoriser les données. Le répondeur comprend aussi un circuit de surveillance pour surveiller une caractéristique d'un hôte. La mémoire comprend une pluralité d'emplacements de mémorisation, les emplacements étant adressés séquentiellement pour lire les données mémorisées dans la mémoire, et l'adressage se produisant à une cadence qui est un sous-multiple de la fréquence de la source de signaux. Le circuit de surveillance surveille la caractéristique pendant la période de temps nécessaire pour adresser un nombre prédéterminé des adresses de la mémoire. Le répondeur comprend également un modulateur d'impédance pour permettre la communication bilatérale sensiblement simultanée entre le répondeur et la source de signaux. Il est égalemnt fourni un procédé d'étalonnage d'un répondeur de manière qu'un utilisateur ou programmeur puisse recevoir une information de température précise sur l'hôte dans lequel le répondeur est implanté. Le procédé comprend les étapes consistant à placer le répondeur dans un bain de liquide ayant une température connue, calculer la température du bain de liquide sur la base du signal de sortie fourni par le répondeur, comparer la température calculée à la température connue pour obtenir une différence de température et mémoriser la différence entre la température calculée et la température connue (valeur du décalage de température "offsettemp") dans un emplacement de mémoire prédéterrniné du répondeur. Une fois le répondeur implanté dans l'hôte, une indication précise de la température peut être obtenue avec certitude en ajoutant la valeur du décalage de température offsettemp mémorisée dans le répondeur à la donnée de température fournie par le répondeur comme partie du signal de sortie. La somme de la valeur du décalage de température offsettemp et de la donnée de température fournie par le répondeur peut également être affichée à l'intention de l'utilisateur. 3 2726926 En conséquence, la présente invention a pour but de fournir un répondeur passif amélioré. L'invention a également pour but de fournir un répondeur passif qui détecte et transmette la caractéristique d'un objet dans lequel il a été implanté; L'invention a aussi pour but de fournir un répondeur passif reprogrammable apte à fournir des informations à l'interrogateur pour indiquer qu'une puissance suffisante est reçue pour programmer le répondeur. L'invention a en outre pour but de fournir un répondeur passif amélioré pour déterminer avec plus de précision et communiquer la température d'un hôte. L'invention a également pour but d'utiliser la modulation de phase pour transmettre avec plus de précision les données à l'interrogateur. L'invention a aussi pour but d'utiliser un modulateur d'inpédance pour permettre l'émission et la réception sensiblement simultanées des données avec l'interrogateur ayant une conception passive. L'invention a en outre pour but d'améliorer l'efficacité des circuits en utilisant des circuits communs pour remplir certaines fonctions, tant dans le mode de lecture que dans le mode de programmation. L'invention a également pour but de fournir un répondeur qui recueille des données de caractéristiques de l'hôte tout en lisant des données contenues dans la mémoire. L'invention a aussi pour but d'améliorer l'efficacité et les performances des circuits en utilisant une fréquence d'horloge et des signaux de cadencement obtenus à partir de la fréquence de la source de signaux et asservis à celle-ci. L'invention a en outre pour but d'améliorer les cadences de transmission des données en effectuant la mesure des caractéristiques de l'hôte pendant l'émission des informations mémorisées. L'invention a également pour but de fournir un procédé d'étalonnage d'un répondeur pour afficher avec plus de précison la caractéristique de température de l'hôte dans lequel le répondeur a été implanté. L'invention a aussi pour but d'utiliser une mémoire de répondeur passif en combinaison avec un capteur de caractéristique incorporé au répondeur pour fournir une mesure précise de la caractéristique. L'invention a en outre pour but de fournir des circuits pour empêcher l'écrasement intempestif d'une partie quelconque des données mémorisées. L'invention a également pour but de fournir des circuits pour permettre l'écrasement sélectif des données mémorisées. L'invention a enfin pour but de fournir des circuits nécessitant un ordre codé pour passer en mode de programmation et empêcher ainsi une fausse programmation. D'autres buts et avantages de l'invention sont en partie évidents et apparaîtront à la lecture de la description. En conséquence, l'invention comprend les étapes multiples et la relation entre une ou plusieurs de ces étapes et chacune des autres étapes, ce qui sera illustré par l'exemple de procédé décrit ci-après, et le cadre de l'invention sera indiqué dans les revendications. Description succincte des dessins L'invention sera mieux comprise à la lecture de la description donnée ci- après en relation avec les dessins annexés, dans lesquels: - la figure 1 est un schéma synoptique d'un répondeur passif construit selon un mode de réalisation préféré de la présente invention; - la figure 2 est un schéma synoptique d'un générateur d'adresses et de cadencement construit selon la présente invention; - la figure 3 est un schéma de principe d'un sélecteur horloge de température/horloge maîtresse construit selon la présente invention; - la figure 4 est un schéma de principe d'un générateur de suites de données construit selon la présente invention; - la figure 5 est un schéma de principe d'un décodeur de mode contrait selon la présente invention; - la figure 6 est un schéma de principe d'un modulateur de phase construit selon la présente invention; - la figure 7 est un schéma de principe d'un modulateur d'impédance construit selon la présente invention; - la figure 8 est un schéma de principe d'un codeur Manchester et générateur de préambule selon la présente invention; - la figure 9 est une vue de côté d'un répondeur passif construit selon la présente invention; - la figure 10 est une vue de dessus d'un répondeur passif construit selon la présente invention; - la figure 11 est une vue de dessous d'un répondeur passif contruit selon la présente invention; 2726926 - la figure 12 est une vue en coupe suivant la ligne 12-12 de la figure 11; - la figure 13 est une vue en coupe suivant la ligne 13-13 de la figure 11; et - la figure 14 est un schéma synoptique d'un interrogateur et un répondeur passif selon la présente invention. Description détaillée des modes de réalisation préférés En référence d'abord à la figure 1, celle-ci est un schéma synoptique d'un répondeur passif (ou "répondeur") désigné d'une manière générale par la référence numérique 100. Le répondeur 100 peut être placé, par exemple, sous la peau d'un animal de laboratoire tel qu'un rongeur. Dans un exemple de mode de réalisation, le répondeur 100 communique avec un interrogateur 1000, comme cela est représenté sur la figure 14, par l'intermédiaire d'un couplage inductif connu d'une manière générale dans l'art d'après le brevet américain n 4,730,198, lequel brevet est incorporé à la présente demande comme document de référence comme s'il était entièrement reproduit ici. L'interrogateur 1000 comprend les structures décrites dans la demande n 07/605,049 déposée le 29 octobre 1990, qui est également incorporée à la présente demande comme si elle était entièrement reproduite ici. Un signal à une fréquence sélectionnée est reçu de l'interrogateur par une unique antenne à bobine 19. Cette fréquence est la fréquence de l'horloge maîtresse MASTER CLOCK pour le répondeur. Dans l'exemple de mode de réalisation décrit ici, la fréquence MASTER CLOCK est d'environ 364 kHz. La forme d'onde de la source de signaux peut égalemnt contenir des données et des informaitions de commande à envoyer au répondeur. Le répondeur 100 reste dans l'état "hors tension "(OFF) jusqu'à ce qu'un signal de puissance suffisante soit reçu par le répondeur 100 en provenance de l'interrogateur. L'interrogateur, qui peut être un dispositif portatif, peut aussi contenir un excitateur réglable qui commande, avec la distance entre l'interrogateur et le répondeur, le niveau du signal émis à destination du répondeur. Lorsque l'interrogateur émet un signal de puissance suffisante à destination du répondeur , le répondeur est mis dans un état "sous tension" et peut émettre des données à destination de l'interrogateur ou en recevoir de celui-ci. Comme cela sera expliqué en détail plus loin, la réception et la mémorisation des données émises n'est possible qu'après que le répondeur a renvoyé à l'interrogateur un signal indiquant que le répondeur 100 a reçu un signal à niveau de tension suffisant pour permettre la 6 2726926 mémorisation des données et que l'interrogateur a répondu avec un ordre de passer en mode de programmation. Comme cela sera expliqué plus loin, le répondeur 100 émet des données à destination de l'interrogateur dans un mode de lecture READ et reçoit et mémorise des données en provenance de l'interrogateur dans le mode de programmation PROGRAM. Pour faciliter la compréhension de la figure 1, le répondeur est décrit initialement après que le répondeur 100 a été programmé et après qu'un code d'identification sélectionné par l'utilisateur a été mémorisé dans une mémoire morte programmable effaçable électriquement EEPROM 25. En référence à la figure 1, une antenne unique 19 est prévue tant pour communiquer avec l'interrogateur que pour recevoir de l'énergie de celuici. Lors de la réception d'un signal à niveau de puissance convenable, le répondeur se met "sous tension" et passe en mode de lecture, puis émet des données à destination de l'interrogateur. Le signal provenant de l'antenne 19 est fourni à un circuit de détection d'énergie et d'informations 21. Le circuit de détection d'énergie et d'informations comprend un redresseur en pont pleine onde. Le détecteur 21 fournit l'énergie en courant continu nécessaire au répondeur 100, détecte l'enveloppe du signal à partir de laquelle est établi le signal de données de programmation PROG DATA et produit le signal d'horloge maîtresse MASTER CLOCK en mettant en forme au carré une partie redressée demi-onde du signal reçu par l'antenne 19. Le circuit de détection 21 comprend en outre la protection nécessaire contre les surtensions et les références de niveau nécessaires au fonctionnement correct du répondeur. Le signal de données de programmation PROG DATA est appliqué à un circuit décodeur de mode 27. Selon les données transportées par le signal PROG DATA, le répondeur reste dans le mode de lecture READ ou est mis dans le mode de programmation PROGRAM en lui fournissant le signal de mode de programmation PROG MODE et son complément PROG MODE. Un générateur d'adresses et de cadencement 23, comportant les circuits d'attaque 70a, 70b (figure 2), reçoit le signal d'horloge maîtresse MASTER CLOCK de 364 kHz issu du circuit de détection d'énergie et d'informations 21 et, au moyen des diviseurs 70a et 70b et de portes logiques associées, produit un certain nombre de signaux de cadencement et d'adresses: les signaux d'horloge d'émission TRANSMIT CLOCK et d'horloge de réception RECEIVE CLOCK sont produits dans le diviseur 70a et tous deux sont fournis à un multiplexeur MUX 70, et le multiplexeur MUX 70 sélectionne, sur la base de l'état des lignes de mode de programmation PROG MODE et PROG MODE, soit le signal d'horloge d'émission 7 2726926 TRANSMIT CLOCK, soit le signal d'horloge de réception RECEIVE CLOCK, pour le fournir au diviseur 70b, ainsi que comme signal d'entrée à d'autres blocs de circuits par l'intermédiaire de la ligne d'horloge de réception/émission RCV/XMIT, le signal MASTER CLOCK divisé par 2 et le signal MASTER CLOCK divisé par 4 sont également produits dans le diviseur 70a et sont utilisés pour produire un signal à 91 kHz en phase et un signal à 91 kHz déphasé (de 90 degrés) destinés à être utilisés par un modulateur de phase 15 pour coder les données à émettre en retour à destination de l'interrogateur. Les signaux de sortie Ao à A3 du diviseur 70b, dont le signal d'entrée est soit le signal RECEIVE CLOCK, soit le signal TRANSMIT CLOCK, sont utilisés pour adresser séquentiellment les multiplets de la mémoire EEPROM 25 par l'intermédiaire du bus d'adresses 28. Les signaux d'adresses d'éléments binaires, ou "binaires" ou "bits", A., à A 3 sont également des signaux de sortie du diviseur 70b et sont utilisés pour identifier le premier et le huitième binaire de chaque multiplet et la période de temps dans laquelle les quatre premiers binaires des données mémorisées dans le multiplet 15 de la mméoire EEPROM 25 pourraient être émis, mais sont en fait remplacés par un préambule. On fait de nouveau référence à la figure 1, sur laquelle un registre à décalage universel 11 est représenté. Le registre à décalage 11 reçoit des données issues d'un bus de données 30 pour sortie pendant le mode de lecture READ. Le générateur d'adresses et de cadencement 23 applique un signal de chargement PAR LOAD au registre à décalage 11. Lorsque le signal PAR LOAD est au niveau haut et que le signal d'horloge d'émission TRANSMIT CLOCK effectue une transition d'un état bas à un état haut pendant le premier binaire de chaque suite de huit binaires, soit des données mémorisées issues de la mémoire EEPROM 25, soit des données de température (décrites plus loin), sont placées sur le bus de données 30 par l'intermédiaire de la mémoire tampon 9 ou du multiplexeur de données 9a. Pendant le mode de lecture READ, le registre à décalage 11 fournit sous forme série les données à un générateur de préambule et codeur Manchester et générateur de préambule 13 ("codeur et générateur de préamblule 13"). Le codeur et générateur de préamblule 13, en réponse à un signal de données de programmation PROG DATA, au signal d'horloge d'émission TRANSMIT CLOCK et à un signal d'horloge d'émission TRANSMIT CLOCK divisé, code les données série reçues du registre à décalage 11, génère un préambule et fournit le préambule et les données codées selon le code Manchester au modulateur de phase 15. Le modulateur de phase 15, utilisant le signal d'horloge maîtresse divisé par 2 MASTER CLOCK/2 et le signal MASTER CLOCK/4 issus du générateur 8 2726926 d'adresses et de cadencement 23, produit un signal en phase et un signal déphasé nécessaires pour coder les données apparaissant sur la ligne de données à émettre. Le codage de phase est effectué dans le modulateur de phase 15 au fur et à mesure que les données placées sur la ligne sélectionnent, par l'intermédiaire d'un multiplexeur 55 (figure 6), le signal en phase ou déphasé approprié. Le modulateur de phase 15 fournit les données codées par modulation de phase au modulateur d'impédance 17. Le modulateur d'impédance 17 module l'impédance apparente de l'antenne 19 en plaçant sélectivement une résistance de charge aux bornes de l'antenne à des intervalles cadencés qui sont déterminés par le signal reçu de l'antenne 19 et les données modulées en phase et codées selon le code Manchester. L'impédance de charge changeante aux bornes de l'antenne 19 est ce qui est détecté par l'interrogateur comme signal de réception. Une termistance 1 fait varier sa résistance en réponse à la température. Un convertisseur 3, commandé par la thermistance 1, fournit un signal de sortie de fréquence de température TEMP FREQ. La fréquence du signal TEMP FREQ issu du convertisseur de température en fréquence ("convertiseur 3") est fonction de la température détectée par la thermistance 1. Un sélecteur horloge de température/horloge maîtresse 5 reçoit comme premier signal d'entrée un signal de validation de température TEMP ENALBE issu du générateur de suites de données 26, soit le signal PROG MODE, le signal MASTER CLOCK et le signal TEMP FREQ. Le sélecteur 5 sélectionne celui de ces signaux qui sera conservé par un compteur binaire 7. Dans un exemple de mode de réalisation, dans le mode de lecture READ, le compteur 7 compte les transitions montantes du signal d'horloge de température TEMP CLOCK produit à la sortie du convertisseur 3 (TEMP FREQ) pendant l'intervalle de temps dans lequel les 14 premiers multiplets issus de la mémoire EEPROM sont émis à destination de l'interrogateur. Comme cela a été indiqué plus haut, la mémoire tampon 9 et le multiplexeur de données 9a couplent sélectivement la donnée de température contenue dans le compteur 7 au bus de données 30. Comme cela a été également indiqué plus haut, la donnée de température placée sur le bus de données 30 est chargée en parallèle dans le registre à décalage 11 et ensuite fournie en série par celui-ci au codeur Manchester et générateur de préambule 13. Le générateur de suites de données 26 établit le moment o, dans le cycle d'émission du mode de lecture READ, les informations contenues dans la mémoire EEPROM 25 (par l'intermédiaire du signal de validation de préambule PREAMBLE ENABLE) et la température (par l'intermédiaire du signal de validation de température TEMP ENABLE) sont émises à destination de l'interrogateur. Le signal TEMP ENABLE commande l'entrée du compteur de température 7 quand le répondeur n'est pas dans le mode de programmation PROGRAM, par l'intermédiaire du sélecteur horloge de température/horloge maîtresse 5. Le générateur de suites de données 26 identifie en outre le multiplet 16 (au moyen du signal de multiplet BYTE 16) pour permettre au circuit du décodeur de mode 27 de détecter l'ordre qui met le répondeur dans le mode de programmation, et fournit le signal de remise à zéro de programmation PROG RST qui permet au décodeur de mode 27 de détecter l'ordre uniquement si le binaire de données 8 du 16- ième multiplet mémorisé dans la mémoire REPROM 25 n'est pas un zéro. Le signal de validation de préambule PREAMBLE ENABLE fourni en entree au codeur et générateur de préambule 13 permet au codeur 13 d'appliquer un signal de préambule non codé selon le code Manchester qui indique tant le cadencement du répondeur que si le niveau de tension de la ligne de données de programmation PROG DATA est au-dessus ou au-dessous d'environ 3 volts, c'est-à- dire suffisant pour programmer le répondeur 100. Tant que le répondeur 100 reçoit une énergie suffisante pour rester sous tension, il reste dans le mode de lecture READ jusqu'à ce qu'il soit placé dans le mode de programmation PROGRAM. Une suite d'impulsions prédéterminée placée sur la ligne de données de programmation PROG DATA place le répondeur 100 dans le mode PROGRAM, mais cette suite d'impulsions ne doit pas être émise par l'interrogateur tant que le répondeur n'a pas fait savoir à l'interrogateur que le niuveau de puissance du signal reçu est suffisant pour programmer la mémoire EEPROM 25. La ligne PROG DATA est connectée au circuit décodeur de mode 27, qui décode la suite d'impulsions pour déterminer si l'ordre de passer en mode de programmation a été reçu. Dans le mode PROGRAM, les données provenant de l'interrogateur apparaissent sur la ligne de données de programmation PROG DATA, sont introduites par des signaux d'horloge dans le registre à décalage universel 11 en utilisant le signal d'horloge de réception RECEIVE CLOCK, et en sortent ensuite sous forme parallèle pour être placés sur le bus de données 30 et les lignes d'entrée/sortie (dO à d7) de la mémoire EEPROM 25. Le signal d'horloge du registre à décalage universel 11 est le signal placé sur la ligne de réception/émission RCV/XMIT et est sélectionné par le multiplexeur MUX 70 (figure 2) lorsque le répondeur est dansle mode PROGRAM. Une fois que les huit binaires de données sont sur le bus de données 30, le générateur d'adresses et de cadencement 23 fournit un signal de validation d'écriture WRITE ENABLE au générateur de cadencement de programmation 80. Le générateur de cadencement de programmation 80, en réponse au signal WRITE ENABLE fournit des signaux à la mémoire EEPROM 25 pour commander le cadencement des cycles d'écriture dans celle-ci. Pendant le cycle d'écriture, le signal de sortie d'occupation BUSY de la mémoire EEPROM 25 invalide le diviseur 70a du générateur d'adresses et de cadencement 23 en supprimant le signal d'entrée d'horloge maîtresse MASTER CLOCK, ce qui arrête le signal d'horloge de réception RECEIVE CLOCK et, par conséquent, empêche l'adresse dans la mémoire EEPROM 25 de changer. En outre, pendant le cycle d'écriture, le sélecteur horloge de température/horloge maîtresse 5, qui reçoit également le signal MASTER CLOCK et le signal TEMP FREQ, sélectionne le signal MASTER CLOCK pour le fournir en entrée au compteur 7, qui remplit les fonctions de cadencement pour l'écriture des données dans la mémoire EEPROM 25. Après que chaque multiplet a été écrit dans la mémoire EEPROM 25, un circuit "de nettoyage" 90 est prévu pour permettre à la mémoire EEPROM 25 de recevoir un multiplet suivant de données en réponse au signal MASTER CLOCK et à un signal d'occupation BUSY issu de la mémoire EEPROM 25 (figure 2). Mode de lecture Lorsque le répondeur 100 est "mis sous tension", il se met pas défaut en mode de lecture. En conséquence, immédiatement après avoir reçu une puissance suffisante et pendant que le répondeur 100 est dans le mode de lecture READ, le répondeur 100 émet trois types distincts de données: la température de l'animal dans lequel le répondeur est implanté, les données mémorisées dans la mémoire EEPROM, généralement des données d'identificaitno de l'animal, et un préambule qui indique le niuveau de tension reçu par le répondeur 100, et établit une référence de cadencement pour l'interrogateur. L'émission de ces données (préambule, donnée de température et données d'identification) par le répondeur 100 est répétée sans arrêt tant que le signal émis par l'interrogateur fournit une puissance suffisante au répondeur et qu'un ordre de passer en mode de programmation PROGRAM n'est pas émis par l'interrogateur. Dans un mode de réalisation préféré, le préambule est suivi de la donnée de température et, après cela, suivi des données d'identification mémorisées dans la mémoire EEPROM 25. La donnée de température contient une information indiquant la température du corps de l'animal dans lequel le répondeur est implanté. Après cela et jusqu'à ce que le répondeur soit mis dans le mode de programmation ou si une puissance insuffisante est reçue par le répondeur, toute la suite de données émises est répétée sans arrêt. On fait référence de nouveau à la figure 2 pour décrire spécificquement les circuits du répondeur 100 utilisés pour émettre les données mentionnées ci- dessus à destination de l'interrogateur. La fourniture des différents signaux d'horloge est la fonction remplie par le générateur d'adresses et de cadencement 23. Le générateur d'adresses et de cadencement 23 comprend une porte OU 240 qui reçoit le signal d'horloge maîtresse MASTER CLOCK issu du circuit de détection d'énergie et d'informations 21 et le signal d'occupation BUSY issu de la mémoire EEPROM 25 et, en l'absence du signal BUSY, fournit le signal MASTER CLOCK au diviseur 70a. Les diviseurs 70a et 70b et le multiplexeur 70 produisent un certain nombre de signaux de cadencement et d'adresses: les signaux d'horloge d'émission s5 TRANSMIT CLOCK et d'horloge de réception RECEIVE CLOCK sont produits dans le diviseur 70a et sont tous deux fournis au multiplexeur 70, le multiplexeur MUX 70 sélectionnant soit le signal TRANSMIT CLOCK, soit le signal RECEIVE CLOCK pour le fournir à l'entrée du diviseur 70b, ainsi qu'à l'entrée d'autres blocs de circuits en réponse au signal de mode de programmation PROG MODE. Les signaux MASTER CLOCK/2 et MASTER CLOCK/4 sont également produits dans le diviseur 70a et sont utilisés pour produire un premiersignal à 91 kHz et un deuxième signal à 91 kHz déphasé par rapport au premier signal appliqués au modulateur de phase 15 pour coder les donnrmées à émettre en retour à destination de l'interrogateur. Les signaux de sortie A0 à A3 du diviseur 70b, dont le signal d'entrée est soit le signal RECEIVE CLOCK, soit le signal TRANSMIT CLOCK, sont utilisées pour adresser séquentiellement les multiplets de la mémoire EEPROM 25 par l'intermédiaire du bus d'adresses 28. Le générateur d'adresses et de cadencement 23 comprend en outre une porte ET 24b recevant les signaux A. 1, A-2 et des signaux placés sur la ligne RCV/XMIT comme signaux d'entrée, et produit un signal de sélection de binaire 8 (Select Bit 8). Une porte ET 242 reçoit les signaux PROG MODE, PROG DATA et Select Bit 8) comme signaux d'entrée et fournit un signal de validation d'écriture WRITE ENABLE. Une porte ET 244 reçoit les signaux A.1 à A 3 comme signaux d'entrée et fournit un signal "binaire 1" (Bit 1). Une porte ET 248 reçoit un signal PROG MODE inversé et le signal Bit 1 et produit le signal de chargement PAR LOAD. Cela a pour résultat que les signaux d'adresses de binaires A.l à A.3 et les 12 2726926 signaux de sortie du diviseur 70b sont utilisés pour identifier les premier et huitième binaires de chaque multiplet. Le signal d'horloge approprié est sélectionné par le multiplexeur 70 sur la base de l'état du signal PROG MODE et de son complément PROG MODE. En référence à la figure 1, la mémoire EEPROM 25 a, de préférence, 16 multiplets adressables, chacun étant adressable par le générateur d'adresses et de cadencement 23 par l'intermédiaire du bus 28, plus précisément par les signaux de sortie et les signaux A0 à A3, c'est-àdire les quatre binaires de poids fort issus du diviseur 70b. Le signal de validation de sortie OUTPUT ENABLE produit par le générateur de suites de données 26 passe à l'état haut, ce qui permet à la mémoire EEPROM 25 de fournir ses données et, lorsqu'il est à l'état bas, il met la sortie de la mémoire EEPROM 25 dans un troisième état de manière qu'il n'y ait pas de conflit avec les données issues de la mémoire tampon 9 et du multiplexeur 9A. Dans le mode de réalisation préféré, le générateur d'adresses et de cadencement 23 adresse séquentiellement les adresses de la mémoire EEPROM 25. Au fur et à mesure que chaque adresse de la mémoire EEPROM 25 est adressée dans le mode de lecture READ, les données mémorisées à cette adresse sont sorties et placées sur le bus de données 30, puis transférées au codeur et générateur de préambules 13. Le chargement des données dans le registre à décalage 11 est décrit ciaprès. Après 8 impulsions du signal d'horloge maîtresse MASTER CLOCK, les données placées sur le bus 30 sont chargées en parallèle dans le registre à décalage 11 lorsque le niveau haut placé sur la ligne de signal de chargement PAR LOAD partant du générateur d'adresses et de cadencement 23 est introduit dans le registre à décalage universel 11 par une transition montante du signal d'horloge d'émission TRANSMIT CLOCK appareissant sur la ligne de signaux de réception/émission RCV/XMIT partant du générateur d'adresses et de cadencement 23. Apres cela, les données contenues dans le registre à décalage 11 sont sorties et fournies sous forme série au codeur et générateur de préambule 13 à la fréquence d'horloge d'émission TRANSMIT CLOCK de 11 kHz (MASTER CLOCK/32). Le signal de validation de préambule PREAMBLE ENABLE fourni par le générateur de suites de données 26 indique le moment o la première moitié du multiplet de données 15 pourrait être émise et force le codeur et générateur de préambule 13 à insérer les 4 binaires du préambule dans le flux de données série au lieu de cela. Le préambule établit une référence de cadencement et indique le niveau de tension du signal reçu. Le préambule et les circuits nécessaires pour insérer le préambule dans le flux de données sont décrits ci-après. 13 2726926 En référence à la figure 8, le préambule est facilement détectable par l'interrogateur puisque, bien qu'il soit traité d'une manière analogue à celle utilisée pour les données proprement dites, la porte OU exclusif 210 (figure 8) utilise une fréquence d'horloge qui est la moitié de celle utilisée pour les données proprement dites et échantillonne la sortie de la porte 200 (figure 8) qui est en réalité la ligne de données de programmation PROG DATA, et cette ligne indique le niveau du signal reçu par le répondeur 100. Plus précisément, la partie formant le préambule reste dans un état pendant deux cycles du signal d'horloge d'émission TRANSMIT CLOCK et reste ensuite dans l'état opposé pendant deux autres cycles d'horloge. Bien que les générateurs de préambule et les codeurs Manchester soient bien connus dans l'art, nous indiquerons à titre de rappel que le codeur Manchester et générateur de préambules 13 convertit les données série en transitions montantes ou descendantes selon le niveau logique des données à coder. Le préambule commence par une transition montante ou une transition descendante selon que l'amplitude du signal reçu par le répondeur dépasse on non environ 3 volts. La génération du préambule est décrite en détail ci-après, de nouveau en relation avec la figure 8. Le codeur et générateur de préambules 13 comprend une porte OU 212 recevant le signal de données DATA (issu du registre à décalage 11) et le signal de mode de programmation PROG MODE comme signaux d'entrée. Une porte OU exclusif 216 reçoit le signal de sortie inversé de la porte OU 212 comme premier signal d'entrée et le signal placé sur la ligne réception/émission RCV/XMIT comme deuxième signal d'entrée, et fournit un signal de données DATA transmis par porte au multiplexeur MUX 214. Une porte ET 200 reçoit le signal de données de programmation PROG DATA et le signal complémenté PROG MODE, et fournit un premier signal d'entrée à une porte OU exclusif 210. La porte OU exclusif 210 reçoit le signal d'horloge d'émission divisé TRANSMIT CLOCK/2 à sa deuxième entrée et fournit le signal de préambule PREAMBLE au multiplexeur MUX 214. Le multiplexeur MUX 214 reçoit en outre le signal de validation de préambule PREAMBLE ENABLE. Le signal A2 fourni par le diviseur de séquence 23 est un signal qui est au niveau bas pendant le premier quart (deux cycles d'horloge) et au niveau haut pendant le deuxième quart de la période de temps pendant laquelle une adresse individuelle de la mémoire EEPROM 25 est adressée. En outre, lorsque le signal PROG DATA est au niveau bas, le signal de sortie de la porte OU exclusif 210 est au niveau bas pendant deux cycles du signal A2 et ensuite au niveau haut pendant deux cycles du signal A.f Inversement, lorsque le signal PROG DATA est au 14 2726926 niveau haut, ce qui se produit lorsque la tension d'alimentation reçue de l'interrogateur est supérieure à environ 3 volts, le préambule fourni par la porte OU exclusif 210 est au niveau haut pendant deux cylces d'horloge du signal A 2 et ensuite au niveau bas pendant deux cycles d'horloge du signal A2. Par conséquent, lorsque la tension d'alimentation du répondeur 100 est inférieure à environ 3 volts, le préarnbule commence par un niveau bas et passe au niveau haut. Lorsque la tension d'alimentation du répondeur est supérieure à environ 3 volts, le préambule commence par un niveau haut et passe au niveau bas. De cette façon, le répondeur communique la tension d'alimentation à l'interrogateur de manière que l'interrogateur puisse déterminer si le niveau du signal reçu par le répondeur 100 est suffisamment élevé pour que le répondeur passe en mode de programmation PROGRAM. La combinaison de la porte OU 212 et de la porte OU exclusif 216 produit, comme signal de sortie de la porte OU exclusif 216, un flux de données codées selon le code Manchester. Le multiplexeur MUX 214 sélectionne entre les données codées selon le code Manchester et le préambule en réponse au signal de commande de validation de préambule PREAMBLE ENABLE. Lorsque le signal PREAMBLE ENABLE est au niveau bas, un des 14 premiers multiplets de données issus de la mémoirre EEPROM 25 est fourni par le registre à décalage 11, c'est-à- dire par la sortie de la porte OU exclusif 216. Lorsque le signal PREAMBLE ENABLE est au niveau haut, les 14 multiplets de données ont tous été fournis par le registre à décalage, et le signal PREAMBLE, c'est-à-dire le signal de sortie de la porte OU exclusif 210, est fourni en entrée au multiplexeur MUX 214. On fait maintenant référence à la figure 4, sur laquelle les circuits du générateur de suite de données 26 utilisé pour produire le signal de validation de préambule PREAMBLE ENABLE sont représentés en détail. Le générateur de suites de données 26 décode l'adresse issue du générateur d'adresses et de cadencement 23 placée sur le bus d'adresses 28 et fournit les signaux de validation appropriés en conséquence. Le générateur de suites de données 26 comprend une porte OU 101 qui reçoit les signaux de sortie A_0 et A. du générateur d'adresses et de cadencement 23 comme signaux d'entrée, et produit un signal appliqué à l'entrée d'un inverseur 102. Le signal de sortie de l'inverseur 102, qui est au niveau bas lorsque tous les multiplets pairs sont adressés ou lorsque les quatre derniers binaires de données sont en train d'être transmis, fournit un premier signal d'entrée à une porte ET 103, la porte ET 103 recevant les signaux A-1 à A.3 comme autres signaux d'entrée, qui sont au niveau haut pendant les multiplets 15 et 16. Le signal de sortie 2726926 de la porte ET 103, c'est-à-dire le signal PREAMBLE ENABLE est, par conséquent, au niveau haut uniquement pendant la première moitié du 15ième multiplet, et la porte ET 103 produit le signal PREAMBLE ENABLE. En conséquence, en réponse à celui-ci, le multiplexeur MUX 214 fournit le préambule. Détection de la température Une thermistance en "puce" 1 est prévue pour détecter et produire une information concernant la température de l'animal. La thermistance en puce 1 est une résistance variable qui fait varier sa résistance (valeur ohmique) en réponse aux variations de température. La combinaison de la thermistance en puce 1 et d'un convertisseur de tension en fréquence 3 forme un convertisseur de température en fréquence dont le signal de sortie est un signal en fréquence (TEMP FREQ) en réponse à la résistance de la thermistance en puce 1 et, par conséquent, à la température de l'animal dans lequel le répondeur est implanté. Le signal TEMP FREQ est fourni en entrée au sélecteur horloge de température/horloge maîtresse 5 et fourni au compteur 7 lorsque le signal de validation de température TEMP ENABLE est au niveau haut et lorsque le répondeur 100 n'est pas dans le mode de programmation. Le compteur de température 7 compte le nombre de cycles de fréquence du signal TEMP FREQ pour obtenir un nombre en numérique indiquant la température mesurée. L'invalidation du compteur 7 en réponse à un niveau bas du signal TEMP ENABLE fourni par le générateur de suites de données 26 au sélecteur horloge de température/horloge maîtresse 5 est décrite ci-après. Le compteur 7 compte le nombre d'oscillations du signal TEMP FREQ se produisant pendant l'adressage des 14 premiers multiplets de la mémoire EEPROM 25. Pendant que le répondeur est dans le mode de lecture READ et pendant l'adressage du 15-ième multiplet et de la première moitié du 16-ième multiplet de la mémoire EEPROM 25, le signal de validation de température TEMP ENABLE est au niveau bas, ce qui empêche, par l'action du sélecteur horloge de température/horloge maîtresse 5, le signal TEMP FREQ d'être appliqué à l'entrée du compteur 7. La génération du signal TEMP ENABLE est décrite ci-après. La génération du signal de validation de sortie OUTPUT ENABLE de la mémoire EEPROM 25, qui est essentiellement l'inverse du signal TEMP ENABLE, est également décrite ci-après. Le générateur de suites de données 26 comprend une porte NON-ET ("NAND") 104 (figure 4) recevant les signaux A.0 et A-, comme signaux d'entrée et 16 2726926 dont le signal de sortie est, par conséquent, au niveau bas pendant la deuxième moitié du temps pendant lequel tous les multiplets pairs sont adressés. Une porte ET reçoit les signaux A, àA3 comme signaux d'entrée, de sorte que son signal de sortie, qui est un premier signal d'entrée d'une porte ET 107, est au niveau haut pendant les multiplets 15 et 16. Le signal de sortie de la porte NON-ET 104 est également appliqué en entrée à la porte ET 107, de sorte que le signal de sortie de la porte ET 107 est au niveau haut pendant l'intervalle de temps du multiplet 15 et la première moitié de l'intervalle de temps défini par le multiplet 16. Le signal de sortie de la porte ET 107 est appliqué à une entrée d'une porte OU 41 dont l'autre signal d'entrée est le signal PROG MODE. Le signal de sortie de la porte OU 41, qui est le signal de validation de sortie OUTPUT ENABLE, soit suit le signal de sortie de la porte ET 107, soit est maintenu au niveau haut, dans le mode de programmation. Le signal OUTPUT ENABLE doit être au niveau haut pendant le mode de programmation PROG MODE pour permettre aux données d'être mémorisées dans la mémoire EEPROM 25, et au niveau bas lorsque les données mémorisées dans la mémoire 25 sont lues, pendant la lecture des 14 premiers multiplets de données mémorisées, et pendant le multiplet 16 lorsque le binaire 8 du multiplet 16 est contrôlé pour déterminer si un 0 logique est mémorisé à cet emplacement. Le signal de sortie de la porte OU 41 est, avec le signal PROG MODE, un des signaux d'entrée d'une porte ET 42, et le signal de sortie de cette porte NON- ET est le signal de validation de température TEMP ENABLE. Le signal TEMP ENABLE est, par conséquent, au niveau bas pendant tout le multiplet 15 et la première moitié du multiplet 16, et au niveau haut pendant l'intervalle de temps défini par la deuxième moitié du multiplet 16. On fait maintenant également référence à la figure 3, qui représente le circuit sélecteur horloge de température/horloge maîtresse 5 en détail. Une porte NON-ET 42 reçoit le signal PROG MODE et le signal de sortie de la porte OU 41, et fournit le signal de validation de température TEMP ENABLE comme premier signal d'entrée d'une porte NON-ET 43. La porte 43 reçoit également le signal TEMP FREQ et fournit un signal appliqué à une porte NON-ET 44. La porte NON-ET 44 reçoit également le signal PROG MODE et fournit un signal à une porte NON-ET 46. Une porte NON-ET 45 reçoit le signal MASTER CLOCK et le signal PROG MODE et fournit un signal à une porte NON-ET 46, qui fournit le signal TEMP FREQ. Après que les 14 multiplets de données ont été émis, le signal de sortie de la porte NON-ET 42 (TEMP ENABLE), qui est au niveau bas pendant tout le multiplet 15 et la première moitié du multiplet 16, empêche le signal TEMP FREQ d'être appliqué à l'entrée du compteur 7. Par conséquent, le signal TEMP FREQ n'apparaît plus à l'entrée de la porte NON-ET 44 et le comptage des transitions du signal TEMP CLOCK n'a plus lieu. Le signal de sortie du compteur 7 est placé sur le bus de données 30 et ensuite fourni en sortie comme cela est décrit plus loin. La mémoire tampon 9 est une mémoire tampon à trois états, et le multiplexeur est un multiplexeur à quatre binaires et deux entrées avec des sorties à trois états. Pendant la deuxième moitié de la période pendant laquelle le 15-ième multiplet de la mémoirre EEPROM 25 est adressé, les quatre binaires de poids fort du compteur de température 7 sont placés sur le bus de données 30 par le multiplexeur 9 et ensuite chargés dans le registre à décalage 11 par l'action du signal de chargement PAR LOAD et du signal d'horloge d'émission TRANSMIT CLOCK. Pendant la période dans laquelle le 16-ième multiplet de la mémoire EEPROM 25 serait adressé, les quatre binaires de poids moyen du compteur de température 7 sont placés sur le bus de données 30 par la mémoire tampon 9, et les binaires de poids faible du compteur de température 7 sont placés sur le bus de données 30 par le multiplexeur 9a. Les huit binaires de poids faible du compteur de température qui sont maintenant placés sur le bus de données 30 sont chargés dans le registre à décalage 11 par le signal de chargement PAR LOAD et le signal d'horloge d'émission TRANSMIT CLOCK. Les données placées sur le bus de données 30 sont chargées dans le registre à décalage 11 au début de chaque multiplet. La donnée de température est ensuite transférée sous forme série du registre à décalage 11 au codeur et générateur de préambule 13 à la fréquence d'horloge d'émission TRANSMIT CLOCK. Après que les données du multiplet 16 ont été verrouillées dans le registre à décalage 1, le compteur de température 7 est remis à zéro par le signal de remise à zéro de température TEMP RST fourni par le géénrateur de cadencement de programmation 80, de manière que le compteur soit prêt à commencer à compter de nouveau au début du cycle suivant. Par ailleurs, dans un exemple de mode de réalisation, le compteur de température 7 peut également être remis à zéro en réponse au signal de remise à zéro à la mise sous tension POWER ON qui remet à zéro le compteur chaque fois que le signal de l'interrogateur issu de l'antenne 19 met sous tension le répondeur 100. Le signal de sortie du codeur Manchester et générateur de préambule 13 (c'est-à-dire le flux de données comprenant les données de la mémoire EEPROM , le préambule non codé selon le code Manchester et la donnée de température) est appliqué au modulateur de phase 15 à une fréquence d'horloge de 11 kHz (signal d'horloge d'émission TRANSMIT CLOCK) sélectionnée par le multiplexeur MUX du générateur d'adresses et de cadencement 23. On fait maintenant référence à la figure 6, qui représente un schéma de principe du modulateur de phase 15. Les signaux d'horloge divisés MASTER CLOCK/2 et MSTER CLOCK/4 fournis par le générateur d'adresses et de cadencement 23 sont appliqués en entrée au modulateur de phase 15. Un déphaseur 51 reçoit le signal MASTER CLOCK/2 et fournit comme signal de sortie un signal d'horloge déphasé (signal PHASE CLOCK déphasé) à 91 kHz qui est déphasé de 90 par rapport au signal MASTER CLOCK/4 (signal PHASE CLOCK en phase) fourni par le générateur d'adresses et de cadencement 23. Le signal d'horloge PHASE CLOCK à 91 kHz non déphasé est appliqué directement à une entrée d'une porte NON-ET 52. Le deuxième signal d'entrée de la porte NON-ET 52 est le signal de sortie d'un inverseur 55 qui inverse le signal de sortie du codeur et générateur de préambule 13. Une deuxième porte NON-ET 53 reçoit le signal à 91 kHz déphasé, le signal en phase PHASE CLOCK et le signal de sortie du codeur 13. Une porte NON-ET 54 reçoit les signaux de sortie des deux portes NON- ET 52 et 53, de sorte que le modulateur de phase 15 fournit soit le signal à 91 kHz en phase, soit le signal à 91 kHz déphasé en réponse au signal issu du codeur et générateur de préambule 13 et fournit un signal de sortie au modulateur d'impédance 17. Le modulateur d'impédance 17 reçoit le signal de sortie du modulateur de phase 15. Le modulateur d'impédance 17 empêche la surmodulation sur l'antenne qui pourrait nuifre à la réception correcte du signal d'horloge à 364 kHz qui est reçu par l'interrogateur. Le modulateur d'impédance 17 empêche la modulation d'impédance de se produire lorsque la tension aux bornes de la bobine est trop élevée. Le modulateur d'impédance 17 agit sur l'impédance combinée de la bobine et la résistance de charge uniquement pendant les périodes qui produiraient le moins de perturbations dans le signal d'horloge maîtresse MASTER CLOCK, de manière qu'un signal de retour à 91 kHz de grande amplitude soit produit sans interrompre le signal MASTER CLOCK à 364 kHz. On fait maintenant référence à la figure 7, sur laquelle le modulateur d'impédance 17 est représenté en détail. Le modulateur d'impédance 17 comprend un transistor MOS 63, une résistance 64, une bascule de Schmidt 62 fournissant un premier signal d'entrée à une porte ET 61. Le signal de sortie du modulateur de phase 15 fournit le deuxième signal d'entrée à la porte ET 61. Un signal de sortie à niveau haut de la porte ET 61 rend conducteur le transistor MOS 63. Lorsque le transistor MOS 63 est rendu conducteur, un côté de la bobine formant l'antenne 19 est connecté, par l'intermédiaire d'une résistance 64, à la masse, ce qui charge l'antenne 19. Lorsque le transistor MOS 63 est rendu non conducteur, la résistance 64 ne charge pas la bobine. La mise en circuit et hors circuit de la résistance de charge 64 dans le circuit d'antenne module l'impédance apparente de l'antenne 19. Le changement d'impédance de l'antenne est détecté au niveau de l'interrogateur comme étant la fréquence porteuse de 91 kHz du signal reçu. L'interrogateur détecte les données codées par modulation de phase en détectant les changements de phase de la fréquence porteuse. Ces transitions de phase sont détectées par l'interrogateur et, selon le moment o, par rapport à la transition du préambule, les transitions de phase suivantes se produisent, celles-ci indiquent à l'interrogateur si la donnée est un "un" ou un zéro. Le modulateur d'impédance 17 met la charge en circuit lorsque le signal de sortie du modulateur de phase 15 est au niveau haut et la tension instantanée à l'antenne 19 est inférieure au seuil de niveau haut d'entrée pour l'inverseur 62. Si la tension à l'antenne 19 est trop élevée ou que le signal de sortie du modulateur de phase 15 passe au niveau bas, la charge est déconnectée de l'antenne. Mode de programmation Le deuxième mode dans lequel le répondeur 100 peut fonctionner est le mode de programmation PROGRAM. Puisque le répondeur 100 est dans le mode de lecture READ par défaut, pour passer en mode de programmation, l'interrogateur doit détecter que le niveau de tension sur la ligne de données de programmation PROG DATA dépasse environ 3 volts et, ensuite, doit émettre trois impulsions, de manière que le niveau de tension du signal PROG DATA passe par un niveau de tension, qui est d'environ 3 volts. Cela peut être appelé une "fenêtre d'opportunité". Dans le mode de réalisation préféré décrit ici, le niveau de tension est fonction du niveau du signal de sortie de l'interrogateur et de la distance de l'interrogateur, et la "fenêtre d'opportunité" est l'intervalle de temps dans lequel le répondeur 100 émet les 16 multiplets de données (correspondant à la température). La valeur effective de la tension sur la ligne de données de programmation PROG DATA est communiquée à l'interrogateur par la transition montante ou descendante qui se produit au milieu du préambule. Le niveau logique du préambule apparaît sous la forme du niveau de sortie de la porte OU exclusif 210 (figure 9). Puisque le préambule est inséré dans le flux de données pendant la première moitié du 1 5-ième multiplet et que le cadencement du préambule dans ce mode de réalisation viole le cadencement du codage Manchester dans ce mode de réalisation, l'interrogateur peut établir le cadencement avec le répondeur. L'utilisation délibérée d'un signal en un point de transition prédéterminé dans le cycle de cadencement du répondeur pour mettre le répondeur 100 dans le mode de programmation contribue à empêcher le bruit présent sur la ligne PROG DATA de mettre le répondeur dans le mode de programmation. Si le niveau de tension du signal de sortie PROG DATA du répondeur n'est pas d'au moins environ 3 volts, ce qui est indiqué par le sens de la transition qui se produit au milieu du préambule, l'opérateur de l'interrogateur réalise que le niveau du signal de sortie de l'interrogateur doit être augmenté ou que l'interrogateur doit être rapproché du répondeur. On fait maintenant référence à la figure 5, sur laquelle le décodeur de mode 27 est représenté en détail. Supposant que le répondeur reçoit une puissance suffisante, le passage en mode de programmation se produit si trois impulsions ont été reçues pendant le temps que le multiplet 16 de la mémoire EEPROM 25 est adressé, et si le binaire 8 du multiplet 16 n'est pas un état logique bas (c'est-à-dire un zéro binaire). Le mode de programmation est indiqué par un niveau haut à la sortie de la bascule 124. Le niveau haut ou bas qui apparaît à la sortie de la bascule 124 est déterminé par le signal de sortie de la porte ET 123 lorsque le multiplet 16 est adressé à la fin'de l'intervalle de cadencement. Le répondeur reste en mode de programmation jusqu'à ce qu'il ne reçoive plus d'énergie. Un signal de sélection de binaire 8 "Select Bit 8" issu du générateur d'adresses et de cadencement 23 est appliqué, par l'intermédiaire d'un inverseur 130, à une entrée d'une porte OU 109. L'autre entrée de la porte OU 109 reçoit le signal de sortie de la position du binaire de poids fort de la mémoire EEPROM 25, de manière que le signal de sortie de la porte OU 109 ne puisse être un niveau bas que si le binaire de donnée 8 est un niveau bas pendant le temps que le binaire 8 est adressé (par le signal "Select Bit 8"). Une porte ET 108 reçoit le signal issu de la porte OU 109 et le signal issu de la porte ET 106, qui indique que le 16-ième multiplet de la mémoire EEPROM 25 est adressé, et foumrnit un signal de remise à zéro de programmation PROG RST pour remettre à zéro la bascule 122 si le binaire de donnée 8 du multiplet 16 de la mémoire EEPROM 25 est un niveau bas, ou 21 2726926 permet au signal PROG RST de rester au niveau haut pendant tout l'intervalle de temps du multiplet 16. Supposant que la ligne PROG RST est à l'état haut, ce qui ne peut se produire que pendant que le multiplet 16 est adressé, une impulsion logique d'entrée placée sur la ligne PROG DATA produit un 1 logique à la sortie Q de la bascule 121. A la première impulsion placée sur la ligne PROG DATA, une entrée de la porte ET 123 passe à l'état haut. A la deuxième impulsion placée sur la ligne PROG DATA, la sortie complémentée Q de la bascule 121 passe à l'état haut, ce qui amène le signal de sortie complémenté Q de la bascule 122 à verrouiller un 1 logique sur celle-ci. Par conséquent, la deuxième entrée de la porte ET 123 passe à l'état haut, tandis que la première entrée de la porte ET 123 passe à l'état bas. A la troisième impulsion placée sur la ligne PROG DATA, la bascule 121 bascule de nouveau, et le signal de sortie Q de la bascule 121 devient un 1 logique. Du fait que la sortie Q de la bascule 121 passe à l'état haut, la bascule 122 ne bascule pas, de sorte que la deuxième entrée de la porte ET 123 reste à l'état haut, tandis que la première entrée de la porte ET 123 est également à l'état haut, ce qui met un niveau logique haut à la sortie de la porte ET 123, ce qui indique que trois impulsions ont été émises. Le signal de sortie de la porte ET 123 reste un 1 logique pourvu que le signal de remise à zéro de programmation PROG RST ne remette pas à zéro les bascules avant la fin du 16-ième multiplet. Le procédé par lequel le cadencement de la bascule 124 se produit est décrit ci-après. Une porte NON-ET 125 reçoit, en plus du niveau haut indiquant que le 16-ième multiplet est adressé, le signal PROG MODE, qui est un niveau logique haut puisque le répondeur est dans le mode delecture READ. Par conséquent, à la fin du 16-ième multiplet, la sortie de la porte NON-ET 125 change d'état, passant de l'état bas à l'état haut, et, par conséquent, fait passer l'état de la sortie de la porte ET 123 à la bascule 124. Par conséquent, si l'état de la sortie de la porte ET 125 est bas, soit parce qu'il n'a pas été reçu trois impulsions pendant le multiplet 16, soit parce qu'un 0 a été chargé à l'emplacement du binaire 8 du multiplet 16, le décodeur de mode 27 maintient le répondeur dans le mode de lecture READ et, par contre, si la sortie de la porte ET 125 est à l'état haut, le décodeur de mode 27 met le répondeur dans le mode de programmation PROGRAM. Par contre, s'il y a un niveau logique bas mémorisé dans l'emplacement du binaire 8 du 16-ième multiplet de la mémoire EEPROM 25, la sorTIe de la porte ET 108 reste à l'état bas pendant le temps que le binaire 8 du 16-ième multiplet est 22 2726926 émis, et cela remet à zéro les bascules 121 et 122, ce qui met la sortie de la porte ET 123 à l'état bas. Le signal à niveau bas issu de la porte ET 123 est appliqué à une bascule 124 à la fin du multiplet 16 et, par conséquent, empêche le répondeur de passer en mode de programmation PROGRAM. Le procédé par lequel le multiplet 16 est identifié par le générateur de suites de données 26 est décrit ci-après. Pendant les 15-ième et 16-ième multiplets, les lignes d'adresses Al à A3 sont toutes à l'état logique haut, et le signal de sortie de la porte ET 105 est au niveau logique haut et est appliqué à une entrée d'une porte ET 106 (figure 4). Puisque l'autre signal d'entrée de la porte ET 106 est le signal de la ligne A0, le signal de sortie de la porte ET 106 n'est au niveau haut que pendant le temps d'adressage du multiplet 16. Dans le mode de programmation PROG MODE, le signal d'horloge de réception RECEIVE CLOCK issu du diviseur de séquence 23 est utilisé pour charger les données dans le registre 11, et le sélecteur horloge de température/horloge maîtresse 5 sélectionne le signal d'horloge maîtresse MASTER CLOCK comme signal d'horloge appliqué à l'entrée du compteur de température 7. Dans le mode de programmation PROGRAM, l'interrogateur amène les données à apparaître sur la ligne de données de programmation PROG DATA en changeant l'amplitude du signal reçu, ce qui amène la tension d'alimentation du répondeur à passer au-dessus ou au-dessous d'environ 3 volts. En outre, comme cela a été indiqué plus haut, une fois que le mode de programmation est sélectionné, le registre à décalage 11 commence à décaler les données à la fréquence déterminée par le signal d'horloge reçu. L'interrogateur détermine le moment o il faut envoyer chaque binaire de donnée parce que l'interrogateur reçoit le signal d'horloge de réception RECEIVE CLOCK du répondeur. Plus précisément, ce signal est le signal d'horloge appliqué à une entrée de la porte OU exclusif 216. L'interrogateur envoie le premier binaire de donnée, binaire de poids fort en premier, et attend ensuite une transition positive du signal RECEIVE CLOCK avant d'envoyer le binaire suivant. Une fois qu'il a reçu une transition positive, l'interrogateur envoie le binaire suivant, et ce processus est continué jusqu'à ce que le premier multiplet de données ait été envoyé. Après que les huit binaires de données ont été décalés dans le registre à décalage universel 11 et placés sur le bus de données, un niveau logique haut ou bas (ce qui serait le 9-ième binaire) est envoyé par l'interrogateur pour indiquer si les huit binaires précédents doivent être mémorisés. S'il l'on désire mémoriser les huit binaires précédents, un "un" logique est envoyé et, si l'on ne désire pas qu'un 23 2726926 multiplet d'adresse précis soit programmé ou reprogranimé, l'interrogateur émet un zéro logique. Si un niveau haut est envoyé par l'interrogateur, indiquant que l'on désire mémoriser les huit binaires précédents, le générateur d'adresses et de cadencement 23 fournit le signal de validation d'écriture WRITE ENABLE au générateur de cadencement de programmation 80 et, par conséquent, déclenche le cycle d'écriture. La génération du signal de validation d'écriture WRITE ENABLE est décrite ci-après. Une porte ET 246 du générateur d'adresses et de cadencement détermine le moment o la deuxième moitié de huit binaires est reçue en détectant les signaux des lignes d'adresses Al à A3 et le signal d'horloge de réception RECEIVE CLOCK. Le signal de sortie de la porte ET 246 est appliqué à une porte ET 242, qui a en outre comme signaux d'entrée les signaux PROG DATA et PROG MODE. En conséquence, lorsque toutes les entrées sont à l'état haut, le signal de validation d'écriture WRITE ENABLE est produit par la porte 242. Le passage au niveau haut du signal WRITE ENABLE déclenche la séquence de cadencement d'un cycle d'écriture, le cadencement du cycle d'écriture dans la mémoire EEPROM 25 étant établi par le signal d'horloge maîtresse MASTER CLOCK et le compteur 7 conjointement avec les signaux de sortie Q7 et Q12 du compteur 7. Les niveaux logiques aux sorties Q7 et Q12 sont détectés dans le générateur de cadencement de programmation 80 pour déterminer l'instant o un nombre spécifique de transitions du signal MASTER CLOCK est compté et, par conséquent, o une période de temps spécifique s'est écoulée. Le sélecteur horloge de température/horloge maîtresse 5 agit comme un multiplexeur sélectionnant entre les signaux MASTER CLOCK et TEMP FREQ, comme signal de sortie. En réponse à un signal à niveau haut placé sur la ligne PROG MODE, le signal de sortie de la porte NON-ET 46 est le signal MASTER CLOCK. Lorsque le signal de validation d'écriture WRITE ENABLE passe au niveau haut, le cycle d'écriture commence avec le signal de sortie EHV1 du générateur de cadencement de programmation 80 au niveau haut et le signal de sortie EHV2 du générateur de cadencement de programmation 80 au niveau bas pendant une période de 5,63 ms (figure 1). Lorsque le signal EHV1 passe au niveau haut, la mémoire EEPROM 25 commence le cycle d'écriture et fournit un niveau haut sur la ligne de signal d'occupation BUSY, ce qui maintient le signal de sortie de la porte OU 240 (du générateur d'adresses et de cadencement 23) au niveau haut et invalide le signal MASTER CLOCK appliqué à l'entrée du diviseur 70a du générateur d'adresses et de cadencement 23. Le signal MASTER CLOCK est 24 2726926 invalidé de manière que le multiplet adressé de la mémoire EEPROM 25 ne change pas pendant le cycle d'écriture et que le signal d'horloge de réception RECEIVE CLOCK envoyé en retour à l'interrogateur ne change pas non plus d'état. Pendant les 176 Ilis suivantes, les deux signaux de sortie EHV1 et EHV2 sont au niveau bas. Ensuite, pendant les 5,63 ms suivantes, le signal de sortie EHV2 est au niveau haut et le signal de sortie EHV1 est au niveau bas. Lorsque le signal de sortie EHV1 est au niveau haut, la mémoire EEPROM 25 efface les données contenues dans le multiplet qui était adressé au moment o le signal MASTER CLOCK a été invalidé. Le cycle d'écriture dure 11,43 ms sur la base d'un signal d'horloge maîtresse i0 MASTER CLOCK de 364 kHz. Du fait que le signal MASTER CLOCK a été invalidé dans le générateur d'adresses et de cadencement 23, il n'y a pas de signaux de cadencement émis par le générateur d'adresses et de cadencement 23 pendant que les données sont écrites dans la mémoire EEPROM 25. En conséquence, le signal d'horloge de réception RECEIVE CLOCK n'est pas émis par le répondeur 100. En conséquence, aucun signal RECEIVE CLOCK n'est détecté par l'interrogateur, et l'interrogateur est en mesure de déterminer que le cycle d'écriture est en train d'être exécuté. Si la personne qui programme le répondeur désire n'écrire que ce seul multiplet, l'interrogateur doit attendre jusqu'à ce qu'il détecte le signal RECEIVE CLOCK de nouveau, ce qui indique que le cycle d'écriture est terminé, et ensuite mettre le répondeur hors tension en faisant sortir le répondeur 100 du mode de programmation. Le répondeur 100 peut ensuite être remis sous tension pour vérifier le changement parce que le répondeur 100 passe en mode de lecture READ par défaut lorsqu'il est remis sous tension. Si la personne qui programme le répondeur 100 désire écrire des données dans le multiplet suivant, l'interrogateur utilise le signal RECEIVE CLOCK comme signal pour émettre le multiplet de données suivant et envoie ensuite un "un" logique après les données, et attend que le répondeur 100 ait fini le cycle d'écriture suivant. Il est possible d'écrire de cette manière à n'importe quelle adresse dans la mémoire EEPROM 25. Les multiplets 15 et 16, bien qu'ils ne soient jamais sortis parce que le préambule et la température sont émis pendant le temps o les données mémorisées dans ces emplacements d'adresses seraient émises autrement, peuvent être accédés pour la programmation. Comme cela a été indiqué plus haut, en écrivant un zéro dans l'emplacement du binaire de poids fort du multiplet 16, les données mémorisées dans la mémoire EEPROM 25 peuvent être rendues permanentes. 2726926 La mémoire EEPROM 25 nécessite une impulsion "de nettoyage" CLEAN UP après que les données ont été programmées dans celle-ci, de manière que la mémoire EEPROM 25 soit prête pour le cycle d'écriture suivant. Un circuit CLEAN UP 90 fournit une impulsion de nettoyage en réponse tant au signal d'occupation BUSY de la mémoire EEPROM 25 qu'au signal MASTER CLOCK/8 (figures 1 et 2). En outre, lorsque le signal BUSY est mis au niveau bas, le signal MASTER CLOCK peut passer pour atteindre le générateur d'adresses et de cadencement 23, et l'emplacement situé à l'adresse suivante dans la mémoire EEPROM 25 est ensuite adressé. Un procédé pour étalonner chaque répondeur de manière qu'un utilisateur ou un programmeur puisse recevoir des informations de température précises sur l'hôte dans lequel le répondeur est implanté, est décrit ci- après. Il a été déterminé, par exemple, que les tolérances des composants électriques dans un répondeur particulier peuvent avoir pour résultat une indication de température i5 imprécise par ce répondeur particulier. Par exemple, le signal TEMP FREQ peut ne pas être étalonné avec précision, le compteur de température 7 peut ne pas être apte à compter exactement le nombre de cycles de fréqunce du signal TEMP FREQ, ou des variations acceptables des tolérances des composants effectivement utilisés peuvent avoir pour résultat des déterminations de température par le répondeur imprécises à un point inacceptable pour les utilisateurs du répondeur. En conséquence, pour assurer qu'une caractéristique de température d'un hôte est indiquée avec précision à l'utilisateur ou au programmeur, une opération d'étalomnnage doit être effectuée pour tenir compte de tout décalage dans l'indication * de température du répondeur particulier. Par conséquent, avant l'implantation du répondeur 100 dans l'hôte, le répondeur 100 est placé dans un bain de liquide, de préférence de l'eau, à température commandée. Le programmeur connaît la température précise du bain de liquide. Cornmme cela a été décrit plus haut, le répondeur 100 fournit alors un signal représentant une donnée caractéristique de la température du bain dans lequel le répondeur est immergé. Le programmeur compare alors la température connue du bain de liquide à la température indiquée par l'interrogateur 1000 sur la base du signal de sortie fourni par le répondeur 100. La différence entre la température connue du bain de liquide et la température indiquée par l'interrogateur 1000 est appelée "valeur de décalage de température" (offsettemp). Cette valeur offsettemp peut être supérieure à zéro, inférieure à zéro ou égale à zéro. 26 2726926 Le programmeur amène ensuite l'interrogateur 1000 à écrire la valeur particulière du décalage de température offsettemp déterminée pour le répondeur particulier, dans un emplacement de mémoire prédéterminé de la mémoire EEPROM 25 de ce répondeur particulier, comme cela est décrit dans les paragraphes qui précèdent. De cette façon, chaque valeur particulière du décalage de température offsettemp, étant unique pour chaque répondeur particulier, peut rester dans la mémoire du répondeur particulier jusqu'au moment o le répondeur particulier est réétalonné. Par exemple, si la température connue du bain de liquide est de 70 F et que la donnée de température contenue dans le signal de sortie indique que la température est de 68 F, une valeur offsettemp de 2 est mémorisée dans l'emplacement de mémoire prédéterminé. Si la température connue du bain de liquide est de 70 F et que la donnée de température indique que la température est de 72 F, une valeur offsettemp de -2 est mémorisée dans l'emplacement de mémoire prédéterminé. En fonctionnement et comme cela est décrit dans les paragraphes qui précèdent, le répondeur 100 peut être implanté dans un hôte. Le répondeur 100 émet à destination de l'interrogateur 1000 un signal de sortie contenant la donnée de température, comme cela a également été décrit plus haut. L'interrogateur 1000 reçoit en outre le contenu de la mémoire du répondeur, y compris la valeur du décalage de température offsettemp mémorisée dans l'emplacement de mémoire prédéterminé de la mémoire EEPROM 25. L'interrogateur détermine alors la température correspondant au signal de sortie comme température déterminée et effectue une opération arithmétique par laquelle la valeur du décalage de température offsettemp est ajoutée à la donnée de température déterminée du répondeur 100 pour produire la température effective. Cette somme est ensuite affichée par l'interrogateur 100 de manière à fournir une mesure plus précise de la température de l'hôte dans lequel le répondeur 100 est implanté. Ou encore, l'emplacement de mémoire prédéterminé peut avoir une valeur par défaut égale à zéro si, pendant l'opération d'étalonnage, le répondeur 100 indique la température exacte du bain de liquide. Le programmeur n'a pas à programmer l'interrogateur 1000 pour écrire une valeur zéro dans l'emplacement de mémoire prédéterminé puisqu'une valeur zéro par défaut a été mémorisée préalablement dans celui-ci. En conséquence, cette autre constitution et cet autre procédé pour étalonner chaque répondeur individuel peuvent réduire le temps nécessaire pour étalonner chaque répondeur. 27 2726926 Les explications données ci-dessus utilisent l'étalonnage de la température à titre d'exemple seulement. L'utilisation d'un décalage programmé déterminé d'après un environnement commandé peut être utilisé pour étalonner d'autres caractéristiques telles que la pression, le pH ou une caractéristique analogue. En mémorisant le décalage dans le répondeur lui-même, l'étalonnage suit le répondeur, ce qui simplifie la constitution de l'interrogateur, qui remplit lui-même simplement et universellement la fonction d'ajouter la valeur de décalage mémorisée à la température obtenue à partir du signal de sortie du répondeur. On fait maintenant référence aux figures 9 à 12, qui représentent un répondeur constitué selon la présente invention. Le répondeur 100 comporte un substrat 700. Une thermistance en puce 1 est montée sur le substrat 700. Une puce 710 contenant chacune des structures comprenant la mémoire EEPROM 25 et le codeur Manchester et générateur de préambule 13 est également supportée sur le substrat 700. Des condensateurs 711 et 712 sont également montés sur le substrat. Ces condensateurs ne sont pas incorporés à la puce parce que la capacité nécessaire est trop grande. Le condensateur 712 sert à accorder la bobine 731 sur 364 kHz et le condensateur 711 sert à filtrer la tension de sortie du redresseur en pont pleine onde réalisé sur la puce. La puce 710, la thermistance en puce 1, le condensateur 711 et le condensateur 712 sont connectés électriquement les uns aux autres par des pistes conductrices 727 déposées sur le substrat 700. L'antenne 19 est formée autour d'un bâtonnet de ferrite 721. L'antenne 19 est formée en enroulant une bobine 721 autour du bâtonnet de ferrite 721. La bobine 731 est connectée à la puce 710 et au condensateur 712 par l'intermédiaire de plages de connexion 724. Dans un exemple de mode de réalisation, le répondeur 100 est encapsulé dans une capsule de verre 750. La capsule ne mesure pas plus de 15 mm de longueur et a un diamètre intérieur compris entre 1,72 mm et 1,82 mm et un diamètre extérieur compris entre 2,08 mm et 2,18 mm. La capsule de verre peut être soit revêtue d'une résine époxy de protection, soit remplacée entièrement par une résine époxy, soit traitée pour empêcher la migration dans l'animal. Par ailleur, un tube de verre peut être scellé en utilisant de la chaleur directe, flamme ou laser. Un répondeur passif constitué et agencé comme cela est décrit ici procure de nombreux avantages qui ne pouvaient être obtenus jusqu'ici. En fournissant un répondeur qui change le préambule en réponse au niveau de tension d'un signal reçu, le répondeur est apte à indiquer à l'interrogateur si une puissance suffisante est reçue pour être programmé. Grâce à la surveillance de l'adressage des adresses de la mémoire et à l'utilisation du temps pendant lequel certains 28 2726926 emplacements de mémoire sont adressés, la surveillance de la caractéristique du répondeur est effectuée d'une manière plus précise et plus efficace. En prévoyant un modulateur d'impédance connecté à la bobine de l'antenne, il est possible d'échanger des informations avec la source de signaux sensiblement simultanément. On voit donc que les buts indiqués ci-dessus, parmi ceux qui ressortent de la description qui précède, sont atteint avec efficacité et, puisque certains changements peuvent être apportés en exécutant le procédé décrit plus haut sans sortir du cadre de l'invention ni s'écarter de l'esprit de celle-ci, il est entendu que toute la matière contenue dans la description donnée plus haut ou représentée dans les dessins annexés doit être interprétée comme étant illustrative et non comme ayant un sens limitatif. On comprendra également que les revendications qui suivent sont comprises comme couvrant toutes les particularités génériques et spécifiques de l'invention décrite ici et tous les énoncés du cadre de l'invention qui, selon le langage employé, pourraient être dits se trouver entre deux. 29 2726926 REVENDICATIONS 1. Répondeur passif, caractérisé en ce qu'il comprend: - des moyens d'antenne pour recevoir un signal d'entrée contenant des données issues d'une source de signaux et émettre un signal de sortie à destination de ladite source de signaux; - des moyens de mémoire pour mémoriser lesdites données reçues par ledit répondeur en provenance de ladite source de signaux, ledit répondeur étant dans un d'un mode de lecture pour fournir lesdites données à ladite source de signaux comme étant ledit signal de sortie et un mode de programmation dans lequel lesdits moyens de mémoire mémorisent lesdites données en réponse audit signal d'entrée; et - des moyens d'intégrité pour indiquer à ladite source de signaux la suffisance dudit signal d'entrée pour amener lesdits moyens de mémoire à mémoriser lesdites données. 2. Répondeur passif selon la revendication 1, caractérisé en ce que lesdits moyens de mémoire sont une mémoire EEPROM ayant une pluralité d'adresses de multiplets dans celle-ci, ladite mémoire EEPROM mémorisant des données pendant ledit mode de programmation en exécutant un cycle d'écriture, lesdites données étant écrites dans un multiplet adressé de ladite mémoire EEPROM pendant ledit cycle d'écriture, et comprenant en outre des moyens indicateurs couplés à ladite mémoire EEPROM pour fournir une indication de l'exécution dudit cycle d'écriture.; 3. Répondeur passif, caractérisé en ce qu'il comprend: - des moyens d'antenne pour recevoir un signal d'entrée contenant des données en provenance d'une source de signaux et émettre un signal de sortie à destination de ladite source de signaux; - des moyens de mémoire pour mémoriser lesdites données reçues par ledit répondeur en provenance de ladite source de signaux, ledit répondeur étant dans un d'un mode de lecture pour fournir lesdites données à ladite source de signaux comme étant ledit signal de sortie et un mode de programmation dans lequel lesdits moyens de mémoire mémorisent lesdites données en réponse audit signal d'entrée; et - des moyens de surveillance pour surveiller une caractéristique d'un hôte, dans lesquels lesdits moyens de surveillance sont couplés auxdits moyens de mémoire, lesdits moyens de mémoire comprenant une pluralité d'adresses en mémoire, chacune des adresses de ladite pluralité d'adresses étant adressée 2726926 séquentiellement en réponse audit signal d'entrée, lesdits moyens de surveillance surveillant ladite caractéristique pendant la période de temps nécessaire pour adresser un nombre prédéterminé desdites adresses desdits moyens de mémoire et produire une mesure de caractéristique, ledit signal de sortie incluant ladite mesure de caractéristique. 4. Répondeur passif, caractérisé en ce qu'il comprend: - des moyens d'antenne pour recevoir un signal d'entrée contenant des données en provenance d'une source de signaux et émettre un signal de sortie à destination de ladite source de signaux; - des moyens de mémoire pour mémoriser lesdites données reçues par ledit répondeur en provenance de ladite source de signaux, ledit répondeur étant dans un d'un mode de lecture pour fournir lesdites données à ladite source de signaux comme étant ledit signal de sortie et un mode de programmation dans lequel lesdits moyens de mémoire mémorisent lesdites données en réponse audit signal d'entrée; et - des moyens de modulation d'impédance pour permettre auxdits moyens d'antenne de fournir ledit signal de sortie et recevoir ledit signal d'entrée sensiblement simultanément en appliquant une charge auxdits moyens d'antenne en réponse audit signal de sortie pour réduire l'interférence avec ledit signal d'entrée. 5. Système pour surveiller un répondeur reprogrammable, ledit système étant caractérisé en ce qu'il comprend: - un répondeur passif; - un interrogateur pour émettre un signal de sortie contenant des données à destination dudit répondeur et recevoir un signal d'entrée en provenance dudit répondeur; et - ledit répondeur comportant des moyens d'antenne pour recevoir ledit signal de sortie contenant lesdites données en provenance dudit interrogateur et émettre ledit signal d'entrée à destination dudit interrogateur; des moyens de mémoire pour mémoriser lesdites données reçues par ledit répondeur en provenance dudit interrogateur, ledit répondeur étant dans un d'un mode de lecture pour fournir lesdites données à destination dudit interrogateur comme étant ledit signal d'entrée et un mode de programmation dans lequel lesdits moyens de mémoire mémorisent lesdites données en réponse audit signal de sortie en provenance dudit interrogateur; et des moyens d'intégrité pour indiquer audit interrogateur la suffisance dudit signal de sortie pour amener lesdits moyens de mémoire à mémoriser lesdites données. 31 2726926 6. Système pour surveiller une caractéristique d'un hôte, ledit système étant caractérisé en ce qu'il comprend: - un répondeur; - un interrogateur pour émettre un signal de sortie contenant des données à destination dudit répondeur et recevoir un signal d'entrée en provenance dudit répondeur; ledit répondeur comprenant des moyens d'antenne pour recevoir ledit signal de sortie contenant des données en provenance dudit interrogateur et émettre ledit signal d'entrée à destination dudit interrogateur; des moyens de mémoire pour mémoriser lesdites données reçues par ledit répondeur en provenance dudit interrogateur, ledit répondeur étant dans un d'un mode de lecture pour fournir lesdites données audit interrogateur comme étant ledit signal d'entrée et un mode de programmation dans lequel lesdits moyens de mémoire mémorisent lesdites données en réponse audit signal de sortie; et des moyens de surveillance pour surveiller une caractéristique d'un hôte, dans lequel lesdits moyens de surveillance sont couplés auxdits moyens de mémoire, lesdits moyens de mémoire comprenant une pluralité d'adresses en mémoire, chacune des adresses de ladite pluralité d'adresses étant adressée séquentiellement en réponse audit signal de sortie, lesdits moyens de surveillance surveillant ladite caractéristique pendant la période de temps nécessaire pour adresser un nombre prédéterminé desdites adresses desdits moyens de mémoire et produire une mesure de caractéristique, ledit signal d'entrée incluant ladite mesure de caractéristique. 7. Système pour surveiller un répondeur reprogramnmable, ledit système étant caractérisé en ce qu'il comprend: - un répondeur; - un interrogateur pour émettre un signal de sortie contenant des données à destination dudit répondeur et recevoir un signal d'entrée en provenance dudit répondeur; ledit répondeur comprenant des moyens d'antenne pour recevoir ledit signal de sortie contenant des données en provenance dudit interrogateur et émettre ledit signal d'entrée à destination dudit interrogateur; des moyens de mémoire pour mémoriser lesdites données reçues par ledit répondeur en provenance dudit interrogateur, ledit répondeur étant dans un d'un mode de lecture pour fournir lesdites données audit interrogateur comme étant ledit signal d'entrée et un mode de programmation dans lequel lesdits moyens de mémoire mémorisent lesdites données en réponse audit signal de sortie; et des moyens de modulation 32 2726926 d'impédance pour permettre auxdits moyens d'antenne de fournir ledit signal d'entrée et recevoir ledit signal de sortie sensiblement simultanément en appliquant une charge auxdits moyens d'antenne en réponse audit signal d'entrée pour réduire l'interférence avec ledit signal de sortie. 8. Procédé d'étalonnage d'un capteur de caractéristique d'un répondeur ayant une caractéristique en mémoire d'un hôte, ledit procédé étant caractérisé en ce qu'il comprend les étapes consistant à: - placer un répondeur dans un environnement commandé ayant une valeur connue d'une caractéristique mesurable; - mesurer la valeur de l'environnement commandé avec le répondeur: - fournir la valeur de la caractéristique telle que mesurée par le répondeur comme signal de sortie; - recevoir le signal de sortie et calculer la valeur de la caractéristique de l'environnement commandé sur la base du signal de sortie du répondeur; - comparer la valeur calculée à la valeur connue; et - mémoriser la différence entre la valeur calculée et la valeur connue dans un emplacement de mémoire prédéterminé dans le répondeur. 9. Procédé pour étalonner un répondeur, ledit procédé étant caractérisé en ce qu'il comprend les étapes consistant à: - placer un répondeur dans un bain de liquide ayant une température connue; - mesurer la valeur du bain de liquide avec le répondeur; - fournir la valeur de la température telle que mesurée par le répondeur comme signal de sortie; - recevoir le signal de sortie et calculer la valeur de la température du bain de liquide sur la base du signal de sortie du répondeur; - comparer la valeur calculée à la valeur connue; et - mémoriser la différence entre la valeur calculée et la valeur connue dans un emplacement de mémoire prédéterminé dans le répondeur. 10. Procédé pour surveiller la température d'un hôte, ledit procédé étant caractérisé en ce qu'il comprend les étapes consistant à: - placer un répondeur dans un environnement commandé ayant une température connue; mesurer la valeur de l'environnement commandé avec le répondeur; - fournir la valeur de la température telle que mesurée par le répondeur comme signal de sortie; 33 2726926 - recevoir le signal de sortie et calculer la valeur de la température de l'environnement commandé sur la base du signal de sortie du répondeur; comparer la valeur calculée à la valeur connue; - mémoriser la différence entre la valeur calculée et la valeur connue dans un emplacement de mémoire prédéterminé dans le répondeur; - implanter le répondeur dans un hôte; - fournir le signal de sortie du répondeur à un interrogateur; et ajouter la différence mémorisée dans l'emplacement de mémoire prédéterminé dans le répondeur à une valeur mesurée par le répondeur pour obtenir une valeur effective de température.