Brevet FR2732833A1 — publié le 19961011

UNITE INTEGREE DE COMMANDE DE PUISSANCE A FAIBLE DISSIPATION L'invention se rapporte au domaine des alimentations en courant continu et plus particulièrement aux alimentations à découpage pour fournir une sortie continue à basse tension, en configuration directe. La figure 1 représente un schéma d'un circuit d'alimentation à découpage connu utilisant la configuration directe' habituellement connue, possédant deux diodes redresseuses complémentaires ou autres éléments redresseurs. Un oscillateur OSC fournit une tension d'entrée d'oscillation Vin, laquelle peut être sinusoïdale, carrée ou autrement cyclique. La tension d'entrée Vin est appliquée à un enroulement primaire Lp d'un transformateur 10. La tension d'entrée Vin est référencée par rapport à une tension de masse GND. L'oscillateur possède une entrée de commande C qui peut commander une ou plusieurs des caractéristiques suivantes de sa tension de sortie Vin: la fréquence, l'amplitude et le rapport cyclique. Un enroulement secondaire Ls est enroulé sur un noyau commun avec l'enroulement primaire du transformateur 10. Une première borne de cet enroulement secondaire est reliée à une anode d'une première diode 12. Une cathode de cette diode 12 est reliée à un noeud 14. Une seconde borne de l'enroulement secondaire LS est reliée à un noeud 15. Une seconde diode 16 a une cathode reliée au noeud 14 et a une anode reliée au noeud 15 et à une première borne de sortie négative V-. Le noeud 14 est relié, de plus, à une première borne d'une inductance montée en série 18. Une seconde borne de l'inductance montée en série est reliée à une deuxième borne de sortie positive V+. Un condensateur 20 est relié entre les bornes de sortie. Une charge externe RL, à alimenter par l'alimentation en courant, est reliée entre les bornes de sortie. Un élément de contre-réaction F est habituellement prévu afin de commander le rapport cyclique de l'oscillateur pour obtenir une tension ou un courant de sortie demandé. La tension délivrée par l'enroulement secondaire est redressée et filtrée en une tension de sortie continue, disponible entre les bornes de sortie V+, V-. L'oscillateur OSC produit un signal de tension à une fréquence relativement élevée. La fréquence ou rapport cyclique est commandée en réponse à la valeur de la tension de sortie en provenance de l'alimentation en courant, en utilisant l'élément de contre-réaction F. Ce signal à fréquence élevée induit une tension alternative dans l'enroulement secondaire Ls du transformateur. Cette tension alternative est redressée sur une alternance par la première diode 12 et est appliquée à l'inductance monté en série 18. Pendant un demi-cycle positif de la tension d'entrée d'oscillation Vin, la première diode 12 conduit et applique une tension à l'inductance montée en série 18, lequel stocke l'énergie et transmet une tension redressée à la borne de sortie positive V+, pour alimenter la charge externe RL. Pendant un demi-cycle négatif, la première diode 12 est non conductrice, ainsi le courant chute à travers l'inductance monté en série 18. L'inductance montée en série fournit cependant son énergie stockée en maintenant un courant continu à travers la diode 16 et la charge externe RL. Le condensateur 20 agit pour lisser la tension de sortie. Parce que le circuit fonctionne à une fréquence élevée, l'inductance monté en série 18, le transformateur 10 et le condensateur 20 peuvent être relativement petits. Un circuit de ce type fonctionne bien pour fournir des tensions de 12 V ou plus. Cependant, ce circuit présente des problèmes quand une faible tension de sortie est demandée. Par exemple, pour alimenter en courant des circuits intégrés, une alimentation sous 3,3 V de plusieurs ampères est parfois demandée pour alimenter un grand circuit comprenant beaucoup de circuits intégrés. Des applications typiques sont des alimentations en courant pour des ordinateurs personnels. En moyenne, le même courant qui passe à travers la charge externe RL passe à travers les diodes 12, 16. Une chute de tension de diode dans le sens direct, de 0,6 V par exemple, est présente aux bornes de chaque diode lorsqu'elle conduit. Des diodes à barrière de Schottky sont souvent utilisées parce qu'elles ont une chute de tension de diode dans le sens direct de 0,4 V. Pour une sortie de 3,3 V, cela représente une perte de 0,4/(0,4 + 3,3) = 10,8 %. Cela signifie qu'une puissance significative est dissipée à l'intérieur du redresseur. Pour une alimentation en courant fournissant un courant de sortie de 20 A, cette chute de tension de 0,4 V cause une perte de 8 W. On souhaite produire des alimentations à découpage sous une forme aussi compacte que possible. Cependant, cela est difficile si une perte de puissance élevée doit être dissipée. De préférence, le circuit d'alimentation à découpage devrait être produit sous une forme intégrée (à l'exception du transformateur). Cela ne peut pas être obtenu avec des pertes de puissance élevées, parce qu'un circuit intégré ne serait pas assez grand pour dissiper la puissance demandée. La figure 2 représente un autre circuit, connu sous le nom de Redressement Synchrone, utilisant des transistors commandés MOSFET à canal N à la place des diodes 12, 16 de la figure 1. Le circuit est similaire à celui de la figure 1, et des éléments identiques ont des références numériques identiques. Un transistor MOSFET à canal N 24 remplace la diode 12. Un autre transistor MOSFET à canal N 26 remplace la diode 16. Le transistor MOSFET 24 est relié à la seconde borne de l'enroulement secondaire Ls, plutôt qu'à la première borne, comme l'était la diode 12, de sorte que les deux transistors 24, 26 puissent respectivement être pilotés avec une référence commune par rapport au noeud 15, la tension de sortie négative V-. Des diodes 28, 30 représentées en parallèle avec les transistors 24, 26 indiquent l'effet diode parasite drain-substrat d'un transistor MOSFET à canal N lorsqu'il est polarisé avec son drain négatif par rapport au substrat. Les électrodes de grille des transistors MOSFET sont reliées à un circuit de commande 32, qui applique une tension de grille positive à chacun des transistors quand on leur demande d'être passant. Un enroulement auxiliaire LAUX est enroulé sur le noyau du transformateur 10 et possède une première borne reliée au circuit de commande 32, et possède une seconde borne reliée à la seconde borne de l'enroulement secondaire LS. La seconde borne de l'enroulement secondaire est reliée, de plus, au circuit de commande 32. Quand on demande à chaque transistor MOSFET d'être passant, un signal VG1, VG2 est appliqué à sa grille pour le rendre fortement passant. Un transistor MOSFET, lorsque rendu passant, possède une caractéristique résistive. Lorsqu'il conduit un courant de 20 A, la chute de tension aux bornes d'un transistor MOS dans un tel état est I.RoN (o RON est la résistance à l'état passant du canal du transistor MOSFET et o I est le courant s'écoulant à travers le canal), laquelle peut être, par exemple, d'environ 0,1 V représentant ainsi une perte de seulement 3 % pour une alimentation de sortie de 3,3 V, ou une exigence de dissipation de puissance de 2 W. Il n'est pas difficile de concevoir des circuits intégrés et des boîtiers pour circuits intégrés qui peuvent dissiper 2 W. D'une manière connue, le circuit de commande 32 reçoit une tension d'oscillation en provenance de l'enroulement auxiliaire LAUX, à partir de laquelle il obtient les informations de cadencement requises pour la production de signaux de grille VG1, VG2 vers les transistors 24, 26. Cependant, cette solution souffre de temps de propagation introduits par une capacité parasite entre les enroulements auxiliaire et primaire, qui retardent la fourniture des informations de cadencement au circuit de commande. Ces retards sont spécialement gênants lorsque l'alimentation en courant est mise en oeuvre avec une fréquence de découpage élevée. De plus, lorsque le circuit de commande est référencé par rapport à la tension V- du noeud 15, et lorsque l'enroulement primaire est référencé par rapport à la tension de masse GND, toute modification soudaine dans la différence entre les deux tensions de référence peut induire l'écoulement de courants à travers la capacité parasite entre l'enroulement primaire Lp et l'enroulement auxiliaire LAUX, lesquels courants peuvent provoquer la perte de synchronisation du circuit de commande. Un changement de ce type peut se produire, par exemple, à cause d'une soudaine variation du courant de charge dans l'enroulement secondaire Ls. En outre, un transformateur spécial est nécessaire, avec trois enroulements, lequel est plus coûteux qu'un transformateur standard avec seulement deux enroulements. Une conséquence possible des retards ou de la perte de synchronisation est que les deux transistors MOSFET 24, 26 peuvent être passants en même temps, provoquant un court-circuit aux bornes de l'enroulement secondaire. Cela pourrait détruire le transformateur ou l'oscillateur, et aurait comme conséquence, au mieux, des pertes de puissance supplémentaires significatives. Un objet de la présente invention est de permettre l'utilisation de transistors MOSFET en tant que redresseurs synchrones dans une alimentation à découpage isolée sans les inconvénients précédemment mentionnés. L'invention permet au courant s'écoulant dans la diode parasite drain-substrat de chaque transistor MOSFET d'être mesuré par un circuit de détection de courant relié en parallèle avec le transistor MOSFET, et utilise cette détection de courant pour rendre le transistor MOSFET fortement passant dès que le courant est détecté dans la diode parasite drain-substrat correspondante. Cela évite la nécessité d'un enroulement auxiliaire LAUX, et assure que les signaux de grille VG1, VG2 sont produits en synchronisation avec le courant s'écoulant à travers chaque transistor MOSFET. Par conséquent, l'invention propose un procédé et un circuit de commande à utiliser dans une alimentation en courant continu incluant un transformateur ayant des enroulements primaire et secondaire. L'enroulement secondaire possède deux bornes, chacune reliée à une borne de drain d'un des deux transistors commandés MOSFET. Chaque transistor MOSFET est commandé par une tension de commande appliquée à une borne de grille, en réponse aux courants s'écoulant à travers le transistor MOSFET, en réponse à une sortie d'un circuit de détection de courant relié en parallèle avec chaque transistor MOSFET. Le circuit de détection de courant peut comprendre un transistor dont l'émetteur est relié à une anode d'une première diode; dont la base est reliée à une anode d'une seconde diode; la cathode de la première diode étant reliée à une première borne d'un des transistors MOSFET, la cathode de la seconde diode étant reliée à une seconde borne du transistor MOSFET. L'enroulement primaire est alimenté par une tension alternative. Les bornes de source des transistors MOSFET sont reliées ensemble au niveau d'un noeud de référence. Une inductance monté en série, possédant des première et seconde bornes, a sa première borne reliée à la première borne de l'enroulement secondaire, et a sa seconde borne reliée à une première borne d'un condensateur. Le condensateur possède également une seconde borne reliée au noeud de référence, et fournit une tension de sortie au niveau de ses deux bornes. Selon l'invention, un circuit est décrit pour produire des signaux vers les grilles des deux transistors MOSFET, en réponse à des courants s'écoulant à travers les transistors MOSFET. Lorsque la tension aux bornes du canal d'un premier transistor MOSFET atteint la valeur d'une tension directe de diode, le second transistor MOSFET est mis à l'état bloqué, puis le premier transistor MOSFET est rendu conducteur. Un mode de réalisation préféré de la présente invention va être décrit, à titre d'exemple, en se référant aux dessins annexés, dans lesquels: la figure 1 représente une alimentation à découpage de technique antérieure utilisant des diodes en tant qu'éléments redresseurs; la figure 2 représente une alimentation à découpage de technique antérieure utilisant des transistors commandés MOSFET en tant qu'éléments redresseurs; la figure 3 représente une alimentation à découpage incorporant un circuit de commande, selon la présente invention; la figure 4 représente un exemple d'un circuit de détection de courant, selon la présente invention; la figure 5 représente un graphique en fonction du temps des signaux utilisés et produits par le circuit d'alimentation à découpage de la figure 3; la figure 6 représente un circuit de contrôle à faible courant utilisé dans un circuit de commande de la présente invention; la figure 7 représente un schéma de circuit d'une alimentation à découpage incorporant un circuit de commande et un circuit de contrôle à faible courant, selon la présente invention. Une alimentation à découpage incorporant un circuit de commande, selon l'invention, est représentée à la figure 3. Le circuit d'alimentation en courant comprend un transformateur 10 possédant un enroulement primaire Lp et un enroulement secondaire LS L'enroulement secondaire possède deux bornes, chacune reliée respectivement aux bornes de drain A, B d'un premier 26 et d'un second 24 transistors MOSFET. Chaque transistor MOSFET est commandé par une tension de commande VG1, VG2 appliquée à sa borne de grille, en réponse au courant s'écoulant à travers le transistor MOSFET. Des circuits détecteurs de courant 40, 42, pour mesurer un courant à travers un transistor, sont reliés à A, B et 15, respectivement en parallèle avec les transistors MOSFET 24, 26. Ces circuits de détection de courant 42, 40, fournissent respectivement des signaux de sortie d'alimentation IDETR, IDET-S depuis leur sortie respective QI aux entrées basses actives /R, /S d'une bascule de mémorisation RS 44, quand un courant est détecté. Le premier détecteur de courant 40 fournit un signal bas actif IDETS à l'entrée /S du circuit de mémorisation RS 44. Le second détecteur de courant 42 fournit un signal bas actif IDETR à l'entrée /R du circuit de mémorisation RS 44. Le circuit de mémorisation RS 44 fournit deux sorties complémentaires, Q et /Q. Des première et seconde portes NON OU, NOR, 46, 48 reçoivent respectivement les signaux Q et /Q sur leur première entrée. Les portes NOR ont chacune une seconde entrée qui est reliée à la sortie de l'autre porte NOR. Les sorties VG2, VG1 des première et seconde portes NOR sont respectivement reliées aux grilles des transistors 26, 24. Au commencement d'un demi-cycle positif, un signal au niveau haut VG2 est présent sur la grille du transistor 26 et un signal au niveau bas VG1 est présent sur la grille du transistor 24, les deux ayant été appliqués pendant le demi-cycle négatif précédent. La diode parasite drain-substrat 28 du transistor MOSFET 24 devient polarisée en conduction. Un courant s'écoule ainsi à travers l'enroulement secondaire Ls, l'inductance monté en série 18, la charge externe RL et la diode parasite drain-substrat 28. La diode parasite drain-substrat 30 du transistor 26 est polarisée dans le sens inverse, et ainsi est non conductrice. Le courant s'écoulant à travers la diode parasite drain-substrat 28 est détecté par le détecteur de courant 40, lequel applique un signal de niveau bas IDETS à l'entrée /S du circuit de mémorisation RS 44. Cela oblige la sortie Q du circuit de mémorisation RS 44 à passer au niveau haut, et la sortie /Q à passer au niveau bas. La sortie VG2 de la porte NOR 46 passe au niveau bas, rendant le transistor 26 bloqué. Les niveaux bas de /Q et de VG2 sont appliqués aux entrées de la porte NOR 48, dont la sortie VG1 passe au niveau haut. Le signal au niveau haut VG1 appliqué à la grille du transistor 24 rend ce transistor totalement passant, le rendant très conducteur. La sortie VG1 est retardée du temps de propagation de la porte NOR 46 par rapport au changement d'état de la tension de grille VG2 du transistor 26, évitant ainsi toute possibilité que les deux transistors MOSFET 24, 26 soient rendus passants au même moment. La chute de tension entre les bornes de source et de drain du transistor 24 devient beaucoup plus petite qu'une tension directe de diode, et la diode parasite drain-substrat 28 cesse d'être conductrice. Lorsque la tension aux bornes de l'enroulement secondaire change de polarité, la diode parasite 30 va commencer à être conductrice. Le signal au niveau haut VG1 est toujours présent sur la grille du transistor 24. Le détecteur de courant 42 détecte le courant s'écoulant dans la diode , et applique un signal actif, de niveau bas, IDETR à l'entrée /R du circuit de mémorisation RS 44. La sortie Q de ce circuit de mémorisation passe ainsi au niveau bas, et la sortie /Q passe au niveau haut. Cela oblige la sortie VG1 de la porte NOR 48 à passer au niveau bas, rendant le transistor 24 bloquant. Les niveaux bas de Q et de VG1 sont appliqués aux entrées de la porte NOR 46, dont la sortie VG2 passe au niveau haut, et le transistor 26 est rendu passant. Le temps de propagation introduit par la porte NOR 46 assure que le transistor 24 est rendu bloquant avant que le transistor 26 ne soit rendu passant, évitant toute possibilité que les deux transistors soient rendus passants au même moment, ce qui provoquerait un court-circuit aux bornes de l'enroulement secondaire Ls. La figure 4 représente un exemple d'un circuit de détection de courant 42 selon l'invention. Un transistor bipolaire 50 est utilisé. Sa base B est reliée à une anode d'une diode de polarisation 52, dont la cathode est reliée à la tension de sortie négative V- au niveau du noeud 15. La base B est, de plus, reliée à une première résistance 54, qui est reliée, de plus, à une tension d'alimentation Vcc, qui peut être obtenue à partir de la tension de sortie aux bornes des deux bornes de sortie de l'alimentation en courant continu, V+, V-, ou à partir de toute autre source appropriée. Une seconde résistance 56 est reliée entre la tension d'alimentation Vcc et le collecteur C du transistor bipolaire 50. Le collecteur C est également relié à la sortie QI du circuit de détection de courant. L'émetteur E du transistor 50 est relié à une anode d'une diode de détection 58, dont la cathode est l'entrée de détection du circuit de détection de courant, et est ainsi reliée à la borne de drain A du transistor MOS 26 dont le courant est à détecter. L'entrée de détection est référencée par rapport à la tension de sortie V-, au niveau du noeud 15. Lorsque la diode 30 est conductrice, le noeud A est à une chute de tension de diode plus basse que la tension V- du noeud 15. Cela, à son tour, oblige l'émetteur E du transistor 50 à être à la tension V-. La base B est encore à une chute de tension de diode au-dessus de la tension V-, à cause de la diode de polarisation 52, et ainsi le transistor bipolaire 50 devient passant. Cela amène le signal de sortie IDETR du circuit de détection de courant 42 au niveau bas. Donc, un signal de sortie de niveau bas IDET-R, en provenance du circuit de détection de courant 42, indique un courant s'écoulant dans la diode parasite drain-substrat 30 du transistor MOSFET associé. Une fois que le signal de sortie de niveau bas IDETR a été reçu par l'entrée /R du circuit de mémorisation RS 44, un signal de grille de niveau haut VG2 est produit comme précédemment décrit. Le transistor MOSFET 26 est rendu passant, la chute de tension à ses bornes est réduite, et le transistor bipolaire 50 est de nouveau rendu bloquant. Le signal de sortie IDETR du circuit de détection de courant 42 revient à son état au niveau haut. Lorsque la diode 30 n'est pas conductrice, la tension au niveau du noeud A va devenir plus positive que la tension au noeud 15 moins une chute de tension de diode. Cela va obliger la tension au niveau de l'émetteur E du transistor 50 d'être plus positive que la tension V- du noeud 15. La tension entre la base B et l'émetteur E du transistor bipolaire 50 est alors plus petite qu'une tension directe de diode. Ce transistor est par conséquent non conducteur, et le signal de sortie IDETR est porté au niveau haut par la seconde résistance 56. En pratique, les diodes de détection et de polarisation 52, 58 peuvent être des transistors montés en diode. La figure 5 représente un graphique de cadencement des signaux utilisés et produits par le circuit de détection de courant 42. IF représente le courant s'écoulant à travers la diode parasite drain-substrat 30. VA représente la tension au niveau du noeud A, l'entrée du circuit de détection de courant 42. IDETR représente la tension de sortie du circuit de détection de courant 42. VG2 représente la tension de grille du transistor MOSFET 24. VG1 représente la tension de grille du transistor MOSFET 26. Les signaux de cadencement représentés commencent au début d'un demicycle négatif de la tension aux bornes de l'enroulement secondaire Ls. Les tensions de grille des transistors MOSFET sont retenues par le circuit de mémorisation RS 44 dans les états établis pour le demi-cycle (positif) précédent. Le transistor MOSFET 24 est rendu passant (VG2 est au niveau haut), et le transistor MOSFET 26 est à l'état bloquant (VG1 est au niveau bas). Les sorties Q, /Q du circuit de mémorisation RS 44 sont respectivement au niveau haut et au niveau bas; les sorties IDETR, IDETS des circuits de détection de courant 42, 40 sont toutes les deux au niveau haut. Une tension directe est appliquée aux bornes de la diode parasite drainsubstrat 30 par l'inductance monté en série 18. Elle commence à être conductrice, comme le montre IF. Cela provoque une chute de tension directe de diode d'environ 0,7 V aux bornes de cette diode 30, indépendamment de l'amplitude du courant s'écoulant à travers elle (pourvu qu'un certain courant minimal soit en train de s'écouler). Cela est représenté, en ce qui concerne la tension V- du noeud 15, par VA. Lorsque le courant direct IF à travers la diode 30, est très petit, la tension VA n'atteint pas sa pleine valeur d'environ 0,7 V. Cela résulte de la considération des caractéristiques classiques de diode. Comme précédemment décrit, le développement de cette chute de tension directe de diode conduit à une sortie IDETR de niveau bas en provenance du circuit de détection de courant associé 42. Cette sortie de niveau bas vers l'entrée /R du circuit de mémorisation RS 44 l'oblige à changer d'état, et l'oblige à fournir une sortie de niveau bas Q et une sortie de niveau haut /Q. La porte NOR 48 change d'état à cause d'un signal de niveau haut /Q en train d'être appliqué. Son signal de sortie VG2 passe au niveau bas après le temps de propagation de la porte NOR 48, rendant le transistor MOSFET 24 bloquant. Ce signal de niveau bas VG2 est appliqué à une entrée de la porte NOR 46. En même temps que le signal de niveau bas Q, cela oblige sa sortie VG1 à passer au niveau haut, après un temps supplémentaire de propagation de porte NOR, rendant le transistor MOSFET 26 passant. Comme ce transistor 26 est rendu très conducteur, la tension VA à ses bornes devient très basse. La diode cesse de conduire, comme tout le courant s'écoule maintenant à travers le canal du transistor. Cela est représenté par IF. Cela oblige la sortie IDETR du circuit de détection de courant 42 à revenir à son état au niveau haut. Comme les deux entrées /R et /S du circuit de mémorisation RS 44 sont maintenant au niveau haut, le circuit de mémorisation RS 44 ne change pas d'état à cette transition. Le transistor MOSFET 26 reste conducteur pour le reste du demi-cycle, et jusqu'à ce que le demi-cycle suivant ait commencé. Le courant qui s'écoule ensuite à travers la diode parasite 28 oblige le détecteur de courant 40 à produire un signal de sortie de niveau bas IDET-S vers /S, et provoque le changement d'état du circuit de mémorisation RS 44. De façon similaire à celle précédemment décrite, cela oblige le signal VG1 à passer au niveau bas, après le retard infligé par la porte NOR 46, et cela oblige le signal VG2 à passer au niveau haut après un retard supplémentaire infligé par la porte NOR 48. Par conséquent, les objectifs principaux de l'invention sont atteints. Cependant, des problèmes peuvent survenir lorsque ce circuit est mis en oeuvre avec un courant de drain très faible, par exemple lorsque la charge externe RL est retirée, ou si elle a une impédance très élevée. Un courant très faible va ensuite s'écouler à travers les diodes 28, 30. La chute de tension aux bornes de ces diodes, lorsqu'elles conduisent un courant faible de ce type, n'est pas suffisante pour activer les circuits de détection de courant 40, 42. Un des transistors MOSFET, c'est-à-dire 26, est conservé à l'état passant par une tension élevée VG2 sur sa grille. Si un demi-cycle positif commence maintenant, un courant commence à s'écouler à travers la diode parasite drain- substrat 28, qui est maintenant polarisée dans le sens direct. Le courant est insuffisant pour être détecté par le circuit de détection de courant 40. Aucun signal IDETS n'est produit, et le signal de grille de niveau haut VG2 reste, gardant le transistor MOSFET 26 conducteur. Le condensateur 20 se décharge ensuite à travers l'inductance monté en série 18 et le transistor MOSFET 26. Cela oblige la tension de sortie à chuter, puisque l'enroulement secondaire LS est ainsi efficacement court-circuité par le transistor MOSFET 26 et la diode 28. Cela endommagerait le transistor MOSFET 24 et le transformateur 10. Pour éviter ces problèmes, un circuit de contrôle de charge faible est prévu, comme le montre la figure 6. Une porte NON-ET 60 reçoit en tant qu'entrées les deux signaux de sortie IDETR, IDETS des circuits de détection de courant 42, 40. Sa sortie est reliée à une borne de commande d'un commutateur commandé 62, relié en parallèle à un condensateur 64, entre la tension de sortie négative V- et un noeud de signal 67. Une source à courant constant 66 est reliée entre le noeud de signal 67 et la tension d'alimentation Vcc. Un comparateur de tension 68 reçoit une tension de référence VREF sur une entrée négative, et reçoit la tension de noeud de signal 67 sur une entrée positive. Une sortie du comparateur 68 est reliée à des troisièmes bornes d'entrée des portes NOR 46, 48, précédemment décrites en se référant à la figure 3. En fonctionnement normal, un des signaux IDETR, IDETS est au niveau bas à chaque demi-cycle de Vin. Si les deux signaux IDETR, IDETS sont au niveau haut, la sortie de la porte NON-ET 60 est au niveau bas, le commutateur 62 est ouvert, et le condensateur 64 est chargé par la source à courant constant 66. Tous les demi-cycles, pendant le fonctionnement normal, la sortie de la porte NON-ET 60 se porte au niveau haut, fermant ainsi le commutateur 62 et déchargeant le condensateur 64. Le courant fourni par la source à courant constant 66 et la taille du condensateur 64 sont choisis de façon que la tension du noeud de signal 67 ne dépasse jamais la tension de référence VREF pendant le fonctionnement normal, c'est-à-dire au cours d'une période. La sortie du comparateur de tension 68 reste donc au niveau bas, et les portes NOR 46, 48 fonctionnent comme précédemment décrit. Pendant une période de fonctionnement à courant très faible, les circuitsde détection de courant 40, 42 ne produisent pas d'impulsions de niveau bas sur leurs signaux de sortie IDETS, IDETR. Le condensateur 64 n'est pas déchargé par le commutateur commandé 62, puisque la porte NON-ET 60 ne produit pas d'impulsions de niveau haut vers la borne de commande du commutateur commandé 62. La tension du noeud de signal 67 s'élève jusqu'à ce qu'elle dépasse VREF. La sortie du comparateur de tension 68 passe au niveau haut, et les portes NOR 46, 48 sont toutes les deux forcées dans un état de sortie de niveau bas. Cela signifie que les deux signaux de grille VG1, VG2 sont maintenus au niveau bas. Aucune conduction supplémentaire à travers les transistors MOSFET n'est possible. L'alimentation à découpage continue à fonctionner, par conduction à travers les diodes parasites drain-substrat 28, 30 respectivement pendant les demi-cycles positifs et négatifs. La puissance est dissipée dans les diodes parasites drain-substrat à cause de leur chute de tension d'environ 0,7 V chacune. Comme le courant s'écoulant est faible, cette puissance dissipée est tolérable. Dans ces conditions, l'alimentation fonctionne de manière classique, sans possibilité de court circuit dans l'enroulement secondaire Ls. La figure 7 représente un circuit de contrôle de charge faible de ce type, incorporé dans l'alimentation à découpage. Le commutateur commandé 62 est représenté en tant que transistor MOSFET à canal N, mais pourrait également être un transistor bipolaire ou un autre dispositif à impédance commandée. La tension de référence VREF est obtenue à partir de la tension alimentation Vcc par des résistances 70, 72 reliées en série entre cette tension d'alimentation et la tension de sortie négative V-. L'invention propose ainsi un circuit pour la commande d'une alimentation à découpage qui dissipe peu de puissance, tout en utilisant un simple transformateur avec seulement deux enroulements. L'invention n'a pas besoin d'avoir un enroulement auxiliaire et ainsi cela permet d'éliminer tout bruit et temps de propagation vers les signaux qui peuvent être provoqués par cet enroulement auxiliaire. Bien qu'un seul mode de réalisation de l'invention ait été décrit à titre d'exemple, de nombreuses variantes seront évidentes aux hommes de l'art, sans s'écarter de l'invention. En particulier, les circuits de détection de courant peuvent être d'une quelconque conception appropriée. Des transistors à canal P peuvent remplacer les transistors à canal N en tant qu'éléments redresseurs, avec des modifications appropriées à la production du signal de grille. Le circuit peut trouver de nombreuses applications autres que celle d'une alimentation à découpage, dans toute application qui nécessite un redressement de tension basse, à courant élevé, d'une tension alternative. Bien que l'invention ait été particulièrement montrée et décrite en se référant à un mode de réalisation préféré de celle-ci, il sera compris aisément par les personnes expérimentées dans cette technique que des modifications dans la forme et dans des détails peuvent être effectuées sans sortir de l'esprit ni du domaine de l'invention. R EV E N D I C A T I ON S 1. Circuit d'alimentation à découpage comprenant un circuit de commande pour des transistors MOSFET (24, 26) utilisés en tant que redresseurs dans une configuration directe pour redresser une tension alternative (Vin), dans lequel chaque transistor MOSFET est piloté par une tension de commande (VG1, VG2) appliquée à une borne de grille, caractérisé en ce qu'il comprend un circuit de détection de courant pour fournir des tensions de commande (VG1, VG2) en réponse à des courants s'écoulant à travers le canal d'au moins un des transistors MOSFET. 2. Circuit d'alimentation selon la revendication 1, caractérisé en ce qu'un circuit de détection de courant (40, 42), pour mesurer un courant à travers un transistor, est relié en parallèle à chaque transistor MOSFET respectif. 3. Circuit d'alimentation selon la revendication 2, dans lequel le circuit de détection de courant comprend un transistor (50) dont l'émetteur (E) est relié à une anode d'une première diode (58); dont la base (B) est reliée à une anode d'une seconde diode (52), la cathode de la première diode étant reliée à une première borne d'un transistor MOSFET, la cathode de la seconde diode étant reliée à une seconde borne du transistor MOSFET, ledit transistor et lesdites diodes agissant pour détecter quand la tension source-drain du transistor MOSFET atteint une tension de seuil de diode. 4. Circuit d'alimentation selon l'une quelconque des revendications 1 à 3, caractérisé en ce qu'il comprend un transformateur possédant un enroulement primaire (Lp) et un enroulement secondaire (Ls), l'enroulement secondaire ayant deux bornes, chacune étant respectivement reliée à une borne de drain des premier et second moyens de redressement (24, 26), les bornes de source desdits moyens de redressement étant reliée ensemble au niveau d'un noeud de référence (15); une inductance monté en série (18), possédant des première et seconde bornes, a sa première borne reliée à ladite première borne dudit enroulement secondaire, et sa seconde borne reliée à une première borne d'un condensateur (20), le condensateur (20) ayant une seconde borne reliée audit noeud de référence et fournissant une tension de sortie sur les deux bornes du condensateur, dans lequel les moyens de redressement sont des transistors MOSFET canal N, commandés chacun par une tension de commande appliquée à une borne de grille. 5. Circuit d'alimentation selon l'une quelconque des revendications 1 à 4, comprenant un circuit (40) pour produire un signal vers la grille du second transistor MOSFET, rendant son canal non conducteur puis un signal de grill rendant le canal du premier transistor MOSFET conducteur quand la tension inverse aux bornes du canal du premier transistor MOSFET atteint la valeur d'une tension directe de diode. 6. Circuit d'alimentation selon la revendication 4, qui applique des premier et second signaux aux grilles des premier et second transistors MOSFET, incluant des circuits pour garantir qu'un seul transistor MOSFET reçoit un signal rendant son canal conducteur à un quelconque instant particulier. 7. Circuit d'alimentation selon la revendication 2, comprenant, de plus, un circuit de contrôle de charge faible qui désactive la production de tensions de commande (VG1, VG2) vers les bornes de grille quand un certain temps s'est écoulé sans qu'un quelconque des circuits de détection de courant n'indique qu'un courant s'écoule à travers l'un ou l'autre des transistors (24, 26). 8. Circuit d'alimentation selon la revendication 7, dans lequel le circuit de contrôle de charge faible comprend un sous-circuit (64) qui se porte à un premier niveau pendant chaque cycle de la tension alternative (Vin) normale, et qui se porte à un deuxième niveau au bout du certain temps pendant lequel l'amplitude de la tension alternative est faible. 9. Circuit d'alimentation selon la revendication 8, dans lequel le sous-circuit comprend un condensateur (64), une source de courant (66) et un élément à impédance commandée (62),le sous-circuit se portant à un des niveaux en plaçant l'élément à impédance commandée (62) en parallèle avec le condensateur (64) dans un état de faible impédance.