Brevet FR2724280A1 — publié le 19960308

"PROCèDE ET DISPOSITIF DE TRANSCODAGE D'UNE SEQUENCE DE SIGNAUX NUMERIQUES n Description La présente invention concerne un procédé de transcodage de signaux numériques représentatifs d'une suite d'images, et des variantes de ce procédé. Elle concerne également un dispositif de transcodage pour la mise en oeuvre de ce procédé ou de ses variantes. On appelle ici transcodage l'opération qui consiste en la conversion d'un flot de données ayant un débit déterminé en un autre flot de données de débit différent. L'invention est utilisable notamment pour le transcodage de flots de données conformes à la norme MPEG (MPEG, pour "Moving Picture Expert Group", désigne un groupe d'experts de l'organisation de normalisation internationale ISO qui s'est constitué en 1990 et qui est à l'origine de cette norme, adoptée pour la transmission et/ou le stockage d'images animées et publiée depuis par l'ISO dans de nombreux documents). Le document USP-5294974 rappelle la structure classique d'un codeur compatible avec cette norme MPEG, et un exemple d'une telle structure est repris sur la présente figure 2, tandis que la figure 1 montre un exemple de décodeur classique de type MPEG. La figure 3, elle, résulte de l'association en cascade de ces décodeur et codeur pour constituer un transcodeur. Le décodeur représenté sur la figure 1 comprend une voie de décodage 12, composée elle-même, en cascade, d'un circuit 1 de décodage à longueur variable, d'un circuit de quantification inverse 2 (notés respectivement VLD et IQ pour faciliter la lecture de la figure), et d'un circuit de transformation orthogonale inverse (dans toute la suite de la description, ledit circuit de transformation orthogonale inverse sera par exemple un circuit de transformation cosinus discrète inverse 3, noté IDCT, mais ce choix n'est pas limitatif).Le décodeur comprend également, en cascade avec cette voie, un étage 4 de compensation de mouvement, comprenant lui-même en série une mémoire d'image 41 recevant les signaux de sortie du décodeur, un circuit 42 de compensation de mouvement à partir des signaux de sortie de cette mémoire 41 et des vecteurs de mouvement V reçus par le décodeur en même temps que les signaux codés (et qui avaient été transmis et/ou stockés), et un additionneur 43 des signaux de sortie du circuit 3 de transformation cosinus discrète inverse et dudit circuit 42, la sortie de cet additionneur constituant à la fois la sortie du décodeur et l'entrée de la mémoire 41. Pour la même raison que précédemment, la mémoire 41 et le circuit 42 sont notés respectivement MEM et COMP sur la figure 1. Le codeur représenté sur la figure 2 comprend une voie 13 dite de codage et décodage et une voie de prédiction 10. La voie de codage et décodage comprend en cascade un circuit de transformation orthogonale (comme précédemment, celui-ci sera par exemple, dans toute la suite de la description, un circuit de transformation cosinus discrète 5), un circuit de quantification 6 et un circuit de codage à longueur variable 7 (notés respectivement DCT, Q, et VLC), puis, en sortie du circuit 6 et en série, un circuit de quantification inverse 8 et un circuit de transformation orthogonale inverse, ici un circuit 9 de transformation cosinus discrète inverse (notés respectivement IQ et IDCT). Dans la suite de la description, la sortie du circuit 7 est appelée sortie de codage, et constituera la sortie du transcodeur, tandis que la sortie du circuit 9 est appelée sortie de prédiction, et constitue l'entrée de la voie de prédiction. La voie de prédiction consiste en un sous-ensemble comprenant en série un additionneur 101, pour la reconstruction des blocs (les signaux vidéo d'origine, correspondant à une séquence d'images animées, ont été ici subdivisés en blocs de même taille comprenant chacun m x n points d'image), une mémoire d'image 102, un circuit 103 de compensation de mouvement à partir de vecteurs de mouvement préalablement estimés (la mémoire 102 et le circuit 103 sont notés respectivement MEM et COMP), et un soustracteur 11 recevant sur son entrée positive les signaux d'entrée du codeur et sur son entrée négative les signaux de sortie du circuit 103, afin de ne coder que la différence entre eux.L'additionneur 101 reçoit cette sortie du circuit 103 et la sortie de prédiction de la voie de codage et décodage. Sur la figure 3, qui représente un transcodeur rassemblant ces décodeur et codeur, on peut, pour toute la suite de la description, simplifier la représentation en remplaçant les circuits 1, 2, 3 du décodeur (VLD, IQ, IDCT) par l'élément qui leur est équivalent, la voie 12, et qui est noté DECOD. De même, dans le codeur, les circuits 5, 6, 7, 8, 9 sont, pour la simplification de la figure, remplacés par l'élément qui leur est rigoureusement équivalent, la voie 13, et qui est noté CODEC, les sorties des circuits 7 et 9 étant, on l'a vu, respectivement appelées sortie de codage et sortie de prédiction. La structure de transcodage ainsi constituée bénéficie d'une certaine réduction de complexité par rapport à l'association pure et simple d'un décodeur complet et d'un codeur complet. En effet, le décodeur utilise par exemple des vecteurs de mouvement qui peuvent être réutilisés dans le codeur qui le suit, ce qui permet (si la structure en groupes d'images selon la norme MPEG est la même pour le flot de données entrant dans le transcodeur et pour le flot de données qui en sort) de supprimer le circuit d'estimation de mouvement normalement prévu dans le codeur. De même, dans le cas de la norme MPEG, le codage des images peut être réalisé selon divers modes : là encore le codeur peut par exemple réutiliser telle quelle la décision, utilisée dans le décodeur précédent, relative au choix d'un codage image ou d'un codage trame.Il est également connu qu'à l'intérieur d'un groupe d'images l'ordre dans lequel les images sont fournies au codeur est modifié pour permettre la prédiction des images dites de type B (qui sont des images prédites par compensation de mouvement bidirectionnelle à partir d'une image antérieure et d'une image postérieure). Ces images de type B sont retardées de deux images, et cet ordre modifié est utilisé pour la transmission, l'ordre initial n'étant restitué qu'en sortie du décodeur. Dans le cas d'une structure de transcodage où un codeur suit un décodeur, il est plus simple de ne pas prévoir cette restitution d'ordre initial, puisqu'une nouvelle modification de l'ordre des images devrait être prévue dans le codeur. Il est indéniable, cependant, que, quelles que soient ces simplifications. le coût du transcodeur ainsi constitué dépend notablement d'autres composants, et plus particulièrement des mémoires d'images. Un premier but de l'invention est de proposer un procédé de transcodage comparable à celui dont une mise en oeuvre vient d'être décrite, mais plus simple. A cet effet, l'invention concerne un procédé de transcodage de signaux numériques représentatifs d'une suite d'images, comprenant en série (A) une étape de décodage des signaux numériques associés à chaque image courante, comprenant en série une sousétape de décodage à longueur variable, une sous-étape de quantification inverse, et une sous-étape de transformation orthogonale inverse (B) une étape de codage, comprenant en série une sous-étape de transformation orthogonale et une sous-étape de quantification suivie en parallèle d'une part d'une sous-étape de codage à longueur variable et d'autre part, en série, d'une sous-étape de quantification inverse et d'une sous-étape de transformation orthogonale inverse (C) entre lesdites étapes de décodage et de codage, une étape de prédiction comprenant en série (a) une sous-étape de calcul de la différence entre les signaux avant quantification et après quantification inverse (b) une sous-étape de mémorisation desdits signaux (c) une sous-étape de compensation de mouvement entre l'image courante et une image précédant celle-ci (d) une sous-étape de soustraction des signaux compensés des signaux décodés à coder. Un tel procédé permet de supprimer une étape de mémorisation, toujours coûteuse. En outre, dans une variante de réalisation conduisant à une nouvelle réduction de complexité, l'invention concerne aussi un procédé de transcodage de signaux numériques représentatifs d'une suite d'images, comprenant en série (A) une étape de décodage des signaux numériques associés à chaque image courante, comprenant en série une sousétape de décodage à longueur variable et une sous-étape de quantification inverse (B) une étape de codage, comprenant une sous-étape de quantification suivie en parallèle d'une part d'une sousétape de codage à longueur variable et d'autre part d'une sousétape de quantification inverse (C) entre lesdites étapes de décodage et de codage, une étape de prédiction comprenant en série (a) une sous-étape de calcul de la différence entre les signaux avant quantification et après quantification inverse (b) une sous-étape de conversion du domaine fréquentiel dans le domaine spatial, par transformation orthogonale inverse (c) une sous-étape de mémorisation desdits signaux (d) une sous-étape de compensation de mouvement entre l'image courante et une image précédant celle-ci (e) une sous-étape de conversion inverse du domaine spatial dans le domaine fréquentiel, par transformation orthogonale. (f) une sous-étape de soustraction des signaux compensés des signaux décodés à coder. Par ailleurs, dans le cas d'une distribution d'images effectuée selon deux niveaux de qualité d'images, ce procédé peut alors être caractérisé en ce qu'il comprend également, entre la sous-étape de calcul de différence entre les signaux avant quantification et après quantification inverse et la sous-étape de conversion du domaine fréquentiel dans le domaine temporel, une étape supplémentaire de codage comprenant une deuxième sous-étape de quantification suivie en parallèle d'une part d'une deuxième sous-étape de codage à longueur variable et d'autre part, en série, d'une deuxième sous-étape de quantification inverse et d'une deuxième sousétape de calcul de différence, entre les signaux avant deuxième quantification et après deuxième quantification inverse. Un autre but de l'invention est de proposer une mise en oeuvre de tels procédés de transcodage, pour disposer de structures de transcodage simples et économiques par rapport aux réalisations classiques résultant de la mise en cascade d'un décodeur et d'un codeur. A cet effet l'invention concerne tout d'abord un dispositif de transcodage de signaux numériques représentatifs d'une suite d'images, comprenant en cascade (A) un sous-ensemble décodeur, comprenant lui-même une voie de décodage des signaux d'entrée du dispositif associés à chaque image courante, composée elle-même, en cascade, d'un circuit de décodage à longueur variable, d'un premier circuit de quantification inverse et d'un premier circuit de transformation orthogonale inverse (B) un sous-ensemble codeur, comprenant lui-même une voie de codage et décodage, composée elle-meme, en cascade, d'un circuit de transformation orthogonale, d'un circuit de quantification et d'un circuit de codage à longueur variable dont la sortie est dite sortie de codage, puis, en sortie dudit circuit de quantification et en cascade, un deuxième circuit de quantification inverse et un deuxième circuit de transformation orthogonale inverse dont la sortie est dite sortie de prédiction caractérisé en ce qu'il comprend également (C) entre la sortie de la voie de décodage dudit sous-ensemble décodeur et l'entrée de la voie de codage et décodage dudit sous-ensemble codeur, un sous-ensemble de prédiction, comprenant (a) un premier soustracteur, dont l'entrée positive est reliée à la sortie dudit sous-ensemble décodeur et dont la sortie est reliée à l'entrée dudit sous-ensemble codeur, et un deuxième soustracteur, dont l'entrée positive est reliée à la sortie de prédiction dudit sous-ensemble codeur et dont l'entrée négative est reliée à la sortie dudit premier soustracteur (b) en série entre la sortie dudit deuxième soustracteur et l'entrée négative dudit premier soustracteur, une mémoire d'image et un circuit de compensation de mouvement à partir de vecteurs de mouvement représentatifs du mouvement de blocs d'image par rapport à un bloc correspondant respectif d'une image précédant 1' image courante. L'invention concerne aussi, dans une variante bénéficiant d'une nouvelle réduction de complexité, un dispositif de transcodage de signaux numériques représentatifs d'une suite d'images, comprenant essentiellement, en cascade (A) un sous-ensemble décodeur, comprenant lui-même une voie de décodage des signaux d'entrée du dispositif associés à chaque image courante, composée elle-même, en cascade, d'un circuit de décodage à longueur variable et d'un premier circuit de quantification inverse (B) un sous-ensemble codeur, comprenant lui-même une voie de codage et décodage, composée elle-meme d'un circuit de quantification suivi d'un circuit de codage à longueur variable dont la sortie est dite sortie de codage, puis, en sortie dudit circuit de quantification, d'un deuxième circuit de quantification inverse dont la sortie est dite sortie de prédiction caractérisé en ce qu'il comprend également (C) entre la sortie de la voie de décodage dudit sous-ensemble décodeur et l'entrée de la voie de codage et décodage dudit sous-ensemble codeur, un sous-ensemble de prédiction, comprenant lui-même (a) un troisième soustracteur, dont l'entrée positive est reliée à la sortie dudit sous-ensemble décodeur et dont la sortie est reliée à l'entrée dudit sous-ensemble codeur, et un quatrième soustracteur, dont l'entrée positive est reliée à la sortie de prédiction dudit sous-ensemble codeur et dont l'entrée négative est reliée à la sortie dudit troisième soustracteur (b) en série entre la sortie dudit quatrième soustracteur et l'entrée négative dudit troisième soustracteur, un circuit de transformation orthogonale inverse, une mémoire d'image, un circuit de compensation de mouvement à partir de vecteurs de mouvement représentatifs du mouvement de blocs d'image par rapport à un bloc correspondant respectif d'une image précédant l'image courante, et un circuit de transformation orthogonale. Dans le cas de la distribution selon deux niveaux de qualité d'image, ce dispositif peut alors être caractérisé en ce que ledit sous-ensemble de prédiction comprend également, entre la sortie du quatrième soustracteur et l'entrée du circuit de transformation orthogonale inverse, au moins une deuxième voie de codage et décodage comprenant un deuxième circuit de quantification suivi d'un deuxième circuit de codage, puis, en sortie dudit deuxième circuit de quantification, un troisième circuit de quantification inverse suivi d'un cinquième soustracteur dont la sortie est reliée à l'entrée dudit circuit de transformation orthogonale inverse, dont l'entrée positive est reliée à la sortie dudit troisième circuit de quantification inverse, et dont l'entrée négative est reliée à la sortie du quatrième soustracteur. Les particularités de l'invention apparaitront maintenant de façon plus détaillée dans la description qui suit, donnée en référence aux dessins annexés dans lesquels - les figures 1 et 2 montrent des exemples classiques de décodeur et de codeur compatibles avec la norme MPEG - la figure 3 montre la structure classique d'un dispositif de transcodage résultant de la simple mise en cascade d'un tel décodeur et d'un tel codeur - la figure 4 montre un premier exemple de réalisation d'un dispositif de transcodage conforme à l'invention - les figures 5 à 7 représentent des structures de transcodeur équivalentes à celle de la figure 4 - la figure 8 montre un deuxième exemple de réalisation d'un dispositif de transcodage conforme à l'invention - la figure 9 montre un exemple de codeur classique à deux niveaux de qualité d'image, et la figure 10 montre, dans le cas de ce type d'application, un troisième exemple de réalisation de dispositif de transcodage permettant de convertir un flot de données entrant en deux flots de données sortants, selon deux niveaux de qualité d'image. Ces trois exemples de réalisation seront tout d'abord décrits. Il faut noter cependant qu'ils ne sont qu'une mise en oeuvre particulière de l'invention et que d'autres réalisations, incluant notamment un microprocesseur qui assure l'exécution de séries d'instructions correspondant aux fonctions de certains ou de la totalité des circuits prévus dans lesdits exemples de réalisation, sont possibles. La description de ces exemples sera donc suivie de celle des étapes du processus de transcodage qui, à travers ces exemples, est mis en oeuvre d'une manière générale dans le cadre de 1' invention. En ce qui concerne le premier exemple de réalisation, le dispositif de transcodage représenté sur la figure 4 comprend d'une part, comme dans le cas de la figure 3, la voie de décodage 12, qui, avec l'appellation DECOD sur cette figure 3, correspond aux circuits 1, 2, 3 en série, et la voie de codage et décodage 13, qui, avec l'appellation CODEC, correspond aux circuits 5 à 9.Selon l'invention ce dispositif comprend d'autre part, entre ces voies 12 et 13 inchangées, un sous-ensemble de prédiction 140, qui comprend lui-même les éléments suivants - d'une part un premier soustracteur 45, dont l'entrée positive est reliée à la sortie de la voie 12 (c'està-dire à la sortie du circuit 3 de transformation cosinus discrète inverse) et dont la sortie est reliée à l'entrée de la voie 13 (c'est-à-dire à l'entrée du circuit 5 de transformation cosinus discrète), et un deuxième soustracteur 114, dont l'entrée positive est reliée à la sortie de prédiction de la voie 13 (c'est-à-dire à la sortie du circuit 9 de transformation cosinus discrète inverse) et dont l'entrée négative est reliée à la sortie du premier soustracteur - d'autre part, entre la sortie du deuxième soustracteur 114 et l'entrée négative du premier soustracteur 45, une mémoire d'image 41 et un circuit de compensation de mouvement 42, prévus en série. La comparaison de la structure ainsi définie avec celle représentée sur la figure 3 montre immédiatement la réduction de complexité à laquelle on parvient dans le cas de la présente invention : par rapport à la figure 3, on a en effet économisé une mémoire d'image et un circuit de compensation de mouvement (et remplacé un des deux additionneurs par un soustracteur). Il reste à vérifier que le dispositif de transcodage ainsi simplifié joue cependant un rôle identique à celui, de complexité plus grande, représenté sur la figure 3. A cet effet, il est utile de définir les signaux présents en différents points du dispositif de cette figure 3 (et donc des décodeur et codeur des figures 1 et 2). Compte tenu du fait qu'au codage ne sont envoyés vers la voie de codage que des signaux de différence entre ces signaux d'origine et des signaux prédits, la voie de décodage 12 délivre elle aussi un signal de différence, qu'on appelle ici, pour exprimer sa nature, signal résidu R1(n), n désignant le numéro (ou rang) de 1' image concernée dans la séquence d'images. A partir de ce signal résidu R1(n), une image décodée correspondante I1(n) est reconstruite, par addition à R1 (n) de l'image précédente (compensée en mouvement) disponible en sortie du circuit de compensation de mouvement 42. Dans le codeur qui suit et qui reçoit les signaux I1(n), ce sont à nouveau des signaux de différence qui vont être codés : ces signaux sont obtenus en soustrayant de I1 (n) l'image prédite disponible en sortie du circuit de compensation de mouvement 103 de la voie de prédiction de ce codeur. Chaque signal résidu résultant de cette soustraction à partir de I1 (n) est appelé R2(n), n indiquant toujours le numéro de l'image d'origine concernée et l'indice 2 indiquant que c'est le deuxième signal résidu que l'on est amené à définir ici, et c'est ce signal R2(n) qui est soumis au codage. Dans ce même codeur, les circuits 8 et 9 exécutent un décodage, nécessaire pour parvenir dans la voie de prédiction au calcul de R2 (n) par soustraction. L'opération de prédiction par compensation de mouvement est notée S(I2(n-1),V) où I2(n-1) désigne l'image précédemment décodée (obtenue en sortie de l'additionneur 101 et stockée dans la mémoire 102) et V désigne le vecteur de mouvement préalablement déterminé qui permet justement d'opérer la compensation de mouvement, ici par rapport à l'image précédente (cette opération S(.) est simplement, de façon classique, la recherche du bloc présentant dans l'image précédente la meilleure corrélation avec un bloc de l'image courante. I1 faut préciser, par ailleurs, que, dans le codeur, les opérations de transformation cosinus discrète, de quantification, de quantification inverse et de transformation cosinus discrète inverse ne sont pas des opérations tout à fait réversibles : elles introduisent globalement, entre le signal initial et le signal reconstitué après les opérations inverses, une erreur relativement faible dite erreur de codage et notée e2(n). De ce fait, le signal résidu noté R2(n) à l'entrée de la voie 13 (c'est-à-dire du circuit de transformation cosinus discrète 5), et destiné à subir après quantification le codage du circuit 7, ne reste pas identique à lui-même après les opérations exécutées dans les circuits 5 et 6 et les opérations inverses exécutées dans les circuits 8 et 9, mais devient un signal R2(n) + e2(n).En sortie de l'additionneur 101, l'image I2(n) avant prédiction n'est donc pas I2(n) = I1(n), ce qui serait le cas sans ladite erreur de codage, mais I2(n) = Il(n) + e2(n). Cette erreur de codage e2(n) peut être calculée, comme le montre la figure 5, en prévoyant un soustracteur (on verra ci-après que ce soustracteur est le soustracteur 114) entre la sortie et l'entrée de la voie 13, sur lesquelles les signaux présents sont respectivement (R2(n) + e2(n)) et R2(n). Dès lors, connaissant e2(n) d'une part, et sachant d'autre part que le signal I1 (n) + e2(n) est présent en sortie de l'additionneur 101, il est possible de prévoir en sortie de cet additionneur un soustracteur 15 dont l'entrée positive reçoit ce signal I1 (n) + e2(n) et dont l'entrée négative reçoit la sortie du soustracteur 114, c'est-à-dire e2(n).La sortie du soustracteur 15 délivre alors Il(n), et la connexion d'entrée de la mémoire d'image 41 de l'étage 4 de compensation de mouvement peut alors, au lieu d'être reliée comme sur la figure 3 à la sortie de l'additionneur 43 portant le signal I1 (n) reconstruit par prédiction, être cette fois reliée, comme indiqué sur la figure 5, à la sortie de ce soustracteur 15 portant également le signal I1 (n) mais cette fois reconstitué par élimination de l'erreur de codage e2(n). La structure de la figure 5 est donc équivalente à celle de la figure 3, et peut lui être substituée. Une nouvelle substitution va alors pouvoir être opérée. La sortie du circuit 42 de compensation de mouvement peut être notée conventionnellement S(Il(n-l), V), expression dans laquelle I1(n-l) désigne l'image précédemment traitée et restituée lorsque l'image courante en sortie de l'additionneur 43 est I1 (n) (ce qui est le cas représenté sur les figures), V désigne le vecteur de mouvement, et S désigne l'opérateur de décalage (Shift, en anglais) qui permet, à partir de I1(n-l), d'obtenir par corrélation l'image prédite, ou compensée en mouvement. I1 est manifeste qu'une telle opération de compensation de mouvement, qui consiste en la recherche, dans l'image (ou une image) précédente, d'un bloc offrant la meilleure corrélation avec le bloc courant de l'image courante et en un décalage correspondant au vecteur de mouvement reliant ces blocs, est linéaire.De ce fait, on peut écrire, dans la voie de prédiction dont, on l'a vu, le signal d'entrée est, en raison de l'erreur de codage, le signal I2(n) = Il(n) + les expressions suivantes S(I2(n), V) = S((Il(n) + e2(n)), V) (1) ou bien, pour l'image précédente S(I2(n-1), V) = S((I1(n-1) + e2(n-1)), V) (2) ou encore, en utilisant la propriété de linéarité S((I1(n-l) + e2(n-1)), V) = S(I1(n-1), V) + S(e2(n-1), V) (3) Or, dans cette expression (3), le terme S(I1(n-1), V) constitue, dans le cas où l'image courante reconstituée en sortie de l'additionneur 43 est I1(n), le signal présent sur l'entrée compensée de cet additionneur (c'est-à-dire sur la sortie du circuit 42 de compensation de mouvement de l'étage 4).Ce signal de sortie de la mémoire 42 s'écrit donc, à partir de l'expression (2) et en utilisant la propriété de linéarité comme pour l'expression (3) S(I1(n-l), V) = S(I2(n-1), V) - S(e2(n-1), V) (4) Or le terme S(I2(n-1), V) est connu, puisqu'il s'agit du signal de sortie du circuit de compensation de mouvement 103 lorsque le signal d'entrée de la mémoire d'image 102 est I2(n-1). Le terme S(e2(n-1), V) peut être obtenu à partir d'un point du transcodeur où est disponible l'erreur de codage (ce point existe, on l'a vu, puisque ladite erreur de codage est disponible en sortie du soustracteur 114) et en prévoyant alors, à la suite de ce point, une nouvelle voie de prédiction comprenant en série une mémoire d'image (pour stocker les signaux de type e2(n-1)) et un circuit de compensation de mouvement (pour effectuer l'opération S(e2(n-1), V)).On va voir, en référence à la figure 6 décrite ci-dessous, que cette voie de prédiction, en fait, existe déjà. La nouvelle structure obtenue de cette façon est représentée sur la figure 6 qui est déduite de la figure 5 en supprimant le soustracteur 15 et la connexion qui était envoyée de la sortie de l'additionneur 101 vers l'entrée positive de ce soustracteur et en introduisant, en sortie de la mémoire 41 et du circuit 42, un soustracteur 44. Ce nouveau soustracteur 44 reçoit sur son entrée positive la sortie S(I2(n-1), V) du circuit 103 de compensation de mouvement (une connexion supplémentaire, par rapport à la figure 5, est créée à cet effet) et, sur son entrée négative, la sortie S(e2(n-1), V) de la nouvelle voie de prédiction mentionnée ci-dessus, qui, de fait, est constituée en reprenant la mémoire d'image 41 et le circuit 42 de compensation de mouvement précédents et en reliant simplement l'entrée de la mémoire 41 à la sortie du soustracteur 114. On va montrer, maintenant, que de nouvelles simplifications de la structure de la figure 6, conduisant à la structure de la figure 7, peuvent être opérées. Sur cette figure 6, le signal R2(n) est obtenu conformément à l'expression (5) suivante R2(n) = I1(n) - S(I2(n-1), V) (5) ou encore R2(n) = R1(n) + S(11(n-1, V) - S(I2(n-1), V) (6) Mais on sait, d'après l'expression (4), que le signal S(I1(n-1), V), présent en sortie du soustracteur 44, est équivalent à et peut être remplacé par S(I2(n-1), V) S(e2(n-1), V), ce qui conduit, à partir de l'expression (6), à l'expression (7) simplifiée R2(n) = R1(n) - S(e2(n-1), V) (7) Cela signifie d'une part que le signal résidu R2(n) peut être calculé directement à partir du signal résidu R1(n), sans passer par une reconstitution intermédiaire d'image, ce qui permet, comme le montre la figure 7, de supprimer le soustracteur 11 de la figure 6 et la connexion qui venait vers son entrée négative.Cela signifie d'autre part que ce signal résidu R2(n) présent sur l'entrée de la voie 13 est désormais tout simplement obtenu en soustrayant du signal résidu R1 (n) la quantité S(e2(n-1), V), ce qui permet, comme le montre également la figure 7, de supprimer le soustracteur 44 de la figure 6 ainsi que la connexion qui venait vers son entrée positive, et d'envoyer directement l'ancienne entrée négative de ce soustracteur 44 maintenant supprimé non plus vers l'additionneur 43, également supprimé, mais vers l'entrée négative d'un nouveau soustracteur 45 se substituant à cet additionneur 43. Sur la figure 7, les autres éléments 13, 114, 41, 42, 101, 102, 103 restent, théoriquement, les mêmes. Cependant, il est clair, désormais, au vu de cette figure, que les éléments 101, 102, 103 ne sont plus utiles, puisque la boucle ainsi constituée n'envoie plus de signal où que ce soit. Ces éléments 101 à 103 peuvent donc être supprimés sans que le reste de la structure s'en trouve modifié en quoi que ce soit. Cette suppression conduit au dispositif selon l'invention, tel qu'il a été représenté (de façon complète, c'est-à-dire avec les voies 12 et 13 explicitement repésentées) sur la figure 4. La comparaison de la structure de la figure 4 avec celle représentée sur la figure 3 montre clairement la réduction de complexité à laquelle la solution technique proposée conduit. Par rapport à la figure 3, on a en effet pu supprimer une mémoire d'image et un circuit de compensation de mouvement. On peut noter, en complément, qu'on a remplacé un des deux additionneurs par un soustracteur. La présente invention n'est pas limitée à cet exemple de réalisation, à partir duquel on peut prévoir des variantes sans pour cela sortir du cadre de cette invention. La figure 8, en particulier, montre un deuxième exemple de réalisation d'un dispositif de transcodage conforme à l'invention. Par rapport à la figure 4, les différences sont les suivantes (1) la voie de décodage, désignée cette fois par la référence 212 (au lieu de la référence 12 sur la figure 4), ne comprend plus que le circuit 1 de décodage à longueur variable et le circuit de quantification inverse 2 (2) la voie de codage et décodage, désignée par la référence 213 (au lieu de la référence 13 sur la figure 4), ne comprend plus que le circuit de quantification 6, le circuit de codage à longueur variable 7, et le circuit de quantification inverse 8 (3) le sous-ensemble de prédiction, désigné par la référence 240 (au lieu de la référence 140 sur la figure 4), comprend maintenant (a) un soustracteur 245 entre la sortie de la voie 212 et l'entrée de la voie 213 (b) un soustracteur 214 en sortie de ce soustracteur 245 et de la voie 213 (c) en série entre la sortie du soustracteur 214 et l'entrée négative du soustracteur 245, une mémoire d'image 241 et un circuit de compensation de mouvement 242 (d) en plus de ces éléments 214, 241, 242, 245 tout à fait similaires aux éléments correspondants 114, 41, 42, 45 de la figure 4, un circuit 243 de transformation cosinus discrète inverse, prévu en série entre la sortie du soustracteur 214 et l'entrée de la mémoire 241, et un circuit 244 de transformation cosinus discrète, prévu en série entre la sortie du circuit de compensation de mouvement 242 et l'entrée négative du soustracteur 245. Avec cette structure de dispositif de transcodage, on reste en permanence dans le domaine fréquentiel, tout le long de la voie de décodage (circuits 1 et 2) ainsi que dans la voie de codage et décodage (circuits 6, 7 et 8). Pour compenser cette suppression des circuits 3 èt 5, et compte tenu du fait que les opérations de compensation de mouvement se déroulent, elles, dans le domaine spatial et non dans le domaine fréquentiel, il faut réintroduire dans le sous-ensemble d'interface les circuits de transformation 243 et 244 qui permettent respectivement de revenir dans le domaine spatial pour la compensation de mouvement grâce au circuit 242 puis à nouveau dans le domaine fréquentiel dès que cette compensation de mouvement a été réalisée.L'ensemble du dispositif de transcodage ainsi proposé ne contient plus qu'un circuit de transformation cosinus discrète inverse, au lieu de deux dans le cas de la réalisation de la figure 4, ce qui constitue une nouvelle réduction de complexité. Le troisième exemple de réalisation décrit et représenté correspond au cas d'une distribution d'images selon plusieurs (ici deux) niveaux de qualité d'image. On sait qu'un tel schéma de codage a été adopté dans le cadre de la norme MPEG-2 : la figure 9 montre un tel exemple de codeur à deux niveaux de qualité d'image.Ce codeur à deux couches comprend (1) d'une part les éléments 5, 6, 7, 8, 9, 11, 101, 102, 103 de la figure 2, pour délivrer un premier flot de données de type MPEG-2 de qualité dite standard (2) d'autre part des éléments supplémentaires qui permettent la mise en oeuvre d'une technique de raffinement de la quantification autorisant un codage de qualité dite améliorée et une prédiction plus précise, à savoir (a) un soustracteur 301, pour évaluer la différence entre les signaux avant la quantification et après la quantification inverse qui suit celle-ci (b) un deuxième circuit de quantification 302 suivi d'un deuxième circuit 303 de codage à longueur variable (c) en sortie du circuit 302 et en cascade, un deuxième circuit de quantification inverse 304 et un additionneur 305 recevant sur sa deuxième entrée la sortie du premier circuit de quantification inverse 8 et dont la sortie est envoyée vers l'entrée du circuit de transformation cosinus discrète inverse 9. Le décodeur correspondant à un tel codeur peut être soit un décodeur classique de qualité ordinaire, comprenant en série une mémoire, un décodeur à longueur variable, un circuit de quantification inverse, et un circuit de transformation cosinus discrète inverse, soit un décodeur de qualité améliorée avec deux branches en parallèle comprenant chacune une mémoire, un décodeur à longueur variable, et un circuit de quantification inverse. Un additionneur est ajouté entre les sorties de ces deux voies et l'entrée du circuit de transformation cosinus discrète inverse. La présente invention est compatible avec un schéma de codage à plusieurs niveaux. La figure 10 montre un troisième exemple de dispositif de transcodage, permettant de convertir un flot de données entrant en deux flots de données sortants selon deux niveaux de qualité d'image. Ce dispositif comprend (1) d'une part les mêmes éléments 212 et 213 que sur la figure 8, pour délivrer ledit premier flot de données correspondant à des images de qualité faible (2) d'autre part, un sous-ensemble de prédiction 440 comprenant (a) les mêmes éléments 214, 241, 242, 243, 244, 245 que sur la figure 8 (b) entre la sortie du soustracteur 214 et l'entrée du circuit de transformation cosinus discrète inverse 243, une voie 413 de codage et décodage supplémentaire comprenant, de façon similaire à la voie 213, un circuit de quantification 406 et un circuit de codage à longueur variable 407 (notés Q et VLC comme précédemment), puis, en sortie du circuit 406, un circuit de quantification inverse 408 (noté IQ), suivi d'un deuxième soustracteur 414. La sortie du circuit de codage 407 constitue la deuxième sortie du dispositif de transcodage, destinée à délivrer ledit deuxième flot de données correspondant à des images de qualité améliorée. Le soustracteur 414 reçoit sur son entrée positive la sortie du circuit de quantification inverse 408 et sur son entrée négative la sortie du soustracteur 214, et sa sortie est reliée à l'entrée du circuit de transformation cosinus discrète inverse 243. A travers les trois exemples de réalisation de dispositif de transcodage qui ont été précédemment décrits, le principe de l'invention se dégage clairement, à savoir économiser des étapes coûteuses d'un procédé de transcodage. On sait en effet qu'un procédé de transcodage comprend une étape de décodage comprenant au moins, en série, une sous-étape de décodage à longueur variable, une sous-étape de quantification inverse, et une sous-étape de transformation orthogonale inverse, des signaux numériques correspondant à chaque image courante, et une étape de codage comprenant au moins, en série, une sous-étape de transformation orthogonale et une sous-étape de quantification suivie, en parallèle, d'une part d'une sous-étape de codage à longueur variable et d'autre part, en série, d'une sous-étape de quantification inverse et d'une sous-étape de transformation orthogonale inverse. Le procédé selon l'invention consiste à limiter à une seule, dans le cas présent, au lieu de deux antérieurement, le nombre de sous-étapes de mémorisation de signaux en prévoyant, entre lesdites étapes de décodage et de codage, une étape de prédiction comprenant en série une sous-étape de calcul de la différence entre les signaux avant quantification et après quantification inverse, une sous-étape de mémorisation desdits signaux, une sous-étape de compensation de mouvement entre I' image courante et une image précédant celle-ci, et une sous-étape de soustraction des signaux compensés des signaux décodés à coder. La description précédente des divers exemples de réalisation avait explicité de façon détaillée l'avantage de ce procédé selon l'invention. En prévoyant une sous-étape supplémentaire de conversion du domaine fréquentiel dans le domaine spatial, par une transformation orthogonale inverse située entre ladite sous-étape de calcul de différence et la sous-étape de mémorisation, et une sous-étape supplémentaire de conversion du domaine spatial dans le domaine fréquentiel, par une transformation orthogonale située entre ladite sous-étape de compensation de mouvement et ladite sous-étape de soustraction, ce procédé s'avère encore plus avantageux en matière de réduction de complexité, puisqu'on peut alors, en contrepartie, supprimer la sous-étape de transformation orthogonale inverse de l'étape de décodage et les sous-étapes de transformation orthogonale respectivement directe et inverse de l'étape de codage. Enfin, comme on l'a montré précédemment, ce procédé est utilisable même dans le cas de la distribution d'images selon plusieurs niveaux de qualité (le plus souvent, selon deux niveaux de qualité). La qualité la plus faible correspond aux signaux disponibles après mise en oeuvre de la sous-étape de codage à longueur variable. Pour bénéficier d'au moins un niveau de qualité plus élevée, il faut prévoir au moins une étape de codage supplémentaire, et ainsi de suite. Cette étape, prévue entre la sous-étape de calcul de différence entre les signaux avant quantification et après quantification inverse et la sous-étape de conversion du domaine fréquentiel dans le domaine spatial, comprend comme précédemment une deuxième sousétape de quantification suivie en parallèle d'une part d'une deuxième sous-étape de codage à longueur variable et d'autre part, en série, d'une troisième sous-étape de quantification inverse et d'une deuxième sous-étape de calcul de différence, cette fois entre les signaux avant la deuxième quantification et après la troisième quantification inverse. D'autres niveaux de qualité supérieure peuvent être obtenus en répétant la mise en place de telles étapes de codage en cascade. REVENDICATIONS 1. Procédé de transcodage de signaux numériques représentatifs d'une suite d'images, comprenant en cascade (A) une étape de décodage des signaux numériques associés à chaque image courante, comprenant en cascade une sous-étape de décodage à longueur variable, une sous-étape de quantification inverse, et une sous-étape de transformation orthogonale inverse (B) une étape de codage, comprenant en cascade une sous-étape de transformation orthogonale et une sous-étape de quantification suivie en parallèle d'une part d'une sous-étape de codage à longueur variable et d'autre part, en cascade, d'une sous-étape de quantification inverse et d'une sous-étape de transformation orthogonale inverse caractérisé en ce qu'il comprend comprend également (C) entre lesdites étapes de décodage et de codage, une étape de prédiction comprenant en cascade (a) une sous-étape de calcul de la différence entre les signaux avant quantification et après quantification inverse (b) une sous-étape de mémorisation desdits signaux (c) une sous-étape de compensation de mouvement entre l'image courante et une image précédant celle-ci (d) une sous-étape de soustraction des signaux compensés des signaux décodés à coder. 2. Procédé de transcodage de signaux numériques représentatifs d'une suite d'images. comprenant en cascade (A) une étape de décodage des signaux numériques associés à chaque image courante, comprenant en cascade une sous-étape de décodage à longueur variable et une sous-étape de quantification inverse (B) une étape de codage, comprenant une sous-étape de quantification suivie en parallèle d'une part d'une sous étape de codage à longueur variable et d'autre part d'une sousétape de quantification inverse caractérisé en ce qu'il comprend également (C) entre lesdites étapes de décodage et de codage, une étape de prédiction comprenant en cascade (a) une sous-étape de calcul de la différence entre les signaux avant quantification et après quantification inverse (b) une sous-étape de conversion du domaine fréquentiel dans le domaine spatial, par transformation orthogonale inverse (c) une sous-étape de mémorisation desdits signaux (d) une sous-étape de compensation de mouvement entre 1' image courante et une image précédant celle-ci (e) une sous-étape de conversion inverse du domaine spatial dans le domaine fréquentiel, par transformation orthogonale. (f) une sous-étape de soustraction des signaux compensés des signaux décodés à coder. 3. Procédé selon la revendication 2, caractérisé en ce qu'il comprend également, entre la sous-étape de calcul de différence entre les signaux avant quantification et après quantification inverse et la sous-étape de conversion du domaine fréquentiel dans le domaine spatial, au moins une étape supplémentaire de codage comprenant une deuxième sous-étape de quantification suivie en parallèle d'une part d'une deuxième sous-étape de codage à longueur variable et d'autre part, en cascade, d'une deuxième sous-étape de quantification inverse et d'une deuxième sous-étape de calcul de différence, entre les signaux avant la deuxième quantification et après la deuxième quantification inverse. 4. Dispositif de transcodage de signaux numériques représentatifs d'une suite d'images, comprenant en cascade (A) un sous-ensemble décodeur, comprenant une voie de décodage des signaux d'entrée du dispositif associés à chaque image courante, composée, en cascade, d'un circuit de décodage à longueur variable, d'un premier circuit de quantification inverse et d'un premier circuit de transformation orthogonale inverse (B) un sous-ensemble codeur, comprenant lui-même une voie de codage et décodage, composée, en série, d'un circuit de transformation orthogonale, d'un circuit de quantification et d'un circuit de codage à longueur variable dont la sortie est dite sortie de codage, puis, en sortie dudit circuit de quantification et en cascade, un deuxième circuit de quantification inverse et un deuxième circuit de transformation orthogonale inverse dont la sortie est dite sortie de prédiction caractérisé en ce qu'il comprend également (C) entre la sortie de la voie de décodage dudit sous-ensemble décodeur et l'entrée de la voie de codage et décodage dudit sous-ensemble codeur, un sous-ensemble de prédiction, comprenant (a) un premier soustracteur, dont l'entrée positive est reliée à la sortie dudit sous-ensemble décodeur et dont la sortie est reliée à l'entrée dudit sous-ensemble codeur, et un deuxième soustracteur, dont l'entrée positive est reliée à la sortie de prédiction dudit sous-ensemble codeur et dont l'entrée négative est reliée à la sortie dudit premier soustracteur (b) en série entre la sortie dudit deuxième soustracteur et l'entrée négative dudit premier soustracteur, une mémoire d'image et un circuit de compensation de mouvement à partir de vecteurs de mouvement représentatifs du mouvement de blocs d'image par rapport à un bloc correspondant respectif d'une image précédant l'image courante. 5. Dispositif de transcodage de signaux numériques représentatifs d'une suite d'images, comprenant essentiellement, en cascade (A) un sous-ensemble décodeur, comprenant une voie de décodage des signaux d'entrée du dispositif associés à chaque image courante, composée, en série, d'un circuit de décodage à longueur variable et d'un premier circuit de quantification inverse (B) un sous-ensemble codeur, comprenant une voie de codage et décodage, composée d'un circuit de quantification suivi d'un circuit de codage à longueur variable dont la sortie est dite sortie de codage, puis, en sortie dudit circuit de quantification, d'un deuxième circuit de quantification inverse dont la sortie est dite sortie de prédiction ; caractérisé en ce qu'il comprend également (C) entre la sortie de la voie de décodage dudit sous-ensemble décodeur et l'entrée de la voie de codage et décodage dudit sous-ensemble codeur, un sous-ensemble de prédiction, comprenant lui-même (a) un troisième soustracteur, dont l'entrée positive est reliée à la sortie dudit sous-ensemble décodeur et dont la sortie est reliée à l'entrée dudit sous-ensemble codeur, et un quatrième soustracteur, dont l'entrée positive est reliée à la sortie de prédiction dudit sous-ensemble codeur et dont l'entrée négative est reliée à la sortie dudit troisième soustracteur (b) en série entre la sortie dudit quatrième soustracteur et l'entrée négative dudit troisième soustracteur, un circuit de transformation orthogonale inverse, une mémoire d'image, un circuit de compensation de mouvement à partir de vecteurs de mouvement représentatifs du mouvement de blocs d'image par rapport à un bloc correspondant respectif d'une image précédant l'image courante, et un circuit de transformation orthogonale. 6. Dispositif de transcodage selon la revendication 5, caractérisé en ce que ledit sous-ensemble de prédiction comprend également, entre la sortie du quatrième soustracteur et l'entrée du circuit de transformation orthogonale inverse, au moins une deuxième voie de codage et décodage comprenant un deuxième circuit de quantification suivi d'un deuxième circuit de codage, puis, en sortie dudit deuxième circuit de quantification, un troisième circuit de quantification inverse suivi d'un cinquième soustracteur dont la sortie est reliée à l'entrée dudit circuit de transformation orthogonale inverse, dont l'entrée positive est reliée à la sortie dudit troisième circuit de quantification inverse, et dont l'entrée négative est reliée à la sortie du quatrième soustracteur. 7. Dispositif de transcodage selon la revendication 6, caractérisé en ce que ledit sous-ensemble de prédiction comprend en cascade plusieurs voies de codage et décodage similaires, correspondant à autant de niveaux de qualité d'image.