Brevet FR2723794A1 — publié le 19960223

La présente invention concerne un micro-ordinateur et un procédé de fabrication de celui-ci, et, plus particulièrement, un micro- ordinateur comportant une EEPROM (mémoire reprogrammable effaçable électriquement) incorporée et un procédé de fabrication de celui-ci. La figure 10 est un schéma bloc montrant un montage d'un micro-ordinateur connu avec une EEPROM incorporée, par exemple, qui peut être montée sur une carte IC (à circuits intégrés) ou autres. Comme il est montré sur la figure 10, dans un micro-ordinateur 1 sont incorporées une unité centrale de traitement 2 (CPU) pour le traitement de données, une mémoire morte (ROM) 3 pour stocker un programme de traitement pour le traitement de la CPU 2, une mémoire vive (RAM) 4 pour stocker les données temporairement, une EEPROM 5 pour stocker les données pour toujours et pour réécrire les données si cela est exigé, un circuit d'entrée/sortie 6 pour commander l'entrée et la sortie des données de et vers l'extérieur, et un système de bus 7 électriquement relié à ses fonctions. De plus, cinq bornes sont prévues dans un micro-ordinateur 1 à carte IC seulement, qui sont utilisées comme bornes d'entrée/sortie selon le standard d'ISO (Organisation Internationale pour la Standardisation): une borne VDD Pl, une borne GND (masse) P2, une borne RST (remise à l'état initial) P3, une borne CLK (horloge) P4, et une borne I/O (entrée/sortie) P5. En mode de fonctionnement, le micro-ordinateur 1 commence à fonctionner en réponse à l'application de signaux en provenance de l'extérieur par l'intermédiaire de la borne VDD P1, la borne GND P2, la borne RST P3 et la borne CLK P4. Supplémentairement, le micro-ordinateur 1 accomplit en série l'émission et la réception de données vers et de l'extérieur à travers la borne I/O P5, et le circuit entree/sortie 6 exécute la conversion série-parallèle pour convertir les données de la forme en série en forme parallèle, qui en revanche est transférée par l'intermédiaire du bus de système 7 à la CPU 2. La CPU 2 traite les informations transférées en accord avec le programme de traitement stocké dans la ROM 3. 2 2723794 Les données devant être temporairement stockées sont placées dans la RAM 4 et les données devant être stockées pour toujours sont placées dans l'EEPROM 5. De plus, les données telles que les résultats de traitements devant être produites en sortie vers l'extérieur sont soumises à une conversion parallèle-série dans le circuit entrée/sortie 6 pour être converties en données série, avant d'être produites en sortie à la borne I/O P5 vers l'extérieur. Comme il a été décrit plus haut, l'EEPROM 5 incorporée au microordinateur connu est soumise à la commande écriture/lecture de la CPU 2. Supplémentairement, étant donné que le micro-ordinateur connu 1 avec i'EEPROM incorporée est réalisé de façon à exécuter l'entrée/sortie des données, en série de et vers l'extérieur, l'écriture des données dans 1'EEPROM 5 exige beaucoup de temps. En particulier, il y a un problème qui se produit lorsqu'il s'agit d'exécuter l'écriture plusieurs fois (par exemple, approximativement 10000 fois) à l'étage ou l'étape de test, du fait que le test d'écriture exige beaucoup de temps. De plus, dans des cas o les données initiales sont inscrites dans la zone entière de I'EEPROM 5 avant que 1'EEPROM 5 ait été mise dans le commerce, l'écriture des données en forme série nécessite un temps colossal. Récemment, i'EEPROM 5 servant de mémoire non volatile, a attiré un intérêt particulier en raison de l'exécution du maintien des données stockées sans dispositif de secours d'énergie (ne perdant pas des données même si l'alimentation en énergie est coupée) et du fait que les données peuvent être électriquement réécrites. Bien que l'idée concernant I'EEPROM 5 était venue depuis longtemps, le procédé de fabrication de celle-ci présentait des difficultés. Récemment, le progrès dans la technique de fabrication a finalement permis d'incorporer l'EEPROM 5 à un micro- ordinateur 1. Cependant, on rencontre toujours la difficulté d'établir le micro-ordinateur 5 et 1'EEPROM 5 sur la même puce, et, en particulier, la difficulté a été rencontrée de faire fonctionner normalement à la fois la CPU 2 et i'EEPROM 3 2723794 par un test d'évaluation après la fabrication dans le cas d'un montage d'une EEPROM à grande capacité ou dans le cas de sa fabrication selon un procédé plus fin. En outre, pour que l'EEPROM 5 puisse seulement être amenée à fonctionner sous la commande de la CPU 2, l'évaluation de l'EEPROM 5 est impossible jusqu'à ce que les dispositifs périphériques autres que 1'EEPROM 5 commencent à fonctionner en quelque sorte. Par conséquent, comme moyens pour résoudre ces problèmes, un micro-ordinateur a été envisage, avec une EEPROM incorporée selon l'exemple donné dans la publication de brevet japonais No 5-165980, o les données d'EEPROM peuvent être écrites et lues directement de l'extérieur, comme cela est illustré sur la figure 11. Sur la figure 11, une section de commande 119 est électriquement reliée à une EEPROM 118 et est en outre reliée à deux bornes, qui sont les bornes SCL 111 et SDA 112. Dans la section de commande 119, on a prévu un circuit de commande 113 relié à la borne SCL 111 et un circuit générateur de tension 115 relié au circuit de commande 113 et conçu de façon à produire une tension élevée pour l'opération d'écriture. Supplémentairement, il est inclus un compteur d'adresses 114, un registre de données 116, un circuit de sortie de données 117, qui sont électriquement reliés à la borne SDA 112. A la borne SDA 112 est également relié le circuit de commande 113, et au circuit de commande 113 et au circuit de sortie de données 117 est relié le registre de données 116 et au compteur d'adresses 114 et au registre de données 116 est relié 1'EEPROM 118. Une description sera donnée plus loin en termes de fonctionnement. Dans le cas d'une écriture de données dans l'EEPROM 118, les données d'adresses indicatives d'une adresse de la mémoire EEPROM 118 dans laquelle les données doivent être enregistrées sont appliquées par la borne SLC 111, par l'intermédiaire du circuit de commande 113, au compteur d'adresses 114 et transférées à i'EEPROM 118, et un signal d'écriture déclarant l'exécution de l'écriture est appliqué en entrée à la borne SDA 112. De plus, les données 4 2723794 devant être écrites sont appliquées en entrée de la borne SDA 112 au registre de données 116, et lorsque huit chiffres binaires ont été complétés dans le registre de données 116, les données sont fournies à l'adresse indiquée par les données d'adresse introduites dans le compteur d'adresses 114 o l'opération d'écriture est exécutée à l'aide d'une tension élevée engendrée par le circuit générateur de tension d'écriture 115. D'autre part, dans le cas d'une lecture des données, les données d'adresse représentatives d'une adresse de l'EEPROM 118 dans laquelle les données doivent être lues sont appliquées de la borne SLC 111, par l'intermédiaire du circuit de commande 113, au compteur d'adresses 114, et un signal de lecture déclarant l'exécution de la lecture est appliqué en entrée à la borne SDA 112. Les données transférées de 1'EEPROM 118 au registre de données 116 passent à travers le circuit de sortie 117 à la borne SDA 112 pour la lecture. Le montage sus-mentionné présente les avantages que l'écriture/lecture des données dans i'EEPROM 118 peut être accompli sans passer par la CPU 2 (voir figure 10). Cependant, en général, une carte IC ou analogue équipée d'un microordinateur contenant la mémoire EEPROM est utilisée comme carte bancaire, carte de crédit ou autres et des données importantes telles que des données financières et des données d'affaires sont stockées dans 1'EEPROM 118, d'o résulte un problème de sécurité des données du fait que dans le micro-ordinateur à 1'EEPROM incorporée devant être utilisé pour la carte IC ou analogue, les données de l'EEPROM peuvent être écrites et lues directement de l'extérieur. De plus, généralement, un registre d'opération est présent dans le micro-ordinateur à EEPROM incorporée, qui est prévu pour changer le mode de fonctionnement dans le but de réaliser diverses fonctions de i'EEPROM. Par exemple, un registre d'état qui est l'un des registres d'opération établit une valeur déterminée dans celui-ci, en changeant le mode d'écriture dans 1'EEPROM. Etant donné que le registre d'opération est usuellement compris dans la RAM 4 ou une zone 2723794 auxiliaire de 1'EEPROM et les contenus des registres d'opération sont uniquement établis sous la commande de la CPU 2, lorsque la CPU 2 ne fonctionne pas positivement, il en résulte la difficulté de mettre en fonction les contenus du registre d'opération et les contenus d'évaluation deviennent non satisfaits parce qu'il n'y a aucun changement du mode d'opération dans le test d'évaluation de 1'EEPROM 5. La présente invention a été conçue pour éliminer les problèmes susmentionnés, et un objectif de cette invention consiste à proposer un micro-ordinateur et un procédé de fabrication de celui-ci, qui sont en mesure de permettre une commande d'écriture/lecture directe de données parallèles de 1'EEPROM à partir de l'extérieur, la sélection entre l'autorisation et la non autorisation de la commande ou du contrôle de l'extérieur et une nette réduction du temps de test pour 1'EEPROM nécessaire pour la mise dans le commerce aussi bien que pour améliorer la sécurité des données. Un autre objectif est de proposer un micro-ordinateur et un procédé de fabrication de celui-ci, qui permettent de commander ou contrôler directement de l'extérieur le registre d'opération pour un changement du mode d'opération lors du test de 1'EEPROM, fait lors de la mise dans le commerce de façon que le test offre des contenus d'évaluation complets. Un micro-ordinateur selon le premier aspect de cette invention est pourvu d'un moyen de traitement central, d'une EEPROM servant de mémoire non volatile et permettant que des données soient écrites et lues électriquement, des premier moyens d'entrée et de sortie reliés électriquement au moyen de traitement central pour assurer l'application et la sortie d'un signal à partir et vers un extérieur de façon que les données soient écrites et lues dans 1'EEPROM sous la commande ou le contrôle du moyen de traitement central, des seconds moyens d'entrée et de sortie électriquement reliés à 1'EEPROM pour accomplir l'application et la sortie d'un signal si bien que l'écriture et la lecture des données dans 1'EEPROM soient exécutées directement à partir de l'extérieur, et des moyens de commande de commutation de signaux, électriquement reliés 6 2723794 entre le moyen de traitement central et les premier et second moyens d'entrée et de sortie pour sélectivement réaliser la commutation entre le signal en provenance des premiers moyens d'entrée et de sortie et le signal en provenance des seconds moyens d'entrée et de sortie. Un microordinateur selon le second aspect comprend des premiers moyens de commande ou de contrôle extérieurs d'entrée et de sortie, électriquement reliés entre le moyen de commande de commutation de signaux et les seconds moyens d'entrée et de sortie pour accomplir la commutation entre l'autorisation et la non autorisation de l'entrée et de sortie en provenance et vers l'extérieur, à réaliser par les seconds moyens d'entrée et de sortie sous la commande du moyen de traitement central. Un micro-ordinateur selon le troisième aspect comprend un registre d'opération électriquement relié au moyen de traitement central et en outre au second moyen d'entrée et de sortie de façon qu'un mode d'opération de 1'EEPROM soit établi par l'intermédiaire du moyen de traitement central ou des seconds moyens d'entrée et de sortie. Un micro-ordinateur selon le cinquième aspect comprend en outre des seconds moyens externes de commande d'entrée et de sortie montés électriquement entre les moyens de commande de commutation des signaux et le registre d'opération, et le second moyen d'entrée et de sortie pour accomplir la commutation entre l'autorisation et la non autorisation de l'entrée et de sortie à partir de et vers l'extérieur, à réaliser par les seconds moyens d'entrée et de sortie sous la commande des moyens de traitement central. Dans un micro-ordinateur selon les quatrième et sixième aspects, 1'EEPROM et le registre d'opération sont réalisés sur le même topogramme de mémoire. Un micro-ordinateur selon les septième et huitième aspects comprend en outre des premier et second moyens de mise en fonction initiale pour permettre que les moyens de commande d'entrée et de sortie externe soient mis à un état 7 2723794 o l'entrée et la sortie de et vers l'extérieur soit possible & un état initial. Un procédé de fabrication d'un micro-ordinateur selon le neuvième aspect comprend les opérations de: produire un micro-ordinateur équipé et d'un moyen de traitement central, d'une EEPROM servant de mémoire non volatile permettant que des données soient électriquement écrites et lues, des premiers moyens d'entrée et de sortie électriquement reliés au moyen de traitement central pour assurer l'entrée et la sortie d'un signal de et vers l'extérieur de façon que les données soient écrites et lues dans et hors de 1'EEPROM par l'intermédiaire du moyen de traitement central, des seconds moyens d'entrée et de sortie électriquement reliés à 1'EEPROM pour assurer l'entrée et la sortie d'un signal grâce à quoi l'écriture et la lecture de données dans et hors de l'EEPROM sont directement exécutées de l'extérieur, et des moyens de commande de commutation de signaux, électriquement reliés entre le moyen de traitement central et les premier et second moyens d'entrée et de sortie pour sélectivement assurer la commutation entre le signal des premiers moyens d'entrée et de sortie et le signal des seconds moyens d'entrée et de sortie; pour tester l'écriture et la lecture des données dans et hors de 1'EEPROM par l'intermédiaire des premiers moyens d'entrée et de sortie et les moyens de traitement central; directement tester l'écriture et la lecture de données dans et hors de 1'EEPROM depuis l'extérieur par l'intermédiaire des seconds moyens d'entrée et de sortie; écrire des données initiales dans 1'EEPROM; et inhiber par les moyens de commande d'entrée et de sortie externes l'entrée et la sortie depuis et vers l'extérieur, devant être réalisées par les seconds moyens d'entrée et de sortie. Selon les onzième et treizième aspects sont prévus en outre des premier et second moyens de commande d'entrée et de sortie extérieurs, électriquement montés entre les moyens de commande de commutation de signaux et les seconds moyens d'entrée et de sortie pour accomplir la commutation entre l'autorisation et la non autorisation de l'entrée et de la 8 2723794 sortie depuis et vers l'extérieur, devant être faites par les seconds moyens d'entrée et de sortie sous la commande du moyen de traitement central. Selon un procédé de fabrication d'un micro-ordinateur selon les dixième et onzième aspects, le micro-ordinateur comprend en outre un registre d'opération électriquement relié au moyen de traitement central et en outre aux seconds moyens d'entrée et de sortie de façon qu'un mode d'opération de î'EEPROM soit établi par l'un parmi le moyen de traitement central et les seconds moyens d'entrée et de sortie, et comprenant en outre l'étape de mettre en service un mode d'opération de 1'EEPROM dans le registre d'opération par l'intermédiaire des seconds moyens d'entrée et de sortie. Selon un procédé de fabrication d'un micro-ordinateur selon les quatorzième et quinzième aspects, 1'EEPROM et le registre d'opération sont réalisés sur le même topogramme de mémoire. Selon le premier aspect, on a prévu des seconds moyens d'entrée et de sortie pour directement accomplir l'écriture et la lecture dans et hors de la mémoire de 1'EEPROM, depuis l'extérieur et des moyens externes de commande d'entrée et de sortie pour exécuter la commutation entre l'autorisation et la non autorisation de l'entrée et de la sortie depuis et vers l'extérieur, qui doit être faite par les seconds moyens d'entrée et de sortie, ce qui rend possible de mener rapidement des processus tels qu'un test d'écriture continu dans la mémoire EEPROM qui a nécessité beaucoup de temps jusqu'à présent. Supplémentairement, selon le second aspect, étant donné que les moyens de contrôle ou de commnde commutent entre l'autorisation et la non autorisation de l'entrée et de sortie depuis et vers l'extérieur, lorsque la commutation est fait auparavant de façon que l'entrée et la sortie depuis et vers l'extérieur soient inhibées quand le micro- ordinateur est mis dans le commerce, il est possible d'éviter que des données soient réécrites et lues dans le commerce. 9 2723794 Selon le troisième aspect, on a prévu des seconds moyens d'entrée et de sortie pour directement accomplir l'écriture et la lecture dans et hors de la mémoire de 1'EEPROM depuis l'extérieur, grâce à quoi la commande ou le contrôle du registre d'opération de 1'EEPROM est directement faite à partir de l'extérieur par l'intermédiaire des seconds moyens d'entrée et de sortie. Ceci permet de mener rapidement des processus tels qu'un test d'écriture continu dans la mémoire EEPROM qui a jusqu'à présent nécessité beaucoup de temps et l'établissement libre des contenus du registre d'opération depuis l'extérieur pour le test d'évaluation de 1'EEPROM. Selon le cinquième aspect, il est prévu des seconds moyens d'entrée et de sortie pour directement réaliser l'écriture et la lecture dans et hors de la mémoire de î'EEPROM depuis l'extérieur et des moyens de commande ou de contrôle externes d'entrée et de sortie, pour exécuter la commutation entre l'autorisation et la non autorisation de l'entrée et de sortie depuis et vers l'extérieur, qui doit être faite par les seconds moyens d'entrée et de sortie. De plus, la commande ou le contrôle du registre d'opération de î'EEPROM est directement fait de l'extérieur par l'intermédiaire des seconds moyens d'entrée et de sortie. Ceci permet de mener rapidement des processus tels qu'un test d'écriture continu dans la mémoire EEPROM qui nécessitait jusqu'à présent beaucoup de temps et l'établissement libre des contenus du registre d'opération depuis l'extérieur pour le test d'évaluation de 1'EEPROM. Supplémentairement, étant donné que les moyens de commande commutent entre l'autorisation et la non autorisation de l'entrée et de sortie depuis et vers l'extérieur, si la commutation est réalisée avant que l'entrée et la sortie sont inhibées lorsque le micro- processus est mis dans le commerce, il est possible d'éviter que les données soient réécrites et lues dans le commerce. Selon les quatrième et sixième aspects, la mémoire EEPROM et le registre d'opération sont placés sur le même 2723794 topogramme de mémoire, qui peut facilement réaliser l'écriture et la lecture des données dans et hors de la mémoire EEPROM ou du registre d'opération en établissant seulement une adresse de la mémoire EEPROM ou une adresse du registre d'opération dans les seconds moyens d'entrée et de sortie. Selon les septième et huitième aspects, les moyens de mise en fonction ou en service initial sont prévus qui sont conçus de façon à mettre en fonction les moyens de commande extérieurs d'entrée et de sortie de façon que l'entrée et la sortie soient possibles à l'état initial, grâce à quoi le micro-ordinateur est mis dans un état dans lequel la commande directe est automatiquement permise depuis l'extérieur au temps de la mise en service de l'alimentation en énergie. Selon le neuvième aspect, dans un procédé de fabrication d'un micro-ordinateur à EEPROM incorporée, la commande ou le contrôle direct de i'EEPROM est fait de l'extérieur, en conduisant ainsi rapidement des processus tels qu'un test d'écriture continu dans la mémoire EEPROM qui a nécessité jusqu'à présent beaucoup de temps. Supplémentairement, selon les onzième et treizième aspects, étant donné que la commutation est réalisée entre l'autorisation et la non autorisation de l'entrée et de la sortie depuis et vers l'extérieur par les moyens de commande d'entrée et de sortie extérieurs, après, si la commutation est faite avant de façon que l'entrée et la sortie vers et depuis l'extérieur soient inhibées quand le micro-ordinateur est mis dans le commerce, il est possible d'empêcher que les données soit réécrites et lues dans le commerce. Selon le douzième aspect, le registre d'opération susceptible d'être commandé ou contrôlé de l'extérieur est adapté de façon que les contenus du registre d'opération soient librement changés depuis l'extérieur pour le test d'évaluation de l'EEPROM, ce qui rend possible d'enrichir les contenus d'évaluation lors du test d'évaluation. Selon le dixième aspect, dans un procédé de fabrication d'un microordinateur à EEPROM incorporé, la commande ou le il 2723794 contrôle directe de 1'EEPROM est fait depuis l'extérieur, en menant ainsi rapidement des processus tels qu'un test d'écriture continu dans la mémoire EEPROM qui nécessitait jusqu'à présent beaucoup de temps. Supplémentairement, le registre d'opération qui est susceptible d'être commandé ou contrôle depuis l'extérieur est adapté pour que les contenus du registre d'opération soient librement changés depuis l'extérieur pour le test d'évaluation de 1'EEPROM, ce qui rend possible d'enrichir les contenus d'évaluation lors du test d'évaluation. Selon les quatorzième et quinzième aspects, la mémoire EEPROM et le registre d'opération sont placés sur le même topogramme de mémoire, qui peut facilement exécuter l'écriture et la lecture de données dans et hors de la mémoire EEPROM et le registre d'opération en seulement mettant une adresse de la mémoire EEPROM ou une adresse du registre d'opération dans les seconds moyens d'entrée et de sortie, en permettant ainsi un test d'évaluation rapide et efficace. L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement dans la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: - la figure 1 est un schéma bloc montrant un agencement d'un micro-ordinateur selon un premier mode de réalisation de cette invention; - la figure 2 est un schéma bloc montrant un agencement d'un commutateur de commande dans le premier mode de réalisation; - la figure 3 est un schéma bloc montrant un agencement d'une EEPROM dans le premier mode de réalisation; - la figure 4 est un schéma bloc montrant des arrangements d'un circuit de commutation d'un signal de commande, d'un circuit de commutation d'adresses et d'un 12 2723794 circuit de commande de commutation d'un bus de données sur la figure 3; la figure 5 est un schéma bloc illustrant un agencement d'un micro-ordinateur selon un second mode de réalisation de cette invention; la figure 6 est un schéma bloc illustrant un agencement d'un micro-ordinateur selon un troisième mode de réalisation de cette invention; - la figure 7 est une illustration d'un topogramme de mémoire d'une mémoire EEPROM et d'un registre d'opération dans le troisième mode de réalisation; - la figure 8 est un schéma bloc illustrant un agencement d'un micro-ordinateur selon un quatrième mode de réalisation de cette invention; - la figure 9 est un organigramme montrant un procédé de fabrication d'un micro-ordinateur selon le quatrième mode de réalisation; - la figure 10 est un schéma bloc montrant un exemple d'un agencement d'un micro-ordinateur à EEPROM incorporé, connu personnellement; et - la figure 11 est un schéma bloc illustrant un autre exemple d'un agencement d'un micro-ordinateur à EEPROM incorporé conventionnel. Premier mode de réalisation La figure 1 est un schéma bloc montrant un agencement d'un micro-ordinateur 27 selon un mode de réalisation de la présente invention. Comme cela est montré sur la figure 1, le micro-ordinateur 27 selon cette invention est équipé d'une EEPROM 8 permettant que des données puissent être réécrites à l'aide d'une commande directe depuis l'extérieur par lui-même mais non pas par l'intermédiaire d'une CPU 2 agissant comme moyen de traitement central, et d'un registre de commande 9 pour commander ou contrôler l'autorisation ou la non autorisation de la commande directe de l'EEPROM 8 depuis l'extérieur, ceux-ci étant électriquement reliés à un système de bus 7. Supplémentairement, un commutateur de commande 10 est électriquement relié au registre de commande 9 de façon à 13 2723794 prendre soit l'autorisation ou la non autorisation de l'entrée de signaux d'entrée extérieurs à destination de l'EEPROM 8 en mettant à l'état 1 ou à l'état de fonctionnement le registre de commande 9 qui est commandé par la CPU 2. Au commutateur de commande 10 sont reliées des bornes ou plots désignés P6 à P32 recevant des signaux d'entrée extérieurs pour la commande directe de i'EEPROM 8 depuis l'extérieur. Parmi les bornes désignées P6 à P32, les bornes P6 à P19 sont des bornes de bus d'adresses (AD0 à AD13), les bornes P20 à P27 sont des bornes de bus de données (DB0 à DB7), les bornes P28 à P32 sont des bornes de signaux de commande pour opération séparée ou indépendante, c'est-à- dire une borne VDD, une borne GND, une borne CLK (horloge), une borne d'entrée de signaux R/W (lecture/écriture), et une borne EEMOD recevant un signal pour réaliser la commutation obligatoire au mode d'opération séparé par la commande directe depuis l'extérieur. Les autres agencements sont les mêmes que ceux de l'exemple connu montré sur la figure 10 et la description sera ainsi omise pour être plus brève. Dans ce mode de réalisation, un circuit d'entré et de sortie 6 et des bornes d'entrée et de sortie P1 à P5 servent de premiers moyens d'entrée et de sortie grâce auxquels l'écriture et la lecture dans et hors de i'EEPROM 8 sont accomplies par l'intermédiaire de la CPU 2. En outre, les bornes désignées P6 à P32 agissent comme seconds moyens d'entrée et de sortie grâce auxquels la commande directe depuis l'extérieur pour l'opération séparée de i'EEPROM 8 est mise en oeuvre sans utilisation de la CPU 2. Encore supplémentairement, le registre de commande ou compteur d'instructions 9 et le commutateur de commande 10 constituent des premiers moyens de commande d'entrée et de sortie externes pour assurer la commutation entre l'autorisation et la non autorisation de l'entrée et de la sortie depuis et vers l'extérieur par l'intermédiaire des seconds moyens d'entrée et de sortie. Une description sera donnée tout d'abord ci-après en termes de l'exécution de l'écriture et de lecture de données 14 2723794 dans et hors de 1'EEPROM 8 sous la commande directe depuis l'extérieur. En réponse à la mise en service d'une alimentation en énergie, devant être appliquée au micro- ordinateur 27, la CPU 2 met l'EEPROM 8 à un état avec autorisation du contrôle directe de 1'EEPROM 8 depuis l'extérieur. Après l'établissementde l'état d'autorisation, une tension est appliquée à la borne VDD P28 et la borne GND P29 fonctionnant comme borne d'entrée externe pour la commande directe de 1'EEPROM 8 depuis l'extérieur et un signal du niveau "L" est appliqué à la borne EEMOD P 32, de façon que l'EEPROM 8 puisse entrer dans le mode directement contrôlable depuis l'extérieur. Le signal EEMOD entré dans la borne EEMOD P32 est amené à travers le commutateur de commande 10 à i'EEPROM 8. La figure 2 illustre un exemple d'un circuit du commutateur de commande 10. Comme cela est montré sur la figure 2, le circuit commutateur 10 est constitué d'une pluralité de portes NON-OU 10a et d'une pluralité d'inverseurs 10b reliés électriquement à la pluralité de porte NON-OU 10a, respectivement. Etant donné que la sortie du registre de commande 9 est reliée à l'une des bornes d'entrée des portes NON-OU 10a, lorsque la sortie du registre de commande 9 prend le niveau "H", les sorties des portes NON-OU 10a sont fixées de façon que les entrées en provenance des bornes externes P6 à P32 ne soient pas appliquées en entrée à l'EEPROM 8. D'autre part, lorsque la sortie du registre de commande 9 est au niveau "L", les entrées des bornes externes P6 à P32 sont autorisées à être appliquées et introduites dans l'EEPROM 8. En second lieu, on donnera une description en se référant à la figure 3 en termes de l'EEPROM 8. Les signaux externes sont appliqués à i'EEPROM 8 par l'intermédiaire du commutateur de commande 10 à partir des bornes de bus d'adresses P6 à P19, les bornes de bus d'adresse P20 à P27, les bornes de signaux de commande P28 à P31 et de la borne EEMOD P32. Comme on l'a vu sur la figure 1, une pluralité de bus B6 à B32 est disposée entre le commutateur de commande 10 2723794 et 1'EEPROM 8. Ainsi, les signaux appliqués aux bornes de bus d'adresses P6 à P19 sont transmis par les bus d'adresses B6 à B19 du commutateur de commande 10 à i'EEPROM 8, respectivement. De façon similaire, les signaux appliqués aux bornes de bus de données P20 à P27 sont respectivement transmis par les bus de données B20 à B27, et les signaux appliqués aux bornes de bus de données P28 à P31 sont transmis respectivement par les bus de signaux de commande P28 à P31, et en outre, le signal EEMOD appliqué à la borne EEMOD P32 sont transmis par l'intermédiaire du bus EEMOD B32. Comme cela est montré sur la figure 3, dans 1'EEPROM 8, on a prévu trois circuits de commande de commutation servant de moyens de commande de commutation de signaux, à savoir un circuit de commande de commutation d'adresses 25, un circuit de commande de commutation de bus de données 26 et un circuit de commande de commutation de signaux de commande 24, qui accomplissent la commutation entre les signaux externes appliqués par l'intermédiaire des bornes P6 à P31 à 1'EEPROM 8 depuis l'extérieur et les signaux appliqués en entrée à 1'EEPROM 8 depuis le bus de système 7 du micro-ordinateur 27, en accord avec le signal EEMOD appliqué en entrée depuis l'extérieur par l'intermédiaire de la borne EEMOD P32. Bien que dans ce mode de réalisation, les trois circuits de commande de commutation 24 à 26 sont incorporés à l'EEPROM 8, comme cela est illustré, la présente invention n'est pas limitée à ce mode de réalisation, mais permet de les disposer séparément. Supplémentairement, le commutateur de commande 10 selon la figure 2 peut être prévu dans les trois circuits de commande de commutation 24 à 26, si cela est demandé. De plus, dans 1'EEPROM 8 on a disposé une matrice de cellules de mémoire 11 pour stocker des données, et un décodeur d'adresses de colonne 15 et un décodeur d'adresses de rangée 14 pour sélectionner une cellule de mémoire de la matrice de cellules de mémoire 11. En liaison avec le circuit de commande de commutation d'adresses 25, il est prévu un verrou d'adresses 17 pour verrouiller ou maintenir les adresses sélectionnées par le circuit de commande de 16 2723794 commutation d'adresse 25. Le verrou d'adresses 17 est relié au décodeur d'adresses de colonne 15 et en outre au décodeur d'adresses de rangée 14. Supplémentairement, au circuit de commande de commutation de signaux de commande 24 est électriquement relié un circuit de commande d'EEPROM 24 pour commander i'EEPROM 8 dans son ensemble. En relation avec le circuit de commande d'EEPROM 23, il est prévu un circuit générateur de VPP 22 pour engendrer une tension VPP élevée, grâce à quoi la tension VPP élevée est appliquée à un commutateur de VPP 12 sous la commande du circuit de commande d'EEPROM 23. En outre, un verrou de colonnes 13 est équipé pour temporairement verrouiller ou maintenir les données écrites. En outre, une porte Y 16 est prévue pour la matrice de cellules de mémoire 11 et est électriquement reliée au circuit de commande de commutation de bus de données 26 par l'intermédiaire d'un tampon d'écriture 18 et d'un verrou de données 19 qui sont utilisés pour écrire, et en outre par l'intermédiaire d'un amplificateur de détection 21 et un tampon de sortie 20 qui sont utilisés pour la lecture. Le fonctionnement est comme suit: L'EEPROM 8 en entier est sous la commande du circuit de commande d'EEPROM 23, comme décrit plus haut, et un signal de commande sélectionné par le circuit de commande de commutation de signaux de commande 24 est appliqué au circuit de commande d'EEPROM 23 de façon que des signaux soient appliqués aux blocs fonctionnels respectifs de i'EEPROM 8. Pour les opérations d'écriture et de lecture dans et hors de l'EEPROM 8, en fonction de l'état du signal EEMOD appliqué depuis l'extérieur à la borne EEMOD 23, l'adresse sélectionnée par le circuit de commande de commutation d'adresses 25 est verrouillée dans le verrou d'adresses 17 de façon que le décodeur de colonnes 15 et le décodeur de rangées 14 sélectionnent une cellule de mémoire de la matrice de cellules de mémoire 11 en accord avec les données d'adresses verrouillées. Lorsque les données sont inscrites, un signal WR (signal d'écriture) est donné par le circuit de commande d'EEPROM 23 aux blocs fonctionnels respectifs. Un signal de 17 2723794 données choisi ou sélectionné par le circuit de commande de commutation de bus de données 26 est verrouillé dans le verrou de données 19 avant d'être stocké dans le tampon d'écriture 18 et ensuite transféré à la porte Y 16 pour être verrouillé dans le verrou de colonnes 13. Puis, la tension élevée VPP renforcée dans le circuit générateur VPP 22 sous la commande du circuit de commande 23 est appliquée au commutateur de VPP 12 pour exécuter l'opération d'écriture. Lorsque les données sont lues, les données stockées dans la cellule de mémoire de la matrice de cellules de mémoire 11 sélectionnée par le décodeur d'adresses de rangée 14 et le décodeur d'adresses de colonnes 15 passent à travers la porte Y 16 et l'amplificateur de détection 21 et sont ensuite verrouillées dans le tampon de sortie 20 au positionnement de temps de sortie d'un signal RD (signal de lecture) du circuit de commande d'EEPROM 23, les données étant sélectivement produites en sortie vers les bornes de bus de données externes P20 à P27 ou le bus de système 7 sous la commande du circuit de commande de commutation de bus de données 26. Les circuits de commande de commutation 24, 25 et 26 peuvent avoir le même agencement, et la figure 4 illustre un exemple de celui-ci. Comme cela est montré sur la figure 4, chacun des circuits de commande de commutation 24, 25 et 26 se compose de portes composites, dont chacune comprend une porte NON-ET 24c et des portes OU 24a, 24b et des inverseurs 24d, 24e. Chacune des portes NON-ET 24c est reliée électriquement à deux portes OU 24a, 24b de façon à prendre sélectivement l'un d'un signal d'entrée externe appliqué en entrée de l'extérieur, par l'intermédiaire des bornes désignées P6 à P19, P20 à P27 et P28 à P31 et transmis par l'intermédiaire du commutateur de commande 10, et un signal fourni par le bus de système 7. La sortie de la borne EEMOD P32 transmis par l'intermédiaire du commutateur de commande est reliée à une borne d'entrée de la première porte OU 24a reliée à la porte NON-ET 24c, et la sortie des bornes désignées P6 à P19, P20 à P27 ou P28 à P31 est reliée à l'autre borne d'entrée de la même porte OU 24a. 18 2723794 Supplémentairement, la sortie de la borne EEMOD P32 est inversée par l'inverseur 24e, le signal inversé étant appliqué à une borne d'entrée de l'autre seconde porte OU 24b reliée à la porte NON-ET 24c, tandis que le signal du bus de système 7 est appliqué à l'autre borne d'entrée de la même porte OU 24b. Quand le signal appliqué à la borne EEMOD P32 prend le niveau "H", un signal en provenance du bus de système 7 est produit en sortie tandis que, lorsque le signal appliqué à la borne EEMOD P32 est au niveau "L", le signal d'entrée externe est produit en sortie. Ce qui précède indique que 1'EEPROM 8 est directement commandée depuis l'extérieur pour la lecture et l'écriture. Subséquemment, une description sera donnée en termes d'inhibition d'une commande directe depuis l'extérieur. Pour inhiber la commande directe depuis l'extérieur, le registre de commande 9 est mis à l'état d'inhibition sous la commande de la CPU 2 si bien que la sortie du registre de commande ou de compteur d'instructions 9 tourne le niveau "H", avec comme résultat que les sorties des portes NON-OU 10a du commutateur de commande 10 montré sur la figure 2 sont établies de façon à ne pas accepter les entrées en provenance des bornes côté extérieur désignées P6 à P31, en inhibant ainsi l'écriture/ lecture directe dans et hors de l'EEPROM 8. Bien que dans le premier mode de réalisation la CPU 2 met en fonction le registre de commande 9 après la mise en service de l'alimentation en énergie du micro-ordinateur 27, il est également approprié à une résistance d'excursion basse A ou analogue, tel qu'indiqué par une ligne interrompue sur la figure 2, soit équipée comme moyens de mise à l'état initial le registre de commande 9 de façon que, à l'instant de temps de la mise en service de l'alimentation en énergie, le registre de commande 9 soit automatiquement mis à un état autorisant la commande directe depuis l'extérieur. Dans ce cas, même si la CPU 2 et autres ne fonctionnent pas, seulement 1'EEPROM 8 peut être directement commandée depuis l'extérieur de façon à pouvoir fonctionner séparément. En outre, en prenant en compte la sécurité des données après que 19 2723794 le micro-ordinateur a été mis dans le commerce, la résistance d'excursion basse A peut être supprimée par échauffement après le test et l'écriture des données initiales avant d'être mis dans le commerce. De plus, il est également possible, à titre de moyens de mise en fonction initiale, que le registre de commande 9 soit mis à l'état lors de la fabrication de façon que la valeur initiale de la sortie du registre de commande 9 soit au niveau "L". Comme il a été décrit plus haut, dans le micro- ordinateur à EEPROM incorporée selon ce mode de réalisation, même si les fonctions périphériques de 1'EEPROM 8 ne fonctionnent pas de façon sûre au cours du processus de test avant la mise dans le commerce, l'écriture et la lecture des données dans et hors de i'EEPROM 8 peuvent être faites directement en parallèle par l'intermédiaire des bornes désignées P6 à P31 depuis l'extérieur sans utilisation de la CPU 2, ce qui permet d'exécuter rapidement le test tel qu'une écriture continue qui a exigé un temps colossal dans le cas de I'EEPROM connue 5 montrée sur la figure 10. Supplémentairement, étant donné que le compteur d'instructions de commande 9 est équipé de façon à faire une sélection entre l'autorisation et la non autorisation de la commande externe sous le contrôle de la CPU, même si la commande directe de i'EEPROM 8 depuis l'extérieur est inhibée lors de la mise dans le commerce, il en résulte la difficulté de réécrire de façon appropriée et lire les données dans l'EEPROM 8 sur le marché, en assurant ainsi la sécurité des données. Second mode de réalisation De plus, une description sera faite en termes d'un micro-ordinateur selon un autre mode de réalisation de cette invention en se référant à la figure 5 montrant un agencement ce celui-ci. Dans ce mode de réalisation il est prévu une EEPROM 8 assurant que les données puissent être réécrites et lues sous le contrôle ou la commande depuis l'extérieur, un registre d'opération 29 dans lequel sont inscrites des données pour changer l'opération de 1'EEPROM 8 en une variété 2723794 de modes et qui peuvent être contrôlées depuis l'extérieur, et une borne d'entrée de signaux d'écriture P33 pour la réception d'un signal d'écriture pour enregistrer des données dans le registre d'opération 29. Le registre d'opération 29 peut être disposé séparément, comme cela est montré, bien qu'il est également approprié d'incorporer le registre d'opération 29 à une zone auxiliaire à l'intérieur d'une RAM 4 ou de l'EEPROM 8. En second lieu, une description sera donnée en termes de l'opération. Les bornes de bus de données P20 à P27 prévues aux surfaces externes du micro-ordinateur 28 sont reliées à la fois à i'EEPROM 8 et au registre d'opération 29 de façon que des données puissent être appliquées et produites en sortie à et hors de ces deux. Premièrement, une description sera donnée concernant le cas de l'établissement d'une valeur donnée dans le registre d'opération 29 avant l'écriture de données dans l'EEPROM 8. Des signaux sont appliqués à la borne VDD P 28, la borne GND P29 et la borne EEMOD P32, respectivement, de façon que 1'EEPROM 8 soit mise à un état dans lequel la commande directe depuis l'extérieur est possible. Subséquemment, les données devant être mises dans le registre d'opération 29 sont appliquées aux bornes de bus de donnée P20 à P27 et un signal d'écriture est appliqué à la borne d'entrée de signaux d'écriture P33, grâce à quoi les données sont mis dans le registre d'opération 29. Puis l'adresse d'une cellule de mémoire de la matrice de cellules de mémoire 11 (voir figure 3) pour l'écriture est transférée aux bornes de bus d'adresses extérieur P6 à P19, avant que les données devant être enregistrées soient mises aux bornes de bus de données P20 à P27, et ensuite le signal d'écriture est appliqué à une borne R/W P31 en écrivant les données dans l'EEPROM 8. A cet instant de temps, un signal de commande est appliqué depuis le registre d'opération 29 à 1'EEPROM 8 si bien que l'écriture soit exécutée dans le mode d'écriture dépendant de la valeur établie dans le registre d'opération 29. 21 2723794 En second lieu, une description sera faite en termes du cas de lecture des données. Tout d'abord, des signaux sont appliqués respectivement à une borne VDD P28, une borne GND P29 et une borne EEMOD P32 et l'EEPROM 8 est mise à un état o la commande directe depuis l'extérieur est possible, avant que l'adresse de la cellule de mémoire de la matrice de cellules de mémoire 11 (voir figure 3) de l'EEPROM 8 devant être lue soit mis aux bornes d'adresses externes P6 à P19, et en outre un signal de lecture est appliqué à la borne R/W P31, ce qui a pour conséquence que les données devant être lues sont lues à destination des bornes de bus de données P20 à P27. Comme il a été décrit plus haut, selon ce mode de réalisation, il est prévu que l'EEPROM 8 autorise que les données puissent être écrites et lues en parallèle par commande directe depuis l'extérieur, et que le registre d'opération 29 puisse être commandé ou contrôlé directement depuis l'extérieur, de façon que les contenus du registre d'opération 29 puissent être librement mis à l'état depuis l'extérieur et l'écriture et la lecture dans et hors de l'EEPROM 8 selon les contenus (mode d'opération) établis dans le registre d'opération 29 puissent être accomplis en parallèle sous la commande directe depuis l'extérieur. Ceci signifie que le test de l'EEPROM 8 peut être fait individuellement et rapidement pour obtenir des contenus d'évaluation satisfaisants. Troisième mode de réalisation La figure 6 est un schéma bloc montrant un agencement d'un micro-ordinateur 28 selon un autre mode de réalisation de cette invention. Dans ce mode de réalisation, l'agencement de base est identique au mode de réalisation montré sur la figure 5, à l'exception du fait que les bornes désignées P6 à P32 reçoivent des signaux extérieurs, une EEPROM 8 et un registre d'opération 29 sont reliés l'un à l'autre par l'intermédiaire d'un bus de commande 31 tel que montré sur la figure 6. Dans ce mode de réalisation, comme montré sur la figure 7, la mémoire de l'EEPROM 8 et le registre d'opération 22 2723794 29 sont réalisés sur le même topogramme de mémoire. Pour cette raison le registre d'opération 29 et l'EEPROM 8 sont reliés par l'intermédiaire du bus de commande ou de contrôle 31, l'un à l'autre. Le bus de commande 31 et les bornes désignées P6 à P32 constituent un second moyen d'entrée et de sortie dans ce mode de réalisation. De plus, étant donné que tous les deux sont réalisés sur le même topogramme de mémoire, des adresses sont également assignées au registre d'opération 29 comme la mémoire EEPROM 8. Par conséquent, lorsque des données sont inscrites dans le registre d'opération 29, l'adresse assignée au registre d'opération 29 est établie dans les bornes d'adresses extérieures P6 à P9 et, subséquemment, les données de mise à l'état sont appliquées aux bornes de données P20 à P27 avant qu'une borne R/W 31 soit mis à l'état d'écriture, en rendant ainsi possible d'exécuter l'écriture des données dans le registre d'opération 29. Supplémentairement, pour l'écriture des données dans i'EEPROM 8, des adresses assignées à i'EEPROM 8, l'adresse à laquelle les données doivent être inscrites est établie dans les bornes d'adresses P6 à P19 avant que les données soient appliquées aux bornes de données P20 à P27 et la borne R/W 31 est mis à l'état d'écriture en pratiquant ainsi l'opération d'écriture. De plus, pour la lecture hors du registre d'opération 29, des adresses du registre d'opération 29, l'adresse à partir de laquelle le contenu sera lu est établie dans les bornes d'adresses P6 à P19 avant que la borne R/W soit mis à l'état de lecture, de façon que le contenu du registre d'opération 29 soit lu aux bornes de données P20 à P27. De façon similaire, pour la lecture des données hors de l'EEPROM 8, l'adresse de EEPROM 8 à laquelle le contenu doit être lu est établie aux bornes d'adresses P6 à P19 avant que la borne R/W soit mis à l'état de lecture, ce qui rend possible de lire le contenu du registre d'opération 29 aux bornes de données P20 à P27. Selon ce mode de réalisation, l'EEPROM 8 et le registre d'opération 29 de i'EEPROM 8 sont adaptés pour pouvoir être 23 2723794 contrôlés ou commandés depuis l'extérieur, à part du fait que le registre d'opération 29 et i'EEPROM 8 sont placés sur le même topogramme de mémoire, ce qui peut offrir le même effet que le second mode de réalisation précédent. Supplémentairement, lorsque l'adresse du registre d'opération 29 est mis aux bornes d'adresses ou lorsque l'adresse de 1'EEPROM 8 est mis aux bornes d'adresses, les données peuvent être écrites et lues facilement et l'évaluation séparée et indépendante de l'EEPROM 8 peut être fait correctement et efficacement. Quatrième mode de réalisation La figure 8 est un schéma bloc montrant un agencement d'un micro-ordinateur selon encore un autre mode de réalisation de cette invention. Ce mode de réalisation prévoit un micro-ordinateur à EEPROM incorporée qui comprend une combinaison des fonctions des premier et troisième modes de réalisation sus-mentionnés. En effet, le registre de commande ou compteur d'instructions 9 et le commutateur de commande 10 pour faire fonctionner séparément 1'EEPROM 8 dans le troisième mode de réalisation sont ajoutés à l'agencement du premier mode de réalisation. Comme cela est montré, le compteur d'instructions 9 est électriquement relié par le bus de système 7 à la CPU 2. Lorsque, sous la commande de la CPU 2 le compteur d'instructions 9 est mis à l'état o l'opération depuis l'extérieur est possible, le commutateur de commande 10 applique les signaux qui sont reçus des bornes désignées P6 à P32 au bus de commande 31, en rendant ainsi possible l'écriture et la lecture directe de 1'EEPROM 8 et le registre d'opération 29 par l'intermédiaire des bornes désignées P6 à P32. D'autre part, lorsque, sous la commande ou contrôle de la CPU 2, le registre de commande ou compteur d'instructions 9 est à l'état o la commande directe extérieure n'est pas autorisée, le commutateur de commande 10 n'accepte pas l'entrée en provenance des bornes désignées P6 à P32, en n'autorisant ainsi pas le transfert du signal au bus de commande 31. L'écriture et la lecture des données dans et hors de 1'EEPROM 8 et le registre d'opération 29 sont 24 2723794 exécutés selon la procédure décrite à l'occasion du troisième mode de réalisation précédent. Le commutateur de commande 10 sert de seconds moyens de commande d'entrée et de sortie pour que les seconds moyens d'entrée et de sortie puissent faire la commutation entre l'autorisation et non autorisation de l'entrée et de la sortie depuis et vers l'extérieur, sous la commande de la CPU 2. Bien que la mise à l'état du compteur d'instructions 9 ait été changé par la CPU 2 dans ce mode de réalisation, ici la sortie du compteur d'instructions 9 est reliée à la résistance d'excursion basse A (voir figure 2), la sortie du compteur d'instruction 9 est automatiquement fixée au moment de la mise en service de l'alimentation en puissance si bien que la commande directe de i'EEPROM 8 et du registre d'opération 29 depuis l'extérieur par l'intermédiaire des bornes désignées P6 à P32 devient possible même si la CPU 2 ne fonctionne pas. De plus, bien que dans ce mode de réalisation le commutateur de commande 10 soit relié aux bornes désignées P6 à P32 et le bus de commande 31 soit connecté au commutateur de commande 10, il est également possible que les bornes désignées P6 à P32 soient reliées au bus de commande 31 avant d'être reliées au commutateur de commande 10. Ce cas créé également le même effet. Comme il a été décrit plus haut, dans ce mode de réalisation, le registre d'opération 29 de I'EEPROM 8 est adapté pour pouvoir être contrôlé de l'extérieur, et le registre d'opération 29 et 1'EEPROM 8 sont placés sur le même topogramme de mémoire, à part du fait que le compteur d'instructions 9 est adapté pour sélectivement prendre l'autorisation ou la non autorisation de la commande directe de 1'EEPROM 8 depuis l'extérieur, ce qui rend possible d'évaluer séparément et efficacement 1'EEPROM 8 sans dépendre de la CPU 2, aussi bien pour gagner en sécurité des données avec l'opération séparée de l'EEPROM inhibée avant que le micro-ordinateur 32 soit mis dans le commerce. 2723794 Cinquième mode de réalisation La figure 9 est un organigramme montrant un procédé de fabrication de l'EEPROM 8 du micro-ordinateur selon le quatrième mode de réalisation. Tout d'abord, le micro- ordinateur à EEPROM incorporé selon le quatrième mode de réalisation est assemblé ou fabriqué (étape S0), puis il suit une étape de test. Pour le test de I'EEPROM 8, le contenu du registre d'opération 29, si cela est demandé, est mis à l'état par la CPU 2 (étape S1) avant que le test d'écriture/lecture de l'EEPROM 8 soit réalisé simplement par l'intermédiaire de la CPU 2 (étape S2). A ce moment, l'entrée et la sortie des données en série de et vers l'extérieur sont faites par le terminal I/O P5, et ainsi le test est fait selon que oui ou non l'écriture et la lecture de données dans et hors de i'EEPROM sont possibles sous la commande de la CPU 2, mais aucun test n'est fait, par exemple, sous forme d'écriture continue de données dans i'EEPROM 8, un grand nombre de fois, par exemple approximativement 10000 fois, ce qui exige beaucoup de temps. Subséquemment, sous la commande de la CPU 2, le compteur d'instructions 9 est mis à l'état o la commande directe de l'EEPROM 8 depuis l'extérieur est autorisée et, si cela est demandé, le registre d'opération 29 est directement commandé depuis l'extérieur à l'aide des bornes désignées P6 à P31 pour commuter le mode d'opération (étape S3), avant que le test tel que l'écriture continu dans l'EEPROM 8 qui exige beaucoup de temps soit fait à l'aide des bornes désignées P6 à P31 (étape S4). Puis, dans le micro- ordinateur considéré comme étant un bon produit, le registre d'opération 29, si cela est nécessaire, est directement commandé depuis l'extérieur par l'intermédiaire des bornes désignées P6 à P31 pour commuter le mode d'opération (étape S5) avant que l'écriture des données initiales dans l'EEPROM 8 soit réalisée par l'intermédiaire des bornes désignées P6 à P31 (étape S6). Après, le compteur d'instructions 9 est mis par la CPU 2 à l'état d'inhibition, pour terminer le test de 1'EEPROM 8 (étape 7). Ainsi, l'écriture/lecture directe de données dans et hors i'EEPROM 8 depuis l'extérieur devient 26 2723794 impossible sauf si la manière de libération de l'état d'inhibition du compteur d'instructions 9 est connue. Selon un procédé de fabrication d'un micro-ordinateur selon le premier mode de réalisation, du fait que rien n'est prévu dans le registre d'opération, les processus correspondant aux étapes S1, S3 et S5 sur la figure 9 ne sont pas nécessaires. De plus, dans un procédé de fabrication d'un micro-ordinateur selon les second et troisième modes de réalisation, du fait que rien n'est prévu côté compteur d'instructions 9, le processus correspondant à l'étape S7 sur la figure 9 devient non nécessaire. Dans les micro-ordinateurs selon les premier au quatrième modes de réalisation, l'écriture des données initiales et le test de 1'EEPROM 8 qui nécessitent beaucoup de temps, sont faits avec une EEPROM 8 directement commandée depuis l'extérieur, grâce à quoi il est possible d'abréger le temps nécessaire pour le test de 1'EEPROM 8 et le temps demandé pour l'écriture des données initiales dans celle-ci, ce qui améliore de façon efficace la productivité. Supplémentairement, étant donné que dans les premier à quatrième modes de réalisation le compteur d'instructions 9 est mis à l'état d'inhibition après l'écriture des données initiales, la sécurité des données après la mise dans le commerce peut être obtenue. De plus, étant donné dans les second à quatrième modes de réalisation le contenu du registre d'opération est directement commandé depuis l'extérieur de façon à être changé même si l'équipement périphérique autre que 1'EEPROM 8 n'est pas en fonctionnement, il est possible de faire le test pour prévoir un contenu d'évaluation excellent, aussi bien que de changer librement le mode d'écriture des données initiales. Selon le premier aspect de la présente invention, on a prévu les seconds moyens d'entrée et de sortie pour directement accomplir l'écriture et la lecture dans et hors de la mémoire de 1'EEPROM depuis l'extérieur et des moyens de commande d'entrée et de sortie externes pour accomplir la commutation entre l'autorisation et la non autorisation de 27 2723794 l'entrée ou de la sortie depuis et à destination de l'extérieur qui sont faites par les seconds moyens d'entrée et de sortie, ce qui rend possible de mener rapidement les processus tels que le test d'écriture continu dans la mémoire EEPROM, ce qui a exigé jusqu'à présent beaucoup de temps. Supplémentairement, selon le second aspect, étant donné que les moyens de commande commutent entre l'autorisation et la non autorisation de l'entrée et de sortie depuis et vers l'extérieur, si la commutation est faite avant de façon que l'entrée et la sortie de et vers l'extérieur soient inhibées lorsque le micro-ordinateur est mis dans le commerce, il est possible d'empêcher que des données soient réécrites et lues dans le commerce. De plus, l'invention crée également l'effet qui rend les processus de fabrication rapide et facile et améliore la sécurité des données. Selon le troisième aspect, on a prévu des seconds moyens d'entrée et de sortie pour directement accomplir l'écriture et la lecture dans et hors de la mémoire de î'EEPROM depuis l'extérieur, si bien que la commande du registre d'opération de 1'EEPROM est directement faite depuis l'extérieur par l'intermédiaire des seconds moyens d'entrée et de sortie. Ceci permet de mener rapidement les processus tels que le test d'écriture continu dans la mémoire EEPROM qui a pris jusqu'à présent beaucoup de temps et d'établir librement les contenus du registre d'opération depuis l'extérieur pour le test d'évaluation de 1'EEPROM. Supplémentairement, il est possible d'améliorer la fiabilité. Selon le cinquième aspect, on a prévu les seconds moyens d'entrée et de sortie pour directement accomplir l'écriture et la lecture dans et hors de la mémoire de l'EEPROM depuis l'extérieur et des moyens de commande d'entrée et de sortie extérieurs pour exécuter la commutation entre l'autorisation et la non autorisation de l'entrée et de sortie de et vers l'extérieur, qui doivent être faites par les seconds moyens d'entrée et de sortie. De plus, la commande du registre d'opération de 1'EEPROM est faite directement depuis l'extérieur par l'intermédiaire des 28 2723794 seconds moyens d'entrée et de sortie. Ceci permet de mener rapidement des processus tels que le test d'écriture continu dans la mémoire EEPROM ce qui nécessitait jusqu'à présent beaucoup de temps et d'établir librement les contenus du registre d'opération depuis l'extérieur pour le test d'évaluation de i'EEPROM. Supplémentairement, étant donné que les moyens de commande commutent entre l'autorisation et la non autorisation de l'entrée et de la sortie de et vers l'extérieur, si la commutation est faite avant de façon que l'entrée et la sortie soient inhibées lorsque le micro- ordinateur est mis dans le commerce, il est possible d'éviter que les données soient réécrites et lues lorsqu'elles sont dans le commerce. De plus, l'invention créée également l'effet qui rend le processus de fabrication rapide et facile et améliore la sécurité des données et la fiabilité du produit. Selon les quatrième et sixième aspects, la mémoire EEPROM et le registre d'opération sont placés sur le même topogramme de mémoire, qui peut facilement exécuter l'écriture et la lecture des données dans et hors de la mémoire EEPROM et le registre d'opération en établissant simplement une adresse de la mémoire EEPROM ou une adresse dans le registre d'opération dans les seconds moyens d'entrée et de sortie. Selon les septième et huitième aspects, les moyens de mise à l'état initial sont prévus qui sont adaptés pour mettre en état les moyens de commande extérieurs d'entrée et de sortie de façon que l'entrée et la sortie soient possible à l'état initial, si bien que le micro-ordinateur peut être mis dans un état dans lequel la commande directe est automatiquement autorisée depuis l'extérieur au moment de la mise en service d'une alimentation en énergie. Selon le neuvième aspect, dans un procédé de fabrication d'un micro-ordinateur, la commande directe de 1'EEPROM est établie depuis l'extérieur, en menant rapidement les processus tels que le test d'écriture continu dans la 29 2723794 mémoire EEPROM ce qui nécessitait jusqu'à présent beaucoup de temps. Supplémentairement, selon les onzième et treizième aspects, étant donné que la commutation était faite entre l'autorisation et la non autorisation de l'entrée et de sortie depuis et vers l'extérieur, par des moyens de commande d'entrée et de sortie extérieurs, après, si la commutation est faite avant de façon que l'entrée et la sortie vers et depuis l'extérieur soient inhibées quand le micro-ordinateur est mis dans le commerce, il est possible d'empêcher que les données soient reécrites et lues dans le commerce. En outre, l'invention procure également l'effet de rendre le processus de fabrication rapide et facile et améliore la fiabilité du produit comme la sécurité des données. Selon le douzième aspect, le registre d'opération qui peut être commandé depuis l'extérieur est adapté de façon que les contenus du registre d'opération soient librement changés depuis l'extérieur pour le test d'évaluation de 1'EEPROM, ce qui rend possible d'enrichir les contenus d'évaluation lors du test d'évaluation. Selon le dixième aspect, dans un procédé de fabrication d'un microordinateur à EEPROM incorporée, la commande directe de i'EEPROM est faite depuis l'extérieur, menant ainsi rapidement les processus tels que le test d'écriture continu dans la mémoire EEPROM ce qui nécessitait jusqu'à présent beaucoup de temps. Supplémentairement, le registre d'opération qui peut être contrôlé de l'extérieur est adapté de façon que les contenus du registre d'opération puissent être librement changés depuis l'extérieur pour le test d'évaluation de 1'EEPROM, ce qui rend possible d'enrichir les contenus d'évaluation au cours du test d'évaluation. Selon les quatrième et cinquième aspects, la mémoire EEPROM et le registre d'opération sont disposés sur un même topogramme de mémoire, qui peut facilement réaliser l'écriture et la lecture des données dans et hors de la mémoire EEPROM et du registre d'opération en mettant simplement une adresse de la mémoire EEPROM ou une adresse du 2723794 registre d'opération dans les seconds moyens d'entrée et de sortie, ce qui assure un test d'évaluation rapide et effectif. Il faut comprendre que le précédent concerne seulement des modes de réalisation préférés de l'invention et que celle-ci couvre tous les changements et modifications des modes de réalisation utilisés ici à titre de description, qui ne sortent pas de l'esprit et du cadre de l'invention. 31 2723794 REVENDICATIONS 1. Micro-ordinateur caractérisé en ce qu'il comprend: un moyen de traitement central; une EEPROM (8) étant une mémoire non volatile permettant que des données soient électriquement écrites et lues; des premiers moyens d'entrée/sortie (6) électriquement reliés audit moyen de traitement central pour accomplir l'entrée et la sortie d'un signal de et vers l'extérieur sous la commande dudit moyen de traitement central; des seconds moyens d'entrée/sortie (P6-P32) électriquement reliés à ladite EEPROM pour réaliser l'entrée et la sortie d'un signal de et vers l'extérieur directement si bien que l'écriture et la lecture de données dans et hors de ladite EEPROM soient exécutées directement depuis l'extérieur; et des moyens de commande de commutation de signaux (24, , 26), électriquement reliés entre ladite EEPROM et lesdits premier et second moyens d'entrée/sortie pour sélectivement accomplir la commutation entre ledit signal en provenance desdits premiers moyens entrée/sortie et ledit signal desdits seconds moyens entree/sortie. 2. Micro-ordinateur selon la revendication 1, caractérisé en ce qu'il comprend en outre: des premiers moyens de commande entree/sortie extérieurs, électriquement reliés entre les moyens de commande de commutation de signaux précités et les seconds moyens entree/sortie précités pour réaliser la commutation entre l'autorisation et la non autorisation de l'entrée et de la sortie de et vers l'extérieur par les seconds moyens d'entrée/sortie sous la commande du moyen de traitement central précités. 3. Micro-ordinateur selon la revendication 1, caractérisé en ce qu'il comprend en outre: 32 2723794 un registre d'opération électriquement relié au moyen de traitement central précité et aux seconds moyens entrée/sortie précités de façon qu'un mode d'opération de 1'EEPROM précitée soit établi soit par ledit moyen de traitement central soit par lesdits seconds moyens entree/sortie. 4. Micro-ordinateur selon la revendication 3, caractérisé en ce que l'EEPROM précitée et le registre d'opération précité sont réalisés sur le même topogramme de mémoire. 5. Micro-ordinateur selon la revendication 3, caractérisé en ce qu'il comprend en outre: des seconds moyens de commande d'entrée/sortie extérieurs, électriquement reliés entre les moyens de commande de commutation de signaux précités et les seconds moyens d'entrée/sortie précités et entre le registre d'opération et les seconds moyens d'entrée/sortie pour accomplir la commutation entre l'autorisation et la non autorisation de l'entrée/sortie de et vers l'extérieur & accomplir par les seconds moyens d'entrée/sortie sous la commande dudit moyen de traitement central. 6. Micro-ordinateur selon la revendication 5, caractérisé en ce que 1'EEPROM précitée et le registre d'opération précité sont réalisés sur le même topogramme de mémoire. 7. Micro-ordinateur selon la revendication 2, caractérisé en ce qu'il comprend en outre: des premiers moyens de mise à l'état initial pour automatiquement mettre les premiers moyens de commande d'entrée/sortie extérieurs dans un état dans lequel l'entrée et la sortie de et vers l'extérieur sont possibles, au moment de la mise en service de l'alimentation en énergie. 8. Micro-ordinateur selon la revendication 5, caractérisé en ce qu'il comprend en outre: des seconds moyens de mise à l'état initial pour automatiquement mettre les seconds moyens de commande d'entrée/sortie extérieurs dans un état dans lequel l'entrée 33 2723794 et la sortie de et vers l'extérieur sont possibles, au moment de la mise en service de l'alimentation en énergie. 9. Procédé de fabrication d'un micro-ordinateur, caractérisé en ce qu'il comprend les opérations de: produire un micro- ordinateur ayant un moyen de traitement central; une EEPROM qui est une mémoire non volatile permettant que des données soient électriquement écrites et lues; des premiers moyens d'entrée/sortie électriquement reliés audit moyen de traitement central pour réaliser l'entrée/sortie d'un signal de et vers un extérieur sous la commande dudit moyen de traitement central; des seconds moyens d'entrée/sortie électriquement reliés à ladite EEPROM pour accomplir l'entrée et la sortie d'un signal de et vers l'extérieur, directement, de façon que l'écriture et la lecture des données dans et hors de ladite EEPROM soient exécutées directement depuis l'extérieur; et des moyens de commande de commutation de signaux électriquement reliés entre ladite EEPROM et lesdits premiers et seconds moyens d'entrée/sortie pour sélectivement accomplir la commutation entre ledit signal en provenance desdits premiers moyens d'entrée/sortie et ledit signal en provenance desdits seconds moyens d'entrée/sortie; tester l'écriture et la lecture des données dans et hors de 1'EEPROM par l'intermédiaire desdits premiers moyens d'entrée/sortie et dudit moyen de traitement central; directement tester l'écriture et la lecture des données dans et hors 1'EEPROM depuis l'extérieur par l'intermédiaire des seconds moyens d'entrée/sortie; et écrire des données initiales dans ladite EEPROM. 10. Procédé de fabrication d'un micro-ordinateur selon la revendication 9, caractérisé en ce que ledit micro- ordinateur comprend en outre un registre d'opération électriquement relié au moyen de traitement central et aux seconds moyens d'entrée/sortie de façon qu'un mode d'opérations de ladite EEPROM soit établi soit par ledit moyen de traitement central soit par lesdits seconds moyens d'entrée/sortie; 34 2723794 et comprenant en outre l'opération d'établir un mode d'opération de ladite EEPROM dans le registre d'opération par l'intermédiaire desdits seconds moyens d'entrée/sortie. 11. Procédé de fabrication d'un micro-ordinateur selon la revendication 9, dans lequel ledit micro-ordinateur comprend en outre des premiers moyens de commande extérieurs d'entrée/sortie électriquement reliés entre les moyens de commande de commutation de signaux et les seconds moyens d'entrée/sortie précités pour assurer la commutation entre l'autorisation et la non autorisation de l'entrée et de la sortie de et vers l'extérieur à effectuer par lesdits seconds moyens d'entrée/sortie sous la commande dudit moyen de traitement central; caractérisé en ce qu'il comprend en outre les opérations: d'inhiber par lesdits premiers moyens de commande extérieurs d'entrée/sortie que l'entrée et la sortie de et vers l'extérieur puissent être faites par lesdits seconds moyens d'entrée/sortie. 12. Procédé de fabrication d'un miro-ordinateur selon la revendication 11, dans lequel ledit micro-ordinateur comprend en outre un registre d'opération électriquement relié au moyen de traitement central précité et au second moyen d'entrée/sortie précités de façon qu'un mode d'opération de ladite EEPROM soit établi soit par ledit moyen de traitement central, soit par lesdits seconds moyens d'entrée/sortie; caractérisé en ce qu'il comprend en outre l'opération: d'établir un mode d'opération de ladite EEPROM dans ledit registre d'opération par l'intermédiaire desdits seconds moyens d'entrée/sortie. 13. Procédé de fabrication d'un micro-ordinateur selon la revendication 10, dans lequel le micro-ordinateur comprend en outre des seconds moyens de commande extérieurs d'entrée/sortie, électriquement reliés entre les moyens de commande de commutation de signaux précités et les seconds moyens d'entrée/sortie précités et entre le registre 2723794 d'opération précité et les seconds moyens d'entrée/sortie précités pour accomplir la commutation entre l'autorisation et la non autorisation de l'entrée et de la sortie de et vers l'extérieur qui doivent être faites par les seconds moyens d'entrée/sortie sous la commande dudit moyen de traitement central; caractérisé en ce qu'il comprend en outre les opérations: d'inhiber par lesdits seconds moyens de commande externes d'entrée/sortie que l'entrée et la sortie de et vers l'extérieur soient faites par lesdits seconds moyens d'entrée/sortie. 14. Procédé de fabrication d'un micro-ordinateur selon la revendication 10, caractérisé en ce que l'EEPROM précitée et le registre d'opération précité sont réalisés sur le même topogramme de mémoire. 15. Procédé de fabrication d'un micro-ordinateur selon la revendication 12, caractérisé en ce que l'EEPROM précitée et le registre d'opération précité sont réalisés sur le même topgramme de mémoire.