Brevet FR2724242A1 — publié le 19960308

PROCEDE D'AUTO-ETALONNAGE D'UN SYSTEME ASSERVI BT SYSTEME ETALONNE PAR LE PROCEDE La présente invention est relative à un procédé pour l'étalonnage automatique d'une système asservi selon la méthode décrite faisant intervenir un dispositif dans la demande de brevet français nO 89 11386. L'exemple donné dans la suite est celui d'un ensemble de mesure de tension, mais le procédé de l'invention peut être généralisé. L'invention a pour objet un procédé pour l'autoétalonnage d'un circuit électronique de mesure comprenant un organe de mesure (11) élaborant un signal de mesure (Ve), un amplificateur de puissance fournissant un signal de sortie (Vs), et un processeur (14) effectuant un asservissement en amplitude et en phase de l'amplificateur de puissance (16) grâce à une boucle de contre-réaction comportant un transformateur de contre-réaction (20) fournissant au transformateur un signal de contre-réaction (Vs'), caractérisé en ce qu'il comprend les opérations suivantes: a) on prend l'ensemble comprenant l'organe de mesure, l'amplificateur de puissance et le transformateur de contreréaction dans une boucle comprenant un composant étalon, b) on alimente cette boucle par une tension alternative élaborée par le processeur, c) on applique ledit signal de mesure (Ve) et ledit signal de sortie (Vs) à une cellule d'étalonnage comprenant des coefficients de correction de l'erreur (Ve - Vs), d) on fait dérouler audit processeur (14) un programme de calcul desdits coefficients qui comprend les étapes suivantes: - projections de l'erreur sur la composante en phase et et sur la composante en quadrature du signal de mesure (Ve), - intégrations selon la méthode de détection synchrone desdites quantités projetées, - rebouclage jusqu'à convergence. Avantageusement, le composant étalon est un condensateur (Co). L'invention a également pour objet un système comprenant un organe de mesure (11) élaborant un signal de mesure (Ve), un amplificateur de puissance fournissant un signal de sortie (Vs), et un processeur (14) effectuant un asservissement en amplitude et en phase de l'amplificateur de puissance (16) grâce à une boucle de contre-réaction comportant un transformateur de contre-réaction (20) fournissant au transformateur un signal de contre-réaction (Vs'), caractérisé en ce que le processeur comporte un programme d'asservissement par détection synchrone en phase et en quadrature utilisant les coefficients de correction calculés selon le procédé précité. L'invention est expliquée sur un exemple de mise en oeuvre du procédé appliqué à un dispositif de mesure de tension du type dit "transformateur de tension capacitif", en référence au dessin annexé dans lequel: - la figure 1 est un schéma d'un transformateur de tension capacitif, - la figure 2 est un schéma expliquant l'asservissement en gain et en phase de l'amplificateur de sortie, - la figure 3 est un schéma d'une boucle d'étalonnage pour letransformateur de tension capacitif, - la figure 4 est un diagranme expliquant 1'algorithme pour le calcul d'une cellule d'étalonnage, - la figure 5 est un diagramme expliquant comment la cellule d'étalonnage est insérée dans le programme d'asservissement du système. Dans la figure 1, le rectangle en traits tiretés délimite le schéma d'un dispositif de mesure de tension du type transformateur capacitif de tension, désigné dans la suite par l'abréviation RCTE. La référence L désigne la ligne dont on mesure la tension. Le condensateur haute tension Ca est relié d'une part à la ligne L et d'autre part, par un câble coaxial 10 à l'entrée négative d'un intégrateur 11. Le condensateur basse tension Cb est relié entre cette entrée négative et la sortie de l'amplificateur. L'entrée positive de l'amplificateur est reliée à la terre. Le signal de sortie de l'intégrateur Ve est adressé à l'entrée d'un bloc de traitement de signal 14, par exemple un processeur tel qu'un microprocesseur, dont le rôle est notamment d'effectuer l'asservissement de l'amplificateur décrit plus loin. Le signal Va de sortie du microprocesseur 14 est adressé, à travers un transformateur d'isolement 15, à un amplificateur de puissance 16 dont la sortie est reliée au primaire 17A d'un transformateur de puissance 17; le secondaire 17B du transformateur est relié à une résistance de charge 18 aux bornes de laquelle on recueille le signal de mesure Vs. L'amplificateur 16 est doté d'une boucle d'asservissement 19 comprenant un transformateur de contreréaction 20 fournissant au microprocesseur une tension Vs'. L'asservissement est assuré par le microprocesseur 14, conne il a été décrit dans le brevet français nO 89 11 386 du 30 août 1989. Ce dispositif d'asservissement est rappelé en référence à la figure 2. L'asservissement est réalisé par le microprocesseur doté d'un programme dont la figure 2 est une représentation analogique. Au moyen de convertisseurs analogique-numérique 21 et 22, les tensions Ve et Vs' sont échantillonnées à des instants tO, tl, t2,...tn-1, tn, tn+l,.... A chacun de ces instants, on connaît donc les valeurs de Vs' et Ve et on en effectue la différence Vs' (tn) - Ve(tn) (cercle 22A). On désigne cette différence par la notation "erreur(tn)". La correction en phase est illustrée par la branche supérieure du diagramme de la figure 2. On élabore (rectangle 23) un signal appelé signea(tn) qui est égal à +1 si Ve(tn) est supérieur ou égal à zéro, et égal à -1 si Ve(tn) est inférieur à zéro. On élabore par multiplication (cercle 24) un signal erreur~a(tn) = (tn)xsignea(tn). Par intégration (rectangle 25), on élabore un signal inta(tn) = inta(tn-l) + erreur~a(tn) x sa Dans cette relation, sa est un facteur d'échelle d'intégration. Par multiplication (cercle 26), on calcule une grandeur ea(tn) = inta(tn) x Ve(tn). Cette grandeur ea(tn) est la valeur de la correction en phase. Par soustraction (cercle 27), la quantité Ve(tn) -ea(tn) est obtenue. La correction en quadrature est effectuée par la branche inférieure du diagramme de la figure 2. Par dérivation (rectangle 32), on on obtient un signal quadr(tn) = Ve(tn) - Ve(tn-l) en quadrature avec Ve. On détermine (rectangle 33) le signal signeg(tn) qui est égal à +1 si quadr(tn) est supérieur ou égal à zéro et égal à -1 si quadr(tn) est négatif. On élabore par multiplication (cercle 34) un signal erreurg(tn) = erreur(tn)xsigneg(tn). Par intégration (rectangle 35), on élabore un signal int p(tn) intg(tn-l) + erreurg(tn) x sp Dans cette relation, Ep est un facteur d'échelle d'intégration. Par multiplication (cercle 36), on calcule une grandeur ep(tn) = intg(tn) x quadr(tn). Cette grandeur ep(tn) est la valeur de la correction en quadrature. Par soustraction (cercle 37), la quantité Va(tn) = Ve(tn) -ea(tn) -ep(tn) est obtenue. Le but de l'invention est d'étalonner, dans le dispositif représenté dans la figure 1, l'ensemble délimité par le rectangle en traits tiretés et comprenant notamment l'intégrateur 11, et le transformateur de contre-réaction 20. En effet, la réponse de ces composants n'est connue qu'avec une tolérance de l'ordre de 5t; il faut donc appliquer aux sorties qu'ils fournissent une correction en gain et en phase (étalonnage) afin de garantir la précision globale de l'ensemble. Selon l'invention, l'auto-étalonnage de l'ensemble intégrateur-amplificateur-asservissement est réalisé à l'aide d'un seul composant externe; de préférence, ce composant est une capacité étalon. Selon l'invention, l'auto-étalonnage est effectué par un programme déroulé par le microprocesseur 14 et qui est différent du programme d'asservissement précédemment décrit. Selonl'invention, l'ensemble intégrateuramplificateur-asservissement est pris dans une boucle incluant la capacité étalon. Une telle boucle est représentée dans la figure 3. Les éléments communs aux figures 1 et 3 ont reçu les mêmes numéros de référence. La boucle représentée dans la figure 3 est excitée par une source 35 générée par le processeur 14 et fournissant un signal alternatif Va. La référence 40 désigne symboliquement la cellule correctrice au sein du processeur 14. L'amplificateur 16 sort une tension Vs qui est rebouclée sur le processeur en Vsl, via le transformateur de contre-réaction 20, et en Ve via une capacité étalon Co et l'intégrateur 11. Les erreurs de tolérance sur la capacité d'intégration C et le transformateur de contre-réaction 20 introduisent une erreur sur Ve et une erreur sur Vs'. L'algorithme déroulé par le processeur calcule alors une cellule à appliquer à Vs afin de rétablir Ve = Vs. Les erreurs de tolérance sur la capacité d'intégration et le transformateur de contre-réaction sont corrigées par la cellule d'étalonnage ainsi calculée. La figure 4 est une représentation analogique de 1algorithme déroulé par le programme pour calculer la cellule d'étalonnage précitée, qui conduira à la détermination des coefficients de correction en amplitude et en phase, désignés par coeff~ampl(tn) et coeff phase(tn) respectivement. On lit les valeurs de Ve(tn) et de Vs'(tn) (rectangles 50 et 51 respectivement) qui, comme précédemment, sont échantillonnées aux instants tl, t2,...,tn-1, tn, tn+1,... Une correction en phase est appliquée à Vs', permettant d'élaborer Vs"(tn) = Vs'(tn) x (1 coeff~ampl(tn-l)), par multiplication (rectangle 52) de Vs par une valeur au départ arbitraire de coeff ampl(tn-l) et par soustraction (cercle (53). Une correction en quadrature est appliquée à Vs": on calcule: d dephase(tn)=d Vs n = Vs"(tn) - Vs1 (tn-l) (rectangle 54), 'h puis on détermine corrghase (tn) = coeff-phase (tn-1) x dephase(tn) par multiplication (rectangle 55), avec au départ une valeur arbitraire de coeffphase(tn-1), puis par soustraction (cercle 56): Vs"' (tn) = v"s(tn) - coeffghase(tn-l)x dephase(tn) Par soustraction (cercle 57), on obtient le signal erreur(tn) = Vs"'(tn) - Ve(tn) On calcule le coefficient de correction en phase par détection synchrone en phase On détermine (rectangle 58):: signea(tn) = 1 si Ve(tn) est supérieur ou égal à zéro signea(tn) = -1 si Ve(tn) est inférieur à zéro On calcule par multiplication (cercle 59) mult~a(tn) = erreur(tn) x signea(tn) et on intègre cette valeur (rectangle 60) pour obtenir: int~a(tn) = int a(tn-l) + mult~a(tn) x Dans cette relation sa est un facteur d'échelle d'intégration. La valeur int~a(tn) est rebouclée sur le rectangle 52 pour convergence par itération jusqu'à obtention d'une erreur nulle en amplitude. On obtient alors coeff~ampl(tn) = int~a(tn). On calcule le coefficient de correction en quadrature par détection synchrone en quadrature On calcule (rectangle (67): quadr(tn) = Vetn) - Vetn-l) On détermine (rectangle 68): signeg(tn) = 1 si quadr(tn) est supérieur ou égal à zéro signeg(tn) = -1 si quadr(tn) est inférieur à zéro On calcule par multiplication (cercle 69) mult p(tn) = erreur(tn) x signeg(tn) et on intègre cette valeur (rectangle 60) pour obtenir: intg(tn) = intg(tn-l) + mult~(tn) X sp Dans cette relation cp est un facteur d'échelle d'intégration. La valeur int p(tn) est rebouclée sur le rectangle 55 pour convergence par itération jusqu'à obtention d'une erreur nulle en phase. On obtient alors coeff phase (tn) = intg(tn). La figure 5 illustre l'algorithme d'asservissement de la figure 2 avec en application au signal Vs'(tn) de la cellule de correction décrite dans la figure 4. Les éléments communs aux figures 2, 4 et 5 ont reçu les mêmes numéros de référence. On notera que le condensateur étalon pourrait être remplacé par une résistance étalon, en recréant la quadrature par un traitement numérique. L'invention s'applique à tous les systèmes de mesure de précision faisant intervenir un programme d'asservissement de type à détection synchrone. REVENDICATIONS 1/ Procédé pour l'auto-étalonnage d'un circuit électronique de mesure comprenant un organe de mesure (11) élaborant un signal de mesure (Ve), un amplificateur de puissance fournissant un signal de sortie (Vs), et un processeur (14) effectuant un asservissement en amplitude et en phase de l'amplificateur de puissance (16) grâce à une boucle de contre-réaction comportant un transformateur de contreréaction (20) fournissant au transformateur un signal de contre-réaction (Vs'), caractérisé en ce qu'il comprend les opérations suivantes: a) on prend l'ensemble comprenant 1' organe de mesure, l'amplificateur de puissance et le transformateur de contreréaction dans une boucle comprenant un composant étalon, b) on alimente cette boucle par une tension alternative élaborée par le processeur, c) on applique ledit signal de mesure (Ve) et ledit signal de sortie (Vs') à une cellule d'étalonnage comprenant des coefficients de correction de l'erreur (Ve - Vs), d) on fait dérouler audit processeur (14) un programme de calcul desdits coefficients qui comprend les étapes suivantes: - projections de l'erreur sur la composante en phase et et sur la composante en quadrature du signal de mesure (Ve), - intégrations selon la méthode de détection synchrone desdites quantités projetées, - rebouclage jusqu'à convergence. 2/ Procédé selon la revendication 1, caractérisé en ce que le composant étalon est un condensateur (Co). 3/ Dispositif de mesure de précision comprenant un organe de mesure (11) élaborant un signal de mesure (Ve), un amplificateur de puissance fournissant un signal de sortie (Vs), et un processeur (14) effectuant un asservissement en amplitude et en phase de l'amplificateur de puissance (16) grâce à une boucle de contre-réaction comportant un transformateur de contre-réaction (20) fournissant au transformateur un signal de contre-réaction (Vs'), caractérisé en ce que le processeur comporte un programme d'asservissement par détection synchrone en phase et en quadrature utilisant les coefficients de correction calculés selon le procédé des revendications 1 et 2.