Brevet FR2724055A1 — publié le 19960301

La présente invention conceme, de façon générale, les dispositifs à semiconducteur et, plus particulièrement, un nouvel amplificateur à semiconcucteur. Jusqu'ici, on a utilisé des transistors à l'arséniure de gallium (GaAs) pour réaliser des amplificateurs de radiofréquence (RF) ayant des fréquences de fonctionnement qui dépassent généralement 100 MHz. Ces amplificateurs antérieurs utilisent généralement des transistors à canal N pour constituer le dispositif amplificateur actif. On polarise typiquement le transistor à canal N sur un point de repos en courant continu qui se trouve entre une tension positive et une tension négative, de façon qu'un signal d'entrée puisse être amplifié par le transistor. Du fait de cette polarisation, l'amplificateur consomme de l'énergie même lorsqu'aucun signal n'est appliqué à l'entrée de l'amplificateur. A titre d'exemple, un semblable amplificateur de puissance RF destiné à un téléphone cellulaire pourrait avoir une consommation de puissance au repos d'environ 900 mW (150 mA à 6 V).Cette consommation de puissance élevée limite la durée de fonctionnement utile du téléphone cellulaire. ll serait donc souhaitable de pouvoir disposer d'un amplificateur qui utilise moins de 900 mu (150mA) pendant son fonctionnement en l'absence de signal. La description suivante, conçue à titre d'illustration de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages ; elle s appuie sur la figure unique qui est une vue agrandie en coupe et en perspective d'un amplificateur selon l'invention. Sur la figure unique, est représentée une vue agrandie en perspective d'une partie en section droite d'un amplificateur 10 à hétérojonction d'arséniure de gallium du type complémentaire. L'amplificateur 10 utilise une paire de transistors complémentaires qui comporte un transistor à effet de champ It à hétérojonction à canal N et un transistor à effet de champ 12 à hétérojonction à canal P qui sont interconnectés l'un à l'autre suivant une configuration d'empilement. Le transistor 12 se présente sous la forme de trois transistors à effet de champ à hétérojonction parallèles comprenant un premier transistor 13, un deuxième transistor 14, et un troisième transistor 16. On a partagé le transistor 12 en les transistors 13, 14 et 16 afin de minimiser l'aire occupée par l'amplificateur 10. Les transistors 11 et 12 ont été fabriqués selon un processus GaAs du type complémentaire. Selon ce processus, on utilise un substrat 17 d'arséniure de gallium (GaAs), que l'on revêt d'une couche tampon de GaAs épitaxiale 18. On forme la couche 18 par épitaxie par faisceau moléculaire (MBE), par dépôt chimique d'organométallique en phase vapeur (MOCVD), ou par d'autres procédés épitaxiaux qui sont bien connus de l'homme de l'art. Sur la couche tampon 18, on forme une couche de canal 42.Le matériau utilisé pour la couche 42 facilite la formation d'un gaz électronique à deux dimensions et comprend de préférence de l'arséniure de gallium et d'indium non dopé (InGaAs). Sur le dessus de la couche 42, on fait croître par épitaxie une couche isolante 41 afin de réduire la conduction de la grille dans le sens passant et de permettre que les transistors 1 1 et 12 aient un niveau accru d'attaque de grille. De préférence, la couche isolante 41 comprend de l'arséniure de gallium et d'aluminium non dopé possédant une fraction molaire d'au moins 70 % pour l'arséniure de gallium afin de minimiser le courant de fuite de grille des transistors 11 et 12. On forme une grille 20 du type canal N sur la couche 41 dans la région où le transistor 11 est formé. On forme respectivement une première grille 23 du type canal P, une deuxième grille 28 du type canal P et une troisième grille 32 du type canal P dans les régions où les transistors 16, 14 et 13 respectifs sont formés. Comme on le verra ultérieurement, on choisit la longueur et la largeur des grilles 20, 23, 28 et 32 de façon à obtenir une consommation de puissance extrêmement faible au point de repos et à minimiser les distorsions du signal de sortie de l'amplificateur 10. Typiquement, on forme les grilles 20, 23, 28 et 32 en appliquant un matériau de grille et en faisant appel à des techniques de gravure ionique réactive pour former des motifs dans le matériau de grille. Ces techniques sont bien connues de l'homme de l'art. De préférence, le matériau utilise pour les grilles 20, 23, 28 et 32 est le nitrure de tungstène et de titane (riWN). On utilise la grille 20 comme masque pour former par implantation ionique une région 19 de source de type N et une région 21 de drain de type N associées au transistor 11.De même, on utilise les grilles 23, 28 et 32 comme masques pendant la formation des regions de souree et de drain de type P des transistors 16, 14 et 13. La source 22 est formée au voisinage de la grille 23 et fait fonction à la fois de source pour le transistor 16 et de première source pour le transistor 12. Un drain 24 est placé entre les grilles 23 et 28, de sorte que ce drain 24 fait fonction de drain pour les transistors 14 et 16 ainsi que de premier drain pour le transistor 12. Une source 29 se trouve entre la grille 28 et la grille 32 afin de faire fonction de source pour les transistors 13 et 14 ainsi que de deuxième source pour le transistor 12. Le drain 33 du transistor 13 est placé au voisinage de la grille 32 et est en appui sur le drain 21 du transistor 11.Cette configuration facilite l'usage d'un unique contact de drain 34 servant à la fois au transistor 11 et au transistor 13. Par conséquent, le contact 34 chevauche les deux drains 21 et 33. D'autres contacts sont prévus pour d'autres régions de source et de drain des transistors 11 et 12. Le transistor 11 possède un contact de source 36 sur la source 19. Le transistor 12 possède un contact de source 31 sur la source 29, qui sert de contact de source pour les deux transistors 13 et 14. De la même façon, un contact de drain 27 se trouvant sur le drain 24 fait fonction de contact de drain pour les deux transistors 14 et 16. Un contact de source 26 se trouvant sur la source 22 fait fonction de contact de source pour le transistor 16. Les contacts de source 26 et 31 sont connectés ensemble en parallèle, et les contacts de drain 27 et 34 sont connectés en parallèle de sorte que les transistors 13, 14 et 16 fonctionnent comme un unique transistor, à savoir le transistor 12.De plus, les contacts 26 et 31 sont connectés à une première borne d'alimentation électrique 38, laquelle est, typiquement, connectée à la borne positive d'une alimentation électrique extérieure. Le contact 36 est connecté à une deuxième borne d'alimentation électrique 39, laquelle est, typiquement, connectée à une alimentation électrique négative externe. Des grilles 20, 23, 28 et 32 sont connectées en parallèle ainsi qu'à une entrée 37 de l'amplificateur 10 de façon à faciliter l'application d'un signal externe à l'amplificateur 10. Les contacts 34 et 27 sont connectés en parallèle ainsi qu'à une borne de sortie43 servant à produire un signal de sortie pour l'amplificateur 10.On choisit la longueur aussi bien que la largeur des grilles 20, 23, 28 et 32 de façon à minimiser la consommation de puissance de l'amplificateur 10 au point de repos et à assurer que le signal de sortie apparaissant sur la borne 43 est une reproduction précise des signaux appliqués à l'entrée 37. On proportionne la longueur et la largeur des grilles 20, 23, 28 et 32 de façon que les transistors 11 et 12 aient sensiblement la même impédance d'entrée (Zin) et la même transconductance (Gm) en un point de repos voulu, en courant continu, de sorte que l'amplitude de la tension de seuil du transistor 12 est sensiblement égale à l'amplitude de la tension de seuil du transistor 11. Pour obtenir ce résultat, on choisit la largeur 46 de la grille 20 de façon qu'elle soit aussi large que possible sans amener de réduction du gain du transistor 11. Si la largeur 46 est trop grande, le gain diminue, et, si la largeur 46 est trop petite, le rapport dimensionnel existant entre les transistors 11 et 12 conduit à une utilisation inefficace de l'aire de puce. Dans le mode de réalisation préféré, la largeur 46 vaut environ 200,um. La largeur 46 établit pour le transistor 11 une transconductance du type canal N (Gmn). On choisit la largeur de grille du transistor 12 de façon à obtenir une transconductance du type canal P (Gmp) qui soit sensiblement égale à la transconductance de type canal N, à savoir Gmn = Gmp.Dans le mode de réalisation préféré, les transistors 13, 14 et 16 ont chacun une largeur de grille égale à la largeur 46 du transistor 11. La largeur de grille du transistor 12 est la somme des largeurs des transistors 13, 14 et 16, c'està-dire que la largeur de grille du transistor 12 vaut environ trois fois la largeur de grille du transistor 11. On choisit la longueur de grille du transistor 12 à la valeur minimale qui peut être réalisée au moyen de l'équipement employé pour fabriquer l'amplificateur 10. Puisque les transistors 13, 14 et 16 sont connectés en parallèle, la longueur de grille du transistor 12 est égale à la longueur de grille moyenne des transistors 13, 14 et 16.Dans le mode de réalisation préféré, la longueur de chacun des transistors 13, 14 et 16 est égale à la longueur 47 du transistor 13, si bien que la longueur de grille du transistor 12 est égale à la longueur de l'un quelconque des transistors 13, 14 et 16 ou à la longueur 47. Puisque la largeur de grille du transistor 12 est plus grande que la largeur 46 de la grille 20, l'impédance d'entrée du transistor 12 est plus petite que l'impédance d'entrée du transistor 11. ll a été montré que, en augmentant la longueur de grille du transistor 11, on réduisait l'impédance d'entrée du transistor 1 1 au prix d'un effet mineur sur la transconductance du transistor 11.Par conséquent, le transistor 11 aura une longueur de grille 44 plus grande que la longueur de grille du transistor 12, de sorte que les impédances d'entrée des transistors 11 et 12 seront sensiblement égales. Dans le mode de réalisation préféré, la longueur 44 vaut environ trois fois la longueur 47. Du fait qu'on apparie l'impédance d'entrée et la transconductance des transistors 11 et 12, ces deux transistors ont le même gain ef l'amplificateur 10 reproduit avec précision la forme d'onde du signal appliqué à l'entrée 37. Puisque les transistors 11 et 12 ont une tension de seuil de même amplitude (bien que les signes soient opposés), les transistors 11 et 12 peuvent tous deux être inactifs lorsqu'aucun signal n'est appliqué à l'entrée 37, de sorte que l'amplificateur 10 aura une faible consommation de puissance au point de repos. Pour réaliser cela, on choisit les valeurs des tensions appliquées aux bornes 38 et 39 de façon que la tension appliquée à la borne 38 moins la tension appliquée à la borne 39 soit approximativement égale à la tension de seuil du transistor 11 moins la tension de seuil du transistorl2.Selon un exemple du mode de réalisation préféré de l'amplificateur 10, le transistorl2 possède un courant de repos qui n'est pas supérieur à 0,003 mA environ et le transistor 11 possède un courant de repos qui n'est pas supérieur à 0,12 mA environ, ce qui amène une consommation électrique au point de repos valant approximativement 0,246 mW. Cette valeur est très inférieure à la consommation électrique en l'absence de signal des amplificateurs de la technique antérieure, où un unique transistor à canal N est polarisé de façon à amplifier un signal d'entrée et possède une consommation de courant au point de repos valant environ 1,0 mA et une consommation de puissance au point de repos valant environ 2,5 mW.De plus, la distorsion du signal de sortie produit par l'amplificateur 10 diminue d'environ vingt dB par comparaison avec les amplificateurs de la technique antérieure utilisant des transistors numériques complémentaires. Alors que la description associée à la figure unique présentc un amplificateur du type GaAs, la technique et la structure utilisées pour obtenir la faible consommation de puissance et la faible distorsion s'appliquent à des transistors fabriqués à partir d'autres matériaux des groupes m-V. On doit comprendre qu'il est proposé un nouvel amplificateur possédant une consommation dc puissance faible en l'absence de signal. Le fait de choisir la largeur de la grille du transistor de canal P de façon à assurer que la transconductance du type canal P soit sensiblement égale à la transconductance du type canal N et le fait de choisir une longueur de grille de canal N assurant une impédance sensiblement égale à l'impédance d'entrée du canal P facilitent l'obtention d'une faible consommation de puissance en l'absence de signal. Cette faible consommation de puissance est importante dans les applications où on utilise des accumulateurs électriques, par exemple des téléphones cellulaires, et permet d'avoir une plus longue durée d'utilisation à partir d'un accumulateur électrique. Bien entendu, I'homme de l'art sera en mesure d'imaginer, à partir de l'amplificateur et de son procédé de formation, dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention. REVENDICATIONS 1. Amplificateur à hétérojonction du type complémentaire (10), caractérisé en ce qu'il comprend: un transistor à hétérojonction à canal P (12) qui possède une première largeur de grille, une première transconductance et une première impédance d'entrée ; et un transistor à hétérojonction à canal N (11) qui possède une première longueur de grille (44), une deuxième transconductance et une deuxième impédance d'entrée, où la première largeur de grille possède une valeur telle que la première transconductancc et la deuxième transconductance sont approximativement égales ct où la première longueur de grille a une valeur telle que la première impédance d'entrée est approximativement égale à la deuxième impédance d'entrée. 2. Amplificateur selon la revendication 1, caractérisé en ce que la première largeur dc grille vaut au moins environ trois fois une deuxième largeur de grille (46), à savoir celle du transistor à hétérojonction à canal N. 3.Amplificateur selon la revendication 1, caractérisé en ce que la première longueur de grille vaut au moins environ trois fois une deuxième longueur de grille (47), à savoir celle du transistor à hétérojonction à canal P. 4. Amplificateur selon la revendication 1, caractérisé en ce que le transistor à hétérojonction à canal P possède une tension de seuil d'amplitude approximativement égale à celle du transistor à hétérojonction à canal N. 5. Amplificateur selon la revendication 1, caractérisé en ce qu'il comporte en outre une première tension appliquée à une source du transistor à hétérojonction à canal P et une deuxième tension appliquée à une source du transistor à hétérojonction à canal N, où la première tension moins la deuxième tension est approximativement égale à la tension de seuil du transistor à hétérojonction à canal N moins la tension de seuil du transistor à hétérojonction à canal P. 6. Amplificateur à l'arséniure de gallium à hétérojonction du type complémentaire (10), caractérisé en ce qu'il comprend: un transistor à l'arséniure de gallium à hétérojonction à canal N (11) qui possède une première largeur de grille (46), une première longueur de grille (44), une première transconductance et une première impédance d'entrée ; et un transistor à l'arséniure de gallium à hétérojonction à canal P (12) qui possède une deuxième largeur de grille, une deuxième longueur de grille (47), une deuxième transconductance et une deuxième impédance d'entrée, où la deuxième largeur de grille a une valeur telle que la première transconductance et la deuxième transconduetance sont approximativement égales et où la première longueur de grille a une valeur telle que la première impédance d'entrée est approximativement égale à la deuxième impédance d'entrée. 7. Procédé de formation d'un amplificateur à hétérojonction du type complémentaire, caractérisé en ce qu'il comprend les opérations suivantes: former une première largeur de grille d'un transistor à hétérojonction à canal P (12) de façon qu'une première transconductance du transistor à hétérojonction à canal P soit approximativement appariée à une deuxième transconductance d'un transistor à hétérojonction à canal N (11); et former une première longueur de grille (44) du transistor à hétérojonction à canal N de façon qu'une première impédance d'entrée du transistor à hétérojonction à canal N soit approximativement appariée à une deuxième impédance d'entrée du transistor à hétérojonction à canal P. 8. Procédé selon la revendication 7, caractérise en ce que la formation de la première largeur de grille comporte la formation de trois transistors à hétérojonction à canal P en parallèle. 9. Procédé selon la revendication 7, caractérisé en ce que la formation de la première largeur de grille consiste à former celle de façon qu'elle vaille au moins approximativement trois fois une deuxième largeur de grille (46) du transistor à hétérojonction à canal N. 10. Procédé selon la revendication 7, caractérisé en ce que la formation de la première longueur de grille (44) consiste à former celles de façon qu'elle vaille au moins approximativement trois fois une deuxième longueur de grille (47) du transistor à hétérojonction à canal P.