Brevet FR2726666A1 — publié le 19960510

Procédé de production d'un paramètre de correction d'erreur associé à la mise en oeuvre d'opérations modulaires selon la méthode de Montqomery. L'invention concerne un procédé de production d'un paramètre de correction d'erreur associé à la mise en oeuvre d'opérations modulaires selon la méthode de Montgomery. Cette méthode permet d'effectuer des calculs modulaires dans un corps fini GF(2n) (corps de Gallois) sans effectuer de divisions. Classiquement, les opérations modulaires sur GF(2n) sont utilisées en cryptographie pour des applications telles que l'authentification de messages, l'identification d'un utilisateur et l'échange de clés. De tels exemples d'applications sont décrits par exemple dans la demande de brevet français publiée sous le numéro 2 679 054. On trouve dans le commerce des circuits intégrés dédiés à de telles applications, par exemple le produit fabriqué par SGS-THOMSON MICROELECTRONICS S.A. et référencé ST16CF54, bâti autour d'une association de type unité centrale - coprocesseur arithmétique, et dédié à la mise en oeuvre de calculs modulaires. Le coprocesseur utilisé permet de traiter des opérations modulaires, en utilisant la méthode de Montgomery. Il fait l'objet d'une demande de brevet européen, publiée sous la référence 0 601 907 A2, et est illustré figure 1 (cette figure correspondant à la figure 2 de la demande de brevet européen citée). L'opération de base, dite Pfield, consiste, à partir de trois données binaires A (multiplicande), B (multiplieur) et N (modulo), codées sur un nombre entier n de bits, à produire une donnée binaire notée P(A, B)N codée sur n bits, telle que P(A, B)N = A * B * I mod N, avec I donnée binaire codée sur n bits tels que I = 2-n mod N. Pour cela, on considère que les données sont codées sur m mots de k bits, avec m * k = n, et on fournit les mots des données A et B à un circuit de multiplication ayant une entrée série, une entrée parallèle et une sortie série. Dans le coprocesseur décrit dans la demande de brevet européen citée, on a k = 32 et m = 8 ou 16. Ce circuit est notamment utilisé pour produire le résultat de la multiplication modulaire A * B mod N. Dans cette optique, on met en oeuvre à l'aide du circuit illustré figure 1 un procédé comportant les étapes suivantes: 1. calcul d'un paramètre H (H = 22*n mod N) et d'un paramètre J0 codé sur k bits, avec J0 = -No-1 mod 2k, No étant le mot de poids le plus faible du modulo N, et stockage de J0 dans un registre 17 de k bits, 2. chargement du multiplieur B et du modulo N dans des registres respectifs 10 et 12 de n bits, avec n = m * k, et initialisation d'un registre 11 de n bits à zéro, le contenu de ce registre étant noté S, avec S donnée variable binaire codée sur n bits, 3. mise en oeuvre d'une boucle, indicée par i, avec i variant de 1 à m, chaque iième itération comprenant les opérations suivantes: a) transfert du iième mot Ai_1 du multiplicande A d'un registre 16 vers une bascule de mémorisation 21, b) production d'une valeur X(i) = S(i-1) + B * Ai_1 avec S(0) = 0 et S(i-1) la valeur dite actualisée de S, définie ci-après, en: I - décalant à droite le contenu du registre 10 vers l'entrée d'un premier circuit de multiplication 19 série-parallèle, avec rebouclage de la sortie du registre sur son entrée, II - multipliant les bits de B par Ai_1, III décalant à droite le contenu du registre 12, avec rebouclage de la sortie sur l'entrée, IV - déterminant la valeur actualisée de S(i-1) comme étant la valeur stockée dans le registre 11 après la (i-l)ième itération, si celle ci est inférieure à N. et si elle est plus grande, en soustrayant en série N de celle-ci dans un premier circuit de soustraction série 28, la valeur en résultant étant la valeur actualisée de S(i-1), et V - décalant à droite le contenu du registre 11 et additionnant bit à bit la valeur de la multiplication B * Ai_1 avec la valeur actualisée de S(i-1) dans un premier circuit d'addition série 30; c) multiplication du mot le moins significatif de X(i), X0(i), par J0, dans un deuxième circuit de multiplication 20 série-parallèle, et entrée de la valeur X0(i) * J0 mod 2k = Y0(i) dans un registre 18, et simultanément retarder N et X(i) de k cycles dans des circuits de retard 32 et 34; d) calcul d'une valeur Z(i) = X(i) + Y0(i) * N en: I - multipliant YO(i) par N, retardé de k cycles, dans le deuxième circuit de multiplication 20, et II - additionnant X(i) à la valeur Y0(i) * N dans un second circuit d'addition série 31, e) ne pas prendre en compte le mot le moins significatif de Z(i) et stocker les mots restants, c'est à dire Z(i)/2k, dans le registre 11, f) comparer Z(i)/2k à N. bit à bit, dans le but de déterminer la valeur actualisée S(i) de l'itération suivante, de la manière décrite ci-dessus, cette comparaison se faisant en soustrayant bit à bit Z(i)/2k et N dans un deuxième circuit de soustraction série 29, N ayant été retardé de k cycles supplémentaires, g) le iième mot du multiplicande A étant chargé dans le registre 16 à un instant quelconque pendant les opérations ci- dessus; 4. à la mième itération, ignorer le mot le moins significatif de Z(m) et entrer les mots restants, c'est à dire Z(m)/2k, dans le registre 10, 5. répéter les étapes 3 et 4, dans lesquelles on substitue Z(m)/2k à B et H à A, et on fournit Z(m)/2k ou (Z(m)/2k) - N. par le biais d'un troisième circuit de soustraction série 27, au circuit de multiplication 19 (si Z(m)/2k)2N), 6. sortie du résultat stocké dans le registre 10 à la dernière itération, éventuellement soustrait de N si nécessaire. Globalement, en appelant temps de cycle, ou cycle, la période du signal d'horloge synchronisant le fonctionnement du circuit de la figure 1, le temps nécessaire au traitement d'une multiplication modulaire peut de décomposer principalement en: - n * (n + 1) temps de cycle pour le calcul de H, - n temps de cycle pour l'étape 2, - m * (n + 2 * k + x) temps de cycle pour les étapes 3 et 4 réunies d'une part, et pour l'étape 5 d'autre part, avec x un entier, - n temps de cycle pour l'étape 6. En pratique, x est fonction de l'initialisation du circuit, c'est à dire principalement de l'établissement de signaux de commande (de multiplexeurs par exemple) pour assurer un fonctionnement cohérent du circuit. En pratique on pourra considérer par exemple que x = 7. En ce qui concerne la première étape, le calcul du paramètre J0 est réalisé par l'unité centrale (méthode logicielle). On peut montrer que H est fonction de la taille du registre 16, et du nombre de fois o ce registre est utilisé dans une boucle. On a H = 22*n mod N. Ce paramètre est un paramètre de correction d'erreur. En effet, l'étape 4 produit un résultat de la forme A * B * I, avec I = 2-n mod N. On a H * I2 = 1 mod N, ce qui permet de fournir un résultat exact, c'est à dire égal au résultat de la multiplication modulaire A * B mod N, lors de l'étape 7 du procédé de multiplication modulaire décrit ci-dessus. Le calcul de H est réalisé à l'aide du coprocesseur, selon la méthode suivante, à lire concurremment à la figure 2, cette figure 2 correspondant à la figure 9 de la demande de brevet européen citée. Pour calculer H. on opère de la manière suivante (voir également description pages 20, ligne 47 à page 25, ligne 52 de la demande de brevet européen citée): 1. chargement de N dans le registre 12, et initialisation du registre 10 à B(0) = 0, 2. simultanément: - décalage à droite et soustraction bit à bit de B(0) et N dans un soustracteur série 27, avec décalage à gauche de une unité du résultat R(0) = B(0) - N mod 2n, le décalage se faisant dans le soustracteur en sortant un premier bit à 0, - chargement de B(1) = 2 * R(0) dans le registre , - soustraction bit à bit de 2 * R(0) et N pour déterminer si 2 * R(0) est 2 ou le registre 10. On a B(n+l) = H = 22*n mod N L'inventeur a cherché à améliorer la mise en oeuvre d'opérations modulaires par le coprocesseur illustré figure 1, afin de diminuer les temps nécessaires au déroulement de celles-ci. Plus particulièrement, il a cherché à améliorer le procédé de calcul du paramètre de correction d'erreur H. Ainsi, l'invention propose un Procédé de production d'un paramètre binaire de correction d'erreur H = 22*m*k mod N avec N une donnée binaire, dite modulo, codée sur m mots de k bits chacun, caractérisé en ce que qu'il comprend les étapes suivantes: 1. chargement du modulo N dans un premier registre de n bits, avec n = m * k, et initialisation d'un deuxième registre de n bits à zéro, le contenu du deuxième registre étant noté B(0), 2. production et stockage d'une donnée B(1) = 2 * (B(0) - N) codée sur n bits par: - décalage à droite dans les deux registres et soustraction bit à bit des contenus des premier et deuxième registres, avec décalage à gauche de une unité du résultat, noté R(0), de la soustraction bit à bit, - chargement du résultat de la soustraction après décalage, noté B(1), dans le deuxième registre, comparaison de B(1) et de N, 3. production d'une donnée Hint = 2n+v mod N codée sur n bits, avec v un entier tel que v = (m * k)/2P, avec p un entier, par: mise en oeuvre d'une boucle indicée par un indice i, i entier de 1 à v, chaque iième itération comprenant les opérations suivantes: - si B(i) calcul de H était de n * (n + 1) temps de cycle. Dans le procédé selon l'invention, la durée du calcul est de n * (v + 1) + p * m * (n + 2 * k + x) temps de cycle. Pour m = 16, l'ancien procédé nécessitait 262 656 temps de cycle. Avec par exemple v = 2 * m = 32, c'est à dire p = 4, et en considérant x = 7, le procédé selon l'invention ne nécessite plus que 54 208 temps de cycle, soit un gain de temps de l'ordre de 80 %. Le temps nécessaire à la production du paramètre H est bien sûr fonction de v. Le choix de v = 2 * m, c'est à dire p = log2(k) - 1, correspond à l'optimisation du procédé, c'est à dire à la minimisation de la durée nécessaire à la production de H, par rapport au circuit existant. Par ailleurs, la production de H telle que définie dans le procédé connu et selon le nouveau procédé ci- dessus suppose que le bit de poids le plus fort du modulo est égal à 1, ce qui limite évidemment le choix de ce modulo. L'inventeur propose donc d'étendre le calcul de H au cas o le modulo N serait codé sur un nombre 1 de bits utiles inférieur à n, autrement dit au cas o on choisirait un modulo N ayant n - 1 bits de poids les plus forts à 0. Ainsi, l'invention propose également un procédé de production d'un paramètre binaire de correction d'erreur H = 22*m*k mod N avec N une donnée binaire, dite modulo, codée sur m mots de k bits chacun, N ayant n - 1 bits de poids les plus forts à zéro, avec n = m * k, et 1 log2(k) - 1. L'invention sera mieux comprise, et d'autres particularités et avantages apparaîtront dans la description ci-après de modes de réalisation de l'invention, donnés à titre indicatif et nullement limitatif, lue conjointement aux dessins annexés, dans lesquels: - la figure 1 représente schématiquement un circuit permettant de mettre en oeuvre des opérations modulaires selon la méthode de Montgomery, - la figure 2 représente un circuit mis en oeuvre dans le calcul d'un paramètre de correction d'erreur selon l'invention. La figure 1 représente un circuit 1 de traitement d'opérations modulaires. Il comprend: - trois registres à décalage 10, 11 et 12 à entrée et sortie série. Ces registres comportent chacun un même nombre n de cellules, avec n = m * k. Ces registres pourront être subdivisables, par exemple en registres de n/2 cellules, et en registres de k bits pour les registres 10 et 12. - des multiplexeurs 13, 14 et 15 sont placés respectivement devant les registres 10, 11 et 12. On placera également des multiplexeurs devant les subdivisions si celles ci existent. - trois registres 16, 17 et 18 comportant chacun k cellules. Les registres 16 et 17 et 18 sont des registres à sortie parallèle et entrée série. - deux circuits de multiplication 19 et 20 comprenant chacun une entrée série, une entrée parallèle et une sortie série. L'entrée parallèle du circuit de multiplication 19 est reliée à la sortie du registre 16 par le biais d'une bascule de mémorisation 21 de k cellules. L'entrée parallèle du circuit de multiplication 20 est reliée à l'une des sorties des registres 17 Qu 18, par le biais d'une bascule de mémorisation 22 de k cellules. Cette bascule 22 est elle-même reliée à l'une des sorties des registres 17 et 18, par le biais d'un multiplexeur à deux entrées parallèles et une sortie parallèle. - des multiplexeurs 24, 25, 25', 26, 36 et 38. - un démultiplexeur 39. - des circuits de soustraction série 27, 28 et 29. - des circuits d'addition série 30 et 31. - des circuits de retardement 32, 33 et 34 pour retarder de k temps de cycle la propagation de données binaires. - un circuit 35 de. stockage de résultat de comparaison. Pour plus de détails, on pourra se reporter. la demande de brevet européen citée (EP - 0 601 907 A2), et en particulier à la figure 3 de cette demande, et aux extraits de la description s'y rapportant: page 15, ligne 54 à page 16, ligne 13, et page 17, ligne 50 à page 18, ligne 55. La figure 2 représente un circuit comprenant: - les deux registres à décalage 10 et 12, le circuit de soustraction 27, le multiplexeur 36, deux multiplexeurs à deux entrées 41 et 42, dont les sorties respectives sont reliées respectivement aux entrées des registres 10 et 12, - un circuit de soustraction série 40, - une porte NON ET 43 à deux entrées, un circuit 44 de stockage de résultat de comparaison. Les circuits de soustraction 27 et 40 ont deux entrées série et une sortie série. Le circuit de soustraction 27 a une première entrée reliée à la sortie du registre 10, et sa sortie est reliée à une première entrée du circuit de soustraction 40. Le circuit de soustraction 40 a sa deuxième entrée reliée à la sortie du registre 12, et sa sortie reliée à une entrée inverseuse de la porte 43. L'autre entrée (non inverseuse) de la porte 43 est reliée à la sortie du circuit de soustraction 27. Sa sortie est reliée à une entrée du circuit 44. Ce circuit 44 a une autre entrée pour recevoir un signal de réinitialisation RES. Le multiplexeur 36 a deux entrées et une sortie. Sa sortie est reliée à la deuxième entrée du circuit de soustraction 28. Ses entrées sont reliées respectivement à la sortie du registre 12 et à une masse (potentiel correspondant à un 0 logique). Le multiplexeur 36 relie sélectivement sa sortie à sa première ou sa deuxième entrée suivant l'état d'un signal de sélection SC reçu du circuit 44 (par exemple, à la première entrée si SC = 0, et à la deuxième entrée si SC = 1). Le multiplexeur 41 a ses entrées reliées respectivement à la sortie du circuit de soustraction 27 et à la masse. Le multiplexeur 42 a ses entrées reliées respectivement à la sortie du registre 12 et à une borne d'entrée pour recevoir en série une donnée binaire (en pratique, le modulo N). Le circuit de la figure 2 est utilisé pour produire un paramètre de correction d'erreur H qui est une donnée binaire codée sur n bits. On a H = 22*n mod N. On considère que le modulo N est codé sur 1 bits utiles, avec 1 n, c'est à dire que le modulo N a ses n - 1 bits de poids les plus forts à l'état 0. Le calcul de H nécessite les étapes suivantes: Si 1 = n: 1 - chargement de N dans le registre 12 et parallèlement chargement de B(0) = 0 (n bits à 0) dans le registre 10, et initialisation du circuit 44 (c'est à dire production d'un signal RES tel que SC = 0), 2 - sortie de N et B(0) par décalage à droite dans les deux registres 10 et 12 du contenu de ces registres, l'entrée du registre 10 étant reliée à la sortie du circuit de soustraction 27, et l'entrée du registre 12 étant reliée à sa sortie, soustraction bit à bit, dans le circuit de soustraction 27, au fur et à mesure de leur sortie, des bits de N et B(0), avec décalage à gauche de une unité du résultat noté R(0) = B(0) - N. - chargement de B(1) = 2 * R(0) dans le registre , - soustraction bit à bit, dans le circuit de soustraction 40, de B(1) et N. pour déterminer si B(1) est 2 ou registre de B(i+l) = 2 * (B(i) - N). On a en fin de compte B(v+l) dans le registre 10, et N dans le registre 11. 4. p opérations Pfield, à l'aide du circuit de la figure 1, avec Hint(0) = B(v+l), ou B(v+l) - N si B(v+l) 2 N, Pour j de 1 à p: production de Hint(j)= P(Hint(j-l), Hint(j-l))N. On a H = Hint(P) Pour la mise en oeuvre des opérations Pfield par le circuit de la figure 1, on se reportera à la demande de brevet européen citée, page 19, ligne 5 à page 20, ligne 45. La méthode mise en oeuvre est la suivante: 1. calcul d'un paramètre J0 codé sur k bits, avec J0 = -N0-1 mod 2k, No étant le mot de poids le plus faible du modulo N. et stockage de J0 dans le registre 17 de k bits, 2. initialisation du registre 11 à zéro, le contenu de ce registre étant noté S, avec S donnée variable binaire codée sur n bits, 3. mise en oeuvre d'une boucle, indicée par i, avec i variant de 1 à m, chaque iième itération comprenant les opérations suivantes: a) si i = 1 alors décalage à droite dans le registre 10 avec rebouclage de son entrée sur sa sortie, et transfert du premier mot de B(v+l) ou B(v+1) - N (par le biais du circuit de soustraction 27) dans le registre 16 et la bascule 21, et si i > 1, alors transfert du i ième iième mot Bi_1 de B(v+1) ou B(v+1) - N du registre 16 vers la bascule 21, b) production d'une valeur X(i) = S(i-1) + B * Bi_1 avec S(0) = 0 et S(i- 1) la valeur dite actualisée de S, définie ci-après, en: I - décalant à droite le contenu du registre 10 vers l'entrée du circuit de multiplication 19 série- parallèle, avec rebouclage de la sortie du registre 10 sur son entrée, II - multipliant les bits de B par Bi_1, III - décalant à droite le contenu du registre 12, avec rebouclage de la sortie sur l'entrée, IV déterminant la valeur actualisée de S(i-1) comme étant la valeur stockée dans le registre 11 après la (i-l)ième itération, si celle ci est inférieure à N. et si elle est plus grande, en soustrayant en série N de celle-ci dans le circuit de soustraction série 28, la valeur en résultant étant la valeur actualisée de S(i-1), et V - décalant à droite le contenu du registre 11 et additionnant bit à bit la valeur de la multiplication B * Bi_1 avec la valeur actualisée de S(i-1) dans le circuit d'addition 30; c) multiplication du mot le moins significatif de X(i), X0(i), par J0, dans le circuit de multiplication 20 série-parallèle, et entrée de la valeur X0(i) * J0 mod 2k = Y0(i) dans le registre 18, et simultanément retarder N et X(i) de k cycles dans le circuit de retard 32; d) calcul d'une valeur Z(i) = X(i) + Y0(i) * N en: I - multipliant Y0(i) par N, retardé de k cycles, dans le circuit de multiplication 20, et II additionnant X(i) à la valeur Y0(i) * N dans le circuit d'addition 31, e) ne pas prendre en compte le mot le moins significatif de Z(i) et stocker les mots restants, c'est à dire Z(i)/2k, dans le registre 11, f) comparer Z(i)/2k à N, bit à bit, dans le but de déterminer ultérieurement la valeur actualisée de S(i) de la manière décrite ci-dessus, cette comparaison se faisant en soustrayant bit à bit Z(i)/2k et N, retardé de k cycles supplémentaires dans le circuit 33, dans le circuit de soustraction 29, g) le (i+l)ième mot de B(v+l) ou B(v+l) - N étant chargé dans le registre 16 au moment de sa sortie du registre 10, pendant les opérations ci-dessus; 4. à la mième itération, ignorer le mot le moins significatif de Z(m) et entrer les mots restants, c'est à dire Z(m)/2k, dans le registre 10, 5. reprise (p - 1) fois des étapes 3 et 4, 6. sortie du résultat stocké dans le registre 10 à la dernière itération, éventuellement soustrait de N si nécessaire (par le biais du circuit de soustraction 27). Si l SC = 0), 2 - décalage à droite de 1 bits des contenus des registres 10 et 12, avec rebouclage des entrées des registres sur leurs sorties, 3 - sortie de N' = N * 2n-1 et B(O) par décalage à droite dans les deux registres 10 et 12 du contenu de ces registres, l'entrée du registre 10 étant reliée à la sortie du circuit de soustraction 27, et l'entrée du registre 12 étant reliée à sa sortie, - soustraction bit à bit, dans le circuit de soustraction 27, au fur et à mesure de leur sortie, des bits de N' et B(0), avec décalage à gauche de une unité du résultat noté R(0) = B(0) - N', - chargement de B(1) = 2 * R(0) dans le registre , - soustraction bit à bit, dans le circuit de soustraction 40, de B(1) et N', pour déterminer si B(1) est 2 ou registre de B(i+l) = 2 * (B(i) - N'). 5. si B(n-l+v+1) 2 N', soustraction bit à bit de B(n-l+v+1) et de N' dans le circuit de soustraction 27, ce qui donne 2 * (B(n+v-l+l) - N'), cette donnée étant stockée dans le registre 10 avec un décalage à droite pour obtenir 2n+(n-l)+v mod N'dans le registre 10. 6. décalage à droite de n - 1 bits dans les registres 10 et 12. On a ainsi N dans le registre 12, et 2n+v mod N dans le registre 10. 7. p opérations Pfield, à l'aide du circuit de la figure 1, avec Hint(0) = B(n-l+v+i) * 21-n ou (B(n-l+v+l) - N') * 21-n si B(n-l+v+l) 2 N', Pour j de 1 à p: production de Hint(j) = P(Hint(j-1), Hint(j-1))N. On notera dans le procédé ci-dessus deux différences par rapport à celui mis en oeuvre dans le cas l = n: - deux étapes de décalage supplémentaires (étapes 2 et 6), - un nombre variable d'itérations lors de l'étape de production de Hint. En ce qui concerne l'étape 2, on pourra se contenter d'un décalage uniquement dans le registre 12, tous les bits stockés dans le registre 10 étant égaux. Par rapport au cas o 1 = n, la durée du calcul sera variable suivant la valeur de 1. En effet, le temps nécessaire à la production de H sera maintenant de n * (n - 1 + v + 1) temps de cycle pour les soustractions (dépendant de 1), p * m * (n + 2 * k + x) temps de cycle pour les mises au carrés (inchangé) et n temps de cycle pour les décalages. Le temps global de calcul de H sera donc donné par la formule: n * (n - 1 + v + 2) + p * m * (n + 2 * k + x). Pour n = 512, x = 7, v = 32 on aura une durée de: - 185 280 temps de cycle si 1 = 257, - 112 064 temps de cycle si 1 = 400, - 55 232 temps de cycle si 1 = 511. On a supposé dans la figure 2 que l'on utilisait des ressources du circuit de la figure 2. Cela permet de minimiser la taille globale du coprocesseur. Bien entendu, on pourra utiliser un circuit dédié à la seule production de H. L'invention est particulièrement avantageuse dans la mesure o on pourra la mettre en oeuvre sans modifier les circuits existants, illustrés figure 1 et 2. On modifie uniquement le circuit de séquencement permettant de produire les différents signaux de commande nécessaires au fonctionnement de ces circuits. En particulier, on pourra être amené à prendre en compte la taille utile du modulo N. Comme on l'a vu, l'invention permet un gain de temps par rapport à la technique antérieure. Pour n = 512 ou 256, et k = 32, l'inventeur a montré que p = log2(k) - 1 = 4 représentait le meilleur compromis en ce qui concerne la durée du calcul de H. On aura alors v = 2 * m = 32 ou 16 suivant la valeur de n. Bien qu'on ait décrit l'invention en référence à un exemple de réalisation préférée, on comprendra que diverses variantes peuvent être apportées sans sortir du cadre de l'invention. REVENDICATIONS 1 - Procédé de production d'un paramètre binaire de correction d'erreur H = 22*m*k mod N avec N une donnée binaire, dite modulo, codée sur m mots de k bits chacun, caractérisé en ce que qu'il comprend les étapes suivantes: 1. chargement du modulo N dans un premier registre (12) de n bits, avec n = m * k, et initialisation d'un deuxième registre (10) de n bits à zéro, le contenu du deuxième registre étant noté B(0), 2. production et stockage d'une donnée B(1) = 2 * (B(0) - N) codée sur n bits par: - décalage à droite dans les deux registres et soustraction bit à bit des contenus des premier et deuxième registres, avec décalage à gauche de une unité du résultat, noté R(0), de la.soustraction bit à bit, - chargement du résultat de la soustraction après décalage, noté B(1), dans le deuxième registre, - comparaison de B(1) et de N, 3. production d'une donnée Hint = 2n+v mod N codée sur n bits, avec v un entier tel que v = (m * k)/2P, avec p un entier, par: mise en oeuvre d'une boucle indicée par un indice i, i entier de 1 à v, chaque iième itération comprenant les opérations suivantes: - si B(i) de p opérations Pfield: Hint(j) = P(Hint(j-1), Hint(j- 1))N avec j indice de 1 à p. et Hint(0) = B(v+1) ou B(v+1)-N. 2 - Procédé de production d'un paramètre binaire de correction d'erreur H = 22*m*k mod N avec N une donnée binaire, dite modulo, codée sur m mots de k bits chacun, N ayant n - 1 bits de poids les plus forts à zéro, avec n = m * k, et 1 de p opérations Pfield: Hint(j) = P(Hint(j-l), Hint(j- 1))N avec j indice de 1 à p, et Hint(O) = B(n-l+v+l) * 21-n ou (B(n-l+v+l) - N') * 21-n 3 - Procédé selon l'une des revendications 1 ou 2, caractérisé en ce que p = log2(k) -1.