Brevet FR2734439A1 — publié le 19961122

PROCÉDÉ ET DISPOSITIF DE MODULATION ET DE DÉMODULATION DE PHASE. La présente invention concerne un procédé de modulation et démodulation en phase pour émettre et recevoir des données numériques par l'intermédiaire d'une ligne de transmission. Elle s'applique notamment, mais non exclusivement, aux transmissions par courants porteurs sur le réseau de distribution électrique. On connait des modulateurs / démodulateurs à modulation de fréquence constitués par des circuits intégrés qui permettent la transmission d'informations en utilisant les courants porteurs. Ces dispositifs sont relativement sensibles aux parasites, nombreux sur le réseau de distribution électrique, et ne permettent pas des transmissions à vitesse élevée. Afin de supprimer ces inconvénients, le brevet français nO 2 644 952, déposé au nom de René DURANTON, décrit un circuit modulateur / démodulateur à modulation de phase du type asynchrone synchronisé, capable de transmettre des données numériques entre un micro-calculateur et une ligne de transmission, à l'aide d'une fréquence porteuse de forme sinusoïdale. A l'émission, ce circuit comprend une première porte OU EXCLUSIF sur laquelle sont appliqués en entrée, la porteuse et le signal contenant les données à transmettre. Cette porte délivre une tension de sortie en phase ou en opposition de phase avec la porteuse en fonction du niveau logique 1 ou 0 de la donnée émise. A la réception, ce circuit comprend une seconde porte OU EXCLUSIF dont la tension de sortie est au niveau logique 0 ou 1 suivant que le signal reçu est en phase ou en opposition de phase avec la porteuse reçue en début de message. Dans ce circuit, la démodulation du signal reçu est réalisée analogiquement par un circuit RC qui intègre le signal délivré par la seconde porte OU EXCLUSIF. Or, la présence de ce circuit RC n'autorise pas des vitesses de transmission élevées et notamment, supérieures à 10 kilo-bits par seconde environ. Cet inconvénient est renforcé par le fait que ces vitesses de transmission sont relativement insuffisantes pour s'affranchir des parasites récurrents engendrés à chaque alternance du courant sur le réseau de distribution électrique. Lors de la réception, il est donc difficile de séparer ces fréquences parasites des signaux transmis. La présente invention a pour but de supprimer ces inconvénients. A cet effet, elle propose un procédé pour la modulation et la démodulation en phase d'un signal de transmission d'un message numérique constitué d'une succession de données binaires. Ce procédé est caractérisé en ce qu'il est mis en oeuvre par un micro-calculateur couplé à une ligne de transmission, ledit procédé comprenant - en émission, l'émission par le micro-calculateur d'une porteuse formée par un signal rectangulaire périodique pendant un nombre prédéterminé de périodes; suivie de l'émission par le micro-calculateur de la porteuse combi née successivement avec les données binaires du message à émettre, par inversion de phase de la porteuse à chaque transition entre deux données binaires de valeurs diffé rentes; et - en réception, la détection de la porteuse; la synchroni sation du micro-calculateur avec la porteuse détectée; et la réception successive des données binaires constituant le message à recevoir, en mesurant le niveau logique du signal reçu à des instants prédéterminés, à une cadence synchrone de la porteuse. Grâce à ces dispositions, il est possible de réaliser un modulateur / démodulateur en phase de type asynchrone synchronisé, de faible court du fait que tous les traitements de génération de porteuse, de modulation et démodulation sont réalisés par un micro-calculateur. Par ailleurs, les performances d'un tel dispositif, et notamment la vitesse de transmission des données, ne dépendent que de la rapidité du micro-calculateur. Avec la technologie actuelle des micro-contrôleurs, il est possible d'atteindre des vitesses de transmission de l'ordre de 33 kBits/s pour un court très réduit. Selon une particularité de l'invention, les messages transmis sont constitués d'une série d'octets de huit données binaires, chaque octet étant transmis en association avec un bit de début et deux bits de fin servant à repérer respectivement le début et la fin de l'octet, et à synchroniser le micro-calculateur durant les traitements de modulation et de démodulation. Selon une autre particularité de l'invention, chaque message transmis est associé à une somme de contrôle calcu lée à partir des octets composant le message, et émise par le micro-calculateur lors de l'émission du message, cette somme étant à nouveau calculée par le micro-calculateur lors de la réception du message, et comparée avec la somme de contrôle émise avec le message, le message étant considéré comme correctement transmis si ces sommes sont identiques. Avantageusement, si le micro-calculateur reçoit un message correctement transmis, il émet un message d'accusé de réception destiné à l'émetteur du message. Ces dispositions permettent de s'assurer qu'un message émis a été correctement reçu. Un mode de réalisation du procédé selon l'invention sera décrit ci-après, à titre d'exemple non limitatif, avec référence aux dessins annexés dans lesquels La figure 1 représente schématiquement un dispo sitif d'émission et réception de messages numériques mettant en oeuvre le procédé selon l'invention Les figures 2 à 4 représentent respectivement les algorithmes de génération de la porteuse, de modulation et démodulation en phase des signaux transmis La figure 5 montre les chronogrammes des diffé rents signaux utilisés par le procédé. Le dispositif d'émission et réception de messages numériques représenté sur la figure 1 comprend au moins deux étages, à savoir - un premier étage assurant l'alimentation du dispositif, son couplage au réseau de distribution d'électricité, et la génération d'un signal de synchronisation à partir de la tension Us fournie par le réseau électrique, et - un second étage organisé autour d'un micro-calculateur 23, par exemple de type microprocesseur ou microcontrô leur, assurant le pilotage de l'ensemble du dispositif. Le premier étage comprend - un circuit d'alimentation 21 qui, à partir de la tension Us entre la phase 15 et le neutre 16, fournit les tensions d'alimentation nécessaires aux différents organes du dispositif, - un circuit de couplage 22 connecté entre la phase 15 et le neutre 16, conçu pour assurer l'échange d'informations entre le micro-calculateur 23 et le réseau électrique, et notamment à éliminer du signal reçu la fréquence de 50 Hz du courant fourni par le réseau électrique, et - un circuit de synchronisation 27 également connecté entre la phase 15 et ne neutre 16, conçu pour engendrer un signal logique SS synchrone de la tension électrique Us fournie par le réseau électrique, ce signal logique SS étant appliqué sur une entrée du micro-calculateur 23. Le circuit de couplage 22 peut être réalisé à l'aide d'un transformateur ou d'un circuit résonnant de type LC calé sur la fréquence de la porteuse de transmission des messages par courant porteur. Le second étage, ou étage de commande, comprend, autour du micro-calculateur 23 - une mémoire EEPROM 24 permettant de sauvegarder des informations, notamment les informations liées à la configuration et l'initialisation du dispositif, - un circuit d'amplification et de filtrage 26 conçu pour amplifier et filtrer par un réseau LC, le signal modulé fourni en sortie Sp du micro-calculateur 23, et envoyer le signal ainsi obtenu au circuit de couplage 22, - un circuit d'amplification et de filtrage 25 conçu pour amplifier et filtrer les signaux d'information transmis par le circuit de couplage 22, et appliquer le signal ainsi obtenu à l'entrée Rxp du micro-calculateur 23, Par ailleurs, le micro-calculateur 23 est connecté à deux voyants, un voyant rouge 31 de signalisation des défauts, et un voyant vert 32 pour la signalisation des états de fonctionnement. I1 est également connecté à un bouton 33 de marche/arrêt, et un bouton 34 qui permet de déclencher un mode d'installation du module. Le micro-calculateur utilisé peut être par exemple, un microcontrôleur de type PIC16C57 à architecture RISC, de marque MICROCHIP. Le micro-calculateur 23 est conçu de manière à pouvoir émettre et recevoir des messages numériques transmis par courant porteur, en modulation de phase, par exemple à une fréquence de 132 kHz, via le réseau de distribution électrique. A cet effet, le micro-calculateur 23 comprend des moyens pour engendrer une porteuse Fg se présentant par exemple sous la forme d'un signal rectangulaire ou carré à la fréquence de 132 kHz, et des moyens pour moduler cette porteuse Fg en phase en fonction des données binaires constituant le message à transmettre. Chaque bit du message à transmettre correspond par exemple à quatre périodes de la porteuse Fg, ce qui correspond à une vitesse de transmission de 33 kBits/s. La génération de la porteuse Fg est par exemple réalisée grâce à l'exécution par le micro-calculateur 23 d'une procédure dont l'algorithme est représenté sur la figure 2. Cette procédure reçoit en paramètres 41, le nombre N de périodes de porteuse à engendrer et la phase donnée par la valeur initiale égale à O ou 1 de la porteuse à appliquer en sortie Sp du micro-calculateur 23. A l'instant initial (étape 42), la valeur appliquée en sortie Sp du micro-calculateur 23 est égale à S. Pour engendrer un signal carré, cette valeur S doit être appliquée pendant une demi période T/2 de la porteuse Fg (étape 43). La valeur S du signal appliqué en Sp doit ensuite être inversée (étapes 44 et 45), également pendant une demi période T/2 (étape 46). L'étape 47 permet de déterminer si le micro-calculateur 23 a émis la porteuse Fg pendant le nombre de périodes N indiqué en paramètre. Si tel est le cas, le traitement d'émission pour N périodes de la porteuse est terminé.Dans le cas contraire, la valeur du signal S à émettre est à nouveau inversée (étape 48) pour l'émission d'une nouvelle période, et le nombre de périodes de porteuse Fg à engendrer est décrémenté (étape 49) avant de reprendre le traitement à l'étape 42. Le principe d'émission d'un message est illustré par l'algorithme représenté sur la figure 3. Après s'être assuré de l'absence de porteuse sur le réseau de transmission en analysant le signal reçu sur son entrée Rxp, le micro-calculateur 23 active l'émission du message à transmettre. Pour cela, il commence par émettre la porteuse selon la procédure de la figure 2, pendant un certain nombre N de périodes, par exemple 30, soit une durée de 226 sss pour une porteuse à 132 kHz, et avec une valeur initiale S égale à 1 (étape 51). Pendant ce temps, le micro-calculateur 23 calcule la somme de contrôle (par exemple du type Cyclic Redundancy Check) appliquée à tous les octets du message à transmettre (étape 52).Lorsque la porteuse Fg à été émise pendant le nombre de périodes requis, le micro-calculateur 23 commence par émettre un bit de début à O en inversant la phase de la porteuse, sachant qu'un bit s'étend sur B périodes de la porteuse Fg (étape 53). Pour cela, le micro-calculateur 23 exécute la procédure de la figure 2 avec comme paramètres N=B et S=0, B étant par exemple égal à 4, ce qui correspond à une vitesse de transmission de 33 kBits/s. L'étape 54 suivante définit le nombre K de bits par octet à émettre (K=8). Vient ensuite l'émission des bits de chaque octet du message, qui comprend l'inversion de la phase S (étape 56) si la valeur du bit à transmettre est différent de celle du bit qui vient d'être émis (étape 55), et l'émission du bit (étape 57) par appel de la procédure de la figure 2 avec N=B et S. Ce traitement d'inversion de phase produit en fait une modulation de phase de la porteuse Fg, chaque inversion de phase de la porteuse indiquant une transition entre l'émission de deux bits de valeurs différentes, 0 suivi de 1 ou inversement. Le nombre K de bits à émettre est décrémenté à chaque émission d'un bit (étape 58), puis comparé à 0 (étape 60) pour déterminer si un octet entier à été transmis ou non. Si un octet entier n'a pas été transmis (K non nul) le traitement exécuté par le micro-calculateur 23 est repris à l'étape 55. Dans le cas contraire, le micro-calculateur 23 déclenche l'émission, par exemple, de deux bits de fin par appel de la procédure de la figure 2, avec N=2B et S=l (étape 61). Si le message entier n'a pas été transmis avec le résultat du calcul de la somme de contrôle (étape 62), on passe à l'octet suivant (étape 63) en reprenant le traitement décrit ci-avant, à l'étape 53 d'émission d'un bit de début. La figure 3 montre comment le micro-calculateur 23 effectue la réception des messages reçus sur son entrée Rxp. Pour cela, le micro-calculateur 23 se met tout d'abord en attente d'une porteuse en entrée Rxp. A cet effet, il comprend un compteur qui est incrémenté à chaque front montant du signal appliqué en entrée Rxp, et il effectue la lecture de ce compteur à intervalles de temps réguliers, par exemple toutes les 100 sss (étape 71), ce qui lui laisse du temps pour effectuer d'autres traitements. Si le compteur est incrémenté d'une valeur correcte par rapport à la valeur lue précédemment, par exemple 13 ou 14, ce qui correspond à une fréquence de porteuse d'environ 132 kHz, le signal présent en entrée Rxp est probablement une porteuse de période T. Au cours de la première phase 1, le micro-calculateur 23 cherche à se synchroniser sur un front montant de la porteuse reçue. Pour cela, il cherche à détecter un front montant (transition de 0 à 1) du signal reçu en entrée Rxp, en se mettant en attente d'un signal à 0 (étape 72) avec une temporisation de durée tmax (étape 73), puis en se mettant en attente d'un signal à 1 (étape 74), également avec une temporisation de durée tmax (étape 75). Si le délai tmax imparti est écoulé, le micro-calculateur 23 considère que le signal reçu n'était pas une porteuse et la réception est stoppée (étape 96). Dans le cas contraire, le micro-calculateur 23 se met en attente d'un quart de période T/4 de la porteuse détectée (étape 76), pour se synchroniser sur la valeur centrale maximale de la porteuse détectée. La phase 3 suivante consiste à détecter dans un certain délai tmax, le bit de début du premier octet du message transmis, qui doit commencer par une inversion de phase. Pour cela, le micro-calculateur 23 se met tout d'abord en attente pendant une demi période (étape 77). Puis il effectue un test sur la valeur Rxp du signal reçu toutes les demi périodes T/2 de la porteuse reçue, sachant qu'une inversion de phase est détectée si l'on a effectué deux tests identiques espacés d'une demi période (étapes 77 à 82). La valeur mesurée lors du premier test (étape 79) doit être égale à 0 puisqu'on est espacé de 3/4 de période par rapport au front montant de synchronisation détecté précédemment. Si la mesure suivante est aussi égale à 0 (étape 82) alors le micro-calculateur 23 considère qu'il vient de détecter le bit de début. Dans le cas contraire (seconde mesure égale à 1), le micro-calculateur 23 recommence l'exécution de la phase 2, à l'étape 77.Si la troisième mesure du signal Rxp est égale à 1 (étape 79), le microcalculateur 23 se met en attente d'une demi période (étape 81) pour se situer à un instant ou le signal Rxp est à 0. Si le délai tmax imparti est écoulé sans que le microcalculateur 23 ait pu détecter le bit de début (étape 78), la réception est stoppée. Dans le cas où deux mesures identiques du signal reçu en entrée Rxp, espacées d'une demi période ont été effectuées dans le délai tmax imparti, le micro-calculateur 23 exécute la phase 3 qui consiste à effectuer la réception bit à bit de chaque octet du message, suivi des bits de fin d'octet. A cet effet, le micro-calculateur 23 se met en attente pendant une période T (étape 83), met à jour une variable N donnant le nombre de bits à recevoir qui correspond au nombre de bits d'un octet, auquel vient s'ajouter un bit de fin, à savoir N=9 (étape 84), et effectue un contrôle du signal en entrée Rxp qui doit toujours se trouver à 0 puisqu'on se situe pendant la réception du bit de début (étape 85). Si tel n'est pas le cas, la réception est stoppée. Si le signal en entrée Rxp est à 0 (étape 85), le microcalculateur 23 se met en attente pendant quatre périodes T qui correspondent à la durée de transmission d'un bit, pour se situer pendant la réception du bit suivant, c'est-àdire, du premier bit après le bit de début (étape 86). Si à cet instant le signal est à 0 (étape 87), le bit reçu vaut 0 (étape 88), sinon le bit reçu vaut 1 (étape 89). Ensuite le nombre N de bits à recevoir est décrémenté (étape 90), et le micro-calculateur 23 commence à calculer la somme de contrôle à partir du premier bit du message (étape 98), cette somme de contrôle étant obtenue à partir de tous les bits de données du message transmis.Puis il mémorise le bit reçu (étape 97), et recommence à l'étape 86 pour effectuer la réception et le traitement des bits suivants du premier octet. Si le nombre N de bits restant à recevoir est égal à 0 (étape 91), indiquant que tous les bits du premier octet et le bit de fin ont été reçus, le micro-calculateur 23 vérifie que le bit de fin est bien égal à 1 (étape 92). Si tel n'est pas le cas, la réception est stoppée, sinon il détermine si le message a été entièrement reçu ou non (étape 93). Cette opération consiste par exemple à comparer le nombre d'octets reçus avec un nombre prédéterminé si les messages transmis ont une taille fixe, ou avec le premier octet reçu qui indique le nombre d'octets du message. Si le message en cours de réception n'est pas complet, le micro-calculateur 23 recommence le traitement de réception au début de la phase 1, à l'étape 72, le second bit de fin qui suit chaque octet servant notamment à la synchronisation du micro-calculateur 23 sur un front montant du signal reçu en entrée Rxp. Dans le cas contraire, il effectue la comparaison entre la valeur de la somme de contrôle calculée sur les bits du message pendant la réception, et celle de la somme de contrôle reçue dans les derniers octets du message (étape 94). Si ces valeurs ne sont pas identiques, le message reçu n'est pas correct, sinon le micro-calculateur 23 émet un message d'accusé de réception (étape 95) qui contient par exemple, le nombre d'octets du message suivi de deux fois la somme de contrôle du message reçu.De cette manière, l'émetteur du message peut reconnaître le message d'accusé de réception correspondant au message qu'il vient d'envoyer, et s'assurer que son message a été correctement reçu. Si l'émetteur du message ne reçoit pas de message d'accusé de réception dans un certain délai, il émet à nouveau le message. I1 est à noter que le calcul de la somme de contrôle ne doit pas porter sur les octets du message donnant la somme de contrôle du message. Par conséquent, le calcul de la somme de contrôle (étape 98) comprend un test préalable sur le numéro de l'octet en cours de réception, par rapport au nombre d'octets reçus, à la taille du message et au nombre d'octets de la somme de contrôle. La figure 5 montre des chronogrammes illustrant les traitements d'émission et de réception. La première courbe montre la forme du signal Fg de la porteuse engendrée par le micro-calculateur 23 lors de l'exécution de l'algorithme de la figure 2. Celle-ci présente la forme d'un signal carré de période T. La seconde courbe représente la forme du signal Fm synchrone de la porteuse, et contenant les données à transmettre, ce signal commençant par le bit de début 101 égal à 0 et s'étendant sur quatre périodes T du signal Fg de la porteuse. Sur cette courbe, le bit de début 101 est suivi par un bit 102 à 1, puis un bit 103 à 0. La troisième courbe montre la forme du signal Ft en sortie Sp du micro-calculateur 23 qui correspond au signal de la porteuse Fg modulé en phase par le signal Ft contenant les données. Sur cette courbe, on peut constater que la phase est inversée à chaque front 104 à 107 du signal Ft. La quatrième courbe montre la forme du signal Fx en sortie du circuit d'amplification et de filtrage 26, ou du signal reçu en entrée Rxp du micro-calculateur 23. La forme de ce signal provient du fait que le circuit 26 contient un réseau LC, les inversions de phase que l'on observe au niveau du signal Ft sont donc reproduites progressivement au niveau du signal Fx, le signal Fx étant en phase avec le signal Ft environ deux périodes après une inversion de phase. La cinquième courbe représente un signal Fi formé par une suite d'impulsions montrant à quels instants sont effectués les mesures du signal Fx reçu en entrée Rxp. Comme décrit précédemment, après avoir détecté la porteuse Fg, le microcalculateur 23 est en permanence en mesure 109 du signal Fx pour détecter un front montant 108. Lorsque ce front montant a été détecté, il se met en attente d'un quart de période T/4, puis d'une demi période T/2, avant d'effectuer une série de mesures 110,111 du signal Fx, espacées d'une demi période T/2 pour détecter une inversion de phase correspondant au bit de début. Lorsque le micro-calculateur 23 a détecté deux mesures 110,111 identiques espacées d'une demi période, il se met en attente d'une période T et effectue une mesure de contrôle 112 pour vérifier que le signal Fx est à 0 correspondant à la valeur du bit de début. Si ce contrôle est positif, il effectue des mesures 113,114 espacées de quatre périodes 4T pour mesurer la valeur des bits suivants. Ces opérations permettent de démoduler le signal Fx pour obtenir le signal Fd montré par la sixième courbe, et dans lequel on retrouve le signal Fm contenant les données émises. REVENDICATIONS 1. Procédé pour la modulation et la démodulation en phase d'un signal de transmission d'un message numérique constitué d'une succession de données binaires, caractérisé en ce qu'il est mis en oeuvre par un microcalculateur (23) couplé à une ligne de transmission (15,16), ledit procédé comprenant - en émission, l'émission (51) par le micro-calculateur (23) d'une porteuse (Fg) formée par un signal rectangu laire périodique pendant un nombre prédéterminé de périodes; suivie de l'émission (57) par le micro-calcula teur (23) de la porteuse (Fg) combinée successivement avec les données binaires du message à émettre, par inversion de phase (55,56) de la porteuse (Fg) à chaque transition (104 à 107) entre deux données binaires de valeurs différentes; et - en réception, la détection (71) de la porteuse (Fg); la synchronisation (72,74) du micro-calculateur (23) avec la porteuse (Fg) détectée; et la réception successive des données binaires constituant le message à recevoir, en mesurant (87) le niveau logique du signal reçu à des instants prédéterminés, à une cadence synchrone de la porteuse (fi). 2. Procédé selon la revendication 1, caractérisé en ce que chaque message transmis est constitué d'une série d'octets de huit bits, chaque octet étant transmis en association avec un bit de début et deux bits de fin servant à repérer respectivement le début et la fin de l'octet, et à synchroniser le micro-calculateur (23) durant les traitements de modulation et de démodulation. 3. Procédé selon la revendication 1 ou 2, caractérisé en ce qu'une donnée binaire est transmise pendant une durée correspondant à un nombre entier prédéterminé de périodes de la porteuse (fi). 4. Procédé selon l'une des revendications précédentes, caractérisé en ce que préalablement à l'émission d'un message, il comprend la vérification par le micro-calculateur (23) qu'aucune porteuse n'est présente sur la ligne de transmission (15,16). 5. Procédé selon l'une des revendications précédentes, caractérisé en ce qu'il comprend le calcul (52) par le micro-calculateur (23) d'une somme de contrôle portant sur les données binaires du message à émettre, cette somme de contrôle étant insérée dans le message émis; et en réception, le calcul (98) d'une somme de contrôle portant sur les données binaires du message reçu, et la comparaison (94) de la somme de contrôle calculée avec la somme de contrôle comprise dans le message, le message étant considéré comme correctement transmis si la somme calculée est égale à la somme comprise dans le message reçu. 6. Procédé selon l'une des revendications précédentes, caractérisé en ce que, à la suite de la réception d'un message correctement transmis, il comprend l'émission (95) par le micro-calculateur (23) d'un message d'accusé de réception destiné à l'émetteur du message. 7. Procédé selon l'une des revendications précédentes, caractérisé en ce que la ligne de transmission (15,16) est constituée par un réseau de distribution électrique. 8. Procédé selon l'une des revendications précédentes, caractérisé en ce que l'émission de la porteuse (Fg) pendant une durée prédéterminée consiste pour le microcalculateur (23) à émettre (42 à 46) alternativement un signal logique constant pendant une demi période de la porteuse (Fg), et un signal inverse du signal logique constant pendant une demi période. 9. Procédé selon l'une des revendications précédentes, caractérisé en ce que l'émission d'un message comprend l'émission (51) de la porteuse (Fg) pendant une durée prédéterminée, avec une phase égale à 1; puis pour chaque octet constituant le message, l'émission (53) de la porteuse (Fg) avec inversion de phase pendant quatre périodes de la porteuse (Fg) correspondant à un bit marquant le début de l'octet, suivie de l'émission (57) de chaque bit constituant l'octet par émission de la porteuse (Fg) pendant quatre périodes avec inversion (56) de phase si la valeur du bit à émettre est différente de celle du dernier bit émis, et de l'émission (61) de deux bits de fin d'octet par émission de la porteuse (Fg) pendant huit périodes avec une phase égale à 1. 10. Procédé selon l'une des revendications précédentes, caractérisé en ce que la détection (71) de la porteuse (Fg) en réception est effectuée par comptage du nombre d'impulsions reçues par le micro-calculateur (23) pendant un laps de temps prédéterminé, la porteuse (Fg) étant détectée si le nombre d'impulsions comptées est égal à une valeur prédéterminée correspondant à la fréquence de la porteuse (F0). 11. Procédé selon l'une des revendications précédentes, caractérisé en ce que la synchronisation (72,74) en réception du micro-calculateur (23) est effectuée en détectant un front montant au niveau du signal de transmission reçu. 12. Procédé selon l'une des revendications précédentes, caractérisé en ce que la réception des octets constituant un message comprend pour chaque octet la synchronisation (72,74) du micro-calculateur (23) sur un front montant du signal reçu, la détection (77 à 82) d'un bit de début, par détection d'une inversion de phase, suivie de la détermination (86 à 89) de la valeur des bits constituant l'octet en mesurant la valeur du signal reçu toutes les quatre périodes de la porteuse (Fg), et de la vérification (92) que le dernier bit reçu correspondant au bit de fin de l'octet, est égal à 1. 13. Dispositif pour la mise en oeuvre du procédé selon l'une des revendications précédentes, caractérisé en ce qu'il comprend un micro-calculateur (23) présentant une entrée de réception (Rxp) reliée à un premier circuit d'amplification et de filtrage (25) connecté à un circuit de couplage (22) avec une ligne électrique (15,16), et une sortie d'émission (Sp) reliée à un second circuit d'amplification et de filtrage (26) également connecté au circuit de couplage (22), de manière à amplifier et filtrer les signaux reçus et à émettre par l'intermédiaire du circuit de couplage (22), le microcalculateur (23) comprenant des moyens pour émettre une porteuse (Fg) d'émission de messages numériques, pour moduler la porteuse (Fg) en fonction d'un message à émettre, et démoduler les signaux reçus de manière à en extraire le message ainsi transmis. 14. Dispositif selon la revendication 13, caractérisé en ce que le micro-calculateur (23) comprend un compteur connecté à l'entrée de réception (Rxp) pour compter le nombre d'impulsions reçues, la détection d'une porteuse étant effectuée en lisant périodiquement la valeur du compteur et en comparant cette valeur avec la valeur du compteur lue précédemment, une porteuse étant détectée si le compteur a été incrémenté d'une valeur prédéterminée depuis la lecture précédente du compteur.