Brevet FR2724054A1 — publié le 19960301

DOMAINE DE L'INVENTION La présente invention concerne de façon générale une structure de montage de boîtier semiconducteur et plus particulièrement, une structure de montage pour un boîtier semiconducteur du type à montage en surface, ladite structure comprenant un motif conducteur formé sur une carte de circuit imprimé qui est située au-dessous d'un côté mis à nu d'un plot de puce du boîtier, un film mince non conducteur ou une couche conductrice formée entre ledit motif conducteur et ledit plot de puce, et ledit motif conducteur étant connecté électriquement audit plot de puce de manière à générer ou à ne pas générer une différence de tension entre, ce qui permet une réduction du bruit électrique du boîtier et un fonctionnement haute vitesse sans réduire une densité de montage du boîtier. i 5 DESCRIPTION DE L'ART ANTERIEIUR Récemment, on a observé une tendance consistant à rendre compacts et minces les boîtiers à montage en surface afin d'obtenir des boîtiers semiconducteurs à montage hautement dense. En conformité avec cette tendance, des boîtiers compacts et minces tels qu'un boîtier à petit profil mince (TSOP) ou un boîtier à petit profil ultramince (UTSOP) ont été développés et ces boîtiers sont utilisés essentiellement pour des dispositifs de mémoire principale d'ordinateurs. La densité d'intégration d'un circuit intégré (IC) peut être augmentée en formant les éléments qui constituent l'IC et les câblages métalliques qui connectent ces éléments de telle sorte qu'ils soient fins ou en augmentant l'aire d'une puce semiconductrice. Cependant, le premier procédé présente une certaine difficulté à une mise en oeuvre pratique du fait de limitations rencontrées lors du processus de fabrication. Par ailleurs, le second procédé présente également un inconvénient consistant en ce que l'augmentation de l'aire de la puce conduit à une augmentation du poids et de l'aire occupée par le boîtier. Pour éviter ces problèmes, des procédés permettant d'augmenter le degré d'intégration en montant un boîtier monté hautement dense ou en empilant des puces haute densité ont été proposés. Un montage hautement dense de puces sur un substrat tel qu'une carte de circuit imprimé peut être réalisé en montant une pluralité de puces à montage en surface ou de boîtiers à soudure sur bande (TAB) sur le substrat. Cependant, du fait que les circuits à très grande échelle d'intégration (VLSI) tendent à devenir davantage complexes, il devient nécessaire de commuter davantage de circuits de commande de sortie simultanément à une vitesse plus rapide afin d'augmenter leurs performances. Cette augmentation de la i15 vitesse de commutation conduit à une augmentation de la quantité de bruit électrique qui est associé avec. Par conséquent, diverses tentatives pour réduire ou minimiser le bruit associé à l'augmentation de la vitesse de commutation ont été réalisées. Par exemple, le document USP 4 945 399 de Brown décrit un boîtier de puce semiconductrice dans lequel des capacités discrètes ainsi qu'une capacité de découplage sont distribuées entre les broches de tension associées. Ce qui revient à dire que, comme représenté sur la figure 1 qui est une vue en coupe d'une structure de montage classique de boîtiers semiconducteurs, un boîtier de support de puce à protubérances ou flip chip (10) comporte une puce semiconductrice (11) et un substrat (13) et une carte de circuit imprimé sur laquelle la puce (11) est montée. Sur la surface supérieure du substrat (13), une couche métallique de fond (14), un film mince diélectrique (15) et une couche métallique de sommet sont formés tour à tour. Le plot de liaison (non représenté) de la puce (11) est connecté électriquement au plot (17a), (17c) de la couche métallique de sommet (16) à l'aide de bossements de soudure (18a), (18c) et au plot (17b) de la couche métallique de fond (14) au moyen de bossements de soudure (18b) moyennant une pénétration à l'intérieur de trous de passage formés dans la couche métallique de sommet (16) et dans le film mince diélectrique (15). Les couches métalliques de sommet et de fond (16), (14) sont connectées électriquement à des broches de tension (19b) à Vcc et (19a) à Vss et la puce (11) se voit appliquer un signal et de l'énergie via les plots (17a), (17b) et (17c). Les capacités décrites dans le document USP 4 945 399 sont connectées électriquement à la puce par une pluralité de lignes de câblage ou de bus de puissance importante. Les lignes de câblage sont un exemple représentatif de voies à inductance élevée. Lorsque le courant des lignes de câblage croît, I'échelle de la chute de tension croît, ce qui conduit à un bruit de distribution de puissance non souhaité. Par conséquent, lorsque l'on prend en compte l'agencement des lignes de câblage associées aux puces et la limitation dimensionnelle d'une capacité individuelle, il est très difficile de distribuer les capacités de manière à ne pas induire une quelconque chute de puissance ou du bruit. En outre, puisque les capacités utilisées pour réduire ou minimiser le bruit sont constituées par des capacités haute fréquence et faible inductance, elles sont coûteuses et ceci provoque une augmentation inévitable du coût de fabrication des circuits intégrés. Pour éviter ce problème, les capacités peuvent être formées dans l'espace au-dessous du boîtier. Cependant, dans le cas de boîtiers semiconducteurs minces ou ultraminces, la formation de capacités au-dessous du boîtier est impossible. Par ailleurs, par report à la figure 2(A) qui est une vue en coupe de la structure de boîtier d'un TSOP ou d'un boîtier à bande J (SOJ), on peut voir un boîtier (20) dans lequel une puce semiconductrice (21) est liée à une surface supérieure d'un plot de puce (23) d'une grille de connexion à l'aide d'un adhésif (22), et des plots de liaison (non représentés) de la puce (21) sont connectés électriquement à des connexions internes (25) de la grille de connexion via des fils de liaison (24). La puce (21), le plot de puce (23) et les fils de liaison (24) sont encapsulés à l'aide d'un composé de moulage époxy (26) pour assurer une protection vis-à-vis de l'environnement externe et une surface de fond du plot de puce (23) est mise à nu au-dessous du moulage (26). Les connexions externes (27) sont connectées électriquement à des motifs de plage de connexion (29) formés sur une surface supérieure d'une carte de circuit imprimé (28), ladite carte de circuit imprimé comportant quatre lignes empilées pour appliquer des signaux et de l'énergie sur la connexion externe. Par report maintenant à la figure 2(B), la puce semiconductrice (21) est liée à une surface supérieure du plot de puce (23) de la grille de connexion, des bornes de contact (23a, 23b) sont intégrées avec le plot de puce (23) sur ses deux angles opposés et des plots de liaison (21a, 21b) formés sur les marges de la puce (21) sont connectés électriquement aux connexions internes (25a, 25b), lesquelles jouent respectivement le rôle de bornes de tension Vcc et Vss, via les fils de liaison (24). Les connexions internes (25a, 25b) sont distinctes et séparées des bornes de contact (21a, 21b). Par report maintenant à la figure 2(C), une pluralité de motifs de plage de connexion (29), sur lesquels les connexions externes (27) sont montées, sont formés sur la surface supérieure de la carte de circuit imprimé (28) sous la forme de deux rangées parallèles; et aucun motif de plage de connexion de contact n'est formé entre ces motifs parallèles (29). Dans le boîtier présentant la structure de montage expliquée ci-avant, I'inductance des fils de liaison, la résistance de la puce et les inductances de la grille de connexion et de la plage de connexion sont connectées en série. Par conséquent, la valeur de résistance totale et la valeur d'inductance totale du boîtier deviennent considérablement élevées et le bruit augmente, ce qui conduit à une diminution de la vitesse de fonctionnement. Si l'on tente de former des capacités de découplage afin d'éviter ce problème, il est nécessaire de prévoir un espace o les capacités sont formées, ce qui conduit éventuellement à une diminution de la densité de montage. Par conséquent, il s'avère nécessaire de proposer un boîtier semiconducteur haute vitesse et faible bruit sans l'inconvénient de la réduction de la densité de montage. La présente invention satisfait cette nécessité. RESUME DE L'INVENTION La présente invention propose une structure de montage de boîtier semiconducteur, qui permette une réduction du bruit sans détériorer ni la vitesse de fonctionnement ni la densité de montage du boîtier, ladite structure de montage comprenant un boîtier semiconducteur dans lequel au moins une puce i 5 semiconductrice est montée sur son plot de puce; un substrat, sur lequel ledit boîtier est monté, comportant un motif conducteur formé sur une zone de sa surface supérieure, ladite zone correspondant audit plot de puce; et un film mince non conducteur formant condensateur, formé dans un espace entre le plot de puce et le motif conducteur, ledit espace étant soumis à une différence de tension. La présente invention propose une autre structure de montage de boîtier semiconducteur, qui permette une réduction du bruit sans détériorer ni la vitesse de fonctionnement ni la densité de montage du boîtier, ladite structure de montage comprenant un boîtier semiconducteur dans lequel au moins une puce semiconductrice est montée sur son plot de puce; un substrat sur lequel ledit boîtier est monté, comportant un motif conducteur formé sur une zone de sa surface supérieure, ladite zone correspondant au plot de puce; et au moins une couche conductrice formée dans un espace entre le plot de puce et le motif conducteur, aucune différence de tension n'existant entre. BREVE DESCRIPTION DES DESSINS Ces caractéristiques et avantages de la présente invention ainsi que divers autres seront aisément compris par report à la description détaillée qui suit que l'on lira en relation avec les dessins annexés sur lesquels des index de référence identiques sont utilisés pour repérer des éléments structurels identiques, et parmi ces dessins: la figure 1 est une vue en coupe d'une structure de montage classique de boîtiers semiconducteurs; la figure 2(A) est une vue en coupe d'une autre structure de montage classique de boîtiers semiconducteurs; la figure 2(B) est une vue en plan de la structure de montage représentée sur la figure 2(A) avant moulage; la figure 2(C) est une vue qui représente un motif de plage de connexion sur une carte de circuit imprimé de la structure de montage représentée sur la figure 2(A); la figure 3(A) est une vue en coupe d'une structure de montage particulière de boîtiers semiconducteurs selon la présente invention; la figure 3(B) est une vue en plan de la structure de montage représentée sur la figure 3(A) avant moulage; la figure 3(C) est une vue en plan qui représente un motif de plage de connexion sur une carte de circuit imprimé de la structure de montage représentée sur la figure 3(A); la figure 4 est une vue en coupe d'une autre structure de montage particulière de boîtiers semiconducteurs selon la présente invention; la figure 5(A) est une vue en plan de la structure de montage représentée sur la figure 4 avant moulage; la figure 5(B) est une vue en plan qui représente un motif de plage de connexion sur une carte de circuit imprimé de la structure de montage représentée sur la figure 4; la figure 6(A) est une vue en plan d'un mode de réalisation modifié de la structure de montage représentée sur la figure 4 avant moulage; la figure 6(B) est une vue en plan qui représente un motif de plage de connexion sur une carte de circuit imprimé de la structure de montage représentée sur la figure 6(A); la figure 7(A) est une vue en plan d'un autre mode de réalisation de la structure de montage représentée sur la figure 4 avant moulage; la figure 7(B) est une vue en plan qui représente un motif de plage de connexion sur une carte de circuit imprimé de la structure de montage représentée sur la figure 7(A); la figure 8 est un schéma de circuit équivalent de la structure de montage représentée sur la figure 3; et 1 5 la figure 9 est un schéma de circuit équivalent de la structure de montage représentée sur la figure 4. DESCRIPTION DETAILLEE DE L'INVENTION Par report maintenant aux figures 3(A) à 3(C), le boîtier selon la présente invention présente la même structure que celle représentée sur les figures 2(A) à 2(C) à ceci près que la première structure comporte un film mince non conducteur, par exemple un film mince diélectrique 31 en tant que capacité de découplage, ledit film mince 31 interconnectant la surface mise à nu du plot de puce 23 et le motif conducteur 32 formé sur une surface supérieure du substrat, par exemple une carte de circuit imprimé 38. Le motif conducteur 32 est formé sur la zone correspondant à la surface mise à nu du plot de puce 23. Comme représenté sur la figure 3(B), si la borne de contact 23b du plot de puce 23 est intégrée électriquement avec la connexion interne 25d qui reçoit Vss, le motif 32 est connecté électriquement aux motifs de plage de connexion Vcc 29 par l'intermédiaire d'un motif conducteur (non représenté) à l'intérieur du substrat 38. Selon une variante, le motif 32 peut être connecté électriquement aux motifs de plage de connexion Vcc 29 ou aux motifs de plage de connexion Vss 29 par l'intermédiaire d'un motif conducteur (non représenté) formé sur la surface du substrat 38. En outre, bien que ceci ne soit pas représenté sur les figures 3(A) à 3(0), le plot de puce 23 peut également être intégré électriquement avec les connexions internes Vcc tandis que le motif 32 peut être connecté électriquement aux motifs de plage de connexion Vss 29. Le film mince diélectrique 31 peut être réalisé par exemple en une résine polyimide ou une résine époxy, ou en oxydes métalliques tels que l'oxyde de baryum-titane (BaTiO3), l'oxyde de tantale (Ta20), I'oxyde de silicium (SiO2) ou le nitrure de silicium (Si3N4) bien que ces composés ne soient pas limitatifs pour la présente invention. Une pluralité de films minces diélectriques 31 peuvent être formés sous la forme de i 5 deux rangées parallèles entre le plot de puce 23 et le motif 32. La différence de tension peut être formée entre le plot de puce et le motif conducteur en appliquant respectivement Vcc et Vss au plot 23 et au motif conducteur 32. Dans le schéma de circuit équivalent du boîtier présentant une telle structure de montage, tel qu'on peut le voir sur la figure 8, I'inductance Lb de la carte de circuit imprimé 38, I'inductance Lc du film mince diélectrique 31 et la capacité du film mince diélectrique 31 sont interconnectées en parallèle à l'inductance Lw des fils de liaison 24, à la résistance R1 du motif sur la puce 21, à l'inductance L1 de la connexion et à l'inductance Llp du motif de plage de connexion sur le substrat 38, lesquels sont agencés en série. Par conséquent, le boîtier présentant la structure de boîtier selon la présente invention présente une valeur de résistance totale plus faible et une valeur d'inductance totale plus faible par comparaison avec les valeurs correspondantes des boîtiers classiques, ce qui contribue à une réduction du bruit électrique et à une augmentation de la vitesse de fonctionnement. Les boîtiers semiconducteurs peuvent être empilés afin d'augmenter la densité de montage. Dans ce cas, les plots de puce des boîtiers individuels sont interconnectés en commun électriquement et le film mince diélectrique est ensuite connecté électriquement au substrat et au boîtier empilé le plus bas. Maintenant, un autre mode de réalisation de la structure de montage des boîtiers semiconducteurs selon la présente invention est expliqué par report à la figure 4. Comme représenté sur la figure 4, la structure de montage est la même que celle représentée sur la figure 3(A) à ceci près qu'au moins une couche conductrice, par exemple une pluralité de bossements de soudure 41, remplace le film mince diélectrique 31 et qu'il n'y a pas de différence de tension entre le plot de puce 23 et le motif 32. Les bossements de soudure 41 sont principalement réalisés en plomb dur et peuvent être également réalisés en or, en argent, en cuivre, en aluminium ou en alliage de ceux-ci, lesquels sont plaqués au plomb dur. Les bossements de soudure 41 peuvent être soudés au moyen d'un processus de soudage par refusion qui est bien connu de l'art. La couche conductrice peut être formée sous la forme d'une unique couche sur la totalité de I'espace entre le plot de puce 23 et le motif 32. Par report maintenant à la figure 5(A), des bornes de contact 23a, 23b sont intégrées au plot de puce 23 au niveau de ses angles opposés et les plots de liaison 21a, 21b sont respectivement connectés électriquement à des connexions internes Vcc et Vss 25a et 25d sur la carte de circuit imprimé 38 via des fils de liaison 24. La connexion interne 25a est éloignée de la borne de contact 23a et la connexion interne 25d est intégrée électriquement à la borne de contact 23b. Par report maintenant à la figure 5(B), sur la surface supérieure de la carte de circuit imprimé, deux rangées parallèles de motifs de plage de connexion 29 sont formées, motifs sur lesquels des connexions externes 27 sont montées, et un motif conducteur 32 est formé entre ces deux rangées de motifs de plage de connexion 29. Le motif 32 est connecté électriquement au plot de puce 23 en parallèle par une pluralité de bossements 41 et est en outre connecté électriquement aux motifs de plage de connexion Vss 29 par le motif conducteur 43 formé sur la surface de la carte de circuit imprimé 38. Le motif 32 peut être connecté électriquement aux motifs de plage de connexion Vss 29 par un motif conducteur (non représenté) formé à l'intérieur de la carte de circuit imprimé 38. Par report maintenant à la figure 6(A), la structure de montage présente la même configuration que celle représentée sur la figure 5(A) à ceci près que la connexion interne 25c est intégrée électriquement à la borne de contact 23a et que la connexion interne 25b est formée de façon distincte et séparée de la borne de contact 23b. En outre, par report maintenant à la figure 6(B), la structure de montage présente la même configuration que celle représentée sur la figure 5(B) à ceci près que le motif 32 est connecté électriquement au motif de plage de connexion Vcc 29 par un motif conducteur 44 formé sur la surface de la carte de circuit imprimé 38. Le motif 32 peut être connecté électriquement aux motifs de plage de connexion Vss 29 par un motif conducteur (non représenté) formé à l'intérieur de la carte de circuit imprimé 38. Par report maintenant à la figure 7(A), la structure de montage présente la même configuration que celle représentée sur la figure 5(A) à ceci près que la connexion interne 25b est séparée de la borne de contact 23b et que le plot de liaison 21c est connecté électriquement à la borne de contact 23b par un fil de liaison 24. En outre, par report maintenant à la figure 7(B), la structure de montage présente la même configuration que celle représentée sur la figure 5(B) à ceci près que le motif 32 est connecté électriquement au motif conducteur Vbb 37c formé sur la surface de la carte de circuit imprimé 38. Les boîtiers semiconducteur présentant les structures de montage représentées sur les figures 4 à 7 peuvent être empilés afin d'augmenter la densité de montage. Dans ce cas, les plots de puce des boîtiers individuels sont interconnectés en commun électriquement et le film mince diélectrique est ensuite mis en contact électrique avec le substrat et avec le boîtier empilé le plus bas. Plus la section transversale des bossements est faible et plus le nombre de bossements est important, plus le bruit électrique du boîtier semiconducteur est faible. Maintenant, comme on peut le voir sur la figure 9, il y a deux voies pour transférer Vss appliqué depuis le motif de plage de connexion Vss sur la carte de circuit imprimé jusqu'au plot de liaison Vss sur la puce semiconductrice: pour la première voie, le motif de plage de connexion Vss sur la carte de circuit imprimé est conçu pour être connecté au plot de liaison Vss sur la puce par l'intermédiaire du plot de puce et du fil de liaison du boîtier semiconducteur; et pour la seconde voie, le motif de plage de connexion Vss sur la carte de circuit imprimé est conçu pour être connecté au plot de liaison Vss sur la puce par l'intermédiaire de la connexion et du fil de liaison du boîtier semiconducteur. Ces deux voies sont interconnectées en parallèle. Par conséquent, dans son schéma de circuit qui est représenté sur la figure 9, la résistance Rb et l'inductance Lb de la carte de circuit imprimé, la résistance Rdp et l'inductance Ldp du plot de puce, et la résistance Rw et l'inductance Lw sont interconnectées en série, et la résistance R1 et l'inductance L1 de la connexion sont connectées aux deux extrémités de la série constituée par la résistance Rdp et par l'inductance Ldp en parallèle. Par conséquent, le boîtier présentant la structure de montage selon la présente invention présente une valeur de résistance et une valeur d'inductance totales plus faibles par comparaison avec les valeurs correspondantes des boîtiers classiques, ce qui réduit le temps de retard des signaux transférés. Comme décrit ci- avant, la structure de montage de boîtiers semiconducteurs dans laquelle au moins une puce semiconductrice est montée sur un plot de puce; un motif conducteur est formé sur la zone de la surface supérieure de la carte de circuit imprimé, ladite zone correspondant au plot de puce; un film mince non conducteur ou une couche conductrice est formée dans un espace entre ledit plot de puce et ledit motif conducteur; et ledit plot de puce et ledit motif conducteur sont connectés électriquement de manière à générer une différence de tension entre, d'o la formation d'une voie électrique parallèle entre le motif de plage de connexion Vss (Vcc) sur la carte de circuit imprimé et le plot de liaison Vcc (Vss) sur les puces, ce qui permet une réduction de la valeur d'impédance totale des boîtiers et du bruit électrique et une augmentation de la vitesse de fonctionnement. En outre, la structure de montage selon la présente invention a pour autre avantage que, puisque la capacité pour réduire le bruit électrique est formée sur la zone précise o le boîtier est monté, la densité de montage n'est pas du tout réduite lorsque la valeur d'impédance totale du boîtier diminue. Bien que des modes de réalisation particuliers de la présente invention aient été décrits en détail ci-avant, on comprendra clairement que de nombreuses variantes et/ou modifications des concepts inventifs de base enseignés ici qui peuvent apparaître à l'homme de l'art tombent encore dans l'esprit et dans le cadre de la présente invention telle que définie dans les revendications annexées. REVENDICATIONS 1. Structure de montage de boîtier semiconducteur présentant un bruit électrique réduit, caractérisée en ce qu'elle comprend: un boîtier semiconducteur dans lequel au moins une puce semiconductrice (21) est montée sur son plot de puce (23); un substrat (38), sur lequel ledit boîtier est monté, comportant un motif conducteur (32) formé sur une zone de sa surface supérieure, ladite zone correspondant audit plot de puce (23); et un film mince non conducteur (31) formant condensateur, formé dans un espace entre le plot de puce (23) et le motif conducteur (32), ledit espace étant soumis à une différence de tension. 2. Structure de montage selon la revendication 1, caractérisée en ce que lesdits boîtiers sont empilés. 3. Structure de montage selon la revendication 1, caractérisée en ce que ledit film mince non conducteur (31) est un film mince diélectrique. 4. Structure de montage selon la revendication 3, caractérisée en ce que ledit film mince diélectrique est réalisé en une résine. 5. Structure de montage selon la revendication 4, caractérisée en ce que ledit film mince diélectrique est réalisé en une résine polyimide ou en une résine époxy. 6. Structure de montage selon la revendication 3, caractérisée en ce que ledit film mince diélectrique est réalisé en un oxyde métallique. 7. Structure de montage selon la revendication 6, caractérisée en ce que ledit film mince diélectrique est réalisé en oxyde de tantale, en oxyde de baryum-titane, en oxyde de silicium ou en nitrure de silicium. 8. Structure de montage selon la revendication 1, caractérisée en ce qu'une pluralité de couches minces non conductrices sont formées selon la forme de deux rangées parallèles. 9. Structure de montage selon la revendication 1, caractérisée en ce qu'une différence de tension est établie entre le plot de puce (23) et le motif conducteur (32) en appliquant respectivement Vcc et Vss sur le plot de puce et sur le motif conducteur. 10. Structure de montage selon la revendication 1, caractérisée en ce que ledit plot de puce (23) est intégré électriquement avec une connexion interne (25a, 25c) sur laquelle Vcc est appliqué. 11. Structure de montage de boîtier semiconducteur présentant un bruit électrique réduit, caractérisée en ce qu'elle comprend: un boîtier semiconducteur dans lequel au moins une puce semiconductrice (21) est montée sur son plot de puce (23); un substrat (38) sur lequel ledit boîtier est monté, comportant un motif conducteur (32) formé sur une zone de sa surface supérieure, ladite zone correspondant au plot de puce (23); et au moins une couche conductrice (41) formée dans un espace entre le plot de puce (23) et le motif conducteur (32), aucune différence de tension n'existant entre. 12. Structure de montage selon la revendication 11, caractérisée en ce que lesdits boîtiers sont empilés. 13. Structure de montage selon la revendication 11, caractérisée en ce qu'une pluralité de couches conductrices sont formées en parallèle. 14. Structure de montage selon la revendication 11, caractérisée en ce que lesdites couches conductrices sont des bossements métalliques (41). 15. Structure de montage selon la revendication 11, caractérisée en ce que Vcc est appliqué sur le plot de puce (23) et sur le motif conducteur (32). 16. Structure de montage selon la revendication 15, caractérisée en ce que le plot de puce (23) est intégré électriquement avec la connexion interne (25a, 25c) sur laquelle Vcc est appliqué. 17. Structure de montage selon la revendication 11, caractérisée en ce que Vss est appliqué sur le plot de puce (23) et sur le motif conducteur (32). 18. Structure de montage selon la revendication 17, caractérisée en ce que le plot de puce (23) est intégré électriquement avec la connexion interne (25a, 25c) sur laquelle Vss est appliqué. i 5 19. Structure de montage selon la revendication 11, caractérisée en ce que la couche conductrice est réalisée en plomb dur ou en or, en argent, en cuivre, en aluminium ou en alliages de ceux-ci plaqués au plomb dur. 20. Structure de montage selon la revendication 11, caractérisée en ce qu'une tension appliquée au plot de puce et au motif conducteur vaut Vbb, laquelle tension est inférieure à la tension appliquée sur les connexions internes du boîtier.