Brevet FR2719684A1 — publié le 19951110

Procédé et circuit pour détecter des structures d'imaîe en f ormes de lign es l.iées to.pologiquement entre d '.j a-e___e.. f__E._...................................... __ e...... elles. L'invention concerne la détection en vidéo en temps réel, par lignes, de structures d'image liées topologiquement entre elles, dans laquelle des groupes de points d'image ou pixels de mêmes caractéristiques reçoivent dans une ligne des numéros de référence différents les uns des autres parmi lesquels, pour les groupes voisins d'une ligne suivante, on reprend le numéro de référence du groupe de pixels de ladite ligne, duquel un groupe de pixels de la ligne suivante parcouru dans le sens de la ligne est d'abord immédiatement voisin par au moins un pixel dans le sens de la colonne. L'invention est mise en oeuvre pour l'inspection automatique de surfaces structurées notamment de masques, de cristaux liquides, de plaques conductrices, de disques semi-conducteurs lors de leur processus de fabrication. L'une des opérations lors de l'évaluation d'une image consiste à choisir selon certains critères (caractéristiques) parmi les pixels, ou les groupes de pixels disposés selon une matrice et, pour une exploitation ultérieure, à les préparer sous forme compactée pour des unités d'exploitation qui suivent. Il est connu, pour la compression de données, de réunir d'abord les pixels en une ligne et d'éliminer alors les bornes de la ligne. Selon la EP 279 157 A2, on extrait des données caractéristiques d'informations codées selon la longueur du déplacement. On obtient comme résultat une liste de données d'image codées selon la longueur du déplacement qui sont ordonnées selon des zones 2 2719684 circulaires, trapézoïdales, convergentes et divergentes. Ce faisant, des intervalles verticaux et horizontaux sont filtrés et disparaissent du jeu de données. Cette façon de procéder est inappropriée pour la mise en évidence de défauts sur des puces de semi- conducteur, car le filtrage des intervalles fausse l'image du défaut avec pour conséquence une classification erronée dans les classes d'erreurs de la puce de semi-conducteur. Une solution appropriée est de marquer toutes les données d'image codées selon la longueur du déplacement qui décrivent une zone continue avec des caractéristiques identiques, par exemple des valeurs de gris, comme unitaire en tant que telle. On introduit des numéros de référence ou de comptage pour les groupes de pixels liés entre eux à l'intérieur d'une ligne, de sorte que tous les groupes de pixels commençant dans la première ligne reçoivent un numéro de référence croissant. Un nouveau numéro de comptage n'est attribué dans la ligne suivante que si le groupe de pixels n'avoisine pas un groupe de pixels présentant les mêmes caractéristiques dans la ligne précédente. Si le groupe de pixels de la ligne suivante présente les mêmes caractéristiques que celui de la ligne précédente, alors c'est le même numéro qui est utilisé. Il se produit des ambiguïtés, dites équivalences, lorsque des groupes de pixels liés entre eux dans la ligne courante ont des liaisons avec plusieurs groupes de pixels liés entre eux de mêmes caractéristiques mais de numéro de référence différent de la ligne précédente. Ces équivalences se présentent ainsi comme des paires de numéros de référence différents entre eux et correspondent à des relations 3 2719684 entre des groupes de pixels qui au départ se rejoignent séparément. Pour lever ces ambiguïtés, on peut utiliser un algorithme de recherche assisté par un ordinateur, dont la durée de travail dépend de la forme des structures d'image réparties dans les groupes de pixels. Des structures d'images en spirale ou fortement imbriquées qui en découlent provoquent des temps de travail qui ne peuvent plus être traités jusqu'à élimination en vidéo en temps réel. Le but de l'invention est de raccourcir le temps de traitement pour l'élimination des équivalences indépendamment de la forme et des caractéristiques des structures d'image de sorte qu'un traitement jusqu' à élimination en vidéo en temps réel soit autorisé. Selon l'invention, ce problème est résolu par un procédé de reconnaissance de structures d'image topologiquement liées entre elles et détectées par lignes, dans lequel des groupes de pixels de mêmes caractéristiques, constitués d'au moins un pixel, reçoivent à l'intérieur d'une même ligne des numéros de référence croissants, et des groupes de pixels d'une ligne suivante reprennent les numéros de référence déjà attribués aux groupes de pixels pour lesquels il existe déjà un voisinage avec au moins un pixel dans le sens de la ligne, en ce que au cours d'une première étape du procédé, le premier numéro de référence de paires de numéros de référence de groupes de pixels contigus ayant des numéros de référence différents entre eux, est utilisé comme valeur d'adresse pour une première mémoire adressée avec un état de départ marqué pour chaque emplacement de mémoire, et l'autre numéro de référence est utilisé comme valeur de donnée de l'emplacement de mémoire adressé au moyen du premier numéro de référence, lorsque l'emplacement de mémoire possède l'état de départ marqué, 4 2719684 sinon, dans une seconde étape du procédé, aussi bien l'autre numéro de référence que la valeur de donnée de l'emplacement de mémoire adressé sont utilisés comme données d'adresse pour la détection des emplacements de mémoire avec un état de départ marque, aux données d'adresses desquels est utilisée la première étape du procédé, une valeur de donnée obtenue pour chaque valeur d'adresse servant à nouveau d'adresse aussi longtemps qu'un emplacement de mémoire avec l'état de départ marqué n'a pas été trouvé et des paires de numéros de référence menant aux mêmes valeurs d'adresse dans la deuxième étape du procédé n'étant pas prises en compte, et dans une troisième étape du procédé, pour former un tableau d'affectation sous la forme d'une seconde mémoire adressable, des emplacements de mémoire correspondant aux valeurs d'adresse issues de la première étape du procédé reçoivent la valeur d'adresse elle-même comme valeur de donnée lorsque l'état de départ marqué est présent pour la valeur d'adresse, sinon on utilise pour une valeur d'adresse sans état de départ marqué une valeur de donnée obtenue comme valeur d'adresse jusqu'à ce qu'un emplacement de mémoire avec l'état de départ marqué soit trouvé dont la valeur d'adresse devient la valeur de donnée pour la valeur d'adresse sans état de départ marqué. L'objet de l'invention est également un circuit pour reconnaître les structures d'image topologiquement liées entre elles et détectées par lignes, par le traitement d'une paire de numéros de références différents de groupes de pixels, constitués d'au moins un pixel, voisins entre eux dans des lignes contigues à l'intérieur d'une structure d'image, une attribution des numéros de référence pour les groupes de pixels dans une ligne étant effectuée de façon continue et des groupes de pixels d'une ligne suivante reprenant les numéros de référence déjà attribués des groupes de 2719684 pixels pour lesquels il existe déjà un voisinage avec au moins un pixel dans le sens de la ligne, dans lequel un premier et un second multiplexeurs, dont une entrée de chacun est reliée à la sortie de valeur de comptage d'un compteur, et une entrée du second multiplexeur est soumise à un potentiel fixe, ainsi qu'un comparateur présentent des entrées pour les numéros de référence qui sont d'autre part envoyés aux sorties d'un premier et d'un second registres dont les entrées de données sont reliées à une sortie d'un troisième registre qui est couplé d'autre part à une entrée d'adresse d'une première mémoire et à une première entrée d'adresse d'une seconde mémoire et dont l'entrée est reliée à la sortie du premier multiplexeur. Une entrée et sortie de données de la première mémoire est couplée à une autre entrée du premier multiplexeur, à la sortie de données du second multiplexeur, à l'entrée d'un indicateur de zéro et à une première entrée de données de la seconde mémoire qui comporte d'autre part une seconde entrée d'adresse et une seconde sortie, et, depuis une commande de déroulement de processus avec des entrées KN et RESET et des sorties ENK et READY, partent du côté de la sortie des liaisons vers les entrées de commande du premier et du second multiplexeurs vers les entrées de validation du second multiplexeur et de la première mémoire et vers les entrées d'écriture de la première et de la seconde mémoires. De plus, à partir de la commande de déroulement de processus, il y a des liaisons entre les sorties de rythme et le premier, le second et le troisième registre, le compteur, et vers une entrée de chargement du compteur et vers les entrées de validation du premier et du second registres. Du côté de l'entrée, la commande de déroulement de processus est de plus reliée à une ligne de signal de fin de travail du compteur, à deux lignes du comparateur et à une ligne de l'indicateur de zéro. 6 2719684 Comme le tableau d'affectation, qui contient l'affectation d'un numéro de référence pour chaque équivalence adressée, est établi directement à partir d'un code intermédiaire généré, les équivalences peuvent être évaluées déjà au moment de leur détection. Il en résulte un temps de traitement plus court par rapport à un algorithme de recherche assisté par ordinateur qui ne peut commencer à travailler que lorsque toutes les équivalences sont présentes. Le nombre d'étapes pour la résolution d'une équivalence selon l'invention est égal au degré d'imbrication de l'équivalence traitée, tandis que le nombre d'étapes avec un algorithme de recherche assisté par ordinateur pour le même travail est le même pour toutes les équivalences et égal au degré d'imbrication le plus élevé. Un exemple de réalisation de l'invention est décrit plus en détail ci- après au moyen du dessin schématique annexé sur lequel on voit: Figure i: un circuit selon l'invention Figure 2: une attribution de numéros de référence à des groupes de pixels. Dans le circuit représenté sur la figure 1, un premier et un second multiplexeurs M1 et M2, de chacun desquels une entrée est reliée à la sortie de valeur de comptage d'un compteur Z, ainsi qu'un comparateur C, présentent des entrées pour des numéros de référence KN1 et KN2 et sont d'autre part reliés à une sortie d'un premier registre R1 et à une sortie d'un second registre R2. Les entrées de données du premier et du second registres R1 et R2 sont reliées à la sortie d'un troisième registre R3 qui est d'autre part accouplé à une entrée d'adresse respective d'une première et d'une seconde mémoire RAM1 et RAM2. L'entrée du troisième registre R3 est reliée à la sortie du premier multiplexeur M1. 7 2719684 Une entrée et sortie de données D de la première mémoire RAM1 est reliée à une autre entrée du premier multiplexeur M1, à la sortie de données du second multiplexeur M2, à l'entrée d'un indicateur de zéro N et à une entrée de données D de la seconde mémoire RAM2. Une autre entrée du second multiplexeur est soumise à un potentiel fixe. La seconde mémoire RAM2 est réalisée sous forme d'une mémoire à accès aléatoire à port double et présente une seconde entrée d'adresse A1 pour un signal d'entrée AL et une seconde sortie D1 pour un signal de sortie DL. Les sorties d'une commande de déroulement de processus ST, avec des entrées KN et RESET et des sorties ENK et READY, sont reliées aux entrées de commande du premier et du second multiplexeurs M1 et M2, aux entrées de validation EN du deuxième multiplexeur M2 et de la première mémoire RAM1 et à l'entrée d'écriture W de la première et de la seconde mémoires RAM1 et RAM2. Des liaisons existent entre les sorties de rythme de la commande ST de déroulement CLK- R1 et le premier registre R1, CLK-R2 et le second registre R2, CLK-R3 et le troisième registre R3, CLK-Z et le compteur Z, vers une entrée de chargement L du compteur Z et vers les entrées de validation EN des registres R1 et R2. De plus, la commande de déroulement ST est reliée côté entrée à une ligne de signal de fin de processus U du compteur Z, à deux lignes du comparateur C et à une ligne de l'indicateur de zéro N. On a représenté sur la figure 2 des structures assemblées à partir de pixels d'une surface à différentes caractéristiques sous forme de valeurs de gris. Les nombres qui y sont portés sont des numéros de référence attribués de façon connue à des groupes de pixels comme parties de jeux de données, ces groupes de pixel comportant au moins un pixel. 8 2719684 De cette façon, les deux figures, constituées chacune d'un seul pixel, de la ligne zéro peuvent être décrites par les jeux suivants de données codées selon la longueur du déplacement: Jeu de données 1 Jeu de données 2 Uméro de l igne: 0 Néro de 1 igne: 0 Début dans la colonne: 4 Début dans la colonne: 10 Longueur du déplacement: 1 Longueur du déplacement: 1 Numéro de référence: 1 Ntméro de référence: 2 Valeur de gris: 10 Valeur de gris:10 Des jeux de données analogues sont attribués aux groupes de pixels dans les lignes suivantes, ainsi par exemple pour les groupes de pixels de la ligne 2: Jeu de données 1 Jeu de données 2 Jeu de données 3 uméro de ligne: 2 Nméro de ligne: 2 Numéro de ligne: 2 Début dans la colonne: 5 Début dans la colonne: 16 Début dans la colonne: 37 2 0 Lon9 dJeurJ déplacement: 8 Longueur du déplacement: 1 Longueur du déplacement: 2 mméro de référence: 1 Numéro de référence: 4 Nméro de référence: 4 Valeur de gris: 10 Valeur de gris: 30 Valeur de gris: 30 Les ambiguïtés se présentant comme des équivalences qui surviennent lorsque les groupes de pixels d'une ligne possèdent des liens avec plusieurs groupes de pixels, de mêmes caractéristiques mais avec des numéros de référence différents, de la ligne précédente, existent par exemple entre les groupes de pixels de référence i et ceux de référence 2 ou 3. Le nombre complet de toutes les équivalences de la figure 2, qui se présentent sous forme mémorisée pour un traitement ultérieur, est listé dans le tableau i par indication des numéros de référence. Les tableaux 2 et 3 comportent déjà par anticipation les résultats visés par l'invention. Tableau 1 Tableau 2 Tableau 3 Equivalences Code intermédiaire Tableau d'affectation dans la première mémoireselon disposition RAN1 dans la seconde mémoire RAM2 Mr. KN1 KN2 Adresse Données Adresse Données 1 1 3 1 0 1 1 2 1 2 2 1 2 1 3 6 4 3 1 3 1 4 6 5 4 0 4 4 4 6 5 4 5 4 6 8 4 6 4 6 4 7 10 8 7 0 7 7 8 4 12 8 4 8 4 9 4 10 9 0 9 9 17 15 10 8 10 4 11 15 11 11i 7 11 7 12 11 7 12 4 12 4 13 0 13 13 14 0 14 14 11 15 7 16 0 16 16 17 15 17 7 18 0 18 18 En raison d'un signal de réinitialisation RESET à la commande de déroulement de processus ST, celle-ci fait délivrer par le compteur Z l'adresse Zéro au premier multiplexeur M1. En même temps, la commande de déroulement ST commande le premier et le second multiplexeurs M1 et M2, par des lignes de commande, de façon que la valeur de comptage du compteur Z soit envoyée de la sortie du multiplexeur M1 au troisième registre R3 et qu'une référence nulle soit présente à l'entrée de données de la première mémoire RAMI. Au moyen d'un signal d'horloge CLK-Z de la commande de déroulement ST, la valeur de comptage du compteur Z est reprise par le registre R3 et est appliquée à la première mémoire RAM1 comme adresse. La commande de déroulement ST écrit ensuite la référence nulle à l'emplacement de mémoire adressé dans la première mémoire RAMI, et incrémente le compteur Z. Ce processus est répété à chacun des emplacements de mémoire de la première mémoire RAM1 jusqu'à ce que 2719684 l'ensemble de la première mémoire RAM1 soit rempli de la référence nulle. Après introduction de la référence nulle à chaque emplacement de mémoire de la première mémoire RAM1, il s'ensuit un changement d'état qui est nécessaire pour l'élimination des équivalences. Un signal KN d'une mémoire non représentée activé à l'entrée du circuit indique le stockage d'équivalences dans la mémoire. Par suite d'un signal ENK, de la commande de déroulement ST, une paire de numéros de référence KN1 et KN2, qui définit une équivalence, est appliquée aux entrées correspondantes. Le comparateur C compare les deux numéros de référence KN1 et KN2. Si les deux numéros de référence sont égaux il n'y a pas de traitement. Sinon, un signal de commande est envoyé à la commande de déroulement ST qui, après exploitation de ce signal redirige le numéro de référence de plus grande valeur comme premier numéro de référence, par ses lignes de commande, vers le multiplexeur Ml1. Le procédé selon l'invention peut évidemment être réalisé si l'on utilise en permanence comme numéro de référence le plus petit numéro. Ainsi ce numéro de référence est appliqué comme valeur d'entrée au registre R3 et est stocké dans ce registre R3 au moyen d'un signal de rythme de la commande de déroulement ST arrivant ensuite. Comme la sortie du registre R3 est en permanence validée, la référence se trouve également aux entrées d'adresse de la première et de la seconde mémoires RAM1 ET RAM2 ainsi qu'aux registres R1 et R2. Ensuite, la commande de déroulement ST bascule la première mémoire RAM1 en mode lecture par sa ligne de commande. Le contenu du premier emplacement de mémoire de la première mémoire RAM1 adressé avec le premier numéro de référence, dans l'exemple présent le plus grand, est présent à la sortie de données de la première mémoire il 2719684 RAM1 et va de là à l'entrée du multiplexeur M1, à la sortie du multiplexeur M2, à l'entrée de données de la deuxième mémoire RAM2 et à 1 'indicateur de zéro N. Ce dernier informe la commande de déroulement de processus ST si le contenu de la mémoire est une référence nulle. Si une référence nulle est présente, alors la commande de déroulement ST commande à la première mémoire RAM1 de supprimer cette référence à sa sortie et valide le deuxième numéro de référence, dans l'exemple présent le plus petit, à la sortie du multiplexeur M2, de sorte que celui-ci se retrouve à l'entrée de données de la première mémoire RAM1. Par une impulsion d'écriture de la commande de déroulement ST, la valeur du plus petit numéro de référence est mémorisée dans l'emplacement de mémoire de la première mémoire RAM1 adressé avec le numéro de référence le plus grand pour la référence nulle. Si aucune référence nulle n'est présente, un processus de recherche est déclenché dans la première mémoire RAM1 avec le déroulement suivant. La commande de déroulement de processus ST commute le multiplexeur M1 par ses lignes de commande dans un état dans lequel la valeur présente à la sortie de la première mémoire RAM1 est validé vers le registre R3, et l'enregistre dans celui-ci au moyen d'un signal de rythme CLK-R3. L'indicateur de zéro N teste de la manière précédemment décrite si une référence nulle a été enregistrée à l'emplacement de mémoire adressé. Ce processus se répète jusqu'à ce qu'une référence nulle ait été signalée à la commande de déroulement ST par l'indicateur de zéro. Le processus de recherche est alors interrompu. La commande de déroulement ST stocke l'adresse se trouvant dans le registre R3 dans le registre R1 en envoyant un signal de rythme CLOCK-R1. Ensuite, le plus petit numéro de référence est appliqué de la même manière par la commande de déroulement ST à la première mémoire RAM1 et un 12 2719684 processus de recherche d'une référence nulle est déclenché de la façon décrite. L'adresse de la référence nulle du plus petit numéro de référence est stockée dans le registre R2. Ensuite, la source de numéros de référence est inhibée au moyen du signal de commande ENK et les sorties des registres R1 et R2 sont appliquées aux entrées KN1 et KN2, de sorte que maintenant, les valeurs des registres sont traitées comme numéros de référence KN1 et KN2. Dès que pour toutes les équivalences un enregistrement a eu lieu dans la première mémoire RAM1, reconnaissable par le signal d'entrée KN, a lieu un changement d'état, nécessaire à l'établissement d'un tableau d'attribution, dans le circuit. Il en résulte un démarrage du compteur Z et la délivrance d'une valeur comme adresse zéro à la première mémoire RAM1. Le contenu de l'emplacement de mémoire adressé est lu par l'indicateur de zéro N. Si la référence nulle est encore présente dans l'emplacement de mémoire, la commande de déroulement de processus ST commute par sa ligne de commande la première mémoire RAM1 en l'état inactif et commande au multiplexeur M2 de valider la valeur de comptage à sa sortie. Avec l'impulsion d'écriture W, la valeur de comptage est enregistrée dans la mémoire RAM2. L'état de comptage est alors incrémenté et le processus est alors répété pour chaque emplacement de mémoire qui présente dans la première mémoire RAM1 une référence nulle. Si un emplacement de mémoire ne présentant pas de référence nulle est détecté, la commande de déroulement de processus ST met le multiplexeur M1 dans un état dans lequel à sa sortie, et ainsi à l'entrée du registre R3, le contenu de la première mémoire RAM1 est présent. Avec un signal CLK-R1 et CLK-R3, l'adresse se trouvant jusqu'ici dans la première mémoire RAM1 est 1 3 2719684 stockée dans le registre R1 et le contenu de la première mémoire RAM1 est stockée dans le registre R3 comme nouvelle adresse pour la première mémoire RAM1. La première mémoire RAMI est à nouveau testée par l'indicateur de zéro N, à la recherche d'une référence nulle. Si ce n'est pas le cas, le contenu de l'emplacement de mémoire adressé de la première mémoire RAM1 est à nouveau enregistré comme adresse suivante dans le registre R3. Ce processus se répète jusqu'à ce qu'un emplacement de mémoire avec une référence nulle soit trouvé. L'adresse de cet emplacement de mémoire est stocké dans le registre R2 par le signal de commande CLK-R2. En même temps le registre R1 est relié par la commande de déroulement ST à l'entrée KN1 et par la commande du multiplexeur M1, l'entrée KN1 est reliée au registre R3. Par un signal de commande CLK-R3 de la commande de déroulement ST, le contenu du registre R1 est transféré au registre R3. Ensuite, par la commande de déroulement ST, la sortie du registre R2 est validée à l'entrée du multiplexeur M2 et le multiplexeur M2 commandé pour valider le contenu du registre R2 à sa sortie. Grâce à une impulsion d'écriture de la commande de déroulement ST, cette valeur est enregistrée dans la seconde mémoire RAM2. Ensuite la valeur de comptage est incrémentée et le test de recherche d'une référence nulle dans l'emplacement de mémoire suivant de la première mémoire RAM1 recommence à nouveau de la manière décrite jusqu'à ce que tous les emplacements de mémoire du tableau d'affectation soient stockés dans la seconde mémoire RAM2. La commande de déroulement de processus ST reconnaît cet état par un signal d'information 0 du compteur Z, termine le travail et annonce cet état par un signal READY par la ligne READY. 14 2719684 REVENDICATIONS 1. - Procédé de reconnaissance de structures d'image topologiquement liées entre elles et détectées par lignes, dans lequel des groupes de pixels de mêmes caractéristiques, constitués d'au moins un pixel, reçoivent à l'intérieur d'une même ligne des numéros de référence croissants, et des groupes de pixels d'une ligne suivante reprennent les numéros de référence déjà attribués aux groupes de pixels pour lesquels il existe déjà un voisinage avec au moins un pixel dans le sens de la ligne, caractérisé en ce que au cours d'une première étape du procédé, le premier numéro de référence de paires de numéros de référence de groupes de pixels contigus ayant des numéros de référence différents entre eux, est utilisé comme valeur d'adresse pour une première mémoire adressée avec un état de départ marqué pour chaque emplacement de mémoire, et l'autre numéro de référence est utilisé comme valeur de donnée de l'emplacement de mémoire adressé au moyen du premier numéro de référence, lorsque l'emplacement de mémoire possède l'état de départ marqué, sinon, dans une seconde étape du procédé, aussi bien l'autre numéro de référence que la valeur de donnée de l'emplacement de mémoire adressé sont utilisés comme données d'adresse pour la détection des emplacements de mémoire avec un état de départ marqué, aux données d'adresses desquels est utilisée la première étape du procédé, une valeur de donnée obtenue pour chaque valeur d'adresse servant à nouveau d'adresse aussi longtemps qu'un emplacement de mémoire avec l'état de départ marqué n'a pas été trouvé et des paires de numéros de 2719684 référence menant aux mêmes valeurs d'adresse dans la deuxième étape du procédé n'étant pas prises en compte, et en ce que dans une troisième étape du procédé, pour former un tableau d'affectation sous la forme d'une seconde mémoire adressable, des emplacements de mémoire correspondant aux valeurs d'adresse issues de la première étape du procédé reçoivent la valeur d'adresse elle-même comme valeur de donnée lorsque l'état de départ marqué est présent pour la valeur d'adresse, sinon on utilise pour une valeur d'adresse sans état de départ marqué une valeur de donnée obtenue comme valeur d'adresse jusqu'à ce qu'un emplacement de mémoire avec l'état de départ marqué soit trouvé dont la valeur d'adresse devient la valeur de donnée pour la valeur d'adresse sans état de départ marqué. 2. - Circuit pour reconnaître les structures d'image topologiquement liées entre elles et détectées par lignes, par le traitement d'une paire de numéros de références différents de groupes de pixels, constitués d'au moins un pixel, voisins entre eux dans des lignes contigues à l'intérieur d'une structure d'image, une attribution des numéros de référence pour les groupes de pixels dans une ligne étant effectuée de façon continue et des groupes de pixels d'une ligne suivante reprenant les numéros de référence déjà attribués des groupes de pixels pour lesquels il existe déjà un voisinage avec au moins un pixel dans le sens de la ligne, caractérisé en ce que un premier et un second multiplexeurs (M1) et (M2), dont une entrée de chacun est reliée à la sortie de valeur de comptage d'un compteur (Z), et une entrée du second multiplexeur (M2) est soumise à un potentiel fixe, ainsi qu'un comparateur (C) présentent des entrées pour les numéros de référence (KN1) et (KN2) qui sont d'autre part envoyés aux sorties d'un premier 16 2719684 et d'un second registres (R1, R2) dont les entrées de données sont reliées à une sortie d'un troisième registre (R3) qui est couplé d'autre part à une entrée d'adresse respective d'une première et d'une seconde mémoires (RAMi) et (RAM2) et dont l'entrée est reliée à la sortie du premier multiplexeur (M1), en ce qu'une entrée et sortie de données (D) de la première mémoire (RAM1) est couplée à une autre entrée du premier multiplexeur (M1), à la sortie de données du second multiplexeur (M2), à l'entrée d'un indicateur de zéro (N) et à une entrée de données (D) de la seconde mémoire (RAM2) qui comporte d'autre part une entrée d'adresse (A1) pour un signal d'entrée (AL) et une sortie (D1) pour un signal de sortie (DL), et en ce que, depuis une commande de déroulement de processus (ST) avec des entrées (KN) et (RESET) et des sorties (ENK) et (READY) partent du côté de la sortie aussi bien des liaisons vers les entrées de commande du premier et du second multiplexeurs (M1, M2) vers les entrées de validation (EN) du second multiplexeur (M2) et de la première mémoire (RAM1) et vers les entrées d'écriture (W) de la première et de la seconde mémoires (RAMI, RAM2) que, à partir de la commande de déroulement de processus, des liaisons entre une sortie de rythme (CLK-R1) et le premier registre (R1), une sortie de rythme (CLK-R2) et le second registre (R2) et une sortie de rythme (CLK-R3) et le troisième registre (R3), une sortie de rythme (CLK-Z) et le compteur (Z), vers une entrée de chargement (L) du compteur (Z) et vers les entrées de validation (EN) du premier et du second registres (R1, R2), et, du c6té de l'entrée, la commande de déroulement de processus (ST) est reliée à une ligne de signal de fin de travail () du compteur (Z), à deux lignes du comparateur (C) et à une ligne de l'indicateur de zéro (N).