Brevet FR2716016A1 — publié le 19950811

Système de stockage intermédiaire de données, sans batterie La présente invention concerne un procédé d'exploitation pour un dispositif de commande programmable en mémoire, dans lequel, en fonctionnement, une multiplicité de données, notamment des indicateurs et des temps, sont mémorisées dans une mémoire d'écriture et de lecture, le dispositif de commande programmable en mémoire étant alimenté en courant par l'intermédiaire d'un dispositif d'alimentation en courant. Pour protéger les données mémorisées dans la mémoire d'écriture et de lecture dans le cas d'une défaillance de la tension, la mémoire d'écriture et de lecture était, jusqu'alors, tamponnée au moyen d'une batterie. Un tamponnage d'une mémoire d'écriture et de lecture au moyen d'une batterie est connu par exemple d'après Electronic Design, 31 Mars 1983, pages 175-180. Un tel tamponnage utilisant une batterie n'est cependant pas optimum, dans la mesure où sont prévus des coûts supplémentaires liés à la batterie. En outre, l'environnement est pollué par les batteries usagées mises au rebut. En outre, le remplacement de la batterie implique une dépense en personnel et, par conséquent, à nouveau des frais. Mais, ce qui est encore plus grave, c'est que par inadvertance on peut oublier de changer la batterie, si bien que les données sont perdues lorsque se produit une défaillance de la tension. D'après la revue Funk-Technik, volume 37 (1982), fascicule 2, pages 72 et 73, il est connu d'alimenter en énergie des mémoires de données par l'intermédiaire de condensateurs électrolytiques à l'aluminium, et ce pendant 83 minutes. D'après IBM-Technical Disclosure Bulletin, volume 32, N03B d'Août 1989, page 361, il est connu d'alimenter en énergie, pendant environ 5 secondes, des mémoires de données dans le cas d'une défaillance de l'alimentation normale en tension, à l'aide d'une masse mécanique oscillante et d'un générateur couplé à la masse oscillante. La présente invention vise à créer une possibilité bon marché et non polluante pour l'environnement de tamponner ou mémoriser temporairement de façon sûre, pendant un long intervalle de temps, des données mémorisées dans la mémoire d'écriture et de lecture. Et cela, sans que soit nécessaire la moindre batterie. L'accès rapide aux données pendant le fonctionnement normal doit être en outre garanti. Le problème est résolu grâce au fait que, dans le cas d'une défaillance de la tension du dispositif d'alimentation en courant, la mémoire d'écriture et de lecture est alimentée en courant au moins pendant un bref intervalle de temps au moyen d'un accumulateur physique d'énergie, par exemple un condensateur ou une bobine, que le dispositif d'alimentation en courant est contrôlé, en ce qui concerne l'apparition éventuelle d'interruptions de tension, par le dispositif de commande programmable en mémoire, et que lors de la détection d'une défaillance de la tension, les données mémorisées dans la mémoire d'écriture et de lecture sont mémorisées dans une mémoire rémanente effaçable électriquement. Par "accumulateur physique d'énergie", il faut comprendre qu'il s'agit de n'importe quel type d'accumulation électrique, magnétique ou mécanique d'une énergie, mais pas l'accumulation chimique d'énergie telle qu'elle se produit dans des batteries. Comme mémoire rémanente on peut utiliser notamment des mémoires EEPROM, des mémoires flash-EPROM et éventuellement des ferro-éléments. En fonction de l'agencement, du point de vue de la technique des circuits, de la liaison de données entre la mémoire d'écriture et de lecture et la mémoire ramanente, la mémorisation de la multiplicité de données dans la mémoire rémanente s'effectue de façon simultanée ou sérielle. Lorsque la mémoire d'écriture et de lecture et la mémoire rémanente sont agencées par exemple sous la forme d'une unité de construction à la manière d'une mémoire RAM non volatile (NV RAM) , la mémorisation s'effectue de façon simultanée. Lorsqu'on prévoit une mémoire EEPROM séparée, la mémorisation s'effectue de façon en sérielle, c'est-à-dire octet par octet. Contrairement à la mémorisation des données dans une mémoire rémanente, les données peuvent être également protégées dans la mémoire d'écriture et de lecture. Dans ce cas, l'alimentation en courant doit s'effectuer naturellement plus longtemps au moyen de l'accumulateur physique d'énergie. D'autres caractéristiques et avantages de la présente invention ressortiront de la description donnée ciaprès prise en référence aux dessins annexés, sur lesquels - la figure 1 représente un système de tamponnage de données, conforme à l'invention; et - la figure 2 représente une autre forme de réalisation de l'invention. La figure 1 représente l'unité centrale 1 d'un dispositif de commande modulaire programmable en mémoire. L'unité centrale 1 est alimentée en courant par le dispositif d'alimentation en courant 2, par l'intermédiaire des lignes d'alimentation 3 et 4. Les appareils d'utilisation des dispositifs de commande programmables en mémoire 1 sont raccordés aux lignes d'alimentation 3 et 4. Dans le cas présent, on utilise un dispositif externe d'alimentation en courant 2. Mais, naturellement, il pourrait également être intégré dans l'unité centrale 1. De même, à la place de dispositifs de commande modulaires programmables en mémoire, on pourrait également utiliser un appareil compact. L'unité centrale 1 possède un processeur 5, qui traite un programme d'utilisateur, qui est mémorisé dans le module enfichable 10. Comme cela est indiqué par la flèche, le module enfichable 6 est enfiché dans le logement à module 6' représenté par une ligne formée de tirets de sorte que le processeur 5 peut accéder au module enfichable 6 par l'intermédiaire d'un bus 7 interne à l'appareil. Le processeur 5 exécute le programme d'utilisation, qui est mémorisé dans le module enfichable 6, en liaison avec des ordres du système d'exploitation, qui sont mémorisés dans la mémoire 8. Aussi bien la mémoire 8 que le module enfichable 6 sont agencés sous la forme de mémoires mortes effaçables électriquement, c'est-à-dire de mémoires EEPROM ou de mémoire flash-EPROM. En fonction des ordres du programme utilisateur, le processeur 5 accède de temps à autres à des modules périphériques par l'intermédiaire du contrôleur 9 et du bus 10 situé sur la paroi arrière. Les modules périphériques sont de façon typique des modules d'entrée et des modules de sortie. On ne les a pas représentés sur la figure 1 pour en conserver la lisibilité. Les valeurs qui sont introduites par les modules périphériques, et les valeurs qui doivent être délivrées aux modules périphériques, sont mémorisées dans la mémoire 11, qui est agencée sous la forme d'une mémoire d'écriture et de lecture (RAM). D'autres données importantes, qui reflètent l'état du processus contrôlé par le dispositif de commande programmable en mémoire, sont au contraire mémorisés non pas dans la mémoire 11, mais dans la mémoire 12. Les autres données importantes comprennent au moins des indicateurs et des temps, et éventuellement aussi des signaux d'alarme non encore traités. Les temps sont actualisés en permanence en fonction du signal de temps délivré par l'horloge fonctionnant en temps réel 13. De même, la mémoire 12 est une mémoire d'écriture et de lecture. En particulier, les indicateurs et les temps sont des états importants d'un processus ou des données de service importantes qui doivent être conservées, même si l'unité centrale 1 est déconnectée par l'utilisateur ou lorsque, par exemple et en raison d'une perturbation dans le réseau d'alimentation, il se produit une défaillance de la tension délivrée par le dispositif d'alimentation en courant 2. A cet effet, on a prévu le condensateur tampon 14, (par exemple sous la forme d'un condensateur en or), qui peut maintenir, en tant qu'accumulateur physique d'énergie, l'alimentation en énergie de la mémoire d'écriture et de lecture 12 pour un temps limité. Afin que le condensateur 14 tamponne uniquement la mémoire d'écriture et de lecture 12, mais pas l'ensemble du reste de l'unité centrale 1, la mémoire d'écriture et de lecture 12 et le condensateur 14 ne sont pas raccordés directement, mais par l'intermédiaire des diodes 15, aux lignes d'alimentation 3, 4. Dans une forme de réalisation avantageuse, l'horloge fonctionnant en temps réel 13 est également alimentée en énergie par le condensateur 14 et par conséquent l'horloge fonctionnant en temps réel 13 continue à fournir un temps précis. En fonction de la taille et du type du condensateur tampon 14, les données situées dans la mémoire d'écriture et de lecture 12 peuvent être tamponnées (stockées) jusqu'à 6 semaines, c'est-à-dire pendant un intervalle de temps plus long. Ceci est valable notamment lorsque le condensateur tampon 14 est agencé sous la forme d'un condensateur en or. Lorsque les données mémorisées dans la mémoire d'écriture et de lecture 12 doivent être conservées de façon sûre non seulement quelques semaines, mais pendant des intervalles de temps nettement plus longs, un tamponnage de la mémoire d'écriture et de lecture 12 par un condensateur est inapproprié à cet effet. Dans ce cas, l'invention peut être modifiée comme cela est illustré sur la figure 2. Conformément à la figure 2, une mémoire rémanente effaçable électriquement 12', de façon typique une mémoire EEPROM, est subordonnée à la mémoire d'écriture et de lecture 12. Aussi bien la mémoire d'écriture et de lecture 12 que la mémoire rémanente 12' sont alimentées en énergie par l'intermédiaire des lignes d'alimentation 3, 4, des diodes 15 et des condensateurs tampons 14. Lors du fonctionnement normal, c'est-à-dire lorsqu'une tension est appliquée aux lignes d'alimentation 3, 4, seul l'accès à la mémoire d'écriture et de lecture 12 est réalisé uniquement par l'intermédiaire du bus 7 interne à l'appareil. Par conséquent un accès rapide à la mémoire d'écriture et de lecture 12 est garanti aussi bien lors de la lecture que lors de l'écriture de données. Si au contraire il se produit une défaillance de la tension dans la ligne d'alimentation 3, 4, aucune tension n'est plus appliquée à la diode luminescence 16' de l'optocoupleur 16. Par conséquent, le phototransistor 16" se bloque. Ceci est détecté par le circuit logique 17, qui alors déclenche un transfert du contenu de la mémoire d'écriture et de lecture 12 dans la mémoire rémanente 12', par l'intermédiaire des lignes de commande 18. L'optocoupleur 1 agit par conséquent, de concert avec le circuit logique 17, en tant que détecteur de manque de tension. Pendant le transfert entre mémoires, l'énergie nécessaire à cet effet est fournie par le condensateur tampon 14. Lorsque, comme cela est représenté sur la figure 2, la mémoire d'écriture et de lecture 12 et la mémoire rémanente 12' sont des composants discrets, le transfert entre mémoires doit s'effectuer de façon sérielle, c'est-àdire octet par octet. Cela est indiqué sur la figure 2 par la flèche en trait plein entre les mémoires 12 et 12'. Mais il existe également des mémoires d'écriture et de lecture que l'on peut acheter et auxquelles est directement subordonnée une mémoire rémanente effaçable électriquement. Dans ce cas, les deux mémoires 12, 12' forment une unité de construction, telle qu'indiquée sur la figure 2 par la ligne formée de tirets entourant les mémoires 12 et 12'. Déjà aujourd'hui on peut acheter ce qu'on appelle des mémoires NV-RAM (des mémoires RAM non volatiles). Dans ces mémoires, une mémoire EEPROM est subordonnée à une mémoire d'écriture et de lecture. Il existe également des mémoires que l'on développe actuellement, ce qu'on appelle des mémoires F-RAM, auxquelles sont subordonnés des éléments ferreux, à la place des mémoires EEPROM. Aussi bien dans les mémoires NV-RAM que dans les mémoires F-RAM, on peut transférer l'ensemble du contenu de la mémoire d'enregistrement et de lecture 12 en une seule étape, c'està-dire de façon simultanée, dans la mémoire rémanente 12'. Ceci est indiqué sur la figure 2 par les flèches formées de tirets entre les mémoires 12 et 12'. Lorsqu'après une mémorisation de la mémoire d'écriture et de lecture 12 dans la mémoire rémanente 12', la tension est rétablie dans les lignes d'alimentation 3, 4, il se produit naturellement un copiage en retour des données, qui sont protégées dans la mémoire rémanente 12', afin que ces données soient à nouveau mises à la disposition du dispositif de commande programmable en mémoire. Dans le cas de la forme de réalisation de la figure 2, les mémoires 12 et 12' ne doivent être alimentées en courant par le condensateur 14, que pendant le transfert des données. Par conséquent, il suffit que les mémoires 12 et 12' soient alimentées en courant seulement un bref intervalle de temps, par exemple 1 s, après la défaillance de la tension. Pour mieux comprendre le circuit représenté sur la figure 2, il faut en outre mentionner que la résistance 19 sert uniquement à limiter le courant circulant dans la diode à luminescence 16'. Le condensateur d'assistance 20 sert à réaliser le tamponnage, pendant une durée extrêmement brève, de la diode à luminescence 16' de manière à ne pas déclencher, lors de chaque défaillance de la tension de brève durée du dispositif d'alimentation en courant 2, un transfert des données mémorisées dans la mémoire d'écriture et de lecture 12. Pour terminer, il faut encore mentionner que dans le cadre d'une adaptation correspondante du circuit, à la place du condensateur tampon 14, on peut naturellement utiliser également d'autres accumulateurs physiques d'énergie. Des exemples de tels accumulateurs d'énergie sont des bobines ou des accumulateurs mécaniques d'énergie, par exemple de petites masses oscillantes, qui entraînent un générateur. REVENDICATIONS 1. Procédé d'exploitation pour un dispositif de commande programmable en mémoire, dans lequel, en fonctionnement, une multiplicité de données, notamment des indicateurs et des temps, sont mémorisées dans une mémoire d'écriture et de lecture (12) , le dispositif de commande programmable étant alimenté en courant par l'intermédiaire d'un dispositif d'alimentation en courant (2), caractérisé par le fait - que, dans le cas d'une défaillance de la tension du dispositif d'alimentation en courant (2), la mémoire d'écriture et de lecture (12) est alimentée en courant au moins pendant un bref intervalle de temps au moyen d'un accumulateur physique d'énergie (14), par exemple un condensateur (14) ou une bobine, - que le dispositif d'alimentation en courant (2), est contrôlé en ce qui concerne l'apparition d'éventuelles défaillances de la tension, par le dispositif de commande programmable en mémoire, et - que lors de la détection d'une défaillance de la tension, les données mémorisées dans la mémoire d'écriture et de lecture (12) sont mémorisées dans une mémoire rémanente (12') effaçable électriquement. 2. Procédé d'exploitation suivant la revendication 1, caractérisé par le fait que la mémorisation de la multiplicité de données dans la mémoire rémanente (12') s'effectue de façon simultanée. 3. Procédé d'exploitation suivant la revendication 1, caractérisé par le fait que la mémorisation de la multiplicité de données dans la mémoire rémanente (12') s'effectue de façon sérielle. 4. Dispositif de commande programmable en mémoire, caractérisée en ce qu'il comporte - une mémoire d'écriture et de lecture (12) pour des données de service du dispositif de commande programmable en mémoire, notamment pour des indicateurs et des temps, et qui peut être alimentée en courant par l'intermédiaire d'un dispositif d'alimentation en courant (2), - un accumulateur physique d'énergie (14), qui alimente en courant la mémoire d'écriture et de lecture (12) dans le cas d'une défaillance de la tension, - un détecteur de manque de tension (16) pouvant être accouplé au dispositif d'alimentation en courant (2), - une mémoire rémanente effaçable électriquement (12') pour protéger les données de service, mémorisées dans la mémoire d'écriture et de lecture (12), dans le cas d'une défaillance de la tension. 5. Dispositif de commande programmable en mémoire suivant la revendication 4, caractérisée par le fait que la mémoire d'écriture et de lecture (12) et la mémoire rémanente effaçable électriquement (12') forment une unité, et sont réalisées par exemple sous la forme d'une mémoire dite RAM non volatile NV-RAM ou d'une mémoire dite F-RAM. 6. Dispositif de commande programmable en mémoire suivant l'une des revendications 4 ou 5, caractérisée par le fait que l'accumulateur physique d'énergie (14) est réalisé sous la forme d'un condensateur (14), notamment sous la forme d'un condensateur en or (14).