Brevet FR2716048A1 — publié le 19950811

OSCILLATEUR ASSERVI EN COURANT La présente invention concerne un oscillateur asservi en courant en technologie CMOS. Les circuits électroniques actuellement utilisés en électronique industrielle, en particulier dans le cas d'applications de circuits embarqués ou mis en oeuvre dans des vehicules automobiles ou objets mobiles par exemple, doivent impérativement présenter des caractéristiques de consommation moyenne des courants les plus faible possibles, en raison de leur alimentation a partir de sources de tension continue de capacité nécessairement limitée, afin d'obtenir l'autonomie de fonctionnement la meilleure. Dans les circuits oscillateurs classiques actuellement utilisés, ceux-ci, ainsi que représente en figure 1, comprennent habituellement un oscillateur å cristal couplé à un étage de type amplificateur formé par un transistor CMOS de type P et un transistor CMOS de type N, connectés par leur électrode de drain D plus résistance. Au cours du fonctionnement, en raison de l'alimentation de ces circuits à partir d'éléments accumulateurs dont la tension varie entre 2,7 V a 6 V, ce qui est préjudiciable å un bon ajustement de la valeur du courant nécessaire au démarrage et å l'entretien de l'oscillateur. La consommation peut varier de 1 à 50 en fonction des conditions de fonctionnement, pour des valeurs de gain et de bande passante détermin & es. Une étude conduite dans le cadre de l'objet de la présente demande de brevet a montré en fait que les param6- tres ou performances de largeur de bande passante de ce type d'oscillateur ne sont, en première approximation, pas fortement dépendantes de la valeur moyenne du courant consomme, mais, au contraire, d'éléments parasites inhérents aux transistors et au mode de réalisation des circuits utilisés. La présente invention a pour objet de remédier aux inconvénients précités et de permettre de réduire la valeur de la consommation moyenne de ce type de circuit oscilla teur, sans toutefois entrainer de modification sensible des performances de largeur de bande passante et de gain de ces dispositifs. Un autre objet de la présente invention est d'asservir le courant moyen consommé par un oscillateur de type CMOS a une valeur de référence, sensiblement constante. L'oscillateur asservi en courant, objet de la présente invention, comporte en cascade un oscillateur b cristal, un premier étage de type amplificateur commandé par l'oscillateur local et un deuxième étage de type bistable commandé en commutation par le premier étage. Il est remarquable en ce qu'il comporte en outre un étage de commande en courant du premier et du deuxième étage au moyen d'un méme courant de référence. L'oscillateur asservi en courant, objet de la présente invention, peut être utilisé pour la mise en oeuvre de circuits électroniques de tout type, en électronique industrielle ou de traitement de signal numérique. Une description plus détaillée de l'oscillateur asservi en courant objet de la présente invention sera donnée ci-après, en liaison avec les dessins dans lesquels, outre la figure 1 relative s l'art antérieur, - la figure 2 représente un schéma général de l'oscillateur asservi en courant, objet de la présente invention, - la figure 3 représente une variante de réalisation de l'osciflateur objet de la présente invention, tel que représenté en figure 2, dans laquelle un étage du type trigger de Schmitt est en outre réalisé - la figure 4a représente les différentes valeurs de tension graphe (I) respectivement de courant graphe (II) pour un courant de référence fixé à une valeur de 25 pA - la figure 4b représente le diagramme de gain en boucle ouverte en fonction de la fréquence pour des conditions de fonctionnement extrêmes 6 volts, -40eC ou mode rapide, graphe (I) respectivement 2,7 volts, 85-C, mode lent, graphe (If) t - la figure 4c représente un diagramme atplitude- fréquence, graphe (I), respectivement phase-frXquence, graphe (11), dans des conditions de fonctionnement extrêmes, 6 volts, -55-C et 2,0 volts, 125'C pour des courants de référence de 1 FA et 2 pA - la figure 4d représente un chronogramme des formes d'ondes obtenues dans des conditions extrêmes comparables a celles de la figure b, en mode rapide graphe (I) respective- ment lent graphe (II). L'oscillateur asservi en courant objet de la présente invention, sera décrit de manière plus détaillée en liaison avec la figure 2 et les figures suivantes. Selon la figure précitée, celui-ci comprend en cascade un oscillateur à cristal, noté 1, cet oscillateur comportant un cristal proprement dit, noté CR, sur lequel est montée une résistance de très forte valeur, de 1 a Mn, notée R, en parallèle. Il comporte également un premier étage, noté 2, de type amplificateur commande par l'oscillateur a cristal 1. Le premier étage comprend de manière classique un transistor CMOS de type P, note 20, dont l'électrode de source S est connectée à la tension d'alimentation Vcc et un transistor CMOS de type N 21 dont I'élec- trode de drain est connectée à 1 'électrode de drain D du transistor CMOS de type P 20. Les transistors CMOS 20 et 21 ont leur électrode de grille connectée en parallèle et reliée à une borne de l'oscillateur a cristal, notée OSCi. En outre, l'oscillateur asservi en courant objet de la présente invention, comprend un deuxième étage de type bistable de structure analogue å celle du premier étage et comportant un transistor CMOS de type P 30 et un transistor CMOS de type N 31. Le deuxième étage de type bistable, noté 3, est commandé en commutation par le premier étage noté 2, le point commun drain-drain du premier étage de type bistable étant connecté a l'électrode commune de grille des transistors CMOS 30 et 31 du deuxième étage de type bista ble. Les points communs drain-drain sont notés DO. Selon un aspect particulièrement avantageux de l'oscillateur asservi en courant objet de la patiente invention, celui-ci comporte en outre un étage 4 de ceFnde en courant du premier et du deuxième étage de type bistable au moyen d'un même courant de référence, noté IREF. On notera que, de manière générale, le courant de référence IREF peut être délivré par un générateur de courant, noté 5, lequel peut être intégré ou non à l'étage de commande en courant 4. A l'observation de la figure 2, on comprend que le premier et le deuxième étage de type bistable comportent chacun un premier et un deuxième transistor CMOS précites, le point commun drain-drain du deuxième étage forant la borne de sortie de l'oscillateur asservi en courant, lequel délivre un signal d'horloge, noté CKIN, dans les conditions qui seront explicitées ultérieurement dans la description. Afin de constituer l'étage de commande en courant 4 du premier et du deuxième étage de type bistable, ce dernier comporte en outre un troisième transistor CMOS, noté 22 respectivement 32, de meme type que le deuxième transistor correspondant et connecté en cascade avec ce dernier par un deuxième point commun source-drain, noté SD. En outre, l'électrode de grille de chaque troisieme transistor 22, 32 du premier respectivement du deuxième étage de type bistable est reliée s l'étage de commande en courant et commandé au moyen du meme courant de référence. Les troisièmes transis- tors CMOS 22, 23 ont leur électrode de source concertée a la tension de référence. De manière préférentielle, ainsi que représenté en figure 2, on indique que l'étage de commande en courant 4 comprend avantageusement un miroir de courant formé par un transistor de type CMOS 40. On rappelle que le miroir de courant est obtenu par la connexion de l'électrode de drain du transistor CMOS 40 a l'électrode de grille de ce dernier, cette meme électrode de grille étant reliée au générateur de courant 5 interne ou externe, lequel délivre le courant de reférence IREF précédemment cité. L'électrode de grille des troisièmes transistors 22 et 32 du premier respectivement du deuxième etage de type bistable est alors reliée électriquement au miroir de courant précité, c'est-à-dire l'électrode de grille du transistor CMOS 40 précédemment cité. Pour un courant de référence IREF - i, on rappelle que le iiroir de courant ainsi constitué impose dans le circuit de drain du troisième transistor 22 ou 32 du premier respectivement du deuxième étage de type bistable et, en définitive, dans les transistors de type CMOS 20, 21 respectivement 30, 31 un courant proportionnel au courant de référence en fonction essentiellement des paramètres de canal du troisième transistor 22, 32 du premier respectivement deuxième étage de type bistable. D'une manière générale, on indique que le choix des paramètres géométriques des transistors est lié à la fréquence d'oscillation et à la bande passante de ltoscilla- teur asservi en courant ainsi obtenu et, en définitive, au courant moyen consommé par l'oscillateur ainsi constitué, en particulier par le premier étage bistable de ce dernier ainsi qu'il sera explique ci-après. D'une manière genérale, on indique que 19 premier étage de type bistable fonctionne en mode sensiblement linéaire, classe A, alors que le deuxième étage de type bistable fonctionne en mode saturé. Pour une frequence fO de l'oscillateur a cristal 1, fréquence de résonance de ce dernier, le premier étage permet de delivrer un signal sensiblement proportionnel alors que le deuxième étage, fonctionnant en mode saturé, délivre des signaux carrés par sommation de la fréquence de résonance transmise par le premier étage et des fréquences harmoniques successives. En ce qui concerne le choix du troisième transistor 22 ou 32 du premier respectivement du deuxième étage de type bistable 2, 3, on indique que ce transistor de même type que le deuxième transistor de 1 'étage correspondant présente une longueur de canal de conduction de l'ordre de 1/3 de la longueur du canal de conduction du deuxième transistor 22, 32 de l'étage correspondant. Dans le cas d'une fréquence de résonance f0 e 32 KHz, le courant de référence IREF a pu être amené a une valeur de 1 PA pour des transistor CMOS réalisés en technologie 1 pm. Dans la technologie précitée, on indique que la fréquence de résonance peut être amenée à 10 MHz pour un courant de référence de l'ordre de 100 pA, la limite supérieure de la fréquence de résonance pour la technologie précitee ne pouvant excéder une fréquence de l'ordre de 20 MHz. Le passage à une fréquence de résonance de 50 MHz nécessite l'utilisation d'une technologie MOS sub-micro- nique, une technologie 0,6 um. Enfin, dans un mode de réalisation tel que repr*- sente en figure 3, l'oscillateur à cristal 1 peut comporter en lieu et place de la résistance R représentée en figure 2 un étage équivalent a un étage résistif formé par deux transistors de type CMOS en parallèle 10 et 11, de type P respectivement de type N, ces deux transistors étant connectés entre les points de test OSCI, respectlvement OSC2, et jouant le rôle de la résistance R de la figure 2. Un étage supplémentaire de type bistable est prévu, lequel est formé par deux transistors de type CMOS de type de conduction P respectivement N 12 et 13, le point commun drain-drain de ces deux transistors étant connecte au point OSC2 précite et un transistor 14 assurant l'asservissement en courant de cet étage de type bistable supplémentaire. On indique que cet étage de type bistable supplémentaire joue un rôle sensiblement analogue au premier étage 2 de la figure 2, c'est-à-dire que son mode de fonctionnesxant est saturé. Le transistor 14 est connecté en cascade avec le transistor 13 par un point commun de type source-drain, l'électrode de source du transistor 14 étant connectée a la tension de référence et l'électrode de source du transistor CMOS 12 étant connectée a la tension d'aliwentation Vcc. Sur la figure 3, le cristal CR n'est pas représenté sais est normalement connecté entre les points de test OSC1 respectivement OSC2. Ainsi qu'on l'a également représente en figure 3, le premier 2 et le deuxième étage 3 de type bistable sont suivis en cascade par un étage inverseur, noté 7w lequel constitue avec le deuxième étage de type bistable 3 un déclencheur de type trigger de Schmitt. On indique que l'étage inverseur 7 comprend par exemple un transistor CMOS de type P 70 connecté en cascade par un point commun draindrain DD à un transistor CMOS te type N 71, les grilles des transistors 70 et 71 étant communes et reliées * la sortie delivrant le signal d'horloge CKIN du deuxième étage de type bistable 3 sur une borne notée VOUT. Le deuxième étage de type bistable 3 est complété par deux transistors de même type P respectivement N et noté 34, 33 que le premier et le deuxième transistor 30 respectivement 31 de ce même étage. Les transistors CMOS 34 et 33 sont connectés en cascade avec les transistors CMOS correspondants 30 et 31 par l'intermé- diaire de points communs drain-source DS respectivement source-drain SD. Enfin, l'électrode de grille des transistors CMOS précités 34, 33 est reliée au point commun draindrain DD des transistors CMOS 70 et 71 de l'étage inverseur 7. La fonction trigger ainsi constituée par l'ensemble du deuxième étage de type bistable 3 et de l'étage inverseur 7 permet, de tanière classique, de filtrer le bruit sur le signal de sortie par un dFcalage de type décalage d'hystéré- sis de la valeur de seuil de commutation, cette valeur de seuil étant introduite par la fonction trigger de manière classique et permettant d'empêcher toute coinutation pour des amplitudes de signaux de bruit inférieures a cette valeur de seuil. Dans le mode de réalisation de la figure 3, on indique que la commande ou asservissement en courant est réalisée de manière sensiblement analogue a celle de la figure 2, l'étage de commutation supplémentaire étant également commandé en courant par le transistor 14. On indique que la commande en courant de 1 'étage inverseur 7 n'est pas indispensable, le choix des paramètres des transistors 70 et 71 tel que longeur 1 et largeur w de canal de conduction pouvant être effectué de façon réduire au maximum la consommation de courant pour réaliser la seule fonction d'inversion. Différents résultats de tests obtenus par la ils. en oeuvre du circuit oscillateur asservi en courant objet de la présente invention pour une fréquence d'oscillation de 32KHz et pour une fréquence d'oscillation de lOMH: dans des conditions d'expérimentation correspondant aux conditions opératoires précédemment mentionnées dans la description ou dans des conditions voisines, seront données en liaison avec les figures 4a à 4d. La figure 4a représente les différentes valeurs de tension graphe (I) respectivement de courant graphe (II) pour le mode de réalisation de la figure 3 dans lequel la fonction trigger a été introduite. Le graphe (I) représente la variation de la tension de polarisation de l'oscillateur et la tension de polarisation du trigger pour une tension d'alimentation variant en abscisse entre des valeurs comprises entre 2 et 6 volts. La tension de polarisation de l'oscillateur est prise au point de test OSC2, c'est-*-dire en sortie de l'étage supplémentaire, au point commun draindrain des transistors CMOS 12 et 13. La tension de polarisation trigger, notée V,,,,,,, est prise au point commun draindrain du deuxième étage de type bistable 3. Le graphe (Il) représente en ordonnées des valeurs d' intensité de courant moyen pour un courant de référence IREF de l'ordre de 25 FA, les courants moyens de 1'oscillateur respectiveNent du trigger n'excédant pas des courants de 270 pA pour la valeur maximale de tension d'alimentation - 6 volts. Une analyse des graphes (I) et (II) précités montre que le point de polarisation de l'oscillateur et de l'étage trigger sont toujours très près l'un de l'autre et ont sensiblement la même valeur en fonction de la valeur de la tension d'alimentation Vcc. Une telle caractéristique permet de garantir de bonnes performances en ce qui concerne la valeur du rapport cyclique des signaux d'horloge engendrés. En ce qui concerne les courants, le courant de référence est fixé à une valeur de 25 pA dès que le miroir de courant devient opérationnel, c'est-à-dire lorsque la tension d'alimentation devient supérieure ou égale * une valeur de l'ordre de 3 volts. Dans ce cas-là, le courant dans l'oscillateur atteint la valeur fixée par le miroir de courant. La légère croissance en présence de l'action du miroir de courant peut être corrigée par la qualité du miroir de courant lul-mome, c'est-a-dire par le choix des paramètres de longueur du transistor 40 constituant le miroir de courant. Sur le graphe (II) de la figure 4a, on a également représente en pointilla l'allure des courbes de courant qui serait atteinte en l'absence du fonctionnement du miroir de courant, les valeurs de courant moyen consommé dans ce casl & étant alors très importantes. On a pu ainsi chiffrer le gain en consommation de courant, toutes choses égales par ailleurs, c'est-a-dire pour une même valeur de bande passante, à un facteur 25 environ. Ainsi, la valeur de 5 mA atteinte par les valeurs de courant des oscillateurs de l'art antérieur en l'absence de miroir de courant est ramenée 9 une valeur de l'ordre de 270 pA en ce qui concerne le courant de l'oscillateur selo ;l'invention. La figure 4b représente le diagramme de gain en boucle ouverte en fonction de la fréquence pour des conditions d'alimentation extrêmes 6 V, - 40'C en mode rapide, graphe (I), et 2,7 V, 85iC en mode lent, graphe (II). Les axes des abscisses sont gradués en échelle logarithmique en Hz et l'échelle des ordonnes en dB. On constate sur les graphes (I) et (II) précités que le gain jusqu'à une fréquence de tordre de 10 MHz est supérieur à 1, ce qui permet d'assurer ltoscillation a une fréquence de résonance déterminée jusqu'a 10 MHz environ. La figure 4c représente un diagramme amplitude graphe (I), phase graphe (II) en fonction de la fréquence dans des conditions extrêmes, dites rapides ou meilleures, tension d'alimentation 6 V, température - 55iC respectivement 2 V, 125 C ou conditions dites lentes ou mauvaises pour des courants de référence de 1 pA respectivement 2 A, la fréquence d'oscillation étant ainsi fixée à une valeur de 32 KHz. La réponse en frequence représentée en graphe (S) et graphe (11) montre que la condition de gain est suffisante à la fréquence de résonance pour assurer le démarrage de l'oscillateur. Sur les graphes (I) et (II) de la figure 4c, on indique que - OSC1 indique la réponse en fréquence au point de test OSC1 de la figure 2, - OSC2-1 -B désigne la réponse en fréquence au point de test OSC2 de la figure 2 pour un courant de référence de lpA dans la condition dite bonne, - OSC2-1p-W désigne la réponse en fréquence au point de test OSC2 pour un courant de 1 ;A dans les conditions dites mauvaises, - OSC2-2p-B et OSC2-2p-W désignent les réponses en fréquence au point de test OSC2 pour un courant de référence de 2 pA dans les conditions bonnes respectivement mauvaises. I1 en est de meme pour le graphe (II) de la figure 4c. En ce qui concerne la figure 4d, les graphes (I) et (in) représentent un chronogramme des formes d'ondes obtenues dans les conditions extrêmes comparables à celles de la figure 4c en mode rapide, graphe (I) respectivement en mode lent, graphe (II). Ces formes d'ondes sont obtenues dans le cadre de la mise en oeuvre de l'oscillateur asservi en courant tel que représenté en figure 3. Les graphes On a ainsi decrit un oscillateur asservi en courant particulièrement performant dans la mesure où, par la mise en oeuvre d'un circuit approprié, le gain de consommation en courant de l'oscillateur peut, dans des conditions de fonctionnement acceptables de bande passante, être de l'ordre de 25 par rapport aux oscillateurs de type de l'art antérieur. Le fonctionnement précité est particulièrement remarquable en ce que, compte tenu de la technologie d'intégration utilisée pour réaliser les transistors CMOS correspondants, il est possible de réaliser des oscillateurs dont la fréquence de résonance ou fréquence centrale d'oscillation peut couvrir une large gamme de fréquences de quelques dizaines de KHz à 10 MHz et, avec une technologie submicronique appropriée, de l'ordre de 50 MHz. - En outre, ainsi qu'on l'a déjà souligné en liaison avec la figure 4a, on constate que l'utilisation d'un circuit de commande de type miroir de courant fixe la tension de polarisation du deuxième étage de type bistable 3 à une valeur sensiblement inférieure d'une valeur constante à celle de la tension d'alimentation Vcc. Ceci permet pour tous les étages successifs d'assurer un point de polarisation moyen à une valeur liée à celle de la tension d'alimentation et d'éviter ainsi une disparité icoontrôlée des seuils de commutation des étages successifs précités. REVENDICATIONS 1. Oscillateur asservi en courant, comportant en cascade un oscillateur à cristal, un premier étage de type amplificateur commandé par l'oscillateur a cristal et un deuxième étage de type bistable commande en commutation par le premier étage, caractérisé en ce que ledit oscillateur asservi comporte en outre un étage de commande en courant du premier et du deuxième étage au moyen d'un même courant de référence. 2. Oscillateur asservi en courant selon la revendication 1, caractérise en ce que lesdits premier et deuxième étage comportent chacun un premier et un deuxieme transistor CMOS de type N respectivement P présentant un premier point commun drain-drain, le premier point commun drain-drain du premier étage étant relié aux electrodes de grille du premier et du deuxième transistor CMOS formant le deuxième étage et le premier point commun drain-drain du deuxième étage constituant borne de sortie dudit oscillateur asservi en courant, lesdits premier et deuxième étage comportant en outre un troisième transistor CMOS de même type que le deuxième transistor et connecté en cascade avec ce dernier par un deuxième point commun drain-drain, 1 'électrode de grille dudit troisième transistor du premier et du deuxième étage étant reliée å l'étage de commande en courant et commandée au moyen du courant de référence. 3: Oscillateur selon l'une des revendication 1 ou 2, caractérisé en ce que ledit étage de commande en courant comprend un miroir de courant, permettant d'asservir l'intensité du courant moyen circulant dans le premier respectivement le deuxième étage å une valeur sensiblement proportionnelle à 1 'intensité du courant de référence, ledit miroir de courant pouvant être interconnecté a un circuit générateur de courant. 4. Oscillateur selon 1'une des revendications précédentes, caractérisé en ce que lesdits premier étage de type amplificateur et le deuxième étage de type bistable sont suivis en cascade par un étage inverseur formant un déclencheur de Schmitt. 5. Oscillateur selon l'une des revendications 2 a 4, caractérisé en ce que ledit troisième transistor CMOS de même type que le deuxième transistor et connecté en cascade avec ce dernier, présente une longueur de canal de conduction de l'ordre de 1/3 (un tiers) de la longueur du canal de conduction du deuxième transistor de l'étage correspondant. 6. Oscillateur selon l'une des revendications précédentes, caractérise en ce que ledit premier étage de type amplificateur fonctionne en mode sensiblement linéaire et en ce que ledit deuxième étage de type bistable fonctionne en mode saturé.