Brevet FR2714174A1 — publié le 19950623

" Dispositif pour l'exploitation d'un signal " Etat de la technique: L'invention concerne un dispositif pour l'exploi- tation d'un signal avec un détecteur dont le signal de sor- tie dépend de la grandeur de mesure à déterminer et d'une grandeur parasite, avec un dispositif de calcul auquel est envoyé le signal de sortie du détecteur. Dans le cas des détecteurs conventionnels, les pièces constitutives mécaniques du détecteur et l'électro- nique d'exploitation sont habituellement des systèmes dif- férents qui sont aussi le plus souvent séparés l'un de l'autre dans l'espace. Le rassemblement de la mécanique et de l'électronique en un composant unique offre la possibi- lité de compenser ensemble les défauts de l'élément de dé- tection et de l'électronique. Avec de tels détecteurs ainsi qu'avec les circuits d'exploitation correspondants, on peut remplir largement des exigences de précision plus éle- vées en ce qui concerne la linéarité et la constance en fonction de la température. Le circuit d'exploitation du détecteur doit être d'ailleurs dans ce cas en mesure d'exé- cuter la correction de défauts assez vite pour que soient conservés les temps de cycle requis. Un dispositif de détection dans le cas duquel les éléments du détecteur ainsi que le circuit d'exploitation correspondant sont disposés sur une pièce commune, est connu par le document DE-OS 4 107 433. Dans ce cas, les éléments du détecteur sont deux circuits en pont à l'aide desquels on doit mesurer une pression. Le circuit d'exploi- tation correspondant compense les non linéarités ainsi que les dépendances en température, de telle sorte que l'on re- çoive un signal de sortie précis. Avantages de l'invention: A cet effet, l'invention concerne un dispositif pour l'exploitation d'un signal avec un détecteur dont le signal de sortie dépend de la grandeur de mesure à détermi- ner et d'une grandeur parasite, avec un dispositif de cal- cul auquel est envoyé le signal de sortie du détecteur. Ce dispositif a l'avantage qu'il peut être utilisé de façon universelle et permet d'effectuer une correction de non- linéarités et d'influences de la température sur la mécani- que du détecteur ainsi que sur l'électronique correspon- dante. Grâce au retraitement numérique des signaux, on obtient une précision particulièrement élevée. Ceci est rendu possible en réalisant un calcul numérique de la va- leur de mesure corrigée par interpolation dans un champ ca- ractéristique de détecteur à deux dimensions, le champ caractéristique du détecteur définissant la grandeur de sortie en fonction de la grandeur de mesure et de la gran- deur parasite. Cette fonction est décrite par un certain nombre de points d'appui. Pour calculer la grandeur de sor- tie, on exploite dans le champ caractéristique respective- ment les quatre points d'appui situés autour. Ils définissent une surface bilinéaire, qui s'approche de la fonction dans tous les points qui se trouvent entre eux. Un tel circuit numérique d'exploitation peut être réalisé à l'aide d'un microprocesseur. Il est toutefois particulièrement avantageux de réaliser un tel dispositif avec une dépense minimale de matériel et de réaliser la correction à l'aide d'un algorithme de correction. Une mise en oeuvre des types de calcul nécessai- res peut alors avoir lieu d'une manière avantageuse rien qu'avec des additions ou des additions conditionnelles et des opérations de décalage. Le décalage de la zone de cal- cul permet de faire l'économie d'un bit de signe. Le trai- tement séparé des restes et des nombres entiers permet de faire l'économie d'un système de calcul à point flottant. Suivant d'autres caractéristiques de l'inven- tion: - le dispositif de calcul effectue l'interpola- tion selon une fonction qui dépend de la grandeur de mesure et de la grandeur parasite, et les additions nécessaires se déroulent dans un réseau combinatoire à plusieurs étages; - le dispositif de calcul ramène les soustrac- tions nécessaires à des additions en formant le complément à deux du nombre à soustraire; - le dispositif de calcul prend en charge les multiplications nécessaires en série et ramène une multi- plication avec un large multiplicande à n bits, à n opéra- tions de décalage et à n additions conditionnelles; - le détecteur est un détecteur inductif, dont l'inductance se modifie en fonction de la grandeur de me- sure à déterminer, et la grandeur parasite à laquelle le détecteur est soumis, est la température; - le processeur de signal, la mémoire de points d'appui, les systèmes de mesure, et l'interface du détec- teur sont intégrés sur une unique puce d'exploitation. Dessins: La présente invention sera décrite ci-après de manière plus détaillée à l'aide de plusieurs modes de réa- lisation représentés sur les dessins dans lesquels: - la figure 1 montre en détail le principe de l'interpolation utilisée; - la figure 2 montre l'architecture du système de calcul inséré; et - la figure 3 montre la structure du système de commande. Description des exemples de réalisation: A l'aide du dispositif décrit, ci-après, pour l'exploitation de signaux, dispositif qui présente comme pièce constitutive essentielle un processeur de signaux spécial conçu pour effectuer des interpolations et réalisé avec une dépense minimale de matériel, il est possible de construire une solution économique à une seule puce pour l'exploitation des signaux du détecteur. On peut obtenir de cette façon des temps de calcul qui se situent nettement en dessous de 50 gs. Toute la puce d'exploitation des signaux du dé- tecteur comprend essentiellement les parties suivantes: 1 - un processeur 2 - une mémoire de points d'appui 3 - un système de mesure 4 - une interface de détecteur. A l'exception du processeur, on peut utiliser des composants connus. Le composant essentiel, qui est détermi- nant pour la grandeur de la surface de la puce ainsi que pour la vitesse de calcul, est le processeur. A l'aide du processeur proposé comme dispositif de calcul, il est pos- sible de réaliser de façon simple et économique tout le circuit d'exploitation. Le processeur décrit ici est entre autres appro- prié pour être appliqué à un détecteur de bague court- circuitée qui sera aussi décrit dans le cas de cet exemple. On détecte, dans le cas d'un détecteur de bague court- circuitée, une inductance qui se modifie en fonction de la grandeur de mesure. En outre, on détecte la grandeur para- site ou température, avec les systèmes de mesure. La gran- deur de sortie à calculer est par exemple un trajet. La description du processeur qui va suivre s'oriente en partie sur les données de cette définition du problème. La solution développée est cependant aussi bien applicable à d'autres détecteurs dans le cas desquels on peut représenter la grandeur de sortie comme une fonction de deux variables. Comme exemple, on peut penser à un dé- tecteur de pression dont le signal de sortie varie en fonc- tion de la pression et de la température. La densité des points d'appui ainsi que la résolution des grandeurs de sortie doivent être adaptées aux exigences correspondantes, ceci peut être ajusté à la définition correspondante du problème sans modification de principe. On a représenté à la figure 1 le principe de l'interpolation utilisée On a indiqué dans ce cas un sys- tème de coordonnées dont les trois axes indiquent l'induc- tance In, la température T ainsi que le déplacement de mesure S. Le point de mesure lui-même est désigné par X. Il présente dans le plan température-inductance les coordon- nées t, I. Pour déterminer les points d'appui, on a repré- senté autour du point de mesure X des lignes droites de température ou d'inductance qui sont désignées par tO, tl et I0, Il. La distance entre t et tO est désignée par dt. La distance entre t0 et tl est désignée par Dt. La distance entre I0 et I est désignée par dI et la distance entre I et Il par DI. Au-dessus de la surface du plan température- inductance, on a représenté une autre surface qui est déli- mitée par les points S00, SOl, S10 et Sll. En partant de ces corrélations, on peut interpoler la valeur corrigée de la mesure S(I, t) d'après la formule suivante: S(I, t) = S00 + (S10-S00) * dI/Dt + (S01- S00) * dt/Dt + (S00 + Sll - S10 - Sl01) * dI/DI * dt/Dt Les additions qui sont dans ce cas nécessaires sont réalisées dans un réseau combinatoire à plusieurs éta- ges. Dans le cas de l'exemple de réalisation pour l'exploi- tation du détecteur d'une bague court-circuitée, on a besoin, du fait de la résolution requise, de la grandeur de sortie d'un additionneur à 13 bits. Les soustractions qui sont nécessaires pour cal- culer S(I,t) à partir de l'équation mentionnée ci-dessus, sont ramenées à une addition. Pour cela, on forme à partir du nombre à soustraire le complément à deux. Pour minimiser la dépense de matériel nécessaire, ce processus peut être ramené à la formation du complément à un et à l'addition de 1. La formation du complément à un correspond dans ce cas à une simple inversion. Les multiplications sont réalisées en série. Dans ce cas, on ramène une multiplication avec un large multi- plicande à n bits à n opérations de décalage et à n addi- tions conditionnelles. Grâce à une organisation appropriée de la mémoire de points d'appui, on arrive à ce que les di- visions aient lieu en permanence par une puissance de deux et se laissent de cette façon également ramener à des opé- rations de décalage. Dans ce cas, il se produit habituelle- ment ce qu'on appelle des chiffres après la virgule, donc des restes de division. La somme de tous les restes peut à son tour fournir une contribution au résultat entier. La prise en charge de l'équation d'interpolation pour S(I, t) peut conduire à ce que se produisent des ré- sultats intermédiaires négatifs dans le cas des différences à former. Bien que le résultat pour S(I, t) doive être en permanence positif et se trouver dans une zone allant de 0 à 213 -1, la non considération du fait que des résultats intermédiaires négatifs peuvent survenir conduit à des ré- sultats faux. Pour éviter cela, il faudrait introduire un bit de signe additionnel, il serait alors nécessaire de prendre en compte une large arithmétique à 14 bits. On peut toutefois éviter cette dépense en prenant en considération la réflexion suivante: Toutes les différences intervenant dans l'équa- tion pour le calcul de S (I,t) se trouvent de façon sûre dans la zone de calcul comprise entre -212 et 212-1,pour laquelle il est possible d'avoir une représentation de com- plément à deux avec un grand nombre binaire à 13 bits. Si l'on tire de chaque valeur de fonction S(I, t) la valeur 212 = 1000H, celles-ci demeurent également dans la zone de calcul mentionnée. 1000H est la représentation sexagésimale de 212. Avec ces valeurs de fonction décalées, on peut traiter alors l'équation pour le calcul de S(I, t) avec une arithmétique à 13 bits sans sortir de la zone. A la valeur calculée de cette façon, il faut de nouveau ajouter 1000H, pour obtenir le résultat exact. On peut s'en rendre compte par la transformation suivante de l'équation qui est néces- saire pour le calcul de S(I, t). On a alors: S(I, t) = 1000H + (S001000H) + ((S10-1000H) - (S00-1000H)) *dI/DI + ((S01- 100OH) - (S00-1000H)) *dt/Dt + ((SOO-1000lH) + (Sll-100OH) - (S10-1000H)- (SOl-1000H)) *dI/DI*dt/Dt L'addition et la soustraction de 1000H peut être exécutée de façon très simple en ce qui concerne le maté- riel, par l'inversion du bit ayant la valeur la plus haute. A la figure 2, on a représenté l'architecture du système de calcul, avec la dépense en matériel minimale né- cessaire pour le traitement de S(I, t). On peut subdiviser le système de calcul en trois blocs: Le registre d'entrée/sortie 10, le registre de mémoire 11 et l'unité arithmétique 12. On peut reconnaître les fonctions qui peuvent être assumées aux différentes pistes de données. Le détecteur à exploiter avec l'induc- tance I est désigné par la référence 13 et la détection de la température par 14. Le détecteur 13 et la détection de la température 14 sont reliés au registre d'entrée/sortie 10. Au total, on peut exécuter 32 opérations d'enre- gistrement qui sont déclenchées par l'intermédiaire de six lignes de commande CNT0 à CNT5. Le choix de la largeur d'ordre de 6 bits permet d'avoir des degrés de liberté lors de la codification de l'ordre et laisse de la place pour d'éventuelles extensions. Il n'y a pas lieu de donner ici une liste complète de tous les registres ainsi que des opé- rations d'enregistrement correspondantes. Toutefois le sys- tème de calcul permet de disposer au total de 32 instructions. Pour le projet du système de commande, il est es- sentiel de déterminer d'abord un ordre optimal pour la prise en compte de l'équation d'interpolation pour S (I, t). Ceci est nécessaire afin que la configuration minimale du système de calcul soit effectivement suffisante. Si l'on maintient cet ordre optimal, on peut uti- liser en même temps les registres d'entrée qui sont dési- gnés à la figure 2 par les références R00, Ri01, R10 et Rll, dans lesquels sont chargées d'abord les valeurs de points d'appui, comme mémoires intermédiaires lors du calcul. Ils sont donc doublement utilisés. Comme ordre optimal de prise en compte, que l'on obtient à partir de la transformation de l'équation mentionnée ci-dessus pour le calcul de S (I, t): on a: S(I, t) = ((Sll-S01+S00-SO10)*dI/DI + S01- SOO)*dt/Dt + (S10-S00)*dI/DI + S00. Lors de chaque multiplication ou division, on ob- tient une partie entière ainsi qu'un reste. La somme des restes peut fournir une contribution au résultat entier, qui s'exerce jusqu'à la deuxième place. La seconde multi- plication ou division dans l'équation transformée, est en conséquence effectuée deux fois aussi bien avec le résultat entier de la première multiplication ou division, qu'avec aussi le reste déjà obtenu. On retraite d'abord les restes comme les parties entières, et l'on obtient seulement à la fin du calcul la valeur exacte du chiffre par une opération de décalage. La somme des restes est ajoutée pour cela au résultat entier, les chiffres après la virgule étant alors coupés. Le pre- mier chiffre après la virgule permet de décider si le ré- sultat doit être arrondi. Lors de la multiplication et lors de l'opération d'arrondi, il faut exécuter des ordres conditionnels d'ad- dition (ordres ADD). Ceci est réalisé grâce au fait que le système de commande engendre un ordre ADD ou un ordre NOP (pas d'opération) en fonction de variables de décision K0 ou K1. Le déroulement total du calcul nécessite 146 séquen- ces et peut être indiqué sous la forme d'une succession d'ordres machine. Grâce à la mise en application des ordres condi- tionnels ADD, on obtient un déroulement purement séquentiel des ordres. En conséquence, il tombe sous le sens d'utili- ser un simple compteur à 8 bits comme compteur de programme qui parcourt les chiffres de comptage 1 à 146 ou à 1 à 92H. Dans un réseau combinatoire de décodage, on transcodifie le chiffre du compteur en un mot d'ordre d'une largeur de 6 bits pour le système de calcul. Les deux va- riables de décision du système de calcul sont également des entrées pour le réseau combinatoire de décodage. Dans le cas de chiffres déterminés du compteur, elles déterminent si l'on génère un ordre ADD ou un ordre NOP. On a représen- té cette structure de calcul à la figure 3. Dans cas, on peut reconnaître la relation entre la mémoire 15 des points d'appui, le système de calcul 16 et le système de commande superposé 17. Le système de commande 17 superposé donne un or- dre de démarrage à partir duquel le compteur de programme 18 compte de 0 à 146. Les ordres sont générés par le réseau combinatoire de décodage auquel sont envoyées aussi les deux variables de décision par le système de calcul 16. Un décodeur 20 commande la mémoire de points d'appui 15, un autre décodeur 21 indique la fin du calcul après les 146 séquences. Pour maintenir aussi faible que possible la com- plexité des matériels, il y a lieu de réaliser de façon ap- propriée la codification employée pour les ordres. Il n'y a pas lieu d'indiquer ici une représentation plus détaillée. REVENDICATIONS R E V E N D I C A T I O N S 1 ) Dispositif pour l'exploitation d'un signal avec un détecteur dont le signal de sortie dépend de la grandeur de mesure à déterminer et d'une grandeur parasite, avec un dispositif de calcul auquel est envoyé le signal de sortie du détecteur, dispositif pour l'exploitation d'un signal caractérisé en ce que dans le dispositif de calcul, on définit un champ caractéristique de détecteur à deux di- mensions, fonction de la grandeur de mesure et de la gran- deur parasite, avec un nombre de points d'appui que l'on peut prédéfinir, et la grandeur de sortie corrigée est dé- terminée à partir du champ caractéristique de détecteur, par interpolation. 2 ) Dispositif pour l'exploitation d'un signal selon la revendication 1, caractérisé en ce que le disposi- tif de calcul effectue l'interpolation selon une fonction qui dépend de la grandeur de mesure et de la grandeur para- site, et les additions nécessaires se déroulent dans un ré- seau combinatoire à plusieurs étages. 3 ) Dispositif pour l'exploitation d'un signal selon la revendication 2, caractérisé en ce que le disposi- tif de calcul ramène les soustractions nécessaires à des additions en formant le complément à deux du nombre à sous- traire. 4 ) Dispositif pour l'exploitation d'un signal selon la revendication 2 ou 3, caractérisé en ce que le dispositif de calcul prend en charge les multiplications nécessaires en série et ramène une multiplication avec un large multiplicande à n bits, à n opérations de décalage et à n additions conditionnelles. ) Dispositif pour l'exploitation d'un signal selon l'une des revendications précédentes, caractérisé en ce que le détecteur est un détecteur inductif, dont l'in- ductance se modifie en fonction de la grandeur de mesure à déterminer, et la grandeur parasite à laquelle le détecteur est soumis, est la température. 6 ) Dispositif pour l'exploitation d'un signal selon l'une des revendications précédentes, caractérisé en ce que le processeur de signal, la mémoire de points d'ap- pui, les systèmes de mesure, et l'interface du détecteur sont intégrés sur une unique puce d'exploitation.