Brevet FR2717645A1 — publié le 19950922

La présente invention concerne le domaine des systèmes d'ordinateurs. Plus particulièrement, la présente invention concerne la transmission des signaux par une ligne partagée dans un système d'ordinateur. Des microprocesseurs, des dispositifs de commande et d'autres composants semi-conducteurs communiquent entre eux et avec des dispositifs extérieurs au moyen de broches. Dans une architecture traditionnelle d'ordinateur, une broche séparée est allouée à chaque composant. Ainsi, lorsqu'une nouvelle structure spécifie un nouveau signal, il faut ajouter une nouvelle broche au composant. Lorsque le nombre total de broches atteint un certain nombre, les dimensions existantes de microplaquette du composant semi- conducteur ne peuvent plus être adaptées à la totalité des broches. Il faut alors augmenter les dimensions de microplaquette du composant pour tenir compte des broches additionnelles. Cependant, l'augmentation des dimensions de microplaquettes conduit à des coûts de fabrication plus élevés parce que le nombre de composants produits à partir d'une dimension donnée de tranches diminue. L'augmentation des dimensions des microplaquettes conduit aussi à des coûts de fabrication plus élevés, parce que le rendement, mesuré par le pourcentage de composants acceptables diminue au fur et à mesure que les dimensions des microplaquettes augmentent. Pour des composants semi-conducteurs à valeurs marchandes élevées, les coûts de fabrication additionnels qui résultent de dimensions plus grandes de microplaquettes ne sont pas significatifs. En revanche, pour des composants semi-conducteurs à valeurs marchandes moindres, l'impact de coûts de fabrication additionnels qui résultent de dimensions plus grandes de microplaquette est proportionnellement plus important. Ainsi, il faut un procédé et un appareil qui permettent de partager une broche entre différentes fonctions afin de réduire le nombre total de broches nécessaires et d'éliminer ainsi le besoin de dimensions plus grandes de microplaquette. Il faut aussi un procédé et un appareil qui permettent à une broche de transmettre des signaux de types différents, en réduisant ainsi le nombre total de broches nécessaires et en éliminant la nécessité de dimensions plus grandes de plaquettes. Selon un premier aspect, l'invention fournit un procédé de transmission d'information entre plusieurs D5 composants semi-conducteurs d'ordinateur inclus dans un système d'ordinateur, caractérisé en ce qu'il comprenant les étapes consistant à: envoyer un signal d'un premier type par une première ligne couplée à un premier composant et à un deuxième composant dudit système d'ordinateur, ladite première ligne étant aussi reliée à une deuxième ligne couplée à un troisième composant dudit système d'ordinateur, et ladite première ligne étant susceptible de transmettre des signaux entre ledit premier composant et ledit deuxième composant; envoyer un signal d'un deuxième type par ladite première ligne; arbitrer un accès à ladite première ligne entre ledit premier composant, ledit deuxième composant et le troisième composant. Ladite première ligne peut être une ligne d'adresse susceptible de transmettre des signaux d'adresses entre ledit premier composant et ledit deuxième composant; en particulier, ledit premier composant peut alors être un processeur et ledit deuxième composant un dispositif de commande de bus. Ledit signal dudit premier type peut être un signal d'adresse et ledit signal dudit deuxième type est un signal de donnée. Le procédé peut comprendre en outre les étapes consistant à: envoyer un signal de demande pour demander un accès à ladite première ligne; et envoyer un signal d'autorisation pour autoriser un accès à ladite première ligne. Le procédé peut comprendre en outre l'étape consistant à: envoyer un signal d'achèvement pour indiquer l'achèvement d'un transfert précédent. Le procédé peut comprendre en outre l'étape consistant à: envoyer un signal d'indication d'ordre pour indiquer la transmission d'un signal d'ordre sur ladite première ligne. Le procédé peut comprendre en outre les étapes consistant à: interrompre l'affirmation d'un signal de maintien; envoyer plusieurs signaux d'adresses par ladite première ligne; et affirmer un signal de maintien d'adresse. Le procédé peut comprendre en outre les étapes consistant à: interrompre l'affirmation de signal de maintien; envoyer plusieurs signaux d'adresses par ladite première ligne; et affirmer un signal de maintien. Le procédé peut comprendre en outre l'étape consistant à: envoyer un signal d'exécution pour continuer le traitement dudit signal dudit premier type et dudit signal dudit deuxième type. Le procédé peut comprendre en outre les étapes consistant à: envoyer un signal d'abandon pour terminer le traitement dudit signal dudit premier type et dudit signal dudit deuxième type. Selon un deuxième aspect, l'invention réalise un composant semi-conducteur susceptible de commander une transmission d'information entre plusieurs composants semiconducteurs dans un système d'ordinateur caractérisé en ce qu'il comprend: un premier générateur de signaux susceptible d'envoyer un signal d'un premier type par une ligne partagée; un premier dispositif logique susceptible de commander ledit premier générateur de signaux; un deuxième générateur de signaux susceptible d'envoyer un signal d'un deuxième type par ladite ligne; et un deuxième dispositif logique susceptible de commander ledit deuxième générateur de signaux. Ledit composant peut comprendre en outre un dispositif de commande de bus susceptible de commander un bus. Ledit signal dudit premier type peut être un signal d'ordre et ledit signal dudit deuxième type est un signal de donnée. Ledit signal dudit premier type peut être un signal d'adresse et ledit signal dudit deuxième type un signal de donnée. Ledit composant peut comprendre en outre un premier récepteur susceptible de recevoir ledit signal dudit premier type par ladite première ligne; et un deuxième récepteur susceptible de recevoir ledit signal dudit deuxième type par ladite ligne. Ledit composant peut comprendre en outre: un arbitre susceptible d'arbitrer un accès à ladite ligne. Ledit composant peut comprendre en outre: un noeud couplé à ladite ligne susceptible de transmettre ledit signal dudit premier type et ledit signal dudit deuxième type par ladite ligne, ledit noeud étant aussi susceptible de recevoir ledit signal dudit premier type et ledit signal dudit deuxième type par ladite ligne. Ledit composant peut comprendre en outre: un troisième générateur de signaux susceptible d'envoyer un signal de demande pour demander un accès à ladite ligne. Ledit composant peut comprendre en outre: un arbitre susceptible de recevoir un signal de demande pour demander un accès à ladite ligne. Ledit composant peut comprendre en outre: un arbitre susceptible d'envoyer un signal d'autorisation pour autoriser un accès à ladite ligne. Ledit composant peut comprendre en outre: un récepteur susceptible de recevoir un signal d'autorisation pour autoriser un accès à ladite ligne. Ledit composant peut comprendre en outre: un troisième générateur de signaux susceptible d'envoyer un signal d'achèvement pour indiquer l'achèvement d'un transfert précédent. Ledit composant peut comprendre en outre: un récepteur susceptible de recevoir un signal d'achèvement pour indiquer un achèvement d'un transfert précédent. Ledit composant peut comprendre en outre: un troisième générateur de signaux susceptible d'envoyer un signal d'indication d'ordre pour indiquer la transmission dudit signal d'ordre par ladite ligne. Ledit composant peut comprendre en outre: un récepteur susceptible de recevoir un signal d'indication d'ordre pour indiquer la transmission dudit signal d'ordre par ladite ligne. Ledit composant peut comprendre en outre: un troisième générateur de signaux susceptible d'envoyer un ordre d'exécution pour continuer le traitement dudit signal dudit deuxième type. Ledit composant peut comprendre en outre: un récepteur susceptible de recevoir un signal d'exécution pour continuer un traitement dudit signal dudit deuxième type. Ledit composant peut comprendre en outre: un troisième générateur de signaux susceptible d'envoyer un ordre d'abandon pour terminer un traitement du signal dudit deuxième type. Ledit composant peut comprendre en outre: un récepteur susceptible de recevoir un ordre d'abandon pour terminer un traitement dudit signal dudit deuxième type. Selon un troisième aspect, l'invention réalise un système d'ordinateur caractérisé en ce qu'il comprend: un microprocesseur susceptible de traiter des données; une mémoire couplée audit microprocesseur susceptible de mémoriser des données; une ligne d'adresse couplée audit microprocesseur susceptible de transmettre une adresse envoyée par ledit microprocesseur; une liaison couplée à ladite ligne d'adresse; un premier dispositif de commande de bus couplé à ladite ligne d'adresse et couplé audit microprocesseur, ledit premier dispositif de commande de bus étant susceptible de recevoir une adresse envoyée par ledit microprocesseur par ladite ligne d'adresse, ledit premier dispositif de commande de bus étant susceptible d'envoyer par ladite ligne d'adresse et par ladite liaison un signal d'un premier type et un signal d'un deuxième type; un deuxième dispositif de commande de bus couplé à ladite liaison susceptible de recevoir dudit premier dispositif de commande de bus ledit signal dudit premier type et ledit signal dudit deuxième type. 33. Système d'ordinateur selon la revendication 32, caractérisé en ce que ledit système d'ordinateur comprend en outre: un premier bus couplé audit premier dispositif de commande de bus. Ladite liaison peut être une liaison semi-duplex. Ledit système d'ordinateur peut comprendre en outre: un deuxième bus couplé audit deuxième dispositif de commande de bus. Ledit premier dispositif de commande de bus peut comprendre en outre: un générateur de signaux susceptible d'envoyer un signal d'exécution lorsqu'une destination de donnée est présente sur ledit deuxième bus. Ledit premier dispositif de commande de bus peut comprendre en outre un générateur de signaux susceptible d'envoyer un ordre d'abandon lorsqu'une destination de donnée est présente sur ledit premier bus. Ledit premier dispositif de commande de bus peut comprendre en outre un arbitre susceptible d'arbitrer un accès à ladite liaison; ledit arbitre pouvant en particulier être susceptible d'envoyer un signal d'autorisation pour autoriser un accès à ladite liaison. Dans ce cas, on peut prévoir que ledit deuxième dispositif de commande de bus est susceptible d'envoyer un signal de demande pour demander un accès à ladite liaison. Ledit premier dispositif de commande de bus peut comprendre en outre un générateur de signaux susceptible d'envoyer un signal d'indication d'ordre pour indiquer une transmission d'un signal d'ordre. Le deuxième dispositif de commande de bus peut comprendre en outre un générateur de signaux susceptible d'envoyer un signal d'indication d'achèvement pour indiquer l'achèvement d'un transfert précédent. Ledit deuxième dispositif de commande de bus peut comprendre en outre: un générateur de signaux susceptible d'envoyer un signal d'indication d'ordre pour indiquer une transmission d'un signal d'ordre. Ledit premier dispositif de commande de bus peut comprendre en outre un générateur de signaux susceptible d'envoyer un signal d'indication d'achèvement pour indiquer l'achèvement d'un transfert précédent. Les buts, avantages et particularités de la présente invention décrits ci-dessus, ainsi que d'autres, ressortiront mieux de la description qui suit, d'un mode de réalisation préféré de l'invention, donné à titre d'exemple et non à titre limitatif, et des figures des dessins annexés dans lesquels des références numériques semblables désignent des éléments semblables et dans lesquels: la Figure 1 est un schéma fonctionnel qui illustre un composant semi-conducteur selon un premier mode de réalisation de la présente invention. La Figure 2 est un schéma fonctionnel qui illustre un système d'ordinateur selon le deuxième mode de réalisation de la présente invention. La Figure 3 est un schéma logique qui illustre les opérations du troisième mode de réalisation de la présente invention. La Figure 4 est un tableau de synchronisation qui illustre aussi les opérations du quatrième mode de réalisation de la présente invention. La Figure 5 est un tableau illustrant le protocole utilisé dans le cinquième mode de réalisation de la présente invention. La Figure 6 est un schéma fonctionnel qui illustre des dispositifs de commande du sixième mode de réalisation de la présente invention. La Figure 7 est un diagramme d'état qui illustre le fonctionnement de l'arbitre de la Figure 6. La Figure 8 est un diagramme d'état qui illustre le fonctionnement d'une machine d'état maître de la Figure 6. La Figure 9 est un tableau de synchronisation qui illustre le fonctionnement d'une machine d'état asservie de la Figure 6. La Figure 10 est un tableau de synchronisation qui illustre le fonctionnement d'une machine d'état maître de la Figure 6. La Figure 11 est un diagramme d'état qui illustre le fonctionnement d'une machine d'état asservie de la Figure 6. La présente description concerne un nouveau dispositif de commande et un nouveau procédé de commande de la transmission d'information entre plusieurs composants semi- conducteurs. Dans la description qui suit, l'invention est décrite en se référant à des modes de réalisation spécifiques donnés à titre d'exemple. Il est cependant évident que diverses modifications et variantes peuvent être apportées sans s'écarter de l'esprit et du cadre plus larges de l'invention exposée dans les revendications annexées. Les descriptions et les dessins sont par conséquent donnés à titre d'illustration et ne doivent pas être pris dans un sens restrictif. La Figure 1 est un schéma fonctionnel qui illustre un composant semiconducteur selon un premier mode de réalisation de l'invention. Le composant semi- conducteur 103 est couplé au composant semi-conducteur 104 par une liaison 106. Le composant 103 et le composant 104 résident l'un et l'autre dans un système unique d'ordinateur. Le composant 103 transmet plusieurs types différents de signaux au composant 104 sur la liaison 106. Le composant 104 transmet lui aussi plusieurs types différents de signaux sur la liaison 106. Les différents types de signaux peuvent inclure des signaux d'adresses, des signaux d'ordres, des signaux d'états et des signaux de données. La liaison 106 est couplée à la ligne 169. La ligne 169 peut être une ligne spécialisée, spécifiquement spécialisée à la transmission de signaux entre le composant 103 et le composant 104, ou bien la ligne 169 peut être une ligne partagée utilisée également pour d'autres buts. Dans ce mode de réalisation, la ligne 169 est une ligne partagée. En plus de la transmission de plusieurs types de signaux entre le composant 103 et le composant 104, la ligne 169 exerce aussi une fonction de ligne d'adresse pour des signaux d'adresses transmis entre un composant 101 et le composant 103. On comprend que la ligne 169 pourrait également exercer une fonction de partie d'une ligne d'ordres ou d'une ligne de données ou d'une ligne d'états entre le composant 101 et le composant 103. On comprend également que le composant 101, le composant 103 et le composant 104 peuvent être chacun un microprocesseur, un superviseur, un dispositif de commande de bus, un dispositif de commande de mémoire ou similaire. La Figure 2 est un schéma fonctionnel qui illustre un système d'ordinateur selon le deuxième mode de réalisation de la présente invention. Dans ce système d'ordinateur, le composant 103 est un dispositif de commande de bus qui commande la transmission de signaux sur un bus 105. Le composant 104 est lui aussi un dispositif de commande de bus mais il commande la transmission de signaux sur un bus sépare, le bus 133. Le composant 101 est un processeur couplé encore à un autre bus, le bus 102, qui est lui- même couplé au dispositif de commande 103. Le dispositif de commande 103 et le dispositif de commande 104 sont couplés entre eux par la liaison 106 et la ligne 169. Dans ce mode de réalisation, la ligne 169 exerce une double fonction, comme décrit ci- dessus. Elle transmet des signaux d'ordres, d'adresses et de données entre le dispositif de commande 103 et le dispositif de commande 104 par la ligne 106. Elle exerce aussi une fonction de ligne d'adresse pour des signaux d'adresses entre le processeur 101 et le dispositif de commande 103. En raison de la double fonction exécutée par la liaison 106, le système d'ordinateur doit arbitrer un accès à la liaison 106. Par conséquent, dans ce mode de réalisation, le dispositif de commande 103 comprend aussi un arbitre pour la liaison 106. On comprend que l'arbitre pourrait être situé ailleurs, par exemple sur le processeur 101 ou le dispositif de commande 104. Dans ce mode de réalisation, le dispositif de commande 103 et le dispositif de commande 104 sont aussi couplés entre eux par quatre lignes spécialisées séparées qui transportent quatre signaux spéciaux de bandes latérales. Une ligne de demande 124 transmet un signal actif bas de demande LREQ# entre le dispositif de commande 103 et le dispositif de commande 104. Une ligne d'autorisation 125 transmet un signal actif bas d'autorisation LGNT# entre le dispositif de commande 103 et le dispositif de commande 104. Une ligne 126 d'indication d'ordre transmet un signal actif bas d'indication d'ordre CMDV# entre le dispositif de commande 103 et le dispositif de commande 104. Finalement, une ligne d'inactivité 127 transmet un signal actif bas d'achèvement SIDLE# entre le dispositif de commande 103 et le dispositif de commande 104. CMDV# peut être transmis par le dispositif de commande 103 lorsqu'il est le maître de la liaison, ou par le dispositif de commande 104 lorsqu'il est le maître de la liaison. De même, SIDLE# peut être transmis par le dispositif de commande 103 lorsqu'il est le dispositif asservi de la liaison ou par le dispositif de commande 104 lorsqu'il est le dispositif asservi de la liaison. Les signaux LREQ#, LGNT#, CMDV# et SIDLE# utilisés dans le présent mode de réalisation peuvent être décrits de façon plus détaillée comme suit. Le signal LREQ# est un signal utilisé par le dispositif de commande 104 pour demander un accès à la liaison 106. Avant que le dispositif de commande 104 ne tente de lancer un cycle d'écriture ou de lecture par la liaison 106, il affirme LREQ# en vue d'un accès. Lorsque le dispositif de commande 103 est prêt à autoriser un accès au dispositif de commande 104, il affirme LGNT#. Ainsi, le signal LGNT# est un signal utilisé par le dispositif de commande 103 pour autoriser un accès à la liaison 106. On comprend que le dispositif de commande 104 ne lance pas de cycle de lecture ou d'écriture par la liaison 106 avant que le dispositif de commande 103 n'ait affirmé LGNT#. Par ailleurs, le signal CMDV# est un signal utilisé par le dispositif de commande 103 ou le dispositif de commande 104 pour indiquer quand il est en train de transmettre un signal d'ordre. Le dispositif de commande 103 ou le dispositif de commande 104 affirme CMDV# lorsqu'il envoie le premier paquet d'ordres et interrompt l'affirmation de CMDVI quand il a envoyé le dernier paquet d'ordres. Par exemple, si le dispositif de commande 103 envoie deux paquets d'ordres, suivis par un paquet GO, c'est-à- dire d'exécution, ou un paquet ABORT, c'est-à-dire d'abandon, il interrompt l'affirmation de CMDV# pendant la durée des trois paquets. En revanche, si le dispositif de commande 103 envoie deux paquets d'ordres suivis par deux paquets de données suivis par un paquet d'exécution ou d'abandon, il affirme de CMDV# pendant la durée des deux paquets d'ordres, interrompt l'affirmation de CMDV# pendant la durée des deux paquets de données, et affirme de nouveau CMDV# pendant la durée du paquet d'exécution ou d'abandon. Par ailleurs, le signal SIDLE# est un signal utilisé par le dispositif de commande 103 ou le dispositif de commande 104 pour indiquer la fin de la transaction demandée et indiquer donc sa disponibilité pour recevoir une transaction ultérieure. Lorsque le dispositif de commande 103 lance un cycle de lecture ou d'écriture par la liaison 106 le dispositif de commande 104 devient le dispositif asservi. De même, lorsque le dispositif de commande 104 lance un cycle de lecture ou d'écriture par la liaison 106, le dispositif de commande 103 devient le dispositif asservi. SIDLE# est affirmé par le dispositif asservi, qui peut être soit le dispositif de commande 103, soit le dispositif de commande 104, au moins un cycle de signaux d'horloge avant la transmission du premier paquet d'ordres. L'affirmation indique la disponibilité du dispositif asservi pour traiter une transaction. Le dispositif asservi interrompt l'affirmation de SIDLE# sur le bord du signal d'horloge o le deuxième paquet d'ordres est reçu. L'interruption de l'affirmation de SIDLE# subsiste jusqu'à ce que le cycle d'écriture ou de lecture demandé soit achevé, ou jusqu'à ce que l'ordre d'abandon soit envoyé. Lors d'un cycle de lecture, la nouvelle affirmation de SIDLE# se produit pendant le même cycle que celui o le mot d'ordre inférieur, ou bas, est envoyé sur la liaison 106. Le mot d'ordre supérieur, ou haut, suit toujours le mot d'ordre bas. Pour des cycles d'écriture, la nouvelle affirmation de SIDLE# indique l'achèvement de l'écriture sur le bus de destination. La Figure 3 est un schéma logique qui illustre le fonctionnement du troisième mode de réalisation de la présente invention. Dans cet exemple, pour faciliter l'explication, seules des opérations de cycles d'écriture ont été illustrées. On comprend des opérations de cycles de lecture sont semblables, sauf que des signaux d'exécution ou d'abandon sont transmis après des signaux d'ordres et d'adresses mais avant des signaux de données. Dans ce mode de réalisation, le processeur 101 est une unité centrale de traitement ou CPU. Par conséquent l'unité centrale de traitement 101 est l'unité maîtresse et possède, par défaut, les lignes d'adresses qui vont au dispositif de commande 103. Ainsi, lorsque le système d'ordinateur est mis sous tension, l'unité centrale de traitement possède les lignes d'adresses vers le dispositif de commande 103 comme représenté à la case 207. Puisque la ligne d'adresse 169 qui va de l'unité centrale de traitement 101 au dispositif de commande 103 fait partie du trajet de transmission qui va du dispositif de commande 103 au dispositif de commande 104, rien ne peut être transmis entre le dispositif de commande 103 et le dispositif de commande 104 lorsque l'unité centrale de traitement 101 possède la ligne d'adresse sur le dispositif de commande 103. Ainsi, avant qu'une transmission quelconque ne puisse se produire entre le dispositif de commande 103 et le dispositif de commande 104, l'unité centrale de traitement 101 doit renoncer à la ligne d'adresse qui va au dispositif de commande 103. Les étapes initiales, qui permettent d'amener l'unité centrale de traitement 101 à renoncer à la ligne d'adresse, dépendent des composants qui lancent la transmission. Lorsque c'est le dispositif de commande 103 qui lance la-transmission vers le dispositif de commande 104, comme à la case 227, il affirme en premier lieu un signal de maintien, HOLD, comme représenté à la case 210. Le dispositif de commande 103 attend, à la case 211, que l'unité centrale de traitement 101 ait terminé de transmettre l'adresse actuelle par la ligne d'adresse. Lorsque la transmission est achevée, l'unité centrale de traitement 101 affirme un signal HLDA d'accusé de réception du signal HOLD, comme représenté à la case 212 et met la ligne d'adresse à l'état de flottement. En revanche, lorsque c'est le dispositif de commande 104 qui lance la transmission, comme représenté à la case 228, les étapes initiales diffèrent. Par défaut, lorsque l'unité centrale de traitement 101 n'a pas accès à la ligne d'adresse, le dispositif de commande 103 possède la liaison 106 et les affirmations des deux signaux LGNT# et LREQ# sont interrompues. Ainsi, avant de gagner un accès à la liaison 106, le dispositif de commande 104 affirme un signal de demande, LREQ#, par la ligne 124 LREQ# comme représenté à la case 229. En réponse au signal LREQ#, le dispositif de commande 103 affirme un signal de maintien HOLD à l'unité centrale de traitement 101, comme représenté à la case 230. Le dispositif de commande 103 et le dispositif de commande 104 attendent, à la case 231, que l'unité centrale de traitement 101 ait fini de transmettre l'adresse actuelle par la ligne d'adresse. Lorsque l'unité centrale de traitement 101 a fini, elle affirme un signal HLDA d'accusé de réception de maintien au dispositif de commande 103 comme représenté à la case 232. L'unité centrale de traitement 101 met aussi en flottement la ligne d'adresse. A la réception du signal HLDA par le dispositif de commande 103, celui- ci affirme au dispositif de commande 104, à la case 233, un signal d'autorisation LGNT# par la ligne 125 LGNT#. On comprend que seul le dispositif de commande 103 affirme LGNT# et seul le dispositif de commande 104 affirme LREQ# dans ce mode de réalisation. On comprend également qu'un accès à la liaison 106 est arbitré. Ainsi, seul le dispositif de commande 103 ou le dispositif de commande 104 peut transmettre à un instant quelconque. Par conséquent la liaison 106 est une liaison semi-duplex. Les étapes initiales diffèrent aussi si c'est l'unité centrale de traitement 101 et non le dispositif de commande 103 ou le dispositif de commande 104 qui lance la transmission, à la case 208. Lorsque l'unité centrale de traitement 101 transmet le dispositif de commande 103, aucune transmission par la liaison 106 n'est nécessaire et l'unité centrale de traitement 101 ne doit donc pas renoncer à la ligne d'adresse allant au dispositif de commande 103. En revanche, lorsque l'unité centrale de traitement 101 transmet au dispositif de commande 104, la transmission doit d'abord passer par le dispositif de commande 103 et poursuivre ensuite par la liaison 106 vers le dispositif de commande 104. Dans ce cas, la liaison 106 est utilisée et l'unité centrale de traitement 101 doit donc renoncer à la commande de la ligne d'adresse qui va au dispositif de commande 103. Dans le cas d'une transmission au dispositif de commande 104, l'unité centrale de traitement 101 transmet en premier lieu l'information au dispositif de commande 103. A la réception de la transmission, le dispositif de commande 103 affirme un signal de maintien d'adresse AHOLD, comme représenté à la case 209. Dans le dispositif de commande 103 est compris un sas de mémoire, appelé simplement sas dans ce qui suit, couplé à la ligne d'adresse qui vient de l'unité centrale de traitement 101. Parconséquent, lorsque l'unité centrale de traitement 101 transmet l'adresse par la ligne d'adresse, l'adresse est immédiatement mémorisée par le dispositif de commande 103. Ainsi, la ligne d'adresse est disponible, pour pouvoir être utilisée, un cycle de signal d'horloge après qu'une adresse a été transmise de l'unité centrale de traitement 101 au dispositif de commande 103. En raison du sas présent dans le dispositif de commande 103, l'unité centrale de traitement 101 peut mettre en flottement sans perte d'information la ligne d'adresse dès lors qu'elle a reçu le signal de maintien d'adresse AHOLD du dispositif de commande 103. Lorsque le dispositif de commande 104 transmet le cycle d'écriture, le dispositif de commande 103 affirme ensuite le signal d'inactivité SIDLE# comme représenté à la case 234. L'affirmation du signal SIDLE# est une indication, du dispositif de commande 103 au dispositif de commande 104, qu'il est disponible pour recevoir une transmission qui vient du dispositif de commande 104. Le dispositif de commande 104 doit échantillonner SIDLE# actif avant de transmettre un ordre. Quand le dispositif de commande 103 a affirmé le signal SIDLE# au dispositif de commande 104, celui-ci affirme un signal d'indication d'ordre CMDV# et transmet en même temps des signaux d'ordres et des signaux d'adresses, à la case 235. Le signal CMDV# est une indication, du dispositif de commande 104 et du dispositif de commande 103, que des signaux d'ordres sont en cours d'envoi par la liaison 106. Tandis que le dispositif de commande 103 est encore en train de recevoir des signaux d'ordres et d'adresses du dispositif de commande 104, il ne traite pas les signaux d'ordres ou d'adresses. Ainsi, le dispositif de commande 103 est encore disponible et il maintient le signal SIDLE# affirmé tant qu'il reçoit encore les signaux d'ordres et d'adresses. Lorsque le dispositif de commande 103 a reçu tous les signaux d'ordres et d'adresses, il interrompt l'affirmation du signal SIDLE# à la case 236 parce qu'il commence à traiter les signaux d'ordres et d'adresses et qu'il n'est plus disponible. Le dispositif de commande 104 interrompt aussi l'affirmation du signal CMDV# parce qu'il a achevé la transmission des signaux d'ordres et que les signaux d'ordres ne sont plus présents sur la liaison 106. Le dispositif de commande 104 commence ensuite à transmettre des signaux de données. Quand le dispositif de commande 103 a achevé le traitement du cycle d'écriture, il affirme le signal SIDLE# comme représenté à la case 237. Lorsque le dispositif de commande 103 ou l'unité centrale de traitement 101 transmet le cycle d'écriture, le dispositif de commande 104 affirme ensuite le signal d'inactivité SIDLE# comme représenté à la case 214. L'affirmation du signal SIDLE# est une indication, du dispositif de commande 104 au dispositif de commande 103, qu'il est disponible pour recevoir une transmission du dispositif de commande 103. Le dispositif de commande 103 doit échantillonner SIDLE# actif avant de transmettre un ordre. Quand le dispositif de commande 104 a affirmé le signal SIDLE# au dispositif de commande 103, celui-ci affirme un signal d'indication d'ordre CMDV# et transmet en même temps des signaux d'ordres et des signaux d'adresses à la case 215. Le signal CMDV# est une indication, du dispositif de commande 103 au dispositif de commande 104, que des signaux d'ordres sont en cours d'envoi par la liaison 106. Tandis que le dispositif de commande 104 continue à recevoir des signaux d'ordres et d'adresses du dispositif de commande 104, il ne traite pas les signaux d'ordres ou d'adresses. Ainsi, le dispositif de commande 104 est encore disponible et maintient affirmé le signal SIDLE# tandis qu'il continue à recevoir des signaux d'ordres et d'adresses. Lorsque le dispositif de commande 104 a reçu tous les signaux d'ordres et d'adresses, il interrompt l'affirmation du signal SIDLE# parce qu'il commence a traiter les signaux d'ordres et d'adresses et qu'il n'est plus disponible. Le dispositif de commande 103 interrompt aussi l'affirmation du signal CMDV# parce qu'il a achevé la transmission des signaux d'ordres et que les signaux d'ordres ne sont plus présents sur la liaison 106. Pendant qu'il envoie des signaux de données, le dispositif de commande 103 détermine, à la case 217, s'il doit amener le dispositif de commande 104 à continuer à traiter l'adresse et la donnée transmises à l'instant. La base de cette détermination est la destination de la donnée: dans un cas, celle-ci est le dispositif de commande 104 ou un composant quelconque du bus 133 et, dans l'autre cas c'est une autre destination. Si la destination de la donnée est le dispositif de commande 104 ou un composant du bus 133, le dispositif de commande 104 continue à traiter l'adresse et la donnée transmises au dispositif de commande 103. En revanche, si la destination de la donnée n'est ni le dispositif de commande 104 ni l'un quelconque des composants du bus 133, le dispositif de commande 104 cesse le traitement de l'adresse et de la donnée transmises depuis le dispositif de commande 103. Le dispositif de commande 103 amène le dispositif de commande 104 à continuer le traitement de l'adresse et de la donnée transmises en affirmant le signal CMDV# et en transmettant ensuite un ordre d'exécution comme représenté à la case 218. Le dispositif de commande 104 achève ensuite le traitement de l'adresse et de la donnée. Il affirme SIDLE# à l'achèvement, à la case 219. Le dispositif de commande 103 amène le dispositif de commande 104 à cesser le traitement de l'adresse et de la donnée transmises en affirmant un signal CMDV# et en transmettant ensuite un signal d'abandon, comme représenté à la case 220. Le dispositif de commande 104 termine le traitement et affirme SIDLE#, à la case 221. Lorsque le dispositif de commande 103 transmet un ordre d'abandon, le dispositif de commande 104 dispose d'un cycle pour décoder l'abandon et il envoie SIDLE# sur le bord suivant de signal d'horloge. Dans ce mode de réalisation, le format de l'ordre d'exécution est 0000h et le format du signal d'abandon est FOOOh. L'ordre d'exécution ou d'abandon peut être envoyé à un instant quelconque après la transmission des deux paquets de données. On comprend que le signal d'exécution et le signal d'abandon permettent au dispositif de commande 103 de transmettre des signaux d'ordres d'adresses et de données au dispositif de commande 104 avant de décoder la destination des signaux d'ordres, d'adresses et de données. Cette particularité offre l'avantage de permettre au dispositif de commande 104 de commencer à traiter les signaux d'ordres et d'adresses en établissant l'adresse de bus 133 tandis que le dispositif de commande 103 est en train de déterminer la destination d'information. Dans ce mode de réalisation de la présente invention, le dispositif de commande 103 détermine la destination d'information par une opération de décodage par soustraction. Il effectue une demande sur le bus 105. Un composant individuel du bus 105 répond s'il est la destination de l'information. Après un certain temps spécifié, lorsque le dispositif de commande 103 ne reçoit aucune réponse du composant du bus 105, il suppose que la destination est sur le bus 133 et envoie un signal d'exécution. En revanche, si un composant du bus 105 répond à la demande du dispositif de commande 103, le dispositif de commande 103 sait que la destination de l'information n'est pas sur le bus 133 et émet un ordre d'abandon. Lors de l'affirmation de SIDLE# comme représenté aux cases 219, 221 ou 237, le dispositif de commande 103 et le dispositif de commande 104 achèvent l'opération de cycle d'écriture de la manière suivante. Si LREQ# a été affirmé à la case 222, ce qui indique un cycle d'écriture lancé par le dispositif de commande 104, le dispositif de commande 104 interrompt l'affirmation de LREQ#. Le dispositif de commande 103 interrompt alors, à la case 225, l'affirmation de LGNT# et de HOLD. L'unité centrale de traitement interrompt l'affirmation de HLDA et le système revient à la case 207 o l'unité centrale de traitement possède de nouveau la liaison. En revanche, si HOLD est affirmé à la case 223, ce qui indique un cycle d'écriture lancé par le dispositif de commande 103, le dispositif de commande 103 interrompt l'affirmation de HOLD, l'unité centrale de traitement affirme HLDA à la case 226 et le système revient à la case 207. Finalement, si un signal AHOLD est affirmé, ce qui indique un cycle d'écriture lancé par l'unité centrale de traitement, le dispositif de commande 103 interrompt l'affirmation d'AHOLD et le système revient à la case 207. Dans ce mode de réalisation, un ordonnancement strict est préservé. Le dispositif de commande 103 ne transmet aucun cycle au dispositif de commande 104 avant d'avoir achevé tous les cycles placés en avant de ce cycle. De même, le dispositif de commande 103 n'émet aucun signal LGNT# au dispositif de commande 104 avant d'avoir achevé tous les cycles placés. Les signaux HOLD, HLDA et AHOLD utilisés dans ce mode de réalisation peuvent être décrits de façon plus détaillée dans ce qui suit. Le signal HOLD est un signal affirmé par le dispositif de commande 103 lorsqu'il demande la commande des lignes de transmission couplées à l'unité centrale de traitement 101. Le signal HLDA est un signal affirmé par l'unité centrale de traitement 101 qui indique qu'elle a mis en flottement les lignes de transmission. Le signal AHOLD est un signal, affirmé par le dispositif de commande 103, qui demande la commande de la ligne d'adresse 169. L'unité centrale de traitement 101 ne répond pas à un signal HLDA, à la différence du signal HOLD. Au lieu de cela, elle met alors en traitement la ligne d'adresse 169 au signal d'horloge suivant. L'unité centrale de traitement 101 ne met en flottement que les lignes d'adresses et elle ne met pas en flottement les lignes d'ordres et de données. De plus, l'ordre d'exécution est un ordre utilisé par le dispositif de commande 103 pour donner au dispositif de commande 104 des instructions de continuer le traitement de l'information transmise précédemment. En revanche, l'ordre d'abandon est un ordre utilisé par le dispositif de commande 103 pour donner au dispositif de commande 104 une instruction de terminer le traitement de l'information transmise précédemment. La Figure 4 est un tableau de synchronisation qui illustre les opérations du quatrième mode de réalisation de la présente invention. Lorsque l'unité centrale de traitement 101 commence un cycle d'écriture en passant par le dispositif de commande 103 vers le dispositif de commande 104, il commence par affirmer un signal ADS#. Le signal ADS# indique que les signaux d'adresses et de définition du bus qui viennent de l'unité centrale de traitement 101 sont valides. En même temps, elle commence à transmettre des informations d'ordres, d'états, d'adresses et de données au dispositif de commande 103. Quand le dispositif de commande 103 a reçu l'adresse par la ligne d'adresse entre l'unité centrale de traitement 101 et le dispositif de commande 103, il affirme le signal AHOLD. Lorsque l'unité centrale de traitement 101 reçoit le signal AHOLD, elle met en flottement la ligne d'adresse dans le cycle d'horloge qui suit. A cet instant, la liaison 106 est disponible pour être utilisée par le dispositif de commande 103. Le dispositif de commande 104 affirme le signal SIDLE# pour indiquer qu'il est prêt à recevoir une information. Le dispositif de commande 103 répond en affirmant le signal CMDV# et en transmettant les signaux d'ordres, d'états et d'adresses. Lorsque les signaux d'ordres, d'états et d'adresses ont été transmis, le dispositif de commande 103 interrompt l'affirmation du signal CMDV# et le dispositif de commande 104 interrompt l'affirmation du signal SIDLE#. Le dispositif de commande 103 transmet ensuite les paquets de données. Quand la donnée a été transmise, le dispositif de commande 103 affirme le signal CMDV# et transmet un ordre, soit d'exécution soit d'abandon. Lorsque le dispositif de commande 104 a fini de traiter les ordres, les états, les adresses et les données, il affirme le signal SIDLE# qui indique qu'il est prêt pour la transaction suivante et que la transaction demandée est terminée. le dispositif de commande 103 interrompt une affirmation de signal AHOLD pour libérer la ligne d'adresse en vue d'une utilisation par l'unité centrale de traitement 101. La Figure 4 illustre aussi la séquence d'événements lorsque l'unité centrale de traitement 101 lance un cycle de lecture en passant par le dispositif de commande 103 vers le dispositif de commande 104. L'unité centrale de traitement 101 commence par affirmer le signal ADS# et par transmettre en même temps des signaux d'ordres et d'adresses au dispositif de commande 103. Lorsque le dispositif de commande 103 reçoit l'adresse par la ligne d'adresse, il affirme le signal AHOLD et l'unité centrale de traitement 101 met, en réponse, la ligne d'adresse en flottement. Puis, le dispositif de commande 104 affirme le signal SIDLE# et le dispositif de commande 103 affirme ensuite le signal CMDV#. A cet instant, le dispositif de commande 103 transmet des signaux d'ordres, d'états et d'adresses par la liaison 106. Lorsque le dispositif de commande 104 a reçu tous les signaux d'ordres d'états et d'adresses, il interrompt l'affirmation du signal SIDLE#. En revanche, le dispositif de commande 103 maintient affirmé le signal CMDV# et transmet un signal d'exécution. Le dispositif de commande 103 interrompt ensuite l'affirmation du signal CMDV#. Lorsque le dispositif de commande 104 a restitué la donnée demandée par l'unité centrale de traitement 101, il affirme le signal SIDLE# et transmet la donnée par la liaison 106. Puisque le dispositif de commande 104 a mis sur la liaison 106 la donnée demandée par l'unité centrale de traitement 101, il est maintenant disponible pour traiter l'information suivante et il interrompt par conséquent l'affirmation du signal SIDLE#. Quand le dispositif de commande 103 reçoit la donnée, il interrompt l'affirmation du signal AHOLD et renvoie la donnée à l'unité centrale de traitement 101. En outre, la Figure 4 illustre aussi la séquence des événements lorsqu'un composant du bus 105 ou le dispositif de commande 103 lance un cycle d'écriture vers le dispositif de commande 104 par la liaison 106. Le dispositif de commande 103 lance la séquence en affirmant un signal HOLD à l'unité centrale de traitement 101. Lorsque l'unité centrale de traitement 101 a achevé la transmission de l'adresse actuelle, elle affirme un signal HLDA au dispositif de commande 103 et met en flottement la ligne d'adresse. Le dispositif de commande 104 affirme ensuite le signal SIDLE# qui indique qu'il est prêt à recevoir une transmission par la ligne 106. A la réception du signal SIDLE#, le dispositif de commande 103 affirme le signal CMDV# qui indique qu'il est en train de transmettre des signaux d'ordres par la liaison 106. En même temps, le dispositif de commande 103 transmet des signaux d'ordres, d'états et d'adresses par la liaison 106. Lorsque le dispositif de commande 103 a achevé la transmission des signaux d'ordres, d'états et d'adresses, il interrompt l'affirmation du signal CMDV# et le dispositif de commande 104 interrompt l'affirmation du signal SIDLE#. Le dispositif de commande 103 transmet ensuite au dispositif de commande 104 la donnée par la liaison 106. Quand la donnée a été transmise, le dispositif de commande 103 affirme le signal CMDV# et transmet un signal d'exécution ou un signal d'abandon selon ce qui est approprié et interrompt l'affirmation du signal CMDV#. Lorsque le dispositif de commande 104 a fini de traiter les signaux d'ordres, d'états, d'adresses et de données, il affirme le signal SIDLE#. Le dispositif de commande 103 interrompt l'affirmation du signal HOLD et l'unité centrale de traitement 101 interrompt l'affirmation du signal HLDA. Un cycle de lecture lancé par un composant du bus 105 ou par le dispositif de commande 103 est également illustré. On comprend que le cycle de lecture est semblable au cycle, décrit ci-dessus, de lecture de l'unité centrale de traitement par la ligne 106, sauf que le dispositif de commande 103 affirme un signal HOLD et attend un signal HLDA au lieu d'affirmer un signal AHOLD. En outre, la Figure 4 illustre aussi la séquence des événements lorsque le dispositif de commande 104 transmet au dispositif de commande 103 un cycle d'écriture par la liaison 106. Le dispositif de commande 104 affirme en premier lieu au dispositif de commande 103 un signal LREQ# qui demande un accès à la liaison 106. En réponse au signal LREQ#, le dispositif de commande 103 affirme un signal HOLD à l'unité centrale de traitement 101. Lorsque l'unité centrale de traitement 101 a fini de transmettre l'adresse actuelle par la ligne d'adresse, elle affirme un signal HLDA et met en flottement les lignes d'adresses. A réception du signal HLDA, le dispositif de commande 103 affirme ensuite un signal LGNT# au dispositif de commande 104 en autorisant au dispositif de commande 104 un accès à la liaison 106. Le dispositif de commande 103 affirme sur la liaison 106 le signal SIDLE# qui indique sa disponibilité. Le dispositif de commande 104 affirme ensuite le signal CMDV# qui indique qu'il est en train de transmettre des signaux d'ordres par la liaison 106 en même temps qu'il transmet des signaux d'ordres, d'états et d'adresses. Lorsqu'il a achevé de transmettre les signaux d'ordres, d'états et d'adresses, le dispositif de commande 104 interrompt l'affirmation du signal CMDV# et le dispositif de commande 103 interrompt l'affirmation du signal SIDLE#. Il transmet ensuite les signaux de données sous la forme de paquets. Lorsque les signaux de données ont été transmis, le dispositif de commande 104 interrompt l'affirmation du signal LREQ#. Le dispositif de commande 103 répond ensuite en interrompant l'affirmation du signal LGNT#. Il interrompt également l'affirmation du signal HOLD, ce qui amène l'unité centrale de traitement 101 à interrompre l'affirmation du signal HLDA. De cette manière, le dispositif de commande 104 renonce à la commande de la liaison 106 et l'unité centrale de traitement 101 regagne la commande de la ligne d'adresse. La Figure 5 est un tableau qui illustre le protocole utilisé dans le cinquième mode de réalisation de la présente invention. Dans ce mode de réalisation, la liaison 106 comprend 16 lignes séparées, et peut donc transmettre 16 bits à la fois. Dans ce protocole, des signaux d'ordres, d'états, d'adresses et de données sont transmis sériellement par la liaison 106 en cinq paquets séparés. De cette manière, des lignes individuelles de la liaison 106 peuvent transmettre des signaux d'ordres, d'états, d'adresses et de données. Le premier format de paquet est le protocole utilisé pour un cycle d'écriture lancé par un composant du bus 105, par le dispositif de commande 103 ou par l'unité centrale de traitement 101 par la liaison 106. Dans le premier paquet, le paquet Cl, les treize premières lignes, de 0 à 12, sont utilisées pour transmettre des signaux d'adresses au dispositif de commande 104. La ligne 13 est utilisée pour transmettre un signal W/R# qui indique si le cycle est un cycle d'écriture ou de lecture. La ligne 14 est utilisée pour transmettre un signal D/C# qui indique si le cycle contient des signaux de données ou de commandes. La ligne 15 du premier paquet est utilisée pour transmettre un signal M/IO# qui indique si le cycle d'écriture est vers la mémoire ou un composant d'entrée/sortie. Le deuxième paquet, le paquet C2, est transmis après le paquet Cl. Dans le paquet C2, les douze premières lignes, c'est-à-dire de 0 à 11, sont utilisées pour transmettre des signaux d'adresses. Les quatre lignes restantes, de 12 à 15, sont utilisées pour transmettre des validations d'octets. Des signaux de validation d'octets indiquent des octets actifs pendant des cycles de lecture et d'écriture. Lorsque la validation d'octet est active pour un octet particulier, la donnée transmise est valide. Dans le troisième paquet, le paquet D1, la totalité des seize lignes, de 0 à 15, est utilisée pour transmettre des données. De même, dans le quatrième paquet, le paquet D2, la totalité des seize lignes est utilisée pour transmettre des données. Dans le cinquième paquet, les douze premières lignes, de 0 à 11, sont réservées. Les quatre lignes restantes, de 12 à 15, sont utilisées pour transmettre l'ordre d'exécution ou l'ordre d'abandon. La Figure 5 illustre aussi le protocole utilise lorsque le dispositif de commande 103 ou l'unité centrale de traitement 101 lance un cycle de lecture par la liaison 106. Le protocole du cycle de lecture est semblable au protocole du cycle d'écriture lancé par le dispositif de commande 103 ou par l'unité centrale de traitement 101. Le dispositif de commande 103 transmet le signal M/IO#, le signal D/C#, le signal W/R#, les validations d'octets et les signaux d'adresses de la même manière que décrit ci-dessus. En revanche, le troisième paquet, au lieu d'être un paquet de données, contient l'ordre d'exécution ou l'ordre d'abandon. Le quatrième paquet est un paquet de données, le paquet D1, dans lequel la totalité des seize lignes, de 0 à 15, transmet des signaux de données au dispositif de commande 104. Le cinquième paquet est lui aussi un paquet de données, le paquet D2, dans lequel la totalité des seize lignes, de 0 à 15 transmet des données au dispositif de commande 104. Le protocole inclut aussi un format spécial pour transmettre un information au dispositif de commande 104, dans le cas o le dispositif de commande 104 est la destination d'information. Selon le format spécial, le premier paquet est un paquet d'ordres, le paquet Cl. Le dispositif de commande 103 transmet des choix encodés par les douze premières lignes, de 0 à 11. Le dispositif de commande 103 transmet le signal W/R# par la treizième ligne et transmet 101 par les trois dernières lignes, 13 à 15, respectivement. Le deuxième paquet est lui aussi un paquet d'ordres, le paquet C2. Le dispositif de commande 103 transmet les signaux d'adresses par les six premières lignes, de 0 à 5. Il transmet aussi des choix encodés sur les six lignes suivantes, de 6 à 11, et transmet des validations d'octets sur les quatres dernières lignes, de 12 à 15. Les choix encodés indiquent une destination réelle en termes du bloc de fonction spécifique du dispositif de commande 104. Le troisième paquet est utilisé pour transmettre un ordre d'exécution ou d'abandon qui est transmis par quatre lignes, de 12 à 15. Le quatrième et le cinquième paquets, les paquets D1 et D2, respectivement, sont utilisés pour transmettre des signaux de données. Le dispositif de commande 103 transmet des signaux de données sur la totalité des seize lignes, de 0 à 15. Dans le cycle d'écriture, le troisième paquet est le paquet D1, le quatrième paquet est le paquet D2 et le cinquième paquet est le paquet d'exécution ou d'abandon. Dans le cadre de ce protocole, lorsque c'est le dispositif de commande 104, et non le dispositif de commande 103, qui lance un cycle de lecture ou un cycle d'écriture, le format est semblable au format du cycle de lecture et au format du cycle d'écriture décrit ci-dessus, sauf que le paquet contenant l'ordre d'exécution ou d'abandon n'existe pas. Par conséquent, un cycle de lecture ou d'écriture lancé par le dispositif de commande 104 ne comprend que quatre paquets au lieu de cinq paquets. On comprend que le protocole décrit ci-dessus permet à la liaison 106 de transmettre des signaux de différents types par l'intermédiaire d'une ligne unique dans une liaison 106. Par conséquent, le nombre de lignes nécessaires pour transmettre la même information diminue par rapport à des systèmes qui utilisent des lignes qui ne transmettent qu'un seul type de signaux. Dans cet exemple, la liaison 106 n'exige que seize lignes en raison de la transmission de multiples types de signaux. Des systèmes classiques, en revanche, exigeraient au moins 37 lignes pour transmettre la même quantité d'information. Ainsi, l'utilisation de lignes qui transmettent des types différents de signaux, et le protocole qui permet de mettre en oeuvre cette utilisation, économisent au moins 21 lignes. Ces économies de lignes provoquent des économies similaires de 21 broches. La Figure 6 est un schéma fonctionnel qui illustre des dispositifs de commande du sixième mode de réalisation de la présente invention. Bien que seules quatre lignes soient représentées à la liaison 106 pour faciliter l'illustration, la liaison 106 comprend en fait 16 lignes séparées. De même le dispositif de commande 103 comprend seize noeuds qui transmet des signaux d'adresses au processeur 101 et qui reçoivent des signaux d'adresses du processeur 101. Les seize noeuds transmettent aussi des signaux d'ordres, d'adresses et de données par la liaison 106 au dispositif de commande 104 et reçoivent du dispositif de commande 104 des signaux d'ordres, d'adresses et de données par la liaison 106. Le dispositif de commande 103 comprend aussi un décodeur 633, un arbitre 630, une machine d'état maître 628 et une machine d'état asservie 629. Le dispositif de commande 104 comprend un décodeur 634, une machine d'état maître 631 et une machine d'état asservie 632. Le décodeur 633 décode les adresses transmisses par l'unité centrale de traitement 101, par un composant du bus 105 ou par le dispositif de commande 103. L'arbitre 630 arbitre un accès à la liaison 106 et aux lignes d'adresses au processeur 101. Le décodeur 664 décode des adresses transmises par un composant du bus 133 ou par le dispositif de commande 104. La machine d'état maître 628 transmet des signaux d'ordres, d'adresses et de données par la liaison 106 au dispositif de commande 104. La machine d'état asservie 629 reçoit, du dispositif de commande 104, les signaux d'ordres, d'adresses et de données par la liaison 106. La machine d'état maître 631 transmet par la liaison 106 des signaux d'ordres, d'adresses et de données au dispositif de commande 103 et la machine d'état asservie 632 reçoit, du dispositif de commande 103, des signaux d'ordres, d'adresses et de données par la liaison 106. La Figure 7 est un schéma d'état qui illustre le fonctionnement de l'arbitre de la Figure 6. Lorsque le système d'ordinateur est mis sous tension, l'arbitre 630 est mis sous tension dans le mode RESET, c'est-à- dire de restauration, comme représenté à l'état 733. L'arbitre 630 passe au mode IDLE, ou d'inactivité, représenté à l'état 734 et reste dans le mode d'inactivité jusqu'à ce que se produise l'un des trois événements suivants. Le premier événement est un signal, HATCOMIO, qui vient du décodeur 633 et indique un cycle d'écriture ou de lecture venant de l'unité centrale de traitement 101 au dispositif de commande 104 par la liaison 106. A la réception du signal, l'arbitre 630 passe à l'état 735 o il affirme un signal AHOLD à l'unité centrale de traitement 101. Lorsque l'unité centrale de traitement 101 met en flottement les lignes d'adresses en réponse au signal AHOLD, l'arbitre 630 passe à l'état 736 o il transmet un signal HDONE à la machine d'état asservie 632 du dispositif de commande 104. Le signal donne à la machine d'état asservie 632 des instructions pour affirmer un signal SIDLE#. L'arbitre 630 passe ensuite à un état d'attente, ou WAIT, tandis que le dispositif de commande 103 effectue le cycle de lecture ou d'écriture, comme représenté à l'état 737. Lorsque la machine d'état maître 628 du dispositif de commande 103 a achevé le cycle de lecture ou d'écriture, elle affirme un signal LDONE àl'arbitre 630. A la réception de ce signal, l'arbitre 630 passe à l'état 738 o il interrompt l'affirmation du signal AHOLD à l'unité centrale de traitement 101. L'arbitre 630 revient ensuite à l'état d'inactivité 734. Le deuxième événement qui amène l'arbitre 630 à sortir de l'état d'inactivité 734 est un signal qui vient du décodeur 633 et indique un cycle de lecture ou d'écriture qui vient d'un composant du bus 105 ou du dispositif de commande 103 par la ligne 106. A la réception de ce signal PSUBDEC, l'arbitre 630 passe à l'état 739 o il affirme le signal HOLD à l'unité centrale de traitement 101. L'arbitre 630 passe ensuite à un état d'attente 740 o il reste jusqu'à ce que l'unité centrale de traitement 101 affirme le signal HLDA. A la réception du signal HLDA, l'arbitre 630 transmet un signal à la machine d'état asservie 630 du dispositif de commande 104, comme représenté à l'état 741. Le signal donne à la machine d'état asservie 632 l'instruction d'affirmer un signal SIDLE#. L'arbitre 630 passe ensuite à un état d'attente représenté à l'état 742 tandis que le dispositif de commande 103 effectue le cycle d'écriture ou de lecture. Lorsque le dispositif de commande 103 a achevé le cycle d'écriture ou de lecture, la machine d'état maître 628 du dispositif de commande 103 renvoie un signal d'affirmation LDONE à l'arbitre 630. A la réception de ce signal, l'arbitre 630 passe à l'état 743 o il interrompt l'affirmation du signal HOLD à l'unité centrale de traitement 101. * L'unité centrale de traitement 101 elle-même interrompt alors l'affirmation du signal HLDA et l'arbitre 630 revient à l'état d'inactivité 734. Le troisième événement qui amène l'arbitre 630 à sortir de l'état d'inactivité 734 est l'affirmation d'un signal LREQ# par le dispositif de commande 104. A la réception du signal LREQ#, l'arbitre 630 passe à l'état 744 o il affirme un signal HOLD à l'unité centrale de traitement 101. L'arbitre 630 passe ensuite à l'état d'attente 745 o il reste jusqu'à ce que l'unité centrale de traitement 101 affirme un signal HLDA. A la réception du signal HLDA de l'unité centrale de traitement 101, l'arbitre 630 affirme un signal LGNT# au dispositif de commande 104 comme représenté à l'état 746. L'arbitre 630 passe ensuite à l'état d'attente 747 o il reste jusqu'à ce que le dispositif de commande 104 ait achevé le cycle de lecture ou d'écriture. Lorsque le dispositif de commande 104 a achevé le cycle de lecture ou d'écriture, il interrompt l'affirmation du signal LREQ#. A cet instant, l'arbitre 630 passe à l'état 748 o il interrompt l'affirmation du signal GNT#. L'arbitre 630 interrompt aussi l'affirmation du signal HOLD comme représenté à l'état 743. L'unité centrale de traitement 101 répond en interrompant l'affirmation du signal HLDA et l'arbitre 630 revient à l'état d'inactivité 734. On comprend que le troisième événement est un cycle de lecture ou d'écriture qui vient d'un composant du bus 133 ou du dispositif de commande 104 par la ligne 106. La Figure 8 est un diagramme d'état qui illustre le fonctionnement d'une machine d'état maître de la Figure 6. Lorsque le système d'ordinateur est mis sous tension, la machine d'état maître 628 et le dispositif de commande 103 sont mis sous tension dans l'état de restauration 849. La machine d'état maître 628 passe ensuite à l'état d'inactivité 850. Lorsque l'affirmation du signal LGNT# est interrompue, la machine d'état maître passe à l'état d'attente 851. Elle reste dans l'état d'attente 851 jusqu'à ce que le dispositif de commande 104 affirme le signal GNT# ou jusqu'à ce que la machine d'état asservie 632 du dispositif de commande 104 affirme le signal SIDLE#. Si la machine d'état maître 628 détecte l'affirmation du signal LGNT#, elle revient à l'état d'inactivité 850. En revanche, si la machine d'état asservie 632 affirme le signal SIDLE#, la machine d'état maître 628 passe à l'état 855 o elle affirme un signal CMDV# et transmet le premier paquet d'ordres C1. La machine d'état maître 628 transmet ensuite le deuxième parquet d'ordre C2 comme représenté à l'état 856. L'état suivant exécuté par la machine d'état maître 628 dépend de la nature du cycle exécuté par la liaison 106: ce peut être un cycle d'écriture ou cycle de lecture. Pendant un cycle d'écriture, la machine d'éetat maître 628 passe ensuite à l'état 857 o elle interrompt l'affirmation du signal CMDV#. Elle transmet ensuite le premier paquet de données D1 comme représenté à l'état 858. Après le paquet D1, la machine d'état maître 628 transmet le deuxième paquet de données D2 comme représenté à l'état 859. La machine d'état maître 628 passe ensuite à l'état 863 o elle affirme le signal CMDV#. Si le dispositif de commande 103 a achevé le décodage soustractif de l'adresse, la machine d'état maître 628 passe à l'état d'exécution 870 lorsque l'adresse indique un composant du bus 133, y compris le dispositif de commande 104. La machine d'état maître 628 passe à l'état d'abandon 868 lorsque l'adresse indique une destination autre qu'un composant du bus 133. Si le dispositif de commande 103 n'a pas achevé le décodage soustractif de l'adresse, la machine d'état maître 628 passe à l'état d'attente 862 et reste dans l'état d'attente jusqu'à ce que le dispositif de commande 103 ait achevé le décodage soustractif. La machine d'état maître 628 passe ensuite à l'état d'abandon 868 ou à l'état d'exécution 870 comme décrit plus haut. Lorsque l'unité centrale de traitement 101 ou le dispositif de commande 103 transmet un cycle de lecture par la liaison 106, la machine d'état maître 628 ne transmet pas le premier et le deuxième paquets de données après le premier et le deuxième paquets d'ordres. Au contraire, la machine d'état maître 628 passe à l'état d'abandon 868 lorsque le dispositif de commande 103 a achevé le décodage soustractif et que l'adresse indique une destination autre qu'un composant sur le bus 133. Elle passe à l'état d'exécution 870 lorsque le dispositif de commande 103 a achevé le décodage soustractif et que l'adresse indique une destination d'un composant du bus 133, y compris le dispositif de commande 104. Elle passe à l'état d'attente 862 lorsque le dispositif de commande 103 n'a pas achevé le décodage soustractif, et elle reste dans l'état d'attente 862 jusqu'à ce que le dispositif de commande 103 ait achevé le décodage soustractif. Après l'état d'attente 862, la machine d'état maître 628 passe à l'état d'abandon 868 ou à l'état d'exécution 870 comme décrit plus haut. Dans l'état d'abandon 868, la machine d'état maître 628 affirme un ordre d'abandon au dispositif de commande 104 et à la machine d'état asservie 632. L'ordre d'abandon amène le dispositif de commande 104 à cesser de traiter des ordres et des données précédentes qui lui ont été transmises par la machine d'état maître 628. La machine d'état maître 628 passe ensuite à l'état 867 o elle interrompt l'affirmation du signal CMDV#. Elle passe ensuite à l'état 861 o elle affirme à l'arbitre 630 un signal qui indique qu'elle a achevé le cycle. La machine d'état maître 628 passe ensuite à l'état d'attente 851. Dans l'état d'exécution 870, la machine d'état maître 628 transmet un signal d'exécution au dispositif de commande 104 et à la machine d'état asservie 632. L'ordre d'exécution amène le dispositif de commande 104 à achever le traitement des ordres et données transmis précédemment par la machine d'état maitre 628. La machine d'état maître 628 passe ensuite à l'état 865 o elle interrompt l'affirmation du signal CMDV#. Dans un cycle d'écriture, la machine d'état maître 628 passe ensuite à l'état d'attente 866 o elle reste jusqu'à ce que l'opération d'écriture soit achevée. La machine d'état maître 628 affirme ensuite à l'arbitre 630 un signal comme représenté à l'état 831. Elle passe ensuite à l'état d'attente 851. En revanche, dans un cycle de lecture, la machine d'état maître 628 passe à l'état d'attente 860 o elle reste jusqu'à ce que le dispositif de commande 104 transmette le premier paquet de données D1. La machine d'état maître 628 passe ensuite à l'état 864 o elle reçoit le premier paquet de données D1. Elle passe ensuite à l'état 853 o elle reçoit le deuxième paquet de données D2. Après avoir reçu le deuxième paquet D2, la machine d'état maître 628, affirme à l'arbitre 630 un signal comme représenté à l'état 852, et passe à l'état d'attente 851. La Figure 9 est un tableau de synchronisation qui illustre le fonctionnement d'une machine d'état asservie de la Figure 6. Lorsque le système d'ordinateur est mis en service, la machine d'état asservie 632 est mise sous tension à l'état 971 de restauration. Elle passe ensuite à l'état d'inactivité 872 o elle reste si le signal LGNT# est affirmé. Si l'affirmation du signal LGNT# est interrompue, la machine d'état asservie 632 passe à l'état d'attente 973. Lorsque la machine d'état asservie 632 reçoit un signal de l'arbitre 630, elle affirme un signal SIDLES comme représenté à l'état 974. Lorsque la machine d'état maître 628 affirme le signal CMDV#, la machine d'état asservie 632 passe à l'état 975 o elle reçoit le premier paquet d'ordres C1. Elle passe ensuite à l'état 976 o elle reçoit le deuxième paquet d'ordres C2 et o elle affirme le signal SIDLE#. Lorsque l'opération est un cycle d'écriture, la machine d'état maître 628 interrompt l'affirmation du signal CMDV#. La machine d'état asservie 632 reçoit ensuite le premier paquet de données D1 comme représenté à l'état 977. Ensuite, elle reçoit le deuxième paquet D2, comme représenté à l'état 978. Si la machine d'état maître 629 transmet un signal d'abandon, la machine d'état asservie 632 passe à l'état 981. Si la machine d'état maître 628 transmet un signal d'exécution, la machine d'état asservie 632 passe à l'état 980. Si la machine d'état maître 628 ne transmet ni signal d'abandon ni signal d'exécution, la machine d'état asservie 632 passe à l'état d'attente 979 o elle reste jusqu'à ce que la machine d'état maître 628 transmette un signal d'abandon ou un signal d'exécution. En revanche, lorsque l'opération est un cycle de lecture, la machine d'état asservie 632 ne reçoit ni le premier paquet de données, ni le deuxième paquet de données après le premier et le deuxième paquets d'ordres. Au lieu de cela, quand elle a reçu le deuxième paquet d'ordres et qu'elle interrompt l'affirmation du signal SIDLE# à l'état 976, elle passe à l'état 980 si la machine d'état maître 628 transmet un signal d'abandon. En revanche, la machine d'état asservie 632 passe à l'état 980 si la machine d'état maître transmet un signal d'exécution. Lorsque la machine d'état maître 628 ne transmet ni signal d'abandon, ni signal d'exécution, la machine d'état asservie 632 passe à l'état d'attente 979 et reste jusqu'à ce que la machine d'état maître 628 transmette un signal d'abandon ou d'exécution. Elle passe ensuite à l'état 981 pour un ordre d'abandon ou à l'état 980 pour un ordre d'exécution. A l'état 981, la machine d'état asservie 632 traite l'ordre d'abandon transmis par la machine d'état maître 628. Elle amène le dispositif de commande 104 à cesser tout traitement d'ordres et de données antérieurs transmis par la machine d'état maitre 628. La machine d'état asservie 632 affirme ensuite un signal SIDLE# comme représenté à l'état 982 et elle revient à l'état d'attente 973. A l'état 980, la machine d'état asservie 632 traite l'ordre d'exécution transmis par la machine d'état maître 628. L'ordre d'exécution amène le dispositif de commande 104 à achever le traitement d'ordres et de données transmis précédemment par la machine d'état maître 628. Dans un cycle d'écriture, la machine d'état asservie 632 affirme ensuite un signal SIDLE# comme représenté à l'état 982 et revient à l'état d'attente 973. En revanche, dans un cycle de lecture, la machine d'état asservie 632 passe à l'état d'attente 983 o elle reste jusqu'à ce que la donnée demandée soit prête. A cet instant, la machine d'état asservie 632 affirme le signal SIDLE# comme représenté à l'état 984. Elle transmet ensuite le premier paquet de données D1, comme représenté à l'état 985, et transmet le deuxième paquet de données D2, comme représenté à l'état 986. Finalement, la machine d'état asservie 632 revient à l'état d'attente 973. La Figure 10 est un tableau de synchronisation qui illustre le fonctionnement d'une machine d'état maître de la Figure 6. La machine d'état maître 631 est incluse dans le dispositif de commande 104 et commande la transmission des signaux par la liaison 106 pendant un cycle de lecture ou un cycle d'écriture lancé par le dispositif de commande 104. Lorsque le système d'ordinateur est mis en service, la machine d'état maître 631 est mise sous tension à l'état de restauration 1087. La machine d'état maître 631 passe ensuite à l'état d'inactivité 1088 jusqu'à ce qu'elle reçoive, du décodeur 664 du dispositif de commande 104, un signal qui indique un cycle de lecture ou d'écriture lancé par le dispositif de commande 104 ou par un autre composant du bus 133. A la réception du signal, la machine d'état maître 631 affirme le signal LREQ# comme représenté à l'état 1089. Elle passe ensuite à l'état d'attente 1090 o elle attend un signal LGNT# de l'arbitre 630. A la réception du signal LGNT#, la machine d'état maître 631 entre dans un état d'attente 1091 o elle reste jusqu'à ce que la machine d'état asservie 629 et le dispositif de commande 103 affirment le signal SIDLE#. Après la réception du signal SIDLE#, la machine d'état maître 631 affirme le signal CMDV# et transmet le premier paquet d'ordres Cl, comme représenté à l'état 1092. La machine d'état maître 631 transmet ensuite le deuxième paquet d'ordres C2 comme représenté à l'état 1093. A la fin du deuxième paquet d'ordres, la machine d'état maître 631 interrompt l'affirmation du signal CMDV# comme représenté à l'état 1094. Dans une opération de cycle d'écriture, la machine d'état maître 631 transmet ensuite le premier paquet de données D1, comme représenté à l'état 1095 et transmet le deuxième paquet de données D2 comme représenté à l'état 1096. Elle passe ensuite à l'état d'attente 1097 o elle reste jusqu'à ce que l'opération soit achevée. A cet instant, elle interrompt l'affirmation du signal LREQ# comme représenté à l'état 1098 et elle revient à l'état d'inactivité 1088. En revanche, dans une opération de cycle de lecture, la machine d'état maître 631 passe de l'état 1094 à l'état d'attente 1099 o elle reste jusqu'à ce que le dispositif de commande 103 transmette le premier paquet de données. A cet instant, la machine d'état maître 631 passe à l'état 1001 o elle reçoit le premier paquet de données D1. Elle reçoit ensuite le deuxième paquet de données D2 comme représenté à l'état 1002. La machine d'état maître 631 interrompt ensuite l'affirmation du signal LREQ#, comme représenté à l'état 1098, et revient à l'état d'inactivité 1098. La Figure 11 est un schéma d'état qui illustre le fonctionnement d'une machine d'état asservie de la Figure 6. La machine d'état asservie 629 est incluse dans le dispositif de commande 103. Lorsque le système d'ordinateur est mis sous tension, la machine d'état asservie 629 est mise sous tension dans l'état de restauration 1103. Elle passe ensuite à l'état d'inactivité 1104 o elle reste tandis que l'affirmation du signal LGNT# est interrompue. Lorsque l'arbitre 630 affirme le signal LGNT#, la machine d'état asservie passe à l'état d'attente 1105 o elle reste jusqu'à ce qu'elle reçoive de l'arbitre 630 un signal qui indique un cycle de lecture ou d'écriture lancé par le dispositif de commande 104. La machine d'état asservie 629 affirme ensuite un signal SIDLE# comme représenté à l'état 1106. La machine d'état maître 631 répond en affirmant un signal CMDV# et en transmettant le premier paquet d'ordres C1. La machine d'état asservie 629 reçoit le premier paquet d'ordres comme représenté à l'état 1107. Elle reçoit ensuite le deuxième paquet d'ordres C2 et interrompt l'affirmation du signal SIDLE# comme représenté à l'état 1108. Dans une opération de cycle d'écriture, la machine d'état maitre 631 interrompt l'affirmation du signal CMDV#. La machine d'état asservie 629 reçoit le premier paquet de données D1 et le deuxième paquet de données D2 comme représenté aux états 1109 et 1110. Elle traite ensuite le cycle d'écriture comme représenté à l'état 1111. Lorsque l'opération de cycle d'écriture est achevée, la machine d'état asservie 629 affirme le signal SIDLE# comme représenté à l'état 1112 et revient à l'état d'attente 1105. En revanche, dans une opération de cycle de lecture, la machine d'état maître 631 interrompt l'affirmation de signal CMDV# et la machine d'état asservie 629 passe à l'état d'attente 1113 et reste jusqu'à ce que la donnée demandée soit prête. Lorsque la donnée est prête à être envoyée au dispositif de commande 104, la machine d'état asservie 629 affirme le signal SIDLE# comme représenté à l'état 1114. Elle transmet ensuite le premier paquet de données D1 puis le deuxième paquet de données D2 comme représenté aux états 1115 et 1116. La machine d'état asservie 629 revient ensuite à l'état d'attente 1105. Selon un septième mode de réalisation de la présente invention, le dispositif de commande 103 lance en flottement le signal CMDVI sur le cycle quand il active LGNT#. Le dispositif de commande 103 produit toujours initialement SIDLE# bas, de sorte que le dispositif de commande 104 peut commencer immédiatement sa transaction sans attendre d'échantillonner un SIDLE# valide. De plus, SIDLE# est toujours à l'état bas à la fin d'une transaction demandée par le dispositif de commande 103 ou le dispositif de commande 104. Ainsi, il est inutile de signaler à la machine d'état asservie d'affirmer SIDLE# au début d'un cycle. On comprend que le procédé et l'appareil décrits pour affirmer les divers signaux de commande ou interrompre leur affirmation permet à une liaison d'être couplée à une ligne à utiliser pour un but particulier. Ainsi, une ligne utilisée pour un but, qui est de transmettre des signaux d'adresses entre l'unité centrale de traitement 101 et le dispositif de commande 103, peut également servir à un deuxième but, qui est de former une partie d'une liaison 106 pour transmettre des ordres, des états, des adresses ou des données entre le dispositif de commande 103 et le dispositif de commande 104. Coupler la liaison à une ligne déjà nécessaire pour un but particulier permet à la liaison d'utiliser la broche reliée à la ligne au lieu d'utiliser une broche séparée. On parvient ainsi à des économies de broches. Dans l'exemple d'une liaison dans laquelle 16 lignes sont couplées à 16 lignes d'adresses, la liaison utilise, au lieu de broches additionnelles, les 16 broches utilisées par les lignes d'adresses. Par conséquent, il est possible d'économiser 16 broches, en plus des 21 broches économisées comme décrit précédemment. LEGENDES DES FIGURES 1, 2, 3, 4, 5, 6, 7, 8,9, 10, 11. Fig. 1 101 = processeur 102, 105, 133 = bus 103, 104 = dispositif de commande 106 = liaison Line = ligne Fig. 2 Component = composant Line = ligne Link = liaison Fig. 3 Start = début 207 = CPU possède liaison 208 = CPU écrit cycle au dispositif de commande 104 209 = affirmer signal de maintien d'adresse AHOLD 210 = affirmer signal de maintien HOLD 211 = attendre que CPU ait fini de transmettre adresse 212, 232 = affirmer signal d'accusé de réception de maintien HLDA 213 = le dispositif de commande 103 ou la CPU transmet? ou le dispositif de commande 104 transmet? 214, 234 = affirmer signal d'inactivité (SIDLE#) 215, 235 = affirmer signal d'indication d'ordre (CMDV#) Transmettre signal d'ordre. Transmettre signal d'adresse 216, 236 = Interrompre affirmation signal (SIDLE#) Interrompre affirmation signal (CMDV#) Transmettre signal de donnée 217 = traiter adresse et donnée? 218 = affirmer signal (CMDV#) Transmettre signal d'exécution (GO) Interrompre affirmation signal (CMDV#) 219 = traiter adresse et donnée Affirmer signal SIDLE# 220 = affirmer signal (CMDV#) Transmettre signal d'abandon (ABORT) Interrompre affirmation signal (CMDV#) 221 = Terminer traitement Affirmer signal (SIDLE#) 222 = LREQ# affirmé? 223 = HOLD affirmé? 224 = Interrompre affirmation AHOLD 225 = Interrompre affirmation signal LREQ Interrompre affirmation signal LGNT# Interrompre affirmation signal HOLD 226 = Interrompre affirmation signal HOLD Interrompre affirmation signal HLDA# 227 = Ecriture de Dispositif de commande 103 vers dispositif de commande 104 228 = Ecriture de Dispositif de commande 104 vers dispositif de commande 103 ou CPU 229 = Affirmer signal de demande de liaison (LREQ#) 230 = Affirmer signal de maintien (HOLD) 231 = Attendre que CPU ait fini de transmettre l'adresse 232 = Affirmer signal d'accusé de réception de maintien (HLDA) 233 = Affirmer signal d'autorisation de ligne (LGNT#) 234, 235, 236: voir 214, 215,216 237 = Affirmer signal SIDLE# Fig. 4 Colonne de droite première page: dispositif de comamnde 103: lecture deuxième page: dispositif de comamnde 103: écriture dispositif de comamnde 103: lecture dispositif de comamnde 103: écriture (La colonne de gauche et les indications dans le graphique mentionnent les ordres, l'abréviation CPU, et les noms des paquets: C, C2, D1, D2: tous cités en anaglais dans le texte) Fig. 5 Address = adresse Byte enable = validation d'octet Data = donnée GO/Abort = exécution/abandon Encoded selects = choix encodés reserved = réservé Fig. 6 101 = processeur 102, 105, 133 = bus 103, 104 = dispositif de commande Link = liaison Line = ligne 628, 631 = machine d'état maître 629, 632 = machine d'état asservie 630 = arbitre 633, 664 = décodeur Figure 7 733 = restauration, c 734 = inactivité, Signal from decoder 633 = Signal de décodeur 633 735 = affirmer AHOLD 736 = transmettre signal à machine d'état asservie du dispositif de commande 104. 737 = dispositif de commande 103 effectue le cycle de lecture ou d'écriture Controller 103 Master state machine asserts signal = Machine d'état maître du dispositif de commande 103 affirme signal 738 = interrompre affirmation de AHOLD Signal from decoder 633 = Signal de décodeur 633 739 = affirmer HOLD 740 = Attendre CPU asserts HLDA = CPU affirme HLDA 741 = transmettre signal à machine d'état asservie du dispositif de commande 104. 742 = dispositif de commande 103 effectue le cycle de lecture ou d'écriture 743 = interrompre affirmation de HOLD CPU deasserts HLDA = CPU interrompt affirmation de HLDA Controller 104 affirme LREQ# = dispositif de commande 104 affirme LREQ# 744 = affirmer HOLD CPU asserts HLDA = CPU affirme HLDA 745 = Attendre 746 = affirmer LGNT# 747 = dispositif de commande 104 effectue le cycle de lecture ou d'écriture Controller 104 deasserts LREQ# = Dispositif de commande 104 interrompt affirmation de LREQ# 748 = interrompre affirmation de LGNT# Figure 8 Machine d'état maître 628 de dispositif de commande 844 = restauration 850 = inactivité LGNT# asserted = affirmation de LGNT# LGNT# deasserted = interruption d'affirmation de LGNT# 852 = Affirmer signal à arbitre 853 = recevoir deuxième paquet de données 854 = recevoir premier paquet de données SIDLE ASSERTED = SIDLE affirmé 855 = affirmer CMDV# Transmettre premier paquet d'ordres C1 856 = Transmettre deuxième paquet d'ordres C2 857 = Interrompre affirmation de CMDV# 858 = Transmettre premier paquet de données D1 859 = Transmettre deuxième paquet de données D2 860, 862, 866 = Attendre 860 = Attendre 861 = Affirmer signal à arbitre 863 = Affirmer CMVD# 863 = Interrompre affirmation de CMVD# 863 = Interrompre affirmation de CMVD# 867 = Interrompre affirmation de CMVD# 868 = Abandonner 870 = Exécuter Read = Lire Figure 9 Machine d'état asservie 632 de dispositif de commande 911 = restauration 912 = inactivité LGNT# asserted = affirmation de LGNT# LGNT# deasserted = interruption d'affirmation de LGNT# 913 = Attendre Signal from arbiter = Signal venant de l'arbitre 914 = Affirmer SIDLE# 915 = recevoir premier paquet d'ordres C1 916 = recevoir deuxième paquet d'ordres C2 Interrompre affirmation de SIDLE# 917 = recevoir premier paquet de données D1 918 = recevoir deuxième paquet de données D2 919 = Attendre Read = Lire Write = Ecrire ABORT command given, CMVD# deasserted = Ordre ABORT donné, Interrompre affirmation de CMVD# GO command given = Ordre GO donné ABORT command given, CMVD# asserted and deasserted = Ordre ABORT donné, affirmer CMVD# et interrompre affirmation de CMVD# GO command given, CMVD# asserted and deasserted = Ordre GO donné, affirmer CMVD# et interrompre affirmation de CMVD# 980 = Traiter Go 981 = Traiter ABORT 982 = Affirmer SIDLE 983 = Attendre 984 = Affirmer SIDLE 985 = Transmettre premier paquet de données D1 986 = Transmettre deuxième paquet de données D2 Figure 10 Machine d'état maître 631 de dispositif de commande 1087 = restauration 1088 = inactivité Signal from decoder 654 = Signal venant de décodeur 664 1089 = affirmer signal LREQ# LGNT# asserted = LGNT# affirmé 1090, 1091: attendre SIDLE# asserted = SIDLE# affirmé 1092 = affirmer CMDV# 915 Transmettre premier paquet d'ordres C1 1093 = Transmettre deuxième paquet d'ordres C2 1094 = Interrompre affirmation de CMDV# 1095 = Transmettre premier paquet de données D1 1096 = Transmettre deuxième paquet de données D2 1097, 1099 = Attendre 1098 = Interrompre affirmation de LREQ# Operation completed = Opération achevée First data packet transmitted = premier paquet de données transmis 1001 = recevoir premier paquet de données D1 1002 = recevoir deuxième paquet de données D2 Figure 11 Machine d'état asservie 629 de dispositif de commande 1103 = restauration 1104 = inactivité LGNT# asserted = affirmation de LGNT# LGNT# deasserted = interruption d'affirmation de LGNT# 1105 = Attendre Signal from arbiter = Signal venant de l'arbitre 1106 = Affirmer SIDLE# CMDV# asserted = Ordre CMDV# affirmé 1107 = recevoir premier paquet d'ordres Cl 1108 = recevoir deuxième paquet d'ordres C2 Interrompre affirmation de SIDLE# Write = écrire read = lire CMDV# de asserted = Affirmation de ordre CMDV# interrompue 1109 = recevoir premier paquet de données D1 1110 = recevoir deuxième paquet de données D2 1111 = Traiter écriture 1112, 1114 = Affirmer SIDLE# 1113 = Attendre 1115 = Transmettre premier paquet de données D1 1116 = Transmettre deuxième paquet de données D2 4$ REVENDICATIONS 1. Procédé de transmission d'information entre plusieurs composants semiconducteurs (101, 103, 104) d'ordinateur inclus dans un système d'ordinateur, caractérisé en ce qu'il comprenant les étapes consistant à: envoyer un signal d'un premier type par une première ligne (169) couplée à un premier composant (101) et à un deuxième composant (103) dudit système d'ordinateur, ladite première ligne (169) étant aussi reliée à une deuxième ligne (106) couplée à un troisième composant (104) dudit système d'ordinateur, et ladite première ligne (169) étant susceptible de transmettre des signaux entre ledit premier composant (101) et ledit deuxième composant (103); envoyer un signal d'un deuxième type par ladite première ligne (169); arbitrer un accès à ladite première ligne (169) entre ledit premier composant (101), ledit deuxième composant (103) et le troisième composant (104). 2. Procédé selon la revendication 1 caractérisé en ce que ladite première ligne (169) est une ligne d'adresse (169) susceptible de transmettre des signaux d'adresses entre ledit premier composant (101) et ledit deuxième composant (103). 3. Procédé selon la revendication 2 caractérisé en ce que ledit premier composant (101) est un processeur et ledit deuxième composant (103) est un dispositif de commande de bus (105). 4. Procédé selon la revendication 1, caractérisé en ce que ledit signal dudit premier type est un signal d'ordre et ledit signal dudit deuxième type est un signal de donnée. 5. Procédé selon la revendication 1, caractérisé par le fait que ledit signal dudit premier type est un signal d'adresse et ledit signal dudit deuxième type est un signal de donnée. 6. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre les étapes consistant à: envoyer un signal de demande (LREQ#) pour demander un accès à ladite première ligne (169); et envoyer un signal d'autorisation (LGNT#) pour autoriser un accès à ladite première ligne (169). 7. Procédé selon la revendication 1 caractérisé en ce qu'il comprend en outre l'étape consistant à: envoyer un signal d'achèvement (SIDLE#) pour indiquer l'achèvement d'un transfert précédent. 8. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre l'étape consistant à: envoyer un signal d'indication d'ordre pour indiquer la transmission d'un signal d'ordre (CMDV#) sur ladite première ligne (169). 9. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre les étapes consistant à: interrompre l'affirmation d'un signal de maintien (HOLD); envoyer plusieurs signaux d'adresses par ladite première ligne (169); et affirmer un signal de maintien d'adresse (AHOLD). 10. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre les étapes consistant à: interrompre l'affirmation de signal de maintien (HOLD); envoyer plusieurs signaux d'adresses par ladite première ligne (169); et affirmer un signal de maintien (HOLD). 11. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre l'étape consistant à: envoyer un signal d'exécution (GO) pour continuer le traitement dudit signal dudit premier type et dudit signal dudit deuxième type. 12. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre l'étape consistant à: envoyer un signal d'abandon (ABORT) pour terminer le traitement dudit signal dudit premier type et dudit signal dudit deuxième type. 13. Composant semi-conducteur (103, 104) susceptible de commander une transmission d'information entre plusieurs composants semi-conducteurs (101, 103, 104) dans un système d'ordinateur caractérisé en ce qu'il comprend: un premier générateur de signaux susceptible d'envoyer un signal d'un premier type par une ligne partagée (169); un premier dispositif logique susceptible de commander ledit premier générateur de signaux; un deuxième générateur de signaux susceptible d'envoyer un signal d'un deuxième type par ladite ligne (169); et un deuxième dispositif logique susceptible de commander ledit deuxième générateur de signaux. 14. Composant selon la revendication 13, caractérisé en ce que ledit composant comprend en outre un dispositif de commande (103, 104) de bus susceptible de commander un bus (105, 133). 15. Composant selon la revendication 13 caractérisé en ce que ledit signal dudit premier type est un signal d'ordre (CMDV#) et ledit signal dudit deuxième type est un signal de donnée. 16. Composant selon la revendication 13, caractérisé en ce que ledit signal dudit premier type est un signal d'adresse et ledit signal dudit deuxième type est un signal de donnée. 17. Composant selon la revendication 13 caractérisé en ce qu'il comprend en outre un premier récepteur susceptible de recevoir ledit signal dudit premier type par ladite ligne (169); et un deuxième récepteur susceptible de recevoir ledit signal dudit deuxième type par ladite ligne (169). 18. Composant selon la revendication 13, caractérisé en ce qu'il comprend en outre: un arbitre (630) susceptible d'arbitrer un accès à ladite ligne (169). 19. Composant selon la revendication 13, caractérisé en ce qu'il comprend en outre: un noeud couplé à ladite ligne (169) susceptible de transmettre ledit signal dudit premier type et ledit signal dudit deuxième type par ladite ligne (169), ledit noeud étant aussi susceptible de recevoir ledit signal dudit premier type et ledit signal dudit deuxième type par ladite ligne (169). 20. Composant selon la revendication 13, caractérisé en ce qu'il comprend en outre: un troisième générateur de signaux susceptible d'envoyer un signal de demande (LREQ#) pour demander un accès à ladite ligne (169). 21. Composant selon la revendication 13, caractérisé en ce qu'il comprend en outre: un arbitre (630) susceptible de recevoir un signal de demande (LREQ#) pour demander un accès à ladite ligne (169). 22. Composant selon la revendication 13, caractérisé en ce qu'il comprend en outre: un arbitre (630) susceptible d'envoyer un signal d'autorisation (LGNT#) pour autoriser un accès à ladite ligne (169). 23. Composant selon la revendication 13, caractérisé en ce qu'il comprend en outre: un récepteur susceptible de recevoir un signal d'autorisation (LGNT#) pour autoriser un accès à ladite ligne (169). 24. Composant selon la revendication 13, caractérisé en ce qu'il comprend en outre: un troisième générateur de signaux susceptible d'envoyer un signal d'achèvement (SIDLE#) pour indiquer l'achèvement d'un transfert précédent. 25. Composant selon la revendication 13, caractérisé en ce qu'il comprend en outre: un récepteur susceptible de recevoir un signal d'achèvement (SIDLE#) pour indiquer un achèvement d'un transfert précédent. 26. Composant selon la revendication 13, caractérisé en ce qu'il comprend en outre: un troisième générateur de signaux susceptible d'envoyer un signal d'indication d'ordre (CMDV#) pour indiquer la transmission dudit signal d'ordre (CMDV#) par ladite ligne (169). 27. Composant selon la revendication 13, caractérisé en ce qu'il comprend en outre: un récepteur susceptible de recevoir un signal d'indication d'ordre (CMDV#) pour indiquer la transmission dudit signal d'ordre (CMDV#) par ladite ligne (169). 28. Composant selon la revendication 13, caractérisé en ce qu'il comprend en outre: un troisième générateur de signaux susceptible d'envoyer un ordre d'exécution (GO) pour continuer le traitement dudit signal dudit deuxième type. 29. Composant selon la revendication 13, caractérisé en ce qu'il comprend en outre: un récepteur susceptible de recevoir un signal d'exécution (GO) pour continuer un traitement dudit signal dudit deuxième type. 30. Composant selon la revendication 13, caractérisé en ce qu'il comprend en outre: un troisième générateur de signaux susceptible d'envoyer un ordre d'abandon (ABORT) pour terminer un traitement du signal dudit deuxième type. 31. Composant selon la revendication 13, caractérisé en ce qu'il comprend en outre: un récepteur susceptible de recevoir un ordre d'abandon (ABORT) pour terminer un traitement dudit signal dudit deuxième type. 32. Système d'ordinateur caractérisé en ce qu'il comprend: un microprocesseur (101) susceptible de traiter des données; une mémoire couplée audit microprocesseur (101) susceptible de mémoriser des données; une ligne d'adresse (169) couplée audit microprocesseur (101) susceptible de transmettre une adresse envoyée par ledit microprocesseur (101); une liaison (106) couplée à ladite ligne d'adresse (169); un premier dispositif de commande (103) de bus couplé à ladite ligne d'adresse (169) et couplé audit microprocesseur (101), ledit premier dispositif de commande (103) de bus étant susceptible de recevoir une adresse envoyée par ledit microprocesseur (101) par ladite ligne d'adresse (169), ledit premier dispositif de commande (103) de bus étant susceptible d'envoyer par ladite ligne d'adresse (169) et par ladite liaison (106) un signal d'un premier type et un signal d'un deuxième type; un deuxième dispositif de commande (104) de bus couplé à ladite liaison (106) susceptible de recevoir dudit premier dispositif de commande (103) de bus ledit signal dudit premier type et ledit signal dudit deuxième type. 33. Système d'ordinateur selon la revendication 32, caractérisé en ce que ledit système d'ordinateur comprend en outre: un premier bus (105) couplé audit premier dispositif de commande (103) de bus. 34. Système d'ordinateur selon la revendication 32, caractérisé en ce que ladite liaison (106) est une liaison semi-duplex. 35. Système d'ordinateur selon la revendication 32, caractérisé en ce que ledit système d'ordinateur comprend en outre un deuxième bus (133) couplé audit deuxième dispositif de commande (104) de bus. 36. Système d'ordinateur selon la revendication 32 caractérisé en ce que ledit premier dispositif de commande (103) de bus comprend en outre: un générateur de signaux susceptible d'envoyer un signal d'exécution (GO) lorsqu'une destination de donnée est présente sur ledit deuxième bus (133). 37. Système d'ordinateur selon la revendication 32 caractérisé en ce que ledit premier dispositif de commande (103) de bus comprend en outre un générateur de signaux susceptible d'envoyer un ordre d'abandon (ABORT) lorsqu'une destination de donnée est présente sur ledit premier bus (105). 38. Système d'ordinateur selon la revendication 32 caractérisé en ce que ledit premier dispositif de commande (103) de bus comprend en outre un arbitre (630) susceptible d'arbitrer un accès à ladite liaison (106). 39. Système selon la revendication 38, caractérisé en ce que ledit arbitre (630) est susceptible d'envoyer un signal d'autorisation (LGNT#) pour autoriser un accès à ladite liaison (106). 40. Système selon la revendication 39, caractérisé en ce que ledit deuxième dispositif de commande (104) de bus est susceptible d'envoyer un signal de demande (LREQ#) pour demander un accès à ladite liaison (106). 41. Système d'ordinateur selon la revendication 32 caractérisé en ce que ledit premier dispositif de commande (103) de bus comprend en outre un générateur de signaux susceptible d'envoyer un signal d'indication d'ordre pour indiquer une transmission d'un signal d'ordre (CMDV#). 42. Système d'ordinateur selon la revendication 32, caractérisé en ce que le deuxième dispositif de commande (104) de bus comprend en outre un générateur de signaux susceptible d'envoyer un signal d'indication d'achèvement (SIDLE#) pour indiquer l'achèvement d'un transfert précédent. 43. Système d'ordinateur selon la revendication 32 caractérisé en ce que ledit deuxième dispositif de commande (104) de bus comprend en outre: un générateur de signaux susceptible d'envoyer un signal d'indication d'ordre (CMDV#) pour indiquer une transmission d'un signal d'ordre (CMDV#). 44. Système d'ordinateur selon la revendication 32 caractérisé en ce que ledit premier dispositif de commande (103) de bus comprend en outre un générateur de signaux susceptible d'envoyer un signal d'indication d'achèvement (SIDLE#) pour indiquer l'achèvement d'un transfert précédent.