Brevet FR2707042A1 — publié le 19941230

La présente invention se rapporte à une méthode de production d'un dispositif semiconducteur et, plus particulièrement, à une technique pour connecter une électrode à une couche de câblage ou à un fil. Les figures 6(a)-6(e) sont des vues en coupe illustrant des étapes du procédé de connexion d'une électrode et d'une couche de câblage dans une méthode conventionnelle de production d'un dispositif semiconducteur composé. Initialement, une surface frontale d'un substrat 1 en GaAs est couverte d'un premier film isolant 2 et un motif 3 d'un vernis photosensible est formé sur le film isolant 2 en utilisant une technique photolithographique conventionnelle. En utilisant le motif 3 en vernis photosensible comme masque, le premier film isolant 2 est attaqué à sec pour exposer une région du substrat 1 en GaAs o doit être formée une électrode (figure 6(a)). A l'étape de la figure 6(b), on dépose en succession un alliage de Au-Ge, Ni et Au sur toute la surface du substrat 1 en GaAs pour former un film en métal d'électrode 4 comprenant Au-Ge/Ni/Au. Alors, on élimine le motif 3 en vernis photosensible et des portions le recouvrant, du film en métal 4, en utilisant une technique de décollage, avec pour résultat l'électrode 4a telle que montrée à la figure 6(c). A l'étape de la figure 6(d), le premier film isolant 2 et l'électrode 4a sont couverts d'un second film isolant 7 et un trou de contact 7a est formé pour traverser le second film isolant 7 en utilisant une technique conventionnelle de photolithographie et d'attaque. Alors, on dépose, sur le substrat, un film 6 en Au pour le câblage. Ensuite, comme illustré à la figure 6(e), le film 6 en Au reçoit un motif d'une forme souhaitée en utilisant un procédé d'attaque avec pour résultat une couche de câblage 6a. Dans les étapes de procédé ci-dessus décrites, comme le film en métal 4 se compose de Au-Ge/Ni/Au, l'électrode 4a produit un contact ohmique avec le substrat 1 en GaAs. Comme le film en métal 6 pour le câblage contient Au, la couche 6a 2 2707042 de câblage est connectée à l'électrode 4a avec une grande stabilité thermique et mécanique. De plus, la résistance de contact entre la couche de câblage 6a et l'électrode 4a est réduite. Avec les nécessités croissantes, ces dernières années, pour des dispositifs semiconducteur de petite taille très intégrés, des motifs plus fins de câblage sont devenus nécessaires. Cependant, dans le dispositif semiconducteur composé conventionnel, comme on emploie Au pour la couche de câblage 6a, qui reçoit un motif par attaque par pulvérisation ou bien attaque par faisceaux d'ions mais qui ne peut recevoir un motif par attaque d'ions réactifs (RIE) qui donne un motif fin, on ne peut obtenir un motif de câblage fin ou précis. Comme on peut former un motif sur Al par RIE, on considère que l'on peut employer une couche de câblage en Al dans le dispositif semiconducteur composé. Cependant, dans ce cas, si le dispositif est soumis à un traitement thermique aux environs de 300 C après la formation de la couche de câblage en Al, il se produit une réaction en phase solide non souhaitable de Al et Au à la jonction entre la couche de câblage en Al et l'électrode ohmique formée sur le substrat en GaAs, c'est-à-dire l'électrode 4a en Au-Ge/Ni/Au, et il se forme, à cette jonction, un composé intermétallique tel que AuAl2. Le composé intermétallique augmente la résistance de contact et réduit la résistance mécanique, affectant de façon néfaste la performance et la fiabilité du dispositif. D'autre part, dans un dispositif semiconducteur employant un substrat en Si, si Au est en contact avec le substrat en Si, des centres piégeant des porteurs se forment dans le substrat en Si, affectant de manière néfaste les caractéristiques du semiconducteur. Afin d'obtenir un contact ohmique favorable avec le substrat en Si, on emploie usuellement Al ou un alliage à base de Al pour l'électrode et un fil en Au est lié à l'électrode. Le fil en Au est employé dans le procédé de liaison parce qu'un procédé de liaison par tête de clou, qui n'est pas restreint dans la direction de liaison, peut être adopté en utilisant le fil en Au dans un 3 2707042 conditionnement comprenant un certain nombre de conducteurs dont les directions d'extension ne sont pas limitées à une seule direction, ce qui permet d'obtenir une connexion favorable entre le fil en Au et chaque conducteur. Comme on l'a décrit ci-dessus, si de la chaleur est appliquée à la jonction entre Al et Au, Al et Au réagissent facilement l'un sur l'autre. Par conséquent, dans le dispositif semiconducteur ci-dessus décrit, également, quand le fil en Au est lié à l'électrode en Al, il se forme un composé intermétallique tel que AuAl2 à la jonction, qui augmente la résistance de contact et réduit la résistance mécanique. Afin de supprimer la production du composé intermétallique, le stade initial dans le procédé de liaison est traditionnellement effectué en un temps aussi court que possible, à une basse température, pour réduire la diffusion de la phase solide entre Au et Al. Cependant, aussi court que soit le temps de liaison lors de la liaison à basse température, Au et Al réagissent facilement l'un sur l'autre, il est donc impossible d'empêcher complètement la production du composé intermétallique. La présente invention a pour objet de procurer un dispositif semiconducteur comprenant une électrode et une couche de câblage qui sont connectées de manière stable l'une à l'autre avec résistance réduite de contact et pas de composé intermétallique à la jonction entre elles, même si l'électrode et la couche de câblage se composent de différents métaux qui forment un composé intermétallique à la jonction lorsque de la chaleur est appliquée. La présente invention a pour autre objet de procurer un dispositif semiconducteur comprenant une électrode et un fil de liaison qui sont connectés l'un à l'autre sans composé intermétallique à la jonction entre eux, même si l'électrode et le fil se composent de métaux différents qui se diffusent facilement l'un vers l'autre. Selon un premier aspect de la présente invention, dans un dispositif semiconducteur, une électrode et une couche de câblage, comprenant des métaux différents qui forment un 4 2707042 composé intermétallique à la jonction quand de la chaleur est appliquée, sont connectées via une couche de métal formant barrière qui ne produit pas une diffusion en phase solide avec les métaux de l'électrode ni de la couche de câblage, même si de la chaleur est appliquée. Par conséquent, l'électrode et la couche de câblage sont connectées avec une résistance réduite de contact et une grande fiabilité. Selon un second aspect de la présente invention, dans un dispositif semiconducteur, une électrode en métal est couverte d'une couche de métal formant barrière qui ne provoque pas une diffusion en phase solide avec l'électrode en métal ni avec le fil comprenant un métal différent du métal de l'électrode, même si de la chaleur est appliquée, une couche de métal comprenant le même métal que le fil est disposée sur la couche de métal formant barrière et le fil est lié à la couche de métal. Par conséquent, l'électrode et le fil sont connectés avec une résistance réduite de contact et une grande fiabilité. L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement dans la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention et dans lesquels: - les figures l(a)-l(e) sont des vues en coupe illustrant des étapes du procédé de connexion d'une électrode et d'une couche de câblage dans une méthode de fabrication d'un dispositif semiconducteur selon un premier mode de réalisation de la présente invention; - les figures 2(a)- 2(e) sont des vues en coupe illustrant des étapes du procédé de connexion d'une électrode et d'une couche de câblage dans une méthode de fabrication d'un dispositif semiconducteur selon un deuxième mode de réalisation de la présente invention; - les figures 3(a)3(c) sont des vues en coupe illustrant des étapes du procédé de connexion d'une électrode et d'une couche de câblage dans une méthode de fabrication 2707042 d'un dispositif semiconducteur selon un troisième mode de réalisation de la présente invention; - les figures 4(a)-4(c) sont des vues en coupe illustrant des étapes du procédé de connexion d'une électrode et d'une couche de câblage dans une méthode de fabrication d'un dispositif semiconducteur selon un quatrième mode de réalisation de la présente invention; - les figures 5(a)-5(f) sont des vues en coupe illustrant des étapes du procédé de connexion d'une électrode et d'un fil de métal dans une méthode de fabrication d'un dispositif semiconducteur selon un cinquième mode de réalisation de la présente invention; et - les figures 6(a)-6(e) sont des vues en coupe illustrant des étapes du procédé de connexion d'une électrode et d'une couche de câblage dans une méthode de fabrication d'un dispositif semiconducteur selon l'art antérieur. Les figures l(a)-l(e) sont des vues en coupe illustrant des étapes du procédé de connexion d'une électrode et d'une couche de câblage selon un premier mode de réalisation de la présente invention. Sur ces figures, les mêmes chiffres de référence que sur les figures 6(a)-6(e) désignent des pièces identiques ou correspondantes. Le chiffre de référence 8 désigne un film en WSiN et le chiffre 8a désigne un film en WSiN à motif. Le chiffre de référence 9 désigne un film en Al et le chiffre de référence 9a désigne une couche de câblage contenant Al. Les étapes illustrées aux figures l(a)-l(c) sont identiques à celles déjà décrites en se référant aux figures 6(a)-6(c) et, par conséquent, ne nécessitent pas une répétition de la description. A l'étape de la figure l(d), le film isolant 2 et l'électrode 4a en AuGe/Ni/Au sont couverts d'un film isolant 7 et un trou de contact 7a est formé pour traverser le film isolant 7, par technique conventionnelle de photolithographie et d'attaque, pour exposer la surface de l'électrode 4a. Alors, un film 8 en WSiN est déposé à la surface du film isolant 7 sur la surface de l'électrode 4a et sur les parois 6 2707042 latérales internes du trou de contact 7a, par pulvérisation réactive. Alors un film 9 en A1 pour le câblage est déposé sur le film 8 en WSiN par pulvérisation. Comme le film 8 en WSiN formé dans le procédé de pulvérisation réactive offre une bonne couverture, la surface de l'électrode 4a exposée dans le trou de contact 7a et la surface latérale interne du trou de contact 7a sont uniformément couvertes du film 8 en WSiN. De plus, le film 9 en Al est formé sur le film 8 en WSiN avec une grande stabilité. Ensuite, on forme, sur le film 9 en Al, un motif de vernis photosensible prescrit (non représenté). En utilisant le motif de vernis photosensible comme masque, on élimine les portions inutiles du film 9 en A1 par RIE en utilisant Cl gazeux et subséquemment, on élimine les portions inutiles du film 8 en WSiN par RIE en utilisant CF4 gazeux avec pour résultat une couche de câblage d'un motif souhaité comprenant le film 9a en Al et le film 8a en WSiN (voir figure l(e)). Ensuite, le dispositif est soumis à un traitement thermique aux environs de 300 C pour produire un contact ohmique entre le substrat 1 en GaAs et l'électrode 4a en Au- Ge/Ni/Au ainsi que pour recuire la couche de câblage 9a en A1. On décrira la fonction du film 6a en WSiN qui est interposé entre l'électrode 4a en Au-Ge/Ni/Au et la couche de câblage 9a en Al. Comme on l'a décrit ci-dessus, Au et A1 réagissent facilement l'un avec l'autre, c'est-à-dire qu'il se produit facilement une diffusion en phase solide entre Au et Al. Si de la chaleur est appliquée à la jonction entre Au et Al, un composé intermétallique tel que AuAl2 est produit, qui augmente la résistance de contact et réduite la résistance mécanique à la jonction. Cependant, dans le premier mode de réalisation de la présente invention, comme le film 6a en WSiN interposé entre l'électrode 4a et la couche de câblage 9a conserve sa caractéristique amorphe et ne se cristallise pas, même s'il est soumis à un traitement haute température, au-delà de 300 C, il ne se produit pas de diffusion en phase solide entre l'électrode 4a en Au-Ge/Ni/Au 7 2707042 et la couche de câblage 9a en Al pendant le traitement thermique et la réaction non souhaitable entre Au dans l'électrode 4a et Al dans la couche de câblage 9a peut être empêchée. Par conséquent, il ne se forme pas de composé intermétallique entre l'électrode 4a en Au-Ge/Ni/Au et la couche de câblage 9a en Al et cela permet d'éviter l'augmentation de la résistance de contact ainsi que la réduction de la résistance mécanique. De plus, comme la couche de câblage en Al qui a reçu un motif par le procédé RIE est employée sans réduire la performance ni la fiabilité du dispositif, cela permet de réduire la grandeur du dispositif semiconducteur composé. Les figures 2(a)-2(e) sont des vues en coupe illustrant des étapes du procédé de connexion d'une électrode et d'une couche de câblage selon un deuxième mode de réalisation de la présente invention. Sur les figures, les mêmes chiffres de référence que sur les figures l(a)-l(e) désignent des pièces identiques ou correspondantes. Le chiffre de référence 2a désigne un trou de contact. Initialement comme cela est illustré à la figure 2(a), un film isolant 2 est formé sur le substrat 1 en GaAs et un motif 3 d'un vernis photosensible est formé sur le film isolant 2 en utilisant une technique photolithographique conventionnelle. En utilisant le motif de vernis photosensible comme masque, le film isolant 2 est attaqué à sec pour former un trou de contact 2a. A l'étape de la figure 2(b), on dépose, en succession sur toute la surface du substrat 1 en GaAs en utilisant un procédé d'évaporation sous vide, un alliage de Au-Ge, Ni et Au, pour former un film en métal 4 de Au-Ge/Ni/Au. Alors, on élimine le motif 3 de vernis photosensible et les portions du film en métal 4 le recouvrant par une technique de décollage, laissant une électrode 4a sur le substrat 1 en GaAs dans le trou de contact 2a (figure 2(c)). La surface de l'électrode 4a est à peu près égale à l'aire de base du trou de contact 2a. 8 2707042 A l'étape de la figure 2(d), un film 8 en WSiN est déposé à la surface du film isolant 2, à la surface de l'électrode 4a en Au-Ge/Ni/Au et sur la surface latérale interne du trou de contact 2a par pulvérisation réactive et subséquemment, on dépose un film 9 en Al pour le câblage sur le film 8 en WSiN, par pulvérisation. Comme le film 8 en WSiN formé par le procédé de pulvérisation réactive offre une bonne couverture, la surface de l'électrode 4a dans le trou de contact 2a et la surface latérale interne du trou de contact 2a sont uniformément couvertes du film 8 en WSiN. De plus, le film 9 en Al est formé sur le film 8 en WSiN avec une bonne stabilité. Ensuite, on forme, sur le film 9 en Al, un motif d'un vernis photosensible prescrit (non représenté), en utilisant une technique photolithographique conventionnelle. En utilisant le motif de vernis photosensible comme masque, on élimine les portions inutiles du film 9 en Al par RIE en utilisant Cl gazeux et les portions inutiles du film 8 en WSiN par RIE en utilisant CF4 gazeux avec pour résultat une couche de câblage d'un motif souhaité comprenant le film 9a en Al et le film 8a en WSiN (figure 2(e)). Ensuite, la totalité du dispositif est soumise à un traitement thermique aux environs de 300 C pour produire un contact ohmique entre le substrat en GaAs et l'électrode 4 en Au-Ge/Ni/Au ainsi que pour recuire la couche de câblage 9a en Al avec motif. Dans la méthode ci-dessus décrite de production d'un dispositif semiconducteur composé, comme la couche de câblage 9a en A1 est formée sur l'électrode 4a en Au-Ge/Ni/Au via le film 6a en WSiN, il ne se forme pas de composé intermétallique tel que AuA12 entre l'électrode 4a en Au-Ge/Ni/Au et la couche de câblage 9a en Al pendant le traitement thermique après formation de la couche de câblage sur l'électrode et donc cela permet d'éviter l'augmentation de la résistance de contact entre l'électrode et la couche de câblage et la réduction de la résistance mécanique. De plus, comme la couche de câblage en A1, ayant reçu un motif par le 9 2707042 procédé RIE, est employée sans réduire la performance ni la fiabilité du dispositif, cela permet de réduire la grandeur du dispositif semiconducteur composé. Par ailleurs, comme l'électrode 4a est formée après formation du trou de contact 2a dans le film isolant 2 puis que l'on forme le film 8 en WSiN et la couche de câblage 9a en Al, cela permet de supprimer une étape photolithographique, en comparaison avec le premier mode de réalisation ci-dessus décrit, ce qui simplifie la production. De plus, comme la surface de l'électrode 4a est à peu près égale à l'aire de base du trou de contact 2a, cela permet de réduire encore la grandeur du dispositif. Les figures 3(a)-3(c) sont des vues en coupe illustrant les étapes du procédé de formation d'un trou de contact dans une méthode de fabrication d'un dispositif semiconducteur composé selon un troisième mode de réalisation de la présente invention. Sur les figures, les mêmes chiffres de référence que sur les figures 2(a)-2(e) désignent des pièces identiques ou correspondantes. Le chiffre de référence 2b désigne un trou de contact. Dans ce troisième mode de réalisation, après avoir formé le motif 3 de vernis photosensible sur le film isolant 2 (figure 3(a)), on attaque isotropiquement une portion supérieure du film isolant 2 en utilisant le motif 3 en vernis photosensible comme masque (figure 3(b)) et ensuite le film isolant 2 est attaqué anisotropiquement en utilisant un procédé d'attaque à sec, pour exposer la surface du substrat en GaAs et ainsi produire un trou de contact 2b tel que montré à la figure 3(c). Les étapes du procédé, après la formation du trou de contact 2b, sont identiques à celles déjà décrites en se référant aux figures 2(b)-2(e). Selon le troisième mode de réalisation de la présente invention, on peut obtenir les mêmes effets que ceux décrits dans le deuxième mode de réalisation. De plus, même si le rapport d'aspect du trou de contact 2b est augmenté par réduction du diamètre de l'ouverture du trou de contact 2b ou par augmentation de l'épaisseur du film isolant 2, comme le 2707042 plan incliné 2b' tombant vers le centre du trou de contact 2b est présent à la partie supérieure du trou de contact 2b, le film 8 en WSiN et le film 9 en Al sont déposés dans le trou de contact 2b avec une grande stabilité, ce qui améliore la fiabilité du dispositif. Les figures 4(a)-4(c) sont des vues en coupe illustrant des étapes du procédé de connexion d'une électrode et d'une couche de câblage selon un quatrième mode de réalisation de la présente invention. Sur ces figures, les mêmes chiffres de référence que sur les figures 2(a)-2(e) désignent des pièces identiques ou correspondantes. Le chiffre de référence 5 désigne un film isolant et le chiffre de référence 5a désigne une paroi latérale. Après avoir formé l'électrode 4a sur le substrat i en GaAs dans le trou de contact 2a selon les mêmes étapes de procédé que celles déjà décrites pour les figures 2(a)-2(c) (figure 4(a)), un film isolant 5 est déposé sur toute la surface du substrat 1 pour remplir le trou de contact 2a du film isolant 5 (figure 4(b)). Alors, on élimine une portion du film isolant 5 par un procédé d'attaque à sec pour exposer une région de l'électrode 4a (figure 4(c)). Ensuite, le film 8a en WSiN et le film 9a en Al sont formés selon les mêmes étapes de procédé que celles déjà décrites pour les figures 2(d) et 2(e). Selon le quatrième mode de réalisation de la présente invention, on obtient les mêmes effets que ceux décrits dans le deuxième mode de réalisation. De plus, même si le rapport d'aspect du trou de contact 2a est augmenté en réduisant le diamètre de l'ouverture du trou de contact 2a ou en augmentant l'épaisseur du film isolant 2, comme la paroi latérale 5a ayant un plan incliné tombant au centre du trou de contact 2a est présente sur la surface latérale interne de ce trou de contact 2a, le film 8 en WSiN et le film 9 en Al se déposent dans le trou de contact 2b avec une grande stabilité, ce qui améliore la fiabilité du dispositif. Les figures 5(a)-5(f) sont des vues en coupe illustrant des étapes du procédé de connexion d'une électrode et d'un 11 2707042 film métallique dans une méthode de fabrication d'un dispositif semiconducteur composé selon un cinquième mode de réalisation de la présente invention. Sur les figures, le chiffre de référence 11 désigne un substrat en Si. Un film 12 en Al est disposé sur le substrat 11 en Si. Un film 13 en WSiN est disposé sur le film 12 en Al. Un motif d'électrode 17 comprend le film 12 en Al et le film 13 en WSiN. Le chiffre de référence 14 désigne un motif en vernis photosensible ayant une ouverture 14a. Le chiffre de référence 15 désigne un film en Au et le chiffre 15a désigne un motif d'un film en Au. Un fil 16 en Au est disposé sur le motif 15a. On décrira le procédé de production. Initialement, comme cela est illustré à la figure 5(a), on forme un film 12 en Ai sur le substrat 11 en Si, par pulvérisation, puis on forme un film 13 en WSiN sur le film 12 en Al par pulvérisation réactive. Ensuite, un motif de vernis photosensible (non représenté) est formé sur la surface en utilisant une technique photolithographique conventionnelle. En utilisant le motif de vernis photosensible comme masque, on élimine des portions inutiles du film 13 en WSiN et du film 12 en Ai par RIE (figure 5(b)). De préférence, on attaque le film 13 en WSiN par CF4 gazeux et le film 12 en Ai est attaqué par Cl gazeux. Alors, le motif de vernis photosensible est éliminé pour former un motif d'électrode 17. A l'étape de la figure 5(c), un film de vernis photosensible est déposé sur toute la surface et une ouverture 14a est formée opposée à une région prescrite du motif d'électrode 17 par technique photolithographique conventionnelle. A l'étape de la figure 5(d), un film 15 en Au est déposé sur toute la surface du substrat 11 en Si en utilisant un procédé d'évaporation sous vide et le motif 14 en vernis photosensible et les portions du film 15 en Au qui le recouvrent sont éliminées par technique de décollage, 12 2707042 laissant un motif 15a du film en Au sur la région prescrite du motif d'électrode 17. A l'étape de la figure 5(f), un film 16 en Au est connecté à la surface du motif 15 du film en Au en utilisant un procédé de liaison en tête de clou. Le fil 16 en Au et le motif 15a du film en Au sont connectés l'un à l'autre avec une grande stabilité thermique et mécanique. De plus, le film 13 en WSiN conserve sa caractéristique amorphe et il ne cristallise pas, même s'il est soumis à un traitement à haute température au-delà de 300 C et par conséquent, il n'y a pas de diffusion en phase solide entre le motif 15a du film en Au et le film 12 en Al pendant le procédé de liaison, et on peut empêcher une réaction non souhaitable entre Au dans le motif l5a du film en Au et Al dans le film 12 en A1. Par conséquent, il ne se forme pas de composé intermétallique tel que AuA12 entre le film 12 en Al et le motif du film 15a en Au donc la résistance de contact entre l'électrode et le film n'est pas augmentée et la résistance mécanique n'est pas diminuée. Tandis que dans le cinquième mode de réalisation ci- dessus décrit, le motif du film 15a en Au est formé après formation du motif d'électrode 17, le film 15 en Au peut être déposé sur le film 13 en WSiN à l'étape de la figure 5(a) et, ensuite, on peut former le motif d'électrode 17. Tandis que dans les premier à cinquième modes de réalisation ci- dessus décrits, le film en WSiN est employé en tant que film interposé entre le film en Al et le film en Au (fil en Au), le film peut comprendre d'autres matériaux tant qu'il ne réagit pas sur le film en Al ni sur le film en Au (fil en Au) et qu'il conserve sa caractéristique amorphe sans se cristalliser à une autre température au-delà de 300 C. De plus, tandis que dans les premier à cinquième modes de réalisation cidessus décrits, l'électrode ohmique est formée sur le substrat semiconducteur, la présente invention peut s'appliquer à un dispositif semiconducteur dans lequel une électrode est en contact ohmique autre que le contact ohmique avec un substrat semiconducteur. 13 2707042 Comme cela est évident de la description ci-dessus, selon la présente invention, une électrode et une couche de câblage comprenant des métaux différents qui forment un composé intermétallique à leur jonction quand de la chaleur leur est appliquée, sont connectées avec une couche de métal formant barrière qui ne provoque pas de diffusion en phase solide avec les métaux de l'électrode ou de la couche de câblage même si de la chaleur est appliquée. Par conséquent, l'électrode et la couche de câblage se trouvent connectées sans augmenter la résistance de contact ni réduire la résistance mécanique. Par suite, le degré de liberté dans le choix des matériaux de l'électrode et de la couche de câblage est augmenté. Par ailleurs, selon la présente invention, une électrode en métal est couverte d'une couche en métal formant barrière qui ne provoque pas de diffusion en phase solide avec l'électrode en métal ni avec un fil métallique comprenant un métal différent du métal de l'électrode même si de la chaleur est appliquée. Une couche en métal comprenant le même métal que le fil est formée sur la couche de métal formant barrière et le fil se trouve lié à la couche de métal. Par conséquent, l'électrode et le fil sont connectés sans augmenter la résistance de contact ni réduire la résistance mécanique. Par suite, le degré de liberté dans le choix de matériaux de l'électrode et du fil est accru. 14 2707042 REVENDICATIONS 1. Dispositif semiconducteur du type comprenant: un substrat semiconducteur ayant une surface; une électrode comprenant un premier métal, disposée à la surface du substrat semiconducteur; et une couche de câblage comprenant un second métal qui est différent du premier, électriquement connectée à l'électrode; caractérisé par une couche de métal formant barrière (8a) interposée entre ladite électrode (4a) et ladite couche de câblage (9a), comprenant un troisième métal qui ne provoque pas de diffusion en phase solide avec le premier métal ni avec le deuxième métal même si de la chaleur est appliquée. 2. Dispositif semiconducteur selon la revendication 1 caractérisé en ce que la couche de métal formant barrière (8a) se compose de WSiN, l'électrode (4a) comporte un film en Au en tant que film supérieur en contact avec la couche (8a) en WSiN et la couche de câblage (9a) se compose de Al. 3. Dispositif semiconducteur du type comprenant: un substrat semiconducteur ayant une surface; une électrode comprenant un premier métal, disposée à la surface du substrat semiconducteur; un film isolant disposé à la surface du substrat semiconducteur, ayant un trou de contact o est exposée une partie de la surface de l'électrode; et une couche de câblage comprenant un deuxième métal et couvrant les surfaces du fond et des côtés du trou de contact et la surface du film isolant; caractérisé par: une couche de métal formant barrière (8a) interposée entre l'électrode (4a) et la couche de câblage (9a), comprenant un troisième métal qui ne provoque pas de diffusion en phase solide avec le premier métal ni avec le deuxième métal même si de la chaleur est appliquée. 2707042 4. Dispositif semiconducteur selon la revendication 3, caractérisé en ce que l'aire de l'électrode (4a) est équivalente à l'aire de la base du trou de contact (2a). 5. Dispositif semiconducteur selon la revendication 3, caractérisé en ce que le substrat semiconducteur (1) se compose de GaAs, en ce que l'électrode (4a) est une électrode ohmique comprenant un film en Au comme film supérieur, et la couche de métal formant barrière (8a) se compose de WSiN. 6. Procédé de fabrication d'un dispositif semiconducteur, caractérisé en ce qu'il consiste à: former une électrode sur une partie d'un substrat semiconducteur; déposer un film isolant sur le substrat semiconducteur et sur l'électrode et former un trou de contact traversant le film isolant pour exposer une partie de l'électrode; former une couche de métal formant barrière sur l'électrode dans le trou de contact, sur la surface latérale interne du trou de contact et sur la surface du film isolant, ladite couche en métal formant barrière comprenant un métal qui ne provoque pas de diffusion en phase solide avec ladite électrode ni avec une couche de métal qui doit être déposée par dessus, même si de la chaleur est appliquée; et déposer ladite couche de métal sur la couche de métal formant barrière et former un motif sur ladite couche de métal et ladite couche de métal formant barrière afin d'obtenir une couche de câblage. 7. Procédé selon la revendication 6, caractérisé en ce que le substrat semiconducteur se compose de GaAs, en ce que l'électrode comporte un film en Au comme film supérieur en contact avec la couche de métal formant barrière et en ce que ladite couche de métal formant barrière se compose de WSiN. 8. Procédé selon la revendication 7, caractérisé en ce que le film de WSiN est déposé par pulvérisation réactive. 9. Procédé de fabrication d'un dispositif semiconducteur caractérisé en ce qu'il consiste à: 16 2707042 déposer un film isolant sur un substrat semiconducteur et former un motif d'un vernis photosensible ayant une ouverture prescrite sur le film isolant; utiliser le motif de vernis photosensible comme masque, en attaquant anisotropiquement le film isolant pour former une ouverture exposant une partie du substrat semi- conducteur; déposer un premier film de métal sur toute la surface du substrat semiconducteur et enlever le motif de vernis photosensible et des portions du premier film en métal sur le motif de vernis photosensible, en utilisant une technique de décollage, pour former une électrode sur le substrat semiconducteur dans l'ouverture du film isolant; former une couche de métal formant barrière à la surface de l'électrode dans l'ouverture, sur la surface latérale interne de l'ouverture et sur la surface supérieure du film isolant, ladite couche de métal formant barrière comprenant un métal qui ne provoque pas de diffusion en phase solide avec le premier film de métal ni avec un second film de métal de câblage qui doit être déposé sur la couche de métal formant barrière, même si de la chaleur est appliquée; et déposer ledit second film de métal sur la couche de métal formant barrière et former un motif dudit second film de métal et de la couche de métal formant barrière pour obtenir une couche de câblage. 10. Procédé selon la revendication 9, caractérisé en ce que le substrat semiconducteur se compose de GaAs, en ce que le premier film de métal pour l'électrode comporte un film en Au en tant que film supérieur en contact avec la couche de métal formant barrière et en ce que la couche de métal formant barrière se compose de WSiN. 11. Procédé selon la revendication 10, caractérisé en ce que le film de WSiN est déposé par pulvérisation réactive. 12. Procédé selon la revendication 9, caractérisé en ce qu'il consiste de plus à accomplir une attaque isotropique 17 2707042 avant le procédé d'attaque anisotropique lorsque l'on forme l'ouverture dans le film isolant. 13. Procédé selon la revendication 9, caractérisé en ce qu'il consiste de plus à former une paroi latérale sur la surface latérale interne de l'ouverture du film isolant après formation de l'électrode. 14. Dispositif semiconducteur caractérisé en ce qu'il comprend: un substrat semiconducteur (11) ayant une surface; une électrode (12) disposée sur une partie de la surface du substrat semiconducteur (11); une couche de métal formant barrière (13) disposée sur ladite électrode (12), comprenant un métal qui ne provoque pas de diffusion en phase solide avec l'électrode (12) ni avec un fil métallique (16) qui doit être électriquement connecté à ladite électrode (12), même si de la chaleur est appliquée; une couche de métal (15a) disposée sur une partie de la couche de métal formant barrière (13), comprenant le même métal que ledit fil métallique (16); et ledit fil métallique (16) étant connecté à ladite couche de métal (15a). 15. Dispositif semiconducteur selon la revendication 14, caractérisé en ce que le substrat semiconducteur (11) se compose de Si, en ce que l'électrode (12) est une électrode ohmique comprenant Al ou un alliage à base de Al, en ce que la couche (13) de métal formant barrière se compose de WSiN et en ce que le fil de métal (16) se compose de Au. 16. Procédé de fabrication d'un dispositif semiconducteur caractérisé en ce qu'il consiste à: former un motif d'électrode sur une surface frontale d'un substrat semiconducteur, ledit motif d'électrode comprenant une électrode en contact électrique prescrit avec la surface du dispositif semiconducteur, une couche de métal formant barrière qui ne provoque pas de diffusion en phase solide avec l'électrode ni avec un fil métallique qui doit être électriquement connecté à l'électrode, même si de la 18 2707042 chaleur est appliquée et une couche de métal comprenant le même métal que ledit fil; et lier ledit fil de métal sur la couche de métal. 17. Procédé selon la revendication 16, caractérisé en ce que le substrat semiconducteur se compose de Si, en ce que l'électrode précitée est une électrode ohmique comprenant Al ou un alliage à base de Al, en ce que la couche de métal formant barrière se compose de WSiN et en ce que le fil métallique se compose de Au.