Brevet FR2709629A1 — publié le 19950310

Processeur de signaux en bande de base modulés en amplitude à niveaux multiples superposés. La présente invention a trait à un système de transmission de données numériques qui peut être appliqué à des systèmes de communications, tels que satellites, réseaux terrestres, communications mobiles et par câble, et plus particulièrement à un processeur de signaux en bande de base modulés en amplitude à niveaux multiples superposés qui reçoit un train de données à non retour à zéro (NRZ) % et génère un signal de sortie possédant une largeur de bande de fréquence étroite et de faibles lobes latéraux même dans un canal non linéaire. En comparaison avec les procédés de communications analogiques existants, les procédés de communications numériques possèdent une fiabilité élevée et permettent la transmission d'informations de qualité élevée. Par conséquent, les procédés de communications numériques constituent la tendance principale de la transmission moderne d'informations, et leur emploi a progressivement augmenté. Les paramètres de l'onde porteuse, par exemple, la phase et l'amplitude, sont modulés et transmis conformément aux données d'information à transmettre. Ensuite, les paramètres transmis sont démodulés à la réception, pour ainsi reconstituer les données. Dans un modulateur numérique qui modifie les données numériques en une forme pouvant être transmise par l'intermédiaire du canal de transmission envisagé, les performances du modulateur sont évaluées par les caractéristiques de rendement en largeur de bande et en rendement de puissance électrique. Le besoin en procédés de modulation numérique efficaces en largeur de bande va croissant, de sorte que des quantités plus grandes d'informations puissent être traitées dans l'environnement limité de fréquences disponibles, dans lequel des porteuses adjacentes interfèrent entre elles dans des canaux de transmission utilisés de façon dense. Par conséquent, lorsque des données numériques pures sont transmises sans changement quelconque, la largeur de bande est importante. Par conséquent, en général, les données d'entrée sont modulées et transmises après limitation de la largeur de bande par filtrage ou par d'autres moyens. De plus, un rendement satisfaisant en largeur de bande peut être obtenu en accumulant et en transmettant une pluralité de bits de données d'entrée à la fois dans un unique symbole choisi parmi les symboles d'un signal de modulation. C'est-à-dire qu'un seul symbole est formé par les données d'entrée divisées en groupes de bits consistant en k bits. Lorsque les données consistant en k bits sont modulées de sorte que l'amplitude ou le degré de variation de phase est proportionnel à 2k, qui est le nombre de cas avec lequel des données à k bits peuvent être exprimées, une grande quantité de données peut être transmise, même sans élargir la largeur de bande sur le spectre de densité de puissance. La raison en est que la largeur de bande est proportionnelle à la vitesse de transmission du symbole, c'est-à-dire l'inverse du cycle de symbole de données, et demeure non affectée par des variations d'amplitude ou de phase. Celle-ci est appelée modulation à niveaux multiples. La présente invention vise à obtenir un signal de modulation rentable en largeur de bande dans un système de transmission numérique, et plus particulièrement, à assurer la fonction de génération d'un signal en bande de base filtré et modulé à des niveaux multiples. En tant que schéma de modulation largement utilisé pour des systèmes de transmission de données numériques, les procédés de modulation de phase (PSK) et de modulation d'amplitude d'impulsions (PAM) modulent respectivement la phase ou l'amplitude d'une onde porteuse conformément aux données d'entrée d'un code binaire. Si une seule donnée d'entrée d'un code binaire est modulée en correspondance avec une seule phase, ce procédé est appelé modulation de phase binaire (BPSK). De plus, un procédé de modulation, dans lequel deux signauxsont disposés par la modulation BPSK pour être divisés en phase et en quadrature de phase sur l'espace de signal, est appelé modulation en quadrature de phase (QPSK). A cet instant, les données d'entrée correspondant à une phase de l'unique onde porteuse sont des données à deux bits. Par conséquent, lorsque la même quantité de données est transmise, la largeur de bande sur le spectre de densité de puissance occupé par le signal QPSK est la moitié du signal BPSK. En d'autres termes,le procédé QPSK peut transmettre deux fois plus d'informations que le procédé BPSK, dans la même largeur de bande. Ainsi, un procédé de modulation rentable en largeur de bande, par exemple, 8- PSK ou 16-PSK, est obtenu. Dans le procédé PAM, un point symbolique pour représenter l'amplitude à niveaux multiples de symboles d'entrée comme décrit ci- dessus, est situé sur l'espace de signal. Ainsi, un signal de modulation à niveaux multiples (QAM) est obtenu en faisant correspondre le point symbolique aux données d'entrée à bits multiples. Comme décrit ci-dessus, l'information transmise par un unique symbole dans un unique espace de signal augmente lorsque le degré des niveaux multiples croît, ce qui se traduit par un procédé de modulation plus rentable en largeur de bande. Par ailleurs, lorsque les données introduites à partir des procédés de modulation décrits ci-dessus sont modulées et transmises, le signal de modulation occupe une largeur de bande très importante. Par conséquent, avant une transmission, la largeur de bande du signal de modulation est limitée pour conserver des performances élevées. Ici, un procédé qui forme et ensuite transmet un signal à largeur de bande limitée utilisant un filtre en cosinus surélevé qui satisfait à la théorie de Nyquist, est généralement utilisé. Cependant, lorsqu'un amplificateur de grande puissance fonctionne dans une région non linéaire, c'est-à-dire à saturation, c'est-à-dire pour une transmission plus puissante, les lobes latéraux sont étalés, ce qui, ainsi qu'il est bien connu, se traduit par une interférence importante dans le canal adjacent. De plus, une instabilité, c'est-à-dire une différence de temps générée lorsque le signal passe par le niveau zéro, augmente lorsque la largeur de bande est limitée, pour ainsi provoquer des difficultés à établir la synchronisation du symbole dans un démodulateur. Des systèmes de transmission de signaux numériques rentables en puissance et en largeur de bande pour éviter le phénomène ci-dessus sont décrits dans les brevets US N 4.339.724 et US N 4.644.565. Les signaux générés dans les brevets précités produisent deux formes d'impulsion qui correspondent à un seul bit du train de données d'entrée, qui est un code binaire de forme NRZ. Les signaux des formes d'impulsion produites, c'est-à-dire une impulsion en cosinus surélevé à double intervalle et une impulsion à cosinus surélevé courant, sont superposés selon le rapport de la superposition (signal "A" de la Figure 1) et ensuite délivrés par l'intermédiaire d'une borne de sortie. En résultat, un signal en bande de base à modulation superposée est généré, qui minimise la fluctuation d'amplitude. Par conséquent, seule une nouvelle croissance des lobes latéraux apparaît et le risque d'erreur est faible, même lorsque le signal à modulation superposée dans lequel le signal en bande de base à modulation superposée est utilisé, c'est-à-dire que la porteuse modulée obtenue en utilisant le signal en bande de base à modulation superposée ci-dessus est amplifiée par l'intermédiaire d'un amplificateur non linéaire et transmise par l'intermédiaire d'un canal de communications. Par conséquent, un signal de modulation rentable en largeur de bande et en puissance peut être obtenu tandis que l'interférence entre symboles (ISI) entre l'instabilité et le code de la borne de transmission n'apparaît pas. En particulier, dans le brevet US 4.644.565, la largeur de bande du lobe principal et l'amplitude de lobe latéral dans le spectre de densité de puissance peuvent être commandées en commandant la superposition (A), ce qui signifie qu'une largeur de bande commandée de façon appropriée pour un système de transmission numérique est possible. Egalement, lorsque la superposition (A) est égale à 1, le signal de sortie modulé est identique à celui du brevet US N 4339.724. Le domaine technique et les caractéristiques des deux brevets précités sont similaires. Par conséquent, les signaux générés par les brevets précités sont appelés "signaux en bande de base à modulation d'amplitude superposée". A la différence du filtre classique qui comporte une résistance, une inductance, un condensateur et un amplificateur opérationnel par suite des caractéristiques du signal en bande de base à modulation d'amplitude superposée, les dispositifs des inventions des deux brevets pour générer le signal en bande de base à modulation d'amplitude superposée utilisent un procédé non linéaire pour obtenir le signal filtré et modulé. C'est-à-dire que les dispositifs des inventions des deux brevets génèrent une multitude de formes d'onde d'impulsion à largeur de bande limitée correspondant à un signal de sortie du signal en bande de base à modulation d'amplitude superposée. Ensuite, la forme d'onde d'impulsion choisie parmi les formes d'onde d'impulsion générées selon la configuration des données d'entrée est délivrée, pour ainsi obtenir un signal filtré et modulé. Egalement, les inventions des brevets précités génèrent un signal modulé à partir d'un unique train de données d'entrée, et ne sont pas des procédés de modulation à niveaux d'amplitude multiples. La caractéristique de réponse en impulsion y(t) est théoriquement nécessaire de manière à obtenir le signal en bande de base à modulation d'amplitude à niveaux multiples superposés, comme suit OD y(t) = v [ans(t - nTs) + an+ls(t - (n+l)Ts)]...(1) n=0 Ici, an est l'amplitude de l'espace de signal à niveaux multiples exprimée par les données d'entrée en un point d'instant n, et correspond à un élément du groupe constitué de _ 1, +3, +5,...,_ (M - 1), lorsque le nombre de superposition est M. De plus, s(t) est une réponse en impulsion de signal en bande de base au signal modulé en amplitudes superposées fondamental, qui est exprimé comme suit 1 it 1 - A rt s(t)= - [1 + cos] - [1 - cos -]...(2) 2 Ts 2 Ts dans laquelle A est un degré de superposition et Ts est une durée de symbole. Afin d'obtenir le signal en bande de base à modulation d'amplitude à niveaux multiples superposés, l'élément, qui constitue la forme d'onde en bande de base lorsque le signal de modulation d'amplitude est modulé en amplitude à niveaux multiples superposés, est généré à l'intérieur du processeur. Ensuite, une forme d'onde choisie parmi les formes d'onde d'impulsion générées selon les données d'entrée est délivrée. Cependant, lorsque le nombre des niveaux multiples croît, le nombre nécessaire de formes d'onde d'impulsion croît également géométriquement, et le processus de sélection et de délivrance d'une forme d'onde d'impulsion parmi les formes d'onde d'impulsion devient plus compliqué, augmentant ainsi la complexité du processeur. En tant qu'autre procédé classique pour obtenir le signal à modulation d'amplitude à niveaux multiples superposés, il existe un procédé dans lequel la réponse en impulsion du signal en bande de base modulé en amplitude à niveaux multiples est échantillonnée et un filtre numérique, ayant la valeur du signal échantillonné en tant que coefficient, est utilisé. Ce procédé exige également que, lorsque le nombre des niveaux multiples croît, différents filtres numériques soient ajoutés en parallèle en corrélation à l'augmentation du nombre des niveaux multiples. En résultat, la constitution et la complexité du circuit est accrue. Tous les procédés de génération de signaux en bande de base modulés en amplitude à niveaux multiples superposés classiques génèrent un signal modulé en amplitude à niveaux superposés, qui possède un nombre prédéterminé de niveaux. Par conséquent, lorsque le nombre de niveaux doit être modifié pour une souplesse des systèmes de transmission, certaines des formes d'onde d'impulsion générées doivent être englobées ou omises selon la modification. Pour accomplir cette tache, puisque tous les éléments des circuits, tels que les filtres numériques, doivent être modifiés selon la variation du nombre de niveaux dans le pire des cas, le procédé classique complique excessivement un changement du nombre des niveaux, et par suite manque de souplesse. En tant qu'autre procédé pour modifier le nombre de niveaux dans le procédé de génération de signaux en bande de base modulés en amplitude à niveaux multiples superposés classiques, il existe un procédé selon lequel les signaux d'impulsion ayant trait au nombre voulu de niveaux sont prévus dans le processeur tout d'abord, et le signal d'impulsion est sélectionné et utilisé selon le nombre des niveaux multiples requis. Ce procédé implique également un circuit important et compliqué. Par conséquent, un des buts de la présente invention est de proposer un processeur de signaux en bande de base modulés en amplitude à niveaux multiples superposés qui préserve les rendements en largeur de bande et en puissance, c'est-à-dire la caractéristique fondamentale d'un signal modulé en amplitude à niveaux multiples superposés, grâce à une structure simple dans laquelle une impulsion en bande de base est utilisée dans la modulation d'amplitude superposée minimum, éliminant les inconvénients du procédé classique, qui nécessite toutes les formes d'onde d'impulsion correspondant à chaque signal de sortie modulé en amplitude à niveaux multiples superposés. Un autre but de la présente invention est de proposer un processeur de signaux en bande de base modulés en amplitude à niveaux multiples superposés pouvant délivrer un signal en bande de base modulé en amplitude à niveaux multiples superposés correspondant au nombre de ses niveaux, par une simple modification du processeur, lorsqu'une modification du nombre de niveaux est désirée pour une meilleure souplesse du système. Un autre but de la présente invention est de proposer un processeur de signaux en bande de base modulés en amplitude à niveaux multiples superposés qui est applicable en modifiant simplement le processeur lorsque l'utilisateur désire modifier la vitesse de transmission des données d'entrée et la valeur du degré de superposition (A) dans le spectre de densité de puissance en vue d'une souplesse du système. Pour atteindre les buts précités, on prévoit un processeur de signaux en bande de base modulés en amplitude à niveaux multiples comportant: des moyens de retard de données pour recevoir des données à k bits en parallèle constituant un symbole, et retarder les données à k bits d'un cycle de symbole de manière à délivrer des données retardées d'un symbole; des moyens de conversion de niveau de signal pour recevoir respectivement les données à k bits et les données retardées d'un symbole, convertir les données reçues respectivement en valeurs d'amplitude sélectionnées parmi une amplitude fixée dont la valeur est 2k dans l'espace du signal de modulation d'amplitude à niveaux multiples superposés exprimés par le symbole, et délivrer la valeur d'amplitude résultante; un dispositif opérationnel pour recevoir respectivement les signaux de sortie des moyens de conversion de niveau de signal et des moyens de retard de données et délivrer des signaux B, C, D, E et F définis comme suit: IS3- S41 B = 2 C = sgn(S3 - S4) S3 + S4 D =- E = |S3 + S41 F = sgn(S3 + S4) dans lesquelles, sgn(x) désigne le signe de x, et yl représente la valeur absolue de y durant l'unique cycle de symbole concerné, le signal de sortie des moyens de conversion de signal étant S3 et le signal de sortie des moyens de retard de données étant S4; un premier générateur d'impulsions qui génère de façon répétitive un signal cosinusoïdal qui est synchronisé sur l'horloge de symbole fondamentale du train de données d'entrée et sous forme de cosnt pour la période de cycle du symbole; des premiers moyens de sélection pour recevoir respectivement le signal de sortie du premier générateur d'impulsions et l'inverse du signal de sortie du premier générateur d'impulsions et sélectionner entre les signaux de sortie respectivement reçus conformément au signal de sortie C provenant du dispositif opérationnel; un premier amplificateur pour amplifier le premier signal sélectionné provenant des premiers moyens de sélection, dont le gain est commandé par le signal de sortie D provenant du dispositif opérationnel; un premier additionneur qui additionne le signal de sortie du premier amplificateur et le signal de sortie D, et délivre le résultat; un second générateur d'impulsions qui génère de façon répétitive un signal cosinusïdal qui est synchronisé sur l'horloge de symbole fondamentale du train de données d'entrée et sous forme de 0,5(1 - A)(1 - cos2it) pour la période de cycle de symbole selon le degré (A) T de superposition; des seconds moyens de sélection pour recevoir respectivement le signal de sortie du second générateur d'impulsions et l'inverse du signal de sortie du second générateur d'impulsions et sélectionner entre les signaux de sortie respectivement reçus, conformément au signal de sortie F provenant du dispositif opérationnel; un second amplificateur pour amplifier le second signal sélectionné provenant des seconds moyens de sélection, dont le gain est commandé par le signal de sortie F provenant du dispositif opérationnel; et un second additionneur qui additionne les signaux de sortie du premier additionneur et du second amplificateur, se traduisant ainsi par le signal de sortie selon la présente invention. Les buts précités, ainsi que d'autres avantages de la présente invention, ressortiront mieux de la description détaillée d'un mode de réalisation préféré de celle-ci en référence aux dessins annexés sur lesquels: la Figure 1 est un schéma synoptique représentant la structure d'un processeur de signaux en bande de base modulés en amplitude à niveaux multiples superposés selon la présente invention; la Figure 2 est une représentation graphique linéaire du fonctionnement du processeur représenté sur la Figure 1 sur laquelle quatre amplitudes sont exprimées par un symbole (le nombre de niveaux multiples étant quatre) et disposées dans l'espace de signal la Figure 3 est un tableau explicatif du cas dans lequel le nombre des niveaux est quatre, représentant le fonctionnement du processeur représenté sur les Figures 1 et 6; la Figure 4 est un diagramme de l'oeil représentant le signal de sortie en bande de base modulé en amplitude à niveaux multiples superposés du processeur représenté sur la Figure 1, le nombre de niveaux étant quatre et le degré de superposition 0,8; la Figure 5 est un diagramme de spectre d'énergie d'un signal de sortie en bande de base modulé en amplitude à niveaux multiples superposés du processeur représenté sur la Figure, le nombre de niveaux étant quatre et le degré de superposition 0,8; la Figure 6 est un schéma synoptique représentant un processeur de signaux en bande de base modulés en amplitude à niveaux multiples superposés selon un mode de réalisation de la présente invention; et la Figure 7 est une représentation graphique linéaire du fonctionnement du processeur représenté sur la Figure 6 dans lequel quatre amplitudes et nombres d'espace sont exprimés par un symbole (le nombre de niveaux étant quatre) et disposés dans l'espace de signal. La présente invention sera décrite ci-après plus en détail en référence aux dessins annexés. La Figure 1 est un schéma synoptique d'un processeur de signaux en bande de base modulés en amplitude à niveaux multiples superposés selon la présente invention. Le processeur comprend un convertisseur de niveaux de signal 1, un circuit de retard de données 2, un dispositif opérationnel 3, un premier générateur d'impulsions 4, un premier inverseur 5, un premier sélecteur 6, un premier amplificateur 7, un premier additionneur 8, un second générateur d'impulsions 9, un second inverseur 10, un second sélecteur 11, un second amplificateur 12 et un second additionneur 13. Des données NRZ S1 à transmettre consistent en k bits et sont appliquées à l'entrée du convertisseur de niveau de signal 1 et à l'entrée du circuit de retard de données 2. Ici, le train de données appliqué au circuit de retard de données 2 est retardé d'un cycle de symbole et ensuite, après avoir été converti en un signal de retard S2, est appliqué à une autre entrée du convertisseur de niveau de signal 1. Les deux groupes de données S 1 et S2 appliquées au convertisseur de niveau de signal 1 sont respectivement convertis en valeurs d'amplitude correspondantes S3 et S4 dans l'espace de signal de manière à être délivrées. Les deux valeurs de sortie S3 et S4 sont respectivement appliquées aux deux entrées du dispositif opérationnel 3. Les deux valeurs de tension appliquées au dispositif opérationnel 3 comportent les différentes composantes de signal nécessaires pour chaque élément actif de la présente invention. En particulier, le signal de sortie B est appliqué à la borne de commande de gain du premier amplificateur 7, le signal de sortie C est appliqué à la borne de commande du premier sélecteur 6, le signal de sortie B est appliqué à une entrée du premier additionneur 8, le signal de sortie E est appliqué à la borne de commande de gain du second amplificateur 12 et le signal de sortie F est appliqué à une borne de commande du second sélecteur 11. Par ailleurs, une horloge de symbole fondamental de données d'entrée S5 est divisée en deux trajets, l'un étant appliqué à l'entrée du premier générateur d'impulsions 4 et l'autre étant relié à une entrée du second générateur d'impulsions 9. Les premier et second générateurs d'impulsions 4 et 9 respectivement génèrent les impulsions de forme d'onde en cosinus cosxrt et 0,5(1 - A)(1 - cos2nt) qui sont synchronisées sur l'horloge de -r symbole S5. Ces processeurs peuvent être constitués par l'utilisation soit d'un élément de mémoire soit d'un filtre passe-bande. Ici, le premier est le procédé pour délivrer le signal désiré qui est synchronisé sur une horloge de symbole délivrée d'une mémoire pour mémoriser les valeurs d'échantillon calculées par les expressions ci- dessus et le second est le procédé pour délivrer le signal désiré en extrayant des éléments du signal de symbole par filtrage passe-bande. Le signal de sortie S6 est à nouveau divisé en deux trajets, dont l'un est relié à une entrée du premier sélecteur 6 et l'autre est inversé par l'intermédiaire du premier inverseur 5 pour être appliqué à l'autre entrée du premier sélecteur 6. Le premier sélecteur 6 sélectionne et délivre l'un ou l'autre des deux signaux d'entrée selon le signal C produit par le dispositif opérationnel 3. Le signal de sortie sélectionné est ensuite appliqué à l'entrée du premier amplificateur 7. Le premier amplificateur 7 amplifie le signal d'entrée selon le signal de sortie B qui est une tension de commande de gain produite par le dispositif opérationnel 3. Le signal d'entrée amplifié est appliqué à une entrée du premier additionneur 8. Le premier additionneur 8 additionne le signal de sortie du premier amplificateur 7 et le signal de sortie D produit par le dispositif opérationnel 3 et applique le résultat à une entrée du second additionneur 13. Par ailleurs, le signal de sortie S8 du second générateur d'impulsions 9 est divisé en deux trajets, dont un côté est relié à une entrée du second sélecteur 11 et l'autre côté est inversé par le second inverseur 10 et relié à une autre entrée du second sélecteur 11. Le second sélecteur 11 sélectionne l'un ou l'autre des deux signaux d'entrée selon le signal de sortie F produit par le dispositif opérationnel 3 et le signal de sortie est appliqué à l'entré du second amplificateur 12. Le second amplificateur 12 amplifie le signal d'entrée selon le signal de sortie E, c'est-à-dire une tension de commande de gain, produit par le dispositif opérationnel 3, et le signal de sortie amplifié est appliqué à l'autre entrée du second additionneur 13. Le second additionneur 13 additionne les signaux de sortie du second amplificateur 12 et du premier additionneur 8, et délivre le signal de sortie final S10 de la présente invention. Le fonctionnement de la présente invention sera expliqué plus en détail en référence aux Figures 1, 2 et 3. Pour la commodité de la compréhension, le cas de la génération du signal en bande de base nécessaire pour un signal de modulation à quatre niveaux (2 bits) superposés est expliqué à titre d'exemple. Ici, les deux bits sont appliqués en tant que données NRZ S1 durant un cycle de symbole, et les signaux en bande de base modulés en amplitude à niveaux multiples correspondant aux quatre symboles de l'espace de signal sont délivrés. Dans l'exemple, lorsque la valeur du signal de sortie C du dispositif opérationnel 3 est supérieure à zéro, le premier sélecteur 6 est conçu pour sélectionner et délivrer le signal de sortie S7 du premier inverseur 5, et autrement (C respectivement. La Figure 3 représente le fonctionnement du dispositif représenté sur la Figure 1. Ici, les quatre amplitudes sont disposées dans l'espace de signal lorsque le nombre des niveaux multiples (M) est quatre. La disposition et les hypothèses qui précèdent sont seulement données pour l'explication et peuvent être modifiées par le concepteur selon les exigences du système. La Figure 3 représente des formes d'onde de chaque partie du dispositif selon la présente invention dans lequel le train de données d'entrée NRZ est appliqué dans l'ordre de 00, 01, 00, 00, 11, 10, 10, 01, 11, 00, 01. Ainsi qu'il est représenté dans l'exemple précédent, les données NRZ S1 appliquées par deux bits par période de symbole et les données retardées S2 dans lesquelles les données NRZ sont retardées d'un cycle de symbole par le circuit de retard de données 2 sont appliquées au convertisseur de niveau de signal 1. Ensuite, le convertisseur de niveau de signal 1 délivre les signaux S3 et S4 convertis aux niveaux de signal nécessaires pour le dispositif opérationnel 3. Ici, les niveaux des signaux S3 et S4 sont égaux aux amplitudes correspondant aux données NRZ dans l'espace de signal. Par conséquent, comme indiqué sur la Figure 3, le signal de sortie S4 est identique au signal de sortie S3 pour le cycle de symbole précédent. Les signaux de sortie S3 et S4 sont appliqués au dispositif opérationnel 3 et traités selon les expressions suivantes (3) à (7). En résultat, le signal de commande et la tension nécessaires pour chaque partie de la présente invention peuvent être obtenus. IS3- S41 B =....(3) C = sgn(S3 - S4)...(4) S3 + S4 D =...(5) E = S3 + S41... (6) F = sgn(S3 + S4)...(7) Pour le nombre 1 tel que repéré sur l'axe des temps de la Figure 3, c'est-à-dire lorsque la donnée d'entrée précédente est "00" et la données présente est "01", les signaux de sortie S3 et S4 sont - 1 et - 3, respectivement. Par conséquent, les signaux de sortie du dispositif opérationnel 3 sont 1-1 + 31 B= =1 C = sgn(-l + 3)>0 -1 - 3 D = = -2 E = |-1 - 31 = 4 F = sgn(-1 - 3) signal de sortie S7 du premier inverseur 5 (dans l'hypothèse ci- dessus), puisque la valeur du signal C est supérieure à zéro. La valeur sélectionnée -cosrt est appliquée au premier amplificateur 7. T Dans le premier amplificateur 7, puisque la valeur du signal de sortie B, qui est un signal de commande de gain, est un, le signal d'entrée est amplifié d'un facteur un, ce qui signifie que le signal d'entrée est transmis directement au premier additionneur 8. Dans le premier additionneur 8, le signal de sortie du premier amplificateur 7 et le signal de sortie D délivré par le dispositif opérationnel 3 sont additionnés. Ici, avec la valeur du signal de sortie D étant moins deux, le résultat sommé est le signal S7 décalé à une valeur de tension de moins deux. Par ailleurs, le second sélecteur 11 reçoit le signal de sortie F en tant que signal de commande. Cependant, puisque la valeur du signal de sortie F est inférieure à zéro, le signal de sortie S8, qui est exprimé par 0,5 (1 A)(1 - cos2irt), est sélectionné et délivré au second -r amplificateur 12 (dans l'hypothèse ci-dessus). Puisque la valeur du signal de sortie E, qui est un signal de commande de gain, est quatre, le signal d'entrée est amplifié par un facteur de quatre et transmis au second additionneur 13. Dans le second additionneur 13, le signal de sortie du second additionneur 8 qui est la somme du signal de sortie du premier amplificateur 7 et du signal de commande D, est appliqué à un port positif, tandis qu'un port négatif du second additionneur reçoit le signal de sortie du second amplificateur 12. Les deux signaux d'entrée sont additionnés de telle sorte que le signal de sortie du second amplificateur est retranché du signal de sortie du premier additionneur, et ensuite le signal en bande de base modulé en amplitude à quatre niveaux superposés, c'est-à-dire S10 de la présente invention est délivré. Le signal en bande de base modulé en amplitude à quatre niveaux superposés, représenté en tant que S10 de la Figure 3, est délivré par les cycles de symbole suivants selon la même opération que ci-dessus. Lorsque le nombre de niveaux multiples doit être modifié, le nombre (k) de bits constituant un symbole de données sera également modifié. Ainsi, le niveau d'amplitude du signal de sortie en bande de base modulé en amplitude à niveaux multiples superposés selon la présente invention génère un parmi 2k niveaux d'amplitude, pour ainsi permettre la génération simple du signal en bande de base modulé en amplitude à niveaux multiples superposés au niveau désiré. Le signal généré par la présente invention est utilisé à la place du signal de sortie du filtre de limitation de largeur de bande qui existe dans le canal en phase et dans le canal en quadrature de phase du processeur selon le procédé de modulation d'amplitude en quadrature décalée (OQAM). En résultat, le signal de modulation d'amplitude en quadrature à 16 niveaux superposés (16-SQAM) est généré. La Figure 4 est un digramme de l'oeil du signal en bande de base modulé en amplitude à quatre niveaux superposés délivrés lorsque le nombre (M) de niveaux est quatre et le degré (A) de superposition est 0, 8, comme représenté sur la Figure 1. La Figure 4 correspond correctement à la caractéristique du signal en bande de base modulé en amplitude à niveaux multiples superposés résultant d'une étude théorique. La Figure 5 représente la comparaison entre d'autres procédés de modulation et le présent procédé à propos du spectre de densité de puissance normalisé lorsque le signal de modulation en amplitude en quadrature à niveaux multiples superposés obtenu en utilisant le signal en bande de base modulé en amplitude à niveaux multiples superposes est amplifié par un amplificateur opérant dans la région non linéaire. Egalement, les conditions de chaque spectre représenté sur la Figure 5 sont les suivants (a) 16-SQAM avec A = 0,5 (canal non linaire) (a) 16SQAM avec A = 0,5 (canal non linéaire) (b) 16-SQAM avec A = 0,8 (canal non linéaire) (c) 16-SQAM avec A = 1,0,8 (canal non linéaire) (e) 16- SQAM avec A = 0,8 (canal non linéaire) (e) 16-SQAM avec a = 0,5 (canal non linéaire) (f) MSK (canal non linéaire) Ici, a est le facteur de pondération d'un filtre du type en cosinus surélevé. Egalement, f est la fréquence du signal modulé, tandis que fc est une fréquence porteuse et Tb est une durée de bit. Comme représenté par la Figure 5, le spectre de densité de puissance normalisé de la présente invention possède des caractéristiques satisfaisantes dans lesquelles la largeur de bande est plus étroite et le phénomène de réapparition du lobe latéral apparaît moins en comparaison du procédé de modulation de phase minimum (MSK) ou avec le procédé de modulation d'amplitude en quadrature à niveaux multiples (M-QAM) possédant un filtre en cosinus surélevé. La Figure 6 est un schéma synoptique représentant un processeur de signaux en bande de base modulés en amplitude à niveaux multiples superposés selon un mode de réalisation de la présente invention. La structure du mode de réalisation de la présente invention sera expliquée en référence à la Figure 6. Des données NRZ S1 constituées de k bits à transmettre, sont appliquées aux entrées d'un convertisseur de niveau de signal 1 et d'un circuit de retard 2 par l'intermédiaire de trajets de transmission respectifs. Le train de données appliqué au circuit de retard 2 est retardé d'un cycle de symbole pour former un signal de sortie S2 qui est appliqué à une entrée du convertisseur de niveau de signal 1. Les deux groupes de données S 1 et S2 appliqués au convertisseur de niveau de signal 1 sont respectivement convertis en signaux de sortie S 11 et S12 qui correspondent aux valeurs d'amplitude dans l'espace de signal concerné de manière à être délivrés, et les deux signaux de sortie S11 et S12 sont respectivement appliqués aux deux entrées du dispositif opérationnel 3. Les deux signaux de sortie Sll et 12 appliqués au dispositif opérationnel 3 donnent les composantes de signal nécessaires pour chaque élément de la présente invention. Cependant, dans un premier soustracteur 20, les deux signaux de sortie Sll et S12 sont reçus et la valeur de différence B' (Sll - S12) entre les deux signaux de sortie est délivrée est appliquée à une entrée d'un premier multiplicateur 24. Par ailleurs, dans un troisième additionneur 21, la somme des deux signaux d'entrée, c'est- à-dire le signal de sortie S13 (Sll + S12), est appliquée à une entrée d'un second soustracteur 22. Une valeur M+1 produite extérieurement ("M" étant le nombre de niveaux) est appliquée à une autre entrée du second soustracteur 22. Ensuite, la valeur de différence D' entre les deux signaux d'entrée, c'est-à-dire S13 - (M+l), est délivrée et appliquée aux entrées d'un quatrième additionneur 25 et d'un second multiplicateur 27. Par ailleurs, l'horloge de symbole fondamentale de données d'entrée S5 est divisée en deux trajets, dont l'un est relié à une entrée d'un troisième générateur d'impulsions 23 et l'autre est relié à une entrée d'un quatrième générateur d'impulsions 26. La sortie du troisième générateur d'impulsions 23 est reliée à une entrée du premier multiplicateur 24, dans lequel le signal de sortie B' provenant du premier soustracteur 20 et le signal de sortie du troisième générateur d'impulsions 23 sont multipliés. Le produit résultant est appliqué à une entrée d'un quatrième additionneur 25. Dans le quatrième additionneur 25, le signal délivré par le premier multiplicateur 24 est appliqué à une entrée et le signal de sortie D' du second soustracteur 22 est appliqué à l'autre. Ensuite, la valeur somme des deux entrées est délivrée et appliquée à une entrée d'un cinquième additionneur 28. Par ailleurs, le signal de sortie d'un quatrième générateur d'impulsions 26 est appliqué à une entrée du second multiplicateur 27 dans lequel le signal de sortie D' provenant du second soustracteur 22 et le signal de sortie du quatrième générateur d'impulsions 26 sont multipliés. Le produit résultant est appliqué à une entrée du cinquième additionnneur 28. Dans le cinquième additionneur 28, le signal délivré par le second multiplicateur 27 est appliqué à une entrée, et le signal de sortie du quatrième additionneur 25 est appliqué à l'autre, pour ainsi délivrer la valeur somme des deux signaux d'entrée. En résultat, le signal de sortie final S10, c'est-à-dire le signal en bande de base modulé à niveaux multiples superposés de la présente invention, est délivré. La caractéristique structurale d'un mode de réalisation de la présente invention consiste en ce que, comme représenté sur la Figure 7, lorsque la valeur d'amplitude correspondant au symbole appliqué au convertisseur de niveau de signal 1 est calculée dans le convertisseur de niveau de signal 1, afin d'éviter l'accroissement du volume de calcul du dispositif opérationnel 3 de la présente invention, les nombres d'espace correspondant aux amplitudes dans l'espace de signal sont numérotés dans l'ordre de ou dans l'ordre inverse de la valeur d'amplitude au lieu de la valeur d'amplitude dans l'espace de signal représenté sur la Figure 2, et les nombres d'espace sont délivrés. Ainsi, l'opération de division nécessaire lorsque les signaux de sortie B, C et D sont générés par le dispositif opérationnel 3 peut être omise, pour ainsi réduire le volume de calcul et simplifier le circuit. Une autre caractéristique structurale d'un mode de réalisation de la présente invention réside dans le fait que le premier inverseur 5, le premier sélecteur 6 et le premier amplificateur 7 représentés sur la Figure 1 peuvent être remplacés par un seul premier multiplicateur 24 ayant deux entrées. Ici, la sortie du troisième générateur d'impulsions 23 est reliée à une entrée du premier multiplicateur 24 et le signal de sortie B' est appliqué à l'autre entrée de celui-ci et les deux signaux d'entrée sont multipliés. En appliquant le même principe, le second inverseur 10, le second sélecteur 11 et le second amplificateur 12 représentés sur la Figure 1 peuvent être remplacés par un second multiplicateur 27. La sortie du quatrième générateur d'impulsions 26 est reliée à une entrée du second multiplicateur 27 et le signal de sortie D' ayant trait au signal de sortie E est appliqué à l'autre entrée de celui-ci, dans lequel les deux signaux d'entrée sont multipliés. Par conséquent, les premier et second multiplicateurs de la Figure 6 remplacent les constituants correspondant de la Figure 1, ce qui élimine le besoin des signaux de sortie C et E. Une autre caractéristique structurale d'un mode de réalisation de la présente invention réside en ce que -(1 - A)(1 - cos2nt) au lieu de r 0,5(1 - A)(1 - cos27tt) est utilisé en tant que signal généré dans le -r quatrième générateur d'impulsions 26 qui opère en tant que second générateur d'impulsions 9 de la Figure 1. En résultat, la valeur de multiplication du signal de sortie E initialement délivrée en tant que signal de commande de gain à l'amplificateur 12 correspondant au second multiplicateur 27 de la Figure 6 peut être remplacée par le signal de sortie D', pour ainsi réduire la complexité du circuit. Ceci est dû à l'expression simplifiée suivante. E = 2 x D...(8) Le mode de réalisation de la présente invention sera expliqué ici plus en détail en référence aux Figures 3, 6 et 7, en considérant la structure décrite ci-dessus. Pour faciliter la compréhension, le cas de la génération du signal en bande de base nécessaire pour le signal modulé à quatre niveaux superposés dans lequel le nombre des niveaux est quatre est expliqué à titre d'exemple. La Figure 7 est un graphique linéaire représentant le fonctionnement du processeur représenté sur la Figure 6 dans lequel quatre amplitudes et nombres d'espace exprimés par le symbole lorsque le nombre (M) de niveaux est quatre. Les parties concernant particulièrement ce mode de réalisation de la présente invention sont référencées B' et D' qui sont incorporées à la Figure 3. Les données NRZ S1 entrées par deux bits pour une période d'un symbole et les données retardées S2 qui sont les données NRZ retardées d'un cycle de symbole par le circuit de retard de données 2 sont appliquées au convertisseur de niveau de signal 1. Ensuite, le convertisseur de niveau de signal 1 délivre les signaux S ll et S12 convertis aux niveaux de signal exigés par le dispositif opérationnel 3. Ici, les valeurs des signaux Sll et S12 sont égales aux nombres d'espaces correspondant aux données NRZ dans l'espace de signal. C'est-à-dire que, comme représenté sur la Figure 7, les valeurs des signaux Sll et S12 sont "1", "2", "3"' et '"4"' et correspondent respectivement aux données NRZ "00", "01", "10" et "11i". Les signaux de sortie S 11 et S12 sont délivrés par le dispositif opérationnel 3 de manière à produire les signaux de sortie B' et D'. Lorsque les données d'entrée présentes sont "11" et les données d'entrée du symbole précédent sont "01", ce qui est vrai sur l'axe des temps 8 de la Figure 3, les valeurs des signaux de sortie Sll et S12 sont "4" et "2", respectivement. Par conséquent, les sorties B' et D' du dispositif opérationnel 3 sont "2" (4 - 2) et "1" (4 + 2 - (4 + 1)), respectivement. Ici, les nombres d'espace sont utilisés pour les entrées de l'opération ci-dessus. Cependant, les valeurs de sortie de B' et D' sont les valeurs d'amplitude dans l'espace de signal. Par conséquent, dans le premier multiplicateur 24, puisque la sortie du troisième générateur d'impulsions 23 est multipliée par deux, c'est-àdire la valeur B' présente, la valeur de deux fois cosnt est 1r délivrée et transmise au quatrième additionneur 25. Dans le quatrième additionneur 25, le signal de sortie du premier multiplicateur 24 et le signal de sortie D' délivré par le dispositif opérationnel 3 sont additionnés. Puisque la valeur de D' est un, l'amplitude du signal de sortie provenant du second multiplicateur 27 est décalée d'un niveau de tension. Par ailleurs, dans le second multiplicateur 27, le signal de sortie du quatrième générateur d'impulsions 26 est multiplié par un, c'est-à- dire la valeur présente de D. Par conséquent, le signal -(1-A) (1- cos2nt) est délivré et transmis au cinquième additionneur 28. 1r Dans le cinquième additionneur 28, les signaux de sortie du second multiplicateur 27 et du quatrième additionneur 25 sont additionnés, pour ainsi délivrer le signal en bande de base modulé en amplitude à niveaux multiples superposés S10, c'est-à-dire le signal de sortie de la présente invention. Par l'opération ci-dessus, le signal en bande de base modulé en amplitude à quatre niveaux superposés, représenté par S10 sur la Figure 3, est délivré même au cours du cycle de symbole suivant. Comme décrit ci-dessus, la présente invention a pour effet de proposer un processeur de signaux en bande de base modulés en amplitude à niveaux multiples superposés qui préserve les rendements en largeur de bande et en puissance, c'est-à-dire la caractéristique fondamentale du signal modulé en amplitude à niveaux multiples superposés, grâce à une structure simple dans laquelle une impulsion en bande de base est utilisée dans la modulation d'amplitude superposée minimum, en éliminant l'inconvénient du procédé classique qui nécessite toutes les formes d'onde d'impulsions correspondant à chaque signal de sortie modulé à niveaux multiples superposés. Un autre avantage de la présente invention est de proposer un processeur de signaux en bande de base modulés en amplitude à niveaux multiples superposés pouvant produire un signal en bande de base modulé en amplitude à niveaux multiples superposés correspondant au nombre de ses niveaux multiples, par une simple modification du processeur, lorsqu'une variation du nombre de niveaux est souhaitée pour une meilleure souplesse du système. Le spectre de puissance est normalisé lorsque le signal de modulation d'amplitude en quadrature à niveaux multiples superposés, obtenu en utilisant le signal en bande de base modulé en amplitude à niveaux multiples superposés de la présente invention, est amplifié par un amplificateur fonctionnant dans une région non linéaire. Le spectre de puissance normalisé de la présente invention possède des caractéristiques satisfaisantes de largeur de bande plus étroite et le phénomène de réapparition du lobe latéral se produit moins en comparaison du procédé de modulation de phase minimum (MSK) ou avec le procédé de modulation d'amplitude en quadrature à niveaux multiples (M-QAM) possédant un filtre en cosinus surélevé. R E V E ND I C A T ION S 1. Processeur de signaux en bande de base modulés en amplitude à niveaux multiples superposés, caractérisé en ce qu'il comporte: des moyens de retard de données (2) pour recevoir des données à k bits constituant un symbole, et retardant lesdites données à k bits d'un cycle de symbole de manière à délivrer des données retardées d'un symbole; des moyens de conversion de niveau de signal (1) pour recevoir respectivement lesdites données à k bits et lesdites données retardées d'un symbole, convertir lesdites données respectivement reçues en une valeur d'amplitude sélectionnée parmi un ensemble d'amplitudes dont la dimension est 2k dans l'espace du signal à modulation d'amplitude à niveaux multiples superposés exprimé par ledit symbole, et délivrer la valeur d'amplitude résultant; des moyens opérationnels (3) pour recevoir les signaux de sortie desdits moyens de conversion de niveau de signal et effectuer une opération pendant une durée d'un symbole et délivrer des signaux B, C, D, E, et F définis par [S3- S41 B = - C = sgn(S3 - S4) S3 + S4 D= E = S3 + S41 F = sgn(S3 + S4) dans lesquelles sgn(x) représente le signe de x et lyl signifie valeur absolue de y durant l'unique cycle de symbole concerné, le signal de sortie desdits moyens de conversion de niveau étant S3 et le signal de sortie desdits moyens de retard de données étant S4; un premier générateur d'impulsions (4) qui génère de façon répétitive un signal d'onde en cosinus qui est synchronisé sur l'horloge de symbole fondamentale du train de données d'entrée et sous la forme de cositt, pour la durée du cycle de symbole des premiers moyens de sélection (6) pour recevoir le signal de sortie dudit premier générateur d'impulsions et l'inverse du signal de sortie dudit premier générateur d'impulsions et sélectionner l'un parmi lesdits signaux reçus sous la commande dudit signal de sortie C provenant desdits moyens opérationnels; un premier amplificateur (7) pour recevoir et amplifier ledit premier signal sélectionné provenant des-dits premiers moyens de sélection, dont le gain est commandé par ledit signal de sortie B desdits moyens opérationnels; un premier additionneur (8) pour additionner le signal de sortie dudit premier amplificateur et dudit signal de sortie D desdits moyens opérationnels; un second générateur d'impulsions (9) pour générer de façon répétitive un signal d'onde en cosinus qui est synchronisé sur l'horloge de symbole fondamentale du train de données d'entrée et sous la forme 0,5(1-A) (1 - cos2nt), pour la période de cycle du symbole -r selon le degré (A) de superposition des seconds moyens de sélection (11) pour recevoir le signal de sortie dudit second générateur d'impulsions et l'inverse du signal de sortie dudit second générateur d'impulsions et sélectionner un parmi lesdits signaux de sortie reçus sous la commande dudit signal de sortie F desdits moyens opérationnels; un second amplificateur (12) pour amplifier ledit second signal sélectionné provenant desdits seconds moyens de sélection, dont le gain est commandé par ledit signal de sortie E desdits moyens opérationnels; et un second additionneur (13) pour additionner les signaux de sortie dudit premier additionneur et dudit second amplificateur pour délivrer le résultat en tant que signal de sortie final. 2. Processeur de signaux en bande de base modulés en amplitude à niveaux multiples superposés, caractérisé en ce qu'il comporte: des moyens de retard de données (2) pour recevoir des données à k bits constituant un symbole, et retarder lesdites données à k bits d'un cycle de symbole de manière à délivrer des données retardées d'un symbole, des moyens de conversion de niveau de signal (1) pour recevoir respectivement lesdites données à k bits et lesdites données retardées d'un symbole, convertir lesdites données reçues respectivement en nombre d'espace sélectionné parmi un ensemble d'amplitudes dont la dimension est 2k dans l'espace du signal à modulation d'amplitude à niveaux multiples superposés exprimé par ledit symbole, et délivrer la valeur d'amplitude résultant; des moyens opérationnels (3) pour recevoir les signaux de sortie desdits moyens de conversion de niveau de signal et effectuer des opérations pour une durée d'un symbole et délivrer des signaux B' et D' définis par B' = Sll - S12 D' = S13 - (M+1) o M représente le nombre de niveaux durant le cycle de symbole de signal concerné, le signal de sortie desdits moyens de conversion de niveau de signal étant Sll et le signal de sortie desdits moyens de retard de données S12; un premier générateur d'impulsions (4) qui génère de façon répétitive un signal d'onde en cosinus qui est synchronisé sur l'horloge de symbole fondamentale du train de données et sous forme de cosnt pour la période de cycle du symbole un premier multiplicateur (24) pour multiplier le signal de sortie dudit premier générateur d'impulsions et ledit signal B' et délivrer le résultat; un second générateur d'impulsions (9) pour générer de façon répétitive un signal d'onde en cosinus qui est synchronisé sur l'horloge de symbole de base du train de données d'entrée et sous la forme -(1 - A)(1 - cos2xt), pour la période de cycle du symbole selon T- le degré (A) de superposition; un second multiplicateur (27) pour multiplier le signal de sortie dudit second générateur d'impulsions et ledit signal D' et délivrer le résultat; un premier additionneur (8) pour additionner le signal de sortie dudit premier multiplicateur et ledit signal D' et délivrer le résultat; un second additionneur (13) pour additionner les signaux de sortie dudit second multiplicateur et dudit troisième additionneur de manière à délivrer le signal en bande de base modulé en amplitude à *niveaux multiples superposés. 3. Processeur de signaux en bande de base modulés en amplitude à niveaux multiples superposés selon la revendication 2, caractérisé en ce que lesdits moyens opérationnels (3) comportent: un premier soustracteur (20) pour retrancher ledit signal S12 dudit signal Sll et délivrer ledit signal B'; un troisième additionneur (21) pour additionner ledit signal Sll et ledit signal S12 et délivrer le résultat; un second soustracteur (22) pour retrancher la valeur (M+l), c'est- à-dire le nombre de niveaux plus 1, du signal de sortie dudit troisième additionneur et délivrer ledit signal D'.