Brevet FR2698462A1 — publié le 19940527

Dispositif de traitement des informations de parité pour équipement de réseau temporel asynchrone de communication. L'invention concerne les dispositifs de traitement chargés d'établir les informations de parité pour les unités de transfert d'information, tels que paquets ou cellules, constituées de mots binaires de même taille, notamment en vue du transfert de ces informations de parité avec les unités de transfert à partir desquelles elles sont établies, ces dispositifs étant particulièrement mis en oeuvre dans des équipements de réseau temporel asynchrone de communication. Les transmissions d'information dans un réseau de communication à large bande exploitant une technique temporelle asynchrone sont assurées par l'intermédiaire d'unités de transfert d'information constituées par une succession de mots binaires de même taille, par exemple d'octets, qui sont susceptibles d'être traitées par divers équipements constitutifs du réseau , tels que des terminaux, des multiplexeurs, des brasseurs, des commutateurs... Pour vérifier la bonne transmission des informations, on associe classiquement des informations de parité aux unités de transfert d'informations transmises, ces informations de parité sont usuellement obtenues par des calculs prenant en compte les mots qui constituent les unités de transfert et elles sont transmises avec ces dernières. A la réception, il est donc possible de vérifier par comparaison si l'information de parité transmise avec une unité de transfert correspond à celle calculée à partir des mots de cette unité qui ont été reçus et si en conséquence il est possible de supposer que l'unité a été convenablement transmise. Dans de nombreuses applications, des unités de transfert d'information sont destinées à être transmises en série, de même que les mots qui les composent, et des calculs de parité relatifs aux mots composant chaque unité sont effectués au fur et à mesure des émissions ou des réceptions correspondantes d'information, suivant le cas. L'information de parité prise en compte pour une unité de transfert d'information donnée est alors obtenue par un traitement particulier, par exemple par sommation, des résultats des calculs effectués sur au moins certains des mots qui composent cette unité. Ainsi, dans le cas d'unités de transfert d'information destinées à être transmises par un réseau temporel asynchrone à large bande, de type couramment dénommé ATM, les calculs de parité sont effectués sur les quarante huit octets, dits de champ d'information, qui, avec cinq octets d'en-tête, composent chaque unité de transfert appelée cellule ATM. L'information de parité associée à chaque cellule est obtenue par sommation des résultats du calcul de parité effectué sur chacun des quarante huit octets du champ d'information et cette information de parité qui se traduit par un bit unique est à insérer en position de bit de rang zéro du cinquième octet d'en-tête de la cellule ayant servi à le déterminer. Lorsqu'une unité de transfert d'information et en particulier une cellule ATM doit être transmise, il est nécessaire d'effectuer l'ensemble des calculs de parité conduisant à la détermination de l'information de parité correspondante avant de pouvoir commencer la transmission, puisque cette information de parité doit être transmise avant les mots ayant servi à sa détermination, lorsque les mots de cette unité sont transmis en série selon l'ordre caractéristique choisi pour eux. Les dispositifs correspondants de traitement d'information de parité comportent donc généralement une mémoire, de type premier entré-premier sorti couramment dénommé FIFO, qui est chargée de stocker au moins l'unité de transfert d'information dont l'information de parité est en cours de détermination pour la durée des opérations conduisant à cette détermination. Or les équipements de réseau temporel asynchrone recevant de telles unités de transfert doivent déjà disposer d'une mémoire FIFO, classiquement dite d'alignement de cellule pour assurer une adaptation de débit et une résolution du plésiosynchronisme nécessaires à la prise en compte des cellules reçues au niveau des équipements. Cette mémoire a une capacité nécessairement supérieure à la taille d'une cellule et par exemple multiple, cette capacité étant par exemple de quatre cellules dans un exemple standard de réalisation. L'invention propose donc un dispositif de traitement d'informations de parité pour équipement de réseau temporel asynchrone de communication transmettant des unités de transfert d'information constituées de mots binaires de même taille dont la parité, à la réception, est calculée par un agencement de calcul,qui produit une information de parité d'unité destinée à être incorporée, à la réémission, dans l'unité de transfert d'information ayant servi à l'établir. Selon une caractéristique de l'invention, le dispositif comporte une première mémoire, de type premier entré-premier sorti, qui sert à la transmission des unités de transfert d'information qu'elle reçoit au niveau d'un port d'entrée, un dispositif d'émission d'unités de transfert d'information directement connecté en sortie de la première mémoire pour la transmission d'unités de transfert d'information reçues par cette mémoire, un agencement de calcul de parité, qui est connecté en parallèle au port d'entrée de la première mémoire pour recevoir les mêmes unités de transfert d'information qu'elle, et une mémoire de parité qui, insérée entre l'agencement de calcul de parité et le dispositif d'émission, est commandée en lecture et en écriture parallèlement à la première mémoire pour permettre l'insertion, dans chaque unité de transfert d'information transmise au dispositif d'émission par la première mémoire, de l'information de parité correspondante, calculée par l'agencement de parité pour cette unité de transfert, qu'elle a temporairement stockée avant de la transmettre au dispositif d'émission auquel elle est reliée. L'invention, ses caractéristiques et ses avantages sont précisés dans la description qui suit en liaison avec les figures évoquées ci-dessous. La figure 1 présente un schéma de principe d'un dispositif connu de traitement des informations de parité pour équipement de réseau temporel asynchrone de communication. La figure 2 présente un schéma d'un dispositif de traitement des informations de parité, selon l'invention, pour équipement de réseau temporel asynchrone de communication transmettant des informations par l'intermédiaire d'unités de transfert de type cellules ATM. Les figures 3A, 3B et 4A à 4C présentent respectivement des chronogrammes d'écriture et de lecture relatifs à la mémoire FIFO du dispositif de traitement selon l'invention. Le dispositif de traitement d'informations de parité, présenté en figure 1, est par exemple destiné à être inclus dans un équipement de réseau de communications à large bande exploitant la technique temporelle asynchrone dite ATM, définie entre autre dans un article de Mrs COUDREUSE, PAYS et TROUVANT, intitulé "La technique temporelle asynchrone" qui est paru dans le numéro 3 de 1990 de la revue "Commutation et Transmission" publiée à Paris, France par SOTELEC. Cet équipement comporte une mémoire 1 en entrée D de laquelle est transmise en série une succession de mots binaires de même taille généralement composés d'un ou de plusieurs octets, ces derniers étant par exemple mis en parallèle pour former des mots ayant un nombre de bits compatibles avec les formats usuellement exploités par les circuits de traitement, en particulier des mots de trente deux bits. La mémoire 1 est par exemple une mémoire, de type premier entré-premier sorti dit FIFO, servant à l'alignement des cellules ATM reçues par l'équipement de réseau temporel asynchrone, non représenté. Le port de sortie S de la mémoire 1 est relié en parallèle à un port d'entrée El d'une mémoire retardatrice 2, classiquement de type FIFO, sur lesquels un calcul de parité est à effectuer et à un port d'entrée E2 d'un agencement de calcul de parité 3, connu en soi de l'homme de métier. Cet agencement est apte à calculer la parité de chacun des octets de champ d'information d'une cellule ATM entrante et à produire une information de parité destinée à être incorporée dans la cellule lors de sa transmission. La mémoire retardatrice 2 a classiquement une capacité voisine de la taille d'une cellule, ou d'au moins la taille du champ subissant les calculs de parité, soit par exemple quarante huit octets dans le cas d'une mémoire retardatrice traversée par des cellules ATM. Comme indiqué plus haut dans le cas de telles cellules ATM l'information de parité correspond à un bit unique par cellule que l'on vient insérer en position de bit de rang zéro du cinquième octet d'en-tête de la cellule ayant servi à le déterminer. A cet effet, l'agencement de calcul de parité 3 est relié à une entrée d'un circuit d'injection de parité 4, connu en soi, qui est aussi relié à un port de sortie de la mémoire retardatrice 4 pour permettre l'incorporation par le circuit d'injection dans chaque cinquième octet des cellules, transmises par cette mémoire, du bit de parité déterminé par l'agencement 3 pour la cellule comportant ce cinquième octet. Un classique dispositif 5 d'émission de cellule est relié au port de sortie du circuit d'injection, afin d'assurer la transmission des cellules vers leur(s) destination(s). Le dispositif de traitement d'informations de parité présenté en figure 2 est destiné à transmettre des unités de transfert d'information de type paquet ou cellule et par exemple des cellules ATM identiques à celles envisagées avec le dispositif connu présenté en figure 1. Ce dispositif de traitement selon l'invention comporte une mémoire d'alignement 10, de type FIFO, analogue à la mémoire 1 évoquée précédemment. La mémoire 10 reçoit par un port d'entrée D les unités de transfert d'information, c'est-àdire les cellules dans l'exemple envisagé, qui sont transmises à l'équipement non représenté la comportant, elle a une capacité correspondant à celle de la mémoire 1, par exemple de "N" unités de transfert, ici "N" cellules, le nombre "N" étant supposé égal à quatre dans l'exemple envisagé. Le port d'entrée D reçoit successivement les octets des unités de transfert d'information qui lui sont transmises, ces octets étant classiquement mis en parallèle pour former des mots de même taille, comme indiqué plus haut, une cellule de cinquante trois octets étant par exemple scindée en treize mots de trente deux bits, étant entendu que l'octet qui contient l'information de parité d'une cellule ATM est préalablement éliminé par ailleurs afin d'être séparément traité car il est soit localement exploité dans le cas des cellules reçues, soit localement calculé et émis dans le cas des cellules transmises. L'entrée en mémoire d'alignement 10 des octets des unités de transfert d'information et donc des mots dans l'exemple proposé, est commandé par un usuel générateur de pointeurs d'écriture 11 qui engendre donc des signaux individuels correspondants de commande à destination de la mémoire 10, soit ici un pointeur pour l'écriture de chaque mot, cette écriture des mots étant symbolisée sur le chronogramme 3A. La sortie de mémoire d'alignement 10 s'effectue sous la commande d'un générateur de pointeurs de lecture 12 qui engendre des signaux individuels de commande, ici un pointeur pour la lecture de chaque mot. Les octets des unités de transfert d'information reçues par le port d'entrée D de la mémoire d'alignement 10 sont également appliqués à un port d'entrée d'un agencement de calcul de parité 13 correspondant à l'agencement de parité 3 évoqué plus haut, dans l'exemple envisagé cet agencement de calcul 13 reçoit donc lui aussi une suite de mots de trente deux bits obtenus chacun par mise en parallèle de quatre octets successifs de cellule entrante, l'octet de rang cinq de chaque cellule ayant préalablement été éliminé, comme indiqué plus haut. L'agencement de calcul de parité 13 détermine la parité des octets du champ de chaque unité de transfert d'information pour lequel de tels calculs sont prévus, soit pour les quarante huit octets - ou douze mots - du champ d'information dans le cas des cellules ATM envisagées et il en déduit une information de parité qui se réduit à un bit dans l'exemple choisi. Cette information de parité est ici inscrite dans une mémoire de parité 14, de type registre FIFO, dès qu'elle est disponible pour une unité de transfert donnée, soit immédiatement après la fourniture du mot 12 donc de rang treize de chaque cellule ATM, tant à la mémoire d'alignement 10 qu'à l'agencement de calcul de parité 13. Dans l'exemple de réalisation envisagé, cette inscription d'information de parité s'effectue sous le contrôle du générateur de pointeurs d'écriture 11 qui fournit à la mémoire 14 un pointeur d'écriture PE correspondant à l'occasion de la commande d'écriture de chaque mot 12 de cellule, ainsi que le symbolisent les chronogrammes 3A et 3B sur lesquels sont respectivement présentés d'une part l'ordre d'écriture des treize mots respectifs de quatre cellules ATM successives et d'autre part l'ordre d'écriture de l'information de parité correspondante calculée pour chacune de ces quatre cellules. Dans la mesure où la mémoire d'alignement à une capacité prévue pour permettre le stockage temporaire d'un nombre "N" d'unités de transfert d'information, il est prévu que la mémoire de parité 14 puisse stocker "N" informations de parité, soit seulement quatre bits dans l'exemple envisagé, ce qui permet de la réaliser à l'aide d'un petit registre de type FIFO. L'écriture en mémoire de parité étant commandée, à titre accessoire, par le générateur de pointeurs d'écriture 11 de la mémoire d'alignement 10, il est prévu de commander la lecture des informations de parité, liées aux unités de transfert d'information, qui sont temporairement stockées en mémoire de parité 14 par l'intermédiaire du générateur de pointeurs de lecture 12 de la mémoire d'alignement 10, ainsi que le symbolisent les chronogrammes 4A à 4C. Le générateur de pointeurs 12 fournit un pointeur de lecture pour déclencher la lecture de chaque mot contenu en mémoire d'alignement 10, soit treize pointeurs de lecture par cellule dans l'exemple proposé, il est également exploité pour déclencher la lecture de l'information de parité liée à chaque unité de transfert d'information à transmettre et ce en temps utile pour que cette information de parité puisse être insérée en position prévue pour elle dans cette unité, lorsque celle-ci est transmise depuis la mémoire d'alignement. Dans l'exemple envisagé, le générateur de pointeurs 12 commande la lecture de l'information de parité qui est la plus anciennement entrée parmi celles contenues en mémoire de parité 14, par un pointeur de parité PL - chronogramme 4B lorsqu'est lu le premier mot de la cellule la plus anciennement entrée en mémoire d'alignement 10, cette information de parité étant ici supposée présente pour une durée correspondant à celle d'une cellule ainsi que le symbolise le chronogramme 4C.Ainsi un premier pointeur de lecture PL déclenche l'apparition en sortie de la mémoire de parité 14 du bit de parité établi pour la cellule 1, lorsque le premier mot de rang zéro de cette cellule 1 est produit en sortie de mémoire d'alignement 10, ce bit de parité restant ici disponible jusqu'à l'apparition simultanée du bit de parité établi pour la cellule 2 en sortie de la mémoire 14 et du premier mot de rang zéro de cette cellule 2 en sortie de la mémoire 10 et ainsi de suite. Un dispositif 15 d'émission d'unité de transfert d'information, c'est-à-dire de cellule dans l'exemple proposé, est relié au port de sortie S de la mémoire d'alignement 10 et à la sortie de la mémoire de parité 14 de manière à recevoir en parallèle les mots d'une cellule qui lui sont successivement transmis par la mémoire d'alignement et le mot de parité pour cette cellule. Ce dispositif d'émission 15 assure de manière connue en soi l'insertion de l'information de parité, relative à une cellule provenant de la mémoire d'alignement 10, à l'emplacement prévu pour cette information dans la cellule qu'elle retransmet; dans l'exemple donné de cellules ATM, c'est au niveau de bit de rang zéro de l'octet de rang cinq de chaque cellule retransmise qu'est inséré le bit de parité provenant de la mémoire de parité pour cette cellule. Le dispositif d'émission 15 est également montré relié à un agencement 16 générateur d'unités de transfert d'information de l'équipement dont fait partie ce dispositif d'émission 15, cet agencement permettant l'émission d'unités localement créées, analogues à celles qui sont transmises par l'intermédiaire de l'équipement. REVENDICATIONS 1/ Dispositif de traitement d'informations de parité pour équipement de réseau temporel asynchrone de communication transmettant des unités de transfert d'information constituées de mots binaires de même taille dont la parité, à la réception, est calculée par un agencement de calcul afin de produire une information de parité destinée à être incorporée, à la réémission, dans l'unité de transfert d'information ayant servi à l'établir, ledit dispositif étant caractérisé en ce qu'il comporte une première mémoire (10) qui sert à la transmission des unités de transfert d'information qu'elle reçoit au niveau d'un port d'entrée, un dispositif (15) d'émission d'unités de transfert d'information, directement connecté en sortie de la première mémoire pour la transmission d'unités de transfert d'information reçues par cette mémoire, un agencement de calcul de parité (13), qui est connecté en parallèle au port d'entrée (D) de la première mémoire pour recevoir les mêmes unités de transfert d'information et une mémoire de parité (14) qui, insérée entre l'agencement de calcul de parité et le dispositif d'émission, est commandée en lecture et en écriture en parallèle à la première mémoire pour permettre l'insertion, dans chaque unité de transfert d'information transmise au dispositif d'émission par la première mémoire, de l'information de parité correspondante, calculée par l'agencement de parité pour cette unité de transfert, qu'elle a temporairement stockée avant de la transmettre au dispositif d'émission auquel elle est reliée. 2/ Dispositif de traitement d'informations de parité, selon la revendication 1, pour équipement de réseau temporel asynchrone de communication dont la première mémoire qui a une capacité de stockage pour plusieurs unités de transfert d'information, est pilotée par l'intermédiaire de moyens d'adressage en lecture et en d'écriture, caractérisé en ce qu'il comporte une mémoire de parité dont la capacité de stockage en nombre d'informations de parité d'unité correspond à la capacité de stockage en nombre d'unités de transfert d'information de la première mémoire, cette mémoire de parité étant pilotée en écriture et en lecture par des moyens (11, 12) assurant une quasi-simultanéité des traitements d'une information de parité par cette mémoire de parité et de l'unité de transfert d'information, dont elle est issue, par la première mémoire. 3/ Dispositif de traitement d'informations de parité, selon la revendication 2, caractérisé en ce que la première mémoire et la mémoire de parité sont pilotées en écriture et en lecture par les mêmes générateurs de pointeurs, l'un (11) assurant l'écriture successive des mots en première mémoire, en particulier celle du dernier des mots sujets à calcul de parité d'une unité de transfert d'information quasisimultanément avec l'écriture en mémoire de parité de l'information de parité produite pour cette unité, l'autre (12) assurant la sortie successive des mots d'une unité temporairement stockée en première mémoire et simultanément la présence en sortie de mémoire de parité de l'information de parité produite pour cette unité. 4/ Dispositif de traitement d'informations de parité, selon au moins l'une des revendications 1 à 3, caractérisé en ce que la mémoire de parité est une mémoire de type premier entré-premier sorti, comme la première mémoire.