Brevet FR2706703A1 — publié le 19941223

La présente invention porte généralement sur un convertisseur analogique/numérique (CAN), et plus spécialement sur un CAN sigma-delta stabilisé par découpage utilisant un stabiliseur à découpage pour supprimer les bruits à basse fréquence du circuit, afin d'accroître fortement la résolution du CAN sigma-delta. Actuellement, les circuits d'interface du CAN sigma-delta ont été largement utilisés dans les produits d'application VLSI (intégration à très haute densité). Par exemple, dans le cas des produits de télécommunication, ils peuvent être appliqués à l'interface U du réseau numérique à intégration de services (RNIS), au modem 9600 (modem V.32, 9600 bps), au codeur- décodeur en modulation par impulsions codées (PCM CODEC), etc. Dans les produits électroniques grand public, ils peuvent être appliqués aux enregistreurs à bande audio numérique (DAT), aux lecteurs de disques compacts (CD), etc. Dans les produits pour l'instrumentation, ils peuvent être appliqués à des afficheurs numériques de tableau de 5 1/2" pouvant résoudre un signal de I fV. Dans ces systèmes, seule la puce processeur de traitement numérique de signal (DSP) branchée en aval du CAN sigma-delta a besoin d'être différemment conçue pour satisfaire aux exigences des différents produits. C'est pourquoi, on peut s'apercevoir que le CAN sigma-delta est généralement appliqué à différents produits d'application à Cl (circuit intégré). En se référant aux figures 4 et 15, les CAN sigma-delta conventionnels sont constitués typiquement d'un circuit à capacités commutées. Une telle technologie peut se référer à S. R. Norsworth, "Oversampled Sigma- Delta Converter", Atelier ISCAS'90, New Orleans, LA, 30 avril 1990. Le CAN sigma-delta est un système discret en temps, et sa relation entre les signaux d'entrée et de sortie peut être décrite dans le domaine z dans lequel z=e/w et w est une fréquence angulaire. La relation entre w et la fréquence f du signal continu peut être caractérisée par w=2nf/fs, o fs est la fréquence d'échantillonnage du système. La fréquence d'échantillonnage fs = 1/T, o T est la période d'échantillonnage. Si la fréquence du signal continu f est égale à fs/2, la fréquence angulaire w est égale à r. Dans cette spécification, la description pour le CAN sigma-delta est entièrement dans le domaine z. On se référera aux figures 1(a) à 1(e) sur lesquelles un CAN sigma-delta conventionnel 10 est représenté, et sa fonction de transfert peut être caractérisée dans le domaine z par: Y(z)=X(z)ST(z) + Q(z)NT(z), z=e/w o ST(z) est la fonction de transfert du signal, et NT(z) est une fonction de transfert du bruit. Comme le montre la figure 1(b), la fonction -de transfert du signal ST(z) est caractérisée par une bande passante dans la gamme des fréquences basses pour permettre le passage du signal d'entrée à basse fréquence. Comme le montre la figure 1(c), la fonction de transfert du bruit NT(z) est caractérisée par une très grande atténuation dans la gamme des fréquences basses pour atténuer une grande partie du bruit de quantification à basse fréquence qui est généré lorsque le signal d'entrée traverse le convertisseur analogique/numérique A/N (cet A/N est un convertisseur analogique/numérique à faible nombre de bits, et ne délivre normalement qu'un seul bit) du CAN sigma-delta 10. Ainsi, le bruit de quantification ne sera pas trop élevé dans la partie basse fréquence pour perturber le passage du signal normal. Comme illustré par les figures 1(d) et 1(e), le bruit de quantification généré lorsque le signal d'entrée x traverse le CAN sigma-delta 10 est très faible dans la partie basse fréquence. Cependant, étant donné que la fonction de transfert du signal ST(z) a une bande passante dans la gamme des fréquences basses, les bruits à basse fréquence des autres circuits (à l'exception du bruit de quantification), par exemple le bruit 1/f et la tension de décalage de l'amplificateur opérationnel, traverseront aussi le CAN sigma-delta 10 au même moment que le signal à basse fréquence, de sorte que le signal numérique de sortie y sera contaminé. C'est la raison pour laquelle la basse fréquence des circuits empêchera le CAN sigma-delta 10 d'atteindre une résolution plus grande, par exemple > 16 bits. - Des méthodes connues de réduction de la basse fréquence dans un circuit CAN sigma-delta sont normalement dérivées de la méthode de réduction du bruit à basse fréquence dans des circuits à capacités commutées conventionnels, par exemple l'emploi d'un amplificateur opérationnel stabilisé par découpage pour remplacer l'amplificateur opérationnel ( on peut se rapporter au brevet U.S. n 4.939.516) ou la technologie de double échantillonnage corrélé. Comme toutes ces méthodes résolvent ce problème de bruit à basse fréquence du point de vue circuit, elles ne peuvent résoudre qu'une partie du problème. Des exemples typiques de CAN sigma-delta de l'Art connu sont représentés sur les figures 14 à 17. La figure 14 illustre une structure de CAN sigma-delta du premier ordre de l'Art connu, et la figure 15 montre un circuit conçu sur la base de la structure représentée à la figure 14. La figure 16 montre une structure connue d'un CAN sigma-delta à un bit du second ordre à entrée simple/sortie simple, et la figure 17 montre un circuit conçu sur la base de la structure représentée à la figure 16. Les modules de Z-1/(1-Z-1) peuvent être implantés en "e" par le circuit comme représenté sur la figure 5(b). Comme les structures et circuits illustrés par les figures 5(b), 14 à 17 sont tous indépendants de circuits spécialisés, il a été jugé inutile de les décrire plus avant. D'autres CAN sigma-delta antérieurs sont constitués d'une manière semblable, comme illustrés par les brevets U.S. n 5.068.660, 4.983.975, 4.972.436, 4.972.360, 4.939.516 et 4.920.544. L'objectif principal de la présente invention est de fournir un convertisseur analogique/numérique sigma-delta stabilisé par découpage (CAN) pour résoudre le problème du bruit à basse fréquence mentionné ci-dessus et d'accroître ainsi fortement la résolution du CAN sigmadelta. La présente invention aborde ce problème à partir du point de vue système et technologie d'une manière tout à fait différente de celui des circuits dans les techniques de l'Art connu. Un autre objectif de la présente invention est de fournir un CAN sigma-delta stabilisé par découpage présentant des circuits peu complexes, facile à concevoir et pouvant être fabriqué sans aucune technique de traitement spéciale. Conformément à la présente invention, un convertisseur analogique/numérique sigma-delta stabilisé par découpage comprend: un premier multiplicateur discret en temps adapté pour recevoir un signal d'entrée analogique et une première séquence discrète en temps, capable de multiplier le signal d'entrée analogique par la première séquence discrète en temps pour délivrer un signal analogique découpé; un convertisseur analogique/numérique sigma-delta à découpage (CAN) raccordé en série au premier multiplicateur à temps discret afin de recevoir et de convertir le signal analogique découpé en un signal de sortie numérique, le CAN sigmadelta à découpage étant caractérisé dans le domaine z par: Y'(z)=X'(z)ST'(z) + Q(z)NT'(z), z=e/W s o ST'(z) est une fonction de transfert du signal et est caractérisée en ce qu'elle possède une bande passante dans une gamme de fréquences hautes; et NT'(z) est une fonction de transfert du bruit, et caractérisée par une grande atténuation dans la gamme des fréquences hautes. - Conformément à un autre aspect de la présente invention, un CAN sigma- delta stabilisé par découpage comprend en outre un deuxième multiplicateur discret en temps raccordé en série au CAN sigma-delta à découpage afin de recevoir le signal de sortie numérique, le deuxième multiplicateur discret en temps étant adapté pour recevoir une deuxième séquence discrète en temps, et multipliant le signal de sortie numérique par la deuxième séquence discrète en temps pour fournir un signal numérique découpé. La présente invention peut être plus complètement comprise en se référant à la description suivante et aux dessins annexés qui font partie intégrante de cette application: Les figures 1 (a) à 1(e) représentent la structure et les caractéristiques d'un convertisseur analogique/numérique sigma-delta conventionnel (CAN). Les figures 2(a) à 2(h) représentent la structure et les caractéristiques d'un CAN sigma-delta stabilisé par découpage conformément à une première réalisation préférée de la présente invention, laquelle est valable pour l'application d'un circuit entièrement différentiel. - Les figures 3(a) à 3(h) représentent la structure et les caractéristiques d'un CAN sigma-delta stabilisé par découpage conformément à une deuxième réalisation préférée de la présente invention, laquelle est valable pour une application d'un circuit simple entrée/simple sortie. La figure 4 représente les signaux d'horloge de commande indiqués dans tous les schémas de circuits des dessins. Les figures 5(a) et 5(b) illustrent les symboles du domaine z et les schémas électriques de deux modules simple entrée/simple sortie conventionnels. La figure 5(c) illustre le symbole du domaine z et le schéma électrique d'un module simple entrée/simple sortie selon la présente invention. La figure 6(a) illustre le symbole du domaine z et le schéma électrique d'un module conventionnel entièrement différentiel. La figure 6(b) illustre le symbole du domaine z et le schéma électrique d'un module totalement différentiel selon la présente invention. La figure 7(a) illustre le symbole du domaine z et le schéma électrique d'un module de gain conventionnel. La figure 7(b) illustre le symbole du domaine z et le schéma électrique d'un module de gain selon la présente invention. La figure 8 est un organigramme structurel d'un CAN sigma- delta avec z-1/(1 +z-1) comme module, conçu sur la base de la structure représentée à la figure 2. La figure 9 est un schéma électrique de principe d'un CAN sigma-delta stabilisé par découpage à un bit de premier ordre totalement différentiel avec z-1/(1 +z-1) comme module, conçu sur la base de la structure représentée à la figure 8. La figure 10 est un organigramme structurel d'un CAN sigma-delta stabilisé par découpage de premier ordre avec z-1/(1 +z-1) comme module, conçu sur la base de la structure représentée à la figure 3. La figure 1 1 est un schéma électrique de principe d'un CAN sigma-delta stabilisé par découpage à un bit de premier ordre à simple entrée/simple sortie avec z-1/(1 +z-1) comme module, conçu sur la base de la structure représentée à la figure 10. La figure 12 est un organigramme structurel d'un CAN sigma-delta stabilisé par découpage de second ordre avec z-1/(1 +z-1) comme module, conçu sur la base de la structure représentée à la figure 2. La figure 13 est un schéma électrique de principe d'un CAN sigma-delta stabilisé par découpage à un bit de second ordre totalement différentiel avec z-1/(1 +z-1) comme module, conçu sur la base de la structure représentée à la figure 12. La figure 14 est un organigramme structurel d'un CAN sigma-delta de premier ordre conventionnel. La figure 15 est un schéma électrique de principe d'un circuit CAN sigma-delta de premier ordre conventionnel conçu sur la base de la structure de la figure 14, dans lequel une source de bruit équivalente est ajoutée. La figure 16 est un organigramme structurel d'un CAN sigma-delta de second ordre conventionnel. _ La figure 17 est un schéma électrique de principe d'un circuit CAN sigma-delta de second ordre conventionnel conçu sur la base de la structure de la figure 16, dans lequel deux sources de bruit équivalentes sont ajoutées. La figure 18 est semblable à la figure 9, mais une source de bruit équivalente est en outre ajoutée. La figure 19 est semblable à la figure 13, mais deux sources de bruit équivalentes sont en outre ajoutées. Les figures 20(a) et 20(b) montrent les spectres de simulation des circuits représentés sur les figures 15 et 18. Les figures 21(a) et 21(b) montrent les spectres de simulation des circuits représentés sur les figures 17 et 19. Dans la description, deux types de convertisseur analogique/numérique sigma-delta stabilisé par découpage (CAN) de la présente invention sont décrits. La figure 2(a) montre le premier type de structure d'un CAN sigma-delta stabilisé par découpage bk9 qui est valable pour l'implantation d'un circuit totalement différentiel. La figure 3(a) montre le deuxième type de structure d'un CAN sigma-delta stabilisé par découpage bk18 qui est valable pour l'implantation d'un circuit à simple entrée/simple sortie. En se référant maintenant à la figure 2(a), la structure du CAN sigmadelta stabilisé par découpage bk9 selon la première réalisation préférée de la présente invention comprend un multiplicateur discret en temps bkl, un CAN sigma-delta à découpage bk3, et un autre multiplicateur discret en temps bk4, raccordés en série entre eux. Le multiplicateur discret en temps bkl reçoit un signal basse fréquence analogique d'entrée x, et une séquence discrète en temps bk2 composée de signaux numériques "1" et "-1" alternés, et les multiplie pour fournir un signal x'. Le CAN sigma-delta à découpage bk3, spécialement conçu par la présente invention, reçoit et convertit le signal numérique x' du multiplicateur discret en temps bkl en une sortie à signal numérique y'. Le multiplicateur discret en temps bk4 reçoit le signal de sortie y' du CAN sigma-delta à découpage bk3, et une séquence discrète en temps bk5 composée de signaux numériques "1" et "-1" alternés, et les multiplie pour délivrer un signal de sortie numérique y pour le CAN sigma-delta stabilisé par découpage bk9 complet. En se référant aux figures 2(a) à 2(h), les figures 2(b) à 2(d) représentent les caractéristiques du CAN sigma-delta à découpage bk3, et les figures 2(e) à 2(h) sont des schémas des demi-spectres des signaux respectifs en différents points du CAN sigma-delta stabilisé par découpage bk9. L'opération de multiplication conduite par le multiplicateur discret en temps bkl est appelée multiplication "par découpage", et peut moduler le signal à basse fréquence d'entrée x ayant une fréquence centrale à wx, comme montré sur la figure 2(e), en un signal ayant une fréquence centrale à (Or + wx) qui, dans le demi- spectre, est représenté par un signal x' ayant une fréquence centrale à (if - Wx), comme illustré par la figure 2(f). La fonction de transfert du CAN sigma-delta à découpage bk3 peut être caractérisée dans le domaine z par: Y'(z) =X'(z)ST'(z) + Q(z)NT'(z), s = e/W o ST'(z) est la fonction de transfert du signal et NT'(z) est la fonction de transfert de bruit. Comme illustré par la figure 2(c), la fonction de transfert du signal ST'(z) est caractérisée par une bande passante dans la gamme des hautes fréquences, c'est à dire la zone autour de la fréquence angulaire r, pour autoriser le passage du signal haute fréquence d'entrée, c'est à dire la zone autour de la fréquence angulaire if. Comme illustré par la figure 2(d), la fonction de transfert du bruit NT'(z) est caractérisée par une très grande atténuation dans la gamme des hautes fréquences pour atténuer une grande partie du bruit de quantification en haute fréquence qui est généré lorsque le signal d'entrée traverse le convertisseur analogique/numérique A/N (cet A/N est un convertisseur analogique/numérique à faible nombre de bits, délivrant normalement qu'un seul bit) du CAN sigma-delta à découpage bk3. Ainsi, le bruit de quantification ne sera pas trop grand dans les parties à haute fréquence pour interférer avec le passage du signal à haute fréquence normal. La figure 2(g) montre le spectre du signal numérique de sortie y', et le bruit basse fréquence du circuit ajouté à ce moment. La multiplication "par découpage" du multiplicateur discret en temps bk4 découpe le signal de sortie y' du CAN sigma-delta à découpage bk3 afin de délivrer le signal numérique y final désiré. Le spectre du signal numérique y est représenté sur la figure 2(h). Il n'y a donc qu'un faible bruit de quantification dans la gamme des fréquences basses, et le bruit à basse fréquence du circuit est découpé dans la gamme des fréquences hautes par la multiplication "par découpage" du multiplicateur discret en temps bk4, afin de ne pas affecter la résolution. Etant donné que les signaux d'entrée et de sortie du multiplicateur discret en temps bk4 sont tous sous forme numérique, le multiplicateur discret en temps bk4 peut être construit dans la puce processeur de traitement de signe numérique (DSP) raccordée en aval du CAN sigma- delta. C'est à dire que le convertisseur analogique/numérique sigma- delta stabilisé par découpage bk9 de la présente invention peut ne pas tenir compte du multiplicateur discret en temps bk4. En se reportant maintenant à la figure 3(a), la structure du CAN sigmadelta stabilisé- par découpage bk18, selon la seconde réalisation préférée de la présente invention, comprend un multiplicateur discret en temps bk10, un CAN sigma-delta à découpage bk12, et un autre multiplicateur discret en temps bk1 3 raccordés en série entre eux. Le multiplicateur discret en temps bk10 reçoit un signal basse fréquence analogique d'entrée x, et une séquence discrète en temps bk 11 composée de "1" et "0" alternés, et les multiplie pour délivrer un signal x'. Le CAN sigma-delta à découpage bk12 également -spécialement conçu par la présente invention reçoit et convertit le signal de sortie x' du multiplicateur discret en temps bk10 en un signal de sortie numérique y'. Le multiplicateur discret en temps bk13 reçoit le signal de sortie y' du CAN sigma-delta à découpage bk12, et une séquence discrète en temps bk14 composée de "1 ", "-1" alternés, et les multiplie pour délivrer un signal de sortie numérique y pour le CAN sigma-delta complet stabilisé par découpage bk18. En se référant aux figures 3(a) à 3(h), les figures 3(b) à 3(d) représentent les caractéristiques du CAN sigma-delta à découpage bk12, et les figures 3(e) à 3(h) sont des schémas de principe des demi- spectres des signaux respectifs en différents points du CAN sigma-delta stabilisé par découpage bkl18. La multiplication "par découpage" effectuée par le multiplicateur discret en temps bk10 qui reçoit la séquence discrète en temps bkl 1 donne un résultat légèrement différent de la multiplication "par découpage" exécutée par le multiplicateur discret en temps bkl qui reçoit la séquence discrète en temps bk2 comme montré sur la figure 2(a). Le multiplicateur discret en temps bk10 module seulement la moitié du signal basse fréquence d'entrée x ayant une fréquence centrale en wx, comme représenté sur la figure 3(e), en un signal ayant une fréquence centrale en (nr + wx) qui est représentée par un signal ayant une fréquence centrale en (r - wx), tandis que l'autre moitié du signal d'entrée x reste encore dans la gamme des fréquences basses, comme montré sur la figure 3(f). La fonction de transfert du CAN sigma-delta à découpage bk12 peut être caractérisée dans le domaine z: Y'(z) = X'(z)ST'(z) + Q(z)NT'(z), z = e/W o ST'(z) est la fonction de transfert du signal, et NT'(z) est la fonction de transfert du bruit. Comme le montre la figure 3(c), la fonction de transfert du signal ST'(z) est caractérisée par une bande passante dans la gamme des fréquences hautes pour permettre au signal d'entrée à haute fréquence de passer. Comme représenté sur la figure 3(d), la fonction de transfert du bruit NT'(z) est caractérisée par une très forte atténuation dans la gamme des fréquences hautes pour atténuer une grande partie du bruit de quantification en haute fréquence qui est généré lorsque le signal d'entrée passe dans le convertisseur analogique/numérique A/N (cet A/N est un convertisseur analogique/numérique à faible nombre de bits, et ne délivre généralement qu'un seul bit) du CAN sigma-delta à découpage bk12. Ainsi, le bruit de quantification ne sera pas trop grand dans la partie haute fréquence pour perturber le passage du signal à haute fréquence normal. La figure 3(g) montre le spectre du signal de sortie numérique y', et le bruit à basse fréquence du circuit qui s'applique à ce moment. La multiplication "par découpage" du multiplicateur discret en temps bk13 découpe le signal de sortie y' du CAN sigma-delta à découpage bk12 pour délivrer le signal de sortie numérique final y. Le spectre du signal numérique y est représenté sur la figure 3(h). Ainsi, le bruit à basse fréquence du circuit est découpé dans la gamme des fréquences hautes par la multiplication "par découpage" du multiplicateur discret en temps bk13, afin de ne pas affecter la résolution. De plus, une erreur linéaire 0,5 fois moindre sera présente dans cette réalisation parce que seule la moitié du signal d'entrée à basse fréquence x est modulée dans la gamme des fréquences hautes, c'est à dire que le signal d'entrée à basse fréquence x est à moitié atténué avant d'entrer dans le processus 16 de conversion analogique/numérique. Cependant, cette erreur linéaire peut être ultérieurement compensée dans la puce processeur de traitement de signe numérique. Les deux signaux d'entrée et de sortie du multiplicateur discret en temps bk1 3 étant tous deux sous forme numérique, le multiplicateur discret en temps bk1 3 peut être construit dans la puce processeur de traitement numérique de signe (DSP) raccordée an aval du CAN sigma-delta. En d'autres termes, le CAN sigma-delta stabilisé par découpage bk1 8 de la présente invention peut ignorer le multiplicateur discret en temps bk13. En somme, la fonction de la structure du CAN sigma-delta à découpage bk9 selon la première réalisation de la présente invention peut être caractérisée dans te domaine z par: Y(z) = X(z)ST(z) + Q(z)NT(z), z = eJW C'est à dire qu'il effectue la même fonction de transfert que le CAN sigma-delta conventionnel. La fonction de la structure du CAN sigma- delta stabilisé par découpage bk1 8 conformément à la deuxième réalisation de la présente invention peut être caractérisée dans le domaine z par: Y(z) = 0,5X(z) ST(z) + Q(z)NT(z), z = ejw - Il effectue aussi la même fonction de transfert que le CAN sigma-delta conventionnel, à l'exception d'une erreur linéaire 0,5 fois moindre. Comme mentionné ci-dessus, cette erreur linéaire peut être compensée dans la puce DSP. C'est la raison pour laquelle les structures des CAN sigma-delta stabilisés par découpage bk9 et bk18, non seulement réalisent la même fonction que le CAN sigma-delta conventionnel, mais aussi peuvent supprimer les bruits à basse fréquence du circuit afin d'accroître la résolution du convertisseur. Les deux structures, décrites ci-dessus, de la présente invention peuvent être implantées par le circuit à capacités commutées. Trois exemples de circuits d'application sont décrits ci-dessous à titre de référence. Il est à noter que les signaux de commande de tous les circuits dans les figures sont représentés sur la figure 4, et comprennent six signaux d'horloge de commande 1, 2, 11, 12, 21, 22. La période T montrée sur la figure 4 correspond à la fréquence d'échantillonnage du système des structures de la présente invention. En se référant à la figure 4, les signaux d'horloge 1 et 2 ont la même période d'échantillonnage T et ne se chevauchent pas. Les signaux d'horloge 11 et 12 ont la même période d'échantillonnage 2T et ne se chevauchent pas tandis qu'ils chevauchent le signal d'horloge 1. Les signaux d'horloge 21 et 22 ont la même période d'échantillonnage 2T et ne se chevauchent pas tandis qu'ils chevauchent le signal d'horloge 2. Il faut aussi noter que tous les modules A/N dans les trois exemples peuvent être implantés par un comparateur et que tous les modules N/A peuvent être implantés par une sortie de tension positive/négative commandée par un signal numérique à un bit. Les exemples de circuits des autres modules sont représentés sur les figures 5(a) à 5(c), 6(a), 6(b), 7(a) et 7(b). Dans ces figures, sont montrés des exemples de circuits conventionnels, des exemples de circuits construits pour la présente invention, et les symboles du domaine z de tous les circuits modulaires. Par exemple, la figure 7(a) montre un différentiateur à découpage à capacités commutées conventionnel, les figures 5(c) et 6(b) montrent deux intégrateurs à découpage à capacités commutées ck25 et ck26 de la présente invention, et la figure 7(b) représente un différentiateur à découpage à capacités commutées ck27. Puisque ces circuits sont clairs pour l'Homme de Métier du domaine, il a été jugé inutile de les décrire plus avant. En se référant à la figure 8, on observe la structure d'un CAN sigma-delta stabilisé par découpage du premier ordre bk30 avec z- 1/(1 +z-1) comme module, conçue sur la base de la structure du CAN sigmadelta stabilisé par découpage bk9 de la présente invention telle que représentée sur la figure 2(a). La figure 9 montre un CAN sigma- delta stabilisé par découpage à un bit de premier ordre totalement différentiel avec z-1/(1+z -1) comme module, conçu sur la base de la structure bk30 représentée à la figure 8. Les modules bk27, bk28 et bk29 dans la structure bk30 de la figure 8 correspondent respectivement aux modules ckl, ck2 et ck3 dans le circuit ck4 de la figure 9. Le module bk22 dans la structure bk30 de la figure 8 peut être implanté par le circuit ck26 montré sur la figure 6(b). Le module bk27 peut être implanté à l'aide des signaux d'horloge 11 et 12 pour commander les signaux différentiels, comme représenté sur la figure 9. Le module bk29 peut être implanté à l'aide des signaux d'horloge 11 et 12 pour commander la logique positive (Q) et la logique négative (Q) du - comparateur cpl, coçmme illustré par la figure 9. En se référant à la figure 10, on observe la structure d'un CAN sigmadelta stabilisé par découpage du premier ordre bk42 avec Z-1/(1 +Z-1) comme module, conçue sur la base de la structure du CAN sigma-delta stabilisé par découpage bk18 de la présente invention telle que représentée sur la figure 3(a). La figure 11 montre un CAN sigma- delta stabilisé par découpage à un bit de premier ordre ck8 avec Z-1/(1 + Z-1) comme module, conçu sur la base de la structure bk42 de la figure 10. Les modules bk39, bk40 et bk41 dans la structure bk42 de la figure 10 correspondent respectivement aux modules ck5, ck6 et ck7 dans le circuit ck8 de la figure 11. Le module bk34 dans la structure bk42 de la figure 10 peut êfre implanté par le circuit ck25 montré sur la figure 5(c). Le module bk39 peut être implanté à l'aide des signaux d'horloge 11 et 12 pour commander les signaux différentiels, comme représenté sur la figure 11. Le module bk41 peut être implanté à l'aide des signaux d'horloge 11 et 12 pour commander la logique positive (Q) et la logique négative (Q) du comparateur cp2, comme montré sur la figure 11. En se référant à la figure 12, on observe la structure d'un CAN sigma-delta stabilisé par découpage de deuxième ordre bk57 avec Z-1/(1 +Z- 1) comme module, conçue sur la base de la structure du CAN sigma-delta stabilisé par découpage bk9 de la présente invention telle que représentée sur la figure 2. La figure 13 montre un CAN sigma-delta stabilisé par découpage à un bit de deuxième ordre totalement différentiel ck12 avec Z-1/(1 +Z-1) comme module, conçu sur la base de la structure bk57 de la figure 12. Les modules bk54, bk55 et bk56 dans la structure bk57 de la figure 12 correspondent respectivement aux modules ck9, ck10 et ck11 dans le circuit ck12 de la figure 13. Les modules bk46 et bk49 dans la structure bk57 de la figure 12 peuvent être implantés par le circuit ck26 montré sur la figure 6(b). Le module bk54 peut être implanté à l'aide des signaux d'horloge 11 et 12 pour commander les signaux différentiels, comme représenté sur la figure 13. Le module bk56 peut être implanté à l'aide des signaux d'horloge 11 et 12 pour commander la logique positive (Q) et la logique négative (Q) du comparateur cp3, comme montré sur la figure 13. Naturellement, en plus des exemples décrits ci-dessus, différents circuits et structures peuvent être conçus sur la base de la structure du CAN sigma-delta stabilisé par découpage bk9 ou bk1 8 de la présente invention. Par exemple, le CAN sigma-delta stabilisé par découpage à un bit de deuxième ordre à simple entrée/simple sortie avec z1/(1 +z-1) comme module; le CAN sigma-delta stabilisé par découpage à un bit du premier ordre totalement différentiel avec (1-z-1) comme module; le CAN sigma-delta stabilisé par découpage à un bit du deuxième ordre totalement différentiel avec (1-z-1) comme module; le CAN sigma-delta stabilisé par découpage à un bit du deuxième ordre totalement différentiel avec (1 +Z-1) comme module, etc. Il faut comprendre que le gain des circuits de la présente invention peut être ajusté en fonction des exigences des applications. Afin de vérifier les avantages de la présente invention qui supprime les bruits à basse fréquence des circuits et augmente la résolution du convertisseur, on décrit ci-dessous les comparaisons de simulation entre les circuits conventionnels montrés sur les figures 15 et 17, et les circuits de la présente invention montrés sur les figures 18 et 19. Le circuit de la figure 15 est conçu à partir de la structure du CAN sigma-delta du premier ordre conventionnel de la figure 14. Une source de tension de bruit équivalente el est ajoutée à l'avant de l'amplificateur opérationnel al représenté sur la figure 15, et la simulation est obtenue avec l'utilisation du logiciel de simulation de circuit à capacités commutées SWICAP2 développé par K. Suyama et S.C. Fang de l'université de Columbia, U.S.A. Le signal d'entrée est une onde sinusoïdale à la fréquence 10 kHz, et la fréquence d'échantillonnage est de 1024 kHz. Il y a 4096 signaux de sortie pour l'analyse du spectre. Lorsque la source de bruit el est égale à zéro, c'est à dire dans une condition exempte de bruit, le résultat de la simulation est représenté par un trait plein sur la figure 20(a). Lorsque la source de bruit el est une onde sinusoïdale de 1 kHz, c'est à dire une condition de bruit, le résultat de la simulation est représenté par une ligne en pointillé sur la figure 20(a). On aperçoit nettement à partir de la figure 20(a) que le signal de sortie est contaminé par le bruit à basse fréquence. La figure 18 est identique à la figure 9, mais une source de tension de bruit équivalente el est ajoutée à l'entrée de l'amplificateur opérationnel a4. En utilisant les mêmes paramètres et conditions que ci- dessus, les résultats de la simulation sont tracés sur la figure 20(b). On aperçoit nettement à partir de la figure 20(b) que les résultats de la simulation sont presque identiques dans les deux conditions avec et sans bruit. C'est pourquoi, l'immunité contre la contamination du bruit à basse fréquence est vérifiée dans le circuit de la présente invention. Le circuit de la figure 17 est conçu à partir de la structure du CAN sigma-delta du deuxième ordre conventionnel de la figure 16. Deux sources de tension de bruit équivalentes el et e2, nécessaires pour la simulation, sont respectivement ajoutées à l'avant des amplificateurs opérationnels a2 et a3 représentés sur la figure 17, et la simulation est également-obtenue avec l'utilisation du logiciel de simulation de circuit à capacités commutées SWICAP2. Le signal d'entrée est une onde sinusoïdale de fréquence 10 kHz, et la fréquence d'échantillonnage est de 1024 kHz. Il y a 4096 signaux de sortie pour I'analyse du spectre. Lorsque les deux sources de bruit el et e2 sont égales à zéro, c'est à dire dans une condition exempte de bruit, le résultat de la simulation est représenté par un trait plein sur la figure 21(a). Lorsque la source de bruit el est une onde sinusoïdale de 1 kHz _et la source de bruit e2 est une onde sinusoïdale de 4 kHz, c'est à dire une condition de bruit, le résultat de la simulation est représenté par une ligne en pointillé sur la figure 21(a). On aperçoit nettement à partir de la figure 21(a) que le signal de sortie est contaminé par le bruit à basse fréquence. La figure 19 est identique à la figure 13, mais deux sources de tension de bruit équivalentes el et e2 sont ajoutées respectivement à I'entrée des amplificateurs opérationnels a5 et a6. En utilisant les mêmes paramètres et conditions que ci-dessus, les résultats de la simulation sont tracés sur la figure 21(b). On aperçoit nettement à partir de la figure 21(b) que les résultats de la simulation sont presque identiques dans les deux conditions avec et sans bruit. C'est pourquoi, I'immunité contre la contamination du bruit à basse fréquence est à nouveau vérifiée dans le circuit de la présente invention. On a vérifié, à partir à la fois de la dérivation théorique et de la simulation par ordinateur, que la présente invention était immunisée contre le bruit à basse fréquence, de sorte que la résolution du CAN sigma-delta puisse être fortement augmentée. La présente invention convient donc particulièrement pour des applications avec les circuits de conversion analogique/numérique sigma-delta à haute résolution (> 16 bits). Bien que l'invention ait été décrite en fonction de ce qui est actuellement considéré comme étant les réalisations les plus pratiques et préférées, il faut comprendre que l'invention ne doit pas être limitée aux réalisations décrites. Au contraire, elle est destinée à recouvrir différentes modifications et dispositions similaires. En ce qui concerne le champ d'application, l'interprétation la plus large doit être accordée afin d'englober l'ensemble de ces modifications et structures semblables. REVENDICATIONS 1. Convertisseur analogique/numérique sigma-delta stabilisé par découpage (CAN) comprenant: un premier multiplicateur discret en temps adapté pour recevoir un signal d'entrée analogique et une première séquence discrète en temps, et pour multiplier ledit signal d'entrée analogique par ladite première séquence discrète en temps pour obtenir un signal analogique découpé; et un convertisseur analogique/numérique sigma-delta à 1io découpage (CAN) raccordé en série au-dit premier multiplicateur discret en temps afin de recevoir et de convertir ledit signal analogique découpé en un signal de sortie numérique, ledit convertisseur analogique/numérique sigma-delta stabilisé par découpage étant caractérisé dans le domaine z par: Y'(z)-X'(z) ST'(z) + Q(z)NT'(z), z=e/W o ST'(z) est une fonction de transfert du signal, en ce qu'elle a une bande passante dans la gamme des hautes fréquences; en ce que NT'(z) est une fonction de transfert du bruit, et en ce qu'elle a une grande atténuation dans ladite gamme des hautes fréquences. 2. Convertisseur analogique/numérique sigma-delta stabilisé par découpage, selon la revendication 1, caractérisé en ce que ladite première séquence discrète en temps est composée de signaux numériques "1" et "-1" alternés. 3. Convertisseur analogique/numérique sigma-delta stabilisé par découpage, selon la revendication 1, caractérisé en ce que ladite première séquence discrète en temps est composée de signaux numériques "1" et "O" alternés. 4. Convertisseur analogique/numérique sigma-delta stabilisé -par découpage, selon la revendication 2, caractérisé en ce qu'il comprend en outre un deuxième multiplicateur discret en temps raccordé en série au-dit CAN sigma-delta à découpage afin de recevoir ledit signal de sortie numérique, ledit deuxième multiplicateur discret en temps étant adapté pour recevoir une deuxième séquence discrète en temps, et multipliant ledit signal de sortie numérique par ladite deuxième séquence discrète en temps pour produire un signal numérique découpé. 5. Convertisseur analogique/numérique sigma-delta stabilisé par découpage, selon la revendication 4, caractérisé en ce que ladite deuxième séquence discrète en temps est constituée de signaux numériques "1" et "-1" alternés. 6. Convertisseur analogique/numérique sigma-delta stabilisé par découpage, selon la revendication 5, caractérisé en ce que ladite gamme des hautes fréquences est dans un intervalle autour de la fréquence angulaire r. 7. Convertisseur analogique/numérique sigma-delta stabilisé par découpage, selon la revendication 3, caractérisé en ce qu'il comprend en outre un deuxième multiplicateur discret en temps raccordé en série au-dit convertisseur analogique/numérique sigma-delta à découpage afin de recevoir ledit signal de sortie numérique, ledit deuxième multiplicateur discret en temps étant adapté pour recevoir une deuxième séquence discrète en temps, et multipliant ledit signal de sortie numérique par ladite deuxième séquence discrète en temps pour produire un signal numérique découpé. 8. Convertisseur analogique/numérique sigma-delta stabilisé par découpage, selon la revendication 7, caractérisé en ce que ladite deuxième séquence discrète en temps est constituée de signaux numériques "1" et "-1" alternés. 9. Convertisseur analogique/numérique sigma-delta stabilisé par découpage, selon la revendication 8, caractérisé en ce que ladite gamme des hautes fréquences est dans un intervalle autour d'une fréquence angulaire rr.