Brevet FR2702907A1 — publié le 19940923

Circuit de décryptage d'échantillons réparti parallèle pour une couche physique à mode de transfert asynchrone à base de cellules La présente invention concerne un circuit de décryptage d'échantillons réparti parallèle pour une couche physique à mode de transfert asynchrone (ci-après désigné ATM) à base de cellules selon la recommandation I 432 du Comité Consultatif International Télégraphique et Téléphonique (CCITT). D'une manière générale, le cryptage de données de transmission côté émetteur est très utile dans les communications de données car il offre de nombreux avantages. Le cryptage supprime la production en continu du même signal (" 1 " ou " 0 ") pour faciliter l'extraction d'un signal d'horloge côté récepteur De même, le cryptage range à une adresse calculée les données de transmission pour réduire des effets d'interférence entre des codes Côté récepteur, le décryptage des données cryptées est réalisé pour en récupérer les informations initiales et transférer les informations récupérées à l'utilisateur La recommandation I 432 du CCITT concerne un crypteur d'échantillons réparti pour une couche physique ATM à base de cellules qui est une sorte de crypteur synchrone de trame dont un polynôme caractéristique est donné par x 31 + x 28 + 1. Avec le crypteur d'échantillons réparti, le cryptage est réalisé en ce qui concerne 53 octets de cellules ATM, à l'exception du 5 ième octet qui correspond à un code de contrôle d'erreur d'en-tête (HEC) Des échantillons d'un générateur de séquence binaire pseudo-aléatoire (PRBS) sont prélevés périodiquement et transmis côté récepteur Côté récepteur, la PRBS d'un décrypteur est synchronisée avec celle du crypteur situé côté émetteur à l'aide des échantillons du générateur de PRBS. Lorsque l'on utilise le cryptage série conventionnel, il faut un dispositif à semiconducteur doté d'une vitesse de fonctionnement supérieure à 155,52 mégaoctets par seconde ou 622,080 mégaoctets par seconde, ce qui correspond à une vitesse de transmission de la couche physique ATM, pour pouvoir mettre en oeuvre le décrypteur Toutefois, un dispositif à semiconducteur de ce type a un coût élevé et est difficile à réaliser. La présente invention a par conséquent été conçue au vu du problème cidessus et a pour but de proposer un circuit de décryptage d'échantillons réparti parallèle pour une couche physique ATM à base de cellules, dans lequel une vitesse de fonctionnement du circuit peut être réduite (par exemple, à 19,44 mégaoctets par seconde lorsqu'une vitesse de transmission de la couche physique ATM est de 155,52 mégaoctets par seconde) par un procédé parallèle à 8 binaires utilisant un semiconducteur général. Conformément à la présente invention, ce but peut être atteint grâce à un circuit de décryptage d'échantillons réparti parallèle pour une couche physique ATM à base de cellules, comprenant des moyens générateurs de PRBS destinés à générer un nombre aléatoire à 8 binaires, lorsqu'ils sont réglés sur une quelconque valeur autre que " O ", en réponse à un signal de réglage de valeur initiale lors d'une initialisation, pour exécuter un polynôme générateur donné par x 31 + X 23 + 1 en vue d'un décryptage d'échantillons réparti; des moyens décrypteurs destinés à additionner respectivement 8 binaires de données de réception aux 8 binaires du nombre aléatoire provenant des moyens générateurs de PRBS pour réaliser le décryptage des données de réception, et à délivrer en sortie les binaires de données décryptées; et des moyens de traitement d'échantillons sensibles à un signal d'horloge d'échantillonnage externe et à un signal d'horloge synchrone externe pour, en vue d'une synchronisation des moyens décrypteurs, extraire comme premier et second échantillons deux binaires du nombre aléatoire à 8 binaires provenant des moyens générateurs de PRBS, pour extraire, comme échantillons de PRBS d'un émetteur des premier et second binaires de poids le plus fort d'un signal de syndrome provenant d'une partie de délinéation de cellule d'un récepteur à couche physique ATM à base de cellules, pour comparer les uns avec les autres les premier et second échantillons extraits et les premier et second binaires de poids le plus fort du signal de syndrome extraits, et pour délivrer en sortie des premier et second signaux synchrones pour les moyens générateurs de PRBS en fonction du résultat de la comparaison. Ce qui précède ainsi que d'autres buts, caractéristiques et avantages de la présente invention ressortiront plus clairement de la description détaillée suivante d'un mode de réalisation préféré, donnée à titre d'exemple nullement limitatif en référence aux dessins annexés dans lesquels: la figure 1 est un schéma-blocs d'un récepteur à couche physique ATM à base de cellules auquel est appliqué la présente invention; la figure 2 est un schéma-blocs d'un circuit de décryptage d'échantillons réparti parallèle du récepteur de la figure 1, conforme à la présente invention; la figure 3 est un schéma de circuit d'un générateur de PRBS prévu dans le circuit de décryptage de la figure 2; les figures 4 à 7 sont respectivement des schémas de circuits de correction prévus dans le générateur de PRBS de la figure 3; la figure 8 est un schéma de circuit d'un processeur d'échantillons prévu dans le circuit de décryptage de la figure 2; et la figure 9 est un schéma de circuit d'un décrypteur du circuit de décryptage de la figure 2. En référence à la figure 1, on peut voir un schéma-blocs d'un récepteur à couche physique ATM à base de cellules auquel la présente invention est appliquée Comme on peut le voir sur ce dessin, le récepteur à couche physique ATM à base de cellules comprend un organe de commande 16 destiné à générer un signal d'horloge comme signal de commande, une partie d'interface de ligne 11 destinée à recevoir des données de cellule ATM à partir d'un milieu de transmission et à extraire un signal d'horloge des données de cellule ATM reçues, une partie de délinéation de cellule 12 destinée à calculer un syndrome à l'aide d'un code HEC des données de cellule ATM reçues par la partie d'interface de ligne 11 pour trouver une limite de cellule, un circuit de décryptage d'échantillons réparti (DS) destiné à décrypter les données de cellule ATM synchronisées par la partie de délinéation de cellule 12, une partie de traitement de cellule 14 reliée au circuit de décryptage DS 13 pour déterminer si une cellule reçue est une cellule ATM ou une cellule d'entretien d'exploitation et de gestion (OAM) et pour transmettre la cellule ATM déterminée à une couche ATM, et une partie de traitement de cellule OAM 15 destinée à recevoir la cellule OAM à partir de la partie de traitement de cellule 14 et à réaliser un entretien d'exploitation et de gestion de la cellule OAM reçue. En référence à la figure 2, on peut voir un schéma-blocs du circuit de décryptage DS parallèle 13 du récepteur de la figure 1, conforme à la présente invention Comme on peut le voir sur ce dessin, le circuit de décryptage DS 13 comprend un décrypteur 21, un générateur de PRBS 22 et un processeur d'échantillons 23. Le générateur de PRBS 22 est adapté pour, lorsqu'il est réglé à une quelconque valeur autre que "O", générer un nombre aléatoire à 8 binaires en réponse à un signal de réglage de valeur initiale SETB lors d'une initialisation, afin d'exécuter un polynôme générateur (x 31 + x 28 + 1) en vue d'un décryptage d'échantillons réparti. Le décrypteur 21 est adapté pour additionner respectivement 8 binaires RD 7 à RDO de données de réception aux 8 binaires PN 7 à PNO du nombre aléatoire provenant du générateur de PRBS 22, pour réaliser le décryptage des données de réception et pour fournir en sortie les binaires de données décryptées TD 7 à TDO. Le processeur d'échantillons 23 est adapté pour, en vue d'une synchronisation du décrypteur 21, extraire comme premier et second échantillons RSAM 1 et RSAMO, deux binaires du nombre aléatoire à 8 binaires provenant du générateur de PRBS 22 en réponse à un signal d'horloge d'échantillonnage externe SAMCLK et à un signal d'horloge synchrone externe SYNCLK Précisément, le 2nd binaire du nombre aléatoire à additionner au 5 ème octet de la cellule ATM est extrait comme premier échantillon RSAM 1, et le 6 ème binaire du nombre aléatoire à additionner au 31 ème octet de la cellule ATM est extrait comme second échantillon RSAMO. De même, le processeur d'échantillons 23 extrait des premier et second binaires de poids le plus fort SYND 7 et SYND 6 d'un signal de syndrome provenant de la partie de délinéation de cellule 12 du récepteur à couche physique ATM à base de cellules comme échantillons de PRBS d'émetteur en réponse au signal d'horloge d'échantillonnage externe SAMCLK et au signal d'horloge synchrone externe SYNCLK. Le processeur d'échantillons 23 compare les uns avec les autres les premier et second échantillons RSAM 1 et RSAMO extraits et les premier et second binaires de poids le plus fort SYND 7 et SYND 6 du signal de syndrome extraits et délivre en sortie des premier et second signaux synchrones CRR 1 et CRRO pour le générateur de PRBS 22 en fonction du résultat de la comparaison. Les échantillons de PRBS de l'émetteur sont additionnés à 2 binaires de poids le plus fort du code HEC et transmis au récepteur Le code HEC se présente sous la forme de l'addition de B'01010101 à un code CRC concernant 4 octets d'en-tête de cellule En l'absence d'erreur, un calcul du syndrome à l'aide d'un polynôme générateur de CRC a pour résultat B'01010101 Etant donné que les échantillons de PRBS de l'émetteur ont été additionnés au syndrome, ils constituent le premier binaire de poids le plus fort et le second binaire de poids le plus fort inversé du syndrome calculé par la partie de délinéation de cellule 12. En se référant à la figure 3, on peut voir un schéma de circuit du générateur de PRBS 22 du circuit de décryptage de la figure 2 Comme le montre ce dessin, le générateur de PRBS 22 comprend des premier à quatrième registres à étages 32-1 à 32-4 montés en série, dont chacun possède une borne de réglage SB destinée à recevoir en entrée le signal de réglage de valeur initiale SETB. Des première à huitième portes OU exclusif 31-8 à 31-1 sont prévues dans le générateur de PRBS 22 pour recevoir en entrée des sorties provenant des troisième et quatrième registres à étages 32-3 et 32-4 et pour délivrer respectivement en sortie les 8 binaires PN 7 à PNO du nombre aléatoire. Un premier circuit de correction 33 est monté entre des bornes de sortie des seconde à huitième portes OU exclusif 31-7 à 31-1 et des bornes d'entrée du premier registre à étages 32-1 pour transférer les second à huitième binaires PN 6 à PNO du nombre aléatoire provenant des seconde à huitième portes OU exclusif 31-7 à 31-1, à l'exception du premier binaire PN 7 provenant de la première porte OU exclusif 31-8, au premier registre à étages 32-1. Un second circuit de correction 34 est monté entre des bornes de sortie du premier registre à étages 32-1 et de la première porte OU exclusif 31- 8 et des bornes d'entrée du second registre à étages 32-2 pour transférer une sortie à 7 binaires provenant du premier registre à étages 32-1 et le premier binaire PN 7 provenant de la première porte OU exclusif 31-8 au second registre à étages 32-2. Un troisième circuit de correction 35 est monté entre des bornes de sortie du second registre à étages 32-2 et des bornes d'entrée du troisième registre à étages 32-3 pour transférer une sortie à 8 binaires du second registre à étages 32-2 au troisième registre à étages 32-3. Un quatrième circuit de correction 36 est monté entre des bornes de sortie du troisième registre à étages 32-3 et des bornes d'entrée du quatrième registre à étages 32-4 pour transférer une sortie à 8 binaires du troisième registre à étages 32-3 au quatrième registre à étages 32-4. Chacun des premier à quatrième circuits de correction 33 à 36 inverse des données de transition d'entrée vers un registre correspondant des premier à quatrième registres à étages 32-1 à 32-4 en réponse aux premier et second signaux synchrones CRR 1 et CRRO provenant du processeur d'échantillons 23. La PRBS parallèle provenant des première à huitième portes OU exclusif 31-8 à 31-1 satisfait au polynôme générateur (x 31 + x 28 + 1). Le binaire de sortie B 6 (le second binaire du nombre aléatoire) et le binaire de sortie B 2 (le sixième binaire du nombre aléatoire) provenant du circuit de correction 33 sont extraits en tant que premier et second échantillons RSAMO et RSAM 1 par le processeur d'échantillons 23. Ici, la référence CLK, non décrite, désigne un signal d'horloge du système, fourni aux registres à étages 32-1 à 32-4. En se référant à la figure 4, on peut voir un schéma du premier circuit de correction 33 du générateur de PRBS 22 de la figure 3 Comme le montre ce dessin, le premier circuit de correction 33 comprend une porte OU exclusif 41 qui possède une première borne d'entrée destinée à recevoir le second binaire PN 6 du nombre aléatoire de PRBS à partir de la seconde porte OU exclusif 31-7, une seconde borne d'entrée reliée à la terre, et une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 42 possède une première borne d'entrée destinée à recevoir le troisième binaire PN 5 du nombre aléatoire de PRBS à partir de la troisième porte OU exclusif 31-6, une seconde borne d'entrée destinée à recevoir le second signal synchrone CRRO à partir du processeur d'échantillons 23, et une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 43 possède une première borne d'entrée destinée à recevoir le quatrième binaire PN 4 du nombre aléatoire de PRBS à partir de la quatrième porte OU exclusif 31-5, une seconde borne d'entrée destinée à recevoir le premier signal synchrone CRR 1 à partir du processeur d'échantillons 23, et une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 44 possède une première borne d'entrée destinée à recevoir le cinquième binaire PN 3 du nombre aléatoire de PRBS à partir de la cinquième porte OU exclusif 31-4, une seconde borne d'entrée reliée à la terre, et une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 45 possède une première borne d'entrée destinée à recevoir le sixième binaire PN 2 du nombre aléatoire de PRBS à partir de la sixième porte OU exclusif 31-3, une seconde borne d'entrée reliée à la terre, et une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 46 possède une première borne d'entrée destinée à recevoir le septième binaire PN 1 du nombre aléatoire de PRBS à partir de la septième porte OU exclusif 31-2, une seconde borne d'entrée destinée à recevoir le premier signal synchrone CRR 1 à partir du processeur d'échantillons 23, et une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 47 possède une première borne d'entrée destinée à recevoir le huitième binaire PNO du nombre aléatoire de PRBS à partir de la huitième porte OU exclusif 31-1, une seconde borne d'entrée destinée à recevoir le second signal synchrone CRRO à partir du processeur d'échantillons 23, et une borne de sortie destinée à délivrer un binaire corrigé. En référence à la figure 5, on peut voir un schéma du second circuit de correction 34 du générateur de PRBS 22 de la figure 3 Comme le montre ce dessin, le second circuit de correction 34 comprend une porte OU 59 destinée à exécuter l'opération OU des premier et second signaux synchrones CRR 1 et CRRO provenant du processeur d'échantillons 23, et une porte OU exclusif 51 pourvue d'une première borne d'entrée destinée à recevoir le premier binaire provenant du premier registre à étages 32-1, d'une seconde borne d'entrée destinée à recevoir un signal de sortie à partir de la porte OU 59, et d'une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 52 possède une première borne d'entrée destinée à recevoir le second binaire à partir du premier registre à étages 32-1, une seconde borne d'entrée destinée à recevoir le signal de sortie provenant de la porte OU 59, et une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 53 possède une première borne d'entrée destinée à recevoir le troisième binaire provenant du premier registre à étages 32-1, une seconde borne d'entrée destinée à recevoir le second signal synchrone CRRO provenant du processeur d'échantillons 23, et une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 54 possède une première borne d'entrée destinée à recevoir le quatrième binaire provenant du premier registre à étages 32-1, une seconde borne d'entrée reliée à la terre, et une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 55 possède une première borne d'entrée destinée à recevoir le cinquième binaire provenant du premier registre à étages 32-1, une seconde borne d'entrée destinée à recevoir le second signal synchrone CRRO provenant du processeur d'échantillons 23, et une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 56 possède une première borne d'entrée destinée à recevoir le sixième binaire provenant du premier registre à étages 32-1, une seconde borne d'entrée destinée à recevoir le signal de sortie provenant de la porte OU 59, et une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 57 possède une première borne d'entrée destinée à recevoir le septième binaire provenant du premier registre à étages 32-1, une seconde borne d'entrée reliée à la terre, et une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 58 possède une première borne d'entrée destinée à recevoir le premier binaire PN 7 du nombre aléatoire de PRBS provenant de la première porte OU exclusif 31-8, une seconde borne d'entrée reliée à la terre, et une borne de sortie destinée à délivrer un binaire corrigé. En référence à la figure 6, on peut voir un schéma du troisième circuit de correction 35 du générateur de PRBS 22 de la figure 3 Comme le montre ce dessin, le troisième circuit de correction 35 comprend une porte OU 69 destinée à exécuter l'opération OU des premier et second signaux synchrones CRR 1 et CRRO provenant du processeur d'échantillons 23, et une porte OU exclusif 61 pourvue d'une première borne d'entrée destinée à recevoir le premier binaire provenant du second registre à étages 32-2, d'une seconde borne d'entrée destinée à recevoir un signal de sortie provenant de la porte OU 69, et d'une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 62 possède une première borne d'entrée destinée à recevoir le second binaire provenant du second registre à étages 32-2, une second borne d'entrée destinée à recevoir le signal de sortie provenant de la porte OU 69, et une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 63 possède une première borne d'entrée destinée à recevoir le troisième binaire provenant du second registre à étages 32-2, une seconde borne d'entrée reliée à la terre, et une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 64 possède une première borne d'entrée destinée à recevoir le quatrième binaire provenant du second registre à étages 32-2, une seconde borne d'entrée reliée à la terre, et une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 65 possède une première borne d'entrée destinée à recevoir le cinquième binaire provenant du second registre à étages 32-2, une seconde borne d'entrée destinée à recevoir le signal de sortie provenant de la porte OU 69, et une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 66 possède une première borne d'entrée destinée à recevoir le sixième binaire provenant du second registre à étages 32-2, une seconde borne d'entrée destinée à recevoir le signal de sortie provenant de la porte il OU 69, et une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 67 possède une première borne d'entrée destinée à recevoir le septième binaire provenant du second registre à étages 32-2, une seconde borne d'entrée destinée à recevoir le premier signal synchrone CRR 1 provenant du processeur d'échantillons 23 et, une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 68 possède une première borne d'entrée destinée à recevoir le huitième binaire provenant du second registre à étages 32-2, une seconde borne d'entrée reliée à la terre, et une borne de sortie destinée à délivrer un binaire corrigé. En se référent à la figure 7, on peut voir un schéma du quatrième circuit de correction 36 du générateur de PRBS 22 de la figure 3 Comme le montre ce dessin, le quatrième circuit de correction 36 comprend une porte OU 79 destinée à exécuter l'opération OU des premier et second signaux synchrones CRR 1 et CRRO provenant du processeur d'échantillons 23 et une porte OU exclusif 71 pourvue d'une première borne d'entrée destinée à recevoir le premier binaire provenant du troisième registre à étages 32-3, d'une seconde borne d'entrée destinée à recevoir le premier signal synchrone CRR 1 provenant du processeur d'échantillons 23, et d'une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 72 possède une première borne d'entrée destinée à recevoir le second binaire provenant du troisième registre à étages 32-3, une seconde borne d'entrée destinée à recevoir un signal de sortie provenant de la porte OU 79, et une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 73 possède une première borne d'entrée destinée à recevoir le troisième binaire provenant du troisième registre à étages 32-3, une seconde borne d'entrée reliée à la terre, et une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 74 possède une première borne d'entrée destinée à recevoir le quatrième binaire provenant du troisième registre à étages 32-3, une seconde borne d'entrée destinée à recevoir le premier signal synchrone CRR 1 provenant du processeur d'échantillons 23, et une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 75 possède une première borne d'entrée destinée à recevoir le cinquième binaire provenant du troisième registre à étages 32-3, une seconde borne d'entrée destinée à recevoir le signal de sortie provenant de la porte OU 79, et une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 76 possède une première borne d'entrée destinée à recevoir le sixième binaire provenant du troisième registre à étages 32-3, une seconde borne d'entrée destinée à recevoir le signal de sortie provenant de la porte OU 79, et une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 77 possède une première borne d'entrée destinée à recevoir le septième binaire provenant du troisième registre à étages 32-3, une seconde borne d'entrée reliée à la terre, et une borne de sortie destinée à délivrer un binaire corrigé. Une porte OU exclusif 78 possède une première borne d'entrée destinée à recevoir le huitième binaire provenant du troisième registre à étages 32-3, une seconde borne d'entrée destinée à recevoir le second signal synchrone CRRO provenant du processeur d'échantillons 23, et une borne de sortie destinée à délivrer un binaire corrigé. Comme cela a été mentionné précédemment en référence aux figures 4 à 7, chacun des premier à quatrième circuits de correction 33 à 36 inverse des binaires en vue d'une correction uniquement lorsque les premier et second signaux synchrones CRRI et CRRO provenant du processeur d'échantillons 23 ont un niveau logique "haut", et applique les binaires inversés à un registre correspondant parmi les premier à quatrième registres à étages 32-1 à 32-4. En référence à la figure 8, on peut voir un schéma de circuit du processeur d'échantillons 23 du circuit de décryptage de la figure 2 Comme le montre ce dessin, le processeur d'échantillons 23 comprend une bascule D 81 destinée à verrouiller le premier échantillon RSAM 1 extrait du générateur de PRBS 22 en réponse au signal d'horloge d'échantillonnage externe SAMCLK, une bascule D 82 destinée à verrouiller le second échantillon RSAMO extrait du générateur de PRBS 22 en réponse au signal d'horloge synchrone externe SYNCLK, une bascule D 83 destinée à verrouiller le premier binaire de poids le plus fort SYND 7 du signal de syndrome, extrait de la partie de délinéation de cellule 12 du récepteur à couche physique ATM à base de cellules en réponse au signal d'horloge synchrone externe SYNCLK, un inverseur 89 destiné à inverser le second binaire de poids le plus fort SYND 6 de signal de syndrome, extrait de la partie de délinéation de cellule 12, et une bascule D 84 destinée à verrouiller le second binaire de poids le plus fort SYND 6 du signal de syndrome, inversé par l'inverseur 89 en réponse au signal d'horloge synchrone externe SYNCLK. Le processeur d'échantillons 23 comprend également une porte OU exclusif 85 destinée à exécuter l'opération OU exclusif des signaux de sortie provenant des bascules D 81 et 83, une porte OU exclusif 86 destinée à exécuter l'opération OU exclusif des signaux de sortie provenant des bascules D 82 et 84, une porte ET 87 destinée à exécuter l'opération ET d'un signal de sortie provenant de la porte OU exclusif 85 et du signal d'horloge synchrone externe SYNCLK, et à délivrer en sortie le signal soumis à l'opération ET en tant que premier signal synchrone CRR 1 au générateur de PRBS 22, et une porte ET 88 destinée à exécuter l'opération ET d'un signal de sortie provenant de la porte OU exclusif 86 et du signal d'horloge d'échantillonnage externe SAMCLK, et à délivrer en sortie le signal soumis à l'opération ET en tant que second signal synchrone CRRO au générateur de PRBS 22. Grâce à la structure ci-dessus, le processeur d'échantillons 23 compare l'échantillon extrait du générateur de PRBS 22 avec l'échantillon de PRBS de l'émetteur et délivre en sortie les signaux synchrones CRR 1 et CRRO pour la synchronisation du générateur de PRBS 22 lorsqu'après comparaison, les échantillons s'avèrent être différents l'un de l'autre. En référence à la figure 9, on peut voir un schéma de circuit du décrypteur 21 du circuit de décryptage de la figure 2 Comme le montre ce dessin, le décrypteur 21 comprend plusieurs portes OU exclusif 91 à 98 dont chacune exécute l'opération OU exclusif d'un binaire correspondant parmi les 8 binaires RD 7 à RDO des données de réception et d'un binaire correspondant parmi les 8 binaires PN 7 à PNO du nombre aléatoire provenant du générateur de PRBS22, et délivre en sortie un binaire de données décryptées correspondant parmi les binaires de données décryptées TD 7 à TDO Le nombre des portes OU exclusif du décrypteur 21 est le même que celui des binaires de données de réception parallèles. Comme cela ressort de la description précédente, le circuit de décryptage d'échantillons réparti parallèle de la couche physique ATM à base de cellules peut, conformément à la présente invention, être mis en oeuvre de manière à résoudre différents problèmes dus à une vitesse de transmission élevée, sans l'utilisation d'un dispositif à semiconducteur à vitesse élevée couteux Ceci a pour effet de permettre la conception des circuits indépendamment de la vitesse de transmission des données. Bien que la description précédente ait porté sur un mode de réalisation préféré de la présente invention, il est bien entendu que celle-ci n'est pas limitée à l'exemple particulier décrit et illustré ici, et l'homme de l'art comprendra aisément qu'il est possible d'y apporter de nombreuses variantes et modifications sans pour autant sortir du cadre de l'invention. REVENDICATIONS 1 Circuit de décryptage d'échantillons réparti parallèle pour une couche physique ATM à base de cellules, caractérisé en ce qu'il comprend des moyens générateurs de PRBS ( 22) destinés à générer un nombre aléatoire à 8 binaires, lorsqu'ils sont réglés à une quelconque valeur autre que "O", en réponse à un signal de réglage de valeur initiale (SETB) lors d'une initialisation, afin d'exécuter un polynôme générateur donné par x 31 + x 28 + 1 en vue d 'un décryptage d'échantillons réparti; des moyens décrypteurs ( 21) destinés à additionner respectivement 8 binaires (RD 7 à RDO) de données de réception aux 8 binaires (PN 7 à PNO) du nombre aléatoire provenant des moyens générateurs de PRBS ( 22), pour réaliser le décryptage des données de réception, et à délivrer en sortie les binaires de données décryptées (TD 7 à TDO); et des moyens de traitement d'échantillons ( 23) sensibles à un signal d'horloge d'échantillonnage externe (SAMCLK) et à un signal d'horloge synchrone externe (SYNCLK) pour, en vue d'une synchronisation des moyens décrypteurs ( 21), extraire comme premier et second échantillons (RSAM 1, RSAMO), deux binaires du nombre aléatoire à 8 binaires provenant des moyens générateurs de PRBS ( 22), pour extraire, comme échantillons de PRBS d'un émetteur des premier et second binaires de poids le plus fort (SYND 7, SYND 6) d'un signal de syndrome provenant d'une partie de délinéation de cellule ( 12) d'un récepteur à couche physique ATM à base de cellules, pour comparer les uns avec les autres les premier et second échantillons (RSAM 1, RSAMO) extraits et les premier et second binaires de poids le plus fort (SYND 7, SYND 6) du signal de syndrome extraits, et pour délivrer en sortie des premier et second signaux synchrones (CRR 1, CRRO) pour les moyens générateurs de PRBS ( 22) en fonction du résultat de la comparaison. 2 Circuit de décryptage selon la revendication 1, caractérisé en ce que les moyens générateurs de PRBS ( 22) comprennent des premier à quatrième registres à étages ( 32-1 à 32-4) montés en série, dont chacun possède une borne de réglage (SB) destinée à recevoir en entrée le signal de réglage de valeur initiale (SETB); des première à huitième portes OU exclusif ( 31-8 à 31- 1) destinées à recevoir en entrée des sorties provenant des troisième et quatrième registres à étages ( 32-3, 32-4) et à délivrer respectivement en sortie les 8 binaires (PN 7 à PNO) du nombre aléatoire; un premier circuit de correction ( 33) monté entre des bornes de sortie des seconde à huitième portes OU exclusif ( 31-7 à 31- 1) et des bornes d'entrée du premier registre à étages ( 32-1) pour transférer les second à huitième binaires (PN 6 à PNO) du nombre aléatoire provenant des seconde à huitième portes OU exclusif ( 31-7 à 31-1), à l'exception du premier binaire (PN 7) provenant de la première porte OU exclusif ( 31-8), au premier registre à étages ( 32-1); un second circuit de correction ( 34) monté entre des bornes de sortie du premier registre à étages ( 32-1) et de la première porte OU exclusif ( 31-8) et des bornes d'entrée du second registre à étages ( 32-2) pour transférer une sortie à 7 binaires provenant du premier registre à étages ( 32-1) et le premier binaire (PN 7) provenant de la première porte OU exclusif ( 31-8) au second registre à étages ( 32-2); un troisième circuit de correction ( 35) monté entre des bornes de sortie du second registre à étages ( 32-2) et des bornes d'entrée du troisième registre à étages ( 32-3) pour transférer une sortie à 8 binaires du second registre à étages ( 32-2) au troisième registre à étages ( 32-3); et un quatrième circuit de correction ( 36) monté entre des bornes de sortie du troisième registre à étages ( 32-3) et des bornes d'entrée du quatrième registre à étages ( 32-4) pour transférer une sortie à 8 binaires du troisième registre à étages ( 32-3) au quatrième registre à étages ( 32-4); chacun des premier à quatrième circuits de correction ( 33 à 36) inversant des données de transition d'entrée vers un registre correspondant parmi les premier à quatrième registres à étages ( 32- 1 à 32-4) en réponse aux premier et second signaux synchrones (CRR 1, CRRO) provenant des moyens de traitement d'échantillons ( 23). 3 Circuit de décryptage selon la revendication 2, caractérisé en ce que les premier à quatrième circuits de correction ( 33 à 36) sont conçus pour inverser des binaires en vue d'une correction uniquement lorsque les premier et second signaux synchrones (CRR 1, CRRO) provenant des moyens de traitement d'échantillons ( 23) ont un niveau logique "haut". 4 Circuit de décryptage selon la revendication 1, caractérisé en ce que les moyens de traitement d'échantillons ( 23) comprennent une première bascule D ( 81) destinée à verrouiller le premier échantillon (RSAM 1) extrait des moyens générateurs de PRBS ( 22) en réponse au signal d'horloge d'échantillonnage externe (SAMCLK); une seconde bascule D ( 82) destinée à verrouiller le second échantillon (RSAMO) extrait des moyens générateurs de PRBS ( 22) en réponse au signal d'horloge synchrone externe (SYNCLK); une troisième bascule D ( 83) destinée à verrouiller le premier binaire de poids le plus fort (SYND 7) du signal de syndrome, extrait de la partie de délinéation de cellule ( 12) du récepteur à couche physique ATM à base de cellules en réponse au signal d'horloge synchrone externe (SYNCLLK); un inverseur ( 89) destiné à inverser le second binaire de poids le plus fort (SYND 6) du signal de syndrome, extrait de la partie de délinéation de cellule ( 12); une quatrième bascule D ( 84) destinée à verrouiller le second binaire de poids le plus fort (SYND 6) du signal de syndrome, inversé par l'inverseur ( 89) en réponse au signal d'horloge synchrone externe (SYNCLK); une première porte OU exclusif ( 85) destinée à exécuter l'opération OU exclusif de signaux de sortie provenant des première et troisième bascules D ( 81, 83); une seconde porte OU exclusif ( 86) destinée à exécuter l'opération OU exclusif de signaux de sortie provenant des seconde et quatrième bascules D ( 82, 84); une première porte ET ( 87) destinée à exécuter l'opération ET d'un signal de sortie provenant de la première porte OU exclusif ( 85) et du signal d'horloge synchrone externe (SYNCLK) et à délivrer en sortie aux moyens générateurs de PRBS ( 22) le signal soumis à l'opération ET, comme premier signal synchrone (CRR 1); et une seconde porte ET ( 88) destinée à exécuter l'opération ET d'un signal de sortie provenant de la seconde porte OU exclusif ( 86) et du signal d'horloge d'échantillonnage externe (SAMCLK) et à délivrer en sortie aux moyens générateurs de PRBS ( 22) le signal soumis à l'opération ET, comme second signal synchrone (CRRO). Circuit de décryptage selon la revendication 1, caractérisé en ce que les moyens décrypteurs ( 21) comprennent des première à huitième portes OU exclusif ( 91 à 98) dont chacune exécute l'opération OU exclusif d'un binaire correspondant des 8 binaires (RD 7 à RDO) des données de réception et d'un binaire correspondant des 8 binaires (PN 7 à PNO) du nombre aléatoire provenant des moyens générateurs de PRBS ( 22), et délivre en sortie un binaire correspondant des binaires de données décryptées (TD 7 à TDO).