Brevet FR2706098A1 — publié le 19941209

La présente invention se rapporte à un déphaseur à plusieurs bits permettant de réduire la grandeur d'une pastille. La figure 11 est un schéma de circuit illustrant la structure d'un déphaseur conventionnel à trois bits. Sur la figure, le déphaseur à trois bits 900 comporte trois déphaseurs à réflexion 900a à 900c qui produisent des quantités différentes de déphasage. Les déphaseurs à réflexion 900a à 900c sont connectés en série entre une borne d'entrée 1 et une borne de sortie 2. Le déphaseur à réflexion 900a comprend un coupleur directionnel 3 à 3 dB et un circuit de réflexion 90 interposé entre les extrémités opposées du coupleur directionnel 3 à 3db. Le circuit de réflexion 90 comporte deux trnasistors à effet de champ ou FET 4a et 4b dont les sources sont mises à la masse et dont les drains sont connectés par des lignes de transmission 6a et 6b aux extrémités respectives du coupleur directionnel 3 à 3 dB. Les chiffres de référence 5a et 5b désignent des bornes de polarisation de porte des FET 4a et 4b, respectivement. Comme les déphaseurs à réflexion 900b et 900c sont identiques au déphaseur à réflexion 900a, seuls des blocs sont illustrés pour les déphaseurs 900b et 900c sur la figure 11il, pour la simplification. On donnera une description du fonctionnement. Initialement, on donnera le principe de fonctionnement d'un déphaseur à réflexion o une réflexion FT est appliquée entre les extrémités opposées d'un coupleur directionnel ideal à 3 dB. Les caractéristiques du déphaseur à réflexion sont représentées en une matrice de S comme suit: 2 2706098 bl rO f 0 fl2 al b2 fI O f2 0 FT b2 b3 O f2 0 fl O b4 f2 0 fl O T b4 (1) o al est une puissance d'entrée et bl à b4 sont les puissances réfléchies de la puissance d'entrée, aux extrémités respectives du coupleur directionnel à 3 dB. De plus, fl et f2 dans l'équation (1) sont les caractéristiques de fonctionnement du coupleur directionnel idéal à 3 dB et on peut les représenter comme suit: fl =jk sinO f 1 -k2cosO +jsinO (2) -_ k2 -f2 = -k2cosO + j sin (3) o O est la longueur électrique du coupleur directionnel à 3 dB et k est le coefficient de couplage du coupleur directionnel à 3 db. L'équation (1) est convertie en bl = fl rT b2 + f2 rT b4...(4) b2 = fl al... (5) b3 = f2 FT b2 + fl rT b4... (6) b4 = f2 al.. (7) 3 2706098 A partir de ces équations (4) à (7), on peut obtenir les paramètres de S qui suivent: Sll = S22 = bl/al = f12FrT + f22rT...(8) S21 = S12 = b3/al = 2fl f2 rT...(9) Comme le coupleur directionnel à 3dB est un coupleur idéal, le coefficient de couplage k est de 1/IX et la longueur électrique 0 est de 90 . En conséquence: fi = 1/X...(10) f2 = j. -1/...(11). Quand on combine les équations (10) et (11), l'équation (9) peut être convertie en S21 = S12 = 2fl f2 rT = -...(12). De l'équation (12), on peut trouver que la quantité de déphasage du déphaseur à réflexion comprenant le coupleur directionnel idéal à 3 dB est déterminée par la réflexion FT entre les extrémités opposées du coupleur directionnel à 3 dB. La figure 12(a) illustre une partie du circuit de réflexion 90 incorporé dans le déphaseur à réflexion 900a que l'on peut voir à la figure 11. Sur la figure, le chiffre de référence 4 désigne un transistor à effet de champ ou FET, le chiffre 5 désigne une borne de polarisation de porte du FET 4, le chiffre 6 désigne une ligne de transmission et le chiffre 7 désigne une borne de connexion. Les figures 12(b) et 12(c) illustrent le circuit de réflexion de la figure 12(a) pendant l'opération de commutation du FET 4. Sur la figure 12(b), le FET 4 est à l'état PASSANT, sur la figure 12(c), le FET 4 est à l'état NON PASSANT. Dans le circuit de réflexion de la figure 12(a), la réflexion vue du côté entrée, c'est-à-dire l'impédance ZT du circuit, est représentée comme suit. 4 2706098 ZT = RT + JXT Z L JZL -tan---L ' ZL jZM + moL) (13) o RT est la résistance de tout le circuit, XT est la réactance de tout le circuit, ZL est l'impédance de la ligne à constante distribuée 6, ZFET est l'impédance du FET 4, et OL est la longueur électrique de la ligne à constante distribuée 6. Les impédances du FET 4 aux états PASSANT et NON PASSANT sont, respectivement, représentées par les équations (14) et (15) qui suivent: ZFET-PASSANT = RPASSANT = 0 (14) ZFET-NON PASSANT = 1/jOC (15). Quand on combine les équations (14) et (15) à l'équation (13), on obtient les équations (16) et (17) qui suivent: Zf = jZL taneL = jXf (16) 0i-1/wC + ZL tan L jXr = JzZL + 1/aC tan OL) (17) o Zf et Xf sont l'impédance et la réactance du circuit de réflexion, respectivement, dans le cas o le FET est à l'état PASSANT et Zr et Xr sont l'impédance et la réactance du circuit de réflexion, respectivement, dans le cas o le FET est à l'état NON PASSANT. Comme les équations (16) et (17) ne comprennent que des composants imaginaires, la réflexion rT peut être représentée comme suit: 2706098 - jXT1 _ XT2- 1 _ 2XT XT + 1 1 + XT 1 +XT (18) En supposant que: [IFTI= 1 (19) et FT = IrT exp (j4'/2) (20) ('/2: composante de phase de FT), on peut simplifier l'équation (18) comme suit: tan ('/2) = 2XT/1 - XT2 (21) La réactance XT de l'équation (21) devient tan('/4) selon la formule suivante des fonctions trigonométriques d'angle double (22): tan2= 2ta8 1 - tan20 (22) et par conséquent, on peut trouver que la quantité de déphasage est doublée par la réflexion. Des équations (12), (18) et (20), on peut obtenir l'équation (23) qui suit: -2XT XT' S21 =-r + J 2 J1 +T1 +XT (23) En supposant que: 6 2706098 IS211 = 1 (24) et S21 = 1S211 exp (j%/2) (4/2: composante de phase) (25), la phase ZS21 du déphaseur à réflexion, dans le cas o la réflexion du circuit de réflexion est rT, peut être représentée par: -1 ZS21 = tan (4/2) tan(4'/2) tan ( _ (2 2) (26) Si on conçoit un déphaseur à réflexion ayant une quantité de déphasage A+, la relation entre la réflexion Ff du circuit de réflexion à l'état PASSANT du FET et la réflexion Fr du circuit de réflexion à l'état NON PASSANT du FET peut être établie comme le montre le diagramme des phases de la figure 13. En conséquence, des équations (16) et (17), on peut obtenir les équations (27) et (28) qui suivent: Xf= ZL tan OL ta - (27) Xr = ZL -+ zoL =Xf ZL+ 1/C. tan OL (28) Des équations (27) et (28), on obtient les paramètres des éléments du circuit de réflexion montré à la figure 9. 7 2706098 Comme on l'a décrit ci-dessus, comme le déphaseur à réflexion conventionnel ne produit qu'une seule quantité de déphasage, il faut connecter autant de déphaseurs à réflexion que l'on souhaite de quantités de déphasage en série pour obtenir un déphaseur à plusieurs bits, ce qui augmente la grandeur de la puce du déphaseur à plusieurs bits. Dans un tel déphaseur à plusieurs bits, un signal d'entrée est transmis à travers un certain nombre de déphaseurs à réflexion qui sont connectés en série, donc cela augmente défavorablement la perte de transmission du signal. La présente invention a pour objet de procurer un déphaseur à réflexion offrant un certain nombre de quantités différentes de déphasage. La présente invention a pour autre objet de procurer un déphaseur à plusieurs bits comportant le déphaseur à réflexion qui est plus petit que le déphaseur à plusieurs bits conventionnel. La présente invention a pour autre objet de procurer un déphaseur à plusieurs bits comportant le déphaseur à réflexion qui a moins de perte de transmission du signal que dans le cas du déphaseur à plusieurs bits conventionnel. Selon un premier aspect de la présente invention, un déphaseur à réflexion comporte un coupleur directionnel à 3 dB ayant des première et seconde extrémités opposées, un circuit de réflexion connecté entre les première et seconde extrémités du coupleur directionnel à 3 dB, un premier circuit de résonance connecté entre un noeud connectant la première extrémité du coupleur directionnel à 3 dB et le circuit de réflexion et la masse et un second circuit de résonance connecté entre un noeud connectant la seconde extrémité du coupleur directionnel à 3 db et le circuit de réflexion et la masse. Chaque circuit de résonance comprend un FET et une bobine d'inductance résonnante connectée entre les électrodes de source et de drain du FET. Dans ce déphaseur à réflexion, lorsque les circuits de résonance sont ouverts, les première et seconde extrémités du coupleur directionnel à 3 dB sont connectées au circuit de réflexion. 8 2706098 D'autre part, quand les circuits de résonance sont mis en court-circuit, les première et seconde extrémités du coupleur directionnel à 3 db sont à la masse. Par suite, on peut obtenir dans un déphaseur à réflexion, trois phases différentes. Selon un deuxième aspect de la présente invention, un déphaseur à réflexion comprend un coupleur directionnel à 3 db ayant des première et seconde extrémités opposées, un circuit de réflexion disposé entre les première et seconde extrémités du coupleur directionnel à 3 db, un premier circuit de résonance interposé entre la première extrémité du coupleur directionnel et le circuit de réflexion et un second circuit de résonance interposé entre la seconde extrémité du coupleur directionnel et le circuit de réflexion. Chaque circuit de résonance comprend un FET et une bobine d'inductance résonnante qui est connectée entre les électrodes de source et de drain du FET. Dans ce déphaseur à réflexion, quand les circuits de résonance sont ouverts, les première et seconde extrémités du coupleur directionnel à 3 dB sont connectées au circuit de réflexion. D'autre part, quand les circuits de résonance sont en court-circuit, les première et seconde extrémités du coupleur directionnel à 3 dB sont ouvertes. Par suite, on obtient, dans un seul déphaseur à réflexion, trois phases différentes. Selon un troisième aspect de la présente invention, un déphaseur à deux bits comprend un SPDT (sectionneur- inverseur) côté entrée, un SPDT côté sortie, un premier coupleur directionnel à 3 db, ayant des extrémités opposées ouvertes ou à la masse, qui est connecté entre les SPDT côté entrée et côté sortie et un déphaseur à réflexion connecté entre les SPDT côté entrée et côté sortie en parallèle avec le premier coupleur directionnel à 3 dB. Le déphaseur à réflexion comprend un second coupleur directionnel à 3 dB ayant des première et seconde extrémités opposées et deux FET. Les électrodes de source des FET sont mises à la masse et leurs électrodes de drain sont, respectivement, connectées aux première et seconde extrémités du second coupleur 9 2706098 directionnel à 3 dB via des lignes de transmission. En contrôlant les SPDT côté entrée et côté sortie, un signal d'entrée est transmis à travers l'un du déphaseur à réflexion et du premier coupleur directionnel à 3 dB. De cette manière, on obtient trois phases différentes, c'est-à-dire deux déphasages différents, simplement par commutation du trajet de transmission de signaux. Comme le signal d'entrée est transmis à travers un seul déphaseur à réflexion, la perte de transmission du signal est considérablement diminuée en comparaison avec le cas du déphaseur conventionnel à deux bits, o deux déphaseurs à réflexion ayant des quantités différentes de déphasage sont connectés en série. Selon un quatrième aspect de la présente invention, un déphaseur à trois bits comprend un SPDT côté entrée, un SPDT côté sortie et deux déphaseurs à réflexion qui sont connectés en parallèle l'un à l'autre entre les SPDT côté entrée et côté sortie. Chaque déphaseur à réflexion comprend un coupleur directionnel à 3 db ayant des première et seconde extrémités opposées et deux FET. les électrodes de source des FET sont à la masse et leurs drains sont respectivement connectés aux première et seconde extrémités du coupleur directionnel à 3 dB, via des lignes de transmission. En contrôlant les SPDT côté entrée et côté sortie, un signal d'entrée est transmis à travers l'un des déphaseurs à réflexion ayant des quantités différentes de déphasage. De cette manière, on obtient quatre phases différentes, c'est-à- dire trois quantités différentes de déphasage, par simple commutation du trajet de transmission de signaux. Comme le signal d'entrée n'est transmis qu'à travers un déphaseur à réflexion, la perte de transmission du signal est considérablement diminuée en comparaison avec le déphaseur à trois bits conventionnel o trois déphaseurs à réflexion, ayant des quantités différentes de déphasage, sont connectés en série. De plus, comme deux déphaseurs à réflexion produisent trois quantités différentes de déphasage, la grandeur de la puce est réduite en comparaison avec le déphaseur conventionnel à trois bits. 2706098 L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins schématiques annexes donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: - la figure 1 est un schéma de circuit illustrant un déphaseur à réflexion selon un premier mode de réalisation de la présente invention; - la figure 2 est un schéma illustrant les phases différentes obtenues dans le déphaseur à réflexion de la figure 1; - la figure 3 est un schéma de circuit illustrant un déphaseur à réflexion selon un deuxième mode de réalisation de la présente invention; - la figure 4 est un diagramme illustrant les phases différentes obtenues dans le déphaseur à réflexion de la figure 3; - la figure 5 est un schéma de circuit illustrant un déphaseur à réflexion selon un troisième mode de réalisation de la présente invention; - la figure 6 est un diagramme illustrant les phases différentes obtenues dans le déphaseur à réflexion de la figure 5; - la figure 7 est un schéma de circuit illustrant un déphaseur à plusieurs bits selon un quatrième mode de réalisation de la présente invention; - la figure 8 est un schéma de circuit illustrant un déphaseur à plusieurs bits selon un cinquième mode de réalisation de la présente invention; - la figure 9 est un schéma de circuit illustrant un déphaseur à plusieurs bits selon un sixième mode de réalisation de la présente invention; - la figure 10 est un schéma de circuit illustrant un déphaseur à plusieurs bits selon un septième mode de réalisation de la présente invention; 1il 2706098 - la figure 11 est un schéma de circuit illustrant un déphaseur à plusieurs bits selon l'art antérieur; - la figure 12(a) est un schéma de circuit illustrant une partie d'un circuit de réflexion incorporé dans le déphaseur à réflexion de la figure 11 et les figures 12(b) et 12(c) illustrent le circuit de réflexion pendant l'opération de commutation d'un FET incorporé dans le circuit de réflexion; et - la figure 13 est un diagramme illustrant l'état des phases du circuit de réflexion incorporé dans le déphaseur à réflexion de la figure 11. La figure 1 est un schéma de circuit illustrant un déphaseur à réflexion selon un premier mode de réalisation de la présente invention. Sur cette figure, les mêmes chiffres de référence que sur la figure 11 désignent des pièces identiques ou correspondantes. Le déphaseur à réflexion 100 selon ce premier mode de réalisation comprend un coupleur directionnel 3 à 3 dB, un circuit de réflexion 90a et des FET 7a et 7b dont la source est à la masse. Le coupleur directionnel 3 à 3 dB est interposé entre une borne d'entrée la et une borne de sortie 2a. Le circuit de réflexion 90a est interposé entre les première et seconde extrémités opposées du coupleur directionnel 3 à 3 dB. Les drains des FET 7a et 7b sont connectés aux première et seconde extrémités du coupleur directionnel 3 à 3 dB, respectivement. Une bobine d'inductance résonnante 9 est connectée entre la source et le drain de chaque FET. La structure du circuit de réflexion 90a est fondamentalement identique à celle du circuit de réflexion 90 du déphaseur à réflexion conventionnel 900a que l'on peut voir à la figure 11, à l'exception que la borne de polarisation de porte 5 est commune aux FET 4a et 4b. Le chiffre de référence 8 désigne une borne de polarisation de porte commune aux FET 7a et 7b. Chacun des FET 7a et 7b, dont la source est à la masse, ayant la bobine d'inductance résonnante 9 entre sa source et son drain, est un circuit de résonance qui résonne à la fréquence centrale dans la bande employee des fréquences. Quand les circuits de résonance sont ouverts, c'est-à-dire quand les FET 7a et 7b sont à l'état NON PASSANT, les première et seconde extrémités opposées du coupleur directionnel 3 à 3 dB sont respectivement connectées aux lignes de transmission 6a et 6b du circuit de réflexion 90a. D'autre part, quand les circuits de résonance sont mis en court-circuit, c'est-à-dire quand les FET 7a et 7b sont à l'état PASSANT, les première et seconde extrémités du coupleur directionnel à 3dB 3 sont à la masse. On décrira le fonctionnement. Quand les FET 7a et 7b sont à l'état NON PASSANT, les première et seconde extrémités du coupleur directionnel 3 à 3 dB sont connectées au circuit de réflexion 90a. Comme la structure du circuit 90a est identique à celle du circuit de réflexion 90 de la figure 11, le déphaseur à réflexion 100 fonctionne de la même manière que le déphaseur à réflexion conventionnel 900a que l'on peut voir à la figure 11. D'autre part, quand les FET 7a et 7b sont à l'état PASSANT, les première et seconde extrémités du coupleur directionnel 3 à 3 dB sont à la masse. Dans ce cas, comme la réactance XT de tout le circuit est zéro dans l'équation (18) ci-dessus décrite, la réflexion rT est -1. Par conséquent, l'équation S21 = - jrT peut être réduite à S21=j et la phase zS21 du déphaseur à réflexion est de 90 . En conséquence? si la quantité de déphasage que l'on obtient par le circuit de réflexion 90a est, le déphaseur à réflexion 100 produit trois phases différentes, c'est-à-dire + 4/2 , 90 et 90 -4/2 , ce qui est respectivement indiqué par les chiffres de référence 21, 22 et 23 sur la figure 2. Dans le déphaseur à réflexion 100 selon le premier mode de réalisation de la présente invention, chacun des FET 7a et 7b, ayant la bobine d'inductance résonnante 9 entre sa source et son drain, est un commutateur pour la sélection de l'un de deux états, c'est-à-dire un état o les première et seconde extrémités opposées du coupleur directionnel 3 à 3 dB sont connectées au circuit de réflexion 90a et un état ou ces extrémités sont à la masse, ce qui permet d'obtenir trois 13 2706098 phases différentes. Par conséquent, on peut obtenir deux quantités différentes de déphasage dans un déphaseur à réflexion 100 avec pour résultat un déphaseur à deux bits plus petit que le déphaseur à deux bits conventionnel ou deux déphaseurs à réflexion sont connectés en série. La figure 3 est un schéma de circuit illustrant un déphaseur à réflexion selon un deuxième mode de réalisation de la présente invention. Sur la figure, les mêmes chiffres de référence que sur la figure 1 désignent des pièces identiques ou correspondantes. Un déphaseur à réflexion 300 selon ce deuxième mode de réalisation comprend un coupleur directionnel 3 à 3 dB, des FET 10a et 10b et un circuit de réflexion 90a. Le coupleur directionnel 3 à 3 db est interposé entre une borne d'entrée la et une borne de sortie 2a. Les drains des FET 10a et 10b sont, respectivement, connectés aux première et seconde extrémités opposées du coupleur directionnel 3 à 3 dB. Les sources de ces FET sont connectées au circuit de réflexion 90a. Une bobine d'inductance résonnante 12 est connectée entre la source et le drain de chaque FET. Le chiffre de référence 11 désigne une borne de polarisation de porte qui est commune aux deux FET l0a et 10b. Chacun des FET 10a et lO0b ayant la bobine d'inductance résonnante 12 entre sa source et son drain est un circuit résonant qui résonne à la fréquence centrale dans la bande employée des fréquences. Quand ces circuits résonnants sont ouverts, c'est-à-dire quand les FET 10a et 10b sont à l'état NON PASSANT, les première et seconde extrémités du coupleur directionnel 3 à 3 db sont ouvertes. D'autre part, quand les circuits résonnants sont mis en court-circuit, c'est-à-dire quand les FET 10a et 10b sont à l'état PASSANT, les première et seconde extrémités du coupleur directionnel 3 à 3 db sont connectées au circuit de réflexion 90a. On décrira maintenant le fonctionnement. Quand les FET 10a et 10b sont à l'état PASSANT, les première et seconde extrémités du coupleur directionnel 3 à 3 dB sont connectées au circuit de réflexion 90a et le 14 2706098 déphaseur à réflexion 300 fonctionne de la même manière que le déphaseur à réflexion conventionnel 900a que l'on peut voir à la figure 11. D'autre part, quand les FET 10a et 10b sont à l'état NON PASSANT, les première et seconde extrémités du coupleur directionnel 3 à 3 dB sont ouvertes. Dans ce cas, comme la réactance de tout le circuit XT est infinie (x) dans l'équation (18) ci-dessus décrite la réflexion FT est - 1. Par conséquent, l'équation S21 = -jrT se réduit à S21 = -j et la phase ZS21 du déphaseur à réflexion est de -90 . En conséquence, si la quantité de déphasage que l'on obtient par le circuit de réflexion 90a est 1, le déphaseur à réflexion 300 produit trois phases différentes, c'est-à-dire 90 +1/2 , 1/2 , et -90 , respectivement, ce qui est indiqué par les chiffres de référence 21, 23 et 24 sur la figure 4. Dans le déphaseur à réflexion 300 selon le deuxième mode de réalisation de la présente invention, les FET 10a et l0b dont chacun a une bobine d'inductance résonante 12 entre sa source et son drain, sont des commutateurs pour la sélection de l'un de deux états, c'est-à-dire un état o les première et seconde extrémités du coupleur directionnel 3 à 3 dB sont connectées au circuit de réflexion 90a et un état o ces extrémités sont ouvertes, ce qui permet d'obtenir trois phases différentes. Par conséquent, on obtient deux quantités différentes de déphasage dans un déphaseur à réflexion avec pour résultat un déphaseur à deux bits, plus petit que le déphaseur à deux bits conventionnel comportant deux déphaseurs à réflexion connectés en série. La figure 5 est un schéma de circuit illustrant un déphaseur à réflexion selon un troisième mode de réalisation de la présente invention. Sur la figure, les mêmes chiffres de référence que sur les figures 1 et 3 désignent des pièces identiques ou correspondantes. Dans le déphaseur à réflexion 500 de ce troisième mode de réalisation, le déphaseur à réflexion 100 de la figure 1 et le déphaseur à réflexion 300 de la figure 3 sont combinés. Plus particulièrement, les FET a et 10b dont chacun a une bobine d'inductance résonnante 12 entre sa source et son drain et qui forment un circuit 2706098 résonnant, sont interposés entre les extrémités respectives du coupleur directionnel 3 à 3 dB et le circuit de réflexion a. Les chiffres de référence 13a et 13b désignent des noeuds connectant les FET 10a et 10b au circuit de réflexion 90a, respectivement. Les FET 7a et 7b, dont chacun a une bobine d'inductance résonnante 90 entre sa source et son drain et qui forment un circuit résonnant, sont interposés entre les noeuds respectifs 13a et 13b et la masse. Dans ce déphaseur à réflexion 500, les FET 7a, 7b, 10a et 10b sont des commutateurs pour la sélection de l'un de trois états, c'est-à-dire un état o les première et seconde extrémités opposées du coupleur directionnel 3 à 3 dB sont connectées au circuit de réflexion 90a, un état o ces extrémités sont ouvertes et un état o ces extrémités sont à la masse. En effet, les opérations des déphaseurs à réflexion et 300 que l'on peut voir aux figures 1 et 3, respectivement sont combinées. Par conséquent, le déphaseur à réflexion 500 produit quatre phases différentes, 90 + 4/2 , +90 , 90 -0/2 et -90 , respectivement indiquées par les chiffres de référence 21, 22, 23 et 24 sur la figure 6, on obtient donc quatre quantités différentes de déphasage dans un déphaseur à réflexion avec pour résultat un déphaseur à trois bits plus petit que le déphaseur à trois bits conventionnel comprenant trois déphaseurs à réflexion qui sont connectés en série. La figure 7 est un schéma de circuit illustrant un déphaseur à trois bits selon un quatrième mode de réalisation de la présente invention. Sur cette figure, les mêmes chiffres de référence que sur les figures 1, 3 et 11 désignent des pièces identiques ou correspondantes. Le déphaseur à trois bits 300 de ce quatrième mode de réalisation comprend le déphaseur à réflexion 100 du premier mode de réalisation et le déphaseur à réflexion 300 du deuxième mode de réalisation qui sont connectés en série. Le chiffre de référence 50a désigne une borne connectant les déphaseurs à réflexion 100 et 300. 16 2706098 Dans le déphaseur à trois bits 700, si la quantité de déphasage obtenue par le circuit de réflexion 90a comprenant les lignes de transmission 6a et 6b et les FET 4a et 4b est établie à 90 , le déphaseur à réflexion 100 produit deux quantités de déphasage à 90 et 225 et le déphaseur à réflexion 300 produit deux quantités de déphasage à 90 et 2250, donc tout le déphaseur 700 produit trois quantités de déphasage de 180 , 90 et 45 . Dans ce quatrième mode de réalisation, comme le déphaseur à trois bits 700 est obtenu par les deux déphaseurs à réflexion 100 et 300, la grandeur de la puce du déphaseur à trois bits 700 est réduite en comparaison avec le déphaseur à trois bits conventionnel comprenant trois déphaseurs à réflexion connectés en série. La figure 8 est un schéma de circuit illustrant un déphaseur à deux bits selon un cinquième mode de réalisation de la présente invention. Sur cette figure, les mêmes chiffres de référence que sur la figure 11 désignent des pièces identiques ou correspondantes. Le déphaseur à deux bits 800 de ce cinquième mode de réalisation comprend un coupleur directionnel 3a à 3 dB, un sectionneur-inverseur côté entrée (appelé ciaprès SPDT) 17a, un SPDT côté sortie 17b et un circuit de réflexion 900a qui est identique au circuit de réflexion conventionnel montré à la figure 11. Le coupleur directionnel 3a à 3 dB est interposé entre une première borne de sortie 60a du SPDT côté entrée 17a et une première borne d'entrée 60c du SPDT côté sortie 17b, et les première et seconde extrémités opposées du coupleur directionnel 3a à 3 dB sont à la masse. Le déphaseur à réflexion 900a est interposé entre une seconde borne de sortie 60b du SPDT 17a côté entrée et une seconde borne d'entrée 60d du SPDT 17b côté sortie. Dans le SPDT 17a côté entree, deux FET 14a et 14b connectés en série entre une borne d'entrée 1 et la masse sont connectés en parallèle avec uneautre paire de FET 14c et 14d qui sont connectés en série entre la borne d'entrée 1 et la masse. De plus, les portes des FET 14a et 14c sont connectées à une première borne de commande de commutation 17 2706098 a et les portes des FET 14b et 14d sont connectées à une seconde borne de commande de commutation 15b. Sur la figure 8, le SPDT 17b côté sortie est identique au SPDT 17a côté entrée et, par conséquent, seul un bloc est illustré pour le SPDT 17b côté sortie. Le chiffre de référence 2 désigne une borne de sortie. Les chiffres de référence 15b et 16b désignent des bornes de commande de commutation. Dans ce déphaseur à deux bits 800, le coupleur directionnel 3a à 3 dB, avec ses première et seconde extrémités à la masse produit une phase et le déphaseur à réflexion 900a produit deux phases différentes. Les SPDT 17a et 17b côté entrée et côté sortie commutent le trajet de transmission de signaux entre le premier trajet de transmission de signaux par le coupleur directionnel 3a à 3dB et le second trajet de transmission de signaux par le déphaseur à réflexion 900a. Par conséquent, la totalité du déphaseur 800 produit trois phases différentes, c'est-à-dire deux quantités différentes de déphasage. Dans le déphaseur à deux bits conventionnel, comme deux déphaseurs à réflexion ayant des quantités différentes de déphasage sont connectés en série, cela augmente la perte de transmission du signal. Dans le déphaseur à deux bits 800 de ce mode de réalisation, cependant, comme les signaux sont transmis à travers un seul déphaseur à réflexion, la perte de transmission du signal est considérablement réduite en comparaison avec le déphaseur conventionnel. La figure 9 est un schéma de circuit illustrant un déphaseur à deux bits selon un sixième mode de réalisation de la présente invention. Sur la figure, les mêmes chiffres de référence que sur la figure 8 désignent des pièces identiques ou correspondantes. Le déphaseur à deux bits 850 de ce sixième mode de réalisation est identique au déphaseur à deux bits 800 de la figure 8, à l'exception que les première et seconde extrémités opposées du coupleur directionnel 3b à 3dB sont ouvertes. 18 2706098 Dans ce déphaseur à deux bits 850, un trajet de transmission de signaux est choisi entre le premier trajet de transmission de signaux à travers le coupleur directionnel 3b à 3dB et le second trajet de transmission de signaux à travers le déphaseur à réflexion 900a, en contrôlant les SPDT 17a et 17b côté entrée et côté sortie. Dans ce cas également, on obtient trois phases différentes, c'est-à-dire deux quantités différentes de déphasage, dans le déphaseur 850. Dans le déphaseur conventionnel à deux bits, comme deux déphaseurs à réflexion ayant des quantités différentes de déphasage sont connectés en série, la perte de transmission du signal est accrue. Dans le déphaseur à deux bits 850 de ce mode de réalisation, cependant, comme les signaux sont transmis à travers un seul déphaseur à réflexion, la perte de transmission du signal est considérablement réduite, en comparaison avec le déphaseur conventionnel. La figure 10 est un schéma de circuit illustrant un déphaseur à trois bits selon un septième mode de réalisation de la présente invention. Dans ce septième mode de réalisation, le déphaseur à trois bits 1000 comporte un déphaseur à réflexion 900a1 qui est identique au déphaseur à réflexion conventionnel 900a de la figure 11, à la place du coupleur directionnel 3a à 3 dB du déphaseur à deux bits 800 de la figure 8. Les autres pièces sont identiques à celles du déphaseur à deux bits 800. Dans ce déphaseur à trois bits 1000, la phase de l'un des deux déphaseurs à réflexion 900a et 900a1 est établie à 41 et la phase de l'autre est établie à 42 et un trajet de transmission de signaux est choisi entre le premier trajet de transmission de signaux passant par le déphaseur à réflexion 900a et le second trajet de transmission de signaux passant par le déphaseur à réflexion 900al, en contrôlant les SPDT 17a et 17b côté entree et côté sortie pour ainsi obtenir quatre phases différentes, 90 + 41/2, 90 + d2/2, 90 - 41/2 et 90 - 42/2. Dans le déphaseur à trois bits conventionnel, comme trois déphaseurs à réflexion ayant des quantités différentes de déphasage sont connectés en série, cela 19 2706098 augmente la perte de transmission du signal. Dans le déphaseur à trois bits 1000 de ce mode de réalisation, cependant, comme les signaux sont transmis à travers un seul déphaseur à réflexion, la perte de transmission est considérablement réduite en comparaison avec le déphaseur conventionnel. De plus, comme le déphaseur à trois bits 1000 ne comporte que deux déphaseur à réflexion, la grandeur de la puce du déphaseur à trois bits 1000 est réduite en comparaison avec le déphaseur à trois bits conventionnel. 2706098 REVENDICATIONS 1. Déphaseur à plusieurs bits caractérisé en ce qu'il comprend: un SPDT côté entrée (17a) ayant des première et seconde bornes d'entrée (60a, 60b), un SPDT côté sortie (17b) ayant des première et seconde bornes d'entrée (60c, 60d), un premier coupleur directionnel (3a) à 3 dB ayant des bornes d'entrée et de sortie et mis à la masse ou ouvert à ses première et seconde extrémités, la borne d'entrée dudit premier coupleur (3a) étant connectée à la première borne de sortie (60a) dudit SPDT (17a) côté entrée, la borne de sortie dudit premier coupleur (3a) étant connectée à la première borne d'entrée (60c) dudit SPDT (17b) côté sortie, et un déphaseur à réflexion (900a) comprenant un second coupleur directionnel à 3dB (3) ayant des bornes d'entrée et de sortie et des première et seconde extrémités, et des premier et second FET (4a, 4b) dont la source est à la masse, les électrodes de drain desdits premier et second FET (4a, 4b) étant connectées aux première et seconde extrémités du second coupleur directionnel à 3dB (3) via des première et seconde lignes de transmission (6a, 6b), respectivement, et lesdites bornes d'entrée et de sortie du second coupleur directionnel (3) étant respectivement connectées à la seconde borne de sortie (60b) du SPDT (17a) côté entrée et à la seconde borne d'entrée (60d) du SPDT (17b) côté sortie. 2. Déphaseur à plusieurs bits caractérisé en ce qu'il comprend: un SPDT (17a) côté entrée ayant des première et seconde bornes de sortie (60a, 60b), un SPDT (17b) côté sortie ayant des première et seconde bornes d'entrée (60c, 60d), un premier déphaseur à réflexion (900al) comprenant un premier coupleur directionnel (3) à 3 dB ayant des bornes d'entrée et de sortie et des première et seconde extrémités, 21 2706098 et des premier et second FET (4a, 4b) dont la source est à la masse, et dont les électrodes de drain sont connectées aux première et seconde extrémités dudit premier coupleur directionnel (3) à 3dB via des première et seconde lignes de transmission (6a, 6b), respectivement, et lesdites bornes d'entrée et de sortie du premier coupleur directionnel (3) à 3dB sont respectivement connectées à la première borne de sortie (60a) du SPDT côté entrée (17a) et à la première borne d'entrée (60c) du SPDT (17b) côté sortie, et un second déphaseur à réflexion (900a) comprenant un second coupleur directionnel (3) à 3 dB ayant dees bornes d'entrée et de sortie et des première et seconde extrémités et des troisième et quatrième FET (4a, 4b) dont la source est à la masse, dont les électrodes de drain sont connectées aux première et seconde extrémités du second coupleur directionnel (3) à 3 dB via des troisième et quatrième lignes de transmission (6a, 6b), respectivement, et lesdites bornes d'entrée et de sortie du second coupleur directionnel (3) à 3dB sont, respectivement, connectées à la seconde borne de sortie (60b) du SPDT (17a) côté entrée et à la seconde borne d'entrée (60b) du SPDT (17b) côté sortie.