Brevet FR2695271A1 — publié le 19940304

La présente invention se rapporte à un transformateur de phase pour lignes chargées et, plus particulièrement, à un transformateur produisant deux quantités différentes de déphasage et constituant un transformateur de phase à plusieurs bits et de petite taille. La figure 12 est une vue en perspective d'un transformateur de phase à lignes chargées de l'art antérieur et la figure 13 en est un circuit équivalent Sur les figures, le chiffre de référence 120 désigne un transformateur de phase à lignes chargées Dans le transformateur de phase 120, une ligne principale de transmission 3 d'un quart de longueur d'onde de long est disposée sur un substrat semiconducteur 12 se composant de silicium, de Ga As ou analogues. Un plot d'entrée (borne d'entrée) 1 et un plot de sortie (borne de sortie) 2 sont disposés aux extrémités opposées de la ligne principale 3 Des lignes chargées 4 a et 4 b sont connectées à la ligne principale 3 à proximité des plots d'entrée et de sortie 1 et 2, respectivement Des transistors à effet de champ (que l'on appellera ci-après FET) 5 a et 5 b sont connectés aux extrémités des lignes chargées 4 a et 4 b, respectivement Le FET 5 a comporte un drain 7, une source 9 et une porte 8 et le FET 5 b comporte un drain 10, une source 9 et une porte 11. La source 9 est commune aux FET Sa et 5 b, par laquelle les FET Sa et 5 b sont mis à la masse Des plots de polarisation de porte (bornes de polarisation de porte) 6 a et 6 b sont connectés aux portes 8 et 11, respectivement La source commune 9 est mise à la masse par un fil 13 qui se compose d'or ou analogue. La figure 14 est un schéma de circuit équivalent du transformateur de phase pour lignes chargées de la figure 12, o les FET 5 a et 5 b sont incorporés dans les lignes chargées 4 a et 4 b Sur la figure 14, Zc indique à l'impédance caractéristique de la ligne principale 3, O est la longueur électrique de la ligne principale 3, Yi est l'admittance d'une ligne chargée 4 a' ( 4 b') comprenant la ligne chargée 4 a ( 4 b) et le FET 5 a ( 5 b) et Zo est l'impédance caractéristique de tout le transformateur de phase. On décrira ci-dessous le fonctionnement. Dans un circuit montré à la figure 15, on suppose que les impédances, en regardant le circuit de l'extérieur des bornes d'entrée et de sortie, sont égales aux impédances quand on regarde vers l'extérieur des bornes d'entrée et de sortie, à partir du circuit et que la quantité de transmission est égale à + Un tel circuit peut être représenté par la matrice K Un certain nombre de ces circuits peuvent être connectés en cascade. Afin de représenter le transformateur de phase à lignes chargées que l'on peut voir à la figure 13 par une matrice K, l'admittance Yi de la charge comprenant la ligne chargée 4 a ( 4 b) et le FET 5 a ( 5 b) est représentée sous forme de matrice K comme suit: K 1 ( = i O ( 1) Par ailleurs, l'impédance caractéristique de la ligne principale 3 est représentée en matrice K comme suit: cos O j Zc sin O O ' K 2 j sin O cos O ( 2) Par conséquent, la totalité du transformateur de phase à lignes chargées est représentée sous forme de matrice K comme suite: K=(A B) KI K 2 K i 1j sin O cos O) Yi Yi 1 j)o C smo)A Yi 1 j Comme l'admittance Y est représentée par la conductance G et la susceptance B, l'admittance Yi de la charge comprenant la ligne chargée 4 a ( 4 b) et le FET ( 5 a ( 5 b) est représentée comme suit: Yi = Gi +j Bi ( 4) Quand l'équation ( 4) est substituée à l'équation ( 3), les composants respectifs A, B, C et D de la matrice K sont représentés comme suit: A = D = cos OBi Zc sin O + j Zc Gi sin O ( 5) B =j Zc sin O ( 6) C = 2 G 1 (cos O Bi Zc sin O) + j Zc ( 2 Bi Yc cos O + Yc 2 + Gi 2 Bi 2) sin O ( 7) Quand on convertit cette matrice K en un paramètre S, comme le transformateur de phase à lignes chargées montré par le circuit équivalent de la figure 13 est un circuit symétrique, on obtient les équations ( 8) et ( 9) qui suivent 522 = B Yo C Zo Sll 522 = B Yo C Zo ( 8) 2 A + B Yo + C Zo 512 -521 = ( 9) 512 = 21 = 2 A + B Yo +C Zo o Yo est l'admittance et Zo est l'impédance. Si l'on suppose que le transformateur de phase à lignes chargées que l'on peut voir à la figure 13 n'a ni réflexion ni perte, on peut représenter Sll, 521 et Gi ci-dessus décrits comme suit: Sll = O ( 10) I 5211 = 1 ( 11) Gi = 0 ( 12) Quand on substitue l'équation ( 10), on peut convertir l'équation ( 8) comme suit: B Yo = C Zo ( 13) Quand on substitue les équations ( 5), ( 6), ( 7), ( 8) et ( 12), l'équation ( 9) peut être convertie comme suit: 512 = 521 = A + B Yo = 1 ( 14) cos O Bi Zc sin O + j Zc Yo sin O ( 14) Quand on multiplie l'équation ( 14) par sa formule conjuguée, on obtient l'équation suivante: 512 = 521 = cos OBi Zc sin O -j Zc Yo sin O ( 15) Quand la quantité de transmission de ce transformateur de phase est j, on obtient les équations suivantes à partir de l'équation ( 15) cidessus. cos 4 = cos OBi Zc sin O ( 16) sine =j Zc Yo sin O ( 17) Comme la ligne principale 3 est une ligne d'un quart de longueur d'onde, c'est-à-dire que O est de 90 et que les ondes réfléchies aux extrémités d'entrée et de sortie s'annulent, on peut respectivement réduire les équations ( 16) et ( 17) comme suit: 4 2695271 cos 4 =Bi Zc ( 18) sin O =j Zc Yo ( 19) et la quantité de transmission j est représentée comme suit: q = cos-1 (-Bi Zc) ( 20) Les figures 16 (a) et 16 (b) sont des schémas de circuit équivalent du transformateur de phase à lignes chargées de la figure 12, illustrant les états avant et après le changement de la phase du transformateur de phase respectivement, la figure 16 (a) montrant l'état o les FET 5 a et 5 b sont mis en circuit et la figure 16 (b) montrant l'état o les FET 5 a et 5 b sont mis hors circuit. Quand l'impédance et la longueur électrique de la ligne chargée 3 sont respectivement ZL et O L, et que la capacitance hors circuit du FET est C, la composante de susceptance B 1 de la ligne chargée 3 à l'état de la figure 16 (a) est représentée par: Bl =-1/ZL tan O L ( 21) et la composante de susceptance B 2 de la ligne chargée 3 à l'état de la figure 16 (b) est représentée par: tan O ZL B 2 = c C ( 22) ZL( C + Z Ltan O) (oc o co est la vitesse angulaire. En général, les signaux se déplaçant à travers un transformateur de phase sont représentés par des vecteurs, comme le montre la figure 17, et les signaux se déplaçant à travers le transformateur de phase aux états des figures 16 (a) et 16 (b) correspondent aux vecteurs OD et OE de la figure 17, respectivement Par conséquent, on obtient l'équation ( 23) qui suit à partir de la figure 17 et des équations ( 18) et ( 19) et on obtient les équations ( 24) et ( 25) à partir des équations ( 23), ( 21) et ( 22). Bi 1 =B 2 ( 23) 1 tan O ZL -1 (o C ( 24) ZL + tan O 1 ZL ( + ZL tan O) O)C Coc = 1 tan 2 OL ( 25) 2 ZL tan 2 OL Comme on l'a décrit ci-dessus, dans le transformateur de phase à lignes chargées conventionnel que l'on peut voir aux figures 12 et 13, on obtient les valeurs de Zc, L et C à partir des équations ( 18), ( 19), ( 21) et ( 22). Dans le transformateur de phase conventionnel à lignes chargées ainsi constitué, la réactance L de la ligne chargée, la capacitance hors circuit C du FET et l'impédance caractéristique ZA de la ligne principale sont réglées pour obtenir une quantité souhaitée de déphasage. Cependant, dans la structure du transformateur de phase à lignes chargées conventionnel comprenant une ligne principale, deux lignes chargées connectées aux extrémités opposées de la ligne principale et deux FET dont la source est à la masse et connectés aux lignes chargées, cependant, l'on ne détermine qu'une seule quantité de déphasage Si l'on souhaite un transformateur de phase à deux bits, il faut connecter en cascade deux transformateurs de phase ayant des quantités différentes de déphasage ce qui augmente la grandeur de la totalité du transformateur de phase. Par ailleurs, l'inventeur de la présente invention a proposé un transformateur de phase pour lignes chargées perfectionné dans la demande de brevet au Japon N O 3-70201 qui correspond au brevet US 5 032 806 o deux lignes chargées sont connectées aux extrémités opposées d'une ligne principale, une électrode de source et une électrode de drain d'un FET sont respectivement connectées en des positions espacées des noeuds des lignes chargées et de la ligne principale par la même longueur électrique et un circuit de polarisation comprenant une microbande pour contrôler la tension de polarisation est connecté à une électrode de porte du FET Dans ce transformateur de phase, comme les valeurs de susceptance des deux lignes chargées sont contrôlées par un FET et qu'il n'est pas nécessaire de mettre l'électrode de source à la masse, cela augmente le degré de liberté dans la conception du schéma Cependant, comme dans le cas du transformateur de phase pour lignes chargées conventionnel montré à la figure 12, comme l'on obtient qu'une seule quantité de déphasage par un transformateur de phase, il faut connecter deux transformateurs de phase pour constituer un transformateur de phase binaire, donc le problème ci-dessus décrit n'est pas résolu. La présente invention a pour objet de procurer un transformateur de phase à lignes chargées qui a deux quantités différentes de déphasage et qui permet de réduire la grandeur d'un transformateur de phase à plusieurs bits. Selon un premier aspect de la présente invention, dans un transformateur de phase à lignes chargées, deux lignes chargées sont connectées aux extrémités opposées d'une ligne principale de transmission, des premier et second FET, dont les électrodes de source sont mises à la masse, sont connectés aux autres extrémités des lignes chargées et un circuit résonnant comprenant un troisième FET et une bobine d'inductance est connecté entre les électrodes de drain des deux FET Dans cette structure, quand le circuit résonnant est fermé, la susceptance de la charge comprenant les lignes chargées et les premier et second FET est égale à zéro avec pour résultat une quantité de déphasage qui est équivalente à la moitié de la quantité de déphasage obtenue quand le circuit de résonance est ouvert Par suite, on obtient, dans un transformateur de phase, deux quantités différentes de déphasage. Selon un second aspect de la présente invention, les électrodes de source et de drain du troisième FET du circuit résonnant servent également d'électrodes de drain des premier et second FET connectés aux lignes chargées et l'inductance est connectée entre les électrodes de source et de drain du troisième FET, en parallèle Par conséquent, cela permet de réduire la grandeur du transformateur de phase à lignes chargées. Selon un troisième aspect de la présente invention, le circuit résonnant comprend les deux FET connectés en série, les deux bobines d'inductance respectivement connectées entre les électrodes de source et de drain des FET en parallèle et une résistance variable connectée à un noeud des deux FET Par conséquent, la quantité de demi-déphasage obtenue quand le circuit résonnant est fermé peut être contrôlée avec précision. L'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaîtront plus clairement dans la description explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre dexemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: la figure 1 est une vue en perspective illustrant un transformateur de phase à lignes chargées selon un premier mode de réalisation de la présente invention; la figure 2 est un schéma de circuit équivalent du transformateur de phase de la figure 1; la figure 3 est un schéma de circuit équivalent dans un état o un circuit résonnant du transformateur de phase de la figure 1 est fermé; la figure 4 est un schéma de circuit équivalent d'une pièce en tant que charge du transformateur de phase à lignes chargées de la figure 1; la figure 5 est une vue en perspective illustrant un transformateur de phase à lignes chargées selon un second mode de réalisation de la présente invention; la figure 6 est une vue en perspective agrandie d'un circuit résonnant disposé sur le transformateur de phase à lignes chargées de la figure 5; la figure 7 est un schéma de circuit équivalent du transformateur de phase à lignes chargées de la figure 5; la figure 8 est un graphique illustrant la relation entre la valeur d'une résistance variable et la quantité de déphasé du transformateur de phase à lignes chargées de la figure 5; la figure 9 est une vue en perspective illustrant un transformateur de phase à plusieurs bits selon un troisième mode de réalisation de la présente invention; la figure 10 est un schéma de circuit équivalent du transformateur de phase à plusieurs bits de la figure 9; la figure 11 est un graphique illustrant les caractéristiques de fréquence d'un transformateur de phase à plusieurs bits selon la figure 9; la figure 12 est une vue en perspective illustrant un transformateur de phase à lignes chargées selon l'art antérieur; la figure 13 est un schéma de circuit équivalent du transformateur de phase à lignes chargées de la figure 12; la figure 14 est un schéma de circuit équivalent du transformateur de phase à lignes chargées de la figure 12; la figure 15 est un schéma illustrant la relation entre une matrice K et un circuit à deux bornes; les figures 16 (a) et 16 (b) sont des schémas de circuit équivalent du transformateur de phase à lignes chargées de la figure 12 à l'état PASSANT des FET et à l'état NON PASSANT des FET, respectivement; et la figure 17 montre les vecteurs des signaux passant à travers un transformateur de phase. La figure 1 est une vue en perspective illustrant un transformateur de phase à lignes chargées selon un premier mode de réalisation de la présente invention, et la figure 2 en est un schéma de circuit équivalent Sur ces figures, les mêmes chiffres de référence que sur les figures 12 et 13 désignent des pièces identiques ou correspondantes Sur la figure 1, le chiffre de référence 100 désigne un transformateur de phase à lignes chargées Dans le transformateur de phase 100, une ligne principale d'un quart de longueur d'onde de long est disposée sur un substrat semiconducteur 12 composé de silicium, de Ga As ou analogues Un plot d'entrée (borne d'entrée) 1 et un plot de sortie (borne de sortie) 2 sont disposés aux extrémités opposées de la ligne principale 3 Des lignes chargées 4 a et 4 b sont connectées à la ligne principale 3 à proximité du plot d'entrée 1 et du plot de sortie 2 respectivement Des FET 5 a et 5 b sont connectés aux autres extrémités des lignes chargées 4 a et 4 b respectivement Un FET 23 est disposé entre les FET 5 a et 5 b Une électrode de drain 7 a du PET 5 a sert également d'électrode de drain du FET 23 et une électrode de drain 10 a du FET 5 b sert également d'électrode de source du FET 23 Une ligne de résonance est connectée en parallèle avec le FET 23 entre l'électrode de source 10 a et l'électrode de drain 7 a Les chiffres de références 9 a et 9 b désignent des électrodes de source des FET 5 a et 5 b respectivement et le chiffre 21 désigne une porte du FET 23 Un plot de polarisation de porte (borne) 22 est connecté à la porte 21 Un conducteur de mise à la masse 40 est disposé à la surface arrière du substrat 12 que l'on obtient par métallisation d'un conducteur tel que l'or Les électrodes de source 9 a et 9 b sont connectées au conducteur 40 de mise à la masse à la surface arrière du substrat 12 par des trous de passage 24 et 25, respectivement, et les électrodes de source 9 a et 9 b sont mises à la masse. On décrira le fonctionnement. Le conducteur 20 et le FET 23 constituent un circuit résonnant entre les lignes chargées 4 a et 4 b, qui accomplit le réglage par tout ou rien du FET 23. Plus particulièrement, en contrôlant une tension de polarisation de porte appliquée à la porte 21 par la borne 22 de polarisation de porte, le circuit résonnant est ouvert ou fermé à la fréquence de fonctionnement par la capacitance G du FET 23 à son état non passant, la résistance (R en circuit - 0) du FET 23 à son état passant et l'inductance 20 Quand le circuit résonnant est ouvert, c'est-à-dire quand le FET 23 est hors circuit, le transformateur de phase à lignes chargées accomplit la même opération qu'un transformateur conventionnel montré à la figure 13 Quand le circuit résonnant est fermé, c'est- à-dire quand le FET 23 est en circuit, le transformateur de phase à lignes chargées est équivalent au circuit montré à la figure 3 Sur la figure 3, Zc est l'impédance caractéristique de la ligne principale, L est la réactance de la ligne chargée et C est la capacitance hors circuit du FET. Le fonctionnement du transformateur de phase dans un état o le circuit résonnant est ouvert est identique au fonctionnement du transformateur de phase conventionnel et par conséquent on ne répétera pas la description. On donnera une description du fonctionnement du transformateur de phase à lignes chargées dans un état o le circuit résonnant est fermé Quand le circuit résonnant est fermé, le transformateur de phase à lignes chargées est équivalent au circuit montré à la figure 3 Comme la ligne principale 3 est une ligne d'un quart de longueur d'onde de long, c'est-à-dire que O = 90 , les ondes réfléchies aux extrémités d'entrée et de sortie s'annulent Par conséquent, l'équation ( 26) qui suit tient également dans ce circuit et la quantité de déphasage 1 d'un signal passant à travers la ligne principale 3 est déterminée par la susceptance Bi parce que Zc est une constante. cos 4 = Bi Zc ( 26) Là, seul le circuit chargé sur la ligne principale 3 est considéré séparé de la ligne principale 3 La figure 4 est un circuit équivalent montrant la charge de la figure 3 o les chiffres de référence 1 ' et 2 ' désignent des bornes d'entrée et de sortie respectivement Le circuit de la figure 4 est représenté en matrice K comme suit: cos OL j Z Lsino OL1 O cos L j Z Lsin OL K= j L sin O L cos O L jo 2 C 1 j Lsin O Lcos O L ( 27) Quand cette matrice de K est convertie en une matrice d'admittance selon une formule générale de conversion car ce circuit est un circuit symétrique ce qui signifie que Yll 1 est égale à Y 12 et la conductance est nulle, les admittances Y 11 et Y 12 sont représentées comme suit: = Y 22 cos 20 L sin 2 OL 2 c OCZ Lsin O L B ( 28) Y 1 = Y 22 = j 2 ZL sin O L cos O Lj 2 CZL 2 sin 20 L = B ( 28) Avec substitution de l'équation ( 25), c'est-à- dire co L = ( 1 tan 2 OL)/( 2 ZL tan 2 OL), on peut convertir l'équation ( 28) comme suit: cos 2 z 1 l-tan 2 OLZLO 2 cos 2 OLsin 2 OL tan OL sin OL Yl = Y 22 = Z Ltan 2 OL 2 = j 2 OL sine L cos OL -j 1 tan 2 OL ZL tan 2 OL ( 29) et on trouve que la susceptance du circuit de charge est zéro. Comme la susceptance est nulle et que la conductance est également nulle, l'impédance du circuit de charge est infinie Par conséquent, quand le circuit de charge montré à la figure 4 est fermé, ce circuit de charge est considéré comme étant équivalent à un circuit sans charge sur la ligne principale 3 ce qui signifie que les signaux se déplaçant à travers la ligne principale 3 correspondent au vecteur OC de la figure 17 En conséquence, quand le FET 23 est mis en circuit pour fermer le circuit de charge, c'est-à-dire quand le transformateur de phase fonctionne de la même manière que le transformateur de phase conventionnel, on obtient toujours la quantité de déphasage A 4/2 dans chaque cas o l'onde réfléchie est le vecteur OE ou le vecteur OD. Dans le transformateur de phase à lignes chargées selon le premier mode de réalisation de la présente invention, le circuit résonnant comprenant la bobine d'inductance 20 et le FET 23 est disposé entre les électrodes de drain des FET a et 5 b mis à la masse par la source qui sont connectés aux extrémités de lignes chargées 4 a et 4 b respectivement Par conséquent, quand le FET 23 est mis en circuit pour fermer le circuit résonnant, on obtient un état o la charge est connectée à la ligne principale 3 D'autre part, quand le FET 23 est mis hors circuit pour ouvrir le circuit résonnant, on obtient un état o la charge n'est pas connectée à la ligne principale 3 Par suite, on obtient deux quantités différentes de déphasage dans un transformateur de phase avec pour résultat un transformateur de phase à plusieurs bits plus petit que celui qui est conventionnel. La figure 5 est une vue en perspective illustrant un transformateur de phase à lignes chargées selon un second mode de réalisation de la présente invention La figure 6 est une vue agrandie d'un circuit résonnant incorporé dans le transformateur de phase de la figure 5 La figure 7 est un schéma de circuit équivalent de la figure 5 Sur ces figures, les mêmes chiffres de référence que sur les figures 1 et 2 désignent des pièces identiques ou correspondantes Dans le transformateur de phase à lignes chargées 500, les lignes chargées 4 a et 4 b sont connectées aux extrémités opposées de la ligne principale 3 Un FET 5 a comprend une électrode de porte 8, une électrode de drain 7 a et un électrode de source 9 a qui est connectée à un conducteur 40 de mise à la masse par un trou de passage 24 Le FET 5 b comporte une électrode de porte 11, une électrode de drain i Qa et une électrode de source 9 b qui est connectée au conducteur 40 de mise à la masse par un trou de passage 25 L'électrode de drain 7 a du FET 5 a est connectée à une extrémité de la ligne chargée 4 a et l'électrode de drain l Oa du FET 5 b est connectée à une extrémité de la ligne chargée 4 b Deux circuits résonnants c'est-à-dire un circuit résonnant comprenant un FET 23 c et une bobine d'inductance résonnante 20 e et un circuit résonnant comprenant un FET 23 d et une bobine d'inductance résonnante 20 d sont connectés en série entre les électrodes de drain 7 a et i Qa des FET 5 a et 5 b mis à la masse par la source De plus, un FET 30 mis à la masse par la source servant de résistance variable 30 a (figure 7) est connecté à un noeud de connexion des deux circuits résonnants. Les circuits résonnants et la résistance variable seront décrits en plus de détail. Les FET 23 c et 23 d constituant les circuits résonnants et le FET 30 constituant la résistance variable partagent une électrode de drain 26 Le FET 23 c comporte l'électrode de drain 26, l'électrode de source 7 a et une électrode de porte 27 et la bobine d'inductance 20 c est connectée en parallèle au FET 23 c entre l'électrode de source 7 c et l'électrode de drain 26 Le FET 23 comporte l'électrode de drain 26, l'électrode de source i Qa et l'électrode de porte 27 et la bobine d'inductance 20 d est connectée en parallèle au FET 23 d entre l'électrode de source l Oa et l'électrode de drain 26 Les FET 23 c et 23 d partagent l'électrode de porte 27 Comme le montre la figure 6, l'électrode de porte 27, dont une extrémité est connectée au plot de polarisation de porte 31, passe à travers un espace entre les bobines d'inductance 20 c et 20 d et se ramifie en deux Une branche de l'électrode de porte 27 passe en dessous de la bobine d'inductance 20 c et s'étend jusqu'à un espace entre l'électrode de drain 26 et l'électrode de source 7 a tandis que l'autre branche passe en dessous de la bobine d'inductance 20 d et s'étend jusqu'à un espace entre l'électrode de drain 26 et l'électrode de source l Oa D'autre part, le FET 30 comporte l'électrode de drain 26, une électrode de source 28 et une électrode porte 29 L'électrode de source 28 est connectée au conducteur 40 de mise à la masse à la surface arrière du substrat par le trou de passage 32 Un plot 29 a de polarisation de porte est connecté à l'électrode de porte 29 et la résistance du FET 30 est réglée par une tension appliquée au plot de polarisation de porte 29 a, ainsi le FET 30 sert de résistance variable 30 a. il Dans le transformateur de phase à lignes chargées selon le second mode de réalisation de la présente invention, les FET 5 a et 5 b mis à la masse par la source sont connectés aux lignes chargées 4 a et 4 b respectivement, le circuit résonnant comprenant le FET 23 c et la bobine d'inductance 20 c et le circuit résonnant comprenant le FET 23 d et la bobine dinductance 20 d sont connectés en série entre l'électrode de drain 7 a du FET 5 a et l'électrode de drain l Oa du FET 5 b et le FET 30 servant de résistance variable 30 a est connecté au noeud de connexion des deux circuits résonnants Dans cette structure, la résistance du FET 30 est réglée en changeant la tension de polarisation de porte appliquée au plot de polarisation de porte 29 a connecté à la porte 29 du FET 30 Par suite, comme le montre la figure 8, la moitié de la quantité de déphasage du transformateur de phase dans un état o les lignes chargées 4 a et 4 b sont ouvertes est contrôlée avec précision avec pour résultat un transformateur de phase à plusieurs bits et de petite taille avec une moindre variation des quantités de déphasage. La figure 9 est une vue en perspective illustrant un transformateur de phase à plusieurs bits selon un troisième mode de réalisation de la présente invention et la figure 10 en est un schéma de circuit équivalent Sur ces figures, le transformateur de phase à plusieurs bits comprend un premier transformateur de phase à lignes chargées l O Qa ayant des quantités de déphasage de 11,25 et 22,5 et un second transformateur de phase à lignes chargées l O Ob ayant des quantités de déphasage de 33,750 et 67,5 qui sont connectés en série Les premier et second transformateurs de phase à lignes chargées l O Qa et l O Ob sont identiques au transformateur de phase à lignes chargées 100 de la figure 1 et par conséquent on ne répétera pas la description Les chiffres de référence la et 2 a désignent un plot d'entrée et un plot de sortie du transformateur de phase à plusieurs bits, respectivement. Le fonctionnement de chaque transformateur de phase à lignes chargées est fondamentalement identique au fonctionnement du transformateur de phase de la figure 1 et, par conséquent, ne nécessite pas une répétition de la description. Dans le premier transformateur de phase à lignes chargées 100 a, on obtient une quantité de déphasage de 22,5 qui est déterminée par les réactances des lignes chargées 4 a et 4 b, les capacitances hors circuit des FET Sa et 5 b et l'impédance caractéristique de la ligne principale 3 et la moitié de la quantité de déphasage c'est-à-dire 11, 250 Dans le second transformateur de phase à lignes chargées 1 Ob, on obtient une quantité de déphasage de 67,5 qui est déterminée par les réactances des lignes chargées 4 a et 4 b, les capacitances hors circuit des FET 5 a et 5 b et l'impédance caractéristique de la ligne principale 3 ainsi que la moitié de la quantité de déphasage, c'est-à-dire 33,75 La figure 11 est un graphique montrant les caractéristiques de fréquence du transformateur de phase à plusieurs bits, que l'on obtient selon une simulation Sur la figure 11, l'axe des ordonnées montre des quantités de déphasage et l'axe des abscisses montre les fréquences et fo est une fréquence de normalisation. Dans le transfornateur de phase à plusieurs bits du troisième mode de réalisation, comme le montre la figure 11, on obtient des quantités dedéphasage de 11,250, 22,50, 33,750, 450, 56,250, 67,50 et 78,750 à partir des quantités de déphasage de 11,250 et 22,50 du premier transformateur de phase à lignes chargées l O Qa et des quantités de déphasage de 33,75 et 67,50 du second transformateur de phase à lignes chargées 100 b par la commande par tout ou rien des FET 23 des transformateurs de phase l O Qa et 100 b c'est-à-dire en ouvrant ou en fermant les circuits résonnants des transformateurs de phase dont chacun comprend le FET 23 et la ligne de résonance 20 Ce transformateur de phase à plusieurs bits a la même fonction que le transformateur de phase conventionnel à plusieurs bits o trois transformateurs de phase à lignes chargées que l'on peut voir aux figures 12 et 13 ayant respectivement des quantités de déphasage de 11,250, 22,50 et 450, sont connectés en cascade Par suite, la taille de la pastille du transformateur de phase à plusieurs bits est considérablement réduite en comparaison avec le cas conventionnel. Tandis que dans le troisième mode de réalisation ci-dessus décrit, deux transformateurs de phase à lignes chargées, dont chacun a deux quantités différentes de déphasage, sont connectés en cascade pour obtenir un transformateur de phase à plusieurs bits, trois transformateurs de charge à lignes chargées ou plus peuvent être connectés en cascade Dans ce cas, également, la même fonction que dans le transformateurs de phase à plusieurs bits conventionnel est obtenue avec moins de transformateurs de phase à lignes chargées. Comme cela est évident de la description ci-dessus, selon la présente invention, deux lignes chargées sont connectés aux extrémités opposées d'une ligne principale de transmission, des premier et second FET dont les électrodes de source sont mises à la masse, sont connectés aux autres extrémités des lignes chargées et un circuit résonnant comprenant un troisième FET et une bobine d'inductance est connecté entre les électrodes de drain des deux FET Dans cette structure, quand le circuit résonnant est fermé, la susceptance de la charge comprenant les lignes chargées et les premier et second FET est égale à zéro, avec une pour résultat une quantité de déphasage qui équivaut à la moitié de la quantité de déphasage que l'on obtient quand le circuit résonnant est ouvert Par conséquent, on obtient deux quantités différentes de déphasage dans un seul transformateur de phase avec pour résultat un transformateur de phase à plusieurs bits de petite taille. De plus, les électrodes de source et de drain du troisième FET du circuit résonnant servent également d'électrodes de drain des premier et second FET qui sont connectés aux lignes chargées ce qui diminue la taille du transformateur de phase à lignes chargées. De plus, le circuit résonnant comprend deux FET qui sont connectés en série, deux bobines d'inductance en résonance, respectivement connectées entre les électrodes de source et de drain des FET, parallèlement avec eux et une résistance variable connectée à un noeud des deux FET Par conséquent, la quantité de demi-déphasage que l'on obtient quand le circuit résonnant est fermé peut être contrôlée avec précision Par suite, on obtient un transformateur de phase à plusieurs bits de petite taille et très fiable. REVENDICATIONS 1 Transformateur de phase à lignes chargées caractérisé en ce qu'il comprend: un substrat semiconducteur ( 12); une ligne principale de transmission d'un quart de longueur d'onde de long ( 3) disposée sur ledit substrat semiconducteur ( 12); des lignes chargées ( 4 a, 4 b) connectées aux extrémités opposées de la ligne principale ( 3); des premier et second FET ( 5 a, 5 b), leurs électrodes de drain ( 4 a, 10 a) étant connectées aux autres extrémités desdites lignes chargées ( 4 a, 4 b) et leurs électrodes de source ( 9 a, 9 b) étant à la masse; une quantité souhaitée de déphasage étant déterminée par l'impédance caractéristique de ladite ligne principale ( 3), les réactances desdites lignes chargées ( 4 a, 4 b) et les capacitances hors circuit desdits FET (Sa, 5 b); et un circuit résonnant comprenant un troisième FET ( 23) et une bobine d'inductance ( 20) disposée entre lesdites électrodes de drain ( 7 a, 10 a) desdits premier et second FET (Sa, 5 b). 2 Transformateur de phase selon la revendication 1, caractérisé en ce que les électrodes de drain ( 7 a, O la) des premier et second FET ( 5 a, 5 b) connectés aux lignes chargées ( 4 a, 4 b) servent également d'électrodes de source et de drain dudit troisième FET ( 23) incorporé dans ledit circuit résonnant, et la bobine d'inductance ( 20) est connectée entre les électrodes de source et de drain du troisième FET ( 23), en parallèle. 3 Transformateur de phase selon la revendication 1, caractérisé en ce que le circuit résonnant comprend deux FET ( 23 c, 23 d) qui sont connectés en série, deux bobines d'inductance ( 20 c, 20 d) qui sont respectivement connectées entre une électrode de source ( 7 a) du FET ( 23 c) et une électrode de drain ( 10 a) du FET ( 23 d), en parallèle, et une résistance variable ( 30 a) connectée entre un noeud de connexion des FET ( 23 c, 23 d) et la masse. 4 Transformateur de phase selon la revendication 3, caractérisé en ce que la résistance variable ( 30 a) est constituée d'un FET dont l'électrode de source est à la masse. Transformateur de phase à plusieurs bits du type comprenant un certain nombre de transformateurs de phase à lignes chargées qui sont connectés en cascade sur un substrat semiconducteur ( 12), caractérisé en ce que chaque transformateur de phase comprend: une ligne de transmission principale ( 3) d'un quart de longueur d'onde de long qui est disposée sur le substrat semiconducteur ( 12); des lignes chargées ( 4 a, 4 b) qui sont connectées aux extrémités opposées de la ligne principale ( 3); des premier et second FET (Sa, 5 b) dont les électrodes de drain ( 7 a, l Oa) sont connectées aux autres extrémités des lignes chargées ( 4 a, 4 b), et dont les électrodes de source ( 9 a, 9 b) sont à la masse; un circuit résonnant comprenant un troisième FET ( 23) et une bobine d'inductance ( 20), qui se trouve entre les électrodes de drain ( 7 a, 10 a) et les premier et second FET (Sa, 5 b); ce qui permet de produire deux quantités différentes de déphasage.