Brevet FR2691858A1 — publié le 19931203

La présente invention concerne un circuit de porte de transfert qui est constitué par des transistors à effet de champ (ou FET), ainsi qu'un circuit diviseur dynamique qui utilise un tel circuit de porte de transfert. Le circuit diviseur est bien connu dans le domaine des circuits numériques. A titre d'exemple, un circuit synthétiseur à boucle de verrouillage de phase utilise le circuit diviseur pour diviser la fréquence d'un signal de sortie d'un oscillateur à quartz. Le circuit diviseur fonctionne non seulement en diviseur de fréquence, mais également en compteur binaire. La figure 3 montre un circuit diviseur par deux dynamique connu, utilisant des circuits de porte de transfert. Ce type de circuit diviseur par deux est décrit dans les publications de brevet du Japon n" 2-95014 et n" 4-16023. Le circuit diviseur par deux comporte un circuit à charge de source 10 dont l'extrémité de sortie est connectée à une entrée d'un circuit à charge de source 20 par l'intermédiaire d'une porte de transfert 31. Une sortie du circuit à charge de source 20 est connectée à une entrée de l'autre circuit à charge de source 10 par l'intermédiaire d'un circuit inverseur 32 et d'une porte de transfert 33. Le circuit à charge de source 10 comporte un transistor à effet de champ du type Métal-Semiconducteur (ou MESFET) à mode de désertion, 11, dont un drain D est connecté à une ligne de masse GND, et dont une source S est connectée à une ligne d'alimentation VEE par l'intermédiaire d'une diode de décalage de niveau 12 et d'un MESFET à désertion 13. Le MESFET à désertion 13, dont la grille G est connectée à sa source S, forme une source de courant constant. L'entrée et la sortie du circuit à charge de source 10 sont respectivement la grille G et la source S du MESFET à désertion 11. Le circuit à charge de source 20 a la même structure que le circuit à charge de source 10. Ainsi, le circuit à charge de source 20 comporte un MESFET à désertion 21 dont un drain est connecté à la ligne de masse GND. Une source S du MESFET à désertion 21 est connectée à la ligne d'alimentation VEE par l'intermédiaire d'une dio de de décalage de niveau 22 et d'un MESFET à désertion 23. Le MESFET à désertion 23, dont la grille G est connectée à la source S, forme une source à courant constant. L'entrée et la sortie du circuit à charge de source 20 sont respectivement la grille G et la source S du MESFET à désertion 21. Le circuit diviseur par deux qui est décrit ci-dessus fonctionne de la manière qui est représentée sur les figures 4A à 4E, sous l'effet d'un signal d'entrée de fréquence variable IN qui est appliqué à une grille G de la porte de transfert 33, et d'un signal d'entrée qui est appliqué à une grille G de la porte de transfert 31, la notation *IN désignant un signal dont le niveau logique binaire est l'inverse de celui du signal IN. (1) Comme indiqué entre parenthèses sur la figure 3, on suppose que dans 1' état initial du circuit diviseur par deux, les signaux d'entrée IN et *IN sont respectivement aux niveaux haut (H) et bas (B), tandis que la grille G du MESFET à désertion 21 est au niveau bas (B). Dans cet état, les portes de transfert 31 et 33 sont respectivement bloquée et passante, le MESFET à désertion 21 est bloqué, l'entrée et la sortie du circuit inverseur 32 sont respectivement à des niveaux bas et haut, et la grille G (IN10) et la source du MESFET à désertion 11 sont respectivement aux niveaux haut et bas. (2) Ensuite, les signaux d'entrée IN et *IN passent respectivement aux niveaux bas et haut, ce qui fait que la porte de transfert 33 se bloque, la grille G du MESFET à désertion 1 1 est maintenue au niveau haut et le niveau de sortie du circuit à charge de source 10 est maintenu inchangé. D'autre part, la porte de transfert 31 devient passante, la grille G (IN20) du MESFET à désertion 21 passe au niveau haut, la sortie du MESFET à désertion 21 passe au niveau haut et le signal de sortie OUT passe au niveau bas. (3) Ensuite, les signaux d'entrée IN et *IN passent respectivement aux niveaux haut et bas, ce qui fait que la porte de transfert 31 se bloque, la grille G du MESFET à désertion 21 est maintenue au niveau haut et la sortie du circuit à charge de source 20 est maintenue inchangée. Par conséquent, le signal de sortie OUT est également maintenu au niveau bas D'autre part, la porte de transfert 33 devient passante, la grille G du MESFET à désertion D passe au niveau bas et la sortie du circuit à charge de source 10 passe au niveau bas. (4) Ensuite, les signaux d'entrée IN et *IN passent respectivement aux niveaux bas et haut, ce qui fait que la porte de transfert 33 se bloque, la grille G du MESFET à désertion 11 est maintenue au niveau bas, et le niveau de sortie du circuit à charge de source 10 est maintenu inchangé. D'autre part, la porte de transfert 31 devient passante, la grille G du MESFET à désertion 21 passe au niveau bas, la sortie du circuit à charge de source 20 passe au niveau bas, et le signal de sortie OUT passe au niveau haut. L'opération décrite ci-dessus est répétée, grâce à quoi le signal de sortie OUT est obtenu sous la forme d'un signal résultant de la division par deux de la fréquence du signal d'entrée IN. Le circuit diviseur par deux dynamique décrit ci-dessus est excellent en ce qui concerne le fonctionnement à vitesse élevée, et il peut fonctionner lorsque le signal d'entrée a une fréquence dans la gamme de 3 à 10 GHz. D'autre part, ce circuit diviseur souffre de l'inconvénient suivant. Lorsque la fréquence du signal d'entrée IN est faible et les états des signaux sont inverses de ceux qui sont indiqués entre pa renthèses sur la figure 3, l'intégration dans le temps du courant de fuite, qui circule de l'entrée du circuit à charge de source 20 vers la sortie du circuit à charge de source 10, par l'intermédiaire de la porte de transfert 31, -augmente jusqu'à un niveau qui n'est pas négligeable. Par conséquent, les niveaux de l'entrée et de la sortie du circuit à charge de source 20 sont inversés de façon indésirable, ce qui provoque un fonctionnement erroné du circuit diviseur de fréquence par deux. Un but de la présente invention est donc de procurer un circuit de porte de transfert qui puisse fonctionner à une fréquence inférieure à ce qui était possible jusqu'à présent, tout en gardant la possibilité de fonctionnement à vitesse élevée, et également de procurer un circuit diviseur dynamique qui contienne un tel circuit de porte de transfert. Dans ce but, un aspect de l'invention procure un circuit de porte de transfert qui est destiné à commuter à l'état passant ou bloqué entre une première extrémité et une seconde extrémité, sous la dépendance de la tension d'une électrode de commande, comprenant un premier transistor à effet de champ ayant une première extrémité qui est la première extrémité du circuit de porte de transfert, une seconde extrémité et une grille dont la tension commande la profondeur de canal entre la première extrémité et la seconde extrémité du premier transistor à effet de champ ; et un second transistor à effet de champ ayant une première extrémité qui est connectée à la seconde extrémité du premier transistor à effet de champ, une seconde extrémité qui est la seconde extrémité du circuit de porte de transfert, et une grille dont la tension commande la profondeur du canal entre la première extrémité et la seconde extrémité du second transistor à effet de champ, la grille du second transistor à effet de champ, qui est connectée à la grille du premier transistor à effet de champ et qui forme l'électrode de commande du circuit de porte de transfert, en association avec la grille du premier transistor à effet de champ, ayant une tension de seuil supérieure à une tension de seuil du premier transistor à effet de champ. Un autre aspect de l'invention procure un circuit diviseur dynamique comprenant : un premier circuit à charge de source ayant un premier transistor à effet de champ dont une grille est une entrée du premier circuit à charge de source, tandis qu'une source de ce premier transistor à effet de champ est une sortie du premier circuit à charge de source, ce circuit ayant une première source à courant constant connectée à la source du premier transistor à effet de champ un second circuit à charge de source ayant un second transistor à effet de champ dont une grille est une entrée du second circuit à charge de source, et dont une source est une sortie du second circuit à charge de source, ce circuit ayant une seconde source à courant constant connectée à la source du second transistor à effet de champ et un premier circuit de porte de transfert conçu pour commuter entre un état passant et un état bloqué entre une première extrémité qui est connectée à la sortie du premier circuit à charge de source et une seconde extrémité qui est connectée à l'entrée du second circuit à charge de source, sous la dépendance de la tension d'une électrode de commande qui reçoit un premier signal d'horloge ; le premier circuit de porte de transfert comprenant : un troisième transistor à effet de champ ayant une première extrémité qui est la première extrémité du premier circuit de porte de transfert, une seconde extrémité et une grille dont la tension commande la profondeur du canal entre la première extrémité et la seconde extrémité du troisième transistor à effet de champ ; et un quatrième transistor à effet de champ ayant une première extrémité connectée à la seconde extrémité du troisième transistor à effet de champ, une seconde extrémité qui est la seconde extrémité du premier circuit de porte de transfert, et une grille dont la tension commande la profondeur du canal entre la première extrémité et la seconde extrémité du quatrième transistor à effet de champ, la grille du quatrième transistor à effet de champ, qui est connectée à la grille du troisième transistor à effet de champ et qui forme lvélectrode de commande du premier circuit de porte de transfert, en association avec la grille du troisième transistor à effet de champ, ayant une tension de seuil supérieure à une tension de seuil du troisième transistor à effet de champ. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre de modes de réalisation préférés, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux dessins annexés dans lesquels la figure 1A est un schéma d'un circuit de porte de transfert conforme à la présente invention les figures 1B à 1D sont des représentations graphiques qui illustrent les caractéristiques de courant de drain ID en fonction de la tension de grille VG de transistors à effet de champ (FET) 1 et 2 qui sont incorporés dans le circuit de porte de transfert qui est représenté sur la figure 1A ; la figure 2 est un schéma d'un circuit diviseur par deux dynamique la figure 3 est un schéma d'un circuit diviseur par deux dynamique connu ; et les figures 4A à 4E sont un diagramme temporel qui illustre le fonctionnement du circuit diviseur par deux qui est représenté sur les figures 2 et 3. Comme le montre la figure 1A, un circuit de porte de transfert comporte un premier transistor à effet de champ 1 et un second transistor à effet de champ 2 qui sont connectés mutuellement en sé- rie, et dont les deux grilles sont connectées en commun. Comme représenté à titre d'exemple sur les figures 1B à 1D, la tension de seuil VTHl du transistor à effet de champ 1 est inférieure à la tension VTH2 du transistor à effet de champ 2. Les figures 1B à 1D montrent les caractéristiques de courant de drain ID en fonction de la tension de grille VG des transistors à effet de champ 1 et 2.La figure 1B montre la caractéristique que l'on obtient lorsque les deux transistors à effet de champ 1 et 2 sont du mode à désertion, la figure lC montre la caractéristique que l'on obtient lorsque le premier transistor à effet de champ 1 et le second transistor à effet de champ 2 sont respectivement du mode à désertion et du mode à enrichissement, et la figure 1D montre la caractéristique que l'on obtient lorsque les premier et second transistors à effet de champ 1 et 2 sont du mode à enrichissement. La présente invention peut utiliser l'un quelconque des trois types précédents de combinaisons des transistors à effet de champ qui sont représentées sur les figures 1B, 1C et 1D. Dans le cas de l'utilisation de la combinaison qui est représentée sur la figure 1B, la résistance du premier transistor à effet de champ 1 est inférieure à celle du cas décrit ci-dessous et le transistor à effet de champ 2 est passant lorsque le signal d'entrée IN est au niveau haut, qui est supérieur à la tension de seuil VTH2, tandis que la résistance du transistor à effet de champ I est supérieure à celle du cas décrit ci-dessus et le transistor à effet de champ 2 est bloqué lorsque le signal d'entrée IN est au niveau bas, qui est inférieur à la tension de seuil VTH2. Par conséquent, le transistor à effet de champ 1 fonctionne à la manière cl'une résistance variable. I1 résulte que dans une condition dans laquelle la tension V1 à une extrémité T1 du circuit de porte de transfert est au niveau bas, la tension V2 à l'autre extrémité T2 du circuit de porte de transfert est au niveau haut, et le signal d'entrée IN qui est appliqué à la grille est au niveau bas, la valeur du courant qui fuit à partir de l'extrémité T2 vers l'extrémité T1, est inférieure à celle qui existe dans le circuit de porte de transfert connu, grâce à quoi le circuit de porte de transfert peut fonctionner à une fréquence inférieure à ce qui était possible jusqu'à présent, tout en conservant la possibilité de fonctionnement à vitesse élevée. Dans les deux autres cas, le fonctionnement est pratiquement le même que dans le cas décrit ci-dessus. La figure 2 montre le mode de réalisation du circuit diviseur par deux dynamique de l'invention. Sur la figure 2, on utilise les mêmes références numériques pour désigner des éléments ou des composants qui sont les mêmes que ceux qui apparaissent sur la figure 3. Le circuit diviseur par deux qui est représenté sur la figure 2 diffère de celui qui est représenté sur la figure 3 par le fait que les circuits de porte de transfert 41 et 43 remplacent les circuits de porte de transfert 31 et 33 de la figure 3. Chacun des circuits de porte de transfert 41 et 43 a la même structure que celui qui est représenté sur la figure 1A. De façon plus détaillée, le circuit de porte de transfert 41 comporte une connexion en série d'un MESFET à désertion 411 et d'un MESFET à désertion 412, dont les grilles G sont connectées l'une à l'autre pour recevoir en commun un signal d'entrée *IN. La tension de seuil du MESFET à désertion 412, par exemple - 1,0 V, est supé- rieure à celle du MESFET à désertion 411, par exemple - 1,5 V. Par conséquent, le MESFET à désertion 411 fonctionne à la manière d'une résistance variable qui présente une valeur faible lorsque le signal d'entrée *IN est à un niveau haut et le MESFET à désertion 412 est passant, et qui présente une valeur élevée lorsque le signal d'entrée *IN est au niveau bas et le MESFET à désertion 412 est bloqué. De façon similaire, le circuit de porte de transfert 43 comporte une connexion en série d'un MESFET à désertion 431 et d'un MESFET à désertion 432, dont les grilles G sont connectées l'une à l'autre pour recevoir en commun un signal d'entrée IN. La tension de seuil du MESFET à désertion 432, par exemple - 1,0 V, est supérieure à celle du MESFET à désertion 431, par exemple - 1,5 V. Par conséquent, le MESFET à désertion 431 fonctionne à la manière d'une résistance variable qui présente une valeur basse lorsque le signal d'entrée IN est au niveau haut et le MESFET à désertion 432 est passant, et qui présente une résistance élevée lorsque le signal d'entrée IN est au niveau bas et le MESFET à désertion 432 est bloqué. Le circuit diviseur dynamique par deux décrit ci-dessus fonctionne de la manière qui est représentée sur les figures 4A à 4E. On a exécuté un test par simulation concernant les circuits diviseurs par deux qui sont représentés sur les figures 2 et 3. I1 est apparu que le circuit diviseur par deux qui est représenté sur la figure 2 peut fonctionner sans défaillance dans une gamme de 1 à 10 GHz des signaux d'entrée IN et *IN, tandis que le circuit diviseur par deux connu qui est représenté sur la figure 3 peut fonctionner sans défaillance seulement dans une gamme de 3 à 10 GHz du signal d'entrée IN. I1 a donc été confirmé que le circuit diviseur de fréquence par deux dynamique présent peut fonctionner à une fréquence inférieure à celle du circuit diviseur par deux dynamique connu, tout en conservant sa possibilité de fonctionnement à vitesse élevée. On peut construire un circuit diviseur multiple en connectant en cascade plusieurs circuits diviseurs par deux, chacun d'eux étant le même que celui qui est représenté sur la figure 2, à l'exception de l'ajout d'un autre circuit inverseur dont une entrée est connectée à la sortie du circuit inverseur 32, tandis que la sortie est utilisée à titre d'autre sortie du circuit diviseur par deux. I1 va de soi que de nombreuses modifications peuvent être apportées au dispositif et au procédé décrits et représentés, sans sortir du cadre de l'invention. REVENDICATIONS 1. Circuit de porte de transfert destiné à commuter à l'état passant ou bloqué entre une première extrémité (T1) et une seconde extrémité (T2) sous la dépendance de la tension sur une électrode de commande, caractérisé en ce qu'il comprend : un premier transistor à effet de champ (1) ayant une première extrémité qui est la première extrémité (T1) du circuit de porte de transfert, une seconde extrémité et une grille (G) dont la tension commande la profondeur de canal entre la première extrémité et la seconde extrémité du premier transistor à effet de champ (1) ; et un second transistor à effet de champ (2) ayant une première extrémité connectée à la seconde extrémité du premier transistor à effet de champ, une seconde extrémité qui est la seconde extrémité (T2) du circuit de porte de transfert, et une grille (G) dont la tension commande la profondeur de canal entre la première extrémité et la seconde extrémité du second transistor à effet de champ (2), la grille (G) du second transistor à effet de champ (2), qui est connectée à la grille (G) du premier transistor à effet de champ (1) et forme l'électrode de commande du circuit de porte de transfert en association avec la grille (G) du premier transistor à effet de champ- (1), ayant une tension de seuil surpérieure à la tension de seuil du premier transistor à effet de champ (1). 2. Circuit de porte de transfert selon la revendication 1, caractérisé en ce que les premier et second transistors à effet de champ (1, 2) sont du type métal-semiconducteur ou MESFET. 3. Circuit de porte de transfert selon la revendication 2, caractérisé en ce que chacun des MESFET (1, 2) comprend un substrat en GaAs semi-isolant, une couche mince de type n formée sur le substrat en GaAs, une première électrode formée sur la couche mince de type n, une seconde électrode formée sur la couche mince de type n et une électrode de grille formée sur la couche mince de type n et située entre les première et seconde électrodes, la première électrode, la seconde électrode et 1' électrode de grille constituant respectivement la première extrémité, la seconde extrémité et la grille (G) des transistors à effet de champ (1, 2). 4. Circuit de porte de transfert selon la revendication 1, caractérisé en ce que les premier et second transistors à effet de champ (1, 2) sont des transistors à effet de champ du type métal-oxydesemiconducteur, ou MOSFET. 5. Circuit intégré comprenant un circuit de porte de transfert destiné à commuter à l'état passant ou bloqué entre une première extrémité (T1) et une seconde extrémité (T2) sous la dépendance de la tension sur une électrode de commande, caractérisé en ce qu'il comprend : un premier transistor à effet de champ (1) ayant une première extrémité qui est la première extrémité (T1) du circuit de porte de transfert, une seconde extrémité et une grille (G) dont la tension commande la profondeur de canal entre la première extrémité et la seconde extrémité du premier transistor à effet de champ (1) et un second transistor à effet de champ (2) ayant une première extrémité qui est connectée à la seconde extrémité du premier transistor à effet de champ (1), une seconde extrémité qui est la seconde extrémité (T2) du circuit de porte de transfert, et une grille (G) dont la tension commande la profondeur de canal entre la première extrémité et la seconde extrémité du second transistor à effet de champ (2), la grille (G) du second transistor à effet de champ (2), qui est connectée à la grille (G) du premier transistor à effet de champ (1), et qui forme l'électrode de commande du circuit de porte de transfert en association avec la grille du premier transistor à effet de champ (1), ayant une tension de seuil qui est supérieure à la tension de seuil du premier transistor à effet de champ (1). 6. Circuit diviseur dynamique, caractérisé en ce qu'il comprend : un premier circuit à charge de source (10) ayant un premier transistor à effet de champ (11) dont une grille (G) est une entrée du premier circuit à charge de source (10), et dont une source (S) est une sortie du premier circuit à charge de source (10), et ayant une première source à courant constant (13) connectée à la source du premier transistor à effet de champ (11) ; un second circuit à charge de source (20) ayant un second transistor à effet de champ (21) dont une grille est une entrée du second circuit à charge de source (20), et dont une source (S) est une sortie du second circuit à charge de source (20), et ayant une seconde source à courant constant (23) connectée à la source du second transistor à effet de champ (21) et un premier circuit de porte de transfert (41) destiné à commuter à l'état passant ou bloqué entre une première extrémité qui est connectée à la sortie du premier circuit à charge de source (10) et une seconde extrémité qui est connectée à 1' entrée du second circuit à charge de source (20), sous la dépendance de la tension d'une première électrode de commande qui reçoit un premier signal d'horloge (*IN) ; ce premier circuit de porte de transfert (41) comprenant : un troisième transistor à effet de champ (411) ayant une première extrémité qui est la première extrémité du premier circuit de porte de transfert (41), une seconde extrémité et une grille dont la tension commande la profondeur de canal entre la première extrémité et la seconde extrémité du troisième transistor à effet de champ (411) ; et un quatrième transistor à effet de champ (412) ayant une première extrémité connectée à la seconde extrémité du troisième transistor à effet de champ (411), dont une seconde extrémité est la seconde extrémité du premier circuit de porte de transfert (41), et une grille dont la tension commande la profondeur de canal entre la première extrémité et la seconde extrémité du quatrième transistor à effet de champ (412), la grille du quatrième transistor à effet de champ (412), qui est connectée à la grille du troisième transistor à effet de champ (411) et forme l'électrode de commande du premier circuit de porte de transfert (41) en association avec la grille du troisième transistor à effet de champ (411), ayant une tension de seuil supérieure à la tension de seuil du troisième transistor à effet de champ (411). 7. Circuit diviseur dynamique selon la revendication 6, caractérisé en ce que tous les transistors à effet de champ (11, 21, 411, 412) sont des transistors à effet de champ du type métalsemiconducteur, ou MESFET. 8. Circuit diviseur dynamique selon la revendication 7, caractérisé en ce que chacun des MESFET (11, 21, 411, 412) comprend un substrat en GaAs semi-isolant, une couche mince de type n formée sur le substrat en GaAs, une première électrode formée sur la couche mince de type n, une seconde électrode formée sur la couche mince de type n et située entre les première et seconde électrodes, la première électrode, la seconde électrode et l'électrode de grille constituant respectivement la première extrémité, la seconde extrémité et la grille des transistors à effet de champ (1, 2). 9. Circuit diviseur dynamique selon la revendication 8, caractérisé en ce que tous les MESFET (11, 21, 411, 412) sont du mode à désertion. 10. Circuit diviseur dynamique selon la revendication 6, consistant en un circuit diviseur par deux, caractérisé en ce qu'il comprend en outre : un circuit inverseur (32) ayant une entrée connectée à la sortie du second circuit à charge de source (20) et une sortie qui est une sortie (OUT) du circuit diviseur par deux ; et un second circuit de porte de transfert (43) destiné à commuter à l'état passant ou bloqué entre une première extrémité qui est connectée à la sortie du circuit inverseur (32) et une seconde extrémité qui est connectée à l'entrée du premier circuit à charge de source (10), sous la dépendance de la tension d'une électrode de commande qui reçoit un second signal d'horloge (IN), ce second signal d'horloge (IN) ayant un niveau logique binaire qui est l'inverse de celui du premier signal d'horloge (*IN) ; le second circuit de porte de transfert (43) comprenant : un cinquième transistor à effet de champ (431) ayant une première extrémité qui est la première extrémité du second circuit de porte de transfert (43), une seconde extrémité et une grille dont la tension commande la profondeur de canal entre la première extrémité et la seconde extrémité du cinquième transistor à effet de champ (431) ; et un sixième transistor à effet de champ (432) ayant une première extrémité connectée à la seconde extrémité du cinquième transistor à effet de champ (431), une seconde extrémité qui est la seconde extrémité du second circuit de porte de transfert (43) et une grille dont la tension commande la profondeur de canal entre la première extrémité et la seconde extrémité du sixième transistor à effet de champ (432), la grille du sixième transistor à effet de champ (432), qui est connectée à la grille du cinquième transistor à effet de champ (431) et forme l'électrode de commande du se cond circuit de porte de transfert (43), en association avec la grille du cinquième transistor à effet de champ (431), ayant une tension de seuil qui est supérieure à la tension de seuil du cinquième transistor à effet de champ (431). 11. Circuit diviseur dynamique selon la revendication 6, ce circuit diviseur dynamique étant un circuit diviseur multiple dans lequel un ensemble de circuits diviseurs par deux, ayant chacune une première entrée, une seconde entrée qui est l'électrode de commande du premier circuit de porte de transfert (41), une première sortie et une seconde sortie, sont connectées en cascade de façon que les première et seconde sorties soient respectivement connectées aux première et seconde entrées d'un circuit diviseur par deux de l'étage suivant, caractérisé en ce que le circuit diviseur par deux comprend en outre : un premier circuit inverseur (32) ayant une entrée connectée à la sortie du second circuit à charge de source (20) et une sortie qui est la première sortie (OUT) du circuit diviseur par deux un second circuit inverseur ayant une entrée connectée à la sortie du premier circuit inverseur (32) et une sortie qui est la seconde sortie du circuit diviseur par deux ; et un second circuit de porte de transfert (43) qui est destiné à commuter à l'état passant ou à l'état bloqué entre une première extrémité qui est connectée à la sortie du premier circuit inverseur (32) et une seconde extrémité qui est connectée à l'entrée du premier circuit à charge de source (10), sous la dépendance de la tension d'une électrode de commande qui est la première entrée du circuit diviseur par deux ; le second circuit de porte de transfert (43) comprenant : un cinquième transistor à effet de champ (431) ayant une première extrémité qui est la première extrémité du second circuit de porte de transfert (43), une seconde extrémité et une grille dont la tension commande la profondeur de canal entre la première extrémité et la seconde extrémité du cinquième transistor à effet de champ (431) ; et un sixième transistor à effet de champ (432) ayant une première extrémité qui est connectée à la seconde extrémité du cinquième transistor à effet de champ (431), une seconde extrémité qui est la seconde extrémité du second circuit de porte de transfert (43), et une grille dont la tension com mande la profondeur de canal entre la première extrémité et la seconde extrémité du sixième transistor à effet de champ (432), la grille du sixième transistor à effet de champ (432), qui est connectée à la grille du cinquième transistor à effet de champ (431) et forme l'électrode de commande du second circuit de porte de transfert (43), en association avec la grille du cinquième transistor à effet de champ (431), ayant une tension de seuil supérieure à la tension de seuil du cinquième transistor à effet de champ (431). 12. Circuit intégré comprenant un circuit diviseur dynamique, caractérisé en ce que ce circuit diviseur dynamique comprend : un premier circuit à charge de source (10) ayant un premier transistor à effet de champ (11) dont une grille (G) est une entrée du premier circuit à charge de source (10), et dont une source (S) est une sortie du premier circuit à charge de source (10), et ayant une première source à courant constant (13) connectée à la source du premier transistor à effet de champ (11) ; un second circuit à charge de source (20) ayant un second transistor à effet de champ (21) dont une grille (G) est une entrée du second circuit à charge de source (20) et dont une source (S) est une sortie du second circuit à charge de source (20), et ayant une seconde source à courant constant (23) connectée à la source du second transistor à effet de champ (21) et un premier circuit de porte de transfert (41) destiné à commuter à l'état passant ou à l'état bloqué entre une première extrémité connectée à la sortie du premier circuit à charge de source (10) et une seconde extrémité connectée à l'entrée du second circuit à charge de source (20), sous la dépendance de la tension d'une électrode de commande qui reçoit un premier signal d'horloge (*IN) ; le premier circuit de porte de transfert (41) comprenant : un troisième transistor à effet de champ (411) ayant une première extrémité qui est la première extrémité du premier circuit de porte de transfert (41), une seconde extrémité et une grille dont la tension commande la profondeur de canal entre la première extrémité et la seconde extrémité du troisième transistor à effet de champ (411) ; et un quatrième transistor à effet de champ (412) ayant une première extrémité qui est connectée à la seconde extrémité du troisième transistor à effet de champ (411), une seconde extrémité qui est la seconde extrémité du premier circuit de porte de transfert (41) et une grille dont la tension commande la profondeur de canal entre la première extrémité et la seconde extrémité du quatrième transistor à effet de champ (412), la grille du quatrième transistor à effet de champ (412), qui est connectée à la grille du troisième transistor à effet de champ (411), et qui forme 1' électrode de commande du premier circuit de porte de transfert (41), en association avec la grille du troisième transitor à effet de champ (411), ayant une tension de seuil qui est supérieure à la tension de seuil du troisième transistor à effet de champ (412).