Brevet FR2690277A1 — publié le 19931022

Circuit intégré à transistors complémentaires à effet de champ à hétérojonction L'invention concerne les circuits intégrés à transistors complémentaires à effet de champ à canal p et à canal n. Les circuits intégrés utilisant des transistors complémentaires à hétérojonction AlGaAs/GaAs (encore appelés HIGFET ou Heterojunction Insulated-Gate Field-Effect Transistor) ont été décrits par D.E. Grider et al., par exemple dans Delta-Doped Complementary Heterostructure FETs with High Y-Value Pseudomorphic In Ga1-bls Channels for Ultra-Low Power Digital IC Applications, IEDM Digest 1991, p. 235. Dans ces travaux, D.E. Grider et al. ont réalisé des mémoires statiques SRAM 4 Kbits ayant de faibles consommations électriques. Plus récemment, ils ont perfectionné leur technologie afin de réduire encore plus la consommation électrique de leur circuit intégré (G. S. LaRue et D. E. Grider, Complementary HUE'T 32-bit Serial Multiplier, GaAs iC Symposium 92 Digest, p. 89). L'invention concerne ce type de composant à hétérojonction AlGaAs/GalnAs, et a pour objet de pallier un certain nombre d'imperfections et de limitations (que l'on exposera en plus amples détails plus bas) des composants connus proposés jusqu'à présent. Plus précisément, l'un des buts de la présente invention est de proposer un choix approprié des épaisseurs et des compositions des couches épitaxiales de ces structures qui permette de réaliser des circuits complémentaires à très faible consommation électrique et, en même temps, ("accroître la transconductance du transistor à canal p. Tel n'était pas le cas jusqu'à présent, car on réussissait à améliorer la consommation du circuit, mais sans amélioration de la transconductance du transistor à canal p. On exposera en détail plus loin les raisons de ces améliorations. A cet effet, le composant de l'invention, qui est du type circuit intégré à composants complémentaires du type transistors à effet de champ à canal p et à canal n, avec une hétérojonction formée entre une couche comprenant un matériau semiconducteur m-V à grande bande interdite et une couche comprenant un matériau semiconducteur III-V à petite bande interdite dont le désaccord de maille cristalline avec le reste de la structure est tel que cette couche comprenant le matériau à petite bande interdite soit sous contrainte uniaxiale de compression dans le plan de la couche, est caractérisé en ce que l'épaisseur de la couche comprenant le matériau à grande bande interdite est choisie plus faible pour le transistor à canal p que pour le transistor à canal n, le rapport de ces épaisseurs respectives étant un rapport prédéterminé fonction de la transparence tunnel relative des trous par rapport à celle des électrons. Selon un premier aspect de l'invention, l'hétérojonction définissant dans le diagramme de bande de valence de l'hétérostructure, au niveau de la couche comprenant le matériau à petite bande interdite, un puits quantique comportant des sous-bandes de type 1111 et LH, la composition du matériau à petite bande interdite est choisie de manière que la séparation en énergie des sous-bandes HH1, HH2 et LH1 soit telle que le peuplement de la sous-bande LH1 soit essentiellement négligeable et que le courant de fuite de grille du transistor à canal p soit essentiellement indépendant des trous lourds HH et HH2 de faible transparence tunnel. Selon un second aspect de l'invention, l'épaisseur de la couche comprenant le matériau à grande bande interdite, choisie plus faible pour le transistor à canal p que pour le transistor à canal n, est en outre choisie de manière à réduire les tensions de seuil, prises en valeurs absolues, de ces transistors, réduisant ainsi la consommation électrique du circuit tout en augmentant la transconductance du transistor à canal p. Selon un certain nombre de caractéristiques ou formes de mise en oeuvre avantageuses: - Le matériau à grande bande interdite est AIxGa1-xAs ou (AlxGa1-x)uIn1-uP et le matériau à petite bande interdite est GayIn1-yAs, ces matériaux étant épitaxiés sur un substrat de GaAs. - Le matériau à grande bande interdite est AIz'nizAs ou InP et le matériau à petite bande interdite est GayIn1-yAs, yAs, ces maté- riaux étant épitaxiés sur un substrat de InP. - La couche comprenant le matériau à grande bande interdite comporte un empilement épitaxial composé : d'une première couche élémentaire comprenant le matériau à grande bande interdite, d'une éventuelle deuxième couche élémentaire, de composition différente de celle de la première couche élémen taire, propre à faciliter l'attaque sélective de cette dernière, et d'une troisième couche élémentaire, comprenant le matériau à grande bande interdite ; les épaisseurs de la première et de la troisième couches élémentaires sont choisies de manière que le rapport de l'épaisseur de la première couche élémentaire à l'épaisseur totale de la première et de la troisième couches élé mentaires soit égal audit rapport prédéterminé ; et la grille du transistor à canal p est disposée de manière à assurer le con tact sur la deuxième couche élémentaire. - Dans ce dernier cas, et dans l'hypothèse de la seconde forme de mise en oeuvre précitée, les tensions de seuil des transis tors, prises en valeurs absolues, peuvent être inférieures à 0,5 V, et la transconductance du transistor à canal p peut être améliorée d'un facteur supérieur à 1,25 par rapport à celle du transistor à canal p qui aurait sa grille déposée sur la la cou che comprenant le matériau à grande bande interdite. La composition de la première couche élémentaire peut alors être choisie différente de celle de la troisième couche élémen taire, de manière que la barrière de potentiel AEV correspon dant à la discontinuité de la bande de valence entre le maté riau de la première couche élémentaire et celui de la couche comprenant le matériau à petite bande interdite et détermi nant la transparence tunnel des trous, soit choisie indépen damment de la barrière de potentiel hEC correspondant à la discontinuité de la bande de conduction entre le matériau de la troisième couche élémentaire et celui de la couche compre nant le matériau à petite bande interdite et déterminant la transparence tunnel des électrons, de manière à réduire ainsi l'épaisseur de la première couche élémentaire et, en consé quence, réduire les tensions de seuil des transistors à des valeurs inférieures à 0,4 V environ et augmenter la trans conductance du transistor à canal p par rapport au cas où la première et la troisième couches élémentaire sont identiques. On peut alors avoir les choix préférentiels de matériaux sui vants, dans tous les cas en épitaxie sur substrat GaAs : pre mière couche élémentaire en AlAs et troisième couche élémen taire en AlxGa1-xAs, avec 0,5 x 0,75 ; première couche élémentaire en AlAs et troisième couche élémentaire en AluInl uP, avec uAl = 0,50 environ; première couche élémen taire en AluIn1 uP, avec uAl = 0,50 environ et troisième couche élémentaire en AlxGal xAs, avec 0,5 5 0 75. première couche élémentaire en AIuIn1 uP, avec uAl = 0,50 environ et troisième couche élémentaire en GaPsSbl s, avec sp = 0,65 environ. Et en épitaxie sur substrat Inp: : première couche élé mentaire en InP et troisième couche élémentaire en AlzInl~zAs, avec ZAl = 0,48 environ; première couche élémen taire en InP et troisième couche élémentaire en GaPs,Sbl s., avec s'p = 0,35. La deuxième couche élémentaire peut être absente et la sélec tivité d'attaque sélective de la première couche élémentaire est alors assurée par la différence de composition chimique entre la première couche élémentaire et la troisième couche élémentaire. - Le dopage est un dopage non homogène sur l'ensemble du cir cuit, ce dopage étant obtenu par implantation d'impuretés localement dans les transistors à canal n et dans ceux à canal p avec des doses d'implantation différentes pour les deux types de transistors, la dose correspondant aux transistors à canal p pouvant éventuellement être nulle. On intercale entre la couche comprenant le matériau à petite bande interdite et la couche tampon une couche additionnelle dont le matériau présente avec celui de la couche comprenant le matériau à petite bande interdite une discontinuité de bande de valence égale ou supérieure à 100 meV environ. On va maintenant exposer en détail l'invention, en référence aux figures annexées ; on notera que, sur toutes les figures, les mêmes références désignent toujours des éléments identiques. La figure 1 montre la structure générale de départ de l'invention, avec deux transistors, respectivement à canal n et à canal p. Les figures 2a, 2b et 2c montrent l'allure de la bande de conduction et de la bande de valence pour la structure de la figure 1, respectivement au repos, dans le cas de l'application d'une tension de grille positive (pour le transistor à canal n) et dans le cas de l'application d'une tension de grille négative (pour le transistor à canal p). La figure 3 représente, avec l'énergie en fonction du vecteur d'onde, le schéma de bande de valence de GaAs et GaInAs, dans le cas d'un matériau non contraint. La figure 4 illustre schématiquement la structure d'une hétérojonction contrainte et la nature des contraintes subies. la figure 5 est homologue de la figure 3, pour le matériau contraint de la figure 4. Les figures 6a et 6b illustrent l'allure de bande de valence, respectivement au repos et avec application d'une tension négative de grille, d'une structure contrainte, AlxGa1 xAs/GasrInl ,As/AlyGal gAs du type de celle de la figure 4. Les figures 7a et 7b sont homologue des figures 6a et 6b, avec un puits quantique non symétrique, correspondant à une structure contrainte AlxGa1 gAs/GasrInl yAs/GaAs. La figure 8 montre, dans son état initial, l'empilement de couches permettant de réaliser le composant de l'invention, avant gravure. La figure 9 montre cette même structure après gravure, avec une paire de transistors complémentaires à canal n et à canal p. # Sur la figure 1, on a représenté de façon schématique la structure de base, connue en tant que telle, dont est dérivée l'invention. Cette structure comporte successivement: - un substrat 1 en GaAs, - une couche tampon 2, également de GaAs ou constituée d'un empilement GaAs/AlGaAs, mais avec des caractéristiques chi miques (pureté) et cristallographiques parfaitement contrô lées, sur une épaisseur de 500 nm (cette valeur d'épaisseur, comme toutes celles qui suivent, étant sauf indication con traire une valeur typique donnée uniquement à titre indica tif), - un dopage volumique ou planaire ( dopage ) 3 au silicium, - une couche 4 de GaAs, de 3 nm d'épaisseur environ, une couche 5 de GayIn1-yAs, de 4 à 15 mn d'épaisseur, avec une teneur en gallium YGa de l'ordre de 0,75 à 0,80 environ (ici comme dans la suite, toutes les teneurs sont indiquées en frac tions molaires), - une couche 6 de AlgGa1 gAs, de 25 nm d'épaisseur, avec une teneur en aluminium xAl de l'ordre de 0,75 environ, et - une couche protectrice 7 de GaAs, de 3 mn d'épaisseur. On notera incidemment que d'autres alliages m-V que ceux indiqués peuvent être utilisés, par exemple une couche 6 de GauInl~uP ou (Al,Ga)uIn1-uP adaptés en paramètre de maille cristalline avec GaAs, ou encore AlzIn1 zAs sur une couche 5 de GaInAs adapté en paramètre de maille cristalline avec InP. Par ailleurs, toutes les couches formant cette structure de départ sont, à l'exception du dopage 3, des couches non dopées. On peut former sur cette structure des transistors à effet de champ à canal n et à canal p en implantant des zones dopées, respectivement n+ et p+ référencées 8 et 9, pénétrant jusqu'à la couche 3, et en formant en surface des électrodes S, D et G de source, de drain et de grille, de manière en elle-même tout à fait classique. On peut ainsi réaliser des circuits logiques à transistors complémentaires à canal n et p. Dans le cas du transistor à canal n, si l'on applique à sa grille une tension fortement positive, supérieure à une tension de seuil V il va s'accumuler des électrons dans la couche 5 de GayIn1-yAs, formant ainsi alors un canal de type n. Inversement, dans le cas du transistor à canal p, si l'on applique une tension de grille fortement négative, inférieure à une tension de seuil VTP, il va s accumuler des trous dans la couche 5 de GayIn1-yAs, formant ainsi alors un canal de type p. Principes fondamentaux de l'invention Dans de telles structures les tensions de seuil VTn et VTp sont données par les relations: VTn=#Bn-#Ec -A'.Q.d-c (1) VTP = -#Bp + #Ev - A'#Q#d + c, Bn et #Bp désignant, respectivement, la hauteur de la barrière de Schottky relative aux électrons et aux trous, hEC et #Ev désignant, respectivement, la discontinuité de la bande de conduction et celle de la bande de valence entre AlxGa1-xAs et GayInl yAs, A' étant une constante, Q étant la charge du dopage 3 d étant la distance entre la grille Schottky et la couche 5 et c étant une constante dépendant de la géométrie du transistor. Dans de telles structures, les tensions de seuil VTn et VTp dépendent donc à la fois de la concentration du dopant et de l'épaisseur totale des couches 6 et 7, et leurs valeurs sont liées par la relation: VTn - VTp = Eg(GayIn1-yAs) (2) où Eg (GayIn1-yAs) désigne la largeur de la bande interdite de la couche 5 en GayIn1-yAs. Pour des raisons de symétrie, ou ajuste souvent, pour une épaisseur donnée des couches 5 et 6, le niveau de dopage de manière à avoir: VTn =IVTpI = 0,S5Venviron. I1 est connu que, si cette valeur est tout à fait acceptable pour réaliser des circuits intégrés complémentaires, elle conduit cependant à une consommation électrique élevée, puisque la consommation électrique augmente directement comme cette tension. n est donc tout à fait indiqué de réduire les tensions de seuil à des valeurs proches de 0,3 V, ou même au-dessous de ces valeurs si possible. Dans la filière CMOS (Complementary Metal-Oxide Semiconductor), comme en technologie sur silicium, on contrôle indépendamment les tensions de seuil des transistors à canal n et à canal p en ajustant la concentration de dopant pour chaque type de transistor. Cet ajustement peut se faire aisément par utilisation de doses adéquates d'implantation d'impuretés indépendamment dans le canal n et le canal p. Cette solution peut aussi être utilisée dans le cas du HIGFET comme l'ont montré G.S. LaRue et D.E. Grider dans Complementary HFET 32-Bit Serial Multiplier, GaAs IC Symposium 1992 Digest, p. 89. Cette solution, qui permet de réduire indépendamment VTn et VTp et donc de réduire la consommation électrique du circuit intégré, ne change rien en ce qui concerne la transconductance du transistor à canal p. Or il est connu que cette transconductance est relativement faible. Première forme de mise en oeuvre de l'invention Selon un premier aspect de l'invention, il est possible d'apporter une solution qui améliore la transconductance du transistor à canal p (cette première solution étant cependant sans grands effets sur les tensions de seuil VTn et VTp) Les figures 2a, 2b et 2c montrent, pour la structure de la figure 1 exposée plus haut, la configuration correspondante de la bande de conduction Ec et de la bande de valence Ev respectivement au repos, pour une tension de grille positive (donc correspondant au transistor à canal n) et pour une tension de grille négative (donc correspondant au transistor à canal p). VG représente la tension de grille appliquée (nulle, positive ou négative selon le cas) et EF représente le niveau de Fermi. La référence 10 indique l'endroit où s'accumulent les électrons dans le cas du transistor à canal n, et la référence 11 indique l'endroit où s'accumulent les trous dans le cas du transistor à canal p. On va montrer que les conditions respectives de conduction de ces trous et de ces électrons sont notablement différentes, entraînant, dans les structures réalisées jusqu'à présent, une très grande discordance entre les propriétés des transistors à canal n et celles des transistors à canal p intégrés dans un même circuit. En effet, on sait que dans GaAs ou GaInAs les électrons ont une faible masse effective m*e, tandis que les trous ont une forte masse effective m*h (on rappelle que la masse effective correspond à une moyenne statistique) ; en d'autres termes, la mobilité des électrons est élevée, mais celle des trous est très faible. Pour remédier à cet inconvénient empêchant la réalisation de circuits logiques complémentaires rapides, il a été proposé par G.C. Osbourn et al., Electron and Hole Effective Masses for Two-Dimensional Transport in Strained-Layer Superlattices, Superlattices and Microstructures, Vol. 1, No. 3, p. 223 (1985), d'associer GaInAs avec GaAs ou AlGaAs afin de créer une couche contrainte de GaInAs ayant pour effet de réduire la masse effective des trous par mise en oeuvre de phénomènes physiques complexes, que l'on va expliquer succinctement ci-dessous. Dans un matériau non contraint, la bande de valence de GaAs ou GaInAs est scindée en deux bandes dont la courbure est très nettement séparée. La figure 3 représente dans le plan CE, K} (énergie en fonction du vecteur d'onde) le schéma de la bande de valence dans ce cas : l'une des bandes, référencée HH, est appelée bande de trous lourds , et l'autre, référence LH, est appelée bande de trous légers . On sait que la masse effective des trous est inversement proportionnelle à la courbure de la bande, selon la relation: où t est la constante de Planck, g est l'énergie et K est le vecteur d'onde. Si l'on considère maintenant un matériau contraint, par exemple, comme illustré figure 4, une couche mince de GaInAs comprise entre deux couches de GaAs ou MGaAs, dans le plan parallèle à l'interface la couche de GaInAs subit une compression, schématisée par les flèches 12, tandis que dans le plan perpendiculaire elle subit une tension, schématisée par la flèche 13. Sur le schéma de la bande de valence correspondant, illustré figure 5, ces déformations ont pour effet de séparer les bandes de valence et déformer fortement celles-ci dans le plan parallèle à l'interface. Sur la figure 5, le demi-plan de droite correspond au vecteur d'onde K11 parallèle à l'interface et le demi-plan de gauche au vecteur d'onde Ki perpendiculaire à l'interface. Parallèlement à l'interface (c'est-à-dire pour le demi-plan de droite du diagramme de la figure 5), les bandes sont fortement déformées, les trous lourds SI devenant légers et inversement pour les trous légers LH qui deviennent lourds, tandis que perpendiculairement (c'est-à-dire pour le demi-plan de gauche de la figure 5), les trous lourds HH restent lourds et les trous légers LH restent légers. En d'autres termes, il y a inversion du caractère lourdjléger des trous dans l'une des bandes de valence et non dans l'autre. La déformation de ces bandes de valence modifie également la répartition statistique des populations de trous ; ainsi, en moyenne, dans un système GaAs/GaInAs/GaAs ou AlGaAs/GaInAs/AlGaAs les trous ont une masse effective plus faible que dans un système non contraint GaAs/AlGaAs. Ainsi, dans un tel système contraint, les transistors à canal p présentent une mobilité accrue et, partant, une meilleure transconductance gmp. Les travaux précités de Grider mentionnent ainsi des transconductances gmp atteignant 70 mS/mm (millisiemens par millimètre) pour des transistors de I llm de longueur de grille. Cette valeur est cependant très inférieure aux valeurs homologues gmn de transconductances des transistors à canal n, qui sont de l'ordre de 300 mS/mm, soit un ratio de 4,3 dont il reste à s'affranchir si l'on souhaite que le transistor à canal p fonctionne aussi bien que celui à canal n. L'objet de l'invention est de surmonter cette limitation, en combinant les différents effets physiques ayant lieu dans la couche mince 5 de GayIn1-yAs (effet de la contrainte mécanique sur le schéma de bande, effet quantique sur la position en énergie des trous) et ceux ayant lieu dans la couche 6 de AlxGa1-xAs (effet tunnel), afin d'accroître la transconductance du transistor à canal p et donc permettre à ce dernier de fonctionner avec des performances accrues. Au préalable, considérons d'abord ces effets physiques dans une structure symétrique comprenant une couche 4 de AlxGa1-xAs (au lieu de GaAs), une couche 5 de GayIn1-yAs et une couche 6 de AlxGal ; on considérera plus tard le cas où la couche 4 est une couche de GaAs. I1 a été montré, comme cala est notamment relaté dans la demande de brevet français 91-15140 au nom de la Demanderesse, que l'effet tunnel des électrons à travers la couche 6 de AlxGa1-xAs doit être minimisé afin de réduire le courant de fuite de grille. Les figures 6a et 6b représentent, respectivement à l'équilibre et sous polarisation négative de grille, l'allure de la bande de valence Ev de cet empilement de couches AlxGa1-xAs/GayIn1-yAs/AlxGa1-xAs (couches 4, 5 et 6). Aux couches en AlxGa1-xAs correspondent des barrières de potentiel, tandis qu'à la couche de GayIn1-yAs correspond un puits quantique. Dans ce puits quantique apparaissent les sous-bandes HH1, HH2, HH3, ... et LH1, LH1, LH2, ..., peuplées respecti- vement de trous lourds et de trous légers , c'est-à-dire qui seraient, respectivement, lourds ou légers dans GayIn1-yaks dans l'état non contraint; comme il a été rappelé plus haut, cette appellation ne préjuge cependant pas le caractère effectivement lourd ou léger des trous, puisque cette propriété dépend de la direction, parallèle ou perpendiculaire au plan des couches, suivant laquelle on considère le mouvement des trous. Dans le cas de l'invention, on s'intéresse uniquement au mouvement dans le sens perpendiculaire au plan des couches, c'est-à-dire à l'effet tunnel des trous à travers la barrière constituée par la couche 6 de AIxGal ; on désignera par m*h@ la masse effective des trous dans cette direction. ll a été montré par P. Ruden et al., Quantum-Well p-Channel AlGaAs/InGaAs/GaAs Heterostructure Insulated-Gate Field-Effect Transistors, IEEE Transactions on Electron Devices, Vol. 36, No. 11, p. 2371 (1989) que les trous LK ont une masse effective m*hl de l'ordre de 0,07 mO, m0 étant la masse effective de l'électron. Une telle valeur, très voisine de la valeur correspondante pour les électrons dans GayIn1-yAs, est environ 5,5 fois plus faible que celle correspondant aux trous 1111. Sous forte polarisation négative de grille, l'effet tunnel des trous n'a donc essentiellement lieu qu'avec des trous LH, compte tenu du fait que la transparence tunnel T est d'autant plus grande que la masse effective est faible, conformément à la relation: T = A exp-([(m*112AE312d)] / V}, (4) A étant une constante, étant la masse effective des électrons ou des trous, selon le cas, hE étant la hauteur de la barrière de potentiel, V étant la tension appliquée, et d étant l'épaisseur de la couche 6 de AZxGa1-xAs. La figure 6b illustre schématiquement une telle situation. Si l'on se rapporte aux travaux de B. Laikhtman et al., Strained Quantum Well Valence-Band Structure and Optimal Parameters for AtGaAs- InGaAs-AIGaAs p-Channel Field-Effect Transistors, J. Appl. Phys., Vol. 70, No. 3, p. 1531 (1991) ou I. J. Fritz et al., Appl. Phys. Lett., Vol. 48, p. 1678 (1986), les sous-bandes LH1 et LH2 se déplacent rapidement vers les hautes énergies lorsque la concentration en indium dans la couche 5 de GayIn1-yAs augmente. Lorsque la teneur en indium dépasse 20%, LII1 est au moins à 150 mV environ de HH1. Pour une telle différence de position énergétique, la densité des trous dans la sous-bande LII1 est inférieure à quelques cen tièmes de celle dans la sous-bande HH1; ; pour 25% d'indium, le rap- port des densités n'est plus que de quelques millièmes. Dès lors, si l'on choisit des teneurs en indium supérieures à 25%, on peut négliger l'effet tunnel dû aux trous peuplant les sous-bandes LII1 et LH2. Considérons maintenant l'effet tunnel dû aux trous peuplant les sous-bandes 1, HH2, ... et comparons-le à celui dû aux électrons dans le transistor à canal n. La masse effective m*e de l'électron dans le canal n est de l'ordre de 0,07 mo. Pour une épaisseur de la couche 6 de AlxGa1-xAs donnée, l'effet tunnel dû aux électrons est donc plus important que celui dû aux trous des sous-niveaux HH1 et 2 qui, rappelons-le, ont une masse effective m*, de l'ordre de 0,4 mo, conformément à la relation (4). Cette même relation (4) montre également que la transparence tunnel est fonction de la hauteur de barrière #E, c'est-à-dire de AF (la discontinuité de la bande de conduction entre AlxGa1-xAs de la couche 6 et GayIn1-yAs de la couche 5) pour les électrons et hEV (la discontinuité de la bande de valence) pour les trous HH1 et 11112. Si l'on se reporte aux travaux de J. Batey et al., Energy Band Alignment in GaAs:(Al,Ga)As Heterostructures: the Dependence on Alloy Composition, J. Appl. Phys., Vol. 59, No. 1, p. 200 (1986) et à ceux de R. A. Kiehl et al., Parallel and Perpendicular Hole Transport in Heterostructures with High AlAs Mole-Fraction Barriers, Appl. Phys. Lett., Vol. 58, No. 9, p. 954 (1991), on peut déduire, pour les gammes de compositions d'alliages considérées ici, des valeurs de hauteur de barrière #Ec = 800 mV et hEV = 520 mV pour une teneur en aluminium xAl = 0,75 environ. L'équation (4) montre alors que, pour avoir le même courant de fuite par effet tunnel, le transistor à canal p peut tolérer une épaisseur ep de AIxGal xAs plus faible que l'épaisseur en pour le transistor à canal n, cette différence correspondant à un ratio en/ep = 1,25 environ. On va maintenant considérer le cas où le puits quantique n'est pas symétrique (cas décrit par Grider dans son article précité), et qui correspond à une structure GaAs/GayIn1-yAs/AlxGa1-xAs pour les couches 4, 5 et 6, respectivement. Le schéma de la bande de valence de cette structure est représenté figures 7a et 7b, respectivement au repos et sous tension de grille négative. On distingue deux discontinuités de la bande de valence, à savoir AEV1 entre la couche 6 de AlxGa1-xAs et la couche 5 de GayIn1-yAs, et #EV2 entre la couche 4 de GaAs et la couche 5 de GayInl yAs. On remarque que AEV2 est faible, de l'ordre de 100 mV, si bien que le niveau LH1 est situé au niveau du spectre continu. Mais cette situation change rapidement sous polarisation négative de la grille, car il se forme dans ce cas un puits quantique pseudotriang épaisseurs des couches 15 et 17 (20 + 5 nm) est égale à l'épaisseur de la couche 6 équivalente de la structure de la figure 1, à savoir 25 nm, et que le rapport des épaisseurs de l'ensemble (couche 15 + couche 17) par rapport à la couche 15 seule est égal à (20+5)120 = 1,25, soit le ratio d'épaisseurs prédéterminé mentionné plus haut. Si l'épaisseur de la couche 6 de la structure de départ n'est pas 25 nm mais une autre valeur, on modifiera corrélativement les épaisseurs des couches 15 et 17. Le transistor à canal n va utiliser une grille déposée sur la couche superficielle 7 de GaAs (comme dans le cas de la figure 1), tandis que le transistor à canal p va, quant à lui, utiliser une grille déposée sur la couche 16 (et non sur la couche 7). À cet effet, on effectue une gravure particulière consistant, après dépôt en surface d'une couche de résine photosensible 18, à ouvrir tout d'abord dans cette couche l'emplacement 19 au fond duquel devra être déposée la grille G' du transistor à canal p ; cette première attaque est effectuée par gravure chimique, ionique ou ionique réactive, et elle peut se prolonger partiellement dans la couche 17, jusqu'au niveau repéré 20 sur la figure 8. Dans l'ouverture ainsi formée, on dissout ensuite la couche 17 de manière sélective, afin de terminer l'attaque très précisément au niveau de la couche 16 (niveau repéré 21 sur la figure 8). Cette dernière attaque sélective peut se faire simplement par voie chimique avec l'acide fluorhydrique ou chlorhydrique dilué, dont on sait que la sélectivité dépasse 105. On peut alors déposer par métallisation la grille G', comme illustré figure 9. L'électrode de grille G du transistor à canal n (moitié gauche de la figure) est déposée directement sur la couche superficielle 7 et l'électrode de grille G' du transistor à canal p (moitié droite de la figure) est déposée sur la couche profonde 16 de GaAs, au fond de l'ouverture pratiquée à l'étape précédente; les diverses électrodes de drain D, D' et de source S, S' sont déposées sur la couche superficielle 7. Seconde forme de mise en oeuvre de l'invention Comme on l'a mentionné plus haut, la première forme de mise en oeuvre permet d'améliorer la transconductance du transistor à canal p, mais elle est sans grande incidence sur les tensions de seuil VTn et VTp. Ces tensions ayant, comme on l'a rappelé, un forte incidence sur la consommation électrique du circuit, il apparaît souhaitable d'améliorer encore la structure de l'invention, grâce à une solution qui permette, à la fois, d'ajuster indépendamment les tensions de seuil VTn et VTp et d'accroître la transconductance du transistor à canal p. Tel est l'objet de cette seconde forme de mise en oeuvre de l'invention. La structure de départ en est semblable à celle des figures 8 et 9. Toutefois, les épaisseurs des couches 15 et 17 et le dopage 3 sont choisis de manière à réduire simultanément les tensions de seuil des transistors à des valeurs plus faibles que 0,55 V (pour la tension de seuil du transistor à canal p, on considère la valeur absolue IVTp et non pas la valeur algébrique VTp) Pour fixer un ordre de grandeur, si l'épaisseur de l'ensemble des couches 7, 15, 16 et 17 est de 28 mn et le dopage 3 est de 5.1011 cm-2, la tension de seuil du transistor à canal n est de 0,45 V environ. Si la grille du transistor à canal p est déposée sur la couche 7 comme on le fait habituellement dans l'art antérieur (voir figure 1), la tension de seuil VTp du transistor à canal p serait de l'ordre de -0,65 V, ce qui serait trop élevé (en valeur absolue). La structure selon l'invention permet de déposer la grille du transistor à canal p sur la couche 16 éventuellement selon une technique déjà décrite plus haut à propos du premier mode de mise en oeuvre de l'invention. Cette grille est plus proche de la couche 5 que celle du transistor à canal n. La tension de seuil I VTp I du transistor à canal p est ainsi alors réduite (en valeur absolue). En choisissant convenablement la valeur de l'épaisseur de la couche 15, on peut donc ajuster la tension de seuil VTp du transistor à canal p, le dopage 3 étant prédéterminé selon ce qui a été exposé ci-dessus. Pour fixer un ordre de grandeur, avec un dopage de 5.1011 cm-2, l'épaisseur de la couche 15 doit être de l'ordre de 15 nu environ pour que la tension de seuil VTp soit de l'ordre de -0,45 V. Par rapport à l'épaisseur de l'ensemble des couches 7, 15, 16 et 17, qui est équivalente à celle des couches 6 et 7 de l'art antérieur, l'épaisseur de l'ensemble des couches 15 et 16 est réduite d'un facteur égal à 1,7 environ. Sachant que la transconductance d'un HIGFET est proportionnel à la distance entre la grille et le canal que constitue la couche 5, la structure selon l'invention peut donc améliorer la transconductance du transistor à canal p d'un facteur 1,7. Comme on l'a exposé plus haut, les masses effectives transversales des trous sont plus élevées que celles des électrons, de sorte que l'on peut réduire la distance grille-canal du transistor à canal p sans que son courant de fuite de grille dû à l'effet tunnel ne soit trop élevé. Dans cette approche, une réduction en épaisseur d'un facteur de 1,25 environ a été notée. Mais ce facteur peut être plus important. En effet, dans la première forme de mise en oeuvre de l'inven- tion exposée ci-dessus, on considérait que le courant de fuite de grille du transistor à canal n était dû au courant tunnel à travers la barrière de potentiel défini par hEcX la bande de conduction r ayant été considérée comme celle qui détermine l'effet tunnel. Cependant, dans certaines conditions, en particulier lorsque l'épaisseur de barrière est plus grande qu'une dizaine de nanomètres, l'effet tunnel est assisté par la bande X. Dans ce cas, au-delà de xAl = 0,45, la hauteur de barrière #Ec varie peu avec la concentration en aluminium entre xAl = 0,45 et xAl = 1, #Ec varie de 500 meV à 550 meV environ. En utilisant le même calcul que celui développé plus haut à propos de la première forme de mise en oeuvre de l'invention, on trouve qu'il est possible de réduire l'épaisseur de la couche 15 d'un facteur 2 par rapport à celle de la couche 17. En reprenant l'exemple donné ci-dessus on a donc pour la couche 15 une épaisseur de 12,5 nm, ce qui est suffisant pour ramener la tension de seuil VTp à -0,43 V environ. Selon l'invention, une amélioration supplémentaire peut être apportée à l'empilement des couches 15 et 17 et qui permet de réduire le courant de fuite de grille du transistor à canal p tout en réduisant encore plus l'épaisseur de l'ensemble des couches 15 et 16. En effet, le courant de fuite de grille du transistor à canal p dépend principalement de deux paramètres liés au matériau de la couche 15: son épaisseur et sa composition, qui définit la hauteur de barrière de potentiel hEv, c'est-à-dire la discontinuité de la bande de valence entre le matériau GayIn1-yAs du canal 5 et le matériau de la couche 15. Jusqu'à présent, le matériau de la couche 15 était choisi identique à celui de la couche 17, à savoir AlxGa1 xAs avec xA2 proche de 0,75. Mais il est beaucoup plus judicieux d'augmenter la concentration xA2 de la couche 15 afin d'accroître la hauteur de barrière de potentiel hEv, donc de diminuer le courant de fuite de grille. n est tout à fait envisageable d'augmenter xA1 jusqu'à 1, autrement dit d'avoir la couche 15 en AlAs. Les calculs basés sur l'effet tunnel des trous à travers la barrière de potentiel AF montrent que l'augmentation de xAl de 0,75 à 1 permet de réduire le courant de fuite de grille d'un facteur 6 environ. Sachant que la transparence tunnel est donnée par la relation (4) donnée plus haut, il est facile de déduire qu'une augmentation de hEV permet de réduire d (l'épaisseur de la couche 15) tout en ayant la même transparence tunnel, c'est-à-dire le même courant de fuite. L'augmentation de xAI de 0,75 à 1 permet donc de réduire l'épaisseur d de la couche 15 d'un facteur 1,4 environ. Ainsi, en partant d'une épaisseur nominale de 28 nm pour l'en- semble des couches 7,15,16 et 17, on peut appliquer successivement une réduction d'épaisseur d'un facteur 2 dû à la différence de masses effectives entre trous et électrons, puis d'un facteur 1,4 dû à l'utilisation de AlAs à la place de AlxGaixAS On gagne ainsi un facteur 2 x 1,4 = 2,8, ce qui permet de réduire l'épaisseur de la couche 15 à 9 nm. La tension de seuil I VTp I diminuera donc de 0,05 V environ, ce qui la ramène à 0,37 V. Cette réduction de la tension du seuil s'accompagne d'un gain en transconductance d'un facteur 2,8 environ. Jusqu'à présent, on a pris 5.1011 cm2 comme exemple de valeur pour le dopage 3, mais il est entendu que les effets de réduction de tension de seuil et d'accroissement de la transconductance développés ci-dessus s'appliquent à d'autres valeurs de dopage. Ainsi, on peut envisager de ne pas effectuer le dopage 3 de manière homogène mais par implantation d'impuretés donatrices d'électrons localement dans le canal des transistors de type n, laissant les transistors à canal p non intentionnellement dopés. Ce faisant, on peut réduire encore plus la tension de seuil I VTp I du transistor à canal p, à une valeur proche de 0,10 à 0,15 V. En dosant le dopage localisé des transistors à canal n, on peut aussi ajuster la tension VTn à ces valeurs. On obtient ainsi des transistors complémentaires fonctionnant tous deux à très basses tensions de seuil, ce qui représente une amélioration par rapport aux résultats publiés par G.S. LaRue et D.E. Grider dans Complementary HFET 32-Bit Serial Multiplier, GaAs IC Symposium 1992 Digest, p. 89, où le transistor à canal p avait sa tension de seuil fixée à -0,34 V. L'autre avantage est évidemment l'amélioration de la transconductance du transistor à canal p. De manière encore plus élaborée, on peut aussi ajuster de manière indépendante les tensions de seuil des transistors à canal n et à canal p en implantant des impuretés de manière localisée à la fois dans le canal des transistors à canal n et dans celui des transistors à canal p, en choisissant des doses d'implantation différentes pour les deux types de transistors, ou bien en implantant des impuretés donatrices d'électrons dans les transistors à canal n et des impuretés donatrices de trous (encore appelées accepteurs) dans les transistors à canal p. Jusqu'à présent on a cherché à optimiser la composition de la couche 15 sans se préoccuper des problèmes technologiques liés à la fabrication des transistors. Or il est connu qu'un alliage AlyGal xAs très riche en aluminium, donc a fortiori un alliage AlAs, entraîne des difficultés à réaliser des contacts ohmiques de source et de drain, ce qui a pour effet de créer des résistances d'accès élevées, néfastes au bon fonctionnement des transistors, plus particulièrement les transistors à canal n (voir par exemple l'article précité de A.I. Akiwande et al.). Pour éviter que la couche 15 très riche en aluminium ne dégrade les résistances d'accès du transistor à canal n, on peut diminuer la concentration en aluminium de la couche 17 de telle façon que la concentration moyenne des couches 15+17 reste égale à 0,75, ce qui donne pour la concentration en aluminium de la couche 17 une valeur de 0,5 à 0,6 environ. A.I. Akiwande et al. ont montré dans l'article précité que le courant de fuite de grille du transistor à canal n ne s'améliore pas beaucoup au-delà d'une concentration de 0,6, ce qui permet donc d'avoir un bon compromis entre un faible courant de fuite de grille et une facilité de réalisation des contacts ohmiques. Dans cette optique de facilité de réalisation de contacts ohmiques par utilisation de matériaux à faible teneur en aluminium, on peut remplacer AlxGa1-xAs des couches 15 et 17 par AluIn1-uP (avec uA1 = 0,4 environ), ou par (AlxGa1-x)u In1-uP dans lequel la concentration est est voisine de 1, afin d'accroître les hauteurs de barrière de potentiel hEC et hEV D'après S. Tiwari et D.F. Frank dans Empirical Fit to Band Discontinuities and Barrier Height in 111-V Alloy Systems, Applied Physics Letters, 60, n 3, 630 (1992), le composé AluInl uP présente des hauteurs de barrière de potentiel AF et hEV plus grandes que celle de AlAs. 11 est donc de ce point de vue plus favorable que AlxGal xAs. Selon l'invention, on peut, d'une manière encore plus générale, adopter pour les couches 15, 16, 17 et 7 des matériaux semiconducteurs III-V de compositions tout à fait différentes afin de donner à chacune d'elles sa propre spécificité. Un premier exemple concerne la couche 7 etlou la couche 16. Jusqu'à présent, il s'est agi du matériau GaAs, qui joue un rôle de protection contre l'oxydation en surface de AlxGa1-xAs. Il joue aussi, comme on l'a exposé plus haut à propos du le premier mode de mise en oeuvre de l'invention, le rôle d'agent de sélectivité d'attaque chimique, facilitant ainsi le procédé de fabrication du circuit intégré. Mais son rôle dans la diminution du courant de fuite de grille par effet tunnel est nul. Pis encore, sa présence fait augmenter l'épaisseur de ltensemble des couches donc la tension de seuil, et fait dimi nuer la transconductance. Lorsque l'on utilise des couches de l'ordre de 25 nm, un excédent d'épaisseur de 3 nm dû à la couche 7 peut à la limite être négligé mais, lorsque l'on réduit l'épaisseur à 10 nm comme il a été explicité ci-dessus pour la couche 15, une valeur de 3 nm n'est plus négligeable. Dans ce cas, il est tout à fait indiqué d'utiliser un matériau semi-conducteur III-V à grande bande interdite non assujetti à une oxydation trop prononcée en surface et qui soit en accord de paramètre de maille avec le substrat, ou en léger désaccord. Ce léger désaccord de paramètre de maille de la couche 16 par rapport au substrat peut être en compression ou en extension. S'il est en compression, sa tension mécanique s'ajoute à celle de la couche 5 et il ne faut pas que l'ensemble des tensions mécaniques des couches 5 et 16 dépasse une valeur critique, sinon des dislocations apparaissent aux interfaces. L'un de ces matériaux à grande bande interdite est AlGaAs à faible teneur en aluminium. Mais il est judicieux d'utiliser un matériau qui ne contienne pas d'élément facilement oxydable comme l'aluminium. GaU1n1uP (ua = 0,49 environ) peut être ce matériau, qui présente en plus l'intérêt d'avoir une grande barrière de potentiel AFv, avec les composés III-V à base d'arsenic (voir par exemple l'article précité de S. Tiwari et D.J. Frank, ou encore J.O. Mc Caldin et T.C. Gill, Comment on Empirical Fit to Band Discontinuities and Barrier Heigths in III-VAlloy Systems, Applied Physics Letters, 61, nO 18, 2243 (1992). Par ailleurs, Ga Inl uP présente aussi l'intérêt d'avoir une faible vitesse d'attaque chimique vis-à-vis des acides dilués utilisés pour creuser la couche 15, comme il a été décrit plus haut à propos de la première forme de mise en oeuvre de l'invention. En restant dans l'optique d'un choix de matériaux différents, on peut considérer l'utilisation de deux matériaux différents pour les couches 15 et 17 afin d'optimiser les principaux paramètres qui déterminent la tension de seuil et le courant de fuite de grille, séparément pour les transistors à canal p et à canal n. Considérons d'abord le paramètre courant de fuite qui, rappelons-le, dépend des hauteurs de barrière de potentiel hEC et hEv. Si les couches 15 et 17 sont de même nature, Heu et hEV sont liés par la relation hEC + hEV = #Eg, où dEg désigne la différence des énergies de bande interdite entre le matériau des couches 15 et 17 et celui de la couche 5. Si l'on choisit des matériaux différents pour les couches 15 et 17, on peut fixer comme règle de trouver pour la couche 15 un matériau à grand #Ev et pour la couche 17 un matériau à grand AFc. Ainsi, en épitaxie sur un substrat GaAs, on peut choisir comme matériau de la couche 15 AlAs ou AluIn1-uP (uAl = 0,49 environ), qui ont une grande barrière tEv, et comme matériau pour la couche 17 GaPsSb1s (sp = 0,65 environ), qui présente une barrière hEC plus grande que celle de AlAs ou AluIn1-uP (sa barrière hEV est par contre très faible, voisine de zéro ; voir par exemple la figure 1 de l'article de S. Tiwari et D.J. Frank précité). En épitaxie sur InP, la couche 5, qui est sous contrainte mécanique, peut être GayIn1-yAs avec YGa de l'ordre de 0,12 à 0,27, alors que le matériau à grande bande interdite en accord de paramètre de maille avec le substrat peut être InP, AlzInizAS (zAl = 0,4 environ) ou encore GaPs'Sb1-s' avec s'p = 0,35 environ. Mais, dans ce système, il est clair que AlzIn1-z As présente une hauteur de barrière hEV trop faible (environ 250 meV) pour être efficace. Sa barrière #Ec, de l'ordre de 500 meV, est en revanche acceptable. Inversement, InP présente une hauteur hEV de l'ordre de 500 meV et une hauteur hEC de l'ordre de 250 meV. ll est donc tout à fait indiqué d'utiliser InP pour la couche 15 et AlzInl zAs pour la couche 17. En ce qui concerne l'alliage GaPs'Sb1-s' (s'p = 0,35 environ), la discontinuité de bande de valence hEV est négative, et il n'y a donc pas de barrière de potentiel. Ce composé n'est donc pas utilisable pour la couche 15. UtiIisé en couche 17, il présente une barrière #Ec pour les électrons de 800 meV environ, ce qui est très favorable. L'utilisation de couches 15 et 17 de natures différentes présente en plus l'avantage d'une sélectivité d'attaque chimique permettant d'enlever la couche 15 sans creuser la couche 17. Dans ce cas, la couche intermédiaire 16 devient superflue, ce qui permet donc de réduire encore plus la valeur absolue de la tension de seuil I VTp I et d'augmenter la transconductance du transistor à canal p. Dans l'exemple cité plus haut où la couche 15 est réduite à 10 nm, si l'on enlève la couche 16 qui fait 3 nm on gagne 30 % en transconductance et 0,03 V sur VTp, soit 10 % environ. D'autre part, en utilisant pour les couches 15 et 17 des matériaux différents qui font augmenter les valeurs de #Ec et hEv, on serait tenté de croire, en considérant la relation (1), que les tensions de seuil VTn et 1 VTp I vont augmenter dans la même proportion que l'accroissement de hEC et hEv. Mais 4XBn et OBp sont des grandeurs qui dépendent aussi des matériaux utilisés. n est clair, d'après la figure I de l'article précité de S. Tiwari et D.J. Frank, que les diffé rences (#Bn-#Ec) et (-#Bn + #Ev) sont nulles en première approxi- mation. Par ailleurs, toutes ces considérations de tension de seuil, de transconductance ou de courant de fuite de grille ont peu de liens avec les phénomènes quantiques déjà décrits dans des demandes de brevet français apparentées 92-00668 et 92-08985 au nom de la Demanderesse. On peut donc avoir pour épaisseur de la couche 5 une valeur proche de 6 à 8 nm, et éventuellement intercaler entre la couche 5 et la couche tampon 2 une couche 22 (figure 9) qui présente avec la couche 5 une discontinuité de bande de valence de l'ordre de 100 meV ou plus, afin de mieux séparer la sous-bande HH3 des autres sous-bandes 1111 et HH2. REVENDICATIONS 1. Un circuit intégré à composants complémentaires du type transistors à effet de champ à canal p et à canal n, avec une hétérojonction formée entre une couche (6) comprenant un matériau semiconducteur 111-V à grande bande interdite et une couche (5) comprenant un matériau semiconducteur III-V à petite bande interdite dont le désaccord de maille cristalline avec le reste de la structure est tel que cette couche comprenant le matériau à petite bande interdite soit sous contrainte uniaxiale de compression dans le plan de la couche, caractérisé en ce que l'épaisseur de la couche (6) comprenant le matériau à grande bande interdite est choisie plus faible pour le transistor à canal p que pour le transistor à canal n, le rapport de ces épaisseurs respectives étant un rapport prédéterminé fonction de la transparence tunnel relative des trous par rapport à celle des électrons. 2. Le circuit intégré de la revendication 1, dans lequel, l'hétérojonction définissant dans le diagramme de bande de valence de l'hétérostructure, au niveau de la couche comprenant le matériau à petite bande interdite, un puits quantique comportant des sousbandes de type HH et LH, la composition du matériau à petite bande interdite est choisie de manière que la séparation en énergie des sous-bandes HH1, 2 et LH1 soit telle que le peuplement de la sous-bande LH1 soit essentiellement négligeable et que le courant de fuite de grille du transistor à canal p soit essentiellement indépendant des trous lourds 1111 et HH2 de faible transparence tunnel. 3. Le circuit intégré de la revendication 1, dans lequel l'épaisseur de la couche comprenant le matériau à grande bande interdite, choisie plus faible pour le transistor à canal p que pour le transistor à canal n, est en outre choisie de manière à réduire les tensions de seuil, prises en valeurs absolues, de ces transistors, réduisant ainsi la consommation électrique du circuit tout en augmentant la trans conductance du transistor à canal p. 4. Le circuit intégré de la revendication 1, dans lequel le matériau à grande bande interdite est AlxGa1-xAs et le matériau à petite bande interdite est GayIn1-yAs, ces matériaux étant épitaxiés sur un substrat (1) de GaAs. 5. Le circuit intégré de la revendication I, dans lequel le matériau à grande bande interdite est (AlxGa1-x)uIn-uP et le matériau à petite bande interdite est GayIn1-yAs, ces matériaux étant épitaxiés sur un substrat (1) de GaAs. 6. Le circuit intégré de la revendication 1, dans lequel le matériau à grande bande interdite est AlzInizAS et le matériau à petite bande interdite est GayIn1-yAs, ces matériaux étant épitaxiés sur un substrat (1) de InP. 7. Le circuit intégré de la revendication 1, dans lequel le matériau à grande bande interdite est InP et le matériau à petite bande interdite est GayInl yAs, ces matériaux étant épitaxiés sur un substrat (1) de InP. 8. Le circuit intégré de la revendication 1, dans lequel: - la couche (6) comprenant le matériau à grande bande interdite comporte un empilement épitaxial composé: d'une première couche élémentaire (15) comprenant le matériau à grande bande interdite, d'une éventuelle deuxième couche élémentaire (16), de com position différente de celle de la première couche élémen taire (15), propre à faciliter l'attaque sélective de cette der nière, et d'une troisième couche élémentaire (17), comprenant le matériau à grande bande interdite, - les épaisseurs de la première et de la troisième couches élé mentaires sont choisies de manière que le rapport de l'épais seur de la première couche élémentaire à l'épaisseur totale de la première et de la troisième couches élémentaires soit égal audit rapport prédéterminé, et - la grille (G') du transistor à canal p est disposée de manière à assurer le contact sur la deuxième couche élémentaire. 9. Le circuit intégré des revendications 3 et 8 prises en combinaison, dans lequel les tensions de seuil des transistors, prises en valeurs absolues, sont inférieures à 0,5 V. 10. Le circuit intégré de la revendication 9, dans lequel la transconductance du transistor à canal p est améliorée d'un facteur supérieur à 1,25 par rapport à celle du transistor à canal p qui aurait sa grille déposée sur la la couche (6) comprenant le matériau à grande bande interdite. 11. Le circuit intégré de la revendication 8, dans lequel la composition de la première couche élémentaire (15) est choisie différente de celle de la troisième couche élémentaire (17), de manière que la barrière de potentiel hEV correspondant à la discontinuité de la bande de valence entre le matériau de la première couche élémentaire (15) et celui de la couche comprenant le matériau à petite bande interdite (5) et déterminant la transparence tunnel des trous, soit choisie indépendamment de la barrière de potentiel tEC correspondant à la discontinuité de la bande de conduction entre le matériau de la troisième couche élémentaire (17) et celui de la couche comprenant le matériau à petite bande interdite (5) et déterminant la transparence tunnel des électrons, de manière à réduire ainsi l'épaisseur de la première couche élémentaire (15) et, en conséquence, réduire les tensions de seuil des transistors à des valeurs inférieures à 0,4 V environ et augmenter la transconductance du transistor à canal p par rapport au cas où la première et la troisième couches élémentaire (15, 17) sont identiques. 12. Le circuit intégré de la revendication 11, dans lequel la pre mière couche élémentaire (15) est en AlAs et la troisième couche élémentaire (17) est en AlyGal gAs, avec 0,5 x 0,75, en épitaxie sur substrat GaAs. 13. Le circuit intégré de la revendication 11, dans lequel la première couche élémentaire (15) est en AlAs et la troisième couche élémentaire (17) est en AluIn1-uP, avec uAl = 0,50 environ, en épitaxie sur substrat GaAs. 14. Le circuit intégré de la revendication 11, dans lequel la première couche élémentaire (15) est en AluIn1-uP, avec uAl = 0,50 environ et la troisième couche élémentaire (17) est en AlxGa1-xAs, avec 0,5 xAl 15. Le circuit intégré de la revendication 11, dans lequel la première couche élémentaire (15) est en AlulEl P, avec uAl = 0,50 environ et la troisième couche élémentaire (17) est en GaPsSbl s, avec sp =0,65 environ, en épitaxie sur substrat GaAs. 16. Le circuit intégré de la revendication 11, dans lequel la première couche élémentaire (15) est en InP et la troisième couche élémentaire (17) est en AlzInl zAs, avec ZAI = 0,48 environ, en épitaxie sur substrat InP. 17. Le circuit intégré de la revendication 11, dans lequel la première couche élémentaire (15) est en InP et la troisième couche élémentaire (17) est en GaPs.Sbl s" avec s'p = 0,35, en épitaxie sur substrat TnP. 18. Le circuit intégré de la revendication 11, dans lequel la deuxième couche élémentaire (16) est absente et la sélectivité d'attaque sélective de la première couche élémentaire (15) est assurée par la différence de composition chimique entre la première couche élémentaire (15) et la troisième couche élémentaire (17). 19. Le circuit intégré de la revendication 1, dans lequel le dopage (3) est un dopage non homogène sur l'ensemble du circuit, ce dopage étant obtenu par implantation d'impuretés localement dans les transistors à canal n et dans ceux à canal p avec des doses d'implantation différentes pour les deux types de transistors, la dose correspondant aux transistors à canal p pouvant éventuellement être nulle. 20. Le circuit intégré de la revendication 1, dans lequel on intercale entre la couche comprenant le matériau à petite bande interdite (5) et la couche tampon (2) une couche additionnelle (22) dont le matériau présente avec celui de la couche comprenant le matériau à petite bande interdite (5) une discontinuité de bande de valence égale ou supérieure à 100 meV environ.