Brevet FR2693840A1 — publié le 19940121

PROCEDE DE REALISATION D'UN TRANSISTOR BIPOLAIRE L'invention concerne un procédé de réalisation d'un transistor bipolaire à hétérojonction et notamment un procédé de réalisation d'un transistor possédant une barrière entre l'émetteur et la base. Les transistors bipolaires à hétérojonction (TBH) sont des composants très prometteurs. Ils incorporent un matériau à grand gap dans l'émetteur afin d'injecter des électrons dans la base tout en bloquant 1 émission des trous de la base vers l'émetteur. Ils permettent ainsi de doper la base beaucoup plus que l'émetteur sans détériorer le gain. Le blocage de l'émission des porteurs majoritaires, dont nous supposerons pour plus de simplicité que ce sont des trous, depuis la base dans l'émetteur, peut aussi être fait avec une barrière sélective (filtre) qui laisse passer les électrons et non les trous tel que cela est décrit par Xu and Shur, IEEE EDL-7, 416 (1986). Cela présente des avantages de facilité de réalisation technologique ainsi que de directivité d'émission qui permet une réduction des dimensions latérales plus grandes (Levi et al., APL 54, 2250 (1989)). L'idée d'intercaler un filtre entre l'émetteur et la base a été également utilisée sur silicium avec un émetteur polycristallin déposé sur une fine couche de silice comme décrit par de Graaff et al., IEEE 1978 IEDM tech. Dig., p. 333. Toutefois, les méthodes utilisées pour fabriquer des TBH en silicium se heurent à certaines difficultés de mise en oeuvre. On peut citer deux exemples de difficultés 1) Les TBH tels que décrits par de Graaf et développés actuellement (voir Kim et al. Appl. Phys. Lett. 60, 437 (1991) pour une étude de l'effet de la barrière tunnel), présentent un émetteur qui est trop dope pour tirer avantage du design classique des TBH. 2) Les TBH avec émetteur en SiC polycristallin (développés par Sugii et al. IEDM 1989, 27.6.1) ont des températures d'épitaxie pour le dépôt de poly SiC (au moins l0000C) qui ne sont pas compatibles avec les bases extrêmement fines des composants rapides (problème de diffusion de dopant). Ils ont également le problème des émetteurs trop fortement dopés pour pouvoir augmenter le dopage de base autant qu'il faudrait. Le problème des forts dopages semble inhérent aux émetteurs polycristallins car il est nécessaire de fortement doper ces émetteurs pour masquer l'éventuelle activité électrique des défauts (joints de grain, dislocations...) et pour leur conférer une conductivité suffisante. Or, pour faire des TBH performants, on ne peut pas doper à la fois la base et l'émetteur à forts niveaux (on créerait des diodes tunnel avec des caractéristiques d'injection indésirables). On peut constater qu'il n'existe pas actuellement de TBH silicium fabriqué avec un émetteur monocristallin de bonne qualité et qui serait nettement moins dopé que la base. Un des principaux intérêts de l'invention est de palier ce manque. D'autre part, des techniques ont été développées pour déposer un matériau cristallin sur un substrat sur lequel il serait très difficile de réaliser une épitaxie. Parmi ces techniques, on peut citer - Epitaxie latérale telle que décrite dans les Demandes de Brevets français n 2 629 636 et n0 2 629 637. - "Sur-croissance latérale" comme décrit par Glenn et al. dans APL 60, 483 (1992). Mais ces structures n ont jamais été utilisées pour un transport perpendiculaire aux couches. L'invention concerne un procédé de réalisation de barrières qui agissent comme filtre sélectif entre électrons et trous, tout en préservant la qualité cristalline de l'émetteur et de la base ou du collecteur. L'invention a plusieurs intérêts - remplacer la fonction du grand gap dans l'émetteur par un filtre fabriquer ce filtre sans détériorer les qualités cristallines du semiconducteur. Il y a un énorme intérêt dans la fabrication de TBH sur silicium. Les voies généralement explorées sont les émetteurs à grand gap polycristallin ou amorphe (SiC et polysilicium en particulier), ou bien il est également prévu de faire la base en SiGe. Nous proposons de faire des TBH avec un filtre placé dans l'émetteur tout proche de la base ou à la jonction émetteur/base, comme indiqué sur la figure 1. La figure 1 schématise une coupe perpendiculaire au plan des couches de la structure d'un TBH silicium. L'invention porte essentiellement sur l'obtention et l'utilisation d'une telle structure. La technologie permettant d'obtenir un TBH à partir d'une structure telle que décrite sur la figure 1 pourra être choisie parmi les solutions existantes et connues de l'homme de l'art. L'invention concerne donc un procédé de réalisation d'un transistor bipolaire, caractérisé en ce qu'il comporte les étapes suivantes - réalisations sur un substrat (S), d'au moins une première couche en matériau semiconducteur - réalisation sur ladite première couche d'une couche barrière filtrante - réalisation d'une première ouverture dans la couche barrière jusqutà la première couche - dépôt d'une couche intermédiaire de semiconducteur sur l'ensemble - dépôt d'une couche d'encapsulation d'un matériau sur lequel il ne pourra y avoir ni nucléation, ni dépôt de matériau lors d'une épitaxie ultérieure - réalisation d'une deuxième ouverture dans la couche d'encapsulation - retrait de la couche intermédiaire par la deuxième ouverture - croissance épitaxiale, par la deuxième ouverture, à partir du semiconducteur de la couche situé dans la première ouverture d'une couche d'un matériau semiconducteur - isolation de la couche épitaxiée pour supprimer tout contact entre cette couche et la première couche - retrait de la couche d'encapsulation. L'invention concerne également un procédé de réalisation d'un transistor bipolaire, caractérisé en ce qu'il comporte les étapes suivantes - réalisation sur un substrat, d'au moins une première couche en matériau semiconducteur - réalisation, sur ladite première couche, d'une couche barrière filtrante - croissance épitaxiale, par ladite ouverture d'une couche d'un matériau semiconducteur au-dessus de la couche barrière filtrante ; - usinage pour aplanir la surface supérieure de la couche de semiconducteur épitaxiée - isolation de la couche épitaxiée pour supprimer tout contact entre cette couche et la première couche. L'invention concerne également un transistor réalisé selon le procédé précédent, caractérisé en ce qu'il comporte - un collecteur en matériau semiconducteur monocristallin dopé d'un premier type (n par exemple) - une base de matériau semiconducteur monocristallin dopé d'un deuxième type (p par exemple) - un émetteur en matériau semiconducteur monocristallin dopé du premier type (n par exemple) - une couche barrière filtrante située sensiblement à l'interface de la base et de l'émetteur. Les différents objets et caractéristiques de l'invention apparaîtront dans la description qui va suivre et dans les figures annexées qui représentent - la figure 1, un exemple de structure selon l'invention à réaliser - les figures 2a à 2g, un exemple de procédé de réalisation selon l'invention - la figure 3, une variante de réalisation du procédé de l'invention ; - la figure 4, une autre variante du procédé de l'invention. La La structure de la figure 1 comporte sur un substrat S, une couche 1 en matériau semiconducteur Sml dopé d'un premier type n (ou p). Cette couche servira de collecteur pour le transistor. Sur cette couche 1 se trouve une couche 2 en matériau semiconducteur Sm2 dopé d'un deuxième type p (ou n). Sur cette couche 2 se trouve une couche 3 en matériau semiconducteur Sm3 dopé du premier type n (ou p). Selon l'invention on prévoit une couche barrière 4 servant de filtre comme cela a été décrit précédemment. La couche barrière 4 étant susceptible de générer des recombinaisons électrons-trous dont l'effet peut être de diminuer l'effet transistor, on peut prévoir de doper du premier type n la couche 2 dans une zone 5, à l'interface couche 2-barrière 4. Enfin des contacts sont réalisés sur les couches de collecteur, de base et d'émetteur tel que le contact 7 de la couche d'émetteur. Les matériaux semiconducteurs Sml, Sm2 et Sm3 peuvent être de types différents. A titre d'exemple, les épaisseurs des différentes couches peuvent être les suivantes 0,5 nm S dl 0 nm 20 nm S d3 Le procédé selon l'invention prévoit de réaliser successivement sur le substrat S, les couches 1 et 2. Ces couches sont réalisées par une méthode d'épitaxie classique (MBE, LPE, CVD, etc...) par diffusion ou par implantation ou par une autre méthode connue. On obtient la structure de la figure 2a. La couche barrière 4 est ensuite déposée. Il peut s'agir de SiC, de SiOx, SIN ou d'un oxynitrure et il peut être x monocristallin, polycristallin ou amorphe. Le SiC cubique semblerait être un bon matériau pour faire un filtre laissant passer les électrons lorsque le semiconducteur utilisé est du silicium. On obtient la structure de la figure 2b Ensuite une ouverture 10 est pratiquée dans la couche 4 (voir figure 2c) mettant à nu la couche 2. Sur l'ensemble est déposée (figure 2d) une couche 8 de semiconducteur amorphe puis une couche 9 d un matériau tel qu un isolant sur lequel il ne pourra y avoir ni nucléation, ni dépôt, lors d'une étape ultérieure d'épitaxie. Une ouverture 11 est pratiquée dans la couche 9 pour atteindre la couche 8. Puis une attaque chimique permet d'éliminer le matériau de la couche 8. On obtient la structure de la figure 2e. On procède ensuite à une épitaxie d'un matériau semiconducteur (figure 2f) par l'ouverture 11 de la couche 9. Il y a croissance du matériau épitaxié à partir du semiconducteur 2 situé à l'endroit de l'ouverture 10 de façon à obtenir la couche 3. Du fait du processus de croissance à partir de l'ouverture 10, les dislocations pouvant se produire lors de la croissance sont arrêtées par les couches 4 et 9 comme cela est décrit dans la Demande de Brevet français n0 2 629 637. La couche 9 est enlevée. La couche 8 est gravée à l'endroit de l'ouverture 10 pour enlever tout contact entre les couches 8 et 2. On obtient la structure de la figure 2g. Au lieu de graver la couche 8 on peut également réaliser une implantation pour isoler les couches 8 et 2. Une électrode est ensuite déposée sur la couche 3 pour obtenir la structure de la figure 1. Il aurait été également possible, en utilisant le même procédé, de réaliser une couche barrière entre les couches 2 et 1. Pour cela, une couche barrière aurait été réalisée sur la couche 1. Puis la couche 2 aurait été réalisée en utilisant le même processus de croissance. Ensuite, on aurait réalisé le procédé précédemment décrit en réalisant, sur la couche 2, la couche barrière 4 etc... Le procédé de l'invention est également applicable à la réalisation d'une structure inverse de celle de la figure 1. On a représenté en figure 3 une telle structure. Pour cela, on réalise, sur le substrat S, la couche 3 en matériau semiconducteur dopé n. Sur la couche 3 est réalisée une couche barrière filtrante 4. Ensuite, une couche 2 en matériau semiconducteur dopée p est réalisée sur la couche 4 selon un procédé identique à celui décrit en relation avec les figures 2c à 2f. Ensuite, la couche d'isolant 9 ayant été enlevée, on réalise 1'épitaxie d'une couche 1 en matériau semiconducteur dopé n. Après avoir gravé les flancs des couches pour enlever tout court-circuit, on obtient la structure de la figure 3. Selon une variante du procédé de l'invention, après avoir réalisé la couche barrière filtrante 4 et pratiqué l'ouverture 10, on réalise l'épitaxie d'un matériau semiconducteur qui croît à partir du germe de matériau semiconducteur de la couche 2 situé dans l'ouverture 10. On obtient une structure telle que représentée en figure 4. La surface supérieure de la couche 3 obtenue est ensuite aplanie comme indiqué par le trait en pointillés 30. Ensuite le matériau de la couche 3 est isolé de la couche 2, par exemple par gravure à l'emplacement de l'ouverture 10. Cette variante de procédé permet de la même façon d'obtenir la structure inverse représentée en figure 3. L'invention est applicable à la réalisation de transistors en matériaux semiconducteurs de tous types. Elle trouve cependant une application préférentielle à la réalisation de transistors en silicium monocristallin. L'invention concerne donc également des transistors tels que représentés en figures 1 ou 5C dans lesquels - le collecteur 1 est en silicium monocristallin dopé n - la base 2 est en silicium monocristallin dopé p - l'émetteur 3 est en silicium monocristallin dopé n et dans lesquels un filtre d'épaisseur très mince (ou couche barrière filtrante) a été réalisé entre la base 2 et l'émetteur 3. Le transistor de l'invention peut également avoir ses couches de collecteur, base et émetteur en GaAs monocristallin. REVENDICATIONS 1. Procédé de réalisation d'un transistor bipolaire, caractérisé en ce qu'il comporte les étapes suivantes - réalisations sur un substrat (S), d'au moins une première couche (1, 2) en matériau semiconducteur ; - réalisation, sur ladite première couche (2), d'une couche barrière filtrante (4) ; - réalisation d'une première ouverture (10) dans la couche barrière (4) jusqu'à la première couche - dépôt d'une couche intermédiaire de semiconducteur (8) sur l'ensemble - dépôt d'une couche d'encapsulation (9) d'un matériau sur lequel il ne pourra y avoir ni nucléation, ni dépôt de matériau lors d'une épitaxie ultérieure - réalisation d'une deuxième ouverture (11) dans la couche d'encapsulation (9) - retrait de la couche intermédiaire (8) par la deuxième ouverture (11) - croissance épitaxiale, par la deuxième ouverture (11), à partir du semiconducteur de la couche (2) situé dans la première ouverture (10) d'une couche d'un matériau semiconducteur (3) - isolation de la couche épitaxiée (3) pour supprimer tout contact entre cette couche et la première couche - retrait de la couche d'encapsulation (9). 2. Procédé de réalisation d'un transistor bipolaire, caractérisé en ce qu'il comporte les étapes suivantes - réalisation sur un substrat (S), d'au moins une première couche (1, 2) en matériau semiconducteur - réalisation, sur ladite première couche, d'une couche barrière filtrante (4) - réalisation d'une première ouverture (10) dans la couche barrière (4) jusqu'à la première couche (2) - croissance épitaxiale, par ladite ouverture (10) d'une couche d'un matériau semiconducteur au-dessus de la couche barrière filtrante (4) - usinage pour aplanir la surface supérieure de la couche de semiconducteur épitaxiée - isolation de la couche épitaxiée pour supprimer tout contact entre cette couche et la première couche. 3. Procédé selon l'une des revendications 1 ou 2, caractérisé en ce qu'il prévoit la réalisation sur le substrat d'une couche de collecteur (1) en matériau semiconducteur dopé d'un premier type (n par exemple) puis d'une couche de base (2) en semiconducteur dopé d'un deuxième type (p par exemple). 4. Procédé selon la revendication 1 ou 2, caractérisé en ce que - la première couche réalisée sur le substrat est dopée d'un premier type (n par exemple) - après le retrait de la couche d'encapsulation (9) une couche (1) d'un matériau semiconducteur dopée du premier type (n) est réalisée sur la couche épitaxiée (2). 5. Procédé selon l'une des revendications 1 ou 2, caractérisé en ce que les couches de matériaux semiconducteurs réalisées sont monocristallines. 6. Procédé selon l'une des revendications 1 ou 2, caractérisé en ce que les couches de collecteur (1), de base (2), barrière (4) sont réalisées par épitaxie (MBE, LPE, CVD). 7. Procédé selon la revendication 1, caractérisé en ce que la couche d'encapsulation (9) est en matériau isolant. 8. Procédé selon l'une des revendications 1 ou 2, caractérisé en ce que l'isolation de la couche épitaxiée à partir de la première couche se fait par gravure de la couche épitaxiée dans la zone de la première ouverture (10). 9. Procédé selon l'une des revendications 1 ou 2, caractérisé en ce que le dopage de la couche de semiconducteur épitaxiée au-dessus de la couche barrière filtrante (4) se fait durant l'opération d'épitaxie. 10. Procédé selon l'une des revendications 1 ou 2, caractérisé en ce que le dopage de la couche semiconducteur épitaxiée au-dessus de la couche barrière filtrante (4) se fait après épitaxie par diffusion ou implantation. 11. Procédé selon l'une des revendications 1 ou 2, caractérisé en ce que l'isolation de la couche épitaxiée à partir de la première couche se fait par implantation de la couche épitaxiée dans la zone de la première ouverture (10). 12. Transistor réalisé selon le procédé de l'une quelconque des revendications précédentes, caractérisé en ce qu'il comporte - un collecteur (1) en matériau semiconducteur monocristallin dopé d'un premier type (n par exemple) - une base (2) du même matériau semiconducteur monocristallin dopé d'un deuxième type (p par exemple) - un émetteur (3) en même matériau semiconducteur monocristallin dopé du premier type (n par exemple) - une couche barrière filtrante située sensiblement à l'interface de la base et de l'émetteur. 13. Transistor selon la revendication 10, caractérisé en ce que le matériau semiconducteur monocristallin est du GaAs. 14. Transistor selon la revendication 10, caractérisé en ce que le matériau semiconducteur monocristallin est du silicium et la couche barrière filtrante est du SiC.