Brevet FR2686988A1 — publié le 19930806

A DISPOSITIF DE COMPENSATION DE DÉSÉOUILIBRE D'UN ÉTAGE D'ENTRÉE La présente invention concerne les amplificateurs opérationnels et en particulier un dispositif de compensation de la tension de décalage d'entrée d'un amplificateur. La figure 1 représente très schématiquement une struc- ture d'amplificateur Cet amplificateur comprend un étage d'en- trée différentiel 10 alimenté entre un potentiel haut Vcc et un potentiel bas Vss Cet étage peut comprendre plusieurs étages de gain élémentaires constitués de transistors montés en amplifica- teur différentiel L'étage 10 comprend une sortie différentielle constituée de deux branches D+ et D qui véhiculent respective- ment un premier courant direct et un courant en opposition de phase proportionnels à la tension présente entre deux bornes d'entrée Es et E de l'étage 10 Ces courants dans les branches D+ et D sont superposés à un courant de repos Id Les branches D et D+ sont respectivement reliées à l'entrée et à la sortie d'un miroir de courant MI dépendant du potentiel bas Vss La branche D+ est aussi reliée à l'entrée d'un étage de sortie 11 comprenant un étage de commande 12 pilotant par exemple par une sortie N et une sortie P les bases respectives de transistors Q et QP montés selon une configuration dite "push-pull". La figure 2 illustre un exemple de configuration de miroir de courant dépendant du potentiel bas Vss qui peut être utilisé pour le miroir Ml et pour des miroirs que l'on décrira ultérieurement Ce miroir comprend deux transistors NPN QMA et QMB à émetteurs reliés au potentiel bas Vss et à bases reliées l'une à l'autre Le collecteur et la base du transistor QMB sont reliés à l'émetteur d'un transistor QMC dont la base est reliée au collecteur du transistor QMA L' entrée du miroir de courant correspond au collecteur du transistor QMA et la sortie au collecteur du transistor QMC Le courant de sortie d'un tel miroir est sensiblement égal au courant d'entrée que multiplie le rapport des surfaces des transistors QMB et QMA. Dans l'étage de sortie 11 de la figure 1, une source de courant Ip reliée au potentiel haut Vcc et une source de courant IN reliée au potentiel bas Vss fixent les courants de repos de transistors de l'étage de commande 12 On décrira ulté- rieurement un exemple de circuit détaillé de l'étage 12 permet- tant d'obtenir un étage de sortie suiveur. Avec cette configuration, on fournit à l'entrée de l'étage de commande 12 un courant égal à la différence entre le courant dans la branche D+ et le courant dans la branche D- Si 1 'étage 12 est parfait, on a au repos un même courant Id dans les deux branches D+ et D-, le courant consommé par l'étage 12 sur la branche D+ étant nul. Toutefois, il s'avère que l'étage 12 injecte (ou tire) toujours un courant parasite Io dans la branche D+ Ce courant parasite provoque un déséquilibre des courants de repos dans les branches D+ et D qui se traduit par une tension de décalage Vo qu'il faut appliquer entre les bornes E+ et E pour compenser ce déséquilibre Cette tension de décalage Vo devient particulière- ment importante dans les amplificateurs rapides qui comportent un étage d'entrée 10 à un seul étage de gain De plus, dans les amplificateurs rapides, l'étage de sortie est à courant de repos élevé et tend par conséquent à injecter un courant parasite élevé dans la branche D+. Pour remédier à cet inconvénient dans des amplifica- teurs opérationnels rapides classiques, l'un des courants de repos de l'étage de commande 12, généralement le courant IN, est ajusté après la fabrication de la puce de l'amplificateur opérationnel Cet ajustage est généralement effectué en chan- geant la valeur d'une résistance par faisceau laser Cette opération augmente considérablement le coût de la puce. La figure 3 illustre de façon détaillée une configura- tion classique de l'étage de commande 12 permettant d'obtenir un étage de sortie suiveur L'entrée de l'étage 12 correspond aux bases d'un transistor NPN QD 1 et d'un transistor PNP QD Pl montés en collecteur commun Les sources de courant Ip et IN sont respectivement reliées aux émetteurs des transistors QD Pl et QDî, et fixent les courants de repos de ces transistors Les émetteurs des transistors QD Pl et QDJ correspondent respective- ment aux sorties N et P de l'étage de commande 12 Avec cette configuration, les transistors QD Pl et QD 1 consomment des courants de base valant respectivement Ip/Bp et IN/BN, o Bp et EN désignent les gains respectifs des transistors QDPJ et QDJ Ainsi, le courant parasite Io vaut IO = Ip/BP IN/BN- En général, sur une même puce, les gains des transis- tors PNP sont indépendants des gains des transistors NPN et inférieurs à ces derniers Les valeurs des courants Ip et IN sont choisis pour annuler le courant parasite Io pour des valeurs typiques des gains Bp et BN Toutefois, dans les nombreux cas o ces gains sont distincts de leurs valeurs typi- ques, il subsiste un courant parasite Io Comme on l'a précé- demment mentionné, une solution coûteuse consiste à ajuster la valeur de l'un des courants Ip et IN après fabrication de la puce. La figure 4 illustre une solution employée dans des amplificateurs opérationnels classiques non rapides (à plus d'un étage de gain) Comme dans la figure 1, des branches D et D+ de sortie d'un étage d'entrée sont reliées à un miroir de courant Ml Un étage de sortie 11 injecte un courant parasite Io dans la branche D+ La branche D est reliée à un faux étage 24 qui présente les mêmes caractéristiques d'entrée que l'étage 11, c'est-à- dire qu'il injecte un courant Io dans la branche D-. Avec cette configuration, les branches D et D+ sont équilibrées et la tension de décalage à l'entrée de l'amplifi- cateur est compensée. Toutefois, le faux étage 24, pour avoir les mêmes caractéristiques que l'étage 11, doit comprendre des transistors ayant le même courant de repos que les transistors correspon- dants de l'étage 11 Si l'on utilise ce montage dans un ampli- ficateur opérationnel rapide, on augmente la consommation de l'amplificateur d'environ 40 t pour un amplificateur consommant déjà un courant de l'ordre de 20 m A Pour cette raison, on ne fabrique pas d'amplificateur opérationnel rapide à faux étage. Un objet de la présente invention est de réaliser un dispositif de compensation de déséquilibre d'étage d'entrée fiable et de faible coût. Un autre objet de la présente invention est de réali- ser un tel dispositif consommant peu de courant. Ces objets sont atteints grâce à un dispositif de compensation comprenant un faux étage de sortie à courant de repos K fois inférieur au courant de repos d'un vrai étage de sortie relié à une première branche de sortie d'un étage d'en- trée Le courant dérivé par le faux étage de sortie est multi- plié par K dans un multiplieur de courant avant d'être appliqué à une deuxième branche de sortie de l'étage d'entrée. La présente invention vise plus particulièrement un dispositif de compensation de déséquilibre d'un étage d'entrée à deux branches de sortie de courant dont une première est reliée à l'entrée d'un vrai étage dérivant de cette première branche un courant parasite Le dispositif comprend un faux étage dérivant un courant de compensation de valeur K (K>l) fois inférieure à la valeur du courant parasite, ce courant de com- pensation étant amplifié par un amplificateur de gain K avant d'être dérivé de la deuxième branche de sortie de l'étage d'entrée. Selon un mode de réalisation de la présente invention, le courant de repos du faux étage est K fois inférieur au cou- rant de repos du vrai étage. Selon un mode de réalisation de la présente invention, les vrai et faux étages comprennent chacun deux transistors de polarité différente dont les courants de repos sont fixés res- pectivement par deux sources de courant; les bases des transis- tors du vrai étage étant reliées directement à ladite première branche de sortie de l'étage d'entrée. Selon un mode de réalisation de la présente invention, ledit amplificateur comprend, pour chaque transistor du faux étage: un premier miroir de courant dépendant d'un premier potentiel, dont l'entrée est reliée à la base dudit transistor; et un deuxième miroir de courant dépendant d'un deuxième poten- tiel, dont l'entrée est reliée à la sortie du premier miroir et dont la sortie est reliée à ladite deuxième branche de sortie de l'étage d'entrée Au moins un des premier et deuxième miroirs est un miroir multiplieur de sorte que le courant de base dudit transistor soit dérivé de ladite deuxième branche en étant multiplié par K. Selon un mode de réalisation de la présente invention, les miroirs dépendant du potentiel le plus bas sont multiplieurs par K. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite en relation avec les figures jointes parmi lesquelles: La figure 1, précédemment décrite, représente schéma- tiquement une architecture d'amplificateur opérationnel rapide classique sans dispositif de compensation; la figure 2, précédemment décrite, représente une configuration de miroir de courant; la figure 3, précédemment décrite, représente une configuration d'étage de commande utilisé dans l'amplificateur de la figure 1; la figure 4, précédemment décrite, représente un dispositif de compensation classique inséré dans l'amplificateur de la figure 1; la figure 5 illustre un dispositif de compensation selon la présente invention inséré dans l'amplificateur de la figure 1; et la figure 6 illustre un mode de réalisation du dispo- sitif de compensation selon l'invention. Dans les figures, on a représenté des courants par des flèches indiquant un sens ou un signe positif Des termes tels que "dérivé", "injecté" pour qualifier un courant n'indiquent pas le signe ou le sens de ce courant. A la figure 5, on retrouve des mêmes éléments qu'à la figure 1 désignés par des mêmes références Le dispositif de compensation selon l'invention comprend un faux étage de comman- de 34 de même configuration que l'étage de commande 12 mais dont le courant de repos est fixé par des sources de courant Ip/K et IN/K délivrant des courants K fois inférieurs aux courants délivrés par les sources Ip et IN de l'étage de commande 12 Ainsi, le faux étage 34 dérive un courant de valeur I 0/K (Io étant la valeur du courant parasite dérivé par l'étage 12). Ce courant I 0/K est multiplié par K par un amplificateur 36 avant d'être dérivé de la branche de sortie D de l'étage d'entrée. Ainsi, les courants de repos des deux branches de sor- tie D et D+ de l'étage d'entrée sont équilibrés grâce à un faux étage de commande 34 consommant K fois moins de courant qu'un faux étage classique. La figure 7 représente un mode de réalisation selon l'invention de l'amplificateur 36 et un mode de réalisation du faux étage de commande 34 Cette configuration est adaptée à un amplificateur opérationnel à étage de commande 12 du type de la figure 3 L'étage 34 comprend un transistor NPN QD 2 et un tran- sistor PNP QDP 2 correspondant respectivement aux transistors QD 1 et QD Pl de l'étage 12 de la figure 3 Les bases de ces transis- tors QD 2 et QDP 2, au lieu d'être reliées ensemble comme dans l'étage 12, sont reliées respectivement aux entrées d'un miroir de courant MPJ dépendant du potentiel haut Vcc et d'un miroir de courant MNî dépendant du potentiel bas Vss Les sorties des miroirs de courant M Pl et MN 1 sont reliées respectivement aux entrées d'un miroir de courant MN 2 dépendant du potentiel bas Vss et d'un miroir MP 2 dépendant du potentiel haut Vcc Les sorties des miroirs MP 2 et MN 2 sont reliées ensemble et consti- tuent la sortie de l'amplificateur 36 reliée à la branche de sortie D de l'étage d'entrée. Avec cette configuration, les courants de base des transistors QD 2 et QDP 2, dont on connaît avec certitude le signe, sont amplifiés séparément et soustraits au niveau de la branche D-. De préférence, comme cela est indiqué à la figure 7, les miroirs MP dépendant du potentiel haut Vcc sont de gain 1 et les miroirs MN dépendant du potentiel bas Vss sont de gain K On effectue ce choix car les miroirs dépendant du potentiel bas sont des miroirs à transistors NPN qui sont généralement plus rapides que les transistors PNP et dont les gains B sont généra- lement plus élevés, ce qui entraîne une meilleure précision du facteur de multiplication K. La présente invention a été décrite avec un type par- ticulier d'étage de sortie, mais l'homme du métier saura l'adap- ter à tout autre type. REVENDICATIONS 1 Dispositif de compensation de déséquilibre d'un étage d'entrée ( 10) à deux branches de sortie de courant dont une première (D+) est reliée à l'entrée d'un vrai étage ( 12) dérivant de cette première branche un courant parasite (Io); caractérisé en ce qu'il comprend un faux étage ( 34) dérivant un courant de compensation (I 0/K) de valeur K (K> 1) fois inférieure à la valeur du courant parasite, ce courant de compensation étant amplifié par un amplificateur ( 36) de gain K avant d'être dérivé de la deuxième branche de sortie (D-) de l'étage d'en- trée. 2 Dispositif de compensation selon la revendication 1, caractérisé en ce que le courant de repos (Ip/K, IN/K) du faux étage ( 34) est K fois inférieur au courant de repos (Ip, IN) du vrai étage ( 12). 3 Dispositif de compensation selon la revendication 2, caractérisé en ce que les vrai ( 12) et faux ( 34) étages comprennent chacun deux transistors de polarité différente (QD, QDP) dont les courants de repos sont fixés respectivement par deux sources de courant; les bases des transistors du vrai étage étant reliées directement à ladite première branche de sortie (D+) de l'étage d'entrée ( 10). 4 Dispositif de compensation selon la revendication 3, caractérisé en ce que ledit amplificateur ( 36) comprend, pour chaque transistor du faux étage ( 34): un premier miroir de courant (MP 1, MN 1) dépendant d'un premier potentiel, dont l'entrée est reliée à la base dudit transistor; et un deuxième miroir de courant (MP 2, MN 2) dépendant d'un deuxième potentiel, dont l'entrée est reliée à la sortie du premier miroir et dont la sortie est reliée à ladite deuxième branche de sortie (D-) de l'étage d'entrée ( 10); au moins un des premier et deuxième miroirs étant un miroir multiplieur de sorte que le courant de base dudit tran- sistor soit dérivé de ladite deuxième branche en étant multiplié par K. 5 5 Dispositif de compensation selon la revendication 4, caractérisé en ce que les miroirs (MN 1, MN 2) dépendant du potentiel le plus bas (Vss) sont multiplieurs par K.