Brevet FR2691028A1 — publié le 19931112

i La présente invention concerne un contrôleur de communication pour une communication multiplex basée sur le protocole SDLC (procédure de commande de transmission synchrone) et sur le protocole HDLC (procédure de commande de liaison de données à haut niveau). En référence à la figure 7, annexée à la présente demander on y voit représenté un contrôleur de communication en série de l'art antérieur, dans lequel des lignes de transmission de données (TXD, RXD) ne sont pas multiplexées En référence à la figure 8, annexée à la présente demande, on y voit également représenté un contrôleur de communication en série de l'art antérieur, qui comporte deux canaux, mais les lignes de transmission de données des canaux A et B sont séparées l'une de l'autre. On va donner ci-après une description du fonctionnement de ces contrôleurs Le contrôleur de communication représenté sur la figure 7 délivre des données d'émission (TXD) et reçoit des données de réception (RXD) en synchronisme avec un signal d'horloge (CLK) En outre, les données sont enregistrées et lues par une unité CPU. Le contrôleur de communication représenté sur la figure 8 comporte deux lignes de transmission de données pour chacun des groupes de données d'lmïssion-et de données de réception, et le fonctionnement est le même que précédemment. Étant donné que les contrôleurs de communication de l'art antérieur sont structurés de la manière décrite précédemment, il est nécessaire d'augmenter le nombre des circuits possédant la même configuration lorsque le nombre des canaux augmente, afin de traiter un nombre élevé de canaux Étant donné qu'il faut accroître le nombre des circuits LSI, dans ces contrôleurs de communication il se pose des problèmes liés à un accroissement du nombre des circuits matériels et à une augmentation du coût Par conséquent, dans ces contrôleurs il se pose le problème selon lequel le bus de l'unité CPU est utilisé exclusivement pour un accès DMA (accès direct en mémoire) pour le transfert de données à partir d'une mémoire extérieure, avec comme résultat une réduction des performances du dispositif. La présente invention a pour objet d'éliminer les problèmes indiqués précédemment et un but de l'invention est de réaliser une communication multiplex multi- canal avec un nombre réduit de circuits matériels. Dans un contrôleur de communication conforme à la présente invention, on obtient une communication série à canaux multiples en prévoyant une section utilisée en commun et qui correspond à un niveau de faible rang d'un protocole de communication, et une mémoire qui mémorise l'information de commande/condition et des données d émis- sion/réception pour chaque canal. En outre, le contrôleur de communication permet un accès direct de la mémoire aux données de l'unité CPU. Le contrôleur de communication multiplexé multicanal selon l'invention lit une information telle que des données d'émission/réception pour un canal sélectionné par un numéro de canal d'entrée tiré de la mémoire, exécute l'émission/la réception des données lues et mémorise le résultat du traitement dans la mémoire. D'autres caractéristiques et avantages de la présente invention ressortiront de la description donnée ci-après prise en référence aux dessins annexés, sur lesquels: la figure 1 représente un schéma montrant la configuration d'un contrôleur de communication multiplex multicanal selon une forme de réalisation de la présente invention; la figure 2 est un schéma-bloc du contrôleur de communication multiplex multicanal selon la présente inven- tion; la figure 3 est un schéma montrant la configuration interne de la mémoire de stockage d'informa- tions de la forme de réalisation; la figure 4 (a) est un diagramme permettant d'expliquer une séquence de fonctionnement de la forme de réalisation; la figure 4 (b) est un diagramme permettant drexpliquer une séquence de fonctionnement de la forme de réalisation; la figure 5 est un chronogramme de la forme de réalisation; la figure 6 est un schéma montrant la configuration d'un contrôleur de communication multiplex m-ltianal selon une autre forme de réalisation de la présente invention; la figure 7, dont il a déjà été fait mention, est un schéma montrant un exemple d'un contrôleur classique de communication de données en série; et la figure 8, dont il a déjà été fait mention, est un schéma montrant un autre exemple d'un contrôleur classique de communication de données en série. Forme de réalisation 1 On va décrire ci-après une forme de réalisation préférée de la présente invention en référence aux dessins annexés Sur la figure 1, le chiffre de référence 1 désigne l'unité de traitement de communication qui doit être utilisée en commun par tous les canaux, le chiffre de référence 2 désigne une mémoire servant à mémoriser une information de commande/condition et des données d'émis- sion/réception pour chaque canal La figure 2 représente un schéma-bloc montrant les composants fonctionnels de l'unité de traitement de communication La figure 3 représente la configuration interne de la mémoire 2, qui mémorise une information de commande/condition pour chaque canal Les figures 4 (a), (b) illustrent la séquence de fonctionnement de cette forme de réalisation La figure 5 est un chronogramme pour des données multiplex en série et des nombres de canaux. On va décrire ci-après le fonctionnement de cette forme de réalisation Sur la figure 1, des données de transmission multiplex en série (TXD) sont délivrées par l'unité de traitement de communication 1 et, simultanément, des données de réception multiplex en série (RXD) et un numéro de canal (SEL 7-0) sont introduits dans l'unité de traitement de communication 1 en synchronisme avec un signal d'horloge (CLK) La figure 5 est un chronogramme pour ces données de communication en série et ces numéros de canaux L'unité de traitement de communication 1 commande la mémoire 2 pour la mémorisation de l'information de commande/condition et des données d'émission/réception pour chaque canal, et exécute l'opération d'émission/ réception tout en lisant, en modifiant et en enregistrant une information de commande/condition et des données d'émission/réception pour un canal sélectionné par le numéro de canal introduit (SEL 7-0) L'unité de traitement de communication 1 exécute indirectement l'opération de lecture de l'information de commande/condition pour chaque canal à partir de l'unité CPU, c'est-à-dire qu'elle a accès à la mémoire 2, qui mémorise une information de commande/condition et des données d'émission/réception pour chaque canal C'est pourquoi, une communication de données multicanal est possible dans la mesure o la capacité de la mémoire et le nombre des bornes d'entrée des numéros de canaux le permettent. On va donner ci-après une description de la figure 2 L'unité de traitement de communication 1, qui doit être utilisée en commun par tous les canaux, est commandée par le contrôleur central 3 Le contrôleur central 3 lit, modifie et enregistre une information de commande/condition et des données d'émission/réception pour un canal sélectionné par un numéro de canal introduit, tout en commandant ses composants internes tels qu'un sélecteur de données d'émission 4, un sélecteur de données de réception 5, un compteur 6 de nombres de données d'émission/réception, un compteur 7 d'adresses de mémorisation de données, un calculateur CRC (contrôle de redondance cyclique)/parité 8, un multiplexeur/séparateur de données 9 et un multiplexeur d'adresses 10 La mémoire 2, qui mémorise l'information de commande/condition et les données d'émission/réception pour chaque canal, contient une information de commande/condition d'émission 12, une information 13 des nombres de données d'émission, une information de CRC/parité d'émission 14, une information de position de mémorisation de données d'émission 15, une information de commande/condition de réception 16, une information 17 du nombre de données de réception, une information de CRC/parité de réception 18, une information20 19 de la position de mémorisation de données de réception, des données d'émission 20 et des données de réception 21 pour chaque canal Chaque fois que l'unité de traitement de communication 1 émet/reçoit des données, chacune des données indiquées précédemment pour le canal sélectionné est modifiée et enregistrée Cela est nécessaire pour qu'une seule unité de traitement puisse traiter une com- munication multicanal. On va décrire une séquence de fonctionnement en se référant aux figures 4 (a), (b) Lorsqu'un numéro de canal est introduit, une information de commande/condition d'émission est lue, puis le nombre des données restantes de transmission est lu Lorsque le nombre des données d'émission restantes s'annule, l'émission est terminée. Ensuite, une information sur la position de mémorisation des données d'émission est lue, et des données concernant la position de mémorisation des données devant être émises sont obtenues Ces données sont modifiées chaque fois que des données sont émises de sorte que la position de mémorisation des données suivantes est indiquée. L'information de position ainsi obtenue est ensuite convertie en des données d'adresse permettant d'obtenir des données effectives d'émission Ensuite, une information de CRC/polarité d'émission est lue, une opération de contrôle CRC ou de parité est exécutée, et l'information est modifiée chaque fois que les données sont émises Ensuite, l'information modifiée présente dans la séquence précédente est mémorisée séquentiellement dans la mémoire L'opération de réception est exécutée selon la même séquence que celle décrite précédemment. Forme de réalisation 2 Dans la forme de réalisation mentionnée précédemment, l'unité de traitement de communication 22 reçoit une adresse de l'unité CPU et des données de l'unité CPU Sur la figure 6, l'unité de traitement de communication 1 peut recevoir uniquement un signal de commande de l'unité CPU de sorte qu'une adresse de l'unité CPU et des données de l'unité CPU peuvent être commandées par une porte 23 Avec une telle structure, le nombre des broches d'entrée peut être fortement réduit Dans la forme de réalisation 1, le nombre des broches d'entrée de canaux est égal à huit et on peut sélectionner jusqu'à 256 canaux, mais ces nombres peuvent être choisis facultativement Sur la figure 6, il existe 4 broches d'entrée de canaux et on peut sélectionner jusqu'à 16 canaux En outre, dans la forme de réalisation indiquée précédemment, la présente invention est appliquée à une communication basée sur des protocoles HDLC et SDLC, mais n'est pas limitée à cela et peut être appliquée à différents types de communications sans sortir du cadre de l'invention. Comme cela a été décrit précédemment, conformément à la présente inention, étant donné que des données en série sont multiplexées et qu'il est prévu des entrées pour les nombres de canaux et une mémoire spécialement affectée pour la mémorisation de différents types d'informations dans chaque canal, le nombre des circuits matériels est plus faible que dans l'art antérieur, lorsqu'on traite des données de canaux multiples. En outre, étant donné qu'on peut accéder directement aux données de l'unité CPU et analogue à partir de la mémoire, il est possible de réduire fortement le nombre des broches d'entrée. REVENDICATIONS 1 Contrôleur de communication multiplex inulti- canai, dans lequel un niveau de communication de faible rang d'une pluralité de canaux multiplexés dans une ligne de transmission en série est mis en oeuvre à l'aide de moyens matériels, caractérisé en ce que le contrôleur comprend une unité d'entrée des numéros de canaux ( 1), -dans laquelle un numéro de canal est introduit, une mémoire ( 2) pour mémoriser des données d'émission/réception pour chaque canal, une unité de traitement de communication ( 1; 22) devant être utilisée en commun pour le traitement de données pour une pluralité de canaux à l'aide d'un circuit commun; et que ladite unité de traitement de communication ( 1; 22) reçoit des données d'émission/réception pour un canal correspondant au numéro de canal introduit avant le traitement des données, traite lesdites données et mémorise le résultat du traitement des données dans ladite mémoire ( 2). 2 Contrôleur de communication multiplex multi- canal selon la revendication 1, caractérisé en ce qu'il comporte des secondes lignes de transmission de signaux qui partent en dérivation à partir de premières lignes de transmission de signaux, pour le raccordement de ladite mémoire ( 2) et de ladite unité de traitement de communication ( 22) et qui sont racordées à une unité CPU dans laquelle un niveau de communication de rang élevé est mis en oeuvre avec des moyens logiciels, et une porte ( 23) prévue dans lesdites secondes lignes de transmission de -signaux pour commander lesdites données d'émission/ réception en fonction d'un signal de commande délivré par ladite unité de traitement de communication ( 22).