Brevet FR2685584A1 — publié le 19930625

"Dispositif générateur de signal de synchronisation". L'invention concerne un dispositif de synchronisation pour fournir, d'après un signal d'entrée analogique qui contient des impulsions de synchronisation dont une transition de tension indique un instant de synchronisation, un signal de correction de la fréquence d'un oscillateur local qui comporte une borne d'entrée pour un signal de réglage de fréquence par une tension, dispositif comportant un diviseur de la fréquence du signal d'oscillateur local associé à un décodeur qui fournit différents signaux d'horloge et de commande, et notamment de synchronisation de lignes, un convertisseur analogique / numérique pour fournir périodiquement un échantillon numérique représentant le signal d'entrée et un processeur arithmétique et logique pour traiter numériquement les échantillons en question. Un tel dispositif s'applique par exemple dans un système de réception de télévision. Un tel dispositif est connu du document EP O 295 120. Le dispositif décrit dans ce document comporte des moyens pour détecter, dans un signal d'entrée qui contient une information de synchronisation, le moment où deux valeurs numériques successives d'un signal d'entrée échantillonné encadrent une certaine valeur de seuil, et pour calculer ensuite le rapport des différences entre les deux valeurs numériques en question et la valeur du seuil, ce qui fournit le rapport entre d'une part le temps écoulé entre l'instant du premier échantillon et l'instant où le seuil a été franchi, et d'autre part le temps écoulé entre l'instant ou le seuil a été franchi et l'instant du second échantillon, ce qui détermine l'instant où le seuil a été franchi, qui est supposé être l'instant de synchronisation.Or la valeur de seuil à utiliser doit changer, par exemple en cas de variation d'amplitude du signal, faute de quoi on risque d'obtenir des écarts parasites pour la détermination de la position du signal de synchronisation. I1 y a aussi problème si le signal ne traverse pas le seuil qui a été choisi. L'invention se situe dans un contexte où des circuits numériques sont déja prévus notamment pour réaliser des traitements plus ou moins complexes sur les images. Ainsi un convertisseur analogique / numérique est déja présent dans le système, et il n'est pas seulement destiné au dispositif de synchronisation. L'invention se propose de fournir un dispositif qui détermine numériquement l'instant de synchronisation, sans présenter les inconvénients de l'art antérieur. On cherche notamment à obtenir que l'erreur de synchronisation soit inférieure à une dizaine de nanosecondes. A cet effet selon l'invention le décodeur associé au diviseur est muni de moyens pour fournir une fenêtre de temps qui est susceptible d'encadrer temporellement une des dites transitions des impulsions de synchronisation, ledit processeur comporte des moyens pour calculer la valeur moyenne d'une pluralité d'échantillons successifs compris dans ladite fenêtre de temps, des moyens pour calculer la valeur de la demisomme des échantillons aux deux limites de la fenêtre de temps, et des moyens pour fournir un signal de différence, égal à la différence entre d'une part ladite demi-somme et d'autre part ladite valeur moyenne, et qui est destiné à la correction de la fréquence de l'oscillateur local. Dans un mode préféré de réalisation, le processeur est un processeur en logique câblée. Ainsi la correction de l'oscillateur local peut être réalisée dans le plus bref délai, avec un signal calculé à chaque occurrence des données de synchronisation dans le signal d'entrée. Dans un mode particulier de réalisation, le dispositif comporte un circuit compteur décompteur, qui est muni d'une entrée de commande de fonction pour déterminer s il compte ou s'il décompte, entrée à laquelle est appliqué un signal issu du signal de différence, pour que le circuit compte ou décompte selon le signe de la différence, et la sortie de ce circuit est reliée à la borne de l'oscillateur local pour le réglage de la fréquence. Avantageusement le dispositif comporte des moyens pour limiter la durée du signal appliqué au compteur décompteur et pour moduler cette durée en fonction de la grandeur du signal de différence. A cet effet le processeur comporte avantageusement lui même un compteur qui commence à compter à chaque fin de la fenêtre de temps, incrémente alors son chiffre de comptage à intervalles réguliers, puis revient à zéro et s'y arrête lorsqu'il a atteint un chiffre de comptage égal à la valeur du signal de différence et, pendant le temps où son propre chiffre de comptage n'est pas nul, fournit le signal de commande du circuit de comptage / décomptage Ainsi on obtient une meilleure stabilité de la régulation de fréquence, en évitant des oscillations de la fréquence autour de sa valeur asymptotique. Ces aspects de l'invention ainsi que d'autres aspects (plus détaillés) apparaîtront plus clairement grâce au mode de réalisation non limitatif décrit ci-après. La figure 1 est un schéma simplifié d'un système de réception de signaux vidéo dans lequel un dispositif selon l'invention est utilisé. La figure 2 représente un signal d'entrée au moment où des données de synchronisation sont présentes. Le dispositif dont le schéma est représenté sur la figure 1 est un élément d'un récepteur de télévision adapté à un standard, par exemple le standard PAL ou le standard SECAM, selon lequel un signal de synchronisation de lignes est transmis de façon analogique au moyen d'une impulsion appelée communément "top" et dont par exemple le front descendant indique l'instant de la synchronisation (un tel front 15 est représenté sur la figure 2). Le signal en bande de base (c' est-à-dire celui présent à la sortie d'un démodulateur connu non représenté) entre en 1 dans le dispositif et est d'abord converti en un signal numérique dans un convertisseur analogique / numérique 2, après quoi il peut être traité numériquement, par exmple pour améliorer la qualité de l'image, dans un module de traitement numérique 16 qui ne fait pas partie de l'invention.Le signal, à la sortie du module de traitement 16, est retransformé en un signal analogique dans un convertisseur numérique / analogique 4 pour être amené sous forme analogique à d'autres circuits du téléviseur, non représentés et ne faisant pas partie de l'invention. Le signal numérique est aussi amené à un processeur arithmétique et logique 3. Celui ci est de type "à logique câblée", c'est-à-dire qu'il ne s'agit pas d'un processeur programmable, mais d'un processeur dont les fonctions sont définies une fois pour toutes du fait de sa constitution. Les fonctions de ce processeur seront décrites plus loin. La définition d'un tel processeur par les fonctions qu' il réalise est suffisante (dans la mesure où chacune de ces fonctions est connue en soi) pour qu'un homme du métier puisse réaliser le processeur. Un oscillateur local 9 fournit un signal à une fréquence qui doit être un multiple de la fréquence de lignes du téléviseur, c'es t-à- dire de celle du signal de synchronisation à extraire du signal d'entrée 1. Cette fréquence est par exemple égale à 17,7344 MHz dans le cas d'un standard 625 lignes / 50 Hz, soit 1135 fois la fréquence lignes, ou quatre fois la fréquence de la sous-porteuse couleur dans le cas d'un standard PAL. Cet oscillateur est muni d'une entrée 13 de correction de fréquence qui est telle que pour une tension donnée appliquée à cette entrée, la fréquence de l'oscillateur est décalée d'une quantité déterminée par rapport à sa fréquence libre (c'est-à-dire celle obtenue pour une tension de correction nulle à la borne 13).Le signal à 17,7344 MHz issu de cet oscillateur est fourni par une connexion 14 au processeur 3, aux convertisseurs 2, et 4 et à un ciruit compteur décompteur 7 en tant qu'horloge d'échantillonnage. La fréquence de ce même signal est divisée dans un module 10 qui est un diviseur associé à un décodeur et qui fournit sur une connexion 12, éventuellement multifils, des signaux divers (synchronisation lignes et trame, sandcastle, etc) à l'usage d'autres circuits du téléviseur. De ce diviseur est extrait aussi un signal d'autorisation de mise en mémoire d'échantillons qui est amené par une connexion 11 au processeur arithmétique et logique 3. Sur la figure 2, les instants d'échantillonnage sont indiqués par des tirets verticaux en dessous du tracé du signal. Le processeur commence à enregistrer les valeurs de chacun des échantillons successifs à partir de l'instant marqué A, jusqu'à l'instant marqué B. La manière dont sont déterminés les instants A et B sera expliquée plus loin. Le processeur calcule alors d'une part la moyenne de toutes les valeurs Ni des échantillons en question et d'autre part la demi-somme de la valeur Na de l'échantillon A et de la valeur Nb de l'échantillon B. La différence entre ces deux résultats est le paramètre essentiel à partir duquel est déterminée la correction de fréquence de l'oscillateur. Un signal issu de cette différence est appliqué via une connexion 6 à deux conducteurs, un pour l'ordre de comptage ("enable"), l'autre pour le sens de comptage, au circuit 7 qui est un compteur-décompteur et dont le chiffre de comptage est converti en un signal analogique dans un convertisseur numérique / analogique 8 pour entrer par l'entrée 13 dans l'oscillateur en tant que signal de correction de fréquence. Le fonctionnement du dispositif va être expliqué maintenant. Les instants A et B sont déterminés chacun par le décodage d'un chiffre de comptage prédéterminé dans le décodeur du module 10 ; l'entrée de ce module recevant un signal à une fréquence de 17,7344 MHz, on peut choisir par exemple deux chiffres de comptage, dont l'un est atteint à l'instant A et l'autre à l'instant B, qui sont écartés de seize périodes, ou temps d'horloge, c'est-à-dire d'environ 0,9 microseconde ; une telle durée de temps est susceptible d'encadrer un flanc descendant du signal d'entrée ; le module 10 fournit ainsi sur la connexion 11 une impulsion IM (représentée en bas de la figure 2) d'autorisation de mise en mémoire d'échantillons destinée au processeur 3, impulsion IM qui commence dans le cas de la figure au chiffre de comptage qui correspond au point A et dure jusqu' au chiffre de comptage qui correspond au point B ; supposons d'abord que le dispositif est parfaitement synchronisé ce qui correspond à peu près à la situation représentée sur le dessin.La moyenne de toutes les valeurs Ni des échantillons en question d'une part et la demi-somme de la valeur Na de l'échantillon A et de la valeur Nb de l'échantillon B d'autre part sont des valeurs égales ; le signal de différence est nul ce signal appliqué par la connexion 6 au compteur décompteur 7 entraîne qu il n'y a ni comptage ni décomptage. Le chiffre de comptage à la sortie du compteur décompteur 7 et qui est appliqué, après conversion en un signal analogique, à l'entrée 13 de l'oscillateur ne varie pas, la fréquence de l'oscillateur ne change pas et le dispositif reste synchronisé. Supposons maintenant qu'un décalage existe : par exemple la fréquence de l'oscillateur est trop élevée et le chiffre de comptage qui devrait être atteint au point A est déja atteint au point T c'est-à-dire trop tôt.Alors quatre échantillons supplémentaires de la valeur haute du signal seront enregistrés, et comme le chiffre de comptage qui devrait être atteint au point B arrive aussi trop tôt, quatre échantillons en moins seront enregistrés pour la valeur basse du signal. La valeur moyenne de toutes les valeurs Ni des échantillons en question est donc plus grande qu'auparavant. Néanmoins la demi-somme des valeurs Na et Nb est la même, tant que l'impulsion IM encadre toujours le front 15 descendant du signal entrant. Dès lors la différence entre ces deux valeurs n'es t plus nulle, un signal est appliqué au compteur décompteur 7, qui le fait par exemple compter, dans le cas où une valeur plus grande sur l'entrée 13 de l'oscillateur fait ralentir ce dernier, ce qui a pour effet de rattraper la synchronisation. Le compteur décompteur 7 est muni de moyens pour arrêter son comptage lorsqu'il atteint la capacité maximale, afin d'éviter que le chiffre de comptage repasse alors à zéro en inversant ainsi le sens de la correction, et de même il est muni de moyens pour arrêter son décomptage lorsqu'il atteint zéro, afin d'éviter que le chiffre de comptage repasse alors au maximum. I1 est également utile de prévoir dans le processeur 3 des moyens pour limiter la durée du signal de commande appliqué au compteur décompteur 7, et aussi pour moduler cette durée en fonction de la grandeur du signal de différence.A cet effet le processeur peut par exemple comporter lui même un compteur qui commence à compter à chaque fin de l'impulsion IM, s'incrémente alors à intervalles réguliers, et enfin revient à zéro et s'y arrête lorsqu'il a atteint un chiffre de comptage égal à la valeur du signal de différence : il est ainsi actif pendant un temps proportionnel à la valeur de ce dernier, et il actionne le circuit 7 seulement pendant sa période d'activité. I1 est clair que si l'impulsion IM se présentait en dehors du front 15 du signal d'entrée, on pourrait obtenir des résultats aberrants. Par exemple si, durant l'impulsion IM, le signal d'entrée présente un palier horizontal, la moyenne de toutes les valeurs du signal et la demi-somme de ses valeurs extrêmes sont égales, et le dispositif en déduit que la synchronisation est parfaite. La solution de cette difficulté est simple, il suffit d'obtenir d'abord, par des moyens classiques, une synchronisation grossière, mais néanmoins suffisante pour amener l'impulsion IM dans une position telle que le front 15 se produise pendant cette impulsion. En outre il est avantageux de prévoir deux phases successives de réglage : unepremière phase de réglage grossier pendant laquelle le déplacement de l'impulsion IM par rapport au front 15 est obtenu par des sauts de phase, c'est-à-dire des changements discrets des valeurs de comptage dans le module lot et ensuite une seconde phase de réglage fin obtenu par action sur la fréquence de l'oscillateur, comme expliqué plus haut. REVENDICATIONS : 1. Dispositif de synchronisation pour fournir, d'après un signal d'entrée analogique qui contient des impulsions de synchronisation dont une transition de tension indique un instant de synchronisation, un signal de correction de la fréquence d'un oscillateur local qui comporte une borne d'entrée pour un signal de réglage de fréquence par une tension, dispositif comportant un diviseur de la fréquence du signal d'oscillateur local pour fournir différents signaux d'horloge et de commande, et notamment de synchronisation de lignes, un convertisseur analogique / numérique pour fournir périodiquement un échantillon numérique représentant le signal d'entrée et un processeur arithmétique et logique pour traiter numériquement les échantillons en question, caractérisé en ce que ledit diviseur est muni de moyens pour fournir une fenêtre de temps (IM) qui est susceptible d'encadrer temporellement une des dites transitions des impulsions de synchronisation, en ce que ledit processeur comporte des moyens pour calculer la valeur moyenne d'une pluralité d'échantillons successifs (Ni) compris dans ladite fenêtre de temps, des moyens pour calculer la valeur de la demi-somme des échantillons aux deux limites de la fenêtre de temps, et des moyens pour fournir un signal de différence, égal à la différence entre d'une part ladite demi-somme et d'autre part ladite valeur moyenne, et qui est destiné à la correction de la fréquence de l'oscillateur local. 2. Dispositif selon la revendication 1, caractérisé en ce que le processeur est un processeur en logique câblée. 3. Dispositif selon la revendication 1, caractérisé en ce qu'il comporte un circuit compteur décompteur, en ce qu'un signal issu du signal de différence est appliqué à une entrée de commande de la fonction de ce circuit compteur décompteur, de façon qu'il compte ou qu'il décompte selon le signe de la différence, et en ce que la sortie de ce circuit est reliée à la borne de l'oscillateur local pour le réglage de la fréquence. 4. Dispositif selon la revendication 3, caractérisé en ce que le processeur comporte des moyens pour limiter la durée du signal appliqué au compteur décompteur. 5. Dispositif selon la revendication 4, caractérisé en ce que le processeur comporte des moyens pour moduler la durée du signal appliqué au compteur décompteur en fonction de la grandeur du signal de différence. 6. Dispositif selon la revendication 5, caractérisé en ce que le processeur comporte lui même un compteur qui commence à compter à chaque fin de la fenêtre de temps, incrémente alors son chiffre de comptage à intervalles réguliers, revient à zéro et s'y arrête lorsqu'il a atteint un chiffre de comptage égal à la valeur du signal de différence et, pendant le temps où son propre chiffre de comptage n'est pas nul, fournit le signal de commande du circuit de comptage / décomptage