Brevet FR2687031A1 — publié le 19930806

"Système de transmission de services par paquets avec suppression des séquences répétitives". Description La présente invention concerne un système de transmission de services par paquets comportant une partie d'émission, et une partie de réception munie d'un générateur d'horloge locale et d'une file d'attente d'entrée, selon lequel le signal à transmettre à une unité de service final reçoit l'information à un rythme final quasi-identique au rythme initial par asservissement dudit générateur d'horloge locale sur un niveau prédéterminé de remplissage de la file d'attente. Le domaine d'application de l'invention est celui des transmissions numériques et plus particulièrement celui des transmissions ATM (Asynchronous Transfer Mode en anglais). La technique ATM est décrite dans de nombreuses recommandations du CCITT, la recommandation 1121 notamment, et permet la transmission par le même réseau de télécommunication d'un grand nombre de services différents utilisant le son et la voix, les données, l'image... Cette technique est d'ailleurs retenue pour le futur Réseau Numérique à Intégration de Service (RNIS) large bande. Pour une meilleure compréhension de ce qui suit, on rappelle que la technique ATM est une technique dite de relayage de paquets (encore appelés cellules), qui consiste - à numériser le service à transporter (si ce n'est pas déjà fait), - à répartir le flux de données numériques généré en séquences élémentaires de taille petite et fixe, par exemple de 47 octets, auxquelles on adjoint un en-tête, qui permet leur routage à travers le réseau depuis une partie d'émission jusqu'à la ou les destinations visée(s) appelée(s) partie(s) de réception, et des données d'adaptation aux services, en vue de reconstituer ces derniers dans leur forme initiale (par exemple débit régulier et constant). L'ensemble d'une séquence, d'un en-tête et des données d'adaptation aux services constitue un paquet ou cellule.L'en-tête et les données d'adaptation sont pris en compte par un module de traitement ATM dans la partie émission et dans la partie réception respectivement. - à router l'ensemble de ces cellules à travers les réseaux de télécommunications, en les aiguillant à chaque noeud en fonction de leur contenu d'en-tête de façon à constituer un circuit virtuel, - à reconstituer le service sous sa forme initiale (rythmes, conversion numérique/analogique, synchronisation...). Dans le contexte des transmissions numériques, il existe une tendance, qui constitue un problème général d'arrière plan technologique, visant à réduire une certaine redondance dans le signal à transmettre et à ne transmettre que de l'information utile, chaque fois que cela est possible. Habituellement, la diminution de redondance d' un signal numérique s'effectue par une compression du signal numérique à l'émission, suivie d'une décompression à la réception, au moyen d'algorithmes adaptés. Cette façon d'opérer est notamment celle décrite dans la demande de brevet PCT WO 87/01254 où un signal de voix téléphonique entrant est numérisé, subit une compression, après quoi les échantillons comprimés sont regroupés dans une trame, les trames codées sont regroupées en paquets qui reçoivent un en-tête de routage puis sont émis.A la réception, l'en-tête de routage est enlevé et la charge utile des paquets récupérée ; les trames sont extraites, décodées selon le même code de longueur minimale déjà utilisé à l'émission, l'algorithme de décompression (pendant de celui utilisé pour la compression) est appliqué, les échantillons décodés à la sortie du décodeur sont mis en file d'attente à la sortie du décodeur. Enfin, les échantillons sont extraits de la file d'attente à un rythme d'horloge quasi constant, asservi sur le niveau de remplissage de la file d'attente. Ce système de transmission connu présente des inconvénients liés au fait que le critère de redondance et l'algorithme de compression associé dépendent d'hypothèses faites quant à la nature du signal, étant en l'occurrence spécifiques d'un signal de voix téléphonique. En particulier, un signal de modem peut poser des problèmes de compression avec des algorithmes optimisés pour la parole. Le processus que met en oeuvre ce système de transmission n'est pas davantage général pour ce qui est du débit du service. Un service à un autre débit peut nécessiter une architecture différente. Le processus n' est a priori pas réversible non plus, ce qui interdit le transfert de données numériques, il est lourd, compliqué et introduit un retard de traitement significatif à la fois avant et après la transmission. La présente invention vise à résoudre, de façon plus universelle, un problème technique précis consistant à réduire une redondance consistant en des séquences répétitives dans l'information numérique à transmettre. Un autre but recherché est d'obtenir la réduction de redondance généralisée à l'ensemble des services à débit constant selon une réalisation matérielle unique. Encore un autre but est d'obtenir une réduction de redondance qui ne présuppose ni un débit particulier ni un service particulier. Encore un autre but est d'obtenir une réduction de redondance qui n'introduise aucun retard par rapport à une transmission par paquet sans filtrage des cellules redondantes. Selon l'invention, ces buts sont atteints et les inconvénients de l'art antérieur sont atténués ou supprimés grâce au fait que le système de transmission de services par paquets défini au premier paragraphe est remarquable en ce que, utilisant la technique ATM, ladite partie d'émission comporte des moyens d'inhibition pour empêcher la transmission de chaque paquet à séquences répétitives qui est identique au paquet précédent et que ladite partie de réception comporte des moyens de régénération pour engendrer, à destination de ladite unité de service final, les paquets à séquences répétitives identiques non reçus depuis ladite partie d'émission, qui sont des duplications du dernier paquet reçu. Un mode de réalisation avantageux du système de transmission selon l'invention dont la partie d'émission comporte un bus d'entrée, un module de traitement ATM et une unité d'émission est remarquable en ce que la partie émission comporte en outre une première mémoire de données à double port disposée en amont dudit module de traitement ATM en émission, des premiers moyens de comparaison des octets d'information de séquence de chaque paquet et un premier automate d'adressage, commandé à partir desdits premiers moyens de comparaison des octets, par l'intermédiaire de moyens d'acquisition et de comparaison de séquences pour maintenir stationnaire l'adressage d inscription de ladite mémoire de données lorsque la séquence entrante a ses octets identiques et identiques à la séquence précédente et pour incrémenter d'un emplacement de séquence cet adressage dans le cas contraire. Un système de transmission comportant une partie de réception, adaptée à la partie d'émission précitée et munie d'un module de traitement ATM en réception et d'un circuit de restitution du service, est remarquable en ce que cette partie de réception comporte en outre une deuxième mémoire de données à double port disposée en aval dudit module de traitement ATM en réception, des deuxièmes moyens de comparaison des octets d'information de chaque paquet et un deuxième automate, d'adressage et de restitution, commandé à partie desdits deuxièmes moyens de comparaison des octets, pour incrémenter l'adressage de ladite deuxième mémoire à double port soit à partir du numéro de paquet reçu soit à partir du numéro de paquet local généré par un compteur cyclique et, dans ce dernier cas, pour fournir à ladite mémoire à double port, l'information du dernier paquet reçu à séquences répétitives. L'intérêt de ce système est maximal pour les services présentant de longues chaînes de caractères identiques. Aucun codage particulier de l'information n'est nécessaire, mais ce codage reste possible cependant ; en particulier, un remplacement des silences par un caractère constant rend le fonctionnement du système avantageux pour la parole. C'est par l'absence de codage particulier qu'aucun retard n'est introduit par rapport à une transmission par paquet sans filtrage des cellules redondantes. On notera par ailleurs que le système fonctionne quel que soit le découpage effectué sur l'information pour la confection des paquets, pourvu que les séquences soient répétitives. Le système selon l'invention présente l'avantage d'être généralisable à l'ensemble des services à débit constant selon une réalisation matérielle unique. La description qui suit en regard des dessins annexés le tout donné à titre d'exemple non limitatif fera bien comprendre comment l'invention peut être réalisée. Les figures 1, 3 et 4 sont des schémas synoptiques de parties du système de transmission selon l'invention, qui représentent - la figure 1 un premier mode de réalisation simplifié de la partie d'émission, - la figure 3 un deuxième mode de réalisation plus élaboré de la partie d'émission, et - la figure 4 un mode de réalisation de la partie de réception. La figure 2 est un diagramme de temps de certains signaux pour les dispositifs des figures 1 et 3 (émission). Sur les figures les mêmes références désignent les mêmes éléments. A la figure 1 un bus d'entrée est porteur de données numériques à transmettre (DN). Ces données, qui peuvent être de toute nature (voix, vidéo, information numérique), sont, indifféremment, codées ou non codées. De préférence, le bus 1 est à 8 conducteurs de façon à véhiculer des octets sous forme parallèle. Outre les données, deux autres signaux représentés à la figure 2, sont aussi fournis à la partie émission, le signal HO, signal d'horloge octet, et le signal PC, signal de présence cellule (ou paquet), une cellule comportant, de façon typique, 47 octets d'information utile DN. Les octets DN sont fournis à 47 portes ET, 2-1 à 2-47 et à une première mémoire de données à double port 3. Un compteur cyclique par 47, référencé 4, reçoit les signaux PC et HO et comporte 47 sorties reliées, chacune, à une entrée de porte ET 2-1, ..., 2-47, respectivement. Le compteur 4 fonctionne de façon telle qu'à chaque période HO (durée de bit pour le bus 1 dans l'exemple choisi) chacune de ces 47 sorties est à l'état logique "1", successivement, ce qui valide la porte ET correspondante et provoque le transfert de l'octet de même numéro d'ordre que cette porte dans un comparateur d'octets 5, les octets étant pris en compte par le compteur 4 à partir de chaque impulsion du signal PC qui marque le début de chaque cellule (voir figure 2). La comparaison des 47 octets de chaque cellule est effectuée dans le comparateur 5.Le signal de sortie du comparateur 5, sur le conducteur 6 (figures 1, 3) est à l'état "1" tant que les octets sont identiques depuis le début de la cellule (séquence) en cours de traitement. Le conducteur 6 est relié, par l'intermédiaire d'un organe 10 d'acquisition et de comparaison de séquences qui fournit un signal SR, à un automate d'adressage 7 pour commander, dans ce dernier, l'inscription des données DN entrant par le premier port 8 de la mémoire 3. A cet effet, un bus d'adresses 9 relie l'automate 7 à la mémoire 3, ce bus étant associé à un conducteur 11 de commande d'écriture (voir le chronogramme d'écriture, figure 2). On notera que si, dans la plupart des cas une cellule à octets identiques FN, est suivie d'autres cellules qui lui sont identiques, les cellules FN, FN+l,... étant alors des cellules de redondances, c'est-à-dire à séquences répétitives identiques, il peut arriver que la cellule FN soit suivie d'une cellule FN+l qui est elle aussi à octets identiques mais différents des octets de la cellule FN, auquel cas les cellules FN et Fin+1 doivent être considérées non plus comme des cellules de redondances mais porteuses d'information utile. L'organe 10 de la figure 1 permet de faire la discrimination entre les deux possibilités indiquées à la phrase précédente par une comparaison permanente entre deux cellules consécutives Fi (cellule entrante) et Fil (cellule précédente).Si le signal SR est à l'état "O", en sortie de l'organe 10, ce qui traduit l'existence d'au moins deux octets différents dans l'ensemble constitué par les octets de la séquence courante et ceux de la séquence précédente, ceci entraîne, à travers l'automate 7, une incrémentation des adresses d'inscription d'un emplacement de cellule, la capacité de cet emplacement étant notée A (N = 47 octets). Si par contre le signal SR est à l'état "1", ce qui traduit la présence de 47 octets identiques dans une cellule, notée FN, et d'octets identiques aux précédents dans les cellules suivantes (séquences répétitives), l'incrémentation ne se produit pas et l'inscription de la cellule suivante, Fin+1 et des cellules ultérieures s'effectue au même emplacement que la cellule FN. On considère donc pour la suite qu'une cellule du type FN est une cellule redondante, c'est-à-dire non porteuse d'information utile et suivie de nombreuses autres cellules redondantes (FN+l, FN+2, ...), identiques à FN. L'invention se propose de ne pas transmettre ces autres cellules redondantes. On notera en premier lieu que toutes les cellules ultérieures du type FN, sont enregistrées au même emplacement dans la mémoire 3 (emplacement AN+47' figure 2) et que, d'autre part, tout se passe comme si, dans cette dernière, seule la cellule FN avait été enregistrée en dernier lieu à cet emplacement, puisque les suivantes lui sont identiques. Le traitement ATM est effectué dans un module de traitement ATM à l'émission 12. Dans ce module, qui reçoit le signal PC, l'en-tête est rajouté à chaque cellule ainsi que le numéro de la cellule qui est indépendant du mécanisme de suppression des redondances que vise l'invention et réalisé au moyen d'un compteur cyclique non représenté, par exemple un compteur 3 bits, pour les services à débit constant, qui s incrémente à chaque front montant d'impulsion du signal PC. Pour le prélèvement des données nécessaire à la fabrication des cellules, le module 12 communique avec la mémoire 3 par un bus de données bidirectionnel 13 connecté au deuxième port 14 de la mémoire 3. Les cellules à émettre sont fournies de façon classique par le module 12, sur un bus de données 15 à une unité d'émission 16. En présence d'une cellule redondante FN, la mémoire 3 n'est pas incrémentée en écriture et l'adresse d'écriture pointe l'emplacement AN+47. Parallèlement à cette immobilisation de l'adressage en écriture, un ordre est donné par l'automate 7 au module 12, de ne pas transmettre la cellule suivante, Fin+1. La transmission de cet ordre est symbolisée par un conducteur 17. En pratique cependant, la validation en émission implique, outre l'ordre d'arrêt de l'émission, l'indication de l'emplacement mémoire qui doit être lu en dernier, en l'occurrence AN+47 emplacement après la lecture duquel l'émission est arrêtée, la cellule FN étant donc la dernière à être sélectionnée et transmise pour émission par le module de traitement ATM 12. En conséquence, la validation en émission est avantageusement effectuée par logiciel entre les blocs 7 et 12. La partie en émission du système selon l'invention de la figure 1 fonctionne correctement en temps réel (sans aucun retard), pour des conditions nominales de réception des données sur le bus 1. Par contre une anomalie doit être envisagée à cet égard qui conduit à des perfectionnements du dispositif de la figure 1, perfectionnements qui sont décrits ci-après en référence à la figure 3. I1 faut s'assurer à intervalles de temps réguliers qu'une coupure n'est pas intervenue sur le bus 1 dans le flot initial des données numériques DN. Avec le dispositif de la figure 1, une telle coupure peut être détectée à la réception dans l'hypothèse de transmission d'information utile du fait que, dans ce cas, la dernière cellule reçue par la partie de réception n'est pas une cellule de redondances à séquences répétitives, mais une cellule d'information utile comportant au moins deux octets différents. Par contre, si la coupure intervient lors d'une séquence pendant laquelle le bus 1 est porteur d'une longue suite d'octets identiques, cette coupure ne peut pas être détectée. Le dispositif de la figure 3 permet de détecter une telle coupure. Outre les éléments déjà décrits en référence à la figure 1, dont l'ensemble constitue des moyens d'inhibition, la partie d'émission de la figure 3 comporte d'une part un compteur de cellules 21 et un comparateur de nombre de cellules avec une valeur préétablie NmaX, 22, qui constituent ensemble des moyens de comparaison, et d'autre part un latch de mémorisation 23 et un comparateur de cellules 24 qui constituent des moyens d'acquisition et de comparaison des séquences. La valeur de N , arbitraire, est par exemple égale à 1000. Les 4 éléments précités 21 à 24, en association avec une porte ET 25, coopèrent pour réaliser le dernier perfectionnement précité du dispositif d'émission. Le compteur 21 reçoit le signal de présence cellule PC dont il compte les impulsions lorsque son entrée de remise à zéro RAZ est à l'état "1".La valeur de comptage est fournie au comparateur 22 dont la sortie, à l'état "O" pour N2NmaX et à l'état "1" pour N La sortie de la porte ET 25 est reliée à l'entrée de validation 32 du latch 23 qui reçoit les données DN sur un bus 33 relié au bus 1. Le latch 23, qui reçoit le signal HO, mémorise en permanence les octets courants de la cellule Fi et les 47 octets de la cellule précédente Fui~,. Les octets de même rang de Fi et Fit sont transmis et comparés en temps réel dans le comparateur 24 tant que le signal de validation du latch est à l'état "1" (octets de la cellule Fi~ tous identiques). Tant que le résultat de la comparaison en 24 est l'égalité, jusqu'au dernier octet de Fi, le comparateur 24 fournit un signal logique SR = "1", par un conducteur 34, à l'automate d'adressage 7. Dans le cas contraire, c'est un zéro logique qui est fourni à l'automate 7, ce qui provoque l'incrémentation d'adresses dans la mémoire 3 d'un emplacement de cellule A, au prochain front du signal PC et la commande de transmission de la cellule Fi. Dans le mode de réalisation de la figure 3, il est avantageux que le comparateur de 47 octets 5 fournisse sa comparaison d'octets pour l'octet courant de la cellule Fi, ce qui permet au comparateur 24 de fonctionner en temps réel, sans même le retard d'une durée de cellule. On notera que pour la validation de l'émission l'automate 7 (figures 1 et 3) donne l'adresse à partir de laquelle l'émission n'est plus valide jusqu a nouvel ordre. Le circuit de la figure 4 représente la partie de réception du système selon l'invention, destinée à recevoir et à traiter, au moyen d'un module de traitement ATM en réception 41 et d'un circuit de restitution du service 42 les cellules reçues en provenance du circuit d'émission de la figure 1 ou de la figure 3 (données entrantes sur un bus 39). Le circuit de la figure 4 reçoit aussi les signaux PC sur un conducteur 36 (présence cellule) et HO (horloge octet) sur un conducteur 37. De façon classique connue, la partie de réception comporte en série une file d'attente des cellules entrantes, 43, le module de traitement ATM en réception 41, le circuit de restitution de service 42 et l'unité de service final 44. Les éléments 43, 41, 42 sont reliés par des bus, de préférence porteurs d'octets, à 8 conducteurs, et l'information numérique est par exemple fournie en série sur un conducteur 45, du circuit 42 à l'unité 44. La file d'attente 43, par exemple une FIFO asservit un générateur d'horloge locale 38, qui fournit le signal d'horloge HL, sur un niveau prédéterminé de remplissage de la file d'attente 43, de façon à adapter le rythme final de l'information (débit des cellules dans la partie de réception) au rythme initial (débit des cellules dans la partie d'émission et en entrée de la partie réception). Selon l'invention, la partie de réception comporte en outre des moyens de régénération. En premier lieu, une deuxième mémoire de données à double port 46 est disposée en tampon entre le module de traitement ATM 41 et le circuit de restitution du service 42. A cet effet, un bus de sortie de données 47 relie le module 41 à un buffer 48 qui est soit passant, soit en état de haute impédance. Un autre bus 49 relie le buffer 48 au premier port de la mémoire 46 et un bus bidirectionel 50 interconnecte la mémoire 46 et le circuit de restitution de service 42.Le circuit de la figure 4 comporte aussi des deuxièmes moyens de comparaison des octets d'information de chaque paquet (ou cellule) d'information, constitués par un compteur 47 bits 51, 47 portes ET 52-1, 52-47, et un comparateur de 47 octets 53, respectivement semblables aux éléments 4, 2-1, ..., 2-47, et 5 des figures 1 et 3, un compteur cyclique 4 bits 54, et un deuxième automate, d'adressage et de restitution, 55. Le compteur 51 reçoit le signal d'horloge octet HO et, sur son entrée de remise à zéro, le signal PC, signaux issus tous deux du multiplex entrant. L'automate 55 reçoit - en provenance de la file d'attente 43, un signal logique de réception de données RD, et un signal logique FV indiquant si la file d'attente 43 contient ou non des cellules, - en provenance du comparateur 53, un signal logique SQ indiquant si une cellule fj~, est ou n'est pas à séquences répétitives (cellule du type FN), - en provenance du bus 47, qui est aussi relié à des entrées des portes ET 52-1, ..., 52-47, et par l'intermédiaire d'un latch 60, les octets de la cellule courante Fj, - et par deux bus à 3 conducteurs, par exemple, un numéro de cellule compris entre O et 7, le bus 56 issu du module de traitement ATM 41 qui est porteur du numéro de cellule reçue obtenu par décodage de cette cellule et le bus 57 porteur du numéro de cellule locale obtenu par comptage des impulsions d'horloge locale HL par le compteur cyclique 54. Le latch 60, qui reçoit le signal d'horloge octet en réception HO est commandé à partir du signal SQ, de façon à mémoriser, dans l'automate 55, les cellules à séquences répétitives du type FN (47 octets identiques) et seulement celles-là. L'automate 55 régénère à chaque période du signal HL la celule FN qu'il a en mémoire et la transmet, par l'intermédiaire d'un deuxième buffer 58, semblable au buffer 48, au premier port de la mémoire 46, au moyen d'un bus 59 dont les conducteurs sont reliés à ceux du bus 49. A cette fin, un bus d'adresses en écriture 66 relie aussi l'automate 55 à des entrées d'adressage de la mémoire 46. Enfin, un conducteur 61 de validation des données reçues relie l'automate 55 au circuit de restitution du service 42, et un conducteur 62 relie un circuit de registres d'alarmes 63, interne à l'automate 55, à l'unité de service final 44. Les buffers 48 et 58 sont commandés (passant à "1" et bloqué à "O") en opposition de phase à partir d'une porte ET 64 qui reçoit sur ses deux entrées les signaux FV et SQ et fournit un signal de commande directement au buffer 58 et par l'intermédiaire d'un inverseur 65 au buffer 48. Le fonctionnement du circuit de la figure 4 est le suivant Lors de la réception d'information utile, sont obtenues pour différents signaux logiques les valeurs suivantes FV = O SQ = O ou SQ = 1 RD = 1 (des données sont reçues) Il s'ensuit que le buffer 58 est bloqué (état de haute impédance) alors que le buffer 48 est passant. Les octets emmagasinés dans la mémoire 46 sont alors les octets d'information utile contenus dans les cellules reçues en 43. D'autre part, l'indication RD = 1 provoque, en 55, l'incrémentation des adresses, sur le bus 66, à partir des numéros de cellules reçues, à raison d'un incrément de 47 octets pour chaque numéro, et le circuit fonctionne commme il le ferait, selon l'art antérieur, au moyen des seuls éléments 41, 42, 43, 44, 38. Lorsqu'il se produit une longue suite d'octets identiques (information de redondance) ceci se traduit, à la réception, par l'entrée, dans la file d'attente 43 d'une dernière cellule remarquable par l'identitié de tous ses octets (cellule FN), après laquelle aucune autre cellule n'est reçue, tout se passant comme si une coupure était intervenue. -Alors la file d'attente va se vider, l'horloge locale se cale sur une frequence fixe très voisine du débit des dernières cellules reçues et les signaux logiques précités s inversent, soit: FV = 1 SQ = 1 RD = O I1 en résulte le blocage du buffer 48, le déblocage concomitant du buffer 58 et l'incrémentation des adresses à partir du bus 57 porteur du numéro de cellule locale, au lieu du bus 56. Ainsi, des répliques des 47 octets identiques de la dernière cellule reçue et transmise par le latch 60, sont fournies par duplication par l'automate 55 et emmagasinées à la suite de ces 47 octets dans la mémoire 46. Si la partie d'émission est celle, plus élaborée, de la figure 3, une cellule redondante du type FN doit être reçue épisodiquement après chaque durée T de N mat cellules, pendant toute la durée d'une plage d'information de redondance. Ceci se traduit par l'arrivée d'une cellule au bout de Nmax cellules de redondances. On peut également prévoir que l'automate 55 soit conçu pour détecter l'arrivée d'au moins une cellule toutes les Nmax et que son absence se traduise par une alarme, en 63, signifiant une coupure intervenue pendant une transmission d'information de redondance. De préférence, au moyen du conducteur 61 de validation des données reçues, l'automate 55 retarde, dans tous les cas de fonctionnement, d'une ou deux durées de cellules, la transmission à l'unité de service 44 des cellules redondantes du type FN. Cette mesure permet d'éviter que des cellules retardées dans le réseau pour un quelconque défaut ne soient perdues et remplacées erronément par des cellules de type FN. En effet, lorsque de l'information utile est à nouveau reçue, après une plage de non réception en 43, un décalage existe entre l'horloge locale et celle des données reçues. Si c'est cette dernière qui est en retard, la mesure précitée permet de récupérer la ou les deux premières cellules d'information utile reçue(s) en admettant (cas général) que la gigue précitée ne dépasse pas deux durées de cellule. Plus généralement, il est prévu que l'arbitrage de l'accès à la mémoire entre le module de traitement ATM et l'automate d'adressage 55 donne toujours la priorité au module de traitement ATM. On peut prévoir des moyens pour que, si une cellule d'information utile est reçue après que l'automate 55 a inséré en 46 une cellule dupliquée du type FN portant le même numéro, la cellule reçue remplace cette cellule de type FN. Ceci est rendu possible par le fait que la validation des cellules FN pour restitution au service est avantageusement retardée d'une ou deux cellules. Si, dans l'automate d'adressage 55 il est détecté une cellule manquante sans que la cellule qui la précède ne contienne 47 octets identiques, ce qui signifie une coupure pendant une plage de transmission d'information utile, ceci est détecté en 63 et transmis au circuit 41. Cette détection résulte en effet de la présence simultanée en entrée de l'automate 55 des deux signaux SQ = O et RD = O. Les circuits d'émission et de réception qui viennent d'être décrits permettent d'éviter l'engorgement du réseau de communicaton qui relie ces circuits, par des cellules redondantes qui ne contiennent pas d' information utile. L'ensemble des fonctionnalités décrites ci-dessus en référence à chacune des figures 1, 3 ou 4 peut être réalisé au moyen d'un ASIC (Application Specific Integrated Circuit en anglais) de 20.000 portes environ. L'invention n'est pas strictement limitée à la transmission de services à débit constant comme décrit cidessus. Elle pourrait aussi s'appliquer à des services à débit variable, moyennant que - la vérification du remplissage par des octets d'une cellule se fasse sur la capacité utile de la cellule (SAR-PDU) et non sur 47 octets, - le compteur qui donne le numéro de la cellule attendue (compteur 54 figure 4) ne soit plus réglé par une horloge locale, mais par une horloge extraite du rythme incident de service de façon à s'adapter au débit d'arrivée, - la valeur de N mat soit inférieure ou égale à 8, - soit utilisée l'information IT qui donne le type d'information pour ne pas ajouter de cellules dupliquées de type FN dans le cas où par hasard l'information se termine par 47 (ou capacité utile SAR-PDU) octets identiques, - la cellule soit toujours transmise avec IT = EOM = 01 (EOM : end of message en anglais) puis indication de la fin du message. L'ensemble de ces fonctionnalités permet de réduire les silences, dans le cas de débit variable, par exemple à 1/8 de leur durée lorsqu'on prend : N mat = 8. Par exemple, l'invention peut aussi s'appliquer aux transmission X25. Revendications 1. Système de transmission de services par paquets (cellules) comportant une partie d'émission, et une partie de réception munie d'un générateur d'horloge locale et d'une file d'attente d'entrée, selon lequel le signal à transmettre à une unité de service final reçoit l'information à un rythme final quasi-identique au rythme initial par asservissement dudit générateur d'horloge locale sur un niveau prédéterminé de remplissage de la file d'attente, caractérisé en ce que, utilisant la technique ATM, ladite partie d'émission comporte des moyens dtinhibition pour empêcher la transmission de chaque paquet à séquences répétitives qui est identique au paquet précédent et que ladite partie de réception comporte des moyens de régénération pour engendrer, à destination de ladite unité de service final, les paquets à séquences répétitives identiques non reçus depuis ladite partie d'émission, qui sont des duplications du dernier paquet reçu. 2. Système de transmission de services par paquets selon la revendication 1, dont la partie d'émission comporte un bus d'entrée, un module de traitement ATM et une unité d'émission, caractérisé en ce que la partie émission comporte en outre une première mémoire de données à double port disposée en amont dudit module de traitement ATM en émission, des premiers moyens de comparaison des octets d'information de séquence de chaque paquet et un premier automate d'adressage, commandé à partir desdits premiers moyens de comparaison des octets, par l'intermédiaire de moyens d'acquisition et de comparaison de séquences pour maintenir stationnaire l'adressage d inscription de ladite mémoire de données lorsque le paquet entrant a ses octets identiques et identiques à la séquence précédente et pour incrémenter d'un emplacement de séquence cet adressage dans le cas contraire. 3. Système de transmission selon la revendication 2, caractérisé en ce que lesdits moyens d'acquisition et de comparaison de séquences sont constitués par un latch de mémorisation de deux paquets adjacents chacun à octets identiques, FN-1 et FN, N étant le numéro d'ordre du paquet en cours de traitement, et un comparateur de paquets qui commande, dans ledit automate d'adressage, l'incrémentation d'adresse lorsque F, et FN sont égaux et la non incrémentation lorsque FN-1 et FN sont différents. 4. Système de transmission selon la revendication 3, caractérisé en ce qu'il comporte en outre des moyens de comparaison du nombre N avec une valeur prédéterminée NmaX, pour inhiber ledit latch de mémorisation lorsque N = N et provoquer ainsi de façon cyclique la mémorisation puis l'émission de chaque paquet à octets identiques FNmaX. 5. Système de transmission selon l'une des revendications 1 à 4 comportant une partie de réception, adaptée à la partie d'émission et munie d'un module de traitement ATM en réception et d'un circuit de restitution du service, caractérisé en ce que cette partie de réception comporte en outre une deuxième mémoire de données à double port disposée en aval dudit module de traitement ATM en réception, des deuxièmes moyens de comparaison des octets d'information de chaque paquet et un deuxième automate, d'adressage et de restitution, commandé à partir desdits deuxièmes moyens de comparaison des octets, pour incrémenter l'adressage de ladite deuxième mémoire à double port soit à partir du numéro de paquet reçu soit à partir du numéro de paquet local généré par un compteur cyclique et, dans ce dernier cas, pour fournir à ladite mémoire à double port, l'information du dernier paquet reçu à séquences répétitives. 6. Système de transmission selon la revendication 5, caractérisé en ce que ledit deuxième automate d'adressage et de restitution comporte des registres d'alarmes pour signaler un paquet manquant, alors que le paquet précédent n'est pas un paquet à séquences répétitives, ou qu'un paquet n'a pas été reçu pour N = N