Brevet FR2691837A1 — publié le 19931203

i La présente invention concerne les dispositifs à semiconducteur fabriqués sur un substrat composite isolant-semiconducteur possédant une couche isolante et une couche semiconductrice reposant sur la couche isolante, la couche semiconductrice étant divisée de manière à former plusieurs plages semi- conductrices isolées contenant chacune des circuits intégrés qui y sont formés et sont électriquement connectés avec d'autres circuits intégrés d'autres plages semiconductrices via des conducteurs interplage Ces dispositifs à semiconducteur comprennent ceux qui sont formés sur un substrat du type "semiconducteur sur isolant" (SOI) ou sur un substrat isolant de verre, de saphir, ou autres, sur lequel une couche semiconductrice est disposée. L'invention concerne également un procédé permettant de produire de tels dispositifs à semiconducteur. Ces substrats composites isolant-semiconducteur sont représentés par les substrats SOI, que l'on fabrique en reliant entre elles deux pastilles de silicium à l'aide d'une couche d'oxyde de silicium (Si O 2) interposée entre elles, ou bien à l'aide d'un procédé SIMOX faisant appel à une implantation d'ions d'oxygène et à une oxydation L'une des pastilles de silicium fait fonction de couche semi- conductrice dans laquelle des éléments électroniques sont formés pour composer des circuits intégrés, tandis que l'autre fait fonction de support mécanique pour la couche isolante et la première pastille de silicium. On utilise également comme substrat selon l'invention des substrats de verre ou de saphir sur lesquels est formée une couche semiconductrice, même si, dans la description suivante, on fait référence à des substrats SOI à titre d'exemple en raison de leur simplicité. Lorsqu'on forme plusieurs circuits intégrés, ou plusieurs éléments électriques simples tels que les transistors, sur la couche semiconductrice, ou de silicium, supérieure d'un substrat SOI, l'isolation entre plages semiconductrices respectives est nécessaire pour isoler mutuellement ou électriquement séparer les circuits intégrés et, ainsi, éviter toute interférence mutuelle entre eux ainsi que le bruit qu'ils provoquent. Le procédé classique d'isolation des circuits intégrés entre les plages semiconductrices consiste à réaliser une tranchée en forme de V ou de U, qui s'étend au travers de la couche semiconductrice supérieure jusqu'à la couche isolante sous-jacente et à remplir la tranchée à l'aide d'un matériau isolant Par exemple, la figure 1 représente un substrat SOI désigné par la référence 4, qui est composé d'une couche semiconductrice inférieure 1, d'une couche isolante intermédiaire 2 de Si O 2 et d'une couche semiconductrice supérieure 3, dans lequel substrat on forme une tranchée en U, qui s'étend au travers de la couche semi- conductrice supérieure 3 jusqu'à la couche isolante 2, par un procédé de gravure sélective visant à former plusieurs plages semiconductrices 5 A et 5 B On forme une couche d'oxyde 6 (par exemple de Si O 2) afin de remplir la tranchée, puis on forme une couche isolante protectrice 7 afin de couvrir entièrement la couche d'oxyde 6 et les plages semiconductrices 5 A et 5 B Les plages semiconductrices A et 5 B contiennent des circuits intégrés qui y ont été formés On forme sur la couche isolante protectrice 7 une couche conductrice, ou de câblage, 8 (par exemple une couche d'aluminium ayant subi un certain tracé de motif) afin de réaliser une connexion électrique interplage entre les circuits intégrés des plages SA et 5 B. Les dispositifs à semiconducteur classiques qui sont formés sur un substrat SOI souffrent des deux problèmes principaux suivants. Le premier problème est que des défauts cristallins 9, par exemple des dislocations, se produisent souvent dans les plages semiconductrices 5 A et 5 B Ces défauts cristallins 9 sont produits par les contraintes 10 s'exerçant sur les plages semiconductrices 5 A et 5 B, lesquelles sont provoquées par la différence existant entre les coefficients de dilatation thermique du semiconducteur 10, de la couche d'oxyde 6 de remplissage et de la couche isolante 2 Ces défauts cristallins 9 provoquent une fuite de courant entre les éléments électroniques qui sont formés sur les plages 5 A et 5 B, ce qui conduit à une défaillance de fonctionnement, une augmentation de la consommation électrique et une dégradation de la fiabilité des dispositifs à semiconducteur. Le deuxième problème est que la couche d'oxyde de remplissage 6 et la couche isolante protectrice 7 doivent être rendues planes entre les plages et les tranchées, ce qui demande des opérations de traitement supplémentaires et augmente le coût Cette planéité est nécessaire pour empêcher la déconnexion ou la réduction d'épaisseur du câblage qui s'étend par-dessus la tranchée On réalise typiquement le câblage 8 en faisant déposer de l'aluminium sur la couche isolante protectrice 7 par dépôt sous forme vapeur ou pulvérisation dans une chambre sous vide La couche d'aluminium 8 ainsi déposée ne possède pas une bonne adhérence vis-à-vis de la couche isolante protectrice 7 et, par conséquent, présente occasionnellement des discontinuités ou des amincissements au niveau de décrochages de surface escarpés de la couche isolante 7, c'est-à-dire qu'elle assure une couverture médiocre des parties en gradins Pour éliminer ces parties en gradins, il faut, avant de former le câblage d'aluminium 8, rendre plane la surface supérieure de la couche isolante 7. Le but de linvention est de produire un dispositif à semiconducteur et un procédé de production de celui-ci, o des plages semiconductrices présentes sur une couche isolante dans un substrat du type SOI ou d'autres types de substrats composites isolant-semiconducteur sont mutuellement isolées en même temps qu'on évite l'apparition des défauts cristallins de la couche semiconductrice et qu'on assure une bonne couverture des parties en gradins sans pour autant devoir effectuer une quelconque opération de mise à la forme plane. Pour réaliser le but selon l'invention, il est proposé un dispositif à semiconducteur comprenant: un substrat qui possède une couche isolante et une couche semi- conductrice reposant sur la couche isolante, la couche semiconductrice ayant été divisée, pour former plusieurs plages semiconductrices isolées, par des tranchées s'étendant au travers de la couche semiconductrice jusqu'à la couche isolante; des circuits intégrés formés dans les plages respectives; et des conducteurs qui traversent les tranchées en passant au-dessus d'elles afin de réaliser une connexion électrique interplage entre les circuits intégrés des plages semiconductrices isolées. Les conducteurs peuvent être composés par des fils métalliques assurant une liaison par fils ou par une couche de câblage métallique formé dans un autre substrat et une bosse interposée entre la couche de câblage métallique et un plot métallique de la plage semiconductrice. Typiquement, le substrat est un substrat SOI composé par la couche isolante, la couche semiconductrice, et une couche semiconductrice inférieure s'étendant sous la couche isolante. La couche isolante du substrat peut être composée de verre ou de saphir. Selon la présente invention, il est également proposé un procédé de production d'un dispositif à semiconducteur, le procédé comprenant les opérations suivantes: préparer un substrat qui possède une première couche isolante et une couche semiconductrice s'étendant sur la première couche isolante; former plusieurs circuits intégrés dans les couches semiconductrices; former des tranchées isolantes qui s'étendent au travers de la couche semiconductrice jusqu'à la première couche isolante de sorte que les circuits intégrés sont séparés de manière à former plusieurs plages semiconductrices isolées; et connecter électriquement les circuits intégrés des plages semi- conductrices, entre les plages, au moyen de conducteurs qui traversent les tranchées en passant au-dessus d'elles. Selon un premier aspect de l'invention, le procédé comprend les opérations suivantes: former une deuxième couche isolante destinée à former des couches isolantes intercouche s'étendant au-dessous des couches de câblage métallique supérieures des circuits intégrés; former les tranchées isolantes qui s'étendent de la deuxième couche isolante à la première couche isolante; former des trous de contact qui s'étendent au travers de la deuxième couche isolante jusqu'à la couche semiconductrice; former les couches de câblage métallique supérieures qui reposent sur la couche isolante; former une couche isolante protectrice qui couvre entièrement les couches de câblage métallique supérieures et les plages semiconductrices; former des fenêtres de contact qui s'étendent au travers de la couche isolante protectrice jusqu'à la couche semiconductrice; et connecter électriquement les circuits intégrés des plages semi- conductrices isolées au moyen des conducteurs via les fenêtres de contact. Selon un autre aspect de l'invention, le procédé comprend les opéra- tions suivantes: former des couches de câblage métallique supérieures des circuits intégrés; former une première couche isolante protectrice sur les couches de câblage métallique supérieures; former les tranchées isolantes qui s'étendent au travers des couches de câblage métallique supérieures jusqu'aux premières couches isolantes; former une deuxième couche isolante protectrice supplémentaire qui couvre la première couche isolante protectrice et les tranchées isolantes; former des fenêtres de contact qui s'étendent au travers des deuxième et première couches isolantes protectrices jusqu'aux couches de câglage métallique supérieures; et connecter électriquement les circuits intégrés se trouvant sur les plages semiconductrices au moyen des conducteurs via les fenêtres de contact. Selon un autre aspect de l'invention, le procédé comprend les opéra- tions suivantes: former des couches de câblage métallique supérieures des circuits intégrés; former une première couche isolante protectrice sur les couches de câblage métallique supérieures; former des trous de contact qui s'étendent au travers de la première couche isolante protectrice jusqu'à la couche semiconductrice; former les tranchées isolantes qui s'étendent au travers de la première couche isolante protectrice jusqu'à la première couche isolante; et connecter électriquement les circuits intégrés des plages semi- conductrices au moyen des conducteurs via les fenêtres de contact. On peut effectuer l'opération de connexion électrique par liaison au moyen d'un fil métallique ou par câblage métallique formé sur un autre substrat. L'opération de connexion électrique peut également être effectuée par: préparation d'un autre substrat sur lequel est formée une couche de câblage métallique; préparation d'une bosse; placement de la bosse entre la couche de câblage métallique et un plot métallique des plages semiconductrices; et chauffage du substrat, visant à faire fondre la bosse, de manière à lier la couche de câblage métallique au plot métallique par l'intermédiaire de la bosse fondue. Le procédé peut comprendre en outre les opérations suivantes: doper des régions interplage de la couche semiconductrice à l'aide d'une impureté avant de former les tranchées isolantes, l'impureté ayant un type de conductivité opposé à celui de l'impureté de dopage introduite dans des régions actives d'éléments électroniques des circuits intégrés des plages semiconductrices, lesquels éléments électroniques sont adjacents aux tranchées, les régions interplage étant des régions dans lesquelles les tranchées seront formées pour produire ultérieurement les plages semiconductrices isolées; et former les tranchées isolantes dans les régions interplage de manière à conserver des parois latérales des tranchées qui ont été dopées suivant le type de conductivité opposé. L'invention forme une tranchée qui s'étend au travers de la couche semiconductrice jusqu'à la couche isolante reposant sous la couche semi- conductrice afin de définir et d'isoler les unes des autres plusieurs plages semi- conductrices, comme cela était effectué dans la technique antérieure, mais elle ne remplit pas la tranchée à l'aide d'un matériau isolant et la laisse subsister sous forme d'espace isolant, au-dessus duquel et transversalement auquel un conducteur passe pour interconnecter des circuits intégrés des plages semiconductrices voisines Ceci élimine la nécessité d'opérations telles que la mise sous forme plane de la couche d'oxyde, ou isolante, remplissant la tranchée que l'on effectuait classiquement, et ceci empêche également l'apparition des défauts cristallins provoqués par le matériau isolant de remplissage. Le conducteur destiné à réaliser l'interconnexion entre les circuits intégrés des plages semiconductrices peut être constitué par un fil métallique assurant une liaison par fil ou être composé d'une couche de câblage métallique formé dans un autre substrat et d'une bosse Ce conducteur de connexion selon l'invention élimine le problème classique de la mauvaise couverture des parties en gradins, puisqu'il ne demande pas la formation d'un conducteur ou d'une couche métallique sur la surface de substrat inégale sous laquelle une tranchée est enterrée. La description suivante, conçue à titre d'illustration de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: la figure 1 est une vue en coupe d'une partie d'un dispositif à semi- conducteur classique formé sur un substrat de type SOI; la figure 2 est une vue en coupe d'une partie d'un dispositif à semi- conducteur formé sur un substrat SOI selon un mode de réalisation de l'invention; la figure 3 est une vue en perspective d'une partie du dispositif à semiconducteur de la figure 2; la figure 4 est une vue en coupe d'une partie d'un dispositif à semi- conducteur formé sur un substrat SOI selon un autre mode de réalisation de l'invention; la figure 5 est une vue en perspective d'une partie du dispositif à semiconducteur de la figure 4; la figure 6 est une vue en coupe d'une partie d'un dispositif à semi- conducteur formé sur un substrat SOI, à une étape peu avancée du processus de production selon l'invention; la figure 6 A est une vue en coupe d'une partie d'un dispositif à semi- conducteur selon l'invention, à la même étape de traitement et de la même structure que la figure 6, sauf qu'un substrat de verre ou de saphir est utilisé à la place du substrat SOI; la figure 7 est une vue en coupe d'une partie correspondant à celle représentée sur la figure 6, à une étape ultérieure du traitement, selon l'invention; la figure 8 est une vue en coupe d'une partie correspondant à celle présentée sur la figure 7, au cours d'une étape de traitement plus avancée que celle de la figure 7, selon l'invention; la figure 9 est une vue en coupe de la partie présentée sur la figure 8, à une étape de traitement plus avancée que celle de la figure 8, selon l'invention; la figure 10 est une vue en coupe de la partie présentée sur la figure 9, au cours d'une étape plus avancée que celle présentée sur la figure 9, et servant à produire un fil métallique, selon l'invention; la figure 11 est une vue en coupe de la partie présentée sur la figure 9, à une étape de traitement plus avancée que celle présentée sur la figure 9, et servant à produire une couche de câblage formée dans un autre substrat et une bosse, selon l'invention; la figure 12 est une vue en coupe d'une partie d'un dispositif à semi- conducteur formé sur un substrat SOI, à l'étape de traitement qui fait suite à celle présentée sur la figure 6, selon l'invention; la figure 13 est une vue en coupe de la partie présentée sur la figure 12, à une étape de traitement faisant suite à celle présentée sur la figure 12, selon l'invention; la figure 14 est une vue en coupe de la partie présentée sur la figure 13, à une étape faisant suite à celle de la figure 13, selon l'invention; la figure 15 est une vue en coupe d'une partie d'un dispositif à semi- conducteur formé sur un substrat SOI, à une étape de traitement faisant suite à l'étape présentée sur la figure 6, selon l'invention; la figure 16 est une vue en coupe de la partie présentée sur la figure , au cours d'une étape de traitement faisant suite à celle de la figure 15, selon l'invention; et la figure 17 est une vue en coupe de la partie représentée sur la figure 16, à une étape de traitement faisant suite à l'étape de la figure 16, selon l'inven- tion. On va maintenant décrire de façon plus détaillée les modes de réalisa- tion préférés de l'invention en faisant appel à des exemples. Exemple 1 Conducteur interplage en fil métallique, réalisé par liaison par fil On se reporte aux figures 2 et 3 Un dispositif à semiconducteur fabriqué sur un substrat SOI possède plusieurs plages semiconductrices, ou de silicium, isolées, qui sont formées sur une couche isolante (Si O 2) 22, elle-même formée sur une couche semiconductrice (Si) inférieure 21 On forme les plages semiconductrices 23 par gravure sélective d'une couche semiconductrice supé- rieure du substrat SOI de manière à former une tranchée en U, ou en V, 24 qui s'étend au travers de la couche semiconductrice supérieure jusqu'à la couche isolante 22 Dans chacune des plages semiconductrices 23, sont formés des circuits intégrés, et une couche isolante protectrice 25 d'une épaisseur d'environ 1 pam (figure 2), faite par exemple de Si O 2 ou de PSG (verre de phosphosilicate) couvre et protège les surfaces libres des plages 23 et de la couche isolante 22 apparaissant dans la tranchée 24 Chacune des plages semiconductrices 23 est dotée d'un plot métallique 26 faisant fonction de borne de connexion électrique, et un trou de contact 27 s'étend au travers de la couche isolante protectrice 25 jusqu'au plot métallique 26 On connecte des circuits intégrés d'une plage semiconductrice 23 à une autre en connectant mutuellement les plots métalliques des plages semi- conductrices 23 par l'intermédiaire d'un fil métallique 28, par exemple un fil d'aluminium ou d'or, par soudage de fil. Exemple-2 Conducteur interplage fait d'un câblage métallique formé dans un autre substrat Comme on peut le voir sur les figures 4 et 5, le dispositif à semi- conducteur fabriqué sur une structure SOI possède une structure analogue à celle de lexemple 1, sauf qu'il n'est pas fait usage d'un fil métallique 28 formé par soudage de fil, mais que, au lieu de cela, on utilise une couche de câblage métallique 31 formée sur un autre substrat 32. On fabrique le dispositif à semiconducteur représenté sur les figures 4 et 5 en commençant par préparer un substrat SOI possédant plusieurs plages semi- conductrices 23 dotées chacune d'un plot métallique 26 qui est exposé à l'intérieur d'un trou de contact 27 formé dans une couche isolante protectrice 25. Un substrat câblé 33, préparé séparément, est constitué d'une couche de câblage 31 ayant un motif voulu, qui est formée sur un substrat 32 Le substrat câblé 33 est une plaquette de circuit imprimé composée d'un substrat 32 fait en un matériau isolant et d'un câblage 31 fait en un matériau conducteur, par exemple le cuivre, l'or, ou autres, imprimé sur le substrat 32. Le substrat 32 est de préférence fait en verre ou en résine transparents, de façon qu'on puisse commodément positionner de manière correcte le substrat 33 par rapport aux plots métalliques 26 Toutefois, il est également possible de positionner correctement un substrat 32 fait en une résine ou une céramique opaque, grâce à un système de positionnement assisté par caméra ou un autre moyen de positionnement approprié. Le substrat 32 peut être constitué par une pastille de silicium sur laquelle est formée une couche isolante (Si O 2, PSG, etc), une couche de câblage métallique 31 étant placée sur le substrat 32 Une bosse 34 (figure 4) faite d'un matériau conducteur comme l'or ou la soudure est placée sur le plot métallique 26, puis le substrat câblé 33 ainsi préparé est placé par-dessus, le câblage 31 étant tourné vers le bas, après quoi on applique une opération de chauffage pour faire fondre le bossage 34, de sorte qu'on interconnecte des circuits intégrés des plages semiconductrices 23 par l'intermédiaire des motifs de câblage du substrat 33. Les exemples suivants montrent diverses séquences de traitement permettant de produire un dispositif à semiconducteur au moyen d'un substrat composite isolant-semiconducteur, par exemple un substrat du type SOI, selon l'invention. Alors que le substrat composite isolant- semiconducteur est représenté par un substrat SOI dans les exemples suivants, d'autres substrats composites, par exemple des substrats de verre ou de saphir, peuvent être utilisés de la même manière. Exemple 3 Tranchée formée après la réalisation d'une couche isolante intercouche s'étendant sous une couche de câblage métallique Les figures 6 à 11 montrent une séquence d'opérations de production d'un dispositif à semiconducteur sur un substrat SOI, selon un mode de réalisation préféré de l'invention. On prépare un substrat SOI par le procédé SIMOX, c'est-à-dire par implantation d'ions d'oxygène dans une pastille de silicium monocristallin Comme représenté sur la figure 6, ce substrat de SOI est composé d'une couche semi- conductrice inférieure 41 faisant fonction de support mécanique, d'une couche isolante intermédiaire 42 (constituée par une couche de Si O 2 d'une épaisseur de 0,5 à 2 Fcm), et d'une couche semiconductrice supérieure de type p 43 (constituée d'une couche de Si d'une épaisseur de 2 à 5 jum), dans laquelle des éléments électroniques tels que des transistors MOS ou des transistors bipolaires sont formés de façon à composer un circuit intégré Dans cet exemple, des régions source- drain de type N 44 et 45 d'un transistor MOS et une région d'émetteur de type N 46, une région de base de type p 47 et une région de collecteur de type N 48 d'un transistor bipolaire sont formées dans la couche semiconductrice supérieure 43. On peut aussi utiliser des substrats isolants à la place du substrat de SOI ( 41, 42, 43) Par exemple, la figure 6 A représente un dispositif à semi- conducteur se trouvant à la même étape de traitement et ayant la même structure que le dispositif de la figure 6, sauf qu'on utilise un substrat de verre ou de saphir à la place du substrat SOL On forme une région d'isolation de type p 49 dans la couche semi- conductrice supérieure 43 au niveau de la partie à découper dans laquelle une tranchée isolante devra être formée Cette région d'isolation 49 possède une largeur plus grande que celle de la tranchée et s'étend verticalement sur toute l'épaisseur de la couche semiconductrice supérieure 43, jusqu'à la couche isolante sous-jacente 42. La région d'isolation 49 n'est pas essentielle à l'invention, mais elle facilite la prévention des fuites de courant à travers la surface latérale des plages semiconductrices lorsque la tranchée a été formée à travers la région d'isolation 49 de manière que les parties formant les bords latéraux de la région d'isolation 49 aient été laissées de part et d'autre de la tranchée A cette fin, on dope de préférence la région d'isolation 49 à une concentration en impureté qui n'est pas supérieure à 1017 cm-3 On forme une électrode de grille 51 sur la couche d'oxyde de grille, puis on forme une couche d'isolation intercouche 52, par exemple une couche de PSG d'une épaisseur d'environ 1 4 um, de façon à couvrir entièrement les surfaces supérieures libres du substrat On forme sur la couche isolante intercouche 52 une couche d'agent sensible du type réserve 54, qui présente une ouverture 53 ayant la même configuration que la tranchée devant être formée. On grave ensuite sélectivement la couche isolante intercouche 52 en utilisant la couche d'agent sensible 54 comme masque de gravure, de façon à y il former une ouverture Ensuite, en utilisant la couche isolante intercouche 52 comme masque de gravure, on grave sélectivement la couche semiconductrice (Si) supérieure 43 à l'aide d'un agent de gravure tel qu'une solution de KOR, afin de former une tranchée 55, comme représenté sur la figure 7 La tranchée 55 s'étend au travers de toute l'épaisseur de la couche semiconductrice supérieure 43, jusqu'à la couche isolante 42, de manière à diviser la couche semiconductrice supérieure 43 en plusieurs plages semiconductrices 43 A et 43 B On peut aussi former la tranchée isolante 55 à l'aide d'un procédé de gravure à sec faisant appel au gaz C 12, ou à d'autres gaz de gravure, au lieu de la gravure par voie humide ci-dessus indiquée La tranchée 55 présente une section en forme de V ou de U Les parois latérales des plages semiconductrices 43 A et 43 B sont revêtues par les parties formant les bords latéraux de la région d'isolation de type p 49 qui ont été laissées de part et d'autre de la tranchée 49. Comme représenté sur la figure 8, on ouvre des trous de contact 56 dans la couche isolante intercouche 52 en utilisant les procédés ordinaires de photolithographie et de gravure sélective. On forme ensuite, pour remplir les trous de contact 56, un câblage métallique ou des électrodes 57 ayant la configuration voulue, qui s'étendent sur la couche isolante intercouche 52 On forme le câblage 57 par tout procédé connu approprié, par exemple en formant par pulvérisation une couche d'aluminium qui revêt toute la surface supérieure libre du substrat et en configurant la couche d'aluminium (d'une épaisseur approximative de 1 um par exemple) par des procédés de photolithographie et de gravure sélective. On forme ensuite sur toute la surface supérieure libre, par un procédé de dépôt chimique sous forme vapeur (CVD), une couche isolante protectrice 58, par exemple une couche de PSG d'une épaisseur approximative de 1 pum, comme représenté sur les figures 10 et 11 On ouvre des trous de contact 59 A et 59 B en retirant sélectivement la couche isolante protectrice 54 dans les parties situées au- dessus de plots métalliques 57 A et 5 B du câblage 57, de façon à réaliser les bornes d'interconnexion des circuits intégrés Dans le mode de réalisation représenté sur la figure 11, on remplit respectivement les trous de contact 59 A et 59 B à l'aide de bosses 65 A et 65 B d'un métal conducteur. Dans le mode de réalisation représenté sur la figure 10, on interconnecte les plots métalliques 57 A et 57 B à l'aide d'un fil métallique 60 produit par un processus de liaison par fil, de façon à électriquement inconnecter des circuits intégrés des plages semiconductrices isolées 43 A et 43 B, ce qui met fin à la fabrication d'un dispositif à semiconducteur sur un substrat SOI. Dans le mode de réalisation représenté sur la figure 11, un substrat câblé 64, préparé séparément, est composé d'une couche de câblage métallique 61, d'une couche isolante, et d'un substrat de silicium 63. Le substrat desilicium 63 peut contenir des circuits intégrés qui y ont été formés Dans ce cas, on obtient, comme produit final, un dispositif à semi- conducteur assemblé suivant les trois dimensions. On forme sur le substrat de silicium 63 une couche isolante 62, par exemple faite de Si O 2 ou de PSG, sur laquelle on forme ensuite une couche de câblage métallique 61, par exemple un motif de Cu revêtu de Zn Lorsqu'on utilise, au lieu de celui-ci, un substrat isolant de verre, de saphir, ou autre, on forme la couche de câblage métallique 61 directement sur un tel substrat isolant sans qu'il faille prévoir une couche isolante sur le substrat. On place des bosses 65 A et 65 B faites d'un métal conducteur dans les trous de contact 59 A et 59 B respectifs. On place ensuite le substrat câblé 64 sur le dessus de l'ensemble inférieur, c'est-à-dire sur la couche isolante protectrice 58, tout en positionnant le substrat câblé 64 de façon que la couche de câblage métallique 61 soit amenée en contact avec les bosses 65 A et 65 B à ses deux extrémités. On chauffe ensuite l'ensemble ainsi réalisé jusqu'à une température de à 400 C et on applique une pression de 50 à 100 g/mm 2 ( 1 gfmm 2 = 0, 981 x 10-3 M Pa), afin de faire fondre les bosses 65 A et 65 B et, ainsi, lier la couche de câblage métallique 61 aux bosses 65 A et 65 B Ceci permet de réaliser lachèvement d'un dispositif à semiconducteur fabriqué sur un substrat SOI dans lequel des circuits intégrés comportant plusieurs plages semiconductrices isolées sont électriquement interconnectés. Exemple 4 Division de la tranchée formée après production d'une couche de câblage métal- lique Les figures 12 à 14 représentent une succession d'opérations permettant de produire un dispositif à semiconducteur sur un substrat SOI, selon un autre mode de réalisation préféré de linvention. On forme une couche isolante intercouche 52 à l'aide des mêmes opérations que celles utilisées dans l'exemple 3, comme déjà indiqué en relation avec la figure 6. On forme des trous de contact dans la couche isolante 52 par des procédés classiques de photolithographie et de gravure sélective, et on forme ensuite, pour remplir les trous de contact, un câblage ou des électrodes 57 qui s'étendent jusque sur la couche isolante intercouche 52 On forme ensuite une couche isolante protectrice 58 sur toute la surface supérieure libre du substrat Sur la couche isolante protectrice 58, on forme une couche d'agent sensible de type réserve 54, qui possède une ouverture 53 ayant la même configuration que la tranchée devant être formée. On grave ensuite sélectivement la couche isolante protectrice 58 et la couche isolante intercouche 52 de manière à y former une ouverture En utilisant ces couches 58 et 52 comme masque de gravure, on grave sélectivement la couche semiconductrice supérieure 43 à l'aide d'une solution de gravure, par exemple une solution de KOH, afin de former une tranchée 71, comme représenté sur la figure 13 La tranchée 71 s'étend verticalement au travers des couches isolantes 58 et 52 et de la couche semiconductrice 43 se trouvant dans la zone de la région d'isolation 49 jusqu'à la couche isolante 42, de sorte qu'on divise la couche semiconductrice 43 de manière à former plusieurs plages semiconductrices 43 A et 43 B On peut aussi former la tranchée isolante 71 par gravure à sec au lieu d'utiliser le procédé de gravure par voie humide présenté dans cet exemple La tranchée 71 possède une section en forme de V ou de U Les parois latérales des plages semiconductrices 43 A et 43 B sont revêtues par les parties formant les bords latéraux de la région d'isolation de type p 49 qui ont été laissées de part et d'autre de la tranchée 71 Par un procédé CVD, on forme une couche isolante protectrice supplémentaire 72, par exemple une couche de PSG d'une épaisseur d'environ 1 jum, afin de couvrir toute la surface libre du substrat. Comme représenté sur la figure 14, on forme sur la couche isolante protectrice supplémentaire 72 une couche d'agent sensible 74, qui possède une ouverture ayant la même configuration que les trous de contact devant être ultérieurement formés On ouvre des trous de contact 75 A et 75 B en retirant sélectivement les couches isolantes protectrices 72 et 58 dans les parties situées au-dessus des plots métalliques 57 A et 57 B du câblage 57, de manière à réaliser des bornes destinées à 'interconnexion de circuits intégrés On retire ensuite cette couche d'agent sensible 74. Les plots métalliques 57 A et 57 B sont interconnectés à travers les trous de contact 59 A et 59 B soit par l'intermédiaire d'un fil métallique 60 réalisé par un procédé de liaison par fil, comme représenté sur la figure 10, ou bien à l'aide d'un substrat câblé 64 et de bosses métalliques 65 A et 65 B, comme représenté sur la figure 11, ce qui permet de réaliser l'achèvement d'un dispositif à semiconducteur fabriqué sur un substrat SOI, o des circuits intégrés de plusieurs plages semi- conductrices isolés sont électriquement interconnectés. Exemple 5 Tranchée de séparation formée après réalisation de la couche isolante protectrice sur la couche de câblage métallique Les figures 15 et 16 représentent une succession d'opérations permettant de produire un dispositif à semiconducteur sur un substrat SOI, selon un autre mode de réalisation préféré de l'invention. On forme une couche isolante intercouche 52 à l'aide des mêmes opérations que celles utilisées dans l'exemple 3, comme déjà décrit en relation avec la figure 6. Comme représenté sur la figure 15, on forme des trous de contact dans la couche isolante 52 en employant les procédés habituels de photolithographie et de gravure sélective, puis on forme, pour remplir les trous de contact, un câblage ou des électrodes 57 qui s'étendent jusque sur la couche isolante intercouche 52. On forme ensuite sur toute la surface supérieure libre du substrat une couche isolante protectrice 58 On ouvre des trous de contact 59 A et 59 B dans la couche isolante protectrice 58 à l'aide de procédés de photolithographie et de gravure sélective Ceci expose les plots métalliques 57 A et 57 B de la couche de câblage métallique 57 à l'intérieur des trous de contact 59 A et 59 B. On forme une couche de nitrure de silicium (Si 3 N 4) 80 sur toute la surface supérieure du substrat par un procédé CVD par plasma On forme sur la couche isolante protectrice 58 une couche d'agent sensible du type réserve 54, qui possède une ouverture 53 ayant la même configuration que la tranchée devant être formée. On grave ensuite sélectivement la couche de nitrure de silicium 80 afin d'y former une ouverture En utilisant la couche de nitrure de silicium 80 comme masque de gravure, on grave sélectivement la couche isolante protectrice 58, la couche isolante intercouche 52 et la couche semiconductrice supérieure 43, successivement dans cet ordre, de manière à former une tranchée 82, comme représenté sur la figure 17 La tranchée 82 s'étend verticalement au travers des couches isolantes 58 et 52 et de la couche semiconductrice 43 dans la zone de la région d'isolation 49, jusqu'à la couche isolante 42, si bien qu'on divise la couche semiconductrice 43 de manière à former plusieurs plages semiconductrices 43 A et 43 B On retire ensuite la couche de nitrure de silicium 80. La tranchée 82 possède une section en forme de V ou de U Les parois latérales des plages semiconductrices 43 A et 43 B sont revêtues par les parties formant les bords latéraux de la région d'isolation de type p 49 que l'on a laissées de part et d'autre de la tranchée 82. Les plots métalliques 57 A et 57 B sont interconnectés au travers des trous de contact 59 A et 59 B par l'intermédiaire d'un fil métallique 60 réalisé par un procédé de liaison par fil, comme représenté sur la figure 10, ou bien par l'inter- médiaire d'un substrat câblé 64 et de bosses métalliques 65 A et 65 B, comme représenté sur la figure 11, si bien qu'on réalise l'achèvement d'un dispositif à semiconducteur fabriqué sur un substrat SOI dans lequel des circuits intégrés de plusieurs plages semiconductrices isolées sont électriquement interconnectées. Comme indiqué ci-dessus, le dispositif à semiconducteur et le procédé de fabrication de celui-ci selon l'invention ne demandent pas qu'on rende plane la surface en remplissant la tranchée isolante au moyen d'un oxyde, ce qui diminue le nombre des opérations de traitement tout en évitant l'apparition de défauts cristallins dans la couche semiconductrice du fait de l'opération de remplissage par l'oxyde On peut avantageusement interconnecter des circuits intégrés des plages semiconductrices sans devoir passer par une opération de mise sous forme plane. L'invention améliore également la fiabilité des dispositifs à semiconducteur fabriqués sur un substrat composite isolant-semiconducteur en utilisant directe- ment la nature avantageuse de ces substrats. Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir du dispositif et du procédé dont la description vient d'être donnée à titre simplement illustratif et nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention. REVENDICATIONS 1 Dispositif à semiconducteur caractérisé en ce qu'il comprend: un substrat qui possède une couche isolante et une couche semi- conductrice reposant sur la couche isolante, la couche semiconductrice ayant été divisée de manière à former plusieurs plages semiconductrices isolées au moyen de tranchées s'étendant au travers de la couche semiconductrice jusqu'à la couche isolante; des circuits intégrés formés dans les plages respectives; et des conducteurs qui traversent les tranchées en passant au-dessus d'elles afin de connecter électriquement les circuits intégrés des plages semi- conductrices isolées. 2 Dispositif selon la revendication 1, caractérisé en ce que lesdits conducteurs sont constitués par des fils métalliques ( 28, 60) assurant une liaison du type par fil. 3 Dispositif selon la revendication 1, caractérisé en ce que chacun des conducteurs est composé d'une couche de câblage métallique ( 31, 61) formé dans un autre substrat et d'une bosse ( 34, 65 A, 65 B) interposée entre la couche de câblage métallique et un plot métallique de ladite plage semiconductrice. 4 Dispositif selon l'une quelconque des revendications 1 à 3, caracté- risé en ce que ledit substrat est un substrat de type SOI composé de ladite couche isolante, de ladite couche semiconductrice, et d'une couche semiconductrice inférieure s'étendant au-dessous de ladite couche isolante. Dispositif à semiconducteur selon l'une quelconque des revendica- tions 1 à 3, caractérisé en ce que ladite couche isolante dudit substrat est composée de verre ou de saphir. 6 Procédé de production d'un dispositif à semiconducteur, ledit procédé étant caractérisé en ce qu'il comprend les opérations suivantes: préparer un substrat qui possède une première couche isolante et une couche semiconductrice reposant sur la première couche isolante; former plusieurs circuits intégrés dans ladite couche semiconductrice; former des tranchées isolantes qui s'étendent au travers de la couche semiconductrice jusqu'à la première couche isolante, de sorte que les différents circuits intégrés sont séparés de manière à former plusieurs plages semi- conductrices isolées; et connecter électriquement les circuits intégrés des plages semi- conductrices au moyen de conducteurs qui traversent les tranchées en passant au- dessus d'elles. 7 Procédé selon la revendication 6, caractérisé en ce qu'il comprend les opérations suivantes: former une deuxième couche isolante ( 52) destinée à constituer des couches isolantes intercouche s'étendant sous des couches de câblage métallique supérieures ( 57) des circuits intégrés; former lesdites tranchées isolantes ( 55) qui s'étendent de la deuxième couche isolante ( 52) à la première couche isolante; former des trous de contact ( 56) qui s'étendent au travers de la deuxième couche isolante jusqu'à la couche semiconductrice; former les couches de câblage métallique supérieures ( 57) qui reposent sur la couche isolante ( 52); former une couche isolante protectrice ( 58) qui couvre entièrement les couches de câblage métallique supérieures ( 57) et les plages semiconductrices ( 58); former des fenêtres de contact ( 59 A, 59 B) qui s'étendent au travers de la couche isolante protectrice ( 58) jusqu'à la couche semiconductrice; et connecter électriquement électriquement les circuits intégrés des plages semiconductrices isolées au moyen desdits conducteurs via les fenêtres de contact. 8 Procédé selon la revendication 6, caractérisé en ce qu'il comprend les opérations suivantes: former des couches de câblage métallique supérieures ( 57) desdits circuits intégrés; former une première couche isolante protectrice ( 58) sur les couches de câblage métallique supérieures; former lesdites tranchés isolantes ( 71) qui s'étendent au travers des couches de câblage métallique supérieures jusqu'à la première couche isolante; former une deuxième couche isolante protectrice, supplémentaire, ( 72) qui couvre la première couche isolante protectrice et les tranchées isolantes; former des fenêtres de contact ( 75 A, 75 B) qui s'étendent au travers des deuxième et première couches isolantes protectrices jusqu'aux couches de câblage métallique supérieures; et connecter électriquement les circuits intégrés des plages semi- conductrices ( 43 A, 43 B) au moyen des conducteurs via les fenêtres de contact. 9 Procédé selon la revendication 6, caractérisé en ce qu'il comprend les opération suivantes: former des couches de câblage métallique supérieures ( 57) desdits circuits intégrés; former une première couche isolante protectrice ( 58) sur les couches de câblage métallique supérieures; former des trous de contact ( 59 A, 59 B) qui s'étendent au travers de la première couche isolante protectrice jusqu'à ladite couche semiconductrice; former lesdites tranchées isolantes ( 82) qui s'étendent au travers de la première couche isolante protectrice jusqu'à la première couche isolante; et connecter électriquement les circuits intégrés des plages semi- conductrices ( 43 A, 43 B) au moyen desdits conducteurs via les fenêtres de contact. 10 Procédé selon l'une quelconque des revendications 6 à 9, caracté- risé en ce que l'opération de connexion électrique est effectuée par liaison par fil au moyen d'un fil métallique ( 28, 60). 11 Procédé selon l'une quelconque des revendications 6 à 9, caracté- risé en ce que l'opération de connexion électrique est effectuée par: préparation d'un autre substrat sur lequel est formée une couche de câblage métallique; préparation d'une bosse ( 34, 65 A, 65 B); placement de la bosse entre la couche de câblage métallique et un plot métallique des plages semiconductrices; et chauffage du substrat visant à faire fondre la bosse, de manière à lier la couche de câblage métallique au plot métallique par l'intermédiaire de la bosse fondue. 12 Procédé selon l'une quelconque des revendications 6 à 9, caractérisé en ce qu'il comprend les opérations suivantes: doper des régions interplage de ladite couche semiconductrice à l'aide d'une impureté avant de former lesdites tranchées isolantes, ladite impureté étant du type de conductivité opposé à celui de l'impureté de dopage introduite dans des régions actives d'éléments électroniques des circuits intégrés des plages semi- conductrices, lesquels éléments électroniques sont adjacents aux tranchées, lesdites régions interplage étant des régions dans lesquelles lesdites tranchées seront réalisées pour former ultérieurement les plages semiconductrices isolées; et former lesdites tranchées isolantes dans lesdites régions interplage de manière à laisser subsister les parois latérales des tranchées qui ont été dopées suivant ledit type de conductivité opposé. 13 Procédé selon la revendication 6, caractérisé en ce que ledit substrat est un substrat SOI composé de ladite couche isolante, de ladite couche semiconductrice et d'une couche semiconductrice inférieure s'étendant au-dessous de ladite couche isolante. 14 Procédé selon la revendication 6, caractérisé en ce que ladite couche isolante du substrat est composée de verre ou de saphir.