Brevet FR2690276A1 — publié le 19931022

Circuit intégré à transistors complémentaires à effet de champ à hétérojonction L'invention concerne les circuits intégrés à transistors complémentaires à effet de champ à canal p et à canal n. À cet égard, les circuits intégrés numériques CMOS silicium constituent une technologie extrêmement intéressante grâce à leur faible consommation, qui peut atteindre des valeurs aussi basses que 0,3 pLW par bit de mémoire et qui permet donc une intégration à grande échelle de circuits numériques complexes. Cette technologie ne permet cependant pas d'obtenir des circuits très rapides, en raison du temps de propagation relativement long des CMOS silicium ; le temps d'accès des mémoires réalisées de cette manière est ainsi de l'ordre de 10 ns. Si l'on souhaite une plus grande rapidité, il est nécessaire de réaliser les circuits selon une autre technologie, par exemple à partir de transistors bipolaires ECL sur silicium, qui autorisent des temps d'accès de l'ordre de 1 ns. Mais ces circuits consomment une puissance beaucoup plus importante, de l'ordre de centaines de microwatts par bit. Une autre voie possible consiste à utiliser, au lieu du silicium, des alliages III-V, notamment en réalisant les circuits à partir de MESFETs (MEtal-Semiconductor Field-Effect Transistors : transistors métal-semiconducteur à effet de champ) sur GaAs, dont les paramètres de rapidité et de consommation se situent à des valeurs de l'ordre de 0,8 ns pour 500 IlW. Mais ces valeurs intermédiaires, qui ne réalisent qu'un compromis entre rapidité et consommation, ne permettent pas à cette technologie de trouver de débouchés industriels importants. Les circuits les plus rapides que l'on ait pu réaliser jusqu'à présent comportent une hétérojonction AIGaAs/GaAs et sont réalisés à base de HEMTs (High Electron Mobility Transistors : transistors à grande mobilité électronique), composants également connus sous le sigle TEGFETs (Two-Dimensional Electron Gas Field-Effect Transistors : transistors à effet de champ à gaz d'électrons bidimension nel) dont le temps de propagation est de l'ordre de 25 à 30 ps par porte logique. Mais leur consommation élevée, de l'ordre de 4 mW par porte, rend très difficile une intégration à grande échelle. Plus récemment encore, il a été proposé de réaliser des circuits intégrés à hétéroj onction A1GaAs/GaInAs, technologie particulièrement intéressante car elle utilise, comme dans le cas des CMOS, des transistors complémentaires, à canal n et p. On pourra se référer par exemple à D.E. Grider et al., Development of Static Random Access Memories Using Complementary Heterostructure Insulated Gate Field Effect Transistor Technology, GaAs IC Symposium Digest 1990, p. 143. Cette technique permet de réaliser des circuits intégrés à très faible consommation, de l'ordre de 64 RW par porte, avec un relativement faible temps de propagation, de l'ordre de 200 ps. On a ainsi pu réaliser des mémoires statiques SRAM 4 Kbits avec des performances remarquables de 3,5 ns de temps d'accès et une consommation très faible de 183 mW (voir D.E. Grider et al., Delta-Doped Complementary Heterostructure FETs with High Y Value Pseudomorphic InyGalyAs Channels for Ultra-Low Power Digital IC Applications, IEDM Digest 1991, p. 235). L'invention concerne ce type de composant à hétérojonction AlGaAs/GaInAs, et a pour objet de pallier un certain nombre d'imperfections et de limitations (que l'on exposera en plus amples détails plus bas) des composants connus proposés jusqu a présent. Plus précisément, l'un des buts de la présente invention est de proposer un choix approprié des épaisseurs et des compositions des couches épitaxiales de ces structures qui permette de réaliser des circuits complémentaires dont les transistors à canal p ont des performances équivalentes à celles des transistors à canal n. Tel n'était pas le cas jusqu'à présent, les transistors à canal p présentant, dans le meilleur des cas, des transconductances plus de quatre fois inférieures à celles des transistors à canal n; on exposera en détail plus loin les phénomènes physiques qui sont à l'origine de ces différences. À cet effet, le composant de l'invention, qui est du type comportant une hétérojonction formée entre une couche comprenant un matériau semiconducteur III-V à grande bande interdite et une cou che comprenant un matériau semiconducteur III-V à petite bande interdite dont le désaccord de maille cristalline avec le reste de la structure est tel que cette couche comprenant le matériau à petite bande interdite soit sous contrainte uniaxiale de compression dans le plan de la couche, cette hétérojonction définissant dans le diagramme de bande de valence de l'hétérostructure, au niveau de la couche comprenant le matériau à petite bande interdite, un puits quantique comportant des sous-bandes de type HH et LH, est caractérisé en ce que la composition du matériau à petite bande interdite est choisie de manière que la séparation en énergie des sous-bandes HH1, HH2 et LH1 soit telle que le peuplement de la sous-bande LH1 soit essentiellement négligeable et que le courant de fuite de grille du transistor à canal p soit essentiellement indépendant des trous lourds HHi et HH2 de faible transparence tunnel, et l'épaisseur de la couche comprenant le matériau à grande bande interdite est choisie plus faible pour le transistor à canal p que pour le transistor à canal n, le rapport de ces épaisseurs respectives étant un rapport prédéterminé fonction de la transparence tunnel relative des trous peuplant les sous-niveaux HHi et HH2 par rapport à celle des électrons. Avantageusement, le matériau à grande bande interdite est AlxGa1 xAs et le matériau à petite bande interdite est GaJ,Inl ces matériaux étant épitaxiés sur un substrat de GaAs. Dans ce cas, avantageusement, la teneur en indium (1-y)In de GayIn1-yAs est supérieure à 0,25 environ, de manière que la séparation en énergie des sous-bandes HH1 et LH1 soit supérieure à 200 mV environ, la teneur en aluminium XAl de AIxGa1 xAs est supérieure ou égale à 0,70 environ, et ledit rapport prédéterminé est de 1,25 environ. Dans une forme de mise en oeuvre avantageuse, la couche comprenant le matériau à grande bande interdite comporte un empilement épitaxial composé d'une première couche élémentaire de AlxGa1 xAs, d'une deuxième couche élémentaire de GaAs mince, et d'une troisième couche élémentaire de AlxGa1-xAs, les épaisseurs de la première et de la troisième couches élémentaires sont choisies de manière que le rapport de l'épaisseur totale de la première et de la troisième couches élémentaires à l'épaisseur de la seule première couche élémentaire soit égal audit rapport prédéterminé, et la grille du transistor à canal p est disposée de manière à assurer la prise de contact sur la deuxième couche élémentaire. En variante, le matériau à grande bande interdite peut être AlzEl zAs et le matériau à petite bande interdite GayIn1-yAs, ces matériaux étant épitaxiés sur un substrat de bP. # On va maintenant exposer en détail l'invention, en référence aux figures annexées ; on notera que, sur toutes les figures, les mêmes références désignent toujours des éléments identiques. La figure 1 montre la structure générale de départ de l'invention, avec deux transistors, respectivement à canal n et à canal p. Les figures 2a, 2b et 2c montrent l'allure de la bande de conduction et de la bande de valence pour la structure de la figure 1, respectivement au repos, dans le cas de l'application d'une tension de grille positive (pour le transistor à canal n) et dans le cas de l'application d'une tension de grille négative (pour le transistor à canal p). La figure 3 représente, avec l'énergie en fonction du vecteur d'onde, le schéma de bande de valence de GaAs et GaInAs, dans le cas d'un matériau non contraint. La figure 4 illustre schématiquement la structure d'une hétérojonction contrainte et la nature des contraintes subies. la figure 5 est homologue de la figure 3, pour le matériau contraint de la figure 4. Les figures 6a et 6b illustrent l'allure de bande de valence, respectivement au repos et avec application d'une tension négative de grille, d'une structure contrainte, AlxGa1-xAs/GayIn1-yAs/AlxGa1-xAs du type de celle de la figure 4. Les figures 7a et 7b sont homologue des figures 6a et 6b, avec un puits quantique non symétrique, correspondant à une structure contrainte AlxGa1 xAs/GayInl yAs/GaAs. La figure 8 montre, dans son état initial, l'empilement de couches permettant de réaliser le composant de l'invention, avant gravure. La figure 9 montre cette même structure après gravure, avec une paire de transistors complémentaires à canal n et à canal p. # Sur la figure 1, on a représenté de façon schématique la structure de base, connue en tant que telle, dont est dérivée l'invention. Cette structure comporte successivement: - un substrat 1 en GaAs, - une couche tampon 2, également de GaAs ou constituée d'un empilement GaAs/AlGaAs, mais avec des caractéristiques chi miques (pureté) et cristallographiques parfaitement contrô lées, sur une épaisseur de 500 nm (cette valeur d'épaisseur, comme toutes celles qui suivent, étant sauf indication con traire une valeur typique donnée uniquement à titre indica tif), - un dopage volumique ou planaire ( dopage ) 3 au silicium, - une couche 4 de GaAs, de 3 nm d'épaisseur environ, - une couche 5 de GayIn1-yAs, de 15 nm d'épaisseur, avec une teneur en gallium YGa de l'ordre de 0,75 à 0,85 environ (ici comme dans la suite, toutes les teneurs sont indiquées en frac tions molaires), - une couche 6 de AlxGal xAs, de 25 nm d'épaisseur, avec une teneur en aluminium xAl de l'ordre de 0,75 environ, et - une couche protectrice 7 de GaAs, de 3 nm d'épaisseur. On notera incidemment que d'autres alliages III-V que ceux indiqués peuvent être utilisés, par exemple une couche 6 de Alz1nizAS sur une couche 5 de GaInAs, etc., les teneurs des différents constituants étant choisies de manière notamment à adapter les paramètres de maille de AlzInl zAs, sur un substrat InP. Par ailleurs, toutes les couches formant cette structure de départ sont, à l'exception du dopage planaire, des couches non dopées. On peut former sur cette structure des transistors à effet de champ à canal n et à canal p en implantant des zones dopées, respectivement n+ et p+ référencées 8 et 9, pénétrant jusqu'à la couche 3, et en formant en surface des électrodes S, D et G de source, de drain et de grille, de manière en elle-même tout à fait classique. On peut ainsi réaliser des circuits logiques à transistors complémentaires à canal n et p. Dans le cas du transistor à canal n, si l'on applique à sa grille une tension fortement positive, supérieure à une tension de seuil VTn, il via s'accumuler des électrons dans la couche 5 de GayInl yAs, formant ainsi alors un canal de type n. Inversement, dans le cas du transistor à canal p, si l'on applique une tension de grille fortement négative, inférieure à une tension de seuil VTP, il va s'accumuler des trous dans la couche 5 de GayIn1-yAs, formant ainsi alors un canal de type p. Les figures 2a, 2b et 2c montrent la configuration correspondante de la bande de conduction Ec et de la bande de valence Ev respectivement au repos, pour une tension de grille positive (donc correspondant au transistor à canal n) et pour une tension de grille négative (donc correspondant au transistor à canal p). VG représente la tension de grille appliquée (nulle, positive ou négative selon le cas) et EF représente le niveau de Fermi. La référence 10 indique l'endroit où s' accumulent les électrons dans le cas du transistor à canal n, et la référence 11 indique l'endroit où s'accumulent les trous dans le cas du transistor à canal p. On va montrer que les conditions respectives de conduction de ces trous et de ces électrons sont notablement différentes, entrai- nant, dans les structures réalisées jusqu'à présent, une très grande discordance entre les propriétés des transistors à canal n et celles des transistors à canal p intégrés dans un même circuit. En effet, on sait que dans GaAs ou GaInAs les électrons ont une faible masse effective m eux tandis que les trous ont une forte masse effective mh (on rappelle que la masse effective correspond à une moyenne statistique) ; en d'autres termes, la mobilité des électrons est élevée, mais celle des trous est très faible. Pour remédier à cet inconvénient empêchant la réalisation de circuits logiques complémentaires rapides, il a été proposé par G.C. Osbourn et al., Electron and Hole Effective Masses for Tu'o-Dimen- sional Transport in Strained-Layer Superlattices, Superlattices and Microstructures, Vol. 1, No. 3, p. 223 (1985), d'associer GaInAs avec GaAs ou AlGaAs afin de créer une couche contrainte de GaInAs ayant pour effet de réduire la masse effective des trous par mise en oeuvre de phénomènes physiques complexes, que l'on va expliquer succintement ci-dessous. Dans un matériau non contraint, la bande de valence de GaAs ou GaInAs est scindée en deux bandes dont la courbure est très nettement séparée. La figure 3 représente dans le plan (, 10 (énergie en fonction du vecteur d'onde) le schéma de la bande de valence dans ce cas : l'une des bandes, référencée HH > est appelée bande de trous lourds , et l'autre, référence LH, est appelée bande de trous légers . On sait que la masse effective des trous est inversement proportionnelle à la courbure de la bande, selon la relation: * h2 l (a2laK2) (1) où Il est la constante de Planck, est l'énergie et K est le vecteur d'onde. Si l'on considère maintenant un matériau contraint, par exemple, comme illustré figure 4, une couche mince de GaInAs comprise entre deux couches de GaAs ou AlGaAs, dans le plan parallèle à l'interface la couche de GaInAs subit une compression, schématisée par les flèches 12, tandis que dans le plan perpendiculaire elle subit une tension, schématisée par la flèche 13. Sur le schéma de la bande de valence correspondant, illustré figure 5, ces déformations ont pour effet de séparer les bandes de valence et déformer fortement celles-ci dans le plan parallèle à l'interface. Sur la figure 5, le demi-plan de droite correspond au vecteur d'onde K11 parallèle à l'interface et le demi-plan de gauche au vecteur d'onde Kl perpendiculaire à l'interface. Parallèlement à l'interface (c'est-à-dire pour le demi-plan de droite du diagramme de la figure 5), les bandes sont fortement déformées, les trous lourds HH devenant légers et inversement pour les trous légers LH qui deviennent lourds, tandis que perpendiculairement (c'est-à-dire pour le demi-plan de gauche de la figure 5), les trous lourds HH restent lourds et les trous légers LH restent légers. En d'autres termes, il y a inversion du caractère lourdiléger des trous dans l'une des bandes de valence et non dans l'autre. La déformation de ces bandes de valence modifie également la répartition statistique des populations de trous ; ainsi, en moyenne, dans un système GaAslGaInAslGaAs ou AlGaAs/GaInAs/AlGaAs les trous ont une masse effective plus faible que dans un système non contraint GaAs/AIGaAs. Ainsi, dans un tel système contraint, les transistors à canal p présentent une mobilité accrue et, partant, une meilleure transconductance gmp. Les travaux précités de Grider mentionnent ainsi des transconductances gmp atteignant 70 mS/mm (millisiemens par millimètre) pour des transistors de 1 tjm de longueur de grille. Cette valeur est cependant très inférieure aux valeurs homologues gmn de transconductances des transistors à canal n, qui sont de l'ordre de 300 mS/mm, soit un ratio de 4,3 dont il reste à s'affranchir si l'on souhaite que le transistor à canal p fonctionne aussi bien que celui à canal n. L'objet de l'invention est de surmonter cette limitation, en combinant les différents effets physiques ayant lieu dans la couche mince 5 de GayIn1-yAs (effet de la contrainte mécanique sur le schéma de bande, effet quantique sur la position en énergie des trous) et ceux ayant lieu dans la couche 6 de AIxGa1-xAs (effet tunnel), afin dlac- croître la transconductance du transistor à canal p et donc permettre à ce dernier de fonctionner avec des performances accrues. Au préalable, considérons d'abord ces effets physiques dans une structure symétrique comprenant une couche 4 de A1,GalAs (au lieu de GaAs), une couche 5 de GayIn1-yAs et une couche 6 de AIxGal ; on considérera plus tard le cas où Ia couche 4 est une couche de GaAs. n a été montré, comme cala est notamment relaté dans la demande de brevet français 91-15140 au nom de la Demanderesse, que l'effet tunnel des électrons à travers la couche 6 de AIxGa1-xAs doit être minimisé afin de réduire le courant de fuite de grille ; comme l'on est ici en présence d'un circuit intégré complémentaire comportant des transistors à canal n, cette condition doit être prise en compte, ce qui conduit à choisir une forte teneur en aluminium pour AlxGa1 xAs, typiquement une valeur xAl au moins égale à 0,70. Les figures 6a et 6b représentent, respectivement à l'équilibre et sous polarisation négative de grille, l'allure de la bande de valence Ev de cet empilement de couches AlxGa1-xAs/GayIn1-yAs/AlxGa1-xAs (couches 4, 5 et 6). Aux couches en AIxGa1-xAs correspondent des barrières de potentiel, tandis qu'à la couche de GayIn1-yAs correspond un puits quantique. Dans ce puits quantique apparaissent les sous-bandes HH1, HH2 > HH3 > ... et LH1, LH2, ..., peuplées respectivement de trous lourds et de trous légers , c'est-à-dire qui seraient, respectivement, lourds ou légers dans GayIn1-yAs dans l'état non contraint; comme il a été rappelé plus haut, cette appellation ne préjuge cependant pas le caractère effectivement lourd ou léger des trous, puisque cette propriété dépend de la direction, parallèle ou perpendiculaire au plan des couches, suivant laquelle on considère le mouvement des trous. Dans le cas de l'invention, on s'intéresse uniquement au mouvement dans le sens perpendiculaire au plan des couches, c'est-à-dire à l'effet tunnel des trous à travers la barrière constituée par la couche 6 de AIxGal ; on désignera par m*hl la masse effective des trous dans cette direction. n a été montré par P. Ruden et al., Quantum-Well p-Channel AlGaAs/InGaAs/ GaAs Heterostructure Insulated-Gate Field-Effect Transistors, IEEE Transactions on Electron Devices, Vol. 36, No. 11, p. 2371 (1989) que les trous LH ont une masse effective m*hl de l'ordre de 0,07 mO, m0 étant la masse effective de l'électron. Une telle valeur, très voisine de la valeur correspondante pour les électrons dans GayInl yAs, est environ 5,5 fois plus faible que celle correspondant aux trous HH. Sous forte polarisation négative de grille, l'effet tunnel des trous n'a donc essentiellement lieu qu'avec des trous LH, compte tenu du fait que la transparence tunnel T est d'autant plus grande que la masse effective est faible, conformément à la relation: T = A exp -{[(m*1/2 #E3/2 d)] / V}, (2) A étant une constante, m étant la masse effective des électrons ou des trous, selon le cas, AE étant la hauteur de la barrière de potentiel, V étant la tension appliquée, et d étant l'épaisseur de la couche 6 de AlxGal La figure 6b illustre schématiquement une telle situation. Si l'on se rapporte aux travaux de B. Laikhtman et al., Strained Quantum Well Valence-Band Structure and Optimal Parameters for AlGaAs InGaAs-AIGaAs p-Channel Field-Effect Transistors, J. Appl. Phys., Vol. 70, No. 3, p. 1531 (1991) ou I. J. Fritz et al., Appl. Phys. Lett., Vol. 48, p. 1678 (1986), les sous-bandes LH1 et LH2 se déplacent rapidement vers les hautes énergies lorsque la concentration en indium dans la couche 5 de GayIn1-yAs augmente. Lorsque la teneur en indium dépasse 20%, LH1 est au moins à 150 mV environ de HH1. Pour une telle différence de position énergétique, la densité des trous dans la sous-bande LH1 est inférieure à quelques centièmes de celle dans la sous-bande Hui ; pour 25% d'indium, le rapport des densités n'est plus que de quelques millièmes. Dès lors, si l'on choisit des teneurs en indium supérieures à 25%, on peut négliger l'effet tunnel dû aux trous peuplant les sous-bandes LH1 et LH2. Considérons maintenant l'effet tunnel dû aux trous peuplant les sous-bandes HH1, HH2, ... et comparons-le à celui dû aux électrons dans le transistor à canal n. La masse effective m*e de l'électron dans le canal n est de l'ordre de 0,07 mO. Pour une épaisseur de la couche 6 de MxGa1xAs donnée, l'effet tunnel dû aux électrons est donc plus important que celui dû aux trous des sous-niveaux HHi et HH2 qui, rappelons-le, ont une masse effective m*hl de l'ordre de 0,4 mO, conformément à la relation (2). Cette même relation (2) montre également que la transparence tunnel est fonction de la hauteur de barrière AE, c'est-à-dire de hEC (la discontinuité de la bande de conduction entre AlxGa1 xAs de la couche 6 et GayInl Yaks de la couche 5) pour les électrons et hEV (la discontinuité de la bande de valence) pour les trous HH1 et HH2. Si l'on se reporte aux travaux de J. Batey et al., Energy Band Alignment in GaAs:(Al,Ga)As Heterostructures: the Dependence on Alloy Composition, J. Appl. Phys., Vol. 59, No. 1, p. 200 (1986) et à ceux de R. A. Kiehl et al., Parallel and Perpendicular Hole Transport in Heterostructures with High AlAs Mole-Fraction Barriers, Appl. Phys. Lett., Vol. 58, No. 9, p. 954 (1991), on peut déduire, pour les gammes de compositions d'alliages considérées ici, des valeurs de hauteur de barrière #Ec = 800 mV et #Ev 520 mV pour une teneur en aluminium xAl = 0,75 environ. L'équation (2) montre alors que, pour avoir le même courant de fuite par effet tunnel, le transistor à canal p peut tolérer une épaisseur ep de AlxGa1-xAs plus faible que l'épaisseur en pour le transistor à canal n, cette différence correspondant à un ratio en/ep = 1,25 environ. On va maintenant considérer le cas où le puits quantique n'est pas symétrique (cas décrit par Grider dans son article précité), et qui correspond à une structure GaAs/GayIn1-yAs/AlxGa1-xAs pour les couches 4, 5 et 6, respectivement. Le schéma de la bande de valence de cette structure est représenté figures 7a et 7b, respectivement au repos et sous tension de grille négative. On distingue deux discontinuités de la bande de valence, à savoir hEV1 entre la couche 6 de AlxGa1-xAs et la couche 5 de GayIn1-yAs, et AEV2 entre la couche 4 de GaAs et la couche 5 de GayIn1-yAs. On remarque que AEV2 est faible, de l'ordre de 100 mV, si bien que le niveau LH1 est situé au niveau du spectre continu. Mais cette situation change rapidement sous polarisation négative de la grille, car il se forme dans ce cas un puits quantique pseudotriangulaire (figure 7b) et le niveau LH1 apparaît dans le puits, d'une manière comparable à celle du puits quantique symétrique des figures 6a et 6b, situation que l'on vient de décrire plus haut. Les conclusions sont donc essentiellement les mêmes dans les deux cas de figures, à savoir notamment que pour avoir un même courant de fuite par effet tunnel pour les deux transistors complémentaires, le transistor à canal p doit présenter une épaisseur de AlxGa1-xAs plus faible que le transistor à canal n, le rapport des épaisseurs étant de l'ordre de 1,25. Considérons maintenant le problème pratique consistant à réaliser, sur un même substrat, des transistors à canal p ayant une épaisseur de la couche 6 de AlxGal plus mince que pour les transistors à canal n. À titre d'exemple, si la couche 6 de AlxGa1-xAs du transistor à canal n a pour épaisseur en = 25 nm, celle du transistor à canal p devra avoir pour épaisseur ep = 20 nm. Ces couches sont extrêmement minces et le contrôle des épaisseurs doit être le plus précis possible afin d'optimiser la transconductance des transistors et leur courant de fuite. Pour atteindre cet objectif, l'invention propose un procédé de fabrication impliquant une modification de la structure épitaxiale de la couche 6 par rapport à la structure de départ de la figure 1. La figure 8 montre la structure épitaxiale nouvelle: sur les couches 1 à 5 réalisées de la même façon que celles de la figure 1, on remplace la couche 6 de MxGaixAs par un ensemble de trois couches successives comprenant une première couche 15 de AlxGal (avec une teneur xAI au moins égale à 0,70) d'épaisseur 20 nm, une couche 16 de GaAs de 1 nm environ, et enfin une couche 17 de AlxGa1-xAs d'épaisseur 5 nm ; on remarquera que la somme des épaisseurs des couches 15 et 17 (20 + 5 nm) est égale à l'épaisseur de la couche 6 équivalente de la structure de la figure 1, à savoir 25 nm, et que le rapport des épaisseurs de l'ensemble (couche 15 + couche 17) par rapport à la couche 15 seule est égal à (20+5)120 = 1,25, soit le ratio d'épaisseurs prédéterminé mentionné plus haut. Si l'épaisseur de la couche 6 de la structure de départ n'est pas 25 nm mais une autre valeur, on modifiera corrélativement les épaisseurs des couches 15 et 17. Le transistor à canal n va utiliser une grille déposée sur la couche superficielle 7 de GaAs (comme dans le cas de la figure 1), tandis que le transistor à canal p va, quant à lui, utiliser une grille déposée sur la couche 16 (et non sur la couche 7). À cet effet, on effectue une gravure particulière consistant, après dépôt en surface d'une couche de résine photosensible 18, à ouvrir tout d'abord dans cette couche l'emplacement 19 au fond duquel devra être déposée la grille G' du transistor à canal p ; cette première attaque est effectuée par gravure chimique, ionique ou ionique réactive, et elle peut se prolonger partiellement dans la couche 17, jusqu'au niveau repéré 20 sur la figure 8. Dans l'ouverture ainsi formée, on dissout ensuite la couche 17 de manière sélective, afin de terminer l'attaque très précisément au niveau de la couche 16 (niveau repéré 21 sur la figure 8). Cette dernière attaque sélective peut se faire simplement par voie chimique avec l'acide fluorhydrique ou chlorhydrique dilué, dont on sait que la sélectivité dépasse 105. On peut alors déposer par métallisation la grille G', comme illustré figure 9. L'électrode de grille G du transistor à canal n (moitié gauche de la figure) est déposée directement sur la couche superficielle 7 et l'électrode de grille G' du transistor à canal p (moitié droite de la figure) est déposée sur la couche profonde 16 de GaAs, au fond de l'ouverture pratiquée à l'étape précédente ; les diverses électrodes de drain D, D' et de source S, S' sont déposées sur la couche superficielle 7. Par ailleurs, comme indiqué plus haut, et, dans le cas où la couche 6 est remplacée par un empilement de trois couches épitaxiées (cas des figures 8 et 9): couche 15 : AlzIn1-zAs adapté en paramètre de maille, soit zA1 = 0,48, couche 16 : Gay,In1-y,As adapté en paramètre de maille, soit Y'Ga = 0,47, couche 17 : AlzIn1-zAs adapté en paramètre de maille, soit ZA1 = 0,48. REVENDICATIONS 1. Un circuit intégré à composants complémentaires du type transistors à effet de champ à canal p et à canal n, avec une hétérojonction formée entre une couche (6) comprenant un matériau semiconducteur m-V à grande bande interdite et une couche (5) comprenant un matériau semiconducteur III-V à petite bande interdite dont le désaccord de maille cristalline avec le reste de la structure est tel que cette couche comprenant le matériau à petite bande interdite soit sous contrainte uniaxiale de compression dans le plan de la couche, cette hétérojonction définissant dans le diagramme de bande de valence de l'hétérostructure, au niveau de la couche comprenant le matériau à petite bande interdite, un puits quantique comportant des sous-bandes de type HH et LH, circuit caractérisé en ce que: - la composition du matériau à petite bande interdite est choisie de manière que la séparation en énergie des sous-bandes HH1, HH2 et LH1 soit telle que le peuplement de la sous-bande LH1 soit essentiellement négligeable et que le courant de fuite de grille du transistor à canal p soit essentiellement indépendant des trous lourds HHi et HH2 de faible transparence tunnel, et - l'épaisseur de la couche comprenant le matériau à grande ban de interdite est choisie plus faible pour le transistor à canal p que pour le transistor à canal n, le rapport de ces épaisseurs respectives étant un rapport prédéterminé fonction de la transparence tunnel relative des trous peuplant les sous-ni veaux HH1 et HH2 par rapport à celle des électrons. 2. Le circuit intégré de la revendication 1, dans lequel le matériau à grande bande interdite est MxGaixAs et le matériau à petite bande interdite est GayIn1 yAs, ces matériaux étant épitaxiés sur un substrat (1) de GaAs. 3. Le circuit intégré de la revendication 2, dans lequel la teneur en indium (l-y)In de GayIn1-yAs est supérieure à 0,25 environ, de manière que la séparation en énergie des sous-bandes HH1 et LH1 soit supérieure à 200 mV environ. 4. Le circuit intégré de la revendication 2, dans lequel la teneur en aluminium xAl de AlxGa1 xAs est supérieure ou égale à 0,70 environ. 5. Le circuit intégré de la revendication 2, dans lequel ledit rapport prédéterminé est de 1,25 environ. 6. Le circuit intégré de la revendication 2, dans lequel: - la couche (6) comprenant le matériau à grande bande interdite comporte un empilement épitaxial composé: . d'une première couche élémentaire (15), de AlxGal xAs, . d'une deuxième couche élémentaire (16), de GaAs mince, et . d'une troisième couche éIémentaire (17), de AlxGa1-xAs, - les épaisseurs de la première et de la troisième couches élé mentaires sont choisies de manière que le rapport de l'épais seur totale de la première et de la troisième couches élémen taires à l'épaisseur de la seule première couche élémentaire soit égal audit rapport prédéterminé, et - la grille (G') du transistor à canal p est disposée de manière à assurer la prise de contact sur la deuxième couche élémen taire. 7. Le circuit intégré de la revendication 1, dans lequel le matériau à grande bande interdite est AlzIn1-zAs et le matériau à petite bande interdite est GayIn1-yAs, ces matériaux étant épitaxiés sur un substrat (1) de EP.