Brevet FR2688952A1 — publié le 19930924

4-A DISPOSITIF DE GENERATION DE TENSIONS DE REFERENCE L'invention concerne la génération de plusieurs tensions de référence dans un circuit intégré, à partir d'une source de tension externe et d'un dispositif de5 génération Elle s'applique en particulier aux mémoires non-volatiles. De nombreux circuits intégrés nécessitent en interne plusieurs tensions de référence pour des applications à faible ou à fort courant de charge En10 particulier, les mémoires non-volatiles nécessitent de nombreuses tensions de référence pour des opérations de lecture, de test, de programmation ou d'effacement Par exemple, pour programmer une cellule mémoire flash EPROM, il faut disposer d'une tension dite de15 programmation Vpp de douze volts sur la grille de contrôle de la cellule, d'une tension de ligne de bit appliquée au drain de la cellule de six volts et d'une tension de source de zéro volts Mais dans un mode de test, la tension appliquée au drain de la cellule ne20 sera plus de 6 mais de 7 volts Il faut donc pouvoir disposer de ces deux tensions de référence. Ces exigences de nombreuses tensions de référence sont exacerbées par le souci accru d'une part de ne pas stresser les cellules mémoire en opérationnel et donc de25 leur appliquer à tout moment les tensions optimums correspondant à chaque mode d'accès, et de disposer d'autre part de tous les moyens de test en interne. Or il n'est pas envisageable de fournir toutes ces tensions de référence sur des bornes d'alimentation du circuit: la multiplicité des sources externes serait un inconvénient majeur pour l'utilisateur et la multiplicité des bornes d'alimentation spécifiques externes est un inconvénient majeur pour le fabricant, car elle grève le coût des circuits Il faut donc trouver des solutions internes au circuit Une solution interne connue pour des applications à faible courant est la pompe de charges: à partir d'une tension nominale, on obtient une tension plus élevée par effet multiplicatif Outre que cette solution ne convient pas pour les applications à fort courant, il faut de plus autant de pompes de charges que de tensions de références internes. Dans l'invention, on propose un dispositif capable de délivrer un niveau de tension déterminé, au choix parmi plusieurs possibles Dans un perfectionnement, la tension de référence délivrée est stable, indépendante du courant de charge du circuit auquel elle est appliquée Ce dispositif permet de fournir à un circuit l'ensemble des tensions de référence nécessaire, par sélection logique. Dans l'invention on utilise des rapports résistifs dans une chaine de résistances pour obtenir différents niveaux de tension et des transistors pour établir une tension de référence stable en sortie, fonction d'un rapport résistif sélectionné. Telle qu'elle est revendiquée, l'invention concerne un dispositif de génération de tensions de référence avec un étage de génération qui comporte: un premier transistor placé entre une source de tension positive et une sortie de l'étage de génération ayant sa grille polarisée à un premier potentiel; au moins un deuxième et un troisième transistors en parallèle, identiques au premier, chacun ayant sa grille polarisée à un potentiel respectif et étant monté en série avec un transistor de commutation respectif entre la sortie de l'étage de génération et la masse; une chaine de résistances en série entre la source de tension positive et la masse pour délivrer les différents potentiels de polarisation des grilles des transistors; des moyens logiques pour rendre conducteur un seul transistor de commutation déterminé à la fois, pour générer un niveau de tension déterminé sur la sortie de l'étage de génération. L'invention concerne aussi une mémoire non-volatile munie de ce dispositif Avantageusement, le dispositif sera commandé par le décodeur d'instruction de la mémoire pour sélectionner un niveau de tension de sortie déterminé correspondant à une instruction décodée. D'autres caractéristiques et avantages de l'invention sont donnés dans la description qui suit à titre indicatif et nullement limitatif, en référence à la figure unique annexée qui représente un dispositif de tensions de référence selon l'invention. Le dispositif de tensions de référence selon l'invention comporte principalement un étage de génération d'une tension de référence sur une sortie 1. Un transistor TI est monté entre une source de tension positive Vc et la sortie 1 de l'étage de génération. Un transistor T 2 est monté en série avec un transistor de commutation Tcl entre la sortie 1 et la masse. Un transistor T 3 est monté en série avec un transistor de commutation Tc 2 entre la sortie 1 et la masse. Les grilles des transistors Tl, T 2, et T 3 sont respectivement polarisées par des potentiels issus d'une chaîne de résistances Ri, R 2, R 3, R 4 en série entre la source de tension positive Vc et la masse Dans l'exemple de la figure, Rt est connectée à Vc et R 4 à la masse La grille du transistor TI est reliée au point d'interconnexion entre Rt et R 2 La grille du transistor T 2 est reliée au point d'interconnexion entre R 2 et R 3. La grille du transistor T 3 est reliée au point d'interconnexion entre R 3 et R 4. Les grilles des transistors de commutation Tcl, Tc 2 sont commandées par des signaux logiques Si, 52 issus d'un circuit logique de commutation 100 Un seul des transistors de commutation peut être conducteur à la fois Dans l'exemple, soit Tcl est conducteur, soit Tc 2 est conducteur soit aucun n'est conducteur Ces transistors de commutation ont une résistance équivalente très faible en conduction On les assimile à un circuit ouvert (résistance ò) ou fermé (résistance nulle). Le fonctionnement de l'étage de génération est alors le suivant: Supposons que les signaux logiques St et 52 sont respectivement dans un état logique 1 et 0 Le transistor Tcl est conducteur et ramène le drain du transistor T 2 à la masse Le transistor Tc 2 est bloqué et le transistor T 3 est donc bloqué également. La source du transistor Tl étant polarisée à la tension positive Vc, le potentiel VI de polarisation de la grille du transistor Tl va imposer le régime saturé. Le courant de saturation I va alors faire passer le transistor T 2 en régime saturé également, la grille du transistor T 2 étant polarisée au potentiel V 2 Les deux transistors Tl et T 2 étant identiques, il s'ensuit qu'à l'équilibre le régime de saturation s'établit pour les deux transistors avec la même tension grille-source. La tension de sortie de l'étage de génération s'en déduit aisément. En effet, on a: R 2 + R 3 + R 4 R 3 + R 4 Vl = Vc et V 2 = Vc R 1 + R 2 + R 3 + R 4 R 1 + R 2 + R 3 + R 4 L'équation d'équilibre s'écrit: VI Vsl = V 2 Vs 2 o Vsl et Vs 2 sont les potentiels de source respectivement des transistors T 1 et T 2 et Vi, V 2 leurs potentiels de grille (tous ces potentiels sont référencés par rapport à la masse). On a aussi Vsl = Vc et Vs 2 = VOUT 1 = tension de sortie de l'étage de génération quand T 2 est conducteur et T 3 bloqué, R 1 + R 3 + R 4 d'o VOUT 1 = V 2 V 1 + Vc= Vc R 1 + R 2 + R 3 + R 4 Supposons maintenant que les signaux logiques SI et 52 sont respectivement dans un état logique O et 1. Le transistor Tc 2 est conducteur et ramène le drain du transistor T 3 à la masse Le transistor Tcl est bloqué, et le transistor T 2 est donc bloqué également. De la même manière que précédemment, le transistor T 1 va imposer son courant de saturation, mais cette fois-ci au transistor T 3 qui va passer en régime saturé. Les deux transistors T 1 et T 3 étant identiques, il s'ensuit qu'à l'équilibre le régime de saturation s'établit pour les deux transistors avec la même tension grille-source. La tension de sortie de l'étage de génération s'en déduit aisément: En effet on a: R 1 + R 3 + R 4 V 1 = R 4 Vc et V 3 = Vc R 1 + R 2 + R 3 + R 4 R 1 + R 2 + R 3 + R 4 L'équation d'équilibre s'écrit: Vl Vsl = V 3 Vs 3 o Vsl et Vs 3 sont les potentiels de source respectivement des transistors T 1 et T 3 et Vl, V 3 leurs potentiels de grille (tous ces potentiels sont référencés par rapport à la masse). On a aussi Vsl = Vc et Vs 3 = VOUT 2 = tension de sortie de l'étage de génération quand T 3 est conducteur et T 2 bloqué, d'o: R 1 + R 4 VOUT 2 = Vc R 1 + R 2 + R 3 + R 4 Pour une tension Vc donnée, les tensions de sortie ne vont dépendre que du choix des valeurs de résistances, et des rapports résistifs. Dans un exemple numérique, on a: Vc = 12 volts Rl = 3 K R 2 = 5 K R 3 = 1 Kf R 4 = 3 Kl Vi = 9 volts V 2 = 4 volts V 3 = 3 volts VOUT 1 = 7 volts VOUT 2 = 6 volts Dans une application à une mémoire flash EPROM, la tension de drain d'une cellule en programmation sera VOUT 2 ( 6 volts) en programmation normale, tandis qu'en test, elle sera VOUTI ( 7 volts). Plus généralement, pour une mémoire non-volatile, on prévoit avantageusement dans l'invention de commander les transistors de commutation Tcl, Tc 2 par un circuit de décodage des instructions 200 de manière à sélectionner le niveau de tension correspondant à l'instruction décodée: lecture, programmation, effacement, test etc Ce circuit de décodage reçoit au moins le signal de sélection de la mémoire CE et le signal de lecturelécriture de la mémoire /WE Il reçoit de manière générale tous les signaux S nécessaires à identifier une opération particulière sur la mémoire. Dans un perfectionnement de l'invention, on place un étage de sortie après l'étage de génération pour stabiliser la tension de sortie par compensation de ses variations par le courant de charge. L'étage de sortie comporte de préférence un transistor T 4 de géométrie large pour conduire un fort courant Il est commandé sur sa grille par la sortie 1 de l'étage de génération et il est connecté entre la source de tension Vc et la sortie 2 de l'étage de sortie. L'étage de sortie comporte en outre trois transistors T 5, T 6 et T 7 qui forment avec le transistor TI un miroir de courant. Les transistors T 5 et T 6 sont placés en série entre la source de tension positive Vc et la sortie 2 du dispositif Le transistor T 7 est placé en série avec le transistor Tl entre la sortie 1 de l'étage de génération et les autres transistors T 2, T 3 de cet étage Le transistor T 5 est identique à Tl Les transistors T 6 et T 7 sont identiques, de type de conduction opposé à celui des transistors Tl, T 5 Dans l'exemple, les transistors Tl et T 5 sont de type P et les transistors T 6 et T 7 de type N. Les grilles des transistors T 6 et T 7 sont reliées ensemble et au drain du transistor T 6 Les grilles du transistor T 5 et Tl sont reliées ensemble. La sortie de l'étage de sortie est donnée dans l'exemple de la figure par le noeud commun 2 à la source du transistor T 6 et le drain du transistor T 4. Les transistors Tl et T 5 étant identiques, et polarisés de la même manière, le transistor T 5 est aussi en régime saturé et impose au transistor T 6 son courant de saturation, égal au courant de saturation du transistor Tl. Comme les transistors T 7 et T 6 sont identiques, que les transistors Tl, T 5, T 7, T 6 forment un miroir de courant et que les transistors Tl et T 7 imposent le même courant de saturation, on retrouve la tension de référence de la sortie 1 de l'étage de génération sur le drain du transistor T 6 Comme ce dernier est monté en diode (grille et drain reliés), la chute de potentiel entre drain et source de T 6 est négligeable et on retrouve donc la tension de l'étage de génération sur la source de T 6, donc sur la sortie 2 de l'étage de sortie. Si la tension sur la sortie 2 du dispositif est appliquée à un circuit d'application 300, la tension sur la sortie 2 peut diminuer à cause d'un appel de courant trop fort du circuit 300 La tension au drain du transistor T 6 va alors diminuer et donc la tension de la grille du transistor T 7 aussi Le transistor T 7 va donc laisser passer moins de courant Comme le transistor Tl est en régime saturé, le courant de saturation est fixé. C'est donc la tension de sortie de l'étage de génération qui va augmenter pour compenser la baisse de courant dans le transistor T 7 La tension de grille du transistor T 4 augmente donc et ce dernier conduit plus5 de courant: la tension sur la sortie 2 de l'étage de sortie va remonter Les transistors T 4, T 5, T 6 et T 7 forment donc avec le transistor Tl une boucle de contre-réaction qui permet de maintenir la tension en sortie par des compensations de courant de charge. On peut aisément modifier le dispositif de génération décrit pour obtenir plus de deux niveaux de tension en sortie: il suffit d'augmenter en conséquence le nombre de transistors en série avec un transistor de commutation ( T 2, Tcl; T 3, Tc 2; T 4, Tc 3; etc) et de choisir une chaîne de résistances appropriée pour obtenir les niveaux de tension désirés. REVENDICATIONS 1 Dispositif de génération de tensions de référence comportant un étage de génération comprenant: un premier transistor (Tl) placé entre une source de tension positive (Vc) et une sortie ( 1) de l'étage de génération ayant sa grille polarisée à un premier potentiel (V>); au moins un deuxième (T 2) et un troisième (T 3) transistors en parallèle, identiques au premier (Tl), chacun ayant sa grille polarisée à un potentiel10 respectif (V 2 et V 3) et étant monté en série avec un transistor de commutation respectif entre la sortie ( 1) de l'étage de génération et la masse; une chaîne de résistances en série (Rl à R 4) entre la source de tension positive (Vc) et la masse pour délivrer les différents potentiels (Vl, V 2, V 3) de polarisation des grilles des transistors; des moyens logiques ( 100) pour rendre conducteur un seul transistor de commutation déterminé à la fois, pour générer un niveau de tension déterminé sur la20 sortie ( 1) de l'étage de génération. 2 Dispositif de génération de tensions de référence selon la revendication 1, caractérisé en ce qu'il comporte en outre un étage de sortie comprenant: un quatrième transistor (T 4) apte à conduire un fort courant, commandé sur sa grille par la sortie ( 1) de l'étage de génération, et connecté entre la source de tension positive (Vc) et une sortie ( 2) du dispositif; un cinquième (T 5) et un sixième (T 6) transistors en série entre la source de tension positive (Vc) et la sortie ( 2) du dispositif, le sixième transistor(T 6) il ayant une électrode de conduction reliée à sa grille de commande et une autre à la sortie du dispositif; un septième transistor (T 7) en série entre le premier transistor (Tl) et les autres transistors (T 2, T 3) de l'étage de génération; le premier transistor (Tl) et le cinquième transistor (T 5) étant identiques et ayant leurs grilles reliées ensemble, le sixième (T 6) et le septième (T 7) transistor étant identiques, ayant leurs grilles reliées ensemble, et de type de conduction opposée à celui des premier et cinquième transistors. 3 Mémoire électriquement programmable comportant un dispositif de génération de tensions de référence selon la revendication 1 ou 2. 4 Mémoire électriquement programmable selon la revendication 3, caractérisée en ce que les moyens logiques ( 100) pour rendre conducteur un transistor de commutation donné sont commandés par des moyens de décodage des instructions ( 200) afin de sélectionner un niveau de tension déterminé en fonction d'une instruction décodée.