Brevet FR2697393A1 — publié le 19940429

"DISPOSITIF DE CODAGE DE SIGNAUX NUMERIQUES REPRESENTATIFS D'IMAGES, ET DISPOSITIF DE DECODAGE CORRESPONDANT" Description: La présente invention concerne un dispositif de codage de signaux numériques correspondant à des images subdivisées en blocs, composé d'une première voie de codage, comprenant en série un circuit de transformation cosinus discrète, un circuit de quantification avec un pas de quantification déterminé, un circuit de codage à longueur variable, et une mémoire-tampon délivrant des signaux codés de niveau de qualité déterminé, ainsi qu'un circuit de régulation de débit, et d'une voie de prédiction, comprenant en série, en sortie dudit circuit de quantification, un circuit de quantification inverse, un circuit de transformation cosinus discrète inverse, un additionneur, une mémoire d'image et un étage de compensation de mouvement, ainsi qu'un soustracteur prévu pour retrancher desdits signaux numériques les signaux prédits de sortie dudit étage Cette invention est utilisable notamment pour la distribution d'images de télévision selon deux niveaux de qualité d'image. Pour la transmission d'images dans un canal numérique, il est nécessaire, compte tenu du débit des canaux existants, de comprimer l'information contenue dans ces images. Il existe à cet effet de nombreuses techniques de codage, et l'une des plus utilisées actuellement met en oeuvre successivement une transformation mathématique dite transformation cosinus discrète (DCT, en anglais), puis une quantification des coefficients obtenus par ladite transformation et un codage à longueur variable des valeurs ainsi quantifiées, ces opérations étant complétées par une prédiction dans le sens du mouvement des images Cette prédiction temporelle est opérée à partir desdites valeurs quantifiées et permet de présenter au codage non pas les signaux qui correspondent à chaque image courante, mais des signaux représentatifs des différences entre cette image courante et l'image précédente, compte tenu du mouvement intervenu entre elles deux dans l'intervalle de temps qui les sépare. La demande de brevet européen publiée EP-0448491 décrit un dispositif de codage faisant appel à cette technique de base connue pour proposer ensuite une adaptation de cette technique permettant de disposer, en sortie du dispositif, de deux niveaux de qualité d'image La solution proposée dans ce document utilise le fait que la sensibilité de l'oeil humain décroît lorsque la fréquence spatiale des structures présentes dans les images s'accroît Pour cela, les coefficients résultant de la transformation DCT, qui correspondent à des structures d'image de fréquences variables, sont lus dans un ordre correspondant aux fréquences spatiales croissantes Il est ainsi possible, en ne considérant qu'une partie de ces coefficients, de reconstruire une image de qualité déterminée, en laissant donc de côté le reste des coefficients qui concerne des structures spatiales d'ordre plus élevé, mais, si l'on considère également ce reste -encore appelé jeu de coefficients complémentaires-, de reconstruire une image de qualité supérieure à la précédente. Le but de l'invention est de proposer un dispositif de codage permettant lui aussi de délivrer deux trains de signaux numériques correspondant à des images de qualités différentes, mais en faisant appel pour cela à un autre type de solution technique. L'invention concerne, plus précisément, un dispositif de codage tel que défini ci-dessus dans le préambule de la description et qui est en outre caractérisé en ce qu'il comprend: (a) une deuxième voie de codage, comprenant elle- même en série un circuit de calcul de la différence entre les signaux de sortie du circuit de transformation cosinus discrète et du circuit de quantification inverse, un circuit de quantification de ces différences avec un deuxième pas de quantification plus fin que le premier, un circuit de codage des différences ainsi quantifiées et une mémoire de stockage de ces différences codées, ainsi qu'un deuxième circuit de régulation de débit, les signaux codés délivrés par ladite mémoire de stockage de la deuxième voie de codage étant d'un niveau de qualité supérieur aux signaux codés délivrés par la mémoire de la première voie de codage; (b) en sortie dudit circuit de quantification des différences, dans la voie de prédiction, un étage de quantification inverse, comprenant lui-même en série d'une part un deuxième circuit de quantification inverse et d'autre part un additionneur des sorties desdits premier et deuxième circuits de quantification inverse. Les deux trains de signaux ainsi délivrés constituent respectivement une série d'informations de base et une série d'informations plus fines, qui permettent alors, l'une, la transmission, avec un niveau élevé de protection, d'images de qualité minimale suffisante pour une reconstitution de qualité moyenne et, l'autre, la transmission, avec un niveau de protection moindre, d'images de qualité améliorée. Les particularités et avantages de l'invention apparaîtront maintenant de façon plus détaillée dans la description qui suit et dans les dessins, donnés à titre d'exemples non limitatifs et dans lesquels: la figure 1 montre une exemple de réalisation d'un dispositif de codage selon l'invention; la figure 2 montre un exemple de réalisation d'un dispositif de décodage selon l'invention. Le dispositif de codage représenté sur la figure 1 comprend tout d'abord un circuit 10 de transformation cosinus discrète Cette transformation, effectuée à partir de blocs d'image ici de format 8 x 8 point d'image (ou pixels), assure la conversion des signaux numériques reçus sur son entrée (et correspondant à des images) en un bloc de 8 x 8 coefficients, dont le premier représente la valeur moyenne des niveaux de gris des pixels du bloc considéré et dont les soixante-trois autres représentent les différentes fréquences spatiales présentes dans ce bloc. Un circuit de quantification 20 assure alors la quantification de chacun de ces coefficients de sortie du circuit 10 Cette quantification est liée d'une part à la position du coefficient considéré dans le bloc 8 x 8 (les hautes fréquences spatiales sont moins perceptibles par l'oeil humain et la quantification des coefficients correspondants peut donc être effectuée avec un pas de quantification plus grand donnant une quantification moins précise) et d'autre part à un facteur de quantification, lié au débit comme on le décrit ci-dessous Les valeurs issues de cette quantification sont alors fournies à un circuit 30 de codage à longueur variable, en sortie duquel est prévue une mémoire-tampon 40 de stockage des mots codés En fonction du remplissage de cette mémoire 40, un circuit de régulation de débit 50 prévu en sortie de ladite mémoire renvoie vers le circuit de quantification 20 le facteur de quantification mentionné plus haut et dont la valeur, liée à ce remplissage, permet une modification du pas de quantification de façon que ladite mémoire 40 ne déborde ni ne se vide Une telle chaîne de codage avec régulation du débit est décrite dans le document cité et ne le sera donc pas davantage ici Les signaux de sortie de la mémoire 40 sont des signaux codés correspondant à un niveau de qualité déterminé, noté LQ sur la figure 1. Les valeurs issues de la quantification sont également fournies à un circuit de quantification inverse 60. Un soustracteur 105 permet alors de calculer la différence entre les coefficients d'origine présents en sortie du circuit de transformation cosinus discrète 10 et, en sortie du circuit , ces mêmes coefficients après quantification puis quantification inverse Ces différences sont alors envoyées, pour une quantification plus fine et un codage de ces nouvelles valeurs quantifiées, vers une deuxième chaîne de codage De façon similaire à la précédente, cette dernière comprend un deuxième circuit de quantification 115, avec un pas de quantification plus fin que celui du premier circuit de quantification, suivi d'un deuxième circuit 125 de codage à longueur variable, en sortie duquel est prévu une mémoire- tampon 135 En fonction du remplissage de cette mémoire 135, un deuxième circuit de régulation 145 renvoie vers le deuxième circuit de quantification 115 un facteur de quantification. Comme précédemment, ce facteur conjugue ses effets avec ceux du choix du pas de quantification pour assurer la régulation du débit de la mémoire 135 En raison de la quantification complémentaire plus fine réalisée par le circuit 115, les signaux de sortie de cette mémoire 135 sont des signaux codés correspondant à un niveau de qualité noté HQ et supérieur à celui observé en sortie de la première mémoire 40. Un deuxième additionneur 165 permet alors de calculer la somme des coefficients présents en sortie du circuit de quantification inverse 60 et des coefficients présents en sortie d'un deuxième circuit 155 de quantification inverse disposé en sortie du deuxième circuit de quantification Cette somme est envoyée vers un circuit de transformation cosinus discrète inverse 70 assurant la conversion inverse de celle exécutée par le circuit 10, c'est-à-dire restituant à partir des coefficients DCT des signaux numériques correspondant à des blocs de 8 x 8 pixels Ces signaux sont envoyés vers une première entrée d'un deuxième additionneur 85 dont la sortie est stockée dans une mémoire d'image 75 La sortie de cette mémoire 75 est envoyée vers un étage de compensation de mouvement qui comprend un circuit d'estimation de mouvement 80 et un circuit de compensation de mouvement 90 (c'est ce circuit 90 qui, sur une première entrée, reçoit la sortie de ladite mémoire 75) Le circuit 80 reçoit ici les signaux numériques d'entrée du dispositif de codage et détermine ici, pour chaque bloc d'image, un vecteur de déplacement représentatif de son mouvement par rapport au bloc correspondant de l'image précédente (cette détermination est connue sous le nom de reconnaissance bloc à bloc, ou "block matching" en anglais) Le vecteur ainsi déterminé est envoyé vers la deuxième entrée du circuit de compensation de mouvement , et celui-ci délivre un bloc prédit dont la différence avec le bloc précédent est déterminée dans un soustracteur 100 placé en amont du circuit de transformation cosinus discrète 10 Le bloc prédit est également renvoyé vers une deuxième entrée de l'additionneur 85 Le soustracteur 100 reçoit sur une première entrée la sortie d'un circuit 95 de conversion de format qui, lui-même, reçoit les signaux numériques d'entrée du dispositif, correspondant à des images pour les présenter, à sa sortie, par blocs Les signaux numériques présents sur l'entrée du circuit 10 ne sont donc pas les signaux d'entrée du dispositif de codage, correspondant aux blocs d'image successifs, mais des signaux représentant la différence entre chaque bloc d'image d'origine et le bloc prédit qui en est déduit après les opérations effectuées dans la voie de prédiction allant de l'entrée du circuit de quantification inverse 60 à la sortie du circuit de compensation de mouvement 90. En l'absence des éléments 105 à 165, la voie qui comprend les circuits 60, 70, 75, 80, 85, 90 constituerait une voie de prédiction classique La mise en place, conformément à l'invention, de ces éléments 105 à 165, permet d'opérer une quantification améliorée, plus fine, à partir de laquelle est effectué d'une part le codage complémentaire conduisant, en sortie de la mémoire 135, aux signaux codés de qualité renforcée et d'autre part une prédiction plus fine que ladite prédiction classique. Bien entendu, la présente invention n'est pas limitée à l'exemple de réalisation décrit et représenté. L'invention concerne également un dispositif de décodage apte à décoder des signaux préalablement codés à l'aide d'un dispositif tel que celui de la figure 1. Un exemple de réalisation d'un tel dispositif de décodage est représenté sur la figure 2 Ce dispositif comprend, dans cet exemple, tout d'abord une première voie de décodage, comprenant en série un circuit 225 de décodage à longueur variable, un troisième circuit 260 de quantification inverse selon ledit pas de quantification déterminé, un circuit 210 de transformation cosinus discrète inverse, et un étage de compensation de mouvement Cet étage comprend lui-même un circuit 290 de compensation de mouvement, délivrant comme au codage l'information de prédiction, et un troisième additionneur 265 qui reçoit sur ses deux entrées la sortie du circuit de quantification inverse et celle dudit circuit de compensation de mouvement Cet additionneur 265 délivre les signaux décodés envoyés d'une part vers la sortie du dispositif de décodage et d'autre part, par l'intermédiaire d'une mémoire d'image 275, vers l'entrée dudit circuit de compensation de mouvement Le dispositif de décodage comprend également une deuxième voie de décodage comprenant, elle, en série, un deuxième circuit 325 de décodage à longueur variable, un quatrième circuit 355 de quantification inverse selon ledit pas de quantification plus fin que le premier, et un quatrième additionneur 365 Cet additionneur reçoit sur ses deux entrées les sorties desdits troisième et quatrième circuits de quantification inverse 260 et 355, et ses signaux de sortie sont fournis à l'entrée du circuit 210 de transformation cosinus discrète inverse. Dans ce dispositif de décodage, la première voie de décodage reçoit les signaux codés correspondant au niveau de qualité déterminé noté précédemment LQ, et la deuxième voie de décodage reçoit les signaux codés correspondant au niveau de qualité amélioré noté précédemment HQ L'addition des informations ainsi décodées dans chacune des deux voies permet de reconstruire en sortie du dispositif de décodage des images ayant cette qualité dite de niveau amélioré Si, pour une raison quelconque, on est en mesure de ne recevoir que les signaux codés dits LQ qui bénéficient d'un niveau de protection accru lors de leur transmission, un interrupteur 390, représenté en trait interrompu sur la figure 2, permet de mettre hors circuit la deuxième voie de décodage Cette figure 2 est alors ramenée au schéma classique, à une seule voie de décodage recevant lesdits signaux codés LQ et ne délivrant que des images reconstituées ayant la qualité LQ dite de niveau déterminé. REVENDICATIONS 1 Dispositif de codage de signaux numériques correspondant à des images subdivisées en blocs, composé d'une première voie de codage, comprenant en série un circuit de transformation cosinus discrète, un circuit de quantification avec un pas de quantification déterminé, un circuit de codage à longueur variable, et une mémoire-tampon délivrant des signaux codés de niveau de qualité déterminé, ainsi qu'un circuit de régulation de débit, et d'une voie de prédiction, comprenant en série, en sortie dudit circuit de quantification, un circuit de quantification inverse, un circuit de transformation cosinus discrète inverse, un additionneur, une mémoire d'image et un étage de compensation de mouvement, ainsi qu'un soustracteur prévu pour retrancher desdits signaux numériques les signaux prédits de sortie dudit étage, et caractérisé en ce qu'il comprend: (a) une deuxième voie de codage, comprenant elle-même en série un circuit de calcul de la différence entre les signaux de sortie du circuit de transformation cosinus discrète et du circuit de quantification inverse, un circuit de quantification de ces différences avec un deuxième pas de quantification plus fin que le premier, un circuit de codage des différences ainsi quantifiées et une mémoire de stockage de ces différences codées, ainsi qu'un deuxième circuit de régulation de débit, les signaux codés délivrés par ladite mémoire de stockage de la deuxième voie de codage étant d'un niveau de qualité supérieur aux signaux codés délivrés par la mémoire de la première voie de codage; (b) en sortie dudit circuit de quantification des différences, dans la voie de prédiction, un étage de quantification inverse, comprenant lui-même en série d'une part un deuxième circuit de quantification inverse et d'autre part un additionneur des sorties desdits premier et deuxième circuits de quantification inverse. 2 Dispositif de décodage de signaux préalablement codés à l'aide d'un dispositif de codage selon la revendication 1, composé d'une première voie de décodage comprenant en série un circuit de décodage à longueur variable, un troisième circuit de quantification inverse selon ledit pas de quantification déterminé, un circuit de transformation cosinus discrète inverse, et un étage de compensation de mouvement comprenant lui-même un circuit de compensation de mouvement et un troisième additionneur qui reçoit sur une première entrée la sortie dudit circuit de transformation cosinus discrète inverse et sur une deuxième entrée la sortie dudit circuit de compensation de mouvement et qui délivre les signaux décodés envoyés d'une part vers la sortie du dispositif de décodage et d'autre part, par l'intermédiaire d'une mémoire d'image, vers l'entrée dudit circuit de compensation de mouvement, caractérisé en ce qu'il comprend une deuxième voie de décodage comprenant elle-même en série un deuxième circuit de décodage à longueur variable, un quatrième circuit de quantification inverse selon ledit pas de quantification plus fin que le premier, et un quatrième additionneur, ledit quatrième additionneur recevant sur ses deux entrées les sorties desdits troisième et quatrième circuits de quantification inverse et ses signaux de sortie étant fournis à l'entrée dudit circuit de transformation cosinus discrète inverse. 3 Dispositif de décodage selon la revendication 2, caractérisé en ce que la deuxième voie de décodage comprend en série, entre le quatrième circuit de quantification inverse et le quatrième additionneur, un interrupteur de mise hors circuit de ladite deuxième voie.