Brevet FR2689337A1 — publié le 19931001

Dispositif amplificateur hyperfréquence de puissance à haut rendement La présente invention se rapporte à l'amplification hyperfréquence de puissance à haut rendement. Elle trouve une application dans l'électronique en général et notamment dans l'électronique embarquée ou fonctionnant sur piles ou batteries, en particulier pour les dispositifs portatifs de radiotélécommunications ou antennes ou encore pour les dispos il tifs de chauffage de diélectriques industriels ou de type microonde. Il faut savoir que l'accroissement du rendement en puisance ajoutée d'un dispositif amplificateur, par exemple de 80 à 90%, va permettre de réduire d'environ 50% la dissipation de puissance par ledit dispositif amplificateur et par conséquent doubler, à puissance dissipée égale, la puissance utile absorbée par la charge. Il en résulte qu'il est de plus en plus recherché d'obtenir un haut rendement en puissance ajoutée dans les dispositifs amplificateurs de puissance à cause de la réduction de la masse, du volume et du prix des refroidisseurs que procure un tel haut rendement. On entend ici par rendement en puissance ajoutée le rapport entre la puissance utile absorbée par la charge moins la puissance du signal radiofréquence appliqué à l'entrée du dispositif et la puissance d'alimentation continue fournie audit dispositif. Dans le document "Amplifier has- 85% efficiency..." D.R. LOHRMANN, Electronic Design, mars 1966, pages 38-43, il est décrit un dispositif amplificateur de puissance à haut rendement. Ce dispositif comprend - un élément actif formant commutateur analogique ayant un état fermé basse impédance et un état ouvert haute impédance - des moyens de commande pour faire passer périodiquement l'élément actif entre les deux états ; - des premiers et seconds moyens de polarisation de l'élément actif ; et - un circuit de charge. La clé essentielle de cette structure est l'utilisation d'un élément actif formant commutateur analogique, ici un transistor bipolaire fonctionnant en mode saturé/bloqué qui permet d'améliorer le rendement en puissance ajoutée jusqu'à atteindre une valeur de rendement de 85%. En pratique, cette valeur de rendement est atteinte avec un circuit de charge du type filtre conventionnel passe-bas ou passe-bande et avec les deux conditions suivantes - 1) le courant et la tension de sortie du transistor sont sensiblement en opposition de phase ; et - 2) la tension traversant le transistor est sensiblement égale à zéro pendant l'état fermé. Toutefois, une telle structure n'a permis d'atteindre une valeur de rendement de 85% que pour des fréquences de fonctionnement inférieures à 70 Mégahertz. Dans le Brevet US 3 919 655, il est décrit un dispositif amplificateur de haut rendement vérifiant les deux premières conditions ci-dessus et dans lequel le circuit de charge est optimisé de façon à satisfaire en outre deux autres conditions, à savoir - 3) la tension traversant le transistor est sensiblement égale à zéro durant la période transitoire entre l'état ouvert et l'état fermé ; et - 4) la dérivée temporelle de la tension à travers le transistor est sensiblement égale à zéro à la fin de l'état ouvert La réalisation de ces conditions dans le cas d'un commutateur quasi-idéal consiste à décaler dans le temps le courant et la tension lors des transitions état fermé-état ouvert et réciproquement, et permet par conséquent une réduction de la dissipation d'énergie dans le commutateur durant lesdites transitions. En pratique, le circuit de charge est formé d'un premier circuit aval ayant une entrée connectée en série avec l'élément actif et une sortie, ledit premier circuit aval comprenant au moins un premier élément capacitif en série et un premier élément inductif en série, dont les valeurs sont choisies de façon à satisfaire les conditions 1 à 4 mentionnées ci-avant. Or, on constate que lorsque la fréquence de fonctionnement augmente, la durée des transitions état ouvert-état fermé et réciproquement devient de plus en plus importante par rapport à la durée totale d'une période en raison des caractéristiques intrinsèques du transistor fonctionnant en mode saturé-bloqué à haute fréquence et notamment en raison des capacités nonlinéaires dudit transistor qui ont l'inconvénient de prendre de plus en plus d'importance, au fur et à mesure que la fréquence du signal appliqué à l'entrée du dispositif amplificateur augmente. En première approximation, on peut dire que la durée des transitions a deux composantes, la première liée au temps de commutation du transistor, et la deuxième liée au circuit de charge. Quand la fréquence de fonctionnement est relativement basse, la première composante est négligeable et les conditions 1 à 4 peuvent se réaliser. Par contre, en hyperfréquence, la première composante domine le comportement de transition ainsi que la durée de transition du circuit, les conditions 2, 3 et 4 mentionnées ci-avant deviennent par conséquent difficilement vérifiables. Ainsi, les rendements de 70% à 90% mentionnés ci-avant pour des transistors fonctionnant en mode saturé/bloqué n'ont été obtenus jusqu'à présent que pour des fréquences de fonctionnement ne dépassant pas la centaine de mégahertz. La présente invention vient justement apporter une solution à ce problème. Ainsi, un but de l'invention est de réaliser un dispositif amplificateur de puissance à haut rendement pour des fréquences supérieures à quelques centaines de mégahertz. Un autre but de l'invention est de fournir un dispositif amplificateur hyperfréquence de puissance à haut rendement ayant un circuit de charge permettant d'avoir le courant et la tension en opposition de phase et de réduire la durée des transitions état ouvert-état fermé et réciproquement. L'invention porte sur un amplificateur du type décrit ci-avant. Selon une définition générale de 1 invention, le circuit de charge comprend en outre un second circuit aval possédant une entrée couplée en série à la sortie du premier circuit aval et une sortie, ledit second circuit aval comprenant au moins un second élément inductif monté en série et un second élément capacitif monté en parallèle, la valeur des éléments capacitif et inductif des premier et second circuits aval étant choisie de telle sorte que le courant et la tension de fonctionnement de l'élément actif sont sensiblement en opposition de phase et que la durée des transitions état ouvert-état fermé et réciproquement est réduite, ce qui permet de réduire la puissance dissipée du dispositif. Plus précisément, la durée des transitions état ouvert-état fermé et réciproquement est réduite en agençant les éléments capacitifs et inductifs du circuit de charge de telle sorte que l'impédance dudit circuit de charge et de la capacité de sortie de l'élément actif présente, à des fréquences harmoniques de rang supérieur à la fréquence fondamentale de fonctionnement, une partie réelle et une partie imaginaire ainsi qu'un rapport entre ladite partie réelle et le produit entre ladite partie imaginaire et le rang de l'harmonique voisin de zéro. En pratique, l'élément actif est un transistor bipolaire apte à fonctionner en mode bloqué/saturé. Avantageusement, le transistor fonctionne en régime de faible saturation, ce qui permet de réduire le temps de commutation du transistor par rapport à un régime de forte saturation. En effet, dans un régime de faible saturation, la durée pendant laquelle le transistor est fermé est relativement courte, et les capacités non linéaires sont moins saturées. Par exemple, la durée de saturation est inférieure ou égale à environ un tiers de la durée totale d'une période. Avantageusement, le transistor bipolaire est à hétérojonction. Selon un mode de réalisation préféré de l'invention, le premier circuit aval comprend en outre un élément capacitif supplémentaire monté en parallèle. D'autres caractéristiques et avantages de l'invention apparaîtront à la lumière de la description détaillée ci-après et des dessins annexés sur lesquels - la figure 1 est un synoptique général de l'amplificateur en émetteur commun selon l'invention - la figure 2 est un synoptique général de l'amplificateur en montage base commune selon l'invention - la figure 3 est un synoptique général de l'amplificateur en montage collecteur commun selon l'invention - la figure 4 est un chrono gramme illustrant la tension de collecteur en fonctionnement traversant le transistor selon l'invention - la figure 5 est un chronogramme illustrant le courant de collecteur traversant le transistor selon l'invention - la figure 6 est une courbe illustrant la variation du courant de collecteur en fonction de la tension de collecteur pour des courants de base constants selon l'invention - la figure 7 est une courbe illustrant la variation du courant de collecteur en fonction de la tension de collecteur selon l'invention ; et - la figure 8 est une courbe représentant le rendement en puissance ajoutée de l'amplificateur en fonction de la fréquence selon l'invention. Sur la figure 1, on a représenté un amplificateur hyperfréquence de puissance à haut rendement selon l'invention. L'architecture de l'amplificateur selon l'invention est articulée autour d'un élément actif 10 formant commutateur analogique ayant un état fermé basse impédance et un état ouvert haute impédance. En pratique, l'élément actif 10 est un transistor bipolaire fonctionnant en mode bloqué/saturé. Par exemple, il s'agit d'un transistor bipolaire à hétérojonction en arséniure de gallium. Sur la figure 1, le transistor est monté en émetteur commun. Comme on le verra plus en détail ci-après, d'autres configurations telles qu'en base commune ou en collecteur commun sont réalisables selon l'invention. Des premiers et seconds moyens de polarisation 20 et 30 sont prévus pour imposer le point de fonctionnement. Plus précisément, les premiers moyens de polarisation 20 comprennent un élément inductif 22 dont une borne est reliée à la base du transistor 10 et une source de tension continue 24 dont la borne positive est reliée à l'autre borne de l'élément inductif 22 et dont la borne négative est reliée à la masse. De leur côté, les seconds moyens de polarisation 30 comprennent un élément inductif 32 dont une borne est reliée au collecteur de transistor 10 et une source de tension continue 34 dont la borne positive est reliée à l'autre borne de l'élément inductif 34 et dont la borne négative est reliée à la masse. Des moyens de commande 70 vont générer des signaux qui attaquent la base du transistor 10 pour faire passer périodiquement le transistor en mode saturé/bloqué. Plus précisément, les moyens de commande 70 comprennent un générateur 72 de signaux hyperfréquences d'impédance interne 74 et de capacité interne 76. En pratique, des moyens adapteurs d'entrée 80 sont intercalés entre les moyens de commande 70 et la base du transistor 10 pour adapter les signaux hyperfréquences qui vont attaquer la base du transistor. Par exemple, les moyens adapteurs d'entrée 80 comprennent un élément capacitif en parallèle 81, un élément inductif en série 82 et un autre élément capacitif en parallèle 83. Le dispositif amplificateur hyperfréquence est fermé sur une charge 60 comprenant un élément résistif 62. Selon l'invention, des premier et second circuit aval 40 et 50 sont prévus en cascade entre l'élément actif 10 et la charge 60. En pratique, le premier circuit aval 40 comprend au moins un élément inductif 42 dont une borne est reliée au collecteur du transistor 10 et un élément capacitif 44 dont une armature est reliée à l'autre borne de l'élément inductif 42. Le cas échéant, en fonction des caractéristiques intrinsèques du transistor 10 notamment en fonction des capacités émetteur/base, émetteur/collecteur et base/collecteur, il peut être prévu en outre un élément capacitif 46 dont une armature est reliée au collecteur du transistor 10 et dont l'autre armature est reliée au potentiel de la masse. De son côté, le second circuit aval 50 comprend un élément inductif 52 dont une borne est reliée à l'autre armature de l'élément capacitif 44 et un élément capacitif 56 dont une armature est reliée à la borne de l'élément inductif 52 et dont l'autre borne est reliée au potentiel de la masse. Les premier et second circuits avals sont chacun du type passe bande ou passe-bas. La combinaison des deux assurent une pente de courant collecteur très abrupte lors des transitions de l'état fermé à l'état ouvert et réciproquement, ce qui réduit la durée desdites transitions et par conséquent la puissance dissipée du dispositif amplificateur. Il est à remarquer ici que le dispositif d'amplification selon l'invention diffère de celui du Brevet US 3 919 655 décrit ciavant par le fait qu'il a besoin des premier et second circuits aval montés en cascade entre le transistor et la charge au lieu d'un seul circuit et par le fait que la valeur des éléments constitutifs desdits premier et second circuits avals est choisie pour réduire la durée des transitions état ouvert-état fermé et réciproquement, au lieu d'introduire un décalage temporel entre le courant et la tension lors desdites transitions. Très avantageusement, la durée des transitions état ouvert-état fermé et réciproquement est réduite en agencant les éléments inductifs et capacitifs du circuit de charge 40, 50, 60, de telle sorte que l'impédance dudit circuit de charge et de la capacité de sortie du transistor présente à des fréquences harmoniques de rang supérieur à la fréquence fondamentale de fonctionnement une partie réelle et une partie imaginaire ainsi qu'un rapport entre ladite partie réelle et le produit entre ladite partie imaginaire et le rang de l'harmonique voisin de zéro. Avec les valeurs numériques mentionnées ci-après, le Demandeur a obtenu une réduction du ratio entre la durée des transitions et la durée d'une période à 1 Gigahertz de l'ordre de 50% par rapport à celui de la structure décrite en référence au Brevet US mentionné ci-avant fonctionnant à 10 Mégahertz. Dans le circuit selon l'invention, le courant de fonctionnement de l'élément actif peut présenter, lors du passage de fin de l'état ouvert au début de l'état fermé dudit élément actif, une valeur ayant un sens opposé à celui qu'il présente durant l'état fermé. Il est à remarquer que le courant de sens opposé correspond ici au stockage de charge dans la capacité non linéaire de sortie du transistor. Ainsi, pour un transistor donné et une capacité de sortie donnée, plus la valeur négative du courant de sortie est élevée, plus le stockage de charge est rapide et plus la durée de transition de tension est par conséquent réduite. Avantageusement, le transistor fonctionne en régime de faible saturation, ce qui permet de réduire le temps de commutation du transistor par rapport à un régime de forte saturation. En effet, dans un régime de faible saturation, la durée pendant laquelle le transistor est fermé est relativement courte, et les capacités non linéaires sont moins saturées. Par exemple, la durée de saturation est égale à environ un tiers de la durée totale d'une période. On se réfère maintenant aux figures 4 et 5 qui illustrent la tension et le courant de collecteur de l'amplificateur selon l'invention. Il est à remarquer que les signaux formant courant et tension de collecteur sont avantageusement des signaux en opposition de phase. A l'état fermé du transistor, la tension de collecteur VC est égale à la tension de saturation du transistor (c'est-à-dire proche du potentiel de la masse). De son côté, le courant de collecteur IC est à son maximum. Cette configuration est maintenue jusqu'au passage à l'état ouvert. Pendant la transition état fermé à état ouvert, la tension de collecteur VC croît jusqu'à atteindre son maximum à l'état ouvert. De son côté, le courant de collecteur IC diminue jusqu'à atteindre son minimum (ayant ici une valeur négative) à l'état ouvert. On observe aussi qu'il existe un temps très court pendant lequel le courant et la tension de collecteur ont simultanément une valeur de niveau non négligeable (avec IC et VC positifs). Un tel temps très court procure un meilleur rendement. Ainsi, selon l'invention, la valeur des éléments capacitifs et inductifs des premier et second circuits aval est choisie de telle sorte que le courant et la tension de fonctionnement du transistor présentent les chronogrammes décrits en référence aux figures 4 et 5. En pratique, en ce qui concerne le premier circuit aval, l'élément inductif 42 a une valeur de 59,62 nano-Henry, l'élément capacitif 44 a une valeur de 4,74 picofarads et l'élément capacitif 46 a une valeur de 0,24 picofarads. En ce qui concerne le second circuit aval, l'élément inductif 52 a une valeur de 11,28 nano-Henry et l'élément capacitif 56 a une valeur de 1,97 picofarads. En pratique, la charge 62 a une valeur de 50 ohms. La résistance interne 74 des moyens formant générateur 70 a une valeur de 50 ohms et la capacité interne 76 a une valeur de 200 picofarads. En ce qui concerne les moyens de polarisation, l'élément inductif 22 et l'élément inductif actif 32 ont une valeur respective de 500 nano-Henry. Avec de telles valeurs numériques, le Demandeur a obtenu un rapport entre la partie réelle de l'impédance du circuit de charge avec la capacité de sortie du transistor et le produit entre sa partie imaginaire et le rang de l'harmonique voisin de zéro. Avantageusement, ce rapport est de l'ordre de 0 à 1%, par exemple ici 0,2%. La valeur numérique de ces éléments est donnée à titre d'exemple. Bien entendu, d'autres valeurs peuvent convenir selon l'invention pour obtenir des tensions et courant de collecteur présentant des chronogrammes sensiblement identiques à ceux décrits en référence aux figures 4 et 5. Pour une configuration en émetteur commun tel que décrit en référence à la figure 1, la tension de base a une valeur de 0,34 Volt tandis que la tension de collecteur a une valeur de 5 Volts. Dans l'amplificateur décrit en référence à la figure 1, le transistor est monté en configuration émetteur commun. Toutefois, en fonction des applications et des niveaux de tension désirés en entrée et en sortie, il est possible d'utiliser des configurations de type base commune (figure 2) ou collecteur commun (figure 3). La topologie des circuits de charge pour chaque configuration peut être alors légèrement différente les unes des autres, notamment en ce qui concerne la polarisation du transistor. Il suffit de conserver l'effet transistor en adaptant les polarisations. Dans la configuration décrite en référence à figure 1 (émetteur commun), sous l'action répétitive du signal d'entrée généré par le générateur 72, le transistor 10 sera saturé (état fermé) ou bloqué (état ouvert). A l'état bloqué (ouvert), la tension de collecteur est imposée par la réponse transitoire du circuit de charge 40, 50 et 60. Au contraire, à l'état passant ou saturé (fermé), cette tension de collecteur est donnée par le transistor lui-meme. Le graphique de la figure 6 donne le courant statique de collecteur IC en fonction de la tension de collecteur VC en maintenant le courant de base IB constant. A chaque valeur du courant IB correspond une courbe IC en fonction de VC. Sur la figure 6, les courbes sont obtenues pour les valeurs suivantes de IB : 0,0 ; 0,2 ; 0,4 ; 0,6 ; 0,8 et 1 mA. On observe que les courbes obtenues sont sensiblement parallèles à l'axe des VC. Sur la figure 7, on a représenté une courbe illustrant la variation en dynamique du courant de collecteur IC en fonction de la tension de collecteur. On observe que la tension de collecteur a des pics autour de 11 Volts à l'état ouvert. On observe que le courant de collecteur IC a une valeur négative (à son minimum IC=0,0025 A) lorsque le transistor passe de la fin de l'état ouvert au début de l'état fermé. Au contraire, le courant de collecteur IC a une valeur positive lorsque le transistor passe de la fin de l'état fermé au début de l'état ouvert. Il est à remarquer que la courbe décrite en référence à la figure 7 a une forme générale de "patate". Cette forme patatoide est caractéristique du dispositif amplificateur selon l'invention. Elle s'oppose notamment à la forme linéaire des amplificateurs de la classe A. On fait maintenant référence à la figure 8. Il s'agit de la courbe illustrant le rendement en puissance ajoutée en fonction de la fréquence de fonctionnement du transistor. Le Demandeur a obtenu avec l'amplificateur décrit en référence aux figures 1, 4 et 5 un rendement en puissance ajoutée de l'ordre de 80% pour une fréquence de 1 gigahertz. Il est à observer que sur la figure 8, le maximum de rendement survient autour du gigahertz sur une bande d'environ 100 mégahertz. En pratique, le taux de réjection d'harmoniques du second ordre est supérieur à 70 décibels. A noter qu'avec un signal d'entrée de forme carrée, le rendement est de 84% en conservant la bande passante de l'amplificateur. Il est à noter que la polarisation du transistor s'effectue à travers les inductances 22 et 32 par les sources en tension continue 24 et 34 respectivement. Ces inductances 22 et 32 ne sont pas nécessairement des selfs de choc, elles font partie des moyens adaptateurs d'entrée et contribuent à l'amélioration du rendement en puissance de l'amplificateur. D'une façon générale, l'amélioration du rendement en puissance ajoutée en hyperfréquence résulte de la combinaison du mode de fonctionnement du transistor et de la valeur des éléments inductifs et capacitifs des circuits de charge. Revendications 1. Dispositif amplificateur hyperfréquence de puissance comprenant - un élément actif (10) formant commutateur analogique ayant un état fermé basse impédance et un état ouvert haute impédance - des premiers et seconds moyens de polarisation dudit élément actif (20,30) - un circuit de charge comprenant un premier circuit aval (40) ayant une entrée connectée en série à l'élément actif et une sortie, ledit premier circuit aval comprenant au moins un premier élément capacitif en série (44) et un premier élément inductif en série (42) ; et - des moyens de commande (70,80) pour faire passer périodiquement l'élément actif (10) entre les deux états, caractérisé en ce qu'il comprend en outre un second circuit aval (50) possédant une entrée couplée en série à la sortie du premier circuit aval (40) et une sortie (60), ledit second circuit aval comprenant au moins un élément inductif (62) monté en série et un élément capacitif (56) monté en parallèle et en ce que la valeur des éléments capacitifs et inductifs des premier et second circuits aval (40 et 50) est choisie de telle sorte que le courant de fonctionnement et la tension de l'élément actif (10) sont en opposition de phase et que la durée des transitions état ouvert-état fermé et réciproquement est réduite. 2. Dispositif selon la revendication 1, caractérisé en ce que les éléments actifs et inductifs du circuit de charge sont agencés de telle sorte que l'impédance dudit circuit de charge et de la capacité de sortie du transistor présente, à des fréquences harmoniques de rang supérieur à celui de la fréquence fondamentale, une partie réelle et une partie imaginaire ainsi qu'un rapport entre ladite partie réelle et le produit entre ladite partie imaginaire et le rang de l'harmonique voisin de zéro. 3. Dispositif selon l'une des revendications précédentes, caractérisé en ce que l'élément actif (10) est un transistor bipolaire apte à fonctionner en mode bloqué/saturé. 4. Dispositif selon la revendication 3, caractérisé en ce que le transistor bipolaire est à hétérojonction. 5. Dispositif selon la revendication 3 ou la revendication 4, caractérisé en ce que le transistor fonctionne en régime de faible saturation. 6. Dispositif selon la revendication 5, caractérisé en ce que la durée de saturation est inférieure ou égale à environ un tiers de la durée totale d'une période de fonctionnement du transistor. 7. Dispositif selon l'une des revendications précédentes, caractérisé en ce que le courant du transistor, lors du passage de la fin de l'état ouvert au début de l'état fermé, présente une valeur ayant un sens opposé à celui qu'il présente lors du passage de la fin de l'état fermé au début de l'état ouvert. 8. Dispositif selon l'une des revendications précédentes, caractérisé en ce que le transistor (10) est agencé selon le montage du type émetteur commun ou du type base commune et en ce que le courant de fonctionnement statique du transistor a une valeur négative lors du passage de la fin de l'état ouvert au début de l'état fermé. 9. Dispositif selon l'une des revendications 1 à 7, caractérisé en ce que le transistor (10) est agencé selon le montage du type collecteur commun et en ce que le courant de fonctionnement statique dudit transistor a une valeur positive lors du passage de la fin de l'état ouvert au début de l'état fermé. 10. Dispositif selon l'une des précédentes revendications, caractérisé en ce que le premier circuit aval (40) comprend en outre un élément capacitif supplémentaire (46) monté en parallèle avec l'élément actif.