Brevet FR2693030A1 — publié le 19931231

PROCEDE DE REAT.ISATION D'UN TRANSISTOR A EFFET DE CHAMP L'invention concerne un procédé de réalisation d'un transistor à effet de champ et notamment un transistor à fils quantiques. Dans le domaine des composants fonctionnant à très hautes fréquences déjà plusieurs composants ont fait leurs preuves : TEGFET (two dimensional electron gas field effect transistor) aussi nommé HEMT (high electron mobility transistor) ou MODFET (modulation doped field effect transistor). On connaît également un transistor désigné "UNIFET" tel que représenté en figure 1. Ce transistor est conçu de multiples "fils quantiques" de longueur submicronique, liant la source et le drain et commandés par une grille métallique submicronique. En figure 2, on a représenté une vue en perspective de ce transistor. Sur cette figure, la métallisation de grille a été représentée par la bande en pointillés et recouvre l'ensemble des trous et espaces entre trous. Les fils quantiques du dispositif sont les différents espaces entre trous permettant de constituer des "canaux" de largeur réduite (0,05 à 0,25 pm). Les trous ont pour effet de réaliser ces canaux. Ainsi, la source et le drain sont reliés entre eux par des fils quantiques. La technologie permettant de réaliser le recess et le dépôt métallique de la grille de ce dispositif a été réalisée par une triple superposition de lithographies définies par masquage électronique. Sur une épitaxie de type TEGFET (figure 3a), on définit conventionnellement une surface active par gravure de MESA (ou par implantation ionique tel que du bore). On dépose les contacts ohmiques de source et de drain (figure 3b). Pour ce qui concerne la grille (gravure et dépôt métallique) on définit la structure par masquage électronique. On grave tout d'abord une rainure par voie seiche ou humide (figure 3c). Ensuite, on grave les points unidimensionnels (lD) par une gravure sèche ou humide (figure 3d). A l'endroit où la gravure de ces points a eu lieu, il est ensuite impossible de faire passer un courant. Les canaux conducteurs se situent entre les points gravés. L'idée maintenant est de rapprocher les points gravés de telle manière que les canaux soit suffisamment étroits (en tenant compte de la désertion latérale induite par le potentiel de surface du semiconducteur), pour qu une quantification ait lieu dans le sens de la grille. Finalement, on dépose une grille Schottky sur toute la structure (figure 3e). Le problème est cependant de réaliser de façon reproductible des transistors à effet de champ fonctionnant à de très hautes fréquences (millimétriques) et présentant un facteur de bruit faible. L'invention concerne une technologie autoalignée permettant la réalisation d'un tel dispositif (UNIFET) ayant des éléments électriques parasites plus faibles par rapport au transistor UNIFET réalisé par le procédé précédent. Cette technologie permet également la réalisation de grilles "champignon", qui permettent de réduire la résistance de grille et ainsi diminuer le facteur de bruit. L'invention concerne donc un procédé de réalisation d'un transistor à effet de champ, caractérisé en ce qu'il comporte les étapes suivantes Etape 1 : réalisation sur une couche de matériau semiconducteur d'au moins une première couche d'un matériau électrosensible présentant une première sensibilité électronique et d'une deuxième couche d'un matériau électrosensible présentant une deuxième sensibilité électronique plus faible que la première sensibilité Etape 2 : insolation électronique à une puissance d'insolation déterminée, permettant d'insoler la première couche selon au moins une bande sans insoler la deuxième couche, et une insolation électronique à une puissance d'insolation supérieure à la puissance d'insolation précédente permettant d'insoler la deuxième couche en des zones situées sur la bande Etape 3 : développement des couches de façon à éliminer les parties insolées de ces couches Etape 4 : gravure chimique du matériau semiconducteur situé sous la bande Etape 5 : gravure plasma directive du matériau semiconducteur situé sous les zones Etape 6 : suppression de la deuxième couche Etape 7 : métallisation de l'ensemble Etape 8 : retrait de la première couche et de la couche de métal située sur cette couche. Les différents objets et caractéristiques de l'invention apparaîtront plus clairement dans la description qui va suivre ainsi que dans les figures annexées qui représentent - les figures 1 à 3e, des dispositifs de l'art connu décrits précédemment - les figures 4a à 4e, un procédé de réalisation d'un transistor à effet de champ selon l'invention ; - les figures Sa à 5e, une variante du procédé de réalisation selon l'invention ; - les figures 6a à 6f, une autre variante du procédé de réalisation selon l'invention. En se reportant aux figures 4a à 4e, on va tout d'abord décrire un procédé de réalisation d'im transistor à effet de champ tel que celui des figures 1 et 2. Etape 1 Partant de couches en matériaux semiconducteurs telles que celles des figures 3a par exemple et désignées globalement SC sur la figure 4a, on dépose à la surface de ce matériau semiconducteur une première couche Sl d'un matériau électrosensible et une deuxième couche S2 d'un autre matériau électrosensible. La sensibilité électronique de la couche Sl est supérieure à celle de la couche S2. Les matériaux constituant les couches Sl et S2 sont connus dans la technique. Etape 2 On procède ensuite à l'insolation des couches Sl et S2 à l'aide d'un faisceau d'électrons. Une exposition sous une densité électronique inférieure à une valeur déterminée permet d'insoler la couche Sl dont la sensibilité est plus faible que celle de la couche S2 et cela sans quasiment insoler la couche S2. Lors de cette insolation une bande telle que Bl est insolée dans la couche Sl. Une autre exposition sous une densité électronique plus élevée permet d'insoler la couche S2 et cela dans des zones Tl, T2 situées au-dessus de la bande Bl. Ces deux expositions peuvent être effectuées l'une avant l'autre ou simultanément. Les zones Tl, T2 permettent de définir entre les zones des points quantiques qui serviront de canaux (fils quantique)s de part et d'autre de la bande Bl. Etape 3 La structure insolée est développée de façon à éliminer les parties insolées des couches Sl et S2. On obtient la structure telle que représentée en figure 4b. Etape 4 Comme cela est représentée en figure 4c, la bande Bl est soumise à une gravure chimique de façon à éliminer dans la bande BI, la première couche de semiconducteur (GaAsn). Etape 5 : A travers les ouvertures des zones Tl, T2 de la couche S2 on procède à une attaque ionique réactive RIE (Reactive Ion Etching) de façon à réaliser sous les zones Tl, T2 des trous qui définissent entre les trous des fils quantiques. Cette gravure se fait de façon à éliminer tout ou partie de la deuxième couche de semiconducteur (AlGaAsn). On obtient ainsi la structure de la figure 4d. Etape 6 La deuxième couche S2 de matériau électrosensible est enlevée (figure 4e), par gravure plasma par exemple. Etape 7 L'ensemble de la structure est soumise à un dépôt métallique. Etape 8 On procède à un retrait de la couche Si ce qui enlève aussi le métal situé sur la couche S1. Il ne reste du métal que dans la bande Bl et dans les gravures des trous. Ce procédé a donc permis de réaliser la partie centrale du dispositif de la figure 2. Le drain et la source situés de part et d'autre de cette partie centrale (sur la figure 2) sont réalisés selon les procédés connus. En se reportant aux figures 5a à 5e on va maintenant décrire une variante du procédé de l'invention. Etape 1: On réalise sur le semiconducteur SC les dépôts successifs de couches Si, S2, S3, S4 de matériaux électrosensibles. Les sensibilités respectives de ces trois résines doivent respecter les inégalités suivantes en désignant les sensibilités des couches par leurs références elles-mêmes : S2 S4 Si S S3 S2 Les couches S3 et S4 auront pour rôle de réaliser une métallisation dans la bande Bi, sous forme de "champignon" et de définir la forme de ce champignon. Etape 2 Comme précédemment une irradiation électronique à faible dose insole principalement la couche Si mais également les couches 53 et S4. Cependant, la couche S2 n'est pas insolée. L'insolation des couches Si, S3, S4 se fait sous forme d'une bande Bi. Selon les inégalités des sensibilités indiquées précédemment, la couche S3 étant la plus sensible présente une plus grande surface d'insolation. Une insolation d'importance plus grande et localisée dans les zones Tl, T2 définit des insolations dans la couche S2. Etape 3 L'ensemble de la structure est développée pour éliminer le matériau insolé précédemment. On obtient la structure représentée en figure 5b. Etape 4 Comme précédemment, la bande Bl du semiconducteur SC mis à nu est soumise à une gravure chimique (figure 5c) de façon à éliminer la première couche de semiconducteur (GaAs n par exemple). Etape 5 : A travers les ouvertures des zones Ti, T2 de la couche S2 on procède à une attaque RIE du semiconducteur de façon à définir, entre les trous gravés, les fils quantiques (figure 5d). Etape 6 La couche S2 électrosensible est ensuite gravée dans la bande Bi, par gravure plasma par exemple. On obtient la structure de la figure 5e. Etape 7 On réalise une métallisation directive de la structure pour métalliser le fond des trous et le fond de la bande Bl. On obtient une métallisation telle que représentée en figure Sf. Les couches S3 et S4 permettent d'accroître la hauteur de la couche de métallisation dans la bande Bi. La couche S3 permet d'avoir une zone d'air entre les couches S2, S3 et 54 et le métal ce qui évitera que les zones Ml-M2 d'une part et M' 1-M' 2 d'autre part se court-circuitent. Etape 8 Ensuite, les couches S1, S2, S3, S4 sont éliminées. Les figures 6a à 6f concernent un perfectionnement des procédés précédents et notamment du procédé décrit en relation avec les figures 5a à 5e. L'objet de ce perfectionnement de prévoir, lors du dépôt des couches Si et S2 précédentes, une couche métallique (germanium par exemple) entre les couches S1 et S2. En effet, la gravure directive des zones Ti, T2 par gravure plasma dans les ouvertures définies dans la résine S2 représente une étape critique du procédé. La gravure plasma de GaAs n'étant pas parfaitement sélective par rapport à S2, une perte de contrôle dimensionnel de la zone est possible. L'utilisation d'une fine couche de définition résistante au plasma de gravure GaAs (quelques dizaines de nanomètres de Germanium par exemple), insérée entre Si et S2 devrait permettre de résoudre ce probleme. Cette couche est alors gravée par gravure plasma directive à travers S2. Ce principe est schématisé figures 6a à 6f pour une réalisation d'une grille champignon, mais est évidemment transposable à la réalisation d'une grille triangulaire telle qu'on peut l'obtenir avec le procédé des figures 4a à 4e. Comme cela est représenté en figure 6a, une couche métallique Ge est donc prévue entre les couches Si et S2. Les couches Si, S3, S4 sont insolées. La couche Ge étant finie (quelques dizaines de nm), l'insolation de la couche Si est possible. La couche S2 est également insolée dans les zones Tl et T2. La bande insolée des couches S3 et S4 et les zones Tl et T2 de la couche 52 sont développées. On obtient la structure de la figure 6b. Les zones Tl et T2 de la couche Ge étant à nu, on grave, par RIE, la couche Ge. On développe ensuite la bande insolée précédemment de la couche Si. On obtient la structure de la figure 6c. Comme représenté en figure 6d on pratique une gravure chimique du semiconducteur selon la bande Bl puis une gravure RIE (figure 6e) à travers les ouvertures des couches S2 et Ge des zones Tl et T2. Ensuite, les couches S2 et Ge sont gravées toujours par RIE sensiblement dans l'alignement de a couche S4 (figure 6f). La métallisation directive est réalisée. Enfin les couches Si, Ge, S2, S3, S4 sont éliminées. La couche Ge en raison de son épaisseur faire (quelques dizaines de nm, 20 nm par exemple) ne pose aucun problème de retrait. On voit donc que l'invention a permis de mettre en oeuvre une technologie autoalignée pour la réalisation de transistors à effet de champ à électron unidimensionnel et à multi-canaux. La technologie auto-alignée a comme objectif de réduire les éléments parasites du transistor et assurer une bonne reproductibilité. L'invention a permit de faire à la fois la gravure de la rainure de grille et le dépôt de grille métallique en une seule étape de masquage. Le principe de la technologie autoalignée destinée à la fabrication de transistors du type UNIFET est un prolongement des technologies de grille utilisées pour les transistors MESFET et TEGFET. L'idée est basée sur l'utilisation d'un seul système multicouche de résines électrosensibles présentant des sensibilités à l'irradiation électronique différentes. Après une séquence d'écriture électronique et de développement, on obtient un masque de métallisation approprié pour définir une grille du transistor UNIFET. REVENDICATIONS l. Procédé de réalisation d'un transistor à effet de champ, caractérisé en ce qu'il comporte les étapes suivantes Etape 1 : réalisation sur une couche de matériau semiconducteur (SC) d'au moins une première couche (Sl) d'un matériau électrosensible présentant une première sensibilité électronique et d'une deuxième couche (S2) d'un matériau électrosensible présentant une deuxième sensibilité électronique plus faible que la première sensibilité Etape 2 : insolation électronique à une puissance d'insolation déterminée, permettant d'insoler la première couche (Sl) selon au moins une bande (Bl) sans insoler la deuxième couche (52), et insolation électronique à une puissance d'insolation supérieure à la puissance d'insolation précédente permettant d'insoler la deuxième couche (S2) en des zones (Ti, T2) situées sur la bande (BI) Etape 3 : développement des couches (Si, S2) de façon à éliminer les parties insolées de ces couches Etape 4 : gravure chimique du matériau semiconducteur (SC) situé sous la bande (Bl) Etape 5 : gravure plasma directive du matériau semiconducteur situé sous les zones (Tl, T2) Etape 6 : suppression de la deuxième couche (S2) ; Etape 7 : métallisation de l'ensemble Etape 8 : retrait de la première couche (S1) et de la couche de métal située sur cette couche. 2. Procédé selon la revendication l, caractérisé en ce que : au cours de l'étape 1, une troisième (S3) et une quatrième (S4) couches en matériaux électrosensibles sont réalisées sur la deuxième couche (S2), les sensibilités des différentes couches électro-sensibles (Sl, S2, S3, S4) répondant aux inégalités S2 S4 SI S2 - Au cours de l'étape 2 les troisième et quatrième couches (S3, S4) sont également insolées selon la bande (Bl) et qu au cours de l'étape (3) elles sont développées - l'étape (7) est faite avant l'étape (6) - les étapes (6) et (8) sont faites en même temps et comportent le retrait des troisième et quatrième couches (S3, S4). 3. Procédé selon la revendication l ou 2, caractérisé en ce que - l'étape (1) prévoit la formation d'une couche métallique (Ge) entre la première et la deuxième couches (Si, S2) - l'étape (2) prévoit l'insolation de la première couche (S1) à travers la couche métallique (Ge) - l'étape (3) prévoit le développement les deuxième, troisième et quatrième couches (S2, S3, S4) - deux étapes supplémentaires sont prévues entre l'étape (3) et l'étape (4), l'une pour graver la couche métallique (Ge) dans les zones (Ti, T2) et l'autre étape supplémentaire pour développer la première couche (Si). 4. Procédé selon la revendication l, caractérisé en ce que les insolations de la bande (Bl) et des zones (Ti, T2) réalisées à l'étape (2) sont faites soit simultanément, soit séparément dans un ordre ou dans un autre ordre. 5. Procédé selon la revendication 1, caractérisé en ce que les insolations sont des insolations électroniques. 6. Procédé selon la revendication 3, caractérisé en ce que la couche métallique (Ge) est en germanium.