Brevet FR2690590A1 — publié le 19931029

DISPOSITIF DE TRAITEMENT DE SIGNAUX NUMERIQUES PROVENANT DE CAPTEURS OPTIQUES ET TRANSFORMATEUR VIDEO EQUIPE D'AU MOINS UN TEL DISPOSITIF La présente invention concerne le traitement des si- gnaux numériques provenant de capteurs optiques et en particu- lier de capteurs optiques linéaires aussi appelés lignes de photo- détecteurs. L'invention concerne des dispositifs pour effectuer ce traitement et des transformateurs vidéo constitués par un de ces dispositifs ou par l'association de plusieurs de ces dispositifs. Pour analyser une image, il est connu d'utiliser une ou plusieurs lignes de photo-détecteurs La longueur d'une ligne de photo-détecteurs utilisée, dans une caméra, comme capteur d'image dépend des applications, de la résolution recherchée et du format de l'image Cette ligne peut être constituée soit d'une barrette monolithique quand il en existe une qui correspond à l'analyse optique à effectuer, soit d'un assemblage de plusieurs barrettes; c'est ainsi, par exemple, qu'il existe dans le com- merce des barrettes monolithiques de 2048 et de 6000 photo-détec- teurs et des barrettes faites de l'assemblage de trois barrettes monolithiques de 2048 photo-détecteurs chacune Quand les bar- rettes du commerce ne correspondent pas aux besoins des monta- ges à réaliser, elles sont optiquement aboutées avec un recouvre- ment des photo-détecteurs au niveau des extrémités aboutées; pour les barrettes du commerce faites de plusieurs barrettes monolithiques, elles sont généralement montées tête- bêche sur un même support mécanique, mais sans recouvrement optique. Différentes lignes de photo-détecteurs sont ainsi réali- sées et il est connu de concevoir un transformateur vidéo spécifi- que à chaque réalisation de ligne, pour traiter les signaux four- nis par la ligne considérée; le traitement permet d'obtenir un signal vidéo représentatif de la position réelle des photo-détec- teurs dans le plan focal de la caméra, dans un format programma- ble en ligne et à une fréquence qui peut être différente de la fréquence d'analyse. Le but de la présente invention est de permettre de ne pas avoir à concevoir un nouveau transformateur vidéo pour chaque nouvelle ligne. Ceci est obtenu grâce à un dispositif de traitement comportant des mémoires, des moyens d'adressage des mémoires et des moyens d'addition et dont la configuration peut être modi- fiée pour constituer, seul ou en association avec d'autres disposi- tifs identiques, un transformateur vidéo. Selon l'invention, il est proposé un dispositif pour le traitement de signaux, comportant N entrées principales, avec n entier supérieur à 1, pour recevoir des signaux numériques à traiter provenant d'un capteur optique, et une sortie principale pour délivrer un signal traité dans un format programmable en ligne, caractérisé en ce qu'il comporte N circuits de mémorisation ayant des entrées d'écriture et des sorties de lecture, des moyens de commutation pour assurer le choix entre plusieurs configurations de liaisons entre les entrées principales et les entrées d'écriture, des premiers moyens d'adressage programma- bles pour assurer le choix entre différents adressages d'écriture des circuits de mémorisation, des seconds moyens d'adressage programmables pour assurer le choix entre différents adressages de lecture des circuits de mémorisation, au moins un circuit d'addition comportant plusieurs entrées et une sortie et des moyens de liaison pour assurer au moins une configuration de liaisons entre les sorties de lecture, les entrées du circuit d'ad- dition, la sortie du circuit d'addition et la sortie principale. La présente invention sera mieux comprise et d'autres caractéristiques apparaîtront à l'aide de la description ci-après et des figures s'y rapportant qui représentent: les figures 1 et 2, des lignes de photo-détecteurs utilisées avec des dispositifs de traitement selon l'invention, la figure 3, des signaux vidéo relatifs à la ligne selon la figure 1, les figures 4 et 5, des schémas illustrant le fonction- nement respectivement en écriture et en lecture d'un dispositif de traitement selon l'invention, la figure 6, un transformateur vidéo selon l'invention. Sur les différentes figures, les éléments correspondants sont désignés par le même repère. La figure 1 est le schéma d'une ligne de photo-détec- teurs, Lp, réalisée par aboutement de deux barrettes monolithi- ques P et P' Dans ce schéma les barrettes P et P' bien qu'étant des barrettes du commerce, identiques, comportant chacune 6000 photodétecteurs, ont été représentées respectivement en traits pleins et en traits interrompus pour mieux les distinguer Ces deux barrettes présentent une zone de recouvrement qui se trouve sensiblement au milieu d'un cercle dessiné sur la figure 1 dans le seul but de mieux repérer cette zone. La figure 2 est le schéma d'une autre ligne de photo-dé- tecteurs, Lb, réalisée par aboutement de deux barrettes compo- sées, B et B', montées tête-bêche et faites chacune de trois barrettes monolithiques bl, b 2, b 3 et bl', b 2 ', b 3 ' Là aussi les barrettes B et B', bien qu'étant des barrettes du commerce, identiques, comportant chacune 3 x 2048 photo-détecteurs, ont été représentées respectivement en traits pleins et en traits interrompus de manière à mieux les distinguer Sur la figure 2 apparaissent cinq zones de recouvrement dont deux à l'intérieur de la barrette B, deux à l'intérieur de la barrette B' et une correspondant à l'aboutement des barrettes B et B'; un cercle a été dessiné sur la figure 2 autour de la zone de recouvrement des barrettes monolithiques b 2 et b 3 dans le seul but de mieux repérer cette zone. La figure 3 montre de façon schématique, à un instant donné et en fonction de l'abscisse x mesurée le long de la ligne de photo-détecteurs Lp selon la figure 1, comment évolue l'ampli- tude A des signaux vidéo Vi et V 2 délivrés respectivement par ceux des photo-détecteurs des barrettes monolithiques P et P' situés au voisinage et de part et d'autre du point R correspon- dant au milieu de la zone de recouvrement de ces deux barrettes P, P' Le traitement à faire subir à ces deux signaux vidéo consiste, en particulier, à les arranger de manière qu'ils se suivent dans le temps en combinant en un seul signal les parties de ces signaux qui correspondent à la zone de recouvrement; ce traitement donne un signal vidéo Vt représen- té sur la figure 3 Différents problèmes sont à résoudre pour obtenir ce signal Vt; en effet il faut tenir compte de ce que, dans les assemblages de barrettes monolithiques, les signaux vidéo issus des différentes barrettes ne sont pas corrélés étant donné que la lecture des barrettes se fait en parallèle, de ce qu'il peut arriver que des barrettes de longueurs différentes soient aboutées, de ce qu'il faut effectuer une combinaison pour les signaux vidéo provenant des zones de recouvrement et de ce que, lorsque deux barrettes sont aboutées tête- bêche, l'une se lit de la droite vers la gauche et l'autre de la gauche vers la droite Jusqu'à présent tous les transformateurs vidéo pour effectuer le traitement des signaux fournis par une ligne compo- sée de barrettes aboutées étaient conçus au cas par cas Les figures 4, 5 et 6 montrent comment peut être constitué un trans- formateur vidéo plus souple d'emploi; dans ces figures les circuits de synchronisation précise relevant de la technologie courante des transformateurs vidéo, n'ont pas été représentés en vue de rendre les dessins plus clairs et de simplifier l'exposé. La figure 4 est le schéma simplifié de la partie écriture d'un dispositif de traitement selon l'invention Ce dispositif com- porte quatre entrées pour signaux vidéo: Vi, V 2, V 3, V+. L'entrée Vi est reliée à la borne commune d'un commutateur à deux positions Hl, à la première borne d'un commutateur Gi et à la première borne d'un commutateur G 2; ces commutateurs comme d'ailleurs tous les autres commutateurs des figures 4 et 5 sont représentés sous la forme de commutateurs mécaniques de façon à faciliter la compréhension des schémas, mais dans le dispositif de traitement qui a servi d'exemple pour la présente description ces différents commutateurs sont tous des commuta- teurs électroniques Les entrées V 2 et V 3 sont respectivement reliées aux secondes bornes des commutateurs Gi et G 2 La borne commune du commutateur Gi, la borne commune du commu- tateur G 2 et l'entrée V+ sont respectivement reliées aux bornes communes de trois commutateurs à deux positions H 2, H 3, H+. Le dispositif selon la figure 4 comporte également qua- tre circuits de mémorisation Ml, M 2, M 3, M+ constitués chacun par deux mémoires à accès aléatoire (Random access memory ou RAM dans la littérature anglo-saxonne) Mla, Mlb, M 2 a, M 2 b, M 3 a, M 3 b, M+a, M+ b; les deux mémoires d'un même circuit de mémorisation sont utilisées l'une en écriture et l'autre en lecture et cela de façon alternée dans le temps Les commutateurs H 1, H 2, H 3, H+ permettent de choisir celle des deux mémoires, dans les circuits de mémorisation Ml, M 2, M 3, M+, qui est en écriture; la figure 4 correspond à un moment o ce sont les mémoires Mla, M 2 a, M 3 a, M+a qui sont utilisées en écriture et donc les mémoires Mlb, M 2 b, M 3 b, M+b en lecture Cette utilisa- tion en écriture est assurée par un adressage au moyen de cir- cuits de comptage El, E 2, E 3, E+ dont les sorties sont respecti- vement reliées aux bornes communes de commutateurs J 1, J 2, J 3, J+; les premières bornes de ces commutateurs sont respective- ment reliées aux entrées d'adressage lecture des mémoires Mla, M 2 a, M 3 a, M+a tandis que les secondes bornes sont respective- ment reliées aux entrées d'adressage lecture des mémoires Mlb, M 2 b, M 3 b, M+b Chacun des circuits de comptage El, E 2, E 3, E+ possède une entrée de comptage Cl, C 2, C 3, C+ et peut être programmé pour fonctionner, au choix, en comptage ou en dé- comptage, et pour ne compter que jusqu'à une valeur maximale donnée Quant aux circuits de comptage E 2, E 3 et E+, ils possè- dent une entrée annexe de commande de comptage C 22, C 32, C+ 2; l'entrée C 22 est reliée à une sortie annexe Cl du circuit de comptage El, à travers un commutateur à deux positions Y 1 et, quand le commutateur Y 1 est fermé, le circuit de comptage E 2 ne compte qu'à partir du passage du circuit de comptage El par une valeur donnée dite valeur de déclenchement; de même l'entrée C 32 du circuit de comptage E 3 est reliée à une sortie annexe C 21 du circuit de comptage E 2, à travers un commutateur à deux positions Y 2 et, quand le commutateur Y 2 est fermé, le circuit de comptage E 3 est déclenchée lors du passage du circuit de comptage E 2 pour une valeur de déclenchement donnée. Le circuit de comptage E 3 comporte lui aussi une sortie annexe C 31 qui fournit un signal quand le circuit E 3 passe par une valeur de déclenchement donnée. Le montage selon la figure 4 permet, seul ou en associa- tion avec un ou plusieurs autres montages identiques, l'écriture en mémoire de signaux vidéo provenant de différents types de capteurs optiques linéaire, par une simple programmation des positions des différents commutateurs et de l'arrêt du comptage. A titre d'exemples non limitatifs, l'utilisation du mon- tage selon la figure 4 va être étudié pour l'écriture en mémoire des signaux vidéo provenant de lignes de photo-détecteurs comme celles représentées sur les figures 1 et 2, avec des recou- vrements qui concernent à chaque fois 30 photo-détecteurs d'une extrémité de barrette monolithique; dans ces exemples les bar- rettes P et P' sont montées tête-bêche de même que les barrettes B et B' et les barrettes bl, b 2, b 3 sont toutes montées dans le même sens, de même que les barrettes bl', b 2 ', b 3 ' Ce sont ces mêmes conditions d'utilisation qui seront reprises pour montrer comment utiliser le montage selon la figure 5. Dans le cas de l'utilisation d'une ligne selon la figure 1, mis à part les commutateurs Hi, H 2, H 3, H+ et Ji, J 2, J 3, J+ qui peuvent être soit en position haute soit en position basse, les commutateurs Gi, G 2 et Yl, Y 2 sont dans les positions indi- quées sur la figure 4 Le signal vidéo fourni par la barrette P est, après une conversion d'analogique en numérique, appliqué sur l'entrée Vi d'un premier montage selon la figure 4 tandis que le signal vidéo fourni par la barrette P' est appliqué sur l'entrée Vs du premier montage et sur l'entrée Vi d'un second montage Les valeurs maximales et les valeurs de déclenchement des circuits de comptage El, E 2, E 3 sont programmées dans le premier montage pour que El compte de 0 à 2047, E 2 de 0 à 2047 quand El a atteint la valeur 2047 et E 3 de O à 1903 quand E 2 a atteint le compte 2047; ces comptages s'effectuent en synchro- nisme avec la fourniture de signaux numériques provenant de la barrette P Les circuits de comptage El, E 2, E 3 du second mon- tage selon la figure 4 comptent en synchronisme avec la fourni- ture des signaux numériques provenant de la barrette P'J il en est de même pour le circuit de comptage E+ du premier montage. Ces circuits El, E 2, E 3 du second montage et E+ du premier montage comptent respectivement et à la suite les uns des au- tres, de O à 2047, de O à 2047, de O à 1873 et de O à 29; ceci est obtenu par programmation de leurs valeurs maximales et des valeurs de déclenchement de ces circuits et par l'adjonction d'une liaison entre la sortie C 31 du circuit de comptage E 3 du second montage et l'entrée de commande de comptage C+ 2 du circuit de comptage E+ du premier montage Cette façon d'écrire permet d'avoir, dans le premier montage, aux adresses 1874 à 1903, de la mémoire M 3 a les signaux de la barrette P correspon- dant à la zone de recouvrement et aux adresses O à 29 de la mémoire M+ les signaux de la barrette P' correspondant à la zone de recouvrement Il est à remarquer que les mémoires M+a et M+b sont choisies de beaucoup plus petites dimensions que les autres mémoires du montage selon la figure 4, du fait que dans l'exemple décrit elles n'ont été conçues que pour servir au stoc- kage relatif à des zones de recouvrement. Dans le cas de l'utilisation d'une ligne selon la figure 2 les commutateurs Gi, G 2 et Y 1, Y 2 sont dans la position inverse de celle qui est représentée sur la figure 4 et les signaux numé- riques correspondant aux barrettes bl, b 2, b 3 de la figure 2 sont respectivement appliqués sur les entrées Vl, V 2, V 3 d'un premier montage selon la figure 4 tandis que les signaux numéri- ques correspondant aux barrettes bl', b 2 ', b 3 ' sont respective- ment appliqués sur les entrées Vl, V 2, V 3 d'un second montage; de plus le signal numérique correspondant à la bar- rette b 3 ' est appliqué sur l'entrée V+ du premier montage Les circuits de comptage comptent au rythme de la fourniture des signaux numériques reçus par les mémoires dont ils commandent l'adressage en écriture Dans le premier montage, les circuits de comptage El, E 2, E 3, E+ comptent de O à 2047 pour les trois premiers et de O à 29 pour le circuit E+; dans le second mon- tage les circuits de comptage El, E 2 comptent de O à 2047 et le circuit E 3 de O à 2017 et le circuit de comptage E+ du premier montage commence à compter quand il reçoit sur son entrée de commande de comptage C+ 2 un signal provenant de la sortie C 31 du circuit de comptage E 3 du second montage et annonçant que ce circuit E 3 a atteint le compte 2017 Ainsi les signaux vidéo correspondant à la zone de recouvrement entre les barrettes B et B' sont stockés dans le premier montage aux adresses 2018 à 2047 de la mémoire M 3 a pour la barrette B et aux adresses O à 29 de la mémoire M+ pour la barrette B'. La figure 5 est le schéma simplifié de la partie lecture du dispositif de traitement dont la partie écriture a été décrite à l'aide de la figure 4 Cette figure va permettre de montrer com- ment, par une lecture appropriée, le traitement de signaux pro- venant d'assemblages de barrettes monolithiques et qui avait commencé dans la partie écriture peut être achevé dans la partie lecture; deux exemples d'utilisation seront étudiés qui, bien entendu, correspondront à la suite des opérations décrites ci- avant et qui ont abouti à la mise en mémoire des signaux vidéo provenant de barrettes selon les figures 1 et 2. L'utilisation en lecture des mémoires Mla, M 2 a, M 3 a, M+a de la figure 5 est assurée par un adressage au moyen de circuits de comptage Rl, R 2, R 3, R+ dont les entrées de comp- tage sont respectivement notées Dl, D 2, D 3, D+ et dont les sorties de signaux d'adressage sont reliées respectivement aux bornes communes de quatre commutateurs à deux positions, Ki, K 2, K 3, K+ Du circuit de comptage Rl vers le circuit de comp- tage R 2 existe une liaison comportant un interrupteur à deux positions, Z 1; cette liaison est destinée à permettre, lorsque l'interrupteur Z 1 est fermé, de ne déclencher le circuit de comp- tage R 2 que lorsque le circuit R 1 a atteint une valeur donnée dite valeur de déclenchement Cinq autres liaisons du même type existent respectivement de R 2 vers R 1 avec un interrupteur Zi', de R 2 vers R 3 avec un interrupteur Z 2, de R 3 vers R 2 avec un interrupteur Z 2 ', de R 3 vers R+ avec un interrupteur Z 3 et de R+ vers R 3 avec un interrupteur Z 3 '; sur la figure 5, l'entrée du circuit de comptage R 3 correspondant à la liaison de R+ vers R 3 a été notée Z De plus, le circuit de comptage R+ comporte une sortie, dite externe, F, destinée également à fournir un signal lorsque le circuit de comptage R+ a atteint une valeur de déclenchement donnée. Les premières et secondes bornes des commutateurs K 1, K 2, K 3, K+ sont respectivement reliées aux entrées d'adressage lecture des mémoires Mla, M 2 a, M 3 a, M+a et Mlb, M 2 b, M 3 b, M+b; ces mémoires sont celles qui apparaissaient déjà dans le schéma selon la figure 4 Quatre commutateurs à deux positions Q 1, Q 2, Q 3, Q+, dont les bornes communes sont respectivement reliées aux quatre entrées d'un additionneur S, sont associés aux circuits de mémorisation M 1, M 2, M 3, M+ leurs premières bornes sont respectivement reliées aux sorties de signaux des mémoires Mla, M 2 a, M 3 a, M+a et leurs secondes bornes aux sor- ties de signaux des mémoires Mlb, M 2 b, M 3 b, M+b La sortie de l'additionneur S fournit un signal noté Vsl à la première borne d'un commutateur à deux positions, W, dont la seconde borne notée X reçoit un signal Vs 2 et dont la borne commune fournit un signal Vs Un circuit d'horloge, non représenté, fournit un signal de commande du commutateur W et des signaux de comp- tage aux entrées D 1, D 2, D 3, D+ à un rythme propre à ce cir- cuit d'horloge Pour autoriser cette utilisation en lecture des mémoires Mla, M 2 a, M 3 a, M+a, les commutateurs K 1, K 2, K 3, K+, Q 1, Q 2, Q 3, Q+ sont dans la position o ils sont dessinés sur la figure 5; et il est à noter que, au même moment, les mémoires Mlb, M 2 b, M 3 b, M+b étant utilisées en écriture les commutateurs H 1, H 2, H 3, H+ et Jl, J 2, J 3, J+ sont dans la position inverse de celle dans laquelle ils ont été représentés sur la figure 4, c'est-à-dire qu'ils sont en position basse. Pour la lecture d'une ligne de photo-détecteurs selon la figure 1 ou selon la figure 2, deux montages selon la figure 4 sont utilisés; il s'agit des deux montages comportant les mémoi- res dans lesquelles, pendant l'écriture, considérée, l'information fournie par la ligne de photo-détecteurs a été stockée. Dans le cas d'une ligne de photo-détecteurs selon la figure 1, comptetenu de la façon dont il a été indiqué, à l'aide de la figure 4, que les informations étaient mises en mémoire, la lecture se fait de la manière décrite ci-après. Pendant la lecture le traitement consiste à lire les infor- mations contenues dans les mémoires dans un ordre tel que les signaux provenant de cette lecture correspondent aux signaux provenant de la lecture d'une ligne de photo-détecteurs formée d'une seule barrette monolithique; pour cela il va donc falloir lire à la suite, dans le premier montage, les contenus des mémoi- res Mla, M 2 a, M 3 a, et simultanément, en synchronisme avec les 30 dernières informations contenues aux adresses 1874 à 1903 de la mémoire M 3 a, les 30 informations contenues depuis l'adresse 29 jusqu'à l'adresse 0 de la mémoire M+a; cette lecture simultanée se rapporte aux informations de la zone de recouvrement entre les barrettes P et P' selon la figure 1 i; toujours à la suite, il restera à lire les informations contenues dans le second montage aux adresses 1873 à O de la mémoire M 3 a, puis aux adresses 2047 à O de la mémoire M 2 a, puis aux adresses 2047 à O de la mémoire Mla Pour ce faire, les deux montages sont programmés de la manière suivante Dans le premier montage les commutateurs Zl, Z 2, Z 3, Zl', Z 2 ', Z 3 ' sont dans la position qu'ils occupent sur la figure 5 et les circuits de comptage Rl, R 2, R 3, R+ ont Jeurs valeurs maximales et leurs valeurs de déclenchement qui sont programmés pour permettre de compter respectivement de O à 2047, de O à 2047, de O à 1903 et de 29 à O avec déclenchement du circuit de comptage R 2 quand le circuit de comptage Rl a fini il de compter, déclenchement du circuit R 3 quand le circuit R 2 a fini de compter, déclenchement du circuit R+ quand le circuit R 3 passe de 1873 à 1874 C'est le circuit R+ du premier montage qui, quand il a fini de compter déclenche la lecture dans le second montage grâce à une liaison établie à cet effet entre la sortie externe F du circuit de comptage R+ et l'entrée Z du circuit R 3 du second montage Dans le second montage les commu- tateurs Zl, Z 2, Z 3, Z 3 ' sont ouverts, les commutateurs Z 2 ', Zl' sont fermés et les circuits de comptage R 3, R 2, Rt ont leurs valeurs maximales et leurs valeurs de déclenchement qui sont programmées pour que le circuit de comptage R 3 du second mon- tage, déclenché par le circuit de comptage R+ du premier mon- tage, compte de 1873 à O puis déclenche le circuit R 2 qui compte de 2047 à O puis déclenche le circuit Rt qui compte de 2047 à O; quand le circuit de comptage R 3 du second montage est déclenché par le passage de O à 30 du circuit R+ du premier montage, il compte de 1874 à O puis déclenche le circuit R 2 et s'arrête; le circuit R 2 compte de 2047 à O puis déclenche le circuit Rt et s'arrête; de même le circuit Rt compte de 2047 à O et s'arrête Les adresses ainsi fournies aux mémoires Mla, M 2 a, M 3 a, M+a du premier montage et aux mémoires M 3 a, M 2 a, Mla du second montage par les circuits de comptage assurent une lec- ture de ces mémoires; les signaux de lecture sont additionnés dans l'additionneur S du premier montage pour fournir un signal Vsl qui est le signal vidéo traité correspondant à la partie de la ligne de photo-détecteurs qui va du début de cette ligne jusqu'à et y compris la zone de recouvrement De même le deuxième montage fournit à la sortie de son additionneur S un signal vidéo Vs 2 qui est le signal vidéo traité correspondant à la partie de la ligne de photo-détecteurs allant de la zone de recouvrement non comprise jusqu'à la fin de la ligne. Le traitement final consiste alors, pour obtenir le signal vidéo complet Vs de la ligne de photo-détecteurs, à réunir sur un même conducteur les signaux Vsl et Vs 2 qui sont successifs dans le temps du fait des adressages successifs par lesquels ils ont été obtenus Pour cela le commutateur W du premier montage est placé dans la position haute qu'il occupe sur la figure 5 dès que le circuit de comptage Rl est déclenché, puis le commutateur W est basculé sur la position basse sous l'action du signal fourni par la sortie externe, F, du circuit de comptage R+, c'est-à-dire sous l'action du signal qui a aussi pour rôle de déclencher la lecture dans le second montage; quant au commutateur W du second montage il est laissé en permanence en position haute. Dans le cas de la lecture d'une ligne de photo-détec- teurs selon la figure 2 les commutateurs prennent les mêmes positions et les opérations sont sensiblement identiques à la diffé- rence près que, en plus de la zone de recouvrement entre les barrettes B et B', il faut tenir compte des zones de recouvre- ment entre les barrettes bl et b 2, b 2 et b 3, b 3 ' et b 2 ', b 2 ' et bl', c'est-à-dire que la programmation des deux montages est réalisée de manière que: dans le premier montage le circuit de comptage Rl compte de 0 à 2047 et fournisse ses 30 dernières adresses, 2018 à 2047, en synchronisme avec les 30 premières adresses O à 29 du circuit R 2 dans le premier montage, le circuit R 2 compte de O à 2047 et fournisse ses 30 dernières adresses 2018 à 2047 en syn- chronisme avec les 30 premières adresses O à 29 du circuit R 3, dans le premier montage, le circuit R 3 compte de O à 2047 et fournisse ses 30 dernières adresses 2018 à 2047 en syn- chronisme avec les 30 premières adresses 29 à O du circuit R+ qui compte de 29 à 0, dans le second montage, le circuit R 3, déclenché par la fin du comptage par le circuit R+ du premier montage, compte de 2017 à O et fournisse ses 30 dernières adresses 29 à O en synchronisme avec les 30 premières adresses 2047 à 2018 du circuit R 2, dans le second montage le circuit R 2 compte de 2047 à 0 et fournisse ses 30 dernières adresses en synchronisme avec les 30 premières adresses 2047 à 2018 du circuit Rl qui, lui, compte de 2047 à 0. La figure 6 est le schéma électrique à réaliser pour, avec deux dispositifs de traitement 1, 2, obtenir un transforma- teur vidéo qui puisse effectuer, la lecture d'une ligne de photodétecteurs selon les figures 1 ou 2 Il s'agit Ici des dispositifs de traitement conformes, en écriture, au schéma de la figure 4 et, en lecture, au schéma de la figure 5; étant entendu que cette conformité ne tient pas compte de la position des commuta- teurs et des interrupteurs qui, comme il a été vu varie entre les deux dispositifs et, même, peut varier en cours de fonctionne- ment. Dans le cas d'une ligne de photo-détecteurs selon la figure 1 le signal de la barrette P est appliqué sur l'entrée Vi du dispositif 1 et le signal de la barrette P' est appliqué sur l'entrée V+ du dispositif 1 et sur l'entrée Vi du dispositif 2; trois liaisons sont réalisées entre les deux dispositifs; entre la sortie C 31 du second montage et l'entrée C+ 2 du premier mon- tage, entre la sortie F du premier montage et l'entrée Z du se- cond montage et entre la borne commune du commutateur W du second montage et la borne X du premier montage; la sortie du transformateur vidéo est constituée par la borne commune du commutateur et du dispositif 1, c'est elle qui délivre le signal vidéo traité Vs. Dans le cas d'une ligne de photo-détecteurs selon la figure 2, les seules différences concernant la description du paragraphe précédent concernent les signaux appliqués aux en- trées vidéo des dispositifs: sur les entrées Vi, V 2, V 3, V+ du dispositif 1 sont respectivement appliqués les signaux vidéo numé- riques provenant des barrettes bl, b 2, b 3, b 3 ' et sur les en- trées Vi, V 2, V 3 du dispositif 2 sont respectivement appliqués les signaux vidéo numériques provenant des barrettes bl', b 2 ', b 3 '. L'invention n'est pas limitée aux exemples décrits c'est ainsi que les dispositifs décrits peuvent être utilisés avec d'autres types de lignes de photo-détecteurs que les deux lignes qui ont été étudiées et en particulier avec des lignes ne nécessi- tant qu'un seul dispositif ou nécessitant plus de deux dispositifs mis en cascade et o le signal de sortie d'un des dispositifs est appliqué à l'entrée X du dispositif suivant. De même il est possible, sans sortir du cadre de l'inven- tion, de réaliser des dispositifs o tous les circuits de mémorisa- tion ont la même capacité de mémoire, o le nombre des circuits de mémorisation, se réduit à 3 voire 2 ou dépasse 4, o chaque circuit de mémorisation ne comporte qu'une seule mémoire s'il est possible d'écrire dans cette mémoire et de la lire à une vitesse compatible avec le traitement de signal à effectuer Par ailleurs, au lieu d'utiliser un seul additionneur à travers lequel passent tous les signaux de sortie des circuits de mémorisation il est possible d'utiliser plusieurs additionneurs dont chacun, par exem- ple, ne reçoit que les signaux de sortie de deux circuits de mémorisation Il est aussi possible de ne faire passer par le ou les additionneurs que les signaux de sortie des circuits de mémo- risation qui se rapportent à des zones de recouvrement, les autres signaux de sortie des circuits de mémorisation étant direc- tement appliqués à un commutateur de sortie tel que W. Il est à noter de plus que, dans le cas d'une ligne ou d'une portion de ligne de photodétecteurs composée d'un nombre impair de barrettes monolithiques à traiter dans deux dispositifs de traitement successifs, il est intéressant de traiter des lon- gueurs de ligne identiques dans chaque dispositif, de manière à avoir une même durée d'utilisation des deux dispositifs aussi bien en écriture qu'en lecture; ainsi, par exemple, avec une ligne composée de cinq barrettes monolithiques il sera intéressant de traiter les signaux provenant de la première, de la deuxième et de la première moitié de la troisième barrette dans le premier dispositif de traitement et les signaux provenant du reste de la ligne dans le second dispositif de traitement. Et d'une façon générale l'invention s'applique au traite- ment des signaux provenant de toutes sortes de capteurs opti- ques qu'ils soient linéaires ou qu'ils soient formés de photo-détec- teurs répartis selon une surface; il suffit que ces capteurs délivrent sur plusieurs sorties des ensembles de signaux dis- tincts les uns des autres et qu'après transposition en numéri- que, ces signaux doivent être traités pour être fournis de façon ordonnée, sur une sortie commune, à un rythme donné, avec éventuellement des recouvrements nécessitant des additions entre certains des signaux provenant de sorties distinctes du capteur. REVENDICATIONS 1 Dispositif pour le traitement de signaux ( 1, 2), comportant N entrées principales (Vl, V 2, V 3, V+), avec N en- tier supérieur à 1, pour recevoir des signaux numériques à traiter provenant d'un capteur optique, et une sortie principale (Vs) pour délivrer un signal traité dans un format programmable en ligne, caractérisé en ce qu'il comporte N circuits de mémorisa- tion (Ml, M 2, M 3, M+) ayant des entrées d'écriture et des sor- ties de lecture, des moyens de commutation (Gl, G 2) pour assu- rer le choix entre plusieurs configurations de liaisons entre les entrées principales et les entrées d'écriture, des premiers moyens d'adressage programmables (El, E 2, E 3, E+) pour assu- rer le choix entre différents adressages d'écriture des circuits de mémorisation, des seconds moyens d'adressage programmables (Rl, R 2, R 3, R+) pour assurer le choix entre différents adressa- ges de lecture des circuits de mémorisation, au moins un circuit d'addition (S) comportant plusieurs entrées et une sortie et des moyens de liaison pour assurer au moins une configuration de liaisons entre les sorties de lecture, les entrées du circuit d'ad- dition, la sortie du circuit d'addition et la sortie principale. 2 Dispositif selon la revendication 1, caractérisé en ce que chaque circuit de mémorisation comporte une première (Mla, M 2 a, M 3 a, M+a) et une seconde (Mlb, M 2 b, M 3 b, M+b) mémoire vive à accès aléatoire et en ce que des commutateurs (Hl, H 2, H 3, H+, Jl, J 2, J 3, J+, Kl, K 2, K 3, K+, Qi, Q 2, Q 3, Q+) met- tent alternativement les premières mémoires en position d'écriture et en position de lecture et simultanément les secondes mémoires en position de lecture et en position d'écriture. 3 Transformateur vidéo caractérisé en ce qu'il com- porte au moins un dispositif selon l'une des revendications précé- dentes.