Brevet FR2691836A1 — publié le 19931203

PROCEDE DE FABRICATION D'UN DISPOSITIF A SEMI-CONDUCTEURS COMPORTANT AU MOINS UNE PUCE1 ET DISPOSITIF CORRESPONDANT L'invention est relative à un procédé de fabrication d'un dispositif à semi-conducteurs comportant au moins une puce, et au dispositif correspondant. Les procédés connus de fabrication de dispositifs à semi-conducteurs peuvent être classés en trois catégories a) des procédés individuels couramment appelés "die bonding" de liaison électrique séquentielle par soudures de fils métalliques d'or ou d'aluminium entre une puce ("chip") et des broches électriques de connexion. Après réalisation des liaisons électriques par fils ("lead") métalliques, la puce disposée sur un support est encapsulée dans une matière plastique, ou ce support est complété pour obtenir une herméticité. Les dispositifs obtenus par ces procédés industriellement fiables présentent toutefois l'inconvénient d'occuper une surface importante et un volume plus de dix fois supérieur à celui de la puce que le dispositif comporte ; b) des procédés de fabrication en série par technique de report sur bande ("TAB" ou "tape automated bonding"), tels que décrits de façon extensive dans l'article "TAB Implementation and Trends", par Paul HOFFMANN - Mesa Technology, Mountain View, CA - pages 85 à 88 du périodique "Solid State Technology" de Juin 1988. La teneur de cet article est considérée comme incorporée dans la présente description. Ces procédés dont la productivité est supérieure à celle des procédés individuels permettent avantageusement de tester les puces avant l'assemblage final, mais présentent l'inconvénient de nécessiter un traitement spécial des plaquettes de silicium et également d'occuper une surface importante c) des procédés de liaison électrique entre une puce et des broches de connexion, par fusion de microbilles métalliques : ces procédés connus sous le nom de "flip chip" présentent 1 inconvénient de nécessiter un traitement spécial des plaquettes de silicium, sont difficiles à mettre en oeuvre de façon fiable lorsque le support de connexion et la puce présentent des coefficients de dilatation thermique différents. Le contrôle des soudures correspondantes est complexe et difficile à effectuer. De plus, les équipements de fabrication correspondants sont spécifiques et peu répandus ; le coût de ce type d'équipement entraîne un coût élevé des dispositifs à semi-conducteurs fabriqués par ce procédé. L'invention a pour but de créer un nouveau procédé de fabrication apte à être mis en oeuvre au moyen des équipements de fabrication existants, de manière à fabriquer des dispositifs de taille minimale, facilement testables et contrôlables visuellement, aptes à être insérés dans des dispositifs électroniques où la réduction de taille est primordiale comme, par exemple, les stimulateurs cardiaques. L'invention a pour objet un procédé de fabrication de dispositif à semi-conducteurs comportant les étapes suivantes disposer au moins une puce sur un substrat en réservant sur une face accessible sensiblement plane de la puce des emplacements de connexion électrique effectuer un raccordement par soudage de fils métalliques sur des emplacements de la puce selon une direction sensiblement perpendiculaire à ladite face sensiblement plane de la puce effectuer sur ladite face un revêtement de matériau électriquement isolant et thermostable selon une épaisseur correspondant à l'isolation électrique de la puce; effectuer une métallisation de surface sur ledit revêtement par dépôt métallique et photolithographie pour définir des plots métallisés reliés électriquement aux fils métalliques. Selon d'autres caractéristiques de l'invention - après l'étape de revêtement de matériau thermostable et électriquement isolant et avant l'étape de métallisation, on trace un sillon en forme de V sur le matériau électriquement isolant et thermostable à l'emplacement des chemins de découpe des puces - on effectue le revêtement de matériau électriquement isolant et thermostable de manière à définir des pattes à l'endroit des fils métalliques. L'invention à également pour objet un dispositif à semi-conducteurs, comportant au moins une puce disposée sur un support, caractérisé en ce que la puce est revêtue d'un matériau électriquement isolant et thermostable, en ce que le matériau électriquement isolant et thermostable est traversé par des fils de connexion électrique reliant des emplacements de la puce à des plots métallisés et en ce que des fils sont sensiblement perpendiculaires à la fois auxdits emplacements et auxdits plots métallisés. Selon d'autres caractéristiques de l'invention - les plots métallisés sont situés à des endroits correspondants à des pattes en saillie sur la face du dispositif - les plots métallisés comportent un pan incliné facilitant l'inspection visuelle - la puce forme le support du dispositif - le support du dispositif est un circuit multicouches comportant des métallisations - le support multicouches est relié à au moins une puce, et le support est revêtu au moins du côté de la puce par une épaisseur de matériau électriquement isolant et thermostable correspondant à l'isolation électrique du support, ledit matériau électriquement isolant et thermostable étant traversé par au moins un fil métallique de connexion ; - le dispositif comporte au moins une résistance déposée à une interface entre deux couches adjacentes. L'invention sera mieux comprise grâce à la description qui va suivre donnée à titre d'exemple non limitatif au regard des dessins annexés dans lesquels la figure 1 représente schématiquement une vue de dessus d'une plaquette ou substrat de silicium selon l'invention. . la figure 2 représente schématiquement une vue latérale dans le sens de la flèche II de la figure 1 d'une plaquette selon l'invention. la figure 3 représente schématiquement une vue partielle agrandie de dessus selon le repère III de la figure 1. . la figure 4 représente schématiquement une vue partielle en coupe transversale selon la ligne IV-IV de la figure les figures 5 et 6 représentent schématiquement des vues partielles agrandies respectivement selon les repères V et VI de la figure 4. les figures 7, 8 et 9 représentent schématiquement des vues analogues respectivement aux figures 4, 5 et 6 d'un autre mode de réalisation de l'invention. la figure 10 représente schématiquement une vue en coupe transversale analogue aux figures 4 et 7 d'un troisième mode de réalisation de l'invention. les figures 11 et 12 représentent schématiquement une vue en perspective et une section partielle en coupe transversale d'un quatrième mode de réalisation de l'invention. les figures 13A et 13B représentent schématiquement en coupe transversale deux autres variantes de réalisation de l'invention. En référence aux figures 1 et 2, on a réalisé sur un substrat 1 par exemple en silicium monocristallin un ensemble de puces 2 ("chips") au moyen de techniques connues de photolithographie et de déposition de couches successives. Sur le substrat 1, on a déposé sur au moins une face un matériau électriquement isolant et thermostable 3 selon une épaisseur apte à assurer l'isolation électrique entre le substrat et des plots métallisés 4 à la surface dudit matériau thermostable. Les matériaux thermostables utilisables à cet effet sont des matériaux de propriétés analogues à celles des polyimides, par exemple des polyimides, des polyphénylquinoxalines, des polysiloxanes, des résines époxy ou analogue. Ces matériaux sont de préférence déposés par enrobage ou un procédé équivalent ; leur épaisseur est ensuite réglée par polissage ou meulage à une valeur comprise entre 0,05 mm et plusieurs mm. De préférence, lorsque le substrat 1 est d'épaisseur faible, on déposera le matériau thermostable 3 sur les deux faces du substrat selon des épaisseurs suffisantes (de l'ordre de 0,5 mm par exemple) pour éviter le voilage du substrat et conserver une bonne planéité, un bon parallélisme et un bon état de surface des faces extérieures. En référence aux figures 3 à 6, le procédé selon l'invention comporte les étapes suivantes réaliser sur un substrat 1 un ensemble de puces 2 par des opérations de traitement connues, de manière à constituer des emplacements de connexion 5 (par exemple de forme carrée) sur une face accessible des puces 2 du substrat i effectuer un contrôle électrique séquentiel ("test") des puces 2 réalisées ; effectuer un contrôle visuel au moyen d'appareils connus des puces 2 réalisées effectuer un raccordement sur la puce 2 à l'emplacement de carrés de connexion 5 par fusion ultrasonique d'extrémités de fils métalliques 6 et soudage par écrasement de la goutte 7 d'extrémité sur un carré 5 métallisé correspondant. Cette étape est similaire au câblage de queues métalliques sur puce ("chip") connu sous le nom de "Bonded Interconnect Pin" (ou "BIP", BIP est une marque déposée), décrit dans l'article "Next Generation Technologies", extrait de l'ouvrage "High performance packaging solutions", pages 10-6 à 10-8, publié en 1991 par "Integrated Circuit Engineering Corporation", ISBN 1-87 77 50-10-7. La teneur de cet article est considérée comme incorporée dans la présente description. effectuer la mise à longueur des fils métalliques 6 par coupage à une longueur d'un ou plusieurs mm, les dits fils coupés se dressant sensiblement perpendiculairement aux emplacements 5 des puces 2. enrober avec un matériau thermostable 3 du genre résine polyimide ou résine époxy au moins la face du substrat 1 portant les queues métalliques 6 ; rectifier au moins la face précitée (portant les queues métalliques 6) de préférence par meulage ou polissage selon l'épaisseur désirée de résine 3 supérieure à 0,05 mm, de manière à obtenir une bonne planéité et un bon parallélisme des faces tracer des sillons 7 sensiblement en forme de V sur la résine 3 le long des chemins de découpe des puces 2, la profondeur des sillons 7 étant de préférence inférieure à la moitié de l'épaisseur de résine 3 rectifiée ; effectuer de manière connue une métallisation au moins sur la face dont émergent les extrémités des queues métalliques 6 par un procédé connu de photolithographie, de manière à relier les queues métalliques 6 à des plots métallisés 4 de connexion électrique. Cette étape de métallisation peut être effectuée par projection ("sputtering"), électrodéposition ("electroplating") d'un revêtement de métal contenant un ou plusieurs éléments du type cuivre (Cu), nickel (Ni), or (Au) ou analogue selon une épaisseur comprise de préférence entre 5 micromètres et 150 micromètres. effectuer un contrôle électrique séquentiel ("test") des puces 2 au moyen des plots métallisés 4 découper suivant les chemins de découpe au fond des sillons 7, de manière à obtenir des puces individuelles 2. Grâce au procédé selon l'invention, on obtient après métallisation des pans inclinés 9, aptes à être inspectés visuellement même après fixation de la puce selon l'invention sur un circuit. Les pans inclinés 9 faisant partie des plots métallisés 4 sont de préférence de largeur comparable avec la largeur des faces planes 8 des plots 4 et inclinés par rapport à celles-ci selon un angle A compris entre 30 et 60 , de préférence de l'ordre de 45 . Dans certaines applications, on prévoit de protéger la tranche 10 de la puce 2 par un revêtement 11 représenté uniquement sur la figure 5 de matière isolante et chimiquement neutre, du type silice ou résine isolante analogue, telle qu'un polyimide de préférence apte à être déposé par photolithographie ("photoimageable"), ou simplement par trempage dans un bain de résine liquide après protection au moins de la face portant les plots métallisés 4. En référence aux figures 7 à 9, une puce est réalisée de manière analogue à la puce 2 des figures 4 à 5 et comprend des revêtements en matériau 13, des plots 14 reliés à des emplacements 15 au moyen de fils métalliques 16 terminés par des gouttes écrasées 17. De préférence, la superficie d'un emplacement 15 est supérieure à 1600 micromètres carrés (40 vm X 40 Vm) et la section d'un fil 16 est de l'ordre de 400 micromètres carrés. Dans ce deuxième mode de réalisation, les plots métallisés 14 sont déposés sur une partie des surfaces extérieures planes 18 et inclinées 19 de pattes 20 individuelles en résine ou matériau thermostable analogue. Les pattes 20 subsistent après rectification mécanique ou dépôt photolithographique aux endroits désirés : ces pattes 20 présentent l'avantage de permettre le nettoyage sous la face de la puce 12 reliée électriquement à un circuit en étant fixée sur un support. En référence à la figure 10, un dispositif 30 comporte un revêtement 31 formant radiateur thermique, par exemple en métal, fixé sur un circuit intégré 32 formant substrat et revêtu d'un matériau 33 thermostable et électriquement isolant. Le matériau 33 de revêtement est traversé par des fils électriquement conducteurs (par exemple en or ou en aluminium) de liaison avec des surfaces métallisées 34 de connexion électrique : les fils précités sont sensiblement perpendiculaires aux surfaces métallisées 34. En référence aux figures 11 et 12, une puce 35 formant substrat est revêtu d'un matériau 36 du genre polyamide sur la face non active. La face opposée de la puce 35 est en liaison à travers un revêtement 37 au moyen de fils 38 électriquement conducteurs avec des surfaces métallisées 39, 40, 41, 42, 43. Les fils 38 sont sensiblement perpendiculaires à la fois à la face de la puce 35 et aux surfaces métallisées 39 à 43. Sur les surfaces 41 sensiblement rectangulaires on brase ou on colle au moyen d'une colle électriquement conductrice un composant passif comportant deux extrémités opposées 44 métallisées. Sur la surface métallisée 43, on fixe de manière analogue une broche de connexion 45 de préférence en métal. En référence aux figures 13A et 13B, on réalise des dispositifs à couches multiples comportant des puces 46 fixées sur au moins un support multicouches 47 sur une seule face (fig 13A) ou sur les deux faces (fig 13B). Le support multicouches 47 est un support de type connu, par exemple en silicium (Si) en céramique (pellicules minces à pourcentage d'alumine (Al2 03) comprise entre 96 et 99,5%), en carbure de silicium, en nitrure d'aluminium, en cocuit céramique haute température, en cocuit céramique basse température, en verre ou en céramique vitreuse à 55% d'alumine. Ce support 47 éventuellement relié à des pattes de connexion 48, est revêtu d'un matériau thermostable 49 au moins sur une face. Le matériau thermostable 49 est traversé par des fils métalliques 50 (par exemple en or ou en aluminium) de liaison avec d'autres puces 46, des composants de surface 51, 52, 53, 54, 55, 56, 57, 58. Les composants électroniques 51 à 58 sont des composants actifs ou passifs comportant de préférence des extrémités métallisées aptes à être reliées électriquement aux surfaces métallisées 59 des faces extérieures. On prévoit avantageusement de déposer des résistances 60 de type connu (par exemple sérigraphiées ou électrodéposées), sur le support multicouches ou entre deux couches, ce qui assure une compacité maximale des dispositifs selon l'invention et une section correspondant à la section du support 47. REVENDICATIONS 1. Procédé de fabrication de dispositif à semiconducteurs comportant les étapes suivantes disposer au moins une puce (2) sur un substrat (1) en réservant sur une face accessible sensiblement plane de la puce (2) des emplacements (5) de connexion électrique; effectuer un raccordement par soudage de fils métalliques (6) sur des emplacements (5) de la puce (2) selon une direction sensiblement perpendiculaire à ladite face sensiblement plane de la puce ; effectuer sur ladite face un revêtement de matériau électriquement isolant et thermostable (3) selon une épaisseur correspondant à l'isolation électrique de la puce (2) effectuer une métallisation de surface sur ledit revêtement (3) par dépôt métallique et photolithographie pour définir des plots métallisés (4) reliés électriquement aux fils métalliques (6). 2. Procédé selon la revendication 1, dans lequel la puce (2) est réalisée sur le substrat (1), caractérisé en ce que : après l'étape de revêtement de matériau thermostable et électriquement isolant avant l'étape de métallisation, on trace un sillon (S) en forme de V sur le matériau électriquement isolant et thermostable (3) à l'emplacement des chemins de découpe des puces (2). 3. Procédé selon la revendication 1 ou la revendication 2, caractérisé en ce que : on effectue le revêtement de matériau électriquement isolant et thermostable (3) de manière à définir des pattes (20) à lrendroit des fils métalliques (6). 4. Dispositif à semi-conducteurs comportant au moins une puce disposée sur un support, caractérisé en ce que la puce (2, 12) est revêtue d'un matériau électriquement isolant et thermostable (3, 13), en ce que le matériau électriquement isolant et thermostable (3, 13) est traversé par des fils de connexion (6, 16) électrique reliant des emplacements (5, 15) de la puce à des plots métallisés (4, 14) et en ce que des fils (6, 16) sont sensiblement perpendiculaires à la fois auxdits emplacements (5, 15) et auxdits plots métallisés (4, 14). 5. Dispositif selon la revendication 4, caractérisé en ce que les plots métallisés (4) sont situés à des endroits correspondants à des pattes (20) en saillie sur la face du dispositif. 6. Dispositif selon la revendication 5 ou la revendication 6, caractérisé en ce que les plots métallisés (4, 14) comportent un pan incliné (9, 19) facilitant l'inspection visuelle. 7. Dispositif selon l'une des revendications 4 à 6, caractérisé en ce que la puce (2) forme le support du dispositif. 8. Dispositif selon l'une des revendications 4 à 6, caractérisé en ce que le support du dispositif est un circuit multicouches (47) comportant des métallisations. 9. Dispositif selon la revendication 8, caractérisé en ce que le support multicouches (47) est relié à au moins une puce (46), et en ce que le support est revêtu au moins du côté de la puce (46) par une épaisseur de matériau électriquement isolant et thermostable (49) correspondant à l'isolation électrique du support (47), ledit matériau électriquement isolant et thermostable (47) étant traversé par au moins un fil métallique (50) de connexion. 10. Dispositif selon la revendication 8 ou la revendication 9, caractérisé en ce que le dispositif comporte au moins une résistance déposée (60) à une interface entre deux couches adjacentes.